(57)【要約】     【課題】大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供する。    【解決手段】本発明は、原料ガスを導入可能な真空処理槽２と、真空処理槽２内にほぼ平行に１５０ｍｍ以上の間隔をおいて対向離間配置可能な一対の放電電極であって、基板を配置する基板配置電極９と、真空処理槽２内に導入された原料ガス４０を複数の微細口によって通過させて基板配置電極９に向って原料ガス４０を導くように構成されたシャワープレート４とを有する放電電極と、基板配置電極９に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加するように構成された電源供給部３０と、基板配置電極９とシャワープレート４の間隔を１５０ｍｍ以上の所望の値に保持した状態で、これらの間において基板１０を支持するように基板１０を基板配置電極９上に配置し、かつ、基板１０を基板配置電極９上から離脱させるように移動自在なホイストピン５１を有する基板搬送機構５０とを有する。【選択図】  図１
2008235393.tif 000002
【特許請求の範囲】
【請求項１】
原料ガスを導入可能な真空処理槽と、
前記真空処理槽内にほぼ平行に１００ｍｍ以上の間隔をおいて対向離間配置可能な一対の放電電極であって、基板を配置する基板配置電極と、当該真空処理槽内に導入された前記原料ガスを複数の微細口によって通過させて前記基板配置電極に向って当該原料ガスを導くように構成された対向電極とを有する放電電極と、
前記基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加するように構成された電源供給部と、
前記一対の放電電極間の間隔を前記１００ｍｍ以上の所望の値に保持した状態で、当該一対の放電電極の間において基板を支持するように当該基板を前記基板配置電極上に配置し、かつ、当該基板を当該基板配置電極上から離脱させるように移動自在な基板支持部材を有する基板搬送機構と、
を有する成膜装置。
【請求項２】
前記一対の放電電極は、前記真空処理槽内においてそれぞれ所定の位置に静止固定されている請求項１記載の成膜装置。
【請求項３】
前記基板搬送機構が、前記基板配置電極を貫通して当該貫通方向へ移動するように構成されている複数の基板支持ピンを有する請求項１乃至２のいずれか１項記載の成膜装置。
【請求項４】
前記対向電極が接地電位となるように構成されている請求項１乃至３のいずれか１項記載の成膜装置。
【請求項５】
真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマＣＶＤ法によって成膜する薄膜の成膜方法であって、
前記一対の放電電極間の間隔を１００ｍｍ以上に保持して静止させた状態で、前記基板を前記基板配置電極上に配置し、前記原料ガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上に薄膜を成膜する工程を有する薄膜の成膜方法。
【請求項６】
前記基板上への成膜が終了した後、前記一対の放電電極を静止させた状態で、前記基板を前記基板配置電極上から離脱させて当該真空処理槽から搬出する工程を有する請求項５記載の薄膜の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマを用いて原料ガスを分解して基板上に薄膜を形成するプラズマＣＶＤに関する技術に関し、特に太陽電池等に用いるアモルファスシリコン薄膜を大型基板上にの成膜可能な技術に関する。
【背景技術】
【０００２】
従来より、半導体・薄型ディスプレイ・太陽電池製造デバイスの製造工程の薄膜形成おいては、プラズマＣＶＤ法によって、アモルファスシリコン、シリコン窒化膜、シリコン酸化膜などのシリコン化合物を成膜するようにしている。
この場合、プラズマの生成方法としては、平行平板容量結合方式やコイル通電による誘導結合方式などがある。
並行平板容量結合方式では、１３．５６ＭＨｚなどの高周波電磁波によって、原料ガスのプラズマを生成して分解し、基板上に膜を堆積させる（例えば、特許文献１〜３参照）。
【０００３】
図７は、従来の平行平板容量結合方式のプラズマＣＶＤ装置の要部である電極部分を示す概略構成図である。
図７に示すように、並行平板容量結合では、高周波電源１３０によって高周波電圧が印加する高電圧印加電極１０１と、接地電位にする基板配置電極１０２をほぼ平行に対向させる必要がある。
そして、図示しない成膜室内の放電空間の圧力は、５０〜５００Ｐａ程度に調整し、放電電極間の距離ｄは、１０〜３０ｍｍに調整する。
【０００４】
上記プロセスによって成膜が終わった基板は、新しい基板に入れ替える。このときの基板搬送の一例を説明する。
従来技術においては、下側に位置する基板配置電極１０２を下降させることによってホイストピン１０３が突出し、ホイストピン１０３によって基板１１０が基板配置電極１０２より上方に支持される。
【０００５】
この状態で、真空ロボット（図示せず）のエンドエフェクター（図示せず）を基板配置電極１０２と基板１１０の間に進入させる。そして、真空ロボットなどによりエンドエフェクターを上昇させ、基板１１０をエンドエフェクターで持ちあげホイストピン１０３の上方に配置する。
【０００６】
この状態でエンドエフェクターを引き抜くことにより、成膜室から基板１１０を取り出す。成膜していない基板を成膜室内に搬入するときはこれとは逆のシーケンスを行う。
この種の並行平板方式の成膜方法においては、上述したように放電電極間の距離が１０〜３０ｍｍと狭いことから、真空ロボットなどを使用して基板を成膜チャンバーに搬入してこれら電極間に挿入するためには、挿入時に電極間距離を広げる必要がある。
【０００７】
従来、このような動作を行うためには、印加側の電極あるいは接地側の電極に複雑かつ高価なモーターを用いた昇降機構を設ける必要があり、装置の複雑化を招く原因となる。
しかも、基板を配置する電極を昇降させるのには、１０数秒の時間が必要であり、量産効率の観点としては無駄な時間が発生している。
【０００８】
例えば、シリコン窒化膜が２００ｎｍ／分の成膜速度である場合、デバイス膜厚が２００ｎｍ必要なときの成膜時間は６０秒となり、従来技術では１枚の基板を成膜するのに、（１）電極を上昇し所定の成膜用電極間距離にするのに１０秒、（２）成膜時間が６０秒、（３）電極を下降し搬送用電極間距離にするのに１０秒かかる。
【０００９】
このように、従来技術では、成膜の際に、成膜正味時間に対して２０秒程度のロスがあり、このロスが成膜にようする全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になる。
また、基板の大型化により、エンドエフェクターのたわみ量が大きくなっている。このため、エンドエフェクターに保持された基板を高電圧を印加する印加電極１０１と、ホイストピン１０３上端の間に挿入することが困難となる。このために基板配置電極１０２の昇降手段とは別にホイストピン１０３の昇降手段を設けることも考えられるが、その場合には装置が複雑化する。
【特許文献１】特許第３５６３０９２号公報
【特許文献２】特開平４−２３４１２１号公報
【特許文献３】特開平５−１６２９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記従来技術の課題を考慮してなされたもので、その目的とするところは、特に大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するためになされた請求項１記載の発明は、原料ガスを導入可能な真空処理槽と、前記真空処理槽内にほぼ平行に１００ｍｍ以上の間隔をおいて対向離間配置可能な一対の放電電極であって、基板を配置する基板配置電極と、当該真空処理槽内に導入された前記原料ガスを複数の微細口によって通過させて前記基板配置電極に向って当該原料ガスを導くように構成された対向電極とを有する放電電極と、前記基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加するように構成された電源供給部と、前記一対の放電電極間の間隔を前記１００ｍｍ以上の所望の値に保持した状態で、当該一対の放電電極の間において基板を支持するように当該基板を前記基板配置電極上に配置し、かつ、当該基板を当該基板配置電極上から離脱させるように移動自在な基板支持部材を有する基板搬送機構と、を有する成膜装置である。
請求項２記載の発明は、請求項１記載の発明において、前記一対の放電電極は、前記真空処理槽内においてそれぞれ所定の位置に静止固定されているものである。
請求項３記載の発明は、請求項１又は２のいずれか１項記載の発明において、前記基板搬送機構が、前記基板配置電極を貫通して当該貫通方向へ移動するように構成されている複数の基板支持ピンを有するものである。
請求項４記載の発明は、請求項１乃至３のいずれか１項記載の発明において、前記対向電極が接地電位となるように構成されているものである。
請求項５記載の発明は、真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマＣＶＤ法によって成膜する薄膜の成膜方法であって、前記一対の放電電極間の間隔を１００ｍｍ以上に保持して静止させた状態で、前記基板を前記基板配置電極上に配置し、前記原料ガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上に薄膜を成膜する工程を有するものである。
請求項６記載の発明は、請求項５記載の発明において、前記基板上への成膜が終了した後、前記一対の放電電極を静止させた状態で、前記基板を前記基板配置電極上から離脱させて当該真空処理槽から搬出する工程を有するものである。
【００１２】
従来技術では、放電電極間への印加電圧は１３．５６ＭＨｚなどの高周波であり、放電電極間距離が２０ｍｍ程度と間隔が狭く、両電極近傍の薄いシースを除き、電極間のほぼ全域でグロー放電が生成される。このためグロー放電で分解されたラジカル種は基板表面と対向電極表面にほぼ５０％づつ堆積する。
【００１３】
一方、本発明のように、放電電極間の距離を広く（１００ｍｍ以上）し、放電電極のうち基板配置電極への印加電圧を１００ｋＨｚ以上１ＭＨｚ以下にした場合、基板配置電極近傍にプラズマ放電が張り付く（偏在する）現象が見られる。その結果、本発明によれば、基板近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板表面に堆積を行うことができる。
【００１４】
このように基板配置電極近傍にプラズマが張り付くのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くすることができること、また質量の大きいイオンも低周波数に追従して振動することが主な理由と考えている。
【００１５】
さらに、印加電圧の周波数が従来の１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極間距離を広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として３ｍ×３ｍサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
【００１６】
本発明において、放電電極間の間隔を１００ｍｍ以上に設定するようにしているのは、以下に述べる理由によるものである。
すなわち、従来技術では、上述したように、成膜の際に、成膜正味時間に対して２０秒程度のロスがあり、このロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になる。
【００１７】
しかも、昨今の液晶デバイス製造で使用される基板の寸法として２２００ｍｍ×２４００ｍｍ、厚さ０．７ｍｍのガラスからなる大型基板があるが、このような大型基板を成膜室に搬入するためのエンドエフェクターもこれ以上の長さが必要であり、この長さで撓まないように充分な厚みを持たせるために５０ｍｍ程度の厚さのセラミックからなるものを用いている。
【００１８】
また真空ロボットの搬送部分が伸縮移動する際、エンドエフェクターの先端は必ずしも水平軌跡をとらず、重力による影響によってやや下がりながら延びていく。
さらに、大型ガラス基板をホイストピンで持ち上げた際、ピンの数量にもよるが２０ｍｍ程度はガラス基板が僥む。これらを総合的に考慮すると、２２００ｍｍ×２４００ｍｍ、厚さ０．７ｍｍのガラス基板の搬送時には電極間距離を少なくとも１００ｍｍにする必要がある。
【００１９】
以上述べたように本発明では、放電電極間の距離を基板搬送に必要な距離と同じ（１００ｍｍ以上）にして電極昇降を不要とすることができる。
その結果、電極昇降の駆動機構が不要な簡素な構成になり、これまで昇降に要していた時間も基板成膜に当てることができ、生産量を上げることが可能になる。
【００２０】
例えば、シリコン窒化膜が２００ｎｍ／分の成膜速度であるとき、デバイス膜厚が２００ｎｍ必要なときの成膜時間は６０秒となり、従来技術では１枚の基板を成膜するのに、（１）電極を上昇し所定の成膜用電極間距離にするのに１０秒、（２）成膜時間６０秒、（３）電極を下降し搬送用電極間距離にするのに１０秒の合計８０秒必要としていたものが、本発明では成膜時間の６０秒のみで済むようにできる。このケースでは、従来技術に比較して３３％の生産性を向上させることができる。
また、放電電極の昇降時間によるロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になるので、条件によっては生産量を更に増やすことが可能である。
【発明の効果】
【００２１】
本発明によれば、大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図１は、本発明に係る成膜装置の実施の形態の概略断面構成図である。
図１に示すように、本実施の形態の成膜装置１は、真空排気系２０に接続され金属材料（アルミニウム等）から構成される真空処理槽２を有している。ここで、真空処理槽２は、接地電位となるようにその電位が設定されている。
【００２３】
この真空処理槽２は、ゲートバルブ２ａを介して例えば搬送室６０に接続されている。この搬送室６０内には、成膜対象物である基板１０を真空処理槽２内に搬出入するための例えば酸化アルミニウム製のエンドエフェクタ６１を有する基板出入機構（詳細図示せず）６２が設けられている。
【００２４】
真空処理槽２内部の天井部分にはシャワーヘッド３が配置され、このシャワーヘッド３には、後述する真空処理槽２底部に設けられたサセプタ５と対向するようにシャワープレート（放電電極）４が取り付けられている。このシャワープレート４には、多数の微細な放出口４ａが設けられている。
【００２５】
なお、本実施の形態の場合、シャワープレート４は真空処理槽２に電気的に接続され接地電位に設定されるため、温水循環方式の他、電気的な加熱手段によって加熱するように構成することもできる。
そして、真空処理槽２は、その外部に設けられたガス供給系１１からシャワーヘッド３内部に原料ガス（例えば、ＳｉＨ4）を供給するように構成されている。
なお、シャワーヘッド３内部には、同図に示すように、リフレクタ板１４が設けられている。
【００２６】
また、本実施の形態では、真空処理槽２の外部にフッ素ガス供給系１２と外部プラズマ源１３が設けられ、フッ素ガス供給系１２から供給されたフッ素ガスを外部プラズマ源１３で分解し、これによるフッ素ラジカルを、上述のシャワーヘッド３を介して真空処理槽２内の成膜空間に供給するように構成されている。
【００２７】
これは、シリコン系堆積物を昇華除去し、成膜空間の清浄性を保つためのものである。すなわち、この処理はシャワープレート４表面への堆積物が基板１０表面に剥がれ落ち、異物となることを防止することを主な目的としており、液晶ディスプレイの量産装置などにおいては、代表的には数枚〜１０数枚の基板を成膜処理する毎に行われる。
また、真空処理槽２内部の底部には、基板１０を載置保持するサセプタ５が配置されている。
【００２８】
本実施の形態の場合、サセプタ５は、ヒーター７及び後述する基板搬送機構５０を内蔵する金属製のサセプタ本体６上に平板状の絶縁板８が密着して設けられている。さらに、この絶縁板８上に平板状の金属製の基板配置電極（放電電極、印加電極）９が密着して設けられている。
【００２９】
本発明の場合、特に限定されることはないが、フッ素による腐食が少ない観点からは、絶縁板８の材料としては、例えば、アルミナ（酸化アルミニウム）を用いることが好ましい。
この場合、基板１０の加熱温度との関係にもよるが、基板１０への熱伝導効率等を考慮すると、絶縁板８の厚さは、５〜１０ｍｍに設定することが好ましい。すなわち、絶縁板８の厚さが１０ｍｍより大きくなると、基板１０に対する熱伝導効率が悪くなるおそれがある。他方、絶縁板８の厚さが５ｍｍより薄くなると、静電容量の増大に起因する電力のロスの問題や、取り扱い時における破損の問題が発生するおそれがある。
【００３０】
また、本発明の場合、特に限定されることはないが、良好な熱伝導、低抵抗、高腐食耐性の観点からは、基板配置電極９の材料としては、例えば、アルミニウムを用いることが好ましい。
ここで、基板配置電極９は、交流電源３１及びこれに対応する整合器３２の組み合わせからなる電源供給部３０に接続され、この電源供給部３０から基板配置電極９に対して後述する低周波交流電圧を印加するようになっている。
【００３１】
一方、本発明の場合、放電電極のうち電圧を印加する電極に対する電圧の周波数が従来のＭＨｚ帯からｋＨｚ帯に低下するため、従来技術に比べて放電電極間の距離は大きくすることができる。
この場合、特に限定されることはないが、後述する１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加する条件においては、放電電極であるシャワープレート４と基板配置電極９との表面の間隔Ｄを、１００ｍｍ以上２００ｍｍ以下のほぼ平行間隔に設定することが好ましい。
【００３２】
図２（ａ）〜（ｃ）は、本実施の形態における基板搬送機構の要部の概略構成図で、図２（ａ）はシャワープレートより下方部分の平面図、図２（ｂ）（ｃ）は正面図である。なお、図２並びに以下の説明で引用する図３及び図５においては、本実施の形態のサセプタ５の構成のうち基板配置電極９以外の構成部材を省略してある。
【００３３】
図２（ａ）（ｂ）に示すように、本実施の形態の基板搬送機構５０は、真空処理槽２の底面２ｂに設けられ基板配置電極９を貫通するように複数設けられた直線状のホイストピン（基板支持部材）５１を有している。
この場合、例えば、矩形形状の基板配置電極９の表面上の基板１０が載置される領域に多数（本例では、２０本程度）のホイストピン５１が設けられている。
【００３４】
そして、図２（ｃ）に示すように、各ホイストピン５１は、基板１０を支持した状態で鉛直方向に上下動するように構成されている。また、図２（ｂ）に示すように、各ホイストピン５１の先端部には、基板１０を支持するための、例えば水平面を有する円板状の支持部５１ａが設けられている。
【００３５】
一方、上述した基板出入機構６２は、図示しない駆動機構（真空ロボット）によって水平方向及び上下方向に駆動される駆動部６３を有している。本実施の形態の場合、駆動部６３は、基板配置電極９の幅より若干小さい長さを有し、この駆動部６３に複数のエンドエフェクタ６１が取り付けられている。
【００３６】
これらエンドエフェクタ６１は、基板１０の長さより若干長い直線状に延びる剛性部材（例えば酸化アルミニウム）から構成され、各エンドエフェクタ６１は、所定の間隔をおいて平行に配設されている。
そして、図２（ａ）（ｂ）に示すように、各ホイストピン５１を上昇させた状態で基板配置電極９とシャワープレート４（基板１０）の間にエンドエフェクタ６１を挿入させた場合に各エンドエフェクタ６１が各ホイストピン５１と接触しないように、各エンドエフェクタ６１の間隔等及び各ホイストピン５１の位置が設定されている。
【００３７】
このような構成を有する本実施の形態の成膜装置１を用いて基板１０表面に薄膜を形成するには、真空排気系２０を動作させ、真空処理槽２内を真空雰囲気にした後、この真空雰囲気を維持したまま以下に示すようにサセプタ５の基板配置電極９上に基板１０を載置保持させる。
【００３８】
図３（ａ）〜（ｄ）は、本実施の形態における基板配置電極９上への基板１０の配置動作を示す部分断面工程図である。
まず、図１に示す搬送室６０からゲートバルブ２ａを介して、基板１０を保持した基板出入機構６２のエンドエフェクタ６１を真空処理槽２内に搬入する。
【００３９】
この場合、図３（ａ）に示すように、各ホイストピン５１の高さ位置を下げておき、エンドエフェクタ６２を基板配置電極９とシャワープレート４との間で、各ホイストピン５１の支持部５１ａの上方を通過させ、エンドエフェクタ６２の先端部が最奥側（図中右側端部）のホイストピン５１Ｅを所定距離だけ通り過ぎるように位置決めを行う。
【００４０】
次に、図３（ｂ）に示すように、各ホイストピン５１を鉛直上方向に上昇させ、それぞれの支持部５１によって基板１０を支持し、エンドエフェクタ６１から基板１０を離脱させエンドエフェクタ６１より高い位置に基板１０を配置する。
そして、図３（ｃ）に示すように、この状態でエンドエフェクタ６１を搬送室６０側に移動させて搬送室６０に戻すとともに、各ホイストピン５１を下降させるように動作させる。
【００４１】
さらに、図３（ｄ）に示すように、各ホイストピン５１をその支持部５１ａが基板配置電極９の表面より若干低い位置となるように下降させる。これにより、基板配置電極９上の所定の位置に基板１０が載置される。
その後、ゲートバルブ６０を閉じてガス供給系１１からシャワーヘッド３の内部空間に原料ガスを供給し、シャワープレート４の放出ロ４ａから放出された原料ガス４０を基板１０に向って導くようにする。
【００４２】
本発明の場合、特に限定されることはないが、アモルファスシリコン膜を形成する場合、汎用性の観点からは、シリコンを含有する原料ガスとしては、ＳｉＨ4（モノシラン）ガス、Ｓｉ2Ｈ6（ジシラン）ガス、これらに水素（Ｈ2）ガスを添加したガスを単独又は混合して用いることができる。
【００４３】
この他にも、シリコン窒化膜を形成する場合には、ＳｉＨ4とＮＨ3（アンモニア）、シリコン酸化膜を形成する場合には、ＳｉＨ4とＮ2Ｏ（二酸化窒素）若しくはＳｉＨ4とＯ2（酸素）若しくはＴＥＯＳ（テトラエトキシシラン）とＯ2（酸素）を用いてことができる。
また、上述した原料ガスに希釈ガス（例えば、Ａｒ、Ｎ2）を添加したガスを用いることもできる。
なお、モノシランガスに対する水素ガスの流量を十分に大きく（１０倍以上）すると、微結晶のシリコン薄膜を形成できることが本発明者らによって確認されている。
【００４４】
一方、本発明によって、ＳｉＨ4とＨ2から得られるアモルファスシリコン膜は、真性半導体の特性を示す。
このため、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン（ホウ素）を添加すれば、ｐ型シリコン半導体層形成することができる。
また、原料ガスにリンを添加すれば、ｎ型シリコン半導体層形成することができる。
【００４５】
本発明の場合、特に限定されることはないが、放電安定性、及び得られる成膜速度向上の観点からは、原料ガス４０を導入した状態で、真空処理槽２内の圧力を、１０Ｐａ〜５００Ｐａに設定することが好ましく、より好ましくは、５０Ｐａ〜１３３Ｐａである。
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。
【００４６】
本発明では、上述したように、基板配置電極９に対する印加電圧の周波数を１００ｋＨｚ以上１ＭＨｚ以下にする。
この場合、印加電圧の周波数が１００ｋＨｚより小さいと、放電電極間においてグロー放電が生成しにくくなる。
【００４７】
他方、印加電圧の周波数が１ＭＨｚより大きいと、基板配置電極近傍にプラズマ放電が張り付く（偏在する）現象が起こりにくくなる。
そして、このような電圧の印加により、シャワープレート４の放出ロ４ａから放出された原料ガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式（ＣＣＰ方式）のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間において原料ガス４０が活性化する。
【００４８】
ここで、基板１０はサセプタ本体６内のヒータ７によって予め所定温度（２００〜４５０℃）に加熱されており、活性化した原料ガス４０が基板１０表面に到達すると、加熱によってこの原料ガス４０が反応し、基板１０表面に反応生成物が堆積する。
この場合、例えば原料ガス４０がシリコン含有ガス（例えば、ＳｉＨ4）と希釈ガス（例えば、Ｈ2）とを有する場合には、反応生成物として多量の水素を含有したシリコンが基板１０表面に堆積してアモルファスシリコン膜が形成される。
【００４９】
図４（ａ）（ｂ）は、本発明の放電原理を示す説明図であり、図４（ａ）は、印加電極に１３．５６ＭＨｚの高周波電圧を印加した場合を示すもの、図４（ｂ）は、印加電極に１００ｋＨｚ以上１ＭＨｚ以下の低周波電圧を印加した場合を示すものである。
【００５０】
図４（ａ）に示すように、印加電極である基板配置電極９への印加電圧が高周波（１３．５６ＭＨｚ等）の場合は、基板配置電極９と対向電極であるシャワープレート４間のほぼ全領域でグロー放電が生成される。このためグロー放電で分解されたラジカル種７０ａは基板１０の表面とシャワープレート４の表面にそれぞれほぼ同量である５０％程度の堆積がなされる。
【００５１】
一方、本実施の形態のように、印加電極である基板配置電極９への印加電圧を低周波（１００ｋＨｚ以上１ＭＨｚ以下）にした場合には、基板配置電極９近傍にグロー放電によるプラズマが基板配置電極９側に偏在し、これにより、図４（ｂ）に示すように、基板配置電極９近傍にラジカル種７０ｂが張り付く現象が見られる。
【００５２】
このように印加電極である基板配置電極９近傍にプラズマが偏在するのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くなること、また質量の大きいイオンも追従可能な低周波数でありイオンも振動すること等がその理由であると考えている。
【００５３】
図５（ａ）〜（ｄ）は、本実施の形態における基板配置電極９上から基板１０の搬出動作を示す部分断面工程図である。
この場合、概略的には、上述した基板配置動作の逆の工程を行う。
まず、図５（ａ）に示すように、各ホイストピン５１を基板配置電極９の上方の所定の高さ位置まで上昇させる。これにより、各ホイストピン５１の支持部５１ａ上に基板１０が載置されて上昇し、基板１０と基板配置電極９との間に隙間が生ずる。
【００５４】
次に、搬送室６０からゲートバルブ２ａを介して基板出入機構６２のエンドエフェクタ６１を真空処理槽２内に搬入し、基板１０と基板配置電極９との間の隙間にエンドエフェクタ６１を挿入する。
そして、図５（ｃ）に示すように、各ホイストピン５１を鉛直下方向に下降させ、エンドエフェクタ６１より下方の位置まで移動させる。これにより、基板１０がエンドエフェクタ６１上に載置支持される。
【００５５】
さらに、図５（ｄ）に示すように、この状態でエンドエフェクタ６１を搬送室６０側に移動させて搬送室６０に戻す。そして、上記図３（ａ）〜（ｄ）において説明した動作を再度行う。以下、このような動作を繰り返す。
【００５６】
このように、本実施の形態のように基板配置電極９に低周波電圧を印加することにより、基板１０近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板１０表面に堆積を行うことができる。
【００５７】
また、本実施の形態によれば、基板配置電極９近傍へのプラズマの張り付きにより、成膜材料の堆積が基板１０表面に対して積極的に行われることから、原料ガス４０噴出に起因する電極部分や真空処理槽２内壁への成膜材料の付着の削減が可能になる。
【００５８】
このため、デバイス量産装置で従来行われていたＮＦ3など温暖化ガスを使用した内部クリーニング作業の時間及び温暖化ガスの消費量が大幅に削減でき、地球環境悪化防止への貢献及び装置の運転費用の削減につながる。
【００５９】
さらに、印加電圧の周波数が従来の１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、上述したように、放電電極（基板配置電極９とシャワープレート４）間の距離を１００ｍｍ以上に広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として３ｍ×３ｍサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
このように本実施の形態によれば、大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することができる。
【００６０】
図６は、本発明に係る成膜装置の他の実施の形態を示すの概略断面構成図であり、以下、上記実施の形態と共通する部分については、同一の符号を付しその詳細な説明を省略する。
図６に示すように、本実施の形態の成膜装置１Ａは、真空処理槽２の内側壁に絶縁性の遮蔽部８０が設けられ、これにより真空処理槽２の内側壁が覆われるようになっている。
この遮蔽部８０は、基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止するためのものである。
【００６１】
このような観点からは、遮蔽部８０の構成材料としては、例えば、酸化アルミニウムや石英からなるもの等を好適に用いることができる。
このような構成を有する本実施の形態によれば、上記実施の形態の効果に加えて、放電電極である基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止することができる。
その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
【００６２】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態では、シャワープレートを上部側に配置し、基板配置電極を下部側に配置するようにしたが、本発明はこれに限られず、放電電極を傾斜させたり鉛直方向に向けることも可能である。
【００６３】
また、本発明において「基板」とは、平板状のガラス基板のみを示すものではなく、種々の形状・材質の成膜対象物を意味するものである。
さらに、本発明は太陽電池用のアモルファスシリコン膜の形成のみならず、種々の膜をＣＶＤによって形成する場合に適用することができるものである。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る成膜装置の実施の形態の概略断面構成図
【図２】（ａ）〜（ｃ）：同実施の形態における基板搬送機構の要部の概略構成図で、図２（ａ）はシャワープレートより下方部分の平面図、図２（ｂ）及び（ｃ）は正面図
【図３】（ａ）〜（ｄ）：同実施の形態における基板配置電極上への基板の配置動作を示す部分断面工程図
【図４】（ａ）（ｂ）：本発明の放電原理を示す説明図
【図５】（ａ）〜（ｄ）：同実施の形態における基板配置電極上から基板の搬出動作を示す部分断面工程図
【図６】本発明に係る成膜装置の他の実施の形態の概略断面構成図
【図７】従来技術に係る成膜装置の概略断面構成図
【符号の説明】
【００６５】
１…成膜装置  ２…真空処理槽  ３…シャワーヘッド  ４…シャワープレート（放電電極）  ５…サセプタ  ６…サセプタ本体  ７…ヒータ  ８…絶縁板  ９…基板配置電極（放電電極）  １１…ガス供給系  ３０…電源供給部  ３１…交流電源  ４０…原料ガス  ５０…基板搬送機構  ５１…ホイストピン（基板支持部材）   ６１…ホイストピン  ６２…基板出入機構
【図１】
2008235393.tif 000003
【図２】
2008235393.tif 000004
【図３】
2008235393.tif 000005
【図４】
2008235393.tif 000006
【図５】
2008235393.tif 000007
【図６】
2008235393.tif 000008
【図７】
2008235393.tif 000009