(57)【要約】【課題】  集積回路が内部に形成された半導体基板の一部に対して、当該半導体基板より小さいサイズの半導体基板用に設計された製造設備を用いてパッケージング等の後処理を行うことを可能とするウェハー構造体と、その製造方法を提供する。【解決手段】  キャリアウェハー１０と、キャリアウェハー１０の一面に接合されたそれより小さいウェハー片２１と、キャリアウェハー１０上でウェハー片２１の周囲の空間を埋め込む充填材層３０を有する。ウェハー片２１は、キャリアウェハー１０より大きい半導体基板の一部であり、その全体がキャリアウェハー１０の周縁より内側に位置する。充填材層３０の平面形状はキャリアウェハー１０の外形と略同一であり、充填材層３０の厚さはウェハー片２１の厚さと略同一である。キャリア基板ウェハー１０と充填材層３０はウェハー片２１と同等の熱膨張係数を持つ。【選択図】  図１
2008235723.tif 000002
【特許請求の範囲】
【請求項１】
ウェハー状のキャリア基板と、
前記キャリア基板の一つの主平面に接合された、前記キャリア基板より小さい平面形状を有する第１半導体基板と、
前記キャリア基板上において前記第１半導体基板の周囲に存在する空間を埋め込む充填材層とを備え、
前記第１半導体基板は、前記キャリア基板より大きい平面形状を有する第２半導体基板の一部であり、
前記第１半導体基板は、その全体が前記キャリア基板の周縁より内側に配置されており、
前記充填材層の平面形状は前記キャリア基板の外形と略同一に形成されていると共に、前記充填材層の厚さは前記第１半導体基板の厚さと略同一とされていて、前記第１半導体基板の表面は前記充填材層から露出しており、
前記キャリア基板および前記充填材層は、前記第１半導体基板と同等の熱膨張係数を有していることを特徴とするウェハー構造体。
【請求項２】
前記第１半導体基板が、内部に集積回路が形成された前記第２半導体基板の切断片である請求項１に記載のウェハー構造体。
【請求項３】
前記キャリア基板が、前記第１半導体基板と同じ単結晶または多結晶の半導体基板である請求項１または２に記載のウェハー構造体。
【請求項４】
前記充填材層として前記第１半導体基板と同じ半導体の層が使用されている請求項２または３に記載のウェハー構造体。
【請求項５】
前記充填材層として前記第１半導体基板と同等の熱膨張係数を有するガラスの層が使用されている請求項２または３に記載のウェハー構造体。
【請求項６】
前記第１半導体基板が単結晶シリコンから形成され、前記キャリア基板が単結晶シリコンまたは多結晶シリコンから形成されている請求項１に記載のウェハー構造体。
【請求項７】
前記充填材層としてシリコン層が使用されている請求項６に記載のウェハー構造体。
【請求項８】
前記充填材層としてシリコンと同等の熱膨張係数を有するガラスの層が使用されている請求項６に記載のウェハー構造体。
【請求項９】
前記第１半導体基板が化合物半導体から形成され、前記キャリア基板が前記第１半導体基板と同じ単結晶または多結晶の化合物半導体基板から形成されている請求項１に記載のウェハー構造体。
【請求項１０】
前記充填材層として前記第１半導体基板と同じ化合物半導体の層が使用されている請求項９に記載のウェハー構造体。
【請求項１１】
前記充填材層として前記第１半導体基板と同等の熱膨張係数を有するガラスの層が使用されている請求項９に記載のウェハー構造体。
【請求項１２】
前記キャリア基板が、前記第１半導体基板と同等の加工性を有している請求項１、２、４または５に記載のウェハー構造体。
【請求項１３】
ウェハー状のキャリア基板の一つの主平面に、前記キャリア基板より小さい平面形状を有する第１半導体基板をその全体が前記キャリア基板の周縁より内側に配置されるように接合する工程と、
前記キャリア基板上において前記第１半導体基板の周囲に存在する空間に充填材を埋め込むことによって、平面形状が前記キャリア基板の外形と略同一であると共に、厚さが前記第１半導体基板の厚さと略同一である充填材層を形成する工程とを備え、
前記充填材層は、前記第１半導体基板の表面が前記充填材層から露出するように形成されており、
前記キャリア基板および前記充填材層は、前記第１半導体基板と同等の熱膨張係数を有していることを特徴とするウェハー構造体の製造方法。
【請求項１４】
前記第１半導体基板として、内部に集積回路が形成された前記第２半導体基板の切断片が使用される請求項１３に記載のウェハー構造体の製造方法。
【請求項１５】
前記キャリア基板上に前記第１半導体基板を接合する工程が、陽極接合法を使用して行われる請求項１３または１４に記載のウェハー構造体の製造方法。
【請求項１６】
前記充填材層を形成する工程が、
一面に前記第１半導体基板が固着せしめられた前記キャリア基板を成形型の内部に配置する工程と、
成形型の内部において前記キャリア基板上の前記第１半導体基板の周囲に形成された成形空間に、前記充填材の粉末を充填して固化させる工程と
を含んでいる請求項１３〜１５のいずれか１項に記載のウェハー構造体の製造方法。
【請求項１７】
前記第１半導体基板の表面を前記充填材層から露出させるために、前記第１半導体基板の表面を覆う前記充填材層を研磨あるいはエッチングする工程をさらに有している請求項１６に記載のウェハー構造体の製造方法。
【請求項１８】
前記充填材の粉末として、前記第１半導体基板と同じ半導体の粉末が使用される請求項１６または１７に記載のウェハー構造体の製造方法。
【請求項１９】
前記第１半導体基板として単結晶シリコン基板が使用され、前記キャリア基板として単結晶または多結晶のシリコン基板が使用される請求項１３〜１８のいずれか１項に記載のウェハー構造体の製造方法。
【請求項２０】
前記充填材層としてシリコン層が使用される請求項１９に記載のウェハー構造体の製造方法。
【請求項２１】
前記充填材層としてシリコンと同等の熱膨張係数を有するガラスの層が使用される請求項１９に記載のウェハー構造体の製造方法。
【請求項２２】
前記第１半導体基板として化合物半導体基板が使用され、前記キャリア基板として前記第１半導体基板と同じ単結晶または多結晶の化合物半導体基板が使用される請求項１３〜１８のいずれか１項に記載のウェハー構造体の製造方法。
【請求項２３】
前記充填材層として前記第１半導体基板と同じ化合物半導体の層が使用される請求項２２に記載のウェハー構造体の製造方法。
【請求項２４】
前記充填材層として前記第１半導体基板と同等の熱膨張係数を有するガラスの層が使用される請求項２２に記載のウェハー構造体の製造方法。
【請求項２５】
前記第１半導体基板が、ステルス・ダイシング技術を用いて前記第１半導体基板より大きい平面形状を有する第２半導体基板を切断することによって形成される請求項１３〜２２のいずれか１項に記載のウェハー構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハー構造体及びその製造方法に関し、さらに言えば、ウェハー状のキャリア基板上に例えば当該キャリア基板より大きい半導体基板の一部を接合して形成されていて、全体としては当該キャリア基板と略同一の大きさを有するウェハー状半導体基板と同等の取り扱いが可能なウェハー構造体と、その製造方法に関する。
【背景技術】
【０００２】
集積回路装置は近年、いっそうの微細化・高機能化が進んでいるが、それに伴って製造設備費が急激に上昇している。そこで、製造コストを低減するために、単一の半導体ウェハー（以下、単にウェハーとも言う）からより多くの集積回路装置（集積回路チップ）が得られるように、プロセスの微細化と共にウェハーの大規模化が進んでいる。これは、集積回路装置を製造するためには何百もの工程を経る必要があるために、ウェハーの直径が大きいほど一度に処理できる集積回路装置の数が増え、製造コスト面で有利であるからである。最近では、直径が１２インチ（約３０ｃｍ）のウェハーが多用されるようになっている。
【０００３】
本発明の関連技術としては、埋込型ウェハーレベル・チップサイズパッケージ（ＥＷＬＰ, Embedded Wafer-Level Chip-Size Package）技術がある。ＥＷＬＰは、平らなベースプレート上の所定位置に複数のＷＬＰ（ＬＳＩチップ）をそれぞれダイボンディングした後、埋め込まれるＷＬＰの厚さが揃っていることを利用してＷＬＰの上面ぎりぎりまで樹脂を埋め込んだものであり、ビルドアップ工法による配線形成が可能である。樹脂による埋込（封止）が完了すると、前記樹脂に絶縁層と貫通孔を形成してから銅メッキすることにより、ＷＬＰ（ＬＳＩチップ）のアルミニウム電極に電気的接続された回路層を形成する。そして、前記樹脂の表面にハンダボール等の外部接続端子を形成してから、ダイシングを行ってＷＬＰ毎に分離する。その結果、前記樹脂中にＷＬＰが埋め込まれ、その表面に外部接続端子が形成されたチップサイズパッケージが得られる（非特許文献１参照）。
【非特許文献１】電子材料２００５年７月号別冊「実装技術ガイドブック２００５」工業調査会発行、ｐｐ１８３〜１８７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、例えば、直径１２インチのウェハーの内部に形成された集積回路の各々に対して、当該ウェハーのままでパッケージング等の後処理を行う場合、例えばウェーハレベル・チップサイズ・パッケージを形成する工程を実施する場合には、その後処理の実行だけを考えれば、当該ウェハーの形態のままで行う必要は必ずしもない。当該ウェハーを例えば１／４に切断し、得られたウェハー片（１／４切断片）を用いて後処理を行ってもよい。そのようにすれば、例えば、直径８インチ（約２０ｃｍ）のウェハー用に設計された既存の前世代の製造設備でその後処理を行うことが可能となるから、既存製造設備の有効活用になるだけでなく、集積回路装置の製造コストの低減にもつながり、便宜である。
【０００５】
しかし、集積回路装置の製造設備は、略円形のウェハーの形態で各プロセスを実施するように設計されているため、１／４ウェハー片をそのままの形態で製造設備に通すことはできない。また、ウェハーの切断を従来の一般的なダイシングソーを用いたダイシング法で行うことはは、ウェハー内の集積回路領域（チップ領域）間にダイシングソーの削り代が生じること等の理由から好ましくない。
【０００６】
そこで、本発明の目的は、集積回路が内部に形成された半導体基板（例えば直径１２インチの半導体ウェハー）の一部に対して、当該半導体基板より小さいサイズの半導体基板（例えば直径８インチの半導体ウェハー）用に設計された製造設備を用いてパッケージング等の後処理を行うことを可能とするウェハー構造体を提供することにある。
【０００７】
本発明の他の目的は、上述したウェハー構造体を簡単な方法で且つ低コストで製造できるウェハー構造体の製造方法を提供することにある。
【０００８】
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
（１）  本発明の第１の観点では、ウェハー構造体が提供される。このウェハー構造体は、
ウェハー状のキャリア基板と、
前記キャリア基板の一つの平面に接合された、前記キャリア基板より小さい平面形状を有する第１半導体基板と、
前記キャリア基板上において前記第１半導体基板の周囲に存在する空間を埋め込む充填材層とを備え、
前記第１半導体基板は、前記キャリア基板より大きい平面形状を有する第２半導体基板の一部であり、
前記第１半導体基板は、その全体が前記キャリア基板の周縁より内側に配置されており、
前記充填材層の平面形状は前記キャリア基板の外形と略同一に形成されていると共に、前記充填材層の厚さは前記第１半導体基板の厚さと略同一とされていて、前記第１半導体基板の表面は前記充填材層から露出しており、
前記キャリア基板および前記充填材層は、前記第１半導体基板と同等の熱膨張係数を有していることを特徴とするものである。
【００１０】
（２）  本発明の第１の観点によるウェハー構造体では、上述したように、ウェハー状のキャリア基板の一つの平面に、当該キャリア基板より大きい平面形状を有する第２半導体基板の一部であって前記キャリア基板より平面形状が小さい第１半導体基板が接合されている。前記第１半導体基板は、その全体が前記キャリア基板の周縁より内側に配置されている、つまり、前記第１半導体基板の全体が前記キャリア基板上にあり、前記キャリア基板から突出する部分は存在しない。
【００１１】
また、前記キャリア基板上にある前記第１半導体基板の周囲の空間は、前記充填材層によって埋め込まれている。そして、前記充填材層の平面形状は、前記キャリア基板の外形と略同一に形成されていると共に、前記充填材層の厚さは、前記第１半導体基板の厚さと略同一とされていて、前記第１半導体基板の表面は前記充填材層から露出している。
【００１２】
したがって、本発明の第１の観点によるウェハー構造体の外形は、前記キャリア基板と略同一の平面形状を有する一枚の半導体ウェハーと同等であり、搬送、把持等の機械的操作においては、一枚のウェハーと同等の取り扱いが可能である。
【００１３】
しかも、前記キャリア基板および前記充填材層は、前記第１半導体基板と同等の熱膨張係数を有しているので、前記キャリア基板と前記充填材層と前記第１半導体基板とが、熱膨張係数の相違に起因してそれらの接合面で剥離するといった現象が生じない。したがって、前記充填材層から露出している前記第１半導体基板の表面から当該第１半導体基板に対して、パッケージング等の所望の処理を行うことが可能である。
【００１４】
よって、本発明の第１の観点によるウェハー構造体は、集積回路が内部に形成された半導体基板（例えば直径１２インチの半導体ウェハー）の一部に対して、当該半導体基板より小さいサイズの半導体基板（例えば直径８インチの半導体ウェハー）用に設計された製造設備を用いて、パッケージング等の後処理を行うことが可能である。
【００１５】
（３）  本発明の第１の観点によるウェハー構造体の好ましい例では、前記第１半導体基板が、内部に集積回路が形成された前記第２半導体基板の切断片とされる。
【００１６】
本発明の第１の観点によるウェハー構造体の他の好ましい例では、前記キャリア基板として前記第１半導体基板と同じ単結晶または多結晶の半導体基板が使用される。
【００１７】
この例では、好ましくは、前記充填材層として前記第１半導体基板と同じ半導体の層が使用され、あるいは、前記第１半導体基板と同等の熱膨張係数を有するガラスの層が使用される。
【００１８】
本発明の第１の観点によるウェハー構造体の他の好ましい例では、前記第１半導体基板が単結晶シリコンから形成され、前記キャリア基板が単結晶シリコンまたは多結晶シリコンから形成される。
【００１９】
この例では、好ましくは、前記充填材層としてシリコン層が使用され、あるいは、シリコンと同等の熱膨張係数を有するガラスの層が使用される。
【００２０】
本発明の第１の観点によるウェハー構造体のさらに他の好ましい例では、前記第１半導体基板が化合物半導体から形成され、前記キャリア基板が前記第１半導体基板と同じ単結晶または多結晶の化合物半導体基板から形成される。
【００２１】
この例では、好ましくは、前記充填材層として前記第１半導体基板と同じ化合物半導体の層が使用され、あるいは、前記第１半導体基板と同等の熱膨張係数を有するガラスの層が使用される。
【００２２】
本発明の第１の観点によるウェハー構造体のさらに他の好ましい例では、前記キャリア基板が、前記第１半導体基板と同等の加工性を有する。この例では、前記第１半導体基板に対する処理を、前記キャリア基板を介して前記キャリア基板の裏側から行うことができる利点がある。なお、この例における「加工性」とは、前記第１半導体基板に対して所望の加工（例えばエッチング、薄膜形成など）を行う際に、前記第１半導体基板に対して設定する加工条件で前記キャリア基板に対しても同等の加工が行われることを意味する。
【００２３】
この例では、前記第１半導体基板の内部の集積回路が前記キャリア基板とは反対側に配置されるのが好ましい。そうすれば、前記キャリア基板を貫通して、前記第１半導体基板の裏面側から前記集積回路に達する電極等を形成することができるからである。
【００２４】
（４）  本発明の第２の観点では、ウェハー構造体の製造方法が提供される。このウェハー構造体の製造方法は、
ウェハー状のキャリア基板の一つの平面に、前記キャリア基板より小さい平面形状を有する第１半導体基板をその全体が前記キャリア基板の周縁より内側に配置されるように接合する工程と、
前記キャリア基板上において前記第１半導体基板の周囲に存在する空間に充填材を埋め込むことによって、平面形状が前記キャリア基板の外形と略同一であると共に、厚さが前記第１半導体基板の厚さと略同一である充填材層を形成する工程とを備え、
前記充填材層は、前記第１半導体基板の表面が前記充填材層から露出するように形成されており、
前記キャリア基板および前記充填材層は、前記第１半導体基板と同等の熱膨張係数を有していることを特徴とするものである。
【００２５】
（５）  本発明の第２の観点によるウェハー構造体の製造方法では、上述したような工程を経てウェハー構造体を製造するものであるから、本発明の第１の観点によるウェハー構造体を製造できることが明らかである。
【００２６】
また、前記キャリア基板上に前記第１半導体基板を接合する工程は、例えば公知の陽極接合法によって、接着剤や粘着剤を使用せずに容易に実施することができる。前記キャリア基板上において前記第１半導体基板の周囲に存在する空間に充填材を埋め込むことによって前記充填材層を形成する工程は、例えば適当な成形型を用いて公知の半導体微粉末を充填・固化することによって、容易に実施することができる。前記第１半導体基板の表面を前記充填材層から露出させるためには、必要に応じて、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて前記充填材層を研磨すればよい。
【００２７】
よって、本発明の第２の観点によるウェハー構造体の製造方法によれば、上記ウェハー構造体を簡単な方法で且つ低コストで製造することができる。
【００２８】
（６）  本発明の第２の観点によるウェハー構造体の製造方法の好ましい例では、前記第１半導体基板が、内部に集積回路が形成された前記第２半導体基板の切断片とされる。
【００２９】
本発明の第２の観点によるウェハー構造体の製造方法の他の好ましい例では、前記キャリア基板上に前記第１半導体基板を接合する工程が、陽極接合法を使用して行われる。接着剤や粘着剤を使用せずに、前記キャリア基板上に前記第１半導体基板を強固に接合できるからである。
【００３０】
本発明の第２の観点によるウェハー構造体の製造方法のさらに他の好ましい例では、前記充填材層を形成する工程が、一面に前記第１半導体基板が固着せしめられた前記キャリア基板を成形型の内部に配置する工程と、成形型の内部において前記キャリア基板上の前記第１半導体基板の周囲に形成された成形空間に、前記充填材の粉末を充填して固化させる工程とを含む。前記充填材層の形成が容易に且つ短時間で行えるからである。
【００３１】
この例では、必要に応じて、前記第１半導体基板の表面を前記充填材層から露出させるために、前記第１半導体基板の表面を覆う前記充填材層を研磨あるいはエッチングする工程が実施される。研磨する場合は、この工程を公知のＣＭＰ法で行うのが好ましい。エッチングする場合は、この工程を公知のドライエッチング法で行うのが好ましい。
【００３２】
また、この例では、前記充填材の粉末としては、前記第１半導体基板と熱膨張率係数が同等のものであれば、半導体粉末、ガラス粉末等、任意のものが使用できる。しかし、前記第１半導体基板と同じ半導体の粉末を使用するのが好ましい。
【００３３】
しかし、前記充填材層を形成する工程は、コスト面で難点がなければ、前記充填材の薄膜を堆積させることによって実施してもよいし、ＳＯＧ（Spin-On-Glass）材を充填して加熱硬化させることによって実施してもよい。
【００３４】
本発明の第２の観点によるウェハー構造体の製造方法のさらに他の好ましい例では、前記第１半導体基板として単結晶シリコン基板が使用され、前記キャリア基板として単結晶または多結晶のシリコン基板が使用される。
【００３５】
この例では、好ましくは、前記充填材層としてシリコン層が使用され、あるいは、シリコンと同等の熱膨張係数を有するガラスの層が使用される。
【００３６】
本発明の第２の観点によるウェハー構造体の製造方法のさらに他の好ましい例では、前記第１半導体基板として化合物半導体基板が使用され、前記キャリア基板として前記第１半導体基板と同じ単結晶または多結晶の化合物半導体基板が使用される。
【００３７】
この例では、好ましくは、前記充填材層として前記第１半導体基板と同じ化合物半導体の層が使用され、あるいは、前記第１半導体基板と同等の熱膨張係数を有するガラスの層が使用される。
【００３８】
本発明の第２の観点によるウェハー構造体の製造方法のさらに他の好ましい例では、前記第１半導体基板が、ステルス・ダイシング技術を用いて前記第１半導体基板より大きい平面形状を有する第２半導体基板を切断することによって形成される。この例では、ほとんどカーフロス（削り代）を生じずに、また切断箇所にチッピングやクラックを発生させずに、前記第２半導体基板の切断が可能である、という利点がある。
【００３９】
（７）  本発明の第１の観点によるウェハー構造体および本発明の第２の観点によるウェハー構造体の製造方法では、前記第１半導体基板としては、任意の半導体基板を使用できることは言うまでもない。しかし、集積回路用として一般的に使用されている単結晶シリコンの基板やＧａＡｓ等の化合物半導体の基板が好適である。
【００４０】
前記キャリア基板としては、前記第１半導体基板と熱膨張率係数が同等であり、且つ前記第１半導体基板と組み合わせた状態で使用しても前記第１半導体基板中の集積回路の動作に支障が生じないものであれば、任意のものが使用できるが、単結晶または多結晶のシリコン基板、単結晶または多結晶の化合物半導体基板が好ましい。前記キャリア基板の表面に絶縁膜が形成されていてもよい。
【００４１】
前記充填材としては、前記第１半導体基板と熱膨張率係数が同等のものであれば、任意のものが使用できる。前記第１半導体基板と同一の半導体粉末（例えばシリコン粉末等）が好適に使用できるが、前記第１半導体基板と熱膨張率係数が同等のガラス粉末（例えばボロシリケート（Ｂ２Ｏ３・ＳｉＯ４系）ガラス）などでもよい。
【００４２】
前記キャリア基板と前記充填材は前記第１半導体基板と熱膨張率係数が同等であることが必要であるが、ここに「同等」とは、同一である場合だけではなく、ほぼ同一であるか近似していて、前記第１半導体基板に対してパッケージング等の所望の処理を行う際に、前記第１半導体基板と前記キャリア基板と前記第１半導体基板とが、熱膨張係数の相違に起因してそれらの接合面で剥離するといった現象が生じないことを意味する。
【００４３】
内部に集積回路が形成されているものであれば、前記第１半導体基板の厚さには制限はないが、例えば、０．１μｍ〜７５０μｍの範囲が好適である。
【００４４】
前記キャリア基板の厚さは、前記第１半導体基板と接合して当該ウェハー構造体とした状態で所望の製造設備に流すことができる厚さであればよいが、例えば５００μｍ〜１０００μｍの範囲が好適である。
【００４５】
（８）  上記非特許文献１に開示された技術は、ベースプレート上に複数のＷＬＰ（ＬＳＩチップ）をダイボンディングした後、これらＷＬＰの上面ぎりぎりまで樹脂を埋め込んだものであるから、本発明とは明らかに異なっている。
【発明の効果】
【００４６】
本発明の第１の観点によるウェハー構造体では、集積回路が内部に形成された半導体基板（例えば直径１２インチの半導体ウェハー）の一部に対して、当該半導体基板より小さいサイズの半導体基板（例えば直径８インチの半導体ウェハー）用に設計された製造設備を用いてパッケージング等の後処理を行うことが可能である、という効果が得られる。
【００４７】
本発明の第２の観点によるウェハー構造体の製造方法では、本発明の第１の観点によるウェハー構造体ウェハー構造体を簡単な方法で且つ低コストで製造することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
【００４９】
（第１実施形態の構成）
図１は本発明の第１実施形態に係るウェハー構造体１を示しており、図1（ａ）はウェハー構造体１の平面図、図1（ｂ）はその正面図、図1（ｃ）は図1（ａ）のＡ−Ａ線に沿った断面図である。図２は、ウェハー構造体１に使用される加工用半導体ウェハー２０の一例を示す平面図である。
【００５０】
このウェハー構造体１は、図１に示すように、直径８インチのキャリアウェハー１０と、キャリアウェハー（キャリア基板）１０の表面に一方の主面（裏面）２１ｅが接合されたウェハー片（第１半導体基板）２１と、ウェハー片２１の周囲の略円環状の空間に充填された充填材層３０とを備えている。キャリアウェハー１０および充填材層３０は、ウェハー片２１と同等の熱膨張係数を有する材料から形成されている。キャリアウェハー１０とウェハー片２１は、公知の陽極接合法によって直接接合されており、それらの接合面の間には接着剤や粘着剤は存在していない。
【００５１】
ウェハー片２１は、図２に示すように、直径１２インチの加工用半導体ウェハー（第２半導体基板）２０をほぼ均等に四つに切断して得られた一つの切断片であり、直径８インチのキャリアウェハー１０よりも小さい平面形状を持つ。したがって、ウェハー片２１の全体がキャリアウェハー１０の上にあり、キャリアウェハー１０の周縁からはみ出ていない。ウェハー片２１の裏面２１ｅの全体がキャリアウェハー１０の表面に接触している。ウェハー片２１の他方の主面（表面）２１ａは、充填材層３０から露出している。ここで、ウェハー片２１の「表面」とは、ウェハー片２１の集積回路領域Ｃが形成されている側の平面をいう。
【００５２】
充填材層３０の表面３０ａは、ウェハー片２１の表面２１ａと同一の平面内にある。換言すれば、充填材層３０の表面３０ａは、ウェハー片２１の表面２１ａと面一となっている。ウェハー片２１の表面２１ａは、充填材層３０の表面３０ａから露出している。したがって、ウェハー片２１に対して直接、上方（表面側）から加工をすることが可能である。また、キャリアウェハー１０を介して、ウェハー片２１に対して下方（裏面側）からも加工することが可能である。
【００５３】
ウェハー片２１の内部には、その表面側に複数の集積回路領域Ｃが形成されている（図９を参照）。これらの集積回路領域Ｃは、ウェハー片２１の内部に規則的に配置されている。各々の集積回路領域Ｃの内部には、一組の集積回路（図示せず）が内蔵されている。
【００５４】
充填材層３０は、キャリアウェハー１０上のウェハー片２１の周囲の略円環状の空間に所定の充填材を充填して層状に形成したものである。充填材層３０の平面形状（輪郭）は、キャリアウェハー１０のそれと同一である。また、充填材層３０の厚さは、ウェハー片２１の厚さと同一である。したがって、充填材層３０とウェハー片２１は、キャリアウェハー１０上において、キャリアウェハー１０と同じ平面形状を持つ一つの層を形成している。ウェハー片２１は、キャリアウェハー１０上で充填材層３０の内側に埋め込まれている、ということも可能である。
【００５５】
このように、ウェハー構造体１は、キャリアウェハー１０と、その上に形成された充填材層３０およびウェハー片２１からなる層との二層構造となっているが、全体として一枚の直径８インチのウェハーとみなすことが可能である。したがって、直径８インチのウェハー向けの設備に導入して、そのままの状態で搬送、把持等の機械的操作を行うことができ、また、ウェハー片２１の集積回路領域Ｃの各々に対してパッケージング等の必要な加工（処理）をすることができる。
【００５６】
ウェハー片２１のキャリアウェハー１０に対する固着は、公知のプラズマ陽極接合によって行われている。したがって、図1（ｂ）および（ｃ）に示すように、ウェハー片２１とキャリアウェハー１０との間には接着剤や粘着剤が存在せず、ウェハー片２１の裏面２１ｅとキャリアウェハー１０の表面とが直接、相互に接触している。
【００５７】
キャリアウェハー１０上でのウェハー片２１の配置は、図１（ａ）に示すように、ウェハー片２１の角部２１ｃを挟んで直交する二つの直線部２１ｂのいずれか一方が、キャリアウェハー１０のオリエンテーションフラット１１に平行になるように設定されている。これは、キャリアウェハー１０のオリエンテーションフラット１１を手掛かりにしてウェハー片２１の結晶方位を容易に判別できるようにするためである。
【００５８】
ウェハー片２１は、図２に示すように、直径１２インチの加工用半導体ウェハー２０をそのオリエンテーションフラット２５に直交する切断線２６と、オリエンテーションフラット２５に平行な（換言すれば、切断線２６に直交する）切断線２６とに沿って切断して得られたものであり、その平面形状は中心角が９０゜の扇形である。切断線２６および２７に沿った切断により、加工用半導体ウェハー２０は四つに分断され、１／４ウェハー片２１、２２、２３、２４となる。したがって、ウェハー片２１の二つの切断辺すなわち直線部２１ｂは、相互に直交しており、また、直線部２１ｂの交点にある角部２１ｃは直角である。この点は、ウェハー片２１と鏡像の関係にあるウェハー片２２についても同様である。なお、他の二つのウェハー片２３と２４は、中心角が９０゜の扇形に近似した平面形状を有しているが、オリエンテーションフラット２５に対応する部分が欠けている点で、ウェハー片２１および２２とは異なっている。
【００５９】
これらウェハー片２１、２２、２３、２４は、いずれも、直径１２インチの加工用半導体ウェハー２０を１／４に均等に分断して得たものであるから、一辺が６インチ（約１５ｃｍ）以下であり、直径８インチ（約２０ｃｍ）の半導体ウェハーよりも小さい平面形状を持つ。したがって、ウェハー片２１をキャリアウェハー１０上に接合すると、ウェハー片２１の全体がキャリアウェハー１０の上に位置し、ウェハー片２１はキャリアウェハー１０の外周縁から外側に突出しない。
【００６０】
ここでは、加工用半導体ウェハー２０として、単結晶シリコンのウェハ−が使用されている。したがって、キャリアウェハー１０上に接合されたウェハー片２１は単結晶シリコン製である。また、キャリアウェハー１０としては、多結晶シリコン製のもの、すなわち多結晶シリコンウェハーが使用されている。充填材層３０は、多結晶シリコンの微粉末を充填して層状に硬化させたものである。したがって、キャリアウェハー１０と充填材層３０はいずれも多結晶シリコン製であり、単結晶シリコン製のウェハー片２１と材料が同じシリコンである。したがって、これら三者の熱膨張係数は同一であり、またエッチング、薄膜堆積等に関するそれらの加工性もほぼ同一である。
【００６１】
なお、充填材層３０は、シリコン粉末ではなく、シリコンと同等の熱膨張係数を持つガラス粉末（例えばボロシリケートガラス粉末）、あるいはシリコン粉末と低熱膨張ポリイミド系樹脂（熱膨張係数が３．０〜４．５×１０−７ｃｍ／ｃｍ／℃）との混合物などでもよい。
【００６２】
加工用半導体ウェハー２０とキャリアウェハー１０の厚さには制限はないが、加工用半導体ウェハー２０の厚さは例えば１００μｍ、キャリアウェハー１０の厚さは例えば２００μｍとされる。または、加工用半導体ウェハー２０の厚さを例えば５０μｍ、キャリアウェハー１０の厚さを例えば６００〜７２０μｍとしてもよいし、加工用半導体ウェハー２０の厚さを例えば１０μｍ、キャリアウェハー１０の厚さを例えば４５０μｍとしてもよい。
【００６３】
以上詳述したように、本発明の第１実施形態に係るウェハー構造体１では、ウェハー状のキャリア基板すなわちキャリアウェハー１０の表面（一つの平面）に、キャリアウェハー１０より大きい平面形状を有する加工用半導体ウェハー２０（第２半導体基板）の切断片であってキャリアウェハー１０より平面形状が小さいウェハー片２１（第１半導体基板）が接合されている。ウェハー片２１は、その全体がキャリアウェハー１０の周縁より内側に配置されている、つまり、ウェハー片２１の全体がキャリアウェハー１０上にあり、キャリアウェハー１０から突出する部分は存在しない。
【００６４】
また、キャリアウェハー１０上にあるウェハー片２１の周囲の空間は、充填材層３０によって埋め込まれている。そして、充填材層３０の平面形状は、キャリアウェハー１０の外形と略同一に形成されていると共に、充填材層３０の厚さは、ウェハー片２１の厚さと略同一とされていて、ウェハー片２１の表面２１ａは充填材層３０から露出している。
【００６５】
したがって、ウェハー構造体１の外形は、キャリアウェハー１０と略同一の平面形状を有する一枚の半導体ウェハーと同等であり、搬送、把持等の機械的操作においては、一枚のウェハーと同等の取り扱いが可能である。
【００６６】
しかも、キャリアウェハー１０および充填材層３０は、ウェハー片２１と同じシリコン製であるから、これらは同等の熱膨張係数を有しているだけでなく、同等の加工性も有している。このため、キャリアウェハー１０と充填材層３０とウェハー片２１とが、熱膨張係数の相違に起因してそれらの接合面で剥離するといった現象が生じないし、充填材層３０から露出しているウェハー片２１の表面側からだけではなく、キャリアウェハー１０を介してウェハー片２１の裏面側からも、ウェハー片２１に対してパッケージング等の所望の処理を支障なく行うことができる。
【００６７】
よって、ウェハー構造体１は、集積回路が内部に形成された半導体基板（例えば直径１２インチの半導体ウェハー）の一部に対して、当該半導体基板より小さいサイズの半導体基板（例えば直径８インチの半導体ウェハー）用に設計された製造設備を用いて、パッケージング等の後処理を支障なく行うことが可能である。
【００６８】
なお、ウェハー構造体１を用いて、多数の集積回路領域Ｃが内部に形成された直径１２インチのシリコンウェハー２０の切断片であるウェハー片２１に対して、ウェハー片２１より小さい直径８インチのシリコンウェハー用に設計された製造設備を用いて、各集積回路領域Ｃ用のチップサイズパッケージを形成する場合の一例を、図９に示す。
【００６９】
図９は、ウェハー片２１の内部の集積回路領域Ｃの各々に対して、ウェハー片２１の裏面２１ｅの側から埋込電極７０を形成した状況を示している。
【００７０】
まず最初に、フォトリソグラフィ法によりマスクを形成した後、そのマスクを用いたドライエッチング法により、上述したようにして製造されたウェハー構造体１の裏面側からキャリアウェハー１０を選択的に除去して、キャリアウェハー１０に貫通孔７１を形成する。次に、同じマスクを用いたドライエッチング法により、ウェハー構造体１の裏面側からウェハー片２１を選択的に除去して、ウェハー片２１に貫通孔７２を形成する。貫通孔７２は、貫通孔７１と連通していると共に、集積回路領域Ｃの導電領域あるいは配線膜（図示せず）に達している。
【００７１】
次に、例えばＣＶＤ（Chemical Vapor Deposition）法により、貫通孔７１と７２の内壁面に二酸化シリコン（ＳｉＯ２）等の絶縁膜７３を形成し、当該内壁面の全体を覆う。このとき、貫通孔７２の先端にある対応する集積回路領域Ｃの導電領域あるいは配線膜の露出面にも絶縁膜７３が形成されるので、ドライエッチング法により除去する。
【００７２】
次に、例えばＣＶＤ法により、キャリアウェハー１０の裏面からタングステン（Ｗ）を堆積させてから、ＣＭＰ法によりキャリアウェハー１０の裏面のＷ膜を選択的に除去し、もって貫通孔７１と７２の内部にＷ膜を残して導電体７４とする。導電体７４は、対応する集積回路領域Ｃの導電領域あるいは配線膜の露出面に接触している。Ｗに代えて多結晶シリコン等を用いてもよい。
【００７３】
以上のようにして、キャリアウェハー１０とウェハー片２１を貫通して対応する集積回路領域Ｃに電気的に接続された埋込電極７０が形成される。その後、埋込電極７０に電気的に接続された外部電極を公知の方法によって形成すれば、パッケージング処理は完了である。最後に、ウェハー片２１のダイシングライン２８と２９に沿ってキャリアウェハー１０とウェハー片２１を一緒にダイシングすれば、集積回路領域Ｃ毎にチップ状の集積回路装置が複数個、同時に得られる。これらの集積回路装置は、パッケージが当該チップとほぼ同じサイズであるから、ＣＳＰ（Chip-Size Package）を有していることになる。
【００７４】
なお、埋込電極７０の形成後の工程は、周知であるから詳細には説明しないが、例えば、（１）キャリアウェハー１０の裏面に絶縁膜を形成する、（２）（１）の絶縁膜に透孔を形成する、（３）（２）の透孔内に導電体を埋め込む、（４）（３）の導電体の端部に外部電極としてのハンダボールを形成する、という工程を順に実施すればよい。
【００７５】
（第１実施形態の製法）
次に、図２〜図６を参照しながら、上述した構成を持つウェハー構造体１の製造方法について説明する。
【００７６】
まず、図２に示すように、直径１２インチの単結晶シリコン製の加工用半導体ウェハー２０を用意する。この半導体ウェハー２０は、内部に多数の集積回路領域Ｃが形成されたものであり、未だパッケージングが施されていないものである。それら集積回路領域Ｃの各々に対して、以下に述べるようにして所定のパッケージングを行ってから、ダイシングによって集積回路領域Ｃ毎に分割して個片化すると、チップ状の集積回路装置が得られる。
【００７７】
加工用半導体ウェハー２０の集積回路領域Ｃの配置の一例を図７に示す。図７に示すように、加工用半導体ウェハー２０の表面側の領域に多数の集積回路領域Ｃが形成されており、それら集積回路領域Ｃの各々の中に集積回路が形成されている。集積回路領域Ｃは、図７の上下方向および左右方向（加工用半導体ウェハー２０の表面に平行な方向）に規則的に配置されており、隣接する集積回路領域Ｃの間にはそれぞれダイシングライン２８が形成されている。ダイシングの際には、ダイシングライン２８に沿ってダイシングソーが移動せしめられるので、隣接するチップ領域Ｃの間には、カッターによって切断・除去される部分（削り代）の幅を考慮して間隙（ストリート）Ｔが形成されている。したがって、各集積回路領域Ｃは、その間隙（ストリート）Ｔだけ離れて配置されていることになる。
【００７８】
次に、図２に示すように、相互に直交する切断線２６と２７に沿って加工用半導体ウェハー２０を均等に切断し、１／４ウェハー片２１、２２、２３および２４を得る。この切断には、「ステルス・ダイシング（stealth dicing）」技術を使用し、ダイシングソーは使用しない。「ステルス・ダイシング」という技術は、シリコンウェハーの内部にそれを透過する波長のレーザ光を集光して当該シリコンウェハーの集光箇所とその近傍に局所的な変質部を形成し、当該シリコンウェハーをその内部から分断する技術である。分断は、テープエキスパンド等の外部応力を加えることにより、当該シリコンウェハーの表面に亀裂を成長させて行う。ステルス・ダイシングを使用した場合、レーザ光の走査線に沿って当該シリコンウェハーの内部に変質部が形成されるだけで、当該シリコンウェハーは分断されず、ウェハー状態を保つからである。
【００７９】
「ステルス・ダイシング」の原理は次のようなものである。まず、半導体ウェハーに対して透過性を持つ波長のレーザ光を、対物レンズ光学系で当該半導体ウェハーの内部に焦点を結ぶように集光する。集光性が非常に高く、回折限界レベルまで集光可能で、高繰り返し短パルス発振可能なレーザビームは、集光点付近で時間的・空間的に圧縮されて局所的に非常に高いピークパワー密度状態を形成する。また、半導体ウェハーに対して透過特性を示していたレーザビームは、その集光過程においてあるピークパワー密度を超えると、非線形吸収効果により半導体ウェハーは局所的に非常に高い吸収特性を示す。そこで、光学系およびレーザ特性の最適化により、当該半導体ウェハー内部の焦点付近のみで非線形吸収効果が発生するようにすれば、半導体ウェハーの内部のみに局所的・選択的にレーザ加工を行うことができる。また、それと同時に、ダイシングパターンに応じてレーザビームと半導体ウェハーの相対位置を変えれば、半導体ウェハーの表面や裏面の損傷なしにダイシング加工を実現することができる。ステルス・ダイシングは、このようにして、半導体ウェハーをその内部から割断するものである（浜松ホトニクス株式会社の技術資料「ステルスダイシング技術とその応用」２００５年３月発行を参照）。
【００８０】
ステルス・ダイシングによれば、ほとんどカーフロスを生じずに分断が可能である。したがって、図７に示すように、加工用半導体ウェハー２０の切断線２６と２７を、チップ領域Ｃの間の間隙（ストリート）Ｔの中央に配置すると、加工用半導体ウェハー２０は削り代なしに切断線２６と２７に沿ってほぼそのまま分断され、四つのウェハー片２１、２２、２３、２４となる。このため、切断箇所にチッピングやクラックが発生せず、切断線２６と２７に沿った四つのウェハー片２１、２２、２３、２４の各々の二つの辺は直線状に保たれると共に、切断線２６と２７の交点の近傍にあるウェハー片２１、２２、２３、２４の各々の角部も直角に保たれる。したがって、上述したように、例えばウェハー片２１の各々の二つの辺（直線部２１ｂ）のいずれかを利用して、キャリアウェハー１０のオリエンテーションフラット２５に整合するようにウェハー片２１の位置決めをすれば、オリエンテーションフラット２５を利用してウェハー片２１の結晶方位を判別することができる。この点は他のウェハー片２２、２３、２４についても同様である。
【００８１】
こうして得られた四つのウェハー片２１、２２、２３および２４のうち、ウェハー片２１を選択し、図３に示すように、キャリアウェハー１０の表面に載置および位置決めを行ってから、公知の「プラズマ陽極接合」法により接合する。接着剤や粘着材は使用しない。この時、キャリアウェハー１０に対するウェハー片２１の向き（姿勢）は、ウェハー片２１の二つの切断辺２１ａのいずれか一方が、キャリアウェハー１０のオリエンテーションフラット１１に平行になるように設定する。この時の状態は図３に示すようになる。
【００８２】
「陽極接合」とは、一般に、ガラスとシリコンや金属等を重ねあわせ、熱と電圧を加えることにより密着接合する方法として知られているものである。その原理は、加熱すると同時に、ガラス側を陰極、シリコン側を陽極として電圧を印加することによって、ガラス中の陽イオンを陰極側に強制的に拡散させ、ガラスとシリコンの間に静電引力を発生させて密着を促すとともに、ガラスとシリコンを化学反応させて接合する、というものである。陽極接合は、シリコンとシリコン、シリコンと金属、シリコンとセラミックス等の接合にも用いられ、また、シリコン以外の半導体の接合や、ガラスとガラスの接合にも適用される。
【００８３】
また、陽極接合時に、陽極接合装置のチャンバーの中で、例えば酸素（Ｏ２）プラズマを発生させ、アッシングを行う（Ｏ２プラズマアッシング）。これにより、両者の接合面が活性化されるため、接合強度が向上する。このような処理は「プラズマ陽極接合」と呼ばれている。
【００８４】
陽極接合時の電圧の印加は、例えば、ウェハー片２１が陽極に、キャリアウェハー１０が陰極になるように行う。その際の条件は、例えば、温度＝１６０℃、印加電圧＝１００Ｖ、印加圧力＝１０００Ｎ、電圧及び圧力の印加時間＝５〜６０分である。
【００８５】
接着剤や粘着材は使用せずにウェハー片２１をキャリアウェハー１０の表面に接合する方法は、陽極接合法に限定されない。接着剤や粘着材は使用せずにウェハー片２１をキャリアウェハー１０の表面に接合できるものであれば、陽極接合法以外の方法も使用可能である。
【００８６】
次に、表面にウェハー片２１を接合したキャリアウェハー１０を、図４に示す成形型４０の中に収容する。この成形型４０は、キャリアウェハー１０が嵌合可能な内部空間を有しており、その内部空間はキャリアウェハー１０のオリエンテーションフラット１１を反映した平面形状になっている。このため、この内部空間にウェハー片２１を上に向けてキャリアウェハー１０を収容すると、キャリアウェハー１０の裏面が成形型４０の底部に接触して保持されると共に、キャリアウェハー１０の外周縁が成形型４０の内側面に密接し、キャリアウェハー１０の上方に成形空間４１が形成される。
【００８７】
そこで、成形空間４１内に所定の充填材粉末３１を充填する。成形空間４１は、図１に示した充填材層３０が得られるような平面形状を有しているが、成形型４０の上端４２はウェハー片２１の表面２１ａより高い位置にあるので、成形空間４１内に充填材粉末３１を充填すると、充填材粉末３１はウェハー片２１の表面２１ａの全体を覆う。したがって、キャリアウェハー１０だけでなくウェハー片２１も充填材粉末３１内に埋没し、成形型４０の外部からは見えなくなる。
【００８８】
成形型４０を所定温度に加熱して充填材粉末３１を焼結して硬化させると、充填材粉末３１はキャリアウェハー１０およびウェハー片２１と一体化する。そこで、キャリアウェハー１０とウェハー片２１と硬化した充填材粉末３１の結合体を成形型４０から取り出すと、この結合体は図５に示すような状態になる。
【００８９】
次に、キャリアウェハー１０の裏面に適当な粘着剤または接着剤を用いて支持基板５０を付着させてから、ＣＭＰ法により、研磨具６０を用いて硬化した充填材粉末３１の表面３１ａをウェハー片２１の表面２１ａが露出するまで研磨する。その結果、キャリアウェハー１０上においてウェハー片２１の周囲の空間を充填した充填材層３０が得られる。この時の状態は図６に示すようになり、充填材層３０の表面３０ａとウェハー片２１の表面２１ａとは同一平面内に位置する。充填材層３０の平面形状は、成形空間４１の平面形状すなわちキャリアウェハー１０の平面形状と同一となる。
【００９０】
成形空間４１内に充填材粉末３１を充填・硬化した時に、充填材粉末３１の厚さを精密に制御することによってウェハー片２１の表面２１ａを充填材粉末３１から露出させた状態にすることができるのであれば、当然のことであるが、研磨具６０で充填材粉末３１の表面３１ａを研磨する工程は不要である。
【００９１】
以上のような工程を経ることにより、図１に示した本発明の第１実施形態に係るウェハー構造体１が製造される。
【００９２】
図４の工程で成形型４０の成形空間４１内に充填される充填材粉末３１としては、ウェハー片２１とキャリア基板１０がいずれもシリコン製であるから、それに合わせてシリコンの粉末が使用される。シリコンの粉末としては、ナノメーター（ｎｍ）オーダーのシリコン微粉末を使用するのが好ましい。例えば、平均粒径が１０ｎｍ〜５００ｎｍの範囲のシリコンの微粉末が使用するのが好ましい。ｎｍオーダーのシリコン微粉末は、そのままでは凝集して固まってしまう傾向があるが、シリコン微粉末の周囲を適当な被覆剤で覆うことにより、凝集を抑制することができる。このようにして周囲を被覆したシリコン微粉末を適当な溶剤に分散させると、シリコン微粉末を含有する流動体（ナノシリコン流動体）が得られる。このナノシリコン流動体が成形空間４１内に充填される。
【００９３】
ナノシリコン流動体を成形空間４１内に充填した後、成形型４０を例えば２００℃に加熱すると、被覆剤と溶剤が蒸発してシリコン微粉末が相互に接触し、充填材粉末３１はほぼ一様に硬化してシリコン膜となる。その後、キャリアウェハー１０とウェハー片２１と硬化したシリコン微粉末の結合体を成形型４０から取り出せばよい。
【００９４】
充填材粉末３１としては、ｎｍオーダーより大きいシリコン粉末を使用してもよい。この場合は、上述したような凝集の恐れがないので、粉末状態のままで、図４に示すように、成形型４０の上端４２と同一のレベルまでシリコン粉末それ自体を充填すればよい。その後、シリコン粉末を加熱して硬化させれば、ほぼ一様に硬化して多結晶または非晶質のシリコン膜となる。その後の工程は上述したものと同じである。
【００９５】
シリコン微粉末としては、公知のものを使用すればよい。例えば、済南銀豊硅製品有限責任公司（中国企業、http://japan.alibaba.com/manufacture/5075386参照）がシリコン粉末を提供している。本発明とは用途は異なるが、特開２００６−０７００８９には蛍光発光するナノシリコンパウダーとその製造方法が開示されている。
【００９６】
以上詳述したように、本発明の第１実施形態に係るウェハー構造体１の製造方法では、加工用半導体ウェハー２０をしてウェハー片２１を得る工程は、公知のステルス・ダイシング技術を使用して容易に実現することができる。キャリアウェハー１０上にウェハー片２１を接合する工程は、公知の陽極接合法によって、接着剤や粘着剤を使用せずに容易に実施することができる。また、キャリアウェハー１０上においてウェハー片２１の周囲に存在する空間に充填材粉末３１を埋め込むことによって充填材層３０を形成する工程は、適当な成形型４０を用いて公知の半導体粉末を充填・硬化することによって、容易に実施することができる。ウェハー片２１の表面２１ａを充填材層３０から露出させるためには、ＣＭＰ法を用いて充填材粉末３１の表面３１ａを研磨すればよい。よって、この製造方法によれば、本発明の第１実施形態に係るウェハー構造体１を簡単な方法で且つ低コストで製造することができる。
【００９７】
（第２実施形態の構成）
図８は、本発明の第２実施形態に係るウェハー構造体１Ａを示しており、図８（ａ）はウェハー構造体１Ａの平面図、図８（ｂ）はその正面図、図８（ｃ）は図８（ａ）のＡ−Ａ線に沿った断面図である。
【００９８】
第２実施形態のウェハー構造体１Ａは、キャリアウェハー１０ａが、第１実施形態のウェハー構造体１に使用されているキャリアウェハー１０と同一の半導体部１０’と、その半導体部１０’の一方の主面に形成された絶縁膜１２とから形成されている点を除き、第１実施形態のウェハー構造体１と同じ構成である。よって、図８において同一の要素には第１実施形態と同一の符号を付してその説明を省略する。
【００９９】
絶縁膜１２としては、半導体部１０’がシリコン製であるから、その酸化物であるＳｉＯ２が好ましいが、他の絶縁膜（例えばＳｉ３Ｎ４やＳｉＮ−ＳｉＯ）も使用可能である。これは、絶縁膜１２が存在しても熱膨張係数および加工性が半導体部１０’とほぼ同等に保たれるからである。
【０１００】
このように、キャリアウェハーは全体がシリコン等の半導体製であることは必要ではなく、一部に絶縁膜を含んでいてもよい。
【０１０１】
第２実施形態のウェハー構造体１Ａにおいても、第１実施形態のウェハー構造体１と同じ効果が得られることは言うまでもない。また、第２実施形態のウェハー構造体１Ａの製造方法は、第１実施形態のウェハー構造体１のそれと同じであるから、その説明は省略する。
【０１０２】
（第３実施形態の構成）
図１０は、本発明の第３実施形態に係るウェハー構造体１Ｂを示す、図９と同様の図である。
【０１０３】
第３実施形態のウェハー構造体１Ｂは、第１実施形態のウェハー構造体１において、ウェハー片２１の向きを上下逆にしてキャリアウェハー１０に接合したものであり、それ以外の構成は第１実施形態のウェハー構造体１と同じである。よって、図８において同一の要素に第１実施形態と同一の符号を付してその説明を省略する。
【０１０４】
ウェハー構造体１Ｂを用いて、ウェハー片２１に対して、それより小さい直径８インチのシリコンウェハー用に設計された製造設備を用いて各集積回路領域Ｃ用のチップサイズパッケージを形成する場合、次のような工程が実施される。
【０１０５】
まず最初に、フォトリソグラフィ法によりマスクを形成した後、そのマスクを用いたドライエッチング法により、上述したようにして製造されたウェハー構造体１の裏面側からキャリアウェハー１０を選択的に除去して、キャリアウェハー１０に貫通孔７１ａを形成する。
【０１０６】
次に、例えばＣＶＤ法により、貫通孔７１ａの内壁面にＳｉＯ２等の絶縁膜７３ａを形成し、当該内壁面の全体を覆う。
【０１０７】
次に、例えばＣＶＤ法により、キャリアウェハー１０の裏面からＷを堆積させてから、ＣＭＰ法によりキャリアウェハー１０の裏面のＷ膜を選択的に除去し、もって貫通孔７１ａの内部にＷ膜を残して導電体７３ａとする。導電体７３ａは、対応する集積回路領域Ｃの表面側の導電領域あるいは配線膜の露出面に接触している。
【０１０８】
以上のようにして、キャリアウェハー１０とウェハー片２１を貫通して対応する集積回路領域Ｃに電気的に接続された埋込電極７０ａが形成される。その後、埋込電極７０ａに電気的に接続された外部電極を公知の方法によって形成すれば、パッケージング処理は完了である。最後に、ウェハー片２１のダイシングライン２８と２９に沿ってキャリアウェハー１０とウェハー片２１を一緒にダイシングすれば、集積回路領域Ｃ毎にチップ状の集積回路装置が得られる。
【０１０９】
（他の実施形態）
上述した第１〜第３の実施形態は本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
【０１１０】
例えば、上述した実施形態では、第１半導体基板（ウェハー片）としてキャリア基板（キャリアウェハー）の１／４切断片を使用しているが、本発明はこれに限定されない。第１半導体基板（ウェハー片）は、キャリア基板より大きい平面形状を有する第２半導体基板の一部であればよく、第２半導体基板の１／２切断片であってもよい。また、ウェハー状の第２半導体基板をそのオリエンテーションフラットに平行な２本以上の切断線で切断した切断片の一つでもよいし、そのオリエンテーションフラットに直交する２本以上の切断線で切断した切断片の一つでもよいし、そのオリエンテーションフラットに平行な切断線２７と同オリエンテーションフラットに直交する切断線２６と他の１本以上の切断線で切断した切断片の一つでもよい。このように切断の態様は必要に応じて任意に選択できる。
【０１１１】
また、上述した実施形態では、直径１２インチ（約３０ｃｍ）の第２半導体基板を切断して直径８インチの（約２０ｃｍ）のウェハー用に設計された既存の製造設備でその後処理を行うようにしているが、本発明はこれに限定されない。第１半導体基板（ウェハー片）は、キャリア基板（キャリアウェハー）より大きい平面形状を有する第２半導体基板の一部であれば、必要に応じて任意に変更できる。例えば、直径８インチの第２半導体基板を切断して直径６インチ（約１５ｃｍ）のウェハー用に設計された既存の製造設備でその後処理を行うようにしてもよい。
【０１１２】
また、上述した実施形態では、加工用半導体ウェハーとして単結晶シリコンのウェハ−を使用しているが、ＧａＡｓ等の化合物半導体のウェハーを使用してもよい。この場合は、キャリア基板（キャリアウェハー）上に接合される第１半導体基板（ウェハー片）はそれと同じ化合物半導体製となる。また、キャリア基板（キャリアウェハー）は、第１半導体基板（ウェハー片）と同じ化合物半導体製のウェハー（単結晶または多結晶）を使用し、充填材層も同じ化合物半導体の粉末を充填して層状に硬化させたものを使用するのが好ましい。なお、充填材層は、当該化合物半導体と同等の熱膨張係数を持つガラス粉末により形成したものでもよい。
【０１１３】
ウェハー構造体に対してパッケージングを施す工程やそれらの工程を実施する方法も任意に変更できる。
【図面の簡単な説明】
【０１１４】
【図１】（ａ）は本発明の第１実施形態に係るウェハー構造体の平面図、（ｂ）はその正面図、（ｃ）は（ａ）のＡ−Ａ線に沿った断面図である。
【図２】図１のウェハー構造体に使用される加工用半導体ウェハーの一例を示す平面図である。
【図３】（ａ）は本発明の第１実施形態に係るウェハー構造体の製造方法を工程毎に示す平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図である。
【図４】（ａ）は本発明の第１実施形態に係るウェハー構造体の製造方法を工程毎に示す平面図、（ｂ）は（ａ）のＣ−Ｃ線に沿った断面図で、図３の続きである。
【図５】（ａ）は本発明の第１実施形態に係るウェハー構造体の製造方法を工程毎に示す平面図、（ｂ）は（ａ）のＤ−Ｄ線に沿った断面図で、図４の続きである。
【図６】（ａ）は本発明の第１実施形態に係るウェハー構造体の製造方法を工程毎に示す平面図、（ｂ）は（ａ）のＥ−Ｅ線に沿った断面図で、図５の続きである。
【図７】本発明の第１実施形態に係るウェハー構造体にそのウェハー片として使用された加工用半導体ウェハーにおいて、集積回路領域の配置の一例を示す説明図である。
【図８】（ａ）は本発明の第２実施形態に係るウェハー構造体の平面図、（ｂ）はその正面図、（ｃ）は（ａ）のＡ−Ａ線に沿った断面図である。
【図９】本発明の第１実施形態に係るウェハー構造体を用いて、多数の集積回路領域が内部に形成されたウェハー片に対して、それより小さいシリコンウェハー用に設計された製造設備を用いて各集積回路領域用のチップサイズパッケージを形成する場合の一例を示す、図１（ａ）のＡ−Ａ線に沿った部分拡大断面図である。
【図１０】本発明の第３実施形態に係るウェハー構造体を示す、図９と同様の部分拡大断面図である。
【符号の説明】
【０１１５】
１、１Ａ、１Ｂ  ウェハー構造体
１０、１０ａ  キャリアウェハー
１０’  キャリアウェハーの半導体部
１１  キャリアウェハーのオリエンテーションフラット
１２  絶縁膜
２０  加工用半導体ウェハー
２１、２１、２３、２４  ウェハー片
２１ａ  ウェハー片の表面
２１ｂ  ウェハー片の直線部
２１ｃ  ウェハー片の角部
２１ｄ  ウェハー片の湾曲部
２１ｅ  ウェハー片の裏面
２５  ウェハー片のオリエンテーションフラット
２６、２７  切断線
２８、２９  ダイシングライン
３０  充填材層
３０ａ  充填材層の表面
３１  充填材粉末
３１ａ  充填材材粉末の表面
４０  成形型
４１  成形空間
４２  成形型の上端
５０  支持基板
６０  研磨具
７０、７０ａ  埋込電極
７１、７１ａ  貫通孔
７２  貫通孔
７３、７３ａ  絶縁膜
７４、７４ａ  導電体
Ｃ  集積回路領域
Ｔ  チップ領域間の間隙（ストリート）
【図１】
2008235723.tif 000003
【図２】
2008235723.tif 000004
【図３】
2008235723.tif 000005
【図４】
2008235723.tif 000006
【図５】
2008235723.tif 000007
【図６】
2008235723.tif 000008
【図７】
2008235723.tif 000009
【図８】
2008235723.tif 000010
【図９】
2008235723.tif 000011
【図１０】
2008235723.tif 000012