(57)【要約】【課題】ＬＳＩ外部より高速の電気信号をバンプに印加した場合、バンプ下のパッド電極開口部より導通される金属層間において存在する寄生容量を減少させて、高速信号の駆動及び低消費電力化を図る半導体装置を提供する。【解決手段】半導体装置において、バンプ１は第１の絶縁層３と接しており、パッド電極開口部２を通して第１の金属層４と電気的に導通されている。バンプ１とは電気的に導通されていない凹形状の上面パターンの第２の金属層５は、凸形状の上面パターンの第１の金属層４と同一の層に存在する。また、第１の金属層４及び第２の金属層５の下には第３の金属層７を絶縁するために第２の絶縁層６が存在している構成となっている。【選択図】図１
2008235484.tif 000002
【特許請求の範囲】
【請求項１】
バンプと、
前記バンプの下に配置され、前記バンプと電気的に導通される第１の金属層と、
パッド電極開口部を有し、半導体素子の外部及び前記バンプと前記第１の金属層とを絶縁するための第１の絶縁層と、
前記バンプの下に配置されると共に前記第１の金属層と同一の層に配置され、前記第１の絶縁層により前記バンプと電気的に導通されていない第２の金属層と、
半導体素子に接続され、前記第１の金属層及び前記第２の金属層の下方に配置されると共に、前記第１の金属層及び前記第２の金属層に対して第２の絶縁層を挟んで存在する第３の金属層とで形成されており、
前記第１の金属層及び前記第２の金属層の和の面積と、前記第３の金属層の面積とが異なる
ことを特徴とする半導体装置。
【請求項２】
前記第１の金属層は、前記パッド電極部の下方に位置し前記バンプと電気的に導通される凸形状の上面パターンで形成され、前記第２の金属層は前記バンプと電気的に導通されていない凹形状の上面パターンで形成される
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の金属層の前記パッド電極開口部の下方に位置する範囲に、１箇所の金属開口部が形成される
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１の金属層の前記パッド電極開口部の下方に位置する範囲に、格子状の金属開口部が形成される
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記第１の金属層は、前記第３の金属層の上方に存在しないように配置される
ことを特徴とする請求項２記載の半導体装置。
【請求項６】
前記半導体装置は、更に、
前記第１の金属層と前記第２の絶縁層に形成される第１のコンタクトを介して電気的に導通されている第４の金属層と、
前記第３の金属層及び前記第４の金属層と第３の絶縁層を挟んで存在する第５の金属層とが形成され、
前記第５の金属層は、前記第４の金属層と前記第３の絶縁層に形成される第２のコンタクトを介して電気的に導通され、
前記第２の絶縁層の厚みを前記第３の絶縁層の厚みよりも広げた
ことを特徴とする請求項２記載の半導体装置。
【請求項７】
前記第１の金属層と前記第２の金属層とからなる金属層が形成され、
当該金属層の前記パッド電極開口部の下方に位置する範囲に、１箇所の金属開口部が形成される
ことを特徴とする請求項１記載の半導体装置。
【請求項８】
前記第１の金属層と前記第２の金属層とからなる金属層が形成され、
当該金属層の前記パッド電極開口部の下方に位置する範囲に、格子状の金属開口部が形成される
ことを特徴とする請求項１記載の半導体装置。
【請求項９】
前記第１の金属層と前記第２の金属層とからなる金属層が形成され、
当該金属層に、ストライプ状の金属開口部が形成される
ことを特徴とする請求項１記載の半導体装置。
【請求項１０】
前記第１の金属層と前記第２の金属層とからなる金属層が形成され、
当該金属層がストライプ状の複数の金属層に分割された
ことを特徴とする請求項１記載の半導体装置。
【請求項１１】
前記第３の金属層は、前記分割された複数の金属層の下方の重ならない位置に形成される
ことを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記半導体素子上に配置される前記パッド電極開口部のバンプと、前記第１の金属層の金属開口部の側面とが接することを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
バンプを形成するステップと、
前記バンプの下に配置され、前記バンプと電気的に導通される第１の金属層を形成するステップと、
パッド電極開口部を有し、前記バンプと前記第１の金属層とを絶縁するための第１の絶縁層を形成するステップと、
前記バンプの下に配置されると共に前記第１の金属層と同一の層に配置され、前記第１の絶縁層により前記バンプと電気的に導通されていない第２の金属層を形成するステップと、
半導体素子に接続され、前記第１の金属層及び前記第２の金属層の下方に配置されると共に、前記第１の金属層及び前記第２の金属層に対して第２の絶縁層を挟んで存在する第３の金属層を形成するステップとを含み、
前記第１の金属層及び前記第２の金属層の和の面積と、前記第３の金属層の面積とが異なるようにした
ことを特徴とする半導体装置製造方法。
【請求項１４】
前記第一の金属層を形成するステップにおいて、前記第１の金属層は、前記パッド電極部の下方に位置し前記バンプと電気的に導通される凸形状の上面パターンで形成され、
前記第二の金属層を形成するステップにおいて、前記第２の金属層は、前記バンプと電気的に導通されていない凹形状の上面パターンで形成される
ことを特徴とする請求項１３記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩに使用される半導体装置に関するものであり、ＬＳＩ外部から加わる電気信号をＬＳＩ内部に伝達するためのパッド構造を有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、ＬＳＩチップには、集積回路の高集積化、チップ面積の縮小化、低消費電力化、伝達信号の高速化などが要求されており、電気信号の伝達手段として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）インターフェース、及び伝達信号の高速化に対応しやすい技術として、小振幅差動信号を伝達するＲＳＤＳ（Ｒｅｄｕｃｅｄ  Ｓｗｉｎｇ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）インターフェース、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）インターフェースなどが挙げられる。
【０００３】
図１４は、従来の半導体装置の断面図及び上面図を示している。
【０００４】
図１４（ａ）はパッド部材上に設けられたバンプ電極、金属層、絶縁層等を示す断面図である。図１４（ａ）において、半導体装置は、ＬＳＩチップの内部回路との電気的導通を有する電極となるバンプ１０１、ＬＳＩチップの内部回路との電気的導通領域を有するパッド電極開口部１０２、ＬＳＩチップの表面を保護するためのものでもあり、第１の金属層１０４とを絶縁するための第１の絶縁層１０３、ＬＳＩチップの内部回路へ電気信号を伝達するための第１の金属層１０４、第１の金属層１０４と第２の金属層１０６とを絶縁するための第２の絶縁層１０５、及び第１の金属層１０４とは異なる電位（例えば０V電位又は電源電位）を有する金属層１０６で構成されている。
【０００５】
図１４（ｂ）は、図１４（ａ）の半導体装置の上面図である。図１４（ｂ）に示すように、ＬＳＩチップの内部回路との電気的導通を有する電極となるバンプ領域１０７、ＬＳＩチップの内部回路へ電気信号を伝達するための第１の金属層領域１０８、ＬＳＩチップの内部回路との電気的導通領域を有するパッド電極開口部領域１０９、第１の金属層領域１０８とは絶縁されており、かつ第１の金属層領域１０８とは異なる電位（例えば０V電位又は電源電位）を有する金属層領域１１０が形成されている。
【０００６】
そして、以上のように構成された、半導体装置は、図１４（ａ）及び図１４（ｂ）のパッド電極構造を利用し、外部よりバンプ１０１に加えられた電気信号は、パッド電極開口部１０２より第１の金属層１０４を通して、半導体装置外部との電気信号のやり取りを行う。
【特許文献１】特開２００１−２５０８４９号公報（第１３頁、図１）
【特許文献２】特開２００４−２２８２９５号公報（第１０頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記図１４に示すような従来の半導体装置の構成では、半導体装置の外部より高速の電気信号が加えられた場合、ＣＭＯＳインターフェース、小振幅差動信号を伝達するＲＳＤＳインターフェース、ＬＶＤＳインターフェースなどの技術により対応されるが、図１４（ａ）に示すように、第１の金属層１０４と第２の金属層１０６の間に寄生容量が存在するため、高速信号のＬＳＩチップ内部回路への伝達が困難であり、また低消費電力化も困難であるという問題がある。
【０００８】
本発明は上記従来の問題点を解決するためのものであり、半導体装置の金属層間の寄生容量を従来より減少させて、高速信号の駆動を容易にすることができ、且つ低消費電力化が容易となる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以上の課題を解決するために、本発明に係る請求項１記載の半導体装置は、バンプと、前記バンプの下に配置され、前記バンプと電気的に導通される第１の金属層と、パッド電極開口部を有し、半導体素子の外部及び前記バンプと前記第１の金属層とを絶縁するための第１の絶縁層と、前記バンプの下に配置されると共に前記第１の金属層と同一の層に配置され、前記第１の絶縁層により前記バンプと電気的に導通されていない第２の金属層と、半導体素子に接続され、前記第１の金属層及び前記第２の金属層の下方に配置されると共に、前記第１の金属層及び前記第２の金属層に対して第２の絶縁層を挟んで存在する第３の金属層とで形成されており、前記第１の金属層及び前記第２の金属層の和の面積と、前記第３の金属層の面積とが異なることを特徴とする。
【００１０】
また、本発明に係る半導体装置の前記第１の金属層は、前記パッド電極部の下方に位置し前記バンプと電気的に導通される凸形状の上面パターンで形成され、前記第２の金属層は、前記バンプと電気的に導通されていない凹形状の上面パターンで形成されることを特徴とする。
【００１１】
これらの構成により、半導体装置は、バンプ下のパッド電極開口部と導通している第１の金属層の面積を、従来技術の第１の金属層の面積よりも小さくする事ができ、第１の金属層と第３の金属層の間に存在する寄生容量を小さくすることが可能となるため、ＬＳＩ外部より入力された高速の電気信号をＬＳＩの内部回路へ容易に伝達する事が可能となる。また低消費電力化にもつなげることが可能となる。
【００１２】
また、本発明に係る半導体装置の前記第１の金属層は、前記第３の金属層の上方に存在しないように配置されることを特徴とする。
【００１３】
この構成により、半導体装置は、第３の金属層と第１の金属層が重なり合わないようにしているため、更に寄生容量を小さくすることが可能となるため、ＬＳＩ外部より入力された高速の電気信号をＬＳＩの内部回路へ容易に伝達する事が可能となる。また低消費電力化にもつなげることが可能となる。
【００１４】
また、本発明に係る前記半導体装置は、更に、前記第１の金属層と前記第２の絶縁層に形成される第１のコンタクトを介して電気的に導通されている第４の金属層と、前記第３の金属層及び前記第４の金属層と第３の絶縁層を挟んで存在する第５の金属層とが形成され、前記第５の金属層は、前記第４の金属層と前記第３の絶縁層に形成される第２のコンタクトを介して電気的に導通され、前記第２の絶縁層の厚みを前記第３の絶縁層の厚みよりも広げたことを特徴とする。
【００１５】
この構成により、第３の絶縁層よりも第２の絶縁層の厚みを広げることができ、更に第１の金属層と第３の金属層の間に存在する寄生容量を小さくする事が可能となるため、ＬＳＩ外部より入力された高速の電気信号をＬＳＩの内部回路へ容易に伝達する事が可能となる。また低消費電力化にもつなげることが可能となる。
【００１６】
また、本発明に係る半導体装置において前記第１の金属層と前記第２の金属層とからなる金属層が形成され、当該金属層の前記パッド電極開口部の下方に位置する範囲に、１箇所の金属開口部が形成されることを特徴とする。更に、前記第１の金属層と前記第２の金属層とからなる金属層が形成され、当該金属層の前記パッド電極開口部の下方に位置する範囲に、格子状の金属開口部が形成されることを特徴とする。また更に、前記第１の金属層と前記第２の金属層とからなる金属層が形成され、当該金属層に、ストライプ状の金属開口部が形成されることを特徴とする。
【００１７】
これらの構成により、半導体装置の第１の金属層の面積を小さくする事ができるため、更に第１の金属層と第３の金属層の間に存在する寄生容量を小さくする事が可能となるため、ＬＳＩ外部より入力された高速の電気信号をＬＳＩの内部回路へ容易に伝達する事が可能となる。また低消費電力化にもつなげることができる。
【００１８】
また、本発明に係る半導体装置の前記第１の金属層と前記第２の金属層とからなる金属層が形成され、当該金属層がストライプ状の複数の金属層に分割されたことを特徴とし、更に、前記第３の金属層は、前記分割された複数の金属層の下方の重ならない位置に形成されることを特徴とする。
【００１９】
これらの構成により、第１の金属層と第３の金属層とが重なり合う範囲が低減されるため、第１の金属層と第３の金属層の間に存在する寄生容量を小さくする事が可能となるため、ＬＳＩ外部より入力された高速の電気信号をＬＳＩの内部回路へ容易に伝達する事が可能となる。また低消費電力化にもつなげることができる。
【００２０】
また、本発明に係る半導体装置においては、半導体素子上に配置される前記パッド電極開口部のバンプと、前記第１の金属層の金属開口部の側面とが接することを特徴とする。
【００２１】
この構成によれば、半導体装置は、バンプと第１の金属層との接着強度を向上させることができ、バンプ剥がれをしにくくする事ができる。
【発明の効果】
【００２２】
本発明に係る半導体装置によれば、金属層間に発生する寄生容量を減少させることができるために、ＬＳＩ外部より入力された高速の電気信号をＬＳＩの内部回路へ容易に伝達して処理速度を高め、また、動作時の低消費電力化を実現することができるという作用効果を奏する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら説明する。
【００２４】
（実施の形態１）
図１（ａ）及び図１（ｂ）は、本実施の形態１における半導体装置の断面図及び平面図を示している。そして、本実施の形態１に係る半導体装置は、重なり合う金属層の面積を接着強度を保ちながら低減させることを特徴とするものである。なお、図１（ｂ）に示す点線部分が図１（ａ）の半導体装置の断面に対応している。
【００２５】
図１（ａ）において、電極となるバンプ１は低抵抗の金などによる金属材質で出来ており、バンプ１は窒化珪素などによる第１の絶縁層３と接しており、パッド電極開口部２を通して第１の金属層４と電気的に導通されている。バンプ１とは電気的に導通されていない凹形状の第２の金属層５は、凸形状の第１の金属層４と同一の層に存在する。第１の金属層４及び第２の金属層５の下には第３の金属層７とを絶縁するために第２の絶縁層６が存在している。なお、第３の金属層７は半導体素子（例えば、トランジスタやダイオード等の能動素子や、抵抗等の受動素子）に接続されている。
【００２６】
本実施の形態１における半導体装置の動作使用時には、第１の金属層４は例えば小振幅信号の電位が与えられ、第３の金属層７は、例えば固定電位（０V電位又は電源電位）が与えられ、第１の金属層４と第３の金属層７は異電位を有する構成となっている。
【００２７】
そして、バンプ１に電気信号が加えられると、パッド電極開口部２より第１の金属層４を通してＬＳＩチップ内部回路へ電気信号が伝達される。そして、バンプ１に高速の電気信号が与えられた場合は、第１の金属層４と第３の金属層７との間に寄生容量の影響が大きくなる。
【００２８】
しかしながら、本実施の形態１に係る図１（ａ）及び図１（ｂ）に示す半導体装置の構成においては第１の金属層４の面積を削減する事が可能であり、第１の金属層４と第３の金属層７の対向する部分の面積が少なくなるため、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつなげることが可能となる。
【００２９】
なお、通常、寄生容量等の容量は、容量Ｃ＝εＳ／ｄ（Ｓは面積、ｄは距離）の式で表現され、本実施の形態１に係る半導体装置においては、上下に配置された金属層の対向する範囲の面積Ｓを減少させることにより寄生容量Ｃを減少させる。
【００３０】
図２は、本実施の形態１に係る半導体装置の形成手順を示すフローチャートである。
【００３１】
最初に、基板上に第３の金属層７を蒸着により形成する（Ｓ２０１）。次に、レジストをパターニングしたマスクを用いて第２の絶縁層６を蒸着させる（Ｓ２０２）。そして、第１の金属層４及び第２の金属層５を形成するための穴を形成する（Ｓ２０３）。
【００３２】
次に、第１の金属層４及び第２の金属膜５を形成する（Ｓ２０４）。そして、再度レジストをパターニングしたマスクを用いて第１の絶縁膜３を形成して（Ｓ２０５）、パッド電極開口部のための穴を形成し（Ｓ２０６）、最後に、バンプ１を堆積させ（Ｓ２０７）、本実施の形態１に係る半導体装置を形成する。
【００３３】
以上のように、本実施の形態１に係る半導体装置においては、第１の金属層４と第３の金属層７の対向する部分の面積を少なくし、寄生容量の影響を小さくする事ができる。また、低消費電力化にもつなげることが可能となる。
【００３４】
また、凸形状の上面パターンの第１の金属層４と凹形状の上面パターンの第２の金属層５、及び第３の金属層７の接着強度を保ちながら寄生容量を低減することが可能となる。
【００３５】
（実施の形態２）
図３（ａ）及び図３（ｂ）は、本実施の形態２における半導体装置の断面図及び平面図である。なお、図３（ｂ）に示す点線部分が図３（ａ）の半導体装置の断面に対応している。また、図３において、図１と同じ構成要素の機能ついては、その詳細な説明を省略する。
【００３６】
本実施の形態２の半導体装置は、第１の金属層１６の下に第３の金属層１９が重ならない構成としていることを特徴としている。
【００３７】
従って、バンプ１３に電気信号が加えられると、パッド電極開口部１４より第１の金属層１６を通してＬＳＩチップ内部回路へ電気信号が伝達される。そして、バンプ１３に高速の電気信号が与えられた場合であっても、第１の金属層１６と第３の金属層１９とは重ならないような構造になっているため、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつなげることが可能となる。
【００３８】
（実施の形態３）
図４（ａ）及び図４（ｂ）は、本実施の形態３における半導体装置の断面図及び平面図である。なお、図４（ｂ）に示す点線部分が図４（ａ）の半導体装置の断面に対応している。また、図４おいて、図１と同じ構成要素の機能については、その詳細な説明を省略する。
【００３９】
本実施の形態３に係る半導体装置は、第１の金属層２８と第１のコンタクト３１を介して電気的に導通されている第４の金属層３３と、第３の金属層３２を第３の絶縁層３４を挟んで存在する第５の金属層３６と、第４の金属層３３と第２のコンタクト３５を介して電気的に導通されている第５の金属層３６とで構成されており、第３の絶縁層３４よりも第２の絶縁層３０の厚みを広げたことを特徴としている。
【００４０】
従って、バンプ２５に電気信号が加えられると、パッド電極開口部２６より第１の金属層２８、第１のコンタクト３１、第４の金属層３３、第２のコンタクト３５、第５の金属層３６を通してＬＳＩチップ内部回路へ電気信号が伝達される。ただバンプ２５に高速の電気信号が与えられた場合は、第１の金属層２８と第３の金属層３２との間に寄生容量の影響が大きくなる。
【００４１】
しかしながら、本実施の形態３の図４に示す半導体装置においては、第２の絶縁層３０に厚みを持たせているため、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつながる。
【００４２】
なお、本実施の形態３に示すように第２の絶縁層３０にのみ厚みを持たせる構成以外に、第３の絶縁層３４にも厚みを持たせることにより、更に寄生容量を減少させることが可能となる。
【００４３】
（実施の形態４）
図５〜図７は、本発明における本実施の形態４における半導体装置の断面図及び平面図である。なお、図５〜図７において、図１と同じ構成要素の機能ついては、その詳細な説明を省略する。
【００４４】
本実施の形態４の半導体装置は、少なくとも１つ以上の第１の金属層に開口部を有する構造であることを特徴としている。図５の半導体装置においては、第１の金属層４７内に開口部４８を１箇所設けた構造であり、図６においては、第１の金属層５９内に開口部６６を格子状に設けた構造である。
【００４５】
図５に示す半導体装置においては、バンプ４４に電気信号が加えられると、パッド電極開口部４５より第１の金属層４７を通してＬＳＩチップ内部回路へ電気信号が伝達される。ただバンプ４４に高速の電気信号が与えられた場合は、第１の金属層４７と第３の金属層５０との間に寄生容量の影響が大きくなるが、本実施の形態４の図５に示す半導体装置においては第１の金属層４７の金属開口部４８の面積を増加させる事により、第１の金属層４７の面積を削減する事が可能となり、第１の金属層４７と第３の金属層５０の対向する部分の面積が少なくなるため、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつながる。
【００４６】
図６に示す半導体装置においては、第１の金属層５９の金属開口部６６を形成することにより、第１の金属層５９の面積を削減する事が可能となり、第１の金属層５９と第３の金属層６２の対向する部分の面積が少なくなるため、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつながる。
【００４７】
なお、図７に示すように、第１の金属層６９に金属開口部７１をストライプ状に形成し、この金属開口部７１の個数を増加させることにより、第１の金属層６９の面積を削減する事が可能となり、第１の金属層６９と第３の金属層６７の対向する部分の面積が少なくできる。
【００４８】
また、図８及び図９に示すように、上述した実施の形態１の半導体装置の構成を用いて、第１の金属層４７ａに開口部４８が形成されている構成、又は第１の金属層５９ａに格子状の金属開口部６６が形成されている構造とすることも考えられる。
【００４９】
（実施の形態５）
図１０（ａ）及び図１０（ｂ）は、本実施の形態５における半導体装置の断面図及び平面図である。なお、図１０に示す半導体装置において、図１と同じ構成要素の機能については、その詳細な説明を省略する。
【００５０】
本実施の形態５の半導体装置は、第１の金属層７６が複数個に分割されており、分割された第１の金属層７６については、パッド電極開口部７４の領域にかかるものは、バンプ７３により全て電気的に導通されていることを特徴としている。
【００５１】
バンプ７３に電気信号が加えられると、パッド電極開口部７４より第１の金属層７６を通してＬＳＩチップ内部回路へ電気信号が伝達される。ただバンプ７３に高速の電気信号が与えられた場合は、第１の金属層７６と第３の金属層７９との間に寄生容量の影響が大きくなる。
【００５２】
しかしながら、本実施の形態５の半導体装置においては、第１の金属層７６の分割数を増加又は分割された第１の金属層７６の間隔を広げることで、第１の金属層７６の面積を削減する事が可能となり、第１の金属層７６と第３の金属層７９の対向する部分の面積が少なくなり、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつなげることが可能となる。
【００５３】
（実施の形態６）
図１１（ａ）及び図１１（ｂ）は、本実施の形態６における半導体装置の断面図及び平面図である。なお、図１１に示す半導体装置において、図１と同じ構成要素の機能については、その詳細な説明を省略する。
【００５４】
本実施の形態６に係る半導体装置は、第１の金属層８７が複数に分割されると共に、第３の金属層９０が複数個に分割されており、第１の金属層８７と重なり合わない構造となっていることを特徴とするものである。
【００５５】
従って、バンプ８４に電気信号が加えられると、パッド電極開口部８５より第１の金属層８７を通してＬＳＩチップ内部回路へ電気信号が伝達される。もしバンプ８４に高速の電気信号が与えられた場合であっても、第１の金属層８７と第３の金属層９０とは重ならないような構造になっているため、寄生容量の影響を小さくする事ができ、電気信号の高速駆動が容易となる。また低消費電力化にもつなげることが可能となる。
【００５６】
（実施の形態７）
図１２（ａ）及び図１２（ｂ）は本実施の形態７における半導体装置の平面図及び断面図である。なお、図１２に示す半導体装置において、図１と同じ構成要素の機能については、その詳細な説明を省略する。
【００５７】
本実施の形態７の半導体装置は、実施の形態４の構成に加えて、第１の金属層５９の金属開口部６６の側面がバンプ５６に接するような構造となっている。この構造により、バンプ５６と第１の金属層５９との接触面積が大きく取れ、接着強度が向上し、接触抵抗についても低減する作用効果を有することができる。
【００５８】
なお、図１３（ａ）及び図１３（ｂ）は、上記の各実施の形態における半導体装置を用いるＬＳＩ １チップ概略図及びパッド配置図である。
【００５９】
図１３（ａ）は、外部からＬＳＩチップの内部回路へ電気信号を伝達する時に必要となるパッド電極１１２が備えられており、パッド電極１１２はＬＳＩチップの淵に並列されている。図１３（ｂ）は、図１３（ａ）の並列されたパッド電極の一部を取り出したものであり、外部からＬＳＩチップの内部回路へ電気信号を伝達する時に必要となる低抵抗のインナーリード線１１３が接続される。
【００６０】
図１３（ｂ）において、インナーリード線１１３を通して外部からＬＳＩチップの内部回路へ電気信号を伝達する際、電気信号が高速動作でない場合（例えば０V固定電位、電源固定電位、数十kHz〜数MHzの高速でない信号など）、従来技術でのパッド電極の構成を用い、電気信号が高速動作の場合（例えば数十MHz〜数百MHz）、本発明の実施の形態１〜７のいずれかのパッド電極を用いて、ＬＳＩ１チップ上では外部から入力される電気信号の種類により使い分ける構成とできる。
【産業上の利用可能性】
【００６１】
本発明に係る半導体装置は、例えば、多層配線のＬＳＩに使用される半導体装置として用いることができる。
【図面の簡単な説明】
【００６２】
【図１】（ａ）実施の形態１における半導体装置を示す断面図、（ｂ）実施の形態１における半導体装置を示す平面図
【図２】実施の形態１における半導体装置の形成手順を示すフローチャート
【図３】（ａ）実施の形態２における半導体装置を示す断面図、（ｂ）実施の形態２における半導体装置を示す平面図
【図４】（ａ）実施の形態３における半導体装置を示す断面図、（ｂ）実施の形態３における半導体装置を示す平面図
【図５】（ａ）実施の形態４における半導体装置を示す断面図、（ｂ）実施の形態４における半導体装置を示す平面図
【図６】（ａ）実施の形態４における半導体装置を示す断面図、（ｂ）実施の形態４における半導体装置を示す平面図
【図７】実施の形態４における半導体装置を示す平面図
【図８】実施の形態４における半導体装置の変形例を示す断面図及び平面図
【図９】実施の形態４における半導体装置の変形例を示す断面図及び平面図
【図１０】（ａ）実施の形態５における半導体装置を示す断面図、（ｂ）実施の形態５における半導体装置を示す平面図
【図１１】（ａ）実施の形態６における半導体装置を示す断面図、（ｂ）実施の形態６における半導体装置を示す平面図
【図１２】（ａ）実施の形態７における半導体装置を示す平面図、（ｂ）実施の形態７における半導体装置を示す断面図
【図１３】（ａ）半導体装置を示すＬＳＩ １チップの概略図、（ｂ）半導体装置を示すＬＳＩパッドの配置図
【図１４】（ａ）従来の半導体装置の断面図、（ｂ）従来の半導体装置の平面図
【符号の説明】
【００６３】
１，１３，２５，４４，５６，６８，７３，８４  バンプ
２，１４，２６，４５，５７，７０，７４，８５  パッド電極開口部
３，１５，２７，４６，５８，７５，８６  第１の絶縁層
４，１６，２８，４７，４７ａ，５９，５９ａ，６９，７６，８７  第１の金属層
５，１７，２９，４７ｂ，５９ｂ  第２の金属層
６，１８，３０，４９，６１，７８，８９  第２の絶縁層
７，１９，３２，５０，６２，７９，９０  第３の金属層
３１  第１のコンタクト
３３  第４の金属層
３４  第３の絶縁層
３５  第２のコンタクト
３６  第５の金属層
４８  金属開口部
５５  第２の金属層
６６  金属開口部
６７  第３の金属層
６８  バンプ領域
６９  第１の金属層
７０  パッド電極開口部
７１  金属開口部
７２  第２の金属層
７６，８７  分割された第１の金属層
９０  第３の金属層
１１１  ＬＳＩチップ
１１２  パッド電極
１１３  インナーリード線
１１４  制御信号駆動用パッド
１１５  高速信号駆動用パッド
【図１】
2008235484.tif 000003
【図２】
2008235484.tif 000004
【図３】
2008235484.tif 000005
【図４】
2008235484.tif 000006
【図５】
2008235484.tif 000007
【図６】
2008235484.tif 000008
【図７】
2008235484.tif 000009
【図８】
2008235484.tif 000010
【図９】
2008235484.tif 000011
【図１０】
2008235484.tif 000012
【図１１】
2008235484.tif 000013
【図１２】
2008235484.tif 000014
【図１３】
2008235484.tif 000015
【図１４】
2008235484.tif 000016