(57)【要約】【課題】プロセス設計の自由度が広く、かつ、グラファイトの析出がない信頼性の高いオーミック電極を有する半導体装置および半導体装置の製造方法を提供することにある。【解決手段】  本発明の半導体装置は、炭化珪素からなるＮ型の炭化珪素半導体基板１に形成されたＮ型の炭化珪素エピタキシャル層２と、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４とを備える。【選択図】図２
2008306034.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料からなる第１導電型の半導体基体の所定領域に形成された前記第１導電型のドリフト領域と、
前記半導体基体とオーミック接触し、かつ、前記半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体層を基材とするオーミック領域とを有することを特徴とする半導体装置。
【請求項２】
前記ドリフト領域とヘテロ接合を形成し、かつ、前記ヘテロ半導体材料からなるヘテロ半導体領域を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ヘテロ接合に隣接し、かつ、ゲート絶縁膜を介して形成された前記へテロ半導体層を基材とするゲート電極とを有することを特徴する請求項２に記載の半導体装置。
【請求項４】
前記ドリフト領域の所定の位置に形成された第２導電型のベース領域と、
前記ベース領域の表層に接するように形成された前記第１導電型のソース領域と、
前記ソース領域と前記ドリフト領域とを接続するように形成されたチャネル領域の表層に、ゲート絶縁膜を介して隣接するように形成された前記ヘテロ半導体層を基材とするゲート電極とを有することを特徴する請求項１に記載の半導体装置。
【請求項５】
前記ヘテロ半導体領域の前記基材である前記ヘテロ半導体層および前記オーミック領域の前記基材である前記ヘテロ半導体層を同時に形成する工程を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記ゲート電極の前記基材である前記へテロ半導体層および前記オーミック領域の前記基材である前記ヘテロ半導体層を同時に形成する工程を備えることを特徴とする請求項３または４に記載の半導体装置の製造方法。
【請求項７】
前記ヘテロ半導体領域の前記基材である前記ヘテロ半導体層へ不純物を導入することで、前記ヘテロ半導体領域を形成する工程と、
前記オーミック領域の前記基材である前記ヘテロ半導体層を熱処理することで、前記オーミック領域を形成する工程とを備えることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記ゲート電極の前記基材である前記へテロ半導体層へ不純物を導入することで、前記へテロ半導体領域を形成する工程と、
前記オーミック領域の前記基材である前記ヘテロ半導体層を熱処理することで、前記オーミック領域を形成する工程とを備えることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記両熱処理を同一工程で実施することを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記オーミック領域を形成する前記工程は、前記半導体基体と同一導電型になるように、前記オーミック領域の前記基材である前記ヘテロ半導体層へ不純物を導入する工程を含むことを特徴とする請求項７乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記オーミック領域を形成する前記工程は、前記ヘテロ半導体層と接するように金属を積層する工程と、
前記ヘテロ半導体層と前記金属とが合金化するように熱処理を実施する工程とを含むことを特徴とする請求項７乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記金属は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）のいずれかであることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ヘテロ半導体層を同時に形成する前記工程は、化学気相成長法によって実施されることを特徴とする請求項７乃至１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記半導体材料が、炭化珪素、窒化ガリウム、ダイヤモンドのいずれかであることを特徴とする請求項１乃至１３のいずれかに記載の半導体装置。
【請求項１５】
前記へテロ半導体材料が、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれかであることを特徴とする請求項１乃至１４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオード、電界効果型トランジスタ等に用いられる半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）からなる半導体基体にオーミック電極を形成する従来の方法として、上記半導体基体に、ニッケル（Ｎｉ）を堆積し、ＳｉＣ中のシリコン（Ｓｉ）とＮｉとを合金化（シリサイド化）して形成する方法がある。しかし、本方法では、ＳｉＣ中の炭素（Ｃ）が電極表面にグラファイト化して析出するため、オーミック電極形成後にボンディングすると、グラファイトの析出に起因するボンディング不良が発生するといった問題があった。
【０００３】
そこで、従来、上記半導体基体に、ＳｉとＮｉとを積層した後、またはＳｉとＮｉの混合物を堆積した後、熱処理を行う方法がある。当該熱処理により、ＳｉとＮｉをシリサイド化することによって、オーミック電極を形成している（特許文献１参照）。これより、ＳｉＣ中のＣが電極表面にグラファイト化して析出することがなく、オーミック電極形成後にボンディングしても、グラファイトの析出に起因するボンディング不良が生ぜず、信頼性の高いオーミック電極を取得している。
【特許文献１】特開平０７−９９１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に示した方法では、グラファイトの析出によるボンディング不良は抑制できるものの、オーミック電極の形成後、熱酸化などのプロセスを行うことができないといった問題があった。これは、Ｎｉを使用していることから、オーミック電極の形成後、熱酸化などのプロセスを行うと、金属による炉体の汚染が発生することによる。そのため、プロセス設計における自由度が狭いという問題があった。更に、ＮｉとＳｉをシリサイド化する際に高温の熱処理を要するため、熱に弱い部位、例えばショットキー電極などはシリサイド化した後に形成することになり、これもプロセス設計における自由度を狭める要因になっていた。
【０００５】
本発明は、こうした問題に鑑みてなされたものであり、プロセス設計の自由度が広く、かつ、グラファイトの析出がない信頼性の高いオーミック電極を有する半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的達成のため、本発明に係る半導体装置では、半導体材料からなる第１導電型の半導体基体とオーミック接触し、かつ、上記半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体層を基材とするオーミック領域とを有することを特徴としている。
【発明の効果】
【０００７】
本発明により、プロセス設計の自由度が広くできる。更に、グラファイトの析出を防止でき、信頼性の高いオーミック電極を形成できる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明の第１乃至第２の実施形態に係る半導体装置および半導体装置の製造方法について、図１乃至図５を参照して説明する。第１の実施形態に係る半導体装置は、ダイオードに用いられている。第２の実施形態に係る半導体装置は、電界効果型トランジスタに用いられている。
【０００９】
（第１の実施形態）
まず、第１の実施形態に係る半導体装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の断面構造を示した図である。図１に示すように、本半導体装置は、半導体材料からなる第1導電型の半導体基体である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に形成された、第１導電型のドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を備える。更に、炭化珪素エピタキシャル層２における炭化珪素半導体基板１と対向する面（以下、上面とする。）には、Ｐ型のヘテロ半導体領域３を備えている。
【００１０】
ここで、ヘテロ半導体領域３は、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなる。後述するように、ヘテロ半導体材料である多結晶シリコンからなるヘテロ半導体層３０（図２（Ｂ）参照）に不純物を導入して、ヘテロ半導体領域３を形成している。また、炭化珪素半導体基板１における炭化珪素エピタキシャル層２と対向する面（以下、下面とする。）に接するように、ヘテロ半導体層３０を基材とするオーミック領域４を備えている。後述するように、ヘテロ半導体層３０に不純物を導入して、オーミック領域４を形成する。ここで、炭化珪素半導体基板１とオーミック領域４とはオーミック接触している。
【００１１】
次に、第１の実施形態に係る半導体装置の製造方法について図２を用いて説明する。図２は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面工程図である。まず、図２（Ａ）に示す工程のように、半導体材料である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に、ドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を形成する。次に、図２（Ｂ）に示す工程のように、炭化珪素半導体基板１の下面および炭化珪素エピタキシャル層２の上面に、化学気相成長法であるＬＰ―ＣＶＤ法で、ヘテロ半導体層３０を同時に形成する。ヘテロ半導体層３０は、上述のように、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなる。
【００１２】
次に、図２（Ｃ）に示す工程のように、炭化珪素半導体基板１の下面と接したヘテロ半導体層３０に、Ｎ＋型の炭化珪素半導体基板１と同一導電型となるように、Ｎ型不純物である燐イオン５０をイオン注入する。イオン注入後、活性化熱処理を実施し、オーミック領域４を形成する。次に、図２（Ｄ）に示す工程のように、炭化珪素エピタキシャル層２の上面と接したヘテロ半導体層３０に、Ｐ型不純物であるボロン（ホウ素）イオン５１をイオン注入した後、活性化熱処理を実施し、ヘテロ半導体領域３を形成する。次に、図２（Ｅ）に示す工程のように、フォトリソグラフィとエッチングの組み合わせによりヘテロ半導体領域３をパターニングし、本発明の第１の実施形態に係る半導体装置を完成させる。
【００１３】
以上より、第１の実施形態に係る半導体装置は、Ｎ＋型の炭化珪素半導体基板１に形成されたＮ−型の炭化珪素エピタキシャル層２を備える。また、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４を備える。更に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、多結晶シリコンからなるヘテロ半導体領域３を備える。これから、従来と異なり、オーミック領域４はニッケル等の金属を含まないので、オーミック領域４の形成後、熱酸化などのプロセスを実施しても、金属による炉体の汚染が発生することがない。よって、オーミック領域４の形成後、熱酸化などのプロセスを実施することができ、プロセス設計の自由度を広くすることができる。また、ニッケル等の金属を用いていないので、グラファイトの析出がない信頼性の高いオーミック電極を実現することもできる。
【００１４】
また、第１の実施形態に係る半導体装置の製造方法では、ヘテロ半導体領域３の基材であるヘテロ半導体層３０およびオーミック領域４の基材であるヘテロ半導体層３０を同時に形成する工程を含んでいる。これより、両ヘテロ半導体層３０を同時に形成でき、プロセスの短縮を図ることができる。
【００１５】
また、第１の実施形態に係る半導体装置の製造方法では、ヘテロ半導体層３０を同時に形成する工程を、化学気相成長法であるＬＰ―ＣＶＤ法で実施している。これより、両ヘテロ半導体層３０を効率よく形成することができる。
【００１６】
また、第１の実施形態に係る半導体装置の製造方法では、炭化珪素半導体基板１と同一導電型になるように、ヘテロ半導体層３０へ不純物を導入する工程と、導入後、熱処理することでオーミック領域４を形成する工程とを含む。これより、Ｎ＋型の炭化珪素半導体基板１とＮ型のオーミック領域４との間に形成されたヘテロ接合におけるエネルギー障壁の幅が狭くなる。よって、キャリアが障壁をトンネリングできるようになり、オーミック領域４は炭化珪素半導体基板１とオーミック接触することができる。
【００１７】
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４を形成後、ヘテロ半導体層３０にＰ型不純物を導入する工程と、導入後、熱処理することで、ヘテロ半導体領域３を形成する工程とを含む。これから、ヘテロ半導体領域３の形成後に熱処理を実施すると、ヘテロ半導体領域３の整流性が損なわれるが、オーミック領域４の形成後にヘテロ半導体領域３を形成することで、ヘテロ半導体領域３の整流性を維持することができる。
【００１８】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と異なる点を中心に図３を参照して説明する。また、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。図３は、本発明の第２の実施形態に係る半導体装置の断面構造を示した図である。図３に示すように、本半導体装置は、第１の実施形態と同様に、炭化珪素半導体基板１と接するように、炭化珪素エピタキシャル層２を備えている。炭化珪素エピタキシャル層２の上面の一部に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなるＮ型のヘテロ半導体領域９を備えている。
【００１９】
また、本半導体装置は、ゲート絶縁膜５を備えている。ゲート絶縁膜５は、上記ヘテロ接合と隣接し、ヘテロ半導体領域９における炭化珪素エピタキシャル層２と対向する面の一部および炭化珪素エピタキシャル層２の上面のヘテロ半導体領域９以外の部分に接している。更に、ゲート絶縁膜５における炭化珪素エピタキシャル層２と対向する面およびヘテロ半導体領域９と対向する面の一部に、ゲート電極６を備えている。ここで、ゲート電極６は、上記へテロ接合に隣接し、かつ、ゲート絶縁膜５を介して形成されたヘテロ半導体材料であるＮ型の多結晶シリコンからなるヘテロ半導体層３０を基材としている。後述するように、ヘテロ半導体層３０に不純物を導入して、ゲート電極６を形成している。また、第１の実施形態と同様に、炭化珪素半導体基体１の下面に接するように、オーミック領域４を備えている。後述するように、ヘテロ半導体層３０に不純物を導入して、オーミック領域４を形成する。なお、第１の実施形態と同様に、炭化珪素半導体基体１とオーミック領域４とはオーミック接触している。
【００２０】
次に、第２の実施形態に係る半導体装置の製造方法について図４を用いて説明する。図４は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面工程図である。まず、第１の実施形態と同様に、図４（Ａ）に示す工程のように、半導体材料である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に、ドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を形成する。次に、図４（Ｂ）に示す工程のように、炭化珪素エピタキシャル層２の上面の一部に、ヘテロ半導体領域９を形成する。上述したように、ヘテロ半導体領域９は、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料であるＮ型の多結晶シリコンからなる。
【００２１】
次に、図４（Ｃ）に示す工程のように、ヘテロ半導体領域９における炭化珪素エピタキシャル層２と対向する面、ヘテロ半導体領域９の側面および炭化珪素エピタキシャル層２の上面のヘテロ半導体領域９以外の部分に、ゲート絶縁膜５を堆積する。更に、ゲート絶縁膜５における炭化珪素エピタキシャル層２と対向する面およびヘテロ半導体領域９と対向する面に、ヘテロ半導体材料の多結晶シリコンからなるヘテロ半導体層３０を化学気相成長法であるＬＰ―ＣＶＤ法により形成する。同時に、炭化珪素半導体基板１の下面も、ヘテロ半導体層３０を形成する。次に、図４（Ｄ）に示す工程のように、ＰＯＣｌ３雰囲気中にて熱処理を実施し、炭化珪素半導体基板１の下面に接したヘテロ半導体層３０にＮ型不純物である燐を導入し、Ｎ型のオーミック領域４を形成する。同時に、ＰＯＣｌ３雰囲気中にて熱処理を実施し、ゲート絶縁膜５における炭化珪素エピタキシャル層２と対向する面およびヘテロ半導体領域９と対向する面に接したヘテロ半導体層３０にＮ型不純物である燐を導入する。そして、Ｎ型のゲート電極６を形成する。これから、オーミック領域４およびゲート電極６は、炭化珪素半導体基板１と同一導電型となる。その後、フォトリソグラフィとエッチングの組み合わせにより、ゲート絶縁膜５およびゲート電極６をパターニングし、本発明の第２の実施形態に係る半導体装置を完成させる。
【００２２】
以上より、第２の実施形態に係る半導体装置では、Ｎ＋型の炭化珪素半導体基板１に形成されたＮ−型の炭化珪素エピタキシャル層２を備える。また、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４を備える。更に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、多結晶シリコンからなるヘテロ半導体領域９を備える。上記ヘテロ接合に隣接し、かつ、ゲート絶縁膜５を介して形成されたヘテロ半導体層３０を基材とするゲート電極６を備える。これから、従来と異なり、オーミック領域４はニッケル等の金属を含まないので、第１の実施形態と同様に、オーミック領域４の形成後、熱酸化などのプロセスを実施しても、金属による炉体の汚染が発生することがない。よって、オーミック領域４の形成後、熱酸化などのプロセスを実施することができ、プロセス設計の自由度を広くすることができる。また、ニッケル等の金属を用いないので、グラファイトの析出がない信頼性の高いオーミック電極を実現することもできる。
【００２３】
また、第２の実施形態に係る半導体装置の製造方法では、ゲート電極６の基材であるヘテロ半導体層３０およびオーミック領域４の基材であるヘテロ半導体層３０を同時に形成する工程を含んでいる。これより、第１の実施形態と同様に、両ヘテロ半導体層３０を同時に形成でき、プロセスの短縮を図ることができる。
【００２４】
また、第２の実施形態に係る半導体装置の製造方法では、ヘテロ半導体層３０を同時に形成する工程を、化学気相成長法であるＬＰ―ＣＶＤ法で実施している。これより、両ヘテロ半導体層３０を効率よく形成することができる。
【００２５】
また、第２の実施形態に係る半導体装置の製造方法では、ゲート電極６の基材であるヘテロ半導体層３０へ、炭化珪素半導体基板１と同一導電型になるように不純物を導入し、ゲート電極６を形成する工程を含む。当該工程と同時に、オーミック領域４の基材であるヘテロ半導体層３０へ、炭化珪素半導体基板１と同一導電型になるように不純物を導入し、オーミック領域４を形成する工程も含む。これより、Ｎ＋型の炭化珪素半導体基板１とＮ型のオーミック領域４との間に形成されたヘテロ接合におけるエネルギー障壁の幅が狭くなる。よって、キャリアが障壁をトンネリングできるようになり、オーミック領域４は炭化珪素半導体基板１とオーミック接触することができる。更に、ゲート電極６およびオーミック領域４を同時に形成するので、プロセスの短縮を図ることができる。
【００２６】
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第２の実施形態に係る半導体装置では、炭化珪素エピタキシャル層２を炭化珪素半導体基板１の全面に形成しているが、特にこれに限定されるものでなく、所定領域のみに形成しても良い。
【００２７】
また、第１乃至第２の実施形態に係る半導体装置では、ヘテロ半導体材料として多結晶シリコンを用いているが、特にこれに限定されるものでなく、単結晶シリコン、アモルファスシリコンを用いても同様の効果を取得できる。同様に、半導体材料として炭化珪素を用いているが、特にこれに限定されるものでなく、窒化ガリウム、ダイヤモンドを用いても同様の効果を取得できる。すなわち、高耐圧で低オン抵抗の半導体装置を実現できる。
【００２８】
また、第１の実施形態に係る半導体装置は、ダイオードに用いられているが、特にこれに限定されるものでなく、他の用途に用いても同様の効果を取得できる。
【００２９】
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４の基材であるヘテロ半導体層３０に不純物を導入し、オーミック領域４を形成する工程において、イオン注入と活性化熱処理との組み合わせを用いている。しかし、特にこれに限定されるものでなく、ＰＯＣｌ３などを用いた気相からの不純物導入でも良い。同様に、ヘテロ半導体領域３の基材であるヘテロ半導体層３０に不純物を導入し、ヘテロ半導体領域３を形成する工程において、イオン注入と活性化熱処理との組み合わせを用いている、しかし、特にこれに限定されるものでなく、ＢＢｒ３などを用いた気相からの不純物導入でも良い。
【００３０】
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４の基材であるヘテロ半導体層３０へ燐イオン５０をイオン注入した後、活性化熱処理を実施し、オーミック領域４を形成している。その後、ヘテロ半導体領域３の基材であるヘテロ半導体層３０へボロンイオン５１をイオン注入した後、活性化熱処理を実施し、ヘテロ半導体領域３を形成している。しかし、特にこれに限定されるものでなく、燐イオン５０およびボロンイオン５１を各々のヘテロ半導体層３０にイオン注入した後、まとめて活性化熱処理を同一工程で実施しても良い。
【００３１】
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４の基材であるヘテロ半導体層３０に不純物をイオン注入する工程と、イオン注入後、活性化熱処理することで、オーミック領域４を形成する工程を含む。しかし、特にこれに限定されるものでなく、上記工程の代わりに、当該ヘテロ半導体層３０と接するようにニッケルなどの金属を積層する工程と、当該ヘテロ半導体層３０と金属とがシリサイド化するように熱処理を実施する工程でも良い。この場合、ヘテロ半導体領域３の基材であるヘテロ半導体層３０に不純物をイオン注入した後、実施する活性化熱処理と、ヘテロ半導体層３０と金属とがシリサイド化するように実施する熱処理とを同一工程で実施することが望ましい。このようにすれば、オーミック領域４の形成後に、熱酸化などのプロセスを実施しないので、金属による炉体の汚染が発生することがない。よって、プロセス設計の自由度を広くすることができる。また、ヘテロ半導体領域３の形成後に熱処理を実施しないので、ヘテロ半導体領域３の整流性の維持することができる。なお、上記金属は、ニッケル（Ｎｉ）に限定されるものでなく、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）でも良い。
【００３２】
また、第２の実施形態に係る半導体装置は、電界効果型トランジスタに用いられているが、特にこれに限定されるものでなく、例えば、図５に示すような縦型のパワーＭＯＳＦＥＴでも良い。ここで、図５に示す縦型のパワーＭＯＳＦＥＴについて説明する。図５に示したように、Ｎ型の炭化珪素半導体基板１の所定領域に形成されたＮ型の炭化珪素エピタキシャル層２を備える。また、炭化珪素エピタキシャル層２の所定の位置に形成された第２の導電型であるＰ型のベース領域７と、ベース領域７の表層に接するように形成されたＮ型のソース領域８を備える。また、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４を備える。更に、ソース領域８と炭化珪素エピタキシャル層２とを接続するように形成されたチャネル領域の表層に、ゲート絶縁膜５を介して隣接するように形成されたヘテロ半導体層３０を基材とするゲート電極６を備える。そして、第２の実施形態に係る半導体装置の製造方法と同様に、オーミック領域４およびゲート電極６を形成するものである。よって、第２の実施形態と同様の効果を取得可能である。なお、図５に示したパワーＭＯＳＦＥＴでも、ヘテロ半導体材料として多結晶シリコンを用いているが、特にこれに限定されるものでなく、単結晶シリコン、アモルファスシリコンを用いても良い。同様に、半導体材料として炭化珪素を用いているが、特にこれに限定されるものでなく、窒化ガリウム、ダイヤモンドを用いても良い。
【００３３】
また、第２の実施形態に係る半導体装置の製造方法では、ヘテロ半導体層３０に不純物を導入し、オーミック領域４およびゲート電極６を形成する工程において、ＰＯＣｌ３を用いた気相からの不純物導入を用いている。しかし、特にこれに限定されるものでなく、イオン注入と活性化熱処理との組み合わせでも良い。なお、図５に示したパワーＭＯＳＦＥＴにも適用可能である。
【００３４】
また、第２の実施形態に係る半導体装置の製造方法では、ゲート電極６の基材であるヘテロ半導体層３０およびオーミック領域４の基材であるヘテロ半導体層３０に不純物を同時に導入する工程を含む。しかし、特にこれに限定されるものでない。上記工程の代わりに、ゲート電極６の基材であるヘテロ半導体層３０に不純物をイオン注入する工程と、オーミック領域４の基材であるヘテロ半導体層３０と接するようにニッケルなどの金属を積層する工程でも良い。この場合、イオン注入した不純物が活性化し、ヘテロ半導体層３０と当該金属とがシリサイド化するように熱処理することで、ゲート電極６およびオーミック領域４を同時に形成する。このようにすれば、オーミック領域４の形成後に、熱酸化などのプロセスを実施しないので、金属による炉体の汚染が発生することがない。よって、プロセス設計の自由度を広くすることができる。なお、上記金属は、ニッケル（Ｎｉ）に限定されるものでなく、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）でも良い。更に、図５に示したパワーＭＯＳＦＥＴにも適用可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施形態に係る半導体装置の断面構造を示した図
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面工程図
【図３】本発明の第２の実施形態に係る半導体装置の断面構造を示した図
【図４】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面工程図
【図５】本発明の第２の実施形態に係る半導体装置の製造方法で製造された他の半導体装置の断面構造を示した図
【符号の説明】
【００３６】
１  炭化珪素半導体基板、２  炭化珪素エピタキシャル層、
３、９  ヘテロ半導体領域、４  オーミック領域、５  ゲート絶縁膜、
６  ゲート電極、７  ベース領域、８  ソース領域、
３０  ヘテロ半導体層、５０  燐イオン、５１  ボロンイオン
【図１】
2008306034.tif 000003
【図２】
2008306034.tif 000004
【図３】
2008306034.tif 000005
【図４】
2008306034.tif 000006
【図５】
2008306034.tif 000007