(57)【要約】【課題】グロープラグを制御するマイクロプロセッサ１０に異常が生じた場合に、その異常発生前の状態を適切に反映してバックアップ駆動しうる構成を提供する。【解決手段】グロープラグ制御装置１は、バッテリ３とグロープラグ３０との間に設けられたスイッチ部２０と、このスイッチ部２０に対しオン信号及びオフ信号を出力するマイクロプロセッサ１０とを備えている。さらに、グロープラグ制御装置１は、マイクロプロセッサ１０によるスイッチ部２０の制御に関する情報（制御情報）を記憶するＲＳフリップフロップ回路１２を備えており、マイクロプロセッサ１０への供給電圧レベルが正常レベルよりも低下した状態（異常状態）となった場合、その異常状態前にＲＳフリップフロップ回路１２に記憶された制御情報に基づいてトランジスタ１４，１６によりスイッチ部２０をバックアップ駆動する構成をなしている。【選択図】図１
2008063967.tif 000002
【特許請求の範囲】
【請求項１】
バッテリとグロープラグとの間に設けられ、前記グロープラグへの通電及び非通電を切り替えるスイッチ手段と、
前記スイッチ手段に対しオン信号及びオフ信号を出力する制御手段と、
前記制御手段による前記スイッチ手段の制御情報を記憶する記憶手段と、
前記制御手段に供給する供給電圧が正常レベルよりも低下した異常状態となった場合、前記異常状態前に前記記憶手段に記憶された前記制御情報に基づいて前記スイッチ手段を駆動する駆動手段と、
を備えたことを特徴とするグロープラグ制御装置。
【請求項２】
前記記憶手段は、前記制御手段よりも低い電圧で駆動可能とされていることを特徴とする請求項１に記載のグロープラグ制御装置。
【請求項３】
前記制御手段は、前記スイッチ手段の通電制御を開始する際に第１信号を所定の出力端子から出力し、前記スイッチ手段の通電制御を停止する際に第２信号を前記出力端子から出力する構成をなし、
前記記憶手段は、前記制御手段により前記第１信号が出力されてから前記第２信号が出力されるまで前記制御情報として通電制御中情報を記憶する構成をなしており、
前記駆動手段は、前記異常状態において前記記憶手段に前記通電制御中情報が記憶されている場合に、前記スイッチ手段に対してバックアップ用の駆動信号を出力することを特徴とする請求項１又は請求項２に記載のグロープラグ制御装置。
【請求項４】
前記制御手段は、前記スイッチ手段の通電制御を開始する際に第１信号を所定の出力端子から出力し、前記スイッチ手段の通電制御を停止する際に第２信号を前記出力端子から出力する構成をなし、
前記記憶手段は、前記制御手段により前記第２信号が出力されてから前記第１信号が出力されるまで前記制御情報として非制御中情報を記憶する構成をなしており、
前記駆動手段は、前記異常状態において前記記憶手段に前記非制御中情報が記憶されている場合に、前記スイッチ手段を駆動しないことを特徴とする請求項１又は請求項２に記載のグロープラグ制御装置。
【請求項５】
前記記憶手段は、前記第１信号及び前記第２信号のいずれか一方が出力されてから他方が出力されるまで、所定端子がセット状態となり、前記他方が出力されてから前記一方が出力されるまで、前記所定端子がリセット状態となるフリップフロップ回路からなり、
前記駆動手段は、前記フリップフロップ回路の前記所定端子が、前記セット状態及び前記リセット状態のうちの前記第１信号に対応した状態となっているときに前記スイッチ手段をオンさせ、前記第２信号に対応した状態となっているときに前記スイッチ手段をオフさせることを特徴とする請求項３又は請求項４に記載のグロープラグ制御装置。
【請求項６】
前記出力端子は、前記異常状態の際にハイインピーダンス状態となることを特徴とする請求項５に記載のグロープラグ制御装置。
【請求項７】
前記制御手段は、前記グロープラグの通電時に前記スイッチ手段に対して前記オン信号を連続的に出力する構成をなしており、
前記第１信号は、前記オン信号の出力開始に応じて発せられ、前記第２信号は、前記オン信号の出力停止に応じて発せられることを特徴とする請求項１ないし請求項６のいずれかに記載のグロープラグ制御装置。
【請求項８】
前記制御手段は、前記スイッチ手段に対してＰＷＭ信号を出力する構成をなしており、
前記第１信号は、ＰＷＭ信号の出力開始に応じて発せられ、前記第２信号はＰＷＭ信号の出力停止に応じて発せられることを特徴とする請求項１ないし請求項６のいずれかに記載のグロープラグ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グロープラグ制御装置に関する。
【背景技術】
【０００２】
従来より、ディーゼル自動車に用いるグロープラグの通電制御をマイクロプロセッサなどの制御手段によって行う制御装置が提供されている。このような制御装置では、バッテリの端子電圧の低下などに起因する制御手段の作動不能が問題となる。
【特許文献１】特開２００５−２２０９２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のような問題を解決すべく特許文献１のような技術が提供されている。特許文献１の技術では制御手段たるマイクロプロセッサがクランキング等に起因する電圧低下によって駆動不能となっても、このマイクロプロセッサと並列に設けられたバックアップ回路によってグロープラグを駆動できるようになっている。
【０００４】
しかしながら、特許文献１のバックアップ回路は、マイクロプロセッサの電源レベルが所定レベル以上でありかつ出力ポートがハイインピーダンスの場合にグロープラグを絶えず駆動する構成であるため、グロー処理を必要としない温暖な環境であってもグロープラグのバックアップ駆動がなされてしまうという問題がある。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、グロープラグを制御する制御手段に異常が生じた場合に、その異常発生前の状態を適切に反映してバックアップ駆動しうる構成を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、請求項１の発明は、グロープラグ制御装置において、
バッテリとグロープラグとの間に設けられ、前記グロープラグへの通電及び非通電を切り替えるスイッチ手段と、
前記スイッチ手段に対しオン信号及びオフ信号を出力する制御手段と、
前記制御手段による前記スイッチ手段の制御情報を記憶する記憶手段と、
前記制御手段に供給する供給電圧が正常レベルよりも低下した異常状態となった場合、前記異常状態前に前記記憶手段に記憶された前記制御情報に基づいて前記スイッチ手段を駆動する駆動手段と、
を備えたことを特徴とする。
【０００７】
請求項２の発明は、請求項１又は請求項２に記載のグロープラグ制御装置において、
前記記憶手段は、前記制御手段よりも低い電圧で駆動可能とされていることを特徴とする。
【０００８】
請求項３の発明は、請求項１又は請求項２に記載のグロープラグ制御装置において、
前記制御手段は、前記スイッチ手段の通電制御を開始する際に第１信号を所定の出力端子から出力し、前記スイッチ手段の通電制御を停止する際に第２信号を前記出力端子から出力する構成をなし、
前記記憶手段は、前記制御手段により前記第１信号が出力されてから前記第２信号が出力されるまで前記制御情報として通電制御中情報を記憶する構成をなしており、
前記駆動手段は、前記異常状態において前記記憶手段に前記通電制御中情報が記憶されている場合に、前記スイッチ手段に対してバックアップ用の駆動信号を出力することを特徴とする。
【０００９】
請求項４の発明は、請求項１又は請求項２に記載のグロープラグ制御装置において、
前記制御手段は、前記スイッチ手段の通電制御を開始する際に第１信号を所定の出力端子から出力し、前記スイッチ手段の通電制御を停止する際に第２信号を前記出力端子から出力する構成をなし、
前記記憶手段は、前記制御手段により前記第２信号が出力されてから前記第１信号が出力されるまで前記制御情報として非制御中情報を記憶する構成をなしており、
前記駆動手段は、前記異常状態において前記記憶手段に前記非制御中情報が記憶されている場合に、前記スイッチ手段を駆動しないことを特徴とする。
【００１０】
請求項５の発明は、請求項３又は請求項４に記載のグロープラグ制御装置において、
前記記憶手段は、前記第１信号及び前記第２信号のいずれか一方が出力されてから他方が出力されるまで、所定端子がセット状態となり、前記他方が出力されてから前記一方が出力されるまで、前記所定端子がリセット状態となるフリップフロップ回路からなり、
前記駆動手段は、前記フリップフロップ回路の前記所定端子が、前記セット状態及び前記リセット状態のうちの前記第１信号に対応した状態となっているときに前記スイッチ手段をオンさせ、前記第２信号に対応した状態となっているときに前記スイッチ手段をオフさせることを特徴とする。
【００１１】
請求項６の発明は、請求項５に記載のグロープラグ制御装置において、
前記出力端子は、前記異常状態の際にハイインピーダンス状態となることを特徴とする。
【００１２】
請求項７の発明は、請求項１ないし請求項６のいずれかに記載のグロープラグ制御装置において、
前記制御手段は、前記グロープラグの通電時に前記スイッチ手段に対して前記オン信号を連続的に出力する構成をなしており、
前記第１信号は、前記オン信号の出力開始に応じて発せられ、前記第２信号は、前記オン信号の出力停止に応じて発せられることを特徴とする。
【００１３】
請求項８の発明は、請求項１ないし請求項６のいずれかに記載のグロープラグ制御装置において、
前記制御手段は、前記スイッチ手段に対してＰＷＭ信号を出力する構成をなしており、
前記第１信号は、ＰＷＭ信号の出力開始に応じて発せられ、前記第２信号はＰＷＭ信号の出力停止に応じて発せられることを特徴とする。
【発明の効果】
【００１４】
＜請求項１の発明＞
請求項１の発明によれば、グロープラグを制御する制御手段に異常が生じた場合に、記憶手段に記憶される制御情報に基づいて異常発生前の状態を適切に反映してスイッチ手段をバックアップ駆動できるようになる。
【００１５】
＜請求項２の発明＞
請求項２の発明によれば、制御手段に対する供給電圧が当該制御手段に対する正常レベルよりも低下した場合であっても、記憶手段を駆動させることができるため、異常状態前の制御情報を好適に記憶できるようになる。
【００１６】
＜請求項３の発明＞
請求項３の発明によれば、制御手段が異常状態となった場合に、その異常発生前に通電制御がなされていたか否か（即ち通電制御中であったか否か）を確認できる。そして、通電制御中であった場合にその状態を反映すべくグロープラグを適切にバックアップ駆動できるようになる。
【００１７】
＜請求項４の発明＞
請求項４の発明によれば、制御手段が異常状態となった場合に、異常状態前が通電制御がなされていなかったか否かを確認できるようになる。そして、非制御中であった場合には、グロープラグをバックアップ駆動させないようにできるため、無駄なバックアップ駆動を適切に防止できる。
【００１８】
＜請求項５の発明＞
請求項５の発明によれば、制御手段に対する供給電圧低下前にスイッチ手段に対する通電制御がなされていたか否かを簡易かつ安価な構成にて保存することができ、その制御情報に基づいて適切にバックアップ駆動できるようになる。
【００１９】
＜請求項６の発明＞
請求項６の発明によれば、異常発生時に出力端子がハイインピーダンスとなるため、フリップフロップ回路の所定端子がセット状態或いはリセット状態に変化せず、異常発生前の制御情報を良好に保存しておくことができる。
【００２０】
＜請求項７の発明＞
請求項７の発明によれば、グロープラグの通電時にスイッチ手段に対してオン信号を連続的に出力する構成において、スイッチ手段を適切にバックアップ駆動できるようになる。
【００２１】
＜請求項８の発明＞
請求項８の発明によれば、グロープラグの通電時にスイッチ手段に対してＰＷＭ信号を出力する構成において、スイッチ手段を適切にバックアップ駆動できるようになる。
【発明を実施するための最良の形態】
【００２２】
＜実施形態１＞
本発明の実施形態１について図面を参照しつつ説明する。
１．全体構成
図１は、本発明の実施形態１に係るグロープラグ制御装置１を概念的に例示するブロック図である。図２は、グロープラグ制御装置１による各種タイミングを説明するタイミングチャートである。図３は、グロープラグ制御装置１による制御の流れを例示するフローチャートである。
【００２３】
グロープラグ制御装置１は、自動車用バッテリ３（以下、バッテリ３ともいう）からの電力供給を受けてグロープラグ３０を制御するものである。このグロープラグ制御装置１は、バッテリ３とグロープラグ３０との間に設けられたスイッチ部２０とこのスイッチ部２０を制御するマイクロプロセッサ１０とを備えている。
【００２４】
マイクロプロセッサ１０は定電圧回路４に接続されており、この定電圧回路４から電力供給を受けて作動する構成をなしている。このマイクロプロセッサ１０は、端子Ｐ３がスイッチ部２０に接続されており、スイッチ部２０に対してオン信号及びオフ信号を出力する構成をなしている。なお、マイクロプロセッサ１０は制御手段の一例に相当する。
【００２５】
定電圧回路４は、公知の電源回路として構成されており、イグニッションスイッチ２がオンしているときにバッテリ３から電力供給を受け、マイクロプロセッサ１０に対して定電圧を印加する構成となっている。
【００２６】
スイッチ部２０は、バッテリ３からグロープラグ３０への電力供給ライン５に接続されており、並列接続されたグロープラグ３０への通電及び非通電を切り替える構成をなしている。具体的には、機械式のリレー２１とこのリレーの駆動及び非駆動を切り替えるトランジスタ２２と備えている。トランジスタ２２のベースは抵抗２４を介してマイクロプロセッサ１０の端子Ｐ３に接続されており、端子Ｐ３からＨレベル信号が出力したときにトランジスタ２２がオン状態となり、それに伴いリレー２１がオンする構成となっている。なお、抵抗２４とトランジスタ２２の間には抵抗２５の一端が接続され、抵抗２５の他端は接地されている。
【００２７】
グロープラグ３０はそれぞれ公知のグロープラグとして構成されるものであり、ここでは４つのグロープラグ３０によってグロープラグ群が構成されている。４つのグロープラグ３０の一端は共通接続されてリレー２１の一端に接続されている。グロープラグ３０の他端は接地されており、リレー２１がオンしたときに４つのグロープラグ３０が同時に通電されるようになっている。
【００２８】
２．バックアップ駆動に関する構成
次に、マイクロプロセッサ１０に異常が発生したときのバックアップ駆動に関する構成について説明する。
本実施形態に係るグロープラグ制御装置１では、マイクロプロセッサ１０の所定の出力端子Ｐ１にＲＳフリップフロップ回路１２が接続されている。このＲＳフリップフロップ回路１２は、マイクロプロセッサ１０によるスイッチ手段の制御情報を記憶するものである。
【００２９】
マイクロプロセッサ１０は、グロープラグ３０の通電時にスイッチ２０に対して端子Ｐ３からオン信号を連続的に出力する構成をなしており、この連続的オン信号に応じてスイッチ２２がオンし、リレー２１がオン状態となる。このような通電制御を開始する際（端子Ｐ３から連続的オン信号を出力する際）には、出力端子Ｐ１から第１信号が出力され、通電制御を停止する際には出力端子Ｐ１から第２信号が出力されるようになっている。
【００３０】
より詳しくは、マイクロプロセッサ１０による通電処理期間中（本実施形態では端子Ｐ３からオン信号が出力されている期間中）出力端子Ｐ１からＨレベル信号が出力されるようになっている。この出力端子Ｐ１のＨレベル信号が第１信号に相当している。また、マイクロプロセッサ１０による通電処理がなされていない期間中（本実施形態では端子Ｐ３からオフ信号が出力されている期間中）、出力端子Ｐ１からＬレベル信号が出力されるようになっている。この出力端子Ｐ１からのＬレベル信号が第２信号に相当する。
【００３１】
記憶手段の一例に相当するＲＳフリップフロップ回路１２は、Ｓ端子がマイクロプロセッサ１０の出力端子Ｐ１に接続されており、Ｒ端子がインバータ１１を介して出力端子Ｐ１に接続されている。即ち、出力端子Ｐ１からＨレベル信号が出力されているときには、Ｓ端子にＨレベル信号が入力され、Ｒ端子にＬレベル信号が入力されるようになっている。Ｓ端子にＨレベル信号が入力されＲ端子にＬレベル信号が入力されるときにはＱ端子からＨレベル信号が出力される。逆に、出力端子Ｐ１からＬレベル信号が出力されているときには、Ｓ端子にＬレベル信号が入力され、Ｒ端子にＨレベル信号が入力されるようになっている。なお、Ｑ端子は所定端子の一例に相当する。
【００３２】
ＲＳフリップフロップ回路１２は、マイクロプロセッサ１０により出力端子Ｐ３から第１信号が出力されてから第２信号が出力されるまでの間、制御情報として通電制御中情報を記憶する構成をなしており、本実施形態では端子ＱをＨレベルに保持する情報が「通電制御中情報」に相当している。同様に、マイクロプロセッサ１０により第２信号が出力されてから第１信号が出力されるまでの間、制御情報として非制御中情報を記憶する構成をなしており、本実施形態では端子ＱをＬレベルに保持する情報が「非制御中情報」に相当している。
【００３３】
本実施形態では、マイクロプロセッサ１０に供給する供給電圧が正常レベルよりも低下した異常状態となった場合、異常状態前に上記ＲＳフリップフロップ回路１２に記憶された制御情報に基づいてスイッチ部２０が駆動されるようになっている。本実施形態では、トランジスタ１４及びトランジスタ１６が駆動手段の一例に相当している。
【００３４】
トランジスタ１６は、ＰＮＰ型のバイポーラトランジスタとして構成されており、ベース端子が抵抗１７を介してマイクロプロセッサの端子Ｐ２に接続されており、エミッタ端子が定電圧回路からの電力供給ライン６に接続されている。トランジスタ１６のコレクタ端子はトランジスタ１４のベース端子に接続されている。トランジスタ１６のコレクタ端子とトランジスタ１４のベース端子との接続ラインには抵抗１５の一端が接続されており、抵抗１５の他端は接地されている。
【００３５】
トランジスタ１４は、ＰＮＰ型のトランジスタとして構成されており、エミッタ端子がＲＳフリップフロップ回路１２のＱ端子に接続されている。トランジスタ１４のコレクタ端子は端子Ｐ３からの出力ライン７に接続（即ち、スイッチ部２０に接続）されている。
【００３６】
３．バックアップ動作
次に、バックアップ動作について説明する。
ＲＳフリップフロップ回路１２は、定電圧回路４からの電力供給ライン６に接続されると共にマイクロプロセッサ１０よりも低い電圧で駆動可能とされており、マイクロプロセッサ１０に供給する供給電圧が正常レベルよりも低下した異常状態となった場合であってもＲＳフリップフロップ回路１２の駆動電圧以上であればＲＳフリップフロップ回路１２は正常に動作する。なお、本実施形態のＲＳフリップフロップ回路１２のように、マイクロプロセッサの動作電圧よりも低い動作電圧で動作するロジックＩＣは数多く存在しており、本実施形態では、マイクロプロセッサの正常動作電圧がＶＡ１〜ＶＡ２であり、ＲＳフリップフロップ回路１２の正常動作電圧がＶＢ１〜ＶＢ２（但しＶＢ１＜ＶＡ１）である場合を例に挙げて説明する。
【００３７】
図３はポート制御処理の流れを例示するフローチャートである。このフローチャートに関するプログラムは、マイクロプロセッサ１０内のＲＯＭなどに記憶されており、グロープラグ３０に対する通電処理の開始或いは通電処理の停止の際に当該プログラムがマイクロプロセッサ１０内のＣＰＵによって実行されるようになっている。
【００３８】
当該処理が実行されると、Ｓ１０にて通電処理が実施されるか否か判断される。この通電処理の可否は公知の方法で判断することができ、ここではその一例として、イグニッションスイッチ２がオンし、かつエンジン水温、クランク位置、グロープラグ温度が所定の条件を満たしている場合に通電処理実施と判断されるようになっている。
【００３９】
通電処理が実施される場合（には、Ｓ１０にてｙｅｓに進み、端子Ｐ１をＨレベルとし、端子Ｐ２をＬレベルに設定する。一方、Ｓ１０にて通電処理が実施されないと判断される場合Ｓ１０にてｎｏに進み、端子Ｐ１をＬレベル、端子Ｐ２をＨレベルに設定する。図２では、Ｔ１にて通電処理が開始された後、期間Ｔ２〜Ｔ３の間、異常状態（定電圧回路４からの供給電圧がマイクロプロセッサ１０の正常レベル以下となる状態）が発生した場合について説明している。
【００４０】
図２に示すように、端子Ｐ１をＨレベルとし、端子Ｐ２をＬレベルとする設定は、端子Ｐ３からのオン信号出力とほぼ同時になされる。本実施形態では、グロープラグ３０の通電処理時にスイッチ部２０に対してオン信号を連続的に出力する構成をなしている。なお、第１信号に相当する出力端子Ｐ１からのＨレベル信号は、このオン信号（端子Ｐ３からのＨレベル信号）の出力開始に応じて発せられ、第２信号に相当する出力端子Ｐ１からのＬレベル信号は、オン信号（端子Ｐ３からのＬレベル信号）の出力停止に応じて発せられる。端子Ｐ３からオン信号が出力されるＴ１〜Ｔ２までの期間は、端子Ｐ１がＨレベルに保たれ、端子Ｐ２がＬレベルに保たれるため、ＲＳフリップフロップ回路１２のＱ端子はＨレベルに設定される。
【００４１】
この期間Ｔ１〜Ｔ２は、端子Ｐ２がＬレベルとなるため、トランジスタ１６がオンし、トランジスタ１６からの出力がＨレベルとなる。従って、トランジスタ１４はオフ状態となりバックアップ信号は出力されず、端子Ｐ３からのオン信号によってスイッチ部２０が駆動されることとなる。スイッチ部２０は、トランジスタ２２のベース端子にオン信号が入力されるとリレー２１が導通するようになっており、これによりグロープラグ３０が通電状態となる。
【００４２】
一方、マイクロプロセッサ１０は、定電圧回路４からの供給電圧がマイクロプロセッサの正常動作電圧ＶＡ１以下となると駆動が停止し、リセット状態となる。このとき端子Ｐ１、Ｐ２は、共にＨレベル信号及びＬレベル信号が出力されずハイインピーダンス状態となる。図２では、期間Ｔ２〜Ｔ３においてマイクロプロセッサ１０が異常状態となった例を示しており、この異常状態となると端子Ｐ３から出力されていたオン信号が遮断される。
【００４３】
このとき、出力端子Ｐ１はＬレベルに変化していないためＲＳフリップフロップ回路１２の記憶は保持され、Ｑ端子は依然としてＨレベルに保たれる。即ち、ＲＳフリップフロップ回路１２は、第１信号（出力端子Ｐ１からのＨレベル信号）が出力されてから第２信号（出力端子Ｐ１からのＬレベル信号）が出力されるまでＱ端子がセット状態となり、第２信号（出力端子Ｐ１からのＬレベル信号）が出力されてから（出力端子Ｐ１からのＨレベル信号）が出力されるまでＱ端子がリセット状態となるため、出力端子Ｐ１がハイインピーダンス状態となってもＱ端子は変化しない。
【００４４】
一方、端子Ｐ２がハイインピーダンス状態であるため、トランジスタ１６はオフ状態となり、トランジスタ１６の出力はＬレベルとなる。すると、トランジスタ１４はオン状態となり、トランジスタ１４の出力はＨレベルとなる。このトランジスタ１４のＨレベル出力がバックアップ信号となり、トランジスタ２２を作動させ、スイッチ部２０をオン状態とする。即ち、本構成では、駆動手段の一例に相当するトランジスタ１４、１６が、異常状態において記憶手段に通電制御中情報が記憶されている場合（即ちＲＳフリップフロップ回路１２のＱ端子がＨレベルに保持されている場合）に、スイッチ部２０に対してバックアップ用の駆動信号を出力することとなる。
【００４５】
なお、図２に示すように、時間Ｔ３においてマイクロプロセッサ１０への供給電圧が当該マイクロプロセッサ１０の正常レベル以上に復帰すると、マイクロプロセッサ１０ではグロープラグ３０の通電処理を行うか否か再び判断し、通電処理を行う場合には端子Ｐ３からオン信号を出力すると共に端子Ｐ１、Ｐ２をそれぞれＨレベル、Ｌレベルに設定する。
【００４６】
このとき、期間Ｔ１〜Ｔ２と同様にトランジスタ１４がオフし、トランジスタ１６がオンするためバックアップ用の駆動信号は出力されないようになる。マイクロプロセッサ１０にてグロープラグ３０の通電処理を終了させると判断した場合、Ｔ４に示すようにＰ３からのオン信号は停止され、図３のフローチャートに示すように端子Ｐ１がＬレベルに設定され、端子Ｐ２がＨレベルに設定されることとなる。このとき、トランジスタ１４、１６は共にオフ状態となる。
【００４７】
なお、このような通電処理停止中は、端子Ｐ１がＬレベルに設定されることに基づき、Ｓ端子はＬレベル、Ｒ端子はＨレベルとなる。従って、Ｑ端子はＬレベルに設定される、Ｑ端子がＬレベルに設定された後、マイクロプロセッサ１０に異常が発生し、端子Ｐ１、Ｐ２が共にハイインピーダンスになってもＱ端子は依然としてＬレベルに保持される。従って、トランジスタ１６の出力がＬレベルとなってもトランジスタ１４がオン状態とならず、バックアップ用の駆動信号は出力されない。即ち、駆動手段の一例に相当するトランジスタ１４、１６は、異常状態において記憶手段たるＲＳフリップフロップ回路１２に非制御中情報が記憶されている場合に、スイッチ部２０を駆動しないこととなる。
【００４８】
以上のように、本実施形態の構成によれば、グロープラグ３０を制御するマイクロプロセッサ１０に異常が生じた場合に、記憶手段の一例に相当するＲＳフリップフロップ回路１２に記憶される制御情報に基づき、異常発生前の状態を適切に反映し、スイッチ手段の一例に相当するスイッチ部２０をバックアップ駆動できるようになる。
【００４９】
また、記憶手段の一例に相当するＲＳフリップフロップ回路１２は、マイクロプロセッサ１０よりも低い電圧で駆動可能とされている。従って、マイクロプロセッサ１０に対する供給電圧が当該マイクロプロセッサ１０に対する正常レベルよりも低下した場合であっても、ＲＳフリップフロップ回路１２を駆動させることができるため、異常状態前の制御情報を好適に記憶できるようになる。
【００５０】
また、マイクロプロセッサ１０は、スイッチ部２０の通電制御を開始する際に第１信号としてのＨレベル信号を出力端子Ｐ１から出力し、スイッチ部２０の通電制御を停止する際に第２信号としてのＬレベル信号を出力端子Ｐ１から出力する構成をなしている。また、ＲＳフリップフロップ回路１２は、マイクロプロセッサ１０により第１信号が出力されてから第２信号が出力されるまで制御情報として通電制御中情報を記憶する構成をなし、駆動手段に相当するトランジスタ１４、１６は、異常状態でＲＳフリップフロップ回路１２に通電制御中情報が記憶されている場合に、スイッチ部２０に対してバックアップ用の駆動信号を出力するように作動する。従って、マイクロプロセッサ１０が異常状態となった場合に、その異常発生前に通電制御がなされていたか否か（即ち通電制御中であったか否か）が確認でき、通電制御中であった場合にその状態を反映すべくグロープラグ３０を適切にバックアップ駆動できるようになる。
【００５１】
また、ＲＳフリップフロップ回路１２は、マイクロプロセッサ１０により第２信号が出力されてから第１信号が出力されるまで制御情報として非制御中情報を記憶する構成をなしており、駆動手段に相当するトランジスタ１４、１６は、異常状態でＲＳフリップフロップ回路１２に非制御中情報が記憶されている場合に、スイッチ部２０を駆動しない構成となっている。従って、マイクロプロセッサ１０が異常状態となった場合に、その異常発生前が通電制御がなされていなかったか否かを確認でき、非制御中であった場合には、グロープラグ３０をバックアップ駆動させないようにできるため、無駄なバックアップ駆動を適切に防止できる。
【００５２】
また、記憶手段が上記フリップフロップ回路１２によって構成され、駆動手段たるトランジスタ１４、１６は、フリップフロップ回路１２のＱ端子（所定端子）が、第１信号に対応したセット状態となっているときにスイッチ部２０をオンさせ、第２信号に対応したリセット状態となっているときにスイッチ部２０をオフさせるようになっている。従って、制御手段たるマイクロプロセッサ１０に対する供給電圧低下前にスイッチ部２０に対する通電制御がなされていたか否かを簡易かつ安価な構成にて保存することができ、その制御情報に基づいて適切にバックアップ駆動できるようになる。
【００５３】
マイクロプロセッサ１０の出力端子Ｐ１は、異常状態の際にハイインピーダンス状態となるため、異常が発生してもフリップフロップ回路１２のＱ端子がセット状態或いはリセット状態に変化せず、異常発生前の制御情報を良好に保存しておくことができる。
【００５４】
＜実施形態２＞
次に、本発明の実施形態２について図４を参照して説明する。
実施形態２は、スイッチ部２０をスイッチ部１２０に変更した点、通電処理の際に端子Ｐ３からＰＷＭ信号が出力されるようになっている点が実施形態１と異なっている。従って、図１を図４に変更し、この図４と、図２及び図３を参照して説明することとする。なお、実施形態１と同一の部分については実施形態１と同一の符号を付し詳細な説明は省略する。
【００５５】
図４に示すように、本実施形態では、スイッチ部２０に変えてＦＥＴ（例えばパワーＭＯＳＦＥＴ）からなるスイッチ部１２０が設けられている。このスイッチ部１２０は、実施形態１のスイッチ部２０と同様に、端子Ｐ３からのＨレベル信号又はトランジスタ１４からほＨレベル信号でオンし、端子Ｐ３がＬレベルかつトランジスタ１４の出力がＬレベルの場合にオフする構成をなしている。
【００５６】
本実施形態では、通電制御中（図２でいう期間Ｔ１〜Ｔ２の間、及び機関Ｔ３〜Ｔ４の間）にＰＷＭ信号が出力される構成となっている。出力端子Ｐ１のＨレベル信号（第１信号）は、ＰＷＭ信号の出力開始に応じて発せられ、出力端子Ｐ１のＬレベル信号（第２信号）はＰＷＭ信号の出力停止に応じて発せられる。ＰＷＭ信号を出力するときに端子Ｐ１をＨレベルに設定すると共に端子Ｐ２をＬレベルに設定する。逆にＰＷＭ信号の出力を停止するときには端子Ｐ１をＬレベルとすると共に端子Ｐ２をＨレベルに設定する。マイクロプロセッサ１０による通電制御中（ＰＷＭ信号の出力期間中）はＱ端子がＨレベルに保たれ、マイクロプロセッサ１０への供給電圧が異常レベルに低下すると、出力端子Ｐ１，Ｐ２がハイインピーダンスとなるが、Ｑ端子は依然としてＨレベルに保たれることとなる。このときは実施形態１と同様にトランジスタ１４がオンしてバックアップ用の駆動信号がスイッチ部１２０に与えられる。
【００５７】
一方、非通電制御中（ＰＷＭ信号が出力されていない期間中）は、Ｑ端子はＬレベルとなり、この非通電制御中にマイクロプロセッサ１０への供給電圧が異常レベルに低下すると、出力端子Ｐ１，Ｐ２がハイインピーダンスとなるが、Ｑ端子は依然としてＬレベルに保たれると共にトランジスタ１４はオンしないため、バックアップ用の駆動信号は出力されないこととなる。
【００５８】
＜実施形態３＞
次に、図５を参照して実施形態３について説明する。
本実施形態は、スイッチ手段が複数設けられている点、各スイッチ手段に対してマイクロプロセッサ１０からオン信号を個別に出力できるようになっている点が実施形態１と異なっている。
【００５９】
具体的には、バッテリからの電力供給ライン５が複数の分岐ライン５Ａ〜５Ｄに分かれており、各分岐ライン５Ａ〜５Ｄにそれぞれスイッチ部２２１〜２２４が設けられ、それらスイッチ部２２１〜２２４にグロープラグ３０Ａ〜３０Ｄが接続されている。即ち、並列接続されるグロープラグ３０Ａ〜３０Ｄの並列ラインにそれぞれスイッチ部２２１〜２２４が設けられており、それらスイッチ部２２１〜２２４が端子Ｐ４〜Ｐ７の各端子からのオン信号に応じてオンする構成となっている。
【００６０】
具体的にはスイッチ部２２１〜２２４は、それぞれＦＥＴ（パワーＭＯＳＦＥＴ等）によって構成されており、各スイッチ部２２１〜２２４のゲート端子がそれぞれ端子Ｐ４〜Ｐ７に接続されている。より詳しくはスイッチ部２２１のゲート端子が抵抗２３１を介して端子Ｐ４に接続されており、抵抗２３１と端子Ｐ４の間にダイオード２１１のカソード側が接続されている。抵抗２３１とスイッチ部２２１の間のラインには抵抗２３１の一端が接続され、この抵抗２３１の他端は接地されている。スイッチ部２２２のゲート端子は抵抗２３３を介して端子Ｐ５に接続されており、抵抗２３３と端子Ｐ５の間にダイオード２１２のカソード側が接続されている。抵抗２３３とスイッチ部２２２の間のラインには抵抗２３４の一端が接続され、この抵抗２３４の他端は接地されている。スイッチ部２２３のゲート端子は抵抗２３５を介して端子Ｐ６に接続されており、抵抗２３５と端子Ｐ６の間にダイオード２１３のカソード側が接続されている。抵抗２３５とスイッチ部２２３の間のラインには抵抗２３６の一端が接続され、この抵抗２３６の他端は接地されている。またスイッチ部２２４のゲート端子は抵抗２３７を介して端子Ｐ７に接続されており、抵抗２３７と端子Ｐ７の間にダイオード２１４のカソード側が接続されている。抵抗２３７とスイッチ部２２４の間のラインには抵抗２３８の一端が接続され、この抵抗２３８の他端は接地されている。
【００６１】
各ダイオード２１１〜２１４のアノード側はトランジスタ１４に共通接続されている。本実施形態では、グロープラグ３０の通電処理を行う際に各端子Ｐ４〜Ｐ７からＰＷＭ信号が出力されるようになっており、各端子Ｐ４〜Ｐ７における出力開始タイミングは同一でも良いし、異なっていてもよい。また、通電処理を行わないときには各端子Ｐ４〜Ｐ７の出力が停止するようになっており、各端子Ｐ４〜Ｐ７の出力停止タイミングは同一でも良いし、異なっていてもよい。
【００６２】
本実施形態では、通電制御を開始するとき（端子Ｐ４〜Ｐ７の少なくともいずれかからＰＷＭ信号を出力するとき）に端子Ｐ１から第１信号としてのＨレベル信号が出力されるようになっており、通電制御を停止するとき（全ての端子Ｐ４のＰＷＭ信号が停止されるとき）に端子Ｐ２から第２信号としてのＬレベル信号が出力される。マイクロプロセッサ１０による通電制御中（少なくともいずれかの端子からＰＷＭ信号が出力されている期間中）はＱ端子がＨレベルに保たれ、マイクロプロセッサ１０への供給電圧が異常レベルに低下すると、出力端子Ｐ１，Ｐ２がハイインピーダンスとなるが、Ｑ端子は依然としてＨレベルに保たれることとなる。このときは実施形態１と同様にトランジスタ１４がオンしてバックアップ用の駆動信号がスイッチ部２２１〜２２４に与えられる。
【００６３】
一方、非通電制御中（端子Ｐ４〜Ｐ７の全てにおいてＰＷＭ信号が出力されていない期間中）は、Ｑ端子はＬレベルとなり、この非通電制御中にマイクロプロセッサ１０への供給電圧が異常レベルに低下すると、出力端子Ｐ１，Ｐ２がハイインピーダンスとなるが、Ｑ端子は依然としてＬレベルに保たれると共にトランジスタ１４はオンしないため、各スイッチ２２１〜２２４にはバックアップ用の駆動信号が与えられないこととなる。
【００６４】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００６５】
（１）上記実施形態ではスイッチ手段への制御信号として連続的なＨレベル信号（即ち直流信号）、ＰＷＭ信号を例示したが、スイッチ手段が制御可能な信号であればこれに限定されない。例えばＰＡＭ信号などであってもよい。
（２）上記実施形態では、スイッチ手段として、スイッチ部２０、１２０、２２０を例示したが、制御手段からの信号によってオンオフ制御可能なものであればこれに限定されない。例えば、ＩＧＢＴ、サイリスタ、バイポーラトランジスタなどによって構成されていてもよい。
（３）上記実施形態では、イグニッションスイッチ２がオンしたときに定電圧回路４からマイクロプロセッサ１０及びＲＳフリップフロップ回路１２に電力供給される例を示したが、イグニッションスイッチ２のオンオフに関係なく定電圧回路からマイクロプロセッサ及びＲＳフリップフロップ回路に電力供給がなされるような構成であってもよい。例えば、図１の定電圧回路４を、イグニッションスイッチ２を介さずにバッテリ３に接続し、バッテリ３から直接電力供給を受ける定電圧回路４によってマイクロプロセッサ１０及びＲＳフリップフロップ回路１２に電力供給するようにしてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態１に係るグロープラグ制御装置を概念的に例示するブロック図
【図２】グロープラグ制御装置１による各種タイミングを説明するタイミングチャート
【図３】ポート制御処理を例示するフローチャート
【図４】実施形態２に係るグロープラグ制御装置を概念的に例示するブロック図
【図５】実施形態３に係るグロープラグ制御装置を概念的に例示するブロック図
【符号の説明】
【００６７】
１…グロープラグ制御装置
３…バッテリ
１０…マイクロプロセッサ（制御手段）
１２…ＲＳフリップフロップ回路（記憶手段）
１４…トランジスタ（駆動手段）
１６…トランジスタ（駆動手段）
２０…スイッチ部（スイッチ手段）
３０…グロープラグ
Ｐ１…出力端子
Ｑ…Ｑ端子（所定端子）
【図１】
2008063967.tif 000003
【図２】
2008063967.tif 000004
【図３】
2008063967.tif 000005
【図４】
2008063967.tif 000006
【図５】
2008063967.tif 000007