(57)【要約】【課題】素子の大規模化に伴い、配線を配置するための時間が増加してしまっていた。【解決手段】配線配置方法は、チップ上に配置されたシールド対象配線に対し、シールド配線を配置する配線の配置方法であって、チップ上に複数の配線トラックを設定し、チップを分割境界線に沿って少なくとも第１および第２の領域に分割し、第１の領域において分割境界線に接する第１のダミー端子を、複数の配線トラックのうちシールド対象配線に隣接する配線トラック上に配置し、第２の領域において分割境界線に接する第２のダミー端子を、シールド対象配線に隣接する配線トラック上に配置し、第１の領域において、シールド対象配線に隣接する配線トラック上に、第１のダミー端子に接続される第１のシールド配線を配置し、第１の領域において、シールド対象配線に隣接する配線トラック上に、第１のダミー端子に接続される第２のシールド配線を配置する。【選択図】図２
2008235631.tif 000002
【特許請求の範囲】
【請求項１】
チップ上に配置されたシールド対象配線に対し、シールド配線を配置する配線の配置方法であって、
前記チップ上に複数の配線トラックを設定し、
前記チップを分割境界線に沿って少なくとも第１および第２の領域に分割し、
前記第１の領域において前記分割境界線に接する第１のダミー端子を、前記複数の配線トラックのうち前記シールド対象配線に隣接する配線トラック上に配置し、
前記第２の領域において前記分割境界線に接する第２のダミー端子を、前記シールド対象配線に隣接する配線トラック上に配置し、
前記第１の領域において、前記シールド対象配線に隣接する配線トラック上に、前記第１のダミー端子に接続される第１のシールド配線を配置し、
前記第２の領域において、前記シールド対象配線に隣接する配線トラック上に、前記第２のダミー端子に接続される第２のシールド配線を配置する配線配置方法。
【請求項２】
前記ダミー端子は、前記シールド配線と同一配線層に設定されることを特徴とする請求項１記載の配線配置方法。
【請求項３】
前記第１のシールド配線の配置と前記第２のシールド配線の配置は、並列に実行されることを特徴とする請求項１あるいは２に記載の配線配置方法。
【請求項４】
前記ダミー端子の配置は、前記シールド対象配線に対するシールド配線の属性に基づいて行われることを特徴とする請求項１乃至３のいずれか１項に記載の配線配置方法。
【請求項５】
前記配線配置方法は、さらに、
前記分割境界線と前記配線トラックが重なっていない場合に、前記第２の領域における前記分割境界線近傍の前記シールド対象配線の有無を確認し、
前記確認の結果に基づいて、第１の領域において分割境界線に隣接する配線トラック上に前記シールド配線の配置を行うか否かを判定する請求項１乃至４のいずれか１項に記載の配線配置方法。
【請求項６】
前記第１のシールド配線の配置と前記第２のシールド配線の配置は、並列に実行され、前記第１の領域に配置されたシールド配線データと、第２の領域に配置されたシールド配線データを結合することにより、前記チップ上のシールド配線が決定されることを特徴とする請求項１乃至５のいずれか１項に記載の配線配置方法。
【請求項７】
チップ上に配置されたシールド対象配線に対し、シールド配線を配置する配線の配置方法であって、
前記チップ上に複数の配線トラックを設定し、
前記チップを分割境界線に沿って少なくとも第１および第２の領域に分割し、
前記分割境界線と前記配線トラックが重なっていない場合に、前記第２の領域における前記分割境界線近傍の前記シールド対象配線の有無を確認し、
前記確認の結果に基づいて、第１の領域において分割境界線に隣接する配線トラック上に前記シールド配線の配置を行うか否かを判定する配線配置方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路などにおいて配線を自動配置する方法に関する。
【背景技術】
【０００２】
半導体集積回路などでは、回路上の配線の自動配置が行われている。この自動配置は、プロセッサ上で動作するＣＡＤプログラムなどを用いて行われている。近年、集積回路の大規模化に伴い、この配線の自動配置処理に要する時間が増加してきている。そのため、特許文献１には、複数のプロセッサを用いて配線の自動配置を並列に処理することが示されている。
【０００３】
特許文献１に記載の技術では、配線領域を複数の小領域に分割し、小領域ごとの並列処理で自動配置が行われる。特許文献１に記載の技術では、配線が配置された複数の小領域を結合して、複数の中領域とされる。その後、さらに中領域ごとの並列処理で配線の自動配置が行われる。この中領域は再び小領域に分割され、複数の小領域を結合して最初に形成した中領域とは異なる新たな中領域が形成される。その後、新たな中領域に対する自動配線配置が行われる。この特許文献１に記載の自動配線配置方法では、小領域への分割と中領域への結合を繰り返して配線を配置するため、配線配置に要する時間を充分に短縮することは困難であった。
【０００４】
また、信号配線に隣接して、クロストークノイズを防止するためのシールド配線を隣接して配置する場合がある。このシールド配線は、既に配置が決定された信号配線のうち、クロストークノイズが問題となるような配線に隣接させて配置する。このシールド配線に関しても上記のような配置を行っていた場合、配線の配置を決定するまでの時間が更に増大してしまう場合があった。
【特許文献１】特許第２９７４３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
素子の大規模化に伴い、配線を配置するための時間が増加してしまっていた。また、素子を複数領域に分割して、領域ごとに並列に配線の配置処理を行っても配線の配置に要する時間を充分に短縮することは困難であった。
【課題を解決するための手段】
【０００６】
本発明の実施の態様に基づく配線配置方法は、チップ上に配置されたシールド対象配線に対し、シールド配線を配置する配線の配置方法であって、チップ上に複数の配線トラックを設定し、チップを分割境界線に沿って少なくとも第１および第２の領域に分割し、第１の領域において分割境界線に接する第１のダミー端子を、複数の配線トラックのうちシールド対象配線に隣接する配線トラック上に配置し、第２の領域において分割境界線に接する第２のダミー端子を、シールド対象配線に隣接する配線トラック上に配置し、第１の領域において、シールド対象配線に隣接する配線トラック上に、第１のダミー端子に接続される第１のシールド配線を配置し、第１の領域において、シールド対象配線に隣接する配線トラック上に、第１のダミー端子に接続される第２のシールド配線を配置する。
【０００７】
本発明の実施の態様に基づく配線配置方法は、チップ上に配置されたシールド対象配線に対し、シールド配線を配置する配線の配置方法であって、チップ上に複数の配線トラックを設定し、チップを分割境界線に沿って少なくとも第１および第２の領域に分割し、分割境界線と配線トラックが重なっていない場合に、第２の領域における分割境界線近傍のシールド対象配線の有無を確認し、確認の結果に基づいて、第１の領域において分割境界線に隣接する配線トラック上にシールド配線の配置を行うか否かを判定する。
【発明の効果】
【０００８】
配線の自動配置に要する時間を短縮することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は、本発明の配線処理を実施するための配線配置システムの概略構成図を示す。
【００１０】
このシステムは、一般的なＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）装置で構成されている。このコンピュータ１０は、中央処理装置（以下、ＣＰＵという）１、メモリ２、記憶装置３、表示装置４、入力装置５、及びドライブ装置６により構成され、それらはバス７を介して相互に接続されている。
【００１１】
ＣＰＵ１は、メモリ２を利用してプログラムを実行し、各種処理を実施する。なお、図１では、１つのＣＰＵ１のみが示されているが、本実施の形態のコンピュータは、複数のＣＰＵを有している。複数のＣＰＵは、後述する複数の領域に対する配線処理を並列に実行する。メモリ２には、各種処理を提供するために必要なプログラムとデータが格納される。メモリ２は、通常、キャッシュ・メモリ、システム・メモリおよびディスプレイ・メモリを含んでいる。
【００１２】
表示装置４は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これにはＣＲＴ，ＬＣＤ，ＰＤＰ等が用いられる。入力装置５は、ユーザからの要求や指示，パラメータの入力に用いられ、これにはキーボードおよびマウス装置（図示せず）等が用いられる。
【００１３】
記憶装置３は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置を含む。この記憶装置３には、後述する自動配線配置処理などの半導体装置の設計処理のためのプログラムデータとファイルが格納されている。ＣＰＵ１は、入力装置５による指示に応答してプログラム，データをメモリ２へ転送し、それを実行する。
【００１４】
ＣＰＵ１２が実行するプログラムデータは、記録媒体８により提供される。ドライブ装置６は、記録媒体８を駆動し、その記憶内容にアクセスする。ＣＰＵ１は、ドライブ装置６を介して記録媒体８からプログラムデータを読み出し、それを記憶装置３にインストールする。
【００１５】
記録媒体８としては、磁気テープ、メモリカード、フロッピー（登録商標）ディスク、光ディスク、光磁気ディスク等、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体８に、上述のプログラム，データを格納しておき、必要に応じて、メモリ２にロードして使用することもできる。
【００１６】
尚、記録媒体８には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体、ディスク装置を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００１７】
次に、本実施の形態に基づいた半導体装置における配線の配置を決定する処理の流れを説明する。図２は、本実施の形態の自動配線配置装置が行う処理を示したフローチャートである。また、図３乃至図７は、本実施の形態においてシールド配線が配置される半導体チップを模式的に示した図である。図２および図３に記載された処理は、図１に示した配線配置システムによって実行される。
【００１８】
図３は、マクロなどを用いて必要な集積回路が設計され、電源配線およびマクロ間を接続する信号配線などが配置された状態を示しているものとする。したがって、集積回路としての図３に対応するレイアウトデータは既に作成されている。本実施の形態では、既に配置が決定している信号配線にクロストークノイズを考慮して、適宜シールド配線を敷設したレイアウトデータを作成する場合について説明する。以下、図２、図３に基づいて本実施の形態におけるシールド配線の配置を決定する方法について説明する。
【００１９】
まず、図３に示す回路レイアウトについて説明する。図３に示すように本実施の形態に用いられる半導体装置は、図面上下方向に延在する配線層（Ｃ１、Ｃ３、Ｍ３）と、図面左右方向に延在する配線層（Ｍ１、Ｍ２、Ｃ２）を有している。図中、左右に延在する配線層と、上下に延在する配線層は異なる層で形成されている。図３に示す例では図中上下方向の配線層が図中左右方向の配線層の上に形成されている。Ｃ１、Ｃ２、Ｃ３は信号を伝達する信号配線であり、Ｍ１、Ｍ２、Ｍ３は、電源ＶＤＤあるいは接地電位ＧＮＤを供給する電源配線である。ここで、Ｃ１、Ｃ２、Ｃ３は、同一の信号を伝達する配線層である。そのためＣ１とＣ２、Ｃ３とＣ２は、コンタクトを介して接続されている（図３、白四角参照）。なお、本実施の形態では、このレイアウトデータに、配線トラックｔを設定する。この配線トラックｔは、配線を配置する場合の基準となる線である。例えば、配置される配線の中心線を配線トラックｔに沿って配置することで、デザインルールで規定される最低配線間距離を満たすことができる。
【００２０】
図２に示すフローチャートでは、図３に示すレイアウトデータを入力し、上記の配線トラックｔに沿ってシールド配線の配置処理が開始される。シールド配線配置処理では、入力されたレイアウトデータに基づき半導体チップの領域を分割する。例えば、図３に示すレイアウトにおいて分割境界線Ｄ１、Ｄ２で示される線に沿って半導体チップを領域Ａ１〜Ａ４の４つの領域に分割する（ステップＳ１）。
【００２１】
続いて、シールド対策を施す配線（以下、シールド対象配線という）が分割した領域をまたいでいるか否かを判断する（ステップＳ２）。本実施の形態では、配線Ｃ１、Ｃ２、Ｃ３をシールド対象配線とする。このとき、配線Ｃ３は分割領域Ａ２と分割領域Ａ４とにまたがっているため、本実施の形態では、ステップＳ２の判断に基づきステップＳ３に進む。
【００２２】
ステップＳ３では、配置するシールド配線の属性が２種類以上あるか否かを判断する。本実施の形態では、電源属性のシールド配線を配線Ｃ１の図面左側に配置し、接地属性のシールド配線を配線Ｃ１の図面右側及び配線Ｃ３の図面左側に配置する。そのため、ステップＳ３の判断に基づきステップＳ４に進む。
【００２３】
ステップＳ４では、領域を跨ぐシールド配線の配置領域であって、分割境界線に接する部分にダミー端子を配置する。ダミー端子は、例えばＣＡＤ装置において擬似的に端子と認識されるものであって、シールド配線の属性及びシールド配線の分割境界線に接する部分の座標を示すものである。レイアウト完了後において、ダミー端子はシールド配線として処理される。
【００２４】
図４にステップＳ４完了後の半導体チップの模式図を示す。図４では、説明のために、シールド配線が配置される場所を擬似的にシールド配線配置対象領域ＳＨ１ｔ〜ＳＨ３ｔとして示した。ステップＳ２、Ｓ３では、シールド配線を生成することはないが、すでに配置されている信号配線に基づきシールド配線の配線層及び属性などを認識する。そして、ステップＳ４では、分割領域を跨ぐダミー配線に対してダミー端子Ｐ１、Ｐ２が設定される。ダミー端子Ｐ１は、分割領域Ａ２に配置されるシールド配線が分割境界線Ｄ１に接する位置に配置される。また、ダミー端子Ｐ２は、分割領域Ａ４に配置されるシールド配線が分割境界線Ｄ１に接する位置に配置される。
【００２５】
ステップＳ４の完了後はステップＳ５に進む。なお、ステップＳ２においてシールド対象配線が分割領域を跨いでいないと判断された場合、及び、ステップＳ３においてシールド配線の属性が単一であると判断された場合もステップＳ５に進む。
【００２６】
ステップＳ５では、全ての分割境界線が配線トラックｔに重なっているかが判断される。配線トラックｔは、配線を配置する場合の基準となる線である。例えば、配置される配線の中心線を配線トラックｔに沿って配置することで、デザインルールで規定される最低配線間距離を満たすことができる。このステップＳ５での判断によってこれ以降の処理が異なるため、ステップＳ５の判断に分けてこれ以降の処理を説明する。
【００２７】
まず、ステップＳ５において全ての分割境界線が配線トラックｔに重なっている場合について説明する。この場合、ステップＳ５の判断の後、ステップＳ７において各分割領域に対するシールド配線の配置処理が並列処理され、ステップＳ８においてステップＳ１にて分割した分割領域を結合する。この場合に生成される半導体チップの模式図を図５に示す。図５に示すように、この場合、分割境界線Ｄ２上にダミー配線ＳＨ２が配置される。そのため、ステップＳ７において、ダミー配線ＳＨ２は対応するシールド対象配線Ｃ１が配置される分割領域Ａ２のダミー配線配置処理において生成される。また、ダミー配線ＳＨ１は、分割領域Ａ２のダミー配線配置処理において生成され、ダミー配線ＳＨ３は、分割領域Ａ３のダミー配線配置処理において生成される。このとき、ダミー配線ＳＨ１、ＳＨ３は、それぞれ分割境界線Ｄ１に接する位置にダミー端子Ｐ１、Ｐ２を有し、ダミー端子Ｐ１、Ｐ２は、互いの配線の結合位置に配置されている。そのため、ステップＳ８の結合処理では、分割領域を結合するのみでダミー配線ＳＨ１とダミー配線ＳＨ３が結合される。
【００２８】
次に、ステップＳ５において配線トラックｔ上にない分割境界線があると判断された場合について説明する。この場合、ステップＳ５の判断の後、ステップＳ６で分割境界線付近の配線パターン確認処理が行われる。そして、ステップＳ６完了後にステップＳ７で各分割領域に対するシールド配線の配置処理が並列処理され、ステップＳ８でステップＳ１にて分割した分割領域を結合する。この場合に生成される半導体チップの模式図を図６に示す。図６に示すように、この場合、分割領域Ａ２に位置する配線Ｃ１に対応するダミー配線ＳＨ２が分割領域Ａ１に配置される。このとき、ステップＳ６の確認処理がない場合、分割領域Ａ１にはシールド対象配線がないため、分割領域Ａ１にダミー配線ＳＨ２はステップＳ７において生成されない。そのため、ステップＳ６において、隣接する分割領域の分割境界線付近にシールド対象配線があるかを確認する。そして、隣接する分割領域の分割境界線付近にシールド対象配線がある場合、分割領域Ａ１にシールド配線ＳＨ２の配線配置予定領域ＳＨ２ｔを設定する。
【００２９】
ここで、ステップＳ６の処理をより具体的に説明する。ステップＳ６における確認処理の模式図を図７に示す。図７に示すように、本実施の形態では、分割領域Ａ１にシールド対象配線はないものの、分割領域Ａ１の分割境界線Ｄ２から１トラック（本実施の形態では、隣接する配線トラックｔの間の距離を単位とし、この単位をトラックと称す）以内にシールド対象配線Ｃ１がある。そのため、分割領域Ａ１に擬似的にシールド対象配線Ｃ１を認識させる。つまり、ステップＳ６では、分割境界線から１トラック以内となる領域に配置されるシールド対象配線を検索し、シールド対象配線が検索された場合には、処理対象となっている分割領域に検索されたシールド対象配線を認識させる処理が行われる。
【００３０】
ステップＳ７において、ダミー配線ＳＨ２は擬似的に認識されるシールド対象配線Ｃ１に基づき分割領域Ａ１のダミー配線配置処理において生成される。また、ダミー配線ＳＨ１は、分割領域Ａ２のダミー配線配置処理において生成され、ダミー配線ＳＨ３は、分割領域Ａ３のダミー配線配置処理において生成される。そして、ステップＳ８の結合処理では、分割領域を結合するのみでダミー配線ＳＨ１とダミー配線ＳＨ３が結合される。
【００３１】
上記説明より、本実施の形態にかかる配置処理装置及び配置処理方法は、分割領域に跨るシールド配線において分割境界線に接する部分にダミー端子を設ける。そして、ダミー端子が配置された分割領域では、シールド配線の端をダミー端子に接続するように配置する。これによって、分割されたレイアウトデータを単に結合するのみで、分割領域毎に生成されたシールド配線が正しく接続できる。つまり、本実施の形態にかかる配置処理装置及び配置処理方法によれば、複数の分割領域を複数のＣＰＵを用いて並列処理しながらシールド配線を配置する場合において、戻り処理することなく分割領域に跨るシールド配線を配置することが可能である。これにより、レイアウトに要する設計時間を短縮することができる。
【００３２】
また、本実施の形態にかかる配置処理装置及び配置処理方法は、上記ステップＳ６にて、分割境界線付近の配線パターン確認処理を行う。ステップＳ６の確認処理がない場合、分割領域はそれぞれ別のＣＰＵによって並列で処理されるために、分割領域上にシールド対象配線がなければシールド配線は生成されず、分割境界線でシールド配線の配置漏れが発生する。しかしながら、本実施の形態ではステップＳ６を行うことで、隣接する分割領域の分割境界線付近にシールド対象配線がある場合、隣接する分割領域上のシールド対象配線を処理対象となる分割領域に認識させる。これによって、分割領域上にシールド対象配線がない場合であっても、戻り処理を行うことなく分割境界線付近のシールド配線の生成が可能になる。また、分割境界線付近のシールド配線の配置漏れも防止することが可能である。
【００３３】
なお、本実施の形態にかかる配置処理装置及び配置処理方法を用いることで、シールド配線及びシールド配線が配置される以下のような処理を行うことも可能である。例えば、本実施の形態にかかる配置処理装置及び配置処理方法を利用してシールド配線を埋設後に、再度シールド配線を取り除く。つまり、配線禁止領域としたい部分にシールド配線を埋設し、最終的にシールド配線を取り除くことで、自動配置配線を利用しながら、任意の配線禁止領域を生成することが可能である。
【図面の簡単な説明】
【００３４】
【図１】実施の形態１にかかる配置処理装置の概略構成図である。
【図２】実施の形態１にかかる配置処理方法のフローチャートである。
【図３】実施の形態１において処理元となる半導体チップを模式的に示した図である。
【図４】実施の形態１においてステップＳ４の処理が完了した場合の半導体チップを模式的に示した図である。
【図５】実施の形態１において分割境界線と配線トラックとがすべて重なっている場合にステップＳ８までを完了した半導体チップを模式的に示した図である。
【図６】実施の形態１において配線トラックと重ならない分割境界線がある場合にステップＳ８までを完了した半導体チップを模式的に示した図である。
【図７】実施の形態１にかかるステップＳ６の処理を説明するための分割領域を模式的に示した図である。
【符号の説明】
【００３５】
１    ＣＰＵ
２    メモリ
３    記憶装置
４    表示装置
５    入力装置
６    ドライブ装置
７    バス
８    記録媒体
１０    コンピュータ
Ａ１〜Ａ４    分割領域
Ｃ１〜Ｃ３    シールド対象配線
Ｄ１、Ｄ２    分割境界線
Ｐ１、Ｐ２    ダミー端子
ＳＨ１    ダミー配線
ＳＨ１ｔ〜ＳＨ３ｔ    ダミー配線配置予定領域
ｔ    配線トラック
【図１】
2008235631.tif 000003
【図２】
2008235631.tif 000004
【図３】
2008235631.tif 000005
【図４】
2008235631.tif 000006
【図５】
2008235631.tif 000007
【図６】
2008235631.tif 000008
【図７】
2008235631.tif 000009