(57)【要約】【課題】素子特性変動による輝度変化を補正可能な画素回路の簡素化を図りつつ、駆動電流に起因する駆動トランジスタの電源電圧変動による輝度ムラを抑制する。【解決手段】電源走査線１０５DSと駆動トランジスタ１２１のドレイン端Ｄとの間に、電源走査線１０５DSからの電源走査パルスDSに基づき第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替える電源電圧切替部としてインバータ構成のバッファ回路５３０を設ける。電源走査線１０５DSを映像信号線１０６HSが配される配線層とは別の配線層に敷設する。駆動走査部１０５から出力される行方向の走査線を電源供給能力の不要な電源走査線１０５DSにし、画素ごとにバッファ回路５３０を設けることで、駆動電流に起因する電圧降下を少なくする。配線抵抗によって遠側画素と近側画素で電源電圧が異なることに起因するシェーディングや、黒ウインドウパターン表示時の横クロストークを抑制する。【選択図】図１２
2008145647.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部を具備する制御部と、
前記駆動走査部の出力と前記駆動トランジスタの前記電源供給端との間に設けられた、前記駆動走査部から供給される前記走査駆動パルスに基づいて、駆動電流を前記電気光学素子に流すために使用される第１電位用の供給端からの当該第１電位と、当該第１電位とは異なる第２電位用の供給端からの当該第２電位とを切り替えて前記駆動トランジスタの前記電源供給端に供給する電源電圧切替部と
を備えることを特徴とする表示装置。
【請求項２】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
駆動電流を前記電気光学素子に流すために使用される第１電位用の供給端からの当該第１電位と、当該第１電位とは異なる第２電位用の供給端からの当該第２電位とを切り替えて前記駆動トランジスタの前記電源供給端に供給する電源電圧切替部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを前記電源電圧切替部に供給するとともに、前記駆動電流を前記電気光学素子に流すために使用される第１電位用の供給端からの当該第１電位が前記画素回路に供給されかつ映像信号における基準電位が前記サンプリングトランジスタに供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうのに先立ち、前記第１電位とは異なる第２電位用の供給端からの当該第２電位が前記画素回路に供給されかつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて前記閾値補正動作用の準備動作を行なうように制御する制御部と
を備えることを特徴とする表示装置。
【請求項３】
前記電源電圧切替部は、インバータ構成のバッファ回路である
ことを特徴とする請求項１または２に記載の表示装置。
【請求項４】
１つの前記画素回路に対して、１つの前記電源電圧切替部が設けられている
ことを特徴とする請求項１または２に記載の表示装置。
【請求項５】
複数の前記画素回路に対して、１つの前記電源電圧切替部が共通に設けられている
ことを特徴とする請求項１または２に記載の表示装置。
【請求項６】
前記走査駆動パルスを前記電源電圧切替部に供給するための各行の駆動走査線は比較的高抵抗の材料で形成される第１配線層に敷設され、前記映像信号を前記サンプリングトランジスタに供給するための各列の映像信号線は比較的低抵抗の材料で形成される第２配線層に敷設されている
ことを特徴とする請求項１または２に記載の表示装置。
【請求項７】
前記映像信号を前記サンプリングトランジスタに供給するための各列の映像信号線と、前記第１電位の電源電圧と前記第２電位の電源電圧とを前記電源電圧切替部に供給するための各電源供給線とが、同一の配線層内に、並行して敷設されている
ことを特徴とする請求項１または２に記載の表示装置。
【請求項８】
前記制御部は、前記駆動トランジスタの前記電源供給端子に前記第１電位に対応する電圧が供給され、かつ前記サンプリングトランジスタに前記映像信号における基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させ、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうように制御する
ことを特徴とする請求項１に記載の表示装置。
【請求項９】
前記制御部は、前記信号電位の前記保持容量への書込みに先行する複数の水平周期で、前記閾値補正動作を繰り返し実行するように制御する
ことを特徴とする請求項２または８に記載の表示装置。
【請求項１０】
前記制御部は、前記閾値補正動作に先立って、前記駆動トランジスタの電源供給端に前記第２電位に対応する電圧が供給され、かつ前記サンプリングトランジスタに前記映像信号の基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて、前記閾値補正動作用の準備動作を行なうように制御する
ことを特徴とする請求項８に記載の表示装置。
【請求項１１】
前記制御部は、前記閾値補正動作の後、前記駆動トランジスタに前記第１電位が供給され、前記サンプリングトランジスタに前記信号電位が供給されている時間帯で前記サンプリングトランジスタを導通させることで前記保持容量に前記信号電位に応じた情報を書き込む際、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える
ことを特徴とする請求項２または８に記載の表示装置。
【請求項１２】
前記制御部は、前記サンプリングトランジスタに前記信号電位が供給されている時間帯内の所定位置で当該時間帯より短い期間だけ前記サンプリングトランジスタを導通させる
ことを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記制御部は、前記保持容量に前記信号電位に対応する情報が書き込まれた時点で前記サンプリングトランジスタを非導通状態にして前記駆動トランジスタの前記制御入力端への前記映像信号の供給を停止させ、当該駆動トランジスタの前記出力端の電位変動に前記制御入力端の電位が連動する動作を可能にする
ことを特徴とする請求項１または２に記載の表示装置。
【請求項１４】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部と、
前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部と、
前記駆動走査部から供給される前記走査駆動パルスに基づいて、駆動電流を前記電気光学素子に流すために使用される第１電位と当該第１電位とは異なる第２電位用とを切り替えて前記駆動トランジスタの前記電源供給端に供給することで、前記駆動トランジスタに流れる駆動電流に起因する前記駆動トランジスタの前記電源供給端での前記第１電位に対する電圧降下を抑制する電源電位変動抑制部と
を備えることを特徴とする表示装置。
【請求項１５】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部と、前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部とを備える表示装置の駆動方法であって、
前記駆動走査部から供給される前記走査駆動パルスに基づいて、駆動電流を前記電気光学素子に流すために使用される第１電位と当該第１電位とは異なる第２電位用とを切り替えて前記駆動トランジスタの前記電源供給端に供給することで、前記駆動トランジスタに流れる駆動電流に起因する前記駆動トランジスタの前記電源供給端での電圧変動を抑制する
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置とその駆動方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置とその駆動方法に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００４】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００５】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００６】
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００７】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子を用いる有機ＥＬ表示装置では、有機ＥＬ素子は電流駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給する。
【０００８】
有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。
【０００９】
有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
【００１０】
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【００１１】
ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
【００１２】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
【００１３】
【特許文献１】特開２００６−２１５２１３号公報
【００１４】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。
【００１６】
このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、その簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。
【００１７】
本発明は、上記事情に鑑みてなされたもので、画素回路の簡素化により表示装置の高精細化を可能にする表示装置およびその駆動方法を提供することを一般的な目的とする。
【００１８】
特に好ましくは、製造工程を複雑にすることなく画素回路の簡素化を図ることのできる仕組みを提供することを目的とする。
【００１９】
また、特に好ましくは、画素回路の簡素化を図りつつ、画素回路を駆動する動作が画質に与える影響を緩和する（特に輝度ムラを抑制する）ことのできる仕組みを提供することを目的とする。
【００２０】
また、画素回路の簡素化に当たっては、素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの制御入力端（ゲート端が典型例）と出力端（ソース端が典型例）の間に接続された保持容量、駆動トランジスタの出力端に接続された電気光学素子、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。
【００２２】
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端（ソース端が典型例）に信号電位を取り込み、その出力端（ドレイン端が典型例）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。
【００２３】
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。
【００２４】
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線との間に配することがある。
【００２５】
このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。
【００２６】
また、画素回路を駆動するための周辺部には、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および書込走査部での線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部を具備する制御部を設ける。
【００２７】
また、制御部には、書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号がサンプリングトランジスタに供給されるように制御する水平駆動部を設ける。
【００２８】
ここで、好ましくは、制御部は、駆動電流を電気光学素子に流すために使用される第１電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位がサンプリングトランジスタに供給されている時間帯でサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。
【００２９】
この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。
【００３０】
また、さらに好ましくは、制御部は、閾値補正動作に先立って、第２電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつサンプリングトランジスタの入力端（ソース端が典型例）に基準電位が供給されている時間帯でサンプリングトランジスタを導通させて駆動トランジスタの制御入力端を基準電位に設定しかつ出力端を第２電位に設定する閾値補正用の準備動作（放電動作や初期化動作）を実行するように制御する。
【００３１】
さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第１電位に対応する電圧が供給され、サンプリングトランジスタに基準電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。
【００３２】
この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。
【００３３】
さらに好ましくは、制御部は、保持容量に信号電位が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動させるブートストラップ動作を可能にし、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。
【００３４】
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、駆動走査部から供給される走査駆動パルスに基づいて、駆動電流を電気光学素子に流すために使用される第１電位と第１電位とは異なる第２電位とを切り替えて駆動トランジスタの電源供給端に供給することで、駆動トランジスタに流れる駆動電流に起因する駆動トランジスタの電源供給端での第１電位に対する電圧降下を抑制する電源電位変動抑制部を画素回路側に設ける。
【００３５】
電源電位変動抑制部の構成としては、たとえば、駆動走査部から供給される走査駆動パルスに基づいて、駆動電流を電気光学素子に流すために使用される第１電位用の供給端からの第１電位と、第１電位とは異なる第２電位用の供給端からの第２電位とを切り替えて駆動トランジスタの電源供給端に供給する電源電圧切替部を、駆動走査部の出力と駆動トランジスタの電源供給端との間に設ける。
【００３６】
駆動トランジスタの電源供給端を第１電位と第２電位とで切り替える仕組みを採るに当たり、駆動走査部から出力される行方向の走査線そのものが駆動トランジスタに対しての電源供給能力を持つようにするのではなく、行方向の走査線は書込走査部での線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスの伝送用の駆動走査線として使うようにし、走査駆動パルスに基づいて第１電位と第２電位とを切り替えて駆動トランジスタの電源供給端に供給する電源電圧切替部を画素回路側に設けるのである。
【００３７】
駆動走査部から出力される行方向の走査線を、電源供給能力の不要な駆動走査線にすれば、その駆動走査線には駆動電流を流す必要がないので、駆動走査部から出力される行方向の走査線を電源供給能力の必要な電源供給線とした場合に生じる様々な問題点を解消できるようになる。
【００３８】
好ましくは、電源電圧切替部は、インバータ構成のバッファ回路で組むと、回路構成をコンパクトにできる。
【００３９】
この電源電圧切替部は、１つの画素回路に対して１つを配置する態様としてもよいし、複数の画素回路に対して１つを配置する態様としてもよい。要するに、１つの電源電圧切替部が担当する画素回路の数は、１以上で、かつ１行分の全画素未満である。好ましくは１行分の全画素に対して１／１０以下、さらに好ましくは１行分の全画素に対して１／１００以下とするとよい。少なければ少ないほど１つの電源電圧切替部に流れる画素回路の駆動電流（＝発光電流）の総和が少なくなる利点がある。
【発明の効果】
【００４０】
本発明の一実施形態によれば、駆動走査部から供給される走査駆動パルスに基づいて、第１電位と第２電位とを切り替えて駆動トランジスタの電源供給端に供給することで駆動トランジスタに流れる駆動電流に起因する駆動トランジスタの電源供給端での第１電位に対する電圧降下を抑制する電源電位変動抑制部を画素回路側に設けた。
【００４１】
駆動走査部から出力される行方向の走査線を電源供給能力の不要な駆動走査線にすることで、その駆動走査線には駆動電流を流す必要がなく、駆動走査部から出力される行方向の走査線を電源供給能力の必要な電源供給線とした場合に生じる問題点が解消される。
【００４２】
たとえば、駆動走査線には大電流が流れないので、その配線は低抵抗であることが要求されないので、低抵抗であることが求められる映像信号線と交差することになるこの駆動走査線を、映像信号線が配される配線層とは別の配線層に敷設できる。これにより、駆動走査部から出力される行方向の駆動走査線と水平駆動部から出力される列方向の映像信号線とが、同一の配線層内で交差することは起きず、これら各配線の製造に当たり、製造工程を複雑にすることはない。
【００４３】
また、駆動走査線には大電流が流れないので、配線抵抗によって、駆動走査部から遠い側と近い側で駆動トランジスタの電源電圧が異なることに起因する輝度ムラの一例であるシェーディングを防止でき良好な画質の画像を得ることができる。
【００４４】
また、電源電位変動抑制部として、１つもしくは複数（ただし１行内の全てではない）の画素回路に対して、駆動走査部から供給される走査駆動パルスに基づいて、第１電位と第２電位用とを切り替えて駆動トランジスタの電源供給端に供給する電源電圧切替部を設けると、駆動走査部から出力される行方向の走査線を電源供給能力の必要な電源供給線とした場合に比べて、１つの電源電圧切替部やその出力と各画素回路とを接続する電源供給線に流れる駆動電流（＝発光電流）の総和が少なくなる。その結果、信号電位に起因して駆動トランジスタのドレイン端の第１電位に対する電圧降下の発生を防止でき、表示パターンによって生じ得る輝度ムラの一例である横クロストークが防止でき良好な画質の画像を得ることができる。
【００４５】
また、有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能や電気光学素子の経時変動補正機能（ブートストラップ動作）を備えるようにすれば、さらに高品位の画質を得ることができる。
【００４６】
閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。また、発光時における保持容量のブートストラップ動作により電気光学素子の電流−電圧特性が経時変動しても駆動トランジスタの制御入力端と出力端の電位差がブートストラップした保持容量により一定に保たれるため、常に一定の発光輝度を保つことができるからである。
【００４７】
ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、閾値補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。
【００４８】
結果として、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できる。
【００４９】
素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。
【発明を実施するための最良の形態】
【００５０】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００５１】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００５２】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。
【００５３】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００５４】
なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００５５】
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００５６】
垂直駆動部１０３と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。
【００５７】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。
【００５８】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００５９】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００６０】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００６１】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００６２】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００６３】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WSと映像信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００６４】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源走査用のパルス（本実施形態では電源走査パルスDS）で駆動されるｎ行分の電源走査線１０５DS_1〜１０５DS_nが画素行ごとに配線される。なお、本実施形態で参照する第２比較例では、電源走査パルスDSを電源駆動パルスDSL に置き換え、電源走査線１０５DSを電源供給線１０５DSL に置き換える。
【００６５】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００６６】
本実施形態の有機ＥＬ表示装置１においては、線順次駆動のみが可能になっており、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は線順次で（つまり行単位で）画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。
【００６７】
たとえば、水平駆動部１０６は、線順次駆動に対応するため、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００６８】
垂直駆動部１０３の各部は、線順次駆動に対応するため、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００６９】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００７０】
＜画素回路＞
図２は、本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、図２に示した第１比較例の画素回路Ｐの動作を説明するタイミングチャートである。また、図４は、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性ばらつきが駆動電流Ｉdsに与える影響を説明する図であり、図４Ａは、その改善手法の概念を説明する図である。
【００７１】
また、図５は、本実施形態の画素回路Ｐに対する第２比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００７２】
詳細は後述するが、本実施形態の画素回路Ｐは、基本的には、図５に示す第２比較例と同様の仕組みを採り、この第２比較例の画素回路Ｐに対して電源電圧の供給形式に関する変形を加えている。後述する本実施形態の画素回路Ｐを駆動するに当たっての基本的な制御動作は、第２比較例と同様である。このため先ず、本実施形態の画素回路Ｐのベースとなる第２比較例の画素回路Ｐの構成や動作について詳しく説明する。
【００７３】
第２比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【００７４】
ｐチャネル型のトランジスタではなく、ｎチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
【００７５】
駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。
【００７６】
＜比較例の画素回路：第１例＞
先ず、第２比較例の画素回路Ｐの特徴を説明する上での比較例として、図２に示す第１比較例の画素回路Ｐについて説明する。第１比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第２比較例の有機ＥＬ表示装置１と称する。
【００７７】
第１比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で本実施形態と同じであるが、有機ＥＬ素子１２７の経時劣化による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。
【００７８】
具体的には、画素回路Ｐは、それぞれｎチャネル型の駆動トランジスタ１２１およびサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７とを有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００７９】
駆動トランジスタ１２１は、ドレイン端Ｄが第１電源電位を供給する電源供給線DSL に接続され、ソース端（出力端）Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【００８０】
サンプリングトランジスタ１２５は、ソース端Ｓが映像信号線HSに接続され、ドレイン端（電源供給端）Ｄは駆動トランジスタ１２１のゲート端（制御入力端）Ｇに接続され、その接続点と第２電源電位を供給する基準線との間に保持容量１２０が設けられている。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。第２電源電位を供給する基準線は、本構成では、図示のように、有機ＥＬ素子１２７用の基準電位を供給する接地配線Ｖcathと同じにしているが、別の電位を与える配線としてもよい。
【００８１】
なお、図示を割愛するが、発光期間を制御する発光制御トランジスタを追加した３ＴＲ型とする場合、たとえば、駆動トランジスタ１２１のソース端をｎチャネル型の発光制御トランジスタのドレイン端Ｄに接続し、発光制御トランジスタのソース端Ｓを有機ＥＬ素子１２７のアノード端に接続する。
【００８２】
このような画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄ側が第１電源電位に接続され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【００８３】
図２に示す第１比較例の画素回路Ｐの動作を説明する図３のタイミングチャートは、信号線HSから供給される映像信号Ｖsig の電位（以下、映像信号線電位とも称する）の内の有効期間の電位（信号電位と称する）をサンプリングし、発光素子の一例である有機ＥＬ素子１２７を発光状態にする動作を表している。
【００８４】
映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位にある時間帯（ｔ１〜ｔ４）に、書込走査線WSの電位が高レベルに遷移することで（ｔ２）、ｎチャネル型のサンプリングトランジスタ１２５はオン状態となり、信号線HSから供給される映像信号線電位を保持容量１２０に充電する。これにより駆動トランジスタ１２１のゲート端Ｇの電位（ゲート電位Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。そのため、有機ＥＬ素子１２７のアノード電位は上昇し発光を開始する。
【００８５】
この後、書込駆動パルスWSが低レベルに遷移すると（ｔ３）、保持容量１２０にその時点の映像信号線電位、つまり、映像信号Ｖsig の電位の内の有効期間の電位（信号電位）が保持される。これによって、駆動トランジスタ１２１のゲート電位Ｖｇが一定となり、発光輝度が次のフレーム（またはフィールド）まで一定に維持される。タイミングｔ２〜ｔ３が、映像信号Ｖsig のサンプリング期間となり、タイミングｔ３以降が保持期間となる。
【００８６】
ここで、第１比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。
【００８７】
ここで、一般的に、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御される。
【００８８】
【数１】
2008145647.tif 000003
【００８９】
＜有機ＥＬ素子のＩ−Ｖ特性＞
ここで、図４（１）に示す有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機ＥＬ素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。
【００９０】
第１比較例の画素回路Ｐでは、この経時劣化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、図２に示したソースフォロワ構成を持つ第１比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。
【００９１】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
【００９２】
発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００９３】
これに対して、詳細は後述するが、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能が、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。
【００９４】
もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【００９５】
＜駆動トランジスタのＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【００９６】
たとえば、図４（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【００９７】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図４（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００９８】
また、図４（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【００９９】
特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図４（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【０１００】
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、図４Ａの各図から理解されるように、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。
【０１０１】
＜閾値補正および移動度補正の概念＞
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスにより変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１０２】
たとえば、図４Ａの各図においては、駆動トランジスタ１２１の電流電圧特性を、横軸に信号電位Ｖinをとり、縦軸に駆動電流Ｉdsをとって、閾値電圧Ｖthが比較的低く移動度μが比較的大きい駆動トランジスタ１２１で構成された画素回路Ｐａ（実線のカーブ）と、逆に閾値電圧Ｖthが比較的高く移動度μが比較的小さい駆動トランジスタ１２１で構成された画素回路Ｐｂ（点線のカーブ）について、それぞれ特性カーブを挙げてある。
【０１０３】
図４Ａ（１）は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Ｐａおよび画素回路Ｐｂで閾値電圧Ｖthおよび移動度μの補正が全く実行されないため、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまう。したがって、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【０１０４】
図４Ａ（２）は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Ｐａと画素回路Ｐｂで閾値電圧Ｖthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Ｖinが高い領域（すなわち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調（同じ信号電位Ｖin）で、移動度μの大きい画素回路Ｐａの輝度（駆動電流Ｉds）は高く、移動度μの小さい画素回路Ｐｂの輝度は低くなる。
【０１０５】
図４Ａ（３）は閾値補正および移動度補正ともに実行する場合である。閾値電圧Ｖthおよび移動度μの相違は完全に補正され、その結果、画素回路Ｐａと画素回路ＰｂのＶin−Ｉds特性は一致する。したがって、全ての階調（信号電位Ｖin）で輝度（Ｉds）が同一レベルとなり、画面輝度の均一性（ユニフォーミティ）が顕著に改善される。
【０１０６】
図４Ａ（４）は、閾値補正および移動度補正ともに実行するものの、閾値電圧Ｖthの補正が不十分な場合である。たとえば、１回の閾値補正動作では駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を十分に保持容量１２０へ保持させることができない場合がその一例である。このときには、閾値電圧Ｖthの差が除去されないため、画素回路Ｐａと画素回路Ｐｂでは低階調の領域で輝度（駆動電流Ｉds）に差が出てしまう。よって、閾値電圧Ｖthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
【０１０７】
＜比較例の画素回路：第２例＞
図２に示す第１比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが図５に示す第２比較例の画素回路Ｐである。第２比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第２比較例の有機ＥＬ表示装置１と称する。
【０１０８】
第２比較例の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。
【０１０９】
また、２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができる。
【０１１０】
図２に示した第１比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【０１１１】
具体的には、第２比較例の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【０１１２】
駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。このカソード電位Ｖcathは、図２に示した第１比較例と同様に基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【０１１３】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。
【０１１４】
具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する電源電圧切替回路を具備している。第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分低い電位とする。
【０１１５】
具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、基準電位Ｖｏは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０１１６】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０１１７】
＜第２比較例の画素回路の動作＞
第２比較例（事実上、後述する本実施形態の画素回路Ｐも同様；以下駆動タイミングに関して同様）の画素回路Ｐにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、基本的には、図２に示した第１比較例の画素回路Ｐを駆動する場合と同じである。
【０１１８】
なお、第２比較例の画素回路Ｐにおける駆動タイミングは、映像信号Ｖsig の信号電位Ｖinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。
【０１１９】
駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０１２０】
垂直駆動部１０３は、電源供給線１０５DSL が第１電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０１２１】
第２比較例の画素回路Ｐにおける駆動タイミングとしては、垂直駆動部１０３は、映像信号Ｖsig の内の信号電位Ｖinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持する。
【０１２２】
このように、第２比較例の画素回路Ｐにおいて、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。
【０１２３】
この保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路Ｐごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路Ｐごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。
【０１２４】
好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSL が第２電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯で、書込駆動パルスWSをアクティブ（本例ではＨレベル）にしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSL を第１電位に設定する。
【０１２５】
こうすることで、駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏにセットしかつソース端Ｓを第２電位にセットしてから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することが可能になる。
【０１２６】
また、第２比較例の画素回路Ｐにおいては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位Ｖinにある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号電位Ｖsig を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を信号電位Ｖsig に加える。
【０１２７】
特に、第２比較例の画素回路Ｐにおける駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位にあり、かつ、映像信号Ｖsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の電位（信号線電位）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。
【０１２８】
正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。
【０１２９】
ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、１行内の全ての画素回路Ｐに対して書込駆動パルスWSは書込走査部１０４から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部１０４から遠い画素回路Ｐ（遠側画素と称する）の方が書込走査部１０４から近い画素回路Ｐ（近側画素と称する）よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部１０６からの距離が同じであるので、波形に差がない。
【０１３０】
よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。
【０１３１】
また、サンプリングトランジスタ１２５によって最終的に保持容量１２０にサンプリングされる信号電位（サンプリング電位）は、ちょうどサンプリングトランジスタ１２５がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位Ｖinとなり差は生じない。
【０１３２】
このように、第２比較例の画素回路Ｐにおける駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、本実施形態の有機ＥＬ表示装置１は、画面の左右で輝度差が現れることがなく、シェーディングは抑制され良好な画質の表示装置を実現できる。
【０１３３】
また、画面の上下方向について考察した場合、書込駆動パルスWSは、画面の上側の画素回路Ｐ（上側画素と称する）と画面の下側の画素回路Ｐ（下側画素と称する）とで同じ位置をとっているため、書込駆動パルスWSの波形（走査線電位波形）には差はない。一方、１列内の全ての画素回路Ｐに対して映像信号Ｖsig は水平駆動部１０６から映像信号線１０６HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部１０６から遠い遠側画素の方が水平駆動部１０６から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。
【０１３４】
しかしながら、映像信号線１０６HSに現れる信号電位波形が遅延しても、映像信号線１０６HSが信号電位（映像信号Ｖsig の有効期間の電位）にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を実現できる。
【０１３５】
また、第２比較例の画素回路Ｐにおいては、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig の信号電位Ｖinが保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す。
【０１３６】
駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。
【０１３７】
＜タイミングチャート＞
図６は、図５に示した第２比較例の画素回路Ｐに関する駆動タイミングの一例として、線順次方式で信号電位Ｖinの情報を保持容量１２０に書き込む際の動作を説明するタイミングチャートである。また、図６Ｂ〜図６Ｉは、図６に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。
【０１３８】
図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。
【０１３９】
基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図６における各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。
【０１４０】
また、第２比較例の画素回路Ｐにおける駆動タイミングでは、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある期間を１水平期間の前半部とし、有効期間である信号電位Ｖinにある期間を１水平期間の後半部とする。
【０１４１】
ここでは、閾値補正動作を１回のみ実行する事例で説明するが、このことは必須ではない。１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。
【０１４２】
なお、閾値補正動作を複数回実行する場合に、１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号電位Ｖinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖcc_Lにセットし、また駆動トランジスタ１２１のゲートを基準電位Ｖinにセットし、さらにソース電位を第２電位Ｖcc_Lにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖcc_Hにある状態でかつ映像信号線１０６HSが基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。
【０１４３】
必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖcc_Lの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。すなわち、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。
【０１４４】
ある行（ここでは第１行目とする）について、タイミングｔ１１以前の前フィールドの発光期間Ｂでは、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第１電位Ｖcc_Hにある。
【０１４５】
したがって、図６Ｂに示すように、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、全画素共通の接地配線Ｖcath（GND ）に流れ込むことで、有機ＥＬ素子１２７が発光状態にある。
【０１４６】
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、書込駆動パルスWSがインアクティブＬにある状態で、１行目の電源供給線１０５DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第１電位Ｖcc_Hから低電位側の第２電位Ｖcc_Lに切り替える（ｔ１１_1：図６Ｃを参照）。
【０１４７】
このタイミング（ｔ１１_1）は、図６に示す態様では、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内としている。たとえば、１行目については、タイミングｔ１５Ｖ〜ｔ１３Ｖの範囲内である。ただし、このことは必須ではなく、映像信号Ｖsig が非効期間の基準電位Ｖｏにあるときにしてもよい。１行目については、タイミングｔ１３Ｖ〜ｔ１５Ｖの範囲内とすればよい。
【０１４８】
次に、書込走査部１０４は、電源供給線１０５DSL_1 が第２電位Ｖcc_Lにある状態のままで、書込駆動パルスWSをアクティブＨに切り替える（ｔ１３Ｗ）。このタイミング（ｔ１３Ｗ）は、直前の水平期間における映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わり（ｔ１５Ｖ）、その後に、当該水平期間における映像信号Ｖsig の有効期間の信号電位Ｖinから非有効期間である基準電位Ｖｏに切り替わるタイミング（ｔ１３Ｖ）と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブＬに切り替えるタイミング（ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わるタイミング（ｔ１５Ｖ）と同じかそれよりも少し前のタイミングにする。
【０１４９】
つまり、好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ１３Ｗ〜ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある時間帯（ｔ１３Ｖ〜ｔ１５Ｖ）内とする。これは、電源供給線１０５DSL が第１電位Ｖcc_Hにある状態のときで映像信号Ｖsig が信号電位Ｖinにあるときに書込駆動パルスWSをアクティブＨにすると信号電位Ｖinの保持容量１２０へのサンプリング動作（信号電位の書込み動作）がなされてしまい、閾値補正動作としては不都合が生じるからである。
【０１５０】
タイミングｔ１１_1〜ｔ１３Ｗ（放電期間Ｃと称する）では、電源供給線１０５DSL の電位は第２電位Ｖcc_Lまで放電され、さらに駆動トランジスタ１２１のソース電位Ｖｓは第２電位Ｖcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動する。
【０１５１】
電源供給線１０５DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線１０５DSL を高電位Ｖcc_Hから低電位Ｖcc_Lに切り替えるとよい。この放電期間Ｃ（ｔ１１_1〜ｔ１３Ｗ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【０１５２】
電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにしたままで、書込駆動パルスWSをアクティブＨに切り替えると（ｔ１３Ｗ）、図６Ｄに示すように、サンプリングトランジスタ１２５が導通状態になる。
【０１５３】
このとき、映像信号線１０６HSは基準電位Ｖｏにある。したがって、駆動トランジスタ１２１のゲート電位Ｖｇは導通したサンプリングトランジスタ１２５を通じて映像信号線１０６HSの基準電位Ｖｏとなる。これと同時に、駆動トランジスタ１２１がオンすることで、駆動トランジスタ１２１のソース電位Ｖｓは即座に低電位側の第２電位Ｖcc_Lに固定される。
【０１５４】
つまり、電源供給線１０５DSL の電位が高電位側の第１電位Ｖcc_Hから映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lにあることで、駆動トランジスタ１２１のソース電位Ｖｓが映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lに初期化（リセット）される。このようにして、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第１電位Ｖcc_Hにするまでの期間（ｔ１３Ｗ〜ｔ１４_1）が、初期化期間Ｄとなる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０１５５】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hに切り替える（ｔ１４_1）。駆動走査部１０５は、それ以降は、次のフレーム（あるいはフィールド）の処理まで、電源供給線１０５DSL の電位を第１電位Ｖcc_Hに保持しておく。
【０１５６】
これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する閾値補正期間Ｅに入る。この閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５Ｗ）まで継続する。
【０１５７】
タイミング（ｔ１４_1）以降の閾値補正期間Ｅでは、図６Ｅに示すように、電源供給線１０５DSL の電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。
【０１５８】
すなわち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１５９】
なお、閾値補正期間Ｅでは、ドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように共通接地配線cathの電位Ｖcathを設定しておく。
【０１６０】
有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１６１】
この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１６２】
ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３Ｗ）（詳しくはその後に電源駆動パルスDSL を第１電位Ｖcc_Hに戻した時点ｔ１４）からインアクティブＬに戻すタイミング（ｔ１５Ｗ）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。
【０１６３】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。これにより、タイミングｔ１５Ｗ〜ｔ１５Ｖにおいては、図６Ｆに示すように、映像信号線１０６HSが基準電位Ｖｏにある状態で、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１６４】
この後、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号電位Ｖinの書込み期間（サンプリング期間とも称する）とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。
【０１６５】
この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第２比較例の画素回路Ｐにおける駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
【０１６６】
具体的には、先ず、書込駆動パルスWSをインアクティブＬに切り替えた後（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。こうすることで、図６Ｇに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態とされた状態で、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブＨにするタイミング（ｔ１６_1）まで期間を書込み＆移動度補正準備期間Ｇと称する。
【０１６７】
次に、電源供給線１０５DSL の電位を第１電位Ｖcc_Hにし、かつ、映像信号線１０６HSの電位を信号電位Ｖinに保持したままで、書込走査部１０４は、書込駆動パルスWSをアクティブＨに切り替え（ｔ１６_1）、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替えるタイミング（ｔ１８_1）までの間での適当なタイミングで、つまり、映像信号線１０６HSが信号電位Ｖinにある時間帯での適当なとき、インアクティブＬに切り替える（ｔ１７_1）。この書込駆動パルスWSがアクティブＨにある期間（ｔ１６_1〜ｔ１７_1）を、サンプリング期間＆移動度補正期間Ｈと称する。
【０１６８】
これにより、図６Ｈに示すように、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位Ｖinにある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、サンプリング期間＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig の信号電位Ｖinに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１６９】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖｏ−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０１７０】
図６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin−ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０１７１】
このようにして、第２比較例の画素回路Ｐにおける駆動タイミングでは、サンプリング期間＆移動度補正期間Ｈ（ｔ１６〜ｔ１７）において、映像信号Ｖsig における信号電位Ｖinのサンプリングと移動度μを補正する負帰還量（移動度補正パラメータ）ΔＶの調整が行なわれる。書込走査部１０４は、サンプリング期間＆移動度補正期間Ｈの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０１７２】
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、ドレイン電流Ｉdsの取り出し時間すなわちサンプリング期間＆移動度補正期間Ｈに依存しており、この期間を長くとる程、負帰還量が大きくなる。負帰還量ΔＶはΔＶ＝Ｉds・Ｃel／ｔである。
【０１７３】
この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きい程、負帰還量ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、負帰還量ΔＶは小さくなる。このように、負帰還量ΔＶは駆動電流Ｉdsに応じて決まる。
【０１７４】
また、信号電位Ｖinが大きいほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、サンプリング期間＆移動度補正期間Ｈは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、サンプリング期間＆移動度補正期間Ｈは長めに設定するのがよい。
【０１７５】
また、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素回路Ｐごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素回路Ｐごとの移動度μのばらつきを補正することができる。つまり、信号電位Ｖinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路Ｐごとの移動度μのばらつきを取り除くことができる。
【０１７６】
このようにして、第２比較例の画素回路Ｐにおける駆動タイミングでは、サンプリング期間＆移動度補正期間Ｈにて、信号電位Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。もちろん、負帰還量ΔＶはサンプリング期間＆移動度補正期間Ｈの時間幅を調整することで最適化可能である。
【０１７７】
次に、書込走査部１０４は、映像信号線１０６HSの電位が信号電位Ｖinにある状態で、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。これにより、図６Ｉに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間Ｉに進む。水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSへの映像信号Ｖsig の信号電位Ｖinの供給を停止して基準電位Ｖｏに戻す（ｔ１８_1）。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０１７８】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。
【０１７９】
このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０１８０】
駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２）のように表すことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【０１８１】
【数２】
2008145647.tif 000004
【０１８２】
この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０１８３】
その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１８４】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。
【０１８５】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。
【０１８６】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過とともに、ノードＮＤ１２１の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に“Ｖin−ΔＶ＋Ｖth”で一定に維持される。
【０１８７】
駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
【０１８８】
このような、有機ＥＬ素子１２７の特性変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作（保持容量１２０の効果による動作）をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０１８９】
つまり、第２比較例の画素回路Ｐとそれを駆動する駆動タイミングでは、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路が構成され、ブートストラップ動作が機能するようになっているのである。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり輝度が変化することはない。
【０１９０】
また、第２比較例の画素回路Ｐとそれを駆動する駆動タイミングでは、駆動トランジスタ１２１の閾値電圧Ｖthを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である閾値補正回路が構成され閾値補正動作が機能するようになっている。駆動トランジスタ１２１の閾値電圧Ｖthを反映させたゲート・ソース間電位Ｖgsとして、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができる。
【０１９１】
特に、図示を割愛しているが、１回の閾値補正動作の処理サイクルを１水平期間とし、複数回に亘って閾値補正動作を繰り返すようにすれば、確実に閾値電圧Ｖthを保持容量１２０に保持させることができる。閾値電圧Ｖthの画素間差が確実に除去され、階調に拘らず閾値電圧Ｖthのばらつきに起因する輝度ムラを抑制できる。
【０１９２】
これに対して、閾値補正動作を１回にするなど閾値電圧Ｖthの補正が不十分な場合は、つまり閾値電圧Ｖthが保持容量１２０に保持されていない場合には、異なる画素回路Ｐの間で、低階調の領域では輝度（駆動電流Ｉds）に差が出てしまう。よって閾値電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。
【０１９３】
加えて、第２比較例の画素回路Ｐにおける駆動タイミングでは、サンプリングトランジスタ１２５による信号電位Ｖinの保持容量１２０への書込み動作と連動して駆動トランジスタ１２１の移動度μを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である移動度補正回路が構成され移動度補正動作が機能するようになっている。駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができる。
【０１９４】
つまり、第２比較例の画素回路Ｐは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１９５】
ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾値電圧Ｖthや移動度μのばらつきの影響を受けることがないし、有機ＥＬ素子１２７の経時劣化の影響も受けない。入力される信号電位Ｖinに対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１９６】
また、第２比較例の画素回路Ｐは、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。
【０１９７】
また、駆動トランジスタ１２１およびその周辺部のサンプリングトランジスタ１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
【０１９８】
＜＜電源駆動パルスDSL による制御方式＞＞
次に、駆動トランジスタ１２１のドレイン端Ｄを電源駆動パルスDSL で駆動する、つまり第１電位Ｖcc_Hと第２電位Ｖcc_Lとで切り替わる電源電圧で駆動する制御方式の側面から、本実施形態の有機ＥＬ表示装置１について説明する。
【０１９９】
＜駆動走査部の出力回路と電源供給線の配線抵抗＞
図７は、第２比較例の画素回路Ｐを駆動するドライブスキャナとして機能する駆動走査部１０５の出力回路と電源供給線１０５DSL の配線抵抗の分布を説明する図である。図示のように、駆動走査部１０５は、閾値補正動作を実行しつつ表示を行なうべく、各行の電源供給線１０５DSL に第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替えて駆動トランジスタ１２１のドレイン端Ｄに２種類の電源電圧を切り替えて供給するようになっている。このため、電源供給線１０５DSL と接続される部分には、十分な駆動能力を持つ出力回路４００を備える。図では、１行分の出力回路４００のみを示しているが、電源供給線１０５DSL ごとに出力回路４００が設けられる。図示を割愛するが、駆動走査部１０５には、表示パネル部１００の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第１電位Ｖcc_Hと第２電位Ｖcc_Lとが供給されるようになっている。
【０２００】
出力回路４００は、一例として、ｐチャネル型のトランジスタ（ｐ型トランジスタ）４０２と、ｎチャネル型のトランジスタ（ｎ型トランジスタ）４０４とを、第１電位Ｖcc_H用の供給端４００Ｈと第２電位Ｖcc_L用の供給端４００Ｌとの間に直列に配置した構成となっている。
【０２０１】
ｐ型トランジスタ４０２のソース端Ｓは第１電位Ｖcc_H用の供給端４００Ｈに接続され、ｎ型トランジスタ４０４のソース端Ｓは第２電位Ｖcc_L用の供給端４００Ｌに接続されている。ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ドレイン端Ｄを共通に接続し、その接続点を電源供給線１０５DSL に接続している。全体としては、ＣＭＯＳインバータを構成している。ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ゲート端Ｇを共通に接続し、その接続点にアクティブＬの電源走査パルスNDS を供給する。
【０２０２】
電源走査パルスNDS がアクティブＬのときにはｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ４０２がオンするので第１電位Ｖcc_Hが電源供給線１０５DSL に供給される一方、電源走査パルスNDS がインアクティブＨのときにはｐ型トランジスタ４０２がオフするとともにｎ型トランジスタ４０４がオンするので第２電位Ｖcc_Lが電源供給線１０５DSL に供給される。この動作から分かるように出力回路４００は電源電圧切替回路として機能している。なお、個別部品で構成可能な電源回路とは異なり、出力回路４００は集積回路として構成することになり、出力回路４００（ｐ型トランジスタ４０２およびｎ型トランジスタ４０４）の出力インピーダンスは、素子構成上、どうしても十分に小さくできない事情がある。
【０２０３】
また、画面の左右方向（行方向）について考察した場合、１行内の全ての画素回路Ｐに対して電源駆動パルスＤＳＬは駆動走査部１０５から共通に供給されるので、各画素回路Ｐは、電源供給線１０５DSL がその長さ方向に分布して持つ配線抵抗Ｒを介して駆動走査部１０５と接続されることになる。図７に示す例では、駆動走査部１０５から近い画素回路Ｐ（近側画素と称する）である画素回路Ｐ_mでは、配線抵抗Ｒ_mを介して駆動走査部１０５と接続されるのに対して、駆動走査部１０５から遠い画素回路Ｐ（遠側画素と称する）である画素回路Ｐ_1では、配線抵抗Ｒ_m，…，Ｒ_2，Ｒ_1を介して駆動走査部１０５と接続されることになる。
【０２０４】
＜発光時の駆動走査部出力回路と画素回路の動作＞
図８は、有機ＥＬ素子１２７の発光期間における駆動走査部１０５の出力回路と画素回路Ｐの動作を説明する図である。
【０２０５】
有機ＥＬ素子１２７の発光期間においては、電源走査パルスNDS がアクティブＬとなり、ｎ型トランジスタ４０４がオフするとともにｐ型トランジスタ４０２がオンことで、第１電位Ｖcc_Hが電源供給線１０５DSL に供給される。これにより、その行の全ての画素回路Ｐの駆動トランジスタ１２１に流れる駆動電流Ｉds（＝有機ＥＬ素子１２７の発光電流Ｉel）がｐ型トランジスタ４０２に流れる。
【０２０６】
＜問題点１：電源供給線の配線抵抗とシェーディング＞
ここで、画面の左右方向（行方向）について考察した場合、電源供給線１０５DSL の長手方向における各位置の実際の電圧Ｖ105DSL、すなわち各画素回路Ｐの駆動トランジスタ１２１のドレイン端Ｄの実際の電圧Ｖ121Dは、電源供給線１０５DSL がその長さ方向に分布して持つ配線抵抗Ｒにより、第１電位Ｖcc_Hではなく、第１電位Ｖcc_Hよりも下がった電位となってしまう。つまり、ドレイン端Ｄの実際の電圧Ｖ121Dは、電源供給線１０５DSL の配線抵抗の距離依存の影響を受けてしまう。
【０２０７】
駆動走査部１０５から近い近側画素と駆動走査部１０５から近い近側画素とでは、駆動走査部１０５との間の配線抵抗Ｒの値（総和値）が異なることになるので、信号電位Ｖinが同じであっても、その配線抵抗Ｒの影響で近側よりも遠側の方が電圧降下量が大きくなり、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dが列ごとに異なり、輝度ムラ（特にシェーディングと称する）が起こってしまう。
【０２０８】
具体的には、式（３）に示すように、各列の駆動トランジスタ１２１（有機ＥＬ素子１２７）に流れる駆動電流Ｉdsの総和Ｉds_Sum（＝Ｉds_1＋Ｉds_2＋…＋Ｉds_m）や発光電流Ｉelの総和Ｉel_Sum（＝Ｉel_1＋Ｉel_2＋…＋Ｉel_m）と駆動走査部１０５から対象とする画素回路Ｐまでの配線抵抗Ｒの総和ＲSum の積の分を第１電位Ｖcc_Hから差し引いた値となってしまう。
【０２０９】
【数３】
2008145647.tif 000005
【０２１０】
画素回路Ｐは、通常、ｎ型の駆動トランジスタ１２１を飽和状態で動作させて有機ＥＬ素子１２７を定電流駆動するようにしているため、駆動トランジスタ１２１のドレイン端Ｄに供給される電源電圧が変動しても、駆動トランジスタ１２１が飽和領域で動作している限りは駆動電流Ｉdsに影響はないはずである。
【０２１１】
しかしながら、行方向において、駆動走査部１０５からの距離の相違による電源供給線１０５DSL の配線抵抗Ｒの値ＲSum の相違が存在することで列ごとに駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dが異なると、駆動トランジスタ１２１が飽和領域で動作していても、実際には、アーリー効果のために、駆動トランジスタ１２１の実際の動作点が変動し、少しずつ駆動電流Ｉds_1，Ｉds_2，…，Ｉds_mに相違が生じる（Ｉds_1＜Ｉds_2＜…＜Ｉds_m）。その結果、行方向において信号電位Ｖinが同じであっても、遠側画素の方が近側画素よりも駆動電流Ｉdsや発光電流Ｉelが小さくなり、輝度ムラの一例であるシェーディングとして視認されてしまう。
【０２１２】
＜問題点２：黒ウインドウパターン表示時＞
また、画面の上下方向（列方向）について考察した場合、電源供給線１０５DSL の実際の電位Ｖ105DSLは、出力回路４００を構成するｐ型トランジスタ４０２のオン抵抗Ｒon_Pにより、第１電位Ｖcc_Hではなく、第１電位Ｖcc_Hよりも下がった電位となってしまう。表示パターンに応じて行ごとに電流総和Ｉds_Sum，Ｉel_Sumが異なると、出力回路４００の出力インピーダンス（前例ではｐ型トランジスタ４０２のオン抵抗Ｒon_P）の影響で電源供給線１０５DSL の電圧Ｖ105DSLが行ごとに異なり、列方向において信号電位Ｖinが同じであっても、輝度ムラの一例である横クロストークが起こってしまう。
【０２１３】
具体的には、式（４）に示すように、各行の駆動トランジスタ１２１（有機ＥＬ素子１２７）に流れる駆動電流Ｉdsの総和Ｉds_Sum（＝Ｉds_1＋Ｉds_2＋…＋Ｉds_m）や発光電流Ｉelの総和Ｉel_Sum（＝Ｉel_1＋Ｉel_2＋…＋Ｉel_m）とｐ型トランジスタ４０２のオン抵抗Ｒon_Pの積の分を第１電位Ｖcc_Hから差し引いた値となってしまう。その影響で、駆動トランジスタ１２１の動作点が変動し、列方向において信号電位Ｖinが同じであっても駆動電流Ｉdsが異なることで列方向にシェーディングに似通った輝度ムラが生じてしまい、ウインドウパターン表示時には横クロストークとして視認されてしまう。この点について、図９，図１０を参照して詳しく説明する。
【０２１４】
【数４】
2008145647.tif 000006
【０２１５】
図９は、駆動トランジスタ１２１のドレイン端Ｄを電源駆動パルスDSL で駆動する、つまり第１電位Ｖcc_Hと第２電位Ｖcc_Lとで切り替わる電源電圧で駆動する制御方式とする場合に生じ得る輝度ムラ（特に横クロストーク）の問題点を具体的に説明する図（その１）である。
【０２１６】
ここでは、黒ウインドウパターンBWを表示したときに、画面とラインごとの動作を説明している。具体的には、画面の上部と下部に全白が表示される行を配し、画面中央部の黒が表示される行では、１水平期間における中央部の黒の表示期間とその左右に配される白の表示期間とが１：１となる５０％表示をしたときの場合を示している。
【０２１７】
この場合、ラインごとにｐ型トランジスタ４０２に流れる電流値は、画面の上部と下部に全白が表示される行と画面中央部の黒が表示される行とで異なってしまい、電源回路とは異なり駆動走査部１０５の出力回路４００の出力インピーダンスを十分に小さくできない結果、電源供給線１０５DSL の実際の電位Ｖ105DSLも、画面の上部と下部に全白が表示される行（以下１００％表示の行と称する）と、画面中央部の白と黒が表示される行（以下５０％表示の行と称する）で異なってしまう。
【０２１８】
具体的には、式（５−１）に示すように、１００％表示の行の発光電流Ｉelの総和Ｉel_Sum100 と５０％表示の行の発光電流Ｉelの総和Ｉel_Sum50とでは２倍の差が生じる。このため、式（５−２），式（５−３）に示すように、１００％表示の行の電位Ｖ105DSL100 と５０％表示の行の電位Ｖ105DSL50との間には、その電流差に応じた電圧降下量の差が生じ、結果的に、１００％表示の行であるのか５０％表示の行であるのかによって、電源供給線１０５DSL の実際の第１電位Ｖcc_H（ここではＶ105DSLとする）が異なることとなる。表示パターンに応じて駆動トランジスタ１２１のドレイン端Ｄの実際の電圧Ｖ121Dが行単位で変動することになるのである。
【０２１９】
【数５】
2008145647.tif 000007
【０２２０】
＜問題点３：黒ウインドウパターン表示時＞
図１０は、図９に示したように、１００％表示の行と５０％表示の行とで（つまり表示パターンによって）電源供給線１０５DSL の電圧Ｖ105DSL100 と電圧Ｖ105DSL50とが異なることに起因する駆動トランジスタ１２１の駆動電流Ｉdsや有機ＥＬ素子１２７の発光電流Ｉelに与える問題点（特に横クロストーク）を具体的に説明する図（その２）である。
【０２２１】
画素回路Ｐは、通常、ｎ型の駆動トランジスタ１２１を飽和状態で動作させて有機ＥＬ素子１２７を定電流駆動するようにしているため、駆動トランジスタ１２１のドレイン端Ｄに供給される電源電圧が変動しても、駆動トランジスタ１２１が飽和領域で動作している限りは駆動電流Ｉdsに影響はないはずである。
【０２２２】
しかしながら、列方向において、実際の発光電流Ｉel_Sum100，Ｉel_Sum50 の相違によってｐ型トランジスタ４０２のドレイン・ソース間の電圧Ｖdsに相違が生じることで行ごとに駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dが異なると、駆動トランジスタ１２１が飽和領域で動作していても、実際には、図１０（Ａ）に示すように、アーリー効果のために、１００％表示の行と５０％表示の行とで、僅かに駆動電流Ｉds_100 ，Ｉds_50に相違が生じる（Ｉds_100 ＜Ｉds_50）。
【０２２３】
５０％表示の行（黒ウインドウが表示されているライン）と１００％表示の行（黒ウインドウが表示されていないライン）とでは、第１電位Ｖcc_HがＶ105DSL50，Ｖ105DSL100 で異なり、その結果、５０％表示の行では、黒表示部すなわち黒が表示されているカラム（列）と白表示部すなわち黒が表示されていないカラム（列）とでは僅かに駆動電流Ｉdsが変動する。５０％表示の行における白表示部の駆動電流ＩdsW_100 と５０％表示の行における白表示部の駆動電流ＩdsW_50との間に僅かの差が生じることになる。
【０２２４】
具体的には、図１０（Ｂ）に示すように、１００％表示の行の発光電流Ｉelの総和Ｉel_Sum100 は、概ね、５０％表示の行に対して２倍となっているので、第１電位Ｖcc_Hに対する電圧降下が５０％表示の行よりも大きく、その結果、各画素回路Ｐの駆動電流Ｉds_1，…，Ｉds_mや発光電流Ｉel_1，…，Ｉel_mは、理想の電流値に対して僅かに減少するし、その減少の度合いが５０％表示の行よりも大きい。もちろん、その総和Ｉds_Sum100 ，Ｉel_Sum100 も僅かに減少するし、その減少の度合いが５０％表示の行よりも大きい。
【０２２５】
したがって、図１０（Ｃ）に示すように、同じ大きさの信号電位Ｖinに基づく白表示部であっても、１００％表示の行では、理想的な動作電流での発光輝度に対して僅かに暗くなるし、その輝度減少の度合いが５０％表示の行よりも大きい。１００％表示の行の白表示部の表示の方が、５０％表示の行の黒表示部分の左右に表示される白表示部よりも輝度減少の度合いが大きくより暗くなるので、表示画像上では、横クロストークとして視認される。なお、図１０（Ｃ）では、各白表示部における黒ドットの密度の相違で、輝度減少の相違を示している。
【０２２６】
＜問題点４：電源供給線と映像信号線の配線プロセス＞
図１１は、電源供給線１０５DSL と映像信号線１０６HSの配線プロセスの側面からの問題点を説明する図である。ここでは、一般的なＴＦＴの断面構造を示している。
【０２２７】
図１１（Ａ）に示すように、配線を形成する際に用いられるのは、半導体基板側の第１配線層Ｌ１と、第１配線層Ｌ１の上層側に絶縁体（画素回路Ｐの各構成要素を形成するためのものを含む）を挟んで配される第２配線Ｌ２の２層である。ここで、第２配線層Ｌ２の配線は低抵抗材料が用いられるのに対して、第１配線層Ｌ１の配線は、第２配線層Ｌ２の配線と比較して抵抗が高い材料（高抵抗材料）が使用される。
【０２２８】
図５に示した第２比較例の画素回路Ｐにおいては、映像信号線１０６HSは信号電位Ｖinに対応する情報を、サンプリングトランジスタ１２５を介して保持容量１２０に書き込む必要があり低インピーダンスであることが好ましく、また、電源供給線１０５DSL はそれそのものが駆動トランジスタ１２１に対して電源供給能力を持つ必要があり低インピーダンスであることが好ましく、何れも低抵抗化するため、第２配線層Ｌ２に設定する。
【０２２９】
ここで、図１１（Ｂ）に示すように、映像信号線１０６HSは列方向に延在する縦配線であるのに対して、電源供給線１０５DSL は、水平期間ごとに第１電位Ｖcc_Hと第２電位Ｖcc_Lとでスイッチングするため、行方向に延在する横配線とする。映像信号線１０６HSと電源供給線１０５DSL をともに第２配線層Ｌ２に設定するには、必然的に、映像信号線１０６HSと電源供給線１０５DSL は直交（交差）しなければならない。このような低抵抗線同士が交差する配線態様を実現するためには、第２配線層Ｌ２に関しても多層配線技術が必要となり、新たなプロセス開発が必要となる。さらに、製造工程数の増加により製造コストが問題となる。
【０２３０】
このように、第２比較例の有機ＥＬ表示装置１では、第２比較例の画素回路Ｐを駆動するに当たり、駆動トランジスタ１２１のドレイン端Ｄ（電源供給端）に第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替えて供給する、すなわち電源電圧をスイッチングパルスとして使用するようにしたことで、第１比較例の画素回路Ｐに対して、閾値補正用の素子とスキャン線を削減することができるが、電源電圧をスイッチングするため、行方向のシェーディングや列方向のシェーディング（典型例としてはウインドウパターンによって生じる横クロストーク）などの輝度ムラが生じてしまうし、また、低抵抗配線が２層以上必要となり、新規プロセスの開発が必要となるだけでなく、製造工程が増えるために製造コストが問題となってしまう。
【０２３１】
＜改善手法：第１実施形態＞
図１２および図１３は、前述の問題点１〜４を解消する有機ＥＬ表示装置の第１実施形態を示す図である。図１２では、１行分に着目して画素回路Ｐの周辺部の詳細を示している。図１３では、画素アレイ部１０２の全体に関して、書込走査部１０４と書込走査線１０４WSを割愛し、駆動走査部１０５とバッファ回路５３０と画素回路Ｐとの接続関係に着目して概要を示している。
【０２３２】
先ず、本実施形態の有機ＥＬ表示装置１は、図５に示した第２比較例の画素回路Ｐと同様の画素回路Ｐを画素アレイ部１０２に備え、たとえば、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用する点に特徴を有する。そのため、駆動タイミングとしては、基本的には、図６〜図６Ｉに示した第２比較例と同じものが適用される。「基本的に」と称したのは、一部の駆動パルスのロジック論理を反転する対処を伴う点を考慮したものである。
【０２３３】
加えて、有機ＥＬ表示装置１の第１実施形態においては、電源供給線１０５DSL の配線抵抗Ｒに起因して電源供給線１０５DSL の電圧Ｖ105DSLが変動する影響や、表示パターンによって電源供給線１０５DSL の電圧Ｖ105DSLが列方向に変動する影響が、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ125Dでは緩和されるようにすることで、シェーディングや横クロストークなど輝度ムラを抑制する仕組みを採る点に特徴を有する。
【０２３４】
すなわち、電源供給線１０５DSL の配線抵抗Ｒに応じてや表示パターンに応じて、駆動トランジスタ１２１のドレイン端Ｄの実際の電圧Ｖ121Dが列単位でもしくは行単位で変動することに起因する表示輝度変動を防ぐ仕組みを採る。
【０２３５】
詳しくは、本実施形態の有機ＥＬ表示装置１は、図１２に示すように、駆動トランジスタ１２１のドレイン端Ｄへの第１電位Ｖcc_Hおよび第２電位Ｖcc_Lの供給形式に関して、駆動走査部１０５からの走査線を電源供給能力を持つ電源供給線１０５DSL に代えて電源供給能力を持たずに制御機能のみを持つ電源走査線１０５DSとする点に特徴を有する。
【０２３６】
駆動走査部１０５内に設けられた出力回路４００は、それ自体は電源供給能力を持つ電源電圧切替回路として機能する必要はなく、電源走査線１０５DSにアクティブＬの電源走査パルスNDS を出力する機能を持っていればよい。また、電源走査線１０５DSには駆動電流Ｉds（＝発光電流Ｉel）が流れず、それそのものが駆動トランジスタ１２１に対して電源供給能力を持つ必要がなく、第２比較例での電源供給線１０５DSL に比べると低インピーダンスであることが要求されず、第１配線層Ｌ１に設定する。これにより、映像信号線１０６HSと電源走査線１０５DSとが同一の配線層で交差する事態を解消しておく。
【０２３７】
さらに、図１２に示すように、その電源走査線１０５DSと駆動トランジスタ１２１のドレイン端Ｄとの間に、第１電位Ｖcc_H用および第２電位Ｖcc_L用の各電源線５００Ｈ，５００Ｌからの電源供給を受けて、電源走査線１０５DSを介して供給されるアクティブＬの電源走査パルスNDS に基づいて第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替えて出力するバッファ回路（ＢＦ）５３０を設ける点に特徴を有する。
【０２３８】
ここで、後述する第２実施形態の有機ＥＬ表示装置１との比較では、第１実施形態の有機ＥＬ表示装置１では、画素回路Ｐごとにバッファ回路５３０を設ける点に特徴を有する。具体的には、第１実施形態の有機ＥＬ表示装置１は、駆動走査部１０５からの電源走査線１０５DSと各画素回路Ｐの駆動トランジスタ１２１のドレイン端Ｄとの間にＣＭＯＳインバータ構成のバッファ回路５３０を備える。
【０２３９】
バッファ回路５３０は、一例として、ｐチャネル型のトランジスタ（ｐ型トランジスタ）５３２と、ｎチャネル型のトランジスタ（ｎ型トランジスタ）５３４とを、第１電位Ｖcc_H用の供給端５３０Ｈと第２電位Ｖcc_L用の供給端５３０Ｌとの間に直列に配置した構成となっている。
【０２４０】
図１３に示すように、画素アレイ部１０２（表示パネル部１００）の外部に設けられた電源回路５００から、第１電位Ｖcc_H用の供給端５３０Ｈには第１電源線５００Ｈを介して第１電位Ｖcc_Hが供給され、第２電位Ｖcc_L用の供給端５３０Ｌには第２電源線５００Ｌを介して第２電位Ｖcc_Lが供給される。第１電源線５００Ｈおよび第２電源線５００Ｌは、映像信号線１０６HSと同様に、低抵抗化するため、第２配線層Ｌ２に設定する。なお、電源回路５００からの各列の電源線５００Ｈ，５００Ｌとバッファ回路５３０との接続をとる配線は、第１配線層Ｌ１および第２配線層Ｌ２の何れに設定してもよい。好ましくは、映像信号線１０６HSとの交差を避けるべく第１配線層Ｌ１に設定するとよい。
【０２４１】
図１２や図１３から分かるように、縦配線である映像信号線１０６HSと同様に、第１電源線５００Ｈおよび第２電源線５００Ｌが縦配線として配置される。これにより、第２配線層Ｌ２に設定される第１電位Ｖcc_H用の第１電源線５００Ｈおよび第２電位Ｖcc_L用の第２電源線５００Ｌは、同じく第２配線層Ｌ２に設定される映像信号線１０６HSと直交させずに並走させる（並行して敷設する）ことができるため、第２配線層Ｌ２に関して多層配線技術を使う必要はなくなる。
【０２４２】
なお、バッファ回路５３０と駆動トランジスタ１２１のドレイン端Ｄを接続する電源供給線５３０DSL には駆動電流Ｉds（＝発光電流Ｉel）が流れ、それそのものが１つの駆動トランジスタ１２１に対して電源供給能力を持つ必要がある。しかしながら、担当する画素数は１つであり、行内の全ての駆動トランジスタ１２１に対して電源供給能力を持つ必要がある第２比較例での電源供給線１０５DSL に比べると低インピーダンスであることは要求されない。このため、電源供給線５３０DSL を第２配線層Ｌ２に設定することは要求されない。また、後述する第２実施形態とは異なり、この電源供給線５３０DSL が映像信号線１０６HSと交差することもない。よって、第１実施形態では、電源供給線５３０DSL は、第１配線層Ｌ１および第２配線層Ｌ２の何れに設定してもよい。
【０２４３】
図１２に示すように、ｐ型トランジスタ５３２のソース端Ｓは第１電位Ｖcc_H用の供給端５３０Ｈに接続され、ｎ型トランジスタ４０４のソース端Ｓは第２電位Ｖcc_L用の供給端５３０Ｌに接続されている。ｐ型トランジスタ４３２とｎ型トランジスタ５３４の各ドレイン端Ｄを共通に接続し、その接続点を電源供給線５３０DSL を介して駆動トランジスタ１２１のドレイン端Ｄに接続している。全体としては、ＣＭＯＳインバータを構成している。ｐ型トランジスタ５３２とｎ型トランジスタ５３４の各ゲート端Ｇを共通に接続し、その接続点にアクティブＬの電源走査パルスNDS を供給する。このため、駆動走査部１０５内の出力回路４００では、ｐ型トランジスタ４０２とｎ型トランジスタ４０４の各ゲート端Ｇの接続点にアクティブＨの電源走査パルスDSを供給するように変更する。
【０２４４】
バッファ回路５３０においては、電源走査パルスNDS がアクティブＬのときにはｎ型トランジスタ５３４がオフするとともにｐ型トランジスタ５３２がオンするので第１電位Ｖcc_Hが駆動トランジスタ１２１のドレイン端Ｄに供給される一方、電源走査パルスNDS がインアクティブＨのときにはｐ型トランジスタ５３２がオフするとともにｎ型トランジスタ５３４がオンするので第２電位Ｖcc_Lが駆動トランジスタ１２１のドレイン端Ｄに供給される。バッファ回路５３０は、第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替えて（スイッチングして）、電源供給線５３０DSL を介して、駆動トランジスタ１２１のドレイン端Ｄに電源駆動パルスDSL を供給するようになる。
【０２４５】
この動作から分かるように、バッファ回路５３０は駆動走査部１０５から供給される電源走査パルスDSに基づいて動作する電源電圧切替部の一例である電源電圧切替回路として機能している。電源電圧切替回路を構成するに当たっては様々な回路構成を採り得るが、本実施形態のように、ｐ型トランジスタ５３２とｎ型トランジスタ５３４とでインバータ構成のバッファを組むことで、電源電圧切替回路を簡単に構成できる利点がある。
【０２４６】
駆動走査部１０５からの走査線を電源走査線１０５DSとする点と、その電源走査線１０５DSと駆動トランジスタ１２１のドレイン端Ｄとの間に設けたバッファ回路５３０とによって、駆動走査部１０５からの走査線の配線抵抗の影響や、信号電位Ｖinよる出力回路４００での電圧降下の影響が、駆動トランジスタ１２１の電源供給端としてのドレイン端Ｄでは抑制されるようにする、すなわち駆動トランジスタ１２１に流れる駆動電流Ｉds（＝発光電流Ｉel）に起因する駆動トランジスタ１２１の電源供給端（ドレイン端Ｄ）での第１電位Ｖcc_Hに対する電圧降下を抑制する電源電位変動抑制部１０７の第１例が構成される。
【０２４７】
個別部品で構成可能な電源回路とは異なり、バッファ回路５３０は集積回路として構成することになり、駆動走査部１０５内の出力回路４００と同様に、バッファ回路５３０（ｐ型トランジスタ５３２およびｎ型トランジスタ５３４）の出力インピーダンスは、素子構成上、どうしても十分に小さくできない事情がある。
【０２４８】
しかしながら、本実施形態の構成を採ることで、それらの出力インピーダンスの影響は、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dに影響しなくなる。何故なら、先ず、駆動走査部１０５から出力される電源走査パルスNDS としては、画素回路Ｐごとに設けられたＣＭＯＳインバータ構成のバッファ回路５３０を動作させる電位を電源走査線１０５DSに与えればよく、電源走査線１０５DSに駆動トランジスタ１２１の駆動電流Ｉdsすなわち有機ＥＬ素子１２７の発光電流Ｉelは流れない。このため、電源走査パルスNDS 用の動作電流に起因するｐ型トランジスタ４０２による電圧降下は、駆動電流Ｉdsや発光電流Ｉelが流れることに起因することとなる第２比較例に比べて飛躍的に少なく、殆ど生じないと考えてよいからである。
【０２４９】
また、第２比較例における横配線の電源供給線１０５DSL は、事実上、画素回路Ｐごとに設けられたバッファ回路５３０の出力と駆動トランジスタ１２１のドレイン端Ｄとを接続する電源供給線５３０DSL に置き換わり、その電源供給線５３０DSL には１画素分の駆動電流Ｉds（＝発光電流Ｉel）しか流れない。このため、１画素分の駆動電流Ｉdsや発光電流Ｉelが流れることに起因するｐ型トランジスタ５３２による電圧降下は、全画素分の駆動電流Ｉdsや発光電流Ｉelが流れることに起因することとなる第２比較例に比べて飛躍的に少なく、殆ど生じないと考えてよいからである。
【０２５０】
その結果、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dとしては、ｎ型トランジスタ５３４の出力抵抗の影響を受けない。第２比較例の有機ＥＬ表示装置１とは異なり、列方向にシェーディングに似通った輝度ムラが生じてしまうことはなく、ウインドウパターン表示時に横クロストークとして視認されてしまう現象を改善できる。
【０２５１】
加えて、本実施形態の構成を採ることで、前述のように、電源走査線１０５DSに駆動トランジスタ１２１の駆動電流Ｉdsすなわち有機ＥＬ素子１２７の発光電流Ｉelは流れないため、電源走査線１０５DS自体は駆動トランジスタ１２１用の電源供給能力を持つ必要がなく、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dとしては、電源走査線１０５DSの配線抵抗の影響は受けない。ドレイン端Ｄの実際の電圧Ｖ121Dは、電源走査線１０５DSの配線抵抗の距離依存の影響を受けない。
【０２５２】
その結果、第２比較例の有機ＥＬ表示装置１とは異なり、駆動走査部１０５に対しての遠側画素と近側画素とで、信号電位Ｖinが同じであれば、何れの画素回路Ｐにおいても、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ121Dは同じになるので、輝度ムラの一例である行方向のシェーディング現象を改善できる。
【０２５３】
このように、第１実施形態の有機ＥＬ表示装置１によれば、駆動走査部１０５からの電源走査パルスDSに基づき駆動トランジスタ１２１のドレイン端Ｄに第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替えて供給するバッファ回路５３０を各画素アレイ部１０２に対して設ける構成を採るようにしたので、多層配線技術を使用しなくとも、閾値補正機能や移動度補正機能やブートストラップ機能を実現する画素回路Ｐを実現しつつ、シェーディングや横クロストークなどの輝度ムラを防止することができる。
【０２５４】
＜改善手法：第２実施形態＞
図１４および図１５は、前述の問題点１〜４を解消する有機ＥＬ表示装置の第２実施形態を示す図である。図１４では、１行分に着目して画素回路Ｐの周辺部の詳細を示している。図１５では、画素アレイ部１０２の全体に関して、書込走査部１０４と書込走査線１０４WSを割愛し、駆動走査部１０５とバッファ回路５３０と画素回路Ｐとの接続関係に着目して概要を示している。
【０２５５】
前述の第１実施形態の有機ＥＬ表示装置１との比較では、第２実施形態の有機ＥＬ表示装置１では、回路構成をコンパクトにするべく、行内で、複数の画素回路Ｐに対して１つのバッファ回路（ＢＦ）５３０を共有するように配置する構成を採る点に特徴を有する。
【０２５６】
ここで、１つのバッファ回路５３０が担当する画素回路Ｐの数は、２以上で、かつ１行分の全画素未満である。好ましくは１行分の全画素に対して１／１０以下、さらに好ましくは１行分の全画素に対して１／１００以下とするとよい。少なければ少ないほど１つのバッファ回路５３０に流れる各画素回路Ｐの駆動電流Ｉds（＝発光電流Ｉel）の総和が少なくなる利点がある。その究極が、１つの画素回路Ｐに対して１つのバッファ回路５３０を配置した前述の第１実施形態の構成である。
【０２５７】
具体的には、図１４に示すように、第２実施形態の有機ＥＬ表示装置１は、３画素にごとに、駆動走査部１０５からの電源走査線１０５DSと３つの画素回路Ｐの駆動トランジスタ１２１のドレイン端Ｄの間にＣＭＯＳインバータ構成のバッファ回路５３０を備える。
【０２５８】
１つのバッファ回路５３０が担当する複数の画素回路Ｐとしては、図示のように隣接するものとしてもよいが、このことは必須ではなく、任意であり、たとえば１列おきに複数の画素回路Ｐを担当するようにしてもよい。たとえば、カラー表示用とする場合、１つのバッファ回路５３０は同色の画素回路Ｐを担当する、すなわち、色別にその担当を決めるようにするとよい。
【０２５９】
バッファ回路５３０と３つの駆動トランジスタ１２１の各ドレイン端Ｄを接続する電源供給線５３０DSL には駆動電流Ｉds（＝発光電流Ｉel）が流れ、それそのものが３つの駆動トランジスタ１２１に対して電源供給能力を持つ必要がある。しかしながら、担当する画素数が少なく、行内の全ての駆動トランジスタ１２１に対して電源供給能力を持つ必要がある第２比較例での電源供給線１０５DSL に比べると低インピーダンスであることは要求されない。このため、ここでは、電源供給線５３０DSL を第１配線層Ｌ１に設定する。これにより、電源供給線５３０DSL が、映像信号線１０６HSが敷設される配線層（第２配線層Ｌ２）で交差する事態を解消する。
【０２６０】
図１４に示すように、ｐ型トランジスタ５３２のソース端Ｓは第１電位Ｖcc_H用の供給端５３０Ｈに接続され、ｎ型トランジスタ４０４のソース端Ｓは第２電位Ｖcc_L用の供給端５３０Ｌに接続されている。ｐ型トランジスタ４３２とｎ型トランジスタ５３４の各ドレイン端Ｄを共通に接続し、その接続点を電源供給線５３０DSL を介して、担当する３つの画素回路Ｐ（図示を割愛しているが、詳しくは駆動トランジスタ１２１の各ドレイン端Ｄ）に接続している。ｐ型トランジスタ５３２とｎ型トランジスタ５３４の各ゲート端Ｇを共通に接続し、その接続点に電源走査線１０５DSからのアクティブＬの電源走査パルスNDS を供給する。
【０２６１】
駆動走査部１０５からの走査線を電源走査線１０５DSとする点と、その電源走査線１０５DSと３つの駆動トランジスタ１２１の各ドレイン端Ｄとの間に設けたバッファ回路５３０とによって、駆動走査部１０５からの走査線の配線抵抗の影響や、信号電位Ｖinよる出力回路４００での電圧降下の影響が、駆動トランジスタ１２１の電源供給端としてのドレイン端Ｄでは抑制されるようにする、すなわち駆動トランジスタ１２１に流れる駆動電流Ｉds（＝発光電流Ｉel）に起因する駆動トランジスタ１２１の電源供給端（ドレイン端Ｄ）での第１電位Ｖcc_Hに対する電圧降下を抑制する電源電位変動抑制部１０７の第２例が構成される。
【０２６２】
１つのバッファ回路５３０は、担当する３つの画素回路Ｐにおける駆動電流Ｉds（＝発光電流Ｉel）に対しての電源供給能力を持つ。第２比較例における横配線の電源供給線１０５DSL は、事実上、バッファ回路５３０の出力と３つの画素回路Ｐ（駆動トランジスタ１２１のドレイン端Ｄ）とを接続する電源供給線５３０DSL に置き換わり、その電源供給線５３０DSL には３画素分の駆動電流Ｉds（＝発光電流Ｉel）しか流れない。このため、３画素分の駆動電流Ｉdsや発光電流Ｉelが流れることに起因するｐ型トランジスタ５３２による電圧降下は、全画素分の駆動電流Ｉdsや発光電流Ｉelが流れることに起因することとなる第２比較例に比べて飛躍的に少なく、１画素分の電圧降下で済む第１実施形態よりも増えるが、全画素分の駆動電流Ｉdsや発光電流Ｉelが流れることに起因することとなる第２比較例に比べて飛躍的に少なく、殆ど生じないと考えてよい。
【０２６３】
このように、第２実施形態の有機ＥＬ表示装置１によれば、基本的な仕組みとして第１実施形態と同様に、駆動走査部１０５からの電源走査パルスDSに基づき駆動トランジスタ１２１のドレイン端Ｄに第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替えて供給するバッファ回路５３０を画素アレイ部１０２に設ける構成を採ることとともに、特有の仕組みとして複数画素に対して１つのバッファ回路５３０を共通に使用するようにしたので、多層配線技術が不要、閾値補正機能や移動度補正機能やブートストラップ機能を実現できる、シェーディングや横クロストークなどの輝度ムラを防止できるなどの、第１実施形態の構成で得られる効果を享受できることに加えて、回路構成をコンパクトにできる利点が得られる。
【０２６４】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２６５】
また、上記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２６６】
＜駆動タイミングの変形例＞
たとえば、電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するタイミングを映像信号Ｖsig の非有効期間である基準電位Ｖｏの期間としつつ、様々な変形が可能である。
【０２６７】
たとえば、第１の変形例として、図示を割愛するが、図６に示した駆動タイミングに対して、サンプリング期間＆移動度補正期間Ｈの設定方法を変形することができる。具体的には、先ず映像信号Ｖsig が基準電位Ｖｏから信号電位Ｖinに遷移するタイミングｔ１５Ｖを図６に示した駆動タイミングよりも１水平期間の後半側にシフトさせて、有効期間である信号電位Ｖinの期間を狭くする。
【０２６８】
また、閾値補正動作の完了時（閾値補正期間Ｅの完了時）には、先ず、書込駆動パルスWSをアクティブＨにしたままで、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを供給して（ｔ１６）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１７）の間を、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth”となる。また、同時に、信号書込期間ｔ１６〜ｔ１７で移動度補正を実行する。すなわち、タイミングｔ１６〜ｔ１７は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
【０２６９】
なお、この移動度補正を実行する期間ｔ１６〜ｔ１７では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１６〜ｔ１７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。以下、図６に示した駆動タイミングと同様である。
【０２７０】
第１の変形例の駆動タイミングでも、駆動トランジスタ１２１のドレイン端Ｄに対する電源供給のスイッチング動作は図６に示した駆動タイミングと完全に同じであり、輝度ムラ（特に横クロストーク）に対する抑制効果は前述の本実施形態と同様に享受できる。
【０２７１】
各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が映像信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。
【０２７２】
ただし、書込み＆移動度補正準備期間Ｇが存在せずに、タイミングｔ１６Ｖ〜ｔ１７Ｗがサンプリング期間＆移動度補正期間Ｈとなる。このため、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間＆移動度補正期間Ｈに影響を与えてしまう可能性がある。画面の書込走査部１０４に近い側と遠い側（すなわち画面の左右）でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。
【０２７３】
また、第２の変形例として、電源供給線５３０DSL のオフタイミング（第２電位Ｖcc_L側への遷移タイミング）に変更を加えることもできる。具体的には、当該行のオフタイミングとオンタイミングの双方を同じ水平期間にすることができる。たとえば、書込駆動パルスWSをアクティブＨにするタイミングｔ１３Ｗ以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位側の第１電位Ｖcc_Hにあるので、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、有機ＥＬ素子１２７が発光状態にある。
【０２７４】
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがインアクティブＬからアクティブＨに切り替わる（ｔ１３Ｗ）。このとき、映像信号線１０６HSにおける映像信号Ｖsig の電位を基準電位Ｖｏにしておくことで（ｔ１３Ｖ）、駆動トランジスタ１２１のゲート電位Ｖｇが初期化される。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のゲート電位（Ｖｇ）の変動にソース電位（Ｖｓ）が連動する。この期間をゲート初期化期間と称する。
【０２７５】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにする（ｔ_off：オフタイミングｔ１１に相当する）。これにより、駆動トランジスタ１２１への電源供給が停止し、駆動トランジスタ１２１のソース電位Ｖｓが概ね第２電位Ｖcc_Lに初期化される。この期間をソース初期化期間と称する。ゲート初期化期間とソース初期化期間とを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０２７６】
このように、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。この後、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hにするまで（ｔ１４）の期間ｔ１３Ｖ〜ｔ１４が初期化期間となる。
【０２７７】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hにする（ｔ１４）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。以下、図６に示した駆動タイミングやそれに対する第１の変形例と同様である。
【０２７８】
この第２の変形例の駆動タイミングでは、ともに映像信号Ｖsig の基準電位Ｖｏの期間に電源スイッチング動作をさせており、またこのときにはサンプリングトランジスタ１２５をオンさせて駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏに固定してローインピーダンス化しており電源パルス（電源走査線１０５DS上の電源走査パルスDSやそれに基づく電源供給線５３０DSL 上の電源駆動パルスDSL ）に起因するカップリングノイズに対する耐性が向上する。
【０２７９】
＜画素回路の変形例＞
また、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図１２や図１４に示した画素回路Ｐがｎチャネル型のトランジスタを用いて構成しているのに対し、ｐチャネル型のトランジスタを用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig の基準電位Ｖｏに対する信号電位Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【０２８０】
たとえば「双対の理」に従った変形態様の画素回路Ｐでは、ｐチャネル型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）のゲート端Ｇとソース端Ｓとの間に保持容量１２０を接続し、ｐ型駆動トランジスタ１２１ｐのソース端Ｓを直接に有機ＥＬ素子１２７のカソード端Ｋに接続する。有機ＥＬ素子１２７のアノード端Ａは基準電位としてのアノード電位Ｖanode する。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。
【０２８１】
ｐ型駆動トランジスタ１２１ｐは、そのドレイン端Ｄに低電圧側の第１電位Ｖcc_Lが供給されたときに有機ＥＬ素子１２７を発光させる駆動電流Ｉdsを流す。このため、ｐ型駆動トランジスタ１２１ｐのドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源走査線１０５DSにインバータ構成のバッファ回路５３０ｐを介して接続する。バッファ回路５３０ｐは前述のバッファ回路５３０と同様の機能をなすもので、そのゲート端Ｇには、電源走査線１０５DSからアクティブＨの電源走査パルスDSを供給する。
【０２８２】
バッファ回路５３０ｐは、電源走査線１０５DSから供給されるアクティブＨの電源走査パルスDSに基づいて、ｐ型駆動トランジスタ１２１ｐのドレイン端Ｄ側に対して、電源電圧に相当する低電圧側の第１電位Ｖcc_Lと高電圧側の第２電位Ｖcc_Hとを切り替えて供給する。換言すれば、図１２に示した画素回路Ｐを駆動するバッファ回路５３０はアクティブＨの電力供給能力を持つのに対して、双対の理を適用した変形例の画素回路Ｐを駆動するバッファ回路５３０ｐはアクティブＬの電力供給能力を持つ。第２電位Ｖcc_Hとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分高い電位とする。
【０２８３】
ｐチャネル型のサンプリングトランジスタ１２５は、ゲート端Ｇを書込走査部１０４からの書込走査線１０４WSに接続し、ソース端Ｓを映像信号線１０６HSに接続し、ドレイン端Ｄをｐ型駆動トランジスタ１２１ｐのゲート端Ｇに接続する。そのゲート端Ｇには、書込走査部１０４からアクティブＬの書込駆動パルスWSを供給する。
【０２８４】
このような双対の理を適用した変形例の有機ＥＬ表示装置においても、電源供給線１０５DSL の配線抵抗Ｒに起因して電源供給線１０５DSL の電圧Ｖ105DSLが変動する影響や、表示パターンによって電源供給線１０５DSL の電圧Ｖ105DSLが列方向に変動する影響が、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ125Dでは緩和されるようにすることで、シェーディングや横クロストークなど輝度ムラを抑制する仕組みを適用できるし、もちろん、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することもできる。
【０２８５】
なお、ここで説明した変形例は、図１２や図１４に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での線順次走査に合わせて各水平周期内で基準電位Ｖｏと信号電位Ｖinで切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行なうもの全てに、前述の図１２や図１４にて説明したように、電源供給線１０５DSL の配線抵抗Ｒに起因して電源供給線１０５DSL の電圧Ｖ105DSLが変動する影響や、表示パターンによって電源供給線１０５DSL の電圧Ｖ105DSLが列方向に変動する影響が、駆動トランジスタ１２１のドレイン端Ｄの電圧Ｖ125Dでは緩和されるようにすることで、シェーディングや横クロストークなど輝度ムラを抑制するという本実施形態の思想を適用することができる。
【図面の簡単な説明】
【０２８６】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】本実施形態の画素回路に対する第１比較例を示す図である。
【図３】図２に示した第１比較例の画素回路の動作を説明するタイミングチャートである。
【図４】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。
【図４Ａ】駆動トランジスタの特性ばらつきが駆動電流に与える影響の改善手法の概念を説明する図である。
【図５】本実施形態の画素回路に対する第２比較例を示す図である。
【図６】図５に示した第２比較例（本実施形態の画素回路も同様）の画素回路に関する駆動タイミングの基本例を説明するタイミングチャートである。
【図６Ｂ】第２比較例の画素回路に対する駆動タイミングにおける発光期間Ｂの等価回路と動作説明の図である。
【図６Ｃ】第２比較例の画素回路に対する駆動タイミングにおける放電期間Ｃの等価回路と動作説明の図である。
【図６Ｄ】第２比較例の画素回路に対する駆動タイミングにおける初期化期間Ｄの等価回路と動作説明の図である。
【図６Ｅ】第２比較例の画素回路に対する駆動タイミングにおける閾値補正期間Ｅの等価回路と動作説明の図である。
【図６Ｆ】第２比較例の画素回路に対する駆動タイミングにおける期間Ｆの等価回路と動作説明の図である。
【図６Ｇ】第２比較例の画素回路に対する駆動タイミングにおける書込み＆移動度補正準備期間Ｇの等価回路と動作説明の図である。
【図６Ｈ】第２比較例の画素回路に対する駆動タイミングにおけるサンプリング期間＆移動度補正期間Ｈの等価回路と動作説明の図である。
【図６Ｉ】第２比較例の画素回路に対する駆動タイミングにおける発光期間Ｉの等価回路と動作説明の図である。
【図７】駆動走査部（ドライブスキャナ）の出力回路と電源供給線の配線抵抗の分布を説明する図を説明する図である。
【図８】有機ＥＬ素子の発光期間における駆動走査部の出力回路と画素回路の動作を説明する図である。
【図９】駆動トランジスタのドレイン端を第１電位と第２電位とで切り替わる電源電圧で駆動する制御方式とする場合に生じ得る問題点を説明する図である。
【図１０】表示パターンによって電源供給線の電圧が異なることに起因する駆動トランジスタの駆動電流や有機ＥＬ素子の発光電流に与える問題点を説明する図である。
【図１１】電源供給線と映像信号線の配線プロセスの側面からの問題点を説明する図である。
【図１２】図８〜図１１で説明した問題点を解消する有機ＥＬ表示装置の第１実施形態を示す図（その１）である。
【図１３】図８〜図１１で説明した問題点を解消する有機ＥＬ表示装置の第１実施形態を示す図（その２）である。
【図１４】図８〜図１１で説明した問題点を解消する有機ＥＬ表示装置の第２実施形態を示す図（その１）である。
【図１５】図８〜図１１で説明した問題点を解消する有機ＥＬ表示装置の第２実施形態を示す図（その２）である。
【符号の説明】
【０２８７】
１…有機ＥＬ表示装置、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DS…電源走査線、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０７…電源電位変動抑制部、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、４００…出力回路、４０２…ｐ型トランジスタ、４０４…ｎ型トランジスタ、５００…電源回路、５００Ｈ…第１電源、５００Ｌ…第２電源線、５３０…バッファ回路(電源電圧切替部)、５３０DSL …電源供給線、５３２…ｐ型トランジスタ、５３２…ｎ型トランジスタ、Ｃel…有機ＥＬ素子の寄生容量、DS…電源走査パルス、DSL …電源駆動パルス、Ｐ…画素回路、Ｖsig …映像信号、Ｖin…信号電位、Ｖｏ…基準電位、Ｖcc_H…第１電位、Ｖcc_L…第２電位、WS…書込駆動パルス
【図１】
2008145647.tif 000008
【図２】
2008145647.tif 000009
【図３】
2008145647.tif 000010
【図４】
2008145647.tif 000011
【図４Ａ】
2008145647.tif 000012
【図５】
2008145647.tif 000013
【図６】
2008145647.tif 000014
【図６Ｂ】
2008145647.tif 000015
【図６Ｃ】
2008145647.tif 000016
【図６Ｄ】
2008145647.tif 000017
【図６Ｅ】
2008145647.tif 000018
【図６Ｆ】
2008145647.tif 000019
【図６Ｇ】
2008145647.tif 000020
【図６Ｈ】
2008145647.tif 000021
【図６Ｉ】
2008145647.tif 000022
【図７】
2008145647.tif 000023
【図８】
2008145647.tif 000024
【図９】
2008145647.tif 000025
【図１０】
2008145647.tif 000026
【図１１】
2008145647.tif 000027
【図１２】
2008145647.tif 000028
【図１３】
2008145647.tif 000029
【図１４】
2008145647.tif 000030
【図１５】
2008145647.tif 000031