(57)【要約】【課題】  高感度の光センサ素子とセンサドライバ回路等のスイッチ素子とを、同一の絶縁膜基板上に、LTPSプレナプロセスを用いて形成し、センサドライバ回路等を内蔵した低コストのエリアセンサ（光センサ装置）、または、この光センサ素子を内蔵した画像表示装置を提供する。【解決手段】  光センサ素子構造として、センサ素子の一方の電極を、回路を構成するスイッチ素子の能動層となる多結晶シリコン膜と同一の膜で作製し、かつ光電変換が行なわれる受光部は非晶質シリコンまたは真性層の多結晶シリコン膜とする。また、センサ素子の２つの電極の間には、受光部の非晶質シリコンと絶縁層が挟まれるような構造を採用する。【選択図】  図３ａ
2008306080.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、前記第一の電極と前記第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、該第一の電極が多結晶シリコン膜で形成されていることを特徴とする光センサ素子。
【請求項２】
請求項１に記載の光センサ素子であって、前記第一の電極の上部に非晶質シリコン膜で形成された前記受光層（光電変換層）が形成され、該受光層の上部に前記絶縁層が形成され、更に該絶縁層の上部に前記第二の電極が形成されていることを特徴とする光センサ素子。
【請求項３】
請求項２に記載の光センサ素子であって、前記第一の電極の抵抗率は２．５×１０−４  Ω・ｍ以下、前記受光層（光電変換層）の抵抗率は１．０×１０−３  Ω・ｍ以上であることを特徴とする光センサ素子。
【請求項４】
請求項２に記載の光センサ素子であって、前記第二の電極は、可視−近赤外光域（４００  ｎｍから１０００  ｎｍ）の光に対し、透過率が７５  ％以上であることを特徴とする光センサ素子。
【請求項５】
請求項２に記載の光センサ素子であって、前記受光層（光電変換層）を形成する非晶質シリコン膜のうち、前記第一の電極との界面近傍の領域が高濃度不純物層（１×１０２５  ｍ−３以上）となっていることを特徴とする光センサ素子。
【請求項６】
請求項５に記載の光センサ素子であって、前記第一の電極には、前記高濃度不純物層に存在する不純物と同種の不純物元素が存在し、かつその元素はリン、砒素もしくはボロン、アルミニウムから選ばれる少なくとも１種であることを特徴とする光センサ素子。
【請求項７】
請求項２に記載の光センサ素子であって、前記絶縁層は、酸化シリコン膜、もしくはチッ化シリコン膜で形成されていることを特徴とする光センサ素子。
【請求項８】
請求項１に記載の光センサ素子であって、前記第一の電極の上部に前記絶縁層が形成され、該絶縁層の上部に非晶質シリコン膜で形成された前記受光層（光電変換層）が形成され、更に該受光層の上部に前記第二の電極が形成されていることを特徴とする光センサ素子。
【請求項９】
請求項８に記載の光センサ素子であって、前記第一の電極の抵抗率は２．５×１０−４  Ω・ｍ以下、前記受光層（光電変換層）の抵抗率は１．０×１０−３  Ω・ｍ以上であることを特徴とする光センサ素子。
【請求項１０】
請求項８に記載の光センサ素子であって、前記第二の電極は、可視−近赤外光域（４００  ｎｍから１０００  ｎｍ）の光に対し、透過率が７５  ％以上であることを特徴とする光センサ素子。
【請求項１１】
請求項８に記載の光センサ素子であって、前記受光層（光電変換層）を形成する非晶質シリコン膜のうち、前記第二の電極との界面近傍の領域が高濃度不純物層（１×１０２５  ｍ−３以上）となっていることを特徴とする光センサ素子。
【請求項１２】
請求項１１に記載の光センサ素子であって、第一の電極には、上記高濃度不純物層に存在する不純物と異種の不純物元素が存在し、かつその元素は、リン、砒素もしくはボロン、アルミニウムから選ばれる少なくとも１種であることを特徴とする光センサ素子。
【請求項１３】
請求項８に記載の光センサ素子であって、前記絶縁層は、酸化シリコン膜、もしくはチッ化シリコン膜で形成されていることを特徴とする光センサ素子。
【請求項１４】
請求項１に記載の光センサ素子であって、前記第一の電極と、該第一の電極に隣接し、該第一の電極を形成する多結晶シリコン膜と同じ膜で形成された前記受光層（光電変換層）と、該受光層の上部に形成された前記絶縁層と、該絶縁層の上部に前記第二の電極が形成されていることを特徴とする光センサ素子。
【請求項１５】
請求項１４に記載の光センサ素子であって、前記第一の電極の抵抗率は２．５×１０−４  Ω・ｍ以下、該受光層（光電変換層）の抵抗率は１．０×１０−３  Ω・ｍ以上であることを特徴とする光センサ素子。
【請求項１６】
請求項１４に記載の光センサ素子であって、前記第二の電極は、可視−近赤外光域（４００  ｎｍから１０００  ｎｍ）の光に対し、透過率が７５  ％以上であることを特徴とする光センサ素子。
【請求項１７】
請求項１４に記載の光センサ素子であって、前記絶縁層は、酸化シリコン膜、もしくはチッ化シリコン膜で形成されていることを特徴とする光センサ素子。
【請求項１８】
絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、前記第一の電極と前記第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、該第一の電極が多結晶シリコン膜で形成されている光センサ素子の前記第一の電極を形成した多結晶シリコン膜と同一の膜で、能動層を形成した薄膜トランジスタ素子、ダイオード素子、抵抗素子のうち、少なくとも１種の素子と、該光センサ素子とを有し、該薄膜トランジスタ素子、該ダイオード素子、該抵抗素子の少なくとも１種の素子で構成される増幅回路、センサドライバ回路が、該光センサ素子と共に、同一絶縁性基板上に作製されていることを特徴とする光センサ装置。
【請求項１９】
請求項１８に記載の光センサ装置であって、前記光センサ素子、あるいは該光センサ素子とその増幅回路と、およびスイッチ群との組が、マトリクス状に配置され、その周辺にセンサドライバ回路が配置されていることを特徴とする光センサ装置。
【請求項２０】
絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、前記第一の電極と前記第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、該第一の電極が多結晶シリコン膜で形成されている光センサ素子の前記第一の電極を形成した多結晶シリコン膜と同一の膜で、能動層を形成した薄膜トランジスタ素子、ダイオード素子、抵抗素子のうち、少なくとも１種の素子と、該光センサ素子とを有し、該薄膜トランジスタ素子、該ダイオード素子、該抵抗素子の少なくとも１種の素子で構成される増幅回路、センサドライバ回路が、該光センサ素子と共に、同一絶縁性基板上に作製されている光センサ装置を具備し、かつ、前記薄膜トランジスタ素子、前記ダイオード素子、前記抵抗素子の少なくとも１種の素子で構成される画素スイッチ、増幅回路、画素ドライバ回路が、前記絶縁性基板と同一の基板上に作製されていることを特徴とする画像表示装置。
【請求項２１】
請求項２０に記載の画像表示装置で、１つ、あるいは複数の画素と、前記光センサ素子、あるいは前記光センサ素子とその増幅回路と、およびスイッチ群との組が、マトリクス状に配置され、その周辺に、前記画素ドライバ回路と、
前記センサドライバ回路が配置されていることを特徴とする画像表示装置。
【請求項２２】
請求項２０に記載の画像表示装置で、画素がマトリクス状に配置され、その周辺に、前記光センサ素子、前記画素ドライバ回路と、前記センサドライバ回路が配置されていることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜基板上に形成した薄膜光センサ素子、およびそれを用いた光センサ装置に関わり、特に、Ｘ線撮像装置、生体認証用近赤外線検出装置などの光センサアレイ、または、光センサを用いたタッチパネル機能、調光機能、入力機能を、表示パネルに内蔵した画像表示装置、例えば、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、無機ＥＬディスプレイ、ＥＣ（Electro Chromic）ディスプレイに使用される低温プロセス半導体薄膜トランジスタ、低温プロセス光伝導素子又は低温プロセス光ダイオード素子に関する。
【背景技術】
【０００２】
Ｘ線撮像装置は、医療用装置として欠かせないものになっており、装置の操作簡素化、装置の低コスト化は、常に要求される課題となっている。また、最近では生体認証の一手段として、指静脈、手のひら静脈認証が注目されており、これらの情報の読み取り装置の開発が急務になっている。これらの装置では、情報読み取りのために、外光検出用に、一定の面積を占めるセンサアレイ、いわゆる、エリアセンサが必要であり、このエリアセンサを低コストで提供することが要求される。この要求から、ガラス基板に代表される安価な絶縁性基板上に、半導体形成プロセス（プレナプロセス）によって、エリアセンサを形成する方法が、下記非特許文献１で提案されている。    
エリアセンサには別の製品分野で、光センサが要求されているものとして、中小型ディスプレイがある。中小型ディスプレイは、携帯電話、デジタルスチルカメラ、ＰＤＡといったモバイル機器の表示用途や車載用ディスプレイとして利用され、多機能化、高性能化が必要とされている。光センサは、調光機能（下記非特許文献２）、タッチパネル機能をディスプレイに付加するための、有力な手段として注目されている。しかし、中小型ディスプレイでは、大型ディスプレイと異なり、パネルコストが低いため、光センサやセンサドライバを実装することによるコスト上昇が大きい。したがって、ガラス基板上に、画素回路を半導体形成プロセス（プレナプロセス）を利用して形成する時に、同時に光センサ素子やセンサドライバを形成し、コスト上昇を抑える技術が有効な技術となると考えられている。
【０００３】
以上の製品群において、生じる課題は、安価な絶縁性基板上に、光センサ素子やセンサドライバを形成する必要があることである。センサドライバは、通常、ＬＳＩで構成され、単結晶シリコンウェハ上に形成されたＭＯＳトランジスタ、または、それに順ずる高性能なスイッチ素子が必要とされる。安価な絶縁性基板上に、高性能なスイッチ素子を形成するためには、以下の技術が有効である。
【０００４】
アクティブマトリクス方式液晶ディスプレイ、有機ＥＬディスプレイ、イメージセンサの画素、および画素駆動回路素子として、チャネルが多結晶シリコンで構成される薄膜トランジスタ（以下「多結晶シリコンＴＦＴ」という。）が開発されている。多結晶シリコンＴＦＴは、他の駆動回路素子に比べ、駆動能力が大きい点で有利であり、画素と同一のガラス基板上に周辺駆動回路を搭載することができる。これにより、回路仕様のカスタム化、画素設計、形成工程の同時進行による低コスト化や、駆動ＬＳＩと画素の接続部の機械的脆弱性回避による高信頼化が実現できると期待される。
【０００５】
多結晶シリコンＴＦＴは、コスト面の要請からガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。ガラス基板に熱的ダメージを与えることなく、高品質な多結晶シリコン薄膜を形成する方法として、エキシマレーザを用いて、前駆シリコン層を溶融、再結晶化する方法（ＥＬＡ法：Excimer Laser Anneal）がある。本形成法で得られた多結晶シリコンＴＦＴは、従来の液晶ディスプレイに使用されているＴＦＴ（チャネルが非晶質シリコンで構成される）に比べ、駆動能力は１００倍以上に改善されるため、ドライバなど一部の回路がガラス基板上に搭載できる。
【０００６】
光センサ素子に要求される特性は、高出力特性、ダーク時の低リーク特性である。高出力特性とは、ある強度の光に対し、できるだけ大きな出力が得られることであり、光−電流変換効率が高い材料、素子構造が要求される。ダーク時の低リーク特性とは、光が入射していないときの出力ができるだけ小さい（暗電流が小さい）特性を意味する。
【０００７】
図１は、従来の光センサ素子の断面図である。図１(ａ)は、非晶質シリコン膜を受光層とした縦構造型のＰＩＮ型ダイオード素子である。
【０００８】
図１(ａ)に示す光センサ素子は、第一の金属電極層と第二の金属電極層との間の真性非晶質シリコン膜の受光層と、この受光層と各電極層との間に形成された不純物導入層（Ｎ型とＰ型）とからなる。この光センサ素子は、絶縁性基板上に形成されている。図1(b)は、図１(ａ)に示す光センサ素子の垂直方向の断面と、センサ動作時の、断面方向に沿ったエネルギーバンド図を示す。第一の電極の電位を、第二の電極の電位よりも高く設定すると、真性層で入射光によって誘起された電子正孔対は、電子は第二の電極へ、正孔は第一の電極へ輸送される。結果としてセンサ素子内に第二の電極から第一の電極へ電流が発生することになる。第一の電極から真性層への電子の侵入、及び第一の電極から真性層への正孔の侵入はその間のポテンシャルバリアによって阻止されるため、発生電流量は、入射光の強度に比例した値となる。発生電流を出力とすることで光検出センサになる。
【０００９】
非晶質シリコンは、全波長域に亘り吸収係数が大きく、光電変換割合が大きい。但し、ポテンシャルバリアによって電極からの電荷侵入は完全に阻止できるわけではない。また、入射光以外の発生電流も存在するため、図１(a）の構造では、ダーク時のリーク電流が比較的大きい。
【００１０】
図２(a)は、下記特許文献１で公開された発生電荷蓄積型の光センサ素子である。非晶質シリコン膜を受光層とし、受光層と一方の電極との間に、絶縁膜を介した構造のセンサ素子である。
【００１１】
図２(b)〜図２(e)は、図２(ａ)に示す光センサ素子の垂直方向の断面と、センサ動作時の、断面方向に沿ったエネルギーバンド図、及びセンサ動作のタイミングチャ−ト図を示す。
【００１２】
リセット・読み出しモードでは、第二の金属電極に対し、第一の金属電極の電位を高い状態に保持し、非晶質シリコン膜中の正孔を第二の金属電極側に吐き出す。センサ動作モードに入ると、第二の金属電極に対し、第一の金属電極の電位を低い状態に保持し、残存する電子、及び非晶質シリコン膜中で入射光によって誘起された電子を吐き出すと同時に、非晶質シリコン膜中で入射光によって誘起された正孔を第一の金属電極側に蓄積する。次のリセット・読み出しモードで、蓄積された正孔を電荷として読み出す。電荷の総量は、一回のセンサ動作モードの時の入射光量に比例する。
【００１３】
発生電荷蓄積型の光センサ素子では、上記のように電圧をシーケンシャルに変化させる必要があり、センサの動作方法が複雑になるが、絶縁膜を介しているため、ダーク時のリーク電流は少ない。またセンサ動作のタイミングのシーケンスを自由に設定できるため、素子を作製した後に、外部入力により、センサ出力の最適化調整が可能となる。また、設定によっては階調読み出しも可能になる。そのため図1で示したセンサに比べ、SN比が高く、動作自由度も大きい。
【００１４】
回路等を構成するスイッチ素子に非晶質シリコン膜を適用した場合、スイッチ素子の性能が不十分であるため、ドライバ回路を構成することが不可能である。例えば、非晶質シリコン膜でＴＦＴを構成した場合、その電界効果移動度は、１ｃｍ２／Ｖｓ以下である。そのため、センサ領域は、図２で示した構造の素子をアレイ化し、スイッチ機能は、別途ドライバＬＳＩを実装して、ＦＰＣなどで接続する構成となる。この場合、コストは高くなり、駆動ＬＳＩとパネル間の接続点数が多いため、機械的な強度が充分に取れない。
【００１５】
スイッチ素子の能動層、および、センサ素子の受光層を多結晶シリコンで構成し、安価な絶縁性基板上に、光センサ素子やセンサドライバを形成したものが、特許文献２-５に記載されている。この方法により、回路仕様のカスタム化、画素、およびセンサの設計、形成工程の同時進行による低コスト化や、駆動ＬＳＩとパネル間の接続点数低減が実現できる。しかしこの場合、充分なセンサ出力が得られない。これは、スイッチ特性を確保するために、多結晶シリコン層の厚膜化ができず、また多結晶シリコン膜は、非晶質シリコン膜と比較した場合、吸収係数が小さいので、殆どの光が膜に吸収されず、透過するためである。
【００１６】
生体認証装置は、センサがマトリクス状に並んだセンサアレイ部を有する。センサアレイ部は、生体情報を画像信号として取得する機能を持ち、一般にCMOSセンサ、もしくはCCDカメラで構成される。CMOSセンサ、CCDカメラは、読み取り領域に対し小さいため、受光面側には、縮小光学系などが付加され、厚みの大きい構成となる。近年、パーソナルコンピュータなどのログイン、ATM、入退室管理のセキュリティー対策としての応用が検討され、装置の薄型化、低コスト化が望まれている。
【００１７】
絶縁基板上に構成されたセンサ素子は、センサアレイの面積を低コストで拡大でき、縮小光学系が不要となることから、上記の目的に合致する装置を提供できる可能性を有する。
特許文献2-5に記載されるセンサ素子では、受光部の吸収特性から、生体認証装置などで用いられる近赤外光を検知することは不可能である。従って、生体認証装置を構成することは困難である。従来の図2(a)で示したセンサ素子では、ダーク時のリーク電流が少なく、近赤外光を検知することも可能であるが、信号強度が微小であるため、増幅回路が必要となる。センサアレイ部の外に、LSIで構成された増幅回路を実装した場合、その実装面積とLSIのコストにより、大型で高価な認証装置となってしまう。
【００１８】
特許文献6の構成は、スイッチ素子を多結晶シリコン膜で構成、ドライバなどの回路を形成した後、その上層に成膜した非晶質シリコン膜を受光層に持つセンサ素子を構成するものである。特許文献6に記載のセンサ素子であれば、安価な絶縁性基板上に、光センサ素子やセンサドライバを形成でき、従来製品に対し、薄型で、低コストな生体認証装置や、センサドライバを内蔵した低コストかつ高感度のエリアセンサ、または、この光センサ素子を内蔵した画像表示装置を提供することが可能である。しかし、この構造では、回路形成工程に、センサ素子形成工程が追加されるプロセスとなる。このような多層構造を形成した場合、素子の平坦度を確保することが困難になり、光学特性の変化により、センサ特性の確保が困難になる。また、作製工程数が多いことによる歩留まりの低下が懸念される。
【００１９】
【非特許文献１】テクノロジー  アンド  アプリケーションズ  オブ  アモルファスシリコン  第２０４頁から第２２１頁（Technology and Applications of Amorphous Silicon pp204-221）
【非特許文献２】シャープ技法  第９２号（２００５年）第３５頁から第３９頁（SHARP Technical Journal vol.92 (2005) pp35-39）
【特許文献１】特開平8-116044
【特許文献２】特開2004-159273号公報
【特許文献３】特開2004-325961号公報
【特許文献４】特開2004-318819号公報
【特許文献５】特開2006-3857号公報
【特許文献６】特開2005-228895号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、高い光電変換効率を有する光センサ素子と、センサドライバ回路（必要に応じて、画素回路、その他回路）とを、同一の絶縁膜基板上に、プレナプロセスを用いて形成し、センサドライバ回路を内蔵した低コストかつ高感度のエリアセンサ、または、この光センサ素子を内蔵した画像表示装置を提供することを課題とする。
【課題を解決するための手段】
【００２１】
本発明は、上記課題を解決するための手段として、絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、第一の電極が多結晶シリコン膜で形成されている光センサ素子を提供する。
【００２２】
又、本発明は、絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、第一の電極が多結晶シリコン膜で形成されている光センサ素子の前記第一の電極を形成した多結晶シリコン膜と同一の膜で、能動層を形成した薄膜トランジスタ素子、ダイオード素子、抵抗素子のうち、少なくとも１種の素子と、該光センサ素子とを有し、該薄膜トランジスタ素子、該ダイオード素子、該抵抗素子の少なくとも１種の素子で構成される増幅回路、センサドライバ回路が、該光センサ素子と共に、同一絶縁性基板上に作製されている光センサ装置を提供する。
【００２３】
更に、本発明は、絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、第一の電極が多結晶シリコン膜で形成されている光センサ素子の前記第一の電極を形成した多結晶シリコン膜と同一の膜で、能動層を形成した薄膜トランジスタ素子、ダイオード素子、抵抗素子のうち、少なくとも１種の素子と、該光センサ素子とを有し、該薄膜トランジスタ素子、該ダイオード素子、該抵抗素子の少なくとも１種の素子で構成される増幅回路、センサドライバ回路が、該光センサ素子と共に、同一絶縁性基板上に作製されている光センサ装置を具備し、かつ、前記薄膜トランジスタ素子、前記ダイオード素子、前記抵抗素子の少なくとも１種の素子で構成される画素スイッチ、増幅回路、画素ドライバ回路が、前記絶縁性基板と同一の基板上に作製されている画像表示装置を提供する。
【００２４】
本発明においては、増幅回路、センサドライバを構成するスイッチ素子を作製すると同時に、高性能な発生電荷蓄積型の光センサ素子を作製する。そのための素子構造として、センサ素子の一方の電極が、スイッチ素子の能動層を構成する多結晶シリコン膜と同一の膜であり、かつ光電変換が行なわれる受光部は非晶質シリコンであり、センサ素子の２つの電極の間には、受光部の非晶質シリコンと絶縁層が挟まれていることを特徴とする。これにより、プロセス工程増加を極力抑えつつ、センサドライバ回路のスイッチング特性を維持し、かつ、非晶質シリコン膜で形成した光センサ素子の高感度・低ノイズ特性を備えた光センサ装置及びこれを用いた画像表示装置が実現できる。
【００２５】
本発明の特徴は、（１）絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、第一の電極が多結晶シリコン膜で形成されている光センサ素子にある。絶縁層によりダーク時のリーク電流を防止するためである。
【００２６】
前記（１）において、（２）前記第一の電極の上部に非晶質シリコン膜で形成された前記受光層（光電変換層）が形成され、該受光層の上部に前記絶縁層が形成され、更に該絶縁層の上部に前記第二の電極が形成されていることが好ましい。絶縁層によりダーク時のリーク電流を防止するためである。
【００２７】
前記（２）において、（３）前記第一の電極の抵抗率は2.5×１０−４  Ω・m以下、前記受光層（光電変換層）の抵抗率は１．０×１０−３  Ω・ｍ以上であることが好ましい。発生した電子−ホール対の寿命を延ばす必要があり、前記第一の電極は導体にする必要があるからである。
【００２８】
前記（２）において、（４）前記第二の電極は、可視-近赤外光域（400 nmから1000 nm）の光に対し、透過率が75 %以上であることが好ましい。
【００２９】
前記（２）において、（５）前記受光層（光電変換層）を形成する非晶質シリコン膜のうち、前記第一の電極との界面近傍の領域が高濃度不純物層（1×10２５  ｍ−３以上）となっていることが好ましい。電極から受光層へのキャリア導入を防ぐ必要があるからである。
【００３０】
前記（５）において、（６）前記第一の電極には、前記高濃度不純物層に存在する不純物と同種の不純物元素が存在し、かつその元素はリン、砒素もしくはボロン、アルミニウムから選ばれる少なくとも１種であることが好ましい。同種の不純物を導入するのは、これにより光非照射時のリークを低減できるからである。
【００３１】
前記（２）において、（７）前記絶縁層は、酸化シリコン膜、もしくはチッ化シリコン膜で形成されていることが好ましい。
【００３２】
前記（１）において、（８）前記第一の電極の上部に前記絶縁層が形成され、該絶縁層の上部に非晶質シリコン膜で形成された前記受光層（光電変換層）が形成され、更に該受光層の上部に前記第二の電極が形成されていることが好ましい。絶縁層によりダーク時のリーク電流を防止するためである。
【００３３】
前記（８）において、（９）前記第一の電極の抵抗率は2.5×１０−４  Ω・m以下、前記受光層（光電変換層）の抵抗率は1.0×１０−３  Ω・m以上であることが好ましい。発生した電子−ホール対の寿命を延ばす必要があり、前記第一の電極は導体にする必要があるからである。
【００３４】
前記（８）において、（１０）前記第二の電極は、可視-近赤外光域（400 nmから1000 nm）の光に対し、透過率が75 %以上であることが好ましい。
【００３５】
前記（８）において、（１１）前記受光層（光電変換層）を形成する非晶質シリコン膜のうち、前記第二の電極との界面近傍の領域が高濃度不純物層（１×１０25  ｍ−３以上）となっていることが好ましい。電極から受光層へのキャリア導入を防ぐ必要があるからである。
【００３６】
前記（１１）において、（１２）第一の電極には、上記高濃度不純物層に存在する不純物と異種の不純物元素が存在し、かつその元素は、リン、砒素もしくはボロン、アルミニウムから選ばれる少なくとも１種であることが好ましい。
異種の不純物を導入するのは、これにより光非照射時のリークを低減できるからである。
【００３７】
前記（８）において、（１３）前記絶縁層は、酸化シリコン膜、もしくはチッ化シリコン膜で形成されていることが好ましい。
【００３８】
前記（１）において、（１４）前記第一の電極と、該第一の電極に隣接し、該第一の電極を形成する多結晶シリコン膜と同じ膜で形成された前記受光層（光電変換層）と、該受光層の上部に形成された前記絶縁層と、該絶縁層の上部に前記第二の電極が形成されていることが好ましい。絶縁層によりダーク時のリーク電流を防止するためである。
【００３９】
前記（１４）において、（１５）前記第一の電極の抵抗率は２．５×１０−４  Ω・m以下、該受光層（光電変換層）の抵抗率は1.0×１０−３  Ω・m以上であることが好ましい。受光層を多結晶シリコン膜の真性層にして発生した電子−ホール対の寿命を延ばす必要があり、前記第一の電極は導体にする必要があるからである。
【００４０】
前記（１４）において、（１６）前記第二の電極は、可視-近赤外光域（400 nmから1000 nm）の光に対し、透過率が75 %以上であることが好ましい。
【００４１】
前記（１４）において、（１７）前記絶縁層は、酸化シリコン膜、もしくはチッ化シリコン膜で形成されていることが好ましい。
【００４２】
また、本発明の特徴は、（１８）絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、第一の電極が多結晶シリコン膜で形成されている光センサ素子の前記第一の電極を形成した多結晶シリコン膜と同一の膜で、能動層を形成した薄膜トランジスタ素子、ダイオード素子、抵抗素子のうち、少なくとも１種の素子と、該光センサ素子とを有し、該薄膜トランジスタ素子、該ダイオード素子、該抵抗素子の少なくとも１種の素子で構成される増幅回路、センサドライバ回路が、該光センサ素子と共に、同一絶縁性基板上に作製されている光センサ装置にある。プロセス工程増加を極力抑えつつ、センサドライバ回路のスイッチング特性を維持し、かつ、非晶質シリコン膜で形成した光センサ素子の高感度・低ノイズ特性を備えた光センサ装置にするためである。
【００４３】
前記（１８）において、（１９）前記光センサ素子、あるいは該光センサ素子とその増幅回路と、およびスイッチ群との組が、マトリクス状に配置され、その周辺にセンサドライバ回路が配置されていることが好ましい。
【００４４】
また、本発明の特徴は、（２０）絶縁性基板上に形成された光センサ素子であって、第一の電極と、第二の電極と、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層とが形成されており、第一の電極が多結晶シリコン膜で形成されている光センサ素子の前記第一の電極を形成した多結晶シリコン膜と同一の膜で、能動層を形成した薄膜トランジスタ素子、ダイオード素子、抵抗素子のうち、少なくとも１種の素子と、該光センサ素子とを有し、該薄膜トランジスタ素子、該ダイオード素子、該抵抗素子の少なくとも１種の素子で構成される増幅回路、センサドライバ回路が、該光センサ素子と共に、同一絶縁性基板上に作製されている光センサ装置を具備し、かつ、前記薄膜トランジスタ素子、前記ダイオード素子、前記抵抗素子の少なくとも１種の素子で構成される画素スイッチ、増幅回路、画素ドライバ回路が、前記絶縁性基板と同一の基板上に作製されている画像表示装置にある。プロセス工程増加を極力抑えつつ、センサドライバ回路のスイッチング特性を維持し、かつ、非晶質シリコン膜で形成した光センサ素子の高感度・低ノイズ特性を備えた光センサ装置を有する画像表示装置にするためである。
【００４５】
前記（２０）において、（２１）1つ、あるいは複数の画素と、前記光センサ素子、あるいは前記光センサ素子とその増幅回路と、およびスイッチ群との組が、マトリクス状に配置され、その周辺に、前記画素ドライバ回路と、前記センサドライバ回路が配置されていることが好ましい。
【００４６】
前記（２０）において、（２２）画素がマトリクス状に配置され、その周辺に、前記光センサ素子、前記画素ドライバ回路と、前記センサドライバ回路が配置されていることが好ましい。
【発明の効果】
【００４７】
従来のＴＦＴ駆動のディスプレイの高付加価値化のためには、機能付加は必然的であり、その一手段として、光センサを内蔵することは、それにより付加可能となる機能の広さから、大変有用である。また、光センサをアレイ化したエリアセンサは医療用途、認証用途などで、有用であり、低コストで作製することが重要になってくる。
【００４８】
本発明によれば、高性能センサとセンサ処理回路を、安価な絶縁性基板に同時作製でき、低コストかつ信頼性の高い製品を提供できる。
【実施例１】
【００４９】
図3は、本発明に係る光センサ素子の概念図である。図3（ａ）は絶縁性基板上に形成された光センサ素子の断面図、図3（ｂ）は上面図である。
【００５０】
図3において、絶縁性基板上に、第一の電極が、多結晶シリコン膜で作製され、その上に受光層が非晶質シリコン膜によって作製され、更にその上に、絶縁層を介して、可視-近赤外光に対し透明な第二の電極が作製されている（ここで言う可視-近赤外光に対し透明であるとは、400 nmから1000 nmの波長の光に対し、エネルギー透過率が75 %以上であることを指す）。
【００５１】
第一の電極は、コンタクトホールを介して配線層に接続している。図3の例は配線層が第二の電極を構成する材料と同じ場合を示しているが、異なる材料でも良い。その場合は、第一の電極の場合同様、第二の電極においても、電極と配線はコンタクトホールを介して接続することとなる。各電極に接続される配線は層間絶縁膜で絶縁され、全体が保護絶縁膜で覆われている。
【００５２】
検出光がどちら側から入射するかは、パネルの実装の仕方に依存する。正実装（絶縁性基板側を下に）した場合は、図3(a)の上部から、検知光が入射する。逆実装（絶縁性基板側を上に）した場合は、図3(a)の下部から、検知光が入射する。入射光は第二の電極と絶縁層、または第一の電極を透過して、受光層に到達し、その一部のエネルギーは、受光層内で光電変換され、電子と正孔の対を発生させる。この電子もしくは正孔の一方のみの電荷を検出し、センサの信号出力とする。逆実装の場合、第二の電極は必ずしも透明である必要はなく、センサ素子の感度向上の目的では、反射率の高い材料を選択し反射光を利用するのが良い。
【００５３】
図4は、本発明に係る光センサ素子の別の概念図である。図4（ａ）は絶縁性基板上に形成された光センサ素子の断面図、図4（ｂ）は上面図である。
【００５４】
図4において、絶縁性基板上に、第一の電極が、多結晶シリコン膜で作製され、その上に絶縁膜を介して受光層が非晶質シリコン膜によって作製され、更にその上に、可視-近赤外光に対し透明な第二の電極が作製されている。第一の電極は、コンタクトホールを介して配線層に接続している。図4の例は配線層が第二の電極を構成する材料と同じ場合を示しているが、異なる材料でも良い。その場合は、第一の電極の場合同様、第二の電極においても、電極と配線はコンタクトホールを介して接続することとなる。各電極に接続される配線は層間絶縁膜で絶縁され、全体が保護絶縁膜で覆われている。
【００５５】
検出光がどちら側から入射するかは、図3の素子同様、パネルの実装の仕方に依存する。正実装（絶縁性基板側を下に）した場合は、図4(a)の上部から、検知光が入射する。逆実装（絶縁性基板側を上に）した場合は、図3(a)の下部から、検知光が入射する。入射光は第二の電極、または第一の電極と絶縁層を透過して、受光層に到達し、その一部のエネルギーは、受光層内で光電変換され、電子と正孔の対を発生させる。図２の説明に記載の通り、正孔のみの電荷を検出し（場合によっては、電子でも良い）、センサの信号出力とする。逆実装の場合、第二の電極は必ずしも透明である必要はなく、センサ素子の感度向上の目的では、反射率の高い材料を選択し反射光を利用するのが良い。
【００５６】
図4と図3との違いは、絶縁層が第一の電極と接しているか、第二の電極と接しているかである。第二の電極材料の種類、動作条件等で最適構造が決まる。従って、その都度どちらかを選択すれば良い。
【００５７】
図5は、多結晶シリコン膜を用いたスイッチ素子として広く利用されている、薄膜トランジスタ（ＴＦＴ）の概念図である。図5（ａ）は絶縁性基板上に形成されたＴＦＴの断面図、図5（ｂ）は上面図である。
【００５８】
図5において、絶縁性基板上に、ＴＦＴのソース、チャネル、ドレインが、センサ素子の第一の電極を構成する多結晶シリコン膜と同じ膜で作製され、その上に絶縁膜を介してゲート電極が金属膜、多結晶シリコンで作製された導体膜によって作製されている。ソース、ゲート、ドレインは、コンタクトホールを介して配線層に接続している。各電極に接続される配線は層間絶縁膜で絶縁され、全体が保護絶縁膜で覆われている。ＴＦＴではソース、あるいはドレインとチャネルの間に低濃度不純物注入層を設ける場合がある。これは、素子の信頼性を確保するためである。
【００５９】
図3、図4に示すセンサ素子の第一の電極、および図5に示すＴＦＴのソース、ドレインは、高濃度の不純物を注入し、抵抗を充分下げ、導体とする必要がある。理想の値は抵抗率に換算して2.5×１０−４  Ω・m以下が望ましい。
【００６０】
図3、図4中の非晶質シリコン膜は、センサ素子の受光層（光電変換層）となる。受光層は、発生した電子-ホール対の寿命を延ばすために、真性層であることが望ましい。理想の値は、抵抗率に換算して1.0×１０−３  Ω・m 以上である。
【００６１】
電極から受光層へキャリアが注入されるのを防ぐために、非晶質シリコン膜のうち、電極と接する領域には、高濃度不純物領域を設ける場合がある。
【００６２】
図3に示すセンサ素子では、非晶質シリコン膜のうち、第一の電極に接する領域には、第一の電極に注入した不純物と同種の不純物を導入する。図6はその断面図である。
【００６３】
図4に示すセンサ素子では、非晶質シリコン膜のうち、第二の電極に接する領域には、第一の電極に注入した不純物と異種の不純物を導入する。図7はその断面図である。
【００６４】
なお、ここで言う不純物の種とは、シリコンに不純物として注入され、活性化した場合、ドナー型の不純物になるか、アクセプタ型の不純物になるかということを指す。ドナー型の不純物の例としては、リン、砒素などがある。アクセプタ型の不純物としては、ボロン、アルミニウムなどがある。
【００６５】
図3もしくは図4のセンサ素子と、図5のスイッチ素子を、同一の絶縁膜基板上に、プレナプロセスを用いて形成することで、センサドライバ回路を内蔵した低コストのエリアセンサ、または、この光センサ素子を内蔵した画像表示装置を提供する。
【００６６】
図8(a)から図8（q）を用いて、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する。ここでは、素子を並べて作製するまでの例を示す。エリアセンサ、表示装置など、用途により素子の配置が変わるだけで、基本は変わらない。必要に応じて公知の工程を追加、または、省略することができる。また、本例では、第一の電極はN型であるとする。P型である場合は以降の工程において、マスクで被覆する場所を変えるだけである。
【００６７】
まず、図8（ａ）において、絶縁性基板を用意する。ここでは、絶縁性基板として安価なガラス基板を例に説明するが、ＰＥＴなどに代表されるプラスチック基板、高価な石英基板、金属基板などの上にも作製できる。ガラス基板の場合、基板中にナトリウム、ボロンなどが含有され、半導体層に対する汚染源となるため、表面にシリコン酸化膜、シリコン窒化膜等のアンダーコート膜を成膜するのが望ましい。図8（b）のように、その上面に化学気相成長法（ＣＶＤ）で非晶質シリコン膜又は微結晶シリコン膜を成膜する。その後、図8（c）に示すように、非晶質シリコン膜にエキシマレーザを照射し、多結晶化したシリコン膜を形成する。
【００６８】
次に、図8（ｄ）において、ホトリソ工程で多結晶シリコン膜を島状の多結晶シリコン膜に加工し、ＣＶＤによりシリコン酸化膜からなるゲート絶縁膜を成膜する。ゲート絶縁膜の材料は、シリコン酸化膜に限定するものではなく、高い誘電率、高い絶縁性、低い固定電荷、界面電荷・準位密度、およびプロセス整合性を満足するものを選択するのが望ましい。このゲート絶縁膜を通して、島状の多結晶シリコン膜全体にイオン注入法により、ボロンを導入し、Ｎ型ＴＦＴのしきい値調整層（極低濃度ボロン注入層）を形成する。
【００６９】
さらに、図8（e）に示すように、ホトリソ工程で、Ｎ型ＴＦＴ領域、Ｎ型電極領域、Ｐ型ＴＦＴ領域のうち、非注入領域として、Ｎ型ＴＦＴ領域とＮ型電極領域をホトレジストで決定した上で、イオン注入法により、リンを導入し、Ｐ型ＴＦＴのしきい値調整層（極低濃度リン注入層）を形成する。
Ｎ型ＴＦＴのしきい値調整層（極低濃度ボロン注入層）とＰ型ＴＦＴのしきい値調整層（極低濃度リン注入層）の不純物は、ＴＦＴのしきい値調整を目的としたもので、イオン注入の際のドーズ量は、１×１０１１ｃｍ−２から１×１０１３ｃｍ−２の間で最適値を導入する。このとき、極低濃度ボロン注入層と極低濃度リン注入層中の多数キャリアの濃度は、１×１０１５から１×１０１７個／ｃｍ３となることがわかっている。ボロン注入量の最適値は、Ｎ型ＴＦＴのしきい値、リン注入量の最適値は、Ｐ型ＴＦＴのしきい値で決定される。
【００７０】
次に、図8（f）に示すように、ＣＶＤ又はスパッタによってゲート電極用の金属膜を成膜する。このゲート電極用の金属膜は、必ずしも金属膜である必要はなく、高濃度の不純物を導入し、低抵抗化した多結晶シリコン膜などでもよい。
【００７１】
次に、図8（g）に示すように、ホトリソ工程でゲート電極用の金属膜を加工してゲート電極を形成し、同じホトレジストを利用して、イオン注入法により、リンを導入して、Ｎ＋層（高濃度リン注入層）を形成する。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０１５ｃｍ−２以上が望ましい。このとき、高濃度リン注入層中の多数キャリアの濃度は１×１０１９個／ｃｍ３以上となる。
【００７２】
図8（g）に示すレジストを除去した後、図8（h）に示すように、ゲート電極をマスクとして、イオン注入法により、ゲート電極の両サイドにリンを導入して、Ｎ−層（低濃度リン注入層）を形成する。この不純物導入は、Ｎ型ＴＦＴの信頼性向上を目的としたもので、イオン注入の際のドーズ量は、低濃度ボロン注入層と高濃度リン注入層のドーズ量の間、すなわち、１×１０１１ｃｍ−２から１×１０１５ｃｍ−２の間で最適値を導入する。このときＮ−層（中濃度リン注入層）中の多数キャリアの濃度は１×１０１５から１×１０１９個／ｃｍ３となる。
【００７３】
本実施例では、Ｎ−層（低濃度リン注入層）の形成において、ホトレジストとゲート電極の加工誤差を利用している。加工誤差を利用する利点は、ホトマスク、ホト工程を省略できること、ゲート電極に対し、Ｎ−層（中濃度リン注入層）の領域が一義に決まることであるが、欠点は、加工誤差が小さい場合、Ｎ−層が充分確保できないことである。加工誤差が小さい場合は、新たにホト工程を追加して、Ｎ−層を規定してもよい。
【００７４】
次に、図8（i）に示すように、ホトレジストでＮ型ＴＦＴ領域とＮ型電極領域の非注入領域を決定した上で、Ｐ型ＴＦＴ領域に、イオン注入法によりボロンを導入して、Ｐ＋層（高濃度ボロン注入層）を形成する。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０１５ｃｍ−２以上が望ましい。このときＰ＋層中の多数キャリアの濃度は１×１０１９個／ｃｍ３以上となる。以上の工程により、ＴＦＴと光センサ素子の電極が形成できる。
【００７５】
本実施例で注意すべきは、Ｐ型ＴＦＴのしきい値調整層（低濃度リン注入層）には、Ｎ型ＴＦＴのしきい値調整層（低濃度ボロン注入層）と同量のボロンが、Ｐ＋層（高濃度ボロン注入層）には、Ｎ−層（中濃度リン注入層）、およびＮ＋層（高濃度リン注入層）と同量のリンが導入されていることである。これらは、本来、導入不要な不純物であり、ＴＦＴと光センサ素子の電極の多数キャリアの種類を維持するためには、それらを相殺する分の量のリンとボロンを各層に導入する必要がある。本実施例は、ホトリソ工程が簡略化でき、ホトマスクが削減できることが利点であるが、Ｐ型ＴＦＴの能動層に多くの欠陥が導入されるという欠点がある。Ｐ型ＴＦＴの特性が確保できない場合は、ホトマスク、ホト工程を増やし、Ｐ型ＴＦＴのしきい値調整層、Ｐ＋層を覆うことで、不要な不純物を導入しないことが望ましい。
【００７６】
次に、図8（j）に示すように、ゲート電極の上部にＴＥＯＳ（テトラエトキシシラン）ガスを原料とし、ＣＶＤを用いて層間絶縁膜を成膜した後、導入不純物の活性化アニールを行なう。次いでホトリソ工程により、ホトレジストを用いて、ソース、ドレイン部分にコンタクトホールを形成する。層間絶縁膜は、後で形成する配線と、下層のゲート電極と多結晶半導体層とを絶縁するものであるので、絶縁性があれば、どのような膜でもよい。ただし、寄生容量を低減する必要があるので、低比誘電率で膜応力が小さいなど、厚膜化に対し、プロセス整合性の良いものが望ましい。さらに、表示機能と両立する場合には、膜の透明性が重要になり、可視光域に対し、透過率の高い材料であることが望ましい。本実施例では、例として、ＴＥＯＳガスを原料としたシリコン酸化膜を挙げた。
【００７７】
次に、図8（k）に示すように、配線材料を成膜し、ホトリソ工程により、配線を形成する。さらに、図8（l）に示すように、ＣＶＤにより、保護絶縁膜を形成する。必要であれば、保護絶縁膜を形成した後、ＴＦＴ特性改善のための追加アニールを行なう。膜の材料は、図8（j）で示した層間絶縁膜と同様に絶縁性があれば、どのような膜でもよい。
【００７８】
次に、図8（m）に示すように、ホトリソ工程により、ホトレジストを用いて、センサ素子第一の電極の上層の、保護絶縁膜、層間絶縁膜、ゲート絶縁膜に、コンタクトホールを形成する。本実施例では、センサ素子として図3の作製例を示す。
【００７９】
次に、図8（n）に示すように、ＣＶＤによって非晶質シリコン膜を形成する。このとき、多結晶シリコン電極と非晶質シリコン膜の界面の準位を低減するために、多結晶シリコン電極の表面改質処理又は洗浄処理を加えるとよい。その方法は、フッ酸洗浄等があるが、その方法は問わない。また、非晶質シリコン膜中の含有水素量が、１０ａｔｍ％程度以上となる成膜条件であることが望ましい。非晶質シリコン中には未結合のボンドが多く存在し、光照射で発生した電子−正孔対の再結合中心となる。非晶質シリコン膜中の水素は、未結合のボンドを終端、不活性化する効果がある。成膜後の水素導入では、充分な量の水素が、非晶質シリコン膜中に導入できず、センサの性能低下をまねく。非晶質シリコン膜は、基本的に不純物を導入しない真性層であるが、図6に示す構造の素子を採用する場合、成膜開始時に原料ガスに不純物を混入することにより、第一の電極付近の非晶質シリコン層に高濃度の不純物導入層を形成できる。これにより光非照射時のリークを低減できる。
【００８０】
次に、図8（o）に示すように、ホトリソ工程により、ホトレジストを用いて、非晶質シリコン膜を島状のセンサ受光部（非晶質シリコン膜）に加工した後、絶縁膜を形成する。この絶縁膜は非晶質シリコンの島に対し、被覆率の高いものが望ましい。容量の調整は、誘電率が高い膜を選択するか、膜厚を制御することで調整する。
【００８１】
次に図8（p）に示すように、ホトリソ工程により、透明な材料により第二の電極を形成する。材料は可視-近赤外光に対し透明な導体であれば何でも良い。例としてＩＴＯ、ＺｎＯ、ＩｎＳｂ等の酸化物が挙げられる。
【００８２】
最後に図8（q）に示すように、保護絶縁膜を形成する。この保護絶縁膜は、特に、外部から各素子へ水が侵入することを防ぐ意図がある。そのため、材料としては、透湿性の良いシリコン酸化膜よりも、シリコンナイトライドなどの透湿性が悪い材料を採用することが望ましい。
【００８３】
また本工程ではホトリソ工程を繰り返すことにより、必要に応じて配線層を増やし、多層化することも可能である。
【００８４】
図8(q)では左から順にN型TFT、P型TFT、センサ素子（図3に記載の構造）が作製されたことになる。
【００８５】
図9（a）から図9（e）は、図8（l）から派生した、センサ素子が、図４に示す構造である場合の、作製例を示す。
【００８６】
図9（a）に示すように、ホトリソ工程により、ホトレジストを用いて、センサ素子第一の電極の上層の、保護絶縁膜、層間絶縁膜、ゲート絶縁膜を除去する。
【００８７】
次に、図9（b）に示すように、ＣＶＤによって絶縁膜を形成する。ここでは、センサ素子の第一の電極直上の絶縁膜を、新たに成膜したが、前の工程で、絶縁膜除去工程時に絶縁膜を所望の膜厚分残して除去する方法で用意しても良い。
【００８８】
次に、図9（c）に示すように、ＣＶＤによって非晶質シリコン膜を形成する。
非晶質シリコン膜は、基本的に不純物を導入しない真性層であるが、図7に示す構造の素子を採用する場合、成膜終了直前に原料ガスに不純物を混入することにより、第二の電極付近の非晶質シリコン層に高濃度の不純物導入層を形成できる。これにより光非照射時のリークを低減できる。
【００８９】
図9（d）に示すように、島状に加工した後、ホトリソ工程により、透明な材料により第二の電極を形成する。図9（d）では第二の電極は非晶質シリコンの島を回りこむように成膜されているが、その上部のみに成膜されている状態でも良い。
最後に図9（e）に示すように、保護絶縁膜を形成する。
本工程においても、ホトリソ工程を繰り返すことにより、必要に応じて配線層を増やし、多層化することも可能である。
【００９０】
図9(e)では左から順にN型TFT、P型TFT、センサ素子（図3に記載の構造）が作製されたことになる。
【００９１】
図３、図４で示した構造のセンサ素子に対し、出力は劣るが、従来の素子に比べ、良好な特性を示し、かつTFT作製工程に対し、付加工程数をなるべく減らして構成できることを特徴とする、本発明に係る素子構造について触れる。
【００９２】
図１０は、本発明に係る光センサ素子の別の概念図である。図１０（ａ）は絶縁性基板上に形成された光センサ素子の断面図、図１０（ｂ）は上面図である。
【００９３】
図１０において、絶縁性基板上に、第一の電極、および受光層が、多結晶シリコン膜で作製され、受光層の上部に絶縁層を介して、第二の電極が作製されている。第一の電極、第二の電極は、コンタクトホールを介してそれぞれ配線層に接続している。図１０の例は配線層が第二の電極を構成する材料と異なる場合を示しているが、同じ材料でも良い。
【００９４】
各電極に接続される配線は層間絶縁膜で絶縁され、全体が保護絶縁膜で覆われている。
【００９５】
図１０の素子は、第一の電極と第二の電極の間に、半導体層で形成された受光層と、絶縁層が形成されているという点では、図３，４の素子と同一であり、動作方法も同じである。
【００９６】
図１０の発明の特長は、非晶質シリコン膜形成が不要であることと、センサ素子の絶縁膜、および第二の電極が、図５のＴＦＴのゲート絶縁膜、およびゲートと同じ材料で構成できることである。従って、ＴＦＴ作製工程に対し、付加工程数をなるべく減らして、スイッチ素子（ＴＦＴ）とセンサ素子とを、絶縁性基板上に形成することができる。
【００９７】
図１１(a)から図１１（f）を用いて、図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する。ここでは、素子を並べて作製するまでの例を示す。エリアセンサ、表示装置など、用途により素子の配置が変わるだけで、基本は変わらない。必要に応じて公知の工程を追加、または、省略することができる。また、第一の電極はN型であるとする。P型である場合は以降の工程において、マスクで被覆する場所を変えるだけである。
【００９８】
ホトリソ工程で多結晶シリコン膜を島状の多結晶シリコン膜に加工し、ＣＶＤによりシリコン酸化膜からなるゲート絶縁膜を成膜する工程までは図８と共通である(図８（ｆ）まで)。
【００９９】
図１１(a)に示すように、センサ部分をホトレジスト被覆した状態で、イオン注入法により、ボロンを導入し、Ｎ型ＴＦＴのしきい値調整層（（極低濃度ボロン注入層）を形成する。更にプロセスを簡素化したい場合は、ホトレジストで被覆せず、全面にボロンを導入しても良い。但しセンサ素子の性能は落ちるため、用途により、いずれかの方法を選択する。
【０１００】
さらに、図１１（b）に示すように、ホトリソ工程で、Ｎ型ＴＦＴ領域、Ｎ型電極領域、Ｐ型ＴＦＴ領域のうち、非注入領域として、Ｎ型ＴＦＴ領域とセンサ素子領域をホトレジストで決定した上で、イオン注入法により、リンを導入し、Ｐ型ＴＦＴのしきい値調整層（極低濃度リン注入層）を形成する。
【０１０１】
次に、図１１（c）に示すように、ＣＶＤ又はスパッタによってゲート電極用の金属膜を成膜し、ホトリソ工程でゲート電極用の金属膜を加工してゲート電極を形成し、同じホトレジストを利用して、イオン注入法により、リンを導入して、Ｎ＋層（高濃度リン注入層）を形成する。
【０１０２】
レジストを除去した後、図１１（d）に示すように、ゲート電極をマスクとして、イオン注入法により、ゲート電極の両サイドにリンを導入して、Ｎ−層（低濃度リン注入層）を形成する。この不純物導入は、Ｎ型ＴＦＴの信頼性向上を目的としたもので、図８の説明で触れたとおりである。センサ素子の第一の電極と受光層との間にも、Ｎ−層（低濃度リン注入層）が形成される。この領域の形成を回避するには、Ｎ−層のイオン注入の際、ホトレジストで被覆する必要が生じるが、センサ素子として充分機能するため、ここでは形成するものとする。必要とする感度等によってプロセスを選択する。
【０１０３】
次に、図１１（e）に示すように、ホトレジストでＮ型ＴＦＴ領域とＮ型電極領域の非注入領域を決定した上で、Ｐ型ＴＦＴ領域に、イオン注入法によりボロンを導入して、Ｐ＋層（高濃度ボロン注入層）を形成する。
【０１０４】
以降の工程は既知のＴＦＴ作製工程に従う。図１１（ｆ）はその完成例である。
イオン注入法による不純物の導入量は図８の場合と同様である。
【０１０５】
図８、図９、図１１ではスイッチ素子の例として、ＴＦＴを挙げ、その作製工程を示したが、その他にもダイオード素子、抵抗素子なども同様にして、作製できる。各々、特定の機能を持つ電子回路は、これらの素子を組み合わせて構成することができる。
【０１０６】
図１２は、図８、もしくは図９、もしくは図１１の製造工程を適用して得られる、一定の面積を占めるセンサアレイ、いわゆる、エリアセンサの実施例である。光センサ素子、およびその増幅回路と、スイッチ群との組が、マトリクス状に配置され、その周辺にセンサドライバ回路、検出回路、制御回路が絶縁性基板上に作製されていることが特徴である。制御回路をはじめ、一部の回路は必ずしも、絶縁性基板上に作製される必要はなく、LSIで構成し、そのLSIチップを、絶縁性基板上に搭載する形でも良い。また、光センサ素子、およびその増幅回路と、スイッチ群との組も、光センサ素子のみ、あるいは光センサ素子といずれかの素子との組であっても良い。図１２の実施例は、Ｘ線撮像装置や、生体認証装置の光検出用のセンサアレイとして応用できる。
【０１０７】
図１３（a）は指静脈認証装置のセンサアレイの断面図である。指内を通過した透過・散乱光は、マイクロレンズアレイで、集光、ピクセル毎に分離され、カラーフィルタでノイズ成分を除去、信号である近赤外光のみを透過し、エリアセンサの読み取り部に到達し、電気信号に変換される。図１３（b）は、指静脈認証装置の平面図である。各構成回路は、コスト、性能等を勘案して、ガラス基板に内蔵するか、プリント基板に実装するかを決定する。この例では、制御回路部に電気信号を画像情報として処理する画像処理回路、センサ部のセンサ素子動作タイミング、読み出しタイミング等を制御するカメラ信号処理回路を搭載した。
【０１０８】
エリア情報の取得方法の一例を以下に示す。必ずしも以下のとおりでなくとも良く、エリア内の検知情報を取得できるのであれば、いかなる方法を採用しても良い。センサドライバよりリセット線を介して、リセット信号を送り、センサを、ある一定時間動作させ、光で誘起された電荷を蓄積する。ある一定時間動作させた後、センサドライバより読み出し線を介して、センサスイッチを開き、蓄積した電荷を出力としてデータ線に送る。データ線に送られた出力は検出回路内で増幅、ノイズをカットされ、デジタル変換される。これを順次繰り返して、一走査毎に１ライン分の信号がシリアル、デジタル化され、制御回路にフィードバックされる。全面の走査が終わった時点で、エリア全体の光検知の情報取得が完了する。
【０１０９】
図１４は図８、もしくは図９、もしくは図１１の製造工程を適用して得られる、光センサ機能付き画像表示装置の実施例である。１画素もしくは複数画素と光センサ素子との組が、マトリクス状に配置され、その周辺にセンサドライバ回路、画像表示用のゲートドライバ回路、データドライバ回路、検出回路、制御回路が絶縁性基板上に作製されていることが特徴である。制御回路をはじめ、一部の回路は必ずしも、絶縁性基板上に作製される必要はなく、LSIで構成し、そのLSIチップを、絶縁性基板上に搭載する形でも良い。また、１画素もしくは複数画素と光センサ素子との組には、増幅回路やスイッチ群が含まれていても良い。図１３の実施例は、ライトペンや、スタイラスペン、あるいは指タッチによる入力機能内蔵型のディスプレイパネルに応用できる。
【０１１０】
図１５は図８、もしくは図９、もしくは図１１の製造工程を適用して得られる、光センサ機能付き画像表示装置の別の実施例である。画素がマトリクス状に配置され、その周辺に、光センサ素子、画素ドライバ回路と、センサドライバ回路が配置されている。本例ではセンサは液晶表示部の外に配置されている。
制御回路をはじめ、一部の回路は必ずしも、絶縁性基板上に作製される必要はなく、LSIで構成し、そのLSIチップを、絶縁性基板上に搭載する形でも良い。図１５の実施例は、例えば調光機能内蔵型のディスプレイパネルに応用できる。
【０１１１】
本発明の光センサによれば、近赤外光を検知することが可能になる。また、第一の電極と同一の膜で形成したスイッチ素子で、増幅回路を、センサアレイ内の各センサ素子に構成することが可能になる。本発明により、従来製品に対し、薄型で、低コストな生体認証装置を提供することが可能となる。
【０１１２】
また、第一の電極を、スイッチ素子の能動層を構成する多結晶シリコン膜と同一の膜で形成できるので、回路（スイッチ素子）の上層にセンサ素子が積載される構造を回避でき、光学特性を確保できる。また作製工程数を削減でき、歩留まりの低下を阻止できる。
【図面の簡単な説明】
【０１１３】
【図１ａ】従来例の光センサ素子を説明するための模式的断面図。
【図１ｂ】従来例の光センサ素子を説明するためのエネルギーバンド図。
【図２ａ】特許文献１で公開された発生電荷蓄積型の光センサ素子を説明するための模式的断面図。
【図２ｂ】特許文献１で公開された発生電荷蓄積型の光センサ素子のエネルギーバンド図。
【図２ｃ】特許文献１で公開された発生電荷蓄積型の光センサ素子のエネルギーバンド図。
【図２ｄ】特許文献１で公開された発生電荷蓄積型の光センサ素子のエネルギーバンド図。
【図２ｅ】特許文献１で公開された発生電荷蓄積型の光センサ素子のセンサ動作時のタイミングチャート。
【図３ａ】本発明の光センサ素子の一例を説明するための概念図を示す断面図。
【図３ｂ】本発明の光センサ素子の一例を説明するための概念図を示す上面図。
【図４ａ】本発明の光センサ素子の別の一例を説明するための概念図を示す断面図。
【図４ｂ】本発明の光センサ素子の別の一例を説明するための概念図を示す上面図。
【図５ａ】多結晶シリコン膜を用いたスイッチ素子として広く利用されている、薄膜トランジスタ（ＴＦＴ）の概念図を示す断面図。
【図５ｂ】多結晶シリコン膜を用いたスイッチ素子として広く利用されている、薄膜トランジスタ（ＴＦＴ）の概念図を示す上面図。
【図６】図3に示すセンサ素子では、第一の電極に接する領域に、第一の電極に注入した不純物と同種の不純物を導入することを示す断面図。
【図７】図4に示すセンサ素子では、第二の電極に接する領域に、第一の電極に注入した不純物と異種の不純物を導入することを示す断面図。
【図８ａ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｂ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｃ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｄ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｅ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｆ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｇ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｈ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｉ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｊ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｋ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｌ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｍ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｎ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｏ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｐ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図８ｑ】光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図９ａ】図8（l）から派生した、センサ素子が、図４に示す構造である場合の、作製例を示す図。
【図９ｂ】図8（l）から派生した、センサ素子が、図４に示す構造である場合の、作製例を示す図。
【図９ｃ】図8（l）から派生した、センサ素子が、図４に示す構造である場合の、作製例を示す図。
【図９ｄ】図8（l）から派生した、センサ素子が、図４に示す構造である場合の、作製例を示す図。
【図９ｅ】図8（l）から派生した、センサ素子が、図４に示す構造である場合の、作製例を示す図。
【図１０ａ】本発明の光センサ素子の別の一例を説明するための概念図を示す断面図。
【図１０ｂ】本発明の光センサ素子の別の一例を説明するための概念図を示す上面図。
【図１１ａ】図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図１１ｂ】図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図１１ｃ】図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図１１ｄ】図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図１１ｅ】図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図１１ｆ】図１０に記載の光センサ素子を採用した場合の、光センサ素子と多結晶シリコンＴＦＴの作製プロセスを説明する工程図。
【図１２】図８、もしくは図９、もしくは図１１の製造工程を適用して得られる、一定の面積を占めるセンサアレイ、いわゆる、エリアセンサの一例を示す図。
【図１３ａ】本発明を適応して得られる指静脈認証装置のセンサアレイの断面図。
【図１３ｂ】本発明を適応して得られる指静脈認証装置のセンサアレイの平面図。
【図１４】図１４は図８、もしくは図９、もしくは図１１の製造工程を適用して得られる、光センサ機能付き画像表示装置の一例を示す図。
【図１５】図８、もしくは図９、もしくは図１１の製造工程を適用して得られる、光センサ機能付き画像表示装置の別の一例を示す図。
【符号の説明】
【０１１４】
Vres     リセット電圧
Vsens    センス電圧
ｈν            外光
ＮＥ層    Ｎ型ＴＦＴのしきい値調整層
ＰＥ層    Ｐ型ＴＦＴのしきい値調整層。
【図１ａ】
2008306080.tif 000003
【図１ｂ】
2008306080.tif 000004
【図２ａ】
2008306080.tif 000005
【図２ｂ】
2008306080.tif 000006
【図２ｃ】
2008306080.tif 000007
【図２ｄ】
2008306080.tif 000008
【図２ｅ】
2008306080.tif 000009
【図３ａ】
2008306080.tif 000010
【図３ｂ】
2008306080.tif 000011
【図４ａ】
2008306080.tif 000012
【図４ｂ】
2008306080.tif 000013
【図５ａ】
2008306080.tif 000014
【図５ｂ】
2008306080.tif 000015
【図６】
2008306080.tif 000016
【図７】
2008306080.tif 000017
【図８ａ】
2008306080.tif 000018
【図８ｂ】
2008306080.tif 000019
【図８ｃ】
2008306080.tif 000020
【図８ｄ】
2008306080.tif 000021
【図８ｅ】
2008306080.tif 000022
【図８ｆ】
2008306080.tif 000023
【図８ｇ】
2008306080.tif 000024
【図８ｈ】
2008306080.tif 000025
【図８ｉ】
2008306080.tif 000026
【図８ｊ】
2008306080.tif 000027
【図８ｋ】
2008306080.tif 000028
【図８ｌ】
2008306080.tif 000029
【図８ｍ】
2008306080.tif 000030
【図８ｎ】
2008306080.tif 000031
【図８ｏ】
2008306080.tif 000032
【図８ｐ】
2008306080.tif 000033
【図８ｑ】
2008306080.tif 000034
【図９ａ】
2008306080.tif 000035
【図９ｂ】
2008306080.tif 000036
【図９ｃ】
2008306080.tif 000037
【図９ｄ】
2008306080.tif 000038
【図９ｅ】
2008306080.tif 000039
【図１０ａ】
2008306080.tif 000040
【図１０ｂ】
2008306080.tif 000041
【図１１ａ】
2008306080.tif 000042
【図１１ｂ】
2008306080.tif 000043
【図１１ｃ】
2008306080.tif 000044
【図１１ｄ】
2008306080.tif 000045
【図１１ｅ】
2008306080.tif 000046
【図１１ｆ】
2008306080.tif 000047
【図１２】
2008306080.tif 000048
【図１３ａ】
2008306080.tif 000049
【図１３ｂ】
2008306080.tif 000050
【図１４】
2008306080.tif 000051
【図１５】
2008306080.tif 000052