(57)【要約】【課題】オフセット補正の応答性と精度を従来よりも向上させることが可能な信号処理装置を提供する。【解決手段】撮像素子から出力される出力信号に相関二重サンプリング処理を行うＣＤＳ２と、ＣＤＳ２の出力信号を可変利得によって増幅するＰＧＡ３と、ＰＧＡ３に設定される利得変更後の一定期間、ＰＧＡ３の入力を、ＣＤＳ２の出力から固定電圧に切り替えるスイッチＳＷと、ＰＧＡ３で増幅後の出力信号に含まれる黒レベル成分が目標レベルに近づくようにＣＤＳ２の出力信号を補正するＤＡＣ７と、ＰＧＡ３からの出力信号が目標レベルに近づくようにＰＧＡ３からの出力信号を補正するＤＡＣ６とを備え、ＤＡＣ７は、ＤＡＣ６が補正を行う期間以外の期間で且つ前記一定期間の後に補正処理を行い、ＤＡＣ６は、少なくとも前記一定期間、補正処理を行う。【選択図】図１
2008177649.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子から出力される出力信号に信号処理を施す信号処理装置であって、
前記出力信号に相関二重サンプリング処理を行う相関二重サンプリング処理手段と、
前記相関二重サンプリング処理後の出力信号を可変利得によって増幅する可変利得増幅手段と、
前記可変利得増幅手段に設定される利得変更後の一定期間、前記可変利得増幅手段の入力を、前記相関二重サンプリング処理手段の出力から固定電圧に切り替える入力切替手段と、
前記可変利得増幅手段で増幅後の出力信号に含まれる黒レベル成分が目標レベルに近づくように前記相関二重サンプリング処理後の出力信号を補正する第１の補正手段と、
前記可変利得増幅手段からの出力信号が目標レベルに近づくように前記可変利得増幅手段からの出力信号を補正する第２の補正手段とを備え、
前記第１の補正手段は、前記第２の補正手段が補正を行う期間以外の期間で且つ前記一定期間の後に補正処理を行い、
前記第２の補正手段は、少なくとも前記一定期間、補正処理を行う信号処理装置。
【請求項２】
請求項１記載の信号処理装置であって、
前記第２の補正手段が、前記第１の補正手段による補正処理の終了後、前記可変利得増幅手段からの出力信号に含まれる黒レベル成分が目標レベルに近づくように前記可変利得増幅手段からの出力信号を補正する信号処理装置。
【請求項３】
請求項１記載の信号処理装置であって、
前記利得の変更は、垂直走査期間の開始と共に行われ、
前記第２の補正手段によって補正が行われる前記一定期間が、前記垂直走査期間内の垂直ブランキング期間の終了直前又は直後に設定され、
前記第１の補正手段によって行われる補正の実施タイミングが、前記一定期間後の前記可変利得増幅手段から前記黒レベル成分が出力される期間に設定される信号処理装置。
【請求項４】
請求項２記載の信号処理装置であって、
前記利得の変更は、垂直走査期間の開始と共に行われ、
前記第２の補正手段によって補正が行われる前記一定期間が、前記垂直走査期間内の垂直ブランキング期間の終了直前又は直後に設定され、
前記第１の補正手段による補正処理の終了後に行われる前記第２の補正手段による補正の実施タイミングが、前記可変利得増幅手段から前記黒レベル成分が出力される期間に設定され、
前記第１の補正手段によって行われる補正の実施タイミングが、前記一定期間経過直後の前記可変利得増幅手段から前記黒レベル成分が出力される期間に設定される信号処理装置。
【請求項５】
請求項１〜４のいずれか１項記載の信号処理装置であって、
前記第２の補正手段による補正後の出力信号を前記目標レベルと比較して、前記第１の補正手段による信号の補正量と前記第２の補正手段による信号の補正量を決定する補正量決定手段を備える信号処理装置。
【請求項６】
請求項５記載の信号処理装置であって、
前記第２の補正手段による補正後の出力信号をデジタル信号に変換する変換手段を備え、
前記目標レベルと比較する前記出力信号が、前記変換手段から出力される信号である信号処理装置。
【請求項７】
請求項６記載の信号処理装置であって、
前記補正量決定手段が、前記変換手段からの出力信号のレベルがゼロで且つ前記第１の補正手段による信号の補正量を決定する場合、前記第１の補正手段による信号の補正量を、前記第１の補正手段で補正可能な最大値に決定し、前記変換手段からの出力信号のレベルがゼロで且つ前記第２の補正手段による信号の補正量を決定する場合、前記第２の補正手段による信号の補正量を、前記第２の補正手段で補正可能な最大値に決定する信号処理装置。
【請求項８】
請求項１〜７のいずれか１項記載の信号処理装置と、
前記撮像素子とを備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子から出力される出力信号に信号処理を施す信号処理装置に関する。
【背景技術】
【０００２】
図８は、従来の撮像装置の概略構成を示すブロック図である。
図８に示す撮像装置は、撮像素子１１と、相関二重サンプリング処理回路（ＣＤＳ）１２と、可変利得増幅器（ＰＧＡ）１３と、アナログデジタル変換回路（ＡＤＣ）１４と、誤差検出部１５と、デジタルアナログ変換回路（ＤＡＣ）１６，１７とを備える。
【０００３】
撮像素子１は、ＣＣＤ型やＣＭＯＳ型のイメージセンサであり、被写体からの反射光を受光してアナログの撮像信号を出力する。撮像素子１は、複数の光電変換素子を水平方向に配列した光電変換素子行が、水平方向に直交する垂直方向に少なくとも１つ並べられた構成となっており、各光電変換素子行には、黒レベル検出用の遮光された光電変換素子（ＯＢ素子）が含まれている。
【０００４】
ＣＤＳ１２は、撮像素子１１から出力される撮像信号に相関二重サンプリング処理を行って、リセットノイズを除去する。ＰＧＡ１３は、利得を変えることができる増幅器であり、ＣＤＳ１２からの出力信号を設定された利得で増幅する。ＡＤＣ１４は、ＰＧＡ１３からの出力信号をデジタル信号Ｄに変換する。１光電変換素子行分のデジタル信号Ｄは、図９に示したように、ＯＢ素子以外の光電変換素子から得られた信号である有効画素データと、ＯＢ素子から得られたデータである黒レベル（ＯＢ）データと、撮像素子１１からの信号が全く含まれないブランキングデータとから構成され、これらが水平同期信号ＨＤの立ち上がりから次の立ち上がりまでの期間である水平走査期間内に出力される（例えば特許文献１参照）。
【０００５】
誤差検出部１５は、ＡＤＣ１４からＯＢデータが出力される期間（信号ｃｌｐ１がハイレベルになる期間）になると、その期間にＡＤＣ１４から出力されるＯＢデータの所定画素数分の平均と、ＯＢデータの目標レベルであるＯＢ基準レベルとの差である誤差ｅｒｒ１を算出し、誤差ｅｒｒ１をＤＡＣ１７に入力する。又、誤差検出部１５は、ＡＤＣ１４からブランキングデータが出力される期間（信号ｃｌｐ２がハイレベルになる期間）になると、その期間にＡＤＣ１４から出力されるブランキングデータの所定画素数分の平均と、ブランキングデータの目標レベルであるＢＬＫ基準レベルとの差である誤差ｅｒｒ２を算出し、誤差ｅｒｒ２をＤＡＣ１６に入力する。
【０００６】
ＤＡＣ１７は、ＰＧＡ１３のゲイン変更に影響されない撮像素子１１のオフセットとＣＤＳ１２のオフセットを補正する。具体的に、ＤＡＣ１７は、誤差ｅｒｒ１が入力されると、これをアナログ信号に変換し、ＣＤＳ１２から出力される出力信号に加算することで、ＣＤＳ１２からの出力信号に含まれるＯＢデータのレベルがＯＢ基準レベルに近づくように、ＣＤＳ１２からの出力信号を補正する。
【０００７】
ＤＡＣ１６は、ＡＤＣ１４のオフセットとＰＧＡ１３のゲイン変更に影響されるＰＧＡ１３のオフセットを補正する。具体的に、ＤＡＣ１６は、誤差ｅｒｒ２が入力されると、これをアナログ信号に変換し、ＰＧＡ１３から出力される出力信号に加算することで、ＰＧＡ１３からの出力信号に含まれるブランキングデータのレベルがＢＬＫ基準レベルに近づくように、ＰＧＡ１３からの出力信号を補正する。
【０００８】
ＤＡＣ１６は、ＰＧＡ１３のゲイン変更後の応答を早めるために、通常、ＤＡＣ１７よりも誤差の収束が早くなるような能力を持つ。一方、ＤＡＣ１７は、補正後の出力信号がＰＧＡ１３にて増幅されるため、その出力信号にノイズが極力含まれないようにする必要があり、ＤＡＣ１６よりもノイズ除去能力が高くなっている。
【０００９】
このように、特許文献１に開示された撮像装置は、収束性の良いＤＡＣ１６と、収束性は悪いがノイズ除去能力の高いＤＡＣ１７とを組み合わせて利用することで、補正の応答性と精度の両立を可能としている。
【００１０】
【特許文献１】特開２０００−２２４４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図８に示す撮像装置では、ノイズが多く存在するブランキング期間に動作するＤＡＣ１６が、ＰＧＡ１３の利得が大きい場合にはノイズの影響を受けやすく、この結果、オフセット補正精度が低下してしまう。又、特許文献１には、ＰＧＡ１３の利得を変更した場合でも、ＤＡＣ１７によるオフセットの補正データ量は変更する必要がないと記載されている（段落００６６参照）が、ＤＡＣ１６とＤＡＣ１７は常に動作しているため、ＰＧＡ１３の利得が変更された場合には、ＤＡＣ１７によるオフセット補正量も多少は変化することになり、誤差が収束するまでに時間がかかってしまう。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、オフセット補正の応答性と精度を従来よりも向上させることが可能な信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の信号処理装置は、撮像素子から出力される出力信号に信号処理を施す信号処理装置であって、前記出力信号に相関二重サンプリング処理を行う相関二重サンプリング処理手段と、前記相関二重サンプリング処理後の出力信号を可変利得によって増幅する可変利得増幅手段と、前記可変利得増幅手段に設定される利得変更後の一定期間、前記可変利得増幅手段の入力を、前記相関二重サンプリング処理手段の出力から固定電圧に切り替える入力切替手段と、前記可変利得増幅手段で増幅後の出力信号に含まれる黒レベル成分が目標レベルに近づくように前記相関二重サンプリング処理後の出力信号を補正する第１の補正手段と、前記可変利得増幅手段からの出力信号が目標レベルに近づくように前記可変利得増幅手段からの出力信号を補正する第２の補正手段とを備え、前記第１の補正手段は、前記第２の補正手段が補正を行う期間以外の期間で且つ前記一定期間の後に補正処理を行い、前記第２の補正手段は、少なくとも前記一定期間、補正処理を行う。
【００１４】
本発明の信号処理装置は、前記第２の補正手段が、前記第１の補正手段による補正処理の終了後、前記可変利得増幅手段からの出力信号に含まれる黒レベル成分が目標レベルに近づくように前記可変利得増幅手段からの出力信号を補正する。
【００１５】
本発明の信号処理装置は、前記利得の変更は、垂直走査期間の開始と共に行われ、前記第２の補正手段によって補正が行われる前記一定期間が、前記垂直走査期間内の垂直ブランキング期間の終了直前又は直後に設定され、前記第１の補正手段によって行われる補正の実施タイミングが、前記一定期間後の前記可変利得増幅手段から前記黒レベル成分が出力される期間に設定される。
【００１６】
本発明の信号処理装置は、前記利得の変更は、垂直走査期間の開始と共に行われ、前記第２の補正手段によって補正が行われる前記一定期間が、前記垂直走査期間内の垂直ブランキング期間の終了直前又は直後に設定され、前記第１の補正手段による補正処理の終了後に行われる前記第２の補正手段による補正の実施タイミングが、前記可変利得増幅手段から前記黒レベル成分が出力される期間に設定され、前記第１の補正手段によって行われる補正の実施タイミングが、前記一定期間経過直後の前記可変利得増幅手段から前記黒レベル成分が出力される期間に設定される。
【００１７】
本発明の信号処理装置は、前記第２の補正手段による補正後の出力信号を前記目標レベルと比較して、前記第１の補正手段による信号の補正量と前記第２の補正手段による信号の補正量を決定する補正量決定手段を備える。
【００１８】
本発明の信号処理装置は、前記第２の補正手段による補正後の出力信号をデジタル信号に変換する変換手段を備え、前記目標レベルと比較する前記出力信号が、前記変換手段から出力される信号である。
【００１９】
本発明の信号処理装置は、前記補正量決定手段が、前記変換手段からの出力信号のレベルがゼロで且つ前記第１の補正手段による信号の補正量を決定する場合、前記第１の補正手段による信号の補正量を、前記第１の補正手段で補正可能な最大値に決定し、前記変換手段からの出力信号のレベルがゼロで且つ前記第２の補正手段による信号の補正量を決定する場合、前記第２の補正手段による信号の補正量を、前記第２の補正手段で補正可能な最大値に決定する。
【００２０】
本発明の撮像装置は、前記信号処理装置と、前記撮像素子とを備える。
【発明の効果】
【００２１】
本発明によれば、オフセット補正の応答性と精度を従来よりも向上させることが可能な信号処理装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図面を参照して説明する。以下の説明では、垂直同期信号ＶＤの立ち上がりから、次の垂直同期信号ＶＤの立ち上がりまでの期間を垂直走査期間といい、水平同期信号ＨＤの立ち上がりから、次の水平同期信号ＨＤの立ち上がりまでの期間を水平走査期間という。
【００２３】
（第一実施形態）
図１は、本発明の第一実施形態である撮像装置の概略構成を示すブロック図である。
図１に示す撮像装置は、撮像素子１と、相関二重サンプリング処理回路（ＣＤＳ）２と、可変利得増幅器（ＰＧＡ）３と、ＰＧＡ３の入力切替手段として機能するスイッチＳＷと、アナログデジタル変換回路（ＡＤＣ）４と、誤差検出部５と、デジタルアナログ変換回路（ＤＡＣ）６，７とを備える。
【００２４】
撮像素子１は、ＣＣＤ型やＣＭＯＳ型のイメージセンサであり、被写体からの反射光を受光してアナログの撮像信号を出力する。撮像素子１は、複数の光電変換素子を水平方向に配列した光電変換素子行が、水平方向に直交する垂直方向に少なくとも１つ並べられた構成となっており、各光電変換素子行には、黒レベル検出用の遮光された光電変換素子（ＯＢ素子）が含まれている。
【００２５】
ＣＤＳ２は、撮像素子１から出力される撮像信号に相関二重サンプリング処理を行って、リセットノイズを除去する。ＰＧＡ３は、利得を変えることができる増幅器であり、ＣＤＳ２からの出力信号を設定された利得で増幅する。ＰＧＡ３は、例えば動画撮影時のように、垂直走査期間毎に感度調整を行わなければならない場合に対応するために設けられる。ＰＧＡ３の利得変更タイミングは、任意の垂直走査期間の開始と同時である。
【００２６】
スイッチＳＷは、ＰＧＡ３の利得変更がなされた垂直走査期間内における垂直ブランキング期間の終了直前又は直後に有効（ハイレベル）となる信号ｃｌｐ３によって制御される。スイッチＳＷは、信号ｃｌｐ３がハイレベルとなっている期間は、ＰＧＡ３の入力端子を固定電圧が供給される電源ライン（図１の例では接地ライン）に接続し、信号ｃｌｐ３がローベルとなっている期間は、ＰＧＡ３の入力端子をＣＤＳ２の出力端子に接続する。
【００２７】
ＡＤＣ４は、ＰＧＡ３からの出力信号をデジタル信号Ｄに変換する。１光電変換素子行分のデジタル信号Ｄは、図９に示したように、ＯＢ素子以外の光電変換素子から得られた信号である有効画素データと、ＯＢ素子から得られたデータであるＯＢデータと、撮像素子１からの信号が全く含まれないブランキングデータとから構成され、これらが水平走査期間内に出力される。
【００２８】
誤差検出部５は、ＡＤＣ４からＯＢデータが出力される期間（信号ｃｌｐ１がハイレベルになる期間）になると、その期間にＡＤＣ４から出力されるＯＢデータの所定画素数分の平均と、ＯＢデータの目標レベルであるＯＢ基準レベルとの差である誤差ｅｒｒ１を算出し、誤差ｅｒｒ１をＤＡＣ７に入力する。又、誤差検出部５は、信号ｃｌｐ３がハイレベルの期間、その期間にＡＤＣ４から出力される出力信号の所定画素数分の平均と、その出力信号の目標レベルとの差である誤差ｅｒｒ２を算出し、誤差ｅｒｒ２をＤＡＣ６に入力する。
【００２９】
ＤＡＣ６は、ＡＤＣ４のオフセットとＰＧＡ３のオフセットを補正する。具体的に、ＤＡＣ６は、誤差ｅｒｒ２が入力されると、これをアナログ信号に変換し、ＰＧＡ３から出力される出力信号に加算することで、ＰＧＡ３からの出力信号が目標レベルに近づくように、即ち、誤差ｅｒｒ２がゼロとなるように、ＰＧＡ３からの出力信号を補正する。
【００３０】
ＤＡＣ７は、撮像素子１のオフセットとＣＤＳ２のオフセットを補正する。具体的に、ＤＡＣ７は、誤差ｅｒｒ１が入力されると、これをアナログ信号に変換し、ＣＤＳ２から出力される出力信号に加算することで、ＣＤＳ２からの出力信号に含まれるＯＢデータのレベルがＯＢ基準レベルに近づくように、即ち、誤差ｅｒｒ１がゼロとなるように、ＣＤＳ２からの出力信号を補正する。
【００３１】
以下、図１に示す撮像装置の動作を説明する。
図２は、ＰＧＡ３に設定する利得が変更された垂直走査期間における各種信号波形を示した図である。図３は、図２の垂直走査期間内の垂直ブランキング期間終了直前と直後の水平走査期間を拡大した図である。図２，３において、ｐｂｌｋは、ブランキング期間を決定する信号であり、これがローレベルとなっている期間がブランキング期間となる。図２，３では、信号ｃｌｐ３が垂直ブランキング期間の終了直前の２水平走査期間内にハイレベルとなる例を示した。
【００３２】
垂直走査期間の開始と同時にＰＧＡ３の利得が変更されると、その垂直走査期間内の垂直ブランキング期間の終了直前の２つの水平走査期間の各々において信号ｃｌｐ３が一定期間ハイレベルとなり、ｃｌｐ３がハイレベルとなっている期間、誤差検出部５からは誤差ｅｒｒ２が出力されて、ＤＡＣ６により、ＰＧＡ３及びＡＤＣ４のオフセットが補正される。
【００３３】
垂直ブランキング期間終了直前の水平走査期間が終了した後の各水平走査期間では、ＯＢデータが出力される期間で信号ｃｌｐ１がハイレベルとなり、ｃｌｐ１がハイレベルとなっている期間、誤差検出部５からは誤差ｅｒｒ１が出力されて、ＤＡＣ７により、撮像素子１及びＣＤＳ２のオフセットが補正される。
【００３４】
このように、図１に示す撮像装置によれば、ＰＧＡ３及びＡＤＣ４のオフセットを、ブランキング期間にＡＤＣ４から出力されるブランキング信号に基づいて補正するのではなく、固定電圧をＰＧＡ３で増幅してＡＤ変換した後の出力信号に基づいて補正することができる。このため、ブランキング信号に含まれるノイズの影響を受けることなく、ＰＧＡ３及びＡＤＣ４のオフセットを補正することができる。
【００３５】
又、図１に示す撮像装置によれば、ＰＧＡ３の出力信号がＤＡＣ６によって補正されても、ＤＡＣ７によるＣＤＳ２の出力信号の補正量は一定であるため、誤差ｅｒｒ１，２が０に収束するまでの時間を従来よりも短縮することができる。
【００３６】
又、図１に示す撮像装置によれば、信号ｃｌｐ３がハイレベルとなっている期間内に、ＰＧＡ３及びＡＤＣ４のオフセットが完全に補正できなかった場合でも、その後にＤＡＣ７によって行われる補正処理によって、この補正できなかった分も補正することが可能である。このため、ＤＡＣ６による誤差の収束性を極端に良くしなくとも、利得変更に伴うオフセット補正の応答性と精度の両立が可能となる。
【００３７】
又、図１に示す撮像装置によれば、誤差ｅｒｒ１と誤差ｅｒｒ２を１つの誤差検出部５で決定しているため、誤差ｅｒｒ１を決定する誤差検出部と、誤差ｅｒｒ２を決定する誤差検出部とを分けて持っておく構成に比べて、撮像装置の面積を小さくすることができる。
【００３８】
尚、図１に示す撮像装置では、誤差検出部５が、ＡＤＣ４からのデジタルの出力信号を目標レベルと比較することで誤差を検出しているが、ＡＤＣ４でデジタル変換される前の信号（ＰＧＡ３から出力されるアナログ信号）をアナログの目標レベルと比較することで誤差を検出するようにしても良い。この場合、ＤＡＣ６，７は、誤差ｅｒｒ１，２をアナログ変換する必要はない。
【００３９】
又、図１に示す撮像装置において、信号ｃｌｐ３を垂直ブランキング期間終了直前にハイレベルにするのは、比較的ノイズが少ないからである。信号ｃｌｐ３を垂直ブランキング期間内にハイレベルにすると、垂直ブランキング期間内のノイズが悪影響を及ぼす可能性もある。このような悪影響が心配な場合は、垂直ブランキング期間の終了直後の１水平走査期間において、信号ｃｌｐ３をハイレベルにすれば良い。このようにする場合は、垂直ブランキング期間の終了直後の１水平走査期間において、ＡＤＣ４からＯＢデータのみが出力されるように撮像素子１を構成しておけば良い。
【００４０】
（第二実施形態）
図４は、本発明の第二実施形態である撮像装置の概略構成を示すブロック図である。
図４に示す撮像装置は、図１の誤差検出部５を誤差検出部５’に変更し、ＤＡＣ６をＤＡＣ６’に変更し、ＤＡＣ７をＤＡＣ７’に変更したものである。
誤差検出部５’は、ＰＧＡ３に設定する利得が変更された垂直走査期間内の垂直ブランキング期間終了後の１水平走査期間内の所定期間（信号ｃｌｐ１がハイレベルになる期間）になると、その期間にＡＤＣ４から出力されるＯＢデータの所定画素数分の平均と、ＯＢデータの目標レベルであるＯＢ基準レベルとの差である誤差ｅｒｒ１を算出し、誤差ｅｒｒ１をＤＡＣ７’に入力する。尚、本実施形態の撮像装置では、垂直ブランキング期間の終了直後の１水平走査期間において、ＡＤＣ４からはＯＢデータのみが出力されるようになっている。
【００４１】
又、誤差検出部５’は、信号ｃｌｐ３がハイレベルの期間、その期間にＡＤＣ４から出力される出力信号の所定画素数分の平均と、その出力信号の目標レベルとの差である誤差ｅｒｒ２を算出し、誤差ｅｒｒ２をＤＡＣ６’に入力する。
【００４２】
又、誤差検出部５’は、信号ｃｌｐ１がハイレベルになる期間の終了後、ＡＤＣ４から黒レベル成分が出力される期間（信号ｃｌｐ４がハイレベルになる期間）になると、その期間にＡＤＣ４から出力されるＯＢデータの所定画素数分の平均と、ＯＢデータの目標レベルであるＯＢ基準レベルとの差である誤差ｅｒｒ３を算出し、誤差ｅｒｒ３をＤＡＣ６’に入力する。
【００４３】
ＤＡＣ６’は、ＡＤＣ４のオフセットと、ＰＧＡ３のオフセットを補正する。具体的に、ＤＡＣ６’は、誤差ｅｒｒ２が入力されると、これをアナログ信号に変換し、ＰＧＡ３から出力される出力信号に加算することで、ＰＧＡ３からの出力信号が目標レベルに近づくように、即ち、誤差ｅｒｒ２がゼロとなるように、ＰＧＡ３からの出力信号を補正する。
【００４４】
又、ＤＡＣ６’は、ＤＡＣ７’で補正しきれなかった撮像素子１とＣＤＳ２のオフセットも補正する。具体的に、ＤＡＣ６’は、誤差ｅｒｒ３が入力されると、これをアナログ信号に変換し、ＰＧＡ３から出力される出力信号に加算することで、ＰＧＡ３からの出力信号に含まれるＯＢデータのレベルがＯＢ基準レベルに近づくように、即ち、誤差ｅｒｒ３がゼロとなるように、ＰＧＡ３からの出力信号を補正する。
【００４５】
ＤＡＣ７’は、撮像素子１のオフセットとＣＤＳ２のオフセットを補正する。具体的に、ＤＡＣ７’は、誤差ｅｒｒ１が入力されると、これをアナログ信号に変換し、ＣＤＳ２から出力される出力信号に加算することで、ＣＤＳ２からの出力信号に含まれるＯＢデータのレベルがＯＢ基準レベルに近づくように、即ち、誤差ｅｒｒ１がゼロとなるように、ＣＤＳ２からの出力信号を補正する。
【００４６】
以下、図４に示す撮像装置の動作を説明する。
図５は、ＰＧＡ３に設定する利得が変更された垂直走査期間における各種信号波形を示した図である。図６は、図５の垂直走査期間内の垂直ブランキング期間終了直後の水平走査期間を拡大した図である。図５，６において、ｐｂｌｋは、ブランキング期間を決定する信号であり、これがローレベルとなっている期間がブランキング期間となる。図５，６では、信号ｃｌｐ３が垂直ブランキング期間の終了直前の２水平走査期間内にハイレベルとなる例を示した。
【００４７】
垂直走査期間の開始と同時にＰＧＡ３の利得が変更されると、その垂直走査期間内の垂直ブランキング期間の終了直前の２つの水平走査期間の各々において信号ｃｌｐ３が一定期間ハイレベルとなり、ｃｌｐ３がハイレベルとなっている期間、誤差検出部５’からは誤差ｅｒｒ２が出力されて、ＤＡＣ６’により、ＰＧＡ３及びＡＤＣ４のオフセットが補正される。
【００４８】
垂直ブランキング期間終了直前の水平走査期間が終了し、次の水平走査期間になると、その期間内において信号ｃｌｐ１が所定期間ハイレベルとなり、ｃｌｐ１がハイレベルとなっている期間、誤差検出部５’からは誤差ｅｒｒ１が出力されて、ＤＡＣ７’により、撮像素子１及びＣＤＳ２のオフセットが補正される。
【００４９】
垂直ブランキング期間終了直後の１水平走査期間が終了した後は、各水平走査期間において黒レベル成分が出力される期間になると、信号ｃｌｐ４がハイレベルとなり、ｃｌｐ４がハイレベルとなっている期間、誤差検出部５’からは誤差ｅｒｒ３が出力されて、ＤＡＣ６’により、ＤＡＣ７’で補正しきれなかった撮像素子１及びＣＤＳのオフセットが補正される。
【００５０】
このように、図４に示す撮像装置によれば、ＰＧＡ３及びＡＤＣ４のオフセットを、ブランキング期間にＡＤＣ４から出力されるブランキング信号に基づいて補正するのではなく、固定電圧をＰＧＡ３で増幅してＡＤ変換した後の出力信号に基づいて補正することができる。このため、ブランキング信号に含まれるノイズの影響を受けることなく、ＰＧＡ３及びＡＤＣ４のオフセットを補正することができる。
【００５１】
又、図４に示す撮像装置によれば、ＰＧＡ３の出力信号がＤＡＣ６’によって補正されても、その間、ＤＡＣ７’によるＣＤＳ２の出力信号の補正量は一定であるため、誤差ｅｒｒ１，２，３が“０”に収束するまでの時間を従来よりも短縮することができる。
【００５２】
又、図４に示す撮像装置によれば、信号ｃｌｐ３がハイレベルとなっている期間内に、ＰＧＡ３及びＡＤＣ４のオフセットが完全に補正できなかった場合でも、その後に信号ｃｌｐ１がハイレベルとなる期間にＤＡＣ７’によって行われる補正処理によって、この補正できなかった分も補正することが可能である。更に、信号ｃｌｐ１がハイレベルとなる期間にＤＡＣ７’によって行われる補正処理によって、撮像素子１、ＣＤＳ２のオフセットが完全に補正できなかった場合でも、その後に信号ｃｌｐ４がハイレベルとなる期間にＤＡＣ６’によって行われる補正処理によって、この補正できなかった分も補正することが可能である。このため、ＤＡＣ６’，７’による誤差の収束性をそれほど良くしなくとも、利得変更に伴うオフセット補正の応答性と精度の両立が可能となる。
【００５３】
又、図４に示す撮像装置によれば、誤差ｅｒｒ１〜３を１つの誤差検出部５’で決定しているため、誤差ｅｒｒ１を決定する誤差検出部と、誤差ｅｒｒ２を決定する誤差検出部と、誤差ｅｒｒ３を決定する誤差検出部とを分けて持っておく構成に比べて、撮像装置の面積を小さくすることができる。
【００５４】
尚、図４に示す撮像装置では、誤差検出部５’が、ＡＤＣ４からのデジタルの出力信号を目標レベルと比較することで誤差を検出しているが、ＡＤＣ４でデジタル変換される前の信号（ＰＧＡ３から出力されるアナログ信号）をアナログの目標レベルと比較することで誤差を検出するようにしても良い。
【００５５】
又、図４に示す撮像装置において、信号ｃｌｐ３を垂直ブランキング期間終了直前にハイレベルにするのは、比較的ノイズが少ないからである。信号ｃｌｐ３を垂直ブランキング期間内にハイレベルにすると、垂直ブランキング期間内のノイズが悪影響を及ぼす可能性もある。このような悪影響が心配な場合は、垂直ブランキング期間の終了直後の１水平走査期間の前半において信号ｃｌｐ３をハイレベルとし、後半において信号ｃｌｐ１をハイレベルにすれば良い。
【００５６】
（第三実施形態）
図１及び図４の撮像装置では、ＡＤ変換した出力信号を利用して誤差ｅｒｒ１〜３を求めているため、アナログ処理系にマイナスのオフセットがあった場合には、このオフセットに対してＡＤＣ４の出力レベルがゼロにクリップされてしまい、誤差ｅｒｒ１〜３をゼロに収束させるまでの時間が長くなってしまうという問題がある。
【００５７】
例えば、図１において、ＡＤＣ４の性能が１０ビット、信号ｃｌｐ３がハイレベルの期間中にＡＤＣ４から出力される出力信号のオフセット量が３８４、信号ｃｌｐ３がハイレベルの期間中にＡＤＣ４から出力される出力信号と比較する目標レベルが６４であり、ＤＡＣ６による補正量を誤差ｅｒｒ２の１／２とした場合を考える。この場合、図７の「オフセット＋３８４」の項に示したように、ＤＡＣ６による補正量は１０回目の補正でゼロに収束する。
【００５８】
一方、図１において、ＡＤＣ４の性能が１０ビット、信号ｃｌｐ３がハイレベルの期間中にＡＤＣ４から出力される出力信号のオフセット量が−２５６、信号ｃｌｐ３がハイレベルの期間中にＡＤＣ４から出力される出力信号と比較する目標レベルが６４であり、ＤＡＣ６による補正量を誤差ｅｒｒ２の１／２とした場合を考える。この場合、オフセット量がプラスになる９回目の補正までは、ＡＤＣ４の出力信号レベルはゼロにクリップされてしまうため、その間、ＤＡＣ６による補正量は常に３２となる。したがって、図７の「オフセット−２５６」の項に示したように、ＤＡＣ６による補正量は、１５回目の補正でゼロに収束する。
【００５９】
このように、オフセット量がマイナスになっていると、補正量をゼロに収束させるまでにかかる補正回数が多くなってしまうことが分かる。このような問題は、誤差ｅｒｒ２を補正する場合に限らず、誤差ｅｒｒ１や誤差ｅｒｒ３を補正する場合についても同様に発生する。
【００６０】
そこで、本実施形態では、図１に示した誤差検出部５が、ＡＤＣ４からの出力信号のレベルがゼロで且つＤＡＣ７による補正量を決定する場合、該補正量をＤＡＣ７で補正可能な最大値に決定し、ＡＤＣ４からの出力信号のレベルがゼロで且つＤＡＣ６による補正量を決定する場合、該補正量をＤＡＣ６で補正可能な最大値に決定することで、上述した問題を解決している。
【００６１】
同様に、本実施形態では、図４に示した誤差検出部５’が、ＡＤＣ４からの出力信号のレベルがゼロで且つＤＡＣ７’による補正量を決定する場合、該補正量をＤＡＣ７’で補正可能な最大値に決定し、ＡＤＣ４からの出力信号のレベルがゼロで且つＤＡＣ６’による補正量を決定する場合、該補正量をＤＡＣ６’で補正可能な最大値に決定することで、上述した問題を解決している。
【００６２】
図１，４において、例えば、ＡＤＣ４の性能が１０ビット、信号ｃｌｐ３がハイレベルの期間中にＡＤＣ４から出力される出力信号のオフセット量が−２５６、信号ｃｌｐ３がハイレベルの期間中にＡＤＣ４から出力される出力信号と比較する目標レベルが６４であり、ＤＡＣ６による補正量を誤差ｅｒｒ２の１／２とした場合を例にして、撮像装置の動作を説明する。
【００６３】
この場合、図７の「実施形態」の項に示したように、ＤＡＣ６又はＤＡＣ６’による補正量は、出力信号がゼロのときは、ＤＡＣ６又はＤＡＣ６’で補正可能な最大値である５１２に決定される。補正量が最大値に決定されることで、その最大値に基づいて補正された後のＡＤＣ４の出力信号のオフセットは２５６となり、正のレベルとなる。このため、これ以降は、従来と同様に補正が行われ、最終的に補正量がゼロになるまでの補正回数は、オフセットのレベルがプラスであった場合と同じとなる。
【００６４】
このように、目標レベルの比較対象となるＡＤＣ４からの出力信号が“０”であり、ＡＤＣ４で変換前のアナログ信号の極性がマイナスと判断できた場合には、十分に大きなプラスの補正量をそのアナログ信号に加算して、アナログ信号の極性をプラスにしてから誤差を算出するようにすることで、このような処理を行わない従来に比べて、誤差を収束させるまでの補正回数を減らす（図７の例では５回）ことができ、誤差の収束性を改善することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第一実施形態である撮像装置の概略構成を示すブロック図
【図２】図１のＰＧＡに設定する利得が変更された垂直走査期間における各種信号波形を示した図
【図３】図２の垂直走査期間内の水平走査期間を拡大した図
【図４】本発明の第二実施形態である撮像装置の概略構成を示すブロック図
【図５】図４のＰＧＡに設定する利得が変更された垂直走査期間における各種信号波形を示した図
【図６】図５の垂直走査期間内の水平走査期間を拡大した図
【図７】本発明の第三実施形態による効果を説明するための図
【図８】従来の撮像装置の概略構成を示すブロック図
【図９】撮像素子から１水平走査期間に出力されるデジタル信号Ｄを示す図
【符号の説明】
【００６６】
１  撮像素子
２  ＣＤＳ
３  ＰＧＡ
４  ＡＤＣ
５  誤差検出部
６，７  ＤＡＣ
【図１】
2008177649.tif 000003
【図２】
2008177649.tif 000004
【図３】
2008177649.tif 000005
【図４】
2008177649.tif 000006
【図５】
2008177649.tif 000007
【図６】
2008177649.tif 000008
【図７】
2008177649.tif 000009
【図８】
2008177649.tif 000010
【図９】
2008177649.tif 000011