(57)【要約】【課題】磁気記憶装置において、書込み電流を低減すると共に、生産効率を高める。【解決手段】ヨーク型磁気記憶装置の製造方法であって、下部配線を形成する下部配線形成ステップと、下部配線の上方に磁気抵抗効果素子を配置する素子形成ステップと、前記磁気抵抗効果素子の上方に書込み配線を形成する書込み配線形成ステップと、前記書込み配線の長手方向の一部領域に対して、前記一部領域の側面を覆うサイドヨーク及び前記一部領域の上面を覆うトップヨークを連続的且つ同時に形成する上側ヨーク形成ステップと、を備えるようにした。【選択図】図４
2008235659.tif 000002
【特許請求の範囲】
【請求項１】
下部配線を形成する下部配線形成ステップ、前記下部配線の上方に磁気抵抗効果素子を配置する素子形成ステップ、及び前記磁気抵抗効果素子の上方に書込み配線を形成する書込み配線形成ステップを備えるヨーク型磁気記憶装置の製造方法であって、
前記書込み配線の長手方向の一部領域に対して、前記一部領域の側面を覆うサイドヨーク及び前記一部領域の上面を覆うトップヨークを連続的且つ同時に形成する上側ヨーク形成ステップを備えることを特徴とするヨーク型磁気記憶装置の製造方法。
【請求項２】
前記上側ヨーク形成ステップ以前に、前記サイドヨークの下端に予め配置されるボトムヨークを形成する下側ヨーク形成ステップを備え、
前記ボトムヨーク、前記サイドヨーク及び前記トップヨークによって構成される磁性ヨークが、前記下側ヨーク形成ステップと前記上側ヨーク形成ステップの２つのステップで形成されることを特徴とする請求項１記載のヨーク型磁気記憶装置の製造方法。
【請求項３】
前記下側ヨーク形成ステップにおいて、前記ボトムヨークの途中に隙間が形成されるようにし、前記隙間に前記磁気抵抗効果素子が配置されることを特徴とする請求項２記載のヨーク型磁気記憶装置の製造方法。
【請求項４】
前記書込み配線の最大幅ＩＷｘに対する最大高さＩＨの比率が、ＩＨ<１×ＩＷｘ  となるように前記書込み配線を形成することを特徴とする請求項１、２または３記載のヨーク型磁気記憶装置の製造方法。
【請求項５】
請求項１乃至４のいずれか記載の製造方法によって製造されたことを特徴とするヨーク型磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、書き込み配線の周囲にヨークを配置したヨーク型磁気記憶装置およびこの製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が注目されている。ＭＲＡＭは、磁気によってデータを記憶することから、電気的な手段を用いなくてもその磁化方向が維持することができるので、揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）のように電源断によって情報が失われるといった不都合を回避できる。また、従来のフラッシュＥＥＰＲＯＭやハードディスク装置のような不揮発性記憶手段と比較して、ＭＲＡＭはアクセス速度、信頼性、消費電力等において優れている。従って、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリとしての機能と、フラッシュＥＥＰＲＯＭやハードディスク装置などの不揮発性記憶手段の機能のすべてを代替できると言われている（特許文献１）。
【０００３】
例えば、どこにいても情報処理を可能とするいわゆるユビキタスコンピューティングを目指した情報機器を開発する場合、高速処理に対応可能としながらも消費電力を小さくし、そして、電源断が生じても情報消失を回避できるような記憶装置が求められるが、ＭＲＡＭはこのような要求を同時に満足できる可能性があり、今後、多くの情報機器に採用されることが期待されている。
【０００４】
ＭＲＡＭを利用した一般的な磁気記憶装置は、各記憶領域（メモリセル）毎に、ビット線と、ビット線と直行するように配置されたワード線と、このビット線とワード線の間であって、且つ交差する位置に配置されたトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）素子等を備える。ビット線又はワード線に書込み電流を流す事でＴＭＲ素子近傍に磁界を生じさせ、ＴＭＲ素子内の磁化状態を反転させる。この結果、ＴＭＲ素子の抵抗値が変動するので、二値データを記憶できることになる。なお、ＴＭＲ素子は、外部磁界によって磁化方向が変化するフリー磁性層（感磁層）と、磁化方向が固定された磁化固定層と、フリー磁性層と磁化固定層との間に挟まれた非磁性絶縁層とを備え、フリー磁性層の磁化方向が、磁化固定層の磁化方向に対して平行または反平行に切替制御されることにより二値データを記憶するようになっている。
【０００５】
ところで、このＭＲＡＭにおいても、メモリセルの集積度が高まるにつれて、書込み線から発生する磁界が他の隣接セルに漏洩し、誤動作等が発生するという問題が生じる。また、メモリ素子の動作速度を高める観点から、メモリ素子への情報の書き込みをできるだけ効率的に行うことが望まれている。そこで最近では、上述のように、ビット線とワード線の双方の磁界を利用して書き込むのでは無く、書き込み専用配線をＴＭＲ素子の近傍に設けて、その長手方向の一部領域の周囲に、磁性体から構成されるヨークを配置してその磁界を強めるようにした構造が提案されている。このヨーク型の磁気記憶装置によれば、書込み専用配線から生じる書込み用磁界をこのヨーク内に閉じ込めて、ＴＭＲ素子に集中して印加させることができるので、一本の書き込み専用配線のみでＴＭＲ素子の磁化状態を反転させることができる。ヨークは、書込み配線の側面を覆う側部ヨーク、書込み配線の上方（ＴＭＲ素子と反対側）を覆う上側ヨークを備えたコ字形状に構成されるのが一般的である。このヨークは、外部への漏洩磁界を低減する効果もあるので、他のメモリセルへの誤書き込みも低減できる。
【特許文献１】特開２０００−９０６５８号公報
【特許文献２】特開２００４−１２８４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このヨークの形成する場合、書込み配線の両側面に柱状に側部ヨークをそれぞれ形成した後、この２つの側部ヨークの上端をつなぎ合わせるように上側ヨークを配置する。従って、柱状に構成する側部ヨークは、それ自身にある程度の剛性を要するので、側部ヨークを細く且つ薄く構成することが困難となる。書込み専用配線から生じる磁界Ｈは、書込み専用配線の電流Ｉ及び中心からの距離ｒによるＡｍｐｅｒｅの法則Ｈ＝Ｉ／（２πｒ）に従うので、書込み専用配線から近い場所で磁界を集中させるべきである。しかし、この側ヨークのようにヨークが太くなると、電流の中心から離れてしまうので磁界が小さくなってしまい、ヨークの効果が低下してしまうという問題があった。また、この手法では製造プロセスが複雑化するので、製造コストが増大するという問題もあった。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、ヨーク型の磁気記憶装置に関して、性能及び生産性の向上の両立を可能にする製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明者らの鋭意研究によって、上記目的は下記の手段によって達成される。
【０００９】
（１）下部配線を形成する下部配線形成ステップ、前記下部配線の上方に磁気抵抗効果素子を配置する素子形成ステップ、及び前記磁気抵抗効果素子の上方に書込み配線を形成する書込み配線形成ステップを備えるヨーク型磁気記憶装置の製造方法であって、前記書込み配線の長手方向の一部領域に対して、前記一部領域の側面を覆うサイドヨーク及び前記一部領域の上面を覆うトップヨークを連続的且つ同時に形成する上側ヨーク形成ステップと、を備えることを特徴とするヨーク型磁気記憶装置の製造方法。
【００１０】
（２）前記下部配線形成ステップの後、且つ、前記上側ヨーク形成ステップの前に、前記サイドヨークの下端に予め配置されるボトムヨークを形成する下側ヨーク形成ステップを備え、前記ボトムヨーク、前記サイドヨーク及び前記トップヨークによって構成される磁性ヨークが、前記下側ヨーク形成ステップと前記上側ヨーク形成ステップの２つのステップで形成されることを特徴とする上記（１）記載のヨーク型磁気記憶装置の製造方法。
【００１１】
（３）前記下側ヨーク形成ステップにおいて、前記ボトムヨークの途中に隙間が形成されるようにし、前記隙間に前記磁気抵抗効果素子が配置されることを特徴とする上記（２）記載のヨーク型磁気記憶装置の製造方法。
【００１２】
（４）前記書込み配線の最大幅ＩＷｘに対する最大高さＩＨの比率が、ＩＨ<１×ＩＷｘ  となるように前記書込み配線を形成することを特徴とする上記（１）、（２）または（３）記載のヨーク型磁気記憶装置の製造方法。
【００１３】
（５）上記（１）乃至（４）のいずれか記載の製造方法によって製造されたことを特徴とするヨーク型磁気記憶装置。
【発明の効果】
【００１４】
本発明によれば、ヨーク型磁気記憶装置の生産性を高めることが可能になるとともに、装置の小型化によって消費電流を低減させるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１５】
以下、実施の形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１６】
図１は、本発明の実施形態に係る磁気記憶装置１の全体構成を示す概念図である。磁気記憶装置１は、記憶部２、ビット選択回路１１、ワード選択回路１２、ビット配線１３、１４、並びにワード配線１５、１６を備える。記憶部２には、複数の記憶領域３がｍ行ｎ列（ｍ、ｎは２以上の整数）の二次元状（アレイ状）に配列されている。図２に拡大して示されるように、各記憶領域３は、ＴＭＲ素子４、書込み配線５、読み出しトランジスタ６Ａ、書込みトランジスタ６Ｂ、読み出し配線７ａ、７ｂ、強磁性ヨーク２０等を有する。
【００１７】
ＴＭＲ（磁気抵抗効果）素子４は、磁化方向を変化させると、それに基づいて自身の抵抗値が変化する機能を有する。この抵抗値の変化状態によって、ＴＭＲ素子４に二値データが書き込まれる。このＴＭＲ素子４の磁化方向を変化させる外部磁界は、書込み配線５によって発生させる。
【００１８】
書込み配線５は、ビット配線１３から引き込まれるように配設されて、他方のビット配線１４に電気的に接続される。この結果、書込み配線５や強磁性ヨーク２０は、記憶領域３毎に独立して配設されるようになっている。書込みトランジスタ６Ｂは、書込み配線５における書込み電流の導通を制御するためのスイッチ手段であり、ドレイン及びソースが書込み配線５の途中に介在するようになっている。ゲートはワード配線１６に接続される。これにより、ワード配線１６の電位を上げることで書込みトランジスタ６Ｂを導通状態にできる。
【００１９】
読み出し配線７ａ、７ｂは、ビット配線１３とワード配線１５を接続するように配置されており、一方の読み出し配線７ａと他方の読み出し配線７ｂの間にＴＭＲ素子４が介在するようになっている。
【００２０】
詳細に、読み出し配線７ａの一端はＴＭＲ素子４に接続されると共に、他端は書込みビット配線１３に接続される。また、読み出し配線７ｂの一端は、ＴＭＲ素子４に接続されると共に、他端はワード配線１５接続される。読み出しトランジスタ６Ａは、読み出し配線７ａ、７ｂにおける読み出し電流の導通を制御するためのスイッチ手段であり、ドレイン及びソースは読み書き配線７ｂの途中に介在する。ゲートはワード配線１６に接続される。これにより、ワード配線１６の電位を上げることで、読み出しトランジスタ６Ａを導通状態にできる。
【００２１】
ビット配線１３、１４は、アレイ状に配置される複数の記憶領域３の列毎に配設されている。ビット配線１３は、対応列に属する全ての記憶領域３の書込み配線５に接続される。また、ビット配線１４も同様に、対応列に属する全ての記憶領域３の書込み配線５に接続される。従って、対をなす特定のビット配線１３、１４間に電位差を付与しつつ、書込みトランジスタ６Ｂによって導通を許可すれば、書込み配線５に書込み電流が流れるようになる。
【００２２】
ワード配線１５、１６は、記憶領域３の各行に配設される。ワード配線１６は、対応行に属する全ての記憶領域３において、読み出しトランジスタ６Ａ及び書込みトランジスタ６Ｂの各ゲートに接続されている。つまり、ワード配線１６は、双方のトランジスタ６Ａ、６Ｂの導通を許可するための配線となる。また、ワード配線１５は、対応行に属する全ての記憶領域３において、読み出し配線７ｂに接続される。従って、対をなす特定のビット配線１３とワード配線１５間に電位差を付与しつつ、書込みトランジスタ６Ａによって導通を許可すれば、読み出し配線７ａ、７ｂに読み出し電流が流れる。
【００２３】
図１に戻って、ビット選択回路１１は、各記憶領域３の書込み配線５に正または負の書込み電流を提供する機能を備える。具体的にビット選択回路１１は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定列を選択するアドレスデコーダ回路と、この選択した所定列に対応する一対のビット配線１３、１４間に正または負の電位差を付与して、この所定列のビット配線１３、１４間に設置される書込み配線５に書込み電流を供給するカレントドライブ回路を含んでいる。
【００２４】
ワード選択回路１２は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定行を選択するアドレスデコーダ回路を含んでいる。従って、ワード選択回路１２を用いて、所定行に相当するワード配線１６が所定電位となるように制御すれば、読み出しトランジスタ６Ａ、書込みトランジスタ６Ｂを導通状態にできる。
【００２５】
書込み作業時には、ビット選択回路１１によって選択されたアドレスのビット配線１３、１４間に正または負の電位差を印加し、ワード選択回路１２によって選択されたアドレスの書込みトランジスタ６ＢをＯＮにする。この結果、ビット側アドレスとワード側アドレスの交差する記憶領域３に限定して書込み電流を流すことができる。なお、書込み作業時では、ビット配線１３とワード配線１５間の電位差を零にすることで、読み出し配線７側に電流が流れないようにしておく。
【００２６】
読み出し作業時には、ビット選択回路１１において、内部または外部から指示されたアドレスに対応する列をアドレスデコーダ回路によって選択し、そのビット配線１３に所定電圧を印加する。これと同時に、ワード選択回路１２では、アドレスデコーダ回路によってアドレスに対応する行を選択して、その行に対応するワード配線１５に所定電圧を印加する事で、ビット配線１３とワード配線１５との間に読み出し電流を供給し、更に、ワード配線１６の電位を上げることで、読み出しトランジスタ６ＡをＯＮにする。この結果、ビット側アドレスとワード側アドレスの交差する記憶領域３に限定して読み出し電流を流すことができる。なお、読み出し作業時には、ビット配線１３、１４の電位差を零にすることで、書込み電流が流れないようにしておく。
【００２７】
次に、この磁気記憶装置１における記憶領域３の具体的構造について詳細に説明する。記憶領域３は、大きくは下側から半導体層、配線層、磁性材料層を備えている。半導体層は半導体基板を含み、記憶領域３全体の機械的強度を維持しながら、読み出しトランジスタ６Ａ、書込みトランジスタ６Ｂ等の半導体デバイスが形成される層である。最上位の磁性材料層には、ＴＭＲ素子４、ＴＭＲ素子４に磁界を効率的に与えるための強磁性ヨーク２０といった磁性素材による構成物が主として形成され、その他に、ＴＭＲ素子４に近接する書込み配線５、読み出し配線７ａ、７ｂが形成される。中間に位置する配線層は、基本回路となるビット配線１３及び１４並びにワード配線１５及び１６や、これらの配線に接続される書込み配線５の一部、読み出し配線７ｂの一部等が形成される。
【００２８】
半導体層における読み出しトランジスタ６Ａ及び書込みトランジスタ６Ｂは、それぞれが絶縁領域に取り囲まれるように形成されている。絶縁領域には、例えばＳｉＯ２といった絶縁性材料が用いられる。又トランジスタの半導体基板としては、例えばＳｉ基板から用いられており、そこにｐ型またはｎ型の不純物がドープされた状態となっている。例えば読み出しトランジスタ６Ａは、図３に拡大して示されるように、半導体基板３０の反対導電型となるドレイン領域６Ａａ、ソース領域６Ａｂ、ゲート電極６Ａｃ等によって構成されている。従って、ドレイン領域６Ａａとソース領域６Ａｂの間には半導体基板３０が介在しており、その半導体基板３０上に所定の間隔を空けてゲート電極６Ａｃが配置されている。このゲート電極６Ａｃは、ワード配線１６によって構成されており、この構成により、ワード配線１６に電圧が印加されると、読み出しトランジスタ６Ａのドレイン領域６Ａａ及びソース領域６Ａｂが互いに導通して、ビット配線１３から供給される読み出し電流が、読み出し電流７ａ、ＴＭＲ素子４、読み出し電流７ｂを流れる。なお、書込みトランジスタ６Ｂも略同様構成となるので、ここでの説明は省略する。
【００２９】
なお、配線層におけるビット配線１３及び１４、ワード配線１５及び１６、書込み配線５、読み出し配線７ａ、７ｂ等の配線を除いた領域は、すべて絶縁領域によって占められる。この絶縁領域の材料としては、半導体層の絶縁領域と同様に、ＳｉＯ２といった絶縁性材料を用いる。また、配線の材料としては例えばＷやＡｌを用いることができる。
【００３０】
なお、図２に戻って、ＴＭＲ素子４に隣接する書込み配線５の一端は、記憶領域３のアレイ面（平面）方向に延在しながらも、垂直方向に屈曲して垂直配線となり、その下端において下層側にあるビット配線１３に接続される。垂直配線５の他端も同様に、水平配線を経由して垂直方向に屈曲し、その下端において書込みトランジスタ６Ｂのドレイン領域とオーミック接合される。また、ビット配線１４には引き込み線が分岐形成されており、この引き込み線が書込みトランジスタ６Ｂのソース領域にオーミック接合される。この結果、書込み配線５は、書込みトランジスタ６Ｂを介在させた状態で、一対のビット配線１３、１４間を橋渡しするように配置される。
【００３１】
また、読み出し配線７ａは平面方向に延在し、一端側がＴＭＲ素子４に電気的に接続されると共に他端は同様に垂直方向に屈曲して書込み配線５に接続される。読み出し配線７ｂは、一端側がＴＭＲ素子４に電気的に接続されると共に、他端側は垂直方向に屈曲して、読み出しトランジスタ６Ａのソース領域とオーミック接合される。また、ワード配線１５には、引き込み線が分岐形成されており、この引込み線が読み出しトランジスタ６Ａのドレイン領域にオーミック接合される。この結果、ビット配線１３とワード配線１６間は、読み出し配線７ａ、ＴＭＲ素子４、読み出し配線７ｂ、読み出しトランジスタ６Ａがこの順に配置されることで電気的に接続される。
【００３２】
次に、図４及び図５等を用いて、本実施形態の製造方法が適用される磁性材料層について説明する。磁性材料層は、ＴＭＲ素子４と、強磁性ヨーク２０と、書込み配線５の一部と、読み出し配線７ａ等を有する。なお、磁性材料層においては、以下に説明する構成や他の配線以外の領域は、絶縁領域２４によって占められている。
【００３３】
図５に拡大して示されるように、ＴＭＲ素子４は、外部磁界によって磁化方向が変化する第１磁性層（フリー層／感磁層）４Ａと、磁化方向が固定された第２磁性層（ピンド層）４Ｂと、第１磁性層４Ａ及び第２磁性層４Ｂに挟まれた非磁性絶縁層（絶縁体層）４Ｃと、第２磁性層の磁化方向を固定（ピン止め）する反強磁性層４Ｄとを備える。このＴＭＲ素子４は、外部磁界を受けて第１磁性層４Ａの磁化方向が変化すると、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が変化するようになっている。この抵抗値の差によって、二値データを記録することができる。なお、第１磁性層４Ａの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏなどの強磁性材料を用いることができる。
【００３４】
第２磁性層４Ｂは、反強磁性層４Ｄによって磁化方向が固定されている。すなわち、反強磁性層４Ｄと第２磁性層４Ｂとの接合面における交換結合によって、第２磁性層４Ｂの磁化方向が一方向に配向された状態で安定化されている。第２磁性層４Ｂの磁化容易軸方向は、第１磁性層４Ａの磁化容易軸方向に沿うように設定される。第２磁性層４Ｂの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏなどの強磁性材料を用いることができる。また、反強磁性層４Ｄの材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらを任意の組み合わせた材料を用いることができる。
【００３５】
非磁性絶縁層４Ｃは、非磁性且つ絶縁性の材料からなる層であり、第１磁性層４Ａと第２磁性層４Ｂとの間に介在して、トンネル磁気抵抗効果（ＴＭＲ）が生じるようにしている。詳細には、第１磁性層４Ａと第２磁性層４Ｂの磁化方向との相対関係（即ち、平行または反平行）によって、電気抵抗値が異なる特性を有している。非磁性絶縁層４Ｃの材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物が好適である。
【００３６】
第１磁性層４Ａは読み出し配線７ａと電気的に接続される。また、反強磁性層４Ｄは、読み出し配線７ｂと電気的に接続される。この構成により、読み出し電流を、読み出し配線７ａからＴＭＲ素子４を介して読み出し配線７ｂへ流すことが可能となり、ＴＭＲ素子４の抵抗値の変化を検出する事が出来る。なお、強磁性ヨーク２０は、書込み配線５におけるＴＭＲ素子４との隣接領域を覆うように配置されている。なお、ＴＭＲ素子４の第１磁性層４Ａの磁化容易軸は、書込み配線５の長手方向と交差する方向（すなわち、書込み電流の方向と交差する方向）に沿うように設定される。
【００３７】
なお、特に図示しないが、ＴＭＲ素子４を、第１磁性層（フリー層／感磁層）、非磁性絶縁層（絶縁体層）、第２磁性層、非磁性金属層、第３磁性層、反強磁性層をこの順に備えているようにしてもよい。反強磁性層が第３磁性層の磁化方向を固定（ピン止め）すると共に、非磁性金属層の膜厚を調整することにより、第２磁性層の磁化方向が、第３磁性層の磁化方向と反平行となる。これは第２磁性層と第３磁性層の間に生じる交換相互作用を利用する。
【００３８】
図４に戻って、強磁性ヨーク２０は、延在する書込み配線５においてＴＭＲ素子４と近接する一部領域を覆うように配置される。具体的に強磁性ヨーク２０は、この一部領域における底面（ＴＭＲ素子４に対応する面）側に配置される下側ヨーク２０Ａと、書込み配線５の一部領域の上面（ＴＭＲ素子４の反対側の面）及び側面を同時に覆うように配置される上側ヨーク２０Ｂを備える。又、下側ヨーク２０Ａの両端と上側ヨーク２０Ｂの両端には、両者を連結して略環状とする一対のヨーク接合部２０Ｃ、２０Ｃが構成されている。上側ヨーク２０Ｂは、書込み配線５の上方に位置するトップヨーク２０Ｔと、このトップヨーク２０Ｔの両端側、即ちヨーク接合部２０Ｃ、２０Ｃの近傍に位置するするサイドヨーク２０Ｓ、２０Ｓとを備えて構成される。下側ヨーク２０Ａは、２つのボトムヨーク２０Ｒ、２０Ｒを備えている（ここでは下側ヨーク２０Ａとボトムヨーク２０Ｒが一致しているので、図示を省略している）。なお、トップヨーク２０Ｔ、サイドヨーク２０Ｓ、２０Ｓ、ボトムヨーク２０Ｒ、２０Ｒを備えて構成される強磁性ヨーク２０は、ＴＭＲ素子４に悪影響を与える外部磁界を遮断する機能も有している。
【００３９】
下側ヨーク２０Ａにおけるボトムヨーク２０Ｒ、２０Ｒには、この環状方向の中間に空隙２０Ｅが形成されており、その空隙２０ＥにＴＭＲ素子４が介在配置されている。従って、強磁性ヨーク２０は、軸視した場合、周方向の一部に開放端２０Ｅａ、２０Ｅｂを備えた略Ｃ字形状となっている。この開放端２０Ｅａ、２０Ｅｂは、下側ヨーク２０Ａ（各ボトムヨーク２０Ｒ、２０Ｒ）の突端としてＴＭＲ素子４の側面近傍に配置される。
【００４０】
サイドヨーク２０Ｓ、２０Ｓ及びヨーク接合部２０Ｃ、２０Ｃは、トップヨーク２０Ｔに生じる磁界をボトムヨーク２０Ｒ側（即ちＴＭＲ素子４側）に誘導する。従って、トップヨーク２０Ｔに生じた内部磁界は、サイドヨーク２０Ｓ、２０Ｓ及びヨーク接合部２０Ｃ、２０Ｃを介して反転し、ボトムヨーク２０Ｒでは反対方向の内部磁界となる。又、上側ヨーク２０Ｂにおけるサイドヨーク２０Ｓ、２０Ｓは、この上端側が書込み配線５側（内側）に傾倒するようになっている。詳細には、トップヨーク２０Ｔとサイドヨーク２０Ｓ、２０Ｓの角度Ｐ（図６参照）が鈍角となる。一方、ヨーク接合部２０Ｃ、２０Ｃにおけるボトムヨーク２０Ｒとサイドヨーク２０Ｓ、２０Ｓの連結角度が鋭角に設定される。また、サイドヨーク２０Ｓの厚みは、下側ヨーク２０Ａと比較して大きく設定されている。なお、この角度Ｐについては、製造方法にて説明するように、厳密なものではなく、サイドヨーク２０Ｓとトップヨーク２０Ｔを一つの成膜工程で行うことで、湾曲状態で自然形成されるようにする。
【００４１】
上側ヨーク２０Ｂのトップヨーク２０Ｔの厚みＴＹｚは、下側ヨーク２０Ａの厚みＢＹｚと比較して大きく設定されている。これは、外部磁界からのシールド効果を高めることにつながる。例えば厚さＴＹｚは、５０ｎｍ以上に設定される。厚さＴＹｚの上限は、磁気抵抗の関係からは特に制限ない。また、上側ヨーク２０Ｂよりも薄い下側ヨーク２０Ａの厚さＢＹｚは１０ｎｍ以上に設定されている。この厚さＢＹｚの上限は、磁気抵抗の関係からは特に制限はない。また、サイドヨーク２０Ｓの厚さＴＳｚは、上側ヨーク２０Ｂと下側ヨーク２０Ａを磁気抵抗的になるべく不連続とならないように設定される。ＴＭＲ素子４を基準とした上側ヨーク２０Ｂの最大高さＨは、例えば３００ｎｍ以下に設定される。
【００４２】
この書込み配線５の幅ＩＷｘは、高さＩＨとすると、ＩＨ<１×ＩＷｘとなるように設定されている。このように、書込み配線５を薄肉化することで、上部ヨーク２０Ｂを１プロセスで形成する際に、微細化してもその湾曲状態を滑らかにできる。
【００４３】
なお、強磁性ヨーク２０を構成する強磁性材料としては、例えばＮｉ、Ｆｅ、Ｃｏのうち少なくとも一つの元素を含む金属が好適である。ここでは具体的にパーマロイ（ＦｅＮｉ）を用いている。
【００４４】
次に、本第１実施形態の磁気記憶装置１におけるＴＭＲ素子４への情報書込み動作について説明する。
【００４５】
図６の状態において、書込み配線５に電流が流れていない場合、この書込み配線５による磁界が生じない。強磁性ヨーク２０の磁化状態Ｘは、書込み配線５の延在方向と略一致した状態で単磁区化されていることが好ましい。また、磁化状態Ｘが、各種方向の磁区が複数形成された状態となっている場合は、上層に反強磁性層を形成して強制的に単磁区化することが望ましい。なお、ＴＭＲ素子４における第２磁性層４Ｂの磁化方向Ｂと第１磁性層４Ａの磁化方向Ａが、ここでは互いに一致している。本実施例では、磁化方向Ａ、Ｂが一致している場合、二値データの０が書き込まれていると定義する。
【００４６】
図７に示されるように、書込み配線５に書込み電流Ｉ１が流れると、書込み配線５の周囲に、周方向磁界Ｆ１が発生する。磁界Ｆ１によって、その周囲に設けられた強磁性ヨーク２０が磁化状態Ｘの方向に磁化され、下側ヨーク２０Ａの端面２０Ｅａ、２０Ｅｂから磁界が発生する。この磁界は、磁界Ｆ１に重畳することで強い合成磁界となり、ＴＭＲ素子４側誘導される。
【００４７】
この結果、書込み配線５から生じる磁界Ｆ１と、強磁性ヨーク２０に生じる磁化状態Ｘによって誘起された磁界とが合成された強い磁界が、下側ヨーク２０Ａで集中化され、ＴＭＲ素子４における第１磁性層４Ａに作用してその磁化方向Ａを反転させる。この状態で書込み配線５の電流Ｉ１を止めると、ＴＭＲ素子４の磁化方向Ａは、図７のように反転したまま維持される。磁化方向Ａ、Ｂが反対となったまま維持されることから、ここでは二値データの１が書き込まれた事になる。
【００４８】
図８に示されるように、書込み配線５において、Ｉ１と反対方向となる書込み電流Ｉ２が流れると、書込み配線５の周囲に、周方向磁界Ｆ２が発生する。磁界Ｆ２に誘導されるようにして、周囲に設けられた強磁性ヨーク２０の磁化状態Ｘが、その方向を９０度回転させて磁界Ｆ２と同方向となる。
【００４９】
この結果、書込み配線５から生じる磁界Ｆ２と、強磁性ヨーク２０に生じる磁化状態Ｘによって誘起された磁界とが合成された強い磁界が、下側ヨーク２０Ａで集中化され、ＴＭＲ素子４における第１磁性層４Ａに作用してその磁化方向Ａを反転させる。第１磁性層４Ａの磁化方向Ａは、第２磁性層４Ｂの磁化方向Ｂと再び一致する。ＴＭＲ素子４は、磁化方向Ａ、Ｂが一致しているので、ここでは二値データの０が再び書き込まれた事になる。
【００５０】
なお、ＴＭＲ素子４に書き込まれた二値データを読み出す際には、読み出し配線７ａ、７ｂの間に読み出し電流を流し、その配線間の電位差の変化を検出する。これによりＴＭＲ素子４の抵抗値が明らかとなり、二値データのいずれかを記録しているか（すなわち、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｂの磁化方向Ｂと平行か反平行か）を判別する。例えば、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｂの磁化方向Ｂと同方向である場合、非磁性絶縁層４Ｃにおけるトンネル磁気抵抗効果（ＴＭＲ）によって、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が比較的小さくなる。反対に、磁化方向Ａと磁化方向Ｂが対向方向となる場合、トンネル磁気抵抗効果によって、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が比較的大きくなる。
【００５１】
次に、この磁気記憶装置１における磁性層の製造方法の概要について説明する。この製造方法は、図９に示されるように、下部配線形成ステップ（Ａ）、素子形成ステップ（Ｂ）、下側ヨーク形成ステップ（Ｃ）、書込み配線形成ステップ（Ｄ）、上側ヨーク形成ステップ（Ｅ）の５つのステップを備えて構成される。
【００５２】
下部配線形成ステップ（Ａ）では、磁気記憶素子１における読み出し配線７ｂ（下部配線）を形成する。素子形成ステップ（Ｂ）では、読み出し配線７ｂの上方にＴＭＲ素子４を形成する。下側ヨーク形成ステップ（Ｃ）ではボトムヨーク２０Ｒを形成する。このボトムヨーク２０Ｒは、後述するサイドヨーク２０Ｓ、２０Ｓの下端に予め配置されており、サイドヨーク２０Ｓ、２０Ｓと一体化するようになっている。特にここでは、ボトムヨーク２０Ｓ、２０Ｓの途中に隙間が形成されるようになっており、この隙間にＴＭＲ素子４が配置される。この結果、ボトムヨーク２０Ｒの端部をＴＭＲ素子４の側面に接近させることが可能となり、磁界を効率的に印加することが可能になる。
【００５３】
書き込み配線形成ステップ（Ｄ）では、ＴＭＲ素子４の上方に、上部の読み出し配線７ａを形成した後に、その上方に更に書込み配線５を形成する。
【００５４】
上側ヨーク形成ステップ（Ｅ）では、書込み配線５の長手方向の一部領域に対して、この一部領域の側面を覆うサイドヨーク２０Ｓ、２０Ｓ及びこの一部領域の上面を覆うトップヨーク２０Ｔを連続的且つ同時に形成する。既に述べたように、サイドヨーク２０Ｓの下端側には予めボトムヨーク２０Ｒが配置されており、このステップによって、サイドヨーク２０Ｓとボトムヨーク２０Ｒが一体化される。
【００５５】
この結果、強磁性ヨーク２０全体が、下側ヨーク形成ステップ（Ｃ）と上側ヨーク形成ステップ（Ｅ）の２つのステップで形成される。
【００５６】
次に、この磁気記憶装置１における磁性層の製造方法に関して、更に（１）から（１５）までの詳細ステップに分けて具体的に説明する。なお、各詳細ステップを説明する図面において、左側には強磁性ヨーク２０近傍を拡大して示す断面図、右側には製造工程において単位記憶領域３を上方から見た平面図が示されている。
【００５７】
（下部読み出し配線形成ステップ）
【００５８】
まず、図１０（１）に示されるように、特に図示しない基板の上に読み出し配線７ｂを形成する。具体的にはＣｕ等の皮膜を形成した上に、レジストを行って、不要な領域をミリングした後、このレジストを除去する。これにより、所定の面積を有する読み出し配線７ｂ（下部配線）が形成される。
【００５９】
（素子形成ステップ）
【００６０】
次にＴＭＲ素子４を形成する。具体的にまず、図１０（２）に示されるように、読み出し配線７ｂの上にボトムタイプのＴＭＲフィルムＦを積層し、図１１（３）に示されるように、ＴＭＲ素子４の平面Ｙ方向サイズ（ＭＴＪ＿ｙ）を定義するためにレジストＲを配置する。その後、図１１（４）に示されるように、レジストＲを除いた外部領域におけるＴＭＲフィルムＦをミリングし、その後、ＳｉＯ２皮膜Ｓを形成した後、その上にＡｌＢ３Ｔを皮膜してから、レジストＲを除去する。これにより、ＴＭＲフィルムＦの平面Ｙ方向のサイズが設定される。
【００６１】
更に、図１２（５）に示されるように、ＴＭＲ素子４の平面Ｘ方向サイズ（ＭＴＪ＿ｘ）を定義するためにレジストＲを配置し、図１２（６）のように、ＴＭＲフィルムＦをミリングすることでＸ方向サイズ及びＹ方向サイズが設定されたＴＭＲ素子４を得る。更にＡｌ２Ｏ３、ＳｉＮ４、ＳｉＯ２などの絶縁皮膜を成膜することで、読み出し配線７ｂ上に絶縁皮膜Ｚを形成する。
【００６２】
（下側ヨーク形成ステップ）
【００６３】
次に下側ヨーク２０Ａを形成する。まず図１２（６）のように、レジストＲが配置された状態のまま更にボトムヨーク用の素材Ｑを形成し、その後、レジストＲを除去する。従って、ボトムヨーク用素材Ｑは、レジストＲの領域を除いた全領域に形成されることになる。このレジストＲに相当する領域が、将来のボトムヨーク２０Ｒの隙間２０Ｅとなる。次いで、図１３（７）に示されるように、ボトムヨーク用素材Ｑの上に、ボトムヨークの平面Ｙ方向サイズ（Ｂｙ＿ｙ）を定義するためのレジストＲを形成し、図１３（８）に示されるように、ボトムヨーク用素材Ｑをミリングする。その後、絶縁体膜Ｓを形成した後にレジストＲを除去する。更に、図１４（９）に示されるように、ボトムヨーク用素材Ｑの上に、ボトムヨークの平面Ｘ方向サイズを定義するためのレジストＲを形成し、図１４（１０）に示されるように、ボトムヨーク用素材Ｑをミリングすることで、平面Ｘ方向及びＹ方向サイズが設定されたボトムヨーク２０Ｒ、２０Ｒが完成する。周囲には絶縁体皮膜を形成しておく。
【００６４】
その後、上部の読み出し配線７ａを形成する。図１５（１１）に示されるように、読み出し配線が必要な領域以外にレジストを行い、その後、読み出し配線７ｂとなる導電体皮膜を形成した後、絶縁層となるＡｌ２Ｏ３皮膜を形成し、レジストを除去する。これにより上部の読み出し配線７ａが形成される。
【００６５】
（書込み配線形成ステップ）
【００６６】
次に、書込み配線５を形成する。まず、図１５（１２）に示されるように、書込み配線が必要な領域以外にレジストを行い、その後、Ｔａ皮膜、書込み配線５となるＣｕ皮膜、Ｔａ皮膜を形成した後、レジストを除去する。これにより書込み配線５が完成する。その後、書込み配線５を周囲から絶縁するために、図１６（１３）に示されるように、絶縁が必要な領域を除いてレジストＲを配置して、図１６（１４）に示されるように絶縁材料であるＡｌ２Ｏ３皮膜を形成する。その後、リフトオフ工程によってレジストＲを除去することで、残留部分として絶縁領域２２が形成されることになる。
【００６７】
（上側ヨーク形成ステップ）
【００６８】
最後に、上側ヨーク２０Ｂを形成する。この際、図１７（１５）に示されるように、上側ヨーク２０Ｂを形成予定の領域以外にレジストを行い、その後、ヨーク素材となる軟磁性体膜（例えばＮｉＦｅ皮膜）を形成する。更に、リフトオフ工程によってレジストを除去すれば、上側ヨーク２０Ｂが形成される。結果、上側ヨーク２０Ｂは、サイドヨーク２０Ｓ、２０Ｓ及びトップヨーク２０Ｔが一度の工程で同時にできることになる。
【００６９】
本実施形態の磁気記憶装置１及び製造方法によれば、強磁性ヨーク２０の形成工程が大幅に簡略化されている。具体的には、上側ヨーク２０Ｂにおいて、サイドヨーク２０Ｓとトップヨーク２０Ｔを同時に成膜している。結果、サイドヨーク２０Ｓ、２０Ｓやボトムヨーク２０Ｒを薄肉化できるので、トップヨーク２０Ｔ等内で生じた磁界が内部で集中し、ＴＭＲ素子４に効率的に印加することができる。これにより、書込み配線５で必要な書込み電流を小さくすることが可能になり、消費電力を低減できる。また、この製造方法によれば、強磁性ヨーク２０をコンパクトにすることができるので、磁気記憶装置１のサイズを小さくすることができる。
【００７０】
更に、本実施形態では、書込み配線５の最大幅ＩＷｘに対して、最大高さＩＨが、ＩＨ<１×ＩＷｘとなるようにしているので、書込み配線５が薄肉化されている。この結果、サイドヨーク２０Ｓ、２０Ｓとトップヨーク２０Ｔのなす角Ｐが、極めて鈍角になるので、成膜時のトラブルを低減することが可能になる。また、磁気記憶装置１全体が薄型且つ小型になるので、消費電力を低減させることが可能になる。
【００７１】
（実施例）
【００７２】
上記実施形態の製造方法に基づいて、強磁性ヨーク２０を２回の成膜プロセスで形成し、磁気記憶装置１を製造した。具体的に、書込み配線５の幅は０．２μｍ、ＴＭＲ素子４の平面サイズは０．３×０．２μｍ、トップヨーク２０Ｔの厚さは５０ｎｍとした。なお、ＴＭＲ素子４における磁化方向をピン止めする反強磁性層には、厚さ１０ｎｍとなるＩｒＭｎ−ＡＦ層を採用した。また、強磁性ヨーク２０の平面Ｙ方向サイズは０．９μｍとした。この磁気記憶装置１の書込み電流を計測した結果を図１８に示す。３５回の書込み試験によって得た計測値を平均すると、書込み電流が０．６２ｍＡという結果になり、この製造方法で製造した磁気記憶装置１は書込み電流が極めて小さくなることがわかった。
【００７３】
（比較例）
【００７４】
比較例として、従来の手法によって強磁性ヨークを形成し、磁気記憶装置を製造した。具体的には、下部の読み出し配線７ｂを形成した後、ＴＭＲ素子４を形成し、更に下側ヨーク２０Ｒを形成した。その後、４０００Ａ程度の厚さのレジスト（メッキシード）層を形成して、このレジスト層の内部に柱状の空間を形成した。この柱状空間内にメッキ処理を施した後、レジスト層を除去することで柱状のサイドヨーク２０Ｓ、２０Ｓを形成した。次に、２つのサイドヨーク２０Ｓ、２０Ｓの間に書込み配線５を形成し、その上部に蓋をするようにトップヨーク２０Ｔを形成した。このようにして得られた磁気記憶装置の書込み電流の分布を図１９に示す。合計４８回の書込み試験によって得た計測値では、書込み電流が約４ｍＡから１１ｍＡ等の範囲内で分散し、特に１１ｍＡ側に集中していることがわかった。この比較例の磁気記憶装置では、書込み電流が大きくなることがわかる。
【００７５】
以上、本実施形態では、ボトムヨークの間に空隙が形成されている場合に限って示したが、本発明はそれに限定されない。ボトムヨークが連続しており、完全に環状となるような強磁性ヨークにすることも好ましい。
【００７６】
また、本実施形態で示した製造方法では、例えばボトムヨーク等について、レジスト→ミリング→リフトオフ等の工程を繰り返して、平面Ｘ方向サイズと平面Ｙ方向サイズ等を設定していく場合に限って示したが、本発明はそれに限定されない。成膜によるヨーク形成工程には各種手法が存在し得るので、量産等に適したプロセスを適宜選定すればよい。例えば、レジスト→ＲＩＥ（Reactive Ion Etching）→ＣＭＰ（chemical Mechanical Polishing）という手順を活用すれば、Ｘ方向サイズとＹ方向サイズの設定を１つのレジスト作業で完了させることができるので、生産性を更にあげることができる。
【００７７】
更に、上記実施形態では、書込み電流及び読み出し電流を制御するためのスイッチ手段としてトランジスタ（読み書き兼用トランジスタ）を用いているが、このスイッチ手段としては、必要に応じて電流を遮断／導通させる機能を有する様々な手段を適用することができる。
【００７８】
また、本発明の磁気記憶装置及びその製造方法は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００７９】
本発明は、ＭＲＡＭを利用する各種記憶手段、計算機等に適用することが可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態に係る磁気記憶装置の全体構成を示す概念図
【図２】同磁気記憶装置の記憶領域を拡大して示す概念図
【図３】同記憶領域におけるトランジスタの構造を拡大して示す断面図
【図４】同記憶領域における強磁性ヨークの構造を拡大して示す断面図
【図５】同記憶領域に配置されるＴＭＲ素子の積層構造を拡大して示す側面図
【図６】同記憶領域における強磁性ヨークの磁化状態を模式的に示す部分断面斜視図
【図７】同記憶領域における強磁性ヨークの磁化状態を模式的に示す部分断面斜視図
【図８】同記憶領域における強磁性ヨークの磁化状態を模式的に示す部分断面斜視図
【図９】同磁気記憶装置の製造方法の概要を説明する工程図
【図１０】同磁気記憶装置の製造方法を説明する工程図
【図１１】同磁気記憶装置の製造方法を説明する工程図
【図１２】同磁気記憶装置の製造方法を説明する工程図
【図１３】同磁気記憶装置の製造方法を説明する工程図
【図１４】同磁気記憶装置の製造方法を説明する工程図
【図１５】同磁気記憶装置の製造方法を説明する工程図
【図１６】同磁気記憶装置の製造方法を説明する工程図
【図１７】同磁気記憶装置の製造方法を説明する工程図
【図１８】実施例にかかる磁気記憶装置の書込み電流の分析結果を示す表図。
【図１９】比較例にかかる磁気記憶装置の書込み電流の分析結果を示す表図。
【符号の説明】
【００８１】
１                ・・・磁気記憶装置
４                ・・・磁気抵抗効果素子
４Ａ              ・・・第１磁性層
４Ｂ              ・・・第２磁性層
４Ｃ              ・・・非磁性絶縁層
４Ｄ              ・・・反強磁性層
５                ・・・書込み配線
７ａ、７ｂ        ・・・読み出し配線
１３、１４        ・・・ビット配線
１５、１６        ・・・ワード配線
２０              ・・・強磁性ヨーク
２０Ａ            ・・・下側ヨーク
２０Ｂ            ・・・上側ヨーク
２０Ｃ            ・・・ヨーク接合部
２０Ｅ            ・・・隙間
２０Ｓ            ・・・サイドヨーク
２０Ｔ            ・・・トップヨーク
２０Ｒ            ・・・ボトムヨーク
【図１】
2008235659.tif 000003
【図２】
2008235659.tif 000004
【図３】
2008235659.tif 000005
【図４】
2008235659.tif 000006
【図５】
2008235659.tif 000007
【図６】
2008235659.tif 000008
【図７】
2008235659.tif 000009
【図８】
2008235659.tif 000010
【図９】
2008235659.tif 000011
【図１０】
2008235659.tif 000012
【図１１】
2008235659.tif 000013
【図１２】
2008235659.tif 000014
【図１３】
2008235659.tif 000015
【図１４】
2008235659.tif 000016
【図１５】
2008235659.tif 000017
【図１６】
2008235659.tif 000018
【図１７】
2008235659.tif 000019
【図１８】
2008235659.tif 000020
【図１９】
2008235659.tif 000021