(57)【要約】【課題】複数種類の半導体装置を同一のプローブカードで検査することができ、かつ複数の外部接続端子の相互間隔が大きくてもプローブピンと外部接続端子が電気的に接続できなくなることを抑制できる接続用基板を提供する。【解決手段】本発明に係る接続用基板２０は、半導体装置とプローブカードを接続する接続用基板であって、一面に形成され、プローブカードが有する複数のプローブピンそれぞれに対向する位置に配置された複数の第１の端子２２と、他面に形成され、半導体装置が有する複数の外部接続端子それぞれに対向する位置に配置された複数の第２の端子２１と、複数の第１の端子２２それぞれを互いに異なる第２の端子２１に接続する複数の接続用配線２３ａ，２３ｂとを具備する。【選択図】図２
2008026105.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置とプローブカードを接続する接続用基板であって、
一面に形成され、前記プローブカードが有する複数のプローブピンそれぞれに対向する位置に配置された複数の第１の端子と、
他面に形成され、前記半導体装置が有する複数の外部接続端子それぞれに対向する位置に配置された複数の第２の端子と、
前記複数の第１の端子それぞれを互いに異なる前記第２の端子に接続する複数の接続用配線と、
を具備する接続用基板。
【請求項２】
前記複数の第１の端子の相互間隔は、前記複数の第２の端子の相互間隔より小さい請求項１に記載の接続用基板。
【請求項３】
前記一面から前記他面に貫通する複数の貫通孔を更に具備し、
前記複数の接続用配線は、それぞれ前記貫通孔を介して前記第１の端子と前記第２の端子を接続している請求項１又は２に記載の接続用基板。
【請求項４】
前記複数の接続用配線は、それぞれ前記接続用基板の側面を介して前記第１の端子と前記第２の端子を接続している請求項１又は２に記載の接続用基板。
【請求項５】
前記接続用基板の内部に設けられた複数の中間配線と、
前記複数の中間配線それぞれと前記一面を接続する複数の第１の接続孔と、
前記複数の中間配線それぞれと前記他面を接続する複数の第２の接続孔と、
を具備し、
前記複数の接続用配線それぞれは、
前記中間配線と、
前記第１の接続孔を介して前記第１の端子を前記中間配線に接続する第１の配線と、
前記第２の接続孔を介して前記第２の端子を前記中間配線に接続する第２の配線と、
により形成されている請求項１又は２に記載の接続用基板。
【請求項６】
半導体装置を形成する工程と、
前記半導体装置の検査を行う工程と、
を具備し、
前記半導体装置の検査を行う工程において、
プローブカードが有する複数のプローブピンそれぞれに対向する位置に配置された複数の第１の端子を一面に有し、前記半導体装置が有する複数の外部接続端子それぞれに対向する位置に配置された複数の第２の端子を他面に有し、かつ前記複数の第１の端子それぞれを互いに異なる前記第２の端子に接続する複数の接続用配線を具備する接続用基板を準備する工程と、
前記半導体装置に前記接続用基板の一面を取り付けることにより、前記複数の外部接続端子を前記複数の第２の端子に接続する工程と、
前記複数のプローブピンを前記接続用基板の前記複数の第１の端子に接続することにより、前記接続用基板を介して前記半導体装置を検査する工程と、
を具備する半導体装置の製造方法。
【請求項７】
前記半導体装置は、
半導体チップと、
前記半導体チップが実装され、前記複数の外部接続端子を有する配線基板と、
を具備する請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とプローブカードを接続する接続用基板及び半導体装置の製造方法に関する。特に本発明は、複数種類の半導体装置を同一のプローブカードで検査することができる接続用基板及び半導体装置の製造方法に関する。また本発明は、複数の外部接続端子の相互間隔が大きくてもプローブピンと外部接続端子が電気的に接続できなくなることを抑制できる接続用基板及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
図６は、半導体装置を検査する従来の方法を説明する為の断面概略図である。この半導体装置は、半導体チップ１０１をＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）又はＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）構造により配線基板１１０に実装したものである。そして、配線基板１１０が有する複数の外部接続端子１１１それぞれに、プローブカード１５０が有するプローブピン１５１を接続することにより、半導体装置を検査する（例えば特許文献１参照）。
【特許文献１】特開平０６−１９６５３６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置の種類ごとに外部接続端子の配列は異なる。このため、従来は半導体装置ごとにプローブカードを設計する必要があった。
【０００４】
また、半導体装置によっては複数の外部接続端子の相互間が大きい場合がある。このような半導体装置において配線基板が熱膨張した場合、外部接続端子の位置ずれが大きくなり、プローブピンと外部接続端子が接続できない場合が出てくる。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、複数種類の半導体装置を同一のプローブカードで検査することができる接続用基板及び半導体装置の製造方法を提供することにある。また本発明の他の目的は、複数の外部接続端子の相互間隔が大きくてもプローブピンと外部接続端子が電気的に接続できなくなることを抑制できる接続用基板及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る接続用基板は、半導体装置とプローブカードを接続する接続用基板であって、
一面に形成され、前記プローブカードが有する複数のプローブピンそれぞれに対向する位置に配置された複数の第１の端子と、
他面に形成され、前記半導体装置が有する複数の外部接続端子それぞれに対向する位置に配置された複数の第２の端子と、
前記複数の第１の端子それぞれを互いに異なる前記第２の端子に接続する複数の接続用配線とを具備する。
【０００７】
この接続用基板によれば、前記プローブピンの配置間隔と前記外部接続端子の配置間隔が異なっている場合においても、前記接続用基板を介することにより、前記プローブピンと前記外部接続端子を電気的に接続することができる。このため、半導体装置の種類ごとに前記接続用基板を形成することにより、同一のプローブカードで複数種類の半導体装置の検査を行うことができる。
【０００８】
また、前記外部接続端子の配置間隔が広い場合、前記半導体装置が熱膨張しても、前記接続用基板も同様に熱膨張するため、前記第２の端子と前記外部接続端子を接続することができる。そして前記プローブピンの配置間隔を前記外部接続端子の配置間隔より狭すると、前記接続用基板の熱膨張によって生じる前記第２の端子の位置ずれの大きさは、前記半導体装置の熱膨張によって生じる前記外部接続端子の位置ずれより小さい。従って、従来と比較して、前記プローブピンと前記外部接続端子が電気的に接続できなくなることを抑制できる。
【０００９】
前記複数の第１の端子の相互間隔は、前記複数の第２の端子の相互間隔より小さくてもよい。
【００１０】
前記一面から前記他面に貫通する複数の貫通孔を更に具備し、前記複数の接続用配線は、それぞれ前記貫通孔を介して前記第１の端子と前記第２の端子を接続していてもよい。また、前記複数の接続用配線は、それぞれ前記接続用基板の側面を介して前記第１の端子と前記第２の端子を接続していてもよい。
【００１１】
また、前記接続用基板の内部に設けられた複数の中間配線と、前記複数の中間配線それぞれと前記一面を接続する複数の第１の接続孔と、前記複数の中間配線それぞれと前記他面を接続する複数の第２の接続孔とを具備し、前記複数の接続用配線それぞれは、前記中間配線と、前記第１の接続孔を介して前記第１の端子を前記中間配線に接続する第１の配線と、前記第２の接続孔を介して前記第２の端子を前記中間配線に接続する第２の配線とにより形成されていてもよい。
【００１２】
本発明に係る半導体装置の製造方法は、半導体基板に半導体装置を形成する工程と、
前記半導体装置の検査を行う工程と、
を具備し、
前記半導体装置の検査を行う工程において、
プローブカードが有する複数のプローブピンそれぞれに対向する位置に配置された複数の第１の端子を一面に有し、前記半導体装置が有する複数の外部接続端子それぞれに対向する位置に配置された複数の第２の端子を他面に有し、かつ前記複数の第１の端子それぞれを互いに異なる前記第２の端子に接続する複数の接続用配線を具備する接続用基板を準備する工程と、
前記半導体装置に前記接続用基板の一面を取り付けることにより、前記複数の外部接続端子を前記複数の第２の端子に接続する工程と、
前記複数のプローブピンを前記接続用基板の前記複数の第１の端子に接続することにより、前記接続用基板を介して前記半導体装置を検査する工程とを具備する。
【００１３】
前記半導体装置は、半導体チップと、前記半導体チップが実装され、前記複数の外部接続端子を有する配線基板とを具備してもよい。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態に係る半導体装置の製造方法について説明する。本実施形態においてシリコンウェハには、所定の製造工程を経ることにより、複数の半導体装置が形成される。そしてシリコンウェハがダイシングされることにより半導体チップが切り出される。そして、半導体チップを例えばＣＯＦ又はＴＣＰにより配線基板に実装することにより、半導体装置が製造される。そして、半導体装置はプローブ検査装置によって検査される。
【００１５】
図１は、半導体装置をプローブ検査装置によって検査するときの断面概略図である。図２（Ａ）は半導体装置の平面図であり、図２（Ｂ）は半導体装置に接続用基板２０を実装した状態を説明する為の平面図である。半導体装置の半導体チップ１は配線基板１０上に実装され、配線基板１０に設けられた複数の外部接続端子１１に、図示しない配線を介して電気的に接続されている。複数の外部接続端子１１は、それぞれ接続用基板２０を介してプローブカード５０のプローブピン５１に接続されている。本実施例においてプローブピン５１の配置間隔は外部接続端子１１の配置間隔より狭いが、接続用基板２０を介することにより、プローブピン５１と外部接続端子１１は互いに電気的に接続することができる。
【００１６】
図３（Ａ）は接続用基板２０の上面図であり、図３（Ｂ）は接続用基板２０の下面図である。接続用基板２０は長方形の両面基板であり、上面には複数の第１の端子２２が、下面には複数の第２の端子２１が、それぞれ同一の長辺に沿う位置に形成されている。複数の第１の端子２２は、それぞれ互いに異なるプローブピン５１に対向するように配置されており、その配置間隔は、プローブピン５１の配置間隔に等しい。複数の第２の端子２１は、それぞれ互いに異なる外部接続端子１１に対向するように配置されており、その配置間隔は、外部接続端子１１の配置間隔に等しい。第１の端子２２の個数は第２の端子２１の個数に等しく、第１の端子２２の配置間隔は第２の端子２１の配置間隔より大きい。
【００１７】
接続用基板２０には接続用の貫通孔２４が、第１の端子２２が沿っている長辺とは異なる長辺に沿って複数形成されている。貫通孔２４の数は第１の端子２２と同数である。接続用基板２０は、上面に複数の配線２３ａが設けられており、下面に複数の配線２３ｂが設けられている。配線２３ａはそれぞれ互いに異なる第１の端子２２に接続しており、配線２３ｂはそれぞれ互いに異なる第２の端子２１に接続している。そして、配線２３ａ，２３ｂは貫通孔２４を介して互いに接続している。このように、第１の端子２２と第２の端子２１は、配線２３ａ，２３ｂを介して互いに接続している。
【００１８】
接続用基板２０を用いて半導体装置をプローブ検査するとき、接続用基板２０の下面を半導体装置の外部接続端子１１上に配置し、複数の外部接続端子１１それぞれを互いに異なる第２の端子２１に接続させる。そして、プローブカード５０が有する複数のプローブピン５１を、接続用基板２０の複数の第１の端子２２に接続する。これにより、プローブピン５１と外部接続端子１１は、第１の端子２２、配線２３ａ，２３ｂ、及び第２の端子２１を介して互いに電気的に接続する。次いで、半導体装置のプローブ検査を行う。その後、接続用基板２０を半導体装置から取り除き、取り除いた接続用基板２０を他の半導体装置に取り付ける。
【００１９】
以上、本実施形態によれば、プローブピン５１の配置間隔は外部接続端子１１の配置間隔より狭いが、接続用基板２０を介することにより、プローブピン５１と外部接続端子１１は互いに電気的に接続することができる。このため、半導体装置の種類ごとに接続用基板２０を形成することにより、同一のプローブカード５０で複数種類の半導体装置の検査を行うことができる。
【００２０】
また、配線基板１０が熱膨張した場合においても、接続用基板２０も同様に熱膨張するため、第２の端子２１と配線基板１０の外部接続端子１１を接続することができる。この場合において、第１の端子２２の配置間隔は外部接続端子１１の配置間隔より狭く、プローブピン５１の配置間隔に等しいため、配線基板１０の熱膨張によって生じる第１の端子２２の位置ずれの大きさは、配線基板１０の熱膨張によって生じる外部接続端子１１の位置ずれより小さい。従って、従来と比較して、プローブピン５１と外部接続端子１１が電気的に接続できなくなることを抑制できる。
【００２１】
図４（Ａ）は、第２の実施形態に係る接続用基板２０の上面図である。図４（Ｂ）及び（Ｃ）は、それぞれ本実施形態に係る接続用基板２０の下面図及び側面図である。本実施形態煮において、接続用基板２０は貫通孔２４が設けられていない点、及び接続用基板２０の側面に設けられた配線２３ｃによって配線２３ａ，２３ｂが互いに接続されている点を除いて、第１の実施形態と同様である。また、接続用基板２０を用いて半導体装置を検査する方法も、第１の実施形態と同様である。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００２２】
図５（Ａ）及び（Ｂ）は、第３の実施形態に係る接続用基板２０の上面図及び下面図である。図５（Ｃ）は図５（Ａ）のＡ−Ａ断面図であり、図５（Ｄ）は図５（Ｂ）のＢ−Ｂ断面図である。本実施形態において、接続用基板２０は内部に配線層２３ｄを有している点、貫通孔２４の代わりに接続孔２５ａ，２５ｂが設けられている点、及び配線２３ａ，２３ｂが接続孔２５ａ、配線層２３ｄの配線、及び接続孔２５ｂを介して互いに接続されている点を除いて、第１の実施形態と同様である。すなわち配線２３ａと配線層２３ｄの配線は、接続孔２５ａを介して接続しており、配線２３ｂと配線層２３ｄの配線は、接続孔２５ｂを介して接続している。また、接続用基板２０を用いて半導体装置を検査する方法も、第１の実施形態と同様である。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００２３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第１〜第３の実施形態において、プローブカード５０にプローブピン５１が一列ではなく複数列に配置されている場合、第１の端子２２も接続用基板２０の長辺に沿って複数列に配置される。また、第３の実施形態において接続用基板２０は更に多くの配線層を内部に有していてもよい。
【図面の簡単な説明】
【００２４】
【図１】半導体装置をプローブ検査装置によって検査するときの断面概略図。
【図２】（Ａ）は半導体装置の平面図、（Ｂ）は半導体装置の接続用基板を取り付けた状態を示す平面図。
【図３】（Ａ）、（Ｂ）は、それぞれ接続用基板２０の上面図、下面図。
【図４】（Ａ）、（Ｂ）、（Ｃ）は、それぞれ第２の実施形態に係る接続用基板２０の上面図、下面図、側面図。
【図５】（Ａ）、（Ｂ）は、それぞれ接続用基板２０の上面図、下面図であり、（Ｃ）は（Ａ）のＡ−Ａ断面図、（Ｄ）は（Ｂ）のＢ−Ｂ断面図。
【図６】半導体装置を検査する従来の方法を説明する為の断面概略図。
【符号の説明】
【００２５】
１，１０１…半導体チップ、１０，１１０…配線基板、１１，１１１…外部接続端子、２０…接続用基板、２１…第２の端子、２２…第1の端子、２１ａ〜２３ｃ…配線、２３ｄ…配線層、２４…貫通孔、２５ａ，２５ｂ…接続孔、５０，１５０…プローブカード、５１，１５１…プローブピン
【図１】
2008026105.tif 000003
【図２】
2008026105.tif 000004
【図３】
2008026105.tif 000005
【図４】
2008026105.tif 000006
【図５】
2008026105.tif 000007
【図６】
2008026105.tif 000008