(57)【要約】【課題】多孔質シリカ膜の下層の膜が劣化するのを抑制しながら、多孔質シリカ膜の機械的強度を向上させることが可能な半導体装置を提供する。【解決手段】この半導体装置は、シリコン基板１上に形成されたＳｉＯＣ膜２と、ＳｉＯＣ膜２の表面上に形成され、紫外光を透過しにくい材料（ＳｉＣＮ膜）からなる紫外光透過抑制膜３と、紫外光透過抑制膜３の表面上に形成された多孔質シリカ膜５とを備える。【選択図】図１
2008021800.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された有機膜と、
前記有機膜の表面上に形成され、紫外光を透過しにくい材料からなる紫外光透過抑制膜と、
前記紫外光透過抑制膜の表面上に形成された多孔質シリカ膜とを備えた、半導体装置。
【請求項２】
前記紫外光透過抑制膜は、ガスの透過を抑制する膜を含む、請求項１に記載の半導体装置。
【請求項３】
前記紫外光透過抑制膜は、ＳｉＣＮ膜を含む、請求項１または２に記載の半導体装置。
【請求項４】
前記有機膜は、開口部を含み、
前記紫外光透過抑制膜の下の前記有機膜の開口部内に少なくとも形成された配線層をさらに備える、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記有機膜は、ＳｉＯＣ膜を含む、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
半導体基板上に、有機膜を形成する工程と、
前記有機膜の表面上に紫外光を透過しにくい材料からなる紫外光透過抑制膜を形成する工程と、
前記紫外光透過抑制膜の表面上に、多孔質シリカ膜を形成する工程と、
前記多孔質シリカ膜に紫外光を照射する工程とを備えた、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、層間絶縁膜を備えた半導体装置が知られている。このような層間絶縁膜を備えた半導体装置では、層間絶縁膜の上または下に形成される配線の寄生容量に起因する配線部分での情報伝達の遅延（ＲＣ遅延）を回避するために、層間絶縁膜として、低誘電率膜を使用する構造が検討されている。低誘電率膜の材料としては、従来から比較的使用実績のある非誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機ポリマー系材料や、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表されるＳｉＯＣ系の材料などの比誘電率が２．７前後の低誘電率膜が挙げられる。さらに、近年では、これらを多孔質化させて比誘電率を２．２前後にした多孔質シリカ膜のような低誘電率膜の適用も試みられている。
【０００３】
しかし、上記のような多孔質化した空孔を持つ構造の膜は、機械的強度が弱いため、空孔以外の部分の機械的強度を向上することが必要である。そこで、従来では、紫外光による硬化処理を施すことによって、多孔質シリカ膜の機械的強度を向上させる方法が提案されている（たとえば、特許文献１参照）。
【０００４】
【特許文献１】特開２００３−２６８３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１において提案された方法では、紫外光による硬化処理を施すときに紫外光が多孔質シリカ膜を透過することによって、多孔質シリカ膜の下層にＣｕなどの金属膜が存在する場合には、紫外光と空気が反応することにより金属膜の酸化が促進される。このため、金属膜の抵抗が増加するという問題点がある。また、多孔質シリカ膜の下層にＳｉＯＣ膜などの有機膜が存在する場合には、多孔質シリカ膜を透過した紫外光により有機膜中に含まれる−ＣＨ３基などの疎水基が脱離することによって、吸湿性が増加するために、有機膜の誘電率が増加するという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、多孔質シリカ膜の下層の膜が劣化するのを抑制しながら、多孔質シリカ膜の機械的強度を向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
この発明の第１の局面による半導体装置は、半導体基板上に形成された有機膜と、有機膜の表面上に形成され、紫外光を透過しにくい材料からなる紫外光透過抑制膜と、紫外光透過抑制膜の表面上に形成された多孔質シリカ膜とを備える。
【０００８】
この第１の局面による半導体装置では、上記のように、多孔質シリカ膜の下層に紫外光を透過しにくい材料からなる紫外光透過抑制膜を設けることによって、多孔質シリカ膜の機械的強度を向上させるために多孔質シリカ膜に紫外光による硬化処理を施すときに、紫外光透過抑制膜により紫外光透過抑制膜の下層に紫外光が透過するのを抑制することができるので、多孔質シリカ膜の下層に位置する膜が劣化するのを抑制することができる。その結果、多孔質シリカ膜の下層の膜が劣化するのを抑制しながら、多孔質シリカ膜の機械的強度を向上させることができる。
【０００９】
上記第１の局面による半導体装置において、好ましくは、紫外光透過抑制膜は、ガスの透過を抑制する膜を含む。このように構成すれば、多孔質シリカ膜の下層にある有機膜において紫外光によって分解された−ＣＨ３基などの疎水基が有機膜からガスとして脱離するのを紫外線透過抑制膜により抑制することができると考えられる。これにより、有機膜の吸湿性が増加するのを抑制することができるので、有機膜の誘電率が増加するのを抑制することができる。なお、この点は後述する本願発明者による実験により確認済みである。
【００１０】
上記第１の局面による半導体装置において、好ましくは、紫外光透過抑制膜は、ＳｉＣＮ膜を含んでいる。このように構成すれば、ＳｉＣＮ膜は紫外光の透過を抑制する材料で、かつ、ガスの透過を抑制する材料であるため、ＳｉＣＮ膜を紫外光透過抑制膜として用いることにより、容易に、下層への紫外光の透過を抑制することができるとともに、ＳｉＣＮ膜の下層に位置する有機膜から−ＣＨ３基などの疎水基がガスとして脱離するのを抑制することができる。
【００１１】
上記第１の局面による半導体装置において、好ましくは、有機膜は、開口部を含み、紫外光透過抑制膜の下の有機膜の開口部内に少なくとも形成された配線層をさらに備える。このように構成すれば、紫外光透過抑制膜の下層に配線層が形成されているため、多孔質シリカ膜に紫外光による硬化処理を施すときに、配線層への紫外光の透過を抑制することができる。これにより、紫外光が配線層側に透過することによって空気と反応することに起因して、配線層の酸化が促進されるのを抑制することができる。
【００１２】
この発明の第２の局面による半導体装置の製造方法は、半導体基板上に、有機膜を形成する工程と、有機膜の表面上に紫外光を透過しにくい材料からなる紫外光透過抑制膜を形成する工程と、紫外光透過抑制膜の表面上に、多孔質シリカ膜を形成する工程と、多孔質シリカ膜に紫外光を照射する工程とを備える。
【００１３】
この第２の局面による半導体装置の製造方法では、上記のように、有機膜の表面上に紫外光を透過しにくい材料からなる紫外光透過抑制膜を形成した後、紫外光透過抑制膜の表面上に、多孔質シリカ膜を形成し、その後、多孔質シリカ膜に紫外光を照射することによって、多孔質シリカ膜の機械的強度を向上させるために多孔質シリカ膜に紫外光による硬化処理を施すときに、紫外光透過抑制膜により紫外光透過抑制膜の下層に紫外光が透過するのを抑制することができるので、多孔質シリカ膜の下層に位置する膜が劣化するのを抑制することができる。その結果、多孔質シリカ膜の下層の膜が劣化するのを抑制しながら、多孔質シリカ膜の機械的強度を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。
【００１５】
（第１実施形態）
図１は、本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の構造を示した断面図である。まず、図１を参照して、本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の構造について説明する。
【００１６】
この第１実施形態による半導体装置では、図１に示すように、シリコン基板１上に、約１３０ｎｍの厚みを有するＳｉＯＣ膜２が形成されている。なお、シリコン基板１は、本発明の「半導体基板」の一例であり、ＳｉＯＣ膜２は、本発明の「有機膜」の一例である。ＳｉＯＣ膜２上には、約３０ｎｍの厚みを有するＳｉＣＮ膜からなる紫外光透過抑制膜３が形成されている。このＳｉＣＮ膜からなる紫外光透過抑制膜３は、紫外光を透過しにくいという特性を有する。また、ＳｉＣＮ膜からなる紫外光透過抑制膜３は、ガスを透過しにくいという特性も有する。また、ＳｉＯＣ膜２および紫外光透過抑制膜３には、シリコン基板１の上面に達する深さを有するとともに、平面的に見て円形状のビアホール４が形成されている。なお、ビアホール４は、本発明の「開口部」の一例である。
【００１７】
また、第１実施形態では、紫外光透過抑制膜３上に、約１３０ｎｍの厚みを有する多孔質シリカ膜５が形成されている。また、多孔質シリカ膜５には、紫外光透過抑制膜３の上面の一部を底部とする溝部６が形成されている。また、溝部６は、平面的に見て、ビアホール４の直径よりも大きい幅を有する。なお、溝部６は、本発明の「開口部」の一例である。
【００１８】
また、ビアホール４および溝部６の内表面に沿うように、バリアメタル層７が形成されている。このバリアメタル層７は、約１５ｎｍの厚みを有する下層のＴａＮ層と、約１５ｎｍの厚みを有する上層のＴａとの積層構造からなる。また、ビアホール４および溝部６の内側の領域において、バリアメタル層７の内面上には、ビアホール４および溝部６を埋め込むように、Ｃｕからなる配線層８が形成されている。
【００１９】
図２〜図６は、それぞれ、本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。次に、図１〜図６を参照して、第１実施形態による半導体装置の製造プロセスについて説明する。
【００２０】
まず、図２に示すように、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、シリコン基板１上に、約１３０ｎｍの厚みを有するＳｉＯＣ膜２を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、ＤＭＤＭＯＳ（ジメチルジメトキシシラン）ガスおよびＨｅガスを用いるとともに、ＤＭＤＭＯＳガスおよびＨｅガスの流量を、それぞれ、約２００ｓｃｃｍおよび約１２０ｓｃｃｍに設定する。なお、ｓｃｃｍとは、Ｓｔａｎｄａｒｄ  ｃｃ／ｍｉｎの略であり、標準状態（０℃、１気圧）での１分間当たりの流量をｃｃで表示した単位である。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、約５６０Ｐａ、約３５０℃、約１０００Ｗ、約２７．１２ＭＨｚおよび約２０ｍｍに設定する。
【００２１】
次に、プラズマＣＶＤ法を用いて、ＳｉＯＣ膜２上に、約３０ｎｍの厚みを有するＳｉＣＮ膜からなる紫外光透過抑制膜３を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、４ＭＳ（テトラメチルシラン）ガス、ＮＨ３（アンモニア）ガスおよびＨｅガスを用いるとともに、４ＭＳ、ＮＨ３ガスおよびＨｅガスの流量を、それぞれ、約０．３８ｓｌｐｍ、約０．３８ｓｌｐｍおよび約５．２５ｓｌｐｍ設定する。なお、ｓｌｐｍとは、Ｓｔａｎｄａｒｄ  ｌｉｔｅｒ／ｍｉｎの略であり、標準状態（０℃、１気圧）での１分間当たりの流量をリットルで表示した単位である。また、チャンバ圧力および基板温度を、それぞれ、約６６５Ｐａおよび約３８０℃に設定するとともに、基板を設置しない電極への投入電力（電源周波数）、基板を設置する電極への投入電力（電源周波数）、および電極間距離を、それぞれ、約８５０Ｗ（約２７．１２ＭＨｚ）、約１２５Ｗ（約４００ｋＨｚ）および約２２．７７５ｍｍに設定する。
【００２２】
次に、スピンコート法を用いて、紫外光透過抑制膜３上に、多孔質シリカ膜５の前駆体液を塗布する。この前駆体液は、テトラエトキシシラン（ＴＥＯＳ）、水、酸およびアルコール類からなる。この後、ホットプレートを用いて、紫外光透過抑制膜３上の前駆体液をベーキング処理した後、窒素雰囲気下および１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このようにして、紫外光透過抑制膜３上に、約１３０ｎｍの厚みを有する多孔質シリカ膜５を形成する。そして、多孔質シリカ膜５に圧力１０Ｐａ、基板温度３５０℃の雰囲気下で波長１７２ｎｍの紫外光を１４ｍＷ／ｃｍ２の強度で１０分間照射することにより多孔質シリカ膜５の硬化処理を行う。さらに、再度ＴＭＣＴＳ雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このＴＭＣＴＳによる焼成処理は、多孔質シリカ膜５の表面を疎水基で覆うことによって、Ｈ２Ｏ（水）が多孔質シリカ膜５の表面に付着することを抑制するために行う。これにより、多孔質シリカ膜５の表面にＨ２Ｏ（水）が付着することに起因して多孔質シリカ膜５の誘電率が増加するのを抑制することが可能になる。
【００２３】
次に、図２に示すように、多孔質シリカ膜５上の所定の領域に、レジスト膜９を形成する。そして、図３に示すように、レジスト膜９をマスクとして、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いて、シリコン基板１の上面の一部が露出するまで、多孔質シリカ膜５、ＳｉＣＮ膜からなる紫外光透過抑制膜３およびＳｉＯＣ膜２をエッチングする。このエッチングの際の条件としては、反応ガスとして、ＣＦ４ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約１Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約８００Ｗに設定する。また、ウェハバイアス（シリコン基板１に対するバイアス電力）を、約８００ｋＨｚで約２００Ｗに設定するとともに、シリコン基板１の温度を、約５０℃に設定する。このようなエッチングにより、シリコン基板１の上面を底部とするビアホール４が形成される。その後、アッシングによりレジスト９を除去する。このアッシングの際の条件としては、反応ガスとして、ＮＨ３ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約２Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約１４００Ｗに設定する。また、ウェハバイアスを、約８００ｋＨｚで約２００Ｗに設定し、シリコン基板１の温度を、約５０℃に設定する。
【００２４】
次に、図４に示すように、多孔質シリカ膜５上の所定の領域に、レジスト膜１０を形成する。その後、図５に示すように、レジスト膜１０をマスクとして、ＲＩＥ法を用いて、多孔質シリカ膜５をエッチングした後、レジスト膜１０をアッシングにより除去することにより多孔質シリカ膜５内に溝部６を形成する。この場合のエッチング条件およびアッシング条件は、上記したビアホール４の形成時のエッチング条件およびアッシング条件と同じである。
【００２５】
次に、図６に示すように、スパッタリング法を用いて、多孔質シリカ膜５の上面上、溝部６の内面上およびビアホール２の内面上に、バリアメタル層７を形成する。このバリアメタル層７を形成する際には、約１５ｎｍの厚みを有するＴａＮ層と、約１５ｎｍの厚みを有するＴａ層とを順次形成する。この後、スパッタリング法を用いて、バリアメタル層７上に、Ｃｕからなるめっき用のシード層（図示せず）を形成する。そして、電気めっき法を用いて、図示しないシード層上に、Ｃｕを析出させる。これにより、シード層上に、溝部６およびビアホール４を埋め込むように、Ｃｕからなる配線層８が形成される。
【００２６】
最後に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて、配線層８の上面側からバリアメタル層７および配線層８の上面が多孔質シリカ膜５の上面と一致するまで、配線層８およびバリアメタル層７を研磨することによって、図１に示したような、第１実施形態による半導体装置が形成される。
【００２７】
第１実施形態では、上記のように、多孔質シリカ膜５の下層にＳｉＣＮ膜からなる紫外光透過抑制膜３を設けることにより、多孔質シリカ膜５の機械的強度を向上させるために多孔質シリカ膜５に紫外光による硬化処理を施すときに、紫外光透過抑制膜３により紫外光透過抑制膜３の下層に紫外光が透過するのを抑制することができるので、多孔質シリカ膜５の下層に位置するＳｉＯＣ膜２が劣化するのを抑制することができる。その結果、多孔質シリカ膜５の下層のＳｉＯＣ膜２が劣化するのを抑制しながら、多孔質シリカ膜５の機械的強度を向上させることができる。
【００２８】
また、第１実施形態では、上記のように、紫外光透過抑制膜３として、紫外光の透過を抑制する機能に加えて、ガスの透過を抑制する機能を有するＳｉＣＮ膜からなる紫外光透過抑制膜３を用いることによって、多孔質シリカ膜５の下層にあるＳｉＯＣ膜２において紫外光によって分解された−ＣＨ３基などの疎水基がＳｉＯＣ膜２からガスとして脱離するのをＳｉＣＮ膜からなる紫外光透過抑制膜３により抑制することができると考えられる。これにより、ＳｉＯＣ膜２の吸湿性が増加するのを抑制することができるので、ＳｉＯＣ膜２の誘電率が増加するのを抑制することができる。なお、この点は後述する本願発明者による実験により確認済みである。
【００２９】
（第２実施形態）
図７は、本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の構造を示した断面図である。図７を参照して、この第２実施形態では、上記第１実施形態と異なり、ビアホール２４および溝部２６にそれぞれ別個に配線層２８および３０が形成された半導体装置について説明する。
【００３０】
この第２実施形態による半導体装置では、図７に示すように、シリコン基板２１上に、約１３０ｎｍの厚みを有するＳｉＯＣ膜２２が形成されている。なお、シリコン基板２１は、本発明の「半導体基板」の一例であり、ＳｉＯＣ膜２２は、本発明の「有機膜」の一例である。ＳｉＯＣ膜２２上には、約３０ｎｍの厚みを有するＳｉＣＮ膜からなる紫外光透過抑制膜２３が形成されている。このＳｉＣＮ膜からなる紫外光透過抑制膜２３は、上記第１実施形態と同様、紫外光およびガスを透過しにくいという特性を有する。また、ＳｉＯＣ膜２２には、シリコン基板２１の上面に達する深さを有するとともに、平面的に見て円形状のビアホール２４が形成されている。なお、ビアホール２４は、本発明の「開口部」の一例である。
【００３１】
また、第２実施形態では、紫外光透過抑制膜２３上に、約１３０ｎｍの厚みを有する多孔質シリカ膜２５が形成されている。また、多孔質シリカ膜２５には、ＳｉＯＣ膜２２の上面の一部を底部とする溝部２６が形成されている。また、溝部２６は、平面的に見て、ビアホール２４の直径よりも大きい幅を有する。なお、溝部２６は、本発明の「開口部」の一例である。
【００３２】
また、ビアホール２４の内表面に沿うように、約１５ｎｍの厚みを有する下層のＴａＮ層と、約１５ｎｍの厚みを有する上層のＴａとの積層構造からなるバリアメタル層２７が形成されている。また、ビアホール２４の内側の領域において、バリアメタル層２７の内面上には、ビアホール２４を埋め込むように、Ｃｕからなる配線層２８が形成されている。
【００３３】
また、溝部２６の内側面上と、溝部２６の底面を構成するＳｉＯＣ膜２２の上面、バリアメタル層２７の上面および配線層２８の上面上には、バリアメタル層２９が形成されている。このバリアメタル層２９は、約１５ｎｍの厚みを有する下層のＴａＮ層と、約１５ｎｍの厚みを有する上層のＴａとの積層構造からなる。また、溝部２６の内側の領域において、バリアメタル層２９の内面上には、溝部２６を埋め込むように、Ｃｕからなる配線層３０が形成されている。
【００３４】
図８〜図１５は、それぞれ、本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。次に、図７〜図１５を参照して、第２実施形態による半導体装置の製造プロセスについて説明する。
【００３５】
まず、図８に示すように、プラズマＣＶＤ法を用いて、シリコン基板２１上に、約１３０ｎｍの厚みを有するＳｉＯＣ膜２２を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、ＤＭＤＭＯＳガスおよびＨｅガスを用いるとともに、ＤＭＤＭＯＳガスおよびＨｅガスの流量を、それぞれ、約２００ｓｃｃｍおよび約１２０ｓｃｃｍに設定する。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、約５６０Ｐａ、約３５０℃、約１０００Ｗ、約２７．１２ＭＨｚおよび約２０ｍｍに設定する。
【００３６】
次に、図８に示すように、ＳｉＯＣ膜２２上の所定の領域に、レジスト膜３１を形成する。そして、図９に示すように、レジスト膜３１をマスクとして、ＲＩＥ法を用いて、シリコン基板２１の上面の一部が露出するまで、ＳｉＯＣ膜２２をエッチングする。このエッチングの際の条件としては、反応ガスとして、ＣＦ４ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約１Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約８００Ｗに設定する。また、ウェハバイアス（シリコン基板２１に対するバイアス電力）を、約８００ｋＨｚで約２００Ｗに設定するとともに、シリコン基板２１の温度を、約５０℃に設定する。このようなエッチングにより、シリコン基板２１の上面を底部とするビアホール２４が形成される。その後、アッシングによりレジスト３１を除去する。このアッシングの際の条件としては、反応ガスとして、ＮＨ３ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約２Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約１４００Ｗに設定する。また、ウェハバイアスを、約８００ｋＨｚで約２００Ｗに設定すし、シリコン基板２１の温度を、約５０℃に設定する。
【００３７】
次に、図１０に示すように、スパッタリング法を用いて、ビアホール２４の内表面上およびＳｉＯＣ膜２２の上面上に、バリアメタル層２７を形成する。このバリアメタル層２７を形成する際には、約１５ｎｍの厚みを有するＴａＮ層と、約１５ｎｍの厚みを有するＴａ層とを順次形成する。この後、スパッタリング法を用いて、バリアメタル層２７上に、Ｃｕからなるめっき用のシード層（図示せず）を形成する。
【００３８】
次に、電気めっき法を用いて、図示しないシード層上に、Ｃｕを析出させる。これにより、シード層上に、ビアホール２４を埋め込むように、Ｃｕからなる配線層２８が形成される。この後、図１１に示すように、ＣＭＰ法を用いて、配線層２８の上面側からバリアメタル層２７および配線層２８の上面がＳｉＯＣ膜２２の上面と一致するまで、配線層２８およびバリアメタル層２７を研磨する。
【００３９】
次に、図１２に示すように、プラズマＣＶＤ法を用いて、ＳｉＯＣ膜２２、バリアメタル層２７および配線層２８上に、約３０ｎｍの厚みを有するＳｉＣＮ膜からなる紫外光透過抑制膜２３を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、４ＭＳガス、ＮＨ３ガスおよびＨｅガスを用いるとともに、４ＭＳ、ＮＨ３ガスおよびＨｅガスの流量を、それぞれ、約０．３８ｓｌｐｍ、約０．３８ｓｌｐｍおよび約５．２５ｓｌｐｍ設定する。また、チャンバ圧力および基板温度を、それぞれ、約６６５Ｐａおよび約３８０℃に設定するとともに、基板を設置しない電極への投入電力（電源周波数）、基板を設置する電極への投入電力（電源周波数）、および電極間距離を、それぞれ、約８５０Ｗ（約２７．１２ＭＨｚ）、約１２５Ｗ（約４００ｋＨｚ）および約２２．７７５ｍｍに設定する。
【００４０】
次に、スピンコート法を用いて、紫外光透過抑制膜２３上に、多孔質シリカ膜２５の前駆体液を塗布する。この前駆体液は、テトラエトキシシラン（ＴＥＯＳ）、水、酸およびアルコール類からなる。この後、ホットプレートを用いて、紫外光透過抑制膜２３上の前駆体液をベーキング処理した後、窒素雰囲気下およびＴＭＣＴＳ雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このようにして、紫外光透過抑制膜２３上に、約１３０ｎｍの厚みを有する多孔質シリカ膜２５を形成する。そして、多孔質シリカ膜２５に圧力１０Ｐａ、基板温度３５０℃の雰囲気下で波長１７２ｎｍの紫外光を１４ｍＷ／ｃｍ２の強度で１０分間照射することにより硬化処理を行う。さらに、再度ＴＭＣＴＳ雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このＴＭＣＴＳによる焼成処理は、多孔質シリカ膜２５の表面を疎水基で覆うことによって、Ｈ２Ｏ（水）が多孔質シリカ膜２５の表面に付着することを抑制するために行う。これにより、多孔質シリカ膜２５の表面にＨ２Ｏ（水）が付着することに起因して多孔質シリカ膜２５の誘電率が増加するのを抑制することが可能になる。
【００４１】
次に、図１３に示すように、多孔質シリカ膜２５上の所定の領域に、レジスト膜３２を形成する。そして、図１４に示すように、レジスト膜３２をマスクとして、ＲＩＥ法を用いて、ＳｉＣＮ膜２２の上面の一部、バリアメタル層２７および配線層２８の上面が露出するまで、多孔質シリカ膜２５およびＳｉＣＮ膜からなる紫外光透過抑制膜２３をエッチングする。このエッチングの際の条件としては、反応ガスとして、ＣＦ４ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約１Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約８００Ｗに設定する。また、ウェハバイアス（シリコン基板２１に対するバイアス電力）を、約８００ｋＨｚで約２００Ｗに設定するとともに、シリコン基板２１の温度を、約５０℃に設定する。このようなエッチングにより、ＳｉＯＣ膜２２の上面の一部、バリアメタル層２７および配線層２８の上面を底部とする溝部２６が形成される。その後、アッシングによりレジスト膜３２を除去する。このアッシングの際の条件としては、反応ガスとして、ＮＨ３ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約２Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約１４００Ｗに設定する。また、ウェハバイアスを、約８００ｋＨｚで約２００Ｗに設定すし、シリコン基板２１の温度を、約５０℃に設定する。
【００４２】
次に、図１５に示すように、スパッタリング法を用いて、溝部２６の内表面上、および、多孔質シリカ膜２５の上面上に、バリアメタル層２９を形成する。このバリアメタル層２９を形成する際には、約１５ｎｍの厚みを有するＴａＮ層と、約１５ｎｍの厚みを有するＴａ層とを順次形成する。この後、スパッタリング法を用いて、バリアメタル層２９上に、Ｃｕからなるめっき用のシード層（図示せず）を形成する。そして、電気めっき法を用いて、図示しないシード層上に、Ｃｕを析出させる。これにより、シード層上に、溝部２６を埋め込むように、Ｃｕからなる配線層３０が形成される。この後、ＣＭＰ法を用いて、配線層３０の上面側からバリアメタル層２９および配線層３０の上面が多孔質シリカ膜２５の上面と一致するまで、配線層３０およびバリアメタル層２９を研磨することによって、図７に示したような、第２実施形態による半導体装置が形成される。
【００４３】
第２実施形態では、上記のように、紫外光透過抑制膜２３の下層に配線層２８が形成されている構造において、多孔質シリカ膜２５に紫外光による硬化処理を施すときに、紫外光透過抑制膜２３により、配線層２８への紫外光の透過を抑制することができる。これにより、紫外光が配線層２８側へ透過することによって空気と反応することに起因して、配線層２８の酸化が促進されるのを抑制することができる。
【００４４】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００４５】
（第３実施形態）
図１６は、本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の構造を示した断面図である。図１６を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、ＳｉＣＮ膜からなる紫外光透過抑制膜４４の下に位置する有機膜として多孔質シリカ膜４２を用いるとともに、有機膜としての多孔質シリカ膜４２とＳｉＣＮ膜からなる紫外光透過抑制膜４４との間にキャップ膜としてのＳｉＯＣ膜４３を設ける例について説明する。
【００４６】
第３実施形態による半導体装置では、図１６に示すように、シリコン基板４１上に、約１３０ｎｍの厚みを有する有機膜としての多孔質シリカ膜４２が形成されている。なお、シリコン基板４１は、本発明の「半導体基板」の一例である。また、多孔質シリカ膜４２上に、約３０ｎｍの厚みを有するキャップ膜としてのＳｉＯＣ膜４３が形成されている。なお、多孔質シリカ膜４２およびＳｉＯＣ膜４３は、本発明の「有機膜」の一例である。このキャップ膜としてのＳｉＯＣ膜４３は、アッシングによってレジスト膜５１を除去するときに、下層にある多孔質シリカ膜４２にダメージが入るのを防ぐ機能を有する。また、ＳｉＯＣ膜４３上には、約３０ｎｍの厚みを有するＳｉＣＮ膜からなる紫外光透過抑制膜４４が形成されている。このＳｉＣＮ膜からなる紫外光透過抑制膜４４は、上記第１実施形態と同様、紫外光およびガスを透過しにくいという特性を有する。また、多孔質シリカ膜４２およびＳｉＯＣ膜４３には、シリコン基板４１の上面に達する深さを有するとともに、平面的に見て円形状のビアホール４５が形成されている。なお、ビアホール４５は、本発明の「開口部」の一例である。
【００４７】
また、第３実施形態では、紫外光透過抑制膜４４上に、約１３０ｎｍの厚みを有する多孔質シリカ膜４６が形成されている。また、多孔質シリカ膜４６および紫外光透過抑制膜４４には、ＳｉＯＣ膜４３の上面の一部を底部とする溝部４７が形成されている。また、溝部４７は、平面的に見て、ビアホール４５の直径よりも大きい幅を有する。なお、溝部４７は、本発明の「開口部」の一例である。
【００４８】
また、ビアホール４５および溝部４７の内側の領域において、シリコン基板４１のビアホール４５に対応する上面には、ビアホール４５および溝部４７の形状を反映した形状を有するバリアメタル層４８が形成されている。このバリアメタル層４８は、約１５ｎｍの厚みを有する下層のＴａＮ層と、約１５ｎｍの厚みを有する上層のＴａとの積層構造からなる。また、ビアホール４５および溝部４７の内側の領域において、バリアメタル層４８の内面上には、ビアホール４５および溝部４７を埋め込むように、Ｃｕからなる配線層４９が形成されている。
【００４９】
図１７〜図２１は、それぞれ、本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。次に、図１６〜図２１を参照して、第３実施形態による半導体装置の製造プロセスについて説明する。
【００５０】
まず、図１７に示すように、スピンコート法を用いて、シリコン基板４１上に、多孔質シリカ膜４２の前駆体液を塗布する。この前駆体液は、テトラエトキシシラン（ＴＥＯＳ）、水、酸およびアルコール類からなる。この後、ホットプレートを用いて、シリコン基板４１上の前駆体液をベーキング処理した後、窒素雰囲気下およびＴＭＣＴＳ雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このようにして、シリコン基板４１上に、約１３０ｎｍの厚みを有する多孔質シリカ膜４２を形成する。このＴＭＣＴＳによる焼成処理は、多孔質シリカ膜５の表面を疎水基で覆うことによって、Ｈ２Ｏ（水）が多孔質シリカ膜４２の表面に付着することを抑制するために行う。これにより、多孔質シリカ膜４２の表面にＨ２Ｏ（水）が付着することに起因して多孔質シリカ膜４２の誘電率が増加するのを抑制することが可能になる。
【００５１】
次に、プラズマＣＶＤ法を用いて、多孔質シリカ膜４２上に、約３０ｎｍの厚みを有するＳｉＯＣ膜４３を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、ＤＭＤＭＯＳガスおよびＨｅガスを用いるとともに、ＤＭＤＭＯＳガスおよびＨｅガスの流量を、それぞれ、約２００ｓｃｃｍおよび約１２０ｓｃｃｍに設定する。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、約５６０Ｐａ、約３５０℃、約１０００Ｗ、約２７．１２ＭＨｚおよび約２０ｍｍに設定する。
【００５２】
次に、プラズマＣＶＤ法を用いて、ＳｉＯＣ膜４３上に、約３０ｎｍの厚みを有するＳｉＣＮ膜からなる紫外光透過抑制膜４４を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、４ＭＳガスおよびＮＨ３ガスおよびＨｅガスを用いるとともに、４ＭＳ、ＮＨ３ガスおよびＨｅガスの流量を、それぞれ、約０．３８ｓｌｐｍ、約０．３８ｓｌｐｍおよび約５．２５ｓｌｐｍ設定する。また、チャンバ圧力および基板温度を、それぞれ、約６６５Ｐａおよび約３８０℃に設定するとともに、基板を設置しない電極への投入電力（電源周波数）、基板を設置する電極への投入電力（電源周波数）、および電極間距離を、それぞれ、約８５０Ｗ（約２７．１２ＭＨｚ）、約１２５Ｗ（約４００ｋＨｚ）および約２２．７７５ｍｍに設定する。
【００５３】
次に、スピンコート法を用いて、ＳｉＣＮ膜からなる紫外光透過抑制膜４４上に、多孔質シリカ膜４６の前駆体液を塗布する。この前駆体液は、テトラエトキシシラン（ＴＥＯＳ）、水、酸およびアルコール類からなる。この後、ホットプレートを用いて、紫外光透過抑制膜４４上の前駆体液をベーキング処理した後、窒素雰囲気下およびＴＭＣＴＳ雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このようにして、紫外光透過抑制膜４４上に、約１３０ｎｍの厚みを有する多孔質シリカ膜４６を形成する。そして、多孔質シリカ膜４６に圧力１０Ｐａ、基板温度３５０℃の雰囲気下で波長１７２ｎｍの紫外光を１４ｍＷ／ｃｍ２の強度で１０分間照射することにより硬化処理を行う。さらに、再度ＴＭＣＴＳ雰囲気下において、約３５０℃の温度条件下で焼成処理を行う。このＴＭＣＴＳによる焼成処理は、多孔質シリカ膜４６の表面を疎水基で覆うことによって、Ｈ２Ｏ（水）が多孔質シリカ膜４６の表面に付着することを抑制するために行う。これにより、多孔質シリカ膜４６の表面にＨ２Ｏ（水）が付着することに起因して多孔質シリカ膜４６の誘電率が増加するのを抑制することが可能になる。
【００５４】
次に、図１７に示すように、多孔質シリカ膜４６上の所定の領域に、レジスト膜５０を形成する。そして、図１８に示すように、レジスト膜５０をマスクとして、ＲＩＥ法を用いて、シリコン基板４１の上面の一部が露出するまで、多孔質シリカ膜４６、ＳｉＣＮ膜からなる紫外光透過抑制膜４４、ＳｉＯＣ膜４３および多孔質シリカ膜４２をエッチングする。このエッチングの際の条件としては、反応ガスとして、ＣＦ４ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約１Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約８００Ｗに設定する。また、ウェハバイアス（シリコン基板４１に対するバイアス電力）を、約８００ｋＨｚで約２００Ｗに設定するとともに、シリコン基板４１の温度を、約５０℃に設定する。このようなエッチングにより、シリコン基板４１の上面を底部とするビアホール４５が形成される。その後、アッシングによりレジスト膜５０を除去する。このアッシングの際の条件としては、反応ガスとして、ＮＨ３ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約２Ｐａに設定し、プラズマ電力を、約４５０ＭＨｚで約１４００Ｗに設定する。また、ウェハバイアスを、約８００ｋＨｚで約２００Ｗに設定すし、シリコン基板４１の温度を、約５０℃に設定する。
【００５５】
次に、図１９に示すように、多孔質シリカ膜４６上の所定の領域に、レジスト膜５１を形成する。その後、図２０に示すように、レジスト膜５１をマスクとして、ＲＩＥ法を用いて、多孔質シリカ膜４６およびＳｉＣＮ膜からなる紫外光透過抑制膜４４をエッチングした後、レジスト膜５１をアッシングにより除去することにより多孔質シリカ膜４６内に溝部４７を形成する。この場合のエッチング条件およびアッシング条件は、上記したビアホール４５の形成時のエッチング条件およびアッシング条件と同じである。
【００５６】
次に、図２１に示すように、スパッタリング法を用いて、多孔質シリカ膜４６の上面上、溝部４７の内表面上およびビアホール４５の内表面上に、バリアメタル層４８を形成する。このバリアメタル層４８を形成する際には、約１５ｎｍの厚みを有するＴａＮ層と、約１５ｎｍの厚みを有するＴａ層とを順次形成する。この後、スパッタリング法を用いて、バリアメタル層４８上に、Ｃｕからなるめっき用のシード層（図示せず）を形成する。そして、電気めっき法を用いて、図示しないシード層上に、Ｃｕを析出させる。これにより、シード層の表面上に、溝部４７およびビアホール４５を埋め込むように、Ｃｕからなる配線層４９が形成される。
【００５７】
最後に、ＣＭＰ法を用いて、配線層４９の上面側からバリアメタル層４８および配線層４９の上面が多孔質シリカ膜４６の上面と一致するまで、配線層４９およびバリアメタル層４８を研磨することによって、図１６に示したような、第３実施形態による半導体装置が形成される。
【００５８】
第３実施形態では、上記のように、多孔質シリカ膜４６の下層にＳｉＣＮ膜からなる紫外光透過抑制膜４４を設けることによって、多孔質シリカ膜４６の機械的強度を向上させるために多孔質シリカ膜４６に紫外光による硬化処理を施すときに、紫外光透過抑制膜４４により紫外光透過抑制膜４４の下層に紫外光が透過するのを抑制することができるので、多孔質シリカ膜４６の下層に位置するキャップ膜としてのＳｉＯＣ膜４３が劣化するのを抑制することができる。その結果、多孔質シリカ膜４６の下層の膜が劣化するのを抑制しながら、多孔質シリカ膜４６の機械的強度を向上することができる。
【００５９】
また、第３実施形態では、上記のように、ＳｉＣＮ膜からなる紫外光透過抑制膜４４の下層にキャップ膜としてのＳｉＯＣ膜４３を設けることによって、キャップ膜としてのＳｉＯＣ膜４３が、アッシングによってレジスト膜５１を除去するときに発生する活性種（イオンやラジカルなど）が多孔質シリカ膜４２に侵入することを抑制するために、ＳｉＯＣ膜４３の下層にある多孔質シリカ膜４２にダメージが入るのを防ぐことができる。
【００６０】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００６１】
（実験１）
次に、図２２〜図２５を参照して、上記した第１〜第３実施形態のＳｉＣＮ膜からなる紫外光過抑制膜の効果を確認するために行った実験１について説明する。この実験１では、シリコン基板上にＳｉＯＣ膜およびＳｉＣＮ膜の少なくとも一方をプラズマＣＶＤ法を用いて形成したサンプルを用いた。このサンプル形成時のＳｉＯＣ膜の形成条件としては、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いた。また、反応ガスとして、ＤＭＤＭＯＳガスおよびＨｅガスを用いるとともに、ＤＭＤＭＯＳガスおよびＨｅガスの流量を、それぞれ、約２００ｓｃｃｍおよび約１２０ｓｃｃｍに設定した。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、約５６０Ｐａ、約３５０℃、約１０００Ｗ、約２７．１２ＭＨｚおよび約２０ｍｍに設定した。
【００６２】
また、サンプル形成時のＳｉＣＮ膜の形成条件としては、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いた。また、反応ガスとして、４ＭＳガス、ＮＨ３ガスおよびＨｅガスを用いるとともに、４ＭＳ、ＮＨ３ガスおよびＨｅガスの流量を、それぞれ、約０．３８ｓｌｐｍ、約０．３８ｓｌｐｍおよび約５．２５ｓｌｐｍに設定した。また、チャンバ圧力および基板温度を、それぞれ、約６６５Ｐａおよび約３８０℃に設定するとともに、基板を設置しない電極への投入電力（電源周波数）、基板を設置する電極への投入電力（電源周波数）、および電極間距離を、それぞれ、約８５０Ｗ（約２７．１２ＭＨｚ）、約１２５Ｗ（約４００ｋＨｚ）および約２２．７７５ｍｍに設定した。そして、上記のように作製したサンプルに対して、圧力１０Ｐａ、基板温度３５０℃の雰囲気下で波長１７２ｎｍの紫外光を１４ｍＷ／ｃｍ２の強度で照射した。
【００６３】
図２２および図２３には、それぞれ、シリコン基板の表面上に５０ｎｍの厚みを有するＳｉＯＣ膜のみを形成し、ＳｉＯＣ膜上にＳｉＣＮ膜を形成しなかったサンプルと、シリコン基板の表面上に５０ｎｍの厚みを有するＳｉＯＣ膜および３０ｎｍの厚みを有するＳｉＣＮ膜を順次形成したサンプルとに対して、紫外光を１０分間照射した場合の照射前後におけるＦＴ−ＩＲ（フーリエ変換赤外分光光度計）によるスペクトルの測定結果が示されている。なお、ＦＴ−ＩＲとは、測定する試料に赤外線を照射し、透過または反射した赤外線と照射した赤外線とから波長による吸収率（赤外吸収強度）を測定する装置である。なお、図２２および図２３に示した各スペクトルは、ＳｉＣＮ膜およびシリコン基板による吸収を除去しており、ＳｉＯＣ膜のみのスペクトルとなっている。ＳｉＯＣ膜上にＳｉＣＮ膜を形成しなかったサンプルでは、図２２に示すように、紫外光の照射によって波数２９６０（ｃｍ−１）付近に現れる−ＣＨ３基による吸収が減少していることが分かる。つまり、ＳｉＯＣ膜上にＳｉＣＮ膜を形成しなかったサンプルでは、紫外光の影響によってＳｉＯＣ膜から−ＣＨ３基が脱離して減少していることが分かる。また、ＳｉＯＣ膜上に３０ｎｍの厚みを有するＳｉＣＮ膜を形成したサンプルにおいても、図２３に示すように、紫外光の照射によって波数２９６０（ｃｍ−１）付近に現れる−ＣＨ３基が減少していることが分かる。その一方、ＳｉＯＣ膜上に３０ｎｍの厚みを有するＳｉＣＮ膜を形成したサンプル（図２３参照）では、ＳｉＣＮ膜を形成しなかったサンプル（図２２参照）に比べて−ＣＨ３基の減少の割合が小さいことが判明した。これにより、ＳｉＣＮ膜によって、紫外光の影響による−ＣＨ３基の脱離を抑制することができることを確認することができた。なお、−ＣＨ３基は、疎水基であるため、有機膜の膜中に水分が取り込まれるのを抑制することができ、その結果、有機膜の誘電率が増加するのを抑制する機能を有する。
【００６４】
また、図２４には、シリコン基板の表面上にＳｉＯＣ膜を形成せずに、ＳｉＣＮ膜を３０ｎｍ形成したサンプルに対して、紫外光を１０分間照射した場合の照射前後におけるＦＴ−ＩＲによるスペクトルの測定結果が示されている。シリコン基板上にＳｉＯＣ膜を形成せずにＳｉＣＮ膜のみ形成したサンプルでは、図２４に示すように、波数２１８０（ｃｍ−１）付近のＳｉ−Ｈ基が若干減少しているが、その他の領域で大きな変化はなく、特に、波数２９６０（ｃｍ−１）付近の−ＣＨ３基では、紫外光の照射の前後でほとんど変化していないことが判明した。このことから、紫外光の照射は、紫外光透過抑制膜として機能するＳｉＣＮ膜の中の−ＣＨ３基には大きな影響を及ぼさないと考えられるので、紫外光の照射によるＳｉＣＮ膜（紫外光透過抑制膜）の劣化などの影響は、小さいと考えられる。
【００６５】
また、図２５には、シリコン基板の表面上にＳｉＯＣ膜を５０ｎｍの厚みで形成した後、ＳｉＣＮ膜を０ｎｍ、約１０ｎｍ、約２２ｎｍおよび約３０ｎｍの４種類の厚みで形成したサンプルに対して、紫外光を１０分間照射した場合の照射前後のＦＴ−ＩＲによる測定結果が示されている。この図２５では、横軸には、ＳｉＣＮ膜の厚みがとられ、縦軸には、紫外光の照射前の赤外吸収強度に対する紫外光の照射後の−ＣＨｘの赤外吸収強度の比がとられている。ここで、−ＣＨｘ基の赤外吸収強度は、波数２７５０〜３０５０（ｃｍ−１）の赤外吸収強度を積算して出した値である。この図２５から、ＳｉＣＮ膜の厚みが大きいほど、紫外光照射前に対する紫外光照射後の−ＣＨｘ基の強度比が大きいことが分かる。このことは、ＳｉＣＮ膜の厚みが大きいほど、紫外光の照射による−ＣＨｘ基の脱離が少ないことを意味している。この結果から、ＳｉＣＮ膜の厚みが大きいほど、紫外光の透過を抑制することができることが判明した。
【００６６】
（実験２）
次に、図２６および図２７を参照して、上記したＳｉＯＣ膜およびＳｉＣＮ膜に対する紫外光の透過率を確認するために行った実験について説明する。この実験２では、石英基板上にプラズマＣＶＤ法によりＳｉＯＣ膜を０ｎｍ、約３４ｎｍ、および約１０２ｎｍの３種類の厚みで形成したサンプルと、石英基板上にプラズマＣＶＤ法によりＳｉＣＮ膜を０ｎｍ、約３６ｎｍ、および約１０６ｎｍの３種類の厚みで形成したサンプルとを用いた。この実験２のサンプルにおけるＳｉＯＣ膜およびＳｉＣＮ膜の形成条件は、上記した実験１と同じである。
【００６７】
図２６には、石英基板上にＳｉＯＣ膜が形成されたサンプルと、石英基板上にＳｉＣＮ膜が形成されたサンプルに紫外光を照射したときの、それぞれの膜の厚みに対する紫外光の透過率が示されている。厚みが約１０２ｎｍのＳｉＯＣ膜の透過率が約８４％であるのに対して、厚みが約１０６ｎｍのＳｉＣＮ膜の透過率は、約４％であることが判明した。これにより、ＳｉＣＮ膜は、同じ程度の膜の厚みのＳｉＯＣ膜に比べて紫外光の透過をより抑制することができることを確認することができた。また、図２６のＳｉＣＮ膜のグラフから見られるように、ＳｉＣＮ膜の厚みが約３０ｎｍのときの透過率は、約６０％である。したがって、紫外光の透過を有効に抑制するためには、ＳｉＣＮ膜の厚みを３０ｎｍ以上にするのが好ましいと考えられる。また、ＳｉＣＮ膜の厚みが大きくなるにしたがって誘電率が増加することを考慮すると、紫外光透過抑制膜としてのＳｉＣＮ膜の厚みは約５０ｎｍ以下にするのが好ましいと考えられる。
【００６８】
図２７には、ＳｉＯＣ膜に照射される紫外光照射量とＳｉＯＣ膜の−ＣＨ３基の変化割合との関係が示されている。ＳｉＯＣ膜に照射する紫外光照射量は、ＳｉＣＮ膜の厚みが０ｎｍのときの透過率と紫外光の照射時間（１０分間）との積を１００として、ＳｉＣＮ膜の厚みと紫外光照射時間との積を規格化することによって算出している。また、ＳｉＯＣ膜の−ＣＨ３基の赤外吸収強度についても紫外光の照射がないときの値を１として規格化している。図２７には、ＳｉＣＮ膜が、０ｎｍ、約１０ｎｍ、約２２ｎｍおよび約３０ｎｍの４種類の厚みを有する場合の実験結果がそれぞれ示されている。図２７中における実線は、それぞれのＳｉＣＮ膜の厚みに対する実験結果を直線で近似したものである。図２７から、紫外光照射量（横軸）が同じであっても、ＳｉＣＮ膜の厚みが大きいほど、ＳｉＯＣ膜の−ＣＨ３基の規格化赤外吸収強度（縦軸）が大きいことがわかる。つまり、ＳｉＯＣ膜に対する紫外光照射量が同じであっても、ＳｉＣＮ膜の厚みが大きいほど、−ＣＨ３基が多くＳｉＯＣ膜の中に残っていたことが判明した。ＳｉＣＮ膜の紫外光透過抑制機能のみに着目すると、ＳｉＯＣ膜への紫外光照射量が同じであれば、ＳｉＣＮ膜の厚みにかかわらず−ＣＨ３基の脱離の程度も同じであることが予想されるが、この実験では、ＳｉＣＮ膜の厚みが大きいほど、−ＣＨ３基の脱離の程度が小さい結果となった。このことから、ＳｉＣＮ膜は、紫外光の透過を抑制する機能に加えて、ＳｉＯＣ膜から紫外光の影響で脱離した−ＣＨ３基がＳｉＯＣ膜からガスとして拡散するのを抑制する機能も有するとともに、そのガス拡散抑制効果は、ＳｉＣＮ膜の厚みが大きいほど大きくなると考えられる。
【００６９】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７０】
たとえば、上記実施形態では、紫外光透過抑制膜としてＳｉＣＮ膜を用いたが、本発明はこれに限らず、紫外光を透過しにくい材料からなる膜であれば、ＳｉＣＮ膜以外の膜を紫外光透過抑制膜として用いてもよい。たとえば、ＳｉＣ膜やＳｉＮ膜が考えられる。
【００７１】
また、上記実施形態では、配線層としてＣｕを用いたが、本発明はこれに限らず、Ｃｕ以外の金属からなる配線層を用いてもよい。
【００７２】
また、上記実施形態では、有機膜としてＳｉＯＣ膜を用いたが、本発明はこれに限らず、ＳｉＯＣ膜以外の有機膜を用いてもよい。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の構造を示した断面図である。
【図２】本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図３】本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図４】本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図６】本発明の第１実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図７】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の構造を示した断面図である。
【図８】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図９】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１０】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１１】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１２】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１３】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１４】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１５】本発明の第２実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１６】本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の構造を示した断面図である。
【図１７】本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１８】本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図１９】本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図２０】本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図２１】本発明の第３実施形態による多孔質シリカ膜を備えた半導体装置の製造プロセスを説明するための断面図である。
【図２２】ＳｉＣＮ膜がＳｉＯＣ膜の表面上に形成されない場合のＳｉＯＣ膜のＦＴ−ＩＲの測定結果を示したグラフである。
【図２３】ＳｉＣＮ膜がＳｉＯＣ膜の表面上に形成された場合のＳｉＯＣ膜のＦＴ−ＩＲの測定結果を示したグラフである。
【図２４】紫外光を照射する前後のＳｉＣＮ膜のＦＴ−ＩＲの測定結果を示したグラフである。
【図２５】４種類のＳｉＣＮ膜の厚みに対する、紫外光の照射の前後のＳｉＯＣ膜の−ＣＨｘ基の赤外吸収強度を示したグラフである。
【図２６】ＳｉＯＣ膜およびＳｉＣＮ膜に紫外光を照射したときのそれぞれの膜の厚みに対する紫外光の透過率を示すグラフである。
【図２７】ＳｉＯＣ膜における紫外光照射量と−ＣＨ３基の赤外吸収強度との関係を示したグラフである。
【符号の説明】
【００７４】
１、２１、４１  シリコン基板（半導体基板）
２、２２、４３  ＳｉＯＣ膜（有機膜）
３、２３、４４  紫外光透過抑制膜
４、２４、４５  ビアホール（開口部）
５、２５、４２、４６  多孔質シリカ膜
６、２６、４７  溝部（開口部）
８、２８、３０、４９  配線層
【図１】
2008021800.tif 000003
【図２】
2008021800.tif 000004
【図３】
2008021800.tif 000005
【図４】
2008021800.tif 000006
【図５】
2008021800.tif 000007
【図６】
2008021800.tif 000008
【図７】
2008021800.tif 000009
【図８】
2008021800.tif 000010
【図９】
2008021800.tif 000011
【図１０】
2008021800.tif 000012
【図１１】
2008021800.tif 000013
【図１２】
2008021800.tif 000014
【図１３】
2008021800.tif 000015
【図１４】
2008021800.tif 000016
【図１５】
2008021800.tif 000017
【図１６】
2008021800.tif 000018
【図１７】
2008021800.tif 000019
【図１８】
2008021800.tif 000020
【図１９】
2008021800.tif 000021
【図２０】
2008021800.tif 000022
【図２１】
2008021800.tif 000023
【図２２】
2008021800.tif 000024
【図２３】
2008021800.tif 000025
【図２４】
2008021800.tif 000026
【図２５】
2008021800.tif 000027
【図２６】
2008021800.tif 000028
【図２７】
2008021800.tif 000029