(57)【要約】【課題】本発明は、一線インタフェイスを用いて、その出力状態制御を行うことが可能な制御装置を提供することを目的とする。【解決手段】本発明に係る制御装置は、制御信号ａが入力される外部端子１２と；制御信号ａの所定エッジが入力される毎に出力状態を変更する出力設定手段（１、６、７）と；クロック信号ｉを生成する発振器９と；クロック信号ｉのパルス数をカウントし、制御信号ａが所定期間にわたって所定論理に維持されているか否かを検出する期間検出部２と；期間検出部２の出力に基づき、制御信号ａが所定期間にわたって所定論理に維持されたときに、前記出力設定手段で指定されていた出力状態を初期化する初期化手段（オン／オフ制御部３）と；制御信号ａが所定論理であるときにのみ発振器９の駆動を許可し、それ以外のときには発振器９の駆動を禁止する発振制御手段（ＡＮＤ１３）と；を有して成る。【選択図】図３
2008177919.tif 000002
【特許請求の範囲】
【請求項１】
制御信号が入力される外部端子と；前記制御信号の所定エッジが入力される毎に出力状態を変更する出力設定手段と；クロック信号を生成する発振器と；前記クロック信号のパルス数をカウントすることにより、前記制御信号が所定期間にわたって所定論理に維持されているか否かを検出する期間検出部と；前記期間検出部の出力に基づき、前記制御信号が前記所定期間にわたって前記所定論理に維持されたことが検出されたときに、前記出力設定手段で指定されていた出力状態を初期化する初期化手段と；前記制御信号が前記所定論理であるときにのみ前記発振器の駆動を許可し、それ以外のときには前記発振器の駆動を禁止する発振制御手段と；を有して成ることを特徴とする制御装置。
【請求項２】
前記発振器は、前記初期化手段の出力に基づき、前記制御信号が所定期間にわたって所定論理に維持されたときに、その駆動を停止されることを特徴とする請求項１に記載の制御装置。
【請求項３】
前記期間検出部は、前記制御信号の所定エッジが入力される毎に、そのカウント値をリセットすることを特徴とする請求項１または請求項２に記載の制御装置。
【請求項４】
前記出力設定手段は、前記制御信号の所定エッジが入力される毎に、負荷に供給する駆動電流の電流値を変更することを特徴とする請求項１〜請求項３のいずれかに記載の制御装置。
【請求項５】
前記出力設定手段は、前記制御信号の所定エッジが入力された回数を計数するカウンタと、前記カウンタの計数出力に基づいた電流値の駆動電流を生成する電流源と、を有して成り、前記制御信号の所定エッジが入力される毎に、前記駆動電流の電流値を増大或いは減少させることを特徴とする請求項４に記載の制御装置。
【請求項６】
前記負荷として発光素子が接続されることを特徴とする請求項４または請求項５に記載の制御装置。
【請求項７】
発光素子に駆動電流を供給する制御装置であって、２値のイネーブル信号が入力される外部端子と；前記イネーブル信号が第２論理から第１論理に変遷する際のエッジをトリガとしてパルス数のカウントを行い、これをディジタルデータとして出力するカウンタと；前記ディジタルデータをアナログデータに変換して出力するディジタル／アナログ変換器と；前記アナログデータに基づいた電流値の駆動電流を生成し、これを前記発光素子に供給する電流源と；クロック信号を生成する発振器と；前記クロック信号のパルス数をカウントすることにより、前記イネーブル信号が所定期間にわたって第２論理に維持されているか否かを検出する期間検出部と；電源電圧が所定の電圧値に達しているか否かを検出する電圧検出部と；データ端に第２論理の論理信号が入力され、セット端に前記イネーブル信号の反転信号が入力され、リセット端に前記期間検出部の出力信号が入力され、クロック端に前記電圧検出部の出力信号が入力されるＤフリップフロップから成るオン／オフ制御部と；前記オン／オフ制御部の出力信号と前記電圧検出部の出力信号との論理積演算を行う第１論理積演算器と；第１論理積演算器の出力信号に基づいて、前記発光素子に対する駆動電流の供給可否を制御するスイッチと；前記イネーブル信号の反転信号と第１論理積演算器の出力信号との論理積演算を行う第２論理積演算器と；前記イネーブル信号の反転信号と前記オン／オフ制御部の出力信号との論理積演算を行う第３論理積演算器と；を有して成り、前記カウンタのリセット端及び前記電圧検出部のイネーブル端には、それぞれ、前記オン／オフ制御部の出力信号が入力され、前記発振器のイネーブル端には、第２論理積演算器の出力信号が入力され、前記期間検出部のリセット端には、第３論理積演算器の出力信号が入力されていることを特徴とする制御装置。
【請求項８】
光源となる発光素子と、該発光素子に駆動電流を供給する発光制御装置と、を有して成る照明装置であって、前記発光制御装置として、請求項６または請求項７に記載の制御装置を備えたことを特徴とする照明装置。
【請求項９】
液晶パネルと、該液晶パネルを照射する照明装置と、を有して成る表示装置であって、前記照明装置として、請求項８に記載の照明装置を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御信号に応じて出力状態が変化する制御装置に関するものであり、例えばＬＥＤ［Light Emitting Diode］ドライバＩＣなど、発光素子に所定の駆動電流を供給する制御装置、並びに、これを用いた照明装置及び表示装置に関するものである。
【背景技術】
【０００２】
ＬＥＤなどの発光素子に駆動電流を供給する従来の発光制御装置は、一般に、制御インタフェイスとして二線以上のインタフェイスを用い、レジスタ書込み等のコマンド送信によって、そのオン／オフ制御や発光量制御（駆動電流値制御）を行う構成とされていた。
【０００３】
なお、本願発明に関連する従来技術としては、例えば、特許文献１（一線式シリアルデータ伝送方法およびその方法を用いた伝送インタフェイス回路）を挙げることができる。
【０００４】
【特許文献１】特開２００２−３３５２３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
確かに、上記従来の発光制御装置であれば、装置外部からの各種制御信号に応じて、そのオン／オフ制御や発光量制御（駆動電流値制御）を行うことが可能である。
【０００６】
しかしながら、上記従来の発光制御装置では、そのオン／オフ制御に必要な制御信号と発光量制御（駆動電流値制御）に必要な制御信号が別個の制御インタフェイスを介して入力されていたため、制御が複雑である上、外部端子数の増加に伴う発光制御装置（延いてはこれを用いた表示装置）の大型化やコストアップが招かれていた。
【０００７】
なお、特許文献１に記載された一線式シリアルデータ伝送方法のように、一線インタフェイスを用いたシステム制御技術も種々開示・提案されてはいるが、いずれの従来技術も後述する本願発明とは、その本質的構成を異にするものであった。
【０００８】
本発明は、上記の問題点に鑑み、一線インタフェイスを用いて、その出力状態制御（例えば負荷に供給する駆動電流のオン／オフ制御と電流値制御）を行うことが可能な制御装置、並びに、これを用いた照明装置及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明に係る制御装置は、制御信号が入力される外部端子と；前記制御信号の所定エッジが入力される毎に出力状態を変更する出力設定手段と；クロック信号を生成する発振器と；前記クロック信号のパルス数をカウントすることにより、前記制御信号が所定期間にわたって所定論理に維持されているか否かを検出する期間検出部と；前記期間検出部の出力に基づき、前記制御信号が前記所定期間にわたって前記所定論理に維持されたことが検出されたときに、前記出力設定手段で指定されていた出力状態を初期化する初期化手段と；前記制御信号が前記所定論理であるときにのみ前記発振器の駆動を許可し、それ以外のときには前記発振器の駆動を禁止する発振制御手段と；を有して成る構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る制御装置において、前記発振器は、前記初期化手段の出力に基づき、前記制御信号が所定期間にわたって所定論理に維持されたときに、その駆動を停止される構成（第２の構成）にするとよい。
【００１１】
また、上記第１または第２の構成から成る制御装置において、前記期間検出部は、前記制御信号の所定エッジが入力される毎に、そのカウント値をリセットする構成（第３の構成）にするとよい。
【００１２】
また、上記第１〜第３いずれかの構成から成る制御装置において、前記出力設定手段は前記制御信号の所定エッジが入力される毎に、負荷に供給する駆動電流の電流値を変更する構成（第４の構成）にするとよい。
【００１３】
また、上記第４の構成から成る制御装置において、前記出力設定手段は、前記制御信号の所定エッジが入力された回数を計数するカウンタと、前記カウンタの計数出力に基づいた電流値の駆動電流を生成する電流源と、を有して成り、前記制御信号の所定エッジが入力される毎に、前記駆動電流の電流値を増大或いは減少させる構成（第５の構成）にするとよい。
【００１４】
また、上記第４または第５の構成から成る制御装置は、前記負荷として発光素子が接続される構成（第６の構成）にするとよい。
【００１５】
また、本発明に係る制御装置は、発光素子に駆動電流を供給する制御装置であって、２値のイネーブル信号が入力される外部端子と；前記イネーブル信号が第２論理から第１論理に変遷する際のエッジをトリガとしてパルス数のカウントを行い、これをディジタルデータとして出力するカウンタと；前記ディジタルデータをアナログデータに変換して出力するディジタル／アナログ変換器と；前記アナログデータに基づいた電流値の駆動電流を生成し、これを前記発光素子に供給する電流源と；クロック信号を生成する発振器と；前記クロック信号のパルス数をカウントすることにより、前記イネーブル信号が所定期間にわたって第２論理に維持されているか否かを検出する期間検出部と；電源電圧が所定の電圧値に達しているか否かを検出する電圧検出部と；データ端に第２論理の論理信号が入力され、セット端に前記イネーブル信号の反転信号が入力され、リセット端に前記期間検出部の出力信号が入力され、クロック端に前記電圧検出部の出力信号が入力されるＤフリップフロップから成るオン／オフ制御部と；前記オン／オフ制御部の出力信号と前記電圧検出部の出力信号との論理積演算を行う第１論理積演算器と；第１論理積演算器の出力信号に基づいて、前記発光素子に対する駆動電流の供給可否を制御するスイッチと；前記イネーブル信号の反転信号と第１論理積演算器の出力信号との論理積演算を行う第２論理積演算器と；前記イネーブル信号の反転信号と前記オン／オフ制御部の出力信号との論理積演算を行う第３論理積演算器と；を有して成り、前記カウンタのリセット端及び前記電圧検出部のイネーブル端には、それぞれ、前記オン／オフ制御部の出力信号が入力され、前記発振器のイネーブル端には、第２論理積演算器の出力信号が入力され、前記期間検出部のリセット端には、第３論理積演算器の出力信号が入力されている構成（第７の構成）とされている。
【００１６】
また、本発明に係る照明装置は、光源となる発光素子と、前記発光素子に駆動電流を供給する発光制御装置と、を有して成る表示装置であって、前記発光制御装置として、上記第６または第７の構成から成る制御装置を有する構成（第８の構成）とされている。
【００１７】
また、本発明に係る表示装置は、液晶パネルと、該液晶パネルを照射する照明装置と、を有して成る表示装置であって、前記照明装置として、上記第８の構成から成る照明装置を備えた構成（第９の構成）とされている。
【発明の効果】
【００１８】
本発明に係る制御装置であれば、一線インタフェイスを用いて、その出力状態制御（例えば負荷に供給する駆動電流のオン／オフ制御と電流値制御）を行うことができるので、制御装置（延いては、これを用いた照明装置及び表示装置）の小型化やコストダウンに貢献することが可能となる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明に係る表示装置（特に発光制御装置の周辺部分）の第１実施形態を示すブロック図である。
【００２０】
本実施形態の表示装置は、不図示の液晶パネルを背面から照射する照明装置（バックライト）として、光源となる発光ダイオード（以下、ＬＥＤと呼ぶ）と、ＬＥＤに駆動電流を供給する発光制御装置と、を有して成る。上記の発光制御装置は、カウンタ１と、ローレベル期間検出部２と、オン／オフ制御部３と、低電圧ロックアウト動作を行うための電圧検出部４（以下、ＵＶＬＯ［Under Voltage Lock Out］部４と呼ぶ）と、論理積演算器５と、ディジタル／アナログ変換器６（以下、ＤＡＣ［Digital/Analog Converter］６と呼ぶ）と、可変電流源７と、スイッチ８と、発振器９と、インバータ１０〜１１と、外部端子１２と、を有して成る半導体集積回路装置（いわゆるＬＥＤドライバＩＣ）である。
【００２１】
カウンタ１は、外部端子１２に入力されるイネーブル信号ａがハイレベル（イネーブル状態）に変遷する際の立上りエッジをトリガとしてパルス数のカウントを行い、これをディジタルデータｅとして出力する手段である。なお、カウンタ１のリセット端には、オン／オフ制御部３の出力信号ｃが入力されており、その論理がローレベルとされたときにはパルス数の初期化（ゼロ値へのリセット）を行う構成とされている。
【００２２】
ローレベル期間検出部２は、イネーブル信号ａが所定の期間（本実施形態では、５１２［μｓ］）にわたってローレベル（ディセーブル状態）に維持されていればその出力信号ｆの論理をハイレベルとし、維持されていなければその出力信号ｆの論理をローレベルとする手段である。なお、ローレベル期間検出部２のリセット端には、カウンタ１と同様、オン／オフ制御部３の出力信号ｃが入力されており、その論理がローレベルとされたときには、検出状態の初期化（ローレベルへのリセット）を行う構成とされている。
【００２３】
オン／オフ制御部３は、データ端（Ｄ）にローレベルの論理信号が入力され、セット端（Ｓ）に反転イネーブル信号ｂが入力され、リセット端（Ｒ）にローレベル期間検出部２の反転出力信号ｇが入力され、クロック端にＵＶＬＯ部４の出力信号ｄが入力されるＤフリップフロップから成り、ＵＶＬＯ部４の出力信号ｄがハイレベルに変遷する際の立上りエッジをトリガとして、その出力端（Ｑ）からデータ出力（すなわち、ローレベル出力）を行う手段である。なお、オン／オフ制御部３は、セット端（Ｓ）に入力される反転イネーブル信号ｂの論理がローレベルとされているときには、ＵＶＬＯ部４の出力信号ｄに依ることなく、その出力信号ｃをハイレベルにセットする構成とされている。また、オン／オフ制御部３は、リセット端（Ｒ）に入力されるローレベル期間検出部２の反転出力信号ｇの論理がローレベルとされたときには、ＵＶＬＯ部４の出力信号ｄに依ることなく、出力信号ｃの初期化（ローレベルへのリセット）を行う構成とされている。
【００２４】
ＵＶＬＯ部４は、発光制御装置の電源電圧が所定の電圧値に達していればその出力信号ｄの論理をハイレベルとし、達していなければその出力信号ｄの論理をローレベルとする手段である。なお、ＵＶＬＯ部４のイネーブル端には、オン／オフ制御部３の出力信号ｃが入力されており、その論理がハイレベルとされているときに電源電圧を監視する構成とされている。
【００２５】
論理積演算器５は、オン／オフ制御部３の出力信号ｃとＵＶＬＯ部４の出力信号ｄとの論理積演算を行う手段である。すなわち、論理積演算器５の出力論理は、出力信号ｃ、ｄがいずれもハイレベルである場合にのみハイレベルとなり、それ以外の場合にはローレベルとなる。
【００２６】
ＤＡＣ６は、カウンタ１から入力されるディジタルデータｅをアナログデータに変換して出力する手段である。
【００２７】
可変電流源７は、ＤＡＣ６から入力されるアナログデータに基づいた電流値の駆動電流を生成し、これをＬＥＤに供給する手段である。
【００２８】
スイッチ８は、論理積演算器５の出力信号に基づいて、ＬＥＤに対する駆動電流の供給可否を制御する手段である。本実施形態について具体的に述べると、スイッチ８は、ＬＥＤと可変電流源７とを結ぶ電流経路に直列接続されており、論理積演算器５の出力論理がハイレベルである場合にはオン状態となり、ローレベルである場合にはオフ状態となる。
【００２９】
発振器９は、所定周波数（本実施形態では１［ＭＨｚ］）のクロック信号を生成する手段である。なお、発振器９で生成されたクロック信号は、ローレベル期間検出部２に入力され、イネーブル信号ａが所定の期間にわたってローレベルに維持されているか否かの検出動作に用いられる。また、発振器９のイネーブル端には、論理積演算器５の出力信号が入力されており、その論理がハイレベルであるときに発振動作を行う構成とされている。
【００３０】
インバータ１０は、イネーブル信号ａの論理を反転させて反転イネーブル信号ｂを生成し、これをオン／オフ制御部３のセット端（Ｓ）に出力する手段である。
【００３１】
インバータ１１は、ローレベル期間検出部２の出力信号ｆを論理反転させて反転出力信号ｇを生成し、これをオン／オフ制御部３のリセット端（Ｒ）に出力する手段である。
【００３２】
外部端子１２は、装置外部から２値（ハイレベル／ローレベル）のイネーブル信号ａが入力される一線インタフェイス用の端子である。
【００３３】
上記構成から成る発光制御装置の動作について、図２を参照しながら詳細に説明する。
【００３４】
図２は、一線インタフェイスによる発光制御動作を説明するためのタイミングチャートである。なお、本図中に示す符号ａ〜ｇは、それぞれ、図１で示した装置各部の信号（或いはデータ）ａ〜ｇを示している。
【００３５】
まず、イネーブル信号ａのパルス数に基づく駆動電流の電流値制御について説明する。
【００３６】
本図に示すように、本実施形態の発光制御装置に入力されるイネーブル信号ａは、パルス駆動されるものであり、カウンタ１は、イネーブル信号ａがハイレベル遷移される度にそのカウント値ｅを１つずつ増加させていく。一方、ＤＡＣ６は、ディジタルデータとして入力されるカウント値ｅをアナログデータに変換し、可変電流源７は、これに基づく駆動電流の電流値制御を行う。
【００３７】
例えば、カウント値ｅが４ビット（０〜１５）のデジタルデータであるときに、イネーブル信号ａが８回だけパルス駆動されてハイレベルに維持された場合には、ＬＥＤの駆動電流値が８段階目に設定される。また、ＬＥＤの駆動電流値が最大値（１５段階目）に設定されている状態で、さらにイネーブル信号ａが１回だけパルス駆動された場合には、カウント値ｅがゼロ値に戻り、ＬＥＤの駆動電流値は最小値（ゼロ値）に設定される。
【００３８】
次に、イネーブル信号ａのローレベル維持に基づくリセット制御について説明する。
【００３９】
本図のｔｍ〜ｔｎに示すように、本実施形態の発光制御装置では、イネーブル信号ａが５１２［μｓ］にわたってローレベル（ディセーブル状態）に維持されると、ローレベル期間検出部２の出力信号ｆがハイレベルとされ、その反転出力信号ｇがローレベルとされる。その結果、オン／オフ制御部３の出力信号ｃは、ローレベルにリセットされるので、ＵＶＬＯ部４の動作が停止され、また、カウンタ１のパルス数並びにローレベル期間検出部２の検出状態が相次いで初期化（ゼロ値並びにローレベルにリセット）される。すなわち、本実施形態の発光制御装置では、イネーブル信号ａが５１２［μｓ］にわたってローレベルに維持されたときに初めて、ディセーブル状態への遷移が認識される。
【００４０】
上記したように、本実施形態の発光制御装置は、イネーブル信号ａのパルス数に基づいてＬＥＤに供給すべき駆動電流の電流値を制御する手段（主として、カウンタ１、ＤＡＣ６、及び、可変電流源７）と、イネーブル信号ａが所定の期間にわたってローレベルに維持されたときに装置をリセットする手段（主として、ローレベル期間検出部２、オン／オフ制御部３）と、を有して成る構成とされている。
【００４１】
このように、イネーブル信号ａのパルス数に応じたＤＡＣ６のコード設定によってＬＥＤへの駆動電流値制御を行い、また、イネーブル信号ａのローレベル期間の長さに応じて装置のオン／オフ制御を行う構成であれば、装置外部からの制御信号がイネーブル信号ａの一線のみで足りるため、外部端子を削減して、発光制御装置（延いてはこれを用いた表示装置）の小型化やコストダウンに貢献することが可能となる。
【００４２】
続いて、電源投入時の初期リセット制御について説明する。
【００４３】
装置への電源投入時には、図２中のｔ１からのハッチング部分で示すように、オン／オフ制御部３の出力信号ｃ、カウンタ１のディジタルデータｅ、ローレベル期間検出部２の出力信号ｆ及びその反転出力信号ｇが論理不定のまま、装置各部が起動し始める。
【００４４】
このような論理不定状態においては、本図に示すように、イネーブル信号ａがローレベル（ディセーブル状態）であるにも関わらず、オン／オフ制御部３の出力信号ｃが意図せずにハイレベルとなるおそれがあり、また、カウンタ１のディジタルデータｅもゼロ値ではないおそれがある。すなわち、このような論理不定状態においては、電源電圧が所定の電圧値まで上昇し、ＵＶＬＯ部４の出力信号ｄがハイレベルに立ち上がった時点で、ＬＥＤに意図しない駆動電流が供給され、ＬＥＤが誤点灯するおそれがある。
【００４５】
通常、上記の論理不定状態は、イネーブル信号ａを装置のリセット信号として用いることにより解消できるが、本実施形態の発光制御装置では、先述した通り、イネーブル信号ａがパルス駆動されるため、これを直接リセット信号として用いることはできない。
【００４６】
そこで、本実施形態の発光制御装置では、上記の論理不定状態において、電源電圧が所定の電圧値まで上昇し、ＵＶＬＯ部４の出力信号ｄがハイレベルに立ち上がると、その立上りエッジをトリガとして、オン／オフ制御部３がデータ出力（ローレベル出力）を行う構成とされている。このデータ出力動作は、正に出力信号ｃの初期化（初期リセット）に相当するため、出力信号ｃのローレベル遷移に伴って、ＵＶＬＯ部４の動作が停止され、また、カウンタ１のパルス数並びにローレベル期間検出部２の検出状態が相次いで初期化（ゼロ値及びローレベルにリセット）される。なお、このとき、オン／オフ制御部３のセット端（Ｓ）には、ハイレベルの反転イネーブル信号ｂが入力されているため、上記のデータ出力動作が阻害されることはない。
【００４７】
一方、電源電圧が充分に立ち上がった後、イネーブル信号ａのハイレベル遷移に伴ってオン／オフ制御部３の出力信号ｃがハイレベルとなり、ＵＶＬＯ部４の出力信号ｄがハイレベルとなった場合にも、オン／オフ制御部３は、上記と同様、出力信号ｄの立上りエッジをトリガとして、データ出力（ローレベル出力）を行おうとする。しかしながら、このときには、オン／オフ制御部３のセット端（Ｓ）にローレベルの反転イネーブル信号ｂが入力されており、セット状態となっているため、上記のデータ出力動作は禁止され、出力信号ｃの論理はハイレベルに維持される。
【００４８】
上記したように、本実施形態の発光制御装置は、電源電圧が所定の電圧値に達したときに、イネーブル信号ａがローレベル（ディセーブル状態）であれば、装置をリセットする手段（主として、オン／オフ検出部３、ＵＶＬＯ部４）を有して成る構成とされている。
【００４９】
このような構成とすることにより、リセット端子を要することなく、必ず装置を初期リセットすることができるので、電源投入時における誤点灯を防止することが可能となる。
【００５０】
なお、電源投入時の論理不定状態において、ＵＶＬＯ部４の出力信号ｄがハイレベルに遷移されてから、オン／オフ制御部３の出力信号ｃがローレベルにリセットされるまでには、回路動作に伴う遅延を生じるが、これは極めて短時間（数［ｎｓ］）であるため、この遅延期間中にＤＡＣ６や可変電流源７の起動が完了することはあり得ず、ＬＥＤの誤点灯を生じない。
【００５１】
また、本図では、描写を分かりやすく行うために、電源電圧がほぼ立ち上がったタイミングで上記リセット動作が行われる様子を書いているが、実際には、もっと電源電圧が低いときに（素子動作が可能となったらすぐに）上記リセット動作が行われる。
【００５２】
また、本実施形態の発光制御装置は、電源電圧の監視手段として、既存のＵＶＬＯ部４を流用した構成とされている。このように、本来的には、異常低電圧時における装置保護信号（シャットダウン制御信号）として用いられるＵＶＬＯ部４の出力信号ｄを上記の初期リセット制御用としても利用する構成であれば、回路規模を不要に増大せずに済み、発光制御装置（延いてはこれを用いた表示装置）の小型化やコストダウンに貢献することが可能となる。
【００５３】
上記で説明したように、第１実施形態の発光制御装置であれば、一線インタフェイスを用いて、その出力状態制御（具体的には、ＬＥＤに供給する駆動電流のオン／オフ制御と電流値制御）を行うことが可能となる。
【００５４】
なお、ＬＥＤの駆動電圧を生成する手段として、発光制御装置にチャージポンプを搭載する場合には、チャージポンプを駆動するためのクロック信号として、発振器９のクロック信号を流用すればよい。この場合、発振器９は、イネーブル信号ａのローレベル検出期間中だけでなく、発光制御装置のオン期間中についても、常時動作させる必要がある。
【００５５】
一方、チャージポンプを搭載しない場合、発振器９で生成されるクロック信号は、イネーブル信号ａのローレベル期間を検出する用途にのみ必要であり、発光制御装置のオン期間中に発振器９を駆動する必要はない。
【００５６】
そこで、以下では、発光制御装置の動作状態（ステート）に応じて、発振器９の動作を適切に制御する技術について、図３及び図４を参照しながら、詳細な説明を行う。
【００５７】
図３は、本発明に係る表示装置（特に発光制御装置の周辺部分）の第２実施形態を示すブロック図であり、図４は、発振制御動作を説明するためのタイミングチャートである。なお、図４中に示す符号ａ〜ｃ、及び、符号ｈ〜ｊは、それぞれ、図３で示した装置各部の信号ａ〜ｃ、及び、信号ｈ〜ｊを示している。
【００５８】
図３に示すように、本実施形態の表示装置は、先出の第１実施形態とほぼ同様の構成から成り、論理積演算器１３、１４を新たに追加した点に特徴を有している。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで、重複した説明を割愛し、以下では、本実施形態の特徴部分について、重点的な説明を行うことにする。
【００５９】
論理積演算器１３の一入力端は、インバータ１０の出力端（反転イネーブル信号ｂの印加端）に接続されている。論理積演算器１３の他入力端は、論理積演算器５の出力端に接続されている。なお、論理積演算器１３の出力信号ｈは、発振器９のイネーブル端に入力されており、発振器９は、出力信号ｈの論理がハイレベルであるときに発振動作を行う構成とされている。
【００６０】
すなわち、論理積演算器１３は、反転イネーブル信号ｂによって、発振器９の通常起動パス（論理積演算器５から発振器９に至る信号パス）をゲートすることにより、オン／オフ制御部３の出力信号ｃ（延いては論理積演算器５の出力信号）がハイレベルであって、かつ、イネーブル信号ａがローレベル（反転イネーブル信号ｂがハイレベル）であるときにのみ発振器９の駆動を許可し、それ以外のときには発振器９の駆動を禁止する発振制御手段として機能する（図４の時刻Ｔ１〜Ｔ４を参照）。
【００６１】
また、先述の第１実施形態でも述べたように、発振器９は、オン／オフ制御部３の出力信号ｃ（延いては論理積演算器５の出力信号）に基づき、イネーブル信号ａが所定期間にわたってローレベルに維持されたときに、その駆動を停止される構成とされている（図４の時刻Ｔ４〜Ｔ５を参照）。
【００６２】
このような構成とすることにより、発光制御装置のオン期間中（イネーブル信号ａがハイレベルである期間中）には、発振器９を停止させることができるので、回路の消費電流を低減し、携帯機器などにおいては、バッテリの寿命を延ばすことが可能となる。
【００６３】
論理積演算器１４の一入力端は、インバータ１０の出力端（反転イネーブル信号ｂの印加端）に接続されている。論理積演算器１４の他入力端は、オン／オフ制御部３の出力端（出力信号ｃの印加端）に接続されている。なお、論理積演算器１３の出力信号ｊは、ローレベル期間検出部２のリセット端に入力されており、ローレベル期間検出部２は、出力信号ｊの論理がローレベルとされたときに、その検出状態を初期化（ローレベルへのリセット）する構成とされている。
【００６４】
すなわち、本実施形態の発光制御装置において、ローレベル期間検出部２は、オン／オフ制御部３の出力信号ｃのローエッジが入力されるときだけでなく、反転イネーブル信号ｂのローエッジ（イネーブル信号ａのハイエッジ）が入力される毎に、そのカウント値をリセットする構成とされている（図４の時刻Ｔ１〜Ｔ２を参照）。
【００６５】
このような構成とすることにより、イネーブル信号ａのパルス数に基づく駆動電流の電流値制御期間（図４の時刻Ｔ１〜Ｔ２）において、イネーブル信号ａがローレベルとされたときに、発振器９が駆動されてローレベル期間検出部２でのカウントアップが進んだ場合であっても、イネーブル信号ａがハイレベルとされた時点で、上記のカウント値はリセットされるので、その後のローレベル検出動作（図４の時刻Ｔ３〜Ｔ４を参照）に支障を来すおそれがなくなる。
【００６６】
なお、上記の実施形態では、表示装置に搭載される照明装置（バックライト）の発光制御手段として、本発明に係る発光制御装置を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その他の制御装置（モータ駆動装置など）にも広く適用することが可能である。
【００６７】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、上記実施形態で各信号ａ〜ｇの論理状態は、あくまで一例であり、同様の動作を実現し得るのであれば、これに限定されるものではない。
【００６８】
また、電流値を変える代わりに、電流を流す時間を変更するＰＷＭ駆動としてもよい。
【００６９】
また、上記実施形態では、駆動電流の電流値制御に際して、デフォルトの駆動電流を最小値とし、イネーブル信号ａのパルスに応じて駆動電流の電流値をインクリメントしていく構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、デフォルトの駆動電流を最大値とし、ＤＡＣ６を反転出力形式とすることで、イネーブル信号ａのパルスに応じて駆動電流の電流値をデクリメントしていく構成としても構わない。
【産業上の利用可能性】
【００７０】
本発明は、発光制御装置の外部端子削減（延いてはその小型化やコストダウン）を図る上で有用な技術であり、例えば、その軽薄化が望まれている表示装置の発光制御手段として、本発明に係る発光制御装置を適用することが考えられる。
【図面の簡単な説明】
【００７１】
【図１】は、本発明に係る表示装置の第１実施形態を示すブロック図である。
【図２】は、一線による発光制御動作を説明するためのタイミングチャートである。
【図３】は、本発明に係る表示装置の第２実施形態を示すブロック図である。
【図４】は、発振制御動作を説明するためのタイミングチャートである。
【符号の説明】
【００７２】
１    カウンタ
２    ローレベル期間検出部
３    オン／オフ制御部（Ｄフリップフロップ）
４    電圧検出部（ＵＶＬＯ部）
５    論理積演算器
６    ディジタル／アナログ変換器（ＤＡＣ）
７    可変電流源
８    スイッチ
９    発振器（ＯＳＣ）
１０〜１１    インバータ
１２    外部端子
１３    論理積演算器
１４    論理積演算器
ＬＥＤ    発光ダイオード（発光素子）
【図１】
2008177919.tif 000003
【図２】
2008177919.tif 000004
【図３】
2008177919.tif 000005
【図４】
2008177919.tif 000006