(57)【要約】【課題】高電圧スイッチング動作においても、電流コラプスを抑制することができるＧａＮ系半導体素子を提供する。  【解決手段】ＧａＮ系半導体素子２０は、サファイア（０００１）基板１上に形成されたバッファ層２と、アンドープＧａＮ層から成るチャネル層３と、アンドープＡｌＧａＮから成る電子供給層４とを備える。バッファ層２はｎ型の導電性を有するn-GaN層から成る。n-GaN層から成るバッファ層２の電位を制御できる構造として、ソース電極６が、バッファ層２とオーミック接触するように、バッファ層３上に形成されるエピタキシャル層（チャネル層３と電子供給層４）に埋め込まれてバッファ層２に達する深さまで延びている構成が採られている。ソース電極６がバッファ層２とオーミック接触しているので、n-GaN層から成るバッファ層２をソース電極６と同電位にすることができる。【選択図】図１
2008235738.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系半導体素子において、
基板上に形成されたバッファ層の一部或いは全部が導電性の半導体層で形成され、
前記導電性の半導体層の電位を制御できる構造を内在することを特徴とするＧａＮ系半導体素子。
【請求項２】
前記構造は、一部の電極或いは金属が、前記バッファ層とオーミック接触するように、前記バッファ層上に形成されるエピタキシャル層に埋め込まれて前記バッファ層に達する深さまで延びている構成を有することを特徴とする請求項１に記載のＧａＮ系半導体素子。
【請求項３】
前記一部の電極はソース電極と同電位となるように構成されていることを特徴とする請求項２に記載のＧａＮ系半導体素子。
【請求項４】
前記構造は、前記基板上の前記バッファ層が形成される領域の一部に選択的に形成され、前記バッファ層とオーミック接触する金属層を備え、前記一部の電極或いは金属が、前記金属層と電気的に接触するように、前記バッファ層および前記金属層上に形成されるエピタキシャル層に埋め込まれて前記金属層に達する深さまで延びていることを特徴とする請求項１に記載のＧａＮ系半導体素子。
【請求項５】
前記構造は、前記基板上の前記バッファ層が形成される領域の一部に選択的に形成され、前記バッファ層とオーミック接触する金属層を備え、前記バッファ層上に形成されるエピタキシャル層の一部に深いメサ構造を形成して、前記金属層上の一部を開口し、前記開口により露出した前記金属層上の一部に、電極が形成されていることを特徴とする請求項１に記載のＧａＮ系半導体素子。
【請求項６】
前記金属層は、Ni、Nb、Mo、Ta、W、Re、Os、Ir、Pt等の金属で形成されていることを特徴とする請求項４又は５に記載のＧａＮ系半導体素子。
【請求項７】
前記バッファ層は、ｎ型の導電性を有するn-GaN層から成るバッファ層、又は、ＡｌＮとＧａＮの積層構造とこの積層構造の上に形成されたｎ型の導電性を有するn-GaN層とから成るバッファ層、又は、ｎ型の導電性を有するn-AlN層から成るバッファ層のいずれかであることを特徴とする請求項１乃至６のいずれか一つに記載のＧａＮ系半導体素子。
【請求項８】
前記基板上に形成された前記バッファ層と、前記バッファ層上に形成されたアンドープＧａＮから成るチャネル層と、前記チャネル層上に形成されたＡｌＧａＮから成る電子供給層と、前記電子供給層上にそれぞれ形成されたゲート電極、ソース電極およびドレイン電極と、を備え、ＧａＮ系ヘテロ接合電界効果トランジスタとして構成されたことを特徴とする請求項１乃至７のいずれか一つに記載のＧａＮ系半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ系ヘテロ接合電界効果トランジスタなどのＧａＮ系半導体素子に関する。
【背景技術】
【０００２】
ＧａＮ系半導体素子は、ＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱度が高く高温動作に優れているので、これらの材料、とくにGaN／Al GaN系半導体を用いた電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）の開発が進められている。
【０００３】
従来、ＧａＮ系半導体を用いた電界効果トランジスタとして、窒化ガリウム系化合物半導体で構成されるＧａＮ系ＨＥＭＴ(High Electron Mobility Transistor： 高電子移動度トランジスタ)が知られている（例えば、特許文献１参照）。このＧａＮ系ＨＥＭＴは基板上に必要に応じてバッファ層を形成し、さらにキャリア走行層、キャリア供給層を順にエピタキシャル成長し、さらに電極を積層している。
【０００４】
また、別の従来技術として、シリコンから成る基板の上にＡｌＮから成る第１の層とＧａＮから成る第２の層とを交互に複数積層した構造のバッファ層を設け、その上にＨＥＭＴ素子用の窒化ガリウム系半導体領域を形成する構造が知られている（例えば、特許文献２参照）。
【特許文献１】特開２００６−１７３５８２号公報
【特許文献２】特開２００３−５９９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、横型素子として、上記特許文献１，２に記載されているようなＧａＮ系ＨＥＭＴ構造が用いられている。しかし、高耐圧、大電流の素子を形成する際に、バッファ耐圧を得るために、バッファ層を流れるリーク電流を低減する必要があるため、高抵抗バッファ層を用いる必要があった。一方で、基板をサファイア基板にした場合、基板が絶縁体であるため、高電圧スイッチングを実施した際に、基板に隣接する半導体層（バッファ層）の電位がふらつくことによる電流コラプス（電流スランプ）の発生により、オン抵抗が増大し、延いては素子が破壊してしまうという問題があった。
【０００６】
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、高電圧スイッチング動作においても、電流コラプスを抑制することができるＧａＮ系半導体素子を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様に係るＧａＮ系半導体素子は、ＧａＮ系半導体素子において、基板上に形成されたバッファ層の一部或いは全部が導電性の半導体層で形成され、前記導電性の半導体層の電位を制御できる構造を内在することを特徴とする。
【０００８】
この態様によれば、導電性の半導体層の電位を制御できる構造により、バッファ層の一部或いは全部を構成する導電性の半導体層の電位を固定することができる。このため、高電圧スイッチングを実施した際に、基板に隣接する半導体層（バッファ層）の電位がふらつくことによる電流コラプス（電流スランプ）を抑制することができる。これにより、電流コラプスの発生によりオン抵抗が増大し、延いては素子が破壊してしまうのを防止することができる。
【０００９】
本発明の他の態様に係るＧａＮ系半導体素子は、前記構造は、一部の電極或いは金属が、前記バッファ層とオーミック接触するように、前記バッファ層上に形成されるエピタキシャル層に埋め込まれて前記バッファ層に達する深さまで延びている構成を有することを特徴とする。
【００１０】
この態様によれば、バッファ層の一部或いは全部を構成する導電性の半導体層を、一部の電極或いは金属と同電位にする（固定する）ことができる。つまり、導電性の半導体層の電位を、一部の電極或いは金属を通じてある電位に制御することができる。このため、高電圧スイッチングを実施した際に、基板に隣接するバッファ層の電位がふらつくことによる電流コラプスを抑制することができる。
【００１１】
本発明の他の態様に係るＧａＮ系半導体素子は、前記一部の電極はソース電極と同電位となるように構成されていることを特徴とする。
【００１２】
この態様によれば、バッファ層の一部或いは全部を構成する導電性の半導体層の電位を、ソース電極を通じてある電位に制御することができる。このため、高電圧スイッチングを実施した際に、基板に隣接するバッファ層の電位がふらつくことによる電流コラプスを抑制することができる。
【００１３】
本発明の他の態様に係るＧａＮ系半導体素子は、前記構造は、前記基板上の前記バッファ層が形成される領域の一部に選択的に形成され、前記バッファ層とオーミック接触する金属層を備え、前記一部の電極或いは金属が、前記金属層と電気的に接触するように、前記バッファ層および前記金属層上に形成されるエピタキシャル層に埋め込まれて前記金属層に達する深さまで延びていることを特徴とする。
【００１４】
この態様によれば、バッファ層の一部或いは全部を構成する導電性の半導体層の電位を、一部の電極或いは金属と金属層とを通じてある電位に制御することができる。このため、高電圧スイッチングを実施した際に、基板に隣接するバッファ層の電位がふらつくことによる電流コラプスを抑制することができる。
【００１５】
本発明の他の態様に係るＧａＮ系半導体素子は、前記構造は、前記基板上の前記バッファ層が形成される領域の一部に選択的に形成され、前記バッファ層とオーミック接触する金属層を備え、前記バッファ層上に形成されるエピタキシャル層の一部に深いメサ構造を形成して、前記金属層上の一部を開口し、前記開口により露出した前記金属層上の一部に、電極が形成されていることを特徴とする。
【００１６】
この態様によれば、バッファ層の一部或いは全部を構成する導電性の半導体層の電位を、バッファ層とオーミック接触する金属層上の一部に形成された電極と、金属層とを通じてある電位に制御することができる。このため、高電圧スイッチングを実施した際に、基板に隣接するバッファ層の電位がふらつくことによる電流コラプスを抑制することができる。
【００１７】
本発明の他の態様に係るＧａＮ系半導体素子は、前記金属層は、Ni、Nb、Mo、Ta、W、Re、Os、Ir、Pt等の金属で形成されていることを特徴とする。
【００１８】
この態様によれば、バッファ層と金属層との間で、良好なオーミック接触が得られる。
【００１９】
本発明の他の態様に係るＧａＮ系半導体素子は、前記バッファ層は、ｎ型の導電性を有するn-GaN層から成るバッファ層、又は、ＡｌＮとＧａＮの積層構造とこの積層構造の上に形成されたｎ型の導電性を有するn-GaN層とから成るバッファ層、又は、ｎ型の導電性を有するn-AlN層から成るバッファ層のいずれかであることを特徴とする。
【００２０】
本発明の他の態様に係るＧａＮ系半導体素子は、前記基板上に形成された前記バッファ層と、前記バッファ層上に形成されたアンドープＧａＮから成るチャネル層と、前記チャネル層上に形成されたＡｌＧａＮから成る電子供給層と、前記電子供給層上にそれぞれ形成されたゲート電極、ソース電極およびドレイン電極と、を備え、ＧａＮ系ヘテロ接合電界効果トランジスタとして構成されたことを特徴とする。
【００２１】
ＧａＮ系ヘテロ接合電界効果トランジスタでは、オフ時には、ゲート電極とドレイン電極との間にもっとも強い電界がかかる。そのとき、ゲート電極のドレイン電極側端部付近に電界が集中する。この態様によれば、その電界集中を、バッファ層の一部或いは全部を構成する導電性の半導体層の電位を固定する（ある電位にする）ことで、緩和させることができる。
【発明の効果】
【００２２】
本発明によれば、高電圧スイッチング動作においても、電流コラプスを抑制することができるＧａＮ系半導体素子を実現することができる。
【００２３】
複数のＧａＮ系半導体素子が、素子ごとに基板まで或いは基板の近傍まで絶縁分離されるので、シリコン基板などの導電性基板を使って大素子を形成する場合でも、基板に流れるリーク電流を低減することができ、大電流でかつ高耐圧の大素子を実現可能になる。例えば、従来バッファリーク電流が200Vで10-6A台だったのに対し、10-9〜10-10、3桁〜4桁程度低減することが可能になった。このことにより、高耐圧、低リーク電流の素子を実現することができ、破壊耐圧は従来600V程度だったものが、1200Vを得ることが可能になった。そのため、高耐圧のインバータやコンバータなどへの応用が可能になる。以上のことより、高耐圧で、かつ低リーク電流のＧａＮ系電界効果トランジスタなどのＧａＮ系半導体デバイスの実現が可能である。
【発明を実施するための最良の形態】
【００２４】
次に、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。
（第１実施形態）
第１実施形態に係るＧａＮ系半導体素子２０を、図１に基づいて説明する。
【００２５】
ＧａＮ系半導体素子２０は、ＧａＮ系ヘテロ接合電界効果トランジスタ（ＧａＮ系ＨＥＭＴ）である。
【００２６】
このＧａＮ系半導体素子２０は、サファイア（０００１）基板１上に形成されたバッファ層２と、バッファ層２上に形成されたアンドープＧａＮ層から成るチャネル層（電子走行層）３と、チャネル層３上に形成されたアンドープＡｌＧａＮから成る電子供給層４と、を備える。さらに、ＧａＮ系半導体素子２０は、ゲート電極（Ｇ）７、ソース電極（Ｓ）６、およびドレイン電極（Ｄ）５を備える。
【００２７】
このＧａＮ系半導体素子２０では、チャネルの長さＬに相当するアンドープＧａＮ層（チャネル層３）の表面には、アンドープＡｌＧａＮ層（電子供給層４）がヘテロ接合しているため、接合している部分の界面には２次元電子ガス８が発生する。そのため、２次元電子ガス８がキャリアとなってチャネル層３は導電性を示すようになる。またソース電極６およびドレイン電極５は、電子供給層４に最も近接した領域からTi、AlとSiの合金、Ｗの順に積層して形成されてなる。
【００２８】
このＧａＮ系半導体素子２０の特徴は、サファイア（０００１）基板１上に形成されたバッファ層２が導電性の半導体層で形成され、この導電性の半導体層（バッファ層２）の電位を制御できる構造を内在する点にある。
【００２９】
本実施形態では、バッファ層２は、ｎ型の導電性を有するn-GaN層から成る。
また、本実施形態では、n-GaN層から成るバッファ層２の電位を制御できる構造として、ソース電極６が、バッファ層２とオーミック接触するように、バッファ層３上に形成されるエピタキシャル層（チャネル層３と電子供給層４）に埋め込まれてバッファ層２に達する深さまで延びている構成が採用されている。
【００３０】
上記構成を有するＧａＮ系半導体素子２０は以下のようにして作製することが可能である。即ち、成長装置はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を用い、基板はサファイア（000１）基板１を用いた。
【００３１】
（１）まず、サファイア（000１）基板１をＭＯＣＶＤ装置内に導入し、ターボポンプでＭＯＣＶＤ装置内の真空度を１×１０-6ｈＰａ以下になるまで真空引きした後、真空度を１００ｈＰａとし基板１を６００℃に昇温した。温度が安定したところで、基板１を９００ｒｐｍで回転させ、原料となるトリメチルアルミニウム（ＴＭＡ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で基板１の表面に導入しGaN層から成るバッファ層２の成長を行った。成長時間は４ｍｉｎでバッファ層２の膜厚は５０ｎｍ程度である。この後、GaN層から成るバッファ層２にｎ型の不純物をドープしてn-GaN層から成るバッファ層２を形成した。
【００３２】
（２）次に、アンモニアを１２リットル／ｍｉｎの流量を流しながら温度上昇させ、１０５０℃に保った後に、トリメチルガリウム（ＴＭＧ）を３００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量でバッファ層２の上に導入してＧａＮ層から成るチャネル層（電子走行層）３の成長を行った。成長時間は２０００ｓｅｃで、チャネル層３の膜厚は３０００ｎｍであった。
【００３３】
（３）次に、トリメチルアルミニウム（ＴＭＡ）を５０ｃｍ3／ｍｉｎ、トリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、Ａｌ0.25Ｇａ0.75Ｎ層から成る電子供給層４の成長を行った。成長時間は４０ｓｅｃで、電子供給層４の膜厚は２０ｎｍである。このようにして、図１に示した層構造が完成する。
【００３４】
（４）次に、塩素ガスなどを用いて素子分離を行う。
【００３５】
（５）その後、ＳｉＯ2絶縁膜を形成し、パターニングを行って、ゲート電極７を形成すべき箇所のＳｉＯ2膜をマスクして、ソース電極６とドレイン電極５を形成すべき箇所を開口して電子供給層４の表面を表出させ、そこに、Ti、AlとSiの合金膜、Ｗを順次蒸着してドレイン電極５を形成する。
【００３６】
（６）その後、ソース電極６が形成される部分をｎ−ＧａＮ層から成るバッファ層２に達する深さまでエッチングで除去する。このエッチングで除去された溝内に、Ti、AlとSiの合金膜、Ｗを順次蒸着して、ソース電極６を、バッファ層２とオーミック接触するように、バッファ層２に達する深さまで形成する。
【００３７】
（７）次に、前記ＳｉＯ2マスクを除去し、逆に、ソース電極６、ドレイン電極５の上を覆い、ゲート電極７となる部分に開口部を設けたＳｉＯ2 マスクを形成し、Ｎｉ、Aｕを蒸着してゲート電極７を形成する。その結果、図１に示したＧａＮ系半導体素子（ＧａＮ系ＨＥＭＴ）２０が製作できた。
【００３８】
以上のように構成された第１実施形態によれば、以下の作用効果を奏する。
【００３９】
○ソース電極６がｎ型の導電性を有するn-GaN層から成るバッファ層（導電性の半導体層）２とオーミック接触しているので、n-GaN層から成るバッファ層２をソース電極６と同電位にする（固定する）ことができる。つまり、n-GaN層から成るバッファ層２の電位を、ソース電極６を通じてある電位に制御することができる。
【００４０】
このため、高電圧スイッチングを実施した際に、基板１に隣接するバッファ層２の電位がふらつくことによる電流コラプス（電流スランプ）を抑制することができる。これにより、電流コラプスの発生によりオン抵抗が増大し、延いては素子が破壊してしまうのを防止することができる。
【００４１】
○高電圧スイッチング動作においても、電流コラプスを抑制することができるＧａＮ系半導体素子２０を実現することができる。
【００４２】
○ｎ型の導電性を有するn-GaN層から成るバッファ層２の電位を、ソース電極６を通じてある電位に制御することができる。このため、高電圧スイッチングを実施した際に、基板１に隣接するバッファ層２の電位がふらつくことによる電流コラプスを抑制することができる。
【００４３】
○ＧａＮ系ヘテロ接合電界効果トランジスタでは、オフ時には、ゲート電極７とドレイン電極５との間にもっとも強い電界がかかる。そのとき、ゲート電極７のドレイン電極側端部付近に電界が集中する。本実施形態によれば、その電界集中を、ｎ型の導電性を有するn-GaN層から成るバッファ層２の電位を固定する（ある電位にする）ことで、緩和させることができる。
【００４４】
○n-GaN層から成るチャネル層３の膜厚を３０００ｎｍ或いはそれ以上の厚さにすることで、バッファ層２とドレイン電極５との間の耐圧を高くすることができる。これにより、動作時の耐圧が大きく、高い信頼性を有する高耐圧、大電流のＧａＮ系半導体素子２０を実現することができる。
（第２実施形態）
次に、第２実施形態に係るＧａＮ系半導体素子２０Ａを、図２に基づいて説明する。
【００４５】
このＧａＮ系半導体素子２０Ａの特徴は、n-GaN層から成るバッファ層２の電位を制御できる構造として、次のような構成が採用されている点にある。
【００４６】
即ち、バッファ層２の電位を制御できる構造は、サファイア（０００１）基板１上のバッファ層２が形成される領域の一部に選択的に形成され、バッファ層２とオーミック接触する金属層９を備えている。また、その構造は、ソース電極６が、金属層９と電気的に接触するように、バッファ層２および金属層９上に形成されるエピタキシャル層（チャネル層３と電子供給層４）に埋め込まれて金属層９に達する深さまで延びている構成である。
【００４７】
金属層９は、Ni、Nb、Mo、Ta、W、Re、Os、Ir、Pt等の高融点金属で形成されている。
上記構成を有するＧａＮ系半導体素子２０Ａは以下のようにして作製することが可能である。
【００４８】
（１ａ）まず、第１実施形態で説明した上記工程（１）でバッファ層２を成長する前に、Ni、Nb、Mo、Ta、W、Re、Os、Ir、Pt等の高融点金属から成る金属層９を、サファイア（０００１）基板１のバッファ層２が形成される領域の一部に選択的に形成する。このとき、金属層９の厚さを、バッファ層２より厚くするのが好ましい。
【００４９】
（２ａ）その後、上記工程（１）乃至（５）を実施する。
【００５０】
（３ａ）その後、ソース電極６が形成される部分をｎ−ＧａＮ層から成るバッファ層２に達する深さまでエッチングで除去する。このエッチングで除去された溝内に、Ti、AlとSiの合金膜、Ｗを順次蒸着して、ソース電極６を、バッファ層２とオーミック接触するように、バッファ層２に達する深さまで形成する。このとき、ソース電極６の上部は、電子供給層４の表面から露出させる。
【００５１】
（４ａ）次に、上記工程（７）を実施してゲート電極７を形成する。その結果、図２に示したＧａＮ系半導体素子（ＧａＮ系ＨＥＭＴ）２０Ａが製作できた。
以上のように構成された第２実施形態によれば、以下の作用効果を奏する。
【００５２】
○n-GaN層から成るバッファ層（導電性の半導体層）２の電位を、ソース電極６と金属層９とを通じてある電位に制御する（固定する）ことができる。このため、高電圧スイッチングを実施した際に、基板１に隣接するバッファ層２の電位がふらつくことによる電流コラプスを抑制することができる。
【００５３】
○金属層９を、Ni、Nb、Mo、Ta、W、Re、Os、Ir、Pt等の金属で形成することで、バッファ層２と金属層９との間で、良好なオーミック接触が得られる。
（第３実施形態）
次に、第３実施形態に係るＧａＮ系半導体素子２０ＢＡを、図３に基づいて説明する。
【００５４】
このＧａＮ系半導体素子２０Ｂの特徴は、n-GaN層から成るバッファ層２の電位を制御できる構造として、次のような構成が採用されている点にある。
【００５５】
即ち、バッファ層２の電位を制御できる構造は、サファイア（０００１）基板１上のバッファ層２が形成される領域の一部に選択的に形成され、バッファ層２とオーミック接触する金属層９Ａを備えている。また、その構造は、バッファ層２上に形成されるエピタキシャル層（チャネル層３と電子供給層４）の一部に、前記金属層９Ａに達する深さの深いメサ構造１１を形成して、金属層９Ａ上の一部を開口し、その開口により露出した金属層９Ａ上の一部に、電極１０が形成されている構成である。
上記構成を有するＧａＮ系半導体素子２０Ｂは以下のようにして作製することが可能である。
【００５６】
（１ｂ）まず、第１実施形態で説明した上記工程（１）でバッファ層２を成長する前に、Ni、Nb、Mo、Ta、W、Re、Os、Ir、Pt等の高融点金属から成る金属層９Ａを、サファイア（０００１）基板１のバッファ層２が形成される領域の一部に選択的に形成する。
【００５７】
（２ｂ）その後、上記工程（１）乃至（４）を実施する。
【００５８】
（３ｂ）その後、ＳｉＯ2絶縁膜を形成し、パターニングを行って、ゲート電極７を形成すべき箇所のＳｉＯ2膜をマスクして、ソース電極６とドレイン電極５を形成すべき箇所を開口して電子供給層４の表面を表出させ、そこに、Ti、AlとSiの合金膜、Ｗを順次蒸着してソース電極６とドレイン電極５を形成する。
【００５９】
（４ｂ）次に、上記工程（７）を実施してゲート電極７を形成する。
【００６０】
（５ｂ）次に、バッファ層２上に形成されるエピタキシャル層（チャネル層３と電子供給層４）の一部に、金属層９Ｂに達する深さの深いメサ構造１１を、塩素系ICPなどを用いたエッチング（ドライエッチング）により形成する。これにより、金属層９Ａ上の一部が開口して露出する。
【００６１】
（６ｂ）次に、露出した金属層９Ａ上の一部に、蒸着により電極（ＧＲ）１０を形成する。その結果、図３に示したＧａＮ系半導体素子（ＧａＮ系ＨＥＭＴ）２０Ｂが製作できた。
【００６２】
以上のように構成された第３実施形態によれば、以下の作用効果を奏する。
【００６３】
○n-GaN層から成るバッファ層（導電性の半導体層）２の電位を、バッファ層とオーミック接触する金属層９Ａ上の一部に形成された電極１０と、金属層９Ａとを通じてある電位に制御する（固定する）ことができる。このため、高電圧スイッチングを実施した際に、基板１に隣接するバッファ層２の電位がふらつくことによる電流コラプスを抑制することができる。
【００６４】
なお、この発明は以下のように変更して具体化することもできる。
・上記各実施形態では、ＧａＮ系ヘテロ接合電界効果トランジスタ（ＧａＮ系ＨＥＭＴ）についての例を示したが、本発明は、ＧａＮ系ＨＥＭＴに限らず、ＧａＮを用いたＭＯＳＦＥＴやＤｉｏｄｅ、Ｂｉｐｏｌａｒ  ＴｒａｎｓｉｓｔｏｒなどのＧａＮ系半導体素子にも適用可能である。
【００６５】
・また、本発明は、サファイア基板以外のSiC基板、Ｓｉ基板、GaN基板、MｇO基板、ZnO基板を用いたＧａＮ系半導体素子にも適用可能である。
【００６６】
・上記各実施形態では、バッファ層２がｎ型の導電性を有するn-GaN層から成る構成について一例として説明したが、ＡｌＮとＧａＮの積層構造とこの積層構造の上に形成されたｎ型の導電性を有するn-GaN層とから成るバッファ層、或いは、ｎ型の導電性を有するn-AlN層から成るバッファ層を用いて構成したＧａＮ系半導体素子にも本発明は適用可能である。
【００６７】
・上記第１実施形態では、n-GaN層から成るバッファ層２の電位を制御できる構造として、ソース電極６が、バッファ層２とオーミック接触するように、バッファ層３上に形成されるエピタキシャル層に埋め込まれてバッファ層２に達する深さまで延びている構成が採用されている。本発明は、このような構成に限らず、ソース電極６とは別に設けた金属が、ｎ型の導電性を有するバッファ層２とオーミック接触するように、バッファ層２上に形成されるエピタキシャル層に埋め込まれてバッファ層２に達する深さまで延びている構成を有するＧａＮ系半導体素子にも適用可能である。
【００６８】
同様に、上記第２実施形態において、ソース電極６とは別に設けた金属が、金属層９と接触するように、バッファ層２上に形成されるエピタキシャル層に埋め込まれて金属層９に達する深さまで延びている構成にしたＧａＮ系半導体素子にも本発明は適用可能である。
【００６９】
・図３に示す上記第３実施形態において、電極１０が無い構成によっても、同様の作用効果を得ることができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１実施形態に係るＧａＮ系半導体素子を示す断面図。
【図２】本発明の第２実施形態に係るＧａＮ系半導体素子を示す断面図。
【図３】本発明の第３実施形態に係るＧａＮ系半導体素子を示す断面図。
【符号の説明】
【００７１】
１…サファイア（０００１）基板
２…ｎ型の導電性を有するn-GaN層から成るバッファ層
３…チャネル層
４…電子供給層
５…ドレイン電極
６…ソース電極
７…ゲート電極
９，９Ａ…金属層
１０…電極
１１…メサ構造
２０，２０Ａ，２０Ｂ…ＧａＮ系半導体素子
【図１】
2008235738.tif 000003
【図２】
2008235738.tif 000004
【図３】
2008235738.tif 000005