(57)【要約】      （修正有）【課題】外側から５列に配列されたピンを有するＢＧＡ半導体部品を実装することができ、しかも、製造コストの安いＢＧＡ半導体部品実装用プリント基板を提供する。【解決手段】各格子点に夫々ＢＧＡ接続用パッド１ａを形成したＢＧＡ半導体部品実装用プリント基板において、基板の表面側に内層導体パターン２、単層貫通バイアホール１３とＢＧＡ接続用パッドと表層導体パターン１とが順次積層されており、内側に全層貫通バイアホール１８が形成されており、第１列および第２列のＢＧＡ接続用パッドは表層導体パターンを介して領域外に接続され、第３列および第４列のＢＧＡ接続用パッドは表層導体パターン、単層貫通バイアホールおよび内層導体パターンを介して領域外に接続され、第５列のＢＧＡ接続用パッドは表層導体パターン、全層貫通バイアホールにより下層の内層導体パターンまたは裏層導体パターンを介して領域外に接続される。【選択図】図１
2008235627.tif 000002
【特許請求の範囲】
【請求項１】
底面の内側正方形と外側正方形とで囲まれたロ字型領域の表面に前記外側正方形の夫々の辺に近接する第１列から内側に向けて第５列まで５列に形成された各格子点に夫々ＢＧＡ接続端子を形成したＢＧＡ半導体部品において、前記外側正方形の夫々の辺に近接する外側から内側に向かって第５列目の前記各格子点のＢＧＡ接続端子にはＧＮＤ端子、電源端子またはＮＣ端子のいずれかが配置されることを特徴とするＢＧＡ半導体部品。
【請求項２】
内側正方形と外側正方形とで囲まれたロ字型領域の表面に前記外側正方形の夫々の辺に近接する第１列から内側に向けて第５列まで５列に形成された各格子点に夫々ＢＧＡ接続用パッドを形成したＢＧＡ半導体部品実装用プリント基板において、ベース基板の表面側に内層導体パターン、表面側絶縁層、単層貫通バイアホールとＢＧＡ接続用パッドと表層導体パターンとが順次積層されており、さらに、前記内側正方形の内部に全層貫通バイアホールが形成されており、第１列および第２列のＢＧＡ接続用パッドは表層導体パターンを介して前記ロ字型領域外に接続され、第３列および第４列のＢＧＡ接続用パッドは表層導体パターン、単層貫通バイアホールおよび内層導体パターンを介して前記ロ字型領域外に接続され、第５列のＢＧＡ接続用パッドは表層導体パターン、全層貫通バイアホールおよび前記内層導体パターンより下層の内層導体パターンまたは裏層導体パターンを介して前記ロ字型領域外に接続されていることを特徴とするＢＧＡ半導体部品実装用プリント基板。
【請求項３】
前記第５列のＢＧＡ接続用パッドにはＢＧＡ半導体部品のＧＮＤ端子、電源端子またはＮＣ端子のいずれかが接続される請求項２のＢＧＡ半導体部品実装用プリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＢＧＡ半導体部品実装用プリント基板に係わり、特に、５列に形成された端子を有するＢＧＡ半導体部品が実装可能であり、しかも製造コストの安いＢＧＡ半導体部品実装用プリント基板に関する。
【背景技術】
【０００２】
ＢＧＡ（ボールグリッドアレイ）半導体部品はパッケージの裏面に格子状に配列されたボール状半田（ＢＧＡ）が回路接続用に設けられている。プリント基板のＢＧＡ接続用パッドにクリーム半田が塗られてその上にＢＧＡ半導体部品のボール状半田を合わせてリフロー炉を通すことによりＢＧＡ接続用パッドがＢＧＡ半導体部品の端子と電気的に接続される。
【０００３】
図３にＢＧＡ半導体部品実装用プリント基板のＢＧＡ接続用パッドの例を示す。このプリント基板には内側正方形と外側正方形とで囲まれたロ字型領域の表面に外側から内側に向けて５列に形成された各格子点に夫々ＢＧＡ接続用パッド１ａが形成されている。ＢＧＡ接続用パッド１ａ、１ａ…のピッチは５００μｍである。
【０００４】
ところで、プリント基板の配線パターンの間隔（ピッチ）は２５０μｍより小さくすることは困難である。そこで、ＢＧＡ半導体部品のＩＣで図３に示すようにピンピッチが５００μｍと狭く、外側から内側に向けて５列に配列されたピン数の多いものを実装するプリント基板には図４に示すうな２段のビルドアップ基板が用いられていた。
【０００５】
図４に示す２段のビルドアップ基板の製造方法を説明する。図４に示す絶縁層７はコア層を構成している。この絶縁層７の表面（上面）および裏面（下面）に導体膜を施し、感光・エッチングにより配線パターン３および４が形成される。さらに、その両面に感光性樹脂を積層して、ビルドバイアホール（ＶＩＡ）１５、１６（単層貫通バイアホール）を形成する位置に感光・エッチングにより孔を形成する。
【０００６】
この感光性樹脂は硬化することにより絶縁層８および１０となる。この絶縁層８および１０の上に導体膜を施し、感光・エッチングにより配線パターン２、ビルドバイアホール１５および配線パターン５、ビルドバイアホール１６が夫々形成される。
【０００７】
さらに、この絶縁層８および１０の上に感光性樹脂を積層してビルドバイアホール１３、１４を形成する位置に感光・エッチングにより孔を形成する。この感光性樹脂は硬化することにより絶縁層９および１１となる。この絶縁層９および１１の上に導体膜を施し、感光・エッチングにより配線パターン１、ＢＧＡ接続用パッド１ａ、ビルドバイアホール１３および配線パターン６、ビルドバイアホール１４が夫々形成される。
【０００８】
このように積層された基板にドリルにより孔が開けられ全層貫通ホール（スルーホール）１８が形成される。上記したプリント基板はビルドバイアホール（単層貫通バイアホール）が表裏各２段に形成されているので、２段ビルドアップ基板と呼ばれている。
【０００９】
この２段ビルドアップ基板を上記した外側から５列に配列されたピンを有するＢＧＡ半導体部品を実装する場合、外側２列のＢＧＡ接続用パッド１ａは表面の配線パターン１により外側に接続される。この配線パターンのピッチは２５０μとなる。
【００１０】
外側から３列目および４列目のＢＧＡ接続用パッド１ａは配線パターン１、ビルドバイアホール１３を介して配線パターン２に接続され、表面から２層目の配線パターン２により外側に接続される。この配線パターンのピッチは２５０μとなる。
【００１１】
外側から５列目のＢＧＡ接続用パッド１ａは配線パターン１、ビルドバイアホール１３、配線パターン２、ビルドバイアホール１５を介して表面から３層目の配線パターン３により外側に接続される。この配線パターンのピッチは５００μとなる。
【００１２】
このように、従来の外側から５列に形成された端子を有するＢＧＡ半導体部品は２段のビルドアップ基板により実装されていたが、２段のビルドアップ基板はビルドバイアホールを２段に形成するために、絶縁層に２回に亙り孔を形成しなければならず製造コストが高くなるという問題があった。
【００１３】
特開平１０−２８４８４６号公報に提案されたボールグリッドアレイパッケージ型半導体部品の実装構造では、１段ビルドアップ基板が用いられている。しかしながらこのボールグリッドアレイパッケージ型半導体部品の実装構造は外側から４列に配列されたピンを有するＢＧＡ半導体部品を実装するものであり、外側から５列に配列されたピンを有するＢＧＡ半導体部品を実装することができない。
【特許文献１】特開平１０−２８４８４６号公報、段落００１８〜段落００２３、図１〜図３
【発明の開示】
【発明が解決しようとする課題】
【００１４】
この発明は上記した点に鑑みてなされたものであって、その目的とするところは、外側から５列に配列されたピンを有するＢＧＡ半導体部品を実装することができ、しかも、製造コストの安いＢＧＡ半導体部品実装用プリント基板を提供することにある。
【課題を解決するための手段】
【００１５】
この発明のＢＧＡ（ボールグリッドアレイ）半導体部品は、底面の内側正方形と外側正方形とで囲まれたロ字型領域の表面に前記外側正方形の夫々の辺に近接する第１列から内側に向けて第５列まで５列に形成された各格子点に夫々ＢＧＡ接続端子を形成したＢＧＡ半導体部品において、前記外側正方形の夫々の辺に近接する外側から内側に向かって第５列の前記各格子点のＢＧＡ接続端子にはＧＮＤ端子、電源端子またはＮＣ端子のいずれかが配置されるものである。
【００１６】
また、この発明のＢＧＡ半導体部品実装用プリント基板は、内側正方形と外側正方形とで囲まれたロ字型領域の表面に前記外側正方形の夫々の辺に近接する第１列から内側に向けて第５列まで５列に形成された各格子点に夫々ＢＧＡ接続用パッドを形成したＢＧＡ半導体部品実装用プリント基板において、ベース基板の表面側に内層導体パターン、表面側絶縁層、単層貫通バイアホールとＢＧＡ接続用パッドと表層導体パターンとが順次積層されており、さらに、前記内側正方形の内部に全層貫通バイアホールが形成されており、第１列および第２列のＢＧＡ接続用パッドは表層導体パターンを介して前記ロ字型領域外に接続され、第３列および第４列のＢＧＡ接続用パッドは表層導体パターン、単層貫通バイアホールおよび内層導体パターンを介して前記ロ字型領域外に接続され、第５列のＢＧＡ接続用パッドは表層導体パターン、全層貫通バイアホールおよび前記内層導体パターンより下層の内層導体パターンまたは裏層導体パターンを介して前記ロ字型領域外に接続されているものである。
【００１７】
また、前記ＢＧＡ半導体部品実装用プリント基板において、前記第５列のＢＧＡ接続用パッドにはＢＧＡ半導体部品のＧＮＤ端子、電源端子またはＮＣ端子のいずれかが接続されるものである。
【発明の効果】
【００１８】
この発明のＢＧＡ半導体部品およびＢＧＡ半導体部品実装用プリント基板によれば、外側から５列に配列されたピンを有するＢＧＡ半導体部品を実装することができる。しかも、１段ビルドアップ基板であるため、プリント基板の製造コストが安い。
【発明を実施するための最良の形態】
【００１９】
以下この発明を実施するための最良の形態を実施例に即して説明する。
【実施例１】
【００２０】
図１はこの発明の実施例であるＢＧＡ半導体部品実装用プリント基板を示す部分平面図、図２は同ＢＧＡ半導体部品実装用プリント基板を示す部分断面図である。なお、図２の断面図の断面は階段状であり、図２は各部材の高さ方向位置を示すのみで、平面方向位置は示していない。
【００２１】
図１に示すＢＧＡ接続用パッド１ａ、１ａ…は、内側正方形と外側正方形とで囲まれたロ字型領域に外側から内側に向け５列に形成された各格子点に設けられている。すなわち、図１に示すプリント基板のＢＧＡ接続用パッド１ａの直径は２７５μｍ、間隙は２２５μｍ、ピッチは５００μｍである。
【００２２】
このプリント基板の製造方法および構造を図２を参照して説明する。図２に示す絶縁層７の表面（上面）および裏面（下面）に導体膜を施し、感光・エッチングにより配線パターン３および配線パターン４が形成される。さらに、その両面に感光性樹脂を積層して硬化することにより絶縁層８および絶縁層１０となる。
【００２３】
この絶縁層７、８および１０と配線パターン３および４はコア層１２を形成しており、その表面および裏面に配線パターン２および配線パターン５、絶縁層９および絶縁層１１、ＢＧＡ接続用パッド１ａ、ビルドバイアホール１３および配線パターン１およびビルドバイアホール１４おび配線パターン６を順次積層形成することにより、１段ビルドのバイアホールにより接続された夫々２層の配線パターンが表面側および裏面側に得られる。
【００２４】
すなわち、絶縁層８および１０の上に導体膜を施し、感光・エッチングにより配線パターン２および配線パターン５が形成される。さらに、この絶縁層８および１０の上に感光性樹脂を積層してビルドバイアホール１３、１４を形成する位置に感光・エッチングにより孔を形成する。
【００２５】
この感光性樹脂は硬化することにより絶縁層９および１１となる。この絶縁層９および１１の上に導体膜を施し、感光・エッチングにより配線パターン１、ＢＧＡ接続用パッド１ａ、ビルドバイアホール１３および配線パターン６、ビルドバイアホール１４が形成される。
【００２６】
このように積層された基板にドリルにより孔が開けられ全層貫通ホール（スルーホール）１８が形成される。上記したプリント基板はビルドバイアホール（単層貫通バイアホール）が表裏各１段に形成されているので、１段ビルドアップ基板と呼ばれている。
【００２７】
この１段ビルドアップ基板を上記した外側から５列に配列されたピンを有するＢＧＡ半導体部品を実装する場合、ＢＧＡ接続用パッド１ａ、１ａ…にＢＧＡ半導体部品の端子が半田着けされる。そのＢＧＡ接続用パッド１ａ、１ａ…が外側に接続される状態を図１により説明する。
【００２８】
外側２列のＢＧＡ接続用パッド１ａとしてＡ列おびＢ列を示しているが、このＡ列おびＢ列のＢＧＡ接続用パッド１ａは表面の黒線で示す配線パターン１により外側に接続される。この配線パターン１の幅は７５μｍ、ＢＧＡ接続用パッド１ａの直径は２７５μｍ、配線パターン１とＢＧＡ接続用パッド１ａとの最小間隙は７５μｍとなる。
【００２９】
外側から３列目および４列目のＢＧＡ接続用パッド１ａとしてＣ列おびＤ列を示しているが、このＣ列おびＤ列のＢＧＡ接続用パッド１ａは配線パターン１、ビルドバイアホール１３を介して配線パターン２（内層導体パターン）に接続される。この配線パターン２の幅は７５μｍ、ピッチは２５０μｍとなる。
【００３０】
外側から５列目のＢＧＡ接続用パッド１ａ（Ｅ列）は配線パターン１および全層貫通ホール１８を介して裏面の配線パターン６により外側に接続される。外側から５列目の端子はＧＮＤおよびＮＣであり、共通の配線パターンで接続することができる。このように１段のビルドアップ基板が用いられるので製造コストが安くなる。
【００３１】
上記実施例のＢＧＡ半導体部品実装用プリント基板に本発明のＢＧＡ半導体部品が実装される。すなわち、外側から５列にピンが配列されており、外側から５列目のピンはＧＮＤ端子およびＮＣ端子のみとなっているＢＧＡ半導体部品が実装される。
【００３２】
実施例は以上のように構成されているが発明はこれに限られず、例えば、外側から５列にピンが配列されており、外側から５列目のピンはＧＮＤ端子、＋電源端子およびＮＣ端子のみとなっているＢＧＡ半導体部品を、外側から５列目のＢＧＡ接続用パッドがＧＮＤ端子、＋電源端子およびＮＣ端子のみ用のＢＧＡ接続用パッドとなっており、ＮＣ端子、ＧＮＤ端子および電源＋端子として２本の配線パターンにより外側に接続したＢＧＡ半導体部品実装用プリント基板に実装してもよい。
【図面の簡単な説明】
【００３３】
【図１】この発明の実施例であるＢＧＡ半導体部品実装用プリント基板を示す部分平面図である。
【図２】同ＢＧＡ半導体部品実装用プリント基板を階段状断面で示す部分断面図である。
【図３】ＢＧＡ半導体部品用ＢＧＡ接続用パッドの例を示す平面図である。
【図４】従来のＢＧＡ半導体部品実装用プリント基板を階段状断面で示す部分断面図である。
【符号の説明】
【００３４】
１  配線パターン、１ａ  ＢＧＡ接続用パッド
２、３、４、５、６  配線パターン
７、８、９、１０、１１  絶縁層
１２  コア層
１３、１４、１５、１６  ビルドバイアホール（ＶＩＡ）
１８  全層貫通ホール（スルーホール）
【図１】
2008235627.tif 000003
【図２】
2008235627.tif 000004
【図３】
2008235627.tif 000005
【図４】
2008235627.tif 000006