(57)【要約】【課題】ＧａＮ系材料のＬＤにおいて、ＣＯＤ耐性の高い窓構造を有するＬＤを簡単な工程により製造する。【解決手段】ＧａＮ基板１２上に、それぞれがＧａＮ系材料で形成されたバッファ層１４、第１ｎ−クラッド層１６，第２ｎ−クラッド層１８，第３ｎ−クラッド層２０、ｎ側光ガイド層２２、量子井戸構造である活性層２６、およびｐ側ＳＣＨ層２８、電子障壁層３０、ｐ側光ガイド層３２、ｐ−クラッド層３４およびコンタクト層３６を順次積層し、半導体積層構造５５を形成する工程と、半導体積層構造５５を含む半導体ウエハを劈開し半導体積層構造５５の劈開端面５８を露呈させる工程と、露呈した劈開端面上にＳｉＯ２膜６０を形成し所定の熱処理に基づくＧａ空孔拡散により活性層２６を無秩序化する工程とを含むものである。【選択図】図２
2008235790.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系の半導体基板上に、それぞれがＧａＮ系材料で形成された第１導電型の第１の半導体層、量子井戸構造を含む活性層、および第２導電型の第２の半導体層が順次積層された半導体積層構造を含む半導体ウエハを劈開し半導体積層構造の劈開面を露呈させる工程と、
露呈した劈開面上に誘電体膜を形成し所定の熱処理に基づくＧａ空孔拡散により活性層の量子井戸構造を無秩序化する工程と、
を含む半導体光素子の製造方法。
【請求項２】
半導体積層構造の表面にレジストを塗布し、写真製版工程により導波路リッジに対応した幅を有するストライプ状レジスト膜部分を備えた第１のレジストパターンを形成する工程と、
第１のレジストパターンをマスクとして、ドライエッチングにより第２の半導体層の上表面側の一部を除去し底部に第２の半導体層の一部を残した凹部を形成することにより導波路リッジを形成する工程と、
第１のレジストパターンを除去し、凹部と導波路リッジとを含む半導体積層構造の表面に第１の絶縁膜を形成する工程と、
導波路リッジ頂部に形成された第１の絶縁膜の表面が露呈するとともに、導波路リッジに隣接する凹部の第１の絶縁膜を、導波路リッジの第２の半導体層表面よりも高くかつ導波路リッジ頂部上の第１の絶縁膜表面よりも低い表面を有するレジスト膜により埋設する第２のレジストパターンを形成する工程と、
第２のレジストパターンをマスクとしてエッチングにより第１の絶縁膜を除去し、導波路リッジの第２の半導体層を露呈させる工程と、
露呈した導波路リッジの第２の半導体層の表面上に電極層を形成する工程と、
を含むことを特徴とした請求項１記載の半導体光素子の製造方法。
【請求項３】
半導体積層構造の劈開面を露呈させた後、劈開面上に誘電体膜を形成するのに先立って、さらに劈開面にイオン照射或いはプラズマ照射を行う工程を含むことを特徴とする請求項１または２記載の半導体光素子の製造方法。
【請求項４】
誘電体膜を酸化シリコン、酸化ニオブ、酸化アルミニウムおよび酸化チタンのいずれか一つを含む材料を、蒸着、またはスパッタリングまたはＣＶＤまたはＭＢＥにより形成することを特徴とした請求項１ないし３のいずれか１項に記載の半導体光素子の製造方法。
【請求項５】
熱処理としてＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を用いたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＧａＮ系の半導体光素子の製造方法に係り、特に導波路の劈開面に窓領域を備えたＧａＮ系の半導体光素子の製造方法に関する。
【背景技術】
【０００２】
近年、光ディスクの高密度化のために、青色領域から紫外線領域におよぶ発光が可能な半導体レーザの研究開発が盛んに行われている。ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたＧａＮ系半導体レーザが既に実用化している。
このような青紫色レーザダイオード（以下レーザダイオードをＬＤと記載する）はＧａＮ基板上に化合物半導体を結晶成長させて形成される。
【０００３】
代表的な化合物半導体にはＩＩＩ族元素とＶ族元素とが結合したＩＩＩ−Ｖ族化合物半導体があり、複数のＩＩＩ族原子やＶ族原子が結合することにより様々な組成比を有する混晶化合物半導体が得られる。青紫色ＬＤに使用されるＧａＮ系化合物半導体としては、例えば、ＧａＮ，ＧａＰＮ、ＧａＮＡｓ、ＩｎＧａＮ，ＡｌＧａＮなどがある。
光ディスクの一つである次世代ＤＶＤ装置の光源として使用されるＧａＮ系ＬＤにおいて書き込み速度を高速化するためには、ＧａＮ系ＬＤの高出力化が重要である。一般にＬＤの高出力化を妨げる要因の一つに光学損傷（以下ＣＯＤという。ＣＯＤ：Catastrophic Optical Damage）がある。そしてこのＣＯＤはＬＤの信頼性に大きく影響する。
ＣＯＤを抑制するためには端面近傍において光の吸収を少なくすることと端面付近の温度を上昇させないこととが有効である。
【０００４】
ＬＤの端面は劈開面になっており、ＬＤの内部と異なり結合に関与しない結合手、すなわちダングリングボンド（Dangling bond）が多数存在している。このためＬＤの端面にはキャリアをトラップする表面準位が形成され、これに基づき発光に寄与しないキャリア（電子、正孔）の結合、すなわち非発光再結合が多く発生する。ＬＤ端面近傍に注入されたキャリアは、この非発光再結合によって失われるので、ＬＤの導波路長手方向の中央付近に比べて注入キャリア密度が実効的に減少する。その結果ＬＤ端面付近は光の吸収領域になる。吸収された光は熱エネルギーに変換されるために、ＬＤ端面付近の温度が上昇する。温度が上昇するとバンドギャップが縮小しさらに吸収が起こりやすくなる。この温度上昇と光吸収の正帰還がかかると、端面近傍の温度が材料の融点を超え、端面が溶融しＣＯＤが発生することになる。これを防止するためには端面近傍に窓構造を形成しバンドギャップを拡げておき、バンドギャップの縮小による光吸収を抑制することが必要である。
【０００５】
ＣＯＤを抑制するためには先に述べたように光の吸収による熱の発生を少なくすることと、もう一つは放熱を良くして温度の上昇を抑制することである。
ＧａＡｓ系材料やＡｌＧａＡｓ系材料やＩｎＰ系材料やＡｌＧａＩｎＰ系材料を使用した従来のＬＤでは、ＬＤの端面に窓構造を形成している。この窓構造は端面近傍の活性層を無秩序化し、この部分の活性層のバンドギャップを拡げた構造である。このような窓構造を形成することにより、バンドギャップの縮小による光吸収が起こらないようにしている。
【０００６】
従来の半導体レーザ素子の窓構造については、次のような公知例がある。
ｎ−ＧａＡｓ基板上にｎ−Ａｌ0.6Ｇａ0.4Ａｓ下部クラッド層、アンドープＧａＡｓ活性層、およびｐ−Ａｌ0.6Ｇａ0.4Ａｓ上部クラッド層を有する活性層領域を形成し、電極形成を行った後、劈開によってファブリペロー型共振器を形成し、その後膜厚が２５００ÅのＳｉＯ2膜を光出射端面に着膜し、水素雰囲気中でラッピドサーマルアニーリング（以下、ＲＴＡ：Rapid Thermal Annealing）により、９５０℃、３０秒の熱処理を施し、活性層を無秩序化することによりエネルギーギャップを大きくし、窓領域とした半導体レーザ装置が開示されている（例えば、特許文献１、段落番号［０００９］〜［００１４］、及び図１  参照）。
【０００７】
もう一つの公知例では次のような半導体レーザ素子の製造方法が開示されている。すなわち、ｎ型ＧａＡｓ基板上にｎ型ＡｌＧａＡｓクラッド層、ＧａＡｓ量子井戸層を含む活性領域およびｐ型ＡｌＧａＡｓクラッド層を含む積層構造を形成する。エッチングにより活性領域を含むメサを形成し、エッチングした領域をｎ型ＧａＡｓ層で埋め込むことにより導波路を形成する。次いでストライプ方向に５００μｍ程度の長さで劈開し共振器を形成する。その半導体レーザ素子の両端面に二酸化珪素膜を形成し、８５０℃で３０分の加熱により端面近傍の量子井戸活性領域がＳｉの拡散により無秩序化され無秩序化されていない中央の活性領域に比べ実効的に広いバンドギャップを有するウインドウ構造を形成する（例えば、特許文献２、段落番号［００１５］、図１および図２参照）。
【０００８】
またもう一つの公知例では次のような半導体レーザ素子の製造方法が開示されている。
すなわち、ｎ−ＧａＡｓウエハに複数の半導体レーザ装置を形成する。そしてウエハを結晶面に沿って劈開することにより一列に配列された半導体レーザ装置からなるレーザーバーを形成する。これにより共振器端面が形成される。その後共振器前端面にＳｉＯ2膜およびＳｉＮ膜からなる反射膜を形成する。その後ＲＴＡ装置を用いてレーザーバーの反射膜をランプアニールまたはレーザアニールすることにより、ＳｉＯ2膜中に過剰に含まれているＳｉが半導体レーザ装置の前端面近傍に拡散する。これによりＭＱＷ活性層の前端面近傍でＳｉによる混晶化が行われて、ＭＱＷ活性層のバンドギャップが拡がり光吸収が少なくなる（例えば、特許文献３、段落番号［００２４］〜[００２７]、図１〜図５参照）。
【０００９】
さらに不純物を用いないで欠陥の拡散を用いることにより、ＧａＡｓ−ＡｌＧａＡｓ構造における選択的な量子井戸層の混晶化を行うことに関しての公知技術が開示されている（例えば、非特許文献１）
【００１０】
【特許文献１】特開平６−１３７０３号公報
【特許文献２】特開平６−１０４５２２号公報
【特許文献３】特開平９−９２９２７号公報
【非特許文献１】Boon Siew Ooi et al., “Selective Quantum-Well Intermixing in GaAs-AlGaAs Structures Using Impurity-Free Vacancy Diffusion,” IEEE JOURNAL OF QUANTUM ELECTRONICS, VOL. 33, NO. 10, pp. 1784-1793, 1997
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ＧａＡｓ，ＩｎＰ、およびＡｌＧａＩｎＰの熱伝導率はそれぞれ０．５５Ｗ／ｃｍ・Ｋ、０．６８Ｗ／ｃｍ・Ｋ、および０．０６７Ｗ／ｃｍ・Ｋで、比較的熱伝導率が低い。ＧａＡｓ系材料やＩｎＰ系材料やＡｌＧａＩｎＰ系材料に比べて、青紫色ＬＤを形成する材料である、例えばＧａＮ系材料は、熱伝導率が高い。例えばＧａＮの熱伝導率は２  Ｗ／ｃｍ・Ｋである。このため、青紫色ＬＤは、ＧａＡｓ系材料やＩｎＰ系材料やＡｌＧａＩｎＰ系材料を用いたＬＤよりもＣＯＤが起こり難く、青紫色ＬＤでは窓構造は形成されていない。
青紫色ＬＤの場合も共振器端面は劈開技術で形成されているために、赤色ＬＤ等と同様に表面準位は存在する。ＤＶＤ装置の記録用ＬＤをはじめとして、青紫色ＬＤも高出力化が要望されている。青紫色ＬＤにおいても高出力化を進めるとＣＯＤは無視し得なくなる。このために青紫色ＬＤの高出力化を実現するためには、青紫色ＬＤにおいても窓構造を導入することが必須となる。
しかしながらＧａＡｓ系材料を用いたＬＤ（発振波長が７８０ｎｍのＬＤ）やＡｌＧａＩｎＰ系材料を用いたＬＤ（発振波長が６６０ｎｍのＬＤ）において、窓構造を形成するために使用されているＺｎやＳｉなどの不純物を、ＧａＮ系材料を用いたＬＤ（発振波長が４０５ｎｍのＬＤ）に使用した場合、光の吸収が大きくなり有効な窓構造を形成することができないと云う問題点があった。
【００１２】
この発明は上記の問題点を解決するためになされたもので、第１の目的はＧａＮ系材料のＬＤにおいて、光の吸収の少ない窓構造を有するＬＤを簡単な工程により製造する製造方法を提供することである。
【課題を解決するための手段】
【００１３】
この発明に係る半導体光素子の製造方法は、ＧａＮ系の半導体基板上に、それぞれがＧａＮ系材料で形成された第１導電型の第１の半導体層、量子井戸構造を含む活性層、および第２導電型の第２の半導体層が順次積層された半導体積層構造を含む半導体ウエハを劈開し半導体積層構造の劈開面を露呈させる工程と、露呈した劈開面上に誘電体膜を形成し所定の熱処理に基づくＧａ空孔拡散により活性層の量子井戸構造を無秩序化する工程と、を含むものである。
【発明の効果】
【００１４】
この発明に係る半導体光素子の製造方法においては、熱処理により誘電体膜中にＧａが拡散し、これによりＧａＮ系材料の半導体積層構造にＧａ空孔が形成され、さらに拡散して活性層の量子井戸構造が無秩序化される。このため活性層は不純物によらないで無秩序化されるので、光の吸収が少ない窓構造を形成することができる。従ってＧａＮ系材料を使用した半導体光素子においてもＣＯＤを抑制するのに有効な窓構造を備えた半導体光素子を簡単な工程により製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下の実施の形態においては、半導体光素子として、例えばリッジ導波路型の青紫色ＬＤを例にして説明するが、リッジ導波路型の青紫色ＬＤに限らず、青紫色ＬＤ全般に適用して同様の効果を奏する。
実施の形態１．
図１は、この発明の一実施の形態に係るＬＤの断面図である。なお各図において同じ符号は同じものかまたは相当のものを示す。図１はＬＤの導波路の長手方向と直交する方向における断面の断面図である。
図１において、このＬＤ１０は導波路リッジ型の青紫色ＬＤで、ｎ型ＧａＮ基板１２（以下、“ｎ型”を“ｎ−”と、また“ｐ型”を“ｐ−”、特に不純物がドーピングされていないアンドープの場合は“ｉ−”と表記する）の一方主面であるＧａ面上にｎ−ＧａＮで形成されたバッファ層１４、このバッファ層１４の上にｎ−ＡｌＧａＮで形成された、例えば第１ｎ−クラッド層１６，第２ｎ−クラッド層１８，および第３ｎ−クラッド層２０が形成される。
この第３ｎクラッド層２０の上にｎ−ＧａＮで形成されたｎ側光ガイド層２２、ＩｎＧａＮで形成されたｎ側ＳＣＨ（Separate Confinement Heterostructure）層２４、および活性層２６が順次積層されている。
【００１６】
この活性層２６の上にＩｎＧａＮで形成されたｐ側ＳＣＨ層２８、ｐ−ＡｌＧａＮで形成された電子障壁層３０、ｐ−ＧａＮで形成されたｐ側光ガイド層３２、ｐ−ＡｌＧａＮで形成されたｐ−クラッド層３４、及びｐ−ＧａＮで形成されたコンタクト層３６が順次積層されている。
また、この実施の形態では、第１の半導体層は、例えばバッファ層１４、第１ｎ−クラッド層１６，第２ｎ−クラッド層１８，第３ｎ−クラッド層２０、ｎ側光ガイド層２２、ｎ側ＳＣＨ層２４により構成され、第２の半導体層は、例えばｐ側ＳＣＨ層２８、電子障壁層３０、ｐ側光ガイド層３２、ｐ−クラッド層３４およびコンタクト層３６により構成されている。第２の半導体層は場合によってｐ−クラッド層３４、１層であってもかまわない。
コンタクト層３６およびｐ−クラッド層３４に凹部としてのチャネル３８を形成することにより、コンタクト層３６およびコンタクト層３６と接する側のｐ−クラッド層３４の一部が導波路リッジ４０を形成している。
導波路リッジ４０はＬＤ１０の共振器端面となる劈開端面の幅方向の中央部分に配設され、共振器端面となる両端面の間に延在している。この導波路リッジ４０はその長手方向の寸法、即ち共振器長は１０００μｍで、その長手方向に直交する方向のリッジ幅が１μｍ〜数十μｍで、例えばこの実施の形態では１．５μｍである。
またチャネルの幅はこの実施の形態では１０μｍである。チャネル３８を介して導波路リッジ４０の両外側に形成された台状部は、例えば電極パッド基台４２である。
また導波路リッジ４０の深さ、即ちチャネル３８の底面からの高さは、たとえば０．５μｍである。
【００１７】
導波路リッジ４０の側壁および電極パッド基台４２の側壁を含むチャネル３８の両側面及び底面は、第１の絶縁膜としての第１シリコン酸化膜４４により被覆されている。チャネル３８の両側面を被覆する第１シリコン酸化膜４４の上端はコンタクト層３６の上表面から少し突出している。この第１シリコン酸化膜４４は、例えば膜厚が２００ｎｍのＳｉＯ２膜で形成されている。またこの第１シリコン酸化膜４４はコンタクト層３６の上表面には形成されておらず、第１シリコン酸化膜４４が有する開口部４４ａはコンタクト層３６の上表面全体を露呈させている。
コンタクト層３６の上表面にはコンタクト層３６と接して電気的に接続されたｐ側電極４６が配設されている。ｐ側電極４６は真空蒸着法により白金（Ｐｔ）およびＡｕを順次積層することにより形成される。このｐ側電極４６はコンタクト層３６の上表面に密接し、この上表面からさらに第１シリコン酸化膜４４の上端を挟み込むように覆い、導波路リッジ４０の側壁上の第１シリコン酸化膜４４を経てチャネル３８底部の第１シリコン酸化膜４４の一部の上まで延在している。
また、電極パッド基台４２の上表面の上、およびチャネル３８内の電極パッド基台４２の側面上の第１シリコン酸化膜４４とチャネル３８底部の第１シリコン酸化膜４４の一部の表面上には、例えばＳｉＯ２で形成された第２シリコン酸化膜４８が配設されている。
ｐ側電極４６の表面上にはｐ側電極４６と密着してパッド電極５０が配設されている。このパッド電極５０は、両側のチャネル３８内部のｐ側電極４６、第１シリコン酸化膜４４、およに第２シリコン酸化膜４８の上に配設され、さらに電極パッド基台４２の上表面に配設されている第２シリコン酸化膜４８の上にまで延在している。
さらにｎ−ＧａＮ基板１２の裏面には、真空蒸着法によりＴｉおよびＡｕ膜を順次積層することにより形成されたｎ側電極５２が配設されている。
【００１８】
このＬＤ１０においては、ｎ型不純物としてシリコン（Ｓｉ）が、ｐ型不純物としてはマグネシウム（Ｍｇ）がドープされている。
ｎ−ＧａＮ基板１２は層厚が５００−７００ｎｍ程度である。またバッファ層１４は層厚が１μｍ程度である。第１ｎ−クラッド層１６は層厚が４００ｎｍ程度で、例えばｎ−Ａｌ０．０７Ｇａ０．９３Ｎにより形成され、第２ｎ−クラッド層１８は層厚が１０００ｎｍ程度で、例えばｎ−Ａｌ０．０４５Ｇａ０．９５５Ｎにより形成され、第３ｎ−クラッド層２０は層厚が３００ｎｍ程度で、例えばｎ−Ａｌ０．０１５Ｇａ０．９８５Ｎ層により形成される。
ｎ側光ガイド層２２の層厚は、例えば８０ｎｍである。ｎ側ＳＣＨ層２４は膜厚は３０ｎｍでｉ−Ｉｎ０．０２Ｇａ０．９８Ｎにより形成される。
【００１９】
活性層２６は、ｎ側ＳＣＨ層２４に接して配設されたｉ−Ｉｎ０．１２Ｇａ０．８８Ｎからなる層厚が５ｎｍのウエル層２６ａとウエル層２６ａの上に配設されたｉ−Ｉｎ０．０２Ｇａ０．９８Ｎのからなる層厚が８ｎｍのバリア層２６ｂとこのバリア層２６ｂの上に配設されたｉ−Ｉｎ０．１２Ｇａ０．８８Ｎからなる層厚が５ｎｍのウエル層２６ｃとから構成される二重量子井戸構造である。
活性層２６のウエル層２６ｃの上に、これと接して配設されたｐ側ＳＣＨ層２８は膜厚は３０ｎｍで、ｉ−Ｉｎ０．０２Ｇａ０．９８Ｎにより形成される。
電子障壁層３０は層厚が２０ｎｍ程度で、ｐ−Ａｌ０．２Ｇａ０．８Ｎにより形成される。ｐ側光ガイド層３２は層厚が１００ｎｍ、ｐ−クラッド層３４は層厚が５００ｎｍ程度でｐ−Ａｌ０．０７Ｇａ０．９３Ｎにより形成され、コンタクト層３６の層厚は２０ｎｍである。
【００２０】
図２は、図１のＩＩ−ＩＩ断面におけるＬＤの断面図である。
図２において、矢印は出射光を示す。半導体積層構造５５はＧａＮ基板１２からコンタクト層３６を含む半導体層で形成されている。この実施の形態におけるＬＤ１０においては、窓構造５６は半導体積層構造５５の出射側の劈開端面５８上に配設されたＳｉＯ２膜６０と相互拡散層６２とから構成されている。相互拡散層６２は劈開端面５８近傍のＳｉＯ２膜６０と半導体積層構造５５とに形成されている。ＳｉＯ２膜６０側の相互拡散層６２ａにはＧａが吸収されるるとともに、半導体積層構造５５側の相互拡散層６２ｂにはＧａ空孔が形成され、活性層２６の量子井戸構造が無秩序化された窓領域になっている。
なお、この実施の形態では、ＬＤ１０にＳｉＯ２膜６０が被覆膜として残されているが、ＳｉＯ２膜６０を除去し新たに被覆膜を形成しても良い。またＳｉＯ２膜６０を被覆膜の一部として残し、この上にさらに被覆膜を形成しても良い。
【００２１】
次にＬＤ１０の製造方法について説明する。
図３〜図１７はこの発明に係るＬＤの製造方法の各製造工程を示すＬＤの断面図もしくは一部断面図である。図３〜図１５は図１と同じ断面における断面図であり、図１６及び図１７は図２と同じ断面における断面図である。
またこの製造工程の一部、すなわち図４〜図１５の各図に対応する製造工程において、ｎ−ＧａＮ基板１２とこの上に順次積層されたｐ側光ガイド層３２までの各層に関しては特に変化がないので、これらの層は図４〜図１５の各図から省略され、ｐ側光ガイド層３２の一部を含むそれより上層の各層について断面が示されている。
まず図３を参照し、予めサーマルクリーニングなどにより表面を洗浄したＧａＮ基板１２上に有機金属化学気相成長法（以下、ＭＯＣＶＤ法という）により、例えば１０００℃の成長温度でバッファ層１４としてのｎ−ＧａＮ層を形成する。
次いで、第１ｎ−クラッド層１６としてのｎ−Ａｌ０．０７Ｇａ０．９３Ｎ層、第２ｎ−クラッド層１８としてのｎ−Ａｌ０．０４５Ｇａ０．９５５Ｎ層、第３ｎ−クラッド層２０としてのｎ−Ａｌ０．０１５Ｇａ０．９８５Ｎ層、ｎ側光ガイド層２２としてのｉ−Ｉｎ０．０２Ｇａ０．９８Ｎ層、ｎ側ＳＣＨ層２４としてのｉ−Ｉｎ０．０２Ｇａ０．９８Ｎ層とが順次形成され、この上に活性層２６を構成するウエル層２６ａ（図示せず）としてのｉ−Ｉｎ０．１２Ｇａ０．８８Ｎ層とバリア層２６ｂ（図示せず）としてのｉ−Ｉｎ０．０２Ｇａ０．９８Ｎ層とウエル層２６ｃ（図示せず）としてのｉ−Ｉｎ０．１２Ｇａ０．８８Ｎ層とが順次形成される。
【００２２】
次いで活性層２６の上にｐ側ＳＣＨ層２８としてのｉ−Ｉｎ０．０２Ｇａ０．９８Ｎ層、電子障壁層３０としてのｐ−Ａｌ０．２Ｇａ０．８Ｎ層、ｐ側光ガイド層３２としてのｐ−Ａｌ０．２Ｇａ０．８Ｎ層７０、ｐ−クラッド層３４としてのｐ−Ａｌ０．０７Ｇａ０．９３Ｎ層７２、およびコンタクト層３６としてのｐ−ＧａＮ層７４が順次積層されたウエハが形成され、さらにｐ−ＧａＮ層７４の上にキャップ層としての金属キャップ層７５が積層される。金属キャップ層７５はＡｕまたはＣｒ等で形成される。
図３はこの工程の結果を示している。
なお金属キャップ層７５がｐ−ＧａＮ層７４と接する側に、ｐ−ＧａＮ層７４と密着性のよいＴｉ層を薄く設け、Ｔｉ層の上にＡｕまたはＣｒ等を積層する構成にしてもよい。
【００２３】
次に図４を参照して、金属キャップ層７５が積層された半導体積層構造全面に、レジストを塗布し、写真製版工程により、導波路リッジ４０の形状に対応した部分７６ａにレジストを残し、チャネル３８の形状に対応した部分７６ｂのレジストを除去した第１のレジストパターンとしてのレジストパターン７６を形成する。この工程の結果が図４である。この実施の形態では導波路リッジ４０の形状に対応した部分７６ａの幅は１．５μｍ、チャネル３８の形状に対応した部分７６ｂの幅は１０μｍである。
【００２４】
次に図５を参照して、レジストパターン７６をマスクとして金属キャップ層７５、ｐ−ＧａＮ層７４、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎ層７２のｐ−ＧａＮ層７４と接する側の一部をエッチングし、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎ層７２の一部を残して底部としたチャネル３８を形成する。
このエッチングは、例えばドライエッチングにより行い、金属キャップ層７５をドライエッチングし、その後ＲＩＥ（Reactive Ion Etching）により、ｐ−ＧａＮ層７４とｐ−Ａｌ０．０７Ｇａ０．９３Ｎ層７２のｐ−ＧａＮ層７４と接する側の一部をエッチングし、ｐ−Ａｌ０．０７Ｇａ０．９３Ｎ層７２の一部を残して底部としたチャネル３８を形成する。この場合のエッチング深さａはこの実施の形態では５００ｎｍ（０．５μｍ）に金属キャップ層７５の層厚を加えた程度である。チャネル３８を形成することにより、導波路リッジ４０および電極パッド基台４２が形成される。図５はこの工程の結果を示している。
【００２５】
次に図６を参照して、先のエッチングに使用したレジストパターン７６を有機溶剤等を用いて除去する。このときのチャネル３８の深さ、即ち導波路リッジ４０の高さはエッチング深さａに等しく、５００ｎｍ（０．５μｍ）に金属キャップ層７５の層厚を加えたものである。図６はこの工程の結果を示している。
次に、図７を参照して、ウエハ全面にＣＶＤ法、あるいは真空蒸着法、あるいはスパッタリング法等を使用し、例えば膜厚が０．２μｍの第１の絶縁膜としての第１シリコン酸化膜４４となるＳｉＯ２膜７８を形成する。ＳｉＯ２膜７８は導波路リッジ４０の上表面、チャネル３８の内部の表面、および電極パッド基台４２の上表面を覆う。図７はこの工程の結果を示している。
この場合の絶縁膜としてＳｉＯ２を使用しているが、ＳｉＯ２の他に、ＳｉＯｘ（０＜ｘ＜２）、ＳｉＮ、ＳｉＯＮ，ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＡｌＮ、ＺｒＯ２、Ｎｂ２Ｏ５などが使用できる。
【００２６】
次に図８を参照して、ウエハ全面にフォトレジストを塗布し、導波路リッジ４０の頂部及び電極パッド基台４２の頂部におけるレジスト膜の膜厚ｃよりもチャネル３８におけるレジスト膜の膜厚ｂが厚くなるようにレジスト膜８０を形成する。例えばｂ＝０．８μｍ程度、ｃ＝０．４μｍ程度になるようにレジスト膜８０を形成する。
図８においては、チャネル３８上のレジスト膜８０の表面が導波路リッジ４０の頂部及び電極パッド基台４２の頂部におけるレジスト膜８０の表面より凹んでいるように記載しているが、レジスト膜の表面が一様に平らに形成できれば、自ずとｂ＞ｃが満足される。
しかし図８に描くようにチャネル３８上のレジスト膜８０の表面が導波路リッジ４０の頂部及び電極パッド基台４２の頂部におけるレジスト膜８０の表面より凹んでいたとしても、ｂ＞ｃが満足されていれば、レジスト膜８０の表面の形状はどのようであってもかまわない。図８はこの工程の結果を示している。
【００２７】
次に図９を参照して、レジスト膜８０の表面から一様にレジストを除去し、チャネル３８のレジスト膜８０は残しながら導波路リッジ４０の頂部および電極パッド基台４２の頂部におけるレジスト膜８０を完全に除去し、導波路リッジ４０の頂部および電極パッド基台４２の頂部それぞれのＳｉＯ２膜７８を露呈させたレジストパターン８２を形成する。
例えばＯ２プラズマを用いたドライエッチングにより所定の厚さ分、即ち導波路リッジ４０の頂部および電極パッド基台４２の頂部のＳｉＯ２膜７８が完全に露呈し、しかもチャネル３８にレジスト膜８０の表面が金属キャップ層７５の上面よりも高く残る程度に、この実施の形態では例えば４００ｎｍ程度エッチングする。
なお、この実施の形態の場合レジスト膜８０の表面が金属キャップ層７５の上面よりも高く残る程度に、エッチングしている。しかしレジスト膜８０は、その表面が第２の半導体層の上面よりも高く残る程度、すなわちこの実施の形態では第２の半導体層としてｐ−クラッド層３４とコンタクト層３６とを含んでいるので、コンタクト層３６の上面よりも高く残る程度にエッチングすればよい。
レジスト膜８０は、チャネル３８におけるレジスト膜８０の膜厚が８００ｎｍ程度に、またに導波路リッジ４０の頂部および電極パッド基台４２の頂部のレジスト膜８０の膜厚が４００ｎｍ程度に形成されている。このためレジスト膜８０の表面から４００ｎｍ程度だけエッチングでレジストを除去すると、導波路リッジ４０の頂部および電極パッド基台４２の頂部のレジスト膜８０は除去され、ＳｉＯ２膜７８の上面が露呈されるとともに、チャネル３８におけるレジスト膜８０の表面はＳｉＯ２膜７８の膜厚の半分程度の高さ位置に形成されることになり、この残留したレジスト膜が第２のレジストパターンとしてのレジストパターン８２になる。
図９はこの工程の結果を示している。
【００２８】
次に図１０を参照して、レジストパターン８２をマスクとして、露呈したＳｉＯ２膜７８を表面から一様にエッチングし、チャネル３８の側面及び底部に形成したＳｉＯ２膜７８を残しつつ、導波路リッジ４０の頂部および電極パッド基台４２の頂部に形成されたＳｉＯ２膜７８を完全に除去する。導波路リッジ４０の頂部においてはＳｉＯ２膜７８に確実に開口部４４ａを形成する。
この場合のエッチングは、ＣＦ４等による反応性イオンエッチング法等のドライエッチングやバッファードフッ酸等によるウエットエッチング法を使用することができる。
この工程においてドライエッチングによりＳｉＯ２膜７８を除去するとき、金属キャップ層７５がコンタクト層３６としてのｐ−ＧａＮ層７４を覆っている。このためにドライエッチングによる損傷がｐ−ＧａＮ層７４に及ばない。従ってＬＤ１０として完成したときに、コンタクト層３６に損傷が発生していない。従ってドライエッチングによる損傷に起因するコンタクト抵抗の増加を抑制することができる。延いてはＬＤ１０の歩留まりを高くすることができる。図１０はこの工程の結果を示している。
【００２９】
次に図１１を参照して、レジストパターン８２を有機溶剤を用いたウエットエッチングにより、除去する。図１１はこの工程の結果を示している。
次に図１２を参照して、金属キャップ層７５をウエットエッチングにより除去する。金属キャップ層７５がＡｕを用いて形成されている場合には王水により、Ｃｒを用いて形成されている場合には塩酸により除去される。
またＴｉ層がコンタクト層３６と接する側に使用されている場合には、ＨＦ系のエッチング液で除去されるが、この場合はＳｉＯ２膜もエッチングされるので、Ｔｉ層の層厚を薄くしておくことが必要である。図１２はこの工程の結果を示している。
【００３０】
次に、図１３を参照して、導波路リッジ４０の頂部にｐ側電極４６を形成する。
まずウエハ全面にレジストを塗布し、写真製版工程により導波路リッジ４０の最上層であるｐ−ＧａＮ層７４の上表面、導波路リッジ４０の側壁およびチャネル３８底部の一部を開口したレジストパターン（図示せず）を形成し、このレジストパターン上にＰｔとＡｕの積層構造からなる電極層を、例えば真空蒸着法により成膜した後、レジスト膜とこのレジスト膜の上に形成された電極層とをリフトオフ法を用いて除去することにより、ｐ側電極４６を形成する。
導波路リッジ４０の頂部のｐ−ＧａＮ層７４の上表面はＳｉＯ２膜７８に覆われることなく全上表面を開口部４４ａにより露呈しているので、このｐ側電極４６とｐ−ＧａＮ層７４との接触面積は開口部４４ａの形成に際して減少することはない。
従って、ｐ側電極４６とｐ−ＧａＮ層７４との接触面積の減少に基づくコンタクト抵抗の増加を防止することができる。
またチャネル３８の両側面を被覆するＳｉＯ２膜７８の上端はｐ−ＧａＮ層７４の上表面から少し突出している。ｐ側電極４６はｐ−ＧａＮ層７４の上表面に密接し、この上表面からさらにＳｉＯ２膜７８の上端を挟み込むように覆い、導波路リッジ４０の側壁上のＳｉＯ２膜７８を経てチャネル３８底部のＳｉＯ２膜７８の一部の上まで延在するように形成される。図１３はこの工程の結果を示している。
【００３１】
次に、第２シリコン酸化膜４８を形成する。
図１４を参照して、まずウエハ全面にレジストを塗布し、写真製版工程によりｐ側電極４６上を除く部分、すなわち電極パッド基台４２上表面、およびチャネル３８内の電極パッド基台４２側面とチャネル３８底部の一部に開口を有するレジストパターン（図示せず）を形成し、ウエハ全面に厚みが１００ｎｍのＳｉＯ２膜を蒸着により形成し、リフトオフ法によりｐ側電極４６上に形成されたレジスト膜とこのレジスト膜の上に形成されたＳｉＯ２膜とを除去することにより、ＳｉＯ２膜で形成された第２シリコン酸化膜４８を形成する。図１４はこの工程の結果を示している。
この場合の絶縁膜としてはＳｉＯ２の他に、ＳｉＯｘ（０＜ｘ＜２）、ＳｉＮ、ＳｉＯＮ，ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＡｌＮ、ＺｒＯ２、Ｎｂ２Ｏ５などが使用できる。
【００３２】
次に図１５を参照して、ｐ側電極４６、チャネル３８及び第２シリコン酸化膜４８上に真空蒸着法によりＴｉ、Ｐｔ，及びＡｕからなる金属膜を積層し、パッド電極５０が形成される。図１５はこの工程の結果を示し、このように半導体光素子構造が形成される。
次に図１６を参照して、導波路と直交する方向の結晶面に沿って劈開し、所定の長さの導波路を有したＬＤ素子が横一列に並んだＬＤバーを形成する。劈開端面５８は光の出射側の端面である。この工程の結果が図１６に示されており、このＬＤバーの内の一つのＬＤ素子の導波路の長手方向に沿った断面が図１６に示されていることになる。
次に図１７を参照して、劈開端面５８にＣＶＤ、あるいはＥＣＲ、あるいは真空蒸着、あるいはスパッタリング、あるいはＭＢＥ等を使用し、例えば膜厚が０．２μｍの誘電体膜としてのＳｉＯ２膜６０を形成する。図１７はこの工程の結果を示している。
この場合の絶縁膜としてＳｉＯ２を使用しているが、ＳｉＯ２の他に、ＳｉＯＮｘ、ＴｉＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＺｒＯ２、ＳｉＯｘ（０＜ｘ＜２）などが使用できる。
【００３３】
次いで、ＳｉＯ２膜６０を形成したＬＤバーを、Ｎ２、Ｏ２雰囲気中、７５０℃で２分間、ＲＴＡ処理を行う。このＲＴＡ処理により劈開端面５８近傍のＳｉＯ２膜６０と半導体積層構造５５とに相互拡散層６２が形成される。劈開端面５８を介してＳｉＯ２膜６０にＧａが吸収されて相互拡散層６２ａが形成される。一方半導体積層構造５５側はＧａ空孔が形成され、さらに拡散し、相互拡散層６２ｂが形成される。この相互拡散層６２ｂにより活性層２６が無秩序化され、窓領域が形成される。
このあとＬＤバーが個々のＬＤチップに分割され、図１及び図２に示されたＬＤ１０が形成される。
図１８はこの発明に係るＬＤの製造方法の一製造工程を示すＬＤの断面図である。
図１８に示されるように、ＳｉＯ２膜６０の形成工程の前処理として、劈開端面５８にイオン照射やプラズマ照射を行ってもよい。図１８の矢印はイオン照射やプラズマ照射を示している。イオン照射やプラズマ照射により劈開端面５８にダメージを与え、ＲＴＡ処理の際の処理温度を低くすることができる。
【００３４】
このようなＬＤ１０の製造方法においては、劈開端面５８から直接にＧａ空孔を拡散することができるので、窓領域、すなわち相互拡散層６２ｂの厚みを薄くすることができる。これに伴って窓領域におけるＬＤ駆動中の発熱が少なくなり、ＣＯＤ耐性を高めることができる。
ＧａＮ系材料により形成されたＬＤの窓領域を劈開端面からの拡散により形成することの効果を赤色ＬＤとの対比においてさらに説明する。
窓領域を形成する方法として次の二つがある。
（１）ＬＤチップの表面（主としてｐ層側）から不純物（ＺｎやＳｉ）や欠陥（イオン注入やＩＦＶＤなど）を活性層まで拡散し活性層を無秩序化する
（２）ＬＤチップの劈開端面から不純物や欠陥を拡散させ直接に活性層を無秩序化する。
（１）の方法は、ウエハ状態で窓領域を形成することができるので生産性が良く、無秩序化によるバンドギャップの広がりを十分に確保することができるという利点がある。しかし活性層まで不純物や欠陥を拡散する必要があるために、欠陥や不純物の濃度をかなり高くしなければならない。欠陥や不純物の濃度が高くなるとフリーキャリア吸収が増加し、発熱の原因となるという欠点がある。また窓領域を形成する時に、転写プロセスの制限を大きく受けるために発熱源となる窓領域を小さくできないという欠点もある。
（２）の方法は、（１）の方法に比べて、無秩序化によるバンドギャップの広がりは小さく、また生産性も劣る。しかし直接に活性層に不純物や欠陥を拡散させることができるので欠陥や不純物の濃度を低くすることができると云う利点がある。劈開端面から不純物や欠陥を拡散させる方法は、主にＬＤの劈開端面に誘電体膜を形成し、熱処理する方法が用いられ簡易なプロセスで実行できる。
【００３５】
また窓領域においては、通常のＬＤの駆動中の熱の発生に加えて、不純物や欠陥による光の吸収があり、この吸収によって熱の発生がある。これらの発生熱による窓領域の温度が上昇し、この温度上昇に基づく熱エネルギーが、バンドギャップの縮小に寄与するので、この熱エネルギーによるバンドギャップの縮小分を考慮して、窓領域の不純物や欠陥の濃度を増加させることが必要となる。
例えばＧａＡｓ系材料やＩｎＰ系材料やＡｌＧａＩｎＰ系材料を用いたＬＤに関して述べれば、例えばＧａＡｓ，ＩｎＰ、およびＡｌＧａＩｎＰの熱伝導率はそれぞれ０．５５Ｗ／ｃｍ・Ｋ、０．６８Ｗ／ｃｍ・Ｋ、および０．０６７Ｗ／ｃｍ・Ｋで、比較的熱伝導率が低い。このために窓領域の不純物や欠陥による光吸収により発生する熱による窓領域の温度上昇は大きくなり、上述した方法（２）により窓構造を形成すれば、活性層のバンドギャップの広がりが十分得られず、窓構造は十分な機能を持ち得ない。
これに対して、ＧａＮ系材料、例えばＧａＮの熱伝導率は２  Ｗ／ｃｍ・Ｋで赤色ＬＤの場合よりも熱伝導率が高く、ＧａＮ系材料で形成されたＬＤ１０の場合には、窓領域の温度上昇が抑えられる。このため窓領域の温度上昇に基づく熱エネルギーが寄与するバンドギャップの縮小分が少なくなり、窓領域のバンドギャップの広がりが少なくても、窓構造は十分な機能を持ち得る。
このことは窓領域の不純物や欠陥の濃度が低くても、窓構造は十分な機能を持ち得ることを意味し、ＧａＮ系材料により形成されたＬＤに対しては上述した方法（２）により形成する窓領域が十分有効に機能することを意味する。
【００３６】
この実施の形態によるＬＤの製造方法においては、劈開端面５８にＳｉＯ２膜６０を形成し、ＲＴＡ処理によりＳｉＯ２膜６０にＧａが吸収され、一方半導体積層構造５５側はＧａ空孔が形成され、さらに拡散し、相互拡散層６２ｂが形成される。ＬＤ１０はこの相互拡散層６２ｂにより活性層２６が無秩序化された窓領域を有する。
このＬＤ１０の製造方法においては、劈開端面から直接にＧａ空孔を拡散させることができるの活性層までの拡散長が０であり、余分なＧａ空孔を必要としないのでＧａ空孔の濃度を低くすることができる。また転写プロセスの制約がないことから窓領域を小さくすることができ、窓領域の熱発生を少なく抑えることができる。延いてはＣＯＤ耐性の高いＧａＮ系ＬＤを簡単な工程により製造することができる。
【００３７】
以上のように、この発明に係る半導体光素子の製造方法は、ＧａＮ系の半導体基板上に、それぞれがＧａＮ系材料で形成された第１導電型の第１の半導体層、量子井戸構造を含む活性層、および第２導電型の第２の半導体層が順次積層された半導体積層構造を含む半導体ウエハを劈開し半導体積層構造の劈開面を露呈させる工程と、露呈した劈開面上に誘電体膜を形成し所定の熱処理に基づくＧａ空孔拡散により活性層の量子井戸構造を無秩序化する工程と、を含むもので、熱処理により誘電体膜中にＧａが拡散し、これによりＧａＮ系材料の半導体積層構造にＧａ空孔が拡散して活性層の量子井戸構造が無秩序化される。このため活性層は不純物によらないで無秩序化されるので、光の吸収が少ない窓構造を形成することができる。従ってＧａＮ系材料を使用した半導体光素子においてもＣＯＤを抑制するのに有効な窓構造を備えた半導体光素子を簡単な工程により製造することができる。
【産業上の利用可能性】
【００３８】
以上のように、この発明に係る半導体光素子の製造方法は、ＧａＮ系材料を使用した半導体光素子の製造方法に適している。
【図面の簡単な説明】
【００３９】
【図１】この発明の一実施の形態に係るＬＤの断面図である。
【図２】図１のＩＩ−ＩＩ断面におけるＬＤの断面図である。
【図３】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの断面図である。
【図４】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図５】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図６】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図７】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図８】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図９】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１０】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１１】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１２】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１３】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１４】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１５】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの一部断面図である。
【図１６】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの断面図である。
【図１７】この発明に係るＬＤの製造方法の各製造工程を示すＬＤの断面図である。
【図１８】この発明に係るＬＤの製造方法の一製造工程を示すＬＤの断面図である。
【符号の説明】
【００４０】
５５  半導体積層構造、    ５８  劈開端面、    ６０  ＳｉＯ２膜。
【図１】
2008235790.tif 000003
【図２】
2008235790.tif 000004
【図３】
2008235790.tif 000005
【図４】
2008235790.tif 000006
【図５】
2008235790.tif 000007
【図６】
2008235790.tif 000008
【図７】
2008235790.tif 000009
【図８】
2008235790.tif 000010
【図９】
2008235790.tif 000011
【図１０】
2008235790.tif 000012
【図１１】
2008235790.tif 000013
【図１２】
2008235790.tif 000014
【図１３】
2008235790.tif 000015
【図１４】
2008235790.tif 000016
【図１５】
2008235790.tif 000017
【図１６】
2008235790.tif 000018
【図１７】
2008235790.tif 000019
【図１８】
2008235790.tif 000020