(57)【要約】【課題】ＰＮ接合の太陽電池効果による配線の腐食及び再堆積を抑制する。【解決手段】半導体装置は、Ｐウェル１０３上に形成されたＮ型不純物拡散層１０６とＮウェル１０４上に形成されたＰ型不純物拡散層１０８とを電気的に接続するシェアードコンタクト１１１を備えている。【選択図】図６
2008021703.tif 000002
【特許請求の範囲】
【請求項１】
基板上に接合を生じるように隣接して形成された第１導電型半導体層及び第２導電型半導体層と、
前記第１導電型半導体層及び前記第２導電型半導体層における前記接合上に形成された素子分離領域と、
前記第１導電型半導体層、前記第２導電型半導体層及び前記素子分離領域を覆うように形成された第１の絶縁膜と、
前記第１導電型半導体層と前記第２導電型半導体層とを電気的に接続するように前記第１の絶縁膜中に形成されたシェアードコンタクトとを備えていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１導電型半導体層上に形成された第１の不純物層と、
前記第２導電型半導体層上に形成された第２の不純物層とをさらに備え、
前記第１の不純物層と前記第２の不純物層とは前記素子分離領域によって分離されており、
前記シェアードコンタクトは、前記第１の不純物層と前記第２の不純物層とを電気的に接続し且つ前記第１の不純物層と前記第２の不純物層との間の前記素子分離領域を跨ぐように形成されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１導電型半導体層上に形成された第１の不純物層と、
前記第２導電型半導体層上に形成された第２の不純物層と、
前記素子分離領域上に形成されたダミーゲート電極とをさらに備え、
前記第１の不純物層と前記第２の不純物層とは前記素子分離領域によって分離されており、
前記第１の絶縁膜は前記ダミーゲート電極を覆うように形成されており、
前記シェアードコンタクトとして、前記第１の不純物層と前記ダミーゲート電極の一端部とを電気的に接続する第１のシェアードコンタクトと、前記第２の不純物層と前記ダミーゲート電極の他端部とを電気的に接続する第２のシェアードコンタクトとが設けられていることを特徴とする半導体装置。
【請求項４】
請求項２又は３に記載の半導体装置において、
前記第１の不純物層は第２導電型の不純物層であり、
前記第２の不純物層は第１導電型の不純物層であることを特徴とする半導体装置。
【請求項５】
請求項２又は３に記載の半導体装置において、
前記第１の不純物層及び前記第２の不純物層はそれぞれ第１導電型の不純物層であることを特徴とする半導体装置。
【請求項６】
請求項２又は３に記載の半導体装置において、
前記第１の不純物層及び前記第２の不純物層はそれぞれ第２導電型の不純物層であることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置において、
前記第１導電型半導体層はＰウェルであることを特徴とする半導体装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体装置において、
前記第２導電型半導体層はＮウェルであることを特徴とする半導体装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体装置において、
前記第１導電型半導体層及び前記第２導電型半導体層の少なくとも一方の上にはシリサイド層が形成されており、
前記シェアードコンタクトは前記シリサイド層に接続されていることを特徴とする半導体装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体装置において、
前記第１導電型半導体層及び前記第２導電型半導体層の少なくとも一方の上に形成された第３の不純物層と、
前記第３の不純物層と電気的に接続するように前記第１の絶縁膜中に形成された第１のコンタクトと、
前記第１の絶縁膜の上に形成された第２の絶縁膜と、
前記第１のコンタクトと電気的に接続するように前記第２の絶縁膜中に形成された第２のコンタクトと、
前記第２のコンタクトと電気的に接続するように前記第２の絶縁膜上に形成された配線とをさらに備えていることを特徴とする半導体装置。
【請求項１１】
基板上に接合を生じるように第１導電型半導体層及び第２導電型半導体層を隣接して形成する工程（ａ）と、
前記第１導電型半導体層及び前記第２導電型半導体層における前記接合上に素子分離領域を形成する工程（ｂ）と、
前記第１導電型半導体層、前記第２導電型半導体層及び前記素子分離領域を覆うように第１の絶縁膜を形成する工程（ｃ）と、
前記第１導電型半導体層と前記第２導電型半導体層とを電気的に接続するように前記第１の絶縁膜中にシェアードコンタクトを形成する工程（ｄ）とを備えていることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第１導電型半導体層上に第１の不純物層を形成する工程（ｅ）と、前記第２導電型半導体層上に第２の不純物層を形成する工程（ｆ）とをさらに備え、
前記工程（ｄ）では、前記第１の不純物層と前記第２の不純物層とを電気的に接続し且つ前記第１の不純物層と前記第２の不純物層との間の前記素子分離領域を跨ぐように前記シェアードコンタクトを形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第１導電型半導体層上に第１の不純物層を形成する工程（ｅ）と、前記第２導電型半導体層上に第２の不純物層を形成する工程（ｆ）と、前記素子分離領域上にダミーゲート電極を形成する工程（ｇ）とをさらに備え、
前記工程（ｃ）では、前記ダミーゲート電極を覆うように前記第１の絶縁膜を形成し、
前記工程（ｄ）では、前記シェアードコンタクトとして、前記第１の不純物層と前記ダミーゲート電極の一端部とを電気的に接続する第１のシェアードコンタクトと、前記第２の不純物層と前記ダミーゲート電極の他端部とを電気的に接続する第２のシェアードコンタクトとを形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１〜１３のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第１導電型半導体層及び前記第２導電型半導体層の少なくとも一方の上に第３の不純物層を形成する工程（ｈ）をさらに備え、
前記工程（ｃ）では、前記第３の不純物を覆うように前記第１の絶縁膜を形成し、
前記工程（ｄ）では、前記第１の絶縁膜中に、前記第３の不純物層と電気的に接続する第１のコンタクトを形成することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記工程（ｄ）の後に、前記第１の絶縁膜の上に第２の絶縁膜を形成した後、前記第２の絶縁膜中に、前記第１のコンタクトと電気的に接続する第２のコンタクトを形成し、その後、前記第２の絶縁膜上に、前記第２のコンタクトと電気的に接続する配線を形成する工程（ｉ）をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１６】
基板上に接合を生じるように隣接して形成された第１導電型半導体層及び第２導電型半導体層と、
前記第１導電型半導体層及び前記第２導電型半導体層の上に形成された不純物層と、
前記不純物層上に形成されたシリサイド層とを備え、
前記シリサイド層は、前記第１導電型半導体層と前記第２導電型半導体層とを電気的に接続するように、前記接合を跨いで形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ＰＮ接合部の太陽電池効果による金属の腐食及び再堆積を防止する方法に関する。
【背景技術】
【０００２】
半導体プロセスにおいて、配線に用いられる金属、例えば銅の腐食及び再堆積は半導体装置の性能劣化や歩留まり低下に大きなインパクトを持つ。この金属の腐食及び再堆積については半導体プロセス中の様々な工程において発生する要因がある。
【０００３】
図２４は、従来の一般的な半導体装置の構造を示す断面図である。図２４に示す装置は、半導体基板３０１と、半導体基板３０１の一部分に設けられた絶縁膜からなる素子分離領域（ＳＴＩ：Shallow Trench Isolation）３０２と、半導体基板３０１のうち素子分離領域３０２によって互いに分離された領域３００ａ及び３００ｂにそれぞれ設けられたＰウェル３０３及びＮウェル３０４と、Ｐウェル３０３上に形成されたＮｃｈトランジスタのゲート電極３０５と、Ｎウェル３０４上に形成されたＰｃｈトランジスタのゲート電極３０６と、Ｐウェル３０３におけるＮｃｈトランジスタのゲート電極３０５の両側に設けられた拡散層（ソース・ドレイン）３０７と、Ｎウェル３０４におけるＰｃｈトランジスタのゲート電極３０６の両側に設けられた拡散層（ソース・ドレイン）３０８と、ゲート電極３０５及び３０６を覆うように半導体基板３０１上に設けられた絶縁膜３０９と、例示のデバイス（つまりＮｃｈトランジスタ及びＰｃｈトランジスタ）と他のデバイスとを接続するために絶縁膜３０９中に形成された複数のコンタクト３１０と、絶縁膜３０９上に設けられた絶縁膜３１１と、各コンタクト３１０と接続するように絶縁膜３１１中に形成された配線３１２とを備えている。尚、ゲート電極３０５及び３０６はそれぞれゲート絶縁膜３２１を介して半導体基板３０１上に形成されていると共に、ゲート電極３０５及び３０６のそれぞれの側面には絶縁性サイドウォール３２２が形成されている。
【０００４】
図２４に示す装置の製造プロセスにおいて、Ｐウェル３０３とＮウェル３０４との接合部は一般的にさまざまな段階で光に暴露される。そして、ＰＮ接合部への光の照射は、太陽電池効果（光電池効果）による金属の腐食及び再堆積を引き起こす。
【０００５】
図２５は、ＰＮ接合部における太陽電池効果による金属の腐食及び再堆積の概略を示す図である。図２５に示すように、半導体基板４１０におけるＰウェル４１１とＮウェル４１２との接合部４０１に光が照射すると、電子（ｅ）・正孔（ｈｏｌｅ）対が発生し、電子はＮウェル４１２へ正孔はＰウェル４１１へとそれぞれ拡散する。この電子と正孔との分離によってＰＮ接合部４０１において電圧降下が起きて光起電力が生じる。このとき、半導体基板４１０上の絶縁膜４１３中に、Ｐウェル４１１にコンタクト４０５を介して接続される銅配線４０２と、Ｎウェル４１２にコンタクト４０６を介して接続される銅配線４０３とが形成されていると、銅配線４０２と銅配線４０３との間に電位差が生じる。さらに、絶縁膜４１３上における銅配線４０２と銅配線４０３との間に電解質４０４が存在すると、銅配線４０２及び４０３を構成する銅に電気化学反応が生じる。すなわち、Ｐウェル４１１に接続された銅配線４０２においては酸化反応（Ｃｕ  →  Ｃｕ２＋  ＋  ２ｅ−  ）が起こり、銅は電解質４０４に溶解する。これにより、銅配線４０２の腐食が生じる。一方、Ｎウェル４１２に接続された銅配線４０３においては還元反応（Ｃｕ２＋  ＋  ２ｅ−  →  Ｃｕ）が起こり、銅の再堆積が生じる。以上のように、一方の配線では腐食が生じると同時に、他方の配線では再堆積が生じる。
【０００６】
半導体プロセス中において、上記のようなＰＮ接合の太陽電池効果による金属の腐食及び再堆積が生じる工程は多数存在する。例えば銅の化学機械研磨（chemical mechanical polishing ：ＣＭＰ）やＣＭＰ後の洗浄等においては各工程で用いられる化学溶液が上記電解質として作用する。また、配線が露出した状態で大気中でウェハを保存している際にも、大気中の湿気が上記電解質として作用して、金属の腐食及び再堆積が生じる。
【０００７】
尚、半導体製造設備に存在する一般的な光は、１．７〜４．０ｅＶの範囲の可視光領域のスペクトルを有する。従って、この光は、室温でのバンドギャップが高々１．２ｅＶ程度であるシリコンウェハに光起電力を容易に生じさせることができる。
【０００８】
以上に説明した、金属の腐食及び再堆積を抑制する技術として、特許文献１には光子防止層を形成することによってＰＮ接合部の光の照射を抑制する方法が開示されている。
【特許文献１】特開２００４−１７２６１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１の方法によると、新たに光子防止層を追加することによって、層間絶縁膜の埋め込みやコンタクトエッチング等のプロセス技術が複雑化すると共に工程数が増加するという問題がある。
【００１０】
前記に鑑み、本発明は、層間絶縁膜の構造を変えることなく、また、工程の増加なく、ＰＮ接合の光起電力による配線の腐食及び再堆積を抑制することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明に係る半導体装置は、基板上に接合を生じるように隣接して形成された第１導電型半導体層及び第２導電型半導体層と、前記第１導電型半導体層及び前記第２導電型半導体層における前記接合上に形成された素子分離領域と、前記第１導電型半導体層、前記第２導電型半導体層及び前記素子分離領域を覆うように形成された第１の絶縁膜と、前記第１導電型半導体層と前記第２導電型半導体層とを電気的に接続するように前記第１の絶縁膜中に形成されたシェアードコンタクトとを備えている。
【００１２】
本発明の半導体装置によると、第１導電型半導体層と第２導電型半導体層とを電気的に接続するシェアードコンタクト（以下、本発明のシェアードコンタクトと称する）を備えているため、次のような効果が得られる。すなわち、各ウェルつまり第１導電型半導体層及び第２導電型半導体層のそれぞれと電気的に接続される配線を構成する金属の腐食及び再堆積は、ウェル間のＰＮ接合部に生じた光起電力により各ウェルが帯電することによって生じるが、本発明の半導体装置においては本発明のシェアードコンタクトによりウェル間を電気的に接続している。そして、これにより構成される回路（以下、本発明の回路と称する）の抵抗は、半導体プロセス中において上記配線間に存在する電解質（スラリーや洗浄液等）の抵抗と比べて低いので、太陽電池効果により生じる電流は本発明の回路を経由して流れる。従って、太陽電池効果によりＰＮ接合部において電荷が発生しても、各ウェルに電気的に接続される配線が帯電することを防止できるので、配線金属の腐食及び再堆積の発生を防止することができる。
【００１３】
本発明の半導体装置において、前記第１導電型半導体層上に形成された第１の不純物層と、前記第２導電型半導体層上に形成された第２の不純物層とをさらに備え、前記第１の不純物層と前記第２の不純物層とは前記素子分離領域によって分離されており、前記シェアードコンタクトは、前記第１の不純物層と前記第２の不純物層とを電気的に接続し且つ前記第１の不純物層と前記第２の不純物層との間の前記素子分離領域を跨ぐように形成されていてもよい。
【００１４】
このようにすると、本発明のシェアードコンタクトを、例えばソース・ドレインと接続するコンタクトと同じ工程で形成できるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。
【００１５】
本発明の半導体装置において、前記第１導電型半導体層上に形成された第１の不純物層と、前記第２導電型半導体層上に形成された第２の不純物層と、前記素子分離領域上に形成されたダミーゲート電極とをさらに備え、前記第１の不純物層と前記第２の不純物層とは前記素子分離領域によって分離されており、前記第１の絶縁膜は前記ダミーゲート電極を覆うように形成されており、前記シェアードコンタクトとして、前記第１の不純物層と前記ダミーゲート電極の一端部とを電気的に接続する第１のシェアードコンタクトと、前記第２の不純物層と前記ダミーゲート電極の他端部とを電気的に接続する第２のシェアードコンタクトとが設けられていてもよい。
【００１６】
このようにすると、本発明のシェアードコンタクトとダミーゲート電極（以下、本発明のダミーゲート電極と称する）とによって第１導電型半導体層と第２導電型半導体層とを電気的に接続することができるため、上記効果を奏することができる。また、本発明のダミーゲート電極を、例えばトランジスタのゲート電極と同じ工程で形成できると共に、本発明のシェアードコンタクトを、例えばソース・ドレインと接続するコンタクトと同じ工程で形成できるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。さらに、第１の不純物層と第２の不純物層との間の距離が長い場合にも、言い換えると、素子分離領域の幅が大きい場合にも、本発明のダミーゲート電極を用いてウェル間を容易に電気的に接続することができる。
【００１７】
尚、本願において、ダミーゲート電極は、ゲート電極と同一材料（つまり同一工程）で形成されているが、ゲート電極とは電気的に接続されていない（つまりトランジスタを構成しない）ものとする。
【００１８】
本発明の半導体装置において、前記第１導電型半導体層上に形成された第１の不純物層と、前記第２導電型半導体層上に形成された第２の不純物層とをさらに備えている場合、前記第１の不純物層は第２導電型の不純物層であり、前記第２の不純物層は第１導電型の不純物層であってもよい。或いは、前記第１の不純物層及び前記第２の不純物層はそれぞれ第１導電型の不純物層であってもよい。或いは、前記第１の不純物層及び前記第２の不純物層はそれぞれ第２導電型の不純物層であってもよい。
【００１９】
本発明の半導体装置において、前記第１導電型半導体層はＰウェルであり、前記第２導電型半導体層はＮウェルであってもよい。
【００２０】
本発明の半導体装置において、前記第１導電型半導体層及び前記第２導電型半導体層の少なくとも一方の上にはシリサイド層が形成されており、前記シェアードコンタクトは前記シリサイド層に接続されていてもよい。
【００２１】
本発明の半導体装置において、前記第１導電型半導体層及び前記第２導電型半導体層の少なくとも一方の上に形成された第３の不純物層と、前記第３の不純物層と電気的に接続するように前記第１の絶縁膜中に形成された第１のコンタクトと、前記第１の絶縁膜の上に形成された第２の絶縁膜と、前記第１のコンタクトと電気的に接続するように前記第２の絶縁膜中に形成された第２のコンタクトと、前記第２のコンタクトと電気的に接続するように前記第２の絶縁膜上に形成された配線とをさらに備えていてもよい。
【００２２】
本発明に係る半導体装置の製造方法は、基板上に接合を生じるように第１導電型半導体層及び第２導電型半導体層を隣接して形成する工程（ａ）と、前記第１導電型半導体層及び前記第２導電型半導体層における前記接合上に素子分離領域を形成する工程（ｂ）と、前記第１導電型半導体層、前記第２導電型半導体層及び前記素子分離領域を覆うように第１の絶縁膜を形成する工程（ｃ）と、前記第１導電型半導体層と前記第２導電型半導体層とを電気的に接続するように前記第１の絶縁膜中にシェアードコンタクトを形成する工程（ｄ）とを備えている。
【００２３】
本発明の半導体装置の製造方法によると、上記本発明の半導体装置を製造することができるため、上記本発明の半導体装置と同様の効果を奏する。
【００２４】
尚、本発明の半導体装置の製造方法において、工程（ｂ）の実施タイミングは特に限定されるものではなく、例えば工程（ａ）よりも前に行ってもよい。
【００２５】
本発明の半導体装置の製造方法において、前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第１導電型半導体層上に第１の不純物層を形成する工程（ｅ）と、前記第２導電型半導体層上に第２の不純物層を形成する工程（ｆ）とをさらに備え、前記工程（ｄ）では、前記第１の不純物層と前記第２の不純物層とを電気的に接続し且つ前記第１の不純物層と前記第２の不純物層との間の前記素子分離領域を跨ぐように前記シェアードコンタクトを形成してもよい。
【００２６】
このようにすると、本発明のシェアードコンタクトを、トランジスタと配線とを接続するためのコンタクトと同じ工程で形成できるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。
【００２７】
本発明の半導体装置の製造方法において、前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第１導電型半導体層上に第１の不純物層を形成する工程（ｅ）と、前記第２導電型半導体層上に第２の不純物層を形成する工程（ｆ）と、前記素子分離領域上にダミーゲート電極を形成する工程（ｇ）とをさらに備え、前記工程（ｃ）では、前記ダミーゲート電極を覆うように前記第１の絶縁膜を形成し、前記工程（ｄ）では、前記シェアードコンタクトとして、前記第１の不純物層と前記ダミーゲート電極の一端部とを電気的に接続する第１のシェアードコンタクトと、前記第２の不純物層と前記ダミーゲート電極の他端部とを電気的に接続する第２のシェアードコンタクトとを形成してもよい。
【００２８】
このようにすると、本発明のダミーゲート電極を、トランジスタのゲート電極と同じ工程で形成できると共に、本発明のシェアードコンタクトを、トランジスタと配線とを接続するためのコンタクトと同じ工程で形成できるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。ここで、工程（ｇ）の実施タイミングについては工程（ｂ）の後で工程（ｃ）の前であれば特に限定されるものではなく、例えば工程（ｅ）及び（ｆ）よりも前に行ってもよい。
【００２９】
本発明の半導体装置の製造方法において、前記工程（ｂ）の後で前記工程（ｃ）の前に、前記第１導電型半導体層及び前記第２導電型半導体層の少なくとも一方の上に第３の不純物層を形成する工程（ｈ）をさらに備え、前記工程（ｃ）では、前記第３の不純物を覆うように前記第１の絶縁膜を形成し、前記工程（ｄ）では、前記第１の絶縁膜中に、前記第３の不純物層と電気的に接続する第１のコンタクトを形成してもよい。この場合、前記工程（ｄ）の後に、前記第１の絶縁膜の上に第２の絶縁膜を形成した後、前記第２の絶縁膜中に、前記第１のコンタクトと電気的に接続する第２のコンタクトを形成し、その後、前記第２の絶縁膜上に、前記第２のコンタクトと電気的に接続する配線を形成する工程（ｉ）をさらに備えていてもよい。
【００３０】
本発明に係る他の半導体装置は、基板上に接合を生じるように隣接して形成された第１導電型半導体層及び第２導電型半導体層と、前記第１導電型半導体層及び前記第２導電型半導体層の上に形成された不純物層と、前記不純物層上に形成されたシリサイド層とを備え、前記シリサイド層は、前記第１導電型半導体層と前記第２導電型半導体層とを電気的に接続するように、前記接合を跨いで形成されている。
【００３１】
本発明の他の半導体装置によると、第１導電型半導体層と第２導電型半導体層とを電気的に接続するシリサイド層（以下、本発明のシリサイド層と称する）を備えているため、次のような効果が得られる。すなわち、各ウェルつまり第１導電型半導体層及び第２導電型半導体層のそれぞれと電気的に接続される配線を構成する金属の腐食及び再堆積は、ウェル間のＰＮ接合部に生じた光起電力により各ウェルが帯電することによって生じるが、本発明の半導体装置においては本発明のシリサイド層によりウェル間を電気的に接続している。そして、これにより構成される回路（以下、本発明の回路と称する）の抵抗は、半導体プロセス中において上記配線間に存在する電解質（スラリーや洗浄液等）の抵抗と比べて低いので、太陽電池効果により生じる電流は本発明の回路を経由して流れる。従って、太陽電池効果によりＰＮ接合部において電荷が発生しても、各ウェルに電気的に接続される配線が帯電することを防止できるので、配線金属の腐食及び再堆積の発生を防止することができる。
【発明の効果】
【００３２】
本発明によると、層間絶縁膜の構造を変えることなく、また、工程の増加なく、ＰＮ接合の光起電力による配線の腐食及び再堆積を抑制することができる。
【発明を実施するための最良の形態】
【００３３】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１〜図６は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００３４】
まず、図１に示すように、半導体基板１０１の上に絶縁膜からなる素子分離領域（具体的にはＳＴＩ）１０２（１０２ａ、１０２ｂ、１０２ｃ）を形成し、それによって第１の領域１００ａ及び第２の領域１００ｂ並びに第３の領域１００ｃ及び第４の領域１００ｄを形成する。本実施形態では、第１の領域１００ａと第２の領域１００ｂとの間に、第１の領域１００ａ及び第２の領域１００ｂよりも領域幅の狭い第３の領域１００ｃ及び第４の領域１００ｄを設ける。そして、素子分離領域１０２ａは、素子分離領域１０２ｂ及び素子分離領域１０２ｃよりも分離幅が狭く、素子分離領域１０２ｂと素子分離領域１０２ｃとの間に形成されている。すなわち、第３の領域１００ｃと第４の領域１００ｄとの間には素子分離領域１０２ａが設けられており、第１の領域１００ａと第３の領域１００ｃとの間には素子分離領域１０２ｂが設けられており、第２の領域１００ｂと第４の領域１００ｄとの間には素子分離領域１０２ｃが設けられている。従って、第３の領域１００ｃは、素子分離領域１０２ａ及び１０２ｂによって区画されており、第４の領域１００ｄは、素子分離領域１０２ａ及び１０２ｃによって区画されている。
【００３５】
次に、図２に示すように、第１の領域１００ａ及び第３の領域１００ｃに例えばボロン（Ｂ）などのＰ型不純物を、例えば加速電圧２００ＫｅＶ、ドーズ量１×１０１３ｃｍ−２の条件で注入する。さらに、第１の領域１００ａ及び第３の領域１００ｃに例えばＢなどのＰ型不純物を、例えば加速電圧１００ｅＶ、ドーズ量１×１０１３ｃｍ−２の条件で注入する。これにより、第１の領域１００ａ及び第３の領域１００ｃに、素子分離領域１０２よりも接合深さの深いＰウェル１０３が形成される。このとき、Ｐウェル１０３は、半導体基板１０１における素子分離領域１０２ｂの下側及び素子分離領域１０２ａの一部分の下側にも形成される。次に、第２の領域１００ｂ及び第４の領域１００ｄに例えばリン（Ｐ）などのＮ型不純物を、例えば加速電圧４００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入する。さらに、第２の領域１００ｂ及び第４の領域１００ｄに例えばＰなどのＮ型不純物を、例えば加速電圧２００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入する。これにより、第２の領域１００ｂ及び第４の領域１００ｄに、素子分離領域１０２よりも接合深さの深いＮウェル１０４が形成される。このとき、Ｎウェル１０４は、半導体基板１０１における素子分離領域１０２ｃの下側及び素子分離領域１０２ａの一部分の下側にも形成される。次に、例えば８５０℃程度の温度で３０秒間程度の短時間アニールを行うことにより、イオン注入により導入された不純物を活性化させる。これにより、Ｐウェル１０３とＮウェル１０４とは、素子分離領域１０２ａの下方においてＰＮ接合を生じる。
【００３６】
次に、図３に示すように、第１の領域１００ａ及び第３の領域１００ｃに、例えばＡｓなどのＮ型不純物を例えば加速電圧３０ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で注入し、続いて、例えばＰなどのＮ型不純物を例えば加速電圧１０ＫｅＶ、ドーズ量１×１０１５ｃｍ−２の条件で注入する。これにより、第１の領域１００ａのＰウェル１０３上にＮ型不純物拡散層１０５が形成されると同時に、第３の領域１００ｃのＰウェル１０３上にＮ型不純物拡散層１０６が形成される。
【００３７】
次に、図３に示すように、第２の領域１００ｂ及び第４の領域１００ｄに、例えばＢなどのＰ型不純物を例えば加速電圧２ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で注入する。これにより、第２の領域１００ｂのＮウェル１０４上にＰ型不純物拡散層１０７が形成されると同時に、第４の領域１００ｄのＮウェル１０４上にＰ型不純物拡散層１０８が形成される。
【００３８】
尚、不純物拡散層１０５〜１０８のそれぞれは素子分離領域１０２によって分離されている。
【００３９】
次に、例えば１０００℃程度の温度で２秒間程度の短時間アニールを行うことにより、イオン注入により導入された不純物を活性化させる。
【００４０】
次に、図４に示すように、不純物拡散層１０５〜１０８の表面部にシリサイド層１２０を形成した後、半導体基板１０１上に絶縁膜１０９を形成する。
【００４１】
次に、図５に示すように、絶縁膜１０９に、Ｎ型不純物拡散層１０５及びＰ型不純物拡散層１０７のそれぞれと配線とを電気的に接続するための複数のホールを形成すると共に、Ｎ型不純物拡散層１０６及びＰ型不純物拡散層１０８のそれぞれの一部分の上に１つのホール（Ｎ型不純物拡散層１０６とＰ型不純物拡散層１０８とを電気的に接続するための１つのホール）を形成する。上記複数のホール及び１つのホールは、各不純物拡散層上に形成されているシリサイド層１２０に達するように絶縁膜１０９を貫通して形成されている。その後、上記各ホールに金属などの導電材料、例えばタングステンを埋め込むことにより、複数のコンタクト１１０及び１つのシェアードコンタクト１１１を形成する。シェアードコンタクト１１１は、Ｎ型不純物拡散層１０６とＰ型不純物拡散層１０８との間の素子分離領域１０２を跨ぐように形成される。
【００４２】
次に、図６に示すように、絶縁膜１０９の上に絶縁膜１１２を形成した後、絶縁膜１１２における配線となる領域をエッチングによって除去し、それにより形成された凹部を含む絶縁膜１１２の上に全面に亘って金属膜、例えば銅膜を堆積する。その後、上記凹部からはみ出た銅膜を例えばＣＭＰにより研磨して除去することによって、各コンタクト１１０を介してＮ型不純物拡散層１０５及びＰ型不純物拡散層１０７のそれぞれと電気的に接続する配線１１３を形成する。このとき、シェアードコンタクト１１１上には配線が形成されず、シェアードコンタクト１１１は絶縁膜１１２によって覆われたままである。
【００４３】
図７は、本実施形態の半導体装置の平面構成を示す図である。尚、図６は、図７のＡ−Ａ’線の断面図である。尚、図７においては、簡単のため、素子分離領域１０２、絶縁膜１０９、絶縁膜１１２、配線１１３及びシリサイド層１２０の図示を省略している。また、図７に示すように、Ｎ型不純物拡散層１０５はＮｃｈトランジスタのソース領域又はドレイン領域となり、Ｐウェル１０３におけるＮｃｈトランジスタのゲート電極１２１の両側に設けられている。さらに、Ｐ型不純物拡散層１０７はＰｃｈトランジスタのソース領域又はドレイン領域となり、Ｎウェル１０３におけるＰｃｈトランジスタのゲート電極１２２の両側に設けられている。
【００４４】
以上に説明した製造方法によって製造された本実施形態の半導体装置は、Ｐウェル１０３上に形成されたＮ型不純物拡散層１０６とＮウェル１０４上に形成されたＰ型不純物拡散層１０８とを電気的に接続するシェアードコンタクト１１１を備えていることを特徴とし、それによって次のような効果が得られる。すなわち、各ウェルと電気的に接続される配線を構成する金属の腐食及び再堆積は、ウェル間のＰＮ接合部に生じた光起電力により各ウェルが帯電することによって生じるが、第１の実施形態によると、シェアードコンタクト１１１によりＰウェル１０３とＮウェル１０４とを電気的に接続している。そして、これにより構成される回路（以下、本発明の回路と称する）の抵抗は、半導体プロセス中において配線間に存在する電解質（スラリーや洗浄液等）の抵抗と比べて低いので、太陽電池効果により生じる電流は本発明の回路を経由して流れる。従って、太陽電池効果によりＰＮ接合部において電荷が発生しても、Ｐウェル１０３及びＮウェル１０４に電気的に接続される配線１１３が帯電することを防止できるので、配線１１３を構成する金属の腐食及び再堆積の発生を防止することができる。
【００４５】
また、第１の実施形態によると、第３の領域１００ｃ及び第４の領域１００ｄの不純物拡散層１０６及び１０８は、トランジスタのソース・ドレインとなる不純物拡散層１０５及び１０７と同じ工程で形成可能であり、シェアードコンタクト１１１は、トランジスタのソース・ドレインと接続するコンタクト１１０と同じ工程で形成可能であるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。
【００４６】
また、第１の実施形態によると、コンタクト１１０の形成工程と同時に行われるシェアードコンタクト１１１の形成工程においてウェル間を接続する素子を形成しているため、コンタクト１１０間に存在する電解質の作用と太陽電池効果とによってコンタクト１１０を構成する金属の腐食及び再堆積が発生することを防止することができる。
【００４７】
ところで、一般的に回路動作させる場合、Ｎウェルに正バイアスが印加される。そうすると、第１の実施形態の半導体装置を回路動作させる場合、上記本発明の回路には必ず逆バイアスが印加されたダイオード（つまりＰウェル１０３とＮ型不純物拡散層１０６とからなるダイオード、及びＮウェル１０４とＰ型不純物拡散層１０８とからなるダイオード）が存在することになり、上記本発明の回路は通常のデバイス動作に影響を及ぼさないことになる。すなわち、本発明の回路は、半導体プロセス中に生じた太陽電池効果による腐食及び再堆積を抑制する動作には寄与するが、デバイス動作には寄与しない。
【００４８】
尚、第１の実施形態において、Ｐウェル１０３上にＮ型不純物拡散層１０６を形成すると共にＮウェル１０４上にＰ型不純物拡散層１０８を形成し、シェアードコンタクト１１１によってＮ型不純物拡散層１０６とＰ型不純物拡散層１０８とを電気的に接続した。しかし、これに代えて、Ｐウェル１０３上にはＮ型不純物拡散層１０６を形成するが、Ｎウェル１０４上にはＰ型不純物拡散層１０８に代えてＮ型不純物拡散層を形成し、シェアードコンタクト１１１によってＮ型不純物拡散層１０６とＮウェル１０４上のＮ型不純物拡散層とを電気的に接続しても、本実施形態と同様の効果が得られる。或いは、Ｐウェル１０３上にはＮ型不純物拡散層１０６に代えてＰ型不純物拡散層を形成し、Ｎウェル１０４上にはＰ型不純物拡散層１０８を形成し、シェアードコンタクト１１１によってＰウェル１０３上のＰ型不純物拡散層とＰ型不純物拡散層１０８とを電気的に接続しても、本実施形態と同様の効果が得られる。
【００４９】
また、第１の実施形態において、Ｎ型不純物拡散層１０６及びＰ型不純物拡散層１０８並びに両者を接続するシェアードコンタクト１１１の配置位置は、Ｐウェル１０３とＮウェル１０４との境界領域であれば、特に限定されるものではない。すなわち、Ｐウェル１０３とＮウェル１０４とをブリッジするようにシェアードコンタクト１１１が配置されていれば、シェアードコンタクト１１１の配置位置は特に限定されるものではない。
【００５０】
また、第１の実施形態において、シェアードコンタクト１１１に代えて、Ｎ型不純物拡散層１０６とシリサイド層１２０を介して接続するコンタクトと、Ｐ型不純物拡散層１０８とシリサイド層１２０を介して接続するコンタクトとを別個に形成し、両コンタクトを配線によって電気的に接続してもよい。
【００５１】
（第１の実施形態の変形例）
以下、本発明の第１の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図８は、第１の実施形態の変形例に係る半導体装置の断面図である。尚、図８において、図１〜図７に示す第１の実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略する。
【００５２】
図８に示すように、本変形例が第１の実施形態と異なっている点は、コンタクト（以下、第１のコンタクトと称する）１１０及びシェアードコンタクト１１１が形成される絶縁膜１０９と配線１１３が形成される絶縁膜１１２との間に絶縁膜１１４が形成されていること、及び、絶縁膜１１４中に第１のコンタクト１１０と配線１１３とを電気的に接続する第２のコンタクト１１５が形成されていることである。
【００５３】
すなわち、本変形例においては、シェアードコンタクト１１１は第１のコンタクト１１０と同一層に形成される。従って、本変形例によると、第１の実施形態と同様の効果に加えて、本発明の素子に影響されることなく、言い換えると、シェアードコンタクト１１１の配置位置に影響されることなく、配線１１３をレイアウトすることができるという効果が得られる。具体的には、変形例においては、例えばシェアードコンタクト１１１の配置位置の上方に、配線１１３を形成することが可能である。
【００５４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図９〜図１４は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００５５】
まず、図９に示すように、半導体基板２０１の上に絶縁膜からなる素子分離領域（具体的にはＳＴＩ）２０２（２０２ａ、２０２ｂ、２０２ｃ）を形成し、それによって第１の領域２００ａ及び第２の領域２００ｂ並びに第３の領域２００ｃ及び第４の領域２００ｄを形成する。本実施形態では、第１の領域２００ａと第２の領域２００ｂとの間に、第１の領域２００ａ及び第２の領域２００ｂよりも領域幅の狭い第３の領域２００ｃ及び第４の領域２００ｄを設ける。そして、素子分離領域２０２ａは、素子分離領域２０２ｂ及び素子分離領域２０２ｃよりも分離幅が広く、素子分離領域２０２ｂと素子分離領域２０２ｃとの間に形成されている。すなわち、第３の領域２００ｃと第４の領域２００ｄとの間には素子分離領域２０２ａが設けられており、第１の領域２００ａと第３の領域２００ｃとの間には素子分離領域２０２ｂが設けられており、第２の領域２００ｂと第４の領域２００ｄとの間には素子分離領域２０２ｃが設けられている。従って、第３の領域２００ｃは、素子分離領域２０２ａ及び２０２ｂによって区画されており、第４の領域２００ｄは、素子分離領域２０２ａ及び２０２ｃによって区画されている。
【００５６】
次に、図９に示すように、第１の領域２００ａ及び第３の領域２００ｃに例えばＢなどのＰ型不純物を、例えば加速電圧２００ＫｅＶ、ドーズ量１×１０１３ｃｍ−２の条件で注入する。さらに、第１の領域２００ａ及び第３の領域２００ｃに例えばＢなどのＰ型不純物を、例えば加速電圧１００ｅＶ、ドーズ量１×１０１３ｃｍ−２の条件で注入する。これにより、第１の領域２００ａ及び第３の領域２００ｃに、素子分離領域２０２よりも接合深さの深いＰウェル２０３が形成される。このとき、Ｐウェル２０３は、半導体基板２０１における素子分離領域２０２ｂの下側及び素子分離領域２０２ａの一部分の下側にも形成される。次に、第２の領域２００ｂ及び第４の領域２００ｄに例えばＰなどのＮ型不純物を、例えば加速電圧４００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入する。さらに、第２の領域２００ｂ及び第４の領域２００ｄに例えばＰなどのＮ型不純物を、例えば加速電圧２００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入する。これにより、第２の領域２００ｂ及び第４の領域２００ｄに、素子分離領域２０２よりも接合深さの深いＮウェル２０４が形成される。このとき、Ｎウェル２０４は、半導体基板２０１における素子分離領域２０２ｃの下側及び素子分離領域２０２ａの一部分の下側にも形成される。次に、例えば８５０℃程度の温度で３０秒間程度の短時間アニールを行うことにより、イオン注入により導入された不純物を活性化させる。これにより、Ｐウェル２０３とＮウェル２０４とは素子分離領域２０２ａの下方においてＰＮ接合を生じる。
【００５７】
次に、図９に示すように、半導体基板２０１の上に、例えば厚さ２ｎｍのシリコン酸化膜２０５と、例えば厚さ１２０ｎｍのポリシリコン膜２０６とを順次堆積する。尚、シリコン酸化膜２０５はゲート絶縁膜を形成するためのものであり、ポリシリコン膜２０６はトランジスタのゲート電極を形成するためのものである。
【００５８】
次に、第２の領域２００ｂ上のポリシリコン膜２０６に、例えばＢイオンなどのＰ型不純物を、例えば加速電圧５Ｋｅｖ、ドーズ量２×１０１５ｃｍ−２の条件で注入する。次に、第１の領域２００ａ、第３の領域２００ｃ、第４の領域２００ｄ及び素子分離領域２０２ａ上のポリシリコン膜２０６に、例えばＰイオンなどのＮ型不純物を、例えば加速電圧１５Ｋｅｖ、ドーズ量５×１０１５ｃｍ−２の条件で注入する。尚、第３の領域２００ｃ、第４の領域２００ｄ及び素子分離領域２０２ａ上のポリシリコン膜２０６には、第２の領域２００ｂのポリシリコン膜２０６と同様にＰ型不純物を注入してもよい。
【００５９】
次に、図１０に示すように、例えばドライエッチング法によりポリシリコン膜２０６に対してエッチングを行う。これにより、半導体基板２０１における第１の領域２００ａ（Ｐウェル２０３）上にＮｃｈトランジスタのゲート電極２０７が形成され、半導体基板２０１における第２の領域２００ｂ（Ｎウェル２０４）上にＰｃｈトランジスタのゲート電極２０８が形成され、第３の領域２００ｃと第４の領域２００ｄとの間の素子分離領域２０２ａ上にダミーゲート電極２０９が形成される。ここで、ゲート電極２０７及び２０８並びにダミーゲート電極２０９のそれぞれの下側には、シリコン酸化膜２０５からなるゲート絶縁膜２３１が形成されている。尚、ダミーゲート電極２０９の下には、必ずしもゲート絶縁膜２３１を形成する必要はない。その後、例えばＣＶＤ（chemical Vapor deposition ）法により、半導体基板２０１の上に例えば厚さ５０ｎｍの窒化シリコン膜を形成した後、例えばドライエッチング法により当該窒化シリコン膜に対してエッチバックを行うことにより、ゲート電極２０７及び２０８並びにダミーゲート電極２０９のそれぞれの側面上に絶縁性サイドウォール２１０を形成する。
【００６０】
次に、図１１に示すように、第１の領域２００ａ及び第３の領域２００ｃに、例えばＡｓなどのＮ型不純物を例えば加速電圧３０ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で注入し、続いて、例えばＰなどのＮ型不純物を例えば加速電圧１０ＫｅＶ、ドーズ量１×１０１５ｃｍ−２の条件で注入する。これにより、半導体基板２０１の第１の領域２００ａにおけるゲート電極２０７の両側にＮ型ソース・ドレイン領域２１１が形成されると同時に、半導体基板２０１の第３の領域２００ｃにＮ型不純物拡散層２１２が形成される。
【００６１】
次に、図１１に示すように、第２の領域２００ｂ及び第４の領域２００ｄに、例えばＢなどのＰ型不純物を例えば加速電圧２ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で注入する。これにより、半導体基板２０１の第２の領域２００ｂにおけるゲート電極２０８の両側にＰ型ソース・ドレイン領域２１３が形成されると同時に、半導体基板２０１の第４の領域２００ｄにＰ型不純物拡散層２１４が形成される。尚、Ｎ型不純物拡散層２１２とＰ型不純物拡散層２１４とは素子分離領域２０２ａによって分離され、Ｎ型ソース・ドレイン領域２１１とＮ型不純物拡散層２１２とは素子分離領域２０２ｂによって分離され、Ｐ型ソース・ドレイン領域２１３とＰ型不純物拡散層２１４とは素子分離領域２０２ｃによって分離されている。
【００６２】
次に、例えば１０００℃程度の温度で２秒間程度の短時間アニールを行うことにより、イオン注入により導入された不純物を活性化させる。
【００６３】
次に、図１１に示すように、Ｎ型ソース・ドレイン領域２１１及びＰ型ソース・ドレイン領域２１３、Ｎ型不純物拡散層２１２及びＰ型不純物拡散層２１４、ゲート電極２０７及び２０８、並びにダミーゲート電極２０９のそれぞれの表面部にシリサイド層２３２を形成する。
【００６４】
次に、図１２に示すように、半導体基板２０１上に絶縁膜２１５を形成する。
【００６５】
次に、図１３に示すように、絶縁膜２１５中に、Ｎ型ソース・ドレイン領域２１１及びＰ型ソース・ドレイン領域２１３のそれぞれと配線とを電気的に接続する複数のコンタクト２１６と、Ｎ型不純物拡散層２１２とダミーゲート電極２０９とを電気的に接続するシェアードコンタクト２１７、及びＰ型不純物拡散層２１４とダミーゲート電極２０９とを電気的に接続するシェアードコンタクト２１８とを形成する。複数のコンタクト２１６並びにシェアードコンタクト２１７及び２１８は、各不純物拡散層上に形成されているシリサイド層２３２に達するように絶縁膜２１５を貫通して形成されている。
【００６６】
具体的には、Ｎ型ソース・ドレイン領域２１１及びＰ型ソース・ドレイン領域２１３上のシリサイド層２３２のそれぞれに達する複数のホール、Ｎ型不純物拡散層２１２上のシリサイド層２３２の一部分及びダミーゲート電極２０９の一部分に達する１つのホール、並びに、Ｐ型不純物拡散層２１４上のシリサイド層２３２の一部分及びダミーゲート電極２０９の一部分に達する１つのホールを絶縁膜２１５中に形成した後、上記各ホールに金属などの導電材料、例えばタングステンを埋め込むことにより、コンタクト２１６並びにシェアードコンタクト２１７及び２１８を形成する。尚、シェアードコンタクト２１７及び２１８はそれぞれ、ダミーゲート電極２０９の側面に形成された絶縁性サイドウォール２１０を跨ぐように形成される。
【００６７】
次に、図１４に示すように、絶縁膜２１５の上に絶縁膜２１９を形成した後、絶縁膜２１９における配線となる領域をエッチングによって除去し、それにより形成された凹部を含む絶縁膜２１９の上に全面に亘って金属膜、例えば銅膜を堆積する。その後、上記凹部からはみ出た銅膜を例えばＣＭＰにより研磨して除去することによって、各コンタクト２１６及びシリサイド層２３２を介してＮ型ソース・ドレイン領域２１１及びＰ型ソース・ドレイン領域２１３のそれぞれと電気的に接続する配線２２０を形成する。
【００６８】
図１５は、本実施形態の半導体装置の平面構成を示す図である。尚、図１４は、図１５のＢ−Ｂ’線の断面図である。尚、図１５においては、簡単のため、図１４と比較して一部の構成要素の寸法を変えていると共に、素子分離領域２０２、絶縁性サイドウォール２１０、絶縁膜２１５、絶縁膜２１９、配線２２０及びシリサイド層２３２の図示を省略している。
【００６９】
以上に説明した製造方法によって製造された本実施形態の半導体装置は、Ｐウェル２０３上に形成されたＮ型不純物拡散層２１２と、Ｎウェル２０４上に形成されたＰ型不純物拡散層２１４とを分離する素子分離領域２０２ａ上にダミーゲート電極２０９が形成されており、当該ダミーゲート電極２０９とＮ型不純物拡散層２１２及びＰ型不純物拡散層２１４のそれぞれとを電気的に接続するシェアードコンタクト２１７及び２１８を備えていることを特徴とし、それによって次のような効果が得られる。すなわち、各ウェルと電気的に接続される配線を構成する金属の腐食及び再堆積は、ウェル間のＰＮ接合部に生じた光起電力により各ウェルが帯電することによって生じるが、第２の実施形態によると、ダミーゲート電極２０９並びにシェアードコンタクト２１７及び２１８によりＰウェル２０３とＮウェル２０４とを電気的に接続している。そして、これにより構成される回路（以下、本発明の回路と称する）の抵抗は、半導体プロセス中において配線間に存在する電解質（スラリーや洗浄液等）の抵抗と比べて低いので、太陽電池効果により生じる電流は本発明の回路を経由して流れる。従って、太陽電池効果によりＰＮ接合部において電荷が発生しても、Ｐウェル２０３及びＮウェル２０４に電気的に接続される配線２２０が帯電することを防止できるので、配線２２０を構成する金属の腐食及び再堆積の発生を防止することができる。
【００７０】
また、第２の実施形態によると、Ｎ型不純物拡散層２１２とＰ型不純物拡散層２１４との間の距離が長い場合にも、言い換えると、Ｎ型不純物拡散層２１２とＰ型不純物拡散層２１４とを分離する素子分離領域２０２ａの幅が大きい場合にも、ダミーゲート電極２０９を用いてＰウェル２０３とＮウェル２０４とを容易に電気的に接続することができる。
【００７１】
また、第２の実施形態によると、第３の領域２００ｃのＮ型不純物拡散層２１２及び第４の領域２００ｄのＰ型不純物拡散層２１４はそれぞれ、Ｎ型ソース・ドレイン領域２１１及びＰ型ソース・ドレイン領域２１３と同じ工程で形成可能であり、ダミーゲート電極２０９はゲート電極２０７及び２０８と同じ工程で形成可能であり、シェアードコンタクト２１７及び２１８は、ソース・ドレイン領域２１１及び２１３と接続するコンタクト２１６と同じ工程で形成可能であるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。
【００７２】
また、第２の実施形態によると、コンタクト２１６の形成工程と同時に行われるシェアードコンタクト２１７及び２１８の形成工程においてウェル間を接続する素子を形成しているため、コンタクト２１６間に存在する電解質の作用と太陽電池効果とによってコンタクト２１６を構成する金属の腐食及び再堆積が発生することを防止することができる。
【００７３】
ところで、一般的に回路動作させる場合、Ｎウェルに正バイアスが印加される。そうすると、第２の実施形態の半導体装置を回路動作させる場合、上記本発明の回路には必ず逆バイアスが印加されたダイオード（つまりＰウェル２０３とＮ型不純物拡散層２１２とからなるダイオード、及びＮウェル２０４とＰ型不純物拡散層２１４とからなるダイオード）が存在することになり、上記本発明の回路は通常のデバイス動作に影響を及ぼさないことになる。すなわち、本発明の回路は、半導体プロセス中に生じた太陽電池効果による腐食及び再堆積を抑制する動作には寄与するが、デバイス動作には寄与しない。
【００７４】
尚、第２の実施形態において、Ｐウェル２０３上にＮ型不純物拡散層２１２を形成すると共にＮウェル２０４上にＰ型不純物拡散層２１４を形成し、シェアードコンタクト２１７及び２１８並びにダミーゲート電極２０９によってＮ型不純物拡散層２１２とＰ型不純物拡散層２１４とを電気的に接続した。しかし、これに代えて、Ｐウェル２０３上にはＮ型不純物拡散層２１２を形成するが、Ｎウェル２０４上にはＰ型不純物拡散層２１４に代えてＮ型不純物拡散層を形成し、シェアードコンタクト２１８によってダミーゲート電極２０９とＮウェル２０４上のＮ型不純物拡散層とを電気的に接続しても、本実施形態と同様の効果が得られる。または、Ｐウェル２０３上にはＮ型不純物拡散層２１２に代えてＰ型不純物拡散層を形成し、Ｎウェル２０４上にはＰ型不純物拡散層２１４を形成し、シェアードコンタクト２１７によってＰウェル２０３上のＰ型不純物拡散層とダミーゲート電極２０９とを電気的に接続しても、本実施形態と同様の効果が得られる。
【００７５】
また、第２の実施形態において、Ｎ型不純物拡散層２１２及びＰ型不純物拡散層２１４、シェアードコンタクト２１７及び２１８並びにダミーゲート電極２０９の配置位置は、Ｐウェル２０３とＮウェル２０４との境界領域であれば、特に限定されるものではない。すなわち、Ｐウェル２０３とＮウェル２０４とをブリッジするようにダミーゲート電極２０９が配置されていれば、ダミーゲート電極２０９の配置位置は特に限定されるものではない。
【００７６】
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１６は、第２の実施形態の変形例に係る半導体装置の断面図である。尚、図１６において、図９〜図１５に示す第２の実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略する。
【００７７】
図１６に示すように、本変形例が第２の実施形態と異なっている点は、コンタクト（以下、第１のコンタクトと称する）２１６並びにシェアードコンタクト２１７及び２１８が形成される絶縁膜２１５と配線２２０が形成される絶縁膜２１９との間に絶縁膜２２１が形成されていること、及び、絶縁膜２２１中に第１のコンタクト２１６と配線２２０とを電気的に接続する第２のコンタクト２２２が形成されていることである。
【００７８】
すなわち、本変形例においては、シェアードコンタクト２１７及び２１８は第１のコンタクト２１６と同一層に形成される。従って、本変形例によると、第２の実施形態と同様の効果に加えて、本発明の素子に影響されることなく、言い換えると、シェアードコンタクト２１７及び２１８並びにダミーゲート電極２０９の配置位置に影響されることなく、配線２２０をレイアウトすることができるという効果が得られる。具体的には、変形例においては、例えばダミーゲート電極２０９の配置位置の上方に、配線２２０を形成することが可能である。
【００７９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。図１７〜図２２は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００８０】
まず、図１７に示すように、半導体基板１０１の上に絶縁膜からなる素子分離領域（具体的にはＳＴＩ）１０２（１０２ｂ、１０２ｃ）を形成し、それによって第１の領域１００ａ及び第２の領域１００ｂ並びに第３の領域１００ｃを形成する。本実施形態では、第１の領域１００ａと第２の領域１００ｂとの間に、第１の領域１００ａ及び第２の領域１００ｂよりも領域幅の狭い第３の領域１００ｃを設ける。すなわち、第１の領域１００ａと第３の領域１００ｃとの間には素子分離領域１０２ｂが設けられており、第２の領域１００ｂと第３の領域１００ｃとの間には素子分離領域１０２ｃが設けられている。従って、第３の領域１００ｃは、素子分離領域１０２ｂ及び１０２ｃによって区画されている。
【００８１】
次に、図１８に示すように、第１の領域１００ａ及び第３の領域１００ｃの一部分に例えばボロン（Ｂ）などのＰ型不純物を、例えば加速電圧２００ＫｅＶ、ドーズ量１×１０１３ｃｍ−２の条件で注入する。さらに、第１の領域１００ａ及び第３の領域１００ｃの一部分に例えばＢなどのＰ型不純物を、例えば加速電圧１００ｅＶ、ドーズ量１×１０１３ｃｍ−２の条件で注入する。これにより、第１の領域１００ａ及び第３の領域１００ｃの一部分に、素子分離領域１０２よりも接合深さの深いＰウェル１０３が形成される。このとき、Ｐウェル１０３は、半導体基板１０１における素子分離領域１０２ｂの下側にも形成される。次に、第２の領域１００ｂ及び第３の領域１００ｃの他の部分に例えばリン（Ｐ）などのＮ型不純物を、例えば加速電圧４００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入する。さらに、第２の領域１００ｂ及び第３の領域１００ｃの他の部分に例えばＰなどのＮ型不純物を、例えば加速電圧２００ＫｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入する。これにより、第２の領域１００ｂ及び第３の領域１００ｃの他の部分に、素子分離領域１０２よりも接合深さの深いＮウェル１０４が形成される。このとき、Ｎウェル１０４は、半導体基板１０１における素子分離領域１０２ｃの下側にも形成される。次に、例えば８５０℃程度の温度で３０秒間程度の短時間アニールを行うことにより、イオン注入により導入された不純物を活性化させる。これにより、Ｐウェル１０３とＮウェル１０４とは第３の領域１００ｃ内で隣接してＰＮ接合を生じる。
【００８２】
次に、図１９に示すように、第１の領域１００ａ及び第３の領域１００ｃに、例えばＡｓなどのＮ型不純物を例えば加速電圧３０ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で注入し、続いて、例えばＰなどのＮ型不純物を例えば加速電圧１０ＫｅＶ、ドーズ量１×１０１５ｃｍ−２の条件で注入する。これにより、第１の領域１００ａのＰウェル１０３上にＮ型不純物拡散層１０５が形成されると同時に、第３の領域１００ｃのＰウェル１０３及びＮウェル上にＮ型不純物拡散層１０６が形成される。
【００８３】
次に、図１９に示すように、第２の領域１００ｂに、例えばＢなどのＰ型不純物を例えば加速電圧２ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で注入する。これにより、第２の領域１００ｂのＮウェル１０４上にＰ型不純物拡散層１０７が形成される。
【００８４】
尚、不純物拡散層１０５〜１０７のそれぞれは素子分離領域１０２によって分離されている。
【００８５】
次に、例えば１０００℃程度の温度で２秒間程度の短時間アニールを行うことにより、イオン注入により導入された不純物を活性化させる。
【００８６】
次に、図２０に示すように、不純物拡散層１０５〜１０７のそれぞれの表面部にシリサイド層１２０（１２０ａ、１２０ｂ、１２０ｃ）を形成した後、半導体基板１０１上に絶縁膜１０９を形成する。
【００８７】
次に、図２１に示すように、絶縁膜１０９に、Ｎ型不純物拡散層１０５及びＰ型不純物拡散層１０７のそれぞれと配線とを電気的に接続するための複数のホールを形成する。上記複数のホールは、Ｎ型不純物拡散層１０５上に形成されているシリサイド層１２０ａ及びＰ型不純物拡散層１０７上に形成されているシリサイド層１２０ｂに達するように絶縁膜１０９を貫通して形成されている。その後、上記各ホールに金属などの導電材料、例えばタングステンを埋め込むことにより、複数のコンタクト１１０を形成する。
【００８８】
次に、図２２に示すように、絶縁膜１０９の上に絶縁膜１１２を形成した後、絶縁膜１１２における配線となる領域をエッチングによって除去し、それにより形成された凹部を含む絶縁膜１１２の上に全面に亘って金属膜、例えば銅膜を堆積する。その後、上記凹部からはみ出た銅膜を例えばＣＭＰにより研磨して除去することによって、各コンタクト１１０を介してＮ型不純物拡散層１０５及びＰ型不純物拡散層１０７のそれぞれと電気的に接続する配線１１３を形成する。
【００８９】
図２３は、本実施形態の半導体装置の平面構成を示す図である。尚、図２２は、図２３のＣ−Ｃ’線の断面図である。尚、図２３においては、簡単のため、素子分離領域１０２、絶縁膜１０９、絶縁膜１１２、配線１１３及びシリサイド層１２０（第３の領域１００ｃのシリサイド層１２０ｃを除く）の図示を省略している。また、図２３に示すように、Ｎ型不純物拡散層１０５はＮｃｈトランジスタのソース領域又はドレイン領域となり、Ｐウェル１０３におけるＮｃｈトランジスタのゲート電極１２１の両側に設けられている。さらに、Ｐ型不純物拡散層１０７はＰｃｈトランジスタのソース領域又はドレイン領域となり、Ｎウェル１０３におけるＰｃｈトランジスタのゲート電極１２２の両側に設けられている。
【００９０】
以上に説明した製造方法によって製造された本実施形態の半導体装置は、Ｐウェル１０３上に形成されたＮ型不純物拡散層１０６とＮウェル１０４上に形成されたＮ型不純物拡散層１０６とを電気的に接続するシリサイド層１２０ｃを第３の領域１００ｃに備えていることを特徴とし、それによって次のような効果が得られる。すなわち、各ウェルと電気的に接続される配線を構成する金属の腐食及び再堆積は、ウェル間のＰＮ接合部に生じた光起電力により各ウェルが帯電することによって生じるが、第３の実施形態によると、シリサイド層１２０ｃによりＰウェル１０３とＮウェル１０４とを電気的に接続している。そして、これにより構成される回路（以下、本発明の回路と称する）の抵抗は、半導体プロセス中において配線間に存在する電解質（スラリーや洗浄液等）の抵抗と比べて低いので、太陽電池効果により生じる電流は本発明の回路を経由して流れる。従って、太陽電池効果によりＰＮ接合部において電荷が発生しても、Ｐウェル１０３及びＮウェル１０４に電気的に接続される配線１１３が帯電することを防止できるので、配線１１３を構成する金属の腐食及び再堆積の発生を防止することができる。
【００９１】
また、第３の実施形態によると、第３の領域１００ｃの不純物拡散層１０６は、トランジスタのソース・ドレインとなる不純物拡散層１０５と同じ工程で形成可能であり、シリサイド層１２０ｃは、トランジスタの不純物拡散層１０５及び１０７上に形成するシリサイド層１２０ａ及び１２０ｂと同じ工程で形成可能であるため、層間絶縁膜の構造を変えることなく、また、工程の増加なく、上記効果を奏することができる。
【００９２】
また、第３の実施形態によると、コンタクト１１０を形成する前のシリサイド層１２０ａ及び１２０ｂの形成工程と同時に行われるシリサイド層１２０ｃの形成工程においてウェル間を接続する素子を形成しているため、コンタクト１１０間に存在する電解質の作用と太陽電池効果とによってコンタクト１１０を構成する金属の腐食及び再堆積が発生することを防止することができる。
【００９３】
ところで、一般的に回路動作させる場合、Ｎウェルに正バイアスが印加される。そうすると、第３の実施形態の半導体装置を回路動作させる場合、上記本発明の回路には必ず逆バイアスが印加されたダイオード（つまりＰウェル１０３とＮ型不純物拡散層１０６とからなるダイオード）が存在することになり、上記本発明の回路は通常のデバイス動作に影響を及ぼさないことになる。すなわち、本発明の回路は、半導体プロセス中に生じた太陽電池効果による腐食及び再堆積を抑制する動作には寄与するが、デバイス動作には寄与しない。
【００９４】
尚、第３の実施形態において、第３の領域１００ｃにおいて、Ｐウェル１０３上にＮ型不純物拡散層１０６を形成すると共にＮウェル１０４上にＮ型不純物拡散層１０６を形成し、シリサイド層１２０ｃによってＰウェル１０３上のＮ型不純物拡散層１０６とＮウェル１０４上のＮ型不純物拡散層１０６とを電気的に接続した。しかし、これに代えて、第３の領域１００ｃにおいて、Ｐウェル１０３及びＮウェル１０４のそれぞれの上にＮ型不純物拡散層１０６に代えてＰ型不純物拡散層を形成し、シリサイド層１２０ｃによってＰウェル１０３上のＰ型不純物拡散層とＮウェル１０４上のＰ型不純物拡散層とを電気的に接続しても、本実施形態と同様の効果が得られる。
【００９５】
また、第３の実施形態において、Ｐウェル１０３上のＮ型不純物拡散層１０６とＮウェル１０４上のＮ型不純物拡散層１０６を接続するシリサイド層１２０ｃの配置位置は、Ｐウェル１０３とＮウェル１０４との境界領域であれば、特に限定されるものではない。すなわち、Ｐウェル１０３とＮウェル１０４との接合部上を跨るようにシリサイド層１２０ｃが配置されていれば、シリサイド層１２０ｃの配置位置は特に限定されない。
【産業上の利用可能性】
【００９６】
以上に説明したように、本発明は、半導体装置及びその製造方法に関し、特に、ＰＮ接合部の太陽電池効果による金属の腐食及び再堆積を防止する技術として、非常に有用である。
【図面の簡単な説明】
【００９７】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】図２は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図３】図３は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図４】図４は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図５】図５は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図６】図６は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図７】図７は、本発明の第１の実施形態に係る半導体装置の平面図である。
【図８】図８は、本発明の第１の実施形態の変形例に係る半導体装置の断面図である。
【図９】図９は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１０は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１１は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１２】図１２は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１３は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１４は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１５は、本発明の第２の実施形態に係る半導体装置の平面図である。
【図１６】図１６は、本発明の第２の実施形態の変形例に係る半導体装置の断面図である。
【図１７】図１７は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１８】図１８は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１９】図１９は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２０】図２０は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２１】図２１は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２２】図２２は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２３】図２３は、本発明の第３の実施形態に係る半導体装置の平面図である。
【図２４】図２４は、従来の半導体装置の断面図である。
【図２５】図２５は、ＰＮ接合部における太陽電池効果による金属の腐食及び再堆積の概略を示す図である。
【符号の説明】
【００９８】
１００ａ  第１の領域
１００ｂ  第２の領域
１００ｃ  第３の領域
１００ｄ  第４の領域
１０１    半導体基板
１０２（１０２ａ、１０２ｂ、１０２ｃ）  素子分離領域
１０３    Ｐウェル
１０４    Ｎウェル
１０５    Ｎ型不純物拡散層
１０６    Ｎ型不純物拡散層
１０７    Ｐ型不純物拡散層
１０８    Ｐ型不純物拡散層
１０９    絶縁膜
１１０    コンタクト（第１のコンタクト）
１１１    シェアードコンタクト
１１２    絶縁膜
１１３    配線
１１４    絶縁膜
１１５    コンタクト（第２のコンタクト）
１２０（１２０ａ、１２０ｂ、１２０ｃ）  シリサイド層
１２１、１２２    ゲート電極
２００ａ  第１の領域
２００ｂ  第２の領域
２００ｃ  第３の領域
２００ｄ  第４の領域
２０１    半導体基板
２０２（２０２ａ、２０２ｂ、２０２ｃ）  素子分離領域
２０３    Ｐウェル
２０４    Ｎウェル
２０５    シリコン酸化膜
２０６    ポリシリコン膜
２０７、２０８    ゲート電極
２０９    ダミーゲート電極
２１０    絶縁性サイドウォール
２１１    Ｎ型ソース・ドレイン領域
２１２    Ｎ型不純物拡散層
２１３    Ｐ型ソース・ドレイン領域
２１４    Ｐ型不純物拡散層
２１５    絶縁膜
２１６    コンタクト（第１のコンタクト）
２１７、２１８    シェアードコンタクト
２１９    絶縁膜
２２０    配線
２２１    絶縁膜
２２２    コンタクト（第２のコンタクト）
２３１    ゲート絶縁膜
２３２    シリサイド層
【図１】
2008021703.tif 000003
【図２】
2008021703.tif 000004
【図３】
2008021703.tif 000005
【図４】
2008021703.tif 000006
【図５】
2008021703.tif 000007
【図６】
2008021703.tif 000008
【図７】
2008021703.tif 000009
【図８】
2008021703.tif 000010
【図９】
2008021703.tif 000011
【図１０】
2008021703.tif 000012
【図１１】
2008021703.tif 000013
【図１２】
2008021703.tif 000014
【図１３】
2008021703.tif 000015
【図１４】
2008021703.tif 000016
【図１５】
2008021703.tif 000017
【図１６】
2008021703.tif 000018
【図１７】
2008021703.tif 000019
【図１８】
2008021703.tif 000020
【図１９】
2008021703.tif 000021
【図２０】
2008021703.tif 000022
【図２１】
2008021703.tif 000023
【図２２】
2008021703.tif 000024
【図２３】
2008021703.tif 000025
【図２４】
2008021703.tif 000026
【図２５】
2008021703.tif 000027