(57)【要約】【課題】シリコン半導体層と絶縁層との界面での反射の影響を避けて紫外線の総量を正確に検出することが可能なフォトダイオードを提供する。【解決手段】フォトダイオードが、絶縁層上に形成された第１のシリコン半導体層と、絶縁層上に形成された３ｎｍ以上、３６ｎｍ以下の厚さを有する第２のシリコン半導体層と、前記第２のシリコン半導体層に形成された、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、第１のシリコン半導体層に形成された、Ｐ型の不純物を高濃度に拡散させたＰ型高濃度拡散層、およびこのＰ型高濃度拡散層に、低濃度拡散層を挟んで対向し、Ｎ型の不純物を高濃度に拡散させたＮ型高濃度拡散層と、を備える。【選択図】        図５
2008235477.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成された第１のシリコン半導体層と、
前記絶縁層上に形成された３ｎｍ以上、３６ｎｍ以下の厚さを有する第２のシリコン半導体層と、
前記第２のシリコン半導体層に形成された、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、
前記第１のシリコン半導体層に形成された、Ｐ型の不純物を高濃度に拡散させたＰ型高濃度拡散層、および該Ｐ型高濃度拡散層に、前記低濃度拡散層を挟んで対向し、Ｎ型の不純物を高濃度に拡散させたＮ型高濃度拡散層と、を備えたことを特徴とするフォトダイオード。
【請求項２】
請求項１において、
前記第１のシリコン半導体層は、３０ｎｍ以上、１００ｎｍ以下の厚さを有することを特徴とするフォトダイオード。
【請求項３】
請求項１または請求項２に記載のフォトダイオードと、ＭＯＳＦＥＴとを備えたフォトＩＣであって、
前記第１のシリコン半導体層は、３０ｎｍ以上の厚さで、前記ＭＯＳＦＥＴを形成するシリコン半導体層と同じ厚さを有することを特徴とするフォトＩＣ。
【請求項４】
請求項３において、
前記ＭＯＳＦＥＴを形成するシリコン半導体層の厚さを、４０ｎｍ以上の厚さとしたことを特徴とするフォトＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光、特に紫外線を受けて電流を発生させるフォトダイオードおよびそれを用いたフォトＩＣに関する。
【背景技術】
【０００２】
今日、オゾン層の破壊による紫外線の照射量の増加に伴い、太陽光に含まれる紫外線の人体や環境に与える影響が懸念されるようになってきている。
紫外線は、波長４００ｎｍ以下の紫外線領域の視認できない光のことをいうが、太陽光には、紫外線の他に可視光や赤外線が含まれているため、紫外線を検出するフォトダイオードには、紫外線のみを分離して検出することが求められる。
【０００３】
このため、一般にフォトダイオードの上面に紫外線のみを透過させる紫外線透過フィルタを設けて紫外線のみを分離し検出している。
この紫外線透過フィルタは、劣化により紫外線の透過量が低下するため、従来のフォトダイオードは、シリコン基板上に埋込み酸化膜を挟んでシリコン半導体層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体ウェハのＮ型不純物を低濃度に拡散させたシリコン半導体層に、Ｎ型不純物を高濃度に拡散させ「Ｅ」字状の櫛型に形成したＮ＋拡散層と、Ｐ型不純物を高濃度に拡散させ「π」字状の櫛型に形成したＰ＋拡散層との櫛歯部を噛合わせ、これらを対向配置して横型のフォトダイオードを形成し、そのシリコン半導体層の厚さを１５０ｎｍ程度の厚さとして、可視光を通過させ、紫外線のみを吸収している（例えば、特許文献１参照。）。
【特許文献１】特開平７−１６２０２４号公報（第３頁段落００２０、第４頁段落００２５−第５頁段落００３５、第２図、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の技術においては、ＳＯＩ構造の半導体ウェハの埋込み酸化膜上にシリコン半導体層を形成し、そのシリコン半導体層の厚さを１５０ｎｍ程度の厚さとして、可視光を通過させ、紫外線のみを吸収するフォトダイオードを形成しているため、以下に示す知見により、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けることができず、波長４００ｎｍ以下の紫外線領域の紫外線の総量を正確に検出することができないという問題がある。
【０００５】
すなわち、発明者は、可視光を通過させ、紫外線の波長領域のみを吸収する、つまり紫外線を選択的に検出できるシリコン半導体層の厚さを計算により求めた。
すなわち、シリコン中における光吸収率Ｉ／Ｉｏは、式（１）に示すベールの法則により表される。
Ｉ／Ｉｏ＝ｅｘｐ（−αＺ）    ・・・・・・・・・・・・・（１）
ここに、αは光吸収係数、Ｚは光の進入深さ、Ｉは深さＺにおける光強度、Ｉｏは入射光強度を示す。
【０００６】
光吸収係数αの波長依存性を考慮し、式（１）を用いてシリコン半導体層の厚さ（Ｚ）毎に光吸収率Ｉ／Ｉｏを求め、シリコン半導体層４の厚さに対する光吸収率Ｉ／Ｉｏが１０％となる波長を求めると、図１に示すように、波長４００ｎｍ以下の紫外線領域で選択的に感度を有するようにするためには、シリコン半導体層の厚さを５０ｎｍ以下の厚さにすればよいことが判る。
【０００７】
上記の計算結果に基づいて、ＳＯＩ構造の半導体ウェハに、厚さを５０ｎｍ以下の範囲で様々に変化させたシリコン半導体層を形成し、そのシリコン半導体層に横型のフォトダイオードを形成してこれらの光の波長に対する感度を実験により計測した。
図２はシリコン半導体層４の厚さを４０．０４ｎｍとしたときのフォトダイオードの感度を示すグラフである。
【０００８】
図２に示すように、厚さを約４０ｎｍとしたフォトダイオードにおいては、波長４００ｎｍ以下の紫外線の波長領域より長い可視光の波長領域（紫色）にサブピーク（図２に示す丸印）が存在し、検出される光電流に可視光の波長領域に反応した光電流が含まれてしまうことが判る。
これは、上記の計算においては、光がシリコン半導体層をそのまま通過すると仮定して計算したが、実際のフォトダイオードにおいては、シリコン半導体層と埋込み酸化膜との界面で光が反射し、光の通過する経路の長さが長くなって紫外線の波長領域より長い波長の可視光と反応し、これがシリコン半導体層に吸収され、サブピークとなって現出するためと考えられる。
【０００９】
このような、サブピークは、更に薄いシリコン半導体層においても現出し、その現出する波長（サブピーク波長という。）を実験により求めた結果を図３に示す。
図３に示すように、サブピーク波長はシリコン半導体層の厚さが薄くなるに従って短くなり、シリコン半導体層の厚さをＴｓｉ（単位：ｎｍ）とし、サブピーク波長をＬｓ（単位：ｎｍ）としたときに、
Ｌｓ＝２．４５７Ｔｓｉ＋３１２．５    ・・・・・・・・・（２）
で表される実験式で近似され、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けて、波長４００ｎｍより長い波長の可視光と反応させないため、つまり可視光の波長領域のサブピークにより、検出された紫外線の総量に可視光の波長領域の光電流が加わることによる誤差を回避するためには、シリコン半導体層の厚さを３６ｎｍ以下の厚さにすることが必要である。
【００１０】
本発明は、上記の知見に基づいてなされたもので、シリコン半導体層と絶縁層との界面での反射の影響を避けて紫外線の総量を正確に検出することが可能なフォトダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決するために、フォトダイオードが、絶縁層上に形成された第１のシリコン半導体層と、前記絶縁層上に形成された３ｎｍ以上、３６ｎｍ以下の厚さを有する第２のシリコン半導体層と、前記第２のシリコン半導体層に形成された、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、前記第１のシリコン半導体層に形成された、Ｐ型の不純物を高濃度に拡散させたＰ型高濃度拡散層、および該Ｐ型高濃度拡散層に、前記低濃度拡散層を挟んで対向し、Ｎ型の不純物を高濃度に拡散させたＮ型高濃度拡散層と、を備えたことを特徴とする。
【発明の効果】
【００１２】
これにより、本発明は、低濃度拡散層を形成する第２のシリコン半導体層の厚さにより受光した可視光を、シリコン半導体層と絶縁層との界面での反射を含めてカットすることができ、受光した光から紫外線を選択的に検出して、その総量を正確に検出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下に、図面を参照して本発明によるフォトダイオードの実施例について説明する。
【実施例】
【００１４】
図４は実施例のフォトダイオードの上面を示す説明図、図５は実施例のフォトダイオードの断面を示す説明図、図６ないし図９は実施例のフォトＩＣの製造方法を示す説明図である。
なお、図５は図４のＡ−Ａ断面線に沿った断面図である。
図４、図５において、１はフォトダイオードであり、図示しないシリコン（Ｓｉ）からなるシリコン基板上に、酸化シリコン（ＳｉＯ２）からなる絶縁層としての埋込み酸化膜３を挟んで薄い単結晶シリコンからなるシリコン半導体層４を形成したＳＯＩ構造の半導体ウェハのシリコン半導体層４に形成されている。
【００１５】
シリコン半導体層４上には、図６ないし図９に示すように、フォトダイオード１を形成するためのダイオード形成領域６や、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）としてのｎＭＯＳ素子２１やｐＭＯＳ素子３１（後述）を形成するためのトランジスタ形成領域８ａ、８ｂが設定されている。
【００１６】
また、ダイオード形成領域６には、Ｐ−拡散層１５（後述）を形成するための低濃度拡散層形成領域６ａが設定されている。
更に、ダイオード形成領域６、トランジスタ形成領域８ａ、８ｂのそれぞれの周囲を矩形の枠状に囲う領域には、素子分離層９を形成するための素子分離領域１０が設定されている。
【００１７】
本実施例のシリコン半導体層４は、異なる厚さに設定された第１および第２のシリコン半導体層４ａ、４ｂにより構成され、低濃度拡散層形成領域６ａのシリコン半導体層４のみが、第１のシリコン半導体層４ａより厚さの薄い第２のシリコン半導体層４ｂの厚さに設定され、その厚さは、上記した知見により波長４００ｎｍ以下の紫外線領域の紫外線を選択的に検出するために、３６ｎｍ以下の厚さ（本実施例では、３５ｎｍ）に形成されている。
【００１８】
この場合に、第２のシリコン半導体層４ｂの厚さの下限は３ｎｍに設定することが望ましい。
第２のシリコン半導体層４ｂの厚さを３ｎｍ未満にすると、半導体ウェハに第２のシリコン半導体層４ｂを形成する場合における厚さのバラツキを吸収することが困難になるからである。
【００１９】
素子分離層９は、素子分離領域１０の厚さの厚い第１のシリコン半導体層４ａに、酸化シリコン等の絶縁材料で埋込み酸化膜３に達して形成されており、ダイオード形成領域６、および第１のシリコン半導体層４ａのトランジスタ形成領域８ａ、８ｂの隣合うそれぞれの間を電気的に絶縁分離する機能を有している。
なお、本説明においては、図４、図５等に示すように、素子分離層９は区別のために網掛けを付して示してある。
【００２０】
本実施例のフォトダイオード１は、厚さの異なる第１および第２のシリコン半導体層４ａ、４ｂを有するダイオード形成領域６に形成される。
１２はＰ型高濃度拡散層としてのＰ＋拡散層であり、ダイオード形成領域６の第１のシリコン半導体層４ａにボロン（Ｂ）等のＰ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図４に示すように、素子分離層９の内側の一の辺９ａに接する峰部１２ａと、峰部１２ａから一の辺９ａに対向する素子分離層９の内側の他の辺９ｂに向けて延在する複数の櫛歯部１２ｂとで形成された櫛型に形成される。
【００２１】
本実施例のＰ＋拡散層１２は、峰部１２ａから２本の櫛歯部１２ｂを延在させて「π」字状に形成されている。
１４はＮ型高濃度拡散層としてのＮ＋拡散層であり、ダイオード形成領域６の第１のシリコン半導体層４ａに、Ｐ型高濃度拡散層と逆の型、つまりリン（Ｐ）や砒素（Ａｓ）等のＮ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図４に示すように、素子分離層９の内側の他の辺９ｂに接する峰部１４ａと、峰部１４ａから対向する一の辺９ａに向けて延在する複数の櫛歯部１４ｂとで形成された櫛型に形成される。
【００２２】
本実施例のＮ＋拡散層１４は、峰部１４ａの両端部と中央部から３本の櫛歯部１４ｂを延在させて「Ｅ」字状に形成されている。
１５は低濃度拡散層としてのＰ−拡散層であり、互いに離間して櫛歯部１２ｂ、１４ｂを噛合わせて対向配置されたＰ＋拡散層１２とＮ＋拡散層１４とにそれぞれ隣接する低濃度拡散層形成領域６ａ（（図４に示すダイオード形成領域６の「π」字状のＰ＋拡散層１２と、「Ｅ」字状のＮ＋拡散層１４とに挟まれた領域）の第２のシリコン半導体層４ｂに、Ｐ型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線により電子−正孔対が発生する部位である。
【００２３】
上記の構成により、本実施例のフォトダイオード１は、図４に示すように、そのＰ＋拡散層１２とＮ＋拡散層１４とを、それぞれの櫛歯部１２ｂ、１４ｂを噛合わせてＰ−拡散層１５を挟んで対向配置し、それぞれのＰ−拡散層１５との境界１６を除く周縁の部位を、素子分離層９に接するようにして形成されている。
本実施例のフォトダイオード１は、図９（Ｐ１３）に示すように、厚さの厚い第１のシリコン半導体層４ａに形成されるｎＭＯＳ素子２１およびｐＭＯＳ素子３１とともに形成される。
【００２４】
本実施例のｎＭＯＳ素子２１は、第１のシリコン半導体層４ａに設定されたトランジスタ形成領域８ａに形成される。
図９（Ｐ１３）において、２２はゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
２３はゲート電極であり、ソース層２５（後述）と同じ型の不純物（本実施例ではＮ型）を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域８ａのゲート長方向の中央部にゲート酸化膜２２を挟んで第１のシリコン半導体層４ａに対向して形成され、その側面には窒化シリコン（Ｓｉ３Ｎ４）等の絶縁材料からなるサイドウォール２４が形成されている。
【００２５】
トランジスタ形成領域８ａのゲート電極２３の両側の第１のシリコン半導体層４ａには、Ｎ型不純物を比較的高濃度に拡散させたソース層２５およびドレイン層２６が形成され、それぞれのゲート電極２３側にはソース層２５およびドレイン層２６のそれぞれのエクステンション部２７がソース層２５と同じ型の不純物をソース層２５より低濃度（中濃度という。）に拡散させて形成されている。
【００２６】
ゲート酸化膜２２下のソース層２５およびドレイン層２６のそれぞれのエクステンション部２７の間の第１のシリコン半導体層４ａには、ソース層２５とは逆の型の不純物であるＰ型不純物を比較的低濃度に拡散させたｎＭＯＳ素子２１のチャネルが形成されるチャネル領域２８が形成されている。
本実施例のｐＭＯＳ素子３１は、第１のシリコン半導体層４ａに設定されたトランジスタ形成領域８ｂにｎＭＯＳ素子２１と不純物の型を逆にして同様に形成され、ソース層３５およびドレイン層３６と、ソース層３５とドレイン層３６のそれぞれのエクステンション部３７の間のチャネル領域３８にゲート酸化膜３２を挟んで対向する側面にサイドウォール２４が形成されたゲート電極３３とを有している。
【００２７】
本実施例のフォトダイオード１のＰ＋拡散層１２と、ｐＭＯＳ素子３１のソース層３５およびドレイン層３６とは、それぞれＰ型の同じ不純物を同じ濃度に拡散させて形成され、フォトダイオード１のＮ＋拡散層１４と、ｎＭＯＳ素子２１のソース層２５およびドレイン層２６とは、それぞれＮ型の同じ不純物を同じ濃度に拡散させて形成される。
更に、フォトダイオード１のＰ−拡散層１５と、ｎＭＯＳ素子２１のチャネル領域２８とは、それぞれＰ型の同じ不純物を同じ濃度に拡散させて形成される。
【００２８】
なお、上記のゲート長方向は、第１のシリコン半導体層４ａの上面と平行にソース層２５または３５からドレイン層２６または３６へ向かう方向、またはその逆の方向をいう。
図６ないし図８において、４１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層４上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
【００２９】
上記の第１のシリコン半導体層４ａの厚さは、３０ｎｍ以上の厚さに形成される。
第１のシリコン半導体層４ａの厚さを３０ｎｍ以上とするのは、図１０に示すＰ＋拡散層１２のシート抵抗の実験結果、および図１１に示すＮ＋拡散層１４のシート抵抗の実験結果に示すように、ダイオード形成領域６の第１のシリコン半導体層４ａに形成されるフォトダイオード１のＰ＋拡散層１２およびＮ＋拡散層１４の厚さを、それぞれ３０ｎｍ以上とした場合にはシート抵抗が約２０Ω／□以下の範囲で安定しているが、それぞれの厚さを３０ｎｍ未満にするとシート抵抗が極度に上昇し、フォトダイオード１からの出力が低下するからである。なお図１０、図１１における横軸は、それぞれＰ＋拡散層１２、Ｎ＋拡散層１４のゲート長方向の幅、つまり図５に示す断面方向のそれぞれの幅である。
【００３０】
この場合に、第１のシリコン半導体層４ａ厚さは、３０ｎｍ以上の厚さで、同じ第１のシリコン半導体層４ａに形成されるｎＭＯＳ素子２１やｐＭＯＳ素子３１を効率的に作動させることができる厚さに設定することが望ましい。
Ｐ＋拡散層１２およびＮ＋拡散層１４を形成する第１のシリコン半導体層４ａの厚さを  、ｎＭＯＳ素子２１やｐＭＯＳ素子３１を形成するシリコン半導体層４の厚さと同じ厚さすれば、Ｐ＋拡散層１２およびＮ＋拡散層１４に達するコンタクトホールの深さをｎＭＯＳ素子２１およびｐＭＯＳ素子３１のソース層等の拡散層に達するコンタクトホールの深さと同じにすることができ、コンタクトプラグを形成するときの工程を簡素化してフォトＩＣ４０の製造工程を簡略化することができるからである。
【００３１】
この場合に、ＭＯＳＦＥＴ（ｎＭＯＳ素子２１やｐＭＯＳ素子３１）を形成するシリコン半導体層４の厚さ、つまり第１のシリコン半導体層４ａの厚さを４０ｎｍ以上とすることが望ましく、その上限は１００ｎｍ程度とすることが望ましい。
ＭＯＳＦＥＴを形成するシリコン半導体層４の厚さを４０ｎｍ未満とすると、ＭＯＳＦＥＴを形成するシリコン半導体層４の厚さの成膜時の膜厚バラツキ（±１０ｎｍ程度）の影響が大きくなりすぎ、ＭＯＳＦＥＴの閾電圧のバラツキが増加してＭＯＳＦＥＴの品質を安定させることができなくなり、フォトＩＣ４０の歩留りが低下するからである。
【００３２】
本実施例の第１のシリコン半導体層４ａ厚さは、５０ｎｍに設定されている。
以下に、図６ないし図９にＰで示す工程に従って、本実施例のフォトＩＣの製造方法について説明する。
本実施例の半導体ウェハのシリコン半導体層４は、ＳＩＭＯＸ（ＳｅＰｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法により埋込み酸化膜３上に薄いシリコン層を残して形成されたＳＯＩ構造の半導体ウェハ、または埋込み酸化膜３上に薄いシリコン層を貼り付けて形成されたＳＯＩ構造の半導体ウェハの薄いシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去して第１のシリコン半導体層４ａの厚さと同じ５０ｎｍに形成される。
【００３３】
埋込み酸化膜３上に所定の厚さ（本実施例では、５０ｎｍ）のシリコン半導体層４を形成した半導体ウェハのシリコン半導体層４上に熱酸化法により薄い膜厚のパッド酸化膜を形成し、そのパッド酸化膜上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により窒化シリコンからなるシリコン窒化膜を形成し、フォトリソグラフィによりシリコン窒化膜上に、ダイオード形成領域６およびトランジスタ形成領域８ａ、８ｂを覆う、つまり素子分離領域１０を露出させたレジストマスク４１（不図示）を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜を除去してパッド酸化膜を露出させる。
【００３４】
前記のレジストマスク４１を除去し、露出したシリコン窒化膜をマスクとしてＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、素子分離領域１０のシリコン半導体層４を酸化して埋込み酸化膜３に達する素子分離層９を形成し、ウェットエッチングによりシリコン窒化膜およびパッド酸化膜を除去し、シリコン半導体層４のそれぞれの素子分離領域１０に素子分離層９を形成する。
【００３５】
Ｐ１（図６）、上記のようにして素子分離層９が形成されたシリコン半導体層４上に、ＣＶＤ法により窒化シリコンからなるシリコン窒化膜４３を形成し、フォトリソグラフィによりシリコン窒化膜４３上に、ダイオード形成領域６の低濃度拡散層形成領域６ａを露出させたレジストマスク４１を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜４３を除去して低濃度拡散層形成領域６ａのシリコン半導体層４を露出させる。
【００３６】
Ｐ２（図６）、工程Ｐ１で形成したレジストマスク４１を除去し、熱酸化法により低濃度拡散層形成領域６ａのシリコン半導体層４に犠牲酸化膜４４を形成する。
Ｐ３（図６）、ウェットエッチングにより犠牲酸化膜４４を除去し、熱燐酸に浸漬してシリコン窒化膜４３を除去し、低濃度拡散層形成領域６ａのシリコン半導体層４の厚さを３５ｎｍの厚さとした第２のシリコン半導体層４ｂを形成する。
【００３７】
これにより、シリコン窒化膜４３に覆われていた低濃度拡散層形成領域６ａ以外の領域のシリコン半導体層４が、第１のシリコン半導体層４ａとして形成される。
Ｐ４（図６）、フォトリソグラフィによりトランジスタ形成領域８ａの第１のシリコン半導体層４ａ、および第２のシリコン半導体層４ｂを含むダイオード形成領域６を露出させたレジストマスク４１を形成し、これをマスクとして、露出している第１および第２のシリコン半導体層４ａ、４ｂにＰ型不純物イオンを注入し、トランジスタ形成領域８ａの第１のシリコン半導体層４ａにＰ型不純物を比較的低濃度に拡散させたｎＭＯＳ素子２１のチャネル領域２８を形成すると共に、ダイオード形成領域６の第２のシリコン半導体層４ｂにＰ型不純物を比較的低濃度に拡散させたフォトダイオード１のＰ−拡散層１５を形成する。
【００３８】
このとき、ダイオード形成領域６の第１のシリコン半導体層４ａにも、比較的低濃度にＰ型不純物を拡散させる。
Ｐ５（図７）、工程Ｐ４で形成したレジストマスク４１を除去し、再度フォトリソグラフィによりトランジスタ形成領域８ｂの第１のシリコン半導体層４ａを露出させたレジストマスク４１を形成し、これをマスクとして、露出している第１のシリコン半導体層４ａにＮ型不純物イオンを注入し、トランジスタ形成領域８ｂの第１のシリコン半導体層４ａにＮ型不純物を比較的低濃度に拡散させたｐＭＯＳ素子３１のチャネル領域３８を形成する。
【００３９】
Ｐ６（図７）、熱酸化法により第１および第２のシリコン半導体層４ａ、４ｂの上面を酸化してシリコン酸化膜４５を形成し、そのシリコン酸化膜４５上にＣＶＤ法によりポリシリコンを堆積して比較的厚膜のポリシリコン層４６を形成する。
Ｐ７（図７）、フォトリソグラフィによりポリシリコン層４６上に、トランジスタ形成領域８ａ、８ｂのゲート長方向の中央部のゲート電極２３、３３の形成領域を覆うレジストマスク４１（不図示）を形成し、これをマスクとして異方性エッチングによりポリシリコン層４６およびシリコン酸化膜４５をエッチングし、ゲート酸化膜２２、３２を介してトランジスタ形成領域８ａ、８ｂのそれぞれの第１のシリコン半導体層４ａに形成されたチャネル領域２８、３８に対向するゲート電極２３、３３を形成し、前記のレジストマスク４１を除去する。
【００４０】
Ｐ８（図７）、フォトリソグラフィによりダイオード形成領域６のＮ＋拡散層１４の形成領域（図４に示す「Ｅ」字状の部位）およびトランジスタ形成領域８ａを露出させたレジストマスク４１を形成し、これをマスクとして、露出している第１のシリコン半導体層４ａおよびゲート電極２３のポリシリコンにＮ型不純物イオンを注入し、ゲート電極２３の両側の第１のシリコン半導体層４ａにＮ型不純物を中濃度に拡散させたｎＭＯＳ素子２１のエクステンション部２７を形成すると共に、ゲート電極２３およびダイオード形成領域６のＮ＋拡散層１４の形成領域の第１のシリコン半導体層４ａに中濃度のＮ型不純物を拡散させる。
【００４１】
Ｐ９（図８）、工程Ｐ８で形成したレジストマスク４１を除去し、フォトリソグラフィによりダイオード形成領域６のＰ＋拡散層１２の形成領域（図４に示す「π」字状の部位）およびトランジスタ形成領域８ｂを露出させたレジストマスク４１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極３３のポリシリコンにＰ型不純物イオンを注入し、ゲート電極３３の両側の第１のシリコン半導体層４ａにＰ型不純物を中濃度に拡散させたｐＭＯＳ素子３１のエクステンション部３７を形成すると共に、ゲート電極３３およびダイオード形成領域６のＰ＋拡散層１２の形成領域の第１のシリコン半導体層４ａに中濃度のＰ型不純物を拡散させる。
【００４２】
Ｐ１０（図８）、工程Ｐ９で形成したレジストマスク４１を除去し、ゲート電極２３、３３および第１および第２のシリコン半導体層４ａ、４ｂ上の全面にＣＶＤ法により窒化シリコンを堆積してシリコン窒化膜を形成し、シリコン窒化膜を選択的にエッチングする異方性エッチングによりシリコン窒化膜をエッチングして、ゲート電極２３、３３の上面および第１および第２のシリコン半導体層４ａ、４ｂの上面を露出させ、ゲート電極２３、３３の側面にサイドウォール２４を形成する。
【００４３】
Ｐ１１（図８）、フォトリソグラフィにより上記工程Ｐ８と同様のレジストマスク４１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極２３のポリシリコンにＮ型不純物イオンを注入し、サイドウォール２４の両側の第１のシリコン半導体層４ａにＮ型不純物を比較的高濃度に拡散させたｎＭＯＳ素子２１のソース層２５、ドレイン層２６、およびダイオード形成領域６の第１のシリコン半導体層４ａにフォトダイオード１のＮ＋拡散層１４を形成すると共に、ゲート電極２３に比較的高濃度のＮ型不純物を拡散させる。
【００４４】
Ｐ１２（図８）、工程Ｐ１１で形成したレジストマスク４１を除去し、フォトリソグラフィにより上記工程Ｐ９と同様のレジストマスク４１を形成し、これをマスクとして露出している第１のシリコン半導体層４ａおよびゲート電極３３のポリシリコンにＰ型不純物イオンを注入し、サイドウォール２４の両側の第１のシリコン半導体層４ａにＰ型不純物を比較的高濃度に拡散させたｐＭＯＳ素子３１のソース層３５、ドレイン層３６、およびダイオード形成領域６の第１のシリコン半導体層４ａにフォトダイオード１のＰ＋拡散層１２を形成すると共に、ゲート電極３３に比較的高濃度のＰ型不純物を拡散させる。
【００４５】
Ｐ１３（図９）、工程Ｐ１２で形成したレジストマスク４１を除去し、各拡散層を活性化させるための熱処理を施して、本実施例のフォトダイオード１、並びにｎＭＯＳ素子２１、ｐＭＯＳ素子３１を形成する。
その後に、素子分離層９上等のシリコン半導体層４上の全面に、ＣＶＤ法により酸化シリコン等の絶縁材料を比較的厚く堆積し、その上面を平坦化処理して層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、Ｐ＋拡散層１２およびＮ＋拡散層１４、ソース層２５、３５およびドレイン層２６、３６上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク４１（不図示）を形成し、これをマスクとして酸化シリコンを選択的にエッチングする異方性エッチングにより層間絶縁膜を貫通してＰ＋拡散層１２およびＮ＋拡散層１４、ソース層２５、３５およびドレイン層２６、３６に達するコンタクトホールを形成し、前記のレジストマスク４１の除去後に、ＣＶＤ法またはスパッタ法によりコンタクトホール内に導電材料を埋め込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
【００４６】
次いで、前記と同様にして、ゲート電極２３、３３に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトＩＣ４０を形成する。
このようにして形成されたフォトダイオード１は、そのＰ−拡散層１５が、膜厚を３ｎｍ以上、３６ｎｍ以下（本実施例では、３５ｎｍ）とした第２のシリコン半導体層４ｂに形成されているので、フォトダイオード１が受光した可視光は、第１のシリコン半導体層４ｂと埋込み酸化膜３との界面で反射したとしても、可視光のサブピークが現出することはなく、第１のシリコン半導体層４ｂの厚さにより可視光をカットして、波長４００ｎｍ以下の紫外線領域の紫外線の総量を正確に検出することができる。
【００４７】
また、本実施例のフォトダイオード１のＰ＋拡散層１２およびＮ＋拡散層１４は、３０ｎｍ以上の厚さ（本実施例では、５０ｎｍ）を有する第１のシリコン半導体層４ａに形成されているので、シート抵抗が過大になることはなく、フォトダイオード１からの出力が低下することもない。
更に、Ｐ＋拡散層１２およびＮ＋拡散層１４を形成する第１のシリコン半導体層４ａの厚さを、ｎＭＯＳ素子２１およびｐＭＯＳ素子３１を形成するシリコン半導体層４の厚さと同じ厚さ形成したので、Ｐ＋拡散層１２およびＮ＋拡散層１４に達するコンタクトホールの深さをｎＭＯＳ素子２１およびｐＭＯＳ素子３１のソース層等の拡散層に達するコンタクトホールの深さと同じにすることができ、ｎＭＯＳ素子２１等を形成するシリコン半導体層４の厚さ他の厚さにした場合に較べてコンタクトプラグを形成するときの工程を簡素化して、フォトＩＣ４０の製造工程の簡略化を更に図ることができる。
【００４８】
この場合に、ｎＭＯＳ素子２１およびｐＭＯＳ素子３１を形成するシリコン半導体層４の厚さを４０ｎｍ以上とすれば、ＭＯＳＦＥＴを形成するシリコン半導体層４の厚さの成膜時の膜厚バラツキの影響を抑制して、ＭＯＳＦＥＴの閾電圧のバラツキが低減することができ、ＭＯＳＦＥＴの品質を安定させることが可能になり、フォトＩＣ４０の歩留りを向上させることができる。
【００４９】
更に、本実施例のフォトダイオード１は、そのＰ−拡散層１５がフォトＩＣ４０を構成するｎＭＯＳ素子２１のチャネル領域２８と同じＰ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子２１のチャネル領域２８を形成する工程Ｐ４において、同じレジストマスク４１を用いて同時に形成することが可能になり、フォトＩＣ４０の製造工程の簡略化を図ることができる。
【００５０】
更に、フォトダイオード１のＮ＋拡散層１４が、フォトＩＣ４０を構成するｎＭＯＳ素子２１のソース層２５、ドレイン層２６と同じＮ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子２１のソース層２５、ドレイン層２６を形成する工程Ｐ１１において、同じレジストマスク４１を用いて同時に形成することが可能になり、フォトＩＣ４０の製造工程の簡略化を図ることができる。
【００５１】
更に、フォトダイオード１のＰ＋拡散層１２が、フォトＩＣ４０を構成するｐＭＯＳ素子３１のソース層３５、ドレイン層３６と同じＰ型不純物を同じ濃度に拡散させているので、ｐＭＯＳ素子３１のソース層３５、ドレイン層３６を形成する工程Ｐ１２において、同じレジストマスク４１を用いて同時に形成することが可能になり、フォトＩＣ４０の製造工程の簡略化を図ることができる。
【００５２】
以上説明したように、本実施例では、絶縁層上に形成された３ｎｍ以上、３６ｎｍ以下の厚さを有する第２のシリコン半導体層にＰ型の不純物を低濃度に拡散させたフォトダイオードのＰ−拡散層を形成し、絶縁層上に形成された第１のシリコン半導体層に、Ｐ型の不純物を高濃度に拡散させたＰ＋拡散層と、これにＰ−濃度拡散層を挟んで対向配置されたＮ型の不純物を高濃度に拡散させたＮ＋拡散層と形成するようにしたことによって、Ｐ−拡散層を形成する第２のシリコン半導体層の厚さにより受光した可視光を、シリコン半導体層と絶縁層との界面での反射を含めてカットすることができ、受光した光から紫外線を選択的に検出して、その総量を正確に検出することができる。
【００５３】
また、Ｐ＋拡散層およびＮ＋拡散層の厚さを３０ｎｍ以上の厚さにするようにしたことによって、フォトダイオードの高濃度拡散層のシート抵抗が過大になることを防止して、フォトダイオードからの出力の低下を防止することができる。
更に、Ｐ＋拡散層およびＮ＋拡散層を形成する第１のシリコン半導体層の厚さを、３０ｎｍ以上で、ＭＯＳＦＥＴを形成するシリコン半導体層と同じ厚さに形成するようにしたことによって、Ｐ＋拡散層およびＮ＋拡散層の上面をＭＯＳＦＥＴのソース層、ドレイン層の上面と同じ高さにすることができ、コンタクトプラグ形成時の工程を簡素化してフォトＩＣの製造工程の簡略化を図ることができる。
【００５４】
更に、ＭＯＳＦＥＴを形成するシリコン半導体層の厚さを、４０ｎｍ以上の厚さとしたことによって、ＭＯＳＦＥＴを形成するシリコン半導体層４の厚さの成膜時の膜厚バラツキの影響を抑制して、ＭＯＳＦＥＴの閾電圧のバラツキが低減することができ、フォトＩＣ４０の歩留りを向上させることができる。
なお、上記実施例においては、第１のシリコン半導体層の厚さは、第２のシリコン半導体層の厚さより厚い厚さに設定するとして説明したが、第１および第２のシリコン半導体層を３０ｎｍ以上、３６ｎｍ以下の範囲で、同じ厚さに設定してもよく、第１のシリコン半導体層の厚さを、３０ｎｍ以上、３６ｎｍ以下の範囲で、第２のシリコン半導体層の厚さより薄い厚さに形成にするようにしてもよい。このようにしても上記と同様の効果を得ることができる。
【００５５】
この第２のシリコン半導体層を、第１のシリコン半導体層から突出させる場合に、上記工程Ｐ１０における選択的な異方性エッチングのときに、その選択比と、第１および第２のシリコン半導体層の不純物の濃度差とを利用して、濃度の薄い第２のシリコン半導体層を突出させるようにするとよい。
また、上記実施例においては、低濃度拡散層は、Ｐ型不純物を拡散させて形成するとして説明したが、Ｎ型の不純物を比較的低濃度に拡散させて形成しても、上記と同様の効果を得ることができる。
【００５６】
更に、上記実施例においては、Ｐ＋拡散層は「π」字状、Ｎ＋拡散層は「Ｅ」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
更に、上記実施例においては、Ｐ＋拡散層およびＮ＋拡散層には、櫛歯部を複数設け、これらを噛合わせて配置するとして説明したが、櫛歯部を設けずに、峰部のみを低濃度拡散層を挟んで対向配置するようにしてもよい。
【００５７】
更に、上記実施例においては、半導体ウェハは、シリコン基板に絶縁層としての埋込み酸化膜を挟んで形成されたシリコン半導体層を有するＳＯＩ構造の半導体ウェハであるとして説明したが、ＳＯＩ構造の半導体ウェハは前記に限らず、絶縁層としてのサファイア基板上にシリコン半導体層を形成したＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）基板や、絶縁層としてのクオーツ基板上にシリコン半導体層を形成したＳＯＱ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｑｕａｒｔｚ）基板等のＳＯＩ構造の半導体ウェハであってもよい。
【図面の簡単な説明】
【００５８】
【図１】シリコン（１００）のシリコン半導体層の厚さによる光吸収率が１０％となる波長を示すグラフ
【図２】シリコン半導体層の厚さを４０．０４ｎｍとしたときのフォトダイオードの感度を示すグラフ
【図３】シリコン半導体層の厚さによるサブピーク波長を示すグラフ
【図４】実施例のフォトダイオードの上面を示す説明図
【図５】実施例のフォトダイオードの断面を示す説明図
【図６】実施例のフォトＩＣの製造方法を示す説明図
【図７】実施例のフォトＩＣの製造方法を示す説明図
【図８】実施例のフォトＩＣの製造方法を示す説明図
【図９】実施例のフォトＩＣの製造方法を示す説明図
【図１０】実施例のＰ＋拡散層のシート抵抗を示すグラフ
【図１１】実施例のＮ＋拡散層のシート抵抗を示すグラフ
【符号の説明】
【００５９】
１    フォトダイオード
３    埋込み酸化膜
４    シリコン半導体層
４ａ  第１のシリコン半導体層
４ｂ  第２のシリコン半導体層
６    ダイオード形成領域
６ａ  低濃度拡散層形成領域
８ａ、８ｂ  トランジスタ形成領域
９    素子分離層
９ａ  一の辺
９ｂ  他の辺
１０  素子分離領域
１２  Ｐ＋拡散層
１２ａ、１４ａ  峰部
１２ｂ、１４ｂ  櫛歯部
１４  Ｎ＋拡散層
１５  Ｐ−拡散層
１６  境界
２１  ｎＭＯＳ素子
２２、３２  ゲート酸化膜
２３、３３  ゲート電極
２４  サイドウォール
２５、３５  ソース層
２６、３６  ドレイン層
２７、３７  エクステンション部
２８、３８  チャネル領域
３１  ｐＭＯＳ素子
４０  フォトＩＣ
４１  レジストマスク
４３  シリコン窒化膜
４４  犠牲酸化膜
４５  シリコン酸化膜
４６  ポリシリコン層
【図１】
2008235477.tif 000003
【図２】
2008235477.tif 000004
【図３】
2008235477.tif 000005
【図４】
2008235477.tif 000006
【図５】
2008235477.tif 000007
【図６】
2008235477.tif 000008
【図７】
2008235477.tif 000009
【図８】
2008235477.tif 000010
【図９】
2008235477.tif 000011
【図１０】
2008235477.tif 000012
【図１１】
2008235477.tif 000013