(57)【要約】【課題】縁面放電の発生が回避され、変位量が大きく、しかも製造が容易な積層素子を提供する。【解決手段】積層素子１０は積層面形状が四角形である圧電層１１と内部電極とが交互に積層されて構成される。内部電極は、積層素子１０の三側面に露出するが一側面には露出しない第１パターン電極１２ａ，１２ｂと、積層素子１０の一側面に露出するが三側面には露出しない第２パターン電極１３ａ，１３ｂを有し、積層方向において第２パターン電極１３ａ，１３ｂが逐次反転して配置されてなる積層部の間に第１パターン電極１２ａ，１２ｂが配置された内部電極構造を有する。【選択図】図２Ｂ
2008306131.tif 000002
【特許請求の範囲】
【請求項１】
圧電層と内部電極とが交互に積層されてなる積層体の側面の一部に前記内部電極の少なくとも一部が露出し、その露出領域において前記内部電極が一層おきに外部電極に接続されてなる積層型圧電素子であって、
前記内部電極のうち同極の内部電極のみが露出する積層体側面部における当該内部電極どうしの間隔が、同極および異極の内部電極が交互に露出する積層体側面部における当該内部電極どうしの間隔よりも狭いことを特徴とする積層型圧電素子。
【請求項２】
圧電層と内部電極とが交互に積層されてなる積層体の側面において前記内部電極が一層おきに接続された構造を有する積層型圧電素子であって、
前記圧電層の積層面形状は四角形であり、
前記内部電極は、前記積層体の三側面に露出するが一側面には露出しない第１パターン電極と、前記積層体の一側面に露出するが三側面には露出しない第２パターン電極とを有し、
前記積層体は、積層方向において前記第２パターン電極が逐次反転して配置されてなる積層部の間に前記第１パターン電極が配置された内部電極構造を有することを特徴とする積層型圧電素子。
【請求項３】
前記積層部として、前記第２パターン電極の数が偶数であるものを含むことを特徴とする請求項２に記載の積層型圧電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型圧電素子に関する。
【背景技術】
【０００２】
圧電セラミックス等からなる圧電層と内部電極とが交互に積層され、内部電極が一層おきに接続された構造を有する積層型圧電素子が、ポジショナ素子やアクチュエータ、超音波モータ等に利用されている（例えば、非特許文献１参照）。
【０００３】
積層型圧電素子の代表的な電極構造の１つとして、図８Ａの側面図に示す全面電極構造が挙げられる。この全面電極構造では、積層体９０の一側面（右側面）における内部電極９１の露出部分が一層おきに絶縁層９２ａで覆われ、右側面に露出したままの内部電極どうしが外部電極９３ａにより接続されている。この側面と対向する側面（左側面）においては、外部電極９３ａと導通している内部電極が絶縁層９２ｂで覆われ、左側面に露出したままの内部電極どうしが外部電極９３ｂにより接続された構造を有している。
【０００４】
このような全面電極構造は、圧電層９４に圧電不活性な領域が存在しないために、圧電セラミックスの材料特性に合致する大きな変位量を得ることができるという利点がある。
【０００５】
しかしながら、全面電極構造では、低電圧駆動化のために圧電層９４を薄層化しようとすると、絶縁層９２ａ，９２ｂを内部電極９１が一層おきに露出するように形成することが困難になる。また、積層体９０において絶縁層９２ａ，９２ｂが形成されない面においては、圧電層９４を挟んで異極が近接して露出することになるので、駆動電圧を印加した際の縁面放電により絶縁破壊する確率が高くなるという問題がある。
【０００６】
このような縁面放電の発生を回避することができる内部電極の構造として、例えば、図８Ｂに示すような、積層コンデンサ疑似構造が知られている（例えば、特許文献１参照）。なお、図８Ｂには、積層体を構成要素である１層の圧電層９５と１層の内部電極９６をペアリングさせたもの（厚みの図示を省略）を、積層方向において分離させ、かつ、内部電極のパターン形状が明瞭となるように左右にずらして、示している。
【０００７】
この積層コンデンサ疑似構造では、四角形状の積層面の３辺に内部電極９６が形成されていない非電極域９７を設け、この非電極域９７が形成されていない辺を積層体の対向側面に交互に露出させ、それぞれの内部電極が一層おきに露出する面に外部電極（図示せず）を設ける。この積層コンデンサ疑似構造では、積層体の一側面に異極となる内部電極が露出しないので、縁面放電の発生を防止することができる。
【０００８】
しかしながら、積層体の側面近傍は非電極域９７に起因して圧電不活性となるので、素子全体の変位量が小さくなるという問題が生じる。この非電極域９７を狭くすると変位量は大きくなるが、内部電極９６と非電極域９７を介して対向する外部電極との間の放電による絶縁破壊が起こりやすくなるため、非電極域９７には素子面積に関係なく一定の幅を確保することが必要である。
【０００９】
したがって、素子面積が小さい素子ほど素子面積に対して非電極域９７が占める割合が大きくなり、非電極域９７による変位阻害に起因する素子変位の低下が顕著に現れてしまう。
【非特許文献１】内野研二著、「圧電・電歪アクチュエータ−基礎から応用まで」、森北出版（１９８６）
【特許文献１】特許第２９５１１２９号公報（図３等）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明はかかる事情に鑑みてなされたものであり、縁面放電の発生が回避され、変位量が大きく、しかも製造が容易な積層型圧電素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の観点によれば、圧電層と内部電極とが交互に積層されてなる積層体の側面の一部に前記内部電極の少なくとも一部が露出し、その露出領域において前記内部電極が一層おきに外部電極に接続されてなる積層型圧電素子であって、前記内部電極のうち同極の内部電極のみが露出する積層体側面部における当該内部電極どうしの間隔が、同極および異極の内部電極が交互に露出する積層体側面部における当該内部電極どうしの間隔よりも狭いことを特徴とする積層型圧電素子が提供される。
【００１２】
本発明の第２の観点によれば、圧電層と内部電極とが交互に積層されてなる積層体の側面において前記内部電極が一層おきに接続された構造を有する積層型圧電素子であって、前記圧電層の積層面形状は四角形であり、前記内部電極は、前記積層体の三側面に露出するが一側面には露出しない第１パターン電極と、前記積層体の一側面に露出するが三側面には露出しない第２パターン電極とを有し、前記積層体は、積層方向において前記第２パターン電極が逐次反転して配置されてなる積層部の間に前記第１パターン電極が配置された内部電極構造を有することを特徴とする積層型圧電素子が提供される。
【００１３】
ここで、前記積層部として、前記第２パターン電極の数は偶数のものを含むことが好ましい。
【発明の効果】
【００１４】
本発明によれば、積層型圧電素子において、低電圧駆動のために圧電層の厚さを薄くした場合に、積層体の側面に異極内部電極が露出しても、その間隔が広いために縁面放電の発生を回避することができる。また、側面周縁部に一定の間隔で圧電活性な領域を設けることができるので、従来の積層コンデンサ疑似構造の積層型圧電素子よりも大きな変位を得ることができる。さらに、大きな変位量を得るために積層数を増加させた場合でも、側面周縁部に一定間隔で形成される圧電活性領域により、発生する内部応力が小さくなるため、破壊し難く信頼性に優れる。さらにまた、積層体の側面に絶縁層を形成する必要がないので、製造が容易である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。図１Ａに積層型圧電素子（以下「積層素子」という）１０の上面図を、図１Ｂ，１Ｃに積層素子１０を構成する内部電極パターンを示す平面図を、図２Ａに積層素子１０の側面図を、図２Ｂに積層素子１０を層に分解して示す。図１Ａ〜１Ｃ，２Ａに示すように、三次元直交座標軸Ｘ，Ｙ，Ｚを定めており、積層方向をＺ方向とし、積層面をＸ−Ｙ面としている。
【００１６】
積層素子１０は、圧電層１１と内部電極とがＺ方向に交互に積層された構造を有する。圧電層１１は、例えば、圧電セラミックスからなる。積層素子１０では、圧電層１１の積層面の形状（Ｘ−Ｙ面形状）を四角形としており、その頂点を図１Ａ，２Ａ，２Ｂにおいて、“ａ”，“ｂ”，“ｃ”，“ｄ”で示しており、辺ａｂを含む側面をＸ１側面、辺ｂｃを含む側面をＹ１側面、辺ｃｄを含む側面をＸ２側面、辺ｄａを含む側面をＹ２側面とする。
【００１７】
後述するように、積層素子１０を構成する内部電極は、一層おきにＸ１側面とＸ２側面に露出するように設けられるため、外部電極１４ａはＸ１側面に、外部電極１４ｂはＸ２側面に設けられている。
【００１８】
図１Ｂ，１Ｃに示すように、積層素子１０には２つのパターンの内部電極が用いられている。図１Ｂには、積層素子１０の三側面に露出するが一側面には露出しないように非電極域１５を備えた第１パターン電極１２ａ，１２ｂが示されている。図１Ｃには、積層素子１０の一側面に露出するが三側面には露出しないようにコの字型の非電極域１６を備えた第２パターン電極１３ａ，１３ｂが示されている。
【００１９】
なお、図１Ｂ，１Ｃにおいては、第１パターン電極１２ａ，１２ｂと第２パターン電極１３ａ，１３ｂを斜線ハッチングして示しているが、これは圧電層１１との領域対比を容易とするためであり、図２Ｂおよび後に説明する図３Ａ，３Ｂ，４，５Ａ，５Ｂ，７についても同様である。
【００２０】
第１パターン電極１２ａ，１２ｂは実質的に同じものであるが、ここでは、積層素子１０において、非電極域１５が図１Ａに示すＸ１側面側に配置されているかＸ２側面側に配置されているかによって、これらを区別することとする。すなわち、非電極域１５がＸ２側面側に配置されることによりＸ１側面に電極が露出するものを‘第１パターン電極１２ａ’とし、非電極域１５がＸ１側面側に配置されることによりＸ２側面に電極が露出するものを‘第１パターン電極１２ｂ’とする。
【００２１】
同様に、第２パターン電極１３ａ，１３ｂもまた実質的に同じものであるが、以降、積層素子１０において、非電極域１６が形成されていない辺が図１Ａに示すＸ１側に配置されているかＸ２側に配置されているかによって、これらを区別することとする。すなわち、Ｘ１側面に電極が露出するように配置されるものを‘第２パターン電極１３ａ’とし、Ｘ２側面に電極が露出するように配置されるものを‘第２パターン電極１３ｂ’とすることとする。
【００２２】
なお、図１Ｂ，１Ｃに示すように、第１パターン電極１２ａとその直下の圧電層１１とをペアリングさせたものを圧電板Ｌ１とし、第１パターン電極１２ｂとその直下の圧電層１１とをペアリングさせたものを圧電板Ｌ２とし、第２パターン電極１３ａとその直下の圧電層１１とをペアリングさせたものを圧電板Ｐ１とし、第２パターン電極１３ｂとその直下の圧電層１１とをペアリングさせたものを圧電板Ｐ２とする。
【００２３】
図２Ａ，図２Ｂを参照しながら、積層素子１０の内部電極構造について詳細に説明する。図２Ｂでは図１Ｂ，１Ｃに示した圧電板Ｌ１，Ｌ２，Ｐ１，Ｐ２を用いて積層素子１０の構成を明かにしている。
【００２４】
図２Ｂの右列に示す通り、積層素子１０の最下層には圧電板Ｌ２が配置されている。一般的に積層素子では内部電極が一層おきに接続される構造が採用され、このことは積層素子１０においても例外ではない。圧電板Ｌ２が具備する第１パターン電極１２ｂはＸ２側面に露出するため、その直上には、Ｘ１側面に露出する第２パターン電極１３ａを有する圧電板Ｐ１が配置される。
【００２５】
圧電板Ｌ２上に所定枚数の圧電板Ｐ１，Ｐ２を積層する。ここでは、圧電板Ｐ１，Ｐ２を下から上に向けてＰ１→Ｐ２→Ｐ１→Ｐ２→Ｐ１→Ｐ２の順序で積層している。圧電板Ｐ１，Ｐ２の積層数を６層としているが、これに限定されるものではない。内部電極が一層おきに接続される構造を実現するために、これら６層の一番上の圧電板Ｐ２の上には、圧電板Ｌ１を配置する。ここまでの構成が図２Ｂの右列に示されている。
【００２６】
図２Ｂの右列の一番上の圧電板Ｌ１の上には、圧電板Ｐ２，Ｐ１を下から上に向けてＰ２→Ｐ１→Ｐ２→Ｐ１→Ｐ２→Ｐ１の順序で積層する。最後の圧電板Ｐ１の上には圧電板Ｌ２を配置する必要がある。これらが図２Ｂの右から２列目に示されている構成要素である。
【００２７】
この図２Ｂの右から２列目の一番上の圧電板Ｌ２は、図２Ｂの右列の一番下に配置されている圧電板Ｌ２と同視することができるので、この圧電板Ｌ２の上には、圧電板Ｐ１→Ｐ２→Ｐ１→Ｐ２→Ｐ１→Ｐ２→Ｌ１（以上が図２Ｂの左から２列目）→Ｐ２→Ｐ１→Ｐ２→Ｐ１→Ｐ２→Ｐ１→Ｌ２（以上が図２Ｂの左列）の順序で、逐次、所定の圧電板が積層される。そして、積層素子１０は、その最上部に圧電層１１を設けることで、積層方向端面が絶縁性となるように構成されている。
【００２８】
このような内部電極構造により、図２Ａに示されているように、積層素子１０のＸ１側面には、第１パターン電極１２ａと第２パターン電極１３ａのみが露出するので、これらが外部電極１４ａと接続されて同極となる。また、積層素子１０のＸ２側面には、第１パターン電極１２ｂと第２パターン電極１３ｂのみが露出するので、これらが外部電極１４ｂと接続されて同極となる。
【００２９】
なお、図２Ａの各側面に示される点線は、上下に位置する２つの圧電層１１の境界を示している。後述する積層素子１０の製造法に依存して、この境界が不明となる程度にまで圧電層１１どうしが一体化した状態となっているか、または、圧電層１１間に微少隙間が形成された状態となる。
【００３０】
積層素子１０のＹ１，Ｙ２側面にはそれぞれ、図２Ａに示されるように、異極となる第１パターン電極１２ａ，１２ｂが露出する。これら第１パターン電極１２ａ，１２ｂの露出間隔は、圧電板Ｐ１，Ｐ２からなる積層部により隔てられているために、１層の圧電層１１の上下に露出するということがない。そのため、圧電層１１を薄く形成した場合でも、第１パターン電極１２ａ，１２ｂ間の距離を長く確保することができ、Ｙ１，Ｙ２側面における第１パターン電極１２ａ，１２ｂ間の縁面放電の発生を防止することができる。
【００３１】
このように、積層素子１０は、内部電極のうち同極の内部電極のみが露出する側面におけるこれら内部電極どうしの間隔が、同極および異極の内部電極が交互に露出する側面におけるこれら内部電極どうしの間隔よりも狭いという、従来の積層素子にはない構造上の特徴を有している。
【００３２】
積層素子１０の圧電活性領域について図３Ａ，３Ｂを参照しながら説明する。図３Ａに示されるように、第２パターン電極１３ａ，１３ｂ間の圧電層１１では、第２パターン電極１３ａ，１３ｂに付随して設けられる非電極域１６に起因して、Ｙ１，Ｙ２側面側に圧電不活性な領域（斜線部のない部分）が形成されるものの、図３Ｂに示されるように、例えば、第１パターン電極１２ａと第２パターン電極１３ｂに挟まれた圧電層１１においては、Ｙ１，Ｙ２側面側に圧電活性な領域が形成される。このことは第１パターン電極１２ｂと第２パターン電極１３ａに挟まれた圧電層１１についても同様である。
【００３３】
こうして積層素子１０は、圧電板Ｐ１，Ｐ２のみからなる積層素子と比較して、圧電不活性領域に起因する変位阻害が小さく、大きな変位を得ることができる。また、積層素子１０の中央部と周縁部との間の圧電活性の差に起因して発生する内部応力も小さくなるので、その応力に原因する破壊も起こり難くなる。
【００３４】
積層素子１０の構造では、その素子面積に関係なく圧電不活性領域として一定の領域を確保しなければならないので、特に圧電不活性領域が素子面積に占める割合が大きくなる小面積の積層素子において、このような効果を顕著に得ることができる。
【００３５】
積層素子１０は、周知のグリーンシートを用いた一体焼成法（同時焼成法）により製造することができる。すなわち、概略、グリーンシートの作製→内部電極印刷→積層→熱圧着（一体化）→脱脂・焼成→研削（高さ調節）→切断→（研削・研磨）→外部電極形成の順序で製造することができる。一体焼結法によれば、圧電層１１を例えば２０μｍという薄さとする場合でも製造は容易であり、製造歩留まりも高い。
【００３６】
内部電極印刷の前後いずれかのタイミングで、非電極域１５，１６が形成される領域に相当するグリーンシートの領域に、カーボン等の焼成時に焼失する材料のペーストや、チタン酸鉛（ＰｂＴｉＯ３）等の難焼結性の材料のペーストを印刷しておくことで、得られる積層素子１０において、非電極域１５，１６が位置する圧電層間に間隙または難焼結性材料が充填された間隙を形成することができる。このような間隙は、積層素子１０において、圧電活性領域と圧電不活性領域との伸縮挙動の違いによる応力の発生を緩和する効果を奏する。
【００３７】
積層素子１０の構造設定では、要求される素子形状、駆動電圧、変位量、製造歩留まり等のバランスが考慮される。
【００３８】
例えば、縁面放電回避の観点からは、Ｙ１，Ｙ２側面における第１パターン電極１２ａ，１２ｂの間隔は広い方がよい。しかし、限られた外形形状と圧電層厚さの下において第１パターン電極１２ａ，１２ｂの間隔を広くするということは、第２パターン電極１３ａ，１３ｂの挿入数が増えて積層素子の側面部における圧電不活性領域が増えることにつながるために、これによる変位阻害が問題になってくる。その一方で、圧電層１１の厚さを薄くすれば、駆動電圧を小さくすることができるので、Ｙ１，Ｙ２側面における第１パターン電極１２ａ，１２ｂの間隔を狭くすることも可能になる。駆動電圧が小さい場合には非電極域１５，１６の幅Ｄ（図１Ｂ，１Ｃ参照）を狭くすることができるが、製造上、グリーンシートの積層位置に僅かなズレも許されなくなる。非電極域１５，１６の幅Ｄを広くすると、このズレの問題は回避できるが、特に素子面積（積層面面積）の小さい積層素子では、圧電不活性領域が占める割合が大きくなるため、変位量低下の問題が生じる。
【００３９】
積層素子１０における圧電層１１の厚さ、第１パターン電極１２ａ，１２ｂと第２パターン電極１３ａ，１３ｂの配置態様、非電極域１５，１６の幅Ｄは、このような種々の事情を考慮して設定される。
【００４０】
積層素子１０では、連続して積層される圧電板Ｐ１，Ｐ２の枚数を偶数である６枚としたが、その理由について図７を参照して説明する。図７は、圧電板Ｐ１，Ｐ２の積層数を３枚（奇数）とした積層素子を、図２Ｂと同様に分解して示した図である。
【００４１】
最下層に圧電板Ｌ２を配置した場合、その上に圧電板Ｐ１，Ｐ２を、Ｐ１→Ｐ２→Ｐ１の順序で３枚（奇数枚）積層すると、その上には、再び圧電板Ｌ２を積層する必要が生じ、この状態が繰り返されることとなるために、圧電板Ｌ１を使用しない構造となる。
【００４２】
図示はしていないが、これと同様に、最下層に圧電板Ｌ１を配置した場合、その上に圧電板Ｐ１，Ｐ２を、Ｐ２→Ｐ１→Ｐ２の順序で積層すると、その上には、再び圧電板Ｌ１を積層する必要が生じ、この状態が繰り返されることとなるために、圧電板Ｌ２を使用しない構造となる。
【００４３】
このような構造では、Ｘ１側面部とＸ２側面部とで圧電活性な状態に差が生じてしまうために、変位のバランスが悪くなり、発生する内部応力が大きくなって破壊しやすくなるおそれがある。このような問題を回避する観点から、圧電板Ｌ１，Ｌ２がほぼ同数使用されるように、これら圧電板Ｌ１，Ｌ２に挟まれる圧電板Ｐ１，Ｐ２の枚数を偶数とする（第１パターン電極１２ａ，１２ｂ間に挟まれる圧電層１１の数が偶数となる）ことが好ましい。
【００４４】
但し、図４に示す積層素子２０の構造のように、同数の圧電板Ｌ１，Ｌ２を備えるように、圧電板Ｌ１，Ｌ２，Ｐ１，Ｐ２の配置パターンを変更することは可能である。
【００４５】
図４は積層素子２０を図２Ｂと同様に分解して示した図である。積層素子２０では、最下層に圧電板Ｌ１を配置し、その上に圧電板Ｐ１，Ｐ２をＰ２→Ｐ１→Ｐ２の順で３枚（奇数枚）積層し、その上に圧電板Ｌ１を積層し、その上に圧電板Ｐ１，Ｐ２をＰ２→Ｐ１→Ｐ２→Ｐ１の順で４枚（偶数枚）積層している。
【００４６】
このようにすると、その上には圧電板Ｌ２を配置することができ、さらにその上に圧電板Ｐ１，Ｐ２をＰ１→Ｐ２→Ｐ１の順で３枚（奇数枚）積層すれば、再び圧電板Ｌ２を積層することができる。結果的に、積層素子２０は、第１パターン電極１２ａ，１２ｂが２カ所ずつ配置された構造となり、圧電素子２０全体では、圧電素子２０の側面近傍における圧電活性状態のバランスをとることができる。
【００４７】
以上、本発明の実施の形態について説明したが、本発明はこのような形態に限定されるものではない。例えば、角柱形状を有する積層素子について説明したが、円柱状やリング状の積層素子にも、積層素子１０の内部電極構造を適用することができる。図５Ａ，５Ｂに円柱状の積層素子に適用される内部電極パターンを示す。積層順序は積層素子１０等に準じ、図５Ａ，５Ｂに示す符号は図１Ｂ，１Ｃに準ずるのでここでの説明は省略する。
【００４８】
また、上記説明においては、最下部電極および最上部電極として第２パターン電極１３ａ，１３ｂが配置された積層素子構造について説明したが、これに限られるものではなく、積層素子の最上部電極と最下部電極の一方または両方が第１パターン電極１２ａ，１２ｂとなっていてもよい。
【実施例】
【００４９】
［圧電素子の変位特性］
素子形状が縦０．９ｍｍ×横０．９ｍｍ×高さ１．２ｍｍ、圧電活性を示す圧電層の厚さ（総厚）が１０８６μｍ、有効圧電層数が５９層、第２パターン電極１３ａ・１３ｂ（第２パターン電極１３ａは第１パターン電極１２ｂ間に設けられ、第２パターン電極１３ｂは第１パターン電極１２ａ間に設けられている）の数が合計で６層、非電極域の幅Ｄが８０μｍである積層素子（実施例）を一体焼結法で作製した。駆動電圧を＋６Ｖと−６Ｖの間で直線的に変化させて、そのときの変位特性を接触式変位計で調べた。その結果を図６に示す。
【００５０】
比較のために、内部電極パターンとして第２パターン電極１３ａ，１３ｂのみを用いた図８Ｂに示す積層コンデンサ疑似構造の積層素子（比較例）を作製し、同条件で変位特性を調べた。その結果を図６に併記する。
【００５１】
なお、図６中の変位特性を示す各直線は、電圧上昇／電圧降下のサイクルを複数回行って得た実測データに基づいて、最小二乗法により一次の近似式として求めたものである。
【００５２】
図６から、実施例の積層素子の変位勾配は、比較例の積層素子の変位勾配よりも急になっている。これらの変位勾配の比は約１．３７であるから、同じ駆動電圧で約３７％も大きな変位が得られていることがわかる。このように実施例の構造では、比較例の構造に対して、同じ駆動電圧でより大きな変位が得られることが確認された。
【図面の簡単な説明】
【００５３】
【図１Ａ】本発明の実施形態に係る積層素子の上面図。
【図１Ｂ】積層素子を構成する第１の内部電極パターンを示す平面図。
【図１Ｃ】積層素子を構成する第２の内部電極パターンを示す平面図。
【図２Ａ】積層素子の側面図。
【図２Ｂ】積層素子を層に分解して示す図。
【図３Ａ】積層素子の圧電活性領域を示す第１の図。
【図３Ｂ】積層素子の圧電活性領域を示す第２の図。
【図４】本発明の実施形態に係る別の積層素子を層に分解して示す図。
【図５Ａ】円柱状の積層素子に適用される第１の内部電極パターンを平面図。
【図５Ｂ】円柱状の積層素子に適用される第２の内部電極パターンを平面図。
【図６】実施例および比較例の変位特性を示すグラフ。
【図７】第２パターン電極の積層数が奇数の積層素子を層に分解して示す図。
【図８Ａ】従来の積層素子の構造を示す側面図。
【図８Ｂ】従来の別の積層素子の概略構造を層に分離して示す図。
【符号の説明】
【００５４】
１０…積層素子、１１…圧電層、１２ａ・１２ｂ…第１パターン電極、１３ａ・１３ｂ…第２パターン電極、１４ａ・１４ｂ…外部電極、１５・１６…非電極域、９０…積層体、９１…内部電極、９２ａ・９２ｂ…絶縁層、９３ａ・９３ｂ…外部電極、９４…圧電層、９５…圧電層、９６…内部電極、９７…非電極域。
【図１Ａ】
2008306131.tif 000003
【図１Ｂ】
2008306131.tif 000004
【図１Ｃ】
2008306131.tif 000005
【図２Ａ】
2008306131.tif 000006
【図２Ｂ】
2008306131.tif 000007
【図３Ａ】
2008306131.tif 000008
【図３Ｂ】
2008306131.tif 000009
【図４】
2008306131.tif 000010
【図５Ａ】
2008306131.tif 000011
【図５Ｂ】
2008306131.tif 000012
【図６】
2008306131.tif 000013
【図７】
2008306131.tif 000014
【図８Ａ】
2008306131.tif 000015
【図８Ｂ】
2008306131.tif 000016