(57)【要約】【課題】波形メモリのアクセス時間の間であっても、アドレスバスを他の用途に使用可能にすること。【解決手段】アドレスバス5は、波形メモリ2と遅延メモリ3に対するアドレスを時分割で転送する。ラッチ4は、波形メモリ2に対するアドレスを保持し、該アドレスを波形メモリ2に与える。データバス6-1は、波形メモリ2から読み出された波形データを転送し、データバス6-2は、遅延メモリ3で遅延された楽音データを転送する。音源/EFP1は、データバス6-1,6-2を通して波形メモリ2および遅延メモリ3から読み出された波形データおよび楽音データを用いて、遅延によるエフェクトが付与された楽音データを生成する。波形メモリ2は、遅延メモリ3に対するアドレスがアドレスバス5で転送されている期間においてもアクセス可能となる。【選択図】図１
2008026371.tif 000002
【特許請求の範囲】
【請求項１】
記憶された波形データを読み出し、該波形データを元に生成した楽音データにより楽音を発生させる電子楽音発生器において、
波形データを記憶している第１の記憶手段と、
前記第１の記憶手段とは異なるデータを記憶する第２の記憶手段と、
前記第１の記憶手段に対するアドレスと前記第２の記憶手段に対するアドレスを時分割で転送するアドレスバスと、
前記アドレスバスにより転送された、前記第１の記憶手段に対するアドレスを保持し、該アドレスを前記第１の記憶手段に与える第３の記憶手段と、
前記第１の記憶手段に対するアドレスに従って前記第１の記憶手段から読み出された波形データを転送する第１のデータバスと、
前記第２の記憶手段に対するアドレスに従って前記第２の記憶手段から読み出されたデータを転送する第２のデータバスと、
前記１の記憶手段から読み出され、前記第１のデータバスにより転送された波形データを元に楽音データを生成する楽音データ生成手段を備え、
前記第１の記憶手段は、前記第２の記憶手段に対するアドレスが前記アドレスバスで転送されている期間においても前記第３の記憶手段に保持されたアドレスによりアクセスされることを特徴とする電子楽音発生器。
【請求項２】
さらに、効果付与手段を備え、
前記第２の記憶手段は、前記楽音データ生成手段により生成された楽音データを記憶して遅延させる遅延用メモリであり、前記効果付与手段は、前記楽音データ生成手段により生成された楽音データおよび前記遅延用メモリにより遅延された楽音データを用いて、遅延による効果を付与した楽音データを生成することを特徴とする請求項１に記載の電子楽音発生器。
【請求項３】
さらに、ＣＰＵを備え、
前記第２の記憶手段は、楽音を発生させるための制御プログラムを記憶したプログラムメモリであり、前記ＣＰＵは、前記第２の記憶手段から読み出された制御プログラムに従って楽音発生処理全体の制御を行うことを特徴とする請求項１に記載の電子楽音発生器。
【請求項４】
前記第２の記憶手段も波形データを記憶している記憶手段であり、前記アドレスバスにより転送された、前記第２の記憶手段に対するアドレスを保持し、該アドレスを前記第２の記憶手段に与える第４の記憶手段を備え、前記楽音データ生成手段は、前記１の記憶手段から読み出された波形データおよびを前記２の記憶手段から読み出された波形データ元に楽音データを生成することを特徴とする請求項１に記載の電子楽音発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子楽音発生器に関し、特に、波形メモリから波形データを読み出し、該波形データを加工して生成したデータにより楽音を発生する電子楽音発生器に関する。
【背景技術】
【０００２】
従来の電子楽音発生器では、波形メモリに記憶された波形データを読み出し、該波形データを加工して生成したデータにより所望の楽音を発生させるに際し、サンプリング周期ごと、楽音発生系列ごとに波形メモリへのアクセスを行う。
【０００３】
図１２は、従来の電子楽音発生器の構成を示すブロック図である。この電子楽音発生器は、CPU121、波形データおよび制御プログラムを記憶するROM(WAVE/PROG ROM)122、CPU121のワークエリアとして使用されるRAM123および音源(TG)124を備える。CPU121、ROM122、RAM123およびTG124は、共通のアドレス/データバス125により相互に接続される。このような電子楽音発生器は、特許文献１に記載されている。
【０００４】
図１３は、この電子楽音発生器の動作を示すタイミングチャートである。切換信号(TG/CPUバー)は、CPU121がROM122から制御プログラムを読み出すためにのアドレスおよび音源124がROM122から波形データを読み出すためのアドレスが共通のアドレス/データバス125に時分割で送出されるように、CPU121とTG124のアドレス送出を切り換える。つまり、TG/CPUバーがLの時、CPU121がアドレス/データバス125にアドレスを送出し、TG/CPUバーがHの時には、TG124がアドレス/データバス125にアドレスを送出する。つまり、CPU121とTG124は、アドレス/データバス125を時分割で使用する。
【０００５】
CPU121からのアドレスの送出期間内に、CPU121のROM122に対するチップセレクト信号(CCSバー)が出力され、チップセレクト信号の終了前に、ROM122に対するリード信号(CRDバー)あるいはライト信号(CWRバー)が出力される。リード信号あるいはライト信号の立ち上がり時点が制御プログラムの読み出しあるいは書き込みのタイミングであり、チップセレクト信号が出力された時点からリード信号あるいはライト信号の立ち上がり時点までの期間が、CPU121がROM122にアクセスするアクセス時間となる。
【０００６】
TG124についても同様であり、TG124からのアドレスの送出期間内に、TG124のROM122に対するチップセレクト信号(TCSバー)が出力され、チップセレクト信号の終了前に、ROM122に対するリード信号(TRDバー)が出力される。リード信号の立ち上がり時点が波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、TG124がROM122にアクセスするアクセス時間となる。
【特許文献１】特開平６−９５６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１２に記載された従来の電子楽音発生器では、CPUあるいはTGがROMやRAMへアクセスしているアクセス時間の間、アドレス/データバスが専用され、アドレス/データバスを他の用途に使用できないという課題がある。
【０００８】
特に、波形メモリは、容量が大きく、アドレスが与えられてから正規の波形データが読み出し可能となるまでに長時間要するので、長いアクセス時間を必要とする。そのため、CPUによる制御プログラムの読み出しと音源による波形データの読み出しの周期が長くなってしまい、制御プログラムおよび波形データを高速に読み出すことができない。
【０００９】
本発明は、上記課題を解決し、各メモリに対するアドレスを共通のアドレスバスを通して転送するという枠組みの中で、波形データを記憶している記憶手段にアクセスしている間であっても、アドレスバスを他の用途に使用できる電子楽音発生器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、記憶された波形データを読み出し、該波形データを元に生成した楽音データにより楽音を発生させる電子楽音発生器において、波形データを記憶している第１の記憶手段と、前記第１の記憶手段とは異なるデータを記憶する第２の記憶手段と、前記第１の記憶手段に対するアドレスと前記第２の記憶手段に対するアドレスを時分割で転送するアドレスバスと、前記アドレスバスにより転送された、前記第１の記憶手段に対するアドレスを保持し、該アドレスを前記第１の記憶手段に与える第３の記憶手段と、前記第１の記憶手段に対するアドレスに従って前記第１の記憶手段から読み出された波形データを転送する第１のデータバスと、前記第２の記憶手段に対するアドレスに従って前記第２の記憶手段から読み出されたデータを転送する第２のデータバスと、前記１の記憶手段から読み出され、前記第１のデータバスにより転送された波形データを元に楽音データを生成する楽音データ生成手段を備え、前記第１の記憶手段は、前記第２の記憶手段に対するアドレスが前記アドレスバスで転送されている期間においても前記第３の記憶手段に保持されたアドレスによりアクセスされることを特徴としている。
【００１１】
第２の記憶手段を、楽音データ生成手段により生成された楽音データを記憶して遅延させる遅延用メモリとすれば、楽音データ生成手段により生成された楽音データおよび遅延用メモリにより遅延された楽音データを用いて、遅延による効果が付与された楽音を発生させることができる。
【００１２】
また、第２の記憶手段を、楽音を発生させるための制御プログラムを記憶したプログラムメモリとすることもできる。さらに、第２の記憶手段を波形データを記憶している記憶手段とすることもできる。
【発明の効果】
【００１３】
本発明では、波形データを記憶し、そのアクセスに比較的長い時間を必要とする第１の記憶手段に対するアドレスを保持する第３の記憶手段と、第１の記憶手段から読み出される波形データを転送する専用のデータバスを備えるので、第１の記憶手段に対するアドレスと第２の記憶手段に対するアドレスを共通のアドレスバスを用いて時分割で転送することができるとともに、第１の記憶手段に対するアクセスによってアドレスバスが長時間占有されることがない。これにより、第１の記憶手段に対するアクセス時間を長くとることができ、また、アドレスバスを他の用途の記憶手段のアクセスに効率的に時分割で使用することができようになる。
【００１４】
第２の記憶手段を、楽音データを遅延させる遅延メモリとすることにより、発生される楽音に、遅延によるエフェクトを付与することができる。
【００１５】
また、第２の記憶手段を、制御プログラムを記憶したプログラムメモリとすることにより、制御プログラムの読み出しタイミングを制約を少なくして、第１の記憶手段に対するアクセス時間を長くすることができる。
【００１６】
さらに、第２の記憶手段も波形データを記憶している記憶手段とし、第２の記憶手段に対するアドレスを第４の記憶手段を介して第２の記憶手段に与えることにより、同時発音数を増やすことができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明を説明する。図１は、本発明に係る電子楽音発生器の第１実施形態を示すブロック図である。第１実施形態の電子楽音発生器は、音源/EFP1、楽音データの元となる波形データを記憶する波形メモリ2、遅延による効果を楽音に付与するために楽音データを遅延させる遅延用メモリ3、ラッチ4、アドレスバス5およびデータバス6-1,6-2を備える。
【００１８】
音源/EFP1は、波形メモリ2から波形データを読み出し、楽音データを生成する音源としての機能と楽音データに各種エフェクトを付与するEFPとしての機能を有する。音源とEFPは別体でもよい。なお、EFPは、楽音データに各種エフェクト処理を施すオーディオDSP(digital signal processor)であり、楽音データおよびその遅延データを用いることにより、リバーブ(残響)などのエフェクトを付与する。
【００１９】
音源/EFP1は、波形メモリ2に対するアドレスと遅延用メモリ3に対するアドレスを共通のアドレスバス5に時分割で送出する。すなわち、アドレスバス5は、時分割で使用される。ここで、時分割の各期間で送出されるアドレスは、１つのデータを読み出すためのものであり、それが１期間に亘って送出される。
【００２０】
音源/EFP1からアドレスバス5を通して送出された波形メモリ2に対するアドレスは、ラッチ4を介して波形メモリ2に与えられる。ラッチ4は、ラッチクロックに従って、入力のアドレスをそのまま通過させ、また、入力のアドレスがなくなった後も、保持したアドレスを送出する。音源/EFP1からアドレスバス5を通して送出された遅延用メモリ3に対するアドレスは、直接遅延用メモリ3に与えられる。
【００２１】
以下では、波形メモリ2および遅延用メモリ3からのデータ読み出しの場合について説明するが、それらに対するデータ書き込みも同様にして行われる。
【００２２】
波形メモリ2からアドレスに従って読み出された波形データは、データバス6-1を通して音源/EFP1に送出される。また、遅延用メモリ3に記憶されることにより遅延された楽音データは、データバス6-2を通して音源/EFP1に送出される。データバス6-1とデータバス6-2は、空間的に分割されている。
【００２３】
音源/EFP1は、波形メモリ2から読み出された波形データおよび遅延用メモリ3から読み出された楽音データを用いてリバーブ(残響)などのエフェクトが付与された楽音データを生成する。
【００２４】
図２は、第１実施形態の電子楽音発生器の動作を示すタイミングチャートである。切換信号(DL/TGバー；なお、バーは「NOT」(反転)を意味する)は、波形メモリ2と遅延用メモリ3に対するアドレスが共通のアドレスバス5に時分割で送出されるように、音源/EFP1のアドレス送出を切り換える。つまり、DL/TGバーがLの時、音源/EFP1は、波形メモリ2に対するアドレスをアドレスバス5に送出し、DL/TGバーがHの時、音源/EFP1は、遅延用メモリ3に対するアドレスをアドレスバス5に送出する。つまり、音源/EFP1は、アドレスバス5を波形メモリ用と遅延メモリ用とに時分割で使用する。
【００２５】
ラッチクロック(LCKバー)は、音源/EFP1からアドレスバス5に波形メモリ2に対するアドレスが送出されている間に出力される。ラッチ4は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００２６】
波形メモリ2のアクセスを可能とするために、波形メモリ2に対するチップセレクト信号(WCSバー)を出力する。波形メモリ2に対するアドレスは、ラッチ4に保持されているので、このチップセレクト信号の出力期間は、遅延メモリ3に対するアドレスがアドレスバス5を通して送出されている期間まで含ませた期間に延ばすことができる。つまり、大容量の波形メモリであっても、それにアクセスできる十分な時間をとることができる。
【００２７】
波形メモリ2に対するチップセレクト信号の終了前に、波形メモリ2に対しリード信号(WRDバー)を出力する。リード信号の立ち上がり時点が波形メモリ2からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ2に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ2から読み出された波形データは、データバス6-1を通して音源/EFP1に送出される。
【００２８】
一方、遅延用メモリ3には、DL/TGバーがHの時に音源/EFP1からアドレスバス5を通して送出されてきたアドレスが直接与えられる。遅延用メモリ3には、SRAMなどの高速書き込み読み出し可能なメモリが用いられるので、アクセス時間は短くてよい。遅延用メモリ3は、遅延用メモリ3に対するチップセレクト信号(DCSバー)の出力期間でアクセス可能である。
【００２９】
遅延用メモリ3に対するチップセレクト信号の終了前に、遅延用メモリ3に対しリード信号あるいはライト信号(DRDバー,DWRバー)を出力する。リード信号あるいはライト信号の立ち上がり時点が遅延用メモリ3に対する楽音データの読み出しあるいは書き込みのタイミングであり、チップセレクト信号が出力された時点からリード信号あるいはライト信号の立ち上がり時点までの期間が、遅延用メモリ3に対するアクセス時間となる。
【００３０】
遅延用メモリ3に対する楽音データの読み出しあるいは書き込みは、データバス6-2を通して行われる。音源/EFP1は、波形メモリ2から読み出された波形データを処理して楽音データを生成し、遅延用メモリ3で遅延された楽音データを用いて遅延によるエフェクトが適宜付与された楽音データを生成する。
【００３１】
以上のように、第１実施形態では、比較的長いアクセス時間を必要とする波形メモリ2に対するアドレスをラッチ4で保持し、波形メモリ2から読み出される波形データを専用のデータバス6-1で転送することにより、波形メモリ2に対するアドレスと遅延メモリ3に対するアドレスを共通のアドレスバス5を用いて時分割で転送することができるようにするとともに、波形メモリ2のアクセスによってアドレスバス5が長時間占有されないようにしている。
【００３２】
これにより、アドレスバス5を波形メモリ2と遅延メモリ3に対するアドレスの転送に効率的に時分割で使用することができ、また、波形メモリに対するアクセス時間を長くとることができるようになる。さらに、音源/EFP1による波形メモリ2の波形データの読み出しと遅延メモリ3の楽音データの読み出しの周期を短くすることができるので、波形データおよび楽音データを高速に読み出すことができるようになる。
【００３３】
図３は、本発明に係る電子楽音発生器の第２実施形態を示すブロック図である。第２実施形態の電子楽音発生器は、２つの波形メモリから波形データを読み出し可能とし、２つの楽音を同時発音させることができるようにし、また、楽音にエフェクトを付与することができるようにしたものである。
【００３４】
第２実施形態の電子楽音発生器は、音源31、EFP32、波形メモリ33,34、遅延用メモリ35、セレクタ36、ラッチ37,38、アドレスバス39およびデータバス40-1,40-2を備える。
【００３５】
音源31は、波形メモリ33,34から波形データを読み出し、楽音データを生成する。EFP32は、音源31で生成された楽音データおよび遅延用メモリ32で遅延された楽音データを用いて楽音データに遅延によるエフェクトを付与する。
【００３６】
波形メモリ33,34は、音源31からセレクタ36、アドレスバス39およびラッチ37,38を通して与えられるアドレスによりアクセスされ、これにより読み出された波形データをデータバス40-1を通して音源31に送出する。
【００３７】
遅延用メモリ35は、EFP32からセレクタ36およびアドレスバス39を介して与えられるアドレスによりアクセスされ、遅延された楽音データをデータバス40-2を通してEFP32に送出する。
【００３８】
図４は、第２実施形態の電子楽音発生器の動作を示すタイミングチャートである。切換信号(WV1バー,WV2バー,DLYバー)は、波形メモリ33,34と遅延用メモリ35に対するアドレスが共通のアドレスバス39に時分割で送出されるように、音源31およびEFP32のアドレス送出を切り換える。つまり、WV1バーがLの時、音源31は、波形メモリ33に対するアドレスを送出し、WV2バーがLの時、音源32は、波形メモリ34に対するアドレスを送出し、DLYバーがLの時、EFP32が、遅延用メモリ35に対するアドレスを送出する。
【００３９】
セレクタ36は、音源31からのアドレスあるいはEFP32からのアドレスが選択的にアドレスバス39に送出されるように切り換えられる。この切換は、セレクタ36をDLY(DLYバーの反転)で制御することで実現できる。
【００４０】
ラッチクロック(LCK1バー)は、音源31からアドレスバス39に波形メモリ33に対するアドレスが送出されている間に出力される。ラッチ37は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００４１】
また、ラッチクロック(LCK2バー)は、音源31からアドレスバス39に波形メモリ34に対するアドレスが送出されている間に出力される。ラッチ38は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００４２】
波形メモリ33のアクセスを可能とするために、波形メモリ33に対するチップセレクト信号(WCS1バー)を出力する。波形メモリ33に対するアドレスは、ラッチ37に保持されているので、このチップセレクト信号の出力期間は、波形メモリ34に対するアドレスがアドレスバス39を通して送出されている期間まで含ませた期間に延ばすことができる。
【００４３】
波形メモリ33に対するチップセレクト信号の終了前に、波形メモリ33に対しリード信号(WRD1バー)を出力する。リード信号の立ち上がり時点が波形メモリ33からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ33に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ33から読み出された波形データは、データバス40-1を通して音源31に送出される。
【００４４】
また、波形メモリ34のアクセスを可能とするために、波形メモリ34に対するチップセレクト信号(WCS2バー)を出力する。波形メモリ34に対するアドレスも、ラッチ38に保持されているので、このチップセレクト信号の出力期間は、遅延メモリ35に対するアドレスがアドレスバス39を通して送出される期間まで含ませた期間に延ばすことができる。
【００４５】
波形メモリ34に対するチップセレクト信号の終了前に、波形メモリ34に対しリード信号(WRD2バー)を出力する。リード信号の立ち上がり時点が波形メモリ34からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ34に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ34から読み出された波形データは、データバス40-1を通して音源31に送出される。
【００４６】
一方、遅延用メモリ35には、DLYバーがLの時にEFP32からセレクタ36およびアドレスバス39を通して送出されてきたアドレスが直接与えられる。遅延用メモリ35は、遅延用メモリ35に対するチップセレクト信号(DCSバー)の出力期間でアクセス可能である。
【００４７】
遅延用メモリ35に対するチップセレクト信号の終了前に、遅延用メモリ35に対しリード信号あるいはライト信号(DRDバー,DWRバー)を出力する。リード信号あるいはライト信号の立ち上がり時点が遅延用メモリ35に対する楽音データの読み出しあるいは書き込みのタイミングであり、チップセレクト信号が出力された時点からリード信号あるいはライト信号の立ち上がり時点までの期間が、遅延用メモリ35に対するアクセス時間となる。
【００４８】
遅延用メモリ35に対する楽音データの読み出しあるいは書き込みは、データバス40-2を通して行われる。音源31は、波形メモリ33,34から読み出された波形データを処理して楽音データを生成し、EFP32は、遅延用メモリ35から読み出された楽音データを用いて遅延によるエフェクトが適宜付与された楽音データを生成する。
【００４９】
以上のように、第２実施形態では、比較的長いアクセス時間を必要とする波形メモリ33,34に対するアドレスをそれぞれラッチ37,38で保持し、波形メモリ33,34から読み出される波形データを専用のデータバス40-1で転送することにより、波形メモリ33,34に対するアドレスと遅延メモリ35に対するアドレスを共通のアドレスバス39を用いて時分割で転送することができるようにするとともに、波形メモリ33,34のアクセスによってアドレスバス39が長時間占有されないようにしている。
【００５０】
これにより、アドレスバス39を波形メモリ33,34と遅延メモリ35に対するアドレスの転送に効率的に時分割で使用することができ、また、波形メモリ33,34に対するアクセス時間を長くとることができるようになる。さらに、さらに、音源31による波形メモリ33,34の波形データの読み出しとEFP32による遅延メモリ35の楽音データの読み出しの周期を短くすることができるので、波形データおよび楽音データを高速に読み出すことができるようになる。
【００５１】
図５は、本発明に係る電子楽音発生器の第３実施形態を示すブロック図である。第３実施形態の電子楽音発生器は、２つの波形メモリから波形データを交互に読み出し、２つの楽音を同時発音させることができるようにしたものである。
【００５２】
第３実施形態の電子楽音発生器は、音源51、波形メモリ52,53、ラッチ54,55、アドレスバス56およびデータバス57-1,57-2を備える。
【００５３】
音源51は、波形メモリ52,53から波形データを交互に読み出し、楽音データを生成する。波形メモリ52,53は、音源51からアドレスバス56およびラッチ54,55を介して与えられるアドレスによりアクセスされ、これにより読み出された波形データをデータバス57-1,57-2を通して音源５１に送出する。
【００５４】
図６は、第３実施形態の電子楽音発生器の動作を示すタイミングチャートである。切換信号(ROM1バー)は、波形メモリ52,53に対するアドレスが共通のアドレスバス56に時分割で送出されるように、音源51のアドレス送出を切り換える。つまり、音源51は、ROM1バーがLの時、波形メモリ52に対するアドレスを送出し、ROM1バーがHの時、波形メモリ53に対するアドレスを送出する。
【００５５】
ラッチクロック(LCK1バー)は、音源51からアドレスバス56に波形メモリ52に対するアドレスが送出されている間に出力される。ラッチ54は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００５６】
また、ラッチクロック(LCK2バー)は、音源51からアドレスバス56に波形メモリ53に対するアドレスが送出されている間に出力される。ラッチ55は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００５７】
波形メモリ52のアクセスを可能とするために、波形メモリ52に対するチップセレクト信号(WCS1バー)を出力する。波形メモリ52に対するアドレスは、ラッチ54に保持されているので、このチップセレクト信号の出力期間は、波形メモリ53に対するアドレスがアドレスバス56を通して送出されている期間まで含ませた期間に延ばすことができる。
【００５８】
波形メモリ52に対するチップセレクト信号の終了前に、波形メモリ52に対しリード信号(WRD1バー)を出力する。リード信号の立ち上がり時点が波形メモリ52からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ52に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ52から読み出された波形データは、データバス57-1を通して音源51に送出される。
【００５９】
また、波形メモリ53のアクセスを可能とするために、波形メモリ53に対するチップセレクト信号(WCS2バー)を出力する。波形メモリ53に対するアドレスも、ラッチ55に保持されているので、このチップセレクト信号の出力期間は、波形メモリ53に対するアドレスがアドレスバス56を通して送出される期間まで含ませた長時間にすることができる。
【００６０】
波形メモリ53に対するチップセレクト信号の終了前に、波形メモリ53に対しリード信号(WRD2バー)を出力する。リード信号の立ち上がり時点が波形メモリ53からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ53に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ53から読み出された波形データは、データバス57-2を通して音源51に送出される。
【００６１】
音源51は、波形メモリ52,53から読み出された波形データを処理し、楽音データを生成する。
【００６２】
以上のように、第３実施形態では、比較的長いアクセス時間を必要とする波形メモリ52,53に対するアドレスをそれぞれラッチ54,55で保持し、波形メモリ52,53から読み出される波形データをそれぞれ専用のデータバス57-1,57-2で転送することにより、波形メモリ52,53に対するアドレスを共通のアドレスバス56を使用して時分割で転送することができるようにするとともに、波形メモリ52,53に対するそれぞれのアクセスによってアドレスバス56が長時間占有されないようにしている。
【００６３】
これにより、アドレスバス56を波形メモリ52,53に対するアドレスの転送に効率的に時分割で使用することができ、また、波形メモリ52,53に対するアクセス時間を長くとることができるようになる。さらに、音源51による波形メモリ52,53の波形データの読み出しの周期を短くすることができるので、波形データを高速に読み出すことができるようになる。
【００６４】
図７は、本発明に係る電子楽音発生器の第４実施形態を示すブロック図である。第４実施形態の電子楽音発生器は、波形データを記憶する波形メモリと楽音の発生を制御する制御プログラムを記憶したプログラムメモリ(CPUメモリ)に対して本発明を適用したものである。
【００６５】
第４実施形態の電子楽音発生器は、音源/CPU71、波形データを記憶した波形メモリ72、楽音の発生を制御する制御プログラムを記憶したCPUメモリ73、ラッチ74、アドレスバス75およびデータバス76-1,76-2を備える。
【００６６】
音源/CPU71は、波形メモリ72から波形データを読み出し、楽音データを生成する音源としての機能とCPUメモリ７２から制御プログラムを読み出し、該制御プログラムに従って各部を制御するCPUとしての機能を有し、波形メモリ72に対するアドレスとCPUメモリ73に対するアドレスを共通のアドレスバス75に時分割で送出する。なお、音源とCPUは別体でもよい。アドレスバス75は、時分割で使用される。
【００６７】
音源/CPU71からアドレスバス75を通して送出された波形メモリ72に対するアドレスは、ラッチ74を介して波形メモリ72に与えられる。音源/CPU71からアドレスバス75を通して送出されたCPUメモリ73に対するアドレスは、直接CPUメモリ73に与えられる。
【００６８】
波形メモリ72からアドレスに従って読み出された波形データは、データバス76-1を通して音源/CPU71に送出される。また、CPUメモリ73から読み出された制御プログラムは、データバス76-2を通して音源/CPU71に送出される。データバス76-1とデータバス76-2は、空間的に分割されている。
【００６９】
音源/CPU71は、波形メモリ72から読み出された波形データを用いて楽音データを生成し、また、CPUメモリ73から読み出された制御プログラムに従って各部を制御する。
【００７０】
図８は、第４実施形態の電子楽音発生器の動作を示すタイミングチャートである。切換信号(CPU/TGバー)は、波形メモリ72とCPUメモリ73に対するアドレスが共通のアドレスバス75に時分割で送出されるように、音源/CPU71のアドレス送出を切り換える。つまり、音源/CPU71は、CPU/TGバーがLの時、波形メモリ72に対するアドレスをアドレスバス75に送出し、CPU/TGバーがHの時、CPUメモリ73に対するアドレスをアドレスバス75に送出する。つまり、音源/CPU71は、アドレスバス75を波形メモリ用とCPUメモリ用とに時分割で使用する。
【００７１】
ラッチクロック(LCKバー)は、音源/CPU71からアドレスバス75に波形メモリ72に対するアドレスが送出されている間に出力される。ラッチ74は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００７２】
波形メモリ72のアクセスを可能とするために、波形メモリ72に対するチップセレクト信号(WCSバー)を出力する。波形メモリ72に対するアドレスは、ラッチ74に保持されているので、このチップセレクト信号の出力期間は、CPUメモリ73に対するアドレスがアドレスバス75を通して送出されている期間まで含ませた期間に延ばすことができる。つまり、大容量の波形メモリであっても、それにアクセスできる十分な時間をとることができる。
【００７３】
波形メモリ72に対するチップセレクト信号の終了前に、波形メモリ72に対しリード信号(WRDバー)を出力する。リード信号の立ち上がり時点が波形メモリ72からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ72に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ72から読み出された波形データは、データバス76-1を通して音源/CPU71に送出される。
【００７４】
一方、CPUメモリ73には、CPU/TGバーがHの時に音源/CPU71からアドレスバス75を通して送出されてきたアドレスが直接与えられる。CPUメモリ73は、CPUメモリ73に対するチップセレクト信号(CCSバー)の出力期間でアクセス可能である。
【００７５】
CPUメモリ72に対するチップセレクト信号の終了前に、CPUメモリ73に対しリード信号あるいはライト信号(CRDバー,CWRバー)を出力する。リード信号あるいはライト信号の立ち上がり時点がCPUメモリ73に対する制御プログラムの読み出しあるいは書き込みのタイミングであり、チップセレクト信号が出力された時点からリード信号あるいはライト信号の立ち上がり時点までの期間が、CPUメモリ73に対するアクセス時間となる。
【００７６】
CPUメモリ73に対する制御プログラムの読み出しあるいは書き込みは、データバス76-2を通して行われる。音源/CPU71は、波形メモリ72から読み出された波形データから読み出された波形データを元に楽音データを生成するとともに、CPUメモリ73から読み出された制御プログラムに従って各部を制御する。
【００７７】
以上のように、第４実施形態では、比較的長いアクセス時間を必要とする波形メモリ72に対するアドレスをラッチ74で保持し、波形メモリ72から読み出される波形データを専用のデータバス76-1で転送することにより、波形メモリ72に対するアドレスとCPUメモリ73に対するアドレスを共通のアドレスバス75を使用して時分割で転送することができるようにするとともに、波形メモリ72に対するアクセスによってアドレスバス75が長時間占有されないようにしている。
【００７８】
これにより、アドレスバス75を波形メモリ72とCPUメモリ73に対するアドレスの転送に効率的に時分割で使用することができ、また、波形メモリ72に対するアクセス時間を長くとることができるようになる。さらに、音源/CPU71による波形メモリ72の波形データの読み出しとCPUメモリ73の制御プログラムの読み出しの周期を短くすることができるので、波形データおよび制御プログラムを高速に読み出すことができるようになる。
【００７９】
図９は、本発明に係る電子楽音発生器の第５実施形態を示すブロック図である。第５実施形態の電子楽音発生器は、波形メモリから波形データを読み出し、CPUメモリから制御プログラムを読み出し、さらに遅延メモリにより楽音データを遅延させて楽音に遅延によるエフェクトを付与できるようにしたものである。
【００８０】
第５実施形態の電子楽音発生器は、音源91、CPU92、EFP93、波形メモリ94、CPUメモリ95、遅延用メモリ96、セレクタ97、ラッチ98,99、アドレスバス100およびデータバス101-1〜101-3を備える。
【００８１】
音源91は、波形メモリ94から波形データを読み出し、楽音データを生成する。CPU92は、CPUメモリ95から制御プログラムを読み出し、該制御プログラムに従って各部を制御する。EFP93は、音源91で生成された楽音データおよび遅延用メモリ96で遅延された楽音データを用いて遅延によるエフェクトを楽音データに付与する。
【００８２】
波形メモリ94は、音源91からセレクタ97、アドレスバス100およびラッチ98を介して与えられるアドレスによりアクセスされ、これにより読み出された波形データをデータバス101-1を通して音源91に送出する。
【００８３】
CPUメモリ95は、CPU92からセレクタ97、アドレスバス100およびラッチ99を介して与えられるアドレスによりアクセスされ、これにより読み出された制御プログラムをデータバス101-2を通してCPU92に送出する。ここでは、CPUメモリ95が大容量化してそのアクセス時間が長くなることを考慮し、CPUメモリ95に対するアドレスもラッチ99に保持させている。
【００８４】
遅延用メモリ96は、EFP98からセレクタ97およびアドレスバス100を介して与えられるアドレスによりアクセスされ、遅延された楽音データをデータバス101-3を通してEFP93に送出する。
【００８５】
図１０は、第５実施形態の電子楽音発生器の動作を示すタイミングチャートである。切換信号(WVバー,CPUバー,DLYバー)は、波形メモリ94、CPUメモリ95および遅延用メモリ96に対するアドレスが時分割で送出されるように、音源91、CPU92およびEFP93のアドレス送出を切り換える。つまり、WVバーがLの時、音源91が波形メモリ94に対するアドレスを送出し、CPUバーがLの時、CPU92がCPUメモリ95に対するアドレスを送出し、DLYバーがLの時、EFP93が遅延用メモリ96に対するアドレスを送出する。
【００８６】
セレクタ97は、音源91からのアドレス、CPU92からのアドレスあるいはEFP93からのアドレスが選択的にアドレスバス100に送出されるように切り換えられる。この切換は、セレクタ97をCPU(CPUバーの反転)とDLY(DLYバーの反転)などを組み合わせた信号で制御することで実現できる。CPUとDLYを組み合わせた信号は、音源91、CPU92、EFP93がアドレスを送出する期間でそれぞれ「00」,「10」,「01」となる。
【００８７】
ラッチクロック(LCK1バー)は、音源91からアドレスバス100に波形メモリ94に対するアドレスが送出されている間に出力される。ラッチ98は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００８８】
また、ラッチクロック(LCK2バー)は、CPU92からアドレスバス100にCPUメモリ95に対するアドレスが送出されている間に出力される。ラッチ99は、ラッチクロックが送出されている間、入力のアドレスをそのまま出力し、入力のアドレスがなくなっても、ラッチクロックの立ち上がり時点で保持したアドレスを出力する。
【００８９】
波形メモリ94のアクセスを可能とするために、波形メモリ94に対するチップセレクト信号(WCS1バー)を出力する。波形メモリ94に対するアドレスは、ラッチ98に保持されているので、このチップセレクト信号の出力期間は、CPUメモリ95に対するアドレスがアドレスバス100を通して送出されている期間まで含ませた期間に延ばすことができる。
【００９０】
波形メモリ94に対するチップセレクト信号の終了前に、波形メモリ94に対しリード信号(WRDバー)を出力する。リード信号の立ち上がり時点が波形メモリ94からの波形データの読み出しのタイミングであり、チップセレクト信号が出力された時点からリード信号の立ち上がり時点までの期間が、波形メモリ94に対するアクセス時間となる。リード信号の立ち上がり時点で波形メモリ94から読み出された波形データは、データバス101-1を通して音源91に送出される。
【００９１】
また、CPUメモリ95のアクセスを可能とするために、CPUメモリ95に対するチップセレクト信号(CCSバー)を出力する。CPUメモリ95に対するアドレスも、ラッチ99に保持されているので、このチップセレクト信号の出力期間は、遅延メモリ96に対するアドレスがアドレスバス100を通して送出されている期間まで含ませた期間に延ばすことができる。
【００９２】
CPUメモリ95に対するチップセレクト信号の終了前に、CPUメモリ95に対しリード信号あるいはライト信号(CRDバー,CWRバー)を出力する。リード信号あるいはライト信号の立ち上がり時点がCPUメモリ95に対する制御プログラムの読み出しあるいは書き込みのタイミングであり、チップセレクト信号が出力された時点からリード信号あるいはライト信号の立ち上がり時点までの期間が、CPUメモリ95に対するアクセス時間となる。CPUメモリ95に対する制御プログラムの読み出しあるいは書き込みは、データバス101-2を通して行われる。
【００９３】
一方、遅延用メモリ96には、DLYバーがLの時にEFP93からセレクタ97およびアドレスバス100を通して送出されてきたアドレスが直接与えられる。遅延用メモリ96は、遅延用メモリ96に対するチップセレクト信号(DCSバー)の出力期間でアクセス可能である。
【００９４】
遅延用メモリ96に対するチップセレクト信号の終了前に、遅延用メモリ96に対しリード信号あるいはライト信号(DRDバー,DWRバー)を出力する。リード信号あるいはライト信号の立ち上がり時点が遅延用メモリ96に対する楽音データの読み出しあるいは書き込みのタイミングであり、チップセレクト信号が出力された時点からリード信号あるいはライト信号の立ち上がり時点までの期間が、遅延用メモリ96に対するアクセス時間となる。
【００９５】
遅延用メモリ96に対する楽音データの読み出しあるいは書き込みは、データバス101-3を通して行われる。音源91は、波形メモリ94から読み出された波形データを処理して楽音データを生成し、EFP93は、遅延用メモリ96から読み出された楽音データを用いて遅延によるエフェクトが付与された楽音データを生成する。
【００９６】
以上のように、第５実施形態では、比較的長いアクセス時間を必要とする波形メモリ94に対するアドレスをそれぞれラッチ98で保持し、さらに、CPUメモリ95に対するアドレスをラッチ99で保持し、波形メモリ94から読み出される波形データおよびCPUメモリ95から読み出される制御プログラムをそれぞれ専用のデータバス101-1,101-2で転送することにより、波形メモリ94に対するアドレス、CPUメモリ95に対するアドレスおよび遅延用メモリ96に対するアドレスを共通のアドレスバス100を使用して時分割で転送できるようにするとともに、波形メモリ94およびCPUメモリ95に対するアクセスによってアドレスバス100が長時間占有されないようにしている。
【００９７】
これにより、アドレスバス100を波形メモリ94とCPUメモリ95と遅延メモリ96に対するアドレスの転送に効率的に時分割で使用することができ、また、波形メモリ94やCPUメモリ95に対するアクセス時間を長くとることができるようになる。さらに、音源91による波形メモリ2の波形データの読み出しとCPU92によるCPUメモリ95の制御プログラムの読み出しとEFP93による遅延メモリ96の楽音データの読み出しの周期を短くすることができるので、波形データ、制御プログラムおよび楽音データを高速に読み出すことができるようになる。
【００９８】
図１１は、音源の構成の一例を詳細に示すブロック図である。なお、ここでは、第５実施形態の電子楽音発生器(図９)に対応させてCPU92とEFP93を示しているが、他の実施形態の音源も同様である。
【００９９】
音源91は、アドレスジェネレータ(WAVE ADDR GEN)91-1、波形データデコーダ(WAVE DATA DEC)91-2、デジタルコントロールドフィルタ(DCF1,DCF2)91-3,91-4、デジタルコントロールドアンプリファイア(DCA)91-5、エンベロープジェネレータ(E.G)91-6〜91-8、音量制御回路(LOUD)91-9およびデジタルミキサ(PAN MIX)91-10を備える。
【０１００】
アドレスジェネレータ91-1は、波形メモリ94(図９)に対するアドレスを送出し、波形データデコーダ91-2は、波形メモリ94から読み出された波形データをデコードする。波形データデコーダ91-2でデコードされた波形データは、デジタルコントロールドフィルタ91-3,91-4、デジタルコントロールドアンプリファイア91-5、音量制御回路91-9で処理され、さらにデジタルミキサ91-10でパン、ミキシングなどの処理がなされた後、EFP96に与えられる。
【０１０１】
デジタルコントロールドフィルタ91-3,91-4、デジタルコントロールドアンプリファイア91-5は、エンベロープジェネレータ91-6〜91-8によりそれぞれ制御される。また、音量制御回路91-9およびデジタルミキサ91-10は、コントロールパネル(図示せず)でのユーザ操作などで制御される。
【０１０２】
CPU92は、オペレータの演奏操作、半自動演奏あるいは自動演奏で発生させるべき楽音に従って、CPUメモリ95(図９)に対するアドレスを送出し、CPUメモリ95から読み出された制御プログラムに従って楽音発生全体を制御する。
【０１０３】
EFP93は、遅延用メモリ96(図９)に対するアドレスを送出し、遅延用メモリ96と楽音データをやりとりし、遅延用メモリ96で遅延された楽音データを用いてリバーブ(残響)などのエフェクトを付与する。
【０１０４】
以上、実施形態について説明したが、本発明は種々の変形が可能である。例えば、波形メモリや遅延用メモリなどの数は、上記実施形態で示された数に限られない。また、上記実施形態でラッチと称したものは、入力されるアドレスを一時的に保持するものであり、メモリ(記憶手段)でも構わない。
【図面の簡単な説明】
【０１０５】
【図１】本発明に係る電子楽音発生器の第１実施形態を示すブロック図である。
【図２】第１実施形態の電子楽音発生器の動作を示すタイミングチャートである。
【図３】本発明に係る電子楽音発生器の第２実施形態を示すブロック図である。
【図４】第２実施形態の電子楽音発生器の動作を示すタイミングチャートである。
【図５】本発明に係る電子楽音発生器の第３実施形態を示すブロック図である。
【図６】第３実施形態の電子楽音発生器の動作を示すタイミングチャートである。
【図７】本発明に係る電子楽音発生器の第４実施形態を示すブロック図である。
【図８】第４実施形態の電子楽音発生器の動作を示すタイミングチャートである。
【図９】本発明に係る電子楽音発生器の第５実施形態を示すブロック図である。
【図１０】第５実施形態の電子楽音発生器の動作を示すタイミングチャートである。
【図１１】音源の構成の一例を詳細に示すブロック図である。
【図１２】従来の電子楽音発生器を示すブロック図である。
【図１３】図１２の電子楽音発生器の動作を示すタイミングチャートである。
【符号の説明】
【０１０６】
1・・・音源/EFP、2,33,34,52,53,72,94・・・波形メモリ、3,35,96・・・遅延用メモリ、4,37,38,54,55,74,98,99・・・ラッチ、5,39,56,75,100・・・アドレスバス、6-1,6-2,40-1,40-2,57-1,57-2,76-1,76-2,101-1〜101-3・・・データバス、31,51,91,124・・・音源、32,93・・・EFP、36,97・・・セレクタ、71・・・音源/CPU、73,95・・・CPUメモリ、92,121・・・CPU、91-1・・・アドレスジェネレータ、91-2・・・波形データデコーダ、91-3,91-4・・・デジタルコントロールドフィルタ、91-5・・・デジタルコントロールドアンプリファイア、91-6〜91-8・・・エンベロープジェネレータ、91-9・・・音量制御回路、91-10・・・デジタルミキサ、122・・・ROM、123・・・RAM、125・・・アドレス/データバス
【図１】
2008026371.tif 000003
【図２】
2008026371.tif 000004
【図３】
2008026371.tif 000005
【図４】
2008026371.tif 000006
【図５】
2008026371.tif 000007
【図６】
2008026371.tif 000008
【図７】
2008026371.tif 000009
【図８】
2008026371.tif 000010
【図９】
2008026371.tif 000011
【図１０】
2008026371.tif 000012
【図１１】
2008026371.tif 000013
【図１２】
2008026371.tif 000014
【図１３】
2008026371.tif 000015