(57)【要約】【課題】  ボルテージレギュレータの入力電圧が急峻に立ち上がっても出力段のトランジスタからの突入電流を制限し、また、ボルテージレギュレータの出力電圧の立ち上がり時間を短くする。【解決手段】  第一出力電流制限回路１または第二出力電流制限回路２は、ＰＭＯＳトランジスタＴ３の出力電流が所定の電流制限値以上になった場合、その所定の電流制限値未満になるようにＰＭＯＳトランジスタＴ３を制御するので、ＰＭＯＳトランジスタＴ３からの突入電流を制限できる。ボルテージレギュレータの入力電圧の立ち上がり速度が緩やかな場合には、第二出力電流制限回路２は、ＰＭＯＳトランジスタＴ３の出力電流が一の電流制限値でなくて一の電流制限値よりも高い他の電流制限値以上になるとＰＭＯＳトランジスタＴ３を制御する。【選択図】  図１
2008026947.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から定電圧を生成するボルテージレギュレータにおいて、
前期入力電圧の立ち上がり速度を検出する検出回路と、
前記入力電圧に基づき、出力電流を出力する出力回路と、
前記立ち上がり速度が急峻であり、経過時間が所定時間未満であり、前記出力電流が予め設定された一の電流制限値以上になった場合、前記出力電流が前記一の電流制限値未満になるように前記出力回路を制御する第一出力電流制限回路と、
経過時間が前記所定時間以上であり、前記出力電流が予め設定された前記一の電流制限値よりも高い他の電流制限値以上になった場合、または、前記立ち上がり速度が緩やかであり、前記出力電流が前記他の電流制限値以上になった場合、前記出力電流が前記他の電流制限値未満になるように前記出力回路を制御する第二出力電流制限回路と、
を備えていることを特徴とするボルテージレギュレータ。
【請求項２】
前記検出回路は、ボルテージレギュレータの起動時における前記立ち上がり速度を検出し、
前記第一出力電流制限回路は、前記入力電圧が立ち上がり始めてからの時間が所定時間未満である場合、前記出力回路を制御し、
前記第二出力電流制限回路は、前記入力電圧が立ち上がり始めてからの時間が所定時間以上である場合、または、前記立ち上がり速度が緩やかであり、前記出力電流が前記他の電流制限値以上になった場合、前記出力回路を制御する
ことを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
ボルテージレギュレータをオンにするかオフにするかを制御するオンオフ回路、
をさらに備えていることを特徴とする請求項１記載のボルテージレギュレータ。
【請求項４】
前記検出回路は、前記オンオフ回路によってボルテージレギュレータがオンになった時における前記立ち上がり速度を検出し、
前記第一出力電流制限回路は、ボルテージレギュレータがオンになった時からの時間が所定時間未満である場合、前記出力回路を制御し、
前記第二出力電流制限回路は、ボルテージレギュレータがオンになった時からの時間が所定時間以上である場合、または、前記立ち上がり速度が緩やかであり、前記出力電流が前記他の電流制限値以上になった場合、前記出力回路を制御する
ことを特徴とする請求項３記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧から定電圧を生成するボルテージレギュレータに関する。
【背景技術】
【０００２】
一般的に、携帯電話機器等の電子機器は、充電式のバッテリから供給される直流電力によって動作している。この充電式のバッテリの充電状態が変化するとバッテリからの出力電圧も変化してしまうので、電子機器を安定して動作させるために、電子機器に一定の電圧が印加されるようにすることが必要である。そこで、電子機器には、バッテリの出力電圧の変化にかかわらず定電圧を生成して供給するボルテージレギュレータが設けられている。このボルテージレギュレータには、一般的に、出力段のトランジスタからの突入電流を制限する突入電流制限回路が設けられている。
【０００３】
ここで、従来における突入電流制限回路を搭載したボルテージレギュレータについて説明する。図４は、従来のボルテージレギュレータの概略を示す回路図である。
【０００４】
ボルテージレギュレータは、抵抗Ｒ３１及び抵抗Ｒ３２によってボルテージレギュレータの出力電圧から分圧されてフィードバックされた分圧電圧と基準電圧回路（図示せず）によって生成された基準電圧とを比較してボルテージレギュレータの出力電圧を制御する増幅回路２５、この増幅回路２５によって出力された電圧（ゲート電圧）に応じたドレイン電流を出力する出力段のトランジスタＴ２３及び検査用のトランジスタＴ２４、トランジスタＴ２４のドレイン電流の出力先を選択するスイッチ回路３０、トランジスタＴ２４のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにトランジスタＴ２３及びトランジスタＴ２４のゲート電圧を制御する電流制限回路２０、ボルテージレギュレータのオンオフの制御を行うオンオフ回路２６、及び、このオンオフ回路２６によってボルテージレギュレータがオンになった時からの経過時間をカウントするカウンタ回路２７を備えている。なお、ここでは、オンオフ回路２６、カウンタ回路２７及び電流制限回路２０を突入電流制限回路としている。
【０００５】
電流制限回路２０は、実際に過大なドレイン電流の制限を行う第一出力電流制限回路２１、及び、この第一出力電流制限回路２１の電流制限値よりも低い電流制限値を使用し、過大なドレイン電流の制限を行う第二出力電流制限回路２２を有している。これらの第一出力電流制限回路２１及び第二出力電流制限回路２２において、カウンタ回路２７は取得されている経過時間に応じてスイッチ回路３０を制御し、このスイッチ回路３０は所定の経過時間までは第二出力電流制限回路２２をトランジスタＴ２４に接続し、所定の経過時間を越えた後は第一出力電流制限回路２１を接続している。
【０００６】
このようなボルテージレギュレータによると、オンオフ回路２６はボルテージレギュレータをオンに制御し、増幅回路２５は動作を開始し、また、カウンタ回路２７は経過時間をカウントし始める。次いで、出力電圧端子に接続された外部容量（図示せず）が急速に充電され始めるので、トランジスタＴ２３が過大なドレイン電流（突入電流）を流す。この突入電流に基づき、トランジスタＴ２４は所定量のドレイン電流を電流制限回路２０に流す。この時、スイッチ回路３０はドレイン電流を制限しやすい第二出力電流制限回路２２を選択している状態であり、第二出力電流制限回路２２は、ドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにトランジスタＴ２３及びトランジスタＴ２４のゲート電圧を制御し、過大なドレイン電流が小さくなるように制御する。ボルテージレギュレータがオンになってから所定の経過時間が経った場合、スイッチ回路３０はドレイン電流を制限しにくい第一出力電流制限回路２１を選択する（例えば、特許文献１参照）。
【特許文献１】特開２００３−２７１２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、ボルテージレギュレータがオンになって所定の経過時間が経つまでの間で、ボルテージレギュレータの入力電圧の立ち上がりが緩やかであってドレイン電流を制限する必要がない時でも、ドレイン電流を制限するときの電流制限値が低くてドレイン電流を制限しやすい第二出力電流制限回路２２が、出力段のトランジスタＴ２３のドレイン電流を制限してしまう。よって、不必要にドレイン電流を制限することから、出力電圧端子に接続された外部容量を充電する電流が少なくなるので、ボルテージレギュレータの出力電圧の立ち上がり時間が長くなってしまう。
【０００８】
本発明はこのような点に鑑みてなされたものであり、出力段のトランジスタからの突入電流を制限しつつ、出力電圧の立ち上がり時間が短いボルテージレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、上記課題を解決するために、入力電圧から定電圧を生成するボルテージレギュレータにおいて、前期入力電圧の立ち上がり速度を検出する検出回路と、前記入力電圧に基づき、出力電流を出力する出力回路と、前記立ち上がり速度が急峻であり、経過時間が所定時間未満であり、前記出力電流が予め設定された一の電流制限値以上になった場合、前記出力電流が前記一の電流制限値未満になるように前記出力回路を制御する第一出力電流制限回路と、経過時間が前記所定時間以上であり、前記出力電流が予め設定された前記一の電流制限値よりも高い他の電流制限値以上になった場合、または、前記立ち上がり速度が緩やかであり、前記出力電流が前記他の電流制限値以上になった場合、前記出力電流が前記他の電流制限値未満になるように前記出力回路を制御する第二出力電流制限回路と、を備えていることを特徴とするボルテージレギュレータを提供する。
【発明の効果】
【００１０】
本発明では、第一出力電流制限回路または第二出力電流制限回路は、出力回路の出力電流が所定の電流制限値以上になった場合、出力電流がその所定の電流制限値未満になるように出力回路を制御するので、出力回路における出力段のトランジスタからの突入電流を制限できる。
【００１１】
また、ボルテージレギュレータの入力電圧の立ち上がり速度が緩やかな場合には、第二出力電流制限回路は、出力回路の出力電流が一の電流制限値でなくて一の電流制限値よりも高い他の電流制限値以上になると出力回路を制御するので、出力電流を制限しにくくなり、ボルテージレギュレータの出力電圧の立ち上がり時間が短くなる。
【発明を実施するための最良の形態】
【００１２】
【実施例１】
【００１３】
本発明における突入電流制限回路を搭載した第１の実施例のボルテージレギュレータについて説明する。図１は、第１の実施例のボルテージレギュレータの概略を示す回路図である。
【００１４】
ボルテージレギュレータは、抵抗Ｒ１１及び抵抗Ｒ１２によってボルテージレギュレータの出力電圧から分圧されてフィードバックされた分圧電圧と基準電圧回路（図示せず）によって生成された基準電圧とを比較し、比較結果に応じた電圧を出力してボルテージレギュレータの出力電圧を制御する増幅回路６、この増幅回路６によって出力された電圧（ゲート電圧）に応じたドレイン電流を出力する出力段のＰＭＯＳトランジスタＴ３、検査用のＰＭＯＳトランジスタＴ４及び検査用のＰＭＯＳトランジスタＴ５、ＰＭＯＳトランジスタＴ５のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳトランジスタＴ３、ＰＭＯＳトランジスタＴ４及びＰＭＯＳトランジスタＴ５のゲート電圧を制御してそれぞれのドレイン電流を制限する第一出力電流制限回路１、第一出力電流制限回路１の電流制限値よりも高い電流制限値を使用し、ＰＭＯＳトランジスタＴ４のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳトランジスタＴ３、ＰＭＯＳトランジスタＴ４及びＰＭＯＳトランジスタＴ５のゲート電圧を制御してそれぞれのドレイン電流を制限する第二出力電流制限回路２、及び、ボルテージレギュレータの起動時の入力電圧の立ち上がり速度を検出する検出回路７を備えている。なお、ここでは、第一出力電流制限回路１、第二出力電流制限回路２及び検出回路７を突入電流制限回路としている。
【００１５】
このようなボルテージレギュレータによると、ボルテージレギュレータの起動時の入力電圧の立ち上がり速度が速い場合、基準電圧は増幅回路６に入力されるが、ボルテージレギュレータの出力電圧は出力されていないので、増幅回路６に入力される分圧電圧は基準電圧よりも低くなる。よって、増幅回路６から出力されてＰＭＯＳトランジスタＴ３に入力されるゲート電圧も低くなるので、ＰＭＯＳトランジスタＴ３のドレイン電流は過大に大きくなる。この過大なドレイン電流（突入電流）により、出力電圧端子に接続された外部容量（図示せず）が急速に充電され始める。この突入電流に基づき、ＰＭＯＳトランジスタＴ４及びＰＭＯＳトランジスタＴ５は所定量のドレイン電流を第二出力電流制限回路２及び第一出力電流制限回路１にそれぞれ流す。
【００１６】
また、検出回路７はボルテージレギュレータの起動時の入力電圧の立ち上がり速度を検出していて、検出回路７が入力電圧の急峻な立ち上がりを検出すると第一出力電流制限回路１を動作させる。動作している第一出力電流制限回路１は、ＰＭＯＳトランジスタＴ５のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳトランジスタＴ３、ＰＭＯＳトランジスタＴ４及びＰＭＯＳトランジスタＴ５のゲート電圧を制御し、それぞれのドレイン電流が小さくなるように制御する。なお、検出回路７がボルテージレギュレータの起動時の入力電圧の急峻な立ち上がりを検出した場合、第一出力電流制限回路１及び第二出力電流制限回路２の両方が動作するが、第一出力電流制限回路１は第二出力電流制限回路２の電流制限値よりも低い電流制限値を使用しているので、第一出力電流制限回路１がＰＭＯＳトランジスタＴ３の突入電流を小さくするように制御している。よって、ワイヤボンディングの溶解などを防止できる。ボルテージレギュレータが起動してから所定の経過時間が経った後は、検出回路７が第一出力電流制限回路１の動作を停止し、第二出力電流制限回路２だけが動作する。
【００１７】
ここで、ボルテージレギュレータの起動時の入力電圧が緩やかに立ち上がっている場合、検出回路７は入力電圧の急峻な立ち上がりを検出しないので、第一出力電流制限回路１を動作させない。よって、第二出力電流制限回路２だけが動作することになり、その第二出力電流制限回路２は、ＰＭＯＳトランジスタＴ４のドレイン電流が予め設定された電流制限値以上になった場合にドレイン電流が電流制限値未満になるようにＰＭＯＳトランジスタＴ３、ＰＭＯＳトランジスタＴ４及びＰＭＯＳトランジスタＴ５のゲート電圧を制御し、ＰＭＯＳトランジスタＴ３の突入電流が小さくなるように制御する。この時、第二出力電流制限回路２は第一出力電流制限回路１の電流制限値よりも高い電流制限値を使用しているので、ＰＭＯＳトランジスタＴ３のドレイン電流が流れやすくなり、出力電圧端子に接続された外部容量が急速に充電され、ボルテージレギュレータの出力電圧の立ち上がり時間が短くなる。
【００１８】
次に、検出回路７について説明する。図２は、検出回路の概略を示す回路図である。
【００１９】
検出回路７は、一端に入力電圧が入力される容量Ｃ１４、容量Ｃ１４の他端にドレイン電極が接続され、ゲート電極及びソース電極が接地されたデプレッション型ＮＭＯＳトランジスタ１５、及び、第一出力電流制限回路１にドレイン電極が接続され、容量Ｃ１４の他端にゲート電極が接続され、ソース電極が接地されたエンハンスメント型ＮＭＯＳトランジスタ１６を有している。このエンハンスメント型ＮＭＯＳトランジスタ１６は、第一出力電流制限回路１の動作の開始及び停止を制御している。
【００２０】
このような検出回路７によると、ボルテージレギュレータの入力電圧の立ち上がりが早い場合、容量Ｃ１４のカップリングによってエンハンスメント型ＮＭＯＳトランジスタ１６のゲート電圧が上昇し、そのゲート電圧が所定の閾値を越えるとエンハンスメント型ＮＭＯＳトランジスタ１６は駆動して第一出力電流制限回路１が動作を開始する。このゲート電圧が上昇した後、デプレッション型ＮＭＯＳトランジスタ１５は、容量Ｃ１４の電荷の放電を制御し、ゲート電圧を徐々に降下させ、そのゲート電圧が所定の閾値を下回るとエンハンスメント型ＮＭＯＳトランジスタ１６は停止して第一出力電流制限回路１も動作を停止する。
【００２１】
なお、ボルテージレギュレータの入力電圧の立ち上がり速度の検出レベル及び第一出力電流制限回路１の動作時間は、容量Ｃ１４の容量値、デプレッション型ＮＭＯＳトランジスタ１５の駆動能力及びエンハンスメント型ＮＭＯＳトランジスタ１６の閾値によって設定される。
【実施例２】
【００２２】
本発明における突入電流制限回路を搭載した第２の実施例のボルテージレギュレータについて説明する。図３は、第２の実施例のボルテージレギュレータの概略を示す回路図である。
【００２３】
第２の実施例のボルテージレギュレータは、第一の実施例のボルテージレギュレータと比較すると、オンオフ回路１３が追加され、このオンオフ回路１３の出力が増幅回路６及び検出回路７に接続されている点で相違する。このオンオフ回路１３は、ボルテージレギュレータのオンオフの制御を行う。
【００２４】
このようなボルテージレギュレータによると、検出回路７はボルテージレギュレータがオンになった時の入力電圧の立ち上がり速度を検出していて、検出回路７が入力電圧の急峻な立ち上がりを検出すると第一出力電流制限回路１を動作させる。ボルテージレギュレータがオンになった時から所定の経過時間が経った後は、検出回路７が第一出力電流制限回路１の動作を停止し、第二出力電流制限回路２だけが動作する。
【図面の簡単な説明】
【００２５】
【図１】第１の実施例のボルテージレギュレータの概略を示す回路図である。
【図２】検出回路の概略を示す回路図である。
【図３】第２の実施例のボルテージレギュレータの概略を示す回路図である。
【図４】従来のボルテージレギュレータの概略を示す回路図である。
【符号の説明】
【００２６】
１                                      第一出力電流制限回路
２                                      第二出力電流制限回路
Ｔ３、Ｔ４、Ｔ５                        ＰＭＯＳトランジスタ
６                                      増幅回路
７                                      検出回路
Ｒ１１、Ｒ１２                          抵抗
【図１】
2008026947.tif 000003
【図２】
2008026947.tif 000004
【図３】
2008026947.tif 000005
【図４】
2008026947.tif 000006