(57)【要約】【課題】特性が安定した絶縁ゲートバイポーラトランジスタ及びその製造方法を提供する。【解決手段】ＩＧＢＴ１において、ｐ型エミッタ層２と、ｐ型エミッタ層２上に設けられたｎ型バッファ層３と、ｎ型バッファ層３上に設けられｎ型バッファ層３よりも抵抗率が高いｎ型ベース層４と、ｎ型ベース層４の上面の一部に設けられたｐ型ベース層５と、ｐ型ベース層の上面の一部に設けられたｎ型ソース層６と、ｎ型ソース層６及びｐ型ベース層５を貫通してｎ型ベース層４に到達するトレンチ７と、トレンチ７内に設けられたゲート電極９と、ゲート電極９とトレンチ７の内面との間に設けられたゲート絶縁膜と、を形成する。そして、ｐ型エミッタ層２の厚さを、５乃至５０μｍとし、不純物濃度を、２×１０１６乃至１×１０１８ｃｍ−３とする。【選択図】図１
2008021981.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型エミッタ層と、
前記ｐ型エミッタ層上に設けられたｎ型バッファ層と、
前記ｎ型バッファ層上に設けられ前記ｎ型バッファ層よりも抵抗率が高いｎ型ベース層と、
前記ｎ型ベース層の上面の一部に設けられたｐ型ベース層と、
前記ｐ型ベース層の上面の一部に設けられたｎ型ソース層と、
前記ｎ型ソース層及び前記ｐ型ベース層を貫通して前記ｎ型ベース層に到達するトレンチと、
前記トレンチ内に設けられたゲート電極と、
前記ゲート電極と前記トレンチの内面との間に設けられたゲート絶縁膜と、
を備え、
前記ｐ型エミッタ層の厚さは、５乃至５０μｍであり、
前記ｐ型エミッタ層の不純物濃度は、２×１０１６乃至１×１０１８ｃｍ−３であることを特徴とする絶縁ゲートバイポーラトランジスタ。
【請求項２】
前記ｐ型エミッタ層の不純物濃度は、３×１０１７ｃｍ−３以下であることを特徴とする請求項１記載の絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記ｐ型エミッタ層の厚さは、１０μｍ以上であることを特徴とする請求項１または２に記載の絶縁ゲートバイポーラトランジスタ。
【請求項４】
前記ｐ型エミッタ層の厚さは、１５μｍ以上であることを特徴とする請求項３記載の絶縁ゲートバイポーラトランジスタ。
【請求項５】
前記ｐ型エミッタ層の厚さは、２０乃至３０μｍであることを特徴とする請求項４記載の絶縁ゲートバイポーラトランジスタ。
【請求項６】
前記ｐ型エミッタ層は、ｐ型不純物を含有したｐ型基板を減厚加工して形成されたものであることを特徴とする請求項１〜５のいずれか１つに記載の絶縁ゲートバイポーラトランジスタ。
【請求項７】
ｐ型不純物を２×１０１６乃至１×１０１８ｃｍ−３の濃度で含有しその厚さが５０μｍよりも厚いｐ型基板上に、ｎ型バッファ層及び前記ｎ型バッファ層よりも抵抗率が高いｎ型ベース層を形成する工程と、
前記ｎ型ベース層の上面の一部にｐ型ベース層を形成する工程と、
前記ｐ型ベース層の上面の一部にｎ型ソース層を形成する工程と、
前記ｎ型ソース層及び前記ｐ型ベース層を貫通して前記ｎ型ベース層に到達するトレンチを形成する工程と、
前記トレンチの内面にゲート絶縁膜を形成する工程と、
前記トレンチの内部にゲート電極を形成する工程と、
前記ｐ型基板を５乃至５０μｍの厚さまで減厚加工する工程と、
を備えたことを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲートバイポーラトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（以下、「ＩＧＢＴ」（Insulated Gate Bipolar Transistor）ともいう）は、半導体基板内にｐｎｐｎ構造を形成し、ｎ型ソース層から電子を注入し、ｐ型エミッタ層から正孔を注入することにより、半導体基板内にその厚さ方向に沿って電流を流すデバイスである。
【０００３】
ＩＧＢＴにおいて、オン電圧の低減とターンオフ時間の短縮とを両立させるためには、正孔の供給源であるｐ型エミッタ層全体の不純物量を適正な範囲に規制することが有効である。但し、ｐ型エミッタ層は、正極との間でオーミックコンタクトを実現しなくてはならないため、不純物濃度はある程度高くする必要がある。このため、ｐ型エミッタ層を薄く形成して、高い不純物濃度を維持しつつ、全体の不純物量を抑制する技術が開発されている（例えば、特許文献１参照。）。
【０００４】
しかしながら、この従来の技術においては、以下に示すような問題がある。すなわち、上述の薄いｐ型エミッタ層を有するＩＧＢＴを製造する際に、プロセス上の誤差によりｐ型エミッタ層の厚さがばらつくと、ＩＧＢＴの特性がばらついてしまう。
【０００５】
【特許文献１】特開２００２−２６１２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特性が安定した絶縁ゲートバイポーラトランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、ｐ型エミッタ層と、前記ｐ型エミッタ層上に設けられたｎ型バッファ層と、前記ｎ型バッファ層上に設けられ前記ｎ型バッファ層よりも抵抗率が高いｎ型ベース層と、前記ｎ型ベース層の上面の一部に設けられたｐ型ベース層と、前記ｐ型ベース層の上面の一部に設けられたｎ型ソース層と、前記ｎ型ソース層及び前記ｐ型ベース層を貫通して前記ｎ型ベース層に到達するトレンチと、前記トレンチ内に設けられたゲート電極と、前記ゲート電極と前記トレンチの内面との間に設けられたゲート絶縁膜と、を備え、前記ｐ型エミッタ層の厚さは、５乃至５０μｍであり、前記ｐ型エミッタ層の不純物濃度は、２×１０１６乃至１×１０１８ｃｍ−３であることを特徴とする絶縁ゲートバイポーラトランジスタが提供される。
【０００８】
本発明の他の一態様によれば、ｐ型不純物を２×１０１６乃至１×１０１８ｃｍ−３の濃度で含有しその厚さが５０μｍよりも厚いｐ型基板上に、ｎ型バッファ層及び前記ｎ型バッファ層よりも抵抗率が高いｎ型ベース層を形成する工程と、前記ｎ型ベース層の上面の一部にｐ型ベース層を形成する工程と、前記ｐ型ベース層の上面の一部にｎ型ソース層を形成する工程と、前記ｎ型ソース層及び前記ｐ型ベース層を貫通して前記ｎ型ベース層に到達するトレンチを形成する工程と、前記トレンチの内面にゲート絶縁膜を形成する工程と、前記トレンチの内部にゲート電極を形成する工程と、前記ｐ型基板を５乃至５０μｍの厚さまで減厚加工する工程と、を備えたことを特徴とする絶縁ゲートバイポーラトランジスタの製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、特性が安定した絶縁ゲートバイポーラトランジスタ及びその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態について説明する。  
図１は、本実施形態に係るＩＧＢＴを例示する断面図である。  
図１に示すように、本実施形態に係るＩＧＢＴ１においては、ｐ型エミッタ層２が設けられており、ｐ型エミッタ層２上にはｎ型バッファ層３が設けられており、ｎ型バッファ層３上にはｎ型ベース層４が設けられている。ｎ型ベース層４は、ｎ型バッファ層３よりも不純物濃度が低く、抵抗率が高い層である。また、ｎ型ベース層４の上面の一部には、ｐ型ベース層５が設けられており、ｐ型ベース層５の上面の一部には、ｎ型ソース層６が設けられている。ｐ型エミッタ層２、ｎ型バッファ層３、ｎ型ベース層４、ｐ型ベース層５及びｎ型ソース層６は、例えば、いずれも不純物を含むシリコンにより形成されている。
【００１１】
また、ｐ型エミッタ層２、ｎ型バッファ層３、ｎ型ベース層４、ｐ型ベース層５及びｎ型ソース層６からなる積層体１０における上面、すなわち、ｐ型ベース層５及びｎ型ソース層６が露出している側の面には、ｎ型ソース層６及びｐ型ベース層５を貫通してｎ型ベース層４に到達するトレンチ７が形成されている。更に、トレンチ７の内面上にはゲート絶縁膜８が形成されており、ゲート絶縁膜８上にはトレンチ７内を埋めるように、ゲート電極９が形成されている。すなわち、ゲート電極９はトレンチ７内に設けられており、ゲート電極９とトレンチ７の内面との間にゲート絶縁膜８が設けられている。これにより、ゲート電極９は、ゲート絶縁膜８により、ｎ型ベース層４、ｐ型ベース層５及びｎ型ソース層６から絶縁されている。例えば、ゲート絶縁膜８はシリコン酸化物により形成されており、ゲート電極９はポリシリコンにより形成されている。
【００１２】
更にまた、積層体１０の上面上におけるゲート電極９を覆う領域には、例えばＴＥＯＳ（Tetra-Etyl-Ortho-Silicate：正珪酸四エチル（Si(OC2H5)4））からなる絶縁膜１１が設けられており、積層体１０の上面及び絶縁膜１１を覆うように、金属膜からなるカソード電極１２が設けられている。これにより、カソード電極１２は、ｎ型ソース層６及びｐ型ベース層５に接続されている。また、積層体１０の上面上には、ゲート電極９に接続された制御電極（図示せず）も設けられている。一方、積層体１０の下面上には、金属膜からなるアノード電極１３が設けられており、ｐ型エミッタ層２に接続されている。
【００１３】
そして、ｐ型エミッタ層２の厚さは、５乃至５０μｍ（ミクロン）であり、例えば、１０乃至５０μｍであり、例えば、１５乃至５０μｍであり、例えば、２０乃至３０μｍである。また、ｐ型エミッタ層２の不純物濃度は、２×１０１６乃至１×１０１８ｃｍ−３であり、例えば、２×１０１６乃至３×１０１７ｃｍ−３であり、例えば、１×１０１７ｃｍ−３である。ｐ型エミッタ層２内においては、ｎ型バッファ層３との界面付近を除けば、不純物濃度は略均一である。これは、後述するように、ｐ型エミッタ層２は、ｐ型不純物を略均一に含有したｐ型基板を減厚加工して形成されているためである。ｎ型バッファ層３との界面付近では、拡散によって不純物の一部が失われるため、不純物濃度がやや低下している。なお、本明細書において「不純物濃度」とは、ｐ型又はｎ型のキャリアの供給に寄与する正味の不純物濃度をいう。
【００１４】
また、十分な静耐圧を得るためには、ｎ型バッファ層３及びｎ型ベース層４の不純物量、すなわち、ｎ型バッファ層３及びｎ型ベース層４の不純物濃度の電流方向の積分値が、３×１０１２ｃｍ−２以上であることが好ましい。また、この積分値は、２×１０１３ｃｍ−２以下であることがより好ましい。そして、ｎ型バッファ層３の不純物濃度は、ｐ型エミッタ層２の不純物濃度よりも低く設定されている。
【００１５】
次に、本実施形態に係るＩＧＢＴ１の製造方法について説明する。  
図２乃至図４は、本実施形態に係るＩＧＢＴの製造方法を例示する断面図である。  
先ず、図２に示すように、ｐ型基板２２を用意する。ｐ型基板２２は、例えば、ｐ型不純物が均一に注入されたシリコン基板であり、その厚さは５０μｍよりも厚く、例えば数百μｍである。また、ｐ型基板２２の不純物濃度は、２×１０１６乃至１×１０１８ｃｍ−３であり、例えば、２×１０１６乃至３×１０１７ｃｍ−３であり、例えば、１×１０１７ｃｍ−３である。
【００１６】
次に、ｐ型基板２２上に、ｎ型不純物が注入されたシリコンからなるｎ型バッファ層３及びｎ型ベース層４を形成する。このとき、ｎ型ベース層４の不純物濃度はｎ型バッファ層３の不純物濃度よりも低くし、抵抗率を高くする。そして、通常の方法により、ｎ型ベース層４の上面の一部にｐ型ベース層５をイオン注入及び拡散により形成し、ｐ型ベース層５の上面の一部にｎ型ソース層６をイオン注入及び拡散により形成する。
【００１７】
次に、図３に示すように、ｐ型基板２２、ｎ型バッファ層３、ｎ型ベース層４、ｐ型ベース層５及びｎ型ソース層６からなる積層体の上面に、ｎ型ソース層６及びｐ型ベース層５を貫通してｎ型ベース層４に到達するトレンチ７を形成する。そして、例えば酸化雰囲気中で熱処理を行うことにより、トレンチ７の内面上にシリコン酸化物からなるゲート絶縁膜８を形成する。次に、トレンチ７の内部に例えばポリシリコン等の導電材料を埋め込み、その後、積層体上に堆積された導電材料を除去することにより、ゲート電極９を形成する。
【００１８】
次に、図４に示すように、ｐ型基板２２（図３参照）の下面を例えば研削加工することにより、ｐ型基板２２を５乃至５０μｍの厚さまで減厚加工する。これにより、厚さが５乃至５０μｍのｐ型エミッタ層２が形成される。なお、ｐ型エミッタ層２の厚さは、１０乃至５０μｍとすることが好ましく、１５乃至５０μｍとすることがより好ましく、２０乃至３０μｍとすることがより好ましい。
【００１９】
次に、図１に示すように、積層体１０上にＴＥＯＳ膜を形成し、これをパターニングして、ゲート電極９の直上域を含む領域のみに選択的に残留させることにより、絶縁膜１１を形成する。そして、積層体１０及び絶縁膜１１を覆うように、カソード電極１２及び制御電極（図示せず）を形成する。このとき、カソード電極１２はｐ型ベース層５及びｎ型ソース層６に接続されるようにし、制御電極はゲート電極９に接続されるようにする。一方、積層体１０の下面上に、ｐ型エミッタ層２に接続されるように、アノード電極１３を形成する。これにより、ＩＧＢＴ１が作製される。
【００２０】
次に、このＩＧＢＴ１の動作について説明する。  
ＩＧＢＴにおいて、負荷短絡ＳＯＡ（Safe Operation Area：安全動作領域）を可及的に広くするためには、ＩＧＢＴ内の電子電流と正孔電流との比率を適正化することが有効である。  
以下、ＩＧＢＴ内の電子電流と正孔電流との適正比率について説明する。先ず、「ＭＯＳＦＥＴモード動作」を定義する。図１に示すｎ型バッファ層３とｎ型ベース層４との界面において、この界面を通過する全電流に対する正孔電流の比率を注入効率γとする。なお、注入効率γは、ｐ型エミッタ層の注入効率とｎ型バッファ層３の輸送効率との積に等しい。一方、電子の移動度をμｎとし、正孔の移動度をμｐとするとき、γＭＯＳを下記数式（１）のように定義する。このとき、「ＭＯＳＦＥＴモード動作」とは、γ＜γＭＯＳとなる状態として定義される。
γＭＯＳ＝μｐ／（μｎ＋μｐ）    …（１）
【００２１】
電子及び正孔の移動度は電界強度の関数であるため、γＭＯＳの値は、ＩＧＢＴ内の電界が変化すると大きく変化する。  
図５は、横軸に電界強度をとり、縦軸にγＭＯＳの値をとって、γＭＯＳの電界依存性を示すグラフ図である。  
図５に示すように、ＭＯＳＦＥＴモード動作は（γ＜γＭＯＳ）となる領域であるため、順方向の電圧及び内部電界強度が変化すると、ＩＧＢＴの動作モードも変化する。
【００２２】
図６は、横軸にＩＧＢＴ内における電流方向の位置をとり、縦軸に不純物濃度、電界強度及び電流密度をとって、順方向の高電圧が印加されたときのＩＧＢＴの状態を示すグラフ図である。なお、図６には、このグラフ図の横軸に対応させてＩＧＢＴの構成を示す模式図も示している。この模式図に付した符号は、図１に付した符号と同じ符号である。  
図６に示すように、ＩＧＢＴに極めて高い順方向電圧が印加されている場合、先ず、ｐベース層５とｎ型ベース層４との界面において、強い電界が形成される。しかしながら、電流密度が高いときには、強い電界はアノード側にも出現する。以下、この理由を説明する。
【００２３】
ウェーハを薄くしたＰＴＩＧＢＴ（Punch Through IGBT：パンチスルー型ＩＧＢＴ）において、ｎ型ベース層におけるキャリアのライフタイムは十分に長く設定されている。このとき、全電流密度に対する正孔電流密度の比率は、高電界領域全体にわたって均一であると仮定する。仮に、高電界領域がｎ型ベース層全体に広がり、ｎ型バッファ層に到達していれば、この比率は、注入効率γに等しい。高電界領域における電子密度をｎとし、正孔密度をｐとすると、この電子密度ｎ及び正孔密度ｐは、全電流密度をＪとし、電子電流密度をＪｎとし、正孔電流密度をＪｐとし、電子速度をｖｅとし、正孔速度をｖｈとし、電荷をｑとすれば、下記数式（２）乃至（４）により計算可能である。
γ＝Ｊｐ／Ｊ            …（２）
ｎ＝Ｊｎ／（ｑ×ｖｅ）    …（３）
ｐ＝Ｊｐ／（ｑ×ｖｈ）    …（４）
【００２４】
上記数式（２）乃至（４）により、高電界領域における正味の電荷量ρは、下記数式（５）に示すドナー密度ＮＤの関数として与えられる。
ρ＝ＮＤ＋ｐ−ｎ＝ＮＤ＋｛γ／ｖｈ＋（γ−１）／ｖｅ｝×Ｊ／ｑ    …（５）
【００２５】
仮に、γ＜γＭＯＳであれば、上記数式（５）の右辺の第２項は負となる。従って、電流密度Ｊが増加すると、正味の電荷量ρは正の値から減少していき、ついには負に転ずる。ρ＝０となるときの電流密度Ｊを臨界電流密度Ｊｃとすると、Ｊ＝Ｊｃとなるとき、ρ＝０となり、電界強度は電流方向に関してフラットになる。この場合について、上記数式（５）をＪについて解くと、下記数式（６）が導出される。
Ｊｃ＝ｑ×ＮＤ／｛（１−γ）／ｖｅ−γ／ｖｈ｝    …（６）
【００２６】
一旦、正味の電荷量ρが負になると、電界のピークはｎ型バッファ層とｎ型ベース層との界面に向かってシフトする。  
図７（ａ）は、横軸にＩＧＢＴ内における電流方向の位置をとり、縦軸にＴＣＡＤによりシミュレートされた電界強度及びキャリア濃度をとって、ＩＧＢＴ内の電界分布及びキャリア濃度分布を示すグラフ図であり、（ｂ）は、横軸にＩＧＢＴ内における電流方向の位置をとり、縦軸に解析的に計算された電界強度をとって、ＩＧＢＴ内の電界分布を示すグラフ図である。図７（ａ）は、１２００Ｖ型の薄ウェーハ型ＰＴＩＧＢＴに６００Ｖの順方向電圧を印加した場合を示しており、図１に示すＰ型ベース層５及びｎ型ソース層６からｐ型エミッタ層２までの部分を示している。一方、図７（ｂ）は、図１に示すｎ型ベース層４の部分、すなわち、ゲート絶縁膜８の下面からｎ型ベース層４とｎ型バッファ層３との界面までの部分のみを示している。なお、図７（ａ）及び（ｂ）に示す数値は一例である。  
図７（ｂ）に示す計算結果は、図７（ａ）に示すシミュレート結果とよく一致している。この計算方法は後述する。
【００２７】
上述の如く、Ｊ＝Ｊｃであるとき、電界強度は電流方向において均一になる。そして、電流密度Ｊが臨界電流密度Ｊｃを超えて更に増加すると、ｎ型バッファ層３（図１参照）とｎ型ベース層４（図１参照）との界面において、極めて強い電界が出現する。このｎ型バッファ層とｎ型ベース層との界面における電界強度のピークが臨界値Ｅｃを超えると、アバランシェ降伏が発生する。この現象は、ｎｐｎバイポーラトランジスタの二次降伏と類似している。電流密度の増加及び正味の電荷量ρの変化により、オン状態の降伏電圧が変化する。
【００２８】
図７（ａ）及び（ｂ）に示すように、能動素子においては、注入効率γの値は一定ではなく、動作条件に依存して変化する。例えば、電流密度の増加に伴い、γの値は０．２８乃至０．３６の範囲で変化する。その理由は、ｎ型バッファ層とｎ型ベース層との界面における電界強度のピークが増大することによって、ｎ型バッファ層の一部が消耗するからである。この結果、ｎ型バッファ層における輸送係数αＴが増加する。
【００２９】
図８は、横軸にオン状態の降伏電圧をとり、縦軸に最大電流密度をとって、注入効率γをパラメータとして解析的に求められた負荷短絡ＳＯＡの境界を示すグラフ図である。図８は、１２００Ｖ型の薄ウェーハ型ＰＴＩＧＢＴにおいて、ｎ型ベース層の不純物濃度ＮＤを７×１０１３ｃｍ−３とし、ｎ型ベース層の厚さを１００μｍとした場合を示している。このとき、このＰＴＩＧＢＴの構造を、π領域のドーズ量が上記数式（５）により見積られたｐπｎダイオード構造とみなして、降伏電圧を計算している。また、降伏が発生する電界強度のピークの臨界値Ｅｃを、１．８×１０５Ｖ／ｃｍとしている。
【００３０】
図８より、電流密度Ｊが臨界電流密度Ｊｃと等しくなるときに、オン状態の降伏電圧がピーク値をとることが推定される。また、注入効率γの値が低下すると、負荷短絡ＳＯＡが著しく劣化することも推定される。一方、注入効率γが０．４５よりも大きいと、ｎ型ベース層における正味の電荷量は常に正となり、電流密度Ｊが増加すると、オン状態の降伏電圧は単調減少する。図８においては、γ＝０．４７の場合も示しているが、γの値が０．４７から０．４５に近づくと、ＳＯＡは急激に増大する。理論上は、注入効率γの値が｛ｖｈ／（ｖｈ＋ｖｅ）｝の値に等しいとき、すなわち、γ＝０．４５のときに、負荷短絡ＳＯＡは無限大になる。
【００３１】
図９は、横軸にオン状態の降伏電圧をとり、縦軸に最大電流密度をとって、ｎ型ベース層の不純物濃度ＮＤをパラメータとして計算された負荷短絡ＳＯＡの境界を示すグラフ図である。なお、図中の数字はｎ型ベース層の不純物濃度ＮＤ（ｃｍ−３）である。  
図９より、ｎ型ベース層の不純物濃度が増加するに伴い、負荷短絡ＳＯＡが増大することが推定される。  
図１０は、横軸に注入効率γをとり、縦軸に最大電流密度をとって、理論的及び実験的に求められた最大電流密度の注入効率依存性を示すグラフ図である。図１０においては、順方向に６００Ｖの電圧を印加した場合を示している。  
図１１は、横軸に注入効率γをとり、縦軸に最大電流密度をとって、他の実験により求められた最大電流密度の注入効率依存性を示すグラフ図である。  
図１０及び図１１より、理論計算の結果は、注入効率γの値が｛ｖｈ／（ｖｈ＋ｖｅ）｝の値に近づくほど、負荷短絡ＳＯＡが増大することを示しており、実験結果も同じ傾向を示している。
【００３２】
このように、負荷短絡ＳＯＡを最大化するためには、Ｊ＝Ｊｃとして電界を均一化し、大電流通電時にｎ型ベース層に一様な電界がかかるようにして、インパクトイオン化が生じにくくすることが有効である。このとき、γ＝０．４５である。γの値が０．４５より小さくなっても大きくなっても負荷短絡ＳＯＡは低下するが、γの値が０．４５から減少する場合は、負荷短絡ＳＯＡは相対的に緩やかに減少し、γの値が０．４５から増加する場合は、負荷短絡ＳＯＡは相対的に急激に減少する。従って、例えば、電流密度が２０００Ａ／ｃｍ２以上となる高注入時においては、γの値は０．３乃至０．５の範囲とすることが好ましく、例えば、電流密度が１００００Ａ／ｃｍ２以上の場合には、γの値は０．４３０乃至０．４５７の範囲とすることがより好ましい。
【００３３】
このように、ＩＧＢＴを一次元モデルを使用して解析すれば、注入効率γを０．４５とすると負荷短絡ＳＯＡが最大となり、γの値が０．４５を含む上述の範囲になるように、ＩＧＢＴを設計することが好ましいことがわかる。これに対して、デバイスシミュレータを使用して、ＩＧＢＴを二次元モデルにより解析すると、注入効率γの値は０．３８５乃至０．３９９の範囲とすることが好ましいことがわかる。これは、二次元モデルの解析によれば、ＩＧＢＴの非動作部分に滞留する正孔の影響を考慮できるため、一次元モデルを使用した解析結果とは若干異なる結果が導出されるためである。
【００３４】
そして、注入効率γの値を上述の好適範囲に制御するためには、ｐ型エミッタ層の不純物量を制御すればよい。但し、従来の技術の項において説明したように、ｐ型エミッタ層とアノード電極との間でオーミックコンタクトをとる必要があるため、ｐ型エミッタ層の不純物濃度はある程度の値以上とする必要がある。従って、ｐ型エミッタ層の不純物量を好適範囲に制御するためには、ｐ型エミッタ層の厚さを薄くすればよいが、そうすると、製造プロセスの誤差に起因してｐ型エミッタ層の厚さがばらつくと、ｐ型エミッタ層内の不純物量もばらつき、注入効率γの値がばらついて、負荷短絡ＳＯＡの大きさもばらついてしまう。
【００３５】
そこで、本実施形態においては、図１に示すように、ｐ型エミッタ層２を従来よりも厚くした上で、ｐ型エミッタ層２の不純物の濃度を制御することにより、注入効率γの値を制御し、ひいては負荷短絡ＳＯＡの大きさを制御している。ｐ型エミッタ層２の厚さを十分に厚くすることにより、ｎ型バッファ層３内の電子は、ｐ型エミッタ層２を貫通してアノード電極１３まで到達しなくなる。これにより、ｎ型バッファ層３からｐ型エミッタ層２に流れる電子電流が減少し、その分、全電流に対する正孔電流の割合、すなわち、注入効率γが増大する。また、このとき、ｐ型エミッタ層２におけるｎ型バッファ層３の反対側の部分は、その厚さを変えても、電子電流の流れに実質的に寄与しなくなる。このため、ｐ型エミッタ層２におけるｎ型バッファ層３側の部分の不純物濃度のみで、注入効率γを制御できるようになる。そして、不純物濃度は層厚よりも制御しやすいため、本実施形態によれば、注入効率γの値を安定して精度よく制御することができる。
【００３６】
但し、ｐ型エミッタ層を過度に厚くすると、ｐ型エミッタ層の抵抗値が大きくなってしまい、ＩＧＢＴのオン抵抗が増大する。従って、ｐ型エミッタ層の厚さは、電子の拡散長程度の厚さを確保した上で、可及的に薄くすることが好ましい。キャリアの拡散長Ｌは、このキャリアの拡散係数をＤとし、ライフタイムをｔとすると、下記数式（７）によって与えられる。
Ｌ＝√（Ｄ×ｔ）    …（７）
【００３７】
なお、拡散係数Ｄは、電子の移動度をμとし、ボルツマン定数をｋとし、絶対温度をＴとし、電荷をｑとするとき、下記数式（８）によって与えられる。
Ｄ＝μ×（ｋ×Ｔ／ｑ）    …（８）  
なお、（ｋ×Ｔ／ｑ）の値は例えば０．０２５である。
【００３８】
また、図１２は、横軸に不純物濃度をとり、縦軸に移動度μをとって、移動度の不純物濃度依存性を示すグラフ図である。
【００３９】
次に、上述の議論から導かれるｐ型エミッタ層の厚さ及び不純物濃度の好適範囲について説明する。
【００４０】
ｐ型エミッタ層の厚さ：５乃至５０μｍ 
ｐ型エミッタ層内の電子の拡散長は、電子のライフタイムによって変動するが、ｐ型エミッタ層の厚さを５μｍ以上とすれば、注入効率γに及ぼす影響として、ｐ型エミッタ層内の全不純物量よりもｎ型バッファ層側の不純物濃度の方が支配的になる。このため、注入効率γは、ｐ型エミッタ層の厚さの影響を受けにくくなる。その理由の１つとして、現状の加工技術によれば、ｐ型基板を研削してｐ型エミッタ層を形成する際に、ｐ型エミッタ層の厚さを０．５μｍ程度の精度で制御することができるため、ｐ型エミッタ層の厚さを５μｍ以上とすれば、厚さのばらつきを１０％以内に抑えることが可能となることが挙げられる。これにより、ｐ型エミッタ層内の不純物の総量のばらつきを１０％以内に抑えられ、デバイスの特性のばらつきを、実用上問題がない程度に抑制することができる。従って、ｐ型エミッタ層の厚さは５μｍ以上とすることが好ましく、１０μｍ以上とすることがより好ましい。
【００４１】
一方、通常の条件において、ｐ型エミッタ層における電子の拡散長が５０μｍを超えることはほとんどないため、ｐ型エミッタ層の厚さを５０μｍを超えて厚くしても、ｐ型エミッタ層の厚さのばらつきによる注入効率γの変動を抑制する効果は増大せず、単にオン抵抗が増加するのみである。従って、ｐ型エミッタ層の厚さは５０μｍ以下とすることが好ましい。
【００４２】
また、例えば、ｐ型エミッタ層の不純物濃度が１×１０１８である場合は、拡散係数Ｄ＝７ｃｍ２／秒であり、ライフタイムｔ＝１×１０−６秒であるため、上記数式（７）より、Ｌ≒２７μｍとなる。一方、実際のｐ型エミッタ層における電子の拡散長を実験的に求めると、約３０μｍとなる。また、ｐ型エミッタ層の厚さをある程度厚くすると、負荷短絡時に流れる電流を制限することができる。
【００４３】
ｐ型エミッタ層の不純物濃度：５×１０１６乃至５×１０１８ｃｍ−３ 
ｎ型バッファ層の不純物濃度はｐ型エミッタ層の不純物濃度よりも低く設定されているため、ｎ型バッファ層の不純物濃度は、電流が流れたときのｎ型ベース層のキャリア濃度よりも低くなり、注入効率γは、ｐ型エミッタ層の不純物濃度及びｎ型ベース層の蓄積キャリア濃度によって決まる。ＩＧＢＴ内を流れる電流が増大すると、ｎ型ベース層の内部に蓄積されるキャリア濃度（電子濃度）が増加するため、一般に注入効率γ（全電流に対する正孔電流の比）は低下する。大電流通電時、すなわち、電流密度が高いときの蓄積キャリア濃度よりも、ｐ型エミッタ層の不純物濃度を低くしておけば、電流密度が増大すると必ず注入効率γが低下するため、自然に適正なγ値になる。ｐ型エミッタ層の不純物濃度を増加させるとキャリア濃度も増加するが、キャリア濃度は５×１０１８ｃｍ−３でほぼ飽和するため、ｐ型エミッタ層の不純物濃度を調整することによりγ値を抑制するためには、ｐ型エミッタ層の不純物濃度は５×１０１８ｃｍ−３以下とすることが好ましい。より好ましくは、１×１０１８ｃｍ−３以下とする。
【００４４】
一方、ｐ型エミッタ層とアノード電極との間でオーミックコンタクトを実現すると共に、ｐ型エミッタ層内に大電流を流すためには、ｐ型エミッタ層の不純物濃度はある程度以上の濃度とすることが必要である。電流密度が１００Ａｃｍ−２であるとき、ｎ型ベース層内には約２×１０１６ｃｍ−３のキャリアが蓄積されるため、ｐ型エミッタ層内における電圧降下を抑制するためには、ｐ型エミッタ層の不純物濃度を２×１０１６ｃｍ−３以上とすることが好ましい。より好ましくは５×１０１６ｃｍ−３以上である。
【００４５】
従って、上述の議論によれば、ｐ型エミッタ層の不純物濃度の好適範囲は、２×１０１６乃至１×１０１８ｃｍ−３であり、より好ましくは５×１０１６乃至１×１０１８ｃｍ−３であると考えられる。
【００４６】
なお、ｐ型エミッタ層を、ｎ型バッファ層側に設けられた前述した適度に厚いｐ型層と、アノード電極側に設けられた極めて薄いｐ＋型層との２層構造としてもよい。このｐ＋型層はイオン注入とアニールで形成できる。これにより、アノード電極との間のオーミック抵抗を低減することができる。ｐ＋型層の厚さは、例えば０．３μｍ以下とすることが好ましい。この場合、ｐ＋型層の不純物量は少なく、且つ、ｎ型バッファ層から離れているため、上述の議論の結果に影響を与えずに、ｐ型エミッタ層とアノード電極との間のオーミック抵抗のみを改善することができる。
【００４７】
以下、本実施形態に係るＩＧＢＴの特性をシミュレーションによって計算した結果について説明する。  
本シミュレーションにおいては、図１に示す構成のＩＧＢＴであって、ｐ型エミッタ層２の厚さ及び不純物濃度を相互に異ならせた複数のＩＧＢＴを想定し、これらのＩＧＢＴの特性をデバイスシミュレータを用いて計算した。以下、シミュレート結果について説明する。
【００４８】
図１３は、横軸にＩＧＢＴにおける電流方向の位置をとり、縦軸に不純物濃度をとって、本シミュレーションにおいて設定したＩＧＢＴのうち、一のＩＧＢＴの不純物濃度プロファイルを例示するグラフ図である。  
図１３に示すように、このＩＧＢＴにおいては、ｐ型エミッタ層２の厚さは約１４μｍであり、ｐ型エミッタ層２におけるｎ型バッファ層３の反対側の面に、厚さが約０．２μｍで不純物濃度が１×１０１８ｃｍ−３である極めて薄いｐ＋型層が形成されている。また、ｐ型エミッタ層２におけるｐ＋型層以外の部分の不純物濃度は約２×１０１６ｃｍ−３であり、ｎ型バッファ層３の不純物濃度は約２×１０１５ｃｍ−３であり、ｎ型ベース層４の不純物濃度は約１．２×１０１４ｃｍ−３である。なお、図１３に示す不純物濃度プロファイルは、実際の製品の不純物濃度プロファイルに近いものである。
【００４９】
図１４（ａ）及び（ｂ）は、横軸にｐ型エミッタ層の厚さｔｐｅをとり、縦軸にＩＧＢＴのドレイン電流の大きさをとって、ｐ型エミッタ層の厚さがＩＧＢＴの電流特性に及ぼす影響を例示するグラフ図であり、（ａ）はｐ型エミッタ層の不純物濃度Ｃｐｅが１×１０１７ｃｍ−３である場合を示し、（ｂ）はＣｐｅが５×１０１６ｃｍ−３である場合を示す。  
図１４（ａ）及び（ｂ）に示す結果は、ドレイン電圧を３Ｖとした場合の結果である。図１４（ａ）及び（ｂ）に示すように、ドレイン電流の大きさはｐ型エミッタ層の厚さｔｐｅに依存しており、厚さｔｐｅが２０μｍ程度のときにドレイン電流の大きさは最大となる。すなわち、厚さｔｐｅが２０μｍ以下の範囲では厚さｔｐｅの増加に伴ってドレイン電流が増加し、厚さｔｐｅが２０μｍ以上の範囲では厚さｔｐｅの増加に伴ってドレイン電流は緩やかに減少する。また、厚さｔｐｅが２０μｍ以下の範囲におけるドレイン電流の変化率は、厚さｔｐｅが薄いほど大きい。すなわち、厚さｔｐｅが薄いほど、ドレイン電流は小さく、且つｐ型エミッタ層の厚さｔｐｅに対して敏感であり、従って不安定である。
【００５０】
厚さｔｐｅが５μｍ未満の範囲では、ドレイン電流は小さく、ドレイン電流の変化率は大きい。これに対して、ｐ型エミッタ層の厚さｔｐｅが５μｍ以上の範囲では、ｐ型エミッタ層の厚さに対するドレイン電流の変化は小さくなる。ｐ型エミッタ層の厚さが１５μｍ以上５０μｍ以下の範囲では、ｐ型エミッタ層の厚さに対するドレイン電流の変化は十分小さい。厚さｔｐｅが２０μｍ以上の範囲においては、ｐ型エミッタ層の厚さｔｐｅの増加に伴ってドレイン電流が少し減少しているが、これは、ｐ型エミッタ層の抵抗が増加しているためと考えられる。以上の傾向は、ｐ型エミッタ層の不純物濃度Ｃｐｅの値が変わっても、ほとんど変わらない。また、ドレイン電圧を３Ｖよりも高くすると、厚さｔｐｅが２０μｍ以上の範囲におけるドレイン電流の変化が小さくなる。従って、電流特性の観点からは、ｐ型エミッタ層の厚さｔｐｅは５μｍ以上であることが必要である。また、より大きなドレイン電流をより安定して得るためには、ｐ型エミッタ層の厚さｔｐｅは１０μｍ以上であることが好ましく、１５μｍ以上であることがより好ましい。一方、ｐ型エミッタ層の抵抗を抑制するためには、ｐ型エミッタ層の厚さｔｐｅは５０μｍ以下とすることが好ましく、３０μｍ以下とすることがより好ましい。
【００５１】
図１５は、横軸にｐ型エミッタ層の厚さｔｐｅをとり、縦軸にＩＧＢＴの注入効率γをとって、ｐ型エミッタ層の厚さｔｐｅがＩＧＢＴの注入効率に及ぼす影響を例示するグラフ図であり、ｐ型エミッタ層の不純物濃度Ｃｐｅが５×１０１６ｃｍ−３であり、ドレイン電圧ＶＦが３．０Ｖ及び１．２Ｖである場合を示している。  
図１５に示すように、注入効率γはｐ型エミッタ層の厚さｔｐｅに依存しており、厚さｔｐｅが増加すると注入効率γも増加する。これは、ｐ型エミッタ層の厚さが増加することにより、ｐ型エミッタ層に含まれるｐ型不純物の総量が増加し、ホールの供給が増加するためであると考えられる。また、注入効率γの変化率も厚さｔｐｅに依存しており、厚さｔｐｅが小さいほど大きくなる。前述の如く、十分な負荷短絡ＳＯＡを確保するためには、注入効率γの値は０．３乃至０．５の範囲とすることが好ましいが、図１５より、γを０．３以上とするためには、ｐ型エミッタ層の厚さｔｐｅは５μｍ以上とすることが必要である。一方、厚さｔｐｅを５０μｍ以上としても、注入効率γを向上させる効果は飽和する。
【００５２】
図１６は、横軸に時間をとり、縦軸にドレイン電流及びドレイン電圧をとって、ＩＧＢＴがターンオフするときの挙動を例示するグラフ図である。  
本シミュレーションにおいては、ｐ型エミッタ層の厚さｔｐｅが２０μｍであるチップと厚さｔｐｅが３０μｍであるチップとを並列に接続して、同時に動作させている。そして、図１６には、厚さｔｐｅが２０μｍのチップのドレイン電流、厚さｔｐｅが３０μｍのチップのドレイン電流、及びこれらの２つのチップの合計のドレイン電流を示している。
【００５３】
図１６に示すように、ゲート電位が正電位から負電位に移行して、ＩＧＢＴがオン状態からオフ状態に切り替わる過渡期において、厚さｔｐｅが２０μｍであるチップに流れるドレイン電流の大きさと、厚さｔｐｅが３０μｍであるチップに流れるドレイン電流の大きさとの間に、差が生じる。この差は、２つのチップ間でｐ型エミッタ層に含まれているキャリア量が異なり、ターンオフしたときに掃き出される電荷量が異なるために発生する。しかし、厚さｔｐｅが３０μｍであるチップは、厚さｔｐｅが２０μｍであるチップと比較して、不純物量は５０％多いが、ドレイン電流の大きさの差は５０％よりもかなり小さい。このため、２つのチップを並列に接続して同時に動作させても、問題が生じることはない。
【００５４】
図１７（ａ）及び（ｂ）は、横軸にｐ型エミッタ層の不純物濃度Ｃｐｅをとり、縦軸にドレイン電流をとって、ｐ型エミッタ層の不純物濃度ＣｐｅがＩＧＢＴの電流特性に及ぼす影響を例示するグラフ図であり、（ａ）はドレイン電圧ＶＦが３．０Ｖである場合を示し、（ｂ）はドレイン電圧ＶＦが１．２Ｖである場合を示す。また、図１７（ａ）及び（ｂ）には、ｐ型エミッタ層の厚さｔｐｅが２０μｍである場合と３０μｍである場合とを示している。
【００５５】
図１７（ａ）及び（ｂ）に示すように、ドレイン電流の大きさは、ｐ型エミッタ層の不純物濃度Ｃｐｅに依存し、Ｃｐｅの値が大きくなるほど増加する。一方、不純物濃度Ｃｐｅが２×１０１６乃至１×１０１８ｃｍ−３の範囲においては、ｐ型エミッタ層の厚さｔｐｅが２０μｍである場合と３０μｍである場合とで、ドレイン電流の大きさはほとんど変わらない。従って、ｐ型エミッタ層の不純物濃度Ｃｐｅが２×１０１６乃至１×１０１８ｃｍ−３の範囲にある場合は、不純物濃度Ｃｐｅを一定値に制御すれば、ｐ型エミッタ層の厚さｔｐｅがある程度変動しても、ドレイン電流の大きさを略一定とすることができる。
【００５６】
図１８は、横軸にｐ型エミッタ層の不純物濃度Ｃｐｅをとり、縦軸に注入効率γをとって、ｐ型エミッタ層の不純物濃度ＣｐｅがＩＧＢＴの注入効率に及ぼす影響を例示するグラフ図である。
図１８に示すように、注入効率γの値は不純物濃度Ｃｐｅに依存し、不純物濃度Ｃｐｅの増加に伴って増加する。これは、ｐ型エミッタ層の不純物濃度Ｃｐｅが大きいほど、ホールの供給が増加するためである。前述の如く、負荷短絡ＳＯＡの観点からは、注入効率γの値は０．３乃至０．５であることが好ましい。従って、図１８より、ｐ型エミッタ層の不純物濃度Ｃｐｅは、２×１０１６乃至３×１０１７ｃｍ−３であることが好ましい。
なお、図１８より、ｐ型エミッタ層の不純物濃度Ｃｐｅを４×１０１６ｃｍ−３から１×１０１７ｃｍ−３に増加させると、注入効率γは０．３５から０．４０程度まで増加するが、この変化量は、図１５に示すように、ｐ型エミッタ層の厚さｔｐｅを１５μｍから３０μｍに増加させたときの変化量に相当する。
【００５７】
図１９は、横軸にｐ型エミッタ層の不純物濃度Ｃｐｅをとり、縦軸にターンオフタイムをとって、ｐ型エミッタ層の不純物濃度がＩＧＢＴの動作速度に及ぼす影響を例示するグラフ図である。  
図１９に示すように、ターンオフタイム、すなわち、ＩＧＢＴをオン状態からオフ状態に切り替えたときにドレイン電流が停止するまでの時間は、ｐ型エミッタ層の不純物濃度Ｃｐｅに依存し、濃度Ｃｐｅが増加するほど増大する。ＩＧＢＴが通常の用途で要求される動作速度、例えば、１ｋＨｚ以上の周波数で動作させようとすると、１周期の長さは１ｍｓ（ミリ秒）以下となる。デバイスの実効的な動作時間を確保するためには、スイッチング時間は１周期の１％以下とすることが好ましいため、スイッチングに使える時間は、１周期（１ｍｓ）の１％である１０μｓ（マイクロ秒）以下となる。また、スイッチングにはターンオン及びターンオフがあるため、一方のスイッチング、例えばターンオフに使える時間は、その半分の５μｓ以下となる。そして、図１９より、ターンオフタイムを５μｓ以下とするためには、ｐ型エミッタ層の不純物濃度Ｃｐｅは１×１０１８ｃｍ−３以下とすることが必要である。また、ＩＧＢＴをより高速化して、高速動作用途に好適に使用するためには、不純物濃度Ｃｐｅを３×１０１７ｃｍ−３以下として、ターンオフ速度を２．５μｓ以下とすることが好ましい。
【００５８】
以上のシミュレーションの結果から、ｐ型エミッタ層の厚さｔｐｅは５乃至５０μｍとすることが好ましく、１０乃至５０μｍとすることが好ましく、１５乃至５０μｍとすることがより好ましく、２０乃至３０μｍとすることがより好ましい。また、ｐ型エミッタ層の不純物濃度Ｃｐｅは、２×１０１６乃至１×１０１８ｃｍ−３とすることが必要であり、２×１０１６乃至３×１０１７ｃｍ−３とすることが好ましい。このシミュレーションの結果は、前述の議論の結果とほぼ一致する。
【００５９】
そして、前述の議論の結果と、本シミュレーションの結果とをまとめると、ｐ型エミッタ層の厚さ及び不純物濃度は以下のようになる。すなわち、ｐ型エミッタ層の厚さは、一定量のドレイン電流を確保し、また、ドレイン電流のｐ型エミッタ層の厚さに対する依存性を低減するために、５μｍ以上とする。ｐ型エミッタ層の厚さは、好ましくは１０μｍ以上とし、より好ましくは１５μｍ以上とし、より好ましくは２０μｍ以上とする。一方、オン抵抗の増大を抑制するために、ｐ型エミッタ層の厚さは５０μｍ以下とする。好ましくは３０μｍ以下とする。
【００６０】
また、ｐ型エミッタ層の不純物濃度は、注入効率γを０．３以上としてデバイスをＩＧＢＴとして適正に動作させると共に、十分な負荷短絡ＳＯＡを確保するために、２×１０１６ｃｍ−３以上とする。一方、ＩＧＢＴの動作速度を確保するために、ｐ型エミッタ層の不純物濃度は１×１０１８ｃｍ−３以下とする。また、動作速度のより一層の高速化を図るため、及び、十分な負荷短絡ＳＯＡを確保するために、ｐ型エミッタ層の不純物濃度は３×１０１７ｃｍ−３以下とすることが好ましい。
【００６１】
このように、本実施形態に係るＩＧＢＴ１（図１参照）においては、ｐ型エミッタ層２の厚さが５乃至５０μｍの範囲にあれば、その特性のｐ型エミッタ層２の厚さに対する依存性は比較的小さい。従って、ＩＧＢＴの作製にあたり、ｐ型エミッタ層２の厚さのばらつきが許容されるため、薄ウェーハ型ＰＴＩＧＢＴの作製が容易になる。例えば、基板上に、ｐ型エミッタ層２、ｎ型バッファ層３及びｎ型ベース層４を順次エピタキシャル成長させ、次いで、ゲート電極９等の上部構造を形成した後、基板をラッピングして取り除く方法により、ＩＧＢＴを比較的容易に作製することができる。このとき、ラッピングによりｐ型エミッタ層２の厚さがばらついても、ＩＧＢＴの特性が大きくばらつくことはない。この結果、高濃度のｐ型エミッタ層を形成するために、レーザーアニールを用いる必要がない。
【００６２】
一例では、ｐ型エミッタ層２の不純物濃度の目標値を５×１０１６ｃｍ−３とし、そのばらつきを±１０％以下に制御した上で、ｐ型エミッタ層２の厚さを２５±４μｍの範囲に抑えることができれば、高速動作用途及び大電流用途に好適な薄ウェーハ型ＰＴＩＧＢＴを、レーザーアニール法を用いず上述のエピタキシャルプロセスにより、容易に作製することができる。又は、ｐ型エミッタ層の厚さと不純物濃度との積によって与えられるドーズ量のばらつきを、±２５％以内に抑えてもよい。
【００６３】
このように、本実施形態によれば、薄いｐ型エミッタ層を用いずに薄いウェーハのＩＧＢＴを実現できるため、素子特性がｐ型エミッタ層の厚さの変動に起因して変動することがなく、特性が安定したＩＧＢＴを容易に得ることができる。  
また、本実施形態に係るＩＧＢＴの特性は、ｐ型エミッタ層のｎ型バッファ層側の部分の不純物濃度によって決定されるが、本実施形態においては、予めｐ型不純物が注入されたｐ型基板を減厚加工することによりｐ型エミッタ層を形成しているため、ウェーハを薄くしてからこのウェーハにｐ型不純物を注入してｐ型エミッタ層を形成する方法と比較して、不純物濃度を均一に且つ精度よく制御することができる。これにより、特性が安定したＩＧＢＴを作製することができる。  
従って、本実施形態によれば、特性が優れたＩＧＢＴを歩留まり良く製造することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施形態に係るＩＧＢＴを例示する断面図である。
【図２】本実施形態に係るＩＧＢＴの製造方法を例示する工程断面図である。
【図３】本実施形態に係るＩＧＢＴの製造方法を例示する工程断面図である。
【図４】本実施形態に係るＩＧＢＴの製造方法を例示する工程断面図である。
【図５】横軸に電界強度をとり、縦軸にγＭＯＳの値をとって、γＭＯＳの電界依存性を示すグラフ図である。
【図６】横軸にＩＧＢＴ内における電流方向の位置をとり、縦軸に不純物濃度、電界強度及び電流密度をとって、順方向の高電圧が印加されたときのＩＧＢＴの状態を示すグラフ図である。
【図７】（ａ）は、横軸にＩＧＢＴ内における電流方向の位置をとり、縦軸にＴＣＡＤによりシミュレートされた電界強度及びキャリア濃度をとって、ＩＧＢＴ内の電界分布及びキャリア濃度分布を示すグラフ図であり、（ｂ）は、横軸にＩＧＢＴ内における電流方向の位置をとり、縦軸に解析的に計算された電界強度をとって、ＩＧＢＴ内の電界分布を示すグラフ図である。
【図８】横軸にオン状態の降伏電圧をとり、縦軸に最大電流密度をとって、注入効率γをパラメータとして解析的に求められた負荷短絡ＳＯＡの境界を示すグラフ図である。
【図９】横軸にオン状態の降伏電圧をとり、縦軸に最大電流密度をとって、ｎ型ベース層の不純物濃度ＮＤをパラメータとして計算された負荷短絡ＳＯＡの境界を示すグラフ図である。
【図１０】横軸に注入効率γをとり、縦軸に最大電流密度をとって、理論的及び実験的に求められた最大電流密度の注入効率依存性を示すグラフ図である。
【図１１】横軸に注入効率γをとり、縦軸に最大電流密度をとって、他の実験により求められた最大電流密度の注入効率依存性を示すグラフ図である。
【図１２】横軸に不純物濃度をとり、縦軸に移動度μをとって、移動度μの不純物濃度依存性を示すグラフ図である。
【図１３】横軸にＩＧＢＴにおける電流方向の位置をとり、縦軸に不純物濃度をとって、シミュレーションにおいて設定したＩＧＢＴのうち、一のＩＧＢＴの不純物濃度プロファイルを例示するグラフ図である。
【図１４】（ａ）及び（ｂ）は、横軸にｐ型エミッタ層の厚さｔｐｅをとり、縦軸にＩＧＢＴのドレイン電流の大きさをとって、ｐ型エミッタ層の厚さがＩＧＢＴの電流特性に及ぼす影響を例示するグラフ図である。
【図１５】横軸にｐ型エミッタ層の厚さｔｐｅをとり、縦軸にＩＧＢＴの注入効率γをとって、ｐ型エミッタ層の厚さｔｐｅがＩＧＢＴの注入効率に及ぼす影響を例示するグラフ図である。
【図１６】横軸に時間をとり、縦軸にドレイン電流及びドレイン電圧をとって、ＩＧＢＴがターンオフするときの挙動を例示するグラフ図である。
【図１７】（ａ）及び（ｂ）は、横軸にｐ型エミッタ層の不純物濃度Ｃｐｅをとり、縦軸にドレイン電流をとって、ｐ型エミッタ層の不純物濃度ＣｐｅがＩＧＢＴの電流特性に及ぼす影響を例示するグラフ図であり、（ａ）はドレイン電圧ＶＦが３．０Ｖである場合を示し、（ｂ）はドレイン電圧ＶＦが１．２Ｖである場合を示す。
【図１８】横軸にｐ型エミッタ層の不純物濃度Ｃｐｅをとり、縦軸に注入効率γをとって、ｐ型エミッタ層の不純物濃度ＣｐｅがＩＧＢＴの注入効率に及ぼす影響を例示するグラフ図である。
【図１９】横軸にｐ型エミッタ層の不純物濃度Ｃｐｅをとり、縦軸にターンオフタイムをとって、ｐ型エミッタ層の不純物濃度がＩＧＢＴの動作速度に及ぼす影響を例示するグラフ図である。
【符号の説明】
【００６５】
１  ＩＧＢＴ、２  ｐ型エミッタ層、３  ｎ型バッファ層、４  ｎ型ベース層、５  ｐ型ベース層、６  ｎ型ソース層、７  トレンチ、８  ゲート絶縁膜、９  ゲート電極、１０  積層体、１１  絶縁膜、１２  カソード電極、１３  アノード電極、２２  ｐ型基板
【図１】
2008021981.tif 000003
【図２】
2008021981.tif 000004
【図３】
2008021981.tif 000005
【図４】
2008021981.tif 000006
【図５】
2008021981.tif 000007
【図６】
2008021981.tif 000008
【図７】
2008021981.tif 000009
【図８】
2008021981.tif 000010
【図９】
2008021981.tif 000011
【図１０】
2008021981.tif 000012
【図１１】
2008021981.tif 000013
【図１２】
2008021981.tif 000014
【図１３】
2008021981.tif 000015
【図１４】
2008021981.tif 000016
【図１５】
2008021981.tif 000017
【図１６】
2008021981.tif 000018
【図１７】
2008021981.tif 000019
【図１８】
2008021981.tif 000020
【図１９】
2008021981.tif 000021