(57)【要約】【課題】受動部品を有する場合であっても小型化が可能な半導体モジュール及びその製造方法を提供する。【解決手段】本発明の半導体モジュール１は、第１のインターポーザ２と、能動面３Ａと裏面３Ｂとを有し、裏面３Ｂが第１のインターポーザ２と対向して配置された半導体チップ３と、半導体チップ３の能動面３Ａに対向して半導体チップ３と電気的に接続し、且つ第１のインターポーザと電気的に接続する第２のインターポーザ４０と、第２のインターポーザ４０の少なくとも上面４０Ａに実装された受動部品４とを備えている。【選択図】図１
2008306037.tif 000002
【特許請求の範囲】
【請求項１】
第１のインターポーザと、
能動面と裏面とを有し、前記裏面が前記第１のインターポーザと対向して配置された半導体チップと、
前記半導体チップの前記能動面に対向して該半導体チップと電気的に接続し、且つ前記第１のインターポーザと電気的に接続する第２のインターポーザと、
前記第２のインターポーザの、少なくとも前記半導体チップと反対側の第１の面に実装された第１の受動部品と、を備えたことを特徴とする半導体モジュール。
【請求項２】
前記第２のインターポーザは、前記半導体チップの前記能動面と平行な平面内における大きさが前記半導体チップよりも大きく、
前記第２のインターポーザの前記半導体チップと対向する第２の面のうち、前記半導体チップが存在する第１の領域以外の第２の領域にも、前記第１の受動部品が実装されていることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記第２のインターポーザは、前記半導体チップの前記能動面と平行な平面内における大きさが前記半導体チップよりも大きく、
前記第１のインターポーザの前記半導体チップに対向する前記第１の面のうち、前記第２のインターポーザの前記第２の領域に対向する領域に第２の受動部品が実装されていることを特徴とする請求項１または２記載の半導体モジュール。
【請求項４】
前記第２のインターポーザは、
前記第１の受動部品と電気的に接続するための第１の端子と、
前記半導体チップと電気的に接続するための第２の端子と、
前記第１のインターポーザと電気的に接続するための第３の端子と、を備えた多層配線基板からなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体モジュール。
【請求項５】
前記第２のインターポーザの前記第１の端子、前記第２の端子、及び前記第３の端子が、金めっきされていることを特徴とする請求項４記載の半導体モジュール。
【請求項６】
前記半導体チップは、前記第２のインターポーザの前記第２の端子と接続する端子を備え、
当該端子が金バンプまたはハンダパンプからなることを特徴とする請求項４または５記載の半導体モジュール。
【請求項７】
前記第１のインターポーザは、前記第２のインターポーザの前記第３の端子と電気的に接続する端子を備え、
当該端子と前記第３の端子とがワイヤーボンディングによって接続されていることを特徴とする請求項４または５記載の半導体モジュール。
【請求項８】
前記半導体チップは、前記第２のインターポーザにフリップチップ実装されていることを特徴とする請求項１乃至７のいずれか一項に記載の半導体モジュール。
【請求項９】
能動面と裏面とを有する半導体チップを用意し、
第１のインターポーザに、前記半導体チップを、前記裏面が前記第１のインターポーザと対向するようにして実装する工程と、
前記半導体チップの前記能動面側に、前記第２のインターポーザを電気的に接続するようにして実装する工程と、
前記第２のインターポーザの少なくとも前記半導体チップと反対側の第１の面に、受動部品を接続する工程と、
前記第１のインターポーザと前記第２のインターポーザとを電気的に接続する工程と、を含むことを特徴とする半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール及びその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の小型化及び高性能化等を目的として、複数の半導体チップ及び受動部品等をインターポーザ上に実装することによってモジュールを形成する、ＭＣＭ（Multi Chip Module）、ＳｉＰ（System in a Package）等と呼ばれる半導体モジュールが案出されている。下記特許文献には、半導体モジュールに関する技術の一例が開示されている。
【特許文献１】特開平５−２０６３７９号公報
【特許文献２】特開平１１−２２００８９号公報
【特許文献３】特開２００２−３５９３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
受動部品を有する半導体モジュールにおいて、インターポーザ上に半導体チップと受動部品とを並べて配置する場合、受動部品を配置するための領域を確保しなければならず、半導体モジュールの小型化、特に、インターポーザの表面と平行な面内における半導体モジュールの小型化が困難となる。
【０００４】
また、インターポーザ上に半導体チップと受動部品とを並べて配置するために、製造工程がインターポーザと半導体チップ及び受動部品のそれぞれとを接続する工程を有する場合、その工程が複雑又は煩雑になる可能性がある。
【０００５】
本発明はこのような事情に鑑みてなされたものであって、受動部品を有する場合であっても小型化が可能な半導体モジュール及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の半導体モジュールは、上記課題を解決するために、第１のインターポーザと、
能動面と裏面とを有し、裏面が第１のインターポーザと対向して配置された半導体チップと、半導体チップの能動面に対向して該半導体チップと電気的に接続し、且つ第１のインターポーザと電気的に接続する第２のインターポーザと、第２のインターポーザの、少なくとも半導体チップと反対側の第１の面に実装された第１の受動部品と、を備えたことを特徴とする。
【０００７】
本発明の半導体モジュールによれば、半導体チップをその裏面を対向させて第１のインターポーザに実装するとともに、半導体チップの能動面と対向させて第２のインターポーザを配置し、少なくともその上面（半導体チップと反対側の第１の面）に受動部品を搭載してなるので、半導体モジュールの小型化、特に第１、第２のインターポーザの表面と平行な面内における半導体モジュールの小型化を実現することができる。また、本発明によれば、半導体モジュールを製造するときの工程の複雑化等を抑制できる。
【０００８】
また、第２のインターポーザは、半導体チップの能動面と平行な平面内における大きさが半導体チップよりも大きく、第２のインターポーザの半導体チップと対向する第２の面のうち、半導体チップが存在する第１の領域以外の第２の領域にも、第１の受動部品が実装されていることが好ましい。
このような構成によれば、第２のインターポーザの半導体チップと対向する第２の面のうち、半導体チップが接続された第１の領域以外の第２の領域を有効に利用することができる。すなわち、このように第２のインターポーザの、半導体チップから庇状に張り出した領域にも第１の受動部品を備えることで、第２のインターポーザの両面を有効に利用することができる。
【０００９】
また、第２のインターポーザは、半導体チップの能動面と平行な平面内における大きさが半導体チップよりも大きく、第１のインターポーザの半導体チップに対向する第１の面のうち、第２のインターポーザの第２の領域に対向する領域に第２の受動部品が実装されていることが好ましい。
このような構成によれば、第１のインターポーザの第１の面のうち、半導体チップが接続される領域以外の領域を有効に利用することができる。
【００１０】
また、第２のインターポーザは、第１の受動部品と電気的に接続するための第１の端子と、半導体チップと電気的に接続するための第２の端子と、第１のインターポーザと電気的に接続するための第３の端子と、を備えた多層配線基板からなることが好ましい。
このような構成によれば、第２のインターポーザに各端子間の接続配線を設けることにより、モジュール全体の高集積化が可能になる。
【００１１】
また、第２のインターポーザの第１の端子、第２の端子、及び第３の端子が、金めっきされていることが好ましい。
このような構成によれば、半導体チップと第２のインターポーザとの電気的接続を良好にできるとともに、第２のインターポーザと受動部品との電気的接続を良好にすることができる。
【００１２】
また、半導体チップは、第２のインターポーザの第２の端子と接続する端子を備え、当該端子が金バンプまたはハンダパンプからなることが好ましい。
このような構成によれば、半導体チップを第１のインターポーザ上にフリップチップ実装することができ、これにより、半導体チップの能動面と第１のインターポーザとを良好に接続することができる。
【００１３】
また、第１のインターポーザは、第２のインターポーザの第３の端子と電気的に接続する端子を備え、当該端子と第３の端子とがワイヤーボンディングによって接続されていることが好ましい。
このような構成によれば、第１のインターポーザと第２のインターポーザとを、ワイヤーを介して電気的に良好に接続することができる。
【００１４】
また、半導体チップは、第２のインターポーザにフリップチップ実装されていることが好ましい。
このような方法によれば、半導体チップの能動面と第２のインターポーザとを良好に接続することができる。
【００１５】
本発明の半導体モジュールの製造方法によれば、能動面と裏面とを有する半導体チップを用意し、第１のインターポーザに、半導体チップをその裏面が第１のインターポーザと対向するようにして実装する工程と、半導体チップの能動面側に、第２のインターポーザを電気的に接続するようにして実装する工程と、第２のインターポーザの少なくとも半導体チップと反対側の第１の面に、受動部品を接続する工程と、第１のインターポーザと第２のインターポーザとを電気的に接続する工程と、を含むことを特徴とする。
本発明の半導体モジュールの製造方法によれば、半導体チップをその裏面を対向させるようにして第１のインターポーザに実装するとともに、半導体チップの能動面と対向させるようにして第２のインターポーザを配置し、少なくともその上面（半導体チップと反対側の第１の面）に受動部品を接続するようにしたので、半導体モジュールの小型化、特に第１、第２のインターポーザの表面と平行な面内における半導体モジュールの小型化を実現することができる。また、本発明によれば工程の複雑化等を抑制できる。なお、半導体チップを第１のインターポーザ及び第２のインターポーザのどちらに先に実装するかは適宜選択するものとする。
【発明を実施するための最良の形態】
【００１６】
＜半導体モジュール＞
本発明の半導体モジュールの一実施形態について説明する。図１は、本実施形態に係る半導体モジュール１を模式的に示す斜視図、図２は、断面図であって、図１のＡ−Ａ線断面矢視図に相当する。また、図３は、本実施形態に係る半導体モジュール１の一部を拡大した平面図である。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１７】
図１、図２及び図３において、半導体モジュール１は、第１のインターポーザ２と、能動面３Ａと裏面３Ｂとを有し、裏面３Ｂが第１のインターポーザ２と対向するように配置された半導体チップ３と、半導体チップ３の能動面３Ａと対向するように配置された第２のインターポーザ４０と、第２のインターポーザ４０に接続された受動部品４とを備えている。
【００１８】
第１のインターポーザ２は、半導体チップ３の裏面３Ｂに対向する上面２Ａ（第１の面）と、その上面２Ａとは反対側の下面２Ｂとを有している。
【００１９】
第２のインターポーザ４０は、半導体チップ３の能動面３Ａに対向する下面４０Ｂ（第２の面）と、その下面４０Ｂとは反対側の上面４０Ａ（第１の面）とを有している。
【００２０】
半導体チップ３は、第１のインターポーザ２の上面２Ａに実装され、半導体チップ３の裏面３Ｂと第１のインターポーザ２の上面２Ａとが、例えば樹脂や無鉛はんだ等で接着されている。また、半導体チップ３の能動面３Ａと第２のインターポーザ４０の下面４０Ｂとが電気的に接続されている。
【００２１】
第１のインターポーザ２は、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂（有機材料）、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。
【００２２】
第２のインターポーザ４０も、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂（有機材料）、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。この第２のインターポーザ４０としては、下面４０Ｂ及び上面４０Ａのそれぞれに電極（端子）を有し、さらに中間部にも配線パターンを有した多層配線基板が用いられている。
【００２３】
半導体チップ３は、シリコン基板を含み、トランジスタ、メモリ素子等を含む電子回路（集積回路）を有する。半導体チップ３の能動面３Ａには、少なくとも集積回路が形成されている。
【００２４】
受動部品４は、抵抗、コンデンサ、及びインダクタ等を含む。本実施形態においては、半導体モジュール１が複数の受動部品４（４’）を備えている。以下の説明においては、便宜上、第１のインターポーザ２に実装される受動部品４（第１の受動部品）と、第２インターポーザ４０に実装される受動部品４’（第２の受動部品）とで符号を区別しているが、これら第１のインターポーザ２及び第２のインターポーザ４０に実装される受動部品に違いがあるのではない。
【００２５】
本実施形態においては、半導体チップ３の能動面３Ａと平行な平面内における半導体チップ３の大きさは、第２のインターポーザ４０よりも小さく、半導体チップ３の能動面３Ａは、第２のインターポーザ４０の下面４０Ｂの一部の領域４０Ｃに接続されている。以下の説明において、第２のインターポーザ４０の下面４０Ｂのうち、半導体チップ３が接続される領域４０Ｃを適宜、第１領域４０Ｃ、と称する。
【００２６】
本実施形態においては、第２のインターポーザ４０の一部が、半導体チップ３の外側に庇状に張り出している。すなわち、第２のインターポーザ４０の下面４０Ｂのうち、半導体チップ３と接続された第１領域４０Ｃ以外の第２領域４０Ｄが、半導体チップ３の外側に張り出している。以下の説明においては、第２のインターポーザ４０の下面４０Ｂうち、半導体チップ３の外側に張り出した第２領域４０Ｄを適宜、オーバーハング領域４０Ｄ、と称する。
【００２７】
そして、複数の受動部品４の少なくとも一つは、第２のインターポーザ４０の下面４０Ｂのうち第１領域４０Ｃ以外の第２領域（オーバーハング領域）２２に接続されている。この第２領域４０Ｄには、図２に示すように、受動部品４と電気的に接続可能な端子８’が所定位置に形成されている。端子８’は、多層配線基板からなる第２のインターポーザ４０の下面４０Ｂあるいは内部の中間部に引き廻された配線（不図示）を介して半導体チップ３と電気的に接続されている。また、これにより、端子８’と電気的に接続された受動部品４が半導体チップ３と電気的に接続されている。
【００２８】
また、複数の受動部品４の少なくとも一つは、第２のインターポーザ４０の半導体チップ３が接続される下面４０Ｂと反対側の上面４０Ａに接続されている。すなわち、本実施形態においては、受動部品４が、第２のインターポーザ４０の下面４０Ｂの第２領域（オーバーハング領域）２２、及び上面４０Ａのそれぞれに接続されている。さらに、本実施形態においては、下面４０Ｂ及び上面４０Ａのそれぞれに、受動部品４が複数配置されている。
【００２９】
第１のインターポーザ２の上面２Ａには、端子５が形成されている。第２のインターポーザ４０の上面４０Ａには、第１のインターポーザ２に形成された端子５と電気的に接続可能な端子６（第３の端子）が形成されている。また、第２のインターポーザ４０の上面４０Ａには、端子６と受動部品４とを電気的に接続する配線７が形成されている。
【００３０】
また、第２のインターポーザ４０の上面４０Ａには、受動部品４と電気的に接続する端子８（第１の端子）が形成されている。そして、配線７は、端子６と端子８とを接続するように形成されている。端子６と端子８とが配線７を介して電気的に接続されることによって、端子８と電気的に接続された受動部品４と端子６とが配線７を介して電気的に接続される。
【００３１】
端子５、端子６、端子８、及び端子８’のそれぞれは電極パッド（ランド）である。端子５、端子６、端子８、及び端子８’のそれぞれの表面は、例えば金（Ａｕ）によってメッキされている。以下の説明においては、端子５を適宜、電極パッド５、と称し、端子６を適宜、電極パッド６、と称し、端子８を適宜、電極パッド８、と称し、端子８’を、電極パッド８’と称する。
【００３２】
電極パッド８は、複数の受動部品４のそれぞれに対応するように、第２のインターポーザ４０の上面４０Ａにおいて複数形成されている。また、本実施形態においては、電極パッド８は、１つの受動部品４に対して少なくとも２つ形成されている。図１において、受動部品４は、第２のインターポーザ４０の上面４０Ａに６つ配置されており、電極パッド８は、１つの受動部品４に対して２つずつ形成され、全部で１２箇所に形成されている。
なお、電極パッド８’においても、下面４０Ｂ側に接続される受動部品４に対応するように形成されている。
【００３３】
電極パッド６は、複数の電極パッド８のそれぞれに対応するように、第２のインターポーザ４０の上面４０Ａにおいて複数形成されている。本実施形態においては、電極パッド６は、全部で１２箇所に形成されており、上面４０Ａの対向する二辺に沿って並ぶように形成されている。
【００３４】
配線７は、所定の電極パッド６及び電極パッド８に対応して第２のインターポーザ４０の上面４０Ａにおいて形成されている。配線７は、所定の電極パッド６と所定の電極パッド８とを接続するように形成されている。また、配線７は、所定の受動部品４同士を接続すべく、所定の電極パッド８間を繋ぐように形成されている。
【００３５】
本実施形態においては、図１，２において、半導体チップ３は、第１のインターポーザ２の上面２Ａに対して裏面３Ｂ側を対向させた状態でダイボンディング実装されている。半導体チップ３の裏面３Ｂと第１のインターポーザ２の上面２Ａとは、ダイボンディングするための接着剤３５によって接続されている。ダイボンディングするための接着剤（ダイボンディングペースト）３５としては、例えば樹脂や無鉛はんだ等を用いることができる。
【００３６】
また、第２のインターポーザ４０には、半導体チップ３がフリップチップ実装されている。半導体チップ３の能動面３Ａには、金及び無鉛はんだの少なくとも一方を含むバンプ３０が形成されている。また、第２のインターポーザ４０の下面４０Ｂには、半導体チップ３のバンプ３０と電気的に接続可能な接続端子１０（第２の端子）が形成されている。そして、半導体チップ３が第２のインターポーザ４０に対してフリップチップ実装されることによって、第２のインターポーザ４０の下面４０Ｂと半導体チップ３の能動面３Ａとが電気的に接続される。本実施形態では、フリップチップ実装において、バンプ３０と接続端子１０とを位置合わせし、荷重を加えつつ所定の方向に振動させ、その摩擦熱によってバンプ３０と接続端子１０とを機械的，電気的に接続する方法（超音波接合）が用いられる。
【００３７】
第２のインターポーザ４０を半導体チップ３上に実装する際の接合材としては、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）、非導電性フィルム（ＮＣＦ：Non Conductive Film）、及び非導電性ペースト（ＮＣＰ：Non Conductive Paste）の少なくとも一つを用いることができる。また、実装する際、加熱しつつ加圧するようにしてもよいし、超音波を作用させながら実装してもよい。なお、接合材を用いない場合には、半導体チップ３上に第２のインターポーザ４０を実装した後、半導体チップ３と第２のインターポーザ４０との間にアンダーフィル材を充填してもよい。
【００３８】
また、本実施形態では、第２のインターポーザ４０が多層配線基板であることから、上記電極パッド６，８と半導体チップ３とを電気的に接続するための配線（不図示）が、第２のインターポーザ４０の上面４０Ａや下面４０Ｂ、あるいは中間部に引き廻されている。
【００３９】
そして、第１のインターポーザ２の上面２Ａに形成された電極パッド５と、第２のインターポーザ４０の上面４０Ａに形成された電極パッド６とは、ワイヤーボンディングによって接続されている。ワイヤーボンディングするためのワイヤー９は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）によって形成可能である。
【００４０】
また、半導体チップ３は、第１のインターポーザ２の上面２Ａの一部の領域２Ｃに実装されている。以下の説明において、第１のインターポーザ２の上面２Ａのうち、半導体チップ３が実装される領域２Ｃを適宜、第３領域２Ｃ、と称する。
【００４１】
本実施形態においては、第１のインターポーザ２の上面２Ａのうち半導体チップ３が実装された第３領域２Ｃ以外の第４領域２Ｄにも、受動部品４’が実装されている。受動部品４’は、第２のインターポーザ２の上面２Ａに形成された第６電極パッド（第６の端子）１２と電気的に接続される。本実施形態においては、受動部品４’及びその受動部品４’と接続される電極パッド１２の少なくとも一部は、第３領域２Ｃに実装された半導体チップ３を囲むように複数設けられている。
【００４２】
ここで、受動部品４’が接続される第１のインターポーザ２の上面２Ａの第４領域２Ｄは、第２のインターポーザ４０の下面４０Ｂのうち第１領域４０Ｃ以外の第２領域（オーバーハング領域）２２と対向する領域２Ｅを含む。すなわち、第１のインターポーザ２の上面２Ａに接続される受動部品４’の一つは、上面２Ａにおいて、第２のインターポーザ２のオーバーハング領域４０Ｄと対向する領域２Ｅ（オーバーハング領域４０Ｄの下側の領域）に配置される（図１、図２の符号４’Ａ参照）。
【００４３】
また、上述のように、受動部品４の一つは、第２のインターポーザ４０のオーバーハング領域４０Ｄにも接続されている。すなわち、本実施形態においては、複数の受動部品４の少なくとも一部は、第１のインターポーザ２の上面２Ａの第４領域２Ｄ（オーバーハング領域４０Ｄと対向する領域２Ｅ）と、第２のインターポーザ４０の下面４０Ｂの第２領域４０Ｄとの間の空間に配置される。
【００４４】
また、第１のインターポーザ２のうち、半導体チップ３が実装される上面２Ａとは反対側の下面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能な端子１３が形成されている。本実施形態においては、端子１３は、はんだボールによって形成されている。
【００４５】
また、第１のインターポーザ２の上面２Ａ側に実装された半導体チップ３、受動部品４、４’、ワイヤー９等は、樹脂１４（図２）によって覆われている。樹脂１４は型（モールド）を形成する。
【００４６】
［半導体モジュールの製造方法］
次に、半導体モジュール１を製造する手順の一例について説明する。なお、本実施形態においては、既存の半導体チップ３を用いて半導体モジュール１を構成してもよいし、以下に説明するように半導体チップ３を始めから形成することとしてもよい。
半導体モジュール１の半導体チップ３を形成する際には、図５に示すように、同一のシリコン基板（ウエハ）１００上に半導体チップ３を複数一括して形成し、その後ダイシング（切断）して個片化することによって、半導体チップ３が得られることになるが、以下の図４を用いた説明においては、簡略化のため、１つの半導体チップ３を形成する場合について説明する。
【００４７】
シリコン基板に、後に半導体チップ３の一部となる集積回路を含む第１面（能動面３Ａ）と第２面（裏面３Ｂ）とを形成する。シリコン基板に能動面３Ａと裏面３Ｂとを有する半導体チップ３を形成した後、図４（ａ）に示すように、その半導体チップ３を第１のインターポーザ２にダイボンディングする。このとき、半導体チップ３を、その裏面３Ｂが第１のインターポーザ２の上面２Ａに対向するようにして第１のインターポーザ２に接続する。
【００４８】
上述のように、ダイボンディングするためのダイボンディングペースト３５としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、ダイボンディングペースト３５は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、半導体チップ３の裏面３Ｂ及び第１のインターポーザ２の上面２Ａの第３の領域２Ｃの少なくとも一方に供給可能である。
【００４９】
また、図４（ａ）に示すように、第１のインターポーザ２の上面２Ａの第４領域２Ｄに受動部品４’を接続するとともに、第４領域２Ｄの一部の領域である上記領域２Ｅに受動部品４’Ａを接続する。本実施形態においては、受動部品４’（４’Ａ）と第１のインターポーザ２の上面２Ａの電極パッド１２とを、導電性材料を含む接着剤を介して電気的に接続（ボンディング）する。
【００５０】
受動部品４’（４’Ａ）と電極パッド１２とを電気的に接続するための接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４’（４’Ａ）及び第１のインターポーザ２の電極パッド１２の少なくとも一方に供給可能である。
【００５１】
また、別の工程において、第２のインターポーザ４０の下面４０Ｂの周縁の第２領域４０Ｄ、及び上面４０Ａの所定位置に、受動部品４を接続する。受動部品４と第２のインターポーザ２の上面４０Ａの電極パッド８とは、導電性材料を含む接着剤を介して電気的に接続（ボンディング）する。受動部品４と電極パッド８とを電気的に接続するための接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。
【００５２】
なお、接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４及び第２のインターポーザ２の電極パッド８の少なくとも一方に供給可能である。同様に、第２のインターポーザ４０の下面４０Ｂ（第２領域４０Ｄ）にも、受動部品４と電気的に接続可能な電極パッド８’を形成し、受動部品４と、第２のインターポーザ４０の下面４０Ｂの電極パッド８’とを、導電性材料を含む接着剤を介して電気的に接続する。
【００５３】
そして、図４（ｂ）に示すように、第１のインターポーザ２に実装された半導体チップ３の能動面３Ａに、受動部品４が接続された第２のインターポーザ４０の下面４０Ｂを接続する。本実施形態においては、半導体チップ３を第２のインターポーザ４０にフリップチップ実装する。半導体チップ３を、その能動面３Ａを第２のインターポーザ４０の下面４０Ｂとを対向させて第２のインターポーザ４０に実装する。このとき、半導体チップ３のバンプ３０と第２のインターポーザ４０の接続端子１０とを接触させるように実装することによって、半導体チップ３と第２のインターポーザ４０とが電気的に接続されることになる。
【００５４】
このフリップチップ実装には、金属圧着式、ろう材や異方性導電材を用いた加圧加熱式、超音波振動式（超音波加熱方式）などを用いることができる。本実施形態では、上述したように超音波接合（Ａｕ−Ａｕ接合）することにより、狭ピッチに対応した電気接続を可能としている。これは、半導体チップ３のバンプ３０と第２のインターポーザ４０の接続端子１０との接合に留まらず、能動面３Ａと下面４０Ｂとの接着性を向上させる手段としても有効である。
【００５５】
次に、図４（ｃ）に示すように、第１のインターポーザ２の電極パッド５と第２のインターポーザ４０の電極パッド６とをワイヤーボンディングによって電気的に接続する。上述のように、ワイヤーボンディングするためのワイヤー９は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）によって形成可能である。
【００５６】
そして、図４（ｄ）に示すように、第１のインターポーザ２の上面２Ａ側に実装された半導体チップ３、受動部品４、４’、ワイヤー９等を覆うように、モールドを形成するための樹脂１４が供給される。
【００５７】
また、第１のインターポーザ２のうち、半導体チップ３が実装される上面２Ａとは反対側の下面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能なはんだボール等の端子１３が形成される。
【００５８】
以上説明したように、本実施形態によれば、第１のインターポーザ２に裏面３Ｂを対向させて半導体チップ３を実装するとともに、半導体チップ３の能動面３Ａと対向するように受動部品４が接続された第２のインターポーザ４０を配置するようにしたので、半導体モジュール１の小型化、特に第１のインターポーザ２の表面（上面２Ａ、下面２Ｂ）、及び第２のインターポーザ４０の表面（上面４０Ａ、下面４０Ｂ）と平行な面内における半導体モジュール１の小型化を実現することができる。
【００５９】
すなわち、受動部品４を有する半導体モジュール１において、全ての受動部品４を例えば第１のインターポーザ２の上面２Ａに設け、第１のインターポーザ２上に半導体チップ３と受動部品４とを並べるように配置する場合、受動部品４を配置するための領域を確保しなければならず、半導体モジュール１の小型化、特に、第１のインターポーザ２の上面２Ａと平行な面内における半導体モジュール１の小型化が困難となる。
【００６０】
本実施形態においては、図２に示すように、半導体モジュール１に実装される受動部品の少なくとも一部を、半導体チップ３を介して第２のインターポーザ４０に実装するようにしたので、半導体モジュール１の小型化を実現することができる。
【００６１】
また、本実施形態においては、半導体モジュール１を製造する際、第１のインターポーザ２に半導体チップ３を実装する第１の工程と、第２のインターポーザ４０に受動部品４を接続する第２の工程とを別々に実行し、それら第１、第２の工程の後、第１のインターポーザ２に実装された半導体チップ３の能動面３Ａに、受動部品４が接続された第２のインターポーザ４０を接続するようにしたので、半導体モジュール１を製造する際の工程の複雑化等を抑制できる。
【００６２】
また、本実施形態においては、第２のインターポーザ４０の大きさを、半導体チップ３よりも大きくし、第２のインターポーザ４０の下面４０Ｂにオーバーハング領域４０Ｄが形成されるようにしたので、そのオーバーハング領域４０Ｄにも受動部品４を接続することができる。所定数の受動部品４を第２のインターポーザ４０に接続しようとする場合、上面４０Ａのみに複数の受動部品４を接続しようとすると第２のインターポーザ４０の大きさを大きくしなければならなくなる可能性がある。本実施形態においては、第２のインターポーザ４０にオーバーハング領域４０Ｄを設けて下面４０Ｂにも受動部品４を接続するようにしたので、第２のインターポーザ４０の下面４０Ｂのうち、半導体チップ３が接続される第１領域４０Ｃ以外のオーバーハング領域４０Ｄを有効に利用して、第２のインターポーザ４０の大型化を抑制しつつ、所定数の受動部品４をその第２のインターポーザ４０に接続することができる。
【００６３】
また、本実施形態においては、半導体チップ３は、第１のインターポーザ２の上面２Ａの第３領域２Ｃに実装され、半導体モジュール１に実装される受動部品の一部は、第１のインターポーザ２の上面２Ａのうち、半導体チップ３が実装される第３領域２Ｃ以外の第４領域２Ｄに接続される。また、第４領域２Ｄのうち、半導体チップ３から庇状に張り出した第２のインターポーザ４０のオーバーハング領域４０Ｄに対向する領域２Ｅにも受動部品を接続するようにしたので、第１のインターポーザ２の上面２Ａの第４領域２Ｄを有効に利用することができる。
【００６４】
また、本実施形態においては、その第１のインターポーザ２に接続される受動部品４’（４’Ａ）を、第２のインターポーザ２のオーバーハング領域４０Ｄと対向する領域に配置するようにしたので、半導体モジュール１の小型化を実現することができる。
【００６５】
また、本実施形態においては、受動部品４が実装される第２のインターポーザ４０の上面４０Ａには、第１のインターポーザ２の電極パッド５と電気的に接続可能な電極パッド６が形成されるとともに、受動部品４と電極パッド６とを電気的に接続するための電極パッド８及び配線７が形成され、電極パッド５と電極パッド６とはワイヤーボンディングで接続されるので、第２のインターポーザ４０に接続された受動部品４と第１のインターポーザ２とを電気的に接続することができる。
【００６６】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６７】
なお、上述の実施形態においては、第２のインターポーザ４０の下面４０Ｂに、受動部品４を接続可能なオーバーハング領域４０Ｄを設けているが、所定数の受動部品４の全てを第２のインターポーザ４０の上面４０Ａに接続可能であるならば、オーバーハング領域４０Ｄは無くてもよい。すなわち、能動面３Ａと平行な面内における第２のインターポーザ４０の大きさが、半導体チップ３の大きさとほぼ同じあるいは小さくてもよい。こうすることにより、より一層、半導体モジュール１を小型化することができる。
【００６８】
また、上述の実施形態においては、第１のインターポーザ２の上面２Ａの第４領域２Ｄにも受動部品４’が接続されているが、受動部品４’を設けないようにしてもよい。こうすることにより、第４領域２Ｄを小さくすることができる。すなわち、半導体チップ３の裏面３Ｂと平行な面内における第１のインターポーザ２の大きさを小さくすることができて、より一層、半導体モジュール１を小型化することができる。
【００６９】
また、上述の実施形態においては、受動部品４が接続された第２のインターポーザ４０を半導体チップ３に実装したが、第１のインターポーザ２に実装された半導体チップ３の能動面３Ａに、第２のインターポーザ４０を接続した後、その第２のインターポーザ４０に受動部品４を接続するようにしてもよい。
【００７０】
また、上述の実施形態においては、第１のインターポーザ２に半導体チップ３を先に設け、その後半導体チップ３上に第２のインターポーザ３を実装したが、半導体チップ３を第２のインターポーザ４０に対して先に実装し、その後、第２のインターポーザ４０を備えた半導体チップ３を第１のインターポーザ２に実装するようにしてもよい。これにより、第２のインターポーザ２に対する半導体チップ３の位置決めが容易となり、フリップチップ実装精度が向上する。
【図面の簡単な説明】
【００７１】
【図１】本実施形態に係る半導体モジュールを模式的に示す斜視図である。
【図２】本実施形態に係る半導体モジュールの側断面図であって、図１のＡ−Ａ線断面矢視図に相当する図である。
【図３】本実施形態に係る半導体モジュールの一部を拡大した平面図である。
【図４】本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図５】本実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【符号の説明】
【００７２】
１…半導体モジュール、２…第１のインターポーザ、２Ａ…上面（第１の面）、３…半導体チップ、３Ａ…能動面、３Ｂ…裏面、４，４’，４’Ａ…受動部品、５，６，８，８’，１２…電極パッド（端子）、７…配線、９…ワイヤー、１０…接続端子、４０Ｃ，４０Ｄ，２Ｃ，２Ｄ，２Ｅ…領域、４０…第２のインターポーザ、４０Ａ…上面（第１の面）、４０Ｂ…下面（第２の面）
【図１】
2008306037.tif 000003
【図２】
2008306037.tif 000004
【図３】
2008306037.tif 000005
【図４】
2008306037.tif 000006
【図５】
2008306037.tif 000007