(57)【要約】【課題】  SOI MOSFETのAC動作時の実効的な寄生容量を精度良く測定可能な評価方法とMOSFET作製後のSOI基板の品質評価方法およびそれらの評価装置を提供する．【解決手段】SOI MOSFETのゲートバイアスに交流信号を重乗し，ドレイン電流の応答から，ロックインアンプを用いて実効寄生容量を測定する．SOI MOSFETのバックゲートバイアスや試料温度が異なる条件で実効寄生容量を測定して比較するとSOI層と埋め込み酸化膜（BOX層）との界面の品質を評価できる． 【選択図】  図１
2008177333.tif 000002
【特許請求の範囲】
【請求項１】
SOI MOSFETのゲートバイアスに交流信号を重畳し，ドレイン電流の交流応答信号の振幅と位相からデバイスの任意のバイアス状態で動作時の実効的な寄生容量を求めることを特徴とする評価装置
【請求項２】
前期の寄生容量を用いてSOIMOSFETの動的なI-V特性を推定する評価装置
【請求項３】
前期の寄生容量を求めることを特徴とするデバイス作製後のSOI基板の評価装置
【請求項４】
前期の寄生容量を異なるバックゲート電圧で求めてボディと埋込み酸化膜界面準位の情報を得ることを特徴とする評価装置
【請求項５】
前期の寄生容量を異なる試料温度で求めてボディと埋込み酸化膜界面準位のエネルギー準位に関する情報を得ることを特徴とする評価装置
【請求項６】
SOI MOSFETのゲートバイアスに交流信号を重畳し，ドレイン電流の交流応答信号の振幅と位相からデバイスの任意のバイアス状態で動作時の実効的な寄生容量を求めることを特徴とする評価方法
【請求項７】
前期の寄生容量を用いてSOIMOSFETの動的なI-V特性を推定する評価方法
【請求項８】
前期の寄生容量を求めることを特徴とするデバイス作製後のSOI基板の評価方法
【請求項９】
前期の寄生容量を異なるバックゲート電圧で求めてボディと埋込み酸化膜界面準位の情報を得ることを特徴とする評価方法
【請求項１０】
前期の寄生容量を異なる試料温度で求めてボディと埋込み酸化膜界面準位のエネルギー準位に関する情報を得ることを特徴とする評価方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はSOI （Silicon On Insulator）MOSFET（Metal Oxide Semiconductor Field Effect Transistor）とSOI基板の評価および評価装置に関する．
【背景技術】
【０００２】
SOI MOSFETではヒストリ効果のため動作履歴によってオン電流が変化することが知られている．このためSOI MOSFETの直流での電流−電圧特性（I-V特性）以外にも動的な特性を知る必要がある．
【０００３】
従来，動的なI-V特性を測定する方法として，図６に示すようなドレインコンダクタンス法と呼ばれる方式がある．この方式ではゲートに直流バイアス61を加えた状態でソースとドレインにインピーダンスアナライザを接続して交流信号64をドレイン電圧62に重畳しながらソース・ドレイン間の微分コンダクタンスｇＤを測定し，このｇＤをドレイン電圧で積分すると交流信号の周波数でのＩ−Ｖ特性が得られる．（例えば非特許文献１参照）
【０００４】
また，図７のようにゲートに交流成分を重畳し，ソース電流をインピーダンスアナライザ71で測定して交流成分の振幅の周波数依存性および回路シミュレーションにより動的なＩ−Ｖ特性を算出する方法（特開２００４−２０５３０１）などがある． 
【０００５】
一方，デバイスを作製する前のＳＯＩ基板の評価方法としては，ＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法と呼ばれる方法を用いて，過渡容量測定を異なる温度で行い，埋め込み酸化膜とＳＯＩ層（ボディ）との界面準位を評価する方法がある．（特開２００３−２８２６５９）
【非特許文献１】ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｉｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｖｏｌ．２７，  Ｎｏ．８，ｐ１１８６，１９９２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＳＯＩＭＯＳＦＥＴのヒストリ効果の原因は電気的に浮遊状態にあるボディの荷電状態が変化することによるものである．例えば，ゲートバイアスの変化によるチャネル領域下の空乏層幅の広がりが起こすボディの実効的な体積変化に伴う荷電状態の変化，チャネルでのインパクトイオン化によるボディへの電荷注入，ゲートの薄膜化に伴うキャリアの直接トンネル電流に起因するゲート電流によるボディへの電荷注入，それらの過渡的な荷電状態から熱平衡状態へのキャリアの発生または再結合がある．
【０００７】
非特許文献１のドレインコンダクタンス法では，バイアス状態が固定されているため所望するバイアス状態の動的なＩ−Ｖ特性が得られないこと，更に，当時のデバイススケールにおいてはゲート絶縁膜が現在と比較して厚く，ゲートリーク電流の影響が考慮されていない問題点がある．
【０００８】
従来の方法は動的なＩ−Ｖ特性を求めることを目的にしていたが，Ｉ−Ｖ特性の動的な変化の原因は前述の原因に伴うボディ電位の変化によるため，これを実効的な浮遊容量（以下，実効寄生容量と呼ぶ）と捉えて，実効浮遊容量を直接得ることができれば，所望のバイアス状態における静的なＩ−Ｖ特性に実効浮遊容量を付加して回路解析を行えば動的なＩ−Ｖ特性を得ることができる．静的なＩ−Ｖ特性は，電圧印加後に十分な時間をおいてボディ内のキャリアが熱平衡状態に達するのを待ちながら測定を行えば得られる．
【０００９】
一方，デバイスを作製する前のＳＯＩ基板の評価には様々な方法が提案されているが，デバイス作製後でもそのまま適用できるものはない．デバイス作製前のＳＯＩ基板の品質が評価されていても，デバイス作製後でもその品質が維持できているかは不明である．
【課題を解決するための手段】
【００１０】
本発明の実効寄生容量測定装置は，SOI MOSFETのゲートバイアスに交流信号を重畳してドレイン電流の交流応答信号を観測し，ゲートとドレインの交流信号の振幅と位相から関係から直接，実効寄生容量を測定するものである．更に本発明による評価装置は，任意のバイアス状態で任意の周波数における実効寄生容量を測定できる．
【００１１】
電圧印加後十分に時間をおいて測定した静的なI-V特性の測定から得られたMOSFETの諸パラメータに，実効寄生容量を付加することによって動的なI-V特性が推定できるので，一般の静的なI-V測定装置と本発明の実効寄生容量測定装置を組み合わせて，動的なI-V特性測定装置とすることができる． 
【００１２】
埋め込み酸化膜とボディとの界面の品質が悪い場合や，フロントゲートの絶縁が悪い場合，ボディの電荷の放電あるいは界面準位を介した発生・再結合が起こり，この実効寄生容量が減少する．このことから，実効寄生容量の測定によりデバイス作製後のＳＯＩ基板の品質の評価を行うことができる．
【００１３】
特にバックゲート電圧を正または負にしてボディの裏面に空乏層または反転層の異なる状態を作ることができるので，界面を介したキャリアの発生・再結合の影響を抽出することができる．このときの実効寄生容量を比較すれば，ＳＯＩ基板の界面の情報を得られる．
【００１４】
更に，異なる試料温度で実効寄生容量を測定し，容量の温度依存性を調べれば，界面準位のエネルギー準位に関わる情報を得られる．
【発明の効果】
【００１５】
本発明の実効寄生容量測定装置および実効寄生容量測定法によりSOI  MOSFETに所望の直流電圧を印加した状態でボディの実効寄生容量を測定できれば， SOIMOSFETのヒストリ効果による動的I-V特性を推定できるとともに，実行寄生容量のバイアスや温度依存性の解析により，SOI基板の品質評価に利用できる．
【発明を実施するための最良の形態】
【００１６】
測定回路１の構成を図１に示す．SOI MOSFET 6に対して，信号発生器５によりゲート電圧（ＶＦＧ）に交流信号を重畳して与える．ゲートの交流信号と同位相の交流信号をロックインアンプ３の参照信号とする．ドレインにドレイン電圧（ＶＤ）２を加えてドレイン電流を流す．基板にはバックゲート電圧（ＶＢＧ）８を加える．
【００１７】
この時ドレイン電流はゲートの交流信号により変調を受けるので交流成分が生じる．交流成分を位相情報を失わないようにロックインアンプの入力に接続する．ここでは電流／電圧変換回路４を通してドレイン電流の交流信号を得ている．
【００１８】
ロックインアンプは参照信号と同じ周波数の信号成分のみを入力信号から抽出して測定するものである．このとき参照信号と入力信号との位相情報により，インピーダンスまたは，抵抗成分とリアクタンス成分を別々に測定できる．リアクタンス成分の測定により直接，実効寄生容量に関係した出力Vcoutを得る．VcoutとＶＦＧ関係をデータ記録装置７により記録する．Vｃoutの大きさはドレイン電流の大きさに比例し，ドレイン電流はｇｍに比例する．そのため実効寄生容量はVｃoutを測定したＶＦＧにおけるｇｍで割って正規化して得られる．
【００１９】
ロックインアンプは高感度な測定が可能なので，ゲートに重畳する交流信号の振幅を極力小さくすることができる．現在のＳＯＩ  ＭＯＳＦＥＴでは動作時のゲート電圧が低く，耐圧も低いため，ゲートの交流信号の振幅は制限を受ける．交流信号の周波数はロックインアンプの動作範囲で制限を受けるが，安価な市販のロックインアンプでも１０Hz程度から数１０ｋHzまでの周波数範囲で測定を行うことが可能である．
【００２０】
測定原理にゲートおよびドレイン電圧に制約条件はない．所望の直流電圧をゲートおよびドレインに加え，その時のＳＯＩ  ＭＯＳＦＥＴの実効寄生容量が測定できる．
【００２１】
SOI層への電気的な接続は行われていないSOI MOSFETを試料に用いた場合の実施例を図２に示す．Vcoutはゲート電圧の増加につれて増加し，最大値を取った後に減少し消失しているが，これは近年のMOSFETのゲートの薄膜化によりゲートにトンネル電流が流れ，ゲート電圧と同位相でボディの充放電が起こる場合である．
【００２２】
得られたVcoutをMOSFETの伝達コンダクタンス（ｇｍ）で正規化すれば，図３に示すように容量値に換算できる．この容量値をMOSFETの等価回路に付加すれば，SOIMOSFETの動的なI-V特性をシミュレーションできる． 
【００２３】
バックゲート電圧を変化させると，例えばＰＤ（Ｐａｒｔｉａｌｌｙ  Ｄｅｐｌｅｔｅｄ）−ＳＯＩ  ｎチャネルＭＯＳＦＥＴの場合は図４に示すようにエネルギー帯が変化する．ボディの裏面が空乏化している時は界面準位を介したキャリアの発生・再結合が起こらず，またボディの裏面に蓄積層が形成されたときは界面準位を介したキャリアの発生・再結合が起こりやすい．このことから，異なるバックゲート電圧での実効寄生容量を比較すると，ＳＯＩ基板のボディと埋込み酸化膜との界面の品質が評価できる．
【００２４】
FD-SOI  MOSFETを試料に用いた場合も，実効寄生容量測定が可能である．FD-SOI  ｎチャネルMOSFETの測定例を図５に示す．PD-SOI MOSFETと同様にピークが得られ，FD-SOI  MOSFETの特性はバックゲート電圧に強く依存することが知られているため，Vcoutのピーク位置の変化とピーク高さの変化がともに見られる．バックゲート電圧が負の場合にピークが高くなる理由は，ボディ裏面に蓄積層が形成されるためである．
【００２５】
試料温度が異なる場合，界面準位を介したキャリアの発生・再結合割合が変化する．非特許文献２によれば，キャリアが非平衡状態でI-V特性を測定して得られたヒステリシスを異なるバイアス条件と温度によって測定した結果からキャリアの発生・再結合に関わる界面準位のエネルギー値を推定できるとしている．
【００２６】
本発明の実効寄生容量の測定方法とは原理的に異なるが対象としている物理現象は同一であるので，実効寄生容量を異なるバイアス条件と試料温度で測定することにより，キャリアの発生・再結合に関わる界面準位のエネルギー値を推定できる． 
【非特許文献２】Ｐｈｙｓｉｃａ  Ｂ：Ｃｏｎｄｅｎｓｅｄ  Ｍａｔｔｅｒ，Ｖｏｌ．３７６−３７７，ｐ４１２，２００６
【図面の簡単な説明】
【００２７】
【図１】測定回路の構成である．
【図２】SOIMOSFETの測定出力Vcoutとゲート電圧の関係の例である．
【図３】Vcoutから得られる実効寄生容量とゲート電圧の関係の例である．
【図４】バックゲート電圧を変えた場合のSOIMOSFETのエネルギー帯図である．
【図５】FD-SOIMOSFETの実効寄生容量とゲート電圧の関係においてバックゲート電圧を変化した測定例である．
【図６】従来のドレインコンダクタンス法の測定方式を示す図である．
【図７】関連する従来の発明における測定方式を示す図である．
【符号の説明】
【００２８】
１  測定回路
2  ドレイン電源
3 ロックインアンプ
4 電流/電圧変換回路
5 信号発生器
6 SOI MOSFET
7 データ記録装置
8 バックゲート電源
61 ゲート電源
62 ドレイン電源
63 MOSFET
64 AC電源
65 AC電流計
71 インピーダンスアナライザ
【図１】
2008177333.tif 000003
【図２】
2008177333.tif 000004
【図３】
2008177333.tif 000005
【図４】
2008177333.tif 000006
【図５】
2008177333.tif 000007
【図６】
2008177333.tif 000008
【図７】
2008177333.tif 000009