(57)【要約】【課題】容量帰還型増幅回路を備える水平転送回路においてリセットノイズを抑制する。【解決手段】初期化スイッチ３２６をオンさせたときのノイズ電圧Ｖnrst０が水平信号線１８の寄生容量１８Ｃに保持され、リセット解除時に増幅されてノイズ電圧Ｖnrst１として出力される。ノイズ電圧Ｖnrst１を画素信号転送前にサンプルホールド回路３４０ｂで取得する。画素信号転送時には、蓄積容量２６６に保持されている画素信号電圧V1を増幅した信号電圧V2とノイズ電圧Ｖnrst１の信号電圧V4の合成成分の信号電圧V3をサンプルホールド回路３４０ａで取得する。信号加算部３６０は、サンプルホールド回路３４０ａが取得した合成成分の信号電圧V3と予めサンプルホールド回路３４０ｂで取得しておいたノイズ電圧Ｖnrst１の信号電圧V4との差分を求めることで、画素信号電圧V1を増幅した信号電圧V2のみを抽出する。【選択図】図２
2008177760.tif 000002
【特許請求の範囲】
【請求項１】
単位画素が行列状に配列された画素アレイ部と、
前記画素アレイ部の各単位画素から列方向に読み出された画素信号を保持する容量素子を具備する複数の画素信号保持部と、
前記画素信号保持部を順次選択する選択部と、
前記選択部により選択された前記画素信号保持部から出力される画素信号を伝送する信号線と、
増幅素子、前記増幅素子の入出力間に接続された帰還容量、および前記帰還容量の両端電圧を初期化する初期化スイッチを具備し、前記画素信号保持部の前記容量素子を入力容量として動作する容量帰還型の増幅回路と、
前記初期化スイッチがオフ時でかつ前記選択部が前記画素信号保持部を選択していないときに前記初期化スイッチのオン時に生じ前記信号線に付帯する容量に保持されたノイズ成分を前記増幅回路で増幅して出力される基準情報と、前記初期化スイッチがオフ時でかつ前記選択部が前記画素信号保持部を選択しているときに前記入力容量に保持されている画素信号を前記増幅回路で増幅して出力される信号転送状態の画素情報とに基づき、前記初期化により前記増幅回路の出力信号に生じるノイズを抑制するノイズ抑制部と
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記ノイズ抑制部は、前記基準情報を取得して保持する基準情報取得部と、前記信号転送状態の画素情報を取得して保持する信号転送情報取得部と、前記基準情報取得部で取得された基準情報と前記信号転送情報取得部で取得された画素情報との差分結果を取得する差分情報取得部とを有する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記基準情報取得部と前記信号転送情報取得部とは、前記差分情報取得部における処理に供される基準情報と画素情報の各出力タイミングを揃えることが可能に構成されている
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
単位画素が行列状に配列された画素アレイ部と、
前記画素アレイ部の各単位画素から列方向に読み出された画素信号を保持する容量素子を具備する複数の画素信号保持部と、
前記画素信号保持部を順次選択する選択部と、
前記選択部により選択された前記画素信号保持部から出力される画素信号を伝送する信号線と、
増幅素子、前記増幅素子の入出力間に接続された帰還容量、および前記帰還容量の両端電圧を初期化する初期化スイッチを具備し、前記画素信号保持部の前記容量素子を入力容量として動作する容量帰還型の増幅回路と、
前記初期化スイッチがオフ時でかつ前記選択部が前記画素信号保持部を選択していないときに前記初期化スイッチのオン時に生じ前記信号線に付帯する容量に保持されたノイズ成分を前記増幅回路で増幅して出力される基準情報と、前記初期化スイッチがオフ時でかつ前記選択部が前記画素信号保持部を選択しているときに前記入力容量に保持されている画素信号を前記増幅回路で増幅して出力される信号転送状態の画素情報とに基づき、前記初期化により前記増幅回路の出力信号に生じるノイズを抑制するノイズ抑制部と
前記増幅回路および前記ノイズ抑制部を制御するための制御情報を生成する主制御部と
を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量分布検知の半導体装置の一例である固体撮像装置および撮像装置に関する。詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を示す電気信号を外部に出力する仕組みに関する。
【背景技術】
【０００２】
たとえば光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）を行列状（マトリクス状）に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。
【０００３】
一例として映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor； 相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。
【０００４】
近年では、固体撮像装置の一例として、ＣＣＤイメージセンサが持つ種々の問題を克服し得るＭＯＳやＣＭＯＳ型のイメージセンサが注目を集めており、たとえば、携帯（モバイル）機器向けの低消費電力対応の固体撮像装置や電子スチルカメラあるいはデジタルビデオカメラ機器などの撮像装置に搭載されている。
【０００５】
また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。
【０００６】
一方、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に静電誘導トランジスタやＭＯＳトランジスタなどの増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。
【０００７】
このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
【０００８】
たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子）を前記能動素子で増幅し、画像情報として読み出す。
【０００９】
この種のＸ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて画素部が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から所定順に読み出される。ここで、ＭＯＳ（ＣＭＯＳを含む）型においては、アドレス制御の一例として、１行分を同時にアクセスして行単位で画素信号を画素部から読み出し、その後に、その１行分の画素信号を順次出力側に読み出す方式が多く用いられている。
【００１０】
たとえば、ＣＭＯＳイメージセンサは、マトリクス状に配置された画素ごとにフローティングディフュージョンアンプなどによる増幅回路を持ち合わせており、画素信号の読出しに当たっては、アドレス制御の一例として、画素アレイ部の中のある１行分の全画素を選択し、その１行分を同時にアクセスして行単位で、つまり１行分の全画素について同時並列的に、画素信号を画素アレイ部から読み出す、いわゆる列並列出力型あるいはカラム型と称される方式が多く用いられている（たとえば特許文献１参照）。
【００１１】
【特許文献１】特開２００４−３５６７９１号公報
【００１２】
また、一般的な固体撮像装置では、各列の単位画素で取得される画素信号を列方向に読み出し（一般的に垂直転送と称する）、その後、各列の画素信号を所定の順に選択して水平信号線に集め順次後段回路に転送する（一般的に水平転送と称する）。
【００１３】
水平転送回路の構成としては、様々なものがあるが、たとえば、適度なゲインで入力信号を増幅するための増幅回路を備える。増幅回路の構成としても様々なものがあるが、一例として、演算増幅器などの増幅素子と、その増幅素子の入力側に接続され画素信号を保持する入力容量、増幅素子の入出力間に接続された帰還容量、および帰還容量の両端電圧を画素信号非転送時に初期化する初期化スイッチを具備する容量帰還型の増幅回路がある。この増幅回路では、初期化スイッチのオフ中の画素信号成分の転送時に、入力容量に保持された画素信号が、入力容量と帰還容量との比で表される信号増幅率で増幅されて出力される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
容量帰還型の増幅回路では、初期化スイッチをオンさせて帰還容量の両端電圧をリセットしたときのリセットノイズ（熱雑音とも称される）が水平信号線の寄生容量に蓄積され、その後の画素信号成分の転送時に、画素信号を信号増幅率で増幅して出力するだけでなく、リセットノイズも寄生容量と帰還容量との比で表されるノイズ増幅率で増幅して出力することになり、Ｓ／Ｎが悪化してしまう。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、容量帰還型の増幅回路から出力される信号中のリセットノイズの成分を抑制することのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る表示装置の一実施形態は、先ず、単位画素が行列状に配列された画素アレイ部と、画素アレイ部の各単位画素から列方向に読み出された画素信号を保持する容量素子を具備した複数の画素信号保持部とを備える列並列型の構成を採る。
【００１７】
そして、画素信号保持部の後段に、画素信号保持部を順次選択する選択部と、選択部により選択された画素信号保持部から出力される画素信号を伝送する信号線と、増幅素子、増幅素子の入出力間に接続された帰還容量、および帰還容量の両端電圧を初期化する初期化スイッチを具備する容量帰還型の増幅回路と、増幅回路の初期化により増幅回路の出力信号に生じるノイズ（特にアンプリセットノイズもしくは熱雑音と称する）を抑制するノイズ抑制部を備える。容量帰還型の増幅回路は、画素信号保持部の容量素子を入力容量として動作する。
【００１８】
ノイズ抑制部は、初期化スイッチがオフ時でかつ選択部が画素信号保持部を選択していないときに初期化スイッチのオン時に生じ信号線に付帯する容量に保持されたノイズ成分を増幅回路で増幅して出力される基準情報と、初期化スイッチがオフ時でかつ選択部が画素信号保持部を選択しているときに入力容量に保持されている画素信号を増幅回路で増幅して出力される信号転送状態の画素情報とに基づき、初期化により増幅回路の出力信号に生じるノイズを抑制する構成とする。
【００１９】
このため、たとえば、基準情報を取得して保持する基準情報取得部と、信号転送状態の画素情報を取得して保持する信号転送情報取得部と、基準情報取得部で取得された基準情報と信号転送情報取得部で取得された画素情報との間で差分処理を行なう差分情報取得部とを有するものとする。画素信号転送時の出力情報（画素信号成分とノイズ成分との合成成分）とノイズ成分との差を求めるノイズ抑制部の機能を忠実に反映した構成であり、コンパクトな構成である。好ましくは、基準情報取得部と信号転送情報取得部とは、差分情報取得部における処理に供される基準情報と画素情報の各出力タイミングを揃えることが可能に構成されているものとするのがよい。
【００２０】
このような構成では、初期化スイッチをオンさせて帰還容量の両端電圧をリセットしたときのノイズ成分が信号線に付帯する容量に保持され、それが、リセット解除時に増幅されて出力される。このリセット解除時の増幅されたノイズ成分を画素信号転送前に基準情報として基準情報取得部で取得しておく。この後、選択部により画素信号保持部を選択する画素信号転送時には、画素信号保持部の容量素子に保持されている画素信号を増幅した成分と基準情報（増幅されたノイズ成分）の合成成分を信号転送情報取得部で取得する。そして、信号転送情報取得部が取得した合成成分と予め基準情報取得部で取得しておいた基準情報（増幅されたノイズ成分）との差分を差分情報取得部で求めるなど、画素信号転送時に取得した出力情報（画素信号成分とノイズ成分との合成成分）に対して画素信号転送前に取得しておいたノイズ成分を使って出力情報中のノイズ成分がより小さくなるようにする。
【００２１】
固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とが纏めてパッケージングされた、撮像機能を有するモジュール状の形態であってもよい。
【００２２】
また、本発明は、固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置として、固体撮像装置と同様の効果が得られる。ここで、撮像装置は、たとえば、カメラ（あるいはカメラシステム）や撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。
【発明の効果】
【００２３】
本発明の一実施形態によれば、容量帰還型の増幅回路をリセットしたことを起因とするノイズ成分の増幅回路の出力情報を画素信号転送前に取得しておき、画素信号転送時の増幅回路の出力情報に対して、ノイズ成分の増幅回路の出力情報を使って処理するようにしたので、ノイズ抑制部の出力信号においては、アンプリセットノイズを抑制することができる。画素信号転送時に取得した出力情報（画素信号成分とノイズ成分との合成成分）に対して、画素信号転送前に取得しておいたノイズ成分を使って出力情報中のノイズ成分がより小さくなるようにするからである。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ固体撮像装置をデバイスとして使用した場合を例に説明する。また、ＣＭＯＳ固体撮像装置は、全ての画素がＮＭＯＳよりなるものであるとして説明する。
【００２５】
ただしこれは一例であって、対象となるデバイスはＭＯＳ型の固体撮像装置に限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施形態が同様に適用できる。
【００２６】
＜固体撮像装置の全体概要＞
図１は、本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成図である。
【００２７】
固体撮像装置１は、入射光量に応じた信号を出力する受光素子（電荷生成部の一例）を含む複数個の画素が行および列に配列された（すなわち２次元マトリクス状の）画素部を有し、各画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他のアナログ信号処理部が列並列に設けられているものである。
【００２８】
“列並列にＣＤＳ処理機能部やその他のアナログ信号処理部が設けられている”とは、垂直列の垂直信号線（列信号線の一例）１９に対して実質的に並列に複数のＣＤＳ処理機能部やその他のアナログ信号処理部が設けられていることを意味する。
【００２９】
複数の各機能部は、デバイスを平面視したときに、ともに画素アレイ部１０に対して列方向の一方の端縁側（図の下側に配されている出力側）にのみ配されている形態のものであってもよいし、画素アレイ部１０に対して列方向の一方の端縁側（図の下側に配されている出力側）とその反対側である他方の端縁側（図の上側）に分けて配されている形態のものであってもよい。後者の場合、行方向の読出走査（水平走査）を行なう水平走査部も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。
【００３０】
たとえば、列並列にＣＤＳ処理機能部やその他のアナログ信号処理部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、ＣＤＳ処理機能部やその他のアナログ信号処理部を垂直列ごとに設け、順次出力側に読み出す、垂直列とＣＤＳ処理機能部やその他のアナログ信号処理部とが１対１に接続されるカラム型のものである。
【００３１】
また、カラム型（列並列型）に限らず、隣接する複数（たとえば２つ分）の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やその他のアナログ信号処理部を割り当てる形態や、Ｎ本おき（Ｎは正の整数；間にＮ−１本を配する）のＮ本分の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やその他のアナログ信号処理部を割り当てる形態などを採ることもできる。
【００３２】
カラム型を除くものは、何れの形態も、複数の垂直信号線１９（垂直列）が１つのＣＤＳ処理機能部やその他のアナログ信号処理部を共通に使用する構成となるので、画素アレイ部１０側から供給される複数列分の画素信号を１つのＣＤＳ処理機能部やその他のアナログ信号処理部に供給する切替回路（スイッチ）を設ける。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が別途必要になる。
【００３３】
何れにしても、複数の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やその他のアナログ信号処理部を割り当てる形態などを採ることで、各画素信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化し、イメージセンサの多画素化、小型化、低コスト化などに対応できる。
【００３４】
また、列並列に配された複数の信号処理部にて１行分の画素信号を同時並行処理することができるので、出力回路側やデバイスの外部で１つのＣＤＳ処理機能部やその他のアナログ信号処理部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができ、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサ全体の高速動作が可能となる。
【００３５】
なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイズなどの面で有利であるとともに切替回路（スイッチ）が不要である利点もある。以下の実施形態では、特に断りのない限り、このカラム型で説明する。
図１に示すように、本実施形態の固体撮像装置１は、複数の単位画素３が行および列に配列された画素部や撮像部などとも称される画素アレイ部１０と、画素アレイ部１０の外側に設けられた駆動制御部７と、画素アレイ部１０の単位画素３に画素信号読出用の動作電流（読出電流）を供給する読出電流源部２４と、垂直列ごとに配されたカラム信号処理部２５を有するカラム処理部２６と、出力回路２８とを備えている。これらの各機能部は、同一の半導体基板上に設けられている。
【００３６】
図１では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３が配置される。この単位画素３は、典型的には、検知部の一例である受光素子（電荷生成部）としてのフォトダイオードと、増幅用の半導体素子（たとえばトランジスタ）を有する画素内アンプ（画素信号生成部の一例）とから構成される。
【００３７】
なお、固体撮像装置１は、色分解（色分離）フィルタを使用することで、画素アレイ部１０をカラー撮像対応にすることができる。すなわち、画素アレイ部１０における各電荷生成部（フォトダイオードなど）の電磁波（本例では光）が入射される受光面に、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れの色フィルタを、たとえばいわゆるベイヤー（Ｂａｙｅｒ）配列などにして設けることで、カラー画像撮像対応とする。
【００３８】
駆動制御部７は、画素アレイ部１０の信号を順次読み出すための制御回路機能を備えている。たとえば駆動制御部７としては、列アドレスや列走査を制御する水平走査部（列走査回路）１２と、行アドレスや行走査を制御する垂直走査部（行走査回路）１４と、内部クロックを生成するなどの機能を持つ通信・タイミング制御部２０とを備えている。
【００３９】
単位画素３は、行選択のための行制御線１５を介して垂直走査部１４と、また垂直信号線１９を介してカラム信号処理部２５が垂直列ごとに設けられているカラム処理部２６と、それぞれ接続されている。ここで、行制御線１５は垂直走査部１４から画素に入る配線全般を示す。
【００４０】
垂直走査部１４は、画素アレイ部１０の行を選択し、その行に必要なパルスを供給するものであり、たとえば、垂直方向の読出し行を規定する（画素アレイ部１０の行を選択する）垂直アドレス設定部１４ａと、垂直アドレス設定部１４ａにて規定された読出アドレス上（行方向）の単位画素３に対する行制御線１５にパルスを供給して駆動する垂直駆動部１４ｂとを有する。なお、垂直アドレス設定部１４ａは、信号を読み出す行（読出し行：選択行や信号出力行とも称する）の他に、電子シャッタ用の行なども選択する。
【００４１】
水平走査部１２は、クロックに同期してカラム処理部２６のカラム信号処理部２５を所定の順に選択し、カラム信号処理部２５にて処理された後の画素信号S1を水平信号線１８へ読み出す読出走査部の機能を持つ。たとえば、水平走査部１２は、水平方向の読出列を規定する（カラム処理部２６内の個々のカラム信号処理部２５を選択する）水平アドレス設定部１２ａと、水平アドレス設定部１２ａにて規定された読出アドレスに従って、カラム処理部２６の各画素信号S1を水平信号線１８に導く水平駆動部１２ｂとを有する。
【００４２】
通信・タイミング制御部２０は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子５ａを介して外部の主制御部から供給されるマスタークロックCLK0を受け取り、また端子５ｂを介して外部の主制御部から供給される動作モードなどを指令するデータを受け取り、さらに固体撮像装置１の動作情報を含む各種のデータを外部の主制御部に出力する通信インタフェースの機能ブロックとを備える。
【００４３】
たとえば、水平アドレス信号を水平アドレス設定部１２ａへ、また垂直アドレス信号を垂直アドレス設定部１４ａへ出力し、各アドレス設定部１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。水平走査部１２や垂直走査部１４は、アドレス設定用のアドレス設定部１２ａ，１４ａを含んで構成され、通信・タイミング制御部２０から与えられる制御信号ＣＮ１，ＣＮ２に応答してシフト動作（走査）などにより読出しアドレスを切り替える。
【００４４】
この際、単位画素３を２次元マトリクス状に配置してあるので、単位画素３に設けられる画素信号生成部により生成され垂直信号線１９を介して列方向に出力されるアナログの画素信号S0を行単位で（列並列で）アクセスし取り込む（垂直）スキャン読みを行ない、この後に、垂直列の並び方向である行方向にアクセスしカラム処理部２６の各カラム信号処理部２５で処理された画素信号S1を出力側へ読み出す（水平）スキャン読みを行なうようにすることで、画素信号の読出しの高速化を図るのがよい。もちろん、スキャン読みに限らず、読み出したい単位画素３を直接にアドレス指定することで、必要な単位画素３の情報のみを読み出すランダムアクセスも可能である。
【００４５】
本実施形態のカラム信号処理部２５は、画素アレイ部１０の単位画素３から出力される画素信号Ｓｏの基準レベルである画素リセット直後の画素信号レベル（以下リセットレベルS0_rstと称する）と単位画素３にて電磁波（可視光など）を検出して得られる信号成分を反映した画素信号レベル（以下信号レベルS0_sigと称する）との間で差分処理を実行することで、リセットレベルS0_rstと信号レベルS0_sigの差で示される信号成分の情報を取得する差分処理部が設けられる。差分処理部の機能は、一般的なリセットレベルと真の（受光光量に応じた）信号レベルとの差分をとる処理（いわゆるＣＤＳ（Correlated Double Sampling；相関２重サンプリング）処理と等価）と等価となり、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズと言われるノイズ信号成分を取り除くことができる。
【００４６】
カラム処理部２６は、垂直列（カラム）ごとにカラム信号処理部２５を有して構成されており、１行分の各列の画素信号S0を同時に受けて、各カラム信号処理部２５が対応列の画素信号S0（_1〜_h；１行中の画素番号）を処理して、処理済みの画素信号S1（_1〜_h；１行中の画素番号）を出力する。カラム処理部２６には、アナログ信号処理を制御するための種々の駆動パルスＣＮ３が通信・タイミング制御部２０から供給される。
【００４７】
たとえば、カラム信号処理部２５は、ＣＤＳ処理を利用したノイズ除去手段の機能を備えるようにする。なお、カラム信号処理部２５には、ＣＤＳ処理機能部の後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。
【００４８】
カラム信号処理部２５にてＣＤＳ処理を行なう場合、たとえば、通信・タイミング制御部２０から与えられる駆動パルスＣＮ３に含まれているサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１９を介して入力された電圧モードの画素情報（画素信号S0）に対して、画素リセット直後の画素信号（リセットレベルS0_rst）と真の信号成分Ｖ_sigをリセットレベルS0_rstに重畳した信号レベルS0_sigとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。ＣＤＳ処理を行なう回路構成としては様々な仕組みが知られており、ここではその構成については図示や説明を割愛する。
【００４９】
カラム信号処理部２５の後段には、画素アレイ部１０の各単位画素３から列方向に読み出され各列のカラム信号処理部２５で処理された画素信号S1を保持する列ごとに設けられた（複数の）蓄積容量２６６を具備する画素信号保持部を備える。蓄積容量２６６の他端は基準電位である接地（GND ）に接続される。蓄積容量２６６は、後述するスイッチドキャパシタアンプ３２０の入力容量としても兼用されるものである。蓄積容量２６６を具備する各列の画素信号保持部を纏めてラインメモリ２６６Ｃと称する。
【００５０】
カラム処理部２６の各列のカラム信号処理部２５の出力（画素信号S1）である蓄積容量２６６に保持された画素信号S1は、水平読出用のスイッチ（たとえばＭＯＳトランジスタ）６２を備えた水平選択スイッチ部６０に入力される。水平走査部１２と水平信号線１８と出力回路２８と水平選択スイッチ部６０とで水平転送部が構成される。
【００５１】
カラム処理部２６の各カラム信号処理部２５の出力は、カラム出力線２６８を介して、蓄積容量２６６に保持されている電荷を順次読み出すための各列に対応する水平読出用の水平選択スイッチ６２にそれぞれ接続されている。水平選択スイッチ部６０の出力端側は、行方向に画素信号を順次転送出力する伝送線としての水平信号線１８が共通接続される。一方、水平選択スイッチ部６０の各制御ゲート端は、水平シフトレジスタやデコーダなどで構成され水平方向の読出アドレスを制御する水平アドレス設定部１２ａおよび水平選択スイッチ部６０の水平選択スイッチ６２を駆動する水平駆動部１２ｂを備えた水平走査部１２に接続される。
【００５２】
水平信号線１８は、単位画素３のそれぞれから垂直信号線１９を介して伝送されカラム信号処理部２５にて処理された個々の画素信号S1を、垂直信号線１９（カラム出力線２６８）の配列方向である水平方向に所定順に出力するため読出線として機能するものであり、カラム信号処理部２５から、垂直列ごとに存在する水平選択スイッチ６２によって選択された画素信号を取り出して出力回路２８に渡す。
【００５３】
すなわち、カラム信号処理部２５により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部１２からの水平選択信号φＨ１〜φＨｈに応じた駆動パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた水平選択スイッチ６２により所定のタイミングで選択され水平信号線１８に読み出される。そして、水平信号線１８の後端に設けられた出力回路２８に入力される。
【００５４】
出力回路２８は、その構成例についての詳細は後述するが、スイッチドキャパシタアンプ（SCA：Switched Capacitor Amplifier ）回路とサンプルホールド（Sample & Hold ）回路を有し、信号転送状態とリセット状態の２つの状態を切り替えて動作し、各動作状態の信号を出力するようになっている。これに対応して、信号転送状態とリセット状態の２つの状態を切り替えて動作させるパルスや信号転送状態の信号をサンプルするためのパルスなど種々の駆動パルスＣＮ４が、通信・タイミング制御部２０から供給される。出力回路２８は、画素アレイ部１０から水平信号線１８を通して出力される各単位画素３の画素信号S1_1〜_hをスイッチドキャパシタアンプ回路で適当なゲイン（信号増幅率）で増幅した後、駆動パルスＣＮ４の制御の元で、撮像信号S3として外部回路に出力端子５ｃを介して供給する。
【００５５】
たとえば図１（Ｂ）に示すように、撮像チップ内部の出力回路２８は、適度なゲインで入力信号を増幅するなどの機能を持ったスイッチドキャパシタアンプ３２０と、スイッチドキャパシタアンプ３２０から出力されたアナログの撮像信号S2における必要な部分を抽出するサンプルホールド部３４０とをこの順に有する。なお、必要に応じて、サンプルホールド部３４０の後段には出力バッファ３６０が設けられる。
【００５６】
スイッチドキャパシタアンプ３２０は、画素アレイ部１０の各単位画素３にて生成された画素信号を操作するアナログ信号処理部の一例である。また、サンプルホールド部３４０は、アナログ信号処理部の一例であるスイッチドキャパシタアンプ３２０から出力される撮像信号S2における信号転送状態の信号S2_sigとリセット状態の信号S2_rstとに基づいて出力用の撮像信号S3を生成する出力信号生成部の一例である。サンプルホールド部３４０の後段に出力バッファが設けられる場合には、サンプルホールド部３４０と出力バッファとで出力信号生成部が構成されると考えることもできる。
【００５７】
サンプルホールド部３４０は、垂直列ごとに水平信号線１８を基準レベルにリセットしてから信号転送状態の信号S2_sigを読み出すべくスイッチドキャパシタアンプ３２０が信号転送状態とリセット状態とを交互に繰り返しながら動作するものであることに対応して設けられており、基本構成として、図示のように、ＭＯＳトランジスタなどで構成されたサンプルスイッチ３４０SWとホールドコンデンサ（容量素子）３４０Ｃとを備え、実際に画像として必要な信号転送状態の信号を抽出する機能を持つ。
【００５８】
なお、本実施形態のサンプルホールド部３４０としては、サンプルスイッチ３４０SWとホールドコンデンサ３４０Ｃとを２系統備える点に特徴を有している。また、好ましくは、２系統のそれぞれが、２段構成のサンプルホールド回路を備える点に特徴を持つ。これらの点についての詳細は後述する。
【００５９】
水平走査部１２や垂直走査部１４などの駆動制御部７の各要素は、画素アレイ部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、半導体システムの一例であるＣＭＯＳイメージセンサとして、本実施形態の固体撮像装置１の一部をなすように構成される。
【００６０】
出力回路２８の後段に設けられる外部回路は、画素アレイ部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。
【００６１】
図示を割愛するが、出力回路２８の後段である撮像チップ外部には、出力回路２８から出力されたアナログの撮像信号S3をデジタルの撮像データに変換する機能部（ＡＤ（Analog to Digital ）変換部）や、デジタル化された撮像データに基づいてデジタル信号処理を施す機能部（デジタル信号処理部）が設けられる。
【００６２】
デジタル信号処理部は、たとえば、ＡＤ変換部から出力されるデジタルデータを適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ３を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。
【００６３】
また外部回路は、デジタル信号処理部にてデジタル処理された画像データをアナログの画像信号に変換するＤＡ（Digital to Analog ）変換部を備える。ＤＡ変換部から出力された画像信号は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。
【００６４】
つまり、本実施形態のカラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１９→カラム処理部２６（カラム信号処理部２５）→水平信号線１８→出力回路２８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線１９を介してパラレルにカラム処理部２６に送り、処理後の信号は水平信号線１８を介してシリアルに出力するようにする。
【００６５】
なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
【００６６】
このような構成の固体撮像装置１において、水平走査部１２や垂直走査部１４およびそれらを制御する通信・タイミング制御部２０により、画素アレイ部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。
【００６７】
なおここでは、固体撮像装置の後段の信号処理を担当する外部回路を固体撮像装置（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像装置のチップに内蔵するように構成してもよい。
【００６８】
また、水平選択スイッチ部６０や駆動制御部７の全体もしくは前記一機能部分が画素アレイ部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部６０および駆動制御部７を、画素アレイ部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路が設けられる回路基板に形成してもよい。
【００６９】
なお、固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよいし、図示を割愛するが、画素アレイ部１０、駆動制御部７、カラム処理部２６などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。
【００７０】
＜出力回路の詳細構成：第１構成例と比較例＞
図２は出力回路２８の本実施形態の第１構成例を説明するブロック図である。また、図３は、比較例としての本実施形態の構成を取らない場合の一般的な出力回路の構成例を説明するブロック図である。
【００７１】
図２および図３の双方において、スイッチドキャパシタアンプ（CSA ）３２０は、演算増幅器（オペアンプ）などで構成された差動増幅器３２２と、差動増幅器３２２の反転入力端子（−）と出力端子との間に接続された容量値Ｃfbの帰還容量３２４と、リセット用のスイッチ（たとえばＭＯＳトランジスタ）３２６とを有し、全体として、入力側に接続される入力容量との組合せによって容量帰還型の増幅回路として機能するように構成されている。そのアンプゲイン（増幅率）Ｇamp は、入力容量の容量値Ｃinと帰還容量３２４の容量値Ｃfbで決定され、Ｇamp ＝Ｃin／Ｃfbとなる。帰還容量３２４の反転入力端子（−）に接続されるあらゆる容量成分が入力容量となり得、その種類によってスイッチドキャパシタアンプ３２０は様々な特質を呈する。この点に関しては後で説明する。
【００７２】
水平選択スイッチ部６０の水平選択スイッチ６２の出力側に接続された水平信号線１８は、スイッチドキャパシタアンプ３２０を構成する差動増幅器３２２の反転入力端子（−）に接続されている。差動増幅器３２２の非反転入力端子（＋）には、基準電圧Vrefが供給されるようになっている。
【００７３】
図示しない画素アレイ部１０で検知された画素信号S0（Signal Input）は、カラム信号処理部２５のＣＤＳ機能部にて、信号出力行の各単位画素３において光電変換素子に蓄積された信号電荷（たとえば電子）に応じた信号レベルS0_sigと、光電変換素子をリセットした後のリセットレベルS0_rstとの差が取られて固定バラツキが除去され容量値Ｃ１の蓄積容量２６６に供給され、この蓄積容量２６６に一旦保持される。ここまでは垂直転送である。
【００７４】
垂直転送が完了すると、続いて水平転送を行なう。たとえば、先ず、水平走査部１２によりラインメモリとしての蓄積容量２６６を順に選択するべく、水平選択スイッチ部６０の各水平選択スイッチ６２を順にオン／オフ制御し、複数の垂直列に対する共通信号線である水平信号線１８に蓄積容量２６６に保持しておいた画素信号S1を水平信号線１８に読み出す。これにより水平信号線１８の電位が変化する。水平信号線１８上の信号電位は容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０によって増幅された後にサンプルホールド部３４０に出力される。
【００７５】
その際の画素信号に関してのアンプゲイン（信号増幅率）Ｇamp0は、水平信号線１８に付帯（寄生）する寄生容量１８Ｃの容量値Ｃｐがホールド容量である蓄積容量２６６の容量値Ｃ１や帰還容量３２４の容量値Ｃfbに比べて十分に小さいとすれば、蓄積容量２６６のみが入力容量Ｃinであると考えればよく、蓄積容量２６６の容量値Ｃ１とスイッチドキャパシタアンプ３２０の帰還容量３２４の容量値Ｃfbで決定されＧamp0＝Ｃ１／Ｃfbとなる。
【００７６】
このとき、帰還容量３２４の構成を複数並列に配置し、それをスイッチで切り替えるなどの様々な対応を採り、帰還容量３２４の容量値を可変に構成することでアンプゲインＧamp0の設定は可変であり、信号量に応じた適切なゲイン設定で増幅できる。スイッチドキャパシタアンプ３２０で増幅された撮像信号S2はサンプルホールド部３４０により、各情報を保持した状態で出力される。
【００７７】
連続して画素信号S1を読み出す場合には、各画素信号S1の基準電圧を同じにするため、水平信号線１８の寄生容量Ｃｐや帰還容量３２４を基準電圧Vrefでリセットする。このリセットのため初期化スイッチ３２６が使用される。また、容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０がリセット動作中も後段に信号の出力（リセット状態の信号S2_rst）を維持するため、スイッチドキャパシタアンプ３２０の後段に、サンプルホールド部３４０を備え、さらにサンプルホールド部３４０の後段に信号加算部３６０を備える。
【００７８】
サンプルホールド部３４０は、２系統のサンプルホールド回路３４０ａ，２３０ｂを有する。信号加算部３６０は、各後段のアナログアンプ３４６a2，３４６b2から出力される信号転送状態の信号S3_sigとリセット状態の信号S3_rstとを加算する。なお、信号加算部３６０はサンプルホールド回路３４０ａで取得された画素情報とサンプルホールド回路３４０ｂで取得された基準情報との差分結果を取得する差分情報取得部として機能し、実際には、信号転送状態の信号S3_sigとリセット状態の信号S3_rstとを差動で加算する差分処理を行なう。
【００７９】
ここで、信号加算部３６０が、信号転送状態の信号S3_sigとリセット状態の信号S3_rstとを差動で加算するに当たっては、各サンプルホールド回路３４０ａ，３４０ｂからそれぞれ入力される信号S3_sigと信号S3_rstが同一符号であるときには、信号加算部３６０自身が信号S3_sig，S3_rstの何れか一方に対して予め符号を反転してから加算処理を行なう。一方、各サンプルホールド回路３４０ａ，３４０ｂからそれぞれ入力される信号S3_sigと信号S3_rstが異符号であるときには、信号加算部３６０は、その入力された信号S3_sig，S3_rstをそのまま加算処理を行なうだけでよい。本実施形態では、信号S3_sig，S3_rstを異符号とする後者の態様を採ることにする。
【００８０】
サンプルホールド回路３４０ａは、撮像信号S2における信号転送状態の信号S2_sigを抽出して保持し適切な信号出力速度（データレート）で出力時間をあわせるものである。一方、サンプルホールド回路３４０ｂは、サンプルホールド回路３４０ａの動作と並行（同期）して、撮像信号S2におけるリセット状態の信号S2_rstを抽出して保持し、サンプルホールド回路３４０ａの信号出力に合わせて出力するものである。
【００８１】
具体的には、スイッチドキャパシタアンプ３２０は、図示しない通信・タイミング制御部２０からの駆動パルスＣＮ４に含まれているリセットパルスRST に従って、信号転送状態とリセット状態の２つの状態を切り替えて動作する。具体的には、スイッチドキャパシタアンプ３２０は、リセットパルスRST がアクティブ期間にスイッチドキャパシタアンプ３２０をリセットし、インアクティブ期間に読出列に対応する制御出力（水平選択信号φＨｋに対応する駆動パルスφｇｋ）がアクティブにされることで当該読出列の画素信号S1を取り出し、全体として撮像信号S2を取得する。
【００８２】
ここで本実施形態では、スイッチドキャパシタアンプ３２０の後段に、サンプルホールド部３４０を設けている。サンプルホールド部３４０は、回路図上は同様の構成をなしているサンプルホールド回路を２系統（サンプルホールド回路３４０ａ，３４０ｂ）有するとともに、各系統がそれぞれサンプルホールド回路を２段有する（サンプルホールド回路３４０a1，３４０a2，３４０b1，３４０b2）。
【００８３】
サンプルホールド回路３４０ａは、本来の画素情報抽出用のもので、スイッチドキャパシタアンプ３２０から出力される画素信号転送時の信号レベルを抽出して保持する信号転送情報取得部の一例である。前段のサンプルホールド回路３４０a1は、スイッチドキャパシタアンプ３２０から出力される信号レベルの内、初期化スイッチ３２６がオフ時でかつ水平走査部１２の制御の元で水平選択スイッチ６２が何れかの蓄積容量２６６を選択しているタイミングに合わせてアクティブレベルとなるサンプルパルスSPa1に基づき、入力容量としての蓄積容量２６６に保持されている画素信号をスイッチドキャパシタアンプ３２０で増幅して出力される信号転送状態の画素情報報を取得して保持する前段の信号転送情報取得部の一例である。後段のサンプルホールド回路３４０a2は、所定のタイミングでアクティブレベルとなるサンプルパルスSPa2に基づき前段のサンプルホールド回路３４０a1に保持されている画素情報を取得して保持する後段の信号転送情報取得部の一例である。
【００８４】
サンプルホールド回路３４０ｂは、容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０で発生するノイズ成分を抽出して保持する基準情報取得部の一例である。前段のサンプルホールド回路３４０b1は、初期化スイッチ３２６をオンさせた初期化後から水平走査部１２の制御の元で水平選択スイッチ６２が何れかの蓄積容量２６６を選択するまでのタイミングに合わせてアクティブレベルとなるサンプルパルスSPb1に基づき、初期化スイッチ３２６のオン時に生じ水平信号線１８に付帯する寄生容量１８Ｃに保持されたノイズ成分をスイッチドキャパシタアンプ３２０で増幅して出力される基準情報を取得して保持する前段の基準情報取得部の一例である。後段のサンプルホールド回路３４０b2は、所定のタイミングでアクティブレベルとなるサンプルパルスSPb2に基づき前段のサンプルホールド回路３４０b1に保持されている基準情報を取得して保持する後段の基準情報取得部の一例である。
【００８５】
各サンプルホールド回路３４０a1，３４０a2，３４０b1，３４０b2はサンプルスイッチ３４２（３４２a1，３４２a2，３４２b1，３４２b2）と、ホールドコンデンサ３４４（３４４a1，３４４a2，３４４b1，３４４b2）と、シングルエンド型のアナログアンプ３４６（３４６a1，３４６a2，３４６b1，３４６b2）を有している。アナログアンプ３４６a1，３４６a2，３４６b1は非反転型であるがアナログアンプ３４６b2は反転型である。したがって、差分情報取得部の一例である信号加算部３６０は、事実上、“S3_sig−S3_rst”の信号を撮像信号S3として出力する減算回路として機能する。
【００８６】
このように、サンプルホールド部３４０は、本実施形態特有の構成として、本来の画素情報抽出用のサンプルホールド回路３４０ａとは別系統に、容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０で発生するノイズ成分を信号転送状態の信号S2_sigとは別に抽出して保持するためのサンプルホールド回路３４０ｂを有している。前述のように、その回路構成はサンプルホールド回路３４０ａと同じである。
【００８７】
画素情報抽出用の前段のサンプルホールド回路３４０a1に設けられるホールドコンデンサ３４４a1の容量値はＣsha1、後段のサンプルホールド回路３４０a2に設けられるホールドコンデンサ３４４a2の容量値はＣsha2、基準情報抽出用（事実上のノイズ抽出用となる）のサンプルホールド回路３４０ｂの前段のサンプルホールド回路３４０b1に設けられるホールドコンデンサ３４４b1の容量値はＣshb1、後段のサンプルホールド回路３４０b2に設けられるホールドコンデンサ３４４b2の容量値はＣshb2である。これらの容量値Ｃsha1，Ｃsha2，Ｃshb1，Ｃshb2は、後段の各出力バッファ３４６の回路構成に応じた最適なものが設定され、一概に小容量であるとか大容量であるとかは決定できない。
【００８８】
画素情報抽出用のサンプルホールド回路３４０ａは、スイッチドキャパシタアンプ３２０から出力される画素信号Ｓ２から信号転送状態の信号S2_sigを抽出する信号抽出部の一例である。この画素情報抽出用のサンプルホールド回路３４０ａは、カラム出力線２６８（事実上垂直信号線１９）ごとに水平信号線１８を基準レベルにリセットしてから信号転送状態の信号S2_sigを読み出すべく、スイッチドキャパシタアンプ３２０が信号転送状態とリセット状態の２つの状態を持ち、これら２つの状態をリセットパルスRST の制御に従って切り替えて動作するものであることに対応して設けられている。
【００８９】
前段（１段目）のサンプルスイッチ３４２a1は、図示しない通信・タイミング制御部２０からの駆動パルスＣＮ４に含まれている、サンプリング期間とホールド期間の２つの状態を切り替えるためのタイミングパルスである水平駆動周波数（各水平選択信号φＨの切替え周波数）と同じ周波数でかつ同期したサンプルパルスSPa1が入力されるようになっており、サンプルパルスSPa1に基づいてオン／オフ動作することで、サンプリング期間とホールド期間を切り替えて動作する。具体的には、サンプルスイッチ３４２a1は、サンプルパルスSPa1がアクティブレベルのときに、撮像信号S2のうちの実際に画像として必要な信号転送状態の信号S2_sigのみをホールドコンデンサ３４４a1にサンプルして、ホールドコンデンサ３４４a1に記憶する。この記憶された信号転送状態の信号S2_sigはアナログアンプ３４６a1に供給される。
【００９０】
後段（２段目）のサンプルスイッチ３４２a2は、図示しない通信・タイミング制御部２０からの駆動パルスＣＮ４に含まれている、サンプリング期間とホールド期間の２つの状態を切り替えるためのタイミングパルスである水平駆動周波数と同じ周波数でかつ同期したサンプルパルスSPa2が入力されるようになっており、サンプルパルスSPa2に基づいてオン／オフ動作することで、サンプリング期間とホールド期間を切り替えて動作する。具体的には、サンプルスイッチ３４２a2は、サンプルパルスSPa2がアクティブレベルのときに、アナログアンプ３４６a1から出力されるホールドコンデンサ３４４a1に保持しておいた前段のサンプルホールド回路３４０a1にてサンプリングされた信号転送状態の信号S2_sigをホールドコンデンサ３４４a2にサンプルして、信号S3_sigとしてホールドコンデンサ３４４a2に記憶する。この記憶された信号転送状態の信号S3_sigはアナログアンプ３４６a2に供給される。アナログアンプ３４６a2は、ホールドコンデンサ３４４a2に保持した信号転送状態の信号S3_sigを反転せずに（正の情報として）信号加算部３６０に供給する。基本的な構成および動作は、前段のサンプルホールド回路３４０a1と同じであるが、サンプルパルスSPa2のアクティブレベルのタイミングがサンプルパルスSPa1のアクティブレベルのタイミングと異なる。
【００９１】
基準情報抽出用の前段のサンプルホールド回路３４０b1に設けられるサンプルスイッチ３４２b1には、図示しない通信・タイミング制御部２０からの駆動パルスＣＮ４に含まれている、サンプリング期間とホールド期間の２つの状態を切り替えるためのタイミングパルスである水平駆動周波数と同じ周波数でかつ同期したサンプルパルスSPb1が入力されるようになっており、サンプルパルスSPb1に基づいてオン／オフ動作することで、サンプリング期間とホールド期間を切り替えて動作する。前段のサンプルホールド回路３４０b1は、スイッチドキャパシタアンプ３２０のリセット直後に出力される水平信号線１８の基準レベル（＝Vref）を抽出する信号抽出部としての機能を持つ。具体的には、サンプルスイッチ３４２b1は、リセットパルスRST がインアクティブレベル（Ｌレベル）になりかつサンプルパルスSPa1がアクティブレベル（Ｈレベル）になるまでの間においてサンプルパルスSPb1がアクティブレベル（Ｈレベル）のときに、スイッチドキャパシタアンプ３２０から出力されるリセット状態の信号S2_rstのみをサンプルすることで水平信号線１８の基準レベル（＝Vref）を抽出し、ホールドコンデンサ３４４b1にサンプルして、ホールドコンデンサ３４４b1に記憶する。この記憶されたリセット状態の信号S2_rstはアナログアンプ３４６b1に供給される。
【００９２】
後段のサンプルホールド回路３４０b1は、図示しない通信・タイミング制御部２０からの駆動パルスＣＮ４に含まれている、サンプリング期間とホールド期間の２つの状態を切り替えるためのタイミングパルスである水平駆動周波数と同じ周波数でかつ同期したサンプルパルスSPb2が入力されるようになっており、サンプルパルスSPb2に基づいてオン／オフ動作することで、サンプリング期間とホールド期間を切り替えて動作する。具体的には、サンプルスイッチ３４２b2は、サンプルパルスSPb2がアクティブレベルのときに、アナログアンプ３４６b1から出力されるホールドコンデンサ３４４b1に保持しておいた前段のサンプルホールド回路３４０b1にてサンプリングされたリセット状態の信号S2_rstをホールドコンデンサ３４４b2にサンプルして、信号S3_rstとしてホールドコンデンサ３４４b2に記憶する。この記憶されたリセット状態の信号S3_rstはアナログアンプ３４６b2に供給される。アナログアンプ３４６b2は、ホールドコンデンサ３４４b2に保持したリセット状態の信号S3_rstを反転して（負の情報として）信号加算部３６０に供給する。基本的な構成および動作は、前段のサンプルホールド回路３４０b1と同じであるが、サンプルパルスSPb2のアクティブレベルのタイミングがサンプルパルスSPb1のアクティブレベルのタイミングと異なる。
【００９３】
本実施形態では、サンプルホールド部３４０の２つの経路をそれぞれ前段、後段と２つのサンプルホールド回路に分けて前段と後段とで異なるタイミングでサンプリングを可能にすることで、信号転送状態の信号S2_sig２およびリセット状態の信号S2_rst２に含まれているリセットノイズの伝達タイミングを調整して出力することを可能にしている。
【００９４】
特に、第１構成例では、２つの経路の後段同士でサンプリングのタイミングを揃える、つまり後段の基準情報取得部としての後段のサンプルホールド回路３４０b2における基準情報の取得タイミングと後段の信号転送情報取得部としての後段のサンプルホールド回路３４０a2における画素情報の取得タイミングとを合わせる（より具体的には同時にサンプリングする）ことで、信号転送状態の信号S3_sigおよびリセット状態の信号S3_rstに含まれているリセットノイズ（熱雑音Ｖnrst０）の情報の伝達タイミングを一致させる。
【００９５】
一方、図３に示す比較例の出力回路２８は、サンプルホールド部３４０として画素情報抽出用のサンプルホールド回路３４０を備えるのみで、基準情報抽出用のサンプルホールド回路を備えていない。また、サンプルホールド回路３４０は１段構成である。
【００９６】
本実施形態の出力回路２８は、サンプルホールド部３４０を画素情報抽出用と基準情報抽出用の２系統に分け、信号転送状態の信号転送状態の信号S2_sigとリセット状態の信号S2_rstの双方について、同じ信号処理部（本例ではスイッチドキャパシタアンプ３２０）から出力される処理済み撮像信号S2を処理対象として信号抽出を行なう。これにより、スイッチドキャパシタアンプ３２０で発生するノイズ成分（たとえば熱雑音成分）が、２系統の信号に同様に含まれるようになる。ノイズ成分が両方の信号に同様に含まれるようにすることで、その差を取って出力信号を生成することで、出力信号（本例では撮像信号S3）には、ノイズ成分が含まれないことになる。ＣＤＳ処理と似通った処理となり、スイッチドキャパシタアンプ３２０で発生するノイズ成分を比較例よりも抑圧することができる。以下、具体的に両者の動作の違いについて説明する。
【００９７】
＜出力回路の詳細動作：第１構成例と比較例＞
図４は、図３に示した比較例の出力回路２８の動作を説明するタイミングチャートである。図５は図２に示した本実施形態の第１構成例の出力回路２８の動作を説明するタイミングチャートである。
【００９８】
図２に示した本実施形態の第１構成例の出力回路２８の動作の特徴との対比のため、先ず図３に示した比較例の出力回路２８の水平転送方法について図４を参照して説明する。
【００９９】
１つの単位画素３についての信号処理は、リセット状態の信号S2_rstを読み出す期間であるアンプリセット期間ｔ１０〜ｔ１４と信号転送状態の信号S2_sigを読み出す期間であるデータ転送期間ｔ２０〜ｔ２８で完結される。説明や図中において必要に応じて、処理対象の単位画素３の区別をするため、各タイミングに単位画素３の番号＠を利用して“_@”の参照子を付して示す。
【０１００】
＜比較例の動作＞
図４に示す比較例の出力回路２８において、＠番目の単位画素３（図では１画素目）のスイッチドキャパシタアンプ３２０をリセット状態とする動作時には、水平選択信号φＨをインアクティブＬにして水平転送用の水平選択スイッチ６２をオフにするとともに、サンプルパルスSPをインアクティブＬにして画素情報抽出用のサンプルホールド部３４０のサンプルスイッチ３４２をオフにした状態で、リセットパルスRST をアクティブＨにしてアンプリセット用の初期化スイッチ３２６をオンにする（ｔ１０_@〜ｔ１４_@）。このとき、帰還容量３２４の両端電位は基準電圧Vrefの電位となり、帰還容量３２４に蓄積されていた電荷がゼロに初期化される。その結果、差動増幅器３２２の入力オフセット電圧を無視したときには、スイッチドキャパシタアンプ３２０の出力電位は基準電圧Vrefと等しくなる。
【０１０１】
一方、画素信号転送時には、リセットパルスRST をインアクティブＬにしてアンプリセット用の初期化スイッチ３２６をオフにした状態で、水平選択信号φＨをアクティブＨにして水平転送用の水平選択スイッチ６２をオンにするとともに（ｔ２０_@〜ｔ２８_@）、水平選択信号φＨのアクティブＨの期間（ｔ２０_@〜ｔ２８_@）内でサンプルパルスSPをアクティブＨにして画素情報抽出用のサンプルホールド部３４０のサンプルスイッチ３４２ａをオンにする（ｔ２２_@〜ｔ２６_@）。
【０１０２】
出力回路２８は、このような動作を同一行の各単位画素３について繰り返すことで、つまり、図４に示すように、水平選択信号φＨおよびリセットパルスRST の制御に従って信号転送状態とリセット状態とを交互に繰り返しながら動作することで、撮像信号S3を取得する。
【０１０３】
先の説明から分かるように、出力回路２８において、スイッチドキャパシタアンプ３２０は、リセットパルスRST がアクティブ期間（ｔ１０_@〜ｔ１４_@）にスイッチドキャパシタアンプ３２０をリセットした後に、リセットパルスRST のインアクティブ期間（ｔ１４_@〜ｔ１０_@+1）に、水平走査部１２により読出列に対応する制御出力（水平転送クロックφＨｋ／φｇｋ）をアクティブＨにすることで（ｔ２０_@〜ｔ２８_@）、スイッチドキャパシタアンプ３２０は、読出列の画素信号を取り出し、全体として撮像信号S2を取得する。
【０１０４】
このとき、差動増幅器３２２は帰還容量３２４を通して負帰還がかかるため、反転入力端子は基準電圧Vrefの電位となる。これにより、蓄積容量２６６の電荷量（画素信号S1を反映したもの）に応じた対象画素の画素信号電圧V1_@がＣ１・（V1_@−Vref）に変動し、この変動電荷Ｃ１・（V1_@−Vref）が帰還容量３２４にサンプルホ−ルドされる。このとき、差動増幅器３２２の出力である撮像信号S2_sigにおける対象画素の画素信号電圧V2_@はＣ１／Ｃfb＊（Vref−V1_@）となる。事実上、符号が反転するが、これはスイッチドキャパシタアンプ３２０などで構成された容量帰還型の増幅回路が反転型の増幅回路として機能するからである。
【０１０５】
ここで、実際に画像として必要なのは信号転送状態だけであるので、図３に示すように、スイッチドキャパシタアンプ３２０の後段にサンプルホールド部３４０を設ける。そして、図４に示すように、サンプルホールド部３４０にて、サンプルパルスSPのアクティブ期間（ｔ２０_@〜ｔ２８_@）にて、撮像信号Ｓ２における信号転送状態の信号S2_sigのみを取り出し、これをアナログアンプ３４６を介して撮像信号S3として出力する。
【０１０６】
ここで、図３に示す比較例の出力回路２８における問題点として、スイッチドキャパシタアンプ３２０をリセットしたとき（初期化スイッチ３２６をオンさせたとき）に発生するスイッチドキャパシタアンプ３２０の熱雑音（以下Ｖnrst０とする）が、初期化スイッチ３２６をオフさせたリセット解除時には、スイッチドキャパシタアンプ３２０などで構成された容量帰還型の増幅回路で増幅され、本来の画素信号電圧V2_@に重畳されて撮像信号S3として出力されることである。
【０１０７】
すなわち、スイッチドキャパシタアンプ３２０をリセットしたときに発生する熱雑音Ｖnrst０は一旦水平信号線１８に付帯（寄生）する容量値Ｃｐの寄生容量１８Ｃに保持される。寄生容量１８Ｃは、スイッチドキャパシタアンプ３２０の入力側に接続される入力容量としても機能してしまう。このため、リセット後の画素信号成分の転送時には、蓄積容量２６６に保持されている画素信号S1をアンプゲイン（信号増幅率）Ｇamp0＝Ｃ１／Ｃfbで増幅して出力するだけでなく、寄生容量１８Ｃに保持されている熱雑音Ｖnrst０も寄生容量１８Ｃと帰還容量３２４の各容量値の比で表されるゲイン（ノイズ増幅率）Ｇamp1＝Ｃｐ／Ｃfbで増幅して出力する（折り返して出力すると称する）ことになる。ゲインＧamp1＝Ｃｐ／Ｃfb倍されて折り返された後の熱雑音を熱雑音Ｖnrst１（＝Ｃp ／Ｃfb＊（Vref−Ｖnrst０）；信号電圧としてはV4_@）とする。“S2_sig＋Ｖnrst１：信号電圧としてはV3_@＝V2_@＋V4_@”がサンプルホールド部３４０のホールドコンデンサ３４４に保持されるので、アナログアンプ３４６から出力される撮像信号S3のＳ／Ｎが悪化してしまう。
【０１０８】
このような熱雑音の問題を解決する一手法として、水平信号線１８に寄生する寄生容量１８Ｃの容量値Ｃｐを帰還容量３２４の容量値Ｃfbに比べて十分に小さくすること、換言すれば、帰還容量３２４の容量値を大きくすることが考えられる。容量値Ｃｐが容量値Ｃfbに比べて十分に小さければ熱雑音Ｖnrst１は信号転送状態の信号S2_sigに比べて小さくなるので問題はないからでる。しかしながら、多画素化や高解像度化が要求される今日では、水平信号線１８に接続される水平選択スイッチ６２用のトランジスタの接合容量および水平信号線１８自体の配線容量を削減することが非常に困難であり、Ｓ／Ｎ（Signal (to) Noise ratio ）を悪化させる要因として大きな割合を占める。たとえば、デジタルビデオカメラに搭載されるＣＭＯＳセンサは、多画素化や高解像度化のため、画素のセルサイズが狭小化されている今日、低照度時のＳ／Ｎ改善が大きな課題となる。
【０１０９】
このような状況下においては、図３に示す比較例の出力回路２８における前述の問題、すなわち、水平信号線１８の寄生容量１８Ｃに蓄積された容量帰還型の増幅回路のリセットに生じる雑音（熱雑音Ｖnrst０）が、画素信号転送時にゲイン（Ｃp ／Ｃfb）倍されて折り返され、信号転送状態の信号S2_sigに加算されることに起因してＳ／Ｎが大きく悪化してしまうということは改善が望まれる所である。
【０１１０】
＜第１構成例の動作＞
そこで、本実施形態の出力回路２８においては、本来の画素情報抽出用のサンプルホールド回路３４０ａとは別系統にサンプルホールド回路３４０ｂを設け、容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０で発生するノイズ成分を、サンプルホールド回路３４０ｂにより信号転送状態の信号S2_sigとは別に基準電圧Vrefから抽出して保持し、サンプルホールド回路３４０ａから出力される信号にも同じように含まれるそのノイズ成分を差分処理により取り除くことで、スイッチドキャパシタアンプ３２０の熱雑音を低減してＳ／Ｎ向上を図る。
【０１１１】
具体的には、図５に示すように、＠番目の単位画素３（図では１画素目）のスイッチドキャパシタアンプ３２０をリセット状態とする動作時には、先ず、水平選択信号φＨをインアクティブＬにして水平転送用の水平選択スイッチ６２をオフにするとともに、サンプルパルスSPa1，SPb1をインアクティブＬにして前段のサンプルホールド回路３４０a1，３４０b1のサンプルスイッチ３４２a1，３４２b1をオフにした状態で、リセットパルスRST をアクティブＨにしてアンプリセット用の初期化スイッチ３２６をオンにする（ｔ１０_@〜ｔ１４_@）。このとき、帰還容量３２４の両端電位は基準電圧Vrefの電位となり、帰還容量３２４に蓄積されていた電荷がゼロに初期化される。この際に発生する熱雑音Ｖnrst０は水平信号線１８の寄生容量１８Ｃに保持される。
【０１１２】
このとき、画素情報抽出用のサンプルホールド回路３４０ａでは、サンプルパルスSPa1のインアクティブＬの期間（ｔ２６_@-1〜ｔ２２_@）内で、サンプルパルスSPa2をアクティブＨにして後段のサンプルホールド回路３４０a2のサンプルスイッチ３４２a2をオンすることで、それ以前に前段のサンプルホールド回路３４０a1のホールドコンデンサ３４４a1に保持しておいた情報をホールドコンデンサ３４４a2に取り込み保持する（ｔ１１_@〜ｔ１６_@）。本例ではｔ１０_@≒ｔ１１_@としている。
【０１１３】
また、基準情報抽出用のサンプルホールド回路３４０ｂでは、サンプルパルスSPa1のインアクティブＬの期間（ｔ１８_@-1〜ｔ１５_@）内で、好ましくはサンプルパルスSPb1のアクティブＨの期間（ｔ１０_@〜ｔ１４_@）内で、サンプルパルスSPb2をアクティブＨにして後段のサンプルホールド回路３４０b2のサンプルスイッチ３４２b2をオンすることで、それ以前に前段のサンプルホールド回路３４０b1のホールドコンデンサ３４４b1に保持しておいた情報をホールドコンデンサ３４４b2に取り込み保持する（ｔ１２_@〜ｔ１３_@）。本例ではｔ１０_@≒ｔ１１_@≒ｔ１２_@としている。
【０１１４】
次に、寄生容量１８Ｃに保持された熱雑音Ｖnrst０の情報を基準情報抽出用のサンプルホールド回路３４０ｂで取り込むべく、リセットパルスRST のアクティブＨ期間と水平選択信号φＨのアクティブＨ期間の合間（ｔ１４_@〜ｔ２０_@）に、サンプルパルスSPb1をアクティブＨにして前段のサンプルホールド回路３４０b1のサンプルスイッチ３４２b1をオンする（ｔ１５_@〜ｔ１８_@）。これにより、寄生容量１８Ｃに保持されている熱雑音Ｖnrst０をゲインＣｐ／Ｃfb倍した熱雑音Ｖnrst１を含む情報Ｓ２_rst（＝Ｃｐ／Ｃfb＊（Vref−Ｖnrst０）；信号電圧としてはV4_@）がホールドコンデンサ３４４b1に取り込まれ保持される。
【０１１５】
このリセットノイズ（熱雑音Ｖnrst１）のサンプリングが終了した後の信号転送時には、リセットパルスRST をインアクティブＬにしてアンプリセット用の初期化スイッチ３２６をオフにした状態で、またサンプルパルスSPa2，SPb1，SPb2をインアクティブＬにしてサンプルスイッチ３４２a2，３４２a2，３４２b2をオフした状態で、水平選択信号φＨをアクティブＨにして水平転送用の水平選択スイッチ６２をオンにするとともに（ｔ２０_@〜ｔ２８_@）、水平選択信号φＨのアクティブＨの期間（ｔ２０_@〜ｔ２８_@）内でサンプルパルスSPa1をアクティブＨにして画素情報抽出用の前段のサンプルホールド部３４０a1のサンプルスイッチ３４２a1をオンにする（ｔ２２_@〜ｔ２６_@）。
【０１１６】
これにより、画素信号S1と同時に熱雑音Ｖnrst０の情報も転送されサンプルスイッチ３４２a1に保持される。すなわち、スイッチドキャパシタアンプ３２０の出力である画素信号S1（の画素信号電圧V1_@）をゲインＣ１_@／Ｃfb倍した情報を含む画素信号S2_sigが、ホールドコンデンサ３４４a1に取り込まれ保持される。このときには、画素信号電圧V1_@をゲイン（Ｃ１_@／Ｃfb）倍した真の信号成分V2_@（＝Ｃ１_@／Ｃfb＊（Vref−V1_@））を含む撮像信号S2_sigと寄生容量１８Ｃに保持されている熱雑音Ｖnrst０をゲインＣｐ／Ｃfb倍した熱雑音Ｖnrst１（＝Ｃｐ／Ｃfb＊（Vref−Ｖnrst０））の信号電圧V4_@との合成成分の信号電圧V3_@がホールドコンデンサ３４４a1に保持される。
【０１１７】
この後、次の“＠＋１”番目の単位画素３（図では２画素目）のアンプリセットタイミング（ｔ１０_@+1〜ｔ１４_@+1）に合わせて、画素情報抽出用のサンプルホールド回路３４０ａおよび基準情報抽出用のサンプルホールド回路３４０ｂの各前段のサンプルホールド回路３４０a1，３４０b1のホールドコンデンサ３４４a1，３４０b1に保持されているそれぞれの電圧V3_@，V4_@はアナログアンプ３４６a1，３４６b1を介して後段のサンプルホールド回路３４０a2，３４０b2のホールドコンデンサ３４４a2，３４０b2に概ね同時に（並列的に）伝達され、それぞれ対応する撮像信号S3_sig，S3_rstとして保持される（ｔ１１_@+1〜ｔ１６_@+1，ｔ１２_@+1〜ｔ１３_@+1）。ｔ１１_@≒ｔ１２_@とすることで、後段のサンプルホールド回路３４０a2，３４０b2への信号成分と熱雑音のサンプリングタイミング合わせることができる。
【０１１８】
ホールドコンデンサ３４４a2に保持された画素信号抽出の情報（画素信号電圧V2_@と熱雑音Ｖnrst１を反映した電圧V4_@との合成成分＝電圧V3_@）と、ホールドコンデンサ３４４b2に保持されたリセットノイズの情報（熱雑音Ｖnrst１を反映した電圧V4_@）は、直ちにそれぞれアナログアンプ３４６a2，３４６b2を介して信号加算部３６０に供給される。このとき、アナログアンプ３４６a2は、電圧V3_@（＝V2_@＋V4_@）の符号を反転することなく電圧V5_@として信号加算部３６０に供給する一方、アナログアンプ３４６b2はリセットノイズの情報（電圧V4_@）の符号を反転して電圧V6_@として信号加算部３６０に供給する。
【０１１９】
信号加算部３６０は、アナログアンプ３４６a2から供給された画素信号抽出の情報（画素信号電圧V2_@と熱雑音Ｖnrst１を反映した電圧V4_@との合成成分＝V5_@）とアナログアンプ３４６b2から供給された熱雑音Ｖnrst１の負の情報（V6_@＝−V4_@）との間で、“V5_@＋V6_@＝（V2_@＋V4_@）−V4_@）”に従って加算処理（事実上の差分処理）をして撮像信号S3として出力する。これにより、撮像信号S3においては、画素信号の電圧振幅（＝V2_@）を保ったまま、熱雑音Ｖnrst１の情報（＝V4_@）がキャンセルされるため、Ｓ／Ｎの高い撮像信号S3が信号加算部３６０から出力される。換言すれば、信号加算部３６０の後段に接続される信号処理部では、容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０で発生するリセットノイズの影響を受けなくなる。
【０１２０】
出力回路２８は、このような動作を同一行の各単位画素３について繰り返すことで、つまり、図５に示すように、水平選択信号φＨおよびリセットパルスRST の制御に従って信号転送状態とリセット状態とを交互に繰り返しながら動作することで、画素信号１行分を連続的に転送可能することができ、１Ｈ分の画素信号の水平転送が完結する。
【０１２１】
このように、本実施形態の第１構成例の出力回路２８では、スイッチドキャパシタアンプ３２０の出力である撮像信号S2の内の信号成分（信号転送状態の信号S2_sigの画素信号電圧V2）をサンプルホールド回路３４０ａで抽出して信号加算部３６０の一方の入力端子に供給するとともに、同じスイッチドキャパシタアンプ３２０の出力のうちの基準電圧Vrefをサンプルホールド回路３４０ｂで抽出して信号加算部３６０の他方の入力端子に供給するようにした。
【０１２２】
これにより、後段の信号処理では、容量帰還型の増幅回路を構成するスイッチドキャパシタアンプ３２０で発生するリセットノイズの影響を受けなくなる。スイッチドキャパシタアンプ３２０で発生するリセットノイズ（熱雑音）を信号転送用のサンプルホールド回路３４０ａとは別に用意されるサンプルホールド回路３４０ｂで保持し、信号加算部３６０にて差動でリセットノイズをキャンセルする駆動方式とすることで、リセットノイズの影響を抑制してＳ／Ｎを改善するのである。画素アレイ部１０の単位画素３から伝達される信号振幅を損なうことなく、容量帰還型の増幅回路でリセット時に発生するの熱雑音を低減することで、高Ｓ／Ｎを実現することができる。
【０１２３】
また、付加的な効果として、図３に示す比較例の出力回路２８の場合において熱雑音を低減させるには容量帰還型の増幅回路に使用される帰還容量３２４の容量値を大きくしなければならないが、図２に示す本実施形態の第１構成例の出力回路２８では、帰還容量３２４の容量値を大きくしなくても撮像信号S3における熱雑音を低減できるので、レイアウト面積の縮小やチップコストを下げることができる。
【０１２４】
また、他の付加的な効果として、リセット解除時の増幅回路の出力情報（ノイズ成分や画素信号成分）はリセット状態の信号レベルに重畳されて出力されるので、容量帰還型の増幅回路をリセットしたことを起因とするノイズ成分の増幅回路の出力情報をサンプルホールド回路３４０ｂで画素信号転送前に取得する際には、差動増幅器３２２のオフセット電圧の情報も同時に取得されることになる。もちろん、サンプルホールド回路３４０ａで画素信号成分を取得する際にも同様である。よって、画素信号転送状態の信号レベルとリセット状態の信号レベルの双方について、同じ信号処理部から出力される処理済み信号を処理対象として信号抽出を行なうことができ、素子ばらつきの影響が抽出される双方の信号に同様に含まれるようになる。素子ばらつきの影響が両方の信号に同様に含まれるようにすることで、その差を取って出力信号を生成すれば、出力信号には、素子ばらつきの成分が含まれないことになり、後段の処理回路においては、容量帰還型の増幅回路を構成する素子のばらつきの影響を排除できる。
【０１２５】
特に第１構成例では、サンプルホールド回路３４０ａ，３４０ｂともに２段構成とし、前段のサンプルホールド回路３４０a1，３４０b1で先ず画素信号電圧V2と基準電圧Vrefをそれに適したタイミングでサンプリングした後に、サンプルホールド回路３４０a1，３４０b1のホールドコンデンサ３４４a1，３４４b1に保持されている情報を、後段のサンプルホールド回路３４０a2，３４０b2でタイミングを揃えてサンプリングして信号加算部３６０に伝達するようにしているので、１段構成とする場合よりも精度よくリセットノイズの影響を抑制できる。２段目サンプルホールドでタイミングを合わせることでノイズの蓄積期間を同じにし１データのどの部分をみても高Ｓ／Ｎのデータが取れるようにしている。
【０１２６】
すなわち、考え方としては、前段のサンプルホールド回路３４０a1，３４０b1でホールドコンデンサ３４４a1，３４４b1に保持されている情報V3_@ａ，V3_@ｂを信号加算部３６０に伝達して加算処理（事実上の減算処理）を実行する構成（第１変形例と称する）を採ることも考えられる。
【０１２７】
しかしながら第１変形例の場合、アナログアンプ３４６a1から供給された画素信号抽出の情報（画素信号電圧V2_@と熱雑音Ｖnrst１の合成成分＝V3_@ａ）とアナログアンプ３４６b1から供給されたリセットノイズの情報（熱雑音Ｖnrst１の負の情報＝−V3_@ｂ）との間には、サンプルホールドタイミングにズレ（ｔ１５〜ｔ２２）が存在する。一方、信号加算部３６０は、信号S3_sig，信号S3_rstを差動で加算する差分処理を常時行なっている。このため、タイミングｔ１５〜ｔ２２では、信号加算部３６０が扱う信号S3_sig，信号S3_rstには、処理対象画素の相違が生じ、差分処理結果にはその分の誤差が生じ精度が低下する。ただし、スイッチドキャパシタアンプ３２０におけるリセットノイズが処理対象画素に関わらず同一であると考えることができる場合には通常は問題は起きない。しかしながら、１段のサンプルホールドだけでは、ノイズの蓄積期間が異なってしまうので、１データの中で減算処理後のノイズ量にばらつきが生じてしまう。この点を勘案して、２段構成にして高精度の対応をとるか、それとも１段構成にして回路のコンパクト化を図るかを決めるとよい。
【０１２８】
また、信号加算部３６０における差分処理対象の信号出力タイミングを揃えるという点においては、スイッチドキャパシタアンプ３２０のリセットノイズの情報を信号成分の出力タイミングと同時化することができればよく、必ずしも２系統のサンプルホールド回路をそれぞれ２段構成にする必要はない。
【０１２９】
たとえば、サンプルホールド回路３４０ｂ側のみを２段にする構成（第２変形例と称する）を採ることも考えられる。第２変形例の場合、前段のサンプルホールド回路３４０b1でホールドコンデンサ３４４b1にサンプリングされた熱雑音Ｖnrst１の情報の後段のサンプルホールド回路３４０b2でのサンプリングタイミングを画素情報抽出用のサンプルホールド回路３４０ａのサンプリングタイミング（ｔ２２〜ｔ２６）に合わせるとよい。こうすることで、回路のコンパクト化を図りつつ、スイッチドキャパシタアンプ３２０におけるリセットノイズが処理対象画素で異なる場合にも、高精度で対処できる利点がある。
【０１３０】
＜出力回路の詳細構成：第２構成例＞
図６は出力回路２８の本実施形態の第２構成例を説明するブロック図である。第２構成例の出力回路２８は、第１構成例における信号加算部３６０とその入力側のアナログアンプ３４６a2，３４６b2を纏めて演算増幅器（オペアンプ）などで構成された差動増幅器３４８に置き換えた態様である。差動増幅器３４８もアナログアンプであることには相違ない。サンプルスイッチ３４２a2とホールドコンデンサ３４４a2と差動増幅器３４８とで画素情報抽出用の後段のサンプルホールド回路３４０a2が構成され、サンプルスイッチ３４２b2とホールドコンデンサ３４４b2と差動増幅器３４８とで基準情報抽出用の後段のサンプルホールド回路３４０b2が構成される。
【０１３１】
差動増幅器３４８は、ホールドコンデンサ３４４a2に保持された画素信号抽出の情報（画素信号電圧V2_@と熱雑音Ｖnrst１の合成成分＝電圧V4_@ａ）が非反転入力端子（＋）に供給される一方、ホールドコンデンサ３４４b2に保持されたリセットノイズの情報（熱雑音Ｖnrst１＝V4_@ｂ）を含む基準電圧Vrefの情報が反転入力端子（−）に供給される。差動増幅器３４８は、画素信号抽出の情報（画素信号電圧V2_@と熱雑音Ｖnrst１の合成成分＝電圧V4_@ａ）とリセットノイズの情報（熱雑音Ｖnrst１の情報＝V4_@ｂ）との間で、“（画素信号電圧V2_@２と熱雑音Ｖnrst１の合成成分）−熱雑音Ｖnrst１”に従って差分処理をして撮像信号S3として出力する。これにより、第２構成例においても、画素信号の電圧振幅V2_@は保ったまま、熱雑音Ｖnrst１がキャンセルされるため、Ｓ／Ｎの高い撮像信号S3が差動増幅器３４８から出力される。
【０１３２】
第１構成例における信号加算部３６０とその入力側のアナログアンプ３４６a2，３４６b2を纏めて１つの差動増幅器３４８に置き換えることで、回路構成をコンパクトにしつつ、第１構成例における作用効果をそのまま享受できる利点がある。
【０１３３】
なお、信号加算部３６０とその入力側の２つのアナログアンプ３４６を纏めて１つの差動増幅器３４８に置き換えるという第２構成例の仕組みは、第１構成例における第１変形例や第２変形例とする場合にも同様に適用でき、第１構成例に対する各変形例の作用効果を同様に享受できる。
【０１３４】
＜撮像装置＞
図７は、前述の本実施形態の固体撮像装置１と同様の仕組みを利用した物理情報取得装置の一例である撮像装置（カメラシステム）の概略構成を示す図である。撮像装置８は、可視光カラー画像を得る撮像装置になっている。
【０１３５】
具体的には、撮像装置８は、太陽光や蛍光灯などの光源８０１の下にある被写体Ｚの像を担持する光Ｌを撮像装置側に導光して結像させる撮影レンズ８０２と、光学ローパスフィルタ８０４と、たとえばＲ，Ｇ，Ｂの色フィルタがベイヤー配列とされている色フィルタ群８１２と、画素アレイ部１０と、画素アレイ部１０を駆動する駆動制御部７と、画素アレイ部１０から出力された画素信号に対してＣＤＳ処理などのアナログ信号処理を施すカラム処理部２６と、カラム処理部２６から出力された画素信号S1を処理して出力する出力回路２８と、出力回路２８から出力された撮像信号S3に対して所定の信号処理を施すカメラ信号処理部８１０を備えている。
【０１３６】
カメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置８の全体を制御する主制御部として機能するカメラ制御部９００とを有する。撮像信号処理部８２０は、出力回路２８から供給されるル撮像信号をデジタルデータに変換するＡＤ変換部８２１と、色フィルタとして原色フィルタ以外のものが使用されているときにＡＤ変換部８２１から供給されるデジタル撮像信号をＲ（赤），Ｇ（緑），Ｂ（青）の原色信号に分離する原色分離機能を具備した信号分離部８２２と、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて色信号Ｃに関しての信号処理を行なう色信号処理部８３０とを有する。
【０１３７】
また撮像信号処理部８２０は、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて輝度信号Ｙに関しての信号処理を行なう輝度信号処理部８４０と、輝度信号Ｙ／色信号Ｃに基づいて映像信号ＶＤを生成するエンコーダ部８６０とを有する。
【０１３８】
本実施形態のカメラ制御部９００は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣｐＵ（Central Processing Unit ）を代表例とする電子計算機の中枢をなすマイクロプロセッサ（microprocessor）９０２と、読出専用の記憶部であるＲＯＭ（Read Only Memory）９０４、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるＲＡＭ（Random Access Memory）９０６と、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer ）とも称する。
【０１３９】
なお、上記において“揮発性の記憶部”とは、装置の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。一方、“不揮発性の記憶部”とは、装置のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を“不揮発性”を呈するように構成するものであってもよい。
【０１４０】
カメラ制御部９００は、システム全体を制御するものである。ＲＯＭ９０４にはカメラ制御部９００の制御プログラムなどが格納されているが、特に本例では、カメラ制御部９００によって、各種の制御パルス（特に前記実施形態との関係においては出力回路２８を制御するためのもの）のオン／オフタイミングを設定するためのプログラムが格納されている。ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータなどが格納されている。
【０１４１】
また、カメラ制御部９００は、メモリカードなどの記録媒体９２４を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。たとえば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６の他に、メモリ読出部９０７および通信Ｉ／Ｆ（インタフェース）９０８を備える。
【０１４２】
記録媒体９２４は、たとえば、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）のための各種の制御パルスのオン／オフタイミングなど、様々な設定値などのデータを登録するなどのために利用される。
【０１４３】
メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。
【０１４４】
なお、このような撮像装置８は、駆動制御部７およびカラム処理部２６を、画素アレイ部１０と別体にしてモジュール状のもので示しているが、固体撮像装置１について述べたように、これらが画素アレイ部１０と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置１を利用してもよいのは言うまでもない。
【０１４５】
また、図では、画素アレイ部１０や駆動制御部７やカラム処理部２６やカメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５などの光学系をも含む状態で、撮像装置８を示しており、この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。
【０１４６】
ここで、前述の固体撮像装置１におけるモジュールとの関係においては、図示のように、画素アレイ部１０（撮像部）と、ＡＤ変換機能や差分（ＣＤＳ）処理機能を具備したカラム処理部２６などの画素アレイ部１０側と密接に関連した信号処理部（カラム処理部２６の後段のカメラ信号処理部は除く）が纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１の後段に、残りの信号処理部であるカメラ信号処理部８１０を設けて撮像装置８の全体を構成するようにしてもよい。
【０１４７】
または、図示を割愛するが、画素アレイ部１０と撮影レンズ８０２などの光学系とが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１に加えて、カメラ信号処理部８１０をもモジュール内に設けて、撮像装置８の全体を構成するようにしてもよい。
【０１４８】
また、固体撮像装置１におけるモジュールの形態として、カメラ信号処理部２００に相当するカメラ信号処理部８１０を含めてもよく、この場合には、事実上、固体撮像装置１と撮像装置８とが同一のものと見なすこともできる。
【０１４９】
このような撮像装置８は、「撮像」を行なうための、たとえば、カメラや撮像機能を有する携帯機器として提供される。なお、「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。
【０１５０】
このような構成の撮像装置８においては、前述の固体撮像装置１の全ての機能を包含して構成されており、前述の固体撮像装置１の基本的な構成および動作と同様とすることができ、出力回路２８として、前述の各構成例もしくはその変形例の何れかを適用することで、水平データ転送おけるスイッチドキャパシタアンプ３２０のリセットノイズ（熱雑音）の問題を解決できる。
【図面の簡単な説明】
【０１５１】
【図１】本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。
【図２】出力回路の第１構成例を説明するブロック図である。
【図３】出力回路の比較例を説明するブロック図である。
【図４】比較例の出力回路の動作を説明するタイミングチャートである。
【図５】第１構成例の出力回路の動作を説明するタイミングチャートである。
【図６】出力回路の第２構成例を説明するブロック図である。
【図７】本実施形態の固体撮像装置と同様の仕組みを利用した撮像装置の概略構成を示す図である。
【符号の説明】
【０１５２】
１…固体撮像装置、１０…画素アレイ部、１２…水平走査部、１４…垂直走査部、１５…垂直制御線、１８…水平信号線、１８Ｃ…寄生容量、１９…垂直信号線、２０…通信・タイミング制御部、２４…読出電流源部、２５…カラム信号処理部、２６…カラム処理部、２６６…蓄積容量（入力容量）、２６６Ｃ…ラインメモリ、２６８…カラム出力線、２８…出力回路、３…単位画素、３２０…スイッチドキャパシタアンプ、３２２…差動増幅器、３２４…帰還容量、３２６…初期化スイッチ、３４０…サンプルホールド部、３４０ａ…サンプルホールド回路、３４０a1…前段のサンプルホールド回路、３４０a2…後段のサンプルホールド回路、３４０ｂ…サンプルホールド回路、３４０b1…前段のサンプルホールド回路、３４０b2…後段のサンプルホールド回路、３４２…サンプルスイッチ、３４４…ホールドコンデンサ、３４６…アナログアンプ、３４８…差動増幅器、３６０…信号加算部、６０…水平選択スイッチ部、６２…水平選択スイッチ、７…駆動制御部、８…撮像装置、９００…カメラ制御部
【図１】
2008177760.tif 000003
【図２】
2008177760.tif 000004
【図３】
2008177760.tif 000005
【図４】
2008177760.tif 000006
【図５】
2008177760.tif 000007
【図６】
2008177760.tif 000008
【図７】
2008177760.tif 000009