(57)【要約】【課題】ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができる有機薄膜トランジスタ及びそれを用いた集積回路を得る。【解決手段】基板と、基板上に設けられるゲート電極と、ソース電極と、ドレイン電極と、ゲート電極上を覆うゲート絶縁膜と、ゲート絶縁膜の上に設けられ、ソース電極とドレイン電極の間でチャネル領域を形成するための有機半導体層と、ゲート電極に信号を与えるための信号線とを備える有機薄膜トランジスタであって、ゲート電極より厚みの薄い接続層が基板上に設けられており、ゲート電極の一部が接続層の上に形成されることにより、ゲート電極が接続層に電気的に接続されており、信号線が接続層と電気的に接続されることにより、接続層を介してゲート電極と電気的に接続されていることを特徴とする有機薄膜トランジスタ。【選択図】図１
2008177398.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられるゲート電極と、ソース電極と、ドレイン電極と、前記ゲート電極上を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に設けられ、前記ソース電極と前記ドレイン電極の間でチャネル領域を形成するための有機半導体層と、前記ゲート電極に信号を与えるための信号線とを備える有機薄膜トランジスタであって、
前記ゲート電極より厚みの薄い接続層が前記基板上に設けられており、前記ゲート電極の一部が前記接続層の上に形成されることにより、前記ゲート電極が前記接続層に電気的に接続されており、前記信号線が前記接続層と電気的に接続されることにより、前記接続層を介して前記ゲート電極と電気的に接続されていることを特徴とする有機薄膜トランジスタ。
【請求項２】
前記ゲート電極の厚み方向に前記チャネル領域が形成されていることを特徴とする請求項１に記載の有機薄膜トランジスタ。
【請求項３】
前記ゲート電極の一方の側方の前記基板上に、前記ゲート電極より厚みの薄い前記ソース電極が設けられ、他方の側方の前記基板上に、前記ゲート電極より厚みの薄い前記ドレイン電極が設けられ、前記ゲート電極の上面上に前記ゲート絶縁膜を介してフローティング電極が設けられていることを特徴とする請求項２に記載の有機薄膜トランジスタ。
【請求項４】
前記ゲート電極の一部が、前記接続層の幅よりも広い幅で前記接続層を覆うように形成されていることを特徴とする請求項１〜３のいずれか１項に記載の有機薄膜トランジスタ。
【請求項５】
第１の薄膜トランジスタと第２の薄膜トランジスタを少なくとも備える集積回路であって、
前記第２の薄膜トランジスタが、請求項１〜４のいずれか１項に記載の有機薄膜トランジスタであり、前記第１の薄膜トランジスタからの出力信号が、前記接続層を介して前記第２の薄膜トランジスタの前記ゲート電極に与えられることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体材料を用いた電界効果トランジスタである有機薄膜トランジスタ及びそれを用いた集積回路に関するものである。
【背景技術】
【０００２】
有機材料を半導体層に用いた電界効果トランジスタ（有機薄膜トランジスタ）は、単結晶シリコン、多結晶シリコンなどを半導体層に用いたトランジスタに比べて、低い温度で形成できることが特徴である。そのため、有機薄膜トランジスタは、フレキシブル基板等を用いることができ、薄型、軽量、及び柔軟性を有するディスプレイや電子ペーパーとしての応用、及びセンサへの応用が期待されている。
【０００３】
有機薄膜トランジスタは、多結晶シリコンや非晶質シリコンを用いたトランジスタに比べて電気特性が低く、特性の向上を求められている。そのための効果的な手段の１つとして、チャネル長を短くする方法がある。しかしながら、プレーナ構造のトランジスタにおいてチャネル長を短くするには、高度な微細加工技術が必要になるという問題がある。
【０００４】
チャネル長を短くすることができるトランジスタとして、ゲート電極の側面を利用してチャネル領域を形成する構造が提案されている（特許文献１）。このようなトランジスタ構造においては、ゲート電極の上部にソース電極を形成し、ゲート電極の両端の基板の平面部の上にドレイン電極を形成して、ゲート電極の側面をチャネルとしており、ゲート電極の厚さに相当する数μｍ程度の短いチャネル長を実現することができる。
【０００５】
従来のプレーナ構造のトランジスタでは、特許文献２、３及び４などに示されるように、ゲート電極に電気信号を与えるための配線層は、ゲート電極の上面にゲート絶縁膜を一部除去したコンタクトホールを形成し、このコンタクトホールを通してゲート電極と接続している。しかしながら、上記のゲート電極の側面にチャネルを形成する縦型チャネル構造のトランジスタにおいては、ゲート電極の厚みを１μｍ〜数μｍ程度とするため、従来のようにゲート電極の上面からコンタクトしようとすると、１μｍ〜数μｍ程度の段差を乗り越えて配線することが必要となり、配線層の厚みが通常０．１〜０．３μｍ（１０００〜３０００Å）程度であるため、配線層の断線を生じるという問題がある。
【０００６】
また、このような断線の発生を防止するため、中間層を形成したり、あるいは電極の周囲を平坦化しようとすると、プロセス工程が増えるという問題を生じる。
【特許文献１】特開２００５−１９４４６号公報
【特許文献２】特開２００５−１５８７５６号公報
【特許文献３】特開２００５−７２１８８号公報
【特許文献４】特開２００６−１７３６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができる有機薄膜トランジスタ及びそれを用いた集積回路を適用することにある。
【課題を解決するための手段】
【０００８】
本発明の有機薄膜トランジスタは、基板と、基板上に設けられるゲート電極と、ソース電極と、ドレイン電極と、ゲート電極上を覆うゲート絶縁膜と、ゲート絶縁膜の上に設けられ、ソース電極とドレイン電極の間でチャネル領域を形成するための有機半導体層と、ゲート電極に信号を与えるための信号線とを備える有機薄膜トランジスタであって、ゲート電極より厚みの薄い接続層が基板上に設けられており、ゲート電極の一部が接続層の上に形成されることにより、ゲート電極が接続層に電気的に接続されており、信号線が接続層と電気的に接続されることにより、接続層を介してゲート電極と電気的に接続されていることを特徴としている。
【０００９】
本発明においては、ゲート電極より厚みの薄い接続層が基板上に設けられており、ゲート電極の一部がこの接続層の上に形成されることにより、ゲート電極が接続層と電気的に接続されており、信号線が接続層と電気的に接続されることにより、接続層を介してゲート電極と電気的に接続される。このため、信号線を直接ゲート電極の上に形成して接続する必要がなく、ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができる。従って、本発明においては、ゲート電極の厚みを、例えば、０．５μｍ以上にすることができ、さらには０．５〜３μｍの範囲の厚みとすることができる。また、接続層の厚みは、例えば、０．１〜０．４μｍの範囲とすることができる。
【００１０】
本発明は、ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができるので、上述の縦型チャネル構造のトランジスタに特に好ましく採用することができる。
【００１１】
縦型チャネル構造のトランジスタとする場合、ゲート電極の上面上にゲート絶縁膜を介してソース電極及びドレイン電極の内の一方を形成し、ソース電極及びドレイン電極の内の他方を、ゲート電極の側方の基板上に形成することができる。この場合、ゲート電極の両側の側方にそれぞれ電極を形成してもよいし、いずれか一方側にのみ電極を形成してもよい。
【００１２】
また、ゲート電極の一方の側方の基板上にソース電極を設け、他方の側方の基板上にドレイン電極を設け、ゲート電極の上面上にゲート絶縁膜を介してフローティング電極を設けてもよい。ゲート電極の上面上に設ける電極をフローティング電極とすれば、このフローティング電極は配線する必要がないため、ゲート電極の厚みが厚くなってもその段差を考慮して配線を設ける必要がない。
【００１３】
また、本発明においては、ゲート電極の一部が、接続層の幅よりも広い幅で接続層を覆うように形成されていてもよい。ゲート電極の一部がこのように接続層を覆うように形成されることにより、接続層の段差部分による断線等の影響を低減することができる。また、ゲート電極を形成する際の位置ずれや、その他の基板上の素子の位置ずれなどによる断線や欠陥等の発生を抑制することができる。
【００１４】
本発明における有機半導体層は、有機半導体材料から形成することができる。有機半導体材料としては、フタロシアニンなどの含窒素原子系材料、オリゴチオフェン、チオフェン系オリゴマーなどの含硫黄原子系材料、ペンタセン、テトラセン、ルブレン、及びそれらの誘導体などの炭化水素系材料が挙げられる。また、高分子系の有機半導体材料としては、ポリチオフェン、ポリアセチレン、ポリ（チエニレンビニレン）（ＰＴＶ）、オリゴフェニレン、チオフェン誘導体、フルオレン誘導体、フルオレン−チオフェンポリマー（Ｆ８Ｔ２）などからなる材料、チオフェン、フェニレン、ビニレン等の組み合わせによる材料、フラーレン、カーボンナノチューブ、またはカーボン系材料を含む混合物からなる材料などが挙げられる。
【００１５】
本発明において、ゲート電極を形成する材料としては、例えば、Ａｌ、Ａｌ合金、Ｔａ、Ｔｉ、Ｃｒ、Ｓｉ系材料などが挙げられる。
【００１６】
本発明において、ソース電極及びドレイン電極を形成する材料としては、Ａｕ、Ａｕ／Ｃｒ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、導電性ポリマーなどが挙げられる。また、本発明においては、ソース電極及びドレイン電極を、溶液の塗布から形成することも可能である。例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）や、Ａｕ、Ａｇ等の金属微粒子を含有した溶液を塗布して、ソース電極及びドレイン電極を形成することができる。
【００１７】
本発明における基板は、特に限定されるものではないが、例えば、ガラス基板や、薄い金属膜の表面を絶縁膜で被覆した基板や、フレキシブル基板などのプラスチック基板を用いることができる。プラスチック基板としては、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）などが挙げられる。
【００１８】
本発明におけるゲート絶縁膜は特に限定されるものではないが、例えば、パラキシリレン系樹脂、ポリ（ビニルピロリドン）（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、エポキシ樹脂、ポリイミドなどの高分子系材料の他、シリコン酸化膜、シリコン窒化膜などの無機材料を用いることができる。
【００１９】
本発明の集積回路は、第１の薄膜トランジスタと第２の薄膜トランジスタとを少なくとも備え、第２の薄膜トランジスタが、上記本発明の有機薄膜トランジスタであり、第１の薄膜トランジスタからの出力信号が、接続層を介して第２の薄膜トランジスタのゲート電極に与えられることを特徴としている。
【００２０】
本発明の集積回路においては、第２の薄膜トランジスタが、上記本発明の有機薄膜トランジスタから構成されているので、第２の薄膜トランジスタは、ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができる。従って、第２の薄膜トランジスタに、縦型チャネル構造の有機薄膜トランジスタを採用することができる。このため、チャネル長の短いトランジスタとすることができ、有機薄膜トランジスタの動作特性を向上させることができる。
【００２１】
第１の薄膜トランジスタは、上記本発明の有機薄膜トランジスタであってもよいし、他の構造の薄膜トランジスタであってもよい。
【００２２】
本発明の集積回路は、例えば、画素駆動回路などに用いることができる。
【発明の効果】
【００２３】
本発明によれば、ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができる。
【００２４】
本発明の集積回路は、第１の薄膜トランジスタと第２の薄膜トランジスタとを少なくとも備え、第２の薄膜トランジスタが、本発明の有機薄膜トランジスタであるので、第２の薄膜トランジスタのゲート電極への配線における断線等を生じることなく、第２の薄膜トランジスタのゲート電極の厚みを厚くすることができる。このため、集積回路の特性を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を具体的な実施形態により説明するが、本発明は以下の実施形態に限定されるものではない。
【００２６】
図１は、本発明に従う一実施形態の有機薄膜トランジスタを示す断面図であり、図２は平面図である。
【００２７】
図１に示すように、ガラス基板９の上に、Ａｕ／Ｃｒの積層構造からなる接続層２（膜厚０．２μｍ）が形成されている。接続層２の一部の上に積層するように、Ａｌ薄膜からなるゲート電極３（膜厚１．０μｍ）が形成されている。ゲート電極３の上には、例えばパリレン膜からなるゲート絶縁膜４（膜厚数十ｎｍ〜数百ｎｍ）がゲート電極３の全体を覆うように形成されている。ゲート電極３の上には、ゲート絶縁膜４を介して、Ａｕ薄膜からなるフローティング電極７（膜厚０．１５μｍ）が形成されている。また、図２に示すように、ゲート電極３の一方の側方の基板９の上には、Ａｕ薄膜からなるソース／ドレイン電極５（膜厚０．１５μｍ）が形成されており、他方の側方の基板９上には、ドレイン／ソース電極６（膜厚０．１５μｍ）が形成されている。
【００２８】
ソース／ドレイン電極５、ドレイン／ソース電極６、及びフローティング電極７の上には、ゲート絶縁膜４の側方部分全体を覆うように、有機半導体材料からなる有機半導体層８（膜厚０．１μｍ程度）が形成されている。
【００２９】
図３は、図２に示すＡ−Ａ′線に沿う断面図である。図３に示すように、基板９上にゲート電極３が形成され、ゲート電極３の上にゲート絶縁膜４が形成されており、ゲート絶縁膜４の上にフローティング電極（フローティングメタル）７が形成されている。また、ゲート絶縁膜４の一方の側面４ａ側の基板９上には、ソース／ドレイン電極５が形成されており、他方の側面４ｂ側の基板９上には、ドレイン／ソース電極６が形成されている。後述するように、ソース／ドレイン電極５、フローティング電極７、及びドレイン／ソース電極６は、ゲート電極３及びゲート絶縁膜４の段差を利用して、一度の薄膜形成で形成することができる。
【００３０】
ソース／ドレイン電極５、フローティング電極７、及びドレイン／ソース電極６の上には、有機半導体材料からなる有機半導体層８が形成されている。有機半導体層８を形成することにより、ソース／ドレイン電極５とフローティング電極７との間の側面４ａ及びフローティング電極７とドレイン／ソース電極６との間の側面４ｂに沿う領域をチャネル領域とすることができる。
【００３１】
本実施形態においては、ゲート電極３の上面上にフローティング電極７を設け、ゲート電極３の一方の側方にソース／ドレイン電極５、他方の側方にドレイン／ソース電極６を設けてチャネル領域を形成しているが、本発明はこのような電極の配置に限定されるものではない。例えば、ゲート電極の上にソース／ドレイン電極を設け、ゲート電極の側方にドレイン／ソース電極を設けるような構造であってもよい。この場合、ゲート電極の一方側にのみドレイン／ソース電極を設けてもよいし、両側にドレイン／ソース電極を設けてもよい。
【００３２】
本実施形態のように、ゲート電極３の上面上に形成する電極５をフローティング電極とすれば、フローティング電極には配線を接続する必要がないので、配線を考慮することなく、ゲート電極３の厚みを厚くすることができる。
【００３３】
図１及び図２を参照して、ゲート電極３及びゲート絶縁膜４が設けられていない接続層２の領域に、ゲート電極３に信号を与えるための信号線１０が形成されている。信号線１０からの信号は、接続層２を通り、ゲート電極３に与えられる。
【００３４】
本実施形態では、信号線１０が接続層２に電気的に接続され、接続層２を介して信号線１０がゲート電極３に接続されている。接続層２の厚みは、ゲート電極３の厚みより薄いので、接続層２の上にゲート電極３の一部を形成する際、断線等を生じることなく確実に電気的に接続することができる。
【００３５】
図４は、本発明に従う他の実施形態の有機薄膜トランジスタを示す断面図であり、図５は平面図である。
【００３６】
図４及び図５に示すように、本実施形態においては、接続層２として、ゲート電極３よりも大きい形状の接続層２を形成している。
【００３７】
基板９上に、接続層２の薄膜と、ゲート電極３の薄膜の積層膜を形成した後、レジストパターンを形成し、エッチングすることにより、ゲート電極３を所望の形状に形成する。続いて、フォトリソグラフ及びエッチングにより、接続層２の形状を形成することができる。なお、ソース／ドレイン電極５及びドレイン／ソース電極６は、接続層２と接しないように、これらの電極近傍においてはゲート絶縁膜４が接続層２の上に形成されている。
【００３８】
図６は、本発明に従うさらに他の実施形態の有機薄膜トランジスタを示す断面図であり、図７は平面図である。
【００３９】
図７に示すように、本実施形態においては、接続層２と接するゲート電極３の部分が接続層２の幅よりも広い幅で接続層２を覆っている。このため、接続層２の段差による欠陥の発生を低減することができる。また、三方向から段差を乗り上げて接続層２と接触しているため、ゲート電極形成の際の位置ずれや基板上の素子の位置ずれによる断線や欠陥の影響を抑えることができる。
【００４０】
図８は、本発明に従う一実施形態の集積回路の製造工程を示す断面図である。
【００４１】
図８（ｅ）に示すように、本実施形態の集積回路においては、プレーナ型の第１の薄膜トランジスタ１１と、本発明に従う縦型チャネル構造の第２の薄膜トランジスタ１とが形成されている。第１の薄膜トランジスタ１１においては、基板９上にゲート電極１３が形成されており、ゲート電極１３の上にゲート絶縁膜１４が形成され、ゲート電極１３の両側には、ソース／ドレイン電極１５と、ドレイン／ソース電極１６が形成され、ソース／ドレイン電極１５とドレイン／ソース電極１６の間を埋めるように、有機半導体材料からなる有機半導体層１８が形成されている。
【００４２】
第２の薄膜トランジスタ１は、図１及び図２に示す有機薄膜トランジスタと同様の構造を有している。第２の薄膜トランジスタ１のゲート電極３は接続層２の上に形成されることにより、接続層２と電気的に接続している。また、第１の薄膜トランジスタ１１のドレイン／ソース電極１６の端部は、接続層２の上に形成され、接続層２と電気的に接続されている。ドレイン／ソース電極１６とゲート電極３は、図９の平面図に示すように、その位置がずれるようにして接続層２の上に形成されている。
【００４３】
本実施形態の集積回路においては、第１の薄膜トランジスタ１１のドレイン／ソース電極１６からの信号を、接続層２を介して、第２の薄膜トランジスタ１のゲート電極３に与えることができる。
【００４４】
以下、図８（ｅ）に示す集積回路の製造工程について、図８（ａ）〜（ｄ）を参照して説明する。
【００４５】
図８（ａ）に示すように、ガラス基板９の上に、スパッタリング法、蒸着法等を用いて、Ａｕ／Ｃｒの積層構造を有する接続層２（厚み０．２μｍ）を形成する。接続層２は、基板９上に、接続層２となる薄膜を形成した後、フォトリソグラフィ法を用いてレジストパターンを形成し、次にＡｕ及びＣｒを、例えば、ヨウ化カリウム溶液及び硝酸系溶液などのエッチング液を用いてエッチングし、大きさ４０μｍ程度の島状のパターンに形成することにより形成することができる。次に、スパッタリング法、蒸着法等により、厚み１．０μｍのアルミニウム薄膜を形成し、フォトリソグラフィ法によりレジストパターンを形成した後、リン酸系混酸などのアルミニウムエッチング液を用いて、エッチングすることにより、ゲート電極１３（幅５０μｍ、長さ１００μｍ）及びゲート電極３（幅１０μｍ、長さ３００μｍ）を形成する。なお、図８（ｂ）に示すように、ゲート電極３の一部が、接続層２の上に形成されるようにゲート電極３をパターニングする。次に、ゲート絶縁膜として機能するパリレン膜を、厚み０．１μｍ程度となるように基板９の上の全体を覆うように形成する。次に、フォトリソグラフィ法を用いてレジストパターンを形成し、このレジストパターンをマスクとして、酸素プラズマ処理を行い、ゲート電極１３上及びゲート電極３上以外の部分のパリレン膜を除去する。これにより、ゲート電極１３及びゲート電極３の上にパリレン膜を残し、ゲート絶縁膜１４及びゲート絶縁膜４を形成することができる。なお、パリレン膜は、少なくとも、図９の平面図に示す接続層２とドレイン／ソース電極１６とが接続する部分３０において、除去されていれば良い。
【００４６】
次に、基板９の上全体に、Ａｕ薄膜を蒸着法で形成する。Ａｕ薄膜の表面を数十ｎｍ程度エッチングした後、フォトリソグラフィ法とエッチングにより、図８（ｄ）に示すように、第１の薄膜トランジスタ１１のソース／ドレイン電極１５及びドレイン／ソース電極１６、並びに第２の薄膜トランジスタ１のソース／ドレイン電極５、ドレイン／ソース電極６（図８には図示されない）、及びフローティング電極７を形成する。
【００４７】
図８（ｄ）に示すように、ドレイン／ソース電極１６は、接続層２の上に形成され、接続層２と電気的に接続される。従って、ドレイン／ソース電極１６は、第１の薄膜トランジスタ１に対しての信号線として機能している。
【００４８】
次に、例えばペンタセンからなる半導体材料を、蒸着法により、ゲート電極１３上のチャネル領域及びゲート電極３の側面のチャネル領域をそれぞれ覆うように形成する。なお、有機半導体材料のパターン形成は、蒸着マスクを用いたパターン形成や、蒸着後に保護膜を形成して、フォトリソグラフィ法によるレジストパターンをマスクとした、酸素プラズマを用いるドライエッチング等により行うことができる。
【００４９】
以上のようにして、厚み０．１μｍ程度の有機半導体層１８及び８を形成し、図８（ｅ）に示す集積回路を製造する。
【００５０】
本実施形態の集積回路においては、第１の薄膜トランジスタ１１からの出力が、ドレイン／ソース電極１６から接続層２を介してゲート電極３に制御信号として入力される。
【００５１】
本実施形態においては、ゲート電極３よりも厚みの薄い接続層２を用いて、第１の薄膜トランジスタのドレイン／ソース電極１６と第２の薄膜トランジスタ１のゲート電極３と電気的に接続している。このため、断線等を生じることなくゲート電極３に配線を形成することができる。
【００５２】
図１０は、本発明の他の実施形態の集積回路を示す断面図であり、図１１は平面図である。
【００５３】
図１１に示すように、本実施形態においては、接続層２とゲート電極３との接続部分が、図７に示す実施形態と同様に、接続層２の幅よりも広い幅でゲート電極３の一部が接続層２を覆うように形成されている。このため、接続層２とゲート電極３の接続部分における断線等の発生を抑制することができる。
【００５４】
図１２は、本発明に従うさらに他の実施形態の集積回路を示す断面図であり、図１３は平面図である。なお、図１２は、図１３に示すＢ−Ｂ′線に沿う断面図である。
【００５５】
図１２及び図１３に示す集積回路は、表示パネルの画素駆動回路として用いることができる集積回路である。
【００５６】
図１２に示すように、本実施形態の集積回路において、第１の薄膜トランジスタ１１は、縦型チャネル構造の有機薄膜トランジスタから構成されている。
【００５７】
図１３に示すように、横方向には走査線２５が形成されており、縦方向には電源線２２及び信号線２３が形成されている。図１２に示すように、第１の薄膜トランジスタ１１においては、基板９上に厚み１．０μｍ程度のゲート電極１３が形成され、その上にゲート絶縁膜１４が形成され、ゲート電極１３の上面上には、ゲート絶縁膜１４を介してフローティング電極１７が形成されている。また、ゲート電極１３の両側には、ソース／ドレイン電極１５及びドレイン／ソース電極１６がそれぞれ形成され、ソース／ドレイン電極１５は、信号線２３に接続されている。
【００５８】
第１の薄膜トランジスタ１１と第２の薄膜トランジスタ１の間には、基板９の上に導体膜と絶縁膜を形成し、その上にドレイン／ソース電極１６を形成することにより、キャパシタ部２１が形成されている。
【００５９】
ドレイン／ソース電極１６は、さらに第１の薄膜トランジスタ１の接続層２まで延び、接続層２に電気的に接続されている。接続層２は、上記各実施形態と同様に、ゲート電極３と接続している。
【００６０】
図１３を参照して、第２の薄膜トランジスタ１のドレイン／ソース電極６は、電源線２２に接続されている。ゲート電極３に与えられる制御信号に応じて、電源線２２からの電圧が、ソース／ドレイン電極５を介して発光部３１に与えられる。
【００６１】
上記実施形態において、第１の薄膜トランジスタ１１である縦型チャネル構造のトランジスタも、本発明に従う有機薄膜トランジスタとしてもよい。すなわち、ゲート電極１３を、接続層に接続し、走査線２５と接続層を介して接続してもよい。
【００６２】
上記実施形態の画素駆動回路においては、走査線２５の信号により第１の薄膜トランジスタ１１が制御され、信号線２３に印加した信号電圧に対応する電圧を出力し、これをドレイン／ソース電極１６を通して、第２の薄膜トランジスタ１のゲート電極３に制御信号として印加される。第２の薄膜トランジスタ１は、印加された信号に対応する出力電流を電源線２２から発光部３１に与え、発光部３１は、この電流により定められた発光強度で発光する。発光部３１に与えられる出力電流は、走査線２５及び信号線２３の印加電圧と発光部３１の別の電極（図示せず）の間の電圧条件から定められる。
【００６３】
本発明の有機薄膜トランジスタ及び集積回路は、上記各実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において、適宜変更して実施することが可能なものである。
【図面の簡単な説明】
【００６４】
【図１】本発明に従う一実施形態の有機薄膜トランジスタを示す断面図。
【図２】本発明に従う一実施形態の有機薄膜トランジスタを示す平面図。
【図３】図２に示すＡ−Ａ′線に沿う断面図。
【図４】本発明に従う他の実施形態の有機薄膜トランジスタを示す断面図。
【図５】本発明に従う他の実施形態の有機薄膜トランジスタを示す平面図。
【図６】本発明に従うさらに他の実施形態の有機薄膜トランジスタを示す断面図。
【図７】本発明に従うさらに他の実施形態の有機薄膜トランジスタを示す平面図。
【図８】本発明に従う一実施形態の集積回路の製造工程を示す断面図。
【図９】図８に示す集積回路における接続層近傍を示す平面図。
【図１０】本発明に従う他の実施形態の集積回路を示す断面図。
【図１１】本発明に従う他の実施形態の集積回路を示す平面図。
【図１２】本発明に従うさらに他の実施形態の集積回路を示す断面図。
【図１３】本発明に従うさらに他の実施形態の集積回路を示す平面図。
【符号の説明】
【００６５】
１…第２の薄膜トランジスタ
２…接続層
３…ゲート電極
４…ゲート絶縁膜
５…ソース／ドレイン電極
６…ドレイン／ソース電極
７…フローティング電極
８…有機半導体層
９…基板
１０…信号線
１１…第１の薄膜トランジスタ
１３…ゲート電極
１４…ゲート絶縁膜
１５…ソース／ドレイン電極
１６…ドレイン／ソース電極
１７…フローティング電極
１８…有機半導体層
２１…キャパシタ部
２２…電源線
２３…信号線
２５…走査線
３０…接続部
３１…発光部
【図１】
2008177398.tif 000003
【図２】
2008177398.tif 000004
【図３】
2008177398.tif 000005
【図４】
2008177398.tif 000006
【図５】
2008177398.tif 000007
【図６】
2008177398.tif 000008
【図７】
2008177398.tif 000009
【図８】
2008177398.tif 000010
【図９】
2008177398.tif 000011
【図１０】
2008177398.tif 000012
【図１１】
2008177398.tif 000013
【図１２】
2008177398.tif 000014
【図１３】
2008177398.tif 000015