(57)【要約】【課題】半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供する。【解決手段】配線基板１２に搭載された半導体素子１１と前記配線基板１２とをボンディングワイヤ１６、１７で接続するワイヤボンディング方法は、前記半導体素子１１の前記配線基板１２に対する位置ずれ量に応じて、前記配線基板１２においてワイヤボンディングする位置及び前記ボンディングワイヤ１６、１７のループ条件を補正するための補正プログラムを予め複数作成し、前記半導体素子１１と前記配線基板１２とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、選択した前記補正プログラムを用いて前記配線基板１２においてワイヤボンディングする位置及び前記ボンディングワイヤ１６、１７のループ条件を補正して、ワイヤボンディングを行うことを特徴とする。【選択図】  図８
2008235367.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、
前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、
前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、
選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法。
【請求項２】
請求項１記載のワイヤボンディング方法であって、
前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されることを特徴とするワイヤボンディング方法。
【請求項３】
請求項２記載のワイヤボンディング方法であって、
前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されることを特徴とするワイヤボンディング方法。
【請求項４】
請求項３記載のワイヤボンディング方法であって、
前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されることを特徴とするワイヤボンディング方法。
【請求項５】
請求項４記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されることを特徴とするワイヤボンディング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップ等の半導体素子の配線基板への実装方法に関し、より具体的には、前記半導体素子と配線基板とをボンディングワイヤを用いて接続するワイヤボンディング方法に関する。
【背景技術】
【０００２】
従来より、ＩＣチップ等の半導体素子の配線基板への実装方法として、ワイヤボンディング法が知られている。
【０００３】
かかるワイヤボンディング法においては、半導体素子を配線基板にダイボンディングフィルム等のダイス付け材を介して接着した後、半導体素子の表面周辺部に形成された電極パッドと、配線基板の外部接続端子とを金ワイヤ等で電気的に接続する。
【０００４】
近年、半導体素子の電極パッドのピッチの狭小化に伴い、半導体素子を配線基板にダイス付けする際に半導体素子が配線基板に対してずれていると、金ワイヤによる所望の接続が困難となる場合がある。
【０００５】
図１は、ワイヤボンディング法における問題点を説明するための部分拡大平面図であり、図１（ａ）は、ワイヤボンディングが適式になされた状態を示し、図１（ｂ）は、半導体素子が配線基板に対しずれており、ワイヤボンディングが不適式になされた状態を示す。
【０００６】
図１（ａ）を参照するに、配線基板１の外周部分に沿って複数の外部接続端子２が列をなして設けられ、当該外部接続端子２の内側に環状の接地／電源パターン３が形成されている。環状の接地／電源パターン３の内側には、２つのダイボンディング基準用マーク４が設けられている。ダイボンディング基準用マーク４の所定の位置に角部が位置するように半導体素子５がダイス付け材（図示を省略）を介して配線基板１に接着されている。半導体素子５の電極パッド（図示を省略）と外部接続端子２とは、ボンディングワイヤ６により接続され、半導体素子５の電極パッド（図示を省略）と接地／電源パターン３とは、ボンディングワイヤ７により接続されている。
【０００７】
一方、図１（ｂ）では、半導体素子５が、矢印で示す方向にずれて、配線基板１に設けられている。そのため、図１（ａ）に示す状態に比し、ボンディングワイヤ６、７の配設角度が異なっており、配線基板１と外部接続端子２とを接続するボンディングワイヤ６と、配線基板１と接地／電源パターン３とを接続するボンディングワイヤとが交差する所謂クロスワイヤが発生し、ショートが発生してしまう。
【０００８】
通常、ワイヤボンディングは所定のプログラムに従って行われる。外部接続端子２上におけるボンディングワイヤ６の接続位置や、ボンディングワイヤ６のループ条件（ワイヤ長やワイヤの配設形状等）等を考慮してかかるプログラムを調整する際に、対象となる半導体素子１等がランダムに選出される。しかしながら、かかる調整において、半導体素子５の配線基板１に対するずれ量は考慮されていないため、大量に半導体素子５を配線基板１に搭載してワイヤボンディングを行う場合、個々の半導体素子５の配線基板１に対するずれ量のばらつきに対応することができず、その結果、歩留が低下するおそれがある。
【０００９】
また、ワイヤボンディングに用いられるワイヤボンディング装置（図示を省略）は、通常、画像認識機能を備えている。従って、かかる画像認識機能により、半導体素子５や外部接続端子２を認識することができ、外部接続端子２の中心位置を把握して、ボンディングワイヤ６の接続箇所が当該外部接続端子２の略中止位置になるように、ボンディングワイヤ６の接続を補正することができる。
【００１０】
しかしながら、環状の接地／電源パターン３の外形形状を画像認識することは困難であるため、かかる接地／電源パターン３に接続するボンディングワイヤ７にあっては接続箇所を補正することはできない。
【００１１】
特に、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置に用いられる配線基板の多くに環状の接地／電源パターン３が形成されており、そのため、半導体素子５の配線基板１に対するずれに起因して、配線基板１と外部接続端子２とを接続するボンディングワイヤ６と配線基板１と接地／電源パターン３とを接続するボンディングワイヤとが交差するクロスワイヤが発生し、ショートが発生する可能性は高い。
【００１２】
所望のダイス位置に対するダイスの位置ずれに因ってダイスエッジとボンディングワイヤとが接触するエッジショート又は歪なループ形状の発生を回避する観点から、図２に示す態様が提案されている（特許文献１参照）。ここで、図２は、従来のワイヤボンディング法（その１）を説明するためのフローチャートである。
【００１３】
図２に示す従来のワイヤボンディング法（その１）においては、半導体素子を配線基板にダイス付けし（Ｓ１００）、画像認識処理によって配線基板の外部接続端子及び半導体素子の検出を行う（Ｓ１０２）。このとき、ＣＡＤデータ（配線図）や配線基板に半導体素子がダイス付けされた任意のサンプルを使用したワイヤボンディングプログラムが予め作成されており、当該プログラムがワイヤボンディング装置に入力されている。
【００１４】
次いで、検出された配線基板の外部接続端子及び半導体素子の位置の情報を基に、ボンディングワイヤ長の推定値を所定の演算式を用いて算出し、予め定められた閾値との比較を行う（Ｓ１０４）。閾値は、ボンディングワイヤ長の上限設定値Ａと下限設定値Ｂの２つであり、上限設定値Ａと下限設定値Ｂは、所定の入力装置によってワイヤボンディング装置へ予め入力、設定されている。
【００１５】
ステップＳ１０４において、ボンディングワイヤ長の推定値ＬがＢ≦Ｌ≦Ａ、即ち、ボンディングワイヤ長の推定値Ｌが上限設定値Ａと下限設定値Ｂとの間にあると判定された場合には、該当する部位についてワイヤボンディングが、予め設定されている条件等に従って実行される（Ｓ１０６）。このステップＳ１０６の実行後は、次の製品に対してステップＳ１００以降の処理が再び繰り返される。
【００１６】
一方、ステップＳ１０４において、ボンディングワイヤ長の推定値ＬがＬ>Ａ、即ち、推定値Ｌが上限設定値Ａより大であると判定された場合、又は、ボンディングワイヤ長の推定値ＬがＬ<Ｂ、即ち、推定値Ｌが下限設定値Ｂより小であると判定された場合には、そのワイヤボンディングをスキップして次の製品について、上述したと同様な手順で一連の処理を実行する（Ｓ１０８、Ｓ１１０参照）。
【００１７】
このように、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してボンディングワイヤのワイヤ長を変更又はスキップを行い、半導体素子の位置ずれによってボンディングワイヤのワイヤ長が変更されることによるチップエッジとボンディングワイヤのショートの発生を防止する。
【００１８】
また、図３に示す態様も提案されている（特許文献２参照）。ここで、図３は、従来のワイヤボンディング法（その２）を説明するためのフローチャートである。
【００１９】
図３に示す従来のワイヤボンディング法（その１）においては、半導体素子を配線基板にダイス付けし（Ｓ１１０）、画像認識処理によって配線基板の外部接続端子及び半導体素子の検出を行う（Ｓ１１２）。このとき、ＣＡＤデータ（配線図）や配線基板に半導体素子がダイス付けされた任意のサンプルを使用したワイヤボンディングプログラムが予め作成されており、当該プログラムがワイヤボンディング装置に入力されている。
【００２０】
次いで、ステップＳ１１４において、基準マークから半導体素子と配線基板の外部接続端子の位置のずれ量を求め、そのずれ量を基に、当該ずれ量に対応したクロスワイヤが発生しない第２ボンディング部の座標をボンディングワイヤ毎に演算により決定し、出力する。
【００２１】
次いで、ステップＳ１１６において、当該第２ボンディング部の座標にワイヤボンディングを行う。このステップＳ１１６の実行後は、次の製品に対してステップＳ１００以降の処理が再び繰り返される。
【００２２】
このように、配線基板の外部接続端子及び半導体素子の位置を検出し、補正済みの第２ボンディング部の座標を演算で求め、かかる第２ボンディング部の座標を使用してワイヤボンディングを行い、クロスワイヤ及びショートの発生を防止する。
【特許文献１】特開２００４−８７９０５号公報
【特許文献２】特開２００１−１１０８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、図２に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してボンディングワイヤ長のみを変更し、ワイヤボンディングする箇所の座標の変更は行わないため、半導体素子の位置ずれによるクロスワイヤが発生した場合、ショートを防止することができない。
【００２４】
また、図３に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、補正済みの第２ボンディング部の座標を演算で求め、かかる第２ボンディング部の座標を使用してワイヤボンディングを行うことにより、クロスワイヤ及びショートの発生を防止するが、ボンディングワイヤ長を変更する態様ではないため、図２に示す態様と異なり、チップエッジとボンディングワイヤのショートの発生を防止することはできない。
【００２５】
更に、図３に示す態様では、半導体素子の位置ずれ量に対応したクロスワイヤが発生しない第２ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、かかる補正済みの第２ボンディング部の座標で実際に問題が無いかどうかの検証を行った上で、ワイヤボンディングすることが必要となる。かかる検証は、図２に示す態様においても行われていない。
【００２６】
また、図３に示す態様では、第２ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、１つの半導体素子当たりのボンディングワイヤ数が増加すると、当該演算に要する時間も増加し、１つの半導体素子当たりのワイヤボンディングに要する時間も増加する。従って、図３に示す態様では、半導体装置を量産するための処理能力において問題がある。
【００２７】
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供することを本発明の目的とする。
【課題を解決するための手段】
【００２８】
本発明の一観点によれば、配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法が提供される。
【００２９】
上述のワイヤボンディング方法において、前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されてもよい。また、前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されてもよい。更に、前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されてもよい。また、前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されてもよい。
【発明の効果】
【００３０】
本発明によれば、半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について説明する。
【００３２】
図４は、本発明の実施の形態に係るワイヤボンディング方法を用いた工程を含む半導体装置の製造工程を示すフローチャートである。
【００３３】
図４を参照するに、本発明の実施の形態に係るワイヤボンディング方法を用いた工程含む半導体装置の製造工程にあっては、先ず、ダイシング処理が施される（Ｓ１）。具体的には、図５に示すように、シリコン（Ｓｉ）から成る半導体ウエハ１０をダイシング処理によって切断・分離し、半導体チップ（半導体素子）１１に個片化する。なお、当該ダイシング処理によって切断するラインが、図５において直線で示されている。
【００３４】
次に、ダイス付け工程が施される（Ｓ２）。具体的には、図６に示すように、ステップ１で個片化された複数の半導体チップ１１を配線基板１２にダイボンディングフィルム等のダイス付け材（図示を省略）を介して接着する。
【００３５】
図７に、図６に示す配線基板１２において１つの半導体チップ１１が接着される部位を拡大して示す。図７を参照するに、配線基板１２の外周部分に沿って複数の外部接続端子１３が列をなして設けられ、当該外部接続端子１３の内側に環状の接地／電源パターン１４が形成されている。環状の接地／電源パターン３の内側には、２つのダイボンディング基準用マーク１５が設けられている。
【００３６】
ダイボンディング基準用マーク１５は、半導体チップ１１（図６参照）を配線基板１２にダイス付けする際の位置合わせにおける基準となる。即ち、ダイボンディング基準用マーク４の所定の位置に半導体チップ１１（図６参照）の角部が位置するように半導体チップ１１がダイボンディングフィルム等のダイス付け材（図示を省略）を介して接着される。
【００３７】
このとき、ダイボンディング基準用マーク１５と、外部接続端子１３及び環状の接地／電源パターン１４との位置精度は予め確保されている。
【００３８】
後の工程で、半導体チップ１１（図６参照）の電極パッドと外部接続端子１３とが、また、半導体チップ１１（図６参照）の電極パッドと接地／電源パターン１４とが、ワイヤボンディングされる。
【００３９】
このような構造を有する配線基板１２に、半導体チップ１１がダイボンディングフィルム等のダイス付け材（図示を省略）を介して接着される（Ｓ２）。
【００４０】
次に、ワイヤボンディング工程（Ｓ３）が施されるが、その際に、本発明の実施の形態に係るワイヤボンディング方法に基づく工程（図４においてＡで示す）が用いられる。図８は、本発明の実施の形態に係るワイヤボンディング方法に基づく工程を示すフローチャートである。
【００４１】
本発明の実施の形態に係るワイヤボンディング方法においては、ダイス付け工程（Ｓ２）の際に、図９に示すように半導体チップ１１が配線基板１２に対して位置ずれした場合であっても、予め当該半導体チップ１１の位置ずれ量毎に補正プログラムを用意し、ワイヤボンディングの際に前記位置ずれ量に応じたプログラムを自動的に選択し、ワイヤボンディング装置において、配線基板１２側におけるワイヤボンディングする位置及びボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）の補正を自動的に行っている。
【００４２】
具体的には、半導体チップ１１を配線基板１２にダイボンディングフィルム等のダイス付け材（図示を省略）を介して接着し（Ｓ２）、当該半導体チップ１１及び配線基板１２が新規品である場合又は前記補正プログラムが用意されていない場合は、図８において点線で囲んで示す処理が施される。
【００４３】
即ち、半導体チップ１１及び配線基板１２が新規品である場合又は前記補正プログラムが用意されていない場合は、製造初期の1ロット又は適当なロット数の半導体チップの全てを配線基板１２にダイス付けする際又はその後に、半導体チップと配線基板１２のダイボンディング基準用マーク１５の位置ずれをワイヤボンディング装置の画像認識機能により検出し（Ｓ２−１ａ）、個々の半導体チップの配線基板１２のダイボンディング基準用マーク１５に対する位置ずれ量のデータを取得する（Ｓ２−１ｂ）。
【００４４】
次に、ステップＳ２−１ｃに進み、ステップＳ２−１ｂにおいて取得した個々の半導体チップの配線基板１２のダイボンディング基準用マーク１５に対する位置ずれ量のデータを統計処理し、その分布を求める。
【００４５】
図１０は、半導体チップの位置ずれ量のデータの分布を示すグラフであり、横軸は、半導体チップの位置ずれ量を示し、縦軸は、当該位置ずれ量を有する半導体チップの個数を示す。図１０に示すグラフでは、ある位置ずれ量を基準に、その位置ずれ量よりも多い又は少ない量の位置ずれ量を有する半導体チップが何個あるのかを、各位置ずれ量ごとに示している。
【００４６】
ステップ２−１ｃでは更に、かかる位置ずれ量の分布をN等分し、その区分のサンプルを抽出する。
【００４７】
図１１は、半導体チップの位置ずれ量の分布における各区分のサンプルの分け方を説明するための図である。図１１においてθは、配線基板１２における半導体チップ１１の所望の搭載位置に対する位置ずれ角度を示し、Ｘは、配線基板１２における半導体チップ１１の所望の搭載位置に対するＸ方向の位置ずれ長さを示し、Ｙは、配線基板１２における半導体チップ１１の所望の搭載位置に対するＹ方向の位置ずれ長さを示す。
【００４８】
仕様として位置ずれ角度θの値は決定されていると仮定し、先ず位置ずれ角度θの値で分類する。例えば、全ての位置すれ角度θが±5度の場合、1度刻みで分類する。また、Ｘ方向の位置ずれ長さＸ及び、Ｙ方向の位置ずれ長さＹをＮ等分する。例えば、３０μｍ単位でＮ等分する。更に、Ｘ、Ｙ方向の位置ずれ長さＸ、Ｙを、Ｘ>Ｙ、Ｘ<Ｙ、Ｘ＝Ｙに分類する。そして、位置ずれ角度θ毎にＮ等分した位置ずれ量でサンプルを分類する。
【００４９】
Ｎ等分された位置ずれ量の分布の各区分毎に、後述する補正プログラム１乃至Ｎのいずれかが適用される。
【００５０】
次に、半導体チップの位置ずれ量の分布データから、半導体チップの位置ずれ量毎に、ワイヤボンディングすべき位置とボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）を補正したワイヤボンディングプログラム（以下では、「補正プログラム」という）を作成する（Ｓ２−１ｄ）。
【００５１】
半導体チップ１１（図６参照）と外部接続端子１３とを接続するボンディングワイヤと、半導体チップ１１（図６参照）と接地／電源パターン１４とを接続するボンディングワイヤとの交差を回避して両者のショートを防止すべく、又は、前記交差を回避できない場合には、半導体チップ１１（図６参照）と外部接続端子１３とを接続するボンディングワイヤと、半導体チップ１１（図６参照）と接地／電源パターン１４とを接続するボンディングワイヤとの配設高さに高低差を設けることにより両者のショートを防止すべく、N等分された位置ずれ量の分布の各区分毎に、ワイヤボンディングすべき位置とボンディングワイヤのワイヤ長や配設形状等のループ条件に基づいて補正プログラム１乃至Ｎを作成する。また、かかるプログラムは、実際に補正プログラム１乃至Ｎを適用して問題が発生しないかどうかを検証しながら作製する。
【００５２】
全ての半導体チップ１１の個々の位置ずれ量にあわせて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）を補正することは困難であるが、本例のように、半導体チップの位置ずれ量の分布をＮ等分することにより、半導体チップの位置ずれ量の分布全体をＮ個のサンプルで代表させることができ、効率的に補正プログラムを作成し適用することができる。
【００５３】
このステップＳ２−１ｄの工程が完了すると、後述するステップＳ２−３に示す工程に進む。
【００５４】
一方、かかる補正プログラムが既に作成されている場合には、半導体チップ１１を配線基板１２にダイボンディングフィルム等のダイス付け材（図示を省略）を介して接着（Ｓ２）した後、ステップＳ２−２に進む。
【００５５】
即ち、ステップＳ２−２においては、半導体チップ１１と配線基板１２の外部接続端子１３の位置をワイヤボンディング装置の画像認識機能により検出する。
【００５６】
次に、ステップＳ２−３に進み、ステップＳ２−２において検出した半導体チップ１１と配線基板１２の外部接続端子１３の位置の情報を基にして、半導体チップ１１の、配線基板１２のダイボンディング基準用マーク１５に対する位置ずれ量のデータを取得する。
【００５７】
更に、ステップＳ２−３では、取得した位置ずれ量のデータに基づき、必要な補正プログラム１乃至Ｎのいずれかをワイヤボンディング装置において自動的に選択可能か否かを判断する。
【００５８】
補正プログラム１乃至Ｎのいずれかを選択することができる場合は、取得した位置ずれ量のデータに応じた補正プログラム１乃至Ｎのいずれかを使用してワイヤボンディングを行う（Ｓ３）。例えば、図１２に示す例では、配線基板１２において左下隅に位置する箇所には補正プログラム１が割り当てられ、その上に位置する箇所には補正プログラム３が、その右に位置する箇所には補正プラグラム２が割り当てられている。また、配線基板１２において右下隅に位置する箇所には補正プログラムＮが割り当てられている。
【００５９】
一方、半導体チップ１１の位置ずれ量が所定の限界値を超えている場合等、ステップＳ２−３において、取得した位置ずれ量のデータに基づき該当する補正プログラム１乃至ｎを選択できない場合は、ワイヤボンディングを行わず、スキップする（ステップＳ２−４）。
【００６０】
上述の工程を経て、図１３に示すように、ワイヤボンディング工程が完了し、半導体チップ１１の電極パッド（図示を省略）と外部接続端子１３とを金ワイヤ等のボンディングワイヤ１６により、また、半導体チップ１１の電極パッド（図示を省略）と接地／電源パターン１４とを金ワイヤ等のボンディングワイヤ１７により接続する。
【００６１】
このように、図８等を参照して説明した本発明の実施の形態に係るワイヤボンディング方法においては、予め当該半導体チップ１１の位置ずれ量の統計をとり、かかる位置ずれ量毎に補正プログラムを用意し、ワイヤボンディングの際に前記位置ずれ量に応じたプログラムを自動的に選択し、ワイヤボンディング装置において、配線基板１２側におけるワイヤボンディングする位置及びボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）の補正を自動的に行っている。
【００６２】
上述のように、図２に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してループ条件（ワイヤ長やワイヤの配設形状等）のみを変更し、ワイヤボンディングする箇所の座標の変更は行わないため、半導体素子の位置ずれによるクロスワイヤが発生した場合、ショートを防止することができない。
【００６３】
一方、本実施例では、半導体チップ１１の位置ずれの態様を、位置ずれ角度θ、Ｘ方向の位置ずれ長さＸ、及びＹ方向の位置ずれ長さＹを用いて分類し、かかる分類に基づいて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）を変更（補正）するため、クロスワイヤの発生を回避することができ、ショートを防止することができる。
【００６４】
また、上述のように、図３に示す態様では、ループ条件（ワイヤ長やワイヤの配設形状等）を変更する態様ではないため、チップエッジとボンディングワイヤのショートの発生を防止することはできない。
【００６５】
一方、本実施例では、ワイヤボンディングすべき位置とボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）を変更（補正）するため、チップエッジとボンディングワイヤのショートの発生を防止することができる。
【００６６】
更に、上述のように、図３に示す態様では、半導体素子の位置ずれ量に対応したクロスワイヤが発生しない第２ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、かかる補正済みの第２ボンディング部の座標で実際に問題が無いかどうかの検証を行った上で、ワイヤボンディングすることが必要となる。
【００６７】
一方、本実施例では、実際に位置ずれが発生している半導体チップのサンプルを用いて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）を変更（補正）する補正プログラム１乃至Ｎを、実際に当該プログラムを適用して問題が発生しないかどうかを検証しながら作製している。従って、より信頼性に優れたワイヤボンディングを行うことができる。
【００６８】
また、上述のように、従来は、各半導体素子ごとに、外部接続端子上におけるボンディングワイヤの接続位置や、ボンディングワイヤのループ条件（ワイヤ長やワイヤの配設形状等）等を考慮してかかるワイヤボンディングのためのプログラムの調整を行っていたため、大量に半導体素子を配線基板に搭載してワイヤボンディングを行う場合、個々の半導体素子の配線基板に対するずれ量のばらつきに対応することができず、その結果、歩留が低下するおそれがある。
【００６９】
一方、本実施例では、半導体素子の位置ずれ量に応じて予め補正プログラムを準備することができるため、従来に比し、ワイヤボンディングのためのプログラムの調整の工数の削減を図ることができる。
【００７０】
更に、図３に示す態様では、第２ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、１つの半導体素子当たりのボンディングワイヤ数が増加すると、当該演算に要する時間も増加し、１つの半導体素子当たりのワイヤボンディングに要する時間も増加する。
【００７１】
一方、本実施例では、製造初期の1ロット又は適当なロット数の半導体チップで、複数の補正プログラムを作成する必要があるため、量産開始直後は、図３に示す態様に比し、ワイヤボンディングに要する時間は長くなるものの、その後は前記演算を行うことなくワイヤボンディングを行うことができるためワイヤボンディングに要する時間も短くなり、量産時の処理能力に優れ、ワイヤボンディングの歩留まりを向上させることができる。
【００７２】
図４を再度参照するに、このようにしてワイヤボンディング工程（Ｓ３）が完了すると、図１４に示すモールド工程（Ｓ４）が施される。ここで、図１４は、かかるモールド工程（Ｓ４）を説明するための図であり、図１４（ａ）は平面図であり、図１４（ｂ）は図１４（ａ）の線Ａ−Ａの断面図である。図１４に示すように、モールド工程（Ｓ４）により、半導体チップ１１、ボンディングワイヤ１６、１７及び配線基板１２の外周側面部分を、封止樹脂１８により樹脂封止する。
【００７３】
次いで、図１５に示すボール付け工程（Ｓ５）が施される。ここで、図１５は、かかるボール付け工程（Ｓ５）を説明するための配線基板１２の底面図である。図１５に示すように、配線基板１２の半導体チップ１１が搭載された面と反対側の面、即ち、配線基板１２の裏面に、半田ボールからなる外部接続用端子１９をグリッド状に配設して半導体装置２０を形成する。
【００７４】
しかる後、図１６に示す切断工程（Ｓ６）が施される。ここで、図１６は、かかる切断工程（Ｓ６）を説明するための配線基板１２の底面図である。図１６に示すように、配線基板１２の裏面に外部接続端子１９を配設した後、各半導体装置２０の配線基板１２及び封止樹脂１８（図１６参照）を切断・分離して、個片化されたＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置２０を形成することができる。なお、本工程により、配線基板１２において切断したラインが、図１６において直線で示されている。
【００７５】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【００７６】
以上の説明に関し、更に以下の項を開示する。
（付記１）
配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、
前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、
前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、
選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法。
（付記２）
付記１記載のワイヤボンディング方法であって、
前記ボンディングワイヤのループ条件は、前記ボンディングワイヤのワイヤ長又は前記ボンディングワイヤの配設形状を含むことを特徴とするワイヤボンディング方法。
（付記３）
付記１又は２記載のワイヤボンディング方法であって、
前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されることを特徴とするワイヤボンディング方法。
（付記４）
付記３記載のワイヤボンディング方法であって、
前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されることを特徴とするワイヤボンディング方法。
（付記５）
付記４記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、所定の位置ずれ量を基準に、当該所定の位置ずれ量よりも多い又は少ない位置ずれ量を有する半導体素子の個数を、各位置ずれ量ごとに示す分布であることを特徴とするワイヤボンディング方法。
（付記６）
付記４又は５記載のワイヤボンディング方法であって、
前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されることを特徴とするワイヤボンディング方法。
（付記７）
付記６記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されることを特徴とするワイヤボンディング方法。
（付記８）
付記１乃至７いずれか一項記載のワイヤボンディング方法であって、
前記補正プログラムは、実際に当該プログラムを適用し検証を行いながら作成されることを特徴とするワイヤボンディング方法。
（付記９）
付記１記載のワイヤボンディング方法であって、
前記位置ずれ量に応じた前記補正プログラムの選択の可否を判定し、
前記補正プログラムを選択することができない場合には、ワイヤボンディングを行わないことを特徴とするワイヤボンディング方法。
【図面の簡単な説明】
【００７７】
【図１】ワイヤボンディング法における問題点を説明するための部分拡大平面図である。
【図２】従来のワイヤボンディング法（その１）を説明するためのフローチャートである。
【図３】従来のワイヤボンディング法（その２）を説明するためのフローチャートである。
【図４】本発明の実施の形態に係るワイヤボンディング方法を用いた工程を含む半導体装置の製造工程を示すフローチャートである。
【図５】図４におけるステップＳ１の工程を示す図である。
【図６】図４におけるステップＳ２の工程を示す図である。
【図７】図６に示す配線基板において１つの半導体チップが接着される部位を拡大して示す図である。
【図８】本発明の実施の形態に係るワイヤボンディング方法に基づく工程を示すフローチャートである。
【図９】半導体チップが配線基板に対して位置ずれしてダイス付けされた状態を示す図である。
【図１０】半導体チップの位置ずれ量のデータの分布を示すグラフである。
【図１１】半導体チップの位置ずれ量の分布における各区分のサンプルの分け方を説明するための図である。
【図１２】補正プログラムの割り当てを説明するための図である。
【図１３】ワイヤボンディングが完了した状態を示す図である。
【図１４】図４におけるステップＳ４の工程を示す図である。
【図１５】図４におけるステップＳ５の工程を示す図である。
【図１６】図４におけるステップＳ６の工程を示す図である。
【符号の説明】
【００７８】
１０            半導体ウエハ
１１            半導体チップ
１２            配線基板
１３            外部接続端子
１４            接地／電源パターン
１５            ダイボンディング基準用マーク
１６、１７      ボンディングワイヤ
１８            封止樹脂
１９            半田ボール
２０            半導体装置
【図１】
2008235367.tif 000003
【図２】
2008235367.tif 000004
【図３】
2008235367.tif 000005
【図４】
2008235367.tif 000006
【図５】
2008235367.tif 000007
【図６】
2008235367.tif 000008
【図７】
2008235367.tif 000009
【図８】
2008235367.tif 000010
【図９】
2008235367.tif 000011
【図１０】
2008235367.tif 000012
【図１１】
2008235367.tif 000013
【図１２】
2008235367.tif 000014
【図１３】
2008235367.tif 000015
【図１４】
2008235367.tif 000016
【図１５】
2008235367.tif 000017
【図１６】
2008235367.tif 000018