(57)【要約】【課題】高信頼性かつ低コストに製造することが可能な、多層間にまたがる配線を有する半導体装置およびその製造方法を提供する。【解決手段】ＧａＡｓ基板１の上方に位置するＡｕを含むインダクタ配線４と、インダクタ配線４の上に位置し、Ｆとの化合物の沸点または昇華温度が３００℃以上となるＡｌを含むインダクタ配線上層５とを上層の層間絶縁膜６で覆った後、Ｆを含むガスでインダクタ配線上層５が露出するまで上層の層間絶縁膜６をドライエッチングし、上層の層間絶縁膜６のエッチングで露出したインダクタ配線上層５をＣｌを含むガスでドライエッチングする。【選択図】図１
2008021731.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に位置するＡｕを含む導電体と、前記導電体の上に位置し、Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素を含む導電体上層とを絶縁膜で覆う絶縁膜形成工程と、
Ｆを含むガスで前記導電体上層が露出するまで前記絶縁膜をドライエッチングする絶縁膜エッチング工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体装置の製造方法は、さらに、前記絶縁膜エッチング工程で露出した前記導電体上層をＣｌを含むガスでドライエッチングする上層エッチング工程を含む
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＡｌである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記導電体層と前記導電体上層との間には、Ｔｉを含む層が形成されている
ことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＣｒである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＳｎである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＮｉであり、
前記半導体装置の製造方法は、さらに、前記絶縁膜エッチング工程で露出した前記導電体上層をＣＯを含むガスでドライエッチングする上層エッチング工程を含む
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
半導体基板の上方に位置するＡｕを含む導電体と、
前記導電体の上に位置し、Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素を含む導電体上層と、
前記導電体及び導電体上層を覆い、前記導電体上層の表面が露出する開口部が形成された絶縁膜とを備える
ことを特徴とする半導体装置。
【請求項９】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＡｌである
ことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記半導体装置は、さらに、前記導電体層と前記導電体層上層との間に形成されたＴｉを含む層を備える
ことを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＣｒである
ことを特徴とする請求項８記載の半導体装置。
【請求項１２】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＳｎである
ことを特徴とする請求項８記載の半導体装置。
【請求項１３】
前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＮｉである
ことを特徴とする請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に化合物半導体集積回路等を構成する高周波パワーアンプデバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
化合物半導体素子のなかでも高周波パワーアンプデバイスなどの素子では、電気エネルギーの損失を減らすため、その構成要素に電気伝導性のよい配線が必要である。よって、ＧａＡｓＩＣでは、Ａｕ／Ｔｉ、Ｔｉ／Ａｕ／Ｔｉ、Ａｕ／Ｐｔ／Ｔｉ、およびＴｉ／Ａｕ／Ｐｔ／Ｔｉ（右側が下層部でＧａＡｓ基板に近い表示）などのＡｕを主な構成要素とする配線材料が用いられている。このような配線は、電気伝導性がよいＡｕを主に用いることで低抵抗を実現している。
【０００３】
他方、半導体素子の製造コストを低くするため、製造工程の削減が望まれている。多層間にまたがる配線をつなぐ複数のコンタクトホールの開口を同時に行うことで、２マスク以上に分けて行っていた工程を１マスクの工程に削減することができる。このとき使用される絶縁膜としては一般にＳｉＯ2やＳｉＮが用いられ、コンタクトホールの開口にはウエットエッチングかドライエッチングが用いられる。しかし、ウエットエッチングを用いると加工寸法が広がるため、集積化が困難であり、ドライエッチングでの加工が望まれる。ＳｉＯ2およびＳｉＮのドライエッチングは、ＣＦ4、ＣＨＦ3およびＳＦ6などのＦ原子を含むガスによるプラズマとＳｉを反応させ、ＳｉＦ4ガスとして除去する方法が一般に知られている。ＳｉとＯ、ＳｉとＮの結合エネルギーが強いため、このドライエッチングにはイオンアシストを用いたＲＩＥや高周波誘導結合型プラズマなどのエッチング方式が採用されることが多い。
【０００４】
図６は深さが違う複数のコンタクトホールを同時に形成する場合のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【０００５】
まず、図６（ａ）に示すように、エピタキシャル成長させた６インチのＧａＡｓ基板１上にＡｕＧｅからなるコレクタ電極２を形成し、そのコレクタ電極２をＳｉＯ2からなる下層の層間絶縁膜３で覆う。その後、下層の層間絶縁膜３の上にＡｕからなるインダクタ配線４を配置し、さらにその上をＳｉＮからなる上層の層間絶縁膜６で覆う。なお、コレクタ電極２およびインダクタ配線４はレジストを用いたリフトオフ法で形成される。
【０００６】
次に、図６（ｂ）に示すように、コレクタ電極２およびインダクタ配線４上方にコンタクトホール開口部８があるレジストパターン７を形成する。
【０００７】
次に、図６（ｃ）に示すように、上層の層間絶縁膜６を例えば高周波誘導結合型プラズマを用いて、ＣＦ4、ＣＨＦ3およびＯ2の混合ガスでインダクタ配線４が現れるまでドライエッチングする。さらに、図６（ｄ）に示すように、下層の層間絶縁膜３をコレクタ電極２が現れるまでドライエッチングする。このとき、上層にあるインダクタ配線４が現れるまでは、特に問題は発生しない。しかし、その後、下層の層間絶縁膜３のエッチングが進行中に、インダクタ配線４は長時間のオーバーエッチングにさらされる。インダクタ配線４を構成するＡｕはＦとは反応せず、イオンによりスパッタリングされる。そして、図６（ｄ）に示すように、Ａｕの展性のためエッチング壁に付着するようにフェンス１５が発生する。
【０００８】
最後に、図６（ｅ）に示すように、レジストパターン７を除去する。フェンス１５がレジスト除去後のコンタクトホール（図６（ｅ）におけるＡ）よりも高いと、断線や絶縁不良などの信頼性悪化の原因となる。
【０００９】
このように、深さが違う複数のコンタクトホールまたは溝を同時に開口するドライエッチングを行う際、コンタクトホールまたは溝の直下にＡｕを含む導電体があると、フェンスが発生するので、信頼性が低下する。従って、上記方法では、半導体装置を高信頼性かつ低コストに製造することができない。
【００１０】
なお、このようなフェンスの問題に対応する技術としては、例えば特許文献１、２に記載のものがある。特許文献１、２は、共にＰｔのフェンスが発生した場合に対応するものであり、特許文献１ではアミン系有機溶剤でフェンスを除去し、特許文献２ではｈｆａｃ（ヘキサフルオロアセチルアセトン）ガスと反応させてフェンスを除去している。
【特許文献１】特開２００３−１６８６７５号公報
【特許文献２】特開２０００−１３８２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１、２のようなガスや薬液を用いてもＡｕとの反応性は乏しく、Ａｕのフェンスの除去は困難である。また、ＧａＡｓ基板や絶縁膜に影響がなく、Ａｕのフェンスを除去できるガスや薬液を探すことは困難である。従って、特許文献１、２でも半導体装置を高信頼性かつ低コストに製造することができない。
【００１２】
本発明は、かかる問題点に鑑み、高信頼性かつ低コストに製造することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板の上方に位置するＡｕを含む導電体と、前記導電体の上に位置し、Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素を含む導電体上層とを絶縁膜で覆う絶縁膜形成工程と、Ｆを含むガスで前記導電体上層が露出するまで前記絶縁膜をドライエッチングする絶縁膜エッチング工程とを含むことを特徴とする。ここで、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＡｌであってもよい。また、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＣｒであってもよいし、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＳｎであってもよい。また、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＮｉであり、前記半導体装置の製造方法は、さらに、前記絶縁膜エッチング工程で露出した前記導電体上層をＣＯを含むガスでドライエッチングする上層エッチング工程を含んでもよい。
【００１４】
これによって、導電体上層により、絶縁膜のドライエッチングに際して導電体にＡｕのフェンスは発生しない。従って、Ａｕのフェンスを発生させること無く、Ｆを含むガスで２層以上の絶縁膜をドライエッチングし、絶縁膜に深さが違う孔または溝を同時に複数形成することができる。その結果、高信頼性かつ低コストに半導体装置を製造することができる。
【００１５】
また、前記半導体装置の製造方法は、さらに、前記絶縁膜エッチング工程で露出した前記導電体上層をＣｌを含むガスでドライエッチングする上層エッチング工程を含んであってもよい。
【００１６】
これによって、導電体上層とその弗化物とによる抵抗のため、導電体の接触部分の抵抗が大きくなるのを防ぐことができるので、半導体装置のエネルギー損失を防止することができる。
【００１７】
また、前記導電体層と前記導電体上層との間には、Ｔｉを含む層が形成されていてもよい。
【００１８】
これによって、導電体と導電体上層との間でのＡｕとＡｌの相互拡散を防止し、ＡｕとＡｌとの相互拡散の影響によりボイドが発生するなどの接合不良を防止することができる。
【００１９】
また、本発明は、半導体基板の上方に位置するＡｕを含む導電体と、前記導電体の上に位置し、Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素を含む導電体上層と、前記導電体及び導電体上層を覆い、前記導電体上層の表面が露出する開口部が形成された絶縁膜とを備えることを特徴とする半導体装置とすることもできる。ここで、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＡｌであってもよい。また、前記半導体装置は、さらに、前記導電体層と前記導電体層上層との間に形成されたＴｉを含む層を備えてもよい。また、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＣｒであってもよいし、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＳｎであってもよいし、前記Ｆとの化合物の沸点または昇華温度が３００℃以上となる元素はＮｉであってもよい。
【００２０】
これによって、高信頼性かつ低コストの半導体装置を実現することができる。
【発明の効果】
【００２１】
以上のように、本発明の半導体装置及びその製造方法によれば、Ａｕによるフェンスを発生させることなく、半導体装置の製造工程を削減できるため、高信頼性かつ低コストに製造することが可能な半導体装置およびその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態のコンタクトホール形成方法について、図面を参照しながら説明する。
【００２３】
（第１の実施の形態）
本実施の形態のコンタクトホール形成方法では、深さの異なる複数のコンタクトホールを同時に形成する。
【００２４】
図１は、本実施の形態にコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。なお、コンタクトホール形成方法は本発明の半導体装置の製造方法の一例であり、バイポーラトランジスタは本発明の半導体装置の一例である。
【００２５】
まず、図１（ａ）に示すように、エピタキシャル成長させた６インチＧａＡｓ基板１上にＡｕＧｅからなるコレクタ電極２を形成し、そのコレクタ電極２を厚さ３００ｎｍのＳｉＯ2からなる下層の層間絶縁膜３で覆う。その後、下層の層間絶縁膜３の上にＡｕからなるインダクタ配線４を配置し、さらにその上にインダクタ配線上層５を配置する。インダクタ配線上層５には厚さ５０ｎｍのＡｌが用いられる。そして、インダクタ配線上層５の上を厚さ７００ｎｍのＳｉＮからなる上層の層間絶縁膜６で覆う。なお、コレクタ電極２、インダクタ配線４、およびインダクタ配線上層５はレジストを用いたリフトオフ法で形成されている。なお、コレクタ電極２およびインダクタ配線４は本発明の導電体の一例であり、インダクタ配線上層５は本発明の導電体上層の一例である。
【００２６】
次に、図１（ｂ）に示すように、コレクタ電極２およびインダクタ配線４上方にコンタクトホール開口部８があるレジストパターン７を上層の層間絶縁膜６上に形成する。
【００２７】
次に、図１（ｃ）に示すように、下層の層間絶縁膜３および上層の層間絶縁膜６を、高周波誘導結合型プラズマ方式ドライエッチング装置を用いて、ＣＦ4、ＣＨＦ3、Ｏ2を５：３：１の混合比で約２Ｐａに調圧し、誘導結合高周波電力４００Ｗ、イオン引き込みのバイアス高周波電力１００Ｗを印加し、エッチングする。
【００２８】
下層の層間絶縁膜３および上層の層間絶縁膜６のドライエッチングはＦを含むガスでＳｉＦ4を生成することで行われ、コレクタ電極２よりも浅い位置にあるインダクタ配線４は、インダクタ配線上層５が形成されない場合、その表面が上層の層間絶縁膜６の開口部に露出し、コレクタ電極２が露出するまでオーバーエッチングに曝される。しかしながら、インダクタ配線４の上には、Ｆとの化合物の沸点または昇華温度が３００℃以上のＡｌから構成されるインダクタ配線上層５がある。Ａｌの弗化物の沸点は一般に知られていないが、融点が１２９０℃付近であり、沸点はさらに高い。よって、このオーバーエッチングにおいて、図１（ｄ）に示すように、インダクタ配線上層５のＡｌがプラズマ中のＦラジカルと反応し、インダクタ配線上層５表面に弗化物９として安定的に留まるので、インダクタ配線４が表面に現れず、インダクタ配線４はプラズマから保護され、Ａｕの展性によるフェンスは発生しない。
【００２９】
次に、図１（ｅ）に示すように、インダクタ配線上層５を、誘導結合型プラズマ方式ドライエッチング装置を用いて、Ｃｌ2、ＢＣｌ3を５：１の混合比で約１Ｐａに調圧し、誘導結合高周波電力７００Ｗ、イオン引き込みのバイアス高周波電力５０Ｗを印加し、エッチングする。ただし、弗化物を取り除くため、初めの１０秒はバイアス電力を１００Ｗとする。
【００３０】
絶縁膜のドライエッチングはＳｉとＯ、ＳｉとＮ等の共有結合を切るために、イオンによるアシストが必要である。しかしながら、インダクタ配線上層５は金属結合であり、絶縁膜よりも結合エネルギーが小さいため、表面のＡｌ化合物層（弗化物）の除去を除き、イオンアシストは小さくてよく、インダクタ配線上層５のドライエッチングにおけるバイアス電力は低い。また、インダクタ配線上層５は厚さ５０ｎｍと薄い。そのため、Ａｕのフェンスを発生させずにインダクタ配線上層５を除去することができる。
【００３１】
インダクタ配線上層５を除去することなくコンタクトホールに上層配線となる導電体を埋め込んだ場合、インダクタ配線上層５とその弗化物とによる抵抗のため、導電体の接触部分の抵抗が大きくなり、半導体素子のエネルギー損失につながる。しかしながら、インダクタ配線上層５は除去されるため、このような問題は起こらない。
【００３２】
最後に、図１（ｆ）に示すように、レジストパターン７を除去する。
以上のように、本実施の形態のコンタクトホール形成方法によれば、深さが異なる２つのコンタクトホール形成のための絶縁膜の開口を同時に行う。また、そのコンタクトホールの形成に際してＡｕの展性によるフェンスは発生しない。よって、多層間にまたがる配線を有するバイポーラトランジスタを高信頼性かつ低コストに製造することができる。
【００３３】
（第２の実施の形態）
第１の実施の形態のコンタクトホール形成方法で加工したトランジスタを３５０℃、１時間の加熱試験を行ったところ、図２に示すようにインダクタ配線４とインダクタ配線上層５との界面に空間１６が発生した。図３のＡｕ−Ａｌ合金の状態図（大塚寛治、「半導体パッケージ工学」、日経ＢＰ社参照）に示すようにＡｕとＡｌとは相互拡散することが知られており、空間１６の発生はＡｕとＡｌとが相互拡散したために発生したと考えられる。これは、製造工程での加熱を管理することで避けることができるが、３５０℃を超える加熱が必要になることも考えられる。そこで、本実施の形態のコンタクトホール形成方法では、インダクタ配線４とインダクタ配線上層５との間に拡散防止層として厚さ２０ｎｍのＴｉ層を挿入した。
【００３４】
図４は、本実施の形態に係るコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【００３５】
まず、図４（ａ）に示すように、ＧａＡｓ基板１上にコレクタ電極２を形成し、そのコレクタ電極２を下層の層間絶縁膜３で覆う。その後、下層の層間絶縁膜３の上にインダクタ配線４を配置した後、インダクタ配線４の上にＴｉ層１０を配置し、さらにその上にインダクタ配線上層５を配置する。そして、インダクタ配線上層５の上を上層の層間絶縁膜６で覆う。なお、Ａｌ／Ｔｉ／Ａｕの３層構造のインダクタ配線はレジストによるリフトオフ法で一括に形成されている。
【００３６】
次に、図４（ｂ）に示すように、コレクタ電極２およびインダクタ配線４上方にコンタクトホール開口部８があるレジストパターン７を形成する。
【００３７】
次に、図４（ｃ）に示すように、下層の層間絶縁膜３および上層の層間絶縁膜６をドライエッチングする。エッチング条件は図１（ｃ）で示したプロセスのエッチング条件と同じである。このエッチングでは、図４（ｄ）に示すように、インダクタ配線上層５の表面に弗化物９が生成し、インダクタ配線４が保護される。
【００３８】
次に、図４（ｅ）に示すように、インダクタ配線上層５およびＴｉ層１０をドライエッチングする。エッチング条件は図１（ｅ）で示したプロセスのエッチング条件と同じである。このとき、第１の実施の形態と同様に、ドライエッチングにおけるバイアス電力が低く、インダクタ配線上層５およびＴｉ層１０は薄いため、Ａｕのフェンスは発生しない。
【００３９】
最後に、図４（ｆ）に示すように、レジストパターン７を除去する。
以上のように、本実施の形態のコンタクトホール形成方法によれば、第１の実施の形態のコンタクトホール形成方法と同様の理由により、多層間にまたがる配線を有するバイポーラトランジスタを高信頼性かつ低コストに製造することができる。
【００４０】
また、本実施の形態のコンタクトホール形成方法によれば、インダクタ配線４とインダクタ配線上層５との間に拡散防止層としてＴｉ層１０が挿入される。よって、ＡｕとＡｌとの相互拡散を防止し、ＡｕとＡｌとの相互拡散の影響によりボイドが発生するなどの接合不良を防止することができる。
【００４１】
（第３の実施の形態）
本実施の形態のコンタクトホール形成方法は、インダクタ配線上層５の材料として厚さ５０ｎｍのＣｒを用いるという点で第１の実施の形態のコンタクトホール形成方法と異なる。具体的には、まず、図１（ｄ）まで第１の実施の形態と同様のプロセスフローでバイポーラトランジスタの加工を行う。このとき、インダクタ配線上層５の表面には沸点および昇華温度が４００℃以上のＣｒ弗化物が生成し、インダクタ配線４はＣｒのインダクタ配線上層５により保護される。次に、インダクタ配線上層５を、誘導結合型プラズマ方式ドライエッチング装置を用いて、Ｃｌ2、Ｏ2が４：１の混合比のＣｌ2とＯ2の混合ガスで約１Ｐａに調圧し、誘導結合高周波電力７００Ｗ、イオン引き込みのバイアス高周波電力５０Ｗを印加し、Ｃｒをプラズマ処理してＣｒＣｌ2Ｏ3として蒸発させる。このとき、第１の実施の形態と同様にインダクタ配線４が表面に現れないため、Ａｕのフェンスは発生しない。
【００４２】
以上のように、本実施の形態のコンタクトホール形成方法によれば、第１の実施の形態のコンタクトホール形成方法と同様の理由により、多層間にまたがる配線を有するバイポーラトランジスタを高信頼性かつ低コストに製造することができる。
【００４３】
（第４の実施の形態）
本実施の形態のコンタクトホール形成方法は、インダクタ配線上層５の材料として厚さ５０ｎｍのＳｎを用いるという点で第１の実施の形態のコンタクトホール形成方法と異なる。具体的には、まず、図１（ｄ）まで第１の実施の形態と同じプロセスフローでバイポーラトランジスタの加工を行う。このとき、インダクタ配線上層５の表面には昇華温度が約７００℃のＳｎ弗化物が生成し、インダクタ配線４はＳｎのインダクタ配線上層５により保護される。次に、インダクタ配線上層５を、誘導結合型プラズマ方式ドライエッチング装置を用いて、Ｃｌ2ガスで約１Ｐａに調圧し、誘導結合高周波電力７００Ｗ、イオン引き込みのバイアス高周波電力５０Ｗを印加し、Ｓｎをプラズマ処理してＳｎＣｌ4として蒸発させる。このとき、第１の実施の形態と同様にインダクタ配線４が表面に現れないため、Ａｕのフェンスは発生しない。
【００４４】
以上のように、本実施の形態のコンタクトホール形成方法によれば、第１の実施の形態のコンタクトホール形成方法と同様の理由により、多層間にまたがる配線を有するバイポーラトランジスタを高信頼性かつ低コストに製造することができる。
【００４５】
（第５の実施の形態）
本実施の形態のコンタクトホール形成方法では、インダクタ配線上層５の材料として厚さ５０ｎｍのＮｉを用い、コンタクトホールおよびチップ切り出し用ラインの同時開口を行う。
【００４６】
図５は、本実施の形態に係るコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【００４７】
まず、図５（ａ）に示すように、エピタキシャル成長させた６インチＧａＡｓ基板１上にＡｕＧｅからなるコレクタ電極２を形成し、そのコレクタ電極２を厚さ３００ｎｍのＳｉＯ2からなる下層の層間絶縁膜３で覆う。その後、下層の層間絶縁膜３に開口部を形成し、その開口部内にＡｕ配線１１を形成し、コレクタ電極２とＡｕ配線１１とを電気的につなぐ。Ａｕ配線１１の上には、厚さ５０ｎｍのＮｉからなるＮｉ層１２が配置されている。そして、Ａｕ配線１１およびＮｉ層１２を厚さ７００ｎｍのＳｉＮからなる上層の層間絶縁膜６で覆う。なお、コレクタ電極２、Ａｕ配線１１およびＮｉ層１２はレジストを用いたリフトオフ法で形成される。
【００４８】
次に、図５（ｂ）に示すように、コレクタ電極２上方にコンタクトホール開口部８があり、下層の層間絶縁膜３および上層の層間絶縁膜６の２つの絶縁膜層のみが存在するＧａＡｓ基板１上の所定の場所にチップ切り出し用ライン開口部１３があるレジストパターン７を形成する。
【００４９】
次に、図５（ｃ）に示すように、コンタクトホール開口部８およびチップ切り出し用ライン開口部１３内の下層の層間絶縁膜３および上層の層間絶縁膜６をドライエッチングする。エッチング条件は図１（ｃ）で示したプロセスのエッチング条件と同じである。このエッチングでは、Ａｕ配線１１の上にＮｉ層１２があり、プラズマ中のＦラジカルとＮｉが反応するため、図４（ｄ）に示すように、Ｎｉ層１２の表面に昇華温度が１１００℃以上の弗化物１４が生成する。Ｎｉの弗化物の昇華温度は１０００℃以上であり、弗化物１４はＮｉ層１２の表面に安定的に留まるので、Ａｕ配線１１が表面に現れず、Ａｕ配線１１はプラズマから保護される。
【００５０】
次に、図５（ｅ）に示すように、Ｎｉ層１２を、誘導結合型プラズマ方式ドライエッチング装置を用いて、ＣＯを約１Ｐａに調圧し、誘導結合高周波電力７００Ｗ、イオン引き込みのバイアス高周波電力５０Ｗを印加し、エッチングする。これにより、Ａｕ配線１１上のＮｉ層１２は、Ｈｉ（ＣＯ）4として蒸発して除去される。このとき、Ｎｉ層１２のドライエッチングにおけるバイアス電力は低く、Ａｕ配線１１上のＮｉ層１２が厚さ５０ｎｍと薄いため、Ａｕのフェンスを発生させずにＮｉ層１２は除去される。
【００５１】
最後に、図５（ｆ）に示すように、レジストパターン７を除去する。
以上のように、本実施の形態のコンタクトホール形成方法によれば、チップ切り出し用ライン形成のための絶縁膜の開口とコンタクトホール形成のための絶縁膜の開口とを同時に行う。また、その絶縁膜の開口に際してＡｕの展性によるフェンスは発生しない。よって、バイポーラトランジスタを高信頼性かつ低コストに製造することができる。
【００５２】
以上、本発明の半導体装置およびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【００５３】
本発明は、半導体装置およびその製造方法に利用でき、特にコンタクトホール形成方法等に利用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態に係るコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【図２】３５０℃、１時間の加熱試験が行われた同実施の形態に係るバイポーラトランジスタの模式的な断面図である。
【図３】Ａｕ−Ａｌ合金の状態図である。
【図４】本発明の第２の実施の形態に係るコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【図５】本発明の第５の実施の形態に係るコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【図６】従来のコンタクトホール形成方法のプロセスフローを示すバイポーラトランジスタの模式的な断面図である。
【符号の説明】
【００５５】
１    ＧａＡｓ基板
２    コレクタ電極
３    下層の層間絶縁膜
４    インダクタ配線
５    インダクタ配線上層
６    上層の層間絶縁膜
７    レジストパターン
８    コンタクトホール開口部
９、１４    弗化物
１０    Ｔｉ層
１１    Ａｕ配線
１２    Ｎｉ層
１３    チップ切り出し用ライン開口部
１５    フェンス
１６    空間
【図１】
2008021731.tif 000003
【図２】
2008021731.tif 000004
【図３】
2008021731.tif 000005
【図４】
2008021731.tif 000006
【図５】
2008021731.tif 000007
【図６】
2008021731.tif 000008