(57)【要約】【課題】本発明は、駆動回路の素子数を減少させつつ発熱を抑制し、コスト低減を図りつつも発熱抑制の対策がなされたプラズマディスプレイ装置を提供することを目的とする。【解決手段】プラズマディスプレイ装置１００は、複数の電極ＣＬ１、・・・、ＣＬｎと、該複数の電極を駆動する駆動回路５０を備えたプラズマディスプレイ装置であって、  前記駆動回路は、前記複数の電極の各々に対して、複数の駆動ＩＣ５１、５２が並列に接続されて構成され、  並列に接続された前記複数の駆動ＩＣは、前記電極の１本に対して、互いに異なる時間に電流を供給することにより、前記複数の電極の各々を駆動することを特徴とする。【選択図】図７
2008281706.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極と、該複数の電極を駆動する駆動回路を備えたプラズマディスプレイ装置であって、
前記駆動回路は、前記複数の電極の各々に対して、複数の駆動ＩＣが接続されて構成され、
前記複数の駆動ＩＣは、前記電極の１本に対して、互いに異なる時間に電流を供給することにより、前記複数の電極の各々を駆動することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記駆動ＩＣは、複数の出力端子を備え、該複数の出力端子の各々が、前記複数の電極の各々に並列に接続されていることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記複数の電極の各々に対して並列に接続された前記駆動ＩＣのうち少なくとも１つは、ハイレベル及びローレベルの２種類の電圧が入力可能であり、ハイレベル出力、ローレベル出力及び高インピーダンス出力の３状態の出力が可能なＩＣであることを特徴とする請求項１又は２に記載のプラズマディスプレイ装置。
【請求項４】
前記複数の電極の各々に対して並列に接続された前記駆動ＩＣのうち少なくとも１つは、前記複数の出力端子を個別に出力制御可能なＩＣであることを特徴とする請求項２又は３に記載のプラズマディスプレイ装置。
【請求項５】
前記複数の電極は走査電極であり、
前記駆動ＩＣは、アドレスパルス及び／又はサステイン電圧を出力することを特徴とする請求項１乃至４のいずれか１つに記載のプラズマディスプレイ装置。
【請求項６】
前記駆動回路は、前記複数の電極の各々に対して、前記複数の駆動ＩＣが第１群と第２群とに分かれて接続されて構成され、
第１群の前記駆動ＩＣのハイレベル入力端子は電源の陽極に接続され、
第１群の前記駆動ＩＣのローレベル入力端子は前記電源の陰極に接続され、
前記第２群の前記駆動ＩＣのローレベル入力端子及び前記第２群の前記駆動ＩＣのハイレベル入力端子は、コイル及びダイオードを介して、前記電源の略中間電位の接続点に接続されたことを特徴とする請求項１乃至５のいずれか１つに記載のプラズマディスプレイ装置。
【請求項７】
前記駆動回路は、前記複数の電極の各々に対して、前記複数の駆動ＩＣが第１群と第２群とに分かれて接続されて構成され、
第１群の前記駆動ＩＣのハイレベル入力端子は電源の陽極に接続され、
第２群の前記駆動ＩＣのローレベル入力端子は前記電源の陰極に接続され、
前記第１群の前記駆動ＩＣのローレベル入力端子及び前記第２群の前記駆動ＩＣのハイレベル入力端子は、コイル及びダイオードを介して、前記電源の略中間電位の接続点に接続されたことを特徴とする請求項１乃至５のいずれか１つに記載のプラズマディスプレイ装置。
【請求項８】
前記複数の電極は、容量性負荷であり、
前記コイル、前記ダイオード及び前記容量性負荷でＬＣ共振回路による電力回収回路を構成することを特徴とする請求項６又は７に記載のプラズマディスプレイ装置。
【請求項９】
複数の電極と、該複数の電極を駆動する駆動回路を備えたプラズマディスプレイ装置であって、
前記駆動回路は、前記複数の電極の各々に対して、ダイオードを組み合わせて互いの電極接続を絶縁したダイオードアレイを含む複数の半導体出力素子が接続されて構成され、
前記複数の駆動ＩＣは、前記電極の１本に対して、互いに異なるタイミングで電流を供給することにより、前記電極の各々を駆動することを特徴とするプラズマディスプレイ装置。
【請求項１０】
前記複数の電極は容量性負荷であり、
前記ダイオードアレイのハイレベル入力端子及びローレベル入力端子はコイルに接続され、該コイルと前記容量性負荷でＬＣ共振回路による電力回収回路を構成することを特徴とする請求項９に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示するプラズマディスプレイ装置に関し、特に、複数の電極を駆動する駆動回路を有するプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
従来から、アドレス電極、維持電極(以下、「Ｘ電極」と呼ぶ)及び走査電極(以下、「Ｙ電極」と呼ぶ)を備え、電極を駆動して放電させ、気体放電に伴う発光を利用することにより、ディスプレイに画像の表示を行なうプラズマディスプレイ装置が知られている（例えば、特許文献１参照）。
【０００３】
図１は、従来から利用されている、３電極面放電型プラズマディスプレイ装置２００の基本構成を示した図である。
【０００４】
図１において、プラズマディスプレイ装置２００は、プラズマディスプレイパネル１０と、隣接して配設した複数のＸ電極（Ｘ１、Ｘ２、Ｘ３、・・・）と、これに平行して隣接して設けられた複数のＹ電極（Ｙ１、Ｙ２、Ｙ３、・・・）と、これらに直交するように配設された複数のアドレス電極（Ａ１、Ａ２、Ａ３、・・・）とが設けられている。
【０００５】
Ｘ電極とＹ電極は、プラズマディスプレイパネル１０を構成する第１の基板（図示せず）に設けられて、その表面が誘電体層で覆われている。アドレス電極は、第１の基板に対向して設けられた第２の基板に設けられ、その表面はやはり誘電体層で覆われている。第２基板上には更に、アドレス電極間にアドレス電極と平行に延在する隔壁が設けられ、隔壁の溝に蛍光体層を形成した後、第１の基板と第２の基板を所定の間隔で貼り合わせ、両基板の間に放電空間を形成する。この放電空間には、ネオンやキセノンなどを混合した放電ガスが封入され、隣接する同じ組のＸ電極とＹ電極と、アドレス電極との交差部分に表示セルが形成される。
【０００６】
そして、図１に示すように、アドレス電極にはアドレスドライバ２０、Ｙ電極にはＹスキャンドライバ３０、Ｘ電極にはＸサステイン回路６０が接続されて設けられ、各々の電極を駆動する。また、Ｙスキャンドライバ３０は、Ｙサステイン回路４０に接続され、Ｙサステイン回路４０で発生した駆動信号が、Ｙスキャンドライバ３０を介してＹ電極に送られるように構成されている。
【０００７】
更に、アドレスドライバ２０、Ｘサステイン回路６０、Ｙスキャンドライバ３０及びＹサステイン回路４０は、各々が制御回路７０に接続され、制御回路７０が電極全体の駆動制御を行い、放電を制御してディスプレイパネル１０の表示制御を行う。
【０００８】
なお、Ｘサステイン回路６０は、１出力のみを有し、共通に接続された各Ｘ電極を一律に制御する。これに対し、アドレスドライバ２０は、アドレス電極をそれぞれ独立して制御し、Ｙスキャンドライバ３０は、Ｙ電極をそれぞれ独立して制御する。
【０００９】
図２は、図１のプラズマディスプレイ装置２００の駆動波形を示した図である。アドレス・表示分離方式のプラズマディスプレイ装置２００の基本駆動シーケンスは、全表示セルを一様な状態にするリセット期間と、点等させる表示セルを選択するアドレス期間と、選択した表示セルを発光させるサステイン期間とを有する。
【００１０】
図２に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、共通のＸ電極にＶｗを印加し、全Ｙ電極に０Ｖを印加する。これにより、全表示セルのＸ電極とアドレス電極及びＹ電極の間で放電が発生し、全表示セルが一様な状態になる。
【００１１】
次のアドレス期間には、共通のＸ電極に電圧Ｖｘを印加し、全Ｙ電極に−Ｖｙ１を印加した状態で、Ｙ電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加されたＹ電極とアドレスパルスの印加されたアドレス電極との間でアドレス放電が発生し、点灯する表示セルの電極上の誘電体層の表面に壁電荷が蓄積される、スキャンパルスを全Ｙ電極に順次印加しながらアドレスパルスを印加することにより、発光させる表示セルが選択される。
【００１２】
サステイン期間においては、アドレス電極に電圧Ｖａを印加した状態で、Ｙ電極とＸ電極に交互に電圧Ｖｓのサステインパルスを印加する。アドレス期間に壁電荷が形成された表示セルでは、壁電荷による電圧がサステインパルスの電圧Ｖｓに重畳されて放電開始電圧を超えてサステイン放電が発生するが、アドレス期間に壁電荷が形成されなかった表示セルでは、放電開始電圧を超えず、サステイン放電は発生しない。サステイン放電が発生した表示セルでは、サステイン放電により逆極性の壁電荷が形成されるので、次にＸ電極にサステインパルスを印加すると、サステイン放電が発生する。以下、サステインパルスの印加を繰り返すと、放電が維持される。
【００１３】
このように、プラズマディスプレイ装置２００の駆動シーケンスにおいては、アドレス期間及びサステイン期間があるが、Ｙ電極においては、Ｙスキャンドライバ３０とＹサステイン回路４０でその役割を分担している。即ち、アドレス期間においては、Ｙ走査電極を１本ずつ駆動する必要があるため、１本ずつ独立に駆動できる駆動ＩＣが使用され、図１中のＹスキャンドライバ３０がこの機能を担っている。一方、サステイン期間においては、Ｙ走査電極を１本ずつ駆動する必要がなく、複数電極に一括して電圧を印加する駆動回路が使用され、図１中のＹサステイン回路４０がこの機能を担っている。
【００１４】
かかるＹスキャンドライバ３０とＹサステイン回路４０とからなるＹ電極駆動回路において、電力回収回路を設けた技術が提案されている（例えば、特許文献２参照）。
【００１５】
図３は、従来の電力回収回路を備えたＹ電極駆動回路５５の構成例を示した図であり、２系統の電力回収経路を有し、サステイン電圧Ｖｓと−ＶｓをＸ電極とＹ電極に交互に印加する形式のＹ電極駆動回路の具体的構成例を示している。
【００１６】
図３において、Ｙ電極駆動回路５５は、Ｙスキャンドライバ３０と、Ｙサステイン回路４０とから構成される。なお、リセット信号を生成するリセット回路は省略してある。ＣＬは、Ｙ電極であり、容量性負荷を構成している。
【００１７】
図３において、スキャンドライバ３０は、各Ｙ電極に設けられた個別ドライバで構成され、各個別ドライバは、トランジスタＱ１、Ｑ２及びそれと並列に設けられたダイオードＤ３１、Ｄ３２を備える。つまり、図３に示されたスキャンドライバは、１つの電極に対応する個別ドライバ１つ分である。図２で説明したスキャン期間には、トランジスタＱ１、Ｑ２のオン・オフが制御され、容量負荷である電極ＣＬにスキャンパルスが印加される。
【００１８】
一方、サステイン回路４０は、トランジスタＣＵ、ＣＤを備え、サステイン電圧源に接続されている。トランジスタＣＵは、サステイン電圧源の陽極電圧Ｖｓを出力する素子であり、トランジスタＣＤは、サステイン電圧源の陰極電圧−Ｖｓを出力する素子である。また、トランジスタＣＵ、ＣＤのゲートは、それぞれ位相調整回路４１、４２に接続され、印加されるサステイン信号ＣＵＧ、ＣＤＧは、位相調整回路４１、４２により位相が調整されてトランジスタＣＵ、ＣＤのゲートに入力される。
【００１９】
また、サステイン回路４０は電力回収回路を有し、電力回収回路は、Ｙサステイン回路４０のコンデンサＣ１０、コイルＬ１０、Ｌ２０、ダイオードＤ３３、Ｄ３４及びトランジスタＬＵ、ＬＤで構成される。Ｃ１０の一端は接地され、他端は、トランジスタＬＵ、ダイオードＤ３３及びコイルＬ１０を介してＹスキャンドライバ３０のトランジスタＱ１に接続されるとともに、トランジスタＬＤ、ダイオードＤ３４及びコイルＬ２０を介してトランジスタＱ２に並列に接続される。トランジスタＬＵ、ＬＤのゲートに印加される信号ＬＵＧ、ＬＤＧも、位相調整回路４３、４４で位相調整されてからゲートに印加される。
【００２０】
図４は、かかる電力回収回路を備えたＹ電極駆動回路５５における、サステイン電圧波形及び電流波形の例である。
【００２１】
図４（ａ）は、サステイン電圧波形の例を示した図である。図４（ａ）において、サステイン電圧を出力するサステイン期間においては、スキャンドライバ３０の出力は、ローレベルに固定され、サステイン波形はスキャンドライバ３０を通じてＹ走査電極に出力される。
【００２２】
図４（ａ）において、最初のトランジスタＬＵがオンとなり、コイルＬ１０と容量性負荷ＣＬとでＬＣ共振が発生し、ＬＣ共振により電圧波形は緩やかに上昇する。そして、ある程度の大きさになった地点で、トランジスタＣＵをオンにして、サステイン電圧Ｖｓが出力される。その後出力電圧Ｖｓが出力され、電圧が下がるときには、トランジスタＬＤがオンされる。このときは、コイルＬ２０と容量性負荷ＣＬとでＬＣ共振が発生し、緩やかにサステイン電圧出力が下降する。そして、ある程度小さくなった所で、トランジスタＣＤがオンとなり、陰極側の電圧−Ｖｓがサステイン電圧として出力される。
【００２３】
図４（ｂ）は、図４（ａ）に示したサステイン電圧波形に対応するサステイン電流波形を示した図である。サステイン電流は、数Ａ程度の大電流であり、かかる電流がスキャンドライバ３０を通過すると、スキャンドライバ３０の発熱が問題となる。
【００２４】
かかる発熱を防止するため、スキャンドライバ３０を複数に分割して並列に接続し、電流を分散する手法が提案されている（例えば、特許文献１参照）。
【００２５】
図５は、従来のスキャンドライバ３０の駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、集積回路）の出力端子とＹ電極との関係を示した図である。
【００２６】
図５において、例えば、走査電極Ｙ１を駆動するのに、駆動ＩＣ２１−１の０１出力端子と駆動ＩＣ２１−２の０１出力端子の双方が接続されている。つまり、２個の駆動ＩＣで、１個の走査電極を駆動する。
【００２７】
このように、１個の電極を駆動するのに、スキャンドライバ３０の駆動ＩＣを並列に接続することにより、電流を分散させて発熱を抑えることができる。
【特許文献１】特開２００５−１２１７１８号公報
【特許文献２】特開２００３−３３０４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、上述の特許文献１に記載の構成では、スキャンドライバを各々の電極に対して並列接続するため、駆動ＩＣの素子数が増加する。例えば、各々の電極に対して２並列のスキャンドライバの構成とすると、素子数は２倍となり、回路コストが増大するという問題があった。
【００２９】
また、特許文献１の構成では、並列に接続されたスキャンドライバからの同一の電極への出力のタイミングが一致している必要があり、駆動信号の立ち上がり及び立下りのずれを生じると、一方の駆動ＩＣの高電位側の切り換え用トランジスタと他方の駆動ＩＣの低電位側の切り換え用トランジスタが同時にオン状態になって、短時間ではあるが貫通電流が流れる可能性があるので、そのような状態を招かないように、配線の長さを同一にする等の細かい配慮が必要であるという煩わしさがあった。
【００３０】
そこで、本発明は、駆動回路の素子数を減少させつつ発熱を抑制し、コスト低減を図りつつも発熱抑制の対策がなされたプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００３１】
上記目的を達成するため、第１の発明に係るプラズマディスプレイ装置は、複数の電極と、該複数の電極を駆動する駆動回路を備えたプラズマディスプレイ装置であって、
前記駆動回路は、前記複数の電極の各々に対して、複数の駆動ＩＣが並列に接続されて構成され、
並列に接続された前記複数の駆動ＩＣは、前記電極の１本に対して、互いに異なる時間に電流を供給することにより、前記複数の電極の各々を駆動することを特徴とする。
【００３２】
これにより、駆動ＩＣの並列接続により発熱対策が図られるとともに、駆動ＩＣがスキャンドライバとサステイン回路を兼用することができ、駆動回路に要する素子数を減らし、回路コストの低減を図ることができる。
【００３３】
第２の発明は、第１の発明に係るプラズマディスプレイ装置において、
前記駆動ＩＣは、複数の出力端子を備え、該複数の出力端子の各々が、前記複数の電極の各々に並列に接続されていることを特徴とする。
【００３４】
これにより、大画面のプラズマディスプレイ装置に対しても、駆動ＩＣを適切に配設することができる。
【００３５】
第３の発明は、第１又は第２の発明に係るプラズマディスプレイ装置において、
前記複数の電極の各々に対して並列に接続された前記駆動ＩＣのうち少なくとも１つは、ハイレベル及びローレベルの２種類の電圧が入力可能であり、ハイレベル出力、ローレベル出力及び高インピーダンス出力の３状態の出力が可能なＩＣであることを特徴とする。
【００３６】
これにより、信号の切り換え時にも、貫通電流を防止しつつデジタル信号制御を行うことができる。
【００３７】
第４の発明は、第２又は第３の発明に係るプラズマディスプレイ装置において、
前記複数の電極の各々に対して並列に接続された前記駆動ＩＣのうち少なくとも１つは、前記複数の出力端子を個別に出力制御可能なＩＣであることを特徴とする。
【００３８】
これにより、駆動ＩＣにより、表示セル駆動シーケンスのアドレス期間における電極走査を行うことができる。
【００３９】
第５の発明は、第１〜４のいずれか１つの発明に係るプラズマディスプレイ装置において、
前記複数の電極はＹ電極であり、
前記駆動ＩＣは、アドレスパルス及び／又はサステイン電圧を出力することを特徴とする。
【００４０】
これにより、Ｙ電極のアドレス期間及びサステイン期間の双方に対して、発熱を抑えつつ駆動シーケンスを実行することができる。
【００４１】
第６の発明は、第１〜５のいずれか１つの発明に係るプラズマディスプレイ装置において、
前記駆動回路は、前記複数の電極の各々に対して、前記複数の駆動ＩＣが第１群と第２群とに分かれて接続されて構成され、
第１群の前記駆動ＩＣのハイレベル入力端子は電源の陽極に接続され、
第１群の前記駆動ＩＣのローレベル入力端子は前記電源の陰極に接続され、
前記第２群の前記駆動ＩＣのローレベル入力端子及び前記第２群の前記駆動ＩＣのハイレベル入力端子は、コイル及びダイオードを介して、前記電源の略中間電位の接続点に接続されたことを特徴とする。
【００４２】
これにより、駆動回路に用いる素子数を減少させることができ、回路コストを低減させることができる。
【００４３】
第７の発明は、第１〜５のいずれか１つの発明に係るプラズマディスプレイ装置において、
前記駆動回路は、前記複数の電極の各々に対して、前記複数の駆動ＩＣが第１群と第２群とに分かれて接続されて構成され、
第１群の前記駆動ＩＣのハイレベル入力端子は電源の陽極に接続され、
第２群の前記駆動ＩＣのローレベル入力端子は前記電源の陰極に接続され、
前記第１群の前記駆動ＩＣのローレベル入力端子及び前記第２群の前記駆動ＩＣのハイレベル入力端子は、コイル及びダイオードを介して、前記電源の略中間電位の接続点に接続されたことを特徴とする。
【００４４】
これにより、第１群と第２群の駆動ＩＣの通過電流を等しくすることができ、発熱量を均等に分担させることができ、高効率で熱を分散させることができる。
【００４５】
第８の発明は、第６又は第７の発明に係るプラズマディスプレイ装置において、
前記複数の電極は、容量性負荷であり、
前記コイル、前記ダイオード及び前記容量性負荷でＬＣ共振回路による電力回収回路を構成することを特徴とする。
【００４６】
これにより、プラズマディスプレイ装置の電力効率の向上に寄与することができる。
【００４７】
第９の発明に係るプラズマディスプレイ装置は、複数の電極と、該複数の電極を駆動する駆動回路を備えたプラズマディスプレイ装置であって、
前記駆動回路は、前記複数の電極の各々に対して、ダイオードを組み合わせて互いの電極接続を絶縁したダイオードアレイを含む複数の半導体出力素子が並列に接続されて構成され、
並列に接続された前記複数の駆動ＩＣは、前記電極の１本に対して、互いに異なるタイミングで電流を供給することにより、前記電極の各々を駆動することを特徴とする。
【００４８】
これにより、外付けダイオードを用いて発熱抑制のなされたプラズマディスプレイ装置とすることができ、一層の低価格化が図れる。
【００４９】
第１０の発明は、第９の発明に係るプラズマディスプレイ装置において、
前記複数の電極は容量性負荷であり、
前記ダイオードアレイのハイレベル入力端子及びローレベル入力端子はコイルに接続され、該コイルと前記容量性負荷でＬＣ共振回路による電力回収回路を構成することを特徴とする。
【００５０】
これにより、ダイオードアレイを用いて低価格化を図りつつ、プラズマディスプレイ装置の電力効率をも高めることができる。
【発明の効果】
【００５１】
本発明によれば、使用素子数を減少させ、駆動回路のコストを低減しつつ発熱を抑制したプラズマディスプレイ装置とすることができる。
【発明を実施するための最良の形態】
【００５２】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００５３】
〔実施の形態１〕
図６は、本発明を適用した実施の形態１に係るプラズマディスプレイ装置１００の基本構成図である。
【００５４】
図６において、実施の形態１に係るプラズマディスプレイ装置１００は、プラズマディスプレイパネル１０と、アドレスドライバ２０と、駆動回路５０と、Ｘサステイン回路６０と、制御回路７０とから構成される。図６において、実施の形態１に係るプラズマディスプレイ装置１００は、Ｙスキャンドライバ３０とＹサステイン回路４０が除去され、駆動回路５０が加わった点において、図１に係る従来のプラズマディスプレイ装置１００とは異なっている。なお、他の構成要素については、図１における構成要素と同様であり、同一の参照符号を付してその説明を省略する。
【００５５】
駆動回路５０は、プラズマディスプレイパネル１０に設けられた表示セル（図示せず）を構成する電極を駆動させるための回路である。駆動回路５０は、電極の駆動シーケンスにおけるアドレス期間とサステイン期間の双方の期間について電極を駆動させることができる。従って、駆動回路５０は、アドレス期間とサステイン期間の双方とも駆動するＹ電極に好適に適用することができる。但し、これに限定する趣旨ではない。
【００５６】
駆動回路５０は、従来、アドレス期間にはＹスキャンドライバ３０がＹ電極を駆動させ、サステイン期間にはＹサステイン回路４０が動作してＹスキャンドライバ３０を通じてＹ電極を駆動させていたのを、１つの駆動回路で両方の期間、Ｙ電極を駆動させることができる。従って、駆動回路５０は、従来のＹスキャンドライバ３０とＹサステイン回路４０を単純に足し合わせた駆動回路５５よりも簡素な回路構成となっており、構成素子数も減少して低コストで実現可能な構成となっている。
【００５７】
次に、図７を用いて、実施の形態１に係る駆動回路５０を備えたプラズマディスプレイ装置１００の駆動回路５０の詳細について説明する。
【００５８】
図７は、実施の形態１に係る駆動回路５０とプラズマディスプレイパネル１０の回路構成図である。図７において、実施の形態１に係るプラズマディスプレイ装置１００に搭載される駆動回路５０は、電気的には容量性負荷を構成する複数の電極ＣＬ１、・・・、ＣＬｎと、スキャンドライバＡ５１と、スキャンドライバＢ５２と、ダイオードＤ１、Ｄ２と、コイルＬ１と、コンデンサＣ１、Ｃ２と、電源Ｖｓとから構成される。
【００５９】
電極ＣＬ１、・・・、ＣＬｎは、プラズマディスプレイパネル１０の表示セルを構成する容量性負荷である。電極ＣＬ１、・・・、ＣＬｎは、例えば、Ｙ電極であって、Ｙ電極Ｙ１、・・・、Ｙｎに対応していてよい。従って、電極ＣＬ１、・・・、ＣＬｎは、プラズマディスプレイパネル１０の略全体領域をカバーする様に、複数の電極ＣＬ１、・・・、ＣＬｎからなり、プラズマディスプレイパネル１０の全体に配置されていてよい。
【００６０】
スキャンドライバＡ５１及びスキャンドライバＢ５２は、電極ＣＬ１、・・・、ＣＬｎに電圧を印加し、電流を供給するための駆動回路であり、複数の出力を有する駆動ＩＣとして構成されてよい。スキャンドライバＡ５１及びスキャンドライバＢ５２を構成する駆動ＩＣは、各々のスキャンドライバＡ５１、スキャンドライバＢ５２内にトランジスタＬＵ、ＬＤ、ＣＵ、ＣＤが複数（ａ１〜ａｎ、ｂ１〜ｂｎ）設けられて複数の出力を有し、各々の出力端子は、複数の電極ＣＬ１、・・・、ＣＬｎに各々が接続されて構成されてよい。
【００６１】
また、スキャンドライバＡ５１及びスキャンドライバＢ５２は、１本の電極ＣＬｎに対して、互いに並列に接続されて構成される。これにより、スキャンドライバＡ５１、スキャンドライバＢ５２で発生する熱を両者に分散させることができる。つまり、機能的には、スキャンドライバＡ５１及びスキャンドライバＢ５２は、いずれか１つだけでも構成可能であるが、本実施の形態においては、１本の電極ＣＬｎに対して２個のスキャンドライバＡ５１、スキャンドライバＢ５２を並列接続させることにより、その発熱を両者に分散させ、発熱を抑制することができる。
【００６２】
スキャンドライバＢ５２は、トランジスタＣＵ、ＣＤの組からなり、トランジスタＣＵのソースとトランジスタＣＤのドレインとが接続され、その接続点が電極ＣＬ１、・・・、ＣＬｎに接続されている。なお、トランジスタＣＵ、ＣＤの組は、電極ＣＬ１、・・・、ＣＬｎに対応してｎ個用意され、各々が各電極ＣＬ１、・・・、ＣＬｎに対応して接続されている。
【００６３】
また、スキャンドライバＢ５２は、トランジスタＣＵのドレインは電源Ｖｓの陽極側に接続され、トランジスタＣＤのソースは、電源Ｖｓの陰極側に接続されている。よって、従来のサステイン回路４０のトランジスタＣＵ、ＣＤの機能を実現している。なお、トランジスタＣＵをオンとすれば、スキャンドライバＢ５２は、ハイレベル電圧を出力し、トランジスタＣＤをオンとすれば、ローレベル電圧を出力する。また、トランジスタＣＵとトランジスタＣＤのオン・オフの切り替えの際、切り替えタイミングがずれてオン信号の立ち上がりとオフ信号の立下りが重なり、高電位側から低電位側のトランジスタに貫通電流が流れる状態を防止するため、トランジスタＣＵ、ＣＤは、高インピーダンス出力も可能な構成としてよい。
【００６４】
スキャンドライバＢ５２は、かかるトランジスタＣＵ、ＣＤのオン・オフのスイッチングにより、パルス信号を出力できるので、電極ＣＬ１、・・・、ＣＬｎの駆動シーケンスのアドレス期間において、電極ＣＬ１、・・・、ＣＬｎをスキャンすることができる。また、トランジスタＣＵ、ＣＤの組が、電極ＣＬ１、・・・、ＣＬｎに対して個別に接続されているので、スキャンドライバＢ５２は、電極ＣＬ１、・・・、ＣＬｎの各々に個別スキャン出力可能な駆動ＩＣとして構成されている。従って、スキャンドライバＢ５２は、複数の出力端子を有し、それらの出力が、少なくとも１つは個別に出力制御可能な駆動ＩＣとして構成されてよく、総ての出力端子が個別に出力制御可能であってもよい。
【００６５】
なお、スキャンドライバＢ５２は、必ずしも１個で構成されていなくてもよく、プラズマディスプレイパネル１０の画面全体を構成する電極をいくつかのグループ（例えば、Ｙ１〜Ｙ６４、Ｙ６５〜Ｙ１２８、・・・）で分割し、各々のグループに対してスキャンドライバＢ５２を各々形成し、プラズマディスプレイ装置１００全体としてスキャンドライバＢ５２の集合群を有するようにしてもよい。この場合は、１つのプラズマディスプレイ装置１００内に駆動ＩＣたるスキャンドライバＢ５２が複数個（例えば、Ｂ１〜Ｂｍ個）存在し、複数個の駆動ＩＣでスキャンドライバＢ５２の１群を形成することになる。このようなスキャンドライバＢ５２の群を、例えば第１群と呼んでもよい。
【００６６】
スキャンドライバＡ５１は、スキャンドライバＢ５２と同様に、トランジスタＬＵとＬＤの組から構成され、トランジスタＬＵのソースとトランジスタＬＤのドレインとが接続されてその接続点が１つの出力を構成している。そしてその出力端子は、電極ＣＬ１、・・・、ＣＬｎに接続されている。トランジスタＬＵのドレインは、ダイオードＤ１を介してコイルＬ１の一端に接続され、コイルＬ１の他端は、電源ＶｓをコンデンサＣ１、Ｃ２で２分した中点の接続点Ｓに接続されている。また、トランジスタＬＤのソースは、ダイオードＤ２を介してコイルＬ１の一端にダイオードＤ１と並列に接続されている。
【００６７】
スキャンドライバＡは、電力回収回路を構成し、コイルＬ１と、電極ＣＬ１、・・・、ＣＬｎの容量性負荷からＬＣ共振回路を構成している。つまり、トランジスタＬＵがオンとなったときには、ダイオードＤ１を順方向に流れてトランジスタＬＵのソースから電流が容量性負荷である電極ＣＬ１、・・・、ＣＬｎに出力される。そして、コイルＬ１と電極ＣＬ１、・・・、ＣＬｎでＬＣ共振が発生し、回収用コンデンサＣ１、Ｃ２で電力を回収する。一方、トランジスタＬＤがオンになったときには、トランジスタＬＤのソースから出力されてダイオードＤ２を順方向に流れる電流により、電極ＣＬ１、・・・、ＣＬｎとコイルＬ１でＬＣ共振が発生し、コンデンサＣ１、Ｃ２で電力を回収する。
【００６８】
なお、スキャンドライバＡ５１は、スキャンドライバＢ５２と同様に、出力端子を複数有する駆動ＩＣであってよく、更に、プラズマディスプレイパネル１０上の総ての電極をカバーするために、スキャンドライバＡ５１が複数群あってもよい。また、各々の出力端子につき、少なくとも１つは、個別に出力制御可能であってよいし、総ての出力端子が個別に出力制御可能であってもよい。このスキャンドライバＡ５１の群を、例えば、第２群の駆動ＩＣと呼んでもよい。
【００６９】
ここで、今まで説明した駆動回路５０において、電極ＣＬ１、・・・、ＣＬｎの駆動シーケンスのアドレス期間について考えると、スキャンドライバＡ５１は関与せず、スキャンドライバＢ５２でパルス信号を出力している。つまり、スキャンドライバＡ５１とスキャンドライバＢ５２は、電極ＣＬ１、・・・、ＣＬｎに互いに並列接続されているが、アドレス期間において、同一の電極に対して同時に信号出力は行っていない。従って、本実施の形態に係るプラズマディスプレイ装置１００においては、アドレス期間におけるスキャンドライバＡ５１とスキャンドライバＢ５２との同時出力時のタイミングずれや、出力パルスの立ち上がりや立下りの波形が重なることによる貫通電流のおそれ等を考慮する必要がない。
【００７０】
また、図３で説明した従来のプラズマディスプレイ装置２００のＹ電極駆動回路５５では、個別駆動用のＹスキャンドライバのトランジスタＱ１、Ｑ２の他に、サステイン回路４０のトランジスタＣＵ、ＣＤを別個に設けていたが、本実施の形態においては、スキャンドライバＢ５２はトランジスタＱ１、Ｑ２の役割を果たすだけではなく、トランジスタＣＵ、ＣＤの役割をも担っている。つまり、従来のスキャンドライバ３０の使用方法では、例えばスキャンドライバ３０を図５のように並列接続しても、スイッチング機能を使用するのはアドレス期間のみであるのに対し、本実施の形態に係るプラズマディスプレイ装置１００の駆動回路５０では、このスイッチング機能をサステイン期間にも使用することにより、従来のサステイン回路に使用していた素子であるトランジスタＣＵ、ＣＤ、ＬＵ、ＬＤを省略し、コスト低減を図っている。
【００７１】
次に、図７の実施の形態１に係るプラズマディスプレイ装置１００の電極ＣＬ１、・・・、ＣＬｎの駆動シーケンスのサステイン期間に出力されるサステイン波形について、図７及び図８を用いて説明する。
【００７２】
図８は、実施の形態１に係るプラズマディスプレイ装置１００を動作させたときのサステイン波形を示した図である。
【００７３】
図８（ａ）は、１本の電極ＣＬｎに対するプラズマディスプレイ装置１００のサステイン期間における出力電圧の波形を示した図である。図８（ａ）において、最初にトランジスタＬＵがオンとなり、コンデンサＣ１、Ｃ２の間の接続点Ｓから、サステイン電源Ｖｓの略中間電位の電圧がコイルＬ１に供給され、電流が流れる。電流は、ダイオードＤ１を順方向に流れ、トランジスタＬＵを経由して出力され、電極ＣＬｎの容量性負荷にサステイン電流としてスキャンドライバＡ５１を介して供給される。このとき、コイルＬ１と容量性負荷ＣＬｎとの間でＬＣ共振が発生し、このＬＣ共振により、トランジスタＬＵの出力電圧は、図８（ａ）に示すように緩やかに立ち上がる。一方、ＬＣ共振により出力電圧がある程度の所まで上昇したら、スキャンドライバＢ５２のトランジスタＣＵをオンに切り替え、サステイン電源電圧Ｖｓを出力する。その後、サステイン電源電圧Ｖｓを維持して出力し、パルスの立下りにおいては、トランジスタＣＵをオフにするとともに、トランジスタＬＤをオンに切り替える。その際、トランジスタＣＵを高インピーダンス出力とし、トランジスタＣＵに貫通電流が流れないようにしてよい。トランジスタＬＤがオンになると、容量性負荷ＣＬｎに蓄えられた電荷が、トランジスタＬＤとダイオードＤ２を介してコイルＬ１に流れ込み、ＬＣ共振が発生して緩やかにサステイン電圧波形が立ち下がる。そして、ＬＣ共振によりある程度の電位にまで下降したら、トランジスタＣＤをオンに切り替え、出力を接地電位０Ｖとする。
【００７４】
このように、スキャンドライバＡ５１を構成する駆動ＩＣのトランジスタＬＵ、ＬＤ及びスキャンドライバＢ５２を構成する駆動ＩＣのトランジスタＣＵ、ＣＤを、出力する時間を互いに異ならせてオンとすることにより、図８（ａ）に示したようなサステイン電圧波形を出力することができる。この波形は、従来技術の図４（ａ）において説明したサステイン電圧波形と同形であるが、同じサステイン波形を、少ない素子数で実現している。つまり、図３に示した従来の駆動回路５５では、Ｙサステイン回路４０にトランジスタＣＵ、ＣＤ、ＬＵ、ＬＤを用い、更にＹスキャンドライバ３０にトランジスタＱ１、Ｑ２を用いて合計６つのトランジスタを用いているのが、本実施の形態に係る駆動回路５０では、トランジスタＣＵ、ＣＤ、ＬＵ、ＬＤの４つの素子で同じ機能を実現している。即ち、スキャンドライバＡ５１には従来のサステイン回路４０のトランジスタＬＵ、ＬＤの機能を組み込み、スキャンドライバＢ５２には従来のサステイン回路４０のトランジスタＣＵ、ＣＤの機能を組み込むことにより、単独のサステイン回路４０を削除し、従来のサステイン波形生成機能をスキャンドライバＡ５１、スキャンドライバＢ５２内で実現している。これにより、省トランジスタで駆動回路５０を構成することができ、回路コストを低減することができる。
【００７５】
図８（ｂ）は、サステイン電流波形の時間変化を示した図である。図８（ｂ）に示したサステイン波形も、図４（ｂ）に示した従来技術のサステイン波形と同様であり、少ない素子数で同じ機能を実現している。従って、従来から行われてきた発熱抑制の効果は踏襲しつつ、同様の効果を少ない素子数で実現している。
【００７６】
なお、従来のスキャンドライバ３０と、本実施の形態に係るプラズマディスプレイ装置１００の駆動回路５０のスキャンドライバＡ５１、スキャンドライバＢ５２のみを比較すると、発熱源分散による発熱抑制効果は同程度に思われるが、図３の従来技術では、スキャンドライバ３０のトランジスタＱ１、Ｑ２が図８（ｂ）に示すサステイン電流波形により発熱しているだけでなく、トランジスタＣＵ、ＣＤ、ＬＵ、ＬＤも、同様の発熱をしている。従って、本実施の形態に係るプラズマディスプレイ装置１００では、素子数が減少しており、熱源の数も減少しているため、従来の駆動回路５５よりも全体として発熱量は抑制されていると考えられる。よって、実施の形態１に係るプラズマディスプレイ装置１００によれば、駆動回路５０の構成素子を減少させて低コスト化が図られているだけでなく、発熱源の減少により、プラズマディスプレイ装置１００全体としての発熱も更に抑制されて改善されている。
【００７７】
また、図８においては、１本の電極に対する駆動ＩＣの出力波形で説明したが、実際には、Ｙ電極は複数あり、各々のＹ電極に対して、例えば図８に示したサステイン波形を供給してよいことは言うまでもない。
【００７８】
ここで、図８（ｂ）におけるスキャンドライバＡ５１とスキャンドライバＢ５２を通過する各々の電流波形について考えると、スキャンドライバＡ５１を通過する電流は、正負双方の電流において、電流値が低くて時間の長い正弦波に近い部分の波形である。一方、スキャンドライバＢ５２を通過する電流は、正負双方の電流において、電流値が高く時間幅が短いパルスに近い形状の波形である。これにより、スキャンドライバＡ５１を通過する電流と、スキャンドライバＢ５２を通過する電流は、完全には均等にはならないが、電流積算値が略等しくなるように調整したり、電流の違いに応じてトランジスタＣＵ、ＣＤ、ＬＵ、ＬＤの特性を変化させるようにして調整したりしてもよい。スキャンドライバＡ５１とスキャンドライバＢ５２の電流配分又は発熱量配分は、プラズマディスプレイ装置１００の駆動状態や発熱状態を考慮して、適宜調整可能である。
【００７９】
〔実施の形態２〕
図９は、実施の形態２に係るプラズマディスプレイ装置１００ａに適用される駆動回路５０ａの回路構成図である。実施の形態２においても、プラズマディスプレイ装置１００全体の構成は、図６に係る実施の形態１の構成と同様であってよい。なお、今までの説明と同様の構成要素については、同一の参照符号を付してその説明を省略する。
【００８０】
図９において、実施の形態２に係るプラズマディスプレイ装置１００ａは、スキャンドライバＡ５１ａとスキャンドライバＢ５２ａのトランジスタの組合せと、駆動回路５０ａの回路構成について、実施の形態１に係るプラズマディスプレイ装置１００と異なっている。
【００８１】
図９において、スキャンドライバＡ５１ａ又は第２群の駆動ＩＣは、トランジスタＣＵ、ＬＤで構成されている。また、スキャンドライバＢ５２ａ又は第１群の駆動ＩＣは、トランジスタＬＵ、ＣＤで構成されている。
【００８２】
つまり、実施の形態２に係るスキャンドライバＡ５１ａ、スキャンドライバＢ５２ａは、実施の形態１に係るスキャンドライバＡ５１ａのトランジスタＬＵと、スキャンドライバＢ５２ａのトランジスタＣＵとを交換した形に構成されている。この交換に伴い、実施の形態１においてトランジスタＬＵに接続されていたダイオードＤ１がトランジスタＬＵとともに移動し、コイルＬ１の接続点ＲへのダイオードＤ１、Ｄ２の並列接続が崩れないように構成している。従って、実施の形態２に係るプラズマディスプレイ装置１００ａの駆動回路５０ａの構成は、トランジスタＣＵ、ＣＤ、ＬＵ、ＬＤに対する部品の電気的接続は変更されていない。また、トランジスタＣＵ、ＣＤ、ＬＵ、ＬＤを含めた部品数も実施の形態１に係るプラズマディスプレイ装置１００と同様であり、回路コストは同一である。
【００８３】
次に、かかる構成の駆動回路５０ａを備えた実施の形態２に係るプラズマディスプレイ装置１００ａのアドレス期間における動作について説明する。
【００８４】
アドレス期間においては、ハイレベル電圧が出力されるときには、スキャンドライバＡ５１ａのトランジスタＣＵがオンとなり、電源電圧Ｖｓが、トランジスタＣＵのソースから出力される。一方、ローレベル電圧が出力されるときには、スキャンドライバＢ５２ａのトランジスタＣＤがオンとなり、接地電圧０ＶがトランジスタＣＤのドレインから出力される。これらの出力信号は、スキャンドライバＡ５１ａ、スキャンドライバＢ５２ａから互いに異なる時間に出力され、アドレスパルスが電極ＣＬ１、・・・、ＣＬｎに印加される。なお、トランジスタＣＵ、ＣＤのオン・オフの切り替え時には、高インピーダンスを出力し、高電圧側のトランジスタＣＵから低電圧側のトランジスタＣＤに貫通電流が流れないようにしてよい。
【００８５】
このように、実施の形態２においても、電源Ｖｓの陽極側に接続されているスキャンドライバＡ５１ａのトランジスタＣＵと、電源Ｖｓの陰極側に接続されているスキャンドライバＢ５２ａのトランジスタＣＤを用いることにより、実施の形態１と同様に、アドレス期間における電極ＣＬ１、・・・、ＣＬｎを実行することができる。実施の形態２においては、アドレス期間中に使用されるトランジスタＣＵ、ＣＤを、スキャンドライバＡ５１ａとスキャンドライバＢ５２ａに分散させたので、実施の形態１と異なり、アドレス期間中のスキャンドライバＡ５１ａとスキャンドライバＢ５２ａの通過電流を等しくすることができ、両者の発熱量を等しくすることができる。
【００８６】
次に、図９及び図１０を用いて、サステイン期間における駆動回路５０ａの動作について説明する。
【００８７】
図１０は、実施の形態２に係るプラズマディスプレイ装置１００のサステイン波形を示した図である。図１０（ａ）は、サステイン電圧波形の時間変化を示した図である。
【００８８】
図１０（ａ）において、最初の電圧の立ち上がりは、スキャンドライバＢ５２ａのトランジスタＬＵをオンにし、コンデンサＣ１、Ｃ２の間の接続点Ｓからサステイン電源Ｖｓの中間電位の電圧が供給され、コイルＬ１及びダイオードＤ１を通過してトランジスタＬＵのソースからサステイン電圧が出力される。電極ＣＬ１、・・・、ＣＬｎと、コイルＬ１でＬＣ共振が発生し、図１０（ａ）に示したように緩やかにサステイン電圧は上昇する。そして、ある程度の大きさになったら、スキャンドライバＡ５１ａのトランジスタＣＵをオンに切り替え、サステイン電源電圧Ｖｓのハイレベル電圧がソースから出力される。その際、貫通電流を防止するために、トランジスタＬＵの出力は高インピーダンス出力としてもよい。また、電力回収用のコンデンサＣ１、Ｃ２には、電力が蓄積される。
【００８９】
サステイン電源電圧Ｖｓを維持して時間が経過し、サステイン電圧の立下り時には、トランジスタＬＤをオンにする。このとき、電極ＣＬ１、・・・、ＣＬｎからトランジスタＬＤ及びダイオードＤ２を介して電圧が供給され、コイルＬ１と容量性負荷の電極ＣＬ１、・・・、ＣＬｎとで、ＬＣ共振を発生する。従って、ＬＣ共振により緩やかにサステイン出力電圧は立ち下がり、ある一定の電圧まで下がったら、スキャンドライバＢ５２ａのトランジスタＣＤをオンとし、サステイン電圧を接地電圧０Ｖとする。なお、ＬＣ共振時には、コンデンサＣ１、Ｃ２で電力を回収してよい。
【００９０】
図１０（ｂ）は、図１０（ａ）のサステイン電圧出力波形に対応したサステイン電流出力波形を示した図である。
【００９１】
図１０（ｂ）において、スキャンドライバＢ５２ａを通過する電流は、トランジスタＬＵ、ＣＤを通過した電流であり、最初の緩やかなトランジスタＬＵを通過する立ち上がり時の正のサステイン電流と、最後のトランジスタＣＤを通過する立下り時の負の急峻なサステイン電流となる。
【００９２】
一方、図１０（ｂ）において、スキャンドライバＡ５１ａを通過する電流は、トランジスタＣＵ、ＬＤを通過した電流であり、立ち上がり時の急峻なトランジスタＣＵを通過する正の電流と、立下り時の緩やかなトランジスタＬＤを通過する負の電流である。
【００９３】
従って、スキャンドライバＢ５２ａを通過する電流も、スキャンドライバＡ５１ａを通過する電流も、反対符号の緩やかな電流波形と急峻な電流波形の組合せとなり、スキャンドライバＡ５１ａ、スキャンドライバＢ５２ａを通過する電流の積算量が等しくなる。これにより、スキャンドライバＡ５１ａとスキャンドライバＢ５２ａのサステイン期間における発熱量を略均等に分配することができ、熱の分散効率が高くなる。よって、プラズマディスプレイ装置１００ａの発熱抑制効果を一層高めることができる。また、素子数は、実施の形態１と同様であるから、実施の形態１と同様に、回路コストを低減しつつ発熱源を減らす効果もそのまま維持できる。
【００９４】
〔実施の形態３〕
図１１は、実施の形態３に係るプラズマディスプレイ装置１００ｂの駆動回路５０ｂとプラズマディスプレイパネル１０の回路図である。実施の形態３においても、プラズマディスプレイ装置１００全体の構成は、図６に係る実施の形態１の構成と同様であってよい。なお、今まで説明したのと同様の構成要素については、同一の参照符号を付してその説明を省略する。
【００９５】
図１１において、実施の形態３に係るプラズマディスプレイ装置１００ｂに適用される駆動回路５０ｂは、ダイオードアレイ５３と、スキャンドライバ５２ｂと、コイルＬ２、Ｌ３と、トランジスタＬＵ、ＬＤと、コンデンサＣ１、Ｃ２と、サステイン電源Ｖｓから構成される。
【００９６】
図１１の実施の形態３に係るプラズマディスプレイ装置１００ｂの駆動回路５０ｂは、図７の実施の形態１に係るプラズマディスプレイ装置１００の駆動回路５０とは、スキャンドライバＡ５１の代わりに、個別出力可能なダイオードアレイ５３と、従来の電力回収回路の構成と同様のコイルＬ２、Ｌ３とトランジスタＬＵ、ＬＤとで構成されている点で異なっている。
【００９７】
実施の形態１及び実施の形態２においては、スキャンドライバとして並列接続する駆動ＩＣは同一のＩＣを用いていたが、これは必ずしも同一である必要は無い。更に言うと、並列接続する駆動ＩＣのうち、出力を個別に制御可能なＩＣは、少なくとも１つ以上あればよい。出力を個別に制御する必要があるのはアドレス期間であるが、アドレス期間の電流は時間当たりの出力頻度が小さいので積算電流量も小さく、この期間の発熱は問題とならない場合が多いからである。
【００９８】
従って、実施の形態３に係るプラズマディスプレイ装置１００ｂにおいては、電極ＣＬ１、・・・、ＣＬｎに対して並列接続する駆動ＩＣのうち、電力回収回路側の駆動ＩＣを、出力の個別制御ができないトランジスタＬＵ、ＬＤを備えた駆動ＩＣ５４で構成した。駆動ＩＣ５４は、出力の個別制御が出来ないものであっても、各電極ＣＬ１、・・・、ＣＬｎへの各出力は互いに絶縁され、隣接する出力同士の通電を防止する必要があるため、例えばダイオードアレイ５３のような逆流防止用の素子が必要となる。
【００９９】
本実施の形態においては、スキャンドライバ５２ｂで個別制御をするとともに、従来のサステイン回路４０におけるトランジスタＣＵ、ＣＤの機能を実現し、これらの素子を単独に設けることなく省略している。これにより、従来のサステイン回路４０のうち、２つのトランジスタＣＵ、ＣＤについては省略するとともに、残りのトランジスタＬＵ、ＬＤについては、ダイオードアレイ５３を用いることにより、従来と同様の電力回収回路としている。例えば、実施の形態１に係るスキャンドライバＢ５２を用いるよりも、簡素な素子を用いた本実施の形態に係る駆動回路５０ｂの構成とした方が低コスト、又は製造容易な場合には、必要な部分のみサステイン回路組み込み型のスキャンドライバ５２ｂを用いる構成としてもよい。
【０１００】
このように、本発明は、Ｙサステイン回路４０をスキャンドライバ５１、５１ａ、５２、５２ａ、５２ｂにどのように組み込むかにより、種々の態様に適用することができ、用途に応じて、適宜適切な態様を適用してよい。
【０１０１】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【０１０２】
【図１】従来技術の３電極面放電型プラズマディスプレイ装置２００の基本構成図である。
【図２】図１のプラズマディスプレイ装置２００の駆動波形を示した図である。
【図３】従来の電力回収回路を備えたＹ電極駆動回路５５の構成例を示した図である。
【図４】従来のＹ電極駆動回路５５における、サステイン電圧及び電流波形の例である。図４（ａ）は、サステイン電圧波形の例を示した図である。図４（ｂ）は、サステイン電圧波形に対応したサステイン電流波形を示した図である。
【図５】従来のスキャンドライバ３０の駆動ＩＣの出力端子とＹ電極との関係図である。
【図６】実施の形態１に係るプラズマディスプレイ装置１００の基本構成図である。
【図７】実施の形態１に係る駆動回路５０とプラズマディスプレイパネル１０の回路構成図である。
【図８】実施の形態１に係るプラズマディスプレイ装置１００のサステイン波形図である。図８（ａ）は、出力電圧の波形図である。図８（ｂ）は、サステイン電流波形図である。
【図９】実施の形態２に係るプラズマディスプレイ装置１００ａの駆動回路５０ａの回路構成図である。
【図１０】実施の形態２に係るプラズマディスプレイ装置１００のサステイン波形図である。図１０（ａ）は、サステイン電圧波形図である。図１０（ｂ）は、サステイン電流波形図である。
【図１１】実施の形態３に係るプラズマディスプレイ装置１００ｂの駆動回路５０ｂの回路図である。
【符号の説明】
【０１０３】
１０    プラズマディスプレイパネル
２０    アドレスドライバ
３０    Ｙスキャンドライバ
４０    Ｙサステイン回路
４１、４２、４３、４４    位相調整回路
５０、５５    駆動回路
５１、５１ａ、５１ｂ、５２、５２ａ、５２ｂ    スキャンドライバ（駆動ＩＣ）
５３    ダイオードアレイ
５４    駆動ＩＣ
６０    Ｘサステイン回路
７０    制御回路
１００、１００ａ、１００ｂ、２００    プラズマディスプレイ装置
【図１】
2008281706.tif 000003
【図２】
2008281706.tif 000004
【図３】
2008281706.tif 000005
【図４】
2008281706.tif 000006
【図５】
2008281706.tif 000007
【図６】
2008281706.tif 000008
【図７】
2008281706.tif 000009
【図８】
2008281706.tif 000010
【図９】
2008281706.tif 000011
【図１０】
2008281706.tif 000012
【図１１】
2008281706.tif 000013