(57)【要約】【課題】２つの周波数帯の混合信号を各周波数帯で同時にインピーダンス整合可能な整合回路を提供する。【解決手段】主整合ブロック１０１と副整合ブロック１０２とが直列に接続された整合回路である。ブロックをｂと略記すると、副整合ｂ１０２は、主整合ｂ１０１に一端が直列に接続された直列整合ｂ１１０と、直列整合ｂ１１０の他端に接続された並列整合ネットワーク１７０とを備える。交流周波数が第１の周波数ｆ１の場合について、直列整合ｂ１１０と第１並列整合ｂ１１１との接続部は交流的に開放状態とされ、第１並列整合ｂ１１１と第２並列整合ｂ１１２との接続部は交流的に短絡状態とされ、交流周波数が第１の周波数ｆ１の場合には、主整合ｂ１０１および直列整合ｂ１１０でインピーダンス整合を行うとされ、交流周波数が第２の周波数ｆ２の場合には、主整合ｂ１０１および副整合ｂ１０２でインピーダンス整合を行う。【選択図】図３
2008160192.tif 000002
【特許請求の範囲】
【請求項１】
インピーダンス整合を行う主整合ブロックと、
インピーダンス整合を行う副整合ブロックと
が交流信号の経路に対して直列に接続された整合回路であって、
上記副整合ブロックは、
上記主整合ブロックに直列に接続された直列整合ブロックと、
上記直列整合ブロックの上記主整合ブロックが接続された側とは反対側に接続され、且つ、上記経路に対して並列に接続された、並列整合ネットワークとを備え、
上記並列整合ネットワークは、
上記直列整合ブロックに一端が接続された第１並列整合ブロックと、
上記第１並列整合ブロックの他端に、一端が接続された第２並列整合ブロックと、
上記第１並列整合ブロックと上記第２並列整合ブロックとの接続部に、一端が接続された第３並列整合ブロックとを備え、
上記交流信号の周波数〔以下、交流周波数という。〕として、複数種類の周波数を採ることができるものであり、
上記交流周波数のうち一つの周波数〔以下、基準周波数という。〕について、
上記直列整合ブロックと上記第１並列整合ブロックとの接続部は交流的に開放状態とされ、
上記第３並列整合ブロックが接続される、上記第１並列整合ブロックと上記第２並列整合ブロックとの接続部は交流的に短絡状態とされ、
上記交流周波数が基準周波数の場合には、上記主整合ブロックおよび上記直列整合ブロックでインピーダンス整合を行うとされ、上記交流周波数が基準周波数以外の周波数の場合には、上記主整合ブロックおよび上記副整合ブロックでインピーダンス整合を行うとされた
ことを特徴とする整合回路。
【請求項２】
請求項１に記載の整合回路であって、
当該整合回路の一端のインピーダンスを周波数ｆに依存のインピーダンスＺＩ(ｆ)とし、当該整合回路の他端のインピーダンスを周波数ｆに非依存のインピーダンスＺ０とした場合に、
上記交流周波数が基準周波数ｆｓの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものであり、
上記副整合ブロックは、インピーダンスＺ０間でインピーダンス整合を保つものであり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｒ)を或るインピーダンスＺｒ（ｆｒ）にインピーダンス変換し、
上記副整合ブロックは、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行う
ことを特徴とする整合回路。
【請求項３】
請求項２に記載の整合回路であって、
上記交流周波数として２種類の周波数を採ることができるものの場合に、
上記直列整合ブロックは、特性インピーダンスが上記インピーダンスＺ０と同じ伝送線路であり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、
上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行うものとして、上記直列整合ブロックの伝送線路長および上記第３並列整合ブロックのリアクタンス値が設定された
ことを特徴とする整合回路。
【請求項４】
請求項２に記載の整合回路であって、
上記交流周波数としてＭ種類〔Ｍは３以上の整数とする。〕の周波数を採ることができるものの場合に、
上記直列整合ブロックは、１種類または複数種類のインピーダンス変換量を設定可能であり、
上記第３並列整合ブロックは、１種類または複数種類のリアクタンス値を設定可能であり、
上記インピーダンス変換量と上記リアクタンス値との組み合わせが少なくともＭ−１個であり、
上記基準周波数以外の各周波数に上記組み合わせが一対一で対応しており、
上記基準周波数以外の周波数ｆｒに対応する上記組み合わせのインピーダンス変換量、リアクタンス値をそれぞれ上記直列整合ブロック、上記第３並列整合ブロックに設定することで、上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行う
ことを特徴とする整合回路。
【請求項５】
インピーダンス整合を行う主整合ブロックと、
インピーダンス整合を行う副整合ブロックと
が交流信号の経路に対して直列に接続された整合回路であって、
上記副整合ブロックは、
Ｎを２以上の整数として、
第１直列整合ブロック、・・・、第Ｎ直列整合ブロックと、
第１並列整合ネットワーク、・・・、第Ｎ並列整合ネットワークとを備え、
上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックは上記経路に対して直列に接続されるとともに、上記第１直列整合ブロックは上記主整合ブロックと接続され、
ｋを１以上Ｎ−１以下の整数として、
上記第ｋ並列整合ネットワークは、第ｋスイッチを介して、第ｋ直列整合ブロックと第ｋ＋１直列整合ブロックとの接続部〔以下、第ｋ接続部Ａという。〕に、上記経路に対して並列に接続され、
上記第Ｎ並列整合ネットワークは、第Ｎスイッチを介して、上記第Ｎ直列整合ブロックの上記第Ｎ−１直列整合ブロックが接続された側とは反対側に、上記経路に対して並列に接続され、
上記第ｋ並列整合ネットワークは、
第ｋスイッチを介して、上記第ｋ接続部Ａに一端が接続された第３ｋ−２並列整合ブロックと、
上記第３ｋ−２並列整合ブロックの他端に、一端が接続された第３ｋ−１並列整合ブロックと、
上記第３ｋ−２並列整合ブロックと上記第３ｋ−１並列整合ブロックとの接続部〔以下、第ｋ接続部Ｂという。〕に、一端が接続された第３ｋ並列整合ブロックとを備え、
上記第Ｎ並列整合ネットワークは、
第Ｎスイッチを介して、第Ｎ直列整合ブロックに一端が接続された第３Ｎ−２並列整合ブロックと、
上記第３Ｎ−２並列整合ブロックの他端に、一端が接続された第３Ｎ−１並列整合ブロックと、
上記第３Ｎ−２並列整合ブロックと上記第３Ｎ−１並列整合ブロックとの接続部〔以下、第Ｎ接続部Ｂという。〕に、一端が接続された第３Ｎ並列整合ブロックとを備え、
上記交流信号の周波数〔以下、交流周波数という。〕として、複数種類の周波数を採ることができるものであり、
上記交流周波数のうち一つの周波数〔以下、基準周波数という。〕について、
上記第ｋ接続部Ａそれぞれおよび上記第Ｎ直列整合ブロックと上記第３Ｎ−２並列整合ブロックとの接続部は交流的に開放状態とされ、
上記第ｋ接続部Ｂそれぞれおよび上記第Ｎ接続部Ｂは交流的に短絡状態とされ、
上記交流周波数が基準周波数の場合には、上記主整合ブロックおよび上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックでインピーダンス整合を行うとされ、
上記交流周波数が基準周波数以外の周波数の場合には、当該周波数に対応して上記スイッチのいずれか一つのみをＯＮ状態にして、上記主整合ブロックおよび上記副整合ブロックでインピーダンス整合を行うとされた
ことを特徴とする整合回路。
【請求項６】
請求項５に記載の整合回路であって、
当該整合回路の一端のインピーダンスを周波数ｆに依存のインピーダンスＺＩ(ｆ)とし、当該整合回路の他端のインピーダンスを周波数ｆに非依存のインピーダンスＺ０とした場合に、
上記交流周波数が基準周波数ｆｓの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものであり、
上記副整合ブロックは、インピーダンスＺ０間でインピーダンス整合を保つものであり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、
上記主整合ブロックは、インピーダンスＺＩ(ｆｒ)を或るインピーダンスＺｒ(ｆｒ)にインピーダンス変換し、
上記副整合ブロックは、インピーダンスＺ０とインピーダンスＺｒ(ｆｒ)との間でインピーダンス整合を行う
ことを特徴とする整合回路。
【請求項７】
請求項６に記載の整合回路であって、
上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックはそれぞれ、特性インピーダンスが上記インピーダンスＺ０と同じ伝送線路であり、
上記交流周波数が基準周波数以外の周波数ｆｒの場合について、当該周波数に対応する第ｉスイッチをＯＮ状態にするとすれば、
上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ(ｆｒ)との間でインピーダンス整合を行うものとして、上記第ｉ直列整合ブロックの伝送線路長および上記第３ｉ並列整合ブロックのリアクタンス値が設定された
ことを特徴とする整合回路。
【請求項８】
請求項１から請求項４のいずれかに記載の整合回路と、
増幅素子と
を備え、
基準周波数ｆｓの交流信号と、基準周波数以外の周波数ｆｒの交流信号とを同時または選択的に増幅可能である
ことを特徴とするデュアルバンド電力増幅器。
【請求項９】
請求項５から請求項７のいずれかに記載の整合回路と、
増幅素子と
を備え、
基準周波数ｆｓの交流信号と、基準周波数以外の周波数ｆｒの交流信号とを同時または選択的に増幅可能である
ことを特徴とするデュアルバンド電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、増幅器等に利用される整合回路および電力増幅器に関する。
【背景技術】
【０００２】
近年、無線通信によって提供されるサービスの多様化に伴い、無線機には複数の周波数帯の情報を処理できるマルチバンド化が要求されている。例えば、無線ＬＡＮ〔Local Area Network〕の規格であるＩＥＥＥ〔Institute of Electrical and Electronic Engineers〕８０２．１１ａ／ｂ／ｇの各規格では、５．２ＧＨｚ帯および２．４ＧＨｚ帯の２つの周波数帯が規定されている。
【０００３】
無線機に実装されている装置の一つとして、無線周波数帯の信号を増幅し、アンテナに供給する役割を担う電力増幅器がある。電力増幅器は、無線回路の中で消費電力が大きい装置の一つであり、高効率動作を行うことが要求される。一般的に、無線回路の設計では、特定の一つの周波数帯に対してのみ最適化される。ここで、最適化とは、例えば電力増幅器の場合、高い出力電力を得ることや、高い効率を得ることなどが含まれる。従って、例えば上記のような異なる２つの周波数帯の両方に最適化された回路の設計を行うことは困難である。このため、通常は、各周波数帯に対して最適に設計された回路をスイッチによって切り替える構成がとられる。
【０００４】
図１は、２つの周波数帯の各信号を増幅可能な電力増幅器〔デュアルバンド電力増幅器〕の回路構成の一例であり、一般的に用いられている回路構成である。例えばｆ１＝５．２ＧＨｚ、ｆ２＝２．４ＧＨｚとした場合に、２つの周波数の信号〔一般的には当該周波数を挟んである程度の帯域幅の信号を増幅できるから、『信号帯域』『周波数帯の信号』という表現の方が適切であるが、誤解の虞が無い限り、単に『信号』『周波数』と云う場合もある。〕に対するデュアルバンド電力増幅器（９００）の場合には、図１に示すように、ｆ１の周波数帯専用に設計された増幅器（９２１）およびｆ２の周波数帯専用に設計された増幅器（９２２）を予め用意し、動作周波数、つまりｆ１の周波数またはｆ２の周波数に応じて、入力端子（９３１）に接続された１入力２出力〔single-pole double-throw；ＳＰＤＴ〕スイッチ（９１１）および出力端子（９３２）に接続されたＳＰＤＴスイッチ（９１２）を切り替えることで、増幅器（９２１）（９２２）のいずれかを選択する構成である。
このような従来的技術を示すものとして例えば非特許文献１が挙げられる。
【０００５】
一方、図１に示す各増幅器（９２１）（９２２）は、図２に示すように入力側整合回路（９７１）、増幅素子（９７２）、出力側整合回路（９７３）を含んで構成される。増幅器の性能は、増幅素子自体の特性と、整合回路の特性によって決定されるため、この整合回路を使用される周波数帯で最適化することが重要となる。図１に示すデュアルバンド電力増幅器（９００）の回路構成では、増幅器ごとに当該増幅器に専用の周波数帯で最適な整合回路を用いることができ、そのような整合回路を用いて最適化された増幅器を動作周波数帯に応じて、ＳＰＤＴスイッチで切り替えるため、仮にＳＰＤＴスイッチの挿入損失が十分小さければ、各増幅器はそれぞれの例えば、高出力、高効率などの特性を有することになる。
【非特許文献１】千葉耕司他，“移動機”，ＮＴＴ  ＤｏＣｏＭｏテクニカルジャーナル，Ｖｏｌ．１０，Ｎｏ．１
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このようなデュアルバンド増幅器では、ｆ１用の増幅器と、ｆ２用の増幅器の合計２系統の回路が必要となり、入出力整合回路、増幅素子など部品点数が多くなるという問題がある。部品点数の増加は、装置の大型化のみならず、各部品での消費電力により回路全体での消費電力が大きくなるという問題も生み出す。
また、特に出力に用いるＳＰＤＴスイッチの挿入損失によって出力電力が低下し、効率が低下するという問題が生じる。
さらに、２つの周波数帯の混合信号を各周波数帯で同時に高効率に増幅する場合には、分配器および合成器が必要であり、回路規模が増大するという問題が生じる（例えば特表２００３−５０４９２９号公報参照）。
【０００７】
このような問題点を見出したため、望まれるデュアルバンド電力増幅器は、ｆ１用の増幅器およびｆ２用の増幅器の２系統の回路を設けることなく、２つの周波数帯の混合信号を各周波数帯で同時増幅可能なデュアルバンド電力増幅器である。そして、このようなデュアルバンド電力増幅器に相応しい整合回路も必要であり、２つの周波数帯の混合信号を各周波数帯で同時にインピーダンス整合可能な整合回路が望まれることとなる。なお、このような整合回路であれば、２つの周波数帯の信号についてインピーダンス整合を行うことを必要とする機器に広く用いることができるから、デュアルバンド電力増幅器に用いられるという限定を受けるものではないことになる。
【０００８】
従って、本発明は、２つの周波数帯の混合信号を各周波数帯で同時にインピーダンス整合可能な整合回路と、２つの周波数帯の混合信号を各周波数帯で同時増幅可能なデュアルバンド電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の整合回路は、次の構成とされる。即ち、インピーダンス整合を行う主整合ブロックと、インピーダンス整合を行う副整合ブロックとが交流信号の経路に対して直列に接続された整合回路であって、上記副整合ブロックは、上記主整合ブロックに直列に接続された直列整合ブロックと、上記直列整合ブロックの上記主整合ブロックが接続された側とは反対側に接続され、且つ、上記経路に対して並列に接続された、並列整合ネットワークとを備える。そして、上記並列整合ネットワークは、上記直列整合ブロックに一端が接続された第１並列整合ブロックと、上記第１並列整合ブロックの他端に、一端が接続された第２並列整合ブロックと、上記第１並列整合ブロックと上記第２並列整合ブロックとの接続部に、一端が接続された第３並列整合ブロックとを備える。この整合回路では、上記交流信号の周波数〔以下、交流周波数という。〕として、複数種類の周波数を採ることができて、上記交流周波数のうち一つの周波数〔以下、基準周波数という。〕について、上記直列整合ブロックと上記第１並列整合ブロックとの接続部は交流的に開放状態とされ、上記第３並列整合ブロックが接続される、上記第１並列整合ブロックと上記第２並列整合ブロックとの接続部は交流的に短絡状態とされ、上記交流周波数が基準周波数の場合には、上記主整合ブロックおよび上記直列整合ブロックでインピーダンス整合を行うとされ、上記交流周波数が基準周波数以外の周波数の場合には、上記主整合ブロックおよび上記副整合ブロックでインピーダンス整合を行うとされる。
【００１０】
この整合回路は、交流周波数が基準周波数の場合について、直列整合ブロックと第１並列整合ブロックとの接続部が交流的に開放状態とされ、第３並列整合ブロックが接続される、第１並列整合ブロックと第２並列整合ブロックとの接続部が交流的に短絡状態とされているから、基準周波数の交流信号にとって、並列整合ネットワークは交流的に無視できる。つまり、交流周波数が基準周波数の場合には、主整合ブロックおよび直列整合ブロックでインピーダンス整合を行う。一方、交流周波数が基準周波数以外の周波数の場合には、主整合ブロックおよび副整合ブロックでインピーダンス整合を行うものとなっている。
【００１１】
このような整合回路において、次のような構成が可能である。整合回路の一端のインピーダンスを周波数ｆに依存のインピーダンスＺＩ(ｆ)とし、当該整合回路の他端のインピーダンスを周波数ｆに非依存のインピーダンスＺ０とした場合に、上記交流周波数が基準周波数ｆｓの場合について、上記主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものであり、上記副整合ブロックは、インピーダンスＺ０間でインピーダンス整合を保つものであり、上記交流周波数が基準周波数以外の周波数ｆｒの場合について、上記主整合ブロックは、インピーダンスＺＩ(ｆｒ)を或るインピーダンスＺｒ（ｆｒ）にインピーダンス変換し、上記副整合ブロックは、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行うものとすることができる。
【００１２】
この構成では、交流周波数が基準周波数ｆｓの場合について、主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものとされる。つまり、交流周波数が基準周波数ｆｓの場合については、整合回路が整合対象とするインピーダンス間の整合を、実質的に主整合ブロックで行うのである。このとき、主整合ブロックは、交流周波数が基準周波数以外の周波数ｆｒの場合についてインピーダンス変換器の役目を担う。
【００１３】
また、上記交流周波数として２種類の周波数を採ることができるものの場合に、上記直列整合ブロックは、特性インピーダンスが上記インピーダンスＺ０と同じ伝送線路であり、上記交流周波数が基準周波数以外の周波数ｆｒの場合について、上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行うものとして、上記直列整合ブロックの伝送線路長および上記第３並列整合ブロックのリアクタンス値が設定されたものとすることができる。
【００１４】
この構成では、直列整合ブロックを特性インピーダンスＺ０の伝送線路とすることで、交流周波数が基準周波数の場合について、その線路長を任意に設定できるとともに、基準周波数の場合での整合条件を崩すことなく、交流周波数が基準周波数以外の周波数ｆｒの場合について、直列整合ブロックの伝送線路長および第３並列整合ブロックのリアクタンス値を設定できる。
【００１５】
あるいは、上記交流周波数としてＭ種類〔Ｍは３以上の整数とする。〕の周波数を採ることができるものの場合に、上記直列整合ブロックは、１種類または複数種類のインピーダンス変換量を設定可能であり、上記第３並列整合ブロックは、１種類または複数種類のリアクタンス値を設定可能であり、上記インピーダンス変換量と上記リアクタンス値との組み合わせが少なくともＭ−１個であり、上記基準周波数以外の各周波数に上記組み合わせが一対一で対応しており、上記基準周波数以外の周波数ｆｒに対応する上記組み合わせのインピーダンス変換量、リアクタンス値をそれぞれ上記直列整合ブロック、上記第３並列整合ブロックに設定することで、上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行うものとすることができる。
【００１６】
この構成では、直列整合ブロックは１種類または複数種類のインピーダンス変換量を設定可能であり、第３並列整合ブロックは１種類または複数種類のリアクタンス値を設定可能であり、インピーダンス変換量とリアクタンス値との組み合わせが少なくともＭ−１個であり、基準周波数以外の各周波数に上記組み合わせが一対一で対応しているから、基準周波数以外の周波数ｆｒに対応する組み合わせのインピーダンス変換量、リアクタンス値をそれぞれ直列整合ブロック、第３並列整合ブロックに設定することで、Ｍ種類の交流周波数のうち、主整合ブロックおよび直列整合ブロックでインピーダンス整合がなされる基準周波数ｆｓの交流信号と、基準周波数以外の周波数から任意に一つ選択された周波数ｆｒの交流信号とについて同時または選択的にインピーダンス整合可能な整合回路を構成できる。
【００１７】
また、Ｍ種類〔Ｍ≧３〕の交流周波数のうち、一つの周波数〔基準周波数ｆｓ〕の交流信号と、基準周波数以外の周波数から任意に一つ選択された周波数ｆｒの交流信号とについて同時または選択的にインピーダンス整合可能な整合回路を、次のように構成することもできる。
即ち、インピーダンス整合を行う主整合ブロックと、インピーダンス整合を行う副整合ブロックとが交流信号の経路に対して直列に接続された整合回路であって、上記副整合ブロックは、Ｎを２以上の整数として、第１直列整合ブロック、・・・、第Ｎ直列整合ブロックと、第１並列整合ネットワーク、・・・、第Ｎ並列整合ネットワークとを備える。そして、上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックは上記経路に対して直列に接続されるとともに、上記第１直列整合ブロックは上記主整合ブロックと接続され、ｋを１以上Ｎ−１以下の整数として、上記第ｋ並列整合ネットワークは、第ｋスイッチを介して、第ｋ直列整合ブロックと第ｋ＋１直列整合ブロックとの接続部〔以下、第ｋ接続部Ａという。〕に、上記経路に対して並列に接続され、上記第Ｎ並列整合ネットワークは、第Ｎスイッチを介して、上記第Ｎ直列整合ブロックの上記第Ｎ−１直列整合ブロックが接続された側とは反対側に、上記経路に対して並列に接続される。上記第ｋ並列整合ネットワークは、第ｋスイッチを介して、上記第ｋ接続部Ａに一端が接続された第３ｋ−２並列整合ブロックと、上記第３ｋ−２並列整合ブロックの他端に、一端が接続された第３ｋ−１並列整合ブロックと、上記第３ｋ−２並列整合ブロックと上記第３ｋ−１並列整合ブロックとの接続部〔以下、第ｋ接続部Ｂという。〕に、一端が接続された第３ｋ並列整合ブロックとを備え、上記第Ｎ並列整合ネットワークは、第Ｎスイッチを介して、第Ｎ直列整合ブロックに一端が接続された第３Ｎ−２並列整合ブロックと、上記第３Ｎ−２並列整合ブロックの他端に、一端が接続された第３Ｎ−１並列整合ブロックと、上記第３Ｎ−２並列整合ブロックと上記第３Ｎ−１並列整合ブロックとの接続部〔以下、第Ｎ接続部Ｂという。〕に、一端が接続された第３Ｎ並列整合ブロックとを備える。この整合回路では、上記交流信号の周波数〔以下、『交流周波数』という。〕として、複数種類の周波数を採ることができて、基準周波数について、上記第ｋ接続部Ａそれぞれおよび上記第Ｎ直列整合ブロックと上記第３Ｎ−２並列整合ブロックとの接続部は交流的に開放状態とされ、上記第ｋ接続部Ｂそれぞれおよび上記第Ｎ接続部Ｂは交流的に短絡状態とされ、上記交流周波数が基準周波数の場合には、上記主整合ブロックおよび上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックでインピーダンス整合を行うとされ、上記交流周波数が基準周波数以外の周波数の場合には、当該周波数に対応して上記スイッチのいずれか一つのみをＯＮ状態にして、上記主整合ブロックおよび上記副整合ブロックでインピーダンス整合を行うとされる。
【００１８】
このような整合回路において、次のような構成が可能である。整合回路の一端のインピーダンスを周波数ｆに依存のインピーダンスＺＩ(ｆ)とし、当該整合回路の他端のインピーダンスを周波数ｆに非依存のインピーダンスＺ０とした場合に、上記交流周波数が基準周波数ｆｓの場合について、上記主整合ブロックは、インピーダンスＺＩ(ｆｓ)とインピーダンスＺ０との間でインピーダンス整合を行うものであり、上記副整合ブロックは、インピーダンスＺ０間でインピーダンス整合を保つものであり、上記交流周波数が基準周波数以外の周波数ｆｒの場合について、上記主整合ブロックは、インピーダンスＺＩ(ｆｒ)を或るインピーダンスＺｒ（ｆｒ）にインピーダンス変換し、上記副整合ブロックは、インピーダンスＺ０とインピーダンスＺｒ（ｆｒ）との間でインピーダンス整合を行うものであるとすることができる。
【００１９】
また、上記の第１直列整合ブロック、・・・、第Ｎ直列整合ブロックはそれぞれ、特性インピーダンスが上記インピーダンスＺ０と同じ伝送線路であり、上記交流周波数が基準周波数以外の周波数ｆｒの場合について、当該周波数に対応する第ｉスイッチをＯＮ状態にするとすれば、上記副整合ブロックが、インピーダンスＺ０とインピーダンスＺｒ(ｆｒ)との間でインピーダンス整合を行うものとして、上記第ｉ直列整合ブロックの伝送線路長および上記第３ｉ並列整合ブロックのリアクタンス値が設定されたものであるとすることができる。
【００２０】
また、本発明のデュアルバンド電力増幅器は、次のような構成とされる。即ち、複数種類の交流周波数のうち、一つの周波数〔基準周波数ｆｓ〕の交流信号と、基準周波数以外の周波数から任意に一つ選択された周波数ｆｒの交流信号とについて同時または選択的にインピーダンス整合可能な既述の整合回路と、増幅素子とを備え、基準周波数ｆｓの交流信号と、基準周波数以外の周波数ｆｒの交流信号とを同時または選択的に増幅可能なデュアルバンド電力増幅器である。
【発明の効果】
【００２１】
本発明の整合回路によれば、交流周波数が基準周波数の場合には、主整合ブロックおよび、副整合ブロックの一部である直列整合ブロックあるいは第１直列整合ブロック、・・・、第Ｎ直列整合ブロックでインピーダンス整合を行うとされ、交流周波数が基準周波数以外の周波数の場合には、主整合ブロックおよび副整合ブロックでインピーダンス整合を行うとされるため、２つの周波数帯の混合信号を各周波数帯で同時にインピーダンス整合することが実現する。
【００２２】
２つの周波数帯の混合信号を各周波数帯で同時増幅可能なデュアルバンド電力増幅器を設計するには、２つの周波数帯での、増幅素子の入出力インピーダンスと周辺回路の入出力インピーダンスとのインピーダンス整合が必要となるが、本発明の整合回路を電力増幅器に用いることで、２つの周波数帯の混合信号を各周波数帯で同時増幅可能なデュアルバンド電力増幅器が実現する。
【発明を実施するための最良の形態】
【００２３】
この発明の実施形態を、図面を参照して説明する。各図面において対応する部分については、同一の参照符号をつけて重複説明を省略する。
【００２４】
≪第１実施形態≫
図３は、第１実施形態の整合回路（１）を示す図である。また図３は、図１３に示す２つの周波数帯の信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器（２００）の入力側回路構成も示している。第１実施形態は、整合回路（１）を増幅素子（１８０）の入力端子側に使用した例である。ここで「選択的に増幅できる」とは、２つの周波数帯の信号のうちいずれか一方の信号が入力となる場合でも当該信号を増幅できることを云い、「同時に増幅できる」とは、同時に入力された２つの周波数帯の信号、つまり、２つの周波数帯の混合信号をそれぞれの周波数帯で増幅できることを云う〔以下同様。〕。
【００２５】
整合回路は、異なるインピーダンス間の整合を確立する回路であり、例えば、実際に信号を増幅するＦＥＴ〔Field Effect Transistor〕などの増幅素子（１８０）とその周辺回路とのインピーダンス整合を取るものである。なお、周辺回路の入出力のインピーダンスは一般的に或る一定の値Ｚ０（例えば５０Ω、７５Ωなどである。）に揃えられており、以下では、周辺回路の入出力のインピーダンスを「系のインピーダンス」ということにする。図３に示す回路構成であれば、系のインピーダンスは交流信号源（５０）側のインピーダンスＺ０に相当し、整合回路（１）は、交流信号源（５０）側の出力インピーダンスＺ０と増幅素子（１８０）の入力インピーダンスとの整合を確立するものである。
【００２６】
なお、増幅素子（１８０）としては、トランジスタ（Transistor）、ＦＥＴ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）、ＴＦＴ（Thin Film Transistor）などを例示できる。各図では、増幅素子としてｎチャンネル接合型ＦＥＴを図示しているが、ｎチャンネル接合型ＦＥＴに限定する趣旨ではなく、増幅素子の例示に過ぎない。
【００２７】
図４に、測定周波数の上限をｆｍａｘとし、下限をｆｍｉｎとした場合の、増幅器に用いられる増幅素子の入出力の散乱パラメータ（Ｓパラメータ）の例を示す。この例では、Ｓ１１は出力負荷が５０Ωの場合の増幅素子入力反射係数、Ｓ２２は入力負荷が５０Ωの場合の増幅素子出力反射係数である。これらの反射係数およびスミスチャートを用いることで、増幅素子の入出力インピーダンスを求めることができる。図４から明らかなように、増幅素子の入出力インピーダンスは周波数特性を有し、その値はＳパラメータと系のインピーダンスＺ０とから求められる。そこで、例えば増幅素子（１８０）の入力インピーダンスを、周波数ｆに依存する入出力インピーダンスとしてＺＩ（ｆ）と関数表現している〔端子（Ｐ２）から増幅素子（１８０）側を見たインピーダンスがＺＩ（ｆ）である。〕。同様に、増幅素子（１８０）の出力インピーダンスを、周波数ｆに依存する入出力インピーダンスとしてＺO（ｆ）と関数表現することができる。以下、ＺＩ（ｆ）について説明する。
【００２８】
２つの周波数帯の信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器（２００）を設計する場合には、２つの周波数ｆ＝ｆ１、ｆ２での、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ）と系のインピーダンスＺ０とのインピーダンス整合が必要となる。このため整合回路（１）は、増幅素子（１８０）の入出力インピーダンスＺＩ（ｆ１）と系のインピーダンスＺ０とのインピーダンス整合と、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ２）と系のインピーダンスＺ０とのインピーダンス整合とを選択的にまたは同時に行えるものでなければならない。
【００２９】
そこで、第１実施形態の整合回路（１）は、主整合ブロック（１０１）、副整合ブロック（１０２）を含んで構成され、主整合ブロック（１０１）と副整合ブロック（１０２）は、交流信号源（５０）から供給された交流信号の増幅素子（１８０）へ向かう経路に対して直列に接続される。副整合ブロック（１０２）は、直列整合ブロック（１１０）と並列整合ネットワーク（１７０）を含んで構成され、並列整合ネットワーク（１７０）は、第１並列整合ブロック（１１１）、第２並列整合ブロック（１１２）、第３並列整合ブロック（１１３）を含んで構成される。並列整合ネットワーク（１７０）は、交流信号の上記経路に対して並列に接続される。
ここで直列、並列などを問わず整合ブロックとは、整合回路の構成要素であり、分布定数線路、素子、あるいはこれらの組み合わせ、あるいは複数の分布定数線路、複数の素子、あるいはそれらの組み合わせからなる回路である。ここで素子は、抵抗、キャパシタ、コイルのような線形素子、ダイオードなどの非線形二端子素子などを広く含み、格別の限定は無い。
【００３０】
第１実施形態の整合回路（１）の眼目は、下記の点にある。
まず、第１の周波数ｆ１について、主整合ブロック（１０１）が、増幅素子（１８０）のインピーダンスＺＩ（ｆ１）と系のインピーダンスＺ０との間で実質的に整合を行ない、主整合ブロック（１０１）と副整合ブロック（１０２）との接続部から主整合ブロック（１０１）側を見たときのインピーダンスＺ（ｆ１）がＺ０になるとする。このとき、副整合ブロック（１０２）は、主整合ブロック（１０１）と副整合ブロック（１０２）との接続部から主整合ブロック（１０１）側を見たときのインピーダンスＺ（ｆ１）＝Ｚ０と系のインピーダンスＺ０とで整合を保つ回路とされる。つまり、端子（Ｐ１）から副整合ブロック（１０２）側を見たインピーダンスＺｏｕｔ（ｆ１）がＺ０である。
次に、第２の周波数ｆ２について、主整合ブロック（１０１）は、増幅素子（１８０）のインピーダンスＺＩ（ｆ２）に対してインピーダンス変換器として機能し、主整合ブロック（１０１）と副整合ブロック（１０２）との接続部から主整合ブロック（１０１）側を見たときのインピーダンスはＺ（ｆ２）となる。ここで、一般的には、Ｚ（ｆ２）≠Ｚ０と考えられる。このとき、副整合ブロック（１０２）は、主整合ブロック（１０１）と副整合ブロック（１０２）との接続部から主整合ブロック（１０１）側を見たときのインピーダンスＺ（ｆ２）と系のインピーダンスＺ０とで整合を実質的に行う回路とされる。つまり、副整合ブロック（１０２）によるインピーダンス整合で、端子（Ｐ１）から副整合ブロック（１０２）側を見たインピーダンスＺｏｕｔ（ｆ２）がＺ０となる。
【００３１】
主整合ブロック（１０１）および副整合ブロック（１０２）を、上記の機能を果たすように構成できればよく、第１実施形態の整合回路（１）では、副整合ブロック（１０２）において上記機能を実質的に実現するものとなっている。そこで、以下では、副整合ブロック（１０２）の回路構成を中心に説明を行う。
【００３２】
主整合ブロック（１０１）および直列整合ブロック（１１０）は、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と直列に接続される。第１実施形態の上記眼目からすれば、主整合ブロック（１０１）は直列整合ブロック（１１０）よりも増幅素子（１８０）に近い側に配置される。
【００３３】
第１並列整合ブロック（１１１）は、直列整合ブロック（１１０）の主整合ブロック（１０１）が接続される側とは反対側に接続され、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と並列に接続される。
そして、第２並列整合ブロック（１１２）は、第１並列整合ブロック（１１１）の直列整合ブロック（１１０）が接続される側とは反対側に接続される。
さらに、第３並列整合ブロック（１１３）が、第１並列整合ブロック（１１１）と第２並列整合ブロック（１１２）との接続部（１６０）に接続される。
【００３４】
整合回路（１）は、第２の周波数ｆ２については、主整合ブロック（１０１）、副整合ブロック（１０２）を構成する直列整合ブロック（１１０）、第１並列整合ブロック（１１１）、第２並列整合ブロック（１１２）、第３並列整合ブロック（１１３）からなる回路全体で、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ２）と系のインピーダンスＺ０とのインピーダンス整合を行う。
【００３５】
一方、整合回路（１）は、第１の周波数ｆ１については、主整合ブロック（１０１）および直列整合ブロック（１１０）で、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ１）と系のインピーダンスＺ０とのインピーダンス整合を行うものとされる。
このため、第２並列整合ブロック（１１２）を、第１並列整合ブロック（１１１）と第２並列整合ブロック（１１２）との接続部（１６０）が第１の周波数ｆ１の信号に対して交流的に短絡となるように設計し、第１並列整合ブロック（１１１）を、直列整合ブロック（１１０）と第１並列整合ブロック（１１１）との接続部（１５０）が第１の周波数ｆ１の信号に対して交流的に開放となるように設計する。なお、第３並列整合ブロック（１１３）は、第１の周波数ｆ１の信号に対して交流的に短絡となる接続部（１６０）に接続される。
このように設計されているため、第１の周波数ｆ１においては、接続部（１５０）から見た第１並列整合ブロック（１１１）側を交流的に切り離されたものとして看做すことができる。
【００３６】
つまり、上記のように整合回路（１）を設計すると、第１並列整合ブロック（１１１）、第２並列整合ブロック（１１２）および第３並列整合ブロック（１１３）は第１の周波数ｆ１の信号伝送に影響せず、主整合ブロック（１０１）および直列整合ブロック（１１０）でインピーダンス整合を行うことができる一方、第２の周波数ｆ２の信号伝送では、第１並列整合ブロック（１１１）、第２並列整合ブロック（１１２）および第３並列整合ブロック（１１３）は交流的に切り離されたものとはならず、整合回路（１）全体でインピーダンス整合を行うことになるから、２つの周波数帯の混合信号に対して同時にインピーダンス整合が可能となる。もちろん、整合回路（１）は、各別の周波数帯の信号に対してもインピーダンス整合を行うことのできる回路である。このため、整合回路（１）を備えたデュアルバンド電力増幅器（２００）は、２つの周波数帯の信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器として機能できる。
【００３７】
なお、直列整合ブロック（１１０）は、第１の周波数ｆ１および第２の周波数ｆ２のそれぞれの場合で整合回路（１）の設計パラメータを提供することになる。換言すれば、一般的には、直列整合ブロック（１１０）は、第１の周波数ｆ１および第２の周波数ｆ２のそれぞれの場合に応じて所望の動作をするように設計することが要求される。このため、直列整合ブロック（１１０）の設計が困難であり、ひいては整合回路（１）の設計が困難であるようにも思われるが、そうではない。
例えば、主整合ブロック（１０１）がインピーダンスＺＩ（ｆ１）をインピーダンスＺ０に変換するとし、直列整合ブロック（１１０）を特性インピーダンスがＺ０の伝送線路とすれば、第１の周波数ｆ１におけるインピーダンス整合について伝送線路である直列整合ブロック（１１０）の電気長を任意とすることができるため、第１の周波数ｆ１での整合条件を崩すことなく、第２の周波数ｆ２の場合について、伝送線路である直列整合ブロック（１１０）の電気長と第３並列整合ブロック（１１３）のリアクタンス値を設計することができ、容易に第２の周波数ｆ２における整合回路（１）を構成できる。
【００３８】
第３並列整合ブロック（１１３）の構成としては、使用周波数帯など整合回路（１）の設計要求に応じて、先端開放線路、先端短絡線路、または一端が接地された集中定数回路、またはこれらの組み合わせなどを任意に選択できる。
【００３９】
直列整合ブロック（１１０）は、第１の周波数ｆ１、第２の周波数ｆ２の選択によって、伝送線路以外に、これと集中定数素子との組み合わせや、集中定数素子のみの構成を選択することもできる。
【００４０】
第２並列整合ブロック（１１２）は、第１並列整合ブロック（１１１）との接続部（１６０）が第１の周波数ｆ１の信号に対して交流的に短絡となるようにすればよいため、例えば、電気長が９０度（物理長では例えばλ１／４の線路長）の一端開放伝送線路として構成することができる。なお、λ１は第１の周波数ｆ１の波長を表す。また、第１並列整合ブロック（１１１）は、第１並列整合ブロック（１１１）と直列整合ブロック（１１０）との接続部（１５０）が第１の周波数ｆ１において交流的に開放となるようにすればよいため、例えば、電気長が９０度（物理長では例えばλ１／４の線路長）の伝送線路として構成することができる。ここで、上記の条件を満たせば、主整合ブロック（１０１）は任意の構成をとることができる。また、第１並列整合ブロック（１１１）と第２並列整合ブロック（１１２）は、伝送線路以外に、これと集中定数素子との組み合わせや、集中定数素子のみの構成を選択することもできる。
【００４１】
以上では、整合回路（１）を増幅素子（１８０）の入力端子側に接続した場合で説明したが、整合回路（１）を増幅素子（１８０）の出力端子側に接続することもできるし、入力端子側と出力端子側の両方に接続する構成も可能である。なお、出力端子側に整合回路を接続する場合の整合回路の構成は、増幅素子に対して、入力端子側に接続した場合の整合回路の構成と対称的な構成となるのが一般的である。
【００４２】
第１実施形態は、図１３に示す２つの周波数帯の信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器（２００）と、同様にインピーダンス整合を行う整合回路（１）を示した。ここで、図１３に示す中心周波数を第１の周波数ｆ１、第２の周波数ｆ２とする２つの周波数帯ではｆ１＞ｆ２としているが、第１実施形態は、より高い方の周波数を第１の周波数ｆ１として設計することに限定されるものではない。つまり、より高い方の周波数を第２の周波数ｆ２とし、より低い方の周波数を第１の周波数ｆ１として、上述と同様の設計をすることができる。
【００４３】
ただし、例えば第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）をそれぞれ伝送線路とする場合には、より高い方の周波数を第１の周波数ｆ１として設計することが好ましい。第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）は、第１の周波数ｆ１について、接続部（１５０）を交流的に開放状態とし、接続部（１６０）を交流的に短絡状態となるように設計されるところ、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）をそれぞれ線路長λ１／４の伝送線路とすることができるため、より高い方の周波数を第１の周波数ｆ１として設計するほうが、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）の線路長を短くすることができる。
【００４４】
《第２実施形態》
第１実施形態では、２つの周波数帯の信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器（２００）と、同様にインピーダンス整合を行う整合回路（１）を示した。第２実施形態では、第１実施形態の拡張的形態として、図１４に示すＮ＋１個〔Ｎ≧２の整数とする。〕の周波数帯の信号のうち２つの信号について選択的にまたは同時に増幅できるデュアルバンド電力増幅器（２００′）と、同様にインピーダンス整合を行う整合回路（１′）を示す。
【００４５】
上記の第１実施形態では、第１の周波数ｆ１での整合条件を崩すことなく、第２の周波数ｆ２の場合について、伝送線路である直列整合ブロック（１１０）の電気長と第３並列整合ブロック（１１３）のリアクタンス値を設計するものであった。第２実施形態は、第１の周波数ｆ１を固定し、第２の周波数ｆ２を可変とすれば、Ｎ＋１個の周波数帯の信号のうち、第１の周波数ｆ１の信号と、第２の周波数ｆ２、・・・、第Ｎ＋１の周波数ｆＮ＋１から任意に一つ選択した周波数の信号と、を選択的にまたは同時にインピーダンス整合を行う整合回路（１′）を構成できるという発想に基づくものである。
【００４６】
第２実施形態の整合回路（１′）は、図５に示すように、第１実施形態の直列整合ブロック（１１０）を直列整合ブロック（１１０′）に置換し、第１実施形態の第３並列整合ブロック（１１３）を第３並列整合ブロック（１１３′）に置換して構成される。第２実施形態では、第１の周波数ｆ１での整合条件を崩すことなく、ｑを２以上Ｎ＋１以下の整数として、各第ｑの周波数ｆｑの場合について、直列整合ブロック（１１０′）のインピーダンス変換量と第３並列整合ブロック（１１３′）のリアクタンス値を設計する。
第２実施形態のデュアルバンド電力増幅器（２００′）は、このような整合回路（１′）を用いて構成される。
【００４７】
直列整合ブロック（１１０′）の具体的な構成例を図６に示す。図６に示すように、切替スイッチである１入力Ｎ出力のスイッチ（４１）およびスイッチ（４２）、並びに最大でＮ個の伝送線路（８１）〜（８Ｎ）を用いて直列整合ブロック（１１０′）を構成することができる。各伝送線路（８１）〜（８Ｎ）は、第１の周波数ｆ１での整合条件を崩さないため、いずれも特性インピーダンスＺ０の伝送線路とする。また、各伝送線路（８１）〜（８Ｎ）の電気長はそれぞれ異なるものとされる。この具体例では、Ｎ個の伝送線路（８１）〜（８Ｎ）は横列に配置され、スイッチ（４１）の一端は接続部（１５０）に接続され、スイッチ（４２）の一端は主整合ブロック（１０１）に接続される。そして、スイッチ（４１）の他端およびスイッチ（４２）の他端の切り替えで同じ伝送線路を選択する。この選択の具体的な説明および伝送線路の個数を最大でＮ個とする理由は、第３並列整合ブロック（１１３′）の説明の後にする。
【００４８】
第３並列整合ブロック（１１３′）の具体的な構成例を図７、図８、図９に示す。図７に示すように、切替スイッチである１入力Ｎ出力のスイッチ（７１）および最大でＮ個のリアクタンス素子（９１）〜（９Ｎ）を用いて第３並列整合ブロック（１１３′）を構成することができる。この具体例では、リアクタンス値がそれぞれ異なるＮ個のリアクタンス素子（９１）〜（９Ｎ）は横列に配置され、スイッチ（７１）の一端は接続部（１６０）に接続される。そして、スイッチ（７１）の他端の切り替えで一つのリアクタンス素子を選択する。なお、リアクタンス素子の具体例として、伝送線路やコイルやキャパシタなどを例示できる。
【００４９】
また、図８に示すように、第３並列整合ブロック（１１３′）の別の具体的な構成として、スイッチおよびリアクタンス素子からなる組み合わせを複数個用いて構成するとしてもよい。この構成では、リアクタンス値がそれぞれ異なる最大でＮ個のリアクタンス素子（９１）〜（９Ｎ）と最大でＮ−１個のスイッチ（７２）〜（７Ｎ）が交互に縦列に接続される。つまり、縦列に接続されるリアクタンス素子のうち一方の端に位置するリアクタンス素子（９１）の一端は接続部（１６０）に接続され、リアクタンス素子（９１）の他端〔接続部（１６０）が接続された側とは反対側の端部〕はスイッチ（９２）の一端に接続される。また、縦列に接続されるリアクタンス素子のうち端に位置するリアクタンス素子（９Ｎ）の一端はスイッチ（７Ｎ）に接続される。リアクタンス素子（９ｘ）の一端はスイッチ（７ｘ）に接続され、リアクタンス素子（９ｘ）の他端はスイッチ（７ｘ＋１）に接続される。但し、ｘ＝２，３，・・・，Ｎ−１である。このような構成では、第ｙ＋１の周波数ｆｙ＋１に対して、スイッチ（７２）〜（７ｙ）をオン状態とし、スイッチ（７ｙ＋１）をオフ状態とするように設計できる。なお、ｙ＝１の場合は、スイッチ（７２）をオフ状態とする。これにより、スイッチ（７２）〜（７Ｎ）の状態を切り替えることで最大でＮ個のリアクタンス値が得られる。
【００５０】
あるいは、図９に示すように、第３並列整合ブロック（１１３′）の別の具体的な構成として、リアクタンス値を変更可能な可変リアクタンス手段を用いることができる。ここで、可変リアクタンス手段としては、例えば静電容量を変更できるバリアブルキャパシタ（６）などを適用すればよい。図９に示す構成では、バリアブルキャパシタ（６）の一端は接続部（１６０）に接続され、その他端は接地されている。例えばバリアブルキャパシタ（６）を予め定められたＮ種類のリアクタンス値に変更可能とすることで最大でＮ種類のリアクタンス値が得られる。
【００５１】
第２実施形態では、既述のとおり、各第ｑの周波数ｆｑ〔２≦ｑ≦Ｎ＋１〕について、直列整合ブロック（１１０′）のインピーダンス変換量と第３並列整合ブロック（１１３′）のリアクタンス値を設計する。換言すれば、各第ｑの周波数ｆｑに対して、直列整合ブロック（１１０′）のインピーダンス変換量および第３並列整合ブロック（１１３′）のリアクタンス値の組み合わせが一対一で対応しているということである。従って、例えば直列整合ブロック（１１０′）を図６に示す構成とし、第３並列整合ブロック（１１３′）を図７〜図９に示す何れかの構成とした場合には、直列整合ブロック（１１０′）に含まれる伝送線路の電気長の種類および第３並列整合ブロック（１１３′）のリアクタンス値の種類の組み合わせがＮ個あれば十分である。このため、直列整合ブロック（１１０′）に含まれる伝送線路の本数をＮ以下、第３並列整合ブロック（１１３′）のリアクタンス値の種類をＮ以下とすることが可能である。具体例としてＮ＝４として、例えば、直列整合ブロック（１１０′）に含まれる伝送線路の本数を２として各電気長をａ，ｂ（ａ≠ｂ）とし、第３並列整合ブロック（１１３′）のリアクタンス値の種類を２としてｃ，ｄ（ｃ≠ｄ）とした場合、（ａ，ｃ）（ｂ，ｃ）（ａ，ｄ）（ｂ，ｄ）の４個の組み合わせが得られ、それぞれの組を各第ｑの周波数ｆｑ〔２≦ｑ≦５〕に対応させる設計ができる場合がある。
【００５２】
以上のようにして設計がなされた場合、第１の周波数ｆ１の信号と第ｑの周波数ｆｑの信号とを選択的にまたは同時にインピーダンス整合を行うとき〔換言すれば、第１の周波数ｆ１の信号と第ｑの周波数ｆｑの信号とを選択的にまたは同時に増幅を行うとき、である。〕、第ｑの周波数ｆｑに対して、伝送線路の電気長Ａおよび第３並列整合ブロック（１１３′）のリアクタンス値Ｂの組み合わせが対応するとすれば、直列整合ブロック（１１０′）では、スイッチ（４１）およびスイッチ（４２）を切り替えて電気長Ａの伝送線路を選択する。また、第３並列整合ブロック（１１３′）では、図７の構成であれば、リアクタンス値Ｂのリアクタンス素子を選択し、図８の構成であれば、リアクタンス値ＢとなるようにスイッチをＯＮ状態にし、図９の構成であれば、リアクタンス値Ｂとなるように可変リアクタンス手段の値を設定する。なお、第１の周波数ｆ１の信号についてのみインピーダンス整合／増幅を行うときは、第３並列整合ブロック（１１３′）では任意のリアクタンス値を設定／選択でき、図６に示す構成とされた直列整合ブロック（１１０′）では任意の伝送線路を選択することができる。なお、図６〜図９に示した構成に限定するものではないから、例えば、直列整合ブロック（１１０′）では、伝送線路（８１）〜（８Ｎ）とは別に第１の周波数ｆ１の信号用の回路あるいは回路素子を設けておき、第１の周波数ｆ１の信号についてのみインピーダンス整合／増幅を行うときに、その回路あるいは回路素子を選択する構成としてもよい。
【００５３】
第２実施形態に示したデュアルバンド電力増幅器（２００′）は、３以上の周波数帯の信号のうち２つの信号について選択的にまたは同時に増幅できるものであるが、直列整合ブロック（１１０′）のインピーダンス変換量と第３並列整合ブロック（１１３′）のリアクタンス値との組み合わせの切換えで実質的に３バンド以上の周波数帯に対応した電力増幅器となるから、その本質はマルチバンド電力増幅器であることに留意しなければならない。従って、デュアルバンド電力増幅器（２００′）に含まれる整合回路（１′）も、３以上の周波数帯の信号のうち２つの信号について選択的にまたは同時にインピーダンス整合できるものであるが、直列整合ブロック（１１０′）のインピーダンス変換量と第３並列整合ブロック（１１３′）のリアクタンス値との組み合わせの切換えで実質的に３バンド以上の周波数帯に対応した整合回路となるから、その本質はマルチバンド整合回路と云うに相応しいものであることに留意しなければならない。
【００５４】
《第３実施形態》
第３実施形態では、第２実施形態とは異なる、第１実施形態の拡張的形態として、３以上の周波数帯の信号のうち２つの信号について選択的にまたは同時に増幅できるデュアルバンド電力増幅器（３００）と、同様にインピーダンス整合を行う整合回路（２）を示す。
【００５５】
図１０は、第３実施形態の整合回路（２）を示す図である。また図１０は、図１４に示すＮ＋１個〔Ｎ≧２の整数とする。〕の周波数帯のうち、第１の周波数ｆ１の信号と任意の他の周波数の信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器（３００）の入力側回路構成も示している。第３実施形態は、整合回路（２）を増幅素子（１８０）の入力端子側に使用した例である。
【００５６】
第３実施形態の整合回路（２）の概要は、第１実施形態の副整合ブロック（１０２）を、次に述べる副整合ブロック（１０２′）に置換した構成である。副整合ブロック（１０２′）は、第１実施形態の副整合ブロック（１０２）と類似の副整合ブロックをＮ個、上記経路に対して直列に接続したものである。ここで、第１実施形態の副整合ブロック（１０２）と類似の副整合ブロックは、第１実施形態における直列整合ブロック（１１０）と第１並列整合ブロック（１１１）とをスイッチを介して接続した構成とした点を除いて、第１実施形態の副整合ブロック（１０２）と同じである。
【００５７】
なお、本明細書においてスイッチと云えば、接点型のスイッチに限定するものではなく、例えばダイオード、トランジスタ、ＭＯＳ素子などを用いた、回路網に接点を設けないで回路の開閉機能を有するいわゆるスイッチング素子〔switching element〕とすることもできる。具体例としては、ＭＥＭＳ〔Micro-Electro Mechanical Systems〕スイッチ、スイッチングダイオードなどが挙げられる。
【００５８】
整合回路（２）でも、主整合ブロック（１０１）および副整合ブロック（１０２′）について、第１実施形態の上記眼目が相当する。
【００５９】
整合回路（２）の具体的な構成を説明する。なお、説明の便宜上、第１実施形態における直列整合ブロック（１１０）を第１直列整合ブロック（１１０−１）に呼称・符号変更し、第１並列整合ブロックの符号１１１を符号１１１−１に、第２並列整合ブロックの符号１１２を符号１１２−１に、第３並列整合ブロックの符号１１３を符号１１３−１に、変更する。
【００６０】
主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、第２直列整合ブロック（１１０−２）、・・・、第Ｎ直列整合ブロック（１１０−Ｎ）は、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と直列に接続される。上記眼目からすれば、主整合ブロック（１０１）は、第１直列整合ブロック（１１０−１）、第２直列整合ブロック（１１０−２）、・・・、第Ｎ直列整合ブロック（１１０−Ｎ）よりも増幅素子（１８０）に最も近い側に配置される。
第３実施形態では、増幅素子（１８０）側から、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、第２直列整合ブロック（１１０−２）、・・・、第Ｎ直列整合ブロック（１１０−Ｎ）の順に直列接続されるとしている。
【００６１】
第１並列整合ブロック（１１１−１）は、第１直列整合ブロック（１１０−１）の主整合ブロック（１０１）が接続される側とは反対側に、つまり、第１直列整合ブロック（１１０−１）と第２直列整合ブロック（１１０−２）との接続部（１５０−１）に、第１スイッチ（１２０−１）を介して接続され、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と並列に接続される。
そして、第２並列整合ブロック（１１２−１）は、第１並列整合ブロック（１１１−１）の第１直列整合ブロック（１１０−１）が接続される側とは反対側に接続される。
さらに、第３並列整合ブロック（１１３−１）が、第１並列整合ブロック（１１１−１）と第２並列整合ブロック（１１２−１）との接続部（１６０−１）に接続される。
なお、第１並列整合ブロック（１１１−１）、第２並列整合ブロック（１１２−１）、第３並列整合ブロック（１１３−１）の組を第１並列整合ネットワーク（１７０−１）と呼称する。
【００６２】
第４並列整合ブロック（１１１−２）は、第２直列整合ブロック（１１０−２）の第１直列整合ブロック（１１０−１）が接続される側とは反対側に、つまり、第２直列整合ブロック（１１０−２）と第３直列整合ブロック（１１０−３）との接続部（１５０−２）に、第２スイッチ（１２０−２）を介して接続され、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と並列に接続される。
そして、第５並列整合ブロック（１１２−２）は、第４並列整合ブロック（１１１−２）の第２直列整合ブロック（１１０−２）が接続される側とは反対側に接続される。
さらに、第６並列整合ブロック（１１３−３）が、第４並列整合ブロック（１１１−２）と第５並列整合ブロック（１１２−２）との接続部（１６０−２）に接続される。
なお、第４並列整合ブロック（１１１−２）、第５並列整合ブロック（１１２−２）、第６並列整合ブロック（１１３−２）の組を第２並列整合ネットワーク（１７０−２）と呼称する。
【００６３】
ｋを２以上Ｎ−１以下の整数として一般化すれば、
第[３ｋ−２]並列整合ブロック（１１１−[ｋ]）は、第[ｋ]直列整合ブロック（１１０−[ｋ]）の第[ｋ−１]直列整合ブロック（１１０−[ｋ−１]）が接続される側とは反対側に、つまり、第[ｋ]直列整合ブロック（１１０−[ｋ]）と第[ｋ＋１]直列整合ブロック（１１０−[ｋ＋１]）との接続部（１５０−[ｋ]）に、第[ｋ]スイッチ（１２０−[ｋ]）を介して接続され、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と並列に接続される。
そして、第[３ｋ−１]並列整合ブロック（１１２−[ｋ]）は、第[３ｋ−２]並列整合ブロック（１１１−[ｋ]）の第[ｋ]直列整合ブロック（１１０−[ｋ]）が接続される側とは反対側に接続される。
さらに、第[３ｋ]並列整合ブロック（１１３−[ｋ]）が、第[３ｋ−２]並列整合ブロック（１１１−[ｋ]）と第[３ｋ−１]並列整合ブロック（１１２−[ｋ]）との接続部（１６０−[ｋ]）に接続される。
なお、第[３ｋ−２]並列整合ブロック（１１１−[ｋ]）、第[３ｋ−１]並列整合ブロック（１１２−[ｋ]）、第[３ｋ]並列整合ブロック（１１３−[ｋ]）の組を第[ｋ]並列整合ネットワーク（１７０−[ｋ]）と呼称する。
【００６４】
第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）は、第Ｎ直列整合ブロック（１１０−Ｎ）の第[Ｎ−１]直列整合ブロック（１１０−[Ｎ−１]）が接続される側とは反対側に、第Ｎスイッチ（１２０−Ｎ）を介して接続され、増幅対象の交流信号に対して、つまり上記経路に対して、増幅素子（１８０）と並列に接続される。
そして、第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）は、第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）の第Ｎ直列整合ブロック（１１０−Ｎ）が接続される側とは反対側に接続される。
さらに、第[３Ｎ]並列整合ブロック（１１３−Ｎ）が、第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）と第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）との接続部（１６０−Ｎ）に接続される。
なお、第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）、第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）、第[３Ｎ]並列整合ブロック（１１３−Ｎ）の組を第Ｎ並列整合ネットワーク（１７０−Ｎ）と呼称する。
【００６５】
デュアルバンド電力増幅器（３００）において、Ｎ＋１個の周波数帯のうち、第１の周波数ｆ１の信号と第ｍの周波数ｆｍの信号を選択的にまたは同時に増幅する場合に〔換言すれば、第１の周波数ｆ１の信号と第ｍの周波数ｆｍの信号とを選択的にまたは同時にインピーダンス整合を行う場合、である。〕、整合回路（２）では、Ｎ個のスイッチのうち第[ｍ−１]スイッチ（１２０−[ｍ−１]）がＯＮ状態とされ、その他のスイッチはＯＦＦ状態とされる。ただし、ｍは、２以上Ｎ＋１以下の整数とする。なお、第１の周波数ｆ１の信号についてのみインピーダンス整合／増幅を行うときは、全てのスイッチをＯＦＦ状態にすることができる（勿論、いずれかのスイッチがＯＮ状態になっていてもよい。）。
実際のスイッチはＯＮ時に挿入損失が生じるが、周波数帯数Ｎ＋１を増加したとしてもＯＮ状態とされるスイッチが一つであるため、スイッチの挿入損失による整合回路（２）の劣化を最小限に抑えることができる。なお、各スイッチは、アイソレーション特性が良好のものを用いるのが好ましい。
【００６６】
具体的には、Ｎ＋１個の周波数帯のうち、第１の周波数ｆ１の信号と第２の周波数ｆ２の信号を選択的にまたは同時に増幅する場合は、第１スイッチ（１２０−１）がＯＮ状態とされ、その他のスイッチはＯＦＦ状態とされる。従って、交流信号源（５０）から増幅素子（１８０）までの上記経路には、第１並列整合ネットワーク（１７０−１）のみが並列に接続していることになる。
【００６７】
この場合、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）および第１並列整合ネットワーク（１７０−１）の設計は、基本的に第１実施形態の場合と同じである。
つまり、第２並列整合ブロック（１１２−１）を、第１並列整合ブロック（１１１−１）と第２並列整合ブロック（１１２−１）との接続部（１６０−１）が第１の周波数ｆ１の信号に対して交流的に短絡となるように設計し、第１並列整合ブロック（１１１−１）を、第１直列整合ブロック（１１０−１）と第１並列整合ブロック（１１１−１）との接続部（１５０−１）が第１の周波数ｆ１の信号に対して交流的に開放となるように設計する。なお、第３並列整合ブロック（１１３−１）は、第１の周波数ｆ１の信号に対して交流的に短絡となる接続部（１６０−１）に接続される。
第２の周波数ｆ２については、例えば、第１直列整合ブロック（１１０−１）を伝送線路とした場合にその電気長と、第３並列整合ブロック（１１３−１）のリアクタンス値を適切に設計すればよい。
【００６８】
このとき、第１並列整合ブロック（１１１−１）、第２並列整合ブロック（１１２−１）および第３並列整合ブロック（１１３−１）は第１の周波数ｆ１の信号伝送に影響せず、主整合ブロック（１０１）および第１直列整合ブロック（１１０−１）でインピーダンス整合を行うことになり、接続部（１５０−１）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−１）側を見たインピーダンスＺ１（ｆ１）はＺ０となる。また、第２の周波数ｆ２の信号伝送では、第１並列整合ブロック（１１１−１）、第２並列整合ブロック（１１２−１）および第３並列整合ブロック（１１３−１）は交流的に切り離されたものとはならず、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、第１並列整合ブロック（１１１−１）、第２並列整合ブロック（１１２−１）および第３並列整合ブロック（１１３−１）でインピーダンス整合を行うことになり、接続部（１５０−１）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−１）側を見たインピーダンスＺ１（ｆ２）はＺ０となる。
【００６９】
このとき、第２直列整合ブロック（１１０−２）、・・・、第Ｎ直列整合ブロック（１１０−Ｎ）は、接続部（１５０−１）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−１）側を見たインピーダンスＺ１（ｆ１）＝Ｚ０と系のインピーダンスＺ０とで整合を保つ回路とされる。具体的には、例えば、第２直列整合ブロック（１１０−２）、・・・、第Ｎ直列整合ブロック（１１０−Ｎ）のそれぞれを、特性インピーダンスがＺ０の伝送線路とすることができる。この場合、各伝送線路の電気長は、第１の周波数ｆ１および第２の周波数ｆ２のいずれの場合であっても、任意である〔但し、後述するように、第３の周波数ｆ３、第４の周波数ｆ４、・・・、第[Ｎ＋１]の周波数ｆＮ＋１に対する設計で具体的に決定される。〕。
【００７０】
次に、Ｎ＋１個の周波数帯のうち、第１の周波数ｆ１と第３の周波数ｆ３の信号を選択的にまたは同時に増幅する場合は、第２スイッチ（１２０−２）がＯＮ状態とされ、その他のスイッチはＯＦＦ状態とされる。従って、交流信号源（５０）から増幅素子（１８０）までの上記経路には、第２並列整合ネットワーク（１７０−２）のみが並列に接続していることになる。
【００７１】
この場合も、上記眼目に従って設計をすればよい。
つまり、第３の周波数ｆ３については、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、第２直列整合ブロック（１１０−２）、第４並列整合ブロック（１１１−２）、第５並列整合ブロック（１１２−２）、第６並列整合ブロック（１１３−２）からなる回路で、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ３）と系のインピーダンスＺ０とのインピーダンス整合を行う。
【００７２】
一方、第１の周波数ｆ１については、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、第２直列整合ブロック（１１０−２）で、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ１）と系のインピーダンスＺ０とのインピーダンス整合を行う。
このため、第５並列整合ブロック（１１２−２）を、第４並列整合ブロック（１１１−２）と第５並列整合ブロック（１１２−２）との接続部（１６０−２）が第１の周波数ｆ１の信号に対して交流的に短絡となるように設計し、第４並列整合ブロック（１１１−２）を、第２直列整合ブロック（１１０−２）と第４並列整合ブロック（１１１−２）との接続部（１５０−２）が第１の周波数ｆ１の信号に対して交流的に開放となるように設計する。なお、第６並列整合ブロック（１１３−２）は、第１の周波数ｆ１の信号に対して交流的に短絡となる接続部（１６０−２）に接続される。
このように設計されているため、第１の周波数ｆ１においては、接続部（１５０−２）から見た第４並列整合ブロック（１１１−２）側を交流的に切り離されたものとして看做すことができる。
【００７３】
そして、第３の周波数ｆ３については、例えば、第２直列整合ブロック（１１０−２）を伝送線路とした場合にその電気長と、第６並列整合ブロック（１１３−２）のリアクタンス値を適切に設計すればよい。このとき、第１の周波数ｆ１での整合条件を崩すことなく、第２直列整合ブロック（１１０−２）を伝送線路とした場合の電気長を特定の値に決定できる。なお、この場合に、第１直列整合ブロック（１１０−１）を伝送線路とした場合の電気長は、第２の周波数ｆ２について設計済みであることに留意しなければならない。
【００７４】
このとき、第４並列整合ブロック（１１１−２）、第５並列整合ブロック（１１２−２）および第６並列整合ブロック（１１３−２）は第１の周波数ｆ１の信号伝送に影響せず、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）および第２直列整合ブロック（１１０−２）でインピーダンス整合を行うことになり、接続部（１５０−２）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−２）側を見たインピーダンスＺ２（ｆ１）はＺ０となる。また、第３の周波数ｆ３の信号伝送では、第４並列整合ブロック（１１１−２）、第５並列整合ブロック（１１２−２）および第６並列整合ブロック（１１３−２）は交流的に切り離されたものとはならず、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、第２直列整合ブロック（１１０−２）、第４並列整合ブロック（１１１−２）、第５並列整合ブロック（１１２−２）および第６並列整合ブロック（１１３−２）でインピーダンス整合を行うことになり、接続部（１５０−２）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−２）側を見たインピーダンスＺ２（ｆ３）はＺ０となる。
【００７５】
ｍを２以上Ｎ＋１以下の整数として一般化すれば、この場合も、上記眼目に従って設計をすればよい。
まず、Ｎ＋１個の周波数帯のうち、第１の周波数ｆ１の信号と第[ｍ]の周波数ｆｍの信号を選択的にまたは同時に増幅する場合は、第[ｍ−１]スイッチ（１２０−[ｍ−１]）がＯＮ状態とされ、その他のスイッチはＯＦＦ状態とされる。従って、交流信号源（５０）から増幅素子（１８０）までの上記経路には、第[ｍ−１]並列整合ネットワーク（１７０−[ｍ−１]）のみが並列に接続していることになる。
【００７６】
つまり、第[ｍ]の周波数ｆｍについては、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、・・・、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）、第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）、第[３ｍ−４]並列整合ブロック（１１２−[ｍ−１]）、第[３ｍ−３]並列整合ブロック（１１３−[ｍ−１]）からなる回路で、増幅素子（１８０）の入力インピーダンスＺＩ（ｆｍ）と系のインピーダンスＺ０とのインピーダンス整合を行う。
【００７７】
一方、第１の周波数ｆ１については、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、・・・、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）で、増幅素子（１８０）の入力インピーダンスＺＩ（ｆ１）と系のインピーダンスＺ０とのインピーダンス整合を行う。
このため、第[３ｍ−４]並列整合ブロック（１１２−[ｍ−１]）を、第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）と第[３ｍ−４]並列整合ブロック（１１２−[ｍ−１]）との接続部（１６０−[ｍ−１]）が第１の周波数ｆ１の信号に対して交流的に短絡となるように設計し、第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）を、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）と第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）との接続部（１５０−[ｍ−１]）が第１の周波数ｆ１の信号に対して交流的に開放となるように設計する。なお、第[３ｍ−３]並列整合ブロック（１１３−[ｍ−１]）は、第１の周波数ｆ１の信号に対して交流的に短絡となる接続部（１６０−[ｍ−１]）に接続される。
このように設計されているため、第１の周波数ｆ１においては、接続部（１５０−[ｍ−１]）から見た第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）側を交流的に切り離されたものとして看做すことができる。
【００７８】
そして、第[ｍ]の周波数ｆｍについては、例えば、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）を伝送線路とした場合にその電気長と、第[３ｍ−３]並列整合ブロック（１１３−[ｍ−１]）のリアクタンス値を適切に設計すればよい。このとき、第１の周波数ｆ１での整合条件を崩すことなく、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）を伝送線路とした場合の電気長を特定の値に決定できる。なお、この場合に、第１直列整合ブロック（１１０−１）を伝送線路とした場合の電気長、・・・、第[ｍ−２]直列整合ブロック（１１０−[ｍ−２]）を伝送線路とした場合の電気長のそれぞれは、第２の周波数ｆ２、・・・、第[ｍ−１]の周波数ｆｍ−１のそれぞれについて設計済みであることに留意しなければならない。
【００７９】
このとき、第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）、第[３ｍ−４]並列整合ブロック（１１２−[ｍ−１]）および第[３ｍ−３]並列整合ブロック（１１３−[ｍ−１]）は第１の周波数ｆ１の信号伝送に影響せず、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、・・・、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）でインピーダンス整合を行うことになり、接続部（１５０−[ｍ−１]）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−[ｍ−１]）側を見たインピーダンスＺｍ−１（ｆ１）はＺ０となる。また、第[ｍ]の周波数ｆｍの信号伝送では、第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）、第[３ｍ−４]並列整合ブロック（１１２−[ｍ−１]）および第[３ｍ−３]並列整合ブロック（１１３−[ｍ−１]）は交流的に切り離されたものとはならず、主整合ブロック（１０１）、第１直列整合ブロック（１１０−１）、・・・、第[ｍ−１]直列整合ブロック（１１０−[ｍ−１]）、第[３ｍ−５]並列整合ブロック（１１１−[ｍ−１]）、第[３ｍ−４]並列整合ブロック（１１２−[ｍ−１]）および第[３ｍ−３]並列整合ブロック（１１３−[ｍ−１]）でインピーダンス整合を行うことになり、接続部（１５０−[ｍ−１]）の直ぐ左側〔交流信号源（５０）側〕から接続部（１５０−[ｍ−１]）側を見たインピーダンスＺｍ−１（ｆｍ）はＺ０となる。
【００８０】
第３実施形態に示したデュアルバンド電力増幅器（３００）は、３以上の周波数帯の信号のうち２つの信号について選択的にまたは同時に増幅できるものであるが、スイッチの切換えで実質的に３バンド以上の周波数帯に対応した電力増幅器となるから、その本質はマルチバンド電力増幅器であることに留意しなければならない。従って、デュアルバンド電力増幅器（３００）に含まれる整合回路（２）も、３以上の周波数帯の信号のうち２つの信号について選択的にまたは同時にインピーダンス整合できるものであるが、スイッチの切換えで実質的に３バンド以上の周波数帯に対応した整合回路となるから、その本質はマルチバンド整合回路と云うに相応しいものであることに留意しなければならない。
【００８１】
≪第２実施形態および第３実施形態の変形例≫
第２実施形態および第３実施形態には、図１４に示すＮ＋１個の周波数帯の信号のうち２つの信号を選択的にまたは同時に増幅できるデュアルバンド電力増幅器と、同様にインピーダンス整合を行う整合回路を示した。ここで、図１４に示す中心周波数を第１の周波数ｆ１、・・・、第Ｎ＋１の周波数ｆＮ＋１とするＮ＋１個の周波数帯ではｆ１＞ｆ２＞・・・＞ｆＮ＋１としているが、第２実施形態および第３実施形態は、最も高い周波数を第１の周波数ｆ１を基準周波数〔３以上の周波数帯から選択された２つの周波数帯の一方に必ず含む周波数帯の中心周波数〕として設計することに限定されるものではない。
第２実施形態では、ｆ１＞ｆ２＞・・・＞ｆＮ＋１として、任意の周波数ｆｑを基準周波数とすることができる。つまり、この基準周波数について、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）を、接続部（１５０）を交流的に開放状態とし、接続部（１６０）を交流的に短絡状態となるように設計してもよい。
また、第３実施形態では、ｆ１＞ｆ２＞・・・＞ｆＮ＋１として、任意の周波数ｆｑを基準周波数とすることができる。つまり、この基準周波数について、第１並列整合ブロック（１１１−１）および第２並列整合ブロック（１１２−１）を、接続部（１５０−１）を交流的に開放状態とし、接続部（１６０−１）を交流的に短絡状態となるように設計し、・・・、第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）を、接続部（１５０−Ｎ）を交流的に開放状態とし、接続部（１６０−Ｎ）を交流的に短絡状態となるように設計してもよい。
【００８２】
ただし、例えば第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）をそれぞれ伝送線路とする場合、あるいは第１並列整合ブロック（１１１−１）〜第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第２並列整合ブロック（１１２−１）〜第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）をそれぞれ伝送線路とする場合には、最も高い周波数を基準周波数（波長λ）として設計することが好ましい。第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）は、基準周波数について、接続部（１５０）を交流的に開放状態とし、接続部（１６０）を交流的に短絡状態となるように設計されるところ、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）を、それぞれ線路長λ／４の伝送線路とすることができるため、最も高い周波数を基準周波数として設計するほうが、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）の各線路長を短くすることができる。
同様に、第１並列整合ブロック（１１１−１）および第２並列整合ブロック（１１２−１）は、基準周波数について、接続部（１５０−１）を交流的に開放状態とし、接続部（１６０−１）を交流的に短絡状態となるように設計し、・・・、第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）は、基準周波数について、接続部（１５０−Ｎ）を交流的に開放状態とし、接続部（１６０−Ｎ）を交流的に短絡状態となるように設計されるところ、第１並列整合ブロック（１１１−１）〜第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第２並列整合ブロック（１１２−１）〜第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）を、それぞれ線路長λ／４の伝送線路とすることができるため、最も高い周波数を基準周波数として設計するほうが、第１並列整合ブロック（１１１−１）〜第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第２並列整合ブロック（１１２−１）〜第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）の各線路長を短くすることができる。
【００８３】
≪マルチバンド化≫
第２実施形態、第３実施形態並びにそれらの各変形例では、基準周波数に対して、特定の接続部が交流的に開放状態／短絡状態になるように設計した。つまり、第２実施形態またはその変形例では、基準周波数について、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）を、接続部（１５０）を交流的に開放状態とし、接続部（１６０）を交流的に短絡状態となるように設計した。また、第３実施形態またはその変形例では、第１並列整合ブロック（１１１−１）および第２並列整合ブロック（１１２−１）を、基準周波数について、接続部（１５０−１）を交流的に開放状態とし、接続部（１６０−１）を交流的に短絡状態となるように設計し、・・・、第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）を、基準周波数について、接続部（１５０−Ｎ）を交流的に開放状態とし、接続部（１６０−Ｎ）を交流的に短絡状態となるように設計した。
このため、３以上の周波数帯から選択された２つの周波数帯の一方は、基準周波数を中心周波数とする周波数帯であった。換言すれば、Ｎ＋１個の周波数帯から選択できる２つの周波数帯の組み合わせはＮ個であった。
【００８４】
そこで、第２実施形態またはその変形例において、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）をそれぞれ、回路定数を変更可能な可変回路とする。例えば、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）をそれぞれバリアブルキャパシタなどの可変素子を用いて構成することで、それぞれの整合ブロックの回路定数を変更可能とする。そして、第１並列整合ブロック（１１１）および第２並列整合ブロック（１１２）の回路定数を変更することで、ｆ１、ｆ２、・・・、ｆＮ＋１の各周波数について、接続部（１５０）を交流的に開放状態とし、接続部（１６０）を交流的に短絡状態となるようにすることができる。また、第３実施形態またはその変形例において、第１並列整合ブロック（１１１−１）〜第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第２並列整合ブロック（１１２−１）〜第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）をそれぞれ、回路定数を変更可能な可変回路とする〔上記同様、例えば各整合ブロックをそれぞれバリアブルキャパシタなどの可変素子を用いて構成することで回路定数を変更可能とすればよい。〕。そして、第１並列整合ブロック（１１１−１）〜第[３Ｎ−２]並列整合ブロック（１１１−Ｎ）および第２並列整合ブロック（１１２−１）〜第[３Ｎ−１]並列整合ブロック（１１２−Ｎ）の回路定数を変更することで、ｆ１、ｆ２、・・・、ｆＮ＋１の各周波数について、接続部（１５０−１）〜接続部（１５０−Ｎ）を交流的に開放状態とし、接続部（１６０−１）〜接続部（１６０−Ｎ）を交流的に短絡状態となるようにすることができる。
この場合、Ｎ＋１個の周波数帯から選択できる２つの周波数帯の組み合わせはＮ＋１Ｃ２＝(Ｎ＋１)×Ｎ／２個となる。
【実施例】
【００８５】
図１１に、１．０ＧＨｚおよび４．９ＧＨｚに対応のデュアルバンド電力増幅器（５００）の具体的な設計例を示す。
ここに示すものは、第１実施形態の整合回路（１）を、増幅素子（１８０）の入力端子側に入力側整合回路（５９０）として、増幅素子（１８０）の出力端子側に出力側整合回路（５９０′）として使用した場合の例であり、第１実施形態に相当する。ここで、第１の周波数ｆ１＝４．９ＧＨｚ、第２の周波数ｆ２＝１．０ＧＨｚと考えればよい。
【００８６】
この設計例では、入力側整合回路（５９０）および出力側整合回路（５９０′）において、直列整合ブロック（５１０）、第１並列整合ブロック（５１１）、第２並列整合ブロック（５１２）、第３並列整合ブロック（５１３）、直列整合ブロック（５１０′）、第１並列整合ブロック（５１１′）、第２並列整合ブロック（５１２′）、第３並列整合ブロック（５１３′）を、いずれも特性インピーダンスＺ０（＝５０Ω）の伝送線路として構成した。また、主整合ブロック（５０１）および主整合ブロック（５０１′）はいずれも４．９ＧＨｚ用の整合回路とした。
【００８７】
さらに、第１並列整合ブロック（５１１）、第２並列整合ブロック（５１２）、第１並列整合ブロック（５１１′）、第２並列整合ブロック（５１２′）の各伝送線路の電気長は、周波数４．９ＧＨｚで９０度とした。即ち、第１並列整合ブロック（５１１）、第２並列整合ブロック（５１２）、第１並列整合ブロック（５１１′）、第２並列整合ブロック（５１２′）の各伝送線路長（物理長）を、いずれも１１．０５ｍｍとした。このため、入力側整合回路（５９０）では、直列整合ブロック（５１０）と第１並列整合ブロック（５１１）との接続部が第１の周波数ｆ１で交流的に開放となり、第３並列整合ブロック（５１３）が接続される第１並列整合ブロック（５１１）と第２並列整合ブロック（５１２）との接続部が第１の周波数ｆ１で交流的に短絡となる。また、出力側整合回路（５９０′）では、直列整合ブロック（５１０′）と第１並列整合ブロック（５１１′）との接続部が第１の周波数ｆ１で交流的に開放となり、第３並列整合ブロック（５１３′）が接続される第１並列整合ブロック（５１１′）と第２並列整合ブロック（５１２′）との接続部が第１の周波数ｆ１で交流的に短絡となる。
【００８８】
直列整合ブロック（５１０）、第３並列整合ブロック（５１３）、直列整合ブロック（５１０′）、第３並列整合ブロック（５１３′）の各伝送線路長（物理長）は、第２の周波数ｆ２について、入力側整合回路（５９０）、出力側整合回路（５９０′）のそれぞれでインピーダンス整合が行えるように適宜に設計できる。この例では、入力側整合回路（５９０）における直列整合ブロック（５１０）の伝送線路長を９ｍｍ、第３並列整合ブロック（５１３）の伝送線路長を２１．３ｍｍとした。また、出力側整合回路（５９０′）における直列整合ブロック（５１０′）の伝送線路長を２０ｍｍ、第３並列整合ブロック（５１３′）の伝送線路長を５．８ｍｍとした。
【００８９】
図１１に示す回路について回路シミュレーションを行った周波数特性の結果を図１２に示す。設計周波数である１ＧＨｚおよび４．９ＧＨｚにおいて、入力側、出力側ともにインピーダンス整合が取れた構成でありながら、それぞれの周波数帯で十分な利得が得られていることがわかる。
【産業上の利用可能性】
【００９０】
本発明の整合回路あるいはデュアルバンド電力増幅器は、交流回路において用いることができ、対象とする交流周波数に格別の限定は無いが、例えば準マイクロ波帯〜マイクロ波帯、つまり１００ＭＨｚ以上３０ＧＨｚ以下の高周波数で動作する交流回路に用いる場合に有用である。
【図面の簡単な説明】
【００９１】
【図１】２つの周波数帯の各信号を増幅可能な電力増幅器〔デュアルバンド電力増幅器〕の回路構成の一例。
【図２】図１のデュアルバンド電力増幅器に含まれる増幅器の構成例。
【図３】第１実施形態の整合回路（１）およびデュアルバンド電力増幅器（２００）のブロック図。
【図４】増幅素子の入出力インピーダンスの周波数特性を示した図。
【図５】第２実施形態の整合回路（１′）およびデュアルバンド電力増幅器（２００′）のブロック図。
【図６】第２実施形態における直列整合ブロックの構成例を示す図。
【図７】第２実施形態における第３並列整合ブロックの構成例を示す図（その１）。
【図８】第２実施形態における第３並列整合ブロックの構成例を示す図（その２）。
【図９】第２実施形態における第３並列整合ブロックの構成例を示す図（その３）。
【図１０】第３実施形態の整合回路（２）およびデュアルバンド電力増幅器（３００）のブロック図。
【図１１】本発明の具体的な実施例におけるデュアルバンド電力増幅器（５００）のブロック図。
【図１２】実施例のデュアルバンド電力増幅器（５００）において、第１の周波数ｆ１および第２の周波数ｆ２に対するＳパラメータのシミュレーション結果を示す図。
【図１３】中心周波数をｆ１、ｆ２とする２つの周波数帯のイメージを示す図。
【図１４】中心周波数をｆ１、・・・、ｆＮ＋１とするＮ＋１個の周波数帯のイメージを示す図。
【符号の説明】
【００９２】
１    整合回路
１′  整合回路
２    整合回路
５０    交流信号源
１０１    主整合ブロック
１０２    副整合ブロック
１０２′  副整合ブロック
１１０    直列整合ブロック
１１０′  直列整合ブロック
１１０−１    第１直列整合ブロック
１１０−２    第２直列整合ブロック
１１０−Ｎ    第Ｎ直列整合ブロック
１１１    第１並列整合ブロック
１１１−１    第１並列整合ブロック
１１１−２    第４並列整合ブロック
１１１−Ｎ    第３Ｎ−２並列整合ブロック
１１２    第２並列整合ブロック
１１２−１    第２並列整合ブロック
１１２−２    第５並列整合ブロック
１１２−Ｎ    第３Ｎ−１並列整合ブロック
１１３    第３並列整合ブロック
１１３′  第３並列整合ブロック
１１３−１    第３並列整合ブロック
１１３−２    第６並列整合ブロック
１１３−Ｎ    第３Ｎ並列整合ブロック
１２０−１    第１スイッチ
１２０−２    第２スイッチ
１２０−Ｎ    第Ｎスイッチ
１７０    並列整合ネットワーク
１８０    増幅素子
２００    デュアルバンド電力増幅器
２００′  デュアルバンド電力増幅器
３００    デュアルバンド電力増幅器
【図１】
2008160192.tif 000003
【図２】
2008160192.tif 000004
【図３】
2008160192.tif 000005
【図４】
2008160192.tif 000006
【図５】
2008160192.tif 000007
【図６】
2008160192.tif 000008
【図７】
2008160192.tif 000009
【図８】
2008160192.tif 000010
【図９】
2008160192.tif 000011
【図１０】
2008160192.tif 000012
【図１１】
2008160192.tif 000013
【図１２】
2008160192.tif 000014
【図１３】
2008160192.tif 000015
【図１４】
2008160192.tif 000016