(57)【要約】【課題】液晶素子の応答速度が変化しても、適切な階調表現を可能とする。【解決手段】１フィールドを分割したサブフィールド毎に画素（液晶素子）をオンまたはオフ状態にして、階調表示を行う。１フィールドを例えば４個のグループに等分割するとともに、各グループを２個のサブフィールドに分割し、各グループを構成する２個のサブフィールドの境界を、４個のグループにつき所定間隔毎に時間軸の後方に順次シフトした地点として、１フィールドを構成する８個のサブフィールドを互いに異なる期間長に設定し、１フィールドにわたってオン状態とさせるサブフィールドの合計期間長を画素に対して指定される階調に応じて設定するとともに、表現可能な階調レベル「０」〜「３６」までの３７段階のうち、数の半分以上の階調レベル「９」〜「２７」について１または隣接するフィールドでみたときにオンおよびオフ状態とさせるサブフィールドを連続させる。【選択図】図４
2008281827.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有し、
１フィールドを複数に分割したサブフィールド毎に前記画素を少なくともオンまたはオフ状態に制御することによって階調表示を行う電気光学装置の駆動方法であって、
前記１フィールドをｐ（ｐは２以上の整数）個のグループに分割するとともに、各グループを２個のサブフィールドに分割し、
前記ｐ個のグループを互いに等しい期間長に設定し、
各グループを構成する２個のサブフィールドの境界を、前記ｐ個のグループにつき所定間隔毎に時間軸の前方または後方のいずれかにシフトした地点として、１フィールドを構成する２ｐ個のサブフィールドごとの期間長をそれぞれ異なる長さに設定し、
１フィールドにわたってオン状態とさせるサブフィールドの合計期間長を前記画素に対して指定される階調レベルに応じて設定するとともに、
前記画素において表現可能な階調数の中に、１または隣接するフィールドでみたときにオンおよびオフ状態とさせるサブフィールドを連続させた階調レベルを含む
ことを特徴とする電気光学装置の駆動方法。
【請求項２】
前記画素は、前記オン状態にあるときに白色または黒色のいずれか一方となり、前記オフ状態にあるときに白色または黒色のいずれか他方となる液晶素子を含み、
前記サブフィールドのうち、最も短いサブフィールドの期間長を、前記オン状態とさせる電圧を前記液晶素子に印加した場合に当該液晶素子の反射率または透過率が飽和するまでの飽和応答時間よりも短く設定した
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
１または隣接するフィールドでみたときにオンおよびオフ状態とさせるサブフィールドを連続させた階調レベルは、前記画素における表現可能な階調数のうち半数以上であり、
画素の階調レベルを指定する表示データは、サブフィールド毎に設定されたオンまたはオフ状態に指定するデータに変換され、当該変換されたデータに基づき前記画素をオンまたはオフ状態に制御する
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項４】
前記サブフィールドにおいて、前記画素を、前記オン状態と、前記オフ状態と、さらに前記オンおよびオフのあいだの中間状態とのいずれかに制御する
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項５】
複数の画素を有し、
１フィールドを複数に分割したサブフィールド毎に前記画素を少なくともオンまたはオフ状態に制御することによって階調表示を行う電気光学装置であって、
前記１フィールドをｐ（ｐは２以上の整数）個のグループに分割するとともに、各グループを２個のサブフィールドに分割し、
前記ｐ個のグループを互いに等しい期間長に設定し、
各グループを構成する２個のサブフィールドの境界を、前記ｐ個のグループにつき所定間隔毎に時間軸の前方または後方のいずれかにシフトした地点として、１フィールドを構成する２ｐ個のサブフィールドごとの期間長をそれぞれ異なる長さに設定し、
１フィールドにわたってオン状態とさせるサブフィールドの合計期間長を前記画素に対して指定される階調レベルに応じて設定するとともに、
１または隣接するフィールドでみたときにオンおよびオフ状態とさせるサブフィールドを連続させた階調レベルを含む複数の階調数の表現が可能な前記画素を駆動する駆動回路を有する
ことを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１フィールドを複数のサブフィールドに分割し、各サブフィールドにおいて表示素子をオンオフすることにより、当該表示素子を階調表示させる技術に関する。
【背景技術】
【０００２】
液晶素子のような表示素子を画素に用いた電気光学装置において階調表示を行う場合に、電圧変調方式に代わるものとして次のような技術が提案されている。すなわち、１フィールドを複数のサブフィールドに分割するとともに、各サブフィールドにおいて画素（液晶素子）をオンオフさせて、１フィールドにおいて画素がオンまたはオフする時間の割合を変化させることによって階調表示を行う技術が提案されている（特許文献１参照）。
上記技術では、液晶素子における応答速度が比較的遅いことを利用して、詳細には、１つのサブフィールドにおいてのみ液晶素子をオンさせても、透過率または反射率がオンに相当する黒色に達しない（飽和しない）点を利用して、１つのサブフィールドにおける液晶素子の透過率または反射率を細かく制御している。
【０００３】
例えば上記技術において、基本ｍ階調から基本（ｍ＋１）階調までの階調細分化は、１フィールドの時間的前方側に位置する１番目から（ｍ＋１）番目までのサブフィールドにおいて、液晶素子をオフさせるサブフィールドを適切に配置させることによって実現されている（上記特許文献１の図１６参照）。より詳細には、オフさせるサブフィールドを１フィールドの時間的前方側に配置させた場合と時間的後方側に配置させた場合とでは、時間的後方側に配置させた場合の方が、液晶素子の透過率または反射率が飽和側に近いので、基本（ｍ＋１）階調寄りの明るさを実現できる。
【特許文献１】特開２００３−１１４６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、液晶の応答速度は、一般には、温度が高くなるにつれて高速化する。このため、温度が高く、応答速度が高速化している状態になると、オフさせるサブフィールドを１フィールドの時間的前方側に配置させた場合と時間的後方側に配置させた場合とでは、液晶素子の明るさに差がなくなり、適切な階調表現ができなくなる、という不都合が考えられる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、温度などによって応答速度が変化しても、適切な階調表現が可能な電気光学装置、その駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記不都合は、画素をオンまたはオフさせるサブフィールドが不連続なることに起因する。そこで、本発明に係る電気光学装置の駆動方法にあっては、複数の画素を有し、１フィールドを複数に分割したサブフィールド毎に前記画素を少なくともオンまたはオフ状態に制御することによって階調表示を行う電気光学装置の駆動方法であって、前記１フィールドをｐ（ｐは２以上の整数）個のグループに分割するとともに、各グループを２個のサブフィールドに分割し、前記ｐ個のグループを互いに等しい期間長に設定し、各グループを構成する２個のサブフィールドの境界を、前記ｐ個のグループにつき所定間隔毎に時間軸の前方または後方のいずれかにシフトした地点として、１フィールドを構成する２ｐ個のサブフィールドごとの期間長をそれぞれ異なる長さに設定し、１フィールドにわたってオン状態とさせるサブフィールドの合計期間長を前記画素に対して指定される階調レベルに応じて設定するとともに、前記画素において表現可能な階調数の中に、１または隣接するフィールドでみたときにオンおよびオフ状態とさせるサブフィールドを連続させた階調レベルを含むことを特徴とする。
本発明によれば、オンおよびオフ状態となるサブフィールドが不連続になったときに、画素が目的とする明るさとならなくなる、という不具合が解消される。さらに、本発明にあっては、サブフィールドの開始タイミングが、１フィールドの固定点から所定間隔毎にシフトした地点にあるので、各画素に対するオンオフ制御が比較的容易となる。
【０００６】
本発明において、前記画素は、前記オン状態にあるときに白色または黒色のいずれか一方となり、前記オフ状態にあるときに白色または黒色のいずれか他方となる液晶素子を含み、前記サブフィールドのうち、最も短いサブフィールドの期間長を、前記オン状態とさせる電圧を前記液晶素子に印加した場合に当該液晶素子の反射率または透過率が飽和するまでの飽和応答時間よりも短く設定することが好ましい。このような設定によれば、最も短いサブフィールドの期間長は、液晶素子の飽和応答時間よりも短いので、表現可能な階調数を液晶素子の飽和応答時間に依存させずに増加させることが可能となる。
【０００７】
本発明において、画素をサブフィールド毎にオンまたはオフ状態にする必要があるので、１または隣接するフィールドでみたときにオンおよびオフ状態とさせるサブフィールドを連続させた階調レベルは、前記画素における表現可能な階調数のうち半数以上であり、画素の階調レベルを指定する表示データを、サブフィールドに応じてオンまたはオフ状態に指定するデータに変換し、当該変換したデータに基づき前記画素をオンまたはオフ状態に制御するのが好ましい。ここで、上記変換については変換テーブルを用いても良い。
【０００８】
本発明において、前記サブフィールドにおいて、前記画素を、前記オン状態と、前記オフ状態と、さらに前記オンおよびオフのあいだの中間状態とのいずれかに制御しても良い。このようにオンオフの２状態にくわえて、さらに中間状態を加えると、サブフィールドの配列を変更せずに、表現可能な階調数を増加させることが可能となる。この際、中間状態としては、２以上の複数（やや明るい、やや暗い等）としても良い。
なお、本発明は、電気光学装置の駆動方法のみならず、電気光学装置それ自体、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
【００１０】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、第１実施形態に係る電気光学装置１の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１は、制御回路１０、メモリ２０、変換テーブル３０、表示回路１００、走査線駆動回路１３０およびデータ線駆動回路１４０に大別される。このうち、制御回路１０は、後述するように各部を制御するものである。
表示回路１００には、画素がマトリクス状に配列している。詳細には、表示回路１００では、１０８０行の走査線１１２が図においてＸ（水平）方向に延在する一方、１９２０列のデータ線１１４が走査線１１２と電気的な絶縁を保ちつつ、図においてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差に対応するように画素１１０がそれぞれ設けられている。したがって、本実施形態において、画素１１０は、表示回路１００において縦１０８０行×横１９２０列のマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
【００１１】
メモリ２０は、縦１０８０行×横１９２０列で配列する画素に対応した記憶領域を有し、各記憶領域は、それぞれに対応する画素１１０の表示データＤaを記憶する。表示データＤaは、画素１１０の明るさ（階調レベル）を指定するものであり、本実施形態では、「０」から「３６」までの階調レベルを「１」毎の刻みで指定する。
なお、この表示データＤaは、図示しない上位装置から供給されて、制御回路１０により画素に対応する記憶領域に記憶される一方で、表示回路１００で走査される画素に対応したものがメモリ２０から読み出される構成となっている。
変換テーブル３０は、メモリ２０から読み出された表示データＤaを、当該表示データＤaで指定される階調レベル、および、駆動すべきサブフィールドにしたがって、画素１１０（液晶素子）をオンまたはオフさせるかを示すデータＤbに変換するものである。なお、この変換内容については後述する。
【００１２】
＜画素の構成＞
説明の便宜上、画素１１０の構成について図２を参照して説明する。図２は、画素１１０の詳細な構成を示す図であり、ｉ行およびこれに隣接する（ｉ＋１）行と、ｊ列およびこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。ここで、ｉ、（ｉ＋１）とは、画素１１０が配列する行を一般的に示す場合の記号であって、本実施形態では、１以上１０８０以下の整数であり、ｊ、（ｊ＋１）とは、画素１１０が配列する列を一般的に示す場合の記号であって、１以上１９２０以下の整数である。
【００１３】
図２に示されるように、各画素１１０は、ｎチャネル型のトランジスタ（ＭＯＳ型ＦＥＴ）１１６と液晶素子１２０とを含む。
ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるトランジスタのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶素子１２０の一端たる画素電極１１８に接続されている。また、液晶素子１２０の他端は、対向電極１０８である。この対向電極１０８は、全ての画素１１０にわたって共通であって、本実施形態では電圧ＬＣcomに保たれている。
【００１４】
表示回路１００は、走査線１１２や、データ線１１４、トランジスタ１１６、画素電極１１８などが形成された素子基板と、対向電極１０８が形成された対向基板とが一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに、この間隙に液晶１０５が封止された構成となっている（図示省略）。このため、本実施形態において液晶素子１２０は、画素電極１１８とコモン電極１０８とが液晶１０５を挟持した構成となる。
なお、本実施形態では、素子基板に半導体基板を用い、対向基板にガラス等の透明基板を用いて、液晶素子１２０を反射型としたＬＣＯＳ（Liquid Crystal on Silicon）型である。このため、素子基板には、走査線駆動回路１３０、データ線駆動回路１４０のほかに、制御回路１０や、メモリ２０、変換テーブル３０をすべて形成した構成としても良い。
【００１５】
この構成において、走査線１１２に選択電圧を印加して、トランジスタ１１６をオン（導通）させるとともに、画素電極１１８に、データ線１１４およびオン状態のトランジスタ１１６を介して、データ信号を供給すると、選択電圧を印加した走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶素子１２０には、当該データ信号の電圧と対向電極１０８に印加された電圧ＬＣcomとの差電圧が書き込まれる。なお、走査線１１２が非選択電圧になると、トランジスタ１１６がオフ（非導通）状態となるが、液晶素子１２０では、トランジスタ１１６が導通状態となったときに書き込まれた電圧が、その容量性により保持される。
【００１６】
本実施形態において、液晶素子１２０はノーマリーブラックモードに設定されている。このため、液晶素子１２０の反射率（透過型とした場合には透過率）は、画素電極１１８および対向電極１０８とによる差電圧の実効値が小さくなるにつれて暗くなり、電圧無印加状態においてほぼ黒色となる
ただし、本実施形態において、画素電極１１８には、上記差電圧を飽和電圧以上とさせるオン電圧、または、しきい値電圧以下とさせるオフ電圧のいずれか一方の電圧のみが印加される。
ノーマリーブラックモードにおいて、最も暗い状態の反射率を相対反射率０％とし、最も明るい状態の反射率を相対反射率１００％としたとき、液晶素子１２０に印加される電圧のうち、相対反射率が１０％となる電圧を光学的しきい値電圧といい、相対反射率が９０％となる電圧を光学的飽和電圧という。電圧変調方式（アナログ駆動）において、液晶素子１２０を中間調（灰色）とさせる場合には、液晶１０５に光学的飽和電圧以下の電圧が印加されるように設計される。このため、液晶１０５の反射率は、液晶１０５の印加電圧にほぼ比例した値となる。
これに対して、本実施形態では、画素電極１１８にオン電圧またはオフ電圧のいずれかのみを印加して次のようにして階調表示を行う。詳細には、本実施形態において階調表示は、１フィールドを複数のサブフィールドに分割するとともに、画素電極１１８にオン電圧を印加して液晶素子１２０をオン状態とさせる期間、および、オフ電圧を印加して液晶素子１２０をオフ状態とさせる期間を、サブフィールドを単位として配分して制御することによって実行される。
本実施形態において、オン電圧としては、差電圧を飽和電圧の１〜１．５倍程度とさせる電圧が用いられる。これは液晶の応答特性における立ち上がりが液晶素子に印加される電圧レベルとほぼ比例関係にあるから、液晶の応答特性を改善するために好ましいからである。
また、オフ電圧としては、差電圧を光学的しきい値電圧以下とさせる電圧が用いられる。
【００１７】
＜フィールド構成＞
このように本実施形態では、液晶素子１２０にオンまたはオフ状態とさせる期間を、サブフィールドを単位として配分して制御することによって実行される。そこでまず、本実施形態におけるフィールドの構成について説明する。
【００１８】
図３は、フィールドの構成を示す図である。
この図において、１フィールドとは、１枚分の画像を形成するのに要する期間をいい、１６．７ミリ秒（周波数６０Ｈｚの１周期に相当）で一定であり、ノンインターレース方式におけるフレームと同義である。
この図に示されるように、本実施形態において、１フィールドの期間は、４つのグループに等分割され、さらに各グループは、２つのサブフィールドに分割されている。このため、１フィールドは、計８つのサブフィールドに分割されるが、便宜的に、各サブフィールドについて、１フィールドの最初から順番にｓｆ１、ｓｆ２、ｓｆ３、…、ｓｆ８と呼ぶことにする。
【００１９】
ここで、後述するクロック信号Ｃlyの１周期を１Ｈと表記すると、１グループの期間長は、１９４４Ｈであり、このため、１フィールドの期間長は、７７７６（＝１９４４×４）Ｈとなる。また、サブフィールドｓｆ１、ｓｆ２、ｓｆ３、ｓｆ４、ｓｆ５、ｓｆ６、ｓｆ７、ｓｆ８の期間長は、それぞれ２１６Ｈ、１７２８Ｈ、４３２Ｈ、１５１２Ｈ、６４８Ｈ、１２９６Ｈ、８６４Ｈ、１０８０Ｈに設定されている。
したがって、サブフィールドｓｆ１の期間長の比率を「１」とした場合、１フィールドの期間長の比率は「３６」となり、サブフィールドｓｆ２、ｓｆ３、ｓｆ４、ｓｆ５、ｓｆ６、ｓｆ７、ｓｆ８の期間長の比率は、それぞれ「８」、「２」、「７」、「３」、「６」、「４」、「５」となる。
【００２０】
また、サブフィールドｓｆ１およびｓｆ２からなるグループの期間長、サブフィールドｓｆ３およびｓｆ４からなるグループの期間長、サブフィールドｓｆ５およびｓｆ６からなるグループの期間長、並びに、サブフィールドｓｆ７およびｓｆ８からなるグループの期間長は、いずれも１９４４Ｈであって、比率でいえば「９」であり、互いに同一である。
ここで、奇数サブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７の開始タイミングは、１フィールドの期間を４分割した各グループの先頭タイミングである。これに対して、偶数サブフィールドｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８の開始タイミングは、奇数サブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７の開始タイミングよりも、２１６Ｈ、４３２Ｈ、６４８Ｈ、８６４Ｈだけ順次遅延した、比率でいえば「１」、「２」、「３」、「４」だけ順次遅延したタイミングとなる。
また、このフィールドは、時間的にみれば連続するので、あるフィールドのサブフィールドｓｆ８は、次のフィールドのサブフィールドｓｆ１に隣接することになる。
【００２１】
＜階調表示＞
次に、このようにフィールドを構成するサブフィールドｓｆ１〜ｓｆ８に対し、どのようにオンオフを割り当てて、階調表示を行うかについて説明する。図４は、「０」から「３６」までの各階調レベルについて、サブフィールドｓｆ１〜ｓｆ８へのオンオフの割り当てを示す図である。
この図において、階調レベル「０」が最低階調の黒色に相当し、階調レベルが上がるにつれて徐々に明るさが増し、階調レベル「３６」が最高階調に白色を指定するものとする。
各サブフィールドに対応した□および■は、それぞれ対応するサブフィールドの期間長を有し、このうち、□が液晶素子１２０のオン（白色）に、■が液晶素子１２０のオフ（黒色）に、それぞれ割り当てられることを示している。
本実施形態では、上述したように液晶素子１２０がノーマリーブラックモードに設定されているので、階調レベルが最低の「０」であれば、サブフィールドｓｆ１〜ｓｆ８にわたって液晶素子１２０をオフさせると、１フィールドを単位時間としてみたときに、最低階調の黒色表示となる。
【００２２】
次に、階調レベルが「１」から「８」までは、順にサブフィールドｓｆ１、ｓｆ３、ｓｆ５、ｓｆ７、ｓｆ８、ｓｆ６、ｓｆ４、ｓｆ２のそれぞれにおいてのみ、液晶素子１２０をオンにさせる。これにより、階調レベル「１」〜「８」では、１フィールドの期間を「１」としたときに、液晶素子１２０がオンする期間の割合がそれぞれ１／３６、２／３６、３／３６、４／３６、５／３６、６／３６、７／３６、８／３６となる。
【００２３】
ここで、階調レベルが例えば「１３」である場合、単純には、液晶素子１２０がオンする期間の割合を１３／３６とすれば良いので、例えば期間長が８／３６のサブフィールドｓｆ２、期間長が２／３６のサブフィールドｓｆ３、および、期間長が３／３６のサブフィールドｓｆ５において液晶素子１２０をそれぞれオンさせ、他のサブフィールドではオフさせる構成が考えられる。
しかし、この構成では、液晶素子１２０の画素電極１１８にオン電圧（またはオフ電圧）を印加した瞬間に当該液晶素子１２０が黒色（または白色）表示となるような理想的に近い電気−光学応答の特性を有することが必要となる。液晶素子１２０は、電気−光学応答の特性が比較的悪く、画素電極１１８にオン電圧（またはオフ電圧）を印加しても、直ちに反射率が飽和せず、徐々に黒色（または白色）に近づくような特性を有する。
このため、オンとなるサブフィールドが不連続であれば、液晶素子１２０は、オンするサブフィールドにおいて十分な黒色に達する前に、オフとなる白色のサブフィールドとなり、この後、再びオンとなるサブフィールドに移行するので、各サブフィールドにおいて、期待されるような黒色または白色表示とならず、１フィールドでみたときに適切な階調表示が得られない可能性が高い。特に、液晶素子１２０においては、電気−光学応答の特性が環境温度への依存して大きく変化するので、温度変化に対して、目的とする階調から外れやくなる、と考えられる。
そこで、本実施形態では、各階調レベルにおいてオンおよびオフさせるサブフィールドを連続させる構成としている。
【００２４】
本実施形態では、サブフィールドｓｆ１およびｓｆ２の期間長の和、サブフィールドｓｆ３およびｓｆ４の期間長の和、サブフィールドｓｆ５およびｓｆ６の期間長の和、並びに、サブフィールドｓｆ７およびｓｆ８の期間長の和は、すなわち、各グループの期間長は、いずれも１フィールドの期間に対して９／３６である。このことは、あるサブフィールドに着目したときに、当該着目サブフィールドに対して時間的に前方側または後方側のいずれかには、必ず期間長の和が９／３６であるグループが存在していることを意味する。
そこで、階調レベル「１０」〜「１７」については、「ある１つのサブフィールド」と、このサブフィールドに対して時間的に前方側または後方側に位置するグループとにわたって液晶素子がオンに制御されるように割り当てる。
このときの階調レベルをＱとすると、グループの期間長が９／３６であるので、ここでいう「ある１つのサブフィールド」とは、期間長が（Ｑ−９）／３６であるサブフィールドを意味する。
【００２５】
例えば、階調レベルが「１０」について、「ある１つのサブフィールド」は、期間長の比率が１／３６であるサブフィールドｓｆ１となるので、このサブフィールドｓｆ１と、このサブフィールドｓｆ１に対して時間的に前方側に位置するグループ（１つ前のフィールドにおけるサブフィールドｓｆ７・８のグループ）とにわたって液晶素子１２０をオンにさせる。これにより、１フィールドにおいてオンするサブフィールドは、ｓｆ１、ｓｆ７、ｓｆ８となり、この期間長の和は１０／３６となる。さらに、サブフィールドｓｆ１、ｓｆ７、ｓｆ８は、隣接するサブフィールド同士でみたときに連続しており、また、オフするサブフィールドについても、１つのフィールドでみて、ｓｆ２からｓｆ６まで連続することになる。
【００２６】
同様に、階調レベルが「１１（１２、１３）」については、期間長が２／３６（３／３６、４／３６）であるサブフィールドｓｆ３（ｓｆ５、ｓｆ７）と、このサブフィールドに対して時間的に前方側に位置するサブフィールドｓｆ１・２（ｓｆ３・４、ｓｆ５・６）のグループとにわたって液晶素子１２０をオンにさせる。
次に階調レベルが「１４」については、期間長が５／３６であるサブフィールドｓｆ８と、このサブフィールドに対して時間的に後方側に位置するサブフィールドｓｆ１・２のグループとにわたって液晶素子１２０をオンにさせる。同様に、階調レベルが「１５（１６、１７）」については、期間長が６／３６（７／３６、８／３６）であるサブフィールドｓｆ６（ｓｆ４、ｓｆ２）と、このサブフィールドに対して時間的に後方側に位置するサブフィールドｓｆ７・８（ｓｆ５・６、ｓｆ３・４）のグループとにわたって液晶素子１２０をオンにさせる。
【００２７】
次に、階調レベル「１９」〜「２６」については、「ある１つのサブフィールド」と、このサブフィールドに対して時間的に前方側または後方側で連続する２つのグループとにわたって液晶素子がオンに制御させるように割り当てる。
このときの階調レベルをＲとすると、２グループの期間長の和が１８／３６であるので、ここでいう「ある１つのサブフィールド」とは、期間長が（Ｒ−１８）／３６であるサブフィールドを意味する。
例えば、階調レベルが「１９」については、「ある１つのサブフィールド」は、期間長の比率が１／３６であるサブフィールドｓｆ１となるので、このサブフィールドｓｆ１と、このサブフィールドｓｆ１に対して時間的に前方側に位置するグループ（１つ前のフィールドにおけるサブフィールドｓｆ５・６のグループとｓｆ７・８のグループ）とにわたって液晶素子１２０をオンにさせる。
これにより、１フィールドにおいてオンするサブフィールドは、ｓｆ１、ｓｆ５、ｓｆ６、ｓｆ７、ｓｆ８となり、この期間長の和は１９／３６となる。さらに、サブフィールドｓｆ１、ｓｆ５、ｓｆ６、ｓｆ７、ｓｆ８は、隣接するサブフィールド同士でみたときに連続しており、また、オフするサブフィールドについても、１つのフィールドでみて、ｓｆ２からｓｆ４まで連続することになる。
【００２８】
同様に、階調レベルが「２０（２１、２２）」については、期間長が２／３６（３／３６、４／３６）であるサブフィールドｓｆ３（ｓｆ５、ｓｆ７）と、このサブフィールドに対して時間的に前方側に位置するサブフィールドｓｆ７・８およびｓｆ１・２の２グループ（ｓｆ１・２およびｓｆ３・４の２グループ、ｓｆ３・４およびｓｆ５・６の２グループ）とにわたって液晶素子１２０をオンにさせる。
次に階調レベルが「２３」については、期間長が５／３６であるサブフィールドｓｆ８と、このサブフィールドに対して時間的に後方側に位置するサブフィールドｓｆ１・２およびｓｆ３・４の２グループとにわたって液晶素子１２０をオンにさせる。同様に、階調レベルが「２４（２５、２６）」については、期間長が６／３６（７／３６、８／３６）であるサブフィールドｓｆ６（ｓｆ４、ｓｆ２）と、このサブフィールドに対して時間的に後方側に位置するサブフィールドｓｆ７・８およびｓｆ１・２の２グループ（ｓｆ５・６およびｓｆ７・８の２グループ、ｓｆ３・４およびｓｆ５・６の２グループ）とにわたって液晶素子１２０をオンにさせる。
【００２９】
なお、階調レベルが「２８」から「３５」までは、順にサブフィールドｓｆ２、ｓｆ４、ｓｆ６、ｓｆ８、ｓｆ７、ｓｆ５、ｓｆ３、ｓｆ１のそれぞれにおいてのみ、液晶素子１２０をオフにさせる。そして、階調レベルが最大の「３６」であれば、サブフィールドｓｆ１〜ｓｆ８にわたって液晶素子１２０をオンさせる。
また、階調レベルが「９」である場合、いずれかのグループに属する２つのサブフィールドにおいて液晶素子１２０をオンさせれば良いが、本実施形態では、隣接する階調レベル「８」、「１０」におけるオンの重心位置からの移動量を小さく抑える、という観点から、サブフィールドｓｆ１・２のグループにわたってオンさせる。同様に、階調レベルが「１８（２７）」である場合、連続する２グループ（３グループ）のサブフィールドにおいて液晶素子１２０をオンさせれば良いが、サブフィールドｓｆ５・６およびｓｆ７・８の２グループ（サブフィールドｓｆ３・４、ｓｆ５・６およびｓｆ７・８の３グループ）にわたってオンさせる。
【００３０】
このように本実施形態では、階調レベル「０」から「３６」までの「１」刻みで、計３７段階の階調表現が可能であり、このうち、階調レベル「９」から「２７」までの１９段階にあっては、いずれにあっても、１つまたは隣接するフィールドでみたときにオンおよびオフするサブフィールドの双方が連続することになる。
なお、これ以外の階調レベル「０」から「８」まで、および、「２８」から「３６」までについては、オンまたはオフのいずれか一方のサブフィールドが「０」または「１」個となるので、オンまたはオフのいずれか他方となるサブフィールドだけが連続することになる。
【００３１】
一般に、オンするサブフィールドの期間における重心位置が、隣接する階調レベル同士で小さいほど、階調表現が適切に行われるとされている（特開２００４−３２５９９６号公報参照）。本実施形態において、図４に示されるように、サブフィールドｓｆ１〜ｓｆ８に対し液晶素子１２０のオンオフを割り当てると、オンするサブフィールドの期間における重心位置が隣接する階調レベル同士で小さくて済む。本実施形態では、１フィールドを８つのサブフィールドに分割しているが、さらに多くのサブフィールドに分割することにより、隣接階調に対する重心位置の移動量が小さくなる。
また、本実施形態では、サブフィールドｓｆ１〜ｓｆ８の期間長を互いに異ならせた上で、オンさせるサブフィールドを連続させつつ、上述したような手順でオンまたはオフさせるサブフィールドを規定しているので、オンオフさせるサブフィールドの組み合わせに困難性を伴うことがない。
【００３２】
＜変換テーブルの変換内容＞
次に、このような階調表示を実際に行うための変換テーブル３０の変換内容について図５を参照して説明する。
この図に示されるように、変換テーブル３０では、メモリ２０から読み出された表示データＤaで指定される階調レベルが、サブフィールドｓｆ１〜ｓｆ８毎に、液晶素子１２０のオンまたはオフを指定するデータＤbに変換される。なお、この図において「１」が液晶素子１２０のオンを、「０」が液晶素子１２０のオフを、それぞれ指定する。例えば、階調レベルが「１３」である場合、液晶素子１２０を、サブフィールドｓｆ５〜ｓｆ７ではオンさせ、他のサブフィールドではオフさせることが指定される。
この変換テーブルによって変換されたデータＤbにしたがって液晶素子をオンまたはオフに制御することによって、図４で示した階調表示が実現されることになる。
なお、図５において、階調レベル「１０」〜「１７」、「１９」〜「２６｝についてハッチングが施された「１」は、上述した「ある１つのサブフィールド」であることを示している。
【００３３】
＜走査線駆動回路＞
本実施形態のように、サブフィールドｓｆ１〜ｓｆ８の各々に対応して液晶素子１２０をオンオフさせる場合、走査線を１、２、３、４、…、１０７９、１０８０行目という順番で単純に選択する構成では、最も短いサブフィールドｓｆ１の期間内に、すべての走査線の選択を完了させる必要がある。換言すれば、走査線を１、２、３、４、…、１０７９、１０８０行目という順番で選択する構成では、すべての走査線の選択に要する時間以上に、最も短いサブフィールドｓｆ１の期間長を設定する必要が生じてしまう。
そこで、本実施形態では、特開２００４−１７７９３０号公報に記載された技術を用いて、走査線を１、２、３、４、…行目という順番ではなく、１、（ｎ＋１）、２、（ｎ＋２）、３、（ｎ＋３）、４、（ｎ＋４）、…行目というようにｎ行だけ飛び越した順番で選択する構成とする。ただし、本実施形態では、偶数サブフィールドの開始タイミングが、グループをなす奇数サブフィールドの開始タイミングよりも順次遅延する関係にある点に注意する必要がある。
【００３４】
図６は、本実施形態における走査線駆動回路１３０の構成を示すブロック図である。
この図において、クロック信号Ｃly、スタートパルスＤys、イネーブル信号Ｅnb1およびＥnb2は、それぞれ制御回路１０から供給される。このうち、クロック信号Ｃlyはデューティ比が５０％であり、スタートパルスＤysは、クロック信号Ｃlyの１９４４周期毎に供給される。詳細には、スタートパルスＤysは、図７に示されるように、クロック信号Ｃlyの１周期分のパルス幅（Ｈレベル）を有し、クロック信号Ｃlyの立ち上がりタイミングと一致してＨレベルとなるように、クロック信号Ｃlyの１９４４周期毎に供給される。
【００３５】
遅延回路４１は、スタートパルスＤysをクロック信号Ｃlyの２１５周期分だけ遅延させて出力するものである。また、遅延回路４２、４３、４４は、いずれも入力信号をクロック信号Ｃlyの２１６周期分だけ遅延させて出力するものである。
スイッチ４０は、入力端ａ〜ｈのいずれかを、この順番で制御回路１０の指示にしたがって選択し、出力端ＯutからスタートパルスＤyとして出力するものである。ここで、スイッチ４０の入力端ａ、ｃ、ｅ、ｇには、それぞれスタートパルスＤysが供給され、入力端ｂ、ｄ、ｆ、ｈには、それぞれ遅延回路４１、４２、４３、４４による遅延信号が供給されている。
【００３６】
制御回路１０は、スタートパルスＤysをクロック信号Ｃlyの１９４４周期毎に出力するが、このうち、１つのスタートパルスＤysを出力し、かつ、スイッチ４０に対して入力端ａを選択するように制御したとき、このスタートパルスＤysの出力完了した時点（後述するシフト信号Ｙ１がＨレベルとなる時点）を、フィールドの開始タイミングＳとする（図７参照）。
上述したように、本実施形態では、走査線駆動回路１３０が飛び越し走査をするので、１フィールドの開始からみたときに、当該走査線駆動回路１３０による走査線の走査（選択）と、各サブフィールドにおける電圧書込とが直感的に判りづらい場合がある。
そこで、走査線駆動回路１３０の動作を説明するために、便宜上、上記フィールドの開始タイミングＳから、クロック信号Ｃlyの２１５、１７２９、４３１、１５１３、６４７、１２９７、８６３、１０８１周期分の期間をそれぞれＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈとする。
ここで、期間ＡおよびＢの期間長の和は、クロック信号Ｃlyの１９４４周期分であり、同様に、期間ＣおよびＤ、期間ＥおよびＦ、期間長ＧおよびＨの期間長の和は、それぞれクロック信号Ｃlyの１９４４周期分である。このため、期間ＡおよびＢの境界タイミングは、図３におけるサブフィールドｓｆ１・２の境界タイミングよりもクロック信号Ｃlyの１周期分だけ時間軸に対して前方にシフトした関係にある。期間ＣおよびＤ、期間ＥおよびＦ、期間ＧおよびＨの境界タイミングについても、それぞれサブフィールドｓｆ３・４、ｓｆ５・６、ｓｆ７・８の境界タイミングよりもクロック信号Ｃlyの１周期分だけ時間軸に対して前方にシフトした関係にある。
【００３７】
制御回路１０は、期間Ａの開始タイミングよりもクロック信号Ｃlyの１周期分前のタイミングで入力端ａを選択し、以下、期間Ｂ〜Ｈの開始タイミングよりもクロック信号Ｃlyの１周期分前のタイミングで入力端ｂ〜ｈを選択するように、スイッチ４０を制御する。
期間Ａ（Ｃ、Ｅ、Ｇ）の開始タイミングよりも１周期分前のタイミングで供給されるスタートパルスＤysはスイッチ４０の入力端ａ（ｃ、ｅ、ｇ）を経由して、それぞれサブフィールドｓｆ１（ｓｆ３、ｓｆ５、ｓｆ７）のためのスタートパルスＤyとして出力される。一方、期間Ａの開始タイミングよりも１周期分前のタイミングに供給されたスタートパルスＤysは、遅延回路４１によってクロック信号Ｃlyの２１５周期だけ遅延して、すなわち、期間Ｂの開始タイミングよりも１周期分前のタイミングにて、サブフィールドｓｆ２のためのスタートパルスＤyとして出力される。
同様に、期間Ｃ（Ｅ、Ｇ）の開始タイミングよりも１周期分前のタイミングに供給されたスタートパルスＤysは、遅延回路４１および４２（４１〜４３、４１〜４４）によってクロック信号Ｃlyの４３１（６４７、８６３）周期だけ遅延し、期間Ｄ（Ｆ、Ｇ）の開始タイミングよりも１周期分前のタイミングにて、サブフィールドｓｆ４（ｓｆ６、ｓｆ８）のためのスタートパルスＤyとして出力される。
【００３８】
シフトレジスタ１３２は、第１段から第１０８０段までの単位回路を有する。シフトレジスタ１３２における各段の単位回路は、入力信号をクロック信号Ｃlyの１周期分だけ遅延させて、シフト信号として出力するとともに、次段の単位回路に入力信号として供給するものであるが、第１段の単位回路の入力信号は、スイッチ４０から出力されたスタートパルスＤyである。
【００３９】
ＡＮＤ回路１３４は、各段（各行）に対応して設けられる。このうち、奇数行目のＡＮＤ回路１３４は、対応する段のシフト信号とイネーブル信号Ｅnb1との論理積信号を、当該行の走査信号として走査線１１２に出力し、偶数行目のＡＮＤ回路１３４は、対応する段のシフト信号とイネーブル信号Ｅnb2との論理積信号を、当該行の走査信号として走査線１１２に出力する。
ここで、１、２、３、４、…、１０７９、１０８０行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、Ｇ４、…、Ｇ１０７９、Ｇ１０８０と表記する。
【００４０】
イネーブル信号Ｅnb1は、図７に示されるように、クロック信号Ｃlyの２倍の周期を有し、当該クロック信号Ｃlyの半周期よりもやや狭い幅のパルスが２つ連続したものが、クロック信号ＣlyがＬからＨレベルに立ち上がるタイミングを挟むように出力される。また、イネーブル信号Ｅnb2は、同図に示されるように、イネーブル信号Ｅnb1の位相を１８０度シフトさせたものである。ここで、イネーブル信号Ｅnb1およびＥnb2については、スタートパルスＤysが出力される（Ｈレベルとなる）期間において、イネーブル信号Ｅnb1における１つのパルスの後にイネーブル信号Ｅnb2における１つのパルスが含まれるように出力される。
【００４１】
制御回路１０が１フィールドの開始を規定するスタートパルスＤysを出力するとともに、スイッチ４０に入力端ａを選択するように制御すると、当該スタートパルスＤysは、サブフィールドｓｆ１のためのスタートパルスＤyとして、シフトレジスタ１３２における第１段の単位回路に入力される。このため、シフト信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ１０７９、Ｙ１０８０は、図７に示されるように、当該スタートパルスＤys（スタートパルスＤy）をクロック信号Ｃlyの１周期分ずつ順次遅延させたものとなる。
【００４２】
なお、シフト信号Ｙ１がＨレベルとなってからＹ１０８０がＬレベルとなるまでの期間は、クロック信号Ｃlyの１０８０周期分である。
一方、当該スタートパルスＤysは、遅延回路４１によってクロック信号Ｃlyの２１５周期分だけ遅延させられて、サブフィールドｓｆ２のためのスタートパルスＤyとして。シフトレジスタ１３２における第１段の単位回路に入力される。このため、シフト信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ１０７９、Ｙ１０８０は、同図に示されるように、当該スタートパルスＤysをクロック信号Ｃlyの２１６周期分だけ遅延させたタイミングから、クロック信号Ｃlyの１周期分ずつ順次遅延させたものとなる。
【００４３】
ここで、先のサブフィールドｓｆ１のスタートパルスＤyは、シフトレジスタ１３２における単位回路で転送されている最中にある。詳細には、サブフィールドｓｆ１のためのスタートパルスＤyの転送によってシフト信号Ｙ２１６がＨレベルとなる期間において、サブフィールドｓｆ２のスタートパルスＤyの転送によってシフト信号Ｙ１がＨレベルとなる。このため、先のサブフィールドｓｆ１のためにスイッチ４０の入力端ａを介したスタートパルスＤyの転送によるシフト信号Ｙ２１６〜Ｙ１０８０と、サブフィールドｓｆ２のためにスイッチ４０の入力端ｂを介したスタートパルスＤyの転送によるシフト信号Ｙ１〜Ｙ８６５とは、それぞれ互いに重複して出力されることになる。
このとき、必ず奇数行のシフト信号と偶数行のシフト信号とが重複してＨレベルとなる。このため、シフト信号のパルスが重複していても、奇数行のシフト信号はイネーブル信号Ｅnb1によって、また、偶数行のシフト信号はイネーブル信号Ｅnb2によって、それぞれ互いに重複しないようにＡＮＤ回路１３４によって抜き出されるので、図８に示されるように、走査線１１２に供給される走査信号としてみたときに、Ｈレベルが重複することはない。
【００４４】
したがって、走査線１１２は、図８に示されるように、期間Ａにおいて１行目から２１５行目まで飛び越さずに順番に選択され、期間Ｂにおいて１、２１６、２、２１７、３、２１８、…、８６５、１０８０行目という順番（ｎを「２１５」とした順番）で飛び越して選択された後、８６６行目から１０８０行目まで再び飛び越しせずに順番に選択されることになる。
【００４５】
また、ここでは、期間ＡおよびＢの組について説明しているが、他の組についてもスタートパルスＤysの遅延量が異なるだけで同様な動作となる。
すなわち、走査線１１２は、期間Ｃにおいて１行目から４３１行目まで飛び越さずに順番に選択され、期間Ｄにおいて１、４３２、２、４３３、３、４３４、…、６４９、１０８０行目という順番（ｎを「４３１」とした順番）で飛び越して選択された後、６５０行目から１０８０行目まで再び飛び越しせずに順番に選択され、期間Ｅにおいて１行目から６４７行目まで飛び越さずに順番に選択され、期間Ｆにおいて１、６４８、２、６４９、３、６５０、…、４３３、１０８０行目という順番（ｎを「６４７」とした順番）で飛び越して選択された後、４３４行目から１０８０行目まで再び飛び越しせずに順番に選択され、そして、期間Ｇにおいて１行目から８６３行目まで飛び越さずに順番に選択され、期間Ｈにおいて１、８６４、２、８６５、３、８６６、…、２１７、１０８０行目という順番（ｎを「８６３」とした順番）で飛び越して選択された後、２１８行目から１０８０行目まで再び飛び越しせずに順番に選択されることになる。
【００４６】
図８において、期間Ａの直前に供給されたスタートパルスＤyの転送によって、ある走査線の走査信号がＨレベルとなってから、期間Ｂの直前に供給されたスタートパルスＤyの転送によって同じ走査信号が再びＨレベルとなるまでの期間が、当該走査線に位置する画素のサブフィールドｓｆ１に相当する期間長となる。また、期間Ｂの直前に供給されたスタートパルスＤyの転送によって、当該走査線の走査信号がＨレベルとなってから、期間Ｃの直前に供給されたスタートパルスＤyの転送によって同じ走査信号が再びＨレベルとなるまでの期間が、当該走査線に位置する画素のサブフィールドｓｆ２に相当する期間長となる。
ここで、期間Ａ、Ｃの直前に供給されたスタートパルスＤyの転送によって、走査信号がＨレベルとなるタイミングは、期間Ｂの直前に供給されたスタートパルスＤyの転送によって、走査信号がＨレベルとなるタイミングよりも、おおよそクロック信号Ｃlyの半周期分だけ時間的後方にシフトしている。また、本実施形態では、奇数行のシフト信号と偶数行のシフト信号とが２つだけ同時にＨレベルとなるようにしている。これらのため、各行においてサブフィールドｓｆ１に相当する期間長は、図３の説明と比較して、若干短く、また、サブフィールドｓｆ２に相当する期間長は若干長くなっているが、実質的な影響はほとんどない。
他の奇数サブフィールドｓｆ３、ｓｆ５、ｓｆ７についても、サブフィールドｓｆ１と同様に図３の説明と比較して若干短く、他の偶数サブフィールドｓｆ４、ｓｆ６、ｓｆ８についても、サブフィールドｓｆ２と若干長くなるが、実質的な影響はほとんどない。
【００４７】
＜データ線駆動回路＞
続いて図１におけるデータ線駆動回路１４０について説明する。データ線駆動回路１４０は、変換テーブル３０により変換されたデータＤbを、制御回路１０で指定された極性の電圧に変換して、当該データＤbに対応する列のデータ線１１４にデータ信号として供給するものである。詳細には、データ線駆動回路１４０は、変換テーブル３０により変換されたデータＤbが液晶素子１２０のオンを示す「１」である場合であって、制御回路１０により液晶素子１２０に対して正極性書込が指定されていれば電圧Ｖw(+)に、負極性書込が指定されていれば電圧Ｖw(-)に、それぞれ変換する一方、液晶素子１２０のオフを示す「０」である場合であって、正極性書込が指定されていれば電圧Ｖb(+)に、負極性書込が指定されていれば電圧Ｖb(-)に、それぞれ変換する。
なお、１、２、３、…、１９２０列目のデータ線１１４に供給されるデータ信号を、データ信号ｄ１、ｄ２、ｄ３、…、ｄ１９２０と表記し、列を特定しないでｊ列目のデータ信号をｄｊと表記する。
【００４８】
電圧Ｖw(+)およびＶw(-)は、液晶素子１２０に対するオン電圧であり、図９に示されるように、電圧Ｖcを基準して対称の位置関係にある。上述したように、本実施形態では、対向電極１０８には電圧ＬＣcomが印加されているので、電圧Ｖw(+)が画素電極１１８に印加されると液晶素子１２０には当該電圧Ｖw(+)と電圧ＬＣcomとの差電圧が、電圧Ｖw(-)が画素電極１１８に印加されると液晶素子１２０には当該電圧Ｖw(-)と電圧ＬＣcomとの差電圧が、それぞれ書き込まれてオン状態となる。
なお、このオン電圧としては、上述したように差電圧を飽和電圧の１〜１．５倍程度とさせる電圧が用いられるが、画素電極１１８に電圧Ｖw(+)、Ｖw(-)が印加された場合に、液晶素子１２０の反射率が飽和して白色となるまでの飽和応答時間は、最も短いサブフィールドｓｆ１の期間長よりも長い。換言すれば、サブフィールドｓｆ１の期間長は、液晶素子１２０の飽和応答時間よりも短く設定されている。
一方、電圧Ｖb(+)およびＶb(-)は、液晶素子１２０に対するオフ電圧であり、図９に示されるように、電圧Ｖcを基準して対称の位置関係にある。この電圧Ｖb(+)が画素電極１１８に印加されると液晶素子１２０には当該電圧Ｖb(+)と電圧ＬＣcomとの差電圧が、電圧Ｖb(-)が画素電極１１８に印加されると液晶素子１２０には当該電圧Ｖb(-)と電圧ＬＣcomとの差電圧が、それぞれ書き込まれてオフ状態となる。
ここで、液晶素子１２０に直流成分が印加されると、液晶１０５が劣化するので、画素電極１１８には基準電圧Ｖcに対して高位側および低位側の電圧が交互に印加される（交流駆動）。この交流駆動において、画素電極１１８に印加する電圧、すなわち、データ信号の電圧を、基準電圧Ｖcに対して高位側とするか、低位側とするかが書込極性であって、高位側とする場合を正極性とし、低位側とする場合を負極性としている。
したがって、電圧Ｖw(+)、Ｖb(+)が正極性電圧であり、電圧Ｖw(-)、Ｖb(-)が負極性電圧である。
なお、本実施形態において書込極性については、電圧Ｖcを基準とするが、電圧については、特に説明のない限り、論理レベルのＬレベルに相当する接地電位Ｇndを電圧ゼロの基準としている。
【００４９】
ところで、対向電極１０８への印加電圧ＬＣcomは、基準電圧Ｖcよりも低位側に設定される。これは、ｎチャネル型のトランジスタ１１６では、ゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する、というプッシュダウンが発生するためである。仮に電圧ＬＣcomを基準電圧Ｖcと一致させた場合、負極性書込による液晶素子１２０の電圧実効値が、プッシュダウンのために、正極性書込による電圧実効値よりも若干大きくなってしまう（トランジスタ１１６がｎチャネルの場合）。このため、プッシュダウンの影響が相殺されるような適正値に、電圧ＬＣcomを基準電圧Ｖcよりも低位側にオフセットして設定される。ただし、プッシュダウンの影響が無視できるならば、電圧ＬＣcomと基準電圧Ｖcとは一致するように設定される。
また、上述したように液晶素子１２０を交流駆動するので、本実施形態では、制御回路１０が、データ線駆動回路１４０に対して１フィールドの期間毎に書込極性を正極性および負極性に交互に切り替える構成としている。
【００５０】
＜書込動作＞
次に、電気光学装置１の表示動作について説明する。
制御回路１０は、上述したようにスタートパルスＤys、クロック信号Ｃly、イネーブル信号Ｅnb1およびＥnb2を走査線駆動回路１３０に供給し、走査線駆動回路１３０は、これらの信号にしたがって走査線１１２に走査信号を供給する。このため、制御回路１０が、間接的に走査線の選択を制御することになる。
【００５１】
上述したように期間Ａにおいて、走査線１１２は、１行目から２１５行目まで飛び越さずに順番に選択される。
制御回路１０は、期間Ａにおいて１行目の走査線１１２を選択する前に、１行目に位置する１〜１９２０列の画素１行分の表示データＤaをメモリ２０から読み出して変換テーブル３０に供給させる。これにより、変換テーブル３０は、読み出された表示データＤaを、当該表示データＤaで指定される階調レベル、および、サブフィールドｓｆ１に対応して、液晶素子１２０をオンオフさせるためのデータＤbに順次変換する。例えば、読み出された表示データＤaが階調レベル「１０」を指定するものであれば、サブフィールドｓｆ１に対応して、液晶素子１２０をオンさせる「１」に変換される（図５参照）。
なお、上述したように本実施形態では、１フィールドの期間毎に書込極性を正極性および負極性に交互に切り替えるが、この１フィールドにおいて、正極性書込が指定されるものとする。
【００５２】
データ線駆動回路１４０は、変換された１行１列〜１行１９２０列に対応したデータＤbを１行分蓄積した後、１行目の走査信号Ｙ１がＨレベルとなったときに、データＤbが「１」であれば電圧Ｖw(+)に、「０」であれば電圧Ｖb(+)に、それぞれ変換して、データ信号ｄ１〜ｄ１９２０として、１〜１９２０列目のデータ線１１４にそれぞれ供給する。例えば、１行ｊ列のデータＤbが「０」であれば、走査信号Ｙ１がＨレベルとなったときに、データ信号ｄｊを電圧Ｖb(+)とする。
【００５３】
次に１行目の走査線１１２の選択により走査信号Ｙ１がＨレベルになると、１行目に位置する画素１１０のトランジスタ１１６がすべてオンするので、データ線１１４に供給されたデータ信号の電圧が画素電極１１８に印加される。このため、１行目であって１、２、３、４、…、１９２０列の画素における液晶素子１２０には、それぞれデータＤbで指定されたオンに相当する正極性電圧Ｖw(+)またはオフに相当する正極性電圧Ｖb(+)が画素電極に印加されて、対向電極１０８に印加された電圧ＬＣcomとの差電圧に保持される。なお、この差電圧は、トランジスタ１１６がオフしても、その容量性によって維持される。
【００５４】
次に、期間Ａにおいて２行目の走査線１１２が選択されるが、このときにも同様な動作が実行される。すなわち、２行目の走査線１１２が選択される前に、２行目に位置する１〜１９２０列の画素１行分の表示データＤaがメモリ２０から読み出されるとともに、変換テーブル３０によって、階調レベル、および、サブフィールドｓｆ１に対応してデータＤbに順次変換される。変換された２行１列〜２行１９２０列に対応したデータＤbがデータ線駆動回路１４０に１行分蓄積された後、２行目の走査信号Ｙ２がＨレベルとなったときに、正極性の電圧Ｖw(+)またはＶb(+)に変換されて、データ信号ｄ１〜ｄ１９２０として、１〜１９２０列目のデータ線１１４にそれぞれ供給される。
そして、走査信号Ｙ２がＨレベルになると、２行目に位置するトランジスタ１１６がすべてオンするため、２行目であって１、２、３、４、…、１９２０列の画素における液晶素子１２０には、それぞれデータＤbで指定された電圧Ｖw(+)または電圧Ｖb(+)が画素電極に印加されることにより、電圧ＬＣcomとの差電圧に保持される。
このように、期間Ａでは、以下同様な動作が２１５行目まで繰り返されて、データＤbで指定された電圧Ｖb(+)または電圧Ｖw(+)が画素電極に印加されて、電圧ＬＣcomとの差電圧が保持される。
【００５５】
次に、期間Ｂに移行すると、上述したように、走査線１１２が、１、２１６、２、２１７、３、２１８、…、８６５、１０８０行目という順番で飛び越して選択された後、８６６行目から１０８０行目まで再び飛び越しせずに順番に選択される。このような期間Ｂの走査において、１行目から２１５行目までの走査線１１２は、サブフィールドｓｆ２のための書き込みのための選択であり、期間Ｂにおいて１回のみ選択されるが、２１６行目から１０８０行目までの走査線１１２は期間Ｂにおいて２回選択され、このうち、１回目がサブフィールドｓｆ１のための書き込みであり、２回目がサブフィールドｓｆ２のための書き込みである。
【００５６】
期間Ｃにおいて、走査線１１２は、サブフィールドｓｆ３の書き込みのために１行目から４３１行目まで飛び越さずに順番に選択される。また、期間Ｄにおいて、走査線１１２は、１、４３２、２、４３３、３、４３４、…、６４９、１０８０行目という順番で飛び越して選択された後、６５０行目から１０８０行目まで再び飛び越しせずに順番に選択される。このような期間Ｄの走査において、１行目から４３１行目までの走査線１１２は、サブフィールドｓｆ４のための書き込みのための選択であるが、４３２行目から１０８０行目までの走査線１１２は２回選択され、このうち、１回目がサブフィールドｓｆ３のための書き込みであり、２回目がサブフィールドｓｆ４のための書き込みである。
期間Ｅにおいて、走査線１１２は、サブフィールドｓｆ５の書き込みのために１行目から６４７行目まで飛び越さずに順番に選択される。また、期間Ｆにおいて、走査線１１２は、１、６４８、２、６４９、３、６５０、…、４３３、１０８０行目という順番で飛び越して選択された後、４３４行目から１０８０行目まで再び飛び越しせずに順番に選択される。このような期間Ｆの走査において、１行目から６４７行目までの走査線１１２は、サブフィールドｓｆ６のための書き込みのための選択であるが、６４８行目から１０８０行目までの走査線１１２は２回選択され、このうち、１回目がサブフィールドｓｆ５のための書き込みであり、２回目がサブフィールドｓｆ６のための書き込みである。
期間Ｇにおいて、走査線１１２は、サブフィールドｓｆ７の書き込みのために１行目から８６３行目まで飛び越さずに順番に選択される。また、期間Ｈにおいて、走査線１１２は、１、８６４、２、８６５、３、８６６、…、２１７、１０８０行目という順番で飛び越して選択された後、２１８行目から１０８０行目まで再び飛び越しせずに順番に選択される。このような期間Ｈの走査において、１行目から８６３行目までの走査線１１２は、サブフィールドｓｆ８のための書き込みのための選択であるが、８６４行目から１０８０行目までの走査線１１２は２回選択され、このうち、１回目がサブフィールドｓｆ７のための書き込みであり、２回目がサブフィールドｓｆ８のための書き込みである。
なお、次のフィールドでは、負極性書込が指定されるので、液晶素子１２０には、変換されたデータＤbが「１」であれば電圧Ｖw(-)が、「０」であれば電圧Ｖb(-)が、それぞれが書き込まれて、保持されることになる。
【００５７】
図９は、ｉ行ｊ列の液晶素子１２０における画素電極１１８の電圧Ｐ（ｉ、ｊ）を示す図である。
同図に示されるように、正極性書込が指定されていれば、電圧Ｐ（ｉ，ｊ）は、走査信号ＧｉがＨレベルとなったときに、データＤbにしたがって液晶素子１２０をオンさせる電圧Ｖw(+)、または、オフさせる電圧Ｖb(+)のいずれかとなり、サブフィールドの各期間にわたって維持される。また、負極性書込が指定されていれば、電圧Ｐ（ｉ，ｊ）は、走査信号ＧｉがＨレベルとなったときに、データＤbにしたがって液晶素子１２０をオンさせる電圧Ｖw(-)、または、オフさせる電圧Ｖb(-)のいずれかとなり、サブフィールドの各期間にわたって維持される。
【００５８】
図１０は、期間Ａ〜Ｈにわたって、１行目から１０８０行目までの走査線に位置する各画素１１０についてオンオフの書き込みの進行を示す図である。なお、この図においては、走査線の選択を微小点で表しているが、走査線が時間経過とともに下方向に向かって選択されるので、当該微小点が右下斜め方向に連続した実線として示されている。
【００５９】
このように本実施形態によれば、液晶素子をオンまたはオフさせるサブフィールドが連続するので、オンさせるサブフィールドを不連続とさせた場合に、温度変化等によって応答速度が高くなっても、液晶素子の反射率について、階調レベルにしたがった段階的変化が確保される。さらに、オンするサブフィールドの期間における重心位置が、隣接する階調レベル同士で小さいので（図４参照）、階調表現を適切に行うことが可能となる。
また、本実施形態では、期間Ｂ、Ｄ、Ｆ、Ｈの一部において走査線を飛び越し選択するとともに、図１０に示されるように各サブフィールドにおけるオンオフ電圧の書き込みを進行させているので、最も短い期間長のサブフィールドｓｆ１において、走査線１１２を１行目から１０８０行目まですべて選択する必要がない。このため、走査線の選択時間や、液晶容量に対する電圧の書込時間に対する制約を緩和することが可能となり、さらなる多階調化のためにサブフィールドｓｆ１の期間長を短くしたり、走査速度を高速化したりすることへの対処が容易となる。
さらに、飛び越し選択するための構成としては、クロック信号Ｃlyの１９４４周期毎に出力されるスタートパルスＤysと、このスタートパルスＤysを遅延回路４１〜４４によって一定時間ずつ遅延させたもののなからスイッチ４０によって選択して用いる構成の追加だけで済んでいるので、装置全体の構成が複雑化することもない。
【００６０】
＜第２実施形態＞
第１実施形態では、サブフィールドｓｆ１〜ｓｆ８にわたって液晶素子１２０をオンまたはオフのいずれかの状態としたが、このオンまたはオフ状態に、さらに中間（ハーフ）状態を加えることによって、サブフィールドの構成を変更せずに多階調化を図っても良い。
図１１は、「０．５」から「３５．５」までの「１」毎の刻みに階調レベルについて  サブフィールドｓｆ１〜ｓｆ８へのオン・ハーフ・オフの割り当てを示す図である。液晶素子１２０がノーマリーブラックモードである場合、当該液晶素子１２０は、画素電極１１８に電圧Ｖw(+)またはＶw(-)を印加すると、オンに相当する白色に、電圧Ｖb(+)またはＶb(-)を印加すると、オフに相当する黒色になろうとする。このため、正極性であれば、電圧Ｖw(+)およびＶb(+)の中間電圧であるＶg(+)を、負極性であれば、電圧Ｖw(-)およびＶb(-)の中間電圧であるＶg(-)を、それぞれ画素電極１１８に印加すると、液晶素子１２０は、反射率５０％の灰色に相当する明るさになろうとする。
【００６１】
図１１に示されるように、階調レベル「０．５」では、サブフィールドｓｆ１においてハーフが、他のサブフィールドではオフがそれぞれ割り当てられる。
これは、次のような理由による。すなわち、階調レベル「０．５」とは、端的にいえば図４における階調レベル「１」の半分に相当する明るさとすべき場合である。このため、階調レベル「０．５」については、図４で示した階調レベル「１」におけるサブフィールドｓｆ１のオンをハーフとすれば、フィールドの期間を単位期間としてみたときに、階調レベル「０」と「１」との間に相当する明るさとなる、と考えられるからである。
図１１における「１．５」から「１７．５」までの階調レベルについても同様な考えに基づく。例えば、階調レベルが「１１．５」は、階調レベル「２３」の半分に相当する明るさと考えられるので、図４で示した階調レベル「２３」におけるサブフィールドｓｆ１〜ｓｆ４およびｓｆ８のオンをハーフとしている。
なお、階調レベル「１８．５」から「３５．５」までについては、階調レベル「１７．５」から「０．５」までのオフを、オンに変更したものとなっている。例えば、階調レベル「２４．５」は、階調レベル「１１．５」においてオフのサブフィールドｓｆ５〜ｓｆ７を、オンに変更したものとなっている。
【００６２】
このため、第２実施形態では、第１実施形態において図４に示した「０」から「３６」までの「１」毎の刻みに加えて、図１１に示される内容を追加すると、「０．５」の刻みに細分化されるので、ほぼ２倍に多階調化することができる。
なお、第２実施形態における変換テーブル３０の変換内容については、図５に示したものに図１１に相当する内容を加える、詳細には階調レベルを「０．５」刻みとし、各階調レベルに対してオンの「１」、オフの「０」およびハーフに相当する「０．５」を規定するデータＤbに変換する必要があるが、その詳細については図示省略する。
また、データ線駆動回路１４０については、データＤbがハーフに相当する「０．５」である場合に、正極性書込が指定されていれば電圧Ｖg(+)に、負極性書込が指定されていれば電圧Ｖg(-)に、それぞれ変換したデータ信号をデータ線１１４に供給する構成となる。
【００６３】
図１２は、ｉ行ｊ列の液晶素子１２０における画素電極１１８の電圧Ｐ（ｉ、ｊ）を示す図である。
同図に示されるように、電圧Ｐ（ｉ，ｊ）は、正極性書込が指定されていれば、走査信号ＧｉがＨレベルとなったときに、データＤbにしたがって液晶素子１２０をオンさせる電圧Ｖw(+)、ハーフとさせる電圧Ｖg(+)、オフさせる電圧Ｖb(+)のいずれかとなり、また、負極性書込が指定されていれば、走査信号ＧｉがＨレベルとなったときに、データＤbにしたがって電圧Ｖw(-)、Ｖg(-)またはＶb(-)のいずれかとなり、それぞれサブフィールドの各期間にわたって保持される。
【００６４】
このように第２実施形態によれば、サブフィールドの構成を変更せずに、多階調化を図ることができる。さらに、液晶素子をオン、ハーフまたはオフさせるサブフィールドが連続するので、不連続によって目的とする階調が得られなくなる、という事態も抑えられることになる。
なお、ハーフの割り当てについても、図１１に示したほか、種々のものが考えられる。
またここでは、反射率５０％のハーフを中間電圧としても用いたが、中間電圧として例えば３３％、６６％の２種類や、２５％、５０％、７５％の３種類等を用いてさらなる多階調化を図っても良い。
【００６５】
＜応用・変形例＞
上述した実施形態では、走査線駆動回路１３０において、サブフィールドの一部期間において走査線を飛び越し走査する構成としたが、表示素子をオンまたはオフさせるサブフィールドが不連続となることを回避する、という観点についてのみいえば、必ずしも飛び越し走査する必要はない。このため、図１３に示されるように、クロック信号Ｃlyの周波数を高速化して、走査線１１２を１行目から１０８０行目までをすべて飛び越さないで選択する構成としても良い。
なお、この構成では、１行目から１０８０行目までの走査線１１２に選択に要する期間を、最も短いサブフィールドｓｆ１に相当する期間Ａ以上に設定する必要がある。ただし、この構成では、シフトレジスタ１３２によるシフト信号Ｙ１〜Ｙ１０８０をそのまま走査信号として用いることができるので、ＡＮＤ回路１３４やイネーブル信号Ｅnb1、Ｅnb2を生成するための回路が不要となる、という利点はある。
【００６６】
飛び越し走査しない構成において、期間Ａを、クロック信号Ｃlyの１０８０周期分とした場合、期間Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈは、それぞれクロック信号Ｃlyの８６４０、２１６０、７５６０、３２４０、６４８０、４３２０、５４００周期分となり、飛び越し走査を併用する構成と比較すると、クロック信号Ｃlyの高周波数化が必要となる。
【００６７】
図１４は、期間Ａ〜Ｈにわたって、１行目から１０８０行目までの走査線に位置する各画素１１０についてオンオフの書き込みの進行を示す図である。なお、この図においては、走査線の選択を微小点で表しているが、走査線が時間経過とともに下方向に向かって選択されるので、当該微小点が右下斜め方向に連続した実線として示されている点は、図１０と同様である。
【００６８】
上述した実施形態では、サブフィールドｓｆ１・ｓｆ２と、ｓｆ３・ｓｆ４と、ｓｆ５・ｓｆ６と、ｓｆ７・ｓｆ８との各境を、図３に示されるように等ピッチで遅延させた構成としたが、図１５に示すように、逆に時間的に進行させる構成としても良い。図１５において、１フィールドを構成するサブフィールドを順番にサブフィールドｓｆ１〜ｓｆ８とした場合、図１５におけるサブフィールドｓｆ１〜ｓｆ８は、図３におけるｓｆ７、ｓｆ８、ｓｆ５、ｓｆ６、ｓｆ３、ｓｆ４、ｓｆ１、ｓｆ２に置き換えて、すなわち、期間長が同一のものに置き換えて液晶素子のオンオフを規定すれば良い。
また、実施形態では、ｐを「４」として、１フィールドを４つのグループに等分割し、さらに１つのフィールドを奇数および偶数サブフィールドに分割するとともに、奇数および偶数サブフィールドの境を等ピッチで遅延または進行させた構成としたが、１グループを５つ以上のグループに等分割しても良いし、２以上４以下にフィールドに等分割しても良い。すなわち、ｐは、２以上の整数であれば良い。
【００６９】
また、実施形態では、液晶素子１２０について、ノーマリーブラックモードとして説明したが、電圧無印加状態で白色表示となるノーマリーホワイトモードとしても良い。
さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。また、反射型に限られず、透過型や、両者の中間的な半透過半反射型であっても良い。
くわえて、表示素子としては、液晶素子に限られず、例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、ディジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
【００７０】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した電気光学装置１をライトバルブとして用いたプロジェクタについて説明する。図１６は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ１１００は、実施形態に係る反射型の電気光学装置１を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に１つずつ用いた３板式である。プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。この第１のインテグレータレンズ１１２０により、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００７１】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型のライトバルブ１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型のライトバルブ１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型のライトバルブ１００Ｇによって変調される。
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態における表示回路１００と同様であり、供給されるＲ、Ｇ、Ｂの各色に対応するデータ信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ１１００では、表示回路１００を含む電気光学装置１が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する表示データに応じてサブフィールドで駆動する構成となっている。
【００７２】
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射されることとなる。なお、ライトバルブ１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【００７３】
電子機器としては、図１６を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置におけるフィールド構成を示す図である。
【図４】同電気光学装置による階調表示を示す図である。
【図５】同電気光学装置における各サブフィールドのオンオフの変換を示す図である。
【図６】同電気光学装置における走査線駆動回路の構成を示す図である。
【図７】同走査線駆動回路の動作を示すタイミングチャートである。
【図８】同走査線駆動回路による走査信号を示す図である。
【図９】同電気光学装置の各サブフィールドでのオンオフの書き込みを示す図である。
【図１０】同電気光学装置の各サブフィールドにおける書き込みの進行を示す図である。
【図１１】本発明の第２実施形態に係る電気光学装置の階調表示を示す図である。
【図１２】同電気光学装置の各サブフィールドでのオンオフの書き込みを示す図である。
【図１３】本発明の応用・変形例に係る電気光学装置の走査信号を示す図である。
【図１４】同応用・変形例の各サブフィールドにおける書き込みの進行を示す図である。
【図１５】本発明のフィールドの別構成を示す図である。
【図１６】実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。
【符号の説明】
【００７５】
１…電気光学装置、１０…制御回路、２０…メモリ、３０…変換テーブル、１００…表示回路、１０５…液晶、１０８…対向電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…トランジスタ、１１８…画素電極、１２０…液晶容量、１３０…走査線駆動回路、１４０…データ線駆動回路
【図１】
2008281827.tif 000003
【図２】
2008281827.tif 000004
【図３】
2008281827.tif 000005
【図４】
2008281827.tif 000006
【図５】
2008281827.tif 000007
【図６】
2008281827.tif 000008
【図７】
2008281827.tif 000009
【図８】
2008281827.tif 000010
【図９】
2008281827.tif 000011
【図１０】
2008281827.tif 000012
【図１１】
2008281827.tif 000013
【図１２】
2008281827.tif 000014
【図１３】
2008281827.tif 000015
【図１４】
2008281827.tif 000016
【図１５】
2008281827.tif 000017
【図１６】
2008281827.tif 000018