(57)【要約】【課題】レーザー光を用いて半導体基板を部分に応じて異なる温度で熱処理できる半導体装置の製造方法を提供する。【解決手段】半導体デバイスＡ，Ｂが形成される形成領域Ａ２，Ｂ２のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、半導体基板１上に反射膜３をパターニングし、その反射膜３を介して半導体基板１の一面全体にレーザー光７を照射して、前記他の形成領域に含まれる不純物注入領域については反射膜３により保護（反射）されて熱処理されず、前記特定の形成領域に含まれる不純物注入領域だけを熱処理し、その後、反射膜３を除去し、前記特定の形成領域を変えて上記の処理を繰り返すことで前記他の形成領域に含まれる不純物注入領域を順に熱処理する。【選択図】図３
2008021827.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体基板上に、不純物注入領域の活性化温度の異なる複数の半導体デバイスが形成される半導体装置の製造方法であって、
（ａ）半導体基板における各半導体デバイスが形成される形成領域にそれぞれ、不純物注入領域を形成する工程と、
（ｂ）前記各半導体デバイスが形成される形成領域のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、前記半導体基板上に酸化膜または窒化膜と金属膜とを順に積層してなる反射膜をパターニングする工程と、
（ｃ）前記反射膜を介して前記半導体基板の一面全体にレーザー光を照射して、前記他の形成領域に含まれる前記不純物注入領域については前記反射膜により保護されて熱処理されず、前記特定の形成領域に含まれる前記不純物注入領域だけを熱処理する工程と、
（ｄ）前記特定の形成領域に含まれる前記不純物注入領域の熱処理の後、前記反射膜を除去する工程と、
（ｅ）前記特定の形成領域を変えて前記（ｂ）〜（ｄ）を繰り返す工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｂ）において、前記半導体基板上に前記反射膜をパターニングする際、隣接する前記形成領域との間の境界部分を被覆することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記異なる半導体デバイスは、nMOSとpMOSであることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記異なる半導体デバイスは、Siデバイスと、Ge，SiGe，GaAsまたはInSbをチャネル部に適用したデバイスであることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
半導体基板上に、相対的に低い温度で熱処理すべき部分上ではブラッグの反射条件を満たす様にして、他方、相対的に高い温度で熱処理すべき部分上ではブラッグの反射条件を満たさない様にして多層構造膜を形成する工程と、
前記多層構造膜を介して前記半導体基板の一面全体に、ブラッグの反射条件を満たす波長および入射角でレーザー光を照射する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記多層構造膜は、屈折率の異なる半導体酸化物膜および半導体窒化物膜を用いて構成されることを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザー光を用いて半導体基板を部分に応じて異なる温度で熱処理する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来では、半導体基板に形成される不純物（ドーパント）注入領域の熱処理（活性化）には、電気炉を用いた熱処理を行うのが一般的であった。そのため、半導体基板に形成される全ての不純物注入領域に同じ温度の熱処理が施されていた。
【０００３】
最近、微細MOSトランジスタを形成するために、炉を用いた熱処理に代わって、レーザーを用いた熱処理技術が注目を浴びている（非特許文献１）。この技術では、レーザーを用いることで短時間（例えばmsec）での熱処理が可能となり、不純物の拡散が抑制され、ほとんどイオン注入直後の分布を維持したままで、不純物注入領域の熱処理が可能になる。
【０００４】
【非特許文献１】A. Shima, et. al : Dopant Profile Engineering of CMOS Devices Formed By non-melt Laser Spike Annealing, VLSI Technology Symp. P.144
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のレーザーを用いた熱処理技術では、同一の半導体基板に形成された全ての不純物注入領域に同じ温度の熱処理が施されるので、各不純物注入領域それぞれに対して最適な温度で熱処理できないという欠点がある。実際、CMOSトランジスタの場合、nMOSのSD（ソースドレイン）に用いられる不純物（例えばAs）よりも、pMOSのSDに用いられる不純物（例えばB）の方が、熱拡散係数がかなり大きいため、pMOSの短チャネル特性を満足させるようにレーザーパワーを調整してレーザーを半導体基板に照射すると、nMOSの熱処理が不足し、nMOSの性能を十分引き出すことができないという欠点がある。また逆に、nMOSの性能を十分引き出そうとしてレーザーパワーを上げると、pMOSの短チャネル特性が劣化するという欠点がある。
【０００６】
そこで、この発明は上記のような問題点を解消するためになされたもので、レーザー光を用いて半導体基板を部分に応じて異なる温度で熱処理できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決する為に、請求項１に記載の発明は、同一の半導体基板上に、不純物注入領域の活性化温度の異なる複数の半導体デバイスが形成される半導体装置の製造方法であって、（ａ）半導体基板における各半導体デバイスが形成される形成領域にそれぞれ、不純物注入領域を形成する工程と、（ｂ）前記各半導体デバイスが形成される形成領域のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、前記半導体基板上に酸化膜または窒化膜と金属膜とを順に積層してなる反射膜をパターニングする工程と、（ｃ）前記反射膜を介して前記半導体基板の一面全体にレーザー光を照射して、前記他の形成領域に含まれる前記不純物注入領域については前記反射膜により保護されて熱処理されず、前記特定の形成領域に含まれる前記不純物注入領域だけを熱処理する工程と、（ｄ）前記特定の形成領域に含まれる前記不純物注入領域の熱処理の後、前記反射膜を除去する工程と、（ｅ）前記特定の形成領域を変えて前記（ｂ）〜（ｄ）を実行する工程と、を備えるものである。
【０００８】
請求項３に記載の発明は、半導体基板上に、相対的に低い温度で熱処理すべき部分上ではブラッグの反射条件を満たす様にして、他方、相対的に高い温度で熱処理すべき部分上ではブラッグの反射条件を満たさない様にして多層構造膜を形成する工程と、前記多層構造膜を介して前記半導体基板の一面全体に、ブラッグの反射条件を満たす波長および入射角でレーザー光を照射するものである。
【発明の効果】
【０００９】
請求項１に記載の発明によれば、各半導体デバイスが形成される形成領域のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、前記半導体基板上に反射膜をパターニングし、前記反射膜を介して前記半導体基板の一面全体にレーザー光を照射して、前記他の形成領域に含まれる前記不純物注入領域については前記反射膜により保護されて熱処理されず、前記特定の形成領域に含まれる前記不純物注入領域だけを熱処理して活性化させ、その後、前記反射膜を除去し、前記特定の形成領域を変えて上記の処理を繰り返して前記他の形成領域に含まれる前記不純物注入領域を順に熱処理するので、同一の半導体基板に、互いに活性化温度の異なる複数の不純物注入領域が混在する場合に、各不純物注入領域をそれぞれ異なる温度で熱処理できる。即ち、レーザー光を用いて半導体基板を部分に応じて異なる温度で熱処理できる。
【００１０】
また反射膜は、酸化膜または窒化膜と金属膜とを順に半導体基板上に積層して形成されるので、即ち、金属膜と半導体基板との間に酸化膜または窒化膜が形成されるので、前記酸化膜または窒化膜により金属膜を容易に除去できる。
【００１１】
請求項３に記載の発明によれば、半導体基板上に、相対的に低い温度で熱処理すべき部分上ではブラッグの反射条件を満たす様にして、他方、相対的に高い温度で熱処理すべき部分上ではブラッグの反射条件を満たさない様にして多層構造膜を形成し、その多層構造膜を介して半導体基板の一面全体に、ブラッグの反射条件を満たす波長および入射角でレーザー光を照射し、これにより前記相対的に低い温度で熱処理すべき部分では、その部分を被覆する前記多層構造膜によりレーザー光がブラッグ反射されるために相対的に低い温度で熱処理され、他方、前記相対的に高い温度で熱処理すべき部分では、その部分を被覆する前記多層構造膜によりレーザー光がブラッグ反射されないために相対的に高い温度で熱処理されるので、半導体基板を部分に応じて異なる温度で熱処理できる。即ち、レーザー光を用いて半導体基板を部分に応じて異なる温度で熱処理できる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
この実施の形態に係る半導体装置の製造方法は、同一の半導体基板に複数の半導体デバイス（ここでは２つの半導体デバイスＡ，Ｂ）が形成される場合に、レーザー光を用いて、各半導体デバイスＡ，Ｂに含まれる不純物注入領域をそれぞれ異なる温度で熱処理（活性化）するものである。以下、図１〜図３に基づきその製造方法を詳説する。
【００１３】
図１の様に、まず半導体基板１における各半導体デバイスＡ，Ｂが形成される形成領域Ａ２，Ｂ２にそれぞれ、不純物注入領域Ａ３，Ｂ３を形成する。そして、その半導体基板１の一面全体に反射膜３およびレジスト膜５を順に積層形成する。
【００１４】
そして図２の様に、レジスト膜５を、特定の形成領域（例えばＡ２）と重なる部分を除去して他の形成領域（例えばＢ２）と重なる部分を残す様にして例えば写真製版によりパターニングする。そして図２の様に、そのパターニングしたレジスト膜５をマスクとして、当該特定の形成領域Ａ２上の反射膜３だけをエッチングにより除去する。そしてその除去後、パターニングしたレジスト膜５を除去する。この様にして、図３の様に、形成領域Ａ２，Ｂ２のうち、特定の形成領域（最初に熱処理する形成領域）Ａ２を露出して他の形成領域（次に熱処理する形成領域）Ｂ２を被覆する様にして、半導体基板１上に反射膜３をパターニングする。
【００１５】
そして図３の様に、パターニングした反射膜３を介して半導体基板１の一面全体に、不純物注入領域Ａ３の活性化に適したパワーのレーザー光７（尚、ここでは一例として波長が１０μｍ以上のレーザー光を用いている。）を照射する。これにより、形成領域Ｂ２に含まれる不純物注入領域Ｂ３については反射膜３により保護されて熱処理されず、形成領域Ａ２に含まれる不純物注入領域Ａ３だけが熱処理されて活性化される。
【００１６】
そしてその活性化後、パターニングされた反射膜３を除去し、上記の手順に準拠した手順で、他の形成領域Ａ２に含まれる不純物注入領域Ａ３だけを熱処理して活性化する。
【００１７】
尚、上記の反射膜３には、吸収係数の小さな膜を用いたものと、全反射を利用するために積層構成された膜を用いたものの２種類がある。吸収係数の小さな膜としては、金属が良く知られている。特に、真空蒸着して形成した金属膜は反射率が高く効果的でLSIプロセスに適合する。金属としては特に限定は無いが、Al,Cu,Au,Ag,Co,Ni,W,Pt,Fe,TiのうちLSI製造プロセスと親和性の高いものを選ぶ必要がある。一方、全反射を利用するために積層構成された膜としては、屈折率が重要であるが、下地ウエハに形成されている材料によって影響を受けるのを避けるため、２層構造とし、その下層は、例えばSiウエハと親和性の高いシリコン酸化膜や窒化膜が望ましく、その上層は、それらより屈折率が高く下記の式１の臨界角条件を満たす材質がよく、その様な材料としては金属が考えられる。
【００１８】
尚、全反射とは、屈折率の高い物質から屈折率の低い物質に光が進む時に、その境界面で光が１００％反射することをいう。全反射では入射前のエネルギーが全て反射光になり、透過する光はまったく存在しないため、熱処理を完全に遮断できる。ちなみに、全反射させるためには入射角度が下記の式１で表される臨界角θcよりも大きくなければならない。
【００１９】
θc＝arcsin(n2/n1)・・・式１
ここで、n1は光が入射している物質の屈折率、n2(n1>n2)は光が入射しようとする物質の屈折率である。
【００２０】
以上に説明した半導体装置の製造方法によれば、半導体デバイスＡ，Ｂが形成される形成領域Ａ２，Ｂ２のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、半導体基板１上に反射膜３を形成し、その反射膜３を介して半導体基板１の一面全体にレーザー光７を照射して、前記他の形成領域に含まれる不純物注入領域については反射膜３により保護（反射）されて熱処理（活性化）されず、前記特定の形成領域に含まれる不純物注入領域だけを熱処理し、その後、反射膜３を除去し、前記特定の形成領域を変えて上記の処理を繰り返すことで前記他の形成領域に含まれる不純物注入領域を順に熱処理するので、同一の半導体基板１に、互いに活性化温度の異なる複数の不純物注入領域が混在する場合に、各不純物注入領域をそれぞれ異なる温度（最適な温度）で熱処理できる。即ち、レーザー光７を用いて半導体基板１を部分に応じて異なる温度で熱処理できる。
【００２１】
また反射膜３を、酸化膜または窒化膜と金属膜とを順に半導体基板１上に積層して形成した場合には、酸化膜または窒化膜により金属膜を容易に除去できる。また反射膜３は、上層に金属膜を使用するので、金属膜で９０％以上の反射が行える。
【００２２】
実施の形態２．
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態１に係る半導体装置の製造方法を、CMOSプロセスのSD（ソースドレイン）の熱処理工程に適用したものである。以下では、例えばnMOSとpMOSの２つの半導体デバイスを搭載したCMOSトランジスタを例に挙げて説明する。
【００２３】
まず図４の様に、通常のCMOSプロセスに従って、CMOSトランジスタを熱処理する前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１に素子分離膜４を形成し、且つ半導体基板１おけるnMOSが形成される形成領域Ａ２に、p-ウエルＡ５、n+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６、ゲート電極Ａ７およびスペーサＡ８を形成すると共に、半導体基板１におけるpMOSが形成される形成領域Ｂ２に、n-ウエルＢ５、p+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６、ゲート電極Ｂ７およびスペーサＢ８を形成する。
【００２４】
そして、上記の実施の形態１の場合と同様に、半導体基板１の一面全体に反射膜３およびレジスト膜５を順に積層形成する。そして図５の様に、そのレジスト膜５を、形成領域Ａ２と重なる部分を除去して形成領域Ｂ２と重なる部分を残す様にして例えば写真製版によりパターニングする。そして図５の様に、そのパターニングしたレジスト膜５をマスクとして、形成領域Ａ２上の反射膜３だけをエッチングにより除去し、その除去後、図６の様に、パターニングしたレジスト膜５を除去する。この様にして、図６の様に、形成領域Ａ２，Ｂ２のうち、形成領域Ａ２（最初に熱処理する形成領域）を露出して形成領域Ｂ２（次に熱処理する形成領域）を被覆する様にして、半導体基板１上に反射膜３をパターニングする。
【００２５】
そして図６の様に、パターニングされた反射膜３を介して半導体基板１の一面全体に、n+SD領域Ａ３の活性化に適したパワーのレーザー光７を照射する。これにより、形成領域Ｂ２に含まれるp+SD領域Ｂ３については反射膜３により保護（反射）されて熱処理（活性化）されず、形成領域Ａ２に含まれるn+SD領域Ａ３だけが適切な温度で熱処理されて活性化される。そして、その活性化後、パターニングされた反射膜３を除去する。
【００２６】
そして再び、半導体基板１の一面全体に反射膜３およびレジスト膜５を順に積層形成し、今度は図７の様に、そのレジスト膜５を、形成領域Ｂ２と重なる部分を除去して形成領域Ａ２と重なる部分を残す様にして例えば写真製版によりパターニングする。そして図７の様に、そのパターニングしたレジスト膜５をマスクとして、形成領域Ｂ２上の反射膜３だけをエッチングにより除去し、その除去後、図８の様に、パターニングしたレジスト膜５を除去する。この様にして、図８の様に、形成領域Ｂ２を露出して形成領域Ａ２を被覆する様にして、半導体基板１上に反射膜３をパターニングする。
【００２７】
そして図８の様に、パターニングされた反射膜３を介して半導体基板１の一面全体に、p+SD領域Ｂ３の活性化に適したパワーのレーザー光７を照射する。これにより、形成領域Ａ２に含まれるn+SD領域Ａ２については反射膜３により保護（反射）されて熱処理されず、形成領域Ｂ２に含まれるp+SD領域Ｂ３だけが適切な温度で熱処理されて活性化される。そして、その活性化後、パターニングされた反射膜３を除去する。そして後は、通常のCMOSプロセスを踏襲してCMOSを完成させる。
【００２８】
以上に説明した半導体装置の製造方法によれば、CMOSトランジスタにおけるnMOSのSDおよびpMOSのSDをそれぞれ異なる温度（最適な温度）で熱処理（活性化）でき、CMOSトランジスタの性能を向上させることができる。この点、従来法では、nMOSのSDおよびpMOSのSDに対して同じ温度の熱処理しかできなかった。一般に、nMOSのゲート電極やソースドレインに不純物としてよく用いられるAsは、熱拡散が小さく高温ほど活性化し易いという特徴を持ち、他方、pMOSのゲート電極やソースドレインに不純物として用いられるBは、拡散量がかなり大きいという特徴を持つので、従来法では、半導体基板１全体に行われる熱処理の温度の上限がpMOSで制限され、nMOSに最適な熱処理を行うのが難しかった。
【００２９】
実施の形態３．
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態１に係る半導体装置の製造方法において、半導体基板１上に反射膜３をパターニングする際、隣接する形成領域との間の境界部分を被覆して、レーザー光の照射の際に当該境界部分が常に熱処理にされない様にするものである。
【００３０】
上記の実施の形態２を例に採って詳説すると、図９の様に、形成領域Ｂ２を被覆して形成領域Ａ２を露出する様にして反射膜３をパターニングする際には、反射膜３ｂの様に各形成領域Ａ２，Ｂ２の間の境界部分８上に形成される様にし、同様に、形成領域Ａ２を被覆して形成領域Ｂ３を露出する様にして反射膜３をパターニングする際も、反射膜３ａの様に境界部分８上に形成される様にする。これにより、形成領域Ｂ２がレーザー光の照射により熱処理（活性化）される際にも、また形成領域Ａ２がレーザー光の照射により熱処理（活性化）される際にも、境界部分８は、レーザー光が照射されず、熱処理されない。
【００３１】
一般にポリシリコン中での拡散はシリコン中よりも早いため、レーザーで熱処理しても、不純物（ドーパント）の拡散は少なからず起こる。その結果、nMOSのゲートポリシリコン中の不純物であるPなどがpMOS側へ拡散し、pMOSの特性を狂わせてしまう。逆も同様である。微細CMOSトランジスタではpMOS・nMOS間距離も縮小されるため、上記の原因によりpMOSの特性が狂い易くなる。そこで、pMOS・nMOSの境界部分８が熱処理されなくすることで、不純物の相互拡散を抑制する様にしたのである。
【００３２】
以上の様に説明した半導体装置の製造方法によれば、半導体基板１上に反射膜３をパターニングする際、隣接する形成領域との間の境界部分を被覆して、レーザー光の照射の際に当該境界部分が常に熱処理にされない様にするので、熱処理された形成領域に含まれる不純物が境界部分を通過して隣りの形成領域に拡散する事を防止できる。
【００３３】
実施の形態４．
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態１に係る半導体装置の製造方法を、異種材料を含むCMOSプロセスのSD形成工程に適用したものである。
【００３４】
詳説すると、Siデバイスと、Ge，SiGe，GaAs，InSbなどをチャネル部に適用したデバイスとを同一基板に混載したウエハにて、SDの熱処理時に、上記の実施の形態１に係る半導体装置の製造方法を適用する。SiデバイスのSDの熱処理（活性化）の際には、ハイパワーのレーザーを照射して高温で熱処理し、他方、Ge，SiGe，GaAs，InSbなどをチャネル部に適用したデバイスのSDの熱処理（活性化）の際には、ローパワーのレーザーを照射して低温で熱処理する。
【００３５】
一般に、Geをチャネル部に含む場合、高温で熱処理すると、Geがチャネル部の表面側に拡散してゲート絶縁膜の信頼性を劣化させてしまうため、GeおよびSiGeをチャネル部に適用したデバイスを熱処理する際は、低温で行うのが望ましい。また、GaAsおよびInSbは蒸気圧が低いため、GaAsおよびInSbをチャネル部に適用したデバイスを高温で熱処理すると、チャネル部の組成が変化してしまうため、GaAsおよびInSbをチャネル部に適用したデバイスを熱処理する際も、低温で行うのが望ましい。そのため、Ge，SiGe，GaAs，InSbなどをチャネル部に適用したデバイスのSDの熱処理（活性化）は、上記の様に低温で行うのが望ましい。
【００３６】
以上に説明した半導体製造装置の製造方法によれば、Siデバイスには、高温で熱処理でき、他方、Ge、SiGe、GaAs、InSbなどをチャネル部に適用したデバイスには、低温で熱処理できるので、異種材料を含むCMOSプロセスにおいても、同一基板に搭載される各デバイスに対して異なる温度（適切な温度）で熱処理できる。
【００３７】
実施の形態５．
この実施の形態に係る半導体装置の製造方法は、レーザー光を用いてブラッグ反射を利用して半導体基板を部分に応じて異なる温度で一度に熱処理するものである。以下、例えばnMOSとpMOSの２つの半導体デバイスを搭載したCMOSプロセス（例えばソースドレイン）の熱処理（活性化）に適用する場合を例にあげて説明する。
【００３８】
尚、ブラッグ反射とは、多層構造膜の各層の厚さｄ、多層構造膜への入射光の波長λおよび入射角θが、2dsinθ=nλ（n:正数）の関係（ブラッグの反射条件）を満たす場合には、多層構造膜での反射光の強度が強まり（従って多層構造膜を透過する透過光の強度が弱まり）、逆にブラッグの反射条件を満たさない場合は、多層構造膜での反射光の強度が弱まる（従って多層構造膜を透過する透過光の強度が強まる）反射である。
【００３９】
まず図１０の様に、CMOSトランジスタを活性化熱処理の前の段階まで作製する。即ち例えば、半導体基板（例えばＳｉ基板）１におけるnMOS、pMOSがそれぞれ形成される形成領域Ａ２，Ｂ２間に素子分離膜４を形成し、且つ形成領域Ａ２に、p-ウエルＡ５、n+SD領域（不純物注入領域）Ａ３、ゲート絶縁膜Ａ６、ゲート電極Ａ７およびスペーサＡ８を形成すると共に、形成領域Ｂ２に、n-ウエルＢ５、p+SD領域（不純物注入領域）Ｂ３、ゲート絶縁膜Ｂ６、ゲート電極Ｂ７およびスペーサＢ８を形成する。
【００４０】
そして、その半導体基板１上に、その一面全体が十分埋まる様にして層間膜９ａを形成する。層間膜９ａとしては、どのような材質の膜でも構わないが、例えば、レーザー光に対する透過率の高い半導体酸化物（例えばSiO2）を用いる。そして図１０の点線の様に、CMP等により、ゲート電極Ａ７，Ｂ７が露出しない様に層間膜９ａの上面を平坦化する。ブラッグ反射では、１次元の周期構造が必要であるため、ここで層間膜９ａの上面を平坦化することは重要である。
【００４１】
そして図１１の様に、その層間膜９ａ上に、屈折率の異なる２種類の膜９ｂ，９ｃを交互に膜厚制御性よく積層形成することで、ブラッグ反射膜（ブラッグの反射条件を満たす膜）９ｄを形成する。ブラッグ反射膜９ｄは周期構造が重要であるため、２種類の膜９ｂ，９ｃの膜厚は、制御性よく、全く同じ膜厚になるように積層する。膜９ｂ，９ｃ自体は、アモルファス、結晶のどちらでも良い。各膜９ｂ，９ｃが膜厚制御性の良い状態であるなら、各膜９ｂ，９ｃの繰り返しは30-50回程度でよいと思われる。各膜９ｂ，９ｃとしては、通常の半導体材料との整合性を考え、半導体窒化物膜（例えばSiN膜）と半導体酸化物膜（例えばSiO2膜）がよいと思われる。
【００４２】
そして図１２の様に、ブラッグ反射膜９ｄにおける、nMOSの形成領域（相対的に高い温度で熱処理すべき部分）Ａ２と重なる部分上にのみ、ブラッグの反射条件を満たさない様にするための屈折膜（ここでは、各膜９ｂ，９ｃの膜厚よりもわずかに分厚い屈折膜）９ｅを形成する。この屈折膜９ｅは、ブラッグ反射膜９ｄ上にデポジション後、リソグラフィーとエッチングで作るのがよい。またこの屈折膜９ｅは、例えば半導体酸化物（例えばSiO2）で形成することを考え、ブラッグ反射膜９ｄの最上膜９ｂ−１を半導体窒化物膜（例えばSiN膜）にしておき、ウェットエッチングによって作成するのがよいと思われる。
【００４３】
この様にして、半導体基板１上に、nMOSの形成領域（相対的に低い温度で熱処理すべき部分）Ａ２上ではブラッグの反射条件を満たす様にして、他方、pMOSの形成領域（相対的に高い温度で熱処理すべき部分）Ｂ２上ではブラッグの反射条件を満たさない様にして、層間膜９ａ、ブラッグ反射膜９ｄおよび屈折膜９ｅからなる多層構造膜９が形成される。
【００４４】
そして図１３の様に、多層構造膜９を介して半導体基板１の一面全体に、ブラッグの反射条件を満たす波長および入射角でレーザー光７を照射する。
【００４５】
これにより、多層構造膜９のうちの形成領域Ａ２に重なる部分では、ブラッグ条件が満たされるため、レーザー光７がブラッグ反射され、よってレーザー光７が形成領域Ａ２に含まれるn+SD領域Ａ３まであまり到達せず、n+SD領域Ａ３の温度の上がりが相対的に小さくなる（即ちn+SD領域Ａ３は、比較的に低い温度で熱処理される）。
【００４６】
他方、多層構造膜９のうちの形成領域Ｂ２に重なる部分では、屈折膜９ｅによりレーザー光７の入射角がずらされてブラッグの反射条件を満たさなくなるため、レーザー光７がブラッグ反射されず、よってレーザー光７が形成領域Ｂ２に含まれるp+SD領域Ｂ３まで十分に到達し、p+SD領域Ｂ３の温度の上がりが相対的に大きくなる（即ちp+SD領域Ｂ３は比較的に高い温度で熱処理される）。
【００４７】
以上に説明した半導体製造装置の製造方法によれば、半導体基板１上に、相対的に低い温度で熱処理すべき部分（ここでは形成領域Ａ２に含まれるn+SD領域Ａ３）上ではブラッグの反射条件を満たす様にして、他方、相対的に高い温度で熱処理すべき部分（ここでは形成領域Ｂ２に含まれるp+SD領域Ｂ３）上ではブラッグの反射条件を満たさない様にして多層構造膜９を形成し、その多層構造膜９を介して半導体基板１の一面全体に、ブラッグの反射条件を満たす波長および入射角でレーザー光７を照射し、これにより前記相対的に低い温度で熱処理すべき部分では、その部分を被覆する多層構造膜９によりレーザー光７がブラッグ反射されるために相対的に低い温度で熱処理され、他方、前記相対的に高い温度で熱処理すべき部分では、その部分を被覆する多層構造膜９によりレーザー光７がブラッグ反射されないために相対的に高い温度で熱処理されるので、CMOSトランジスタにおけるnMOSのSDおよびpMOSのSDをそれぞれ異なる温度（最適な温度）で熱処理できる。即ち、レーザー光７を用いて半導体基板１を部分に応じて異なる温度で熱処理できる。
【００４８】
上記の様に、この製造方法を、CMOSトランジスタにおけるnMOSのSDおよびpMOSのSDの熱処理に適用した場合には、それらnMOSのSDおよびpMOSのSDをそれぞれ異なる温度（最適な温度）で熱処理でき、それらnMOSおよびpMOSともに短チャネル特性が良く、活性化率の十分高いCMOSトランジスタを製造する事が出来る。
【００４９】
また多層構造膜９は、屈折率の異なる半導体酸化物膜および半導体窒化物膜を用いて構成されるので、新規材料やメタルによる汚染を気にすることなく、従来の半導体プロセスで用いられている材料を用いることができる。
【００５０】
尚、この実施の形態では、CMOSトランジスタにおけるnMOSのSDおよびpMOSのSDをそれぞれ異なる温度で熱処理する場合で説明したが、pMOSのゲートにmetal gate/high-k構造を有し、nMOSのゲートにpoly-Si gate/high-k構造を有するhigh-kトランジスタにおけるpMOSのゲートおよびnMOSのゲートをそれぞれ異なる温度（例えばnMOSのゲートは十分高温で、他方、pMOSのゲートはpMOSの閾値電圧Ｖthが変わらない程度に低い温度）で熱処理する場合にも、上記と同様の手順で適用してもよい。high-k絶縁膜を使ったトランジスタの開発では、pMOSの閾値電圧Vthが高くなり過ぎて、pMOSのコントロールが出来なくなるという問題があり、これを解決するために、pMOSのゲート電極にmetal gateを用いてフラットバンド電圧を制御する方法が検討されている。しかし、その方法においても、pMOSを高温で熱処理すると、フラットバンド電圧がシフトしてしまい、高Vthのトランジスタしか作成できないという問題があった。そこで、上記の様に、この実施の形態に係る半導体製造方法を上記のhigh-kトランジスタに適用することで、pMOSのコントロールが可能なhigh-kトランジスタを提供できる様になる。
【図面の簡単な説明】
【００５１】
【図１】実施の形態１に係る半導体装置の製造方法における、反射膜およびレジスト膜を半導体基板の一面全体に形成した状態を示した図である。
【図２】実施の形態１に係る半導体装置の製造方法における、形成領域Ａ２を露出する様に反射膜をパターニングしている様子を示した図である。
【図３】実施の形態１に係る半導体装置の製造方法における、レーザー光を照射して半導体基板の形成領域Ａ２を熱処理している様子を示した図である。
【図４】実施の形態２に係る半導体装置の製造方法における、CMOSトランジスタを熱処理する前の段階まで作製した状態を示した図である。
【図５】実施の形態２に係る半導体装置の製造方法における、形成領域Ａ２を露出する様に反射膜をパターニングしている様子を示した図である。
【図６】実施の形態２に係る半導体装置の製造方法における、レーザー光を照射して半導体基板の形成領域Ａ２を熱処理している様子を示した図である。
【図７】実施の形態２に係る半導体装置の製造方法における、形成領域Ｂ２を露出する様に反射膜をパターニングしている様子を示した図である。
【図８】実施の形態２に係る半導体装置の製造方法における、レーザー光を照射して半導体基板の形成領域Ｂ２を熱処理している様子を示した図である。
【図９】実施の形態３に係る半導体装置の製造方法における、反射膜のパターニングの仕方を説明する図である。
【図１０】実施の形態５に係る半導体装置の製造方法における、半導体基板上への層間膜の形成の仕方を説明する図である。
【図１１】実施の形態５に係る半導体装置の製造方法における、層間膜上へのブラッグ反射膜の形成の仕方を説明する図である。
【図１２】実施の形態５に係る半導体装置の製造方法における、ブラッグ反射膜上への屈折膜の形成の仕方を説明する図である。
【図１３】実施の形態５に係る半導体装置の製造方法における、半導体基板にレーザー光を照射して熱処理している状態を示した図である。
【符号の説明】
【００５２】
１  半導体基板、３  反射膜、４  素子分離膜、５  レジスト膜、７  レーザー光、８  境界部分、Ａ，Ｂ  半導体デバイス、Ａ２，Ｂ２  形成領域、Ａ３  n+SD領域（不純物注入領域）、Ｂ３  p+SD領域（不純物注入領域）、Ａ５  p-ウエル、Ｂ５  n-ウエル、Ａ６，Ｂ６  ゲート絶縁膜、Ａ７，Ｂ７  ゲート電極、Ａ８，Ｂ８  スペーサ、９  多層構造膜、９ａ  層間膜、９ｂ，９ｃ  膜、９ｄ  ブラッグ反射膜、９ｅ  屈折膜。
【図１】
2008021827.tif 000003
【図２】
2008021827.tif 000004
【図３】
2008021827.tif 000005
【図４】
2008021827.tif 000006
【図５】
2008021827.tif 000007
【図６】
2008021827.tif 000008
【図７】
2008021827.tif 000009
【図８】
2008021827.tif 000010
【図９】
2008021827.tif 000011
【図１０】
2008021827.tif 000012
【図１１】
2008021827.tif 000013
【図１２】
2008021827.tif 000014
【図１３】
2008021827.tif 000015