(57)【要約】【課題】複数段積層した半導体チップ間における絶縁性樹脂の充填性向上に寄与する半導体装置の構造及び製造方法を提供すること。【解決手段】本発明に係る半導体装置は、積層された複数の半導体チップと；前記半導体チップ間に充填された絶縁性樹脂部とを備える。そして、前記複数の半導体チップの各々は、少なくとも絶縁性樹脂を注入する側辺に内側に向かって凹んだ複数の切欠きを有することを特徴とする。【選択図】図１１
2008235295.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の半導体チップと；前記半導体チップ間に充填された絶縁性樹脂部とを備え、
前記複数の半導体チップの各々は、少なくとも絶縁性樹脂を注入する側辺に、内側に向かって凹んだ複数の切欠きを有することを特徴とする半導体装置。
【請求項２】
前記複数の半導体チップの各々は、前記絶縁性樹脂の充填時に当該樹脂が通る複数の貫通孔を内部に有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記貫通孔の内径は、１０〜２０μｍであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記切欠きの開口幅は、毛細管現象により前記絶縁性樹脂が前記半導体チップ間に導かれるような大きさに設定されていることを特徴とする請求項１，２又は３に記載の半導体装置。
【請求項５】
前記切欠きの開口幅は、前記積層された複数の半導体チップの上下チップ間隔と概ね等しく設定されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記切欠きは、矩形の前記半導体チップの一辺又は二辺に形成されることを特徴とする請求項１，２，３，４又は５に記載の半導体装置。
【請求項７】
複数の半導体チップをインターポーザ上に積層し、当該半導体チップ間に絶縁性樹脂を充填してなる半導体装置の製造方法において、
前記各半導体チップの製造工程において、半導体基板上のダイシングラインに沿って複数の第１貫通孔を形成し、ダイシングにより前記半導体チップの側辺に複数の切欠きを形成し、
前記半導体チップを前記インターポーザ上に積層した後、前記複数の切欠きが形成された方向から前記絶縁性樹脂を注入することを特徴とする半導体装置の製造方法。
【請求項８】
前記第１貫通孔を形成する際に、同時に複数の第２貫通孔を前記半導体チップ中に形成し、前記絶縁性樹脂の充填時に当該樹脂が前記第２貫通孔通って前記半導体チップ間に充填されることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２貫通孔の内径は、１０〜２０μｍであることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記切欠きの開口幅は、毛細管現象により前記絶縁性樹脂が前記半導体チップ間に導かれるような大きさに設定されていることを特徴とする請求項７，８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記切欠きの開口幅は、前記積層された複数の半導体チップの上下チップ間隔と概ね等しく設定されていることを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップをインターポーザ上に積層し、その半導体チップ間に樹脂を充填してなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図１は、貫通配線を有する半導体チップを複数積層した一般的な半導体装置の断面構造を示す。複数の機能チップ基板１０１には貫通配線１０２が形成され、内部集積回路と電気的に接続されている。複数の機能チップ基板１０１同士は、金属バンプ１０３を介して互いに電気的に接続される。機能チップ基板１０１間には機械的強度を向上させる等の目的で絶縁性の樹脂１０４が充填されている。複数個の機能チップ１０５は、貫通配線１０６を有する実装搭載用チップ（インターポーザ）１０７の電極部１０８に金属バンプ１０９を介して搭載される。インターポーザ１０７のチップ搭載面とは逆側の実装面１１０には、基板搭載のための半田端子１１１が形成されている。
【０００３】
図１〜図４は、従来の半導体チップの形成工程を示す。まず、工程（１−１）において、スパッタリング、ホトリソグラフィック、めっき、エッチングなどの工程により、半導体基板１１４上に素子配線層１１２と保護層１１３を形成する。
【０００４】
次に、工程（１−２）において、半導体基板１１４上に、素子配線層１１２と接続される表金属バンプ１１５を形成する。続いて、工程（１−３）において、ガラス等の支持基板１１６を半導体基板１１４の表面に貼り付ける。その後、工程（１−４）において、半導体基板１１４の裏面を数十ミクロン程度の厚さに削る。なお、（１−４）の図は、（１−３）の図を裏返しにした状態を示す。
【０００５】
次に、工程（１−５）において、ホトリソグラフィック、エッチング処理などにより、素子配線層１１２の所定の位置につながる貫通孔１１７を形成する。その後、熱酸化による酸化膜を形成し、スパッタリングまたはＣＶＤにより、バリア、シード層を形成する。続いて、工程（１−６）において、ドライフィルムのような感光性レジスト１１８を半導体基板１１４上に貼り付け、その後ホトリソグラフィック工程により貫通孔１１７上に開口部を形成する。
【０００６】
次に、工程（１−７）において、電気めっき処理を行った後、感光性レジスト１１８及び不要なバリア、シード層をエッチングし、貫通配線１１９を形成する。続いて、工程（１−８）において、半導体基板１１４上にダイシングテープ１２０を貼り付けた後、支持基板１１６を剥離する。
【０００７】
その後、工程（１−９）において、半導体基板１１４に対してダイシングを行う。その後、ダイシングテープ１２０を除去することにより、個片化された貫通配線付半導体チップ１２１が形成される。これらの半導体チップ１２１を図１の半導体チップ１０１のようにインターポーザ１０７上に積層し、当該インターポーザ１０７と最下段の半導体チップとの間から絶縁性の樹脂１０４を充填する。充填された樹脂１０４は、上方に向かって移動（浸透）し、全ての半導体チップの隙間に充填される。
【０００８】
なお、特開２００４−２８８７２１号公報には、本発明等技術分野を同一とする発明が示されている。
【０００９】
【特許文献１】特開２００４−２８８７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１〜図４に示した工程によって製造される半導体装置では、インターポーザ１０７と最下段の半導体チップとの間から絶縁性の樹脂１０４を充填するため、チップ積層数が多くなるに従って、絶縁性樹脂の充填性が上の段に行くほど悪化する。その結果、未充填やボイドが発生する等の問題があった。上述した特開２００４−２８８７２１号公報には、絶縁性樹脂のボイド発生を抑制する技術が開示されている。
【００１１】
本発明は上記のような状況に鑑みてなされたものであり、複数段積層した半導体チップ間における絶縁性樹脂の充填性向上に寄与する半導体装置の構造を提供すること目的とする。
【００１２】
また、複数段積層した半導体チップ間における絶縁性樹脂の充填性向上に寄与する半導体装置の製造方法を提供すること他の目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の第一の態様に係る半導体装置は、積層された複数の半導体チップと；前記半導体チップ間に充填された絶縁性樹脂部とを備える。そして、前記複数の半導体チップの各々は、少なくとも絶縁性樹脂を注入する側辺に内側に向かって凹んだ複数の切欠きを有することを特徴とする。
【００１４】
また、本発明の第二の態様に係る半導体装置の製造方法は、複数の半導体チップをインターポーザ上に積層し、当該半導体チップ間に絶縁性樹脂を充填してなる半導体装置の製造方法に適用される。そして、前記各半導体チップの製造工程において、半導体基板上のダイシングラインに沿って複数の第１貫通孔を形成し、ダイシングすることにより前記半導体チップの側辺に複数の切欠きを形成する。さらに、前記半導体チップを前記インターポーザ上に積層した後、前記複数の切欠きが形成された方向から前記絶縁性樹脂を注入することを特徴とする。
【発明の効果】
【００１５】
上記のような構成の本発明によれば、半導体チップの側面に形成された切欠きから毛細管現象により絶縁性樹脂が効率よく半導体チップ積層体内側に充填される。
【発明を実施するための最良の形態】
【００１６】
図５〜図７は、本発明の第一の実施例に係る半導体装置に適用される半導体チップの形成工程を示す。まず、工程（２−１）において、スパッタリング、ホトリソグラフィック、めっき、エッチングなどの工程により、半導体基板２１４上に素子配線層２１２と保護層２１３を形成する。
【００１７】
次に、工程（２−２）において、半導体基板２１４上に、素子配線層２１２と接続される表金属バンプ２１５を形成する。続いて、工程（２−３）において、ガラス等の支持基板２１６を半導体基板２１４の表面に貼り付ける。その後、工程（２−４）において、半導体基板２１４の裏面を数十ミクロン程度の厚さに削る。なお、（２−４）の図は、（２−３）の図を裏返しにした状態を示す。
【００１８】
次に、工程（２−５）において、ホトリソグラフィック、エッチング処理などにより、素子配線層２１２の所定の位置につながる貫通孔２１７を形成する。これと同時に、ホトマスクパターンを利用してダイシングライン上にダイシング幅より数十ミクロンほど幅の広い貫通孔２１１を複数個形成する。
【００１９】
その後、熱酸化による酸化膜を形成し、スパッタリングまたはＣＶＤにより、バリア、シード層を形成する。続いて、工程（２−６）において、ドライフィルムのような感光性レジスト２１８を半導体基板２１４上に貼り付け、その後ホトリソグラフィック工程により貫通孔２１７上に開口部を形成する。
【００２０】
次に、工程（２−７）において、電気めっき処理を行った後、感光性レジスト２１８及び不要なバリア、シード層をエッチングし、貫通配線２１９を形成する。続いて、工程（２−８）において、半導体基板２１４上にダイシングテープに２２０を貼り付けた後、支持基板２１６を剥離する。
【００２１】
図８は、半導体チップが形成されるウエハ１０の様子を示す。ダイシング前の状態を平面的に見ると、図９に示すように、各チップ形成領域２４２の２つの側面（辺）に貫通孔２１１が形成されていることが分かる。なお、図９は図８の破線円で囲まれた範囲Ｘを拡大して示す。
【００２２】
チップ形成領域２４２に対する貫通孔２１１の位置は、基本的に半導体装置における樹脂注入箇所に対応する。したがって、貫通孔をチップ形成領域２４２の１つの側面（１辺）や、３つの側面（３辺）に形成することも可能である。なお、チップ形成領域２４２の周囲全体にわたって貫通孔２１１を形成し、１つの側面（辺）、２つの側面又は３つの側面から樹脂を充填することもできる。ただし、半導体チップの４つの側面（４辺）全カ所から樹脂を充填（注入）すると、積層された半導体チップ間で空気の逃げ道がなくなりボイド発生の恐れがある。
【００２３】
次に、工程（２−９）において、半導体基板２１４に対してダイシングを行う。このとき、貫通孔２１１が配列されたライン上にダイシング用のカッターが通過することとなる。その後、ダイシングテープ２１０を除去することにより、個片化された貫通配線付半導体チップ２２１が形成される。ダイシング後の状態を平面的に見ると、図１０に示すように、各チップ２２１の２つの側面（辺）に切欠き２１１ａが形成されていることが分かる。なお、図１０は図８の破線円で囲まれた範囲Ｘに対応する。
【００２４】
上記のように製造された半導体チップ２２１は、図１の半導体チップ１０１のようにインターポーザ１０７上に積層される。図１１にその様子を示す。半導体チップ２２１を積層した後、インターポーザ１０７と最下段の半導体チップ２２１との間から絶縁性の樹脂１０４が充填される。本実施例においては、複数段積層した半導体チップ２２１の側面に複数の切り込み２１１ａが入っているため、絶縁性樹脂１０４の充填性が向上する。すなわち、毛細管現象により、樹脂１０４がチップ内部側に入り込みやすくなる。充填された樹脂１０４は、上方に向かって移動（浸透）し、全ての半導体チップの隙間に充填される。
【００２５】
ここで、絶縁性樹脂の物性と、切欠き２１１ａの形状及びサイズとについて考察する。図１８は、本発明に適用可能な半導体装置のチップ側面の切欠き形状の例を示す拡大平面図である。半導体チップの側面に形成される切欠き２１１ａによる毛細管現象は、そこから注入される樹脂の物性及び当該切欠き２１１ａの形状、大きさの影響を受ける。絶縁性樹脂は、通常、積層された半導体チップの上下のチップ間隔（約２０μｍ）を考慮して、粘性（粘度）及び含有されるフィラー粒子のサイズが決められる。図１８は、本発明に適用可能な半導体チップの側面の切欠き形状のバリエーションを示す。第一の実施例においては、（Ａ）を採用している。
【００２６】
例えば、インターポーザ上に積層された半導体チップの上下のチップ間隔を２０μｍとした場合、充填される絶縁性樹脂（エポキシ樹脂）の粘度を９Ｐａｓ、含有されるフィラー粒子のサイズを平均０．３μｍ（最大１μｍ）とする。このような状況において、半導体チップの側面に形成される切欠きの幅Ｗは、切欠きによる毛細管現象を良好に発揮させる（樹脂を効率よく注入する）ために、上下のチップ間隔と略同等（２０μｍ）又はそれ以下とすることが好ましい。また、ほぼ同間隔で形成される切欠きの間隔Ｄは、２０−４０μｍとすることが好ましい。間隔Ｄが、２０μｍ以下であると半導体チップの側面における機械的強度が不足してしまうからである。なお、ダイシング幅（ダイシングブレード幅）は、４０−５０μｍ程度とする。
【００２７】
図１２〜図１４は、本発明の第２実施例に係る半導体装置に適用される半導体チップの形成工程を示す。まず、工程（３−１）において、スパッタリング、ホトリソグラフィック、めっき、エッチングなどの工程により、半導体基板３１４上に素子配線層３１２と保護層３１３を形成する。
【００２８】
次に、工程（３−２）において、半導体基板３１４上に、素子配線層３１２と接続される表金属バンプ３１５を形成する。続いて、工程（３−３）において、ガラス等の支持基板３１６を半導体基板３１４の表面に貼り付ける。その後、工程（３−４）において、半導体基板３１４の裏面を数十ミクロン程度の厚さに削る。なお、（３−４）の図は、（３−３）の図を裏返しにした状態を示す。
【００２９】
次に、工程（３−５）において、ホトリソグラフィック、エッチング処理などにより、素子配線層３１２の所定の位置につながる貫通孔３１７を形成する。これと同時に、ホトマスクパターンを利用してダイシングライン上にダイシング幅より数十ミクロンほど幅の広い貫通孔３１１を複数個形成する。この時さらに、ホトマスクパターンを利用して半導体基板３１４の表面に貫通孔３３１を複数個形成する。
【００３０】
その後、熱酸化による酸化膜を形成し、スパッタリングまたはＣＶＤにより、バリア、シード層を形成する。続いて、工程（３−６）において、ドライフィルムのような感光性レジスト３１８を半導体基板３１４上に貼り付け、その後ホトリソグラフィック工程により貫通孔３１７上に開口部を形成する。
【００３１】
次に、工程（３−７）において、電気めっき処理を行った後、感光性レジスト３１８及び不要なバリア、シード層をエッチングし、貫通配線３１９を形成する。続いて、工程（３−８）において、半導体基板３１４上にダイシングテープに３２０を貼り付けた後、支持基板３１６を剥離する。
【００３２】
ダイシング前の状態を平面的に見ると、図１５に示すように、各チップ形成領域３４２の２つの側面（辺）に貫通孔３１１が形成されると同時に、チップ形成領域３４２内部には貫通孔３３１が複数マトリクス状に形成されていることが分かる。なお、図１５は図８の破線円で囲まれた範囲Ｘを拡大して示す。
【００３３】
ここで、チップ形成領域３４２に対する貫通孔３１１の位置は、基本的に半導体装置における樹脂注入箇所に対応する。したがって、貫通孔をチップ形成領域３４２の１つの側面（１辺）や、３つの側面（３辺）に形成することも可能である。なお、チップ形成領域３４２の周囲全体にわたって貫通孔３１１を形成し、１つの側面（辺）、２つの側面又は３つの側面から樹脂を充填することもできる。ただし、半導体チップの４つの側面（４辺）全カ所から樹脂を充填（注入）すると、積層された半導体チップ間で空気の逃げ道がなくなりボイド発生の恐れがある。
【００３４】
次に、工程（３−９）において、半導体基板３１４に対してダイシングを行う。このとき、貫通孔３１１が配列されたライン上にダイシング用のカッターが通過することとなる。その後、ダイシングテープ３１０を除去することにより、個片化された貫通配線付半導体チップ３３５が形成される。ダイシング後の状態を平面的に見ると、図１６に示すように、各チップ３３５の２つの側面（辺）に切欠き３１１ａが形成されていることが分かる。また、各半導体チップ３３５の表面に、複数の貫通孔３３１が形成されている。なお、図１６は図８の破線円で囲まれた範囲Ｘに対応する。
【００３５】
上記のように製造された半導体チップ３３５は、図１の半導体チップ１０１のようにインターポーザ１０７上に積層される。図１７にその様子を示す。半導体チップ３３５を積層した後、インターポーザ１０７と最下段の半導体チップ３３５との間から絶縁性の樹脂１０４が充填される。本実施例においては、複数段積層した半導体チップ３３５の側面に複数の切り込み３１１ａが形成されているため、絶縁性樹脂１０４の充填性が向上する。すなわち、毛細管現象により、樹脂１０４がチップ内部側に入り込みやすくなる。充填された樹脂１０４は、周縁部や貫通孔３３１と内部を通って上方に向かって移動（浸透）し、全ての半導体チップの隙間に充填される。
【００３６】
絶縁性樹脂の物性と、切欠き３１１ａの形状及びサイズとについては、上述した第一実施例と同様であるため、重複した説明を省略する。積層された半導体チップの上下のチップ間隔が２０μｍの場合、貫通孔３３１の内径は１０〜２０μｍ程度とする。図１８に示チップ側面の切欠き形状は、本実施例にも適用可能である。
【００３７】
以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
【図面の簡単な説明】
【００３８】
【図１】図１は、複数の半導体チップを積層してなる一般的な半導体装置の構造を示す断面図である。
【図２】図２は、半導体装置の製造工程の参考例を示す部分断面図である。
【図３】図３は、半導体装置の製造工程の参考例を示す部分断面図である。
【図４】図４は、半導体装置の製造工程の参考例を示す部分断面図である。
【図５】図５は、本発明の第一の実施例に係る半導体装置の製造工程を示す部分断面図である。
【図６】図６は、本発明の第一の実施例に係る半導体装置の製造工程を示す部分断面図である。
【図７】図７は、本発明の第一の実施例に係る半導体装置の製造工程を示す部分断面図である。
【図８】図８は、本発明の実施例を説明するための図であり、ウエハの平面図である。
【図９】図９は、本発明の第一の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。
【図１０】図１０は、本発明の第一の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。
【図１１】図１１は、本発明の第一の実施例に係る半導体装置の構造を模式的に示す説明図（平面図）である。
【図１２】図１２は、本発明の第二の実施例に係る半導体装置の製造工程を示す部分断面図である。
【図１３】図１３は、本発明の第二の実施例に係る半導体装置の製造工程を示す部分断面図である。
【図１４】図１４は、本発明の第二の実施例に係る半導体装置の製造工程を示す部分断面図である。
【図１５】図１５は、本発明の第二の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。
【図１６】図１６は、本発明の第二の実施例に係る半導体装置の製造過程の様子を示す説明図（平面図）である。
【図１７】図１７は、本発明の第二の実施例に係る半導体装置の構造を模式的に示す説明図（平面図）である。
【図１８】図１８は、本発明に適用可能な半導体装置のチップ側面の切欠き形状の例を示す拡大平面図である。
【符号の説明】
【００３９】
１０      半導体ウエハ
１０４      絶縁性樹脂
１０７      インターポーザ
２１１，３１１      貫通孔
２１１ａ，３１１ａ      切欠き
２２１，３３５      半導体チップ
３３１      貫通孔
【図１】
2008235295.tif 000003
【図２】
2008235295.tif 000004
【図３】
2008235295.tif 000005
【図４】
2008235295.tif 000006
【図５】
2008235295.tif 000007
【図６】
2008235295.tif 000008
【図７】
2008235295.tif 000009
【図８】
2008235295.tif 000010
【図９】
2008235295.tif 000011
【図１０】
2008235295.tif 000012
【図１１】
2008235295.tif 000013
【図１２】
2008235295.tif 000014
【図１３】
2008235295.tif 000015
【図１４】
2008235295.tif 000016
【図１５】
2008235295.tif 000017
【図１６】
2008235295.tif 000018
【図１７】
2008235295.tif 000019
【図１８】
2008235295.tif 000020