(57)【要約】【課題】配線を形成するためのマスクの共通化を図り、配線層に係るマスクコストを低減できるようにする。【解決手段】第１の設計ルールに従って作成された主配線パターンを有する共通マスクと、緩和された第２の設計ルールに従って作成されたパターンを有するカスタマイズマスクとを用いた露光処理により、１つの配線層の配線パターンを形成するようにして、共通して使用する共通マスクにより形成される配線パターンの構成を、品種に応じてカスタマイズマスクにより変更し、第１の設計ルールでその都度マスクを作成することなく、品種毎に第２の設計ルールでカスタマイズマスクを作成するだけで所望の配線パターンを形成できるようにする。【選択図】図１
2008235462.tif 000002
【特許請求の範囲】
【請求項１】
第１の設計ルールに従って作成された主配線パターンを有する共通マスクと、前記第１の設計ルールよりも緩和された第２の設計ルールに従って作成されたパターンを有するカスタマイズマスクとを用いた露光処理により、１つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
【請求項２】
前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンを削除することを特徴とする請求項１記載の半導体集積回路の製造方法。
【請求項３】
前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンに配線パターンを追加することを特徴とする請求項１又は２記載の半導体集積回路の製造方法。
【請求項４】
所定の設計ルールよりも緩和された設計ルールに従って作成された第１の主配線パターンを有する第１のマスクと、前記緩和された設計ルールに従って作成された第２の主配線パターンを有する第２のマスクとを用いた露光処理により、隣接する前記第１の主配線パターンと前記第２の主配線パターンとを一定の間隔で形成して１つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
【請求項５】
半導体集積回路の設計データと、第１の設計ルールに従って作成された主配線パターンを有する共通マスクの共通マスクデータとに基づいて、配線層単位で前記主配線パターンの構成を変更して前記設計データに応じた配線パターンとする変更情報を出力する変更情報出力手段と、
前記変更情報出力手段から出力された変更情報に応じて、前記第１の設計ルールよりも緩和された第２の設計ルールで設計してカスタマイズマスクデータを出力するマスクデータ生成手段とを備えることを特徴とする半導体集積回路の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の製造方法及び設計装置に関し、特にマスタースライス方式の半導体集積回路に用いて好適なものである。
【背景技術】
【０００２】
半導体集積回路の微細化が進むなかで、半導体集積回路の製造に要するマスクのコストが高騰している。半導体集積回路の微細化がさらに進むと、それに伴って開発費や開発期間の増大等によりマスクのコストがさらに高騰していくため、コストの削減が望まれている。
【０００３】
ゲートアレイやストラクチャードＡＳＩＣ（Application Specific Integrated Circuit）などのマスタースライス方式の半導体集積回路においては、マスクコストの低減を図るために、バルクを形成するためのマスクは共通化が進められている。しかし、配線を形成するためのマスクは製造する品種毎に作成されている。
【０００４】
すなわち、マスタースライス方式の半導体集積回路の製造では、バルクまでについては共通のマスクを用いるようにし、配線層については品種毎にカスタマイズされたマスクを用いている。その結果、バルク形成までのコスト低減は実現されるが、配線層についてのコスト低減は図られてなく、微細化に伴って半導体集積回路全体としての開発コストは増大する。
【０００５】
また、複数の配線層を有する半導体集積回路において、共通化可能な配線を下層配線層で形成し、その上位の配線層をカスタマイズするようにして、品種毎に必要となる専用マスクの枚数を削減させる配線方法が提案されている（例えば、特許文献１参照。）。また、ユーザに共通の第１の回路パターンをもつマスクと、ユーザ毎に変更される第２の回路パターンを持つマスク又は電子線描画データとを用いるようにして、第２の回路パターン部分のみをユーザ毎に製作することで開発時間を短縮させる方法が提案されている（例えば、特許文献２参照。）。
【０００６】
【特許文献１】特開２００２−２９９４５７号公報
【特許文献２】特開平３−９５９１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、配線を形成するためのマスクの共通化を図り、配線層に係るマスクコストを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体集積回路の製造方法は、共通マスクとカスタマイズマスクとを用いた露光処理により１つの配線層の配線パターンを形成する。共通マスクは、第１の設計ルールに従って作成された主配線パターンを有する。カスタマイズマスクは、緩和された第２の設計ルールに従って作成されたパターンを有する。
また、本発明の半導体集積回路の製造方法は、所定の設計ルールよりも緩和された設計ルールに従ってそれぞれ作成された第１の主配線パターンを有する第１のマスク及び第２の主配線パターンを有する第２のマスクとを用いた露光処理により１つの配線層の配線パターンを形成する。その際、隣接する第１の主配線パターンと第２の主配線パターンとを一定の間隔で形成する。
また、本発明の半導体集積回路の設計装置は、第１の設計ルールに従って作成された共通マスクにより形成される主配線パターンの構成を変更して半導体集積回路の設計データに応じた配線パターンとする変更情報を出力する変更情報出力手段と、出力された変更情報に応じて、緩和された第２の設計ルールで設計してカスタマイズマスクデータを出力するマスクデータ生成手段とを備える。
【発明の効果】
【０００９】
本発明によれば、微細化された第１の設計ルールで作成された共通マスクを共通で使用し、緩和された第２の設計ルールで作成されたカスタマイズマスクにより配線パターンの構成を品種に応じて変更する。これにより、第１の設計ルールでその都度マスクを作成する必要はなく、品種毎に第２の設計ルールでカスタマイズマスクを作成するだけで所望の配線パターンを形成することができ、半導体集積回路の配線を形成するためのマスクコストを大幅に低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
本実施形態が適用される半導体集積回路は、例えばマスタースライス方式の半導体集積回路であり、バルクまでについては従来と同様に作成されるものとし、以下では配線層における配線パターンの形成方法について説明する。なお、配線層の数は任意である。
【００１１】
本発明の一実施形態における半導体集積回路の配線パターンの形成方法の一例を、図１、図２及び図３を参照して説明する。図１、図２及び図３は、共通マスクにより形成される主配線パターンから、カスタマイズマスクにより配線パターンを削除して品種に応じた配線パターンを形成する場合について示している。
【００１２】
図１（Ａ）に示すマスク（フォトマスク）１１は、半導体集積回路の品種にかかわらず共通して使用される共通マスクである。共通マスク１１は、マスクパターンとして縦方向に伸びるように作成された主配線パターン１２を有する。主配線パターン１２は、微細化された第１の設計ルールで作成されている。第１の設計ルールとしては、共通マスク１１作成時において最も微細化されたテクノロジ（テクノロジ精度で最新のもの）を適用することが望ましい。
【００１３】
図１（Ｂ）に示すマスク（フォトマスク）１３は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクである。カスタマイズマスク１３は、共通マスク１１により形成される配線パターンの構成を変更するためのマスクパターン１４を有する。図１（Ｂ）に示す例においては、共通マスク１１により形成される配線パターンを削除する部分以外にマスクが形成されている。マスクパターン１４は、共通マスク１１により形成される配線パターンを削除するためのものであり、微細化されている第１の設計ルールと同等の高い精度は要求されず、第１の設計ルールより緩和された第２の設計ルール（例えば、旧世代のルール、テクノロジ）で作成されている。
【００１４】
図１（Ｃ）は、図１（Ａ）に示した共通マスク１１と図１（Ｂ）に示したカスタマイズマスク１３を重ね合わせた状態を模式的に示している。図１（Ａ）に示した共通マスク１１及び図１（Ｂ）に示したカスタマイズマスク１３を用いて露光処理等を行うことにより、図１（Ｄ）に示すように、ある１つの配線層において半導体集積回路の品種に応じた配線パターン１５が第１の設計ルールを満足するように形成される。
【００１５】
図２（Ａ）〜図２（Ｄ）は、主配線パターンが横方向に伸びるように形成された場合を示している。図２（Ａ）に示すマスク（フォトマスク）２１は、半導体集積回路の品種にかかわらず共通して使用される共通マスクであり、マスクパターンとして横方向に伸びるように作成された主配線パターン２２を有する。主配線パターン２２は、第１の設計ルールで作成されている。
【００１６】
図２（Ｂ）に示すマスク（フォトマスク）２３は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクであり、共通マスク２１により形成される配線パターンの構成を変更するためのマスクパターン２４を有する。図２（Ｂ）に示す例においては、共通マスク２１により形成される配線パターンを削除する部分以外にマスクが形成されている。マスクパターン２４は、共通マスク２１により形成される配線パターンを削除するため、第１の設計ルールと同等の高い精度は要求されず、緩和された第２の設計ルールで作成されている。
【００１７】
図２（Ｃ）は、図２（Ａ）に示した共通マスク２１と図２（Ｂ）に示したカスタマイズマスク２３を重ね合わせた状態を模式的に示している。図２（Ａ）に示した共通マスク２１及び図２（Ｂ）に示したカスタマイズマスク２３を用いて露光処理等を行うことにより、図２（Ｄ）に示すように半導体集積回路の品種に応じた配線パターン２５が第１の設計ルールを満足するように形成される。
【００１８】
図３は、上述のようにして図１（Ｄ）及び図２（Ｄ）に示すように形成された配線パターンを重ね合わせた状態、いわゆる直交配線が実現される様子を示している。
【００１９】
ここで、共通マスク１１、２１により形成される主配線パターンをカスタマイズマスク１３、２３により削除するには、露光処理として、ポジ型フォトレジストを用いた場合には、共通マスク、カスタマイズマスクをそれぞれ用いた２回の露光を行い、ネガ型フォトレジストを用いた場合には、マスクパターンをそれぞれ反転した共通マスクとカスタマイズマスクを重ね合わせて露光すれば良い。
【００２０】
以下に、ポジ型フォトレジストを用いての露光処理等により、共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する場合について説明する。
図４（Ａ）〜図４（Ｄ）は、共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の処理方法を工程順に示す概略断面図である。図４（Ａ）〜図４（Ｄ）には、２回のエッチング処理を行うことにより配線パターンを形成する場合を示している。
【００２１】
まず、図４（Ａ）に示すように、下層配線層又はバルク層（詳細には、それらの上層の層間絶縁膜）上に配線材料膜（例えば、金属膜であるアルミニウム膜）３１を形成（成膜）する。さらに、配線材料膜３１上にポジ型フォトレジストを用いたレジスト膜３２を形成し、共通マスク３３を介して露光し現像する。これにより、形成されたレジストパターンをマスクとして、主配線パターンに対応する部位を除く配線材料膜３１をエッチングにより除去した後、レジスト膜を除去することにより、図４（Ｂ）に示すように配線パターン３４Ａ、３４Ｂ、３４Ｃが形成される。
【００２２】
続いて、図４（Ｃ）に示すように、配線パターン３４Ａ、３４Ｂ、３４Ｃを覆うように配線パターン３４Ａ、３４Ｂ、３４Ｃ上にポジ型フォトレジストを用いたレジスト膜３５を形成し、配線パターンを削除する部分がマスクされていないカスタマイズマスク３６を介して露光し現像する。これにより、配線パターン３４Ａ、３４Ｃ上にはマスクとしてのレジストパターンが形成されるが、配線パターン３４Ｂ上にはマスクとしてのレジストパターンが形成されない。そして、形成されたレジストパターンをマスクとしてエッチングを行い、レジスト膜３５を除去することにより、図４（Ｄ）に示すように配線パターン３４Ａ、３４Ｃが形成される。
【００２３】
図５（Ａ）〜図５（Ｅ）は、共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の他の処理方法を工程順に示す概略断面図である。図５（Ａ）〜図５（Ｅ）には、多重露光により配線パターンを形成する場合を示している。
【００２４】
まず、図５（Ａ）に示すように、下層配線層又はバルク層（詳細には、それらの上層の層間絶縁膜）上に配線材料膜（例えば、金属膜であるアルミニウム膜）４１を形成（成膜）する。さらに、配線材料膜４１上にポジ型フォトレジストを用いたレジスト膜４２を形成し、共通マスク４３を介して露光する。これにより、図５（Ｂ）に示すように、領域４４Ａ、４４Ｂ、４４Ｃ、４４Ｄにおけるレジスト膜４２には光が照射され、領域４５Ａ、４５Ｂ、４５Ｃにおけるレジスト膜４２には光は照射されない。
【００２５】
続いて、配線パターンを削除する部分がマスクされていないカスタマイズマスク４６を介して露光する。これにより、共通マスク４３を用いた露光処理では光が照射されていない領域４５Ｂについても光が照射される。したがって、図５（Ｄ）に示すように、領域４４Ａ、４４Ｄ、４７におけるレジスト膜４２には光が照射され、領域４５Ａ、４５Ｃにおけるレジスト膜４２には光は照射されていない状態となる。
【００２６】
その後、現像を行い、形成されたレジストパターンをマスクとして、配線パターンに対応する部位を除く配線材料膜４１をエッチングにより除去した後、レジスト膜を除去することにより、図５（Ｅ）に示すように配線パターン４８Ａ、４８Ｂが形成される。
【００２７】
次に、本発明の一実施形態における半導体集積回路の配線パターンの形成方法の他の例を、図６及び図７を参照して説明する。図６及び図７は、共通マスクにより形成される主配線パターンに対して、カスタマイズマスクにより配線パターンを追加して品種に応じた配線パターンを形成する場合について示している。
【００２８】
図６（Ａ）に示すマスク（フォトマスク）６１は、半導体集積回路の品種にかかわらず共通して使用される共通マスクである。共通マスク６１は、マスクパターンとして複数の配線パターン片が一定の間隔で配置された主配線パターン６２を有する。主配線パターン６２は、微細化された第１の設計ルールに従って作成されている。第１の設計ルールとしては、共通マスク６１作成時において最も微細化されたテクノロジ（テクノロジ精度で最新のもの）を適用することが望ましい。
【００２９】
図６（Ｂ）に示すマスク（フォトマスク）６３は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクである。カスタマイズマスク６３は、共通マスク６１により形成される配線パターンの構成を変更するためのマスクパターン６４を有する。図６（Ｂ）に示す例においては、共通マスク６１により形成される配線パターンをつなぐ部分にマスクが形成されている。マスクパターン６４は、共通マスク６１により形成される配線パターンを接続して所望の配線パターンとするためのものであり、第１の設計ルールと同等の高い精度は要求されないため、第１の設計ルールより緩和された第２の設計ルールで作成されている。
【００３０】
図６（Ａ）に示した共通マスク６１及び図６（Ｂ）に示したカスタマイズマスク６３を用いて露光処理等を行うことにより、図６（Ｃ）に示すように、主配線パターン６２を構成する配線パターン片が適宜接続され、ある１つの配線層において半導体集積回路の品種に応じた配線パターン６５が第１の設計ルールを満足するように形成される。
【００３１】
図７（Ａ）〜図７（Ｃ）は、主配線パターンを構成する配線パターン片を千鳥格子状に配置した場合を示している。図７（Ａ）に示すマスク（フォトマスク）７１は、半導体集積回路の品種にかかわらず共通して使用される共通マスクであり、マスクパターンとして複数の配線パターン片が一定の間隔かつ千鳥格子状に配置された主配線パターン７２を有する。主配線パターン７２は、第１の設計ルールに従って作成されている。
【００３２】
図７（Ｂ）に示すマスク（フォトマスク）７３は、半導体集積回路の品種に応じて品種毎に作成され使用されるカスタマイズマスクであり、共通マスク７１により形成される配線パターンの構成を変更するためのマスクパターン７４を有する。図７（Ｂ）に示す例においては、共通マスク７１により形成される配線パターンをつなぐ部分にマスクが形成されている。マスクパターン７４は、第１の設計ルールと同等の高い精度は要求されないため、第１の設計ルールより緩和された第２の設計ルールで作成されている。
【００３３】
図７（Ａ）に示した共通マスク７１及び図７（Ｂ）に示したカスタマイズマスク７３を用いて露光処理等を行うことにより、図７（Ｃ）に示すように、主配線パターン７２を構成する配線パターン片が適宜接続され、ある１つの配線層において半導体集積回路の品種に応じた配線パターン７５が第１の設計ルールを満足するように形成される。
【００３４】
ここで、共通マスク６１、７１により形成される主配線パターンに、それを接続する（つなぐ）ためのパターンをカスタマイズマスク６３、７３により追加するには、露光処理として、ポジ型フォトレジストを用いた場合には、共通マスクとカスタマイズマスクを重ね合わせて露光を行い、ネガ型フォトレジストを用いた場合には、マスクパターンをそれぞれ反転した共通マスク、カスタマイズマスクをそれぞれ用いて２回の露光を行えば良い。
【００３５】
なお、図６及び図７に示したように、共通マスクにより形成される主配線パターンに、カスタマイズマスクにより配線パターンを追加して品種に応じた配線パターンを形成する場合には、使用されない主配線パターンについては残しても良く、ダミーパターンとして層間絶縁膜の平坦性を向上させることができる。
【００３６】
以上のように、本実施形態によれば、半導体集積回路の品種にかかわらず、共通して使用するための主配線パターンを有する共通マスクを微細化された第１の設計ルールで作成し、配線パターンの構成を品種に応じて変更するためのパターンを有するカスタマイズマスクを第１の設計ルールより緩和された第２の設計ルールで作成する。これにより、共通マスクは、最初に１度作成すれば半導体集積回路の各品種で共通に使用できる。したがって、品種毎に第１の設計ルールでマスクを作成する必要はなく、精度が低い第２の設計ルールでカスタマイズマスクを作成するだけで良いので、配線形成に係るマスクコストを大幅に低減することができる。
【００３７】
なお、上述した説明では、共通マスクにより形成される主配線パターンに対して、カスタマイズマスクにより配線パターンを削除する場合と追加する場合とをそれぞれ分けて説明したが、共通マスクにより形成される主配線パターンに対する配線パターンの削除及び追加の両方を行うようにしても良い。
【００３８】
次に、本発明の一実施形態における半導体集積回路の配線パターンの形成方法のその他の例を、図８を参照して説明する。上述した説明では、共通マスクは、微細化された第１の設計ルールに従って作成するようにしているが、以下に説明する例では、共通マスクを第１の設計ルールのｎ倍のルール間隔で作成したｎ枚のマスクにより構成し、これらを重ね合わせるように用いることで、第１の設計ルールに従った主配線パターンを構成する。なお、以下では一例として、共通マスクを第１の設計ルールの２倍のルール間隔で作成した２枚のマスクにより構成する場合について説明する。
【００３９】
図８（Ａ）に示すマスク（フォトマスク）８１は、第１のマスクであり、マスクパターンとして第１の主配線パターン８２を有する。第１の主配線パターン８２は、微細化された第１の設計ルールに規定される間隔の２倍の間隔で作成されている。
図８（Ｂ）に示すマスク（フォトマスク）８３は、第２のマスクであり、マスクパターンとして第２の主配線パターン８４を有する。主配線パターン８４は、第２の主配線パターン８２と同様に、第１の設計ルールに規定される間隔の２倍の間隔で作成されている。
【００４０】
ここで、主配線パターン８２、８４は、異なる位置に形成される配線パターンであり、図８（Ａ）に示した第１のマスク８１及び図８（Ｂ）に示した第２のマスク８３を用いて露光処理等を行うことにより、図８（Ｃ）に示すように、第１の設計ルールを満足し、かつ一定の間隔で交互に第１の主配線パターンと第２の主配線パターンとが形成される。なお、図８においては、主配線パターンが縦方向に伸びる場合を示しているが、主配線パターンが横方向に伸びる場合であっても同様に構成することが可能である。
【００４１】
図８に示すようにして、第１の設計ルールよりも緩和された設計ルールで作成したマスクを用いて、第１の設計ルールを満足する配線パターンを形成するようにした場合には、さらにマスクコストを低減することができる。
【００４２】
図９は、本実施形態における半導体集積回路の設計装置の構成例を示す図である。本実施形態における半導体集積回路の設計装置は、変更情報出力部９１及びマスクデータ生成部９２を有し、上述したカスタマイズマスクを作成するためのカスタマイズマスクデータを生成し出力する。
【００４３】
変更情報出力部９１は、設計対象の半導体集積回路の設計データＤ１、及び上述したように第１の設計ルールで作成された主配線パターンを有する共通マスクの共通マスクデータＤ２が入力される。変更情報出力部９１は、設計データＤ１と共通マスクデータＤ２に基づいて、主配線パターンの構成を変更して半導体集積回路の配線層毎に品種に応じた配線パターン、すなわち設計データＤ１に応じた配線パターンにするための変更情報を取得しマスクデータ生成部９２に出力する。具体的には、変更情報出力部９１は、設計データＤ１と共通マスクデータＤ２とを比較し、品種に応じた配線パターンにするために主配線パターンに対して削除あるいは追加すべきパターンの情報を取得して変更情報として出力する。
【００４４】
マスクデータ生成部９２は、変更情報出力部９１からの変更情報に基づいて、変更情報に応じたパターンを第２の設計ルールで設計する。さらに、マスクデータ生成部９２は、設計したカスタマイズマスクを作成するためのカスタマイズマスクデータＤ３を出力する。
【００４５】
なお、上述した本実施形態における半導体集積回路の設計装置は、コンピュータのＣＰＵあるいはＭＰＵ、ＲＡＭ、ＲＯＭなどで構成できるものであり、ＲＡＭやＲＯＭに記憶されたプログラムが動作することによって実現でき、前記プログラムは本発明の実施形態に含まれる。また、コンピュータが前記機能を果たすように動作させるプログラムを、例えばＣＤ−ＲＯＭのような記録媒体に記録し、コンピュータに読み込ませることによって実現できるものであり、前記プログラムを記録した記録媒体は本発明の実施形態に含まれる。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。
【００４６】
また、コンピュータがプログラムを実行し処理を行うことにより、上述の実施形態の機能が実現されるプログラムプロダクトは、本発明の実施形態に含まれる。前記プログラムプロダクトとしては、上述の実施形態の機能を実現するプログラム自体、前記プログラムが読み込まれたコンピュータ、ネットワークを介して通信可能に接続されたコンピュータに前記プログラムを提供可能な送信装置、及び当該送信装置を備えるネットワークシステム等がある。
【００４７】
また、コンピュータが供給されたプログラムを実行することにより上述の実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラムの処理の全てあるいは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。
また、本発明をネットワーク環境で利用するべく、全部あるいは一部のプログラムが他のコンピュータで実行されるようになっていても良い。
【００４８】
また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００４９】
（付記１）第１の設計ルールに従って作成された主配線パターンを有する共通マスクと、前記第１の設計ルールよりも緩和された第２の設計ルールに従って作成されたパターンを有するカスタマイズマスクとを用いた露光処理により、１つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
（付記２）前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンを削除することを特徴とする付記１記載の半導体集積回路の製造方法。
（付記３）前記カスタマイズマスクにより、前記共通マスクにより形成される前記主配線パターンに配線パターンを追加することを特徴とする付記１又は２記載の半導体集積回路の製造方法。
（付記４）所定の設計ルールよりも緩和された設計ルールに従って作成された第１の主配線パターンを有する第１のマスクと、前記緩和された設計ルールに従って作成された第２の主配線パターンを有する第２のマスクとを用いた露光処理により、隣接する前記第１の主配線パターンと前記第２の主配線パターンとを一定の間隔で形成して１つの配線層の配線パターンを形成することを特徴とする半導体集積回路の製造方法。
（付記５）前記第１の主配線パターンと前記第２の主配線パターンとが一定の間隔で交互に形成されることを特徴とする付記４記載の半導体集積回路の製造方法。
（付記６）半導体集積回路の設計データと、第１の設計ルールに従って作成された主配線パターンを有する共通マスクの共通マスクデータとに基づいて、配線層単位で前記主配線パターンの構成を変更して前記設計データに応じた配線パターンとする変更情報を出力する変更情報出力手段と、
前記変更情報出力手段から出力された変更情報に応じて、前記第１の設計ルールよりも緩和された第２の設計ルールで設計してカスタマイズマスクデータを出力するマスクデータ生成手段とを備えることを特徴とする半導体集積回路の設計装置。
（付記７）前記変更情報出力手段は、前記半導体集積回路の設計データと前記共通マスクデータとを比較し、前記主配線パターンに対して削除及び／又は追加するパターン情報を前記変更情報として出力することを特徴とする付記６記載の半導体集積回路の設計装置。
（付記８）半導体集積回路の設計データと、第１の設計ルールに従って作成された主配線パターンを有する共通マスクの共通マスクデータとに基づいて、配線層単位で前記主配線パターンの構成を変更して前記設計データに応じた配線パターンとする変更情報を出力する工程と、
前記変更情報に応じて、前記第１の設計ルールよりも緩和された第２の設計ルールで設計してカスタマイズマスクデータを出力する工程とを有することを特徴とする半導体集積回路の設計方法。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態における配線パターンの形成方法の一例を示す図である。
【図２】本実施形態における配線パターンの形成方法の一例を示す図である。
【図３】本実施形態における配線パターンの形成方法の一例を示す図である。
【図４】共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の処理方法を工程順に示す概略断面図である。
【図５】共通マスクにより形成される主配線パターンをカスタマイズマスクにより削除する際の他の処理方法を工程順に示す概略断面図である。
【図６】本実施形態における配線パターンの形成方法の他の例を示す図である。
【図７】本実施形態における配線パターンの形成方法の他の例を示す図である。
【図８】本実施形態における配線パターンの形成方法のその他の例を示す図である。
【図９】本実施形態における半導体集積回路の設計装置の構成例を示す図である。
【符号の説明】
【００５１】
１１、２１、６１、７１  共通マスク
１２、２２、６２、７２  主配線パターン
１３、２３、６３、７３  カスタマイズマスク
１４、２４、６４、７４  マスクパターン
１５、２５、６５、７５  配線パターン
９１  変更情報出力部
９２  マスクデータ生成部
Ｄ１  設計データ
Ｄ２  共通マスクデータ
Ｄ３  カスタマイズマスクデータ
【図１】
2008235462.tif 000003
【図２】
2008235462.tif 000004
【図３】
2008235462.tif 000005
【図４】
2008235462.tif 000006
【図５】
2008235462.tif 000007
【図６】
2008235462.tif 000008
【図７】
2008235462.tif 000009
【図８】
2008235462.tif 000010
【図９】
2008235462.tif 000011