(57)【要約】【課題】ＦＷＤを内蔵したＩＧＢＴとして構成される半導体装置において、熱的破壊がもっとも起きやすい場所の温度を検出する。【解決手段】Ｎ型層２２の一面側にＩＧＢＴ素子が形成されたＩＧＢＴ領域２０、ＦＷＤ素子が形成されたＦＷＤ領域３０が設けられたものにおいて、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を少なくとも含むようにＮ型層２２の表面に層間絶縁膜４０を介して感温素子１０を設ける。これにより、ＦＷＤ素子の動作時とＩＧＢＴ素子の動作時とを１つの感温素子１０で検出する。【選択図】図１
2008235405.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板（２２）にＦＷＤ素子を内蔵したＩＧＢＴ素子が形成され、前記ＩＧＢＴ素子、前記ＦＷＤ素子が作動することにより発生する熱の温度に応じた電圧を出力する感温素子（１０）が前記半導体基板上に設けられたことを特徴とする半導体装置。
【請求項２】
前記半導体基板のうち、前記ＩＧＢＴ素子が機能する領域をＩＧＢＴ領域（２０）、前記ＦＷＤ素子が機能する領域をＦＷＤ領域（３０）としたとき、
前記感温素子は、前記ＩＧＢＴ領域および前記ＦＷＤ領域それぞれから発生する熱によって前記半導体基板の表面温度がもっとも高くなる前記半導体基板上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記感温素子は、前記ＩＧＢＴ領域および前記ＦＷＤ領域それぞれから発生する熱によって前記半導体基板の表面温度がもっとも高くなる場所に隣接して表面金属電極（１１、１２）によって接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体基板のうち、前記ＩＧＢＴ素子が機能する領域をＩＧＢＴ領域（２０）、前記ＦＷＤ素子が機能する領域をＦＷＤ領域（３０）としたとき、
前記感温素子は、前記半導体基板のうち、前記ＩＧＢＴ領域および前記ＦＷＤ領域それぞれから発生する熱にもっとも弱い場所の表面上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記感温素子は、前記半導体基板のうち、前記ＩＧＢＴ領域および前記ＦＷＤ領域それぞれから発生する熱にもっとも弱い場所に隣接して表面金属電極（１１、１２）によって接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記感温素子は、前記半導体基板のうち、前記ＩＧＢＴ領域が形成された場所の表面上に配置されていることを特徴とする請求項１ないし４に記載の半導体装置。
【請求項７】
前記感温素子は、前記半導体基板のうち、前記ＦＷＤ領域が形成された場所の表面上に配置されていることを特徴とする請求項１ないし４に記載の半導体装置。
【請求項８】
前記感温素子は、前記半導体基板のうち前記ＩＧＢＴ領域または前記ＦＷＤ領域の表層部に設けられた第２導電型領域（６０）上に配置されていることを特徴とする請求項６または７に記載の半導体装置。
【請求項９】
前記感温素子は、前記半導体基板のうち、前記ＩＧＢＴ領域と前記ＦＷＤ領域との境界部（５０）を少なくとも１つ含む表面上に配置されていることを特徴とする請求項１ないし４に記載の半導体装置。
【請求項１０】
前記感温素子は、前記ＩＧＢＴ領域のうち前記境界部に達する端、前記ＦＷＤ領域のうち前記境界部に達する端のいずれかに設けられた第２導電型領域（６０）上に配置されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記半導体基板に前記ＩＧＢＴ素子、前記ＦＷＤ素子に接続される配線が形成された配線領域（８０）が設けられており、前記ＩＧＢＴ領域、前記ＦＷＤ領域、前記配線領域が接する３重点の前記半導体基板上に前記感温素子が配置されていることを特徴とする請求項１ないし４に記載の半導体装置。
【請求項１２】
前記半導体基板の裏面のうち、前記ＩＧＢＴ領域に第２導電型の層（２１）が形成され、前記ＦＷＤ領域に第１導電型の層（３１）が形成されており、前記半導体基板において前記第２導電型の層が形成された領域が前記ＩＧＢＴ領域として機能し、前記第１導電型の層が形成された領域が前記ＦＷＤ領域として機能するようになっていることを特徴とする請求項１ないし１１のいずれか１つに記載の半導体装置。
【請求項１３】
前記半導体基板に前記ＩＧＢＴ領域および前記ＦＷＤ領域が一定周期で交互にレイアウトされた場合であって、その一部が前記一定周期よりも短い周期になっている場合、当該短い周期になっている前記ＩＧＢＴ領域と前記ＦＷＤ領域との境界部が少なくとも１つ含まれる前記半導体基板上に前記感温素子が配置されていることを特徴とする請求項１ないし１２のいずれか１つに記載の半導体装置。
【請求項１４】
前記感温素子は、層間絶縁膜（４０）を介して前記半導体基板上に配置されると共に、この層間絶縁膜で覆われており、
前記層間絶縁膜上には、前記感温素子を覆う前記層間絶縁膜が含まれるように金属層（８５）が設けられていることを特徴とする請求項１ないし１３のいずれか１つに記載の半導体装置。
【請求項１５】
前記金属層は、アルミニウムを含む金属で構成されていることを特徴とする請求項１４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリーホイールダイオード（以下、ＦＷＤと記す）を内蔵した絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと記す）として構成される半導体装置に関する。
【背景技術】
【０００２】
従来より、ＦＷＤを内蔵したＩＧＢＴが、例えば特許文献１、２で提案されている。具体的に、特許文献１では、ＦＷＤとＩＧＢＴとを１チップ化して逆導通ＩＧＢＴとすることでチップ間間隙を不要とし、ＩＧＢＴのエミッタ電極とＦＷＤの主電極とを一体に形成したものが提案されている。また、特許文献２では、ＩＧＢＴとしての電気的特性およびダイオードとしての電気的特性の両方を、共に相対的に低い実用的レベル値に維持することができるものが提案されている。
【特許文献１】特開平５−１５２５７４号公報
【特許文献２】特開２００５−５７２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のＦＷＤ内蔵ＩＧＢＴを駆動する場合、すなわちＦＷＤ、ＩＧＢＴをペアで使用する場合、ＦＷＤ動作時とＩＧＢＴ動作時の双方において熱破壊を防ぐために、ＦＷＤ内蔵ＩＧＢＴが形成されたチップの温度を検出してＦＷＤ内蔵ＩＧＢＴを駆動する必要があった。
【０００４】
しかしながらＦＷＤ内蔵ＩＧＢＴにおいてはＦＷＤ領域とＩＧＢＴ領域が存在するため適切な位置に感温素子を配置しなければ上記効果を得ることができない。
【０００５】
従来の技術の組み合わせでは、感温素子をＩＧＢＴに配置し、ＦＷＤが熱的に余裕を持てるように電流密度を下げて設計するか、またはＦＷＤが過熱をしないよう制御回路で工夫する必要があり、いずれもコストアップを引き起こしていた。
【０００６】
本発明は、上記点に鑑み、ＦＷＤを内蔵したＩＧＢＴとして構成される半導体装置において、熱的破壊がもっとも起きやすい場所の温度を検出することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明では、第１導電型の半導体基板（２２）にＦＷＤ素子を内蔵したＩＧＢＴ素子が形成され、ＩＧＢＴ素子、ＦＷＤ素子が作動することにより発生する熱の温度に応じた電圧を出力する感温素子（１０）が半導体基板上に設けられていることを特徴とする。
【０００８】
これにより、ＩＧＢＴ素子やＦＷＤ素子が熱によって破壊される場所の温度を計測することができる。この計測によって、ＩＧＢＴ素子やＦＷＤ素子が熱破壊されないようにＩＧＢＴ素子やＦＷＤ素子の駆動制御を行うようにすることができる。
【０００９】
この場合、第１導電型の半導体基板（２２）のうち、ＩＧＢＴ素子が機能する領域をＩＧＢＴ領域（２０）、ＦＷＤ素子が機能する領域をＦＷＤ領域（３０）としたとき、ＩＧＢＴ領域およびＦＷＤ領域それぞれから発生する熱によって半導体基板の表面温度がもっとも高くなる半導体基板上に感温素子（１０）を配置することができる。これにより、ＩＧＢＴ素子やＦＷＤ素子が熱によってもっとも破壊されやすい場所の温度を計測することができる。
【００１０】
また、感温素子は、ＩＧＢＴ領域およびＦＷＤ領域それぞれから発生する熱によって半導体基板の表面温度がもっとも高くなる場所に隣接して表面金属電極（１１、１２）によって接続された状態とすることができる。このような感温素子の配置も可能である。
【００１１】
そして、上記感温素子を、半導体基板のうちＩＧＢＴ領域およびＦＷＤ領域それぞれから発生する熱にもっとも弱い場所の表面上に配置することができる。これにより、半導体基板表面上のうちもっとも高温となる場所の温度を測定することができ、ＩＧＢＴ素子、ＦＷＤ素子が熱破壊されないように駆動制御を行うようにすることができる。
【００１２】
また、感温素子は、半導体基板のうち、ＩＧＢＴ領域およびＦＷＤ領域それぞれから発生する熱にもっとも弱い場所に隣接して表面金属電極（１１、１２）によって接続された状態とすることもできる。
【００１３】
この場合、半導体基板のうち、ＩＧＢＴ領域が形成された場所の表面上に感温素子を配置させることもできる。また、半導体基板のうち、ＦＷＤ領域が形成された場所の表面上に感温素子を配置させることもできる。すなわち、半導体基板のうちＩＧＢＴ領域やＦＷＤ領域がもっとも温度が高くなる場合があり、その温度を検出できるようにすることができる。
【００１４】
そして、半導体基板のうちＩＧＢＴ領域またはＦＷＤ領域の表層部に設けられた第２導電型領域（６０）上に感温素子を配置させることもできる。このような第２導電型領域は例えばＩＧＢＴ素子やＦＷＤ素子を分離するように設けられ、各素子の端部に位置することで発熱しやすい場所であり、このような第２導電型領域上に感温素子を配置することで、半導体基板のうちもっとも高くなる温度を測定することができる。
【００１５】
また、半導体基板のうち、ＩＧＢＴ領域とＦＷＤ領域との境界部（５０）を少なくとも１つ含む表面上に感温素子を配置させることもできる。このように、ＩＧＢＴ領域とＦＷＤ領域との境界部が半導体基板のうちもっとも高温になる場所の一つであり、この場所に感温素子を配置させることでＩＧＢＴ素子やＦＷＤ素子の発熱をコントロールするようにすることができる。
【００１６】
さらに、ＩＧＢＴ領域のうち境界部に達する端、ＦＷＤ領域のうち境界部に達する端のいずれかに設けられた第２導電型領域（６０）上に感温素子を配置することもできる。
【００１７】
半導体基板にＩＧＢＴ素子、ＦＷＤ素子に接続される配線が形成された配線領域（８０）が設けられている場合、ＩＧＢＴ領域、ＦＷＤ領域、配線領域が接する３重点の半導体基板上に感温素子を配置させることが好ましい。半導体基板のうちこのような３重点が干渉の影響によりもっとも熱的に弱くなるため、この位置に感温素子を配置することで最適に素子温度を制御することができる。
【００１８】
上記のような半導体基板の裏面において、ＩＧＢＴ領域に第２導電型の層（２１）が形成され、ＦＷＤ領域に第１導電型の層（３１）が形成されており、半導体基板において第２導電型の層が形成された領域をＩＧＢＴ領域として機能させ、第１導電型の層が形成された領域をＦＷＤ領域として機能させることができる。
【００１９】
また、半導体基板にＩＧＢＴ領域およびＦＷＤ領域が一定周期で交互にレイアウトされ、その一部が一定周期よりも短い周期になっている場合、短い周期になっているＩＧＢＴ領域とＦＷＤ領域との境界部を少なくとも１つ含むように半導体基板上に感温素子を配置させることが好ましい。
【００２０】
これにより、ＩＧＢＴ領域とＦＷＤ領域との配置周期が短くなっている場所では発熱しやすいため、このような場所に感温素子を配置させてＩＧＢＴ素子やＦＷＤ素子の駆動制御を良好に行うようにすることができる。
【００２１】
上記のように感温素子を設けるに際し、層間絶縁膜（４０）を介して感温素子を半導体基板上に配置させて層間絶縁膜で覆い、さらに感温素子を覆う層間絶縁膜が含まれるように層間絶縁膜上に金属層（８５）を設けることもできる。
【００２２】
これにより、金属層を介して感温素子周辺の温度を感温素子にまで伝達させることができ、感温素子にて温度を検出しやすくすることができる。このような場合、金属層はアルミニウムを含む金属で構成されていることが好ましい。
【００２３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２５】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、フリーホイールダイオード（フライホイールダイオード）、ダイオードを内蔵した電力用素子、ダイオード内蔵型ＩＧＢＴに適用することができるものである。なお、本実施形態と本発明との対応関係については、Ｎ型が第１導電型に相当し、Ｐ型が第２導電型に相当する。
【００２６】
図１は、本発明の第１実施形態に係る半導体装置を示した図である。図１（ａ）は半導体装置の平面図、図１（ｂ）は（ａ）の一部拡大図である。図１（ｃ）は（ｂ）のＡ−Ａ断面図である。
【００２７】
図１（ａ）に示されるように、半導体チップ１である半導体装置には感温素子１０が備えられている。図１に示される半導体装置は、ＦＷＤを内蔵したＩＧＢＴが形成されたものである。感温素子１０は、ＩＧＢＴ素子、ＦＷＤ素子が作動することにより半導体装置に発生する熱の温度に応じた電圧を出力するもの、すなわち順方向電圧ＶＦの値が変化するものであり、半導体装置が駆動されることにより発生する熱に応じた順方向電圧ＶＦを出力するものである。
【００２８】
このような感温素子１０は例えばダイオードで構成されたものであり、当該ダイオードとして例えばポリシリコンダイオードが採用される。また、感温素子１０には配線１１が接続され、当該配線１１にパッド１２が接続されている。当該パッド１２が他の回路チップ等にワイヤボンディングされ、温度に応じた電圧が回路チップ等に出力されるようになっている。
【００２９】
図１（ｂ）に示されるように、半導体装置にはＩＧＢＴ領域２０とＦＷＤ領域３０とが形成されている。ここで、ＩＧＢＴ領域２０とは、半導体装置のうち当該ＩＧＢＴ領域２０がＩＧＢＴ素子として機能する領域であることを意味し、ＦＷＤ領域３０とは、半導体装置のうち当該ＦＷＤ領域３０がＦＷＤ素子として機能する領域であることを意味している。なお、図１（ｂ）では、各領域２０、３０を区別しやすいように、ＩＧＢＴ領域２０を斜線で示してある。以下に示される図も同様である。
【００３０】
また、図１（ｃ）に示されるように、半導体装置において、ＩＧＢＴ領域２０では、Ｐ＋型層２１上にドリフト層としてのＮ型層２２が設けられており、当該Ｎ型層２２の表層部にＰ型ベース領域２３が形成され、Ｐ型ベース領域２３の表層部にＮ＋型ソース領域２４が形成されている。これらＮ＋型ソース領域２４およびＰ型ベース領域２３を貫通してＮ型層２２に達するようにトレンチ２５が形成されており、このトレンチ２５の内壁にゲート絶縁膜２６が形成されている。トレンチ２５内におけるゲート絶縁膜２６の表面にはポリシリコンで構成されたゲート電極２７が形成され、このゲート電極２７上に層間絶縁膜４０が形成されている。なお、Ｎ型層２２は、本発明の半導体基板に相当する。
【００３１】
ＦＷＤ領域３０では、Ｎ＋型層３１上にＮ型層２２が設けられており、当該Ｎ型層２２の表層部に第１のＰ型領域３２が離間して複数形成され、第１のＰ型領域３２よりも浅い第２のＰ型領域３３が離間した第１のＰ型領域３２の間に形成されている。これにより、Ｎ型層２２と第１、第２のＰ型領域３２、３３とでダイオードが構成される。
【００３２】
そして、各素子上に層間絶縁膜４０が設けられており、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を少なくとも含むように感温素子１０が設けられている。この感温素子１０は、層間絶縁膜４０によって覆われた状態になっている。
【００３３】
このように、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０に感温素子１０を配置する理由は以下のとおりである。すなわち、半導体装置にＩＧＢＴ領域２０とＦＷＤ領域３０とをそれぞれ形成した場合、各素子が隣り合う場所、より詳しくはＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０がもっとも素子表面温度が高くなる場所の一つであることが発明者らの研究により明らかとなった。したがって、図１（ｂ）に示されるように、半導体装置がもっとも熱的ダメージを受けやすいと推定される境界部５０に感温素子１０を配置することが好ましい。
【００３４】
以上説明したように、本実施形態では、Ｎ型層２２の一面側にＩＧＢＴ領域２０およびＦＷＤ領域３０が形成されたものにおいて、当該ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を少なくとも含むように感温素子１０を設けることが特徴となっている。すなわち、ＦＷＤ素子をＩＧＢＴ素子に内蔵したものに感温素子１０を組み込むことで、ＦＷＤ素子の動作時とＩＧＢＴ素子の動作時とを１つの感温素子１０で検出することができる。
【００３５】
この場合、半導体装置においてもっとも表面温度が高くなる境界部５０の温度を検出することができる。これにより、各素子がもっとも破壊されやすい場所の温度を計測することができ、ＦＷＤ内蔵ＩＧＢＴを熱破壊から回避する駆動を行うようにすることができる。
【００３６】
また、各素子が熱破壊される温度を検出できる境界部５０に感温素子１０を１つ形成するだけで良いので、感温素子１０を形成するコストを削減することができる。
【００３７】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、感温素子１０が境界部５０を含まないようにＩＧＢＴ領域２０内に配置されていることが特徴となっている。
【００３８】
図２は、本発明の第２実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。ＩＧＢＴ領域２０においてＩＧＢＴ素子の終端部では、大電流が流れると共に熱が発生し、ラッチアップ等が起きる場所である。このため、ＩＧＢＴ領域２０のうち境界部５０付近は、半導体装置においてもっとも温度が高くなる場所の一つである。したがって、図２に示されるように、感温素子１０のすべてがＩＧＢＴ領域２０内に収まるように、感温素子１０を境界部５０よりもＩＧＢＴ領域２０側に配置することもできる。
【００３９】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。本実施形態では、感温素子１０が境界部５０を含まないようにＦＷＤ領域３０内に配置されていることが特徴となっている。
【００４０】
図３は、本発明の第３実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。ＦＷＤ領域３０においてＦＷＤ素子の終端部では、ＩＧＢＴ素子の駆動によって熱が発生する場所でもある。このため、ＦＷＤ領域３０のうち境界部５０付近は、半導体装置においてもっとも温度が高くなる場所の一つである。したがって、図３に示されるように、感温素子１０のすべてがＦＷＤ領域３０内に収まるように、感温素子１０を境界部５０よりもＦＷＤ領域３０側に配置することもできる。
【００４１】
（第４実施形態）
本実施形態では、第２実施形態と異なる部分についてのみ説明する。図４は、本発明の第４実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の表層部において、境界部５０からＩＧＢＴ領域２０側、すなわちＩＧＢＴ領域２０のうち境界部５０に達する端にＰ型ウェル領域６０が設けられている。このＰ型ウェル領域６０は、例えばＩＧＢＴ素子のゲート電極２７の引き回し配線や耐圧構造の一部をなすものである。
【００４２】
そして、感温素子１０は、層間絶縁膜４０を介して上記Ｐ型ウェル領域６０に対向するように配置されている。これは第１実施形態でも述べたように、各素子が隣り合う場所で半導体装置の表面温度がもっとも高くなるため、各素子を隔てたＰ型ウェル領域６０上に感温素子１０を配置することで、半導体装置のうちもっとも高くなる温度を検出することができる。このように、ＩＧＢＴ領域２０内に設けられたＰ型ウェル領域６０上に感温素子１０を配置することもできる。
【００４３】
（第５実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。図５は、本発明の第５実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の表層部において、境界部５０からＦＷＤ領域３０側、すなわちＦＷＤ領域３０のうち境界部５０に達する端にＰ型ウェル領域６０が設けられている。
【００４４】
そして、第４実施形態と同様に、感温素子１０は、層間絶縁膜４０を介して上記Ｐ型ウェル領域６０に対向するように配置されている。このように、ＦＷＤ領域３０内にＰ型ウェル領域６０が形成されている場合においても、Ｐ型ウェル領域６０上に感温素子１０を配置することができる。
【００４５】
（第６実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記各実施形態では、隣り合う各素子の境界部５０近傍での表面温度がもっとも高くなる場合について説明したが、ＩＧＢＴ領域２０の素子表面も、もっとも温度が高くなる場所の一つである。本実施形態では、ＩＧＢＴ領域２０の素子表面に感温素子１０を設置することが特徴となっている。
【００４６】
図６は、本発明の第６実施形態に係る半導体装置のＩＧＢＴ領域２０を示した図である。図６（ａ）は、ＩＧＢＴ領域２０の平面図、図６（ｂ）は（ａ）のＢ−Ｂ断面図である。
【００４７】
図６（ａ）に示されるように、感温素子１０は半導体装置のＩＧＢＴ領域２０に配置され、当該感温素子１０から配線１１が引き伸ばされている。また、図６（ｂ）に示されるように、感温素子１０はＩＧＢＴ素子上に層間絶縁膜４０を介して配置されている。このように、感温素子１０をＩＧＢＴ領域２０の素子表面に配置することもできる。
【００４８】
（第７実施形態）
本実施形態では、第６実施形態と異なる部分についてのみ説明する。上記第６実施形態では、ＩＧＢＴ素子上に層間絶縁膜４０を介して感温素子１０を設けていたが、例えばＰ型ウェル領域６０がゲート電極２７の引き回し配線として設けられている場合、当該Ｐ型ウェル領域６０がＩＧＢＴ素子を分離するためにＰ型ウェル領域６０がもっとも温度が高くなる場所の一つとなる場合がある。そこで、本実施形態では、Ｐ型ウェル領域６０上に層間絶縁膜４０を介して感温素子１０を設けることが特徴となっている。
【００４９】
図７は、本発明の第７実施形態に係る半導体装置のＩＧＢＴ領域２０の断面図であり、図６（ａ）のＢ−Ｂ断面に相当する断面図である。この図に示されるように、Ｎ型層２２の表層部にゲート電極２７の引き回し配線や耐圧構造としてのＰ型ウェル領域６０が形成されている。そして、感温素子１０は、層間絶縁膜４０を介して当該Ｐ型ウェル領域６０に対向する場所に設けられている。このように、ＩＧＢＴ領域２０においてゲート電極２７の引き回し配線としてのＰ型ウェル領域６０上に層間絶縁膜４０を介して感温素子１０を設けることもできる。
【００５０】
（第８実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記各実施形態では、各素子の境界部５０やＩＧＢＴ領域２０に感温素子１０を配置する場合について説明したが、ＦＷＤ領域３０の素子表面も、もっとも温度が高くなる場所の一つである。本実施形態では、ＦＷＤ領域３０の表面に感温素子１０を設置することが特徴となっている。
【００５１】
図８は、本発明の第８実施形態に係る半導体装置のＦＷＤ領域３０を示した図である。図８（ａ）は、ＦＷＤ領域３０の平面図、図８（ｂ）は（ａ）のＣ−Ｃ断面図である。図８（ａ）に示されるように、感温素子１０は半導体装置のＦＷＤ領域３０に配置され、感温素子１０から配線１１が引き伸ばされている。
【００５２】
また、図８（ａ）に示されるように、感温素子１０は半導体装置のＦＷＤ領域３０に配置されている。また、図８（ｂ）に示されるように、感温素子１０はＦＷＤ素子上に層間絶縁膜４０を介して配置されている。このように、感温素子１０をＦＷＤ領域３０の素子表面に配置することもできる。
【００５３】
（第９実施形態）
本実施形態では、第８実施形態と異なる部分についてのみ説明する。本実施形態では、ＦＷＤ領域３０において、第３実施形態と同様に、Ｐ型ウェル領域６０が形成されたものについては、層間絶縁膜４０を介してＰ型ウェル領域６０上に感温素子１０を設けることが特徴となっている。
【００５４】
図９は、本発明の第９実施形態に係る半導体装置のＦＷＤ領域３０の断面図であり、図８（ａ）のＣ−Ｃ断面に相当する断面図である。この図に示されるように、Ｎ型層２２の表層部にＰ型ウェル領域６０が形成されている。そして、感温素子１０は、層間絶縁膜４０を介して当該Ｐ型ウェル領域６０の反対側に設けられている。このように、ＦＷＤ領域３０におけるＰ型ウェル領域６０上に層間絶縁膜４０を介して感温素子１０を設けることもできる。
【００５５】
（第１０実施形態）
本実施形態では、第９実施形態と異なる部分についてのみ説明する。図１０は、本発明の第１０実施形態に係る半導体装置のＦＷＤ領域３０の断面図であり、図８（ａ）のＣ−Ｃ断面に相当する断面図である。この図に示されるように、Ｎ型層２２においてＰ型ウェル領域６０に対向するＮ＋型層３１にＰ＋型領域７０が設けられている。
【００５６】
当該Ｐ＋型領域７０は、感温素子１０に対向するようにも設けられており、Ｐ型ウェル領域６０、Ｎ型層２２、Ｐ＋型領域７０とすることでＰ型ウェル領域６０をダイオードとして機能させないようにしている。このように、Ｎ＋型層３１にＰ＋型領域７０を設けることもできる。
【００５７】
（第１１実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、Ｎ型層２２の一面側にＩＧＢＴ領域２０とＦＷＤ領域３０とが形成されたものについて示したが、本実施形態では、Ｎ型層２２の一面側にＩＧＢＴ素子のみが形成されたものについて感温素子１０を設けることが特徴となっている。
【００５８】
図１１は、本発明の第１１実施形態に係る半導体装置の断面図であり、例えば図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の一面側にトレンチゲート構造のみが形成され、ＦＷＤ素子パターンは形成されていない。
【００５９】
このような半導体装置では、Ｐ＋型層２１が形成された部分がＩＧＢＴ素子として機能すると共に、Ｐ＋型層２１はＩＧＢＴ素子のコレクタとして機能し、当該Ｐ＋型層２１に対応した部分がＩＧＢＴ領域２０に相当する。また、Ｎ＋型層３１が形成された部分がＦＷＤ素子として機能すると共に、Ｎ＋型層３１はＦＷＤ素子のカソードとして機能し、当該Ｎ＋型層３１に対応する部分がＦＷＤ領域３０に相当する。
【００６０】
そして、第１実施形態と同様に、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を少なくとも含むように感温素子１０が設けられている。このように、Ｎ型層２２の一面側にトレンチゲート構造のみが形成されたものに感温素子１０を設けるようにしても良い。
【００６１】
（第１２実施形態）
本実施形態では、第２実施形態と異なる部分についてのみ説明する。第２実施形態で示された半導体装置に対し、本実施形態では、Ｎ型層２２の一面側にＩＧＢＴ素子のみが形成されたものについて感温素子１０を設けることが特徴となっている。
【００６２】
図１２は、本発明の第１２実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の一面側にトレンチゲート構造のみが形成されている。このようなものにおいて、感温素子１０のすべてがＩＧＢＴ領域２０内に収まるように、感温素子１０を境界部５０よりもＩＧＢＴ領域２０側に配置しても良い。
【００６３】
（第１３実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。第３実施形態で示された半導体装置に対し、本実施形態では、Ｎ型層２２の一面側にＩＧＢＴ素子のみが形成されたものについて感温素子１０を設けることが特徴となっている。
【００６４】
図１３は、本発明の第１３実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の一面側にトレンチゲート構造のみが形成されており、感温素子１０のすべてがＦＷＤ領域３０内に収まるように、感温素子１０を境界部５０よりもＦＷＤ領域３０側に配置しても良い。
【００６５】
（第１４実施形態）
本実施形態では、第４実施形態と異なる部分についてのみ説明する。第４実施形態で示された半導体装置に対し、本実施形態では、Ｎ型層２２の一面側にＩＧＢＴ素子のみが形成されたものについて感温素子１０を設けることが特徴となっている。
【００６６】
図１４は、本発明の第１４実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の一面側にトレンチゲート構造のみが形成されており、ＩＧＢＴ領域２０内に設けられたＰ型ウェル領域６０上に層間絶縁膜４０を介して感温素子１０を配置しても良い。
【００６７】
（第１５実施形態）
本実施形態では、第５実施形態と異なる部分についてのみ説明する。第５実施形態で示された半導体装置に対し、本実施形態では、Ｎ型層２２の一面側にＩＧＢＴ素子のみが形成されたものについて感温素子１０を設けることが特徴となっている。
【００６８】
図１５は、本発明の第１５実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。この図に示されるように、Ｎ型層２２の一面側にトレンチゲート構造のみが形成されており、ＦＷＤ領域３０内に設けられたＰ型ウェル領域６０上に層間絶縁膜４０を介して感温素子１０を配置しても良い。
【００６９】
（第１６実施形態）
本実施形態では、第１１実施形態と異なる部分についてのみ説明する。本実施形態では、Ｎ型層２２の他面側にＮ＋型層３１とＰ＋型層２１とが繰り返し設けられたものに感温素子１０を設けたことが特徴となっている。
【００７０】
図１６は、本発明の第１６実施形態に係る半導体装置を示した図であり、（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＤ−Ｄ断面図である。図１６（ａ）に示されるように、ＩＧＢＴ領域２０とＦＷＤ領域３０とが繰り返し設けられた状態になっており、当該繰り返し方向に感温素子１０が設けられている。
【００７１】
また、図１６（ｂ）に示されるように、ＩＧＢＴ領域２０とＦＷＤ領域３０とが繰り返し設けられたことに伴ってＰ＋型層２１とＮ＋型層３１とが繰り返し設けられている。そして、第１１実施形態で述べたように、Ｐ＋型層２１が形成された部分がＩＧＢＴ素子として機能し、Ｎ＋型層３１が形成された部分がＦＷＤ素子として機能する。
【００７２】
このような半導体装置において、Ｐ＋型層２１とＮ＋型層３１との境界が各素子の境界部分に相当する。したがって、ＩＧＢＴ領域２０とＦＷＤ領域３０とが繰り返し設けられたものにおいて、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を少なくとも１つ含むように感温素子１０が設けられる。
【００７３】
このように、ＩＧＢＴ領域２０とＦＷＤ領域３０とが繰り返し設けられたものに感温素子１０を設け、半導体装置の温度を検出することができる。
【００７４】
（第１７実施形態）
本実施形態では、第１６実施形態と異なる部分についてのみ説明する。本実施形態では、半導体装置にＰ型ウェル領域６０が形成されている場合、当該Ｐ型ウェル領域６０上に層間絶縁膜４０を介して感温素子１０を設けることが特徴となっている。
【００７５】
図１７は、本発明の第１７実施形態に係る半導体装置の断面図であり、図１６（ａ）のＤ−Ｄ断面に相当する断面図である。この図に示されるように、Ｎ型層２２の表層部にＰ型ウェル領域６０が形成されており、層間絶縁膜４０を介して当該Ｐ型ウェル領域６０上に感温素子１０が設けられている。この場合、第１０実施形態と同様に、Ｎ型層２２においてＰ型ウェル領域６０に対向する部分にＰ＋型領域７０が設けられている。
【００７６】
このように、Ｎ型層２２にＰ型ウェル領域６０が設けられたものにおいては、当該Ｐ型ウェル領域６０上に感温素子１０を設けることが好ましい。
【００７７】
（第１８実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、ＩＧＢＴ領域２０にドット状にＦＷＤ領域３０が設けられていることが特徴となっている。
【００７８】
図１８は、本発明の第１８実施形態に係る半導体装置の平面図である。この図に示されるように、ＩＧＢＴ領域２０にＦＷＤ領域３０がドット状に配置されている。ＦＷＤ領域３０のドット形状として、例えば四角形状や丸形状が採用される。
【００７９】
このように半導体装置に各素子が設けられている場合、感温素子１０は上述と同様に、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を含むように配置される。これにより、各素子の境界の温度を検出することができる。
【００８０】
（第１９実施形態）
本実施形態では、第１８実施形態と異なる部分についてのみ説明する。上記第１８実施形態では、ＩＧＢＴ領域２０にＦＷＤ領域３０がドット状に設けられていたものに感温素子１０を配置することが特徴となっていたが、本実施形態では、ＦＷＤ領域３０にＩＧＢＴ領域２０がドット状に設けられたものに感温素子１０を配置することが特徴となっている。
【００８１】
図１９は、本発明の第１９実施形態に係る半導体装置の平面図である。この図に示されるように、ＦＷＤ領域３０にドット状のＩＧＢＴ領域２０が設けられている。そして、ＦＷＤ領域３０とＩＧＢＴ領域２０との境界部５０を含むように感温素子１０が配置されている。このような素子の配置においても感温素子１０を配置することができる。
【００８２】
（第２０実施形態）
本実施形態では、第１８、第１９実施形態と異なる部分についてのみ説明する。本実施形態では、ＩＧＢＴ領域２０およびＦＷＤ領域３０が千鳥状に設けられたものに感温素子１０を配置することが特徴となっている。
【００８３】
図２０は、本発明の第２０実施形態に係る半導体装置の平面図である。この図に示されるように、ＩＧＢＴ領域２０とＦＷＤ領域３０とが繰り返し設けられている。そして、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を含むように感温素子１０が配置されている。これのような素子の配置においても、感温素子１０にて各素子の境界の温度を検出することができる。
【００８４】
（第２１実施形態）
本実施形態では、第１８〜第２０実施形態と異なる部分についてのみ説明する。図２１は、本発明の第２１実施形態に係る半導体装置の平面図である。この図に示されるように、ＩＧＢＴ領域２０とＦＷＤ領域３０とが繰り返し設けられており、当該繰り返しの周期が短くなっている場所が存在する。本実施形態では、このような周期が短くなっているＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０は発熱しやすいため、このような場所に感温素子１０を設けている。これにより、周期が異なる各素子の領域の境界の温度を検出することができる。
【００８５】
（第２２実施形態）
本実施形態では、第１８〜第２１実施形態と異なる部分についてのみ説明する。図２２は、本発明の第２２実施形態に係る半導体装置の平面図である。この図に示されるように、第２０実施形態と同様にＩＧＢＴ領域２０とＦＷＤ領域３０とが千鳥状に配置されており、さらに千鳥の周期が小さい領域がある。
【００８６】
このような場合において、感温素子１０は、周期が小さくなった千鳥状のＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０上に配置される。このように、周期が異なる千鳥状のＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０上に感温素子１０を配置し、温度を検出するようにすることができる。
【００８７】
（第２３実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図２３は、本発明の第２３実施形態に係る半導体装置の平面図である。この図に示されるように、半導体装置にＩＧＢＴ領域２０およびＦＷＤ領域３０が形成されたものにおいて、ＩＧＢＴ領域２０とＦＷＤ領域３０とにわたってゲート電極２７に接続されたゲート配線７５が設けられている。
【００８８】
そして、ゲート配線７５が分岐しており、当該分岐部分に感温素子１０がＩＧＢＴ領域２０とＦＷＤ領域３０との境界を含むように配置されている。このように、半導体装置にゲート配線７５が形成された場合においても、ゲート配線７５に沿って各素子領域の境界上に感温素子１０およびその配線１１を配置することができる。
【００８９】
（第２４実施形態）
本実施形態では、第２３実施形態と異なる部分についてのみ説明する。図２４は、本発明の第２４実施形態に係る半導体装置の平面図である。この図に示されるように、半導体装置において、ＩＧＢＴ領域２０とＦＷＤ領域３０とで構成される素子領域と配線領域８０との境界部分にゲート配線７５が配置されている。さらに、ゲート配線７５に沿って、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界を含むように感温素子１０が配置されている。このように、半導体装置に配線領域８０が設けられたものにおいても、感温素子１０を各素子の境界部分に配置することができる。
【００９０】
（第２５実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、各素子領域上にメタル電極が形成されたものにおいても、感温素子１０にて温度を検出することが特徴となっている。
【００９１】
図２５は、本発明の第２５実施形態に係る半導体装置を示した図であり、（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＥ−Ｅ断面図である。図２５（ａ）、（ｂ）にそれぞれ示されるように、感温素子１０はＦＷＤ領域３０内に配置されると共に、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０付近に配置されている。また、感温素子１０に接続された配線１１を除く部分において層間絶縁膜４０上にメタル電極８５が形成されている。メタル電極８５は、本発明の金属層に相当する。
【００９２】
従来では感温素子１０部分を除く場所にメタル電極８５が形成されていたが、本実施形態では、層間絶縁膜４０を介して感温素子１０を覆うようにメタル電極８５を形成してある。これにより、基板表面温度がもっとも高くなる場所の熱を感温素子１０に対向する部分に伝えることができる。このようなメタル電極８５として、熱伝導が高い材料が好ましく、アルミニウムを含む金属、例えばアルミニウムやアルミニウム合金が採用される。なお、アルミニウムを含む金属とは、上記のようにアルミニウムを含有した合金を指すだけでなく、アルミニウム単体で構成される金属も指す。
【００９３】
このように、感温素子１０上にメタル電極８５を引き延ばし、当該メタル電極８５を介して感温素子１０周辺の温度を感温素子１０にまで伝達させるようにすることもできる。
【００９４】
（第２６実施形態）
本実施形態では、第２５実施形態と異なる部分についてのみ説明する。図２６は、本発明の第２５実施形態に係る半導体装置の断面図である。この図に示されるように、第４実施形態で示された図４の断面構造を有するものに上記第２６実施形態のメタル電極８５を設けることもできる。
【００９５】
（第２７実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図２７は、本発明の第２７実施形態に係る半導体装置の平面図である。この図に示されるように、ＩＧＢＴ領域２０とＦＷＤ領域３０との境界部５０を含むように感温素子１０が配置されており、感温素子１０に沿ってゲート配線７５が設けられている。また、各素子表面にエミッタ電極としてのメタル電極９０が形成され、ゲート配線７５上にゲート電極としてのメタル電極９５が形成されている。このように、半導体装置上に素子の電極を設けることもできる。
【００９６】
（第２８実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記各実施形態では、ＩＧＢＴ領域２０およびＦＷＤ領域３０が形成された半導体装置において、温度がもっとも高くなる場所に感温素子１０を配置することが特徴となっている。このように、温度がもっとも高くなる場所とは、熱的にもっとも弱い場所であるとも言える。すなわち、本実施形態では、半導体装置のうち熱的にもっとも弱い場所に感温素子１０を配置することで、各素子が熱破壊される前に駆動制御できるようにすることが特徴となっている。
【００９７】
（他の実施形態）
感温素子１０は、ＩＧＢＴ領域２０およびＦＷＤ領域３０それぞれから発生する熱によってＮ型層２２の表面温度がもっとも高くなる場所に隣接して表面金属電極、すなわち配線１１およびパッド１２によって接続された状態であっても構わない。ここで、隣接とは、Ｎ型層２２の表面温度がもっとも高くなる場所と感温素子１０との距離が、感温素子１０の平面寸法を１としたとき、１未満であることを指す。
【００９８】
また、感温素子１０は、Ｎ型層２２のうち、ＩＧＢＴ領域２０およびＦＷＤ領域３０それぞれから発生する熱にもっとも弱い場所に隣接して表面金属電極１１、１２によって接続された状態であっても構わない。ここで、隣接とは、Ｎ型層２２の熱にもっとも弱い場所と感温素子１０の距離が、感温素子１０の平面寸法を１としたとき、１未満であることを指す。
【００９９】
上記各実施形態では、感温素子１０としてポリシリコンを採用しているが、感温素子１０として抵抗を採用しても構わない。
【０１００】
また、ＦＷＤ内蔵ＩＧＢＴ素子として最も熱的に強く設計した場合、ＦＷＤ領域３０とＩＧＢＴ領域２０とその他の配線領域などのＰ型ウェル領域６０が接する３重点近傍が、干渉の影響によりもっとも熱的に弱くなるため、この位置に感温素子１０を配置することで最適に素子温度を制御することもできる。
【０１０１】
上記の各実施形態ではＦＷＤ領域３０はＰ型領域３２が離間して複数形成された実施形態で示しているが、一様にＰ型領域を形成しても本発明は有効である。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１実施形態に係る半導体装置としての半導体チップを示した図であり、（ａ）は半導体チップの平面図、（ｂ）は（ａ）の感温素子近傍の拡大図、（ｃ）は（ｂ）のＡ−Ａ断面図である。
【図２】本発明の第２実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図３】本発明の第３実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図４】本発明の第４実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図５】本発明の第５実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図６】本発明の第６実施形態に係る半導体装置のＩＧＢＴ領域を示した図であり、（ａ）はＩＧＢＴ領域の平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図７】本発明の第７実施形態に係る半導体装置のＩＧＢＴ領域の断面図であり、図６（ａ）のＢ−Ｂ断面に相当する断面図である。
【図８】本発明の第８実施形態に係る半導体装置のＦＷＤ領域を示した図であり、（ａ）はＦＷＤ領域の平面図、（ｂ）は（ａ）のＣ−Ｃ断面図である。
【図９】本発明の第９実施形態に係る半導体装置のＦＷＤ領域の断面図であり、図８（ａ）のＣ−Ｃ断面に相当する断面図である。
【図１０】本発明の第１０実施形態に係る半導体装置のＦＷＤ領域の断面図であり、図８（ａ）のＣ−Ｃ断面に相当する断面図である。
【図１１】本発明の第１１実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図１２】本発明の第１２実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図１３】本発明の第１３実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図１４】本発明の第１４実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図１５】本発明の第１５実施形態に係る半導体装置の断面図であり、図１（ｂ）のＡ−Ａ断面に相当する図である。
【図１６】本発明の第１６実施形態に係る半導体装置を示した図であり、（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＤ−Ｄ断面図である。
【図１７】本発明の第１７実施形態に係る半導体装置の断面図であり、図１６（ａ）のＤ−Ｄ断面に相当する断面図である。
【図１８】本発明の第１８実施形態に係る半導体装置の平面図である。
【図１９】本発明の第１９実施形態に係る半導体装置の平面図である。
【図２０】本発明の第２０実施形態に係る半導体装置の平面図である。
【図２１】本発明の第２１実施形態に係る半導体装置の平面図である。
【図２２】本発明の第２２実施形態に係る半導体装置の平面図である。
【図２３】本発明の第２３実施形態に係る半導体装置の平面図である。
【図２４】本発明の第２４実施形態に係る半導体装置の平面図である。
【図２５】本発明の第２５実施形態に係る半導体装置を示した図であり、（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＥ−Ｅ断面図である。
【図２６】本発明の第２５実施形態に係る半導体装置の断面図である。
【図２７】本発明の第２７実施形態に係る半導体装置の平面図である。
【符号の説明】
【０１０３】
１０…感温素子、２０…ＩＧＢＴ領域、２１…Ｐ＋型層、２２…半導体基板としてのＮ型層、３０…ＦＷＤ領域、３１…Ｎ＋型層、４０…層間絶縁膜、５０…境界部、６０…Ｐ型ウェル領域、８０…配線領域、８５…金属層。
【図１】
2008235405.tif 000003
【図２】
2008235405.tif 000004
【図３】
2008235405.tif 000005
【図４】
2008235405.tif 000006
【図５】
2008235405.tif 000007
【図６】
2008235405.tif 000008
【図７】
2008235405.tif 000009
【図８】
2008235405.tif 000010
【図９】
2008235405.tif 000011
【図１０】
2008235405.tif 000012
【図１１】
2008235405.tif 000013
【図１２】
2008235405.tif 000014
【図１３】
2008235405.tif 000015
【図１４】
2008235405.tif 000016
【図１５】
2008235405.tif 000017
【図１６】
2008235405.tif 000018
【図１７】
2008235405.tif 000019
【図１８】
2008235405.tif 000020
【図１９】
2008235405.tif 000021
【図２０】
2008235405.tif 000022
【図２１】
2008235405.tif 000023
【図２２】
2008235405.tif 000024
【図２３】
2008235405.tif 000025
【図２４】
2008235405.tif 000026
【図２５】
2008235405.tif 000027
【図２６】
2008235405.tif 000028
【図２７】
2008235405.tif 000029