(57)【要約】【課題】素子の電気容量が大きくなりやすくなることを抑制する。これにより、電極のパッドサイズを大きく設けられ、ワイヤボンディング時の負担が軽減でき、組立歩留りも向上する。【解決手段】電極１１４と基板１０１との間に、導電型の半導体多層体１０７、受光層１０８、内側ガードリング１０９及び外側ガードリング１１０が形成される。また、絶縁性のＳｉＮ膜１１２及びポリイミド層１１３が形成される。内側ガードリング１０９は、受光層１０８の周縁を取り囲むように設けられ、受光層１０８に連続する。フローティングされた外側ガードリング１１０は、内側ガードリング１０９を取り囲むように、ポリイミド層１１３の下に形成される。また、外側ガードリング１１０の内縁１１０Ａが、ポリイミド層１１３の開口縁１１３Ａに沿うように形成される。【選択図】図１
2008021725.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層を最上層として複数の半導体層を積層することにより内部にアバランシェ増倍構造を有する半導体積層体を形成し、前記最上層の第１導電型の半導体層の受光領域の表層に第２導電型の受光層を形成し、当該受光層の周縁上にコンタクト層を形成すると共に、前記受光層の上面および前記最上層の第１導電型の半導体層の上面に無機材料からなる絶縁膜を形成したアバランシェホトダイオードにおいて、
前記受光層に連続して該受光層を取り囲むように前記最上層の半導体層に設けられ、前記コンタクト層と電気的に接続されている第２導電型の第１ガードリングと、
前記第１ガードリングから一定の間隔をおいて該第１ガードリングを取り囲むように前記最上層の半導体層に設けられている第２導電型の第２ガードリングと、
開口縁が前記第２ガードリングの内縁に沿うように前記絶縁膜上に設けられ、前記第２ガードリングを覆っており、前記コンタクト層と電気的に接続されている電極配線層より厚い絶縁樹脂層と、
を備えることを特徴とするアバランシェホトダイオード。
【請求項２】
前記絶縁樹脂層は、ポリイミドからなることを特徴とする請求項１記載のアバランシェホトダイオード。
【請求項３】
前記絶縁樹脂層は、前記電極配線層の厚さの３倍以上且つ４倍以下の厚さを有することを特徴とする請求項１又は請求項２記載のアバランシェホトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェホトダイオードに関するものである。
【背景技術】
【０００２】
アバランシェホトダイオード（以下「ＡＰＤ」という。）が、半導体受光素子として幅広く使われている。このようなＡＰＤは、以下のような構造を有することが一般的である。例えば、ｎ−ＩｎＰ基板上に、ｎ−ＩｎＰバッファ層、ｎ−ＩｎＧａＡｓ光吸収層、ｎ−ＩｎＧａＡｓＰ層及びｎ−ＩｎＰ増倍層が、順次積層される。ｎ−ＩｎＰ増倍層の一部には、受光層が設けられる。ｎ−ＩｎＰ増倍層の上には、ＩｎＧａＡｓコンタクト層及び絶縁性のＳｉＮ膜が形成される。ＩｎＧａＡｓコンタクト層及びＳｉＮ膜の上には、ｐ側電極が形成される。また、ｎ−ＩｎＰ基板の下には、ｎ側電極が形成される。
【０００３】
このような従来のＡＰＤにおいては、受光層の端で生じるいわゆるエッジブレークダウンを抑制するため、例えば特許文献１〜３に記載されたように、ガードリングが設けられる。すなわち、受光層に連続して、該受光層を取り囲むように、内側ガードリングが設けられる。更に、内側ガードリングの周囲には、内側ガードリングから一定の間隔をおいて、該内側ガードリングを取り囲むように形成された外側ガードリングが設けられる。
【特許文献１】特開平１０−６５２０２号公報
【特許文献２】特開平９−４５９５４号公報
【特許文献３】特開昭和６０−１７３８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＡＰＤにおいて、例えば、両電極間に存在する絶縁性物質が上記ＳｉＮ膜のみの場合には、特にそのＳｉＮ膜の厚さが比較的に薄い場合には、両電極端子間の電気容量が大きくなりやすいといった問題点があった。このため、例えばｐ側電極のパッドサイズを大きくすることができず、ワイヤボンディング時に負担がかかり、組立歩留りも低くなっていた。更に、バイアス電圧が変わるときに、フローティングされた外側ガードリングにおける電位が変化し、このことによって素子特性が劣化してしまうといった課題もあった。
【０００５】
そこで、本発明は上記に鑑みてなされたもので、電極端子間における電気容量が大きくなりやすくなることを抑制可能なアバランシェホトダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明者は、鋭意検討を重ねた。その結果、図７及び図８に示すようなＡＰＤ２を試作することができた。図７は、試作したＡＰＤ２を示す上面図である。また、図８は、図７のII−II線に沿う断面図である。図８に示されるＡＰＤ２は、ｎ−ＩｎＰ基板２０１上に、ｎ−ＩｎＰバッファ層２０２、ｎ−ＩｎＧａＡｓ光吸収層２０３、三層積層体のｎ−ＩｎＧａＡｓＰ層２０４、ｎ−ＩｎＰ高濃度増倍層２０５、ｎ−ＩｎＰ低濃度増倍層２０６が順次積層されている。ｎ−ＩｎＰ低濃度増倍層２０６の上には、ＩｎＧａＡｓコンタクト層２０７、及び絶縁性のＳｉＮ膜２０８が形成される。ＩｎＧａＡｓコンタクト層２０７及びＳｉＮ膜２０８の上には、ｐ側電極２０９が形成される。また、ｎ−ＩｎＰ基板２０１の下には、ｎ側電極２１０が形成される。
【０００７】
ｎ−ＩｎＰ低濃度増倍層２０６の一部には、受光層２１１が設けられる。受光層２１１の周囲には、該受光層２１１に連続して、該受光層２１１を取り囲むように、内側ガードリング２１２が設けられる。試作したＡＰＤ２において、図８に示されるように、内側ガードリング２１２が、ＩｎＧａＡｓコンタクト層２０７を通じてｐ側電極２０９と電気的に接続されている。また、内側ガードリング２１２は、ｐ側電極２０９の下まで広げられている。つまり、内側ガードリング２１２の外縁２１２Ａがｐ側電極２０９の外縁２０９Ａに合わせられている。また、内側ガードリング２１２の周囲には、内側ガードリング２１２から一定の間隔をおいて形成された外側ガードリング２１３が設けられる。外側ガードリング２１３は、内側ガードリング２１２を取り囲むような形状をしている。
【０００８】
図７を参照すると、実線２１はｎ−ＩｎＰ低濃度増倍層２０６等の外縁を表す。実線２２はＳｉＮ膜２０８の外縁を表す。実線２３Ａはｐ側電極２０９の外縁を表し、実線２３Ｂはｐ側電極２０９の内縁を表す。実線２３Ｂで囲まれた部分は受光領域２１４を成す。また、破線２４ＡはＩｎＧａＡｓコンタクト層２０７の外縁を表し、破線２４ＢはＩｎＧａＡｓコンタクト層２０７の内縁を表す。更に、破線２５Ａは外側ガードリング２１３の外縁を表し、破線２５Ｂは外側ガードリング２１３の内縁を表す。また、破線２６Ａは内側ガードリング２１２の外縁を表し、破線２６Ｂは内側ガードリング２１２の内縁を表す。また、内側ガードリング２１２の外縁２１２Ａを表す破線２６Ａが、ｐ側電極２０９の外縁２０９Ａを表す実線２３Ａに合わせられていることが分かる。
【０００９】
以上のように、内側ガードリング２１２の外縁２１２Ａをｐ側電極２０９の外縁２０９Ａまで広げることによって、ｐ側電極２０９の電位と該ｐ側電極２０９下の半導体層の電位とが等しくなり、ＳｉＮ膜２０８の上下における電気容量をゼロに近づけることを試みた。このＡＰＤ２に対して評価実験を行った結果、電気容量がゼロに近づき高速応答性は高まったものの、今度は暗電流が増加してしまうという新たな問題点が生じた。この問題点は、ｎ−ＩｎＰ低濃度増倍層２０６と内側ガードリング２１２との間のｐｎ接合の面積が大きくなったことに起因すると考えられる。
【００１０】
この問題点を解決するために、本発明者等は、更なる鋭意検討を重ねた結果、内側ガードリング及び外側ガードリングの構造及び位置関係、更に電極間に設けられる絶縁性物質の構造及び位置関係を調整することによって、電極間の電気容量が大きくなりやすくなることを回避できることが分かった。本発明は、このような新たな知見に基づいて為されたものである。
【００１１】
すなわち、本発明のアバランシェホトダイオードは、第１導電型の半導体層を最上層として複数の半導体層を積層することにより内部にアバランシェ増倍構造を有する半導体積層体を形成し、最上層の第１導電型の半導体層の受光領域の表層に第２導電型の受光層を形成し、当該受光層の周縁上にコンタクト層を形成すると共に、受光層の上面および最上層の第１導電型の半導体層の上面に無機材料からなる絶縁膜を形成したアバランシェホトダイオードにおいて、受光層に連続して該受光層を取り囲むように最上層の半導体層に設けられ、コンタクト層と電気的に接続されている第２導電型の第１ガードリングと、第１ガードリングから一定の間隔をおいて該第１ガードリングを取り囲むように最上層の半導体層に設けられている第２導電型の第２ガードリングと、開口縁が第２ガードリングの内縁に沿うように絶縁膜上に設けられ、第２ガードリングを覆っており、コンタクト層と電気的に接続されている電極配線層より厚い絶縁樹脂層と、を備えることを特徴とする。
【００１２】
このような本発明のアバランシェホトダイオードによれば、半導体積層体と電極配線層との間の絶縁性物質として、半導体積層体上に配置された絶縁膜以外に、電極配線層よりも厚い絶縁樹脂層が更に形成されている。このことにより、半導体積層体と電極配線層との間の絶縁性物質の厚さが厚くなり、素子の電気容量が大きくなりやすくなることを抑制できる。したがって、電極配線層のパッドサイズを大きく設けられるので、ワイヤボンディング時の負担を軽減し、組立歩留りも向上させることができる。
【００１３】
また、本発明によれば、絶縁樹脂層は、その開口縁が第２ガードリングの内縁に沿うように形成される。また、第２ガードリングは、コンタクト層と電気的に接続されている第１ガードリングから一定の間隔をおいて形成されている。これらのことにより、フローティングされた第２ガードリングが電極配線層よりも厚い絶縁樹脂層によって覆われるので、バイアス電圧が変わるときに、フローティングされた第２ガードリングにおける電位が変化してしまうことを防止できる。
【００１４】
また、図７及び図８に示した試作のＡＰＤ２と比べると、本発明においては、第１ガードリングの外縁が絶縁樹脂層の開口縁以上に広がらないため、第１ガードリングと半導体積層体との間のｐｎ接合面積を極力小さく抑えることができ、暗電流が増加することを防止できる。
【００１５】
また、絶縁樹脂層はポリイミドからなることが好適である。この発明は、絶縁樹脂層がポリイミドからなる場合に特に有用である。
【００１６】
また、絶縁樹脂層は、電極配線層の厚さの３倍以上且つ４倍以下の厚さを有することが好適である。この発明は、絶縁樹脂層が電極配線層の厚さの３倍以上且つ４倍以下の厚さを有する場合に特に有用である。
【発明の効果】
【００１７】
本発明によれば、素子の電気容量が大きくなりやすくなることを抑制できる。したがって、電極配線層のパッドサイズを大きく設けることができるので、ワイヤボンディング時の負担を軽減し、組立歩留りも向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照して本発明にかかるアバランシェホトダイオードの好適な実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１９】
図１は、本実施形態に係るアバランシェホトダイオード１を示す断面図である。図１に示されるＡＰＤ１は、例えば厚さ３５０μｍのｎ−ＩｎＰ基板１０１上に、厚さ１．８μｍのｎ−ＩｎＰバッファ層１０２、厚さ２．０μｍのｎ−ＩｎＧａＡｓ光吸収層１０３、厚さ０．１８μｍの層が三層積層された合計厚さ０．５４μｍのｎ−ＩｎＧａＡｓＰ層１０４、厚さ０．２８μｍのｎ−ＩｎＰ高濃度増倍層１０５、及び厚さ１．０μｍのｎ−ＩｎＰ低濃度増倍層１０６が、例えばエピタキシャル成長により順次積層され、多層体１０７（半導体積層体）を形成している。
【００２０】
ｎ−ＩｎＰ低濃度増倍層１０６の一部には、深さ例えば０．６μｍの受光層１０８が設けられる。受光層１０８の周囲には、該受光層１０８に連続して、該受光層１０８を取り囲むように、内側ガードリング１０９（第１ガードリング）が設けられる。更に、内側ガードリング１０９の周囲には、内側ガードリング１０９から一定の間隔をおいて、該内側ガードリング１０９を取り囲むように形成された外側ガードリング１１０（第２ガードリング）が設けられる。本実施形態において、内側ガードリング１０９及び外側ガードリング１０１の深さは、例えば０．９μｍである。
【００２１】
内側ガードリング１０９は、受光層１０８の周縁を取り囲むように、受光層１０８と連続して形成されており、受光層１０８と比べてキャリア濃度が低い。このことは、受光層１０８の端で発生するいわゆるエッジブレークダウンを防止するためである。受光層１０８の端では、曲率が大きく、電界の集中が起こりやすいが、低キャリア濃度の内側ガードリング１０９が受光層１０８の端を覆うことによって、受光層１０８の端での電界集中を防ぐことができる。
【００２２】
一方、パッシベーション膜と半導体との界面における表面電界を十分小さくすることも必要であるため、外側ガードリング１１０が設けられている。外側ガードリング１１０は、内側ガードリング１０９から一定の間隔をおいて形成され、電位が固定されていない。つまり外側ガードリング１１０はフローティングされている。この外側ガードリング１１０は、ＡＰＤ１の逆バイアス電圧が大きくなり、内側ガードリング１０９からの空乏層が当該外側ガードリング１１０の空乏層に達したときに、表面電界を下げる効果を奏する。このことにより、素子の信頼性が界面劣化によって損なわれることを防止できる。
【００２３】
ｎ−ＩｎＰ低濃度増倍層１０６及び受光層１０８の上には、ＩｎＧａＡｓコンタクト層１１１及び絶縁性のＳｉＮ膜１１２（絶縁膜）が形成されている。ＩｎＧａＡｓコンタクト層１１１は、内側ガードリング１０９と電気的に接続されている。ＳｉＮ膜１１２は、ＩｎＧａＡｓコンタクト層１１１の周辺に突起部１１２Ａを有しており、更に電極用の開口１１２Ｂを有する。
【００２４】
ＳｉＮ膜１１２上には、絶縁樹脂層であるポリイミド層１１３が形成されている。ポリイミド層１１３は、ＳｉＮ膜１１２上に、外側ガードリング１１０を覆うように、形成されている。また、ポリイミド層１１３の開口縁１１３Ａは、外側ガードリング１１０の内縁１１０Ａに沿うように形成されている。開口縁１１３Ａが外側ガードリング１１０とＩｎＧａＡｓコンタクト層１１１との間に位置するように、ポリイミド層１１３を形成してもよい。また、ポリイミド層１１３の開口は、テーパ状に形成されていても良く、該テーパ状における斜面はＳｉＮ膜１１２の突起部１１２Ａと鋭角を成すように形成されても良い。
【００２５】
ＳｉＮ膜１１２の電極用の開口１１２Ｂを覆うように、更にＳｉＮ膜１１２及びポリイミド層１１３上に、ｐ側電極１１４（電極配線層）が形成されている。例えばＴｉ／Ｐｔ／Ｔｉ／Ａｕをオーミック電極材料とするｐ側電極１１４は、ＩｎＧａＡｓコンタクト層１１１及び内側ガードリング１０９と電気的に接続されている。また、ｎ−ＩｎＰ基板１０１下には、例えばＡｕＧｅ／Ｎｉ／Ａｕをオーミック電極材料とするｎ側電極１１６が形成されている。
【００２６】
絶縁樹脂層であるポリイミド層１１３の厚さは、例えば３〜４μｍである。ｐ側電極１１４の厚さは、例えば１μｍである。ここで、ｐ側電極１１４の厚さは、ＩｎＧａＡｓコンタクト層１１１の表面上に形成された部分の、多層体１０７の積層方向に沿った厚みをいう。このように、ポリイミド層１１３は、ｐ側電極１１４より、３倍以上厚く設けられている。前述した外側ガードリング１１０の効果（パッシベーション膜と半導体との界面における表面電界を下げるなど）は、外側ガードリング１１０の電位が固定されていないことによるものである。このため、外側ガードリング１１０が上記効果を確実に奏するように、絶縁樹脂層であるポリイミド層１１３の厚さは上記のように厚く設けることが好適である。また、ｎ側電極１１６の厚さは、例えば０．７μｍである。
【００２７】
図２は、以上より説明したＡＰＤ１の上面図である。なお、前述した図１は、図２のI−I線に沿う断面図である。図２を参照すると、実線１１は、多層体１０７の外縁を表す。実線１１の内側にある実線１２は、ＳｉＮ膜１１２の外縁を表す。実線１２の内側にある実線１３Ａはポリイミド層１１３の外縁を表し、例えば円形の実線１３Ｂはポリイミド層１１３の開口縁１１３Ａを表す。このように、ポリイミド層１１３は、多層体１０７上において例えば円形の開口を除く全面に形成されている。また、例えば数字８のような形状の実線１４Ａはｐ側電極１１４の外縁を表し、実線１４Ｂはｐ側電極１１４の内縁を表す。実線１４Ｂで囲まれた例えば円形の部分は受光領域１１５を成しており、受光領域１１５の受光径は例えば４０μｍである。
【００２８】
図２の破線１５Ａは外側ガードリング１１０の外縁を表し、破線１５Ｂは外側ガードリング１１０の内縁１１０Ａを表す。図２に示されるように、破線１５Ｂは実線１３Ｂに沿っている。すなわち、外側ガードリング１１０の内縁１１０Ａがポリイミド層１１３の開口縁１１３Ａに沿うように設けられていることが分かる。また、破線１６Ａは内側ガードリング１０９の外縁を表し、破線１６Ｂは内側ガードリング１０９の内縁を表す。また、破線１７ＡはＩｎＧａＡｓコンタクト層１１１の外縁を表し、破線１７ＢはＩｎＧａＡｓコンタクト層１１１の内縁を表す。このように、破線１５Ａ，１５Ｂで示される外側ガードリング１１０、破線１６Ａ，１６Ｂで示される内側ガードリング１０９、及び破線１７Ａ，１７Ｂで示されるＩｎＧａＡｓコンタクト層１１１は、それぞれ、例えばドーナッツのような形状をしている。
【００２９】
引き続き、ＡＰＤ１の作製方法について、図３〜５を参照しながら説明する。図３〜５は、ＡＰＤ１の作製方法を説明するための工程断面図である。ＡＰＤ１を作製するためには、まず、図３（Ａ）に示すように、ｎ−ＩｎＰ基板１０１上に、ｎ−ＩｎＰバッファ層１０２、ｎ−ＩｎＧａＡｓ光吸収層１０３、三層積層体のｎ−ＩｎＧａＡｓＰ層１０４、ｎ−ＩｎＰ高濃度増倍層１０５及びｎ−ＩｎＰ低濃度増倍層１０６を、例えばエピタキシャル成長により順次積層し、多層体１０７を形成する。
【００３０】
多層体１０７が形成された後、図３（Ｂ）及び図３（Ｃ）に示すように、受光層１０８を形成する。具体的には、まず、図３（Ｂ）に示すように、多層体１０７上に、例えば０．１７μｍの厚さを有するＩｎＧａＡｓ層１１７を形成する。このＩｎＧａＡｓ層１１７は、後述するように、コンタクト層を形成するために用いられる。次いで、ＩｎＧａＡｓ層１１７上に、例えばＳｉＮ膜の拡散保護膜を例えばＰ−ＣＶＤ等によって被覆する。次いで、被覆したＳｉＮ膜上に、受光層１０８を形成するためのレジストパターン１１８を形成する。次いで、形成したレジストパターン１１８をマスクとして用いて、上記被覆したＳｉＮ膜をエッチングし、ＳｉＮ膜１１９を形成する。エッチング終了後は、レジストパターン１１８を除去する。
【００３１】
次いで、図３（Ｃ）に示すように、ＳｉＮ膜１１９をマスクとして用いて、ＩｎＧａＡｓ層１１７越しに、例えばＺｎ等のｐ型不純物を選択的に拡散させる。このことによって、多層体１０７内に受光層１０８が形成される。この不純物の拡散は、ｎ−ＩｎＰ低濃度増倍層１０６内で止められる。すなわち、受光層１０８は、ｎ−ＩｎＰ低濃度増倍層１０６の一部に形成される。
【００３２】
ｎ−ＩｎＰ低濃度増倍層１０６の一部に上記のような受光層１０８が形成された後、図４に示すように、内側ガードリング１０９（第１ガードリング）及びフローティングされた外側ガードリング１１０（第２ガードリング）を形成する。具体的には、まず、図４（Ａ）に示すように、Ｚｎの拡散に用いられたＳｉＮ膜１１９を一旦すべて除去して、ＳｉＮ膜１２０を再度被覆する。次いで、ＳｉＮ膜１２０上に、内側ガードリング１０９及びフローティングされた外側ガードリング１１０を形成するためのレジストパターン１２１を形成する。レジストパターン１２１は、後ほど形成される内側ガードリング１０９が受光層１０８に連続するように、更に外側ガードリング１１０が内側ガードリング１０９から一定の間隔をおいて該内側ガードリング１０９を取り囲むように、形成される。
【００３３】
次いで、レジストパターン１２１をマスクとして用いて、ＳｉＮ膜１２０、ＩｎＧａＡｓ層１１７及び受光層１０８越しに、Ｂｅイオン注入を行う。このＢｅイオン注入においては、加速電圧とドーズ量とを変えて２回の注入を行う。このことにより、受光層１０８越しにもＢｅイオンが確実に注入される。本実施形態において、該注入は、ｎ−ＩｎＰ低濃度増倍層１０６内で止められる。
【００３４】
次いで、図４（Ｂ）に示すように、レジストパターン１２１を除去する。その後、アニールを行う。このことにより、注入したＢｅイオンの活性化が行われ、受光層１０８に連続する内側ガードリング１０９、及び内側ガードリング１０９を取り囲むような形状のフローティングされた外側ガードリング１１０が形成される。また、このアニールにより、上記拡散されたＺｎの活性化も行われる。
【００３５】
以上より内側ガードリング１０９及び外側ガードリング１１０が形成された後、図５に示すように、ＩｎＧａＡｓコンタクト層１１１、及びＳｉＮ膜１１２を形成する。具体的には、まず、図５（Ａ）に示すように、上記Ｂｅイオン注入及びアニールに用いられたＳｉＮ膜１２０を一旦すべて除去して、ＳｉＮ膜１２２を再度被覆する。ＳｉＮ膜１２０を一旦すべて除去することは、ＳｉＮ膜１２０が上記Ｂｅイオン注入及びアニールの際に変質してしまうからである。なお、内側ガードリング１０９及び外側ガードリング１１０においてＳｉＮ膜１２０と同じ層（ｎ−ＩｎＰ基板１０１から見て同じ高さ）に該当する部分はＳｉＮ膜１２０と共に除去される。
【００３６】
次いで、ＳｉＮ膜１２２上に、ＩｎＧａＡｓコンタクト層１１１を形成するためのレジストパターン１２３を形成する。レジストパターン１２３は、後ほど形成されるＩｎＧａＡｓコンタクト層１１１が受光領域１１５に残されないように、形成される。なぜなら、受光領域にＩｎＧａＡｓコンタクト層が残るように形成された場合には、光が入射されたときに、受光領域に存在するＩｎＧａＡｓコンタクト層で吸収が起こり、このことは感度低下の原因となりやすいからである。また、ＩｎＧａＡｓコンタクト層の成すｐｎ接合を極力減らすことによって、大きな暗電流が発生することを防げるからである。
【００３７】
次いで、図５（Ｂ）に示すように、レジストパターン１２３をマスクとして用いて、ＳｉＮ膜１２２をエッチングする。エッチング終了後は、レジストパターン１２３を除去する。図５（Ｂ）は、このエッチングにより残されたＳｉＮ膜１２２の一部分１２２Ａを示す。
【００３８】
次いで、図５（Ｃ）に示すように、残された該一部分１２２Ａをマスクとして用いて、ＩｎＧａＡｓ層１１７をエッチングする。このエッチングにより残されたＩｎＧａＡｓ層１１７の一部分が、ＩｎＧａＡｓコンタクト層１１１となる。ＩｎＧａＡｓコンタクト層１１１は、例えば０．１７μｍの厚さを有する。エッチング終了後の受光層１０８の深さは、例えば０．６μｍである。エッチング終了後の内側ガードリング１０９及び外側ガードリング１１０の深さは、例えば０．９μｍである。また、エッチング終了後は、ＳｉＮ膜１２２の一部分１２２Ａを除去する。
【００３９】
次いで、ＩｎＧａＡｓコンタクト層１１１、受光層１０８、内側ガードリング１０９、外側ガードリング１１０及び多層体１０７上に、別のＳｉＮ膜を被覆する。次いで、図５（Ｄ）に示すように、該被覆したＳｉＮ膜において、ＩｎＧａＡｓコンタクト層１１１を覆っている部分をエッチングにより取り除く。この結果、例えば反射防止膜として用いられるＳｉＮ膜１１２が形成される。図５（Ｄ）に示すように、ＳｉＮ膜１１２は、ＩｎＧａＡｓコンタクト層１１１の周辺に突起部１１２Ａを有しており、更に電極用の開口１１２Ｂを有する。この突起部１１２Ａは、後ほど形成されるｐ側電極１１４をはがれにくくする効果を奏する。また、ＳｉＮ膜１１２の厚さは、例えば０．２２μｍである。
【００４０】
ＩｎＧａＡｓコンタクト層１１１及びＳｉＮ膜１１２が形成された後、前述した図１に示すように、ポリイミド層１１３、ｐ側電極１１４及びｎ側電極１１６を形成する。以上より、ＡＰＤ１が完成された。
【００４１】
図６は、上記完成されたＡＰＤ１がレンズキャップパッケージに組み立てられ、その組立体３が光ファイバ３９と結合された様子を示す図である。図６に示すように、組立体３は、ボールレンズ３１、レンズキャップ３２、ステム３３及びリードピン３４〜３６を備える。レンズキャップ３２内には、搭載部３７が設けられており、搭載部３７上に本実施形態のＡＰＤ１が搭載されている。このような組立体３を覆うように、ハウジング部材３８がステム３３上に設けられている。また、光ファイバ３９は、ファイバスタブ部材４０に内蔵されるファイバ４０Ａを介して、ボールレンズ３１と対向するように配置されている。尚、ファイバスタブ４０のボールレンズ３１に対向する面は、フレネル反射による戻り光を防ぐため斜めに形成されている。
【００４２】
続いて、本実施形態にかかるＡＰＤ１の作用及び効果について説明する。本実施形態のＡＰＤ１によれば、ｐ側電極１１４とｎ−ＩｎＰ基板１０１との間の絶縁性物質として、ＳｉＮ膜１１２以外に、ｐ側電極１１４よりも厚いポリイミド層１１３が更に形成される。このことにより、ｐ側電極１１４とｎ−ＩｎＰ基板１０１との間の絶縁性物質の合計厚さが厚くなり、電極間の電気容量が大きくなりやすくなることを抑制できる。したがって、ｐ側電極１１４のパッドサイズを大きく設けられるので、ワイヤボンディング時の負担を軽減し、組立歩留りも向上させることができる。
【００４３】
また、本実施形態によれば、ポリイミド層１１３は、その開口縁１１３Ａが外側ガードリング１１０の内縁１１０Ａに沿うように形成される。また、外側ガードリング１１０は、ＩｎＧａＡｓコンタクト層１１１と電気的に接続されている内側ガードリング１０９から一定の間隔をおいて形成される。これらのことにより、フローティングされた外側ガードリング１１０がｐ側電極１１４よりも厚いポリイミド層１１３によって覆われるので、バイアス電圧が変わるときに、フローティングされた外側ガードリング１１０における電位が変化してしまうことを防止できる。また、図７及び図８に示した試作のＡＰＤ２と比べると、本実施形態においては、内側ガードリング１０９の外縁がポリイミド層１１３の開口縁１１３Ａ以上に広がらないため、内側ガードリング１０９とｎ−ＩｎＰ低濃度増倍層１０６との間のｐｎ接合面積を極力小さく抑えることができ、暗電流が増加することを防止できる。
【００４４】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。例えば、ポリイミド層１１３の表面は粗面であっても良い。この場合には、ポリイミド層１１３上に形成されるｐ側電極１１４も粗面となりやすい。この粗面は、例えば、ワイヤボンディング時の金属材料の密着性を高める効果を奏する。
【００４５】
また、本実施形態においては、ｎ−ＩｎＰ低濃度増倍層１０６及び受光層１０８の上に形成される無機材料からなる絶縁膜としてＳｉＮ膜が用いられたが、これに限定されることなく、例えばＳｉＯ２膜を用いても良い。
【図面の簡単な説明】
【００４６】
【図１】本実施形態に係るＡＰＤを示す断面図である。
【図２】図１のＡＰＤを示す上面図である。
【図３】図１のＡＰＤの作製方法を説明するための工程断面図である。
【図４】図１のＡＰＤの作製方法を説明するための工程断面図である。
【図５】図１のＡＰＤの作製方法を説明するための工程断面図である。
【図６】図１のＡＰＤが組み立てられた様子を示す図である。
【図７】試作したＡＰＤを示す上面図である。
【図８】試作したＡＰＤを示す断面図である。
【符号の説明】
【００４７】
１，２…ＡＰＤ、１０１…ｎ−ＩｎＰ基板、１０２…ｎ−ＩｎＰバッファ層、１０３…ｎ−ＩｎＧａＡｓ光吸収層、１０４…ｎ−ＩｎＧａＡｓＰ層、１０５…ｎ−ＩｎＰ高濃度増倍層、１０６…ｎ−ＩｎＰ低濃度増倍層、１０７…多層体、１０８…受光層、１０９…内側ガードリング、１１０…外側ガードリング、１１０Ａ…外側ガードリング１１０の内縁、１１１…ＩｎＧａＡｓコンタクト層、１１２…ＳｉＮ膜、１１２Ａ…突起部、１１２Ｂ…電極用の開口、１１３…ポリイミド層、１１３Ａ…ポリイミド層１１３の開口縁、１１４…ｐ側電極、１１５…受光領域、１１６…ｎ側電極。
【図１】
2008021725.tif 000003
【図２】
2008021725.tif 000004
【図３】
2008021725.tif 000005
【図４】
2008021725.tif 000006
【図５】
2008021725.tif 000007
【図６】
2008021725.tif 000008
【図７】
2008021725.tif 000009
【図８】
2008021725.tif 000010