(57)【要約】【課題】マイナス電源を不要にすることができ、コストの低減とプリント配線基板の小型化を図ることができるデプレッション型スイッチング素子の駆動回路を提供する。【解決手段】駆動回路１は、デプレッション型のGaN 系HEMT１０のゲートに、HEMT１０をオン／オフさせる制御信号を出力する発振器１１を備える。駆動回路１は、発振器１１からの制御信号をゲートへ供給する信号線１２に設けられたコンデンサ１３と、コンデンサ１３とゲートの間の信号線１２とHEMT１０のソースとの間に設けられたダイオード１４とを備える。発振器１１から高レベルの制御信号と低レベルの制御信号が周期的に出力されると、信号レベルが０（Ｖ）と負の電圧の間で周期的に変化するパルス波形のゲート信号がHEMT１０のゲートに印加され、HEMT１０をスイッチング動作させる。【選択図】図１
2008235952.tif 000002
【特許請求の範囲】
【請求項１】
デプレッション型スイッチング素子のゲートに、前記スイッチング素子をオン／オフさせる制御信号を出力する制御信号出力手段と、
前記制御信号出力手段から出力される前記制御信号を前記ゲートへ供給する信号線に設けられたコンデンサと、
前記コンデンサと前記ゲートの間の前記信号線と前記スイッチング素子のソースとの間に設けられたダイオードと、を備えることを特徴とするデプレッション型スイッチング素子の駆動回路。
【請求項２】
前記コンデンサと並列に抵抗が接続されていることを特徴とする請求項１に記載のデプレッション型スイッチング素子の駆動回路。
【請求項３】
前記コンデンサの容量を、前記スイッチング素子の入力容量の10倍から500倍の間としたことを特徴とする請求項１に記載のデプレッション型スイッチング素子の駆動回路。
【請求項４】
前記コンデンサの容量を、前記スイッチング素子の入力容量の10倍から500倍の間とし、かつ、前記抵抗の値が次式
Ｒ＜（１／Ｃ×ｆ）（ｆはスイッチング周波数）
を満足することを特徴とする請求項２に記載のデプレッション型スイッチング素子の駆動回路。
【請求項５】
デプレッション型スイッチング素子はGaN、AlGaN、InGaN などの窒化物系半導体を用いたデプレッション型の窒化物系半導体ヘテロ接合電界効果トランジスタであることを特徴とする請求項１乃至４のいずれか一つに記載のデプレッション型スイッチング素子の駆動回路。
【請求項６】
前記スイッチング素子はショットキー接合したゲート電極と、ソース電極を有する電界効果トランジスタであって、前記ダイオードは、該ゲート電極と該ソース電極間の前記スイッチング素子自体のダイオード特性を利用するものであることを特徴とする請求項１乃至５のいずれか一つに記載のデプレッション型スイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、しきい値電圧がマイナスである、デプレッション・モード（ノーマリオン）動作のスイッチング素子であるデプレッション型スイッチング素子の駆動回路に関する。
【背景技術】
【０００２】
ＧａＮやＳｉＣなどのワイドバンドギャップ半導体は高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持ち、Siでは不可能な領域を実現するパワーデバイスとして期待されている。AlGaN/GaNヘテロ構造はピエゾ効果と自発分極効果によって高い電子移動度とキャリア密度を持つ2次元電子ガスを有し、多くの注目を集めている。しかしながら、AlGaN/GaNヘテロ構造を用いたHEMTでは、従来のパワートランジスタやMOSFETのように、ゲート電圧が印加されていない時にドレイン電流が流れない、エンハンスメント・モード（ノーマリオフ）動作の半導体素子ではなく、ゲート電圧が印加されていないときにドレイン電流が流れるデプレッション・モード（ノーマリオン）動作の半導体素子である。
【０００３】
３端子スイッチング素子はゲートに入力する信号レベルによってドレイン・ソース間がオン／オフする。図１１の左側にデプレッション型スイッチング素子（ノーマリオン素子）のゲート・ソース間電圧（Vgs）とドレイン電流（Id）の特性を示し、同図の右側にエンハンスメント型スイッチング素子（ノーマリオフ素子）のVgsとIdの特性を示してある。
【０００４】
従来、GaAsを用いた高周波回路ではデプレッション型（ノーマリオン型）HEMT等のノーマリオン素子の駆動方法は各種検討されている。従来のノーマリオン素子の駆動回路例（デプレッション型HEMTのバイアス回路例）として、図１２（Ａ）および（Ｂ）に示す駆動回路が知られている（非特許文献１参照）。
【０００５】
図１２（Ａ）に示す回路は、高周波回路で広く用いられるノーマリオン素子の駆動回路である。この駆動回路では、Vinが０Ｖのとき、負電源１００によりノーマリオン型のHEMT１０１のゲート電圧が負の電圧になってHEMT１０１がオフになる。また、 Vinが例えば５Ｖになると、HEMT１０１のゲートに０Ｖが印加されてHEMT１０１がオンになる。
【０００６】
また、図１２（Ｂ）に示す回路も、高周波回路で広く用いられるノーマリオン素子の駆動回路である。この駆動回路では、HEMT１０１のソース端子が抵抗Ｒ１と、この抵抗Ｒ１に並列に接続されたコンデンサＣ２とを介して接地されている。この駆動回路では、Vinが例えば５Ｖのとき、HEMT１０１のゲートに０Ｖが印加されてHEMT１０１がオンになるように、抵抗Ｒ１の値が設定されている。また、Vinが０Ｖのとき、HEMT１０１のゲートに負の電圧が印加されてHEMT１０１がオフするようになっている。
【非特許文献１】「ＲＦデザインシリーズ          シミュレーションで始める高周波回路」（著者：市川裕一、発行所：ＣＱ出版株式会社）の144頁
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図１２（Ａ）に示す回路では、HEMT１０１のゲートに負の電圧を印加するためのマイナス電源（負電源１００）がVinの電源とは別に必要になるので、コストが高くなると共に、プリント配線基板面積が大きくなるという問題があった。また、図１２（Ｂ）に示す回路では、HEMT１０１のソース端子に抵抗Ｒ１とコンデンサＣ１が接続されているので、損失が増加し、オン抵抗を小さくすることができるというHEMT の低オン抵抗性のメリットが無くなるため、パワー回路には使えないという問題があった。
【０００８】
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、マイナス電源を不要にすることができ、コストの低減とプリント配線基板の小型化を図ることができるデプレッション型スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の態様に係るデプレッション型スイッチング素子の駆動回路は、デプレッション型スイッチング素子のゲートに、前記スイッチング素子をオン／オフさせる制御信号を出力する制御信号出力手段と、前記制御信号出力手段から出力される前記制御信号を前記ゲートへ供給する信号線に設けられたコンデンサと、前記コンデンサと前記ゲートの間の前記信号線と前記スイッチング素子のソースとの間に設けられたダイオードと、を備えることを特徴とする。
【００１０】
ここで、「制御信号出力手段」は、例えば、電源装置やモータの制御に用いられるＭＰＵ（ＣＰＵ）やＤＳＰ（デジタルシグナルプロセッサ）などのデバイス（制御素子）であり、＋５（Ｖ）や＋３．３（Ｖ）の電源電圧で動作する集積回路である。
【００１１】
この態様によれば、制御信号出力手段から出力される高レベル、例えば＋５（Ｖ）の制御信号は、コンデンサを充電すると同時に、デプレッション型スイッチング素子のゲートに伝わる。そのゲートに伝わる最初の高レベルの制御信号（ゲートに入力されるゲート信号）は立ち上がり部分にスパイク電圧が発生し、すぐに0Vに安定する。スパイク電圧部分では、オン電流が大きくなるが、素子が壊れないようなレベルになるようにコンデンサの容量値を選べばよい。
【００１２】
制御信号出力手段から出力される２発目以降の高レベルの制御信号は、コンデンサによってマイナス側にレベルシフトされ、０（Ｖ）のゲート信号になるので前記スイッチング素子はオン状態となる。
【００１３】
また、前記スイッチング素子がオンした後、制御信号出力手段から出力される制御信号が低レベル（０（Ｖ））になると、コンデンサによってマイナス側にレベルシフトされ、前記スイッチング素子のしきい値より低い負の電圧（例えば−５（Ｖ））になる。この負の電圧のゲート信号が前記スイッチング素子のゲートに印加されることで、そのスイッチング素子がオフする。
【００１４】
このようにして、制御信号出力手段から高レベルの制御信号と低レベルの制御信号が周期的に出力されると、信号レベルが０（Ｖ）と負の電圧（例えば−５（Ｖ））の間で周期的に変化するパルス波形のゲート信号が前記スイッチング素子のゲートに印加されるので、そのスイッチング素子をスイッチング動作させることができる。
【００１５】
このため、制御号出力手段の動作に必要な単一の電源（＋５（Ｖ）や＋３．３（Ｖ）の電源）でデプレッション型スイッチング素子を駆動することができ、上記従来技術のように、制御信号出力手段を動作させるための＋５（Ｖ）や＋３．３（Ｖ）の電源とは別に、前記スイッチング素子をオフにするためのマイナス電源を設ける必要がない。従って、マイナス電源を不要にすることができ、コストの低減とプリント配線基板の小型化を図ることができる。
【００１６】
本発明の他の態様に係るデプレッション型スイッチング素子の駆動回路は、前記コンデンサと並列に抵抗が接続されていることを特徴とする。
【００１７】
この態様によれば、コンデンサと並列に抵抗を接続することで、コンデンサの放電が早くなるので、デプレッション型スイッチング素子のスイッチング動作を早くすることができる。
【００１８】
本発明の他の態様に係るデプレッション型スイッチング素子の駆動回路は、前記コンデンサの容量を、前記スイッチング素子の入力容量の10倍から500倍の間としたことを特徴とする。
【００１９】
この態様によれば、コンデンサの容量をスイッチング素子の入力容量の10倍から500倍の間とすることで、1発目のスパイク電圧が無視できるレベルに抑制され、スイッチング素子のゲートに印加されるゲート信号の電圧レベルが安定する。
【００２０】
なお、コンデンサの容量がスイッチング素子の入力容量の10倍より小さいと、応答性が悪くなるので好ましくない。また、コンデンサの容量がスイッチング素子の入力容量の500倍より大きいと、ゲートに印加されるオン/オフ電圧が安定するまでに時間がかかるので好ましくない。
【００２１】
ここで、「デプレッション型スイッチング素子の入力容量」とは、ゲート・ソース間容量とゲート・ドレイン間容量の和をいう。
【００２２】
本発明の他の態様に係るデプレッション型スイッチング素子の駆動回路は、前記コンデンサの容量を、前記スイッチング素子の入力容量の10倍から500倍の間とし、かつ、前記抵抗の値が次式
Ｒ＜（１／Ｃ×ｆ）（ｆはスイッチング周波数）
を満足することを特徴とする。
【００２３】
この態様によれば、コンデンサの容量を前記スイッチング素子の入力容量の10倍から500倍の間とすることで、スイッチング素子のゲートに印加されるゲート信号の電圧レベルを安定させることができる。また、抵抗の値を、式Ｒ＜１／Ｃ×ｆを満足するように設定することで、コンデンサの容量Ｃとスイッチング周波数ｆとに応じてデプレッション型スイッチング素子のスイッチング動作を早くすることができる。
【００２４】
本発明の他の態様に係るデプレッション型スイッチング素子の駆動回路は、デプレッション型スイッチング素子はGaN、AlGaN、InGaN などの窒化物系半導体を用いたデプレッション型の窒化物系半導体ヘテロ接合電界効果トランジスタであることを特徴とする。
【００２５】
この態様によれば、GaN、AlGaN、InGaN などの窒化物系半導体を用いたデプレッション型の窒化物系半導体ヘテロ接合電界効果トランジスタ（ＧａＮ系ＨＥＭＴ）の素子構造を解析すると、ショットキー電極であるゲート電極とオーミック電極であるソース電極とでダイオードが構成されている。つまり、ＧａＮ系ＨＥＭＴにはダイオードが内在している。このため、デプレッション型スイッチング素子としてデプレッション型の窒化物系半導体ヘテロ接合電界効果トランジスタを用いることで、コンデンサとゲートの間の信号線に外付けのダイオードを設ける必要が無くなり、その分部品点数が削減されてコストをさらに低減することができる。
【００２６】
本発明の他の態様に係るデプレッション型スイッチング素子の駆動回路は、前記スイッチング素子はショットキー接合したゲート電極と、ソース電極を有する電界効果トランジスタであって、前記ダイオードは、該ゲート電極と該ソース電極間の前記スイッチング素子自体のダイオード特性を利用するものであることを特徴とする。
【００２７】
この態様によれば、コンデンサとゲートの間の信号線に外付けのダイオードを設ける必要が無くなり、その分部品点数が削減されてコストをさらに低減することができる。
【発明の効果】
【００２８】
本発明によれば、マイナス電源を不要にすることができ、コストの低減とプリント配線基板の小型化を図ることができる。また、単一の電源でデプレッション型スイッチング素子を駆動可能なデプレッション型スイッチング素子の駆動回路を実現することができる。
【発明を実施するための最良の形態】
【００２９】
次に、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。
【００３０】
（第１実施形態）
第１実施形態に係るデプレッション型スイッチング素子の駆動回路を、図１乃至図９に基づいて説明する。
【００３１】
図１はデプレッション型スイッチング素子の駆動回路（単電源駆動回路）の概略構成を示す回路図である。図２はデプレッション型スイッチング素子の一例として用いた、GaN、AlGaN、InGaN などの窒化物系半導体を用いたデプレッション型（ノーマリオン型）の窒化物系半導体ヘテロ接合電界効果トランジスタ（HFET）、或いは別名HEMTの構造を示す断面図である。図３は、本実施形態に係る駆動回路のシミュレーション波形を示すタイミングチャートである。図４はGaN 系HEMTのVgs-Ig特性の測定に用いたVgs-Ig測定系を示すブロックダイアグラムであり、図５は図４の測定系を用いて測定したGaN 系HEMTのVgs-Ig特性を示すグラフである。図６はGaN 系HEMTのVds-Id（ドレイン・ソース間電圧）特性を示すグラフであり、図７はVds-Id特性の詳細を示すグラフである。図８は図１に示す駆動回路の動作を測定するための動作実験系を示すブロックダイアグラムである。そして、図９は、図８に示す動作実験系で実際に測定して得られた本実施形態に係る駆動回路の波形を示すタイミングチャートである。
【００３２】
図１に示すデプレッション型スイッチング素子の駆動回路１は、単電源駆動回路であり、デプレッション型スイッチング素子としてのGaN 系HEMT１０のゲートＧに、GaN 系HEMT１０をオン／オフさせる制御信号を出力する制御信号出力手段としての発振器１１を備えている。また、駆動回路１は、発振器１１から出力される制御信号をゲートＧへ供給する信号線１２に設けられたコンデンサ（Ｃ１）１３と、コンデンサ１３とゲートＧの間の信号線１２とGaN 系HEMT１０のソースＳとの間に設けられたダイオード（Ｄ１）１４と、を備える。
【００３３】
GaN 系HEMT１０のソースＳは接地されており、そのドレインは負荷抵抗（Ｒ１）１５を介して負荷抵抗駆動用の電源（Ｖ２）１６の正極側に接続されている。
【００３４】
発振器１１は、GaN 系HEMT１０をオンさせる高レベル、例えば＋５（Ｖ）の制御信号３０ａと、GaN 系HEMT１０をオフさせる低レベル（０（Ｖ））の制御信号３０ｂとを、例えば1000KHz程度の周波数で出力する。図３（Ａ）は、発振器１１から出力される制御信号３０の出力電圧波形（発振器出力電圧波形）を示している。
【００３５】
コンデンサ１３の容量は、GaN 系HEMT１０の入力容量の10倍から500倍の間に設定されている。コンデンサ１３の容量がGaN 系HEMT１０の入力容量の10倍より小さいと、応答性が悪くなるので好ましくない。また、コンデンサ１３の容量がGaN 系HEMT１０の入力容量の500倍より大きいと、ゲートに印加されるオン/オフ電圧が安定するまでに時間がかかるので好ましくない。
【００３６】
図１に示すGaN 系HEMT１０は、図２に示すように、基板２１上に形成されたＧａＮなどから成るバッファ層２２と、バッファ層２２上に形成されたアンドープＧａＮ層から成るチャネル層２３と、チャネル層２３上に形成されたアンドープＡｌＧａＮから成る電子供給層２４と、を備える。さらに、ＧａＮ系HFET１０は、ゲート電極（Ｇ）２５、ソース電極（Ｓ）２６、およびドレイン電極（Ｄ）２７を備える。
【００３７】
このＧａＮ系半導体デバイス１０では、チャネルの長さＬに相当するアンドープＧａＮから成るチャネル層２３の表面にはアンドープＡｌＧａＮから成る電子供給層２４がヘテロ接合しているため、接合している部分の界面には２次元電子ガス２８が発生する。そのため、２次元電子ガス２８がキャリアとなってチャネル層２３は導電性を示すようになる。またソース電極２６およびドレイン電極２７は、例えば、電子供給層２４に最も近接した領域からTi、AlとSiの合金、Ｗの順に積層して形成されてなる。
【００３８】
次に、上記構成を有する図１に示す駆動回路１の動作を図３に示す駆動回路のシミュレーション波形を参照して説明する。図３（Ａ）は発振器１１の出力電圧波形を、図３（Ｂ）はGaN 系HEMT１０のゲートに入力されるゲート信号３１の波形（ＦＥＴゲート入力電圧波形）を、図３（Ｃ）はGaN 系HEMT１０のVds波形（ＦＥＴドレイン・ソース間電圧波形）３２をそれぞれ示している。
【００３９】
この駆動回路１において、発振器１１から出力される高レベルの制御信号３０ａは、コンデンサ１３を充電すると同時に、コンデンサ１３によってマイナス側にレベルシフトされてGaN 系HEMT１０のゲートＧに伝わる。
【００４０】
GaN 系HEMT１０のゲートＧにｔ１時点からｔ２時点の間に入力されるゲート信号３１の波形は、符号３１ａ´で示すように、立ち上がりにスパイクが発生するが、コンデンサの容量が入力容量の10倍から500倍の間であれば素子破壊などにいたることはない。
【００４１】
図３のｔ２時点からｔ３時点の間では、発振器１１から低レベルの制御信号３０ｂが出力され、その間にGaN 系HEMT１０のゲートＧに入力されるゲート信号３１の波形は、符号３１ｂで示すように、GaN 系HEMT１０のしきい値より低い−５（Ｖ）なので、GaN 系HEMT１０はオフする。
【００４２】
図３のｔ３時点からｔ４時点の間では、発振器１１から２発目の高レベル（５（Ｖ））の制御信号３０ａが出力される。この高レベル（５（Ｖ））の制御信号３０ａは、コンデンサ１３によってマイナス側にレベルシフトされてGaN 系HEMT１０のゲートＧに伝わる。このときゲートＧに入力されるゲート信号３１の波形は、符号３１ａで示すように、０（Ｖ）になる。この０（Ｖ）のゲート信号がGaN 系HEMT１０のゲートに印加されることで、GaN 系HEMT１０がオンする。
【００４３】
GaN 系HEMT１０がオンした後、図３のｔ４時点からｔ５時点の間では、発振器１１から低レベルの制御信号３０ｂが出力され、その間にGaN 系HEMT１０のゲートＧに入力されるゲート信号３１の波形は、符号３１ｂで示すように、GaN 系HEMT１０のしきい値電圧より低い−５（Ｖ）と一なるので、GaN 系HEMT１０はオンからオフになる。
【００４４】
この後（ｔ５時点以降）は、発振器１１から高レベルの制御信号３０ａと、例レベルの制御信号３０ｂとが周期的に出力されることで、GaN 系HEMT１０のスイッチング動作（オン／オフ動作）が繰り返される。
【００４５】
このようにして、発振器１１から高レベルの制御信号３０ａと低レベルの制御信号３０ｂが周期的に出力されると、信号レベルが０（Ｖ）と負の電圧（例えば−５（Ｖ））の間で周期的に変化するパルス波形のゲート信号３１がGaN 系HEMT１０のゲートＧに印加されるので、そのGaN 系HEMT１０をスイッチング動作させることができる。
【００４６】
以上のように構成された第１実施形態によれば、以下の作用効果を奏する。
【００４７】
○発振器１１から高レベル（＋５（Ｖ））の制御信号３０ａと低レベル（０（Ｖ））の制御信号３０ｂとが周期的に出力されると（図３（Ａ）参照）、信号レベルが０（Ｖ）と負の電圧（例えば−５（Ｖ））の間で周期的に変化するパルス波形のゲート信号３１がGaN 系HEMT１０のゲートＧに印加されるので、GaN 系HEMT１０をスイッチング動作させることができる。
【００４８】
このため、発振器１１から出力される電圧がGaN系HEMTのしきい値の絶対値より大きければ、単一電源でGaN 系HEMT１０を駆動することができ、上記従来技術のように、＋５（Ｖ）や＋３．３（Ｖ）の電源とは別に、GaN 系HEMT１０をオフにするためのマイナス電源を設ける必要がない。つまり、図１に示す駆動回路１では、単一の電源（＋５（Ｖ）の電源）だけでGaN 系HEMT１０をスイッチング動作させることができる。従って、マイナス電源を不要にすることができ、コストの低減とプリント配線基板の小型化を図ることができる。
【００４９】
○コンデンサ１３の容量をGaN 系HEMT１０の入力容量の10倍から500倍の間とすることで、GaN 系HEMT１０の入力容量による影響が抑制され、そのゲートＧに印加される制御信号の電圧レベルが安定する。
【００５０】
○GaN系HEMT１０の素子構造を解析すると、図２に示すゲート電極２５とソース電極２６の間にはショットキーダイオードが構成されている。つまり、GaN系HEMT１０にはダイオードが内在している。
【００５１】
このことを確かめるために、図４に示すVgs-Ig測定系を用いて被試験デバイス（DUT)であるGaN 系HEMT１０のVgs-Ig特性を測定した。その測定結果を図５に示す。
【００５２】
図４に示すVgs-Ig測定系において、符号４１はHEMT１０のVgsを変化させるための可変電圧電源であり、符号４２はＩｇを測定するための電流系である。このVgs-Ig測定系を用いてGaN 系HEMT１０のVgs-Ig特性を測定したところ、予想された通り、図５に示すようなショットキーダイオードの特性を示す結果が得られた。図５に示すGaN 系HEMT１０のVgs-Ig特性から、GaN 系HEMT１０にダイオードが内在していることが確かめられた。よって図１に示すダイオード（D1）１４に相当する素子はGaN 系HEMT１０に内蔵されているので不要であると考えられる。
【００５３】
図１に示すダイオード（D1）１４の無い駆動回路により被試験デバイス（DUT)であるGaN 系HEMT１０のスイッチング特性を測定した。測定に用いたGaN 系HEMT１０のＶｇｓ−Ｉｄ特性を図６に、そのＶｄｓ−Ｉｄ特性を図７にそれぞれ示す。このとき用いた動作実験系を図８に示し、測定結果を図９（Ａ）〜（Ｃ）に示す。
【００５４】
図７において、曲線（イ）はVgs=0(V)のとき、曲線（ロ）はVgs=-0.5(V)のとき、曲線（ハ）はVgs=-1(V)のとき、曲線（ニ）はVgs=-1.5(V)のとき、曲線（ホ）はVgs=-2(V)のとき、そして、曲線（ホ）はVgs=-2.5(V)のときのＶｄｓ−Ｉｄ特性をそれぞれ示している。図８に示す動作実験系において、符号８１はパルスジェネレータであり、符号８２はオシロスコープである。また、図９（Ａ）で示す波形９１は、パルスジェネレータから制御信号として出力される、図３（Ａ）の発振器出力電圧波形３０と同様のパルスジェネレータ出力電圧波形である。図９（Ｂ）で示す波形９２は、図３（Ｂ）のＦＥＴゲート入力電圧波形３１と同様のＦＥＴゲート入力電圧波形である。そして、図９（Ｃ）で示す波形９３は、図３（Ｃ）のVdsと同様のＦＥＴドレイン・ソース間電圧波形である。
【００５５】
図９に示す実験結果から、図１に示す駆動回路１において、デプレッション型スイッチング素子としてデプレッション型の窒化物系半導体ヘテロ接合電界効果トランジスタ（GaN系HEMT１０）を用いる場合には、ダイオード（D1）１４が無くても安定して動作ができていることが判る。
【００５６】
このように、GaN系HEMT１０にはダイオードが内在しているため、デプレッション型スイッチング素子としてGaN系HEMT１０を用いることで、コンデンサ１３とゲートＧの間の信号線１２に外付けのダイオードＤ１を設ける必要が無くなり、その分部品点数が削減されてコストをさらに低減することができる。
【００５７】
（第２実施形態）
次に、第２実施形態に係るデプレッション型スイッチング素子の駆動回路１Ａを、図１０に基づいて説明する。
【００５８】
この駆動回路１Ａの特徴は、図１に示す上記第１実施形態に係るデプレッション型スイッチング素子の駆動回路１において、コンデンサ１３と並列に抵抗１７が接続されている点にある。
【００５９】
コンデンサ１３の容量は、上記第１実施形態と同様に、GaN 系HEMT１０の入力容量の10倍から500倍の間に設定されている。
【００６０】
また、抵抗１７の値が次式
Ｒ＜（１／Ｃ×ｆ）（ｆはスイッチング周波数）
を満足するように設定されている。その他の構成は上記第１実施形態と同様である。
【００６１】
以上のように構成された第２実施形態によれば、以下の作用効果を奏する。
【００６２】
○コンデンサ１３と並列に抵抗１７を接続することで、コンデンサ１３の放電が早くなるので、GaN系HEMT１０のスイッチング動作を早くすることができる。
【００６３】
○抵抗１７の値を上式Ｒ＜（１／Ｃ×ｆ）を満足するように設定することで、コンデンサ１３の容量Ｃとスイッチング周波数ｆとに応じてGaN 系HEMT１０のスイッチング動作を早くすることができる。
【００６４】
なお、この発明は以下のように変更して具体化することもできる。
【００６５】
・上記各実施形態では、デプレッション型スイッチング素子の一例としてGaN系HEMT１０を用い、GaN系HEMT１０の駆動回路について説明したが、GaN系HEMT１０以外のデプレッション型スイッチング素子の駆動回路にも本発明は適用可能である。
【００６６】
・なお、上記各実施形態では、デプレッション型スイッチング素子の一例としてGaN系HEMT１０を用い、制御信号出力手段として発振器１１を用いているが、本発明はこのような構成に限定されない。「制御信号出力手段」として、発振器１１に代えて、例えば、電源装置やモータの制御に用いられるＭＰＵ（ＣＰＵ）やＤＳＰなどのデバイス（制御素子）で、＋５（Ｖ）や＋３．３（Ｖ）の電源電圧で動作する集積回路を用いる構成の駆動回路にも本発明は適用可能である。
【図面の簡単な説明】
【００６７】
【図１】第１実施形態に係るデプレッション型スイッチング素子の駆動回路の概略構成を示す回路図。
【図２】図１に示すGaN系HEMTの構造を示す断面図。
【図３】（Ａ）〜（Ｃ）は第１に示す駆動回路のシミュレーション波形を示すタイミングチャート。
【図４】GaN 系HEMTのVgs-Ig特性の測定に用いた測定系を示すブロックダイアグラム。
【図５】図４の測定系を用いて測定したGaN 系HEMTのVgs-Ig特性を示すグラフ。
【図６】GaN 系HEMTのVds-Id特性を示すグラフ。
【図７】GaN 系HEMTのVds-Id特性の詳細を示すグラフ。
【図８】図１に示す駆動回路の動作を測定するための動作実験系を示すブロックダイアグラム。
【図９】（Ａ）〜（Ｃ）は図８に示す動作実験系で測定して得られる駆動回路の波形を示すタイミングチャート。
【図１０】第２実施形態に係るデプレッション型スイッチング素子の駆動回路の概略構成を示す回路図。
【図１１】ノーマリオン素子およびノーマリオフ素子のVgsとIdの特性を示すグラフ。
【図１２】（Ａ），（Ｂ）は従来のノーマリオン素子の駆動回路を示す回路図。
【符号の説明】
【００６８】
１，１Ａ…デプレッション型スイッチング素子の駆動回路
１０…GaN系HEMT
１１…発振器
１２…信号線
１３…コンデンサ
１４…ダイオード
１７…抵抗
【図１】
2008235952.tif 000003
【図２】
2008235952.tif 000004
【図３】
2008235952.tif 000005
【図４】
2008235952.tif 000006
【図５】
2008235952.tif 000007
【図６】
2008235952.tif 000008
【図７】
2008235952.tif 000009
【図８】
2008235952.tif 000010
【図９】
2008235952.tif 000011
【図１０】
2008235952.tif 000012
【図１１】
2008235952.tif 000013
【図１２】
2008235952.tif 000014