(57)【要約】【課題】より低い電流値且つ短時間で放電を抑制することのできる電子線装置を提供する【解決手段】素子電極１の配線側との接続側に片持ちばりの突出部を備えた第１の立体構造物２を形成し、該立体構造物２の表面電位を設定することにより、上記突出部とリアプレートで挟まれた第１の空間７の電界強度をパネル内の平均電界強度よりも弱くし、放電により素子電極１上で発生した陰極点が走査線側に移動した際に、第１の空間７内において該陰極点を消滅させる。【選択図】図１
2008257912.tif 000002
【特許請求の範囲】
【請求項１】
素子電極を備えた複数の電子放出素子と、該素子電極に接続された複数の配線とを備えたリアプレートと、
アノード電極を備え、上記リアプレートに対向配置して上記電子放出素子から放出された電子が照射されるフェースプレートとを備えた電子線装置であって、
上記素子電極の配線との接続側において、
該素子電極上に、該素子電極を部分的に覆う片持ちばり状の突出部を備えた立体構造物を有し、
上記リアプレートと上記突出部とに挟まれた空間が、該素子電極の配線との接続側を覆い、且つ、該空間の電界強度が下記で示される平均電界強度より弱くなるように上記立体構造物の表面電位が規定されており、
平均電界強度＝Ｖａ／ｄ
〔Ｖａ：アノード電極の印加電圧、ｄ＝リアプレートとフェースプレートの間隔〕
上記素子電極が、電流が流れた際に局所的に温度が上昇する高温部を有し、該高温部が上記空間内か、或いは、該空間から２０μm以下の距離に位置することを特徴とする電子線装置。
【請求項２】
素子電極を備えた複数の電子放出素子と、該素子電極に接続された複数の配線とを備えたリアプレートと、
アノード電極を備え、上記リアプレートに対向配置して上記電子放出素子から放出された電子が照射されるフェースプレートとを備えた電子線装置であって、
上記素子電極の配線との接続側において、
上記リアプレート面内で該素子電極の配線との接続側を挟む立体構造物を有し、
該立体構造物によって挟まれた空間が、該素子電極の配線との接続側を覆い、且つ、該空間の電界強度が下記で示される平均電界強度より弱くなるように上記立体構造物の表面電位が規定されており、
平均電界強度＝Ｖａ／ｄ
〔Ｖａ：アノード電極の印加電圧、ｄ＝リアプレートとフェースプレートの間隔〕
上記素子電極が、電流が流れた際に局所的に温度が上昇する高温部を有し、該高温部が上記空間内か、或いは、該空間から２０μm以下の距離に位置することを特徴とする電子線装置。
【請求項３】
上記立体構造物の表面電位が、上記素子電極が接続された配線の電位以下に規定されている請求項１または２に記載の電子線装置。
【請求項４】
上記空間が、上記平均電界強度の１％以下の領域を有している請求項１乃至３のいずれかに記載の電子線装置。
【請求項５】
一対の素子電極を備え、該一対の素子電極のうちの一方に接続された複数の第一配線と、他方に接続され、第一配線とは絶縁層を介して交差する複数の第二配線と、を備えている請求項１乃至４のいずれかに記載の電子線装置。
【請求項６】
上記立体構造物が上記絶縁層の一部である請求項５に記載の電子線装置。
【請求項７】
上記立体構造物が、上記素子電極或いは該素子電極が接続された配線に電気的に接続されていることを特徴とする請求項１乃至６のいずれかに記載の電子線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面型の画像表示装置に適用される電子放出素子を用いた電子線装置に関し、特にリアプレートの電極構成に特徴を有する電子線装置に関する。
【背景技術】
【０００２】
従来、電子放出素子の利用形態としては、画像形成装置が挙げられる。例えば、冷陰極電子放出素子を多数形成した電子源基板（リアプレート）と、電子放出素子から放出された電子を加速するアノード電極及び発光部材を具備した対向基板（フェースプレート）とを平行に対向させ、真空に排気した平面型の電子線表示パネルである。平面型の電子線表示パネルは、現在広く用いられている陰極線管（ＣＲＴ）表示装置に比べ、軽量化、大画面化を図ることができる。また、液晶を利用した平面型表示パネルやプラズマ・ディスプレイ、エレクトロルミネッセント・ディスプレイ等の他の平面型表示パネルに比べて、より高輝度、高品質な画像を提供することができる。
【０００３】
このように、冷陰極電子放出素子から放出された電子を加速するために、アノード電極と素子との間に電圧を印加するタイプの画像形成装置においては、発光輝度を最大限得るために高電圧を印加するのが有利である。素子の種類によって放出される電子線は対向電極に到達するまでに発散するので、高解像度のディスプレーを実現しようとすると、リアプレートとフェースプレートとの基板間距離が短いのが好ましい。
【０００４】
しかしながら、基板間距離が短くなると必然的に該基板間が高電界となるため、放電により電子放出素子が破壊される現象が生じ易くなる。
【０００５】
特許文献１には、素子電極の配線との接続側に付加電極を設け、該付加電極に放電電流を流すことによって素子電極の溶融、断線を防止し、沿面放電を防止した電子線装置が開示されている。
【０００６】
【特許文献１】特開２００６−２０９９９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、放電による影響をより抑制するためには、放電電流が最大値を迎える前に放電自体を消滅させる方法が望まれていた。
【０００８】
本発明は、上記課題を鑑みて、より低い電流値且つ短時間で放電を抑制することのできる電子線装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の第一は、素子電極を備えた複数の電子放出素子と、該素子電極に接続された複数の配線とを備えたリアプレートと、
アノード電極を備え、上記リアプレートに対向配置して上記電子放出素子から放出された電子が照射されるフェースプレートとを備えた電子線装置であって、
上記素子電極の配線との接続側において、
該素子電極上に、該素子電極を部分的に覆う片持ちばり状の突出部を備えた立体構造物を有し、
上記リアプレートと上記突出部とに挟まれた空間が、該素子電極の配線との接続側を覆い、且つ、該空間の電界強度が下記で示される平均電界強度より弱くなるように上記立体構造物の表面電位が規定されており、
平均電界強度＝Ｖａ／ｄ
〔Ｖａ：アノード電極の印加電圧、ｄ＝リアプレートとフェースプレートの間隔〕
上記素子電極が、電流が流れた際に局所的に温度が上昇する高温部を有し、該高温部が上記空間内か、或いは、該空間から２０μｍ以下の距離に位置することを特徴とする電子線装置である。
【００１０】
本発明の第二は、素子電極を備えた複数の電子放出素子と、該素子電極に接続された複数の配線とを備えたリアプレートと、
アノード電極を備え、上記リアプレートに対向配置して上記電子放出素子から放出された電子が照射されるフェースプレートとを備えた電子線装置であって、
上記素子電極の配線との接続側において、
上記リアプレート面内で該素子電極の配線との接続側を挟む立体構造物を有し、
該立体構造物によって挟まれた空間が、該素子電極の配線との接続側を覆い、且つ、該空間の電界強度が下記で示される平均電界強度より弱くなるように上記立体構造物の表面電位が規定されており、
平均電界強度＝Ｖａ／ｄ
〔Ｖａ：アノード電極の印加電圧、ｄ＝リアプレートとフェースプレートの間隔〕
上記素子電極が、電流が流れた際に局所的に温度が上昇する高温部を有し、該高温部が上記空間内か、或いは、該空間から２０μｍ以下の距離に位置することを特徴とする電子線装置である。
【発明の効果】
【００１１】
本発明においては、素子電極の配線との接続側に、平均電界強度よりも弱い電界強度の空間が接していることから、放電により該素子電極上で発生した陰極点が配線方向に移動する際に該空間内において徐々に弱められ、短時間で消滅する。よって、本発明の電子線装置においては、従来よりもより効率良く且つ小さいダメージで放電を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好ましい実施形態について説明する。尚、以下の説明においては、便宜上、第１の発明における立体構造物を第１の立体構造物と呼び、該立体構造物とリアプレートとに挟まれた空間を第１の空間と呼ぶ。同様に、第２の発明における立体構造物を第２の立体構造物と呼び、該立体構造物で挟まれた空間を第２の空間と呼ぶ。
【００１３】
本発明に用いられる電子放出素子としては、電界放出型素子、ＭＩＭ型素子、表面伝導型電子放出素子のいずれでも用いることができる。特に放電が発生し易いという点から、数ｋＶ以上の電圧が印加される、一般に高電圧型と呼ばれる電子線装置が好ましく適用される。
【００１４】
本発明の好ましい実施の形態について、電子源として表面導電型放出素子を例にとり、以下に具体的に説明する。尚、表面伝導型電子放出素子の代表的な構成、製造方法及び特性については、例えば特開平２−５６８２２号公報に開示されている。
【００１５】
本発明の電子線装置の基本的構成を図６に示す。リアプレート６１と、該リアプレート６１に対向配置するフェースプレート６２と、これらプレート６１，６２の周縁部に固定されて、これらプレート６１，６２と共に外囲器を構成する枠部６４とを備えている。また、通常は、リアプレート６１及びフェースプレート６２との間に配置され、これらのプレート６１，６２間の距離を保持すると同時に耐大気圧構造体として働くスペーサ６３（板状、柱状、リブなどの構成部材）を備えている。リアプレート６１には、電子源及びそれを駆動するための電極や配線が設けられている。
【００１６】
図１は、本発明の第１の電子線装置の好ましい実施形態のリアプレート６１における第１の立体構造物と素子電極に形成された高温部の構成を模式的に示す斜視図である。図中、１は素子電極、２は第１の立体構造物、２ａは第１の立体構造部の一部である片持ちばり状の突出部、３は高温部、７は第１の空間である。
【００１７】
次に図２（ａ）に、図１の平面模式図を、図２（ｂ）に（ａ）中のＡ−Ｂ断面模式図を示す。
【００１８】
第１の立体構造物２は、素子電極１上に形成され、その一部である片持ちばり状の突出部２ａが素子電極１の配線との接続側を覆う構造となっている。尚、本発明において立体構造物２の有する「片持ちばり状の突出部」とは、いわゆる片持ちばり状に一端が固定支持され、他端が自由端である部位であり、それ自体は撓んだり、反ったり、ねじれたりといった変形を容易に起こさない部位である。素子電極１内の高温部３は、後述する通電処理などの電流が流れた時に局所的に温度が上昇する位置を示す。この位置は、放電電流が流れた場合に局所的に温度が上昇する位置と等価である。図１及び図２の例では、素子電極１の幅を不連続に変化させることで高温部３が形成されている。
【００１９】
第１の空間７は、第１の立体構造物２の突出部２ａとリアプレート６１とで挟まれた空間であり、素子電極１を部分的に覆っており、後述するように該空間７の電界強度がパネル（外囲器）内の平均電界強度よりも弱くなるように表面電位が設定されている。本発明では、係る第１の空間７によって放電を抑制する。
【００２０】
一般に、パネル内での放電には、主に素子放電、異物放電、突起放電が考えられる。素子放電とは、電子放出素子が過電圧等で破壊され、それがトリガーとなって発生する放電である。異物放電とは、パネル内に異物が混入し、それが移動中に発生する放電である。突起放電とは、パネル内の不要な突起から電子放出が過剰に行われて生じる放電である。異物放電、突起放電、素子放電共に放電発生後は素子電極に放電が移動するため、実質的に同様の過程を辿る。本発明はいずれの放電に対しても抑制効果が得られるものである。
【００２１】
図３に、図１の構成で素子電極に放電が発生した場合の放電進行過程を示す。ここでは、第１の立体構造物２は配線に電気的に接続しているものとする。
【００２２】
先ず、素子電極１に放電８が発生する〔図３（ａ）〕。これがトリガーとなって、フェースプレート６２に設けられたアノード電極（不図示）から放電電流が流れ込み、放電が進行する。その際、素子電極１の高温部３は電流集中によって温度が上昇し、素子電極１を構成する部材が溶融、蒸発することで陰極点９が生じる〔図３（ｂ）〕。そして、高温部３を起点として陰極点９が移動し始める〔図３（ｃ）〕。陰極点９が移動した跡には素子電極１の構成部材が消失したダメージ１０が残る。陰極点９は電位が低い方に移動するため、接地電位に近い側、つまり配線側に向かう。本発明に係る第１の空間７は、素子電極１の配線との接続側を覆っているため、陰極点９は第１の空間７内へ移動する。第１の空間７は電界強度が弱められているため、第１の空間７内に侵入した陰極点９のエネルギーも徐々に弱まり、最終的には第１の空間７内で陰極点９は進行を停止、消滅する〔図３（ｄ）〕。
【００２３】
図４に、図３の放電進行過程を経た場合の放電電流のグラフを示す。図４において、１９は本発明における放電電流を、２０は第１の空間７を配置しない場合に陰極点９が消滅せずに流れる放電電流を示している。第１の空間７を配置しない場合の放電電流２０はフェースプレート６２の特性によって決まる。本発明によると、第１の空間７によって陰極点９を消滅させて放電電流を抑制することができる。
【００２４】
本発明において、素子電極１の高温部３は、第１の空間７内に位置するか、或いは、第１の空間７までの距離（図２におけるＬ１）が２０μｍ以下である。
【００２５】
通常、放電電流の立ち上がり時間（図４の時間Ｔ１）は５０乃至１００ｎｓ程度である。一方、陰極点９の移動速度は５０乃至２００ｍ／ｓｅｃ程度である。
【００２６】
５０×５０×１０-9＝２．５×１０-6
１００×２００×１０-9＝２０×１０-6
【００２７】
よって、放電立ち上がり時間Ｔ１までに、陰極点９を第１の空間７に移動させて放電を抑制させるためには、第１の空間７と高温部３の距離Ｌ１が２０μｍ以下、好ましくは２．５μｍ以下である。例えば、１０〜５０ｎｍ厚のＰｔ電極を用いた場合は、放電電流の立ち上がり時間は１００ｎｓ、陰極点の移動速度は１００ｍ／ｓｅｃ程度であるので、２０μｍ≦Ｌ１が好ましい。言うまでもなく、より好ましくは高温部３が第１の空間７の内部に位置する構成である。
【００２８】
図５に、図１の素子電極と配線との関係を模式的に示す。図中、１１は走査信号素子電極であり、図１の素子電極１である。１２は情報信号素子電極、２は第１の立体構造物、３は高温部、１４は情報信号配線（第１配線）、１５は絶縁層、１６は走査信号配線（第２配線）、１７は素子膜、１８は素子膜１７に形成された電子放出部である。走査信号素子電極１１と情報信号素子電極１２とで、一対の素子電極を形成している。走査信号素子電極１１と走査信号配線１６は直接接続していても良いし、第１の立体構造物２が金属等の導電性材料である場合は走査信号素子電極１１と走査信号配線１６が第１の立体構造物２を介して接続されていても良い。また、本例では、走査信号素子電極１１に第１の立体構造物２が接続された例を示したが、本発明ではこれに限定されない。例えば、信号素子電極１２にも放電電流が流れる場合には、第１の立体構造物２を信号素子電極１２側に設ける構成、或いは走査信号素子電極１１と信号素子電極１２の両側に設ける構成でも良い。更に、情報信号配線１４と走査信号配線１６の積層関係が上下逆であっても同様の作用、効果が得られる。
【００２９】
第１の立体構造物２は、情報信号配線１４や走査信号配線１６或いは絶縁層１５の一部として、それらと同一プロセスで作製すれば、新たなマスクが不要となり、よりローコスト化が可能となる。
【００３０】
図７は、本発明の第２の電子線装置の好ましい実施形態のリアプレート６１における第２の立体構造物と素子電極に形成された高温部の構成を模式的に示す斜視図である。図中、１は素子電極、２２は第２の立体構造物、３は高温部である。
【００３１】
次に図８（ａ）に図７の平面模式図を、図８（ｂ）に（ａ）中のＡ−Ｂ断面模式図を示す。
【００３２】
本発明において第２の立体構造物２２は、素子電極１を幅方向で挟む構造を有し、該素子電極１で挟まれた第２の空間２７が素子電極１の配線との接続側を覆っている。図７の例では、第２の立体構造物２２は平面形状においてＵ字型を呈しているが、本発明において第２の立体構造物２２は、素子電極１を幅方向で挟む構造であればこれに限定されない。
【００３３】
本発明の第１の電子線装置と第２の電子線装置は、放電電流を抑制するための空間１，２を形成するための立体構造物の構造が異なる以外は同じ構成及び作用を有している。即ち、第２の電子線装置においても、素子電極１には高温部３が形成されており、該高温部３は第２の空間２７内に位置するか、或いは、第２の空間２７までの距離Ｌ２が２０μｍ以下、好ましくは２．５μｍ以下である。
【００３４】
本発明において、立体構造物２，２２の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、モリブデン、ルテニウム、銀、タングステン、プラチナ、金等の金属材料や、ＢｉやＢａ、Ｐｂ等のフリットガラス等の絶縁材料が用いられる。形成方法としては、溶媒に金属成分及びガラス成分を混合した厚膜ペーストを印刷、焼成する厚膜印刷法や、金属ペーストを用いたオフセット印刷法等がある。立体構造物２，２２に絶縁材料を用いる場合は、帯電防止膜や金属薄膜を被覆して電位規定する方が好ましい。規定電位は、接地電位が好ましく、特に配線電位以下（好ましくは負電位）であれば、より放電抑制効果が高い。空間７，２７を形成するという観点では、数μｍの厚みを有する材料が好ましい。また、より確実に陰極点９を空間７，２７へ移動させるためには、陰極点９が進入する側の空間７，２７の境界において、立体構造物の幅Ｗ１，Ｗ３（図２，図８参照）を素子電極１の幅Ｗ２より広くして空間７，２７が素子電極１を完全に内包する構成が好ましい。
【００３５】
素子電極１の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、モリブデン、ルテニウム、銀、タングステン、プラチナ、金等が用いられる。電子放出素子特性、素子膜７との段差が小さいという観点から厚さ０．０１〜０．３μｍ程度の薄膜が好ましい。
【００３６】
高温部３は、局所的に温度上昇する部分であり、素子電極１の幅を変更するだけでなく、厚みを変化させたり、角部の曲率半径が小さい領域を設ける等によって電流集中させる構成でも良い。また、局所的に高抵抗材料を用いる等によって消費電力の高い領域を設ける構成でも良い。また、高温部３は複数個所存在する場合でも良いが、好ましくは１箇所とした方が陰極点９の制御が容易である。
【００３７】
本発明において、第１の空間７及び第２の空間２７の電界強度（空間内部の電界強度分布）は、パネル内の平均電界強度よりも弱く設定される。空間７，２７の電界強度は、リアプレート６１の各部材の形状及び物性値、フェースプレート６２のアノード電極に印加される電圧、リアプレート６１とフェースプレート６２の間隔等のパラメータを用いた静電場計算を行うことで容易に導出可能である。また、電界強度の大きさは、フェースプレート６２への立体角でも表すことができる。
【００３８】
図９を用いて、図１の第１の立体構造物２における各位置５３、５４、５５の立体角を説明する。ここで、それぞれの位置のフェースプレート６２への立体角を、全周にわたって、拡がり角φｎ（ｎ＝１〜３）であると仮定する。この時、各位置の立体角Ωｎは、
Ωｎ＝２π（１−ｃｏｓφｎ）
となる。図よりφ１＞φ２＞φ３であり、上式より第１の立体構造物２の奥であるほど立体角Ωｎが小さくなり、結果として電界強度が弱められることになる。
【００３９】
また、パネルの平均電界強度は、Ｖａ／ｄ（フェースプレート６２のアノード電極の印加電圧Ｖａ、リアプレート６１とフェースプレート６２の間隔ｄ）で示される。本発明に係る第１の空間７及び第２の空間２７は、該平均電界強度よりも弱く、好ましくは１％以下とすることが効果的であることが、実験的に確認されている。
【００４０】
第１の空間７及び第２の空間２７の形状としては、電界強度を弱めながら、その領域をより広くとる構成が好ましい。つまり、第１の空間７については図２のＷ１、Ｄ１を大きく、Ｈ１を小さく、第２の空間２７については図８のＨ２、Ｄ２を大きく、Ｗ３を小さくする。例えば、平均電界強度に対する電界強度比を１／１００以下とするには、
第１の空間７：Ｄ１／Ｈ１＞１
第２の空間２７：Ｈ２／Ｗ３＞１．５
という条件になる（立体構造物２、２２が電位規定されていた場合）。
【００４１】
また、陰極点９を消滅させる領域（Ｄ１、Ｄ２に関連する）は、陰極点９の移動速度から考えると、数μｍ〜数１０μｍ必要である。
【００４２】
さまざまな形状の立体構造物２、２２を形成しても、高温部３を所定の位置に配置して、前述の要件を考慮すれば、本発明の効果が得られる。
【００４３】
図１０に本発明に係る第１及び第２の立体構造物２，２２の別の形態を模式図を示す。図中、（ａ）及び（ｂ）は第１の立体構造物２の例、（ｃ）及び（ｄ）は第２の立体構造物２２の例である。
【００４４】
図１０（ａ）は第１の立体構造物２の突出部２ａの先端に曲率を有する例である。（ｂ）は第１の立体構造物２の突出部２ａが逆テーパー形状を有する例である。（ｃ）は第２の立体構造物２２が、素子電極１を跨ぐ空洞を有し、該空洞の中に素子電極１が位置する例である。（ｄ）はリアプレート面内で素子電極１を挟む位置に２つの部材２２ａ，２２ｂで第２の立体構造物２２が形成された例である。
【００４５】
本発明において、第１及び第２の立体構造物２，２２、或いは、第１及び第２の空間７，２７は、表面が曲面であっても、凹凸を有していても、前記思想に基づいた作用、効果が得られる。
【実施例】
【００４６】
以下に具体的な実施例を挙げて本発明を詳しく説明するが、本発明がこれら実施例の形態に限定されるものではない。
【００４７】
（実施例１）
図１の第１の立体構造物２及び素子電極１が形成され、図５に示すように配線と接続されたリアプレート６１を図１１の工程に従って作製した。本例では、基板としてアルカリ成分の少ないＰＤ−２００（旭硝子社製）の２．８ｍｍ厚ガラスを用い、さらにこのガラス基板上にナトリウムブロック層として膜厚２００ｎｍのＳｉＯ2膜を塗布形成した。
【００４８】
［素子電極形成］
上記ガラス基板上にスパッタ法によって、膜厚２０ｎｍのＰｔ膜を成膜した後、全面にフォトレジストを塗布した。次いで、露光、現像、エッチングの一連のフォトリソグラフィー技術によってパターニングして、走査信号素子電極１１と情報信号素子電極１２とを形成した〔図１１（ａ）〕。走査信号素子電極１１には高温部３を設けた。情報信号素子電極１２は蛇行させて高抵抗にした。これら素子電極１１，１２の電気抵抗率は０．２５×１０-6［Ωｍ］であった。また、走査信号素子電極１１は、素子膜１７と接続する側の電極幅を２０μｍ、第１の立体構造物２と接続する側（配線との接続側）の電極幅を８μｍとした。
【００４９】
［情報信号配線及び第１の立体構造物形成］
銀Ａｇフォトペーストインキを用い、スクリーン印刷した後、乾燥させてから所定のパターンに露光し、情報信号配線１４及び第１の立体構造物２の第１層１３を形成した〔図１１（ｂ）〕。次いで、銀Ａｇフォトペーストインキを用い、スクリーン印刷した後、乾燥させてから所定のパターンに露光し、第１の立体構造物２の第２層１９を形成した〔図１１（ｃ）〕。尚、第１の立体構造物２の終端部は後述する走査信号配線１６と接続している。その後、現像を行い、約４８０℃で焼成して、第１の立体構造物２を形成した。第１の立体構造物２の第１層１３の厚さは約８μｍ、幅は８０μｍ、長さは１２０μｍとし、第２層１９の厚さは約８μｍ、幅は８０μｍ、長さは１５０μｍとすることにより、第２層の長さ方向の一端を素子電極上１１上に突出させて突出部とした。情報信号配線１４の厚さは約８μｍ、幅は２０μｍとした。尚、これらの値は形成後の実測値である。形成された情報信号配線１４の電気抵抗率を測定したところ、０．０３×１０-6［Ωｍ］であった。
【００５０】
［絶縁層形成］
後工程で形成する走査信号配線１６の下に、ＰｂＯを主成分とする感光性ペーストをスクリーン印刷した後、露光、現像し、最後に約４６０℃で焼成して厚さ３０μｍ、幅２００μｍの絶縁層１５を形成した〔図１１（ｄ）〕。該絶縁層１５には、第１の立体構造物２の終端部に相当する領域に開口部を設けた。
【００５１】
［走査信号配線形成］
Ａｇペーストインキをスクリーン印刷した後、乾燥し、その後４５０℃前後で焼成し、厚さ１０μｍ、幅１５０μｍの、情報信号配線１４と交差する走査信号配線１６を、上記絶縁層１５上に形成した［図１１（ｅ）］。尚、当該工程で外部駆動回路への引き出し配線、引き出し端子も同様に形成した。
【００５２】
本例の配線群の抵抗を測定したところ、素子膜１７が形成される走査信号素子電極１１から走査信号配線１６を通り、外部駆動回路までの抵抗は約１５０Ω、情報信号素子電極１２から情報信号配線１４を通り、外部駆動回路までの抵抗は約１５００Ωであった。
【００５３】
［素子膜及び電子放出部形成］
上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、疎水性にした。水とイソプロピルアルコール（ＩＰＡ）の８５：１５（ｖ／ｖ）混合水溶液に、パラジウム−プロリン錯体を該水溶液中の含有量が０．１５質量％となるように溶解し、有機パラジウム含有溶液を調整した。ピエゾ素子を用いたインクジェット塗布装置により上記有機パラジウム含有溶液をドット径が５０μｍとなるように調整して上記素子電極１１，１２間に付与した。その後、空気中で３５０℃で１０分間の加熱焼成処理を施し、厚みが最大で１０ｎｍの酸化パラジウム（ＰｄＯ）膜を得た。
【００５４】
若干の水素ガスを含む真空雰囲気下で上記酸化パラジウム膜に通電加熱することにより、酸化パラジウムを還元してパラジウムからなる素子膜１７を形成すると同時に、該素子膜１７の一部に電子放出部１８を形成した〔図１１（ｆ）〕。
【００５５】
次いで、トリニトリルを真空雰囲気に導入し、１．３×１０-4Ｐａの真空雰囲気で上記素子膜１７に通電処理を施し、電子放出部１８近傍に炭素或いは炭素化合物を堆積させた。
【００５６】
［表示パネル形成］
ガラス基板上に発光部材としての蛍光膜とアノード電極としてのメタルバックを積層してなるフェースプレート６２を用意した。該フェースプレート６２と、上記の工程で作製したリアプレート６１とを図６に示すように周縁部に枠部６３を配置し、プレート間の距離をスペーサ６４により２ｍｍに維持して封止した。これにより、画素数３０７２×７６８、画素ピッチ２００×６００μｍのマトリクス表示パネルを得た。尚、フェースプレート６２は、各画素のメタルバック間に数１０ｋΩの抵抗部材を介して接続する構成とし、放電電流への電流制限効果を与えた。
【００５７】
尚、Ａｇペーストの特性上、表面に微小な凹凸やパターン端部に丸みが生じるが、それらは本発明の評価にほとんど影響しない程度であったので、第１の空間７は図１に示すような直方体とみなした。光学顕微鏡及びＳＥＭ観察によって、第１の空間７の形状を測定したところ、Ｗ１＝８０μｍ、Ｈ１＝８μｍ、Ｄ１＝２０μｍとなった。高温部３と第１の空間７の距離Ｌ１は１０μｍであった。
【００５８】
（実施例２）
図７の第２の立体構造物２２及び素子電極１が形成され、図１２に示すように配線と接続されたリアプレート６１を作製した。
【００５９】
製造工程は、実施例１とほぼ同様であるが、第２の立体構造物２２を形成する際に、Ａｇペーストを３層積層させ、各層のパターンは同一形状とした点が異なる。
【００６０】
作製された第２の立体構造物２２の厚さは約３０μｍ、幅は８０μｍ、長さは１５０μｍとした。情報信号配線１４の厚さは約１０μｍ、幅は２０μｍとした。
【００６１】
光学顕微鏡及びＳＥＭ観察によって、第２の空間２６の形状を測定したところ、Ｗ３＝２０μｍ、Ｈ２＝３０μｍ、Ｄ２＝３０μｍとなった。
【００６２】
高温部３と第２の空間２６の距離Ｌ２は１０μｍであった。
【００６３】
（実施例３）
図１３に示すリアプレートを作製した。本例では走査信号素子電極１１の高温部３をより配線側に設け、第１の空間７内に位置するように素子電極１１を形成した。走査信号素子電極１１の端部から高温部３までの距離Ｌ３は５μｍとした。
【００６４】
（比較例１）
比較例１として、第１の立体構造物２を設けない以外は実施例１と同様の、図１４に示す構成のリアプレート６１を作製した。製造工程は第１の立体構造物２の形成工程を除いて実施例１と同等である。よって、走査信号素子電極１１と走査信号配線１６とは直接電気的に接続されている。
【００６５】
実施例１及び実施例２において、電界計算で導出された電界強度分布の模式図を図１５に示す。図中、４１は等電位線である。図１５（ａ）は、図１のＡ−Ｂ断面に相当し、実施例１の第１の空間７内の電界強度を示す。Ｅ１は電界強度が第１の立体構造物２外部の平均電界強度の１／１００となる位置であり、第１の立体構造物２の端部からＥ１までの距離Ｌａは８μｍであった。
【００６６】
図１５（ｂ）は、図８のＡ−Ｂ断面に相当し、実施例２の空間２７内の電界強度を示す。Ｅ２は電界強度が第２の立体構造物２２外部の平均電界強度の１／１００となる位置であり、第２の立体構造物２の端部からＥ２までの距離Ｌｂは２５μｍであった。
【００６７】
［評価］
以上のようにして得られた実施例１〜３及び比較例１の表示パネルについて、通常通りの画像表示を行ったところ、いずれの表示パネルにおいても良好な表示が得られた。
【００６８】
次いで、本発明の効果を確認するため、電子放出素子に過電圧を印加して人工的に素子放電を誘発させる放電実験を行った。先ず、パネル中央でスペーサから離れた位置の適当なアドレス（Ｘ，Ｙ）の画素とその周辺３画素分以外の電子放出素子を除去した。これは、放電実験において駆動する配線上に電子放出素子が接続されていると、電圧を印加した際に、素子特性に応じた電流が放電電流に加算されてしまうからである。電子放出素子の除去方法としては、リアプレートの裏面からＹＡＧレーザーを素子膜１７に照射することで実現した。素子膜１７は非常に薄い膜であるため、低出力でも除去が可能である。
【００６９】
次に、フェースプレート６１のアノード電極に１乃至１０ｋＶの電圧を印加し、走査信号、情報信号としてそれぞれ−１０乃至２０Ｖ、＋１０乃至２０Ｖを印加した。同時に、電圧プローブ及び電流プローブを用いて、電圧印加ラインの電圧、電流波形をモニターした。
【００７０】
本例では、走査信号側が情報信号側より電圧印加経路の抵抗が低いため、放電電流は大半が走査信号配線１６へと流れる。電気回路的には走査信号側：情報信号側＝１０：１の分流比となるが、陰極点９が走査信号素子電極１１上を移動し、素子膜１７が破壊されて高抵抗化するため、情報信号側に流れる電流はほぼゼロと見なして良い。実際に、情報信号配線１４からの放電電流は２０ｍＡ以下であった。
【００７１】
図１６に、本実施例の走査信号配線１６から出力された放電電流波形の模式図を示す。図１６（ａ）において、Ａａ０＝Ａａ１＝Ａａ２＝０．５Ａ、Ａａ３＝０．１５Ａ、Ｔａ０＝Ｔａ１＝Ｔａ２＝０．１μｓ、Ｔａ３＝０．０６μｓであった。Ａａ０、Ｔａ０は比較例１の、Ａａ１〜３、Ｔａ１〜３はそれぞれ実施例１〜３の最大放電電流及び最大放電電流に達する放電立ち上がり時間である。なお、Ａａ０’は、高温部３に放電が移動する電流値で値は０．２Ａ、Ｔａ０’は比較例１の放電持続時間で値は６０μｓであった。
【００７２】
図１６（ｂ）において、Ａｂ０＝２Ａ、Ａｂ１＝Ａｂ２＝１．２Ａ、Ａｂ３＝０．２Ａ、Ｔｂ０＝０．１μｓ、Ｔｂ１＝Ｔｂ２＝０．０７μｓ、Ｔｂ３＝０．０５μｓであった。Ａｂ０、Ｔｂ０は比較例１の、Ａｂ１〜３、Ｔｂ１〜３はそれぞれ実施例１〜３の最大放電電流及び放電立ち上がり時間である。高温部３に放電が移動する電流値Ａｂ０’＝０．３Ａ、比較例１の放電持続時間Ｔｂ０’＝１５μｓであった。
【００７３】
尚、図１６におけるＡａ０及びＡｂ０はフェースプレートに印加する電圧値で制御した。
【００７４】
比較例１に対して、実施例１〜３では、放電電流値及び放電持続時間が抑制できた。実施例１及び２より実施例３が放電抑制効果が大きいのは、高温部３が第１の空間７内に位置しているためである。また、実施例１と実施例２の放電持続時間が異なるのは、実施例１の第１の空間７と実施例２の第２の空間２６の陰極点９を消滅させる電界強度値までの距離が異なっているため（Ｌａ＜Ｌｂ）である。
【００７５】
放電実験後にリアプレートの画素ダメージを観察したところ、実施例１〜３の全ての表示パネルにおいて、擬似的に放電を発生させた画素のみが放電によるダメージを受けていた。また、素子電極１１上の陰極点９のダメージ１０を観察したところ、陰極点９の先端は、立体構造物２、２２の端部からＬａ及びＬｂの距離で停止していた。一方、比較例１では走査信号配線１６に沿って隣接画素にも素子放電ダメージが及んでいた。
【００７６】
更に、第１及び第２の空間２，２７と高温部３の距離を変更した実験を行ったところ、前記距離が２０μｍを超えた場合には比較例１と同様の放電電流値及び放電持続時間となった。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１の電子線装置の一実施形態を模式的に示す斜視図である。
【図２】図１に示した実施形態の平面模式図と断面模式図である。
【図３】図１の構成における、素子電極上での放電の典型的な進行過程を示す図である。
【図４】本発明の電子線装置における放電電流波形を示す図である。
【図５】図１の素子電極と配線との関係を模式的に示す平面図である。
【図６】本発明の電子線装置の基本的構成を示す概略図である。
【図７】本発明の第１の電子線装置の一実施形態を模式的に示す斜視図である。
【図８】図７に示した実施形態の平面模式図と断面模式図である。
【図９】本発明において、第１の空間の電界強度をフェースプレートへの立体核で表す方法を示した図である。
【図１０】本発明における第１の立体構造物、第２の立体構造物の他の形態を示した斜視図である。
【図１１】本発明の実施例におけるリアプレートの製造工程を示す平面模式図である。
【図１２】本発明の実施例２のリアプレートの平面模式図である。
【図１３】本発明の実施例３のリアプレートの平面模式図である。
【図１４】本発明の比較例のリアプレートの平面模式図である。
【図１５】本発明の実施例１，２における第１及び第２の空間の電界強度分布を示す模式図である。
【図１６】本発明の実施例における放電電流波形を示す図である。
【符号の説明】
【００７８】
１  素子電極
２  第１の立体構造物
２ａ  突出部
３  高温部
７  第１の空間
８  放電発生部
９  陰極点
１０  ダメージ
１１  走査信号素子電極
１２  情報信号素子電極
１４  情報信号配線
１５  絶縁層
１６  走査信号配線
１７  素子膜
１８  電子放出部
２２  第２の立体構造物
２７  第２の空間
６１  リアプレート
６２  フェースプレート
６３  スペーサ
６４  枠部
【図１】
2008257912.tif 000003
【図２】
2008257912.tif 000004
【図３】
2008257912.tif 000005
【図４】
2008257912.tif 000006
【図５】
2008257912.tif 000007
【図６】
2008257912.tif 000008
【図７】
2008257912.tif 000009
【図８】
2008257912.tif 000010
【図９】
2008257912.tif 000011
【図１０】
2008257912.tif 000012
【図１１】
2008257912.tif 000013
【図１２】
2008257912.tif 000014
【図１３】
2008257912.tif 000015
【図１４】
2008257912.tif 000016
【図１５】
2008257912.tif 000017
【図１６】
2008257912.tif 000018