(57)【要約】【課題】画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能や画素回路を駆動する制御パルスのノイズが画質に与える影響を緩和する。【解決手段】駆動トランジスタ、サンプリングトランジスタ、有機ＥＬ素子、および保持容量で画素回路を構成する。保持容量は、駆動トランジスタのゲート・ソース間に接続して有機ＥＬ素子の経時変動補正を実現するブートストラップ動作を発光期間Ｌで実行する。駆動トランジスタに供給する電源電圧を電源駆動パルスDSL として使用して閾値補正準備動作（期間Ｃ，Ｄ）と複数回の閾値補正動作（Ｅ，Ｇ，Ｉ）を実行する。電源駆動パルスDSL のオフタイミングｔ１１とオンタイミングｔ１４が、基準電位Ｖｏの期間内（ｔ１３〜ｔ１５）となるようにする。発光輝度に資する信号電位inの期間ではパルスノイズのカップリングなどによる飛び込みを回避でき、電源パルスの発光輝度への影響を防止できる。【選択図】図６
2008145646.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に、駆動電流を前記電気光学素子に流すために使用される第１電位と当該第１電位とは異なる第２電位との間で切り替わる電源電圧が供給されるように制御する駆動走査部、および前記書込走査部での前記線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号が前記サンプリングトランジスタに供給されるように制御する水平駆動部とを具備する制御部とを備え、
前記制御部は、前記駆動トランジスタに供給される前記第１電位と前記第２電位の遷移タイミングが、前記映像信号における前記基準電位の期間内となるように制御する
ことを特徴とする表示装置。
【請求項２】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
前記駆動電流を前記電気光学素子に流すために使用される第１電位が前記駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位が前記サンプリングトランジスタに供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうのに先立ち、前記第１電位とは異なる第２電位が前記駆動トランジスタに供給されかつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて前記駆動トランジスタの制御入力端を前記基準電位に設定しかつ出力端を前記第２電位に設定するように制御する制御部を備え、
前記制御部は、前記第１電位から前記第２電位への遷移タイミングおよび／または前記第２電位から前記第１電位への遷移タイミングが、前記映像信号における前記基準電位の期間内となるように制御する
ことを特徴とする表示装置。
【請求項３】
前記制御部は、前記駆動トランジスタに供給される前記第１電位と前記第２電位の遷移タイミングが、前記映像信号における前記基準電位の期間内で、かつ前記サンプリングトランジスタに対する制御のアクティブ期間内となるように制御する
ことを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記制御部は、当該行における前記駆動トランジスタに供給される前記第１電位から前記第２電位への遷移タイミングが、他の行における前記駆動トランジスタに供給される前記第２電位から前記第１電位への遷移タイミングと一致するように制御する
ことを特徴とする請求項１〜３の内の何れか１項に記載の表示装置。
【請求項５】
前記制御部は、前記駆動トランジスタに前記第１電位が供給され、かつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させ、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうように制御する
ことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記制御部は、前記信号電位の前記保持容量への書込みに先行する複数の水平周期で、前記閾値補正動作を繰り返し実行するように制御する
ことを特徴とする請求項２または５に記載の表示装置。
【請求項７】
前記制御部は、前記閾値補正動作に先立って、前記駆動トランジスタに前記第２電位が供給され、かつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて、前記駆動トランジスタの制御入力端を前記基準電位に設定し、かつ出力端を前記第２電位に設定する
ことを特徴とする請求項５に記載の表示装置。
【請求項８】
前記制御部は、前記閾値補正動作の後、前記駆動トランジスタに前記第１電位が供給され、前記サンプリングトランジスタに前記信号電位が供給されている時間帯で前記サンプリングトランジスタを導通させることで前記保持容量に前記信号電位に対応する情報を書き込む際、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える
ことを特徴とする請求項２または５に記載の表示装置。
【請求項９】
前記制御部は、前記サンプリングトランジスタに前記信号電位が供給されている時間帯内の所定位置で当該時間帯より短い期間だけ前記サンプリングトランジスタを導通させる
ことを特徴とする請求項８記載の表示装置。
【請求項１０】
前記制御部は、前記保持容量に前記信号電位に対応する情報が書き込まれた時点で前記サンプリングトランジスタを非導通状態にして前記駆動トランジスタの前記制御入力端への前記映像信号の供給を停止させ、当該駆動トランジスタの前記出力端の電位変動に前記制御入力端の電位が連動する動作を可能にする
ことを特徴とする請求項１または２に記載の表示装置。
【請求項１１】
駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの制御入力端と出力端の間に接続された保持容量、前記駆動トランジスタの出力端に接続された電気光学素子、および前記保持容量に信号を書き込むサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部と、前記書込走査部での前記線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に、駆動電流を前記電気光学素子に流すために使用される第１電位と当該第１電位とは異なる第２電位との間で切り替わる電源電圧が供給されるように制御する駆動走査部と、前記書込走査部での前記線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号が前記サンプリングトランジスタに供給されるように制御する水平駆動部とを備える表示装置の駆動方法であって、
前記駆動トランジスタに前記第１電位が供給されかつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうのに先立ち、前記駆動トランジスタに前記第２電位が供給され、かつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて前記駆動トランジスタの制御入力端を前記基準電位に設定しかつ出力端を前記第２電位に設定する際に、前記第１電位から前記第２電位への遷移タイミングおよび／または前記第２電位から前記第１電位への遷移タイミングが、前記映像信号における前記基準電位の期間内となるように制御する
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置とその駆動方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置とその駆動方法に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
【０００４】
ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００５】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００６】
ここで、電気光学素子を発光させる際には、入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた画素容量に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００７】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、画素容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子を用いる有機ＥＬ表示装置では、有機ＥＬ素子は電流駆動型の素子であることから、画素容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給する。
【０００８】
このとき、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて画素容量に取り込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
【０００９】
たとえば、プロセス変動により電気光学素子を駆動する能動素子の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動は、発光輝度に影響を与えてしまう。
【００１０】
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
【００１１】
【特許文献１】特開２００６−２１５２１３号公報
【００１２】
たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。
【００１４】
このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、その簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。
【００１５】
本発明は、上記事情に鑑みてなされたもので、画素回路の簡素化により表示装置の高精細化を可能にする表示装置およびその駆動方法を提供することを一般的な目的とする。
【００１６】
特に好ましくは、画素回路の簡素化を図りつつ、画素回路を駆動する際のスイッチングパルスに起因するノイズが画質に与える影響を緩和することのできる仕組みを提供することを目的とする。
【００１７】
また、画素回路の簡素化に当たっては、素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの制御入力端（ゲート端が典型例）と出力端（ソース端が典型例）の間に接続された保持容量、駆動トランジスタの出力端に接続された電気光学素子、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。
【００１９】
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端（ソース端が典型例）に信号電位を取り込み、その出力端（ドレイン端が典型例）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。
【００２０】
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。
【００２１】
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線との間に配することがある。
【００２２】
このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。
【００２３】
また、画素回路を駆動するための周辺部には、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、書込走査部での線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に、駆動電流を電気光学素子に流すために使用される第１電位と初期設定に使用される第２電位との間で切り替わる電源電圧が供給されるように制御する駆動走査部、および書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号がサンプリングトランジスタに供給されるように制御する水平駆動部とを具備する制御部を設ける。
【００２４】
ここで、好ましくは、制御部は、駆動電流を電気光学素子に流すために使用される第１電位が駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位がサンプリングトランジスタに供給されている時間帯でサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。
【００２５】
この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。
【００２６】
また、さらに好ましくは、制御部は、閾値補正動作に先立って、初期設定に使用される第２電位が駆動トランジスタの電源供給端に供給されかつサンプリングトランジスタの入力端（ソース端が典型例）に基準電位が供給されている時間帯でサンプリングトランジスタを導通させて駆動トランジスタの制御入力端を基準電位に設定しかつ出力端を第２電位に設定する初期化動作を実行するように制御する。
【００２７】
さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第１電位が供給され、サンプリングトランジスタに基準電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。
【００２８】
この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるのがよい。
【００２９】
さらに好ましくは、制御部は、保持容量に信号電位が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動させるブートストラップ動作を可能にし、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。
【００３０】
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、制御部は、駆動トランジスタに供給される第１電位と第２電位の遷移タイミング、つまり、第１電位から第２電位への遷移タイミングと第２電位から第１電位への遷移タイミングの少なくとも一方が、映像信号における基準電位の期間内となるように制御する。
【００３１】
好ましくは、制御部は、駆動トランジスタに供給される第１電位と第２電位の遷移タイミングが、映像信号における基準電位の期間内で、かつサンプリングトランジスタに対する制御のアクティブ期間内となるように制御する。
【００３２】
さらに好ましくは、制御部は、ある行（当該行）における駆動トランジスタに供給される第１電位から第２電位への遷移タイミングが、他の行における駆動トランジスタに供給される第２電位から第１電位への遷移タイミングと一致するように制御する。つまり、他の行との関係においては、駆動トランジスタの電源供給端の遷移タイミングが同時で、かつその遷移方向が反対方向となるようにする。相殺効果を利用することで、カップリングノイズの抑制効果を高める趣旨である。
【発明の効果】
【００３３】
本発明の一実施形態によれば、駆動トランジスタの電源供給端に供給する第１電位と第２電位との間の遷移タイミングが、映像信号の非有効期間である基準電位の期間内となるように制御するので、発光輝度に資する信号電位の期間では第１電位と第２電位との間の遷移によるパルスノイズのカップリングなどによる飛び込みを回避できる。よって、第１電位と第２電位との間の遷移によるパルスノイズの発光輝度への影響を防止できる。
【００３４】
また、有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能や電気光学素子の経時変動補正機能（ブートストラップ動作）を備えるようにすれば、さらに高品位の画質を得ることができる。
【００３５】
閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。また、発光時における保持容量のブートストラップ動作により電気光学素子の電流−電圧特性が経時変動しても駆動トランジスタの制御入力端と出力端の電位差がブートストラップした保持容量により一定に保たれるため、常に一定の発光輝度を保つことができるからである。
【００３６】
ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、閾値補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。
【００３７】
結果として、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できるし、画素回路を駆動する制御パルスのノイズが画質に与える影響を緩和することができる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００３９】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００４０】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。
【００４１】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００４２】
なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【００４３】
表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００４４】
垂直駆動部１０３（書込走査部１０４および駆動走査部１０５）と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。
【００４５】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。
【００４６】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００４７】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００４８】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００４９】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００５０】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００５１】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WSと映像信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００５２】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。
【００５３】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００５４】
本実施形態の有機ＥＬ表示装置１においては、線順次駆動のみが可能になっており、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は線順次で（つまり行単位で）画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。
【００５５】
たとえば、水平駆動部１０６は、線順次駆動に対応するため、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００５６】
垂直駆動部１０３の各部は、線順次駆動に対応するため、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００５７】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００５８】
＜画素回路＞
図２は、第１実施形態の画素回路Ｐに対する比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、図２に示した比較例の画素回路Ｐの動作を説明するタイミングチャートである。また、図４は、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性ばらつきが駆動電流Ｉdsに与える影響を説明する図であり、図４Ａは、その改善手法の概念を説明する図である。
【００５９】
また、図５は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第１実施形態を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００６０】
第１実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【００６１】
ｐチャネル型のトランジスタではなく、ｎチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
【００６２】
駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。
【００６３】
＜比較例の画素回路＞
先ず、第１実施形態の画素回路Ｐの特徴を説明する上での比較例として、図２に示す画素回路Ｐについて説明する。この比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を比較例の有機ＥＬ表示装置１と称する。比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で本実施形態と同じであるが、有機ＥＬ素子１２７の経時劣化による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。
【００６４】
具体的には、画素回路Ｐは、それぞれｎチャネル型の駆動トランジスタ１２１およびサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７とを有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００６５】
駆動トランジスタ１２１は、ドレイン端Ｄが第１電源電位を供給する電源供給線DSL に接続され、ソース端（出力端）Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【００６６】
サンプリングトランジスタ１２５は、ソース端Ｓが映像信号線HSに接続され、ドレイン端（電源供給端）Ｄは駆動トランジスタ１２１のゲート端（制御入力端）Ｇに接続され、その接続点と第２電源電位を供給する基準線との間に保持容量１２０が設けられている。第２電源電位を供給する基準線は、本構成では、図示のように、有機ＥＬ素子１２７用の基準電位を供給する接地配線Ｖcathと同じにしているが、別の電位を与える配線としてもよい。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【００６７】
なお、図示を割愛するが、発光期間を制御する発光制御トランジスタを追加した３ＴＲ型とする場合、たとえば、駆動トランジスタ１２１のソース端をｎチャネル型の発光制御トランジスタのドレイン端Ｄに接続し、発光制御トランジスタのソース端Ｓを有機ＥＬ素子１２７のアノード端に接続する。
【００６８】
このような画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄ側が第１電源電位に接続され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
【００６９】
図２に示す比較例の画素回路Ｐの動作を説明する図３のタイミングチャートは、信号線HSから供給される映像信号Ｖsig の電位（以下、映像信号線電位とも称する）の内の有効期間の電位（信号電位と称する）をサンプリングし、発光素子の一例である有機ＥＬ素子１２７を発光状態にする動作を表している。
【００７０】
映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位にある時間帯（ｔ１〜ｔ４）に、書込走査線WSの電位が高レベルに遷移することで（ｔ２）、ｎチャネル型のサンプリングトランジスタ１２５はオン状態となり、信号線HSから供給される映像信号線電位を保持容量１２０に充電する。これにより駆動トランジスタ１２１のゲート端Ｇの電位（ゲート電位Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。そのため、有機ＥＬ素子１２７のアノード電位は上昇し発光を開始する。
【００７１】
この後、書込駆動パルスWSが低レベルに遷移すると（ｔ３）、保持容量１２０にその時点の映像信号線電位、つまり、映像信号Ｖsig の電位の内の有効期間の電位（信号電位）が保持される。これによって、駆動トランジスタ１２１のゲート電位Ｖｇが一定となり、発光輝度が次のフレーム（またはフィールド）まで一定に維持される。タイミングｔ２〜ｔ３が、映像信号Ｖsig のサンプリング期間となり、タイミングｔ３以降が保持期間となる。
【００７２】
ここで、比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。
【００７３】
ここで、一般的に、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御される。
【００７４】
【数１】
2008145646.tif 000003
【００７５】
＜有機ＥＬ素子のＩ−Ｖ特性＞
ここで、図４（１）に示す有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。
【００７６】
比較例の画素回路Ｐでは、この経時劣化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、図２に示したソースフォロワ構成を持つ比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。
【００７７】
駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
【００７８】
発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
【００７９】
これに対して、詳細は後述するが、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能が、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。
【００８０】
もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【００８１】
＜駆動トランジスタＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。
【００８２】
たとえば、図４（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【００８３】
前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図４（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００８４】
また、図４（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。
【００８５】
特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図４（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。
【００８６】
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、図４Ａの各図から理解されるように、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。
【００８７】
＜閾値補正および移動度補正の概念＞
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスにより変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【００８８】
たとえば、図４Ａの各図においては、駆動トランジスタ１２１の電流電圧特性を、横軸に信号電位Ｖinをとり、縦軸に駆動電流Ｉdsをとって、閾値電圧Ｖthが比較的低く移動度μが比較的大きい駆動トランジスタ１２１で構成された画素回路Ｐａ（実線のカーブ）と、逆に閾値電圧Ｖthが比較的高く移動度μが比較的小さい駆動トランジスタ１２１で構成された画素回路Ｐｂ（点線のカーブ）について、それぞれ特性カーブを挙げてある。
【００８９】
図４Ａ（１）は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Ｐａおよび画素回路Ｐｂで閾値電圧Ｖthおよび移動度μの補正が全く実行されないため、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまう。したがって、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。
【００９０】
図４Ａ（２）は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Ｐａと画素回路Ｐｂで閾値電圧Ｖthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Ｖinが高い領域（すなわち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調（同じ信号電位Ｖin）で、移動度μの大きい画素回路Ｐａの輝度（駆動電流Ｉds）は高く、移動度μの小さい画素回路Ｐｂの輝度は低くなる。
【００９１】
図４Ａ（３）は閾値補正および移動度補正ともに実行する場合である。閾値電圧Ｖthおよび移動度μの相違は完全に補正され、その結果、画素回路Ｐａと画素回路ＰｂのＶin−Ｉds特性は一致する。したがって、全ての階調（信号電位Ｖin）で輝度（Ｉds）が同一レベルとなり、画面輝度の均一性（ユニフォーミティ）が顕著に改善される。
【００９２】
図４Ａ（４）は、閾値補正および移動度補正ともに実行するものの、閾値電圧Ｖthの補正が不十分な場合である。たとえば、１回の閾値補正動作では駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を十分に保持容量１２０へ保持させることができない場合がその一例である。このときには、閾値電圧Ｖthの差が除去されないため、画素回路Ｐａと画素回路Ｐｂでは低階調の領域で輝度（駆動電流Ｉds）に差が出てしまう。よって、閾値電圧Ｖthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
【００９３】
＜本実施形態の画素回路＞
図２に示す比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが図５に示す第１実施形態の画素回路Ｐである。本実施形態の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を本実施形態の有機ＥＬ表示装置１と称する。
【００９４】
第１実施形態の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。また、２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができるだけでなく、映像信号への電源スイッチングのカップリングノイズによる画質の乱れを防止することができる。
【００９５】
図２に示した比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【００９６】
具体的には、第１実施形態の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【００９７】
駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。このカソード電位Ｖcathは、図２に示した比較例と同様に基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。
【００９８】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。
【００９９】
具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する。第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、基準電位Ｖｏは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【０１００】
サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。
【０１０１】
＜本実施形態の画素回路の動作；第１実施形態＞
このような構成の第１実施形態の画素回路Ｐにおいて、第１実施形態の駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、図２に示した比較例の画素回路Ｐを駆動する場合と同じである。
【０１０２】
駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０１０３】
垂直駆動部１０３は、電源供給線１０５DSL が第１電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。
【０１０４】
第１実施形態の駆動タイミングとしては、垂直駆動部１０３は、映像信号Ｖsig の内の信号電位Ｖinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持する。
【０１０５】
このように、第１実施形態の画素回路Ｐにおいて、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。
【０１０６】
この保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路Ｐごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路Ｐごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。
【０１０７】
好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSL が第２電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯で、書込駆動パルスWSをアクティブ（本例ではＨレベル）にしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSL を第１電位に設定する。
【０１０８】
こうすることで、駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏにセットしかつソース端Ｓを第２電位にセットしてから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することが可能になる。
【０１０９】
また、特に本実施形態（第１実施形態に限らず後述する第２実施形態も）の駆動タイミングにおける特徴的な事項として、詳細は後述するが、電源駆動パルスDSL のスイッチングタイミングと映像信号Ｖsig （特に非有効期間である基準電位Ｖｏの期間）との関係を一定の関係に維持する点に特徴を有する。
【０１１０】
具体的には、駆動走査部１０５は、映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯に、電源供給線１０５DSL が高電位側である第１電位から低電位側である第２電位に遷移するオフタイミングや、電源供給線１０５DSL が低電位側である第２電位から高電位側である第１電位に遷移するオンタイミングを設定する。こうすることで、電源供給線１０５DSL のパルス信号が映像信号線１０６HSの映像信号Ｖsig （特に有効期間の信号電位）に重畳されることによるノイズ（つまり映像信号への電源パルスのカップリングノイズ）を抑制する。
【０１１１】
なお、オフタイミングは、閾値補正動作に先立つ初期化動作の開始を規定する。オンタイミングは、閾値補正動作に先立つ初期化動作の終了、換言すれば、閾値補正動作の開始を規定する。
【０１１２】
さらに好ましくは、駆動走査部１０５は、映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でかつ書込駆動パルスWSがアクティブである時間帯に、電源供給線１０５DSL が高電位側である第１電位から低電位側である第２電位に遷移するオフタイミング（初期化動作の開始タイミング）（閾値補正動作の開始タイミング）を設定する。こうすることで、駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏに接続した状態で電源供給線１０５DSL が第１電位から第２電位に遷移するので、さらに、映像信号への電源パルスのカップリングノイズが抑制される。
【０１１３】
また、さらに好ましくは、当該行についての電源供給線１０５DSL が高電位側である第１電位から低電位側である第２電位に遷移するオフタイミングを、他の行についての電源供給線１０５DSL が低電位側である第２電位から高電位側である第１電位に遷移するオンタイミングと合わせる（一致させる）。換言すれば、電源供給線１０５DSL の当該行のオフタイミングの基準電位Ｖｏの期間とオンタイミングの基準電位Ｖｏの期間に、１水平期間分のずれを持たせる。こうすることで、相反する方向の電源パルスのカップリングノイズの相殺効果を享受するようにする。映像信号への電源パルスのカップリングノイズが一層抑制される。
【０１１４】
また、第１実施形態の画素回路Ｐにおいては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位Ｖinにある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号電位Ｖsig を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を信号電位Ｖsig に加える。
【０１１５】
特に、本実施形態の駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位にあり、かつ、映像信号Ｖsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の電位（信号線電位）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。
【０１１６】
正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。
【０１１７】
ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、１行内の全ての画素回路Ｐに対して書込駆動パルスWSは書込走査部１０４から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部１０４から遠い画素回路Ｐ（遠側画素と称する）の方が書込走査部１０４から近い画素回路Ｐ（近側画素と称する）よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部１０６からの距離が同じであるので、波形に差がない。
【０１１８】
よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。
【０１１９】
また、サンプリングトランジスタ１２５によって最終的に保持容量１２０にサンプリングされる信号電位（サンプリング電位）は、ちょうどサンプリングトランジスタ１２５がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位Ｖinとなり差は生じない。
【０１２０】
このように、本実施形態の駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、本実施形態の有機ＥＬ表示装置１は、画面の左右で輝度差が現れることがなく、シェーディングは抑制され良好な画質の表示装置を実現できる。
【０１２１】
また、画面の上下方向について考察した場合、書込駆動パルスWSは、画面の上側の画素回路Ｐ（上側画素と称する）と画面の下側の画素回路Ｐ（下側画素と称する）とで同じ位置をとっているため、書込駆動パルスWSの波形（走査線電位波形）には差はない。一方、１列内の全ての画素回路Ｐに対して映像信号Ｖsig は水平駆動部１０６から映像信号線１０６HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部１０６から遠い遠側画素の方が水平駆動部１０６から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。
【０１２２】
しかしながら、映像信号線１０６HSに現れる信号電位波形が遅延しても、映像信号線１０６HSが信号電位（映像信号Ｖsig の有効期間の電位）にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を実現できる。
【０１２３】
また、第１実施形態の画素回路Ｐにおいては、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig の信号電位Ｖinが保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す。
【０１２４】
駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。
【０１２５】
＜タイミングチャート；第１実施形態＞
図６は、図５に示した第１実施形態の画素回路Ｐに関する第１実施形態の駆動タイミングの基本例を説明するタイミングチャートである。図６Ａは、図５に示した第１実施形態の画素回路Ｐに関する第１実施形態の駆動タイミングの変形例を説明するタイミングチャートである。また、図６Ｂ〜図６Ｌは、図６に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。
【０１２６】
図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。
【０１２７】
基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図６における各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。
【０１２８】
また、第１実施形態の駆動タイミングでは、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある期間を１水平期間の前半部とし、有効期間である信号電位Ｖinにある期間を１水平期間の後半部とする。また、映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに、閾値補正動作を３回に亘って繰り返すようにする。その各回の映像信号Ｖsig の有効期間と非有効期間の切替タイミング（ｔ１３Ｖ，ｔ１５Ｖ）、および書込駆動パルスWSのアクティブとインアクティブの切替タイミング（ｔ１３Ｗ，ｔ１５Ｗ）については、そのタイミングに、各回を“_ ”なしの参照子で示すことで区別する。
【０１２９】
なお、本実施形態では、１水平期間を処理サイクルとして、閾値補正動作を３回に亘って繰り返すようにしているが、この繰り返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。
【０１３０】
なお、１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号電位Ｖinを保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖcc_Lにセットし、また駆動トランジスタ１２１のゲートを基準電位Ｖinにセットし、さらにソース電位を第２電位Ｖcc_Lにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖcc_Hにある状態でかつ映像信号線１０６HSが基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。
【０１３１】
必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖcc_Lの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。本実施形態において、閾値補正動作を複数回実行するのは、この対処のためである。すなわち、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで、確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。
【０１３２】
ある行（ここでは第１行目とする）について、タイミングｔ１１以前の前フィールドの発光期間Ｂでは、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第１電位Ｖcc_Hにある。
【０１３３】
したがって、図６Ｂに示すように、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、全画素共通の接地配線Ｖcath（GND ）に流れ込むことで、有機ＥＬ素子１２７が発光状態にある。
【０１３４】
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、書込駆動パルスWSがインアクティブＬにある状態で、１行目の電源供給線１０５DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第１電位Ｖcc_Hから低電位側の第２電位Ｖcc_Lに切り替える（ｔ１１_1：図６Ｃを参照）。このタイミング（ｔ１１_1）は、映像信号Ｖsig が非効期間の基準電位Ｖｏにあるときにする。１行目については、図示のように、タイミングｔ１３V0〜ｔ１５V0の範囲内とする。
【０１３５】
なお、この電源供給線１０５DSL_1 の電位を第１電位Ｖcc_Hから第２電位Ｖcc_Lに切り替えるタイミング（ｔ１１_1）を、映像信号Ｖsig が非効期間の基準電位Ｖｏにあるときに設定することは、好ましい態様ではあるが、必須ではない。電源供給線１０５DSL のオンタイミングおよびオフタイミングの内の少なくとも一方を、映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯となるように駆動タイミングを管理すれば、当該タイミングとしない場合に比べてカップリングノイズの影響は緩和されるからである。
【０１３６】
よって、たとえば、電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するオンタイミングが基準電位Ｖｏにある時間帯となるように駆動タイミングを管理する場合であれば、閾値補正動作に先立つ初期化動作を行なうためのオフタイミングに関しては、そのような制限を解除し、図６Ａに示す変形例のように、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内でもよい。たとえば、１行目については、タイミングｔ１５V0〜ｔ１３V1の範囲内でもよい。
【０１３７】
もちろん、逆に、電源供給線１０５DSL の電位が第１電位Ｖcc_Hから第２電位Ｖcc_Lに遷移するオフタイミングが基準電位Ｖｏにある時間帯となるように駆動タイミングを管理する場合であれば、オンタイミングに関しては、そのような制限を解除し、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内でもよい。
【０１３８】
次に、書込走査部１０４は、電源供給線１０５DSL_1 が第２電位Ｖcc_Lにある状態のままで、書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W1）。このタイミング（ｔ１３W1）は、直前の水平期間における映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わり（ｔ１５V0）、その後に、当該水平期間における映像信号Ｖsig の有効期間の信号電位Ｖinから非有効期間である基準電位Ｖｏに切り替わるタイミング（ｔ１３V1）と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブＬに切り替えるタイミング（ｔ１５W1）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わるタイミング（ｔ１５V1）と同じかそれよりも少し前のタイミングにする。
【０１３９】
つまり、好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ１３Ｗ〜ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある時間帯（ｔ１３Ｖ〜ｔ１５Ｖ）内とする。これは、電源供給線１０５DSL が第１電位Ｖcc_Hにある状態のときで映像信号Ｖsig が信号電位Ｖinにあるときに書込駆動パルスWSをアクティブＨにすると信号電位Ｖinの保持容量１２０へのサンプリング動作（信号電位の書込み動作）がなされてしまい、閾値補正動作としては不都合が生じるからである。
【０１４０】
タイミングｔ１１_1〜ｔ１３W1（放電期間Ｃと称する）では、電源供給線１０５DSL の電位は第２電位Ｖcc_Lまで放電され、さらに駆動トランジスタ１２１のソース電位Ｖｓは第２電位Ｖcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動する。
【０１４１】
電源供給線１０５DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線１０５DSL を高電位Ｖcc_Hから低電位Ｖcc_Lに切り替えるとよい。この放電期間Ｃ（ｔ１１_1〜ｔ１３W1）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
【０１４２】
電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにしたままで、書込駆動パルスWSをアクティブＨに切り替えると（ｔ１３W1）、図６Ｄに示すように、サンプリングトランジスタ１２５が導通状態になる。
【０１４３】
このとき、映像信号線１０６HSは基準電位Ｖｏにある。したがって、駆動トランジスタ１２１のゲート電位Ｖｇは導通したサンプリングトランジスタ１２５を通じて映像信号線１０６HSの基準電位Ｖｏとなる。これと同時に、駆動トランジスタ１２１がオンすることで、駆動トランジスタ１２１のソース電位Ｖｓは即座に低電位側の第２電位Ｖcc_Lに固定される。
【０１４４】
つまり、電源供給線１０５DSL の電位が高電位側の第１電位Ｖcc_Hから映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lにあることで、駆動トランジスタ１２１のソース電位Ｖｓが映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lに初期化（リセット）される。このようにして、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第１電位Ｖcc_Hにするまでの期間（ｔ１３W1〜ｔ１４_1）が、初期化期間Ｄとなる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０１４５】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hに切り替える（ｔ１４_1）。駆動走査部１０５は、それ以降は、次のフレーム（あるいはフィールド）の処理まで、電源供給線１０５DSL の電位を第１電位Ｖcc_Hに保持しておく。
【０１４６】
これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する第１回目の閾値補正期間（第１閾値補正期間Ｅと称する）に入る。この第１閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５W1）まで継続する。
【０１４７】
ここで、本実施形態の駆動走査部１０５は、電源供給線１０５DSL の電位を、高電位側である第１電位Ｖcc_Hから低電位側である第２電位Ｖcc_Lに遷移させるタイミング（ｔ１４_1）を、映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯（ｔ１３V1〜ｔ１５V1）、さらに好ましくは書込駆動パルスWSがアクティブである時間帯（ｔ１３W1〜ｔ１５W1）とする。
【０１４８】
また、本実施形態の駆動走査部１０５は、他の行（たとえば図６に示す第２行目や第３行目）との関係においては、１行目についての電源供給線１０５DSL_1 が高電位側である第１電位Ｖcc_Hから低電位側である第２電位Ｖcc_Lに遷移させるタイミング（ｔ１４_1）を、他の行（たとえば図６に示す第２行目や第３行目）についての電源供給線１０５DSL_2 ，１０５DSL_3 が低電位側である第２電位Ｖcc_Lから高電位側である第１電位Ｖcc_Hに遷移するタイミング（ｔ１１_2，ｔ１１_3）と一致させる。
【０１４９】
ところで、タイミング（ｔ１４_1）以降の第１閾値補正期間Ｅでは、図６Ｅに示すように、電源供給線１０５DSL の電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。
【０１５０】
すなわち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１５１】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１５２】
この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。
【０１５３】
ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。しかしながら、第１閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３W1）（詳しくはその後に電源駆動パルスDSL を第１電位Ｖcc_Hに戻した時点ｔ１４）からインアクティブＬに戻すタイミング（ｔ１５W1）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。
【０１５４】
具体的には、ゲート・ソース間電圧ＶgsがＶｘ１（＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが低電位側の第２電位Ｖcc_Lから“Ｖｏ−Ｖｘ１”になったときに終わってしまう。このため、第１閾値補正期間Ｅが完了した時点（ｔ１５W1）では、Ｖｘ１が保持容量１２０に書き込まれる。
【０１５５】
次に、駆動走査部１０５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５W1）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５V1）。これにより、図６Ｆに示すように、映像信号線１０６HSが信号電位Ｖinに変化する一方、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１５６】
このときには、サンプリングトランジスタ１２５は非導通（オフ）状態にあり、それ以前に保持容量１２０に保持されたＶｘ１に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖｓが僅かに上昇する。この上昇分をＶａ１とすると、ソース電位Ｖｓは“Ｖｏ−Ｖｘ１＋Ｖａ１”となる。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動することで、ゲート電位Ｖｇが“Ｖｏ＋Ｖａ１”となる。
【０１５７】
第１閾値補正期間Ｅ後の、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V2）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W2）までの期間（他行書込み期間と称する）Ｆは、他の行の画素に対する信号電位Ｖinのサンプリング期間となり、この処理対象行のサンプリングトランジスタ１２５はオフ状態にする必要がある。これで、１回目の１水平期間の処理が完結する。
【０１５８】
次の１水平周期（１Ｈ）の前半になると、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V2）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W2）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する第２回目の閾値補正期間（第２閾値補正期間Ｇと称する）に入る。この第２閾値補正期間Ｇは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５W2）まで継続する。
【０１５９】
第２閾値補正期間Ｇでは、第１閾値補正期間Ｅと同様の動作をする。具体的には、図６Ｇに示すように、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されることとなり、ゲート電位が直前の“Ｖｇ＝基準電位Ｖｏ＋Ｖａ１”から基準電位Ｖｏに瞬時に切り替わる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のゲート電位Ｖｇの変動にソース電位Ｖｓが連動することで、ソース電位Ｖｓは、直前の“Ｖｏ−Ｖｘ１＋Ｖａ１”からＶａ１だけ低下するので、“Ｖｏ−Ｖｘ１”となる。
【０１６０】
この後、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１６１】
しかしながら、第２閾値補正期間Ｇは、書込駆動パルスWSをアクティブＨにしたタイミング（ｔ１３W2）からインアクティブＬに戻すタイミング（ｔ１５W2）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この点は、第１閾値補正期間Ｅと同じであり、ゲート・ソース間電圧ＶgsがＶｘ２（＜Ｖｘ１、かつ＞Ｖth）になったとき、つまり、駆動トランジスタ１２１のソース電位Ｖｓが“Ｖｏ−Ｖｘ１”から“Ｖｏ−Ｖｘ２”になったときに終わってしまう。このため、第２閾値補正期間Ｇが完了した時点（ｔ１５W2）では、Ｖｘ２が保持容量１２０に書き込まれる。
【０１６２】
次に、駆動走査部１０５は、１水平期間の後半部で、他の行の画素に対する信号電位のサンプリングを行なうため、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５W2）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５V2）。これにより、図６Ｈに示すように、映像信号線１０６HSが信号電位Ｖinに変化する一方、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。
【０１６３】
このときには、サンプリングトランジスタ１２５は非導通（オフ）状態にあり、それ以前に保持容量１２０に保持されたＶｘ２に応じたドレイン電流が有機ＥＬ素子１２７に流れることで、ソース電位Ｖｓが僅かに上昇する。この上昇分をＶａ２とすると、ソース電位Ｖｓは“Ｖｏ−Ｖｘ２＋Ｖａ２”となる。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動することで、ゲート電位Ｖｇが“Ｖｏ＋Ｖａ２”となる。
【０１６４】
第２閾値補正期間Ｇ後の、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V3）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W3）までの期間（他行書込み期間と称する）Ｈは、他の行の画素に対する信号電位Ｖinのサンプリング期間となり、この処理対象行のサンプリングトランジスタ１２５はオフ状態にする必要がある。これで、２回目の１水平期間の処理が完結する。
【０１６５】
さらに、次の１水平周期（１Ｈ）の前半になると、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替え（ｔ１３V3）、駆動走査部１０５が書込駆動パルスWSをアクティブＨに切り替える（ｔ１３W3）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する第３回目の閾値補正期間（第３閾値補正期間Ｉと称する）に入る。この第３閾値補正期間Ｉは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５W3）まで継続する。
【０１６６】
この第３閾値補正期間Ｉでは、第１閾値補正期間Ｅや第２閾値補正期間Ｇと同様の動作をする。具体的には、図６Ｉに示すように、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されることとなり、ゲート電位が直前の“Ｖｇ＝基準電位Ｖｏ＋Ｖａ２”から基準電位Ｖｏに瞬時に切り替わる。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のゲート電位Ｖｇの変動にソース電位Ｖｓが連動することで、ソース電位Ｖｓは、直前の“Ｖｏ−Ｖｘ２＋Ｖａ２”からＶａ２だけ低下するので、“Ｖｏ−Ｖｘ２”となる。
【０１６７】
この後、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。ゲート・ソース間電圧Ｖgsがちょうど閾値電圧Ｖthとなったところでドレイン電流がカットオフする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。
【０１６８】
つまり、複数回（本例では３回）に亘る閾値補正期間での処理によって、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。
【０１６９】
なお、３回に亘る閾値補正期間Ｅ，Ｇ，Ｉでは、何れもドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように共通接地配線cathの電位Ｖcathを設定しておく。
【０１７０】
この後、水平駆動部１０６により信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号電位Ｖinの書込み期間（サンプリング期間とも称する）とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。
【０１７１】
この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第１実施形態の駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
【０１７２】
具体的には、先ず、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５W3）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５V3）ことで、最後（本例では３回目）の閾値補正期間を完了させる。こうすることで、図６Ｊに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態とされ、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブＨにするタイミング（ｔ１６_1）まで期間を書込み＆移動度補正準備期間Ｊと称する。
【０１７３】
次に、電源供給線１０５DSL の電位を第１電位Ｖcc_Hにし、かつ、映像信号線１０６HSの電位を信号電位Ｖinに保持したままで、書込走査部１０４は、書込駆動パルスWSをアクティブＨに切り替え（ｔ１６_1）、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替えるタイミング（ｔ１８_1）までの間での適当なタイミングで、つまり、映像信号線１０６HSが信号電位Ｖinにある時間帯での適当なとき、インアクティブＬに切り替える（ｔ１７_1）。この書込駆動パルスWSがアクティブＨにある期間（ｔ１６_1〜ｔ１７_1）を、サンプリング期間＆移動度補正期間Ｋと称する。
【０１７４】
これにより、図６Ｋに示すように、サンプリングトランジスタ１２５が導通（オン）状態となり、駆動トランジスタ１２１のゲート電位Ｖｇは信号電位Ｖinとなる。したがって、サンプリング期間＆移動度補正期間Ｋでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig の信号電位Ｖinに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１７５】
ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖｏ−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のドレイン電流は有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、駆動トランジスタ１２１のソース電位Ｖｓは上昇していく。
【０１７６】
図６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin−ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を差し引いた値“−Ｖth＋ΔＶ”となる。
【０１７７】
このようにして、第１実施形態の駆動タイミングでは、サンプリング期間＆移動度補正期間Ｋ（ｔ１６〜ｔ１７）において、映像信号Ｖsig における信号電位Ｖinのサンプリングと移動度μを補正する負帰還量（移動度補正パラメータ）ΔＶの調整が行なわれる。書込走査部１０４は、サンプリング期間＆移動度補正期間Ｋの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。
【０１７８】
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、ドレイン電流Ｉdsの取り出し時間すなわちサンプリング期間＆移動度補正期間Ｋに依存しており、この期間を長くとるほど、負帰還量が大きくなる。負帰還量ΔＶはΔＶ＝Ｉds・Ｃel／ｔである。
【０１７９】
この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、負帰還量ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、負帰還量ΔＶは小さくなる。このように、負帰還量ΔＶは駆動電流Ｉdsに応じて決まる。
【０１８０】
また、信号電位Ｖinが大きいほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、サンプリング期間＆移動度補正期間Ｋは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、サンプリング期間＆移動度補正期間Ｋは長めに設定するのがよい。
【０１８１】
また、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素回路Ｐごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素回路Ｐごとの移動度μのばらつきを補正することができる。つまり、信号電位Ｖinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路Ｐごとの移動度μのばらつきを取り除くことができる。
【０１８２】
このようにして、第１実施形態の駆動タイミングでは、サンプリング期間＆移動度補正期間Ｋにて、信号電位Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。もちろん、負帰還量ΔＶはサンプリング期間＆移動度補正期間Ｋの時間幅を調整することで最適化可能である。
【０１８３】
次に、書込走査部１０４は、映像信号線１０６HSの電位が信号電位Ｖinにある状態で、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。これにより、図６Ｌに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間Ｌに進む。水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSへの映像信号Ｖsig の信号電位Ｖinの供給を停止して基準電位Ｖｏに戻す（ｔ１８_1）。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
【０１８４】
この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。
【０１８５】
このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。
【０１８６】
駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２）のように表すことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【０１８７】
【数２】
2008145646.tif 000004
【０１８８】
この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。
【０１８９】
その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【０１９０】
また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。
【０１９１】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。
【０１９２】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過とともに、ノードＮＤ１２１の電位も変化する。しかしながら、このような有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に“Ｖin−ΔＶ＋Ｖth”で一定に維持される。
【０１９３】
駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
【０１９４】
このような、有機ＥＬ素子１２７の特性変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作（保持容量１２０の効果による動作）をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０１９５】
つまり、第１実施形態の画素回路Ｐとそれを駆動する第１実施形態の駆動タイミングでは、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路が構成され、ブートストラップ動作が機能するようになっているのである。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり輝度が変化することはない。
【０１９６】
また、第１実施形態の画素回路Ｐとそれを駆動する第１実施形態の駆動タイミングでは、駆動トランジスタ１２１の閾値電圧Ｖthを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である閾値補正回路が構成され閾値補正動作が機能するようになっている。駆動トランジスタ１２１の閾値電圧Ｖthを反映させたゲート・ソース間電位Ｖgsとして、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができる。
【０１９７】
特に、第１実施形態の駆動タイミングでは、１回の閾値補正動作の処理サイクルを１水平期間とし、複数回に亘って閾値補正動作を繰り返すようにしており、確実に閾値電圧Ｖthを保持容量１２０に保持させるようにしている。このため、閾値電圧Ｖthの画素間差が確実に除去され、階調に拘らず、閾値電圧Ｖthのばらつきに起因する輝度ムラを抑制できる。
【０１９８】
これに対して、閾値補正動作を１回にするなど閾値電圧Ｖthの補正が不十分な場合は、つまり閾値電圧Ｖthが保持容量１２０に保持されていない場合には、異なる画素回路Ｐの間で、低階調の領域では輝度（駆動電流Ｉds）に差が出てしまう。よって閾値電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。
【０１９９】
加えて、第１実施形態の駆動タイミングでは、サンプリングトランジスタ１２５による信号電位Ｖinの保持容量１２０への書込み動作と連動して駆動トランジスタ１２１の移動度μを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である移動度補正回路が構成され移動度補正動作が機能するようになっている。駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができる。
【０２００】
つまり、第１実施形態の画素回路Ｐは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０２０１】
ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾値電圧Ｖthや移動度μのばらつきの影響を受けることがないし、有機ＥＬ素子１２７の経時劣化の影響も受けない。入力される信号電位Ｖinに対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０２０２】
また、第１実施形態の画素回路Ｐは、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。
【０２０３】
また、駆動トランジスタ１２１およびその周辺部のサンプリングトランジスタ１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
【０２０４】
＜電源駆動パルスDSL のスイッチングタイミングの詳細＞
図７は、図５に示した第１実施形態の画素回路Ｐにおいて、図６に示した第１実施形態の駆動タイミングとすること、特に、映像信号Ｖsig （特に非有効期間である基準電位Ｖｏの期間）との関係における電源駆動パルスDSL のスイッチングタイミングの効果を説明する図である。
【０２０５】
この図７においては、図５に示した第１実施形態の画素回路Ｐにおいて、映像信号線１０６HSと電源供給線１０５DSL との間に形成される寄生容量Ｃｐおよび映像信号線１０６HSの信号線容量Ｃsig を表している。
【０２０６】
図示のように、映像信号線１０６HSと電源供給線１０５DSL との間に寄生容量Ｃｐが形成されると、電源供給線１０５DSL のスイッチング時にそのスイッチングに起因するノイズが映像信号線１０６HSにカップリング電圧として重畳される。
【０２０７】
このカップリング電圧が、信号電位Ｖinの期間に発生すると、それが保持容量１２０に保持され、結果的には映像に現れることになる。つまり、電源供給線１０５DSL をスイッチングする際に交差配線している映像信号線１０６HSへのカップリングのため、映像信号Ｖsig に乱れが生じ、画質の悪化を招くことになる。
【０２０８】
たとえば、電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するタイミング（ｔ１４：オンタイミング）においては、（Ｖcc_H−Ｖcc_L）×（Ｃｐ／（Ｃｐ＋Ｃsig ））の電位が映像信号線１０６HSにカップリングとして重畳されるし、電源供給線１０５DSL の電位が第１電位Ｖcc_Hから第２電位Ｖcc_Lに遷移するタイミング（ｔ１１：オフタイミング）では（Ｖcc_L−Ｖcc_H）×（Ｃｐ／（Ｃｐ＋Ｃsig ））の電位が映像信号線１０６HSにカップリングとして重畳される。
【０２０９】
第１実施形態の画素回路Ｐでは、駆動トランジスタ１２１のドレイン端Ｄに供給される電位を第１電位Ｖcc_Hと第２電位Ｖcc_Lとでスイッチングさせるようにしている。しかも、第１電位Ｖcc_Hは発光時の電源供給能力を持つ高電位側の電源電圧である一方、第２電位Ｖcc_Lは共通接地配線cathの電位Ｖcathをいわゆる接地電位（GND ＝０Ｖ）とすると負側の電位となり、その差（｜Ｖcc_H−Ｖcc_L｜）が非常に大きく、大振幅のカップリングノイズが映像信号線１０６HSに重畳されることになる。
【０２１０】
ここで、図６に示した第１実施形態の駆動タイミングでは、電源供給線１０５DSL が低電位側である第２電位Ｖcc_Lから高電位側である第１電位Ｖcc_Hに遷移するオンタイミング（ｔ１４）を、映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯で、かつ書込駆動パルスWSがアクティブである時間帯（前例ではｔ１３Ｗ〜ｔ１５Ｗ）に設定している。
【０２１１】
このため、各画素回路Ｐの駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HS上の基準電位Ｖｏに接続されているためローインピーダンスであり、隣接画素間のノイズを受けない。また、閾値補正動作時であるため、信号電位Ｖinの保持容量１２０へのサンプリング電位には影響しない。電源供給線１０５DSL のパルス電圧が映像信号線１０６HSの映像信号Ｖsig （特に有効期間の信号電位）に重畳されることによるノイズ（つまり映像信号への電源パルスのカップリングノイズ）を抑制できるので、良好な画質の表示装置を実現できる。
【０２１２】
また、他の行との関係においては、当該行についての電源供給線１０５DSL が高電位側である第１電位Ｖcc_Hから低電位側である第２電位Ｖcc_Lに遷移するオフタイミング（ｔ１１）を、他の行についての電源供給線１０５DSL が低電位側である第２電位Ｖcc_Lから高電位側である第１電位Ｖcc_Hに遷移するオンタイミング（ｔ１４）と一致させている。
【０２１３】
これにより、電源供給線１０５DSL の電位がスイッチングする際のカップリング電圧は、（Ｖcc_H−Ｖcc_L）×（Ｃｐ／（Ｃｐ＋Ｃsig ））と（Ｖcc_L−Ｖcc_H）×（Ｃｐ／（Ｃｐ＋Ｃsig ））で相殺され、映像信号の乱れをより確実に防止することができる。よって、一層良好な画質の表示装置を実現できる。
【０２１４】
このように、電源供給線１０５DSL のスイッチングタイミング（オンタイミングとオフタイミングの何れか一方、好ましくは双方）を、映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯（前例ではｔ１３Ｖ〜ｔ１５Ｖ）にする、さらに好ましくは、書込駆動パルスWSがアクティブである時間帯（前例ではｔ１３Ｗ〜ｔ１５Ｗ）となるように駆動タイミングを管理することで、映像信号線１０６HSへのカップリングを無視することができ、良好な画質の表示装置を実現できるようになる。
【０２１５】
＜タイミングチャート；第２実施形態＞
図８は、図５に示した第１実施形態の画素回路Ｐに関する第２実施形態の駆動タイミングを説明するタイミングチャートである。理解を容易にするため、図６に示した第１実施形態の駆動タイミングのタイミングチャートと同一の表記を採用している。
【０２１６】
詳細な説明は割愛するが、図６に示した第１実施形態と異なる点は、第２実施形態では、閾値補正動作を１回しか実行していないことである。それ以外は、前述の第１実施形態の駆動タイミングと同じである。
【０２１７】
よって、第２実施形態の駆動タイミングにおいても、電源駆動パルスDSL のスイッチングタイミング、すなわち電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するタイミングや電源供給線１０５DSL の電位が第１電位Ｖcc_Hから第２電位Ｖcc_Lに遷移するタイミングと映像信号Ｖsig （特に非有効期間である基準電位Ｖｏの期間）との関係を、前述のような一定の関係に維持する点は、第１実施形態の駆動タイミングと同じである。
【０２１８】
ただし、閾値補正動作を１回しか実行していないので、実際には、１水平期間よりも短くなってしまう閾値補正期間の１回の動作だけでは時間が足らず、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を完全に保保持容量１２０に書き込むことができない場合が起こり得る。
【０２１９】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２２０】
また、上記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２２１】
＜駆動タイミングの変形例＞
たとえば、電源駆動パルスDSL のスイッチングタイミング（オフタイミングとオンタイミング）の内、少なくとも一方を映像信号Ｖsig の非有効期間である基準電位Ｖｏの期間とする限りにおいて、様々な変形が可能である。たとえば、電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するタイミングを映像信号Ｖsig の非有効期間である基準電位Ｖｏの期間としつつ、様々な変形が可能である。
【０２２２】
たとえば、図９は、第１の変形例を説明するタイミングチャートである。この第１の変形例は、図６に示した第１実施形態の駆動タイミングに対して、サンプリング期間＆移動度補正期間Ｋの設定方法を変形したものである。なお、図６Ａに示した第１実施形態の変形例に対しても同様に適用できる。
【０２２３】
具体的には、先ず映像信号Ｖsig が基準電位Ｖｏから信号電位Ｖinに遷移するタイミングｔ１５を図６に示した駆動タイミングよりも１水平期間の後半側にシフトさせて、有効期間である信号電位Ｖinの期間を狭くする。
【０２２４】
また、全ての閾値補正動作の完了時（本例では第３閾値補正期間Ｉの完了時）には、先ず、書込駆動パルスWSをアクティブＨにしたままで、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを供給して（ｔ１６）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１７）の間を、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth”となる。
【０２２５】
また、同時に、信号書込期間ｔ１６〜ｔ１７で移動度補正を実行する。すなわち、タイミングｔ１６〜ｔ１７は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
【０２２６】
なお、この移動度補正を実行する期間ｔ１６〜ｔ１７では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１６〜ｔ１７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。以下、図６に示した第１実施形態の駆動タイミングと同様である。
【０２２７】
この第１の変形例の駆動タイミングでは、電源供給線１０５DSL のスイッチング動作は第１実施形態の駆動タイミングと完全に同じであり、電源供給線１０５DSL のスイッチングによる映像信号線１０６HSへのカップリングノイズに対する抑制効果は第１実施形態と同様に享受できる。
【０２２８】
各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が映像信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。
【０２２９】
ただし、書込み＆移動度補正準備期間Ｊが存在せずに、タイミングｔ１６Ｖ〜ｔ１７Ｗがサンプリング期間＆移動度補正期間Ｋとなる。このため、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間＆移動度補正期間Ｋに影響を与えてしまう。画面の書込走査部１０４に近い側と遠い側（すなわち画面の左右）でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点がある。
【０２３０】
図１０は、第２の変形例を説明するタイミングチャートである。この第２の変形例は、図１０に示した第１の変形例の駆動タイミングに対して、さらに、電源供給線１０５DSL のオフタイミングに変更を加えたものである。
【０２３１】
具体的には、図９（図６も）に示した駆動タイミングでは、他の行のオフタイミングを当該行のオンタイミングと一致させるために（逆に言うと、他の行のオンタイミングを当該行のオフタイミングと一致させるために）、電源供給線１０５DSL の当該行のオフタイミングの基準電位Ｖｏの期間とオンタイミングの基準電位Ｖｏの期間に１水平期間分のずれを持たせているが、他の行のオフタイミングを当該行のオンタイミングと一致させる制限を外して当該行のオフタイミングとオンタイミングの双方を同じ水平期間にしている。
【０２３２】
たとえば、書込駆動パルスWSをアクティブＨにするタイミングｔ１３Ｗ以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は電源電圧側である第１電位Ｖcc_Hにあるので、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、有機ＥＬ素子１２７が発光状態にある。
【０２３３】
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがインアクティブＬからアクティブＨに切り替わる（ｔ１３ｗ）。このとき、映像信号線１０６HSにおける映像信号Ｖsig の電位を基準電位Ｖｏにしておくことで（ｔ１３Ｖ）、駆動トランジスタ１２１のゲート電位Ｖｇが初期化される。このとき、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のゲート電位（Ｖｇ）の変動にソース電位（Ｖｓ）が連動する。この期間をゲート初期化期間Ｃと称する。
【０２３４】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにする（ｔ_off：第１実施形態のオフタイミングｔ１１に相当する）。これにより、駆動トランジスタ１２１への電源供給が停止し、駆動トランジスタ１２１のソース電位Ｖｓが概ね第２電位Ｖcc_Lに初期化される。この期間をソース初期化期間Ｄと称する。ゲート初期化期間Ｃとソース初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。
【０２３５】
このように、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。この後、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hにするまで（ｔ１４）の期間ｔ１３Ｖ〜ｔ１４が初期化期間Ｄとなる。
【０２３６】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hにする（ｔ１４）。これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。以下、第１の変形例や第１実施形態と同様である。
【０２３７】
この第２の変形例の駆動タイミングでは、他の行のオフタイミングを当該行のオンタイミングと一致させることでそれぞれのカップリング電圧を相殺すると言う効果は享受できない。しかしながら、ともに映像信号Ｖsig の基準電位Ｖｏの期間に電源スイッチング動作をさせており、またこのときにはサンプリングトランジスタ１２５をオンさせて駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏに固定してローインピーダンス化しており電源パルスのカップリングノイズを抑制できる。
【０２３８】
＜画素回路の変形例＞
図１１は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第２実施形態を示す図である。理解を容易にするため、図５に示した第２実施形態の画素回路Ｐと対応する部分には対応する参照番号を付してある。
【０２３９】
回路理論上は「双対の理」が成立するので、第２実施形態では、この観点からの変形を加えていることが特徴である。先ず、図５に示した第１実施形態の画素回路Ｐがｎチャネル型のトランジスタを用いて構成しているのに対し、図１１に示す第２実施形態では、ｐチャネル型のトランジスタを用いて画素回路Ｐを構成している。これに合わせて、映像信号Ｖsig の基準電位Ｖｏに対する信号電位Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加えている。
【０２４０】
具体的には、第２実施形態の画素回路Ｐは、ｐチャネル型の駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のカソード端Ｋに接続されている。有機ＥＬ素子１２７のアノード端Ａは基準電位としてのアノード電位Ｖanode とされる。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続される。
【０２４１】
駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える。駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、電源電圧に相当する低電圧側の第１電位Ｖcc_Lと高電圧側の第２電位Ｖcc_Hとを切り替えて供給する。換言すれば、第１実施形態の画素回路Ｐを駆動する駆動走査部１０５はアクティブＨの電力供給能力を持つのに対して、第２実施形態の画素回路Ｐを駆動する駆動走査部１０５はアクティブＬの電力供給能力を持つ。第２電位Ｖcc_Hとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分高い電位とする。
【０２４２】
ｐチャネル型のサンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが映像信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇに接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＬの書込駆動パルスWSが供給される。
【０２４３】
このような第２実施形態の画素回路Ｐにおいても、図５に示した第１実施形態の画素回路Ｐと全く同様に閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。
【０２４４】
なお、第２実施形態の画素回路Ｐは、第１実施形態の画素回路Ｐに対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。電気光学素子を電流駆動する駆動トランジスタの電源供給端を第１電位と第２電位との間でスイッチングさせる駆動を行なうもの全てに、電源駆動パルスDSL のスイッチングタイミングを、映像信号Ｖsig における非有効期間（基準電位Ｖｏの期間）に設定するという本実施形態の思想を適用することができる。
【図面の簡単な説明】
【０２４５】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】第１実施形態の画素回路に対する比較例を示す図である。
【図３】図２に示した比較例の画素回路の動作を説明するタイミングチャートである。
【図４】有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。
【図４Ａ】駆動トランジスタの特性ばらつきが駆動電流に与える影響の改善手法の概念を説明する図である。
【図５】図１に示した有機ＥＬ表示装置を構成する画素回路の第１実施形態を示す図である。
【図６】図５に示した第１実施形態の画素回路に関する第１実施形態の駆動タイミングの基本例を説明するタイミングチャートである。
【図６Ａ】図５に示した第１実施形態の画素回路に関する第１実施形態の駆動タイミングの変形例を説明するタイミングチャートである。
【図６Ｂ】第１実施形態の駆動タイミングにおける発光期間Ｂの等価回路と動作説明の図である。
【図６Ｃ】第１実施形態の駆動タイミングにおける放電期間Ｃの等価回路と動作説明の図である。
【図６Ｄ】第１実施形態の駆動タイミングにおける初期化期間Ｄの等価回路と動作説明の図である。
【図６Ｅ】第１実施形態の駆動タイミングにおける第１閾値補正期間Ｅの等価回路と動作説明の図である。
【図６Ｆ】第１実施形態の駆動タイミングにおける他行書込み期間Ｆの等価回路と動作説明の図である。
【図６Ｇ】第１実施形態の駆動タイミングにおける第２閾値補正期間Ｇの等価回路と動作説明の図である。
【図６Ｈ】第１実施形態の駆動タイミングにおける他行書込み期間Ｈの等価回路と動作説明の図である。
【図６Ｉ】第１実施形態の駆動タイミングにおける第３閾値補正期間Ｉの等価回路と動作説明の図である。
【図６Ｊ】第１実施形態の駆動タイミングにおける書込み＆移動度補正準備期間Ｊの等価回路と動作説明の図である。
【図６Ｋ】第１実施形態の駆動タイミングにおけるサンプリング期間＆移動度補正期間Ｋの等価回路と動作説明の図である。
【図６Ｌ】第１実施形態の駆動タイミングにおける発光期間Ｌの等価回路と動作説明の図である。
【図７】図５に示した第１実施形態の画素回路において、図６に示した第１実施形態の駆動タイミングとすることの効果を説明する図である。
【図８】図５に示した第１実施形態の画素回路に関する第２実施形態の駆動タイミングを説明するタイミングチャートである。
【図９】駆動タイミングの第１の変形例を説明するタイミングチャートである。
【図１０】駆動タイミングの第２の変形例を説明するタイミングチャートである。
【図１１】図１に示した有機ＥＬ表示装置を構成する画素回路の第２実施形態を示す図である。
【符号の説明】
【０２４６】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DS…駆動走査線、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、Ｃel…有機ＥＬ素子の寄生容量、DSL …電源駆動パルス、Ｐ…画素回路、Ｖsig …映像信号、WS…書込駆動パルス、Ｖin…信号電位、Ｖｏ…基準電位、Ｖcc_H…第１電位、Ｖcc_L…第２電位
【図１】
2008145646.tif 000005
【図２】
2008145646.tif 000006
【図３】
2008145646.tif 000007
【図４】
2008145646.tif 000008
【図４Ａ】
2008145646.tif 000009
【図５】
2008145646.tif 000010
【図６】
2008145646.tif 000011
【図６Ａ】
2008145646.tif 000012
【図６Ｂ】
2008145646.tif 000013
【図６Ｃ】
2008145646.tif 000014
【図６Ｄ】
2008145646.tif 000015
【図６Ｅ】
2008145646.tif 000016
【図６Ｆ】
2008145646.tif 000017
【図６Ｇ】
2008145646.tif 000018
【図６Ｈ】
2008145646.tif 000019
【図６Ｉ】
2008145646.tif 000020
【図６Ｊ】
2008145646.tif 000021
【図６Ｋ】
2008145646.tif 000022
【図６Ｌ】
2008145646.tif 000023
【図７】
2008145646.tif 000024
【図８】
2008145646.tif 000025
【図９】
2008145646.tif 000026
【図１０】
2008145646.tif 000027
【図１１】
2008145646.tif 000028