(57)【要約】【課題】テスト用の信号数を減らすことにより、テスト用パッドやプローブカードのコンタクトピンの数を削減できるウェハを提供すること。【解決手段】チップ領域２に対して隣り合うスクライブライン８に設けられた少なくとも３つのパッド１０Ａ，１０Ｂ，１０Ｃを備える。それらの３つのパッドは、チップ領域２内の電源電位部５に接続された電源用パッド１０Ａと、チップ領域２内の接地電位部６に接続された接地用パッド１０Ｂと、チップ領域２内の半導体装置７に接続され、その半導体装置７の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッド１０Ｃである。３つのパッド１０Ａ，１０Ｂ，１０Ｃには、ウェハテスト時にそれぞれプローブカードのコンタクトピン９Ａ，９Ｂ，９Ｃが当接される。【選択図】図１Ｂ
2008021848.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハであって、
上記チップ領域に対して隣り合うスクライブラインに設けられ、それぞれプローブカードのコンタクトピンが当接されるべき少なくとも３つのパッドを備え、
上記３つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであることを特徴とするウェハ。
【請求項２】
請求項１に記載のウェハにおいて、
上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とするウェハ。
【請求項３】
請求項１に記載のウェハにおいて、
上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とするウェハ。
【請求項４】
請求項１に記載のウェハにおいて、
上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とするウェハ。
【請求項５】
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハを対象とし、上記各半導体装置の電気的特性検査を行う半導体装置のテスト方法であって、
上記ウェハは、
上記チップ領域に対して隣り合うスクライブラインに設けられた少なくとも３つのパッドを備え、
上記３つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであり、
或るチップ領域に対して隣り合うスクライブライン上の上記電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第１、第２、第３のコンタクトピンを当接し、
上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保ち、
このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値に基づいて、上記半導体装置の良または不良を判定することを特徴とする半導体装置のテスト方法。
【請求項６】
請求項５に記載の半導体装置のテスト方法において、
上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とする半導体装置のテスト方法。
【請求項７】
請求項５に記載の半導体装置のテスト方法において、
上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とする半導体装置のテスト方法。
【請求項８】
請求項５に記載の半導体装置のテスト方法において、
上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とする半導体装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はウェハに関し、より詳しくは、チップ領域毎に半導体装置が作り込まれたウェハに関する。
【０００２】
また、この発明は、そのようなウェハ上に作り込まれた半導体装置のテスト方法に関する。
【背景技術】
【０００３】
図２Ａに示すように、ウェハプロセスを経た一般的なウェハ１０１では、ウェハ表面が複数の矩形領域（これを「チップ領域」と呼ぶ。）１０２に区画され、チップ領域１０２毎に半導体装置（図示せず）が作り込まれている。図２Ｂ（図２Ａ中の一部１０３を拡大して示す）に示すように、チップ領域１０２同士の間は、一定の幅をもつスクライブライン（ダイシングラインとも呼ばれる。）１０８で仕切られている。各チップ領域１０２の周辺部（スクライブライン１０８に沿った部分）には、チップ領域内の素子と外部との間で信号を入出力するためのパッド１０４が複数配列されている。ウェハテスト時には、各チップ領域１０２内の全てのパッド１０４，１０４，…に、予め作製されたプローブカードのコンタクトピン１０９，１０９，…がそれぞれ当接されて、チップ領域１０２内の半導体装置の電気的特性検査が行われる。
【０００４】
ウェハはチップに切り分けられた後、ウェハテスト段階で良品と判断されたチップのみが、パッケージ等にアセンブリされる。そのアセンブリ品に対して出荷テストが行われ、出荷テストで良品と判断された製品のみが出荷される。
【０００５】
従来、例えば特許文献１（特開２００２−１８４８２５公報）には、一つのプローブカードを複数種類の半導体製品に共通に用いることができるように、各チップ領域１０２内の所定の位置にテスト用パッドを配置する技術が開示されている。また、同文献には、チップサイズ（チップ領域の面積）の増加を防ぐ目的で、ダイシングライン１０８上にテスト用パッドを配置する技術も開示されている。
【０００６】
また、特許文献２（特開平５−２９９４８４号公報）には、チップ領域（集積回路形成部）の面積を維持しつつ、プローピングの容易化を図る目的で、プローブカードのコンタクトピンが当接されるテスト用パッドをウェハのスクライブライン上に設ける技術が開示されている。
【０００７】
また、特許文献３（特開２００４−３４２７２５号公報）には、チップ領域内のパッドに損傷を与えることはなくテストする目的で、プローブカードのコンタクトピンが当接されるテスト用パッドをウェハのスクライブライン上に設ける技術が開示されている。また、同文献には、テスト用パッド数を半減させることができるように、隣り合うチップ領域でスクライブライン上のテスト用パッドを共有する技術も開示されている。
【特許文献１】特開２００２−１８４８２５号公報
【特許文献２】特開平５−２９９４８４号公報
【特許文献３】特開２００４−３４２７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の特許文献には、テスト用の信号数を減らすことにより、テスト用パッドやプローブカードのコンタクトピンの数を削減することについては、全く記載も示唆もされていない。このため、改善の余地がある。
【０００９】
そこで、この発明の課題は、テスト用の信号数を減らすことにより、テスト用パッドやプローブカードのコンタクトピンの数を削減でき、また、製品の機種が異なっても共通のプローブカードを使用でき、したがってコストダウンできるウェハおよび半導体装置のテスト方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、この発明のウェハは、
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハであって、
上記チップ領域に対して隣り合うスクライブラインに設けられ、それぞれプローブカードのコンタクトピンが当接されるべき少なくとも３つのパッドを備え、
上記３つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであることを特徴とする。
【００１１】
ここで、「スタンバイ状態」とは、半導体装置が休止している状態であり、その半導体装置が良品であれば消費電流が略ゼロになる状態である。「通常動作状態」とは、上記スタンバイ状態以外の動作状態を広く指す。
【００１２】
この発明のウェハでは、ウェハ内の各半導体装置の良または不良の判定は次のようにして行われる。まず、或るチップ領域に対して隣り合うスクライブライン上の上記３つのパッド、すなわち電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第１、第２、第３のコンタクトピンを当接する。そして、上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保つ。このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値（リーク電流）に基づいて、上記半導体装置の良または不良を判定する。なお、上記チップ領域内の半導体装置の動作状態を通常動作状態にするためには、上記プローブカードの第３のコンタクトピンから別の信号を与える。
【００１３】
このようにしてウェハ内の各半導体装置の良または不良の判定を行う場合、プローブカードには３本のコンタクトピンを設ければ良いので、テスト用パッドやプローブカードのコンタクトピンの数を削減できる。また、上記３つのパッドに対応して上記３本のコンタクトピンを予め定められた間隔、順番で配置しておけば、製品の機種が異なっても共通のプローブカードを使用できる。したがってコストダウンできる。
【００１４】
一実施形態のウェハでは、上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とする。
【００１５】
一実施形態のウェハでは、上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とする。
【００１６】
この一実施形態のウェハでは、プローブカードのコンタクトピンを上記３つのパッドに１回当接することによって、上記複数のチップ領域内の半導体装置のテストが可能になる。したがって、ウェハ全体として、テスト時間が短縮される。
【００１７】
一実施形態のウェハでは、上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とする。
【００１８】
この一実施形態のウェハでは、テスト用パッドやプローブカードのコンタクトピンの数をさらに削減できる。
【００１９】
この発明の半導体装置のテスト方法は、
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハを対象とし、上記各半導体装置の良または不良の判定を行う半導体装置のテスト方法であって、
上記ウェハは、
上記チップ領域に対して隣り合うスクライブラインに設けられた少なくとも３つのパッドを備え、
上記３つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであり、
或るチップ領域に対して隣り合うスクライブライン上の上記電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第１、第２、第３のコンタクトピンを当接し、
上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保ち、
このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値に基づいて、上記半導体装置の良または不良を判定することを特徴とする。
【００２０】
この発明の半導体装置のテスト方法では、まず、或るチップ領域に対して隣り合うスクライブライン上の上記３つのパッド、すなわち電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第１、第２、第３のコンタクトピンを当接する。そして、上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保つ。このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値（リーク電流）に基づいて、上記半導体装置の良または不良を判定する。なお、上記チップ領域内の半導体装置の動作状態を通常動作状態にするためには、上記プローブカードの第３のコンタクトピンから別の信号を与える。
【００２１】
このようにしてウェハ内の各半導体装置の良または不良の判定を行う場合、プローブカードには３本のコンタクトピンを設ければ良いので、テスト用の信号数を減らすことができる。したがって、テスト用パッドやプローブカードのコンタクトピンの数を削減できる。また、上記３つのパッドに対応して上記３本のコンタクトピンを予め定められた間隔、順番で配置しておけば、製品の機種が異なっても共通のプローブカードを使用できる。したがってコストダウンできる。
【００２２】
一実施形態の半導体装置のテスト方法では、上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とする。
【００２３】
一実施形態の半導体装置のテスト方法では、上記３つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とする。
【００２４】
この一実施形態の半導体装置のテスト方法では、プローブカードのコンタクトピンを上記３つのパッドに１回当接することによって、上記複数のチップ領域内の半導体装置のテストが可能になる。したがって、ウェハ全体として、テスト時間が短縮される。
【００２５】
一実施形態の半導体装置のテスト方法では、上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とする。
【００２６】
この一実施形態の半導体装置のテスト方法では、テスト用パッドやプローブカードのコンタクトピンの数をさらに削減できる。
【発明を実施するための最良の形態】
【００２７】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２８】
図１Ａは、この発明の一実施形態のウェハ１の概略構成を示している。このウェハ１は、ウェハプロセスを経たものであり、一般的なウェハと同様に、ウェハ表面が複数の矩形領域（これを「チップ領域」と呼ぶ。）２に区画されている。各チップ領域２には、それぞれ半導体装置（図示せず）が作り込まれている。
【００２９】
図１Ｂは、図１Ａ中の一部、すなわち４つのチップ領域２のコーナー部が集まった部分３を拡大して示している。図１Ｂに示すように、チップ領域２同士の間は、一定の幅をもつスクライブライン（ダイシングラインとも呼ばれる。）８で仕切られている。なお、後述するウェハテスト終了後に、ウェハ１はスクライブライン８に沿ってチップに切り分けられる。各チップ領域２の周辺部（スクライブライン８に沿った部分）には、チップ領域内の素子と外部との間で信号を入出力するためのパッド４が複数配列されている。
【００３０】
各チップ領域２の右上周辺部（図１Ｂでは左下のチップ領域２の右上周辺部が図示されている。）には、動作時にこのチップ領域２に作り込まれた半導体装置のための電源電位が与えられる電源電位部５と、接地電位（０Ｖ）が与えられる接地電位部６と、切替部としてのスイッチ７とが設けられている。また、そのチップ領域２に対して隣り合うスクライブライン８に沿って、３つのパッド１０Ａ，１０Ｂ，１０Ｃを含むパッド領域１０が設けられている。
【００３１】
上記３つのパッドは、そのチップ領域２内の電源電位部５に配線１１Ａを介して接続された電源用パッド１０Ａと、そのチップ領域２内の接地電位部６に配線１１Ｂを介して接続された接地用パッド１０Ｂと、そのチップ領域２内の半導体装置の切替部７に配線１１Ｃを介して接続された切替用パッド１０Ｃである。この例では、これらのパッド１０Ａ，１０Ｂ，１０Ｃはそれぞれ矩形状にパターン形成され、一定のピッチで縦方向（図１Ｂにおいて）に配列されている。
【００３２】
この例では、チップ領域２内のスイッチ７に、切替用パッド１０Ｃと配線１１Ｃを介して予め定められた制御信号が切り替えて与えられることにより、そのチップ領域２内の半導体装置の動作状態が通常動作状態とスタンバイ状態との間で切り替えられるようになっている。
【００３３】
ウェハテスト時には、ウェハ１内の各半導体装置の良または不良の判定は次のようにして行われる。
【００３４】
まず、或るチップ領域（図１Ｂでは左下のチップ領域２）に対して隣り合うスクライブライン８上の電源用パッド１０Ａ、接地用パッド１０Ｂ、切替用パッド１０Ｃにそれぞれプローブカードの対応する第１、第２、第３のコンタクトピン９Ａ，９Ｂ，９Ｃを当接する。なお、プローブカードは、図示しないカード本体と、そのカード本体から突出した３本の金属製コンタクトピン９Ａ，９Ｂ，９Ｃを有している。
【００３５】
そして、上記プローブカードの各コンタクトピン９Ａ，９Ｂ，９Ｃから予め定められた信号を与えて、電源用パッド１０Ａと配線１１Ａを通してチップ領域２内の電源電位部５を電源電位、接地用パッド１０Ｂと配線１１ＢＡを通してチップ領域２内の接地電位部６を接地電位にそれぞれ保つとともに、切替用パッド１０Ｃと配線１１Ｃを通してチップ領域２内の半導体装置の動作状態をスタンバイ状態に保つ。このスタンバイ状態で電源用パッド１０Ａと接地用パッド１０Ｂとの間に流れる電流値（リーク電流）に基づいて、上記半導体装置の良または不良を判定する。例えば上記半導体装置が良品であれば、スタンバイ状態におけるリーク電流は略ゼロになる。したがって、例えば１μＡをリーク電流の上限値として設定し、リーク電流が１μＡ未満であれば良、リーク電流が１μＡ以上であれば不良と判定することができる。
【００３６】
なお、チップ領域２内の半導体装置の動作状態を通常動作状態にするためには、上記プローブカードの第３のコンタクトピン９Ｃから別の制御信号を与える。
【００３７】
このようにしてウェハ１内の各半導体装置の良または不良の判定を行う場合、プローブカードには３本のコンタクトピン９Ａ，９Ｂ，９Ｃを設ければ良いので、テスト用の信号数を減らすことができる。したがって、テスト用パッドやプローブカードのコンタクトピンの数を削減できる。また、上記３つのパッド１０Ａ，１０Ｂ，１０Ｃに対応して上記３本のコンタクトピン９Ａ，９Ｂ，９Ｃを予め定められた間隔、順番で配置しておけば、製品の機種が異なっても共通のプローブカードを使用できる。したがってコストダウンできる。
【００３８】
この例では、上記スクライブライン８上の３つのパッド１０Ａ，１０Ｂ，１０Ｃは、そのスクライブライン８に隣り合った一つのチップ領域（図１Ｂでは左下のチップ領域）２のみに接続されている。したがって、ウェハ１上の各チップ領域２に対して順次同じ手順でテストを行うことができる。テストのための操作が簡単で済む。
【００３９】
なお、一般には、半導体装置の機種毎にチップサイズが異なるため、スクライブライン８の間隔も異なる。しかし、一般的なウェハテスタでは、ウェハを横方向、縦方向に移動させるピッチを、電気的に可変して設定できる仕様になっている。したがって、半導体装置の機種が異なる場合は、単にそのピッチを電気的に変更すれば良い。このピッチの変更は、プローブカードを交換するような機械的な変更ではないので、機種変更時の時間的ロスはほとんど生じない。
【００４０】
また、上記スクライブライン８上の３つのパッド１０Ａ，１０Ｂ，１０Ｃは、そのスクライブライン８に隣り合った複数（例えば２つ）のチップ領域２にそれぞれ接続されていても良い。この場合、プローブカードのコンタクトピン９Ａ，９Ｂ，９Ｃを上記３つのパッド１０Ａ，１０Ｂ，１０Ｃに１回当接することによって、複数のチップ領域２内の半導体装置のテストが可能になる。したがって、ウェハ全体として、テスト時間を短縮することができる。
【００４１】
また、半導体装置の仕様が許せば、切替用パッド１０Ｃを電源用パッド１０Ａと共通に構成して、プローブカードのコンタクトピンの数をさらに減らしてもよい。
【００４２】
なお、スクライブライン８上の３つのパッド１０Ａ，１０Ｂ，１０Ｃをチップ領域２内へ接続するための配線１１Ａ，１１Ｂ，１１Ｃは、抵抗の少ないメタル配線であるのが望ましい。ただし、ウェハ１がチップに切り分けられたときに配線１１Ａ，１１Ｂ，１１Ｃの断面が露出する場合が考えられる。メタル配線であれば、空気中の水分と結合して錆等が発生する可能性もある。したがって、配線１１Ａ，１１Ｂ，１１Ｃは、特に切断面になる部分は、錆等が発生しないように、ポリシリコン等からなるのが望ましい。
【図面の簡単な説明】
【００４３】
【図１Ａ】この発明の一実施形態のウェハの概略構成を示す図である。
【図１Ｂ】図１Ａに示したウェハの一部を拡大して示し、この発明の一実施形態のテスト方法を説明する図である。
【図２Ａ】従来のウェハの概略構成を示す図である。
【図２Ｂ】図２Ａに示したウェハの一部を拡大して示し、従来のテスト方法を説明する図である。
【符号の説明】
【００４４】
１  ウェハ
２  チップ領域
９Ａ，９Ｂ，９Ｃ  コンタクトピン
１０Ａ  電源用パッド
１０Ｂ  接地用パッド
１０Ｃ  切替用パッド
【図１Ａ】
2008021848.tif 000003
【図１Ｂ】
2008021848.tif 000004
【図２Ａ】
2008021848.tif 000005
【図２Ｂ】
2008021848.tif 000006