(57)【要約】【課題】薄膜トランジスタ液晶表示装置の薄膜トランジスタ及びその製造方法を提供する。【解決手段】ゲート電極、ゲート絶縁層、活性層及びソースドレイン電極を有した薄膜トランジスタであって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられており、該ソースドレイン電極と該活性層のソースドレイン領域は重なり、該活性層と前記ソースドレイン電極間に電子の走行を許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられる。【選択図】図２
2008306167.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁層、活性層及びソース・ドレイン電極を有する薄膜トランジスタであって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられ、該ソース・ドレイン電極と該活性層のソース・ドレイン領域は重なり、該活性層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ層又はＳｉＯｘＮｙ層が設けられることを特徴とする薄膜トランジスタ。
【請求項２】
前記ＳｉＮｘ層又はＳｉＯｘＮｙ層の厚みは約８〜１５ｎｍであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース・ドレイン電極の材料はアルミニウム合金であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記アルミニウム合金は、ＡｌＮｄ、ＡｌＴａ、ＡｌＮｉ、ＡｌＺｒ、ＡｌＣｕ及びＡｌＮｄＮｉであることを特徴とする請求項３に記載の薄膜トランジスタ。
【請求項５】
前記薄膜トランジスタはボトムゲート型トランジスタであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記薄膜トランジスタはトップゲート型トランジスタであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記活性層は半導体層とオーム接触層の積層であり、該オーム接触層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ層又はＳｉＯｘＮｙ層が設けられることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記オーム接触層はドーピング半導体層又はシリコンマイクロ結晶層であることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
薄膜トランジスタのゲート電極、ゲート絶縁層、活性層及びソース・ドレイン電極を形成する工程を備える薄膜トランジスタ製造方法であって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられ、該ソース・ドレイン電極は該活性層のソース・ドレイン領域と重なり、該活性層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ層又はＳｉＯｘＮｙ層が設けられることを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
前記ＳｉＮｘ又はＳｉＯｘＮｙ層の厚みは約８〜１５ｎｍであることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記ソース・ドレイン電極の材料はアルミニウム合金であることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記アルミニウム合金は、ＡｌＮｄ、ＡｌＴａ、ＡｌＮｉ、ＡｌＺｒ、ＡｌＣｕ及びＡｌＮｄＮｉであることを特徴とする請求項１１に記載の薄膜トランジスタ。
【請求項１３】
前記活性層は半導体層とオーム接触層の積層であり、該オーム接触層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ層又はＳｉＯｘＮｙ層が設けられることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記オーム接触層はドーピング半導体層又はシリコンマイクロ結晶層であることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
ゲート電極、ゲート絶縁層、活性層及びソース・ドレイン電極を有した、画素ユニットのスイッチ素子としての薄膜トランジスタを備える薄膜トランジスタ液晶表示装置であって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられ、該ソース・ドレイン電極と該活性層のソース・ドレイン領域は重なり、該活性層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ層又はＳｉＯｘＮｙ層が設けられることを特徴とする薄膜トランジスタ液晶表示装置。
【請求項１６】
前記ソース・ドレイン電極のうちの一つと接続する画素電極をさらに備える請求項１５に記載の薄膜トランジスタ液晶表示装置。
【請求項１７】
前記画素電極はビアホールを通して前記ソース・ドレイン電極のうちの一つと電気的に接続されることを特徴とする請求項１５に記載の薄膜トランジスタ液晶表示装置。
【請求項１８】
前記画素電極は前記ソース・ドレイン電極のうちの一つに直接ラップされていることを特徴とする請求項１５に記載の薄膜トランジスタ液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタとその製造方法、及び該薄膜トランジスタを備えた薄膜トランジスタ液晶表示装置（ＴＦＴＬＣＤ）に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、ＬＣＤ表示装置において画素ユニットのスイッチ素子として用いられる。図１は、現在殆どのＴＦＴ―ＬＣＤメーカが採用するボトムゲート型ＴＦＴを示している。該ボトムゲート型ＴＦＴは、主にガラス基板１００と、該ガラス基板上において下から上へ順に形成されたゲート２００、ゲート絶縁層３００、半導体層４００、ドーピング半導体層５００、ソースドレイン電極７００、パッシベーション層８００、画素電極層９００を備える。また、該ボトムゲート型ＴＦＴは以下の工程を通して製造される。
【０００３】
１、マグネットスパッタ方式によって基体（例えば、ガラス又はシリコン単結晶）上に金属薄膜を堆積した後、フォトリソグラフィとエッチングによってゲートラインとゲート電極パターンを形成する。従来、該金属薄膜のターゲット材料として通常ＡｌとＡｌ合金が用いられるが、例えば集積回路（ＩＣ）を形成する際にはその他の金属及び合金も使える。
【０００４】
２、化学気相堆積法（ＣＶＤ）によってＳｉＮｘ又はＳｉＯｘＮｙ薄膜層を形成してゲート絶縁層とし、さらにＣＶＤ法で同一工程において該ゲート絶縁層上に半導体層（例えば、ａ−Ｓｉ層）とドーピング半導体層（例えば、Ｎ＋ａ−Ｓｉ層）を堆積し、その後フォトリソグラフィとドライエッチングによって該半導体層とドーピング半導体層をパターニングして、シリコンアイランドとチャンネル領域を形成する。
【０００５】
３、マグネットスパッタ法によってドーピング半導体層に金属層を堆積した後、フォトリソグラフィとエッチングによってソース・ドレイン電極及びデータラインをパターニングして形成する。該ソース・ドレイン電極とデータラインの材料として、Ｍｏ、Ｃｒ、ＴｉとＭｏＷなどの高融点の金属又は合金を含み、上記形成された該ソース・ドレイン電極はそれぞれドーピング半導体層と良好なオーム接触を実現する。
【０００６】
４、ＣＶＤ法でパッシベーション層（例えば、ＳｉＯｘＮｙ）を堆積し、且つフォトリソグラフィとエッチングによってチャネル保護層を形成すると同時に、保護層にビアホールをエッチングする。
【０００７】
５、マグネットスパッタ法によって画素電極層（例えば、ＩＴＯ導電薄膜）を堆積し、且つフォトリソグラフィとエッチングによって画素電極パターンを形成し、該画素電極は前記ビアホールを介して例えばドレイン電極に接続する。
【０００８】
以上の工程によって形成されたＴＦＴ構造は以下の特徴を有する。即ち、構造が簡単で、製造が容易であり、各層のパターン形成工程が簡単である上に、歩どまりが高く、６ｍａｓｋ、５ｍａｓｋ、４ｍａｓｋ、ひいては３ｍａｓｋ工程（一つのマスクは１回のフォトリソグラフィとエッチングに対応する）でみな完成でき、且つ設備を変更する必要がない。
【０００９】
しかし、ＴＦＴ―ＬＣＤテレビ市場の需要が拡大するに従って、生産ラインの数が段々増加し、パネルのサイズも益々大きくなっている。サイズが大きく、テレビに用いられるパネルに対する要求は、サイズが小さく、コンピュータ表示装置に用いられるパネルに対する要求と異なる。パネルサイズの増加により、ゲートラインとデータラインの長さも増加され、これらの導線の総抵抗も増大するため、データ遅延の問題が発生し、これにより、例えば、Ｘ方向のクロストーク（ｃｒｏｓｓ−ｔａｌｋ）及び横方向の輝度が均一でない（Ｈ−ｄｉｍ）などの問題を引き起こす。従って、上記工程によって大きいサイズのテレビ用パネルを製造する際に、以上の問題点を解決しなければならない。
【００１０】
大きいサイズのテレビ用パネルについて、現在、ソース・ドレイン電極に用いられる、例えばＭｏ、Ｃｒなどの高抵抗及び高融点金属又は合金を取り替える材料として、Ａｌ又はＡｌ合金を含む材料が採用される。しかし、Ａｌ層とＮ＋ドーピング半導体層との接触があまりよくないため、仕事関数の差が割合に大きい。よって、まずバッファー層として底層に必ず薄いＭｏ層を堆積しなければならない。また、画素電極とＡｌの接触不良を解決するため、Ａｌ層の上面にさらにもう一層の薄いＭｏ層を堆積する必要がある。これによって、Ａｌ層とＩＴＯ薄膜の接触抵抗が大きい問題を解決するだけではなく、受熱途中における純Ａｌのヒルロック（Ｈｉｌｌｏｃｋ）問題を解決できる。しかしながら、このようなサンドイッチ式の構造を採用した場合また以下の問題が生じた。
【００１１】
１、中間層のＡｌ金属と底部、頂部のＭｏ金属の腐食速度が異なるため、ソース・ドレイン電極が断れたりして、エッチング上の問題を引き起こした。
【００１２】
２、二種類の金属を３層堆積しなければならないため、一種類の金属を堆積する場合に比べて堆積時間を増加し、生産能力を低減した。
【００１３】
３、現在Ｍｏの価格がＡｌの価格を大きく超えているため、生産コストを高めた。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は上記問題点に鑑みてなされたもので、ＴＦＴ  ＬＣＤの薄膜トランジスタ及びその製造方法を提供し、ソース・ドレイン電極の構造及びその製造方法を変更することで、ソース・ドレイン電極が断線するなどの欠陥を克服して、生産能力を高めると共に、コストを下げることを目的とする。
【課題を解決するための手段】
【００１５】
本発明の薄膜トランジスタは、ゲート電極、ゲート絶縁層、活性層及びソース・ドレイン電極を備え、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられ、該ソース・ドレイン電極は該活性層のソース・ドレイン領域と重なり、該活性層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられている。
【００１６】
本発明の薄膜トランジスタの製造方法は、薄膜トランジスタのゲート電極と、ゲート絶縁層と、活性層及びソース・ドレイン電極を形成する工程を有し、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層の間に設置され、該ソース・ドレイン電極は該活性層のソース・ドレイン領域と重なり、該活性層と前記ソース・ドレイン電極の間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられている。
【００１７】
本発明の薄膜トランジスタ液晶表示装置は、画素ユニットのスイッチ素子としての薄膜トランジスタを有し、該薄膜トランジスタは、ゲート電極、ゲート絶縁層、活性層及びソース・ドレイン電極を含み、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられており、該ソース・ドレイン電極は該活性層のソース・ドレイン領域と重なり、該活性層と前記ソース・ドレイン電極間に電子がトンネルして通過するのを許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられている。
【発明を実施するための最良の形態】
【００１８】
以下に、図面と具体的な実施例を参照しながら、本発明についてさらに詳細に説明する。
【００１９】
図２は本発明の実施例における薄膜トランジスタの一つの断面図であり、図３は本発明の実施例における薄膜トランジスタの他の断面図である。
【００２０】
図２に示すように、本発明の実施例における薄膜トランジスタは、基板１００と、該基板１００上において下から上へ順に形成されたゲート電極２００と、ゲート絶縁層３００と、半導体層４００と、ドーピング半導体層５００と、ソース・ドレイン電極７００と、パッシベーション層８００と、画素電極９００とを備え、画素電極９００はパッシベーション層８００におけるビアホールを介してソース・ドレイン電極７００のうちの一つ（例えばドレイン電極）に接続される。半導体層４００とドーピング半導体層５００は薄膜トランジスタの活性層を形成するために用いられる。ドーピング半導体層５００はオーム接触層とも言え、半導体層とソース・ドレイン電極間の接触抵抗を減少するためのもので、シリコンマイクロ結晶層で該層を取り替えてもよい。図３に示すように、他の実施例において、画素電極９００は直接ソース・ドレイン電極７００のドレイン電極にラップできる。本発明実施例の薄膜トランジスタにおいて、ソース・ドレイン電極７００は活性層のソース・ドレイン領域でそれぞれクロスオーバーし、且つドーピング半導体層５００（活性層）とソース・ドレイン電極７００との間に例えば８〜１５ｎｍ厚さのＳｉＮｘ又はＳｉＯｘＮｙ層６００を設けている。ソース・ドレイン電極の材料は、従来技術においてソース・ドレイン電極の材料として用いられた純Ａｌ又はＡｌ／Ｍｏ、Ｍｏ  Ａｌ／Ｍｏなどの多層構造を取り替えて、Ａｌ合金を採用している。該Ａｌ合金は、例えばＡｌＮｄ、ＡｌＴａ、ＡｌＮｉ、ＡｌＺｒとＡｌＣｕなどの二元アルミニウム合金であるが、その他の多元アルミニウム合金、例えばＡｌＮｄＮｉであってもよい。
【００２１】
本発明の実施例において、純Ａｌ材料の代わりにＡｌ合金が採用されたため、例えばマグネットスパッタ法によってＴＦＴのソース・ドレイン電極を形成し、その頂部にさらにＭｏを堆積しなくてもよい。Ａｌ合金層と画素電極（ＩＴＯ導電薄膜層）の接触が非常によいため、頂部Ｍｏの堆積を省略してもよい。以上の技術手段によって、ソース・ドレインエッチングにおける傾斜角などの問題を解決できる。
【００２２】
また、本発明の実施例において、底層にもＭｏを堆積せず、その代わりに厚みが８〜１５ｎｍのＳｉＮｘ又はＳｉＯｘＮｙ薄膜を採用した。ＳｉＮｘ又はＳｉＯｘＮｙ薄膜は絶縁性であるが、その厚みは例えば８〜１５ｎｍほど薄いため、底層のソース・ドレイン電極が電子のトンネル効果を介して画素電極と接続されて導電を実現できる。以上の技術手段によって、従来技術におけるソース・ドレイン電極を形成する際に多層の金属層を堆積するため、生産能力が下がる問題を解決できる。また、頂部と底部にＭｏ層を堆積しなくて済むため、ソース・ドレイン電極の材料コストを低減できる。且つ、底部のＭｏの代わりに用いられたＳｉＮｘ又はＳｉＯｘＮｙはＣＶＤ方法によって、ドーピング半導体層が堆積した後、容易に同一反応室内に堆積するため、生産工程を簡単にした。
【００２３】
また、上記実施例のボトムゲート型薄膜トランジスタは図２と図３に示した構造に限らない。例えば、ソース・ドレイン電極と活性層の順序を逆にしてもよい。即ち、ソース・ドレイン電極をゲート絶縁層上に形成し、半導体層とドーピング半導体層を順次該ソース・ドレイン電極上に形成し、且つドーピング半導体層とソース・ドレイン電極間に厚みが約８〜１５ｎｍのＳｉＮｘ又はＳｉＯｘＮｙ層を形成できる。ここで、ソース・ドレイン電極の材料はＡｌ合金である。
【００２４】
本発明の実施例は、トップゲート型薄膜トランジスタであってもよい。この場合、同様に半導体層とドーピング半導体層で活性層を形成し、ドーピング半導体層は中間に設けられ厚みが約８〜１５ｎｍのＳｉＮｘ又はＳｉＯｘＮｙ層を通してソース・ドレイン電極と接触し、ソース・ドレイン電極の材料はＡｌ合金で構成できる。
【００２５】
本発明の実施例は、さらに上記薄膜トランジスタを画素ユニットのスイッチ素子とする薄膜トランジスタ液晶表示装置に係わる。
【００２６】
本発明の実施例は、さらに上記薄膜トランジスタの製造方法及びＴＦＴ−ＬＣＤの製造方法を公開した。以下に、図２と図３に示したボトムゲート型薄膜トランジスタの製造方法を例にして説明する。
【００２７】
［実施例１］
１、マグネットスパッタ法によって基板（例えば、ガラス又はシリコン単結晶ウェハ）上に金属薄膜を堆積し、該金属薄膜のターゲット材としてＡｌ合金を堆積した後、フォトリソグラフィとエッチングによってゲート電極パターンを形成する。
【００２８】
２、化学気相堆積法（ＣＶＤ）によってＳｉＮｘ又はＳｉＯｘＮｙ薄膜層を形成してゲート絶縁層とし、該ゲート絶縁層上において、さらにＣＶＤ方法によって、同一工程において半導体層（例えば、ａ−Ｓｉ層）とドーピング半導体層（例えば、Ｎ＋ａ−Ｓｉ層）を堆積する。
【００２９】
３、ステップ２と同様なリアクターにおいて、ＣＶＤ原理に基づき、厚みが約１０ｎｍの薄いＳｉＮｘ又はＳｉＯｘＮｙ層を形成し、フォトリソグラフィとドライエッチングによってチャンネルを形成する。
【００３０】
４、マグネットスパッタ法によってステップ３で形成された基板上にＡｌ合金金属層を堆積し、フォトリソグラフィとエッチングによってソース・ドレイン電極を形成し、これで形成された該ソース・ドレイン電極はそれぞれ前記ステップで形成されたＳｉＮｘ層又はＳｉＯｘＮｙ層を介して、ドーピング半導体層と良好なオーム接触を実現する。
【００３１】
５、ＣＶＤ法によってパッシベーション層（例えば、ＳｉＯｘＮｙ）を堆積し、フォトリソグラフィとエッチングによってチャネル保護層を形成すると共に、保護層上にビアホールをエッチングして形成する。
【００３２】
６、マグネットスパッタ法によって透明画素電極薄膜（例えば、ＩＴＯ）を堆積し、フォトリソグラフィとエッチングによって画素電極パターンを形成すると共に、ビアホールを介して該画素電極をソース・ドレイン電極のうちのドレインに接続する。
これでＴＦＴ−ＬＣＤ画素ユニットの製造を完成し、形成されたその薄膜トランジスタを図２に示している。
【００３３】
［実施例２］
以下に、本発明の他の実施例によって、ＴＦＴ−ＬＣＤ画素ユニットとその中の薄膜トランジスタの製造方法を説明する。
【００３４】
１、マグネットスパッタ方式によって基板（例えば、ガラス又はシリコン単結晶ウェハ）上に金属薄膜を堆積し、該金属薄膜のターゲット材としてＡｌ合金を堆積した後、フォトリソグラフィとエッチングによってゲート電極パターンを形成する。
【００３５】
２、化学気相堆積法（ＣＶＤ）によってＳｉＮｘ又はＳｉＯｘＮｙ薄膜層を形成してゲート絶縁層とし、絶縁層上において、さらにＣＶＤ法によって、半導体層（例えば、ａ−Ｓｉ層）とドーピング半導体層（例えば、Ｎ＋ａ−Ｓｉ層）を同時に堆積する。
【００３６】
３、ステップ２と同様なリアクターにおいて、ＣＶＤ原理に基き、厚みが約１０ｎｍの薄いＳｉＮｘ又はＳｉＯｘＮｙ層を形成し、フォトリソグラフィとドライエッチングによってシリコンアイランドを形成する。
【００３７】
４、マグネットスパッタ法によって画素電極薄膜（例えば、ＩＴＯ）を堆積し、フォトリソグラフィとエッチングによって画素電極パターンを形成する。
【００３８】
５、マグネットスパッタ方式によって上記パターンにおいてＡｌ合金金属層を堆積し、且つフォトリソグラフィとエッチングによってソース・ドレイン電極を形成し、これで形成された該ソース・ドレイン電極はそれぞれ前記ステップ３で形成されたＳｉＮｘ層又はＳｉＯｘＮｙ層を介して、ドーピング半導体層と良好なオーム接触を実現すると同時に、画素電極に接続されて良好な接触を実現する。
【００３９】
６、ドーピング半導体層及びその上に形成されたＳｉＮｘ層又はＳｉＯｘＮｙ層をエッチングしてチャンネルを形成する。
【００４０】
７、ＣＶＤ法によってパッシベーション層（例えば、ＳｉＯｘＮｙ）を堆積し、且つフォトリソグラフィとエッチングによってチャネル保護層を形成する。
【００４１】
これでＴＦＴ−ＬＣＤ画素ユニットの製造を完成し、形成されたその薄膜トランジスタを図３に示している。
【００４２】
従来技術に対して、本発明の実施例は常用の多層ソース・ドレイン電極構造を単層に変更して、多層金属によるエッチング問題を解決した。例えば、中間層のＡｌ金属と底部及び頂部のＭｏ金属のエッチング速度が異なって、ソース・ドレイン電極が断線する問題などを解決した。また、従来技術によれば、二種類の金属を３層構造に堆積するため、堆積時間が長く、効率が低い問題があった。この問題に対して、本発明はただ１種類の金属を堆積してソース・ドレイン電極を形成することで、生産能力を高めた。且つ、本発明はただ一層の金属を堆積するため、現在のマグネットスパッタ（ｓｐｕｔｔｅｒ）設備のチャンバー（ｃｈａｍｂｅｒ）数量を減少して、設備及びそのメンテナンスのコストを節約する。また、本発明は頂部と底部において値段が高いＭｏの堆積を省略したため、材料コストを低減できる。さらに、本発明はＡｌの低抵抗の特性を保持できる。
【００４３】
以上、最良な実施例を参照しながら本発明について詳細な説明を行ったが、これは本発明の技術案を明らかにするものであって、これらに制限されるのではない。当業者は実際の需要に応じて他の材料と設備によっても同様に本発明を実現できる。従って、本発明の精神と範囲を逸脱しない限り、本願は種々の補正と取替えが可能である。
【図面の簡単な説明】
【００４４】
【図１】従来技術によるボトムゲート型ＴＦＴ構造の断面図である。
【図２】本発明実施例における薄膜トランジスタの一つの断面図である。
【図３】本発明実施例における薄膜トランジスタの他の一つの断面図である。
【符号の説明】
【００４５】
１００  基板
２００  ゲート電極
３００  ゲート絶縁層
４００  半導体層
５００  ドーピング半導体層
６００  ＳｉＮｘ又はＳｉＯｘＮｙ層
７００  ソース・ドレイン電極
８００  パッシベーション層
９００  画素電極
【図１】
2008306167.tif 000003
【図２】
2008306167.tif 000004
【図３】
2008306167.tif 000005