(57)【要約】【課題】本発明は、金属配線の上にフォトダイオードを形成して光透過率を向上させることができるイメージセンサ及びその製造方法を提供するためのものである。【解決手段】本発明によるイメージセンサは、回路領域が形成された半導体基板と、上記半導体基板の上に形成されて複数の金属配線を含む層間絶縁膜と、上記金属配線と連結されて下部電極及び第１導電型伝導層を含む複数のピクセルパターンと、上記ピクセルパターン間に形成されたダミーピクセルパターンとを含む。【選択図】図６
2008235854.tif 000002
【特許請求の範囲】
【請求項１】
回路領域が形成された半導体基板と、
前記半導体基板の上に形成され、複数の金属配線を含む層間絶縁膜と、
前記金属配線と連結され、下部電極及び第１導電型伝導層を含む複数のピクセルパターンと、
前記ピクセルパターンの間に形成されたダミーピクセルパターンと、
を含むことを特徴とするイメージセンサ。
【請求項２】
前記ピクセルパターンとダミーピクセルパターンを含む層間絶縁膜の上に形成される真性層（intrinsic）及び第２導電型伝導層と、
前記第２導電型伝導層の上に形成される上部電極と、
を含むことを特徴とする請求項１記載のイメージセンサ。
【請求項３】
前記ダミーピクセルパターンは、前記下部電極を構成する物質、または前記下部電極を構成する物質と第１導電型伝導層で形成されたことを特徴とする請求項１記載のイメージセンサ。
【請求項４】
前記ピクセルパターンとダミーピクセルパターンとの間にエアーギャップが形成されたことを特徴とする請求項１記載のイメージセンサ。
【請求項５】
前記上部電極は、透明電極物質で形成されたことを特徴とする請求項２記載のイメージセンサ。
【請求項６】
回路領域が形成された半導体基板の上に複数の金属配線を含む層間絶縁膜を形成する段階と、
前記層間絶縁膜の上に下部電極層及び第１導電型伝導層を形成する段階と、
前記下部電極層及び第１導電型伝導層をエッチングして前記金属配線と連結される複数のピクセルパターンを形成する段階と、
前記ピクセルパターンを形成すると共にピクセルパターンの間にダミーピクセルパターンを形成する段階と
を含むことを特徴とするイメージセンサの製造方法。
【請求項７】
前記ピクセルパターンとダミーピクセルパターンを含む前記層間絶縁膜の上に真性層（intrinsic）及び第２導電型伝導層を積層する段階と、
前記第２導電型伝導層の上に上部電極を形成する段階と
を含むことを特徴とする請求項６記載のイメージセンサの製造方法。
【請求項８】
前記真性層を形成する時、前記ピクセルパターンとダミーピクセルパターンとの間にエアーギャップが形成される段階を含むことを特徴とする請求項６または７記載のイメージセンサの製造方法。
【請求項９】
前記ピクセルパターンとダミーピクセルパターンとの間の距離はピクセルパターン厚みの１／２より小さく形成されたことを特徴とする請求項６記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及びその製造方法に関するものである。
【背景技術】
【０００２】
イメージセンサ（Image sensor）は、光学的映像（optical image）を電気的信号に変換させる半導体素子であって、電荷結合素子（charge coupled device：ＣＣＤ）とＣＭＯＳ（Complementary Metal Oxide Silicon）イメージセンサ（Image Sensor：ＣＩＳ）とに大別される。
【０００３】
一方、ＣＣＤは、駆動方式が複雑で、かつ電力消費が大きいだけでなく、多段階のフォト工程が要求されるので、製造工程が複雑であるという短所を持っているので、最近は、上記電荷結合素子の短所を克服するための次世代イメージセンサとしてＣＭＯＳイメージセンサが注目を受けている。
【０００４】
ＣＭＯＳイメージセンサは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成させるスイッチング方式により各単位画素の電気的信号を順次に検出して映像を具現する。
【０００５】
このような多様なイメージセンサを製造するにあって、イメージセンサの光感度（photo sensitivity）を増加させるための努力が進行しており、その中の１つが集光技術である。
【０００６】
例えば、ＣＭＯＳイメージセンサは、光を感知する光感知部分と感知された光を電気的信号で処理してデータ化するロジック回路部分から構成されているところ、光感度を高めるためには全体イメージセンサ面積で光感知部分の面積が占める割合（通常、“Fill Factor”という）を大きくしようとする努力が進行しているが、根本的にロジック回路部分を除去できないので、制限された面積下では、このような努力に限界がある。
【０００７】
現在、携帯電話やその他のポータブル機器に使われる高画素のＣＭＯＳイメージセンサの場合、大部分は光を受けて電気的信号を変えてくれる役割をするフォトダイオードがＣＭＯＳイメージセンサ素子内の金属配線の下部に位置することで、入射光に対する透過率が低くなる。
【０００８】
このようなＣＭＯＳイメージセンサは、基板に形成された受光素子の上に層間絶縁膜が順次に形成されており、各層間絶縁膜の間には金属配線が形成されており、その上部にパッシベーション層、カラーフィルタ、平坦化層、及びマイクロレンズが形成された構造からなっている。
【０００９】
上記のようなイメージセンサは、高画素のＣＭＯＳイメージセンサの需要が必要であることによって、単位画素の大きさが一層小さくなっており、ここに、受光素子であるフォトダイオードに入射される光量は一層小さくならざるを得ない。
【００１０】
また、フォトダイオードの上部には多層の絶縁膜が積層されているので、マイクロレンズを通過して集光される光が多層絶縁膜の界面で反射及び吸収されて損失されることによって、光感度が落ちる問題点がある。
【００１１】
また、マイクロレンズの縁を通過した光が受光素子に到達できなくて、周りの金属配線や、または隣り合うピクセルに伝えられて、ピクセル間のクロストークを発生させて光感度を減少させる問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、金属配線の上にフォトダイオードを形成して光透過率を向上させることができるイメージセンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明によるイメージセンサは、回路領域が形成された半導体基板と、上記半導体基板の上に形成され、複数の金属配線を含む層間絶縁膜と、上記金属配線と連結され、下部電極及び第１導電型伝導層を含む複数のピクセルパターンと、上記ピクセルパターンの間に形成されたダミーピクセルパターンとを含む。
【００１４】
また、本発明によるイメージセンサの製造方法は、回路領域が形成された半導体基板の上に複数の金属配線を含む層間絶縁膜を形成する段階と、上記層間絶縁膜の上に下部電極層及び第１導電型伝導層を形成する段階と、上記下部電極層及び第１導電型伝導層をエッチングして上記金属配線と連結される複数のピクセルパターンを形成する段階とを含む。
【発明の効果】
【００１５】
以上、説明したように、本発明によるイメージセンサ及びその製造方法によれば、金属配線の上にフォトダイオードを形成することによって、光透過率を極大化できる効果がある。
【００１６】
また、回路領域とフォトダイオードの垂直型集積によりフィルファクター（fill factor）を１００％に近接させることができる。
【００１７】
また、上記ピクセル間の分離のために、ピクセルパターンの間にダミーピクセルパターンが形成されて、単位画素間の素子分離がなされて、またピクセルパターンとダミーピクセルパターンとの間にエアーギャップが形成されて、光が最大限希望するピクセル領域に照射されるようにすることで、光感度を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態に係るイメージセンサ及びその製造方法を添付図面を参照しつつ詳細に説明する。
【００１９】
本実施の形態の説明において、各層の“上（on/over）”に形成されると記載される場合において、上（On/Over）は直接（directly）と、または他の層を介して（indirectly）形成されるものを全て含む。
【００２０】
図６は、実施の形態に係るイメージセンサを示す断面図である。
【００２１】
本実施の形態に係るイメージセンサは、回路領域（図示せず）が形成された半導体基板１０の上に複数の下部配線２１が形成された下部配線構造物２０が形成されている。
【００２２】
下部配線構造物２０の上には金属配線３１を含む層間絶縁膜３０が形成されている。
【００２３】
層間絶縁膜３０の上には金属配線３１と連結され、下部電極４１と第１導電型伝導層パターン５１が積層された構造からなるピクセルパターンＡが形成されている。
【００２４】
下部電極４１は、例えば、Ｃｒ、Ｔｉ、Ｔａ、ＴｉＷ、及びＡｌのうち、どれか一つで形成されることができ、１００〜５，０００Åの厚みで形成されることができる。
【００２５】
第１導電型伝導層パターン５１は、例えば、ｎドーピングされた非晶質シリコンが１０〜１，０００Åの厚みで形成されることができる。
【００２６】
上記ピクセルパターンＡの間には金属配線３１と連結されておらず、絶縁された状態であるダミーピクセルパターンＢが形成されている。上記ダミーピクセルパターンＢは、上記ピクセルパターンＡと同一な物質及び構造で形成されることができる。
【００２７】
上記ピクセルパターンＡ及びダミーピクセルパターンＢが形成された層間絶縁膜３０の上には真性層６１及び第２導電型伝導層７０が形成されている。特に、上記真性層６１の形成時、上記ピクセルパターンＡとダミーピクセルパターンＢとの間に空気層を持つエアーギャップ１００が形成されることができる。
【００２８】
例えば、上記真性層６１は、非晶質シリコン層が１，０００〜２０，０００Åの厚みで形成されることができる。また、第２導電型伝導層７０は、ｐドーピングされた非晶質シリコンが５０〜５、０００Åの厚みで形成されることができる。
【００２９】
そして、第２導電型伝導層７０の上に上部電極８０でＩＴＯ層（Indium Tin Oxide）が形成されることができる。
【００３０】
本実施の形態に係るイメージセンサは、金属配線の上部にフォトダイオードが形成されることによって、光透過率を向上させることができる。
【００３１】
また、本実施の形態に係るイメージセンサは、ピクセルパターンの間に金属配線と絶縁されたダミーピクセルパターンを形成することによって、ピクセルパターンの間を分離することができる。
【００３２】
また、ピクセルパターンとダミーピクセルパターンとの間にエアーギャップが形成されて、ピクセルの間を分離することによって、クロストーク及びノイズを最小化することができる。
【００３３】
前述した本実施の形態に係るイメージセンサの製造工程を図１乃至図６を参照しつつ説明する。
【００３４】
図１を参照して、半導体基板１０には回路領域（図示せず）と複数の下部配線２１が形成された下部配線構造物２０が形成されている。
【００３５】
半導体基板１０には、アクティブ領域とフィールド領域を定義する素子分離膜（図示せず）が形成されており、単位画素を形成するために後述するフォトダイオードに連結されて受光された光電荷を電気信号に変換するトランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ、及びセレクトトランジスタでなされたトランジスタ構造物（図示せず）からなる回路領域が形成されている。
【００３６】
上記トランジスタ構造物が形成された半導体基板１０の上部には、電源ライン、または信号ラインと回路領域を接続させるために積層構造をなす複数の下部配線２１と、下部配線２１の間の絶縁膜からなる下部配線構造物２０が形成されている。
【００３７】
下部配線構造物２０の上には層間絶縁膜３０が形成される。
【００３８】
そして、層間絶縁膜３０を貫通して下部配線構造物２０の下部配線２１と連結される複数の金属配線３１が形成されている。
【００３９】
金属配線３１は、銅またはタングステンのような金属物質で形成されることができる。
【００４０】
層間絶縁膜３０に、半導体基板１０の回路領域と連結される金属配線３１を形成した後、ＣＭＰ工程により層間絶縁膜３０と金属配線３１を平坦化させることができる。
【００４１】
層間絶縁膜３０の上に、金属配線３１と電気的に連結されるように下部電極４１及びフォトダイオードを形成する。
【００４２】
上記フォトダイオードは、下部電極４１及び層間絶縁膜３０の上部に形成されて、外部に入射される光を受けて電気的形態に転換及び保管するためのものであつて、本実施形態ではピンダイオード（PIN diode）を使用する。
【００４３】
上記ピンダイオードは、ｎ型非晶質シリコン層（n-type amorphous silicon）、真性非晶質シリコン層（intrinsic amorphous silicon）、ｐ型非晶質シリコン層（p-type amorphous silicon）が接合された構造で形成されるものである。フォトダイオードの性能は、外部の光を受けて電気的形態に転換する効率と総保管可能電気量（charge capacitance）によって決定されるものであって、既存のフォトダイオードは、ＰＮ、ＮＰ、ＮＰＮ、ＰＮＰなどの異種接合時に生成される空乏領域（Depletion region）が電荷を生成及び保管したが、上記ピンダイオードは、ｐ型シリコン層とｎ型シリコン層との間に純粋な半導体である真性非晶質シリコン層が接合された構造の光ダイオードであって、上記ｐ型とｎ型との間に形成される真性非晶質シリコン層が全て空乏領域となって、電荷の生成及び保管に有利になる。
【００４４】
このように、本実施形態では、フォトダイオードとしてピンダイオードを使用し、ピンダイオードの構造は、ＰＩＮまたはＮＩＰの構造で形成されることができる。特に、本実施形態ではＰＩＮ構造のピンダイオードが使われることを例にして、上記ｎ型非晶質シリコン層（n-type amorphous silicon）は第１導電型伝導層５０、上記真性非晶質シリコン層（intrinsic amorphous silicon）は真性層６０、上記ｐ型非晶質シリコン層（p-type amorphous silicon）は第２導電型伝導層７０と称される。
【００４５】
下部電極４１及びピンダイオードを利用したフォトダイオードを形成する方法について説明すれば、次の通りである。
【００４６】
金属配線３１が形成された層間絶縁膜３０の上に下部電極層４０を形成する。下部電極層４０は、Ｃｒ、Ｔｉ、ＴｉＷ、及びＴａのような金属のうち、どれか一つを物理的気相蒸着（ＰＶＤ）により蒸着することができる。例えば、下部電極層４０にＣｒをＰＶＤ方法により１００〜５，０００Åの厚みで形成することができる。
【００４７】
そして、下部電極層４０の上に第１導電型伝導層５０を形成する。第１導電型伝導層５０は、ｎドーピングされた非晶質シリコン（n-doped amorphous silicon）を利用して形成されることができるが、これに限るのではない。即ち、第１導電型伝導層５０は、非晶質シリコンに、ゲルマニウム、炭素、窒素、または酸素などを添加して、ａ−Ｓｉ：Ｈ、ａ−ＳｉＣ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯ：Ｈなどで形成されることができる。
【００４８】
第１導電型伝導層５０は、化学気相蒸着（ＣＶＤ）、特に、ＰＥＣＶＤなどにより形成されることができる。例えば、第１導電型伝導層５０は、シランガス（ＳｉＨ４）にＰＨ３またはＰ２Ｈ５ガスを混合して１００〜４００℃の温度でＰＥＣＶＤ方法により１０〜１，０００Åの厚みで非晶質シリコンで形成することができる。
【００４９】
図２を参照して、素子のピクセル領域を区分するために、第１導電型伝導層５０の上にフォトレジストパターンを形成する。
【００５０】
上記フォトレジストパターンは、金属配線３１と連結されるピクセルパターンＡを形成するためのピクセルパターンマスク２１０と、ピクセルパターンマスク２１０の間に形成されてピクセル間の分離のためのダミーピクセルマスク２２０からなる。
【００５１】
図３を参照して、ピクセルパターンマスク２１０、及びダミーピクセルマスク２２０をエッチングマスクにして、第１導電型伝導層５０及び下部電極層４０をエッチングする。すると、層間絶縁膜３０の上部には金属配線３１と連結される下部電極４１及び第１導電型伝導層パターン５１からなるピクセルパターンＡと、金属配線３１と連結されなくて、層間絶縁膜３０の上部に形成された下部電極４３及び第１導電型伝導層パターン５３からなるダミーピクセルパターンＢが形成される。
【００５２】
上記のように、ピクセルパターンＡが形成されて、下部のトランジスタ構造物と連結される単位画素領域を定義することができる。
【００５３】
特に、上記ピクセルパターンＡの間にダミーピクセルパターンＢが形成されて、単位画素間の分離が一層明確に区分されて、ピクセルパターンＡに入射される光が隣接ピクセルパターンＡに伝えられないことになって、クロストーク現象が発生することを防止できることになる。
【００５４】
また、上記ピクセルパターンＡとダミーピクセルパターンＢとの間の距離（ｄ）は上記ピクセルパターンＡの厚みの１／２より小さく形成されることができる。
【００５５】
図４を参照して、上記ピクセルパターンＡ及びダミーピクセルパターンＢが形成された層間絶縁膜３０の上に真性層６０を形成する。真性層６０は、本実施形態で採用するピンダイオードのＩ層の役割をすることができる。
【００５６】
真性層６０は、非晶質シリコン（intrinsic amorphous silicon）を利用して形成されることができる。真性層６０は、化学気相蒸着（ＣＶＤ）、特に、ＰＥＣＶＤなどにより形成されることができる。例えば、真性層６０はシランガス（ＳｉＨ４）などを利用してＰＥＣＶＤにより非晶質シリコンで形成されることができる。真性層６０は、略１，０００〜２０，０００Åの厚みで形成して電荷が保管及び生成される空乏領域を形成する。
【００５７】
一方、上記ピクセルパターンＡとダミーピクセルパターンＢとの間の領域であるｄの距離は非常に狭い状態であるから、真性層６０の蒸着時、ｄ領域には真性層６０の物質が詰められることが困難であるので、ボイドのようなエアーギャップ１００が形成されうる。
【００５８】
上記ピクセルパターンＡとダミーピクセルパターンＢとの間にエアーギャップ１００が形成されることによって、ダミーピクセルパターンＢと共に真性層６０を最大限分離させることになって、ピクセル間のクロストーク現象を一層防止できることになる。
【００５９】
図５を参照して、層間絶縁膜３０の上に真性層６０が形成されれば、ＣＭＰ工程を進行して、真性層６０を平坦化させる。例えば、真性層６０の厚みは、略１，０００〜１０，０００Åで形成されることができる。
【００６０】
図６を参照して、真性層６１の上に第２導電型伝導層７０を形成する。第２導電型伝導層７０は、真性層６０を形成した後、連続して形成されることができる。第２導電型伝導層７０は、本実施形態で採用するピンダイオード（PIN diode）のＰ層の役割をすることができる。即ち、第２導電型伝導層７０は、Ｐドーピングされた非晶質シリコン（p-doped amorphous silicon）を利用して形成できるが、これに限るのではない。
【００６１】
第２導電型伝導層７０は、化学気相蒸着（ＣＶＤ）、特に、ＰＥＣＶＤなどにより形成されることができる。例えば、第２導電型伝導層７０は、シランガス（ＳｉＨ４）にＢＨ３またはＢ２Ｈ６ガスを混合して、１００〜４００℃の温度でＰＥＣＶＤにより５０〜５，０００Åの厚みの非晶質シリコンで形成されることができる。
【００６２】
上記のように、金属配線３１の上に第１導電型伝導層５０、真性層６０、及び第２導電型伝導層７０からなるフォトダイオードを形成することによって、入射される光の透過率及び集束率を向上させることができるようになる。
【００６３】
次に、第２導電型伝導層７０の上にフォトダイオードの上部電極８０で光の透過性の高い、かつ、伝導性の高い透明電極層を形成する。例えば、上記透明電極層は、ＩＴＯ（Indium Tin Oxide）、またはＣＴＯ（Cardium Tin Oxide）を蒸着し形成し、１０〜１，０００Åの厚みで形成することができる。
【００６４】
そして、図示してはいないが、上部電極８０が形成された後、カラーフィルタアレイ、平坦化層、及びマイクロレンズを形成して工程を完了する。
【００６５】
本実施の形態に係るイメージセンサの製造方法により、上記フォトダイオードが金属配線の上部に形成されることによって、フィルファクター（fill factor）を１００％に近接させることができる。
【００６６】
また、実施形態によれば、各単位ピクセルは、感度の低減なしに、より複雑な回路を具現することができる。
【図面の簡単な説明】
【００６７】
【図１】実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図２】実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図３】実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図４】実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図５】実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図６】実施の形態に係るイメージセンサの製造工程を示す断面図である。
【符号の説明】
【００６８】
１０    半導体基板
２１    下部配線
２０    下部配線構造物
３１    金属配線
３０    層間絶縁膜
４１    下部電極
５０    第１導電型伝導層
５１    導電型伝導層パターン
６１    真性層
７０    第２導電型伝導層
１００    エアーギャップ
【図１】
2008235854.tif 000003
【図２】
2008235854.tif 000004
【図３】
2008235854.tif 000005
【図４】
2008235854.tif 000006
【図５】
2008235854.tif 000007
【図６】
2008235854.tif 000008