(57)【要約】【課題】電子工学、光学または光電子工学の分野の用途に使用するために、２つの基板（１、２）の前面（１１、２１）を直接接合する方法であり、基板のうちの少なくとも一方が、その前面（１１、２１）上または該前面の近接部に延在する半導体材料の層（１、１３、２、２０、２３）を含む方法を提供すること。【解決手段】半導体を含む基板の少なくとも前面（１１、２１）に、または両方の基板が半導体を含む場合は、２つの基板の少なくとも一方の前面（１１、２１）に、９００℃〜１２００℃の範囲の温度で、水素および／またはアルゴンを含むガス雰囲気において、少なくとも３０秒間の接合前の調製熱処理を施すステップと、一体に接合するための２つの基板（１、２）の、それぞれの前記前面（１１、２１）を直接一体に接合するステップとからなるステップを含む方法に注目する。【選択図】図１
2008021971.tif 000002
【特許請求の範囲】
【請求項１】
電子工学、光学または光電子工学の分野の用途に使用するために、２つの基板（１、２）のいわゆる「前」面（１１、１２）を直接接合する方法であって、「半導体を含む基板」と称する、前記２つの基板（１、２）の少なくとも一方が、その前面（１１、２１）上または該前面の近接部に延在する半導体材料の層（１、１３、２、２０、２３、２６）を含む前記方法において、
半導体を含む前記基板の少なくとも前記前面（１１、２１）に、または両方の基板が
半導体を含む場合は、両方の基板の少なくとも一方の前記前面（１１、２１）に、９００℃〜１２００℃の範囲の温度で、水素および／またはアルゴンを含むガス雰囲気において、少なくとも３０秒間、「接合前の予備処理」と称する熱処理を施すステップと、
一体に接合するための前記２つの基板（１、２）の、それぞれの前記前面（１１、２１）を直接一体に接合するステップと
を含むことを特徴とする方法。
【請求項２】
接合前の前記予備処理が、アルゴンを単独で含むガス雰囲気において実施されることを特徴とする、請求項１に記載の方法。
【請求項３】
接合前の前記予備処理が、水素を単独で含むガス雰囲気において実施されることを特徴とする、請求項１に記載の方法。
【請求項４】
接合前の前記予備処理が、急速熱アニーリング（ＲＴＡ）型チャンバーにおいて実施されることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
接合前の前記予備処理が、従来型熱処理チャンバーにおいて実施されることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項６】
接合前の前記予備処理が、エピタキシー設備のチャンバー内で実施されることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項７】
前記直接接合が、接合前の前記予備処理後直ちに実施されることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
接合前の前記予備処理を施された基板（１、２）が、前記直接接合の前に、制御された不活性ガス雰囲気下のチャンバーにおいて一時的に保存されることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
【請求項９】
前記直接接合後、接合硬化熱処理が２００℃〜１２００℃の範囲の温度で、少なくとも約１時間実施されることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記直接接合後、接合硬化熱処理が２００℃〜１２００℃の範囲の温度で、３時間より短い間実施されることを特徴とする、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
接合のための基板（１、２）の両方が半導体を含み、前記両方の基板の前記前面（１１、２１）に接合前の前記予備処理が施されることを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
【請求項１２】
前記半導体材料が、（１００）シリコン、（１１０）シリコンおよび（１１１）シリコンから選択される、請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
電子工学、光学または光電子工学分野の用途に使用するために適切なハイブリッド基板（４、５、６、７）を製造する方法において、
「前」面と称する一方の面（１１）を有する、いわゆる「レシーバ」基板（１）を選択するステップと、
転写のための材料の層（２０、２３、２６、２８）とその「残余部」と称する他の部分（２４、２７）とを含む、いわゆるドナー基板（２）を選択するステップであり、前記転写のための層（２０、２３、２６、２８）が、前記ドナー基板（２）の「前」面と称する前記一方の面（２１）上に延在する、ステップと、
前記レシーバ基板および前記ドナー基板（１、２）の少なくとも一方は、その前面（１１、２１）上または該前面の近接部に延在する半導体材料の層（１、１３、２、２０、２３、２６）を含むステップと、
請求項１〜１２のいずれか一項に記載の方法に従って、前記ドナー基板（２）および前記レシーバ基板（１）の２つのそれぞれの前記前面（２１、１１）の直接接合を進めるステップと、
前記レシーバ基板（１）および前記転写層（２０、２３、２６、２８）を含む、前記ハイブリッド基板（４、５、６、７）を得るために、前記ドナー基板（２）から残余部（２４、２７）を取り除くステップと
を含むことを特徴とする方法。
【請求項１４】
前記ドナー基板および前記レシーバ基板（２、１）の少なくとも一方が、前記半導体材料の層（１、１３、２、２０、２３、２６）上に絶縁材料の層（２８）を含み、前記絶縁材料の層（２８）は前記基板の前記前面（２１、１１）上に延在することを特徴とする、請求項１３に記載の方法。
【請求項１５】
前記絶縁材料の層（２８）が５０ｎｍ以下の厚みであることを特徴とする、請求項１４に記載の方法。
【請求項１６】
前記絶縁材料の層（２８）が自然酸化物の層であることを特徴とする、請求項１４または１５に記載の方法。
【請求項１７】
前記ドナー基板（２）の前記残余部（２４、２７）が、機械的および／または化学的薄膜化により取り除かれることを特徴とする、請求項１３〜１６のいずれか一項に記載の方法。
【請求項１８】
直接接合の前に前記ドナー基板（２）の内側に脆弱領域（２５）が形成され、前記ドナー基板（２）の前記残余部（２４、２７）の少なくとも一部が、機械的、化学的および／または熱的応力を適用することにより前記脆弱領域（２５）に沿って取り除かれることを特徴とする、請求項１３〜１７のいずれか一項に記載の方法。
【請求項１９】
前記脆弱領域（２５）が原子種を打込むことにより形成され、前記レシーバ基板（１）が半導体材料の層（１、１３）を含み、前記レシーバ基板（１）のみが接合前の前記予備処理を施されることを特徴とする、請求項１８に記載の方法。
【請求項２０】
前記脆弱領域（２５）が多孔質領域であることを特徴とする、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子工学、光学または光電子工学の用途に使用するためのハイブリッド基板を製造する分野に関する。
【背景技術】
【０００２】
より詳細には、本発明は２つの基板を「直接」接合する方法、すなわち接着層などの中間層を一切用いずに分子を接合する方法に関する。本方法は、上記のハイブリッド基板を製造する方法において実施できる。
【０００３】
技術の現状では、ハイブリッド基板を得る方法はすでに公知であり、該方法は転写のための層を含むいわゆる「ドナー」基板を、いわゆる「レシーバ」基板上、前記層が転写される基板上に接合するステップに基づいている。一般的に、中間層はこれらの間に配置される。転写は最終的に前記ハイブリッド基板を得るために、「残余部」として知られるドナー基板の一部を取り除くステップにより完了する。
【０００４】
ハイブリッド基板は順に、０．０１マイクロメーター（μｍ）から数μｍまでの範囲の厚みの転写層、通常０．０１μｍから１μｍまでの範囲の厚みの中間層、および数百μｍの厚みを有するレシーバ基板とを含む。
【０００５】
ドナー基板の後面部分は、例えばドナー基板の曝露面の研削および／または化学エッチングにより取り除くことができる。このような状況で、ドナー基板の後面部分が完全に消滅されることが認められるはずである。
【０００６】
接合の前にドナー基板の内側に脆弱領域を形成し、次いで前記脆弱領域に沿って破壊することにより基板の後面部分を取り除くことからなる、他の技術も存在する。
【０００７】
該脆弱領域は水素および／または希ガスなどの原子種を打込むことにより得られ、この技術はＳＭＡＲＴ  ＣＵＴ（商標）の商標で知られている。
【０００８】
該脆弱領域は、ＥＬＴＲＡＮ（商標）の商標で知られる方法を実現することによる、多孔質領域によっても得られる。
【０００９】
それらの技術のより十分な説明のために、Kluwer AcademicPublishers発行、J.P. Colinge著の論文“Silicon-on-insulator technology; materials to VLSI”、第２版のpp. ５０および５１を参照していただきたい。
【００１０】
基板を製造するこれらの技術は特によく適用され、セミコンダクタ−オン−インシュレータ（ＳｅＯｌ）の用語で知られる型の基板を形成するために使用され、これらの最もよく知られた形態は、シリコン−オン−インシュレータ（ＳＯＩ）基板である。
【００１１】
このような基板の製造の間、接合段階で密着させるために、ドナー基板の前面上および／またはレシーバ基板の前面上に絶縁層が形成される。
【００１２】
絶縁層は、基板の一方を処理することにより、例えば熱酸化によっても、または実際に酸化物の層を堆積することによっても得ることができる。最終的な基板では絶縁層は、埋め込まれる。
【００１３】
層を転写するためのこれらの技術すべてにおいて、接合の品質は得られた基板の最終的品質に直接影響を与える。特に、２つの基板を一体に接合している接合のエネルギーは、ドナー基板の後面部分を取り除く次のステップの間、とりわけ重要である。
【００１４】
密着させた後の、２つの基板を一体に接合しているエネルギーは、基板の平坦さ、これらの表面上に粒子または不純物が存在する可能性、前記基板の粗さ、あるいはこれらの親水性の度合いにより直接決定されていることが認められている。
【００１５】
技術の現状において、以下で「接合層」と称される十分な厚みの、すなわち５０ナノメーター（ｎｍ）より厚い中間層は、２つの単結晶基板の間に配置されたとき、接触している界面での欠陥の発生、例えば気泡、を限定することにより、接合を促進するために機能することが発見されている。
【００１６】
この主題については、Q.Y. Tong and U. Gosele著の“Semiconductorwafer bonding science and technology”、John Wiley & Sons, New York (1999)発行、を参照していただきたい。
【００１７】
したがってＳｅＯＩ型の基板では、埋込絶縁層は接合欠陥の制限を促進するために機能する。
【００１８】
残念ながら、ドナー基板の作用層を直接レシーバ基板上に転写するためには、この埋込絶縁層の厚みを約５０ｎｍより薄い値に限定する、またはさらに絶縁層を完全に削除することが好ましいという状況がある。
【００１９】
絶縁層は例えば、マイクロエレクトロニクスの構成要素が形成される場である、レシーバ基板と転写層との間の熱伝導を最適化することが望まれているとき、使用中に該構成要素により生じる熱の最大量を排除する目的で適用される。
【００２０】
埋込絶縁層を用いない接合も、転写層とレシーバ基板の間の電気伝導を高めるため、および少なくとも電気伝導性の接触を得るために機能する。
【００２１】
例えば、ハイブリッド基板の転写層とレシーバ基板との部分の両方が個々に作製されたトランジスタの性能を最適化するために、それぞれの結晶方位が異なる、転写層とレシーバ基板とを組み合わせることが望ましいこともある。
【００２２】
一例として、相補型金属酸化膜半導体（ＣＭＯＳ）型の構成要素に関して、（１００）配向シリコンで作製された、転写層上またはレシーバ基板上にＮＭＯＳトランジスタ、（１１０）配向シリコンで作製されたレシーバ基板上または転写層上にそれぞれＰＭＯＳトランジスタを作製することが予想されよう。
【００２３】
以下の論文、K.L. Saenger他の“Amorphization/templatedrecrystallization method for changing the orientation of single-crystalsilicon: an alternative approach to hybrid orientation substrates”, Appl. Phys.Lett., 87, 221911 (2005)、およびC.Y. Sung他の“High performance CMOS bulktechnology using direct silicon bond (DSB) mixed crystal orientation substrates”, Tech. Dig. -Int. Electron Devices Meet., 2005, 236、は結晶配向によるシリコンの電気的特徴の違いを提示している。
【００２４】
膨張において、または圧縮において弾性的に応力のかかった、シリコンまたはゲルマニウムまたはシリコン−ゲルマニウムの転写層で覆われた、固体シリコンのレシーバ基板を含む、ハイブリッド基板を作製することもまた有益である。
【００２５】
接合技術はすでに存在する。にもかかわらず、接合がいわゆる「直接」接合、すなわち追加の中間の接合層を一切用いないとき、または関連する技術が限定された厚みの約５０ｎｍより薄い接合層を使用するとき、層を転写する用途に必要な品質の点で、これらの技術を工業的に実現することは難しい。
【００２６】
この主題については、欠陥のない接合を得る際の問題を示した、S.L. Holl他による“UV activationtreatment for hydrophobic wafer bonding”, Journal of theElectrochemical Society, 153 (7), G613 - G616 (2006)の論文を参照していただきたい。
【００２７】
それらの先行技術は、親水性接合および疎水性接合である。
【００２８】
一例として、シリコン−オン−シリコンの親水性接合は、それらを密着させる前に基板の親水性洗浄を実施することからなる。
【００２９】
このような洗浄は、通常「ＲＣＡ」法として知られる方法により実施され、「ＲＣＡ」法は順に、
・Ｓｔａｎｄａｒｄ  Ｃｌｅａｎ  １（ＳＣ１）として知られる、水酸化アンモニウム（ＮＨ４ＯＨ）と、過酸化水素（Ｈ２Ｏ２）と、脱イオン水との混合液を含む第１の溶液槽、およびその後
・Ｓｔａｎｄａｒｄ  Ｃｌｅａｎ  ２（ＳＣ２）として知られる、塩酸（ＨＣｌ）と、過酸化水素（Ｈ２Ｏ２）と、脱イオン水との混合液を含む第２の溶液槽
により、接合のために表面を処理することを含む。
【００３０】
この主題についてはC. Maleville, O. Rayssac, H.Moriceau著の、Proc. 4th Internat. Symposium on Semiconductor Wafer Bonding: PV97-36, ECS publications, p. 46, 1997の論文を読むことも可能である。
【００３１】
疎水性接合は、通常表面を接触させる前に、フッ化水素酸（ＨＦ）の浴槽で表面を洗浄することにより実現され、前記洗浄は当業者には、「ＨＦ  ｌａｓｔ」洗浄として知られている。このような洗浄法は、通常次に特殊なすすぎおよび乾燥ステップが続き、それらが手法をやや複雑にしている。さらに、その方法で処理された表面は、金属不純物および粒子に対して非常に反応性であり、特別な予防措置を取らねばならないことを意味している。そのため、その技術を工業化することは容易ではない。
【００３２】
フッ化水素酸（ＨＦ）蒸気中での洗浄、または超高真空中（ＵＨＶ）におけるアニーリングなどの、別の疎水性接合法も存在する。この主題については、M.J. Kim and R.W. Carpenter著、“Heterogeneous siliconintegration by ultra-high vacuum wafer bonding”, Journal ofElectrochemical Materials, Vol. 32, No. 8, 2003.の論文を参照していただきたい。
【００３３】
上述の方法の主な制限の１点は、それらの実現が困難なことで、それは特に超高真空アニーリングに関して当てはまり、超高真空アニーリングは高価な設備を使用しなければならない。
【００３４】
さらに、上述の親水性接合方法および疎水性接合方法は、一般的にはその後に２００℃〜１２００℃の範囲で数時間（ｈ）、例えば、２ｈの熱アニーリングが続く。残念なことに、２００℃〜１１００℃のアニーリングの後には、赤外線送信技術を使用して接合界面に気泡が認められた。このような脱ガスは、おそらく接合界面に存在する種の脱離によるもので、接合が親水性か疎水性かどうかには関係ないと思われる。
【００３５】
さらに１１００℃〜１２００℃の範囲のアニーリングの後には、これらの気泡は赤外線送信により、もはや必ずしも認められなくなる。しかしながら、この目に見える気泡がなくなったことは、接合が完璧である、すなわち高い接合エネルギーが存在することを意味するものではない。この主題については、例えば、R.D. Horning and R.R. Martin著、“Wafer-to-wafer bondcharacterization by defect decoration etching”, Second InternationalSymposium on Semiconductor Wafer Bonding: Science Technology and Applications,PV 93-29, pp. 199, 1993の論文を参照していただきたい。
【００３６】
時折、１１００℃より高いアニーリングの後に、超音波顕微鏡技術を使用することで欠陥が認められることもある。
【００３７】
１１００℃以上の温度で熱処理をすることにより、これらの接合の欠陥を解決する、または欠陥の出現を予防することが可能である。にもかかわらず、意図されたその後の用途によっては、常にこのような高温での熱処理の適用が想定できるとは限らない。時として、２００℃を超えないことが好ましい場合さえありうる。
【００３８】
直接接合の間に欠陥を発見することが可能になる方法は、文献に記載されている。それらは、接合の前に、表面上に溝を作る、または脱離を実施することからなる。しかしながら、それらの方法は、R.H. Esser, K.D. Hobart, and F.J. Kub, “Improved low temperatureSi-Si hydrophilic wafer bonding”, Journal of the Electrochemical Society, 150(3), G228-G231 (2003)で述べられているように、完全に満足できるものではない。さらに、このような溝を有する基板は、電子工学の構成要素を製造するために特定の用途に使用するには必ずしもふさわしいとは言えない。
【発明の開示】
【発明が解決しようとする課題】
【００３９】
本発明は、上述した先行技術の難点を改善する策を探求する。
【００４０】
本発明の特定の目的は、２つの基板が追加の接合層を一切用いずに、一方が他方に接触して直接接合されることを可能にし、少なくとも基板の一方がその一面上に、または該面の近接部に半導体材料の層を含み、満足できる品質で、気泡の発生などの目に見える接合の欠陥がなく接合が行われる方法を提供することである。
【課題を解決するための手段】
【００４１】
この目的を達成するために、本発明は、電子工学、光学または光電子工学の分野の用途に使用するために、２つの基板のいわゆる「前」面を直接接合する方法に関し、２つの基板の少なくとも一方は「半導体を含む基板」と称し、その前面または該前面の近接部に延在する半導体材料の層を含む。
【００４２】
本発明によれば、該方法は
・半導体を含む基板の少なくとも前面に、または両方の基板が半導体を含む場合は両方の基板の少なくとも一方の前面に、「接合前の予備処理」と称する、９００℃〜１２００℃の範囲の温度で、水素および／またはアルゴンを含むガス雰囲気において、少なくとも３０秒間（Ｓ）の熱処理を施すステップと、
・一体に接合するための２つの基板の、それぞれの前記前面を直接一体に接合するステップと、
からなるステップを含む。
【００４３】
この方法は、処理された表面上に存在する自然酸化物を取り除くことを可能にし、水素原子を用いて前記表面を不動態化することも可能にする。
【００４４】
技術の現状に反して、基板が絶縁層を有さない場合でも、または基板は絶縁層を有するが厚みが約５０ｎｍより薄い場合でも、本方法は使用でき、よい結果を得られる。
【００４５】
さらに、接合前の予備処理は粗さを非常に低い水準にすることができる。走査された２μｍ×２μｍの試料上に０．７オングストローム（Å）の二乗平均平方根（ｒｍｓ）粗さを測定することができたが、一方シリコン基板の表面は、通常およそ２Åのｒｍｓ粗さを示し、接合前の通常の表面予備処理（ＳＣ１型洗浄など）では表面が一層粗くなる傾向がある。
【００４６】
したがって本発明は、粗さが非常に少ない表面を接触させる、追加の利点をもたらす。
【００４７】
本発明の有利で限定されない他の特徴として、以下が単独または組み合わせて挙げられる。
・接合前の前記予備処理がアルゴンを単独で含む、または水素を単独で含むガス雰囲気の下で実施されること、
・接合前の前記予備処理が、急速熱アニーリング（ＲＴＡ）型チャンバーにおいて、または従来型チャンバーにおいて、またはエピタキシー設備のチャンバー内で実施されること、
・直接接合が、接合前の前記予備処理後直ちに実施されること、
・接合前の前記予備処理を施された基板が、前記直接接合の前に、制御された不活性ガス雰囲気下のチャンバーにおいて一時的に保存されること、
・前記直接接合後、接合硬化熱処理が２００℃〜１２００℃の範囲の温度で、少なくとも約１時間、好ましくは３時間より短い間実施されること、
・接合のための基板の両方が半導体を含み、両方の基板の前面に接合前の予備処理が施されること、および
前記半導体材料が、（１００）シリコン、（１１０）シリコンおよび（１１１）シリコンから選択されること、である。
【００４８】
本発明はさらに電子工学、光学または光電子工学分野の用途に使用するために適切なハイブリッド基板を製造する方法において、
・「前」面と称する一面を有する、いわゆる「レシーバ」基板を選択するステップと、
・転写のための材料の層とその「残余部」と称する他の部分とを含む、いわゆる「ドナー」基板を選択するステップであり、前記転写のための層はドナー基板の「前」面と称する一面上に延在する、ステップと、
・前記レシーバ基板および前記ドナー基板の少なくとも一方が、その前面上または該前面の近接部に延在する半導体材料の層を含むステップと、
・上記の方法に従って、ドナー基板およびレシーバ基板の２つのそれぞれの前面の直接接合を進めるステップと、
・レシーバ基板および転写層を含む前記ハイブリッド基板を得るために、前記ドナー基板から残余部を取り除くステップと、
からなるステップを含む方法を提供する。
【００４９】
他の有利な特徴によれば、
・ドナー基板およびレシーバ基板の少なくとも一方が、前記半導体材料の層の上に絶縁材料の層を含み、前記絶縁材料の層は前記基板の前面上に延在すること、
・前記絶縁材料の層が５０ｎｍ以下の厚みであること、
・前記絶縁材料の層が自然酸化物の層であること、
・ドナー基板の残余部が、機械的および／または化学的薄膜化により取り除かれること、
・直接接合の前にドナー基板の内側に脆弱領域が形成され、ドナー基板の少なくとも残余部が機械的、化学的および／または熱的応力を適用することにより前記脆弱領域に沿って取り除かれること、
・脆弱領域が原子種を打込むことにより形成され、レシーバ基板が半導体材料の層を含み、レシーバ基板のみが接合前の予備処理を施されること、および
・脆弱領域が多孔質領域であること、
が単独または組み合わせて挙げられる。
【００５０】
本発明の他の特徴および利点は、限定されない例示による１つの可能な実例を表わす、添付の図面の参照により与えられる以下の説明によって示される。
【発明を実施するための最良の形態】
【００５１】
本発明はドナー基板をレシーバ基板上に直接接合する方法に関する。
【００５２】
図面においてレシーバ基板は参照番号１で示される。レシーバ基板には、ドナー基板２と接触させるいわゆる「前」面１１、および反対側のいわゆる「後」面１２がある。
【００５３】
同様に、ドナー基板２には前面２１および後面２２がある。
【００５４】
ドナー基板２およびレシーバ基板１は、単層の基板であっても、または多層の基板であってもよい。
【００５５】
ドナー基板２およびレシーバ基板１の少なくとも一方は半導体材料の層を含む。
【００５６】
言い換えれば該基板の一方は、半導体材料ではない材料、例えばサファイアまたは酸化された基板などの絶縁体材料で作製できる。
【００５７】
「該基板の少なくとも一方は半導体材料の層を含む」という用語は、２つの基板１および２の一方、または２つの基板両方が、単層の基板全部かそれとも多層の基板の少なくとも一部が半導体材料で作製されることを意味する。
【００５８】
多層基板に関しては、半導体材料の層が基板の前面に沿って（例えば図２の（Ａ）を参照のこと）、または該前面の近接部に（例えば図４の（Ａ）を参照のこと）延在している。「近接」という用語は、半導体材料の層が、約１０ｎｍより薄い厚みを有する絶縁体、例えば酸化物の第３の層、またはおよそ数Å、（１ｎｍ＝１０Å）の厚みである絶縁体の非常に薄い層、例えば自然酸化物層で覆われていてもよいことを意味する。
【００５９】
同じように、半導体材料の単層基板は、上の項で述べたように絶縁体の層により覆われていてもよい。
【００６０】
半導体材料は、マイクロエレクトロニクス分野で一般的に高い頻度で用いられるもので、すなわち例えば（１００）シリコン、（１１０）シリコンまたは（１１１）シリコンであり、参照番号は結晶学的型を明示している。
【００６１】
本発明は接合のための面の少なくとも一方、すなわち前面１１および／または２１の少なくとも一方に、９００℃〜１２００℃の範囲の温度で、水素および／または窒素を含むが酸素を含まないガス雰囲気において、熱処理を施すことからなる。
【００６２】
両方の基板が半導体材料を含むとき、そのときはこの処理をそれらの前面各々に実施することが好ましい。
【００６３】
ガス雰囲気は、したがって水素単独で、またはアルゴン単独で、またはこれらの両方の混合体、あるいはこれらのガスの一方または他方と、酸素を除く他のガスとを組み合わせたものを含むように選択してよい。 
【００６４】
処理時間は少なくとも３０秒間であり、数分（ｍｉｎ）を超えないことが好ましい。
【００６５】
水素および／またはアルゴンの効果は、処理した前面上に存在する恐れのあるすべての自然酸化物を取り除き、前記表面を水素を用いて不動態化することである。さらに水素および／またはアルゴンは、粗さの非常に小さい表面を得るために機能する。
【００６６】
この接合前の予備処理は、接合された表面を疎水性にする効果も有する。これは水滴の接触角を測定することにより実証されており、該角度は８０°であった。この値は「ＨＦ  ｌａｓｔ」型の処理後に得られる値である７０°より大幅に大きく、Y. Backlund, Karin Hermasson, L. Smith著の“Bond-strength measurementsrelated to silicon surface hydrophilicity”, J. Electrochem. Soc.,Vol. 1398, No. B, 1992の論文を参照していただきたい。
【００６７】
本発明による方法の利点は、表面上に化学種が何も吸着されていないことである。水素原子は非常に小さいので、脱着して対向する前面１１および１２の間に共有結合を形成すると、水素原子は界面に捕捉された状態のままではなく、材料中に拡散し、したがって脱ガス欠陥を生成しない。
【００６８】
さらに本発明による方法は乾式処理を使用するので、上記の「ＨＦ  ｌａｓｔ」処理とは異なり、例えば、乾燥を必要としないので実現が容易である。
【００６９】
本発明による方法は制御された雰囲気下で実現される高温アニーリングを可能にするチャンバー、例えば、単板式急速熱アニーリング（ＲＴＡ）型チャンバー内で、またはさらにエピタキシー設備のチャンバーで実施できる。
【００７０】
基板を、従来型のチャンバーを使用して回分式で処理することも想定可能である。
【００７１】
上記の表面処理後、処理された前面が周囲の雰囲気により汚染されるいかなる危険も最小にするために、接合は非常に迅速に実施されなければならない。この接合ステップは、図１の（Ｂ）、図２の（Ｂ）、図の（Ｂ）および図４の（Ｂ）に示されている。
【００７２】
接合界面は参照番号３で示される。
【００７３】
有利なことに、処理された基板は、雰囲気が不活性ガス、通常アルゴンまたは窒素のみを含むように制御されたチャンバーで保存することも可能である。このような処理は、ドナー基板２およびレシーバ基板１が一体に接合される前の待ち時間を延ばすことが可能である。
【００７４】
本発明の方法を適用して調製された表面は、上記の「ＨＦ  ｌａｓｔ」法により調製された表面より非常に反応性が低く、その結果このような表面の粒子混入が限定されることが認められた。このことは工業化をより容易にする。
【００７５】
有利なことに、接合後、界面を完全に硬化することが望ましい場合、予備硬化熱処理、または２００℃〜１２００℃の範囲、好ましくは少なくとも１１００℃付近の温度で硬化熱処理を進めることも可能である。
【００７６】
この処理は接合を強化するために、少なくとも１時間続けることが好ましく、３時間より短い間続けることが好ましい。この予備硬化または硬化のステップは、気泡を形成せずに行われ、その結果ウェハのすべての場所で十分な接合エネルギーを確実にする。
【００７７】
直接接合方法は、ハイブリッド基板を製造する方法において実施できる。
【００７８】
ハイブリッド基板を製造する方法は以下の
・上記の型のドナー基板２およびレシーバ基板１を選択するステップと、
・上記の直接接合方法に従った表面処理および接合ステップを実施するステップと、
・接合されていたドナー基板から受け継いだ転写層を有する、レシーバ基板１を含むハイブリッド基板を得るために、ドナー基板の一部を取り除くステップと
からなるステップを含む。
【００７９】
図１の（Ａ）〜（Ｃ）を参照すると、どちらも単層基板であるドナー基板２およびレシーバ基板１によるハイブリッド基板４を調製する一例を見ることができる。
【００８０】
本発明による表面処理および接合後、「残余部」と称するドナー基板の一部が剥離および研磨型の機械的薄膜化により、転写層２０を得るために取り除かれる。
【００８１】
図２の（Ａ）〜（Ｃ）は、ドナー基板２が脆弱領域２５を含む変形実例を表わしている。
【００８２】
この実施例では、脆弱領域２５は原子種、例えば水素イオンを、ＳＭＡＲＴ  ＣＵＴ（商標）の名前で知られる方法を使用して打込むことにより得られる。脆弱領域２５は、ソース基板２の残余部２４より転写するための層２３を画定する。
【００８３】
このような状況の下、ドナー基板はその後上記の接合前の予備処理を施してはいけないことが認められるべきである。本発明の熱処理は、前面２１に気泡の形成をもたらす危険が生じると思われる。レシーバ基板１のみにこのような処理が施される。
【００８４】
基板１は半導体材料、例えばシリコンの層１３を含み、その表面上に自然酸化物の薄い層を含んでいてもよい。
【００８５】
ソース基板２は、場合により上記の「ＨＦ  ｌａｓｔ」法、あるいは疎水性表面または親水性表面を得ることができるいくつかの他の技術を使用して処理されてもよい。ソース基板は非半導体層（１３）をその前面に含んでいてもよい。
【００８６】
図には表わされていない変形実例において、この脆弱領域２５は、例えば商標名ＥＬＴＲＡＮで知られる方法を使用して得られた多孔質の層であってもよい。
【００８７】
２つの基板１および２の表面処理ならびに直接接合の後、ドナー基板２の残余部２４は、ＳＭＡＲＴ  ＣＵＴ（商標）法の実現に通常使用される技術に従って、機械的、化学的および／または熱的応力を利用することにより取り除かれる。
【００８８】
ハイブリッド基板５は図２に表わされるように得られ、該基板５は半導体材料の層１３および２３ならびにレシーバ基板１の層１４を含む。
【００８９】
図３の（Ａ）〜（Ｃ）は、本発明に従ったハイブリッド基板のもう１つの実施形態を表わしており、その時、ドナー基板２はセミコンダクタ−オン−インシュレータ型の基板である。レシーバ基板１は、図１の（Ａ）に記載のものと同一である。
【００９０】
ドナー基板２は、半導体材料の２つの層２６および２７２を含み、絶縁層２７１と一体になっている。
【００９１】
図３の（Ｂ）に表わされる接合ステップ後、残余部２７は２段階で取り除かれる。
【００９２】
図３の（Ｃ）に表わされる第１のステップは剥離および次いで研磨による、層２７２の機械的除去からなる。
【００９３】
第２のステップは絶縁体の層２７１を、例えば、化学的エッチングにより取り除くことからなる。
【００９４】
最終的に得られた基板は、レシーバ基板１に接合された転写層２６を有するレシーバ基板１を含み、全体を参照番号６で示されている。
【００９５】
上記のようにソース基板２の残余部を取り除くためのさまざまな技術は、ドナー基板２の性質しだいでは、組み合わせて使用することもできる。
【００９６】
最後に、本発明の第４の変形実例を、図４の（Ａ）〜（Ｃ）の参照とともに以下に記載する。
【００９７】
レシーバ基板１は単層であり、半導体ではない。
【００９８】
ドナー基板２は、図２の（Ａ）のものと同様であるが、図２の（Ａ）のドナー基板は絶縁層２８で覆われてはいない。
【００９９】
本発明に従った接合前の予備処理後、上記および図４の（Ｂ）に表わされたような接合ステップ（および場合により硬化ステップも）後、残余部２４が取り除かれた後にハイブリッド基板７が得られる。
【０１００】
ハイブリッド基板７はレシーバ基板１および転写された絶縁体層２８および半導体層２３を含む。
【０１０１】
シリコン−シリコンハイブリッド基板を作製する５つの実施例を以下に記載する。
【実施例】
【０１０２】
実施例１  原理の提示
ソース基板２およびレシーバ基板１は、（１００）の結晶配向および３００ミリメートル（ｍｍ）の直径を有するシリコン基板であった。
【０１０３】
基板１および基板２両方に、１０６０℃の温度で３分間、１００％水素を含む雰囲気で熱処理を施した。
【０１０４】
該処理は、エピタキシー設備において実施した。事前に基板はオゾン＋ＳＣ１溶液の浴槽を使用して洗浄し、次いで脱イオン水中ですすいだ。
【０１０５】
付加的な粒子の数を、供給業者ＫＬＡ−ＴｅｎｃｏｒによりSｕｒｆｓｃａｎ  ＳＰ１の商標で販売されている種類のレーザー表面走査装置により測定した。測定は表面処理の前、およびその次に接合の後に実施した。本発明に従った処理で、大きさが０．１３μｍまたはそれより大きい、付加された粒子が５０個より少ないことが発見された。
【０１０６】
ドナー基板およびレシーバ基板のそれぞれの前面を、その後直接接合した。
【０１０７】
得られた積層体に、ほぼ１１００℃の温度で２時間硬化熱処理を施した。
【０１０８】
接合の品質を超音波顕微鏡検査により測定したが、接合欠陥は検出されなかった。
【０１０９】
比較実施例１
シリコンウェハ（基板）を実施例１で実施したように洗浄することにより調製し、次いで「ＨＦ  ｌａｓｔ」処理を施した。
【０１１０】
接合の前に、０．１３μｍ以上の大きさを有する付加的な粒子を数え、８００より多いことを確認した。
【０１１１】
接合および１１００℃で２時間の硬化アニーリングの後、接合欠陥が超音波顕微鏡検査の使用により確認できた。
【０１１２】
本発明に従った方法は、したがってより効果的であり、実施例１を参照していただきたい。
【０１１３】
実施例２：さまざまな型の予備硬化熱アニーリングまたは硬化熱アニーリングの後の疎水性接合の分析
手順は実施例１と同一であるが、接合ステップは以下に挙げるさまざまな異なる熱アニーリングステップ、
ａ）アニーリング温度：２００℃、持続時間２時間のステップ、
ｂ）アニーリング温度／持続時間：３５０℃で２時間、その後５℃／分で５００℃まで上昇させ、５００℃で１時間安定させるステップ、
ｃ）アニーリング温度／持続時間：ｂ）と同様にアニールするが、７００℃まで上昇させ、安定させるステップ、および
ｄ）アニーリング温度／持続時間：ｂ）と同様にアニールするが、９００℃まで上昇させ、安定させるステップ、
を続けた。
【０１１４】
接合後、アニーリング熱処理の前後それぞれで、基板を超音波顕微鏡を使用して確認した。
【０１１５】
基板にはどのような気泡も存在しなかった。
【０１１６】
さらに、基板をＲＴＡ型のチャンバーにおいて１１００℃で６０秒の間、２０％の水素および８０％の酸素を含む雰囲気でアニールすることにより調製し、その後基板を接合し、同一の硬化アニールを施した。
【０１１７】
同一のよい結果を認め、すなわち接合に気泡などの欠陥はなかった。
【０１１８】
実施例３
この実施例は上記の実施例の変形に相当し、この実施例においてドナー基板２はＳＯＩ型基板であり、そのシリコン表面層は転写のための層を構成していた。シリコン層およびシリコン酸化物層はそれぞれ、研磨および水酸化テトラメチルアンモニウム（ＴＭＡＨ）により、ならびにフッ化水素酸（ＨＦ）を用いた化学的エッチングにより取り除かれた。シリコンの転写層で覆われたレシーバ基板１が得られた。
【０１１９】
試験が繰り返され、その後実施例２で述べたさまざまな予備硬化熱処理または硬化熱処理が行われた。
【０１２０】
どのような気泡も存在しないハイブリッド基板が得られた。
【０１２１】
実施例４
この実施例は、実施例１の変形で構成されており、この実施例においてソース基板は、その中に脆弱領域を形成するために、原子種の打込みを施された。
【０１２２】
この文脈の中で、ソース基板は打込みステップの前に酸化されていてもよい。酸化物層は、数ナノメーターの厚みを有する自然酸化物により構成されていてもよく、または自発的に形成され、ほぼ５０ｎｍの厚みに達していてもよい。
【０１２３】
打込みは、５×１０１６Ｈ２／ｃｍ２の密度で、６０キロエレクトロンボルト（ｋｅＶ）のエネルギーを用いて、埋め込まれた欠陥により構成された脆弱領域に水素濃度ピークを位置づけるように、水素イオンを打込むことで成り立っていた。
【０１２４】
上述のように、ドナー基板は本発明に従った処理を施す必要はない。ドナー基板には従来の親水性表面処理または疎水性表面処理、例えば、上記のＲＣＡ型の処理を施してもよい。
【０１２５】
シリコンレシーバ基板には本発明に従った処理を施した。
【０１２６】
ドナー基板およびレシーバ基板は次いでそれらのそれぞれの前面を接触させ、２００℃で予備硬化処理を施した。
【０１２７】
ソース基板の残余部は、熱応力すなわち約４００℃〜約６００℃の温度で、２時間〜８時間の持続時間の処理を用いることにより、または機械的応力を用いることにより分離した。
【０１２８】
開放されている表面は、脆弱領域に沿った分離の間に若干傷ついているので、最終的基板はその後有利に仕上げのステップを施された。仕上げのステップは、平坦化熱処理により、犠牲酸化により、および／または研磨により実施されてよい。
【０１２９】
接合界面に、気泡は一切認められなかった。
【０１３０】
接合の機械的強度を改善するために、プラズマ活性化の追加ステップを、接触させる一方の面または両方の面に提供してもよい。
【図面の簡単な説明】
【０１３１】
【図１】（Ａ）〜（Ｃ）はハイブリッド基板を製造する方法のさまざまなステップ、本発明に従った直接接合方法の実現を表わした図である。
【図２】（Ａ）〜（Ｃ）は上記方法の変形例を表わした図である。
【図３】（Ａ）〜（Ｄ）は上記方法の他の変形例を表わした図である。
【図４】（Ａ）〜（Ｄ）は上記方法の更に別の変形例を表わした図である。
【符号の説明】
【０１３２】
１  レシーバ基板
２  ドナー基板
４  残余部
５  残余部
６  残余部
７  残余部
１１  面
１２  面
１３  層
１４  層
２０  層
２１  前面
２２  後面
２３  層
２４  残余部
２５  脆弱領域
２６  層
２７  残余部
２８  層
２７１  層
２７２  層
【図１】
2008021971.tif 000003
【図２】
2008021971.tif 000004
【図３】
2008021971.tif 000005
【図４】
2008021971.tif 000006
【外国語明細書】
2008021971000001.pdf