(57)【要約】【課題】受動部品を有する場合であっても小型化が可能な半導体モジュールを提供する。【解決手段】半導体モジュールは、第１インターポーザと、能動面と裏面とを有し、能動面が第１インターポーザと対向するように配置された半導体チップと、半導体チップの裏面と対向するように配置された第２インターポーザと、第２インターポーザに接続された受動部品とを備えている。【選択図】図１
2008021842.tif 000002
【特許請求の範囲】
【請求項１】
第１のインターポーザと、
能動面と裏面とを有し、前記能動面が前記第１のインターポーザと対向するように配置された半導体チップと、
前記半導体チップの前記裏面と対向するように配置された第２のインターポーザと、
前記第２のインターポーザに接続された受動部品と、を備えたことを特徴とする半導体モジュール。
【請求項２】
前記半導体チップの前記裏面と平行な平面内における前記半導体チップの大きさは、前記第２のインターポーザよりも小さく、
前記半導体チップは、前記第２のインターポーザの一方の面の第１の領域に接続され、
前記受動部品は、前記第２のインターポーザの前記一方の面のうち前記第１の領域以外の第２の領域に接続されていることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記第２のインターポーザは、前記半導体チップが接続される一方の面と反対側の他方の面を有し、
前記受動部品は、前記第２のインターポーザの前記他方の面に接続されていることを特徴とする請求項１又は２記載の半導体モジュール。
【請求項４】
前記第２のインターポーザに形成され、前記第１のインターポーザに形成された第１の端子と電気的に接続可能な第２の端子と、
前記第２のインターポーザに形成され、前記第２の端子と前記受動部品とを電気的に接続する配線とを備えたことを特徴とする請求項１〜３のいずれか一項記載の半導体モジュール。
【請求項５】
前記第２のインターポーザに形成され、前記受動部品と電気的に接続する第３の端子を有し、
前記配線は、前記第２の端子と前記第３の端子とを接続することを特徴とする請求項４記載の半導体モジュール。
【請求項６】
前記第１の端子と前記第２の端子とはワイヤーボンディングで接続されていることを特徴とする請求項４又は５記載の半導体モジュール。
【請求項７】
前記半導体チップは、前記第１のインターポーザにフリップチップ実装されていることを特徴とする請求項１〜６のいずれか一項記載の半導体モジュール。
【請求項８】
前記半導体チップは、前記第１のインターポーザの一方の面の第３の領域に実装され、
さらに、前記第１のインターポーザの前記一方の面のうち前記第３の領域以外の第４の領域に接続された受動部品を有することを特徴とする請求項１〜７のいずれか一項記載の半導体モジュール。
【請求項９】
前記半導体チップの前記裏面と平行な平面内における前記半導体チップの大きさは、前記第２のインターポーザよりも小さく、
前記半導体チップは、前記第２のインターポーザの一方の面の第１の領域に接続され、
前記第１のインターポーザの前記第４の領域は、前記第２のインターポーザの前記一方の面のうち前記第１の領域以外の第２の領域と対向する領域を含むことを特徴とする請求項８記載の半導体モジュール。
【請求項１０】
能動面と裏面とを有する半導体チップを形成する動作と、
第１のインターポーザに、前記能動面が前記第１のインターポーザと対向するように前記半導体チップを実装する動作と、
第２のインターポーザに、受動部品を接続する動作と、
前記第１のインターポーザに実装された前記半導体チップの前記裏面に、前記受動部品が接続された前記第２のインターポーザを接続する動作と、を含むことを特徴とする半導体モジュールの製造方法。
【請求項１１】
能動面と裏面とを有する半導体チップを形成する動作と、
第１のインターポーザに、前記能動面が前記第１のインターポーザと対向するように前記半導体チップを実装する動作と、
前記第１のインターポーザに実装された前記半導体チップの前記裏面に、第２のインターポーザを接続する動作と、
前記半導体チップの前記裏面に接続された前記第２のインターポーザに、受動部品を接続する動作と、を含むことを特徴とする半導体モジュールの製造方法。
【請求項１２】
前記半導体チップは、前記第１のインターポーザにフリップチップ実装されることを特徴とする請求項１０又は１１記載の製造方法。
【請求項１３】
前記第２のインターポーザと前記半導体チップとは、ダイボンディングによって接続されることを特徴とする請求項１０〜１２のいずれか一項記載の製造方法。
【請求項１４】
前記第１のインターポーザと前記第２のインターポーザとは、ワイヤーボンディングによって電気的に接続されることを特徴とする請求項１０〜１３のいずれか一項記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化及び高性能化等を目的として、複数の半導体チップ及び受動部品等をインターポーザ上に搭載することによってモジュールを形成する、ＭＣＭ（Multi Chip Module）、ＳｉＰ（System in a Package）等と呼ばれる半導体モジュールが案出されている。下記特許文献には、半導体モジュールに関する技術の一例が開示されている。
【特許文献１】特開平５−２０６３７９号公報
【特許文献２】特開平１１−２２００８９号公報
【特許文献３】特開２００２−３５９３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
受動部品を有する半導体モジュールにおいて、インターポーザ上に半導体チップと受動部品とを並べて配置する場合、受動部品を配置するための領域を確保しなければならず、半導体モジュールの小型化、特に、インターポーザの表面と平行な面内における半導体モジュールの小型化が困難となる。
【０００４】
また、インターポーザ上に半導体チップと受動部品とを並べて配置するために、製造工程がインターポーザと半導体チップ及び受動部品のそれぞれとを接続する工程を有する場合、その工程が複雑又は煩雑になる可能性がある。
【０００５】
本発明はこのような事情に鑑みてなされたものであって、受動部品を有する場合であっても小型化が可能な半導体モジュールを提供することを目的とする。また本発明は、受動部品を有する半導体モジュールを製造する場合であっても、製造工程の複雑化等を抑制できる半導体モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明は以下の構成を採用する。
【０００７】
本発明は、第１のインターポーザと、能動面と裏面とを有し、前記能動面が前記第１のインターポーザと対向するように配置された半導体チップと、前記半導体チップの前記裏面と対向するように配置された第２のインターポーザと、前記第２のインターポーザに接続された受動部品と、を備えたことを特徴とする半導体モジュールを提供する。
【０００８】
本発明によれば、半導体チップの能動面と対向するように第１のインターポーザを配置するとともに、半導体チップの裏面と対向するように受動部品が接続された第２のインターポーザを配置するようにしたので、半導体モジュールの小型化、特に第１、第２のインターポーザの表面と平行な面内における半導体モジュールの小型化を実現することができる。また、本発明によれば、半導体モジュールを製造するときの工程の複雑化等を抑制できる。
【０００９】
本発明の半導体モジュールにおいて、前記半導体チップの前記裏面と平行な平面内における前記半導体チップの大きさは、前記第２のインターポーザよりも小さく、前記半導体チップは、前記第２のインターポーザの一方の面の第１の領域に接続され、前記受動部品は、前記第２のインターポーザの前記一方の面のうち前記第１の領域以外の第２の領域に接続されている構成を採用することができる。
【００１０】
こうすることにより、第２のインターポーザの一方の面のうち、半導体チップが接続される第１の領域以外の第２の領域を有効に利用することができる。
【００１１】
本発明の半導体モジュールにおいて、前記第２のインターポーザは、前記半導体チップが接続される一方の面と反対側の他方の面を有し、前記受動部品は、前記第２のインターポーザの前記他方の面に接続されている構成を採用することができる。
【００１２】
こうすることにより、半導体モジュールの小型化を実現することができる。
【００１３】
本発明の半導体モジュールにおいて、前記第２のインターポーザに形成され、前記第１のインターポーザに形成された第１の端子と電気的に接続可能な第２の端子と、前記第２のインターポーザに形成され、前記第２の端子と前記受動部品とを電気的に接続する配線とを備えた構成を採用することができる。
【００１４】
こうすることにより、第２のインターポーザに接続された受動部品と第１のインターポーザとを電気的に接続することができる。
【００１５】
本発明の半導体モジュールにおいて、前記第２のインターポーザに形成され、前記受動部品と電気的に接続する第３の端子を有し、前記配線は、前記第２の端子と前記第３の端子とを接続する構成を採用することができる。
【００１６】
こうすることにより、受動部品を第２のインターポーザに形成された第３の端子に電気的に接続することで、受動部品と第１のインターポーザ及び第２のインターポーザの少なくとも一方とを電気的に接続することができる。
【００１７】
本発明の半導体モジュールにおいて、前記第１の端子と前記第２の端子とはワイヤーボンディングで接続されている構成を採用することができる。
【００１８】
こうすることにより、第２のインターポーザに接続された受動部品と、半導体チップの能動面と対向するように配置された第１のインターポーザとを、ワイヤーを介して電気的に接続することができる。
【００１９】
本実施形態の半導体モジュールにおいて、前記半導体チップは、前記第１のインターポーザにフリップチップ実装されている構成を採用することができる。
【００２０】
こうすることにより、半導体チップの能動面と第１のインターポーザとを良好に接続することができる。
【００２１】
本発明の半導体モジュールにおいて、前記半導体チップは、前記第１のインターポーザの一方の面の第３の領域に実装され、さらに、前記第１のインターポーザの前記一方の面のうち前記第３の領域以外の第４の領域に接続された受動部品を有する構成を採用することができる。
【００２２】
こうすることにより、第１のインターポーザの一方の面のうち、半導体チップが実装される第３の領域以外の第４の領域を有効に利用することができる。
【００２３】
本発明の半導体モジュールにおいて、前記半導体チップの前記裏面と平行な平面内における前記半導体チップの大きさは、前記第２のインターポーザよりも小さく、前記半導体チップは、前記第２のインターポーザの一方の面の第１の領域に接続され、前記第１のインターポーザの前記第４の領域は、前記第２のインターポーザの前記一方の面のうち前記第１の領域以外の第２の領域と対向する領域を含む構成を採用することができる。
【００２４】
こうすることにより、第１のインターポーザに接続される受動部品は、第２のインターポーザのうち半導体チップの外側に張り出した領域と対向する領域に配置されるので、半導体モジュールの小型化、特に第１、第２のインターポーザの表面（一方の面及び／又は他方の面）と平行な面内における半導体モジュールの小型化を実現することができる。
【００２５】
また本発明は、能動面と裏面とを有する半導体チップを形成する動作と、第１のインターポーザに、前記能動面が前記第１のインターポーザと対向するように前記半導体チップを実装する動作と、第２のインターポーザに、受動部品を接続する動作と、前記第１のインターポーザに実装された前記半導体チップの前記裏面に、前記受動部品が接続された前記第２のインターポーザを接続する動作と、を含むことを特徴とする半導体モジュールの製造方法を提供する。
【００２６】
本発明によれば、第１のインターポーザに実装された半導体チップの裏面に、受動部品が接続された第２のインターポーザを接続するようにしたので、半導体モジュールの小型化、特にインターポーザの表面と平行な方向における半導体モジュールの小型化を実現することができる。また、半導体モジュールを製造する際の工程の複雑化等を抑制できる。
【００２７】
また本発明は、能動面と裏面とを有する半導体チップを形成する動作と、第１のインターポーザに、前記能動面が前記第１のインターポーザと対向するように前記半導体チップを実装する動作と、前記第１のインターポーザに実装された前記半導体チップの前記裏面に、第２のインターポーザを接続する動作と、前記半導体チップの前記裏面に接続された前記第２のインターポーザに、受動部品を接続する動作と、を含むことを特徴とする半導体モジュールの製造方法を提供する。
【００２８】
本発明によれば、第１のインターポーザに実装された半導体チップの裏面に、第２のインターポーザを接続した後、その第２のインターポーザに受動部品を接続するようにしたので、半導体モジュールの小型化、特にインターポーザの表面と平行な方向における半導体モジュールの小型化を実現することができる。また、半導体モジュールを製造する際の工程の複雑化等を抑制できる。
【００２９】
本発明の半導体モジュールの製造方法において、前記半導体チップは、前記第１のインターポーザにフリップチップ実装される構成を採用することができる。
【００３０】
こうすることにより、半導体チップの能動面と第１のインターポーザとを良好に接続することができる。
【００３１】
本発明の半導体モジュールの製造方法において、前記第２のインターポーザと前記半導体チップとは、ダイボンディングによって接続される構成を採用することができる。
【００３２】
こうすることにより、第２のインターポーザと半導体チップとを良好に接続することができる。
【００３３】
本発明の半導体モジュールの製造方法において、前記第１のインターポーザと前記第２のインターポーザとは、ワイヤーボンディングによって電気的に接続される構成を採用することができる。
【００３４】
こうすることにより、半導体チップの能動面に接続された第１のインターポーザと、半導体チップの裏面に接続され、受動部品が搭載された第２のインターポーザとを、ワイヤーを介して電気的に良好に接続することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の説明においては、ＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。そして、水平面内における所定方向をＸ軸方向、水平面内においてＸ軸方向と直交する方向をＹ軸方向、Ｘ軸方向及びＹ軸方向のそれぞれに直交する方向（すなわち鉛直方向）をＺ軸方向とする。また、Ｘ軸、Ｙ軸、及びＺ軸まわりの回転方向をそれぞれ、θＸ、θＹ、及びθＺ方向とする。
【００３６】
＜第１実施形態＞
第１実施形態について説明する。図１は、第１実施形態に係る半導体モジュール１を模式的に示す斜視図、図２は、断面図であって、図１のＡ−Ａ線断面矢視図に相当する。また、図３は、第１実施形態に係る半導体モジュール１の一部を拡大した平面図である。
【００３７】
図１、図２、及び図３において、半導体モジュール１は、第１インターポーザ２と、能動面３Ａと裏面３Ｂとを有し、能動面３Ａが第１インターポーザ２と対向するように配置された半導体チップ３と、半導体チップ３の裏面３Ｂと対向するように配置された第２インターポーザ４０と、第２インターポーザ４０に接続された受動部品４とを備えている。
【００３８】
第１インターポーザ２は、半導体チップ３の能動面３Ａと対向する第１面２Ａと、その第１面２Ａとは反対側の第２面２Ｂとを有している。本実施形態においては、半導体チップ３の能動面３Ａは、−Ｚ側を向いており、第１インターポーザ２の第１面２Ａは、＋Ｚ側を向いている。
【００３９】
第２インターポーザ４０は、半導体チップ３の裏面３Ｂと対向する第３面４０Ａと、その第３面４０Ａとは反対側の第４面４０Ｂとを有している。本実施形態においては、半導体チップ３の裏面３Ｂは、＋Ｚ側を向いており、第２インターポーザ４０の第３面４０Ａは、−Ｚ側を向いている。
【００４０】
半導体チップ３は、第１インターポーザ２の第１面２Ａに実装され、半導体チップ３の能動面３Ａと第１インターポーザ２の第１面２Ａとが電気的に接続される。また、半導体チップ３の裏面３Ｂと第２インターポーザ４０の第３面４０Ａとが接続される。
【００４１】
第１インターポーザ２は、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂（有機材料）、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。
【００４２】
第２インターポーザ４０も、例えばエポキシ樹脂、ポリイミド樹脂等の合成樹脂（有機材料）、セラミックス、及びガラス等の絶縁性の材料によって形成された基板と、その基板に形成された導電性の配線パターンとを備えている。第２インターポーザ４０として、第３面４０Ａ及び第４面４０Ｂのそれぞれに電極を有した多層配線基板を用いることができる。
【００４３】
半導体チップ３は、シリコン基板を含み、トランジスタ、メモリ素子等を含む電子回路（集積回路）を有する。半導体チップ３の能動面３Ａには、少なくとも集積回路が形成されている。
【００４４】
受動部品４は、抵抗、コンデンサ、及びインダクタ等を含む。本実施形態においては、半導体モジュール１は、複数の受動部品４（４’）を備えている。
【００４５】
本実施形態においては、半導体チップ３の裏面３Ｂと平行な平面内（ＸＹ平面内）における半導体チップ３の大きさは、第２インターポーザ４０よりも小さく、半導体チップ３の裏面３Ｂは、第２インターポーザ４０の第３面４０Ａの一部の領域２１に接続されている。以下の説明において、第２インターポーザ４０の第３面４０Ａのうち、半導体チップ３が接続される領域２１を適宜、第１領域２１、と称する。
【００４６】
本実施形態においては、第２インターポーザ４０の一部は、半導体チップ３の外側に張り出している。すなわち、第２インターポーザ４０の第３面４０Ａのうち、半導体チップ３と接続された第１領域２１以外の第２領域２２は、半導体チップ３の外側に張り出している。以下の説明においては、第２インターポーザ４０の第３面４０Ａうち、半導体チップ３の外側に張り出した第２領域２２を適宜、オーバーハング領域２２、と称する。
【００４７】
そして、複数の受動部品４の少なくとも一つは、第２インターポーザ４０の第３面４０Ａのうち第１領域２１以外の第２領域（オーバーハング領域）２２に接続されている。第２インターポーザ４０の第３面４０Ａの第２領域には、受動部品４と電気的に接続可能なパッド（不図示）が形成されている。
【００４８】
また、複数の受動部品４の少なくとも一つは、第２インターポーザ４０の半導体チップ３が接続される第３面４０Ａと反対側の第４面４０Ｂに接続されている。すなわち、本実施形態においては、受動部品４は、第２インターポーザ４０の第３面４０Ａの第２領域（オーバーハング領域）２２、及び第４面４０Ｂのそれぞれに接続されている。また、本実施形態においては、受動部品４は、第３面４０Ａ及び第４面４０Ｂのそれぞれに複数配置されている。
【００４９】
第１インターポーザ２の第１面２Ａには、第１の端子５が形成されている。第２インターポーザ４０の第４面４０Ｂには、第１インターポーザ２に形成された第１の端子５と電気的に接続可能な第２の端子６が形成されている。また、第２インターポーザ４０の第４面４０Ｂには、第２の端子６と受動部品４とを電気的に接続する配線７が形成されている。
【００５０】
また、第２インターポーザ４０の第４面４０Ｂには、受動部品４と電気的に接続する第３の端子８が形成されている。そして、配線７は、第２の端子６と第３の端子８とを接続するように形成されている。第２の端子６と第３の端子８とが配線７を介して電気的に接続されることによって、第３の端子８と電気的に接続された受動部品４と第２の端子６とが配線７を介して電気的に接続される。
【００５１】
第１の端子５、第２の端子６、及び第３の端子８のそれぞれはパッド（ランド）である。第１の端子５、第２の端子６、及び第３の端子８のそれぞれの表面は、例えば金（Ａｕ）によって形成されている。以下の説明においては、第１の端子５を適宜、第１パッド５、と称し、第２の端子６を適宜、第２パッド６、と称し、第３の端子８を適宜、第３パッド８、と称する。
【００５２】
第３パッド８は、複数の受動部品４のそれぞれに対応するように、第２インターポーザ４０の第４面４０Ｂにおいて複数形成されている。また、本実施形態においては、第３パッド８は、１つの受動部品４に対して少なくとも２つ形成されている。図１においては、受動部品４は、第２インターポーザ４０の第４面４０Ｂに６つ配置されており、第３パッド８は、１つの受動部品４に対して２つずつ形成され、全部で１２箇所に形成されている。
【００５３】
第２パッド６は、複数の第３パッド８のそれぞれに対応するように、第２インターポーザ４０の第４面４０Ｂにおいて複数形成されている。本実施形態においては、第２パッド６は、全部で１２箇所に形成されており、第４面４０Ｂの＋Ｙ側の辺の近傍、及び第４面４０Ｂの−Ｙ側の辺の近傍において、Ｘ軸方向と平行な方向に並ぶように形成されている。
【００５４】
配線７は、複数の第２パッド６及び第３パッド８のそれぞれに対応するように、第２インターポーザ４０の第４面４０Ｂにおいて複数形成されている。配線７は、複数の第２パッド６と複数の第３パッド８とのそれぞれを接続するように、全部で１２本形成されている。
【００５５】
本実施形態においては、半導体チップ３は、第１インターポーザ２の第１面２Ａに対してフェースダウン実装されている。半導体チップ３は、第１インターポーザ２に対してフリップチップ実装されている。半導体チップ３の能動面３Ａには、金及び無鉛はんだの少なくとも一方を含むバンプが形成されており、半導体チップ３が第１インターポーザ２に対してフリップチップ実装されることによって、第１インターポーザ２の第１面２Ａと半導体チップ３の能動面３Ａとが電気的に接続される。
【００５６】
半導体チップ３を第１インターポーザ２に実装する際の接合材としては、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）、非導電性フィルム（ＮＣＦ：Non Conductive Film）、及び非導電性ペースト（ＮＣＰ：Non Conductive Paste）の少なくとも一つを用いることができる。また、実装する際、加熱しつつ加圧するようにしてもよいし、超音波を作用させながら実装してもよい。なお、接合材を用いない場合には、半導体チップ３を第１インターポーザ２に実装した後、半導体チップ３と第１インターポーザ２との間に、アンダーフィル材を充填することができる。
【００５７】
また、第２インターポーザ４０の第３面４０Ａと半導体チップ３の裏面３Ｂとは、ダイボンディングするための接着剤３５によって接続されている。ダイボンディングするための接着剤（ダイボンディングペースト）３５としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。
【００５８】
そして、第１インターポーザ２の第１面２Ａに形成された第１パッド５と、第２インターポーザ４０の第４面４０Ｂに形成された第２パッド６とは、ワイヤーボンディングによって接続されている。ワイヤーボンディングするためのワイヤー９は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）によって形成可能である。
【００５９】
また、半導体チップ３は、第１インターポーザ２の第１面２Ａの一部の領域３１に実装されている。以下の説明において、第１インターポーザ２の第１面２Ａのうち、半導体チップ３が実装される領域３１を適宜、第３領域３１、と称する。
【００６０】
本実施形態においては、第１インターポーザ２の第１面２Ａのうち半導体チップ３が実装された第３領域３１以外の第４領域３２にも、受動部品４’が接続されている。受動部品４’は、第２インターポーザ２の第１面２Ａに形成された第６パッド（第６の端子）１２と電気的に接続される。本実施形態においては、受動部品４’及びその受動部品４’と接続される第６パッド１２の少なくとも一部は、第３領域３１に実装された半導体チップ３を囲むように複数設けられている。
【００６１】
ここで、受動部品４’が接続される第１インターポーザ２の第１面２Ａの第４領域３２は、第２インターポーザ４０の第３面４０Ａのうち第１領域２１以外の第２領域（オーバーハング領域）２２と対向する領域を含む。
【００６２】
すなわち、第１インターポーザ２の第１面２Ａに接続される受動部品４’の少なくとも一つは、第１面２Ａにおいて、第２インターポーザ２のオーバーハング領域２２と対向する領域（オーバーハング領域２２の下側の領域）に配置される（図１、図２の符号４’Ａ参照）。また、上述のように、受動部品４の少なくとも一つは、第２インターポーザ４０のオーバーハング領域２２にも接続されている。すなわち、本実施形態においては、複数の受動部品４の少なくとも一部は、第１インターポーザ２の第１面２Ａの第４領域３２と、第２インターポーザ４０の第３面４０Ａの第２領域２２との間の空間に配置される。
【００６３】
また、第１インターポーザ２のうち、半導体チップ３が実装される第１面２Ａとは反対側の第２面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能な第７の端子１３が形成されている。本実施形態においては、第７の端子１３は、はんだボールによって形成されている。
【００６４】
また、第１インターポーザ２の第１面２Ａ側に搭載された半導体チップ３、受動部品４、４’、ワイヤー９等は、樹脂１４によって覆われている。樹脂１４は型（モールド）を形成する。
【００６５】
次に、半導体モジュール１を製造する手順の一例について説明する。なお、本実施形態においては、半導体モジュール１の半導体チップ３を形成する際、図５に示すように、同一のシリコン基板（ウエハ）１００上に半導体チップ３を複数一括して形成し、その後ダイシング（切断）して個片化することによって、半導体チップ３が得られるが、以下の図４を用いた説明においては、簡単のため、１つの半導体チップ３を形成する場合について説明する。
【００６６】
シリコン基板に、後に半導体チップ３の一部となる集積回路を含む第１面３Ａと第２面３Ｂとが形成される。シリコン基板に能動面３Ａと裏面３Ｂとを有する半導体チップ３が形成された後、図４（ａ）に示すように、その半導体チップ３が第１インターポーザ２にフリップチップ実装される。半導体チップ３は、能動面３Ａと第１インターポーザ２の第１面２Ａとが対向するように、第１インターポーザ２に実装される。
【００６７】
また、図４（ａ）に示すように、第１インターポーザ２の第１面２Ａの第４領域３２に、受動部品４’が接続される。本実施形態においては、受動部品４’と第１インターポーザ２の第１面２Ａの第６パッド１２とが、導電性材料を含む接着剤を介して電気的に接続（ボンディング）される。受動部品４’と第６パッド１２とを電気的に接続するための接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４’及び第１インターポーザ２の第６パッド１２の少なくとも一方に供給可能である。
【００６８】
また、別の工程において、第２インターポーザ４０の第３面４０Ａの周縁の第２領域２２、及び第４面４０Ｂに、受動部品４が接続される。受動部品４と第２インターポーザ２の第４面４０Ｂの第３パッド８とは、導電性材料を含む接着剤を介して電気的に接続（ボンディング）される。受動部品４と第３パッド８とを電気的に接続するための接着剤としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、接着剤は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、受動部品４及び第２インターポーザ２の第３パッド８の少なくとも一方に供給可能である。同様に、第２インターポーザ４０の第３面４０Ａ（第２領域２２）にも、受動部品４と電気的に接続可能なパッドが形成されており、受動部品４と、第２インターポーザ４０の第３面４０Ａのパッドとが、導電性材料を含む接着剤を介して電気的に接続される。
【００６９】
そして、図４（ｂ）に示すように、第１インターポーザ２に実装された半導体チップ３の裏面３Ｂに、受動部品４が接続された第２インターポーザ４０の第３面４０Ａが接続される。本実施形態においては、半導体チップ３の裏面３Ｂと第２インターポーザ４０の第３面４０Ａとは、ダイボンディングによって接続される。半導体チップ３は、裏面３Ｂが第２インターポーザ４０の第３面４０Ａと対向するように、第２インターポーザ４０の第３面４０Ａに接続される。上述のように、ダイボンディングするためのダイボンディングペースト３５としては、例えば導電性樹脂、無鉛はんだ等を用いることができる。なお、ダイボンディングペースト３５は、例えばインクジェット法、ディスペンス法、印刷法等を用いて、半導体チップ３の裏面３Ｂ及び第２インターポーザ４０の第３面４０Ａの第１領域２１の少なくとも一方に供給可能である。
【００７０】
次に、図４（ｃ）に示すように、第１インターポーザ２の第１パッド５と第２インターポーザ４０の第２パッド６とが、ワイヤーボンディングによって電気的に接続される。上述のように、ワイヤーボンディングするためのワイヤー９は、例えば、金（Ａｕ）、アルミニウム（Ａｌ）によって形成可能である。
【００７１】
そして、図４（ｄ）に示すように、第１インターポーザ２の第１面２Ａ側に搭載された半導体チップ３、受動部品４、４’、ワイヤー９等を覆うように、モールドを形成するための樹脂１４が供給される。
【００７２】
また、第１インターポーザ２のうち、半導体チップ３が実装される第１面２Ａとは反対側の第２面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能なはんだボール等の第７の端子１３が形成される。
【００７３】
以上説明したように、本実施形態によれば、半導体チップ３の能動面３Ａと対向するように第１インターポーザ２を配置するとともに、半導体チップ３の裏面３Ｂと対向するように受動部品４が接続された第２インターポーザ４０を配置するようにしたので、半導体モジュール１の小型化、特に第１インターポーザ２の表面（第１面２Ａ、第２面２Ｂ）、及び第２インターポーザ４０の表面（第３面４０Ａ、第４面４０Ｂ）と平行な面内（ＸＹ平面内）における半導体モジュール１の小型化を実現することができる。
【００７４】
すなわち、受動部品４を有する半導体モジュール１において、全ての受動部品４を例えば第１インターポーザ２の第１面２Ａに設け、第１インターポーザ２上に半導体チップ３と受動部品４とを並べるように配置する場合、受動部品４を配置するための領域を確保しなければならず、半導体モジュール１の小型化、特に、第１インターポーザ２の第１面２Ａと平行な面内（ＸＹ平面内）における半導体モジュール１の小型化が困難となる。
【００７５】
本実施形態においては、半導体モジュール１に搭載される受動部品の少なくとも一部を、第２インターポーザ４０を介して半導体チップ３の裏面３Ｂに搭載するようにしたので、半導体モジュール１の小型化、特にＸＹ平面内における半導体モジュール１の小型化を実現することができる。
【００７６】
また、本実施形態においては、半導体モジュール１を製造する際、第１インターポーザ２に半導体チップ３を実装する第１の工程と、第２インターポーザ４０に受動部品４を接続する第２の工程とを別々に実行し、それら第１、第２の工程の後、第１インターポーザ２に実装された半導体チップ３の裏面３Ｂに、受動部品４が接続された第２インターポーザ４０を接続するようにしたので、半導体モジュール１を製造する際の工程の複雑化等を抑制できる。
【００７７】
すなわち、例えば、半導体チップ３の裏面３Ｂに受動部品４を直接的に接続する場合、工程が複雑又は煩雑になる可能性がある。本実施形態においては、半導体チップ３の裏面３Ｂに第２インターポーザ４０を接続し、その第２インターポーザ４０に受動部品４を接続するようにしたので、工程の複雑化又は煩雑化を抑制することができる。
【００７８】
また、本実施形態においては、ＸＹ平面内における第２インターポーザ４０の大きさを、半導体チップ３よりも小さくし、第２インターポーザ４０の第３面４０Ａにオーバーハング領域２２が形成されるようにしたので、そのオーバーハング領域２２にも受動部品４を接続することができる。所定数の受動部品４を第２インターポーザ４０に接続しようとする場合、第４面４０Ｂのみに複数の受動部品４を接続しようとすると、ＸＹ平面内における第２インターポーザ４０の大きさを大きくしなければならなくなる可能性がある。本実施形態においては、オーバーハング領域２２を設けて第３面４０Ａにも受動部品４を接続するようにしたので、第２インターポーザ４０の第３面４０Ａのうち、半導体チップ３が接続される第１領域２１以外のオーバーハング領域２２を有効に利用して、第２インターポーザ４０の大型化を抑制しつつ、所定数の受動部品４をその第２インターポーザ４０に接続することができる。
【００７９】
また、本実施形態においては、半導体チップ３は、第１インターポーザ２の第１面２Ａの第３領域３１に実装され、半導体モジュール１に搭載される受動部品の一部は、第１インターポーザ２の第１面２Ａのうち、半導体チップ３が実装される第３領域３１以外の第４領域３２に接続されるので、第１インターポーザ２の第１面２Ａの第４領域３２を有効に利用することができる。
【００８０】
また、本実施形態においては、その第１インターポーザ２に接続される受動部品４’（４’Ａ）を、第２インターポーザ２のオーバーハング領域２２と対向する領域に配置するようにしたので、半導体モジュール１の小型化、特に、ＸＹ平面内における半導体モジュール１の小型化を実現することができる。
【００８１】
また、本実施形態においては、受動部品４が搭載される第２インターポーザ４０の第４面４０Ｂには、第１インターポーザ２の第１パッド５と電気的に接続可能な第２パッド６が形成されるとともに、受動部品４と第２パッド６とを電気的に接続するための第３パッド８及び配線７が形成され、第１パッド５と第２パッド６とはワイヤーボンディングで接続されるので、第２インターポーザ４０に接続された受動部品４と第１インターポーザ２とを電気的に接続することができる。
【００８２】
＜第２実施形態＞
次に、第２実施形態について説明する。以下の説明において、上述の実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略若しくは省略する。上述の第１実施形態においては、半導体モジュール１を製造する際に、第１インターポーザ２に半導体チップ３を実装する第１の工程と、第２インターポーザ４０に受動部品４を実装する第２の工程とを別々に行い、それら第１、第２の工程の後、第１インターポーザ２に実装された半導体チップ３の裏面３Ｂに、受動部品４が接続された第２インターポーザ４０を接続している。第２実施形態の特徴的な部分は、第１インターポーザ２に実装された半導体チップ３の裏面３Ｂに、第２インターポーザ４０を接続した後、その第２インターポーザ４０に受動部品４を接続する点にある。
【００８３】
図６は、第２実施形態に係る半導体モジュール１の製造手順の一例を示す図である。図６（ａ）に示すように、能動面３Ａと裏面３Ｂとを有する半導体チップ３が形成された後、その半導体チップ３が第１インターポーザ２にフリップチップ実装される。半導体チップ３は、能動面３Ａと第１インターポーザ２の第１面２Ａとが対向するように、第１インターポーザ２に実装される。また、図６（ａ）に示すように、第１インターポーザ２の第１面２Ａの第４領域３２に、受動部品４’が接続される。
【００８４】
次に、図６（ｂ）に示すように、第１インターポーザ２に実装された半導体チップ３の裏面３Ｂに、第２インターポーザ４０の第３面４０Ａが接続される。半導体チップ３の裏面３Ｂと第２インターポーザ４０の第３面４０Ａとは、ダイボンディングによって接続される。半導体チップ３は、裏面３Ｂが第２インターポーザ４０の第３面４０Ａと対向するように、第２インターポーザ４０の第３面４０Ａに接続される。なお、本実施形態においては、半導体チップ３の裏面３Ｂに第２インターポーザ４０の第３面４０Ａを接続する前に、第２インターポーザ４０の第３面４０Ａの第２領域２２に、受動部品４が予め接続されているが、この受動部品４は無くてもよい。
【００８５】
次いで、図６（ｃ）に示すように、半導体チップ３の裏面３Ｂに接続された第２インターポーザ４０の第４面４０Ｂに、受動部品４が接続される。そして、第１インターポーザ２の第１パッド５と第２インターポーザ４０の第２パッド６とが、ワイヤーボンディングによって電気的に接続される。
【００８６】
なお、ここでは、第２インターポーザ４０の第４面４０Ｂに受動部品４を接続した後、第１パッド５と第２パッド６とをワイヤーボンディングによって接続しているが、第１パッド５と第２パッド６とをワイヤーボンディングによって接続した後、第２インターポーザ４０の第４面４０Ｂに受動部品４を接続するようにしてもよい。
【００８７】
そして、図６（ｄ）に示すように、第１インターポーザ２の第１面２Ａ側に搭載された半導体チップ３、受動部品４、４’、ワイヤー９等を覆うように、モールドを形成するための樹脂１４が供給される。
【００８８】
また、第１インターポーザ２のうち、半導体チップ３が実装される第１面２Ａとは反対側の第２面２Ｂには、例えばマザーボード等の外部機器と電気的に接続可能なはんだボール等の第７の端子１３が形成される。
【００８９】
以上説明したように、本実施形態においても、半導体モジュール１の小型化を実現することができる。また、半導体モジュールを製造する際の工程の複雑化を抑制できる。
【００９０】
なお、上述の各実施形態においては、第２インターポーザ４０の第３面４０Ａに、受動部品４を接続可能なオーバーハング領域２２を設けているが、所定数の受動部品４の全てを第２インターポーザ４０の第４面４０Ｂに接続可能であるならば、オーバーハング領域２２は無くてもよい。すなわち、ＸＹ平面内における第２インターポーザ４０の大きさが、半導体チップ３の大きさとほぼ同じあるいは小さくてもよい。こうすることにより、より一層、半導体モジュール１を小型化することができる。
【００９１】
また、上述の各実施形態においては、第１インターポーザ２の第１面２Ａの第４領域３２にも受動部品４’が接続されているが、受動部品４’を設けないようにしてもよい。こうすることにより、第４領域３２を小さくすることができ、ＸＹ平面内における第１インターポーザ２の大きさを小さくすることができ、より一層、半導体モジュール１を小型化することができる。
【図面の簡単な説明】
【００９２】
【図１】第１実施形態に係る半導体モジュールを模式的に示す斜視図である。
【図２】第１実施形態に係る半導体モジュールの側断面図であって、図１のＡ−Ａ線断面矢視図に相当する図である。
【図３】第１実施形態に係る半導体モジュールの一部を拡大した平面図である。
【図４】第１実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図５】第１実施形態に係る半導体モジュールを製造する手順の一例を説明するための図である。
【図６】第２実施形態に係る半導体モジュールを製造する手順の一例を説明するための図
【符号の説明】
【００９３】
１…半導体モジュール、２…第１インターポーザ、２Ａ…第１面、２Ｂ…第２面、３…半導体チップ、３Ａ…能動面、３Ｂ…裏面、４…受動部品、５…第１の端子、６…第２の端子、７…配線、８…第３の端子、２１…第１領域、２２…第２領域、４０…第２インターポーザ、４０Ａ…第３面、４０Ｂ…第４面、３１…第３領域、３２…第４領域
【図１】
2008021842.tif 000003
【図２】
2008021842.tif 000004
【図３】
2008021842.tif 000005
【図４】
2008021842.tif 000006
【図５】
2008021842.tif 000007
【図６】
2008021842.tif 000008