(57)【要約】【課題】レジストパターンが倒れることを抑制できる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、被エッチング膜１１上にフォトレジスト膜を形成する工程と、フォトレジスト膜を露光及び現像することにより、被エッチング膜１１上に位置する直線状のレジストパターン５０を形成する工程と、レジストパターン５０をマスクとして被エッチング膜１１をエッチングすることにより、直線パターン１１ａを形成する工程とを具備する。レジストパターン５０を形成する工程において、レジストパターン５０を、複数の直線パターン５１を、直線パターン５１の延伸方向に沿って一列に配置し、かつ隣り合う直線パターン５１を、直線パターン５１より幅が広い幅広部５２を介して接続した形状にする。【選択図】図１
2008235422.tif 000002
【特許請求の範囲】
【請求項１】
被エッチング膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を露光及び現像することにより、前記被エッチング膜上に位置する直線状のレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング膜をエッチングする工程と、
を具備し、
前記レジストパターンは、複数の直線パターンと該直線パターンより幅が広い幅広部を有し、前記複数の直線パターンは該直線パターンの延伸方向に沿って配置され、かつ前記幅広部を介して繋げられている半導体装置の製造方法。
【請求項２】
前記レジストパターンを形成する工程において、前記直線パターンの幅に対する高さの比を２以上にして、かつ前記幅広部の幅に対する高さの比を１以下にする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記被エッチング膜は導電膜であり、
前記被エッチング膜をエッチングする工程において、直線状の配線が形成され、
前記配線は、該配線の上又は下に位置する導電プラグに接続するプラグ接続部を有しており、前記幅広部に対応する部分には導電プラグが接続せず、
前記レジストパターンを形成する工程において、前記レジストパターンに、前記プラグ接続部に対応していて前記直線パターンより幅が広い第２の幅広部を形成する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記レジストパターンを形成する工程において、前記直線パターンの幅を０．５μｍ以下にする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記レジストパターンを形成する工程において、前記直線パターンの長さを４０μｍ以下にする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記レジストパターンを形成する工程のうち前記フォトレジスト膜を現像する工程において、現像液又は洗浄液をスピンコーティング装置で前記被エッチング膜上から除去する請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
第１の絶縁膜上に形成された配線と、
前記第１の絶縁膜上及び前記配線上に形成された第２の絶縁膜と、
前記第１の絶縁膜又は前記第２の絶縁膜に埋め込まれ、前記配線に接続する導電プラグと、
を具備し、
前記配線は、直線部分と、前記導電プラグに接続していて前記直線部分より幅が広い第１の幅広部と、前記直線部分より幅が広くて前記導電プラグに接続しない第２の幅広部とを具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直線状のレジストパターンを用いて被エッチング膜をエッチングすることにより直線状パターンを形成する工程を有する半導体装置の製造方法及び半導体装置に関する。特に本発明は、レジストパターンが倒れることを抑制できる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造工程において、配線などの直線パターンを形成する場合、まず被エッチング膜を形成し、この被エッチング膜上にレジストパターンを形成し、次いでこのレジストパターンをマスクとして被エッチング膜をエッチングすることにより直線パターンを形成する方法が採用されている（例えば特許文献１参照）。近年は配線の細線化が進んでおり、これに伴ってレジストパターンの幅が狭くなっている。
【０００３】
【特許文献１】特開平１１−２６４３６号公報（図７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
レジストパターンの幅が細くなると、レジストパターンのアスペクト比、すなわち幅に対する高さの比が大きくなる。アスペクト比が大きくなると、例えばレジスト膜を現像する工程において、レジストパターンが倒れやすくなる。
本発明は上記のような事情を考慮してなされたものであり、その目的は、レジストパターンが倒れることを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、被エッチング膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を露光及び現像することにより、前記被エッチング膜上に位置する直線状のレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング膜をエッチングする工程と、
を具備し、
前記レジストパターンは、複数の直線パターンと該直線パターンより幅が広い幅広部を有し、前記複数の直線パターンは該直線パターンの延伸方向に沿って配置され、かつ前記幅広部を介して繋げられている。
【０００６】
この半導体装置の製造方法によれば、前記部分直線パターンの相互間には幅広部を有する為、前記部分直線パターンのアスペクト比が大きくても前記レジストパターンが倒れることを抑制できる。前記直線パターンの幅に対する高さの比が２以上の場合、前記幅広部の幅に対する高さの比を１以下にするのが好ましい。
【０００７】
前記被エッチング膜は導電膜であり、前記被エッチング膜をエッチングする工程において、直線状の配線が形成される場合、該配線の上又は下に位置する導電プラグに接続するプラグ接続部を有していてもよい。そして前記配線のうち前記幅広部に対応する部分には導電プラグが接続しない。このような場合、前記レジストパターンを形成する工程において、前記レジストパターンに、前記プラグ接続部に対応していて前記直線パターンより幅が広い第２の幅広部を形成する。
【０００８】
前記レジストパターンを形成する工程において、前記直線パターンの幅を０．５μｍ以下にしてもよい。前記直線パターンの長さは４０μｍ以下であるのが好ましい。
【０００９】
前記レジストパターンを形成する工程のうち前記フォトレジスト膜を現像する工程において、現像液又は洗浄液をスピンコーティング装置で前記被エッチング膜上から除去してもよい。
【００１０】
本発明に係る半導体装置は、第１の絶縁膜上に形成された直線状の配線と、
前記第１の絶縁膜上及び前記配線上に形成された第２の絶縁膜と、
前記第１の絶縁膜又は前記第２の絶縁膜に埋め込まれ、前記配線に接続する導電プラグとを具備し、
前記配線は、直線部分と、前記導電プラグに接続していて前記直線部分より幅が広い第１の幅広部と、前記直線部分より幅が広くて前記導電プラグに接続しない第２の幅広部とを具備する。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための図である。各図において（Ａ）は半導体装置の平面図であり、（Ｂ）は（Ａ）のＡ−Ａ´断面図である。本実施形態に係る半導体装置の製造方法は、絶縁膜１０上に直線状の複数の配線を形成する方法である。配線の両端には、導電プラグ（図示せず）に接続するための幅広部が形成されている。前記した導電プラグは、例えば絶縁膜１０に埋め込まれているが、絶縁膜１０及び配線上に形成される絶縁膜（図示せず）に埋め込まれていてもよい。
【００１２】
まず図１（Ａ）及び（Ｂ）に示すように、半導体ウェハ（図示せず）の上又は上方に形成された絶縁膜１０上に導電膜１１を形成する。導電膜１１は、例えばＡｌ合金膜であり、スパッタリング法により形成される。次いで導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光する。次いで、このフォトレジスト膜に現像液を塗布し、さらに洗浄液で洗浄することにより、フォトレジスト膜を現像する。これにより、導電膜１１上には複数のレジストパターン５０が形成される。なお、現像液の塗布工程及び洗浄工程それぞれにおいて、スピンコーティング装置が用いられる。
【００１３】
複数のレジストパターン５０それぞれは直線状のパターンであり、互いに平行に配置されている。レジストパターン５０は、複数の直線パターン５１を、直線パターン５１の延伸方向に沿って一列に配置し、かつ直線パターン５１を第１の幅広部５２を介して繋ぎ、かつ両端部それぞれに第２の幅広部５４を配置した構成である。言い換えると、レジストパターン５０は、端部に第２の幅広部５４を有しており、端部以外の部分に少なくとも一つの第１の幅広部５２を有している。第１の幅広部５２及び第２の幅広部は、直線パターン５１と比較して幅が広くなっている。直線パターン５１のアスペクト比、すなわち幅ｗに対する高さｈの割合が２以上（好ましくは２．５以下）である。第２の幅広部５４は、配線に、導電プラグに接続するための幅広部を形成するために設けられる。
【００１４】
上記したフォトレジスト膜の現像工程において、スピンコーティング装置で半導体ウェハを回転させて現像液及び洗浄液を導電膜１１上から除去する。半導体ウェハが６インチウェハの場合、半導体ウェハは例えば３０００ｒｐｍで回転する。このとき、レジストパターン５０には遠心力が加わる。レジストパターン５０の延伸方向が半導体ウェハの径方向以外の場合、レジストパターン５０は、遠心力によって移動する現像液又は洗浄液からも力を受ける。このため、レジストパターン５０のアスペクト比が大きい場合、レジストパターン５０は、現像液及び洗浄液を振り切る際に倒れやすくなる。
【００１５】
第１の幅広部５２は、レジストパターン５０が遠心力によって倒れることを抑制するために形成される。導電膜１１に対して垂直な方向から見た場合、第１の幅広部５２の平面形状は正方形又は長方形であり、かつ直線パターン５１を基準にした場合に左右対称となっている。第１の幅広部５２のアスペクト比は１以下であるのが好ましい。また直線パターン５１の幅が０．５μｍ以下の場合、直線パターン５１の長さＬ１をすべて４０μｍ以下にするのが好ましい。
【００１６】
次いで図２（Ａ）及び（Ｂ）に示すように、複数のレジストパターン５０をマスクとして導電膜１１をエッチングする。これにより、絶縁膜１０上には複数の直線状の配線１１ａが形成される。配線１１ａは互いにほぼ並行であり、それぞれ第１の幅広部５２の下方に位置する幅広部１１ｂ、及び第２の幅広部５４の下方に位置する幅広部１１ｃを有する、幅広部１１ｃは、上記したように導電プラグ（図示せず）に接続するために形成されているが、幅広部１１ｂには導電プラグは接続しない。
その後、レジストパターン５０を除去する。
【００１７】
図３の各図は、レジストパターン５０の平面形状の変形例を示す平面図である。図３（Ａ）に示す例において、第１の幅広部５２の平面形状は正方形又は長方形であるが、直線パターン５１を基準にした場合に、図中左右のいずれか一方にのみ突出した形になっている。また図３（Ｂ）に示す例において、第１の幅広部５２はひし形である。このように、第１の幅広部５２の形状及び位置は任意に設定できる。
【００１８】
以上、本発明の第１の実施形態によれば、複数の直線状のレジストパターン５０をマスクとして導電膜１１をエッチングすることにより複数の直線状の配線１１ａを形成している。レジストパターン５０の直線部分すなわち直線パターン５１のアスペクト比は高いが、レジストパターン５０には第１の幅広部５２が形成されているため、例えばフォトレジスト膜の現像液及び洗浄液を導電膜１１上からスピンコーティング装置を用いて除去する際に、レジストパターン５０が倒れることを抑制できる。このため、複数の配線１１ａが、相互に短絡した状態で形成されることを抑制できる。
【００１９】
図４の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態において、絶縁膜１０は、トランジスタ上に形成されており、層間絶縁膜として機能する。また配線１１ａの幅広部１１ｃの一つは、絶縁膜１０に埋め込まれたタングステンプラグ８を介して、トランジスタ（例えばゲート電極４）に接続している。以下、第１の実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００２０】
まずシリコンウェハ１に溝を形成し、この溝に酸化シリコン膜を埋め込むことにより、素子分離膜２を形成する。次いで、素子分離膜２をマスクとしてシリコンウェハ１を熱酸化する。これによりシリコンウェハ１には、ゲート絶縁膜３が形成される。次いで、ゲート絶縁膜３上を含む全面上にポリシリコン膜を形成する。次いでこのポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これによりゲート絶縁膜３上にはゲート電極４が形成される。なお、ゲート電極４を形成するためのレジストパターンの形状を、第１の実施形態に示したレジストパターン５０と同様の形状にしてもよい。その後、レジストパターンを除去する。
【００２１】
次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコンウェハ１に不純物を導入する。これによりシリコンウェハ１には、低濃度不純物領域６が形成される。次いで、ゲート電極４上を含む全面上に絶縁膜（例えば窒化シリコン膜）を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４の側壁にはサイドウォール５が形成される。次いで、ゲート電極４、サイドウォール５、及び素子分離膜２をマスクとしてシリコンウェハ１に不純物を導入する。これによりシリコンウェハ１には、トランジスタのソース及びドレインとなる不純物領域７が形成される。
このようにしてシリコンウェハ１には、トランジスタが形成される。
【００２２】
次いで、トランジスタ上を含む全面上に、酸化シリコン膜からなる絶縁膜１０を形成する。次いで、絶縁膜１０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜１０をエッチングする。これにより絶縁膜１０には、トランジスタ上に位置する接続孔が形成される。その後、レジストパターンを除去する。次いで、この接続孔内及び絶縁膜１０上にタングステン膜を形成し、絶縁膜１０上に位置するタングステン膜をＣＭＰ法により研磨除去する。これにより、絶縁膜１０にはタングステンプラグ８が埋め込まれる。
【００２３】
次いで、タングステンプラグ８上及び絶縁膜１０上にＡｌ合金膜を形成し、さらに導電膜上にレジストパターン５０を形成する。次いで、レジストパターン５０をマスクとして導電膜をエッチングする。これにより絶縁膜１０上には配線１１ａが形成される。配線１１ａの一方の端に位置する幅広部１１ｃは、タングステンプラグ８上に位置している。
【００２４】
その後、図４（Ｂ）に示すように、レジストパターン５０を除去する。次いで、絶縁膜１０上及び配線１１ａ上に、層間絶縁膜１２を形成し、層間絶縁膜１２にタングステンプラグ１３を埋め込む。タングステンプラグ１３の埋め込み方法は、タングステンプラグ８の埋め込み方法と同様である。タングステンプラグ１３は、配線１１ａの他方の端の幅広部１１ｃ上に位置している。
【００２５】
次いで、層間絶縁膜１２上にＡｌ合金膜を形成する。次いで、このＡｌ合金膜上にレジストパターン（図示せず）を形成する。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜１２上にはＡｌ合金配線１４が形成される。Ａｌ合金配線１４は、タングステンプラグ１３上に位置しており、タングステンプラグ１３を介して配線１１ａに電気的に接続している。Ａｌ合金配線１４を形成するためのレジストパターンの平面形状は、レジストパターン５０と同様であってもよいし、異なっていてもよい。その後、レジストパターンを除去する。
以上、本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００２６】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００２７】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明するための平面図、（Ｂ）は（Ａ）のＡ−Ａ´断面図。
【図２】（Ａ）は図１の次の工程を説明するための平面図、（Ｂ）は（Ａ）のＡ−Ａ´断面図。
【図３】レジストパターン５０の平面形状の変形例を示す平面図。
【図４】各図は第２の実施形態に係る半導体装置の製造方法を説明するための断面図。
【符号の説明】
【００２８】
１…シリコンウェハ、２…素子分離膜、３…ゲート絶縁膜、４…ゲート電極、５…サイドウォール、６…低濃度不純物領域、７…不純物領域、８…タングステンプラグ、１０…絶縁膜、１１…導電膜、１１ａ…配線、１１ｂ，１１ｃ…幅広部、１２…層間絶縁膜、１３…タングステンプラグ、１４…Ａｌ合金配線、５０…レジストパターン、５１…直線パターン、５２…第１の幅広部、５４…第２の幅広部
【図１】
2008235422.tif 000003
【図２】
2008235422.tif 000004
【図３】
2008235422.tif 000005
【図４】
2008235422.tif 000006