(57)【要約】【課題】半導体素子の組合わせ自由度を確保しつつ、高速伝送に対応可能な積層型半導体パッケージ、および、この積層型半導体パッケージを備えた光信号伝送装置を提供する。【解決手段】積層型半導体パッケージにおいて、互いに距離を置いた各々が有する表裏面の各一方が、少なくとも一部の領域で対向し合った複数の基板と、複数の基板それぞれの、対向し合った各面に設けられた複数の半導体素子と、複数の半導体素子それぞれを、各半導体素子が設けられている面上で封止した複数の封止部材と、複数の半導体素子を、上記複数の基板それぞれの内部を避けて相互に電気的に接続する接続部とを備えた。【選択図】        図１
2008021777.tif 000002
【特許請求の範囲】
【請求項１】
互いに距離を置いた各々が有する表裏面の各一方が、少なくとも一部の領域で対向し合った複数の基板と、
前記複数の基板それぞれの、対向し合った各面に設けられた複数の半導体素子と、
前記複数の半導体素子それぞれを、各半導体素子が設けられている面上で封止した複数の封止部材と、
前記複数の半導体素子を、前記複数の基板それぞれの内部を避けて相互に電気的に接続する接続部とを備えたことを特徴とする積層型半導体パッケージ。
【請求項２】
前記複数の半導体素子の少なくとも１つが、電気信号と光信号との少なくとも一方から他方への変換を担う信号変換素子であることを特徴とする請求項１記載の積層型半導体パッケージ。
【請求項３】
前記接続部が、前記複数の基板の相互固定と前記複数の半導体素子の電気的接続とを兼ねているものであることを特徴とする請求項１記載の積層型半導体パッケージ。
【請求項４】
前記接続部が、
前記複数の基板それぞれの、対向し合った複数の面のうちの１つの面に設けられた第１配線部材と、
前記複数の面のうち前記１つの面とは別の面に設けられた第２配線部材と、
前記第１配線部材と前記第２配線部材とで挟まれたはんだ接続部とを備えたものであることを特徴とする請求項１記載の積層型半導体パッケージ。
【請求項５】
前記複数の半導体素子のうちのいずれかが、電気接点を有し、該電気接点を前記基板に向けて前記配線部材に接しているものであることを特徴とする請求項４記載の積層型半導体パッケージ。
【請求項６】
積層型半導体パッケージと、
前記積層型半導体パッケージが実装された本体基板とを備え、
前記積層型半導体パッケージが、
互いに距離を置いた各々が有する表裏面の各一方が、少なくとも一部の領域で対向し合った複数の基板と、
前記複数の基板それぞれの、対向し合った各面に設けられた複数の半導体素子と、
前記複数の半導体素子それぞれを、各半導体素子が設けられている面上で封止した複数の封止部材と、
前記複数の半導体素子を、前記複数の基板それぞれの内部を避けて相互に電気的に接続する接続部とを備えたことを特徴とする光信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型半導体パッケージ、および光信号伝送装置に関する。
【背景技術】
【０００２】
近年、携帯電話機やゲーム機に象徴されるように、電子装置の高機能化および小型化が進んでおり、これに伴い、電子装置には信号伝送の高速化や複雑な処理への対応が求められてきている。例えば、装置を小型化しつつ、数Ｇｂｐｓ〜数十Ｇｂｐｓ程度の信号伝送を行うことが望まれている。ここで、装置の高機能化および小型化を部品の実装面から実現する技術として、あるまとまった機能を実現する複数の半導体チップを積層して半導体パッケージ化したマルチチップモジュールの技術がある。例えば、特許文献１には、２層構造に積層され、はんだボールにより接続された複数の半導体チップと、この半導体チップが搭載された基板とからなるマルチチップモジュールが示されている。
【特許文献１】特開平１１−２８９０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に示されたマルチチップモジュールでは、複数のチップを積層化した状態で半導体パッケージ化するため、半導体チップの設計には積層を前提とした制約が課される。また、積層可能な半導体チップ同士の組合わせ自由度が制限され、汎用性が乏しい。さらに、積層された複数の半導体チップのうちの１つでも不具合が生じると、マルチチップモジュール全体が不良品となるため、製造歩留まりが低い。
【０００４】
一方、複数の半導体パッケージを基板に実装した場合には、一般に、複数の半導体パッケージ間での信号伝送の高速化が課題となる。
【０００５】
図１０は、従来技術の伝送装置の概略構造を示す概略構成図である。
【０００６】
図１０に示す電送装置９００は、基板９１０、およびこの基板９１０に搭載された２個の半導体パッケージ９２０，９３０を有している。一方の半導体パッケージ９２０は、半導体チップ９２１が樹脂で封止されたものであり、他方の半導体パッケージ９３０は、スルーホールが形成された基板９３１上に半導体チップ９３２が載せられ、この半導体チップ９３２が基板９３１上で樹脂によって封止されたものである。これらの半導体パッケージ９２０，９３０は、ともに基板９１０にはんだ接続されているが、半導体パッケージ９３０は、はんだボール９１１，９１２，９１３を用いて基板９１０に接続されている。この電送装置９００では、２つの半導体チップ９３２，９２１間の電気的接続には、はんだボール９１１の他に基板９３１を突き抜けるスルーホールが９３１ａが介在している。この結果、基板９３１の材料やレイアウト設計においてインピーダンス整合が考慮されていても、例えば、数１０Ｇｂｐｓといった高速信号の伝送を行うことが困難となる。
【０００７】
本発明は、上記事情に鑑み、半導体素子の組合わせ自由度を確保しつつ、高速伝送に対応可能な積層型半導体パッケージ、および、この積層型半導体パッケージを備えた光信号伝送装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決する本発明の積層型半導体パッケージは、
互いに距離を置いた各々が有する表裏面の各一方が、少なくとも一部の領域で対向し合った複数の基板と、
上記複数の基板それぞれの、対向し合った各面に設けられた複数の半導体素子と、
上記複数の半導体素子それぞれを、各半導体素子が設けられている面上で封止した複数の封止部材と、
上記複数の半導体素子を、上記複数の基板それぞれの内部を避けて相互に電気的に接続する接続部とを備えたことを特徴とする。
【０００９】
本発明の積層型半導体パッケージでは、例えばスルーホールといった基板の内部を避けて複数の半導体素子が接続されるため、本構成を有していない場合に比較して伝送特性の劣化が抑えられ、伝送信号の高速化が可能となる。しかも、複数の半導体素子それぞれが封止されているため、本構成を有していない場合に比較して組合わせの自由度が高い。
【００１０】
ここで、上記本発明の積層型半導体パッケージにおいて、上記複数の半導体素子の少なくとも１つが、電気信号と光信号との少なくとも一方から他方への変換を担う信号変換素子であることが好ましい。
【００１１】
信号変換素子を備えることで光信号による伝送信号のさらなる高速化が可能となる。
【００１２】
また、上記本発明の積層型半導体パッケージにおいて、上記接続部が、上記複数の基板の相互固定と上記複数の半導体素子の電気的接続とを兼ねているものであることが好ましい。
【００１３】
このような接続部を備えると、基板同士が、電気的接続を兼ねた簡易な構成により強固に固定される。
【００１４】
また、上記本発明の積層型半導体パッケージにおいて、前記接続部が、
前記複数の基板それぞれの、対向し合った複数の面のうちの１つの面に設けられた第１配線部材と、
前記複数の面のうち前記１つの面とは別の面に設けられた第２配線部材と、
前記第１配線部材と前記第２配線部材とで挟まれたはんだ接続部とを備えたものであることが好ましい。
【００１５】
複数の基板がはんだ接続部を介して近距離で接続されるので、信号伝送のさらなる高速化が可能となる。
【００１６】
また、上記本発明の積層型半導体パッケージにおいて、前記複数の半導体素子のうちのいずれかが、電気接点を有し、該電気接点を前記基板に向けて前記配線部材に接しているものであることが好ましい。
【００１７】
半導体素子が電気接点を基板に向けて配線部材に接していることにより、電気的な接続においてボンディングワイヤを用いる必要がないので、信号伝送のさらなる高速化が可能となる。
【００１８】
また、上記課題を解決する本発明の光信号伝送装置は、
積層型半導体パッケージと、
上記積層型半導体パッケージが実装された本体基板とを備え、
上記積層型半導体パッケージが、
互いに距離を置いた各々が有する表裏面の各一方が、少なくとも一部の領域で対向し合った複数の基板と、
上記複数の基板それぞれの、対向し合った各面に設けられた複数の半導体素子と、
上記複数の半導体素子それぞれを、各半導体素子が設けられている面上で封止した複数の封止部材と、
上記複数の半導体素子を、上記複数の基板それぞれの内部を避けて相互に電気的に接続する接続部とを備えたことを特徴とする。
【００１９】
なお、本発明にいう光信号伝送装置については、ここではその基本形態のみを示すのに留めるが、これは単に重複を避けるためであり、本発明にいう光信号伝送装置には、上記の基本形態のみではなく、前述した積層型半導体パッケージの各形態に対応する各種の形態が含まれる。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、半導体素子の組合わせ自由度を確保しつつ、高速伝送に対応可能な積層型半導体パッケージ、および、光信号伝送装置が実現する。
【発明を実施するための最良の形態】
【００２１】
以下図面を参照して本発明の実施の形態を説明する。
【００２２】
図１は、本発明の第１実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【００２３】
図１に示す積層型半導体パッケージ１００は、３個の半導体パッケージ１１０，１２０，１３０、および、これらの半導体パッケージ１１０，１２０，１３０同士を接続するはんだ接続部１４１，１４２，１４３とを備えている。積層型半導体パッケージ１００は、第１の半導体パッケージ１１０の上部に第２の半導体パッケージ１２０と第３の半導体パッケージ１３０が積層された積層型構造を有している。
【００２４】
第１の半導体パッケージ１１０は、基板１１１と、この基板１１１の表裏面の一方である第１面１１１ａ上に設けられた信号処理用ＩＣ１１２と、信号処理用ＩＣ１１２をこの信号処理用ＩＣ１１２が設けられている第１面１１１ａ上で封止した樹脂からなる封止部材１１３とを備えている。配線パターン１１６は、第１の半導体パッケージ１１０が、光信号伝送装置の本体基板に接続される際の接続端子として機能するものであり、第１の半導体パッケージ１１０の底面となる第２面１１１ｂに配置された配線パターン１１６上には、本体基板へのはんだ接続に使用されるはんだボール１４５が接着されている。基板１１１の内部には、基板１１１内部を貫通して、各層間の配線パターン１１４，１１５，１１６を電気的に接続するスルーホール１１７が設けられている。第１面１１１ａ上に設けられた信号処理用ＩＣ１１２は、配線パターン１１４ａ，１１４ｂに、ボンディングワイヤ１１８ａ，１１８ｂを介して電気的に接続されている。信号処理用ＩＣ１１２は、外部から受信した通信用の信号に応じて信号変調等を行い、第３の半導体パッケージ１３０に備えられている光電変換素子を駆動する機能を有している。
【００２５】
第２の半導体パッケージ１２０は、基板１２１と、この基板１２１の表裏面の一方である第１面１２１ａ上に設けられた信号処理用ＩＣ１２２と、信号処理用ＩＣ１２２を第１面１２１ａ上で封止した封止部材１２３とを備えている。第１の半導体パッケージ１１０の基板１１１と第２の半導体パッケージ１２０の基板１２１とは、はんだ接続部１４１，１４２によって固定されている。これらの基板１１１，１２１は互いに距離を置いて配置されており、第２の半導体パッケージ１２０の基板１２１の第１面１２１ａが、第１の半導体パッケージ１１０の基板１１１の表裏面の一方である第１面１１１ａの一部の領域で対向し合って配置されている。第２の半導体パッケージ１２０の基板１２１の第１面１２１ａ上には、配線パターン１２４ａ，１２４ｂが設けられている。信号処理用ＩＣ１２２は、配線パターン１２４ａ，１２４ｂに、ボンディングワイヤ１２８ａ，１２８ｂを介して電気的に接続されている。信号処理用ＩＣ１２２は、積層型半導体パッケージ１００が搭載される装置の他のＩＣやセンサ等から信号を受信し、受信した信号に応じた通信用信号を生成し信号処理用ＩＣ１１２に供給する機能を有している。
【００２６】
第３の半導体パッケージ１３０は、基板１３１と、この基板１３１の表裏面の一方である第１面１３１ａ上に設けられた光電変換素子１３２と、光電変換素子１３２を第１面１３１ａ上で封止した封止部材１３３とを備えている。第１の半導体パッケージ１１０の基板１１１と第３の半導体パッケージ１３０の基板１３１とは、はんだ接続部１４３によって固定されている。第１の半導体パッケージ１１０の基板１１１と第３の半導体パッケージ１３０の基板１３１とは、互いに距離を置いて配置されており、第３の半導体パッケージ１３０の基板１３１の第１面１３１ａと第１の半導体パッケージ１１０の基板１１１の表裏面の一方である第１面１１１ａとが一部の領域で対向し合って配置されている。第３の半導体パッケージ１３０の基板１３１の第１面１３１ａ上には、配線パターン１３４が設けられている。光電変換素子１３２には光を導く導波路１３９の一端が取り付けられている。光電変換素子１３２は、光信号を電気信号に変換する素子であり、光を導く導波路１３９を導かれてきた光信号に応じた電気信号を出力する素子である。光電変換素子１３２は、配線パターン１３４に、ボンディングワイヤ１３８を介して電気的に接続されている。光電変換素子１３２は、第１の半導体パッケージ１１０の信号処理用ＩＣ１１２から供給された電気信号を光信号に変換して導波路１３９に出力する機能を有している。
【００２７】
ここで、光電変換素子１３２が、本発明にいう信号変換素子の一例に相当し、また、信号処理用ＩＣ１１２，１２２、および光電変換素子１３２のそれぞれが本発明にいう半導体素子の一例に相当する。
【００２８】
図１に示す積層型半導体パッケージ１００では、２つの信号処理用ＩＣ１１２，１２２とが、ボンディングワイヤ１１８ｂ、配線パターン１１４ｂ、はんだ接続部１４２、配線パターン１２４ａ、および、ボンディングワイヤ１２８ａを介して相互に電気的に接続されている。したがって、第１の半導体パッケージ１１０の信号処理用ＩＣ１１２と第２の半導体パッケージ１２０の信号処理用ＩＣ１２２は、第２の半導体パッケージ１２０の基板１２１、または第１の半導体パッケージ１１０の基板１１１の内部を避けて電気的に接続されており、矢印で示す電気信号がスルーホールを通過しない。また、積層された第１の半導体パッケージ１１０と第２の半導体パッケージ１２０との間は、はんだ接続部１４２を介して直接に接続されているため、スルーホールを介して接続される場合に比較して短い距離で電気的に接続される。このように、第１の半導体パッケージ１１０の信号処理用ＩＣ１１２と第２の半導体パッケージ１２０の信号処理用ＩＣ１２２とは、スルーホールを経由する接続経路に比較して、高速信号伝送に対応する、インピーダンス特性が良好な経路で接続されている。
【００２９】
また、この積層型半導体パッケージ１００では、信号処理用ＩＣ１１２と光電変換素子１３２も、ボンディングワイヤ１１８ａ、配線パターン１１４ａ、はんだ接続部１４３、配線パターン１３４、および、ボンディングワイヤ１３８を介して相互に電気的に接続されている。したがって、第１の半導体パッケージ１１０の信号処理用ＩＣ１１２と第３の半導体パッケージ１３０の光電変換素子１３２についても、第３の半導体パッケージ１３０の基板１３１、または第１の半導体パッケージ１１０の基板１１１の内部を避けて電気的に接続されており、矢印で示す電気信号がスルーホールを通過しない。また、積層された第１の半導体パッケージ１１０と第３の半導体パッケージ１３０との間が、はんだ接続部１４３を介して直接に接続されているため、スルーホールを介して接続される場合に比較して短い距離で電気的に接続される。このように、第１の半導体パッケージ１１０の信号処理用ＩＣ１１２と第３の半導体パッケージ１３０の光電変換素子１３２とは、スルーホールを経由する接続経路に比較してインピーダンス特性が良好な経路で接続されている。
【００３０】
ここで、第１の半導体パッケージ１１０の２つの配線パターン１１４ａ，１１４ｂが、それぞれ本発明にいう第１配線部材の一例に相当し、第２の半導体パッケージ１２０の配線パターン１２４ａ、および第３の半導体パッケージ１３０の配線パターン１３４のそれぞれが本発明にいう第２配線部材の一例に相当する。また、ボンディングワイヤ１１８ｂ、配線パターン１１４ｂ、はんだ接続部１４２、配線パターン１２４ａおよび、ボンディングワイヤ１２８ａの組合わせが本発明にいう接続部の一例に相当し、ボンディングワイヤ１１８ａ、配線パターン１１４ａ、はんだ接続部１４３、配線パターン１３４および、ボンディングワイヤ１３８の組合わせもまた、本発明にいう接続部の一例に相当する。
【００３１】
続いて、図１に示す積層型半導体パッケージ１００の製造方法を説明する。
【００３２】
図２は、図１に示す積層型半導体パッケージの製造方法を説明する図である。
【００３３】
積層型半導体パッケージ１００を製造するためには、まず、３つの半導体パッケージ１１０，１２０，１３０のそれぞれを別個に製造する。次に、第２の半導体パッケージ１２０と第３の半導体パッケージ１３０とのそれぞれに、はんだ接続部１４１，１４２，１４３となるはんだボール１６１，１６２，１６３を接着する。次に、第２の半導体パッケージ１２０と第３の半導体パッケージ１３０とを、第１の半導体パッケージ１１０の上に載せる。このとき、はんだボール１６１は配線パターン１１４ｃに接触し、はんだボール１６２は配線パターン１１４ｂに接触し、はんだボール１６３は配線パターン１１４ａに接触する。次に、加熱を行うと、はんだボール１６１，１６２，１６３が溶融し、配線パターン１１４ａ，１１４ｂ，１１４ｃに溶着する。最後に、第１の半導体パッケージ１１０の底部にはんだボール１４５を接着することで、積層型半導体パッケージ１００を得る。
【００３４】
また、パッケージ内に複数の半導体チップがあるチップ積層型の半導体パッケージにおいてはたとえば実装上の問題などでチップが電気不良となってしまった場合には最終製品での問題を回避することができないが、このようにして製造された積層型半導体パッケージ１００はそれぞれの半導体パッケージごとにチップ実装後の検査を行うことができ、パッケージ状態での検査良品を組み合わすことが可能である。
【００３５】
次に、本発明の第２実施形態について説明する。以下の第２実施形態の説明にあたっては、これまで説明してきた実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について説明する。
【００３６】
図３は、本発明の第２実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【００３７】
図３に示す積層型半導体パッケージ２００は、２個の半導体パッケージ２１０，２２０、および、これらの半導体パッケージ２１０，２２０同士を接続するはんだ接続部２４１，２４２とを備えている。積層型半導体パッケージ２００は、第１の半導体パッケージ２１０の上部に第２の半導体パッケージ２２０が積層された積層型構造を有している。
【００３８】
第１の半導体パッケージ２１０は、基板２１１と、この基板２１１の表裏面の一方である第１面２１１ａ上に設けられた光電変換素子２１２ａおよび信号処理用ＩＣ２１２ｂと、これらの光電変換素子２１２ａおよび信号処理用ＩＣ２１２ｂのそれぞれを、これらの素子が設けられている第１面２１１ａ上で封止した樹脂からなる封止部材２１３ａ，２１３ｂとを備えている。第１の半導体パッケージ２１０の基板２１１の第１面２１１ａ上には、配線パターン２１４ａ，２１４ｂ，２１４ｃが設けられている。
【００３９】
第２の半導体パッケージ２２０は、基板２２１と、この基板２２１の表裏面の一方である第１面２２１ａ上に設けられた信号増幅用ＩＣ２２２と、この信号増幅用ＩＣ２２２を第１面２２１ａ上で封止した封止部材２２３とを備えている。第２の半導体パッケージ２２０の基板２２１と第１の半導体パッケージ２１０の基板２１１とは、互いに距離を置いて配置されており、第２の半導体パッケージ２２０の基板２２１の第１面２２１ａが、第１の半導体パッケージ２１０の基板２１１の表裏面の第１面２１１ａの一部の領域と対向し合って配置されている。
【００４０】
図３に示す積層型半導体パッケージ２００では、第１の半導体パッケージ２１０の光電変換素子２１２ａと信号増幅用ＩＣ２２２とは、第２の半導体パッケージ２２０の基板２２１または第１の半導体パッケージ２１０の基板２１１の内部を避けて電気的に接続されており、矢印で示す電気信号がスルーホールを通過しない。また、第１の半導体パッケージ２１０の信号処理用ＩＣ２１２ｂと第２の半導体パッケージ２２０の信号増幅用ＩＣ２２２についても、第２の半導体パッケージ２２０の基板２２１または第１の半導体パッケージ２１０の基板２１１の内部を避けて電気的に接続されており、矢印で示す電気信号がスルーホールを通過しない。
【００４１】
次に、本発明の第３実施形態について説明する。以下の第３実施形態の説明にあたっては、第１実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について説明する。
【００４２】
図４は、本発明の第３実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【００４３】
図４に示す積層型半導体パッケージ３００は、３個の半導体パッケージ３１０，３２０，３３０、および、これらの半導体パッケージ３１０，３２０，３３０同士を接続するはんだ接続部１４１，１４２，１４３とを備えている。
【００４４】
図４に示す積層型半導体パッケージ３００の、半導体パッケージ３１０，３２０，３３０のそれぞれは、フリップチップにより構成されている。つまり、第１の半導体パッケージ３１０において、信号増幅用ＩＣ３１２は、電気接点としてのパッド３１２ｓ，３１２ｔを基板１１１に向けて、２つの配線パターン３１４ａ，３１４ｂに接しており、ボンディングワイヤは用いられていない。また、第２の半導体パッケージ３２０においても、信号処理用ＩＣ３２２は、電気接点３２２ｔ，３２２ｓを基板１２１に向けて、２つの配線パターン３２４ａ，３２４ｂに接しており、第３の半導体パッケージ３３０においても、光電変換素子３３２は、電気接点３３２ｓを基板１３１に向けて、配線パターン３３４に接している。したがって、ボンディングワイヤは用いられていない。図４に示す積層型半導体パッケージ３００では、例えば、第１の半導体パッケージ３１０の信号増幅用ＩＣ３１２と第３の半導体パッケージ３３０の光電変換素子３３２とは、配線パターン３１４ａ、はんだ接続部１４３、および配線パターン３３４のみを介して相互に電気的に接続されており、矢印で示す電気信号がスルーホールを通過しない。また、電気信号がボンディングワイヤを通過することもない。このように、第１の半導体パッケージ３１０の信号増幅用ＩＣ３１２と第３の半導体パッケージ３３０の光電変換素子３３２とは、スルーホールまたはボンディングワイヤを経由する接続経路に比較してインピーダンス特性が良好な経路で接続されている。このことは、第１の半導体パッケージ３１０の信号増幅用ＩＣ３１２と第２の半導体パッケージ３２０の信号処理用ＩＣ３２２とについても同様である。
【００４５】
図５は、図４に示す積層型半導体パッケージの製造方法を説明する図である。
【００４６】
図４に示す積層型半導体パッケージ３００もまた、第１実施形態の積層型半導体パッケージ１００と同様にして製造することができる。つまり、まず、３つの半導体パッケージ３１０，３２０，３３０のそれぞれをフリップチップの手法を用いて別個に製造し、次に、第２の半導体パッケージ３２０と第３の半導体パッケージ３３０とに、はんだボール３６１，３６２，３６３を接着し、第１の半導体パッケージ１１０の上に載せ、この後、加熱を行うことで、積層型半導体パッケージ３００が得られる。
【００４７】
次に、本発明の第４実施形態について説明する。以下の第４実施形態の説明にあたっては、第４実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について説明する。
【００４８】
図６は、本発明の第４実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【００４９】
図６に示す積層型半導体パッケージ４００は、２個の半導体パッケージ４１０，４２０，および、これらの半導体パッケージ４１０，４２０同士を接続するはんだ接続部２４１，２４２とを備えている。
【００５０】
図６に示す積層型半導体パッケージ４００の、半導体パッケージ４１０，４２０のそれぞれは、第３実施形態の積層型半導体パッケージ３００と同様のフリップチップにより構成されている。つまり、第１の半導体パッケージ４１０において、光電変換素子４１２ａは、電気接点としてのパッドを基板２１１に向けて、１つの配線パターン４１４ａに接し、また、信号処理用ＩＣ４１２ｂも、パッドを基板２１１に向けて、他の配線パターン４１４ｂ，４１４ｃに接しており、ボンディングワイヤは用いられていない。また、第２の半導体パッケージ４２０においても、信号増幅用ＩＣ４２２は、電気接点を基板２２１に向けて２つの配線パターン４２４ａ，４２４ｂに接しており、ボンディングワイヤは用いられていない。図６に示す積層型半導体パッケージ４００では、例えば、第１の半導体パッケージ４１０の光電変換素子４１２ａと第２の半導体パッケージ４２０の信号処理用ＩＣ４２２とは、第１の半導体パッケージ４１０の配線パターン４１４ａ、はんだ接続部２４２、および第２の半導体パッケージ４２０の配線パターン４２４ａのみを介して相互に電気的に接続されており、矢印で示す電気信号がスルーホールを通過しない。また、電気信号がボンディングワイヤを通過することもない。このように、第１の半導体パッケージ４１０の光電変換素子４１２ａと第２の半導体パッケージ４２０の信号処理用ＩＣ４２２とは、スルーホールまたはボンディングワイヤを経由する接続経路に比較してインピーダンスコントロールがしやすい経路で接続されている。
【００５１】
次に、本発明の第５実施形態について説明する。以下の第５実施形態の説明にあたっては、第１実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について説明する。
【００５２】
図７は、本発明の第５実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【００５３】
図７に示す積層型半導体パッケージ５００は、第１実施形態の積層型半導体パッケージ１００に対し、３つの半導体パッケージ１１０，１２０，１３０同士が、はんだ接続部に代えて、金属バンプ５４１，５４２，５４３を用いて電気的に接続されている点が異なる。また、第２の半導体パッケージ１２０および第３の半導体パッケージ１３０は、接着剤からなる接着部５７１，５７２によって、第１の半導体パッケージ１１０に固定されている。
【００５４】
図８は、図７に示す積層型半導体パッケージの製造方法を説明する図である。
【００５５】
図７に示す積層型半導体パッケージ５００を製造するには、まず、３個の半導体パッケージ１１０，１２０，１３０のそれぞれを別個に製造し、次に、第２の半導体パッケージ１２０と第３の半導体パッケージ１３０に、例えば金からなる金属バンプ５４１，５４２，５４３を溶着する。一方、第１の半導体パッケージ１１０には、接着剤５７１，５７２を塗布する。この後、第１の半導体パッケージ１２０と第１の半導体パッケージ１３０とを第１の半導体パッケージ１１０に押し付ける。接着剤５７１，５７２が固化すると積層型半導体パッケージ３００が得られる。
【００５６】
次に、本発明の第６実施形態である光信号伝送装置について説明する。
【００５７】
図９は、本発明の第６実施形態である光信号伝送装置の外観を示す斜視図である。
【００５８】
図９に示す光信号伝送装置６００は、図示しない電気配線パターンが設けられた本体基板６１０上に、２つの積層型半導体パッケージ１００Ａ，１００Ｂが搭載された構成となっている。一方の積層型半導体パッケージ１００Ａは、図１に示す積層型半導体パッケージ１００に対し、光電変換素子１３２に代えて発光素子が設けられた点を除いて同一構成であり、他方の積層型半導体パッケージ１００は、図１に示す積層型半導体パッケージ１００と同一構成である。これらの積層型半導体パッケージ１００Ａ，１００Ｂは、はんだボール１４５（図１参照）が本体基板６１０上の電気配線パターンに載せられ、加熱によって溶融することで配線パターンに電気的に接続され、また固定されている。
【００５９】
光信号伝送装置６００では、２つの積層型半導体パッケージ１００Ａ，１００Ｂが導波路１３９で接続されており、本体基板６１０を介した電気信号による信号だけでなく、一方の積層型半導体パッケージ１００Ａから、他方の積層型半導体パッケージ１００Ｂに、導波路１３９を介して光信号が伝送される。
【００６０】
なお、上述した実施形態の積層型半導体パッケージは、半導体パッケージが２段に積層された例で説明したが、本発明の積層型半導体パッケージはこれに限られず、半導体パッケージが３段以上積層されたものであってもよい。
【００６１】
また、実施形態では、信号変換素子として光電変換素子の例で説明したが、本発明の信号変換素子はこれに限られず、例えば、発光素子であってもよく、また、光電変換素子と発光素子が混在したものであってもよい。
【００６２】
また、半導体素子として、特定の信号処理機能を有した信号処理用ＩＣの例で説明したが、本発明の半導体素子は、実施形態で説明した機能ものに限られず、他の信号処理機能を有するものであってもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【図２】図１に示す積層型半導体パッケージの製造方法を説明する図である。
【図３】本発明の第２実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【図４】本発明の第３実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【図５】図４に示す積層型半導体パッケージの製造方法を説明する図である。
【図６】本発明の第４実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【図７】本発明の第５実施形態の積層型半導体パッケージ構造を示す概略構成図である。
【図８】図７に示す積層型半導体パッケージの製造方法を説明する図である。
【図９】本発明の第６実施形態である光信号伝送装置の外観を示す斜視図である。
【図１０】従来技術の伝送装置の概略構造を示す概略構成図である。
【符号の説明】
【００６４】
１００，２００，３００，４００，５００    積層型半導体パッケージ
１１０，１２０，１３０，２１０，２２０，３１０，３２０，３３０，４１０，４２０    半導体パッケージ
１１１，１２１，１３１，２１１，２２１    基板
１１３，１２３，１３３，２１３，２２３    封止部材
１１４ａ，１１４ｂ，１１４ｃ，２１４ａ，２１４ｂ，２１４ｃ，３１４ａ，３１４ｂ，４１４ａ，４１４ｂ，４１４ｃ    配線パターン（第１配線部材）
１２４ａ，１２４ｂ，１３４，２２４ａ，２２４ｂ，３２４，３３４，４２４ａ，４２４ｂ    配線パターン（第２配線部材）
１４１，１４２，１４３，２４１，２４２    はんだ接続部
１１２，１２１，２２２，２１２ｂ，３１２，３２２，４２２，４１２ｂ    信号処理用ＩＣ（半導体素子）
１３２，２１２ａ，３３２，４１２ａ    光電変換素子（信号変換素子、半導体素子）
【図１】
2008021777.tif 000003
【図２】
2008021777.tif 000004
【図３】
2008021777.tif 000005
【図４】
2008021777.tif 000006
【図５】
2008021777.tif 000007
【図６】
2008021777.tif 000008
【図７】
2008021777.tif 000009
【図８】
2008021777.tif 000010
【図９】
2008021777.tif 000011
【図１０】
2008021777.tif 000012