(57)【要約】【課題】ＭＯＳＦＥＴのゲート絶縁膜の高誘電率化を図ると共に、シリコン基板との界面の平坦性を向上させる。【解決手段】シリコン基板表面にシリコン窒化層を形成した後（ステップＳ１）、まず酸化反応速度が小さい条件で第１の酸化を行ってシリコン窒化層／シリコン基板界面にシリコン酸化窒化層を形成し（ステップＳ２）、次に酸化反応速度が大きい条件で第２の酸化を行って厚膜化したシリコン酸化窒化層を形成する（ステップＳ３）。これにより、シリコン基板との界面の凹凸が小さく、所定の膜厚を有する、高誘電率のゲート絶縁膜が形成され、キャリア移動度の低下やゲートリーク電流が抑えられた、高性能のＭＯＳＦＥＴが形成される。【選択図】図１
2008235406.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介してゲート電極を設けたＭＯＳ型電界効果トランジスタを有する半導体装置の製造方法において、
前記半導体基板表面に窒化層を形成する工程と、
第１の酸化を行って前記窒化層と前記半導体基板との間に酸化層を形成する工程と、
第２の酸化を行って前記酸化層を厚膜化する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の酸化は、前記第２の酸化よりも酸化反応速度が小さい条件で行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の酸化は、温度５００℃〜７００℃の条件で行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２の酸化は、温度９００℃〜１１００℃の条件で行うことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２の酸化を行って前記酸化層を厚膜化する工程後に、
前記酸化層を厚膜化する際に前記窒化層表面に同時に形成される他の酸化層を窒化する工程を有することを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
半導体基板上にゲート絶縁膜を介してゲート電極を設けたＭＯＳ型電界効果トランジスタを有する半導体装置において、
前記ゲート絶縁膜は、前記半導体基板の構成元素、酸素および窒素を含有し、窒素濃度が２０原子％以上であり、かつ、前記半導体基板との界面の凹凸が０．２ｎｍ未満であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、窒素を含有するゲート絶縁膜を用いたＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を備える半導体装置の製造方法、およびそのようなＭＯＳＦＥＴを備える半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴのゲート絶縁膜には、所定の容量を確保することができ、かつ、ゲートリーク電流を抑制することができる物理膜厚を有していることが求められる。そのため、ゲート絶縁膜を新たに酸化ハフニウム等の高誘電率材料を用いて形成する方法や、これまで一般的に用いられてきたゲート絶縁膜中にさらに窒素を含有させることによってその誘電率を増加させる方法等が用いられてきている。
【０００３】
ゲート絶縁膜中に窒素を含有させる方法としては、例えば、まずシリコン基板表面を酸化してシリコン酸化層を形成しておき、その後、そのシリコン酸化層を窒化する方法が提案されている。また、ゲート絶縁膜／シリコン基板界面近傍に存在する窒素がＭＯＳＦＥＴの性能に及ぼす影響を考慮し、シリコン基板表面に形成したシリコン酸化層の表面領域を窒化し、ゲート絶縁膜中に全体として一定量の窒素を含有させつつ、ゲート絶縁膜／シリコン基板界面の窒素濃度を低く抑える方法も提案されている。このほか、同じような観点から、シリコン基板表面を窒化してシリコン窒化層を形成しておき、その後、酸化雰囲気で熱処理を行い、そのシリコン窒化層を透過する酸素によってシリコン窒化層／シリコン基板界面に酸化層を形成する方法も提案されている（例えば、特許文献１および非特許文献１，２参照。）。
【特許文献１】特開２００５−９３８６５号公報
【非特許文献１】「２００２・シンポジウム・オン・ＶＬＳＩ・テクノロジー・ダイジェスト・オブ・テクニカル・ペーパーズ（2002 Symposium on VLSI Technology Digest of Technical Papers）」，ｐ．２０２
【非特許文献２】「２００４・シンポジウム・オン・ＶＬＳＩ・テクノロジー・ダイジェスト・オブ・テクニカル・ペーパーズ（2004 Symposium on VLSI Technology Digest of Technical Papers）」，ｐ．１７２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来のゲート絶縁膜の形成方法には、次のような問題点があった。
まず、シリコン基板表面の酸化後にしてシリコン酸化層を形成した後に窒化する方法の場合、高誘電率化のためにゲート絶縁膜の窒素濃度を増加させようとすれば、窒素がシリコン酸化層／シリコン基板界面にまで拡散し、ＭＯＳＦＥＴの性能劣化を引き起こしてしまう。そのため、ゲート絶縁膜の窒素濃度は、ＭＯＳＦＥＴの性能を劣化させないレベルまでに制限しなければならず、この方法ではゲート絶縁膜の高誘電率化を充分に図ることが難しい。
【０００５】
また、シリコン基板表面を窒化してシリコン窒化層を形成した後に酸化する方法の場合、前述のようにゲート絶縁膜／シリコン基板界面の窒素濃度を低く抑えることが可能になる。しかしながら、この方法の場合、上記のシリコン基板表面を酸化してから窒化する方法に比べ、ゲート絶縁膜／シリコン基板界面が凹凸になる傾向がある。なお、凹凸は、Ｘ線ＣＴＲ散乱分析により求められる。
【０００６】
一般に、シリコン基板表面を酸化した場合には、シリコン酸化層／シリコン基板界面が比較的平坦（凹凸の大きさ０．１ｎｍ〜０．１５ｎｍ程度）で、そのシリコン酸化層を窒化しても、その界面の平坦性は、比較的維持される。一方、シリコン基板表面を窒化した場合には、その窒化によってシリコン窒化層を形成した時点で、シリコン窒化層／シリコン基板界面に凹凸ができ（凹凸の大きさ０．２ｎｍ〜０．３ｎｍ）、さらに、その後、その界面がシリコン窒化層を透過する酸素で酸化される場合にも、その凹凸をそのまま維持してしまう。シリコン窒化層を透過させてシリコン窒化層／シリコン基板界面に充分な酸素を供給し、また、ＭＯＳＦＥＴの所定の性能が得られるような充分な物理膜厚のゲート絶縁膜を形成するために、シリコン窒化層の形成後、高温で酸化する等の強い酸化条件を用いれば、そのような凹凸を小さく抑えることはいっそう難しくなる。
【０００７】
ゲート絶縁膜／シリコン基板界面にそのような比較的大きな凹凸が存在すると、ＭＯＳＦＥＴのチャネルを流れるキャリア（電子または正孔）の移動度が低下し、その動作電流が減少してしまうようになる。
【０００８】
本発明は、このような点に鑑みてなされたものであり、高誘電率のゲート絶縁膜を備えた高性能の半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、上記課題を解決するために、半導体基板上にゲート絶縁膜を介してゲート電極を設けたＭＯＳＦＥＴを有する半導体装置の製造方法において、前記半導体基板表面に窒化層を形成する工程と、第１の酸化を行って前記窒化層と前記半導体基板との間に酸化層を形成する工程と、第２の酸化を行って前記酸化層を厚膜化する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１０】
このような半導体装置の製造方法によれば、半導体基板表面に窒化層を形成した後、まず第１の酸化を行って窒化層と半導体基板との間に酸化層を形成し、次に第２の酸化を行ってその酸化層を厚膜化する。第２の酸化によって所定膜厚の酸化層を得る前に、第１の酸化を行うことにより、最終的に得られる酸化層と半導体基板との界面の平坦性が改善される。
【００１１】
また、本発明では、半導体基板上にゲート絶縁膜を介してゲート電極を設けたＭＯＳＦＥＴを有する半導体装置において、前記ゲート絶縁膜は、前記半導体基板の構成元素、酸素および窒素を含有し、窒素濃度が２０原子％以上であり、かつ、前記半導体基板との界面の凹凸が０．２ｎｍ未満であることを特徴とする半導体装置が提供される。
【００１２】
このような半導体装置によれば、ゲート絶縁膜の高誘電率化が図られ、さらに、半導体基板との界面の平坦性が良好でキャリア移動度の低下といったＭＯＳＦＥＴの性能劣化が抑えられる。
【発明の効果】
【００１３】
本発明では、半導体基板上にゲート絶縁膜を形成する際、半導体基板表面に窒化層を形成した後、その窒化層／シリコン基板界面に、第１，第２の酸化によって半導体基板との界面の平坦性が良好な所定膜厚の酸化層を形成するようにした。これにより、キャリア移動度の低下やゲートリーク電流が抑えられた、高性能のＭＯＳＦＥＴを備える半導体装置が実現可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１はゲート絶縁膜の形成フローを示す図である。また、図２から図４は各形成工程の説明図であって、図２はシリコン窒化層形成工程の説明図、図３は第１の酸化工程の説明図、図４は第２の酸化工程の説明図である。
【００１５】
まず、図１および図２に示すように、シリコン基板１表面にシリコン窒化層２を形成する（ステップＳ１）。シリコン窒化層２は、例えば、シリコン基板１を窒化性ガス雰囲気で熱処理したり、シリコン基板１に窒素を含むプラズマを照射したりすることによって形成することができる。このとき、シリコン窒化層２の形成メカニズム上、シリコン窒化層２／シリコン基板１界面には、ある程度の大きさの凹凸、例えば、Ｘ線ＣＴＲ散乱分析により求められる高低差が０．２ｎｍ〜０．３ｎｍ程度の凹凸が形成される。
【００１６】
シリコン窒化層２の形成後は、図１に示したように、酸化性ガス雰囲気での熱処理（第１の酸化）を行い（ステップＳ２）、シリコン窒化層２を透過する酸素によってシリコン窒化層２／シリコン基板１界面を酸化する。それにより、図３に示すように、シリコン窒化層２／シリコン基板１界面に高酸素濃度の酸化層（シリコン酸化窒化層）３を形成する。なお、「酸化層」には、シリコン酸化窒化層のように、その層内にシリコンおよび酸素のほか窒素が含有される場合が含まれるものとする。
【００１７】
この第１の酸化は、酸化反応速度が小さい、弱い酸化条件で行う。これは、次のような理由による。
すなわち、この段階でシリコン窒化層２／シリコン基板１界面に所定の厚さでかつ酸素濃度の大きな酸化層を形成することができるような、酸化反応速度が大きい、強い酸化条件を用いると、シリコン基板１に到達した酸素の拡散に対して、シリコン基板１と酸素との反応速度が大きくなる。換言すれば、シリコン基板１に到達した酸素がその場のシリコン原子と即座に反応してしまう確率が高い。その結果、その酸化後に得られる酸化層／シリコン基板１界面の形状は、酸化前のシリコン窒化層２／シリコン基板１界面の形状に強く依存するようになる。つまり、酸化前のシリコン窒化層２／シリコン基板１界面の凹凸が大きければ、酸化後の酸化層／シリコン基板１界面の凹凸も大きくなる。
【００１８】
一方、この段階で、上記のように酸化反応速度が小さい酸化条件を用いると、シリコン基板１に到達した酸素とシリコン基板１との反応速度に対して、酸素の拡散が相対的に優勢になってくる。したがって、シリコン基板１に到達した酸素は、その場のシリコン原子と反応せずに到達した場所とは異なる場所のシリコン原子と反応する確率が高くなる。このような酸化反応が起こると、酸化前のシリコン窒化層２／シリコン基板１界面の凹凸が大きくても、酸化後に得られるシリコン酸化窒化層３／シリコン基板１界面の凹凸は、それよりも小さくなる。このように、第１の酸化では酸化反応速度が小さい酸化条件を用いることにより、その酸化前の界面の凹凸を小さくすることが可能になる。
【００１９】
ただし、このような酸化反応速度が小さい条件の第１の酸化のみでは、ＭＯＳＦＥＴの特性上必要な膜厚のゲート絶縁膜が得られない。そこで、第１の酸化後、第１の酸化よりも酸化反応速度が大きい条件で再酸化（第２の酸化）を行う（ステップＳ３）。
【００２０】
この第２の酸化では、酸化性ガス雰囲気での熱処理により、図４に示したように、シリコン窒化層２を透過する酸素によって厚膜化された高酸素濃度のシリコン酸化窒化層３ａが形成される。また同時に、この第２の酸化では、シリコン窒化層２表面に酸化層３ｂが形成される。この第２の酸化を行う段階では、すでに凹凸の小さなシリコン酸化窒化層３／シリコン基板１界面が形成されているため、そのような酸化反応速度が大きい条件で再酸化を行ったとしても、凹凸の小さなシリコン酸化窒化層３ａ／シリコン基板１界面が得られる。
【００２１】
このように、このゲート絶縁膜の形成方法では、シリコン基板１表面にシリコン窒化層２を形成した後、まず酸化反応速度が小さい条件で第１の酸化を行ってそのシリコン窒化層２／シリコン基板１界面にシリコン酸化窒化層３を形成し、次に酸化反応速度が大きい条件で第２の酸化を行って厚膜化したシリコン酸化窒化層３ａを形成する。これにより、シリコン基板１との界面における凹凸が小さく、その界面近傍の窒素濃度を低く抑えつつ全体としては高窒素濃度であり、かつ、ＭＯＳＦＥＴ特性上必要な所定の膜厚を有する、高誘電率のゲート絶縁膜を形成することができる。したがって、チャネルを流れるキャリアの移動度低下による動作電流の減少が抑えられ、さらに、ゲートリーク電流が抑えられた、高性能のＭＯＳＦＥＴが実現可能になる。
【００２２】
ここで、上記のゲート絶縁膜形成方法を用いた場合の界面の平坦性について調べた結果を説明する。
図５は第１の酸化工程の酸化温度と第２の酸化後のシリコン酸化窒化層／シリコン基板界面の凹凸との関係を示す図である。
【００２３】
図５には、第１の酸化を、所定圧力の酸化性ガス雰囲気中、５００℃〜７００℃で行い、第２の酸化を行った後のシリコン酸化窒化層３ａ／シリコン基板１界面の凹凸を、Ｘ線ＣＴＲ散乱分析により測定した結果を示している。また、この図５には、比較のため、第１の酸化を行わずに第２の酸化を行った場合のシリコン酸化窒化層３ａ／シリコン基板１界面の凹凸の測定結果も合わせて示している（便宜上、図５には、第１の酸化を行わなかった場合の界面凹凸を、酸化温度が室温であるとしてプロットしている。）。
【００２４】
図５より、第２の酸化後のシリコン酸化窒化層３ａ／シリコン基板１界面の凹凸は、第１の酸化の酸化温度５００℃〜７００℃の範囲では、その温度の増加に伴い、一旦減少した後、再び増加するように変化する。第１の酸化を大体５５０℃〜７００℃程度の範囲で行えば、第１の酸化によって、第１の酸化を行わずに第２の酸化を行ったシリコン酸化窒化層３ａ／シリコン基板１界面の凹凸を小さくすることができることがわかる。さらに、第２の酸化後のシリコン酸化窒化層３ａ／シリコン基板１界面の凹凸は、ＭＯＳＦＥＴの特性上、０．２ｎｍよりも小さくすることが好ましく、そのようなサイズを満足することができる酸化温度は、図５より、大体５６０℃〜６９０℃程度の範囲であることがわかる。また、この図５の結果より、第１の酸化の酸化温度によっては、第１の酸化を行わない場合よりも凹凸が大きくなってしまう場合もある点に留意する。
【００２５】
なお、この図５の結果は、特定の酸化性ガスを用い特定の圧力の下で第１の酸化を行ったときの結果であり、用いる酸化性ガスや圧力によって酸化温度の最適条件は変化し得る。例えば、第１の酸化時の圧力が大きいときには、界面凹凸を小さくするために、より低い酸化温度が適用可能になり、また、第１の酸化時の圧力が小さいときには、より高い酸化温度が適用可能になる。
【００２６】
以下に、上記のゲート絶縁膜形成方法を用いたＭＯＳＦＥＴの形成フローについて説明する。
図６は素子分離領域およびチャネル不純物拡散領域形成工程の要部断面模式図である。
【００２７】
まず、図６に示すように、シリコン基板１０にＳＴＩ（Shallow Trench Isolation）法等を用いて素子分離領域１１を形成する。次いで、シリコン基板１０に対し、ＭＯＳＦＥＴのチャネル領域となる部分に所定導電型の不純物を、例えばイオン注入後に活性化アニールを行って拡散させ、チャネル不純物拡散領域１２を形成する。
【００２８】
図７はシリコン窒化層形成工程の要部断面模式図である。
チャネル不純物拡散領域１２の形成後は、これに所定の窒化性ガス雰囲気での所定の熱処理を行い、シリコン窒化層１３を形成する。
【００２９】
シリコン窒化層１３は、例えば、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒ（１Ｔｏｒｒ≒１３３Ｐａ）の圧力になるように流量調整された窒素を含む窒化性ガス雰囲気中、５００℃〜１０００℃で、１秒間〜６００秒間の熱処理を行い、チャネル不純物拡散領域１２表面の厚さが０．３ｎｍ〜２ｎｍになるように形成する。窒化性ガスには、アンモニアガス、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒素ガスのほか、そのようなガスを２種以上含んだ混合ガス等、窒素を含むガスを広く利用することができる。
【００３０】
このようにしてシリコン窒化層１３を形成すると、シリコン窒化層１３／シリコン基板１０界面には、高低差０．２ｎｍ〜０．３ｎｍ程度の凹凸が形成されるようになる。
また、このシリコン窒化層１３の形成には、プラズマを用いた窒化を利用することもできる。その場合、プラズマには、窒素プラズマ、アンモニアプラズマ、一酸化窒素プラズマ等、窒素を含むプラズマを広く利用することができる。プラズマの照射条件は、その方式によっても異なるが、例えば、電力については１００Ｗ〜２０００Ｗの範囲から、また、ガス圧力については１ｍＴｏｒｒ〜１Ｔｏｒｒの範囲から、チャネル不純物拡散領域１２表面に厚さ０．３ｎｍ〜２ｎｍのシリコン窒化層１３が形成されるような条件を選択する。
【００３１】
なお、シリコン窒化層１３の形成には、ＣＶＤ法を利用することもできる。その場合、シリコン原料には、シラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、ビスターシャリーブチルアミノシラン等が、また、窒素原料には、アンモニア（あるいはアンモニアプラズマ）等が、用いられる。堆積温度は、原料および所望の堆積速度にもよるが、４５０℃〜６００℃であり、堆積時間は、チャネル不純物拡散領域１２表面に厚さ０．３ｎｍ〜２ｎｍのシリコン窒化層１３が形成されるように選択する。
【００３２】
図８は第１の酸化工程の要部断面模式図である。
シリコン窒化層１３の形成後は、所定の第１の酸化を行い、シリコン窒化層１３を介してシリコン基板１０表面に酸素を供給し、図７に示したシリコン窒化層１３／シリコン基板１０界面に、図８に示すようにシリコン酸化窒化層１４を形成する。
【００３３】
このシリコン酸化窒化層１４は、例えば、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力になるように流量調整された酸素を含む酸化性ガス雰囲気中、５５０℃〜７００℃で、１秒間〜１８００秒間の熱処理を行って形成する。酸化性ガスには、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒素ガス、水蒸気、オゾンガス、水素と酸素の混合ガス、酸素ガスのほか、そのようなガスを２種以上含んだ混合ガス等、酸素を含むガスを広く利用することができる。
【００３４】
この第１の酸化では、酸化反応速度を小さく抑え、シリコン基板１０との界面の平坦性が良好な、酸素濃度の大きなシリコン酸化窒化層１４を形成する。第１の酸化に用いる酸化性ガス、酸化温度、酸化時間は、その酸化後のシリコン酸化窒化層１４／シリコン基板１０界面の凹凸が、その酸化前のシリコン窒化層１３／シリコン基板１０界面の凹凸よりも小さくなるような条件を選択する。
【００３５】
図９は第２の酸化工程の要部断面模式図である。
シリコン酸化窒化層１４の形成後は、所定の第２の酸化を行い、シリコン窒化層１３を介してシリコン基板１０側に酸素を供給し、厚膜化したシリコン酸化窒化層１４ａを形成する。
【００３６】
このシリコン酸化窒化層１４ａは、例えば、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力になるように流量調整された酸素を含む酸化性ガス雰囲気中、９００℃〜１１００℃で、１秒間〜６００秒間の熱処理を行って形成する。酸化性ガスには、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒素ガス、水蒸気、オゾンガス、水素と酸素の混合ガス、酸素ガスのほか、そのようなガスを２種以上含んだ混合ガス等、酸素を含むガスを広く利用することができる。
【００３７】
この第２の酸化では、酸化反応速度が大きくなるようにし、先の第１の酸化により形成したシリコン酸化窒化層１４を厚膜化して、酸素濃度の大きなシリコン酸化窒化層１４ａを形成する。第２の酸化前のシリコン酸化窒化層１４／シリコン基板１０界面の平坦性は、この第２の酸化後にも維持されるようになる。なお、この第２の酸化の際には、酸化反応速度が大きな高温の条件を用いるため、厚膜化されたシリコン酸化窒化層１４ａの形成と同時に、シリコン窒化層１３表面に酸素濃度の大きい酸化層１４ｂも形成される。第２の酸化に用いる酸化性ガス、酸化温度、酸化時間は、最終的に所定の膜厚のゲート絶縁膜が得られるような条件を選択する。
【００３８】
なお、この第２の酸化後、シリコン窒化層１３表面に形成された酸化層１４ｂを窒化するようにしてもよい。窒化は、窒化性ガス雰囲気での熱処理や窒素を含むプラズマの照射によって行うことができる。窒化性ガス雰囲気中での熱処理によって窒化する場合は、０．１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力になるように流量調整された窒素を含む窒化性ガス（アンモニアガス、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒素ガス等）の雰囲気中、５００℃〜１０００℃で、１秒間〜６００秒間の熱処理を行って窒化する。窒素を含むプラズマの照射によって窒化する場合は、窒素プラズマ、アンモニアプラズマ、一酸化窒素プラズマ等、窒素を含むプラズマを用い、例えば、電力１００Ｗ〜２０００Ｗ、ガス圧力１ｍＴｏｒｒ〜１Ｔｏｒｒの範囲内で、酸化層１４ｂを選択的に窒化することができるような条件を選択して窒化する。
【００３９】
以上の工程により、シリコン基板１０上には、界面平坦性の良好なシリコン酸化窒化層１４ａ、シリコン窒化層１３および酸化層１４ｂ（またはそれを窒化した層）で構成されたゲート絶縁膜が形成される。このようにして形成されるゲート絶縁膜の平均窒素濃度は、２０原子％以上、概ね２０原子％〜３５原子％にすることができる。したがって、シリコン基板１０との界面の平坦性が良好で、かつ、シリコン基板１０との界面近傍における窒素濃度は低いが全体としては高濃度の窒素を含有するゲート絶縁膜が形成されるようになる。
【００４０】
図１０は多結晶シリコン堆積工程の要部断面模式図である。
ゲート絶縁膜の形成後は、ゲート電極材料である多結晶シリコン１５を全面に、例えばＣＶＤ法を用いて堆積する。
【００４１】
図１１はゲート加工工程の要部断面模式図である。
多結晶シリコン１５の形成後は、フォトレジスト１６を用いたリソグラフィ技術と化学反応エッチング技術を用い、多結晶シリコン１５を加工し、所定形状のゲート電極１５ａを形成する。
【００４２】
図１２はＭＯＳＦＥＴの要部断面模式図である。
ゲート電極１５ａの形成後は、まず、イオン注入法を用い、ゲート電極１５ａをマスクにして所定導電型の不純物のイオン注入を行い、ソース・ドレイン・エクステンション領域１７を形成する。次いで、ゲート電極１５ａの側壁にサイドウォールスペーサ１８を形成し、ゲート電極１５ａとサイドウォールスペーサ１８をマスクにして所定導電型の不純物のイオン注入を行い、ソース・ドレイン拡散領域１９を形成する。最後に、ゲート電極１５ａ表面およびソース・ドレイン拡散領域１９表面にシリサイド２０、例えばコバルトシリサイドやニッケルシリサイドを形成し、ＭＯＳＦＥＴの基本構造を完成する。以降は常法に従い、層間絶縁膜や配線等の形成を行っていけばよい。
【００４３】
以上説明したように、ここでは窒素を含有するゲート絶縁膜を形成するために、シリコン基板表面にシリコン窒化層を形成した後、まず酸化反応速度が小さい条件で第１の酸化を行い、次に酸化反応速度が大きい条件で第２の酸化を行って、シリコン窒化層／シリコン基板界面に平坦性の良好なシリコン酸化窒化層を形成する。これにより、界面凹凸が小さく、所定の膜厚を有する、高誘電率のゲート絶縁膜を形成することができる。したがって、キャリア移動度の低下やゲートリーク電流が抑えられた、高性能のＭＯＳＦＥＴを備える半導体装置が実現可能になる。
【００４４】
なお、以上の説明では、シリコン基板を例にして述べたが、勿論、ＳＯＩ基板等を用いることも可能である。
（付記１）  半導体基板上にゲート絶縁膜を介してゲート電極を設けたＭＯＳＦＥＴを有する半導体装置の製造方法において、
前記半導体基板表面に窒化層を形成する工程と、
第１の酸化を行って前記窒化層と前記半導体基板との間に酸化層を形成する工程と、
第２の酸化を行って前記酸化層を厚膜化する工程と、
を有することを特徴とする半導体装置の製造方法。
【００４５】
（付記２）  前記第１の酸化は、前記酸化層を形成したときの前記酸化層と前記半導体基板との界面が、前記窒化層を形成したときの前記窒化層と前記半導体基板との界面より平坦になる条件で行うことを特徴とする付記１記載の半導体装置の製造方法。
【００４６】
（付記３）  前記第１の酸化は、前記第２の酸化よりも酸化反応速度が小さい条件で行うことを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４）  前記第１の酸化は、温度５００℃〜７００℃の条件で行うことを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
【００４７】
（付記５）  前記第２の酸化は、温度９００℃〜１１００℃の条件で行うことを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６）  前記第１，第２の酸化は、酸素、一酸化窒素、一酸化二窒素、二酸化窒素、水、オゾン、水素と酸素の混合ガスのうち１種または２種以上を含むガスを用いた酸化性雰囲気中で行うことを特徴とする付記１から５のいずれかに記載の半導体装置の製造方法。
【００４８】
（付記７）  前記第２の酸化を行って前記酸化層を厚膜化する工程後に、
前記酸化層を厚膜化する際に前記窒化層表面に同時に形成される他の酸化層を窒化する工程を有することを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
【００４９】
（付記８）  前記酸化層には、前記半導体基板の構成元素、酸素および窒素が含有されていることを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）  半導体基板上にゲート絶縁膜を介してゲート電極を設けたＭＯＳＦＥＴを有する半導体装置において、
前記ゲート絶縁膜は、前記半導体基板の構成元素、酸素および窒素を含有し、窒素濃度が２０原子％以上であり、かつ、前記半導体基板との界面の凹凸が０．２ｎｍ未満であることを特徴とする半導体装置。
【００５０】
（付記１０）  前記ゲート絶縁膜は、前記半導体基板表面に形成された酸化層と、前記酸化層表面に形成された窒化層との積層構造を有し、前記界面の凹凸は、前記酸化層と前記半導体基板との界面の凹凸であることを特徴とする付記９記載の半導体装置。
【００５１】
（付記１１）  前記酸化層には、前記半導体基板の構成元素、酸素および窒素が含有されていることを特徴とする付記１０記載の半導体装置。
【図面の簡単な説明】
【００５２】
【図１】ゲート絶縁膜の形成フローを示す図である。
【図２】シリコン窒化層形成工程の説明図である。
【図３】第１の酸化工程の説明図である。
【図４】第２の酸化工程の説明図である。
【図５】第１の酸化工程の酸化温度と第２の酸化後のシリコン酸化窒化層／シリコン基板界面の凹凸との関係を示す図である。
【図６】素子分離領域およびチャネル不純物拡散領域形成工程の要部断面模式図である。
【図７】シリコン窒化層形成工程の要部断面模式図である。
【図８】第１の酸化工程の要部断面模式図である。
【図９】第２の酸化工程の要部断面模式図である。
【図１０】多結晶シリコン堆積工程の要部断面模式図である。
【図１１】ゲート加工工程の要部断面模式図である。
【図１２】ＭＯＳＦＥＴの要部断面模式図である。
【符号の説明】
【００５３】
１，１０  シリコン基板
２，１３  シリコン窒化層
３，３ａ，１４，１４ａ  シリコン酸化窒化層
３ｂ，１４ｂ  酸化層
１１  素子分離領域
１２  チャネル不純物拡散領域
１５  多結晶シリコン
１５ａ  ゲート電極
１６  フォトレジスト
１７  ソース・ドレイン・エクステンション領域
１８  サイドウォールスペーサ
１９  ソース・ドレイン拡散領域
２０  シリサイド
【図１】
2008235406.tif 000003
【図２】
2008235406.tif 000004
【図３】
2008235406.tif 000005
【図４】
2008235406.tif 000006
【図５】
2008235406.tif 000007
【図６】
2008235406.tif 000008
【図７】
2008235406.tif 000009
【図８】
2008235406.tif 000010
【図９】
2008235406.tif 000011
【図１０】
2008235406.tif 000012
【図１１】
2008235406.tif 000013
【図１２】
2008235406.tif 000014