(57)【要約】【課題】  ＣＰＵからの書き込み制御信号が表示周期の切り替わり近くで入力されても、表示に関わる設定値の変更を安定して行うことのできる液晶ディスプレイドライバおよびそれを搭載する液晶ディスプレイ装置を提供する。【解決手段】  液晶ディスプレイドライバ１０は、書き込み制御信号／ＷＲにより表示に関わる設定値データＤＢ０〜ＤＢ７をレジスタ１へ書き込み、レーシング監視期間設定部３で設定された期間中に発生するレジスタ１の出力信号のクロック信号ＣＫ１に対するレーシング状態をレーシング検出部５が検出したときは、選択部６で選択したレジスタ１の出力信号を、遅延部７で遅延させた遅延クロック信号ＣＫ３によりレジスタ８へ書き込む。【選択図】  図１
2008026559.tif 000002
【特許請求の範囲】
【請求項１】
表示周期の切り替わりのタイミングで出力されるクロック信号とは非同期の書き込み制御信号により表示に関わる設定値を書き込む第１のレジスタと、
前記第１のレジスタの出力を前記クロック信号により保持する第１のデータ保持手段と、
前記第１のレジスタの出力信号の前記クロック信号に対するレーシングの発生を監視する期間を設定するレーシング監視期間設定手段と、
前記クロック信号を前記レーシング監視期間設定手段により設定された期間分遅延させたクロック信号により前記第１のレジスタの出力を保持する第２のデータ保持手段と、
前記第１のレジスタの出力信号が前記クロック信号に対してレーシング状態であるかどうかを検出するレーシング検出手段と、
前記レーシング検出手段がレーシング状態を検出したときは、前記第１のレジスタの出力信号を出力し、前記レーシング検出手段がレーシング状態を検出しないときは、前記第１のデータ保持手段の出力信号もしくは前記第２のデータ保持手段の出力信号を出力する選択手段と、
前記クロック信号を前記レーシング監視期間設定手段により設定された期間よりも後方へ遅延させた遅延クロック信号を生成する遅延手段と、
前記遅延クロック信号により前記選択手段の出力信号を書き込む第２のレジスタと
を有することを特徴とする液晶ディスプレイドライバ。
【請求項２】
前記レーシング検出手段は、
前記第１のデータ保持手段の出力信号と前記第２のデータ保持手段の出力信号とを比較する比較手段を有し、
前記比較手段が不一致を検出したときに、前記第１のレジスタの出力信号が前記クロック信号に対してレーシング状態であることを検出したとすることを特徴とする請求項１に記載の液晶ディスプレイドライバ。
【請求項３】
前記第１のデータ保持手段および前記第１のデータ保持手段のデータ入力信号に要求されるセットアップタイムおよびホールドタイムは、前記第２のレジスタのデータ入力信号に要求されるセットアップタイムおよびホールドタイムにそれぞれ等しいことを特徴とする請求項１に記載の液晶ディスプレイドライバ。
【請求項４】
前記レーシング監視期間設定部は、前記レーシング監視期間として、前記第２のレジスタのデータ入力信号に要求されるセットアップタイムとホールドタイムを加算した値に、前記第１のレジスタの出力遅延時間の最大値と最小値の差分を加算した値を設定することを特徴とする請求項１に記載の液晶ディスプレイドライバ。
【請求項５】
請求項１乃至４のいずれか１項に記載の液晶ディスプレイドライバと、
液晶パネルと
を備え、
前記液晶ディスプレイドライバが、ＣＰＵから入力された設定値に応じて、前記液晶パネルの表示に関する設定を、表示周期の切り替わりのタイミングで変更することを特徴とする液晶ディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイドライバおよびそれを搭載する液晶ディスプレイ装置に関する。
【背景技術】
【０００２】
従来、液晶ディスプレイ装置において、ＣＰＵからの指示に従って画面サイズや表示色数などの表示に関わる設定値を変更する場合、表示期間中に設定を変更すると表示が乱れる可能性があるため、１つの表示周期（フィールドまたはフレーム）が終わるのを待って変更された設定を反映させるようにしている。
【０００３】
そのために、従来、液晶ディスプレイドライバ中に２段構成のレジスタを設け、前段のレジスタにＣＰＵから出力される書き込み制御信号で設定値を書き込み、その出力を、表示周期の切り替わりのタイミングで発生する信号で後段のレジスタに書き込むことが行われている（例えば、特許文献１参照。）。
【０００４】
しかし、ＣＰＵから出力される書き込み制御信号の発生タイミングと表示周期の切り替わりのタイミングは非同期であり、後段のレジスタの書き込みに、いわゆるレーシング現象が発生する問題があった。
【０００５】
すなわち、ＣＰＵから出力される書き込み制御信号の発生タイミングと表示周期の切り替わりのタイミングが接近している場合、後段のレジスタのデータ入力がクロック入力に対してセットアップタイムあるいはホールドタイムを満たさなくなり、後段のレジスタの出力が、設定変更前の値を出力するか設定変更後の値を出力するか、不確定となる。
【０００６】
そのため、表示に関わる設定値が複数ビットで構成される場合、ビットによって、後段のレジスタの出力が、設定変更前の値を出力するか設定変更後の値を出力するか、不確定となる。その結果、後段のレジスタから出力される設定値が意図しない値になってしまい、表示が乱れるという問題があった。
【特許文献１】特開２００２−３０４１６７号公報  （第７−９ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、表示に関わる設定値を変更するとき、ＣＰＵから出力される書き込み制御信号の発生タイミングと表示周期の切り替わりのタイミングが接近していても、安定して設定値の変更を行うことのできる液晶ディスプレイドライバおよびそれを搭載する液晶ディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、表示周期の切り替わりのタイミングで出力されるクロック信号とは非同期の書き込み制御信号により表示に関わる設定値を書き込む第１のレジスタと、前記第１のレジスタの出力を前記クロック信号により保持する第１のデータ保持手段と、前記第１のレジスタの出力信号の前記クロック信号に対するレーシングの発生を監視する期間を設定するレーシング監視期間設定手段と、前記クロック信号を前記レーシング監視期間設定手段により設定された期間分遅延させたクロック信号により前記第１のレジスタの出力を保持する第２のデータ保持手段と、前記第１のレジスタの出力信号が前記クロック信号に対してレーシング状態であるかどうかを検出するレーシング検出手段と、前記レーシング検出手段がレーシング状態を検出したときは、前記第１のレジスタの出力信号を出力し、前記レーシング検出手段がレーシング状態を検出しないときは、前記第１のデータ保持手段の出力信号もしくは前記第２のデータ保持手段の出力信号を出力する選択手段と、前記クロック信号を前記レーシング監視期間設定手段により設定された期間よりも後方へ遅延させた遅延クロック信号を生成する遅延手段と、前記遅延クロック信号により前記選択手段の出力信号を書き込む第２のレジスタとを有することを特徴とする液晶ディスプレイドライバが提供される。
【発明の効果】
【０００９】
本発明によれば、液晶ディスプレイ装置の表示に関わる設定値を格納する後段のレジスタに発生することが予想される、ＣＰＵから出力される書き込み制御信号の発生タイミングと表示周期の切り替わりのタイミングが非同期であることによるレーシング状態の発生を監視し、レーシング状態の発生を検出したときは、前段のレジスタに書き込まれた設定値を、レーシング期間終了後に後段のレジスタに格納するので、ＣＰＵから出力される書き込み制御信号の発生タイミングと表示周期の切り替わりのタイミングが接近していても、安定して設定値の変更を行うことができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１１】
図１は、本発明の実施例１に係る液晶ディスプレイドライバの構成の例を示すブロック図である。本実施例では、表示周期切り換え信号ＥＮが入力されているときのクロック信号として、クロック信号ＣＫと表示周期切り換え信号ＥＮをインバータＩＶ１で反転した信号をＮＯＲゲートＮＲ１に入力して得られるクロック信号ＣＫ１を用いる。
【００１２】
本実施例の液晶ディスプレイドライバ１０は、クロック信号ＣＫ１とは非同期の書き込み制御信号／ＷＲにより液晶ディスプレイ装置の表示に関わる設定値を表す８ビットのデータＤＢ０〜ＤＢ７を書き込むレジスタ１と、レジスタ１の出力信号Ｔ０〜Ｔ７をクロック信号ＣＫ１により保持するデータ保持部２と、レジスタ１の出力信号Ｔ０〜Ｔ７のクロック信号ＣＫ１に対するレーシングの発生を監視する期間を設定するレーシング監視期間設定部３と、クロック信号ＣＫ１をレーシング監視期間設定部３により設定された期間分遅延させたクロック信号によりレジスタ１の出力を保持するデータ保持部４と、レジスタ１の出力信号Ｔ０〜Ｔ７の変化が、クロック信号ＣＫ１に対してレーシング状態であるかどうかを検出するレーシング検出部５と、レーシング検出部５がレーシング状態を検出したときは、レジスタ１の出力信号を選択し、レーシング検出部５がレーシング状態を検出しないときは、データ保持部２の出力信号を選択して出力する選択部６と、レーシング監視期間分遅らされてインバータＩＶ２で反転されたクロック信号ＣＫ１をさらに遅延させて遅延クロック信号ＣＫ３を生成する遅延部７と、遅延クロック信号ＣＫ３により選択部６の出力信号を書き込むレジスタ８と、を有する。
【００１３】
レジスタ１およびレジスタ８は、それぞれ８個のフリップフロップＦ１１〜Ｆ１８およびＦ２１〜Ｆ２８で構成する。フリップフロップＦ１１〜Ｆ１８およびＦ２１〜Ｆ２８はそれぞれリセット端子を有し、リセット信号／ＲＳＴにより出力がリセットされる。
【００１４】
また、データ保持部２は、８個のラッチＬ１１〜Ｌ１８で構成する。
【００１５】
レジスタ１のフリップフロップＦ１１〜Ｆ１８のクロック信号と、レジスタ８のフリップフロップＦ２１〜Ｆ２８のクロック信号とが非同期であるため、レジスタ８のフリップフロップＦ２１〜Ｆ２８におけるレーシング問題を考慮しなければならない。このレーシング問題について図２を用いて説明する。
【００１６】
図２（ａ）に示すように、フィールドの切り替わり目を示す表示周期切り換え信号ＥＮが入力されているときのクロック信号ＣＫの立ち上りの近傍で書き込み制御信号／ＷＲの立ち上りが入力されると、書き込み制御信号／ＷＲで書き込みが行われるレジスタ１の出力信号Ｔ０〜Ｔ７の出力の変化が、フィールドの切り替わり目のクロック信号ＣＫの立ち上り付近で発生する。この場合、このクロック信号ＣＫで書き込みが行われるレジスタ８には、レジスタ１の出力信号Ｔ０〜Ｔ７の変化前のデータが書き込まれるか、変化後のデータが書き込まれるか不確定となる。このような状態がレーシングといわれる状態である。
【００１７】
図２（ｂ）は、このレーシングが発生するときの、書き込み制御信号／ＷＲとクロック信号ＣＫとの位相関係を示したものである。
【００１８】
ここで、レジスタ１の出力信号Ｔ０〜Ｔ７の最大遅延時間と最小遅延時間を、それぞれdelay_max、delay_minとし、レジスタ８のフリップフロップＦ２１〜Ｆ２８に要求されるセットアップタイムとホールドタイムを、それぞれset up、holdとする。
【００１９】
このとき、書き込み制御信号／ＷＲに対するクロック信号ＣＫの位相差が、（delay_min−hold）から（delay_max＋set up）の範囲内にあるときにレーシングが発生する。そこで、このレーシングが発生する期間を、レジスタ１の出力信号Ｔ０〜Ｔ７にレーシングが発生するかどうかを監視するためのレーシング監視期間（Ｔｒａｃｅ）とする。
【００２０】
すなわち、このＴｒａｃｅは、Ｔｒａｃｅ＝（delay_max＋set up）−（delay_min−hold）＝（set up＋hold）＋（delay_max−delay_min）となる。
【００２１】
本実施例では、このレーシング監視期間内にレジスタ１の出力信号Ｔ０〜Ｔ７の変化点があるかどうかを検出するためにレーシング監視期間設定部３、データ保持部４およびレーシング検出部５を設ける。
【００２２】
レーシング監視期間設定部３は、上述したレーシング監視期間を設定し、その設定した期間に相当する期間分クロック信号ＣＫ１を遅延させたクロック信号ＣＫ２を出力する。
【００２３】
データ保持部４は、クロック信号ＣＫ２によりレジスタ１の出力信号Ｔ０〜Ｔ７を保持する８個のラッチＬ２１〜Ｌ２８で構成する。
【００２４】
レーシング検出部５は、データ保持部２を構成するラッチＬ１１〜Ｌ１８の出力信号と、データ保持部４を構成するラッチＬ２１〜Ｌ２８の出力信号と、をビットごとに比較する比較手段としてのExclusive−ＮＯＲゲートＥＸ１〜ＥＸ８と、Exclusive−ＮＯＲゲートＥＸ１〜ＥＸ８の出力が入力されるＮＡＮＤゲートＮＤ１を有する。
【００２５】
ここで、ラッチＬ１１〜Ｌ１８およびラッチＬ２１〜Ｌ２８のデータ入力のレーシング条件をレジスタ８に合わせるため、ラッチＬ１１〜Ｌ１８およびラッチＬ２１〜Ｌ２８のデータ入力のセットアップタイムおよびホールドタイムは、レジスタ８のフリップフロップＦ２１〜Ｆ２８のセットアップタイムおよびホールドタイムにそれぞれ等しくなるように設計する。
【００２６】
データ保持部２を構成するラッチＬ１１〜Ｌ１８は、クロック信号ＣＫ１によりレジスタ１の出力信号Ｔ０〜Ｔ７を保持し、データ保持部４を構成するラッチＬ２１〜Ｌ２８は、クロック信号ＣＫ１をレーシング監視期間分遅延させたクロック信号ＣＫ２によりレジスタ１の出力信号Ｔ０〜Ｔ７を保持する。したがって、レジスタ１の出力信号Ｔ０〜Ｔ７のいずれかがレーシング監視期間中に変化すると、ラッチＬ１１〜Ｌ１８とラッチＬ２１〜Ｌ２８のいずれかは、異なる値を保持する。そのため、Exclusive−ＮＯＲゲートＥＸ１〜ＥＸ８のいずれかは‘０’を出力する。その結果、ＮＡＮＤゲートＮＤ１は‘１’を出力する。
【００２７】
一方、レーシング監視期間中にレジスタ１の出力信号Ｔ０〜Ｔ７が変化しないときは、ラッチＬ１１〜Ｌ１８とラッチＬ２１〜Ｌ２８は、同じ値を保持する。そのため、Exclusive−ＮＯＲゲートＥＸ１〜ＥＸ８は総て‘１’を出力し、ＮＡＮＤゲートＮＤ１は‘０’を出力する。
【００２８】
すなわち、レーシング検出部５は、レーシング監視期間中にレジスタ１の出力信号Ｔ０〜Ｔ７が変化したときは、レジスタ１の出力信号Ｔ０〜Ｔ７がクロック信号ＣＫ１に対してレーシング状態であるとして、‘１’を出力し、そうでないときは‘０’を出力する。
【００２９】
選択部６は、このレーシング検出部５から出力される信号により入力先の選択を行う。選択される入力先は、データ保持部２とレジスタ１である。選択部６は、選択した入力をレジスタ８へ出力する。
【００３０】
レーシング検出部５の出力信号が‘０’のときは、クロック信号ＣＫ１により保持したデータ保持部２のデータにレーシングが発生している恐れがないので、選択部６はデータ保持部２の出力を選択する。
【００３１】
一方、レーシング検出部５の出力信号が‘１’のときは、クロック信号ＣＫ１により保持したデータ保持部２のデータにレーシングが発生している恐れがあるので、選択部６はレジスタ１の出力を選択する。すなわち、レーシング検出部５の出力信号が‘１’のときは、レーシング発生の恐れがあるクロック信号ＣＫ１により保持されたデータではなく、レジスタ１の出力をそのままレジスタ８へ出力する。
【００３２】
レジスタ８は、クロック信号ＣＫ１をレーシング監視期間よりも後方へ遅延させた遅延クロック信号ＣＫ３により選択部６の出力信号を書き込む。したがって、選択部６からレジスタ１の出力が入力されても、レーシングが発生することなく、レジスタ１の出力を書き込むことができる。
【００３３】
図３および図４に本実施例の動作例の波形図を示す。
【００３４】
図３は、表示周期切り換え信号ＥＮが入力されているときのクロック信号ＣＫの立ち上りの近傍で書き込み制御信号／ＷＲの立ち上りが入力されたときの動作を示す。ここでは、書き込み制御信号／ＷＲの立ち上りよりも前にクロック信号ＣＫが立ち上がるものとする。
【００３５】
このとき、書き込み制御信号／ＷＲの立ち上りの前で変化するクロック信号ＣＫ１の立ち下りでレジスタ１の出力信号Ｔ０〜Ｔ７を保持するデータ保持部２は、新しいデータに書き換わる前のデータ（変更前データ）を保持する。
【００３６】
これに対して、クロック信号ＣＫ１よりもレーシング監視期間（Ｔｒａｃｅ）分遅延するクロック信号ＣＫ２の立ち下りでレジスタ１の出力信号Ｔ０〜Ｔ７を保持するデータ保持部４は、新しいデータに書き換わった後のデータ（変更後データ）を保持する。
【００３７】
このように、データ保持部２とデータ保持部４とで保持するデータが異なるため、レーシング検出部５のＮＡＮＤゲートＮＤ１からは、レーシング状態検出を示す信号‘１’が出力される。
【００３８】
これにより、選択部６はレジスタ１の出力を選択し、それをレジスタ８へ出力する。
【００３９】
レジスタ８は、このレジスタ１の出力を、クロック信号ＣＫ２よりも遅延部７の遅延時間分遅延した遅延クロック信号ＣＫ３で書き込む。このとき、レジスタ１の出力信号Ｔ０〜Ｔ７の信号の変化点と遅延クロック信号ＣＫ３の立ち上りの間には十分な時間的余裕があるため、レジスタ８にレーシングは発生しない。そのため、レジスタ８の出力信号Ｒ０〜Ｒ７には、書き込み制御信号／ＷＲで書き込まれた新しいデータ（Ｖａｌｉｄデータ）が確実に出力される。
【００４０】
一方、図４は、表示周期切り換え信号ＥＮが入力されているときのクロック信号ＣＫの立ち上りから離れた時刻で書き込み制御信号／ＷＲの立ち上りが入力されたときの動作を示す。ここでは、書き込み制御信号／ＷＲの立ち上りよりも後にクロック信号ＣＫが立ち上がるものとする。
【００４１】
このとき、クロック信号ＣＫ１の立ち下りでレジスタ１の出力信号Ｔ０〜Ｔ７を保持するデータ保持部２も、クロック信号ＣＫ２の立ち下りでレジスタ１の出力信号Ｔ０〜Ｔ７を保持するデータ保持部４も、新しく書き換わったデータ（Ｖａｌｉｄデータ）を保持する。
【００４２】
したがって、レーシング検出部５のＮＡＮＤゲートＮＤ１からは、レーシング状態不検出を示す信号‘０’が出力される。
【００４３】
これにより、選択部６はデータ保持部２の出力を選択し、それをレジスタ８へ出力する。
【００４４】
レジスタ８は、このデータ保持部２の出力を、遅延クロック信号ＣＫ３で書き込む。データ保持部２の出力信号の変化点と遅延クロック信号ＣＫ３の立ち上りの間には十分な時間的余裕があるため、このときも、レジスタ８にレーシングは発生しない。そのため、レジスタ８の出力信号Ｒ０〜Ｒ７には、書き込み制御信号／ＷＲで書き込まれた新しいデータ（Ｖａｌｉｄデータ）が確実に出力される。
【００４５】
なお、本実施例では、選択部６へ入力する信号として、データ保持部２の出力信号を用いたが、データ保持部２の出力信号の代わりに、データ保持部４の出力信号を用いるようにしてもよい。
【００４６】
このような本実施例によれば、書き込み制御信号／ＷＲによりＣＰＵからの設定値が書き込まれる前段のレジスタの出力信号の変化点が、表示周期切り換え信号ＥＮが入力されているときのクロック信号ＣＫに対してレーシング状態であるかどうかを検出し、レーシング状態であることを検出したときは、表示周期切り換え信号ＥＮが入力されているときのクロック信号ＣＫをレーシング発生期間よりも後方へ延させたクロック信号により、前段のレジスタの出力信号を後段のレジスタへ書き込む。これにより、書き込み制御信号／ＷＲの発生タイミングと表示周期の切り替わりのタイミングが接近していても、レーシングが発生することなく後段のレジスタへ設定値を書き込むことができ、表示周期の切り替わりのタイミングで安定して設定値の更新を行うことができる。
【実施例２】
【００４７】
図５は、実施例１の液晶ディスプレイドライバ１０を搭載する液晶ディスプレイ装置１００の要部の構成の例を示すブロック図である。
【００４８】
液晶ディスプレイ装置１００は、液晶ディスプレイドライバ１０と、液晶パネル２０と、を備える。なお、ここでは、液晶ディスプレイドライバ１０は、クロック信号ＣＫを出力する内部発振回路１１を有するものとする。
【００４９】
液晶ディスプレイドライバ１０へは、ＣＰＵ２００から、液晶パネル２０の表示に関する設定値データＤＢ０〜ＤＢ７および書き込み制御信号／ＷＲが入力される。書き込み制御信号／ＷＲは、液晶ディスプレイドライバ１０の内部発振回路１１から出力されるクロック信号ＣＫとは非同期の信号である。
【００５０】
液晶ディスプレイドライバ１０は、クロック信号ＣＫとは非同期の書き込み制御信号／ＷＲによって書き込まれた設定値データＤＢ０〜ＤＢ７を、非同期書き込みによるレーシングによるデータの書き込み誤りを起こすことなく、表示周期の切り替わりのタイミングで変化する設定値データＲ０〜Ｒ７として、液晶パネル２０へ出力する。
【００５１】
液晶パネル２０は、液晶ディスプレイドライバ１０から入力された設定値データＲ０〜Ｒ７に応じて、表示に関する設定を表示周期の切り替わりのタイミングで変更する。
【００５２】
このような本実施例によれば、表示周期の切り替わりとは非同期に液晶パネルの表示に関する設定値がＣＰＵにより書き込まれても、表示周期の切り替わりのタイミングで液晶パネルの表示に関する設定を変更することができる。また、設定値が意図しない値になることがないため、設定値の変更の際に液晶パネルの表示が乱れることを防止することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例１に係る液晶ディスプレイドライバの構成の例を示すブロック図。
【図２】表示周期の切り替わりタイミングにおける設定値の変更によるレーシング問題を説明するための図。
【図３】本発明の実施例１に係る液晶ディスプレイドライバの動作の例を示す波形図。
【図４】本発明の実施例１に係る液晶ディスプレイドライバの動作の例を示す波形図。
【図５】本発明の実施例２に係る液晶ディスプレイ装置の構成の例を示すブロック図。
【符号の説明】
【００５４】
１、８  レジスタ
２、４  データ保持部
３  レーシング監視期間設定部
５  レーシング検出部
６  選択部
７  遅延部
１０  液晶ディスプレイドライバ
１１  内部発振回路
２０  液晶パネル
１００  液晶ディスプレイ装置
【図１】
2008026559.tif 000003
【図２】
2008026559.tif 000004
【図３】
2008026559.tif 000005
【図４】
2008026559.tif 000006
【図５】
2008026559.tif 000007