(57)【要約】【課題】ＣＭＰによる膜の研磨を安定的に行い、研磨残りの発生を抑制する。【解決手段】シリコン基板１０１の上部にＳｉＯ2膜１０４を形成し、ＳｉＯ2膜１０４を化学機械研磨する。化学機械研磨する工程は、研磨粒子と界面活性剤またはポリマー塩からなる添加剤を含む第一研磨剤を供給しながらＳｉＯ2膜１０４を研磨する第一研磨工程、第一研磨工程の後、上記添加剤を溶解させるとともに研磨粒子と界面活性剤またはポリマー塩からなる添加剤とを含まない液体を供給しながら前記膜を研磨しつつ研磨パッドをドレッシングする第二研磨工程、および第二研磨工程の後、研磨粒子および界面活性剤またはポリマー塩からなる添加剤を含む第二研磨剤を供給するとともに上記液体を供給せずにＳｉＯ2膜１０４をさらに研磨する第三研磨工程を含む。【選択図】図４
2008021704.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部に膜を形成する工程と、
前記膜を化学機械研磨する工程と、
を含み、
膜を化学機械研磨する前記工程が、
研磨粒子と界面活性剤またはポリマー塩からなる添加剤を含む第一研磨剤を供給しながら前記膜を研磨する第一研磨工程と、
前記第一研磨工程の後、前記添加剤を溶解させるとともに研磨粒子と界面活性剤またはポリマー塩からなる添加剤とを含まない液体を供給しながら前記膜を研磨しつつ研磨パッドをドレッシングする第二研磨工程と、
前記第二研磨工程の後、研磨粒子および界面活性剤またはポリマー塩からなる添加剤を含む第二研磨剤を供給するとともに前記液体を供給せずに前記膜をさらに研磨する第三研磨工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記液体が水である、半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、前記研磨粒子が、セリアまたはシリカである、半導体装置の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置の製造方法において、
前記第二研磨剤が、前記第一研磨剤と同じ研磨剤である半導体装置の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置の製造方法において、
前記第二研磨工程における研磨圧力を１ｐｓｉ以下とする半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、
前記膜が第一絶縁膜である、半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記第一絶縁膜が、ＳｉＯ2膜である、半導体装置の製造方法。
【請求項８】
請求項６または７に記載の半導体装置の製造方法において、
膜を形成する前記工程の前に、前記半導体基板の上部に接して第二絶縁膜を形成する工程と、
第二絶縁膜を形成する前記工程の後、膜を形成する前記工程の前に、前記第二絶縁膜および前記半導体基板の所定の位置を選択的に除去して、前記第二絶縁膜から前記半導体基板の内部にわたる凹部を形成する工程と、
をさらに含み、
膜を形成する前記工程が、前記凹部を埋め込むように前記第一絶縁膜を形成する工程であって、
前記第三研磨工程において、
前記凹部以外の領域において前記第二絶縁膜の上部に形成された前記第一絶縁膜を除去し、前記第二絶縁膜の表面を露出させる半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、第一絶縁膜がＳｉＯ2膜であり、第二絶縁膜がＳｉＮ膜である、半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、
前記第一研磨工程が、前記第一絶縁膜を平坦化する工程であって、
前記第三研磨工程が、平坦化した前記第一絶縁膜をさらに研磨する工程である、半導体装置の製造方法。
【請求項１１】
請求項６または７に記載の半導体装置の製造方法において、
膜を形成する前記工程の前に、前記半導体基板の上部に配線を形成する工程をさらに含み、
膜を形成する前記工程において、前記配線を被覆する前記第一絶縁膜を形成する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板の上部に形成した膜を化学機械研磨する工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造における高集積化、微細化はますます進んでおり、研磨による平坦化技術として、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）が注目を集めている。
【０００３】
たとえば、素子分離（Shallow Trench Isolation：STI）のＣＭＰ（以下、ＳＴＩＣＭＰとも呼ぶ。）技術については、使用する絶縁膜の埋め込み技術およびその研磨方法が検討されている。ＳＴＩＣＭＰで使用される研磨剤は、過剰研磨を抑制し、平坦化を達成するために、界面活性剤等からなる添加剤を含むことが一般的である（特許文献１）。
【０００４】
ところが、この添加剤を添加した研磨剤を使用する場合、膜の表面がほぼ平坦化すると、研磨の進行が阻害されてしまう。このため、研磨残りが発生し、歩留まりが低下する懸念があった。
【０００５】
この研磨残りの対策として、同文献および特許文献２〜５に記載のものがある。
たとえば、特許文献２においては、仕上げ研磨工程において、研磨剤と純水を同時に供給し、研磨する方法がとられている。この方法により、研磨を抑制する添加剤濃度を低減しつつ、砥粒が供給されるので、研磨速度が増加するとされている。
【０００６】
また、他の文献においても、仕上げ研磨工程において、研磨剤および水を供給する方法や、研磨剤を使用せず水のみで研磨する方法が提案されている。
【０００７】
以上、ＳＴＩＣＭＰの場合を例に説明したが、他のプロセス中でのＣＭＰ工程においても、安定的な研磨が求められる。
【０００８】
たとえば、特許文献６においては、ＣＭＰの第一段階と第二段階との間で、研磨パッドに対してコンディショニングを行うことが記載されている。コンディショニングは、ダイヤモンドで研磨パッドの表面を荒らす工程である。
【特許文献１】特開２００４−２９６６００号公報
【特許文献２】特開２００５−６４４５０号公報
【特許文献３】特開２００５−３４０３２５号公報
【特許文献４】特開２００４−４７６７６号公報
【特許文献５】特開２００４−２９６５９１号公報
【特許文献６】特開２００３−３１５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したように、ＣＭＰ工程について種々の技術が提案されているが、特許文献１〜５に記載の方法では、研磨パッド上に存在する研磨粒子および添加剤の濃度が研磨中に徐々に変化するため、安定的な研磨が行われないことがあった。また、水のみで仕上げ研磨を行った場合、研磨残りが発生することがあった。
【００１０】
また、特許文献６の技術においては、研磨パッドのみをコンディショニングするため、ウェーハ表面に添加剤および研磨粒子および添加剤が残存しており、研磨残りが発生する懸念があった。
【課題を解決するための手段】
【００１１】
本発明によれば、
半導体基板の上部に膜を形成する工程と、
前記膜を化学機械研磨する工程と、
を含み、
膜を化学機械研磨する前記工程が、
研磨粒子と界面活性剤またはポリマー塩からなる添加剤を含む第一研磨剤を供給しながら前記膜を研磨する第一研磨工程と、
前記第一研磨工程の後、前記添加剤を溶解させるとともに研磨粒子と界面活性剤またはポリマー塩からなる添加剤とを含まない液体を供給しながら前記膜を研磨しつつ研磨パッドをドレッシングする第二研磨工程と、
前記第二研磨工程の後、研磨粒子および界面活性剤またはポリマー塩からなる添加剤を含む第二研磨剤を供給するとともに前記液体を供給せずに前記膜をさらに研磨する第三研磨工程と、
を含む半導体装置の製造方法が提供される。
【００１２】
従来の方法においては、背景技術の項で前述したように、界面活性剤またはポリマー塩からなる添加剤と研磨粒子とを含む研磨剤を用いる場合、膜の表面が平坦化してくると、研磨が抑制されて、研磨残りが発生する懸念があった。
【００１３】
なお、この原因は必ずしも明らかではないが、膜の表面に添加剤が付着するためと推察される。
【００１４】
そこで、本発明においては、膜を化学機械研磨する工程において、第一研磨工程の後、第三研磨工程の前に、第二研磨工程が行われる。第二研磨工程においては、添加剤を溶解させるとともに研磨粒子および界面活性剤またはポリマー塩からなる添加剤を含まない液体を供給しながら、膜を研磨しつつ研磨パッドをドレッシングする。
【００１５】
これにより、第一研磨工程の後、研磨パッドおよび半導体基板の表面近傍に残存している添加剤が、第二研磨工程において液体中に溶解し、洗い流される。このため、研磨パッドおよび半導体基板の表面近傍に残存する添加剤を第二研磨工程において確実に除去することができる。なお、上記液体を供給しながら、膜を研磨しつつ研磨パッドをドレッシングする際に、研磨パッドおよび半導体基板の表面近傍に残存する研磨粒子が洗い流されて除去されてもよい。
【００１６】
このように、本発明においては、第二研磨工程において、研磨パッドおよび半導体基板の表面がリフレッシュされるため、その後の第三研磨工程において、半導体基板の研磨が安定的に進行する。よって、第一および第三研磨工程の研磨剤が、いずれも、研磨剤および添加剤を含む場合にも、第三研磨工程後の研磨残りの発生を抑制できる。
【００１７】
なお、本発明において、第一研磨工程で用いる第一研磨剤と第三研磨工程で用いる第二研磨剤とは、同じ研磨剤であってもよいし、異なる研磨剤であってもよい。第二研磨工程を設けない場合には、第一および第二研磨剤を同じものとすると、背景技術の項で前述したように、研磨が阻害される場合があるが、本発明によれば、第二研磨工程において、半導体基板および研磨パッドの表面がリフレッシュされるため、第一および第二研磨剤に同じものを用いた場合においても、第三研磨工程で膜を確実に研磨することができる。
【００１８】
また、背景技術の項で前述した特許文献２には、研磨剤を供給するメイン研磨と、研磨剤と純水とを供給する仕上げ研磨との間に、純水を噴射して添加剤を除去することが記載されている。この場合、仕上げ研磨工程において、研磨剤と純水とを別々に供給するため、研磨パッドの面内で研磨剤濃度にばらつきが生じる場合があった。このため、発明が解決しようとする課題の項で前述したように、研磨が安定的に行われない懸念があった。
【００１９】
これに対し、本発明においては、第三研磨工程において、第二研磨剤を供給するとともに前記液体を供給せずに研磨するため、研磨パッドの面内の研磨剤濃度がばらつかず、研磨を安定的に行うことができる。
【００２０】
なお、本発明において、第三研磨工程で供給される第二研磨剤が、第二研磨工程で供給される液体の成分を含んでいてもよい。
【発明の効果】
【００２１】
以上説明したように本発明によれば、ＣＭＰによる膜の研磨を安定的に行い、研磨残りの発生を抑制することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
【００２３】
（第一の実施形態）
図１〜図３は、図４に示した半導体装置の製造工程を示す断面図である。図４は、本実施形態の半導体装置の構成を示す断面図である。
【００２４】
図４に示した半導体装置においては、シリコン基板１０１の素子形成面に、ＳｉＯ2膜１０２およびＳｉＮ膜１０３がこの順に積層されている。また、ＳｉＮ膜１０３からシリコン基板１０１にわたって、所定の領域に溝状の凹部１０８が設けられている。凹部１０８中に埋設されたＳｉＯ2膜により、ＳＴＩによる素子分離領域１０９が構成されている。
【００２５】
次に、図４に示した半導体装置の製造方法を説明する。
この製造方法は、
シリコン基板１０１の上部に膜（ＳｉＯ2膜１０４）を形成する工程、および
ＳｉＯ2膜１０４を化学機械研磨する工程、
を含む。
【００２６】
本実施形態および以下の実施形態では、研磨される膜が絶縁膜（第一絶縁膜）の場合を例に説明する。
【００２７】
また、本実施形態の製造方法は、さらに、以下の工程を含む。
ＳｉＯ2膜１０４を形成する工程の前に、シリコン基板１０１の上部に接して第二絶縁膜（ＳｉＮ膜１０３）を形成する工程、および
ＳｉＮ膜１０３を形成する工程の後、ＳｉＯ2膜１０４を形成する工程の前に、ＳｉＮ膜１０３およびシリコン基板１０１の所定の位置を選択的に除去して、ＳｉＮ膜１０３からシリコン基板１０１の内部にわたる凹部１０８を形成する工程。
【００２８】
さらに具体的には、まず、図１に示すように、シリコン基板１０１上に、ＳｉＯ2膜１０２およびＳｉＮ膜１０３を順次成膜する。シリコン基板１０１は、たとえばシリコンウェーハである。また、ＳｉＯ2膜１０２は、たとえば熱酸化膜とする。次に、フォトリソグラフィ技術とドライエッチング技術により、ＳｉＮ膜１０３、ＳｉＯ2膜１０２およびシリコン基板１０１の所定の領域を選択的に除去し、トレンチ（凹部１０８）を形成する。次に、凹部１０８およびＳｉＮ膜１０３上に、凹部１０８を埋め込むようにＳｉＯ2膜１０４を形成する。このＳｉＯ2膜１０４は、たとえばＨＤＰ（High-Density Plasma：高密度プラズマ）膜またはＳＡＣＶＤ（Sub-Atmospheric Chemical Vapor Deposition：準常圧ＣＶＤ）膜とする。これにより、凹部１０８への埋め込み性をさらに向上させることができる。また、ＳｉＯ2膜１０４の膜厚は、たとえば６００ｎｍ程度とする。
【００２９】
その後、ＣＭＰにより、ＳｉＮ膜１０３の表面が露出するまでＳｉＯ2膜１０４を研磨する。図９は、本実施形態の半導体装置の製造方法におけるＣＭＰ手順を示すフローチャートである。本実施形態および以下の実施形態においては、このＣＭＰ工程を以下の手順で行う。
【００３０】
図９に示したように、ＣＭＰ工程においては、
ステップ１１（Ｓ１１）：第一研磨工程（１ｓｔ  ｓｔｅｐ）、
ステップ１５（Ｓ１５）：第二研磨工程（２ｎｄ  ｓｔｅｐ）、および
ステップ１７（Ｓ１７）：第三研磨工程（３ｒｄ  ｓｔｅｐ）
が順次行われる。本実施形態では、ステップ１１がＳｉＯ2膜１０４を平坦化する工程であって、ステップ１７が、平坦化したＳｉＯ2膜１０４をさらに研磨する工程である。
【００３１】
ステップ１１の第一研磨工程は、研磨粒子と界面活性剤またはポリマー塩からなる添加剤を含む第一研磨剤を供給しながらＳｉＯ2膜１０４を研磨する工程である。ステップ１１では、ＳｉＯ2膜１０４のうち、図２に示した膜上部１０５が研磨除去されて、被研磨面が平坦化される（図３）。
【００３２】
第一研磨剤中の研磨粒子は、たとえば、セリアまたはシリカである。以下、研磨粒子がセリアである場合を例に説明する。また、添加剤は、研磨が過剰に進行するのを抑制する機能を有し、たとえばポリカルボン酸ポリマー等の界面活性剤またはポリマー塩からなる。
【００３３】
第一研磨工程の終点が検知されたら（Ｓ１３のＹＥＳ）、第一研磨剤の供給を停止する。終点の検知は、たとえば、膜上部１０５が平坦化されることによるモータトルクの変化を電流等の電気的信号として検知することにより行う。第一研磨工程が終了した段階で、ＳｉＮ膜１０３上に残存する膜下部１０６の膜厚は、たとえば５０ｎｍ以上とする。こうすることにより、後述する第三研磨工程の終点検知（Ｓ１９）をさらに安定的に行うことができる。また、ＳｉＮ膜１０３上に残存させる膜下部１０６の膜厚は、たとえば２００ｎｍ以下とする。こうすることにより、研磨粒子をセリアとした場合であっても、第三研磨工程において膜下部１０６を確実に研磨し、ＳｉＮ膜１０３の上面を露出させることができる。ＳｉＮ膜１０３上に残存させるＳｉＯ2膜１０４の膜厚は、さらに具体的には１００ｎｍ程度とする。
【００３４】
つづいて、ステップ１５の第二研磨工程を所定の時間行う。この工程は、添加剤を溶解させるとともに研磨粒子と界面活性剤またはポリマー塩からなる添加剤とを含まない液体を供給しながらＳｉＯ2膜１０４を研磨しつつ研磨パッドをドレッシングする工程である。ドレッシングにより研磨パッド表面に残留した研磨屑、研磨剤を除去し、次の研磨のためパッド表面を目立てするために、たとえばダイヤモンド砥粒を複数有するプレートを用いてパッド表面に流体（液体）を流しながら所定の圧力、回転数で研磨パッド表面を研削する。
【００３５】
第一研磨剤中の添加剤を溶解させるとともに、研磨粒子と界面活性剤またはポリマー塩からなる添加剤とを含まない液体として、たとえば水が挙げられ、中でも純水が好ましく用いられる。
【００３６】
ステップ１５において、純水は、研磨装置のノズルから供給される。純水は、たとえば、研磨パッドの中心付近の領域に供給される。また、研磨パッドの半径方向にカーテン状に純水を供給してもよい。こうすることにより、研磨パッド全体に純水が供給されるため、研磨パッドおよびシリコン基板１０１の表面全面において、ステップ１１で用いられた添加剤をさらに確実に洗い流し、除去することができる。
【００３７】
ステップ１５は、第一および第三研磨工程よりも低圧で行う。これにより、第一研磨工程で用いられた第一研磨剤中の添加剤および研磨粒子を確実に除去し、研磨パッドおよびシリコン基板１０１の表面をリフレッシュすることができる。第二研磨工程の研磨圧力は、たとえば、１ｐｓｉ以下とする。これにより、第一研磨剤の添加剤および研磨粒子がさらに確実に除去されるとともに、シリコン基板１０１表面におけるスクラッチの発生がさらに確実に抑制される。なお、第二研磨工程の研磨圧力の下限に特に制限はないが、たとえば０．０１ｐｓｉ以上とする。
【００３８】
また、第二研磨工程の研磨時間は、第一研磨剤中の添加剤が除去される程度であればよく、たとえば１０秒以上とする。また、第二研磨工程の研磨時間は、たとえば３０秒以下とする。研磨時間が長すぎると、スループットの低下や研磨パッドの寿命の短縮を引き起こす懸念がある。また、研磨時間を３０秒以下とすることにより、研磨粒子および上記添加剤を含まない液体を供給して研磨する場合であっても、シリコン基板１０１表面のスクラッチの発生をさらに確実に抑制できる。
【００３９】
その後、ステップ１７の第三研磨工程を行う。この工程は、ステップ１５の後、研磨粒子および界面活性剤またはポリマー塩からなる添加剤を含む第二研磨剤を供給するとともにステップ１５で用いた液体を供給せずにＳｉＯ2膜１０４をさらに研磨する工程である。本実施形態では、ステップ１７はＳｉＯ2膜１０４のオーバー研磨工程である。図３および図４に示したように、この工程において、ＳｉＮ膜１０３の上部に形成されたＳｉＯ2膜１０４を除去し、凹部１０８の形成領域以外の領域において、ＳｉＮ膜１０３の表面を露出させる。
【００４０】
ステップ１７で用いる第二研磨剤は、研磨粒子と上記添加剤を含むものであれば、第一研磨剤と同じ研磨剤であってもよいし、異なる研磨剤であってもよい。
【００４１】
ステップ１７の研磨の終点は、たとえばＳｉＮ膜１０３の表面が露出することによるモータトルクの変化を電流等の電気的信号として検知することにより行う。終点が検知されたら（Ｓ１９のＹＥＳ）、第二研磨剤の供給を停止する。そして、研磨パッド上に純水を供給して、研磨パッドおよびシリコン基板１０１の表面を洗浄する。
【００４２】
以上により、図４に示した半導体装置が得られる。なお、その後、シリコン基板１０１上にトランジスタ等の所定の素子を形成したり、多層配線構造を形成してもよい。
【００４３】
本実施形態では、ステップ１１とステップ１７の間にステップ１５の低圧水研磨同時ドレス工程、つまり研磨圧力を低圧とし水で研磨すると同時にドレッシングする工程が設けられている。これにより、シリコン基板１０１の被研磨面および研磨パッド上に存在する研磨粒子（砥粒）と添加剤とが確実に除去され研磨パッド表面がリフレッシュされる。このため、ステップ１５を設けない場合に対し、ステップ１７において、膜下部１０６の研磨を確実に進行させることができる。なお、本実施形態では、ステップ１５を設けることにより、第一および第二研磨剤を同じ研磨剤とした場合にも、ステップ１７において膜下部１０６を確実に研磨することができるが、研磨の目的に応じて、第二研磨剤として、第一研磨剤と異なる研磨剤を用いてもよい。
【００４４】
また、本実施形態では、前述した特許文献２とは異なり、ステップ１７において、純水と研磨剤とを別々に供給するのではなく、研磨剤のみを供給するため、研磨開始から終了までの間、砥粒および添加剤共に安定的な濃度で使用することができる。よって、シリコン基板１０１として用いたウェーハの面内における研磨の進行のばらつきを抑制し、研磨を安定的に行うことができる。なお、第二研磨剤中に、ステップ１５で用いた液体が、具体的には水が含まれていてもよい。
【００４５】
このように、本実施形態においては、終点検知（Ｓ１３のＹＥＳ）以降のいわゆるオーバー研磨領域において研磨の進行が阻害されることによる研磨残りの発生を抑制できる。よって、後の拡散工程において、ＳｉＯ2膜１０４の下層のＳｉＮ膜１０３残りが発生することを抑制し、製品歩留まりを向上させることができる。
【００４６】
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
【００４７】
（第二の実施形態）
本実施形態においては、第一の実施形態で前述した研磨方法を、層間絶縁膜の平坦化工程に用いる。
図５〜図７は、図８に示した半導体装置の製造工程を示す断面図である。図８は、本実施形態の半導体装置の構成を示す断面図である。
図８に示した半導体装置は、シリコン基板（不図示）の上部にＳｉＯ2膜１１３を有する。ＳｉＯ2膜１１３は層間絶縁膜であり、ＳｉＯ2膜１１３中に配線１１１が埋設されている。配線１１１の下面はＳｉＯ2膜１１３の下面と同一水準に位置する。配線１１１の材料は、たとえば銅含有金属とする。なお、シリコン基板（不図示）とＳｉＯ2膜１１３との間に、所定の数の層間絶縁膜が積層されていてもよく、この層間絶縁膜中に、配線、接続プラグ等の導電部材が埋設されていてもよい。
【００４８】
次に、図８に示した半導体装置の製造方法を説明する。この製造方法の基本的な手順としては、第一の実施形態に記載の方法が用いられる。
はじめに、図６に示したように、シリコン基板（不図示）の上部の所定の膜（不図示）上に、配線１１１を形成する。その後、配線１１１上に、配線１１１を被覆するＳｉＯ2膜１１３を形成する。
【００４９】
次に、図９を参照した前述した手順でＳｉＯ2膜１１３を平坦化する。
まず、ステップ１１の第一研磨工程により、膜上部１１７を研磨除去する（図７）。ステップ１３において、終点は、たとえば、膜上部１１７が研磨されてＳｉＯ2膜１１３表面がある程度平坦化された段階で検知されるように設定される。
【００５０】
終点が検知されたら（Ｓ１３のＹＥＳ）、第一研磨剤の供給を停止し、ステップ１５の第二研磨工程として、水研磨同時ドレスを行う。
【００５１】
その後、ステップ１７の第三研磨工程として、残存する膜下部１１５をさらに研磨し、表面を平坦化するとともに、所定の厚さまで薄化する。ステップ１９において、終点は、たとえば、膜下部１１５が所定の厚さになった段階で検知されるように設定される。終点が検知されたら（Ｓ１９のＹＥＳ）、第二研磨剤の供給を停止する。
【００５２】
以上の手順により、図８に示した半導体装置が得られる。
本実施形態においても、ＳｉＯ2膜１１３の研磨工程において、ステップ１１とステップ１７の間にステップ１５を設けているため、第一の実施形態と同様の効果が得られる。また、層間絶縁膜であるＳｉＯ2膜１１３の研磨工程に上述した手順を適用することにより、ＳｉＯ2膜１１３の面内均一性をさらに向上させて、平坦性を向上させることができる。
【００５３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００５４】
たとえば、以上の実施形態においては、シリコン基板１０１の上部に形成した絶縁膜のＣＭＰ工程の場合を例に説明したが、本発明の製造方法は、絶縁膜のＣＭＰ工程に限られず、導電膜のＣＭＰ工程にも適用できる。
【実施例】
【００５５】
（実施例）
平面視で１辺が８００μｍの正方形のブロック内に、縦１０個、横１０個（計１００個）の小さな正方形状の溝をＳｉ基板に形成し配列したものを複数ブロック形成したＳｉウェーハに、ＳｉＮ膜およびＳｉＯ2膜（膜厚６００ｎｍ）を順次形成し、ＳｉＯ2膜をＣＭＰで研磨除去した。研磨手順は、図９を参照して前述した通りであり、具体的には、以下の条件とした。
第一研磨工程（Ｓ１１）：セリアスラリー、６ｐｓｉ、３５秒
第二研磨工程（Ｓ１５）：純水、１ｐｓｉ、１５秒
第三研磨工程（Ｓ１７）：セリアスラリー、３ｐｓｉ、７５秒
なお、第一および第三研磨工程で、同じセリアスラリーを用いた。
【００５６】
図１０は、研磨後のウェーハ表面の様子を示す図である。本実施例においては、ウェーハ全面においてＳｉＯ2膜を安定的に研磨することができた。また、図１０に示したように、ウェーハ表面に研磨残りは生じなかった。
【００５７】
（比較例）
実施例において、第二研磨工程を設けず、第一および第三研磨工程を連続して行った。図１１は、研磨後のウェーハ表面の様子を示す図である。図１１に示したように、本比較例の方法では、ウェーハ表面にＳｉＯ2膜の研磨残り２０７が発生した。
【図面の簡単な説明】
【００５８】
【図１】図４の半導体装置の製造工程を示す断面図である。
【図２】図４の半導体装置の製造工程を示す断面図である。
【図３】図４の半導体装置の製造工程を示す断面図である。
【図４】実施形態における半導体装置の構成を示す断面図である。
【図５】図８の半導体装置の製造工程を示す断面図である。
【図６】図８の半導体装置の製造工程を示す断面図である。
【図７】図８の半導体装置の製造工程を示す断面図である。
【図８】実施形態における半導体装置の構成を示す断面図である。
【図９】実施形態における研磨手順を示すフローチャートである。
【図１０】実施例におけるウェーハ表面の様子を示す図である。
【図１１】比較例におけるウェーハ表面の様子を示す図である。
【符号の説明】
【００５９】
１０１  シリコン基板
１０２  ＳｉＯ2膜
１０３  ＳｉＮ膜
１０４  ＳｉＯ2膜
１０５  膜上部
１０６  膜下部
１０８  凹部
１０９  素子分離領域
１１１  配線
１１３  ＳｉＯ2膜
１１５  膜下部
１１７  膜上部
【図１】
2008021704.tif 000003
【図２】
2008021704.tif 000004
【図３】
2008021704.tif 000005
【図４】
2008021704.tif 000006
【図５】
2008021704.tif 000007
【図６】
2008021704.tif 000008
【図７】
2008021704.tif 000009
【図８】
2008021704.tif 000010
【図９】
2008021704.tif 000011
【図１０】
2008021704.tif 000012
【図１１】
2008021704.tif 000013