(57)【要約】【課題】オン電圧を低下しつつ耐圧を向上することのできる半導体装置を提供する。【解決手段】ショットキーバリアダイオード１は、ｎ型基板３およびｎ+エピタキシャル層５と、ｎ+エピタキシャル層５の上面５ａに形成されたアノード電極９と、ｎ型基板３の下面３ｂに形成されたカソード電極７と、ｎ+エピタキシャル層５中に形成されたｐ型不純物領域１３とを備えている。ｎ+エピタキシャル層５はアノード電極９と接触する上面５ａに突起部１９を有しており、ｐ型不純物領域１３は突起部１９の先端よりもｎ型基板３の下面３ｂ側の領域Ｒに達するように形成されている。【選択図】図４
2008160024.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、
前記半導体層の一方の主面に形成されたアノード電極と、
前記半導体層の他方の主面に形成されたカソード電極と、
前記半導体層中に形成された第２導電型の不純物領域とを備え、
前記半導体層は前記アノード電極と接触する前記一方の主面に突起部を有し、前記不純物領域は前記突起部の先端よりも前記他方の主面側に達するように形成されていることを特徴とする、半導体装置。
【請求項２】
前記突起部の幅が前記他方の主面に向かって単調減少していることを特徴とする。請求項１に記載の半導体装置。
【請求項３】
前記半導体層は前記一方の主面に複数の凹部を有し、前記突起部は前記複数の凹部の間に形成されており、前記不純物領域は前記複数の凹部の各々の内部表面に形成されていることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記不純物領域と接触し、かつ前記アノード電極と同一電位にされた他の電極を前記凹部内にさらに備えることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記不純物領域は前記半導体層の内部に埋め込まれていることを特徴とする、請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、より特定的には、ショットキー接合を有し、かつワイドギャップ半導体よりなる半導体層を備えた半導体装置に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）などのワイドバンドギャップ半導体は、ケイ素（Ｓｉ）に比べてバンドギャップが大きいため、高い絶縁耐圧を有し、また高温においても安定である。このため、ワイドバンドギャップ半導体を用いたパワーデバイスは、たとえばハイブリッド自動車の制御装置、家電、または電力などの高耐圧・低損失、高温動作が必要な分野への応用が期待されている。ここでパワーデバイスとは、大電力の変換や制御を行なうデバイスの総称である。今後もパワーデバイスの応用分野はさらに拡大するものと考えられる。
【０００３】
パワーデバイスとしての整流素子には、大きく分類してｐｎ接合ダイオードと、ショットキー接合を有するショットキーバリアダイオード（ＳＢＤ）とがある。ｐｎ接合ダイオードは、電流通電時に半導体内部に蓄積される少数キャリアによってターンオフ過渡時に大きな逆電流が流れる性質がある。このため、スイッチング素子のターンオン時に過大な損失を発生させるだけでなく、過大なノイズの発生源となっており、整流素子の高速化を阻害する主要な要因になっている。一方、ＳＢＤでは、半導体内部で電流を運ぶ担体が多数キャリアのみであり、電流通電時においても少数キャリアの注入や蓄積がないので、ターンオフ時の逆電流を極めて小さくすることができる。このため、一般に、ｐｎ接合ダイオードと比較してＳＢＤは高周波領域で動作することができる。
【０００４】
以上により、ワイドバンドギャップ半導体を用いたＳＢＤは、高耐圧、高温動作、および高周波動作を実現し得る整流素子として期待されている。
【０００５】
ここで、たとえば特開平１１−２５１６０５号公報（特許文献１）には、従来のＳＢＤが開示されている。特許文献１には、上面に複数の凹部（トレンチ）を有する半導体基板と、複数の凹部の各々の側面および底面に沿って形成された第１電極と、第１電極および半導体基板の上面を覆うように形成された第２電極と、半導体基板の下面に形成されたオーミック電極とを備えるＳＢＤが開示されている。第１電極のショットキー障壁高さは第２電極のショットキー障壁高さよりも低い。特許文献１においては、逆方向電圧の印加時に第２電極から延びる空乏層によって耐圧を向上している。
【０００６】
なお、特許文献１と同様にドリフト領域の表面にトレンチ構造を有する半導体装置は、たとえば特表平８−５１２４３０号公報（特許文献２）、特開平６−１１２２１６号公報（特許文献３）、および特開２００２−２６３４１号公報（特許文献４）にも開示されている。
【特許文献１】特開平１１−２５１６０５号公報
【特許文献２】特表平８−５１２４３０号公報
【特許文献３】特開平６−１１２２１６号公報
【特許文献４】特開２００２−２６３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＳＢＤにおいては、オン電圧（順方向電流を流すために必要な最小の電圧）を低下しつつ耐圧を向上することは困難であった。以下、そのことを説明する。
【０００８】
オン電圧はショットキー障壁高さφＢｎによって決まり、ショットキー電極と接触する半導体層の不純物濃度を高濃度にしたり、ショットキー電極として仕事関数の小さい材料を選択したりすれば、ショットキー障壁高さφＢｎが低くなり、オン電圧を低下することができる。しかし、ショットキー障壁高さφＢｎが低くなると、逆方向電圧の印加時において、漏れ電流が増大し、耐圧も低下する。一方、耐圧を向上するためにショットキー電極の障壁高さφＢｎを高くすると、オン電圧が大きくなり、定常損失が増加する。このように、従来のＳＢＤにおいては、オン電圧を低下しつつ耐圧を向上することはできなかった。
【０００９】
したがって、本発明の目的は、オン電圧を低下しつつ耐圧を向上することのできる半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、第１導電型の半導体層と、半導体層の一方の主面に形成されたアノード電極と、半導体層の他方の主面に形成されたカソード電極と、半導体層中に形成された第２導電型の不純物領域とを備えている。半導体層はアノード電極と接触する一方の主面に突起部を有しており、不純物領域は突起部の先端よりも他方の主面側に達するように形成されている。
【００１１】
本発明の半導体装置によれば、順方向電圧印加時に突起部に電界集中が起こり、突起部の電圧が局所的に高くなる。これにより、順方向電流が流れやすくなり、オン電圧を低下することができる。また、逆方向電圧印加時には、不純物領域との境界から半導体層内へ延びる空乏層によってアノード電極とカソード電極との間の電流経路が遮断される。これにより、耐圧を向上することができる。
【００１２】
本発明の半導体装置において好ましくは、突起部の幅が半導体層の他方の主面に向かって単調減少している。
【００１３】
これにより、突起部の先端に電界が集中しやすくなるので、順方向電流がさらに流れやすくなり、オン電圧を一層低下することができる。
【００１４】
本発明の半導体装置において好ましくは、半導体層はその一方の主面に複数の凹部を有しており、突起部は複数の凹部の間に形成されており、不純物領域は複数の凹部の各々の内部表面に形成されている。
【００１５】
これにより、凹部同士の間にある半導体層内が電流経路となり、逆方向電圧印加時にこの電流経路を空乏層化することによって電流経路を遮断することができる。
【００１６】
本発明の半導体装置において好ましくは、不純物領域と接触し、かつアノード電極と同一電位にされた他の電極が凹部内にさらに備えられている。
【００１７】
これにより、アノード電極に印加された電圧に応じて半導体層内の空乏層が伸縮するので、半導体装置の制御性が向上する。
【００１８】
本発明の半導体装置において好ましくは、不純物領域は半導体層の内部に埋め込まれている。
【００１９】
これにより、逆方向電圧印加時に半導体層の内部を空乏層化することにより電流経路を遮断することができる。
【発明の効果】
【００２０】
本発明の半導体装置によれば、オン電圧を低下しつつ耐圧を向上することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面に基づいて説明する。
（実施の形態１）
図１は本発明の実施の形態１におけるＳＢＤの構成を示す平面図であり、図２は本発明の実施の形態１におけるＳＢＤの他の構成を示す平面図であり、図３は本発明の実施の形態１におけるＳＢＤのさらに他の構成を示す平面図である。図１においては、複数のアノード電極９およびトレンチ１１が図中横方向に交互に形成されている。アノード電極９およびトレンチ１１の各々は、図中縦方向に線状に延びている。図２においては、アノード電極９が格子状に形成されており、アノード電極９の間には複数のトレンチ１１が矩形状で形成されている。図３においては、トレンチ１１が格子状に形成されており、トレンチ１１の間には複数のアノード電極９が矩形状で形成されている。図１および図２においては複数のアノード電極９が形成されているが、複数のアノード電極９の各々はたとえば図示しない配線によって互いに電気的に接続されており、同一電位とされている。
【００２２】
図４は図１〜図３のＩＶ−ＩＶ線に沿った断面図である。図４を参照して、本実施の形態における半導体装置としてのＳＢＤ１は、ｎ型基板３と、ｎ+エピタキシャル層５と、アノード電極９と、カソード電極７と、ｐ型不純物領域１３と、絶縁層１５とを備えている。ｎ型基板３上にはｎ+エピタキシャル層５が形成されており、ｎ型基板３およびｎ+エピタキシャル層５によってｎ型の半導体層が構成されている。ｎ+エピタキシャル層５はその上面５ａに複数のトレンチ１１（凹部）を有しており、複数のトレンチ１１同士の間におけるｎ+エピタキシャル層５の上面５ａにアノード電極９が形成されている。アノード電極９はｎ+エピタキシャル層５とショットキー接触している。またｎ+エピタキシャル層５は、複数のトレンチ１１同士の間の上面５ａに突起部１９を有している。突起部１９はｎ型基板３の下面３ｂの方へ突出しており、アノード電極９と接触している。トレンチ１１の底面におけるｎ+エピタキシャル層５中にはｐ型不純物領域１３が形成されている。ｐ型不純物領域１３は突起部１９の先端よりもｎ型基板３の下面３ｂ側の領域Ｒに達するように形成されている。トレンチ１１の側面には絶縁層１５が形成されている。ｎ型基板３の下面３ｂにはカソード電極７が形成されている。カソード電極７はｎ型基板３とオーミック接触している。
【００２３】
図５は図４における突起部の拡大図である。図５を参照して、突起部１９は三角錐の形状であり、突起部１９の幅Ｄはｎ型基板３の下面３ｂ（図中下方）に向かって単調減少している。突起部１９の最大幅Ｄは０．５μｍ以上１μｍ以下であり、ｎ+エピタキシャル層５の上面５ａから頂点までの突起部１９の高さ（深さ）Ｈは０．２μｍ以上０．５μｍ以下である。また、突起部１９は図５の形状を有している場合の他、たとえば図６に示すように深さ方向に沿って一定の幅を有するような矩形の断面形状を有していてもよいし、図７に示すような上面５ａを半球状に掘り込んだ形状を有していてもよい。さらに、図示しないが、トレンチ１１同士の間の上面５ａに複数の突起部１９が形成されていてもよい。
【００２４】
図４を参照して、ｎ型基板３およびｎ+エピタキシャル層５はたとえばＳｉＣ、窒化ガリウム（ＧａＮ）、またはダイヤモンドなどのワイドバンドギャップ半導体よりなっている。アノード電極９はたとえばタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、または白金（Ｐｔ）などよりなっている。カソード電極７はたとえばアルミニウム（Ａｌ）などよりなっている。また、ＳＢＤ１の具体的寸法の一例を示すと、トレンチ１１の幅（図中横方向の長さ）は３μｍであり、トレンチ１１の深さ（図中縦方向の長さ）は３μｍであり、トレンチ１１同士の間隔は２μｍである。
【００２５】
なお、図４においてｐ型不純物領域１３はトレンチ１１の底面のみに形成されているが、本発明の不純物領域は複数の凹部の各々の内部表面に形成されていればよく、たとえば図４においてトレンチ１１の底面ではなく側面のみに形成されていてもよい。
【００２６】
ＳＢＤ１は、アノード電極９とカソード電極７との電位が変化することにより、アノード電極９とカソード電極７との間に電流を流す状態と、アノード電極９とカソード電極７との間に存在するｎ+エピタキシャル層５を空乏層化することによってアノード電極９とカソード電極７との間の電流経路を遮断する状態とを選択可能である。続いて、本実施の形態におけるＳＢＤ１の具体的な動作原理について、図８〜図１０を用いて説明する。
【００２７】
図８は、アノード電極とカソード電極とが同電位の状態におけるＳＢＤを説明するための図である。図８を参照して、アノード電極９とカソード電極７とが同電位であると、アノード電極９とｎ+エピタキシャル層５と間のショットキー障壁によって、アノード電極９との境界からｎ+エピタキシャル層５内に空乏層３１が形成される。また、ｐ型不純物領域１３の各々との境界からｎ+エピタキシャル層５内に空乏層３３ａ、３３ｂの各々が形成される。なお、空乏層３３ａ、３３ｂの各々は、図示しない位置において繋がっていてもよい。ここで、空乏層３１の大きさはアノード電極９とｎ+エピタキシャル層５との材料の組合せにより規定可能である。また空乏層３３ａ、３３ｂの大きさは、ｐ型不純物領域１３の各々の不純物濃度およびｎ+エピタキシャル層５の不純物濃度により規定可能である。
【００２８】
図９は、順方向電圧が印加された場合におけるＳＢＤを説明するための図である。図９を参照して、アノード電極９の電位がカソード電極７の電位よりも高いと（順方向電圧が印加されると）、空乏層３１は図８の状態よりも図中上方向に収縮し、空乏層３３ａ、３３ｂの各々は図８の状態よりも図中横方向（幅方向）および図中上下方向に収縮する。
【００２９】
ここで、突起部１９には電界集中が起こるため、アノード電極９とｎ+エピタキシャル層５との境界のうち、突起部１９において電圧が局所的に高くなる。これにより、突起部１９の真下のｎ+エピタキシャル層５に空乏層化されていない部分（電流経路）ができる。この電流経路を介して、アノード電極９とカソード電極７との間に電流Ｉが流れる。
【００３０】
図１０は、逆方向電圧が印加される場合におけるＳＢＤを説明するための図である。図１０を参照して、カソード電極７の電位がアノード電極９の電位よりも高いと（逆方向電圧が印加されると）、空乏層３１は図８の状態よりも図中上下方向に延び、空乏層３３ａと空乏層３３ｂとは一体化し、空乏層３３となって図中下方向に延びる。これにより、トレンチ１１の各々に挟まれたｎ+エピタキシャル層５内は空乏化され、アノード電極９とカソード電極７との間の電流経路は空乏層３１および３３により遮断される。また、逆方向電圧がさらに大きくなると、空乏層３１および３３が一体化した空乏層がさらにその厚みを増す。これによりパンチスルー電流が抑止される。
【００３１】
続いて、本実施の形態におけるＳＢＤ１の製造方法について、図１１〜図１４を用いて説明する。始めに図１１を参照して、たとえばＳｉＣよりなるｎ型基板３を準備する。そして、たとえばＳｉＣよりなるｎ+エピタキシャル層５をｎ型基板３の上面３ａにエピタキシャル成長させる。ｎ+エピタキシャル層５はたとえばＣＶＤ（Chemical  Vapor  Deposition）法によって形成され、原料ガスとしてＳｉＨ4とＣ3Ｈ8とを用い、不純物ガスとして窒素ガスを用いて行なわれる。次に、ｎ+エピタキシャル層５の上面５ａにレジスト８０を形成する。レジスト８０は、所定位置に開口部８０ａを有するようにパターニングされる。ここで、開口部８０ａは深さ方向（図中下方向）に向かってその幅が減少するように、テーパ状で形成される。そして、レジスト８０をマスクとしてｎ+エピタキシャル層５の上面５ａをエッチングする。これにより、ｎ+エピタキシャル層５の上面５ａに、図５に示す形状を有する複数の突起部１９が形成される。このように、テーパ状の開口部を有するレジストを用いてテーパ形状にエッチングする手法を「テーパエッチング」という。また、レジスト８０の開口部８０ａの形状を変えることによって突起部１９の形状および大きさを調節することができる。その後レジスト８０を除去する。
【００３２】
次に図１２を参照して、トレンチ１１を形成する領域が露出するように、ｎ+エピタキシャル層５の上面５ａにレジスト８１を形成する。そして、このレジスト８１をマスクとしてｎ+エピタキシャル層５の上面５ａをエッチングする。これにより、複数の突起部１９の各々の間にトレンチ１１が形成される。続いて、ｎ+エピタキシャル層５を５００℃まで加熱し、レジスト８１をマスクとしてたとえばＡｌ、ボロン（Ｂ）などの不純物をトレンチ１１の底面１１ａにイオン注入する。これにより、トレンチ１１の底面１１ａにおけるｎ+エピタキシャル層５中にｐ型不純物領域１３が形成される。その後レジスト８１を除去する。
【００３３】
次に図１３を参照して、たとえばＣＶＤ法を用いて絶縁層１５を形成する。絶縁層１５はトレンチの底面１１ａおよび側面１１ｂと、ｎ+エピタキシャル層５の上面５ａとに形成される。
【００３４】
次に図１４を参照して、図１０において形成された絶縁層１５をエッチバックする。これにより、トレンチ１１の底面１１ａとｎ+エピタキシャル層５の上面５ａとが再び露出し、トレンチ１１の側面１１ｂにのみ絶縁層１５が残る。
【００３５】
その後図４を参照して、たとえば蒸着法を用いて、Ａｌなどよりなるカソード電極７をｎ型基板３の下面３ｂに形成し、Ｗ、Ｔｉ、Ｎｉ、Ｍｏ、またＰｔなどよりなるアノード電極９をｎ+エピタキシャル層５の上面５ａに形成する。以上の工程により、ＳＢＤ１が完成する。
【００３６】
本実施の形態におけるＳＢＤ１によれば、順方向電圧印加時に突起部１９に電界集中が起こり、突起部１９の電圧が局所的に高くなる。これにより、順方向電流が流れやすくなり、オン電圧を低下することができる。また、逆方向電圧印加時には、ｐ型不純物領域１３との境界からｎ+エピタキシャル層５内へ延びる空乏層３３ａ、３３ｂによって突起部１９の真下の電流経路が遮断される。これにより、耐圧を向上することができる。
【００３７】
また、突起部１９の幅Ｄがｎ型基板３の下面３ｂに向かって単調減少しているので、突起部１９の先端に電界が集中しやすくなり、オン電圧を一層低下することができる。
【００３８】
さらに、ｎ+エピタキシャル層５はその上面５ａに複数のトレンチ１１を有しており、突起部１９はトレンチ１１同士の間に形成されており、ｐ型不純物領域１３はトレンチ１１の各々の底面１１ａに形成されている。これにより、トレンチ１１同士の間にあるｎ+エピタキシャル層５内が電流経路となり、逆方向電圧印加時にこの電流経路を空乏層化することによって電流経路を遮断することができる。
【００３９】
なお、本実施の形態においては、突起部１９を形成した後でトレンチ１１およびｐ型不純物領域１３を形成する場合について示したが、トレンチ１１およびｐ型不純物領域１３を形成した後で突起部１９を形成してもよい。またｐ型不純物領域１３を形成した後でトレンチ１１を形成してもよい。これについて図１５および図１６を用いて以下に説明する。
【００４０】
図１５を参照して、図１１に示す製造方法と同様の製造方法により複数の突起部１９を形成し、レジスト８０を除去した後、ｎ+エピタキシャル層５の上面５ａにレジスト８２を形成する。ここでレジスト８２は、トレンチ１１を形成する領域よりも広い領域が露出するように、ｎ+エピタキシャル層５の上面５ａに形成される。続いて、ｎ+エピタキシャル層５を５００℃まで加熱し、レジスト８２をマスクとしてｎ+エピタキシャル層５の上面５ａに不純物をイオン注入する。このとき、後に形成されるトレンチ１１の深さよりも深い領域まで不純物が到達するように、イオンの加速電圧を調節する。これにより、ｎ+エピタキシャル層５の上面５ａにｐ型不純物領域１３が形成される。その後レジスト８２を除去する。
【００４１】
次に図１６を参照して、ｎ+エピタキシャル層５の上面５ａにおけるトレンチ１１を形成する領域が露出するようにレジスト８３を形成する。そして、このレジスト８３をマスクとしてｎ+エピタキシャル層５の上面５ａをエッチングする。これにより、複数の突起部１９の各々の間にトレンチ１１が形成される。このとき、トレンチ１１の底面１１ａおよび側面１１ｂにはｐ型不純物領域１３の一部が残る。その後レジスト８３を除去する。
【００４２】
さらに本実施の形態のＳＢＤ１の他の例として、図１７に示すように、ＳＢＤ１が電極２１をさらに備えていてもよい。電極２１は、ｐ型不純物領域１３と接触するようにトレンチ１１内の底面１１ａに形成されている。電極２１は図示しない配線によってアノード電極９と電気的に接続されており、これにより電極２１とアノード電極９とは同一電位にされている。電極２１を形成することにより、アノード電極９に印加された電圧に応じてｎ+エピタキシャル層５内の空乏層が伸縮するので、ＳＢＤ１の制御性が向上する。
【００４３】
（実施の形態２）
図１８は、本発明の実施の形態２におけるＳＢＤの構成を示す断面図である。図１８を参照して、本実施の形態におけるＳＢＤ１は、以下の点において実施の形態１におけるＳＢＤと異なっている。
【００４４】
本実施の形態のＳＢＤ１において、ｎ+エピタキシャル層５の上面にはトレンチが形成されておらず、ｎ+エピタキシャル層５の上面５ａ全面にアノード電極９が形成されている。ｎ+エピタキシャル層５の上面５ａには一定の間隔で複数の突起部１９が形成されており、突起部１９同士の間にはｐ型不純物領域１３が形成されている。ｐ型不純物領域１３は突起部１９の先端よりもｎ型基板３の下面３ｂ側の領域Ｒに達するように形成されている。
【００４５】
なお、これ以外のＳＢＤ１の構成および動作は、実施の形態１におけるＳＢＤの構成および動作とほぼ同様であるので、同一の構成要素には同一の符号を付し、その説明は繰り返さない。
【００４６】
続いて、本実施の形態におけるＳＢＤ１の製造方法について説明する。始めに、図１１に示す製造方法と同様の製造方法を経て、ｎ+エピタキシャル層５の上面５ａに複数の突起部１９を形成し、レジスト８０を除去する。次に図１９を参照して、ｎ+エピタキシャル層５の上面５ａに所定形状のレジスト８４を形成する。そして、ｎ+エピタキシャル層５を５００℃まで加熱し、レジスト８４をマスクとして不純物をｎ+エピタキシャル層５の上面５ａにイオン注入する。これにより、ｎ+エピタキシャル層５の上面にｐ型不純物領域１３が形成される。その後レジスト８４を除去する。
【００４７】
その後図１８に示すように、カソード電極７をｎ型基板３の下面３ｂに形成し、アノード電極９をｎ+エピタキシャル層５の上面５ａに形成する。以上の工程により、ＳＢＤ１が完成する。
【００４８】
本実施の形態におけるＳＢＤ１によれば、実施の形態１のＳＢＤとほぼ同様の効果を得ることができる。加えて、トレンチを形成しない分だけ製造工程を簡略化することができる。
【００４９】
なお、本実施の形態においてはｎ+エピタキシャル層５の上面５ａにｐ型不純物領域１３が形成される場合について示したが、このような場合の他、たとえば図２０に示すように、ｐ型不純物領域１３を形成する際のイオン注入エネルギを図１９の場合のエネルギよりも高くすることにより、ｐ型不純物領域１３がｎ+エピタキシャル層５の内部に埋め込まれるように形成されてもよい。図２０のＳＢＤ１に逆方向電圧が印加されると、ｐ型不純物領域１３との境界からｎ+エピタキシャル層５の内部へ空乏層３３ａ、３３ｂが延び、ｎ+エピタキシャル層５の内部が空乏層化される。これにより、アノード電極９とカソード電極７との間の電流経路が遮断される。
【実施例１】
【００５０】
本実施例では、以下の方法により本発明例のＳＢＤを製造した。始めに厚さ４００μｍ、抵抗率０．０２２Ω・ｃｍ、（０００１）面のオフ角が８°の４Ｈ型ＳｉＣ基板を準備した。次に、厚さ１０μｍ、濃度５×１０15ｃｍ-3のｎ型ＳｉＣ層をＳｉＣ基板上に形成した。ＳｉＣ層はＣＶＤエピタキシャル法を用いて形成した。次に、所定の形状のレジストをパターニングし、このレジストをマスクとしてＲＩＥ（Reactive  Ion  Etching）によりＳｉＣ層をドライエッチングした。その結果、幅３μｍ、深さ３μｍ、間隔２μｍのトレンチを形成した。続いて、イオン注入により、濃度２×１０17ｃｍ-3、深さ１μｍのｐ型不純物領域をトレンチの底面に形成した。次に、所定位置にテーパ状の開口部を有するレジストをＳｉＣ層の上面に形成し、このレジストをマスクとしてＳｉＣ層の上面をエッチングした。これにより、図５の形状を有する突起部をトレンチ同士の間におけるＳｉＣ層の上面に形成した。突起部の幅Ｄは０．５μｍであり、深さＨは１μｍであった。その後、ＳｉＣ基板の下面にＡｌよりなるカソード電極を形成し、ＳｉＣ層の上面にＮｉよりなるアノード電極を形成した。
【００５１】
また、比較例１として、突起部を形成しない以外は本発明例の製造方法と同様の製造方法でＳＢＤを製造した。さらに、比較例２として、ｐ型不純物領域を形成しない以外は本発明例の製造方法と同様の製造方法でＳＢＤを製造した。
【００５２】
このようにして得られた３つのＳＢＤの特性を調べた。その結果、本発明例では比較例１よりもオン電圧が低かった。また、本発明例では比較例２に比べて逆方向電圧に対する耐圧が向上した。具体的には、比較例２の耐圧が９００Ｖであったのに対して、本発明例の耐圧は１．２ｋＶであった。以上により、本発明例ではオン電圧を低下させつつ耐圧を向上できることが確認された。
【００５３】
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【産業上の利用可能性】
【００５４】
本発明の半導体装置は、パワーデバイスに適用されるＳＢＤに適している。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１におけるＳＢＤの構成を示す平面図である。
【図２】本発明の実施の形態１におけるＳＢＤの他の構成を示す平面図である。
【図３】本発明の実施の形態１におけるＳＢＤのさらに他の構成を示す平面図である。
【図４】図１〜図３のＩＶ−ＩＶ線に沿った断面図である。
【図５】図４における突起部の拡大図である。
【図６】突起部の形状の他の例を示す拡大断面図である。
【図７】突起部の形状のさらに他の例を示す拡大断面図である。
【図８】アノード電極とカソード電極とが同電位である場合におけるＳＢＤを説明するための図である。
【図９】順方向電圧が印加された場合におけるＳＢＤを説明するための図である。
【図１０】逆方向電圧が印加される場合におけるＳＢＤを説明するための図である。
【図１１】本発明の実施の形態１におけるＳＢＤの製造方法の第１工程を示す断面図である。
【図１２】本発明の実施の形態１におけるＳＢＤの製造方法の第２工程を示す断面図である。
【図１３】本発明の実施の形態１におけるＳＢＤの製造方法の第３工程を示す断面図である。
【図１４】本発明の実施の形態１におけるＳＢＤの製造方法の第４工程を示す断面図である。
【図１５】本発明の実施の形態１におけるＳＢＤの他の製造方法の第１工程を示す断面図である。
【図１６】本発明の実施の形態１におけるＳＢＤの他の製造方法の第２工程を示す断面図である。
【図１７】本発明の実施の形態１におけるＳＢＤの他の構成を示す断面図である。
【図１８】本発明の実施の形態２におけるＳＢＤの構成を示す断面図である。
【図１９】本発明の実施の形態２におけるＳＢＤの製造方法を示す断面図である。
【図２０】本発明の実施の形態２におけるＳＢＤの他の構成を示す断面図である。
【符号の説明】
【００５６】
１  ＳＢＤ、３  ｎ型基板、３ａ  ｎ型基板上面、３ｂ  ｎ型基板下面、５  ｎ+エピタキシャル層、５ａ  ｎ+エピタキシャル層上面、７  カソード電極、９  アノード電極、１１  トレンチ、１１ａ  トレンチ底面、１１ｂ  トレンチ側面、１３  ｐ型不純物領域、１５  絶縁層、１９  突起部、２１  電極、３１，３３，３３ａ，３３ｂ  空乏層、８０〜８４  レジスト、８０ａ  レジスト開口部。
【図１】
2008160024.tif 000003
【図２】
2008160024.tif 000004
【図３】
2008160024.tif 000005
【図４】
2008160024.tif 000006
【図５】
2008160024.tif 000007
【図６】
2008160024.tif 000008
【図７】
2008160024.tif 000009
【図８】
2008160024.tif 000010
【図９】
2008160024.tif 000011
【図１０】
2008160024.tif 000012
【図１１】
2008160024.tif 000013
【図１２】
2008160024.tif 000014
【図１３】
2008160024.tif 000015
【図１４】
2008160024.tif 000016
【図１５】
2008160024.tif 000017
【図１６】
2008160024.tif 000018
【図１７】
2008160024.tif 000019
【図１８】
2008160024.tif 000020
【図１９】
2008160024.tif 000021
【図２０】
2008160024.tif 000022