(57)【要約】【課題】波長の選択性を向上させた誘電体多層膜フィルタの製造方法および誘電多層膜フィルタの製造装置を提供する。【解決手段】第一チャンバＦＬと第二チャンバＦＨは、それぞれ対応する屈折率を有する誘電体、あるいは、その誘電体に含まれる導体元素を主成分とするターゲット１８を搭載し、該ターゲット１８をスパッタして低屈折率層と高屈折率層を形成する。そして、第一チャンバＦＬと第二チャンバＦＨは、それぞれターゲット１８をスパッタするときに、対応するバイアス電源Ｇ１を駆動して基板２に負のバイアス電位を印加し、かつ、対応する熱交換器ＨＸを駆動して基板２の温度を室温にする。【選択図】図３
2008281958.tif 000002
【特許請求の範囲】
【請求項１】
導体または誘電体からなる複数の異なるターゲットの各々をスパッタして基板に複数の誘電体層を積層する誘電体多層膜フィルタの製造方法であって、
前記複数のターゲットの各々をスパッタするときに、前記基板に負のバイアス電位を印加し、かつ、前記基板を冷却して前記基板に前記複数の誘電体層を積層すること、
を特徴とする誘電体多層膜フィルタの製造方法。
【請求項２】
請求項１に記載の誘電体多層膜フィルタの製造方法であって、
前記負のバイアス電位を印加しないときの誘電体層の成膜速度をＤＲ０とし、
前記負のバイアス電位を印加するときの誘電体層の成膜速度をＤＲ１とするとき、
前記負のバイアス電位は、前記複数の誘電体層の各々に対してＤＲ１＜０．６×ＤＲ０を満たすこと、
を特徴とする誘電体多層膜フィルタの製造方法。
【請求項３】
請求項１または２に記載の誘電体多層膜フィルタの製造方法であって、
前記複数のターゲットの各々をスパッタするときに、基板温度を−５０℃から２００℃にして前記基板に前記複数の誘電体層を積層すること、
を特徴とする誘電体多層膜フィルタの製造方法。
【請求項４】
請求項１〜３のいずれか１つに記載の誘電体多層膜フィルタの製造方法であって、
前記複数のターゲットの各々は、シリコン、アルミニウム、チタン、ジルコニウム、タンタル、ニオブ、亜鉛、ハフニウム、マグネシウムからなる群から選択されるいずれか一つの元素を主成分とする導体であること、
前記複数のターゲットの各々をスパッタするスパッタガスは、酸素、オゾン、亜酸化窒素からなる群から選択される少なくともいずれか一つのガスと、アルゴンとからなること、
を特徴とする誘電体多層膜フィルタの製造方法。
【請求項５】
導体または誘電体からなる複数の異なるターゲットと、
前記複数のターゲットの各々と対向する位置に基板を載置するステージと、
前記複数のターゲットの各々にカソード電位を印加してスパッタするカソード電源と、
前記ステージに載置される前記基板に負のバイアス電位を印加するバイアス電源と、
前記ステージに載置される前記基板を冷却する冷却機構と、
前記カソード電源を駆動制御して前記ターゲットをスパッタさせるとともに、前記バイアス電源を駆動制御して前記基板に前記負のバイアス電位を印加させ、かつ、前記冷却機構を駆動制御して前記基板を冷却させて前記基板に複数の誘電体層を積層させる制御部と、を備えたこと、
を特徴とする誘電体多層膜フィルタの製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体多層膜フィルタの製造方法、及び、誘電体多層膜フィルタの製造装置に関する。
【背景技術】
【０００２】
光通信技術には、特定の波長の光を合波または分波する誘電体多層膜フィルタが用いられる。誘電体多層膜フィルタは、シリコン酸化物（ＳｉＯ２）などからなる低屈折率の誘電体層と、チタン酸化物（ＴｉＯ２）などからなる高屈折率の誘電体層とを有し、これら低屈折率層と高屈折率層とを交互に積層した積層構造を有する。
【０００３】
誘電体多層膜フィルタは、各誘電体層の屈折率と各誘電体層の膜厚によって、合波あるいは分波する光の波長を選択する。誘電体多層膜フィルタの製造工程においては、この波長選択性を得るために、各誘電体層の屈折率と膜厚に対し極めて高い精度が要求される。
【０００４】
誘電体多層膜フィルタの製造方法には、従来から、イオンビームスパッタ法が用いられている（例えば、特許文献１）。イオンビームスパッタ法は、イオン源から照射するＡｒイオンなどの運動エネルギーを成膜材料に与え、飛散する成膜材料を基板の上に堆積させる。これによれば、各誘電体層の成膜状態が、イオン源の照射条件によって直接的に制御されるため、各誘電体層の膜厚が高い精度の下で再現される。
【０００５】
一方、イオンビームスパッタ法においては、誘電体層の成膜速度が遅く、また、複雑な装置構成を有する欠点がある。そこで、近年では、誘電体多層膜フィルタの製造方法として、半導体装置の製造プロセスに利用されるマグネトロンスパッタ法が注目されている（例えば、特許文献２）。
【特許文献１】特開平１０−１７０７１７号公報
【特許文献２】特開平９−２７２９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＳｉＯ２やＴｉＯ２などの誘電体は、その結晶化温度が低いため、対応するスパッタ粒子が基板上に堆積するときに、その結晶化を容易に進行させて微結晶膜を形成させる。本発明者らは、誘電体多層膜フィルタの製造方法を検討するなかで、誘電体層の微結晶状態が透過光の波長分散や透過率の変動を招き、誘電体多層膜フィルタの波長選択性を大きく低下させていることを見出した。
【０００７】
そこで、上記スパッタ法において、各誘電体層を非晶質（アモルファス）にさせることができれば、誘電体多層膜フィルタの波長選択性を大幅に向上できると考えられる。マグネトロンスパッタ法において非晶質の膜質を得るためには、スパッタ時の圧力を１０−２Ｐａ以下の低圧にする方法が想起されるが、本発明者らの試験研究において、波長選択性の向上に繋がる十分な非晶質を得難いものであった。
【０００８】
本願発明は、上記問題を解決するためになされたものであって、波長の選択性を向上させた誘電体多層膜フィルタの製造方法および誘電多層膜フィルタの製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の誘電体多層膜フィルタの製造方法では、導体または誘電体からなる複数の異なるターゲットの各々をスパッタして基板に複数の誘電体層を積層する誘電体多層膜フィルタの製造方法であって、前記複数のターゲットの各々をスパッタするときに、前記基板に負のバイアス電位を印加し、かつ、前記基板を冷却して前記基板に前記複数の誘電体層を積層することを要旨とする。
【００１０】
請求項１に記載の誘電体多層膜フィルタの製造方法において、負のバイアス電位は、成膜空間のイオンを誘電体に衝突させて結晶粒の成長を抑制させることができる。基板に施す冷却は、イオンの衝突によって誘電体に与えられる熱エネルギーを消費し、各誘電体層に対して結晶化温度に相当するエネルギーの付与を回避させることができる。したがって、各誘電体層の非晶質化を図ることができ、ひいては、誘電体多層膜フィルタの波長選択性を向上させることができる。
【００１１】
請求項２に記載の発明では、請求項１に記載の誘電体多層膜フィルタの製造方法であって、前記負のバイアス電位を印加しないときの誘電体層の成膜速度をＤＲ０とし、前記負のバイアス電位を印加するときの誘電体層の成膜速度をＤＲ１とするとき、前記負のバイアス電位は、前記複数の誘電体層の各々に対してＤＲ１＜０．６×ＤＲ０を満たすことを要旨とする。
【００１２】
請求項２に記載の発明によれば、負のバイアス電位が、誘電体層の成膜速度に基づいて規定されてＤＲ１＜０．６×ＤＲ０を満たすため、各誘電体層の非晶質化を、より確実に図ることができる。
【００１３】
請求項３に記載の発明は、請求項１または２に記載の誘電体多層膜フィルタの製造方法であって、前記複数のターゲットの各々をスパッタするときに、基板温度を−５０℃から２００℃にして前記基板に前記複数の誘電体層を積層することを要旨とする。
【００１４】
請求項３に記載の発明によれば、各誘電体層の非晶質化を、より確実に図ることができる。
請求項４に記載の発明では、請求項１〜３のいずれか１つに記載の誘電体多層膜フィルタの製造方法であって、前記複数のターゲットの各々は、シリコン、アルミニウム、チタン、ジルコニウム、タンタル、ニオブ、亜鉛、ハフニウム、マグネシウムからなる群から選択されるいずれか一つの元素を主成分とする導体であること、前記複数のターゲットの各々をスパッタするスパッタガスは、酸素、オゾン、亜酸化窒素からなる群から選択される少なくともいずれか一つのガスと、アルゴンとからなることを要旨とする。
【００１５】
請求項４に記載の発明によれば、酸化物誘電体層の非晶質化を図ることができ、酸化物誘電体からなる誘電体多層膜フィルタの波長選択性を向上させることができる。
上記目的を達成するために、請求項５に記載の誘電体多層膜フィルタの製造装置では、導体または誘電体からなる複数の異なるターゲットと、前記複数のターゲットの各々と対向する位置に基板を載置するステージと、前記複数のターゲットの各々にカソード電位を印加してスパッタするカソード電源と、前記ステージに載置される前記基板に負のバイアス電位を印加するバイアス電源と、前記ステージに載置される前記基板を冷却する冷却機構と、前記カソード電源を駆動制御して前記ターゲットをスパッタさせるとともに、前記バイアス電源を駆動制御して前記基板に前記負のバイアス電位を印加させ、かつ、前記冷却機構を駆動制御して前記基板を冷却させて前記基板に複数の誘電体層を積層させる制御部と、を備えたことを要旨とする。
【００１６】
請求項５に記載の誘電体多層膜フィルタの製造装置によれば、制御部は、複数の異なるターゲットをスパッタさせるとき、成膜空間のイオンを対応する誘電体に衝突させて各誘
電体層の結晶粒の成長を抑制させる。また、制御部は、複数の異なるターゲットをスパッタさせるとき、イオンの衝突によって対応する誘電体に与える熱エネルギーを冷却機構に消費させ、各誘電体層の成膜温度をそれぞれ結晶粒の成長温度より低くさせる。したがって、各誘電体層の非晶質化を図ることができ、ひいては、誘電体多層膜フィルタの波長選択性を向上させることができる。
【発明の効果】
【００１７】
上記したように、本発明によれば、波長の選択性を向上させた誘電体多層膜フィルタの製造方法および誘電多層膜フィルタの製造装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を具体化した一実施形態を図面に従って説明する。
（誘電体多層膜フィルタ）
まず、本発明を利用して製造する誘電体多層膜フィルタについて説明する。図１は、誘電体多層膜フィルタを示す概略断面図である。
【００１９】
図１において、誘電体多層膜フィルタ１の基板２には、低屈折率層３Ｌと高屈折率層３Ｈとが周期的に交互に積層されている。各低屈折率層３Ｌは、それぞれ非晶質の誘電体からなる薄膜であって、相対的に低い屈折率の誘電体によって形成されている。各高屈折率層３Ｈは、それぞれ非晶質の誘電体からなる薄膜であって、相対的に高い屈折率の誘電体によって形成されている。各低屈折率層３Ｌと各高屈折率層３Ｈは、それぞれ非晶質を呈することによって、透過する光の波長分散を抑制させて、予め規定される所定波長の光のみを所定の透過率で透過させる。
【００２０】
相対的に低い屈折率の誘電体としては、例えば、シリコン酸化物（ＳｉＯ２）、マグネシウム酸化物（ＭｇＯ）、アルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。また、相対的に高い屈折率の誘電体としては、例えば、チタン酸化物（ＴｉＯ２）、ジルコニウム酸化物（ＺｒＯ）、タンタル酸化物（Ｔａ２Ｏ５）、ニオブ酸化物（Ｎｂ２Ｏ５）、ハフニウム酸化物（ＨｆＯ２）、亜鉛酸化物（ＺｎＯ）を用いることができる。
【００２１】
低屈折率層３Ｌは、誘電体多層膜フィルタ１の中心波長をλ、低屈折率層３Ｌの屈折率をｎ１、低屈折率層３Ｌの膜厚をＬとすると、Ｌ＝λ／（４・ｎ１）を満たす膜厚を有する。高屈折率層３Ｈは、誘電体多層膜フィルタ１の中心波長をλ、高屈折率層３Ｈの屈折率をｎ２、高屈折率層３Ｈの膜厚をＨとすると、Ｈ＝λ／（４・ｎ２）を満たす膜厚を有する。そして、低屈折率層３Ｌと高屈折率層３Ｈが交互に積層されるフィルタ要素は、λ／２のスペーサ、すなわち、膜厚が２Ｈからなる高屈折率層３Ｈ（スペーサ層３ＨＳ）を挟んで、複数段に積み重ねられている。
【００２２】
これによって、誘電体多層膜フィルタ１は、各フィルタ要素の透過バンドの積に略等しい透過バンドを高い選択性の下で得ることができ、立ち上がりおよび立下り鋭いバンドパスピークを得ることができる。
【００２３】
（誘電体多層膜フィルタの製造装置）
次に、誘電体多層膜フィルタの製造装置について説明する。図２は、誘電体多層膜フィルタの製造装置１０を模式的に示す平面図である。
【００２４】
図２において、誘電体多層膜の製造装置１０は、ロードロックチャンバＦ０（以下単に、ＬＬチャンバＦ０という。）と、ＬＬチャンバＦ０に連結される搬送チャンバＦＴと、搬送チャンバＦＴに連結される第一チャンバＦＬおよび第二チャンバＦＨを有する。
【００２５】
ＬＬチャンバＦ０は、減圧可能な内部空間（以下単に、収容室Ｆ０ａという。）を有し、複数の基板２を搬入および搬出する。ＬＬチャンバＦ０は、基板２の成膜処理を開始するとき、収容室Ｆ０ａを減圧して基板２を搬送チャンバＦＴに搬入し、また、基板２の成膜処理を終了するとき、収容室Ｆ０ａを大気開放して基板２を製造装置１０の外部へ搬出する。
【００２６】
搬送チャンバＦＴは、減圧可能な内部空間（以下単に、搬送室ＦＴａという。）を有し、ＬＬチャンバＦ０、第一チャンバＦＬ、第二チャンバＦＨと解除可能に連通して共通する真空系を形成可能にする。搬送室ＦＴａは、基板２を搬送するための搬送ロボットＲＢを搭載し、基板２の成膜処理を開始するとき、ＬＬチャンバＦ０の基板２を搬送チャンバＦＴに搬入する。搬送ロボットＲＢは、搬送経路に関するデータに基づいて、低屈折率層３Ｌを形成するために基板２を第一チャンバＦＬに搬送し、また、高屈折率層３Ｈを形成するために基板２を第二チャンバＦＨに搬送する。そして、搬送ロボットＲＢは、第一チャンバＦＬと第二チャンバＦＨにそれぞれ所定の回数だけ基板２を搬送すると、搬送チャンバＦＴの基板２をＬＬチャンバＦ０に搬出して成膜処理を終了する。
【００２７】
次に、第一チャンバＦＬおよび第二チャンバＦＨについて以下に説明する。図３は、第一チャンバＦＬを模式的に示す図である。なお、第二チャンバＦＨは、第一チャンバＦＬのターゲット１８を変更したものであり、その他の点では第一チャンバＦＬと同じ構成であるため、以下では、その変更点についてのみ説明する。
【００２８】
図３において、第一チャンバＦＬは、マグネトロンスパッタ法を用いて基板２に低屈折率層３Ｌを成膜するチャンバである。第一チャンバＦＬは、チャンバ本体１１を有し、そのチャンバ本体１１には、基板２を搬入して成膜処理を施すための成膜空間Ｆａが設けられている。
【００２９】
チャンバ本体１１には、供給ライン１２を介してスパッタガス（例えば、アルゴン（Ａｒ）と酸素（Ｏ２））のマスフローコントローラＭＦＣが連結されて、所定の流量範囲でＡｒとＯ２が供給される。なお、スパッタガスとしては、ＡｒとＯ２に限らず、Ｏ２、オゾン、亜酸化窒素からなる群から選択される少なくともいずれか一つのガスと、Ａｒとの混合ガスを用いることができる。
【００３０】
チャンバ本体１１には、排気ライン１３を介してターボ分子ポンプやドライポンプなどからなる排気ユニットＰＵが連結されて、成膜空間Ｆａの圧力を所定圧力範囲（例えば、１０−１Ｐａ〜１０−２Ｐａ）に調整する。
【００３１】
チャンバ本体１１の成膜空間Ｆａには、基板２を載置して位置決めするステージ１４が配設されている。ステージ１４の内部には、熱交換器ＨＸに連結される冷却ライン１５が設けられ、冷却ライン１５に循環する冷却水が熱交換器ＨＸによって室温に維持される。ステージ１４は、基板２を載置するとき、熱交換器ＨＸが循環する冷却水の熱交換によって基板２の温度を室温に維持する。これら熱交換器ＨＸと冷却ライン１５によって冷却機構が構成されている。
【００３２】
なお、本実施形態のステージ１４は、基板２を室温に維持するように構成されているが、これに限らず、ステージ１４の温調機構は、成膜する誘電体膜に応じて適宜変更する構成であってもよい。例えば、誘電体として酸化チタン（ＴｉＯ２）を成膜する場合には、上記冷却水を所定の冷却媒体に変更して基板２を所定の温度（例えば、−５０℃〜室温の間、好ましくは、−２０℃〜室温の間）に冷却する構成であってもよい。また、誘電体として酸化シリコン（ＳｉＯ２）を成膜する場合には、上記冷却ライン１５と熱交換器ＨＸをヒータに変更して基板２を所定の温度（例えば、室温〜５０℃の間）に加熱する構成で
あってもよい。また、誘電体として酸化タンタル（Ｔａ２Ｏ５）や酸化ニオブ（Ｎｂ２Ｏ５）を成膜する場合には、冷却ライン１５と熱交換器ＨＸをヒータに変更して基板２を所定の温度（例えば、室温〜２００℃の間、好ましくは、室温〜１００℃の間）に加熱する構成であってもよい。
【００３３】
ステージ１４の内部には、バイアス電源Ｇ１に接続される基板電極１６が設けられ、その基板電極１６とバイアス電源Ｇ１との間には、マッチングボックスＭＢが接続されている。バイアス電源Ｇ１は、マッチングボックスＭＢを介して基板電極１６に所定の高周波電力を出力し、マッチングボックスＭＢのインピーダンス整合によって、その出力値を安定させる。ステージ１４は、基板電極１６がバイアス電源Ｇ１からの高周波電力を受けるとき、基板に対して安定した負の電位（以下単に、バイアス電位という。）を印加する。
【００３４】
ステージ１４の上方には、基板２の周方向略全体にわたり円筒状の防着板１７が配設されている。防着板１７は、成膜空間Ｆａにプラズマが生成されるとき、チャンバ本体１１の内壁に対してスパッタ粒子の付着を防止する。
【００３５】
ステージ１４の直上には、円盤状を呈するターゲット１８が配設されている。ターゲット１８は、低屈折率層３Ｌを形成するための材料を主成分とするターゲットであって、上記相対的に低い屈折率の誘電体、あるいは、低い屈折率の誘電体に含まれる導体元素を主成分とするターゲットである。低い屈折率の誘電体としては、例えば、酸化シリコン（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ２Ｏ３）からなる群から選択されるいずれか一つの誘電体を用いることができる。低い屈折率の誘電体に含まれる導体元素としては、シリコン、マグネシウム、アルミニウムからなる群から選択されるいずれか一つの元素を用いることができる。
【００３６】
なお、第二チャンバＦＨにおいては、ターゲット１８が、高屈折率層３Ｈを形成するための材料を主成分とするターゲットであって、上記相対的に高い屈折率の誘電体、あるいは、高い屈折率の誘電体に含まれる導体元素を主成分とするターゲットである。高い屈折率の誘電体としては、例えば、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ）、酸化タンタル（Ｔａ２Ｏ５）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化ハフニウム（ＨｆＯ２）、酸化亜鉛（ＺｎＯ）からなる群から選択されるいずれか一つの誘電体を用いることができる。高い屈折率の誘電体に含まれる導体元素としては、チタン、ジルコニウム、タンタル、ニオブ、亜鉛、ハフニウムからなる群から選択されるいずれか一つの元素を用いることができる。
【００３７】
ターゲット１８の上側には、カソード電源を構成する直流パルス電源Ｇ２に接続されるバッキングプレート１９が配設されている。バッキングプレート１９は、搭載するターゲット１８を基板２に対向させて、ターゲット１８と基板２との間の距離を所定の距離に規定する。バッキングプレート１９は、直流パルス電源Ｇ２が所定の直流電力を出力するとき、成膜空間Ｆａにプラズマを生成してカソードとして機能する。
【００３８】
バッキングプレート１９の上方には、磁気回路２１が配設されている。磁気回路２１は、ターゲット１８の内表面に沿ってマグネトロン磁場を形成し、直流パルス電源Ｇ２が所定の直流電力を出力するとき、ターゲット１８の内表面においてプラズマ密度を高くして、低圧下におけるプラズマ状態を安定させる。
【００３９】
第一チャンバＦＬは、基板２が成膜空間Ｆａに搬入されるとき、冷却ライン１５を介する温度調整によって基板２を室温に維持する。また、第一チャンバＦＬは、基板２が成膜空間Ｆａに搬入されるとき、成膜空間ＦａにＡｒとＯ２を供給して成膜空間Ｆａの圧力を所定圧力に調整し、成膜空間Ｆａにスパッタ雰囲気を形成する。第一チャンバＦＬは、成
膜空間Ｆａにスパッタ雰囲気が形成されるとき、直流パルス電源Ｇ２に所定の直流電力を出力させて成膜空間Ｆａに高密度のプラズマを生成させてターゲット１８をスパッタさせる。ターゲット１８からスパッタされるスパッタ粒子は、プラズマ中の酸素によって酸素を補填されながら基板２に向かって飛行し、対応する屈折率の誘電体として基板２の表面に堆積する。
【００４０】
この際、第一チャンバＦＬは、成膜空間Ｆａにプラズマが生成されるとき、バイアス電源Ｇ１に所定の高周波電力を出力させて基板２にバイアス電位を印加する。基板２に堆積される誘電体は、バイアス電位に応じたイオン種の衝突を受けて結晶性を消失させる。また、基板２に堆積される誘電体は、冷却ライン１５を介する冷却によって、結晶化温度に相当するエネルギーを受けることなく基板２に堆積される。これによって、第一チャンバＦＬは、基板２の上に非晶質の誘電体層、すなわち、低屈折率層３Ｌを形成する。
【００４１】
また、第二チャンバＦＨは、第一チャンバＦＬと同じく、基板２が成膜空間Ｆａに搬入されるとき、成膜空間Ｆａに高密度のプラズマを生成させて対応するターゲット１８をスパッタさせる。そして、第二チャンバＦＨは、成膜空間Ｆａにプラズマが生成されるとき、対応するバイアス電源Ｇ１に所定の高周波電力を出力させて基板２にバイアス電位を印加し、かつ、冷却ライン１５を介する冷却によって基板温度を−５０℃から２００℃に設定する。これによって、第二チャンバＦＨは、基板２の上に非晶質の誘電体層、すなわち、高屈折率層３Ｈを形成する。
【００４２】
次に、上記誘電体多層膜フィルタの製造装置１０の電気的構成について説明する。図４、誘電体多層膜フィルタの製造装置１０の電気的構成を示す電気ブロック回路図である。
図４において、制御部を構成する制御装置３０は、上記誘電体多層膜フィルタの製造装置１０に各種の処理動作、例えば、基板２の搬送処理、低屈折率層３Ｌの成膜処理、高屈折率層３Ｈの成膜処理などを実行させるものである。制御装置３０は、各種の信号を入力するための入力Ｉ／Ｆ３０Ａと、各種の演算処理を実行するための演算部３０Ｂと、各種データや各種制御プログラムを格納するための記憶部３０Ｃと、各種の信号を出力するための出力Ｉ／Ｆ３０Ｄを有する。
【００４３】
制御装置３０には、入力Ｉ／Ｆ３０Ａを介して、入力部３１Ａ、ＬＬチャンバ検出部３２Ａ、搬送チャンバ検出部３３Ａ、第一チャンバ検出部３４Ａ、第二チャンバ検出部３５Ａが接続されている。
【００４４】
入力部３１Ａは、起動スイッチや停止スイッチなどの各種の操作スイッチを有し、製造装置１０が各種の処理動作に利用するためのデータを制御装置３０に入力する。例えば、入力部３１Ａは、基板２の搬送処理、低屈折率層３Ｌの成膜処理、高屈折率層３Ｈの成膜処理に関するデータを制御装置３０に入力する。
【００４５】
すなわち、入力部３１Ａは、基板２の搬送経路（各種処理の処理順序）に関するデータを制御装置３０に入力する。また、入力部３１Ａは、低屈折率層３Ｌの成膜処理を実行するための成膜条件（例えば、スパッタガスの流量、成膜圧力、成膜時間、ターゲット電力、バイアス電力など）に関するデータを制御装置３０に入力する。また、入力部３１Ａは、高屈折率層３Ｈの成膜処理を実行するための成膜条件（例えば、スパッタガスの流量、成膜圧力、成膜時間、ターゲット電力、バイアス電力など）に関するデータを制御装置３０に入力する。
【００４６】
制御装置３０は、入力部３１Ａから入力される各種のデータを受信して記憶部３０Ｃに格納し、各種のデータに対応する条件の下で各種の処理動作を実行させる。
ＬＬチャンバ検出部３２Ａは、ＬＬチャンバＦ０の状態、例えば、収容室Ｆ０ａの実圧
力、収容する基板２の枚数などを検出し、その検出結果を制御装置３０に入力する。搬送チャンバ検出部３３Ａは、搬送チャンバＦＴの状態、例えば、搬送ロボットＲＢのアーム位置などを検出し、その検出結果を制御装置３０に入力する。
【００４７】
第一チャンバ検出部３４Ａは、第一チャンバＦＬの状態、例えば、スパッタガスの実流量、成膜空間Ｆａの実圧力、実成膜時間、ターゲットに供給する実電力、基板電極１６に供給する実電力などを検出し、その検出結果を制御装置３０に入力する。第二チャンバ検出部３５Ａは、第二チャンバＦＨの状態、例えば、スパッタガスの実流量、成膜空間Ｆａの実圧力、実成膜時間、ターゲットに供給する実電力、基板電極１６に供給する実電力などを検出し、その検出結果を制御装置３０に入力する。
【００４８】
制御装置３０には、出力Ｉ／Ｆ３０Ｄを介して、出力部３１Ｂ、ＬＬチャンバ駆動部３２Ｂ、搬送チャンバ駆動部３３Ｂ、第一チャンバ駆動部３４Ｂ、第二チャンバ駆動部３５Ｂが接続されている。
【００４９】
出力部３１Ｂは、液晶ディスプレイなどの各種表示装置を有して製造装置１０の処理状況に関する各種のデータを出力する。
制御装置３０は、ＬＬチャンバ検出部３２Ａから入力される検出信号を利用して、ＬＬチャンバ駆動部３２Ｂに対応する駆動制御信号をＬＬチャンバ駆動部３２Ｂに出力する。ＬＬチャンバ駆動部３２Ｂは、制御装置３０からの駆動制御信号に応答し、収容室Ｆ０ａを減圧あるいは大気開放して基板２の搬入あるいは搬出を可能にする。
【００５０】
制御装置３０は、搬送チャンバ検出部３３Ａから入力される検出信号を利用し、入力部３１Ａから入力される処理順序に関するデータに基づいて、搬送チャンバ検出部３３Ａに対応する駆動制御信号を搬送チャンバ駆動部３３Ｂに出力する。搬送チャンバ駆動部３３Ｂは、制御装置３０からの駆動制御信号に応答し、処理順序に従って、ＬＬチャンバＦ０、搬送チャンバＦＴ、第一チャンバＦＬ、第二チャンバＦＨの間で基板２を搬送する。
【００５１】
制御装置３０は、第一チャンバ検出部３４Ａから入力される検出信号を利用し、入力部３１Ａから入力される低屈折率層３Ｌの成膜条件に基づいて、第一チャンバ駆動部３４Ｂに対応する駆動制御信号を第一チャンバ駆動部３４Ｂに出力する。第一チャンバ駆動部３４Ｂは、制御装置３０からの駆動制御信号に応答して入力部３１Ａから入力される低屈折率層３Ｌの成膜条件の下で成膜処理を実行する。
【００５２】
制御装置３０は、第二チャンバ検出部３５Ａから入力される検出信号を利用し、入力部３１Ａから入力される高屈折率層３Ｈの成膜条件に基づいて、第二チャンバ駆動部３５Ｂに対応する駆動制御信号を第二チャンバ駆動部３５Ｂに出力する。第二チャンバ駆動部３５Ｂは、制御装置３０からの駆動制御信号に応答して入力部３１Ａから入力される高屈折率層３Ｈの成膜条件の下で成膜処理を実行する。
【００５３】
（誘電体多層膜フィルタの製造方法）
まず、制御装置３０は、ＬＬチャンバＦ０に基板２がセットされて、入力部３１Ａから各種のデータを受信する。次いで、制御装置３０は、ＬＬチャンバＦ０の状態と搬送チャンバＦＴの状態を検出し、入力部３１Ａから入力される処理順序に従って基板２の搬送処理を開始させる。
【００５４】
制御装置３０は、ＬＬチャンバＦ０から搬送チャンバＦＴに搬入される基板２を第一チャンバＦＬに搬送させて、入力部３１Ａから入力される低屈折率層３Ｌの成膜条件に基づいて、対応する成膜空間Ｆａにスパッタ雰囲気を形成させる。そして、制御装置３０は、バイアス電源Ｇ１と直流パルス電源Ｇ２を駆動させて、低屈折率層３Ｌの成膜処理を実行
させる。
【００５５】
制御装置３０は、第一チャンバＦＬの状態を検出して低屈折率層３Ｌの成膜処理が終了したか否かを判断し、低屈折率層３Ｌの成膜処理が終了すると、第一チャンバＦＬの基板２を第二チャンバＦＨに搬送させる。そして、制御装置３０は、入力部３１Ａから入力される高屈折率層３Ｈの成膜条件に基づいて、対応する成膜空間Ｆａにスパッタ雰囲気を形成させてバイアス電源Ｇ１と直流パルス電源Ｇ２を駆動させ、高屈折率層３Ｈの成膜処理を実行させる。
【００５６】
制御装置３０は、第二チャンバＦＨの状態を検出して高屈折率層３Ｈの成膜処理が終了したか否かを判断し、高屈折率層３Ｈの成膜処理が終了すると、入力部３１Ａから入力される処理順序に従って低屈折率層３Ｌと高屈折率層３Ｈの成膜処理を繰り返し、基板２をＬＬチャンバＦ０に搬出する。
【００５７】
以後同様に、制御装置３０は、全ての基板２の各々に対して、低屈折率層３Ｌの成膜処理と高屈折率層３Ｈの成膜処理を実行させる。そして、制御装置３０は、ＬＬチャンバＦ０の状態を検出し、全ての基板２に所定の低屈折率層３Ｌと所定の高屈折率層３Ｈを形成させると、ＬＬチャンバＦ０を大気開放させて全ての基板２を外部に搬出させる。
【００５８】
（実施例）
次に、上記誘電体多層膜フィルタの製造方法におけるバイアス電力の設定方法について実施例を挙げて以下に説明する。図５は、熱酸化膜のウェットエッチレートを基準とする低屈折率層３Ｌのウェットエッチレート、すなわち、ウェットエッチレート比（以下単に、ＷＥＲＲという。）とバイアス電力密度の関係を示す。図６は、低屈折率層３Ｌの成膜速度ＤＲとバイアス電力密度の関係を示す。
【００５９】
まず、ターゲット１８として、Ｓｉを主成分とする直径３００ｍｍのＳｉターゲットを用い、スパッタガスとして、ＡｒとＯ２の混合ガスを用いた。そして、成膜圧力を０．０５Ｐａに調整し、６ｋＷの直流パルス電源をターゲット１８に供給してＳｉターゲットをスパッタし、基板温度を室温に設定した直径２００ｍｍの複数のシリコン基板に、それぞれ低屈折率層３ＬとしてのＳｉＯ２を成膜した。この際、複数の基板２の各々に対し、それぞれバイアス電力の密度を０〜１．３Ｗ／ｃｍ２の範囲で変更し、バイアス電力密度の異なる低屈折率層３Ｌを得た。そして、各低屈折率層３Ｌをバッファードフッ酸に浸漬させてエッチング前後の膜厚を計測し、低屈折率層３Ｌの各々に関して、ＷＥＲＲと成膜速度ＤＲを演算した。各低屈折率層３Ｌを用いて計測したＷＥＲＲと成膜速度ＤＲを図５と図６に示す。
【００６０】
図５において、低屈折率層３ＬのＷＥＲＲは、バイアス電力の供給とともに急激に低下し、バイアス電力密度の増加にともないその変化率を減少させて、バイアス電力密度が所定の値を超えると略一定値（図５において、ＷＥＲＲ＝１．５）を示す。ここで、低屈折率層３ＬのＷＥＲＲが略一定値を示すバイアス電力密度を下限電力密度Ｂｐ（図５において、０．６４Ｗ／ｃｍ２）という。
【００６１】
すなわち、低屈折率層３Ｌは、バイアス電力の供給とともに結晶性を低くして、バイアス電力密度が下限電力密度になるとき、その結晶性を消失させて熱酸化膜と略等しい非晶質状態になることがわかる。これは、各低屈折率層３ＬのＳＥＭ（Scanning Electron Microscope ）断面像を観測し、バイアス電力の供給とともにＳｉＯ２の柱状結晶が減少し
、バイアス電力密度が下限電力密度Ｂｐになるときに、ＳｉＯ２の柱状結晶が消失することからも確認できる。
【００６２】
上記誘電体多層膜フィルタの製造方法においては、この下限電力密度Ｂｐに相当するバイアス電力が成膜条件として設定される。したがって、上記誘電体多層膜フィルタの製造方法によって得られる低屈折率層３Ｌによれば、その膜質を非晶質にさせることができ、透過光の波長分散や透過率の変動を回避させることができる。
【００６３】
図６において、低屈折率層３Ｌの成膜速度ＤＲは、バイアス電力が増加するに連れて略直線的に低下することが分かる。また、低屈折率層３Ｌの成膜速度ＤＲは、バイアス電力密度が下限電力密度Ｂｐ（０．６４Ｗ／ｃｍ２）になるとき、バイアス電力を供給しないときの成膜速度ＤＲの約７０％に相当することが分かる。これは、バイアス電力にともなう逆スパッタ分だけ成膜速度ＤＲが減少するためであり、低屈折率層３Ｌおよび高屈折率層３Ｈの双方において共通するものである。
【００６４】
上記誘電体多層膜フィルタの製造方法においては、バイアス電力を供給しないときの成膜速度ＤＲを「ＤＲ０」とし、バイアス電力を供給するときの成膜速度ＤＲを「ＤＲ１」とし、ＤＲ１＜０．６×ＤＲ０を満たすバイアス電力が成膜条件として設定される。したがって、上記誘電体多層膜フィルタの製造方法によって得られる低屈折率層３Ｌおよび高屈折率層３Ｈによれば、各膜質を非晶質にさせることができ、透過光の波長分散や透過率の変動を、より確実に回避させることができる。
【００６５】
上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態において、第一チャンバＦＬと第二チャンバＦＨは、それぞれ対応する屈折率を有する誘電体、あるいは、その誘電体に含まれる導体元素を主成分とするターゲット１８を搭載し、該ターゲット１８をスパッタして低屈折率層３Ｌと高屈折率層３Ｈを形成する。そして、第一チャンバＦＬと第二チャンバＦＨは、それぞれターゲット１８をスパッタするときに、対応するバイアス電源Ｇ１を駆動して基板２に負のバイアス電位を印加し、かつ、対応する熱交換器ＨＸを駆動して基板２の温度を室温にする。
【００６６】
したがって、第一チャンバＦＬと第二チャンバＦＨは、基板２に印加する負のバイアス電位によって、成膜空間Ｆａのイオンを基板２上の誘電体に衝突させて結晶粒の成長を抑制させることができる。また、第一チャンバＦＬと第二チャンバＦＨは、それぞれ冷却ライン１５を介する冷却によって、各誘電体層に対し結晶化温度に相当するエネルギーの付与を回避させることができる。よって、各誘電体層の非晶質化を図ることができ、ひいては、誘電体多層膜フィルタの波長選択性を向上させることができる。
【００６７】
（２）上記実施形態において、バイアス電力を供給しないときの誘電体層の成膜速度ＤＲを「ＤＲ０」とし、バイアス電力を供給するときの誘電体層の成膜速度ＤＲを「ＤＲ１」とするとき、第一チャンバＦＬと第二チャンバＦＨは、それぞれＤＲ１＜０．６×ＤＲ０を満たすバイアス電力を基板２に供給する。したがって、低屈折率層３Ｌと高屈折率層３Ｈの構成材料に応じ、バイアス電力を規格化させることができ、各誘電体層の非晶質化を、より確実に図ることができる。
【００６８】
（３）上記実施形態において、第一チャンバＦＬと第二チャンバＦＨは、それぞれバイアス電力の供給によって低屈折率層３Ｌと高屈折率層３Ｈを逆スパッタさせることができ、その段差被覆性を向上させることができる。この結果、誘電体多層膜の加工性を向上させることができ、例えば、下地に凹凸形状を形成してレンズ効果を利用する際に、誘電体多層膜の全体から見た膜厚均一性を向上させることができる。
【００６９】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態において、第一チャンバＦＬと第二チャンバＦＨは、それぞれ対応する直流パルス電源Ｇ２を有し、対応するターゲット１８に直流電力を供給する。これに限ら
ず、例えば、第一チャンバＦＬと第二チャンバＦＨは、それぞれ対応する高周波電源を有して、対応するターゲット１８に高周波電力を供給する構成であってもよい。
【００７０】
・上記実施形態において、第一チャンバＦＬと第二チャンバＦＨは、それぞれ熱交換器ＨＸを有して基板２の温度を室温にする。これに限らず、例えば、第一チャンバＦＬと第二チャンバＦＨは、それぞれ熱交換器ＨＸを利用して基板２の温度を室温以上に保持する構成であってもよく、基板２の温度は、対応する誘電体層に対して結晶化温度に相当するエネルギーの与えない温度であればよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の誘電体多層膜フィルタを示す要部断面図。
【図２】同じく、誘電体多層膜フィルタの製造装置を模式的に示す平面図。
【図３】同じく、製造装置の第一チャンバを示す側断面図。
【図４】同じく、製造装置の電気的構成を示す電気ブロック回路図。
【図５】同じく、バイアス電力密度とウェットエッチレート比との関係を示す図。
【図６】同じく、バイアス電力密度と成膜速度との関係を示す図。
【符号の説明】
【００７２】
Ｇ１…バイアス電源、Ｇ２…カソード電源を構成する直流パルス電源、ＨＸ…冷却機構を構成する熱交換器、１５…冷却機構を構成する冷却ライン、１…誘電体多層膜フィルタ、２…基板、３Ｌ…低屈折率層、３Ｈ…高屈折率層、１０…誘電体多層膜フィルタの製造装置、１４…ステージ、１８…ターゲット。
【図１】
2008281958.tif 000003
【図２】
2008281958.tif 000004
【図３】
2008281958.tif 000005
【図４】
2008281958.tif 000006
【図５】
2008281958.tif 000007
【図６】
2008281958.tif 000008