(57)【要約】【課題】  液晶表示装置において、走査信号の遅延および映像信号の遅延による画質むらを低減する。【解決手段】  複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、保持容量線と、ＴＦＴと、前記ＴＦＴのソースに接続された画素電極と、前記画素電極に接続された前記画素電極とは異なる導電層とを有し、各画素に前記導電層と前記保持容量線とを一対の電極とする保持容量が形成されている表示装置であって、前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の信号入力端からの距離が長い画素ほど保持容量の値が小さく、前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の信号入力端からの距離が長い画素ほど保持容量の値が小さい表示装置。【選択図】        図４（ｂ）
2008145803.tif 000002
【特許請求の範囲】
【請求項１】
複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、前記走査信号線および前記映像信号線とは異なる保持容量線と、ＴＦＴと、前記ＴＦＴのソースまたはドレインに接続された画素電極と、前記画素電極に接続された前記画素電極とは異なる導電層とを有し、
前記ＴＦＴおよび前記画素電極ならびに前記導電層を有する画素が多数個マトリクス状に配置されており、かつ、各画素に前記導電層と前記保持容量線とを一対の電極とし、前記導電層と前記保持容量線との間に介在する絶縁層を誘電体とする保持容量が形成されている表示パネルを備える表示装置であって、
前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の信号入力端からの距離が長い画素ほど保持容量の値が小さく、
前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の信号入力端からの距離が長い画素ほど保持容量の値が小さいことを特徴とする表示装置。
【請求項２】
前記走査信号線は、延在方向に対する両端のうちの一方の端のみが信号入力端であり、
前記多数個の画素のうちの、前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の信号入力端からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が狭くなることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記走査信号線は、延在方向に対する両端が信号入力端であり、
前記多数個の画素のうちの、前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の２つの信号入力端に対する中間点からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が広くなることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記映像信号線は、延在方向に対する両端のうちの一方の端のみが信号入力端であり、
前記多数個の画素のうちの、前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の信号入力端からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が狭くなることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記映像信号線は、延在方向に対する両端が信号入力端であり、
前記多数個の画素のうちの、前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の２つの信号入力端に対する中間点からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が広くなることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項６】
前記多数個の画素のうちの、走査信号線の延在方向に沿って並んだ複数個の画素は、当該走査信号線の延在方向の一端からの距離が長い画素ほど、前記保持容量の前記絶縁層の膜厚が厚いことを特徴とする請求項１乃至請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記多数個の画素のうちの、走査信号線の延在方向に沿って並んだ複数個の画素は、当該走査信号線の延在方向の両端に対する中点からの距離が短い画素ほど、前記保持容量の前記絶縁層の膜厚が厚いことを特徴とする請求項１乃至請求項５のいずれか１項に記載の表示装置。
【請求項８】
前記多数個の画素のうちの、映像信号線の延在方向に沿って並んだ複数個の画素は、当該映像信号線の延在方向の一端からの距離が長い画素ほど、前記保持容量の前記絶縁層の膜厚が厚いことを特徴とする請求項１乃至請求項７のいずれか１項に記載の表示装置。
【請求項９】
前記多数個の画素のうちの、映像信号線の延在方向に沿って並んだ複数個の画素は、当該映像信号線の延在方向の両端に対する中点からの距離が短い画素ほど、前記保持容量の前記絶縁層の膜厚が厚いことを特徴とする請求項１乃至請求項７のいずれか１項に記載の表示装置。
【請求項１０】
前記多数個の画素のうちの、ある画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積をＳｓｔｇ１とし、
前記ある画素とは別の画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積および周回長をそれぞれＳｓｔｇ２およびＬｓｔｇ２とし、
前記ある画素と前記別の画素との距離をＬ１２、前記表示パネルにおける２つの画素の距離の最大値をＬＤＡ、距離ＬＤＡだけ離れた２つの画素の近傍におけるエッチング量の差をσとしたときに、下記（式１）の関係を満たすことを特徴とする請求項１乃至請求項５のいずれか１項に記載の表示装置。
【数１】
2008145803.tif 000008
【請求項１１】
前記多数個の画素のうちの、ある画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積をＳｓｔｇ１、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ１とし、
前記ある画素とは別の画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積および周回長をそれぞれＳｓｔｇ２およびＬｓｔｇ２、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ２とし、
前記ある画素と前記別の画素との距離をＬ１２、前記表示パネルにおける２つの画素の距離の最大値をＬＤＡ、距離ＬＤＡだけ離れた２つの画素の近傍におけるエッチング量の差をσとしたときに、
前記ある画素と前記別の画素の前記保持容量の前記絶縁層の膜厚の関係がＰＡＳＤ１＜ＰＡＳＤ２であれば、下記（式２）の関係を満たすことを特徴とする請求項１乃至請求項９のいずれか１項に記載の表示装置。
【数２】
2008145803.tif 000009
【請求項１２】
前記多数個の画素のうちの、ある画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積をＳｓｔｇ１、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ１とし、
前記ある画素とは別の画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積および周回長をそれぞれＳｓｔｇ２およびＬｓｔｇ２、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ２とし、
前記ある画素と前記別の画素との距離をＬ１２、前記表示パネルにおける２つの画素の距離の最大値をＬＤＡ、距離ＬＤＡだけ離れた２つの画素の近傍におけるエッチング量の差をσとしたときに、
前記ある画素と前記別の画素の前記保持容量の前記絶縁層の膜厚の関係がＰＡＳＤ１＜ＰＡＳＤ２であれば、下記（式３）の関係を満たすことを特徴とする請求項１乃至請求項９のいずれか１項に記載の表示装置。
【数３】
2008145803.tif 000010
【請求項１３】
前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルであることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、アクティブマトリクス型の液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、テレビやパーソナルコンピュータ（ＰＣ：Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）向けのディスプレイには、たとえば、アクティブマトリクス型の液晶表示装置を用いたものがある。アクティブマトリクス型の液晶表示装置は、一対の基板の間に液晶材料を封入した液晶表示パネルを有し、前記一対の基板のうちの一方の基板には、ＴＦＴなどのアクティブ素子（スイッチング素子）が多数個、マトリクス状に配置されている。
【０００３】
また、前記一対の基板のうちの、多数個のＴＦＴがマトリクス状に配置されている基板（以下、ＴＦＴ基板という）は、複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線を有し、マトリクス状に配置された多数個のＴＦＴは、それぞれ、前記複数本の走査信号線のうちの１本にゲートが接続され、前記複数本の映像信号線のうちの１本にドレインが接続されている。また、前記多数個のＴＦＴは、ソースが画素電極に接続されており、画素電極は、前記液晶材料および対向電極（共通電極と呼ぶこともある）とともに画素容量（液晶容量と呼ぶこともある）を形成している。なお、前記多数個のＴＦＴは、ソースが映像信号線に接続され、ドレインが画素電極に接続されていると表現することもある。
【０００４】
また、アクティブマトリクス型の液晶表示装置では、たとえば、ＴＦＴ基板に前記走査信号線と並行する保持容量線を設け、ＴＦＴのソースに接続された前記画素電極とは異なる導電層と前記保持容量線とを一対の電極とし、前記導電層と前記保持容量線とが平面でみて重なる領域に介在する絶縁層を誘電体とする保持容量が形成されている。
【０００５】
前記液晶表示装置において重要なことの１つとして、１枚の液晶表示パネルの表示領域における画質が均一であることが挙げられる。
【０００６】
しかしながら、テレビなどの大型（大画面）の液晶表示装置に用いられる液晶表示パネルでは、たとえば、走査信号線に加えられた走査信号の遅延により、走査信号の信号入力端から近い画素と遠い画素とで、液晶材料（液晶層）に印加される実効電圧に違いが生じる。そのため、たとえば、走査信号の信号入力端から近い画素と遠い画素とで、同じ階調（輝度）の表示をしたときに輝度むら、すなわち、画質むらが発生するという問題があった。
【０００７】
このような走査信号の遅延による画質むらに対しては、たとえば、走査信号線の延在方向に並んだ複数の画素について、各画素のＴＦＴのゲートとソースとの間に生じる配線容量（寄生容量）を、信号入力端から近い画素は小さくし、遠い画素は大きくすることで、走査信号の遅延による画質むらを低減する方法が提案されている（たとえば、特許文献１や特許文献２を参照。）。
【特許文献１】特許第３０７２９８４号明細書
【特許文献２】特開２００２−７２２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、テレビなどに用いられる液晶表示装置は、近年、さらなる大型化（大画面化）が進んでおり、走査信号線に加えられた走査信号の遅延だけでなく、映像信号線に加えられた映像信号の遅延も画質むらの発生原因になることがある。大型の液晶表示パネルでは、映像信号線も非常に長くなってきているので、映像信号線ＤＬに加えられた映像信号の遅延により、映像信号の信号入力端から近い画素と遠い画素とで、液晶材料（液晶層）に印加される実効電圧に違いが生じることがある。そのため、たとえば、映像信号の信号入力端から近い画素と遠い画素とで、同じ階調（輝度）の表示をしたときに輝度むら、すなわち、画質むらが発生するという問題があった。
【０００９】
また、このような映像信号の遅延による画質むらは、たとえば、特許文献１や特許文献２に記載されたような構成では防ぐことができないという問題がある。
【００１０】
またさらに、従来の液晶表示装置では、たとえば、各画素の保持容量形成部における絶縁層の膜厚に変化が生じ、各画素の保持容量の値が設計値からずれてしまうことがある。このような保持容量の値のずれも、各画素において液晶層に印加される実効電圧に違いが生じる原因となり、その結果として、画質むらが生じやすくなるという問題がある。
【００１１】
このような問題に対しては、たとえば、絶縁層を厚く形成（成膜）したり、保持容量の電極面積すなわち保持容量線とＴＦＴのソースに接続している導電層とが平面でみて重なる領域の面積を広くしたりすることで、前記保持容量形成部における絶縁層の膜厚の変化が、各画素において液晶層に印加される実効電圧の違いに起因する画質むらに影響しないようにしている。しかしながら、一般的なＴＦＴ基板では、保持容量線は走査信号線と一括して形成し、ＴＦＴのソースに接続している導電層は映像信号線などと一括して形成している。そのため、保持容量線とＴＦＴのソースに接続している導電層とが平面でみて重なる領域の面積を広くすると、１つの画素領域における遮光領域の割合が大きくなり、開口率が低下するという別の問題がある。
【００１２】
本発明の目的は、たとえば、画素電極に接続した前記画素電極とは異なる導電層と保持容量線とを一対の電極とする保持容量が形成された液晶表示装置において、走査信号の遅延および映像信号の遅延による画質むらを低減することが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、たとえば、画素電極に接続した前記画素電極とは異なる導電層と保持容量線とを一対の電極とする保持容量が形成された液晶表示装置において、開口率を低下させることなく、走査信号の遅延および映像信号の遅延による画質むらを低減することが可能な技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１６】
（１）複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、前記走査信号線および前記映像信号線とは異なる保持容量線と、ＴＦＴと、前記ＴＦＴのソースまたはドレインに接続された画素電極と、前記画素電極に接続された前記画素電極とは異なる導電層とを有し、前記ＴＦＴおよび前記画素電極ならびに前記導電層を有する画素が多数個マトリクス状に配置されており、かつ、各画素に前記導電層と前記保持容量線とを一対の電極とし、前記導電層と前記保持容量線との間に介在する絶縁層を誘電体とする保持容量が形成されている表示パネルを備える表示装置であって、前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の信号入力端からの距離が長い画素ほど保持容量の値が小さく、前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の信号入力端からの距離が長い画素ほど保持容量の値が小さい表示装置。
【００１７】
（２）前記（１）の表示装置において、前記走査信号線は、延在方向に対する両端のうちの一方の端のみが信号入力端であり、前記多数個の画素のうちの、前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の信号入力端からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が狭くなる表示装置。
【００１８】
（３）前記（１）の表示装置において、前記走査信号線は、延在方向に対する両端が信号入力端であり、前記多数個の画素のうちの、前記ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素は、当該走査信号線の２つの信号入力端に対する中間点からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が広くなる表示装置。
【００１９】
（４）前記（１）乃至（３）のいずれかの表示装置において、前記映像信号線は、延在方向に対する両端のうちの一方の端のみが信号入力端であり、前記多数個の画素のうちの、前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の信号入力端からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が狭くなる表示装置。
【００２０】
（５）前記（１）乃至（３）のいずれかの表示装置において、前記映像信号線は、延在方向に対する両端が信号入力端であり、前記多数個の画素のうちの、前記ＴＦＴのドレインまたはソースのうちの画素電極に接続していないほうが共通の映像信号線に接続している複数個の画素は、当該映像信号線の２つの信号入力端に対する中間点からの距離が長い画素ほど、前記導電層と前記保持容量線とが平面でみて重なる領域の面積が広くなる表示装置。
【００２１】
（６）前記（１）乃至（５）のいずれかの表示装置において、前記多数個の画素のうちの、走査信号線の延在方向に沿って並んだ複数個の画素は、当該走査信号線の延在方向の一端からの距離が長い画素ほど、前記保持容量の前記絶縁層の膜厚が厚い表示装置。
【００２２】
（７）前記（１）乃至（５）のいずれかの表示装置において、前記多数個の画素のうちの、走査信号線の延在方向に沿って並んだ複数個の画素は、当該走査信号線の延在方向の両端に対する中点からの距離が短い画素ほど、前記保持容量の前記絶縁層の膜厚が厚い表示装置。
【００２３】
（８）前記（１）乃至（７）のいずれかの表示装置において、前記多数個の画素のうちの、映像信号線の延在方向に沿って並んだ複数個の画素は、当該映像信号線の延在方向の一端からの距離が長い画素ほど、前記保持容量の前記絶縁層の膜厚が厚い表示装置。
【００２４】
（９）前記（１）乃至（７）のいずれかの表示装置において、前記多数個の画素のうちの、映像信号線の延在方向に沿って並んだ複数個の画素は、当該映像信号線の延在方向の両端に対する中点からの距離が短い画素ほど、前記保持容量の前記絶縁層の膜厚が厚い表示装置。
【００２５】
（１０）前記（１）乃至（５）のいずれかの表示装置において、前記多数個の画素のうちの、ある画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積をＳｓｔｇ１とし、前記ある画素とは別の画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積および周回長をそれぞれＳｓｔｇ２およびＬｓｔｇ２とし、前記ある画素と前記別の画素との距離をＬ１２、前記表示パネルにおける２つの画素の距離の最大値をＬＤＡ、距離ＬＤＡだけ離れた２つの画素の近傍におけるエッチング量の差をσとしたときに、下記（式１）の関係を満たす表示装置。
【数４】
2008145803.tif 000003
【００２６】
（１１）前記（１）乃至（９）のいずれかの表示装置において、前記多数個の画素のうちの、ある画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積をＳｓｔｇ１、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ１とし、前記ある画素とは別の画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積および周回長をそれぞれＳｓｔｇ２およびＬｓｔｇ２、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ２とし、前記ある画素と前記別の画素との距離をＬ１２、前記表示パネルにおける２つの画素の距離の最大値をＬＤＡ、距離ＬＤＡだけ離れた２つの画素の近傍におけるエッチング量の差をσとしたときに、前記ある画素と前記別の画素の前記保持容量の前記絶縁層の膜厚の関係がＰＡＳＤ１＜ＰＡＳＤ２であれば、下記（式２）の関係を満たす表示装置。
【数５】
2008145803.tif 000004
【００２７】
（１２）前記（１）乃至（９）のいずれかの表示装置において、前記多数個の画素のうちの、ある画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積をＳｓｔｇ１、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ１とし、前記ある画素とは別の画素における前記導電層と前記保持容量線とが平面でみて重なる領域の面積および周回長をそれぞれＳｓｔｇ２およびＬｓｔｇ２、前記保持容量の前記絶縁層の膜厚をＰＡＳＤ２とし、前記ある画素と前記別の画素との距離をＬ１２、前記表示パネルにおける２つの画素の距離の最大値をＬＤＡ、距離ＬＤＡだけ離れた２つの画素の近傍におけるエッチング量の差をσとしたときに、前記ある画素と前記別の画素の前記保持容量の前記絶縁層の膜厚の関係がＰＡＳＤ１＜ＰＡＳＤ２であれば、下記（式３）の関係を満たす表示装置。
【数６】
2008145803.tif 000005
【００２８】
（１３）前記（１）乃至（１２）のいずれかの表示装置において、前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルである表示装置。
【発明の効果】
【００２９】
本発明によれば、画素電極に接続した前記画素電極とは異なる導電層と保持容量線とを一対の電極とする保持容量が形成された表示装置の、走査信号の遅延および映像信号の遅延による画質むらを低減することができる。
【００３０】
また、本発明によれば、各画素の開口率を低下させることなく、走査信号の遅延および映像信号の遅延による画質むらを低減することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００３２】
図１（ａ）は、本発明による実施例１の液晶表示装置の概略構成の一例を示す模式図である。図１（ｂ）は、図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。
【００３３】
実施例１では、本発明をアクティブマトリクス型の液晶表示装置に適用した場合を例に挙げ、その構成の一例について説明する。そこで、まず、アクティブマトリクス型の液晶表示装置の概略構成について簡単に説明する。
【００３４】
アクティブマトリクス型の液晶表示装置は、たとえば、図１（ａ）に示すように、液晶表示パネル１と、データドライバ２と、ゲートドライバ３とを有する。なお、図１（ａ）では省略しているが、液晶表示装置は、これらのほかに、たとえば、データドライバ２やゲートドライバ３の動作を制御する制御回路などを有する。また、透過型または半透過型の液晶表示装置の場合、バックライトユニット（光源）も有する。
【００３５】
液晶表示パネル１は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬと、表示領域ＤＡにマトリクス状に配置された多数個のアクティブ素子（スイッチング素子と呼ぶこともある）とを有する。走査信号線ＧＬと映像信号線ＤＬは、絶縁層を介して形成されており、１本の映像信号線ＤＬは、前記絶縁層を介して複数本の走査信号線ＧＬと立体的に交差している。また、液晶表示パネル１において、前記アクティブ素子は、ＭＩＳ構造（ＭＯＳ構造を含む）のＴＦＴである。
【００３６】
液晶表示パネル１の表示領域ＤＡは、走査信号線ＧＬの延在方向および映像信号線ＤＬの延在方向に配置された多数個の画素により構成されており、１つの画素が占める領域は、隣接する２本の走査信号線ＧＬと隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。
【００３７】
前記アクティブ素子として用いるＴＦＴが、１つの画素に対して１個の割合で配置される場合、たとえば、図１（ｂ）に示すように、隣接する２本の走査信号線ＧＬｎ，ＧＬｎ＋１（ｎは１より大きい整数）と、隣接する２本の映像信号線ＤＬｍ，ＤＬｍ＋１（ｍは１より大きい整数）とで囲まれる領域（画素）に対して配置されるＴＦＴ（Ｔｒ）は、ゲート（Ｇ）が走査信号線ＧＬｎ＋１に接続し、ドレイン（Ｄ）が映像信号線ＤＬｍに接続している。またこのとき、ＴＦＴのソース（Ｓ）は、画素電極ＰＸに接続している。画素電極ＰＸは、対向電極ＣＴ（共通電極と呼ぶこともある）および液晶層ＬＣと画素容量（液晶容量と呼ぶこともある）を形成している。
【００３８】
またさらに、実施例１の液晶表示パネル１は、走査信号線ＧＬと並行する保持容量線ＳＬを有し、ＴＦＴのソースは、走査信号線ＧＬと並行する保持容量線ＳＬおよび絶縁層ＰＡＳと保持容量（蓄積容量と呼ぶこともある）を形成している。
【００３９】
なお、実施例１では、ＴＦＴのドレイン（Ｄ）とソース（Ｓ）について、映像信号線ＤＬに接続しているほうをドレイン（Ｄ）と呼び、画素電極ＰＸに接続しているほうをソース（Ｓ）と呼んでいるが、この逆、すなわち、映像信号線ＤＬに接続しているほうをソース（Ｓ）と呼び、画素電極ＰＸに接続しているほうをドレイン（Ｄ）と呼ぶこともある。
【００４０】
図２（ａ）は、液晶表示パネルの概略構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ’線における模式断面図である。
図３（ａ）は、液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ’線における模式断面図である。図３（ｃ）は、図３（ａ）のＣ−Ｃ’線における模式断面図である。
【００４１】
液晶表示パネル１は、たとえば、図２（ａ）および図２（ｂ）に示すように、ＴＦＴ基板１０１および対向基板１０２と呼ばれる一対の基板の間に液晶材料１０３（液晶層ＬＣ）を封入している。このとき、ＴＦＴ基板１０１と対向基板１０２は、表示領域ＤＡを囲む環状のシール材１０４で接着されており、液晶材料１０３は、ＴＦＴ基板１０１および対向基板１０２ならびにシール材１０４で囲まれた空間に封入されている。
【００４２】
また、液晶表示パネル１が透過型または半透過型の場合、ＴＦＴ基板１０１および対向基板１０２の外側を向いた面には、たとえば、一対の偏光板１０５Ａ，１０５Ｂが設けられている。またこのとき、たとえば、ＴＦＴ基板１０１と偏光板１０５Ａの間、および対向基板１０２と偏光板１０５Ｂの間に、それぞれ、１層または複数層の位相差板が設けられていることもある。
【００４３】
また、液晶表示パネル１が反射型の場合、一般に、ＴＦＴ基板１０１側の偏光板１０５Ａや位相差板は不要である。
【００４４】
液晶表示パネル１が透過型であり、かつ、横電界駆動方式の場合、ＴＦＴ基板１０１には、図１（ａ）および図１（ｂ）に示した構成のうちの、走査信号線ＧＬ、映像信号線ＤＬ、アクティブ素子として用いるＴＦＴ（Ｔｒ）、画素電極ＰＸ、対向電極ＣＴ、保持容量線ＳＬ、および絶縁層ＰＡＳが形成されている。また、図１（ａ）および図１（ｂ）に示した構成のうちの液晶層ＬＣは液晶材料１０３である。
【００４５】
このとき、ＴＦＴ基板１０１における１画素の構成は、たとえば、図３（ａ）乃至図３（ｃ）に示したような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳＬ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、画素電極ＰＸおよび対向電極ＣＴが積層している。画素電極ＰＸは、スルーホールＴＨ１によりソース電極ＳＤ２と電気的に接続されており、対向電極ＣＴは、スルーホールＴＨ２により保持容量線ＳＬと電気的に接続されている。
【００４６】
走査信号線ＧＬおよび保持容量線ＳＬは、たとえば、絶縁基板ＳＵＢの表面にアルミニウムなどの金属からなる第１の導電膜を成膜した後、第１の導電膜をエッチングして形成する。また、保持容量線ＳＬは、隣接する２本の走査信号線ＧＬの間毎に形成されており、各保持容量線ＳＬは、たとえば、表示領域ＤＡの外側において接続して一体的になっている。
【００４７】
半導体層ＳＣは、たとえば、絶縁基板ＳＵＢの、走査信号線ＧＬおよび保持容量線ＳＬが形成された面に積層した第１の絶縁層ＰＡＳ１の上にアモルファスシリコンなどの半導体膜を成膜した後、半導体膜をエッチングして形成する。また、半導体層ＳＣは、たとえば、不純物を注入してチャネル領域、ドレイン領域、ソース領域に分けられている。
【００４８】
映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２は、たとえば、第１の絶縁層ＰＡＳ１および半導体層ＳＣの上にアルミニウムなどの金属からなる第２の導電膜を成膜した後、第２の導電膜をエッチングして形成する。このとき、ドレイン電極ＳＤ１は、たとえば、映像信号線ＤＬと一体形成される。またこのとき、ソース電極ＳＤ２は、その一部分が映像信号線ＤＬの延在方向（ｙ方向）に長く延びており、保持容量線ＳＬと平面でみて重なる部分を有する。そして、実施例１のＴＦＴ基板では、保持容量線ＳＬとソース電極ＳＤ２とが平面でみて重なる領域に、保持容量線ＳＬおよびソース電極ＳＤ２を一対の電極とし、第１の絶縁層ＰＡＳ１のうちの保持容量線ＳＬとソース電極ＳＤ２とが平面でみて重なる領域に介在している部分ＰＡＳ１ＣＳを誘電体とする保持容量が形成されている。
【００４９】
なお、前記平面とは、図３（ａ）に示した平面、すなわちＴＦＴ基板１０１（液晶表示パネル１）を観察者側からみたときの平面である。また、以下の説明における平面についても、図３（ａ）に示した平面、すなわちＴＦＴ基板１０１（液晶表示パネル１）を観察者側からみたときの平面である。
【００５０】
画素電極ＰＸおよび対向電極ＣＴは、たとえば、第１の絶縁層ＰＡＳ１の、映像信号線ＤＬなどが形成された面に積層した第２の絶縁層ＰＡＳ２の上にＩＴＯなどの光透過性が高い導電体からなる第３の導電膜を成膜した後、第３の導電膜をエッチングして形成する。このとき、画素電極ＰＸおよび対向電極ＣＴは、たとえば、くし歯状と呼ばれる形状にし、１つの画素に着目して走査信号線ＧＬの延在方向（ｘ方向）にみたときに、画素電極ＰＸと対向電極ＣＴが交互に並ぶように形成する。
【００５１】
なお、図３（ａ）および図３（ｂ）に示した例では、ソース電極ＳＤ２のうちの、保持容量線ＳＬと平面でみて重なる部分において、画素電極ＰＸとソース電極ＳＤ２とが接続しているが、これに限らず、ソース電極ＳＤ２のうちの別の部分において、画素電極ＰＸとソース電極ＳＤ２とが接続していてもよい。
【００５２】
また、図３（ｂ）および図３（ｃ）では省略しているが、第２の絶縁層ＰＡＳ２の、画素電極ＰＸおよび対向電極ＣＴが形成された面の上には、たとえば、配向膜が形成されており、ＴＦＴ基板１０１は、前記配向膜が形成された面が、液晶材料１０３（液晶層ＬＣ）を介して対向基板１０２に対向している。
【００５３】
また、詳細な説明は省略するが、対向基板１０２は、たとえば、ガラス基板などの絶縁基板の表面に、表示領域ＤＡを画素毎の領域に分割する遮光膜やカラーフィルタ、配向膜などが形成されている。
【００５４】
以下、表示領域ＤＡにおける１つの画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１に、本発明を適用した場合の構成の特徴について説明する。
【００５５】
図４（ａ）乃至図４（ｃ）は、実施例１の液晶表示パネルにおける第１の特徴を説明するための模式図である。
図４（ａ）は、実施例１の液晶表示パネルの第１の特徴を説明するために選択する４つの画素の位置関係の一例を示す模式図である。図４（ｂ）は、１本の走査信号線における走査信号の遅延量と、実施例１の液晶表示パネルにおける保持容量の大きさおよび保持容量の電極面積の大きさの分布との関係の一例を示す模式グラフ図である。図４（ｃ）は、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４における保持容量形成部分の拡大平面図である。なお、図４（ｃ）は、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４のそれぞれについて、図３（ａ）に示した領域ＡＲの部分のみを取り出して並べた図である。
【００５６】
実施例１の液晶表示パネル１において、ＴＦＴ基板１０１にＮ本の走査信号線ＧＬが形成されている場合、たとえば、図４（ａ）に示すように、各走査信号線ＧＬｎ（ｎは１からＮまでの整数のいずれか）は、ほぼ同じ長さＧＬＬになるように形成されている。なお、図４（ａ）において、各走査信号線ＧＬ１，ＧＬｉ，ＧＬＮの左端に付いている三角形は、ゲートドライバ３から走査信号が入力される信号入力端であることを意味する。また、図４（ａ）に示した液晶表示パネル１では、図示していない他の走査信号線ＧＬも、各走査信号線ＧＬの左端が信号入力端になっている。そのため、各走査信号線ＧＬｎは、信号入力端から、ある共通の映像信号線（たとえば、映像信号線ＤＬ１）との交点までの距離がほぼ同じ距離になる。
【００５７】
また、走査信号線ＧＬの延在方向に並んだ複数個の画素は、たとえば、それぞれの画素のＴＦＴのゲートが共通の走査信号線に接続しており、図４（ａ）に示した第１の画素ＳＰ１のＴＦＴのゲート、第２の画素ＳＰ２のＴＦＴのゲート、第３の画素ＳＰ３のＴＦＴのゲート、および第４の画素ＳＰ４のＴＦＴのゲートは、それぞれ、走査信号線ＧＬｉに接続している。そして、第１の画素ＳＰ１，第２の画素ＳＰ２，第３の画素ＳＰ３，第４の画素ＳＰ４は、走査信号線ＧＬｉに加わる走査信号がオンになったときに、それぞれの画素のＴＦＴのドレインが接続している映像信号線ＤＬ１，ＤＬｕ，ＤＬｖ，ＤＬＭに加わっている映像信号（階調電圧信号）が、それぞれの画素の画素電極ＰＸに書き込まれる。
【００５８】
しかしながら、走査信号線ＧＬｉに加えられた走査信号（オン信号）には、走査信号線ＧＬｉの配線抵抗による遅延が生じ、信号入力端からの距離が長くなるほど、走査信号の波形のなまりが大きくなる。一般に、走査信号線ＧＬの信号入力端からの距離と、加えられた走査信号の遅延量との関係は、たとえば、図４（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図の分布ＤＥＰのように表される。なお、図４（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は信号の遅延量（単位は任意）である。また、縦軸は上に行くほど遅延量が大きくなる。
【００５９】
このように、走査信号線ＧＬの信号入力端からの距離が長くなるにつれて、走査信号線ＧＬに加えられた走査信号（オン信号）の遅延量が大きくなるので、従来の一般的な液晶表示装置では、走査信号線の信号入力端からゲートまでの距離が長い画素ほど、液晶層ＬＣに印加される実効電圧が小さくなる。そのため、たとえば、走査信号線の信号入力端からの距離が近い画素と遠い画素とを同じ階調で表示させたときに、走査信号の遅延による表示むら（輝度むら）が生じることがある。また、走査信号の遅延による表示むらは、たとえば、テレビやコンピュータのディスプレイに用いられる大型（大画面）の液晶表示装置に用いられるものほど大きくなる。
【００６０】
このような走査信号の遅延量の違いによる表示むらを防ぐ方法としては、たとえば、走査信号線ＧＬの信号入力端からの距離と、ＴＦＴのゲートが共通の走査信号線に接続している各画素の保持容量の大きさとの関係を、たとえば、図４（ｂ）に示した３つのグラフ図のうちの中央のグラフ図の分布ＣＳＰのようにすることが有効である。なお、図４（ｂ）に示した３つのグラフ図のうちの中央のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の値（単位は任意）である。また、縦軸は上に行くほど保持容量の値が大きくなる。
【００６１】
すなわち、ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素について、走査信号線の信号入力端からＴＦＴのゲートまでの距離が最も短い画素における保持容量の値が最も大きくなるようにし、走査信号線の信号入力端からＴＦＴのゲートまでの距離が長い画素ほど保持容量の値が小さくなるようにすればよい。
【００６２】
図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４について、信号入力端から第１の画素ＳＰ１のＴＦＴのゲートまでの距離をＧＬＬ１、信号入力端から第２の画素ＳＰ２のＴＦＴのゲートまでの距離をＧＬＬ２、信号入力端から第３の画素ＳＰ３のＴＦＴのゲートまでの距離をＧＬＬ３、信号入力端から第４の画素ＳＰ４のＴＦＴのゲートまでの距離をＧＬＬ４とすると、これらの距離の関係は、ＧＬＬ１＜ＧＬＬ２＜ＧＬＬ３＜ＧＬＬ４である。そのため、図４（ｂ）に示したグラフ図に基づいて、これらの４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４における保持容量の値の関係が、ＣＧＳ１＞ＣＧＳ２＞ＣＧＳ３＞ＣＧＳ４になるようにすれば、走査信号の遅延量の違いによる表示むらを防ぐことができる。なお、前記ＣＧＳ１，ＣＧＳ２，ＣＧＳ３，ＣＧＳ４はそれぞれ、第１の画素ＳＰ１における保持容量の値，第２の画素ＳＰ２における保持容量の値，第３の画素ＳＰ３における保持容量の値，第４の画素ＳＰ４における保持容量の値である。
【００６３】
ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素における保持容量の値が分布ＤＥＰにしたがうようにするには、走査信号線ＧＬの信号入力端からの距離と、保持容量の電極面積、すなわちソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積との関係を、たとえば、図４（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図の分布ＳＳＧＰのようにすればよい。なお、図４（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の電極面積である。また、縦軸は上に行くほど面積が広くなる。
【００６４】
図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４は、それぞれの画素における保持容量の値の関係が、ＣＧＳ１＞ＣＧＳ２＞ＣＧＳ３＞ＣＧＳ４になるようにすれば、走査信号の遅延量の違いによる表示むらを防ぐことができる。そのため、これらの４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４における保持容量の電極面積の関係が、たとえば、図４（ｂ）および図４（ｃ）に示すように、Ｓｓｔｇ１＞Ｓｓｔｇ２＞Ｓｓｔｇ３＞Ｓｓｔｇ４となるようにすれば、走査信号の遅延量の違いによる表示むらを防ぐことができる。なお、前記Ｓｓｔｇ１，Ｓｓｔｇ２，Ｓｓｔｇ３，Ｓｓｔｇ４はそれぞれ、第１の画素ＳＰ１における保持容量の電極面積，第２の画素ＳＰ２における保持容量の電極面積，第３の画素ＳＰ３における保持容量の電極面積，第４の画素ＳＰ４における保持容量の電極面積である。
【００６５】
なお、図４（ｃ）には、４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４における保持容量の電極面積の関係のみを示しているが、実際のＴＦＴ基板１０１（液晶表示パネル１）では、ＴＦＴのゲートが走査信号線ＧＬｉに接続しているその他の画素についても、各画素における保持容量の電極面積の関係が、図４（ｂ）に示した分布ＳＳＧＰにしたがうようにすることはもちろんである。
【００６６】
またさらに、上記のような関係は、ＴＦＴのゲートが接続している共通の走査信号線が、図４（ａ）に示した走査信号線ＧＬｉの場合に限らず、ＴＦＴ基板１０１にある、どの走査信号線ＧＬであっても成り立つようにすることはもちろんである。
【００６７】
以上の構成が、実施例１の液晶表示パネル１における第１の特徴である。
【００６８】
図５（ａ）乃至図５（ｃ）は、実施例１の液晶表示パネルにおける第２の特徴を説明するための模式図である。
図５（ａ）は、実施例１の液晶表示パネルの第２の特徴を説明するために選択する４つの画素の位置関係の一例を示す模式図である。図５（ｂ）は、実施例１の液晶表示パネルにおける映像信号線の信号入力端からの距離と保持容量の電極面積の大きさの分布との関係の一例を示す模式グラフ図である。図５（ｃ）は、図５（ａ）に示した４つの画素ＳＰ２ａ，ＳＰ２ｂ，ＳＰ２ｃ，ＳＰ２ｄにおける保持容量形成部分の拡大平面図である。なお、図５（ｃ）は、図５（ａ）に示した４つの画素ＳＰ２ａ，ＳＰ２ｂ，ＳＰ２ｃ，ＳＰ２ｄのそれぞれについて、図３（ａ）に示した領域ＡＲの部分のみを取り出して並べた図である。
【００６９】
実施例１の液晶表示パネル１が、たとえば、テレビなどの大型（大画面）の液晶表示装置で用いられるものである場合、各走査信号線ＧＬに加えられた走査信号の遅延だけでなく、各映像信号線ＤＬに加えられた映像信号（階調電圧信号）の遅延も考慮する必要がある。
【００７０】
実施例１の液晶表示パネル１において、ＴＦＴ基板１０１にＭ本の映像信号線ＤＬが形成されている場合、たとえば、図５（ａ）に示すように、各映像信号線ＤＬｍ（ｍは１からＭまでの整数のいずれか）は、ほぼ同じ長さＤＬＬになるように形成されている。なお、図５（ａ）において、各映像信号線ＤＬ１，ＤＬｕ，ＤＬｖ，ＤＬＭの上端に付いている三角形は、データドライバ２から映像信号が入力される信号入力端であることを意味する。また、図５（ａ）に示した液晶表示パネル１では、図示していない他の映像信号線ＤＬも、各映像信号線ＤＬの上端が信号入力端になっている。そのため、各映像信号線ＤＬｍは、信号入力端から、ある共通の走査信号線（たとえば、走査信号線ＧＬ１）との交点までの距離がほぼ同じ距離になる。なお、近年の液晶表示パネル１には、たとえば、各映像信号線ＤＬｍの下端を信号入力端にしているものもある。
【００７１】
また、映像信号線ＤＬの延在方向に並んだ複数個の画素は、たとえば、それぞれの画素のＴＦＴのドレインが共通の映像信号線に接続しており、図５（ａ）に示した第１の画素ＳＰ２ａのＴＦＴのドレイン、第２の画素ＳＰ２ｂのＴＦＴのドレイン、第３の画素ＳＰ２ｃのＴＦＴのドレイン、および第４の画素ＳＰ２ｄのＴＦＴのドレインは、それぞれ、映像信号線ＤＬｕに接続している。そして、第１の画素ＳＰ２ａは走査信号線ＧＬ１に加わる走査信号がオンになったとき、第２の画素ＳＰ２ｂは走査信号線ＧＬｉに加わる走査信号がオンになったとき、第３の画素ＳＰ２ｃは走査信号線ＧＬｊに加わる走査信号がオンになったとき、第４の画素ＳＰ２ｄは走査信号線ＧＬＮに加わる走査信号がオンになったときに、映像信号線ＤＬｕに加わっている映像信号（階調電圧信号）が、それぞれの画素の画素電極ＰＸに書き込まれる。
【００７２】
しかしながら、映像信号線ＤＬｕに加えられた映像信号には、映像信号線ＤＬｕの配線抵抗による遅延が生じ、信号入力端からの距離が長くなるほど、映像信号の波形のなまりが大きくなる。一般に、映像信号線ＤＬの信号入力端からの距離と、加えられた映像信号の遅延量との関係は、たとえば、図４（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図の分布ＤＥＰと同様の分布で表される。
【００７３】
つまり、映像信号線ＤＬについても、信号入力端からの距離が長くなるにつれて、映像信号線ＤＬに加えられた映像信号の遅延量が大きくなるので、従来の一般的な液晶表示装置では、当該映像信号線の信号入力端からゲートまでの距離が長い画素ほど、液晶層ＬＣに印加される実効電圧が小さくなる。そのため、たとえば、映像信号線の信号入力端からの距離が近い画素と遠い画素とを同じ階調で表示させたときに、映像信号の遅延による表示むらが生じることがある。また、映像信号の遅延による表示むらは、たとえば、テレビやコンピュータのディスプレイに用いられる大型（大画面）の液晶表示装置に用いられるものほど大きくなる。
【００７４】
このような映像信号の遅延量の違いによる表示むらを防ぐには、走査信号線の場合と同様の方法を適用し、映像信号線ＤＬの信号入力端からの距離と、ＴＦＴのドレインが共通の映像信号線に接続している各画素の保持容量の大きさとの関係が、たとえば、図４（ｂ）に示した３つのグラフ図のうちの中央のグラフ図の分布ＣＳＰと同様の分布で表される関係になるようにすればよい。すなわち、ＴＦＴのドレインが共通の映像信号線に接続している複数個の画素について、映像信号線の信号入力端からＴＦＴのドレインまでの距離が最も短い画素における保持容量の値が最も大きくなるようにし、映像信号線の信号入力端からＴＦＴのドレインまでの距離が長い画素ほど保持容量の値が小さくなるようにすればよい。
【００７５】
ＴＦＴのドレインが共通の映像信号線に接続している複数個の画素における保持容量の値が分布ＤＥＰのような分布にしたがうようにするには、映像信号線ＤＬの信号入力端からの距離と、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積）との関係を、たとえば、図５（ｂ）に示したグラフ図のうちの実線の分布ＳＳＤＰｕのようにすればよい。なお、図５（ｂ）に示したグラフ図において、横軸は映像信号線の信号入力端からの距離（単位は任意）であり、縦軸はソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積である。また、縦軸は上に行くほど面積が広くなる。
【００７６】
図５（ａ）に示した４つの画素ＳＰ２ａ，ＳＰ２ｂ，ＳＰ２ｃ，ＳＰ２ｄは、信号入力端から第１の画素ＳＰ２ａのＴＦＴのドレインまでの距離をＤＬＬ１、信号入力端から第２の画素ＳＰ２ｂのＴＦＴのドレインまでの距離をＤＬＬ２、信号入力端から第３の画素ＳＰ２ｃのＴＦＴのドレインまでの距離をＤＬＬ３、信号入力端から第４の画素ＳＰ２ｄのＴＦＴのドレインまでの距離をＤＬＬ４とすると、ＤＬＬ１＜ＤＬＬ２＜ＤＬＬ３＜ＤＬＬ４である。そのため、図５（ｂ）に示したグラフ図に基づいて、これらの４つの画素ＳＰ２ａ，ＳＰ２ｂ，ＳＰ２ｃ，ＳＰ２ｄにおけるソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積の関係が、たとえば、図５（ｃ）に示すように、Ｓｓｔｇ２ａ＞Ｓｓｔｇ２ｂ＞Ｓｓｔｇ２ｃ＞Ｓｓｔｇ２ｄとなるようにすれば、映像信号の遅延量の違いによる表示むらを防ぐことができる。なお、前記Ｓｓｔｇ２ａ，Ｓｓｔｇ２ｂ，Ｓｓｔｇ２ｃ，Ｓｓｔｇ２ｄはそれぞれ、第１の画素ＳＰ２ａにおける保持容量の電極面積，第２の画素ＳＰ２ｂにおける保持容量の電極面積，第３の画素ＳＰ２ｃにおける保持容量の電極面積，第４の画素ＳＰ２ｄにおける保持容量の電極面積である。
【００７７】
また、図５（ｃ）には、４つの画素ＳＰ２ａ，ＳＰ２ｂ，ＳＰ２ｃ，ＳＰ２ｄにおけるソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積の関係のみを示しているが、実際のＴＦＴ基板１０１（液晶表示パネル１）では、ＴＦＴのドレインが映像信号線ＤＬｕに接続しているその他の画素についても、ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積の関係が、図５（ｂ）に示した分布ＳＳＤＰｕにしたがうようにすることはもちろんである。
【００７８】
ただし、各映像信号線ＤＬにおける映像信号の遅延を考慮して各画素の保持容量を変える場合、各走査信号線ＧＬにおける走査信号の遅延も考慮する必要がある。このことについて、図５（ａ）に示したＴＦＴ基板１０１において、たとえば、第５の画素ＳＰ３ａ、第６の画素ＳＰ３ｂ、第７の画素ＳＰ３ｃ、および第４の画素ＳＰ３ｄの各画素のＴＦＴのドレインが共通の映像信号線ＤＬｖに接続している場合を例に挙げて簡単に説明する。このとき、たとえば、第６の画素ＳＰ３ｂのＴＦＴのゲートと第２の画素ＳＰ２ｂのＴＦＴのゲートが共通の走査信号線ＧＬｉに接続していれば、映像信号線ＤＬｖの信号入力端から第６の画素ＳＰ３ｂのＴＦＴのドレインまでの距離もＤＬＬ２になる。また、映像信号線ＤＬｕ，ＤＬｖにおける信号入力端からの距離と映像信号の遅延量との関係が同じ関係、すなわち、映像信号線の違いによらず、信号入力端からの距離が同じであれば、映像信号の遅延量も同じ値になる。そのため、ＴＦＴのドレインが共通の映像信号線ＤＬｖに接続している複数個の画素について、映像信号線ＤＬｖの信号入力端からの距離と、ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積との関係が、図５（ｂ）に実線で示した分布ＳＳＤＰｕにしたがうようにすればよいと考えられる。
【００７９】
しかしながら、第６の画素ＳＰ３ｂのＴＦＴのゲートと第２の画素ＳＰ２ｂのＴＦＴのゲートとは共通の走査信号線ＧＬｉに接続しているので、第６の画素ＳＰ３ｂと第２の画素ＳＰ２ｂにおける保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積）の関係は、図４（ｂ）に示した分布ＳＳＧＰの関係を満たしている必要がある。すなわち、第６の画素ＳＰ３ｂにおける保持容量の電極面積Ｓｓｔｇ３ｂと、第２の画素ＳＰ２ｂにおける保持容量の電極面積Ｓｓｔｇ２ｂとの関係は、Ｓｓｔｇ２ｂ＞Ｓｓｔｇ３ｂになっている必要がある。そのため、ＴＦＴのドレインが共通の映像信号線ＤＬｖに接続している複数個の画素については、映像信号線ＤＬｖの信号入力端からの距離と、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積）との関係が、図５（ｂ）に波線で示した分布ＳＳＤＰｖにしたがうようにする。
【００８０】
またさらに、上記のような関係は、ＴＦＴのドレインが接続している共通の映像信号線が、図５（ａ）に示した映像信号線ＤＬｕ，ＤＬｖの場合に限らず、ＴＦＴ基板１０１にある、どの映像信号線ＤＬであっても成り立つようにすることはもちろんである。
【００８１】
以上の構成が、実施例１の液晶表示パネル１における第２の特徴である。
【００８２】
実施例１の液晶表示パネル１は、上記第１の特徴および第２の特徴を併せ持つ構成にすることで、１個の表示領域ＤＡを構成する各画素における走査信号の遅延量の違いおよび映像信号の遅延量の違いによる表示むらを防ぐことができる。
【００８３】
図６（ａ）乃至図６（ｃ）は、実施例１の液晶表示パネルの変形例を説明するための模式図である。
図６（ａ）は、実施例１の変形例を説明するために選択する４つの画素の位置関係の一例および信号入力端の一例を示す模式図である。図６（ｂ）は、実施例１の変形例における走査信号の遅延量と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。図６（ｃ）は、実施例１の変形例を説明するために選択する４つの画素の位置関係の一例および信号入力端の別の一例を示す模式図である。
【００８４】
上記の説明では、実施例１の液晶表示パネル１の第１の特徴を説明するにあたり、図４（ａ）に示したように、各走査信号線ＧＬの信号入力端が左端、言い換えると一方の端である場合を例に挙げた。しかしながら、テレビなどの大画面の液晶表示装置に用いられる液晶表示パネルの場合、たとえば、図６（ａ）に示すように、１本の走査信号線ＧＬの両端を信号入力端にすることもある。なお、図６（ａ）において、各走査信号線ＧＬ１，ＧＬｉ，ＧＬＮの両端に付いている三角形は、ゲートドライバ３から走査信号が入力される信号入力端であることを意味する。また、図６（ａ）に示した液晶表示パネル１では、図示していない他の走査信号線ＧＬも、各走査信号線ＧＬの両端が信号入力端になっている。
【００８５】
このとき、ある１本の走査信号線（たとえば、走査信号線ＧＬｉ）に走査信号（オン信号）を加えたときの、信号入力端からの距離と走査信号の遅延量との関係は、たとえば、図６（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図に実線で示した分布ＤＥＰｄのように表される。なお、図６（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図において、横軸は走査信号線の２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）であり、縦軸は走査信号の遅延量（単位は任意）である。また、縦軸は上に行くほど遅延量が大きくなる。
【００８６】
このように、１本の走査信号線ＧＬｉの両端が信号入力端の場合は、走査信号線ＧＬｉの延在方向の中点付近、すなわち、信号入力端からの距離がＧＬＬ／２になる点の近傍で、走査信号の遅延量が最大になる。そのため、１本の走査信号線ＧＬの両端を信号入力端にする場合は、走査信号線ＧＬの信号入力端からの距離と、ＴＦＴのゲートが共通の走査信号線に接続している各画素の保持容量の大きさとの関係を、たとえば、図６（ｂ）に示した３つのグラフ図のうちの中央のグラフ図の分布ＣＳＰのようにすればよい。なお、図６（ｂ）に示した３つのグラフ図のうちの中央のグラフ図において、横軸は走査信号線の２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の値（単位は任意）である。また、縦軸は上に行くほど保持容量の値が大きくなる。
【００８７】
ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素における保持容量の値が分布ＤＥＰにしたがうようにするには、走査信号線ＧＬの信号入力端からの距離と、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積）との関係を、たとえば、図６（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図の分布ＳＳＧＰのようにすればよい。なお、図６（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図において、横軸は走査信号線の２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の電極面積である。また、縦軸は上に行くほど面積が広くなる。
【００８８】
また、液晶表示パネル１によっては、たとえば、図６（ｃ）に示すように、１本の映像信号線の両端を信号入力端にする場合も考えられる。なお、図６（ｃ）において、各映像信号線ＤＬ１，ＤＬｕ，ＤＬｖ，ＤＬＭの両端に付いている三角形は、データドライバ２から映像信号が入力される信号入力端であることを意味する。また、図６（ｃ）に示した液晶表示パネル１では、図示していない他の映像信号線ＤＬも、各映像信号線ＤＬの両端が信号入力端になっている。
【００８９】
１本の映像信号線の両端が信号入力端の場合、ＴＦＴのドレインが共通の映像信号線に接続している複数個の画素における映像信号線の信号入力端からの距離と保持容量との関係、および映像信号線の信号入力端からの距離と保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬが平面でみて重なる領域の面積）との関係が、それぞれ、図６（ｂ）に示した分布ＤＥＰ、および分布ＳＳＧＰと同様の分布にしたがう関係になるようにすればよい。
【実施例２】
【００９０】
図７（ａ）乃至図７（ｆ）は、本発明による実施例２の液晶表示パネルの第１の構成例を示す模式図である。
図７（ａ）は、実施例２の液晶表示パネルに用いるＴＦＴ基板を製造する工程における第１の絶縁層などの成膜工程で生じる現象の一例を示す模式平面図である。図７（ｂ）は、図７（ａ）のＤ−Ｄ’線における第１の絶縁層の膜厚の変化の第１の例を示す模式断面図である。図７（ｃ）は、図４（ｃ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４のうちの２つの画素ＳＰ１，ＳＰ２における保持容量形成部分の拡大平面図である。図７（ｄ）は、図７（ｃ）のＥ−Ｅ’線およびＦ−Ｆ’線における模式断面図である。図７（ｅ）は、実施例２の第１の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。図７（ｆ）は、実施例２の第１の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【００９１】
実施例１では、ＴＦＴ基板１０１では、たとえば、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４のように、ＴＦＴのゲートが共通の走査信号線ＧＬに接続されている複数個の画素における保持容量について、走査信号線ＧＬの信号入力端からＴＦＴのゲートまでの距離が短い画素の保持容量は大きくし、距離が長い画素の保持容量は小さくすることで、走査信号の遅延量の違いによる表示むらを低減している。
【００９２】
各画素における保持容量の電極面積、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積は、図４（ｂ）に示した保持容量の分布ＤＥＰおよび第１の絶縁層ＰＡＳ１の膜厚から求まる。そのため、たとえば、ソース電極ＳＤ２を形成するときに使用する露光マスクを作成するときに、ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積が、保持容量の分布ＤＥＰおよび第１の絶縁層ＰＡＳ１の膜厚から求めた面積になるように露光マスクのパターンを作成しておけば、走査信号線ＧＬの信号入力端からＴＦＴのゲートまでの距離が短い画素の保持容量は大きくし、距離が長い画素の保持容量は小さくすることができる。
【００９３】
しかしながら、ＴＦＴ基板１０１を形成するときには、たとえば、１個の表示領域ＤＡの各点における第１の絶縁層ＰＡＳ１の膜厚に変化が生じやすい。
【００９４】
１画素の構成が実施例１で挙げたような構成のＴＦＴ基板１０１を製造するときには、まず、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳＬを形成し、その上に第１の絶縁層ＰＡＳ１を形成する。
【００９５】
第１の絶縁層ＰＡＳ１は、たとえば、プラズマＣＶＤ法で形成（成膜）する。そのため、形成された第１の絶縁層ＰＡＳ１のｘ方向の膜厚が、たとえば、図７（ａ）および図７（ｂ）に示すように、絶縁基板の１つの辺ＳＵＢａから対向する辺ＳＵＢｂに向かうにつれて徐々に薄くなっていくように変化することがある。なお、図７（ａ）および図７（ｂ）における前記１つの辺ＳＵＢａは、走査信号線ＧＬの信号入力端が並んでいる辺である。
【００９６】
実施例１で挙げたＴＦＴ基板１０１において、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４のうちの２つの画素、たとえば、第１の画素ＳＰ１および第２の画素ＳＰ２における保持容量形成部の平面構成は、たとえば、図７（ｃ）に示すような構成になる。また、実施例１で挙げたＴＦＴ基板１０１では、第１の画素ＳＰ１における保持容量の電極面積Ｓｓｔｇ１と、第２の画素ＳＰ２における保持容量の電極面積Ｓｓｔｇ２との関係は、たとえば、それぞれの画素ＳＰ１，ＳＰ２の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚がほぼ同じ厚さであることを想定した関係になっている。すなわち、第１の画素ＳＰ１の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚ＰＡＳＤ１と、第２の画素ＳＰ２の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚ＰＡＳＤ２との関係が、図７（ｄ）に示した左側の断面図と中央の断面図との関係のように、ＰＡＳＤ１≒ＰＡＳＤ２という関係である場合を想定している。
【００９７】
しかしながら、形成された第１の絶縁層ＰＡＳ１の膜厚が、図７（ｂ）に示したように変化している場合、第２の画素ＳＰ２の保持容量形成部における実際の第１の絶縁層ＰＡＳ１の膜厚は、たとえば、図７（ｄ）に示した右側の断面図のように、第１の画素ＳＰ１の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚よりも薄くなる。すなわち、第１の絶縁層ＰＡＳ１の膜厚が図７（ｂ）に示したような変化をしている場合、第１の画素ＳＰ１の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚ＰＡＳＤ１と、第２の画素ＳＰ２の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚ＰＡＳＤ２’との関係は、図７（ｄ）に示した左側の断面図と右側の断面図との関係のように、ＰＡＳＤ１＞ＰＡＳＤ２’という関係になる。
【００９８】
そのため、たとえば、第１の画素ＳＰ１の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚ＰＡＳＤ１と、第２の画素ＳＰ２の保持容量形成部における第１の絶縁層ＰＡＳ１の膜厚ＰＡＳＤ２との関係が、図７（ｄ）に示した左側の断面図と中央の断面図との関係のように、ＰＡＳＤ１≒ＰＡＳＤ２という関係である場合を想定して決定（設計）した第１の画素ＳＰ１における保持容量の電極面積Ｓｓｔｇ１と、第２の画素ＳＰ２における保持容量の電極面積Ｓｓｔｇ２とに基づいて作成された露光マスクを用いてエッチングレジストを形成し、前記第２の導電膜をパターニングしてソース電極ＳＤ２を形成すると、第２の画素ＳＰ２における保持容量の値が、設計時の寸法で得られる値よりも大きくなってしまう。
【００９９】
このことから、第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときに、たとえば、図７（ｅ）に示した３つのグラフ図のうちの最も下のグラフ図のように、測定して得られた膜厚の分布ＰＤＰｒが、走査信号線ＧＬの信号入力端からの距離が長くなるにつれて薄くなるような分布であり、かつ、走査信号線ＧＬの信号入力端の上における膜厚が、設計時に想定している均一な分布ＰＤＰｉの厚さとほぼ等しい場合、実際に形成された各画素における保持容量の値の分布ＣＳＰｒと、設計時に想定している各画素における保持容量の値の分布ＣＳＰｉとの関係は、図７（ｅ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になることが予測できる。すなわち、走査信号線ＧＬの信号入力端からの距離が長い画素ほど、設計時の保持容量の値よりも大きくなることが予測できる。
【０１００】
なお、図７（ｅ）に示した３つのグラフ図のうちの最も下のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は第１の絶縁層ＰＡＳ１の膜厚（単位は任意）である。また、縦軸は上に行くほど膜厚が厚くなる。また、図７（ｅ）に示した３つのグラフ図のうちの中央のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の値（単位は任意）である。また、縦軸は上に行くほど保持容量の値が大きくなる。
【０１０１】
このように、第１の絶縁層ＰＡＳ１のｘ方向の膜厚が変化して、走査信号線ＧＬの信号入力端からの距離が長い画素における保持容量の値が設計時の値よりも大きくなると、たとえば、ＴＦＴのゲートが共通の走査信号線に接続している複数個の画素を同じ階調で表示させるときに、液晶層ＬＣに印加される実効電圧に違いが生じて表示むらが発生することがある。
【０１０２】
そのため、実施例２の液晶表示パネル１では、ＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚が、図７（ｂ）および図７（ｅ）に示したような変化をしている場合、たとえば、図７（ｅ）に示した３つのグラフ図のうちの最も上のグラフ図のように、各画素における保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の設計値の分布ＳＳＧＰｉを、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化に基づいた分布ＳＳＧＰｒに補正する。なお、図７（ｅ）に示した３つのグラフ図のうちの最も上のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の電極面積（単位は任意）である。また、縦軸は上に行くほど面積が広くなる。
【０１０３】
保持容量の値は、保持容量の電極面積を第１の絶縁層ＰＡＳ１の膜厚で除した値に概ね比例する。そのため、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化に基づいて補正した分布ＳＳＧＰｒは、たとえば、設計時に想定している各画素における保持容量の値の分布ＣＳＰｉと、各画素の保持容量形成部における第１の絶縁層ＰＡＳ１の実際の膜厚の分布ＰＤＰｒから容易に見積もることができる。
【０１０４】
なお、図７（ｅ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、信号入力端の上における第１の絶縁層ＰＡＳ１の膜厚が設計時に想定している膜厚であり、かつ、信号入力端から遠くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が薄くなる場合を示している。しかしながら、実際に第１の絶縁層ＰＡＳ１を形成したときには、信号入力端ではなく、他の部分における膜厚が、設計時に想定した膜厚になっていることもある。そのような場合も、図７（ｅ）に示したような関係を参照して、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の分布ＳＳＧＰｒを求めることができることはもちろんである。
【０１０５】
また、図７（ｅ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、走査信号線ＧＬの両端のうちの一端のみが信号入力端であり、走査信号線の信号入力端からの距離が長くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が薄くなる場合を示している。しかしながら、このような保持容量の電極面積の補正は、走査信号線ＧＬの両端が信号入力端である場合にも適用することができる。
【０１０６】
走査信号線ＧＬの両端を信号入力端にしているＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚ＰＤＰｉ，ＰＤＰｒの関係が、たとえば、図７（ｆ）に示した３つのグラフ図のうちの最も下のグラフ図のような関係の場合、保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係は、図７（ｆ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になる。そのため、これらの関係に基づいて、保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係が、たとえば、図７（ｆ）に示した３つのグラフ図のうちの最も上のグラフ図のような関係になるように補正をすれば、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化による表示むらの発生を防ぐことができる。なお、図７（ｆ）に示した３つのグラフ図の横軸は、走査信号線ＧＬの２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）である。
【０１０７】
このように、実施例２の液晶表示パネル１では、ＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚が変化している場合に、その変化に基づいて、ＴＦＴのゲートが共通の走査信号線に接続している各画素における保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）を補正することで、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化による表示むらの発生を防ぐ。
【０１０８】
図８（ａ）乃至図８（ｃ）は、実施例２の液晶表示パネルの第２の構成例を示す模式図である。
図８（ａ）は、図７（ａ）のＤ−Ｄ’線における第１の絶縁層の膜厚の変化の第２の例を示す模式断面図である。図８（ｂ）は、実施例２の第２の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。図８（ｃ）は、実施例２の第２の構成における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【０１０９】
ＴＦＴ基板１０１を製造するときに生じる、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化には、たとえば、図７（ｂ）および図７（ｄ）に示したような変化、すなわち、走査信号線ＧＬの信号入力端の上における膜厚が最も厚く、信号入力端からの距離が長くなるにつれて徐々に薄くなっていくという変化がある。
【０１１０】
しかしながら、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化には、そのほかにも、たとえば、図８（ａ）に示すように、絶縁基板ＳＵＢの１つの辺ＳＵＢａから対向する辺ＳＵＢｂに向かうにつれて徐々に厚くなっていくように変化することもある。なお、図８（ａ）における前記１つの辺ＳＵＢａは、図７（ｂ）における１つの辺ＳＵＢａと同じ辺であり、走査信号線ＧＬの信号入力端が並んでいる辺である。
【０１１１】
絶縁基板ＳＵＢの上に形成した第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときに、たとえば、図８（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図のように、測定して得られた膜厚の分布ＰＤＰｒが、走査信号線ＧＬの信号入力端からの距離が長くなるにつれて厚くなるような分布であり、かつ、走査信号線ＧＬの信号入力端の上における膜厚が、設計時に想定している均一な分布ＰＤＰｉの厚さとほぼ等しい場合、実際に形成された各画素における保持容量の値の分布ＣＳＰｒと、設計時に想定している各画素における保持容量の値の分布ＣＳＰｉとの関係は、図８（ｂ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になることが予測できる。すなわち、走査信号線ＧＬの信号入力端からの距離が長い画素ほど、設計時の保持容量よりも小さくなることが予測できる。
【０１１２】
そのため、ＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚が、図８（ａ）および図８（ｂ）に示したような変化をしている場合、たとえば、図８（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図のように、各画素における保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の設計時の分布ＳＳＧＰｉを、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化に基づいた分布ＳＳＧＰｒに補正する。なお、図８（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の電極面積（単位は任意）である。また、縦軸は上に行くほど面積が広くなる。
【０１１３】
なお、図８（ｂ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、信号入力端の上における第１の絶縁層ＰＡＳ１の膜厚が設計時に想定している膜厚であり、かつ、信号入力端から遠くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が厚くなる場合を示している。しかしながら、実際に第１の絶縁層ＰＡＳ１を形成したときには、信号入力端ではなく、他の部分における膜厚が、設計時に想定した膜厚になっていることもある。そのような場合も、図８（ｂ）に示したような関係を参照して、保持容量の電極面積の分布ＳＳＧＰｒを求めることができることはもちろんである。
【０１１４】
また、図８（ｂ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、走査信号線ＧＬの両端のうちの一端のみが信号入力端であり、走査信号線の信号入力端からの距離が長くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が厚くなる場合を示している。しかしながら、このような保持容量の電極面積の補正は、走査信号線ＧＬの両端が信号入力端である場合にも適用することができる。
【０１１５】
走査信号線ＧＬの両端を信号入力端にしているＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚の分布ＰＤＰｉ，ＰＤＰｒの関係が、たとえば、図８（ｃ）に示した３つのグラフ図のうちの最も下のグラフ図のような関係の場合、保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係は、図８（ｃ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になる。そのため、これらの関係に基づいて、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係が、たとえば、図８（ｃ）に示した３つのグラフ図のうちの最も上のグラフ図のような関係になるように補正をすれば、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化による表示むらの発生を防ぐことができる。なお、図８（ｃ）に示した３つのグラフ図の横軸は、走査信号線ＧＬの２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）である。
【０１１６】
図９（ａ）乃至図９（ｃ）は、実施例２の液晶表示パネルの第３の構成例を示す模式図である。
図９（ａ）は、図７（ａ）のＤ−Ｄ’線における第１の絶縁層の膜厚の変化の第３の例を示す模式断面図である。図９（ｂ）は、実施例２の第３の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。図９（ｃ）は、実施例２の第３の構成例における１本の保持容量線の上における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【０１１７】
ＴＦＴ基板１０１を製造するときに生じる、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化には、たとえば、図７（ｂ）および図７（ｄ）、または図８（ａ）および図８（ｂ）に示したように、走査信号線ＧＬの信号入力端からの距離が長くなるにつれて単調に薄くなる、または単調に厚くなるという変化がある。
【０１１８】
しかしながら、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化には、そのほかにも、たとえば、図９（ａ）に示すように、絶縁基板ＳＵＢの２つの辺ＳＵＢａ，ＳＵＢｂの中間点付近で膜厚が最も厚くなり、当該２つの辺ＳＵＢａ，ＳＵＢｂに近づくにつれて徐々に薄くなっていくように変化することもある。なお、図９（ａ）における２つの辺ＳＵＢａ，ＳＵＢｂは、それぞれ、図７（ｂ）における２つの辺ＳＵＢａ，ＳＵＢｂと同じ辺である。また、図９（ａ）における１つの辺ＳＵＢａは、走査信号線ＧＬの信号入力端が並んでいる辺である。
【０１１９】
絶縁基板ＳＵＢの上に形成した第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときに、たとえば、図９（ｂ）に示した３つのグラフ図のうちの最も下のグラフ図のように、測定して得られた膜厚の分布ＰＤＰｒが、走査信号線ＧＬの両端に対する中間点における膜厚が最も厚くなるような分布であり、かつ、走査信号線ＧＬの信号入力端および反対側の端部の上における膜厚が、設計時に想定している均一な分布ＰＤＰｉの厚さとほぼ等しい場合、実際に形成された各画素における保持容量の値の分布ＣＳＰｒと、設計時に想定している各画素における保持容量の値の分布ＣＳＰｉとの関係は、図９（ｂ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になることが予測できる。
【０１２０】
そのため、ＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚が、図９（ａ）および図９（ｂ）に示したような変化をしている場合、たとえば、図９（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図のように、各画素における保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の設計時の分布ＳＳＧＰｉを、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化に基づいた分布ＳＳＧＰｒに補正する。なお、図９（ｂ）に示した３つのグラフ図のうちの最も上のグラフ図において、横軸は走査信号線の信号入力端からの距離（単位は任意）であり、縦軸はソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積（単位は任意）である。また、縦軸は上に行くほど面積が広くなる。
【０１２１】
なお、図９（ｂ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、信号入力端および反対側の端部の上における第１の絶縁層ＰＡＳ１の膜厚が設計時に想定している膜厚である場合を示している。しかしながら、実際に第１の絶縁層ＰＡＳ１を形成したときには、信号入力端および反対側の端部ではなく、他の部分における膜厚が、設計時に想定した膜厚になっていることもある。そのような場合も、図９（ｂ）に示したような関係を参照して、保持容量の電極面積の分布ＳＳＧＰｒを求めることができることはもちろんである。
【０１２２】
また、図９（ｂ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、信号入力端および反対側の端部に対する中間点における第１の絶縁層ＰＡＳ１の膜厚が最も厚い場合を示している。しかしながら、実際に第１の絶縁層ＰＡＳ１を形成したときには、走査信号線ＧＬの中間点ではなく、他の部分における膜厚が、最も厚くなることもある。そのような場合も、図９（ｂ）に示したような関係を参照して、保持容量の電極面積の分布ＳＳＧＰｒを求めることができることはもちろんである。
【０１２３】
またさらに、図９（ｂ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、走査信号線ＧＬの両端のうちの一端のみが信号入力端である場合を示している。しかしながら、このような保持容量の電極面積の補正は、走査信号線ＧＬの両端が信号入力端である場合にも適用することができる。
【０１２４】
走査信号線ＧＬの両端を信号入力端にしているＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｘ方向の膜厚の分布ＰＤＰｉ，ＰＤＰｒの関係が、たとえば、図９（ｃ）に示した３つのグラフ図のうちの最も下のグラフ図のような関係の場合、保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係は、図９（ｃ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になる。そのため、これらの関係に基づいて、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係が、たとえば、図９（ｃ）に示した３つのグラフ図のうちの最も上のグラフ図のような関係になるように補正をすれば、第１の絶縁層ＰＡＳ１のｘ方向の膜厚の変化による表示むらの発生を防ぐことができる。なお、図９（ｃ）に示した３つのグラフ図の横軸は、走査信号線ＧＬの２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）である。
【０１２５】
図１０（ａ）乃至図１０（ｄ）は、本発明による実施例２の液晶表示パネルの第４の構成例を示す模式図である。
図１０（ａ）は、実施例２の液晶表示パネルに用いるＴＦＴ基板を製造する工程における第１の絶縁層などの成膜工程で生じる現象の一例を示す模式平面図である。図１０（ｂ）は、図１０（ａ）のＧ−Ｇ’線における第１の絶縁層の膜厚の変化の一例を示す模式断面図である。図１０（ｃ）は、実施例２の第４の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。図１０（ｄ）は、実施例２の第４の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさの分布との関係の別の一例を示す模式グラフ図である。
【０１２６】
実施例２の液晶表示パネル１に関する第１乃至第３の構成例は、第１の絶縁層ＰＡＳ１のｘ方向の膜厚が変化している場合の構成例である。
【０１２７】
しかしながら、第１の絶縁層ＰＡＳ１の膜厚の変化にはｙ方向の膜厚の変化、たとえば、図１０（ａ）および図１０（ｂ）に示すように、絶縁基板ＳＵＢの１つの辺ＳＵＢｃから対向する辺ＳＵＢｄに向かうにつれて徐々に薄くなっていくような変化が生じることもある。なお、図１０（ａ）および図１０（ｂ）における１つの辺ＳＵＢｃは、映像信号線ＤＬの信号入力端が並んでいる辺である。
【０１２８】
絶縁基板ＳＵＢの上に形成した第１の絶縁層ＰＡＳ１のｙ方向の膜厚を測定したときに、たとえば、図１０（ｃ）に示した３つのグラフ図のうちの最も下のグラフ図のように、測定して得られた膜厚の分布ＰＤＰｒが、映像信号線ＤＬの信号入力端からの距離が長くなるにつれて薄くなるような分布であり、かつ、映像信号線ＤＬの信号入力端の上における膜厚が、設計時に想定している均一な分布ＰＤＰｉの厚さとほぼ等しい場合、実際に形成された各画素における保持容量の値の分布ＣＳＰｒと、設計時に想定している各画素における保持容量の値の分布ＣＳＰｉとの関係は、図１０（ｃ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になることが予測できる。すなわち、映像信号線ＤＬの信号入力端からの距離が長い画素ほど、設計時の保持容量よりも大きくなることが予測できる。
【０１２９】
そのため、ＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｙ方向の膜厚が、図１０（ｂ）および図１０（ｃ）に示したような変化をしている場合、たとえば、図１０（ｃ）に示した３つのグラフ図のうちの最も上のグラフ図のように、各画素における保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面で重なる領域の面積）の設計時の分布ＳＳＧＰｉを、第１の絶縁層ＰＡＳ１のｙ方向の膜厚の変化に基づいた分布ＳＳＧＰｒに補正する。なお、図１０（ｃ）に示した３つのグラフ図のうちの最も上のグラフ図において、横軸は映像信号線の信号入力端からの距離（単位は任意）であり、縦軸は保持容量の電極面積（単位は任意）である。また、縦軸は上に行くほど面積が広くなる。
【０１３０】
なお、図１０（ｃ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、信号入力端の上における第１の絶縁層ＰＡＳ１の膜厚が設計時に想定している膜厚であり、かつ、信号入力端から遠くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が薄くなる場合を示している。しかしながら、実際に第１の絶縁層ＰＡＳ１を形成したときには、信号入力端ではなく、他の部分における膜厚が、設計時に想定した膜厚になっていることもある。そのような場合も、図１０（ｃ）に示したような関係を参照して、保持容量の電極面積の分布ＳＳＧＰｒを求めることができることはもちろんである。
【０１３１】
また、図１０（ｃ）に示した保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係、および保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係は、それぞれ、映像信号線ＤＬの両端のうちの一端のみが信号入力端であり、映像信号線の信号入力端からの距離が長くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が薄くなる場合を示している。しかしながら、このような保持容量の電極面積の補正は、映像信号線ＤＬの両端が信号入力端である場合にも適用することができる。
【０１３２】
映像信号線ＤＬの両端を信号入力端にしているＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｙ方向の膜厚の分布ＰＤＰｉ，ＰＤＰｒの関係が、たとえば、図１０（ｄ）に示した３つのグラフ図のうちの最も下のグラフ図のような関係の場合、保持容量の値の分布ＣＳＰｉ，ＣＳＰｒの関係は、図１０（ｄ）に示した３つのグラフ図のうちの中央のグラフ図のような関係になる。そのため、これらの関係に基づいて、保持容量の電極面積の分布ＳＳＧＰｉ，ＳＳＧＰｒの関係が、たとえば、図１０（ｄ）に示した３つのグラフ図のうちの最も上のグラフ図のような関係になるように補正をすれば、第１の絶縁層ＰＡＳ１のｙ方向の膜厚の変化による表示むらの発生を防ぐことができる。なお、図１０（ｄ）に示した３つのグラフ図の横軸は、映像信号線ＤＬの２つの信号入力端のうちの一方の信号入力端からの距離（単位は任意）である。
【０１３３】
このように、実施例２の液晶表示パネルでは、ＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１のｙ方向の膜厚が変化している場合にも、その変化に基づいて、ＴＦＴのドレインが共通の映像信号線に接続している各画素における保持容量の電極面積を補正することで、第１の絶縁層ＰＡＳ１のｙ方向の膜厚の変化による表示むらの発生を防ぐ。
【０１３４】
また、詳細な説明は省略するが、第１の絶縁層ＰＡＳ１のｙ方向の膜厚の変化は、図１０（ｂ）に示したような変化だけでなく、たとえば、図８（ｂ）または図９（ｂ）に示したｘ方向の膜厚の分布ＰＤＰｒと同じような分布の変化になる場合もある。その場合は、たとえば、図８（ｂ）や図８（ｃ）、または図９（ｂ）や図９（ｃ）に示したような関係を参照して、ＴＦＴのドレインが共通の映像信号線に接続している各画素における保持容量の電極面積を補正すればよい。
【０１３５】
図１１は、実施例２のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。
【０１３６】
実施例２のＴＦＴ基板１０１を製造するときには、たとえば、図１１に示すように、まず、ガラス基板などの絶縁基板ＳＵＢの表面に、走査信号線ＧＬおよび保持容量線ＳＬなどを形成する（ステップ４０１）。走査信号線ＧＬおよび保持容量線ＳＬは、絶縁基板ＳＵＢの表面に、たとえば、アルミニウム膜などの第１の導電膜を形成した後、第１の導電膜をエッチングして形成する。
【０１３７】
次に、第１の絶縁層ＰＡＳ１を形成し、第１の絶縁層ＰＡＳ１の膜厚分布を測定する（ステップ４０２，ステップ４０３）。第１の絶縁膜ＰＡＳ１は、たとえば、プラズマＣＶＤ法を用いてシリコン酸化膜を成膜して形成する。また、第１の絶縁層ＰＡＳ１の膜厚分布は、たとえば、エリプソメータを用いて測定する。またこのとき、第１の絶縁層ＰＡＳ１の膜厚分布は、たとえば、表示領域ＤＡに形成するすべての画素における膜厚を測定してもよいし、表示領域ＤＡをいくつかのブロックに分けて、各ブロックにおける代表点の膜厚を測定し、その膜厚を当該ブロック内の各画素における膜厚とみなしてもよい。
【０１３８】
次に、ステップ４０３で測定した第１の絶縁層ＰＡＳ１の膜厚分布に基づいて、各画素の保持容量の電極面積、すなわち、保持容量の平面寸法を決定する（ステップ４０４）。保持容量の平面寸法は、たとえば、上記の説明のように、各画素におけるソース電極ＳＤ２と保持容量線ＳＬとが平面とが平面でみて重なる領域の面積を当該領域における第１の絶縁層ＰＡＳ１の膜厚（測定値）で除した値で見積もられる保持容量の値が、実施例１で説明したような設計時の保持容量の値の分布ＣＳＰｉにしたがうようにする。
【０１３９】
次に、映像信号線ＤＬおよびソース電極ＳＤ２などの形成に用いる第２の導電膜を形成する（ステップ４０５）。第２の導電膜は、たとえば、ターゲットスパッタリング法を用いてアルミニウム膜を成膜して形成する。
【０１４０】
次に、第２の導電膜の上に感光性レジストを塗布し、ステップ４０４で決定した寸法などに基づいて感光性レジストを露光する（ステップ４０６，ステップ４０７）。ステップ４０７で感光性レジストを露光するときには、たとえば、直描露光機と呼ばれる露光機を用いて行う。前記直描露光機は、たとえば、感光性レジストの露光領域を多数の微小領域に分割しておき、ＣＡＤなどで作成した寸法データ（数値データ）に基づいて各微小領域を露光するか否かを判断し、露光すると判断した微小領域のみを順次または一括して露光する露光装置である。このとき、直描露光機では、たとえば、あらかじめ用意された映像信号線ＤＬ（ドレイン電極ＳＤ１を含む）およびソース電極ＳＤ２の寸法データと、ステップ４０４で算出して決定した、ソース電極ＳＤ２のうちの保持容量線ＳＬと平面でみて重なる領域の寸法データ（保持容量の平面寸法）とを使用する。
【０１４１】
前記直描露光機を用いた場合、使用する寸法データの数値を変更するだけで露光パターン（露光領域）を変更することができる。そのため、ＴＦＴ基板１０１毎に第１の絶縁層ＰＡＳ１の膜厚の変化の度合いが異なる場合でも、迅速かつ柔軟に対応することができる。また、前記直描露光機の場合、従来の一般的な露光装置で用いる露光マスクは不要であるため、製造コストを低減できる。
【０１４２】
次に、前記露光した感光性レジストを現像した後、第２の導電膜をエッチングして映像信号線ＤＬ（ドレイン電極ＳＤ１を含む）およびソース電極ＳＤ２（保持容量電極部を含む）を形成する（ステップ４０８）。
【０１４３】
次に、映像信号線ＤＬおよびソース電極ＳＤ２の上に残っているレジストを除去する（ステップ４０９）。
【０１４４】
その後、第２の絶縁層ＰＡＳ２を形成し、スルーホールＴＨ１，ＴＨ２を形成した後、画素電極ＰＸおよび共通電極ＣＴを形成する（ステップ４０９，ステップ４１０）。
【０１４５】
以上のような手順でＴＦＴ基板１０１を製造することにより、第１の絶縁層ＰＡＳ１のｘ方向の膜厚や、ｙ方向の膜厚が変化している場合でも、各画素における保持容量の値が、実施例１で説明したような関係になるＴＦＴ基板１０１を得ることができる。
【０１４６】
また、上記のような手順でＴＦＴ基板１０１を製造する場合、各画素における保持容量の値のばらつきによる画質むらが発生しないように、たとえば、第１の絶縁層ＰＡＳ１の膜厚を保持容量のばらつきが無視できるような厚さまで厚く形成（成膜）しなくてもよくなる。つまり、ＴＦＴ基板１０１の第１の絶縁層ＰＡＳ１の膜厚を薄くすることができるので、ＴＦＴ基板１０１の製造効率を高くすることができ、ＴＦＴ基板１０１（液晶表示パネル１）の製造コストを低減できる。
【０１４７】
また、上記のような手順でＴＦＴ基板１０１を製造する場合、第１の絶縁層ＰＡＳ１のｘ方向の膜厚やｙ方向の膜厚が変化していても、各画素の保持容量の値を設計時の値に近づけることができるので、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積）を可能な限り狭くすることができる。そのため、各画素の開口率を低下させることなく、走査信号の遅延および映像信号の遅延による画質むらを低減することができる。
【０１４８】
また、感光性レジストを露光するときには、ステップ４０７のような直描露光機を用いた露光を行う代わりに、たとえば、試作したＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１の膜厚の変化に基づいて、保持容量の平面寸法（ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法）を補正した露光マスクを作成し、当該露光マスクを用いて露光することも可能である。
【０１４９】
ところで、ＴＦＴ基板１０１を製造する際に生じる第１の絶縁層ＰＡＳ１、第２の絶縁膜ＰＡＳ２などの膜厚分布は、たとえば、ＴＦＴ基板１０１毎に無作為な分布になることは非常に少なく、ＴＦＴ基板１０１の製造方法により、いくつかのパターンに分類できる。以下、ＴＦＴ基板１０１の製造方法と絶縁層の膜厚分布のパターン（傾向）の一例について説明する。
【０１５０】
図１２（ａ）は、１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図１２（ｂ）は、１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図１２（ｃ）は、１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図１２（ｄ）は、１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
【０１５１】
現在、液晶表示パネル１に用いられるＴＦＴ基板１０１は、たとえば、１枚のマザーガラスと呼ばれる大面積のガラス基板から２面（２枚）のＴＦＴ基板１０１を切り出したり、４面（４枚）のＴＦＴ基板１０１を切り出したりして製造されている。
【０１５２】
１枚のマザーガラスから２枚のＴＦＴ基板１０１を切り出す、いわゆる２面取りの場合、たとえば、図１２（ａ）に示すように、マザーガラス５には、２個の、ＴＦＴ基板１０１として切り出す領域５０１，５０２がある。この２個の領域５０１，５０２には、それぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から２個の領域５０１，５０２を切り出して、２枚のＴＦＴ基板１０１を得る。
【０１５３】
このような２面取りの場合、マザーガラス５の２個の領域５０１，５０２に、たとえば、第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成（成膜）する。このとき、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図１２（ａ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。これは、絶縁膜を形成するときには、たとえば、プラズマＣＶＤ法で成膜しているためである。
【０１５４】
１枚のマザーガラスから４枚のＴＦＴ基板１を切り出す、いわゆる４面取りの場合、図１２（ｂ）に示すように、マザーガラス５には、４個の、ＴＦＴ基板１０１として切り出す領域５１１，５１２，５１３，５１４がある。この４個の領域５１１〜５１４にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から４個の領域５１１〜５１４を切り出して、４枚のＴＦＴ基板１０１を得る。
【０１５５】
このような４面取りの場合も、マザーガラス５の４個の領域５１１〜５１４に第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成する。またこのときも、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図１２（ｂ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。
【０１５６】
１枚のマザーガラスから６枚のＴＦＴ基板１０１を切り出す、いわゆる６面取りの場合、図１２（ｃ）に示すように、マザーガラス５には、６個の、ＴＦＴ基板１０１として切り出す領域５２１，５２２，５２３，５２４，５２５，５２６がある。この６個の領域５２１〜５２６にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から６個の領域５２１〜５２６を切り出して、６枚のＴＦＴ基板１０１を得る。
【０１５７】
このような６面取りの場合も、マザーガラス５の６個の領域５２１〜５２６に第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成する。またこのときも、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図１２（ｃ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。
【０１５８】
１枚のマザーガラスから１５枚のＴＦＴ基板１を切り出す、いわゆる１５面取りの場合、図１２（ｄ）に示すように、マザーガラス５には、１５個の、ＴＦＴ基板１として切り出す領域５３１，５３２，５３３，５３４，５３５，５３６，５３７，５３８，５３９，５４０，５４１，５４２，５４３，５４４，５４５がある。この１５個の領域５３１〜５４５にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から１５個の領域５３１〜５４５を切り出して、１５枚のＴＦＴ基板１０１を得る。
【０１５９】
このような１５面取りの場合も、マザーガラス５の１５個の領域５３１〜５４５に第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成する。またこのときも、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図１２（ｄ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。
【０１６０】
ここで、図１２（ａ）乃至図１２（ｄ）に示した１枚のマザーガラス５の上における絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚分布と、マザーガラス５から切り出される各領域、すなわち１枚のＴＦＴ基板１０１が形成される領域における絶縁膜の膜厚分布との関係をみると、その関係は、以下の４つのパターンに分類されることがわかる。
【０１６１】
１つめのパターンは、絶縁膜の膜厚分布が、図１２（ａ）に示した領域５０１，５０２、図１２（ｄ）に示した領域５３７，５３９のようになるパターンである。この１つめのパターンの特徴について、図１３を用いて説明する。
【０１６２】
図１３は、絶縁膜の膜厚分布の１つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式平面図である。
【０１６３】
絶縁膜の膜厚分布の１つめのパターンを説明するにあたっては、図１３に示すように、２面取りの場合におけるマザーガラス５の１つの領域５０１を例に挙げる。図１３において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、図示は省略しているが、２本の走査信号線ＧＬ１，ＧＬＮの間には、走査信号線ＧＬｉおよび図示していない複数本の走査信号線が配置されている。また、２本の映像信号線ＤＬ１，ＤＬＭの間には、それらの間のほぼ中間にある映像信号線ＤＬｕおよび図示していない複数本の映像信号線が配置されている。
【０１６４】
このとき、たとえば、マザーガラス５の領域５０１に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１３に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬｕと交差する点に向かって単調に厚くなり、映像信号線ＤＬｕと交差する点の近傍で最も厚くなった後、映像信号線ＤＬｕと交差する点から映像信号線ＤＬＭと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬｉに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面みて重なる領域の寸法を、たとえば、図９（ｂ）または図９（ｃ）に示した関係に基づいて補正する。
【０１６５】
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬＮと交差する点に向かって単調に厚くなるという変化をする。そのため、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬｕに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図８（ｂ）または図８（ｃ）に示した関係と同じ考え方に基づいて補正すればよい。
【０１６６】
このようにすることで、マザーガラス５の領域５０１を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、走査信号の遅延および映像信号の遅延による画質むらの発生を防ぐことができる。
【０１６７】
なお、図１３には、１つめのパターンの例として２面取りの場合のマザーガラス５にある１つの領域５０１を挙げているが、もう１つの領域５０２も領域５０１における補正と同じ考え方に基づいて補正すればよいことはもちろんである。また、図１２（ｄ）に示した１５面取りの場合における領域５３７，５３９も、領域５０１における補正と同じ考え方に基づいて補正すればよいことはもちろんである。
【０１６８】
次に、２つめのパターンを説明する。２つめのパターンは、絶縁膜の膜厚分布が、図１２（ｃ）に示した領域５２２，５２５や、図１２（ｄ）に示した領域５３２，５３５，５４１，５４４のようになるパターンである。この２つめのパターンの特徴について、図１４を用いて説明する。
【０１６９】
図１４は、絶縁膜の膜厚分布の２つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式平面図である。
【０１７０】
絶縁膜の膜厚分布の２つめのパターンを説明するにあたっては、図１４に示すように、６面取りの場合におけるマザーガラス５の１つの領域５２２を例に挙げる。図１４において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の走査信号線ＧＬ１，ＧＬＮの間には、それらの間のほぼ中間にある走査信号線ＧＬｉおよび図示していない複数本の走査信号線が配置されている。また、２本の映像信号線ＤＬ１，ＤＬＭの間には、それらの間のほぼ中間にある映像信号線ＤＬｕおよび図示していない複数本の映像信号線が配置されている。
【０１７１】
このとき、たとえば、マザーガラス５の領域５２２に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１４に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬＭと交差する点に向かって単調に厚くなるという変化をする。そのため、マザーガラス５の領域５２２に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬｉに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図８（ｂ）または図８（ｃ）に示した関係に基づいて補正する。
【０１７２】
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬｉと交差する点に向かって単調に厚くなり、走査信号線ＧＬｉと交差する点の近傍で最も厚くなった後、走査信号線ＧＬｉと交差する点から走査信号線ＧＬＮと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５２２に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬｕに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図９（ｂ）または図９（ｃ）に示した関係と同じ考え方に基づいて補正すればよい。
【０１７３】
このようにすることで、マザーガラス５の領域５２２を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、走査信号の遅延および映像信号の遅延による画質むらの発生を防ぐことができる。
【０１７４】
なお、図１４には、２つめのパターンの例として６面取りの場合のマザーガラス５にある１つの領域５２２を挙げているが、もう１つの領域５２５も領域５２２における補正と同じ考え方に基づいて補正すればよいことはもちろんである。また、図１２（ｄ）に示した１５面取りの場合における領域５３２，５３５，５４１，５４４も、領域５２２における補正と同じ考え方に基づいて補正すればよいことはもちろんである。
【０１７５】
次に、３つめのパターンを説明する。３つめのパターンは、絶縁膜の膜厚の分布が、図１２（ｂ）に示した領域５１１，５１２，５１３，５１４、図１２（ｃ）に示した領域５２１，５２３，５２４，５２６、図１２（ｄ）に示した領域５３１，５３３，５３４，５３６，５４０，５４２，５４３，５４５のようになるパターンである。この３つめのパターンの特徴について、図１５を用いて説明する。
【０１７６】
図１５は、絶縁膜の膜厚分布の３つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式平面図である。
【０１７７】
絶縁膜の膜厚分布の３つめのパターンを説明するにあたっては、図１５に示すように、４面取りの場合におけるマザーガラス５の１つの領域５１１を例に挙げる。図１５において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の走査信号線ＧＬ１，ＧＬＮの間には、走査信号線ＧＬｉおよび図示していない複数本の走査信号線が配置されている。また、２本の映像信号線ＤＬ１，ＤＬＭの間には、映像信号線ＤＬｕおよび図示していない複数本の映像信号線が配置されている。
【０１７８】
このとき、たとえば、マザーガラス５の領域５１１に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１５に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬＭと交差する点に向かって単調に厚くなるという変化をする。そのため、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１において、たとえば、走査信号線ＧＬｉに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図８（ｂ）または図８（ｃ）に示した関係に基づいて補正する。
【０１７９】
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬＮと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬｕに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図８（ｃ）または図８（ｃ）に示した関係と同じ考え方に基づいて補正すればよい。
【０１８０】
このようにすることで、マザーガラス５の領域５１１を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、走査信号の遅延および映像信号の遅延による画質むらの発生を防ぐことができる。
【０１８１】
なお、図１５には、３つめのパターンの例として４面取りの場合のマザーガラス５にある１つの領域５１１を挙げているが、他の３つの領域５１２〜５１４も領域５１１における補正と同じ考え方に基づいて補正すればよいことはもちろんである。また、図１２（ｃ）に示した６面取りの場合における領域５２１，５２３，５２４，５２６や、図１２（ｄ）に示した１５面取りの場合における領域５３２，５３５，５４１，５４４も、領域５１１における補正と同じ考え方に基づいて補正すればよいことはもちろんである。
【０１８２】
最後に、４つめのパターンを説明する。４つめのパターンは、絶縁膜の膜厚の分布が、図１２（ｄ）に示した領域５３８のようになるパターンである。この４つめのパターンの特徴について、図１６を用いて説明する。
【０１８３】
図１６は、絶縁膜の膜厚分布の４つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式図である。
【０１８４】
絶縁膜の膜厚分布の４つめのパターンを説明するにあたっては、図１６に示すように、１５面取りの場合におけるマザーガラス５の１つの領域５３８を例に挙げる。図１６において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の走査信号線ＧＬ１，ＧＬＮの間には、それらの間のほぼ中間にある走査信号線ＧＬｉおよび図示していない複数本の走査信号線が配置されている。また、２本の映像信号線ＤＬ１，ＤＬＭの間には、それらの間のほぼ中間にある映像信号線ＤＬｕおよび図示していない複数本の映像信号線が配置されている。
【０１８５】
このとき、たとえば、マザーガラス５の領域５３８に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１６に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬｕと交差する点に向かって単調に厚くなり、映像信号線ＤＬｕと交差する点の近傍で最も厚くなった後、映像信号線ＤＬｕと交差する点から映像信号線ＤＬＭと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬｉに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図９（ｂ）または図９（ｃ）に示した関係に基づいて補正する。
【０１８６】
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬｉと交差する点に向かって単調に厚くなり、走査信号線ＧＬｉと交差する点の近傍で最も厚くなった後、走査信号線ＧＬｉと交差する点から走査信号線ＧＬＮと交差する点に向かって単調に薄くなる。そのため、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬｕに沿って並んだ複数個の画素について、各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の寸法を、たとえば、図９（ｂ）または図９（ｃ）に示した関係と同じ考え方に基づいて補正すればよい。
【０１８７】
このようにすることで、マザーガラス５の領域５３８を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、走査信号の遅延および映像信号の遅延による画質むらの発生を防ぐことができる。
【０１８８】
なお、図１６には、４つめのパターンの例として１５面取りの場合のマザーガラス５にある１つの領域５３８を挙げているが、１５面取りに限らず、たとえば、３面×３面の９面取りの場合の中央の領域なども、領域５３８における補正と同じ考え方に基づいて補正すればよいことはもちろんである。
【０１８９】
以上説明したように、実施例２の液晶表示パネル１によれば、走査信号の遅延および映像信号の遅延により生じる画質むらを低減できる。そのため、液晶表示装置の表示品質を向上させることができる。
【０１９０】
また、実施例２のＴＦＴ基板１０１の製造方法によれば、たとえば、第１の絶縁層ＰＡＳ１の膜厚を薄くできるので、ＴＦＴ基板１０１の製造効率が高まり、ＴＦＴ基板１０１（液晶表示パネル１）の製造コストを低減できる。
【０１９１】
また、実施例２のＴＦＴ基板１０１の製造方法によれば、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積）を可能な限り狭くすることができるので、各画素の開口率を低下させることなく、走査信号の遅延および映像信号の遅延による画質むらを低減することができる。
【実施例３】
【０１９２】
図１７（ａ）乃至図１７（ｅ）は、本発明による実施例３の液晶表示パネルの概略構成の一例を説明するための模式図である。
図１７（ａ）は、１枚のＴＦＴ基板におけるエッチング量のばらつきの見積もり方法を説明するための模式平面図である。図１７（ｂ）は、図１７（ａ）に示した表示領域ＤＡの対角に位置する２つの画素ＳＰ３，ＳＰ４におけるエッチング量のばらつきの一例を示す模式断面図である。図１７（ｃ）は、図１７（ａ）に示した２つの画素ＳＰ１，ＳＰ２におけるエッチング量のばらつきの一例を示す模式断面図である。図１７（ｄ）は、実施例３における信号入力端からの距離と保持容量の値との関係の一例を示す模式グラフ図である。図１７（ｅ）は、実施例３における信号入力端からの距離と保持容量の値との関係の別の一例を示す模式グラフ図である。
【０１９３】
実施例１で説明した構成のＴＦＴ基板１０１を製造するときには、たとえば、走査信号の遅延量および映像信号の遅延量に基づいて決定した保持容量の平面寸法を利用して、ソース電極ＳＤ２などの形成に用いる第２の導電膜の上に形成した感光性レジストを露光している。また、実施例２で説明した構成のＴＦＴ基板１０１を製造するときには、第１の絶縁層ＰＡＳ１の膜厚の変化（膜厚分布）に基づいて補正した保持容量の平面寸法を利用して、ソース電極ＳＤ２などの形成に用いる第２の導電膜の上に形成した感光性レジストを露光している。そのため、たとえば、第２の導電膜をエッチングしたときに生じるエッチング量のばらつきにより、実際に形成された各画素の保持容量の平面寸法、すなわちソース電極ＳＤ２のうちの保持容量線ＳＬと平面でみて重なる領域の寸法が、設計時の寸法あるいは補正した寸法からずれてしまう可能性がある。
【０１９４】
本願発明者らは、第２の導電膜をエッチングしたときに、１枚のＴＦＴ基板１０１の上でエッチング量にどの程度のばらつきが生じるかを調べるために、まず、たとえば、図１７（ａ）に示すように、表示領域ＤＡの対角に位置する２つの画素ＳＰ３，ＳＰ４における導電層の寸法のばらつきを調べた。このとき、ガラス基板などの絶縁基板ＳＵＢの表面には、膜厚が均一な第１の絶縁層ＰＡＳ１を形成しておき、第１の絶縁層ＰＡＳ１の上に、膜厚が均一な第２の導電膜を成膜し、たとえば、１本の映像信号線ＤＬの各点におけるｘ方向の寸法（幅）および各映像信号線ＤＬのｘ方向の寸法（幅）が均一になるように形成したレジストをマスクにして第２の導電膜をエッチングした。
【０１９５】
その結果、たとえば、図１７（ｂ）に示すように、表示領域ＤＡの１つの角部に位置する画素ＳＰ３の近傍における映像信号線ＤＬ１のｘ方向の寸法がＤＬＷ３であったのに対し、もう１つの角部に位置する画素ＳＰ４の近傍における映像信号線ＤＬＭのｘ方向の寸法はＤＬＷ３よりも大きいＤＬＷ４になった。本願発明者らが調べた例では、表示領域ＤＡの対角の寸法が８０ｃｍのときに、２つの画素ＳＰ３，ＳＰ４のそれぞれの画素の近傍における映像信号線のｘ方向の寸法にはＤＬＷ４−ＤＬＷ３＝２．６［μｍ］の差が生じた。
【０１９６】
このことから、表示領域ＤＡの対角の寸法が８０ｃｍのＴＦＴ基板１０１を製造した場合、エッチング量のばらつきにより、任意の２つの画素のそれぞれの画素の近傍における映像信号線のｘ方向の寸法の幅には最大で２．６μｍのばらつきが生じることが予測される。
【０１９７】
またこのとき、図１７（ａ）に示した画素ＳＰ１の近傍における映像信号線ＤＬｕのｘ方向の寸法ＤＬＷ１と、画素ＳＰ２の近傍における映像信号線ＤＬｖのｘ方向の寸法ＤＬＷ２は、たとえば、図１７（ｃ）に示すような関係になる。このとき、画素ＳＰ１の近傍における映像信号線ＤＬｕのｘ方向の寸法ＤＬＷ１は、画素ＳＰ３の近傍における映像信号線ＤＬ１のｘ方向の寸法ＤＬＷ３よりも大きく、画素ＳＰ２の近傍における映像信号線ＤＬｖのｘ方向の寸法ＤＬＷ２よりも小さい。また、画素ＳＰ２の近傍における映像信号線ＤＬｖのｘ方向の寸法ＤＬＷ２は、画素ＳＰ４の近傍における映像信号線ＤＬＭのｘ方向の寸法ＤＬＷ４よりも小さい。そのため、２つの画素ＳＰ１，ＳＰ２のそれぞれ画素の近傍における映像信号線ＤＬｕ，ＤＬｖのｘ方向の寸法の差ＤＬＷ２−ＤＬＷ１は、２．６μｍよりも小さい。
【０１９８】
このように、たとえば、第２の導電膜をエッチングしたときに、１枚のＴＦＴ基板１０１上の各点におけるエッチング量にばらつきがある場合、上記のような考え方に基づいて補正した寸法でソース電極ＳＤ２を形成しても、エッチング量のばらつきによる寸法のずれが生じるため、すべての画素の保持容量の値を設計時の値にすることは非常に難しい。
【０１９９】
そこで、実施例１および実施例２のような考え方に基づいてソース電極ＳＤ２を形成するときには、エッチング量のばらつきを考慮し、たとえば、走査信号線ＧＬの信号入力端からの距離と保持容量の値との関係が、図１７（ｄ）または図１７（ｅ）に示すような関係を満たす場合は、走査信号線ＧＬの延在方向に並んだ複数個の画素について、各画素の保持容量の値が設計時の値に等しいとみなす。
【０２００】
なお、図１７（ｄ）は、走査信号線ＧＬの両端のうちの一方の端のみを信号入力端にした場合の信号入力端からの距離と保持容量の値との関係の一例を示している。また、図１７（ｅ）は、走査信号線ＧＬの両端を信号入力端にした場合の、一方の信号入力端からの距離と保持容量の値との関係の一例を示している。また、図１７（ｄ）および図１７（ｅ）では、信号入力端からの距離が長くなるほど、エッチング量の変化が大きい場合を例に挙げている。この場合、走査信号線ＧＬの延在方向に並んだ複数個の画素について、各画素の保持容量の値が、図１７（ｄ）または図１７（ｅ）に示した上限値分布ＣＳＰＵＬと下限値分布ＣＳＰＢＬとの間にあれば、各画素の保持容量の値が、設計時の保持容量の値の分布ＣＳＰにしたがっているとみなす。
【０２０１】
上記上限値分布ＣＳＰＵＬと下限値分布ＣＳＰＢＬの関係について、図１７（ａ）に示した２つの画素ＳＰ１，ＳＰ２を例に挙げて具体的に説明する。２つの画素ＳＰ１，ＳＰ２は、たとえば、以下に示すような関係を満たす場合に、当該２つの画素ＳＰ１，ＳＰ２における保持容量の値の関係が設計時の値における関係に等しいとみなす。
【０２０２】
まず、２つの画素ＳＰ１，ＳＰ２について、各画素の保持容量形成部における第１の絶縁層ＰＡＳ１の厚さがほぼ等しい場合は、下記（式１）を満たしていれば、当該２つの画素ＳＰ１，ＳＰ２における保持容量の値の関係が設計時の値における関係に等しいとみなす。
【数７】
2008145803.tif 000006
なお、上記（式１）において、Ｓｓｔｇ１は画素ＳＰ１における保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積）である。また、Ｓｓｔｇ２は画素ＳＰ２における保持容量の電極面積である。また、Ｌｓｔｇ２は画素ＳＰ２におけるソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の周回長である。また、Ｌ１２は２つの画素ＳＰ１，ＳＰ２の距離である。また、ＬＤＡは表示領域ＤＡの対角の長さ、σは表示領域の対角位置において生じるエッチング量の差である。
【０２０３】
また、２つの画素ＳＰ１，ＳＰ２について、画素ＳＰ１の保持容量形成部における第１の絶縁層ＰＡＳ１の厚さＰＡＳＤ１と、画素ＳＰ２の保持容量形成部における第１の絶縁層ＰＡＳ１の厚さＰＡＳＤ２との関係が、ＰＡＳＤ１＜ＰＡＳＤ２である場合は、下記（式２）または（式３）を満たしていれば、当該２つの画素ＳＰ１，ＳＰ２における保持容量の値の関係が設計時の値における関係に等しいとみなす。
【数８】
2008145803.tif 000007
【０２０４】
またさらに、このようなエッチング量の変化の度合いが既知である場合、たとえば、保持容量の電極面積（ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域の面積）を補正する際に、エッチング量の変化も考慮して補正すれば、設計時の寸法または補正した寸法からずれを小さくすることができる。
【０２０５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【０２０６】
たとえば、実施例１では、本発明を適用した液晶表示パネル１の構成の一例として、１画素の構成が、図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１を有する横電界駆動方式の液晶表示パネル１を挙げた。しかしながら、本発明は、図３（ａ）乃至図３（ｃ）に示したような構成に限らず、各画素に、１層以上の絶縁層により電気的に絶縁されている２つの導電層が平面でみて重なる領域を有し、かつ、２つの導電層のうちの一方の導電層が、スルーホールで画素電極に接続している構成の保持容量が形成されている種々のＴＦＴ基板１０１に対して適用可能であることはもちろんである。
【０２０７】
また、ＴＦＴ基板１０１は、図３（ａ）乃至図３（ｃ）に示したような横電界駆動方式、すなわち画素電極ＰＸと対向電極ＣＴとがＴＦＴ基板１０１側に形成されている構成のものに限らず、対向電極ＣＴが対向基板１０２側に形成されている構成のものであってもよいことはもちろんである。
【０２０８】
また、液晶表示パネル１０１は、透過型、半透過型、および反射型のどの型であってもよいことはもちろんである。
【０２０９】
またさらに、実施例１および実施例２では、アクティブマトリクス型の液晶表示パネルを例に挙げたが、これに限らず、表示領域にＴＦＴがマトリクス状に配置された表示パネルであれば本発明を適用できる。本発明を適用できる他の表示パネルとしては、たとえば、有機ＥＬを用いた自発光型の表示パネルがある。
【図面の簡単な説明】
【０２１０】
【図１（ａ）】本発明による実施例１の液晶表示装置の概略構成の一例を示す模式図である。
【図１（ｂ）】図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。
【図２（ａ）】液晶表示パネルの概略構成の一例を示す模式平面図である。
【図２（ｂ）】図２（ａ）のＡ−Ａ’線における模式断面図である。
【図３（ａ）】液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。
【図３（ｂ）】図３（ａ）のＢ−Ｂ’線における模式断面図である。
【図３（ｃ）】図３（ａ）のＣ−Ｃ’線における模式断面図である。
【図４（ａ）】実施例１の液晶表示パネルの第１の特徴を説明するために選択する４つの画素の位置関係の一例を示す模式図である。
【図４（ｂ）】１本の走査信号線における走査信号の遅延量と、実施例１の液晶表示パネルにおける保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図４（ｃ）】図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４における保持容量形成部分の拡大平面図である。
【図５（ａ）】実施例１の液晶表示パネルの第２の特徴を説明するために選択する４つの画素の位置関係の一例を示す模式図である。
【図５（ｂ）】実施例１の液晶表示パネルにおける映像信号線の信号入力端からの距離と保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図５（ｃ）】図５（ａ）に示した４つの画素ＳＰ２ａ，ＳＰ２ｂ，ＳＰ２ｃ，ＳＰ２ｄにおける保持容量形成部分の拡大平面図である。
【図６（ａ）】実施例１の変形例を説明するために選択する４つの画素の位置関係の一例および信号入力端の一例を示す模式図である。
【図６（ｂ）】実施例１の変形例における走査信号の遅延量と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図６（ｃ）】実施例１の変形例を説明するために選択する４つの画素の位置関係の一例および信号入力端の別の一例を示す模式図である。
【図７（ａ）】実施例２の液晶表示パネルに用いるＴＦＴ基板を製造する工程における第１の絶縁層などの成膜工程で生じる現象の一例を示す模式平面図である。
【図７（ｂ）】図７（ａ）のＤ−Ｄ’線における第１の絶縁層の膜厚の変化の第１の例を示す模式断面図である。
【図７（ｃ）】図４（ｃ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４のうちの２つの画素ＳＰ１，ＳＰ２における保持容量形成部分の拡大平面図である。
【図７（ｄ）】図７（ｃ）のＥ−Ｅ’線およびＦ−Ｆ’線における模式断面図である。
【図７（ｅ）】実施例２の第１の構成例における第１の絶縁層の膜厚と、第１の構成例における保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図７（ｆ）】実施例２の第１の構成例における第１の絶縁層の膜厚と、第１の構成例における保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【図８（ａ）】図７（ａ）のＤ−Ｄ’線における第１の絶縁層の膜厚の変化の第２の例を示す模式断面図である。
【図８（ｂ）】実施例２の第２の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図８（ｃ）】実施例２の第２の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【図９（ａ）】図７（ａ）のＤ−Ｄ’線における第１の絶縁層の膜厚の変化の第３の例を示す模式断面図である。
【図９（ｂ）】実施例２の第３の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図９（ｃ）】実施例２の第３の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【図１０（ａ）】実施例２の液晶表示パネルに用いるＴＦＴ基板を製造する工程における第１の絶縁層などの成膜工程で生じる現象の一例を示す模式平面図である。
【図１０（ｂ）】図１０（ａ）のＧ−Ｇ’線における第１の絶縁層の膜厚の変化の一例を示す模式断面図である。
【図１０（ｃ）】実施例２の第４の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の一例を示す模式グラフ図である。
【図１０（ｄ）】実施例２の第４の構成例における第１の絶縁層の膜厚と、保持容量の大きさおよび保持容量の電極面積の大きさとの関係の別の一例を示す模式グラフ図である。
【図１１】実施例２のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。
【図１２（ａ）】１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。
【図１２（ｂ）】１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。
【図１２（ｃ）】１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。
【図１２（ｄ）】１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
【図１３】絶縁膜の膜厚分布の１つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式平面図である。
【図１４】絶縁膜の膜厚分布の２つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式平面図である。
【図１５】絶縁膜の膜厚分布の３つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式平面図である。
【図１６】絶縁膜の膜厚分布の４つめのパターンにおける保持容量の平面寸法の補正方法の一例を説明するための模式図である。
【図１７（ａ）】１枚のＴＦＴ基板におけるエッチング量のばらつきの見積もり方法を説明するための模式平面図である。
【図１７（ｂ）】図１７（ａ）に示した表示領域ＤＡの対角に位置する２つの画素ＳＰ３，ＳＰ４におけるエッチング量のばらつきの一例を示す模式断面図である。
【図１７（ｃ）】図１７（ａ）に示した２つの画素ＳＰ１，ＳＰ２におけるエッチング量のばらつきの一例を示す模式断面図である。
【図１７（ｄ）】実施例３における信号入力端からの距離と保持容量の値との関係の一例を示す模式グラフ図である。
【図１７（ｅ）】実施例３における信号入力端からの距離と保持容量の値との関係の別の一例を示す模式グラフ図である。
【符号の説明】
【０２１１】
１…液晶表示パネル
１０１…ＴＦＴ基板
ＳＵＢ…絶縁基板
ＧＬ，ＧＬ１，ＧＬｉ−１，ＧＬｉ，ＧＬｊ，ＧＬｎ，ＧＬｎ＋１，ＧＬＮ−１，ＧＬＮ…走査信号線
ＤＬ，ＤＬ１，ＤＬｕ，ＤＬｕ＋１，ＤＬｖ，ＤＬｍ，ＤＬｍ＋１，ＤＬＭ…映像信号線
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＳＣ…半導体層
ＳＬ…保持容量線
ＰＸ…画素電極
ＣＴ…対向電極
ＰＡＳ１…第１の絶縁層
ＰＡＳ２…第２の絶縁層
２…データドライバ
３…ゲートドライバ
５…マザーガラス
【図１（ａ）】
2008145803.tif 000011
【図１（ｂ）】
2008145803.tif 000012
【図２（ａ）】
2008145803.tif 000013
【図２（ｂ）】
2008145803.tif 000014
【図３（ａ）】
2008145803.tif 000015
【図３（ｂ）】
2008145803.tif 000016
【図３（ｃ）】
2008145803.tif 000017
【図４（ａ）】
2008145803.tif 000018
【図４（ｂ）】
2008145803.tif 000019
【図４（ｃ）】
2008145803.tif 000020
【図５（ａ）】
2008145803.tif 000021
【図５（ｂ）】
2008145803.tif 000022
【図５（ｃ）】
2008145803.tif 000023
【図６（ａ）】
2008145803.tif 000024
【図６（ｂ）】
2008145803.tif 000025
【図６（ｃ）】
2008145803.tif 000026
【図７（ａ）】
2008145803.tif 000027
【図７（ｂ）】
2008145803.tif 000028
【図７（ｃ）】
2008145803.tif 000029
【図７（ｄ）】
2008145803.tif 000030
【図７（ｅ）】
2008145803.tif 000031
【図７（ｆ）】
2008145803.tif 000032
【図８（ａ）】
2008145803.tif 000033
【図８（ｂ）】
2008145803.tif 000034
【図８（ｃ）】
2008145803.tif 000035
【図９（ａ）】
2008145803.tif 000036
【図９（ｂ）】
2008145803.tif 000037
【図９（ｃ）】
2008145803.tif 000038
【図１０（ａ）】
2008145803.tif 000039
【図１０（ｂ）】
2008145803.tif 000040
【図１０（ｃ）】
2008145803.tif 000041
【図１０（ｄ）】
2008145803.tif 000042
【図１１】
2008145803.tif 000043
【図１２（ａ）】
2008145803.tif 000044
【図１２（ｂ）】
2008145803.tif 000045
【図１２（ｃ）】
2008145803.tif 000046
【図１２（ｄ）】
2008145803.tif 000047
【図１３】
2008145803.tif 000048
【図１４】
2008145803.tif 000049
【図１５】
2008145803.tif 000050
【図１６】
2008145803.tif 000051
【図１７（ａ）】
2008145803.tif 000052
【図１７（ｂ）】
2008145803.tif 000053
【図１７（ｃ）】
2008145803.tif 000054
【図１７（ｄ）】
2008145803.tif 000055
【図１７（ｅ）】
2008145803.tif 000056