(57)【要約】【課題】フリップチップ実装される半導体素子接合用の電極を、ソルダーレジスト被膜により規定した配線パターンの露出部分により形成したプリント配線板に於いて、強固なはんだ接合を可能にするとともに、接合部の高密度化が図れるプリント配線板を提供する。【解決手段】プリント配線板１１は、フリップチップ実装される半導体素子の実装面部に所定の間隔を存して配列された、半導体素子接合用の電極形成部分を有する多数本の配線パターン１２ｐ，１２Ｐ，…と、部品実装面部を電極形成部分を残しソルダーレジスト（ＳＲ）で被覆することにより電極形成部分に露出形成された多数の電極１２，１２，…と、各電極１２，１２，…に一体に設けられ、半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が上記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部１２ａ，１２ａ，…とを有して構成される。【選択図】    図１
2008160026.tif 000002
【特許請求の範囲】
【請求項１】
フリップチップ実装される半導体素子の実装面部に所定の間隔を存して配列された、前記半導体素子接合用の電極形成部分を有する多数本の配線パターンと、
前記実装面部を前記電極形成部分を残してソルダーレジスト被膜により被覆することにより前記電極形成部分に露出形成された多数の電極と、
前記各電極に一体に設けられ、前記半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が前記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部と、
を具備したことを特徴とするプリント配線板。
【請求項２】
前記電極拡張部は、前記電極の配列方向に対して千鳥状に設けられていることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
前記電極拡張部は、隣接する電極拡張部に対し段差を有して配列されていることを特徴とする請求項２に記載のプリント配線板。
【請求項４】
前記電極は、隣接する電極に対し段差を有して配列されていることを特徴とする請求項２に記載のプリント配線板。
【請求項５】
前記電極は、隣接する電極に一体形成された電極拡張部を避けるように幅狭となる括れ部を有していることを特徴とする請求項２または４に記載のプリント配線板。
【請求項６】
前記電極拡張部は、前記配線パターンの配線方向に対して交差する方向に張り出して形成されていることを特徴とする請求項２に記載のプリント配線板。
【請求項７】
前記電極拡張部は、前記電極を形成する導体パターンと円形若しくは多角形の導体パターンとを組み合わせた形状であることを特徴とする請求項５に記載のプリント配線板。
【請求項８】
前記電極拡張部は、前記半導体素子の電極形状に合わせて形成されていることを特徴とする請求項５に記載のプリント配線板。
【請求項９】
多数本の配線パターンを所定の間隔で配列した部品実装面に、前記各配線パターンの一部を残してソルダーレジスト被膜を施し、前記各配線パターンの露出部分に、フリップチップ実装される半導体素子接合用の電極を形成するプリント配線板の電極形成方法において、
前記各電極に、該電極を形成する配線パターンの線幅方向に拡がる電極拡張部を設け、前記各電極の電極拡張部を前記配線パターンの配列方向に対して千鳥状に配置することを特徴とするプリント配線板の電極形成方法。
【請求項１０】
記録媒体と、前記記録媒体を回転駆動する駆動機構と、前記記録媒体にデータを書き込み、前記記録媒体からデータを読み出す磁気ヘッドおよび磁気ヘッドを位置制御する駆動機構と、前記各駆動機構を制御する、半導体素子を実装した回路基板とを具備するハードディスク装置において、
前記回路基板は、
前記半導体素子の実装面部に所定の間隔を存して配列された、前記半導体素子接合用の電極形成部分を有する多数本の配線パターンと、
前記実装面部を前記電極形成部分を残してソルダーレジスト被膜により被覆することにより前記電極形成部分に露出形成された多数の電極と、
前記各電極に一体に設けられ、前記半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が前記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部と
を具備して構成されていることを特徴とするハードディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装される半導体素子接合用の電極を、ソルダーレジスト被膜により規定した配線パターンの露出部分により形成したプリント配線板に関する。
【背景技術】
【０００２】
携行が容易な小型電子機器においては、機器内部にベアチップ等の半導体素子をフリップチップ接合により回路基板に実装する技術が広く適用される。この種回路基板を構成するプリント配線板には、フリップチップ接合用の電極を、ソルダーレジスト被膜により規定した配線パターンの露出部分により形成したプリント配線板が適用される。このプリント配線板は、複数の配線パターンを所定の方向に配列した配線パターン領域に、フリップチップ接合用の電極形成部分を除きソルダーレジスト被膜を形成して、前記フリップチップ接合用の電極を、ソルダーレジスト被膜を形成しない配線パターンの露出部分により形成している。露出した電極には、必要に応じて、例えばＮｉ／Ａｕ若しくはＳｎ等のめっきが施される。
【０００３】
このような電極構造のプリント配線板に、ＩＣをフリップチップ接合した場合、電極が線幅を短辺とした長方形状となることから、ＩＣのはんだバンプについて、線幅方向と線幅方向に直交する２方向のはんだバンプの形状に偏りが生じ、線長方向に対して線幅方向が相対的に細く（狭く）なり、線長方向へのはんだの濡れ拡がり量に対して線幅方向へのはんだの濡れ拡がり量が極端に少なくなる。つまり、ＩＣのパッシベーション側とプリント配線板の電極側のはんだ濡れ拡がり面積が著しく異なるものとなってしまう。このように、はんだバンプの形状が電極を形成する配線の長さ方向と幅方向とで異なっていて、かつＩＣのパッシベーション側とプリント配線板の電極側のはんだ濡れ拡がり面積が著しく異なると、ＩＣのパッシベーションと、はんだバンプの接合界面近傍が熱ストレスに対して脆弱になるという問題が生じる。
【０００４】
一方、ＩＣは、より一層の小型化、高密度化が要求され、これに伴って外部接合電極の狭ピッチ化が要求されている。この狭ピッチ化の要求に応える技術として、半導体キャリア基板上において、ポスト電極を用いて電極パッド相互の高さを違えることにより、外部接合電極の狭ピッチ化を図る技術が存在する。
【０００５】
このような背景技術のもとに、フリップチップ接合用の電極をソルダーレジスト被膜で規定した配線パターンの露出部分により形成したプリント配線板において、上述した電極接合強度の問題を解消し、かつ接合部の高密度化を図るための実用性の高いフリップチップ接合技術が必要とされるに到った。
【特許文献１】特開２００４−１８６６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、フリップチップ接合用の電極をソルダーレジスト被膜で規定した配線パターンの露出部分により形成したプリント配線板において、電極接合強度を高め、かつ接合部の高密度化を図ることのできる実用性の高いフリップチップ接合技術が存在しないという問題があった。
【０００７】
本発明は、フリップチップ実装される半導体素子接合用の電極をソルダーレジスト被膜により規定した配線パターンの露出部分により形成したプリント配線板に於いて、強固なはんだ接合を可能にするとともに、接合部の高密度化が図れるプリント配線板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記問題点を解消したプリント配線板であって、フリップチップ実装される半導体素子の実装面部に所定の間隔を存して配列された、前記半導体素子接合用の電極形成部分を有する多数本の配線パターンと、前記実装面部を前記電極形成部分を残してソルダーレジスト被膜により被覆することにより前記電極形成部分に露出形成された多数の電極と、前記各電極に一体に設けられ、前記半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が前記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部とを具備したことを特徴とする。
【０００９】
また本発明は、多数本の配線パターンを所定の間隔で配列した部品実装面に、前記各配線パターンの一部を残してソルダーレジスト被膜を施し、前記各配線パターンの露出部分に、フリップチップ実装される半導体素子接合用の電極を形成するプリント配線板の電極形成方法において、前記各電極に、該電極を形成する配線パターンの線幅方向に拡がる電極拡張部を設け、前記各電極の電極拡張部を前記配線パターンの配列方向に対して千鳥状に配置することを特徴とする。
【００１０】
また本発明は、記録媒体と、前記記録媒体を回転駆動する駆動機構と、前記記録媒体にデータを書き込み、前記記録媒体からデータを読み出す磁気ヘッドおよび磁気ヘッドを位置制御する駆動機構と、前記各駆動機構を制御する、半導体素子を実装した回路基板とを具備するハードディスク装置において、前記回路基板は、前記半導体素子の実装面部に所定の間隔を存して配列された、前記半導体素子接合用の電極形成部分を有する多数本の配線パターンと、前記実装面部を前記電極形成部分を残してソルダーレジスト被膜により被覆することにより前記電極形成部分に露出形成された多数の電極と、前記各電極に一体に設けられ、前記半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が前記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部とを具備して構成されていることを特徴とする。
【発明の効果】
【００１１】
フリップチップ接合用の電極をソルダーレジスト被膜で規定した配線パターンの露出部分により形成したプリント配線板において、電極接合強度を高め、かつ接合部の高密度化を図ることができ、これによってフリップチップ接合のはんだバンプの長期接合信頼性を向上し、かつ回路の高密度化を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施形態を説明する。
【００１３】
本発明に係るプリント配線板を用いて構成された回路板を実装したハードディスク装置の構成を図８に示している。
【００１４】
このハードディスク装置８は、装置本体１０Ａと、制御回路基板１０Ｂとを有して構成される。
【００１５】
装置本体１０Ａは、上壁１７ａと下壁１７ｂと側壁１７ｃとを有したケース１７と、このケース１７に収容された、磁気ディスク２１、スピンドルモータ２２、磁気ヘッド２３、ヘッドアクチュエータ２４、ボイスコイルモータ２５等を具備して構成される。
【００１６】
制御回路基板１０Ｂは、装置本体１０Ａの下壁１７ｂから突出する部分に嵌合する嵌合孔を有し、この嵌合孔が上記下壁１７ｂの突出部分に嵌合した状態で、上記ケース１７の外部下面部に実装される。
【００１７】
この制御回路基板１０Ｂには、上記ケース１７に収容されたハードウェアを制御して、磁気ヘッド２３により、磁気ディスク２１にデータを書き込み、磁気ディスク２１からデータを読み出す機能回路が組み込まれている。この機能回路の一構成要素として、ベアチップ構造の半導体素子２０が、制御回路基板１０Ｂ上の予め定められた部品実装面部（ＰＢ）に、フリップチップ実装されて設けられている。
【００１８】
この部品実装面部（ＰＢ）をもつ制御回路基板１０Ｂは、本発明の実施形態に係るプリント配線板（１１）を用いて構成されている。
【００１９】
本発明の実施形態に係るプリント配線板における、上記部品実装面部（ＰＢ）の電極接合部分のはんだ接合構造を図１乃至図４に示している。
【００２０】
図１は、本発明の実施形態に係るプリント配線板から上記部品実装面部（ＰＢ）を切り出して示したものである。図１に示すように、本発明の実施形態に係るプリント配線板１１は、フリップチップ実装される半導体素子（図８に示す半導体素子２０参照）の実装面部に所定の間隔を存して配列された、半導体素子接合用の電極形成部分を有する多数本の配線パターン１２ｐ，１２Ｐ，…と、上記部品実装面部（ＰＢ）を電極形成部分を残しソルダーレジスト（ＳＲ）で被覆することにより上記電極形成部分に露出形成された多数の電極１２，１２，…と、上記各電極１２，１２，…に一体に設けられ、上記半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が上記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部１２ａ，１２ａ，…とを有して構成される。
【００２１】
上記したプリント配線板１１の部品実装面部に配列された電極１２，１２，…の一部を抜き出した電極部分（ＰＡ）を図２に拡大して示している。
【００２２】
電極１２，１２，…は、図２に示すように、電極１２を形成する配線パターン１２ｐの線幅方向に拡がる円形の電極拡張部１２ａと、同線幅方向に幅狭となる括れ部１２ｂとを有し、この電極拡張部１２ａおよび括れ部１２ｂを含んで半導体素子接合用の電極１２を形成している。この実施形態では、電極拡張部１２ａ，１２ａ，…の電極形状を、接合対象となる半導体素子（図８に示す半導体素子２０参照）の電極パッド（ＵＢＭ）形状にあわせて、円形状とし、括れ部１２ｂを電極拡張部１２ａの外周にあわせて円弧状に抉った括れ形状としている。
【００２３】
この各電極１２，１２，…は、該電極１２，１２，…を形成する配線パターン１２ｐ，１２Ｐ，…において、電極拡張部１２ａが、隣り合う、配線パターン１２ｐ，１２Ｐに設けられた電極拡張部１２ａ，１２ａに隣接しないように、該電極の延長方向（配線パターンの線長方向）に位置をずらせて配置されている。さらに上記電極１２，１２，…を形成する配線パターン１２ｐ，１２Ｐ，…において、該配線パターンの電極拡張部１２ａが形成されない他のパターン部分に、隣り合う配線パターン１２ｐ，１２Ｐに設けられた電極拡張部１２ａ，１２ａを避けるように、電極拡張部１２ａの形状にあわせて徐々に幅狭となる括れ部１２ｂが設けられている。
【００２４】
この電極拡張部１２ａおよび括れ部１２ｂを有する電極１２は、互いに隣り合う電極１２，１２に対して電極拡張部１２ａおよび括れ部１２ｂを交互に位置を変え、電極１２，１２，…の配列方向に対して、各電極１２の電極拡張部１２ａに、両隣りの電極１２の括れ部１２ｂが隣接して位置するように（電極１２，１２，…が互いに離間するように）設けられる。この実施形態では、図１および図２に示すように、電極拡張部１２ａ、および括れ部１２ｂが、電極１２，１２，…の配列方向に千鳥状に位置を変えて設けられている。
【００２５】
上記図２に示す電極部分（ＰＡ）における、Ａ−Ａ線に沿う断面構成を図３に示し、Ｂ−Ｂ線に沿う断面構成を図４に示し、Ｃ−Ｃ線に沿う断面構成を図５に示している。
【００２６】
図３乃至図５に示すように、電極拡張部１２ａおよび括れ部１２ｂを有する電極１２は、隣り合う電極１２，１２に対して、所定の高さの段差を有している。ここでは、電極全体を対象に段差を設けた構成としているが、電極拡張部１２ａを対象に段差を設けた構成であってもよい。このような隣り合う電極１２，１２に対して段差をもたせた電極構造は、図５に示すように、当該電極にはんだ接合される半導体素子２０の電極パッド（ＵＢＭ）２０ｂの段差構造にあわせて設定される。半導体素子２０のパッシベーション２０ａ開口を埋めるように設けたＵＢＭ（アンダーバンプメタル）２０ｂは、配列順に交互に所定の高さをもつ電極ポスト２０ｐを介して設けられる。なお、この際、ＩＣ側のバンプ高さを変える方法は、一般的にＣｕポスト法があり、プリント配線板１１側の電極パッドの高さを変更する方法は、エッチング、マスキング等による積層めっき法が知られる。
【００２７】
上記図２に示す電極部分（ＰＡ）において、ソルダーレジスト（ＳＲ）の抜き幅（ソルダーレジスト（ＳＲ）により規定される配線パターン１２ｐの電極形成部分に露出形成された電極１２の配線方向の長さ）を両方向矢印［ａ］、配線パターン１２ｐ，１２Ｐ，…の配線間隔を両方向矢印［ｂ］、電極拡張部１２ａ，１２ａの距離を両方向矢印［ｃ］で示す。ここで、配線パターン１２ｐ，１２Ｐ，…の線幅を３０ｕｍ、電極拡張部１２ａの径をφ６０ｕｍ、［ａ］を１８０ｕｍ、［ｂ］を１００ｕｍとしたとき、電極１２，１２，…の配列ピッチ（１００ｕｍ）に対して、ＩＣバンプピッチ［ｃ］を１５０ｕｍとすることができ、パターンギャップが１／２となる一方で、パッド間のピッチはパターンギャップの約１．５倍確保され、とりわけ狭ピッチ・多ピンＩＣ接合への対応が容易に可能となる。
【００２８】
さらに、電極１２，１２，…のはんだバンプ接合面が、配線パターン１２ｐの線幅方向に拡がる円形の電極拡張部１２ａにより形成されることから、はんだの濡れ拡がり面が全方位にほぼ均等になる。上記した具体例によれば、線幅が３０μｍと細いため、直径６０μｍの円部分を中心に、はんだが濡れ拡がる。これによってはんだの濡れ拡がり面が電極を形成する配線の長さ方向に偏り、線幅方向の熱ストレスに対して脆弱になるという問題を解消して、フリップチップ接合の強固なはんだ接合を可能にし、はんだバンプの長期接合信頼性を著しく向上することができる。
【００２９】
また、電極拡張部１２ａおよび括れ部１２ｂを有する電極１２が、隣り合う電極１２，１２に対して、所定の高さの段差を有して配置されていることから、隣接する電極相互のはんだショートの可能性を著しく低減できる。
【００３０】
上記した各電極構造を組み合わせ用いることで、ＩＣ微細化に追随した、信頼性の高いプリント配線板を製造できる。
【００３１】
本発明に係るプリント配線板を用いて構成された回路板を実装したハードディスク装置の構成を図８に示している。このハードディスク装置８の制御回路基板１０Ｂは、図１に示す電極構造のプリント配線板１１と、このプリント配線板１１の部品実装面部（ＰＢ）にフリップチップ実装されたベアチップ構造の半導体素子２０とを有して構成される。
【００３２】
この半導体素子２０を実装した部品実装面部（ＰＢ）には、上記した図１乃至図５に示す構造を有して構成される。図８には、図２に示すＢ−Ｂ線に沿う電極部分が示されている。
【００３３】
この制御回路基板１０Ｂは、半導体素子２０の実装面部に所定の間隔を存して配列された、半導体素子接合用の電極形成部分を有する多数本の配線パターン１２ｐ，１２Ｐ，…と、部品実装面部（ＰＢ）を電極形成部分を残してソルダーレジスト被膜により被覆することにより部品実装面部（ＰＢ）に露出形成された多数の電極１２，１２，…と、各電極１２，１２，…一体に設けられ、半導体素子２０の電極（ＵＢＭ）２０ｂに、はんだバンプ３０を介してはんだ接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部１２ａ，１２ａ，…、および括れ部１２ｂとを具備して構成されている。
【００３４】
上記した制御回路基板１０Ｂは、半導体素子２０に、集積度の高い、狭ピッチ構造の電極をもつベアチップＩＣを適用でき、ハードディスクドライブの各種制御を少数の能動素子で制御できることから、装置のより小型、軽量化が可能になる。また、上記したはんだバンプの接合電極構造により、長期に亘り安定した回路動作が期待できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係るプリント配線板の電極構造を示す平面図。
【図２】図１に示す電極構造の一部を拡大して示す平面図。
【図３】図２に示すＡ−Ａ線に沿う断面図。
【図４】図２に示すＢ−Ｂ線に沿う断面図。
【図５】図２に示すＣ−Ｃ線に沿う断面図。
【図６】上記実施形態に適用可能な他の電極形状を示す平面図。
【図７】上記実施形態に適用可能な他の電極形状を示す平面図。
【図８】本発明の実施形態に係るハードディスク装置の構成を示す分解斜視図。
【符号の説明】
【００３６】
８…ハードディスク装置、１０Ａ…装置本体、１０Ｂ…制御回路基板、１１…プリント配線板、１２…電極、１２ａ，１２ａ１，１２ａ２…電極拡張部、１２ｐ…配線パターン、１２ｂ…括れ部、１７…ケース、２０…ベアチップ構造の半導体素子、２０ａ…パッシベーション、２０ｂ…ＵＢＭ（アンダーバンプメタル）、２１…磁気ディスク、２２…スピンドルモータ、２３…磁気ヘッド、２４…ヘッドアクチュエータ、２５…ボイスコイルモータ、３０…はんだバンプ、ＰＢ…部品実装面部、ＳＲ…ソルダーレジスト被膜。
【図１】
2008160026.tif 000003
【図２】
2008160026.tif 000004
【図３】
2008160026.tif 000005
【図４】
2008160026.tif 000006
【図５】
2008160026.tif 000007
【図６】
2008160026.tif 000008
【図７】
2008160026.tif 000009
【図８】
2008160026.tif 000010