(57)【要約】【課題】回路面積の増大を抑制しつつ、高速な応答性を実現する。【解決手段】レベルシフト回路１００は、入力信号Ｓｉｎをレベルシフトして出力信号Ｓｏｕｔを生成する。第１レベルシフタ１０は、入力信号Ｓｉｎをレベルシフトし、ポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速である。第２レベルシフタ２０は、入力信号Ｓｉｎをレベルシフトし、ネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速である。出力部３０は、第１レベルシフタ１０、第２レベルシフタ２０の出力信号Ｓ１、Ｓ２を受け、第１レベルシフタ１０の出力信号Ｓ１の高速に遷移するエッジと、第２レベルシフタ２０の出力信号Ｓ２の高速に遷移するエッジにもとづいて、出力信号Ｓｏｕｔを生成する。【選択図】図１
2008306597.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をレベルシフトして出力信号を生成するレベルシフト回路であって、
前記入力信号をレベルシフトする第１レベルシフタであって、前記入力信号のポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速な第１レベルシフタと、
前記入力信号をレベルシフトする第２レベルシフタであって、前記入力信号の前記ネガティブエッジに対する応答が前記ポジティブエッジに対する応答よりも高速な第２レベルシフタと、
前記第１、第２レベルシフタの出力信号を受け、前記第１レベルシフタの出力信号の高速に遷移するエッジと、前記第２レベルシフタの出力信号の高速に遷移するエッジにもとづいて、前記出力信号を生成する出力部と、
を備えることを特徴とするレベルシフト回路。
【請求項２】
前記第１、第２レベルシフタの一方は、入力信号のポジティブエッジまたはネガティブエッジの一方に対する応答性が、他方に対する応答性より高く設定される第１レベルシフトユニットを含み、
前記第１、第２レベルシフタの他方は、
前記入力信号を反転するインバータと、
前記第１レベルシフトユニットと同等の構成を有し、前記インバータの出力信号をレベルシフトする第２レベルシフトユニットと、
を含むことを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記第１、第２レベルシフトユニットはそれぞれ、
第１固定電圧端子にソースが接続されたＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、
前記ＰチャンネルＭＯＳＦＥＴのドレインと第２固定電圧端子の間に設けられた電流源と、
を含み、前記ＰチャンネルＭＯＳＦＥＴのゲートにレベルシフトの対象となる信号が入力され、前記ＰチャンネルＭＯＳＦＥＴと前記電流源の接続点の電圧に応じた信号を出力することを特徴とする請求項２に記載のレベルシフト回路。
【請求項４】
前記入力信号は、接地電圧をローレベル、正の第１電圧をハイレベルとしてスイングし、前記出力信号は、負の第２電圧をローレベル、任意の第３電圧をハイレベルとしてスイングすることを特徴とする請求項１から３のいずれかに記載のレベルシフト回路。
【請求項５】
チャージポンプ回路の制御回路であって、
キャパシタに接続される少なくともひとつのスイッチトランジスタと、
前記スイッチトランジスタのオンオフを制御する制御信号を生成するクロックジェネレータと、
前記制御信号を入力信号として受け、当該入力信号をレベルシフトして前記スイッチトランジスタの制御端子に供給する請求項１から３のいずれかに記載のレベルシフト回路と、
を備えることを特徴とする制御回路。
【請求項６】
入力信号をレベルシフトして出力信号を生成するレベルシフト方法であって、
前記入力信号をレベルシフトし、前記入力信号のポジティブエッジに対して、そのネガティブエッジよりも高速に追従する第１中間信号を生成するステップと、
前記入力信号をレベルシフトし、前記入力信号のネガティブエッジに対して、そのポジティブエッジよりも高速に追従する第２中間信号を生成するステップと、
前記第１中間信号の高速に遷移するエッジと、前記第２中間信号の高速に遷移するエッジにもとづいて、前記出力信号を生成するステップと、
を備えることを特徴とするレベルシフト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の振幅レベルをシフトするレベルシフト回路に関する。
【背景技術】
【０００２】
電子回路において、電源電圧レベルの異なる複数の回路ブロックが設けられる場合がある。複数の回路ブロックでハイレベルとローレベルが切り替わるデジタル信号を送受信するために、電源電圧レベルの相違を吸収するためのレベルシフト回路が設けられる。
【０００３】
たとえば特許文献１には、接地電圧をローレベル、正の第１電圧（３Ｖ）をハイレベルとしてスイングする入力信号を、接地電圧をローレベル、正の第２電圧（５Ｖ）をハイレベルとしてスイングする信号に変換するレベルシフト回路が記載される。
【０００４】
【特許文献１】特開２００３−１４３００３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
いま、接地電圧（ＧＮＤ）をローレベル、正の第１電圧（Ｖｄｄ）をハイレベルとしてスイングする第１信号を、負の第２電圧（Ｖｓｓ）をローレベル、第２電圧より高い第３電圧（ＶＨ）をハイレベルとしてスイングする第２信号にレベルシフトする回路について考察する。正電圧を負電圧にシフトするレベルシフト回路では、電圧として与えられる入力信号を電流に変換し、変換した電流を利用して任意のノードの電位を変化させるのが一般的である。図５は、正電圧を負電圧にシフトするレベルシフタの構成例を示す回路図である。
【０００６】
図５のレベルシフト回路６４は、第１電圧Ｖｄｄと第２電圧Ｖｓｓの間に直列に設けられたＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のトランジスタＭ１０および電流源６０と、第３電圧ＶＨと第２電圧Ｖｓｓの間に直列に設けられた電流源６２およびＮチャンネルＭＯＳＦＥＴのトランジスタＭ１２を含む。
【０００７】
入力信号Ｓｉｎがハイレベルのとき、トランジスタＭ１０はオフであるから、トランジスタＭ２のゲート容量が電流ＩＬ１により放電され、トランジスタＭ２がオフとなる。その結果、出力信号Ｓｏｕｔは第３電圧ＶＨ、すなわちハイレベルとなる。
【０００８】
入力信号Ｓｉｎがローレベルのとき、トランジスタＭ１０はオンし、トランジスタＭ２のゲート容量が、トランジスタＭ１０に流れる電流Ｉｍ１と電流ＩＬ１の差電流（Ｉｍ１−ＩＬ１）によって充電され、トランジスタＭ２がオンとなる。その結果、出力信号Ｓｏｕｔは第２電圧Ｖｓｓ、すなわちローレベルとなる。
【０００９】
このレベルシフト回路６４の入力信号Ｓｉｎに対する応答速度は、トランジスタＭ１２のゲート電圧の変化速度によって決定される。すなわち入力信号がローレベルからハイレベルに遷移するポジティブエッジに対する応答速度は、電流ＩＬ１によって定まり、ネガティブエッジに対する応答速度は、差電流（Ｉｍ１−ＩＬ１）によって定まる。したがって、ポジティブエッジとネガティブエッジの応答速度は、トレードオフの関係にある。
【００１０】
ポジティブエッジとネガティブエッジに対する応答速度をいずれも大きくするためには、ＩＬ１を大きくした上で、Ｉｍ１をさらに大きくする必要がある。したがって、図５のレベルシフト回路６４では、ネガティブエッジに対する応答速度を改善するためには、トランジスタＭ１０のサイズを大きく設定する必要がある。一般にＰチャンネルＭＯＳＦＥＴの電流容量（ドライブ能力）は、ＮチャンネルＭＯＳＦＥＴのそれに劣るため、この場合、回路面積が非常に大きくなるという問題がある。
【００１１】
また、正電圧を負電圧にシフトする場合、トランジスタＭ１０のゲート電圧は入力信号Ｓｉｎのローレベル（接地電圧）までしか低下しないため、トランジスタＭ１０のゲートソース間電圧が制限されてフルオンさせることができないため、さらにトランジスタサイズを大きくする必要がある。
【００１２】
本発明はこうした課題に鑑みてなされたものであり、その目的は、回路面積の増大を抑制しつつ、高速な応答性を有するレベルシフト回路の提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、入力信号をレベルシフトして出力信号を生成するレベルシフト回路に関する。このレベルシフト回路は、入力信号をレベルシフトする第１レベルシフタであって、入力信号のポジティブエッジに対する応答がネガティブエッジに対する応答よりも高速な第１レベルシフタと、入力信号をレベルシフトする第２レベルシフタであって、入力信号のネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速な第２レベルシフタと、第１、第２レベルシフタの出力信号を受け、第１レベルシフタの出力信号の高速に遷移するエッジと、第２レベルシフタの出力信号の高速に遷移するエッジにもとづいて、出力信号を生成する出力部と、を備える。
【００１４】
この態様によると、第１レベルシフタにより入力信号のポジティブエッジを検出し、第２レベルシフタにより入力信号のネガティブエッジを検出し、検出した両エッジを合成することにより出力信号を生成することができる。この回路によれば、第１、第２レベルシフタは、ポジティブエッジとネガティブエッジのいずれか一方の応答性のみを速く設計すればよいため、回路面積を小さくすることができる。
【００１５】
第１、第２レベルシフタの一方は、入力信号のポジティブエッジまたはネガティブエッジの一方に対する応答性が、他方に対する応答性より高く設定される第１レベルシフトユニットを含んでもよい。第１、第２レベルシフタの他方は、入力信号を反転するインバータと、第１レベルシフトユニットと同等の構成を有し、インバータの出力信号をレベルシフトする第２レベルシフトユニットと、を含んでもよい。
同等の構成を有するレベルシフトユニットを利用することにより、ポジティブエッジとネガティブエッジの応答性を揃えることができる。
【００１６】
第１、第２レベルシフトユニットはそれぞれ、第１固定電圧端子にソースが接続されたＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、ＰチャンネルＭＯＳＦＥＴのドレインと第２固定電圧端子の間に設けられた電流源と、を含んでもよい。ＰチャンネルＭＯＳＦＥＴのゲートにレベルシフトの対象となる信号が入力され、ＰチャンネルＭＯＳＦＥＴと電流源の接続点の電圧に応じた信号を出力してもよい。
この構成によれば、レベルシフトの対象となる信号のポジティブエッジに対して高速に追従する信号を生成することができる。
【００１７】
入力信号は、接地電圧をローレベル、正の第１電圧をハイレベルとしてスイングし、出力信号は、負の第２電圧をローレベル、任意の第３電圧をハイレベルとしてスイングしてもよい。
【００１８】
本発明の別の態様は、チャージポンプ回路の制御回路に関する。この制御回路は、キャパシタに接続される少なくともひとつのスイッチトランジスタと、スイッチトランジスタのオンオフを制御する制御信号を生成するクロックジェネレータと、制御信号を入力信号として受け、当該入力信号をレベルシフトしてスイッチトランジスタの制御端子に供給する上述のレベルシフト回路と、を備える。
この態様によれば、上述のレベルシフト回路を利用しているため、スイッチトランジスタのオン、オフを、制御信号に追従して高速に切り換えることができるとともに、制御回路を小型化できる。
【００１９】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係るレベルシフト回路によれば、回路面積の増大を抑制しつつ、高速な応答性を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２２】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２３】
図１（ａ）、（ｂ）は、実施の形態に係るレベルシフト回路１００の構成例を示す回路図である。レベルシフト回路１００は、入力端子１０２に入力された入力信号Ｓｉｎをレベルシフトし、出力端子１０４から出力信号Ｓｏｕｔを出力する。
【００２４】
まず、入力信号Ｓｉｎと出力信号Ｓｏｕｔのレベルダイヤグラムについて説明する。本実施の形態において、入力信号Ｓｉｎは、接地電圧ＧＮＤをローレベル、正の第１電圧Ｖｄｄをハイレベルとしてスイングする。出力信号Ｓｏｕｔは、負の第２電圧Ｖｓｓをローレベル、第２電圧Ｖｓｓより高い任意の第３電圧ＶＨをハイレベルとしてスイングする。
【００２５】
レベルシフト回路１００は、第１レベルシフタ１０、第２レベルシフタ２０、出力部３０を備える。
【００２６】
第１レベルシフタ１０は、入力信号Ｓｉｎの基準レベル（ローレベル）が出力信号Ｓｏｕｔの基準レベル（ローレベル）と一致するように、入力信号Ｓｉｎを負方向にレベルシフトする。この第１レベルシフタ１０は、入力信号Ｓｉｎのポジティブエッジに対する応答が、ネガティブエッジに対する応答よりも高速に設定される。第１レベルシフタ１０の出力を、第１中間信号Ｓ１という。
【００２７】
一方、第２レベルシフタ２０は、第１レベルシフタ１０と並列に設けられており、入力信号Ｓｉｎの基準レベル（ローレベル）が出力信号Ｓｏｕｔの基準レベル（ローレベル）と一致するように、入力信号Ｓｉｎを負方向にレベルシフトする。第２レベルシフタ２０は、入力信号Ｓｉｎのネガティブエッジに対する応答がポジティブエッジに対する応答よりも高速に設定される。第２レベルシフタ２０の出力を、第２中間信号Ｓ２という。
【００２８】
つまり、第１中間信号Ｓ１は、入力信号Ｓｉｎのポジティブエッジに高速に追従し、第２中間信号Ｓ２は、入力信号Ｓｉｎのネガティブエッジに高速に追従する。出力部３０は、第１中間信号Ｓ１、第２中間信号Ｓ２を受け、第１中間信号Ｓ１の高速に遷移するエッジと、第２中間信号Ｓ２の高速に遷移するエッジにもとづいて、出力信号Ｓｏｕｔを生成する。
【００２９】
図１（ａ）のレベルシフト回路１００によれば、第１中間信号Ｓ１の高速に遷移するエッジによって入力信号Ｓｉｎのポジティブエッジを検出し、第２中間信号Ｓ２の高速に遷移するエッジによって入力信号Ｓｉｎのネガティブエッジを検出でき、２つのエッジを合成することにより、入力信号Ｓｉｎのポジティブエッジとネガティブエッジの両方に高速に追従する出力信号Ｓｏｕｔを生成することができる。
【００３０】
また、図１（ａ）の構成を有するレベルシフト回路１００において、第１レベルシフタ１０、第２レベルシフタ２０はそれぞれ、ポジティブエッジまたはネガティブエッジの一方のみに対して高速な追従性を有すればよい。したがって、各レベルシフタの回路面積を小さくすることができ、レベルシフト回路１００全体の面積を小さくすることができる。
【００３１】
以下、レベルシフト回路１００の具体的な構成例を説明するが、本発明は以上の原理、技術思想にもとづくさまざまな回路を包含するものであり、特定の回路に限定されるものではない。
【００３２】
図１（ａ）の第１レベルシフタ１０、第２レベルシフタ２０はそれぞれ、同一の構成を有する第１レベルシフトユニット１２、第２レベルシフトユニット２２を含む。つまり、第１レベルシフトユニット１２、第２レベルシフトユニット２２は、入力された信号のポジティブエッジまたはネガティブエッジのいずれか一方に対して高速な追従性を有している。第２レベルシフトユニット２２の前段にはインバータ２４が設けられる。
【００３３】
本実施の形態では、第１レベルシフトユニット１２および第２レベルシフトユニット２２は、それぞれに入力された信号のポジティブエッジに対して高速な追従性を有するものとする。つまり、第１レベルシフトユニット１２は入力信号Ｓｉｎのポジティブエッジに対して高速に追従する。
【００３４】
一方、第２レベルシフトユニット２２は、インバータ２４によって反転された入力信号＊Ｓｉｎ（＊は論理反転を示す）のポジティブエッジに高速に追従するから、入力信号Ｓｉｎのネガティブエッジに対して高速に追従する。なお、図１（ａ）の構成において、第１中間信号Ｓ１、第２中間信号Ｓ２はそれぞれ入力信号Ｓｉｎをレベルシフトした信号であり、互いに論理レベルが反転した信号となっている。
【００３５】
図１（ｂ）は、第１レベルシフトユニット１２、第２レベルシフトユニット２２（レベルシフトユニット１４と総称する）の構成例を示す回路図である。レベルシフトユニット１４は、トランジスタＭ１、電流源２６、インバータ２５を含む。
【００３６】
トランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴであり、そのソースが、第１電圧Ｖｄｄの印加される第１固定電圧端子２７に接続されている。トランジスタＭ１のゲートには、レベルシフトの対象の信号が入力される。電流源２６は、トランジスタＭ１のドレインと第２電圧Ｖｓｓが印加される第２固定電圧端子２８の間に設けられる。電流源２６は、電流ＩＬ１を生成する。レベルシフトユニット１４は、トランジスタＭ１と電流源２６の接続点の電圧をインバータ２５によって反転した信号ＯＵＴを出力する。インバータ２５によって、入力信号ＩＮと出力信号ＯＵＴの論理値は同一となる。
【００３７】
レベルシフトユニット１４の動作を説明する。トランジスタＭ１は、入力信号ＩＮがローレベルすなわち接地電圧ＧＮＤのときオンとなり、ハイレベルすなわち第１電圧Ｖｄｄのときオフとなる。トランジスタＭ１がオンのときに流れる電流をＩｍ１とする。
【００３８】
入力信号ＩＮがローレベルからハイレベルに遷移して、トランジスタＭ１がオフすると、電流源２６はインバータ２５の入力端子から電流ＩＬ１を吸い込む（シンク動作）。その結果、インバータ２５の入力端子の電位は低下し、出力信号ＯＵＴはハイレベルとなる。レベルシフトユニット１４は、入力信号ＩＮのポジティブエッジに対して高速な追従性を有するように、電流ＩＬ１を有る程度大きく設定することにより、出力信号ＯＵＴの遷移速度を速めている。
【００３９】
入力信号ＩＮがハイレベルからローレベルに遷移し、トランジスタＭ１がオンすると、トランジスタＭ１は、インバータ２５の入力端子に電流Ｉｍ１をはき出す（ソース動作）。その結果、インバータ２５の入力端子の電位は上昇し、出力信号ＯＵＴはローレベルとなる。インバータ２５の入力端子の電位は、トランジスタＭ１に流れる電流Ｉｍ１と電流ＩＬ１の差電流（Ｉｍ１−ＩＬ１）に応じて変化する。レベルシフトユニット１４は、いずれか一方のエッジに対してのみ高速に応答すればよいため、差電流（Ｉｍ１−ＩＬ１）はそれほど大きくする必要はなく、トランジスタＭ１のサイズを小さくできる。
【００４０】
入力信号ＩＮがハイレベルからローレベルに遷移するとき、インバータ２５の入力端子の電位は緩やかに変化するため、インバータ２５のしきい値電圧（スライスレベル）に達するまでに遅延τが発生する。したがって、出力信号ＯＵＴのネガティブエッジは、入力信号ＩＮのネガティブエッジよりも遅延τだけ遅れて現れる。
【００４１】
図１（ｂ）のレベルシフトユニット１４の出力信号ＯＵＴは、入力信号ＩＮをレベルシフトした信号となる。レベルシフトユニット１４の出力信号ＯＵＴは、入力信号ＩＮのポジティブエッジに対しては無視しうる小さな遅延で高速に応答し、入力信号ＩＮのネガティブエッジに対しては、相対的に大きな遅延で応答する。
【００４２】
図１（ａ）に戻る。第１中間信号Ｓ１のポジティブエッジは、入力信号Ｓｉｎのポジティブエッジに対応して遅延無く高速に遷移する。一方、第２中間信号Ｓ２のポジティブエッジは、入力信号Ｓｉｎのネガティブエッジに対応して遅延無く高速に遷移する。
【００４３】
出力部３０は、入力信号Ｓｉｎのポジティブエッジに対応する第１中間信号Ｓ１のエッジを利用して、出力信号Ｓｏｕｔの一方のエッジを生成する。また、エッジ検出部３２は、入力信号Ｓｉｎのネガティブエッジに対応する第２中間信号Ｓ２のエッジを利用して、出力信号Ｓｏｕｔの他方のエッジを生成する。
【００４４】
出力部３０は、エッジ検出部３２、分周器３８を含む。エッジ検出部３２は、第１中間信号Ｓ１、第２中間信号Ｓ２それぞれのポジティブエッジを検出する。具体的には、エッジ検出部３２はＮＯＲゲート３４、インバータ３６を含む。ＮＯＲゲート３４は、第１中間信号Ｓ１、第２中間信号Ｓ２の否定論理和を生成する。インバータ３６は、ＮＯＲゲート３４の出力を反転する。つまり、ＮＯＲゲート３４、インバータ３６は、第１中間信号Ｓ１、第２中間信号Ｓ２がともにハイレベルのときハイレベルとなるエッジ検出信号Ｓｅを生成する。
【００４５】
エッジ検出信号Ｓｅは、入力信号Ｓｉｎのエッジごとにハイレベルとなる。つまりエッジ検出信号Ｓｅの周波数は、入力信号Ｓｉｎの２倍となる。分周器３８は、エッジ検出信号Ｓｅを受け、これを１／２分周する。その結果、分周器３８からは、入力信号Ｓｉｎがレベルシフトされた出力信号Ｓｏｕｔが出力される。
【００４６】
以上のように構成されたレベルシフト回路１００の動作を、波形図を参照しながら説明する。図２は、図１（ａ）のレベルシフト回路１００の動作波形図である。入力信号Ｓｉｎは、第１電圧Ｖｄｄと接地電圧ＧＮＤの間をスイングする。第１中間信号Ｓ１は、入力信号Ｓｉｎのポジティブエッジに高速に追従し、ネガティブエッジに対して遅延を持って遷移する。反対に、第２中間信号Ｓ２は、入力信号Ｓｉｎのネガティブエッジに高速に追従し、ポジティブエッジに遅延を持って遷移する。なお、図２の第１中間信号Ｓ１、第２中間信号Ｓ２の一点鎖線は、図１（ｂ）のインバータ２５の入力端子の電位を示している。
【００４７】
エッジ検出部３２により生成されるエッジ検出信号Ｓｅは、第１中間信号Ｓ１または第２中間信号Ｓ２のいずれかのポジティブエッジのタイミングでハイレベルとなる。分周器３８は、エッジ検出信号Ｓｅのポジティブエッジごとに、ハイレベルとローレベルが切り替わるトグル動作を行い、エッジ検出信号Ｓｅを１／２分周して出力信号Ｓｏｕｔを生成する。
【００４８】
図１（ａ）のレベルシフト回路１００によれば、入力信号Ｓｉｎを負方向にレベルシフトされた出力信号Ｓｏｕｔを生成でき、出力信号Ｓｏｕｔの両方のエッジはともに急峻となる。また、第１レベルシフタ１０、第２レベルシフタ２０に同一の構成を有するレベルシフトユニットを設けることにより、入力信号Ｓｉｎのポジティブエッジとネガティブエッジに対する応答性を均一にすることができるという利点もある。
【００４９】
次に、実施の形態に係るレベルシフト回路１００のアプリケーションについて説明する。図３は、図１（ａ）のレベルシフト回路１００を備えたチャージポンプ回路２の構成を示すブロック図である。
【００５０】
チャージポンプ回路２は、フライングキャパシタＣ１、出力キャパシタＣ２、制御回路４を備える。チャージポンプ回路２は、入力電圧Ｖｉｎを負電圧に変換して出力する電圧反転型である。制御回路４は、第１スイッチＳＷ１〜第４スイッチＳＷ４、オシレータ６、クロックジェネレータ８、レベルシフト回路１００ａ、１００ｂを備え、半導体基板上に集積化されている。オシレータ６はクロック信号ＣＫを生成する。クロックジェネレータ８はクロック信号ＣＫを受け、第１スイッチＳＷ１〜第４スイッチＳＷ４のオンオフを制御する制御信号を生成する。
【００５１】
チャージポンプ回路２は、入力端子Ｐ１、キャパシタ端子Ｐ２、Ｐ３、出力端子Ｐ４を備える。入力端子Ｐ１には入力電圧Ｖｉｎが印加される。キャパシタ端子Ｐ２、Ｐ３の間には、フライングキャパシタＣ１が接続される。制御回路４と接地端子の間には、出力キャパシタＣ２が接続される。第１スイッチＳＷ１はＰチャンネルＭＯＳＦＥＴであり、入力端子Ｐ１とキャパシタ端子Ｐ２の間に設けられる。第２スイッチＳＷ２はＮチャンネルＭＯＳＦＥＴであり、キャパシタ端子Ｐ２の接地端子の間に設けられる。第３スイッチＳＷ３はＰチャンネルＭＯＳＦＥＴであり、キャパシタ端子Ｐ３と接地端子の間に設けられる。第４スイッチＳＷ４はＮチャンネルＭＯＳＦＥＴであり、キャパシタ端子Ｐ３と出力端子Ｐ４の間に設けられる。
【００５２】
第１スイッチＳＷ１、第３スイッチＳＷ３を含む第１組のスイッチと、第２スイッチＳＷ２、第４スイッチＳＷ４を含む第２組のスイッチは相補的にオン、オフを繰り返す。第１組のスイッチがオンすると、フライングキャパシタＣ１が入力電圧Ｖｉｎで充電される。第２組のスイッチがオンすると、フライングキャパシタＣ１によって出力キャパシタＣ２が充電される。スイッチング動作を繰り返すことにより、出力電圧Ｖｏｕｔとして負電圧（−Ｖｉｎ）が出力される。
【００５３】
制御信号Ｓｃ１、Ｓｃ２は、第１電圧Ｖｄｄをハイレベル、接地電圧ＧＮＤをローレベルとしてスイングする。一方、第３スイッチＳＷ３、第４スイッチＳＷ４のオン、オフを切り換えるためには、それぞれのゲート電圧を負電圧にする必要がある。レベルシフト回路１００ａ、１００ｂは、制御信号Ｓｃ１、Ｓｃ２を受け、それぞれ負方向にレベルシフトして、第３スイッチＳＷ３、第４スイッチＳＷ４のゲートに供給する。
【００５４】
図３のチャージポンプ回路２によれば、図１（ａ）のレベルシフト回路１００を利用することにより、回路面積の増大を抑制しつつ、第３スイッチＳＷ３、第４スイッチＳＷ４のオン、オフを高速に切り換えることができる。
【００５５】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、例示する。
【００５６】
実施の形態では、出力部３０を、エッジ検出部３２、分周器３８を用いて構成したが、本発明はこれに限定されない。出力部３０は、第１中間信号Ｓ１、第２中間信号Ｓ２のポジティブエッジごとにハイレベルとローレベルが遷移するトグル回路で構成してもよい。たとえば、フリップフロップやラッチ回路のセット端子に第１中間信号Ｓ１と第２中間信号Ｓ２のいずれか一方を入力し、リセット端子に他方を入力してもよい。
【００５７】
レベルシフトユニット１４の構成は図１（ｂ）のそれに限定されない。図４は、変形例に係るレベルシフトユニット１４ａの構成を示す回路図である。レベルシフトユニット１４ａは、トランジスタＭ２〜Ｍ５、電流源４０を含む。トランジスタＭ２、Ｍ５はＰチャンネルＭＯＳＦＥＴであり、トランジスタＭ３、Ｍ４はＮチャンネルＭＯＳＦＥＴである。電流源４０、トランジスタＭ２、トランジスタＭ３は、第１電圧Ｖｄｄが印加される第１固定電圧端子２７と、第２電圧Ｖｓｓが印加される第２固定電圧端子２８の間に直列に接続される。電流源４０は、電流Ｉｍ３を生成する。トランジスタＭ２のゲートには、レベルシフトの対象となる信号ＩＮが入力される。トランジスタＭ５、Ｍ４は、第３電圧ＶＨが印加される第３固定電圧端子２９と第２固定電圧端子２８の間に直列に接続される。トランジスタＭ４は、トランジスタＭ３とともにカレントミラー回路を構成する。トランジスタＭ５はベースにバイアス電圧Ｖｂが印加されており、電流ＩＬ２を生成する電流源として機能する。
【００５８】
図４のレベルシフトユニット１４ａにおいて、入力端子４６の入力信号ＩＮがハイレベルのとき、トランジスタＭ２はオフするため、電流Ｉｍ３がトランジスタＭ３に流れ込まず、トランジスタＭ４に電流Ｉｍ４は流れない。トランジスタＭ５からのはき出し電流ＩＬ２によって、出力端子４８の電位は上昇し、出力信号ＯＵＴはハイレベルとなる。
【００５９】
入力信号ＩＮがローレベルのとき、トランジスタＭ２はオンするため、電流Ｉｍ３がトランジスタＭ３に流れ込み、トランジスタＭ４に電流Ｉｍ４が流れる。電流Ｉｍ４と電流ＩＬ２との差（Ｉｍ４−ＩＬ２）に応じたシンク電流によって出力端子４８の電圧が低下し、出力信号ＯＵＴはローレベルとなる。
【００６０】
図１（ｂ）のレベルシフトユニット１４は、入力信号ＩＮのポジティブエッジに対して高速に応答したが、ネガティブエッジに高速に応答する構成としてもよい。たとえば、図１（ｂ）において、電流ＩＬ１を小さく設定すれば、差電流（Ｉｍ１−ＩＬ１）が大きくなるため、ネガティブエッジに対して高速に応答させることができる。
【００６１】
また、実施の形態では、正電圧を負電圧にレベルシフトする場合を説明したが、入力信号Ｓｉｎと出力信号Ｓｏｕｔの電圧レベルの関係は任意でよく、それぞれに適したレベルシフトユニットを用いればよい。
【００６２】
チャージポンプ回路の構成は図３に限定されず、スイッチトランジスタに代えてダイオードを利用してもよい。また、電圧反転型に限らず、倍電圧など、その他の昇圧率を有するチャージポンプ回路であってもよい。
【００６３】
また、スイッチングレギュレータの制御回路にも、本実施の形態に係るレベルシフト回路１００は好適に利用できる。すなわち、コイルやトランスに接続されるスイッチングトランジスタのゲート電圧を、実施の形態に係るレベルシフト回路１００を利用して生成してもよい。
【００６４】
また、実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００６５】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００６６】
【図１】図１（ａ）、（ｂ）は、実施の形態に係るレベルシフト回路の構成例を示す回路図である。
【図２】図１（ａ）のレベルシフト回路の動作波形図である。
【図３】図１（ａ）のレベルシフト回路を備えたチャージポンプ回路の構成を示すブロック図である。
【図４】変形例に係るレベルシフトユニットの構成を示す回路図である。
【図５】正電圧を負電圧にシフトするレベルシフタの構成例を示す回路図である。
【符号の説明】
【００６７】
２…チャージポンプ回路、４…制御回路、６…オシレータ、８…クロックジェネレータ、Ｃ１…フライングキャパシタ、Ｃ２…出力キャパシタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、Ｐ１…入力端子、Ｐ２…キャパシタ端子、Ｐ３…キャパシタ端子、Ｐ４…出力端子、１０…第１レベルシフタ、１２…第１レベルシフトユニット、１４…レベルシフトユニット、２０…第２レベルシフタ、２２…第２レベルシフトユニット、２４…インバータ、２５…インバータ、３０…出力部、３２…エッジ検出部、３４…ＮＯＲゲート、３６…インバータ、３８…分周器、１００…レベルシフト回路、１０２…入力端子、１０４…出力端子、Ｍ１…トランジスタ、２６…電流源、Ｓ１…第１中間信号、Ｓ２…第２中間信号。
【図１】
2008306597.tif 000003
【図２】
2008306597.tif 000004
【図３】
2008306597.tif 000005
【図４】
2008306597.tif 000006
【図５】
2008306597.tif 000007