(57)【要約】【課題】半導体レーザ等の電子装置とその実装方法に関し、チップ端面への半田の回り込みを防止し、かつ、構造が簡単で組み立てが容易で、安定して生産できる。【解決手段】半導体レーザチップ１をステージ５上に半田付けして実装してなる電子装置であって、半導体レーザチップ１の実装面に、半導体レーザチップ１のレーザ光の出射方向に対して直交する方向に延びる溝４を形成したり、半導体レーザチップ１のレーザ光の出射端面２との間に段差部９を残してステージ５が嵌入可能な陥没部８を形成する。【選択図】図１
2008021909.tif 000002
【特許請求の範囲】
【請求項１】
チップをステージ上に半田付けして実装してなる電子装置であって、
前記チップの実装面に、前記チップの半田を回り込ませたくない端面方向に対して直交する方向に延びる溝を形成した電子装置。
【請求項２】
前記溝を複数形成したことを特徴とする請求項１に記載の電子装置。
【請求項３】
チップをステージ上に半田付けして実装してなる電子装置であって、
前記チップの実装面に、前記チップの半田を回り込ませたくない端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成した電子装置。
【請求項４】
前記段差部が、実装面側が前記チップの半田を回り込ませたくない端面方向に広がったテーパ面であることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記陥没部の深さが半田層の厚みより大きいことを特徴とする請求項３に記載の電子装置。
【請求項６】
半導体レーザチップをステージ上に半田付けして実装してなる電子装置であって、
前記半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射方向に対して直交する方向に延びる溝を形成した電子装置。
【請求項７】
前記溝を複数形成したことを特徴とする請求項６に記載の電子装置。
【請求項８】
前記半導体レーザチップにレーザ電極を設け、前記レーザ電極の実装面に前記溝を形成したことを特徴とする請求項６に記載の電子装置。
【請求項９】
半導体レーザチップをステージ上に半田付けして実装してなる電子装置であって、
前記半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成した電子装置。
【請求項１０】
前記段差部が、実装面側が前記半導体レーザチップのレーザ光の出射方向に広がったテーパ面であることを特徴とする請求項９に記載の電子装置。
【請求項１１】
前記陥没部の深さが半田層の厚みより大きいことを特徴とする請求項９に記載の電子装置。
【請求項１２】
前記半導体レーザチップにレーザ電極を設け、前記レーザ電極の実装面に前記陥没部を形成したことを特徴とする請求項９に記載の電子装置。
【請求項１３】
チップの実装面に、前記チップの半田を回り込ませたくない端面方向に対して直交する方向に延びる溝を形成し、
前記チップの実装面をステージ上に積層し、前記チップの裏面より圧力を加えて、前記チップを前記ステージに半田付けして実装してなる電子装置の実装方法。
【請求項１４】
チップの実装面に、前記チップの半田を回り込ませたくない端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成し、
前記チップの実装面をステージ上に積層し、前記ステージが前記陥没部に嵌入した状態で前記チップの裏面より圧力を加えて、前記チップを前記ステージに半田付けして実装してなる電子装置の実装方法。
【請求項１５】
チップの実装面に、前記チップの半田を回り込ませたくない端面との間に、実装面側が前記チップの半田を回り込ませたくない端面方向に広がったテーパ面からなる段差部を残して前記ステージが嵌入可能な陥没部を形成し、
前記チップの実装面をステージ上に積層し、前記ステージが前記段差部のテーパ面をガイドとして前記前記陥没部に嵌入した状態で前記チップの裏面より圧力を加えて、前記チップを前記ステージに半田付けして実装してなる電子装置の実装方法。
【請求項１６】
半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射方向に対して直交する方向に延びる溝を形成し、
半導体レーザチップの実装面をステージ上に積層し、前記半導体レーザチップの裏面より圧力を加えて、前記半導体レーザチップを前記ステージに半田付けして実装してなる電子装置の実装方法。
【請求項１７】
半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成し、
前記半導体レーザチップの実装面をステージ上に積層し、前記ステージが前記陥没部に嵌入した状態で前記半導体レーザチップの裏面より圧力を加えて、前記半導体レーザチップを前記ステージに半田付けして実装してなる電子装置の実装方法。
【請求項１８】
半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射端面との間に、実装面側が前記半導体レーザチップのレーザ光の出射方向に広がったテーパ面からなる段差部を残して前記ステージが嵌入可能な陥没部を形成し、
前記半導体レーザチップの実装面をステージ上に積層し、前記ステージが前記段差部のテーパ面をガイドとして前記前記陥没部に嵌入した状態で前記半導体レーザチップの裏面より圧力を加えて、前記半導体レーザチップを前記ステージに半田付けして実装してなる電子装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ等の電子装置とその実装方法に関する。
【背景技術】
【０００２】
従来、半導体レーザの組み立て工程において、パッケージのステージ上に半導体レーザチップを実装している。しかし、実装精度が原因で、位置ずれが発生したり、半導体レーザチップの端面に半田の回り込みが発生するという問題があった。
【０００３】
そこで、半田の回り込みを防ぐために、例えば、複数のサブマウントを半田層を介して順次積層し、最上層のサブマウント上に半田層を介して半導体レーザチップを実装することにより、半田の回り込みを抑制する方法が提案されている（特許文献１参照）。
【０００４】
図１１を用いて、上記特許文献１に示された従来例の半導体レーザの実装方法について説明する。
【０００５】
半導体レーザの実装状態の模式図である図１１において、ステージ２３上に複数のチップサブマウント２４が、それぞれ半田層２５を介して積層されており、最上層のサブマウント２４上に半田層２５を介して半導体レーザチップ２１が実装されている。このように、複数層の半田層２５を設けることにより、それぞれの半田層２５の厚みを薄くすることができ、よって、半導体レーザチップ２１の下にある半田層２５の厚みを十分小さくでき、半導体レーザチップ２１のレーザ光の出射端面２２に半田が回り込むのを低減している。
【特許文献１】特開平１１−３０７８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図１１に示した従来の技術では、半田の回り込みを防ぐために、多層のチップサブマウント２４を形成しており、構造が複雑で組み立てが困難であることや、工程の増加により生産の安定性が低く、さらに半導体レーザチップ２１の位置ずれに対しては何ら対策が成されていないという問題点があった。
【０００７】
そこで、本発明の電子装置及びその実装方法は、チップ端面への半田の回り込みを防止し、かつ、構造が簡単で組み立てが容易で、安定して生産できることを目的とする。
【０００８】
さらに、チップの位置ずれを防止して、高精度なチップの実装を実現することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の電子装置は、チップをステージ上に半田付けして実装してなる電子装置であって、前記チップの実装面に、前記チップの半田を回り込ませたくない端面方向に対して直交する方向に延びる溝を形成したものである。
【００１０】
前記溝は、１本でも複数本形成してもよい。
【００１１】
また、本発明の電子装置は、チップをステージ上に半田付けして実装してなる電子装置であって、前記チップの実装面に、前記チップの半田を回り込ませたくない端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成したものである。
【００１２】
前記段差部は、実装面側が前記チップの半田を回り込ませたくない端面方向に広がったテーパ面としてもよい。
【００１３】
前記陥没部の深さは、半田層の厚みより大きくする方が好ましい。
【００１４】
本発明の電子装置の実装方法は、チップの実装面に、前記チップの半田を回り込ませたくない端面方向に対して直交する方向に延びる溝を形成し、前記チップの実装面をステージ上に積層し、前記チップの裏面より圧力を加えて、前記チップを前記ステージに半田付けして実装してなるものである。
【００１５】
また、本発明の電子装置の実装方法は、チップの実装面に、前記チップの半田を回り込ませたくない端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成し、前記チップの実装面をステージ上に積層し、前記ステージが前記陥没部に嵌入した状態で前記チップの裏面より圧力を加えて、前記チップを前記ステージに半田付けして実装してなるものである。
【００１６】
また、本発明の電子装置の実装方法は、チップの実装面に、前記チップの半田を回り込ませたくない端面との間に、実装面側が前記チップの半田を回り込ませたくない端面方向に広がったテーパ面からなる段差部を残して前記ステージが嵌入可能な陥没部を形成し、前記チップの実装面をステージ上に積層し、前記ステージが前記段差部のテーパ面をガイドとして前記前記陥没部に嵌入した状態で前記チップの裏面より圧力を加えて、前記チップを前記ステージに半田付けして実装してなるものである。
【００１７】
本発明の電子装置及びその実装方法によると、チップの実装面に、チップの半田を回り込ませたくない端面方向に対して直交する方向に延びる溝を形成することで、チップをステージ上に半田付けして実装した際に、半田が溝内に入り込み、毛細管現象で半田を回り込ませたくない端面とは異なる端面に誘導され、半田を回り込ませたくない端面への半田の回り込みを防止することができる。
【００１８】
また、チップの実装面に、チップの半田を回り込ませたくない端面との間に段差部を残してステージが嵌入可能な陥没部を形成することで、チップをステージ上に半田付けして実装した際に、半田の流れが段差部で止められ、半田を回り込ませたくない端面への半田の回り込みを防止することができる。しかも、陥没部の深さを、半田層の厚みより大きくすることで、より確実に半田の流れを段差部で止めることができ、半田の回り込みをより確実に防止することができる。
【００１９】
さらに、チップの実装面に、チップの半田を回り込ませたくない端面との間に段差部を残してステージが嵌入可能な陥没部を形成することで、チップの実装面をステージ上に積層する際に、チップが段差部によってガイドされながら陥没部内に入り込むことで、チップの位置ずれを防止することができる。しかも、段差部を実装面側がチップの半田を回り込ませたくない端面方向に広がったテーパ面とすることで、より一層円滑にチップが段差部によってガイドされながら陥没部内に入り込んで適正位置への誘導が容易となり、チップの位置ずれをより一層確実に防止することができる。
【００２０】
本発明の電子装置は、半導体レーザチップをステージ上に半田付けして実装してなる電子装置であって、前記半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射方向に対して直交する方向に延びる溝を形成したものである。
【００２１】
前記溝は、１本でも複数本形成してもよい。
【００２２】
前記溝は、半導体レーザチップ自体の実装面に形成してもよく、あるいは半導体レーザチップにレーザ電極を設け、前記レーザ電極の実装面に形成してもよい。
【００２３】
また、本発明の電子装置は、半導体レーザチップをステージ上に半田付けして実装してなる電子装置であって、前記半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成したものである。
【００２４】
前記段差部は、実装面側が前記半導体レーザチップのレーザ光の出射方向に広がったテーパ面としてもよい。
【００２５】
前記陥没部の深さは、半田層の厚みより大きくする方が好ましい。
【００２６】
前記陥没部は、半導体レーザチップ自体の実装面に形成してもよく、あるいは半導体レーザチップにレーザ電極を設け、前記レーザ電極の実装面に形成してもよい。
【００２７】
本発明の電子装置の実装方法は、半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射方向に対して直交する方向に延びる溝を形成し、半導体レーザチップの実装面をステージ上に積層し、前記半導体レーザチップの裏面より圧力を加えて、前記半導体レーザチップを前記ステージに半田付けして実装してなるものである。
【００２８】
また、本発明の電子装置の実装方法は、半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射端面との間に段差部を残して前記ステージが嵌入可能な陥没部を形成し、前記半導体レーザチップの実装面をステージ上に積層し、前記ステージが前記陥没部に嵌入した状態で前記半導体レーザチップの裏面より圧力を加えて、前記半導体レーザチップを前記ステージに半田付けして実装してなるものである。
【００２９】
また、本発明の電子装置の実装方法は、半導体レーザチップの実装面に、前記半導体レーザチップのレーザ光の出射端面との間に、実装面側が前記半導体レーザチップのレーザ光の出射方向に広がったテーパ面からなる段差部を残して前記ステージが嵌入可能な陥没部を形成し、前記半導体レーザチップの実装面をステージ上に積層し、前記ステージが前記段差部のテーパ面をガイドとして前記前記陥没部に嵌入した状態で前記半導体レーザチップの裏面より圧力を加えて、前記半導体レーザチップを前記ステージに半田付けして実装してなるものである。
【００３０】
本発明の電子装置及びその実装方法によると、半導体レーザチップの実装面に、半導体レーザチップのレーザ光の出射方向に対して直交する方向に延びる溝を形成することで、半導体レーザチップをステージ上に半田付けして実装した際に、半田が溝内に入り込み、毛細管現象でレーザ光の出射方向とは直交する方向の端面に誘導され、レーザ光の出射端面への半田の回り込みを防止することができる。
【００３１】
また、半導体レーザチップの実装面に、半導体レーザチップのレーザ光の出射端面との間に段差部を残してステージが嵌入可能な陥没部を形成することで、半導体レーザチップをステージ上に半田付けして実装した際に、半田の流れが段差部で止められ、レーザ光の出射端面への半田の回り込みを防止することができる。しかも、陥没部の深さを、半田層の厚みより大きくすることで、より確実に半田の流れを段差部で止めることができ、半田の回り込みをより確実に防止することができる。
【００３２】
さらに、半導体レーザチップの実装面に、半導体レーザチップのレーザ光の出射端面との間に段差部を残してステージが嵌入可能な陥没部を形成することで、半導体レーザチップの実装面をステージ上に積層する際に、半導体レーザチップが段差部によってガイドされながら陥没部内に入り込むことで、半導体レーザチップの位置ずれを防止することができる。しかも、段差部を実装面側が半導体レーザチップのレーザ光の出射方向に広がったテーパ面とすることで、より一層円滑にチップが段差部によってガイドされながら陥没部内に入り込んで適正位置への誘導が容易となり、チップの位置ずれをより一層確実に防止することができる。
【発明の効果】
【００３３】
本発明の電子装置及びその実装方法は、チップ端面への半田の回り込みを防止し、かつ、構造が簡単で組み立てが容易で、安定して生産できる。
【００３４】
さらに、チップの位置ずれを防止して、高精度なチップの実装を実現することができる。
【発明を実施するための最良の形態】
【００３５】
（第１の実施の形態）
本発明の第１の実施の形態について図１ないし図４を用いて説明する。
【００３６】
図１は半導体レーザの模式図、図２は半導体レーザチップの模式図、図３，４は電極と溝の形成工程の模式図である。
【００３７】
図において、１は半導体レーザチップであり、対向する両端面がレーザ光の出射端面２，２となっている。また、３は半導体レーザチップ１に設けられたレーザ電極である。レーザ電極３の実装面には、レーザ光の出射方向とは直交する方向に延びる複数の溝４が、レーザ電極３の端面７，７にまで渡って設けられている。溝４は、後述する半田層６に対向する位置に設けられており、本例ではレーザ電極３の実装面の中央寄りに配置されている。また、溝４の断面形状は、図示のような三角形状に限るものではなく、四角形状や半円形状等であってもよい。また、溝４の数は、１本でも複数本でもよい。
【００３８】
溝４は、全面電極形成後に領域の選択性エッチングにより容易に形成できる。また、電極形成時にフォトレジスト等で領域を選択して蒸着してもよい。なお、電極形成は蒸着のみではなく、メッキ処理による形成でもよい。
【００３９】
図３，４に、それぞれレーザ電極３と溝４の形成例を示す。
【００４０】
図３の例では、（ａ）にて半導体レーザチップ１に電極３を形成し、（ｂ）にて電極３にフォトレジスト１２を塗布し、（ｃ）にてマスク１３を介してフォトレジスト１２に紫外線１４を照射し、（ｄ）にてフォトレジスト１２の溝形成位置に対応する部分を除去し、（ｅ）にて電極３をエッチングし、（ｆ）にて残りのフォトレジスト１２を除去してレーザ電極３と溝４が形成される。
【００４１】
図４の例では、（ａ）にて半導体レーザチップ１にフォトレジスト１２を塗布し、（ｂ）にてマスク１３を介してフォトレジスト１２に紫外線１４を照射し、（ｃ）にてフォトレジスト１２の溝形成位置に対応する部分以外を除去し、（ｄ）にてフォトレジスト１２を除去した部分に電極３を形成し、（ｅ）にて残りのフォトレジスト１２を除去し、（ｆ）にて半導体レーザチップ１の全面にさらに電極３を形成してレーザ電極３と溝４が形成される。
【００４２】
半導体レーザチップ１は、レーザ電極３の実装面をチップサブマウント及びステージ５に半田層６を介して実装する。実装時における半田層６の融解により、溝４内に入り込んだ半田が、毛細管現象にてレーザ光の出射方向とは直交する方向の端面７，７へ誘導される。この結果、レーザ光の出射端面２，２への半田の回りこみを防止することができ、半導体レーザチップ１に予期しないリーク電流が発生し、不良となってしまうのを防止できる。
【００４３】
ここで、チップサブマウント及びステージ５について説明する。図に記載のものは、チップサブマウントとステージの両方を含んでいる。これは、レーザ実装装置を考慮したためである。一般に、レーザ素子の実装時には、チップサブマウントを使用する。これは、レーザ自体と金属の熱膨張係数が大きく異なり、温度変化時にレーザが物理的ストレスにより不具合が発生しやすくなるため、そのクッションのためにレーザを実装するための個別部品を使用している。また、レーザから出射されるレーザ光の開口を十分にとるための目的もある。一方、レーザとＩＣ等を集積した素子においては、個別にチップサブマウントを使用するのではなく、半導体素子自体にレーザを配置するためのステージを形成しておき、その部分に実装する手法をとることが一般的である。これら、２つは使用目的が同じであるが、レーザを実装する部分に個別の部品を使用する場合がチップサブマウント、集積素子そのものに実装領域を有している場合がステージとなる。
【００４４】
また、レーザ光の出射端面２，２への半田の回りこみを防止するために、レーザ電極３の実装面に複数の溝４を形成するだけでよく、構造が簡単であり、組み立てが容易で安定して生産できる。
【００４５】
なお、溝４はレーザ電極３の実装面でなく、半導体レーザチップ１自体に設けたのちにレーザ電極３を形成した場合でも、レーザ電極３の表面部分が凹凸形状となり、その場合も同様の効果が得られる。
【００４６】
（第２の実施の形態）
本発明の第２の実施の形態について図５ないし図７を用いて説明する。
【００４７】
図５は半導体レーザの模式図、図６は半導体レーザチップの模式図、図７は図５の部分拡大図である。なお、図１および図２に示した例と同一部分は同一符号を付してその説明を省略する。
【００４８】
本実施の形態は、半導体レーザチップ１に設けられたレーザ電極３の実装面に、陥没部８を形成したものである。陥没部８は、チップサブマウント及びステージ５が嵌入可能な矩形に形成されており、レーザ電極３のレーザ光の出射方向とは直交する方向の端面７，７に開口している。
【００４９】
陥没部８は、全面電極形成後に領域の選択性エッチングにより容易に形成できる。また、電極形成時にフォトレジスト等で領域を選択して蒸着してもよい。なお、電極形成は蒸着のみではなく、メッキ処理による形成でもよい。具体的には、図３，４に示した例と同様にして陥没部８を形成することができる。
【００５０】
陥没部８の大きさは、陥没部８のレーザ光の出射方向における長さをＬ１、チップサブマウント及びステージ５のレーザ光の出射方向における長さをＬ２、実装精度をΔＬとした場合、
Ｌ１＞Ｌ２＋ΔＬ
の条件を満たしている。
【００５１】
また、陥没部８の深さＨ１は、半田層６の厚みＨ２よりも大きくしてある。これにより、陥没部８のレーザ光の出射方向の両端縁に、チップサブマウント及びステージ５の側方にまで達する段差部９，９が形成される。
【００５２】
このように、陥没部８の深さＨ１を半田層６の厚みＨ２よりも大きくすることにより、実装時に融解した半田の流れを陥没部８とそのレーザ光の出射方向両端縁の段差部９，９で止め、レーザ光の出射端面２，２への半田の回りこみを防止することができる。また、レーザ光の出射端面２，２への半田の回りこみを防止するために、レーザ電極３の実装面に陥没部８を形成するだけでよく、構造が簡単である。
【００５３】
なお、陥没部８はレーザ電極３の実装面でなく、半導体レーザチップ１自体に設けたのちにレーザ電極３を形成した場合でも、レーザ電極３の表面部分が凹形状となり、その場合も同様の効果が得られる。
【００５４】
（第３の実施の形態）
本発明の第３の実施の形態について図８ないし図１０を用いて説明する。
【００５５】
図８は半導体レーザの実装方法の模式図、図９は半導体レーザチップの模式図、図１０は図８の部分拡大図である。なお、図５ないし図７に示した例と同一部分は同一符号を付してその説明を省略する。
【００５６】
本実施の形態は、半導体レーザチップ１に設けられたレーザ電極３の実装面に、陥没部８を形成したものである。陥没部８は、チップサブマウント及びステージ５が嵌入可能な矩形に形成されており、レーザ電極３のレーザ光の出射方向とは直交する方向の端面７，７に開口している。
【００５７】
陥没部８のレーザ光の出射方向の両端縁に、チップサブマウント及びステージ５の側方にまで達する段差部１０，１０が形成されている。段差部１０，１０は、実装面側がそれぞれレーザ光の出射方向に広がったテーパ面に形成されている。
【００５８】
陥没部８の大きさは、実装面側の開口部において、陥没部８のレーザ光の出射方向における長さをＬ３、チップサブマウント及びステージ５のレーザ光の出射方向における長さをＬ２、実装精度をΔＬとした場合、
Ｌ３＞Ｌ２＋ΔＬ
の条件を満たしている。
【００５９】
また、陥没部８の底部においては、レーザ光の出射方向における長さＬ４は、チップサブマウント及びステージ５の長さＬ２以下に形成されている。さらに、陥没部８の深さＨ１は、半田層６の厚みＨ２よりも大きくしてある。
【００６０】
次に、半導体レーザチップ１の実装について説明する。
【００６１】
チップサブマウント及びステージ５上に半田層６を介して半導体レーザチップ１のレーザ電極３を積層する。チップサブマウント及びステージ５は、レーザ電極３の陥没部８に嵌入する。この状態で、半導体レーザチップ１の裏面において、コレット１１によりチップサブマウント及びステージ５方向に圧力を加え、チップサブマウント及びステージ５に半田付けして実装する。
【００６２】
このように、実装時に融解した半田の流れを陥没部８とそのレーザ光の出射方向両端縁の段差部１０，１０で止め、レーザ光の出射端面２，２への半田の回りこみを防止することができる。また、レーザ光の出射端面２，２への半田の回りこみを防止するために、レーザ電極３の実装面に陥没部８を形成するだけでよく、構造が簡単である。
【００６３】
また、陥没部８を有するレーザ電極３を形成した半導体レーザチップ１の裏面において、コレット１１にて圧力をかけることにより、陥没部８の外周の段差部１０がガイドとなり、精度よく陥没部８とチップサブマウント及びステージ５との位置合わせを行うことができ、高精度な半導体レーザチップ１の実装を実現できる。
【００６４】
また、半田が硬化するまでコレット１１により圧力を加え続けるることにより、コレット１１による加圧方向に対して直交する方向に力が加わった場合でも、陥没部８の外周の段差部１０により、位置ずれが発生せず、高精度な半導体レーザチップ１の実装を実現できる。
【００６５】
さらに、段差部１０を実装面側がレーザ光の出射方向に広がったテーパ面にすることにより、半導体レーザチップ１の実装時に段差部１０をガイドとして利用することができるため、より高精度な半導体レーザチップ１の実装を実現できる。
【００６６】
なお、第１，２の実施の形態の半導体レーザチップ１においても、第３の実施の形態と同様に、半導体レーザチップ１の裏面よりコレット１１にて圧力を加えてチップサブマウント及びステージ５に実装する。
【００６７】
また、電子装置として半導体レーザを挙げたがこれに限るものではなく、例えば、各種半導体チップや圧電素子チップ等の素子チップにおける実装にも適用できる。この場合、チップの実装面に、チップの半田を回り込ませたくない端面方向に対して直交する方向に延びる溝を形成したり、チップの半田を回り込ませたくない端面との間に段差部を残してステージが嵌入可能な陥没部を形成する。
【産業上の利用可能性】
【００６８】
本発明の電子装置及びその実装方法は、半導体レーザ等の半導体チップや圧電素子チップ等の素子チップにおけるステージ上に半田層を介してチップを実装してなる各種電子装置に適用できる。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施の形態における半導体レーザの模式図
【図２】本発明の第１の実施の形態における半導体レーザチップの模式図
【図３】本発明の第１の実施の形態における電極と溝の形成工程の模式図
【図４】本発明の第１の実施の形態における電極と溝の形成工程の模式図
【図５】本発明の第２の実施の形態における半導体レーザの模式図
【図６】本発明の第２の実施の形態における半導体レーザチップの模式図
【図７】図５の部分拡大図
【図８】本発明の第３の実施の形態における半導体レーザの実装方法を示す模式図
【図９】本発明の第３の実施の形態における半導体レーザチップの模式図
【図１０】図８の部分拡大図
【図１１】従来例における半導体レーザの模式図
【符号の説明】
【００７０】
１  半導体レーザチップ
２  レーザ光の出射端面
３  レーザ電極
４  溝
５  チップサブマウント及びステージ
６  半田層
８  陥没部
９，１０  段差部
１１  コレット
【図１】
2008021909.tif 000003
【図２】
2008021909.tif 000004
【図３】
2008021909.tif 000005
【図４】
2008021909.tif 000006
【図５】
2008021909.tif 000007
【図６】
2008021909.tif 000008
【図７】
2008021909.tif 000009
【図８】
2008021909.tif 000010
【図９】
2008021909.tif 000011
【図１０】
2008021909.tif 000012
【図１１】
2008021909.tif 000013