(57)【要約】【課題】低消費電力にて基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定できるようにする。【解決手段】基板電圧Ｖｓｕｂを生成する基準となる基準電圧を第１入力とする差動アンプ回路１２と、この差動アンプ回路１２の第１入力側の出力電圧を反転して基板電圧Ｖｓｕｂとして出力とするインバータ回路１３とを有し、このインバータ回路１３の出力電圧を差動アンプ回路１１に第２の入力としてフィードバックする経路中に分圧回路１５を介在させ、撮像モードに応じて抵抗１５４−１，１５４−２，１５４−３を切り替えて、分圧回路１５の分圧比を変えることにより、基板電圧Ｖｓｕｂの電圧値を撮像モードに対応した最適値に設定するようにする。【選択図】図１
2008160502.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像装置の半導体基板に印加する基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、
前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、
前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路と
を備えたことを特徴とする基板電圧発生回路。
【請求項２】
前記インバータ回路は、ＰチャネルのＭＯＳトランジスタで前記第１入力側の出力電圧を受ける
ことを特徴とする請求項１記載の基板電圧発生回路。
【請求項３】
前記差動アンプ回路は、差動対トランジスタと負荷抵抗との間に直列に接続された抵抗素子を有する
ことを特徴とする請求項１記載の基板電圧発生回路。
【請求項４】
光電変換素子を含む画素が行列状に形成されるとともに、前記画素で得られた信号電荷を転送する電荷転送部が形成された半導体基板と、
前記画素の基板側のオーバーフローバリアの高さを決める基板電圧を生成し、当該基板電圧を前記半導体基板に印加する基板電圧発生回路とを備え、
前記基板電圧発生回路は、
前記基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、
前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、
前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路とを有する
ことを特徴とする固体撮像装置。
【請求項５】
前記基板電圧発生回路は、前記半導体基板上に前記画素および前記電荷転送部と共に実装されている
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
固体撮像装置と、
前記固体撮像装置の半導体基板に印加する基板電圧を生成する基板電圧発生回路とを備え、
前記基板電圧発生回路は、
前記基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、
前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、
前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路とを有する
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板電圧発生回路、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型の固体撮像装置では、一般的に、Ｎ型基板に形成したＰウェル内に、フォトダイオード、垂直転送部および画素を分離するチャネルストップ部等を埋め込み、Ｎ型基板を正電圧の基板電圧Ｖｓｕｂでバイアスすることで、フォトダイオードで生ずる過剰電荷を基板側に掃き捨てる縦型オーバーフロードレイン構造が採られている。
【０００３】
この縦型オーバーフロードレイン構造では、例えば高輝度の被写体を撮像した際にフォトダイオードで生ずる過剰電荷が、オーバーフローバリアを乗り越えて基板側に排出されるために、フォトダイオードに蓄積される電荷量が飽和する。このオーバーフローバリアの高さは基板に印加する基板電圧Ｖｓｕｂの電位によって決まり、基板電圧Ｖｓｕｂの電位が高いとオーバーフローバリアの高さが低くなり、フォトダイオードの飽和電荷量が減少する。
【０００４】
逆に、基板電圧Ｖｓｕｂの電位が低いとオーバーフローバリアの高さが高くなり、フォトダイオードの飽和電荷量が増加するが、その分だけ過剰な電荷がフォトダイオードから垂直転送部に溢れ出すブルーミング現象が発生しやすくなる。したがって、基板電圧Ｖｓｕｂの電圧値を適正に設定することが重要である。このため、固体撮像装置には、安定した基板電圧Ｖｓｕｂを発生する基板電圧発生回路が備えられている（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開平１０−５６５９７号公報
【０００６】
ところで、固体撮像装置では、撮像モード（動画モード／静止画モード）によって、また静止画モードでもシャッタ速度によって基板電圧Ｖｓｕｂの最適値を変えている。具体的には、動画モードやシャッタ速度が速い場合は露光時間が長く、フォトダイオードの蓄積電荷量が多くなり、その電荷量が極端に多くなった場合に、フォトダイオードから垂直転送部に溢れ出してブルーミングを起こす懸念があることから、オーバーフローバリアを低く設定するために、基板電圧Ｖｓｕｂの最適値を相対的に高くする必要がある。
【０００７】
このため、図７に示すように、定電圧回路１０１、インバータ回路１０２およびエミッタフォロア回路１０３からなる基板電圧発生回路において、インバータ回路１０２とエミッタフォロア回路１０３の間に設けられた端子Ｃｓｕｂに切り替えスイッチ１０４を介して、抵抗値が異なる例えば３個の抵抗１０５−１，１０５−２，１０５−３を接続し、切り替えスイッチ１０４によって抵抗１０５−１，１０５−２，１０５−３のいずれかを選択することで、基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定するようにしている。
【０００８】
ここで、抵抗１０５−１，１０５−２，１０５−３の各抵抗値をＲ１０１，Ｒ１０２，Ｒ１０３とし、抵抗１０５−１がシャッタ速度の速い場合に、抵抗１０５−２がシャッタ速度の遅い場合に、抵抗１０５−３が動画モードの場合にそれぞれ対応するものとする。そして、動画モードやシャッタ速度が速い場合は、基板電圧Ｖｓｕｂの最適値を相対的に高く設定する必要があるために、抵抗値Ｒ１０１，Ｒ１０２，Ｒ１０３の大小関係は、Ｒ１０１＞Ｒ１０２＞Ｒ１０３となる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したように、切り替えスイッチ１０４によって抵抗１０５−１，１０５−２，１０５−３のいずれかを選択することで、基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定することができるのであるが、動画モードやシャッタ速度が速い場合、特に動画モードのような長時間露光時に、抵抗値が相対的に小さい抵抗１０５−３に大電流が長時間に亘って流れることになるために、消費電力が増大するという問題がある。
【００１０】
そこで、本発明は、低消費電力にて基板電圧の電圧値を撮像モードに応じた最適値に設定することが可能な基板電圧発生回路、これを用いた固体撮像装置および当該固体撮像装置を搭載した撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明による基板電圧発生回路は、固体撮像装置の半導体基板に印加する基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路とを備えた構成となっている。この基板電圧発生回路は、固体撮像装置において、半導体基板に印加する基板電圧を生成する回路として用いられる。また、この基板電圧発生回路を備えた固体撮像装置は、撮像装置において、その画像入力部として用いられる。
【００１２】
上記構成の基板電圧発生回路、これを用いた固体撮像装置および当該固体撮像装置を画像入力部として用いた撮像装置において、基準電圧を第１入力とする差動アンプ回路に、その第２入力としてインバータ回路の出力電圧をフィードバックする経路中に分圧回路が介在することで、当該分圧回路の分圧比でインバータ回路の出力電圧である基板電圧の電圧値が決まる。そして、撮像モードに応じて分圧回路の分圧比が変わることで、基板電圧の電圧値が撮像モードに対応した最適値に設定される。また、分圧回路の分圧抵抗の抵抗値ではなく、分圧比で基板電圧の電圧値が決まることで、分圧抵抗の抵抗値を高く設定できる。そして、分圧抵抗が高抵抗値であることで、撮像モードに応じて分圧回路の分圧比を変えた際に、分圧抵抗に流れる電流が抑えられる。
【発明の効果】
【００１３】
本発明によれば、基板電圧の電圧値を決める分圧回路の分圧抵抗に流れる電流を抑えることができるために、低消費電力にて基板電圧の電圧値を撮像モードに応じた最適値に設定することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
［基板電圧発生回路］
図１は、本発明の一実施形態に係る基板電圧発生回路の構成例を示す回路図である。図１に示すように、本実施形態に係る基板電圧発生回路１０は、定電圧回路１１、差動アンプ回路１２、インバータ回路１３、エミッタフォロア回路１４および分圧回路１５を有する構成となっている。
【００１６】
定電圧回路１１は、電源電圧ＶＤＤの変動などの影響を受けない安定した一定電圧を、基板電圧Ｖｓｕｂを生成する基準となる基準電圧として発生する。この定電圧回路１１としては、例えば図７に示すように、抵抗分圧回路とインバータ回路の組み合わせからなる回路構成のものを用いることができる。ただし、これは一例に過ぎず、この回路構成に限られるものではない。
【００１７】
差動アンプ回路１２は、５つのＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタと記述する）１２１〜１２５によって構成されている。ここでは、５つのＭＯＳトランジスタ１２１〜１２５として、Ｎチャネルのトランジスタが用いられているが、これに限られるものではない。
【００１８】
ＭＯＳトランジスタ１２１は、ＭＯＳトランジスタ１２２，１２３の各ソースと基準電位ノードであるグランドとの間に接続され、ゲートにバイアス電圧が印加されることによって本差動アンプ回路１２に一定の電流を流す定電流回路を構成している。
【００１９】
ＭＯＳトランジスタ１２２，１２３は、ソースが共通に接続されて差動動作をなす差動対トランジスタであり、差動アンプ回路１２の一方の入力端となるＭＯＳトランジスタ１２２のゲートには、定電圧回路１１で生成される一定電圧が基準電圧として印加される。ＭＯＳトランジスタ１２２，１２３としては、同じサイズで、同じ閾値電圧を持つトランジスタが用いられる。
【００２０】
ＭＯＳトランジスタ１２４，１２５は、ゲートとドレインが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１２２，１２３の各ドレインと電源ＶＤＤとの間に接続されることによって負荷抵抗として作用する。ＭＯＳトランジスタ１２４，１２５としては、同じサイズで、同じ閾値電圧を持つトランジスタが用いられる。
【００２１】
このように、ＭＯＳトランジスタ１２２とＭＯＳトランジスタ１２３、ＭＯＳトランジスタ１２４とＭＯＳトランジスタ１２５がそれぞれ、同サイズでかつ同閾値電圧であることで、差動アンプ回路１２の２つの入力端の電位が同一の場合、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４を流れる電流とＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５を流れる電流は等価となる。
【００２２】
インバータ回路１３は、１つの抵抗１３１と、１つのＰチャネルＭＯＳトランジスタ１３２と、例えば３つのＮチャネルＭＯＳトランジスタ１３３，１３４，１３５からなるＣＭＯＳインバータ構成となっている。
【００２３】
抵抗１３１は、一端が電源ＶＤＤに接続されている。ＭＯＳトランジスタ１３２は、ソースで抵抗１３１の他端に接続され、ゲートが差動アンプ回路１２の出力端、即ちＭＯＳトランジスタ１２２のドレインに接続されている。このＭＯＳトランジスタ１３２については、負荷電流や最大電圧を考慮してサイズを決めるとともに、信頼性を考慮して閾値電圧Ｖｔｈを決定する。
【００２４】
３つのＭＯＳトランジスタ１３３，１３４，１３５は、ゲートとドレインが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１３２，のドレインとグランドとの間に直列に接続されている。
【００２５】
エミッタフォロア回路１４は、ＮＰＮ型バイポーラトランジスタ１４１からなり、当該トランジスタ１４１のベースがインバータ回路１３の出力端、即ちＭＯＳトランジスタ１３２，１３３のドレイン共通接続ノードＮ１１に接続され、コレクタが電源ＶＤＤに接続され、エミッタから基板電圧Ｖｓｕｂを導出する構成となっている。
【００２６】
分圧回路１５は、抵抗１５１、コンデンサ１５２、切り替えスイッチ１５３および例えば３つの抵抗１５４−１，１５４−２，１５４−３によって構成されている。
【００２７】
抵抗１５１は、一端がインバータ回路１３の出力端、即ちドレイン共通接続ノードＮ１１に接続され、他端が差動アンプ回路１２の他方の入力端となるＭＯＳトランジスタ１２３のゲートに接続されている。コンデンサ１５２は、抵抗１５１に対して並列に接続されており、発振を防止する負帰還容量として作用する。
【００２８】
切り替えスイッチ１５３は、可動接点ａと３つの固定接点ｂ，ｃ，ｄを有し、可動接点ａが抵抗１５１とＭＯＳトランジスタ１２３のゲートとの共通接続ノードＮ１２に接続されており、外部から与えられる撮像モード（動画モード／静止画モードでのシャッタ速度等）を示すモード信号によって切り替え制御が行われる
【００２９】
３つの抵抗１５４−１，１５４−２，１５４−３は、切り替えスイッチ１５３の固定接点ｂ，ｃ，ｄの各々とグランドとの間に接続されている。ここで、抵抗１５４−１，１５４−２，１５４−３の各抵抗値をＲ１１，Ｒ１２，Ｒ１３とし、抵抗１５４−１が静止画モードでシャッタ速度が所定の速度よりも速い場合に、抵抗１５４−２が静止画モードでシャッタ速度が所定の速度以下の遅い場合に、抵抗１５４−３が動画モードの場合にそれぞれ対応するものとする。そして、抵抗値Ｒ１１，Ｒ１２，Ｒ１３の大小関係は、Ｒ１１＞Ｒ１２＞Ｒ１３となる。
【００３０】
ここで、抵抗１５１については、抵抗素子のシンボルを用いて示しているが、例えばＭＯＳ抵抗で構成することにより、ポリシリコン抵抗で構成する場合よりも、高抵抗値を効率良く得ることができる。抵抗１５１として高抵抗値のものを用いることで、抵抗１５４−１，１５４−２，１５４−３としても、図７の抵抗１０５−１，１０５−２，１０５−３に比べて極めて高い抵抗値のものが用いられる。なお、抵抗１５１および抵抗１５４−１，１５４−２，１５４−３として、通常の抵抗部品を用いることも可能である。
【００３１】
上記構成の基板電圧発生回路１０において、差動アンプ回路１２は、定電圧回路１１から一方の入力端に与えられる入力電圧１と、インバータ回路１４から分圧回路１５を介して他方の入力端に与えられる入力電圧２とが異なる場合、入力電圧１と入力電圧２との差に応じた電流が、電圧の大きい方の回路に流れるように動作する。
【００３２】
例えば、入力電圧１の方が入力電圧２よりも大きい場合には、差動アンプ回路１２のＭＯＳトランジスタ１２２，１２４側の回路を多く電流が流れる。これにより、差動アンプ回路１２の出力端の電位が、入力電圧１と入力電圧２とが等しいときよりも下がる。それに伴って、インバータ回路１３の入力電圧も、差動アンプ回路１２の入力電圧１と入力電圧２とが等しいときよりも低くなる。
【００３３】
このとき、インバータ回路１３においては、入力電圧が低くなることにより、出力電圧が高くなる。インバータ回路１３の出力電圧が高くなることで、当該出力電圧を分圧回路１５で分圧して得られる差動アンプ回路１２の入力電圧２が高くなり、入力電圧１との差が小さくなる。これにより、差動アンプ回路１２のＭＯＳトランジスタ１２２，１２４側の回路を流れる電流が減少するために、差動アンプ回路１２の出力端の電位が前回よりも上がる。
【００３４】
この回路動作の繰り返しにより、最終的に、入力電圧２が入力電圧１と等しくなり、当該入力電圧１として定電圧回路１１から与えられる一定電圧で、エミッタフォロア回路１４から出力される基板電圧Ｖｓｕｂの電圧値が決まる。この基板電圧Ｖｓｕｂは、ＣＣＤイメージセンサ（図示せず）の基板に印加される。
【００３５】
そして、本実施形態に係る基板電圧発生回路１０では、インバータ回路１４の出力電圧を差動アンプ回路１２の他方の入力端に入力電圧２として帰還するフィードバック経路中に、抵抗分圧による分圧回路１５を介在させ、切り替えスイッチ１５３によって抵抗１５４−１，１５４−２，１５４−３を切り替えて抵抗比を変更することにより、基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定するようにしている。すなわち、分圧回路１５での抵抗分圧によって得られる入力電圧２の電圧値により、撮像モードに応じて基板電圧Ｖｓｕｂの最適値が決まる。
【００３６】
具体的には、外部から与えられる撮像モードを示すモード信号により、切り替えスイッチ１５３が抵抗１５４−１を選択したときには、抵抗１５１の抵抗値と抵抗１５４−１の抵抗値Ｒ１１との抵抗比によって静止画モードでシャッタ速度が相対的に速いときの基板電圧Ｖｓｕｂの最適値が決まる。
【００３７】
切り替えスイッチ１５３が抵抗１５４−２を選択したときには、抵抗１５１の抵抗値と抵抗１５４−２の抵抗値Ｒ１２との抵抗比によって静止画モードでシャッタ速度が相対的に遅いときの基板電圧Ｖｓｕｂの最適値が決まり、切り替えスイッチ１５３が抵抗１５４−３を選択したときには、抵抗１５１の抵抗値と抵抗１５４−３の抵抗値Ｒ１３との抵抗比によって動画モードのときの基板電圧Ｖｓｕｂの最適値が決まる。
【００３８】
このように、本実施形態に係る基板電圧発生回路１０においては、基板電圧Ｖｓｕｂの電圧値を変更する際に、入力電圧２の電圧値を、抵抗１５４−１，１５４−２，１５４−３の抵抗値Ｒ１１，Ｒ１２，Ｒ１３で決めるのではなく、抵抗１５１の抵抗値と抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３との抵抗比で決める構成を採っている。
【００３９】
したがって、抵抗１５１の抵抗値と抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３との抵抗比は、撮像モードに対応した基板電圧Ｖｓｕｂの最適値によって決まるものの、抵抗１５１の抵抗値および抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３については、基板電圧Ｖｓｕｂの最適値に対応した抵抗比が得られれば良い訳であるから自由に設定できる。
【００４０】
このことは、抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３を、図７の従来技術における抵抗１０５−１，１０５−２，１０５−３に比べて極めて高い抵抗値に設定できることを意味する。
【００４１】
そして、抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３を高抵抗値に設定することで、動画モードやシャッタ速度が相対的に速いとき、抵抗１５４−２，１５４−３に長い時間に亘って電流が流れたとしても、それらの抵抗値Ｒ１２，Ｒ１３が大きいことによって電流値が小さいために消費電力を抑えることができる。
【００４２】
また、出力段にインバータ回路１３を設けたことにより、エミッタフォロア回路１４の出力側の負荷が、基板電圧Ｖｓｕｂに電子シャッタ動作のためのシャッタパルスの重畳等によって変動したとしても、インバータ回路１３の出力インピーダンスが小さいためにその変動の影響を受けず、一定値の基板電圧Ｖｓｕｂを出力することができる。
【００４３】
特に、インバータ回路１３において、差動アンプ回路１２から与えられる入力電圧を受けるＭＯＳトランジスタ１３２としてＰチャネルのトランジスタを用いることにより、インバータ回路１３の入力電圧よりも低い電圧値の基板電圧Ｖｓｕｂを出力することができる利点もある。しかも、インバータ回路１３において、ＭＯＳトランジスタ１３２としてＰチャネルのトランジスタを用いることにより、基板電圧Ｖｓｕｂの電圧値の出力範囲を０Ｖ電源電圧まで、広範囲で調整することができる。
【００４４】
（変形例１）
図２は、変形例１に係る基板電圧発生回路の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本変形例１に係る基板電圧発生回路１０Ａにおいて、先述した実施形態に係る基板電圧発生回路１０と異なるのは、差動アンプ回路１２Ａの構成のみであり、それ以外は同じである。
【００４５】
図２において、差動アンプ回路１２Ａは、５つのＭＯＳトランジスタ１２１〜１２５に加えて、さらに２つのＮチャネルＭＯＳトランジスタ１２６，１２７を有している。ＭＯＳトランジスタ１２６は、ＭＯＳトランジスタ１２２のドレインとＭＯＳトランジスタ１２４のソースとの間に接続されている。ＭＯＳトランジスタ１２７は、ＭＯＳトランジスタ１２３のドレインとＭＯＳトランジスタ１２５のソースとの間に接続されている。さらに、ＭＯＳトランジスタ１２６，１２７は、各ゲートがＭＯＳトランジスタ１２３のゲートに共通に接続されている。
【００４６】
これらＭＯＳトランジスタ１２６，１２７は、グランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４からなる直列回路と、同じくグランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５からなる直列回路とにそれぞれ直列に挿入された抵抗素子として機能する。
【００４７】
（変形例２）
図３は、変形例２に係る基板電圧発生回路の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。本変形例２に係る基板電圧発生回路１０Ｂにおいて、先述した実施形態に係る基板電圧発生回路１０と異なるのは、差動アンプ回路１２Ｂの構成のみであり、それ以外は同じである。
【００４８】
図３において、差動アンプ回路１２Ａは、５つのＭＯＳトランジスタ１２１〜１２５に加えて、さらに２つのＮチャネルＭＯＳトランジスタ１２６，１２７を有している。ＭＯＳトランジスタ１２６は、ゲートとドレインとが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１２２のドレインとＭＯＳトランジスタ１２４のソースとの間に接続されている。ＭＯＳトランジスタ１２７は、ゲートとドレインとが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１２３のドレインとＭＯＳトランジスタ１２５のソースとの間に接続されている。
【００４９】
これらＭＯＳトランジスタ１２６，１２７についても、変形例１の場合と同様に、グランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４からなる直列回路と、同じくグランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５からなる直列回路とにそれぞれ直列に挿入された抵抗素子として機能する。
【００５０】
（変形例３）
図４は、変形例３に係る基板電圧発生回路の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本変形例３に係る基板電圧発生回路１０Ｃにおいて、先述した実施形態に係る基板電圧発生回路１０と異なるのは、差動アンプ回路１２Ｃの構成のみであり、それ以外は同じである。
【００５１】
図４において、差動アンプ回路１２Ａは、５つのＭＯＳトランジスタ１２１〜１２５に加えて、２つの抵抗１２８，１２９を有している。抵抗１２８は、ＭＯＳトランジスタ１２２のドレインとＭＯＳトランジスタ１２４のソースとの間に接続されている。抵抗１２９は、ＭＯＳトランジスタ１２３のドレインとＭＯＳトランジスタ１２５のソースとの間に接続されている。
【００５２】
以上説明した変形例１，２，３に係る差動アンプ回路１２Ａ，１２Ｂ，１２Ｃではいずれも、グランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４からなる直列回路と、同じくグランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５からなる直列回路とにそれぞれ抵抗素子が直列に挿入された構成となっている。
【００５３】
このように、ＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４の直列回路と、ＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５の直列回路とに抵抗素子が直列に挿入されることで、抵抗素子が挿入された分だけ個々のＭＯＳトランジスタにかかる電界が緩和されるために、個々のＭＯＳトランジスタでのホット・キャリアの発生を抑制することができる。因みに、ホット・キャリアは、インパクト・イオン化するために、基板電流の基となったり、酸化膜中に飛び込んで素子も信頼性を低下させたりする。
【００５４】
なお、上記実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃでは、撮像モードに応じて分圧回路１５の分圧比を３段階に可変な構成としたが、３段階に限られるものではなく、例えば、静止画モードにおけるシャッタ速度を３段階以上に分類して、分圧回路１５の分圧比を４段階以上に可変な構成とすることも可能である。
【００５５】
上記実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃは、ＣＣＤイメージセンサの半導体基板（以下、単に「基板」と略記する場合もある）にバイアス電圧として印加する基板電圧Ｖｓｕｂを発生するための基板電圧発生回路として用いられる。この基板電圧発生回路は、ＣＣＤイメージセンサの基板外に設けられる外部回路として用いることも可能であるが、外付け部品の削減などを図る上では、ＣＣＤイメージセンサと同じ基板（チップ）上に実装して用いるのが好ましい。
【００５６】
（ＣＣＤイメージセンサ）
図５は、同一基板上に形成された基板電圧発生回路を有する本発明に係るＣＣＤイメージセンサの構成の概略を示す図である。
【００５７】
図５において、撮像部５１は、例えばＮ型の半導体基板５０上に複数個のセンサ部（画素）５２が行列状に配置された構成となっている。センサ部５２は、光電変換素子、例えばＰＮ接合のフォトダイオードを有し、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。
【００５８】
撮像部５１には、センサ部５２の行列状配列に対して画素列（垂直列）ごとに画素の配列方向に沿って複数本の垂直転送部５３が設けられている。さらに、センサ部５２の各々と垂直転送部５３との間には、センサ部５２で光電変換され、ここに蓄積された信号電荷を垂直転送部５３へ読み出す読み出しゲート部５４が設けられている。
【００５９】
垂直転送部５３は、読み出しゲート部５４を通して各センサ部５２から読み出された信号電荷を順に垂直方向に転送する。垂直転送部５３による信号電荷の転送先側には、垂直転送部５３から順に垂直転送される信号電荷を水平方向に転送する水平転送部５５が配置されている。
【００６０】
水平転送部５５の転送先側の端部には、例えばフローティング・ディフュージョン・アンプからなる電荷検出部５６が配されている。電荷検出部５６は、水平転送部５５によって転送されてくる信号電荷を電気信号に変換し、出力端子５７を介して基板５０の外部に出力する。
【００６１】
このように、センサ部５２、垂直転送部５３、読み出しゲート部５４、水平転送部５５および電荷検出部５６が形成された半導体基板５０上、即ちＣＣＤイメージセンサと同じ基板（チップ）５０上には、当該基板５０にバイアス電圧として印加する基板電圧Ｖｓｕｂを発生するための基板電圧発生回路６０が実装されている。具体的には、基板電圧発生回路６０は、Ｎ型基板５０上のＰウェル（図示せず）内に形成される。
【００６２】
ＣＣＤイメージセンサにおいて、センサ部５１で光電変換され、ここに蓄積される信号電荷の電荷量は、基板５０側のオーバーフローバリアの高さによって決定される。このオーバーフローバリアの高さは、基板５０に印加されるバイアス電圧、即ち基板電圧Ｖｓｕｂの電圧値によって決まる。この基板電圧Ｖｓｕｂを発生するのが基板電圧発生回路６０である。そして、基板電圧発生回路６０として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃが用いられる。
【００６３】
このように、基板電圧発生回路６０をＣＣＤイメージセンサと同じ基板５０上に実装することで、基板外に設ける場合に比べて、ＣＣＤイメージセンサの外付け部品を削減できる等の利点がある。
【００６４】
また、基板電圧発生回路６０として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃを用いることで、これら基板電圧発生回路では、分圧回路１５の分圧比を切り替えたときに、特に動画モードやシャッタ速度が相対的に速いときに、基板電圧Ｖｓｕｂの電圧値を決める分圧回路１５の抵抗（図１〜図４の抵抗１５４−１，１５４−２，１５−４３）に流れる電流を小さく抑えることができるために、基板電圧発生回路６０の低消費電力化、ひいてはＣＣＤイメージセンサ全体の低消費電力化を図ることができる。
【００６５】
ところで、基板電圧発生回路６０をＣＣＤイメージセンサと同じ基板５０上に実装する場合、チップサイズをできるだけ小さくするには、図５からも明らかなように、基板電圧発生回路６０は撮像部５１に近接して配置されることになる。このとき、基板電圧発生回路６０において、従来技術で述べてように、動画モードやシャッタ速度が速い場合のような長時間露光時に、抵抗値が相対的に小さい抵抗に大電流が長時間に亘って流れ、この大電流が基板５０上のＰウェル（図示せず）に流れ込む。
【００６６】
すると、Ｐウェルに流れ込む大電流に起因してホット・キャリアが発生する。そして、このホット・キャリアが原因となって撮像部５１の基板電圧発生回路６０に近い部分が局所的に発熱し、その発熱によってホット・スポットと称される発光が局所的に生じるために、撮像画像に悪影響を及ぼすことになる。
【００６７】
これに対して、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃでは、撮像モードに応じて分圧回路１５の分圧比を切り替えたときに、基板電圧Ｖｓｕｂの電圧値を調整する抵抗の抵抗値が従来技術の場合に比べて格段に大きいことによって当該抵抗に流れる電流を抑えることができるために、ホット・キャリアが発生することがない。したがって、ホット・キャリアが原因となる撮像部５１の局所的な発光も生じることがないために、撮像画像を悪化させることなく、長時間露光を行うことができることになる。
【００６８】
なお、上記構成のＣＣＤイメージセンサは、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００６９】
また、上記構成のＣＣＤイメージセンサは、撮像装置において、その画像入力部として用いることができる。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００７０】
［撮像装置］
図６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図６に示すように、本発明に係る撮像装置は、レンズ群６１を含む光学系、画像入力部であるＣＣＤ撮像装置６２、当該ＣＣＤ撮像装置６２を駆動するＣＣＤ駆動回路６３、信号処理回路６４およびシステムコントローラ６５などを有する構成となっている。
【００７１】
レンズ群６１は、被写体からの入射光（像光）を取り込んでＣＣＤ撮像装置６２の撮像面上に結像する。ＣＣＤ撮像装置６２は、レンズ群６１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【００７２】
このＣＣＤ撮像装置６２として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃを基板電圧発生回路６０として用いたＣＣＤイメージセンサが用いられる。ここでは、図５に示したように、基板電圧発生回路６０がＣＣＤ撮像装置６２の基板上に実装されている場合を例に挙げるが、基板電圧発生回路６０をＣＣＤ撮像装置６２の基板の外付け回路とすることも可能である。
【００７３】
ＣＣＤ駆動回路６３は、図５において、センサ部５２から垂直転送部５３への信号電荷の読み出し、垂直転送部５３の転送駆動、水平転送部５５の転送駆動などを行う。信号処理回路６４は、ＣＣＤ撮像装置６２から出力される撮像信号に対して、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)などの各種の信号処理を行う。
【００７４】
システムコントローラ６５は、ＣＣＤ駆動回路６３や信号処理回路６４に対する種々の制御を行うとともに、ＣＣＤ撮像装置６２に内蔵されている基板電圧発生回路６０に対して、撮像モードを示すモード信号、具体的には動画モード、静止画モード、静止画モードでもシャッタ速度の高速／低速などを示すモード信号を与える。このモード信号が与えられることで、基板電圧発生回路６０は、基板電圧Ｖｓｕｂの電圧値として撮像モードに対応した最適値を設定する。
【００７５】
上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その画像入力部であるＣＣＤ撮像装置５２として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃを有するＣＣＤイメージセンサを用いることで、当該ＣＣＤイメージセンサでは、消費電力を低減できるために、撮像装置の低消費電力化に寄与できる。加えて、上記ＣＣＤイメージセンサでは、撮像画像を悪化させることなく、長時間露光を行うことができるために、特に動画モードやシャッタ速度が低速の撮像モードにおいても高画質の画像を撮像できる。
【図面の簡単な説明】
【００７６】
【図１】本発明の一実施形態に係る基板電圧発生回路の構成例を示す回路図である。
【図２】変形例１に係る基板電圧発生回路の構成例を示す回路図である。
【図３】変形例２に係る基板電圧発生回路の構成例を示す回路図である。
【図４】変形例３に係る基板電圧発生回路の構成例を示す回路図である。
【図５】本発明に係るＣＣＤイメージセンサの構成の概略を示す図である。
【図６】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図７】従来例に係る基板電圧発生回路の構成例を示す回路図である。
【符号の説明】
【００７７】
１０，１０Ａ，１０Ｂ，１０Ｃ，６０…基準電圧発生回路、１１…定電圧回路、１２，１２Ａ，１２Ｂ，１２Ｃ…差動アンプ回路、１３…インバータ回路、１４…エミッタフォロア回路、１５…分圧回路、５０…半導体基板、５１…撮像部、５２…センサ部、５３…垂直転送部、５４…読み出しゲート部、５５…水平転送部、５６…電荷検出部
【図１】
2008160502.tif 000003
【図２】
2008160502.tif 000004
【図３】
2008160502.tif 000005
【図４】
2008160502.tif 000006
【図５】
2008160502.tif 000007
【図６】
2008160502.tif 000008
【図７】
2008160502.tif 000009