(57)【要約】【課題】複数のドライバＩＣによって表示部を駆動する場合において、各ドライバＩＣの階調電圧のばらつきを、簡単な回路構成によって効率的に解消し、回路構成の複雑化を心配することなく、使用するドライバＩＣの数を容易に増やすことを可能とすること。【解決手段】カスケード接続された液晶駆動用１Ｃ（１０ａ，１０ｂ）が隣接して配置される。階調電圧生成回路（１１０）は、各ＩＣ（１０ａ，１０ｂ）の中央部に配置され、階調電圧を均一化するための階調電圧均一化端子（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）が設けられ、対応する端子間が直線状の階調電圧均一化配線（Ｓａ）によって接続される。【選択図】図４
2008292926.tif 000002
【特許請求の範囲】
【請求項１】
走査線とデータ線によって選択される画素がマトリクス状に配置される表示部を駆動する集積回路装置であって、
複数の階調電圧を生成する階調電圧生成回路と、
前記複数の階調電圧に基づき、入力画像信号の階調値に応じたデータ線駆動電圧を生成して前記データ線を駆動するデータ線ドライバと、
集積回路装置の短辺である、互いに対向する第１の辺および第２の辺の少なくとも一方に配置され、隣接して配置される集積回路装置の各々に内蔵される前記階調電圧生成回路によって生成される前記階調電圧を均一化するための少なくとも一つの階調電圧均一化端子と、
を有することを特徴とする集積回路装置。
【請求項２】
請求項１記載の集積回路装置であって、
電源電圧を生成する電源回路を有し、
前記階調電圧生成回路は、前記電源回路からの前記電源電圧を、ラダー抵抗によって分圧して前記複数の階調電圧を生成し、
前記階調電圧均一化端子の一つは、前記ラダー抵抗に前記電源電圧を供給する供給ノードに電気的に接続される、
ことを特徴とする集積回路装置。
【請求項３】
請求項２記載の集積回路装置であって、
前記電源回路は、昇圧回路による昇圧された電圧に基づいて電源電圧を生成することを特徴とする集積回路装置。
【請求項４】
請求項１〜請求項３のいずれか記載の集積回路装置であって、
前記階調電圧生成回路は、電源電圧をラダー抵抗によって分圧して前記複数の階調電圧を生成し、
前記集積回路装置には、複数の前記階調電圧均一化端子が設けられ、
前記複数の階調電圧均一化端子の少なくとも一部の各々は、前記ラダー抵抗における異なる階調電圧の出力ノードの各々に接続される、
ことを特徴とする集積回路装置。
【請求項５】
請求項１〜請求項４のいずれか記載の集積回路装置であって、
前記入力画像信号の階調値と階調電圧との対応関係を示すガンマ特性線は、前記階調値に対する前記階調電圧の変化率が不連続に変化する異なる複数の変曲点を有し、
前記複数の変曲点の各々に対応する階調電圧を生成する前記ラダー抵抗のノードが、前記他の階調電圧均一化端子に接続される、
ことを特徴とする集積回路装置。
【請求項６】
請求項１〜請求項５のいずれか記載の集積回路装置であって、
前記階調電圧のガンマ特性を示すガンマ特性線は、入力画像信号の階調値に対する階調電圧の変化率が小さな第１の領域と、前記変化率が小さな領域よりも変化率が大きい第２の領域と、を有し、
前記第１の領域における前記階調電圧均一化端子の割り当て数を、前記第２の領域における前記階調電圧均一化端子の割り当て数よりも多く設定する、
ことを特徴とする集積回路装置。
【請求項７】
請求項１〜請求項６のいずれか記載の集積回路装置であって、
前記階調電圧均一化端子は、互いに対向する第１の辺および第２の辺の双方に配置されることを特徴とする集積回路装置。
【請求項８】
請求項７記載の集積回路装置であって、
前記第１の辺から前記第２の辺に向かう方向を第１の方向とし、前記第１の方向とは反対の方向を第２の方向とした場合に、
階調電圧生成回路の前記第２の方向の側に第１の前記データ線ドライバが配置され、前記第１の方向の側に第２の前記データ線ドライバが配置され、
前記第１のデータ線ドライバの第２の方向の側において、前記第１の辺に沿って第１の前記階調電圧均一化端子が配置され、
前記第２のデータ線ドライバの第１の方向の側において、前記第２の辺に沿って第２の前記階調電圧均一化端子が配置され、
前記階調電圧生成回路から生成される前記階調電圧を前記第１の階調電圧端子に伝達する配線は、前記第１のデータ線ドライバ上を通過して前記第１の階調電圧端子に接続され、
前記階調電圧生成回路から生成される前記階調電圧を前記第２の階調電圧端子に伝達する配線は、前記第２のデータ線ドライバ上を通過して前記第２の階調電圧端子に接続される、
ことを特徴とする集積回路装置。
【請求項９】
請求項８記載の集積回路装置であって、
前記第１の方向を右方向とし、前記第２の方向を左方向とした場合に、前記第１の階調電圧均一化端子および前記第１のデータ線ドライバと、前記第２の階調電圧均一化端子および前記第２のデータ線ドライバとは、前記階調電圧生成回路を基準として、左右対称に配置されることを特徴とする集積回路装置。
【請求項１０】
請求項７記載の集積回路装置であって、
前記集積回路装置は、前記第１の辺および前記第２の辺の双方に垂直な、対向する第３の辺および第４の辺を有し、
前記第１の辺から前記第２の辺に向かう方向を第１の方向とし、前記第１の方向とは反対の方向を第２の方向とし、前記第３の辺から前記第４の辺に向かう方向を第３の方向とし、前記第３の方向とは反対の方向を第４の方向とした場合に、
階調電圧生成回路の前記第２の方向の側に第１の前記データ線ドライバが配置され、前記第１の方向の側に第２の前記データ線ドライバが配置され、
前記第１のデータ線ドライバの第２の方向の側において、前記第１の辺に沿って第１の前記階調電圧均一化端子が配置され、
前記第２のデータ線ドライバの第１の方向の側において、前記第２の辺に沿って第２の前記階調電圧均一化端子が配置され、
前記階調電圧生成回路から生成される前記階調電圧を前記第１の階調電圧端子に伝達する配線は、前記第１のデータ線ドライバ上を通過して前記第１の階調電圧端子に接続され、
前記階調電圧生成回路から生成される前記階調電圧を前記第２の階調電圧端子に伝達する配線は、前記第２のデータ線ドライバ上を通過して前記第２の階調電圧端子に接続され、
前記階調電圧生成回路の前記第３の方向側において、前記第４の辺に沿って、前記データ線ドライバによって生成された前記データ線駆動電圧を出力する複数の出力端子が配置され、
前記階調電圧生成回路の前記第４の方向の側に、前記階調電圧を調整するための階調調整信号を前記階調電圧生成回路に供給するロジック回路が配置され、
前記ロジック回路の前記第４の方向の側に入力インタフェース回路が配置され、
前記第１の方向を右方向とし、前記第２の方向を左方向とした場合に、前記第１の階調電圧均一化端子および前記第１のデータ線ドライバと、前記第２の階調電圧均一化端子および前記第２のデータ線ドライバとは、前記階調電圧生成回路を基準として左右対称に配置される、
ことを特徴とする集積回路装置。
【請求項１１】
請求項１〜請求項１０のいずれか記載の複数の集積回路装置と、
表示部ならびに隣接して配置される前記集積回路装置の各々における、対応する前記階調電圧均一化端子同士を電気的に接続する階調電圧均一化用配線を含む表示装置用回路基板と、
を有することを特徴とする表示装置。
【請求項１２】
請求項１１記載の表示装置を搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、表示装置および電子機器に関する。
【背景技術】
【０００２】
液晶パネルのデータ線駆動のための階調電圧を、ラダー抵抗を用いた階調電圧生成回路によって生成する技術は、特許文献１に記載されている。特許文献１に記載の技術では、液晶パネルのガンマ特性に応じて、生成される階調電圧の振幅や傾きを微調整することができる。
【０００３】
また、カスケード接続された複数の液晶ドライバＩＣによって液晶パネルを駆動する技術は、特許文献２に記載されている。
【０００４】
また、特許文献３では、カスケード接続された複数の液晶ドライバＩＣによって液晶パネルを駆動する場合に、ラダー抵抗の抵抗ばらつきに起因して、生成される階調電圧の値が液晶ドライバＩＣ間でばらつき、同一の階調データが入力された場合でも、液晶パネルに表示される色が異なるという課題が指摘されている。
【０００５】
特許文献３の技術では、カスケード接続された複数の液晶ドライバＩＣの内の一つに内蔵される抵抗ラダーで階調電圧を生成し、その階調電圧を外部接続端子を介して他の液晶ドライバＩＣにも供給すること（階調電圧の共用化すること）によって、複数の液晶ドライバＩＣ間における階調電圧のばらつきを防止している。
【０００６】
このような階調電圧の共用化は、各ＩＣの電源回路内あるいは各ＩＣの電源回路間を結ぶ経路に多数のスイッチを介在させ、それらのスイッチを個別に操作することによって実現される。階調電圧が共用化される場合には、その共用化されている階調電圧の供給を受ける液晶ドライバＩＣでは自身のラダー抵抗は不要となり、よって、そのラダー抵抗に介在するスイッチをオフして、そのラダー抵抗を無効化する。
【特許文献１】特開２００５−４９８６８号公報
【特許文献２】特開２００１−３２４９６７号公報
【特許文献３】特開２００２−２３６４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献３に記載の技術では、カスケード接続された液晶ドライバＩＣ間の階調電圧のばらつきを防止するために、多数のスイッチと、それらのスイッチのオン／オフを個別に制御する制御回路が必要であり、回路構成が複雑化する点は否めない。回路の複雑化は、ＩＣの占有面積の増大につながる。
【０００８】
また、一つの液晶ドライバＩＣで生成した階調電圧を隣のＩＣに伝達し、さらに隣のＩＣに伝達する、というような動作を繰り返すと、階調電圧を供給するＩＣから遠いＩＣに供給される階調電圧のレベルは、伝達経路のインピーダンスに起因する電圧降下によって低下し、このことが階調電圧のばらつき原因となり得る。
【０００９】
大画面テレビや大型プロジェクタに搭載される表示パネル（液晶パネルや有機ＥＬパネル等）を駆動する際、複数の駆動ＩＣを用いると各ＩＣの負担を減らすことができるが、各ＩＣ間で生成される階調電圧がばらつくことは高精細な表示の妨げとなる。また、各ＩＣの構成が複雑化して占有面積が増大すると、無駄のないコンパクトな表示パネルの作成がむずかしくなり、コスト面でも不利となる。
【００１０】
本発明はこのような考察に基づいてなされたものである。本発明のいくつかの実施態様によれば、複数のドライバＩＣによって表示部を駆動する場合において、各ドライバＩＣの階調電圧のばらつきを簡単な回路構成によって効率的に解消し、また、回路構成の複雑化を心配することなく、使用するドライバＩＣの数を容易に増やすことが可能となる。
【課題を解決するための手段】
【００１１】
（１）本発明の集積回路装置の一態様は、走査線とデータ線によって選択される画素がマトリクス状に配置される表示部を駆動する集積回路装置であって、複数の階調電圧を生成する階調電圧生成回路と、前記複数の階調電圧に基づき、入力画像信号の階調値に応じたデータ線駆動電圧を生成して前記データ線を駆動するデータ線ドライバと、集積回路装置の短辺である、互いに対向する第１の辺および第２の辺の少なくとも一つに配置され、隣接して配置される集積回路装置の各々に内蔵される前記階調電圧生成回路によって生成される前記階調電圧を均一化するための少なくとも一つの階調電圧均一化端子と、を有する。
【００１２】
この構成によれば、隣接する集積回路装置（ＩＣ）の短辺に設けられた階調電圧均一化端子同士を配線で接続するだけで、双方のＩＣにおける階調電圧に電圧差が生じないようにすることができる。ＩＣの長辺には、多数のデータ線駆動電圧の出力端子が設けられるため、階調電圧均一化端子はＩＣの短辺に沿って設ける。隣接して配置されたＩＣの短辺同士は互いに対向するため、対応する端子同士は、例えば直線状の配線で最小距離で接続することができる。使用するＩＣの数が増加した場合でも、隣接するＩＣの対向する短辺に設けられた対応する端子同士を接続すれば、階調電圧の均一化が実現されるため，ＩＣの数の増加に対応することも容易である。各ＩＣの階調電圧ライン同士を結線して、電圧均衡化作用によって各ＩＣの階調電圧を均一化する方式（ワイヤード接続方式）を採用するため、特別なスイッチ等は不要であり、構成が簡単である。なお、対応する階調電圧均一化端子の電圧レベルに差があるとき、それらを相互に接続すると、電圧が高い方の端子から低い方の端子に電流が流れて各ノードの電圧レベルは均衡する（すなわち均一化される）が、各ノードの電圧差（電圧誤差）は微小であるため、流れる電流も極少であり、したがって、回路上の問題は特に生じない。
【００１３】
（２）本発明の集積回路装置の他の態様では、電源電圧を生成する電源回路を有し、前記階調電圧生成回路は、前記電源回路からの前記電源電圧を、ラダー抵抗によって分圧して前記複数の階調電圧を生成し、前記階調電圧均一化端子の一つは、前記ラダー抵抗に前記電源電圧を供給する供給ノードに電気的に接続される。
【００１４】
階調電圧の生成にラダー抵抗を用いる点、ならびに、階調電圧均一化端子（の少なくとも一つは）、ラダー抵抗への電源電圧供給ノード（電源電圧の供給点）に電気的に接続される点を明らかとしたものである。ラダー抵抗（梯子状抵抗）を用いた抵抗分圧によって階調電圧を生成する方法は、多数の階調電圧を簡単な構成で、高速かつ効率的に生成するのに適している。また、ＩＣ間の階調電圧のばらつき防止のためには、ラダー抵抗の分圧ノードから得られる階調電圧の均一化も重要ではあるが、ラダー抵抗の電圧供給ノードの給電電圧自体を均一化することが特に重要であり、このような考え方に基づいて、階調電圧均一化端子をラダー抵抗の電圧供給ノードに割り当てるものである。
【００１５】
（３）本発明の集積回路装置の他の態様では、前記電源回路は、昇圧回路による昇圧された電圧に基づいて電源電圧を生成する。
【００１６】
各ＩＣにおける階調電圧のばらつきは、特に、各ＩＣが、昇圧回路付の電源回路（昇圧回路により昇圧した電圧に基づいて電源電圧を生成するタイプの電源回路）を内蔵する場合に生じ易い。昇圧回路による昇圧電圧自体がばらつき易いためである。よって、本発明の階調電圧均一化端子を用いて電源電圧自体を均一化することが有効である。
【００１７】
（４）本発明の集積回路装置の他の態様では、前記階調電圧生成回路は、電源電圧をラダー抵抗によって分圧して前記複数の階調電圧を生成し、前記集積回路装置には、複数の前記階調電圧均一化端子が設けられ、前記複数の階調電圧均一化端子の少なくとも一部の各々は、前記ラダー抵抗における異なる階調電圧の出力ノードの各々に接続される。
【００１８】
階調電圧の生成にラダー抵抗を用いる点、階調電圧均一化端子の少なくとも一部に各々は、ラダー抵抗の異なる階調電圧出力ノードに接続される点を明らかとしたものである。ラダー抵抗から得られる複数の階調電圧を均一化することによって、各ＩＣで生成される階調電圧を高精度に均一化（等価）することができる。
【００１９】
（５）本発明の集積回路装置の他の態様では、前記入力画像信号の階調値と、前記データ線ドライバから前記階調値に応じて出力される階調電圧との対応関係を示すガンマ特性線は、前記階調値に対する前記階調電圧の変化率が変化する異なる複数の変曲点を有し、前記複数の変曲点の各々に対応する階調電圧を生成する前記ラダー抵抗のノードが、前記他の階調電圧均一化端子に接続される。
【００２０】
階調電圧均一化端子は、ＩＣの短辺に沿って設けられるが、短辺に配置できる端子数には限界がある。よって、多数の階調電圧のうちの、どのレベルの階調電圧を均一化するかを選択する必要が生じる。本態様では、階調電圧には、表示パネルの入出力特性に応じたガンマ特性が付与されており、そのガンマ特性を示すガンマ特性線には変化率が異なる複数の変曲点が含まれている点に着目し、その変曲点に対応した階調電圧を均一化の対象とする。「ガンマ特性の変曲点」とは、「ガンマ特性を直線的に近似した場合に、その変化率（傾き）が不連続に変化する点」である。特に、ガンマ特性線の形状を特徴づけるような不連続点に着目し、その変曲点に対応する階調電圧に、優先的に階調電圧均一化端子を割り当てる。ガンマ特性線の変曲点の階調電圧レベルがばらつくと、ＩＣ間でガンマ特性がずれて階調電圧のばらつきが大きくなるおそれがある。ガンマ特性線の変曲点の階調電圧レベルを均一化すれば、その中間にある階調電圧の電圧レベルは、ラダー抵抗の抵抗値によって等分されて比較的正確に定まる（ラダー抵抗の抵抗値はＩＣ間で整合がとれていると考えられるため）ため、ＩＣ間での階調電圧のばらつきは最小化される。したがって、数に限りのある階調電圧均一化端子を有効に利用することができる。
【００２１】
（６）本発明の集積回路装置の他の態様では、前記階調電圧のガンマ特性を示すガンマ特性線は、入力画像信号の階調値に対する階調電圧の変化率が小さな第１の領域と、前記変化率が小さな領域よりも変化率が大きい第２の領域と、を有し、前記第１の領域における前記階調電圧均一化端子の割り当て数を、前記第２の領域における前記階調電圧均一化端子の割り当て数よりも多く設定する。
【００２２】
入力階調値に対する階調電圧の変化率が小さな領域に含まれる点に対応した階調電圧レベルの均一化の優先順位が、階調電圧の変化率が大きな領域に含まれる点に対応した階調電圧レベルの均一化の優先順位よりも高い点を明らかとしたものである。階調電圧の変化率が小さい領域では、階調電圧が少しずれただけで、異なる階調を表示することになってしまい、高精細画像の表示の妨げとなる。例えば、階調電圧の変化率が急峻な（大きな）領域では、入力階調値「４０」に対して階調電圧が「２．０Ｖ」、入力階調値「４１」に対して階調電圧が「２．５Ｖ」とする。この場合、入力階調値「４０」に対応する階調電圧「２．０Ｖ」がわずかにばらついても、隣接する階調値「４１」の階調電圧「２．５Ｖ」とは混同が生じない。一方、階調電圧の変化率が小さな領域では、例えば、入力階調値「３１」に対して階調電圧が「１．５Ｖ」、入力階調値「３２」に対して階調電圧が「１．６Ｖ」とすると、階調電圧の差が小さいため、入力階調値「３１」に対する階調電圧が少しばらついただけで、隣接する階調値「３２」の階調電圧「１．６Ｖ」との混同が生じ、ＩＣ間で表示誤差が生じる。したがって、高精細な表示を実現するためには、変化率が小さい領域ほど、より高精度に階調電圧をコントロールする必要があり、よって、本態様では、変化率の小さな領域における階調電圧の均一化を優先させるものである。「変化率が小さな領域または大きな領域における階調電圧均一化端子の割り当て数」とは、単純に、「その領域において均一化の対象となった点の数」という意味を含み、また、所定の階調レンジ（階調幅）に着目したとき、その所定幅の階調レンジにおける均一化の対象となった点の数（つまり、端子の割り当て密度）」という意味を含む。
【００２３】
（７）本発明の集積回路装置の他の態様では、前記階調電圧均一化端子は、互いに対向する第１の辺および第２の辺の双方に配置される。
【００２４】
一つのＩＣにおいて、左右の短辺の双方に、階調電圧均一化端子が配置される点を明らかとしたものである。左右の短辺の双方に階調電圧均一化端子が存在すれば、他のＩＣが左側に配置される場合、右側に配置される場合の双方に柔軟に対応することができる。また、３個以上のＩＣをカスケード接続する場合にも無理なく対応することが可能となる。
（８）本発明の集積回路装置の他の態様では、前記第１の辺から前記第２の辺に向かう方向を第１の方向とし、前記第１の方向とは反対の方向を第２の方向とした場合に、階調電圧生成回路の前記第２の方向の側に第１の前記データ線ドライバが配置され、前記第１の方向の側に第２の前記データ線ドライバが配置され、前記第１のデータ線ドライバの第２の方向の側において、前記第１の辺に沿って第１の前記階調電圧均一化端子が配置され、前記第２のデータ線ドライバの第１の方向の側において、前記第２の辺に沿って第２の前記階調電圧均一化端子が配置され、前記階調電圧生成回路から生成される前記階調電圧を前記第１の階調電圧端子に伝達する配線は、前記第１のデータ線ドライバ上を通過して前記第１の階調電圧端子に接続され、前記階調電圧生成回路から生成される前記階調電圧を前記第２の階調電圧端子に伝達する配線は、前記第２のデータ線ドライバ上を通過して前記第２の階調電圧端子に接続される。
【００２５】
一つのＩＣにおいて、左右（第２の方向および第１の方向）の短辺の双方に階調電圧均一化端子を配置する場合に、階調電圧生成回路の左側に第１のデータ線ドライバを配置し、その第１のデータ線ドライバの左側において、第１の短辺に沿って第１の階調電圧均一化端子が配置される。同様に、階調電圧生成回路の右側に第２のデータ線ドライバを配置し、その第２のデータ線ドライバの右側において、第２の短辺に沿って第２の階調電圧均一化端子が配置される。階調電圧生成からの階調電圧を第１および第２の各階調電圧均一化端子に伝達する各配線は、第１および第２のデータ線ドライバの各々の領域上を通過して各端子に至る。各配線は、本来、各データ線ドライバに階調電圧を供給するために必然的に敷設されるものであるが、その配線を少し延長するだけで、各階調電圧均一化端子に容易に到達させることができる。つまり、無駄な迂回等による配線スペースの増大を最小限に抑えて最短距離で効率的に、左右の階調電圧均一化端子に至る配線を敷設することができる。したがって、無駄のないコンパクトなレイアウトが実現される。
【００２６】
（９）本発明の集積回路装置の他の態様では、前記第１の方向を右方向とし、前記第２の方向を左方向とした場合に、前記第１の階調電圧均一化端子および前記第１のデータ線ドライバと、前記第２の階調電圧均一化端子および前記第２のデータ線ドライバとは、前記階調電圧生成回路を基準として、左右対称に配置される。
【００２７】
階調電圧生成回路を中央に配置し、階調電圧生成回路と左側の第１の階調電圧均一化端子とを結ぶ配線の配線長と、階調電圧生成回路と右側の第２の階調電圧均一化端子とを結ぶ配線の配線長とを略同一にするレイアウト（つまり左右略対称のレイアウト）を採用するものである。左右の配線の配線長が同じであるため、電圧降下量が均等化され、よって、左側に配置される階調電圧均一化端子の各々の階調電圧レベルと、右側に配置される階調電圧均一化端子の各々における階調電圧レベルとが精度良く合致する。よって、他のＩＣが、一つのＩＣの右側に配置されるか左側に配置されるかに関わらず、常に階調電圧レベルを高精度に均一化することができる。また、左右対称なレイアウトを採用することによって、整然とした無駄のない回路配置を実現することができる。また、ＩＣを３個以上カスケード接続する場合でも、各ＩＣ間の階調電圧を高精度に合致させることが容易となる。
【００２８】
（１０）本発明の集積回路装置の他の態様では、前記集積回路装置は、前記第１の辺および前記第２の辺の双方に垂直な、対向する第３の辺および第４の辺を有し、前記第１の辺から前記第２の辺に向かう方向を第１の方向とし、前記第１の方向とは反対の方向を第２の方向とし、前記第３の辺から前記第４の辺に向かう方向を第３の方向とし、前記第３の方向とは反対の方向を第４の方向とした場合に、階調電圧生成回路の前記第２の方向の側に第１の前記データ線ドライバが配置され、前記第１の方向の側に第２の前記データ線ドライバが配置され、前記第１のデータ線ドライバの第２の方向の側において、前記第１の辺に沿って第１の前記階調電圧均一化端子が配置され、前記第２のデータ線ドライバの第１の方向の側において、前記第２の辺に沿って第２の前記階調電圧均一化端子が配置され、前記階調電圧生成回路から生成される前記階調電圧を前記第１の階調電圧端子に伝達する配線は、前記第１のデータ線ドライバ上を通過して前記第１の階調電圧端子に接続され、前記階調電圧生成回路から生成される前記階調電圧を前記第２の階調電圧端子に伝達する配線は、前記第２のデータ線ドライバ上を通過して前記第２の階調電圧端子に接続され、前記階調電圧生成回路の前記第３の方向側において、前記第４の辺に沿って、前記データ線ドライバによって生成された前記データ線駆動電圧を出力する複数の出力端子が配置され、前記階調電圧生成回路の前記第４の方向の側に、前記階調電圧を調整するための階調調整信号を前記階調電圧生成回路に供給するロジック回路が配置され、前記ロジック回路の前記第４の方向の側に入力インタフェース回路が配置され、前記第１の方向を右方向とし、前記第２の方向を左方向とした場合に、前記第１の階調電圧均一化端子および前記第１のデータ線ドライバと、前記第２の階調電圧均一化端子および前記第２のデータ線ドライバとは、前記階調電圧生成回路を基準として左右対称に配置される。
【００２９】
一つのＩＣにおいて、左右の短辺の双方に階調電圧均一化端子を配置する場合の具体的なレイアウト例（入力インタフェース回路、ロジック回路、階調電圧生成回路、データ線ドライバを左右対称で配置する具体的なレイアウト例）を明らかとしたものである。ＩＣの中央において、第１の方向に沿って入力インタフェース回路、階調電圧調整信号を階調電圧生成回路に与えるロジック回路、階調電圧生成回路が順次、配置され、さらに、階調電圧生成回路の左右に、データ線ドライバが配置されている。シンメトリーなレイアウト配置とすることによって、もっともコンパクトな配置が実現され、また、入力インタフェース回路からＩＣの左右の短辺に設けられた階調電圧均一化端子の各々に至るまでの経路の経路長も等しくなり、左右の端子における階調電圧のレベルも同じ値となる。
【００３０】
（１１）本発明の表示装置は、本発明の複数の集積回路装置と、表示部ならびに隣接して配置される前記集積回路装置の各々における、対応する前記階調電圧均一化端子同士を電気的に接続する階調電圧均一化用配線を含む表示装置用回路基板と、を有する。
【００３１】
本発明の表示装置は、ＩＣ間の階調電圧のばらつきがなく、よって色のばらつきが少なく、高精細な画像表示が可能である。また、ＩＣには余分な回路が付加されず、非常にコンパクトな構成であり、省スペース化の点でも有利である。本発明の表示装置は、例えば、大画面テレビや大型プロジェクタへの搭載に適している。無駄な電力消費が生じないため低消費電力の点でも優れており、搭載されるＩＣが簡単な構成であるため、コスト面でも有利である。
【００３２】
（１２）本発明の電子機器は、本発明の表示装置を搭載する。
【００３３】
本発明によって、色のばらつきが少なく、高精細な画像表示が可能な、大画面テレビや大型プロジェクタ等を、効率的に実現することができる。
【００３４】
このように、本発明によれば、複数のドライバＩＣによって表示部を駆動する場合において、各ドライバＩＣの階調電圧のばらつきを、簡単な回路構成によって効率的に解消し、また、回路構成の複雑化を心配することなく、使用するドライバＩＣの数を容易に増やすことが可能となる。本発明によって、色のばらつきが少なく、高精細な画像表示が可能な、大画面テレビや大型プロジェクタ等を、効率的に実現することができる。
【発明を実施するための最良の形態】
【００３５】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００３６】
（第１の実施形態）
（表示装置の全体構成の概要）
ＩＣの具体的な内部構成を説明する前に、表示装置の全体構成の概略を説明する。
図１は、本発明の表示装置（ここでは、液晶表示パネルとする）の全体構成と接続形態を示す図である。
【００３７】
液晶表示パネル（液晶パネルモジュール）３００は、ガラス基板（液晶表示装置用基板あるいはアクティブマトリクス基板：以下アレイ基板という）３１０上に設けられたＴＦＴアレイ部（液晶表示部）３１２と、カスケード接続された２個の液晶駆動用ＩＣ（以下、単にＩＣという）１０ａ，１０ｂと、を有している。
【００３８】
ＴＦＴアレイ部３１２には、走査線とデータ線（図１では不図示）で選択される複数の画素（スイッチング素子としての薄膜トランジスタ（ＴＦＴ）を備える）がマトリクス状に配置されている。
【００３９】
また、図１の２個のＩＣ（１０ａ，１０ｂ）には、例えば、共通の入力線を経由して画像信号や制御信号が並列に入力される。「ＩＣのカスケード接続」については特に厳密な定義があるわけではないが、一般には複数のＩＣが連なって配置される形態をいい、入力線が共通化されるような態様もカスケード接続の一態様である。
【００４０】
２個のＩＣ（１０ａ，１０ｂ）は、階調電圧生成回路（図１では不図示）と、データ線ドライバ（図１では不図示）と、内部電源回路（図１では不図示）を内蔵している。階調電圧生成回路は、内蔵する電源回路からの電源電圧に基づいて、例えば６４階調の階調電圧を生成する。データ線ドライバはＤ／Ａ変換回路（図１では不図示）を有し、Ｄ／Ａ変換回路は、入力画像信号の階調値に応じた階調電圧を選択し、選択した階調電圧はデータ線駆動電圧として、出力配線（Ｘａ，Ｘｂ）を介してＴＦＴアレイ部３１２のデータ線に供給される。
【００４１】
液晶ＩＣ（１０ａ，１０ｂ）の短辺には、階調電圧生成回路によって生成される階調電圧のレベルの、各ＩＣ間でのばらつきを防止するために、階調電圧均一化端子（図１では不図示）が設けられている。
【００４２】
各ＩＣ（１０ａ，１０ｂ）の、対応する階調電圧均一化端子同士は、直線状の階調電圧均一化配線Ｓａによって電気的に接続され、これによって、階調電圧の均一化が実現される（この点は、図４を用いて後述する）。
【００４３】
各ＩＣ（１０ａ，１０ｂ）とホストプロセッサ３３０は、例えば、ＦＰＣ基板（フレキシブル・プリンテッド・サーキット基板）によって接続される。
【００４４】
（ＩＣが搭載される前のアレイ基板の構成）
図２は、ＩＣが搭載される前のアレイ基板の構成を示す平面図である。
【００４５】
図２において、端子Ｐａは、ＩＣ１０ａから出力されるデータ線駆動電圧を、出力配線（Ｘａ）に供給するための出力端子である。この出力端子Ｐａには、ＩＣ１０ａに設けられたＣＯＧ実装用の電極（例えば、バンプ電極）が接続される。
【００４６】
端子Ｐｂは、ＩＣ１０ｂから出力されるデータ線駆動電圧を、出力配線（Ｘｂ）に供給するための出力端子である。この出力端子Ｐｂには、ＩＣ１０ｂに設けられたＣＯＧ実装用の電極（例えば、バンプ電極）が接続される。
【００４７】
また、端子Ｐｃには、ＩＣ１０ａの右側の短辺に設けられる階調電圧均一化端子の各々が接続される。また、端子Ｐｄには、ＩＣ１０ｂの左側の短辺に設けられる階調電圧均一化端子の各々が接続される。
【００４８】
端子Ｐｃと端子Ｐｄは、直線状の配線（階調電圧均一化配線）Ｓａによって接続されている。
【００４９】
なお、端子Ｐａ〜Ｐｄ、出力配線Ｘａ，Ｘｂならびに階調電圧均一化端子同士を接続する直線状の配線（階調電圧均一化配線）Ｓａは、導電性材料（例えば、ＩＴＯ：インジュウム・錫・酸化物）からなる。
【００５０】
（表示パネルの要部の断面構造）
【００５１】
図３は、図１の表示装置におけるＡ―Ａ線に沿う断面図である。図示されるようにアレイ基板１０上には、導電性パターン２、３，４が配設されている。ＩＣ１０ａの裏面にはバンプ電極８，９が設けられている。ＩＣ１０ａとアレイ基板１０は、異方性導電膜６を介して接続される。また、ＦＰＣ基板３１４の先端裏面には接続端子５が設けられており、その接続端子５は、アレイ基板３１０上の配線パターン２に導電性接着剤等を介して接続される。
【００５２】
（各ＩＣの要部構成と接続形態）
図４は、図１に示される２個のＩＣの要部の構成ならびに相互の接続形態を示す図である。図示されるように、アレイ基板３１０上には、２個のＩＣ１０ａ，１０ｂが搭載されている。
【００５３】
ＩＣ（１０ａ，１０ｂ）は長方形のベアチップである（但し、これに限定されるものではなく、パッケージされていてもよい）。
【００５４】
カスケード接続されたＩＣ（１０ａ，１０ｂ）には、共通のバス（入力バス：入力線）１００を経由して、画像信号ＶＴと、制御信号ＣＴ（階調電圧を微調整するための階調電圧調整データを含む）が並列に与えられる。
【００５５】
すなわち、各ＩＣ（１０ａ，１０ｂ）には、共通の画像信号ＶＴと制御信号ＣＴが与えられる。ただし、与えられる画像信号ＶＴ（制御信号ＣＴ）の前半のデータは、ＩＣ１０ａのみに取り込まれ、この間、ＩＣ１０ｂはデータの取り込みを中止している。ＩＣ１０ａは、前半のデータの取り込みが完了すると、そのことを示す報知信号をバス１００を経由してＩＣ１０ｂに伝達し、同時にデータの取り込みを中止する。ＩＣ１０ｂは、その報知信号を受けると、バス１００を経由して送られてくる画像信号（ＶＴ），制御信号（ＣＴ）の後半のデータの取り込みを開始する。
【００５６】
また、以下の説明では、ＩＣ（１０ａ，１０ｂ）の左側の短辺（第１の辺）を「Ｓ１」とし、Ｓ１に対向する右側の短辺（第２の辺）を「Ｓ２」とし、Ｓ１，Ｓ２に直交する下側の長辺（第３の辺）を「Ｓ３」とし、Ｓ３に対向する上側の長辺（第４の辺）を「Ｓ４」とする。
【００５７】
また、第１の辺（Ｓ１）から第２の辺（Ｓ２）に向かう方向を第１の方向（Ｄ１）とし、その逆の方向を第２の方向（Ｄ２）とる。同様に、第３の辺（Ｓ３）から第４の辺（Ｓ４）に向かう方向を第３の方向（Ｄ３）とし、その逆の方向を第４の方向（Ｄ４）とする。以上の定義は、他の図面においても同様である。
【００５８】
ＩＣ（１０ａ，１０ｂ）の中央（ＩＣの２つの長辺Ｓ３，Ｓ４の中点同士を結ぶ線上）には階調電圧生成回路１１０が設けられている。
【００５９】
また、ＩＣ１０ａにおいて、第１の辺（左側の短辺Ｓ１）に沿って階調電圧均一化端子Ｑａが設けられており、第２の辺（右側の短辺Ｓ２）に沿って階調電圧均一化端子Ｑｂが設けられている。
【００６０】
階調電圧生成回路１１０と階調電圧均一化端子Ｑａとは、内部配線１０２ａ（階調電圧均一化端子の各々に対応した複数本の配線からなる）によって接続されている。
【００６１】
同様に、階調電圧生成回路１１０と階調電圧均一化端子Ｑｂとは、内部配線１０２ｂ（階調電圧均一化端子の各々に対応した複数本の配線からなる）によって接続されている。
【００６２】
また、ＩＣ１０ｂにおいて、第１の辺（左側の短辺Ｓ１）に沿って階調電圧均一化端子Ｑｃが設けられており、第２の辺（右側の短辺Ｓ２）に沿って階調電圧均一化端子Ｑｄが設けられている。階調電圧生成回路１１０と階調電圧均一化端子Ｑｃとは内部配線１０２ａによって接続され、階調電圧生成回路１１０と階調電圧均一化端子Ｑｄとは内部配線１０２ｂによって接続される。
【００６３】
なお、内部配線１０２ａ，１０２ｂは、ＩＣ（１０ａ，１０ｂ）のチップの下に敷設される外部配線に置き換えることもできる。また、内部配線（１０２ａ，１０２ｂ）の途中には、インピーダンス変換器（ボルテージフォロワ）やアンプを介在させてもよい。
【００６４】
ＩＣ１０ａの階調電圧均一化端子Ｑｂの各々と、ＩＣ１０ｂの階調電圧均一化端子Ｑｃの各々とは、直線状の配線（階調電圧均一化配線）Ｓａによって接続されている。階調電圧均一化配線Ｓａを直線状とすることによって、最短距離で各端子（Ｑｂ，Ｑｃ）間を結ぶことができ、かつ、各配線を等距離とすることができ、階調電圧のばらつきを防ぐことができる。ただし、直線状配線に限定されるわけではなく、レイアウト上の制約等によって、若干の屈曲等が生じることも想定され得る。
【００６５】
なお、階調電圧均一化配線Ｓａの途中に、インピーダンス変換器（ボルテージフォロワ）やアンプを介在させることも可能である。
【００６６】
階調電圧生成回路（１１０ａ，１１０ｂ）は、例えば、ラダー抵抗（梯子状抵抗）を用いて、抵抗分圧によって複数の階調電圧を生成する。各ＩＣ（１０ａ，１０ｂ）にてラダー抵抗に供給される電源電圧にばらつきがある場合（各ＩＣの内部で電源電圧を生成する場合に特にばらつきが生じ易い）や、あるいは、ラダー抵抗の抵抗値にばらつきがある場合には、抵抗分圧点（抵抗分圧ノード）から得られる階調電圧のレベルに差異が生じる。
【００６７】
上述のとおり、階調電圧はデータ線駆動電圧の生成の基礎となる（つまり、階調電圧自体をデータ線駆動電圧として使用することができ、また、階調電圧を微調整してデータ線駆動電圧とすることもできる）ため、ＩＣ（１０ａ，１０ｂ）間で階調電圧に差があると、ＴＦＴアレイ部（液晶表示部）３１２において画像の色に違いが生じて、画像品質が低下する。
【００６８】
しかし、ＩＣ１０ａの階調電圧均一化端子Ｑｂと、ＩＣ１０ｂの階調電圧均一化端子Ｑｃとを階調電圧均一化配線Ｓａにて接続すると、ワイヤード接続（階調電圧ライン同士
を、実質上、直接的に結線する態様を意味する）による電位均衡化作用によって、各ＩＣの階調電圧レベルが均一化（等価）される。よって、表示画像の色の誤差が生じない。
【００６９】
なお、対応する階調電圧均一化端子の電圧レベルに差があるとき、それらを相互に接続すると、電圧が高い方の端子から低い方の端子に電流が流れて各ノードの電圧レベルは均衡する（すなわち均一化される）が、各ノードの電圧差は微小であるため、流れる電流も極少であり、回路上の問題は生じない。
【００７０】
このように、隣接するＩＣ（１０ａ，１０ｂ）の短辺（Ｓ２，Ｓ１）に設けられた階調電圧均一化端子（Ｑｂ，Ｑｃ）同士を配線（Ｓａ）で接続するだけで、双方のＩＣにおける階調電圧に電圧差が生じないようにすることができる。
【００７１】
ＩＣの長辺には、多数のデータ線駆動電圧の出力端子が設けられるため、階調電圧均一化端子はＩＣの短辺に沿って設ける。隣接して配置されたＩＣの短辺同士は互いに対向するため、対応する端子同士は、例えば直線状の配線で、最小距離で接続することができる。使用するＩＣの数が増加した場合でも、隣接するＩＣの対向する短辺に設けられた対応する端子同士を接続すれば、ワイヤード接続による電位均衡化の作用によって、階調電圧の均一化が実現される。ＩＣの数の増加に対応することも容易である。
【００７２】
また、図４では、ＩＣ（１０ａ，１０ｂ）における階調電圧均一化端子は、互いに対向する第１の辺（短辺Ｓ１）および第２の辺（短辺Ｓ２）の双方に配置されている。一つのＩＣにおいて、左右の短辺の双方に階調電圧均一化端子が存在すれば、他のＩＣが左側に配置される場合、あるいは右側に配置される場合の双方に柔軟に対応することができる。
【００７３】
すなわち、片側にしか端子が配置されない場合は、「右側に他のＩＣが接続されるタイプのＩＣ」あるいは「右側に他のＩＣが接続されるタイプのＩＣ」、というように、ＩＣの種類が固定されてしまうことになり、使用上の制限が生じ、使い勝手がやや悪くなる場合がある。但し、端子を配置するためのスペースが少ない等の要因によって、片側のみに階調電圧均一化端子が配置される場合もあり得る。
【００７４】
また、ＩＣの両側に階調電圧均一化端子が設けられていると、３個以上のＩＣをカスケード接続する場合にも無理なく対応することが可能となる。
【００７５】
また、図４の場合、各ＩＣ（１０ａ，１０ｂ）における階調電圧生成回路１１０は、ＩＣの中央位置に配置され、第１の辺（Ｓ１）に配置された階調電圧均一化端子（Ｑａ，Ｑｃ）の数と、第２の辺（Ｓ２）に配置された階調電圧均一化端子（Ｑｂ，Ｑｄ）の数は等しく（図４では５個である）、階調電圧生成回路１１０と第１の辺（Ｓ１）に配置された階調電圧均一化端子（Ｑａ，Ｑｃ）の各々とを結ぶ各配線（１０２ａ）の配線長と、階調電圧生成回路１１０と第２の辺（Ｓ２）に配置された階調電圧均一化端子（Ｑｂ，Ｑｄ）の各々とを結ぶ各配線（１０２ｂ）の配線長は略同一となっている。つまり、ＩＣにおいて、左右対称のレイアウトが採用されている。
【００７６】
左右の配線（１０２ａ，１０２ｂ）の配線長が同じであるため、電圧降下量が均等化され、よって、一つＩＣにおいて、左側に配置される階調電圧均一化端子（Ｑａ，Ｑｃ）の各々の階調電圧レベルと、右側に配置される階調電圧均一化端子（Ｑｂ，Ｑｄ）の各々における階調電圧レベルとが精度良く合致する。
【００７７】
よって、他のＩＣが、一つのＩＣの右側に配置されるか左側に配置されるかに関わらず、常に階調電圧レベルを高精度に均一化することができる。また、ＩＣを３個以上カスケード接続する場合でも、各ＩＣ間の階調電圧を、常に高精度に合致させることができる。
【００７８】
（液晶表示部ならびに液晶駆動用ＩＣの内部構成例）
以下、液晶表示部ならびに液晶駆動用ＩＣの内部構成例について具体的に説明する。
【００７９】
図５は、液晶表示部ならびに液晶駆動用ＩＣの要部構成を示すブロック図である。図示されるように、液晶表示部（ＴＦＴアレイ部）３１２は、複数のデータ線（Ｄ１，Ｄ２・・・）と、複数の走査線（Ｗ１，Ｗ２・・・）と、データ線および走査線により特定される複数の画素と、を有する。
【００８０】
１画素は、スイッチング素子としてのＴＦＴ（薄膜トランジスタ）と、液晶素子ＬＣと、保持容量Ｃ１と、を含んで構成される。ＴＦＴの代わりにＭＩＭ等を用いることもできる。なお、表示部３１２は、アクティブマトリクス方式以外のパネルであってもよいし、液晶表示部以外の表示部（有機ＥＬ表示部等）であってもよい。
【００８１】
図５の液晶駆動用ＩＣ（１０ａまたは１０ｂ）は、以下の回路構成を有する。
【００８２】
すなわち、高速Ｉ／Ｆ回路２００はシリアルバスを介した高速シリアル転送を実現する。ホストＩ／Ｆ（インタフェース）回路４６は、ホスト（ＭＰＵ）３３０（図１参照）からのアクセス毎に内部パルスを発生してメモリ２０にアクセスするホストインタフェースを実現する。ＲＧＢインタフェース回路４８は、ドットクロックにより動画のＲＧＢデータをメモリ２０に書き込むＲＧＢインタフェースを実現する。
【００８３】
メモリ２０（ＲＡＭ）は画像データを記憶する。メモリセルアレイ２２は複数のメモリセルを含み、少なくとも１フレーム（１画面）分の画像データ（表示データ）を記憶する。このメモリ２０は、ローアドレスデコーダ２４（ＭＰＵ／ＬＣＤローアドレスデコーダ）、カラムアドレスデコーダ２６（ＭＰＵカラムアドレスデコーダ）、ライト／リード回路２８（ＭＰＵライト／リード回路）を含む。なお、メモリ２０は場合によっては省略することができる。
【００８４】
ロジック回路４０（ドライバ用ロジック回路：図５で点線で囲んで示される領域）は、表示タイミングやデータ処理タイミングを制御するための表示制御信号を生成する回路ブロックである。このロジック回路４０は、例えばゲートアレイ（Ｇ／Ａ）などのセミカスタムＩＣ手法により設計される回路である。
【００８５】
制御回路４２は各種制御信号を生成し、また装置全体の制御を行う。表示タイミング制御回路４４は表示タイミングの制御信号を生成し、メモリ２０からの画像データの読み出しと、読み出した画像データの液晶表示部３１２への供給タイミングを制御する。
【００８６】
電源回路１１０は、各種の電源電圧を生成し、データ線ドライバ５０、走査ドライバ７０、階調電圧生成回路１１０等に供給する。階調電圧生成回路１１０（γ補正回路としても機能する）は、例えば２５６階調の階調電圧を生成し、生成した階調電圧をデータ線ドライバ５０に出力する。
【００８７】
データドライバ５０は、液晶表示部３１２のデータ線（Ｄ１，Ｄ２・・・）を駆動するためのデータ線駆動信号（データ線駆動電圧）を生成する。具体的には、データドライバ５０は、メモリ２０から画像データである階調データを受け、かつ、階調電圧生成回路１１０から複数（例えば６４段階）の階調電圧（階調基準電圧）を受ける。データ線ドライバ５０はＤ／Ａ変換器（不図示）を有し、そのＤ／Ａ変換器は、上述の複数の階調電圧の中から、階調データに対応する電圧を選択してデータ線駆動信号（データ線駆動電圧）を生成し、そのデータ線駆動信号（データ線駆動電圧）を液晶表示部３１２の各データ線（Ｄ１，Ｄ２・・・）に出力する。また、走査ドライバ７０は、液晶表示部３１２の走査線（Ｗ１，Ｗ２・・・）を駆動するための走査信号を生成する。
【００８８】
図５の回路構成において、電源回路９０と階調電圧生成回路１１０との相互関係や、階調電圧生成回路１１０の内部回路構成ならびに階調電圧均一化端子との関係が、特に重要である。以下、具体的に説明する。
【００８９】
（電源回路ならびに階調電圧生成回路の構成等）
図６は、隣接するＩＣの要部の回路の内部構成と、それらの回路と階調電圧均一化端子との接続関係を説明するための図である。
【００９０】
図６には、図４に示される隣接するＩＣ（１０ａ，１０ｂ）における、電源回路９０および階調電圧生成回路１１０の内部構成が示され、また、それらと階調電圧均一化端子（Ｑｂ：Ｑｂ１〜Ｑｂ５、Ｑｃ：Ｑｃ１〜Ｑｃ５）との接続関係が示されている。
【００９１】
図示されるように、電源回路９０は、昇圧回路９１と、レギュレータ９２と、ＶＣＯＭ（液晶表示部３１２における液晶ＬＣの共通電極用電圧）を生成するＶＣＯＭ生成回路９３と、制御回路９４と、を有する。
【００９２】
昇圧回路９１から出力される昇圧電圧は、レギュレータ９２によってレギュレート（振幅制限等）された後、内部配線（ＬＳ１，ＬＳ２）を経由して階調電圧生成回路１１０に階調電圧生成用の電源電圧（ＶＨ）として供給される。昇圧回路９１による昇圧電圧は、ＩＣ（１０ａ，１０ｂ）間で誤差が生じ易く、このことが、階調電圧のばらつき要因になる場合がある。
【００９３】
階調電圧生成回路１１０は、ラダー抵抗ＲＤを用いて電源電圧を分圧することによって複数の階調電圧を生成するラダー抵抗回路１１２と、階調電圧選択回路１１４と、制御信号（ＣＴ）に含まれる調整データによって、階調電圧数を調整し、あるいは階調電圧自体を微調整するための調整レジスタ１１６と、を有する。
【００９４】
ラダー抵抗ＲＤは、電源電圧（ＶＨとＶＬ）間に直列に接続された、複数の単位可変抵抗（Ｒ）によって構成される。このラダー抵抗ＲＤの各分圧ノードからは、例えば２５６階調の階調電圧（ＶＳ０〜ＶＳ２５５）が生成される。単位可変抵抗（Ｒ）の構成は、図７を用いて後述する。
【００９５】
図６の回路において、まず、注目すべきは、ラダー抵抗ＲＤに供給される電源電圧（ＶＨ）が、階調電圧均一化端子（Ｑｂ１，Ｑｃ１）ならびに階調電圧均一化配線Ｓａを用いて均一化されている点である。
【００９６】
すなわち、複数の階調電圧均一化端子（Ｑｂ１〜Ｑｂ５，Ｑｃ１〜Ｑｃ５）の一つ（つまり、Ｑｂ１とＱｃ１）は、ラダー抵抗（ＲＤ）に電源電圧（ＶＨ）を供給する供給ノード（Ｎ１，Ｎ６）に電気的に接続されている。
【００９７】
ラダー抵抗（梯子状抵抗）ＲＤを用いた抵抗分圧によって階調電圧を生成する方法は、多数の階調電圧を簡単な構成で、高速かつ効率的に生成するのに適している。また、ＩＣ間の階調電圧のばらつき防止のためには、まず、ラダー抵抗ＲＤの電圧供給ノード（Ｎ１，Ｎ６）の電源電圧（ＶＨ）の電圧レベルを均一化（等価）することが最も重要である。つまり、電源電圧ＶＨが均一であることは、異なるＩＣ間で統一した階調電圧を発生させるための大前提である。
【００９８】
よって、図６では、各ＩＣ（１０ａ，１０ｂ）の短辺（Ｓ２，Ｓ１）に配置される階調電圧均一化端子の一つ（Ｑｂ１，Ｑｃ１）を、ラダー抵抗の電圧供給ノードに接続して、ラダー抵抗（ＲＤ）用の電源電圧（ＶＨ）自体のばらつきを防止している。
【００９９】
特に、昇圧回路９１付の電源回路（昇圧回路により昇圧した電圧に基づいて電源電圧を生成するタイプの電源回路）９０によってラダー抵抗（ＲＤ）用の電源電圧（ＶＨ）を生成する場合には、上述のとおり階調電圧のばらつきが生じ易い。よって、階調電圧均一化端子を用いて電源電圧自体を均一化することが有効である。
【０１００】
次に、図６の回路では、その他の複数の階調電圧均一化端子（Ｑｂ２〜Ｑｂ５，Ｑｃ２〜Ｑｃ５）は各々、ラダー抵抗ＲＤの異なる階調電圧出力ノード（Ｎ２〜Ｎ５，Ｎ７〜Ｎ１０）の各々に接続される。
【０１０１】
ラダー抵抗ＲＤの複数の電圧供給ノード（Ｑｂ２〜Ｑｂ５，Ｑｃ２〜Ｑｃ５）の各々から得られる階調電圧も均一化することによって、各ＩＣ（１０ａ，１０ｂ）で生成される階調電圧を高精度に均一化（等価）することができる。
【０１０２】
図７は、ラダー抵抗を構成する単位可変抵抗の構成例を示す回路図である。図示されるように、ラダー抵抗ＲＤを構成する単位化変抵抗では、第１電圧（Ｖａ）と第２電圧（Ｖｂ）間に、複数の分圧抵抗（Ｒ（i＋1）〜Ｒ（i＋4））が直列に接続されている。また、抵抗値を微調整するための調整用抵抗（Ｒj〜Ｒ（j＋３））が用意されている。スイッチＳＷ（ＳＷ１〜ＳＷ４）の開閉は、調整レジスタ１１６からの階調調整信号によって制御される。これによって、単位可変抵抗（Ｒ）の抵抗値を適宜、微調整することができる。
【０１０３】
調整レジスタ１１６は、画像信号（ＶＴ）と共に入力される制御信号（ＶＣ）に含まれる調整データに応じて階調調整信号を生成する。なお、調整データは、ロジック回路４０（図５参照）を経由して調整レジスタ１１６に供給される。
【０１０４】
（階調電圧均一化端子の有効利用についての考察）
【０１０５】
図８はラダー抵抗による分圧によって得られる階調電圧のγ特性（ガンマ特性）を示す図である。図示されるように、階調電圧には、表示パネル３００（図１参照）の表示特性を補正するために、γ（ガンマ）特性が付与されている。図８において、ＱＬは、階調電圧のγ特性線（γカーブ）を示している。
【０１０６】
上述のとおり、ＩＣ（１０ａ，１０ｂ）の長辺（Ｓ３，Ｓ４）方向には、入力端子や出力端子が設けられるため、階調電圧均一化端子は短辺（Ｓ１，Ｓ２）に沿って設けられる。短辺（Ｓ１，Ｓ２）に配置することができる階調電圧均一化端子の数は限られているため、すべての階調の階調電圧を、階調電圧均一化端子に割り当てることは現実にはできない。ラダー抵抗回路１１２の、どの電圧ノードを階調電圧均一化端子に割り当てるかは重要な課題である。
【０１０７】
以下、階調電圧の均一化を効率的に達成するための階調電圧均一化端子の割り当て方法について考察する。
【０１０８】
図９（Ａ），図９（Ｂ）は、階調電圧の均一化を効率的に達成するための階調電圧均一化端子の割り当て方法を説明するための図である。
【０１０９】
図９（Ａ）は、階調電圧のγ特性線（γカーブ：図８）を直線的に近似して模式的に示している。横軸が入力階調値であり、縦軸が生成される階調電圧である。
【０１１０】
図示されるように、ガンマ特性線（γカーブ）は、入力階調値に対する階調電圧の変化率が（かなり大きく）変化する異なる複数の変曲点（節目となる点：図９において丸印が付されたＱ１，Ｑ２，Ｑ３の各点）を有している。
【０１１１】
つまり、階調電圧には、表示パネルの入出力特性に応じたガンマ特性が付与されており、そのガンマ特性を示すガンマ特性線（γカーブ）には、変化率が異なる複数の変曲点が含まれているのであり、このことに着目し、その変曲点に対応した階調電圧を、階調電圧均一化端子を用いた電圧均一化の対象とする。
【０１１２】
「ガンマ特性の変曲点」とは、「ガンマ特性を直線的に近似した場合に、その変化率（傾き）が不連続に変化する点」である。特に、ガンマ特性線の形状を特徴づけるような不連続点に着目し、その変曲点に対応する階調電圧に、優先的に階調電圧均一化端子を割り当てるのが好ましい。
【０１１３】
したがって、γカーブにおいて不連続性が大きい順に変曲点をピックアップし、上位の所定数の変曲点に対応する階調電圧を均一化の対象とするのがよい。
【０１１４】
ガンマ特性線（γカーブ）の変曲点の階調電圧レベルがばらつくと、ＩＣ間でガンマ特性がずれて階調電圧のばらつきが大きくなるおそれがある。ガンマ特性線（γカーブ）の変曲点の階調電圧レベルを均一化すれば、隣接する変曲点間をほぼリニアな特性とみなすことができ、かつ、各ＩＣのラダー抵抗の抵抗値の整合性はあると考えられるため、その中間にある階調電圧の電圧レベルは、ラダー抵抗の抵抗値によって等分されて比較的正確に定まる。よって、ＩＣ間での階調電圧のばらつきは効率的に最小化される。
【０１１５】
このような考察に基づけば、上述の変曲点（特に、γカーブの形状を特徴づけるような不連続性が大きな変曲点）に対応した階調電圧を均一化するのが、階調電圧のばらつきの縮小に、きわめて有効であることがわかる。
【０１１６】
次に、ガンマ特性線（γカーブ）ＱＬの傾きに注目する。図９（Ａ）のγカーブでは、変曲点Ｑ１以前の領域（領域Ｗ０）と、変曲点Ｑ１〜変曲点Ｑ２までの領域（領域Ｗ２）と、変曲点Ｑ２〜変曲点Ｑ３までの領域と、変曲点Ｑ３以降の領域（領域Ｗ３）と、が存在する。ここで、変曲点Ｑ１〜変曲点Ｑ２までの領域（Ｗ１）の傾きが最も小さい。
【０１１７】
つまり、点Ｑ４の座標を（ｄｘ１，Ｌ１）とし、点Ｑ５の座標を（ｄｘ２，Ｌ２）とし、点Ｑ５の座標を（ｄｘ３，Ｌ３）とする。点Ｑ４と点Ｑ５を結ぶ線分の変化率（（Ｌ２−Ｌ１）／（ｄｘ２−ｄｘ１））はかなり小さい。点Ｑ５と点Ｑ６を結ぶ線分の変化率（（Ｌ３−Ｌ２）／（ｄｘ３−ｄｘ２））も同様である。
【０１１８】
この傾きが小さな領域（Ｗ１）に含まれる複数の点（図９において、黒い三角形で示されるＱ４，Ｑ５，Ｑ６の各点）に対応する階調電圧を、優先的に、階調電圧均一化端子による均一化の対象とするのがよい。
【０１１９】
すなわち、階調電圧のガンマ特性を示すガンマ特性線は、入力画像信号の階調値に対する階調電圧の変化率が小さな第１の領域（Ｗ１）と、変化率が小さな領域（Ｗ１）よりも変化率が大きい第２の領域（Ｗ０，Ｗ２）と、を有し、第１の領域（Ｗ１）における階調電圧均一化端子の割り当て数を、第２の領域（Ｗ０，Ｗ２）における階調電圧均一化端子の割り当て数よりも多く設定するのが好ましい。
【０１２０】
「変化率が小さな領域または大きな領域における階調電圧均一化端子の割り当て数」とは、単純に、「その領域において均一化の対象となった点の数（この数には、ゼロが含まれる）」という意味を含み、また、所定の階調レンジ（階調幅）に着目したとき、その所定幅の階調レンジにおける均一化の対象となった点の数（つまり、端子の割り当て密度）」という意味を含む。後者の方が厳格な意味付けといえる。変化率の小さな領域における端子の割り当て密度を、他の変化率が小さな領域における端子の割り当て密度よりも高く設定するのが望ましい。
【０１２１】
つまり、ガンマ特性線（γカーブ）ＱＬは、入力階調値に対する階調電圧の変化率が変化する異なる複数の変曲点を有しており、かつ、入力階調値に対する階調電圧の変化率が小さな領域および大きな領域を有しており、入力階調値に対する階調電圧の変化率が小さな領域に含まれる複数の点に対応する階調電圧を優先的に均一化するのがよい。つまり、そのような階調電圧を生成するラダー抵抗ＲＤのノードを、階調電圧均一化端子に優先的に接続するのがよい。
【０１２２】
その理由は、以下のとおりである。すなわち、階調電圧の変化率が小さい領域では、階調電圧が少しずれただけで、異なる階調を表示することになってしまい、高精細画像の表示の妨げとなる。
【０１２３】
例えば、階調電圧の変化率が急峻な領域では、入力階調値「４０」に対して階調電圧が「２．０Ｖ」、入力階調値「４１」に対して階調電圧が「２．５Ｖ」とする。この場合、入力階調値「４０」に対応する階調電圧「２．０Ｖ」がわずかにばらついても、隣接する階調値「４１」の階調電圧「２．５Ｖ」とは混同が生じない。一方、階調電圧の変化率が小さな領域では、入力階調値「３１」に対して階調電圧が「１．５Ｖ」、入力階調値「３２」に対して階調電圧が「１．６Ｖ」とすると、階調電圧の差が小さいため、入力階調値「３１」に対する階調電圧が少しばらついただけで、隣接する階調値「３２」の階調電圧「１．６Ｖ」との混同が生じ、ＩＣ間で表示誤差が生じ、このような誤差は人間の目に違和感として残る。
【０１２４】
したがって、高精細な表示を実現するためには、変化率が小さい領域ほど、より高精度に階調電圧をコントロールする必要があり、よって、変化率の小さな領域における階調電圧の均一化を優先させることが、高精細な表示の実現につながる。
【０１２５】
以上の考察に基づいて、ラダー抵抗の分圧点と階調電圧均一化端子との接続を行うと、図９（Ｂ）のようになる。なお、図９（Ｂ）において、ラダー抵抗ＲＤは、便宜上、一本の可変抵抗として描かれている。
【０１２６】
電源回路９０からのラダー抵抗用の電源電圧ＶＨを給電する給電ノード（Ｎ１）は、階調電圧均一化端子（Ｑｂ，Ｑｃ）に接続する（上述のとおり、電源電圧を均一化することが重要である。但し、これに限定されるものではない）。
【０１２７】
次に、γカーブＱＬの変曲点（Ｑ１，Ｑ２，Ｑ３）に対応する階調電圧を生成するノード（Ｎ７，Ｎ３，Ｎ２）の各々が、階調電圧均一化端子（Ｑｂ７（Ｑｃ７），Ｑｂ３（Ｑｃ３），Ｑｂ２（Ｑｃ２））の各々に接続される。
【０１２８】
次に、γカーブＱＬの変化率が小さな領域における電圧点（Ｑ４，Ｑ５，Ｑ６）に対応した階調電圧を生成するノード（Ｎ６，Ｎ５，Ｎ４）の各々が、階調電圧均一化端子（Ｑｂ６（Ｑｃ６），Ｑｂ５（Ｑｃ５），Ｑｂ４（Ｑｃ４））の各々に接続される。
【０１２９】
（第２の実施形態）
本実施形態では、図５に示される液晶駆動用ＩＣに含まれる各回路の具体的な配置例（階調電圧均一化端子が左右の短辺に設けられる場合の回路の具体的な配置例）について説明する。
【０１３０】
図１０は、図５に示される液晶駆動用ＩＣに含まれる各回路の具体的な配置例を説明するための図である。
【０１３１】
上述のとおり、ＩＣ（１０ａ，１０ｂ）は、短辺である第１の辺（Ｓ１）および第２の辺（Ｓ２）と、これらの短辺の各々に垂直な、互いに対向する第３の辺（Ｓ３）および第４の辺（Ｓ４）を有している。
【０１３２】
ＩＣ（１０ａ，１０ｂ）の第３の辺（Ｓ３）に沿って、画像信号（ＶＴ）ならびに階調電圧を調整するための階調調整データを含む制御信号（ＶＣ）を入力するための入力端子（ＴＡ）が配置されている。
【０１３３】
また、第４の辺（Ｓ４）に沿って、データ線ドライバ（データ線ドライバ）５０（５０ａ，５０ｂ）から出力されるデータ線駆動電圧（ｄ１〜ｄｍ，ｄｍ＋1〜ｄｎ）を出力する出力端子（ＴＢ：ＴＢ１〜ＴＢｍ，ＴＢｍ＋１〜ＴＢｎ）が配置されている。
【０１３４】
ここで、第３の辺（Ｓ３）から第４の辺（Ｓ４）に向かう方向を第３の方向（Ｄ３）とする。第３の辺（Ｓ３）の中点および第４の辺（Ｓ４）の中点を結ぶ線上において（つまり、チップの中央線上において）、第３の方向（Ｄ３）に沿って、画像信号ＶＴおよび制御信号ＣＴが入力される高速インタフェース回路（高速Ｉ／Ｆ）２００と、制御信号ＶＣに含まれる階調電圧を調整するための階調調整データ（階調調整信号）を階調電圧生成回路１１０に供給する働きをもつロジック回路（ゲートアレイＧＡで作成される回路）４０と、階調電圧生成回路１１０と、が順次、配置されている。
【０１３５】
つまり、階調電圧生成回路１１０の下側にロジック回路４０が設けられ、その下側に高速インタフェース回路２００が配置される。
【０１３６】
階調電圧生成回路１１０と第１の辺（Ｓ１）に配置された階調電圧均一化端子（ＱａあるいはＱｃ）との間には、データ線ドライバの半分(第１のデータ線ドライバ)５０ａが設けられている。同様に、階調電圧生成回路１１０と第２の辺（Ｓ２）に配置された階調電圧均一化端子（ＱｂまたはＱｄ）との間に、データ線駆動回路（データ線ドライバ）の他の半分（５０ｂ）が設けられている。
【０１３７】
つまり、階調電圧生成回路１１０の左側に第１のデータ線ドライバ５０ａが配置され、その左側に第１の階調電圧均一化端子（Ｑａ，Ｑｃ）が配置されており、同様に、階調電圧生成回路１１０の右側に第２のデータ線ドライバ５０ｂが配置され、その右側に第２の階調電圧均一化端子（Ｑｂ，Ｑｄ）が配置される。
【０１３８】
データ線ドライバ５０ａ，５０ｂは各々、メモリ（２０ａ，２０ｂ）からの画像データ等を一時的に蓄積するデータラッチ回路（５２）と、入力階調値に対応した階調電圧を選択するＤ／Ａ変換回路（電圧選択回路）５４と、選択された階調電圧をデータ線駆動電圧として出力する出力回路５６と、を有する。
【０１３９】
また、メモリ（２０ａ，２０ｂ）と、電源回路（９０ａ，９０ｂ）とは、左右対称に設けられる。
【０１４０】
このようなシンメトリー（左右対称的）なレイアウト配置とすることによって、最もコンパクトな配置が実現され、また、入力インタフェース回路（高速Ｉ／Ｆ２００）からＩＣ（１０ａ，１０ｂ）の左右の短辺（Ｓ１，Ｓ２）の各々に設けられた階調電圧均一化端子（Ｑａ（Ｑｃ），Ｑｂ（Ｑｄ））の各々に至るまでの信号経路の経路長も等しくなり、また、図４を用いて説明したとおり、左右の階調電圧均一化端子（Ｑａ（Ｑｃ），Ｑｂ（Ｑｄ））おける階調電圧のレベルも、高精度に均一化することができる。
【０１４１】
（第３の実施形態）
本実施形態では、本発明の表示装置と、本発明の表示装置を搭載した電子機器の一例について説明する。
【０１４２】
本発明の表示装置（図１参照）は、表示装置用基板（アレイ基板）に搭載された、カスケード接続された本発明が適用された第１のＩＣ１０ａおよび第２のＩＣ１０ｂを有する。本発明の表示装置は、ＩＣ（１０ａ，１０ｂ）間の階調電圧のばらつきが極めて小さく、よって色のばらつきが少なく、高精細な画像表示が可能である。
【０１４３】
また、ＩＣ（１０ａ，１０ｂ）には余分な回路が付加されず、非常にコンパクトな構成である。よって、省スペース化の点でも有利である。無駄な電力消費が生じないため低消費電力の点でも優れており、搭載されるＩＣが簡単な構成であるため、コスト面でも有利である。
【０１４４】
図１１は、本発明の表示装置を搭載した電子機器の一例（大画面テレビ）を示す図である。本発明の表示装置は、図１１に示されるような大画面テレビ（あるいは大型プロジェクタ）への搭載に適している。
【０１４５】
図１１において、大画面テレビ９００は、大型のテレビ画面９０４を有しており、筐体９０２には、本発明の表示装置が搭載されている。したがって、色のばらつきが少なく、高精細な画像表示が可能な電子機器（大画面テレビ９００等）を、効率的に実現することができる。
【０１４６】
以上説明したように、本発明の実施形態によれば、以下のような効果を得ることができる。但し、下記の効果は同時に得られるとは限らず、下記の効果の列挙が本発明の技術思想を不当に限定する根拠とされてはならない。
（１）複数のドライバＩＣによって表示部を駆動する場合において、各ドライバＩＣの階調電圧のばらつきを、簡単な回路構成によって効率的に解消することができる。
（２）回路構成の複雑化を心配することなく、使用するドライバＩＣの数を容易に増やすことが可能となる。よって、大規模な表示部を複数のドライバＩＣを用いて、問題なく駆動することができるようになる。特に、ワイヤード接続（ワイヤード結線）による階調電圧の均衡作用を利用して電圧の均一化を図るため、余分な回路が必要なく、構成が簡単である。
（３）本発明によってコンパクトな構成の表示装置用基板を実現することができる。
（４）本発明によって、色のばらつきが少なく、高精細な画像表示が可能な、大画面テレビや大型プロジェクタ等を、効率的に実現することができる。
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【０１４７】
例えば、一つのＩＣ内で、階調電圧生成回路と階調電圧均一化端子とを結ぶ経路中に、インピーダンス変換器（ボルテージフォロワ）を介在させることもできる。あるいは、そのようなインピーダンス変換器（ボルテージフォロワ）は設けず、低インピーダンスの配線のみで接続することも可能であり、いずれの技術も本発明に含まれる。
【０１４８】
隣接するＩＣの階調電圧均一化端子間を電気的に接続する場合も同様に、直接に配線のみで接続することができ、あるいは、インピーダンス変換器（ボルテージフォロワ）を介在させることも可能である。
【０１４９】
また、上述の実施形態では、ＩＣに電源回路を内蔵していたが、電源電圧を外部から供給するタイプのＩＣであっても、給電用配線の長さの違い等に起因して、複数のＩＣ間で、給電電圧のレベルに誤差が生じることはあり得る。よって、本発明を適用して、階調電圧の均一化を図ることは有用である。
【０１５０】
本発明は、表示部のドライバ用集積回路装置（液晶ドライバＩＣや有機ＥＬドライバＩＣ等）、表示装置用基板（例えば、ＴＦＴを用いたアクティブマトリクス型の液晶基板：アレイ基板）、表示装置（表示装置用基板に複数のドライバが搭載され、各ＩＣ間の階調電圧均一化端子間が電気的に接続された構成をもつもの）ならびに電子機器（大型の液晶テレビやプロジェクタ等）にとして好適である。
【図面の簡単な説明】
【０１５１】
【図１】本発明の表示装置の一例（液晶表示パネル）の全体構成と接続形態を示す図
【図２】図２は、ＩＣが搭載される前のアレイ基板の構成を示す平面図
【図３】図１の表示装置におけるＡ―Ａ線に沿う断面図
【図４】図１に示される２個のＩＣの要部の構成ならびに相互の接続形態を示す図
【図５】液晶表示部ならびに液晶駆動用ＩＣの要部構成を示すブロック図
【図６】隣接するＩＣの要部の回路の内部構成と、それらの回路と階調電圧均一化端子との接続関係を説明するための図
【図７】ラダー抵抗を構成する単位可変抵抗の構成例を示す回路図
【図８】ラダー抵抗による分圧によって得られる階調電圧のγ特性を示す図
【図９】図９（Ａ），図９（Ｂ）は、階調電圧の均一化を効率的に達成するための階調電圧均一化端子の割り当て方法を説明するための図
【図１０】図５に示される液晶駆動用ＩＣに含まれる各回路の具体的な配置例を説明するための図
【図１１】本発明の表示装置を搭載した電子機器の一例（大画面テレビ）を示す図
【符号の説明】
【０１５２】
１０ａ，１０ｂ  液晶駆動用ＩＣ、１００  バス、１０２ａ，１０２ｂ  内部配線
１１０  階調電圧生成回路、３００  表示パネル（液晶パネル）、
３１０  アレイ基板（アクティブマトリクス基板）、
３１２  ＴＦＴアレイ部（液晶表示部）、３１４  ＦＰＣ基板、
３３０  ホストプロセッサ、Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ  階調電圧均一化端子
【図１】
2008292926.tif 000003
【図２】
2008292926.tif 000004
【図３】
2008292926.tif 000005
【図４】
2008292926.tif 000006
【図５】
2008292926.tif 000007
【図６】
2008292926.tif 000008
【図７】
2008292926.tif 000009
【図８】
2008292926.tif 000010
【図９】
2008292926.tif 000011
【図１０】
2008292926.tif 000012
【図１１】
2008292926.tif 000013