(57)【要約】【課題】    オン電圧あるいはオン抵抗を低減化する半導体装置を提供する。【解決手段】  半導体装置１０は、ｐ型（第２導電型）のボディ領域５０（第２半導体領域）によってｎ型（第１導電型）のエミッタ領域６０（第１半導体領域）から分離されている上部ドリフト領域２３（第３半導体領域）と、その下方に形成されており、電気的にフローティング状態にあるｐ型のフローティング半導体領域２２と、その下方に形成されており、上部ドリフト領域２３と導通しているｎ型の下部ドリフト領域２０（第４半導体領域）と、エミッタ領域６０の表面からボディ領域５０と上部ドリフト領域２３を貫通して伸びており、その底面１４１が下部ドリフト領域２０に突出しているトレンチ１４と、その内面を覆っている絶縁層１２で取り囲まれた状態でトレンチ１４内に収容されているトレンチゲート電極１３を備えている。【選択図】  図１
2008177297.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面に臨んで形成されている第１導電型の第１半導体領域と、
第１半導体領域を取り囲んで形成されている第２導電型の第２半導体領域と、
第２半導体領域の下方に形成されており、第２半導体領域によって第１半導体領域から分離されている第１導電型の第３半導体領域と、
第３半導体領域の下方の少なくとも一部分に形成されており、電気的にフローティング状態にある第２導電型のフローティング半導体領域と、
フローティング半導体領域の下方に形成されており、第３半導体領域と導通している第１導電型の第４半導体領域と、
第１半導体領域の表面から第２半導体領域と第３半導体領域を貫通して伸びており、その底面が第４半導体領域に突出しているトレンチと、
トレンチの内面を覆っている絶縁層と、
絶縁層で取り囲まれた状態でトレンチ内に収容されているトレンチゲート電極、
を備えていることを特徴とする半導体装置。
【請求項２】
前記トレンチが複数本形成されており、隣接するトレンチ間に、前記フローティング半導体領域が複数個に分割されて形成されていることを特徴とする請求項１の半導体装置。
【請求項３】
前記トレンチが幅を隔てて向かい合っている一対の側面を備え、
前記トレンチの側面に接するとともに、前記第２半導体領域と接合している第２導電型の第５半導体領域を備えていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
前記第２半導体領域の表面に臨んで形成されているとともに、第１半導体領域と隣接している第２導電型の第６半導体領域を備え、
前記フローティング半導体領域が、少なくとも第６半導体領域の鉛直下方の領域に形成されていることを特徴とする請求項１〜３のいずれかの半導体装置。
【請求項５】
前記第４半導体領域の裏面側に第２導電型の第７半導体領域を備えていることを特徴とする請求項１〜４のいずれかの半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のオン電圧あるいはオン抵抗を低減化する技術に関する。
【背景技術】
【０００２】
半導体装置のオン電圧あるいはオン抵抗を低減化する技術が研究されている。
一例として、特許文献１にオン電圧を低減化することができるＩＧＢＴが開示されている。本明細書に添付した図６に示すように、このＩＧＢＴ１５は、エミッタ電極Ｅとコレクタ電極Ｃ間を流れる電流のオン・オフを制御するトレンチゲート電極３３２を備えている。
ここで、ＩＧＢＴ１５のオン状態の動作を説明する。ＩＧＢＴ１５をオン状態とするためには、エミッタ電極Ｅを接地し、コレクタ電極Ｃに正電圧を印加し、トレンチゲート電極３３２に閾値以上のゲート電圧を印加すると、ボディ領域３２８のうち、ゲート絶縁膜３３３を介してトレンチゲート電極３３２と対向する箇所がｎ型に反転し、チャネル領域が形成される。エミッタ領域３３６から放出された多数キャリア（電子）がチャネル領域を経由してドリフト領域３２６へ注入され、バッファ領域３２４内に蓄積する。多数キャリアがバッファ領域３２４に蓄積すると、バッファ領域３２４とコレクタ領域３２２の接触電位差が低下し、コレクタ領域３２２からバッファ領域３２４とドリフト領域３２６へ少数キャリア（ホール）が注入される。これによりバッファ領域３２４及びドリフト領域３２６に伝導度変調現象が起こり、ＩＧＢＴ１５が低いオン電圧でオン状態となる。コレクタ領域３２２から注入された少数キャリアは、多数キャリアと再結合して消滅するか、ボディ領域３２８とボディコンタクト領域３３４を経由して接地されているエミッタ電極Ｅへと排出される。
【０００３】
ＩＧＢＴ１５には、ドリフト領域３２６の上部にそのドリフト領域３２６よりも不純物濃度が高濃度の半導体領域３４０が形成されている。したがって、半導体領域３４０とボディ領域３２８の界面に形成されるポテンシャル障壁によって、エミッタ電極Ｅへと排出される少数キャリアがドリフト領域３２６内に溜まり易くなる。これにより、エミッタ・コレクタ電極間の少数キャリア濃度が大きくなり、オン電圧が低減化される。
【０００４】
【特許文献１】特開平８−３１６４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１のＩＧＢＴ１５では、ＩＧＢＴ１５がオン状態のときに、半導体領域３４０を抜けてボディ領域３２８に移動した少数キャリアは、ボディコンタクト領域３３４を経由してエミッタ電極Ｅへと排出され易い。したがって、半導体層の浅い領域に形成されているボディ領域３２８内の少数キャリア濃度は低いままであった。
本発明は、半導体層の浅い領域での少数キャリア濃度を高めることで、オン電圧あるいはオン抵抗の低減化を図ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、半導体層の表面に臨んで形成されている第１導電型の第１半導体領域と、第１半導体領域を取り囲んで形成されている第２導電型の第２半導体領域と、第２半導体領域の下方に形成されており、第２半導体領域によって第１半導体領域から分離されている第１導電型の第３半導体領域と、第３半導体領域の下方の少なくとも一部分に形成されており、電気的にフローティング状態にある第２導電型のフローティング半導体領域と、フローティング半導体領域の下方に形成されており、第３半導体領域と導通している第１導電型の第４半導体領域と、第１半導体領域の表面から第２半導体領域と第３半導体領域を貫通して伸びており、その底面が第４半導体領域に突出しているトレンチと、トレンチの内面を覆っている絶縁層と、絶縁層で取り囲まれた状態でトレンチ内に収容されているトレンチゲート電極を備えている。
第３半導体領域は、第４半導体領域と導通しており、実質的に第４半導体領域の一部であると理解することもできる。フローティング半導体領域が、トレンチの底面よりも浅い第４半導体領域内に形成されていると理解することもできる。
【０００７】
上記した半導体装置はＩＧＢＴに効果的に適用することができる。ＩＧＢＴでは、請求項でいう第１半導体領域がエミッタ領域となり、請求項でいう第２半導体領域がボディ領域となり、請求項でいう第３半導体領域及び第４半導体領域がドリフト領域となる。
なお、上記した半導体装置はＭＯＳＦＥＴ等にも適用することができる。ＭＯＳＦＥＴであれば、請求項でいう第１半導体領域がソース領域となり、請求項でいう第２半導体領域がボディ領域となり、請求項でいう第３半導体領域及び第４半導体領域がドリフト領域となる。
【０００８】
ここで、一般的なＩＧＢＴのボディ領域には、その表面にボディコンタクト領域が形成されており、ボディコンタクト領域はエミッタ領域（第１半導体領域）とともにエミッタ電極に接続されている。そして、このエミッタ電極が接地されている状態で用いられることが多い。ＩＧＢＴがオン状態のとき、ボディ領域（第２半導体領域）に流入したホール（少数キャリア）は、ボディコンタクト領域を経由して接地されているエミッタ電極に向かって流れ込み、半導体装置外に排出されていた。したがって、従来技術のＩＧＢＴ（半導体装置）では、半導体層の浅い領域に形成されているボディ領域内のホールの濃度が低かった。
本明細書に記載されている半導体装置では、従来技術の半導体装置では第２半導体領域が形成されていた浅い領域に、フローティング半導体領域が形成されている。フローティング半導体領域は、第２半導体領域と同一の第２導電型であるとともに、電気的にフローティング状態である。このため、半導体装置がオン状態のときに、フローティング半導体領域に存在する少数キャリアが接地箇所に向かって流れ込むことがなく、フローティング半導体領域内に少数キャリアを蓄積しておくことができる。半導体層の浅い領域で、少数キャリアの濃度を高くすることができる。これにより、主電極間（ＩＧＢＴではエミッタ・コレクタ電極間）の少数キャリアの蓄積量を増やすことができ、半導体装置のオン電圧あるいはオン抵抗を低減化することができる。
【０００９】
なお、第２半導体領域の深さを浅くしても、半導体層の浅い領域での少数キャリアの濃度を高くすることができる。しかしながら、単に、第２半導体領域の深さを浅くすると、第４半導体領域から第１半導体領域までの距離が小さくなる。この場合、半導体装置がオフ状態に移行するときに、一般的に０Ｖが印加されているトレンチゲート電極に引かれてトレンチ近傍に集中する少数キャリアが、第１半導体領域に移動してしまうラッチアップ現象が発生しやすくなる。
【００１０】
本明細書に記載されている半導体装置では、半導体装置がオフ状態になる過程では、第４半導体領域内に残留している少数キャリアが、電位の低いフローティング半導体領域を通って第２半導体領域に向けて進み易い。したがって、半導体装置がオフ状態になる過程で、トレンチゲート電極近傍での少数キャリアの集中が緩和される。トレンチゲート電極の近傍には、その表面側に第１半導体領域（エミッタ領域）が形成されている。したがって、少数キャリアがトレンチ近傍に集中して第１半導体領域に移動してしまうことによるラッチアップ現象を防止することができる。
【００１１】
上記半導体装置では、複数本のトレンチが形成されており、隣接するトレンチ間に、フローティング半導体領域が複数個に分割して形成されていることが好ましい。
この構成によると、隣接するトレンチ間の距離やトレンチとの位置関係により、各フローティング半導体領域の形状や濃度等を個別に調整することができ、半導体装置の設計の自由度を高めることができる。
【００１２】
また、上記半導体装置のトレンチが幅を隔てて向かい合っている一対の側面を備え、トレンチの側面に接するとともに、第２半導体領域と接合している第２導電型の第５半導体領域を備えていることが好ましい。
この構成によると、半導体装置がオン状態のときに、トレンチ近傍に形成されるチャネル領域を流れる多数キャリアに、反対の電位を有する少数キャリアが引き寄せられることを防止し、フローティング半導体領域により多くの少数キャリアを蓄積することができる。したがって、半導体装置のオン電圧あるいはオン抵抗をさらに低減化することができる。
また、この構成によると、半導体装置がオン状態の時に、トレンチゲート電極と絶縁膜を介して対向している第２半導体領域と第５半導体領域の双方にチャネル領域が形成される。したがって、オン状態の時に形成されるチャネル長が長い。オン状態の時のチャネル長が長くなるとゲートとエミッタ（あるいはソース）間の容量が増加する。これにより、半導体装置がオフ状態に移行するときのコレクタ（あるいはドレイン）とエミッタ（あるいはソース）間に流れる電流の変化率が低減される。このため、オフ状態に移行する際に発生するサージ電圧を抑制することができる。
【００１３】
上記した半導体装置では、第２半導体領域の表面に臨んで形成されているとともに、第１半導体領域と隣接している第２導電型の第６半導体領域を備え、フローティング半導体領域が、少なくとも第６半導体領域の鉛直下方の領域に形成されていることが好ましい。
この場合、第６半導体領域をボディコンタクト領域として形成することができる。半導体装置がオフ状態に移行するとき、第４半導体領域及びフローティング半導体領域に蓄積されていた少数キャリアは、第２半導体領域と第６半導体領域を経由して半導体装置外に排出される。上記した半導体装置によれば、第６半導体領域の鉛直下方方向下部の領域にフローティング半導体領域が形成されているので、半導体装置がオフ状態に移行するとき、そのフローティング半導体領域と第２半導体領域と第６半導体領域を経由して半導体装置外に排出される少数キャリアが多くなる。したがって、上記した半導体装置によれば、少数キャリアがトレンチ近傍に集中して第１半導体領域に移動してしまうことによるラッチアップ現象をさらに防止することができる
【００１４】
上記した半導体装置は、第４半導体領域の裏面側に第２導電型の第７半導体領域を備えていることが好ましい。この場合、ＩＧＢＴとして機能する半導体装置が得られる。ＩＧＢＴのオン電圧が低いという特性を助長させることができる。
【発明の効果】
【００１５】
本発明に係る半導体装置によれば、半導体層の表面近傍の浅い領域の少数キャリアの濃度を高くすることができる。これにより、半導体装置のオン電圧あるいはオン抵抗を低減化することができる。
【発明を実施するための最良の形態】
【００１６】
以下に説明する実施例の主要な特徴を列記しておく。
（第１特徴）  下部ドリフト領域２０（第４半導体領域）とコレクタ領域４０（第７半導体領域）に挟まれているｎ型（第１導電型）のバッファ領域３０を備えている。この半導体装置は、パンチスルー型のＩＧＢＴとして機能する。
（第２特徴）  フローティング半導体領域２２が、トレンチ１４の側面に接している。
【実施例】
【００１７】
（第１実施例）
本発明を具現化した半導体装置とその製造方法の実施例を、図１と図２を参照して説明する。本実施例は、本発明をパンチスルー型のトレンチゲート型ＩＧＢＴに適用したものである。本発明をノンパンチスルー型のＩＧＢＴに適用することもできる。本実施例の半導体装置１０の特徴としては、図１に示すように、隣接するトレンチ１４間に位置するとともに、トレンチ１４の底面よりも浅い領域に、複数個のｐ型のフローティング半導体領域２２を備えていることである。なお、フローティング半導体領域２２とｐ型のボディ領域５０の間には、上部ドリフト領域２３が形成されている。その上部ドリフト領域２３は下部ドリフト領域２０と導通しており、上部ドリフト領域２３と下部ドリフト領域２０の両者がドリフト領域２４となっている。
図１には、半導体装置１０の要部斜視図を示す。図２には、半導体装置１０の半導体層の表面からの深さに対応するホール（少数キャリア）濃度を示す。
この実施例では、請求項中の第１半導体領域をエミッタ領域６０に具現化し、請求項中の第２半導体領域をボディ領域５０に具現化し、請求項中の第３半導体領域を上部ドリフト領域２３に具現化し、請求項中の第４半導体領域を下部ドリフト領域２０に具現化し、請求項中の第６半導体領域をボディコンタクト領域６１に具現化し、請求項中の第７半導体領域をコレクタ領域４０に具現化している。
【００１８】
図１の要部斜視図を参照して半導体装置１０の構成を説明する。
半導体装置１０は、半導体層の表面側（図１に示す上側）にエミッタ電極Ｅを備えている。半導体装置１０は、半導体層の表面に、エミッタ電極Ｅと接続しているｎ＋型のエミッタ領域６０を備えている。また、半導体装置１０は、半導体層の表面に、ｐ＋型のボディコンタクト領域６１を備えている。そのボディコンタクト領域６１は、エミッタ領域６０と接触している。さらに、半導体装置１０は、ボディコンタクト領域６１とエミッタ領域６０を取り囲んでいるｐ−型のボディ領域５０を備えている。半導体装置１０は、ボディ領域５０の裏面側（図１に示す下側）にボディ領域５０と接する上部ドリフト領域２３を備えている。ボディ領域５０によりエミッタ領域６０と上部ドリフト領域２３が分離されている。その上部ドリフト領域２３の下方の一部分には、詳細を後述するフローティング半導体領域２２が形成されている。そのフローティング半導体領域２２の下方には、下部ドリフト領域２０が形成されている。さらに、半導体装置１０は、エミッタ領域６０の表面からボディ領域５０と上部ドリフト領域２３を貫いて伸びており、その底面１４１が下部ドリフト領域２０に突出しているトレンチ１４を備えている。トレンチ１４は、紙面の奥行き方向に長く伸びている。トレンチ１４は、トレンチの幅を隔てて向かい合っている一対の側面を備えている。トレンチ１４の壁面は、ゲート絶縁膜１２で覆われている。その内部にポリシリコンが充填されている。そのポリシリコンがトレンチゲート電極１３を構成している。トレンチゲート電極１３は、ゲート絶縁膜１２で取り囲まれた状態で、トレンチ１４内に収容されている。トレンチゲート電極１３は、ゲート絶縁膜１２を介してボディ領域５０に対向している。さらに、半導体装置１０は、下部ドリフト領域２０の裏面側に下部ドリフト領域２０と接するｎ＋型のバッファ領域３０を備えている。また、半導体装置１０は、バッファ領域３０と接するｐ＋型のコレクタ領域４０とを備えている。そのコレクタ領域４０は、半導体層の裏面側に形成されているコレクタ電極Ｃに接続されている。
【００１９】
本実施例の半導体装置１０は、隣接するトレンチ１４間であり、各トレンチ１４の底面よりも浅い領域（トレンチの側部領域２１という)に、３個のｐ−型のフローティング半導体領域２２を備えている。各フローティング半導体領域２２とボディ領域５０の間には、上部ドリフト領域２３が配置されている。上部ドリフト領域２３と下部ドリフト領域２０はつながっており、合体してドリフト領域２４を形成している。すなわち、トレンチ１４の底面１４１よりも浅いドリフト領域２４内に、フローティング半導体領域２２が形成されている。フローティング半導体領域２２は奥行き方向のいずれの断面でもボディ領域５０と繋がっておらず、電気的にフローティング状態で形成されている。
【００２０】
半導体装置１０は、エミッタ電極Ｅを接地し、コレクタ電極Ｃに数百Ｖ〜１０００Ｖ程度の正電圧を印加した状態で、トレンチゲート電極１３に印加するゲート電圧をオン・オフする。これにより、エミッタ・コレクタ間を流れる電流がオン・オフする。
以下に、半導体装置１０がオン状態のときの動作を説明する。
トレンチゲート電極１３に閾値以上のゲート電圧を印加すると、トレンチゲート電極１３にゲート絶縁膜１２を介して対向しているｐ−型のボディ領域５０がｎ型に反転し、チャネル領域が形成される。これにより、ｎ＋型のエミッタ領域６０から流出した電子が、チャネル領域を介してドリフト領域２４に注入される。また、ｐ＋型のコレクタ領域４０からは、ドリフト領域２４に向けてホールが移動する。ドリフト領域２４には電子とホールが注入されて伝導度変調現象が起こり、半導体装置１０が低いオン電圧でオン状態となる。このホールは、電子と再結合して消滅するか、ボディ領域２０とボディコンタクト領域６１を経由してエミッタ電極Ｅへと排出される。
【００２１】
従来の半導体装置では、オン状態のときに、コレクタ領域からドリフト領域に移動したホールが、チャネル領域を流れる電子に引き寄せられてチャネル領域の近傍を通り、ボディ領域に移動していた。したがって、トレンチ１４の近傍に電界集中が生じ易かった。また、ボディ領域に移動したホールは、ボディコンタクト領域を経由して接地箇所（エミッタ電極Ｅ）へと排出されており、ボディ領域内のホール濃度は小さかった。
本実施例の半導体装置１０では、フローティング半導体領域２２が形成されている。これにより、コレクタ領域４０から放出されて下部ドリフト領域２０を進んできたホールが、電位の低いフローティング半導体領域２２に移動し易く、ホールがトレンチ１４の近傍に集中し難い。したがって、トレンチ１４の近傍に電界集中が生じ難い。また、フローティング半導体領域２２は電気的にフローティング状態であるので、フローティング半導体領域２２に移動してきたホールは、従来のボディ領域のように接地箇所に向けて移動しない。これにより、ホールが、フローティング半導体領域２２に蓄積される。フローティング半導体領域２２は、トレンチの側部領域２１に形成されているので、トレンチの側部領域２１で、すなわち半導体層の浅い領域でホール濃度を高くすることができる。これにより、半導体装置１０によると、従来の半導体装置と比較して、エミッタ・コレクタ電極間でのホール蓄積量を増やすことができ、オン電圧を低減化することができる。
【００２２】
図２に、半導体装置１０の表面からの深さに対応するホール濃度を示す。図２の縦軸は、半導体装置１０の深さを示す。縦軸の上端がエミッタ領域６０の表面を示す。縦軸の下端がコレクタ領域４０の裏面を示す。図２の縦軸に記載してある符号は、図１に示す各半導体領域の符号に対応する。図２の横軸は、ホール濃度示す。横軸の右側ほどホール濃度が高い。
従来の半導体装置（併せて図６参照）では、ボディ領域が半導体層の深い領域に至るまで形成されているため、図２の破線のグラフで示すように、ボディ領域とドリフト領域の界面付近からホール濃度が急激に低減していることが理解できる。
一方、本実施例の半導体装置１０では、フローティング半導体領域２２を形成することにより、図２に実線のグラフで示すように、半導体層の浅い領域（トレンチの側部領域２１）でホール濃度が高くなっていることが理解できる。
半導体装置１０を用いると、オン電圧を低減化することができる。
なお、単にボディ領域の深さを浅くしても、半導体層の浅い領域でのホール濃度を高くすることができる。しかしながら、単にボディ領域を浅くすると、ドリフト領域とエミッタ領域との間隔が近くなった分、半導体装置がオフ状態に移行するときに、ラッチアップが発生し易くなってしまう。
【００２３】
次に、半導体装置１０がオフ状態に移行するときの動作を説明する。
トレンチゲート電極１３に印加する電圧が閾値未満になると、ボディ領域５０にチャネル領域が形成されなくなる。そして、半導体装置１０はオフ状態に移行する。このオフ状態となる過程で、ドリフト領域２４やフローティング半導体領域２２に残留しているホールは、ボディ領域５０に進み、その後ボディコンタクト領域６１に進み、エミッタ電極Ｅから半導体装置１０外に排出される。ドリフト領域２４に残存している電子は、コレクタ領域４０に進み、コレクタ電極Ｃから半導体装置１０外に排出される。これにより、ボディ領域５０と上部ドリフト領域２３との間や、フローリング半導体領域２２と上部ドリフト領域２３との間や、フローリング半導体領域２２と下部ドリフト領域２０との間のｐｎ接合面から広く空乏層が形成され、半導体装置１０がオフ状態となる。
【００２４】
従来の半導体装置では、このオフ状態になる過程で、ドリフト領域に残留していたホールが、閾値未満の電圧（一般的に０Ｖ）が印加されているトレンチゲート電極に引かれるような経路をたどってボディ領域を進む。トレンチ近傍の上面には、エミッタ領域が形成されている。トレンチの近傍にホールが集中すると、オフ状態に移行する過程で、エミッタ領域にホールが移動するラッチアップ現象が発生し易かった。特に、前述したように、ボディ領域の深さが浅く、ドリフト領域とエミッタ領域の距離が近い程、このラッチアップ現象が発生し易かった。
本実施例の半導体装置１０では、オフ状態となる過程で下部ドリフト領域２０に残留しているホールは、電位の低いフローティング半導体領域２２を通ってボディ領域５０に向けて移動し易い。半導体装置がオフ状態に移行する過程で、トレンチゲート電極１３の近傍でのホールの集中が緩和される。したがって、ホールがエミッタ領域６０に移動するラッチアップ現象を防止することができる。
このように、半導体装置１０を用いることにより、オン電圧を低減化できるとともに、ラッチアップ現象を防止することができる。オン電圧の低減化とラッチアップ現象の防止のトレードオフ関係を打開することができる。
【００２５】
また、フローティング半導体領域２２は、ｎ型の半導体領域（上部ドリフト領域２３や下部ドリフト領域２０）で囲まれているため、オフ状態のときには、フローティング半導体領域２２の周囲のｐｎ接合面に広く空乏層が形成される。ボディ領域５０と上部ドリフト領域２３の界面のｐｎ接合面にも空乏層が形成されるので、これらの空乏層が繋がるように構成することができる。この構成によると、オフ状態のときには、ボディ領域５０が、あたかもフローティング半導体領域２２の底面まで伸びているかのように、空乏層を広く形成することができる。したがって、コレクタ・エミッタ間の耐圧を維持することができる。
【００２６】
フローティング半導体領域２２は、ｎ型の半導体領域に囲まれた状態で配置されている。したがって、フローティング半導体領域２２は、ｎ−型の半導体基板に表面から部分的にｐ型不純物のイオン注入を行なってから、熱処理を行なうことにより簡単に形成することができる。
また、半導体装置１０には、隣接するトレンチ１４間に、分割された複数のフローティング半導体領域２２が形成されている。この構成によれば、各フローティング半導体領域２２の形や不純物濃度を個別に設定して形成することができ、半導体装置１０の設計の自由度が向上する。
また、半導体装置１０では、ボディコンタクト領域６１の鉛直下方に形成されているフローティング半導体領域２２が存在する。これにより、半導体装置１０がオフ状態に移行するときには、下部ドリフト領域２０に蓄積していたホールが、フローティング半導体領域２２からボディ領域５０とボディコンタクト領域６１を介してエミッタ電極Ｅに抜け易い。これにより、半導体装置１０がオフ状態に移行するときの損失（ターンオフ損失）を低減することができる。
【００２７】
（第２実施例）
図３に第２実施例の半導体装置１０ａの要部斜視図を示す。なお、図1の半導体装置１と略同一の構成に関しては、同一の番号を付してその説明を省略する。
図３に示すように、本実施例の半導体装置１０ａでは、ｐ−型のフローティング半導体領域２２ａの一部が、トレンチ１４の側面と接している。
図３では、隣接するトレンチ１４間に３個のフローティング半導体領域２２ａを記載してある。各トレンチ１４に最も近いフローティング半導体領域２２ａが、そのトレンチ１４の側面と接している。また、半導体装置１０ａには、トレンチ１４の側面に接していないフローティング半導体領域２２ａも形成されている。トレンチ１４の側面に接していないフローティング半導体領域２２ａは形成されていなくてもよい。各フローティング半導体領域２２ａとボディ領域５０の間には、上部ドリフト領域２３が形成されている。上部ドリフト領域２３は下部ドリフト領域２０と繋がっている。フローティング半導体領域２２ａは奥行き方向のいずれの断面でもボディ領域５０等と繋がっていない。フローティング半導体領域２２ａは、電気的にフローティング状態で形成されている。
【００２８】
第２実施例の半導体装置１０ａは、トレンチ１４の側面に接しているフローティング半導体領域２２ａを備えているので、半導体装置１０ａがオン状態のときに、ホールがチャネル領域を流れる電子に引かれてトレンチ１４の近傍に集中することを一層防止することができる。また、ホールが、トレンチ１４の近傍を介してボディ領域５０に移動し難いので、各フローティング半導体領域２２ａに多くのホールを蓄積することができる。これにより、オン電圧を一層低減化することができる。
【００２９】
（第３実施例）
図４に第３実施例の半導体装置１０ｂの要部斜視図を示す。なお、図1の半導体装置１と略同一の構成に関しては、同一の番号を付してその説明を省略する。
図４に示すように、本実施例の半導体装置１０ｂでは、トレンチ１４の側面と接しているｐ−型フローティング半導体領域２２ｂが、図４に示す断面でトレンチ１４間に連続して形成されている。フローティング半導体領域２２ｂとボディ領域５０の間には、上部ドリフト領域２３が形成されている。上部ドリフト領域２３は、図示していない断面で下部ドリフト領域２０と繋がっている。フローティング半導体領域２２ｂは奥行き方向のいずれの断面でもボディ領域５０等と繋がっていない。フローティング半導体領域２２ｂは、電気的にフローティング状態で形成されている。
このような構成の半導体装置１０ｂも、半導体装置１０や半導体装置１０ａと同様に、オン電圧を低減化することができるとともに、ラッチアップ現象が発生することを防止することができる。
【００３０】
（第４実施例）
図５に第４実施例の半導体装置１０ｃの要部斜視図を示す。なお、図1の半導体装置１と略同一の構成に関しては、同一の番号を付してその説明を省略する。
図５に示すように、本実施例の半導体装置１０ｃでは、隣接するトレンチ１４間に複数のｐ−型フローティング半導体領域２２ｃが形成されている。また、トレンチ１４の側面に接するとともに、ボディ領域５０ｃと接合しているｐ−型の半導体領域５１ｃ（第５半導体領域）を備えている。ｐ−型の半導体領域５１ｃは、ボディ領域５０ｃに向けてトレンチ１４の側面からの深さが深くなっている。ｐ−型の半導体領域５１ｃは、上記した形状に限定されるものではなく、トレンチ１４の側面に接するとともに、ボディ領域５０ｃと接合していればよい。なお、ｐ−型の半導体領域５１ｃとボディ領域５０ｃで、一体的なボディ領域を形成していると理解することもできる。
【００３１】
第４実施例の半導体装置１０ｃは、トレンチ１４の側面に接しているｐ−型の半導体領域５１ｃを備えている。半導体装置１０ｃがオン状態のときに、ホールがチャネル領域を流れる電子に引かれてトレンチ１４の近傍に集中することを一層防止することができる。また、ホールが、トレンチ１４の近傍を介してボディ領域５０に移動し難いので、各フローティング半導体領域２２ｃに多くのホールを蓄積することができる。これにより、オン電圧を一層低減化することができる。
【００３２】
また、半導体装置１０ｃでは、オン状態の時に、絶縁膜１２を介してトレンチゲート電極１３と対向しているボディ領域５０及びｐ−型の半導体領域５１ｃの双方にチャネル領域が形成される（図５にバツ印で模式的に記載してある。）。したがって、オン状態の時に形成されるチャネル領域のチャネル長が長い。一般的に、半導体装置がオン状態のときのチャネル長が長くなるとゲートとエミッタ間の容量が増加する。これにより、半導体装置１０ｃがオフ状態に移行するときのコレクタとエミッタ間を流れる電流の変化率が低減され、このときに発生するサージ電圧を抑制することができる。
【００３３】
第１実施例〜第４実施例の半導体装置１０，１０ａ，１０ｂ，１０ｃによると、半導体装置のオン電圧を低減することができる。また、半導体装置１０，１０ａ，１０ｂ，１０ｃによると、半導体装置のラッチアップ現象の発生を防止することができる。また、半導体装置１０，１０ａ，１０ｂ，１０ｃによると、ｐ−型のフローティング半導体領域２２，２２ａ，２２ｂ，２２ｃは、ｎ−型の半導体基板の表面から部分的にイオン注入を行ってから、熱処理を行なうことによって簡単に形成することができる。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３５】
【図１】半導体装置１０の要部斜視図である。
【図２】半導体装置１０の表面からの深さに対応するホール濃度を示す。
【図３】半導体装置１０ａの要部斜視図である。
【図４】半導体装置１０ｂの要部斜視図である。
【図５】半導体装置１０ｃの要部斜視図である。
【図６】先行技術文献で開示されているＩＧＢＴ１５の断面図である。
【符号の説明】
【００３６】
１０，１０ａ，１０ｂ，１０ｃ  半導体装置
１２  絶縁層
１３  トレンチゲート電極
１４  トレンチ
２０  下部ドリフト領域
２１  トレンチの側部領域
２２，２２ａ，２２ｂ，２２ｃ  フローティング半導体領域
２３  上部ドリフト領域
２４  ドリフト領域
３０  バッファ領域
４０  コレクタ領域
５０，５０ｃ  ボディ領域
５１ｃ  ｐ−型の半導体領域
６０  エミッタ領域
６１  ボディコンタクト領域
【図１】
2008177297.tif 000003
【図２】
2008177297.tif 000004
【図３】
2008177297.tif 000005
【図４】
2008177297.tif 000006
【図５】
2008177297.tif 000007
【図６】
2008177297.tif 000008