(57)【要約】【課題】本発明は、安定にかつ高精度に、入力電圧から所望の出力電圧を生成することが可能なスイッチングレギュレータを提供することを目的とする。【解決手段】本発明に係るスイッチングレギュレータは、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの比較信号Ｓａを生成するコンパレータ１２と、クロック信号Ｓｂを生成する発振器１４と、比較信号Ｓａとクロック信号Ｓｂに基づいてＰＷＭ信号Ｓｃを生成するラッチ回路１５と、ＰＷＭ信号Ｓｃ（ゲート信号Ｓｄ）に基づいてスイッチング制御され、その一端からスイッチ電圧Ｖｓｗが引き出される出力トランジスタ１１と、を有して成り、スイッチ電圧Ｖｓｗを平滑化して、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成するスイッチングレギュレータであって、ラッチ回路１５の出力端とコンパレータ１２の反転入力端（−）との間に、抵抗と容量から成る位相補償回路１７を有して成る構成とされている。【選択図】図１
2008160904.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧に応じた帰還電圧と所定の基準電圧との比較信号を生成するコンパレータと、所定周波数のクロック信号を生成する発振器と、前記比較信号と前記クロック信号に基づいて所望デューティのパルス幅変調信号を生成するラッチ回路と、前記パルス幅変調信号に基づいてスイッチング制御され、その一端から矩形波状のスイッチ電圧が引き出される出力トランジスタと、を有して成り、前記スイッチ電圧を平滑化することによって、入力電圧から所望の出力電圧を生成するスイッチングレギュレータであって、
前記ラッチ回路の出力端と前記コンパレータの帰還電圧入力端との間に、抵抗と容量から成る位相補償回路を有して成ることを特徴とするスイッチングレギュレータ。
【請求項２】
前記位相補償回路は、抵抗と容量の直列接続回路から成り、前記パルス幅変調信号の交流成分を前記帰還電圧に加算することで、進み位相を与えるものであることを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記コンパレータは、前記帰還電圧が前記基準電圧よりも低いときに前記比較信号をハイレベルとし、高いときにローレベルとするものであり、前記ラッチ回路は、前記クロック信号の立上がりエッジで前記パルス幅変調信号をハイレベルとし、前記比較信号の立下がりエッジで前記パルス幅変調信号をローレベルとするものであることを特徴とする請求項１または請求項２に記載のスイッチングレギュレータ。
【請求項４】
前記出力トランジスタは、一端が前記入力電圧の印加端に接続され、他端から前記スイッチ電圧が引き出されるものであることを特徴とする請求項１〜請求項３のいずれかに記載のスイッチングレギュレータ。
【請求項５】
前記パルス幅変調信号の駆動能力を高めて前記出力トランジスタの制御信号を生成するプリドライバを有して成ることを特徴とする請求項１〜請求項４のいずれかに記載のスイッチングレギュレータ。
【請求項６】
前記コンパレータ、前記発振器、前記ラッチ回路、前記プリドライバ、前記出力トランジスタ、及び、前記位相補償回路を集積化して成る半導体装置と；前記半導体装置に外付けされ、前記スイッチ電圧を平滑化して所望の出力電圧を生成する平滑回路と；前記半導体装置に外付けされ、前記出力電圧を分圧して前記帰還電圧を生成する分圧回路と；を有して成ることを特徴とする請求項５に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧から所望の出力電圧を生成するスイッチングレギュレータに関するものである。
【背景技術】
【０００２】
図４は、スイッチングレギュレータの一従来例を示す回路図である。
【０００３】
本図に示す従来構成のスイッチングレギュレータは、所定の基準電圧Ｖｒｅｆと出力電圧Ｖｏに応じた帰還電圧Ｖｆｂとを比較し、その比較信号Ｓａと所定のクロック信号Ｓｂに基づいて、所望デューティのパルス幅変調信号Ｓｃ（以下では、ＰＷＭ［Pulse Width Modulation］信号Ｓｃと呼ぶ）、延いては、出力トランジスタ１０１のゲート信号Ｓｄを生成する構成とされている。
【０００４】
なお、本図に示す従来構成のスイッチングレギュレータにおいて、出力トランジスタ１０１は、クロック信号Ｓｂの立上がりエッジでオンとされ、比較信号Ｓａの立下がりエッジでオフとされる。
【０００５】
従って、ドレインに入力電圧Ｖｉが印加されている出力トランジスタ１０１のソースからは、そのオン／オフに応じた矩形波状のスイッチ電圧Ｖｓｗが引き出される形となり、これを平滑化することで、所望の出力電圧Ｖｏが生成される。
【０００６】
なお、上記に関連する従来技術の一例として、特許文献１、２を挙げることができる。
【０００７】
特許文献１には、サブハーモニック発振を防ぐために、入力電圧と出力電圧との演算結果を用いて、適切な量のスロープ補償を行う電流モード制御型のスイッチングレギュレータが開示・提案されている。
【０００８】
また、特許文献２には、サブハーモニック発振を防ぐために、入力電圧と出力電圧との電圧差を用いて、適切な量のスロープ補償を行う電流モード制御型のスイッチングレギュレータが開示・提案されている。
【特許文献１】特開２００６−３３９５８号公報
【特許文献２】特開２００６−２４６６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
確かに、図４に示す従来構成のスイッチングレギュレータであれば、極めて簡易な構成により、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成することが可能である。
【００１０】
しかしながら、上記従来構成のスイッチングレギュレータでは、コンパレータ１０２、ラッチ回路１０５、並びに、プリドライバ１０６の各動作に生じる不可避的な遅延によって、出力動作が不安定となったり、所望の発振周波数が得られなくなるおそれがあった。特に、スイッチング周波数を高めようとしたときには、上記の遅延による影響が顕在化するため、上記の不具合を生じやすかった。
【００１１】
なお、上記の不具合を解消する手段として、従来より、スピードアップコンデンサＣ２などの外付けが行われていたが、このような対策では、外付け素子数の不要な増大や、これに伴うコストアップが招かれていた。
【００１２】
また、上記従来構成のスイッチングレギュレータでは、電流モード制御型のスイッチングレギュレータと同様、入力電圧Ｖｉと出力電圧Ｖｏとの電圧差が小さい場合（例えば、出力電圧Ｖｏ／入力電圧Ｖｉ≧１／２）など、出力トランジスタ１０１のオンデューティが５０％を超えるときに、サブハーモニック発振を生じやすく、リップルが大きくなって出力精度が低下するという課題があった。
【００１３】
本発明は、上記の問題点に鑑み、安定にかつ高精度に、入力電圧から所望の出力電圧を生成することが可能なスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明に係るスイッチングレギュレータは、出力電圧に応じた帰還電圧と所定の基準電圧との比較信号を生成するコンパレータと、所定周波数のクロック信号を生成する発振器と、前記比較信号と前記クロック信号に基づいて所望デューティのパルス幅変調信号を生成するラッチ回路と、前記パルス幅変調信号に基づいてスイッチング制御され、その一端から矩形波状のスイッチ電圧が引き出される出力トランジスタと、を有して成り、前記スイッチ電圧を平滑化することによって、入力電圧から所望の出力電圧を生成するスイッチングレギュレータであって、前記ラッチ回路の出力端と前記コンパレータの帰還電圧入力端との間に、抵抗と容量から成る位相補償回路を有して成る構成（第１の構成）とされている。
【００１５】
なお、上記第１の構成から成るスイッチングレギュレータにおいて、前記位相補償回路は、抵抗と容量の直列接続回路から成り、前記パルス幅変調信号の交流成分を前記帰還電圧に加算することで、進み位相を与えるものである構成（第２の構成）にするとよい。
【００１６】
また、上記第１または第２の構成から成るスイッチングレギュレータにて、前記コンパレータは、前記帰還電圧が前記基準電圧より低いときに前記比較信号をハイレベルとし、高いときにローレベルとするものであり、前記ラッチ回路は、前記クロック信号の立上がりエッジで前記パルス幅変調信号をハイレベルとし、前記比較信号の立下がりエッジで前記パルス幅変調信号をローレベルとするものである構成（第３の構成）にするとよい。
【００１７】
また、上記第１〜第３いずれかの構成から成るスイッチングレギュレータにおいて、前記出力トランジスタは、一端が前記入力電圧の印加端に接続され、他端から前記スイッチ電圧が引き出されるものである構成（第４の構成）にするとよい。
【００１８】
また、上記第１〜第４いずれかの構成から成るスイッチングレギュレータにおいて、前記パルス幅変調信号の駆動能力を高めて前記出力トランジスタの制御信号を生成するプリドライバを有して成る構成（第５の構成）にするとよい。
【００１９】
なお、上記第５の構成から成るスイッチングレギュレータは、前記コンパレータ、前記発振器、前記ラッチ回路、前記プリドライバ、前記出力トランジスタ、並びに、前記位相補償回路を集積化して成る半導体装置と；前記半導体装置に外付けされ、前記スイッチ電圧を平滑化して所望の出力電圧を生成する平滑回路と；前記半導体装置に外付けされ、前記出力電圧を分圧して前記帰還電圧を生成する分圧回路と；を有して成る構成（第６の構成）にするとよい。
【発明の効果】
【００２０】
本発明に係るスイッチングレギュレータであれば、安定にかつ高精度に、入力電圧から所望の出力電圧を生成することが可能となる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明に係るスイッチングレギュレータの一実施形態を示す回路図である。
【００２２】
本図に示すように、本実施形態のスイッチングレギュレータは、スイッチングレギュレータＩＣ１０と、これに外付けされるダイオード（ショットキーダイオード）Ｄ１、インダクタＬ１、容量Ｃ１、及び、抵抗Ｒ１〜Ｒ２を有して成る。
【００２３】
スイッチングレギュレータＩＣ１０は、Ｎチャネル型電界効果トランジスタ（出力トランジスタ）１１と、コンパレータ１２と、直流電圧源１３と、発振器１４と、ラッチ回路（ＲＳフリップフロップ）１５と、プリドライバ１６と、位相補償回路１７と、を集積化して成る半導体装置である。
【００２４】
出力トランジスタ１１のドレインは、入力電圧Ｖｉの印加端に接続されている。出力トランジスタ１１のソースは、ダイオードＤ１のカソードとインダクタＬ１の一端に各々接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の他端は、出力電圧Ｖｏに引出端として負荷（図示せず）に接続される一方、容量Ｃ１を介する経路、並びに、抵抗Ｒ１〜Ｒ２を介する経路で、接地端にも接続されている。
【００２５】
コンパレータ１２の非反転入力端（＋）は、直流電圧源１３の正極端（基準電圧Ｖｒｅｆの印加端）に接続されている。直流電圧源１３の負極端は、接地端に接続されている。コンパレータ１２の反転入力端（−）は、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂの印加端（抵抗Ｒ１と抵抗Ｒ２との接続ノード）に接続されている。
【００２６】
ラッチ回路１５のリセット端（Ｒ）は、コンパレータ１２の出力端に接続されている。ラッチ回路１５のセット端（Ｓ）は、発振器１４の出力端に接続されている。ラッチ回路１５の出力端（Ｑ）は、プリドライバ１６を介して、出力トランジスタ１１のゲートに接続されている。
【００２７】
位相補償回路１７は、抵抗１７ａと容量１７ｂとの直列接続回路であり、ラッチ回路１５の出力端とコンパレータ１２の反転入力端（−）（帰還電圧Ｖｆｂの入力端）との間に接続されている。
【００２８】
上記構成から成るスイッチングレギュレータの基本動作（出力電圧Ｖｏの生成動作）について説明する。
【００２９】
入力電圧Ｖｉから所望の出力電圧Ｖｏを生成するに際し、コンパレータ１２では、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの比較信号Ｓａが生成される。より具体的に述べると、コンパレータ１２では、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低いときに比較信号Ｓａがハイレベルとされ、高いときにローレベルとされる。
【００３０】
一方、発振器１４では、出力トランジスタ１１のスイッチング周波数を定めるべく、所定周波数のクロック信号Ｓｂが生成される。
【００３１】
ラッチ回路１５では、上記の比較信号Ｓａとクロック信号Ｓｂに基づいて、所望デューティのＰＷＭ信号Ｓｃが生成される。より具体的に述べると、ラッチ回路１５では、クロック信号Ｓｂの立上がりエッジでＰＷＭ信号Ｓｃがハイレベルとされ、比較信号Ｓａの立下がりエッジでＰＷＭ信号Ｓｃがローレベルとされる。すなわち、ラッチ回路１５では、クロック信号Ｓｂに応じてＰＷＭ信号Ｓｃがハイレベルに遷移されると、以後、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに達するまで、ＰＷＭ信号Ｓｃがハイレベルに維持され、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに達したときに、ＰＷＭ信号Ｓｃがローレベルに遷移される形となる。従って、出力電圧Ｖｏがその目標値よりも低いほど、出力トランジスタ１１のオンデューティは高くなり、目標値に近付くに連れて、出力トランジスタ１１のオンデューティは低くなる。
【００３２】
プリドライバ１６では、上記のＰＷＭ信号Ｓｃの駆動能力が高められ、出力トランジスタ１１のゲート信号Ｓｄが生成される。
【００３３】
出力トランジスタ１１は、上記のゲート信号Ｓｄに基づいてスイッチング制御され、そのソースから矩形波状のスイッチ電圧Ｖｓｗが引き出される。そして、このスイッチ電圧Ｖｓｗは、ダイオードＤ１、インダクタＬ１、及び、容量Ｃ１から成る平滑回路によって平滑化され、所望の出力電圧Ｖｏが生成される。なお、出力電圧Ｖｏは、抵抗Ｒ１〜Ｒ２から成る分圧回路によって分圧され、先述の帰還電圧Ｖｆｂが生成される。
【００３４】
このようなフィードバック制御により、本実施形態のスイッチングレギュレータでは、極めて簡易な構成によって、入力電圧Ｖｉから所望の出力電圧Ｖｏが生成される。
【００３５】
次に、上記構成から成るスイッチングレギュレータの位相補償動作について、図２及び図３を参照しながら説明する。
【００３６】
図２は、位相補償回路１７の動作を説明するための波形図であり、図３は、位相補償回路１７の作用効果を説明するための波形図である。
【００３７】
なお、図２では、上段から順に、ＰＷＭ信号Ｓｃ、出力電圧Ｖｏ、並びに、帰還電圧Ｖｆｂがそれぞれ実線で示されている。また、上記の帰還電圧Ｖｆｂと対比する形で、基準電圧Ｖｒｅｆ（一点鎖線）と、位相補償回路１７を持たない場合の帰還電圧（細い破線）が示されている。
【００３８】
一方、図３では、上段から順に、本実施形態の帰還電圧Ｖｆｂ、ＰＷＭ信号Ｓｃ、スイッチ電圧Ｖｓｗ、並びに、出力電圧Ｖｏがそれぞれ実線で示されており、これらと対比する形で、位相補償回路１７を持たない場合の電圧挙動（コンパレータ１２、ラッチ回路１５、及び、プリドライバ１６の各動作に生じる不可避的な遅延により、ＰＷＭ信号Ｓｃやスイッチ電圧Ｖｓｗのパルス幅が大きくなり、所望のスイッチング周波数ではなく、その１／２のスイッチング周波数となってしまった場合）が破線で示されている。また、上記の帰還電圧Ｖｆｂと対比する形で、基準電圧Ｖｒｅｆ（一点鎖線）が示されている。
【００３９】
図２に示すように、本実施形態のスイッチングレギュレータでは、位相補償回路１７を介して、ＰＷＭ信号Ｓｃの交流成分が帰還電圧Ｖｆに加算され、進み位相が与えられる。
【００４０】
従って、コンパレータ１２、ラッチ回路１５、及び、プリドライバ１６の各動作に生じる不可避的な遅延の影響を緩和或いは解消することができるので、図３に示したように、出力動作を安定化して、所望の発振周波数を得ることが可能となる。
【００４１】
また、帰還電圧Ｖｆｂに進み位相を与えるということは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに達するまでの時間を短縮し、延いては、出力トランジスタ１１のオンデューティを意図的に引き下げる形となる。従って、本実施形態のスイッチングレギュレータであれば、サブハーモニック発振を生じ難くすることができるので、リップルの発生を抑えて、出力精度を高めることが可能となる。
【００４２】
なお、上記の実施形態では、降圧型のスイッチングレギュレータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、昇圧型のスイッチングレギュレータについても、広く適用することが可能である。
【００４３】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００４４】
例えば、上記実施形態では、抵抗１７ａと容量１７ｂの直列接続回路から成る位相補償回路１７を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、抵抗と容量の並列接続回路としてもよいし、位相補償の次数についても任意に設定することが可能である。
【産業上の利用可能性】
【００４５】
本発明は、インクジェットプリンタなど、スイッチングレギュレータを使用する全てのアプリケーションにおいて、出力電圧の安定性及び精度を高める上で有用な技術である。
【図面の簡単な説明】
【００４６】
【図１】は、本発明に係るスイッチングレギュレータの一構成例を示す回路図である。
【図２】は、位相補償回路１７の動作を説明するための波形図である。
【図３】は、位相補償回路１７の作用効果を説明するための波形図である。
【図４】は、スイッチングレギュレータの一従来例を示す回路図である。
【符号の説明】
【００４７】
１０    スイッチングレギュレータＩＣ
１１    Ｎチャネル型電界効果トランジスタ（出力トランジスタ）
１２    コンパレータ
１３    直流電圧源
１４    発振器
１５    ラッチ回路（ＲＳフリップフロップ）
１６    プリドライバ
１７    位相補償回路
１７ａ    抵抗
１７ｂ    容量
Ｄ１    ダイオード（ショットキーダイオード）
Ｌ１    インダクタ
Ｃ１    容量
Ｒ１、Ｒ２    抵抗
【図１】
2008160904.tif 000003
【図２】
2008160904.tif 000004
【図３】
2008160904.tif 000005
【図４】
2008160904.tif 000006