(57)【要約】【課題】書き込み特性を向上する。【解決手段】磁気ランダムアクセスメモリは、磁化方向が固定された固定層と第１の閾値に基づいて磁化方向が反転可能な記録層と固定層及び記録層の間に設けられた非磁性層とを有し、固定層及び記録層の間に流す電流の向きに応じて固定層及び記録層の磁化方向が平行状態又は反平行状態となるメモリセル素子ＭＴＪｍと、メモリセル素子の一端に接続された第１の配線ＢＬと、電流経路の一端がメモリセル素子の他端に接続されたトランジスタＴｒと、電流経路の他端に接続された第２の配線ＳＬと、メモリセル素子に電気的に接続され、第１の閾値と異なる第２の閾値に基づいて抵抗値が変化する抵抗変化素子ＡＦとを具備する。【選択図】図１
2008177276.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が固定された第１の固定層と第１の閾値に基づいて磁化方向が反転可能な第１の記録層と前記第１の固定層及び前記第１の記録層の間に設けられた第１の非磁性層とを有し、前記第１の固定層及び前記第１の記録層の間に流す電流の向きに応じて前記第１の固定層及び前記第１の記録層の前記磁化方向が平行状態又は反平行状態となるメモリセル素子と、
前記メモリセル素子の一端に接続された第１の配線と、
電流経路の一端が前記メモリセル素子の他端に接続されたトランジスタと、
前記電流経路の他端に接続された第２の配線と、
前記メモリセル素子に電気的に接続され、前記第１の閾値と異なる第２の閾値に基づいて抵抗値が変化する第１の抵抗変化素子と
を具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記第１の抵抗変化素子は、アンチ・フューズ素子であることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
前記第１の抵抗変化素子は、磁化方向が固定された第２の固定層と前記第２の閾値に基づいて磁化方向が反転可能な第２の記録層と前記第２の固定層及び前記第２の記録層の間に設けられた第２の非磁性層とを有し、前記第２の固定層及び前記第２の記録層の間に流す電流の向きに応じて前記第２の固定層及び前記第２の記録層の前記磁化方向が平行状態又は反平行状態となり、
前記メモリセル素子と前記第１の抵抗変化素子とは直列接続されていることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記メモリセル素子に電気的に接続され、前記第１の閾値と異なる第３の閾値に基づいて抵抗値が変化する第２の抵抗変化素子をさらに具備し、
前記第１の抵抗変化素子は、磁化方向が固定された第２の固定層と前記第２の閾値に基づいて磁化方向が反転可能な第２の記録層と前記第２の固定層及び前記第２の記録層の間に設けられた第２の非磁性層とを有し、前記第２の固定層及び前記第２の記録層の間に流す電流の向きに応じて前記第２の固定層及び前記第２の記録層の前記磁化方向が平行状態又は反平行状態となり、
前記第２の抵抗変化素子は、磁化方向が固定された第３の固定層と前記第３の閾値に基づいて磁化方向が反転可能な第３の記録層と前記第３の固定層及び前記第３の記録層の間に設けられた第３の非磁性層とを有し、前記第３の固定層及び前記第３の記録層の間に流す電流の向きに応じて前記第３の固定層及び前記第３の記録層の前記磁化方向が平行状態又は反平行状態となり、
前記メモリセル素子と前記第１の抵抗変化素子と前記第２の抵抗変化素子とは直列接続されており、
前記第１の抵抗変化素子は前記反平行状態に設定され、前記第２の抵抗変化素子は前記平行状態に設定されていることを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項５】
磁化方向が固定された第１の固定層と第１の閾値に基づいて磁化方向が反転可能な第１の記録層と前記第１の固定層及び前記第１の記録層の間に設けられた第１の非磁性層とを有し、前記第１の固定層及び前記第１の記録層の間に流す電流の向きに応じて前記第１の固定層及び前記第１の記録層の前記磁化方向が平行状態又は反平行状態となるメモリセル素子と、
前記メモリセル素子の一端に接続された第１の配線と、
電流経路の一端が前記メモリセル素子の他端に接続されたトランジスタと、
前記電流経路の他端に接続された第２の配線と、
前記メモリセル素子に電気的に接続され、前記第１の閾値と異なる第２の閾値に基づいて抵抗値が変化する第１の抵抗変化素子と
を具備し、
前記メモリセル素子の膜面に対して垂直方向に書き込み電流を流し、前記メモリセル素子にデータを書き込む場合、
前記書き込み電流により前記第１の抵抗変化素子の前記抵抗値を変化させることで、前記メモリセル素子に流れる電流値の大きさを変化させ、前記第１の閾値を超える電流を前記メモリセル素子に流すことを特徴とする磁気ランダムアクセスメモリの書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン注入磁化反転型の磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）に関する。
【背景技術】
【０００２】
近年、磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）において、スピン注入磁化反転型の磁気ランダムアクセスメモリが提案されている（例えば非特許文献１参照）。このような磁気ランダムアクセスメモリのセルは、ＭＴＪ（Magnetic Tunnel Junction）素子とスイッチングトランジスタとで構成されている。そして、スピン注入磁化反転技術を用いた書き込み動作では、ＭＴＪ素子の膜面垂直方向に電流を流し、この電流の向きで記録層の磁化の向きを変える。
【０００３】
しかしながら、ＭＴＪ素子毎に反転電流閾値がばらつくことがあり、書き込み特性が劣化するという問題があった。
【非特許文献１】IEDM2005 Technical Digest p.473-476 「A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin-RAM」や、J. of Magn. Magn. Mater., 159, L1(1996)「Current-driven excitation of magnetic multilayers」
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、書き込み特性を向上することが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の第１の視点による磁気ランダムアクセスメモリは、磁化方向が固定された第１の固定層と第１の閾値に基づいて磁化方向が反転可能な第１の記録層と前記第１の固定層及び前記第１の記録層の間に設けられた第１の非磁性層とを有し、前記第１の固定層及び前記第１の記録層の間に流す電流の向きに応じて前記第１の固定層及び前記第１の記録層の前記磁化方向が平行状態又は反平行状態となるメモリセル素子と、前記メモリセル素子の一端に接続された第１の配線と、電流経路の一端が前記メモリセル素子の他端に接続されたトランジスタと、前記電流経路の他端に接続された第２の配線と、前記メモリセル素子に電気的に接続され、前記第１の閾値と異なる第２の閾値に基づいて抵抗値が変化する第１の抵抗変化素子とを具備する。
【０００６】
本発明の第２の視点による磁気ランダムアクセスメモリの書き込み方法は、磁化方向が固定された第１の固定層と第１の閾値に基づいて磁化方向が反転可能な第１の記録層と前記第１の固定層及び前記第１の記録層の間に設けられた第１の非磁性層とを有し、前記第１の固定層及び前記第１の記録層の間に流す電流の向きに応じて前記第１の固定層及び前記第１の記録層の前記磁化方向が平行状態又は反平行状態となるメモリセル素子と、前記メモリセル素子の一端に接続された第１の配線と、電流経路の一端が前記メモリセル素子の他端に接続されたトランジスタと、前記電流経路の他端に接続された第２の配線と、前記メモリセル素子に電気的に接続され、前記第１の閾値と異なる第２の閾値に基づいて抵抗値が変化する第１の抵抗変化素子とを具備し、前記メモリセル素子の膜面に対して垂直方向に書き込み電流を流し、前記メモリセル素子にデータを書き込む場合、前記書き込み電流により前記第１の抵抗変化素子の前記抵抗値を変化させることで、前記メモリセル素子に流れる電流値の大きさを変化させ、前記第１の閾値を超える電流を前記メモリセル素子に流す。
【発明の効果】
【０００７】
本発明によれば、書き込み特性を向上することが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【０００９】
［１］第１の実施形態
第１の実施形態は、メモリセル素子と対となって接続させる抵抗変化素子として、アンチ・フューズ素子を用いている。
【００１０】
［１−１］構造
図１及び図３は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図２は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００１１】
図１に示すように、メモリセルには、メモリセル素子として機能するＭＴＪ素子ＭＴＪｍが設けられている。このＭＴＪ素子ＭＴＪｍの一端にはビット線ＢＬが接続され、ＭＴＪ素子ＭＴＪｍの他端にはトランジスタＴｒの電流経路の一端が接続されている。トランジスタＴｒの電流経路の他端にはソース線ＳＬが接続され、トランジスタＴｒのゲートにはワード線ＷＬが接続されている。
【００１２】
そして、ＭＴＪ素子ＭＴＪｍの一端とビット線ＢＬとには、抵抗変化素子として機能するアンチ・フューズ素子ＡＦが接続されている。このアンチ・フューズ素子ＡＦはＭＴＪ素子ＭＴＪｍと対になって設けられ、アンチ・フューズ素子ＡＦとＭＴＪ素子ＭＴＪｍとは直列接続されている。
【００１３】
図１の回路構成の具体的な断面構造は、例えば、図２のようになる。図２に示すように、半導体基板（シリコン基板）１内には、ＳＴＩ（Shallow Trench Isolation）構造の素子分離領域２が形成されている。半導体基板１上にはゲート絶縁膜（図示せず）を介してゲート電極３が形成され、このゲート電極３の両側の半導体基板１内にソース／ドレイン拡散層４ａ、４ｂが形成され、スイッチング素子として機能するトランジスタ（例えばＭＯＳトランジスタ）Ｔｒが形成されている。
【００１４】
トランジスタＴｒのソース／ドレイン拡散層４ａにはコンタクトＣ３が接続され、このコンタクトＣ３上にはＭＴＪ素子ＭＴＪｍが形成されている。このＭＴＪ素子ＭＴＪｍ上には上部電極６が形成され、この上部電極６上にコンタクトＣ４が接続されている。コンタクトＣ４上にはアンチ・フューズ素子ＡＦが形成され、このアンチ・フューズ素子ＡＦはコンタクトＣ５を介してビット線ＢＬに接続されている。このビット線ＢＬは、例えば電源端子及び接地端子に接続されている。
【００１５】
トランジスタＴｒのソース／ドレイン拡散層４ｂにはコンタクトＣ１が接続され、このコンタクトＣ１上には配線５が形成されている。この配線５には、コンタクトＣ２を介してソース線ＳＬが接続されている。このソース線ＢＬは、例えば電源端子及び接地端子に接続されている。
【００１６】
尚、図３に示すように、アンチ・フューズ素子ＡＦは、ＭＴＪ素子ＭＴＪｍとトランジスタＴｒとに接続してもよい。また、アンチ・フューズ素子ＡＦは、ＭＴＪ素子ＭＴＪｍと並列接続してもよい。これらの構造において、アンチ・フューズ素子ＡＦは、２つ以上設けることも可能である。
【００１７】
［１−２］ＭＴＪ素子
図４（ａ）及び（ｂ）は、本発明の第１の実施形態に係る平行磁化型のＭＴＪ素子の断面図を示す。図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係る垂直磁化型のＭＴＪ素子の断面図を示す。以下に、第１の実施形態に係るＭＴＪ素子について説明する。
【００１８】
図４（ａ）及び（ｂ）、図５（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪは、磁化方向が固定された固定層（ピン層）１１と、磁化方向が反転可能な記録層（フリー層）１３と、固定層１１及び記録層１３の間に設けられた非磁性層１２とを有している。
【００１９】
このようなＭＴＪ素子ＭＴＪは、固定層１１及び記録層１３の間に流す電流の向きに応じて固定層１１及び記録層１３の磁化方向が平行状態又は反平行状態となる。ここで、記録層１３の磁化は、反転電流閾値を超える電流を流すことで反転する。
【００２０】
ここで、図４（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪの固定層１１及び記録層１３の磁化方向は、膜面に対して平行方向に向いていてもよい（平行磁化型）。また、図５（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪの固定層１１及び記録層１３の磁化方向は、膜面に対して垂直方向を向いていてもよい（垂直磁化型）。尚、垂直磁化型のＭＴＪ素子ＭＴＪであれば、素子形状の長手方向で磁化方向が決定されることがなくなるという利点がある。
【００２１】
ＭＴＪ素子ＭＴＪは、例えば以下のような材料からなる。
【００２２】
固定層１１及び記録層１３の材料には、例えば、Ｆｅ、Ｃｏ、Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３ーｙ（Ｒ；希土類、Ｘ；Ｃａ、Ｂａ、Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ、ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていてもよい。
【００２３】
非磁性層１２の材料には、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【００２４】
固定層１１の非磁性層１２と反対側の面には、固定層１１の磁化方向を固着させるための反強磁性層を設けてもよい。この反強磁性層の材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることが好ましい。
【００２５】
ＭＴＪ素子ＭＴＪの平面形状は、例えば、長方形、正方形、円、楕円、六角形、菱型、平行四辺形、十字型、ビーンズ型（凹型）等、種々に変更することが可能である。
【００２６】
ＭＴＪ素子ＭＴＪは、１重トンネル接合（シングルジャンクション）構造でもよいし、２重トンネル接合（ダブルジャンクション）構造でもよい。
【００２７】
１重トンネル接合構造のＭＴＪ素子ＭＴＪは、図４（ａ）及び（ｂ）、図５（ａ）及び（ｂ）に示すように、固定層１１と、記録層１３と、固定層１１及び記録層１３間に設けられた非磁性層１２とを有する。つまり、ＭＴＪ素子ＭＴＪが非磁性層を１層有する。
【００２８】
２重トンネル接合構造のＭＴＪ素子ＭＴＪは、第１の固定層と、第２の固定層と、第１及び第２の固定層間に設けられた記録層と、第１の固定層及び記録層間に設けられた第１の非磁性層と、第２の固定層及び記録層間に設けられた第２の非磁性層とを有する。つまり、ＭＴＪ素子ＭＴＪが非磁性層を２層有する。
【００２９】
２重トンネル接合構造の場合、１重トンネル接合構造の場合よりも、同じ外部バイアスを印加したときのＭＲ（Magneto Resistive）比（“１”状態、“０”状態の抵抗の変化率）の劣化が少なく、より高いバイアスで動作できる。すなわち、２重トンネル接合構造は、セル内の情報を読み出す際に有利となる。
【００３０】
［１−３］アンチ・フューズ素子
図６は、本発明の第１の実施形態に係るアンチ・フューズ素子の断面図を示す。以下に、第１の実施形態に係るアンチ・フューズ素子について説明する。
【００３１】
図６に示すように、アンチ・フューズ素子ＡＦは、例えばキャパシタ素子からなる。このキャパシタ素子は、第１の導電層２１と、第２の導電層２３と、第１及び第２の導電層２１、２３間に設けられた絶縁層２２とを有する。そして、第１の導電層２１がＭＴＪ素子ＭＴＪｍに接続され、第２の導電層２３がビット線ＢＬに接続されている。
【００３２】
尚、アンチ・フューズ素子ＡＦは、ゲート絶縁膜のような絶縁層で形成することも可能である。
【００３３】
このようなアンチ・フューズ素子ＡＦの閾値は、ＭＴＪ素子ＭＴＪｍの反転電流閾値と異なるように設定されている。例えば、アンチ・フューズ素子ＡＦがショートする静電耐圧値は、ＭＴＪ素子ＭＴＪｍの反転電流閾値より低く設定されている。これにより、スイッチング電流の大きなＭＴＪ素子ＭＴＪｍと対になるアンチ・フューズ素子ＡＦをショートさせ、アンチ・フューズ素子ＡＦの抵抗値を低下させることで、ＭＴＪ素子ＭＴＪｍに流れる電流値を高める。
【００３４】
［１−４］書き込み方法
図７（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの書き込み方法を説明するための模式図を示す。図８は、本発明の第１の実施形態に係るＭＴＪ素子の磁化反転電流Ｉｃの波形図を示す。以下に、第１の実施形態に係る書き込み方法について説明する。
【００３５】
第１の実施形態に係る磁気ランダムアクセスメモリでは、スピン注入磁化反転を用いたデータ書き込みを行う。従って、ＭＴＪ素子ＭＴＪｍは、固定層１１及び記録層１３の間に流す電流Ｉの向きに応じて、固定層１１及び記録層１３の磁化方向が平行状態又は反平行状態となる。具体的な原理には、以下のようになる。
【００３６】
“１”データを書き込む場合、ＭＴＪ素子ＭＴＪの固定層１１から記録層１３の方向に電流Ｉを流す。すなわち、電子ｅを記録層１３側から固定層１１側へ注入する。これにより、固定層１１及び記録層１３の磁化は、逆方向に向き、反平行状態となる。この高抵抗状態Ｒａｐを“１”データと規定する。
【００３７】
一方、“０”データを書き込む場合、ＭＴＪ素子ＭＴＪの記録層１３から固定層１１の方向に電流Ｉを流す。すなわち、電子ｅを固定層１１側から記録層１３側へ注入する。これにより、固定層１１及び記録層１３の磁化は、同じ方向に向き、平行状態となる。この低抵抗状態Ｒｐを“０”データと規定する。
【００３８】
このようなスピン注入磁化反転技術を用いた書き込み動作を行う場合、本実施形態では、メモリセルにアンチ・フューズ素子ＡＦを設けることで、以下のような動作となる。
【００３９】
まず、図７（ａ）は、イニシャル状態を示している。図７（ａ）に示すように、メモリセルアレイには、磁化反転電流Ｉｃ（反転電流閾値）の大きなＭＴＪ素子ＭＴＪｍ１と磁化反転電流Ｉｃの小さなＭＴＪ素子ＭＴＪｍ２とが存在しているとする。磁化反転電流Ｉｃの大きなＭＴＪ素子ＭＴＪｍ１は、図８のＨ領域に存在する素子であり、書き込み電流を増加させなければ記録層の磁化が反転しない。そして、イニシャル状態において、磁化反転電流Ｉｃの大きなＭＴＪ素子ＭＴＪｍ１の抵抗値Ｒｍ１は例えば１０００Ω、アンチ・フューズ素子ＡＦ１の抵抗値Ｒａｆ１は例えば１００Ωであるとする。従って、このメモリセルの直列抵抗Ｒ１は１１００Ωである。
【００４０】
次に、図７（ｂ）は、図７（ａ）のイニシャル状態のメモリセルのデータを読み出す場合を示している。読み出し時、例えば、ビット線ＢＬに１Ｖの電圧を印加し、ソース線ＳＬを０Ｖにする。そして、ＭＴＪ素子ＭＴＪｍ１に書き込み電流Ｉを流し、記録層の磁化を反転させる。
【００４１】
この際、書き込み電流Ｉは、アンチ・フューズ素子ＡＦ１にも流れる。ここで、静電耐圧よりも高い電圧が印加された場合、アンチ・フューズ素子ＡＦ１に流れる電流Ｉにより、アンチ・フューズ素子ＡＦ１が破壊されてショートする。これにより、アンチ・フューズ素子ＡＦ１の抵抗値Ｒａｆ１は例えば１０Ωに低下する。そうすると、セル全体の抵抗値Ｒ１も１０１０Ωに低下する。このため、Ｖ＝Ｉ×Ｒ１の関係によれば、回路の電圧は一定であり、かつ、抵抗値Ｒ１が小さくなったので、ＭＴＪ素子ＭＴＪｍ１を流れる書き込み電流Ｉは大きくなる。従って、ＭＴＪ素子ＭＴＪｍ１の磁化反転電流Ｉｃが大きい場合であっても、ＭＴＪ素子ＭＴＪｍ１には実質的に電流値の大きな書き込み電流Ｉが流れることで、記録層の磁化を反転させることができる。
【００４２】
このようにセル毎にＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃがばらつくような場合であっても、静電耐圧よりも大きな書き込み電流Ｉを流すことでアンチ・フューズ素子ＡＦ１の抵抗を低下させ、ＭＴＪ素子ＭＴＪｍ１に流れる電流値を増加させることで、磁化反転電流Ｉｃが大きいＭＴＪ素子ＭＴＪｍ１に通常の書き込み電流値で磁化反転を起こすことができる。
【００４３】
［１−５］読み出し方法
第１の実施形態に係る磁気ランダムアクセスメモリの読み出し動作では、磁気抵抗（Magneto Resistive）効果を利用する。
【００４４】
選択セルのＭＴＪ素子ＭＴＪｍにつながるトランジスタＴｒをオン状態とし、読み出し電流を例えばビット線ＢＬからＭＴＪ素子ＭＴＪｍを通ってソース線ＳＬの方向へ流す。そして、この読み出し電流に基づいて読み出されたＭＴＪ素子ＭＴＪｍの抵抗値により、“１”、“０”データの判別が行われる。
【００４５】
ここで、図４（ａ）及び図５（ａ）に示すように、固定層１１及び記録層１３の磁化方向が平行状態Ｒｐのとき、ＭＴＪ素子ＭＴＪの抵抗値は小さくなる。従って、このような低抵抗状態Ｒｐであれば、“０”データである。
【００４６】
一方、図４（ｂ）及び図５（ｂ）に示すように、固定層１１及び記録層１３の磁化方向が反平行状態Ｒａｐのとき、ＭＴＪ素子ＭＴＪの抵抗値は大きくなる。従って、このような高抵抗状態Ｒａｐであれば、“１”データである。
【００４７】
尚、読み出し動作時は、定電圧を印加して電流値を読み出してもよいし、定電流を印加して電圧値を読み出してもよい。
【００４８】
［１−６］効果
上記第１の実施形態によれば、ＭＴＪ素子ＭＴＪｍにアンチ・フューズ素子ＡＦを電気的に接続させ、このアンチ・フューズ素子ＡＦに静電耐圧値よりも大きな書き込み電流を流すことでショートさせる。これにより、アンチ・フューズ素子ＡＦの抵抗が低下し、ＭＴＪ素子ＭＴＪｍに流れる電流値を増加させることができる。従って、磁化反転電流Ｉｃが大きなＭＴＪ素子ＭＴＪｍが存在しても、磁化反転に必要な電流をＭＴＪ素子ＭＴＪｍに流すことができるため、書き込み特性を向上することができる。
【００４９】
［２］第２の実施形態
第２の実施形態は、メモリセル素子と対となって接続させる抵抗変化素子として、トリミング用のＭＴＪ素子を用いている。尚、本実施形態において、第１の実施形態と同様の点については説明を省略する。
【００５０】
［２−１］構造
図９及び図１１は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図１０は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００５１】
図９及び図１０に示すように、第２の実施形態において、第１の実施形態と異なる点は、抵抗変化素子として、アンチ・フューズ素子ＡＦの代わりにＭＴＪ素子ＭＴＪｔを用いている点である。
【００５２】
従って、ＭＴＪ素子ＭＴＪｍの一端とビット線ＢＬとには、抵抗変化素子として機能するＭＴＪ素子ＭＴＪｔが接続されている。２つのＭＴＪ素子ＭＴＪｔ、ＭＴＪｍは、互いに直列接続されている。
【００５３】
尚、図１１に示すように、ＭＴＪ素子ＭＴＪｔは、ＭＴＪ素子ＭＴＪｍとトランジスタＴｒとに接続してもよい。
【００５４】
［２−２］ＭＴＪ素子
本実施形態では、メモリセル素子と抵抗変化素子の両方にＭＴＪ素子を用いている。ここで、抵抗変化素子のＭＴＪ素子ＭＴＪｔの反転電流閾値は、メモリセル素子のＭＴＪ素子ＭＴＪｍの反転電流閾値と異なるように設定されている。この設定を行うには、例えば、両者の記録層の膜厚、記録層の材料、記録層の平面形状の面積、記録層の平面形状のアスペクト比等を異なるようにするとよい。
【００５５】
具体的には、抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の反転電流閾値をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の反転電流閾値より高くする場合は、例えば、以下のようにするとよい。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層の膜厚をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層の膜厚より厚くする。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層と異なる材料で形成する。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層の平面形状の面積をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層の平面形状の面積より小さくする。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層の平面形状のアスペクト比をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層の平面形状のアスペクト比より高くする。
【００５６】
一方、抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の反転電流閾値をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の反転電流閾値より低くする場合は、例えば、以下のようにするとよい。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層の膜厚をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層の膜厚より薄くする。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層と異なる材料で形成する。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層の平面形状の面積をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層の平面形状の面積より大きくする。抵抗変化素子（ＭＴＪ素子ＭＴＪｔ）の記録層の平面形状のアスペクト比をメモリセル素子（ＭＴＪ素子ＭＴＪｍ）の記録層の平面形状のアスペクト比より低くする。
【００５７】
［２−３］書き込み方法
図１２（ａ）及び（ｂ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの磁化反転電流Ｉｃの大きなＭＴＪ素子の書き込み方法を説明するための模式図を示す。図１３（ａ）及び（ｂ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの磁化反転電流Ｉｃの小さなＭＴＪ素子の書き込み方法を説明するための模式図を示す。図１４は、本発明の第２の実施形態に係るＭＴＪ素子の磁化反転電流Ｉｃの波形図を示す。
【００５８】
（磁化反転電流Ｉｃの大きなＭＴＪ素子の場合）
以下に、磁化反転電流Ｉｃの大きなＭＴＪ素子へのデータ書き込み方法について説明する。
【００５９】
図１２（ａ）は、イニシャル状態を示している。図１２（ａ）に示すように、メモリセルアレイには、ＭＴＪ素子ＭＴＪｍとＭＴＪ素子ＭＴＪｔとが直列接続されている。ここで、ＭＴＪ素子ＭＴＪｍは、図１４のＨ領域に示すような磁化反転電流Ｉｃ（反転電流閾値）が大きな素子であり、書き込み電流を増加させなければ記録層の磁化が反転しない。一方、ＭＴＪ素子ＭＴＪｔは、ＭＴＪ素子ＭＴＪｍよりも低い反転電流閾値を有している。このＭＴＪ素子ＭＴＪｔは、固定層及び記録層の磁化が反平行を向いており、高抵抗状態に設定されている。
【００６０】
図１２（ｂ）は、図１２（ａ）のイニシャル状態のメモリセルのデータを読み出す場合を示している。読み出し時、例えば、ビット線ＢＬに１Ｖの電圧を印加し、ソース線ＳＬを０Ｖにする。そして、ＭＴＪ素子ＭＴＪｍに書き込み電流Ｉを流し、記録層の磁化を反転させる。
【００６１】
この際、書き込み電流Ｉは、ＭＴＪ素子ＭＴＪｔにも流れる。このＭＴＪ素子ＭＴＪｔに電流Ｉが流れると、固定層及び記録層の磁化方向が平行となり、低抵抗状態となる。つまり、ＭＴＪ素子ＭＴＪｔの抵抗値Ｒｔがイニシャル状態よりも低下する。そうすると、セル全体の抵抗値Ｒも低下する。このため、Ｖ＝Ｉ×Ｒｔの関係によれば、回路の電圧は一定であり、かつ、抵抗値Ｒが小さくなったので、ＭＴＪ素子ＭＴＪｍを流れる書き込み電流Ｉは大きくなる。従って、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃが大きい場合であっても、ＭＴＪ素子ＭＴＪｍには実質的に電流値の大きな書き込み電流Ｉが流れることで、記録層の磁化を反転させることができる。
【００６２】
以上のように、書き込み電流ＩによりＭＴＪ素子ＭＴＪｔの磁化配置を反平行から平行に変化させて抵抗値を低下させ、ＭＴＪ素子ＭＴＪｍに流れる電流値を増加させることで、磁化反転電流Ｉｃが大きいＭＴＪ素子ＭＴＪｍであっても通常の書き込み電流値で磁化反転を起こすことができる。
【００６３】
（磁化反転電流Ｉｃの小さなＭＴＪ素子の場合）
以下に、磁化反転電流Ｉｃの小さなＭＴＪ素子へのデータ書き込み方法について説明する。
【００６４】
図１３（ａ）は、イニシャル状態を示している。図１３（ａ）に示すように、メモリセルアレイには、ＭＴＪ素子ＭＴＪｍとＭＴＪ素子ＭＴＪｔとが直列接続されている。ここで、ＭＴＪ素子ＭＴＪｍは、図１４のＬ領域に示すような磁化反転電流Ｉｃ（反転電流閾値）が小さな素子であり、書き込み電流を低減しなければ記録層の磁化が反転しない。一方、ＭＴＪ素子ＭＴＪｔは、ＭＴＪ素子ＭＴＪｍよりも高い反転電流閾値を有している。このＭＴＪ素子ＭＴＪｔは、固定層及び記録層の磁化が平行を向いており、低抵抗状態に設定されている。
【００６５】
図１３（ｂ）は、図１３（ａ）のイニシャル状態のメモリセルのデータを読み出す場合を示している。読み出し時、例えば、ビット線ＢＬに１Ｖの電圧を印加し、ソース線ＳＬを０Ｖにする。そして、ＭＴＪ素子ＭＴＪｍに書き込み電流Ｉを流し、記録層の磁化を反転させる。
【００６６】
この際、書き込み電流Ｉは、ＭＴＪ素子ＭＴＪｔにも流れる。このＭＴＪ素子ＭＴＪｔに電流Ｉが流れると、固定層及び記録層の磁化方向が反平行となり、高抵抗状態となる。つまり、ＭＴＪ素子ＭＴＪｔの抵抗値Ｒｔがイニシャル状態よりも増加する。そうすると、セル全体の抵抗値Ｒも増加する。このため、Ｖ＝Ｉ×Ｒｔの関係によれば、回路の電圧は一定であり、かつ、抵抗値Ｒが大きくなったので、ＭＴＪ素子ＭＴＪｍを流れる書き込み電流Ｉは小さくなる。従って、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃが小さい場合であっても、ＭＴＪ素子ＭＴＪｍには実質的に電流値の小さな書き込み電流Ｉが流れることで、記録層の磁化を反転させることができる。
【００６７】
以上のように、書き込み電流ＩによりＭＴＪ素子ＭＴＪｔの磁化配置を平行から反平行に変化させて抵抗値を増加させ、ＭＴＪ素子ＭＴＪｍに流れる電流値を低減させることで、磁化反転電流Ｉｃが小さなＭＴＪ素子ＭＴＪｍであっても通常の書き込み電流値で磁化反転を起こすことができる。
【００６８】
尚、ＭＴＪ素子ＭＴＪｔのイニシャル状態を反平行状態（高抵抗状態）又は平行状態（低抵抗状態）のどちらの状態に設定するかは、対となるＭＴＪ素子ＭＴＪｍの反転電流閾値を調べた結果で決まる。つまり、反転電流閾値が規格値よりも大きなＭＴＪ素子ＭＴＪｍに対しては反平行状態（高抵抗状態）のＭＴＪ素子ＭＴＪｔを設け、反転電流閾値が規格値よりも小さなＭＴＪ素子ＭＴＪｍに対しては平行状態（低抵抗状態）のＭＴＪ素子ＭＴＪｔを設ける。
【００６９】
［２−４］効果
上記第２の実施形態によれば、ＭＴＪ素子ＭＴＪｍの反転電流閾値がばらついた場合であっても、反転電流閾値が大きなＭＴＪ素子ＭＴＪｍに対しては反平行状態（高抵抗状態）のＭＴＪ素子ＭＴＪｔを設定し、反転電流閾値が小さなＭＴＪ素子ＭＴＪｍに対しては平行状態（低抵抗状態）のＭＴＪ素子ＭＴＪｔを設定しておく。これにより、書き込み電流を流すとＭＴＪ素子ＭＴＪｔの磁化反転により抵抗が変化し、これに応じて、ＭＴＪ素子ＭＴＪｍに流れる電流値を増減させることができる。従って、磁化反転電流Ｉｃが大きなＭＴＪ素子ＭＴＪｍに対しては電流値の大きな電流を流すことができ、磁化反転電流Ｉｃが小さなＭＴＪ素子ＭＴＪｍに対しては電流値の小さな電流を流すことができるため、書き込み特性を向上することができる。
【００７０】
［３］第３の実施形態
第３の実施形態は、第２の実施形態の変形例であり、抵抗変化素子としてトリミング用ＭＴＪ素子を２つ用いている。尚、本実施形態において、第１及び第２の実施形態と同様の点については説明を省略する。
【００７１】
［３−１］構造
図１５、図１７及び図１８は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図１６は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００７２】
図１５及び図１６に示すように、第３の実施形態において、第２の実施形態と異なる点は、メモリセル素子として対になって２つの抵抗変化素子を設けている点である。この抵抗変化素子は、高抵抗状態（反平行状態）に設定されたＭＴＪ素子ＭＴＪｔ１と低抵抗状態（平行状態）に設定されたＭＴＪ素子ＭＴＪｔ２とからなる。そして、３つのＭＴＪ素子ＭＴＪｍ、ＭＴＪｔ１、ＭＴＪｔ２が直列接続されている。
【００７３】
ここで、３つのＭＴＪ素子ＭＴＪｍ、ＭＴＪｔ１、ＭＴＪｔ２の接続順は、種々に変更することが可能である。例えば、図１５に示すように、ＳＬ／Ｔｒ／ＭＴＪｍ／ＭＴＪｔ１／ＭＴＪｔ２／ＢＬの順に接続してもよい。図１７に示すように、ＳＬ／Ｔｒ／ＭＴＪｔ１／ＭＴＪｔ２／ＭＴＪｍ／ＢＬの順に接続してもよい。図１８に示すように、ＳＬ／Ｔｒ／ＭＴＪｔ１／ＭＴＪｍ／ＭＴＪｔ２／ＢＬの順に接続してもよい。尚、ＭＴＪ素子ＭＴＪｔ１を低抵抗状態（平行状態）とし、ＭＴＪ素子ＭＴＪｔ２を高抵抗状態（反平行状態）とすることも可能である。
【００７４】
このような本実施形態では、ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の反転電流閾値は、ＭＴＪ素子ＭＴＪｍの反転電流閾値と異なるように設定されている。この反転電流閾値の設定方法は、上述する［２−２］の欄を参照されたい。
【００７５】
［３−２］書き込み方法
本実施形態の書き込み方法は、第２の実施形態とほぼ同じである。特に、磁化反転電流Ｉｃが規格値よりも大きく外れたＭＴＪ素子ＭＴＪｍに対して有効である。
【００７６】
まず、製造段階においては、高抵抗状態（反平行状態）に設定されたＭＴＪ素子ＭＴＪｔ１と低抵抗状態（平行状態）に設定されたＭＴＪ素子ＭＴＪｔ２とを形成する。そして、これらＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２は、メモリセル素子であるＭＴＪ素子ＭＴＪｍに直列接続させる。
【００７７】
次に、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃのばらつきを調べる。その結果、ＭＴＪ素子ＭＴＪｔの磁化反転電流Ｉｃの大小に応じて、２つのＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の磁化を反平行状態（高抵抗状態）又は平行状態（低抵抗状態）のどちらか一方の状態に設定する。
【００７８】
つまり、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃが規格よりも大幅に大きい場合、これに対応するＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の両方の磁化配置を反平行状態にし、合計の抵抗値（Ｒｔ１＋Ｒｔ２）を高めておく。つまり、製造段階で低抵抗状態（平行状態）に設定されたＭＴＪ素子ＭＴＪｔ２の磁化を反平行状態に変化させればよい。
【００７９】
一方、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃが規格よりも大幅に小さい場合、これに対応するＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の両方の磁化配置を平行状態にし、合計の抵抗値（Ｒｔ１＋Ｒｔ２）を下げておく。つまり、製造段階で高抵抗状態（反平行状態）に設定されたＭＴＪ素子ＭＴＪｔ１の磁化を平行状態に変化させればよい。
【００８０】
以上の設定の下、上記第２の実施形態と同様の原理に基づいて、書き込み動作が行われる。
【００８１】
磁化反転電流Ｉｃが大きいＭＴＪ素子ＭＴＪｍにデータを書き込む場合は、反平行状態の２つのＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２に電流Ｉが流れると、平行磁化配置に書き換えられ、低抵抗状態となる。つまり、ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の抵抗値Ｒｔ１、Ｒｔ２がイニシャル状態よりもそれぞれ低下する。そうすると、ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の合計の抵抗Ｒｔ（Ｒｔ：Ｒｔ１＋Ｒｔ２）は大幅に低下し、セル全体の抵抗値Ｒも大幅に低下する。このため、Ｖ＝Ｉ×Ｒの関係によれば、回路の電圧は一定であり、かつ、抵抗値Ｒが小さくなったので、ＭＴＪ素子ＭＴＪｍを流れる書き込み電流Ｉは大きくなる。従って、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃが大きい場合であっても、ＭＴＪ素子ＭＴＪｍには実質的に電流値の大きな書き込み電流Ｉが流れることで、記録層の磁化を反転させることができる。
【００８２】
磁化反転電流Ｉｃが小さいＭＴＪ素子ＭＴＪｍにデータを書き込む場合は、平行状態の２つのＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２に電流Ｉが流れると、反平行磁化配置に書き換えられ、高抵抗状態となる。つまり、ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の抵抗値Ｒｔ１、Ｒｔ２がイニシャル状態よりもそれぞれ増加する。そうすると、ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の合計の抵抗Ｒｔ（Ｒｔ：Ｒｔ１＋Ｒｔ２）は大幅に増加し、セル全体の抵抗値Ｒも大幅に増加する。このため、Ｖ＝Ｉ×Ｒの関係によれば、回路の電圧は一定であり、かつ、抵抗値Ｒが大きくなったので、ＭＴＪ素子ＭＴＪｍを流れる書き込み電流Ｉは小さくなる。従って、ＭＴＪ素子ＭＴＪｍの磁化反転電流Ｉｃが小さい場合であっても、ＭＴＪ素子ＭＴＪｍには実質的に電流値の小さな書き込み電流Ｉが流れることで、記録層の磁化を反転させることができる。
【００８３】
［３−３］効果
上記第３の実施形態によれば、第２の実施形態と同様の効果を得ることができる。さらに、第３の実施形態では、抵抗変化素子として２つのトリミング用ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２を用いている。そして、書き込み動作前に、ＭＴＪ素子ＭＴＪｔの磁化反転電流Ｉｃのばらつきに応じて、２つのＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の磁化を反平行状態（高抵抗状態）又は平行状態（低抵抗状態）のどちらか一方に設定する。このため、磁化反転電流Ｉｃが規格から大きく外れたＭＴＪ素子ＭＴＪｍに対しても、対応する２つのＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の抵抗を変化させることで、ＭＴＪ素子ＭＴＪｍに流れる電流値を大幅に変化させることができる。これにより、セルアレイ内での磁化反転電流のばらつきを見かけ上低減でき、書き込み特性を向上することができる。
【００８４】
［４］第４の実施形態
第４の実施形態は、第２の実施形態の変形例であり、メモリセル素子と抵抗変化素子とを並列接続している。尚、本実施形態において、第１及び第２の実施形態と同様の点については説明を省略する。
【００８５】
［４−１］構造
図１９は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図２０は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００８６】
図１９及び図２０に示すように、第４の実施形態において、第２の実施形態と異なる点は、抵抗変化素子であるＭＴＪ素子ＭＴＪｔが、メモリセル素子であるＭＴＪ素子ＭＴＪｍと並列接続されている点である。
【００８７】
ここで、第２の実施形態と同様、抵抗変化素子のＭＴＪ素子ＭＴＪｔの反転電流閾値は、メモリセル素子のＭＴＪ素子ＭＴＪｍの反転電流閾値と異なるように設定されている。この設定を行うには、上述する［２−２］で述べたように、両者の記録層の膜厚、記録層の材料、記録層の平面形状の面積、記録層の平面形状のアスペクト比等を異なるようにするとよい。但し、図２０に示すように、２つのＭＴＪ素子ＭＴＪｍ、ＭＴＪｔを同一面上に形成する場合、両者の記録層の膜厚及び記録層の材料を異なるように形成するよりは、記録層の平面形状の面積、記録層の平面形状のアスペクト比を異なるように形成する方がプロセス上容易である。
【００８８】
［４−２］効果
上記第４の実施形態によれば、第２の実施形態と同様の効果を得ることができる。さらに、第４の実施形態では、ＭＴＪ素子ＭＴＪｔとＭＴＪ素子ＭＴＪｍとが並列接続されている。このため、ＭＴＪ素子ＭＴＪｔとＭＴＪ素子ＭＴＪｍとが直列接続された第２の実施形態と比べて、セル全体の抵抗値Ｒの変化は小さくなるが、ＭＴＪ素子ＭＴＪｔとＭＴＪ素子ＭＴＪｍとを同一面上に形成することが可能であり、プロセスが容易となる利点がある。
【００８９】
［５］第５の実施形態
第５の実施形態は、第３の実施形態の変形例であり、２つの抵抗変化素子がメモリセルアレイの端部に設けられている。尚、本実施形態において、第１乃至第４の実施形態と同様の点については説明を省略する。
【００９０】
［５−１］構造
図２１及び図２３は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図２２は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００９１】
図２１及び図２２に示すように、第５の実施形態において、第３の実施形態と異なる点は、メモリセルアレイＭＣＡの端部において、ビット線毎にトリミング用のＭＴＪ素子ＭＴＪｔが設けられている点である。
【００９２】
具体的には、複数のメモリセルが接続されたビット線ＢＬに、高抵抗状態（反平行状態）に設定されたＭＴＪ素子ＭＴＪｔ１と低抵抗状態（平行状態）に設定されたＭＴＪ素子ＭＴＪｔ２とが接続されている。これらＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２は、互いに直列接続し、メモリセルアレイＭＣＡの端部に配置されている。
【００９３】
尚、図２３に示すように、ＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２は互いに並列接続していてもよい。また、トリミング用のＭＴＪ素子ＭＴＪｔは、１つでもよいし、３つ以上でもよい。
【００９４】
［５−２］効果
上記第５の実施形態によれば、第３の実施形態と同様の効果を得ることができる。さらに、第５の実施形態では、ビット線ＢＬ毎にトリミング用のＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２が設けられているため、ＭＴＪ素子ＭＴＪｍ毎にトリミング用のＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２を設ける場合よりも、セル面積を縮小することができる。
【００９５】
［６］第６の実施形態
第６の実施形態は、チェーン構造のメモリセルにトリミング用のＭＴＪ素子を接続している。尚、本実施形態において、第１及び第２の実施形態と同様の点については説明を省略する。
【００９６】
［６−１］構造
図２４は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図２５は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００９７】
図２４及び図２５に示すように、第６の実施形態において、第２の実施形態と異なる点は、メモリセルがチェーン構造となっており、このチェーン構造にトリミング用のＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２が接続されている。
【００９８】
具体的には、次のようになる。トランジスタＴｒ１のソース／ドレイン拡散層４ｃ、４ｄにＭＴＪ素子ＭＴＪｍ１の両端がそれぞれ接続され、これを１つのユニットセルＵＣ１とする。同様に、トランジスタＴｒ２のソース／ドレイン拡散層４ｄ、４ｅにＭＴＪ素子ＭＴＪｍ２の両端がそれぞれ接続され、これを１つのユニットセルＵＣ２とする。トランジスタＴｒ３のソース／ドレイン拡散層４ｅ、４ｆにＭＴＪ素子ＭＴＪｍ３の両端がそれぞれ接続され、これを１つのユニットセルＵＣ３とする。トランジスタＴｒ４のソース／ドレイン拡散層４ｆ、４ｇにＭＴＪ素子ＭＴＪｍ４の両端がそれぞれ接続され、これを１つのユニットセルＵＣ４とする。そして、隣り合うセルでソース／ドレイン拡散層を共有することで、これらのユニットセルＵＣ１、ＵＣ２、ＵＣ３、ＵＣ４は直列接続されている。
【００９９】
このようなチェーン構造のメモリセルに対して、ユニットセルＵＣ１のソース／ドレイン拡散層４ｃをトリミングセルＴＣと共有することで、トリミングセルＴＣが直列接続されている。トリミングセルＴＣは、直列接続されたトリミング用のＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２と、トランジスタＴｒｔとで構成されている。そして、トランジスタＴｒｔのソース／ドレイン拡散層４ｂ、４ｃに直列接続されたＭＴＪ素子ＭＴＪｔ１、ＭＴＪｔ２の両端がそれぞれ接続されている。
【０１００】
このようなチェーン構造のメモリセル及びトリミングセルＴＣには、選択ゲートトランジスタＴｒｓが接続されている。選択ゲートトランジスタＴｒｓのソース／ドレイン拡散層４ａには、コンタクトＣ１４を介してビット線ＢＬが接続されている。
【０１０１】
［６−２］効果
上記第６の実施形態によれば、第２の実施形態と同様の効果を得ることができる。
【０１０２】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す回路図。
【図２】本発明の第１の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す断面図。
【図３】本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの他のメモリセルを示す回路図。
【図４】図４（ａ）及び（ｂ）は、本発明の第１の実施形態に係る平行磁化型のＭＴＪ素子の断面図。
【図５】図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係る垂直磁化型のＭＴＪ素子の断面図。
【図６】本発明の第１の実施形態に係るアンチ・フューズ素子の断面図。
【図７】図７（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの書き込み方法を説明するための模式図。
【図８】本発明の第１の実施形態に係るＭＴＪ素子の磁化反転電流Ｉｃの波形図。
【図９】本発明の第２の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す回路図。
【図１０】本発明の第２の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す断面図。
【図１１】本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの他のメモリセルを示す回路図。
【図１２】図１２（ａ）及び（ｂ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの磁化反転電流Ｉｃの大きなＭＴＪ素子の書き込み方法を説明するための模式図。
【図１３】図１３（ａ）及び（ｂ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの磁化反転電流Ｉｃの小さなＭＴＪ素子の書き込み方法を説明するための模式図。
【図１４】本発明の第２の実施形態に係るＭＴＪ素子の磁化反転電流Ｉｃの波形図。
【図１５】本発明の第３の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す回路図。
【図１６】本発明の第３の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す断面図。
【図１７】本発明の第３の実施形態に係わる磁気ランダムアクセスメモリの他のメモリセルを示す回路図。
【図１８】本発明の第３の実施形態に係わる磁気ランダムアクセスメモリの他のメモリセルを示す回路図。
【図１９】本発明の第４の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す回路図。
【図２０】本発明の第４の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す断面図。
【図２１】本発明の第５の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す回路図。
【図２２】本発明の第５の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す断面図。
【図２３】本発明の第５の実施形態に係わる磁気ランダムアクセスメモリの他のメモリセルを示す回路図。
【図２４】本発明の第６の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す回路図。
【図２５】本発明の第６の実施形態に係わる磁気ランダムアクセスメモリのメモリセルを示す断面図。
【符号の説明】
【０１０４】
１…半導体基板、２…素子分離領域、３…ゲート電極、４ａ、４ｂ…ソース／ドレイン拡散層、５…配線、６…上部電極、１１…固定層、１２…非磁性層、１３…記録層、２１、２３…導電層、２２…絶縁層、ＭＴＪｍ…メモリセル素子のＭＴＪ素子、ＭＴＪｔ…トリミング用のＭＴＪ素子、ＡＦ…アンチ・フューズ素子、Ｔｒ…トランジスタ、ＢＬ…ビット線、ＷＬ…ワード線、ＳＬ…ソース線、Ｃｎ…コンタクト、ＳＧ…選択ゲートトランジスタ。
【図１】
2008177276.tif 000003
【図２】
2008177276.tif 000004
【図３】
2008177276.tif 000005
【図４】
2008177276.tif 000006
【図５】
2008177276.tif 000007
【図６】
2008177276.tif 000008
【図７】
2008177276.tif 000009
【図８】
2008177276.tif 000010
【図９】
2008177276.tif 000011
【図１０】
2008177276.tif 000012
【図１１】
2008177276.tif 000013
【図１２】
2008177276.tif 000014
【図１３】
2008177276.tif 000015
【図１４】
2008177276.tif 000016
【図１５】
2008177276.tif 000017
【図１６】
2008177276.tif 000018
【図１７】
2008177276.tif 000019
【図１８】
2008177276.tif 000020
【図１９】
2008177276.tif 000021
【図２０】
2008177276.tif 000022
【図２１】
2008177276.tif 000023
【図２２】
2008177276.tif 000024
【図２３】
2008177276.tif 000025
【図２４】
2008177276.tif 000026
【図２５】
2008177276.tif 000027