(57)【要約】【課題】プログラム電流の電流値の範囲を容易に設定することのできる技術を提供する。【解決手段】データ線駆動回路は、単一ラインドライバ３００と、ゲート電圧生成回路４００とを備えている。単一ラインドライバ３００は、駆動トランジスタ２１〜２８と、スイッチングトランジスタ８１〜８８との直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有している。ゲート電圧生成回路４００は、カレントミラー回路部を構成する２つのトランジスタ７１，７２と、駆動トランジスタ７３と、定電圧発生用トランジスタ３１とを含んでいる。各種のパラメータ（トランジスタ３１，３２の利得係数の相対値Ｋａ，Ｋｂ、ゲート電圧生成回路４００の電源電圧VDREF 、駆動トランジスタ７３のゲート信号VRIN）の設計値を変更することによって、出力電流Ｉout の範囲を調整できる。【選択図】図５
2008257258.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置であって、
発光素子を含む画素がマトリクス状に配列された画素マトリクスと、
前記画素マトリクスの行方向に沿って配列された画素群にそれぞれ接続された複数の走査線と、
前記画素マトリクスの列方向に沿って配列された画素群にそれぞれ接続された複数のデータ線と、
前記複数の走査線に接続され、前記画素マトリクスの１つの行を選択するための走査線駆動回路と、
前記発光素子の発光の階調に応じた電流値を有するデータ信号を生成して、前記複数のデータ線のうちの少なくとも１つのデータ線上に出力することが可能なデータ線駆動回路と、
を備え、
前記データ線駆動回路は、
所定の電流を発生させるための第１の駆動トランジスタと、外部回路から与えられる制御信号に応じてオン／オフ制御される第１のスイッチングトランジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有する電流加算型の電流生成回路と、
所定の信号レベルを有する制御電極信号を生成してＮ個の前記第１の駆動トランジスタの制御電極に共通に供給する制御電極信号生成回路と、
を備える電気光学装置。
【請求項２】
請求項１記載の電気光学装置であって、
前記制御電極信号生成回路は、
第１の制御電極を有し、前記制御電極信号を前記第１の制御電極から発生するための制御電極信号発生用トランジスタと、
前記制御電極信号発生用トランジスタに一定の電流を流す定電流回路と、
を有しており、
前記制御電極信号発生用トランジスタの前記第１の制御電極と前記電流生成回路の前記Ｎ個の第１の駆動トランジスタの制御電極とが互いに接続されている、電気光学装置。
【請求項３】
請求項２記載の電気光学装置であって、
前記定電流回路は、
第１と第２の配線にそれぞれ接続された２つのトランジスタを有し、第１の配線に発生した電流値に比例した電流値を前記第２の配線に発生させるためのカレントミラー回路部と、
前記第１の配線に接続され、外部回路から与えられる制御信号に応じて所定の電流を前記第１の配線上に発生させる第２の駆動トランジスタと、
を含み、
前記第２の配線に、前記制御電極信号発生用トランジスタが接続されている、電気光学装置。
【請求項４】
請求項２または３記載の電気光学装置であって、
前記電流生成回路は、さらに、
前記第１の駆動トランジスタと前記第１のスイッチングトランジスタとのＮ組の直列接続と並列に設けられたオフセット電流発生用の第３の駆動トランジスタを有しており、
前記第３の駆動トランジスタと前記データ線との間にはスイッチングトランジスタが設けられておらず、前記第３の駆動トランジスタの制御電極が前記制御電極信号発生用トランジスタの前記第１の制御電極と接続されている、電気光学装置。
【請求項５】
請求項１ないし４のいずれかに記載の電気光学装置であって、
前記第１の駆動トランジスタと前記第１のスイッチングトランジスタの各直列接続は、抵抗要素を含んでいる、電気光学装置。
【請求項６】
請求項５記載の電気光学装置であって、
前記抵抗要素はトランジスタである、電気光学装置。
【請求項７】
請求項１ないし６のいずれかに記載の電気光学装置であって、
前記Ｎ個の第１の駆動トランジスタのうちのｎ番目（ｎは１からＮまでの整数）のトランジスタの利得係数の相対値が２n-1 になるように、前記Ｎ個の第１の駆動トランジスタが構成されている、電気光学装置。
【請求項８】
請求項１ないし７のいずれかに記載の電気光学装置であって、
前記画素マトリクスは、アクティブマトリクス駆動法によって駆動される、電気光学装置。
【請求項９】
請求項１ないし７のいずれかに記載の電気光学装置であって、
前記画素マトリクスは、パッシブマトリクス駆動法によって駆動される、電気光学装置。
【請求項１０】
発光素子を含む画素のマトリクスを駆動する際に、前記画素に接続されたデータ線に前記発光素子の発光の階調に応じた電流値を有するデータ信号を出力するためのデータ線駆動回路であって、
所定の電流を発生させるための第１の駆動トランジスタと、外部回路から与えられる制御信号に応じてオン／オフ制御される第１のスイッチングトランジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有する電流加算型の電流生成回路と、
所定の信号レベルを有する制御電極信号を生成してＮ個の前記第１の駆動トランジスタの制御電極に共通に供給する制御電極信号生成回路と、
を備えるデータ線駆動回路。
【請求項１１】
定電流生成手段と、信号入力線と、出力端と、
前記定電流生成手段により生成される基準電流と前記信号入力線に供給される信号とに基づいて生成した出力電流を前記出力端に出力する電流出力手段と、
を備えることを特徴とする電流生成回路。
【請求項１２】
請求項１１に記載の電流生成回路であって、前記定電流生成手段がカレントミラー回路を含んで構成されることを特徴とする電流生成回路。
【請求項１３】
請求項１１または１２に記載の電流生成回路であって、前記定電流生成手段が少なくとも１つの基準電圧源を備えて構成されることを特徴とする電流生成回路。
【請求項１４】
請求項１１から１３のいずれかに記載の電流生成回路であって、前記電流出力手段が、利得係数の異なる複数の第１のトランジスタを含んで構成されることを特徴とする電流生成回路。
【請求項１５】
請求項１４に記載の電流生成回路であって、前記電流出力手段が、前記複数の第１のトランジスタのうち前記信号により選択されたトランジスタに流れる電流を合成することにより前記出力電流を生成する手段であることを特徴とする電流生成回路。
【請求項１６】
請求項１４または１５に記載の電流生成回路であって、前記定電流生成手段が、前記第１のトランジスタのゲート電極に接続された第２のトランジスタを備えて構成されることを特徴とする電流生成回路。
【請求項１７】
請求項１６に記載の電流生成回路であって、前記第２のトランジスタは、前記基準電流を前記複数の第１のトランジスタのゲート電圧に変換する機能を有することを特徴とする電流生成回路。
【請求項１８】
請求項１４から１７のいずれかに記載の電流生成回路であって、前記出力端と前記複数の第１のトランジスタとの間に、前記複数の第１のトランジスタの少なくとも１つに対応する第１の抵抗付加手段を備えていることを特徴とする電流生成回路。
【請求項１９】
請求項１８に記載の電流生成回路であって、前記第１の抵抗付加手段が第３のトランジスタであることを特徴とする電流生成回路。
【請求項２０】
請求項１９に記載の電流生成回路であって、前記定電流生成手段は、前記第３のトランジスタのゲート電極と接続された第４のトランジスタを備えていることを特徴とする電流生成回路。
【請求項２１】
請求項１１から２０のいずれかに記載の電流生成回路であって、前記電流出力手段が前記出力電流の下限値を規定するオフセット電流経路を備えることを特徴とする電流生成回路。
【請求項２２】
請求項１６かつ２１に記載の電流生成回路であって、前記オフセット電流経路は、そのゲート電極が前記第２のトランジスタに接続された第５のトランジスタを備えることを特徴とする電流生成回路。
【請求項２３】
請求項２２に記載の電流生成回路であって、前記出力端と前記第５のトランジスタとの間に第２の抵抗付加手段を備えることを特徴とする電流生成回路。
【請求項２４】
請求項２３に記載の電流生成回路であって、前記第２の抵抗付加手段が第６のトランジスタであることを特徴とする電流生成回路。
【請求項２５】
請求項１１から２４のいずれかに記載の前記電流生成回路の駆動方法であって、前記基準電流を前記出力電流の最大値と最小値の中間近傍の値に設定することを特徴とする電流生成回路の駆動方法。
【請求項２６】
請求項２２から２４のいずれかに記載の前記電流生成回路の駆動方法であって、前記第５のトランジスタの利得係数を変化させることにより前記出力電流を制御することを特徴とする電流生成回路の駆動方法。
【請求項２７】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された電気光学素子と、前記走査線を駆動する走査線駆動回路及び前記データ線を駆動するデータ線駆動回路とを備えた電気光学装置であって、
前記データ線駆動回路が請求項１１から２４のいずれかに記載の前記電流生成回路を備え、前記電流生成回路の出力電流を前記データ線に入力する手段を備えることを特徴とする電気光学装置。
【請求項２８】
請求項２７に記載の電気光学装置であって、
前記電気光学素子が電流駆動型素子であることを特徴とする電気光学装置。
【請求項２９】
請求項２８に記載の電気光学装置であって、前記電流駆動型素子が有機エレクトロルミネッセンス素子であることを特徴とする電気光学装置。
【請求項３０】
請求項２７から２９のいずれかに記載の電気光学装置であって、前記電気光学素子に供給されるデータを記憶するメモリと、前記メモリから読み出したデータを前記信号として前記走査線駆動回路もしくは前記データ線駆動回路に供給し、前記走査線駆動回路および前記データ線駆動回路の動作を制御する制御回路とを備えることを特徴とする電気光学装置。
【請求項３１】
請求項２７から３０のいずれかに記載の電気光学装置であって、当該駆動システムを構成する所定の回路に基準動作信号を供給する発振回路を備えることを特徴とする電気光学装置。
【請求項３２】
請求項１１から２４のいずれかに記載の前記電流生成回路が実装されてなる半導体集積回路装置。
【請求項３３】
請求項２７から３１のいずれかに記載の前記電気光学装置が実装されてなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発光素子の画素回路に対して、発光階調の設定のために供給されるプログラミング電流を生成する技術に関する。
【背景技術】
【０００２】
近年、有機ＥＬ素子（Organic ElectroLuminescent devices）を用いた電気光学装置が開発されている。有機ＥＬ素子は、自発光素子であり、バックライトが不要なので、低消費電力、高視野角、高コントラスト比の表示装置を達成できるものと期待されている。なお、本明細書において、「電気光学装置」とは、電気信号を光に変換する装置を意味している。電気光学装置の最も普通の形態は、画像を表す電気信号を画像を表す光に変換する表示装置である。
【０００３】
有機ＥＬ素子を用いたアクディブマトリクス駆動の電気光学装置では、各有機ＥＬ素子に対して、発光階調を調整するための画素回路が設けられる。各画素回路における発光階調の設定は、発光階調に応じた電圧値または電流値を画素回路に供給することによって実行される。電圧値によって発光階調の設定を行う方法は電圧プログラミング方式と呼ばれており、また、電流値によって発光階調の設定を行う方法は電流プログラミング方式と呼ばれている。ここで、「プログラミング」は、「発光階調の設定」を意味するものとして使用されている。電流プログラミング方式では、画素回路をプログラミングする際の電流は「プログラミング電流」と呼ばれる。電流プログラミング方式の電気光学装置では、各有機ＥＬ素子の画素回路に対して、発光の階調に応じた正確な電流値のプログラミング電流を生成して各画素回路に供給する電流生成回路が利用される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、発光階調に応じたプログラミング電流値は、画素回路の構成に依存する。一方、画素回路の構成は、電気光学装置の設計に応じて多少変更される場合が多い。従って、電流生成回路としては、画素回路の実際の構成に合わせて、その出力電流値（プログラミング電流値）の範囲を設定し易い回路が望まれていた。
【０００５】
本発明は、上述した従来の課題を解決するためになされたものであり、プログラム電流の電流値の範囲を容易に設定することのできる技術を提供することを第１の目的とする。また、回路構成がシンプルで生産性や耐久性に優れた電流生成回路およびその駆動方法、およびこれを用いた電気光学装置、半導体集積回路装置、電子機器を提供することを第２の目的とする。
【課題を解決するための手段】
【０００６】
上述の目的の少なくとも一部を達成するために、本発明の第１の電気光学装置は、電気光学装置であって、発光素子を含む画素がマトリクス状に配列された画素マトリクスと、前記画素マトリクスの行方向に沿って配列された画素群にそれぞれ接続された複数の走査線と、前記画素マトリクスの列方向に沿って配列された画素群にそれぞれ接続された複数のデータ線と、前記複数の走査線に接続され、前記画素マトリクスの１つの行を選択するための走査線駆動回路と、前記発光素子の発光の階調に応じた電流値を有するデータ信号を生成して、前記複数のデータ線のうちの少なくとも１つのデータ線上に出力することが可能なデータ線駆動回路と、を備え、前記データ線駆動回路は、所定の電流を発生させるための第１の駆動トランジスタと、外部回路から与えられる制御信号に応じてオン／オフ制御される第１のスイッチングトランジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有する電流加算型の電流生成回路と、所定の信号レベルを有する制御電極信号を生成してＮ個の前記第１の駆動トランジスタの制御電極に共通に供給する制御電極信号生成回路と、を備える。
【０００７】
この構成によれば、電流生成回路のＮ個の第１の駆動トランジスタの設計値の調整によって、それぞれの電流駆動能力を設定することができるので、データ線の電流値（プログラム電流値）の範囲を容易に設定することが可能である。また、制御電極信号生成回路から、Ｎ個の第１の駆動トランジスタの制御電極に対して制御電極信号を共通に供給するので、安定した正確な電流値を有するデータ信号を発生させることが可能である。
【０００８】
なお、前記制御電極信号生成回路は、第１の制御電極を有し、前記制御電極信号を前記第１の制御電極から発生するための制御電極信号発生用トランジスタと、前記制御電極信号発生用トランジスタに一定の電流を流す定電流回路と、を有していてもよい。このとき、前記制御電極信号発生用トランジスタの前記第１の制御電極と前記電流生成回路の前記Ｎ個の第１の駆動トランジスタの制御電極とが互いに接続される。
【０００９】
この構成によれば、定電流回路に流れる一定の電流値の設計値を調整することによっても、データ線の電流値の範囲を設定することが可能となる。
【００１０】
前記定電流回路は、第１と第２の配線にそれぞれ接続された２つのトランジスタを有し、第１の配線に発生した電流値に比例した電流値を前記第２の配線に発生させるためのカレントミラー回路部と、前記第１の配線に接続され、外部回路から与えられる制御信号に応じて所定の電流を前記第１の配線上に発生させる第２の駆動トランジスタと、を含み、前記第２の配線に、前記制御電極信号発生用トランジスタが接続されているように構成されていてもよい。
【００１１】
この構成によれば、カレントミラー回路部の構成や、第２の駆動トランジスタの電流駆動能力の設計値を調整することによっても、データ線の電流値の範囲を設定することが可能となる。
【００１２】
前記電流生成回路は、さらに、前記第１の駆動トランジスタと前記第１のスイッチングトランジスタとのＮ組の直列接続と並列に設けられたオフセット電流発生用の第３の駆動トランジスタを有しており、前記第３の駆動トランジスタと前記データ線との間にはスイッチングトランジスタが設けられておらず、前記第３の駆動トランジスタの制御電極が前記制御電極信号発生用トランジスタの前記第１の制御電極と接続されているように構成されていてもよい。
【００１３】
この構成によれば、発光素子の発光階調とデータ線の電流値との関係にオフセットを設けることができるので、データ線の電流値を好ましい範囲に設定することが可能となる。
【００１４】
前記第１の駆動トランジスタと前記第１のスイッチングトランジスタの各直列接続は、抵抗要素を含んでいてもよい。
【００１５】
この構成によれば、データ信号のノイズを低減することができる。
【００１６】
なお、前記抵抗要素は例えばトランジスタである。
【００１７】
前記Ｎ個の第１の駆動トランジスタのうちのｎ番目（ｎは１からＮまでの整数）のトランジスタの利得係数の相対値が２n-1 になるように、前記Ｎ個の第１の駆動トランジスタが構成されていてもよい。
【００１８】
この構成によれば、データ信号の電流値の範囲を広く確保することができる。
【００１９】
なお、前記画素マトリクスは、アクティブマトリクス駆動法によって駆動されるものであってもよい。あるいは、前記画素マトリクスは、パッシブマトリクス駆動法によって駆動されるものであってもよい。
【００２０】
本発明による電流生成回路は、定電流生成手段と、信号入力線と、出力端と、前記定電流生成手段により生成される基準電流と前記信号入力線に供給される信号とに基づいて生成した出力電流を前記出力端に出力する電流出力手段と、を備えることを特徴とする。
【００２１】
この電流生成回路は、回路構成がシンプルで生産性や耐久性に優れるといった各種の優れた特徴を有する。
【００２２】
なお、前記定電流生成手段は、カレントミラー回路を含んで構成されていてもよい。
【００２３】
また、前記定電流生成手段が少なくとも１つの基準電圧源を備えて構成されてもよい。
【００２４】
前記電流出力手段は、利得係数の異なる複数の第１のトランジスタを含んで構成されていてもよい。
【００２５】
前記電流出力手段が、前記複数の第１のトランジスタのうち前記信号により選択されたトランジスタに流れる電流を合成することにより前記出力電流を生成する手段であるとしてもよい。
【００２６】
前記定電流生成手段が、前記第１のトランジスタのゲート電極に接続された第２のトランジスタを備えて構成されるものとしてもよい。
【００２７】
前記第２のトランジスタは、前記基準電流を前記複数の第１のトランジスタのゲート電圧に変換する機能を有することとしてもよい。
【００２８】
前記出力端と前記複数の第１のトランジスタとの間に、前記複数の第１のトランジスタの少なくとも１つに対応する第１の抵抗付加手段を備えていることとしてもよい。
【００２９】
前記第１の抵抗付加手段が第３のトランジスタであることとしてもよい。
【００３０】
前記定電流生成手段は、前記第３のトランジスタのゲート電極と接続された第４のトランジスタを備えていることとしてもよい。
【００３１】
前記電流出力手段が前記出力電流の下限値を規定するオフセット電流経路を備えることとしてもよい。
【００３２】
前記オフセット電流経路は、そのゲート電極が前記第２のトランジスタに接続された第５のトランジスタを備えることとしてもよい。
【００３３】
前記出力端と前記第５のトランジスタとの間に第２の抵抗付加手段を備えることとしてもよい。
【００３４】
前記第２の抵抗付加手段が第６のトランジスタであることとしてもよい。
【００３５】
前記基準電流を前記出力電流の最大値と最小値の中間近傍の値に設定することとしてもよい。
【００３６】
前記第５のトランジスタの利得係数を変化させることにより前記出力電流を制御することとしてもよい。
【００３７】
本発明による第２の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された電気光学素子と、前記走査線を駆動する走査線駆動回路及び前記データ線を駆動するデータ線駆動回路とを備えた電気光学装置であって、前記データ線駆動回路が上述したいずれかの電流生成回路を備え、前記電流生成回路の出力電流を前記データ線に入力する手段を備える。
【００３８】
前記電気光学素子が電流駆動型素子であることとしてもよい。
【００３９】
また、前記電流駆動型素子が有機エレクトロルミネッセンス素子であることとしてもよい。
【００４０】
なお、本発明は、種々の形態で実現することが可能であり、例えば、データ線駆動回路、そのデータ線駆動回路を備えた電気光学装置や表示装置、その電気光学装置や表示装置を備えた電子装置、それらの装置の駆動方法、その方法の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
【発明を実施するための最良の形態】
【００４１】
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．装置の全体構成：
Ｂ．第１実施例：
Ｃ．第２実施例：
Ｄ．電子機器への適用例：
Ｅ．変形例
【００４２】
Ａ．装置の全体構成：
図１は、本発明の一実施例としての電気光学装置１００の回路構成を示すブロック図である。この電気光学装置１００は、発光素子がマトリクス状に配置された表示パネル部１０１（「画素領域」とも呼ぶ）と、表示パネル部１０１のデータ線を駆動するデータ線駆動回路１０２と、表示パネル部１０１の走査線（「ゲート線」とも呼ぶ）を駆動する走査線駆動回路１０３（「ゲートドライバ」とも呼ぶ）と、コンピュータ１１０から供給される表示データを記憶するメモリ１０４と、基準動作信号を他の構成要素に供給する発振回路１０６と、電源回路１０７と、電気光学装置１００内の各構成要素を制御するための制御回路１０５と、を備えている。
【００４３】
電気光学装置１００の各構成要素１０１〜１０７は、それぞれが独立した部品（例えば、１チップの半導体集積回路装置）によって構成されていてもよく、あるいは、各構成要素１０１〜１０７の全部もしくは一部が、一体となった部品として構成されていてもよい。例えば、表示パネル部１０１に、データ線駆動回路１０２と走査線駆動回路１０３とが一体的に構成されていてもよい。また、構成要素１０２〜１０６の全部もしくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウエア的に実現されていてもよい。
【００４４】
図２は、表示パネル部１０１とデータ線駆動回路１０２の内部構成を示している。表示パネル部１０１は、マトリクス状に配列された複数の画素回路２００を有しており、各画素回路２００は有機ＥＬ素子２２０をそれぞれ有している。画素回路２００のマトリクスには、その列方向に沿って伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ）と、行方向に沿って伸びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ）とがそれぞれ接続されている。なお、データ線は「ソース線」とも呼ばれ、また、走査線は「ゲート線」とも呼ばれる。また、本明細書では、画素回路２００を「単位回路」あるいは「画素」とも呼ぶ。画素回路２００内のトランジスタは、通常はＴＦＴで構成される。
【００４５】
走査線駆動回路１０３は、複数の走査線Ｙｎの中の１本を選択的に駆動して１行分の画素回路群を選択する。データ線駆動回路１０２は、各データ線Ｘｍをそれぞれ駆動するための複数の単一ラインドライバ３００と、ゲート電圧生成回路４００とを有している。ゲート電圧生成回路４００は、所定の電圧値を有するゲート制御信号を単一ラインドライバ３００に供給する。ゲート電圧生成回路４００と単一ラインドライバ３００の内部構成については後述する。
【００４６】
単一ラインドライバ３００は、各データ線Ｘｍを介して画素回路２００にデータ信号を供給する。このデータ信号に応じて画素回路２００の内部状態（後述する）が設定されると、これに応じて有機ＥＬ素子２２０に流れる電流値が制御され、この結果、有機ＥＬ素子２２０の発光の階調が制御される。
【００４７】
制御回路１０５（図１）は、表示パネル部１０１の表示状態を表す表示データ（画像データ）を、各有機ＥＬ素子２２０の発光の階調を表すマトリクスデータに変換する。マトリクスデータは、１行分の画素回路群を順次選択するための走査線駆動信号と、選択された画素回路群の有機ＥＬ素子２２０に供給するデータ線信号のレベルを示すデータ線駆動信号とを含んでいる。走査線駆動信号とデータ線駆動信号は、走査線駆動回路１０３とデータ線駆動回路１０２にそれぞれ供給される。制御回路１０５は、また、走査線とデータ線の駆動タイミングのタイミング制御を行う。
【００４８】
図３は、画素回路２００の内部構成を示す回路図である。この画素回路２００は、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交点に配置されている回路である。なお、走査線Ｙｎは、２本のサブ走査線Ｖ１，Ｖ２を含んでいる。
【００４９】
画素回路２００は、データ線Ｘｍに流れる電流値に応じて有機ＥＬ素子２２０の階調を調節する電流プログラム回路である。具体的には、この画素回路２００は、有機ＥＬ素子２２０の他に、４つのトランジスタ２１１〜２１４と、保持キャパシタ２３０（「保持コンデンサ」あるいは「記憶キャパシタ」とも呼ぶ）とを有している。保持キャパシタ２３０は、データ線Ｘｍを介して供給されたデータ信号に応じた電荷を保持し、これによって、有機ＥＬ素子２２０の発光の階調を調節するためのものである。換言すれば、保持キャパシタ２３０は、データ線Ｘｍに流れる電流に応じた電圧を保持する。第１ないし第３のトランジスタ２１１〜２１３はｎチャンネル型ＦＥＴであり、第４のトランジスタ２１４はｐチャンネル型ＦＥＴである。有機ＥＬ素子２２０は、フォトダイオードと同様の電流注入型（電流駆動型）の発光素子なので、ここではダイオードの記号で描かれている。
【００５０】
第１のトランジスタ２１１のソースは、第２のトランジスタ２１２のドレインと、第３のトランジスタ２１３のドレインと、第４のトランジスタ２１４のドレインと、にそれぞれ接続されている。第１のトランジスタ２１１のドレインは、第４のトランジスタ２１４のゲートに接続されている。保持キャパシタ２３０は、第４のトランジスタ２１４のソースとゲートとの間に接続されている。また、第４のトランジスタ２１４のソースは、電源電位Ｖｄｄにも接続されている。
【００５１】
第２のトランジスタ２１２のソースは、データ線Ｘｍを介して単一ラインドライバ３００（図２）に接続されている。有機ＥＬ素子２２０は、第３のトランジスタ２１３のソースと接地電位との間に接続されている。
【００５２】
第１と第２のトランジスタ２１１，２１２のゲートは、第１のサブ走査線Ｖ１に共通に接続されている。また、第３のトランジスタ２１３のゲートは、第２のサブ走査線Ｖ２に接続されている。
【００５３】
第１と第２のトランジスタ２１１，２１２は、保持キャパシタ２３０に電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ２１３は、有機ＥＬ素子２２０の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ２１４は、有機ＥＬ素子２２０に流れる電流値を制御するための駆動トランジスタである。第４のトランジスタ２１４の電流値は、保持キャパシタ２３０に保持される電荷量（蓄積電荷量）によって制御される。
【００５４】
図４は、画素回路２００の動作を示すタイミングチャートである。ここでは、第１のサブ走査線Ｖ１の電圧値（以下、「第１のゲート信号Ｖ１」も呼ぶ）と、第２のサブ走査線Ｖ２の電圧値（以下、「第２のゲート信号Ｖ２」も呼ぶ）と、データ線Ｘｍの電流値Ｉout （「データ信号Ｉout 」も呼ぶ）と、有機ＥＬ素子２２０に流れる電流値ＩＥＬとが示されている。
【００５５】
駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとに分かれている。ここで、「駆動周期Ｔｃ」とは、表示パネル部１０１内のすべての有機ＥＬ素子２２０の発光の階調が１回ずつ更新される周期を意味しており、いわゆるフレーム周期と同じものである。階調の更新は、１行分の画素回路群毎に行われ、駆動周期Ｔｃの間にＮ行分の画素回路群の階調が順次更新される。例えば、３０Ｈｚで全画素回路の階調が更新される場合には、駆動周期Ｔｃは約３３ｍｓである。
【００５６】
プログラミング期間Ｔｐｒは、有機ＥＬ素子２２０の発光の階調を画素回路２００内に設定する期間である。本明細書では、画素回路２００への階調の設定を「プログラミング」と呼んでいる。例えば、駆動周期Ｔｃが約３３ｍｓであり、走査線Ｙｎの総数Ｎが４８０本である場合には、プログラミング周期Ｔｐｒは約６９μｓ（＝３３ｍｓ／４８０）以下になる。
【００５７】
プログラミング期間Ｔｐｒでは、まず、第２のゲート信号Ｖ２をＬレベルに設定して第３のトランジスタ２１３をオフ状態（閉状態）に保つ。次に、データ線Ｘｍ上に発光階調に応じた電流値Ｉｍを流しながら、第１のゲート信号Ｖ１をＨレベルに設定して第１と第２のトランジスタ２１１，２１２をオン状態（開状態）にする。このとき、このデータ線Ｘｍの単一ラインドライバ３００（図２）は、発光階調に応じた一定の電流値Ｉｍを流す定電流源として機能する。図４（ｃ）に示されているように、この電流値Ｉｍは、所定の電流値の範囲ＲＩ内において、有機ＥＬ素子２２０の発光の階調に応じた値に設定されている。
【００５８】
保持キャパシタ２３０には、第４のトランジスタ２１４（駆動トランジスタ）を流れる電流値Ｉｍに対応した電荷が保持される。この結果、第４のトランジスタ２１４のソース／ゲート間には、保持キャパシタ２３０に記憶された電圧が印加される。なお、本明細書では、プログラミングに用いられるデータ信号の電流値Ｉｍを「プログラミング電流値Ｉｍ」と呼ぶ。
【００５９】
プログラミングが終了すると、走査線駆動回路１０３が第１のゲート信号Ｖ１をＬレベルに設定して第１と第２のトランジスタ２１１，２１２をオフ状態とし、また、データ線駆動回路１０２はデータ信号Ｉout を停止する。
【００６０】
発光期間Ｔｅｌでは、第１のゲート信号Ｖ１をＬレベルに維持して第１と第２のトランジスタ２１１，２１２をオフ状態に保ったまま、第２のゲート信号Ｖ２をＨレベルに設定して第３のトランジスタ２１３をオン状態に設定する。保持キャパシタ２３０には、プログラミング電流値Ｉｍに対応した電圧が予め記憶されているので、第４のトランジスタ２１４にはプログラミング電流値Ｉｍとほぼ同じ電流が流れる。従って、有機ＥＬ素子２２０にもプログラミング電流値Ｉｍとほぼ同じ電流が流れ、この電流値Ｉｍに応じた階調で発光する。このように、保持キャパシタ２３０の電圧（すなわち電荷）が電流値Ｉｍによって書き込まれるタイプの画素回路２００は、「電流プログラム回路」と呼ばれている。
【００６１】
Ｂ．第１実施例：
図５は、単一ラインドライバ３００とゲート電圧生成回路４００の内部構成を示す回路図である。単一ラインドライバ３００は、８ビットのＤ／Ａコンバータ部３１０と、オフセット電流生成回路３２０とを有している。
【００６２】
Ｄ／Ａコンバータ部３１０は、８本の電流ラインＩＵ１〜ＩＵ８が並列に接続されたものである。第１の電流ラインＩＵ１には、スイッチングトランジスタ８１と、一種の抵抗素子として機能する抵抗用トランジスタ４１と、所定の電流を流す定電流源として機能する駆動トランジスタ２１とが、データ線３０２と接地電位との間に直列に接続されている。他の電流ラインＩＵ２〜ＩＵ８も同様の構成を有している。これらの３種類のトランジスタ８１〜８８，４１〜４８，２１〜２８は、図５の例ではいずれもｎチャンネル型ＦＥＴである。８つの駆動トランジスタ２１〜２８のゲートは、第１の共通ゲート線３０３に共通に接続されている。また、８つの抵抗用トランジスタ４１〜４８のゲートは、第２の共通ゲート線３０４に共通に接続されている。８個のスイッチングトランジスタ８１〜８８の各ゲートには、信号入力線３０１を介して制御回路１０５（図１）から与えられる８ビットの階調データＤＡＴＡの各ビットが入力される。
【００６３】
８つの駆動トランジスタ２１〜２８の利得係数βの比Ｋは、１：２：４：８：１６：３２：６４：１２８に設定されている。すなわち、ｎ番目（ｎ＝１〜Ｎ）の駆動トランジスタの利得係数βの相対値Ｋは２n-1 に設定されている。ここで、利得係数βは、良く知られているように、β＝Ｋβ0 ＝（μＣ0 Ｗ／Ｌ）で定義される。ここで、Ｋは相対値、β0 は所定の定数、μはキャリアの移動度、Ｃ0 はゲート容量、Ｗはチャンネル幅、Ｌはチャンネル長である。駆動トランジスタの数Ｎは、２以上の整数である。なお、この駆動トランジスタの数Ｎは、走査線Ｙｎの数とは無関係である。
【００６４】
８つの駆動トランジスタ２１〜２８は、定電流源として機能する。トランジスタの電流駆動能力は利得係数βに比例するので、８つの駆動トランジスタ２１〜２８の電流駆動能力の比は、１：２：４：８：１６：３２：６４：１２８である。換言すれば、各駆動トランジスタ２１〜２８の利得係数の相対値Ｋは、階調データＤＡＴＡの各ビットの重みに対応づけられた値にそれぞれ設定されている。
【００６５】
なお、抵抗用トランジスタ４１〜４８の電流駆動能力は、通常は、対応する各駆動トランジスタ２１〜２８の電流駆動能力以上の値に設定される。従って、各電流ラインＩＵ１〜ＩＵ８の電流駆動能力は、駆動トランジスタ２１〜２８によって決定される。なお、抵抗用トランジスタ４１〜４８は、電流値のノイズを除去するノイズフィルタとしての機能を有している。
【００６６】
オフセット電流生成回路３２０は、抵抗用トランジスタ５２と、駆動トランジスタ３２とが、データ線３０２と接地電位との間に直列に接続された構成を有している。駆動トランジスタ３２のゲートは第１の共通ゲート線３０３に接続されており、抵抗用トランジスタ５２のゲートは第２の共通ゲート線３０４に接続されている。駆動トランジスタ３２の利得係数βの相対値はＫｂである。なお、オフセット電流生成回路３２０では、駆動トランジスタ３２とデータ線３０２との間にスイッチングトランジスタが設けられておらず、この点でＤ／Ａコンバータ部３１０内の各電流ラインとは異なっている。
【００６７】
オフセット電流生成回路３２０の電流ラインＩoffsetは、Ｄ／Ａコンバータ部３１０の８本の電流ラインＩＵ１〜ＩＵ８と並列に接続されている。従って、これらの９本の電流ラインＩoffset，ＩＵ１〜ＩＵ８を流れる電流の合計が、プログラミング電流としてデータ線３０２上に出力される。すなわち、単一ラインドライバ３１０は、電流加算型の電流生成回路である。なお、以下では、各電流ラインを示す符号Ｉoffset，ＩＵ１〜ＩＵ８を、それらを流れる電流を示す符号としても使用する。
【００６８】
ゲート電圧生成回路４００は、２つのトランジスタ７１，７２で構成されたカレントミラー回路部を含んでいる。２つのトランジスタ７１，７２のゲート同士は互いに接続されており、また、第１のトランジスタ７１のゲートとドレインも互いに接続されている。２つのトランジスタ７１，７２のそれぞれの一方の端子（ソース）は、ゲート電圧生成回路４００用の電源電位VDREF に接続されている。第１のトランジスタ７１の他方の端子（ドレイン）と接地電位との間の第１の配線４０１上には、駆動トランジスタ７３が直列に接続されている。駆動トランジスタ７３のゲートには、制御回路１０５から所定の電圧レベルを有する制御信号VRINが入力される。第２のトランジスタ７２の他方の端子（ドレイン）と接地電位との間の第２の配線４０２上には、抵抗用トランジスタ５１と定電圧発生用トランジスタ３１（「制御電極信号発生用トランジスタ」とも呼ぶ）とが直列に接続されている。定電圧発生用トランジスタ３１の利得係数βの相対値はＫａである。
【００６９】
定電圧発生用トランジスタ３１のゲートとドレインは互いに接続されており、これらは単一ラインドライバ３００第１の共通ゲート線３０３に接続されている。また、抵抗用トランジスタ５１のゲートとドレインも互いに接続されており、これらは単一ラインドライバ３００第２の共通ゲート線３０４に接続されている。
【００７０】
なお、図５の例では、カレントミラー回路部を構成する２つのトランジスタ７１，７２はｐチャンネル型ＦＥＴで構成されており、他のトランジスタはｎチャンネル型ＦＥＴで構成されている。
【００７１】
ゲート電圧生成回路４００の駆動トランジスタ７３のゲートに所定の電圧レベルの制御信号VRINが入力されると、第１の配線４０１上に、この制御信号VRINの電圧レベルに応じた一定の基準電流Ｉconst が発生する。２つのトランジスタ７１，７２はカレントミラー回路部を構成しているので、第２の配線４０２上にも同じ基準電流Ｉconst が流れる。但し、２つの配線４０１，４０２に流れる電流が同一である必要はなく、一般には、第２の配線４０２上に第１の配線４０１の基準電流Ｉconst に比例する電流が流れるように、第１と第２のトランジスタ７１，７２が構成されていればよい。
【００７２】
第２の配線４０２上の２つのトランジスタ３１，５１のゲート／ドレイン間には、この電流Ｉconst に応じた所定のゲート電圧Ｖｇ１，Ｖｇ２がそれぞれ発生する。第１のゲート電圧Ｖｇ１は、第１の共通ゲート線３０３を介して、単一ラインドライバ３００内の９つの駆動トランジスタ３２，２１〜２８のゲートに共通に印加される。また、第２のゲート電圧Ｖｇ２は、第２の共通ゲート線３０４を介して、９つの抵抗用トランジスタ５２，４１〜４８のゲートに共通に印加される。
【００７３】
各電流ラインＩoffset，ＩＵ１〜ＩＵ８の電流駆動能力は、各駆動トランジスタ３２，２１〜２８の利得係数βと、印加電圧とによって決定される。従って、単一ラインドライバ３００の各電流ラインＩoffset，ＩＵ１〜ＩＵ８には、ゲート電圧Ｖｇ１に応じて、各駆動トランジスタの利得係数βの相対値Ｋに比例した電流値が流れ得る。このとき、信号入力線３０１を介して制御回路１０５から８ビットの階調データＤＡＴＡが与えられると、この階調データＤＡＴＡの各ビットの値に応じて８つのスイッチングトランジスタ８１〜８８がオン／オフ制御される。この結果、階調データＤＡＴＡの値に応じた電流値を有するプログラミング電流Ｉｍがデータ線３０２上に出力される。
【００７４】
なお、この単一ラインドライバ３００は、オフセット電流生成回路３２０を有しているので、階調データＤＡＴＡの値とプログラミング電流Ｉｍとは、原点を通る完全な比例関係ではなく、オフセットを有している。このようなオフセットを設けることによって、プログラミング電流値の範囲の設定の自由度が増すので、プログラミング電流値を好ましい範囲に容易に設定できるという利点がある。
【００７５】
図６は、データ線駆動回路１０２の出力電流Ｉout と、階調データＤＡＴＡの値（階調値）との関係の例１〜例５を示す説明図である。図６（ａ）の表には、標準の例１と、以下の４つのパラメータをそれぞれ変化させた場合の例２〜例５が示されている。
（１）ＶＲＩＮ：ゲート電圧生成回路４００の駆動トランジスタ７３のゲート信号の電圧値。
（２）ＶＤＲＥＦ：ゲート電圧生成回路４００のカレントミラー回路部の電源電圧。
（３）Ｋａ：ゲート電圧生成回路４００の定電圧発生用トランジスタ３１の利得係数βの相対値。
（４）Ｋｂ：オフセット電流生成回路３２０の駆動トランジスタ３２の利得係数βの相対値。
【００７６】
図６（ｂ）は、図６（ａ）の関係をグラフに示したものである。なお、「標準」とされている例１は、各パラメータを所定の標準値に設定した場合の例である。例２は、標準である例１よりも駆動トランジスタ７３の電圧ＶＲＩＮのみを高い値に設定した場合の例である。例３は、標準である例１よりもカレントミラー回路部の電源電圧ＶＤＲＥＦのみを高い値に設定した場合の例である。例４は、標準である例１よりも、定電圧発生用トランジスタ３１の利得係数βの相対値Ｋａのみを大きな値に設定した例である。例５は、標準である例１よりも、駆動トランジスタ３２の利得係数βの相対値Ｋｂのみを大きな値に設定した例である。
【００７７】
これらの表およびグラフに示されているように、出力電流Ｉout の値は、各パラメータＶＲＩＮ，ＶＤＲＥＦ，Ｋａ，Ｋｂに応じて変化する。従って、これらのパラメータの１つ以上の値を変更することによって、発光階調の制御に利用される電流値の範囲を変更することができる。なお、各パラメータＶＲＩＮ，ＶＤＲＥＦ，Ｋａ，Ｋｂの値は、それぞれに関連する回路部分の設計値を調整することによって設定される。図５に示した回路構成では、４つのパラメータＶＲＩＮ，ＶＤＲＥＦ，Ｋａ，Ｋｂがいずれも出力電流Ｉout の範囲に影響を与えるので、出力電流Ｉout の範囲を設定する際の自由度が高く、任意の範囲に容易に設定できるという利点がある。
【００７８】
ところで、出力電流Ｉout は、ゲート電圧生成回路４００内の基準電流Ｉconst に比例する。従って、基準電流Ｉconst は、出力電流Ｉout （すなわちプログラミング電流Ｉｍ）に要求される電流値の範囲に応じて決定される。この際、基準電流Ｉconst の値を、出力電流Ｉout として要求される電流値の範囲の両端近傍に設定してしまうと、回路部品の性能によっては、基準電流Ｉconst の小さなバラツキ（誤差）が、出力電流Ｉout の大きなバラツキ（誤差）を生じるおそれがある。従って、出力電流Ｉout の誤差を低減するためには、基準電流Ｉconst の値を、出力電流Ｉout の電流値の範囲の最大値と最小値の中間近傍の値に設定することが好ましい。ここで、「最大値と最小値の中間近傍」とは、最大値と最小値の平均値（すなわち中央値）の±１０％程度の範囲を意味している。
【００７９】
図７は、出力電流Ｉout と発光階調との関係の一例を示すグラフである。この例では、０〜２５５までの２５６階調を表現するために、０ｎＡ〜５０００ｎＡの範囲の出力電流Ｉout が利用される。このとき、基準電流Ｉconst の値は、その中間値である２５００ｎＡ程度に設定することが好ましい。
【００８０】
なお、図５の回路において、基準電流Ｉconst の値を階調の中央値（＝１２８）に対応する出力電流Ｉout の値に等しく設定するためには、定電圧発生用トランジスタ３１の利得係数βの相対値Ｋａを、階調の中央値に等しい値（＝１２８）に設定すれば良い。
【００８１】
以上説明したように、第１実施例のデータ線駆動回路１０２は、１つまたは複数のパラメータの設計値を任意に変更することによって、出力電流Ｉout （プログラミング電流Ｉｍ）の範囲を任意に調節することができるという利点を有している。また、この回路１０２は構成が非常にシンプルであるため、耐久性や生産性にも優れているという利点がある。
【００８２】
Ｃ．第２実施例：
図８は、第２実施例における表示パネル部１０１ａとデータ線駆動回路１０２ａの内部構成を示している。この表示装置では、図２の構成における複数の単一ラインドライバ３００の代わりに、１つの単一ラインドライバ３００と、シフトレジスタ５００と、が設けられている。また、表示パネル部１０１ａの各データ線には、スイッチングトランジスタ５２０が設けられている。スイッチングトランジスタ５２０の一方の端子は各データ線Ｘｍに接続されており、他方の端子は単一ラインドライバ３００の出力信号線３０２に共通に接続されている。シフトレジスタ５００は、各データ線Ｘｍのスイッチングトランジスタ５２０にオン／オフ制御信号を供給しており、これによって、データ線Ｘｍを１つずつ順次選択する。
【００８３】
この表示装置では、画素回路２００が点順次に更新される。すなわち、走査線駆動回路１０３で選択されたゲート線Ｙｎと、シフトレジスタ５００で選択されたデータ線Ｘｍと、の交点に存在する１つの画素回路２００のみが１回のプログラミングで更新される。例えば、ｎ番目のゲート線Ｙｎで選択されたＭ個の画素回路２００について１つずつ順次プログラミングが行われ、その終了後、次の（ｎ＋１）番目のゲート線上のＭ個の画素回路２００が１つずつプログラミングされる。これに対して、上述した第１実施例においては、１行分の画素回路群が同時に（すなわち、線順次に）プログラミングされていた点で、図８に示した表示装置と動作が異なっている。
【００８４】
図８の表示装置のように、点順次で画素回路２００のプログラミングを行う場合にも、上述した第１実施例と同じ単一ラインドライバ３００とゲート電圧生成回路４００とを用いて、所望の電流範囲の出力電流Ｉout （プログラミング電流Ｉｍ）を発生させることが可能である。
【００８５】
Ｄ．電子機器への適用例：
有機ＥＬ素子を利用した表示装置は、モバイル型のパーソナルコンピュータや、携帯電話や、ディジタルスチルカメラ等の種々の電子装置に適用することができる。
【００８６】
図９は、モバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ１０００は、キーボード１０２０を備えた本体部１０４０と、有機ＥＬ素子を用いた表示ユニット１０６０とを備えている。
【００８７】
図１０は、携帯電話の斜視図である。この携帯電話２０００は、複数の操作ボタン２０２０と、受話口２０４０と、送話口２０６０と、有機ＥＬ素子を用いた表示パネル２０８０を備えている。
【００８８】
図１１は、ディジタルスチルカメラ３０００の構成を示す斜視図である。なお、外部機器との接続についても簡易的に示している。通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ３０００は、被写体の光像をＣＣＤ（Charge Coupled Device)等の撮像素子の光電変換によって撮像信号を生成するものである。ここで、ディジタルスチルカメラ３０００のケース３０２０の背面には、有機ＥＬ素子を用いた表示パネル３０４０が設けられており、ＣＣＤによる撮像信号に基づいて表示が行われる。このため、表示パネル３０４０は、被写体を表示するファイダとして機能する。また、ケース３０２０の観察側（図においては裏面側）には、光学レンズやＣＣＤ等を含んだ受光ユニット３０６０が設けられている。
【００８９】
ここで、撮影者が表示パネル３０４０に表示された被写体像を確認して、シャッタボタン３０８０を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板３１００のメモリに転送・格納される。また、このディジタルスチルカメラ３０００にあっては、ケース３０２０の側面に、ビデオ信号出力端子３１２０と、データ通信用の入出力端子３１４０とが設けられている。そして、図に示されるように、前者のビデオ信号出力端子３１２０には、テレビモニタ４３００が、また、後者のデータ通信用の入出力端子３１４０にはパーソナルコンピュータ４４００が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板３１００のメモリに格納された撮像信号が、テレビモニタ４３００や、パーソナルコンピュータ４４００に出力される。
【００９０】
なお、電子機器としては、図９のパーソナルコンピュータや、図１０の携帯電話、図１１のディジタルスチルカメラの他にも、テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができる。これらの各種の電子機器の表示部として、有機ＥＬ素子を用いた上述の表示装置が適用可能である。
【００９１】
Ｅ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００９２】
Ｅ１：
図５に示した実施例では、駆動トランジスタ３２，２１〜２８に抵抗用トランジスタ５２，４１〜４８が接続されていたが、抵抗用トランジスタ５２，４１〜４８を他の抵抗要素（抵抗付加手段）と置き換えることも可能である。また、このような抵抗要素は、必ずしもすべての駆動トランジスタ３２，２１〜２８に接続する必要はなく、必要に応じて設ければよい。
【００９３】
Ｅ２：
図５の回路構成のうちの一部を省略することも可能である。例えば、オフセット電流生成回路３２０を省略してもよい。但し、オフセット電流生成回路３２０を設けるようにすれば、プログラミング電流値の範囲の設定の自由度が増すので、プログラミング電流値を好ましい範囲に設定し易いという利点がある。
【００９４】
Ｅ３：
上述した実施例において、一部または全部のトランジスタを、バイポーラトランジスタ、薄膜ダイオードなどや他の種類のスイッチング素子で置き換えることも可能である。ＦＥＴのゲート電極やバイポーラトランジスタのベース電極は、本発明の「制御電極」に相当する。
【００９５】
Ｅ４：
上述した各実施例では、表示パネル部１０１が１組の画素回路マトリクスを有するものとしていたが、表示パネル部１０１が複数組の画素回路マトリクスを有するものとしても良い。例えば、大型パネルを構成する際に、表示パネル部１０１を隣接する複数の領域に区分し、各領域毎に１組の画素回路マトリクスをそれぞれ設けるようにしても良い。また、１つの表示パネル部１０１内にＲＧＢの３つの色に相当する３組の画素回路マトリクスを設けるようにしても良い。複数の画素回路マトリクスが存在する場合には、各マトリクス毎に上述した実施例を適用することが可能である。
【００９６】
Ｅ５：
上述した各実施例で用いた画素回路では、図５に示したようにプログラミング期間Ｔｐｒと発光期間Ｔｅｌとが分かれていたが、プログラミング期間Ｔｐｒが発光期間Ｔｅｌの一部に重なるような画素回路を用いることも可能である。このような画素回路に対しては、発光期間Ｔｅｌの初期にプログラミングが行われて発光の階調が設定され、その後、設定された階調で発光が継続する。このような画素回路を利用した装置に関しても、上述したデータ線駆動回路を適用することが可能である。
【００９７】
Ｅ６：
上述した各実施例では、有機ＥＬ素子を用いた表示装置の例を説明したが、本発明は、有機ＥＬ素子以外の発光素子を用いた表示装置や電子装置にも適用可能である。例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子（ＬＥＤやＦＥＤ（Field Emission Display）など）を有する装置にも適用することができる。
【００９８】
Ｅ７：
本発明は、画素回路を有するアクティブ駆動法によって駆動される回路や装置に限らず、画素回路を有さないパッシブ駆動法によって駆動される回路や装置にも適用可能である。
【図面の簡単な説明】
【００９９】
【図１】本発明の一実施例としての電気光学装置１００の回路構成を示すブロック図。
【図２】表示パネル部１０１とデータ線駆動回路１０２の内部構成を示すブロック図。
【図３】画素回路２００の内部構成を示す回路図。
【図４】画素回路２００の動作を示すタイミングチャート。
【図５】単一ラインドライバ３００とゲート電圧生成回路４００の内部構成を示す回路図。
【図６】データ線駆動回路１０２の出力電流Ｉout と階調値との関係の例を示す説明図。
【図７】出力電流Ｉout と発光階調との関係の一例を示すグラフ。
【図８】第２実施例における表示パネル部１０１ａとデータ線駆動回路１０２ａの内部構成を示すブロック図。
【図９】本発明に係る表示装置を適用した電子機器の一例としてのパーソナルコンピュータの構成を示す斜視図。
【図１０】本発明に係る表示装置を適用した電子機器の一例としての携帯電話の構成を示す斜視図。
【図１１】本発明に係る表示装置を適用した電子機器の一例としてのディジタルスチルカメラの背面側の構成を示す斜視図。
【符号の説明】
【０１００】
２１〜２８…駆動トランジスタ
３１…定電圧発生用トランジスタ
３２…駆動トランジスタ
４１〜４８…抵抗用トランジスタ
５１…抵抗用トランジスタ
５２…抵抗用トランジスタ
７１，７２…トランジスタ
７３…駆動トランジスタ
８１〜８８…スイッチングトランジスタ
１００…電気光学装置
１０１…表示パネル部
１０２…データ線駆動回路
１０３…走査線駆動回路
１０４…メモリ
１０５…制御回路
１０６…発振回路
１０７…電源回路
１１０…コンピュータ
２００…画素回路
２１１〜２１４…トランジスタ
２２０…有機ＥＬ素子
２３０…保持キャパシタ
３００…単一ラインドライバ
３０１…信号入力線
３０２…出力信号線（データ線）
３０３…第１の共通ゲート線
３０４…第２の共通ゲート線
３１０…Ｄ／Ａコンバータ部
３２０…オフセット電流生成回路
４００…ゲート電圧生成回路
４０１…第１の配線
４０２…第２の配線
５００…シフトレジスタ
５２０…スイッチングトランジスタ
１０００…パーソナルコンピュータ
１０２０…キーボード
１０４０…本体部
１０６０…表示ユニット
２０００…携帯電話
２０２０…操作ボタン
２０４０…受話口
２０６０…送話口
２０８０…表示パネル
３０００…ディジタルスチルカメラ
３０２０…ケース
３０４０…表示パネル
３０６０…受光ユニット
３０８０…シャッタボタン
３１００…回路基板
３１２０…ビデオ信号出力端子
３１４０…入出力端子
４３００…テレビモニタ
４４００…パーソナルコンピュータ
【図１】
2008257258.tif 000003
【図２】
2008257258.tif 000004
【図３】
2008257258.tif 000005
【図４】
2008257258.tif 000006
【図５】
2008257258.tif 000007
【図６】
2008257258.tif 000008
【図７】
2008257258.tif 000009
【図８】
2008257258.tif 000010
【図９】
2008257258.tif 000011
【図１０】
2008257258.tif 000012
【図１１】
2008257258.tif 000013
【手続補正書】
【提出日】平成20年6月5日(2008.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差部に対応して配置された発光素子と、
を含む表示部と、
前記走査線を駆動する走査線駆動回路と、
前記発光素子の発光の階調に応じた電流値を有する出力電流を生成して、前記データ線に出力するデータ線駆動回路と、
を備え、
前記データ線駆動回路は、
所定の電流を発生させるための第１の駆動トランジスタと、外部回路から与えられる制御信号に応じてオン／オフ制御される第１のスイッチングトランジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有し、前記制御信号により選択された前記第１の駆動トランジスタに流れる電流を加算し、出力電流として前記データ線に出力する電流生成回路と、
所定の電圧レベルを有するゲート電圧を生成してＮ個の前記第１の駆動トランジスタのゲート電極に共通に供給するゲート電圧生成回路と、
を備え、
前記ゲート電圧生成回路は、
基準電流を生成する定電流生成手段と、
前記基準電流をＮ個の前記第１の駆動トランジスタのゲート電圧に変換する機能を有する第２のトランジスタと、
を備え、
前記基準電流は前記出力電流の最大値と最小値の中間近傍の値に設定されることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記定電流生成手段がカレントミラー回路を含んで構成されることを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置であって、
前記定電流生成手段が少なくとも１つの基準電圧源を備えて構成されることを特徴とする電気光学装置。
【請求項４】
請求項１から３のいずれかに記載の電気光学装置であって、
前記定電流生成手段は、前記カレントミラー回路と前記第２のトランジスタとの間に抵抗付加手段を備えていることを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置であって、
前記抵抗付加手段が第３のトランジスタであることを特徴とする電気光学装置。
【請求項６】
請求項３から５のいずれかに記載の電気光学装置であって、
前記基準電圧源の電圧に応じて、前記出力電流の出力範囲が制御されることを特徴とする電気光学装置。
【請求項７】
請求項１から６のいずれかに記載の電気光学装置であって、
前記電流生成回路は、前記複数のデータ線に対応してそれぞれ設けられ、前記ゲート電圧生成回路は、前記複数のデータ線に対して共通に１つ設けられることを特徴とする電気光学装置。
【請求項８】
請求項１から６のいずれかに記載の電気光学装置であって、
前記電流生成回路は、前記複数のデータ線に対して共通に１つ設けられ、前記出力電流は順次選択されたデータ線に供給されることを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置であって、
前記出力電流は、前記走査線駆動回路により選択された走査線と前記選択されたデータ線との交差部に配置された発光素子に対して順次供給されることを特徴とする電気光学装置。
【請求項１０】
請求項１から９のいずれかに記載の電気光学装置であって、
前記表示部を複数の領域に区分し、前記データ線駆動回路は前記複数の領域に対応してそれぞれ設けられることを特徴とする電気光学装置。
【請求項１１】
請求項１から１０のいずれかに記載の電気光学装置であって、
前記発光素子が有機エレクトロルミネッセンス素子であることを特徴とする電気光学装置。
【請求項１２】
請求項１から１１のいずれかに記載の前記電気光学装置が実装されてなる電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は、以下の形態で実現可能である。
第１の形態は、電気光学装置であって、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差部に対応して配置された発光素子と、
を含む表示部と、
前記走査線を駆動する走査線駆動回路と、
前記発光素子の発光の階調に応じた電流値を有する出力電流を生成して、前記データ線に出力するデータ線駆動回路と、
を備え、
前記データ線駆動回路は、
所定の電流を発生させるための第１の駆動トランジスタと、外部回路から与えられる制御信号に応じてオン／オフ制御される第１のスイッチングトランジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有し、前記制御信号により選択された前記第１の駆動トランジスタに流れる電流を加算し、出力電流として前記データ線に出力する電流生成回路と、
所定の電圧レベルを有するゲート電圧を生成してＮ個の前記第１の駆動トランジスタのゲート電極に共通に供給するゲート電圧生成回路と、
を備え、
前記ゲート電圧生成回路は、
基準電流を生成する定電流生成手段と、
前記基準電流をＮ個の前記第１の駆動トランジスタのゲート電圧に変換する機能を有する第２のトランジスタと、
を備え、
前記基準電流は前記出力電流の最大値と最小値の中間近傍の値に設定されることを特徴とする。
また、本発明は、以下のような他の形態でも実現可能である。
本発明の第１の電気光学装置は、電気光学装置であって、発光素子を含む画素がマトリクス状に配列された画素マトリクスと、前記画素マトリクスの行方向に沿って配列された画素群にそれぞれ接続された複数の走査線と、前記画素マトリクスの列方向に沿って配列された画素群にそれぞれ接続された複数のデータ線と、前記複数の走査線に接続され、前記画素マトリクスの１つの行を選択するための走査線駆動回路と、前記発光素子の発光の階調に応じた電流値を有するデータ信号を生成して、前記複数のデータ線のうちの少なくとも１つのデータ線上に出力することが可能なデータ線駆動回路と、を備え、前記データ線駆動回路は、所定の電流を発生させるための第１の駆動トランジスタと、外部回路から与えられる制御信号に応じてオン／オフ制御される第１のスイッチングトランジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続された構成を有する電流加算型の電流生成回路と、所定の信号レベルを有する制御電極信号を生成してＮ個の前記第１の駆動トランジスタの制御電極に共通に供給する制御電極信号生成回路と、を備える。