(57)【要約】【課題】実装自由度を比較的向上して汎用性を高めることができるとともに、放熱特性および低オン抵抗を実現する半導体装置を提供する。さらに、信頼性の向上を図ることができるとともに、製造工程における加工が容易で製造コストも低減できる半導体装置を提供する。また、実装面積を縮小できる半導体装置を提供する。【解決手段】  ダイパッド１１ａ上にＩＧＢＴを形成した半導体チップ１５とダイオードを形成した半導体チップ１６とを搭載する。そして、この半導体チップ１５と半導体チップ１６とをクリップ２０を用いて接続する。クリップ２０は、半導体チップ１５に形成されたボンディングパッドと平面的に重ならないように配置する。半導体チップ１５に形成されたボンディングパッドは、電極とワイヤ２８を用いて接続されている。【選択図】  図４
2008021796.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴを形成した第１半導体チップとダイオードを形成した第２半導体チップを含む半導体装置であって、
（ａ）前記第１半導体チップおよび前記第２半導体チップが搭載されたダイパッドと、
（ｂ）前記ダイパッドと一体的に形成された外部接続用コレクタ電極と、
（ｃ）前記ＩＧＢＴの主面に配置されたエミッタ電極と前記ダイオードの主面に配置されたアノード電極を接続する板状電極と、
（ｄ）前記板状電極と接続する外部接続用エミッタ電極と、
（ｅ）前記ＩＧＢＴのゲート電極に接続する外部接続用ゲート電極と、
（ｆ）前記ＩＧＢＴの状態を検知するために設けられた複数の検知用電極と、
（ｇ）前記ＩＧＢＴを形成した前記第１半導体チップにある複数のボンディングパッドの一部と前記検知用電極、前記複数のボンディングパッドの一部と前記外部接続用ゲート電極とを接続する複数のワイヤとを備え、
前記板状電極と平面的に重ならない領域に前記第１半導体チップの前記複数のボンディングパッドが形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記板状電極の直下に前記複数のワイヤが配置されていないことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記第１半導体チップあるいは前記第２半導体チップに接触している前記板状電極の接触領域の位置よりも、前記第１半導体チップと前記第２半導体チップの間にある前記板状電極のチップ間領域の位置が前記ダイパッドから離れていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記板状電極は前記第１半導体チップと前記第２半導体チップの間に位置している部分が上方に突起していることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記外部接続用エミッタ電極は、前記ダイパッドの第１辺側に形成され、
前記外部接続用コレクタ電極は、前記ダイパッドの前記第１辺側と対向する第２辺側に形成され、
前記外部接続用ゲート電極および複数の前記検知用電極の一部は、前記ダイパッドの前記第１辺側に形成され、複数の前記検知用電極の一部は、前記ダイパッドの前記第２辺側に形成されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置であって、
前記ダイパッドの前記第２辺側に形成されている前記検知用電極は、前記外部接続用コレクタ電極と電気的に接続されていることを特徴とする半導体装置。
【請求項７】
請求項５記載の半導体装置であって、
前記ダイパッドの前記第１辺側に形成されている前記検知用電極および前記外部接続用ゲート電極は、前記第１半導体チップに形成されている前記複数のボンディングパッドのそれぞれと前記複数のワイヤのそれぞれを用いて接続されていることを特徴とする半導体装置。
【請求項８】
請求項５記載の半導体装置であって、
前記ＩＧＢＴを形成した前記第１半導体チップは、前記ダイオードを形成した前記第２半導体チップよりも、前記ダイパッドの前記第１辺に近い側に配置されていることを特徴とする半導体装置。
【請求項９】
請求項５記載の半導体装置であって、
前記外部接続用エミッタ電極の中心線と前記外部接続用コレクタ電極の中心線とは、一直線上に配置されていないことを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、
前記外部接続用エミッタ電極と前記外部接続用コレクタ電極には、それぞれねじ止め用開口部が形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１記載の半導体装置であって、
複数の前記検知用電極には、前記ＩＧＢＴを流れる電流を検知する電流検知用電極と前記ＩＧＢＴの温度を検知する温度検知用電極が含まれることを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置であって、
前記電流検知用電極と前記温度検知用電極の間に前記外部接続用エミッタ電極が形成されていることを特徴とする半導体装置。
【請求項１３】
請求項１記載の半導体装置であって、
前記ダイパッドは、樹脂封止されていることを特徴とする半導体装置。
【請求項１４】
請求項１記載の半導体装置であって、
前記板状電極と前記外部接続用エミッタ電極とは、別々の構造体より構成されていることを特徴とする半導体装置。
【請求項１５】
請求項１記載の半導体装置であって、
前記第１半導体チップと前記第２半導体チップが並んでいる方向とは直交する方向において、前記板状電極の幅は、前記第１半導体チップの幅よりも小さいことを特徴とする半導体装置。
【請求項１６】
（ａ）リードフレームのダイパッド上の第１領域および第２領域にそれぞれ第１半田を形成する工程と、
（ｂ）前記第１半田を形成した前記ダイパッド上の前記第１領域に、エミッタ電極を上にしてＩＧＢＴを形成した第１半導体チップを搭載する工程と、
（ｃ）前記第１半田を形成した前記ダイパッド上の前記第２領域に、アノード電極を上にしてダイオードを形成した第２半導体チップを搭載する工程と、
（ｄ）前記（ｃ）工程後、前記第１半導体チップおよび前記第２半導体チップ上に第２半田を形成する工程と、
（ｅ）前記第１半導体チップ上と前記第２半導体チップ上に跨るように板状電極を搭載して、前記第１半導体チップの前記エミッタ電極と前記第２半導体チップの前記アノード電極とを前記第２半田を介して接続する工程と、
（ｆ）前記（ｅ）工程後、熱処理を行い、前記第１半田を溶融して固着することにより、前記ダイパッドと前記第１半導体チップおよび前記第２半導体チップを接続し、前記第２半田を溶融して固着することにより、前記第１半導体チップおよび前記第２半導体チップと前記板状電極を接続する工程と、
（ｇ）前記（ｆ）工程後、前記第１半導体チップの前記板状電極と平面的に重ならない領域に形成されている複数のボンディングパッドと複数のリードとを複数のワイヤを用いて接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法であって、
前記（ｆ）工程の前記熱処理は一括リフロー処理であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６記載の半導体装置の製造方法であって、
前記板状電極は、前記第１半導体チップあるいは前記第２半導体チップに接触している前記板状電極の第１領域の位置よりも、前記第１半導体チップと前記第２半導体チップの間にある前記板状電極の第２領域の位置が前記ダイパッドから離れている形状をしていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１６記載の半導体装置の製造方法であって、
前記複数のリードには、前記ＩＧＢＴの状態を検知するための検知用電極および前記ＩＧＢＴの外部接続用ゲート電極が含まれていることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１６記載の半導体装置の製造方法であって、さらに、
（ｈ）前記（ｇ）工程後、樹脂封止する工程を備え、
前記（ｈ）工程は、前記第１半導体チップと前記第２半導体チップが並んでいる方向で、かつ、前記第１半導体チップよりも前記第２半導体チップに近い側から樹脂を流入することを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１６記載の半導体装置の製造方法であって、
前記第１半田と前記第２半田とは同一の材料から形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、例えば、車載用のモータ制御に使用される半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００５−２４３６８５号公報（特許文献１）には、１つのＩＧＢＴ（Insulated Gate Bipolar Transistor）を１パッケージに形成した半導体装置が開示されている。
【０００３】
特開２００４−４７８５０号公報（特許文献２）には、２つのＩＧＢＴと２つのダイオードとを１パッケージに形成し、ＩＧＢＴとダイオードの接続にワイヤを用いない構造が開示されている。
【０００４】
特開２００５−１６７０７５号公報（特許文献３）、特開２００５−２７７１５０号公報（特許文献４）および特開２００５−２８６１８７号公報（特許文献５）には、１つのＩＧＢＴと１つのダイオードとを１パッケージに形成し、ＩＧＢＴとダイオードの接続に
クリップを用いる構造が開示されている。そして、ＩＧＢＴ用の検知回路が設けられており、この検知回路の端子とＩＧＢＴを形成した半導体チップのボンディングパッドとはワイヤを介して接続されている。このとき、ボンディングパッドの直上には、クリップが形成されている。すなわち、ワイヤで接続するボンディングパッド上にクリップが形成されている。ここで、クリップとボンディングパッドとは平面的に重なる領域に配置されているが、クリップと半導体チップの間にスペーサを挟むことにより、ボンディングパッドに接続するワイヤとクリップとが接触しないように構成されている。
【特許文献１】特開２００５−２４３６８５号公報
【特許文献２】特開２００４−４７８５０号公報
【特許文献３】特開２００５−１６７０７５号公報
【特許文献４】特開２００５−２７７１５０号公報
【特許文献５】特開２００５−２８６１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えば、３相モータの各相には、２つのＩＧＢＴと２つのダイオード（フリーホイールダイオード）が接続される。すなわち、３相モータには、６つのＩＧＢＴと６つのダイオードが接続される。ここで、特許文献１に記載されているような、１つのＩＧＢＴを１パッケージ化した半導体装置を使用する場合、３相モータには、１つのＩＧＢＴをパッケージ化した半導体装置と１つのダイオードをパッケージ化した半導体装置がそれぞれ６つずつ必要となる。このため、ＩＧＢＴおよびダイオードの実装面積が大きくなる問題点や、ＩＧＢＴやダイオードなどの半導体装置を実装基板上に実装する実装工程数が増加する問題点がある。
【０００６】
そこで、３相モータの各相に対応して、２つのＩＧＢＴと２つのダイオードとを１パッケージ化した半導体装置がある。この半導体装置によれば、ＩＧＢＴおよびダイオードの実装面積を縮小することができ、かつ、ＩＧＢＴやダイオードなどの半導体装置を実装基板に実装する工程数を削減することができる。
【０００７】
しかし、２つのＩＧＢＴと２つのダイオードを１パッケージ化した半導体装置では、実装基板に実装する際の配線自由度が低下する。つまり、製品によって実装基板のレイアウト構成を変えることがよくあるが、各相に対応して２つのＩＧＢＴと２つのダイオードを１パッケージ化していると、配線のレイアウト変更に対して効率よく半導体装置を配置することができない問題点がある。すなわち、実装の自由度が低下する問題点がある。さらに、２つのＩＧＢＴと２つのダイオードを集積化しているため、発熱量が多くなる問題点がある。特に、ＩＧＢＴとダイオードとを金線などのワイヤで接続しているため、放熱効率が低下する問題点やオン抵抗が増大する問題点がある。また、２つのＩＧＢＴと２つのダイオードとを１パッケージ化しているため、汎用性が乏しいという問題点もある。
【０００８】
そこで、特許文献２に記載されているように、２つのＩＧＢＴと２つのダイオードとを１パッケージに形成し、ＩＧＢＴとダイオードの接続にワイヤを用いない構造がある。この構造によれば、ワイヤの切断を防止でき信頼性の向上および放熱効率の向上を図ることができる。しかし、実装自由度が低下する問題や汎用性が低下する問題点は依然として存在することになる。
【０００９】
ところで、例えば、ハイブリッド車に搭載されるような車載用途の３相モータでは、過酷な条件下でも高信頼性が要求されることから、ＩＧＢＴに電流検知回路や温度検知回路を設けることにより、過電流や異常な温度上昇を検知してＩＧＢＴを保護することが行なわれている。しかし、特許文献２に記載された技術には、これらの検知回路が記載されていないため、ＩＧＢＴの信頼性を向上することができない問題点がある。つまり、高信頼性が要求される車載用途などに使用することは難しい。また、特許文献２に記載された技術では、外部接続用エミッタ電極および外部接続用コレクタ電極が形成されている一対の辺と交差する辺にゲート電極を制御する制御電極が形成されている。これは、外部接続用エミッタ電極および外部接続用コレクタ電極の幅が大きいため、これらと同じ辺に制御電極を配置することができないからである。
【００１０】
このため、特許文献２に記載された技術では、互いに交差する辺にゲート電極を制御する制御電極と外部接続用エミッタ電極（または外部接続用コレクタ電極）が形成されている。つまり、半導体装置の互いに交差する辺から配線が引き出されることになる。このような構成をしていると、半導体装置の製造工程において、加工が困難になるとともに実装面積が増大する問題点がある。すなわち、半導体装置の製造工程では、多連構造をしたリードフレームを加工する工程が存在するが、互いに交差する辺に電極（配線）を形成すると、リードフレームの繰り返しパターン（１つの半導体装置を形成するパターン）を密に形成することができず、効率的にリードフレームを形成することができない。すなわち、互いに交差する辺に電極パターン（配線パターン）を形成するため、電極パターンを形成する分だけ互いに隣接する繰り返しパターンを離さなければならず、密着して繰り返しパターンを形成しづらくなる。したがって、リードフレームの利用効率が低下して製造コストが上昇する問題点がある。
【００１１】
ここで、特許文献３〜５に記載された技術によれば、１つのＩＧＢＴと１つのダイオードとを１パッケージ化しているため、実装自由度の低下や汎用性の低下を抑制できる。さらに、ＩＧＢＴに電流検知回路や温度検知回路を設けているので、ＩＧＢＴの信頼性向上を図ることができる。
【００１２】
特許文献３〜５に記載された技術によれば、ワイヤで接続するボンディングパッド上にクリップが形成されている。すなわち、クリップとボンディングパッドとは平面的に重なる領域に配置されているが、クリップと半導体チップの間にスペーサを挟むことにより、ボンディングパッドに接続するワイヤとクリップとが接触しないように構成されている。このような構成を製造する場合、ボンディングパッドに接続するワイヤを形成した後、スペーサを設けてクリップを形成する必要がある。
【００１３】
しかし、先にワイヤを形成した後にクリップを形成する方法では、以下に示す不都合が生じる。すなわち、クリップは半田を用いて接続されるが、この場合、半田をリフローする必要があり、熱処理が加わることになる。このとき、すでに形成されているワイヤにも熱負荷が加わりワイヤの接合部に合金層が形成され、接合強度が弱くなる問題点がある。したがって、ワイヤとボンディングパッドとの接合が切れて半導体装置の信頼性が低下する問題点がある。さらに、クリップとワイヤとは平面的に重なる領域に形成されているため、例えばスペーサの高さのばらつきなどを考慮すると、クリップとワイヤが接触してしまいショート不良が発生する可能性が大きくなる問題点がある。
【００１４】
本発明の目的は、実装自由度を比較的向上して汎用性を高めることができるとともに、放熱特性および低オン抵抗を実現する半導体装置を提供することにある。さらに、信頼性の向上を図ることができるとともに、製造工程における加工が容易で製造コストも低減できる半導体装置を提供することにある。また、実装面積を縮小できる半導体装置を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明による半導体装置は、ＩＧＢＴを形成した第１半導体チップとダイオードを形成した第２半導体チップを含む半導体装置であって、（ａ）前記第１半導体チップおよび前記第２半導体チップが搭載されたダイパッドと、（ｂ）前記ダイパッドと一体的に形成された外部接続用コレクタ電極とを備える。そして、（ｃ）前記ＩＧＢＴの主面に配置されたエミッタ電極と前記ダイオードの主面に配置されたアノード電極を接続する板状電極と、（ｄ）前記板状電極と接続する外部接続用エミッタ電極と、（ｅ）前記ＩＧＢＴのゲート電極に接続する外部接続用ゲート電極とを備える。さらに、（ｆ）前記ＩＧＢＴの状態を検知するために設けられた複数の検知用電極と、（ｇ）前記ＩＧＢＴを形成した前記第１半導体チップにある複数のボンディングパッドの一部と前記検知用電極、前記複数のボンディングパッドの一部と前記外部接続用ゲート電極とを接続する複数のワイヤとを備える。ここで、前記板状電極と平面的に重ならない領域に前記第１半導体チップの前記複数のボンディングパッドが形成されていることを特徴とする。
【００１８】
また、本発明による半導体装置の製造方法は、（ａ）リードフレームのダイパッド上の第１領域および第２領域にそれぞれ第１半田を形成する工程と、（ｂ）前記第１半田を形成した前記ダイパッド上の前記第１領域に、エミッタ電極を上にしてＩＧＢＴを形成した第１半導体チップを搭載する工程とを備える。そして、（ｃ）前記第１半田を形成した前記ダイパッド上の前記第２領域に、アノード電極を上にしてダイオードを形成した第２半導体チップを搭載する工程と、（ｄ）前記（ｃ）工程後、前記第１半導体チップおよび前記第２半導体チップ上に第２半田を形成する工程とを備える。さらに、（ｅ）前記第１半導体チップ上と前記第２半導体チップ上に跨るように板状電極を搭載して、前記第１半導体チップの前記エミッタ電極と前記第２半導体チップの前記アノード電極とを前記第２半田を介して接続する工程とを備える。その後、（ｆ）前記（ｅ）工程後、熱処理を行い、前記第１半田を溶融して固着することにより、前記ダイパッドと前記第１半導体チップおよび前記第２半導体チップを接続し、前記第２半田を溶融して固着することにより、前記第１半導体チップおよび前記第２半導体チップと前記板状電極を接続する工程とを備える。そして、（ｇ）前記（ｆ）工程後、前記第１半導体チップの前記板状電極と平面的に重ならない領域に形成されている複数のボンディングパッドと複数のリードとを複数のワイヤを用いて接続する工程とを備えることを特徴とする。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
１つのＩＧＢＴを形成した第１半導体チップと１つのダイオードを形成した第２半導体チップとを１パッケージ化したので、実装自由度を比較的向上して汎用性を高めることができる。さらに、ＩＧＢＴとダイオードとをワイヤではなく板状電極（クリップ）で接続するように構成したので、放熱効率の向上および低オン抵抗化を図ることができる。そして、ＩＧＢＴやダイオードに電流検知回路や温度検知回路を設けることにより、過電流や異常な温度上昇を検知してＩＧＢＴやダイオードの信頼性を向上することができる。さらに、外部接続用ゲート電極、電流検知用電極および温度検知用電極を外部接続用エミッタ電極と同一の第１辺あるいは第１辺に対向する第２辺に形成するように構成したので、製造工程における加工が容易で製造コストも低減できる。さらに、クリップと平面的に重ならない領域に第１半導体チップの複数のボンディングパッドが形成されているので、ボンディングパッドに接続するワイヤと、クリップとの接触を防止できる。そして、クリップをワイヤよりも先に形成することができるため、ワイヤに熱負荷がかかることを防止でき、ワイヤの接合強度の低下を防止することができる。また、第１半導体チップあるいは第２半導体チップに接触しているクリップの第１領域の位置よりも、第１半導体チップと第２半導体チップの間にあるクリップの第２領域の位置がダイパッドから離れているので、半田が第１半導体チップあるいは第２半導体チップの側面に回りこむことによるショート不良を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２６】
（実施の形態１）
本実施の形態１における半導体装置は、例えば、ハイブリッド車などに使用される３相モータの駆動回路に使用されるものである。図１は、本実施の形態１における３相モータの回路図を示す図である。図１において、３相モータ回路は、３相モータ１、パワー半導体装置２、制御回路３を有している。３相モータ１は、位相の異なる３相の電圧により駆動するように構成されている。パワー半導体装置２には、３相に対応してＩＧＢＴ４とダイオード５が設けられている。すなわち、各単相において、電源電位（Ｖｃｃ）と３相モータの入力電位との間にＩＧＢＴ４とダイオード５が逆並列に接続されており、３相モータの入力電位と接地電位（ＧＮＤ）との間にもＩＧＢＴ４とダイオード５が逆並列に接続されている。すなわち、単相ごとに２つのＩＧＢＴ４と２つのダイオード５が設けられており、３相で６つのＩＧＢＴ４と６つのダイオード５が設けられている。そして、個々のＩＧＢＴ４のゲート電極には、制御回路３が接続されており、この制御回路３によって、ＩＧＢＴ４が制御されるようになっている。このように構成された３相モータの駆動回路において、制御回路３でパワー半導体装置２を構成するＩＧＢＴ４を流れる電流を制御することにより、３相モータ１を回転させるようになっている。
【００２７】
本実施の形態１における半導体装置は、図１のパワー半導体装置２に関するものであり、パワー半導体装置２を構成する１つのＩＧＢＴ４と１つのダイオード５とを１パッケージ化したものである。すなわち、本実施の形態１における半導体装置を６つ使用することにより、３相モータ１を駆動するパワー半導体装置２が構成される。
【００２８】
図２は、本実施の形態１における半導体装置１０を外部表面側から見た斜視図である。図２において、半導体装置１０の中心部には平面形状が略矩形状の樹脂１１が形成されており、この樹脂１１の上部の第２辺側には、外部接続用コレクタ電極１２および信号電極１４の一部が設けられている。そして、外部接続用コレクタ電極１２が形成されている樹脂１１の第２辺と対向する第１辺側には、外部接続用エミッタ電極１３および信号電極１４の一部が形成されている。図３は、半導体装置を外部裏面側から見た斜視図である。図３に示すように、樹脂１１の裏面側には、ダイパッド１１ａが露出していることがわかる。このようにダイパッド１１ａが樹脂１１の裏面から露出しているのは、半導体装置１０の動作時において放熱効率を向上させるためである。
【００２９】
次に、半導体装置１０の内部構造について説明する。図４は、半導体装置１０の内部を示す平面図である。また、図５は、図４のＡ−Ａ線で切断した断面を示す断面図である。なお、図４において、半導体装置１０の上面を覆っている樹脂１１の図示は省略しており、内部の構造が図示されている。
【００３０】
図４および図５において、樹脂１１の内部には、ダイパッド１１ａが設けられており、このダイパッド１１ａに外部接続用コレクタ電極１２が一体的に形成されている。この外部接続用コレクタ電極１２は樹脂１１から露出しており、ねじ止め用開口部１２ａが設けられている。
【００３１】
ダイパッド１１ａ上には、半田１７を介してＩＧＢＴを形成した半導体チップ（第１半導体チップ）１５が形成されており、このＩＧＢＴを形成した半導体チップ１５に隣接するように半田１７を介してダイオードを形成した半導体チップ（第２半導体チップ）１６が形成されている。ＩＧＢＴを形成した半導体チップ１５は、裏面側にコレクタ電極が形成されており、このコレクタ電極が半田１７を介してダイパッド１１ａに接続されている。つまり、半導体チップ１５の裏面に形成されているコレクタ電極は、ダイパッド１１ａを介して、ダイパッド１１ａと一体的に形成されている外部接続用コレクタ電極１２と電気的に接続されている。一方、ダイオードを形成した半導体チップ１６は、裏面側にカソードが形成されており、このカソードがダイパッド１１ａを介して外部接続用コレクタ電極１２と電気的に接続されている。このことから、ＩＧＢＴのコレクタ電極とダイオードのカソードとは電気的に接続されていることになる。
【００３２】
一方、ＩＧＢＴを形成した半導体チップ１５の上面（主面）側には、エミッタ電極および複数のボンディングパッドが形成されている。これに対し、ダイオードを形成した半導体チップ１６の上面（主面）側には、アノード電極が形成されている。そして、ＩＧＢＴを形成した半導体チップ１５の上面側に形成されているエミッタ電極と、ダイオードを形成した半導体チップ１６の上面側に形成されているアノード電極とは、半田１８を介した平板状のクリップ２０によって接続されている。したがって、ＩＧＢＴのエミッタ電極とダイオードのアノード電極とはクリップ２０によって電気的に接続されている。クリップ２０は、板状電極とも呼ばれる。以下では、板状電極としてクリップ２０という言葉を用いる。また、ＩＧＢＴを形成した半導体チップ１５の主面とは、ＩＧＢＴを形成した半導体チップ１５の上面を意味する。すなわち、ＩＧＢＴを形成した半導体チップ１５の主面とは、半導体チップ１５のダイパッド１１ａと接触する面とは反対側の面を示している。同様に、ダイオードを形成した半導体チップ１６の主面とは、ダイオードを形成した半導体チップ１６の上面を意味する。すなわち、ダイオードを形成した半導体チップ１６の主面とは、半導体チップ１６のダイパッド１１ａと接触する面とは反対側の面を示している。
【００３３】
クリップ２０は、例えば、銅を主成分とする平板状の部材から構成されている。ここで、本発明の１つの特徴は、ＩＧＢＴを形成した半導体チップ１５のエミッタ電極と、ダイオードを形成した半導体チップ１６のアノード電極とをクリップ２０で接続している点にある。従来、ＩＧＢＴを形成した半導体チップ１５のエミッタ電極と、ダイオードを形成した半導体チップ１６のアノード電極とは、アルミニウムを主成分とするワイヤで接続されていた。しかし、エミッタ電極には大電流が流れるが、アルミニウムを主成分とするワイヤでは、アルミニウムによる抵抗の増加および細線による抵抗の増加などにより、オン抵抗が大きくなる問題点が生じる。さらに、ワイヤが細線であるため、熱容量が少なく放熱特性が劣化する問題点が生じる。そこで、本実施の形態１によれば、ＩＧＢＴを形成した半導体チップ１５のエミッタ電極と、ダイオードを形成した半導体チップ１６のアノード電極とを銅を主成分とする平板状のクリップ２０で接続するようにしている。銅の抵抗は、アルミニウムの抵抗よりも小さいので、銅を主成分とするクリップ２０で接続することにより、オン抵抗を低減することができる。また、クリップ２０は幅広の平板状の形状をしているため、ワイヤに比べて断面積が大きくなる。このため、クリップ２０を用いることにより、オン抵抗をさらに低減することができる。さらに、クリップ２０が平板状の形状をしているため、クリップ２０自体がもつ熱容量をワイヤ自体の熱容量よりも大きくすることができ、かつ、半導体チップ１５、１６とクリップ２０の接触面積をワイヤによる接続に比べて大きくすることができるので、放熱効率を向上させることができる。
【００３４】
このクリップ２０は、半田２７を介して外部接続用エミッタ電極１３に接続されている。外部接続用エミッタ電極１３は、外部接続用コレクタ電極１２が形成されているダイパッド１１ａの第２辺側と対向する第１辺側に形成されており、ダイパッド１１ａとは電気的に接続されていない。すなわち、外部接続用エミッタ電極１３がダイパッド１１ａと接続すると、外部接続用コレクタ電極１２と外部接続用エミッタ電極１３が直接接続してしまうことになるので、ショートしないようになっている。つまり、外部接続用エミッタ電極１３は、ＩＧＢＴを形成した半導体チップ１５のエミッタ電極にクリップ２０を介して接続されている。この外部接続用エミッタ電極１３にも外部接続用コレクタ電極１２と同様に、ねじ止め用開口部１３ａが形成されている。
【００３５】
外部接続用エミッタ電極１３が形成されているダイパッド１１ａの第１辺側および第１辺に対向する第２辺側には、図２および図３に示す信号電極１４が形成されている。図４では、この信号電極を具体的に示している。図４に示すように、ダイパッド１１ａの第１辺側には、外部接続用エミッタ電極１３の他に、温度検知用電極２１、温度検知用電極２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５が形成されている。これらの電極は、ＩＧＢＴを形成した半導体チップ１５の上面に形成されているボンディングパッドと、ワイヤ２８を用いてそれぞれ接続されている。したがって、ＩＧＢＴを形成した半導体チップ１５は、ダイオードを形成した半導体チップ１６よりもダイパッド１１ａの第１辺に近い側に配置されている。このように配置することにより、半導体チップ１５に形成されているボンディングパッドと、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５とを近づけて配置することができるので、ボンディングパッドとこれらの電極とをワイヤ２８で接続しやすくなる利点がある。また、ダイパッド１１ａの第１辺と対向する第２辺側には、外部接続用コレクタ電極１２と接続するケルビン検知用電極２６が形成されている。ここで、本発明の１つの特徴は、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５のそれぞれにワイヤ２８を用いて接続されている半導体チップ１５のボンディングパッド上にクリップ２０が形成されていない点にある。つまり、クリップ２０と平面的に重ならない領域に半導体チップ１５のボンディングパッドが形成されている点に特徴がある。言い換えれば、クリップ２０の直下に複数のワイヤ２８が配置されていないことを特徴とする。
【００３６】
例えば、特許文献３〜５に記載されている技術では、ボンディングパッドの直上にクリップが形成されている構成が開示されている。この場合、ボンディングパッドに接続するワイヤとクリップとの接触を避けるため、クリップの下にスペーサを設けてボンディングパッドに接続するワイヤとクリップとの間の距離を広げる必要がある。しかし、クリップの下にスペーサを設けると、スペーサを設けただけ半導体装置の厚さが厚くなり小型化を図ることができない。さらに、スペーサを設けても、スペーサの高さのばらつきなどにより、ワイヤとクリップとが接触してしまうおそれがある。
【００３７】
これに対し、本実施の形態１における半導体装置１０では、ワイヤ２８で接続するボンディングパッドの直上には、クリップ２０が形成されないようにしている。このため、ボンディングパッドに接続するワイヤ２８とクリップ２０が接触することを防止できる。すなわち、半導体装置１０の信頼性を向上させることができる。さらに、クリップ２０の下にスペーサを設ける必要がないので、半導体装置１０の厚さを薄くすることができる。このため、半導体装置１０の小型化を推進することができる。
【００３８】
次に、本発明の特徴の１つについて説明する。図５は、図４のＡ−Ａ線で切断した断面を示す断面図である。図５に示すように、ダイパッド１１ａ上には、それぞれ半田１７を介してＩＧＢＴを形成した半導体チップ１５とダイオードを形成した半導体チップ１６が隣接して配置されている。そして、半導体チップ１５および半導体チップ１６上に、半田１８を介してクリップ２０が搭載されている。ここで、クリップ２０の形状は、半導体チップ１５および半導体チップ１６に接触しているクリップ２０の領域よりも、半導体チップ１５と半導体チップ１６の間にあるクリップ２０の領域が上方に突出した構造（凸形状）になっている。つまり、半導体チップ１５あるいは半導体チップ１６に接触しているクリップ２０の領域（接触領域）の位置よりも、半導体チップ１５と半導体チップ１６の間にあるクリップ２０の領域（チップ間領域）の位置がダイパッド１１ａから離れている点に特徴がある。
【００３９】
図６は、クリップ２０の形状を平坦にした場合の問題点を示す図である。図６に示すように、クリップ２０において、半導体チップ１５と半導体チップ１６の間にある領域を、半導体チップ１５あるいは半導体チップ１６と接触する領域と同一の高さに形成している。このとき、半導体チップ１５とクリップ２０とは半田１８を用いて接続されるが、この半田１８の量が多い場合、図６に示すクリップ２０の形状では、あふれた半田１８が半導体チップ１５の側面を伝わり半田１８と半田１７が接続される。このため、ショート不良が発生する問題点がある。
【００４０】
そこで、本実施の形態１では、図７に示すように、半導体チップ１５および半導体チップ１６に接触しているクリップ２０の領域よりも、半導体チップ１５と半導体チップ１６の間にあるクリップ２０の領域が上方に突出した構造（凸形状）になるようにしている。これにより、余分な半田１８がクリップ２０の凸形状に吸収される。したがって、余分な半田１８が半導体チップ１５の側面を伝わって半導体チップ１５の下部に形成されている半田１７と接続してしまうことを防止できる。
【００４１】
次に、図４および図５に示すように、本実施の形態１における半導体装置１０では、クリップ２０と外部接続用エミッタ電極１３とを接続している。このとき、クリップ２０と外部接続用エミッタ電極１３とは、別々の構造体で形成されており、別々の構造体で形成されているクリップ２０と外部接続用エミッタ電極１３が半田２７を介して接続されている。本発明の特徴の１つは、クリップ２０と外部接続用エミッタ電極１３とを一体的に形成するのではなく、別々の構造体で形成している点にある。
【００４２】
図８および図９はクリップ２０と外部接続用エミッタ電極１３とを一体的に形成した場合の問題点を示す図である。図８に示すように、半導体チップ１５と半導体チップ１６上に半田１８を介して形成したクリップ２０が傾いているとする。このとき、例えば、クリップ２０の右側（外部接続用エミッタ電極１３に相当する領域）は水平に配置された場合よりも大きさｈだけ上方にずれることになる。クリップ２０を搭載した後、図９に示すように、下金型２９と上金型３０を用いてダイパッド１１ａを樹脂封止する。樹脂封止の際、下金型２９上にダイパッド１１ａを配置し、上方から上金型３０を移動して下金型２９に密着させる。このとき、クリップ２０と外部接続用エミッタ電極１３が一体的に形成されていると、一体的に形成されている外部接続用エミッタ電極１３が上方にずれているため、上金型３０を移動させる際、外部接続用エミッタ電極１３にぶつかり、半田１８とクリップ２０の接合部を破壊してしまう。
【００４３】
そこで、本実施の形態１における半導体装置１０では、図１０に示すように、クリップ２０と外部接続用エミッタ電極１３とを別々の構造体で形成し、別々の構造体で形成したクリップ２０と外部接続用エミッタ電極１３とを半田２７を用いて接続している。このように構成することにより、クリップ２０が斜めに傾いた状態で形成されても、外部接続用エミッタ電極１３は傾くことはないので、上金型３０を移動させる際に、半田１８とクリップ２０の接合部を破壊してしまうことを防止できる。
【００４４】
次に、本実施の形態１における半導体装置１０は、図１１に示すように、外部接続用コレクタ電極１２の中心線と外部接続用エミッタ電極１３の中心線が一直線上に配置されていない点に特徴がある。すなわち、図１１に示すように、外部接続用コレクタ電極１２の中心線と外部接続用エミッタ電極１３の中心線はａだけずれており、左右対称にはなっていない。このように構成することにより、半導体装置１０を実装基板に実装する際に利点がある。図１１に示すように、半導体装置１０には、外部接続用コレクタ電極１２と外部接続用エミッタ電極１３が形成されており、それぞれに設けられたねじ止め用開口部１２ａ、１３ａにねじを挿入することにより、半導体装置１０を実装基板（筐体）に実装する。このとき、外部接続用コレクタ電極１２の中心線と外部接続用エミッタ電極１３の中心線が一直線上になるように配置されていると、左右対称になっているため、本来実装すべき向きと逆方向に実装する危険性がある。
【００４５】
そこで、本実施の形態１における半導体装置１０では、図１１に示すように、外部接続用コレクタ電極１２の中心線と外部接続用エミッタ電極１３の中心線をずらすことにより、左右非対称にしている。このように左右非対称になっていれば、本来実装すべき向きと逆方向に実装してしまうことを防止できる。例えば、左右非対称に外部接続用コレクタ電極１２と外部接続用エミッタ電極とを形成するには、外部接続用コレクタ電極１２の中心線をダイパッド１１ａの中心線に一致するように配置し、外部接続用エミッタ電極１３の中心線をダイパッド１１ａの中心線からずらすように配置することで実現できる。外部接続用エミッタ電極１３の中心線をダイパッド１１ａの中心線からずらすように配置するには、図１１に示すように、外部接続用エミッタ電極１３の上側に２本の温度検知用電極２１、２２を等間隔で配置し、外部接続用エミッタ電極１３の下側に外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５の３本の電極を等間隔で配置すればよい。すなわち、外部接続用エミッタ電極１３の上下側に数の異なる電極を等間隔で配置することにより、外部接続用エミッタ電極１３の中心線をダイパッド１１ａの中心線からずらすことが可能となる。
【００４６】
次に、ダイパッド１１ａ上に搭載する半導体チップ１５の構成について説明する。半導体チップ１５にはＩＧＢＴが形成されている。図１２は、半導体チップ１５の上面側の構成を示す平面図である。図１２に示すように、半導体チップ１５の上面には、エミッタ電極４０とボンディングパッド４１〜４５が形成されている。エミッタ電極４０は、図４に示すクリップ２０に接続され、このクリップ２０を介して外部接続用エミッタ電極１３に接続されている。一方、ボンディングパッド４１は温度検知用電極２１にワイヤ２８を用いて接続され、ボンディングパッド４２は温度検知用電極２２にワイヤ２８を用いて接続されている。同様に、ボンディングパッド４３は、外部接続用ゲート電極２３にワイヤ２８を用いて接続され、ボンディングパッド４４は、ケルビン検知用電極２４にワイヤ２８を用いて接続されている。さらに、ボンディングパッド４５は、電流検知用電極２５にワイヤ２８を用いて接続されている。
【００４７】
図１３は、半導体チップ１５の裏面側の構成を示す平面図である。図１３に示すように、半導体チップ１５の裏面には、コレクタ電極４６が形成されている。このコレクタ電極４６は図４に示すダイパッド１１ａに接続されており、このダイパッド１１ａに一体的に形成された外部接続用コレクタ電極１２に接続されている。
【００４８】
次に、半導体チップ１５に形成されている素子の回路構成を示す。図１４は、半導体チップ１５に形成されている回路の一例を示す回路図である。図１４に示すように、半導体チップ１５には、ＩＧＢＴ５０、検知用ＩＧＢＴ５１および温度検知用ダイオード５２が形成されている。ＩＧＢＴ５０はメインのＩＧＢＴであり、図１に示す３相モータ１の駆動に使用される。このＩＧＢＴ５０には、エミッタ電極４０、コレクタ電極４６およびゲート電極４３ａが形成されている。ゲート電極４３ａは内部配線により半導体チップ１５の上面に形成されたボンディングパッド４３に接続されている。ボンディングパッド４３は、外部接続用ゲート電極２３に接続されているので、ＩＧＢＴ５０のゲート電極４３ａは、外部接続用ゲート電極２３に接続されていることになる。外部接続用ゲート電極２３は、図１に示す制御回路３に接続されており、制御回路３からの信号が外部接続用ゲート電極２３を介してＩＧＢＴ５０のゲート電極４３ａに印加されることにより、制御回路３からＩＧＢＴ５０を制御することができるようになっている。
【００４９】
検知用ＩＧＢＴ５１は、ＩＧＢＴ５０のコレクタ−エミッタ間を流れる電流を検知するために設けられているものである。すなわち、インバータ回路としてＩＧＢＴ５０を保護するためにＩＧＢＴ５０のコレクタ−エミッタ間を流れる電流を検知するために設けられている。この検知用ＩＧＢＴ５１は、ＩＧＢＴ５０と同様のコレクタ電極４６およびゲート電極４３に接続されており、センスエミッタ電極４５ａを有している。センスエミッタ電極４５ａは、内部配線により半導体チップ１５の上面に形成されたボンディングパッド４５に接続されている。ボンディングパッド４５は、電流検知用電極２５に接続されているので、結局、検知用ＩＧＢＴ５１のセンスエミッタ電極４５ａは電流検知用電極２５に接続されていることになる。そして、この電流検知用電極２５は半導体装置１０の外部に設けられる電流検知回路に接続される。この電流検知回路は、検知用ＩＧＢＴ５１のセンスエミッタ電極４５ａの出力に基づいて、ＩＧＢＴ５０のコレクタ−エミッタ間電流を検知し、過電流が流れたときＩＧＢＴ５０のゲート電極に印加されるゲート信号を遮断し、ＩＧＢＴ５０を保護するようになっている。
【００５０】
温度検知用ダイオード５２は、ＩＧＢＴ５０の温度を検知するために設けられている。すなわち、ＩＧＢＴ５０の温度によって温度検知用ダイオード５２の電圧が変化することによりＩＧＢＴ５０の温度を検知するようになっている。この温度検知用ダイオードは、ポリシリコンに異なる導電型の不純物を導入することによりｐｎ接合が形成されており、カソード４１ａおよびアノード電極４２ａを有している。カソード４１ａは内部配線により半導体チップ１５の上面に形成されたボンディングパッド４１に接続されている。同様に、アノード電極４２ａは内部配線により半導体チップ１５の上面に形成されたボンディングパッド４２に接続されている。したがって、温度検知用ダイオード５２のカソード４１ａはボンディングパッド４１を介して温度検知用電極２１に接続され、温度検知用ダイオード５２のアノード電極４２ａはボンディングパッド４２を介して温度検知用電極２２に接続されている。温度検知用電極２１、２２は、半導体装置１０の外部に設けられる温度検知回路に接続される。この温度検知回路は、温度検知用ダイオード５２のカソード４１ａおよびアノード電極４２ａに接続されている温度検知用電極２１、２２間の出力に基づいて間接的にＩＧＢＴ５０の温度を検知し、検知した温度がある一定温度以上になったとき、ＩＧＢＴ５０のゲート電極に印加されるゲート信号を遮断し、ＩＧＢＴ５０を保護するようになっている。
【００５１】
次に、ＩＧＢＴ５０のエミッタ電極４０からは別の端子であるコモンエミッタ電極４４ａが出ている。このコモンエミッタ電極４４ａは、内部配線により半導体チップ１５の上面に形成されているボンディングパッド４４に接続されている。ボンディングパッド４４は、ケルビン検知用電極２４に接続されているので、結局、コモンエミッタ電極４４ａはケルビン検知用電極２４に接続されていることになる。ケルビン検知用電極２４は、半導体装置１０の外部に設けられるケルビン検知回路に接続される。このケルビン検知回路は、配線などによってＩＧＢＴ５０の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、エミッタ電極４０と同電位のコモンエミッタ電極４４ａからの出力に基づいて、エミッタ電極４０自体の配線抵抗をキャンセルするようになっている。
【００５２】
同様にして、図４に示すように、ＩＧＢＴ５０のコレクタ電極４６から分岐するケルビン検知用電極２６が設けられている。このケルビン検知用電極２６は、半導体装置１０の外部に設けられているケルビン検知回路に接続される。このケルビン検知回路も配線などによってＩＧＢＴ５０の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、コレクタ電極４６と同電位のケルビン検知用電極２６の出力に基づいて、コレクタ電極４６自体の配線抵抗をキャンセルするようになっている。
【００５３】
このように本実施の形態１における半導体装置１０によれば、電流検知回路、温度検知回路およびケルビン検知回路に接続することが可能なように構成されているので、半導体装置１０に含まれるＩＧＢＴ５０の動作信頼性の向上を図ることができる。
【００５４】
次に、ＩＧＢＴ５０の素子構造について説明する。図１５は、本実施の形態１におけるＩＧＢＴ５０の構造を示す断面図である。図１５において、ＩＧＢＴ５０は、半導体チップの裏面に形成されたコレクタ電極４６を有し、このコレクタ電極４６上にｐ＋型半導体領域５４が形成されている。ｐ＋型半導体領域５４上にはｎ＋型半導体領域５５が形成され、このｎ＋型半導体領域５５上にｎ−型半導体領域５６が形成されている。そして、ｎ−型半導体領域５６上にはｐ型半導体領域５７が形成され、このｐ型半導体領域５７を貫通し、ｎ−型半導体領域に達するトレンチ溝５９が形成されている。さらに、トレンチ溝５９に整合してエミッタ領域となるｎ＋型半導体領域５８が形成されている。トレンチ溝５９の内部には、例えば酸化シリコン膜よりなるゲート絶縁膜６０が形成され、このゲート絶縁膜６０を介してゲート電極４３ａが形成されている。ゲート電極４３ａは、例えばポリシリコン膜から形成され、トレンチ溝５９を埋め込むように形成されている。このように構成されたＩＧＢＴ５０において、ゲート電極４３ａは、内部配線を介して、図１２に示すボンディングパッド４３に接続されている。同様にエミッタ領域となるｎ＋型半導体領域５８は、エミッタ配線６１を介して、図１２に示すエミッタ電極４０に接続されている。コレクタ領域となるｐ＋型半導体領域５４は半導体チップの裏面に形成されているコレクタ電極４６に接続されている（図１３および図１５参照）。ＩＧＢＴ５０によれば、ＭＩＳＦＥＴの高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低ＯＮ電圧特性を兼ね備えている。ｎ＋型半導体領域５５は、バッファ層とも呼ばれる。このｎ＋型半導体領域５５は、ＩＧＢＴ５０がターンＯＦＦしているときに、ｐ型半導体領域５７からｎ−型半導体領域５６内に成長する空乏層が、ｎ−型半導体領域５６の下層に形成されているｐ＋型半導体領域５４に接触してしまうパンチスルー現象を防止するために設けられている。また、ｐ＋型半導体領域５４からｎ−型半導体領域５６へのホール注入量の制限などの目的のために、ｎ＋型半導体領域５５が設けられている。
【００５５】
次に、ＩＧＢＴ５０の動作について説明する。まず、ＩＧＢＴ５０がターンＯＮする動作について説明する。ゲート電極４３ａと、エミッタ領域となるｎ＋型半導体領域５８の間に充分な正の電圧を印加することにより、トレンチゲート構造をしたＭＩＳＦＥＴがターンＯＮする。すると、コレクタ領域を構成するｐ＋型半導体領域５４とｎ−型半導体領域５６の間が順バイアスされ、ｐ＋型半導体領域５４からｎ−型半導体領域５６へ正孔注入が起こる。続いて、注入された正孔のプラス電荷と同じだけの電子がｎ−型半導体領域５６に集まる。これにより、ｎ−型半導体領域５６の抵抗低下が起こり（電導度変調）、ＩＧＢＴ５０はＯＮ状態となる。
【００５６】
ＯＮ電圧には、ｐ＋型半導体領域５４とｎ−型半導体領域５６との接合電圧が加わるが、ｎ−型半導体領域５６の抵抗値が電導度変調により１桁以上低下するため、ＯＮ抵抗の大半を占めるようなる高耐圧では、ＭＩＳＦＥＴよりもＩＧＢＴ５０の方が低ＯＮ電圧となる。したがって、ＩＧＢＴ５０は高耐圧化に有効なデバイスであることがわかる。
【００５７】
次に、ＩＧＢＴ５０がターンＯＦＦする動作について説明する。ゲート電極４３ａと、エミッタ領域となるｎ＋型半導体領域５８の間の電圧を低下させると、トレンチゲート構造をしたＭＩＳＦＥＴがターンＯＦＦする。すると、ｐ＋型半導体領域５４からｎ−型半導体領域５６への正孔注入が停止し、すでに注入された正孔も寿命がつきて減少する。残留している正孔は、ｐ＋型半導体領域５４へ直接流出して（テイル電流）、流出が完了した時点でＩＧＢＴ５０はＯＦＦ状態となる。このようにしてＩＧＢＴ５０を動作させることができる。
【００５８】
次に、ダイパッド１１ａ上に搭載する半導体チップ１６の構成について説明する。半導体チップ１６にはダイオードが形成されている。図１６は、半導体チップ１６の上面側の構成を示す平面図である。図１６に示すように、半導体チップ１６の上面側には、アノード電極６２が形成されている。一方、図示はしないが、同様に、半導体チップ１６の裏面側には、カソードが形成されている。
【００５９】
続いて、ダイオードの素子構造について説明する。図１７は、ダイオードの素子構造を示す断面図である。図１７において、半導体チップ１６の裏面には、カソード６３が形成されており、このカソード６３上にｎ＋型半導体領域６４が形成されている。そして、ｎ＋型半導体領域６４上にｎ−型半導体領域６５が形成されており、ｎ−型半導体領域６５上に離間してｐ型半導体領域６６が形成されている。ｐ型半導体領域６６の間には、ｐ−型半導体領域６７が形成されている。ｐ型半導体領域６６とｐ−型半導体領域６７上には、アノード電極６２が形成されている。アノード電極６２は、例えばアルミニウム−シリコンから構成されている。
【００６０】
このように構成されたダイオードによれば、アノード電極６２に正電圧を印加し、カソード６３に負電圧を印加すると、ｎ−型半導体領域６５とｐ型半導体領域６６の間のｐｎ接合が順バイアスされ電流が流れる。一方、アノード電極６２に負電圧を印加し、カソード６３に正電圧を印加すると、ｎ−型半導体領域６５とｐ型半導体領域６６の間のｐｎ接合が逆バイアスされ電流が流れない。このようにしてダイオードを動作させることができる。
【００６１】
ここで、ダイオードを形成した半導体チップ１６の上面にはアノード電極６２が形成され、ＩＧＢＴを形成した半導体チップ１５の上面には、エミッタ電極４０が形成されている（図１２および図１６参照）。そして、このアノード電極６２とエミッタ電極４０がクリップ２０で接続されている（図５参照）。一方、半導体チップ１６の裏面には、カソード６３が形成され、半導体チップ１５の裏面には、コレクタ電極４６が形成されている（図１３参照）。そして、カソード６３とコレクタ電極４６がダイパッド１１ａにより接続されている（図５参照）。したがって、ＩＧＢＴとダイオードとは、図１に示すように、逆並列に接続されている。このときのダイオードの機能について説明する。
【００６２】
ダイオードは、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータのようなインダクタンスを含む回路が接続されている場合、ＯＮしているスイッチとは逆方向に負荷電流が流れるモードがある。このとき、ＩＧＢＴなどのスイッチング素子単体では、この逆方向電流を流し得る機能をもたないので、ＩＧＢＴなどのスイッチング素子に逆並列にダイオードを接続する必要がある。すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、ＩＧＢＴなどのスイッチング素子をターンＯＦＦしたとき、インダクタンスに蓄えられたエネルギー（１／２ＬＩ２）を必ず放出しなければならない。ＩＧＢＴ単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、ＩＧＢＴに逆並列にダイオードを接続する。つまり、ダイオードは、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。なお、ＩＧＢＴのスイッチング周波数に応じて、ダイオードにも高周波特性をもたせる必要がある。
【００６３】
次に、本発明の特徴の１つについて説明する。図１８は、本実施の形態１における半導体装置１０の内部構造を示す平面図である。図１８において、本発明の特徴の１つは、クリップ２０の幅ａを半導体チップ１５および半導体チップ１６の幅ｂに比べて小さくする点にある。つまり、半導体チップ１５と半導体チップ１６が並んでいる方向とは直交する方向において、クリップ２０の幅ａは、半導体チップ１５および半導体チップ１６の幅ｂよりも小さいことを特徴とする。
【００６４】
これにより、クリップ２０と半導体チップ１５あるいはクリップ２０と半導体チップ１６との間に形成されている半田１８の広がりを外観検査で確認することができる。すなわち、クリップ２０と半導体チップ１５との間に半田１８を形成した後、リフローすることにより半田１８を溶融して固着する工程が存在するが、クリップ２０の幅ａを半導体チップ１５の幅ｂよりも小さくすることで、溶融した半田１８がクリップ２０の全体に広がっていることを確認することができる。例えば、クリップ２０の幅ａが半導体チップ１５の幅ｂよりも大きく形成すると、クリップ２０の直下に形成されている半導体チップ１５や半田１８を確認することができない。したがって、半田１８が半導体チップ１５とクリップ２０の接触領域に均一に広がっているかどうかを確認することができない。しかし、本実施の形態１における半導体装置１０によれば、半導体チップ１５の上部に形成されているクリップ２０の幅ａを半導体チップ１６の幅ｂよりも小さくしたので、クリップ２０の下部の構造が外観検査で見えることになる。このため、半田１８が広がって半導体チップ１５よりもはみ出していることが外観検査で確認できるので、半田１８が充分に広がって半導体チップ１５とクリップ２０の接合が良好に行なわれていることを確認できる。
【００６５】
また、クリップ２０の幅ａを半導体チップ１５の幅ｂよりも小さくすることで、クリップ２０と半導体チップ１５の接触面積よりも大きな領域に半田１８を形成することができる。このようにすると、リフロー時、半田１８に浮くようにクリップ２０が配置されるので、半田１８の溶融固着時のセルフアライメント機能により自動的にクリップの位置合わせを行なうことができる。
【００６６】
さらに、クリップ２０の幅ａを半導体チップ１５の幅ｂよりも小さくすることにより以下に示す利点がある。図１９は、ＩＧＢＴを形成した半導体チップ１５の全体に電圧を印加したときの状態を示す平面図である。図１９に示すように、半導体チップ１５の上面には、エミッタ電極および複数のボンディングパッド４１〜４５が存在するが、これらの領域とは別に領域６８が形成される。この領域６８は、エミッタ電極４０および複数のボンディングパッド４１〜４５の周囲を覆うように形成される。そして、この領域６８は半導体チップ１５の裏面に形成されているコレクタ電極と同電位となる。ただし、この領域６８は、半導体チップ１５の構造上コレクタ電極と電気的につながっているわけではないので、コレクタ電極ではない。しかし、領域６８はコレクタ電位と同電位となるため、この領域６８上にクリップ２０が形成されていると、耐圧が低下する。すなわち、領域６８とクリップ２０の間には絶縁膜が形成されているが、クリップ２０の幅ａが半導体チップ１５の幅ｂよりも大きく形成されていると、半導体チップ１５の周辺部に形成されている領域６８の直上にクリップ２０が配置されることになる。クリップ２０にはエミッタ電極４０と同電位の電圧が印加されるので、領域６８とクリップ２０との間に電位差が生じる。このため、クリップ２０と領域６８の距離が接近すると耐圧が低下する。特に、高耐圧製品であると問題が一層顕著に現れる。そこで、本実施の形態１では、クリップ２０の幅ａを半導体チップ１５の幅ｂよりも小さくしている。このように構成することにより、半導体チップ１５の周辺部に形成される領域６８上にクリップ２０が配置されないようにすることができるため、耐圧を向上させることができる。
【００６７】
本実施の形態１における半導体装置１０は上記のように構成されており、以下にその製造方法について説明する。
【００６８】
まず、図４に示すように、本実施の形態１における半導体装置１０は、半導体チップ１５および半導体チップ１６を搭載するダイパッド１１ａを有している薄板領域と厚板領域とが存在する。
【００６９】
図２０は、薄板領域と厚板領域とを形成したリードフレーム材料７０を示している。図２０（ａ）は本実施の形態１におけるリードフレーム材料７０の平面図を示しており、図２０（ｂ）は、リードフレーム材料７０の側面図を示している。厚板領域と薄板領域の配置の仕方は様々考えられるが、本実施の形態１では、図２０（ａ）、（ｂ）に示すように、スタンピング方向（矢印の方向、Ｘ方向）と垂直な方向（Ｙ方向）に薄板領域７３、厚板領域７１および薄板領域７２が順次形成されている。すなわち、厚板領域７１を挟むように薄板領域７２、７３が形成されている。このように厚板領域７１と薄板領域７２、７３を形成したリードフレーム材料７０を加工することにより、図２１（ａ）、（ｂ）に示すリードフレーム７４が形成される。すなわち、本実施の形態１では、薄板領域７２、７３に電極を形成するためのリード７５を形成し、厚板領域７１にダイパッド領域７６を形成している。ここで、リードフレーム材料７０を図２０（ａ）、（ｂ）に示すように形成した理由は、リードフレーム材料７０から加工するリードフレーム７４において、中央部にダイパッド領域７６を形成し、このダイパッド領域７６の対向する一対の辺に電極を形成するためである。つまり、本実施の形態１では、半導体装置１０がダイパッド１１ａを中心部に配置し、このダイパッド１１ａの対向する一対の辺に電極を形成する構成をとっているため、リードフレーム材料７０の薄板領域７２、７３と厚板領域７１とを図２０（ａ）、（ｂ）に示すように配置することができる。このように配置することにより、図２１（ａ）、（ｂ）に示すように、リードフレームを密に配置することができる。すなわち、リードフレームの形成ピッチを狭くすることができるため、リードフレーム材料７０の使用効率を向上させることができ、最終的に半導体装置１０のコストを低減することが可能となる。また、製造工程における加工も容易となる。
【００７０】
ここで、ダイパッド１１ａの対向する一対の辺ではなく互いに隣接して交差する辺に電極が形成されている半導体装置を考える。このとき、図２０（ａ）、（ｂ）に示すリードフレーム材料７０ではリードフレームの加工が困難になる。なぜなら、互いに交差する辺に電極を形成するので、図２０（ａ）、（ｂ）に示す厚板領域７１の内部にも電極を形成するためのリードを形成しなくてはならないからである。つまり、厚板領域７１では、厚さが厚いため、電極を形成するためのリードを成形することが困難となるからである。そこで、この場合は、例えば、図２２に示すような厚板領域７７と薄板領域７８を設けたリードフレーム材料７０を使用することになる。図２２に示すリードフレーム材料７０によれば、互いに交差する辺に薄板領域７８が形成されているので、互いに交差する辺にリードを成形することが可能となる。しかし、図２２に示すリードフレーム材料７０において形成される厚板領域７７と薄板領域７８のパターンは、図２０（ａ）、（ｂ）に示すリードフレーム材料７０における厚板領域７１と薄板領域７２、７３のパターンに比べて複雑になる。したがって、リードフレーム材料７０の製造コストが高くなり、最終的に半導体装置の製造コストが上昇してしまう。さらに、互いに交差する辺に電極を形成する構成では、リードフレームのピッチが広がり効率的にリードフレーム材料７０を使用することができなくなる。このことからも半導体装置の製造コストが上昇してしまう。
【００７１】
以上のことから、本実施の形態１における半導体装置１０の構成のように、ダイパッド１１ａの対向する一対の辺にだけ電極を形成するようにすることにより、リードフレーム材料７０から効率的にリードフレームを形成できる。したがって、本実施の形態１における半導体装置１０の構成によれば、製造工程における加工が容易で製造コストも低減できる。
【００７２】
次に、リードフレーム７４を形成した後の製造工程について図面を参照しながら説明する。図２３（ａ）、（ｂ）に示すように、リードフレーム７４のダイパッド領域上に、ＩＧＢＴを形成した半導体チップ１５とダイオードを形成した半導体チップ１６を搭載する。ここで、半導体チップ１５の上面には、エミッタ電極および複数のボンディングパッド（図示せず）が形成されている。一方、半導体チップ１６の上面には、アノード電極（図示せず）が形成されている。
【００７３】
続いて、図２４（ａ）、（ｂ）に示すように、半導体チップ１５および半導体チップ１６に跨るようにクリップ２０を形成する。このクリップ２０は、半導体チップ１６のアノード電極と半導体チップ１５のエミッタ電極を接続するように配置される。また、クリップ２０と平面的に重なる領域に半導体チップ１５に形成された複数のボンディングパッドが配置されないようにクリップ２０が配置される。つまり、クリップ２０と平面的に重ならない領域に複数のボンディングパッドが配置されるようにクリップ２０を配置する。
【００７４】
そして、リフローした後、図２５（ａ）、（ｂ）に示すように、半導体チップ１５に形成されたボンディングパッドと、電極となるリードとをワイヤ２８で接続する。このワイヤ２８は、例えば、アルミニウムから形成されている。
【００７５】
次に、図２６（ａ）、（ｂ）に示すように、半導体チップ１５および半導体チップ１６を搭載したダイパッド領域を樹脂１１で封止する。そして、図２７（ａ）、（ｂ）に示すように、タイバーを切断する。その後、めっき処理を施した後、図２８（ａ）、（ｂ）に示すように、個片化する。このとき、半導体装置が形成される。この半導体装置では、樹脂１１の第１辺側から外部接続用エミッタ電極１３および信号電極１４が突き出ており、第１辺と対向する第２辺側から外部接続用コレクタ電極１２および信号電極１４が突き出ている。その後、図２９（ａ）、（ｂ）に示すように、信号電極１４を成形加工することにより、本実施の形態１における半導体装置を形成することができる。
【００７６】
次に、本発明の特徴の１つである半導体チップの搭載工程からワイヤボンディング工程までの工程をさらに詳細に説明する。
【００７７】
図３０に示すようにダイパッド１１ａの半導体チップ形成領域（第１領域および第２領域）上に半田１７を形成する。この半田１７は、例えば、半田塗布法や半田印刷法を使用することにより形成できる。半田１７の材料としては、環境を配慮して鉛を含有しない鉛フリー半田が用いられている。具体的には、すず（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）からなる半田や、すず（Ｓｎ）、アンチモン（Ｓｂ）からなる半田が用いられる。
【００７８】
ここで、ダイパッド１１ａの第１辺側には、外部接続用エミッタ電極１３、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５が形成されている。ダイパッド１１ａの第１辺側に形成されているこれらの電極は、クリップ２０やワイヤ２８を用いて接続されるものが配置されている。このように配置することにより、ワイヤボンディング工程を行ないやすいようになっている。一方、ダイパッド１１ａの第１辺と対向する第２辺側には、外部接続用コレクタ電極１２が形成されている。さらに、この外部接続用コレクタ電極１２と電気接続するケルビン検知用電極２６が形成されている。このケルビン検知用電極２６は外部接続用コレクタ電極１２と電気的に接続するため、外部接続用コレクタ電極１２と同じ第２辺側に形成されている。
【００７９】
次に、図３１に示すように、半田１７を形成したダイパッド１１ａ上に半導体チップ１５および半導体チップ１６を搭載する。すなわち、ダイパッド１１ａの第１領域に半導体チップ１５を搭載し、ダイパッド１１ａの第２領域に半導体チップ１６を搭載する。半導体チップ１５と半導体チップ１６の搭載順序はどちらが先でも構わない。ただし配置する位置は、ＩＧＢＴを形成した半導体チップ１５をダイパッド１１ａの第１辺に近い側に搭載し、ダイオードを形成した半導体チップ１６をダイパッド１１ａの第２辺に近い側に搭載する。これは、ＩＧＢＴを形成した半導体チップ１５の上面には、エミッタ電極４０の他に複数のボンディングパッド４１〜４５が形成されており、この複数のボンディングパッド４１〜４５と、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５とをそれぞれワイヤ２８を用いて接続する必要があるからである。つまり、半導体チップ１５に形成された複数のボンディングパッド４１〜４５をこれに接続する電極に近い位置に配置するためである。なお、ダイオードを形成した半導体チップ１６の上面には、アノード電極６２が形成されている。
【００８０】
続いて、図３２に示すように、半導体チップ１５のエミッタ電極４０上および半導体チップ１６のアノード電極６２上に半田１８を形成する。さらに、外部接続用エミッタ電極１３上にも半田２７を形成する。この半田１８、２７も例えば、半田塗布法や半田印刷法を使用することにより形成できる。半田１８、２７の材料としては、環境を配慮して鉛を含有しない鉛フリー半田が用いられている。具体的には、すず（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）からなる半田や、すず（Ｓｎ）、アンチモン（Ｓｂ）からなる半田が用いられる。
【００８１】
次に、図３３に示すように、半導体チップ１５および半導体チップ１６上にクリップ２０を搭載する。このとき、クリップ２０は半田１８を介して半導体チップ１６のアノード電極６２と半導体チップ１５のエミッタ電極４０に接触するように配置される。また、クリップ２０は、半田２７を介して外部接続用エミッタ電極１３と接触するように配置される。ここで、本発明の特徴の１つは、クリップ２０が半導体チップ１５に形成されている複数のボンディングパッド４１〜４５と平面的に重ならないように配置されていることになる。このように配置することにより、ワイヤ２８による接続工程より前にクリップ２０の搭載工程を実施することができる。また、クリップ２０の形状は、図３３では図示しないが、半導体チップ１５および半導体チップ１６に接触しているクリップ２０の領域よりも、半導体チップ１５と半導体チップ１６の間にあるクリップ２０の領域が上方に突出した構造（凸形状）になっている。
【００８２】
続いて、図３４に示すようにリフローすることにより、半田１７、半田１８および半田２７を溶融して固着する。これにより、半導体チップ１５とダイパッド１１ａ、半導体チップ１６とダイパッド１１ａとは半田１７によって固着する。同様に、半導体チップ１５とクリップ２０、半導体チップ１６とクリップ２０とは半田１８によって固着する。さらに、クリップ２０と外部接続用エミッタ電極１３とは半田２７によって固着する。このとき、半導体チップ１５および半導体チップ１６に接触しているクリップ２０の領域よりも、半導体チップ１５と半導体チップ１６の間にあるクリップ２０の領域が上方に突出した構造（凸形状）にクリップ２０の形状がなっているので、溶融した半田１８がクリップ２０の凸形状に吸収されて、半導体チップ１５あるいは半導体チップ１６の側面に流れ出すことはない。したがって、半田１８と半田１７が接触することによりショート不良を防止することができる。
【００８３】
次に、図３５に示すように、半導体チップ１５に形成されているボンディングパッド４１〜４５と、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５とそれぞれワイヤ２８によって接続する。ここで、ボンディングパッド４１〜４５の直上には、クリップ２０が形成されていないので、ワイヤ２８によるワイヤボンディングを実施することができる。
【００８４】
ここで、温度検知用電極２１、温度検知用電極２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５が、ＩＧＢＴを形成した半導体チップ１５の上面に形成されているボンディングパッド４１〜４５と、クリップではなくワイヤ２８を用いてそれぞれ接続されているのは以下の理由による。クリップ２０を使用する目的は、大電流を流すことと低抵抗化を図る目的がある。すなわち、半導体チップ１５のエミッタ電極には、大電流が流れるとともに低抵抗化を図る必要があるので、半導体チップ１５のエミッタ電極、半導体チップ１６のアノード電極および外部接続用エミッタ電極１３の接続にクリップ２０を用いている。これに対し、温度検知用電極２１、温度検知用電極２２、外部接続用ゲート電極２３、ケルビン検知用電極２４および電流検知用電極２５（これらの電極をセンス用電極という）は、信号処理用の電極であるため、大電流を流す必要はなく、クリップを用いる必要はない。このため、これらの電極はクリップではなくワイヤ２８を用いている。製造工程の観点からは、センス用電極もワイヤ２８ではなくクリップを用いた方が、すべての電極を、同一工程で形成できるクリップで接続できるため単純化されると考えられる。しかし、半導体チップ１５に形成されているエミッタ電極４０や半導体チップ１６に形成されているアノード電極６２は充分に面積が大きいのでクリップ２０を用いて接続できる。これに対し、半導体チップ１５に形成されている複数のボンディングパッド４１〜４５は小さく、隣接している。このため、ボンディングパッド４１〜４５とセンス用電極とをクリップで接続しようとする場合、小さいクリップを使用しなければならず加工が困難である。また、クリップが小さいため、クリップ搭載位置の精度を確保することができず、クリップの位置ずれによるショート不良はオープン不良が発生しやすくなる。さらに、クリップが小さいため、クリップの接続強度が足りず、接続信頼性を確保することが困難である問題もある。また、クリップはワイヤ２８に比べて搭載時間が必要であり、所定数以上のクリップを使用するとコストが上昇することが懸念される。以上のことから、センス用電極とボンディングパッド４１〜４５の接続には、クリップではなくワイヤ２８を用いている。
【００８５】
本発明の特徴の１つは、クリップ２０を搭載した後に、ワイヤボンディングを実施する点にある。例えば、ワイヤボンディングを行なった後にクリップ２０を搭載する工程を実施すると、ワイヤ２８による接合が形成された後にリフローによる熱処理が実施されることになる。この熱処理による熱負荷がワイヤ２８による接合部にかかり合金層が形成されて、接合強度が弱くなる問題点が生じる。すなわち、ワイヤ２８の接合強度が弱くなることにより断線などが生じるおそれがあり、半導体装置の信頼性を低下させることになる。これに対し、本実施の形態１では、クリップ２０を搭載してリフロー処理を実施した後、ワイヤ２８によるワイヤボンディング工程を実施している。このため、ワイヤ２８による接合部にリフローによる熱負荷をかけないようにすることができる。したがって、ワイヤ２８の接合部の接合強度の向上を図ることができ、半導体装置の信頼性向上を図ることができる。
【００８６】
このように、クリップ２０を搭載した後にワイヤボンディング工程を行なうことに本発明の特徴があるが、このような順番で製造工程を実施できるのは以下に示す理由による。例えば、特許文献３〜５に記載されているように、クリップの直下にワイヤが存在すると、必然的にワイヤボンディングを先に実施した後、クリップを搭載することになる。しかし、このような製造工程では上述したようにワイヤの接合部に熱負荷がかかりワイヤの接合強度が低下する問題点が生じる。そこで、本実施の形態１では、クリップ２０を搭載する際に、ボンディングパッド４１〜４５上には、クリップ２０が形成されないようにしている。つまり、クリップ２０をボンディングパッド４１〜４５と平面的に重ならない領域に形成している。このように構成することにより、クリップ２０を先に搭載してもワイヤボンディングを実施することが可能となるのである。
【００８７】
次に、本発明の特徴の１つは、半田１７、半田１８および半田２７を一括してリフローしている点にある。例えば、ダイパッド１１ａ上に半田１７を介して半導体チップ１５および半導体チップ１６を形成した後、第１リフロー処理を行なう。そして、半導体チップ１５および半導体チップ１６上に半田１８を介してクリップ２０を搭載した後、第２リフロー処理を行なうことも可能である。しかし、リフロー処理を２回行なう必要があり、製造工程が煩雑化する。そこで、半導体チップ１５、１６とダイパッド１１ａとを半田１７で接続し、半導体チップ１５、１６とクリップ２０とを半田１８で接続する点に着目して、本実施の形態１のように一括して半田１７および半田１８をリフローすることにしている。半田１７、半田１８および半田２７を一括してリフローすることにより、製造工程を簡素化することができる。
【００８８】
ここで、半田１７および半田１８を異なる種類の半田から形成することも可能であるが、異なる種類の半田を用いるとリフローの温度が異なるため、一括リフロー処理を施す場合、リフロー温度の高い半田に合わせてリフローを実施することになる。すると、リフロー温度の最適化を図ることが難しい。そこで、半田１７と半田１８とを同一の半田材料で形成することが望ましい。半田１７と半田１８とを同一の半田材料で形成することにより、一括リフローを最適の温度で実施することができる。さらに、半田１７と半田１８を同一の半田材料より形成することによりコスト的にも安価になる利点がある。
【００８９】
次に、封止工程の詳細について説明する。図３６（ａ）は、ワイヤボンディング工程を実施した後のリードフレームを金型８０に固定した様子を示す平面図であり、図３６（ｂ）は、図３６（ａ）のＡ−Ａ線で切断した断面図である。図３６（ａ）、（ｂ）に示すように、ゲート８０ａから樹脂１１を流入させる。このとき、ダイパッド１１ａの第２辺側から樹脂１１を流入する点に特徴がある。すなわち、ワイヤ２８が形成されているダイパッド１１ａの第１辺側をゲート８０ａから遠ざけるように配置する。これにより、ワイヤ２８が樹脂１１の流入圧力を受けることを極力防止でき、樹脂１１の流入時に発生するワイヤ２８の変形や断線を防止することができる。
【００９０】
続いて、図３７（ａ）、（ｂ）に示すように樹脂１１を流入し続ける。このとき、ダイパッド１１ａの大部分が樹脂１１で覆われるようになってもワイヤ２８はまだ樹脂１１に接触していない。このため、ワイヤ２８の変形や断線を防止できる。そして、図３８（ａ）、（ｂ）に示すように、樹脂１１を金型８０の内部にすべて充填して封止工程を終了する。この段階で始めてワイヤ２８は樹脂１１に覆われるため、ワイヤ２８の樹脂１１から圧力を受ける時間を極力少なくすることができる。これにより、ワイヤ２８の変形および断線を抑制できる効果が得られる。このようにして本実施の形態１における半導体装置を形成することができる。
【００９１】
次に、図３９は、本実施の形態１における半導体装置を実装基板に実装した断面図である。図３９において、筐体（ヒートシンク）８５上には絶縁層８６を介して配線基板８７が形成されており、この配線基板８７に本実施の形態１における半導体装置１０が搭載されている。具体的には、半導体装置１０の樹脂部から出ている外部接続用エミッタ電極１３のねじ止め用開口部にねじ８８が挿入されて固定されている。同様に、外部接続用コレクタ電極１２のねじ止め用開口部にねじ８８が挿入されて固定されている。そして、半導体装置１０の上部には例えば水冷方式のヒートシンク８９が設けられている。そして、ヒートシンク８９を設けた半導体装置１０の上部には、信号処理基板９０が配置されている。この信号処理基板９０には、半導体装置１０の外部接続用ゲート電極に接続する制御回路、温度検知用電極に接続する温度検知回路、ケルビン検知用電極に接続するケルビン検知回路、電流検知用電極に接続する電流検知回路などが形成されている。図３９には図示されていないが、半導体装置１０の樹脂部からでている温度検知用電極、外部接続用ゲート電極、ケルビン検知用電極および電流検知用電極は、上方に折り曲げられて信号処理基板９０に電気的に接続される。
【００９２】
このようにして、本実施の形態１における半導体装置１０は実装基板（筐体）に実装されるが、半導体装置１０には、１つのＩＧＢＴと１つのダイオードが形成されている。したがって、３相モータの駆動回路を形成するパワー半導体装置では、本実施の形態１における半導体装置１０が６つ必要となる。この６つの半導体装置１０を実装基板に実装したレイアウト構成を図４０〜図４２に示す。図４０および図４１は、Ｘ方向に３つ、Ｙ方向に２つの半導体装置１０を配置する例を示しており、図４２は、Ｘ方向に６つの半導体装置１０を配置する例を示している。本実施の形態１における半導体装置１０のように、１つのＩＧＢＴと１つのダイオードとを１パッケージ化した半導体装置１０によれば、実装自由度を向上させることができることがわかる。また、１つのＩＧＢＴと１つのダイオードとを１パッケージ化した半導体装置１０によれば、汎用性も高めることができ、様々な製品に適用することができる。
【００９３】
これに対し、例えば２つのＩＧＢＴと２つのダイオードとを１パッケージ化した半導体装置では、パッケージサイズが大きくなり、また、汎用性に乏しい。さらにコストが上昇するという点がある。しかし、本実施の形態１のように１つのＩＧＢＴと１つのダイオードとを１パッケージ化した半導体装置１０では、パッケージサイズもそれほど大きくならずにコストも抑えることができる。さらに、２つのＩＧＢＴと２つのダイオードを１パッケージ化した半導体装置に比べて集積度が低いため、発熱量も少なく放熱効率も向上させることができる。
【００９４】
一方、１つのＩＧＢＴを１パッケージ化した単体の半導体装置によれば、実装基板に実装する工程数が増加するが、本実施の形態１における半導体装置１０によれば、実装工程を比較的低減することができる。
【００９５】
（実施の形態２）
本実施の形態２では、半導体チップ上に搭載するクリップにおいて、半導体チップに接触するクリップの部分の厚さをその他のクリップの部分の厚さよりも厚くする例について説明する。
【００９６】
図４３は、本実施の形態２における半導体装置１０の内部構造を示す平面図である。この図４３に示す構造は前記実施の形態１における半導体装置１０の内部構造と同様の構造をしている。図４４は、図４３のＡ−Ａ線で切断した断面を示す断面図である。図４４において、本実施の形態２における半導体装置１０の特徴は、クリップ９１の形状を工夫した点にある。すなわち、クリップ９１は、半導体チップ１５と半導体チップ１６に半田１８を介して接続され、さらに、半田２７を介して外部接続用エミッタ電極１３に接続している。ここで、クリップ９１において、半導体チップ１５および半導体チップ１６に接触している部分の厚さがその他の部分の厚さよりも厚くなっている。これにより、半導体チップ１５および半導体チップ１６の直上に形成されているクリップ９１の厚さを厚くすることができるので、半導体チップ１５および半導体チップ１６で発生した熱を速やかに放散することができる。つまり、クリップ９１の熱抵抗を低減することができる。特に、過渡熱抵抗を低減することができるので、瞬間的な熱負荷による半導体チップ１５および半導体チップ１６の破壊耐量を向上することができる。
【００９７】
（実施の形態３）
本実施の形態３では、半導体装置の樹脂部から引き出されている電極の引き出し位置を変える例について説明する。
【００９８】
図４５は、本実施の形態３における半導体装置１０の内部構造を示す平面図である。図４５に示す半導体装置１０が前記実施の形態１と異なる点は、外部接続用コレクタ電極１２、外部接続用エミッタ電極１３、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４、電流検知用電極２５およびケルビン検知用電極２６の引き出し位置が異なる点にある。つまり、前記実施の形態１において、これらの電極は、平面形状が長方形形状をしたダイパッド１１ａの短辺側に形成されていた。これに対し、本実施の形態３では、ダイパッド１１ａの長辺側の対向する２辺に、これらの電極が形成されている。すなわち、ダイパッド１１ａの長辺を形成する１辺に、外部接続用エミッタ電極１３、温度検知用電極２１、２２、外部接続用ゲート電極２３、ケルビン検知用電極２４、電流検知用電極２５およびケルビン検知用電極２６が形成されている。そして、ダイパッド１１ａの長辺を形成する１辺に対向する辺に外部接続用コレクタ電極１２が形成されている。これらの電極をダイパッド１１ａの長辺側に形成することにより、電極を配置するレイアウトの自由度を拡大することができる。なぜならば、ダイパッド１１ａの長辺側に配置する場合、配置するスペースに余裕があるからである。また、ダイパッド１１ａの長辺側は、短辺側に比べて電極を配置するスペースに余裕があるため、電極の本数が増加した場合であっても柔軟に対応することができる。さらに、電極間のピッチを広げることも比較的簡単に行なうことができる。
【００９９】
図４６は、本実施の形態３の変形例における半導体装置１０の内部構造を示す平面図である。図４５と図４６の異なる点は、図４５では、ダイパッド１１ａの長辺側の１辺とこれに対向する辺に電極が設けられていたが、図４６では、ダイパッド１１ａの長辺を形成する１辺にすべての電極が形成されていることにある。このようにすべての電極をダイパッド１１ａの長辺を形成する１辺に構成することにより、図４５に示す効果を奏する上、
半導体装置１０の占有面積を低減することができ、半導体装置１０の小型化を図ることができる。したがって、本実施の形態３の変形例によれば、半導体装置１０の小型化を図ることができるので、半導体装置１０を実装基板に実装する密度を向上することができる。
【０１００】
（実施の形態４）
本実施の形態４は、半導体装置の樹脂部と樹脂部から引き出される電極との間に発生するストレスを緩和できる例について説明する。
【０１０１】
図４７は、半導体装置１０を実装基板９２に実装する状態を示す部分拡大図である。図４７において、本実施の形態４における半導体装置１０は、樹脂１１から外部接続用エミッタ電極１３が引き出されており、この外部接続用エミッタ電極１３に形成されているねじ止め用開口部にねじ９３を挿入することにより、半導体装置１０が実装基板９２に固定されている。ここで、外部接続用エミッタ電極１３のねじ止め部と樹脂１１の間には、Ｕ字部９４が形成された部分が存在する。このＵ字部９４が形成された部分を外部接続用エミッタ電極１３に設けることにより、ねじ止めによって発生する外部接続用エミッタ電極１３の変形を緩和することができ、樹脂１１とねじ９３の間に発生するストレスを抑制することができる。さらに、樹脂１１は、半導体装置１０が発熱することにより熱膨張するが、このとき、ねじ止めされている外部接続用エミッタ電極１３と樹脂１１の間にストレスが発生する。しかし、外部接続用エミッタ電極１３にＵ字部９４が存在するため、ストレスを緩和することができる。このように外部接続用エミッタ電極１３にＵ字部９４を形成することにより、樹脂１１の内部に形成されているクリップの取り付け部にストレスが加わることを抑制でき、クリップの取り付け部の破壊を防止することができる。なお、本実施の形態４では、外部接続用エミッタ電極１３にＵ字部９４を形成する例について説明したが、外部接続用コレクタ電極にＵ字部９４を形成してもよい。
【０１０２】
（実施の形態５）
本実施の形態５は、クリップの外部接続用エミッタ電極との接合部に凸形状の突起を設ける一方、この突起に対応した孔を外部接続用エミッタ電極に設ける例について説明する。
【０１０３】
図４８は、本実施の形態５における半導体装置１０の内部構造を示す平面図である。図４８において、本実施の形態５における半導体装置１０が前記実施の形態１と異なる点は、クリップ２０の外部接続用エミッタ電極１３との接合部に凸形状の突起９５が設けられている点にある。図４９は、図４８のＡ−Ａ線で切断した断面を示す断面図である。図４９に示すように、クリップ２０の外部接続用エミッタ電極１３との接合部に突起９５が設けられており、この突起９５に対応して外部接続用エミッタ電極１３に孔９６が形成されている。図５０は、クリップ２０と外部接続用エミッタ電極１３との接合部を拡大した拡大図である。図５０に示すように、クリップ２０には突起９５が形成されており、この突起９５が外部接続用エミッタ電極１３に形成されている孔９６に挿入されている。このように、クリップ２０と外部接続用エミッタ電極１３の接続に半田２７を用いるとともに、突起９５と孔９６によるロック機構を設けることにより、接合部の接続強度の向上および半田接合の熱疲労による破壊防止を図ることができる。さらに、突起９５と孔９６による機械的なロック機構により、クリップ２０の搭載位置を固定することができ、クリップ２０の位置決め精度の向上を図ることができる。なお、本実施の形態５では、クリップ２０に突起９５を設け、外部接続用エミッタ電極１３に孔９６を設けるように構成したが、クリップ２０に孔を設け、外部接続用エミッタ電極１３に突起を設けるように構成してもよい。
【０１０４】
（実施の形態６）
本実施の形態６は、クリップの半導体チップと接触する面側に突起を設ける例について説明する。
【０１０５】
図５１は、本実施の形態６における半導体装置１０の内部構造を示す平面図である。図５１において、本実施の形態６における半導体装置１０が前記実施の形態１と異なる点は、クリップ２０の半導体チップ１５、１６との接触面および外部接続用エミッタ電極１３との接合部に凸形状の突起９７が設けられている点にある。図５２は、図５１のＡ−Ａ線で切断した断面を示す断面図である。図５２に示すように、クリップ２０の半導体チップ１５、１６との接触部および外部接続用エミッタ電極１３との接合部に突起９７が設けられており、この突起９７によってクリップ２０が半導体チップ１５、１６および外部接続用エミッタ電極１３上に固定されている。図５３は、半導体チップ１５上に形成されたクリップ２０を示す拡大図である。図５３に示すように、ダイパッド１１ａ上には、半導体チップ１５が搭載されており、このダイパッド１１ａと半導体チップ１５とは半田１７によって接合されている。そして、半導体チップ１５上にクリップ２０が形成されており、このクリップ２０に設けられた突起９７が半導体チップ１５に接触している。このように突起９７によってクリップ２０を半導体チップ１５上に固定する場合、クリップ２０の高さ位置精度を保つことができる。
【０１０６】
突起９７がない場合、クリップ２０の高さは、半田１８に依存してばらつくことになる。しかし、突起９７を設けることによりクリップ２０と半導体チップ１５の間には一定のスペースができ、このスペースに半田１８を充填することにより半田１８の膜厚を一定とすることができる。したがって、必然的に半田１８の膜厚を確保することができるので、半田接合の信頼性を向上することができる。また、半田１８の膜厚が厚くなるので、半田１８にかかる応力を緩和することができ、半田接合の破壊防止および半導体チップ１５に生じるチップクラックを防止することができる。
【０１０７】
（実施の形態７）
本実施の形態７は、放熱効率の向上を図ることができる半導体装置の例について説明する。図５４は、本実施の形態７における半導体装置１０を示す断面図である。図５４に示す本実施の形態７における半導体装置１０が前記実施の形態１と異なる点は、クリップ９８の上面が樹脂１１から露出している点にある。すなわち、半導体チップ１５および半導体チップ１６上に半田１８を介してクリップ９８が形成されているが、このクリップ９８の上面（半導体チップと接触している面とは反対側の面）が樹脂１１から露出している。したがって、本実施の形態７では、ダイパッド１１ａの下面（裏面）が樹脂１１から露出しているとともに、クリップ９８の上面が樹脂１１から露出していることになる。このように樹脂１１からダイパッド１１ａあるいはクリップ９８が露出しているので、半導体装置１０の放熱効率を向上させることができる。特に、高出力の半導体装置１０であると発生する熱量も多くなるが、本実施の形態７によれば、樹脂１１の上下面から熱伝導率の高いダイパッド１１ａおよびクリップ９８が露出しているので、放熱効率を向上させることができる。つまり、高出力の半導体装置１０であっても放熱効率を向上できるので、半導体装置１０の信頼性向上を図ることができる。
【０１０８】
クリップ９８の上面を樹脂１１から露出させるには、以下に示す技術を用いることができる。まず、クリップ９８を覆うように樹脂１１で封止する。その後、例えば、液体ホーニング技術により樹脂１１を削り、クリップ９８の上面を露出する方法がある。液体ホーニング技術とは、研磨剤と水とを高圧で樹脂１１に吹き付けることにより、樹脂１１だけを研磨する方法である。このようにクリップ９８の上面を樹脂１１から露出させる方法として液体ホーニングがあるが、例えば、機械的な研磨によってクリップ９８を覆う樹脂１１を研磨してクリップ９８の上面を露出するようにしてもよい。
【０１０９】
（実施の形態８）
本実施の形態８は半導体装置を実装基板に実装する工程を簡略化できる例について説明する。
【０１１０】
図５５は、本実施の形態８における半導体装置１０を実装基板９９に実装する様子を示す平面図である。図５６は図５５のＡ−Ａ線で切断した断面を示す断面図である。図５５に示すように、複数の半導体装置１０がねじ１０２により実装基板９９に固定されている。そして、図５６に示すように、個々の半導体装置１０の樹脂部には突起１０１が形成されており、この突起１０１に押さえ板（ヒートシンク）１００がはめ込まれている。この押さえ板１００は、複数の半導体装置１０上に形成されている。そして、押さえ板１００は、ねじ１０３により実装基板９９に固定されている。本実施の形態８によれば、まず、実装基板９９に複数の半導体装置１０をねじ１０２で固定する。そして、複数の半導体装置１０の樹脂部に形成された突起１０１を押さえ板１００に形成された凹部にはめ込みセットする。その後、押さえ板１００をねじ１０３で実装基板９９に固定する。このようにして、複数の半導体装置１０を実装基板９９に実装することができる。ここで、通常は、１つの半導体装置１０対して１つの押さえ板を用いる。しかし、この構成によれば、半導体装置１０の個数分だけ、押さえ板を取り付けなければならず実装工程が複雑化する。そこで、本実施の形態８では、複数の半導体装置１０に対して１つの押さえ板１００を一括して取り付けるようにしている。このとき、複数の半導体装置１０上にしっかりと押さえ板を固定するため、半導体装置１０の樹脂部に突起１０１を設け、押さえ板１００にこの突起１０１に対応した凹部を設けて固定している。そして、押さえ板１００をねじ１０３によって実装基板９９に固定するが、複数の半導体装置１０に対して１つの押さえ板１００を使用しているため、個々の半導体装置１０に押さえ板を取り付ける場合に比べてねじ止め工程を簡略化することができる。
【０１１１】
なお、半導体装置１０に突起１０１を設け、押さえ板１００に凹部を設けているが、逆に、半導体装置１０に凹部を設け、押さえ板１００に突起を設けるように構成してもよい。
【０１１２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１１３】
本発明における半導体装置は、例えば、車載用のモータなどに使用するパワー半導体装置に幅広く利用することができる。また、本発明による半導体装置の製造方法は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【０１１４】
【図１】本発明の実施の形態１における３相モータの回路図を示す図である。
【図２】実施の形態１における半導体装置を外部表面側から見た斜視図である。
【図３】実施の形態１における半導体装置を外部裏面側から見た斜視図である。
【図４】実施の形態１における半導体装置の内部を示す平面図である。
【図５】図４のＡ−Ａ線で切断した断面を示す断面図である。
【図６】クリップの形状を平坦にした場合の問題点を示す図である。
【図７】実施の形態１におけるクリップの一部を示す拡大図である。
【図８】クリップと外部接続用エミッタ電極とを一体的に形成した場合の問題点を示す図である。
【図９】クリップと外部接続用エミッタ電極とを一体的に形成した場合の問題点を示す図である。
【図１０】クリップと外部接続用エミッタ電極とを別々の構造体で形成した場合の利点を示す図である。
【図１１】実施の形態１における半導体装置の内部を示す平面図である。
【図１２】半導体チップの上面側の構成を示す平面図である。
【図１３】半導体チップの裏面側の構成を示す平面図である。
【図１４】半導体チップに形成されている回路の一例を示す回路図である。
【図１５】半導体チップに形成されているＩＧＢＴを示す断面図である。
【図１６】半導体チップの上面側の構成を示す平面図である。
【図１７】半導体チップに形成されているダイオードを示す断面図である。
【図１８】実施の形態１における半導体装置の内部を示す平面図である。
【図１９】ＩＧＢＴを形成した半導体チップの全体に電圧を印加したときの状態を示す平面図である。
【図２０】（ａ）は本実施の形態１におけるリードフレーム材料を示す平面図であり、（ｂ）はリードフレーム材料の側面図である。
【図２１】（ａ）は本実施の形態１におけるリードフレームを示す平面図であり、（ｂ）はリードフレームの側面図である。
【図２２】検討例におけるリードフレーム材料を示す平面図である。
【図２３】（ａ）は、実施の形態１における半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図２４】（ａ）は、図２３（ａ）に続く半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図２５】（ａ）は、図２４（ａ）に続く半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図２６】（ａ）は、図２５（ａ）に続く半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図２７】（ａ）は、図２６（ａ）に続く半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図２８】（ａ）は、図２７（ａ）に続く半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図２９】（ａ）は、図２８（ａ）に続く半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）の側面図である。
【図３０】実施の形態１における半導体装置の製造工程を示す平面図である。
【図３１】図３０に続く半導体装置の製造工程を示す平面図である。
【図３２】図３１に続く半導体装置の製造工程を示す平面図である。
【図３３】図３２に続く半導体装置の製造工程を示す平面図である。
【図３４】図３３に続く半導体装置の製造工程を示す平面図である。
【図３５】図３４に続く半導体装置の製造工程を示す平面図である。
【図３６】（ａ）は半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。
【図３７】（ａ）は半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。
【図３８】（ａ）は半導体装置の製造工程を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。
【図３９】実施の形態１における半導体装置を実装基板に実装した断面図である。
【図４０】半導体装置を実装基板に実装したレイアウト構成を示す平面図である。
【図４１】半導体装置を実装基板に実装したレイアウト構成を示す平面図である。
【図４２】半導体装置を実装基板に実装したレイアウト構成を示す平面図である。
【図４３】実施の形態２における半導体装置の内部構成を示す平面図である。
【図４４】図４３のＡ−Ａ線で切断した断面を示す断面図である。
【図４５】実施の形態３における半導体装置の内部構成を示す平面図である。
【図４６】実施の形態３の変形例における半導体装置の内部構成を示す平面図である。
【図４７】実施の形態４において、半導体装置を実装基板に実装する状態を示す部分拡大図である。
【図４８】実施の形態５における半導体装置の内部構成を示す平面図である。
【図４９】図４８のＡ−Ａ線で切断した断面を示す断面図である。
【図５０】クリップと外部接続用エミッタ電極との接合部を拡大した拡大図である。
【図５１】実施の形態６における半導体装置の内部構成を示す平面図である。
【図５２】図５１のＡ−Ａ線で切断した断面を示す断面図である。
【図５３】クリップと半導体チップとの接合部を拡大した拡大図である。
【図５４】実施の形態７における半導体装置の内部構成を示す断面図である。
【図５５】実施の形態８における半導体装置を実装基板に実装した断面図である。
【図５６】図５５のＡ−Ａ線で切断した断面を示す断面図である。
【符号の説明】
【０１１５】
１  ３相モータ
２  パワー半導体装置
３  制御回路
４  ＩＧＢＴ
５  ダイオード
１０  半導体装置
１１  樹脂
１１ａ  ダイパッド
１２  外部接続用コレクタ電極
１２ａ  ねじ止め用開口部
１３  外部接続用エミッタ電極
１３ａ  ねじ止め用開口部
１４  信号電極
１５  半導体チップ
１６  半導体チップ
１７  半田
１８  半田
２０  クリップ
２１  温度検知用電極
２２  温度検知用電極
２３  外部接続用ゲート電極
２４  ケルビン検知用電極
２５  電流検知用電極
２６  ケルビン検知用電極
２７  半田
２８  ワイヤ
２９  下金型
３０  上金型
４０  エミッタ電極
４１  ボンディングパッド
４１ａ  カソード
４２  ボンディングパッド
４２ａ  アノード電極
４３  ボンディングパッド
４３ａ  ゲート電極
４４  ボンディングパッド
４４ａ  コモンエミッタ電極
４５  ボンディングパッド
４５ａ  センスエミッタ電極
４６  コレクタ電極
５０  ＩＧＢＴ
５１  検知用ＩＧＢＴ
５２  温度検知用ダイオード
５４  ｐ＋型半導体領域
５５  ｎ＋型半導体領域
５６  ｎ−型半導体領域
５７  ｐ型半導体領域
５８  ｎ＋型半導体領域
５９  トレンチ溝
６０  ゲート絶縁膜
６１  ｎ＋型半導体領域
６２  アノード電極
６３  カソード
６４  ｎ＋型半導体領域
６５  ｎ−型半導体領域
６６  ｐ型半導体領域
６７  ｐ−型半導体領域
６８  領域
７０  リードフレーム材料
７１  厚板領域
７２  薄板領域
７３  薄板領域
７４  リードフレーム
７５  リード
７６  ダイパッド領域
７７  厚板領域
７８  薄板領域
８０  金型
８０ａ  ゲート
８５  筐体
８６  絶縁層
８７  配線基板
８８  ねじ
８９  ヒートシンク
９０  信号処理基板
９１  クリップ
９２  実装基板
９３  ねじ
９４  Ｕ字部
９５  突起
９６  孔
９７  突起
９８  クリップ
９９  実装基板
１００  押さえ板
１０１  突起
１０２  ねじ
１０３  ねじ
【図１】
2008021796.tif 000003
【図２】
2008021796.tif 000004
【図３】
2008021796.tif 000005
【図４】
2008021796.tif 000006
【図５】
2008021796.tif 000007
【図６】
2008021796.tif 000008
【図７】
2008021796.tif 000009
【図８】
2008021796.tif 000010
【図９】
2008021796.tif 000011
【図１０】
2008021796.tif 000012
【図１１】
2008021796.tif 000013
【図１２】
2008021796.tif 000014
【図１３】
2008021796.tif 000015
【図１４】
2008021796.tif 000016
【図１５】
2008021796.tif 000017
【図１６】
2008021796.tif 000018
【図１７】
2008021796.tif 000019
【図１８】
2008021796.tif 000020
【図１９】
2008021796.tif 000021
【図２０】
2008021796.tif 000022
【図２１】
2008021796.tif 000023
【図２２】
2008021796.tif 000024
【図２３】
2008021796.tif 000025
【図２４】
2008021796.tif 000026
【図２５】
2008021796.tif 000027
【図２６】
2008021796.tif 000028
【図２７】
2008021796.tif 000029
【図２８】
2008021796.tif 000030
【図２９】
2008021796.tif 000031
【図３０】
2008021796.tif 000032
【図３１】
2008021796.tif 000033
【図３２】
2008021796.tif 000034
【図３３】
2008021796.tif 000035
【図３４】
2008021796.tif 000036
【図３５】
2008021796.tif 000037
【図３６】
2008021796.tif 000038
【図３７】
2008021796.tif 000039
【図３８】
2008021796.tif 000040
【図３９】
2008021796.tif 000041
【図４０】
2008021796.tif 000042
【図４１】
2008021796.tif 000043
【図４２】
2008021796.tif 000044
【図４３】
2008021796.tif 000045
【図４４】
2008021796.tif 000046
【図４５】
2008021796.tif 000047
【図４６】
2008021796.tif 000048
【図４７】
2008021796.tif 000049
【図４８】
2008021796.tif 000050
【図４９】
2008021796.tif 000051
【図５０】
2008021796.tif 000052
【図５１】
2008021796.tif 000053
【図５２】
2008021796.tif 000054
【図５３】
2008021796.tif 000055
【図５４】
2008021796.tif 000056
【図５５】
2008021796.tif 000057
【図５６】
2008021796.tif 000058