(57)【要約】  【課題】 表面部に少なくとも複数の画素電極駆動用トランジスタＴＦＴを含む回路を形成した基板４０と、その回路の画素電極駆動用トランジスタＴＦＴに対応する画素電極６８を少なくとも有する表示部（液晶部）６０を備えたディスプレイ装置において、基板４０の設計の自由度を高め、ディスプレイの製造コストを低減することができるようにする。  【解決手段】  複数の画素電極駆動用トランジスタＴＦＴを含む回路を表面部に形成した基板４０と、画素電極駆動用トランジスタＴＦＴに対応する画素電極６８を少なくとも有する表示部４２との間に、少なくとも画素電極駆動用トランジスタＴＦＴと画素電極６８との対応するもの同士の間を電気的に接続する中間配線体４２を介在させる。【選択図】        図１
2008292948.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極駆動用トランジスタを含む回路を表面部に形成した基板と、
上記回路の上記複数の画素電極駆動用トランジスタに対応する画素電極を少なくとも有する表示部と、
上記基板と上記表示部との間に介在し、少なくとも上記画素電極駆動用トランジスタと上記画素電極との対応するもの同士の間を電気的に接続する中間配線体と、
を有することを特徴とするディスプレイ装置。
【請求項２】
前記基板が絶縁性材料からなり、
前記複数の画素電極駆動用トランジスタが上記絶縁性材料からなる上記基板の表面部に形成された薄膜トランジスタからなる
ことを特徴とする請求項１に記載のディスプレイ装置。
【請求項３】
前記基板が半導体材料からなり、
前記複数の画素電極駆動用トランジスタが上記半導体材料からなる基板の表面部に形成されたバルクトランジスタからなる
ことを特徴とする請求項１に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示部に画素を形成するための画素電極を少なくとも有し、その画素電極をＴＦＴ（薄膜トランジスタ）或いはバルクトランジスタ等のトランジスタにより駆動するディスプレイ装置に関する。
【背景技術】
【０００２】
ディスプレイとして、例えば液晶表示装置があるが、その多くは、例えば、特開２００６−２８４７９７号公報に記載されたように、表面に薄膜トランジスタＴＦＴ等からなる回路を有する基板と液晶表示素子とを直接一体に組み付けたものが多い。
図４はその特開２００６−２８４７９７号公報に記載された液晶表示装置を示す断面図であり、この装置を本発明の背景技術である従来例として図４を参照して説明する。
【０００３】
（１０）は配線付基板で、透明基板（１）とその上に形成された透明樹脂組成物膜（３）とからなる。（５１）は上記透明基板（１）の略中央部上に形成されたゲート電極及びゲート配線であり、ＴＦＴ（薄膜トランジスタ）を構成する。このゲート電極及びゲート配線（５１）は次の様にして形成される。
【０００４】
先ず、透明基板（１）上に配線形成補助材料層を形成し、この配線形成補助材料層を選択的にエッチングする。次いで、この選択的エッチングに際して用いられたマスクを除去した後、この配線形成補助材料層上を含め上記透明基板（１）上に透明樹脂組成物膜（３）を塗布する。その後、この透明樹脂組成物膜（３）を選択的にエッチングすることにより上記配線形成補助材料層を露出させる開口部を形成し、その配線形成補助材料層のその開口部に露出する部分表面部にメッキにより主金属初期膜を形成する。しかる後、この主金属初期膜を下地としてメッキにより上記開口部を埋める主金属膜を形成する。この主金属膜と上記配線形成補助材料層とにより上記ゲート電極及びゲート配線（５１）が構成される。
【０００５】
（５２）は上記透明樹脂組成物膜（３）上に全面的に形成されたゲート絶縁膜、（５３）はこのゲート絶縁膜（５２）上に選択的に形成されたアモルファスシリコン層で、上記ゲート電極及びゲート配線（５１）と立体交差するように位置されており、上記ＴＦＴ（薄膜トランジスタ）の半導体薄膜（チャンネル、ソース、ドレイン）を成す。
（５４、５４）はこのアモルファスシリコン層（５３）上に形成されたリンドープアモルファスシリコン層で、ソース領域上及びドレイン領域上に形成されている。（５５）はソース電極で、リンドープアモルファスシリコン層（５４）のソース領域上の部分と接続されている。（５６）は、ドレイン電極で、 リンドープアモルファスシリコン層（５４）のドレイン領域上の部分と接続されている。
【０００６】
（６０）は層間絶縁膜で、これには上記ドレイン電極（５６）を露出させる開口部が形成されている。（５７）は透明導電材料からなる画素電極で、その層間絶縁膜（６０）の開口部を通じて自身と対応するＴＦＴの上記ドレイン電極（５６）に接続されている。（５８）は配光膜で、上記各画素電極（５７）上を含め上記層間絶縁膜（６０）上に全面的に形成されている。（６１）は液晶、（５９）はカラーフィルタ付対向基板である。
尚、図４のカッコ書きの番号による符号は、後で本発明の実施例の説明に際して参照される図１〜図３の同じ番号の符号（カッコ無し）とは対応関係がないものとする。
【０００７】
ところで、従来の液晶表示装置等のディスプレイは、各画素電極（５７）とそれを駆動する薄膜トランジスタＴＦＴとは上から見て概ね重なり、画素電極（５７）、（５７）、・・・の形成エリア、より具体的には、画像表示エリアと、これら画素電極（５７）、（５７）、・・・を駆動する薄膜トランジスタＴＦＴ、ＴＦＴ、・・・が形成されたＴＦＴ形成エリアとは略同じ面積を占有するようにされていた。
【特許文献１】特開２００６−２８４７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上述した従来の技術によれば、各画素電極（５７）とそれを駆動する薄膜トランジスタＴＦＴとは上から見て概ね重なり、画素電極（５７）、（５７）、・・・の形成エリア、より具体的には、画像表示エリアと、これら画素電極（５７）、（５７）、・・・を駆動する薄膜トランジスタＴＦＴ、ＴＦＴ、・・・が形成されたＴＦＴ形成エリアとは略同じ面積を占有するようにされていたので、製造コストを低減することが難しいという問題があった。
と言うのは、ディスプレイの解像度、画素数、画面の大きさによる機種の違いに応じて液晶部等の表示部と、その表示部の画像電極を駆動する薄膜トランジスタＴＦＴの双方を一体で設計し、製造しなければならなかったからである。
【０００９】
即ち、ディスプレイの解像度、画素数、画面の大きさにより液晶部等の表示部の画素電極の大きさ、数、画像表示エリア等が決まり、表示部はその決まり通りに設計し製造しなければならないこと当然であるが、従来の技術によれば、その表示部の画素電極を駆動する薄膜トランジスタＴＦＴを有する基板をもその決まり通りに設計し製造しなければならなかった。
従って、ある機種のディスプレイ用の基板を、別の機種のディスプレイ用の基板として用いることはできなかった。これは、製造コストの低減を阻む一つの要因となっていた。
【００１０】
本発明は、このような問題を解決すべく為されたものであり、表面部に少なくとも複数の画素電極駆動用トランジスタを含む回路を形成した基板と、その回路の上記複数の画素電極駆動用トランジスタに対応する画素電極を少なくとも有する表示部を備えたディスプレイ装置において、表示部の設計の自由度を高め、ディスプレイの製造コストを低減することができるようにすること目的とする。
【課題を解決するための手段】
【００１１】
本発明ディスプレイ装置は、複数の画素電極駆動用トランジスタを含む回路を表面部に形成した基板と、上記回路の上記複数の画素電極駆動用トランジスタに対応する画素電極を少なくとも有する表示部と、上記基板と上記表示部との間に介在し、少なくとも上記画素電極駆動用トランジスタと上記画素電極との対応するもの同士の間を電気的に接続する中間配線体と、を有することを特徴とする。
【発明の効果】
【００１２】
本発明ディスプレイ装置によれば、基板と上記表示部との間に、画素電極駆動用トランジスタと上記画素電極との対応するもの同士の間を電気的に接続する中間配線体を介在させたので、画素電極の配設エリアの面積と、画素電極駆動用トランジスタの配設エリアの面積とを異ならせることができ、画素電極を有する表示部の画素電極駆動用トランジスタが形成された基板に対する設計の拘束の度合いを弱めることが、換言すれば、画素電極駆動用トランジスタが形成された基板に対する設計の自由度を高めることができる。
従って、ある機種のディスプレイ用の基板を、別の機種のディスプレイ用の基板として用いることが可能となり、製造コストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１３】
本発明は、基本的には、画素電極駆動用トランジスタを含む回路を表面部に形成した基板と、上記回路の上記複数の画素電極駆動用トランジスタに対応する画素電極を少なくとも有し、該画素電極の配設エリアの面積が上記複数の画素電極駆動用トランジスタの配設エリアの面積と顕著に異ならしめられた、表示部と、上記基板と上記表示部に介在し、少なくとも上記画素電極駆動用トランジスタと上記画素電極との対応するもの同士の間を接続する中間配線体と、を有するものであるが、基板が絶縁性材料からなり、前記複数の画素電極駆動用トランジスタが上記絶縁性材料からなる上記基板の表面部に形成された薄膜トランジスタ（ＴＦＴ）からなるという態様が、本発明を実施するための最良の形態である。
【００１４】
なぜならば、絶縁性材料からなる基板上に薄膜トランジスタ（ＴＦＴ）を形成したものは、半導体からなる基板にバルクトランジスタを形成したものに比較して、同じチップサイズにおける歩留まりが顕著に大きいからである。
しかしながら、本発明は、基板を半導体材料で形成し、画素電極駆動用トランジスタを上記半導体材料からなる上記基板の表面部に形成したバルクトランジスタで形成するという態様でも実施することができる。
また、本発明は表示部として液晶部を有する液晶型のディスプレイ装置に適用することができるのみならず、それ以外の種類の表示部、例えば、有機ＥＬを有する有機ＥＬ型のディスプレイ装置にも適用することができ、適用範囲は液晶型のディスプレイ装置に限定されない。
【実施例１】
【００１５】
以下、本発明の詳細を図示実施例に基いて説明する。
図１、図２は本発明の一つの実施例のディスプレイ装置１ａを示すもので、図１は断面図、図２は回路構成の概略を示す概略回路構成図である。
先ず、図１を参照してディスプレイ装置１ａの基板４０について説明する。２２は例えば板状のガラスからなるベース、２４はこのベース２２の表面に形成された薄膜トランジスタＴＦＴのゲート電極、２６は上記ゲート電極２２上を含めガラスからなるベース２２上に形成されたゲート絶縁膜、２８はこのゲート絶縁膜２６上に形成された半導体薄膜、３０はこの半導体薄膜２８上に選択的に形成されたストッパで、半導体薄膜２８にＮ型或いはＰ型の導電型不純物を打ち込んでソース、ドレインを形成する際のマスクとされたものである。
【００１６】
３２は層間絶縁膜で、これには上記半導体薄膜２８のドレインの部分を露出させるドレイン電極形成用孔３４が形成されている。３６はこの孔３４の内周面上に形成されたメッキ膜で、層間絶縁膜３２の表面上にまで伸びている。３８はこのメッキ膜３６上に形成された電極で、例えば半田バンプからなる。
次に、上記基板４０に対してその上に位置決めして接続される中間多層配線体４２について説明する。
４４は絶縁板、４６はこの絶縁板４４上に形成された層間絶縁層、４８は絶縁板４４の裏面に形成されたメッキ膜で、絶縁板４４に形成された接続用孔５０及び後述する配線層［５２］からなる凹部の内周面及び絶縁板４４裏面の凹部周縁部上に形成されている。４９はそのメッキ膜４８上に形成された端子を成す金属膜で、上記半田バンプ３８と接続されている。
【００１７】
５２は絶縁板４４の表面に形成された配線層で、その一端部は上記接続用孔５０を通じて上記メッキ膜４８を介して金属膜４９に接続されている。
５４は上記層間絶縁層４６に形成された接続用孔で、上記配線層５２の他端部を露出させる。５６はこの接続用孔５４の内周面上に形成されたメッキ膜で、層間絶縁膜４６の表面上にまで伸びている。５８はこのメッキ膜５６上に形成された電極で、例えば半田バンプからなる。
【００１８】
次に、図１を参照して中間多層配線体４２に対してその上に位置決めして接続される液晶部６０について説明する。
６２は絶縁基層、６４はこの絶縁基層６２の底面に形成された端子を成す金属層で、上記半田バンプ５８と接続されている。６６は絶縁基層６２に形成された接続用孔で、その内周面上から絶縁基層６２の裏面周縁部上に至る部分にメッキ膜(例えば無電解メッキ膜）６７が形成されている。６８、６８、・・・は画素電極で、上記絶縁基層６２の表面上に形成され、各々上記接続用孔６６を通じてメッキ膜６７に接続されている。７０は配向膜、７２は液晶層、７４は配向膜、７６は上記画素電極６８、６８、・・・に対向する共通対向電極、７８はカラーフィルタ、８０は透明材料、例えばガラスからなる平板状のベースである。
【００１９】
この液晶部６０の各画素電極６８、６８、・・・が形成されたエリア、具体的には有効表示領域の面積と、その各画素電極６８、６８、・・・を駆動するＴＦＴ配設エリアの面積とは同じではなく、本実施例においては、有効表示領域の面積の方がＴＦＴ配設エリアの面積よりも顕著に広く、従って、ＴＦＴ配設エリア内におけるＴＦＴ配設密度（単位面積当たりのＴＦＴ配設数）の方が有効表示領域内における画素電極配設密度（単位面積当たりの画素電極数）よりも高密度である。
【００２０】
次に、図２を参照してディスプレイ装置１ａの回路構成の概略を説明する。
３００はディスプレイ装置１ａの全域を示し、３０２はその一部を占有する有効表示領域で、該領域３００内に液晶による画素を駆動する画素電極６８が縦横に（マトリックス状に）配設されている。３０６は該ディスプレイを制御するためのコントローラ、３０８はゲートドライバで、該有効表示領域３０２内を図２における横方向（左右方向）に延び互いに等間隔で縦方向（上下方向に）離間して配置された各ゲート線１、２、３、・・・を、上記コントローラ３０６により制御されて駆動する。
【００２１】
３１０はソースドライバで、上記コントローラ３０６により制御され、上記有効表示領域３０２内を図８における縦方向（上下方向）に延び、互いに等間隔で横方向（左右方向）に離間して配置された上記ソース線１、２、３、・・・に所定の順序で信号電圧を供給するものであり、水平走査と信号電圧の供給を兼ねている。３１１は基準電源回路で、ソースドライバ３１０に対して、画素を表示状態にするために必要な電源電圧を画素電極６８へ供給する。
【００２２】
薄膜トランジスタＴＦＴは各ゲート線と各ソース線の各交点に対応して配置され、ゲート電極（２４）に上記ゲート線が接続され、ゲートドライバ３０８からの垂直走査用の電圧を受ける。
そして、ソースがソース線に、ドレインが画素を成す上記画素電極６８に接続され、ゲート電極に垂直走査用の電圧を受け、且つソースにドライバ３１０からの駆動信号電圧を受けた薄膜トランジスタＴＦＴがその駆動信号電圧を増幅して画素電極６８に伝達し、その画素を表示状態にする。尚、液晶表示素子の液晶の一方の面には画素電極６８が多数マトリックス状に配置され、他方の面には有効表示領域３０２を略全面的に占有する図示しない共通電極７６が配置され、液晶の各画素電極６８と共通電極との間の部分が画素となり、駆動信号電圧を受けたとき表示状態となる。３１１は基準電源回路で、電源電圧を発生する。
【００２３】
３１２は入力信号受信回路で、外部回路３１４から入力信号を受信し、その入力信号を上記コントローラ３０６へ送出する。また、電源電圧発生用の入力信号も外部回路３１４から受信し、それを基準電源回路３１１に送出する。
【００２４】
本実施例によれば、基板４０と液晶部６０との間に、画素電極駆動用トランジスタＴＦＴと画素電極６８との対応するもの同士の間を電気的に接続する中間配線体４２を介在させたので、画素電極の配設エリアの面積と、画素電極駆動用トランジスタの配設エリアの面積とを異ならせることができ、画素電極を有する表示部の画素電極駆動用トランジスタが形成された基板に対する設計の拘束の度合いを弱めることが、換言すれば、画素電極駆動用トランジスタが形成された基板４０に対する設計の自由度を高めることができる。
即ち、基板４０側の設計ルール（ＴＦＴの大きさ、配設密度に関する設計ルール）と液晶部６０側の設計ルール（画像電極の大きさ、縦横比、配設密度に関する設計ルール）とが必ずしも一致することが必要ではなく、不一致をその中間配線体４２に吸収させることができるのである。
【００２５】
従って、ある機種のディスプレイ用の基板として設計されたものを、別の機種のディスプレイ用の基板として用いることが可能となり、ディスプレイ装置を供給するための製造態様の豊富化、選択の自由度の拡大を図ることができ、延いては、製造コストの低減を図ることができる。
【００２６】
尚、本実施例においては、有効表示領域の面積の方がＴＦＴ配設エリアの面積よりも顕著に広く、従って、ＴＦＴ配設エリア内におけるＴＦＴ配設密度（単位面積当たりのＴＦＴ配設数）の方が有効表示領域内における画素電極配設密度（単位面積当たりの画素電極数）よりも高密度であったが、その逆、即ち、有効表示領域の面積の方がＴＦＴ配設エリアの面積よりも狭く、従って、ＴＦＴ配設エリア内におけるＴＦＴ配設密度（単位面積当たりのＴＦＴ配設数）の方が有効表示領域内における画素電極配設密度（単位面積当たりの画素電極数）よりも低密度であってもよい。
【実施例２】
【００２７】
図３は本発明の別の実施例のディスプレイ装置１ｂを示す断面図である。
本実施例は、本発明を、基板が半導体材料からなり、画素電極駆動用トランジスタがその基板の表面部に形成されたバルクトランジスタからなるディスプレイ装置に適用したものである。
図面において、４０ａはモノリシック半導体集積回路素子、１０８はモノリシック半導体集積回路素子４０ａのシリコン半導体基板で、その表面部に深さ数μｍ〜０．数μｍ程度の各種半導体領域が設けられており、１１０はその一つであり、該シリコン半導体基板１０８内における一つのトランジスタの一部領域(例えばドレイン領域）を成す。尚、その一部領域１１０以外の半導体領域の図示は便宜上省略した。
【００２８】
１１２はフィールド絶縁膜、１１４は層間絶縁膜、１１６は電極取り出し用開口、１１８は例えばアルミニウム或いは銅等からなる配線層で、図３上の配線層１１８は上記開口１１６を通じてシリコン半導体基板１０８内における上記半導体領域１１０による一つの電極を導出する役割を果たしている。
１２０はパシベーション膜で、半導体集積回路素子４０ａの表面部を略全体的に覆って保護する。１２４は該パシベーション膜１２０に形成された電極形成孔、１２６はニッケル或いは金等のメッキ膜、１２８は該メッキ膜１２６上に形成された半導体集積回路素子４０ａの電極で、例えば半田バンプからなる。ＶＴはシリコン半導体基板１０８の表面に形成され上記半導体領域１１０を一部として有するバルクトランジスタであり、液晶部６０の画素電極６８を駆動する。
【００２９】
この半導体集積回路素子４０ａは、その電極１２８にて図１の中間多層配線体４２と同じ中間多層配線体４２に、同じ態様で電気的及び機械的に接続及び固定されている。
そして、この中間多層配線体４２は、その電極５８にて図１の液晶部６０と同じ液晶部６０に、同じ態様で電気的及び機械的に接続及び固定されている。
従って、本実施例１ｂは、実施例１ａとは、ディスプレイ装置１ａの基板４０に代えて半導体集積回路素子４０ａが用いられている点で相違するが、それ以外では共通する。
【００３０】
即ち、半導体集積回路素子４０ａと接続され固定される中間多層配線体４２は、その構成と、半導体集積回路素子４０ａとの接続、固定の態様が実施例１ａの中間多層配線体４２のそれらと同じであり、中間多層配線体４２と接続され固定される液晶部６０は、その構成と、中間多層配線体４２との接続、固定の態様が実施例１ａの液晶部６０のそれらと同じである。
従って、それらについての説明は重複するので省略する。
また、ディスプレイ装置１ｂの回路構成は、図２に示されたディスプレイ装置１ａの回路構成とは、画素電極６８を駆動する各トランジスタとして、薄膜トランジスタＴＦＴに代えてバルクトランジスタＶＴを用いる点でのみ相違するが、それ以外では共通するので、図示を省略する。
【００３１】
本実施例１ｂにおいても、実施例１ａと同様に、半導体集積回路素子４０ａと液晶部６０との間に、画素電極駆動用トランジスタＶＴと画素電極６８との対応するもの同士の間を電気的に接続する中間配線体４２を介在させたので、画素電極の配設エリアの面積と、画素電極駆動用トランジスタの配設エリアの面積とを異ならせることができ、画素電極を有する表示部の画素電極駆動用トランジスタが形成された基板に対する設計の拘束の度合いを弱めることが、換言すれば、画素電極駆動用トランジスタが形成された半導体集積回路素子４０ａに対する設計の自由度を高めることができる。
即ち、半導体集積回路素子４０ａ側の設計ルール（ＶＴの大きさ、配設密度に関する設計ルール）と液晶部６０側の設計ルール（画像電極の大きさ、縦横比、配設密度に関する設計ルール）とが必ずしも一致することが必要ではなく、不一致をその中間配線体４２に吸収させることができるのである。
【００３２】
従って、ある機種のディスプレイ用として設計された基板を、別の機種のディスプレイ用の基板として用いることも可能となり、ディスプレイ装置を供給するための製造態様の豊富化、選択の自由度の拡大を図ることができ、延いては、製造コストの低減を図ることができること、本実施例１ａと同様である。
【００３３】
尚、本実施例１ｂにおいても、有効表示領域の面積の方がバルクトランジスタ配設エリアの面積よりも顕著に広く、従って、バルクトランジスタ配設エリア内におけるバルクトランジスタ配設密度（単位面積当たりのバルクトランジスタ配設数）の方が有効表示領域内における画素電極配設密度（単位面積当たりの画素電極数）よりも高密度であったが、その逆、即ち、有効表示領域の面積の方がバルクトランジスタ配設エリアの面積よりも狭く、従って、バルクトランジスタ配設エリア内におけるバルクトランジスタ配設密度（単位面積当たりのバルクトランジスタ配設数）の方が有効表示領域内における画素電極配設密度（単位面積当たりの画素電極数）よりも低密度であってもよいこと、実施例１ａと同様である。
このように、本発明は、基板を半導体材料で形成し、画素電極駆動用トランジスタを上記半導体材料からなる上記基板の表面部に形成したバルクトランジスタＶＴで形成するという態様でも実施することができるのである。
【産業上の利用可能性】
【００３４】
本発明は、本発明は、表示部に画素を形成するための画素電極を少なくとも有し、その画素電極をＴＦＴ（薄膜トランジスタ）或いはバルクトランジスタ等のトランジスタにより駆動するディスプレイ装置に産業上の利用可能性がある。
【図面の簡単な説明】
【００３５】
【図１】本発明の一つの実施例のディスプレイ装置を示す断面図である。
【図２】図１に示したディスプレイ装置の回路構成図である
【図３】本発明の他の実施例のディスプレイ装置を示す断面図である。
【図４】本発明の背景技術を説明するためのディスプレイ装置の従来例を示す断面図である。
【符号の説明】
【００３６】
１ａ、１ｂ・・・ディスプレイ装置（実施例）、４０、４０ａ・・・基板、
４２・・・中間配線体、６０・・・表示部（液晶部）、
ＴＦＴ・・・薄膜トランジスタ、ＶＴ・・・バルクトランジスタ。
【図１】
2008292948.tif 000003
【図２】
2008292948.tif 000004
【図３】
2008292948.tif 000005
【図４】
2008292948.tif 000006