(57)【要約】【課題】  ＭＩＳ型トランジスタのゲート絶縁膜への電荷捕獲の影響を取り除き、反転層フリーキャリア密度を正確に測定することにより、移動度の精密評価を行う。【解決手段】  半導体基板上に形成された被測定ＭＩＳ型トランジスタＱ１１の素子特性を評価するための半導体装置の特性評価方法であって、Ｑ１１のソースにＱ１１よりもゲート・チャネル間容量が小さい電荷転送用ＭＩＳ型トランジスタＱ１２のドレインを接続し、Ｑ１１のドレインにＱ１１よりもゲート・チャネル間容量が小さい電荷転送用ＭＩＳ型トランジスタＱ１３のソースを接続し、Ｑ１１，１２，１３の各ゲート電極にそれぞれパルス電圧源２１，２２，２３を接続し、Ｑ１２のソースに直流電源３２又は接地端子を接続し、Ｑ１３のドレインに電流又は電荷量の測定器３３を接続し、Ｑ１１のチャネル領域のキャリア密度の測定と、Ｑ１１のチャネル領域を流れる電流の測定を行う。【選択図】      図１
2008026028.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１のＭＩＳ型トランジスタの素子特性を評価するための半導体装置の特性評価方法であって、
前記第１のＭＩＳ型トランジスタのソース・ドレインの一方に該トランジスタよりもゲート・チャネル間容量が小さい第２のＭＩＳ型トランジスタのソース・ドレインの一方を接続し、前記第１のＭＩＳ型トランジスタのソース・ドレインの他方に該トランジスタよりもゲート・チャネル間容量が小さい第３のＭＩＳ型トランジスタのソース・ドレインの一方を接続し、前記第１，第２，第３のＭＩＳ型トランジスタの各ゲート電極にそれぞれパルス電圧源を接続し、前記第２のＭＩＳ型トランジスタのソース・ドレインの他方に直流電圧源又は接地端子を接続し、前記第３のＭＩＳ型トランジスタのソース・ドレインの他方に電流又は電荷量の測定器を接続し、
前記第１のＭＩＳ型トランジスタのチャネル領域のキャリア密度の測定と、前記第１のＭＩＳ型トランジスタのチャネル領域を流れる電流の測定を行うことを特徴とする半導体装置の特性評価方法。
【請求項２】
前記第２及び第３のＭＩＳ型トランジスタは、前記第１のＭＩＳ型トランジスタと同一基板上に形成され、
前記第１のＭＩＳ型トランジスタのソース・ドレインの一方と前記第２のＭＩＳ型トランジスタのソース・ドレインの一方とは共通の拡散層で形成され、前記第１のＭＩＳ型トランジスタのソース・ドレインの他方と前記第３のＭＩＳ型トランジスタのソース・ドレインの一方とは共通の拡散層で形成されることを特徴とする請求項１記載の半導体装置の特性評価方法。
【請求項３】
前記第２及び第３のＭＩＳ型トランジスタは、前記第１のＭＩＳ型トランジスタとは別の半導体基板上に形成され、
前記第１のＭＩＳ型トランジスタのソース・ドレインの一方と前記第２のＭＩＳ型トランジスタのソース・ドレインの一方とは金属配線又はプローブで接続され、前記第１のＭＩＳ型トランジスタのソース・ドレインの他方と前記第３のＭＩＳ型トランジスタのソース・ドレインの一方とは金属配線又はプローブで接続されることを特徴とする請求項１記載の半導体装置の特性評価方法。
【請求項４】
前記第１のＭＩＳ型トランジスタのチャネル領域のキャリア密度を測定するに際し、最初に前記第１及び第２のＭＩＳ型トランジスタをオン状態にし、且つ前記第３のＭＩＳ型トランジスタをオフ状態にすることによって、前記直流電圧源から前記第２のＭＩＳ型トランジスタを介して前記第１のＭＩＳ型のトランジスタのチャネル領域に電荷を導入し、次に前記第１のＭＩＳ型トランジスタをオン状態に保ち、前記第２のＭＩＳ型トランジスタをオフ状態にし、且つ前記第３のＭＩＳ型トランジスタをオン状態にすることによって、前記第１のＭＩＳ型トランジスタのチャネル領域に導入された電荷を、前記第３のＭＩＳ型トランジスタを介して前記測定器に導くことを特徴とする請求項１記載の半導体装置の特性評価方法。
【請求項５】
前記第１のＭＩＳ型トランジスタのチャネルに領域に流れる電流を測定するに際し、前記第２及び第３のＭＩＳ型トランジスタをオン状態に保っている時間内に前記第１のＭＩＳ型トランジスタのオン・オフを繰り返すか、又は前記第１，第２，第３のＭＩＳ型トランジスタのオン・オフを同時に繰り返すことを特徴とする請求項１記載の半導体装置の特性評価方法。
【請求項６】
前記測定された前記第１のＭＩＳ型トランジスタのチャネル領域のキャリア密度と前記第１のＭＩＳ型トランジスタのチャネル領域に流れる電流とに基づいて、前記第１のＭＩＳ型トランジスタのキャリア移動度を算出することを特徴とする請求項１記載の半導体装置の特性評価方法。
【請求項７】
請求項１に記載の半導体装置の特性評価方法に用いられる試験装置であって、
独立した３つの出力端子を有するパルス電圧源と、これらのパルス電圧源のアース線と共通したアース線を有する直流電圧源と、前記第２のＭＩＳ型トランジスタのソース・ドレインの他方に接続され、前記直流電圧源とアース線への接続を切り替えるスイッチと、前記第３のＭＩＳ型トランジスタのソース・ドレインの他方に接続された直流電流計又は電荷量測定計と、を具備したことを特徴とする試験装置。
【請求項８】
前記第２及び第３のＭＩＳ型トランジスタは、前記試験装置側に内蔵されていることを特徴とする請求項７記載の試験装置。
【請求項９】
前記第２及び第３のＭＩＳ型トランジスタは、前記試験装置と前記第１のＭＩＳ型トランジスタとの間に挿入され、前記試験装置から引き出された検査用のプローブ針の先端部近傍に設けられていることを特徴とする請求項７記載の試験装置。
【請求項１０】
前記第２のＭＩＳ型トランジスタのソース・ドレインの一方は、前記第１のＭＩＳ型トランジスタのソース・ドレインの一方に電気的なコンタクトを行うプローブ尖端に接続され、他方は前記試験装置からの引き出しリードを介して前記スイッチに接続され、ゲートは引き出しリードを介して前記パルス電圧源に接続され、
前記第３のＭＩＳ型トランジスタのソース・ドレインの一方は、前記第１のＭＩＳ型トランジスタのソース・ドレインの他方に電気的なコンタクトを行うプローブ尖端に接続され、他方は引き出しリードを介して前記直流電流計又は電荷量測定計に接続され、ゲートは引き出しリードを介して前記パルス電圧源に接続されていることを特徴とする請求項９記載の試験装置。
【請求項１１】
コンピュータ読み取り可能な記録媒体に記録され、半導体基板上に形成された第１のＭＩＳ型トランジスタの素子特性の評価をコンピュータに実行させるための特性評価プログラムであって、
前記第１のＭＩＳ型トランジスタのソース・ドレインの一方に該トランジスタよりもゲート・チャネル間容量が小さい第２のＭＩＳ型トランジスタのソース・ドレインの一方を接続し、前記第１のＭＩＳ型トランジスタのソース・ドレインの他方に該トランジスタよりもゲート・チャネル間容量が小さい第３のＭＩＳ型トランジスタのソース・ドレインの一方を接続し、前記第２のＭＩＳ型トランジスタのソース・ドレインの他方に直流電圧源又は接地端子を接続し、前記第３のＭＩＳ型トランジスタのソース・ドレインの他方に電流又は電荷量の測定器を接続した状態で、
前記第１，第２，第３のＭＩＳ型トランジスタの各ゲート電極にそれぞれパルス電圧を印加し、前記第２のＭＩＳ型トランジスタを介して前記第１のＭＩＳ型のトランジスタのチャネル領域に電荷を導入し、次に前記第１のＭＩＳ型トランジスタのチャネル領域に導入された電荷を、前記第３のＭＩＳ型トランジスタを介して前記測定器に導くことにより、前記第１のＭＩＳ型トランジスタのチャネル領域のキャリア密度を測定する手順と、
前記第１，第２，第３のＭＩＳ型トランジスタの各ゲート電極にそれぞれパルス電圧を印加し、前記第２及び第３のＭＩＳ型トランジスタをオン状態に保っている時間内に前記第１のＭＩＳ型トランジスタのオン・オフを繰り返すか、又は前記第１，第２，第３のＭＩＳ型トランジスタのオン・オフを同時に繰り返すことにより、前記第１のＭＩＳ型トランジスタのチャネル領域に流れる電流を測定する手順と、
前記測定された前記第１のＭＩＳ型トランジスタのチャネル領域のキャリア密度と前記第１のＭＩＳ型トランジスタのチャネル領域に流れる電流とに基づいて、前記第１のＭＩＳ型トランジスタのキャリア移動度を算出する手順と、
をコンピュータに実行させることを特徴とする特性評価プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＳ（Metal-Insulator(Oxide)-Semiconductor）型トランジスタのチャネル領域のキャリア密度、及び移動度を測定するための半導体装置の特性評価方法と、この特性評価方法に用いられる試験装置に関する。
【背景技術】
【０００２】
近年、相補型ＭＯＳ（ＣＭＯＳ）素子として使われるＭＩＳ型トランジスタのゲート絶縁膜として、従来のシリコン酸化膜及びシリコン酸窒化膜に代えて、高誘電率（high-k）絶縁膜材料の導入が検討されている。その中で最も懸念される点の一つは、high-k 絶縁膜を用いたＭＩＳ型トランジスタの駆動力であり、駆動力の指標となる移動度を正確に測定することが必須となっている。
【０００３】
従来技術としての移動度の測定方法は、チャネル領域のフリーキャリア密度をゲート・チャネル間容量の積分から求め、キャリア密度とドレイン電流の測定を元にしている。しかし、high-k 絶縁膜を用いたＭＩＳ型トランジスタの場合には、この方法では正確な移動度の測定ができないことが指摘されている（例えば、非特許文献１参照）。それは、ゲート電圧Ｖg を大きくしていくに伴い、high-k 絶縁膜からなるゲート絶縁膜中に電荷が捕獲されるためである。電荷捕獲（trapping）の結果として余分なゲート電圧の印加が必要となり、Ｃgc（ゲート・チャネル間の容量）−Ｖg 特性は電荷捕獲が無い場合と比べてＶg 軸方向に引き伸ばされる。従って、これを積分してチャネルのキャリア密度Ｑinv を求めようとすれば、Ｑinv を過大に評価することになり、移動度の評価結果が不正確になる。
【０００４】
この問題を解決するための手段として、以下の方法が知られている。一つは、理想Ｃ−Ｖ特性のモデルを導入することによって、正しいＣgc−Ｖg 特性を復元しようとするものである。しかし、この方法はＣ−Ｖモデルを high-k／Ｓｉ系に適用したときの定量的な妥当性、更には捕獲電荷はＣ−Ｖ特性のゲート電圧軸方向のシフトを引き起こすがゲート・チャネル間容量値Ｃgcそのものは変えないという前提がどこまで正しいのかが不明である。
【０００５】
キャリア密度及び移動度を正確に評価するためのもう一つの方法は、Ｃgc−Ｖg 特性の代わりに、チャネル領域のキャリア量そのものを直接測定することである。具体的には、ＭＩＳ型トランジスタのゲート電極に立ち上がり／立下がり時間の極めて速いパルス電圧（１０ｎｓ以下）を印加し、チャネル領域からＳｉ基板にポンピングされたフリーキャリアの量を平均的な直流電流として測定する方法が提唱されている（例えば、非特許文献２参照）。
【０００６】
この方法は、チャージポンピング法による界面準位測定における幾何学的成分（geometric component）として知られる成分を強調して抽出し、チャネル領域のフリーキャリア密度を評価するものである。しかし、同様の方法で high-k／Ｓｉ界面に存在する界面準位も測定されるので、界面準位とチャネル領域のフリーキャリアを確実に区分するのが難しい。また、１０ｎｓ以下の立ち上がり／立下がり時間のパルスを鈍らせないでＭＩＳ型トランジスタに印加するためには、高周波に対応した測定系を整備することが前提条件となる。
【非特許文献１】W.Zhu, J.-P.Han, and T.-P.Ma, IEEE Trans. Electron Devices 51, 98 (2004)
【非特許文献２】A.Kerber et al., Symp. VLSI Tech. p.159 (2003)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、high-k 絶縁膜を用いたＭＩＳ型トランジスタのキャリア移動度を測定するためには、チャネル領域のキャリア量を直接測定することが有効であるが、界面準位とチャネル領域のフリーキャリアを確実に区分するのが難しく、これが移動度の正確な測定を妨げる要因となっている。また、高周波に対応した測定系を整備することが必要となり、評価に要する整備コストが高くなる問題があった。
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、ＭＩＳ型トランジスタのゲート絶縁膜への電荷捕獲の影響を排除して反転層電荷（フリーキャリア）密度を正確に測定し、ＭＩＳ型トランジスタの移動度を正しく評価することのできる半導体装置の特性評価方法及びこの方法に用いる試験装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明は、次のような構成を採用している。
【００１０】
即ち、本発明の一態様は、半導体基板上に形成された第１のＭＩＳ型トランジスタの素子特性を評価するための半導体装置の特性評価方法であって、前記第１のＭＩＳ型トランジスタのソース・ドレインの一方に該トランジスタよりもゲート・チャネル間容量が小さい第２のＭＩＳ型トランジスタのソース・ドレインの一方を接続し、前記第１のＭＩＳ型トランジスタのソース・ドレインの他方に該トランジスタよりもゲート・チャネル間容量が小さい第３のＭＩＳ型トランジスタのソース・ドレインの一方を接続し、前記第１，第２，第３のＭＩＳ型トランジスタの各ゲート電極にそれぞれパルス電圧源を接続し、前記第２のＭＩＳ型トランジスタのソース・ドレインの他方に直流電圧源又は接地端子を接続し、前記第３のＭＩＳ型トランジスタのソース・ドレインの他方に電流又は電荷量の測定器を接続し、前記第１のＭＩＳ型トランジスタのチャネル領域のキャリア密度の測定と、前記第１のＭＩＳ型トランジスタのチャネル領域を流れる電流の測定を行うことを特徴とする。
【００１１】
また、本発明の別の一態様は、上記の半導体装置の特性評価方法に用いられる試験装置であって、独立した３つの出力端子を有するパルス電圧源と、これらのパルス電圧源のアース線と共通したアース線を有する直流電圧源と、前記第２のＭＩＳ型トランジスタのソース・ドレインの他方に接続され、前記直流電圧源とアース線への接続を切り替えるスイッチと、前記第３のＭＩＳ型トランジスタのソース・ドレインの他方に接続された直流電流計又は電荷量測定計と、を具備したことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、第１のＭＩＳ型トランジスタ（被測定ＭＩＳ型トランジスタ）のソースからチャネル領域、そしてドレインへと転送した電荷量を測定することになるので、ＭＩＳ型トランジスタのゲート絶縁膜が電荷捕獲を起こす場合でも、その影響を受けることなくチャネル領域の反転層フリーキャリア電荷密度を正確に評価できる。従って、ＭＩＳ型トランジスタの移動度を正しく評価することができる。
【発明を実施するための最良の形態】
【００１３】
実施形態を説明する前に、本発明の基本原理について説明する。
【００１４】
前述した非特許文献２では、ＭＩＳ型トランジスタのソース・ドレインからチャネル領域に導入したフリーキャリアをシリコン基板へ放出することを繰り返し、その電荷量を平均的直流電流として計測することで、チャネル領域のフリーキャリア密度を測定する。それに対して本発明は、ＭＩＳ型トランジスタのソースからチャネル領域に導入したフリーキャリアをドレインに排出することを繰り返し、その電荷量を平均的直流電流として計測することで、チャネル領域のフリーキャリア電荷量を測定する。
【００１５】
図１は、本発明の一実施形態による試験素子構造及び試験装置の全体構成を示す概念図である。
【００１６】
被測定ＭＩＳ型トランジスタ（第１のＭＩＳ型トランジスタ）１１のソース・ドレインの一方（ソース端）には、電荷転送用のＭＩＳ型トランジスタ（第２のＭＩＳ型トランジスタ）１２のソース・ドレインの一方が接続され、被測定ＭＩＳ型トランジスタ１１のソース・ドレインの他方（ドレイン端）には、電荷転送用のＭＩＳ型トランジスタ（第３のＭＩＳ型トランジスタ）１３のソース・ドレインの一方が接続されている。即ち、第１〜第３のＭＩＳ型トランジスタ１１〜１３が直列に接続されている。
【００１７】
ＭＩＳ型トランジスタ１１，１２，１３のゲートにはそれぞれ独立に制御できるパルス電源２１，２２，２３が接続されている。また、ＭＩＳ型トランジスタ１１〜１３から構成される直列回路の外部端子には、切り替えスイッチ３１，直流電圧源３２，及び測定器３３等が接続されている。即ち、ＭＩＳ型トランジスタ１２のソース・ドレインの他方（外部ソース・ドレイン端子）には、切り替えスイッチ３１とそれに接続する直流電圧源３２及びアース電極が接続され、ＭＩＳ型トランジスタ１３のソース・ドレインの他方（外部ソース・ドレイン端子）には、電流若しくは電荷量を測定するための測定器３３が接続されている。
【００１８】
図２は、図１の試験素子構造及び試験装置におけるＭＩＳ型トランジスタ１１，１２，１３の等価回路を示している。また、図３は、被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリア密度を測定する際に、各ＭＩＳ型トランジスタ１１，１２，１３のゲートにどのようなタイミングでパルス電圧を与えるかを示している。これらの図（図１〜図３）を用いて被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリア密度、及びドレイン電流を測定する試験方法について以下で説明する。
【００１９】
チャネル領域のフリーキャリア密度を測定する場合は、最初に、被測定ＭＩＳ型トランジスタ１１のソース端に接続されているＭＩＳ型トランジスタ１２のゲートにパルス電圧を印加し、このトランジスタ１２（Ｑ１２）をオン状態にする。次に、被測定ＭＩＳ型トランジスタ１１のゲートに電圧を印加してこのトランジスタ１１（Ｑ１１）をオン状態にすれば、ＭＩＳ型トランジスタ１２を経由して被測定ＭＩＳ型トランジスタ１１のチャネル領域にフリーキャリアが導入される。
【００２０】
次に、ＭＩＳ型トランジスタ１２をオフ状態にすることで、被測定ＭＩＳ型トランジスタ１１のチャネル領域に存在するフリーキャリア電荷量が確定する。その次に、被測定ＭＩＳ型トランジスタ１１のドレイン端に接続されたＭＩＳ型トランジスタ１３のゲートに電圧を印加し、ＭＩＳ型トランジスタ１３（Ｑ１３）をオン状態にする。その後に被測定ＭＩＳ型トランジスタ１１のゲート電圧をオフにすれば、被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリアは全てＭＩＳ型トランジスタ１３を介して外部に流れ出す。この電荷量を平均的な直流電流として電流計で計測するか、若しくは電流の積算量を電荷量測定器で計測すれば、被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリア密度を評価できる。
【００２１】
一方、被測定ＭＩＳ型トランジスタ１１のドレイン電流を測定する場合は、図１の試験回路中の切り替えスイッチ３１を直流電圧源３２側に接続した状態で、ＭＩＳ型トランジスタ１１，１２，１３のゲート電圧を全て印加してソース・ドレイン電流を計測すればよい。実際には、前記のキャリア密度評価と同様の時間領域におけるドレイン電流を測定したいので、各トランジスタ１１，１２，１３のゲートにキャリア密度測定の場合と等しい周期のパルス電圧を印加してドレイン電流を測定するとよい。この場合、ドレイン電流は時間平均としての直流電流で測定されるが、ＭＩＳ型トランジスタ１１のゲートに印加されるパルス電圧のデューティ比が分かっているので、真のドレイン電流値を得ることができる。
【００２２】
ここで、被測定ＭＩＳ型トランジスタ１１及び電荷転送用ＭＩＳ型トランジスタ１２，１３のオン・オフを同時に繰り返す以外に、ＭＩＳ型トランジスタ１２，１３をオン状態に保っている時間内にＭＩＳ型トランジスタ１１のオン・オフを繰り返すようにしてもよい。
【００２３】
以上のフリーキャリア密度の測定とドレイン電流の測定に基づき、被測定ＭＩＳ型トランジスタ１１の移動度を、
【数１】
2008026028.tif 000003
【００２４】
として評価することができる（S.Takagi, A.Toriumi, M.Iwase, and H.Tango, IEEE Trans. Electron Devices 41, 2357 (1994)）。ここで、μは移動度、Ｉd はドレイン電流、Ｌはゲート長、Ｗはゲート幅、Ｖd はドレイン電圧、Ｑinv はチャネル領域のキャリア密度を表す。また、Ｃgcはゲート・チャネル間の容量であり、スプリットＣ−Ｖ法によって測定される。
【００２５】
なお、上記の例で、電荷転送によるフリーキャリア密度の計測の原理は、ＣＣＤ（charge-coupled device）の動作原理と似ている。しかし、上記の例では、被測定ＭＩＳ型トランジスタ１１と電荷転送用のＭＩＳ型トランジスタ１２，１３はそれぞれソース・ドレイン拡散層を有する独立した素子として形成している点、更には被測定ＭＩＳ型トランジスタ１１のゲート・チャネル間容量を他のＭＩＳ型トランジスタ１２，１３と比べて十分に大きく、且つ被測定ＭＩＳ型トランジスタ１１のコンダクタンスを他のＭＩＳ型トランジスタ１２，１３と比べて十分小さくするように試験素子構造を設計する点が、通常のＣＣＤの中の微細素子の場合とは大きく異なる。このようなＭＩＳ型トランジスタ１１，１２，１３の構造相互の関係は、いずれも被測定ＭＩＳ型トランジスタ１１の移動度を精密に評価するために必須な条件である。
【００２６】
以下、上記の基本原理に基づく本発明の実施の形態を詳細に説明する。最初に、試験装置及び試験素子の構造に関する例を幾つか示し、次に、その中の一例に対して本発明による試験方法の実施の形態を示す。
【００２７】
（第１の実施形態）試験装置に関する実施の形態
図４は、本発明の第１の実施形態に係わる試験装置の概略構成を示す図である。
【００２８】
この試験装置は、３チャネルのパルス電圧源２１，２２，２３と、直流電圧源３２と、直流電流計（測定器）３３と、外部端子４１〜４５を有している。これらの各測定ユニットは、共通のアース線３５を持っている。また、直流電圧源３２と外部端子４４との間には切り替えスイッチ３１が直列に接続されており、このスイッチ３１により外部端子４４に対して直流電圧源３２とアース線との間で接続を切り替えることができるようになっている。
【００２９】
なお、図中の４１〜４５は外部端子であり、端子４１，４２，４３はパルス電圧源２１，２２，２３にそれぞれ接続され、端子４４はスイッチ３１に、端子４５は電流計３３に接続されている。また、測定器３３としての直流電流計の代わりに、電荷量の測定計を備えることも可能である。また、直流電圧源３２に接続された切り替えスイッチ３１は、機械的な構造を持つもの以外に、電子デバイスを用いたスイッチであってもよい。さらには、直流電圧源３２の電圧をゼロにするようにソフトウェア的に切り替えるものであっても構わない。
【００３０】
また、この試験装置は制御用コンピュータ(不図示)と接続し、自動制御による計測を行えるようになっている。
【００３１】
（第２の実施形態）試験プローブに関する実施の形態
図５は、本発明の第２の実施形態に係わるプローブ針の概略構成を示す図である。
【００３２】
半導体基板に対して電気的なコンタクトを取ることのできるプローブ尖端の近傍に、ＭＩＳ型トランジスタのソース・ドレインの一方が接続されている。また、このＭＩＳ型トランジスタのソース・ドレインの他方は、外部への電気接続の取り出し口として機能する端子５１と繋がっている。さらに、このＭＩＳ型トランジスタのゲートの外部への取り出し口も接続用端子の構造をしており、制御端子５２との表示がなされている。
【００３３】
なお、本プローブの構成要素であるＭＩＳ型トランジスタは絶縁破壊を防ぐために、ソース・ドレインの一方とゲートとの間に保護用の抵抗５３を備えている。
【００３４】
また、図５のＭＩＳ型トランジスタは、前記図１のＭＩＳ型トランジスタ１２，１３として機能するものであり、ＭＩＳ型トランジスタ１２として機能するものは、そのゲートがパルス電圧源２２の端子（図４の端子４２）に、ソース・ドレインの他方がスイッチ３１（図４の端子４４）に接続される。さらに、ＭＩＳ型トランジスタ１３として機能するものは、そのゲートがパルス電圧源２３の端子（図４の端子４３）に、ソース・ドレインの他方が電流計３３（図４の端子４５）に接続されるものとなっている。
【００３５】
（第３の実施形態）試験装置に関する実施の形態
図６は、本発明の第３の実施形態に係わる試験装置の概略構成を示す図である。
【００３６】
この試験装置は、第１の実施形態の試験装置に、第２の実施形態のプローブ針を２本取り付けたものである。即ち、第２の実施形態と同様の構成のプローブ針６２，６３が被測定ＭＩＳ型トランジスタ１１と試験装置との間に接続されている。具体的には、プローブ針６２の制御端子（ゲート）は端子４２に接続され、プローブ針６２の接続端子（ソース／ドレイン）の一方はＭＩＳ型トランジスタ１１のソース端に接続され、プローブ針６２の接続端子（ソース／ドレイン）の他方は端子４４に接続されている。
【００３７】
プローブ針６３の制御端子（ゲート）は端子４３に接続され、プローブ針６３の接続端子（ソース／ドレイン）の一方はＭＩＳ型トランジスタ１１のドレイン端に接続され、プローブ針６３の接続端子（ソース／ドレイン）の他方は端子４５に接続されている。
【００３８】
なお、試験装置に関する第３の実施形態は、その要素として通常のプローブ針（ＭＩＳ型トランジスタを要素として含まないプローブ針）をも含んで構わない。また、試験装置に関する第３の実施形態は、さらに、半導体ウェハに対するプロービング・ステーションまで含んでも構わない。
【００３９】
本実施形態の試験装置を用いた電気測定では、図６に破線で示したように、半導体基板上に形成された被測定ＭＩＳ型トランジスタ１１に対して、前記の３つのプローブ針（うち二つはＭＩＳ型トランジスタを要素として含むプローブ針）を用いてプロービングすることによって、反転層キャリア密度とドレイン電流を測定することになる。
【００４０】
（第４の実施形態）試験素子構造に関する実施の形態
図７は、本発明の第４の実施形態に係わる試験素子構造を示す断面図である。
【００４１】
ｐ型シリコン基板１０１上にｎチャネルのＭＩＳ型トランジスタ１１，１２，１３を形成している。それぞれのトランジスタはｎ+ 拡散層１０２で形成されたソース・ドレイン電極を有し、その間に形成されたゲート絶縁膜１０３として high-k 材料（ハフニアＨｆ2 ：６ｎｍ）が堆積され、その上にｎ+ 多結晶シリコン１０４で形成されたゲート電極を有している。これらのＭＩＳ型トランジスタのゲート幅は全て等しい（１００μｍ）。また、ゲート長に関してはＭＩＳ型トランジスタ１１がＬ1 ＝５００μｍ、ＭＩＳ型トランジスタ１２がＬ2 ＝１０μｍ、ＭＩＳ型トランジスタ１３がＬ3 ＝１０μｍとなっている。即ち、これらのＭＩＳ構造は、被測定ＭＩＳ型トランジスタ１１が最も大きなゲート・チャネル間容量を持ち、且つゲート・チャネル間容量をゲート長の２乗で割った量に相当する
【数２】
2008026028.tif 000004
【００４２】
もＭＩＳ型トランジスタ１１で最も小さくなっている。このことにより、ＭＩＳ型トランジスタ１１のチャネル・コンダクタンスが最も小さくなる。なお、（３）式ではＣoxは単位面積当たりのゲート絶縁膜容量、Ｗはゲート幅、Ｌはゲート長を表す。
【００４３】
なお、本実施形態はｎチャネルのＭＩＳ型トランジスタの例を示したが、基板の導電型、及び拡散層の導電型を入れ替えて、ｐチャネルＭＩＳ型トランジスタの試験素子構造を作製することもできる。また、ＭＩＳ型トランジスタのゲート絶縁膜は、ＨｆＯ2 以外の絶縁材料であっても構わない。
【００４４】
（第５の実施形態）試験素子構造に関する実施の形態
図８は、本発明の第５の実施形態に係わる試験素子構造を示す平面図である。
【００４５】
本実施形態では、ＭＩＳ型トランジスタ１１，１２，１３のゲート長だけでなく、ゲート幅も変えている。これらのＭＩＳ型トランジスタ１１，１２，１３は、第４の実施形態と同様に、同一のｐ型シリコン基板上に形成され、それぞれのトランジスタはｎ+ 拡散層１０２で形成されたソース・ドレイン電極を有し、その間のチャネル領域上に形成されたゲート絶縁膜としての high-k 材料（ハフニウム・アルミネート：ＨｆＡｌＯｘ：６ｎｍ）、その上にゲート電極としてのｎ+ 多結晶シリコン層１０４を有する。それぞれのＭＩＳ型トランジスタ１１，１２，１３のゲート幅Ｗとゲート長Ｌは、以下のようになっている。
【００４６】
ＭＩＳ型トランジスタ１１のゲートＧ1 はＷ１＝５０μｍ，Ｌ1 ＝５００μｍ、ＭＩＳ型トランジスタ１２のゲートＧ2 はＷ2 ＝１００μｍ，Ｌ2 ＝１０μｍ、ＭＩＳ型トランジスタ１３のゲートＧ3 はＷ3 ＝１００μｍ，Ｌ3 ＝１０μｍである。これらのＭＩＳ構造は、被測定ＭＩＳ型トランジスタ１１が最も大きなゲート・チャネル間容量を有し、且つゲート・チャネル間容量をゲート長の２乗で割った量がＭＩＳ型トランジスタ１１で最も小さくなっている。
【００４７】
なお、本実施形態はｎチャネルのＭＩＳ型トランジスタの例を示したが、基板の導電型、及び拡散層の導電型を入れ替えて、ｐチャネルＭＩＳ型トランジスタの試験素子構造を作製することもできる。また、ＭＩＳ型トランジスタのゲート絶縁膜は、ＨｆＡｌＯｘ以外の絶縁材料であっても構わない。
【００４８】
（第６の実施形態）試験素子構造に関する実施の形態
図９は、本発明の第６の実施形態に係わる試験素子構造を示す平面図である。
【００４９】
本実施形態の構造は、ｐ型シリコン基板上に形成された三重リングの構造をしている。同心円の中心に最も近いｎ+ 多結晶シリコン・ゲート１０４のリングがＭＩＳ型トランジスタ１２のゲートに相当する。また、同心円の中心から見て第２番目のｎ+ 多結晶シリコン・ゲート１０４のリングが被測定ＭＩＳ型トランジスタ１１に相当する。また、最も外周のｎ+ 多結晶シリコン・ゲート１０４のリングがＭＩＳ型トランジスタ１３に相当する。これら３つのリング間の領域はｎ+ 拡散層１０２になっており、ソース・ドレイン電極として機能する。
【００５０】
これらのＭＩＳ型トランジスタ１１，１２，１３の寸法は、次の通りである。ＭＩＳ型トランジスタ１２のゲート・リングの動径方向の幅（ゲート長に相当）は４０μｍ、ＭＩＳ型トランジスタ１１のゲート・リングの動径方向の幅は２００μｍ、ＭＩＳ型トランジスタ１３のゲート・リングの動径方向の幅は８０μｍである。また、中央のｎ+ 拡散層１０２の直径は８０μｍ、ＭＩＳ型トランジスタ１２及びＭＩＳ型トランジスタ１１の間のｎ+ 拡散層１０２の幅は８０μｍ、また、ＭＩＳ型トランジスタ１１及びＭＩＳ型トランジスタ１３の間のｎ+ 拡散層１０２の幅は８０μｍである。
【００５１】
これらのトランジスタの断面構造（不図示）は、ｎ+ 拡散層で形成されたソース・ドレイン電極、その間のシリコン基板上に形成されたゲート絶縁膜としてのシリコン熱酸化膜（厚さ６ｎｍ）、及びその上に形成されたゲート電極としてのｎ+ 多結晶シリコン層から成り立っている。
【００５２】
この３重リングのＭＩＳ型トランジスタ１１，１２，１３の面積をそれぞれＳ1 ，Ｓ2 ，Ｓ3 、また、ＭＩＳ型トランジスタ１1 ，１2 ，１3 のリング幅をそれぞれＬ1 ，Ｌ2 ，Ｌ3 とすれば、これらの量は以下のように計算される。
【００５３】
Ｓ1 ＝１０４０００π（μｍ2 ）
Ｓ2 ＝７６８００π（μｍ2 ）
Ｓ3 ＝４８００π（μｍ2 ）
Ｓ1 ／Ｌ1 2 ＝ ２．６π
Ｓ2 ／Ｌ2 2 ＝ ３π
Ｓ3 ／Ｌ3 2 ＝ １２π 
従って、被測定ＭＩＳ型トランジスタ１１が最も大きいゲート・チャネル間容量を有し、且つ最も小さいソース・ドレイン間コンダクタンスを有する。
【００５４】
なお、本実施形態はｎチャネルのＭＩＳ型トランジスタの例を示したが、基板の導電型、及び拡散層の導電型を入れ替えて、ｐチャネルＭＩＳ型トランジスタの試験素子構造を作製することもできる。また、ＭＩＳ型トランジスタのゲート絶縁膜は、シリコン熱酸化膜以外の絶縁材料であっても構わない。
【００５５】
（第７の実施形態）試験用プローブに関する実施の形態
図１０は、本発明の第７の実施形態に係わる試験素子構造及び試験用プローブに関する説明図である。
【００５６】
本実施形態では、被測定ＭＩＳ型トランジスタ１１としてシリコン基板上の通常のＭＩＳ型トランジスタを用い、同ＭＩＳ型トランジスタ１１のソース・ドレインのプロービングは、電荷転送用トランジスタの機能を含んだ第２の実施形態のプローブ針６２，６３を用いる。即ち、プローブ６２，６３中にディスクリート素子としてのＭＩＳ型トランジスタを搭載し、被測定ＭＩＳ型トランジスタ１１にプロービングを行う際に、トランジスタ１１とプローブ針６２，６３中の二つの電荷転送用トランジスタとが直列回路を構成することになる。
【００５７】
ここで、プローブ針６２，６３中のディスクリートＭＩＳ型トランジスタのゲート絶縁膜はシリコン熱酸化膜（ＳｉＯ2 ）で厚さは６ｎｍ、また同トランジスタのゲート幅とゲート長はそれぞれＷ＝１００μｍ、Ｌ＝１０μｍである。これらのディスクリートＭＩＳ型トランジスタ素子の基板は、同トランジスタのソース電極と接続されている。また、同トランジスタのゲート電極とソース電極間には１ＭΩの保護用抵抗が入っている。
【００５８】
本実施形態の試験用プローブを用いた被測定ＭＩＳ型トランジスタ１１の計測は、前記図４に示した試験用測定機器と各プローブ針を接続することで行う。
【００５９】
なお、このような試験用プローブを用いた測定では、被測定ＭＩＳ型トランジスタ１１と、プローブ針６２，６３に搭載されている電荷転送用ＭＩＳ型トランジスタが異なる基板上に形成されているので、それらのゲート絶縁膜を異なる材料で形成するのが容易である。即ち、本実施形態のように、電荷転送用のトランジスタのゲート絶縁膜として良質なシリコン熱酸化膜を用いることができる。
【００６０】
（第８の実施形態）試験方法に関する実施の形態
次に、本発明の第８の実施形態に係わる半導体装置の特性評価方法について説明する。
【００６１】
本実施形態では、第６の実施形態で説明した試験素子（三重リング構造ＭＩＳ型トランジスタ；ゲート絶縁膜：ＳｉＯ2 ：６ｎｍ）を用い、第１の実施形態（図４）で説明した試験装置を用いて被測定ＭＩＳ型トランジスタ１１の特性を評価した。
【００６２】
前記試験装置の切り替えスイッチ３１はアース線と接続されている。また、試験素子の各端子は、制御用ＭＩＳ型トランジスタを含まない通常プローブ針によるプロービングを行う。試験素子のＭＩＳ型トランジスタ１１，１２，１３のゲート電極（計３つ）は、プローブ針を介して試験装置の３チャネルのパルス電圧源２１，２２，２３にそれぞれ接続する。また、試験素子のソース電極はプローブ針を介して試験装置の切り替えスイッチ３１に接続する。また、試験素子のドレイン電極はプローブ針を介して試験装置の電流計３３に接続する。
【００６３】
ＭＩＳ型トランジスタ１１，１２，１３の各ゲートに印加するパルスのタイミングは図１１のように行った。周期が１００μｓ（周波数：１０ｋＨｚ）の繰り返しパルスとし、電荷転送用ＭＩＳ型トランジスタ１２に対しては時刻０ｓで立ち上がり、時刻３０μｓで立ち下がるパルス電圧を印加した。また、被測定ＭＩＳ型トランジスタ１１に対しては時刻１５μｓで立ち上がり、時刻６０μｓで立ち下がるパルス電圧を印加した。また、電荷転送用ＭＩＳ型トランジスタ１３に対しては時刻４５μｓで立ち上がり、時刻７５μｓで立ち下がるパルス電圧を印加した。これらのパルスゲート電圧の大きさは全て等しい。そして、それらのパルスゲート電圧を増加させ、パルスゲート電圧の大きさの関数として、直流電流計でパルス印加時の平均ドレイン電流の測定を行った。
【００６４】
このときの測定電流Ｉから次のようにして、被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリア密度Ｎinv が求められる。
【数３】
2008026028.tif 000005
【００６５】
ここで、ｆはパルス電圧の周波数（１０ｋＨｚ）、ｑは電荷素量（１．６０２×１０-19Ｃ）、Ｓは被測定ＭＩＳ型トランジスタ１１の面積を表している。
【００６６】
以上の解析を行った結果を、図１２に示す。また、図１２にはスプリットＣ−Ｖ法で評価したチャネル領域のフリーキャリア密度も併せて示した。本実施形態の試験結果と、従来のスプリットＣ−Ｖ法による評価結果は良く一致している。この試験素子構造の場合は、ＭＩＳ型トランジスタのゲート絶縁膜がシリコン熱酸化膜で形成されているので電荷捕獲の効果は殆どなく、スプリットＣ−Ｖ法の結果と本実施形態による試験結果が一致するのは合理的である。このことは、本実施形態の試験方法が信頼するに足る結果を与えることを示している。
【００６７】
本実施形態の試験方法はその原理から明らかなように、被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリア密度を、同トランジスタのドレイン端から排出した電流若しくは電荷量を計測することによって評価する方法である。本実施形態の例で、ゲート絶縁膜がシリコン熱酸化膜の場合に正しいチャネル領域のキャリア密度の評価結果を与えることは、電荷捕獲が存在するゲート絶縁膜の場合にも同様に正しいキャリア密度を与えることを意味している。
【００６８】
以上の評価方法は、第６の実施形態の試験素子構造以外に、第４、第５の試験素子構造にも同様に適用できる。さらに、通常のＭＩＳ型トランジスタと第２の実施形態のプローブ針を用いた第７の実施形態に対しても、この評価方法は同様に適用できる。試験素子構造は、本実施形態のｎチャネルＭＩＳ型トランジスタ以外に、ｐチャネルＭＩＳ型トランジスタでも構わない。
【００６９】
このように本実施形態によれば、被測定ＭＩＳ型トランジスタ１１のソースからチャネル領域、そしてドレインへと転送した電荷量を測定するので、ＭＩＳ型トランジスタ１１のゲート絶縁膜が電荷捕獲を起こす場合でも、その影響を受けることなくチャネル領域の反転層フリーキャリア電荷密度を正確に評価できる。従って、ＭＩＳ型トランジスタ１１の移動度を正しく評価することが可能となる。
【００７０】
また、パルスゲート電圧を用いる従来技術としての移動度評価法と異なり、ゲートパルス電圧の周期、立ち上がり／立下がり時間に関する制約が無い。さらに、非特許文献２では基板電流を測定するために、基板バイアス電圧を印加した移動度評価は困難であるが、本実施形態の方法によればそのような制限もない。
【００７１】
（第９の実施形態）試験方法に関する実施の形態
次に、本発明の第９の実施形態に係わる半導体装置の特性評価方法について説明する。
【００７２】
図１３は、第４の実施形態で説明した試験素子（ゲート長の異なるＭＩＳ型トランジスタの直列接続；ゲート絶縁膜：ＨｆＯ2 ：６ｎｍ）を用い、第１の実施形態で説明した試験装置を用いて、被測定ＭＩＳ型トランジスタの特性評価を行った結果の一例である。
【００７３】
この試験素子のｐ型シリコン基板のドーパント不純物濃度は１×１０16ｃｍ-3である。また、このＭＩＳ型トランジスタ１１はｎチャネル型であり、ゲート電極はｎ+ 多結晶シリコンで形成されている。このＭＩＳ型トランジスタ１１でＣ−Ｖ特性を測定するとヒステリシスが現われることが確認されており（不図示）、このＭＩＳ型トランジスタ１１は、ゲート絶縁膜で電荷捕獲が起こる素子である。この被測定ＭＩＳ型トランジスタ１１の移動度を、以下のようにして計測した。
【００７４】
最初に、前記試験装置の切り替えスイッチ３１をアース線側に接続する。また、試験素子の各端子には、制御用ＭＩＳ型トランジスタを含まない通常プローブ針でプロービングを行う。試験素子のゲート電極（計３つ）は、プローブ針を介して試験装置の３チャネルのパルス電圧源２１，２２，２３にそれぞれ接続する。また、試験素子のソース電極はプローブ針を介して試験装置の前記切り替えスイッチ３１に接続する。さらに、試験素子のドレイン電極はプローブ針を介して試験装置の電流計３３に接続する。
【００７５】
まず、前記図１１に示したのと同様のパルスゲート電圧（ｆ＝１０ｋＨｚ）を各ＭＩＳ型トランジスタ１１，１２，１３のゲート電極に印加し、電荷転送された平均電流を測定することによって被測定ＭＩＳ型トランジスタ１１のチャネル領域のキャリア密度を測定した。
【００７６】
次に、試験装置の切り替えスイッチ３１を直流電圧源３２側に接続する。また、試験装置の切り替えスイッチ３１に接続されている直流電圧源３２に５０ｍＶの直流電圧を印加し、周波数（ｆ＝１０ｋＨｚ）、デューティ比５０％のパルス電圧を試験素子構造の各ＭＩＳ型トランジスタ１１，１２，１３のゲート電極に対して同時に印加し、被測定ＭＩＳ型トランジスタ１１のドレイン電流を測定した。
【００７７】
このようにして得られた被測定ＭＩＳ型トランジスタ１１のチャネル領域のフリーキャリア密度とドレイン電流から移動度を評価した結果を、実効電界の関数として、図１３に示した。
【００７８】
（第１０の実施形態）特性評価プログラムに関する実施の形態
次に、本発明の第１０の実施形態に係わる特性評価プログラムについて説明する。
【００７９】
図１４は、被測定ＭＩＳトランジスタ１１の素子特性の評価をコンピュータに実行させるための特性評価プログラムの一例を示すフローチャートである。
【００８０】
まず、測定・解析に必要な情報をコンピュータに入力する（ステップＳ１）。このステップを実行する際には、例えば前記図６に示すような結線とプロービング・ステーション上における試料のセットを予め行っておく。なお、Ｓ１の測定条件の入力は、コンピュータのキーボードから毎回手動で入力する代わりに、予め準備した入力ファイルから自動的に読み込むことも可能である。
【００８１】
次いで、パルス電圧源２１，２２，２３から前記図３に示したようなパルス電圧を出力し、このパルス電圧をトランジスタ１１，１２，１３の各ゲート電極に印加する（ステップＳ２）。引き続いて、電流計（若しくは電荷計）３３で測定された結果をコンピュータに転送して記録する（ステップＳ３）。
【００８２】
次いで、切り替えスイッチ３１を自動的に操作し、反転層電荷測定のモードからドレイン電流測定のモードに切り替える（ステップＳ４）。
【００８３】
次いで、パルス電圧源２１，２２，２３からドレイン電流測定時にゲート電極に対して印加するパルス電圧を出力し（２１，２２，２３から同時に電圧を出力する時間帯あり）、また、直流電圧源３２からドレイン電極に対して印加する直流電圧を出力する（ステップＳ５）。引き続いて、電流計（若しくは電荷計）３３で測定された結果を、コンピュータに転送して記録する（ステップＳ６）。
【００８４】
次いで、指定されたゲート電圧範囲の測定が終了したか否かを判断し（ステップＳ７）、終了していない場合は次のゲート電圧に対してＳ２からの操作を繰り返す。また、指定されたゲート電圧範囲の測定が終了した場合は、最後に、各ゲート電圧に対応する実効電界と移動度を算出し、コンピュータの記録媒体に記録すると共に、コンピュータのモニター画面に結果を表示する（ステップＳ８）。
【００８５】
なお、本実施形態の評価方法のためのプログラムの例で示した手順は、一つの例であり、他の手順もあり得る。例えば、各ゲート電圧毎に毎回切り替えスイッチを操作して反転層電荷量とドレイン電流の測定を順次行い、次のゲート電圧に移行する上述の手順の代わりに、指定されたゲート電圧範囲の掃引を行って反転層電荷密度の測定を実施し、次に、切り替えスイッチ３１を操作した後に、再び指定されたゲート電圧範囲の掃引を行ってドレイン電流の測定を実施するという順序でも構わない。また、反転層電荷密度の測定結果のみが必要な場合は、ドレイン電流の測定手順を省略してもよい。その他、様々な手順を評価方法のプログラムとして実現することが可能である。
【００８６】
（適用例）
本発明の例は、主として、ロジック回路に用いられるＣＭＯＳトランジスタの移動度評価のための試験装置、試験素子構造、プローブ針、及び試験方法として用いられる。本発明の例は、ｎチャネルのＭＩＳ型トランジスタのみならず、ｐチャネルのＭＩＳ型トランジスタにも同様に適用される。また、本発明の例の試験装置、試験素子構造、プローブ針、及び試験方法は、ロジック回路に用いられるＭＩＳ型素子のみならず、メモリに用いられるＭＩＳ型、ＭＯＮＯＳ型、浮遊ゲート型トランジスタ、及びメモリ周辺回路のＭＩＳ型トランジスタの移動度の評価に適用してもよい。また、シリコン基板が単一基板ではなく、ウェル構造になっている場合にも、また、ＳＯＩ（Silicon On Insulator）基板の場合にも、本発明の例を適用できる。その他、Ｇｅを含んだ基板等、Ｓｉ以外の材料で形成された基板上のＭＩＳ型トランジスタにも、同様に適用される。
【００８７】
本発明の例によれば、ゲート絶縁膜に対して電荷捕獲がある場合にもチャネル領域のフリーキャリア密度を正しく評価し、それに伴ってＭＩＳ型トランジスタの駆動力の重要な指標となる「移動度」を精密に評価することができる。また、本発明の例で、ゲートパルスの周波数を変化させた測定を行うと、異なる時定数を持つ電荷捕獲中心がそれぞれどのようにチャネル領域のキャリア密度と移動度に影響を与えるかに関する知見も得ることができる。
【００８８】
また、本発明の例では、キャリア密度の評価を被測定ＭＩＳ型トランジスタのドレイン電極から排出された電荷量の平均直流電流値として測定しているが、パルス電圧をゲートに与えた時のドレイン電流の積分値を電荷計（クーロンメーター）で計測してもよい。
【００８９】
また、実施形態において記載した手法は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク（フロッピー（登録商標）ディスク，ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤ等）、半導体メモリなどの記録媒体に書き込んで適用したり、通信媒体により伝送して各種装置に適用することも可能である。本発明を実現するコンピュータは、記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述した処理を実行するものであればよい。
【００９０】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００９１】
【図１】本発明の一実施形態による試験素子構造及び試験装置の全体構成を示す概念図。
【図２】図１の試験素子構造及び試験装置におけるＭＩＳ型トランジスタの等価回路図。
【図３】図２の試験素子構造を用いた反転層キャリア密度測定における各ＭＩＳ型トランジスタのゲート電極に印加するパルス電圧のタイミングを示す図。
【図４】第１の実施形態に係わる試験装置の概略構成を示す図。
【図５】第２の実施形態に係わるプローブ針の概略構成を示す図。
【図６】第３の実施形態に係わる試験装置の概略構成を示す図。
【図７】第４の実施形態に係わる試験素子構造を示す断面図。
【図８】第５の実施形態に係わる試験素子構造を示す平面図。
【図９】第６の実施形態に係わる試験素子構造を示す平面図。
【図１０】第７の実施形態に係わる試験素子構造及び試験用プローブに関する説明図。
【図１１】第８の実施形態に係わる半導体装置の特性評価方法を説明するためのもので、ＭＩＳ型トランジスタの各ゲートに印加するパルスのタイミングを示す図。
【図１２】第８の実施形態としての試験方法で得られた反転層キャリア密度のゲート電圧依存性を示す図。
【図１３】第９の実施形態に係わる半導体装置の特性評価方法を説明するためのもので、被測定ＭＩＳ型トランジスタの移動度の実効電界依存性を示す図。
【図１４】第１０の実施形態に係わる半導体装置の特性評価プログラムを示すフローチャート。
【符号の説明】
【００９２】
１１…被測定ＭＩＳ型トランジスタ（第１のＭＩＳ型トランジスタ）
１２…電荷転送用ＭＩＳ型トランジスタ（第２のＭＩＳ型トランジスタ）
１３…電荷転送用ＭＩＳ型トランジスタ（第３のＭＩＳ型トランジスタ）
２１〜２２…パルス電圧源
３１…切り替えスイッチ
３２…直流電圧源
３３…電流計（測定器）
３５…アース線
４１〜４５…外部端子
６２，６３…プローブ針
１０１…ｐ型シリコン基板
１０２…ｎ+ 拡散層、
１０３…ゲート絶縁膜
１０４…ゲート電極、
【図１】
2008026028.tif 000006
【図２】
2008026028.tif 000007
【図３】
2008026028.tif 000008
【図４】
2008026028.tif 000009
【図５】
2008026028.tif 000010
【図６】
2008026028.tif 000011
【図７】
2008026028.tif 000012
【図８】
2008026028.tif 000013
【図９】
2008026028.tif 000014
【図１０】
2008026028.tif 000015
【図１１】
2008026028.tif 000016
【図１２】
2008026028.tif 000017
【図１３】
2008026028.tif 000018
【図１４】
2008026028.tif 000019