(57)【要約】【課題】半導体素子内部の歪みを直接考慮して、半導体素子の電気的特性のシミュレーションの精度、効率性を改善するシミュレーション装置および方法の提供。【解決手段】補間フルバンド構造算出ユニット５は、半導体素子中の歪みを応力・歪み入力手段１より入力し、歪みフルバンド構造ライブラリ２と補間フルバンド構造計算手段３により、応力・歪みに基づいた補間を用いて、歪みを直接考慮したフルバンド構造を算出する。補間により効率良く歪みを直接考慮したフルバンド構造を算出することができる。得られたフルバンド構造は電子状態計算手段６で用いられ、素子内部の電子状態が算出される。得られた素子内部の電子状態から、輸送シミュレーション手段７により半導体素子の電気的特性を得る。歪みを直接考慮した電子状態を用いるため、歪みの加わった半導体素子の電気的特性を精度良く計算することができる。【選択図】図１
2008235323.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子内部の応力または歪み分布を入力する応力・歪み入力手段と、
前記半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置に記憶したフルバンド構造ライブラリと、
前記応力・歪み入力手段から得られる前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造計算手段と、
を備えている、ことを特徴とする補間フルバンド構造算出装置。
【請求項２】
前記フルバンド構造ライブラリが、一軸性応力の応力値（σ）、方位角（φ）、極角（θ）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、（σ、φ、θ）に基づいた補間により算出する、ことを特徴とする請求項１記載の補間フルバンド構造算出装置。
【請求項３】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素（σｘ’，σｙ’，σｚ’，σｘｙ’，σｙｚ’，σｚｘ’）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、３つの応力テンソル要素（σｘ’，σｙ’，σｘｙ’）に基づいた補間により算出する、ことを特徴とする請求項１記載の補間フルバンド構造算出装置。
【請求項４】
前記応力・歪み入力手段から入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する手段を備え、
前記補間フルバンド構造計算手段は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、３つの空間ベクトル要素（ｘ，ｙ，ｚ）に基づく補間により、前記メッシュ点における、フルバンド構造を算出する、ことを特徴とする請求項１記載の補間フルバンド構造算出装置。
【請求項５】
前記補間フルバンド構造計算手段は、ある波数点における固有エネルギーを、応力値σに対して補間し、所望の応力値を持つ補間エネルギー値として代表偏角θ、φごとに算出し、次に、偏角θに対する補間を行い、さらに偏角φに対する固有エネルギーの補間を行う、という一連の処理を、必要な波数点に対して繰り返し行うことにより、補間フルバンド構造を算出する、ことを特徴とする請求項２記載の補間フルバンド構造算出装置。
【請求項６】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーション装置であって、
請求項１乃至５のいずれか一に記載の補間フルバンド構造算出装置と、
前記補間フルバンド構造算出装置で算出された補間フルバンド構造を用いて、半導体素子中の電子状態を計算する電子状態計算手段と、
前記電子状態計算手段で計算された電子状態を用いて、前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段と、
を有し、前記半導体素子の電気的特性を計算する、ことを特徴とするデバイスシミュレーション装置。
【請求項７】
前記電子状態計算手段は、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項６に記載のデバイスシミュレーション装置。
【請求項８】
半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持し、
半導体素子内部の応力または歪み分布を入力し、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出し補間フルバンド構造情報を取得する、
ことを特徴とする補間フルバンド構造算出方法。
【請求項９】
前記フルバンド構造ライブラリが、一軸性応力の応力値（σ）、方位角（φ）、極角（θ）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する工程では、前記半導体素子内部の一軸性応力に対するフルバンド構造を、（σ、φ、θ）に基づいた補間により算出する、ことを特徴とする請求項８記載の補間フルバンド構造算出方法。
【請求項１０】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素（σｘ’，σｙ’，σｚ’，σｘｙ’，σｙｚ’，σｚｘ’）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する工程では、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、３つの応力テンソル要素（σｘ’，σｙ’，σｘｙ’）に基づいた補間により算出する、ことを特徴とする請求項８記載の補間フルバンド構造算出方法。
【請求項１１】
前記入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する工程を含み、
前記補間フルバンド構造情報を取得する工程では、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、３つの空間ベクトル要素（ｘ，ｙ，ｚ）に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する、ことを特徴とする請求項８記載の補間フルバンド構造算出方法。
【請求項１２】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーション方法であって、
請求項８乃至１１のいずれか一記載の補間フルバンド構造算出方法で算出された補間フルバンド構造を用いて、半導体素子中の電子状態を計算する工程と、
前記電子状態を計算する工程で得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする工程と、
を有し、前記半導体素子の電気的特性を計算する、ことを特徴とするデバイスシミュレーション方法。
【請求項１３】
前記電子状態を計算する工程では、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項１２に記載のデバイスシミュレーション方法。
【請求項１４】
半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持するコンピュータに、
半導体素子内部の応力または歪み分布を入力する処理と、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出し、補間フルバンド構造情報を取得する処理と、
を実行させるプログラム。
【請求項１５】
前記フルバンド構造ライブラリが、一軸性応力の応力値（σ）、方位角（φ）、極角（θ）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する処理は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、（σ、φ、θ）に基づいた補間により算出する、ことを特徴とする請求項１４記載のプログラム。
【請求項１６】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素（σｘ’，σｙ’，σｚ’，σｘｙ’，σｙｚ’，σｚｘ’）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する処理は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、３つの応力テンソル要素（σｘ’，σｙ’，σｘｙ’）に基づいた補間により算出する、ことを特徴とする請求項１４記載のプログラム。
【請求項１７】
前記入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する処理を含み、
前記補間フルバンド構造情報を取得する処理は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、３つの空間ベクトル要素（ｘ，ｙ，ｚ）に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する、ことを特徴とする請求項１４記載のプログラム。
【請求項１８】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーションプログラムを実行するコンピュータに、
請求項１４乃至１７のいずれか一記載のプログラムで算出された補間フルバンド構造を用いて半導体素子中の電子状態を計算する処理と、
前記電子状態を計算する処理で得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする処理と、
を実行させるプログラム。
【請求項１９】
前記電子状態を計算する処理が、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項１８に記載のプログラム。
【請求項２０】
物質のバンド構造を互いに異なる応力印加条件で求めてなる、複数のバンド構造情報を記憶した記憶装置と、
前記複数のバンド構造情報の応力とは異なる応力の印加に対応するバンド構造情報を取得するにあたり、前記複数のバンド構造情報のうちのいくつかを用いて、波数に関するエネルギー値を補間することで、前記応力の印加に対応したバンド構造情報を導出する補間手段と、
を備えたことを特徴とする処理装置。
【請求項２１】
前記補間により取得されたバンド構造情報に基づき、前記物質中の電子状態を導出する手段を備えたことを特徴とする請求項２０記載の処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子特性をシミュレーションする装置および方法に関し、特に、歪みの加わった半導体素子の特性を評価するデバイスシミュレーション装置および方法に関する。
【背景技術】
【０００２】
近年、半導体素子の微細化に伴い、半導体素子に応力を印加し、歪みを加えることによって素子の電気的特性を向上させる技術が重要になっている。特に、微細な半導体素子では、半導体素子製造工程中に生じる応力の影響が強まるため、半導体素子の開発においては、素子中の歪みが素子特性に及ぼす影響を十分考慮することが必要になっている。
【０００３】
一方で、半導体素子の電気的特性をシミュレーションにより予測し、実際に半導体素子を製造する工程を少なくすることが微細な半導体素子の開発では更に重要度を増している。
【０００４】
そのため、半導体素子の開発において、半導体素子中の歪みが素子特性に及ぼす影響を考慮して電気的特性を予測することができるデバイスシミュレーション方法が求められている。
【０００５】
従来、歪みを考慮したシミュレーション方法として、特許文献１や特許文献２のような回路シミュレーション方法があった。
【０００６】
特許文献１では、半導体素子の形状から応力パラメータを定義し、その応力パラメータを用いて回路シミュレータの標準モデルに用いる電気的パラメータを修正することにより、応力の影響を考慮している。
【０００７】
特許文献２では、半導体素子集積回路のマスクレイアウトデータから半導体素子の形状を読み取り、実際の電気的特性の測定から、応力に関連する半導体素子の形状値に基づいてパラメータを抽出し、応力の影響を考慮した回路シミュレーションを行っている。
【０００８】
しかし、特許文献１、特許文献２の方法は、回路シミュレーション方法であるため、半導体素子中の歪みの影響を直接考慮して新たな半導体素子単体の電気的特性を予見するデバイスシミュレーションを行うことはできない。
【０００９】
歪みの影響を精度良く考慮するためには、半導体素子を構成する物質のエネルギーフルバンド構造を、歪みを直接考慮して計算する必要がある。
【００１０】
エネルギーフルバンド構造とは、電子状態を示す波数に対する、電子の固有エネルギーの分散関係であり、エネルギーフルバンド構造には有効質量やバンドギャップ、散乱確率などの物質の輸送特性を決める重要なパラメータが含まれている。
【００１１】
そのため、歪みを考慮したフルバンド構造を用いることにより、歪みによる半導体素子の電気的特性への影響を考慮することが可能となる。
【００１２】
エネルギーフルバンド構造を用い、歪みを直接考慮したデバイスシミュレーションとしては、非特許文献１や非特許文献２のような歪みを考慮した経験的擬ポテンシャル法によるフルバンドモンテカルロシミュレーションがあった。
【００１３】
しかし、非特許文献１の方法では、半導体素子中において単一の歪みのみしか扱うことができず、半導体素子中で変化する複雑な歪みの影響を考慮することが不可能である。
【００１４】
また、考慮する歪みに対して毎回フルバンド構造を計算する必要があり、極めて長い計算時間を要する方法であった。
【００１５】
非特許文献２では、ＳｉＧｅ上の歪みＳｉを想定し、ＳｉＧｅのＧｅ混合率に応じたフルバンド構造を用いてモンテカルロシミュレーションを行っているが、この方法では、単純な等方的引っ張り歪みのみしか取り扱えず、しかも、間接的にしか取り扱うことができない。
【００１６】
また、ＳｉＧｅのＧｅ混合率についてフルバンド構造の補間が行われていたが、この方法では、１種類の歪みの強さを引っ張り歪みの範囲内でしか変化させることができない。
【００１７】
このように、非特許文献２の方法では、半導体素子の複雑な歪みを直接取り扱うことができなかった。
【００１８】
また、応力や歪みは、一般的に、６つの要素を持つテンソルにより表されるため、全ての要素をパラメータとして、補間を行うことは、計算量の観点から困難であった。
【００１９】
以上のように、従来の方法では、半導体素子中で変化する複雑な歪みの影響や、異なる歪みを持つ半導体素子の電気的特性を高速かつ精度よくシミュレーションすることができなかった。
【００２０】
【特許文献１】特開２００３−２６４２４２号公報
【特許文献２】特開２００４−８６５４６号公報
【非特許文献１】G. Karlowatz, E. Ungersboeck, W. Wessner, and H. Kosina, “Full-Band Monte Carlo Analysis of Electron Transport in Arbitrarily Strained Silicon”, proc. SISPAD 2006.
【非特許文献２】X-F. Fan, X. Wang, B. Winstead, L. F. Register, U. Ravaioli, and S. K. Banerjee, “MC Simulation of Strained-Si MOSFET with Full-Band Structure and Quantum Correction”, IEEE Trans. Electron. device. 51, 962 (2004).
【発明の開示】
【発明が解決しようとする課題】
【００２１】
従来の手法は下記記載の問題を有している。
【００２２】
第１の問題点は、半導体素子中の複雑な歪みを直接考慮して、半導体素子の電気的特性を予測するデバイスシミュレーションが行えない、ということである。
【００２３】
特許文献１および特許文献２に記載された方法は、回路シミュレーション方法であり、半導体素子中の歪みを直接考慮したデバイスシミュレーションを行うことができない。
【００２４】
また、非特許文献２に記載された方法では、歪みを考慮したフルバンド構造を用いることにより、半導体素子のデバイスシミュレーションが可能であったが、歪みは、間接的に取り入れられており、更に、単純な１種類の歪みのみしか取り扱うことができなかった。
【００２５】
第２の問題点は、半導体素子ごとに異なる歪みや半導体素子中で変化する複雑な歪みを考慮することが、計算時間の観点から実用上不可能である、ということである。
【００２６】
非特許文献１に記載された方法では、任意の歪みを直接考慮したシミュレーションが可能であるが、単一の歪みしか考慮することができず、半導体素子中で変化する歪みの影響を考慮することが不可能であった。また、異なる歪みを持つ半導体素子のシミュレーションをするためには、毎回フルバンド構造を計算する必要があり、計算時間が非常に長く掛かってしまう。
【００２７】
第３の問題点は、応力または歪みテンソルの全要素をパラメータとした補間が、計算量の観点から困難である、ということである。
【００２８】
本発明は、半導体素子の電気的特性をシミュレーションする装置、方法であって、半導体素子の複雑な歪みを直接考慮することを可能とし、精度を向上し、実行速度の高速化を図る、デバイスシミュレーション装置および方法を提供することを目的とする。
【００２９】
本発明は、歪みフルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる、デバイスシミュレーション装置および方法を提供することを目的とする。
【課題を解決するための手段】
【００３０】
本願で開示される発明は、前記した課題を解決するため概略以下の構成とされる。
【００３１】
本発明に係る補間フルバンド構造算出ユニットは、半導体素子内部の応力または歪み分布を入力する応力・歪み入力手段と、前記半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置に記憶したフルバンド構造ライブラリと、前記応力・歪み入力手段から得られる前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を、補間により算出する、補間フルバンド構造計算手段と、を備えている。
【００３２】
本発明において、前記フルバンド構造ライブラリが、一軸性応力の応力値（σ）、方位角（φ）、極角（θ）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、（σ、φ、θ）に基づいた補間により算出する。
【００３３】
本発明において、前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素（σｘ’，σｙ’，σｚ’，σｘｙ’，σｙｚ’，σｚｘ’）に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、３つの応力テンソル要素（σｘ’，σｙ’，σｘｙ’）に基づいた補間により算出する。
【００３４】
本発明において、前記応力・歪み入力手段から入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する手段を備え、前記補間フルバンド構造計算手段は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、３つの空間ベクトル要素（ｘ，ｙ，ｚ）に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する。
【００３５】
本発明に係る装置は、半導体素子の電気的特性をシミュレーションするデバイスシミュレーション装置であって、前記補間フルバンド構造算出ユニットを備え、
前記補間フルバンド構造を用いて半導体素子中の電子状態を計算する電子状態計算手段と、
前記電子状態計算手段から得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段と、
を有し、前記半導体素子の電気的特性を計算することを特徴とする。
【００３６】
本発明に係る装置において、前記電子状態計算手段において、
前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する。
【００３７】
本発明に係る方法は、半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持し、
半導体素子内部の応力または歪み分布を入力し、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造を計算する計算工程を含む。本発明においては、入力した応力・歪みに基づいたフルバンド構造情報を持つ前記フルバンド構造ライブラリを用いて、補間でフルバンド構造を算出するため、半導体素子内部の歪みフルバンド構造を高精度、高速に算出することが可能となる。
【００３８】
また、本発明の歪みフルバンド補間方法は、前記フルバンド構造ライブラリに、一軸性応力の応力値σ、方位角φ、極角θに基づいたフルバンド構造情報を有し、半導体素子中の一軸性応力に対するフルバンド構造を（σ、φ、θ）の３つのパラメータに基づいた補間により算出することを特徴とする。一般的に、一軸性応力は６つの要素を持つ応力・歪みテンソルにより表され、６つのパラメータに基づいた補間には多数のフルバンド構造情報が必要であるが、（σ、φ、θ）の３つのパラメータに基づいた補間を行うことにより、少ないフルバンド構造情報による補間が可能である。
【００３９】
また、本発明の歪みフルバンド補間方法は、前記フルバンド構造ライブラリに、半導体素子中の結晶面の座標系を基準とした応力テンソル要素（σｘ’，σｙ’，σｚ’，σｘｙ’，σｙｚ’，σｚｘ’）に基づいたフルバンド構造情報を有し、前記結晶面内の応力に対するフルバンド構造を前記応力テンソル要素のうち、３つの応力テンソル要素（σｘ’，σｙ’，σｘｙ’）に基づいた補間により算出する。
【００４０】
本発明においては、面内座標系を基準とした応力テンソルに基づいて補間を行うことにより、通常の（００１）面内座標系では応力・歪みテンソルの６要素に基づいた補間が必要な面内応力に対する歪みフルバンド構造を、より少ないフルバンド構造情報によって補間することが可能である。
【００４１】
また、本発明の歪みフルバンド補間方法は、前記応力・歪み入力手段から入力された半導体素子の応力・歪みテンソル分布の空間微分値に基づいて応力・歪み代表メッシュ点を設定し、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、半導体素子中のメッシュ点と前記応力・歪み代表メッシュ点との空間的関係から、３つの空間ベクトル要素（ｘ，ｙ，ｚ）に基づく補間により、前記メッシュ点におけるフルバンド構造を算出することを特徴とする。
【００４２】
本発明においては、半導体素子中の代表点における歪みフルバンド構造を用いて空間的関係に基づいて補間を行うため、複雑な応力・歪みによる歪みフルバンド構造を、空間ベクトル要素（３要素以下）をパラメータとした補間により算出することができ、少ないフルバンド構造情報により補間を実行することができる。
【００４３】
本発明に係るプログラムは、半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持するコンピュータに、半導体素子内部の応力または歪み分布を入力する処理と、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造を計算する処理と、を実行させるプログラムよりなる。
【００４４】
また、本発明のデバイスシミュレーション装置は、複数の応力または歪み状態におけるフルバンド構造を用いて補間フルバンド構造を補間により算出する補間フルバンド構造算出ユニットと、前記補間フルバンド構造算出ユニットにより算出される補間フルバンド構造を用いて半導体素子中の電子状態を計算する電子状態計算手段と、前記電子状態計算手段から得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段を有し、半導体素子の電気的特性を計算することを特徴とする。前記補間フルバンド構造算出ユニットにより、高速にフルバンド構造を算出することができる。
【００４５】
また、本発明においては、前記電子状態計算手段により前記半導体素子内部の電子状態に歪みを考慮したフルバンド構造を反映することができ、前記輸送シミュレーション手段により精度良く前記半導体素子の電気的特性をシミュレーションすることが可能となる。
【００４６】
また、本発明のデバイスシミュレーション装置は、前述の電子状態計算手段において、補間フルバンド構造を用いて波動方程式を解き、半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて半導体素子の電気的特性を計算することを特徴とする。前記量子電子状態計算手段において、波動方程式を直接解くことにより、半導体素子内部の量子力学的効果を正確に取り入れることが可能となる。
【発明の効果】
【００４７】
本発明の効果は、半導体素子内部の任意に変化する複雑な歪みを直接考慮して、半導体素子の電気的特性を、精度良くシミュレーションすることができる、ということである。その理由は、本発明においては、半導体素子内部の複雑な歪みを直接考慮したフルバンド構造を計算することにより、歪みの影響を直接考慮して半導体素子内部の電子状態を算出し、輸送シミュレーションを行うためである。
【００４８】
また、本発明によれば、半導体素子内部の歪みを直接考慮して、実用的な計算時間内にシミュレーションが可能である。その理由は、本発明においては、半導体素子内部の歪み分布に対応するフルバンド構造を、応力または歪みに基づいたフルバンド構造情報により補間して高速に算出するためである。
【００４９】
さらに、本発明によれば、歪みフルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる。その理由は、本発明においては、応力または歪みテンソルの全要素に対する補間を行わず、一軸性応力による歪みについては一軸性応力の方向および応力値に基づいた補間を、結晶面内応力による歪みついては当該結晶面内の一部の応力テンソル要素に基づいた補間を行い、より一般的な任意の応力または歪みについては半導体素子内部の応力・歪み代表メッシュ点におけるフルバンド構造を用いて空間的関係に基づき補間を行うためである。
【発明を実施するための最良の形態】
【００５０】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態であるシミュレーション装置の構成を示す図である。図１を参照すると、本実施の形態のシミュレーション装置は、応力・歪み入力手段１、歪みフルバンド構造ライブラリ２、補間フルバンド構造計算手段３を備えた補間フルバンド構造算出ユニット５と、歪みフルバンド構造計算手段４と、電子状態計算手段６と、輸送シミュレーション手段７と、を備えている。なお、図１において、歪みフルバンド構造計算手段４は、歪みフルバンド構造ライブラリ２を構築するために用いるため、既に構築済みの歪みフルバンド構造ライブラリ２を用いる場合は不要である。
【００５１】
図２は、図１に示した本実施形態のシミュレーション装置の実行手順を示す図である。
【００５２】
ステップＳ１において、代表的な応力または歪みにおける歪みフルバンド構造を歪みフルバンド構造計算手段４において計算し、その結果を、歪みフルバンド構造ライブラリ２に格納する。ここで、既に歪みフルバンド構造ライブラリ２が構築済みである場合は、ステップＳ１は省略することが可能である。
【００５３】
フルバンド構造とは波数要素（ｋｘ，ｋｙ，ｋｚ）に対するエネルギー固有値であり、例えば第１ブリルアンゾーンを網羅するため、波数範囲
−２π／ａ≦ｋｘ，ｋｙ，ｋｚ≦２π／ａ（ａ：格子定数）
をそれぞれ１００等分した場合、フルバンド構造は合計１０１×１０１×１０１＝１０３０３０１点のエネルギー固有値を含む。歪みフルバンド構造ライブラリ２には、代表的な歪み状態におけるフルバンド構造がそれぞれ格納されており、以下、歪みフルバンド構造ライブラリ２が構築済みであるとして話を進める。
【００５４】
ステップＳ２において、半導体素子内部の計算領域をメッシュ分割し、応力・歪み入力手段１から入力された応力・歪み情報を元にメッシュ点上の応力または歪み状態を決定する。
【００５５】
応力・歪み情報は応力シミュレーションや実測による結果でも、利用者が想定した応力・歪み状態でも良い。ここで、メッシュ点上の応力および歪みはテンソルで与えられ、互いに弾性定数テンソルにより一対一に対応している。応力テンソルが入力された場合は、歪みテンソルに変換して入力する。
【００５６】
ステップＳ３では、メッシュ点上の応力・歪みに対するフルバンド構造を、補間フルバンド構造計算手段３より補間して算出する。この際、歪みフルバンド構造ライブラリ２に格納された歪みフルバンド構造を用いて補間が行われる。補間は、歪みフルバンド構造ライブラリ２に格納された歪みフルバンド構造の固有エネルギー値を、全ての波数要素（ｋｘ，ｋｙ，ｋｚ）に対して、代表応力に対するスプライン補間をそれぞれ施すことにより完了する。フルバンド構造が合計１０１×１０１×１０１＝１０３０３０１点の波数要素（ｋｘ，ｋｙ，ｋｚ）に対するエネルギー固有値を含む場合、フルバンド構造の直接計算には十数時間かかるが、補間計算は１回あたり十数秒程度であり、補間により計算時間の大幅な短縮を図ることができる。
【００５７】
上記のようにして算出した補間フルバンド構造に含まれる波数要素点よりも、より細かい波数要素点におけるフルバンド構造情報が必要な場合には、補間フルバンド構造の波数（ｋｘ，ｋｙ，ｋｚ）に対して更に３次元のスプライン補間を行い、必要なフルバンド構造情報を得る。
【００５８】
ステップＳ４では、ステップＳ３で得られた補間フルバンド構造に基づき、メッシュ点上の電子状態を計算する。フルバンド構造自身がバルク状態の電子状態情報を含んでおり、フルバンド構造を用いて半導体素子中の量子電子状態を求めることも、フルバンド構造から有効質量などの電子状態を表すパラメータを抽出することもできる。
【００５９】
最後に、ステップＳ５において、ステップＳ４で得られた電子状態を用いて半導体素子の電気的特性を得る。フルバンド構造を直接用いることが出来る輸送シミュレーション方法としては、例えばフルバンドモンテカルロシミュレーションがある。ここで、メッシュ点上のフルバンド構造から有効質量などのパラメータを電子状態として抽出し、フルバンド構造を間接的に用いた輸送シミュレーションを行うことも可能である。
【００６０】
フルバンドモンテカルロシミュレーションは、フルバンド構造内でキャリアを半導体素子内部の電界により加速させる方法である。フルバンド構造の波数空間内の波数状態から実空間における速度状態が得られる。
【００６１】
得られた速度状態に応じて、時間とともにキャリアの半導体内部での実空間位置が変化し、最終的に電流値やキャリア密度分布が得られる。
【００６２】
キャリアの実空間位置が変化する度に歪みフルバンド構造を変化させれば、半導体素子中で変化する歪み分布を反映することも可能である。この際、補間フルバンド構造を用いることにより、現実的な計算時間でシミュレーションを実行することができる。
【００６３】
また、メッシュ点上の補間フルバンド構造を実空間に対して更に補間して、キャリアの実空間位置をメッシュ点よりも細かく取ることができる。
【００６４】
以上の様にして得られたキャリア密度分布や電流値には、歪みによる電子状態の変化の影響がフルバンド構造を通して正確に取り入れられている。
【００６５】
このように、本発明の第１の実施の形態では、歪みフルバンド構造ライブラリを用いることにより、補間によって高速かつ精度良く、歪みの加わった半導体素子の電気的特性をシミュレーションすることが可能である。
【００６６】
＜第２の実施の形態＞
本発明の第２の実施の形態として、半導体素子内部の一軸性応力による歪みを取り扱う方法を説明する。本発明の第２の実施の形態におけるシミュレーション装置の構成および実行手順は、前記第１の実施の形態と同様であるため、省略する。
【００６７】
前記第１の実施の形態では、歪みフルバンド構造ライブラリ２が構築済みであるとしたが、本実施形態では、一軸性応力による歪み状態に対する歪みフルバンド構造ライブラリ２を構築する。
【００６８】
以下、歪みフルバンド構造ライブラリの構築方法と利用方法について説明する。
【００６９】
歪みフルバンド構造計算手段４で用いられるフルバンド構造計算方法として、経験的擬ポテンシャル法を用いた方法を例として説明する。
【００７０】
図３は、経験的擬ポテンシャル法により計算した、歪みが無い場合のＳｉのフルバンド構造（エネルギーの分散関係）を示した図である。
【００７１】
フルバンド構造は、電子の波数状態（ｋｘ，ｋｙ，ｋｚ）に対するエネルギー固有値Ｅ（ｋｘ，ｋｙ，ｋｚ）により表され、図３では、対称性の高い波数状態と、その間の波数状態における固有エネルギーの分散関係をプロットしている。
【００７２】
図４は、図３の価電子帯の最大エネルギーおよび伝導帯の最低エネルギー付近のエネルギー分散関係を示した図である。
【００７３】
図４において、
実線は歪みが無い場合、
点線は＜１００＞結晶軸方向に５００ＭＰａの圧縮応力を加えた場合、
破線は＜１００＞結晶軸方向に５００ＭＰａの引っ張り応力を加えた場合
のエネルギー分散関係である。図４（ａ）が価電子帯、図４（ｂ）が伝導帯を示している。
【００７４】
応力テンソルは、Ｓｉの場合、対称性から（σｘｘ，σｙｙ，σｚｚ，σｘｙ，σｙｚ，σｚｘ）の６要素で表すことができる。
【００７５】
＜１００＞方向応力の場合、σｘｘのみ非零で、残りの要素はσｙｙ＝σｚｚ＝σｘｙ＝σｙｚ＝σｚｘ＝０である。
【００７６】
歪みも同様に、（ｅｘｘ，ｅｙｙ，ｅｚｚ，ｅｘｙ，ｅｙｚ，ｅｚｘ）の６要素からなるテンソルで表され、フックの法則（Ｈｏｏｋｅ’ｓ  ｌａｗ）により、応力テンソルから一意に決まる。
【００７７】
例えばＳｉの場合、
応力テンソル（５００，  ０，  ０，  ０，  ０，  ０）［ＭＰａ］
に対応する歪みテンソルは、
（０．３８，  −０．１０７，  −０．１０７，  ０，  ０，  ０）［％］
である。
【００７８】
歪みテンソルにより、実空間ベクトル（ｘ，ｙ，ｚ）は、歪んだ実空間ベクトル（ｘ’，ｙ’，ｚ’）となる。ただし、
ｘ’＝（１＋ｅｘｘ）×ｘ＋ｅｘｙ×ｙ＋ｅｚｘ×ｚ；  
ｙ’＝ｅｘｙ×ｘ＋（１＋ｅｙｙ）×ｙ＋ｅｙｚ×ｚ；
ｚ’＝ｅｚｘ×ｘ＋ｅｙｚ×ｙ＋（１＋ｅｚｚ）×ｚ
【００７９】
図４（ａ）に示すように、価電子帯では応力が加わると、バンドの縮退が解けるとともに、バンドの曲率も変化する。引っ張り応力印加時の結果は示していないが、同様にバンドの縮退が解ける。
【００８０】
また、伝導帯では結晶軸方向＜１００＞、＜０１０＞、＜００１＞方向にそれぞれ２つの等価な伝導帯バレーが存在し、歪みが無い場合には６重に縮退している。
【００８１】
図４（ｂ）では、価電子帯の＜１００＞方向のバレー（左図）、＜０１０＞および＜００１＞方向のバレー（右図）を示しているが、＜１００＞方向に応力が加わった場合、縮退が解け、＜１００＞方向のバレーと、＜０１０＞および＜００１＞方向のバレーとに分裂する。
【００８２】
＜１００＞方向を輸送方向とした時、電子の輸送方向の有効質量は、＜１００＞バレーでは重く、＜０１０＞、＜００１＞バレーでは軽いため、＜１００＞バレーのエネルギーが上がり、＜１００＞バレーの占有率の下がる引っ張り歪みで半導体素子の電流・移動度が上昇する。
【００８３】
このように、フルバンド構造を取り入れることにより、歪みによる影響を直接取り入れることができる。
【００８４】
次に、ｐ型ＭＯＳＦＥＴを例として、半導体素子内部の一軸性応力を取り扱う方法について説明する。
【００８５】
図５に示すように、ｐ型ＭＯＳＦＥＴのソース・ドレイン方向をｘ方向、ゲート幅方向をｙ方向、ゲート閉じ込め方向をｚ方向とする。
【００８６】
本実施形態では、一軸性応力を取り扱う場合、歪みフルバンド構造ライブラリ２に格納する代表的な応力・歪みフルバンド構造は、一軸性応力を、図６のように、応力値σ、方位角φ、極角θにより（σ，φ，θ）で表し、各パラメータの組み合わせに対応するフルバンド構造とする。
【００８７】
一般的には、応力テンソル（σｘｘ，σｙｙ，σｚｚ，σｘｙ，σｙｚ，σｚｘ）の６パラメータの組み合わせを考える必要があるが、この場合、（σ，φ，θ）の３パラメータの組み合わせを考えれば良い。
【００８８】
例えば、各パラメータについて５つの代表値を考える場合、前者では、１５６２５通り（５の６乗）の組み合わせが必要であるが、後者では、１２５通り（５の３乗）の組み合わせを考えるだけで良く、フルバンド構造ライブラリに格納するフルバンド構造情報の数を大幅に減らすことが可能となる。
【００８９】
また、結晶の対称性から、２つの偏角φ、θについては、０°≦φ≦４５°，４５°≦θ≦９０°の範囲で考えればよく、対称性を考えない場合の３２分の１の要素で済む。
【００９０】
フルバンド構造の直接計算には、長い計算時間がかかるため、フルバンド構造ライブラリはできるだけ少ないフルバンド構造情報により構成する方が良い。
【００９１】
図７は、上記の方法を用いて、補間フルバンド構造を算出する手順を示す流れ図である。
【００９２】
ステップＳ１１において、ある波数点における固有エネルギーを、応力値σに対して補間し、所望の応力値を持つ補間エネルギー値として、代表偏角θ，φごとに算出する。
【００９３】
次に、ステップＳ１２において、偏角θに対する補間を行い、ステップＳ１３において偏角φに対する固有エネルギーの補間を行う。
【００９４】
以上の手順を必要な波数点に対して繰り返し行うことにより、補間フルバンド構造を算出する。
【００９５】
図８は、ステップＳ１１が終了した段階での、波数（ｋｘ，ｋｙ，ｋｚ）＝（０，０，０）、（０．０５，０，０）、（０．１，０，０）［２π／ａ］（ａ：格子定数）における価電子帯のヘビーホールバンドに対応するエネルギー固有値を、応力値に対してプロットした図である。偏角φは０°、θは９０°である。
【００９６】
図８において、実線は、応力値−１０００ＭＰａ、−６００ＭＰａ、−２００ＭＰａ、２００ＭＰａ、６００ＭＰａ、１０００ＭＰａの６点の代表値を用いて、３次のスプライン補間により算出した補間エネルギーであり、黒点が、別途直接計算により求めたエネルギー点である。
【００９７】
図８に示すように、数点による補間によっても、エネルギー誤差は数ｍｅＶ程度に収まっている。
【００９８】
ここで、応力値の補間方法として３次のスプライン補間を用いたが、任意の補間方法を用いることが可能である。
【００９９】
図８に示すような補間エネルギーを、θ＝９０°において、代表偏角φ＝０°、１１．２５°、２２．５°、３７．７５°、４５°の５点に対して算出し、偏角φに対して３次のスプライン補間を施した結果が、図９の実線である。図９において、図８と同様、別途直接計算したエネルギー点を黒点で示している。
【０１００】
θ＝９０°の場合には、図９の補間エネルギーを用いて、所望のφに対する固有エネルギーを決定する。
【０１０１】
θに対する補間が必要な場合には、θの代表値に対して同様の操作を行った上で、θに対する補間を行えばよい。例えばθ＝４５°、５６．２５°、６７．５°、７８．７５°、９０°の５点に対して所望のσ、φに対する固有エネルギーを算出し、その後、θに対する補間により所望の応力に対する固有エネルギーを算出する。
【０１０２】
以上の操作を必要な波数要素に対して繰り返すことで、補間フルバンド構造が得られる。
【０１０３】
得られた補間フルバンド構造を、そのまま、図５のメッシュ点の電子状態として用いることができるが、ここでは、補間フルバンド構造に、ゲート電界による閉じ込めの量子力学的効果を取り入れて、メッシュ点上の量子電子状態を計算する。
【０１０４】
図５のｙ方向について素子が均質であるとし、電気的ポテンシャルをＶ（ｘ，ｚ）で表す。このとき、ゲート閉じ込めの量子効果を取り入れたフルバンド構造は、
［Ｅ（ｋｘ，ｋｙ，ｋｚ）δkｚ，ｋｚ’＋  ＜ｋｚ’｜Ｖ（ｘ，ｚ）｜ｋｚ＞］
（ただし、δｋｚ，ｋｚ’はクロネッカーのデルタ、＜ｋｚ’｜は状態ベクトル（ブラベクトル）、｜ｋｚ＞は状態ベクトル（ケットベクトル）である）
を行列要素に持つ擬ポテンシャルハミルトニアンによって表される波動方程式を解いて得られる、量子化エネルギー固有値Ｅ２ｄ（ｋｘ，ｋｙ；ｘ）である。
【０１０５】
この場合、メッシュ点上の電子状態は、ｚ方向について量子化された量子電子状態として取り扱われる。
【０１０６】
このようにして得られたメッシュ点上の量子フルバンド構造（量子電子状態）を輸送シミュレーションに用いて、半導体素子の電気的特性を算出する。
【０１０７】
フルバンド構造を直接用いることが出来る輸送シミュレーション方法として、フルバンドモンテカルロシミュレーションを行う。
【０１０８】
キャリアの加速に用いる電界は、量子フルバンド構造の空間微分であり、本実施例では前述の量子化エネルギー固有値のｘに対する偏微分
δＥ２ｄ（ｋｘ，ｋｙ；ｘ）／δｘ
により定義する。
【０１０９】
メッシュ点上のキャリア数から半導体素子内のキャリア密度分布が得られ、キャリア密度分布と半導体素子の不純物密度分布を用いてポアソン方程式を解くことにより、半導体素子内部の新たな電気的ポテンシャル分布が得られる。
【０１１０】
新たな電気的ポテンシャルを用いて輸送シミュレーションを行い、得られた新たなキャリア密度分布から更に新たな電気的ポテンシャルを得る。
【０１１１】
以上の作業を繰り返すことにより、最終的な電気的ポテンシャル分布およびキャリア密度分布を自己無撞着的に求める。
【０１１２】
半導体素子の電流値はソースから流入し、ドレインに達した正味のキャリア数から計算する。
【０１１３】
図１０は、ゲート長３０ｎｍのｐ型ＭＯＳＦＥＴの電流値を、チャネル方向応力に対して示した図である。図１０から、電流値の応力値に対する応答が分かる。
【０１１４】
図１０の黒点は直接計算したフルバンド構造を用いて電流値をシミュレーションした結果であり、白点は補間フルバンド構造を用いて計算した場合の結果である。
【０１１５】
補間フルバンドを用いた場合、フルバンド構造計算を省略することが可能であり、計算時間を大幅に削減することができる。
【０１１６】
このように、補間フルバンド構造を用いて応力に対する応答を高速かつより細かく計算することが可能である。
【０１１７】
さらに、応力シミュレーションにより半導体素子の各メッシュ点上の応力を計算し、メッシュ点ごとに補間フルバンド構造を計算することにより、素子内部で応力の方向、大きさが変化する半導体素子の電気的特性を計算することも可能である。
【０１１８】
また、価電子帯のフルバンド構造に対して同様の操作を行えば、ｎ型ＭＯＳＦＥＴの電流値も計算することが可能である。
【０１１９】
このように、本発明の第２の実施の形態は、半導体素子内部の一軸性応力による歪みフルバンド構造を、一軸性応力の応力値と方向に基づいた歪みフルバンド構造ライブラリを用いて、補間により効率的に計算し、半導体素子の電気的特性をシミュレーションする。このため、現実的なシミュレーション時間内に歪みの影響を精度良く取り入れることができる。
【０１２０】
＜第３の実施の形態＞
本発明の第３の実施の形態として、ある結晶面内の応力を取り扱う方法について説明する。本発明の第３の実施形態におけるシミュレーション装置の構成および実行手順は、前記第２の実施の形態と同様である。
【０１２１】
本実施の形態が、前記第２の実施の形態と異なる点は、歪みフルバンド構造ライブラリ２が、結晶面内の座標系を基準とした応力テンソルに基づいて構成されている点である。
【０１２２】
Ｓｉ（００１）面内応力を例にとって説明する。複数の１軸性応力が印加している場合、応力は１軸性応力の重ね合わせにより応力テンソル（σｘｘ，σｙｙ，σｚｚ，σｘｙ，σｙｚ，σｚｘ）によって表される。
【０１２３】
（００１）面内応力の場合、応力テンソルのうち、σｘｘ、σｙｙ、σｘｙの３つのパラメータが変化し、残りの３つのパラメータは変化しないことを利用して、図１１のようなσｘｘ、σｙｙ、σｘｙの３次元空間内の代表点におけるフルバンド構造情報によるフルバンド構造ライブラリを用いる。変化するパラメータを３パラメータに限定することにより、フルバンド構造ライブラリに格納するフルバンド構造情報数を減らすことが可能となる。
【０１２４】
例えば、σｘｘ、σｙｙ、σｘｙをそれぞれ５種類の応力値±１０００ＭＰａ、±５００ＭＰａ、０ＭＰａで組み合わせたフルバンド構造ライブラリ（σｚｚ、σｙｚ、σｚｘは０ＭＰａで固定）を用い、３次の３次元スプライン補間により、補間フルバンド構造を算出する。
【０１２５】
図１２は、応力テンソル（σｘｘ，σｙｙ，σｚｚ，σｘｙ，σｙｚ，σｚｘ）＝（−７５０，  ２５０，  ０，  １２５，  ０，  ０）［ＭＰａ］の場合の、波数原点から＜１００＞方向および＜１１０＞方向へのヘビーホールバンドのエネルギー分散関係（バンド構造）を示した図である。
【０１２６】
図１２の左図が補間により算出したバンド構造、右図が直接計算したバンド構造である。このように、補間バンド構造と直接計算バンド構造とはほぼ一致している。両者の差は数ｍｅＶ程度の範囲に収まっており、任意の面内応力について補間が可能である。
【０１２７】
本実施形態では、σｘｘ、σｙｙ、σｘｙについて、それぞれ５つの代表応力値を用いて補間を行っているが、計算精度に応じて、代表応力値の個数は変えることができ、補間方法は、３重一次近似など他の補間方法でも良い。
【０１２８】
また、σｚｚ，σｙｚ，σｚｘは固定値であればよく、０である必要は無い。
【０１２９】
同一平面内の応力であれば、その面内では３つの応力パラメータで表現可能であり、面内座標系の応力テンソルを回転の行列変換を用いることにより、通常の（００１）座標における応力テンソルに変換することが可能である。
【０１３０】
例えば、（１１１）面内座標として、ｘ’＝（−１，  １，  ０）、ｙ’＝（１，  −１，  ２）、ｚ’＝（１，  １，  １）方向をとると、（１１１）面内座標の応力テンソル
（σｘ’，σｙ’，σｚ’，σｘｙ’，σｙｚ’，σｚｘ’）  ＝  （σｘ’，σｙ’，  ０，σｘｙ’，０，  ０）
は、通常の（００１）座標における応力テンソルでは、
（σｘ’／２＋σｙ’／６＋０．４７σｘｙ’，
σｘ’／２＋σｙ’／６＋０．４７σｘｙ’，
２σｙ’／３−０．９４σｘｙ’，
−σｘ’／２＋σｙ’／６＋０．４７σｘｙ’，
−σｙ’／３−０．２４σｘｙ’，
−σｙ’／３−０．２４σｘｙ’）
で表される。
【０１３１】
ここで、（００１）座標とは、ｘ＝（１，０，０）、ｙ＝（０，１，０）、ｚ＝（０，０，１）なる基本ベクトルによる座標系であり、この場合、通常の（００１）座標における応力テンソルに基づいて補間しようとすれば、６つの応力パラメータを組み合わせフルバンド構造ライブラリが必要である。
【０１３２】
一方、本実施の形態においては、面内座標の３つの面内応力パラメータに基づいてフルバンド構造ライブラリを構築することで、（００１）面内応力と同様に、補間フルバンド構造を算出することが可能であり、フルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる。
【０１３３】
また、結晶の対称性を用いて、例えば（００１）面内応力のフルバンド構造を回転させ、（０１０）面内応力のフルバンド構造として用いることも可能である。
【０１３４】
本発明の第３の実施の形態において、補間フルバンド構造を用いて半導体素子の電気的特性をシミュレーションする方法は、前記第２の実施の形態と同様である。よって、その説明は省略する。
【０１３５】
このように、本発明の第３の実施の形態によれば、ある面内における任意の応力に対する歪みフルバンド構造を補間により算出できる。
【０１３６】
＜第４の実施の形態＞
本発明の第４の実施の形態の特徴は、半導体素子内部の歪みフルバンド構造を代表メッシュ点でのフルバンド構造を空間的に補間することによって、あらゆる応力または歪みを考慮できる点にある。
【０１３７】
図１３は、本発明の第４の実施の形態のシミュレーション装置の構成を示す図である。本実施の形態が、前記第１の実施の形態と異なる点は、補間フルバンド構造算出ユニット１６が、応力・歪み代表点抽出手段１２と歪みフルバンド構造計算手段１３を備えており、応力・歪み代表点抽出手段１２が応力・歪み分布入力手段１１および補間フルバンド構造計算手段１５、および歪みフルバンド構造計算手段１３と結びついている点である。
【０１３８】
図１４は、本発明の第４の実施の形態のシミュレーション手順を示す流れ図である。
【０１３９】
まず、ステップＳ２１において、半導体素子内部の領域を、図１５のようにメッシュ分割し、応力シミュレータまたは実測によりメッシュ点上の応力または歪み分布を決定して、応力・歪み入力手段１１により入力する。
【０１４０】
次に、ステップＳ２２において、応力・歪み代表点抽出手段１２により素子内部の特徴的な応力・歪みを持つメッシュ点を応力・歪み代表メッシュ点として抽出する。
【０１４１】
その後、ステップＳ２３において、歪みフルバンド構造計算手段１３を用いて、応力・歪み代表メッシュ点における歪みフルバンド構造を計算し、歪みフルバンド構造ライブラリ１４を構築する。
【０１４２】
ステップＳ２４においては、補間フルバンド構造計算手段１５を用いて、応力・歪み代表メッシュ点以外の補間メッシュ点上のフルバンド構造を応力・歪み代表メッシュ点との空間的関係から補間して算出する。
【０１４３】
そして、ステップＳ２５において電子状態計算手段１７で補間フルバンド構造からメッシュ点上の電子状態を計算し、ステップＳ２６において得られた電子状態を用いて輸送シミュレーション手段１８で半導体素子の電気的特性を計算する。
【０１４４】
ステップＳ２２における応力・歪み代表メッシュ点は、ステップＳ２１で得られた半導体内部のメッシュ点上の応力テンソルの各要素の空間微分に基づいて抽出する。
【０１４５】
図１５のように、計算領域をｘ方向、ｚ方向の２次元領域とした場合、まず、計算領域の角にあたる点と、ゲート中央の点を応力・歪み代表メッシュ点の第１代表メッシュ点（○）とする。
【０１４６】
次に、第１代表メッシュ点からｘ方向にメッシュ点を走査し、応力テンソルの各要素σｉｊ（ｉ，ｊ  ＝ｘ，ｙ，ｚ）の空間微分δσｉｊ／δｘの絶対値が１００  ＭＰａ／ｎｍ以上となるような、急激に応力・歪みが変化する点を第２代表メッシュ点（△）として応力・歪み代表メッシュ点に加える。
【０１４７】
同様に、第１代表メッシュ点からｚ方向に走査し、δσｉｊ／δｚの絶対値が大きい点を探索し、第３代表メッシュ点（逆三角▽）として応力・歪み代表メッシュ点に加える。
【０１４８】
続いて、第２代表メッシュ点からｚ方向にメッシュ点を走査し、δσｉｊ／δｚの絶対値が大きい点を第４代表メッシュ点（□）とし、第３代表メッシュ点からｘ方向にメッシュ点を走査してδσｉｊ／δｘの絶対値が大きい点を第５代表メッシュ点（◇）として、応力・歪み代表メッシュ点に加える。
【０１４９】
応力・歪み代表メッシュ点において歪みフルバンド構造を計算し歪みフルバンド構造ライブラリを構成するが、応力テンソルがあまり変わらない（例えば応力テンソルの各要素の差の絶対値の最大値が１００ＭＰａ以下かつ絶対値の総和が３００ＭＰａ以下）代表メッシュ点では同一の歪みフルバンド構造を流用することにより、計算時間の短縮が図れる。ここでは応力テンソルに基づいて応力・歪み代表メッシュ点を抽出しているが、歪みテンソルに基づいても同様に抽出することができる。
【０１５０】
応力・歪み代表メッシュ点以外の補間メッシュ点上の補間フルバンド構造は、歪みフルバンド構造ライブラリを用いて、双一次補間により算出する。
【０１５１】
計算領域内のメッシュ点上のフルバンド構造が得られた後は、前記第１の実施の形態と同様に半導体素子の電気的特性をシミュレーションすればよい。
【０１５２】
このように、本発明の第４の実施の形態では、半導体素子中の歪みと直接関連する歪みフルバンド構造情報を用いて、補間フルバンド構造を算出するため、任意の応力・歪み分布を持つ半導体素子の電気的特性をシミュレーションすることができる。
【０１５３】
なお、上記実施形態では、Ｓｉのフルバンド構造（歪みフルバンド構造）とデバイスシミュレーションについて説明したが、本発明は、他の物質の歪みフルバンド構造情報についても同様にして適用可能であることは勿論である。以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１５４】
【図１】本発明の第１の実施の形態の構成を示す図である。
【図２】本発明の第１の実施の形態のシミュレーション手順を示す流れ図である。
【図３】Ｓｉのフルバンド構造を示す図である。
【図４】＜１００＞結晶軸方向に応力が加わった場合と応力の加わっていない場合のバンド構造を比較した図である。（ａ）は価電子帯、（ｂ）は伝導帯を示す図である。
【図５】シミュレーション対象となる半導体素子の概略図である。
【図６】一軸性応力の例を示す図である。
【図７】本発明の第２の実施の形態における、補間フルバンド構造を算出する補間手順を示す流れ図である。
【図８】本発明の第２の実施の形態による一軸性応力の応力値に対する補間結果と、直接計算結果とを比較した図である。
【図９】本発明の第２の実施の形態による一軸性応力の１つの偏角に対する補間結果と直接計算結果とを比較した図である。
【図１０】本発明の第２の実施の形態による、電流値の一軸性応力に対する応答を示す図である。
【図１１】本発明の第３の実施の形態における、（００１）面内応力に対する歪みフルバンド構造ライブラリに格納する代表応力点を示す図である。
【図１２】本発明の第３の実施の形態による（００１）面内応力に対する補間フルバンド構造と直接計算によるフルバンド構造とを比較した図である。
【図１３】本発明の第４の実施の形態の構成を示す図である。
【図１４】本発明の第４の実施の形態のシミュレーション手順を示す流れ図である。
【図１５】歪み代表メッシュ点を示す図である。
【符号の説明】
【０１５５】
１  応力・歪み情報入力手段
２  歪みフルバンド構造ライブラリ
３  補間フルバンド構造計算手段
４  歪みフルバンド構造計算手段
５  補間フルバンド構造算出ユニット
６  電子状態計算手段
７  輸送シミュレーション手段
１１  応力・歪み分布入力手段
１２  応力・歪み代表点抽出手段
１３  歪みフルバンド構造計算手段
１４  歪みフルバンド構造ライブラリ
１５  補間フルバンド構造計算手段
１６  補間フルバンド構造算出ユニット
１７  電子状態計算手段
１８  輸送シミュレーション手段
【図１】
2008235323.tif 000003
【図２】
2008235323.tif 000004
【図３】
2008235323.tif 000005
【図４】
2008235323.tif 000006
【図５】
2008235323.tif 000007
【図６】
2008235323.tif 000008
【図７】
2008235323.tif 000009
【図８】
2008235323.tif 000010
【図９】
2008235323.tif 000011
【図１０】
2008235323.tif 000012
【図１１】
2008235323.tif 000013
【図１２】
2008235323.tif 000014
【図１３】
2008235323.tif 000015
【図１４】
2008235323.tif 000016
【図１５】
2008235323.tif 000017