(57)【要約】【課題】半導体装置の、ばりに起因する実装不良の発生およびだれに起因する動作不良の発生を防止することができる、リードフレームおよびそのリードフレームを用いた半導体装置を提供すること。【解決手段】リードフレーム２１を用いて製造される半導体装置１におけるリード４（本体部９）は、銅を含む金属からなり、その下面９Ａが封止樹脂５の下面５Ａから露出し、長手方向の端面９Ｂが封止樹脂５の側面５Ｂから露出している。また、リード４は、ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０である。【選択図】図１
2008235557.tif 000002
【特許請求の範囲】
【請求項１】
銅を含む金属からなるリードフレームであって、
ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、
ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０であることを特徴とする、リードフレーム。
【請求項２】
半導体チップと、
前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置され、前記ダイパッドとの対向方向に延び、前記半導体チップと電気的に接続されたリードと、
前記半導体チップ、前記ダイパッドおよび前記リードを、封止する封止樹脂と、を含み、
前記リードは、銅を含む金属からなり、少なくとも前記ダイパッドから遠い側の端部において、前記対向方向の端面と、この端面に直交し、外部との電気接続のための接続面とが前記封止樹脂から露出しており、
ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、
ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０であることを特徴とする、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレームおよびそのリードフレームを用いた半導体装置に関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置の需要が高まっている。
ＱＦＮが適用された半導体装置は、たとえば、ＭＡＰ（Molded Array Packaging）方式により作製される。ＭＡＰ方式では、リードフレーム上で複数の半導体チップが封止樹脂により一括して封止された後、１つの半導体チップを備える半導体装置の個体に切り分けられる。
【０００３】
リードフレームは、たとえば、銅を含む金属からなる。このリードフレームは、格子状の支持部を備えている。支持部に取り囲まれる各矩形状領域内には、矩形状のダイパッドと、複数のリードとが形成されている。リードは、ダイパッドの周囲に配置されている。各リードはダイパッドとの対向方向に延びている。より具体的には、各リードは、基端部が支持部に接続され、遊端部がダイパッドに向けて延びる長尺形状に形成されている。
【０００４】
各ダイパッド上に半導体チップがダイボンディングされた後、各半導体チップに形成されている端子とその周囲のリードの上面とがボンディングワイヤを介して接続（ワイヤボンディング）される。すべての半導体チップのワイヤボンディングが完了すると、リードフレームが成形金型にセットされ、そのリードフレーム上のすべての半導体チップが一括して樹脂により封止される。その後、支持部上に設定されたダイシングラインに沿って、ダイシングソーがリードフレームの下面側から入れられ、支持部および支持部上の封止樹脂が除去される。これにより、各リードが支持部から切り離されて、半導体装置の個体が得られる。
【０００５】
この半導体装置では、各リードの下面が封止樹脂の下面に露出しており、各リードの下面を実装基板（配線基板）上のランドに接合させることにより、実装基板への半導体装置の実装が達成される。ＱＦＮが適用された半導体装置では、支持部および支持部上の封止樹脂の切除によって、リードの端面は、封止樹脂の側面と面一をなして露出する。そのため、ＱＦＮが適用された半導体装置は、リードの延伸がなく、ＱＦＰ（Quad Flat Package）が適用された半導体装置と比較して、実装面積を大幅に低減することができる。
【特許文献１】特開２００１−２５７３０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、ダイシングソーにより各リードが支持部から切り離される際に、リードの材料である金属がつられて延び、リードの端部に下方に延びるばりを生じることがある。このようなばりが生じていると、ばりが実装基板上のランドに当接して、そのばりの部分で半導体装置が実装基板から浮き上がる。この状態でリフローが行なわれると、実装基板の熱反りにより、リードとランドとの接続不良などの実装不良を生じるおそれがある。
【０００７】
また、封止樹脂の側面においては、リードの材料である金属が隣接するリードにまで延びる、大きなだれを生じることがある。隣接するリードにまで達する大きなだれが生じると、そのだれによって、互いに隣接するリードが短絡してしまう。このような短絡状態は、半導体装置を動作させた場合において、動作不良を生じるおそれがある。
そこで、本発明の目的は、半導体装置の、ばりに起因する実装不良の発生およびだれに起因する動作不良の発生を防止することができる、リードフレームおよびそのリードフレームを用いた半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１記載の発明は、銅を含む金属からなるリードフレームであって、ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０であることを特徴とする、リードフレームである。
また、請求項２記載の発明は、半導体チップと、前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置され、前記ダイパッドとの対向方向に延び、前記半導体チップと電気的に接続されたリードと、前記半導体チップ、前記ダイパッドおよび前記リードを、封止する封止樹脂と、を含み、前記リードは、銅を含む金属からなり、少なくとも前記ダイパッドから遠い側の端部において、前記対向方向の端面と、この端面に直交し、外部との電気接続のための接続面とが前記封止樹脂から露出しており、ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０であることを特徴とする、半導体装置である。
【０００９】
この請求項２記載の半導体装置は、請求項１記載のリードフレームを用いて、ＭＡＰ方式により作製することができる。
半導体装置の作製は、たとえば、半導体チップを搭載したリードフレームが封止樹脂により一括して封止された後、切断刃（たとえば、ダイシングソー）を用いて、１つの半導体チップを備える半導体装置の個体に切り分けられることにより行われる。半導体装置が個体に切り分けられる際、封止樹脂とともにリードフレームが切断され、リードフレームに形成されているリードが個片化される。これにより、リードは、少なくともダイパッドから遠い側の端部において、ダイパッドとの対向方向の端面と、この端面に直交し、外部との電気接続のための接続面とが封止樹脂から露出する。
【００１０】
リードフレームが切断されるときに、リードフレーム（リードの端面）には、切断刃が接触することにより応力が加わり、リードフレームの材料である金属が延びて、リードの端面にばりやだれを生じるおそれがある。
請求項１記載のリードフレームは、銅を含む金属からなり、ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０である。そのため、リードフレームに切断刃の接触による応力が加わっても、リードフレームの材料である金属が延びることを抑制することができる。
【００１１】
そのため、半導体装置において、封止樹脂から露出する側のリード端部におけるばりの発生を防止することができる。その結果、半導体装置の実装状態において、半導体装置が実装基板から浮き上がることがないので、ばりに起因する実装不良の発生を防止することができる。また、封止樹脂から露出する側のリード端面においては、大きなだれ（たとえば、隣接するリードの端面にまで達する大きさのだれ）が生じない。その結果、互いに隣接するリードがだれを介して短絡するおそれがないので、だれに起因する動作不良の発生を防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置を斜め上方から見た図解的な斜視図である。また、図２は、図１に示す半導体装置を切断線Ａ−Ａで切断したときの図解的な断面図である。
半導体装置１は、ＱＦＮが適用された半導体装置である。この半導体装置１は、半導体チップ２と、この半導体チップ２を支持するダイパッド３と、半導体チップ２と電気的に接続される複数のリード４と、これらを封止する封止樹脂５とを備えている。
【００１３】
半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、ダイパッド３上にダイボンディングされている。また、半導体チップ２の表面には、複数個のパッド（図示せず）が、配線層の一部を表面保護膜から露出させることにより形成されている。各パッドは、金細線からなるボンディングワイヤ６を介して、リード４と電気的に接続されている。
【００１４】
ダイパッド３およびリード４は、後述するように、金属薄板から形成される。
ダイパッド３は、平面視矩形状の本体部７と、本体部７の周囲を取り囲む平面視矩形枠状の抜け止め部８とを一体的に備えている。
本体部７は、その下面７Ａが封止樹脂５の下面５Ａから露出している。この封止樹脂５の下面５Ａから露出する本体部７の下面７Ａには、たとえば、半田めっき層（図示せず）が形成されている。
【００１５】
抜け止め部８は、本体部７よりも薄く形成されている。抜け止め部８の上面は、本体部７の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部８の下方に封止樹脂５が回り込むので、ダイパッド３の封止樹脂５からの抜け防止が図られる。
リード４は、ダイパッド３の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド３の各側面に対向するリード４は、その対向する側面と平行な方向に等間隔に配置されている。
【００１６】
各リード４は、ダイパッド３の側面と直交する方向（ダイパッド３との対向方向）に長尺な平面視矩形状に形成されている。そして、各リード４は、本体部９と、ダイパッド３側の端部に下面側から潰し加工を施すことによって形成された抜け止め部１０とを一体的に備えている。
本体部９は、その下面９Ａ（接続面）が封止樹脂５の下面５Ａから露出し、長手方向の端面９Ｂが封止樹脂５の側面５Ｂから露出している。封止樹脂５の下面５Ａから露出する本体部９の下面９Ａには、半田めっき層（図示せず）が形成されており、この下面９Ａは、実装基板（配線基板）上のランドに半田接合される外部端子として機能する。一方、本体部９の上面は、封止樹脂５内に封止されている。この本体部９の上面は、インナーリードとしての役割を担い、ボンディングワイヤ６が接続されている。
【００１７】
抜け止め部１０は、本体部９よりも薄く形成されている。抜け止め部１０の上面は、本体部９の上面と面一をなしている。半導体チップ２とともにリード４を樹脂封止した状態では、抜け止め部１０の下方に封止樹脂５が回り込むから、リード４の封止樹脂５からの抜け防止が図られる。
図３は、半導体装置１の製造に用いられるリードフレームの一部を示す底面図である。
【００１８】
半導体装置１は、後述するように、リードフレーム２１を用いたＭＡＰ方式により製造される。
リードフレーム２１は、銅を含む金属（たとえば、銅を主成分として、この銅に対して、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｒ、Ｓｎ、Ｚｎなどの元素を、１０分の数％〜数％添加して得られる銅合金）の薄板を加工することにより形成される。
【００１９】
また、リードフレーム２１は、ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０である。
このリードフレーム２１は、格子状の支持部２２と、支持部２２に取り囲まれる各矩形領域内に配置されるダイパッド３と、ダイパッド３の周囲に配置される複数のリード４とを一体的に備えている。
【００２０】
ダイパッド３は、各角部と支持部２２との間に架設される吊りリード２３によって支持されている。
各リード４は、ダイパッド３側と反対側の端部が支持部２２に接続されている。互いに隣り合うダイパッド３の間において、一方のダイパッド３の周囲に配置される各リード４と他方のダイパッド３の周囲に配置される各リード４とは、リード４の長手方向に支持部２２を挟んで対向し、一直線状に延びている。
【００２１】
図４Ａ〜４Ｄは、半導体装置１の製造工程を順に示す図解的な断面図である。
半導体装置１の製造工程では、図４Ａに示すように、リードフレーム２１が用意される。なお、図４Ａ〜４Ｄにおいて、リードフレーム２１は、その切断面のみが示されている。
まず、図４Ｂに示すように、リードフレーム２１のダイパッド３上に、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）からなる接合剤（図示せず）を介して、半導体チップ２がダイボンディングされる。つづいて、ボンディングワイヤ６の一端が半導体チップ２のパッドに接続され、ボンディングワイヤ６の他端がリード４の上面に接続（ワイヤボンディング）される。
【００２２】
すべての半導体チップ２のワイヤボンディングが完了すると、図４Ｃに示すように、リードフレーム２１が成形金型にセットされ、リードフレーム２１上のすべての半導体チップ２がリードフレーム２１とともに封止樹脂３２により一括して封止される。そして、封止樹脂３２から露出するリードフレーム２１の下面（ダイパッド３の本体部７の下面７Ａ、リード４の本体部９の下面９Ａ）に半田めっき層（図示せず）が形成される。
【００２３】
その後、図４Ｄに示すように、リードフレーム２１の支持部２２上に設定されたダイシングラインに沿って、ダイシングソー３３が支持部２２の下面側から入れられ、支持部２２、支持部２２上の封止樹脂３２、ならびに支持部２２の両側の所定幅の領域に存在するリード４の一部および封止樹脂３２が除去される。これにより、各リード４が支持部２２から切り離されて、切り分けられた封止樹脂３２が封止樹脂５となって、図１に示す構造の半導体装置１の個体が得られる。
【００２４】
このダイシングソー３３による切断時（ダイシング時）に、ダイシングソー３３の側面は、リード４および封止樹脂３２（封止樹脂５）に接触する。そのため、リード４の端面９Ｂには、ダイシングソー３３の接触による応力が加わる。リード４の端面９Ｂに応力が加わると、リード４の材料である金属がダイシングソー３３の側面につられて延びることがある。
【００２５】
しかし、リード４は、ＪＩＳ  Ｚ  ２２４１に基づいて測定した引張強さが６０７Ｎ／ｍｍ2〜７２６Ｎ／ｍｍ2であり、ＪＩＳ  Ｚ  ２２４４に基づいて測定したビッカース硬さがＨＶ１８０〜ＨＶ２２０であるので、リード４に応力が加わっても、リード４の材料である金属が延びることを抑制することができる。
そのため、半導体装置１における、リード４（本体部９）の下面９Ａの端面９Ｂ側の端部に、下面９Ａの下方へ延びるばりが生じない。その結果、半導体装置１の実装状態において、半導体装置１が実装基板から浮き上がることがない。よって、この半導体装置１は、ばりに起因する実装不良の発生を生じない。また、封止樹脂５から露出するリード４（本体部９）の端面９Ｂにおいては、大きなだれ（たとえば、隣接するリード４の端面９Ｂにまで達する大きさのだれ）が生じない。その結果、互いに隣接するリード４がだれを介して短絡するおそれはない。よって、この半導体装置１は、だれに起因する動作不良の発生を生じない。
【００２６】
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することが可能である。たとえば、ＱＦＮが適用された半導体装置を取り上げたが、本発明は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
また、リードの端面と封止樹脂の側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが封止樹脂の側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置に本発明を適用することもできる。
【００２７】
さらに、ノンリードパッケージに限らず、封止樹脂からリードが突出することによるアウターリードを有するパッケージが適用された半導体装置に本発明を適用することもできる。
さらにまた、半導体装置は、ＭＡＰ方式に限らず、個々の半導体チップを別個に封止する個別封止法により製造されてもよい。
【００２８】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【実施例】
【００２９】
次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
実施例１および比較例１〜２
下記の表１に示す物性を有する、銅を含む金属からなるリードフレームを用いて、上述した製造方法に基づき、図１および図２に示した構造の半導体装置を作製した。
【００３０】
【表１】
2008235557.tif 000003
【００３１】
１）走査型電子顕微鏡（Scanning Electron Microscope  SEM）による撮影
実施例１および比較例１〜２によって得られた各半導体装置に対し、図１におけるブロック矢印Ｂおよびブロック矢印Ｃで示す方向と同方向に、走査型電子顕微鏡を用いて電子線を走査した。電子線走査によって検出された情報を画像処理してＳＥＭ画像を得た。得られたＳＥＭ画像を図５および図６に示す。なお、図５は、ブロック矢印Ｂの方向に電子線を走査して得られたＳＥＭ画像であって、図１における１つの封止樹脂５の側面５Ｂから露出したリード４（本体部９）の端面９Ｂを表した画像である。また、図６は、ブロック矢印Ｃの方向に電子線を走査して得られたＳＥＭ画像であって、図１におけるリード４（本体部９）の、封止樹脂５の側面５Ｂ側の端部を表した画像である。
【００３２】
２）隣接リード間距離の測定
実施例１および比較例１〜２の各半導体装置における隣接リード間距離を測定した。隣接リード間距離の測定は、図５に示す各ＳＥＭ画像を用いて、各リード間の距離（ａ、ｂおよびｃ）を測定した。得られた測定値の最大値、最小値および平均値を図７に示す。なお、各リードにだれが全く生じていない場合の隣接リード間距離は、２００μｍである。
【００３３】
図７に示すように、実施例１の半導体装置における隣接リード間距離の平均値は、１７２．５μｍである。一方、比較例１および比較例２の半導体装置における隣接リード間距離平均値は、それぞれ１６１．１μｍおよび１４８．２μｍである。これにより、実施例１の半導体装置では、比較例１および比較例２の半導体装置に比べて、発生しただれの大きさが小さいことが確認された。
【００３４】
３）ばりの確認
実施例１および比較例１〜２の各半導体装置におけるリードの端部にばりが発生しているかどうかを、図６に示したＳＥＭ画像を目視することにより確認した。
図６に示すように、実施例１の半導体装置におけるリードの端部には、ばりが全く発生していない。一方、比較例１および比較例２の半導体装置におけるリードの端部には、ひげ状のばりが発生している。これにより、実施例１の半導体装置では、ばりが発生していないことが確認された。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態に係る半導体装置の図解的な斜視図である。
【図２】図１に示す半導体装置を切断線Ａ−Ａで切断したときの図解的な断面図である。
【図３】半導体装置の製造に用いられるリードフレームの一部を示す底面図である。
【図４Ａ】半導体装置の製造工程を示す図解的な断面図である。
【図４Ｂ】図４Ａの次の工程を示す図解的な断面図である。
【図４Ｃ】図４Ｂの次の工程を示す図解的な断面図である。
【図４Ｄ】図４Ｃの次の工程を示す図解的な断面図である。
【図５】実施例１および比較例１〜２の半導体装置に対して、図１に示すブロック矢印Ｂの方向に電子線を走査して得られたＳＥＭ画像である。
【図６】実施例１および比較例１〜２の半導体装置に対して、図１に示すブロック矢印Ｃの方向に電子線を走査して得られたＳＥＭ画像である。
【図７】実施例１および比較例１〜２の各半導体装置における端子間距離の測定結果を示す図であって、図７（ａ）は、測定結果をグラフ化したものである。また、図７（ｂ）は、測定結果を数値で表わしたものである。
【符号の説明】
【００３６】
１    半導体装置
２    半導体チップ
３    ダイパッド
４    リード
５    封止樹脂
９Ａ  下面（接合面）
９Ｂ  端面
２１  リードフレーム
３２  封止樹脂
【図１】
2008235557.tif 000004
【図２】
2008235557.tif 000005
【図３】
2008235557.tif 000006
【図４Ａ】
2008235557.tif 000007
【図４Ｂ】
2008235557.tif 000008
【図４Ｃ】
2008235557.tif 000009
【図４Ｄ】
2008235557.tif 000010
【図７】
2008235557.tif 000011
【図５】
2008235557.tif 000012
【図６】
2008235557.tif 000013