(57)【要約】【課題】接続されたホスト装置から与えられる初期化操作に応答して内蔵インタフェース回路の動作選択を行う。【解決手段】クロック同期による第１インタフェース回路(３０)と、差動信号によるクロック非同期の第２インタフェース回路(３１)を有し、前記差動信号の外部端子（外部差動信号端子）を双方のインタフェース回路で共有する。例えば、ＩＣカードインタフェース機能をそのまま残し、第１インタフェース回路としてＭＭＣインタフェース回路を、第２インタフェース回路としてＵＳＢインタフェース回路を採用する。採用した双方のインタフェース回路に対する排他的な動作選択の一の選択手法として、半導体装置(２０)に動作電源の供給が開始されたとき第１インタフェース回路の初期化のために外部クロック端子(Ｃ６)から与えられるクロック入力の複数回のエッジ変化を検出したとき前記第１インタフェース回路のインタフェース動作を有効にする。【選択図】図１
2008257506.tif 000002
【特許請求の範囲】
【請求項１】
第１外部端子からクロック入力を受け第２外部端子を用いて信号のインタフェース動作を行う第１インタフェース回路と、
外部からクロック入力を受けずに前記第２外部端子を用いて差動信号のインタフェース動作を行う第２インタフェース回路と、
動作電源の供給の開始において前記第１外部端子から与えられる第１の複数のクロックの入力を検出し前記第１インタフェース回路のインタフェース動作を有効にする第１指示信号の活性化信号を出力する選択制御回路と、を有する半導体装置。
【請求項２】
前記半導体装置は、
前記動作電源の供給の開始において、前記第１外部端子に第２の複数のクロックが入力されることで、前記第２外部端子からのコマンドを受け入れるものであり、
前記第１の複数のクロック数は、前記第２の複数のクロック数に達する途中のクロック数である、請求項１に記載の半導体装置。
【請求項３】
前記選択制御回路は、動作電源の供給開始に応答して、前記第１指示信号の非活性化によって初期的に第１インタフェース回路のインタフェース動作を無効とし、且つ、前記選択制御回路から出力される第２指示信号の活性化によって初期的に前記第２インタフェース回路のインタフェース動作を有効とし、前記第１の複数のクロックの入力を検出したとき、前記第２指示信号の非活性化により前記第２インタフェース回路のインタフェース動作を無効とし、且つ、前記第１指示信号の活性化により前記第１インタフェース回路のインタフェース動作を有効にする、請求項２記載の半導体装置。
【請求項４】
前記第１インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記第１指示信号の活性化信号を確定状態と判定し、前記第２指示信号の状態を無効指示状態に固定する第１マスク信号を出力し、
前記第２インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記第２指示信号の活性化信号を確定状態と判定し、前記第１指示信号の状態を無効指示状態に固定する第２マスク信号を出力する、請求項３記載の半導体装置。
【請求項５】
前記第１インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第２指示信号に対する無効指示状状態を解除し、
前記第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第１指示信号に対する無効指示状態を解除する、請求項４記載の半導体装置。
【請求項６】
前記複数のクロックの入力の検出による検出結果をラッチするラッチ回路を有し、前記ラッチ回路は、前記第１マスク信号による第２指示信号に対する無効指示状態又は前記第２マスク信号による第１指示信号に対する無効指示状態によってラッチ動作される、請求項４記載の半導体装置。
【請求項７】
前記第１インタフェース回路及び第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記ラッチ回路をスルー状態に初期化する、請求項６記載の半導体装置。
【請求項８】
前記第１インタフェース回路及び第２インタフェース回路に内部バスで接続されたメモリコントローラと、前記メモリコントローラに接続された不揮発性メモリとを更に有する、請求項１又は２記載の半導体装置。
【請求項９】
第３外部端子に接続されたマイクロコンピュータを更に有する、請求項８記載の半導体装置。
【請求項１０】
前記第１外部端子はクロック端子とされ、
前記第２外部端子は、前記第１インタフェース回路によるインタフェース動作に用いられるときはデータ端子及びコマンド端子とされ、前記第２インタフェース回路によるインタフェース動作に用いられるときは非反転データ端子及び反転データ端子とされ、
前記第３外部端子は、リセット端子、クロック端子、及び入出力端子とされる、請求項９記載の半導体装置。
【請求項１１】
前記第１インタフェース回路はＭＭＣインタフェース回路又はＳＤカードインタフェース回路であり、前記第２インタフェース回路はＵＳＢインタフェース回路である、請求項１又は２記載の半導体装置。
【請求項１２】
第１外部端子からクロック入力を受け一対の第２外部端子を用いて信号のインタフェース動作を行う第１インタフェース回路と、
外部からクロック入力を受けずに前記一対の第２外部端子を用いて差動信号のインタフェース動作を行う第２インタフェース回路と、
動作電源の供給開始に応答して前記一対の第２外部端子を第１レベルに初期化する第１高抵抗電流直流回路と、
前記初期化された一対の第２外部端子に供給される第２レベルを検出したとき指示第１信号によって前記第２インタフェース回路のインタフェース動作を有効にする選択制御回路と、
前記選択制御回路による前記第２レベルの検出に応答して一方の第２外部端子を第１レベルに変化させ、前記第２外部端子の外部において第２インタフェース回路の接続を認識可能にする第２高抵抗電流直流回路と、を有する半導体装置。
【請求項１３】
前記選択制御回路は、動作電源の供給開始に応答して、前記指示第１信号により初期的に前記第２インタフェース回路のインタフェース動作を無効とし、且つ、前記選択制御回路から出力される指示第２信号により初期的に前記第１インタフェース回路のインタフェース動作を有効とし、前記第２レベルを検出したとき、前記第１インタフェース回路のインタフェース動作を無効とし、且つ前記第２インタフェース回路のインタフェース動作を有効にする、請求項１２記載の半導体装置。
【請求項１４】
前記第１インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記指示第２信号による指示状態を確定状態と判定し、前記指示第１信号の状態を無効指示状態に固定する第１マスク信号を出力し、
前記第２インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記指示第１信号による指示状態を確定状態と判定し、前記指示第２信号の状態を無効指示状態に固定する第２マスク信号を出力する、請求項１３記載の半導体装置。
【請求項１５】
前記第１インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記指示第１信号に対する無効指示状状態を解除し、
前記第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記指示第２信号に対する無効指示状態を解除する、請求項１４記載の半導体装置。
【請求項１６】
前記第２レベルの検出による検出結果をラッチするラッチ回路を有し、前記ラッチ回路は、前記第１マスク信号による指示第１信号に対する無効指示状態又は前記第２マスク信号による指示第２信号に対する無効指示状態によってラッチ動作される、請求項１４記載の半導体装置。
【請求項１７】
前記第１インタフェース回路及び第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記ラッチ回路をスルー状態に初期化する、請求項１５記載の半導体装置。
【請求項１８】
前記第１インタフェース回路及び第２インタフェース回路に内部バスで接続されたメモリコントローラと、前記メモリコントローラに接続された不揮発性メモリとを更に有する、請求項１２記載の半導体装置。
【請求項１９】
第３外部端子に接続されたマイクロコンピュータを更に有する、請求項１８記載の半導体装置。
【請求項２０】
前記第１外部端子はクロック端子とされ、
前記第２外部端子は、前記第１インタフェース回路によるインタフェース動作に用いられるときはデータ端子及びコマンド端子とされ、前記第２インタフェース回路によるインタフェース動作に用いられるときは非反転データ端子及び反転データ端子とされ、
前記第３外部端子は、リセット端子、クロック端子、及び入出力端子とされる、請求項１９記載の半導体装置。
【請求項２１】
第１外部端子からクロック入力を受け一対の第２外部端子を用いて信号のインタフェース動作を行う第１インタフェース回路と、
外部からクロック入力を受けずに前記一対の第２外部端子を用いて差動信号のインタフェース動作を行う第２インタフェース回路と、
動作電源の供給開始に応答して前記一対の第２外部端子を第１レベルに初期化する第１高抵抗電流直流回路と、
動作電源の供給が開始された後に前記第１インタフェース回路の初期化のために前記第１外部端子から与えられるクロック入力の複数回のエッジ変化を検出したときには第１指示信号によって前記第１インタフェース回路のインタフェース動作を有効にし、また、前記第１レベルに初期化された一対の第２外部端子に供給される第２レベルを検出したときには第２指示信号によって前記第２インタフェース回路のインタフェース動作を有効にする選択制御回路と、
前記選択制御回路による前記第２レベルの検出に応答して一方の第２外部端子を第１レベルに変化させて前記第２外部端の外部に対し第２インタフェース回路の接続を認識可能にする第２高抵抗電流直流回路と、を有する半導体装置。
【請求項２２】
前記第１インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記第１指示信号による指示状態を確定状態と判定し、前記第２指示信号の状態を無効指示状態に固定する第１マスク信号を出力し、
前記第２インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記第２指示信号による指示状態を確定状態と判定し、前記第１指示信号の状態を無効指示状態に固定する第２マスク信号を出力する、請求項２１記載の半導体装置。
【請求項２３】
前記第１インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第２指示信号に対する無効指示状状態を解除し、
前記第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第１指示信号に対する無効指示状態を解除する、請求項２２記載の半導体装置。
【請求項２４】
前記複数回の検出による検出結果をラッチする第１ラッチ回路と、前記第２レベルの検出による検出結果をラッチする第２ラッチ回路とを有し、前記第１ラッチ回路及び第２ラッチ回路の双方は、前記第１マスク信号による第２指示信号に対する無効指示状態又は前記第２マスク信号による第１指示信号に対する無効指示状態によってラッチ動作される、請求項２２記載の半導体装置。
【請求項２５】
前記第１インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第１ラッチ回路及び第２ラッチ回路をスルー状態に初期化し、
前記第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第１ラッチ回路及び第２ラッチ回路をスルー状態に初期化する、請求項２４記載の半導体装置。
【請求項２６】
前記第１インタフェース回路及び第２インタフェース回路に内部バスで接続されたメモリコントローラと、前記メモリコントローラに接続された不揮発性メモリとを更に有する、請求項２１記載の半導体装置。
【請求項２７】
第３外部端子に接続されたマイクロコンピュータを更に有する、請求項２６記載の半導体装置。
【請求項２８】
前記第１外部端子はクロック端子とされ、
前記第２外部端子は、前記第１インタフェース回路によるインタフェース動作に用いられるときはデータ端子及びコマンド端子とされ、前記第２インタフェース回路によるインタフェース動作に用いられるときは非反転データ端子及び反転データ端子とされ、
前記第３外部端子は、リセット端子、クロック端子、及び入出力端子とされる、請求項２７記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のホストインタフェース技術に関し、例えばｐｌｕｇ−ｉｎ ＵＩＣＣ（Universal Integrated Circuit Card）、ＵＳＩＭ（Universal Subscriber Identity Module）、又はＳＩＭ（Subscriber Identity Module）等のＩＣカードモジュールに適用して有効な技術に関する。
【背景技術】
【０００２】
特許文献１にはＭＭＣカード（MultiMediaCard）若しくはＳＤカード規格のカード基板にメモリカードユニットと共にＳＩＭカードユニットを搭載したマルチファンクションメモリカードについて記載がある。  
【０００３】
特許文献２には、ベースカードにＩＣカード用マイクロコンピュータが搭載され当該ＩＣカード用マイクロコンピュータにアクセスするための接触端子が形成されたＩＣカードに、フラッシュメモリとこのフラッシュメモリにアクセスする為の接触端子を追加した構成について記載がある。ＩＣカード用マイクロコンピュータにアクセスするための接触端子はＩＳＯ／ＩＥＣ  ７８１６−２による規格を満足し、フラッシュメモリにアクセスする為の接触端子はスマートカードのようなメモリカードの規格に準拠する。
【０００４】
特許文献３、４にはＵＳＢ（Universal Serial Bus）と其の他のインタフェースを有し、電源電圧でインタフェースの切り替えを行う技術について記載がある。
【０００５】
特許文献５には接触インタフェース、非接触インタフェース、及びＵＳＢ（Universal Serial Bus）インタフェースを切り替え可能に備えたＩＣカードについて記載がある。
【０００６】
特許文献６にはＩＣカードの空き端子をＵＳＢとして利用する技術について記載がある。
【０００７】
特許文献７には、ＩＳＯ７８１６プロトコルに基づくＩＳＯモードとＵＳＢモードの両方において動作可能なデュアルモードスマートカードにおいて、パワーオンリセット時のクロックピンの論理値に応じてＵＳＢモードかＩＳＯモードかを検知する技術が記載される。
【０００８】
【特許文献１】国際公開第０１／８４４９０号パンフレット
【特許文献２】特開平１０−３３４２０５号公報
【特許文献３】特開２００５−４４３６６号公報
【特許文献４】特開２００５−１１５９４７号公報
【特許文献５】特開２００４−１３３８４３号公報
【特許文献６】特表２００４−５１５８５８号公報
【特許文献７】特開２００４−２８０８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明者はマルチファンクションカードにおける複数インタフェース回路によるカード端子の部分的な共有とインタフェース動作の排他制御について検討した。具体的には、ＩＳＯ７８１６に準拠するＩＣカードにＵＳＢインタフェースとＭＭＣインタフェース（又はＳＤカードインタフェース）とを追加したとき、ＩＣカードインタフェース機能を残したまま、ＵＳＢインタフェースとＭＭＣインタフェースの双方を利用可能にするには、双方のインタフェースでカード端子の一部を共通利用し、排他的に動作可能に制御することの必要性が見出された。上記公知文献は本発明完成後の検索によって抽出されたものであり、何れにおいてもインタフェースの切り替え若しくは初期的な選択には、カードホスト側から特定の外部端子に通常のインタフェースプロトコルとは異なる態様で電圧信号等を与えることが必要になる。従って、そのような公知技術が教示するところによれば、当該マルチファンクションカードのＵＳＢインタフェースやＭＭＣインタフェースに対応するカードホストはそのような特定の電圧信号等を出力する機能を別に備えなければならない。
【００１０】
本発明の目的は、接続されたホスト装置から与えられる初期化操作に応答して内蔵インタフェース回路の動作選択を行うことができる半導体装置を提供することにある。
【００１１】
本発明の別の目的は、既存のホスト装置のインタフェース機能に変更を加えることなく当該ホスト装置から複数のインタフェース回路のうち目的とするインタフェース回路に対して動作選択を可能にする半導体装置を提供することにある。
【００１２】
本発明の更に別の目的は、ＩＣカードインタフェース機能を残したまま、ＵＳＢインタフェースとＭＭＣ又はＳＤカードインタフェースとの双方を利用可能であって、双方のインタフェースで外部端子の一部を共通利用し、双方のインタフェースを排他的に利用することができる半導体装置を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、半導体装置は、クロック同期による第１インタフェース回路と、差動信号によるクロック非同期の第２インタフェース回路を有し、前記差動信号の外部端子（外部差動信号端子）を双方のインタフェース回路で共有する。例えば、ＩＣカードインタフェース機能をそのまま残し、第１インタフェース回路としてＭＭＣインタフェース回路を、第２インタフェース回路としてＵＳＢインタフェース回路を採用する。採用した双方のインタフェース回路に対する排他的な動作選択の一の選択手法として、半導体装置に動作電源の供給が開始されたとき第１インタフェース回路の初期化のために外部クロック端子から与えられるクロック入力の複数回のエッジ変化を検出したとき前記第１インタフェース回路のインタフェース動作を有効にする。別の選択手法として、半導体装置に対する動作電源の供給開始に応答して前記外部差動信号端子を第１レベルに初期化し、前記第１レベルに初期化された一対の前記外部差動信号端子に供給された第２レベルを検出したときは第２インタフェース回路のインタフェース動作を有効とし、この第２レベルの検出に応答して前記外部差動信号端子の一方を第１レベルに変化させることにより外部に対し第２インタフェース回路の接続を認識可能にする。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、接続されたホスト装置から与えられる初期化操作に応答して内蔵インタフェース回路の動作選択を行うことができる。
【００１８】
また、既存のホスト装置のインタフェース機能に変更を加えることなく当該ホスト装置から複数のインタフェース回路のうち目的とするインタフェース回路に対して動作選択を可能にすることができる。
【００１９】
また、ＩＣカードインタフェース機能を残したまま、ＵＳＢインタフェースとＭＭＣインタフェースの双方を利用可能であって、双方のインタフェースで外部端子の一部を共通利用し、双方のインタフェースを排他的に利用することができる。
【発明を実施するための最良の形態】
【００２０】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２１】
〔１〕本発明の代表的な実施の形態に係る半導体装置は、第１インタフェース回路（３０）、第２インタフェース回路（３１）、及び選択制御回路（３２（３２＿Ａ，３２＿Ｂ））を有する。第１インタフェース回路は、第１外部端子（Ｃ６）からクロック入力（ＣＬＫ）を受け第２外部端子（Ｃ４，Ｃ８）を用いて信号（ＤＡＴ０，ＣＭＤ）のインタフェース動作を行う。第２インタフェース回路は、外部からクロック入力を受けずに前記第２外部端子を用いて差動信号（Ｄ＋，Ｄ−）のインタフェース動作を行う。選択制御回路は、動作電源の供給が開始された後に前記第１インタフェース回路の初期化のために前記第１外部端子から与えられるクロック入力の複数回のエッジ変化を検出したとき第１指示信号（ＥＮＢＭ）によって前記第１インタフェース回路のインタフェース動作を有効にする。この半導体装置によれば、前記第１外部端子から与えられるクロック入力の複数回のエッジ変化という前記第１インタフェース回路の初期化のために外部から与えられる初期化操作に基づいて当該前記第１インタフェース回路の動作を有効にすることができる。第１インタフェース回路はＭＭＣ又はＳＤカードインタフェースの場合には既存のホスト装置のインタフェース機能に変更を加えることを要せずに当該インタフェース回路の動作を選択することができる。
【００２２】
具体的な一つの形態として、前記半導体装置は前記動作電源の供給の開始において、前記第１外部端子に第２の複数のクロックが入力されることで、前記第２外部端子からのコマンドを受け入れるものである。このとき、前記第１の複数のクロック数は、前記第２の複数のクロック数に達する途中のクロック数である。
【００２３】
具体的な別の形態として、前記選択制御回路は、動作電源の供給開始に応答して、前記第１指示信号（ＥＮＢＭ）によって初期的に第１インタフェース回路のインタフェース動作を無効とし、第２指示信号（ＥＮＢＵ）によって初期的に前記第２インタフェース回路のインタフェース動作を有効とし、前記クロック入力の複数回のエッジ変化を検出したとき前記第２指示信号により前記第２インタフェース回路のインタフェース動作を無効とし、前記第１指示信号により前記第１インタフェース回路のインタフェース動作を有効にする。第１インタフェース回路の動作と第２インタフェース回路の動作選択に対する排他制御を容易に実現することができる。
【００２４】
更に別の具体的な形態として、前記第１インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記第１指示信号による指示状態を確定状態と判定し、確定状態が有効を意味するとき、第２指示信号（ＥＮＢＵ）の状態を無効指示状態に固定する第１マスク信号（ＭＳＫＵ）を出力する。前記第２インタフェース回路は、動作電源の供給が開始された後の所定タイミングにおいて前記第２指示信号による指示状態を確定状態と判定し、確定状態が有効を意味するとき、第１指示信号（ＥＮＢＭ）の状態を無効指示状態に固定する第２マスク信号（ＭＳＫＭ）を出力する。インタフェース回路に対するインタフェース動作の排他制御が確定された後にクロック入力用の第１外部端子がノイズによって不所望に変化されたときに無効とされているインタフェース回路の無効状態が不安定になるのを予防することができる。
【００２５】
このとき、前記第１インタフェース回路はそのインタフェース動作が有効にされている場合のには前記第２外部端子に供給されたリセット指示に応答して第２指示信号に対する無効指示状状態を解除するようにしてよい。また、前記第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して第１指示信号に対する無効指示状態を解除するようにしてよい。これにより、ホスト装置から前記第２外部端子にリセット指示を供給して、第１インタフェース回路及び第２インタフェース回路に対する排他的な動作指示の再設定が可能になる。
【００２６】
更に別の具体的な形態として、前記前記複数回のエッジ検出による検出結果をラッチするラッチ回路（４３，４４）を有する。前記ラッチ回路は、前記第１マスク信号による第２指示信号に対する無効指示状態又は前記第２マスク信号による第１指示信号に対する無効指示状態によってラッチ動作される。インタフェース回路に対するインタフェース動作の排他制御の確定状態がノイズによって不所望に変化されるのを予防することができる。
【００２７】
このとき、前記第１インタフェース回路及び第２インタフェース回路はそのインタフェース動作が有効にされている場合に前記第２外部端子に供給されたリセット指示に応答して前記ラッチ回路をスルー状態に初期化する。これにより、ホスト装置から前記第２外部端子にリセット指示を供給して、第１インタフェース回路及び第２インタフェース回路に対する排他的な動作指示の再設定が可能になる。
【００２８】
更に別の具体的な形態として、前記第１インタフェース回路及び第２インタフェース回路に内部バスで接続されたメモリコントローラ（２４）と、前記メモリコントローラに接続された不揮発性メモリ（２３）とを更に有する。これにより半導体装置は、シングルチップのメモリカード用ＬＳＩ、或いはマルチチップで構成されたメモリカード若しくはメモリモジュールとされる。
【００２９】
更に別の具体的な形態として、第３外部端子に接続されたマイクロコンピュータ（２１）を備える。更に具体的には、前記第１外部端子はクロック端子（ＣＬＫ）とし、前記第２外部端子は、前記第１インタフェース回路によるインタフェース動作に用いられるときはデータ端子（ＤＡＴ０）及びコマンド端子（ＣＭＤ）とし、前記第２インタフェース回路によるインタフェース動作に用いられるときは非反転データ端子（Ｄ＋）及び反転データ端子（Ｄ−）とする。前記第３外部端子は、リセット端子（ＲＥＳ）、クロック端子（ＣＬＫ＿ＩＣ）、及び入出力端子（Ｉ／Ｏ）とする。前記第１インタフェース回路はＭＭＣインタフェース回路又はＳＤカードインタフェース回路であり、前記第２インタフェース回路はＵＳＢインタフェース回路である。これにより、ＩＣカードインタフェース機能を残したまま、ＵＳＢインタフェースとＭＭＣインタフェース（若しくはＳＤカードインタフェース）の双方を利用可能であって、双方のインタフェースで外部端子の一部を共通利用し、双方のインタフェースを排他的に利用することができる。
【００３０】
〔２〕別の観点による本発明の実施の形態に係る半導体装置は、第１インタフェース回路（３０）、第２インタフェース回路（３１）、第１高抵抗電流直流回路（Ｒ１，Ｒ２）、選択制御回路（３２（３２＿Ｃ，３２＿Ｄ））、及び第２高抵抗電流直流回路（Ｒ３）を有する。第１インタフェース回路は、第１外部端子からクロック入力を受け一対の第２外部端子を用いて信号のインタフェース動作を行う。第２インタフェース回路は、外部からクロック入力を受けずに前記一対の第２外部端子を用いて差動信号のインタフェース動作を行う。第１高抵抗電流直流回路は、動作電源の供給開始に応答して前記一対の第２外部端子を第１レベルに初期化する。選択制御回路は、前記初期化された一対の第２外部端子に供給される第２レベルを検出したとき第２指示信号（ＥＮＢＵ）によって前記第２インタフェース回路のインタフェース動作を有効にする。第２高抵抗電流直流回路は、前記選択制御回路による前記第２レベルの検出に応答して一方の第２外部端子を第１レベルに変化させ、前記第２外部端の外部において第２インタフェース回路の接続を認識可能にする。この半導体装置によれば、ホスト装置が半導体装置の接続を検出するのに第２外部端子に接続されるホスト側端子が高抵抗を介して第２レベルに接続されていて、接続された半導体装置が第２レベルの一方を高抵抗を介して第１レベルに変化させることによって、ホスト装置が半導体装置の接続を検出する場合に、半導体装置は、動作電源の供給開始で第１レベルに初期化した第２外部端子がホスト装置側から第２レベルにされるのを検出して第２インタフェース回路によるインタフェース動作を目的としたホスト装置との接続を認識して第２インタフェース回路のインタフェース動作を有効とし、この後、第２外部端子の一方を第１レベルに変化させて、第２インタフェース回路を用いたインタフェース動作可な半導体装置の接続をホスト装置に検出可能にする。第２インタフェース回路がＵＳＢインタフェース回路の場合には既存のホスト装置のインタフェース機能に変更を加えることを要せずに当該インタフェース回路の動作を選択することができる。
【００３１】
一つの具体的な形態として、前記選択制御回路は、動作電源の供給開始に応答して、前記第２指示信号（ＥＮＢＵ）により初期的に前記第２インタフェース回路（３１）のインタフェース動作を無効とし、且つ、第１指示信号（ＥＮＢＭ）により初期的に前記第１インタフェース回路（３０）のインタフェース動作を有効とし、前記第２レベルを検出したとき、前記第１インタフェース回路のインタフェース動作を無効とし、且つ前記第２インタフェース回路のインタフェース動作を有効にする。第１インタフェース回路の動作と第２インタフェース回路の動作選択に対する排他制御を容易に実現することができる。
【００３２】
別の具体的な形態として、前記第２レベルの検出による検出結果をラッチするラッチ回路（６０，６１）を有し、前記ラッチ回路は、前記第１マスク信号による第２指示信号に対する無効指示状態又は前記第２マスク信号による第１指示信号に対する無効指示状態によってラッチ動作される。インタフェース回路に対するインタフェース動作の排他制御の確定状態が不所望に変化されるのを防止することができる。
【００３３】
このとき、前記第１インタフェース回路及び第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記ラッチ回路をスルー状態に初期化する。これにより、ホスト装置から前記第２外部端子にリセット指示を供給して、第１インタフェース回路及び第２インタフェース回路に対する排他的な動作指示の再設定が可能になる。
【００３４】
〔３〕更に別の観点による本発明の実施の形態に係る半導体装置は、第１インタフェース回路（３０）、第２インタフェース回路（３１）、第１高抵抗電流直流回路（Ｒ１）、選択制御回路（３２（３２＿Ｅ））、及び第２高抵抗電流直流回路（Ｒ２）を有する。第１インタフェース回路は、第１外部端子からクロック入力を受け一対の第２外部端子を用いて信号のインタフェース動作を行う。第２インタフェース回路は、外部からクロック入力を受けずに前記一対の第２外部端子を用いて差動信号のインタフェース動作を行う。第１高抵抗電流直流回路は、動作電源の供給開始に応答して前記一対の第２外部端子を第１レベルに初期化する。選択制御回路は、動作電源の供給が開始された後に前記第１インタフェース回路の初期化のために前記第１外部端子から与えられるクロック入力の複数回のエッジ変化を検出したときには第１指示信号によって前記第１インタフェース回路のインタフェース動作を有効にし、また、前記第１レベルに初期化された一対の第２外部端子に供給される第２レベルを検出したときには第２指示信号によって前記第２インタフェース回路のインタフェース動作を有効にする。第２高抵抗電流直流回路は、前記選択制御回路による前記第２レベルの検出に応答して一方の第２外部端子を第１レベルに変化させて前記第２外部端の外部に対し第２インタフェース回路の接続を認識可能にする。
【００３５】
この半導体装置によれば、前述の通り、第１インタフェース回路がＭＭＣ又はＳＤカードに準拠する場合にはＭＭＣ又はＳＤカードに準拠する既存のホスト装置のインタフェース機能に変更を加えることを要せずに当該インタフェース回路の動作を選択することができ、また、第２インタフェース回路がＵＳＢに準拠するインタフェース回路の場合にはＵＳＢに準拠する既存のホスト装置のインタフェース機能に変更を加えることを要せずに当該インタフェース回路の動作を選択することができる。第１インタフェース回路と第２インタフェース回路の動作選択は完全な排他制御では無いから、例えば、第３外部端子に接続されたＩＣカードマイクロコンピュータのようなマイクロコンピュータの他に第１インタフェース回路及び第２インタフェース回路が追加された半導体装置において、第３外部端子によるインタフェースだけに準拠するホスト装置とのインタフェースに支障なく利用することができる。このとき、第１及び第２インタフェース回路の双方ともにインタフェース動作が無効にされ、誤動作の防止と無駄な電力消費の抑制を達成することができる。
【００３６】
一つの具体的な形態として、前記複数回の検出による検出結果をラッチする第１ラッチ回路（４３Ａ）と、前記第２レベルの検出による検出結果をラッチする第２ラッチ回路（６０Ａ）とを有し、前記第１ラッチ回路及び第２ラッチ回路の双方は、前記第１マスク信号による第２指示信号に対する無効指示状態又は前記第２マスク信号による第１指示信号に対する無効指示状態によってラッチ動作される。インタフェース回路に対するインタフェース動作の排他制御の確定状態が不所望に変化されるのを防止することができる。
【００３７】
このとき、前記第１インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第１ラッチ回路及び第２ラッチ回路をスルー状態に初期化する。同様に、前記第２インタフェース回路はそのインタフェース動作が有効にされているとき前記第２外部端子に供給されたリセット指示に応答して前記第１ラッチ回路及び第２ラッチ回路をスルー状態に初期化する。これにより、ホスト装置から前記第２外部端子にリセット指示を供給して、第１インタフェース回路及び第２インタフェース回路に対する排他的な動作指示の再設定が可能になる。
【００３８】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３９】
《携帯通信端末》
図１には本発明を適用したデータ処理システムの一例として携帯通信端を示す。携帯通信端末は携帯電話器やＰＤＡ（Personal Digital Assistant）等の機器である。
【００４０】
携帯通信端末１は、所定の周波数帯でアンテナを介して送受信を行う高周波モジュール（ＲＦＭ）２を有し、この高周波モジュール２はベースバンド信号処理ＬＳＩとしてのベースバンドプロセッサ（ＢＢＰ）３から供給されるベースバンド送信信号の周波数アップコンバージョン並びにアンテナで受信された高周波受信信号を受信ベースバンド信号に周波数ダウンコンバージョンを行ってベースバンドプロセッサ３に供給する。ベースバンドプロセッサは受信ベースバンド信号に関する復調処理と送信ベースバンド信号に関する変調処理、並びに移動体通信のプロトコル処理等を行なう。受信音声信号はベースバンドプロセッサ３からスピーカ（ＳＰＫ）４に供給され、送信音声信号はマイクロホン（ＭＩＣ）５からベースバンドプロセッサ３に供給される。
【００４１】
ベースバンドプロセッサ３にはバス６を介してメモリ（ＭＥＭ）７が接続されると共に、ベースバンドプロセッサ３の負担を軽減するためのアクセラレータとして機能されるアプリケーションプロセッサ（ＡＰＰ）８が接続される。アプリケーションプロセッサ８はキーボード（ＫＥＹ）９からのキー入力に対するキースキャン、ディスプレイ（ＤＩＳＰ）１０に対する動画や静止画の表示制御や描画制御などを行う。メモリ７はベースバンドプロセッサ３及びアプリケーションプロセッサ８のワーク領域、フレームバッファ、プログラム領域等に利用され、実際にはフラッシュメモリ等の不揮発性メモリとシンクロナスＤＲＡＭ等のランダムアクセスメモリからなる。
【００４２】
携帯通信端末１はコネクタ（ＣＯＮＥＣＴ）１１を介してＳＩＭカードとして利用可能なマルチファンクションカード（ＭＦＣ）２０が着脱可能にされる。マルチファンクションカード２０は、特に制限されないが、ＧＳＭ（Group Special Mobile）移動体通信システムにおける移動体通信におけるセキュリティのための加入者の承認・管理に必要な加入者情報、課金情報等を記憶すると共に、認証プロトコルを実現し、更にリムーバブルストレージとしての機能を実現する。マルチファンクションカード２０にとってベースバンドプロセッサ３及びアプリケーションプロセッサ８はホストコンピュータとして位置付けられる。ＭＦＣ２０が携帯通信端末1のカードソケットに挿入されると、前記ホストコンピュータからＭＦＣ２０に動作電源電圧と接地電圧が供給され、これによってＭＦＣ２０は必要な初期化動作を開始可能になる。
【００４３】
マルチファンクションカード２０には、セキュリティ評価基準の国際標準であるＩＳＯ／ＩＥＣ１５４０８の評価・認証機関によって認証済みである製品を利用するのが望ましい。一般に、セキュリティ処理を行なう機能を持つＩＣカードを実際の電子決済サービスなどで利用する場合、そのＩＣカードはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。マルチファンクションカードを実際の電子決済サービスなどで利用する場合、ＳＩＭカードと同様にＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。本発明においては、マルチファンクションカードは、評価・認証機関によって認証済みのＩＣカード用チップであるマイクロコンピュータ（ＩＣカードマイコン：ＩＣＣＭ）２１を内蔵し、そのＩＣカードマイコン２１を利用してセキュリティ処理を行なう構造を持つことにより、セキュリティ処理機能を得る。したがって、マルチファンクションカードはＩＳＯ／ＩＥＣ１５４０８に基づくセキュリティ評価基準を容易に満足することができる。但し、ＩＳＯ／ＩＥＣ１５４０８の評価・認証機関により認証済の製品ではないＩＣカードマイコンの搭載を排除するものではなく、ＩＣカードマイコンにより提供するサービスが求めるセキュリティ強度に応じたＩＣカードマイコンを用いればよい。
【００４４】
ＳＩＭカードとしての利用が前提となるマルチファンクションカード２０はＩＳＯ／ＩＥＣ  ７８１６−２による規格に準拠した外部端子をカード基板から露出しなければならない。例えば図２に例示されるように、Ｃ１〜Ｃ８の外部端子を有する。Ｃ１は電源端子（ＶＣＣ）、Ｃ５にはグランド端子（ＶＳＳ）に割り当てられる。ＩＣカードマイコン２１の外部接触インタフェースにはＣ２によるリセット信号（／ＲＥＳ）の入力、Ｃ３によるクロック信号（ＣＬＫ＿ＩＣ）の入力、Ｃ７によるデータやコマンドの入出力（Ｉ／Ｏ）が割り当てられる。ＩＣカードマイコン２１にとってＣ４，Ｃ６，Ｃ８は空き端子とされる。上記規格を満足した上で、Ｃ１〜Ｃ８以外の規格外端子を増設することは妨げられない。ＩＣカードマイコン２１は端子Ｃ７から受け取ったＩＣカードコマンド及びデータを用いてセキュリティ処理等を行なう。
【００４５】
マルチファンクションカード２０はＩＣカードマイコン２１の他に、例えば大容量ストレージを実現するために、フラッシュメモリ（ＦＬＡＳＨ）２３を内蔵し、フラッシュメモリ２３に対するコマンド制御等を行うメモリコントローラ（ＭＣＯＮＴ）２４、内部バス２５を介してメモリコントローラ２４に接続するインタフェースコントローラ（ＩＦＣＯＮＴ）２６、及び内部バス２５に接続するコントロールプロセッサ（ＣＯＮＴ）２７を備える。インタフェースコントローラ２６はＩＣカード用マイコンによる外部インタフェースに利用されない空き端子Ｃ４，Ｃ６，Ｃ８を介して外部とインタフェース可能にされる。特に制限されないが、ＩＣカードマイコン２１のインタフェース端子Ｃ２，Ｃ３，Ｃ７はＩＣカードマイコンインタフェース回路（ＩＣＣＭＩＦ）２８を介して内部バス２５に接続される。ＩＣカードマイコンインタフェース回路２８はＩＳＯ７８１６準拠のＩＣカードコマンドの空きコマンドコードに割り当てたアクセスコマンドを受け取ってメモリコントローラ２４にフラッシュアクセスコマンドを発行し、メモリコントローラ２４との間でアクセスデータの受け渡しを行う。コントロールプロセッサ２７はインタフェースコントローラ２６、メモリコントローラ２４及びＩＣカードマイコンインタフェース回路２８に対する初期設定等の制御を行う。
【００４６】
図１に従えば、インタフェースコントローラ２６は、クロック同期による第１インタフェース回路であるＭＭＣインタフェース回路（ＭＭＣＩＦ）３０と、差動信号によるクロック非同期の第２インタフェース回路であるＵＳＢインタフェース回路（ＵＳＢＩＦ）３１と、選択制御回路（ＳＷＣ）３２とを有する。ＭＭＣインタフェース回路３０とＵＳＢインタフェース回路３１は内部バス２５に共通接続される。
【００４７】
図３にはＩＣＣＭ２１、ＭＭＣＩＦ３０、及びＵＳＢＩＦ３１のそれぞれにおける外部インタフェース信号とそれに対する外部端子の割り当てが例示される。ＩＣＣＭ２１の外部インタフェース信号と外部端子の割り当ては図２で説明した通りである。ＵＳＢＩＦ３１は差動信号Ｄ＋，Ｄ−を用いて外部インタフェースを行う。ＭＭＣＩＦ３０はクロック信号ＣＬＫに同期してデータＤＡＴ０の入出力とコマンドＣＭＤの出力を行う。ＩＣＣＭ２１による未使用端子はＣ４，Ｃ６，Ｃ８であり、そのうち、Ｃ６にはクロック信号ＣＬＫの入出力に割り当てる。Ｃ４，Ｃ８はＵＳＢＩＦ３１とＭＭＣＩＦ３０に兼用し、差動信号Ｄ＋，Ｄ−の入出力と、データＤＡＴ０の入出力及びコマンドＣＭＤの出力とに割り当てる。ＭＭＣインタフェースは例えばMulti Media Card System Specification Version 4.1（February 2005 MMCA ）に準拠する。ＵＳＢインタフェースは例えばUniversal Serial Bus Specification Revision 2.0に準拠する。ＭＭＣインタフェースはＳＤカードインタフェースに対してインタフェース仕様に互換有り、ＭＭＣインタフェースはＳＤカードインタフェースに置き換え可能である。ＳＤカードインタフェースは例えばSD Memory Card Specification Version 1.01に準拠する。
【００４８】
選択制御回路３２は端子Ｃ４，Ｃ６，Ｃ８の状態に基づいてＭＭＣＩＦ３０及びＵＳＢＩＦ３１のインタフェース動作の有効性を選択制御する。以下その制御について説明する。
【００４９】
《ＣＬＫのエッジ変化に基づくインタフェースの選択制御》
図４にはインタフェースコントローラ２６とＡＰＰ８との接続形態の一例が示される。インタフェースコントローラ２６は端子Ｃ４，Ｃ６，Ｃ８を介してＡＰＰ８に接続される。この例ではＡＰＰ８はＵＳＢインタフェース回路（ＨＵＳＢＩＦ）８ＡとＭＭＣコントローラ（ＭＭＣＣＮＴ）８Ｂとを有し、その双方が端子Ｃ４，Ｃ６，Ｃ８を介してインタフェースコントローラ２６に接続される。ＭＭＣＩＦ３は第１外部端子としてのＣ６からクロック信号ＣＬＫの入力を受け第２外部端子としてのＣ４，Ｃ８を用いてＤＡＴ０，ＣＭＤのインタフェース動作を行う。ＵＳＭBＩＦ３１は、外部からクロック入力を受けずに端子Ｃ４，Ｃ８を用いて差動信号Ｄ＋，Ｄ−のインタフェース動作を行う。図５のようにインタフェースコントローラ２６にＭＭＣＣＮＴ８Ｂだけが接続され、あるいは図６のようにインタフェースコントローラ２６にＨＵＳＢＩＦ８Ａだけが接続される場合もある。
【００５０】
図４乃至図６に示される選択制御回路３２＿Ａは、動作電源電圧ＶＣＣの供給が開始された後にＭＭＣＩＦ３０の初期化のために前記外部端子Ｃ６から与えられるクロック入力の複数回のエッジ変化を検出できるか否かによってＭＭＣＩＦ３０及びＵＳＢＩＦ３１のインタフェース動作の有効性を選択制御する。ＥＮＢＭはＭＭＣＩＦ３０に対するインタフェース動作の有効／無効を指示する選択信号、ＥＮＢＵはＵＳＢＩＦ３１に対するインタフェース動作の有効／無効を指示する選択信号であり、夫々、ハイレベル（論理値“１”）で有効を指示し、ローレベル（論理値“０”）で無効を指示する。ＭＳＫＭは選択信号ＥＮＢＭをローレベルに強制するマスク信号、ＭＳＫＵは選択信号ＥＮＢＵをローレベルに強制するマスク信号である。
【００５１】
図７には前記選択制御回路３２＿Ａの構成が例示される。前記選択制御回路３２＿Ａは、ＭＭＣＩＦ３０の有効判定回路（ＤＴＭ）４０を有する。有効判定回路４０はＭＦＣ２０に動作電源電圧ＶＣＣと接地電圧ＶＳＳが投入されたときリセット状態（論理値“０”）に初期化されるイネーブルフラグＦＬＧ１を有する。イネーブルフラグＦＬＧ１はリセット状態において論理値“０”の信号ＳＤＴＭを出力する。この信号ＳＤＴＭの反転信号とマスク信号ＭＳＫＵの論理積がイネーブル信号ＥＮＢＵとされ、信号ＳＤＴＭとマスク信号ＭＳＫＭの論理積がイネーブル信号ＥＮＢＭとされる。動作電源の投入直後においてマスク信号ＭＳＫＭ，ＭＳＫＵは非マスクレベル（論理値“１”）に初期化されている。したがって、動作電源投入直後の初期状態において、論理値“０”のＥＮＢＭによりＭＭＣＩＦ３０に対してインタフェース動作の無効が初期的に指示され、論理値“１“のＥＮＢＵによりＵＳＢＩＦ３１に対してインタフェース動作の有効が初期的に指示される。カウンタ（ＣＯＵＮＴ）４１は端子Ｃ６から供給されるクロック信号ＣＬＫを計数する。クロック信号ＣＬＫはＭＭＣインタフェース動作における同期クロック信号であるが、ＭＭＣインタフェース仕様に従えば、動作電源投入直後のＭＭＣの認識手法として、ＭＭＣは、動作電源が投入された後、ダミークロックとして７４クロックサイクルのクロック信号ＣＬＫが投入され、その後に特定のＭＭＣコマンドの発行を受けることによって、所定の初期化動作を行って内部動作モードの設定等を行う。カウンタ４１は動作電源の投入後初めてクロック信号ＣＬＫが入力されると、このクロック信号ＣＬＫを計数し、７４カウントよりも少ない複数カウントでカウントアップ信号を出力する。
前記イネーブルフラグＦＬＧ１は其のカウントアップ信号によってセットされ、信号を論理値”１“に反転する。信号ＳＤＴＭの反転により、論理値“１”にされたＥＮＢＭによりＭＭＣＩＦ３０に対してインタフェース動作の有効が指示され、論理値“０“にされたＥＮＢＵによりＵＳＢＩＦ３１に対してインタフェース動作の無効が指示される。これにより、ＭＭＣＩＦの初期化動作が開始される。一方、クロック信号ＣＬＫが入力されなければ、ＵＳＢＩＦ３１が有効のままになり、ＡＰＰ８からＵＳＢＩＦ３１に対する初期化動作が可能にされる。
【００５２】
ここで、７４カウントよりも少ないクロックにより、カウントアップ信号を出力することで、初期化動作の前にＭＭＣインタフェース動作であることを認識でき、７４カウント後にカウントアップ信号を出力するものより、コマンド入力等の次の動作に速く入ることができる。
【００５３】
具体的には、図１９に示すように、例えば、クロックが７４カウントの半分である３７カウントでＭＭＣインタフェースと判断するようにした場合、３７個めのクロックに応じて、ＥＮＢＭが活性化され、ＥＮＢＵが非活性化される。
【００５４】
ＥＮＢＭが活性化されると、図６に示すように、ＭＭＣＩＦ３０に設けられた論理回路ＡＮＤ１，ＡＮＤ２を介して、ＭＭＣコマンドレジスタＣＭＤＲＥＧが活性化され、ＣＭＤ信号線からコマンドが入力でるようになる。この場合、図１９に示すように、クロックが７４に達する前に、ＭＭＣコマンドレジスタの活性化準備が可能となる。
【００５５】
なお、ここでは、７４クロックの１／２を例に示したが、７４クロックまでの途中のクロック数であればよい。しかし、クロック数が少ないと、ノイズによる誤動作の問題が生じる可能性がある。一方、クロック数が７４に近いと、ＭＭＣコマンドレジスタの活性化準備の余裕が少なくなる。このため、好ましくは、７４クロックの１／３から２／３程度にしておくのが望ましい。また、クロック信号のカウントは、クロックのエッジでカウントしたり、クロック信号の上部や下部の平坦部分でカウントしても良い。
【００５６】
次に、上記選択制御回路３２＿Ａにより、ＭＭＣＩＦ３０とＵＳＢＩＦ３１とに対してインタフェース動作を排他的に制御することができることを述べる。
【００５７】
前記ＭＭＣＩＦ３０は、動作電源ＶＣＣが供給開始された後の所定タイミング、例えば初期化動作の完了に要する時間の経過後に、前記イネーブル信号ＥＮＢＭによる指示状態を確定状態と判定し、確定状態が有効を意味するときは、マスク信号ＭＳＫＵを論理値“０”のマスク指示状態に変更する。同様に、ＵＳＢＩＦ３１は、動作電源電圧ＶＣＣの供給が開始された後の所定タイミングにおいて、例えば初期化動作の完了に要する時間の経過後に、前記イネーブル信号ＥＮＢＵによる指示状態を確定状態と判定し、確定状態が有効を意味するとき、マスク信号ＭＳＫＭの状態を論理値“０”のマスク指示状態に変更する。ＵＳＢＩＦ３１とＭＭＣＩＦ３０に対するインタフェース動作の排他制御が確定された後にノイズによってその状態が不安定になるのを予防することができる。
【００５８】
フラグＦＬＧ１はＭＭＣＩＦ３０から信号ＲＥＳＭによってリセット状態に再設定可能にされる。図４のような接続形態においてＡＰＰ８がＭＭＣＩＦ３０に利用を打ち切ってＵＳＢＩＦ３１の利用に切り換えるとき、最後にＡＰＰ８がＭＭＣコマンドを用いてフラグＦＬＧ１をリセットすることにより、イネーブルＥＮＢＵを活性、ＥＮＢＭを非活性に反転して、ＵＳＢＩＦ３１のインタフェース動作に切り替えることができる。その後で再度ＭＭＣＩＦ３０の動作に切り替えるときにはＡＰＰ８はクロック信号ＣＬＫを投入してＭＭＣＩＦ３０の初期化動作を行えばよい。そのような切り替えに際して、ＭＭＣＩＦ３０はリセット指示に応答してマスク信号ＭＳＫＵを非マスクレベル（論理値“１”）に反転して、ＵＳＢＩＦ３１に対するマスクを解除する。一方、ＵＳＢＩＦ３１がリセット指示に応答してインタフェース動作を終了するときはマスク信号ＭＳＫＭを非マスクレベル（論理値“１”）に反転して、ＭＭＣＩＦ３０に対するマスクを解除する。これにより、ＡＰＰ８から前記端子Ｃ４，Ｃ８にリセット指示を供給して、ＭＭＣＩＦ３０及びＵＳＢＩＦ３１に対する排他的な動作指示の再設定が可能になる。
【００５９】
図８には選択制御回路３２＿Ａによる切り替え動作フローが例示される。動作電源投入によってＵＳＢＩＦ３１が有効にされ（Ｓ１）、その後、カウンタ４１によるカウントアップがあるかが判定され（Ｓ２）あればＭＭＣＩＦ３０が有効になり（Ｓ３）、無ければＵＳＢＩＦ３１の有効性が維持される。ＭＭＣＩＦ３はＡＰＰ８からのＭＭＣコマンドを実行し、リセットコマンドを認識すると（Ｓ４のｙｅｓ）、フラグＦＬＧ１を初期化し、ステップＳ１の戻ることができる。ＵＳＢＩＦ３１もＡＰＰ８からのコマンドパケットによりリセット指示を受け取ることによって内部が初期化される。
【００６０】
選択制御回路３２＿Ａを採用することにより、ＭＭＣＩＦ３０に対するインタフェース動作の選択とＵＳＢＩＦ３１に対するインタフェース動作の選択とに対する排他制御を容易に実現することができる。また、前記端子Ｃ６から与えられるクロック入力の複数回のエッジ変化という前記ＭＭＣＩＦ３０の初期化のために外部から与えられる初期化操作に基づいて当該ＭＭＣＩＦ３０の動作を有効にすることができる。ＡＰＰ８のＭＭＣコントローラ（ＭＭＣＣＮＴ）の標準インタフェース機能に変更を加えることを要せずにＭＦＣ２０のＭＭＣＩＦ３０のインタフェース動作を選択することができる。
【００６１】
図９には前記選択制御回路３２＿Ｂの構成が例示される。図７の選択制御回路３２＿Ａに対してラッチ回路（ＬＡＴ）４３，４４を追加した点が相違される。ラッチ回路４３は信号ＳＤＴＭをデータ入力端子に受け、ラッチ回路４４は信号ＳＤＴＭの反転信号をデータ入力端子に受ける。ラッチ回路４３，４４は、マスク信号ＭＳＫＭの反転信号とマスク信号ＭＳＫＵの反転信号との論理和信号によってラッチ動作される。ＭＭＣＩＦ３０、ＵＳＢＩＦ３１に対するインタフェース動作の排他制御の確定状態がノイズによって不所望に変化されるのを予防することができる。ラッチ回路４３，４４は、ＡＰＰ８によるリセット指示に応答してＭＭＣＩＦ３０から出力されるクリア信号ＣＬＲＭとＡＰＰ８によるリセット指示に応答してＵＳＢＩＦ３１から出力されるクリア信号ＣＬＲＵとの論理和信号によってスルー状態に初期化される。ラッチ回路４３，４４を設けても、ＡＰＰ８からのリセット指示によるＭＭＣＩＯＦ３０、ＵＳＢＩＦ３１に対する排他的な動作指示の再設定を保証することができる。
【００６２】
《ＶＣＣ供給時のＤ＋，Ｄ−の変化に基づくインタフェースの選択制御》
図１０にはインタフェースコントローラ２６とＡＰＰ８との接続形態の別の例が示される。図４の構成に対して選択制御回路３２＿Ｃには端子Ｃ４，Ｃ８が接続される。選択制御回路３２＿Ｃは、動作電源電圧ＶＣＣの供給が開始されるときＡＰＰ８によるＵＳＢＩＦ３１の接続／非接続認識のために端子Ｃ４（Ｄ＋），Ｃ８（Ｄ−）に現れる電圧変化を検出できるか否かによってＭＭＣＩＦ３０及びＵＳＢＩＦ３１のインタフェース動作の有効性を選択制御する回路である。
【００６３】
ＵＳＢのインタフェース規格によれば、ホスト装置によるＵＳＢデバイスの接続／非接続認識には図１１及び図１２に例示される回路構成が利用される。図１１はフルスピード又はハイスピードに対応したＵＳＢデバイスを認識するための構成を示す。ホスト装置はＤ＋信号ライン、Ｄ−信号ラインの夫々に接続する１５ｋΩのプルダウン抵抗を内蔵する。ＵＳＢデバイスはＤ＋信号ラインに接続する１．５ｋΩのプルアップ抵抗を内蔵する。ホスト装置にＵＳＢデバイスが接続されたとき、ホスト装置はＤ＋信号ラインがグラン電位ＶＳＳからプルアップ電圧に変化されるのを検出することによってＵＳＢデバイスの接続を認識する。図１２はロースピードに対応したＵＳＢデバイスを認識するための構成を示す。図１１との相違はＵＳＢデバイスがＤ−信号ラインに接続する１．５ｋΩのプルアップ抵抗を内蔵することである。ホスト装置にＵＳＢデバイスが接続されたとき、ホスト装置はＤ−信号ラインがグラン電位ＶＳＳからプルアップ電圧に変化されるのを検出することによってＵＳＢデバイスの接続を認識する。
【００６４】
図１３にはインタフェースコントローラ２６の詳細が例示される。同図に示される構成はフルスピード／ハイスピードのＵＳＢインタフェースに対応される。ＵＳＢＩＦ３１において、５０は差動送信ドライバ、５１は差動受信レシーバ、５２，５３はシングルエンドレシーバである。端子Ｃ４（ＤＡＴ０，Ｄ＋）に接続する信号ラインＳＬ１にはスイッチＭＯＳトランジスタＭ１を介して１．５ｋΩのプルアップ抵抗Ｒ１が内部電圧ＶＤＤに接続され、且つスイッチＭＯＳトランジスタＭ３を介して１５０ｋΩのプルアップ抵抗Ｒ３が内部電圧ＶＤＤに接続される。端子Ｃ８（ＣＭＤ，Ｄ−）に接続する信号ラインＳＬ２にはスイッチＭＯＳトランジスタＭ２を介して１．５ｋΩのプルアップ抵抗Ｒ２が内部電圧ＶＤＤに接続される。端子Ｃ６（ＣＬＫ）に接続する信号ラインにはスイッチＭＯＳトランジスタＭ４を介して１５０ｋΩのプルアップ抵抗Ｒ４が内部電圧ＶＤＤに接続される。スイッチＭＯＳトランジスタＭ１，Ｍ４は検出信号ＲＤＴＭによってスイッチ制御され、スイッチＭＯＳトランジスタＭ２，Ｍ３は検出信号ＲＤＴＭの反転信号によってスイッチ制御される。内部電圧ＶＤＤは電源電圧ＶＣＣをレギュレータ（ＲＧＬ）５５で降圧した電圧である。
【００６５】
前記選択制御回路３２＿ＣにおいてノアゲートＮＯＲは端子Ｃ４に接続する信号ラインＳＬ１と端子Ｃ８に接続する信号ラインＳＬ２に入力が接続され、その出力を検出回路（ＤＴＣ）５６が受ける。検出回路５６の検出信号ＲＤＴＣは動作電源の投入によって論理値“０”に初期化される。検出回路５６は、ノアゲートＮＯＲのローレベル出力が安定化された状態を検出して検出信号ＲＤＴＣを論理値“０”から論理値“１”に変化させ、ＵＳＢＩＦ３１から信号ＲＥＳＵでリセットされるまでこれを維持する。これにより論理値“１”のイネーブル信号ＥＮＢＭによってＭＭＣＩＦ３０が初期的にインタフェース動作有効にされ、論理値“０”のイネーブル信号ＥＮＢＵによってＵＳＢＩＦ３１が初期的にインタフェース動作無効にされる。動作電源ＶＣＣが投入された当初、論理値“０”の検出信号ＲＤＴＣによってＭＯＳトランジスタＭ２，Ｍ３がオンにされて、信号ラインＳＬ１，ＳＬ２はプルアップ抵抗Ｒ２，Ｒ３によってＶＤＤレベルの論理値“１”に充電される。インタフェースコントローラ２６の端子Ｃ４，Ｃ８がＡＰＰ８に接続されると、図１１で説明したようにＡＰＰ８内の１５ｋΩのプルダウン抵抗によって信号線ＳＬ１，ＳＬ２が放電され、双方ともに論理値“０”の状態が安定化したところで検出信号ＲＤＴＣが論理値“１”に反転され、ＭＯＳトランジスタＭ１を介する１．５ｋΩのプルアップ抵抗Ｒ１によって信号ラインＳＬ１が充電され、これによってＡＰＰ８はＵＳＢＩＦ３１の接続を検出可能になる。これと共に、イネーブル信号ＥＮＢＭはローレベルに反転され、イネーブル信号ＥＮＢＵはハイレベルに反転され、ＭＭＣＩＦ３０のインタフェース動作が無効にされ、ＵＳＢＩＦ３１の動作が有効にされる。ＭＭＣＩＦ３０のインタフェース動作が無効にされるのに合わせて、クロック信号ＣＬＫの入力ラインが抵抗Ｒ４によって充電され、ノイズによるクロック端子Ｃ６の不所望な変化が抑制される。マスク信号ＭＳＫＭ，ＭＳＫＵの機能は図４及び図７で説明したのと同様であるからここではその詳細な説明は省略する。
【００６６】
図１４には１３の構成を備えたインタフェースコントローラ２６がＡＰＰ８に装着されるときの動作タイミングが例示される。インタフェースコントローラ２６がＡＰＰ８の電源端子に接触すると（時刻ｔ０）、インタフェースコントローラ２６にＶＣＣが供給され、内部電圧ＶＤＤが立ち上がる。これに応じて信号ラインＳＬ１，ＳＬ２が電圧ＶＤＤに向けて充電される。当初、ＭＭＣＩＦのインタフェース動作が有効にされ、ＵＳＢＩＦ３１のインタフェース動作が無効にされる。インタフェースコントローラ２６に信号ラインＳＬ１，ＳＬ２がＡＰＰ８の端子Ｄ＋，Ｄ０に接続すると（時刻ｔ１）、信号ラインＳＬ１，ＳＬ２の放電が開始あれる。その放電レベルが安定化すると（時刻ｔ２）、検出信号ＲＤＴＣが論理値Ｗ“１”に反転されて保持され、ＭＯＳトランジスタＭ２，Ｍ３がオフ、ＭＯＳトランジスタＭ１，Ｍ４がオンにされ、これによって、ＭＭＣＩＦのインタフェース動作が無効に反転され、ＵＳＢＩＦ３１のインタフェース動作が有効に転ずる。これと共に信号ラインＳＬ２がプルアップ抵抗Ｒ１を介して電圧ＶＤＤレベルに充電され、これによって、ＡＰＰ８はＵＳＢインタフェース回路の接続を認識することができる。ＡＰＰ８はＵＳＢインタフェース回路の接続を認識すると、バスリセットを行い（時刻ｔ３）、その後、Ｄ＋，Ｄ−を用いたＮＲＺＩ（Non Return to Zero Invert）方式のパケット転送を行う。
【００６７】
図１５には別の選択制御回路３２＿Ｄの構成が例示される。図１３の選択制御回路３２＿Ｃに対してラッチ回路（ＬＡＴ）６０，６１を追加した点が相違される。ラッチ回路６０は信号ＲＤＴＭをデータ入力端子に受け、ラッチ回路６１は信号ＲＤＴＭの反転信号をデータ入力端子に受ける。ラッチ回路６０，６１は、マスク信号ＭＳＫＭの反転信号とマスク信号ＭＳＫＵの反転信号との論理和信号によってラッチ動作される。ＭＭＣＩＦ３０、ＵＳＢＩＦ３１に対するインタフェース動作の排他制御の確定状態がノイズによって不所望に変化されるのを予防することができる。ラッチ回路６０，６１は、ＡＰＰ８によるリセット指示に応答してＭＭＣＩＦ３０から出力されるクリア信号ＣＬＲＭとＡＰＰ８によるリセット指示に応答してＵＳＢＩＦ３１から出力されるクリア信号ＣＬＲＵとの論理和信号によってスルー状態に初期化される。ラッチ回路６０，６１を設けても、ＡＰＰ８からのリセット指示によるＭＭＣＩＦ３０、ＵＳＢＩＦ３１に対する排他的な動作指示の再設定を保証することができる。
【００６８】
《ＣＬＫのエッジ変化、及びＤ＋，Ｄ−の変化に基づくインタフェースの選択制御》
図１６にはインタフェースコントローラ２６の更に別の例が示される。同図に示される選択制御回路３２＿Ｅは、図４の選択制御回路３２＿Ａで説明したＣＬＫのエッジ変化に基づくインタフェースの選択制御方式をＭＭＣＩＦ３０の有効／無効に適用し、図１０で説明したＶＣＣ供給時のＤ＋，Ｄ−の変化に基づくインタフェースの選択制御方式をＵＳＢＩＦ３１の有効／無効に適用した例である。
【００６９】
選択制御回路３２＿Ｅにおいて、ＭＭＣＩＦ３０の有効／無効の制御を行う構成は図１７に例示される。図１７の構成は図９においてＵＳＢＩＦ３１に関するイネーブル信号ＥＮＭＵの出力段とラッチ回路４４を省いた回路構成を備え、図９と同一機能を有する回路要素には同じ符号を付してその詳細な説明を省略する。特に図示はしないが図１７においてラッチ回路４３Ａを省いた回路構成を採用することも可能である。選択制御回路３２＿Ｅにおいて、ＵＳＢＩＦ３１の有効／無効の制御を行う構成は図１８に例示される。図１８の構成は図１５においてＭＭＣＩＦ３０に関するイネーブル信号ＥＮＭＭの出力段とラッチ回路６１を省いた回路構成を備え、図１５と同一機能を有する回路要素には同じ符号を付してその詳細な説明を省略する。特に図示はしないが図１８においてラッチ回路６０Ａを省いた回路構成を採用することも可能である。
【００７０】
図１６の構成によれば、前述の通り、ＭＭＣＩＦ３０がＭＭＣ又はＳＤカードに準拠する場合にはＭＭＣ又はＳＤカードに準拠する既存のホスト装置のインタフェース機能に変更を加えることを要せずに当該インタフェース回路ＭＭＣＩＦ３０の動作を選択することができ、また、ＵＳＢＩＦ３１がＵＳＢに準拠するインタフェース回路の場合にはＵＳＢに準拠する既存のホスト装置のインタフェース機能に変更を加えることを要せずに当該インタフェース回路の動作を選択することができる。ＭＭＣＩＦ３０とＵＳＢＩＦ３１の動作選択は完全な排他制御では無いから、例えば、ＩＣＣＭ２１の他にＭＭＣＩＦ３０及びＵＳＢＩＦ３１が追加されたＭＦＣ２０において、ＩＣカードマイコンによるインタフェースだけに準拠するホスト装置とのインタフェースに支障なく利用することができる。このとき、ＭＭＣＩＦ３０及びＵＳＢＩＦ３１の双方ともにインタフェース動作が無効にされ、誤動作の防止と無駄な電力消費の抑制を達成することができる。
【００７１】
以上説明した何れのＭＦＣ２０においてもＩＣＣＭ２１が接続する外部端子と、ＭＭＣＩＦ３０及びＵＳＢＩＦ３１が接続する外部端子は相違され、ＩＣＣＭ２１とＭＭＣＩＦ３０の並列動作、又はＩＣＣＭ２１とＵＳＢＩＦ３１との並列動作も可能である。例えば、携帯情報端末１を用いてＴＣＰＩＰによるインターネット通信を行うとき、特定の認証をＩＣＣＭ２１を用いて行い、これに並行してデータのダウンロード又はアップロードに例えばＵＳＢＩＦ３１を介して大容量のフラッシュメモリ２３を用いたりすることが可能である。
【００７２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７３】
例えば、ＩＣＣＭＩＦは省略可能である。本発明の半導体装置はＳＩＭ互換のＭＦＣのようなカードモジュールに限定されない。メモリコントローラとＩＣＣＭを備えたカードモジュール、あるいはインタフェースコントローラ、メモリコントローラ、及びフラッシュメモリを備えたメモリカードもしくはメモリモジュールにも本発明は適用可能である。更に、本発明は、メモリコントローラチップ、メモリコントローラとＩＣＣＭを備えたマイクロコンピュータチップなどにも適用可能である。外部端子はＣ１〜Ｃ８に限定されず、これに加えてデータ端子などを追加して、複数ビットのデータ端子を持つＭＭＣ又はＳＤカードのインタフェースに対応させることも可能である。前記ラッチ回路４３，４４ならびに６０，６１はイネーブル信号ＥＮＢＭ，ＥＮＢＵの出力段に配置することも可能である。また、本発明の半導体装置は形態通信端末に適用される場合に限定されず、ＩＤカード、クレジットカードなどに搭載して適用することも可能である。
【図面の簡単な説明】
【００７４】
【図１】本発明を適用したマルチファンクションカードを用いるデータ処理システムの一例である携帯通信端末を示すブロック図である。
【図２】ＩＳＯ／ＩＥＣ  ７８１６−２による規格に準拠した外部端子の説明図である。
【図３】ＩＣＣＭ、ＭＭＣＩＦ、及びＵＳＢＩＦのそれぞれにおける外部インタフェース信号とそれに対する外部端子の割り当てを例示する説明図である。
【図４】ＣＬＫのエッジ変化に基づいてインタフェースの選択制御を行うインタフェースコントローラとＡＰＰとの接続形態の一例を例示するブロック図である。
【図５】インタフェースコントローラにＭＭＣＣＮＴだけが接続される形態を例示するブロック図である。
【図６】インタフェースコントローラにＨＵＳＢＩＦだけが接続される形態を例示するブロック図である。
【図７】選択制御回路の構成を例示するブロック図である。
【図８】選択制御回路３２＿Ａによる切り替え動作フローを例示するフローチャートである。
【図９】選択制御回路３２＿Ｂの構成を例示するブロック図である。
【図１０】ＶＣＣ供給時のＤ＋，Ｄ−の変化に基づくインタフェースの選択制御を行うインタフェースコントローラとＡＰＰとの接続形態の例を示すブロック図である。
【図１１】フルスピード又はハイスピードに対応したＵＳＢデバイスを認識するためのＵＳＢインタフェース規格に準拠する方式を示す説明図である。
【図１２】ロースピードに対応したＵＳＢデバイスを認識するためのＵＳＢインタフェース規格に準拠する方式を示す説明図である。
【図１３】インタフェースコントローラの詳細を例示する論理回路図である。
【図１４】図１３のインタフェースコントローラがＡＰＰに装着されるときの動作タイミングを例示するタイミングチャートである。
【図１５】図１３の選択制御回路に対してラッチ回路６０，６１を追加した別の選択制御回路の構成を例示する論理回路図である。
【図１６】ＣＬＫのエッジ変化及びＤ＋，Ｄ−の変化に基づくインタフェースの選択制御を行うインタフェースコントローラの構成を例示するブロック図である。
【図１７】図１６のインタフェースコントローラにおいてＭＭＣＩＦの有効／無効の制御を行う選択制御回路３２＿Ｅの構成を例示するブロック図である。
【図１８】図１６のインタフェースコントローラにおいてＵＳＢＩＦの有効／無効の制御を行う選択制御回路３２＿Ｅの構成を例示する論理回路図である。
【図１９】図６においてＣＭＤ信号線からコマンドを入力する動作を例示するタイミングチャートである。
【符号の説明】
【００７５】
１  １  携帯通信端末（ＰＤＡ）
２  高周波モジュール（ＲＦＭ）
３  ベースバンドプロセッサ（ＢＢＰ）
８  アプリケーションプロセッサ（ＡＰＰ）
１１  コネクタ（ＣＯＮＥＣＴ）
２０  マルチファンクションカード（ＭＦＣ）
Ｃ１〜Ｃ８  外部端子
２１  ＩＣカードマイコン（ＩＣＣＭ）
２３  フラッシュメモリ（ＦＬＡＳＨ）
２４  メモリコントローラ（ＭＣＯＮＴ）
２５  内部バス
２６  インタフェースコントローラ（ＩＦＣＯＮＴ）
２７  コントロールプロセッサ（ＣＯＮＴ）
２８  ＩＣカードマイコンインタフェース回路（ＩＣＣＭＩＦ）
３０  ＭＭＣインタフェース回路（ＭＭＣＩＦ）
３１  ＵＳＢインタフェース回路（ＵＳＢＩＦ）
３２，３２＿Ａ〜３２＿Ｄ  選択制御回路（ＳＷＣ）
Ｄ＋，Ｄ−  差動信号
ＣＬＫ  クロック信号
ＤＡＴ０  データ
ＣＭＤ  コマンド
４０  有効判定回路（ＤＴＭ）
４１  カウンタ
ＳＤＴＭ  検出信号
ＭＳＫＵ、ＭＳＫＳ  マスク信号
ＥＮＢＭ、ＥＮＢＵ  イネーブル信号
４３，４４  ラッチ回路
ＲＥＳＮ，ＲＥＳＵ  ラッチ回路のリセット信号
ＣＬＲＭ，ＣＬＲＵ  ラッチ回路のクリア信号
５６  検出回路（ＤＴＣ）
Ｒ１〜Ｒ４  プルアップ抵抗
Ｍ１〜Ｍ４  スイッチＭＯＳトランジスタ
【図１】
2008257506.tif 000003
【図２】
2008257506.tif 000004
【図３】
2008257506.tif 000005
【図４】
2008257506.tif 000006
【図５】
2008257506.tif 000007
【図６】
2008257506.tif 000008
【図７】
2008257506.tif 000009
【図８】
2008257506.tif 000010
【図９】
2008257506.tif 000011
【図１０】
2008257506.tif 000012
【図１１】
2008257506.tif 000013
【図１２】
2008257506.tif 000014
【図１３】
2008257506.tif 000015
【図１４】
2008257506.tif 000016
【図１５】
2008257506.tif 000017
【図１６】
2008257506.tif 000018
【図１７】
2008257506.tif 000019
【図１８】
2008257506.tif 000020
【図１９】
2008257506.tif 000021