(57)【要約】【課題】層間絶縁膜に、コンタクトプラグとワード配線のショートを防止することができる信頼性の高いコンタクトプラグの形成方法およびそれを用いた半導体装置の製造方法を提供することにある。【解決手段】上面及び側面が酸化シリコン膜２４及びサイドウォール２５で覆われたワード配線５を形成した後、ワード配線５を覆って全面に非晶質炭素膜からなる犠牲層間膜を形成する。そして、この犠牲層間膜をエッチングして第１コンタクトホールを形成した後、この第１コンタクトホール内に第１コンタクトプラグ７、８を形成する。その後、犠牲層間膜を除去して、半導体基板１上にコンタクトプラグの柱を形成し、その上に第１層間絶縁膜を形成する。この第１層間絶縁膜を表面から一部除去し、第１層間絶縁膜の表面に第１コンタクトプラグの上端面を露出させる。【選択図】図１
2008306067.tif 000002
【特許請求の範囲】
【請求項１】
基材上に、非晶質炭素を主材料とする犠牲膜を形成する工程と、
前記犠牲膜にコンタクトホールを形成する工程と、
前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することを特徴とするコンタクトプラグの形成方法。
【請求項２】
基材上に所定のパターンで形成された配線層の表面に、該配線層を覆うように絶縁膜を形成する工程と、
前記基材上に、前記絶縁膜を覆うように、非晶質炭素を主材料とする犠牲膜を形成する工程と、
前記犠牲膜のエッチング速度が前記絶縁膜のエッチング速度より高いエッチング方法を用いて、前記犠牲膜を貫通して前記基材の表面を露出させるコンタクトホールを形成する工程と、
前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することを特徴とする請求項１記載のコンタクトプラグの形成方法。
【請求項３】
所定のパターンで配線層が形成された半導体基板上に、前記配線層を覆うように、非晶質炭素を主材料とする犠牲膜を形成する工程と、
前記犠牲膜に、該犠牲膜を貫通し、前記半導体基板の表面を露出させるコンタクトホールを形成する工程と、
前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に所定のパターンで形成された配線層の表面に、該配線層を覆うように絶縁膜を形成する工程と、
前記半導体基板上に、前記絶縁膜を覆うように、非晶質炭素を主材料とする犠牲膜を形成する工程と、
前記犠牲膜のエッチング速度が前記絶縁膜のエッチング速度より高いエッチング方法を用いて、前記犠牲膜を貫通して前記半導体基板の表面を露出させるコンタクトホールを形成する工程と、
前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記コンタクトプラグを形成する工程の後、前記犠牲膜を、ハロゲンを実質的に含まない反応性ガスを用いるドライエッチング法によって除去する工程と、
前記半導体基板上に、前記コンタクトプラグの周面および前記配線層の表面に形成された絶縁膜を覆うように、層間絶縁膜を形成する工程と、を有することを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
【請求項６】
前記配線層は、複数の配線がストライプ状に並列されたパターンを有し、
前記コンタクトホールを形成する工程において、前記コンタクトホールを、前記配線同士の間に形成することを特徴とする請求項３から請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜は、酸化シリコン、窒化シリコンの少なくともいずれかを主材料とすることを特徴とする請求項４から請求項６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜は、酸化シリコンを主材料とすることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記コンタクトホールを形成する工程において、前記エッチング方法は、ハロゲンを実質的に含まない反応性ガスを用いるドライエッチング法であることを特徴とする請求項３から請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記反応性ガスは、酸素、水素、窒素、アンモニアの少なくともいずれかを含有することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記コンタクトホールを形成する工程において、前記絶縁膜のエッチング速度に対する前記犠牲膜のエッチング速度の比が、１００以上であることを特徴とする請求項４から請求項１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記コンタクトホールを形成する工程の後、前記犠牲膜のコンタクトホール内の側壁に、絶縁膜を形成する工程を、有することを特徴とする請求項３から請求項１１のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンタクトプラグの形成方法および半導体装置の製造方法に関し、特に、自己整合法を用いて絶縁膜にコンタクトプラグを形成する技術に関する。
【背景技術】
【０００２】
近年のＤＲＡＭ（Dynamic Random Access Memory）はメモリ容量の増加および高速化に伴い、メモリセルは縮小し続けている。微細なＤＲＡＭメモリセルを構成するためには、半導体基板上に形成されるＭＯＳ型トランジスタやキャパシタを微細化しなければならないが、それらを接続するための配線やコンタクトホールも同じく微細化を進めなければならない。このような状況から、特に配線とコンタクトプラグを、電気的接触を避けて形成するのが困難になってきている。
【０００３】
以下、ＤＲＡＭのメモリセルについて、図２０を用いてさらに説明する。図２０は、ＤＲＡＭのメモリセルを、ビット配線と平行（ワード配線に垂直）に切った縦断面図である。
【０００４】
半導体基板１０１の所定の領域には、素子分離領域１０２、ｎ型拡散層１０３が設けられている。半導体基板１０１表面にはゲート絶縁膜１０４が形成され、このゲート絶縁膜１０４を介して、図示しないゲート電極およびワード配線１０５となる第１配線層が設けられている。このゲート電極と、前述のｎ型拡散層１０３およびゲート絶縁膜１０４によってＭＯＳ型トランジスタが構成されている。また、ワード配線１０５は、複数の配線が所定の間隔で配列されたパターンを有する。ワード配線１０５は、第１層間絶縁膜１０６で覆われており、この第１層間絶縁膜１０６には、ワード配線１０５の間に位置するように第１コンタクトプラグ１０７および１０８が貫通して設けられている。
【０００５】
第１コンタクトプラグ１０７、１０８および第１層間絶縁膜１０６の表面には、第２層間絶縁膜１０９が設けられている。この第２層間絶縁膜１０９には、第１コンタクトプラグ１０７に接続するように、ビットコンタクトプラグとなる第２コンタクトプラグ１１０が設けられている。第２コンタクトプラグ１１０上には、ビット配線１１１となる第２配線層が設けられており、このビット線１１１は第３層間絶縁膜１１２で覆われている。第３層間絶縁膜１１２、ビット配線１１１および第２層間絶縁膜１０９には、第１コンタクトプラグ１０８に接続するように、容量コンタクトプラグとなる第３コンタクトプラグ１１３が設けられている。
【０００６】
第３コンタクトプラグ１１３および第３層間絶縁膜１１２の表面には、第４層間絶縁膜１１４が設けられている。第４層間絶縁膜１１４には、第３コンタクトプラグ１１３に対応する位置にシリンダホール１２０が形成され、シリンダホール１２０の内面には第３コンタクトプラグ１１３と接続するように、キャパシタの下部電極１１５が設けられている。そして、下部電極１１５を覆うように容量絶縁膜１１６および上部電極１１７が設けられている。さらに、上部電極１１７上には、第５層間絶縁膜１１８を介して第３配線層１１９が設けられメモリセルが構成されている。
【０００７】
以上のようなメモリセルを有するＤＲＡＭにおいては、集積度向上の要求に伴い、メモリセルも縮小の一途を辿っている。そのため、各構成要素に許容される平面面積も縮小せざるを得ず、各コンタクトプラグについても、十分な加工マージンを得るのが困難な状況になっている。特に、ワード配線１０５の隣り合う配線の間に、セルコンタクトプラグ（第１コンタクトプラグ１０７および１０８）が形成されている部分では、メモリセルの製造マージンを確保するために、ワード配線１０５とセルコンタクトプラグを絶縁する層間絶縁膜の膜厚を厚くせざるを得ない。この層間絶縁膜の膜厚を稼ぐために、コンタクトプラグの加工マージンは小さくなり、許容される領域に形成するのが一段と困難な状況になっている。この困難性を軽減するためにコンタクトホールの形成方法として、ＳＡＣ（Self Aligned Contact：自己整合）法が用いられている。
【０００８】
以下に、従来のＳＡＣ法によるセルコンタクトプラグの製造方法について、図２１〜図２５を用いて詳細に説明する。図２１〜図２５は、コンタクトプラグの形成方法を、工程順に示す縦断面図である。
【０００９】
まず、図２１に示すように、半導体基板１０１上に、窒化シリコン膜１２０をマスクとしてワード配線１０５を形成した後、ワード配線１０５および窒化シリコン膜１２０の側面に、窒化シリコンサイドウォール１２１を周知の方法にて形成する。
【００１０】
次に、図２２に示すように、半導体基板１０１の全面に、窒化シリコン膜１２０およびサイドウォール１２１を覆うように、厚さ６００ｎｍの酸化シリコンから成る第１層間絶縁膜１０６を形成し、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、残りの膜厚が４００ｎｍとなるように表面を平坦化する。そして、この第１層間絶縁膜１０６上に、ホトレジスト１２２を形成する。このホトレジスト１２２を、周知の方法により、コンタクトホール形成領域に対応する領域に開口部１２２ａを有するような平面形状にパターニングする。なお、ここでは従来の問題点を明確にするために、ホトレジストの開口幅が、ワード配線１０５の配線間の間隔よりも拡大し、開口部１２２ａの一部がワード配線１０５に重なって形成された場合を例にする。
【００１１】
次に、図２３に示すように、ホトレジスト１２２をマスクとして、第１層間絶縁膜１０６をエッチングし、第１コンタクトホール１２３を形成する。このとき、ワード配線１０５を覆っている窒化シリコン膜１２０およびサイドウォール１２１は、酸化シリコンよりもエッチング速度が低いため、エッチング領域（ホトレジスト１２２の開口部１２２ａ）が、ワード配線１０５と重なっていたとしても、窒化シリコン膜１２０およびサイドウォール１２１が露出した時点からは、これらに対して、第１コンタクトホール１２３が自己整合的に形成され、ワード配線１０５が露出することはない。すなわち、ホトレジスト１２２の開口幅が拡大してしまった場合でも、ワード配線１０５を露出させることなく、第１コンタクトホール１２３が形成される。
【００１２】
次に、図２４に示すように、リンを含有する多結晶シリコン膜１２４を第１コンタクトホール１２３が埋まるように形成する。
【００１３】
次いで、図２５に示すように、第１層間絶縁膜１０６上に形成された不要な多結晶シリコン膜１２４をＣＭＰ法により除去する。以上の工程により、多結晶シリコンからなる第１コンタクトプラグ１０７、１０８が形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、微細化の進展に伴って上述したＳＡＣ法を用いてさえも信頼性の高いコンタクトホールを形成することが困難となってきた。ＳＡＣ法では、酸化シリコン膜よりもエッチング速度の低い窒化シリコン膜でワード配線を覆っておくことにより、酸化シリコン膜をエッチングしている間にワード配線が露出しないようにしている。酸化シリコンと窒化シリコンのドライエッチングにおけるエッチング速度比は５程度であり、この値はドライエッチング条件を変えても飛躍的に変えることは困難である。酸化シリコンも窒化シリコンも同じシリコン化合物であり、ドライエッチングの環境下ではエッチング速度の差を拡大することが困難なためである。
以下、前述の条件の下で、コンタクトホールを形成したときに、図２３に示した丸印Ａの部分で、ワード配線上に残る窒化シリコン膜の膜厚を検討する。
【００１５】
まず、開口部１２２ａを有するホトレジスト１２２を用いて酸化シリコン膜よりなる第１層間絶縁膜１０６をエッチングすると、窒化シリコン膜１２０およびサイドウォール１２１の表面が露出するまでは、そのホトレジスト１２２の開口部１２２ａに対応する領域が、略一定のエッチング速度でエッチングされる。そして、窒化シリコン膜１２０およびサイドウォール１２１が露出すると、開口部１２２ａに対応する領域のうち、酸化シリコン膜（第１層間絶縁膜１０６）の部分では、それまでのエッチング速度を維持してエッチングが進行する。一方、窒化シリコン膜１２０およびサイドウォール１２１の部分では、酸化シリコン膜よりも低速でエッチングが進行する。
【００１６】
ここで、窒化シリコン膜１２０およびサイドウォール１２１の表面が露出してから、エッチングしなければならない酸化シリコン膜の膜厚は、窒化シリコン膜１２０の膜厚分１００ｎｍ、ワード配線１０５の厚さ分１４０ｎｍの合計２４０ｎｍとなる。酸化シリコン膜と窒化シリコン膜のエッチング速度比を５とすると、酸化シリコン膜２４０ｎｍをエッチングする間に窒化シリコン膜は約５０ｎｍエッチングされることになる。ワード配線１０５上に形成した窒化シリコン膜１２０の膜厚は１００ｎｍなので、厚さ５０ｎｍの窒化シリコン膜１２０が残ることになる。厚さ５０ｎｍの窒化シリコン膜１２０が残れば、図２５に丸印Ａで示した部分で第１コンタクトプラグ１０７、１０８とワード配線１０５がショートすることはない。
【００１７】
しかし、メモリセルの縮小化によって、コンタクトホールの径が小さくなると、コンタクトホールが深くなるほど、エッチング速度は低くなり、前記のエッチング速度比が維持できなくなる。
つまり、図２３に示すような第１層間絶縁膜１０６に第１コンタクトホール１２３を形成する場合のエッチングでは、酸化シリコン膜のエッチング速度が低くなり、窒化シリコン膜に対するエッチング速度比が３程度まで低下してしまう。その結果、ワード配線１０５上に形成した厚さ１００ｎｍの窒化シリコン膜１２０は、ｎ型拡散層１０３の表面が露出する前に全てエッチングされてしまい、第１コンタクトプラグ１０７、１０８とワード配線１０５は丸印Ａの部分でショートする問題が発生する。窒化シリコン膜１２０およびサイドウォール１２１の膜厚を厚くすれば、この問題を軽減できるが、第１層間絶縁膜１０６の形成が困難になるなどの副次的問題が発生し好ましくない。
【００１８】
上記問題に鑑み、本発明の目的は、層間絶縁膜に、ＳＡＣ法によってコンタクトホールを形成するに際して、ワード配線上に形成された絶縁膜がエッチングされてワード配線が露出するのを防止し、コンタクトプラグとワード配線のショートを防止することができる信頼性の高いコンタクトプラグの形成方法およびそれを用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するために、本発明のコンタクトプラグの形成方法は、基材上に、非晶質炭素膜を主材料とする犠牲膜を形成する工程と、前記犠牲膜にコンタクトホールを形成する工程と、前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することを特徴とする。
この構成によれば、例えば、基材上に、絶縁膜で覆われた配線層が形成されている場合に、この配線層を絶縁膜から露出させることなくコンタクトホールを形成することができ、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを防止することができる。
【００２０】
本発明においては、基材上に所定のパターンで形成された配線層の表面に、該配線層を覆うように絶縁膜を形成する工程と、前記基材上に、前記絶縁膜を覆うように、非晶質炭素を主材料とする犠牲膜を形成する工程と、前記犠牲膜のエッチング速度が前記絶縁膜のエッチング速度より高いエッチング方法を用いて、前記犠牲膜を貫通して前記基材の表面を露出させるコンタクトホールを形成する工程と、前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することが望ましい。
この構成によれば、配線層を絶縁膜から露出させることなくコンタクトホールを形成することができ、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを防止することができる。
【００２１】
本発明の半導体装置の製造方法は、所定のパターンで配線層が形成された半導体基板上に、前記配線層を覆うように、非晶質炭素を主材料とする犠牲膜を形成する工程と、前記犠牲膜に、該犠牲膜を貫通し、前記半導体基板の表面を露出させるコンタクトホールを形成する工程と、前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することを特徴とする。
この構成によれば、例えば、半導体基板上に、絶縁膜で覆われた配線層が形成されている場合に、この配線層を絶縁膜から露出させることなくコンタクトホールを形成することができ、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを防止することができる。その結果、信頼性に優れた半導体装置を歩留まりよく製造することができる。
【００２２】
本発明においては、半導体基板上に所定のパターンで形成された配線層の表面に、該配線層を覆うように絶縁膜を形成する工程と、前記半導体基板上に、前記絶縁膜を覆うように、非晶質炭素を主材料とする犠牲膜を形成する工程と、前記犠牲膜のエッチング速度が前記第１の絶縁膜のエッチング速度より高いエッチング方法を用いて、前記犠牲膜を貫通して前記半導体基板の表面を露出させるコンタクトホールを形成する工程と、前記コンタクトホール内に、導電性材料を埋め込んでコンタクトプラグを形成する工程と、を有することが望ましい。
この構成によれば、配線層を絶縁膜から露出させることなくコンタクトホールを形成することができ、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを防止することができる。その結果、信頼性に優れた半導体装置を歩留まりよく製造することができる。
【００２３】
本発明においては、前記コンタクトプラグを形成する工程の後、前記犠牲膜を、ハロゲンを実質的に含まない反応性ガスを用いるドライエッチング法によって除去する工程と、前記半導体基板上に、前記コンタクトプラグの周面および前記配線層の表面に形成された絶縁膜を覆うように、層間絶縁膜を形成する工程と、を有することが望ましい。
この構成によれば、犠牲膜を、コンタクトプラグや絶縁膜等の他の構造物に悪影響を及ぼすことなく除去することができる。
【００２４】
本発明においては、前記配線層は、複数の線状の配線がストライプ上に並列されたパターンを有し、前記コンタクトホールを形成する工程において、前記コンタクトホールを、前記配線同士の間に形成することが望ましい。
本発明の効果は、特に、このような位置にコンタクトホールを形成する場合に顕著に発揮される。
【００２５】
本発明においては、前記絶縁膜は、酸化シリコン、窒化シリコンの少なくともいずれかを主材料とすることが望ましい。
この構成によれば、コンタクトホールを形成する工程において、絶縁膜のエッチング速度に対する犠牲膜のエッチング速度の比を、極めて大きくすることができるため、犠牲膜のエッチング過程で絶縁膜がエッチングされ、配線層が露出するのを確実に防止することができる。その結果、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを確実に防止することができる。
【００２６】
本発明においては、前記絶縁膜は、酸化シリコンを主材料とすることが望ましい。
この構成によれば、酸化シリコンは、誘電率が比較的低いので、コンタクトプラグと配線層間の電気容量を低減することができる。
【００２７】
本発明においては、前記コンタクトホールを形成する工程において、前記エッチング方法は、ハロゲンを実質的に含まない反応性ガスのプラズマを用いるドライエッチング方法であることが望ましい。
この構成によれば、コンタクトホールを形成する工程において、絶縁膜のエッチング速度に対する犠牲膜のエッチング速度の比を、極めて大きくすることができるため、犠牲膜のエッチング過程で絶縁膜がエッチングされ、配線層が露出するのを確実に防止することができる。その結果、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを確実に防止することができる。
【００２８】
本発明においては、前記反応性ガスは、酸素、水素、窒素、アンモニアの少なくともいずれかを含有することが望ましい。
この構成によれば、コンタクトホールを形成する工程において、絶縁膜のエッチング速度に対する犠牲膜のエッチング速度の比を、極めて大きくすることができるため、犠牲膜のエッチング過程で絶縁膜がエッチングされ、配線層が露出するのを確実に防止することができる。その結果、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを確実に防止することができる。
【００２９】
本発明においては、前記コンタクトホールを形成する工程において、前記絶縁膜のエッチング速度に対する前記犠牲膜のエッチング速度の比が、１００以上であることが望ましい。
この構成によれば、コンタクトホールを形成する工程において、犠牲膜のエッチング過程で絶縁膜がエッチングされ、配線層が露出するのを確実に防止することができる。その結果、コンタクトホール内に形成されるコンタクトプラグと配線層とのショートを確実に防止することができる。
【００３０】
本発明においては、前記コンタクトホールを形成する工程の後、前記犠牲膜のコンタクトホール内の側壁に、絶縁膜を形成する工程を、有することが望ましい。
この構成によれば、非晶質炭素から成る犠牲膜にボイドが形成されていたとしても、コンタクトホール内の側壁に形成された絶縁膜によって、ボイドが塞がれる。したがって、コンタクトホール内に埋め込まれたコンタクトプラグの材料がボイド内に侵入し、これによってコンタクトプラグ間でショートが発生するのを防止することができる。
【発明の効果】
【００３１】
本発明によれば、半導体基板上に形成された配線層の上面および側面を窒化シリコンまたは酸化シリコン等の絶縁膜で覆った状態で、非晶質炭素からなる犠牲膜を形成している。非晶質炭素は、酸素、水素、アンモニアなどのハロゲンを含まない反応性ガスのプラズマを用いてドライエッチングすることができるので、配線層を覆っている絶縁膜を、ほとんどエッチングすることなく、非晶質炭素からなる犠牲膜中にコンタクトホールを形成することができる。したがって、配線層上に充分な膜厚の絶縁膜を残すことが可能となり、コンタクトプラグと配線層がショートすることを回避できる効果がある。
また、非晶質炭素からなる犠牲膜は、コンタクトプラグを形成した後、酸素等を用いて他の構造物に不都合な影響を及ぼすことなく選択的に除去することができる。その後、コンタクトプラグを覆うように、例えば酸化シリコンからなる層間絶縁膜を形成することができるので、以降のコンタクト形成工程も従来技術を用いて形成できる効果がある。
【００３２】
また、本発明によれば、配線層の上面及び側面を覆う材料として、自己整合法で従来から用いられている窒化シリコンに代えて、窒化シリコンよりも誘電率の低い酸化シリコンを用いることができるため、コンタクトプラグと配線層間の電気容量を低減することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明のコンタクトプラグの形成方法および半導体装置の製造方法について、図面を用いて詳細に説明する。
第１実施形態
【００３４】
まず、第１実施形態の半導体装置の製造方法によって製造される半導体装置の一例について、図１を用いて説明する。図１は、本発明の半導体装置の製造方法によって製造される半導体装置のメモリセル領域を、ビット配線と平行（ワード配線と垂直）に切った縦断面図である。
【００３５】
この半導体装置のメモリセル領域は、図示しない選択用トランジスタが設けられた半導体基板１と、この半導体基板１上に、層間絶縁膜６、９、１２を介して設けられたキャパシタ３２を有している。
半導体基板１の所定の領域には、酸化シリコンからなる素子分離領域２およびｎ型拡散層３が形成されている。ｎ型拡散層３は、ＭＯＳ型トランジスタのソース領域またはドレイン領域を構成する。
【００３６】
この半導体基板１の表面には、熱酸化法によって形成されたゲート絶縁膜４が設けられ、このゲート絶縁膜４を介して、ＭＯＳ型トランジスタを構成する図示しないゲート電極と、ワード配線５となる第１配線層が所定のパターンで設けられている。このワード配線５は、複数の配線が所定の間隔で並列されたパターンを有し、トランジスタのゲート電極と接続されている。また、このワード配線５は、例えば多結晶ポリシリコンによって構成されており、その上面に酸化シリコン膜２４が設けられ、その側面に酸化シリコン膜からなるサイドウォール２５が設けられている。なお、この酸化シリコン膜２４およびサイドウォール２５の代わりに、他の絶縁膜を用いてもよい。他の絶縁膜としては、窒化シリコン膜等が挙げられる。
【００３７】
ゲート絶縁膜４の上には、ゲート電極およびワード配線５を覆うように、例えば酸化シリコンからなる第１層間絶縁膜６が設けられている。この第１層間絶縁膜６には、複数の第１コンタクトプラグ（セルコンタクトプラグ）７、８が貫通して設けられている。この第１コンタクトプラグ７、８は、例えば所定の不純物濃度の多結晶ポリシリコンから成り、ワード配線５の配線同士の間に設けられている。
この第１層間絶縁膜６および第１コンタクトプラグ７の上には、例えば酸化シリコンから成る第２層間絶縁膜９が設けられている。この第２層間絶縁膜９には、第２コンタクトプラグ（ビットコンタクトプラグ）１０が貫通して設けられている。この第２コンタクトプラグ１０は、導電性材料から成り、第１コンタクトプラグ７と接続するように設けられている。
【００３８】
第２層間絶縁膜９および第２コンタクトプラグ１０の上には、ビット配線１１となる第２配線層が所定のパターンで設けられている。ビット配線１１は、タングステン等の導電性材料によって構成されている。このビット配線１１は、複数の配線が、ワード配線５の各配線と交差するように、所定の間隔で並列されたパターンを有し、第２コンタクトプラグ１０および第１コンタクトプラグ７を介して、ドレイン領域となるｎ型拡散層３と接続されている。
第２層間絶縁膜９上には、ビット配線１１を覆うように、例えば酸化シリコンから成る第３層間絶縁膜１２が設けられている。この第３層間絶縁膜１２、ビット配線１１および第２層間絶縁膜９には、第３コンタクトプラグ１３が貫通して設けられている。この第３コンタクトプラグ１３は、例えば所定の不純物濃度の多結晶ポリシリコンからなり、第１コンタクトプラグ８と接続するように設けられている。
【００３９】
第３層間絶縁膜１２および第３コンタクトプラグ１３の上には、例えば酸化シリコンからなる第４層間絶縁膜１４が設けられている。この第４層間絶縁膜１４には、第３コンタクトプラグ１３に対応する位置にシリンダホール３１が形成されている。このシリンダホール３１の内面には、第３コンタクトプラグ１３と接続するように、導電性材料からなる下部電極１５が設けられている。この下部電極１５は、第３コンタクトプラグ１３および第１コンタクトプラグ８を介して、ソース領域となるｎ型拡散層３と接続されている。
下部電極１５および第４層間絶縁膜１５（シリンダホール３１の隔壁部）の上には、高誘電率を有する容量絶縁膜１６および導電性材料からなる上部電極１７が設けられている。ここで、シリンダホール３１内の上部電極１７は、シリンダホール３１内を埋めるように設けられている。これら下部電極１５、容量絶縁膜１６および上部電極１７によってキャパシタ３２が構成されている。そして、さらに、上部電極１７上には、例えば酸化シリコンからなる第５層間絶縁膜１８が設けられ、第５層間絶縁膜１８上には、第３配線層１９が所定のパターンで設けられている。
【００４０】
次に、本発明のコンタクトプラグの形成方法を用いる半導体装置の製造方法について、図２〜図１２を用いて詳細に説明する。図２〜図１２は、第１実施形態の半導体装置の製造方法について、一連の工程を示す縦断面図である。
【００４１】
まず、図２に示すように、半導体基板１上の所定の領域に、酸化シリコンからなる深さ２５０ｎｍの素子分離領域２およびｎ型拡散層３を形成する。そして、この半導体基板１の表面に、熱酸化法によりゲート絶縁膜４を形成する。
次に、ゲート絶縁膜４の上に、ワード配線（配線層）５となる多結晶シリコン膜５ａを厚さ１４０ｎｍで形成し、この上に、酸化シリコン膜（絶縁膜）２４を積層する。この酸化シリコン２４膜は、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成し、多結晶シリコン膜をパターニングするためのドライエッチングマスクとして用いるため、厚さ１００ｎｍとする。そして、この酸化シリコン膜２４の上に、ワード配線５に対応するパターンでホトレジストパターン２２を形成する。
【００４２】
次に、図３に示すように、ホトレジストパターン２２をマスクとして、酸化シリコン膜２４を、フッ素を含有する反応性ガスのプラズマを用いてドライエッチングする。次いで、酸化シリコン膜２４をマスクとして、多結晶シリコン膜５ａを、塩素を含有する反応性ガスのプラズマを用いてドライエッチングし、ワード配線５を形成する。この段階で、ワード配線５上に残った酸化シリコン膜２４の膜厚は、例えば３０ｎｍである。
【００４３】
次に、図４に示すように、ワード配線５および酸化シリコン膜２４の側面に、周知の方法でサイドウォール（絶縁膜）２５を形成する。このサイドウォール２５には、例えばＣＶＤ法によって形成された厚さ２０ｎｍの酸化シリコン膜を用いる。この段階で、ワード配線５は、上面および側面が、酸化シリコン膜２４および酸化シリコンから成るサイドウォール２５で覆われている。なお、上記の酸化シリコン膜２４およびサイドウォール２５には、窒化シリコンを用いても良い。
【００４４】
次に、図５に示すように、厚さ３００ｎｍの非晶質炭素膜から成る犠牲層間膜（犠牲膜）２６を形成する。
非晶質炭素膜の形成方法としては、例えば、ブタン（Ｃ４Ｈ１０）を原料ガスとし、温度５５０℃で行うプラズマＣＶＤ法を用いることができる。
原料ガスには、ブタン以外の水素化炭素ガスを用いることもできる。また、成膜温度は、５５０℃に限定されるものではなく、常温２５℃〜７００℃の範囲で設定することができる。
また、非晶質炭素膜の形成方法は、プラズマＣＶＤに限定されず、この他の形成方法であってもよい。
この段階で、酸化シリコン膜２４およびサイドウォール２５で覆われたワード配線５は、非晶質炭素膜から成る犠牲層間膜２６でほぼ完全に被覆される。
次に、犠牲層間膜２６上に、プラズマＣＶＤ法により、厚さ７０ｎｍの酸化シリコン膜２７を形成する。
【００４５】
次に、図６に示すように、酸化シリコン膜２７上に、周知のリソグラフィ法を用いてホトレジストパターン２３を形成する。このホトレジストパターン２３は、後述する第１コンタクトホール２８の形成領域に対応する領域に開口部２３ａを有するような平面形状で形成する。なお、ここでは本発明の効果を明確にするために、ホトレジストパターン２３の開口幅が、ワード配線５の配線間の間隔よりも拡大し、開口部２３ｂの一部がワード配線５に重なって形成された場合を例にする。
【００４６】
そして、このホトレジストパターン２３をマスクとして、酸化シリコン膜２７を、フッ素を含有する反応性ガスのプラズマを用いて、ドライエッチングする。これにより、酸化シリコン膜２７が、ホトレジストパターン２３と略同様の平面形状にパターニングされる。
ここで、通常、ホトレジストを光照射によってパターニングする場合、下地積層膜での反射や回折光の影響を防ぐため、ホトレジストの下に厚さ１００ｎｍ程度の反射防止層を設ける必要があるが、非晶質炭素膜２６は光吸収効果を有するので反射防止層の形成を省略できる利点がある。なお、本実施形態の場合にも、反射防止層を設けるようにしても差し支えなく、例えば、厚さ１５ｎｍの極めて薄い酸窒化シリコンをプラズマＣＶＤ法により設けることができる。
【００４７】
次に、図７に示すように、酸化シリコン膜２７をマスクとして、非晶質炭素膜から成る犠牲層間膜２６をドライエッチングし、第１のコンタクトホール２８を形成する。
このドライエッチングには、非晶質炭素膜の構成元素が炭素であることから、酸素とアルゴンの混合ガス等のプラズマでエッチングすることが可能である。
このようにフッ素や塩素のようなハロゲンを含まない反応性ガスを用いるので、酸化シリコン膜２７および２４、サイドウォール２５は、ほとんどエッチングされることがない。すなわち、酸化シリコン膜２７および２４、サイドウォール２５に対して、ほぼ無限大の選択比（エッチング速度比）で非晶質炭素膜をエッチングすることが可能となる。
【００４８】
したがって、このようなドライエッチングによって、酸化シリコン膜２７をマスクとして、犠牲層間膜２６をエッチングすると、酸化シリコン膜２４およびサイドウォール２５の表面が露出するまでは、そのマスクの開口部２３ａに対応する領域が、略一定のエッチング速度でエッチングされる。そして、酸化シリコン膜２４およびサイドウォール２５が露出すると、開口部２３ａに対応する領域のうち非晶質炭素膜（犠牲層間膜２６）の部分では、それまでのエッチング速度を維持してエッチングが進行し、最終的に半導体基板１の表面が露出する。一方、酸化シリコン膜２４およびサイドウォール２５の部分は、ほとんどエッチングされず、そのまま残存する。
【００４９】
すなわち、エッチング領域が（ホトレジストパターン２３の開口部２３ａ）が、ワード配線５と重なっていたとしても、酸化シリコン膜２４およびサイドウォール２５が露出した時点からは、酸化シリコン膜２４およびサイドウォール２５に対して自己整合的にホールが形成されるので、第１コンタクトホール２８を、ワード配線５を露出させることなく形成することができる。したがって、ホトレジストパターン２３の加工精度を緩和することができる。
【００５０】
また、前述のように酸化シリコン膜２４およびサイドウォール２５に対する非晶質炭素膜のエッチング速度比はほぼ無限大であるので、形成する第１コンタクトホール２８の径が縮小されることによって、犠牲層間膜２６のエッチング速度がある程度低くなっても、酸化シリコン膜２７および２４、サイドウォール２５に対するエッチング速度比は、極めて大きな値となる。したがって、コンタクトホールの径が小さく、微細な半導体装置を製造する場合にも、ワード配線５を露出させることなく、第１コンタクトホール２８を形成することができる。
【００５１】
本実施形態では、非晶質炭素膜を、酸素とアルゴンガスの混合ガスのプラズマを用いてドライエッチングする。プラズマの条件は、圧力１５ｍＴｏｒｒ（２.０Ｐａ）、高周波パワー３００Ｗ、温度２０℃とする。反応性ガスとしては、上記混合ガスの他、水素と窒素の混合ガスやアンモニアなどを用いることもできる。
【００５２】
また、本実施形態では、ワード配線５の上面に形成する絶縁膜および側面に形成するサイドウォール２５として酸化シリコン膜を用いている。酸化シリコン膜は、自己整合法で従来から用いられている窒化シリコン膜より誘電率が低いので、第１コンタクトプラグ７、８とワード配線５間の電気容量を低減することができる。なお、ワード配線５の上面および側面に形成する絶縁膜は、酸化シリコン膜に限定されるものではなく、非晶質炭素膜のエッチング速度に対するエッチング速度の比が極めて大きなものであれば、窒化シリコン膜等の他の絶縁膜であってもよい。
他の絶縁膜としては、該絶縁膜のエッチング速度に対する非晶質炭素膜のエッチング速度の比が、１００以上となるものを用いるのが好ましい。エッチング速度比が１００以上の絶縁膜を用いることにより、ワード配線５の露出を確実に防止しつつ、第１コンタクトホール２８を形成することができる。
【００５３】
なお、以上のような非晶質炭素膜２６のドライエッチング中に、ホトレジストパターン２３は、全てエッチングされて消滅し、酸化シリコン膜２７は、そのまま残存する。
【００５４】
次に、図８に示すように、第１コンタクトホール２８が埋まるように、リンを含有する多結晶シリコン膜をＣＶＤ法により形成した後、犠牲層間膜２６の表面に形成された不要な多結晶シリコン膜を周知の方法によりエッチバックする。その結果、リンを含有する多結晶シリコンから成る第１コンタクトプラグ７、８が形成される。
【００５５】
この第１コンタクトプラグ７、８を構成する多結晶シリコン膜は、成膜時に多結晶状態で成膜することによって形成してもよいが、非晶質状態で形成し、後の工程で熱処理して多結晶化することによって形成してもよい。
非晶質炭素膜は、比較的低温（本実施例では５５０℃）で形成されるので、この非晶質炭素膜に熱的変形を及ぼさないためには、多結晶シリコン膜をより低温で形成することが望ましい。シリコン膜を多結晶状態で形成する場合には、６００℃程度の温度を必要とするが、非晶質状態のシリコン膜は５３０℃程度で形成できるので、非晶質炭素膜に何らの熱的変形を及ぼすことなく形成することができる。したがって、多結晶シリコン膜は、非晶質状態のシリコン膜を形成した後、熱処理を施して多結晶化する方法によって形成することが望ましい。
【００５６】
次に、図９に示すように、酸化シリコン膜２７を、ＢＨＦ（弗酸緩衝溶液）により除去する。このとき第１コンタクトプラグ７、８および犠牲層間膜２６はエッチングされず、犠牲層間膜２６表面に形成された酸化シリコン膜２７だけを選択的に除去することができる。
【００５７】
次に、図１０に示すように、非晶質炭素膜から成る犠牲層間膜２６を全て除去する。犠牲層間膜２６の除去は、第１コンタクトホール２８の形成と同様に、フッ素等のハロゲンを含有する反応性ガスを用いることなく、酸素等のプラズマを用いるドライエッチングによって行うことができる。したがって、第１コンタクトプラグ７、８、酸化シリコン膜２４およびサイドウォール２５に何ら悪影響を及ぼすことなく、犠牲層間膜２６を除去することができる。犠牲層間膜２６を除去することにより、第１コンタクトプラグ７、８の柱が形成される。
【００５８】
次に、図１１に示すように、半導体基板１上に、第１コンタクトプラグ７、８を全て覆うように、厚さ３５０ｎｍの酸化シリコン膜から成る第１層間絶縁膜６を形成する。この第１層間絶縁膜６の形成方法としては、モノシラン（ＳｉＨ４）と酸素を原料ガスとするバイアスＨＤＰ（High Density Plasma）−ＣＶＤ法を用いることができる。
【００５９】
次に、図１２に示すように、ＣＭＰ（Chemical Mechanical Polishing）法により、第１層間絶縁膜６表面を研磨し、第１コンタクトプラグ７、８の表面を露出させる。
次に、第１層間絶縁膜６および第１コンタクトプラグ７、８の上に、厚さ４００ｎｍの酸化シリコン膜から成る第２層間絶縁膜９を、第１層間絶縁膜６と同様の方法で形成する。
そして、ホトレジストパターンをマスクとして、第２層間絶縁膜９をドライエッチングし、第２層間絶縁膜９を貫通して、第１コンタクトプラグ７に達する第２コンタクトホール２９を形成する。その後、ドライエッチングを行い、ホトレジストパターンを除去する。
【００６０】
次に、第２コンタクトホール２９内に、ＣＶＤ法により、Ｔｉ膜とＴｉＮ膜を順番に１０ｎｍと２０ｎｍ程度形成した後、タングステンを充填する。その後、ＣＭＰ法により、第２層間絶縁膜９の表面に形成された余分なＴｉ、ＴｉＮ及びタングステンを除去する。その結果、第２コンタクトプラグ１０が形成される。
【００６１】
次に、第２の層間絶縁膜９および第２コンタクトプラグ１０の上に、スパッタ法により、ＴｉＮ膜とタングステン膜を、それぞれ１０ｎｍと５０ｎｍ程度の膜厚で順次形成する。そして、これらの膜を、ホトレジストパターンをマスクとしてドライエッチングし、ビット配線１１となる第２配線層を形成する。そして、ビット配線１１の表面に、図示しない酸化保護膜となるシリコン窒化膜を、ＣＶＤ法により１０ｎｍ程度形成する。 
【００６２】
次に、第２の層間絶縁膜９およびビット配線１１の上に、厚さ２００ｎｍの酸化シリコン膜から成る第３層間絶縁膜１２を、第１層間絶縁膜６と同様の方法で形成する。
次に、ホトレジストパターンをマスクとして、この第３の層間絶縁膜１２、ビット配線１１および第２層間絶縁膜９をドライエッチングし、これらの膜９、１１、１２を貫通して、第１コンタクトプラグ８に達する第３コンタクトホール３０を形成する。その後、ドライエッチングを行い、ホトレジストパターンを除去する。
次に、第３コンタクトホール３０が埋まるように、リンを含有する多結晶シリコン膜をＣＶＤ法により形成した後、第３層間絶縁膜１２の表面に形成された余分な多結晶シリコン膜を周知の方法によりエッチバックする。その結果、リンを含有する多結晶シリコンから成る第３コンタクトプラグ１３が形成される。
【００６３】
次に、第３層間絶縁膜１２および第３コンタクトプラグ１３の上に、図示しないエッチングストッパ窒化膜を形成し、その上に、厚さ２０００ｎｍの酸化シリコン膜から成る第４層間絶縁膜１４を、第１層間絶縁膜６と同様の方法で形成する。そして、ホトレジストパターンをマスクとして、この第４層間絶縁膜１４を貫通して第３コンタクトプラグ１３に達するシリンダホール３１を形成する。
次に、後工程で形成する下部電極１５と第３コンタクトプラグ１３との界面での抵抗を抑えるために、フッ酸を含有する溶液によりウェット前処理を行い、第３コンタクトプラグ１３表面に付いている自然酸化膜を除去する。
【００６４】
次に、シリンダホール３１の内面に、下部電極１５として、例えばＴｉ膜とＴｉＮ膜を、それぞれ高温プラズマＣＶＤ法と熱ＣＶＤ法を用いて順に成膜し、積層膜を設ける。Ｔｉ膜とＴｉＮ膜の膜厚は、それぞれ１０ｎｍと２０ｎｍ程度とする。Ｔｉ膜の成膜を、６５０℃程度の高温で行うと、シリンダホール３１の底面に露出する第３コンタクトプラグ１３のシリコンと、Ｔｉとが反応することによって、Ｔｉ膜がインサイチュ（in-situ）にシリサイド化する。その結果、第３コンタクトプラグ１３と下部電極１５との界面にシリサイド（ＴｉＳｉ２）と呼ばれる抵抗が低い膜が形成される。
その後、第４層間絶縁膜１４の表面（シリンダホール３１の隔壁部の上面）に形成された余分なＴｉ膜およびＴｉＮ膜を除去する。
【００６５】
次に、シリンダホール３１内の下部電極１５の表面および第４層間絶縁膜１４の表面（シリンダホール３１の隔壁部の上面）に、厚さ数ｎｍ程度の高誘電率材料からなる容量絶縁膜１６を形成した後、ＴｉＮから成る上部電極１７を形成する。
次に、上部電極上に、厚さ８００ｎｍの酸化シリコン膜から成る第５層間絶縁膜１８を、第１層間絶縁膜と同様の方法で形成する。
そして、第５層間絶縁膜１８上に、導電性材料からなる膜を形成し、ホトレジストパターンをマスクとしてドライエッチングすることにより、第３の配線層１９を形成する。
以上の工程により半導体装置が完成する。
【００６６】
このような製造方法によれば、半導体基板１上に形成されたワード配線５の上面および側面を、酸化シリコン膜または窒化シリコン膜等の絶縁膜で覆った状態で、非晶質炭素からなる犠牲層間膜２６を形成している。非晶質炭素は、酸素、水素、アンモニアなどのハロゲンを含まない反応性ガスのプラズマを用いてドライエッチングすることができるので、ワード配線５を覆っている絶縁膜を、ほとんどエッチングすることなく、非晶質炭素からなる犠牲層間膜２６中に第１コンタクトホール２８を形成することができる。したがって、ワード配線５上に充分な膜厚の絶縁膜を残すことが可能となり、第１コンタクトプラグ７、８とワード配線５がショートすることを回避できる効果がある。
【００６７】
また、非晶質炭素からなる犠牲層間膜２６は、第１コンタクトプラグ７、８を形成した後、酸素等を用いて他の構造物に不都合な影響を及ぼすことなく選択的に除去することができる。その後、第１コンタクトプラグ７、８を覆うように、例えば酸化シリコンからなる第１層間絶縁膜６を形成することができるので、以降のコンタクト形成工程も従来技術を用いて形成できる効果がある。
第２実施形態
【００６８】
前述の第１実施形態では、非晶質炭素膜からなる犠牲層間膜２６に第１コンタクトホール２８を形成した後、リンを含有する多結晶シリコン膜からなる第１コンタクトプラグ７、８を形成する。非晶質炭素膜は、プラズマＣＶＤ法で形成するために段差被覆性がやや悪くなり、例えば密集したワード配線５を覆うように形成すると、ワード配線５の隣り合配線間を完全に埋めることができず、非晶質炭素膜中にボイドが発生することが懸念される。ボイドが発生すると、第１コンタクトプラグ７、８を形成する際に、シリコン膜がボイド内に浸入して形成されてしまい、このボイドに侵入したシリコン膜を介して、隣り合う第１コンタクトプラグ７、８同士がショートする問題が発生する懸念がある。
この第２実施形態の製造方法は、このようなボイドの発生に起因する第１コンタクトプラグ７、８同士のショートを防止するものである。
【００６９】
まず、第２実施形態の半導体装置の製造方法によって製造される半導体装置の一例について、図１３を用いて説明する。なお、第２実施形態においては、前記第１実施形態と同様の構成についてはその説明を省略する。
図１３は、第２実施形態の半導体装置の製造方法によって製造される半導体装置のメモリセル領域を示す縦断面図である。
この半導体装置は、第１コンタクトホール２８内の側壁に、絶縁膜として窒化シリコン膜３３が設けられていること以外は、前記第１実施形態の製造方法によって製造される半導体装置と同様である。
【００７０】
この半導体装置は、次のようにして製造される。図１４〜図１９は、第２実施形態の半導体装置の製造方法について、一連の工程を示す縦断面図である。
まず、前記第１実施形態と同様に、半導体基板１上に、素子分離領域２、ｎ型拡散層３、ゲート絶縁膜４、ワード配線５、犠牲層間膜２６および第１コンタクトホール２８を形成する。
【００７１】
次に、図１４に示すように、犠牲層間膜２６に形成された第１コンタクトホール２８内の側壁に、絶縁膜として、厚さ１０ｎｍの窒化シリコン膜３３を形成する。
第１コンタクトホール２８内の側壁に、窒化シリコン膜３３を成膜することにより、犠牲層間膜２６を構成する非晶質炭素膜にボイドが存在していたとしても、これらボイドのうち第１コンタクトホール２８の側壁に臨むボイドの開口は塞ぐことができる。
【００７２】
窒化シリコン膜３３は、例えばシラン（ＳｉＨ４）とアンモニア（ＮＨ３）を原料ガスとするプラズマＣＶＤ法で形成することができる。成膜温度は、本実施形態では４５０℃とするが、これに限定されるものではなく、２５０〜５００℃の範囲で設定することができる。
また、窒化シリコン膜の形成方法としては、プラズマＣＶＤに限らず、他の方法を用いても構わない。窒化シリコン膜の他の形成方法として、ＡＬＤ（Atomic Layer Deposition）法なども用いることができる。
また、窒化シリコン膜の代わりに、他の絶縁膜を設けるようにしてもよい。他の絶縁膜としては、プラズマＣＶＤシリコン酸化膜等が挙げられる。
【００７３】
絶縁膜３３の膜厚は、５ｎｍ〜３０ｎｍであるのが望ましい。絶縁膜３３の膜厚が５ｎｍより薄いと、ボイドを塞ぐ効果が十分に得られない可能性がある。また、絶縁膜の膜厚が、３０ｎｍより厚いと、第１コンタクトホール２８の内径が小さくなることから、その内部に、多結晶シリコン膜を埋め込むのが困難になる可能性がある。
【００７４】
次に、図１５に示すように、第１のコンタクトホール２８の底に形成された不要な窒化シリコン膜３３をドライエッチングして除去し、ｎ型拡散層３を露出させる。このとき、犠牲層間膜２６の上面に形成された窒化シリコン膜３３も、同時にエッチングされ、消滅する。その結果、第１コンタクトホール２８内の側壁およびサイドウォール２５の側壁にのみ、窒化シリコン膜３３が残存する。これら窒化シリコン膜３３により、ボイドを塞いだ状態が維持される。
【００７５】
次に、図１６に示すように、リンを含有する多結晶シリコン膜から成る第１コンタクトプラグ７、８を形成する。
ここで、第１コンタクトホール２８内の側壁に窒化シリコン膜３３が形成されていることにより、第１コンタクトプラグ７、８の材料であるシリコン膜が、犠牲層間膜２６に生じたボイド内に侵入するのが防止される。
次に、犠牲層間膜２６の上面に形成された酸化シリコン膜２７を、ＢＨＦ（弗酸緩衝溶液）により除去する。
【００７６】
次に、図１７に示すように、犠牲層間膜２６を除去し、第１のコンタクトプラグ７、８の柱を形成する。このとき、窒化シリコン膜３３は、第１コンタクトプラグ７、８の側壁に残存している。
次に、図１８に示すように、酸化シリコン膜から成る第１層間絶縁膜１０６を形成する。酸化シリコン膜は、バイアスＨＤＰ−ＣＶＤ法によって成膜する。
次に、図１９に示すように、第１層間絶縁膜６をＣＭＰ法により研磨し、第１のコンタクトプラグ７、８の表面を露出させる。
【００７７】
以上の第１コンタクトプラグ７、８の形成、酸化シリコン膜２７および犠牲層間膜２６の除去、第１層間絶縁膜６の形成および研磨は、前記第１実施形態と同様の条件で行うことができる。
この後、前記第１実施形態と同様の工程を行うことにより、図７に示す半導体装置が完成する。
【００７８】
第２実施形態においても、前記第１実施形態と同様の効果が得られる。
また、この第２実施形態では、特に、犠牲層間膜２６に第１コンタクトホール２８を形成した後、第１コンタクトホール１８内の側壁を絶縁膜３３で被覆する。これにより、犠牲層間膜２６を構成する非晶質炭素膜にボイドが発生したとしてもボイドが絶縁膜３３で塞がれる。したがって、第１コンタクトプラグ７、８の材料であるシリコン膜が、このボイド内に侵入するのが防止され、このシリコン膜を介して、隣り合う第１コンタクトプラグ７、８間がショートするのを防止することができる。
なお、以上の第１実施形態および第２実施形態において、半導体記憶装置を構成する各部の構成材料、膜厚および形成方法は一例であって、本発明の範囲を逸脱しない範囲で適宜変更することができる。
【産業上の利用可能性】
【００７９】
本発明の活用例として、ＤＲＡＭやＤＲＡＭを含む混載ＬＳＩの製造方法が挙げられる。
【図面の簡単な説明】
【００８０】
【図１】第１実施形態の半導体装置の製造方法によって製造される半導体装置を示す縦断面図である。
【図２】第１実施形態の半導体装置の製造方法を工程順に示すもので、多結晶シリコン膜上にホトレジストパターンを形成した状態を示す縦断面図である。
【図３】第１実施形態の半導体装置の製造方法を工程順に示すもので、多結晶シリコン膜をエッチングすることによってワード配線を形成した状態を示す縦断面図である。
【図４】第１実施形態の半導体装置の製造方法を工程順に示すもので、ワード配線を酸化シリコン膜およびサイドウォールによって覆った状態を示す縦断面図である。
【図５】第１実施形態の半導体装置の製造方法を工程順に示すもので、ワード配線上に、犠牲層間膜および酸化シリコン膜を形成した状態を示す縦断面図である。
【図６】第１実施形態の半導体装置の製造方法を工程順に示すもので、ホトレジストパターンを用いて酸化シリコン膜をパターニングした状態を示す縦断面図である。
【図７】第１実施形態の半導体装置の製造方法を工程順に示すもので、犠牲層間膜に第１コンタクトホールを形成した状態を示す縦断面図である。
【図８】第１実施形態の半導体装置の製造方法を工程順に示すもので、第１コンタクトホール内に第１コンタクトプラグを形成した状態を示す縦断面図である。
【図９】第１実施形態の半導体装置の製造方法を工程順に示すもので、犠牲層間膜上に形成した酸化シリコン膜を除去した状態を示す縦断面図である。
【図１０】第１実施形態の半導体装置の製造方法を工程順に示すもので、犠牲層間膜を除去した状態を示す縦断面図である。
【図１１】第１実施形態の半導体装置の製造方法を工程順に示すもので、第１層間絶縁膜を形成した状態を示す縦断面図である。
【図１２】第１実施形態の半導体装置の製造方法を工程順に示すもので、第１層間絶縁膜から第１コンタクトプラグの上端面を露出させた状態を示す縦断面図である。
【図１３】第２実施形態の半導体装置の製造方法によって製造される半導体装置を示す縦断面図である。
【図１４】第２実施形態の半導体装置の製造方法を工程順に示すもので、第１コンタクトホール内の側壁に絶縁膜を形成した状態を示す縦断面図である。
【図１５】第２実施形態の半導体装置の製造方法を工程順に示すもので、不要な絶縁膜を除去した状態を示す縦断面図である。
【図１６】第２実施形態の半導体装置の製造方法を工程順に示すもので、犠牲層間膜上に形成した酸化シリコン膜を除去した状態を示す縦断面図である。
【図１７】第２実施形態の半導体装置の製造方法を工程順に示すもので、犠牲層間膜を除去した状態を示す縦断面図である。
【図１８】第２実施形態の半導体装置の製造方法を工程順に示すもので、第１層間絶縁膜を形成した状態を示す縦断面図である。
【図１９】第２実施形態の半導体装置の製造方法を工程順に示すもので、第１層間絶縁膜から第１コンタクトプラグの上端面を露出させた状態を示す縦断面図である。
【図２０】従来の半導体装置を示す縦断面図である。
【図２１】従来の半導体装置の製造方法を工程順に示すもので、ワード配線を酸化シリコン膜およびサイドウォールによって覆った状態を示す縦断面図である。
【図２２】従来の半導体装置の製造方法を工程順に示すもので、ワード配線上に、第１層間絶縁膜およびホトレジストを形成した状態を示す縦断面図である。
【図２３】従来の半導体装置の製造方法を工程順に示すもので、犠牲層間膜に第１コンタクトホールを形成した状態を示す縦断面図である。
【図２４】従来の半導体装置の製造方法を工程順に示すもので、第１コンタクトホール内に第１コンタクトプラグを形成した状態を示す縦断面図である。
【図２５】従来の半導体装置の製造方法を工程順に示すもので、第１層間絶縁膜から第１コンタクトプラグの上端面を露出させた状態を示す縦断面図である。
【符号の説明】
【００８１】
１…半導体基板、２…素子分離領域、３…ｎ型拡散層、４…ゲート絶縁膜、５…ワード配線（配線層）、６…第１層間絶縁膜（層間絶縁膜）  ７、８…第１コンタクトプラグ（コンタクトプラグ）、９…第２層間絶縁膜、１０…第２コンタクトプラグ、１１…ビット配線、１２…第３層間絶縁膜、１３…第３コンタクトプラグ、１４…第４層間絶縁膜、１５…下部電極、１６…容量絶縁膜、１７…上部電極、１８…第５層間絶縁膜、１９…第３配線層、２２、２３…ホトレジストパターン、２４…酸化シリコン膜（絶縁膜）、２５…サイドウォール（絶縁膜）、２６…犠牲層間膜（犠牲膜）、２７…酸化シリコン膜、２８…第１コンタクトホール、３３…窒化シリコン膜（絶縁膜）
【図１】
2008306067.tif 000003
【図２】
2008306067.tif 000004
【図３】
2008306067.tif 000005
【図４】
2008306067.tif 000006
【図５】
2008306067.tif 000007
【図６】
2008306067.tif 000008
【図７】
2008306067.tif 000009
【図８】
2008306067.tif 000010
【図９】
2008306067.tif 000011
【図１０】
2008306067.tif 000012
【図１１】
2008306067.tif 000013
【図１２】
2008306067.tif 000014
【図１３】
2008306067.tif 000015
【図１４】
2008306067.tif 000016
【図１５】
2008306067.tif 000017
【図１６】
2008306067.tif 000018
【図１７】
2008306067.tif 000019
【図１８】
2008306067.tif 000020
【図１９】
2008306067.tif 000021
【図２０】
2008306067.tif 000022
【図２１】
2008306067.tif 000023
【図２２】
2008306067.tif 000024
【図２３】
2008306067.tif 000025
【図２４】
2008306067.tif 000026
【図２５】
2008306067.tif 000027