(57)【要約】【課題】メモリセルの微細化を図る。【解決手段】半導体記憶装置は、第１及び第２の部分１３ａ、１３ｂを有し、第１及び第２の部分は第１の方向に第１のスペースＳ１を有する第１の抵抗変化素子ＭＴＪと、第１の抵抗変化素子と第１の方向に距離Ｆを有して配置され、第３及び第４の部分１３ａ’、１３ｂ’を有し、第３及び第４の部分は第１の方向に第２のスペースＳ２を有し、第１及び第２のスペースは距離より短い第２の抵抗変化素子ＭＴＪ’とを具備する。【選択図】      図１
2008235356.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の部分を有し、前記第１及び第２の部分は第１の方向に第１のスペースを有する第１の抵抗変化素子と、
前記第１の抵抗変化素子と前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２の抵抗変化素子と
を具備することを特徴とする半導体記憶装置。
【請求項２】
前記第１の抵抗変化素子は第５及び第６の部分をさらに有し、
前記第２の抵抗変化素子は第７及び第８の部分をさらに有し、
前記第１、第２、第５及び第６の部分は四角形の頂点に分離して配置され、
前記第３、第４、第７及び第８の部分は四角形の頂点に分離して配置される
ことを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第１乃至第４の部分は、前記第１の方向と直交する第２の方向に延在したライン状であることを特徴とする請求項１に記載の半導体記憶装置。
【請求項４】
第１の抵抗変化素子と、
前記第１の抵抗変化素子と第１の方向に離間して配置された第２の抵抗変化素子と、
前記第１の抵抗変化素子に接続され、第１及び第２の部分を有し、前記第１及び第２の部分は前記第１の方向に第１のスペースを有する第１のコンタクトと、
前記第２の抵抗変化素子に接続され、前記第１のコンタクトと前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２のコンタクトと
を具備することを特徴とする半導体記憶装置。
【請求項５】
抵抗変化膜上に第１の材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の側面のみに前記第１の材料からなる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の周囲及び前記第２の絶縁膜上に前記第２の材料からなる第４の絶縁膜を堆積する工程と、
前記第４の絶縁膜を平坦化し、前記第２及び第３の絶縁膜を露出する工程と、
前記第３の絶縁膜で覆われていない領域の前記第１、第２及び第４の絶縁膜を除去し、前記抵抗変化膜上に前記第１及び第３の絶縁膜からなるマスクを形成する工程と、
前記マスクを用いて前記抵抗変化膜を除去し、メモリセル毎に抵抗変化素子を形成する工程と
を具備する半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子を有する半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の加工技術において、最小加工寸法（Ｆ：Future Size）は露光装置の解像度に強く依存している。このため、メモリセルの面積の縮小化、チップの微細化及び高集積化は、露光装置の性能に大きく制約されている。
【０００３】
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
【特許文献１】特開２００６−１５６６５７号公報
【特許文献２】特開２００１−１５６２８３号公報
【特許文献３】特開平７−２６３６７７号公報
【特許文献４】特開平６−０７７１８０号公報
【特許文献５】特開平５−１９８８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、メモリセルの微細化を図ることが可能な半導体記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の第１の視点による半導体記憶装置は、第１及び第２の部分を有し、前記第１及び第２の部分は第１の方向に第１のスペースを有する第１の抵抗変化素子と、前記第１の抵抗変化素子と前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２の抵抗変化素子とを具備する。
【０００６】
本発明の第２の視点による半導体記憶装置は、第１の抵抗変化素子と、前記第１の抵抗変化素子と第１の方向に離間して配置された第２の抵抗変化素子と、前記第１の抵抗変化素子に接続され、第１及び第２の部分を有し、前記第１及び第２の部分は前記第１の方向に第１のスペースを有する第１のコンタクトと、前記第２の抵抗変化素子に接続され、前記第１のコンタクトと前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２のコンタクトとを具備する。
【０００７】
本発明の第３の視点による半導体記憶装置の製造方法は、抵抗変化膜上に第１の材料からなる第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の材料からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜の側面のみに前記第１の材料からなる第３の絶縁膜を形成する工程と、前記第３の絶縁膜の周囲及び前記第２の絶縁膜上に前記第２の材料からなる第４の絶縁膜を堆積する工程と、前記第４の絶縁膜を平坦化し、前記第２及び第３の絶縁膜を露出する工程と、前記第３の絶縁膜で覆われていない領域の前記第１、第２及び第４の絶縁膜を除去し、前記抵抗変化膜上に前記第１及び第３の絶縁膜からなるマスクを形成する工程と、前記マスクを用いて前記抵抗変化膜を除去し、メモリセル毎に抵抗変化素子を形成する工程とを具備する。
【発明の効果】
【０００８】
本発明によれば、メモリセルの微細化を図ることが可能な半導体記憶装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１０】
［１］第１の実施形態
第１の実施形態は、磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）で記憶素子として用いられる磁気抵抗効果素子の微細化を図る例である。ここでは、磁気抵抗効果素子としてＭＴＪ素子（Magnetic Tunnel Junction）を例に挙げる。
【００１１】
［１−１］構造
図１（ａ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１（ｂ）は、図１（ａ）のＩＢ−ＩＢ線に沿った断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００１２】
図１（ａ）及び（ｂ）に示すように、絶縁膜１１内にトランジスタ（図示せず）に繋がるコンタクト１２が形成され、このコンタクト１２上にＭＴＪ素子ＭＴＪが形成されている。このＭＴＪ素子ＭＴＪの周囲はシリコン酸化膜（ＳｉＯ２膜）２１で埋め込まれており、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上に配線２２が形成されている。ＭＴＪ素子ＭＴＪの底面はコンタクト１２に接続され、ＭＴＪ素子ＭＴＪの上面は配線２２に接続されている。
【００１３】
ここで、１セルＭＣ内には１つのＭＴＪ素子ＭＴＪと１つのトランジスタ（図示せず）が配置されている。１つのＭＴＪ素子ＭＴＪは、第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有する。この第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄは四角形の頂点となる４隅に分離して配置されたレイアウトになっている。この四角形は例えば正方形であるが、第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄは合わせずれ等により正方形の頂点から多少ずれて配置されてもよい。
【００１４】
第１及び第２の部分１３ａ、１３ｂは、Ｘ方向に第１のスペースＳ１を有して配置されている。同様に、第３及び第４の部分１３ｃ、１３ｄは、Ｘ方向に第１のスペースＳ１を有して配置されている。この第１のスペースＳ１は、Ｘ方向に隣接するＭＴＪ素子ＭＴＪ、ＭＴＪ’間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
【００１５】
第１及び第３の部分１３ａ、１３ｃは、Ｙ方向に第２のスペースＳ２を有して配置されている。同様に、第２及び第４の部分１３ｂ、１３ｄは、Ｙ方向に第２のスペースＳ２を有して配置されている。この第２のスペースＳ２は、Ｙ方向に隣接するＭＴＪ素子間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
【００１６】
上述する第１及び第２のスペースＳ１、Ｓ２は、本例の場合は等しいが、異なっていてもよい。
【００１７】
第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄの各平面形状は、例えば正方形であり、例えば全て同じ面積である。
【００１８】
第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄのＸ方向の幅Ｗ１は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜（ＳｉＮ膜）１６の側壁膜厚で決まる（図２（ａ）及び（ｂ）参照）。
【００１９】
第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄのＹ方向の幅Ｗ２は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ２は、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜２０の側壁膜厚で決まる（図５（ａ）乃至（ｃ）参照）。
【００２０】
［１−２］製造方法
図２（ａ）及び（ｂ）から図９（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
【００２１】
まず、図２（ａ）及び（ｂ）に示すように、絶縁膜１１及びコンタクト１２上に積層磁性膜１３が形成される。この積層磁性膜１３上にシリコン酸化膜のエッチングのストッパーであるシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ（Reactive Ion Etching）工程を経て、シリコン酸化膜１５のラインアンドスペースが形成される。このラインアンドスペースのシリコン酸化膜１５及びシリコン窒化膜１４上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、シリコン酸化膜１５の側壁のみにシリコン窒化膜１６が残される。
【００２２】
次に、図３に示すように、シリコン窒化膜１４、１６及びシリコン酸化膜１５上にシリコン酸化膜１７が埋め込み性良く堆積される。
【００２３】
次に、図４に示すように、図３の構造に対して、ＣＭＰ（Chemical Mechanical Polish）工程又はＲＩＥ工程によって全面エッチバックが行われる。これにより、シリコン酸化膜１５上に堆積したシリコン窒化膜１６の肩落ち部を除去すると共に、平坦なシリコン酸化膜１５、１７とシリコン窒化膜１６のラインが形成される。その後、シリコン酸化膜１５、１７及びシリコン窒化膜１６上にストッパーであるシリコン窒化膜１８が堆積される。
【００２４】
次に、図５（ａ）乃至（ｃ）に示すように、シリコン窒化膜１８上にシリコン酸化膜１９が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１９のラインアンドスペースが形成される。この図５（ａ）のラインアンドスペースは、図２（ａ）のラインアンドスペースを９０度回転させた向き（Ｘ方向）である。次に、ラインアンドスペースのシリコン酸化膜１９及びシリコン窒化膜１８上にシリコン窒化膜２０が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜２０の一部が除去される。これにより、シリコン酸化膜１９の側壁のみにシリコン窒化膜２０が残される。
【００２５】
次に、図６（ａ）乃至（ｃ）に示すように、ＲＩＥ工程や薬液等により、シリコン酸化膜１９が除去される。
【００２６】
ここで、図７（ｂ）に示すように、図７（ａ）のＶＩＩＢ−ＶＩＩＢ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン窒化膜１６／シリコン窒化膜１８／シリコン窒化膜２０が堆積されている。
【００２７】
図７（ｃ）に示すように、図７（ａ）のＶＩＩＣ−ＶＩＩＣ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン窒化膜１６／シリコン窒化膜１８が堆積されている。
【００２８】
図７（ｄ）に示すように、図７（ａ）のＶＩＩＤ−ＶＩＩＤ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン窒化膜１６／シリコン窒化膜１８／シリコン窒化膜２０が堆積されている。
【００２９】
図７（ｅ）に示すように、図７（ａ）のＶＩＩＥ−ＶＩＩＥ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン酸化膜１５／シリコン窒化膜１８／シリコン窒化膜２０が堆積されている。
【００３０】
従って、シリコン窒化膜１６とシリコン窒化膜２０が交差する領域では、積層磁性膜１３上にシリコン窒化膜１４、１６、１８、２０のみが堆積している。
【００３１】
次に、図８（ａ）及び（ｂ）に示すように、シリコン窒化膜よりシリコン酸化膜のエッチングが早い条件でＲＩＥが行われる。これにより、積層磁性膜１３上にシリコン窒化膜１４、１６、１８、２０のみからなるハードマスクＨＭが形成される。
【００３２】
ここで、シリコン窒化膜１４、１６、１８、２０のハードマスクＨＭの寸法は、シリコン窒化膜１６、２０によって決定する。ハードマスクＨＭのＸ方向の幅Ｗ１は、シリコン窒化膜１６の堆積膜厚によって制御でき、ハードマスクＨＭのＹ方向の幅Ｗ２は、シリコン窒化膜２０の堆積膜厚によって制御できる。これにより、シリコン窒化膜１４、１６、１８、２０のハードマスクＨＭの寸法を露光装置の解像度に依存せずに自由に設計できる。
【００３３】
次に、図９（ａ）及び（ｂ）に示すように、ハードマスクＨＭを用いて、イオンミリング工程やＲＩＥ工程によって積層磁性膜１３がエッチングされる。これにより、１セルＭＣ内に第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有するＭＴＪ素子ＭＴＪが形成される。
【００３４】
次に、図１（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
【００３５】
尚、本実施形態では、ハードマスクＨＭの材料としてシリコン窒化膜を選び、このシリコン窒化膜と選択比が高くとれる材料であるシリコン酸化膜を用いている。しかし、この組み合わせに限定されず、選択比の高くとれる材料を選択することは可能である。例えば、ハードマスクＨＭとなる符号１４、１６、１８、２０の第１の材料と符号１５、１７、１９の第２の材料としては、Ｓｉ、ＳｉＯ、ＳｉＮ、Ｔａ等があげられる。これらの材料のうち、第２の材料が第１の材料よりもエッチングレートが早くなる材料を組み合わせ、さらに、ＲＩＥのエッチング条件を調整するとよい。尚、第１及び第２の材料として同じ材料を選ぶことも可能であり、この場合ＲＩＥ条件でエッチングレートの調整を行う。
【００３６】
［１−３］効果
上記第１の実施形態によれば、１セルＭＣ内に第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有するＭＴＪ素子ＭＴＪが形成される。この第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄの幅Ｗ１、Ｗ２は、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６、２０の堆積膜厚で決定される。このため、シリコン窒化膜１６、２０の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
【００３７】
［２］第２の実施形態
第２の実施形態は、第１の実施形態の製造方法をＭＴＪ素子上のコンタクトに採用したものである。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
【００３８】
［２−１］構造
図１０（ａ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ線に沿った断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００３９】
図１０（ａ）及び（ｂ）に示すように、第２の実施形態では、ＭＴＪ素子ＭＴＪ上のコンタクト２３が、第１の実施形態のＭＴＪ素子ＭＴＪの構造と同じになっている。
【００４０】
つまり、１セル内のコンタクト２３は、第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄを有する。この第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄは四角形（本例では正方形）の頂点となる４隅に分離して配置されたレイアウトになっている。
【００４１】
第１及び第２の部分２３ａ、２３ｂは、Ｘ方向に第１のスペースＳ１を有して配置されている。同様に、第３及び第４の部分２３ｃ、２３ｄは、Ｘ方向に第１のスペースＳ１を有して配置されている。この第１のスペースＳ１は、Ｘ方向に隣接するコンタクト２３、２３’間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
【００４２】
第１及び第３の部分２３ａ、２３ｃは、Ｙ方向に第２のスペースＳ２を有して配置されている。同様に、第２及び第４の部分２３ｂ、２３ｄは、Ｙ方向に第２のスペースＳ２を有して配置されている。この第２のスペースＳ２は、Ｙ方向に隣接するコンタクト間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
【００４３】
上述する第１及び第２のスペースＳ１、Ｓ２は、本例の場合は等しいが、異なっていてもよい。
【００４４】
第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄの平面形状は、例えば正方形であり、例えば全て同じ面積である。
【００４５】
第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄのＸ方向の幅Ｗ１は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ１は、コンタクト２３の加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図２（ａ）及び（ｂ）参照）。
【００４６】
第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄのＹ方向の幅Ｗ２は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ２は、コンタクト２３の加工時のハードマスクＨＭの一部となるシリコン窒化膜２０の側壁膜厚で決まる（図５（ａ）乃至（ｃ）参照）。
【００４７】
［２−２］製造方法
第２の実施形態に係る磁気ランダムアクセスメモリの製造方法は、ＭＴＪ素子上のコンタクトに対して、第１の実施形態と同様の工程で行われる。
【００４８】
まず、ＭＴＪ素子ＭＴＪ上に例えばタングステンなどのコンタクト材を堆積させる。次に、コンタクト材上にシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５のラインアンドスペースが形成される。
【００４９】
その後は、第１の実施形態と同様の方法で、シリコン窒化膜１４、１６、１８、２０からなるハードマスクＨＭが形成される。
【００５０】
次に、図１０（ａ）及び（ｂ）に示すように、ハードマスクＨＭを用いてコンタクト材がＲＩＥでエッチングされ、微細加工されたコンタクト２３が形成される。次に、コンタクト２３間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、コンタクト２３の一部が露出される。その後、コンタクト２３及びシリコン酸化膜２１上にアルミニウムなどの金属を堆積させてＲＩＥ工程によって、配線２２が形成される。
【００５１】
［２−３］効果
上記第２の実施形態によれば、１セルＭＣ内に第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄを有するコンタクト２３が形成される。この第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄの幅Ｗ１、Ｗ２は、コンタクト２３の加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６、２０の堆積膜厚で決定される。このため、シリコン窒化膜１６、２０の膜厚を制御することで、露光装置の解像度に依存せずに自由にコンタクト２３の寸法を決定できる。従って、コンタクト２３を微細化できるため、メモリセルの微細化を実現できる。
【００５２】
さらに、第２の実施形態では、１つのＭＴＪ素子ＭＴＪに対して複数に分断されたコンタクト２３が接続されている。従って、ＭＴＪ素子ＭＴＪとコンタクト２３との接触面積を少なくできる。このため、スピン注入型磁気メモリの磁化反転機構の磁璧移動を利用でき、コンタクト２３とＭＴＪ素子ＭＴＪが接触する領域の局所的な磁化反転からＭＴＪ素子ＭＴＪの全体の磁化反転を誘起させることができる。
【００５３】
［３］第３の実施形態
上記第１の実施形態ではドット状の微細なＭＴＪ素子を形成したのに対し、第３の実施形態ではライン状の微細なＭＴＪ素子を形成する。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
【００５４】
［３−１］構造
図１１（ａ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ線に沿った断面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００５５】
図１１（ａ）及び（ｂ）に示すように、１セルＭＣ内には１つのＭＴＪ素子ＭＴＪと１つのトランジスタ（図示せず）が配置されている。１つのＭＴＪ素子ＭＴＪは、ライン状の第１及び第２の部分１３ａ、１３ｂを有する。
【００５６】
第１及び第２の部分１３ａ、１３ｂは、Ｘ方向に第１のスペースＳ１を有して配置されている。この第１のスペースＳ１は、Ｘ方向に隣接するＭＴＪ素子ＭＴＪ、ＭＴＪ’間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
【００５７】
第１及び第２の部分１３ａ、１３ｂのＹ方向の長さは、例えば距離Ｆと等しくなっている。
【００５８】
第１及び第２の部分１３ａ、１３ｂの平面形状は、例えば長方形であり、例えば全て同じ面積である。
【００５９】
第１及び第２の部分１３ａ、１３ｂのＸ方向の幅Ｗ１は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図２（ａ）及び（ｂ）参照）。
【００６０】
［３−２］製造方法
図１２（ａ）及び（ｂ）から図１３（ａ）及び（ｂ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
【００６１】
まず、第１の実施形態と同様、図２（ａ）及び（ｂ）から図４に示すように、シリコン酸化膜１５の側面にシリコン窒化膜１６が設けられたラインアンドスペースが形成される。このラインアンドスペース上に、ストッパーであるシリコン窒化膜１８が堆積される。
【００６２】
次に、図１２（ａ）及び（ｂ）に示すように、シリコン窒化膜１８上にレジスト３０が塗布され、フォトリソグラフィーによりラインアンドスペースのレジスト３０が形成される。この図１２（ａ）のラインアンドスペースは、図２（ａ）のラインアンドスペースを９０度回転させた向き（Ｙ方向）である。
【００６３】
次に、レジスト３０を用いて、ＲＩＥにより、シリコン酸化膜とシリコン窒化膜が等速でエッチングされる。その後、レジスト３０が剥離される。さらに、シリコン酸化膜のみを除去するＲＩＥ又はウエットエッチングを行う。これにより、図１３（ａ）及び（ｂ）に示すように、積層磁性膜１３上にシリコン窒化膜１４、１６、１８からなるハードマスクＨＭが形成される。
【００６４】
次に、ハードマスクＨＭを用いて、イオンミリング工程やＲＩＥ工程によって積層磁性膜１３がエッチングされる。これにより、ＭＴＪ素子ＭＴＪが形成される。
【００６５】
次に、図１１（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
【００６６】
［３−３］効果
上記第３の実施形態によれば、１セルＭＣ内に第１及び第２の部分１３ａ、１３ｂを有するＭＴＪ素子ＭＴＪが形成される。この第１及び第２の部分１３ａ、１３ｂのＸ方向の幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
【００６７】
さらに、第３の実施形態では、シリコン窒化膜１６の膜厚を制御することで、ＭＴＪ素子ＭＴＪのアスペクト比を容易に変更することができる。
【００６８】
［４］第４の実施形態
第４の実施形態は、環状（リング状）の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
【００６９】
［４−１］構造
図１４（ａ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１４（ｂ）は、図１４（ａ）のＸＩＶＢ−ＸＩＶＢ線に沿った断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００７０】
図１４（ａ）及び（ｂ）に示すように、絶縁膜１１内にトランジスタ（図示せず）に繋がるコンタクト１２が形成され、このコンタクト１２上に下部電極５１が形成されている。この下部電極５１の周囲は絶縁膜５０で埋め込まれている。下部電極５１上には環状のＭＴＪ素子ＭＴＪが形成されている。
【００７１】
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図１５（ａ）及び（ｂ）参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法よりも細くなっている。
【００７２】
［４−２］製造方法
図１５（ａ）及び（ｂ）乃至図１８（ａ）及び（ｂ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
【００７３】
まず、図１５（ａ）及び（ｂ）に示すように、積層磁性膜１３上にシリコン酸化膜のエッチングのストッパーであるシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５内に溝４０が形成される。次に、溝４０の側面及び底面、シリコン酸化膜１５上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、溝４０の側壁のみにシリコン窒化膜１６が残される。
【００７４】
次に、図１６に示すように、シリコン窒化膜１４、１６及びシリコン酸化膜１５上にシリコン酸化膜１７が埋め込み性良く堆積される。
【００７５】
次に、図１７に示すように、図１６の構造に対して、ＣＭＰ工程又はＲＩＥ工程によって全面エッチバックが行われる。これにより、シリコン窒化膜１６の肩落ち部を除去すると共に、上面が平坦化され、シリコン窒化膜１６及びシリコン酸化膜１５が露出される。
【００７６】
次に、図１８（ａ）及び（ｂ）に示すように、図１７の構造に対して、シリコン窒化膜よりシリコン酸化膜のエッチングレートが早い条件でＲＩＥ工程又は薬液エッチングを用いて、シリコン酸化膜１５、１７が除去される。これにより、環状のシリコン窒化膜１６が形成される。そして、このシリコン窒化膜１６をマスクとして、シリコン窒化膜１４がエッチングされる。これにより、シリコン窒化膜１４、１６からなる環状のハードマスクＨＭが形成される。
【００７７】
次に、図１４（ａ）及び（ｂ）に示すように、環状のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、環状のＭＴＪ素子ＭＴＪが形成される。次に、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
【００７８】
［４−３］効果
上記第４の実施形態によれば、環状の微細なＭＴＪ素子ＭＴＪが形成される。この環状の幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
【００７９】
さらに、第４の実施形態では、ＭＴＪ素子ＭＴＪが環状であるため、静磁的に安定している。このため、面内磁化型（平行磁化型）のスピン注入磁化反転の磁気メモリに特に有効である。
【００８０】
［５］第５の実施形態
第５の実施形態は、円柱状の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
【００８１】
［５−１］構造
図１９（ａ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１９（ｂ）は、図１９（ａ）のＸＩＸＢ−ＸＩＸＢ線に沿った断面図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００８２】
図１９（ａ）及び（ｂ）に示すように、絶縁膜１１内にトランジスタ（図示せず）に繋がるコンタクト１２が形成され、このコンタクト１２上に下部電極５１が形成されている。この下部電極５１の周囲は絶縁膜５０で埋め込まれている。下部電極５１上には円柱状のＭＴＪ素子ＭＴＪが形成されている。
【００８３】
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の幅で決まり、このシリコン窒化膜１６の幅は、シリコン酸化膜１７の側壁膜厚で決まる（図２０（ａ）及び（ｂ）参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法よりも細くなっている。
【００８４】
［５−２］製造方法
図２０（ａ）及び（ｂ）から図２３（ａ）及び（ｂ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
【００８５】
まず、図２０（ａ）及び（ｂ）に示すように、積層磁性膜１３上にシリコン酸化膜のエッチングのストッパーであるシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５内に溝４０が形成される。次に、溝４０の側面及び底面、シリコン酸化膜１５上にシリコン酸化膜１７が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン酸化膜１７の一部が除去される。これにより、溝４０の側壁のみにシリコン酸化膜１７が残される。
【００８６】
次に、図２１に示すように、シリコン窒化膜１４及びシリコン酸化膜１５、１７上にシリコン窒化膜１６が埋め込み性良く堆積される。
【００８７】
次に、図２２に示すように、図２１の構造に対して、ＣＭＰ工程又はＲＩＥ工程によって全面エッチバックが行われる。これにより、シリコン酸化膜１７の肩落ち部を除去すると共に、上面が平坦化され、シリコン酸化膜１１５、１７が露出される。
【００８８】
次に、図２３（ａ）及び（ｂ）に示すように、図２２の構造に対して、シリコン窒化膜よりシリコン酸化膜のエッチングレートが早い条件でＲＩＥ工程又は薬液エッチングを用いて、シリコン酸化膜１５、１７が除去される。これにより、円柱状のシリコン窒化膜１６が形成される。そして、このシリコン窒化膜１６をマスクとして、シリコン窒化膜１４がエッチングされる。これにより、シリコン窒化膜１４、１６からなる円柱状のハードマスクＨＭが形成される。
【００８９】
次に、図１９（ａ）及び（ｂ）に示すように、円柱状のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、円柱状のＭＴＪ素子ＭＴＪが形成される。次に、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
【００９０】
［５−３］効果
上記第５の実施形態によれば、円柱状の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の幅で決定される。このシリコン窒化膜１６の幅は、溝４０の側面のシリコン酸化膜１７の堆積膜厚に依存する。このため、シリコン酸化膜１７の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
【００９１】
［６］第６の実施形態
第６の実施形態は、Ｕ字型の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
【００９２】
［６−１］構造
図２４は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【００９３】
図２４に示すように、メモリセルＭＣ内にコンタクト（図示せず）に接続するＵ字型のＭＴＪ素子ＭＴＪが形成されている。ここで、Ｕ字の底面の長さ（Ｘ方向の長さ）は、Ｕ字の端部の長さ（Ｙ方向の長さ）よりも長いことが望ましい。これは、ＭＴＪ素子ＭＴＪの磁化の方向をＸ方向に安定させるためである。また、Ｕ字の両端部の内側面間の距離は、例えば最小加工寸法Ｆになっている。
【００９４】
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図２５、図２６（ａ）及び（ｂ）参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法Ｆよりも細くなっている。
【００９５】
［６−２］製造方法
図２５から図２８は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
【００９６】
まず、図２５に示すように、シリコン酸化膜の側面にシリコン窒化膜１６が堆積され、シリコン窒化膜１６の環状スペーサーが形成される。このシリコン窒化膜１６の環状スペーサーは、上記各実施形態で説明した種々のプロセスによって形成される。
【００９７】
例えば、図２６（ａ）に示すように、シリコン窒化膜１６は、円柱状のシリコン酸化膜１５の側面に形成されてもよい。この第１の方法は、具体的には以下のようになる。まず、積層磁性膜１３上にシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、楕円状のシリコン酸化膜１５が形成される。このシリコン酸化膜１５及びシリコン窒化膜１４上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、シリコン酸化膜１５の側壁のみにシリコン窒化膜１６が残される。その後、シリコン窒化膜１６の周囲にシリコン酸化膜１７が埋め込まれる。
【００９８】
また、図２６（ｂ）に示すように、シリコン窒化膜１６は、シリコン酸化膜１５の溝４０の側面に形成されてもよい。この第２の方法は、具体的には以下のようになる。まず、積層磁性膜１３上にシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５内に溝４０が形成される。次に、溝４０の側面及び底面、シリコン酸化膜１５上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、溝４０の側壁のみにシリコン窒化膜１６が残される。その後、溝４０内にシリコン酸化膜１７が埋め込まれる。
【００９９】
次に、図２７に示すように、フォトリソグラフィー技術によって、ラインアンドスペースのレジスト６０が形成される。次に、ＲＩＥ工程により、レジスト６０で覆われていない領域のシリコン酸化膜１５、１７及びシリコン窒化膜１６が除去される。この際、シリコン酸化膜とシリコン窒化膜が等速にエッチングされる。
【０１００】
次に、図２８に示すように、レジスト６０が剥離される。次に、シリコン酸化膜１５、６７とシリコン窒化膜１６の選択比エッチングが行われ、シリコン酸化膜１５、１７が除去される。これにより、Ｕ字型のシリコン窒化膜１６が形成される。その後、シリコン窒化膜１６を用いてシリコン窒化膜１４が加工され、Ｕ字型のハードマスクＨＭが形成される。
【０１０１】
次に、図２４に示すように、Ｕ字型のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、Ｕ字型のＭＴＪ素子ＭＴＪが形成される。
【０１０２】
その後は、各実施形態と同様、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
【０１０３】
［６−３］効果
上記第６の実施形態によれば、Ｕ字型の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
【０１０４】
さらに、第６の実施形態では、ＭＴＪ素子ＭＴＪがＵ字型であることから、磁壁移動型の磁気メモリに特に有効である。
【０１０５】
［７］第７の実施形態
第７の実施形態は、Ｌ字型の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
【０１０６】
［７−１］構造
図２９は、本発明の第７の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。以下に、第７の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
【０１０７】
図２９に示すように、メモリセルＭＣ内にコンタクト（図示せず）に接続するＬ字型のＭＴＪ素子ＭＴＪが形成されている。ここで、Ｌ字のＸ方向の長さとＬ字のＹ方向の長さは、一方が他方よりも長いことが望ましい。これは、ＭＴＪ素子ＭＴＪの磁化の方向を長い辺の方向に安定させるためである。
【０１０８】
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図３０参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法Ｆよりも細くなっている。
【０１０９】
［７−２］製造方法
図３０乃至図３２は、本発明の第７の実施形態に係る磁気ランダムアクセスメモリの製造工程の平面図を示す。以下に、第７の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
【０１１０】
まず、図３０に示すように、シリコン酸化膜の側面にシリコン窒化膜１６が堆積され、シリコン窒化膜１６のスペーサーが形成される。このシリコン窒化膜１６のスペーサーは、上記各実施形態で説明した種々のプロセスによって形成される。
【０１１１】
例えば、シリコン窒化膜１６は、シリコン酸化膜１５の側面に形成されてもよい。この方法は、図２６（ａ）に示す方法を参照されたい。また、シリコン窒化膜１６は、シリコン酸化膜１５の溝４０の側面に形成されてもよい。この方法は、図２６（ｂ）に示す方法を参照されたい。
【０１１２】
次に、図３１に示すように、フォトリソグラフィー技術によって、長方形のレジスト６０が形成される。次に、ＲＩＥ工程により、レジスト６０で覆われていない領域のシリコン酸化膜１５、１７及びシリコン窒化膜１６が除去される。この際、シリコン酸化膜とシリコン窒化膜が等速にエッチングされる。
【０１１３】
次に、図３２に示すように、レジスト６０が剥離される。次に、シリコン酸化膜１５、６７とシリコン窒化膜１６の選択比エッチングが行われ、シリコン酸化膜１５、１７が除去される。これにより、Ｌ字型のシリコン窒化膜１６が形成される。その後、シリコン窒化膜１６を用いてシリコン窒化膜１４が加工され、Ｌ字型のハードマスクＨＭが形成される。
【０１１４】
次に、図２７に示すように、Ｌ字型のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、Ｌ字型のＭＴＪ素子ＭＴＪが形成される。
【０１１５】
その後は、各実施形態と同様、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
【０１１６】
［７−３］効果
上記第７の実施形態によれば、Ｌ字型の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
【０１１７】
［８］第８の実施形態
第８の実施形態では、各実施形態で用いられるＭＴＪ素子について説明する。
【０１１８】
［８−１］トンネル接合構造
ＭＴＪ素子ＭＴＪは、１重トンネル接合（シングルジャンクション）構造でもよいし、２重トンネル接合（ダブルジャンクション）構造でもよい。
【０１１９】
１重トンネル接合構造のＭＴＪ素子ＭＴＪは、磁化方向が固定された固定層と、磁化方向が反転可能な記録層と、固定層及び記録層間に設けられた非磁性層とを有する。つまり、ＭＴＪ素子ＭＴＪが非磁性層を１層有する。
【０１２０】
２重トンネル接合構造のＭＴＪ素子ＭＴＪは、第１の固定層と、第２の固定層と、第１及び第２の固定層間に設けられた記録層と、第１の固定層及び記録層間に設けられた第１の非磁性層と、第２の固定層及び記録層間に設けられた第２の非磁性層とを有する。つまり、ＭＴＪ素子ＭＴＪが非磁性層を２層有する。
【０１２１】
２重トンネル接合構造の場合、１重トンネル接合構造の場合よりも、同じ外部バイアスを印加したときのＭＲ（Magneto Resistive）比（“１”状態、“０”状態の抵抗の変化率）の劣化が少なく、より高いバイアスで動作できる。すなわち、２重トンネル接合構造は、セル内の情報を読み出す際に有利となる。
【０１２２】
［８−２］磁化配置
ＭＴＪ素子ＭＴＪの固定層及び記録層の磁化方向は、膜面に対して垂直方向を向いていてもよいし（垂直磁化型）、膜面に対して平行方向に向いていてもよい（平行磁化型、面内磁化型）。
【０１２３】
尚、垂直磁化型のＭＴＪ素子ＭＴＪであれば、従来のように素子形状の長手方向で磁化方向が決定されることがなくなるという利点がある。
【０１２４】
［８−３］材料
ＭＴＪ素子ＭＴＪは、例えば以下のような材料からなる。
【０１２５】
固定層及び記録層の材料には、例えば、Ｆｅ、Ｃｏ、Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３ーｙ（Ｒ；希土類、Ｘ；Ｃａ、Ｂａ、Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ、ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていてもよい。
【０１２６】
非磁性層の材料には、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【０１２７】
固定層の非磁性層と反対側の面には、固定層の磁化方向を固着させるための反強磁性層を設けてもよい。この反強磁性層の材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることが好ましい。
【０１２８】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、上記各実施形態では、電流誘導磁化反転型やスピン注入磁化反転型の磁気ランダムアクセスメモリを例に挙げたが、例えば、相変化メモリ（ＰＲＡＭ：Phase change Random Access Memory）、抵抗変化メモリ（ＲＲＡＭ：Resistive Random Access Memory）等の２端子抵抗変化型メモリに適用することが可能である。ここで、ＲＲＡＭの場合、ＭＴＪ素子の代わりにＣＥＲ（Colossal electro-resistance）効果を利用した抵抗変化素子が用いられる。ＰＲＡＭの場合、ＭＴＪ素子の代わりに結晶相変化を利用した相変化素子が用いられる。
【０１２９】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１３０】
【図１】図１（ａ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１（ｂ）は、図１（ａ）のＩＢ−ＩＢ線に沿った断面図。
【図２】図２（ａ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図２（ｂ）は、図２（ａ）のＩＩＢ−ＩＩＢ線に沿った断面図。
【図３】図２（ｂ）に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。
【図４】図３に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。
【図５】図５（ａ）は、図４に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図５（ｂ）は、図５（ａ）のＶＢ−ＶＢ線に沿った断面図、図５（ｃ）は、図５（ａ）のＶＣ−ＶＣ線に沿った断面図。
【図６】図６（ａ）は、図５（ａ）に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図６（ｂ）は、図６（ａ）のＶＩＢ−ＶＩＢ線に沿った断面図、図６（ｃ）は、図６（ａ）のＶＩＣ−ＶＩＣ線に沿った断面図。
【図７】図７（ａ）は、図６（ａ）の一部拡大図、図７（ｂ）は、図７（ａ）のＶＩＩＢ−ＶＩＩＢ線に沿った断面図、図７（ｃ）は、図７（ａ）のＶＩＩＣ−ＶＩＩＣ線に沿った断面図、図７（ｄ）は、図７（ａ）のＶＩＩＤ−ＶＩＩＤ線に沿った断面図、図７（ｅ）は、図７（ａ）のＶＩＩＥ−ＶＩＩＥ線に沿った断面図。
【図８】図８（ａ）は、図６（ａ）に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ−ＶＩＩＩＢ線に沿った断面図。
【図９】図９（ａ）は、図８（ａ）に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図９（ｂ）は、図９（ａ）のＩＸＢ−ＩＸＢ線に沿った断面図。
【図１０】図１０（ａ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ線に沿った断面図。
【図１１】図１１（ａ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ線に沿った断面図。
【図１２】図１２（ａ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図１２（ｂ）は、図１２（ａ）のＸＩＩＢ−ＸＩＩＢ線に沿った断面図、図１２（ｃ）は、図１２（ａ）のＸＩＩＣ−ＸＩＩＣ線に沿った断面図。
【図１３】図１３（ａ）は、図１２（ａ）に続く、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図１３（ｂ）は、図１３（ａ）のＸＩＩＩＢ−ＸＩＩＩＢ線に沿った断面図。
【図１４】図１４（ａ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１４（ｂ）は、図１４（ａ）のＸＩＶＢ−ＸＩＶＢ線に沿った断面図。
【図１５】図１５（ａ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図１５（ｂ）は、図１５（ａ）のＸＶＢ−ＸＶＢ線に沿った断面図。
【図１６】図１５（ｂ）に続く、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。
【図１７】図１６に続く、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。
【図１８】図１８（ａ）は、図１７に続く、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図１８（ｂ）は、図１８（ａ）のＸＶＩＩＩＢ−ＸＶＩＩＩＢ線に沿った断面図。
【図１９】図１９（ａ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１９（ｂ）は、図１９（ａ）のＸＩＸＢ−ＸＩＸＢ線に沿った断面図。
【図２０】図２０（ａ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図２０（ｂ）は、図２０（ａ）のＸＸＢ−ＸＸＢ線に沿った断面図。
【図２１】図２０（ｂ）に続く、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。
【図２２】図２１に続く、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。
【図２３】図２３（ａ）は、図２２に続く、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図、図２３（ｂ）は、図２３（ａ）のＸＸＩＩＩＢ−ＸＸＩＩＩＢ線に沿った断面図。
【図２４】本発明の第６の実施形態に係る磁気ランダムアクセスメモリを示す平面図。
【図２５】本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図。
【図２６】図２６（ａ）は、図２５の構造を形成するための第１の方法を示す磁気ランダムアクセスメモリの断面図、図２６（ｂ）は、図２５の構造を形成するための第２の方法を示す磁気ランダムアクセスメモリの断面図。
【図２７】図２５に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図。
【図２８】図２７に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図。
【図２９】本発明の第７の実施形態に係る磁気ランダムアクセスメモリを示す平面図。
【図３０】本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図。
【図３１】図３０に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図。
【図３２】図３１に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す平面図。
【符号の説明】
【０１３１】
１１、５０…絶縁膜、１２、２３、２３ａ、２３ｂ、２３ｃ、２３ｄ…コンタクト、１３…積層磁性膜、１３ａ、１３ｂ、１３ｃ、１３ｄ、ＭＴＪ…ＭＴＪ素子、１４、１６、１８、２０…シリコン窒化膜、１５、１７、１９、２１…シリコン酸化膜、３０、６０…レジスト、４０…溝、５１…下部電極、ＨＭ…ハードマスク、ＭＣ…メモリセル。
【図１】
2008235356.tif 000003
【図２】
2008235356.tif 000004
【図３】
2008235356.tif 000005
【図４】
2008235356.tif 000006
【図５】
2008235356.tif 000007
【図６】
2008235356.tif 000008
【図７】
2008235356.tif 000009
【図８】
2008235356.tif 000010
【図９】
2008235356.tif 000011
【図１０】
2008235356.tif 000012
【図１１】
2008235356.tif 000013
【図１２】
2008235356.tif 000014
【図１３】
2008235356.tif 000015
【図１４】
2008235356.tif 000016
【図１５】
2008235356.tif 000017
【図１６】
2008235356.tif 000018
【図１７】
2008235356.tif 000019
【図１８】
2008235356.tif 000020
【図１９】
2008235356.tif 000021
【図２０】
2008235356.tif 000022
【図２１】
2008235356.tif 000023
【図２２】
2008235356.tif 000024
【図２３】
2008235356.tif 000025
【図２４】
2008235356.tif 000026
【図２５】
2008235356.tif 000027
【図２６】
2008235356.tif 000028
【図２７】
2008235356.tif 000029
【図２８】
2008235356.tif 000030
【図２９】
2008235356.tif 000031
【図３０】
2008235356.tif 000032
【図３１】
2008235356.tif 000033
【図３２】
2008235356.tif 000034