(57)【要約】【課題】フレキシブルで、各種基板と一体化できる結晶性にすぐれたシリコン等の薄膜半導体を安価に製造することができ、これにより太陽電池を安価に製造することができるようにする。【解決手段】半導体基体の表面を陽極酸化することにより多孔質度が異なる２層以上の層から構成される多孔質層１２を形成し、多孔質層１２の表面に太陽電池などの半導体膜１３を成膜し、この半導体膜１３を、多孔質層１２を介して半導体基体から剥離する。陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程を含む。【選択図】図３
2008177563.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体の表面を陽極酸化することによって、多孔率が異なる２層以上の層から構成される多孔質層を形成する工程と、
前記多孔質層の表面に半導体膜を成長させる工程と、
前記半導体膜を、前記多孔質層を介して前記半導体基体から剥離する工程と、を有し、
前記陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、前記多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程を含む
ことを特徴とする薄膜半導体の製造方法。
【請求項２】
前記高多孔率層を形成する位置を、前記低多孔率層の内部とすることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項３】
前記陽極酸化する工程において、複数回の通電を行い、そのうち1回は９０ｍＡ／ｃｍ２上３００ｍＡ／ｃｍ２以下で連続通電することを特徴とする請求項２に記載の薄膜半導体の製造方法。
【請求項４】
前記高多孔率層を形成する位置を、前記低多孔率層の前記半導体基体に近い内部側とすることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項５】
前記陽極酸化する工程において、複数回の通電を行い、そのうち1回は４０ｍＡ／ｃｍ２以上７０ｍＡ／ｃｍ２以下で連続通電することを特徴とする請求項４に記載の薄膜半導体の製造方法。
【請求項６】
前記陽極酸化する工程において、複数回の通電を行い、そのうち1回は９０ｍＡ／ｃｍ２以上３００ｍＡ／ｃｍ２以下で間欠通電することを特徴とする請求項４に記載の薄膜半導体の製造方法。
【請求項７】
前記半導体膜がエピタキシャル成長膜であることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項８】
前記多孔質層の形成工程において、多孔率が低い表面層と、該表面層と半導体基体との間に多孔率が前記表面層より高い中間多孔率層と、該中間多孔率層内もしくは該中間多孔率層と半導体基体との界面に、前記中間多孔率層より高い多孔率を有する高多孔率層とを形成することを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項９】
前記多孔質層の形成工程が、前記半導体基体表面を低電流密度で陽極化成する工程と、その後、高電流密度で陽極化成する工程とによることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１０】
前記多孔質層の形成工程が、前記半導体基体表面を低電流密度で陽極化成する工程と、該低電流密度よりも高い中間低電流密度で陽極化成する工程と、高電流密度で陽極化成する工程とによることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１１】
前記多孔質層の形成工程における前記高電流密度での陽極化成工程において、電流を間欠的に流すことを特徴とする請求項９に記載の薄膜半導体の製造方法。
【請求項１２】
前記多孔質層の形成工程における前記中間低電流密度での陽極化成工程において、電流密度を漸次もしくは階段的に増大させることを特徴とする請求項１０に記載の薄膜半導体の製造方法。
【請求項１３】
前記多孔質層の形成工程における陽極化成を、フッ化水素とエタノール、またはフッ化水素とメタノールを含有する電解溶液中で行うことを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１４】
前記多孔質層の形成工程における陽極化成工程において、陽極化成の電流密度を変更し、かつ電解溶液の組成を変更するようにしたことを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１５】
前記多孔質層の形成工程における陽極化成工程において、陽極化成を暗所で行うことを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１６】
前記多孔質層の形成工程後に、水素ガス雰囲気中で加熱する熱処理工程を有することを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１７】
前記多孔質層の形成工程と、前記水素ガス雰囲気中での加熱工程の間に、前記多孔質層を熱酸化する工程を有することを特徴とする請求項１６に記載の薄膜半導体の製造方法。
【請求項１８】
前記半導体基体が、単結晶シリコン基体であることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項１９】
前記半導体基体がボロン（Ｂ）を高濃度にドープしてなることを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項２０】
前記多孔質層の表面に、成長する半導体膜が、２層以上の半導体層を成膜した複層半導体膜としたことを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項２１】
前記半導体膜に基体を接合する工程と、該基体と前記半導体膜とが一体化された状態で、前記半導体膜を前記半導体基体から剥離する工程とを有することを特徴とする請求項１に記載の薄膜半導体の製造方法。
【請求項２２】
半導体基体の表面を陽極酸化することによって、多孔率が異なる２層以上の層から構成される多孔質層を形成する工程と、
前記多孔質層の表面に、少なくとも太陽電池の活性部を構成する複層半導体膜の形成工程と、
前記複層半導体膜を前記多孔質層を介して半導体基体から剥離する剥離工程と、を有し、
前記陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、前記多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程を含む
ことを特徴とする太陽電池の製造方法。
【請求項２３】
前記複層半導体膜が、エピタキシャル半導体膜であることを特徴とする請求項２２に記載の太陽電池の製造方法。
【請求項２４】
前記複層半導体膜が高不純物濃度のｐ型半導体層と、これに比し低い不純物濃度のｐ型半導体層と、ｎ型半導体層から構成されることを特徴とする請求項２２に記載の太陽電池の製造方法。
【請求項２５】
前記複層半導体膜の表面に絶縁膜を形成する工程と、該絶縁層に形成したコンタクト窓を通じて前記複層半導体膜と接続する電極を形成する工程とを有することを特徴とする請求項２２に記載の太陽電池の製造方法。
【請求項２６】
前記電極を形成した面に透明プリント基体を接着する工程と、
該プリント基体を前記複層半導体膜と共に、一体に前記半導体基体から、前記多孔質層を介して剥離する工程とを有することを特徴とする請求項２２に記載の太陽電池の製造方法。
【請求項２７】
前記半導体基体表面に形成された複層半導体膜の所定部に電極ないしは配線を形成する工程と、
前記電極ないしは配線に導電線を接合する工程と、
その後、前記電極ないしは配線に導電線が接合された側において、前記導電線の遊端が外部に導出されるようにして前記半導体基体を透明基板上に接合する工程と、
その後前記複層半導体膜の前記半導体基板からの剥離工程を行うことを特徴とする請求項２２に記載の太陽電池の製造方法。
【請求項２８】
それぞれ前記複層半導体膜が形成されその所定部に形成された電極ないしは配線に導電線が接合された複数の半導体基体を、それぞれ、前記電極ないしは配線に導電線が接合された側において、前記導電線の遊端が外部に導出されるように共通の透明基板上に接合し、
その後前記複層半導体膜の前記半導体基体からの剥離工程を行うことを特徴とする請求項２２に記載の太陽電池の製造方法。
【請求項２９】
半導体基体表面の表面を陽極酸化することによって、基体表面側の発光部を構成する多孔質層と、基体内部側の多孔率が高い分離層とを含む２層以上の層から構成される多孔質層を形成する工程と、
前記発光部を構成する多孔質層を前記分離層を介して前記半導体基体から剥離する工程と、を有し、
前記陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、前記多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程を含む
ことを特徴とする発光素子の製造方法。
【請求項３０】
前記発光部を構成する多孔質層はｐｎ接合を有し、該ｐｎ接合は不純物拡散により形成することを特徴とする請求項２９記載の発光素子の製造方法。
【請求項３１】
前記多孔質層形成後、更に前記多孔質層上に不純物含有半導体膜を成膜する工程を有し、前記発光部を構成する多孔質層と前記不純物含有多孔質層とでｐｎ接合を形成することを特徴とする請求項２９記載の発光素子の製造方法。
【請求項３２】
前記多孔質層上に電極を形成する工程と、前記剥離する工程の後に前記多孔質層の裏面に電極を形成する工程を更に含むことを特徴とする請求項２９記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体、太陽電池および発光素子の製造方法に関する。
【背景技術】
【０００２】
太陽電池材料としては種々の材料が検討されているが、資源量が豊富で公害の心配がないシリコンＳｉが中心であり、世界の太陽電池の生産量も９０％以上がＳｉ太陽電池である。ところで、太陽電池の課題は、低コスト、高い光−電気変換効率、高信頼性、短エネルギー回収年数である。高変換効率、高信頼性の要求に対しては、単結晶Ｓｉが最も適しているが、この単結晶Ｓｉは低コスト化に問題がある。そこで、現在太陽電池、特に高面積の太陽電池においては、薄型多結晶Ｓｉによる太陽電池や、薄膜アモルファスＳｉによる太陽電池の研究、開発が活発に行われている。
【０００３】
薄型多結晶Ｓｉ太陽電池は、プラズマなどを用いた金属級Ｓｉからの精製技術によりＳｉを高純度化し、キャスト法でインゴットを作製し、マルチワイヤー等の高速スライス技術によってウエハーすなわち薄型多結晶Ｓｉが作製される。ところが、このような金属級Ｓｉからのボロンやリンの除去処理や、キャスト法による良質な結晶のインゴットの作製とウエハーの大面積化、マルチワイヤー等の高速スライス技術は、極めて高度な技術を要することから、未だ充分安価で良質な薄型多結晶Ｓｉを製造することができていない。また、このようにして作製する薄型多結晶Ｓｉの厚さは、約２００μｍ程度であってフレキシブル性を有するものではない。
【０００４】
一方、アモルファスＳｉは、ＣＶＤ（化学的気相成長）法により樹脂基体面に成膜することができるので、フレキシブルな薄膜アモルファスＳｉとして形成することができるものであり、このため用途の広い太陽電池を形成できるが、変換効率が多結晶Ｓｉや、単結晶Ｓｉに比し低いものであり、また使用中における変換効率の劣化に問題がある。
【０００５】
単結晶Ｓｉは、高変換効率、高信頼性が期待できる。薄膜単結晶Ｓｉは、集積回路等の製造技術であるＳＯＩ（Semiconductor On Insulator）技術により製作が可能であるが、生産性が低く、製造コストがかなり高くなり、太陽電池への適用に問題がある。また、単結晶Ｓｉの作製においては、そのプロセス温度が比較的高いことから、耐熱性の低いプラスチック基体やガラス基体上に形成することが困難である。このようにプラスチック基体への単結晶Ｓｉの形成が困難であることから、フレキシブルな薄膜単結晶Ｓｉの製造は難しい状況にある。
【０００６】
ところが、太陽電池においては、窓ガラス表面に太陽電池が配置された太陽電池付き窓ガラスとか、屋根などに太陽電池を配置したソーラーカー等を構成する場合、フレキシブル太陽電池を用いることが、その製造の簡易化、および受光面積を大とする合理的な配置を容易に行うことができるなどの点から望ましい。とことが、このようなフレキシブル太陽電池を構成できる半導体Ｓｉは、現在アモルファスＳｉがあるに過ぎない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、単体半導体、集積回路等の各種半導体装置を構成するための薄膜半導体、例えば薄膜単結晶Ｓｉを、確実に、量産的に製造することができ、これによってコストの低廉化をはかることができる薄膜半導体の製造方法と、太陽電池においては、光−電気変換効率が高い太陽電池を確実、容易に低コストをもって製造することができるようにした太陽電池を得ることができるようにし、また発光素子においては、発光効率の高い発光素子を容易かつ確実に得ることができる各製造方法を提供するものである。
【０００８】
また、本発明は、太陽電池において、これの外部への端子導出を、容易、確実に、また低抵抗をもって行うことができるようにした太陽電池の製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明による薄膜半導体の製造方法においては、半導体基体の表面を陽極酸化することによって、多孔率が異なる２層以上の層から構成される多孔質層を形成する工程と、この多孔質層の表面に半導体膜を成長させる工程と、この半導体膜を前記多孔質層を介して半導体基体から剥離する工程と、を有し、陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程を採って薄膜半導体を得る。
【００１０】
また、本発明による太陽電池の製造方法においては、半導体基体の表面を陽極酸化することによって、多孔率が異なる２層以上の層から構成される多孔質層を形成する工程と、多孔質層の表面に、少なくとも太陽電池の活性部を構成する複層半導体膜の形成工程と、複層半導体膜を前記多孔質層を介して半導体基体から剥離する剥離工程と、を有し、陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程とを採って太陽電池を製造する。
【００１１】
また、本発明による発光素子の製造方法は、半導体基体表面の表面を陽極酸化することによって、基体表面側の発光部を構成する多孔質層と、基体内部側の多孔率が高い分離層とを含む２層以上の層から構成される多孔質層を形成する工程と、発光部を構成する多孔質層を前記分離層を介して前記半導体基体から剥離する工程と、を有し、陽極酸化する工程は、通電量の選定と、連続通電か間欠通電かの選定とにより、多孔質の異なる多孔質層のうち、比較的低多孔率の低多孔率層に対して、比較的高多孔率の高多孔率層の形成位置を制御する工程とを採って発光素子を作製する。
【００１２】
上述したように、本発明製造方法によれば、半導体基体表面自体を変化させて多孔質層を形成し、これの上に半導体膜を成膜し、この半導体膜を、多孔質層におけるあるいは多孔質層との界面における破断によって半導体基体から剥離して各種半導体装置等を構成する目的とする薄膜半導体、あるいは太陽電池を構成するものであるので、薄膜半導体は、これを構成する半導体膜の成膜厚さの選定によって任意の充分薄い厚さに形成できる。またその半導体基体からの剥離は、多孔質層における例えば多孔率の選定によってその強度を適当に選定することによって確実に行うことができる。また、本発明方法によれば、薄膜半導体を構成する、半導体薄膜はエピタキシャル成長によって構成できるものであり、かつ、充分薄い任意の厚さで、歩留り良く得ることができる。したがって、太陽電池の製造においては、この半導体薄膜によって構成する活性部を充分薄く構成できることと、この半導体薄膜をエピタキシャル成長半導体による単結晶化された薄膜として構成することができることから充分光−電気変換効率の高い太陽電池を構成できる。さらにフレキシブル構成とすることが可能となることから、各種使用態様、例えば太陽電池付き窓ガラス、ソーラーカー等への適用が容易となる。
【００１３】
また、本発明による発光素子は、多孔率の異なる多孔質層の形成によって超格子構造を形成することができ、発光効率の向上をはかることができる。
【発明の効果】
【００１４】
上述した本発明の薄膜半導体の製造方法によれば、大面積の薄膜半導体を容易かつ安価に製造できる。また、結晶性にすぐれた薄膜半導体を容易にかつ安価に製造することができる。また、本発明の太陽電池の製造方法によれば、大面積の結晶性にすぐれ、かつ充分薄い、したがって高効率の太陽電池を安価に製造することができる。そしてこのようにコストの低廉化によってエネルギー回収年数の短縮化がなされる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施の形態を説明する。本発明においては、半導体基体表面を例えば陽極化成によって変化させて、互いに多孔率（ポロシティ）が異なる２層以上の層からなる多孔質層を形成する。そして、この多孔質層の表面に半導体膜を例えばエピタキシャル成長による単結晶膜、あるいは多結晶膜、非晶質膜として成膜する。その後この半導体膜を多孔質層を介して、半導体基体から剥離して目的とする薄膜半導体を製造する。
【００１６】
一方、残された半導体基体は、再び上述した薄膜半導体の製造に繰り返して使用される。また、この繰り返し使用されて薄くなった半導体基体は、これ自体を薄膜半導体として用いることができる。
【００１７】
多孔質層の形成工程においては、その表面に面して多孔率が低い層を形成し、多孔質層と半導体基体との界面（本明細書において半導体基体との界面とは多孔質化の最深面、すなわち多孔質化がなされなかった半導体基体の表面を指称する）側、すなわち表面から内側に入り込んだ位置に多孔率が高い層を形成する。
【００１８】
また、多孔質層形成工程において、例えば多孔率が低い表面層と、この表面層と半導体基体との間に形成され多孔率が表面層のそれより高い中間多孔率層と、この中間多孔率層内もしくはこの中間多孔率層の下層すなわち半導体基体との界面に形成され中間多孔率層より高い多孔率を有する高多孔率層とを形成することができる。
【００１９】
多孔質層の形成は、陽極化成によって行うことができる。この陽極化成は、少くとも電流密度を異にする２段階以上とする。すなわち、少くとも半導体基体表面を低電流密度で陽極化成する工程と、その後、これより高い電流密度で陽極化成する工程とを採る。
【００２０】
例えば陽極化成において、半導体基体表面を低電流密度で陽極化成する工程と、更にこの低電流密度よりも少し高い中間低電流密度で陽極化成する工程と、更にこれより高電流密度で陽極化成する工程とを採ることができる。
【００２１】
また、陽極化成において、その高電流密度での陽極化成は、高電流密度の通電を間欠的に行うようにすることができる。
【００２２】
また、多孔質層を形成する陽極化成における、中間低電流密度での陽極化成において、その電流密度を漸次もしくは階段的に大きくすることができる。
【００２３】
陽極化成は、フッ化水素とエタノールを含有する電解溶液中、あるいはフッ化水素とメタノールを含有する電解溶液中で行うことができる。
【００２４】
また、陽極化成工程において、電流密度を変更するに際して、電解溶液の組成も変更することができる。
【００２５】
多孔質層を形成した後は、常圧あるいは減圧における水素ガス雰囲気中あるいは真空中で加熱するとか、Ｈｅ，Ｎｅ，Ａｒ，Ｋ等の第８族元素ガス中で加熱することが好ましい。また、この加熱工程の前に、多孔質層を熱酸化することが好ましい。
【００２６】
半導体基体の形状は、種々の構成を採るこができる。例えば円板状等のウェファ状、あるいは単結晶引上げによる円柱体状インゴットを用いてその周面を基体表面とするなど、種々の形状とすることができる。
【００２７】
半導体基体は、シリコンＳｉの単結晶基体、或る場合はＳｉ多結晶基体、あるいはＧａＡｓ，ＧａＰ，ＧａＮ，ＳｉＧｅ単結晶等の化合物半導体基体など種々の半導体基体によって構成することができるが、Ｓｉ単結晶薄膜や、Ｓｉ単結晶薄膜による太陽電池などの製造には、Ｓｉ単結晶基体を用いることが好ましい。
【００２８】
また、半導体基体は、ｎ型もしくはｐ型の不純物がドープされた半導体基体あるいは、不純物を含まない半導体基体によって構成することができる。しかし、陽極化成を行う場合は、ｐ型の不純物が高濃度にドープされた低比抵抗の半導体基体いわゆるｐ＋Ｓｉ基体を用いることが望ましい。この半導体基体としてｐ＋型Ｓｉ基体を用いるときは、ｐ型不純物の例えばボロンＢが、約１０１９ａｔｏｍｓ／ｃｍ３程度にドープされ、その抵抗が０．０１〜０．０２Ωｃｍ程度のＳｉ基板を用いることが望ましい。そして、このｐ+型Ｓｉ基体を陽極化成すると、基板表面とほぼ垂直方向に細長く伸びた微細孔が形成され、結晶性を維持したまま多孔質とするため、望ましい多孔質層が形成される。
【００２９】
このように結晶性を維持したまま多孔質された多孔質層上に、半導体膜を成膜する。この場合、多孔質層が結晶性を維持していることにより、半導体膜をエピタキシャル成長させることができる。半導体膜の成膜は、ＭＯＣＶＤ（有機金属化学的気相成長長）法、ＣＶＤ（化学的気相成長）法、ＭＢＥ（分子線エピタキシー）法、スパッタリング等によることができ、単結晶、多結晶、非晶質の各膜として形成することができるし、更に、例えば非晶質膜として形成して後、アニールによって、多結晶もしくは単結晶化することができる。また、この半導体膜は、単層の半導体膜によって構成することもできるが、太陽電池を構成する場合等においては、２層以上の複層半導体膜とすることができる。
【００３０】
このように、半導体基体上にエピタキシャル成長した半導体膜を半導体基体から剥離するが、この剥離に先立って半導体膜上に、例えばフレキシブル樹脂シート等による支持基板を接合してこの支持基板と半導体膜とを一体化した後、半導体膜を支持基板と共に、半導体基体から、この半導体基体に形成した多孔質層を介して剥離することができる。
【００３１】
この支持基板は、フレキシブルシートに限られるものでなくガラス基板、樹脂基板あるいは例えば所要のプリント配線がなされたフレキシブル、もしくは剛性、いわゆる堅い（リジッド）な透明プリント基板によって構成することもできるものである。
【００３２】
半導体基体表面は、多孔率を異にする２層以上からなる多孔質層を形成するものであるが、最表面の多孔質層は、その多孔率が比較的小さく緻密な多孔質層として形成し、この多孔質層上に良好にエピタキシャル半導体膜を成長させることができるようにし、この表面層より内側、すなわち下層側において比較的多孔率の高い多孔質層を基体面に沿って形成することによってこれ自体の高多孔率化による機械的強度の低下、あるいはこの多孔質層と他との格子定数の相違に基く歪みによって脆弱化し、この層においてエピタキシャル半導体膜の剥離、すなわち分離を容易に行うことができる。例えば、超音波印加によって分離させることができる程度に弱い多孔質層を形成することも可能となる。
【００３３】
多孔質層の表面より内側に形成する多孔率を大きくした高多孔率層は、その多孔率が大きいほど上述の剥離が容易になるが、この多孔率が余り大きいと、上述したエピタキシャル半導体膜の剥離処理前に、剥離を発生させたり、多孔質層に破損を来すおそれがあることから、この高多孔率層における多孔率は、４０％以上７０％以下とする。
【００３４】
また、多孔質層に高多孔率層を形成する場合、その多孔率が大きくなるにつれ歪みが大きくなり、この歪の影響が多孔質層の表面層にまで大きく及ぶと、表面層に亀裂を発生させるおそれが生じてくる。また、このように多孔質層の表面にまで歪の影響が生じると、これの上にエピタキシャル成長させる半導体膜に結晶欠陥を発生させる。そこで、多孔質層には、その多孔率が高い層と多孔率の低い表面層との間に、歪みを緩和するバッファ層として、表面層よりは多孔率が高く、かつ高多孔率層に比しては多孔率が低い中間多孔率を有する中間多孔率層を形成する。このようにすることにより、高多孔率層の多孔率を、上述のエピタキシャル半導体膜の剥離を確実に行うことができる程度に大きくし、しかも結晶性にすぐれたエピタキシャル半導体膜の形成を可能にする。
【００３５】
上述した半導体基体表面の多孔質化の陽極化成は、公知の方法、例えば伊藤らによる表面技術Ｖｏｌ．４６，Ｎｏ．５，ｐｐ．８〜１３，１９９５〔多孔質Ｓｉの陽極化成〕に示された方法によることができる。すなわち、例えば図１にその概略構成図を示す２重セル法で行うことができる。この方法は、第１および第２の槽１Ａおよび１Ｂを有する２槽構造の電解溶液槽１が用いられる。そして、両槽１Ａおよび１Ｂ間に多孔質層を形成すべき半導体基体１１を配置し、両槽１Ａおよび１Ｂ内に、直流電源２が接続された対の白金電極３Ａおよび３Ｂの各一方が配置される。電解溶液槽１の第１および第２の槽１Ａおよび１Ｂ内には、それぞれ例えばフッ化水素ＨＦとエタノールＣ２Ｈ５ＯＨとを含有する電解溶液４、あるいはフッ化水素ＨＦとメタノールＣＨ３ＯＨとを含有する電解溶液４が収容され、第１および第２の槽１Ａおよび１Ｂにおいて電解溶液４に半導体基体１１の両面が接触するように配置され、かつ両電極３Ａおよび３Ｂが電解溶液４に浸漬配置される。そして、半導体基体１１の多孔質層を形成すべき表面側の槽１Ａ内の電解溶液４に浸漬されている電極３Ａ側を負極側として、直流電源２が接続されて両電極３Ａおよび３Ｂ間に通電がなされる。このようにすると、半導体基体１１側を陽極側、電極３Ａを陰極側とする給電がなされ、これにより、半導体基体１１の電極３Ａ側に対向する表面が侵蝕されて多孔質化する。
【００３６】
この２槽セル法によるときは、オーミック電極を半導体基体に被着形成することが不要となり、このオーミック電極から不純物が半導体基体に導入することが回避される。
【００３７】
陽極化成は、上述した２槽セル法による場合に限られるものではなく、例えば図２９に概略構成図を示す単槽セル法によることもできる。この例では単槽の電解溶液槽１が設けられ、その例えば底面に設けた開口１Ｈに対向して、陽極化成を行う半導体基体１１が、Ｏリング５を介して液密に衝合して配置される。電解溶液槽１内には電解溶液４が収容されて、底部に配置された半導体基体１１の陽極構成を行う面に電解溶液４が接触するようになされる。槽１内の電解溶液４中には、例えはＰｔ電極板より成る一方の電極３Ａが浸漬される。半導体基体１１の裏面には例えばカーボン電極より成る他方の電極３Ｂが、できるだけ陽極化成を行う面の全域に亘って対向するように面接触して配置される。そして、電解溶液４中に浸漬された電極３Ａ側を負極側として、両電極３Ａおよび３Ｂ間に直流電源２が挿入されて、通電がなされる。このようにする場合においても、半導体基体１１の電極３Ａと対向する側の面が陽極化成される。
【００３８】
そしてこの陽極化成における条件の選定により、形成される多孔質層の構造が変化するものであり、これによってこれの上に形成する半導体膜の結晶性および剥離性が変化する。
【００３９】
本発明方法においては、前述したように、多孔率を異にする２層以上の層からなる多孔質層を形成するものであり、この場合、陽極化成処理において、電流密度が異なる２段階以上の多段階陽極化成法を採用する。具体的には、表面に多孔率が低いすなわち口径の小さい微細孔による比較的緻密な低多孔率の多孔質層を作製するため、まず、低電流密度で第１陽極化成を施す。多孔質層の膜厚は時間に比例するので、所望する膜厚になるような時間で陽極化成を行う。その後、かなり高い電流密度で第２陽極化成を行えば、最初に形成された低多孔率の多孔質層によって少くとも表面層が形成され、これより下側（内側）に多孔率の大きい高多孔率の多孔層が形成される。すなわち、少くとも多孔率の低い低多孔率質層と、多孔率の高い高多孔率層を有する多孔質層が形成される。
【００４０】
そして、この場合、低多孔率の多孔質層と、高多孔率の多孔質層との界面付近には、両者の格子定数の違いにより大きな歪みが生じる。この歪みがある値以上になると、多孔質層は２つに分離する。したがって、この歪みによる分離あるいは、多孔率による機械的強度の低下による分離が生じるか、生じないかという境界条件付近の陽極化成条件で多孔質層を形成すれば、この多孔質層上にエピタキシャル成長された半導体膜は、この多孔質層を介して容易に分離することができる。
【００４１】
この場合の、低電流密度の第１陽極化成は、例えば０．０１〜０．０２Ωｃｍのｐ型シリコン単結晶基体を用い、電解溶液として、例えば弗酸（ＨＦ）とエタノール（Ｃ２Ｈ５ＯＨ）の混合液を用い、ＨＦ（４７〜５０％溶液）：Ｃ２Ｈ５ＯＨ（工業用エタノール（約９５％溶液））＝１：１（体積比）とするとき、０．５〜１０ｍＡ／ｃｍ２程度の低電流密度で数分間から数十分間行う。また、高電流密度の第２陽極化成は、例えば４０〜３００ｍＡ／ｃｍ２程度の電流密度で、１〜１０秒間、好ましくは３秒間前後の時間で行う。
【００４２】
上述した第１および第２の２段階の陽極化成によって多孔質層を形成する場合、この上に半導体膜を良好に成膜するために多孔質層表面を低多孔率化すると、この多孔質層内部の高多孔質層との間で発生する歪みがかなり大きくなるため、多孔質層の表面までこの歪みの影響が及び、この場合、前述したように、亀裂の発生や、これの上に形成するエピタキシャル半導体膜に結晶欠陥を発生させるおそれが生じる。そこで、多孔質層において、低多孔率の表面層と高多孔率層との間に、これらによって発生する歪みを緩和するバッファー層として、表面層よりは多孔率が高く、かつ高多孔率層に比しては多孔率が低い中間多孔率層を形成する。具体的には、最初に低電流密度の第１陽極化成を行い、次いで第１陽極化成よりもやや高い電流密度の第２陽極化成を行って、その後それらよりもかなり高い電流密度で第３陽極化成を行う。第１陽極化成の条件は、特に制限されないが、例えば０．０１〜０．０２Ωｃｍのｐ型シリコン単結晶基体を用い、電解溶液として上述のＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を用いるとき、０．５〜３ｍＡ／ｃｍ２未満程度、第２陽極化成の電流密度は例えば３〜２０ｍＡ／ｃｍ２程度、第３陽極化成の電流密度は、例えば４０〜３００ｍＡ／ｃｍ２程度で行うことが好ましい。例えば１ｍＡ／ｃｍ２の電流密度で陽極化成を行うと、多孔率は約１６％程度、７ｍＡ／ｃｍ２の電流密度で陽極化成を行うと、多孔率は約２６％、２００ｍＡ／ｃｍ２の電流密度で陽極化成を行うと、多孔率は約４０〜７０％程度になる。このような陽極化成を行った多孔質層上にエピタキシャル成長を行うと、結晶性のよいエピタキシャル半導体膜が成膜できる。
【００４３】
また、上述したように電流密度を３段階とする陽極化成を行う場合、第１陽極化成で形成される多孔率が低い表面層はそのまま低い多孔率を保ち、第２陽極化成で多孔率がやや高い中間多孔率層、すなわちバッファー層が、表面層より下側（内側）、すなわち多孔質層の表面から半導体基体との界面寄り側に形成されて、多孔質層は表面層と中間多孔率層との２層構造となる。そして、上述の第３陽極化成で形成される多孔率の高い高多孔率層は、その電流密度を９０ｍＡ／ｃｍ２程度以上とすると、第２陽極化成で形成した中間多孔率層内にすなわち中間多孔質層の厚さ方向の中間部に形成される。
【００４４】
また中間多孔率層の形成において、この中間多孔率層を形成する陽極酸化を多段階もしくは漸次例えば通電電流密度を変化する条件下で行うことによって、低多孔率表面層と、高多孔率層との間に階段的にもしくは傾斜的にその多孔率を、表面層から高多孔率層側に向かって高めた中間多孔率層を形成する。このようにすれば、表面層と高多孔率層との間の歪みは、より緩和されて、さらに確実に結晶性のよいエピタキシャル半導体膜をエピタキシャル成長することができる。
【００４５】
ところで、分離面は、高多孔率層の剥離層（分離層）とその直前に行う多孔率の小さいバッファー層との界面で格子定数の違いによる歪みが大きくかかることによって形成されるが、この分離層形成の陽極化成を行うときに工夫をすると、分離面がより分離しやすくなる。それは、多孔率分離層形成の高電流密度の陽極化成で、例えば時間を３秒間一定に通電するのではなく、１秒間の通電の後陽極化成を停止し、所要時間経過後、例えば１分程度放置した後、同じまたは異なる高電流密度でまた１分間通電してその後陽極化成を停止し、また所要時間経過後、例えば１分程度放置した後、再度同じまたは異なる高電流密度で１秒間通電して陽極化成を停止するという間欠的に通電する方法である。この方法を使用して適当な陽極化成条件を選ぶと、多孔質層による剥離層が半導体基体との界面に、すなわち多孔質層の最下面に形成される。すなわちこの場合、分離面は前記のような中間多孔質層すなわちバッファー層の内部ではなく、多孔質層の半導体基板との界面側となる。
【００４６】
このように、バッファー層、すなわち中間多孔率層が、高多孔率層の表面層側にのみ形成されるようにするときは、多孔質層における歪みが生じる高多孔質層と表面とが最大限に離間することになって中間多孔率層によるバッファー効果が最大限に発揮されることになり、良好な結晶性を有する半導体膜を形成することができる。また、このように中間多孔質層が表面側にのみ形成されるときは、多孔質層の全体の厚さを小さくすることができ、この多孔質層を形成するための半導体基体の消費厚さを減らすことができて、この半導体基体の繰り返し使用回数を大とすることができる。
【００４７】
このように、陽極化成条件の選定により、分離面においては、歪が大きく掛かるようにし、しかもこの歪みの影響が半導体膜のエピタキシャル成長面に与えられないようにすることができる。
【００４８】
また、多孔質層上に、結晶性良く半導体のエピタキシャル成長を行うには、多孔質層の表面層の結晶成長の種となる微細孔を小さくすることが望まれる。このように表面層の微細孔を小さくする手段の一つとしては、陽極化成にあたって電解液中のＨＦ濃度を濃くする方法がある。すなわち、この場合、まず表面層を形成する低電流陽極化成では、ＨＦ濃度の濃い電解溶液を使用する。次にバッファー層となる中間多孔率層を形成し、その後、電解溶液のＨＦ濃度を下げてから、最後に高電流密度の陽極化成を行う。このようにすることによって、表面層の微細孔の微細化をはかることができることによって、これの上に結晶性の良いエピタキシャル半導体膜を形成することができるものであり、しかも高多孔率層においては、多孔率を必要充分に高くできるので、エピタキシャル半導体膜の剥離は良好に行うことができる。
【００４９】
この多孔質層の陽極化成における電解溶液の変更は、例えば表面層の形成においては、電解溶液として、例えばＨＦ：Ｃ２Ｈ５ＯＨ＝２：１による電解溶液を使用した陽極化成を行い、バッファー層としての中間多孔率層の形成においては、やや薄いＨＦ濃度の電解溶液、例えばＨＦ：Ｃ２Ｈ５ＯＨ＝１：１による電解溶液を使用した陽極化成を行い、さらに高多孔率層を形成においては、電解溶液は、さらにＨＦ濃度を薄くして、例えばＨＦ：Ｃ２Ｈ５ＯＨ＝１：１〜１：２の電解溶液を用いた高電流密度の陽極化成を行う。
【００５０】
なお、上述した多孔質層の形成において、表面層の形成から中間多孔率層の形成にかけて、電流密度を変化させるとき、一旦陽極化成を停止してから、次の陽極化成を行う通電を開始する手順によることもできるし、一旦陽極化成を停止することなくすなわち通電を停止することなく、連続して電流密度を変化させて行うこともできる。
【００５１】
また、陽極化成を行う際に、光を遮断した暗所で行うことにより多孔質層の表面の凹凸を小とし、これの上にエピタキシャル成長させる半導体膜の結晶性を上げることができる。
【００５２】
なお、陽極化成されたシリコンの多孔質層は、可視発光素子として利用できる。この場合は光を照射しながら陽極化成することが好ましく、これにより発光効率が上昇する。更に、酸化させると、波長にブルーシフトが起こる。また、半導体基体は、ｐ型でもｎ型でもよいが、不純物を導入しない高抵抗のものの方が好ましい。
【００５３】
以上の工程により、表面（片面または両面）に多孔質層が形成された半導体基板を得ることができる。なお、多孔質層全体の膜厚は、特に制限されないが、１〜５０μｍ、好適には３〜１５μｍ、通常８μｍ程度の厚さとすることができる。多孔質層全体の厚さは、半導体基板をできる限り繰り返し使用できるようにするためにできるだけ薄くすることが好ましい。
【００５４】
また、多孔質層上に、半導体をエピタキシャル成長するに先立って、例えば水素ガス雰囲気中でのアニールを行うときは、多孔質層の表面に形成された自然酸化膜の完全な除去、および多孔質層中の酸素原子を極力除去することができ、多孔質層の表面が滑らかになり、例えば良好な結晶性を有するエピタキシャル半導体膜を形成することができる。また、前述した水素中、そのほかのアニールによる前処理によって、高多孔率層と中間多孔率層との界面の強度を一層弱めることができて、エピタキシャル半導体膜の基板からの分離をより容易に行うことができる。この場合の水素アニールは、例えば９５０℃〜１１５０℃程度の温度範囲で行う。
【００５５】
また、水素アニールの前に、多孔質層を低温酸化させると、多孔質層の内部は酸化されるので、水素ガス雰囲気中での熱アニールを施しても多孔質層には大きな構造変化が生じない。つまり、多孔質層の表面への剥離層からの歪みが伝わりにくくなり、良質な結晶性のエピタキシャル半導体膜を成膜することができる。この場合の低温酸化は、例えばドライ酸化雰囲気中で４００℃で１時間程度で行うことができる。
【００５６】
そして、上述したように多孔質層表面に半導体のエピタキシャル成長を行う。この半導体のエピタキシャル成長は、単結晶半導体基板の表面に形成された多孔質層は、多孔質ながら結晶性を保っていることから、この多孔質層上へのエピタキシャル成長は可能である。この多孔質層表面へのエピタキシャル成長は、例えばＣＶＤ法により、例えば７００℃〜１２００℃の温度で行うことができる。
【００５７】
また、上述したアニール、および半導体膜の成膜時のいずれにおいても、半導体基体を所定の基体温度に加熱する方法としては、いわゆるサセプタ加熱方式によることもできるし、半導体基体自体に直接電流を流して加熱する通電加熱方式等を採ることができる。
【００５８】
多孔質層上にエピタキシャル成長する半導体膜は、単層半導体膜とすることも複数の半導体層の積層による複層半導体膜とすることができる。また、この半導体膜は半導体基体と同じ物質でもよいし、異なる物質でもよい。例えば、単結晶Ｓｉ半導体基体を用い、その表面に形成した多孔質層にＳｉ、あるいはＧａＡｓ等の化合物半導体、またはＳｉ化合物、例えばＳｉ1-y Ｇｅy をエピタキシャル成長するとか、これらを適宜組み合わせ積層する等、種々のエピタキシャル成長を行うことができる。
【００５９】
一方、化合物半導体による薄膜半導体を形成する場合においては、半導体基体として化合物半導体基体を用いることができ、この場合においてもこれに陽極化成を行えば、同様に表面に多孔質層を有する半導体基体を構成することができる。そして、その多孔質層上に化合物半導体をエピタキシャル成長させれば、例えばＳｉ半導体基体上に化合物半導体をエピタキシャル成長させる場合よりも格子不整合を小さくすることができることから良好な結晶性をもつ薄膜化合物半導体を形成することができる。
【００６０】
また、多孔質層に成膜する半導体膜には、その成膜、例えばエピタキシャル成長に際してｎ型もしくはｐ型の不純物を導入することができる。あるいは、半導体膜の成膜後に、イオン注入、拡散等によって不純物の導入を全面もしくは選択的に行うこともできる。この場合、その使用目的に応じて、導電型、不純物の濃度、種類の選択がなされる。
【００６１】
また、半導体膜の厚さも、薄膜半導体の用途に応じて適宜選択することができる。例えば、半導体集積回路を薄膜半導体に形成する場合、半導体素子の動作層は数μｍ程度の厚さであるので、例えば５μｍ程度の厚さに形成することができる。
【００６２】
単結晶シリコンによる半導体膜をエピタキシャル成長等によって成膜して薄膜半導体を形成し、これにより太陽電池を構成する場合は、半導体膜としては、例えば多孔質層側から順に、例えばｐ型の高不純物濃度のｐ＋半導体層、ｐ型の低不純物濃度のｐ−半導体層、およびｎ型の高不純物濃度のｎ＋半導体層の順にエピタキシャル成長させた複層半導体膜とすることができる。これらの層の不純物濃度、膜厚は特に制限されないが、例えばｐ＋型半導体層は、膜厚が０〜１μｍの範囲、典型的には０．５μｍ程度、ボロンＢの濃度が１０18〜１０20atoms/cm3 の範囲、典型的には約１０19atoms/cm3 程度、ｐ型半導体層は、膜厚が１〜３０μｍの範囲、典型的には５μｍ程度、ボロン濃度が１０14〜１０17atoms/cm3の範囲、典型的には約１０16atoms/cm3 程度、ｎ＋型半導体層は、膜厚が０．１〜１μｍの範囲、典型的には０．５μｍ程度、リンＰまたは砒素Ａｓの濃度が１０18〜１０20atoms/cm3 の範囲、典型的には約１０19atoms/cm3 程度とすることが好ましい。
【００６３】
また、半導体膜を、多孔質層側からｐ＋型Ｓｉ層、ｐ型Ｓｉ1-x Ｇｅx グレーディッド層、アンドープのＳｉ1-y Ｇｅy 層、ｎ型Ｓｉ1-x Ｇｅx グレーディッド層、およびｎ＋型シリコン層の順にエピタキシャル成長させた半導体膜とし、これによってダブルヘテロ構造の太陽電池を作製することができる。このダブルヘテロ構造を構成する各層の典型的な例示としては、ｐ＋型Ｓｉ層としては、不純物濃度が１０19atoms/cm3 程度、膜厚が０．５μｍ程度、ｐ型Ｓｉ1-x Ｇｅxグレーディッド層としては、不純物濃度が１０16atoms/cm3 程度、膜厚が１μｍ程度、アンドープのＳｉ1-y Ｇｅy 層としては、ｙが０．７、膜厚が１μｍ程度、ｎ型Ｓｉ1-x Ｇｅx グレーディッド層としては、不純物濃度が１０16atoms/cm3 程度、膜厚が１μｍ程度、およびｎ＋型Ｓｉ層としては、不純物濃度が１０10ｃｍ-3程度、膜厚が０．５μｍ程度とすることが好ましい。なお、ｐ型、ｎ型Ｓｉ1-x Ｇｅx グレーディッド層中のＧｅの組成比ｘは、それぞれ両側に存する層のｘ＝０からアンドープのＳｉ1-y Ｇｅy のｙまで、漸次増大するようにすることが好ましい。これにより、各界面において格子定数が整合することから、良好な結晶性を得ることができる。
【００６４】
このようなダブルヘテロ構造の太陽電池では、その中央のアンドープのＳｉ1-y Ｇｅy 層にキャリアおよび光を有効に閉じこめることができるため、高い変換効率を得ることができる。
【００６５】
上述の半導体膜は、半導体基体から剥離し、そのまま薄膜半導体として使用することが可能である。
【００６６】
あるいは、半導体膜を、多孔質層を介して半導体基体に弱く固着させた状態のまま、この半導体膜に、例えば太陽電池として必要な処理を行い、その後支持基板を半導体膜に貼合せて、この支持基板と半導体膜とを一体化させた後、この支持基板とともに半導体膜を半導体基体から剥離する。
【００６７】
太陽電池における支持基板は、例えば窓ガラスなどのガラス板、金属基板、セラミック基板、あるいは透明樹脂フィルムもしくはシート（以下単にシートという）等によるフレキシブル基板など種々の基板によって構成することができる。
【００６８】
次に、太陽電池を構成する工程を説明する。この工程は、上述した半導体基体から半導体膜を剥離した後に行うこともできるし、半導体基体と一体化した状態のままで行うこともできる。
【００６９】
上述した多孔質層が表面に形成された半導体基体上に、上述したように、複層シリコン半導体膜を例えばエピタキシャル成長によって成膜する。その後、例えば熱酸化処理を行って表面に１０〜２００ｎｍ程度の膜厚の酸化膜を形成する。そして、必要に応じて、半導体膜表面の酸化膜をフォトリソグラフィ技術を用いて配線層のパターンに形成する。あるいは、半導体膜との接続が必要な個所にだけ、開口させてもよい。その後、例えば最終的に電極および配線層を構成する導電層、例えばＡｌ等の単層金属層あるいは複数の金属層の積層による多層金属層をそれぞれを蒸着等によって全面的に形成し、これをフォトリソグラフィによるエッチングによって所要の電極および配線パターンにパターニングする。また、この電極および配線パターニングの形成は、例えば印刷法によることもできる。
【００７０】
また、例えば透明樹脂シートに、所要の電極および配線パターン、いわゆるプリント配線が形成されたいわゆるプリント基板を予め用意しておき、このプリント基板と、上述の半導体基体の表面の多孔質層上に成膜した半導体膜に、対応する部分を電気的に接合して貼り合わせる。このとき、両者の電極間相互は、例えば半田により接合する。また、電極以外の部分は、エポキシ樹脂などの透明接着剤を用いて接着できる。
【００７１】
このように、プリント基板と薄膜単結晶シリコン（Ｓｉ）とを貼り合わせることは、従来不可能であったが、本発明においては、極めて容易に行うことができる。また、プリント基板に限らず、透明樹脂シートを貼り合わせてもよい。プリント基板あるいは透明樹脂シート等の支持基板を貼り合わせた後、半導体基体との間に引っ張り応力を加えることにより、多孔質層の高多孔率層、もしくは高多孔率層と中間多孔質層との界面、あるいは高多孔率層と半導体基体との界面等において破壊を生じさせて、エピタキシャル半導体膜をプリント基板等の支持基板側に貼り合わせた状態で半導体基体から容易に剥離することができる。このようにして、プリント基板等の支持基板面に薄膜半導体による太陽電池が形成された、例えばフレキシブル太陽電池を得ることができる。
【００７２】
この場合、半導体膜の支持基板例えばプリント基板が接合された側とは反対側の裏面には、半導体基体からの剥離によって多孔質層が残る場合がある。この場合、例えばエッチングによってこの多孔質層の除去を行うこともできるが、この多孔質層が残された状態で、これに例えば銀ペースト等の金属膜を形成し、太陽電池の他方のオーミック電極とするとか、光反射面として、光の利用率を高めることによって、実効的に光−電気変換効率の向上をはかることができる。更に、この面に金属板を貼り合せるとか樹脂層を形成することによって保護層とすることもできる。
【００７３】
一方、半導体膜が剥離された半導体基体は、その表面を研磨して再び同様の作業が繰り返しなされて、太陽電池等の形成がなされる。半導体基体の厚さは、例えば２００〜３００μｍ程度とすることができ、一方、例えば１回の太陽電池の製作に消費される半導体基体の厚さは、約３〜２０μｍ程度であるため、１０回の繰り返し使用でも消費される厚さは約３０〜２００μｍであるので半導体基体は充分繰り返し利用が可能である。したがって、本発明方法によれば、高価な単結晶の半導体基体を繰り返し使用できるので、コストの低減化、かつ低エネルギーで太陽電池を製造することができる。また、この繰返し作業によって厚さが充分薄くなった半導体基体は、これ自体で太陽電池を構成することができる。
【００７４】
次に、本発明の実施例を挙げて説明する。しかしながら、本発明は、この実施例に限定されるものではない。まず、本発明による薄膜半導体の製造方法の実施例について説明する。各実施例における電解溶液を構成するＨＦは４９％溶液、Ｃ２Ｈ５ＯＨは工業エタノールを用いた。
【００７５】
尚、各実施例における温度はパイロメータを用いて測定したものである。
【００７６】
〔実施例１〕
図２および図３は、この実施例１の製造工程図を示す。先ず、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図２Ａ）。
【００７７】
そして、この半導体基体１１の表面を暗所中で陽極化成して半導体基体１１の表面に多孔質層を形成した。この実施例においては、図１で説明した２槽構造の陽極化成装置を用いて陽極化成を行った。すなわち、第１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉによる半導体基体１１を配置し、両槽１Ａおよび１Ｂには、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１による電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【００７８】
先ず、電流密度７ｍＡ／ｃｍ２の低電流で１３分間通電させた。これにより約多孔率２６％、厚さ約１０μｍの表面層１２Ｓが形成された（図２Ｂ）。
【００７９】
一旦通電を止めた後、２００ｍＡ／ｃｍ２の高電流密度で３秒間通電させた。これにより、表面層１２Ｓ内に、すなわち先に形成した表面層１２Ｓによって挟み込まれた状態で、これに比し高い多孔率を有する多孔率約６０％の高多孔率層１２Ｈが表面層１２Ｓの面に沿って形成された（図２Ｃ）。このようにして、表面層１２Ｓと高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成された。
【００８０】
このように形成された多孔質層１２は、表面層１２Ｓと高多孔率層１２Ｈとが多孔率が大きく異なるので、これら表面層１２Ｓと高多孔率層１２Ｈの界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【００８１】
このようにして、多孔質層１２の形成後、常圧Ｓｉエピタキシャル成長装置内で先ず、半導体基体１１をＨ2 雰囲気中で１１００℃に加熱処理すなわちアニール処理を行った。この加熱工程は、室温から１１００℃までの加熱昇温時間を約２０分とし、その後この１１００℃に約３０分間保持して行った。このＨ2 中アニールにより、多孔質層１２の表面は滑らかになり、多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度は、一層脆弱化された。
【００８２】
その後、Ｈ2 雰囲気中１１００℃のアニール温度から、１０３０℃に降温して、ＳｉＨ4 ガスを原料ガスとしてＳｉのエピタキシャル成長を１７分間行った。このようにすると、多孔質層１２の表面上に、厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３が形成された（図３Ａ）。
【００８３】
この状態でエピタキシャル半導体膜１３を、半導体基体１１から剥離する。この剥離は、エピタキシャル半導体膜１３の表面と半導体基体１１の裏面に、それぞれ接着剤１４を塗布し、これら接着剤１４によってＰＥＴ（ポリエチレンテレフタレート）樹脂シートによるフレキシブル支持基板１５を貼着する（図３Ｂ）。この接着剤１４による支持基板１５の接着強度は、多孔質層１２おける分離強度より強い強度に選定した。
【００８４】
両基板１５に、互いに引き離す外力を加える。このようにすると、脆弱な多孔質層１２において、高多孔率層１２Ｈまたはこれとの界面ないしはその近傍で剥離が生じ、エピタキシャル半導体膜１３が、半導体基体１１より分離される（図３Ｃ）。
【００８５】
このようにして、分離されたエピタキシャル半導体膜１３によって薄膜半導体２３が構成される（図３Ｄ）。この例においては、薄膜半導体２３に付着された多孔質層をエッチングによって除去した。
【００８６】
〔実施例２〕
図４および図５は、この実施例２の製造工程図を示す。先ず、実施例１と同様に、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図４Ａ）。
【００８７】
そして、この半導体基体１１の表面を暗所中で陽極化成して半導体基体１１の表面に多孔質層を形成した。この実施例２においても、実施例１と同様に図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂ、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１による電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【００８８】
この実施例２においては、先ず、電流密度１ｍＡ／ｃｍ２の低電流で８分間通電した。このようにすると、実施例１における表面層１２Ｓに比し、その微細孔の口径が小さい緻密な多孔率約１６％、厚さ１．７μｍの表面層１２Ｓが形成される（図４Ｂ）。一旦通電を止めた後、電流密度７ｍＡ／ｃｍ２で８分間通電した。このようにすると、表面層１２Ｓの微細孔に比し口径が大きい多孔率約２６％、厚さ６．３μｍの中間多孔率層１２Ｍが、表面層１２Ｓの下層すなわち表面層１２Ｓより内側に表面層１２Ｓの面に沿って形成された（図４Ｃ）。更に、一旦通電を止めた後、２００ｍＡ／ｃｍ２の高電流密度で３秒間通電させた。このようにすると、中間多孔率層１２Ｍ内に、すなわち中間多孔率層１２Ｍによって上下に挟み込まれた位置にこの中間多孔率層１２Ｍに比して高い多孔率とされた、すなわち多孔率約６０％、厚さ０．０５μｍの高多孔率層１２Ｈが中間層１２Ｍの面方向に沿って形成された（図４Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成された。
【００８９】
このように形成された多孔質層１２は、中間多孔率層１２Ｍと高多孔率層１２Ｈとが多孔率が大きく異なるので、これら中間多孔率層１２Ｍと高多孔率層１２Ｈの界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【００９０】
このようにして、多孔質層１２を形成して後は、実施例１と同様にアニールを行い、Ｓｉのエピタキシャル成長を行い、剥離処理を行う。
【００９１】
すなわち、常圧Ｓｉエピタキシャル成長装置内で先ず、半導体基体１１をＨ2雰囲気中でアニールした。このアニールすなわち加熱工程は、室温から１１００℃までの加熱昇温時間を約２０分とし、その後この１１００℃に約３０分間保持して行った。このＨ2 アニールは、多孔質層の微細孔が小さいとより滑らかになることからこのＨ2 中アニールにより、多孔質層１２の微細孔が小さい表面層１２Ｓは、より滑らかになり、多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度は、いっそう脆弱化された。
【００９２】
その後、Ｈ2 中１１００℃のアニール温度から、１０３０℃に降温して、ＳｉＨ4 ガスを原料ガスとしてＳｉのエピタキシャル成長を１７分間行った。このようにすると、多孔質層１２の表面層１２Ｓ上に、厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３が形成された（図５Ａ）。
【００９３】
この状態で半導体膜１３の表面と半導体基体１１の裏面に、それぞれ接着剤を塗布し、これら接着剤によってＰＥＴシート（図示せず）を多孔質層１２における分離強度より強い接着強度で貼着し、実施例１と同様に互いに引き離す外力を加える。このようにすると、脆弱な多孔質層１２において、高多孔率層１２Ｈあるいは中間多孔率層１２Ｍと高多孔率層１２Ｈとの界面ないしはその近傍で剥離が生じ、エピタキシャル半導体膜１３が、半導体基体１１より分離される（図５Ｂ）。
【００９４】
このようにして分離されたエピタキシャル半導体膜１３によって薄膜半導体２３が構成される。この例においては、薄膜半導体２３に付着された多孔質層をエッチングによって除去した。
【００９５】
この実施例２においては、多孔率が小さい、すなわちより緻密な表面層１２Ｓを形成したものであり、これが、上述のＨ2 中でのアニールによって、より滑らかになることから、これの上にエピタキシャル成長した半導体膜１３、すなわちこれによって形成された薄膜半導体２３は、より結晶性すぐれた半導体として形成される。
【００９６】
また、このように、多孔率が小さい表面層１２Ｓを形成するにもかかわらず、高多孔率層１２Ｈと表面層１２Ｓとの間に、その多孔率が中間の中間多孔率層１２Ｍを設けるようにしたことにより、これが表面層にかかる歪のバッファー層として作用することから、高多孔率層１２Ｈの存在による歪の多孔質層１２のエピタキシャル成長がなされる表面への影響を効果的に減少させることができる。
【００９７】
〔実施例３〕
図６および図７は、この実施例３の製造工程図を示す。先ず、実施例１および２と同様に、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図６Ａ）。
【００９８】
そして、この半導体基体１１の表面を暗所中で陽極化成して半導体基体１１の表面に多孔質層を形成する。この実施例３においても、実施例１および２と同様に図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂ、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１による電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【００９９】
この実施例３においても、先ず、電流密度１ｍＡ／ｃｍ２の低電流で８分間通電した。このようにすると、実施例２と同様にその微細孔の口径が小さい緻密な表面層１２Ｓが形成される（図６Ｂ）。
【０１００】
一旦通電を停止した後、この実施例３においては、電流密度４ｍＡ／ｃｍ２で３分間通電した。このようにすると、表面層１２Ｓの微細孔に比し口径が大きい多孔率２２％、厚さ１．８μｍの第１の中間多孔率層１２Ｍ1 が、表面層１２Ｓの下層すなわち表面層１２Ｓより内側に表面層１２Ｓの面に沿って形成された（図６Ｃ）。
【０１０１】
再び一旦通電を停止した後、更に電流密度１０ｍＡ／ｃｍ２で６分間通電した。このようにすると、第１の中間多孔率層１２Ｍ1 の下層すなわち第１の中間多孔率層１２Ｍ1 より更に内側に多孔率約３０％、厚さ６．６μｍの第２の中間多孔率層１２Ｍ2 が第１の中間層１２Ｍ1 の面に沿って形成された（図６Ｄ）。
【０１０２】
更に、一旦通電を止めた後、２００ｍＡ／ｃｍ２の高電流密度で３秒間通電させた。このようにすると、第２の中間多孔率層１２Ｍ2 内に、すなわち第２の中間多孔率層１２Ｍ2 によって上下に挟み込まれた位置に、この中間多孔率層１２Ｍ2 に比して高い多孔率の多孔率約６０％、厚さ約０．５μｍの高多孔率層１２Ｈが各層の面に沿って形成された（図６Ｅ）。このようにして、表面層１２Ｓと、第１および第２の中間多孔率層１２Ｍ1 および１２Ｍ2 と、高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成された。
【０１０３】
このように形成された多孔質層１２においても、中間多孔率層１２Ｍ2 と高多孔率層１２Ｈとが多孔率が大きく異なるので、これら中間多孔率層１２Ｍ1 と高多孔率層１２Ｈの界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【０１０４】
このようにして、多孔質層１２を形成して後は、実施例１および２と同様にアニールを行い、Ｓｉのエピタキシャル成長によってエピタキシャル半導体膜１３を形成し（図７Ａ）、支持基板としてのＰＥＴシートの接合（図示せず）を行い、エピタキシャル半導体膜１３と半導体基体１１とを多孔質層１２の高多孔率１２Ｈもしくはその近傍の破壊によって剥離処理を行う（図７Ｂ）。
【０１０５】
このようにして、エピタキシャル半導体膜１３によって薄膜半導体２３を形成する。
【０１０６】
この実施例３においては、高多孔率層１２Ｈと表面層１２Ｓとの間に、その多孔率が両者の中間で高多孔率層１２Ｈに向かって多孔率が高められた第１および第２の２層の中間多孔率層１２Ｍ1 およびＭ2 を設けるようにしたことにより、これが表面層にかかる歪のバッファー層として作用することから、高多孔率層１２の存在による歪の多孔質層１２のエピタキシャル成長がなされる表面への影響を、より効果的に減少させることができる。
【０１０７】
〔実施例４〕
この実施例においては、図４および図５で説明した実施例２と同様に、単結晶Ｓｉ半導体基体１１の表面に暗所中での陽極化成によって、表面層１２Ｓと、中間多孔率層１２Ｍと、この中間多孔率層１２Ｍ内に形成された高多孔率層１２Ｈとによって多孔質層１２を形成してこれの上に目的とする薄膜半導体を構成するエピタキシャル半導体膜をエピタキシャル成長するものであるが、この実施例においては、その表面層１２Ｓと中間多孔率層１２Ｍの形成を連続的通電によって通電量を変化させて形成した。
【０１０８】
この実施例においても、実施例１および２と同様に、ボロンＢがドープされた比抵抗が０．０１〜０．０２Ωｃｍの単結晶Ｓｉによる半導体基体１１を用意する（図４Ａ）。
【０１０９】
そして、この半導体基体１１に対して、実施例１および２と同様に図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂ、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１１０】
この実施例４においても、先ず、電流密度１ｍＡ／ｃｍ２の低電流で８分間通電した。このようにすると、多孔率１６％、厚さ１．７μｍの表面層１２Ｓが形成される（図４Ｂ）。
【０１１１】
そして、この実施例においては、この表面層１２Ｓの形成後に、一旦通電を停止させることなく、その通電量を前記１ｍＡ／ｃｍ２から１０ｍＡ／ｃｍ２へと徐々に１６分間で変化させて陽極化成を行って多孔率が１６％から３０％程度へと変化する厚さ約６．８μｍの中間多孔率層１２Ｍを形成した（図４Ｃ）。
【０１１２】
その後、一旦通電を停止した後、２００ｍＡ／ｃｍ２の高電流密度で３秒間通電させた。このようにすると、中間多孔率層１２Ｍ内に、すなわち中間多孔率層１２Ｍによって上下に挟み込まれた位置にこの中間多孔率層１２Ｍに比して高い多孔率の、多孔率約６０％、厚さ約０．５μｍの高多孔率層１２Ｈが形成された（図４Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成された。
【０１１３】
このように形成された多孔質層１２は、中間多孔率層１２Ｍと高多孔率層１２Ｈとが多孔率が大きく異なるので、これら中間多孔率層１２Ｍと高多孔率層１２Ｈの界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【０１１４】
このようにして、多孔質層１２を形成して後は、実施例１および２と同様のアニールを常圧Ｓｉエピタキシャル成長装置内でＨ２雰囲気中で行って多孔質層１２の表面層１２Ｓを滑らかにし、また多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化をはかる。
【０１１５】
その後、実施例１および２におけると同様にアニールを行った常圧Ｓｉエピタキシャル成長装置内で、Ｓｉのエピタキシャル成長を１７分間行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３を形成した（図５Ａ）。
【０１１６】
この状態で実施例２におけると同様に、ＰＥＴシートによる支持基板を貼着（図示せず）、および剥離（図５Ｂ）等を行って目的とする薄膜半導体２３を得る。この場合においても、その剥離は、多孔質層における破壊、すなわち高多孔率層１２Ｈまたはその近傍の破壊によってなされる。
【０１１７】
この実施例４においても、多孔率が小さい、すなわちより緻密な表面層１２Ｓを形成したものであり、これが、上述のＨ2 中でのアニールによって、より滑らかになることから、これの上にエピタキシャル成長したエピタキシャル半導体膜１３すなわちこれによって形成された薄膜半導体２３は、より結晶性すぐれた半導体として形成される。
【０１１８】
そしてこの実施例４においては、多孔質層１２の形成において、その表面１２Ｓから中間多孔率層１２Ｍの形成において電流密度を傾斜的に増加して形成したことから、高多孔率層１２Ｈから表面層１２Ｓの間における多孔率は漸次変化することから両者間で生ずる歪みの中間多孔率層１２Ｍによる緩和すなわちバッファーが効果的になされ、Ｈ2 雰囲気中アニールを行った後は、より平坦で滑らかな表面を形成することができる。したがって、これの上に形成するエピタキシャル半導体膜、したがって、最終的に得られる薄膜半導体は、より結晶性に優れ、信頼性の高い薄膜半導体として形成することができる。
【０１１９】
〔実施例５〕
図８は、この実施例の工程図を示すもので、この実施例においては、多孔質層１２において、その高多孔率層を、多孔質層１２の、半導体基体１１との界面すなわち基体１１の多孔質化されなかった部分との界面側に形成した。
【０１２０】
この実施例においても、実施例１および２と同様に、ボロンＢがドープされた比抵抗が０．０１〜０．０２Ωｃｍの単結晶Ｓｉによる半導体基体１１を用意する（図８Ａ）。
【０１２１】
そして、この半導体基体１１に対して、実施例１および２と同様に暗所中で、図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂ、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１による電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１２２】
この実施例５においては、実施例２と同様に、先ず、電流密度１ｍＡ／ｃｍ２の低電流で８分間通電した。このようにすると、多孔率１６％、厚さ約１．７μｍの表面層１２Ｓが形成される（図８Ｂ）。そして、実施例２と同様に、一旦通電を停止さてその通電量を７ｍＡ／ｃｍ２８分間の陽極化成を行って多孔率が２６％厚さ６．３μｍの中間多孔率層１２Ｍを表面層１２Ｓ下にした（図８Ｃ）。
【０１２３】
その後、一旦通電を停止した後、この実施例においては、２００ｍＡ／ｃｍ２の高電流密度を間欠的に給電した。すなわち、先ず２００ｍＡ／ｃｍ２を、０．７秒間通電させ、再び通電を停止して１分間保持し、その後２００ｍＡ／ｃｍ２を、０．７秒間通電させ、更に通電を停止して１分間保持し、その後２００ｍＡ／ｃｍ２を、０．７秒間通電させた。すなわち、３回の間欠的高電流密度の給電を行って陽極化成を行った。このようにすると、中間多孔率層１２Ｍ下に中間多孔率層１２Ｍに比して高い多孔率の、多孔率約６０％、厚さ約５０ｎｍのと高多孔率層１２Ｈが形成された（図８Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成される。
【０１２４】
このようにして形成された多孔質層１２においては、高多孔率層１２Ｈと、中間多孔率層１２Ｍとの間と、更に基体１１との間の多孔率が大きく異なるので、これら界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【０１２５】
このようにして、多孔質層１２を形成して後は、実施例２で説明したと同様に、アニールを常圧Ｓｉエピタキシャル成長装置内でＨ2 雰囲気中で行って多孔質層１２の表面層１２Ｓを滑らかにし、同時に高多孔率層１２Ｈの脆弱化をはかる。
【０１２６】
その後、実施例２におけると同様に、アニールを行った常圧Ｓｉエピタキシャル成長装置内で、Ｓｉのエピタキシャル成長を１７分間行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３が形成した（図８Ｅ）。
【０１２７】
そして、前述の各実施例と同様に、エピタキシャル半導体膜１３と半導体基体１１とを分離する（図８Ｆ）。
【０１２８】
このように、間欠的大電流通電によって形成した高多孔率層１２Ｈは、半導体基体１１との界面、ないしは界面近傍に形成されるものであり、またその多孔率はきわめて高く形成することができ、Ｈ2 雰囲気中アニールによって高多孔質層１２Ｈの多孔率は著しく高まる。したがって、この方法によって形成した多孔質層１２におけるエピタキシャル半導体膜１２の剥離は、高多孔率層１２Ｈもしくはその近傍で、きわめて容易になされる。
【０１２９】
図２３および図２４は、この実施例における多孔質層の中間多孔率層１２Ｍと高多孔率層１２Ｈとに渡る断面の上述のＨ２雰囲気中のアニールを行う前と、行った後の各１０万倍の顕微鏡写真に基く模式図で、これらを比較して明らかなようにＨ２中アニールによって結晶粒の成長が生じ、特に高多孔率層１２Ｈにおいては孔部の拡大成長が著しく生じて、霜柱状（図２４では柱が存在しない部分での断面）の極めて粗なる層を形成し、この部分における脆弱性が著しくなる。
【０１３０】
実施例５においては、間欠的大電流通電によって半導体基体１１との界面に高多孔率層１２Ｈを形成した場合であるが、このような間欠的大電流通電によることなく、同様に、高多孔率層１２Ｈを、半導体基体１１との界面に形成することもできる。この場合の実施例を実施例６、７および実施例８において示す。
【０１３１】
〔実施例６〕
この実施例においても、図８の工程図を参照して説明する。この実施例においては、多孔質層１２の表面層１２Ｓおよび中間多孔率層の形成は、実施例２で説明したと同様の方法によった。
【０１３２】
すなわち、この実施例においても、実施例２におけると同様に、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図８Ａ）。
【０１３３】
そして、この場合においても、暗所中で図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂに、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１３４】
先ず、電流密度１ｍＡ／ｃｍ２の低電流で８分間通電した。このようにすると、実施例２におけると同様の表面層１２Ｓが形成される（図８Ｂ）。一旦通電を止めた後、電流密度７ｍＡ／ｃｍ２で８分間通電して表面層１２Ｓの下層すなわち表面層１２Ｓより内側に実施例２におけると同様の中間多孔率層１２Ｍが形成される（図８Ｃ）。更に、一旦通電を止めた後、この実施例においては、実施例２において通電した大電流に比しては低く、表面層１２Ｓや、中間多孔率層１２Ｍの形成時の通電電流に比しては高い、いわゆる中電流の６０ｍＡ／ｃｍ２を１．９秒間通電した。このようにすると、実施例５におけると同様に、中間多孔率層１２Ｍ下の半導体基体１１の表面との界面に、多孔率約６０％で厚さ約５０ｎｍの高多孔率層１２Ｈが形成される（図８Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとが積層された多孔質層１２が形成される。
【０１３５】
このようにして形成された多孔質層１２においても、高多孔率層１２Ｈと、中間多孔率層１２Ｍおよび基体１１との間の多孔率が大きく異なるので、これら界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【０１３６】
このようにして、多孔質層１２を形成して後は、実施例２で説明したと同様に、アニールを常圧Ｓｉエピタキシャル成長装置内でＨ２雰囲気中で行って多孔質層１２の表面層１２Ｓを滑らかにし、同時に多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化をはかる。
【０１３７】
その後、実施例２におけると同様に、アニールを行った常圧Ｓｉエピタキシャル成長装置内で、Ｓｉのエピタキシャル成長を１７分間行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３が形成した（図８Ｅ）。
【０１３８】
そして、上述の各実施例におけると同様にエピタキシャル半導体膜１３の半導体基板１１からの剥離を行って目的とする薄膜半導体２３を得る（図８Ｆ）。
【０１３９】
〔実施例７〕
この実施例においても、図８の工程図を参照して説明する。この実施例においても、実施例２におけると同様に、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図８Ａ）。
【０１４０】
この場合においても、暗所中で図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂ、共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１４１】
そして、先ず、この実施例においては、電流密度１ｍＡ／ｃｍ２の低電流で６分間通電した。このようにすると、多孔率１６％、厚さ１．７μｍの表面層１２Ｓが形成された（図８Ｂ）。一旦通電を止めた後、電流密度４ｍＡ／ｃｍ２で１０分間通電を行った。このようにすると、表面層１２Ｓの下層すなわち表面層１２Ｓより内側に、多孔率２２％、厚さ約５．８μｍの中間多孔率層１２Ｍが形成される（図８Ｃ）。更に、一旦通電を止めた後、この実施例においては、中電流の６０ｍＡ／ｃｍ２を２秒間通電した。このようにすると、中間多孔率層１２Ｍ下の半導体基体１１との界面に、多孔率約６０％で厚さ約５０ｎｍの高多孔率層１２Ｈが形成される（図８Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成される。
【０１４２】
このようにして形成された多孔質層１２においても、高多孔率層１２Ｈと、中間多孔率層１２Ｍおよび基体１１との間の多孔率が大きく異なるので、これら界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【０１４３】
このようにして、多孔質層１２を形成して後は、実施例２で説明したと同様にアニールを常圧Ｓｉエピタキシャル成長装置内でＨ2 雰囲気中で行って多孔質層１２の表面層１２Ｓを滑らかにし、また多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化をはかる。
【０１４４】
その後、実施例２におけると同様にアニールを行った常圧Ｓｉエピタキシャル成長装置内で、Ｓｉのエピタキシャル成長を１７分間行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３が形成し（図８Ｅ）、エピタキシャル半導体膜１３の半導体基体１１からの剥離を行って薄膜半導体２３を得る（図８Ｆ）。
【０１４５】
〔実施例８〕
この実施例においても、図８の工程図を参照して説明する。この実施例においても、実施例２におけると同様に、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図８Ａ）。
【０１４６】
そして、この場合においても、暗所中で図１で説明した２槽構造の陽極化成装置を用いて、陽極化成を行うものであるが、この実施例においては、第１の槽１ＡにＨＦ：Ｃ２Ｈ５ＯＨ＝１．２：１の電解溶液を注入し、第２の槽１ＢにＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１４７】
ｓ先ず、電流密度１ｍＡ／ｃｍ２の低電流で５分間通電した。このようにすると、多孔率１３％で、厚さ１．５μｍの表面層１２Ｓが形成された（図８Ｂ）。一旦通電を止めた後、電流密度５ｍＡ／ｃｍ２で５分間通電した。このようにすると、表面層１２Ｓ下に、多孔率１８％で、厚さ５μｍの中間多孔率層１２Ｍが形成された（図８Ｃ）。更に、一旦通電を止めた後、中電流の８０ｍＡ／ｃｍ２を３秒間通電した。このようにすると、中間多孔率層１２Ｍ下の多孔質化がなされなかった半導体基板１１の表面との界面に、多孔率約６０％で厚さ約５０ｎｍの高多孔率層１２Ｈが形成された（図８Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成される。
【０１４８】
このようにして形成された多孔質層１２においても、高多孔率層１２Ｈと、中間多孔率層１２Ｍおよび基体１１との間の多孔率が大きく異なるので、これら界面および界面近傍において大きな歪みがかかり、この付近の強度が極端に弱くなる。
【０１４９】
このようにして、多孔質層１２を形成して後は、実施例２で説明したと同様に、アニールを常圧Ｓｉエピタキシャル成長装置内でＨ2 雰囲気中で行って多孔質層１２の表面層１２Ｓを滑らかにし、多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化をはかる。
【０１５０】
その後、実施例２におけると同様にアニールを行った常圧Ｓｉエピタキシャル成長装置内で、Ｓｉのエピタキシャル成長を１７分間行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３が形成した（図８Ｅ）。
【０１５１】
そして、この場合においても例えばＰＥＴシート（図示せず）の接着、エピタキシャル半導体膜１２の半導体基体１１からの剥離を行って目的とする薄膜半導体２３を得る（図８Ｆ）。
【０１５２】
〔実施例９〕
この実施例は、実施例２と同様の方法によるものの、多孔質層１２に対するＨ2 雰囲気中での熱処理に先立って酸化処理工程を経るものである。図４および５を参照して説明する。この実施例においても、実施例２におけると同様に、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図４Ａ）。
【０１５３】
また、図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各槽１Ａおよび１Ｂ、共に電解溶液のＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を注入した。そして暗所中で各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１５４】
先ず、電流密度１ｍＡ／ｃｍ２で８分間通電して表面層１２Ｓが形成した（図４Ｂ）。一旦通電を止めた後、電流密度７ｍＡ／ｃｍ２で８分間通電して表面層１２Ｓ下に中間多孔率層１２Ｍが形成した（図４Ｃ）。更に、一旦通電を止めた後、２００ｍＡ／ｃｍ２を３秒間通電して中間多孔率層１２Ｍ内に高多孔率層１２Ｈを形成し、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈによる多孔質層１２を形成する（図４Ｄ）。
【０１５５】
その後、この実施例においては、酸化処理工程を行う。この酸化処理は、酸素雰囲気中で、４００℃に加熱するドライ酸化によった。この処理により、多孔質層１２の内部が酸化され、後のＨ2 雰囲気中での加熱処理すなわちアニールによっても多孔質層に大きな構造変化が生じないようにすることができ、高多孔率層１２Ｈの界面近傍に生じる歪みの表面層１２Ｓへの影響を効果的に回避することができる。
【０１５６】
その後は、実施例２におけると同様の方法によって、常圧Ｓｉエピタキシャル成長装置によって基体１１をＨ2 雰囲気中で熱処理し、続いてＳｉのエピタキシャル成長を行い（図５Ａ）、例えばＰＥＴシートによる支持基板の貼着、剥離等を行って目的とする薄膜半導体２３を得る（図５Ｂ）。
【０１５７】
〔実施例１０〕
この実施例においては、多孔質層１２の陽極化成において、電解溶液の濃度を変更するようした場合である。この場合においても図４および図５を参照して説明する。この実施例においても、高濃度にボロンＢがドープされて比抵抗が０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図４Ａ）。
【０１５８】
そして、この場合においても、図１で説明した２槽構造の陽極化成装置を用いて、暗所中で陽極化成を行ったがこの場合、第１の槽１ＡにＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の電解溶液を注入し、第２の槽１Ｂに、ＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入し、これらの電解溶液槽でＳｉ基板をはさみ、それぞれの電解溶液槽１Ａおよび１Ｂ内に電極として設置したＰｔ電極３Ａおよび３Ｂ間に電流を流した。
【０１５９】
先ず、電流密度１ｍＡ／ｃｍ２で８分間通電した。これによって、多孔率が１６％で、厚さ１．７μｍの表面層１２Ｓが形成された（図４Ｂ）。一旦通電を停止し、７ｍＡ／ｃｍ２で８分間通電した。これによって、多孔率が２６％で、厚さ６．３μｍの中間多孔率層１２Ｍが形成された（図４Ｃ）。
【０１６０】
次に、この実施例においては、第１の槽１Ａの電解溶液の濃度を、ＨＦ：Ｃ２Ｈ５ＯＨ＝１：１に変化させた。そして電流密度を２００ｍＡ／ｃｍ２と高くして３秒間通電を行った。このようにすると、中間多孔率層１２Ｍ内に、多孔率約６０％、厚さ約０．５μｍの高多孔率層１２Ｈが形成された（図４Ｄ）。このようにして、表面層１２Ｓ、中間多孔率層１２Ｍおよび高多孔率層１２Ｈとの重ね合せよりなる多孔質層１２が形成される。
【０１６１】
その後は、実施例２におけると同様の方法によって、常圧Ｓｉエピタキシャル成長装置によって基体１１をＨ2 雰囲気中で熱処理し、続いてＳｉのエピタキシャル成長を行い（図５Ａ）、ＰＥＴシートによる支持基板（図示せず）の貼着、剥離（図５Ｂ）等を行って薄膜半導体２３を得る。
【０１６２】
この実施例においては、多孔質層１２の表面側すなわち表面層１２Ｓおよび中間多孔率層１２Ｍの形成において、ＨＦ濃度を高めるものであるが、このように、電解溶液のＨＦ濃度を高くすると多孔質層の多孔率は小さくなるという性質をもつので、この場合、多孔質層１２の表面には、極めて微細な口径をもつ多孔質層が形成されることから、これの上にエピタキシャル成長されるエピタキシャル半導体膜は、結晶性にすぐれた膜として形成される。
【０１６３】
そして、この場合、高多孔率層１２Ｈの形成においては、その電解溶液のＨＦ濃度が高いと、電流密度２００ｍＡ／ｃｍ２、３秒間程度の通電では、充分な多孔率が得られないが、この実施例においては、高多孔率層１２Ｈの生成においては、電解溶液のＨＦ濃度を低くするものであるので、充分多孔率の高い高多孔率層１２Ｈを生成できる。
【０１６４】
〔実施例１１〕
この実施例においても、多孔質層１２の陽極化成において、電解溶液の濃度を変更するようした場合である。図６および図７を参照して説明する。この実施例においても、高濃度にボロンＢがドープされて比抵抗が０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図６Ａ）。
【０１６５】
そして、この実施例においても、図１で説明した２槽構造の陽極化成装置を用いて、第１の槽１ＡにＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の電解溶液を注入し、第２の槽１Ｂに、ＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入し、これらの電解溶液槽１Ａおよび１ＢでＳｉ基板をはさみ、暗所中でそれぞれの電解溶液槽１Ａおよび１Ｂ内に電極として設置したＰｔ電極３Ａおよび３Ｂ間に電流を流した。
【０１６６】
先ず、電流密度１ｍＡ／ｃｍ２で８分間通電した。これによって、多孔率が約１４％で、厚さ約２．０μｍの表面層１２Ｓが形成された（図６Ｂ）。一旦通電を停止し、７ｍＡ／ｃｍ２で６分間通電した。これによって、多孔率が約２０％で、厚さ約６．４μｍの第１の中間多孔率層１２Ｍ1 が形成された（図６Ｃ）。
【０１６７】
次に、第１の槽１Ａの電解溶液の濃度を、ＨＦ：Ｃ２Ｈ５ＯＨ＝１：１に変化させた。そして、再び、７ｍＡ／ｃｍ２で２分間通電した。このようにすると、多孔率約２６％で、厚さ約１．７μｍの第２の中間多孔率層１２Ｍ2 が形成された（図６Ｄ）。
【０１６８】
その後、一旦通電を停止し、更に第１の槽１Ａの電解溶液の濃度を、ＨＦ：Ｃ２Ｈ５ＯＨ＝１：１．５に変化させて、更に電解溶液の濃度を低めた。この状態で、電流密度を２００ｍＡ／ｃｍ２と高くして２秒間通電を行った。このようにすると、第２の中間多孔率層１２Ｍ2 内に、多孔率約６０％、厚さ約０．５μｍの高多孔率層１２Ｈが形成された（図６Ｅ）。このようにして、表面層１２Ｓ、中間多孔率層１２Ｍおよび高多孔率層１２Ｈとの重ね合せによる多孔質層１２が形成された。
【０１６９】
その後は、実施例２および３等におけると同様の方法によって、常圧Ｓｉエピタキシャル成長装置によって基体１１をＨ2 雰囲気中で熱処理し、続いてＳｉのエピタキシャル成長を行ってエピタキシャル半導体膜１３を形成し（図７Ａ）、エピタキシャル半導体１３の半導体基体１１からの剥離等を行った目的とする薄膜半導体２３を得る（図７Ｂ）。この例においても、薄膜半導体２３に付着された多孔質層をエッチングによって除去した。
【０１７０】
この実施例においては、第１および第２の中間多孔率層１２Ｍ1 および１２Ｍ2 を形成し、第２の中間多孔率層１２Ｍ2 の生成においては、電解溶液の濃度を低め、更に高多孔率層１２Ｈの生成において電解溶液の濃度を低めたことから、表面層１２Ｓから高多孔率層１２Ｈに向かって多孔率を階段的に上げるようにしたことから、高多孔率層１２Ｈによる歪の多孔質層１２の表面への影響を効果的に緩和することができて、多孔質層１２上にエピタキシャル成長されるエピタキシャル半導体膜１３の結晶性をより高めることができる。
【０１７１】
また、高多孔率層１２Ｈの陽極化成において、更に電解溶液の濃度を低めたことから、更にこの高多孔率層１２Ｈの脆弱性を高めることができ、此処における分離すなわち基体１１からのエピタキシャル半導体膜１３の剥離性を上げることができる。
【０１７２】
〔実施例１２〕
この実施例においては、エピタキシャル半導体膜、すなわち薄膜半導体が多層構造、この例では、ｐ＋−ｐ−−ｎ＋構造とした場合である。図９および図１０は、この実施例の工程図を示す。この実施例においても、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図９Ａ）。
【０１７３】
そして、この場合においても、図１で説明した２槽構造の陽極化成装置を用いて、第１および第２の槽１Ａおよび１Ｂに共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入し、暗所中で各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１７４】
先ず、電流密度１ｍＡ／ｃｍ２で８分間通電して表面層１２Ｓを形成した（図９Ｂ）。一旦通電を止めた後、電流密度７ｍＡ／ｃｍ２で８分間通電して中間多孔率層１２Ｍを形成した（図９Ｃ）。更に、一旦通電を止めた後、２００ｍＡ／ｃｍ２を３秒間通電した。このようにすると、中間多孔率層１２Ｍ内に高多孔率層１２Ｈが形成された（図９Ｄ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとによる多孔質層１２が形成される。
【０１７５】
このようにして、多孔質層１２を形成して後は、実施例２で説明したと同様に、アニールを常圧Ｓｉエピタキシャル成長装置内でＨ2 雰囲気中で行って多孔質層１２の表面層１２Ｓを滑らかにし、多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化をはかる。
【０１７６】
その後、アニールを行った常圧Ｓｉエピタキシャル成長装置に、ＳｉＨ4 ガスとＢ2 Ｈ6 ガスとを用いたエピタキシャル成長を２分間行って、高濃度にボロンＢをドープしたｐ＋Ｓｉによる第１の半導体層１３１を形成した（図１０Ａ）。
【０１７７】
次に、Ｂ2 Ｈ6 ガスの流量を変更して、Ｓｉエピタキシャル成長を１７分間行い、低濃度ボロンドープのｐ−Ｓｉによる第２の半導体層１３２を形成した（図１０Ｂ）。
【０１７８】
その後、Ｂ2 Ｈ6 ガスに換えてＰＨ3 ガスを供給して、ｐ−エピタキシャル半導体層１３２上に、高濃度リンドープのＳｉエピタキシャル成長を２分間行ってｎ＋Ｓｉによる第３のエピタキシャル半導体膜１３３を形成する（図１０Ｃ）。このようにして、第１〜第３の半導体層１３１〜１３３よりなるｐ＋−ｐ−−ｎ＋構造の半導体膜１３を構成する。
【０１７９】
その後は、上述した各実施例におけると同様に、半導体膜１３の基体１１からの剥離等を行って目的とする薄膜半導体２３を得る（図１０Ｄ）。この例においても、薄膜半導体２３に付着された多孔質層をエッチングによって除去した。このｐ＋−ｎ−−ｐ＋３層構造による薄膜半導体２３は、太陽電池を構成することができる。
【０１８０】
〔実施例１３〕
この実施例においては、実施例１２の製造方法において、半導体膜１３を、ＧａＡｓによるエピタキシャル半導体膜とする。すなわち、この場合、図９Ａ〜図９Ｄの工程において、実施例１２と同様の工程を採り、その後エピタキシャル半導体膜１３のエピタキシャル成長において、ＭＯＣＶＤ法によって、ＴＭＧａ（トリ・メチル・ガリウム）と、ＡｓＨ3 とを原料ガスとして用いて、常圧ＭＯＣＶＤ装置によって基体温度７２０℃、１時間のヘテロエピタキシャル成長を行って膜厚約３μｍのＧａＡｓによるエピタキシャル半導体膜１３を形成した。
【０１８１】
その後は、エピタキシャル半導体膜１３の半導体基体１１からの剥離を行い、エピタキシャル半導体膜１３による薄膜半導体２３を得た。
【０１８２】
〔実施例１４〕
この実施例においては、太陽電池を製造する場合である。図１１〜図１４はその工程図を示す。この実施例においても、実施例１２と同様の方法によってｐ＋−ｐ−−ｎ＋３層構造によるエピタキシャル半導体膜を形成する。すなわち、この実施例においても、高濃度にボロンＢがドープされて、比抵抗が例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した。
【０１８３】
そして、この場合においても、図１で説明した２槽構造の陽極化成装置を用いて、第１および第２の槽１Ａおよび１Ｂに共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入し、各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１８４】
先ず、電流密度１ｍＡ／ｃｍ２で８分間通電して表面層１２Ｓを形成した（図１１Ａ）。一旦通電を停止して後、電流密度７ｍＡ／ｃｍ２で８分間通電して中間多孔率層１２Ｍを形成した（図１１Ｂ）。更に、一旦通電を停止して後、２００ｍＡ／ｃｍ２を３秒間通電した。このようにすると、中間多孔率層１２Ｍ内に高多孔率層１２Ｈが形成された（図１１Ｃ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとが積層された多孔質層１２が形成される。
【０１８５】
この多孔質層１２の形成後、実施例２で説明したと同様の方法によって、常圧Ｓｉエピタキシャル成長装置内でＨ2 雰囲気中でのアニールを行う。このようにすると、多孔質層１２の表面層１２Ｓを滑らかとされ、また、多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化がなされる。
【０１８６】
その後、アニールを行った常圧Ｓｉエピタキシャル成長装置に、ＳｉＨ4 ガスとＢ2 Ｈ6 ガスとを用いたエピタキシャル成長を２分間行って、厚さ０．５μｍの、ボロンＢが１０19atoms/cm3 にドープされたｐ＋Ｓｉによる第１の半導体層１３１を形成し、次に、Ｂ2 Ｈ6 ガスの流量を変更して、Ｓｉエピタキシャル成長を１７分間行って、厚さ５μｍの、ボロンＢが１０16atoms/cm3 にドープされた低濃度のｐ−Ｓｉによる第２の半導体層１３２を形成し、更にＢ2 Ｈ6 ガスに換えてＰＨ3 ガスを供給して、エピタキシャル成長を２分間行って、ｐ−半導体層１３２上に、リンＰが１０19atoms/cm3 の高濃度にドープされたｎ＋Ｓｉによる第３の半導体層１３３を形成して、第１〜第３の半導体層１３１〜１３３よりなるｐ＋−ｐ−−ｎ＋構造の半導体膜１３を形成した（図１２Ａ）。
【０１８７】
次に、この実施例においては、半導体膜１３上に表面熱酸化によってＳｉＯ２膜すなわち透明の絶縁膜１６を形成し、フォトリソグラフィによるパターンエッチングを行って電極ないしは配線とのコンタクトを行う開口１６Ｗを形成する（図１２Ｂ）。この開口１６Ｗは、所要の間隔を保持して図においては紙面と直交する方向に延長するストライプ状に平行配列して形成することができる。このように形成したＳｉＯ2 膜により、界面でのキャリア発生や再結合を極力少なくすることが可能である。
【０１８８】
そして、全面的に金属膜の蒸着を行い、フォトリソグラフィによるパターンエッチングを行って受光面側の電極ないしは配線１７を、ストライプ状開口１６Ｗに沿って形成する（図１３Ａ）。この電極ないしは配線１７を形成する金属膜は、例えば厚さ３０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｄ、厚さ１００ｎｍのＡｇを順次蒸着し、さらにこれの上にＡｇメッキを行うことによって形成した多層構造膜によって構成し得る。その後４００℃で２０〜３０分間のアニールを行った。
【０１８９】
一方、例えばフレキシブル樹脂シートよりなる透明基板１８上に、所要の回路の配線１９が形成されてなるフレキシブルプリント基板２０を構成して置き、このプリント基板２０を、絶縁膜１６が形成された半導体膜１３上に重ね合わせて、透明かつ絶縁性を有する接着剤２１によって接着する。このとき、互いに接続されるべき配線１９と電極ないしは配線１７とが互いに衝合するようになされ、これら間に半田を介在させることによって、電気的接合がなされるようにする（図１３Ｂ）。このとき、接着剤２１の強度は、多孔質層の分離強度よりもやや強いものを使用した。
【０１９０】
その後、半導体基体１１と、プリント基板２０とを互いに引き離す外力を与える。このようにすると、多孔質層１２の脆弱な高多孔率層１２Ｈもしくはその近傍で半導体基体１１と、半導体膜１３とが分離され、プリント基板２０上に、半導体膜１３が接合された薄膜半導体２３が得られる（図１４Ａ）。
【０１９１】
この場合、薄膜半導体２３の裏面には、多孔質層１２が残存するが、これの上に銀ペーストを塗布し、更に金属板を接合して他方の裏面電極２４を構成する。このようにして、プリント基板２０にｐ＋−ｐ−−ｎ＋構造の薄膜半導体２３が形成された太陽電池が構成される（図１４Ｂ）。そして、この場合、金属電極２４は、太陽電池裏面の素子層保護膜としても機能する。
【０１９２】
尚、上述の実施例１４においては、フレキシブルプリント基板に、同様にフレキシブル構成とし得る太陽電池を一体化した構成とした場合であるが、ガラス基板等の剛性を有する基板に太陽電池を一体化した構成とすることもできる。
【０１９３】
次に、薄膜半導体もしくは太陽電池を製造方法において、その多孔質層の特に分離層となる高多孔率層を形成する陽極化成条件を変更した場合の実施例を挙げる。
【０１９４】
〔実施例１５〕
図１５および図１６の工程図を参照して説明する。この場合においても、実施例２と同様に、ボロンＢがドープされた比抵抗が０．０１〜０．０２Ωｃｍの単結晶Ｓｉによる半導体基体１１を用意する（図１５Ａ）。
【０１９５】
半導体基体１１に対して、図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各層１Ａおよび１Ｂに電解溶液としてＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を注入した。暗所中で各層１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０１９６】
先ず、電流密度１ｍＡ／ｃｍ２、８分間通電した。このようにして低多孔率の表面層１２Ｓを形成した（図１５Ｂ）。一旦通電を停止した後、７ｍＡ／ｃｍ２、８分間通電した。このようにして中間多孔率層１２Ｍを形成した（図１５Ｃ）。更に、一旦通電を停止した後、この実施例においては、９０ｍＡ／ｃｍ２、５秒間の通電を行った。このようにすると、中間多孔率層１２Ｍ内に高多孔率層１２Ｈが生成された（図１５Ｄ）。その後、７ｍＡ／ｃｍ２、８分間の通電を行った。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈよりなる多孔質層１２が形成される。
【０１９７】
その後、実施例２おけると同様のアニールを行い、多孔質層１２上にＳｉのエピタキシャル成長を１７分行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３を形成した（図１６Ａ）。
【０１９８】
そして、エピタキシャル半導体膜１３と、半導体基体１１とに、互いに引き離す方向の外力を与える。このようにするとエピタキシャル半導体膜１３が、多孔質層１２の高多孔率層１２Ｈもしくはその近傍で分離されて、薄膜半導体２３が得られる（図１６）。
【０１９９】
〔実施例１６〕
図１７の工程図を参照して説明する。この場合においても、実施例６と同様に、ボロンＢがドープされた比抵抗が０．０１〜０．０２Ωｃｍの単結晶Ｓｉによる半導体基体１１を用意する（図１７Ａ）。
【０２００】
半導体基体１１に対して、図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各層１Ａおよび１Ｂに電解溶液としてＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を注入した。暗所中で各層１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０２０１】
先ず、電流密度１ｍＡ／ｃｍ２、８分間通電した。このようにして低多孔率の表面層１２Ｓを形成した（図１７Ｂ）。一旦通電を停止した後、７ｍＡ／ｃｍ２、８分間通電した。このようにして中間多孔率層１２Ｍを形成した（図１７Ｃ）。更に、一旦通電を停止した後、この実施例においては、３０ｍＡ／ｃｍ２、１５秒間の通電を行った。このようにすると、中間多孔率層１２Ｍ下に高多孔率層１２Ｈが生成された（図１７Ｄ）。その後、７ｍＡ／ｃｍ２、８分間の通電を行った。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとの積層による多孔質層１２が形成される。
【０２０２】
その後、実施例２おけると同様のアニールを行い、多孔質層１２上にＳｉのエピタキシャル成長を１７分行って厚さ約５μｍの単結晶Ｓｉによる半導体膜１３を形成した（図１７Ｅ）。
【０２０３】
そして、エピタキシャル半導体膜１３と、半導体基体１１とに、互いに引き離す方向の外力を与えた。しかしながら、この場合、半導体膜１３が、半導体基体１１から必ずしも良好に分離できない場合が生じた。
【０２０４】
〔実施例１７〕
図１８の工程図を参照して説明する。この場合においても、実施例６と同様に、ボロンＢがドープされた比抵抗が０．０１〜０．０２Ωｃｍの単結晶Ｓｉによる半導体基体１１を用意する（図１８Ａ）。
【０２０５】
半導体基体１１に対して、図１で説明した２槽構造の陽極化成装置を用い、第１および第２の各層１Ａおよび１Ｂに電解溶液としてＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を注入した。各層１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０２０６】
先ず、電流密度１ｍＡ／ｃｍ２、８分間通電した。このようにして低多孔率の表面層１２Ｓを形成した（図１８Ｂ）。一旦通電を停止した後、７ｍＡ／ｃｍ２、８分間通電した。このようにして中間多孔率層１２Ｍを形成した（図１８Ｃ）。更に、一旦通電を停止した後、この実施例においては、８０ｍＡ／ｃｍ２、５秒間の通電を行った。このようにすると、中間多孔率層１２Ｍ内と、中間多孔率層１２Ｍ下すなわち半導体基体１１との界面とにそれぞれ高多孔率層１２Ｈが生成された（図１８Ｄ）。その後、７ｍＡ／ｃｍ２、８分間の通電を行った。このようにして、表面層１２Ｓ−中間多孔率層１２Ｍ−高多孔率層１２Ｈ−中間多孔率層１２Ｍ−高多孔率層１２Ｈの積層による多孔質層１２が形成される。
【０２０７】
その後、実施例２おけると同様のアニールを行い、多孔質層１２上にＳｉのエピタキシャル成長を１７分行って厚さ約５μｍの単結晶Ｓｉによるエピタキシャル半導体膜１３を形成した（図１８Ｅ）。
【０２０８】
そして、エピタキシャル半導体膜１３と、半導体基体１１とに、互いに引き離す方向の外力を与える。このようにするとエピタキシャル半導体膜１３が、多孔質層１２のいづれかの高多孔率層１２Ｈで分離されて、エピタキシャル半導体膜１３による薄膜半導体が得られた。
【０２０９】
上述したように、実施例６（図８）、実施例１５（図１５および図１６）、実施例１６（図１７）、実施例１７（図１８）、更に実施例５（図８）を比較して明らかなように、高多孔率層１２Ｈの生成において、その陽極化成の通電量の選定、更にその通電態様によって高多孔率層１２Ｈの形成位置が変化する。例えば陽極化成の電解溶液を、ＨＦ：Ｃ２Ｈ５ＯＨ＝１：１とする場合において、４０〜７０ｍＡ／ｃｍ２程度とするときは、その通電時間の選定によって、高多孔率層１２Ｈを、多孔質層の最下層すなわち半導体基体１１の界面に形成することができ、９０ｍＡ／ｃｍ２以上の高電流範囲の例えば３００ｍＡ／ｃｍ２程度以下では、前記界面より表面側の中間多孔率層１２Ｍ内に形成することができた。そして、高電流範囲においても、この通電を間欠的に短時間通電するときは、同様に中間多孔率層１２Ｍの最下層の半導体基体１１との界面に形成することができる。そしてこの高多孔率層の形成位置の選定は、再現性良く設計どうりに行うことができるものであることを確認した。
【０２１０】
更に、本発明による太陽電池の製造方法の実施例を説明する。
〔実施例１８〕
この実施例においては、受光面側電極からの端子導出、すなわち導電線の導出を、容易に行うことができるようにしたものである。図１１、図１２、図１９、図２０を参照して説明する。この実施例においても、実施例１４の図１１Ａ〜Ｃ、図１２ＡおよびＢ、図１３Ａで説明したと同様の工程を採った。また、この実施例においても、実施例１２と同様の方法によってｐ＋−ｐ−−ｎ＋３層構造によるエピタキシャル半導体膜を形成する。すなわち、高濃度にボロンＢがドープされて、比抵抗が例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した。
【０２１１】
そして、この場合においても、図１で説明した２槽構造の陽極化成装置を用いて、第１および第２の槽１Ａおよび１Ｂに共にＨＦ：Ｃ２Ｈ５ＯＨ＝１：１の電解溶液を注入し、各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【０２１２】
先ず、電流密度１ｍＡ／ｃｍ２で８分間通電して表面層１２Ｓを形成した（図１１Ａ）。一旦通電を停止して後、電流密度７ｍＡ／ｃｍ２で８分間通電して中間多孔率層１２Ｍを形成した（図１１Ｂ）。更に、一旦通電を停止して後、２００ｍＡ／ｃｍ２を３秒間通電した。このようにすると、中間多孔率層１２Ｍ内に高多孔率層１２Ｈが形成された（図１１Ｃ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとによる多孔質層１２が形成される。
【０２１３】
この多孔質層１２の形成後、実施例２で説明したと同様の方法によって、常圧Ｓｉエピタキシャル成長装置内でＨ2 雰囲気中でのアニールを行う。このようにすると、多孔質層１２の表面層１２Ｓを滑らかとされ、また、多孔質層１２内部の中間多孔率層１２Ｍと、高多孔率層１２Ｈとの界面付近における強度の脆弱化がなされる。
【０２１４】
その後、アニールを行った常圧Ｓｉエピタキシャル成長装置に、ＳｉＨ4 ガスとＢ2 Ｈ6 ガスとを用いたエピタキシャル成長を２分間行って、厚さ０．５μｍの、ボロンＢが１０19atoms/cm3 にドープされたｐ＋Ｓｉによる第１のエピタキシャル半導体層１３１を形成し、次に、Ｂ2 Ｈ6 ガスの流量を変更して、Ｓｉエピタキシャル成長を１７分間行って、厚さ５μｍの、ボロンＢが１０16atoms/cm3 にドープされた低濃度のｐ−Ｓｉによる第２のエピタキシャル半導体層１３２を形成し、更にＢ2 Ｈ6 ガスに換えてＰＨ3 ガスを供給して、エピタキシャル成長を２分間行って、ｐ−エピタキシャル半導体膜１３２上に、リンＰが１０19atoms/cm3 の高濃度にドープされたｎ＋Ｓｉによる第３のエピタキシャル半導体層１３３を形成して、第１〜第３のエピタキシャル半導体層１３１〜１３３よりなるｐ＋−ｐ−−ｎ＋構造のエピタキシャル半導体膜１３を形成した（図１２Ａ）。
【０２１５】
次に、この実施例においては、エピタキシャル半導体膜１３上に表面熱酸化によってＳｉＯ２膜すなわち透明の絶縁膜１６を形成し、フォトリソグラフィによるパターンエッチングを行って電極ないしは配線とのコンタクトを行う開口１６Ｗを形成する（図１２Ｂ）。この開口１６Ｗは、所要の間隔を保持して図において紙面と直交する方向に延びるストライプ状に平行配列して形成することができる。このように形成したＳｉＯ2 膜により、界面でのキャリア発生や再結合を極力少なくすることが可能である。
【０２１６】
そして、全面的に金属膜の蒸着を行い、フォトリソグラフィによるパターンエッチングを行って所要のパターン、この例では、ストライプ状の開口１６Ｗに沿ってストライプ状の電極ないしは配線１７を形成する（図１３Ａ、図１９Ａ）。この電極ないしは配線１７を形成する金属膜は、例えば厚さ３０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｄ、厚さ１００ｎｍのＡｇを順次蒸着し、さらにこれの上にＡｇメッキを行って形成した多層構造膜によって構成し得る。その後、４００℃で２０〜３０分間のアニールを行った。
【０２１７】
次に、この実施例においては、ストライプ状の電極ないしは配線１７上に、それぞれこれらに沿って導電線４１、この実施例では金属ワイヤを接合し、これの上に透明の接着剤２１によって、透明基板４２を接合する（図１９Ｂ）。電極ないしは配線１７への導電線４１の接合は、半田付けによることができる。そして、これら導電線４１は、その一端もしくは両端を、電極ないしは配線１７よりそれぞれ長くして外方に導出する。
【０２１８】
その後、半導体基体１１と透明基板４２とに、互いに引き離す外力を与える。このようにすると、多孔質層１２の脆弱な高多孔率層１２Ｈもしくはその近傍で半導体基体１１と、エピタキシャル半導体膜１３とが分離され、透明基板４２上に、エピタキシャル半導体膜１３が接合された薄膜半導体２３が得られる（図２０Ａ）。
【０２１９】
この場合、薄膜半導体２３の裏面には、多孔質層１２が残存するが、これの上に銀ペーストを塗布し、更に金属板を接合して他方の裏面電極２４を構成する。このようにして、プリント基板２０にｐ＋−ｐ−−ｎ＋構造の薄膜半導体２３が形成された太陽電池が構成される（図２０Ｂ）。この金属電極２４は、太陽電池裏面の素子層保護膜としても機能する。
【０２２０】
このようにして形成した太陽電池は、受光側電極ないしは配線１７が、透明基板４２によって覆われているにもかかわらず、これからの電気的外部導出が導電線４１によってなされていることから、外部との電気的接続が容易になされる。また、例えば上述の実施例におけるように、エピタキシャル半導体膜１３に対し、すなわち太陽電池の活性部に対しそれぞれコンタクトされた複数の各電極ないしは配線１７からそれぞれ導電線４１の導出を行うようにしたことから、太陽電池の直列抵抗を充分小とすることができる。
【０２２１】
また、このように導電線４１を外部に導出したことから、複数の太陽電池を相互に接続する場合、この接続を容易に行うことができる。次に、共通の基板に複数の太陽電池を相互に接続して配列形成する場合の実施例を説明する。
【０２２２】
〔実施例１９〕
図２１および図２２にこの実施例の工程図を示すが、実施例１８の図１９Ｂの工程までは実施例１８と同様の工程を採ることから、この工程までの実施例１８と重複する工程の説明を省略する。図２１および図２２において、図１９および図２０と対応する部分には同一符号を付して重複説明を省略する。
【０２２３】
しかしながら、この実施例においては、それぞれ図１９Ｂで示したと同様の、表面に多孔質層１２が形成され、これの上にｐ＋−ｐ−−ｎ＋構造のエピタキシャル半導体膜１３が形成され、これの所定部に電極ないしは配線１７がコンタクトされ、これに導電線４１が接合された半導体基体１１を複数個用意し、これらを、それぞれ透明接着２１によって共通の透明基板４２に接着する。この場合においても、各半導体基体１１から複数の導電線４１の端部が外部に導出される（図２１Ａ）。
【０２２４】
その後、各半導体基体１１と共通の透明基板４２とに、互いに引き離す方向の外力を与える。このようにすると、多孔質層１２の脆弱な高多孔率層１２Ｈもしくはその近傍で半導体基体１１と、半導体膜１３とが分離され、共通の透明基板４２上に、それぞれ半導体膜１３による薄膜半導体２３が配列形成される（図２１Ｂ）。
【０２２５】
これら薄膜半導体２３の各裏面には、多孔質層１２が残存するが、これの上に銀ペーストを塗布し、更に金属板を接合して他方の裏面電極２４を構成する。このようにして、共通の透明基板４２上に、それぞれｐ＋−ｐ−−ｎ＋構造の薄膜半導体２３によって太陽電池の活性部が形成され、受光面側電極ないしは配線１７が形成され、裏面に電極２４が形成された複数の太陽電池素子Ｓが配列形成される（図２１Ｃ）。
【０２２６】
そして、所要の電極２４に、導電線４１の一端を半田付けし、各太陽電池素子間に樹脂等の絶縁材４３を充填して相互の絶縁を図る（図２２Ａ）。この場合、絶縁材４３外に相互に接続すべき太陽電池素子Ｓの受光面側の導電線４１の遊端を外部に導出し、この遊端を例えば隣り合う太陽電池素子Ｓの裏面電極２４に半田付け等によって接続する。
【０２２７】
複数の相互に連結された太陽電池素子Ｓの、最前段と最終段の各導電線４１の遊端を外部に導出し、かつ透明基板４２側を外部に露呈して、各太陽電池Ｓを覆って保護絶縁層４４を、樹脂モールド等によって被覆する。このようにして複数の太陽電池素子Ｓが共通の透明基板４２上に配列され、相互に直列接続された太陽電池を構成する（図２２Ｂ）。この太陽電池に対する太陽光等の入射光は、いうまでもなく透明基板４２側からなされる。
【０２２８】
尚、上述した各例において、導電線４１は、金属ワイヤに限られるものではなく、例えば帯状金属線等によって構成することもできる。
【０２２９】
また、透明基板４２は、ガラス基板等の剛性を有する基板によって構成することもできるし、樹脂シートによるフレキシブル基板によって構成することもできる。このようにフレキシブル基板によって構成する場合は、太陽電池全体をフレキシブルに構成することができる。
【０２３０】
このようにして、太陽電池の製造を行う場合、その受光面に透明基板が配置されているにも係わらず、導電線の導出を、各電極１７からそれぞれ導出することができるので、直列抵抗の低減化をはかることができるものであり、またその導電線の接続は、薄膜太陽電池として分離される前の、半導体基板１１上に形成された状態の機械的に強固で、かつ安定した状態でなされるので、確実、容易に量産的に行うことができ、またこのように、導電線の導出により、複数の太陽電池を相互に容易に接続することができる。
【０２３１】
図２１および図２２においては、２つの太陽電池素子Ｓのみを示したが２以上配列接続できることはいうまでもない。
【０２３２】
また、太陽電池においてその薄膜半導体の裏面に多孔質層１２が残っている場合、この多孔質層１２は、半導体基体１１が高不純物濃度である場合、これも高不純物濃度であることから光起電力を吸収する不都合がある場合は、これを例えばエッチングによって除去することができる。次に、本発明による発光素子の製造方法の実施例を説明する。
【０２３３】
〔実施例２０〕
図２５〜図２８を参照して説明する。この実施例においては、ｐ型のＳｉ単結晶半導体基体１１を用意した（図２５Ａ）。その一主面にｎ型の不純物のリンを拡散してｎ型半導体層１０１を形成した（図２５Ｂ）。
【０２３４】
図１の陽極化成装置を用いて、光照射の下で、５０ｍＡ／ｃｍ２、３０分間の通電を行って陽極化成を行って、半導体層１０１の表面に、多孔率が比較的高い第１の高多孔率層１２Ｈ1 を形成した（図２５Ｃ）。次に、光照射を行うことなく、７ｍＡ／ｃｍ２、１０分間の通電による陽極化成を行って中間多孔率１２Ｍを半導体層１０１を横切る深さに形成した（図２５Ｄ）。次に、同様に光照射することなく、２００ｍＡ／ｃｍ２、７秒間の陽極化成を行って分離層となる第２の高多孔率層１２Ｈ2 を中間多孔率層１２Ｍ内に形成した（図２５Ｅ）。
【０２３５】
表面の高多孔率層１２Ｈ1 上に、例えば図２６において紙面と直交する方向に延在するストライプ状の電極１０２を例えばＡｕ蒸着によって平行に配列形成した（図２６Ａ）。基体１１の電極１０２を形成した面に、透明の接着剤１０３を塗布し（図２６Ｂ）、透明基板１０４を貼着する（図２６Ｃ）。
【０２３６】
次に、第２の高多孔率層１２Ｈ2 を分離層として、半導体基体１１の透明基板１０４が接合された表面側を、基体１１から分離して発光素子基板１１１を構成する（図２６Ｄ）。このようにして構成された基板１１１は、ｐ型半導体基体１１の多孔質化による中間多孔率層１２Ｍによって形成されたｐ型の半導体層１０５と、これの上に形成されたｎ型の半導体層１０１の表面に形成されたｐ型の高多孔率層１２Ｈ1 とによるｐ−ｎ接合を有する。
【０２３７】
基板１１１の裏面（分離面）に、ストライプ状の電極１０２と対向して同様に例えばＡｕ蒸着層によるストライプ状の裏面の電極１０６を形成する（図２７Ａ）。基板１１１の電極１０６の形成面に透明の接着剤１０３を塗布し（図２７Ｂ）、透明基板１０４を接合する（図２７Ｃ）。基板１１１を、例えば各対向電極１０２および１０６毎に分断し（図２８Ａ）、目的とする発光素子１０７を得る（図２８Ｂ）。このようにして構成した発光素子いわゆるＥＬは、図２８Ｂに矢印で示すように、発光がなされるが、その主たる発光部は、高多孔率層１２Ｈ1 となり、その発光効率は高い。これはその活性層が、充分薄く形成される高多孔率層１２Ｈ１によって超格子構造が構成されることによる。上述の実施例においては、半導体層１０１を不純物の拡散によって形成した場合であるが、これを不純物のイオン注入によるか、エピタキシャル成長半導体層によって構成するとか固相成長、ＣＶＤ等によって形成することもできる。また、半導体層１０１は全面的に形成する場合に限らず、選択的拡散、イオン注入等によって所定部分に形成することもできる。また半導体基体１１は、ｎ型とすることもでき、高抵抗基体を用いることによって発光効率を高めることができる。また、基板１１１を酸素雰囲気中で熱酸化してから分離するときは、発光波長のブルーシフトすなわち短波長化を図ることができる。
【０２３８】
尚、上述した各例においては半導体膜３の半導体基体１１からの剥離を、互いに引き離す外力を与えて剥離した場合であるが、或る場合は超音波振動によって剥離することができる。
【０２３９】
上述した各例において陽極化成において、大電流通電、長時間通電等によって半導体例えばＳｉの基体側からの剥離が生じ、このＳｉくずが電解液槽に付着する場合がある。この場合は、基体１１をとり出して後、電解液に換えて槽内にフッ硝酸を注入することによって不要なＳｉ等の半導体くずをエッチング除去することができる。また、上述した各例では陽極化成を行う装置としては、図２の２槽構造を用いた場合であるが、図２９で説明した単槽構造の陽極化成装置を用いることができる。
【０２４０】
また、上述した各例では、半導体膜１３をエピタキシャル成長によって形成した場合であるが、前述したように、多結晶層、非晶質層、さらにあるいはこれらの混在によって形成することもできるものである。
また、半導体膜１３として、シリコンＳｉ膜を成膜する場合、表面平滑性にすぐれたＳｉ膜を得るにはＳｉ供給の原料ガスとしては塩素系ガスのＳｉＣｌ４，ＳｉＨＣｌ３，Ｓｉ２Ｈ２Ｃｌ２等による成膜が好ましく、例えば太陽電池における受光効率を高めるために表面に微細凹凸を発生させるには、半導体膜の成膜に先立ってＨＣｌによるエッチングを行って後、シラン系ガスＳｉＨ４，Ｓｉ２Ｈ６等による成膜を行うことが好ましい。
【０２４１】
上述した本発明製造方法によれば、半導体基体は、表面に多孔質層を形成し、これの上に半導体の成膜を行って、これを剥離するので半導体基体は多孔質化された厚さだけが消耗されるものであるが、上述した半導体膜の形成および剥離の後は、半導体基体表面を研磨することによって、再び多孔質層の形成、半導体膜の形成、剥離を繰り返すことができ、その繰り返し使用が可能であることから、安価に製造できる。また、半導体基体の繰り返し使用によって、これが薄くなった場合には、この半導体基体自体によって薄膜半導体として用いることができ、例えば太陽電池の製造もできるものである。したがって、半導体基体は、最終的に無効となることなく、殆ど無駄なく使用ができることから、これによってもコストの低減化をはかることができる。
【０２４２】
また、薄膜半導体、太陽電池を製造することによって厚さが減少した半導体基体に対し、この減少した厚さに見合った厚さの半導体膜の成膜を行って、上述した薄膜太陽電池の製造を繰返し行うようにすることによって、永久的に同一の半導体基体の使用が可能となるので、更に低コスト、低エネルギーで太陽電池を製造することができる。
【０２４３】
また、本発明製造方法によれば、半導体膜上にプリント基板などの支持基板を接合して基板と半導体膜とを一体化させた後、基板をエピタキシャル半導体膜と共に、半導体基体から剥離する方法を採ることができるので、この基板の種類には制限はなく、金属板、セラミック、ガラス、樹脂等、従来からの半導体技術の常識では到底考えられなかったような基板上に薄膜単結晶形成するとか、太陽電池を形成できる。
【０２４４】
また、単に単一多孔率を有する多孔質層上に半導体層をエピタキシャル成長させる方法による場合は、その半導体膜の結晶性を良好にするには、結晶成長の核となる多孔質層の多孔率を小さくする必要があることから、陽極化成に当たって、電流密度を低くして、電解溶液のＨＦ混合比を多くする必要がある。ところが、このように、多孔率を低くすると、多孔質層が硬くなり、エピタキシャル半導体膜の分離が難しくなる。そこで、分離強度を弱くするために多孔率を上げようと、例えば陽極化成の条件のうち、電流密度を高くして、電解溶液のＨＦ混合比を少なくすると、この場合は分離は容易になるが、エピタキシャル半導体膜の結晶性が極端に悪くなる。ところが前述したようには、多孔質層の表面部分の多孔率を小さくして、多孔質層内部の多孔率が大きいという２面性の性質をもつ多孔質層を形成することにより、多孔質層上にエピタキシャル半導体膜を良好に形成でき、しかも、エピタキシャル半導体膜を容易に分離できる。例えば、超音波により容易に分離させることができる程度の弱い多孔質層を形成することも可能である。
【０２４５】
また、多孔質層に形成する高多孔率層は、多孔率が大きいほど剥離が容易になるが、歪みが大きく、その影響が多孔質層の表面層にまで及ぼしてしまう。このため、表面層に亀裂が生じることもある。また、エピタキシャル成長を行う際、エピタキシャル半導体膜に欠陥を生じさせる原因となる。これに対し、前述したように、多孔率の非常に高い層と多孔率の低い表面層との間に、これらの層から発生する歪みを緩和するバッファー層として、表面層よりやや多孔率の高い中間多孔率層を形成することにより、剥離が容易で良質のエピタキシャル半導体膜を形成できる。
【０２４６】
また、本発明によれば高電流密度での陽極化成において、電流を間欠的に流すことにより、多孔質層に高多孔率層を半導体基板側界面またはその近傍に形成することができるため、表面と剥離層となる高多孔質層とを最大限に離間させることができ、そのためバッファー層を薄くでき、その分多孔質層の厚さを減らし、半導体基体の厚さ減方向の消費を少なくすることができ、コストを更に低下させることが可能となる。
【０２４７】
また、本発明方法において、低電流密度での陽極化成において、電流を漸次増大させることにより、多孔質層の表面層と剥離層との間のバッファー層の多孔率を内部に行くに従い漸次増大させるように形成するときは、バッファー層の機能を更に良好にすることができる。
【０２４８】
また、陽極化成を、フッ化水素とエタノールを含有する電解溶液、あるいは、フッ化水素とメタノールの混合液中で行うことにより、多孔質層を容易に形成することができる。この場合、陽極化成の電流密度を変える際に、この電解溶液の組成も変えることにより、多孔率の調整範囲が更に大きくなる。
【０２４９】
また、陽極化成中に光を照射することによる、多孔質層の表面の凹凸の発生が著しくなり、エピタキシャル半導体膜の結晶性が悪くなるが、上述の実施例におけるように、陽極化成を暗所で行うことにより、この凹凸を軽減ないしは回避できて、良好な結晶性を有するエピタキシャル半導体膜を形成することができる。
【０２５０】
また、多孔質層を形成した後、水素ガス雰囲気中で加熱することにより、多孔質層の表面層の表面はなめらかになり、良好な結晶性を有するエピタキシャル半導体膜を形成することができた。また、多孔質層を形成した後、水素ガス雰囲気中での加熱工程の前に、多孔質層を熱酸化することにより、多孔質層の内部が酸化されるので、次工程の水素中アニールを施しても、多孔質層には大きな構造変化が生じ難くなり、多孔質層の表面に内部からの歪みが伝わり難くなるため、結晶性の良好なエピタキシャル半導体膜を形成することができる。
【０２５１】
更に、半導体基体として、シリコンの単結晶を用いることにより、太陽電池に用いる単結晶シリコン薄板を製造することができる。更に、半導体基体として、ホウ素を高濃度にドープしたものは、陽極化成時に、結晶状態を維持したまま多孔質化がなされるので、良質のエピタキシャル半導体膜を形成できる。
【０２５２】
また、本発明製造方法によれば、多孔質層の表面に２層以上の半導体膜を例えばエピタキシャル成長させて、例えば太陽電池などを容易に製造することができる。
【０２５３】
また、例えば太陽電池を製造する場合において、この複層エピタキシャル半導体膜の表面に絶縁膜を形成し、更にその上に電極を形成することにより、エピタキシャル半導体膜との界面でのキャリア発生や再結合を極力少なくしつつ、エピタキシャル半導体膜から電流を取り出すことができる。
【０２５４】
また、本発明方法によれば太陽電池の電極面に透明プリント基板を接着することにより、太陽電池用の回路の配線を施した基板と太陽電池とを一体化することができ、従来からの半導体技術の領域では到底考えられなかったようなプリント基板と薄膜単結晶太陽電池との一体化を容易にできる。
【０２５５】
また本発明によって製造された太陽電池は、例えば単結晶Ｓｉをエピタキシャル半導体膜として薄く、すなわちフレキシブルに形成できるので、支持基板等の選定によって或る程度柔軟性を有する太陽電池とすることができる。そのため、ガラス表面に形成した太陽電池付き窓ガラスや、ソーラーカーの屋根などに設置することが可能である。
【０２５６】
また、光電変換効率に優れた単結晶であるため、単位面積当たりの発電量が従来のアモルファスシリコンより優れている。しかも、低エネルギーで製造されているので、エネルギー回収年数も大幅に短縮することができる。
【０２５７】
上述した本発明の薄膜半導体の製造方法によれば、大面積の薄膜半導体を容易かつ安価に製造できる。また、結晶性にすぐれた薄膜半導体を容易にかつ安価に製造することができる。また、本発明の太陽電池に製造方法によれば、大面積の結晶性にすぐれ、かつ充分薄い、したがって高効率の太陽電池を安価に製造することができる。そしてこのようにコストの低廉化によってエネルギー回収年数の短縮化がなされる。
【図面の簡単な説明】
【０２５８】
【図１】本発明方法を実施する陽極化成装置の一例の構成図である。
【図２】本発明方法の一実施例の工程図（その１）である。Ａ〜Ｃは、その各工程の断面図である。
【図３】本発明方法の一実施例の工程図（その２）である。Ａ〜Ｄは、その各工程の断面図である。
【図４】本発明方法の他の実施例の工程図（その１）である。Ａ〜Ｃは、その各工程の断面図である。
【図５】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図６】本発明方法の他の実施例の工程図（その１）である。Ａ〜Ｅは、その各工程の断面図である。
【図７】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図８】本発明方法の他の実施例の工程図である。Ａ〜Ｆは、その各工程の断面図である。
【図９】本発明方法の他の実施例の工程図（その１）である。Ａ〜Ｄは、その各工程の断面図である。
【図１０】本発明方法の他の実施例の工程図（その２）である。Ａ〜Ｄは、その各工程の断面図である。
【図１１】本発明方法の他の実施例の工程図（その１）である。ＡおよびＢは、その各工程の断面図である。
【図１２】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図１３】本発明方法の他の実施例の工程図（その３）である。ＡおよびＢは、その各工程の断面図である。
【図１４】本発明方法の他の実施例の工程図（その４）である。ＡおよびＢは、その各工程の断面図である。
【図１５】本発明方法の他の実施例の工程図（その１）である。Ａ〜Ｄは、その各工程の断面図である。
【図１６】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図１７】本発明方法の他の実施例の工程図である。Ａ〜Ｅは、その各工程の断面図である。
【図１８】本発明方法の他の実施例の工程図である。Ａ〜Ｅは、その各工程の断面図である。
【図１９】本発明方法の他の実施例の工程図（その１）である。ＡおよびＢは、その各工程の断面図である。
【図２０】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図２１】本発明方法の他の実施例の工程図（その１）である。Ａ〜Ｃは、その各工程の断面図である。
【図２２】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図２３】本発明方法における多孔質層の加熱処理前の要部の顕微鏡写真の模式図である。
【図２４】本発明方法における多孔質層の加熱処理後の要部の顕微鏡写真の模式図である。
【図２５】本発明方法の他の実施例の工程図（その１）である。Ａ〜Ｅは、それぞれその各工程の断面図である。
【図２６】本発明方法の他の実施例の工程図（その２）である。Ａ〜Ｄは、それぞれその各工程の断面図である。
【図２７】本発明方法の他の実施例の工程図（その３）である。Ａ〜Ｃは、それぞれその各工程の断面図である。
【図２８】本発明方法の他の実施例の工程図（その４）である。ＡおよびＢは、それぞれその各工程の断面図である。
【図２９】本発明方法を実施する陽極化成装置の他の例の構成図である。
【符号の説明】
【０２５９】
１１ 半導体基体、１２ 多孔質層、１２Ｍ，１２Ｍ1 ，１２Ｍ2 中間多孔率層、１２Ｈ 高多孔率層、１２Ｈ1 第１の高多孔率層、１２Ｈ2 第２の高多孔率層、１３ 半導体膜、１３１ 第１の半導体膜、１３２ 第２の半導体膜、１３３ 第３の半導体膜、１４，１０３ 接着剤、１５ 支持基板、１６ 絶縁膜、１６Ｗ開口、２３ 薄膜半導体、１７ 電極ないしは配線、１８透明基板、１９ 配線、２０ プリント基板、２１接着剤、２３ 薄膜半導体、２４ 電極、４１導電線、４２ 透明基板、４３ 絶縁材、４４保護絶縁層、１０１，１０５ 半導体層、１０２，１０６ 電極、１０７ 発光素子
【図１】
2008177563.tif 000003
【図２】
2008177563.tif 000004
【図３】
2008177563.tif 000005
【図４】
2008177563.tif 000006
【図５】
2008177563.tif 000007
【図６】
2008177563.tif 000008
【図７】
2008177563.tif 000009
【図８】
2008177563.tif 000010
【図９】
2008177563.tif 000011
【図１０】
2008177563.tif 000012
【図１１】
2008177563.tif 000013
【図１２】
2008177563.tif 000014
【図１３】
2008177563.tif 000015
【図１４】
2008177563.tif 000016
【図１５】
2008177563.tif 000017
【図１６】
2008177563.tif 000018
【図１７】
2008177563.tif 000019
【図１８】
2008177563.tif 000020
【図１９】
2008177563.tif 000021
【図２０】
2008177563.tif 000022
【図２１】
2008177563.tif 000023
【図２２】
2008177563.tif 000024
【図２３】
2008177563.tif 000025
【図２４】
2008177563.tif 000026
【図２５】
2008177563.tif 000027
【図２６】
2008177563.tif 000028
【図２７】
2008177563.tif 000029
【図２８】
2008177563.tif 000030
【図２９】
2008177563.tif 000031