(57)【要約】【課題】  装置の運転を停止させることなく、ブロック単位（ベースユニット単位）での増設を簡単な操作で実現可能としたＰＬＣ装置を提供すること。【解決手段】  下段側レセプタクル（２３ａ）から内部バス（２０１）に至る経路に介在される下段増設バスゲート（６０１）は、追加されるブロック（３）の電源が投入されない限りＯＦＦ状態に維持されるため、コネクタ装着時には追加されるブロックの電源を断っておくことで、コネクタ装着時に既存システムの内部バスに異常信号が入り込むことを回避できる一方、コネクタ装着後に追加されるブロックに電源投入することで、下段増設バスゲートは独りでにＯＮ状態とされるから、追加されたブロック３の起動をスムーズに行うことができる。【選択図】  図１
2008097523.tif 000002
【特許請求の範囲】
【請求項１】
基本ブロックと１又は２以上の増設ブロックとを増設ケーブルを介して連設してなるＰＬＣ装置であって、
基本ブロックは、
ＣＰＵユニット及びＩ／Ｏユニットを含む複数の制御ユニットと、
それらの制御ユニット同士を結ぶ内部バスと、
内部バスを外部へと導出する下段側外部導出口とを含み、
増設ブロックは、
Ｉ／Ｏユニットを含む複数の制御ユニットと、
それら制御ユニット同士を結ぶ内部バスと、
内部バスを外部へ導出する上段側外部導出口、又は、内部バスを外部へ導出する上段側外部導出口及び下段側外部導出口とを含み、
基本ブロックの下段側外部導出口と増設ブロックの上段側外部導出口との間、及び上段側に位置する増設ブロックの下段側外部導出口と下段側に位置する増設ブロックの上段側外部導出口との間は、ケーブルを介して結ばれると共に、ケーブルの両端と各外部導出口との間には、着脱可能なコネクタが介在されており、
各増設ブロックのそれぞれには、
内部バスと下段側外部導出口との間をＯＮ、ＯＦＦすることができる下段増設バスゲート回路と、
下段増設バス制御信号を記憶させるための第１の記憶領域と、下段増設電源状態通知信号を記憶させるための第２の記憶領域とを有すると共に、それらの記憶領域は内部バスを介してリード又はライト可能とされた内部レジスタと、
電源が投入状態にあるのか、電源が断たれた状態にあるのかを検知して、上段に位置するブロックへと通知されるべき下段増設電源状態通知信号を生成する機能を有する電源状態通知回路と、
下段側に位置する増設ブロックから到来する下段増設電源状態通知信号を内部レジスタの第２の記憶領域にライトする機能と、内部レジスタの第１の記憶領域に記憶された下段バス制御信号の内容に応じて下段増設バスゲートをＯＮ、ＯＦＦする機能とを有する制御手段と、が設けられており、
それにより、新たに追加される増設ブロックと基本ブロックに含まれるＣＰＵユニットとが内部レジスタを介して情報のやり取りを行うことで、増設ブロックのオンライン装着を可能としたことを特徴とするＰＬＣ装置。
【請求項２】
内部バスと下段側外部導出口との間をＯＮ、ＯＦＦすることができる下段増設バスゲート回路と、
下段増設バス制御信号を記憶させるための第１の記憶領域と、下段増設電源状態通知信号を記憶させるための第２の記憶領域とを有すると共に、それらの記憶領域は内部バスを介してリード又はライト可能とされた内部レジスタと、
下段側に位置する増設ブロックから到来する下段増設電源状態通知信号を内部レジスタの第２の記憶領域にライトする機能と、内部レジスタの第１の記憶領域に記憶された下段バス制御信号の内容に応じて下段増設バスゲートをＯＮ、ＯＦＦする機能とを有する制御手段と、が基本ブロックにも設けられててる、ことを特徴とする請求項１に記載のＰＬＣ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基本ブロックと１又は２以上の増設ブロックとを増設ケーブルを介して連設してなるＰＬＣ装置に関する。
【背景技術】
【０００２】
基本ブロックと１又は２以上の増設ブロックとを増設ケーブルを介して連設してなるＰＬＣ装置は、従来より知られている（例えば、特許文献１参照）。
【０００３】
このようなＰＬＣ装置の一例の外観構成図が図１１に示されている。同図に示されるように、このＰＬＣ装置は、１台の基本ブロック１と１台又は２台以上（この例では２台）の増設ブロック２，３とを増設ケーブルを介して連設してなるものである。なお、同図（ａ）は増設ブロック３が未だ接続されていない増設前の状態、同図（ｂ）は増設ブロック３が既に接続された増設後の状態を示している。
【０００４】
基本ブロック１は、電源ユニット１１及びブロック間接続ユニット１４のほかに、複数の制御ユニットを含んでいる。この例にあっては、制御ユニットとしては、ＣＰＵユニット１２及び３台のＩ／Ｏユニット（ＩＮユニット、ＯＵＴユニット、ＩＮ，ＯＵＴ混在ユニットを含む）１３とが示されているが、その他、制御ユニットとしては、通信ユニット（マスタ・スレーブ通信ユニット、ＰＬＣ間通信ユニットを含む）、各種の特殊機能ユニット（ＰＩＤ演算ユニット、モーション・コントロールユニット等々）を含めても良い。
【０００５】
それらのユニット１１〜１４は、マザーボード上に内部バスを敷設してなるベースユニット（バックプレーンとも称される）１０に対して、それぞれコネクタ（図示せず）を介して着脱自在に装着されている。これにより、ＣＰＵユニット１２と各Ｉ／Ｏユニット１３のそれぞれは、内部バス（図示せず）を介して結ばれることとなる。
【０００６】
増設ブロック２は、電源ユニット２１及びブロック間接続ユニット２３のほかに、複数の制御ユニットを含んでいる。この例にあっては、制御ユニットとしては、５台のＩ／Ｏユニット（ＩＮユニット、ＯＵＴユニット、ＩＮ，ＯＵＴ混在ユニットを含む）２２が示されているが、その他、制御ユニットとしては、通信ユニット（マスタ・スレーブ通信ユニット、ＰＬＣ間通信ユニットを含む）、各種の特殊機能ユニット（ＰＩＤ演算ユニット、モーション・コントロールユニット等々）を含めても良い。
【０００７】
それらのユニット２１〜２３は、マザーボード上に内部バスを敷設してなるベースユニット（バックプレーンとも称される）２０に対して、それぞれコネクタ（図示せず）を介して着脱自在に装着されている。これにより、各Ｉ／Ｏユニット２２のそれぞれは、内部バス（図示せず）を介して結ばれることとなる。
【０００８】
増設ブロック３は、電源ユニット３１及びブロック間接続ユニット３３のほかに、複数の制御ユニットを含んでいる。この例にあっても、制御ユニットとしては、５台のＩ／Ｏユニット（ＩＮユニット、ＯＵＴユニット、ＩＮ，ＯＵＴ混在ユニットを含む）３２が示されているが、その他、制御ユニットとしては、通信ユニット（マスタ・スレーブ通信ユニット、ＰＬＣ間通信ユニットを含む）、各種の特殊機能ユニット（ＰＩＤ演算ユニット、モーション・コントロールユニット等々）を含めても良い。
【０００９】
それらのユニット３１〜３３は、マザーボード上に内部バスを敷設してなるベースユニット（バックプレーンとも称される）３０に対して、それぞれ基板コネクタ（図示せず）を介して着脱自在に装着されている。これにより、各Ｉ／Ｏユニット３２のそれぞれは、内部バス（図示せず）を介して結ばれることとなる。
【００１０】
ブロック間接続ユニット１４，２３，３３は、ほぼ同様な構造を有する。すなちわ、それらのユニット１４，２３，３３の背面側は基板コネクタを介してベースユニット１０，２０，３０上の内部バス（図示せず）に接続される。また、それらのユニット１４，２３，３３の前面側には、内部バスを外部へ導出するための外部導出口として機能するレセクタプル（コネクタの一方の接続部材）が設けられている。
【００１１】
より具体的には、基本ブロック１のブロック間接続ユニット１４の前面には、ベースユニット１０上に敷設された内部バス（図１２符号１０１参照）を外部へと導出するための下段側外部導出口として機能するレセクタプル１４ａが設けられている。
【００１２】
また、増設ブロック２のブロック間接続ユニット２３の前面には、ベースユニット２０上に敷設された内部バス（図１２符号２０１参照）を外部へと導出するための下段側外部導出口として機能するレセクタプル２３ａと、ベースユニット２０上に敷設された内部バス（図１２符号２０１参照）を外部へと導出するための上段側外部導出口として機能するレセクタプル２３ｂとが、左右に並べて配置されている。
【００１３】
さらに、増設ブロック３のブロック間接続ユニット３３の前面には、ベースユニット３０上に敷設された内部バス（図１２符号３０１参照）を外部へと導出するための下段側外部導出口として機能するレセクタプル３３ａと、ベースユニット２０上に敷設された内部バス（図１２符号３０１参照）を外部へと導出するための上段側外部導出口として機能するレセクタプル３３ｂとが、左右に並べて配置されている。
【００１４】
基本ブロック１と増設ブロック２との間、増設ブロック２と増設ブロック３との間は、ケーブルで結ばれる。すなわち、この例にあっては、基本ブロック１のブロック間接続ユニット１４と増設ブロック２のブロック間接続ユニット２３との間は、ケーブル４１で結ばれる。同様にして、増設ブロック２のブロック間接続ユニット２３と増設ブロック３のブロック間接続ユニット３３との間は、ケーブル４２で結ばれる。
【００１５】
より具体的には、ケーブル４１の上段側端部にはプラグ（コネクタの他方の接続部材）４１ａが取り付けられ、ケーブル４１の下段側端部にはプラグ４１ｂが取り付けられている。同様にして、ケーブル４２の上段側端部にはプラグ４２ａが取り付けられており、ケーブル４２の下段側端部にはプラグ４２ｂが取り付けられている。これらのプラグはほぼ同一の構造を有しており、１つのケーブル引き込み口と１つの接続口とを有する。プラグと引き込まれたケーブルとの接続はネジ止めや半田付け等の固定的な手段で行われる。
【００１６】
基本ブロック１のブロック間接続ユニット１４と増設ブロック２のブロック間接続ユニット２３との間をケーブル４１で結ぶ場合、プラグ４１ａはレセプタクル１４ａに装着され、プラグ４１ｂはレセクタプル２３ｂに装着される。このとき、プラグ４１ａとレセプタクル１４ａとで着脱可能なコネクタが構成され、プラグ４１ｂとレセプタクル２３ｂとで着脱可能なコネクタが構成される。
【００１７】
同様にして、増設ブロック２のブロック間接続ユニット２３と増設ブロック３のブロック間接続ユニット３３との間をケーブル４２で結ぶ場合、プラグ４２ａはレセプタクル２３ａに装着され、プラグ４２ｂはレセクタプル３３ｂに装着される。このとき、プラグ４２ａとレセプタクル２３ａとで着脱可能なコネクタが構成され、プラグ４２ｂとレセプタクル３３ｂとで着脱可能なコネクタが構成される。
【００１８】
換言すれば、基本ブロック１の下段側外部導出口（レセクタプル１４ａ）と増設ブロック２の上段側外部導出口（レセクタプル２３ｂ）との間、及び上段側に位置する増設ブロック２の下段側外部導出口（レセクタプル２３ａ）と下段側に位置する増設ブロック３の上段側外部導出口（レセクタプル３３ｂ）との間は、ケーブル４１，４２をそれそれ介して結ばれると共に、ケーブル４１，４２の両端と各外部導出口（レセクタプル１４ａ，２３ａ，２３ｂ，３３ａ，３３ｂ）との間には、着脱可能なコネクタ（レセプタクルとプラグとの組）が介在されることとなる。
【００１９】
このようなＰＬＣ装置の電気的ハードウェア構成図が図１２に示されている。なお、図において、１０ａ，２０ａ，３０ａは、ベースユニット１０，２０，３０上におけるＣＰＵユニットと電源ユニット以外のユニットを取り外して露出させた領域である。
【００２０】
同図に示されるように、基本ブロック１のベースユニット１０の領域１０ａには、ＡＳＩＣで構成されたベース制御回路１０３が設けられている。また、増設ブロック２のベースユニット２０の領域２０ａには、それぞれＡＳＩＣで構成されたベース制御回路２０３と、電源状態通知回路２０４とが設けられている。さらに、増設ブロック３のベースユニット３０の領域３０ａには、それぞれＡＳＩＣで構成されたベース制御回路３０３と、電源状態通知回路３０４とが設けられている。
【００２１】
ベース制御回路１０３，２０３，３０３は、それぞれ、内部レジスタ１０３ａ、２０３ａ，３０３ａを含んでいる。内部レジスタ１０３ａ、２０３ａ，３０３ａは同様な構成を有するものである。ベース制御回路１０３，２０３，３０３は、内部レジスタ１０３ａ，２０３ａ，３０３ａに対するリード・ライト動作を管理する。内部レジスタには、当該ベースユニット上に装着されるＩ／Ｏユニットや制御ユニット毎に給電するかどうかの情報などが格納される。ＣＰＵユニットは、バスライン１０１、２０１、３０１を介して内部レジスタ１０３ａ、２０３ａ、３０３ａの内容をリードまたはライトすることができる。
【００２２】
電源状態通知回路２０４，３０４は、それぞれ電源ユニット２１、３１の状態を監視し、その結果をバスライン２０６、３０６を介してＣＰＵユニットへ伝える機能を備えている。
【特許文献１】特開平６−１２４１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、このような従来のブロック単位（ベースユニット単位）での増設が可能なＰＬＣ装置にあっては、ＰＬＣ装置が運転状態において新たに増設ブロックを追加して連設すると、バス異常や増設ブロック電源ＯＦＦ異常等が発生し、運転を停止してしまう。そのため、運転中のＰＬＣ装置に対して新たに増設ブロックを追加して連設するためには、その都度、ＰＬＣ装置の運転を停止させなければならないという問題点がある。
【００２４】
この発明は、上述の問題点に着目してなされたのであり、その目的とするところは、装置の運転を停止させることなく、ブロック単位（ベースユニット単位）での増設を実現可能としたＰＬＣ装置を提供することにある。
【００２５】
この発明のさらに他の目的並びに作用効果については、明細書の以下の記述を参照することにより、当業者であればよういに理解されるであろう。
【課題を解決するための手段】
【００２６】
上記の課題は、次のような構成を有するＰＬＣにより解決される。すなわち、このＰＬＣ装置は、基本ブロックと１又は２以上の増設ブロックとを増設ケーブルを介して連設してなるものである。
【００２７】
基本ブロックは、ＣＰＵユニット及びＩ／Ｏユニットを含む複数の制御ユニットと、それらの制御ユニット同士を結ぶ内部バスと、内部バスを外部へと導出する下段側外部導出口とを含み、増設ブロックは、Ｉ／Ｏユニットを含む複数の制御ユニットと、それら制御ユニット同士を結ぶ内部バスと、内部バスを外部へ導出する上段側外部導出口、又は、内部バスを外部へ導出する上段側外部導出口及び下段側外部導出口とを含んでいる。
【００２８】
また、基本ブロックの下段側外部導出口と増設ブロックの上段側外部導出口との間、及び上段側に位置する増設ブロックの下段側外部導出口と下段側に位置する増設ブロックの上段側外部導出口との間は、ケーブルを介して結ばれると共に、ケーブルの両端と各外部導出口との間には、着脱可能なコネクタが介在されている。
【００２９】
また、各増設ブロックのそれぞれには、内部バスと下段側外部導出口との間をＯＮ、ＯＦＦすることができる下段増設バスゲート回路と、下段増設バス制御信号を記憶させるための第１の記憶領域と、下段増設電源状態通知信号を記憶させるための第２の記憶領域とを有すると共に、それらの記憶領域は内部バスを介してリード又はライト可能とされた内部レジスタと、電源が投入状態にあるのか、電源が断たれた状態にあるのかを検知して、上段に位置するブロックへと通知されるべき下段増設電源状態通知信号を生成する機能を有する電源状態通知回路と、下段側に位置する増設ブロックから到来する下段増設電源状態通知信号を内部レジスタの第２の記憶領域にライトする機能と、内部レジスタの第１の記憶領域に記憶された下段バス制御信号の内容に応じて下段増設バスゲートをＯＮ、ＯＦＦする機能とを有する制御手段と、が設けられている。
【００３０】
そして、新たに追加される増設ブロックと基本ブロックに含まれるＣＰＵユニットとが内部レジスタを介して情報のやり取りを行うことで、増設ブロックのオンライン装着を可能される。
【００３１】
このような構成によれば、下段側外部導出口から内部バスに至る経路に介在される下段増設バスゲートは、追加されるブロックの電源が投入されない限りＯＦＦ状態に維持されるため、コネクタ装着時には追加されるブロックの電源を断っておくことで、コネクタ装着時に既存システムの内部バスに異常信号が入り込むことを回避できる一方、コネクタ装着後に追加されるブロックに電源投入することで、下段増設バスゲートは独りでにＯＮ状態とされるから、追加されたブロックの起動をスムーズに行うことができる。
【００３２】
上述のＰＬＣ装置にあっては、内部バスと下段側外部導出口との間をＯＮ、ＯＦＦすることができる下段増設バスゲート回路と、下段増設バス制御信号を記憶させるための第１の記憶領域と、下段増設電源状態通知信号を記憶させるための第２の記憶領域とを有すると共に、それらの記憶領域は内部バスを介してリード又はライト可能とされた内部レジスタと、下段側に位置する増設ブロックから到来する下段増設電源状態通知信号を内部レジスタの第２の記憶領域にライトする機能と、内部レジスタの第１の記憶領域に記憶された下段バス制御信号の内容に応じて下段増設バスゲートをＯＮ、ＯＦＦする機能とを有する制御手段と、を基本ブロックにも設けてもよい。
【００３３】
このような構成によれば、基本ブロックに対して増設ブロックを連結する作業についても、システムの稼働を継続しつつ行うことができる。
【発明の効果】
【００３４】
本発明によれば、装置の運転を停止させることなく、ブロック単位（ベースユニット単位）での増設を実現可能としたＰＬＣ装置を提供することができる。
【発明を実施するための最良の形態】
【００３５】
以下に、この発明に係るＰＬＣ装置の好適な実施の一形態を添付図面を参照しながら詳細に説明する。なお、この発明に係るＰＬＣ装置の外観構成図は図１１と同じであり、その説明は省略する。
【００３６】
本発明に係るＰＬＣ装置の電気的ハードウェア構成図が図１に示されている。なお、図において、１０ａ，２０ａ，３０ａは、ベースユニット１０，２０，３０上におけるＣＰＵユニットと電源ユニット以外のユニットを取り外して露出させた領域である。
【００３７】
同図に示されるように、基本ブロック１のベースユニット１０の領域１０ａには、それぞれＡＳＩＣで構成された下段増設バス制御手段１０２と、ベース制御回路１０３とが設けられている。また、増設ブロック２のベースユニット２０の領域２０ａには、それぞれＡＳＩＣで構成された下段増設バス制御手段２０２と、ベース制御回路２０３と、電源状態通知回路２０４とが設けられている。さらに、増設ブロック３のベースユニット３０の領域３０ａには、それぞれＡＳＩＣで構成された下段増設バス制御手段３０２と、ベース制御回路３０３と、電源状態通知回路３０４とが設けられている。
【００３８】
下段増設バス制御手段１０２，２０２，３０２は、図６に示される下段増設バスゲート回路６０１をそれぞれ含んでいる。この下段増設バスゲート回路６０１は、各ブロック１〜３内において、内部バスと下段側外部導出口との間をＯＮ、ＯＦＦ可能とされている。図６を用いて下段増設バスゲート回路６０１をより詳細に説明する。なお、同図中の構成要素において、図１と同じ構成要素については図１と同じ番号を付してある。下段増設バスゲート回路６０１は、各ブロックの内部バス１０１、２０１、３０１を延長する接続経路１０１ａ，２０１ａ，３０１ａと１０１ｃ，２０１ｃ，３０１ｃとの間にスリーステートバッファ６０１ａを介在させる構成となっている。各ブロックの接続経路１０１ｃ，２０１ｃ，３０１ｃはそれぞれ下段側外部導出口としてのレセプタクル１４ａ，２３ａ，３３ａに接続されている。そして、スリーステートバッファ６０１ａの切替入力端には、切替用の制御信号ラインとして下段増設バス制御信号１０５ａ，２０５ａ，３０５ａが接続されている。そのため、このスリーステートバッファ６０１ａは、下段増設バス制御信号の論理状態に応じてイネーブルまたはディスイネーブルの状態に制御される。その結果、この下段増設バスゲート回路６０１は、内部バスと下段側外部導出口との間をＯＮ、ＯＦＦすることができる。
【００３９】
図１に戻って、より具体的には、基本ブロック１内の下段増設バス制御手段１０２に含まれる下段増設バスゲート回路６０１は、内部バス１０１とレセクタプル（下段側外部導出口）１４ａとの間の接続経路１０１ａに介在されている。したがって、この下段増設バスゲート回路６０１がＯＮ状態とされると、内部バス１０１とレセクタプル１４ａとの間が導通状態となって、追加される増設ブロックの運転が可能となるのに対して、下段増設バスゲート回路６０１がＯＦＦ状態とされると、内部バス１０１とレセクタプル１４ａとの間は非導通状態となり、レセクタプル１４ａを介する外部からの異常信号の侵入を阻止できる。
【００４０】
増設ブロック２内の下段増設バス制御手段２０２に含まれる下段増設バスゲート回路６０１は、内部バス２０１とレセクタプル（下段側外部導出口）２３ａとの間の接続経路２０１ａに介在されている。すなわち、内部バス２０１は、レセクタプル（下段側外部導出口）２３ａとの接続経路２０１ａとレセクタプル（上段側外部導出口）２３ｂとの接続経路２０１ｂとを有するが、下段増設バスゲート回路６０１は、内部バス２０１とレセクタプル（下段側外部導出口）２３ａとの間の接続経路２０１ａに介在される。したがって、この下段増設バスゲート回路６０１がＯＮ状態とされると、内部バス２０１とレセクタプル２３ａとの間が導通状態となって、追加される増設ブロックの運転が可能となるのに対して、下段増設バスゲート回路６０１がＯＦＦ状態とされると、内部バス２０１とレセクタプル２３ａとの間は非導通状態となり、レセクタプル２３ａを介する外部からの異常信号の侵入を阻止できる。
【００４１】
増設ブロック３内の下段増設バス制御手段３０２に含まれる下段増設バスゲート回路６０１は、内部バス３０１とレセクタプル（下段側外部導出口）３３ａとの間の接続経路３０１ａに介在されている。すなわち、内部バス３０１は、レセクタプル（下段側外部導出口）３３ａとの接続経路３０１ａとレセクタプル（上段側外部導出口）３３ｂとの接続経路３０１ｂとを有するが、下段増設バスゲート回路６０１は、内部バス３０１とレセクタプル（下段側外部導出口）３３ａとの間の接続経路３０１ａに介在される。したがって、この下段増設バスゲート回路６０１がＯＮ状態とされると、内部バス３０１とレセクタプル３３ａとの間が導通状態となって、追加される増設ブロックの運転が可能となるのに対して、下段増設バスゲート回路６０１がＯＦＦ状態とされると、内部バス３０１とレセクタプル３３ａとの間は非道通状態となり、レセクタプル３３ａを介する外部からの異常信号の侵入を阻止できる。
【００４２】
ベース制御回路１０３，２０３，３０３は、それぞれ、内部レジスタ１０３ａ、２０３ａ，３０３ａを含んでいる。内部レジスタ１０３ａ、２０３ａ，３０３ａは同様な構成を有するものであり、例えば、図２に示されるように、複数の個別内部レジスタ１〜ｎを有している。この例では、第ｋ番目の個別レジスタ内には、第１の記憶領域Ａ１と第２の記憶領域Ａ２とが定義されており、そのうち、第１の記憶領域Ａ１には「下段増設バス制御信号」の状態（ＯＮ／ＯＦＦ、“１”／“０”）が記憶され、第２の記憶領域Ａ２には「下段増設電源状態通知信号」の状態（ＯＮ／ＯＦＦ、“１”／“０”）が記憶される。ベース制御回路１０３，２０３，３０３は、内部レジスタ１０３ａ，２０３ａ，３０３ａに対するリード・ライト動作を管理する。内部レジスタには、当該ベースユニット上に装着されるＩ／Ｏユニットや制御ユニット毎に給電するかどうかの情報などが格納される。ＣＰＵユニットは、バスライン１０１、２０１、３０１を介して内部レジスタ１０３ａ、２０３ａ、３０３ａの内容をリードまたはライトすることができる。
【００４３】
電源状態通知回路２０４，３０４は、それぞれ、電源ユニット２１、３１の状態を監視し、その結果をバスライン２０６、３０６を介してＣＰＵユニットへ伝える機能を備えている。
【００４４】
基本ブロック１内の下段増設バス制御手段１０２は、図８に示される下段増設電源状態通知回路６０３を含んでいる。また、増設ブロック２、３内の下段増設バス制御手段２０２、３０２は、図７に示される下段増設電源状態通知回路６０２を含んでいる。
【００４５】
図８を用いて基本ブロック１の下段増設バス制御手段１０２に含まれる下段増設電源状態通知回路６０３をより詳細に説明する。なお、同図中の構成要素において、図１と同じ構成要素については図１と同じ番号を付してある。下段増設電源状態通知回路６０３は、接続経路１０７ｃを入力とし、出力を下段増設電源状態通知信号１０５ｂとするＯＲ回路６０３ａで構成される。この接続経路１０７ｃは、基本ブロック１と増設ブロック２がケーブル４１で接続された状態において、増設ブロック２の電源状態通知回路２０４から出力されるバスライン２０６を入力とするＯＲ回路６０２ｂ（図７参照）の出力信号ラインと接続される。したがって、基本ブロック１の下段に位置する増設ブロック２の電源ユニット２１の状態が基本ブロック１の内部レジスタ１０３ａに格納される。
【００４６】
続いて、図７を用いて増設ブロック２、３の下段増設バス制御手段２０２、３０２に含まれる下段増設電源状態通知回路６０２をより詳細に説明する。なお、同図中の構成要素において、図１と同じ構成要素については図１と同じ番号を付してある。増設ブロック２の下段増設バス制御手段２０２に含まれる下段増設電源状態通知回路６０２は、接続経路２０７ｃを入力とし、出力を下段増設電源状態通知信号２０５ｂとするＯＲ回路６０２ａで構成される。この接続経路２０７ｃは、増設ブロック２と増設ブロック３がケーブル４２で接続された状態において、増設ブロック３の電源状態通知回路３０４から出力されるバスライン３０６を入力とするＯＲ回路６０２ｂの出力信号ラインと接続される。したがって、増設ブロック２の下段に位置する増設ブロック３の電源ユニット３１の状態が増設ブロック２の内部レジスタ２０３ａに格納される。同様にして、増設ブロック３の内部レジスタ３０３ａには、増設ブロック３の下段に増設された増設ブロックの電源ユニットの状態が格納される。
【００４７】
図５には、下段増設バス制御手段の処理がフローチャートで示されている。下段増設バス制御手段１０２，２０２，３０２には、図５（ｂ）に示されるように、それぞれ下段に位置するブロック（ベース）の電源状態通知回路２０４，３０４から送られてくる下段増設電源状態通知信号を受信すると共に（ステップ５１１）、これをそれぞれ内部レジスタ１０３ａ，２０３ａ，３０３ａの下段増設電源状態通知信号領域（第２の記憶領域Ａ２）に状態書き込みをする（ステップ５１２）ようにした第１の機能と、図５（ａ）に示されるように、内部レジスタ１０３ａ，２０３ａ，３０３ａの下段増設バス制御信号領域（第１の記憶領域Ａ１）から状態読み出しを行い（ステップ５０１）、下段増設バス制御信号の状態が"１"にセットされていれば（ステップ５０２ＹＥＳ）、対応する下段増設バスゲートをＯＮさせるのに対して（ステップ５０３）、"１"にセットされていなければ（ステップ５０２ＮＯ）、対応する下段増設バスゲートをＯＦＦさせるようにした（ステップ５０４）、第２の機能とが組み込まれている。
【００４８】
換言すれば、各下段増設バス制御手段１０２，２０２，３０２には、下段側に位置する増設ブロックから到来する下段増設電源状態通知信号の状態を内部レジスタの第２の記憶領域（Ａ２）にライトする第１の機能と、内部レジスタの第１の記憶領域（Ａ１）に記憶された下段バス制御信号の状態に応じて下段増設バスゲートをＯＮＯＦＦする第２の機能とが組み込まれているのである。
【００４９】
一方、基本ブロック１に搭載されたＣＰＵユニット１２の側には、図４に示されるように、オンラインベース追加（オンラインブロック追加）のための処理が組み込まれている。
【００５０】
すなわち、この処理においては、先ず、その時点で最も下段に位置するブロックのベースユニットの内部レジスタにアクセスすることにより、その内部レジスタの第１記憶領域（Ａ１）に記憶された下段増設電源状態通知信号の状態をリードする（ステップ４０１）。
【００５１】
ここで、その時点で最も下段に位置するブロックのベースユニットの内部レジスタにアクセスするについては、システム起動時におけるアドレス認識結果が利用される。すなわち、この例にあっては、図９に示されるように、各ベースニット１０，２０，３０のそれぞれには、ベース位置指定信号ライン１０１，２０２，３０１と加算器１０８，２０８，３０８とが組み込まれている。そして、各ベースユニット１０，２０，３０がケーブル４１，４２を介して順に芋蔓式に連結されることで、加算器１０８，２０８，３０８の作用により、各ベースユニット１０，２０，３０には自動的に固有のベース位置（アドレス）が割り付けられる。
【００５２】
一方、システムの起動時にあっては、図１０に示されるように、各ベースユニット上に搭載された各ユニット（ＵＮＩＴ）及びベース制御回路１０３，２０３，３０３へとアクセスしつつ（ステップ１００１）、そのレスポンスの正常／異常を確認することで（ステップ１００２）、該当するアドレスにユニット又はベース制御回路の搭載を認識する処理（ステップ１００３）を、全てのユニット及びベース制御回路のそれぞれについて繰り返すことにより（ステップ１００４）、アドレス認識結果が得られることとなる。こうして得られたアドレス認識結果に基づいて、前述のその時点で最も下段に位置するブロックのベースユニットの内部レジスタへのアクセスが行われるのである。
【００５３】
図４に戻って、リードされた下段増設電源状態通知信号の状態に基づいて、電源が正常（投入状態）であるか、異常（投入されていない状態）であるかの判定が行われる（ステップ４０２）。なお、その前提としては、下段増設電源状態通知信号の状態は、システム起動時には“電源異常”に設定されている。
【００５４】
ここで、電源正常と判定されると（ステップ４０２ＹＥＳ）、そのベースユニットの内部レジスタの第１の記憶領域（Ａ１）には、下段増設バス制御信号のセット状態（“１”）が書き込まれる。すると、前述の下段増設バス制御手段に組み込まれた第２の機能の作用により、その最下段に位置するベースユニットの下段増設バスゲートはＯＦＦ状態からＯＮ状態へと操作され（ステップ４０４）、これにより現在最下段に位置するベースユニットの内部バスとこれから追加されようとするベースユニットの内部バスとが導通することなる。なお、その前提としては、システム起動時に下段増設バス制御信号はリセット状態（“０”）とされている。
【００５５】
続いて、追加されるベースユニットから規定の情報が取得され（ステップ４０５）、その取得された情報に基づいて、そのベースユニットの正常／異常の判定が行われる（ステップ４０６）。
【００５６】
ここで、追加されるベースユニットが正常であると判定されると（ステップ４０６ＹＥＳ）、ステップ４０８へと進んで、追加されるベースユニットの内部レジスタの第１の記憶領域には、下段増設バス制御信号のリセット状態（“０”）が書き込まれる。すると、前述の下段増設バス制御手段に組み込まれた第２の機能の作用により、その最下段に位置するベースユニットの下段増設バスゲートはＯＮ状態からＯＦＦ状態へと操作され、これにより追加されるベースユニットの内部バスと下段側外部導出口との間は非導通となる。これに対して、追加されるベースユニットが異常であると判定されると（ステップ４０６ＮＯ）、その追加は失敗であると認識されて（ステップ４０７）、最下段ベースの内部レジスタの第１の記憶領域には、下段増設バス制御信号のリセット状態（“０”）が書き込まれる（ステップ４０９）。すると、前述の下段増設バス制御手段に組み込まれた第２の機能の作用により、その最下段に位置するベースユニットの下段増設バスゲートはＯＮ状態からＯＦＦ状態へと操作され、これにより現在最下段に位置するベースユニットの内部バスとこれから追加されようとするベースユニットの内部バスとが非導通となる。なお、ステップ４０２の処理で電源が正常でないと判定されるとベースユニットの追加は失敗であると認識され（ステップ４０３）、この処理を終了する。このオンラインベース追加のための処理を実行するタイミングとしては、例えば、ＣＰＵユニットの繰り返し処理の一部として周期的に実行するように構成することが考えられる。ＣＰＵユニットは、電源ＯＮ後、初期処理を実行し、その後、共通処理、ユーザプログラム実行処理、Ｉ／Ｏリフレッシュ処理、周辺サービス処理の４つの処理を繰り返し実行することが知られている。例えば、この共通処理の一部として図４で示される処理を実行するように構成することができる。もちろん、ベースユニット増設のために増設ケーブルが装着されたことを検出し、割込み処理にて実行するように構成しても良い。
【００５７】
次に、上述の構成（下段増設バス制御手段の回路構成及び機能、ベース制御回路の内部構成、電源状態通知回路の回路構成及び機能、ＣＰＵユニットの処理）を前提として、この実施形態に係るＰＬＣ装置の作用を図３のフローチャートを参照して説明する。
【００５８】
同図に示されるように、ユーザは先ず、追加するユニット（Ｉ／Ｏユニット、通信ユニット、特殊機能ユニット等々）を実装したユニットベースを稼働中のシステムに接続する（ステップ３０１）。すなわち、図１の例であれば、先ず、同図（ａ）に示されるように、増設ブロック３を用意し、次に、同図（ｂ）に示されるように、増設ブロック２と増設ブロック３とをケーブル４２で連結する。このとき、増設ブロック２には上段側レセクタプル２３ｂとは別に、下段側レセクタプル２３ａが用意されている。
【００５９】
続いて、ユーザは、追加ベースの電源をＯＮする（ステップ３０２）。すなわち、図１の例であれば、追加ベースである増設ブロック３について、電源スイッチの操作等で電源投入を行う。すると、前述した電源状態通知回路３０４が作動することにより、所定の信号ライン並びにケーブル４２を介して、増設ブロック３から増設ブロック２へと下段ベース電源状態通知信号が送られ、これを受けて、下段増設バス制御手段２０２に組み込まれた第１の機能の作用により、内部レジスタ２０３ａ内の第２の記憶領域（Ａ２）には、下段ベース電源状態通知信号が自動的に書き込まれる。
【００６０】
続いて、先に図４を参照して説明したＣＰＵユニット側の処理（オンラインベース追加処理）が実行される（ステップ３０３）。すると、ＣＰＵユニット１２は、内部レジスタ２０３ａ内の第２の記憶領域（Ａ２）から下段ベース電源状態通知信号を読み出すと共に、これが“電源正常”であることから、内部レジスタ２０３ａ内の第１の記憶領域（Ａ１）に対して、下段増設バス制御信号のセット状態を示す“１”を書き込む。
【００６１】
すると、下段増設バス制御手段２０２に組み込まれた第２の機能の作用により、下段増設バス制御手段２０２に組み込まれた下段増設バスゲートはＯＦＦ状態からＯＮ状態へと操作され、これにより現在最下段に位置するベースユニット２０の内部バス２０１とこれから追加されようとするベースユニット３０の内部バス３０１とが導通して、増設成功となる。なお、予定された成功条件が不成立の場合には、前述したように、増設失敗となる。
【００６２】
すなわち、追加ベースの状態が正常であれば（ステップ３０４ＹＥＳ）、ベース追加は正常終了して、追加システムでの稼働が継続されるの（ステップ３０５）に対して、追加ベースの状態が正常でなければ（ステップ３０４ＮＯ）、ベース追加は失敗終了して、追加前の状態に戻る（ステップ３０６）。
【００６３】
このように、この実施例装置によれば、既存システムを構成する最下段のブロック２の下段側レセプタクル２３ａから内部バス２０１に至る経路に介在される下段増設バスゲート６０１は、追加されるブロック３の電源が投入されない限りＯＦＦ状態に維持されるため、コネクタ装着時には追加されるブロック３の電源を断っておくことで、コネクタ装着時に既存システムの内部バスに異常信号が入り込むことを回避できる一方、コネクタ装着後に追加されるブロック３に電源投入することで、下段増設バスゲート６０１は独りでにＯＮ状態とされるから、追加されたブロック３の起動をスムーズに行うことができる。
【００６４】
加えて、この実施形態にあっては、基本ブロック１内にも、下段増設バス制御手段１０２、ベース制御回路１０３が内蔵されているため、基本ブロック１に対して増設ブロック２を連結する作業についても、システムの稼働を継続しつつ行うことができる。
【００６５】
なお、以上の実施形態においては、本発明をビルディング・ブロック型のＰＬＣに適用したが、本発明は各ユニット内にバスの一部を内蔵させ、それらのユニットを互いに隣接してコネクタ接続することで、一連の内部バスが出現するようにしたバックプレーンレス型のＰＬＣ装置にも適用することができる。
【産業上の利用可能性】
【００６６】
本発明によれば、装置の運転を停止させることなく、ブロック単位（ベースユニット単位）での増設を簡単な操作で実現可能としたＰＬＣ装置を提供することができる。
【図面の簡単な説明】
【００６７】
【図１】本発明に係るＰＬＣ装置の電気的ハードウェア構成図である。
【図２】内部レジスタの詳細構成図である。
【図３】追加の為のユーザ操作を示すフローチャートである。
【図４】オンラインベース追加のためのＣＰＵユニットの処理を示すフローチャートである。
【図５】下段増設バス制御手段の処理を示すフローチャートである。
【図６】ＡＳＩＣで構成される各回路の概念図（その１）である。
【図７】ＡＳＩＣで構成される各回路の概念図（その２）である。
【図８】ＡＳＩＣで構成される各回路の概念図（その３）である。
【図９】絶対アドレスの割付方法の説明図である。
【図１０】ユニット／アドレス認識の為のＣＰＵユニットの処理を示すフローチャートである。
【図１１】従来ＰＬＣ装置の外観構成図である。
【図１２】従来ＰＬＣ装置の電気的ハードウェア構成図である。
【符号の説明】
【００６８】
１  基本ブロック
２  増設ブロック
３  増設ブロック
１０  ベースユニット
１０ａ  ユニット装着領域
１１  電源ユニット
１２  ＣＰＵユニット
１３  Ｉ／Ｏユニット
１４  ブロック間接続ユニット
１４ａ  レセプタクル
２０  ベースユニット
２０ａ  ユニット装着領域
２１  電源ユニット
２２  Ｉ／Ｏユニット
２３  ブロック間接続ユニット
２３ａ  レセプタクル
３０  ベースユニット
３０ａ  ユニット装着領域
３１  電源ユニット
３２  Ｉ／Ｏユニット
３３  ブロック間接続ユニット
３３ａ  レセプタクル
４１  ケーブル
４１ａ  プラグ
４１ｂ  プラグ
４２  ケーブル
４２ａ  プラグ
４２ｂ  プラグ
１０１  内部バス
１０１ａ  接続経路
１０２  下段増設バス制御手段
１０３  ベース制御回路
１０３ａ  内部レジスタ
２０１  内部バス
２０１ａ  接続経路
２０１ｂ  接続経路
２０２  下段増設バス制御手段
２０３  ベース制御回路
２０３ａ  内部レジスタ
２０４  電源状態通知回路
３０１  内部バス
３０１ａ  接続経路
３０１ｂ  接続経路
３０２  下段増設バス制御手段
３０３  ベース制御回路
３０３ａ  内部レジスタ
３０４  電源状態通知回路
Ａ１  第１の記憶領域
Ａ２  第２の記憶領域
６０１  下段バスゲート回路
６０２  下段増設電源状態通知回路
６０３  下段増設電源状態通知回路
【図１】
2008097523.tif 000003
【図２】
2008097523.tif 000004
【図３】
2008097523.tif 000005
【図４】
2008097523.tif 000006
【図５】
2008097523.tif 000007
【図６】
2008097523.tif 000008
【図７】
2008097523.tif 000009
【図８】
2008097523.tif 000010
【図９】
2008097523.tif 000011
【図１０】
2008097523.tif 000012
【図１１】
2008097523.tif 000013
【図１２】
2008097523.tif 000014