(57)【要約】【課題】耐圧を安定化できると共に、製造コストが高くなるのを防ぐことができる高耐圧半導体素子およびそれを備えた電子機器を提供する。【解決手段】酸化膜２のＮ＋チャンネルストッパー層５側の縁部２ａは、Ｎ＋チャンネルストッパー層５のＰ型拡散層４側の端に重さなっている。酸化膜２のＮ＋チャンネルストッパー層５側の縁部２ａの膜厚は、酸化膜２においてＮ＋チャンネルストッパー層５側の縁部２ａとＰ型拡散層４側の縁部２ｂとの間にある中間部２ｃの膜厚よりも薄くなっている。【選択図】図１
2008021759.tif 000002
【特許請求の範囲】
【請求項１】
チャンネルストッパー層となる第１導電型の第１拡散層と、この第１拡散層に対して所定の間隔をあけて形成された第２導電型の第２拡散層とを表面に有する半導体基板と、
上記半導体基板上に形成された酸化膜と、
上記酸化膜の上記第１拡散層側の縁部上に形成されたナイトライド膜と、
上記第１拡散層および上記ナイトライド膜上に形成されたチャンネルストッパー電極と
を備え、
上記酸化膜の上記第１拡散層側の縁部は、上記第１拡散層の上記第２拡散層側の端に重さなっていて、
上記酸化膜の上記第１拡散層側の縁部の膜厚は、上記酸化膜において上記第１拡散層側の縁部と上記第２拡散層側の縁部との間にある中間部の膜厚よりも薄くなっていることを特徴とする高耐圧半導体素子。
【請求項２】
請求項１に記載の高耐圧半導体素子において、
上記チャンネルストッパー電極はＡｌからなることを特徴とする高耐圧半導体素子。
【請求項３】
請求項１に記載の高耐圧半導体素子において、
上記酸化膜の上記第１拡散層側の縁部の膜厚は１０００ｎｍ以下であることを特徴とする高耐圧半導体素子。
【請求項４】
請求項１に記載の高耐圧半導体素子において、
上記酸化膜の上記中間部上に形成された化学蒸気堆積膜と、
上記化学蒸気堆積膜上に形成されたフォスフォシリケートガラス膜と
を備え、
上記酸化膜の上記第１拡散層側の縁部の膜厚は、上記酸化膜の上記中間部の膜厚と上記化学蒸気堆積膜の膜厚と上記フォスフォシリケートガラス膜の膜厚との合計の膜厚の１／３以下であることを特徴とする高耐圧半導体素子。
【請求項５】
請求項１に記載の高耐圧半導体素子において、
上記ナイトライド膜およびチャンネルストッパー電極を上方から見たとき、上記ナイトライド膜の上記第２拡散層側の端は、上記チャンネルストッパー電極の上記第２拡散層側の端に重なる、または、上記チャンネルストッパー電極の上記第２拡散層側の端よりも上記第２拡散層側に位置することを特徴とする高耐圧半導体素子。
【請求項６】
請求項５に記載の高耐圧半導体素子において、
上記ナイトライド膜およびチャンネルストッパー電極を上方から見たとき、上記ナイトライド膜の上記第２拡散層側の端と上記チャンネルストッパー電極の上記第２拡散層側の端との間の距離は０μｍ以上１０μｍ以下であることを特徴とする高耐圧半導体素子。
【請求項７】
請求項１に記載の高耐圧半導体素子において、
上記半導体基板は、上記酸化膜の上記第１拡散層側の縁部に重なる第１導電型の第３拡散層を表面に有し、
上記第３拡散層の不純物濃度は上記第１拡散層の不純物濃度よりも薄いことを特徴とする高耐圧半導体素子。
【請求項８】
請求項１に記載の高耐圧半導体素子において、
Ｈ２シンター処理された後、耐圧テストされていることを特徴とする高耐圧半導体素子。
【請求項９】
請求項１に記載の高耐圧半導体素子を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高耐圧プレーナ型半導体素子等の高耐圧半導体素子およびこれを備えた電子機器に関する。
【背景技術】
【０００２】
一般に高耐圧半導体素子においては、その基本性能において高耐圧化及び耐圧の安定性向上が望まれている。耐圧の安定化技術では終端構造として、チャンネルストッパー構造や、耐圧変動を防止するため半絶縁性酸素ドープシリコン膜を使用したフィールドプレート構造が周知である（例えば特開平１−４７０６９号公報参照）。
【０００３】
一般に酸化膜パシベーションからなるフィールドプレートを用いた素子では、小面積化や高耐圧化が可能であるが、フィールドプレートは素子の上部に形成されるため、チップ上面をモールドする樹脂等の帯電や外部からのイオンの影響を受けやすく、これらにより耐圧変動が生じるなど耐圧が不安定になるという問題があった。
【０００４】
図４は従来の高耐圧半導体素子の要部の概略断面図であり、４０１はＮ型シリコン基板、４０２は酸化膜、４０４はＰ型拡散層、４０５はＮ＋チャンネルストッパー層、４０６はＣＶＤ（化学蒸気堆積）膜、４０７はＰＳＧ（PhosphoSilicate Glass：フォスフォシリケートガラス）膜、４０８はＡｌチャンネルストッパー電極、４０９はＡｌオーバーレイ電極、４１３は空乏層である。
【０００５】
この従来の高耐圧半導体素子では、Ａｌチャンネルストッパー電極４０８の近傍にピンホールや傷による異常拡散層４１２が存在した場合、初期不良を検出するウェハテストでは完全に検出できないという問題があった。
【０００６】
また、その場合、図５に示すように、信頼性試験を行うと、耐圧が低下してしまうという問題があった。
【０００７】
図６は他の従来の高耐圧半導体素子の要部の概略断面図であり、６０１はＮ型シリコン基板、６０２は酸化膜、６０３はナイトライド膜、６０４はＰ型拡散層、６０５はＮ＋チャンネルストッパー層、６０６はＣＶＤ膜、６０８はＡｌチャンネルストッパー電極、６０９はＡｌオーバーレイ電極、６１１は半絶縁性酸素ドープシリコン膜、６１３は空乏層である。
【０００８】
この他の従来の高耐圧半導体素子では、耐湿性の問題等から半絶縁性酸素ドープシリコン膜６１１の表面をナイトライド膜６０３やＣＶＤ膜６０６で覆う必要があり、製造工程が長くなって製造コストが高くなるという問題があった。
【特許文献１】特開平１−４７０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の課題は、耐圧を安定化できると共に、製造コストが高くなるのを防ぐことができる高耐圧半導体素子およびそれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の高耐圧半導体素子は、
チャンネルストッパー層となる第１導電型の第１拡散層と、この第１拡散層に対して所定の間隔をあけて形成された第２導電型の第２拡散層とを表面に有する半導体基板と、
上記半導体基板上に形成された酸化膜と、
上記酸化膜の上記第１拡散層側の縁部上に形成されたナイトライド膜と、
上記第１拡散層および上記ナイトライド膜上に形成されたチャンネルストッパー電極と
を備え、
上記酸化膜の上記第１拡散層側の縁部は、上記第１拡散層の上記第２拡散層側の端に重さなっていて、
上記酸化膜の上記第１拡散層側の縁部の膜厚は、上記酸化膜において上記第１拡散層側の縁部と上記第２拡散層側の縁部との間にある中間部の膜厚よりも薄くなっていることを特徴としている。
【００１１】
ここで、第１導電型とは、Ｐ型またはＮ型を意味する。また、第２導電型とは、第１導電型がＰ型の場合はＮ型、Ｎ型の場合はＰ型を意味する。
【００１２】
上記構成の高耐圧半導体素子によれば、上記酸化膜の第１拡散層側の縁部上にナイトライド膜を形成しているので、酸化膜の第１拡散層側の縁部にピンホールや傷ができたとしても、不純物がそのピンホールや傷を通って半導体基板へ向かうのをナイトライド膜で防ぐことができる。
【００１３】
したがって、上記ピンホールや傷による異常拡散層が第１拡散層近傍に形成されて耐圧が劣化するのを防ぐことができ、耐圧を安定させることができる。
【００１４】
また、上記酸化膜の第１拡散層側の縁部の膜厚が、酸化膜において第１拡散層側の縁部と第２拡散層側の縁部との間にある中間部の膜厚よりも薄くなっているので、チャンネルストッパー電極による効果を高めることができる。
【００１５】
したがって、仮に、上記酸化膜の第１拡散層側の縁部下に異常拡散層が形成されたとしても、その異常拡散層の影響による耐圧劣化を抑えることができるので、耐圧を安定させることができる。
【００１６】
また、上記ナイトライド膜は例えば半絶縁性酸素ドープシリコン膜のように耐湿性の問題等がないので、耐湿性の問題等の発生を防ぐための膜でナイトライド膜の表面を覆わなくてもよい。
【００１７】
したがって、図６の他の従来の高耐圧半導体素子のように半絶縁性酸素ドープシリコン膜を用いる場合に比べて、製造工程を短くでき、製造コストが高くなるのを防ぐことができる。
【００１８】
また、初期不良を検出するウェハテストでは完全に検出できない異常拡散層の発生を防ぐことができるので、耐圧劣化するような品質異常チップ（高耐圧半導体素子）をウェハテストで検出して除去することができる。
【００１９】
また、上記ナイトライド膜の第２拡散層側の端が第２拡散層近傍に位置するように、ナイトライド膜を形成してもよい。
【００２０】
このように、上記ナイトライド膜を形成することにより、ナイトライド膜のゲッタリング効果により耐圧をさらに安定化させることができる。
【００２１】
また、上記酸化膜の第１拡散層側の縁部が第１拡散層の第２拡散層側の端に重さなる構造は、例えば、その縁部を形成した後で、第１拡散層を形成するための不十分物拡散を行うことにより容易に得ることができる。
【００２２】
一実施形態の高耐圧半導体素子では、
上記チャンネルストッパー電極はＡｌからなる。
【００２３】
一実施形態の高耐圧半導体素子では、
上記酸化膜の上記第１拡散層側の縁部の膜厚は１０００ｎｍ以下である。
【００２４】
上記実施形態の高耐圧半導体素子によれば、上記酸化膜の第１拡散層側の縁部の膜厚は１０００ｎｍ以下であるので、チャンネルストッパー電極による効果を確実に高めることができる。
【００２５】
一実施形態の高耐圧半導体素子では、
上記酸化膜の上記中間部上に形成された化学蒸気堆積膜と、
上記化学蒸気堆積膜上に形成されたフォスフォシリケートガラス膜と
を備え、
上記酸化膜の上記第１拡散層側の縁部の膜厚は、上記酸化膜の上記中間部の膜厚と上記化学蒸気堆積膜の膜厚と上記フォスフォシリケートガラス膜の膜厚との合計の膜厚の１／３以下である。
【００２６】
上記実施形態の高耐圧半導体素子によれば、上記酸化膜の上記第１拡散層側の縁部の膜厚は、上記酸化膜の上記中間部の膜厚と上記化学蒸気堆積膜の膜厚と上記フォスフォシリケートガラス膜の膜厚との合計の膜厚の１／３以下であるので、チャンネルストッパー電極による効果を確実に高めることができる。
【００２７】
一実施形態の高耐圧半導体素子では、
上記ナイトライド膜およびチャンネルストッパー電極を上方から見たとき、上記ナイトライド膜の上記第２拡散層側の端は、上記チャンネルストッパー電極の上記第２拡散層側の端に重なる、または、上記チャンネルストッパー電極の上記第２拡散層側の端よりも上記第２拡散層側に位置する。
【００２８】
上記実施形態の高耐圧半導体素子によれば、上記ナイトライド膜およびチャンネルストッパー電極を上方から見たとき、ナイトライド膜の第２拡散層側の端が、チャンネルストッパー電極の第２拡散層側の端に重なる、または、チャンネルストッパー電極の第２拡散層側の端よりも第２拡散層側に位置するように、ナイトライド膜およびチャンネルストッパー電極を形成することによって、ナイトライド膜に対するチャンネルストッパー電極の位置ズレを防ぐことができる。
【００２９】
一実施形態の高耐圧半導体素子では、
上記ナイトライド膜およびチャンネルストッパー電極を上方から見たとき、上記ナイトライド膜の上記第２拡散層側の端と上記チャンネルストッパー電極の上記第２拡散層側の端との間の距離は０μｍ以上１０μｍ以下である。
【００３０】
上記実施形態の高耐圧半導体素子によれば、上記ナイトライド膜およびチャンネルストッパー電極を上方から見たとき、ナイトライド膜の第２拡散層側の端とチャンネルストッパー電極の第２拡散層側の端との間の距離が０μｍ以上１０μｍ以下となるように、ナイトライド膜およびチャンネルストッパー電極を形成することによって、ナイトライド膜に対するチャンネルストッパー電極の位置ズレを防ぐことができる。
【００３１】
一実施形態の高耐圧半導体素子では、
上記半導体基板は、上記酸化膜の上記第１拡散層側の縁部に重なる第１導電型の第３拡散層を表面に有し、
上記第３拡散層の不純物濃度は上記第１拡散層の不純物濃度よりも薄い。
【００３２】
上記実施形態の高耐圧半導体素子によれば、上記第１拡散層よりも不純物濃度が薄い第３拡散層が酸化膜の第１拡散層側の縁部に重なるので、耐圧を向上させることができる。
【００３３】
一実施形態の高耐圧半導体素子では、
Ｈ２シンター処理された後、耐圧テストされている。
【００３４】
上記実施形態の高耐圧半導体素子によれば、Ｈ２シンター処理された後、耐圧テストされているので、耐圧テスト時には、空乏層が延び易くなって、耐圧テストのマージンを大きくすることができる。
【００３５】
本発明の電子機器は、本発明の高耐圧半導体素子を備えたことを特徴としている。
【００３６】
上記構成の電子機器によれば、本発明の高耐圧半導体素子を備えているので、動作時の信頼性を高めることができる。
【発明の効果】
【００３７】
本発明の高耐圧半導体素子によれば、酸化膜の第１拡散層側の縁部上にナイトライド膜を形成していることによって、酸化膜の第１拡散層側の縁部にピンホールや傷ができたとしても、不純物がそのピンホールや傷を通って半導体基板へ向かうのをナイトライド膜で防ぐことができるので、ピンホールや傷による異常拡散層が第１拡散層近傍に形成されて耐圧が劣化するのを防ぐことができ、耐圧を安定させることができる。
【００３８】
また、上記酸化膜の第１拡散層側の縁部の膜厚は、酸化膜において第１拡散層側の縁部と第２拡散層側の縁部との間にある中間部の膜厚よりも薄くなっていることによって、チャンネルストッパー電極による効果を高めることができるので、仮に、半導体基板に異常拡散層が形成されたとしても、その異常拡散層の影響による耐圧劣化を抑えることができるので、耐圧を安定させることができる。
【００３９】
また、上記ナイトライド膜は例えば半絶縁性酸素ドープシリコン膜のように耐湿性の問題等がないので、耐湿性の問題等の発生を防ぐための膜でナイトライド膜の表面を覆う工程を無くして製造工程を短くすることができ、製造コストが高くなるのを防ぐことができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の高耐圧半導体素子を図示の実施形態により詳細に説明する。
【００４１】
（第１実施形態）
図１は本発明の第１実施形態の高耐圧半導体素子の要部の概略断面図である。
【００４２】
上記高耐圧半導体素子は、Ｎ＋チャンネルストッパー層５と、このＮ＋チャンネルストッパー層５に対して所定の間隔をあけて形成されたＰ型拡散層４とを表面に有するＮ型シリコン基板１を備えている。なお、上記Ｎ＋チャンネルストッパー層５は第１導電型の第１拡散層の一例、Ｐ型拡散層４は第２導電型の第２拡散層の一例、Ｎ型シリコン基板１は半導体基板の一例である。
【００４３】
また、上記高耐圧半導体素子は、Ｎ型シリコン基板１上に形成された酸化膜２と、この酸化膜２のＮ＋チャンネルストッパー層５側の縁部２ａ（以下、「酸化膜２の縁部２ａ」または「縁部２ａ」と言う。）上に形成されたナイトライド膜３と、Ｎ＋チャンネルストッパー層５およびナイトライド膜３上に形成されたＡｌチャンネルストッパー電極８とを備えている。なお、上記Ａｌチャンネルストッパー電極８はチャンネルストッパー電極の一例である。
【００４４】
また、上記酸化膜２およびナイトライド膜３上にはＣＶＤ膜６が形成されている。さらに、上記ＣＶＤ膜６上にはＰＳＧ膜７が形成されている。このＰＳＧ膜７はＡｌチャンネルストッパー電極８とＡｌオーバーレイ電極９とを接続している。
【００４５】
上記Ａｌオーバーレイ電極９は、Ｐ型拡散層４と、酸化膜２のＰ型拡散層４側の縁部２ｂ（以下、「酸化膜２の縁部２ｂ」または「縁部２ｂ」と言う。）との上に形成されている。
【００４６】
上記酸化膜２の縁部２ａは、Ｎ＋チャンネルストッパー層５のＰ型拡散層４側の端に重さなっている。つまり、上記縁部２ａの一部はＮ＋チャンネルストッパー層５上に位置し、縁部２ａの他の一部がＮ＋チャンネルストッパー層５とＰ型拡散層４との間の領域上に位置している。
【００４７】
また、上記酸化膜２においては、縁部２ａの膜厚が、縁部２ａと縁部２ｂとの間の中間部２ｃの膜厚よりも薄くなっている。具体的には、上記縁部２ａ，２ｂの膜厚は例えば１０００ｎｍ、中間部２ｃの膜厚は例えば１５００ｎｍとしている。
【００４８】
上記Ａｌチャンネルストッパー電極８が、ナイトライド膜３を介してその縁部２ａに接続している。また、上記Ａｌチャンネルストッパー電極８はＮ＋チャンネルストッパー層５に直接接続している。
【００４９】
また、平面視で、ナイトライド膜３のＰ型拡散層４側の端Ｅ１は、Ａｌチャンネルストッパー電極８のＰ型拡散層４側の端Ｅ２よりもＰ型拡散層４側に位置する。換言すれば、ＣＶＤ膜６およびＰＳＧ膜７が無いと仮定して、矢印Ｂで示す場所を上方から見ると、ナイトライド膜３がＡｌチャンネルストッパー８から露出するようになっている。より詳しくは、上記ナイトライド膜３およびＡｌチャンネルストッパー電極８を上方から見ると、ナイトライド膜３のＰ型拡散層４側の端Ｅ１と、Ａｌチャンネルストッパー電極８のＰ型拡散層４側の端Ｅ２との間の距離は１０μｍになっている。上記距離は、マスクの合わせ精度とプロセスバラツキを考慮して１０μｍとしている。
【００５０】
以下、上記高耐圧半導体素子の製造方法について説明する。
【００５１】
まず、Ｎ型シリコン基板の表面に酸化処理を行って、Ｎ型シリコン基板上に酸化膜を形成する。
【００５２】
次に、上記酸化膜の外周縁部をマスクを用いてエッチングして、Ｎ型シリコン基板の表面の外周部を露出させる。つまり、上記酸化膜２をＮ型シリコン基板上に形成する。
【００５３】
上記エッチングは、エッチン後の酸化膜の外周縁部の膜厚が例えば１０００ｎｍになるように行う。これは、後で形成するＡｌチャンネルストッパー電極８の強化するためである。
【００５４】
次に、Ｎ型シリコン基板および酸化膜２上にナイトライド膜を形成して、このナイトライド膜の所定の部分を例えばドライエッチングで除去する。つまり、上記ナイトライド膜３を酸化膜２上に形成する。
【００５５】
上記ドライエッチングは、ナイトライド膜の一部を除去してＮ型シリコン基板に不純物拡散を行えるように行う。
【００５６】
次に、上記不純物拡散を行って、Ｐ型拡散層４およびＮ型拡散層５を形成した後、ＣＶＤ膜およびＰＳＧ膜を順次積層する。
【００５７】
次に、上記ＣＶＤ膜およびＰＳＧ膜に対してエッチングを行う。このエッチングによって、後で形成するＡｌチャンネルストッパー電極８をナイトライド膜３およびＮ＋チャンネルストッパー層５に接続するためのコンタクト部が形成されると共に、後で形成するＡｌオーバーレイ電極９をＰ型拡散層４にするためのコンタクト部が形成される。つまり、上記エッチングにより、ＣＶＤ膜６およびＰＳＧ膜７が形成される。
【００５８】
最後に、上記Ａｌチャンネルストッパー電極８およびＡｌオーバーレイ電極９を形成すると、図１に示すような状態となる。
【００５９】
このように製造された高耐圧半導体素子によれば、酸化膜２の縁部２ａは、Ｎ＋チャンネルストッパー層５にＰ型拡散層４側で隣接する領域上に位置するが、酸化膜２の縁部２ａ上にナイトライド膜３を形成しているので、酸化膜２の縁部２ａにピンホールや傷が入った場合に耐圧劣化に至る箇所への異常拡散を防止することができる。
【００６０】
つまり、エッチングの選択比がある酸化膜２と、ナイトライド膜３とを形成した後、Ｐ型拡散層４やＮ型拡散層５を拡散することで、例えばウェットエッチングにより酸化膜２の縁部２ａにピンホールができたとしても、ナイトライド膜３においてそのピンホールに重なるようなピンーホールが例えばドライエッチングで形成されない限り、異常拡散は発生しないことになる。
【００６１】
したがって、上記酸化膜２の縁部２ａのピンホールや傷による異常拡散層が第１拡散層近傍に形成されて耐圧が劣化するのを防ぐことができ、耐圧を安定させることができる。
【００６２】
また、上記Ｎ＋チャンネルストッパー層５近傍では異常拡散が存在した場合、初期テストで検出できず、信頼性試験等で耐圧変動が発生した場合にのみ耐圧劣化という重大な問題を引き起こすことから、ナイトライド膜３はこの部分を覆うように形成している。
【００６３】
また、上記Ａｌチャンネルストッパー電極８に＋、Ａｌオーバーレイ電極９に−となるよう高電圧を印加した場合の空乏層１３の伸びは通常のＡｌチャンネルストッパー電極８のＰ型拡散層４側の端Ｅ２だけでなく、酸化膜２の薄くなった縁部２ａにおいて矢印Ａで示す箇所でも止めることができる。これは、上記酸化膜２の縁部２ａを薄くすることにより、Ａｌチャンネルストッパー電極８とＮ型シリコン基板１との間の容量成分を大きくでき、この間の電界強度を強化することによってＡｌチャンネルストッパー電極８の効果を強化できるからである。
【００６４】
したがって、仮に、上記酸化膜２の縁部２ａ下に異常拡散層が形成されたとしても、その異常拡散層の影響による耐圧劣化を抑えることができるので、耐圧を安定させることができる。
【００６５】
また、上記ナイトライド膜３は例えば半絶縁性酸素ドープシリコン膜のように耐湿性の問題等がないので、耐湿性の問題等の発生を防ぐための膜でナイトライド膜３の表面を覆わなくてもよい。
【００６６】
したがって、図６は他の従来の高耐圧半導体素子のように半絶縁性酸素ドープシリコン膜を用いる場合に比べて、製造工程を短くでき、製造コストが高くなるのを防ぐことができる。
【００６７】
上記第１実施形態では、酸化膜２の縁部２ａの膜厚を１０００ｎｍにしていたが、酸化膜２の縁部２ａの膜厚を１０００ｎｍ未満にしてもよいし、酸化膜２の縁部２ａの膜厚を、酸化膜２の中間部２ｃとＣＶＤ膜６とＰＳＧ膜７の合計の膜厚の１／３以下にしてもよい。つまり、上記酸化膜２の縁部２ａの膜厚は、耐圧をもたせるためのフィールド部にある全酸化膜の合計膜厚の１／３以下にすればよい。
【００６８】
上記第１実施形態では、上記ナイトライド膜３およびＡｌチャンネルストッパー電極８を上方から見たとき、ナイトライド膜３のＰ型拡散層４側の端Ｅ１と、Ａｌチャンネルストッパー電極８のＰ型拡散層４側の端Ｅ２との間の距離が１０μｍになるようにしていたが、ナイトライド膜３のＰ型拡散層４側の端Ｅ１と、Ａｌチャンネルストッパー電極８のＰ型拡散層４側の端Ｅ２との間の距離が１０μｍ未満であってもよい。
【００６９】
（第２実施形態）
図２は第２実施形態の高耐圧半導体素子の要部の概略縦断面図である。また、図２において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００７０】
上記第２実施形態の高耐圧半導体素子は、Ｎ＋チャンネルストッパー層５近傍からＰ型拡散層４近傍まで延びるナイトライド膜２３を備えている点のみが上記第１実施形態と異なっている。
【００７１】
上記第２実施形態の高耐圧半導体素子は、上記第１実施形態と同様の効果を奏すると共に、ナイトライド膜２３のゲッタリング効果によりＱｓｓや外部からのイオン等の影響による耐圧の変動を防止する効果を奏する。
【００７２】
（第３実施形態）
図３は第３実施形態の高耐圧半導体素子の要部の概略縦断面図である。また、図３において、図２に示した第２実施形態の構成部と同一構成部は、図２における構成部と同一参照番号を付して説明を省略する。
【００７３】
上記第３実施形態の高耐圧半導体素子は、第１導電型の第３拡散層の一例であるＮ型拡散層１０が酸化膜２の縁部２ａ下に形成されている点のみが上記第２実施形態と異なっている。
【００７４】
上記Ｎ型拡散層１０は酸化膜２の縁部２ａ下に位置している。また、上記Ｎ型拡散層１０の不純物濃度は、Ｎ＋チャンネルストッパー層５の不純物濃度よりも低く、かつ、Ｎ型シリコン基板１の不純物濃度よりも高くなっている。
【００７５】
このようなＮ型拡散層１０は、薄い縁部２ａを有する酸化膜２を形成した後、イオン注入により形成している。
【００７６】
上記第３実施形態の高耐圧半導体素子は、上記第２実施形態と同様の効果を奏すると共に、酸化膜２の縁部２ａ下にＮ型拡散層１０を形成していることにより、バイアス印加時の空乏層の伸びを抑える効果を奏する。
【００７７】
以上のような第１〜第３実施形態の構造を持つ素子に、Ｈ２シンターを行うことでチップ界面に存在するＱｓｓやイオンをゲッタリングし、初期耐圧を上げることでスクリーニング試験を行うことが可能となる。
【００７８】
仮に、Ｈ２シンターによるゲッタリング効果が長期間使用の過程で効果が薄れても、空乏層の伸びはテストを行った時点の状態よりも広がることがなく、たとえ異常拡散があっても初期テストで検出できるか、または製品として異常のないものという判断ができる。
【００７９】
上記第１〜第３実施形態に記載した事項を適宜組み合わせてものを本発明の一実施形態としてもよい。
【図面の簡単な説明】
【００８０】
【図１】図１は本発明の第１実施形態の高耐圧半導体素子の要部の概略断面図である。
【図２】図２は本発明の第２実施形態の高耐圧半導体素子の要部の概略断面図である。
【図３】図３は本発明の第３実施形態の高耐圧半導体素子の要部の概略断面図である。
【図４】図４は従来の高耐圧半導体素子の要部の概略断面図である。
【図５】図５はピンホールによる異常拡散があったときの耐圧信頼性変動グラフである。
【図６】図６は他の従来の高耐圧半導体素子の要部の概略断面図である。
【符号の説明】
【００８１】
１  Ｎ型シリコン基板
２  酸化膜
３  ナイトライド膜
４  Ｐ型拡散層
５  Ｎ＋チャンネルストッパー層
６  ＣＶＤ膜
７  ＰＳＧ膜
８  Ａｌチャンネルストッパー電極
９  Ａｌオーバーレイ電極
１０  Ｎ型拡散層
１１  半絶縁性酸素ドープシリコン膜
１３  空乏層
【図１】
2008021759.tif 000003
【図２】
2008021759.tif 000004
【図３】
2008021759.tif 000005
【図４】
2008021759.tif 000006
【図５】
2008021759.tif 000007
【図６】
2008021759.tif 000008