(57)【要約】【課題】ノーマリオフ特性を有することをはじめ良好な電気特性を有する半導体装置を提供する。【解決手段】ヘテロ界面１３５において２次元電子ガス層１３７を生じている半導体基体に、ソース電極１５１を、２次元電子ガス層１３７との接触部１７１が生じる深さまで埋め込む。そして、該接触部の上方にゲート電極１５３が位置するようにする。これにより、良好な電気特性を得る。ソース電極１５１は半導体基体とショットキー接合しているため、ドレイン電極１５５に電圧を印加してもノーマリオン特性は生じない。【選択図】図１
2008306058.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層の上に前記第１半導体層とヘテロ界面をなし該ヘテロ界面の該第１半導体層側に２次元電子ガス層を生じさせるように形成された第２半導体層と、
前記第２半導体層とショットキー接合しかつ上面又は側面が露出する第１電極と、
前記第１電極の露出部と前記第２半導体層の露出部との界面を含むように前記第１電極の露出部と前記第２半導体の露出部とを連続的に覆う絶縁膜と、
前記絶縁膜を介し前記第１電極の露出部と前記第２半導体層の露出部との界面をまたぐように形成された第２電極と、
前記第１電極及び前記第２電極と離間した位置に形成されかつ前記第２半導体層の上面に低抵抗接触する第３電極と、
を備える半導体装置。
【請求項２】
前記第１電極の上方に前記絶縁膜及び前記第２電極が形成されており、
前記第１電極の下面の高さが前記ヘテロ界面の高さ以下であり、
前記絶縁膜及び前記第２電極は前記第１電極と前記第１半導体層との接触部の直上にも形成されている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１半導体層と、前記第１半導体層の上に前記第１半導体層とヘテロ界面をなし該ヘテロ界面の該第１半導体層側に２次元電子ガス層を生じさせるように形成された第２半導体層と、から構成され厚み方向に段差をなして側方が露出している半導体基体と、
前記第２半導体層の上面のうち前記段差により高い位置の部分に形成され前記半導体基体とショットキー接合する第１電極と、
前記第１電極の側面の露出部から前記第１電極の側面の露出部と前記半導体基体の側方の露出部との界面を経て前記半導体基体の側方の露出部を連続的に覆う絶縁膜と、
前記絶縁膜を介し前記第１電極の側面の露出部と前記半導体基体の側方の露出部との界面をまたぐように形成された第２電極と、
前記第１電極及び前記第２電極と離間した位置に形成されかつ前記半導体基体の上面に低抵抗接触する第３電極と、
を備える半導体装置。
【請求項４】
前記第２半導体層の上面のうち、前記段差により低い位置の部分の上にも、前記第２電極が形成されている、
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１電極の露出部から前記第２半導体層の露出部にかけて平坦である、
ことを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。
【請求項６】
前記第１半導体層と前記第２半導体層とは、互いに異なる窒化物系化合物半導体から構成される、
ことを特徴とした請求項１乃至５の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元電子ガス層（２ＤＥＧ層）をキャリアの伝導路としつつノーマリオフ特性を有する半導体装置に関する。
【背景技術】
【０００２】
キャリアの伝導路となる２次元電子ガス層を生じさせるためのヘテロ接合を有する従来の半導体装置においては、いくつかの問題点があった。
【０００３】
図６（ａ）に、ヘテロ接合を有する半導体装置として、ＨＥＭＴ（High Electron Mobility Transistor）として機能する、従来の一般的な構成の半導体装置６１１を示す。
【０００４】
半導体装置６１１は、図示するように、第１半導体層１３１と、第２半導体層１３３と、ソース電極１５１と、ゲート電極１５３と、ドレイン電極１５５と、ゲート絶縁膜１５７と、を備える。
【０００５】
第１半導体層１３１は例えばＧａＮから構成されている。第２半導体層１３３は、第１半導体層１３１よりも大きいバンドギャップを有しかつ第１半導体層１３１より小さい格子定数を有する、例えばＡｌＧａＮから構成されている。よって、両層はヘテロ界面１３５をなす。それととともに、該界面の第１半導体層１３１側には、第１半導体層１３１と第２半導体層１３３との自発分極とピエゾ分極とに基づき、２次元電子ガス層（２ＤＥＧ層）１３７が生じる。第２半導体層１３３は電子供給層として、第１半導体層１３１は電子走行層として、それぞれ機能する。
【０００６】
ソース電極１５１と、ゲート電極１５３と、ドレイン電極１５５と、は、第２半導体層１３３の上面に形成される。ただし、ソース電極１５１とドレイン電極１５５は、いずれも、第２半導体層１３３とオーミック接合（低抵抗接合）しているのに対し、ゲート電極１５３は、第２半導体層１３３との間に、ゲート絶縁膜１５７を備えている。
【０００７】
半導体装置６１１をＨＥＭＴとして動作させる場合、典型的には、ソース電極１５１を接地し、ドレイン電極１５５に正の電圧を与える。
【０００８】
この状態でゲート電極１５３に電圧を与えないときに、ドレイン電極１５５とソース電極１５１との間に流れる電流ＩＤＳが０となることが、切望されている。
【０００９】
そして、ゲート電極１５３に正の電圧ＶＧＳを与えるときに、ＩＤＳが増加し、ＶＧＳを変化させればＩＤＳを変化させることができることが、さらに切望されている。このようにできれば、半導体装置６１１は、電圧制御型トランジスタとして理想的に動作するからである。
【００１０】
しかし実際には、ゲート電極１５３に電圧を印加しないと、ソース電極１５１とドレイン電極１５５との間に電流ＩＤＳが流れてしまう。これは、いわゆるノーマリオン特性として知られている現象である。すなわち、半導体装置６１１の動作は、図７の実線７２１で示されるように、ＶＧＳ＝０であってもＩＤＳは０にならず、所定の正の値ＩＤＳ、ＯＮになってしまう。ＩＤＳ＝０とするためには、ゲート電極１５３に所定の負の電圧ＶＧＳ、ＯＦＦを与える必要がある。
【００１１】
そこで、トランジスタとして理想の動作をさせるために、まず考えられることが、あらかじめゲート電極１５３に上述の所定の負の電圧ＶＧＳ、ＯＦＦを与えることにより空乏層を発生させてソース電極１５１とドレイン電極１５５との間の電流通路を遮断し、該電圧を基準にしてゲート電圧ＶＧＳによるドレイン・ソース間電流ＩＤＳの制御を行うことである。
【００１２】
しかしながら、ＨＥＭＴをオフにするためにゲート電極１５３に負電位を与え続けることは、半導体装置の周りの電気回路が全体として複雑なものとなり、ノイズ源の出現やコストアップをもたらしてしまうという欠点がある。
【００１３】
ノーマリオフを実現するための別の手法として、電子供給層を薄くすることが挙げられる（例えば、特許文献１参照。）。具体的には、図６（ｂ）に示す半導体装置６１３のように、電子供給層である第２半導体層１３３の上面のゲート形成部付近をリセス（凹部）にして、ゲート電極１５３の下部の電子供給層を薄くする、いわゆるリセスゲートが知られている。
【００１４】
なお、半導体装置６１３は、リセス６９１が設けられている他は、前述の図６（ａ）に示した半導体装置６１１と、同じ構成をしている。
【００１５】
半導体装置６１３の電気特性は、図７の一点鎖線７２３のようになる。半導体装置６１３においては、ゲート電極１５３の直下にリセス６９１が設けられ、電子供給層である第２半導体層１３３が部分的に薄くされている。これにより、電子供給層と電子走行層との間のヘテロ結合に基づくピエゾ分極と自発分極とによる電界が弱くなり、２次元電子ガス層の濃度が減少する。そして、ゲート電極１５３の直下のピンチオフ電圧が上昇する。そのため、ゲート電極１５３に電圧を加えなくてもゲート電極１５３の直下の２次元電子ガス層が消失し空乏化する。このため、ＶＧＳ＝０のときＩＤＳ＝０となる、ノーマリオフ特性が得られる。
【００１６】
しかしながら、半導体装置６１３においては、電子供給層を薄くしたために、電子供給層である第２半導体層１３３と電子走行層である第１半導体層１３１とによるピエゾ分極と自発分極とで生じる電界が弱くなり、２ＤＥＧ層１３７の濃度又は厚さが低下する。よって、キャリアである電子にとっては、チャネルが狭くなる。このことは、ＨＥＭＴとしての性能に悪影響を及ぼす。例えば、チャネルが狭くなったことにより、ドレイン・ソース間に流すことのできる電流ＩＤＳの最大値すなわち飽和電流値が低下する。
【００１７】
一般に、ヘテロ界面の２ＤＥＧ層をキャリアの伝導路とするＨＥＭＴにおいては、ドレインとソースの間に流すことのできる電流ＩＤＳの最大値は、伝導路の広さで決定されてしまう。つまり、図７の実線７２１で示すように、ある値以上のゲート電圧ＶＧＳを印加しても、電流ＩＤＳはある値ＩＤＳ、Ｓ以上は増加しない。
【００１８】
リセスゲートにしてチャネルを狭くした半導体装置６１３においては、一般的な半導体装置６１１の飽和電流値ＩＤＳ、Ｓに比べ、図７にＩＤＳ、Ｓ１として示すとおり、飽和電流値が低下してしまう。これは、ＨＥＭＴとしての性能が低いことを意味する。
【００１９】
結局、一般的な半導体装置６１１には、ノーマリオン特性を有するという欠点があり、一方、半導体装置６１３は、リセスゲートを設けたことによりノーマリオフ特性の獲得には成功したものの、飽和電流値の低下という代償を払ったといえる。
【００２０】
また、ＨＥＭＴとしては、小さなゲート印加電圧ＶＧＳによって大きなドレイン・ソース間電流ＩＤＳが流れるのが望ましい。つまり、ドレイン・ソース間抵抗は小さい方がよい。ところが、リセスゲートを採用してチャネルを狭くした半導体装置６１３では、ゲート電極１５３の直下の２次元電子ガス層が消失しているため、ドレイン・ソース間抵抗（チャネル層抵抗）は増加してしまう。
【特許文献１】特開２００５−１８３７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
図７の点線７２５で示される電気特性を有するような、ノーマリオフ特性の容易な獲得と飽和電流値の低下防止とを両立させたＨＥＭＴの開発が待たれている。
【００２２】
さらには、ゲート電圧増加に対するドレイン・ソース間電流増加の割合が大きいことが好ましい。つまり、図７において、点線７２５の傾き７３５が、実線７２１の傾き７３１よりも大きいことが望ましい。
【００２３】
本発明は上記実情に鑑みてなされたものであって、簡易な仕組みでノーマリオフ特性が実現され、飽和電流値低下が生じず、ゲート電圧に対するドレイン・ソース間電流特性が良好なＨＥＭＴを実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するため、本発明の第１の観点に係る半導体装置は、
第１半導体層と、
前記第１半導体層の上に前記第１半導体層とヘテロ界面をなし該ヘテロ界面の該第１半導体層側に２次元電子ガス層を生じさせるように形成された第２半導体層と、
前記第２半導体層とショットキー接合しかつ上面又は側面が露出する第１電極と、
前記第１電極の露出部と前記第２半導体層の露出部との界面を含むように前記第１電極の露出部と前記第２半導体の露出部とを連続的に覆う絶縁膜と、
前記絶縁膜を介し前記第１電極の露出部と前記第２半導体層の露出部との界面をまたぐように形成された第２電極と、
前記第１電極及び前記第２電極と離間した位置に形成されかつ前記第２半導体層の上面に低抵抗接触する第３電極と、
を備える。
【００２５】
前記第１電極の上方に前記絶縁膜及び前記第２電極が形成されており、前記第１電極の下面の高さが前記ヘテロ界面の高さ以下であり、前記絶縁膜及び前記第２電極は前記第１電極と前記第１半導体層との接触部の直上にも形成されている、ことが望ましい。
【００２６】
上記目的を達成するため、本発明の第２の観点に係る半導体装置は、
第１半導体層と、前記第１半導体層の上に前記第１半導体層とヘテロ界面をなし該ヘテロ界面の該第１半導体層側に２次元電子ガス層を生じさせるように形成された第２半導体層と、から構成され厚み方向に段差をなして側方が露出している半導体基体と、
前記第２半導体層の上面のうち前記段差により高い位置の部分に形成され前記半導体基体とショットキー接合する第１電極と、
前記第１電極の側面の露出部から前記第１電極の側面の露出部と前記半導体基体の側方の露出部との界面を経て前記半導体基体の側方の露出部を連続的に覆う絶縁膜と、
前記絶縁膜を介し前記第１電極の側面の露出部と前記半導体基体の側方の露出部との界面をまたぐように形成された第２電極と、
前記第１電極及び前記第２電極と離間した位置に形成されかつ前記半導体基体の上面に低抵抗接触する第３電極と、
を備える。
【００２７】
前記第２半導体層の上面のうち、前記段差により低い位置の部分の上にも、前記第２電極が形成されていてもよい。
【００２８】
前記第１電極の露出部から前記第２半導体層の露出部にかけて平坦である、ことが望ましい。
【００２９】
前記第１半導体層と前記第２半導体層とは、例えば、互いに異なる窒化物系化合物半導体から構成される。
【発明の効果】
【００３０】
本発明によれば、半導体装置は、ノーマリオフ特性を有し、飽和電流値低下が生じず、ゲート電圧に対するドレイン・ソース間電流特性が良好なＨＥＭＴとなる。
【発明を実施するための最良の形態】
【００３１】
（実施形態１）
本実施形態に係る半導体装置は、ＨＥＭＴである。図１（ａ）は、該半導体装置１１１の断面の模式図である。
【００３２】
半導体装置１１１は、図１に示すように、第１半導体層１３１と、第２半導体層１３３と、ソース電極１５１と、ゲート電極１５３と、ドレイン電極１５５と、ゲート絶縁膜１５７と、を備える。
【００３３】
第１半導体層１３１は、例えば１〜３μｍの厚さの窒化物系化合物半導体ＧａＮから構成されて、電子走行層として機能する。第２半導体層１３３は、第１半導体層１３１よりも薄い、例えば５〜５０ｎｍ（さらに好ましくは５〜３０ｎｍ）の厚さの窒化物系化合物半導体ＡｌＧａＮから構成されて、電子供給層として機能する。
【００３４】
第１半導体層１３１と第２半導体層１３３とは、異種の窒化物系化合物半導体であって、第２半導体層１３３のバンドギャップエネルギーが第１半導体層１３１のそれよりも大きくなるように構成されている。このため、両層はヘテロ界面１３５をなすとともに、第１半導体層１３１と第２半導体層１３３とのピエゾ分極又は第２半導体層１３３の自発分極による電界によって、該界面の近傍の第１半導体層１３１側には２ＤＥＧ層１３７が生じる。
【００３５】
ソース電極１５１は、第２半導体層１３３の上面に形成されていてもよいが、ヘテロ界面１３５に達するまで、さらに望ましくは図１（ａ）に示すように２ＤＥＧ層１３７に達するまで彫り込まれた凹部に埋め込まれるように配置されることが好ましい。そのように配置されると、ソース電極１５１は、２ＤＥＧ層１３７と、図中１７１の丸印で示されるように、接触するので、オン抵抗を低減できる。
【００３６】
ソース電極１５１はＮｉ／Ａｕから構成される。Ｎｉ／Ａｕは仕事関数が大きいので、ソース電極１５１は第１半導体層１３１とショットキー接合をなし、また、ソース電極１５１は第２半導体層１３３ともショットキー接合をなす。さらに、ソース電極１５１は、２ＤＥＧ層１３７ともショットキー接合をなす。
【００３７】
ゲート電極１５３は、Ａｌから構成されて、第２半導体層１３３の上面に、ゲート絶縁膜１５７を挟んで、主に第２半導体層１３３の上面に形成される。ただしその際、ゲート電極１５３及びゲート絶縁膜１５７は、その直下に、ソース電極１５１と２ＤＥＧ層１３７（第１半導体層１３１）との接触部１７１が位置するように、形成される。
【００３８】
すなわち図１（ａ）に示すとおり、ゲート電極１５３及びゲート絶縁膜１５７は、概ね第２半導体層１３３の上面に形成されるが、それらの一部は第２半導体層１３３とソース電極１５１との界面を超えて（通って）ソース電極１５１の上面にまで延伸される。ここで、かかる延伸における下部の末端を表す図中の点線１６１よりもゲート電極１５３側に、接触部１７１が位置していることが望ましい。
【００３９】
ドレイン電極１５５はソース電極１５１及びゲート電極１５３から離間し、Ｔｉ／Ａｌから構成される。Ｔｉ／Ａｌは仕事関数が小さいので、アニール処理が施されることにより、ドレイン電極１５５と第２半導体層１３３とが、オーミック接合（低抵抗接触）をなすようになっている。ゲート電極１５３は、半導体装置１１１を上面から見下ろした場合に、ドレイン電極１５５とソース電極１５１との間に位置するようになっている。
【００４０】
以下に、この半導体装置１１１がＨＥＭＴとして動作する様子を説明する。
【００４１】
２ＤＥＧ層１３７を有する半導体装置１１１をＨＥＭＴとして動作させる通常の手順に従い、ソース電極１５１を接地し、ドレイン電極１５５に正の電圧を与える。
【００４２】
従来のＨＥＭＴにおいては、ソース電極もドレイン電極と同様に半導体層とオーミック接合し２ＤＥＧ層が遮断されずドレイン電極・ソース電極間の電流通路が導通状態であるので、この時点で既に、半導体内でドレイン電極からソース電極に向かって電流が流れる（ノーマリオン特性）。
【００４３】
ノーマリオン特性はトランジスタとしては好ましくない性質である。これを克服するために、従来は、大別して２つの対策が採られてきた。
【００４４】
１つは、ゲート電極にあらかじめ負電位を与えることである。しかし、ＨＥＭＴをオフにするためにゲート電極に負電位を与え続けることは、半導体装置の周りの電気回路が全体として複雑なものとなってしまうという欠点がある。
【００４５】
もう１つは、ゲート電極の直下の電子供給層にリセス（凹部）を設けて、ゲート電極の直下の電子供給層を薄くすることにより、その部分のピンチオフ電圧を上昇させ空乏化させることである。しかし、電子供給層を薄くすると、ヘテロ界面におけるピエゾ分極で生じる電界が弱くなり、２次元電子ガス層の濃度が減少する。これは、いわば、キャリアである電子にとっては伝導チャネルが狭くなることを意味する。すなわち、ＨＥＭＴとしては、チャネル層抵抗が増加して飽和電流値が低下した、性能の低いものとなってしまう。
【００４６】
本実施形態に係る半導体装置１１１においては、ソース電極１５１を接地し、ドレイン抵抗１５５に正の電圧を与えても、ソース電極１５１が第２半導体層１３３と２ＤＥＧ層１３７の両方とショットキー接合をなしており、かつ、かかる電圧は該ショットキー接合に対する逆方向電圧となるので、ソース電極１５１とそれに接触する２ＤＥＧ層１３７（又は第２半導体層１３３）との界面には空乏層が生じており、ソース電極１５１と２ＤＥＧ層１３７とは電気的に遮断され、電流は流れない。
【００４７】
このように、本実施形態に係る半導体装置１１１においては、従来の半導体装置と異なり、容易にノーマリオフ特性が得られた。
【００４８】
図３（ａ）に、本実施形態に係る半導体装置１１１においてゲート電極１５３に電圧を印加していない場合の電子のエネルギーの様子を示す。なお、理解を容易にするために、第１半導体層１３１のバンド構造を２次元電子ガス層のバンド構造に置き換えて説明する。ソース電極（フェルミエネルギーＥｆ）と２次元電子ガス層（伝導電子エネルギーＥｃ）との界面（接触部１７１）には十分に厚いショットキー障壁が存在する。よって、ソース電極側の電子はかかる障壁に跳ね返されて（あるいは、障壁を乗り越えられないために）、２次元電子ガス層１３７に到達できない。よって、ドレイン電極１５５とソース電極１５１との間には電流が流れない。
【００４９】
次に、ゲート電極１５３に正の電位を与える。図１（ａ）に示したとおり、ゲート電極１５３の直下にソース電極１５１と２ＤＥＧ層１３７との接触部１７１が存在するから、かかる接触部１７１に存在するショットキー障壁は、ゲート電極１５３からの電界の影響を顕著に受ける。すると、図３（ｂ）に示すように、かかる電界によって接触部１７１におけるショットキー障壁が薄くなることにより、トンネル効果が顕著になって、ソース電極１５１から２ＤＥＧ層１３７へと電子が流れ、さらにドレイン電極１５５に取り込まれる。つまり、ゲート電圧の印加により、ＨＥＭＴをオン状態にすることができる。
【００５０】
ここで、上述の効果が十分に発現されるためには、２ＤＥＧ層１３７に対して垂直な方向に電界を生じさせることが望ましい。そこで、ゲート電極１５３の下面の高さを一定にすることが好適であり、そのようにするためにはソース電極１５１の上面と第２半導体層１３３の上面とが同じ高さであることが望ましい。つまり、ソース電極１５５の上面と第２半導体層１３３の上面とが段差なく平坦につながっていることが望ましい。なお、ここでいう平坦とは、必ずしも厳密な平坦さばかりでなく、半導体装置の製造に際して不可避なバラツキの範囲内での平坦さをも含むものとする。
【００５１】
また、本実施例において、ゲート電極１５３に与える正の電位を高くするほど、ショットキー障壁は薄くなるので、ドレイン・ソース間の電流ＩＤＳは大きくなる（図７の点線７２５）。
【００５２】
また、本実施例においては、図６（ｂ）に示した従来の半導体装置６１３と異なり第２半導体層１３３のうちゲート電極１５３の直下の部分を薄くしていないことと、ソース電極１５１が電子の伝導チャネルである２ＤＥＧ層１３７と接触部１７１において直接に接していることと、のために、ソース抵抗がほぼゼロになる。よって、ドレイン・ソース間の抵抗値（オン抵抗）は、図６（ａ）に示す従来の半導体装置６１１及び図６（ｂ）に示す６１３よりも小さい。よって、図７に示すとおり、ゲート電圧ＶＧＳの変化量に対するドレイン・ソース間の電流ＩＤＳの変化量（図７中の傾き７３５）が、従来の半導体装置（図７中の傾き７３１）に比べて大きい。つまり、ゲート電圧に対するドレイン・ソース間電流特性が良好なＨＥＭＴとなる。
【００５３】
また、本実施形態に係る半導体装置１１１においては、従来の半導体装置６１３の場合と異なり、電子供給層である第２半導体層１３３のうちのゲート電極１５３の直下の部分を格別薄くしてはいない。接触部１７１の右側すなわちドレイン電極１５５側においては、従来の半導体装置６１１と同様に、ヘテロ界面１３５の上に十分な厚さの第２半導体層１３３すなわち電子供給層がある。よって、従来の半導体装置６１３に比べて、飽和電流の低下という問題は生じにくい。
【００５４】
ゆえに、本実施形態に係る半導体装置１１１は、ノーマリオフ特性を獲得し、飽和電流値の低下が生じず、ドレインとソースの間の抵抗が低いため電気特性が良いという点で、従来の半導体装置に比べて優れたＨＥＭＴである。
【００５５】
なお、ＨＥＭＴが実際に使用される環境では、しばしば、スパイク状の突発的な電気的ノイズが発生する。その際、従来のショットキー接合によるノーマリオフ特性を有するＨＥＭＴは、かかるノイズの発生の度に、誤ってオン／オフしてしまうおそれがある。それを防止するために、本実施形態に係る半導体装置１１１では、ゲート絶縁膜１５７の厚みを増加させ、ゲート電圧ＶＧＳがある正の値以上になったときにはじめてオン状態になるようにすればよい。すなわち、図７の白抜き矢印で示すように、本実施例に係るＨＥＭＴの電気特性を表す線は、ゲート絶縁膜１５７を厚くすることにより、容易に＋Ｘ軸方向に平行移動が可能である。しかも、かかる平行移動の程度は、ゲート絶縁膜１５７が厚いほど大きい。そこで、上述の突発的な電気的ノイズの大きさを検討した上で、それよりも高いゲート電圧ＶＧＳではじめてオン状態になるように、ゲート絶縁膜１５７の厚みを調整すればよい。このように、本実施形態に係るＨＥＭＴは、ノーマリオフ特性を獲得しつつも、ノイズの存在する状況にも柔軟に対応することができるものである。
【００５６】
（実施形態２）
本実施形態に係る半導体装置１１３（図１（ｂ））は、実施形態１に係るＨＥＭＴを、３つの点において、改良したものである。
【００５７】
１つめの改良点は、半導体装置１１３を真上から見たときの、ゲート電極１５３とソース電極１５１との重なりを大きくした点である。これにより、ソース電極１５１と２ＤＥＧ層１３７とは、ゲート電極１５３の下方で確実に接触部１７１を有することになるため、ノーマリオフ特性を有するＨＥＭＴとしての動作が確実になる。
【００５８】
２つめの改良点は、ソース電極１５１を半導体層に埋め込む際に、該電極が２ＤＥＧ層１３７を貫いて第１半導体層１３１の十分に深い部分にまで達するようにしたことである。これにより、ソース電極１５１と２ＤＥＧ層１３７とは、接触部１７１にて面接触することになるため、ノーマリオフ特性を有するＨＥＭＴとしての動作が確実になるとともに、ゲート電圧に対するドレイン・ソース間の電流特性をさらに良好にすることができるようになる。
【００５９】
３つめの改良点は、ドレイン電極１５５を、２ＤＥＧ層１３７を貫いて第１半導体層１３１の十分に深い部分にまで達するように掘った溝に埋め込んだことである。これにより、ドレイン電極１５５は、２ＤＥＧ層１３７と直接に接触することになるため、オン抵抗を減少させることができる。よって、ゲート電圧の変化に対するドレイン・ソース間の電流の特性をさらに良好にすることができるようになる。
【００６０】
なお、これら３つの改良点のうち、１つだけを適用してもよいし、又は、任意の２つを組み合わせて適用してもよい。
【００６１】
（実施形態３）
本実施形態に係る半導体装置２１１は、実施形態１に係るＨＥＭＴを、製造の容易さという観点から変形したものである（図２（ａ））。
【００６２】
本実施形態に係るＨＥＭＴにおいては、ソース電極１５１を埋め込むために第１半導体層１３３に掘られる溝が、深さの向きに溝幅が狭くなるテーパーをなしている。該溝を、実施形態１のように、第２半導体層の上面に対して垂直に掘らなくてもよいから、製造が容易になる。
【００６３】
本実施形態に係る半導体装置１１３がその効果を十分に奏するためには、実施形態１に係る半導体装置１１１の場合と同様に、ゲート電極１５３が第２半導体層１３３の上面から第２半導体層１３３とソース電極１５１の界面を超えてソース電極１５１の上面まで延伸し、ソース電極１５１と２ＤＥＧ層１３７との接触部１７１が、ゲート電極１５３の直下に位置することが望ましい。
【００６４】
（実施形態４）
実施形態３が実施形態１を簡略化したものであるのと同様に、本実施形態に係る半導体装置２１３は、実施形態２に係る半導体装置１１３を製造容易としたものである。すなわち、ドレイン電極１５５を、実施形態３におけるソース電極１５１を埋め込むための溝と同様のテーパーを設けつつ形成した溝に、埋め込むように形成したものである（図２（ｂ））。実施形態３の場合と同様に、製造が容易になるというメリットがある。
【００６５】
（実施形態５）
本実施形態に係る半導体装置は、実施形態１〜４と異なり、ソース電極１５１と第２半導体層１３３との厚み方向の界面に着目するのではなく、ソース電極１５１と第２半導体層１３３との幅方向（横方向）の界面に着目し、ソース電極１５１を２ＤＥＧ層１３７に接触させることなしに、容易にノーマリオフ特性をはじめ良好な電気特性が得られるようにしたＨＥＭＴである。
【００６６】
図４（ａ）は、本実施形態に係る半導体装置４１１の断面の模式図である。実施形態１〜実施形態４の場合と異なり、ソース電極１５１は、第１半導体層１３１にも第２半導体層１３３にも埋め込まずに、第２半導体層１３３の上面に設ける。
【００６７】
このようにソース電極１５１を形成することには、ソース電極１５１を第１半導体層１３１や第２半導体層１３３に埋め込む場合（実施形態１〜実施形態４）に比べて、ソース電極１５１と第１半導体層１３１との密着性及びソース電極１５１と第２半導体層１３３との密着性を向上させることができる等の利点がある。
【００６８】
ソース電極１５１を第２半導体層１３３の上面に設けるにあたり、ソース電極１５１が設けられる領域の下部において、通常よりも第２半導体層１３３を厚く形成する。
【００６９】
ここで、第２半導体層１３３のうちの、ソース電極１５１が設けられている領域の下部の厚い部分を、第１の部分１３３Ａとし、他の部分を、第２の部分１３３Ｂとする。図４（ａ）の横方向の一点鎖線の上側が第１の部分１３３Ａであり、下側が第２の部分１３３Ｂである。なお、第１の部分１３３Ａは、ｎ型不純物をドープしてコンタクト層としてもよい。
【００７０】
なお、このように第２半導体層１３３を部分的に厚く形成することは、相対的観点からすれば、第２半導体層１３３の上面のうち、ソース電極１５１が形成されていない領域をリセスして（凹部として）ノーマリオフ特性を得ようとする前述の従来の手法（図６（ｂ））と同じであるともいえる。
【００７１】
しかし、本実施形態においては、電子供給層たる第２半導体層１３３は、厚さがまず全範囲に渡って通常通り確保された上で、ソース電極１５１の形成される範囲だけ特に厚くなるように、また、厚み方向に段差をなして第２半導体層１３３の側面が露出するように、形成されている。このため、ドライエッチングによってゲート電極の直下の電子供給層を数原子層程度の厚み以下としなければならない従来のリセスゲート構造とは異なり、より確実にノーマリオフ特性が得られ、また、製造が容易なために歩留まりの向上が見込まれる。また、前述の、図７のＩＤＳ、Ｓ１で表される、リセスによる飽和電流値の低下は、本実施形態に係る半導体装置４１１には、生じない。
【００７２】
ソース電極１５１の下部では第２半導体層１３３が厚くなっている上に、ソース電極１５１自体の厚さも加わって、第２半導体層１３３の上面には段差が生じている。ゲート電極１５３は、ゲート絶縁膜１５７を伴いつつ、第２半導体層１３３の上面に形成されたソース電極１５１の少なくとも側壁面から、ソース電極１５１と第２半導体層１３３との界面を含み、段差によって露出した第２半導体層１３３の一部にかけての範囲を、覆うように形成される。ゲート電極１５３及びゲート絶縁膜１５７の断面は、図示するように、ソース電極１５１の上面にまで延伸し、結果的に階段状になることが望ましい。
【００７３】
図４（ａ）において、横の点線４６１及び４６３、縦の点線４６５及び４６７、は、以下の説明のためのものである。
【００７４】
ゲート電極１５３の上面は、ソース電極１５１と第２半導体層１３３の第１の部分１３３Ａとの界面よりも高い位置、例えば図中の点線４６１で示される面より上に位置する必要がある。ゲート電極１５３の下面は、ソース電極１５１と第２半導体層１３３の第１の部分１３３Ａとの界面よりも低い位置、例えば、図中の点線４６３で示される面より下に位置する必要がある。ゲート電極１５３は、第２半導体層１３３の第１の部分１３３Ａとゲート絶縁膜１５７とが接している部分の、ソース電極１５１側の側壁端にあたる点線４６５から、ドレイン電極１５５側の側壁端となる点線４６７まで、延伸していることが望ましい。
【００７５】
本実施形態に係るＨＥＭＴにおいては、動作において、２箇所の領域が重要である。ひとつは、ソース電極１５１と第２半導体層１３３との界面を含む、点線４６１と点線４６３に挟まれた、楕円４７１で示される領域である。この領域における、本発明に特徴的な電気特性の発現のメカニズムは、実施形態１〜４の場合と同様である。もうひとつ重要であるのは、２ＤＥＧ層１３７のうち、点線４６５と点線４６７とに挟まれた、楕円４７３で示される領域である。この領域における、本発明に特徴的な電気特性の発現のメカニズムについては、後述する。
【００７６】
ソース電極１５１としてショットキー電極が採用され、本実施形態に係る半導体装置４１１は、ノーマリオフ特性を獲得する。そして、本実施形態における第２半導体層１３３の第１の部分１３３Ａが、実施形態１の２ＤＥＧ層１３７（図１（ａ））までの電流通路の役割を担うので、原理的には、本実施形態における作用・効果は、実施形態１における作用・効果と同様である。
【００７７】
ゲート電極１５３は、ソース電極１５１と第２半導体層１３３の第１の部分１３３Ａとの界面をまたぐようにして、ソース電極１５１の側面と第２半導体層１３３の第１の部分１３３Ａの側面とに、ゲート絶縁膜１５７を介して形成されている。
【００７８】
本実施形態に係る半導体装置４１１のＨＥＭＴとしての動作を、図５に示す電子エネルギーの模式図を参照しつつ説明する。まず、ソース電極１５１を接地し、ドレイン電極１５５に電圧を印加すると、ソース電極１５１と第２半導体層１３３との間には逆バイアスが印加された状態になる。
【００７９】
ゲート電極１５３に電圧を加えないとき、上述のように、ソース電極１５１と第２半導体層１３３との間には逆バイアスが印加された状態になり、ドレイン・ソース間には電流が流れない。図４（ａ）において楕円４７１及び楕円４７３により示される２つの領域を考慮に入れて、かかる状態を電子エネルギーの模式図として表すと、図５（ａ）のようになる。
【００８０】
領域４７１、すなわちソース電極１５１と電子供給層（第２半導体層１３３）との界面には、厚いショットキー障壁が存在する。
【００８１】
一方、電子供給層（第２半導体層１３３）と２ＤＥＧ層１３７（あるいは第１半導体層１３１）との界面４７３には、エネルギー障壁が存在する。
【００８２】
したがって、図５（ａ）に示すように、ソース電極１５１の内部の電子は２ＤＥＧ層１３７に到達することができない。よって、半導体装置４１１の内部には、電流が流れない。すなわち、半導体装置４１１は、ノーマリオフ特性を有する。
【００８３】
ここで、ゲート電極１５３に正の電圧を印加すると、領域４７１と領域４７３はいずれもゲート電極１５３からの電界の影響を受ける。特に、ゲート電極１５３に印加された電圧による電界は、領域４７１に含まれる界面と領域４７３に含まれる界面とに垂直方向に生じるため、ゲート電極１５３に印可された電圧の影響は大きい。
【００８４】
なお、領域４７１に含まれる界面に垂直方向に電界を生じさせるためには、ソース電極１５１の側面の露出部から第２半導体層１３３の側面の露出部にかけての部分が平坦であることが望ましい。本実施形態では、ソース電極１５１をマスクとして第２半導体層１３３の側面を露出させるようにエッチングし、その後、ゲート絶縁膜１５７及びゲート電極１５３を積層し、所定のパターニングを施すことにより、容易に上記の構造を形成することができる。
【００８５】
ゲート電極１５３に正の電圧を印加した場合の電子のエネルギーの状態は、図５（ｂ）のようになる。まず、領域４７１、すなわちソース電極１５１と電子供給層（第２半導体層１３３）との界面におけるショットキー障壁は、ゲート電極１５３の主に点線４６１と点線４６３とにより囲まれた部分からの電界により、図中の上向きの白抜き矢印（１）で示すように、薄くなる。さらに、２ＤＥＧ層１３７は、ゲート電極１５３の主に点線４６５と点線４６７とにより囲まれた部分からの電界により、図中の左向きの白抜き矢印（２）で示すように、低くなる。
【００８６】
このように、ショットキー障壁が薄くなることと、低くなることと、が相まって、トンネル効果が生じやすくなる。すなわち、電子は、ソース電極１５１から２ＤＥＧ層１３７に到達するようになる。こうして本実施形態に係る半導体装置４１１においてソース電極１５１とドレイン電極１５５との間に電流が流れ、オン状態となる。
【００８７】
ゲート電極１５３に加えた電圧を高くすれば、ショットキー障壁はさらに薄くかつ低くなるので、トンネル効果がより生じやすくなり、その結果半導体装置４１１を流れる電流が増加する。このように、ゲート電圧ＶＧＳを制御することにより、ドレイン・ソース間電流ＩＤＳを制御することができる。
【００８８】
（実施形態６）
本実施形態に係る半導体装置４１３の断面模式図を、図４（ｂ）に示す。実施形態５においては、第２半導体層１３３の第２の部分１３３Ｂの上面のソース電極１５１を設ける領域に第１の部分１３３Ａを形成して第２半導体層１３３に段差を設けたのに対して、本実施形態においては、くぼみ又は溝を設け、ゲート絶縁膜１５７を介して、ゲート電極１５３を、かかるくぼみ又は溝に埋め込むようにしている。
【００８９】
第２半導体層１３３の厚みは、全面に渡り、実施形態５に係る半導体装置４１１の第２半導体層１３３のうち段差をなして厚くなっている部分の厚みに合わせてある。すなわち、従来の一般的な半導体装置６１１（図６（ａ））に比べると、第２半導体層１３３が厚い。
【００９０】
よって、仮に第２半導体層１３３の上面にそのままゲート電極１５３を形成してしまうと、従来の半導体装置に比べて、ゲート電極１５３の下面と２ＤＥＧ層１３７との距離が長すぎるために、ゲート電圧印加による２ＤＥＧ層上面（図中の界面４７３）におけるショットキー障壁の厚さの制御が難しくなる。
【００９１】
そこで、本実施形態においては、第２半導体層１３３の上面に十分な深さのくぼみ又は溝を掘り、ゲート電極１５３の一部分を、その下部にゲート絶縁膜１５７を沿わせつつ、第２半導体層１３３の内部に埋め込む。これにより、ゲート電極１５３下面と２ＤＥＧ層１３７上面との距離を縮め、界面４７３に存在するショットキー障壁の制御が可能になる。
【００９２】
よって、かかる半導体装置４１３も、実施形態５と同様の界面４７１及び４７３を有することになる。したがって、実施形態５と同様に動作させることができる。
【００９３】
なお、この発明は、上記実施形態に限定されず、種々の変形及び応用が可能である。例えば実施形態１〜６において、第１半導体層１３１の下に、半導体層をエピタキシャル成長させるための周知の基板を設けたり、さらには、該基板と第１半導体層１３１との間にバッファ層を設けたりしてもよい。
【００９４】
上述の半導体装置の構成は例示であって、限定されるものではない。第１半導体層１３１及び第２半導体層１３３の例として窒化物系化合物半導体を挙げたが、ＧａＡｓ等、他のＩＩＩ−Ｖ族化合物半導体であってもよい。また、第２半導体層１３３とドレイン電極１５５との間や、第２半導体層１３３とソース電極１５１との間に、ｎ型不純物を添加したコンタクト層を挿入してもよい。あるいはまた、第１半導体層１３１と第２半導体層１３３との間に、ＡｌＮ層を挟んでもよい。これらを含んだものを半導体基体と呼ぶことにする。本発明に係る半導体装置には、この半導体基体全体も含まれる。
【００９５】
また、実施形態１〜実施形態４において、ソース電極１５１は凹部を完全に埋めるまで厚く形成しなくてもよい。同様に、実施形態５及び実施形態６において、ゲート絶縁膜１５７の段差に合わせるようにしてゲート電極１５３に段差が設けられていてもよい。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施形態１及び実施形態２に係る、ＨＥＭＴとして機能する半導体装置の構成を示す断面模式図である。
【図２】本発明の実施形態３及び実施形態４に係る、ＨＥＭＴとして機能する半導体装置の構成を示す断面模式図である。
【図３】本発明の実施形態１〜実施形態４における、電子エネルギーとショットキー障壁の関係を示す模式図である。
【図４】本発明の実施形態５及び実施形態６に係る、ＨＥＭＴとして機能する半導体装置の構成を示す断面模式図である。
【図５】本発明の実施形態５及び実施形態６における、電子エネルギーとショットキー障壁の関係を示す模式図である。
【図６】ＨＥＭＴとして機能する、従来の一般的な半導体装置の構成を示す断面模式図である。
【図７】ＨＥＭＴの電気特性を示す図である。
【符号の説明】
【００９７】
１１１  実施形態１に係る半導体装置
１１３  実施形態２に係る半導体装置
１３１  第１半導体層
１３３  第２半導体層
１３３Ａ  第２半導体層の第１の部分
１３３Ｂ  第２半導体層の第２の部分
１３５  ヘテロ界面
１３７  ２次元電子ガス層
１５１  ソース電極
１５３  ゲート電極
１５５  ドレイン電極
１５７  ゲート絶縁膜
１７１  ソース電極と２次元電子ガス層との接触部
２１１  実施形態３に係る半導体装置
２１３  実施形態４に係る半導体装置
４１１  実施形態５に係る半導体装置
４１３  実施形態６に係る半導体装置
４７１  ソース電極と第２半導体層との界面を含む領域
４７３  ２ＤＥＧ層の一部である領域
【図１】
2008306058.tif 000003
【図２】
2008306058.tif 000004
【図３】
2008306058.tif 000005
【図４】
2008306058.tif 000006
【図５】
2008306058.tif 000007
【図６】
2008306058.tif 000008
【図７】
2008306058.tif 000009