(57)【要約】      （修正有）【課題】ゲートドライバにおけるシフトレジスタの数が節減されたアクティブマトリックス表示装置を提供する。【解決手段】本発明のアクティブマトリクス表示装置は、複数の画素がＮ段×Ｐ行Ｙ列のマトリクス状に配置された画素マトリクスと、前記各画素に設けられた画素ＴＦＴのソース端子に接続されるデータ線を駆動するソースドライバと、前記画素ＴＦＴのゲート端子に接続されるデータ線を駆動するゲートドライバを含むアクティブマトリクス型表示装置において、前記ゲートドライバは各段において少なくとも１個のシフトレジスタを含み、Ｎ×Ｐ個のゲートを含み、前記各段におけるシフトレジスタの出力線が、前記各段におけるＰ個の前記ゲート入力端子に接続され、複数のゲートパルスを出力する。【選択図】図１
2008145921.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がＮ段×Ｐ行Ｙ列のマトリクス状に配置された画素マトリクスと、前記各画素に設けられた画素ＴＦＴのソース端子に接続されるデータ線を駆動するソースドライバと、前記画素ＴＦＴのゲート端子に接続されるデータ線を駆動するゲートドライバを含むアクティブマトリクス型表示装置において、前記ゲートドライバは各段において少なくとも１個のシフトレジスタを含み、Ｎ×Ｐ個のゲートを含み、前記各段におけるシフトレジスタの出力線が、前記各段におけるＰ個の前記ゲート入力端子に接続され、複数のゲートパルスを出力することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記ゲートドライバは、画素の行を降順又は逆順に駆動することを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記ゲートドライバは、任意の順番に駆動することを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記ゲートはＡＮＤゲートである請求項１ないし３のいずれかに記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス表示装置の駆動回路に関し、特に、各画素を駆動する駆動回路を小型化して、有効表示面積を大きくすることができるアクティブマトリックス型表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、２枚の透明基板を平行に配置し、その対向する面上に画素電極を設け、２枚の透明基板の間隙に液晶層を配置したものである。液晶表示装置のうち、アクティブマトリックス型の液晶表示装置は、画素電極をマトリックス状に配列して画素を表示するものであり、一方、透明基板上の各画素電極の近傍には、ＯＮ、ＯＦＦするためのスイッチング素子が配置されている。
【０００３】
図３は従来のアクティブマトリックス型の液晶表示装置の構成図である、この図を用いて従来の液晶表示装置の構成と動作について説明すると、液晶パネル１はアクティブマトリックス型液晶パネルであり、画素電極３０、走査信号線３１、データ信号線３２、スイッチング素子３３、対抗電極３４を有している。
【０００４】
画素電極３０は行方向と列方向に対してマトリックス状に配置された電極である。走査信号線３１は同一方向の画素を選択する走査信号線であり、液晶パネルの列方向に沿ってｐ本設けられているとする。データ信号線３２は同一列方向の画素に表示データに応じた印加電圧を伝達するデータ信号線であり、液晶パネルの行方向に沿ってｑ本設けられているとする、スイッチング素子３３は走査信号によりデータ信号線のデータを液晶セルの画素に伝えるスイッチング素子で、例えばＴＦＴで構成される。対向電極１４は各液晶セルの共通電圧を供給するための電極である。画素電極３０と対向電極３４の間に液晶セルを挿んでいる。１組の画素電極３０と対向電極３４の間に液晶セルを挿んでいる。１組の画素電極３０と対向電極３４と間に挿む液晶セルを画素と呼ぶ。
【０００５】
液晶セルは画素電極３０と対向電極３４間の印加電圧によって、光を調節するシャッターの役目を果たす。画素を規則的にＲＧＢに割り当て、対向電極３４側にＲＧＢのカラーフィルタを設ければ、人間の目には、ＲＧＢの光が合成されてカラー画像が認識される。画素のＲＧＢ配列に基づき、データ線３２にＲＧＢデータを割り当てる。
【０００６】
ゲートドライバ２は液晶パネル１内の走査信号線１１にｐ本の走査信号Ｘ１、Ｘ２、・・・Ｘｐを順次印加する回路である。ソースドライバ３は液晶パネル１内のデータ信号線１２に表示データに応じた印加電圧を生成し、この電圧を画素信号Ｙ１、Ｙ２、・・・Ｙｑとして出力する回路である。信号処理回路４は外部から映像信号を入力し、ソースドライバ３に対して表示データを出力すると共に、ゲートドライバ２及びソースドライバ３に制御信号を出力する回路である。
【０００７】
次に液晶パネル１に画像を表示する動作について説明する。信号処理回路４は制御信号によりゲートドライバ２を制御して、液晶パネル１の任意の行の走査信号線３１に走査信号を印加する。するとその行のスイッチング素子３３はオン状態となり、各列のデータ線３２と画素電極３０とが導通する。信号処理回路４は、走査信号を供給している行の各列の画素に与えるデータを、予めソースドライバ３に供給しておく。そしてソースドライバ３はスイッチング素子３３がオン状態となっている間に表示データを各画素電極３０の印加電圧に変換して出力する。そして信号処理回路４は、例えば液晶パネル１の最上行（ｉ＝１）から最下行（ｉ＝ｐ）にかけて順次走査を行うことで、全ての画素電極３０に表示データを供給する。
【０００８】
次に、図２を参照しながら、ゲートドライバ２の構造について説明する。１段のシフトレジスタ２２ａ、２２ｂ、２２ｃ及び２２ｄの各出力線はそれぞれＡＮＤゲート２５ａ、２５ｂ、２６ｃ及び２７ｄの入力端子に接続される。各ＡＮＤゲートのもう一方の入力端子には個別のイネーブル線２４ａ、２４ｂ、２４ｃ及び２４ｄが接続される。各ＡＮＤゲート２４ａ、２４ｂ、２５ｃ及び２６ｄの出力端子はそれぞれバッファ回路２６ａ、２６ｂ、２６ｃ及び２６ｄに接続される。このように、各ＡＮＤゲート２５ａ、２５ｂ、２６ｃ及び２７ｄにそれぞれ対応して、シフトレジスタ２２ａ、２２ｂ、２２ｃ及び２２ｄが配置されており、シフトレジスタの面積は比較的大きいため、ゲート駆動回路の占有面積は大きなものとなってしまい、相対的に画像面積の割合を低下させる要因となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、アクティブマトリックス型表示装置におけるゲートドライバにおけるシフトレジスタの占有面積を低下させることにより、ゲートドライバの装置における占有面積の割合を低下させ、これにより、装置の小型化、画像表示面積を拡大、及びコストの低減を実現することを目的とする。
【課題を解決するための手段】
【００１０】
アクティブマトリックス型表示装置におけるゲートドライバにおいて、ゲートごとに配置されていたシフトレジスタを複数のゲートからなる各段（全部でＮ段）ごとにまとめては位置することにより、シフトレジスタの総数を１／Ｐにするものである。
【００１１】
本発明の具体的構成は次のとおりである。
（１）複数の画素がＮ段×Ｐ行Ｙ列のマトリクス状に配置された画素マトリクスと、前記各画素に設けられた画素ＴＦＴのソース端子に接続されるデータ線を駆動するソースドライバと、前記画素ＴＦＴのゲート端子に接続されるデータ線を駆動するゲートドライバを含むアクティブマトリクス型表示装置において、前記ゲートドライバは各段において少なくとも１個のシフトレジスタを含み、Ｎ×Ｐ個のゲートを含み、前記各段におけるシフトレジスタの出力線が、前記各段におけるＰ個の前記ゲート入力端子に接続され、複数のゲートパルスを出力することを特徴とするアクティブマトリクス型表示装置。
（２）前記ゲートドライバは、画素の行を降順又は逆順に駆動することを特徴とする上記（１）に記載のアクティブマトリクス型表示装置。
（３）前記ゲートドライバは、任意の順番に駆動することを特徴とする上記（１）又は（２）に記載のアクティブマトリクス型表示装置。
（４）前記ゲートはＡＮＤゲートである上記（１）ないし（３）のいずれかに記載のアクティブマトリクス型表示装置。
【発明の効果】
【００１２】
本発明のゲートドライバによれば、これまで冗長であったゲートドライバのシフトレジスタの数を削減することが可能となり、レイアウトの縮小が可能となり、アクティブマトリクス表示装置の小型化及びディスプレイの狭額縁化が実現できる。
【００１３】
また、通常の降順昇順駆動だけでなく、イネーブル線の選択順番を変更するだけで、ダンシングスキャンを実現することが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明は以下に示す実施例に基づいて詳細に説明するが、これは例示であって、本発明はこのような実施例に限定されるものではない。
【実施例】
【００１５】
図１に示されるように、各段におけるシフトレジスタ１１の出力線１３は４つのＡＮＤゲート１５ａ、１５ｂ、１５ｃ及び１５ｄの入力端子に接続される。それぞれのＡＮＤゲートのもう片方の入力端子には個別のイネーブル線１４ａ、１４ｂ、１４ｃ及び１４ｄが接続される。また、ＡＮＤゲート１５ａ、１５ｂ、１５ｃ及び１５ｄの出力端子はそれぞれバッファ回路１６ａ、１６ｂ、１６ｃ及び１６ｄに接続される。前記バッファ出力線はそれぞれゲート線１７ａ、１７ｂ、１７ｃ及び１７ｄに接続される。シフトレジスタ１１は前セクションからのキャリー信号１２が入力される。ここで、シフトレジスタ１１がアクティブな状態であるとすると、このセクション内の各ＡＮＤゲートの片方の端子はＨＩレベルであるため、イネーブル線がＨＩレベルになると、バッファを通じゲート線１７がアクティブとなる。イネパルスが、１４ａ、１４ｂ、１４ｃ及び１４ｄの順に入力されると、結果的にゲート線が１７ａ、１７ｂ、１７ｃ及び１７ｄの順に選択される。この後、シフトレジスタにクロックが入力され、このセクションの駆動が終了する。
【００１６】
上記実施例では、ゲートはＡＮＤゲートによる場合を示したが、他のゲート、例えば、ＮＯＲゲートの場合にも適用できることは明らかである。
【００１７】
また、上記実施例では、イネーブル線の駆動順番は、降順昇順のいずれかとなるが、セクション内で複数以上のゲート線の駆動順を入れ替えることも可能であり、隣り合うセクション内で駆動順を入れ替えることによりダンシングスキャンも実現可能である。
【００１８】
また、上記実施例では、ゲートはＡＮＤゲートの場合を示したが、他のゲート例えば、ＮＯＲゲートであってもよいことは明らかである。
【図面の簡単な説明】
【００１９】
【図１】本発明のアクティブマトリックス表示装置のゲートドライバの例を示す。
【図２】従来のアクティブマトリックス表示装置のゲートドライバの例を示す。
【図３】従来のアクティブマトリックス型の液晶表示装置の構成図を示す。
【符号の説明】
【００２０】
１  液晶パネル
２  ゲートドライバ
３  ソースドライバ
４  信号処理回路
１１  シフトレジスタ
１２  キャリー入力線
１３  シフトレジスタ出力線
１４ａ  イネーブル線
１４ｂ  イネーブル線
１４ｃ  イネーブル線
１４ｄ  イネーブル線
１５ａ  ＡＮＤゲート
１５ｂ  ＡＮＤゲート
１５ｃ  ＡＮＤゲート
１５ｄ  ＡＮＤゲート
１６ａ  ゲートバッファ
１６ｂ  ゲートバッファ
１６ｃ  ゲートバッファ
１６ｄ  ゲートバッファ
１７ａ  ゲート出力線
１７ｂ  ゲート出力線
１７ｃ  ゲート出力線
１７ｄ  ゲート出力線
２２ａ  シフトレジスタ
２２ｂ  シフトレジスタ
２２ｃ  シフトレジスタ
２２ｄ  シフトレジスタ
２５ａ  ＡＮＤゲート
２５ｂ  ＡＮＤゲート
２６ｃ  ＡＮＤゲート
２６ｄ  ＡＮＤゲート
３０  画素電極
３１  走査信号線
３２  データ信号線
３３  スイッチング素子
３４  対抗電極
【図１】
2008145921.tif 000003
【図２】
2008145921.tif 000004
【図３】
2008145921.tif 000005