(57)【要約】【課題】半導体試験装置では、測定カードを選択して用いることにより顧客の多様なニーズに対応しているが、仕様によっては測定カードが挿入されないスロットが発生し、このスロットに接続されている伝送路がノイズ発生源となって他の伝送路を流れる信号に悪影響を与えてしまうという課題を解決する。また、ドライバ、伝送路の不具合の原因を特定することができないという課題を解決する。【解決手段】ＬＶ−ＰＥＣＬドライバのように、入力デジタル信号によってオン、オフが制御され、エミッタから出力を取り出す出力トランジスタを有する信号ドライバの出力端子を、抵抗を用いてプルアップするようにした。また、信号ドライバの出力電圧を監視する電圧検出部を設けた。【選択図】  図１
2008312187.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号が入力され、そのベースに前記デジタル信号に関連する信号が入力されてそのエミッタから信号を出力するトランジスタを具備したドライバと、
前記ドライバの出力端子と前記ドライバの正電源との間に接続された抵抗と、
を具備したことを特徴とする信号ドライバ。
【請求項２】
デジタル信号が入力され、そのベースに前記デジタル信号に関連する信号が入力されてそのエミッタから信号を出力する第１のトランジスタと、前記第１のトランジスタと逆極性でオンオフされ、そのエミッタから信号を出力する第２のトランジスタを具備したドライバと、
前記ドライバの一方の出力端子と前記ドライバの正電源との間に接続された第１の抵抗と、
前記ドライバの他方の出力端子と前記ドライバの正電源との間に接続された第２の抵抗と、
を具備したことを特徴とする信号ドライバ。
【請求項３】
前記ドライバはＬＶ−ＰＥＣＬ(Low Voltage-Positive Emitter Coupled Logic)ドライバであることを特徴とする請求項２記載の信号ドライバ。
【請求項４】
前記信号ドライバの出力電圧を検出する電圧検出部を具備したことを特徴とする請求項１乃至請求項３いずれかに記載の信号ドライバ。
【請求項５】
前記電圧検出部は、複数の入力信号の１つを選択して出力するマルチプレクサと、このマルチプレクサの出力が入力され、入力アナログ信号をデジタル値に変換するＡＤ変換部で構成されることを特徴とする請求項４記載の信号ドライバ。
【請求項６】
クロックを生成するクロック生成部と、
請求項１乃至請求項５いずれかに記載の信号ドライバが内蔵され、前記クロック生成部の出力クロックを複数の伝送路に分配するクロック分配器と、
前記クロック分配器によってクロックが分配される複数のスロットと、
前記スロットに挿入され、被測定半導体からの信号を測定する測定カードと、
を具備したことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックを複数の回路に分配する分配器に用いて好適な信号ドライバ、およびこの信号ドライバを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
半導体試験装置では、時間測定のための基準クロック、またはロジック回路を制御するためのクロックとして、クロック生成部で生成したクロックを複数の測定カードに分配して配信している。このような半導体試験装置の構成を図５に示す。
【０００３】
図５において、クロック生成部１０で生成されたクロックはクロック分配部１１に入力され、複数の伝送路に分配される。この分配されたクロックはバックボード１２を経由してスロット部１３に配信される。スロット部１３には複数のスロットが配置されており、これらのスロットには測定カード１４ａ〜１４ｎが挿入される。測定カード１４ａ〜１４ｎには、このスロットを介してクロックが配信される。測定カード１４ａ〜１４ｎは、配信されたクロックに同期して被測定半導体１５に所定の信号を印加し、また被測定半導体１５から入力された信号を測定する。
【０００４】
半導体試験装置では、顧客のさまざまな要求に応えるために、必要に応じて測定カードの種類を選択し、また枚数を増減させる。また、フレキシブルに構成を変更できるようにするために、測定カードをどのスロットに入れても動作するようになっている。半導体試験装置の構成によっては測定カードが挿入されないスロットもあるが、測定カードが挿入されるか否かに関わらず、全てのスロットにクロックが配信される。
【０００５】
各測定カードはクロックに同期して被測定半導体１５に印加する信号を生成し、またクロックを時間基準として測定を行うので、クロックの純度は直接測定精度に影響する。そのため、高速な立ち上がり／立ち下がり時間を有し、ジッタが小さいクロックを配信しなければならない。
【０００６】
クロックの劣化を最小限にするために、ＬＶ−ＰＥＣＬ伝送方式(Low Voltage-Positive Emitter Coupled Logic)が採用されている。ＬＶ−ＰＥＣＬは７５０ｍＶ振幅の互いに反転した差動信号を用いて伝送する差動信号伝送である。差動信号で伝送するのでノイズの影響を受け難く、かつ信号振幅が小さいので、高速で信号を伝送できるという特徴がある。このＬＶ−ＰＥＣＬドライバを用いることにより、立ち上がり／立ち下がり時間が短く、かつ低ジッタで、内部遅延時間が数ｎＳの高速クロック分配部を実現することができる。
【０００７】
図６に、ＬＶ−ＰＥＣＬドライバを用いたクロック分配部と測定カードの詳細を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。また、説明を簡単にするために、スロット部１３に配置されているスロットの数を２とし、そのうち１つのスロットのみに測定カードが挿入されているとする。
【０００８】
図６において、１１ａ、１１ｂはＬＶ−ＰＥＣＬドライバである。スロット部１３に配置されているスロットの数は２なので、クロック分配部１１には２個のＬＶ−ＰＥＣＬドライバが用いられている。なお、煩雑さを避けるために、ＬＶ−ＰＥＣＬドライバ１１ａ、１１ｂは出力段トランジスタのみ記載し、その他の要素は記載を省略している。
【０００９】
前述したように、ＬＶ−ＰＥＣＬは差動で信号を伝送する方式であるので、ドライバ１１ａ、１１ｂの出力段は２個のトランジスタで構成されている。これらのトランジスタのコレクタは電源Ｖｃｃに接続され、ベースには互いに反転した差動信号が印加される。クロックはエミッタから出力され、バックボード１２を経由してスロット部１３内のスロットに供給される。
【００１０】
１６は、測定カード１４ａ〜１４ｎと同じ構成の測定カードであり、スロット部１３内のスロットの１つに挿入されている。１６ａは測定カード１６に内蔵されているＬＶ−ＰＥＣＬレシーバであり、バックボード１２、スロット部１３を経由して送られてきたＬＶ−ＰＥＣＬドライバ１１ａの出力が入力される。このＬＶ−ＰＥＣＬレシーバ１６ａは入力側で２個の終端抵抗１６ｂによって終端処理されている。抵抗１６ｂの抵抗値は通常５０Ωが用いられる。
【００１１】
トランジスタ１１ｂから出力されるクロックはスロット部１３までは配信されているが、スロット部１３内の他方のスロットには測定カードが挿入されていないために終端抵抗がなく、開放になっている。そのため、ＬＶ−ＰＥＣＬドライバ１１ｂからスロット部１３までの伝送路にはクロックに起因する信号振幅は現れない。
【特許文献１】特開平６−０８５５６８
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、このような半導体試験装置には次のような課題があった。理想的には測定カードが挿入されていないスロットに接続されている、クロックを伝送する伝送路には信号振幅は発生しないが、実際にはＬＶ−ＰＥＣＬドライバ１１ｂの出力トランジスタの漏れ電流の影響で、この伝送路に小さな振幅の信号が発生する。
【００１３】
ＬＶ−ＰＥＣＬドライバ１１ｂからスロット部１３に至る伝送路が短いとこの信号は無視することができるが、バックボード１２を経由するとこの伝送路の長さは最大数十ｃｍになる。半導体試験装置では、全てのスロット点におけるクロックのタイミングを合わせる必要から、ＬＶ−ＰＥＣＬドライバからスロットに至る伝送路の長さを等しくしなければならない。そのため、全ての伝送路の長さが数十ｃｍになってしまう。
【００１４】
このため、測定カードが挿入されていないスロットにクロックを供給するＬＶ−ＰＥＣＬドライバには、先端が開放されている数十ｃｍの伝送路がぶら下がることになる。そのため、ＬＶ−ＰＥＣＬドライバの出力段トランジスタの漏れ電流の影響による振幅の小さな信号が伝送路と共振し、この共振成分のために測定カードが挿入されているスロットの伝送路にノイズ成分が発生して、クロックの信号純度が低下してしまうという課題があった。
【００１５】
また、伝送路の断線、短絡、あるいは終端抵抗が外れることにより差動信号の片側のみ不具合が発生すると、信号は伝送するがその純度が低下して、半導体試験装置の測定精度が劣化する。しかし、このような伝送路等の不具合を検出し、また原因を特定することができないという課題もあった。
【００１６】
従って本発明の目的は、先端が開放されている伝送路に流れる漏れ電流をほぼ０にすることができ、かつ伝送路などの不具合を検出し、その原因を特定することができる信号ドライバおよびこの信号ドライバを用いた半導体試験装置を提供することにある。
【課題を解決するための手段】
【００１７】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
デジタル信号が入力され、そのベースに前記デジタル信号に関連する信号が入力されてそのエミッタから信号を出力するトランジスタを具備したドライバと、
前記ドライバの出力端子と前記ドライバの正電源との間に接続された抵抗と、
を具備したものである。トランジスタの漏れ電流をほぼ０にできるので、エミッタを開放しても他の伝送路に悪影響を与えることがない。
【００１８】
請求項２記載の発明は、
デジタル信号が入力され、そのベースに前記デジタル信号に関連する信号が入力されてそのエミッタから信号を出力する第１のトランジスタと、前記第１のトランジスタと逆極性でオンオフされ、そのエミッタから信号を出力する第２のトランジスタを具備したドライバと、
前記ドライバの一方の出力端子と前記ドライバの正電源との間に接続された第１の抵抗と、
前記ドライバの他方の出力端子と前記ドライバの正電源との間に接続された第２の抵抗と、
を具備したものである。トランジスタの漏れ電流をほぼ０にできるので、エミッタを開放しても他の伝送路に悪影響を与えない。
【００１９】
請求項３記載の発明は、請求項２記載の発明において、
前記ドライバとして、ＬＶ−ＰＥＣＬ(Low Voltage-Positive Emitter Coupled Logic)ドライバを用いたものである。市販のドライバを用いることができる。
【００２０】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記信号ドライバの出力電圧を検出する電圧検出部を具備したものである。伝送路や終端抵抗の不具合を検出し、その原因を特定することができる。
【００２１】
請求項５記載の発明は、請求項４記載の発明において、
前記電圧検出部を、複数の入力信号の１つを選択して出力するマルチプレクサと、このマルチプレクサの出力が入力され、入力アナログ信号をデジタル値に変換するＡＤ変換部で構成したものである。複数の伝送路の不具合を検出し、原因を特定できる。
【００２２】
請求項６記載の発明は、
クロックを生成するクロック生成部と、
請求項１乃至請求項５いずれかに記載の信号ドライバが内蔵され、前記クロック生成部の出力クロックを複数の伝送路に分配するクロック分配器と、
前記クロック分配器によってクロックが分配される複数のスロットと、
前記スロットに挿入され、被測定半導体からの信号を測定する測定カードと、
を具備したものである。測定カードを挿入しないスロットがあっても、クロックの純度が低下することがなく、また伝送路等の不具合を検出できる。
【発明の効果】
【００２３】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５および６の発明によれば、入力デジタル信号に関連する信号でオン、オフされ、エミッタから信号を取り出す出力トランジスタを具備したドライバの出力端子を抵抗でプルアップするようにした。
【００２４】
出力トランジスタの漏れ電流をほぼ０にすることができるので、出力端子とそれに接続されている伝送路の一端が開放になっても信号が発生することがない。そのため、ノイズを発生しないので、他の伝送路を流れる信号に悪影響を与えることがなくなるという効果がある。
【００２５】
最近伝送速度を向上させるために、ＬＶ−ＰＥＣＬドライバが多用されるようになってきた。このようなドライバの出力端子を抵抗でプルアップするだけでノイズの発生を防止でき、他の伝送路を流れる信号に悪影響を与えることを防止することができる。市販の信号ドライバをそのまま利用できるので、コスト低減、性能アップに大きな効果がある。
【００２６】
半導体試験装置では、複数の測定カードを選択して用いることにより、顧客の多様なニーズにフレキシブルに対応できるようにしている。このような半導体試験装置は、仕様によっては測定カードが挿入されないスロットが発生し、信号ドライバとそれが接続された伝送路が開放される場合がある。このような半導体試験装置は開放された伝送路がノイズ発生源となって他の伝送路を流れる信号に悪影響を及ぼすことがあるが、この悪影響を防止することができるという効果がある。
【００２７】
また、このドライバの出力電圧を検出する電圧検出部を備えることにより、伝送路や終端抵抗の不具合を検出し、かつ不具合の原因を特定することができるという効果もある。
【発明を実施するための最良の形態】
【００２８】
以下図面を用いて本発明を詳細に説明する。図１は本発明に係る信号ドライバの一実施例を示す構成図である。図１において、２０はＬＶ−ＰＥＣＬドライバであり、ＬＶ−ＰＥＣＬドライバ１１ａ、１１ｂと同じ構成を有している。なお、図６と同じように、出力段トランジスタ以外の要素は記載を省略している。
【００２９】
２１、２２は出力段のトランジスタであり、そのコレクタは電源Ｖｃｃに接続されている。また、ベースには互いに反転した差動信号が入力され、信号はエミッタから出力される。３０、３１は抵抗であり、抵抗３０は電源Ｖｃｃとトランジスタ２１のエミッタ、すなわち信号ドライバ２０の一方の出力端子間に、抵抗３１は電源Ｖｃｃとトランジスタ２２のエミッタ、すなわち信号ドライバ２０の他方の出力端子間に接続されている。すなわち、信号ドライバ２０の２つの出力端子は抵抗３０、３１でプルアップされている。トランジスタ２１、２２はそれぞれ第１、第２のトランジスタに相当し、抵抗３０、３１はそれぞれ第１、第２の抵抗に相当する。
【００３０】
このため、測定カードが挿入されていないために終端抵抗（図６の抵抗１６ｂ）が接続されず、エミッタとそれが接続されている伝送路が開放状態になっていると、エミッタの電位は電源Ｖｃｃに固定される。そのため、トランジスタ２１、２２の漏れ電流はほぼ０になる。その結果、先端が開放されている伝送路に信号が発生しないのでノイズも発生することがなく、測定カードが挿入されているクロックの純度が低下することもなくなる。
【００３１】
なお、測定カードが挿入されていると、出力信号が抵抗３０（あるいは３１）と終端抵抗（図６の１６ｂ）で分圧されて振幅が小さくなることが考えられる。しかしながら、トランジスタ２１、２２の漏れ電流はもともと小さいので、抵抗３０、３１の抵抗値を数十ｋΩにすることができる。終端抵抗は通常５０Ωなので、分圧による振幅減少はほぼ無視することができる。
【００３２】
図２に本発明に係る半導体試験装置の構成を示す。なお、図５、図６と同じ要素には同一符号を付し、説明を省略する。図２において、４０はクロック分配部であり、ＬＶ−ＰＥＣＬドライバ４１ａ〜４１ｎとプルアップ抵抗４２ａ〜４２ｎ、４３ａ〜４３ｎで構成されている。ＬＶ−ＰＥＣＬドライバ４１ａの出力端子はそれぞれ抵抗４２ａ、４３ａでプルアップされている。同様に、ＬＣ−ＰＥＣＬドライバ４１ｎの出力端子は、それぞれ抵抗４２ｎ、４３ｎでプルアップされる。ＬＶ−ＰＥＣＬドライバの数は、スロット部１３内のスロットの数だけ用いられる。
【００３３】
クロック生成部１０で生成されたクロックはクロック分配部４０、バックボード１２、スロット部１３を経由して測定カード１４ａ〜１４ｎに供給される。ＬＶ−ＰＥＣＬドライバ４１ａ〜４１ｎの出力端子は抵抗４２ａ〜４２ｎ、４３ａ〜４３ｎでプルアップされているので、出力端子が開放されている出力段トランジスタの漏れ電流はほぼ０になる。そのため、測定カード１４ａ〜１４ｎのいずれかがスロットに挿入されず、伝送路が開放状態になっていても、この伝送路に信号が発生することがなく、従って測定カードが供給されているクロックの純度が低下することもない。
【００３４】
図１に示す信号ドライバは出力がプルアップされているので、高純度なクロック信号を伝送することができ、かつ出力が開放されても他の伝送路に悪影響を及ぼすことがない。しかし、伝送路の断線、異物混入による伝送路の短絡、あるいは終端抵抗（図６の１６ｂ）が外れるなどの予期せぬ不具合によって伝送路の片側のラインだけに不具合が発生する場合がある。
【００３５】
このような場合は、信号ドライバは伝送すべき信号を出力することはできるが、その信号の純度は低下する。しかしながら、図１構成の信号ドライバではこのような不具合を検出することができず、かつ不具合箇所を特定することもできないという課題があった。
【００３６】
図３に、このような課題を解決することができる信号ドライバの実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、５０は電圧検出部であり、マルチプレクサ５１およびアナログ信号をデジタル信号に変換するＡＤ変換部５２で構成されている。マルチプレクサ５１にはＬＶ−ＰＥＣＬドライバ２０の差動出力信号が入力され、このマルチプレクサ５１の出力はＡＤ変換部５２に入力される。
【００３７】
マルチプレクサ５０は、図示しない制御信号に基づいて入力された信号の１つを選択し、ＡＤ変換部５２に出力する。ＡＤ変換部５２は入力された信号をデジタル値に変換して出力する。このＡＤ変換部５２の出力でＬＶ−ＰＥＣＬドライバ２０の出力電圧を監視する。
【００３８】
電源電圧が３．３Ｖの場合、ＬＶ−ＰＥＣＬ信号の高レベル電圧は２．４Ｖ、低レベル電圧は１．７Ｖである。また、出力がプルアップされているので、伝送路が断線、あるいは開放されると電源電圧Ｖｃｃになる。さらに、異物混入などで伝送路が短絡すると、低レベルより低い電圧になる。
【００３９】
このため、マルチプレクサ５０でＬＶ−ＰＥＣＬドライバ２０の出力を交互に選択してその電圧を監視することにより、伝送路や終端抵抗の正常／異常、および異常原因を特定することができる。従って、常に純度の高い信号を伝送することができる。
【００４０】
なお、マルチプレクサ５１の代わりに切り替えスイッチを用いることもできる。また、検出する電圧は特定の値のみなので、ＡＤ変換部５２の代わりにコンパレータを用いることもできる。さらに、マルチプレクサ５１を用いる代わりに、複数のＡＤ変換部またはコンパレータを用いてもよい。
【００４１】
図４に、半導体試験装置の他の実施例を示す。なお、図２、図３と同じ要素には同一符号を付し、説明を省略する。図４において、６０は電圧検出部であり、マルチプレクサ６１およびＡＤ変換部５２で構成される。マルチプレクサ６１にはＬＶ−ＰＥＣＬドライバ４０ａ〜４０ｎの出力電圧が入力される。マルチプレクサ６１は入力されたＬＶ−ＰＥＣＬドライバ４０ａ〜４０ｎの出力の１つを選択し、ＡＤ変換部５２に出力する。ＡＤ変換部５１は入力された信号の電圧をデジタル値に変換して出力する。
【００４２】
この電圧検出部６０によってＬＶ−ＰＥＣＬドライバ４０ａ〜４０ｎの出力電圧を監視することにより、伝送路や終端抵抗が正常であるかどうか、および伝送路の断線、短絡が発生していないかどうかを検出することができる。また、スロットに測定カードが入っていないと伝送路の電圧は電源電圧になるので、測定カードが入っているかどうかを検出することもできる。
【００４３】
このように、半導体試験装置の信号ドライバの出力電圧を集中管理することができる。そのため、伝送されているクロックが正常であるかどうかを監視して、半導体試験装置の測定精度の劣化を防止することができ、また不具合が発生したときに、迅速に対応することができる。
【００４４】
なお、この実施例ではＬＶ−ＰＥＣＬドライバを用いた実施例について説明したが、ＬＶ−ＰＥＣＬドライバに限られることはなく、出力段トランジスタのエミッタから信号が出力され、かつこのエミッタおよびこのエミッタに接続される伝送路が開放状態になる可能性がある全ての信号ドライバに適用することができる。
【００４５】
また、本実施例では差動信号伝送に用いる信号ドライバについて説明したが、１本の伝送路を用いて信号を伝送するシングルエンドのドライバに適用することもできる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】従来の半導体試験装置の構成図である。
【図６】従来の半導体試験装置の構成図である。
【符号の説明】
【００４７】
１０  クロック生成部
１２  バックボード
１３  スロット部
１４ａ〜１４ｎ、１６  測定カード
２０、４１ａ〜４１ｎ  ＬＶ−ＰＥＣＬドライバ
２１、２２  トランジスタ
３０、３１、４２ａ〜４２ｎ、４３ａ〜４３ｎ  抵抗
４０  クロック分配部
５０、６０  電圧検出部
５１、６１  マルチプレクサ
５２  ＡＤ変換部
【図１】
2008312187.tif 000003
【図２】
2008312187.tif 000004
【図３】
2008312187.tif 000005
【図４】
2008312187.tif 000006
【図５】
2008312187.tif 000007
【図６】
2008312187.tif 000008