(57)【要約】 【課題】  ＩＣおよびＬＳＩの外部の故障を比較的容易に検出することができる制御装置を提供する。【解決手段】  マスタ１５から制御信号線４０によって伝送される所定の制御信号に基づいて、ポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６および外部機器２８に電気的に接続される第１〜第３バッファ３１〜３３、ならびにポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６および第１〜第３出力ポート２０〜２２に電気的に接続される第４〜第６バッファ３４〜３６の動作を制御する。たとえばマスタ１５は、第１〜第３バッファ３１〜３３の動作を停止させ、かつ第４〜第６バッファ３４〜３６を動作させることによって、第１〜第３出力ポート２０〜２２から出力された信号を、第４〜第６バッファ３４〜３６を介して第１〜第３入力ポート２４〜２６にフィードバックさせる。【選択図】      図１
2008026280.tif 000002
【特許請求の範囲】
【請求項１】
入力端子および出力端子を有し、外部機器の動作を制御する制御装置本体と、
入力端子および外部機器に電気的に接続される第１のバッファと、
入力端子および出力端子に電気的に接続される第２のバッファとを備え、
制御装置本体は、第１および第２のバッファの動作を制御する制御信号を伝送する制御信号線によって、第１および第２のバッファに電気的に接続され、
第１および第２のバッファは、制御装置本体から制御信号線によって伝送される制御信号に基づいて、その動作が制御されることを特徴とする制御装置。
【請求項２】
制御装置本体は、
外部機器から出力された信号を取得するとき、第１のバッファを動作させる制御信号を第１のバッファに与え、かつ第２のバッファの動作を停止させる制御信号を第２のバッファに与え、
出力端子から出力された信号の異常の有無を検出するとき、第１のバッファの動作を停止させる制御信号を第１のバッファに与え、かつ第２のバッファを動作させる制御信号を第２のバッファに与えることを特徴とする請求項１記載の制御装置。
【請求項３】
出力端子から出力された信号の異常の有無を検出する複数の入力端子が予め定める間隔おきに配設され、隣接する入力端子間に、前記信号の異常の有無の検出に用いる入力端子以外の別端子が配設されることを特徴とする請求項２記載の制御装置。
【請求項４】
複数の入力端子は、隣接する入力端子に入力される信号の論理が逆論理になるように配設されることを特徴とする請求項３記載の制御装置。
【請求項５】
制御装置本体は、個別の制御信号線によって複数の第１のバッファに電気的に接続され、
制御装置本体から前記個別の制御信号線によって伝送される個別の制御信号に基づいて、各第１のバッファの動作が制御され、
制御装置本体は、個別の制御信号線によって複数の第２のバッファに電気的に接続され、
制御装置本体から前記個別の制御信号線によって伝送される個別の制御信号に基づいて、各第２のバッファの動作が制御されることを特徴とする請求項１〜４のいずれか１つに記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部機器を制御する制御装置に関する。
【背景技術】
【０００２】
図１は、第１の従来技術の制御装置１および制御装置１に接続される外部機器２を示す図である。図２は、第２の従来技術の制御装置５および制御装置５に接続される外部機器２を示す図である。第１の従来技術の制御装置１は、制御ＩＣ（Integrated Circuit）によって構成される。第１の従来技術の制御装置と制御ＩＣとは、実質上同一であるので、共に、同一の参照符号「１」を付す。制御ＩＣ１には、外部機器２との間で信号の入力および出力をするための入出力（略称：Ｉ／Ｏ）ポート３が設けられている。制御ＩＣ１は、Ｉ／Ｏポート３のうちの出力ポートから出力した信号を外部機器２へ与え、また外部機器２からの信号を、Ｉ／Ｏポート３のうちの入力ポートによって受取り、外部機器２の動作を制御するように構成される。
【０００３】
第２の従来技術の制御装置５は、マスタ６およびポート拡張ＬＳＩ（Large Scale
Integration）７を含んで構成される。ポート拡張ＬＳＩ７には、拡張Ｉ／Ｏポート８が設けられている。制御装置５では、マスタ６とポート拡張ＬＳＩ７との間でシリアル通信による信号の送受信を行い、ポート拡張ＬＳＩ７の拡張Ｉ／Ｏポート８のうちの出力ポートから出力した信号を外部機器２に与え、また外部機器２からの信号を、拡張Ｉ／Ｏポート８のうちの入力ポートによって受取り、外部機器２の動作を制御するように構成される。
【０００４】
第１および第２の従来技術において、制御ＩＣ１およびポート拡張ＬＳＩ７を基板に実装したときに、はんだ屑などの外的要因によって生じる隣接端子の短絡および端子の開放などの制御ＩＣ１およびポート拡張ＬＳＩ７の外部の故障は、電源立上げ時または定期的に外部機器２との通信を行い、予め定められる通信が行われているか否かなどを確認することによって検出している。
【０００５】
第１および第２の従来技術の制御装置１，５に類似する技術が、特許文献１，２に記載されている。特許文献１に記載の半導体集積回路は、トライステート出力バッファのテスト制御回路を内蔵し、テスト時にトライステート出力バッファ制御信号をトライステート出力端子に出力させることができるように構成される。
【０００６】
特許文献２に記載の半導体装置は、他の入力端子の状態や、内部回路のロジックに依存することなく、専用の出力端子を新たに設けることなく、入力端子の入力特性の確認を実現できるように構成される。
【０００７】
【特許文献１】特開昭６３−８５３７９号公報
【特許文献２】特開平１０−２６６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述の第１および第２の従来技術では、制御ＩＣ１およびポート拡張ＬＳＩ７の外部の故障を検出するために、制御ＩＣ１またはポート拡張ＬＳＩ７と外部機器２との間で通信を行うように構成されている。このような通信を行う場合は、制御ＩＣ１またはポート拡張ＬＳＩ７から出力された信号が外部機器２に正確に伝送されているか否か、および外部機器２から正確な信号を取得できているか否かを、制御ＩＣ１またはポート拡張ＬＳＩ７が判断できるようにする必要がある。そのためには外部機器２に、たとえば通信機能および故障診断機能が必要になるけれども、前記のような機能を持たない単純な外部機器、たとえばオンおよびオフのみを検出するようなスイッチおよびセンサでは、制御ＩＣ１およびポート拡張ＬＳＩ７の外部の故障を検出することができないという問題がある。
【０００９】
また制御ＩＣ１、およびポート拡張ＬＳＩ７と通信可能に接続されるマスタ６は、外部機器２から与えられる信号のレベルを予め把握しておかなければ、外部機器２から正確な信号を取得できているか否かを判断することができず、制御ＩＣ１およびポート拡張ＬＳＩ７の外部の故障を検出することができないという問題がある。
【００１０】
前述の特許文献１，２には、ＩＣの内部の故障検出に関する技術が示されているけれども、隣接端子のショートおよび端子のオープン状態などの制御ＩＣ１およびポート拡張ＬＳＩ７の外部の故障検出に関する技術については、何ら示されていない。したがって特許文献１，２に記載の技術では、前述の制御ＩＣ１およびポート拡張ＬＳＩ７の外部の故障を検出することができないという問題を解決することができない。
【００１１】
本発明の目的は、ＩＣおよびＬＳＩの外部の故障を比較的容易に検出することができる制御装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明（１）に従えば、制御装置本体は、入力端子および出力端子を有し、外部機器の動作を制御する。第１のバッファは、入力端子および外部機器に電気的に接続される。第２のバッファは、入力端子および出力端子に電気的に接続される。制御装置本体は、第１および第２のバッファの動作を制御する制御信号を伝送する制御信号線によって、第１および第２のバッファに電気的に接続される。制御装置本体から制御信号線によって伝送される制御信号に基づいて、第１および第２のバッファの動作が制御される。
【００１３】
また本発明（２）に従えば、制御装置本体は、外部機器から出力された信号を取得するとき、第１のバッファを動作させる制御信号を第１のバッファに与え、かつ第２のバッファの動作を停止させる制御信号を第２のバッファに与える。また出力端子から出力された信号の異常の有無を検出するとき、第１のバッファの動作を停止させる制御信号を第１のバッファに与え、かつ第２のバッファを動作させる制御信号を第２のバッファに与える。
【００１４】
また本発明（３）に従えば、出力端子から出力された信号の異常の有無を検出する複数の入力端子が、予め定める間隔おきに配設される。隣接する入力端子間に、前記信号の異常の有無の検出に用いる入力端子以外の別端子が配設される。
【００１５】
また本発明（４）に従えば、複数の入力端子は、隣接する入力端子に入力される信号の論理が逆論理になるように配設される。
【００１６】
また本発明（５）に従えば、制御装置本体は、複数の第１のバッファを制御する制御信号を伝送する個別の制御信号線によって、複数の第１のバッファに電気的に接続される。制御装置本体から前記個別の制御信号線によって伝送される個別の制御信号に基づいて、各第１のバッファの動作が制御される。
【００１７】
また制御装置本体は、複数の第２のバッファを制御する制御信号を伝送する個別の制御信号線によって、複数の第２のバッファに電気的に接続される。制御装置本体から前記個別の制御信号線によって伝送される個別の制御信号に基づいて、各第２のバッファの動作が制御される。
【発明の効果】
【００１８】
本発明（１）によれば、制御装置本体から制御信号線によって伝送される制御信号に基づいて、第１および第２のバッファの動作を制御することができる。これによって、たとえば第１のバッファの動作を停止させ、第２のバッファを動作させることによって、制御装置本体は、外部機器から入力端子に入力される信号を遮断し、出力端子から出力された信号を、第２のバッファを介して入力端子にフィードバックすることができる。これによって入力端子にフィードバックされた信号に基づいて、制御装置の外部の故障の有無、たとえば入力端子および出力端子の短絡および開放などの異常の有無を比較的容易に検出することができる。
【００１９】
また本発明（２）によれば、制御装置本体は、第１のバッファを動作させる制御信号を第１のバッファに与え、かつ第２のバッファの動作を停止させる制御信号を第２のバッファに与えることによって、外部機器から出力された信号を、第１のバッファを介して入力端子から取得することができ、取得した信号に基づいて外部機器を制御することができる。
【００２０】
また制御装置本体は、第１のバッファの動作を停止させる制御信号を第１のバッファに与え、かつ第２のバッファを動作させる制御信号を第２のバッファに与えることによって、外部機器から第１のバッファを介して入力端子に入力される信号を遮断し、出力端子から出力された信号を、第２のバッファを介して入力端子にフィードバックすることができる。これによって制御装置本体は、フィードバックされた信号に基づいて、出力端子から出力された信号の異常の有無を検出することができ、たとえば入力端子および出力端子の短絡および開放などの異常の有無を検出することができる。これによって制御装置の外部の故障を比較的容易に検出することができる。
【００２１】
また本発明（３）によれば、隣接する入力端子間に、出力端子から出力された信号の異常の有無の検出に用いる入力端子以外の別端子を配設することによって、隣接する入力端子が短絡などの故障を引起こしたことを検出できる確率を高めることができる。
【００２２】
また本発明（４）によれば、複数の入力端子は、隣接する入力端子に入力される信号の論理が逆論理になるように配設されるので、隣接する入力端子には、互いに逆の論理の信号が入力される。これによって各入力端子に入力される信号に基づいて、隣接する入力端子が短絡などの故障を引起こした場合でも、前記故障を引起こしたことを確実に検出することができる。
【００２３】
また本発明（５）によれば、制御装置本体から個別の制御信号線によって伝送される個別の制御信号に基づいて、複数の第１のバッファの動作および複数の第２のバッファの動作をそれぞれ個別に制御することができる。これによって、各第２のバッファが電気的に接続される入力端子毎にそれぞれ異なるタイミングで、出力端子から出力されて各第２のバッファを介して入力端子にフィードバックされた信号の異常の有無を検出することができ、たとえば入力端子および出力端子の短絡および開放などの異常の有無を検出することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明を実施するための複数の形態について説明する。各形態において、先行する形態で説明している事項に対応する部分については同一の参照符を付し、重複する説明を省略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。
【００２５】
図３は、本発明の第１の実施の形態である制御装置１０の構成を示す図である。図４は、第１〜第３バッファ３１〜３３、および第４〜第６バッファ３４〜３６の動作を説明するためのタイミングチャートである。図４（１）は、第１〜第３バッファ３１〜３３の動作を説明するためのタイミングチャートであり、図４（２）は、第４〜第６バッファ３４〜３６の動作を説明するためのタイミングチャートである。
【００２６】
制御装置１０は、制御装置本体１１、第１バッファ群１２および第２バッファ群１３を含んで構成される。制御装置本体１１は、マスタ１５およびポート拡張ＬＳＩ（Large
Scale Integration）１６を含む。ポート拡張ＬＳＩ１６には、拡張入出力（略称：Ｉ／Ｏ）ポート１７が設けられている。拡張Ｉ／Ｏポート１７は、出力端子に相当する第１出力ポート２０、第２出力ポート２１および第３出力ポート２２と、入力端子に相当する第１入力ポート２４、第２入力ポート２５および第３入力ポート２６とを含む。
【００２７】
第１〜第３出力ポート２０〜２２と外部機器２８とは、個別の信号線、本実施の形態では３つの信号線によって電気的にそれぞれ接続される。さらに述べると、第１〜第３出力ポート２０〜２２から出力された信号は、個別の信号線によってそれぞれ外部機器２８に与えられる。
【００２８】
第１〜第３入力ポート２４〜２６と外部機器２８とは、個別の信号線、本実施の形態では３つの信号線によって電気的にそれぞれ接続される。さらに述べると、外部機器２８から出力された複数の信号は、個別の信号線によってポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６にそれぞれ与えられる。ここで外部機器２８は、タッチパネルのマトリクススイッチ、車両に搭載されるエアバックの加速度を検出する接点型のスイッチなどによって実現される。
【００２９】
第１バッファ群１２は、第１バッファ３１、第２バッファ３２および第３バッファ３３を含む。第２バッファ群１３は、第４バッファ３４、第５バッファ３５および第６バッファ３６を含む。本実施の形態において、第１〜第３バッファ３１〜３３、および第４〜第６バッファ３４〜３６は、スリーステートバッファによって実現される。また第１〜第３バッファ３１〜３３は、第１のバッファに相当し、第４〜第６バッファ３４〜３６は、第２のバッファに相当する。スリーステートバッファは、入力される信号の論理と同じ論理の信号を出力する論理ゲートである。
【００３０】
第１バッファ群１２の第１〜第３バッファ３１〜３３は、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６および外部機器２８に電気的に接続される。詳細に述べると、第１バッファ３１の入力部３１ａは外部機器２８に電気的に接続され、第１バッファ３１の出力部３１ｂは第１入力ポート２４に電気的に接続される。第２バッファ３２の入力部３２ａは外部機器２８に電気的に接続され、第２バッファ３２の出力部３２ｂは第２入力ポート２５に電気的に接続される。第３バッファ３３の入力部３３ａは外部機器２８に電気的に接続され、第３バッファ３３の出力部３３ｂは第３入力ポート２６に電気的に接続される。
【００３１】
第２バッファ群１３の第４〜第６バッファ３４〜３６は、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６および第１〜第３出力ポート２０〜２２に電気的に接続される。詳細に述べると、第４バッファ３４の入力部３４ａは第１出力ポート２０に電気的に接続され、第４バッファ３４の出力部３４ｂは第２入力ポート２５に電気的に接続される。第５バッファ３５の入力部３５ａは第２出力ポート２１に電気的に接続され、第５バッファ３５の出力部３５ｂは第３入力ポート２６に電気的に接続される。第６バッファ３６の入力部３６ａは第３出力ポート２２に電気的に接続され、第６バッファ３６の出力部３６ｂは第１入力ポート２４に電気的に接続される。
【００３２】
マスタ１５は、たとえばＩＣ（Integrated Circuit）によって実現される。マスタ１５とポート拡張ＬＳＩ１６とは、シリアル通信によって信号の送受信を行う。マスタ１５は、第１バッファ群１２の第１〜第３バッファ３１〜３３の動作、および第２バッファ群１３の第４〜第６バッファ３４〜３６の動作をそれぞれ制御する制御信号を伝送する制御信号線４０によって、第１〜第６バッファ３１〜３６に電気的に接続される。
【００３３】
制御装置１０によって外部機器２８の動作を制御するとき、マスタ１５は、ポート拡張ＬＳＩ１６の拡張Ｉ／Ｏポート１７のうちの第１〜第３出力ポート２０〜２２から信号を出力して外部機器２８に与え、また外部機器２８からの信号を、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６によって受取る指令を、ポート拡張ＬＳＩ１６に与える。
【００３４】
さらにマスタ１５は、第１〜第３バッファ３１〜３３を動作させることを表す制御信号を、制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６の動作を停止させることを表す制御信号を、制御信号線４０を介して第４〜第６バッファ３４〜３６に与える。これによって第１〜第３バッファ３１〜３３は、図４（１）に示すタイミングチャートに従ってオン（ＯＮ）状態となって動作し、第４〜第６バッファ３４〜３６は、図４（２）に示すタイミングチャートに従ってオフ（ＯＦＦ）状態となって動作を停止する。
【００３５】
さらにポート拡張ＬＳＩ１６は、拡張Ｉ／Ｏポート１７のうちの第１〜第３出力ポート２０〜２２から予め定める信号を出力して外部機器２８へ与え、また外部機器２８からの信号を、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６によって受取る。
【００３６】
前述のようにマスタ１５が第１〜第６バッファ３１〜３６の動作を制御することによって、ポート拡張ＬＳＩ１６は、第１〜第３入力ポート２４〜２６によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ１６が取得した前記信号を、ポート拡張ＬＳＩ１６から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【００３７】
制御装置１０によって外部機器２８の動作を制御している状態で、時刻ｔ１において、ポート拡張ＬＳＩ１６の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出する態様に切換えるとき、マスタ１５は、ポート拡張ＬＳＩ１６の拡張Ｉ／Ｏポート１７のうちの第１〜第３出力ポート２０〜２２から出力した信号を、第４〜第６バッファ３４〜３６を介して第１〜第３入力ポート２４〜２６にフィードバックさせる指令を、ポート拡張ＬＳＩ１６に与える。
【００３８】
さらにマスタ１５は、第１〜第３バッファ３１〜３３の動作を停止させることを表す制御信号を、制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６を動作させることを表す制御信号を、制御信号線４０を介して第４〜第６バッファ３４〜３６に与える。これによって第１〜第３バッファ３１〜３３は、図４（１）に示すタイミングチャートに従ってオフ（ＯＦＦ）状態となって動作が停止し、第４〜第６バッファ３４〜３６は、図４（２）に示すタイミングチャートに従ってオン（ＯＮ）状態となって動作する。
【００３９】
前述のようにマスタ１５が第１〜第６バッファ３１〜３６の動作を制御することによって、ポート拡張ＬＳＩ１６の第１〜第３出力ポート２０〜２２から出力された信号を、第４〜第６バッファ３４〜３６を介してポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６にフィードバックさせることができる。これによってマスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた前記第１〜第３出力ポート２０〜２２から出力された信号に基づいて、前記第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出することができる。
【００４０】
第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出している状態で、時刻ｔ２において、再度、制御装置１０によって外部機器２８の動作を制御する態様に切換えるときは、前述と同様にマスタ１５が、第１〜第３バッファ３１〜３３を動作させることを表す制御信号を、制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６の動作を停止させることを表す制御信号を、制御信号線４０を介して第４〜第６バッファ３４〜３６に与える。これによって第１〜第３バッファ３１〜３３は、図４（１）に示すタイミングチャートに従って再度オン（ＯＮ）状態となって動作し、第４〜第６バッファ３４〜３６は、図４（２）に示すタイミングチャートに従って再度オフ（ＯＦＦ）状態となって動作を停止する。
【００４１】
前述のように本実施の形態によれば、マスタ１５から制御信号線４０によって伝送される所定の制御信号に基づいて、ポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６および外部機器２８に電気的に接続される第１〜第３バッファ３１〜３３、ならびにポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６および第１〜第３出力ポート２０〜２２に電気的に接続される第４〜第６バッファ３４〜３６の動作を制御することができる。
【００４２】
したがって、たとえば第１〜第３バッファ３１〜３３の動作を停止させ、第４〜第６バッファ３４〜３６を動作させることによって、制御装置本体１１は、外部機器２８から第１〜第３入力ポート２４〜２６に入力される信号を遮断し、第１〜第３出力ポート２０〜２２から出力された信号を、第４〜第６バッファ３４〜３６を介して第１〜第３入力ポート２４〜２６にフィードバックすることができる。
【００４３】
これによってマスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた信号に基づいて、制御装置１０の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ１６を基板に実装したときに、はんだ屑などの外的要因によって生じる第１〜第３入力ポート２４〜２６および第１〜第３出力ポート２０〜２２の短絡および開放などの異常の有無を比較的容易に検出することができる。
【００４４】
図５は、本発明の第２の実施の形態である制御装置４１の構成を示す図である。本実施の形態の制御装置は、前述の第１の実施の形態の制御装置１０と類似しているので、異なる部分についてのみ説明し、第１の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【００４５】
制御装置４１は、前述の第１の実施の形態と同様に、マスタ１５およびポート拡張ＬＳＩ４２を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５および第６バッファ３６を含んで構成される。本実施の形態において、第１〜第３バッファ３１〜３３と、第１〜第３入力ポート２４〜２６および外部機器２８との接続構成、ならびに第４〜第６バッファ３４〜３６と、第１〜第３入力ポート２４〜２６および第１〜第３出力ポート２０〜２２との接続構成は、前述の第１の実施の形態と同様の接続構成である。
【００４６】
本実施の形態のポート拡張ＬＳＩ４２に設けられている拡張Ｉ／Ｏポート１７は、第１〜第３出力ポート２０〜２２と、第１〜第３入力ポート２４〜２６と、制御信号出力ポート４４とを含む。
【００４７】
前述の第１の実施の形態では、マスタ１５と、第１〜第６バッファ３１〜３６とが、制御信号線４０によって電気的に接続される制御装置４１の構成について述べたけれども、本実施の形態の制御装置４１では、ポート拡張ＬＳＩ４２の制御信号出力ポート４４と、第１〜第６バッファ３１〜３６とが、制御信号線４０によって電気的に接続されている。
【００４８】
制御装置４１によって外部機器２８の動作を制御するとき、マスタ１５は、ポート拡張ＬＳＩ４２の拡張Ｉ／Ｏポート１７のうちの第１〜第３出力ポート２０〜２２から信号を出力して外部機器２８へ与え、また外部機器２８からの信号を、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６によって受取る指令を、ポート拡張ＬＳＩ４２に与える。さらにマスタ１５は、第１〜第３バッファ３１〜３３を動作させることを表す制御信号を、ポート拡張ＬＳＩ４２の拡張Ｉ／Ｏポート１７のうちの制御信号出力ポート４４から制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６の動作を停止させることを表す制御信号を、前記制御信号出力ポート４４から制御信号線４０を介して第４〜第６バッファ３４〜３６に与える指令を、ポート拡張ＬＳＩ４２に与える。
【００４９】
ポート拡張ＬＳＩ４２は、マスタ１５から与えられる指令に従って、第１〜第３バッファ３１〜３３を動作させることを表す制御信号を、制御信号出力ポート４４から制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６の動作を停止させることを表す制御信号を、制御信号出力ポート４４から制御信号線４０を介して第４〜第６バッファ３４〜３６に与える。これによって第１〜第３バッファ３１〜３３は、ポート拡張ＬＳＩ４２の制御信号出力ポート４４から与えられる所定の制御信号に基づいて、オン（ＯＮ）状態となって動作し、第４〜第６バッファ３４〜３６は、前記制御信号出力ポート４４から与えられる所定の制御信号に基づいて、オフ（ＯＦＦ）状態となって動作を停止する。
【００５０】
さらにポート拡張ＬＳＩ４２は、拡張Ｉ／Ｏポート１７のうちの第１〜第３出力ポート２０〜２２から予め定める信号を出力して外部機器２８へ与え、また外部機器２８からの信号を、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６によって受取る。
【００５１】
前述のようにポート拡張ＬＳＩ４２が、制御信号出力ポート４４から第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第６バッファ３１〜３６の動作を制御することができる。ポート拡張ＬＳＩ４２は、第１〜第３入力ポート２４〜２６によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ４２が取得した前記信号を、ポート拡張ＬＳＩ４２から取得して、前記信号に基づいて外部機器２８の動作を制御することができる。
【００５２】
ポート拡張ＬＳＩ４２の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するとき、マスタ１５は、ポート拡張ＬＳＩ４２の拡張Ｉ／Ｏポート１７のうちの第１〜第３出力ポート２０〜２２から出力した信号を、第４〜第６バッファ３４〜３６を介して第１〜第３入力ポート２４〜２６にフィードバックさせる指令を、ポート拡張ＬＳＩ４２に与える。
【００５３】
さらにマスタ１５は、第１〜第３バッファ３１〜３３の動作を停止させることを表す制御信号を、拡張Ｉ／Ｏポート１７のうちの制御信号出力ポート４４から制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６を動作させることを表す制御信号を、前記制御信号出力ポート４４から制御信号線４０を介して第４〜第６バッファ３４〜３６に与える指令を、ポート拡張ＬＳＩ４２に与える。
【００５４】
ポート拡張ＬＳＩ４２は、マスタ１５から与えられる指令に従って、第１〜第３バッファ３１〜３３の動作を停止させることを表す制御信号を、制御信号出力ポート４４から制御信号線４０を介して第１〜第３バッファ３１〜３３に与え、かつ第４〜第６バッファ３４〜３６を動作させることを表す制御信号を、制御信号出力ポート４４から制御信号線４０を介して第４〜第６バッファ３４〜３６に与える。これによって第１〜第３バッファ３１〜３３は、ポート拡張ＬＳＩ４２の制御信号出力ポート４４から与えられる所定の制御信号に基づいて、オフ（ＯＦＦ）状態となって動作を停止し、第４〜第６バッファ３４〜３６は、前記制御信号出力ポート４４から与えられる所定の制御信号に基づいて、オン（ＯＮ）状態となって動作する。
【００５５】
前述のように本実施の形態によれば、ポート拡張ＬＳＩ４２が、制御信号出力ポート４４から出力した所定の制御信号を第１〜第６バッファ３１〜３６に与えて、第１〜第６バッファ３１〜３６の動作を制御することによって、ポート拡張ＬＳＩ４２の第１〜第３出力ポート２０〜２２から出力された信号を、第４〜第６バッファ３４〜３６を介してポート拡張ＬＳＩ４２の第１〜第３入力ポート２４〜２６にフィードバックすることができる。
【００５６】
これによってマスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた前記第１〜第３出力ポート２０〜２２から出力された信号に基づいて、制御装置４１の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ１６を基板に実装したときに、はんだ屑などの外的要因によって生じる第１〜第３入力ポート２４〜２６および第１〜第３出力ポート２０〜２２の短絡および開放などの異常の有無を比較的容易に検出することができる。
【００５７】
図６は、本発明の第３の実施の形態である制御装置５０の構成を示す図である。本実施の形態の制御装置は、前述の第１の実施の形態の制御装置１０と類似しているので、異なる部分についてのみ説明し、第１の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【００５８】
制御装置５０は、マスタ１５およびポート拡張ＬＳＩ１６を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５および第６バッファ３６を含んで構成される。第１〜第６バッファ３１〜３６は、スリーステートバッファによって実現される。
【００５９】
第１〜第３バッファ３１〜３３は、拡張Ｉ／Ｏポート１７のうちの第１〜第３入力ポート２４〜２６および外部機器２８に電気的に接続される。詳細に述べると、第１バッファ３１の入力部３１ａは外部機器２８に電気的に接続され、第１バッファ３１の出力部３１ｂは第１入力ポート２４に電気的に接続される。第２バッファ３２の入力部３２ａは外部機器２８に電気的に接続され、第２バッファ３２の出力部３２ｂは第２入力ポート２５に電気的に接続される。第３バッファ３３の入力部３３ａは外部機器２８に電気的に接続され、第３バッファ３３の出力部３３ｂは第３入力ポート２６に電気的に接続される。
【００６０】
第４バッファ３４の入力部３４ａは、第３出力ポート２２に電気的に接続され、第４バッファ３４の出力部３４ｂは、第１入力ポート２４および第５バッファ３５の入力部３５ａに電気的に接続される。第５バッファ３５の入力部３５ａは、第４バッファ３４の出力部３４ｂおよび第１入力ポート２４に電気的に接続され、第５バッファ３５の出力部３５ｂは、第２入力ポート２５および第６バッファ３６の入力部３６ａに電気的に接続される。第６バッファ３６の入力部３６ａは、第５バッファ３５の出力部３５ｂおよび第２入力ポート２５に電気的に接続され、第６バッファ３６の出力部３６ｂは、第３入力ポート２６に電気的に接続される。
【００６１】
マスタ１５は、第１〜第３バッファ３１〜３３の動作、および第４〜第６バッファ３４〜３６の動作をそれぞれ制御する制御信号を伝送する制御信号線４０によって、第１〜第６バッファ３１〜３６に電気的に接続される。
【００６２】
本実施の形態によれば、制御装置５０によって外部機器２８の動作を制御するとき、前述の第１の実施の形態と同様に、マスタ１５が、第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３を動作させ、かつ第４〜第６バッファ３４〜３６の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ１６は、第１〜第３入力ポート２４〜２６によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ１６が取得した前記信号を、ポート拡張ＬＳＩ１６から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【００６３】
また本実施の形態によれば、制御装置５０によって、ポート拡張ＬＳＩ１６の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するとき、前述の第１の実施の形態と同様に、マスタ１５が、第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３の動作を停止させ、かつ第４〜第６バッファ３４〜３６を動作させる制御をすることによって、第３出力ポート２２から出力された信号を、第４〜第６バッファ３４〜３６を介してポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６にフィードバックすることができる。
【００６４】
これによってマスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた前記第３出力ポート２２から出力された信号に基づいて、制御装置５０の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ１６を基板に実装したときに、はんだ屑などの外的要因によって生じる第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を比較的容易に検出することができる。
【００６５】
また第１〜第３入力ポート２４〜２６にフィードバックされた前記第３出力ポート２２から出力された信号を同時に検出し、第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を同時に検出することも可能となる。
【００６６】
図７は、本発明の第４の実施の形態である制御装置５５の構成を示す図である。本実施の形態の制御装置は、前述の第３の実施の形態の制御装置５０と類似しているので、異なる部分についてのみ説明し、第３の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【００６７】
本実施の形態の制御装置５５において、第１〜第３バッファ３１〜３３と、第１〜第３入力ポート２４〜２６および外部機器２８との接続構成は、前述の第３の実施の形態と同様の接続構成であり、第３の実施の形態の制御装置５０と比べて、第６バッファ３６の接続構成が異なる。
【００６８】
さらに詳細に述べると、第４バッファ３４の入力部３４ａは、第３出力ポート２２に電気的に接続され、第４バッファ３４の出力部３４ｂは、第１入力ポート２４および第５バッファ３５の入力部３５ａに電気的に接続される。第５バッファ３５の入力部３５ａは、第４バッファ３４の出力部３４ｂおよび第１入力ポート２４に電気的に接続され、第５バッファ３５の出力部３５ｂは、第２入力ポート２５に電気的に接続される。第６バッファ３６の入力部３６ａは、第４バッファ３４の出力部３４ｂに電気的に接続され、第６バッファ３６の出力部３６ｂは、第３入力ポート２６に電気的に接続される。
【００６９】
マスタ１５は、第１〜第３バッファ３１〜３３の動作、および第４〜第６バッファ３４〜３６の動作をそれぞれ制御する制御信号を伝送する制御信号線４０によって、第１〜第６バッファ３１〜３６に電気的に接続される。
【００７０】
本実施の形態によれば、制御装置５５によって外部機器２８の動作を制御するとき、前述の第３の実施の形態と同様に、マスタ１５が、第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３を動作させ、かつ第４〜第６バッファ３４〜３６の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ１６は、第１〜第３入力ポート２４〜２６によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ１６が取得した前記信号を、ポート拡張ＬＳＩ１６から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【００７１】
また本実施の形態によれば、制御装置５５によって、ポート拡張ＬＳＩ１６の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するとき、前述の第３の実施の形態と同様に、マスタ１５が、第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３の動作を停止させ、かつ第４〜第６バッファ３４〜３６を動作させる制御をすることによって、第３出力ポート２２から出力された信号を、第４〜第６バッファ３４〜３６を介してポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６にフィードバックすることができる。
【００７２】
これによってマスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた前記第３出力ポート２２から出力された信号に基づいて、制御装置５５の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ１６を基板に実装したときに、はんだ屑などの外的要因によって生じる第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を比較的容易に検出することができる。
【００７３】
図８は、本発明の第５の実施の形態である制御装置６０の構成を示す図である。本実施の形態の制御装置は、前述の第３の実施の形態の制御装置５０と類似しているので、異なる部分についてのみ説明し、第３の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【００７４】
制御装置６０は、マスタ１５およびポート拡張ＬＳＩ６１を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５および第６バッファ３６を含んで構成される。ポート拡張ＬＳＩ６１に設けられる拡張Ｉ／Ｏポート６２は、出力端子に相当する第１〜第３出力ポート２０〜２２、入力端子に相当する第１〜第３入力ポート２４〜２６、別端子に相当する第４出力ポート６４および第４入力ポート６５を含む。第１〜第６バッファ３１〜３６は、スリーステートバッファによって実現される。
【００７５】
第１〜第３バッファ３１〜３３と、第１〜第３入力ポート２４〜２６および外部機器２８との接続構成は、前述の第３の実施の形態と同様の接続構成である。また第４〜第６バッファ３４〜３６と、第３出力ポート２２および第１〜第３入力ポート２６との接続構成は、前述の第３の実施の形態と同様の接続構成である。
【００７６】
本実施の形態では、第１〜第３出力ポート２０〜２２、および第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出する第１〜第３入力ポート２４〜２６が、この順で予め定める間隔おきに配設される。さらに述べると、第１入力ポート２４と第２入力ポート２５との間に第４入力ポート６５が配設され、第２入力ポート２５と第３入力ポート２６との間に第４出力ポート６４が配設される。本実施の形態の第４入力ポート６５および第４出力ポート６４は、隣接する入力ポート間に、第３出力ポート２２から出力された信号の異常の有無の検出に用いる入力ポート以外の別端子に相当する。
【００７７】
第１〜第３入力ポート２４〜２６が予め定める間隔おきに隣接して配設されている場合、はんだ屑などによって第１〜第３入力ポート２４〜２６のうち少なくともいずれか１つが短絡しても、第１〜第３入力ポート２４〜２６に同じ論理レベルの信号が入力されると、マスタ１５は、第１〜第３入力ポート２４〜２６が短絡しているか否かを判別することはできない。
【００７８】
そこで本実施の形態では、前述のように第１入力ポート２４と第２入力ポート２５との間に、第３出力ポート２２から出力された信号の異常の有無の検出に用いる入力ポート以外の別端子に相当する第４入力ポート６５を配設し、第２入力ポート２５と第３入力ポート２６との間に前記別端子に相当する第４出力ポート６４を配設している。これによって、第１入力ポート２４と第２入力ポート２５との間、および第２入力ポート２５と第３入力ポート２６との間に、それぞれ第４入力ポート６５および第４出力ポート６４を配設しない場合に比べて、隣接する第１〜第３入力ポート２４〜２６が短絡などの故障を引起こしたことを検出できる確率を高めることができる。
【００７９】
本実施の形態によれば、制御装置６０によって外部機器２８の動作を制御するとき、前述の第３の実施の形態と同様に、マスタ１５が、第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３を動作させ、かつ第４〜第６バッファ３４〜３６の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ６１は、第１〜第３入力ポート２４〜２６によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ６１が取得した前記信号を、ポート拡張ＬＳＩ６１から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【００８０】
また本実施の形態によれば、制御装置６０によって、ポート拡張ＬＳＩ６１の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するとき、前述の第３の実施の形態と同様に、マスタ１５が、第１〜第６バッファ３１〜３６に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３の動作を停止させ、かつ第４〜第６バッファ３４〜３６を動作させる制御をすることによって、第３出力ポート２２から出力された信号を、第４〜第６バッファ３４〜３６を介してポート拡張ＬＳＩ６１の第１〜第３入力ポート２４〜２６にフィードバックすることができる。
【００８１】
これによってマスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた前記第３出力ポート２２から出力された信号に基づいて、制御装置６０の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ６１を基板に実装したときに、はんだ屑などの外的要因によって生じる第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を比較的容易に検出することができる。
【００８２】
図９は、本発明の第６の実施の形態である制御装置７０の構成を示す図である。本実施の形態の制御装置は、前述の第３の実施の形態の制御装置５０と類似しているので、異なる部分についてのみ説明し、第３の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【００８３】
制御装置７０は、マスタ１５およびポート拡張ＬＳＩ７１を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５、第６バッファ３６、第７バッファ７５、第８バッファ７６、第９バッファ７７および第１０バッファ７８を含んで構成される。ポート拡張ＬＳＩ７１に設けられる拡張Ｉ／Ｏポート７２は、出力端子に相当する第１〜第３出力ポート２０〜２２、入力端子に相当する第１〜第５入力ポート２４〜２６，８０，８１を含む。第１〜第１０バッファ３１〜３６，７５〜７８は、スリーステートバッファによって実現される。
【００８４】
第１〜第５バッファ３１〜３５は、拡張Ｉ／Ｏポート７２のうちの第１〜第５入力ポート２４〜２６，８０，８１および外部機器２８に電気的に接続される。詳細に述べると、第１バッファ３１の入力部３１ａは外部機器２８に電気的に接続され、第１バッファ３１の出力部３１ｂは第１入力ポート２４に電気的に接続される。第２バッファ３２の入力部３２ａは外部機器２８に接続され、第２バッファ３２の出力部３２ｂは第３入力ポート２６に電気的に接続される。第３バッファ３３の入力部３３ａは外部機器２８に電気的に接続され、第３バッファ３３の出力部３３ｂは第５入力ポート８１に電気的に接続される。
【００８５】
第４バッファ３４の入力部３４ａは外部機器２８に電気的に接続され、第４バッファ３４の出力部３４ｂは第２入力ポート２５に電気的に接続され、第５バッファ３５の入力部３５ａは外部機器２８に電気的に接続され、第５バッファ３５の出力部３５ｂは第４入力ポート８０に電気的に接続される。
【００８６】
第６バッファ３６の入力部３６ａは、第３出力ポート２２に電気的に接続され、第６バッファ３６の出力部３６ｂは、第１入力ポート２４および第７バッファ７５の入力部７５ａに電気的に接続される。第７バッファ７５の入力部７５ａは、第６バッファ３６の出力部３６ｂおよび第１入力ポート２４に電気的に接続され、第７バッファ７５の出力部７５ｂは、第２入力ポート２５および第８バッファ７６の入力部７６ａに電気的に接続される。第８バッファ７６の入力部７６ａは、第７バッファ７５の出力部７５ｂおよび第３入力ポート２６に電気的に接続され、第８バッファ７６の出力部７６ｂは、第５入力ポート８１に電気的に接続される。
【００８７】
第９バッファ７７の入力部７７ａは、第２出力ポート２１に電気的に接続され、第９バッファ７７の出力部７７ｂは、第２入力ポート２５および第１０バッファ７８の入力部７８ａに電気的に接続される。第１０バッファ７８の入力部７８ａは、第９バッファ７７の出力部７７ｂおよび第２入力ポート２５に電気的に接続され、第１０バッファ７８の出力部７８ｂは、第４入力ポート８０に接続される。
【００８８】
マスタ１５は、第１〜第５バッファ３１〜３５の動作、および第６〜第１０バッファ３６，７５〜７８の動作をそれぞれ制御する制御信号を伝送する制御信号線４０によって、第１〜第１０バッファ３１〜３６，７５〜７８に電気的に接続される。
【００８９】
本実施の形態によれば、制御装置７０によって外部機器２８の動作を制御するとき、前述の第３の実施の形態と同様に、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５を動作させ、かつ第６〜第１０バッファ３６，７５〜７８の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ７１は、第１〜第５入力ポート２４〜２６，８０，８１によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ７１が取得した前記信号を、ポート拡張ＬＳＩ７１から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【００９０】
また本実施の形態によれば、制御装置７０によって、ポート拡張ＬＳＩ７１の第２および第３出力ポート２１，２２から出力された信号の異常の有無を検出するとき、前述の第３の実施の形態と同様に、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５の動作を停止させ、かつ第６〜第１０バッファ３６，７５〜７８を動作させる制御をすることによって、第２および第３出力ポート２１，２２から出力された信号を、第６〜第１０バッファ３６，７５〜７８を介してポート拡張ＬＳＩ７１の第１〜第５入力ポート２４〜２６，８０，８１にフィードバックすることができる。
【００９１】
これによってマスタ１５は、第１〜第５入力ポート２４〜２６，８０，８１にフィードバックされた前記第２および第３出力ポート２１，２２から出力された信号に基づいて、制御装置７０の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって生じる前記第２および第３出力ポート２１，２２から出力された信号の異常の有無を比較的容易に検出することができる。
【００９２】
本実施の形態では、第２出力ポート２１を、論理レベルがロー（Ｌｏ）レベルの信号を出力するポートとして用い、第３出力ポート２２を、論理レベルがハイ（Ｈｉ）レベルの信号を出力するポートとして用いている。また本実施の形態では、第１、第３および第５入力ポート２４，２６，８１を、論理レベルがハイレベルの信号を入力するポートとして用い、第２および第４入力ポート２５，８０を、論理レベルがローレベルの信号を入力するポートとして用いている。
【００９３】
第２出力ポート２１から出力される信号の論理レベルはローレベルであり、このローレベルの信号は、第９バッファ７７を通過して第２入力ポート２５に入力する。第９バッファ７７から出力されたローレベルの信号は、第１０バッファ７８を通過して第４入力ポート８０に入力する。
【００９４】
第３出力ポート２２から出力される信号の論理レベルはハイレベルであり、このハイレベルの信号は、第６バッファ３６を通過して第１入力ポート２４に入力する。第６バッファ３６から出力されたハイレベルの信号は、第７バッファ７５を通過して第３入力ポート２６に入力する。さらに第７バッファ７５を通過した前記ハイレベルの信号は、第８バッファ７６を通過して第５入力ポート８１に入力する。
【００９５】
前述のように本実施の形態において、第１、第３および第５入力ポート２４，２６，８１には、論理レベルがハイレベルの信号がそれぞれ入力され、第２および第４入力ポート２５，８１には、論理レベルがローレベルの信号がそれぞれ入力される。本実施の形態の第１〜第５入力ポート２４〜２６，８０，８１は、隣接する入力ポートに入力される信号の論理が、逆論理となるように配設される。
【００９６】
このように隣接する入力ポートには、互いに逆の論理の信号が入力されるので、第１〜第５入力ポート２４〜２６，８０，８１に入力される信号に基づいて、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって、隣接する入力ポートが短絡などの故障を引起こした場合でも、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【００９７】
さらに述べると、論理レベルがハイレベルの信号が入力されるべき第１、第３および第５入力ポート２４，２６，８１に、論理レベルがローレベルの信号が入力されたり、また論理レベルがローレベルの信号が入力されるべき第２および第４入力ポート２５，８０に、論理レベルがハイレベルの信号が入力されたりすると、マスタ１５は、本来入力されるべき論理レベルとは異なる論理レベルの信号が入力されたことを検出して、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【００９８】
図１０は、本発明の第７の実施の形態である制御装置８５の構成を示す図である。本実施の形態の制御装置は、前述の第３の実施の形態の制御装置５０と類似しているので、異なる部分についてのみ説明し、第３の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【００９９】
制御装置８５は、マスタ１５およびポート拡張ＬＳＩ１６を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５および第６バッファ３６を含んで構成される。前述の第３の実施の形態の第１〜第６バッファ３１〜３６は、スリーステートバッファによって実現されている。これに対して本実施の形態の制御装置８５において、第１〜第４バッファ３１〜３４は、スリーステートバッファによって実現され、第５および第６バッファ３５，３６は、反転スリーステートバッファによって実現されている。反転スリーステートバッファは、入力される信号の論理を反転した論理の信号を出力する論理ゲートである。本実施の形態のポート拡張ＬＳＩ１６に設けられている拡張Ｉ／Ｏポート１７は、第１〜第３出力ポート２０〜２２と、第１〜第３入力ポート２４〜２６とを含む。
【０１００】
本実施の形態において、第１〜第３バッファ３１〜３３と、第１〜第３入力ポート２４〜２６および外部機器２８との接続構成、ならびに第４〜第６バッファ３４〜３６と、第１〜第３入力ポート２４〜２６および第３出力ポート２２との接続構成は、前述の第３の実施の形態と同様の接続構成である。
【０１０１】
第３出力ポート２２から出力される信号の論理レベルがハイレベルであるとすると、このハイレベルの信号は、第４バッファ３４を通過して第１入力ポート２４に入力する。第４バッファ３４から出力されたハイレベルの信号は、第５バッファ３５を通過することによって信号の論理レベルが反転されてローレベルの信号となり、このローレベルの信号が第２入力ポート２５に入力する。第５バッファ３５から出力されたローレベルの信号は、第６バッファ３６を通過することによって信号の論理レベルが反転されてハイレベルの信号となり、このハイレベルの信号が第３入力ポート２６に入力する。
【０１０２】
前述のように本実施の形態において、第１および第３入力ポート２４，２６には、論理レベルがハイレベルの信号がそれぞれ入力され、第２入力ポート２５には、論理レベルがローレベルの信号が入力される。本実施の形態の第１〜第３入力ポート２４〜２６の隣接する入力ポートは、隣接する入力ポートに入力される信号の論理が、逆論理となるように配設される。
【０１０３】
このように隣接する入力ポートには、互いに逆の論理の信号が入力されるので、第１〜第３入力ポート２４〜２６に入力される信号に基づいて、たとえばポート拡張ＬＳＩ１６を基板に実装したときに、はんだ屑などの外的要因によって、隣接する入力ポートが短絡などの故障を引起こした場合でも、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【０１０４】
図１１は、本発明の第８の実施の形態である制御装置９０の構成を示す図である。本実施の形態の制御装置は、前述の第６の実施の形態の制御装置７０と類似しているので、異なる部分についてのみ説明し、第６の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【０１０５】
制御装置９０は、マスタ１５およびポート拡張ＬＳＩ７１を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５、第６バッファ３６、第７バッファ７５、第８バッファ７６、第９バッファ７７および第１０バッファ７８を含んで構成される。ポート拡張ＬＳＩ７１に設けられる拡張Ｉ／Ｏポート７２は、出力端子に相当する第１〜第３出力ポート２０〜２２、入力端子に相当する第１〜第５入力ポート２０〜２２，８０，８１を含む。第１〜第６バッファ３１〜３６および第９バッファ７７は、スリーステートバッファによって実現され、第７、第８および第１０バッファ７５，７６，７８は、反転スリーステートバッファによって実現される。
【０１０６】
第１〜第５バッファ３１〜３５と、第１〜第５入力ポート２０〜２２，８０，８１および外部機器２８との接続構成は、前述の第６の実施の形態と同様の接続構成である。
【０１０７】
第６バッファ３６の入力部３６ａは、第３出力ポート２２に電気的に接続され、第６バッファ３６の出力部３６ｂは、第１入力ポート２４および第７バッファ７５の入力部７５ａに電気的に接続される。第７バッファ７５の入力部７５ａは、第６バッファ３６の出力部３６ｂおよび第１入力ポート２４に電気的に接続され、第７バッファ７５の出力部７５ｂは、第２入力ポート２５および第８バッファ７６の入力部７６ａに電気的に接続される。第８バッファ７６の入力部７６ａは、第７バッファ７５の出力部７５ｂおよび第２入力ポート２５に電気的に接続され、第８バッファ７６の出力部７６ｂは、第３入力ポート２６に電気的に接続される。
【０１０８】
第９バッファ７７の入力部７７ａは、第２出力ポート２１に電気的に接続され、第９バッファ７７の出力部７７ｂは、第４入力ポート８０および第１０バッファ７８の入力部７８ａに電気的に接続される。第１０バッファ７８の入力部７８ａは、第９バッファ７７の出力部７７ｂおよび第４入力ポート８０に電気的に接続され、第１０バッファ７８の出力部７８ｂは、第３バッファ３３の入力部３３ａに電気的に接続される。
【０１０９】
本実施の形態によれば、制御装置９０によって外部機器２８の動作を制御するとき、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５を動作させ、かつ第６〜第１０バッファ７５〜７８の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ７１は、第１〜第５入力ポート２４〜２６，８０，８１によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ７１が取得した前記信号を、ポート拡張ＬＳＩ７１から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【０１１０】
また本実施の形態によれば、制御装置９０によって、ポート拡張ＬＳＩ７１の第２および第３出力ポート２１，２２から出力された信号の異常の有無を検出するとき、マスタ１５が、第１〜第１０バッファ３１〜３５，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５の動作を停止させ、かつ第６〜第１０バッファ７５〜７８を動作させる制御をすることによって、第２および第３出力ポート２１，２２から出力された信号を、第６〜第１０バッファ７５〜７８を介してポート拡張ＬＳＩ７１の第１〜第５入力ポート２４〜２６，８０，８１にフィードバックすることができる。
【０１１１】
これによってマスタ１５は、第１〜第５入力ポート２４〜２６，８０，８１にフィードバックされた前記第２および第３出力ポート２１，２２から出力された信号に基づいて、制御装置９０の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって生じる前記第２および第３出力ポート２１，２２から出力された信号の異常の有無を比較的容易に検出することができる。
【０１１２】
本実施の形態では、第２出力ポート２１を、論理レベルがロー（Ｌｏ）レベルの信号を出力するポートとして用い、第３出力ポート２２を、論理レベルがハイ（Ｈｉ）レベルの信号を出力するポートとして用いている。また本実施の形態では、第１、第３および第５入力ポート２４，２６，８１を、論理レベルがハイレベルの信号を入力するポートとして用い、第２および第４入力ポート２５，８０を、論理レベルがローレベルの信号を入力するポートとして用いている。
【０１１３】
第２出力ポート２１から出力される信号の論理レベルはローレベルであり、このローレベルの信号は、第９バッファ７７を通過して第４入力ポート８０に入力する。第９バッファ７７から出力されたローレベルの信号は、第１０バッファ７８および第３バッファ３３を通過して、第５入力ポート８１に入力する。
【０１１４】
第３出力ポート２２から出力される信号の論理レベルはハイレベルであり、このハイレベルの信号は、第６バッファ３６を通過して第１入力ポート２４に入力する。第６バッファ３６から出力されたハイレベルの信号は、第７バッファ７５を通過することによって信号の論理レベルが反転されてローレベルの信号となり、このローレベルの信号が第２入力ポート２５に入力する。第７バッファ７５から出力されたローレベルの信号は、第８バッファ７６を通過することによって信号の論理レベルが反転されてハイレベルの信号となり、このハイレベルの信号が第３入力ポート２６に入力する。
【０１１５】
前述のように本実施の形態において、第１、第３および第５入力ポート２４，２６，８１には、論理レベルがハイレベルの信号がそれぞれ入力され、第２および第４入力ポート２５，８０には、論理レベルがローレベルの信号がそれぞれ入力される。本実施の形態の第１〜第５入力ポート２４〜２６，８０，８１は、隣接する入力ポートに入力される信号の論理が、逆論理となるように配設される。
【０１１６】
このように隣接する入力ポートには、互いに逆の論理の信号が入力されるので、第１〜第５入力ポート２４〜２６，８０，８１に入力される信号に基づいて、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって、隣接する入力ポートが短絡などの故障を引起こした場合でも、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【０１１７】
さらに述べると、論理レベルがハイレベルの信号が入力されるべき第１、第３および第５入力ポート２４，２６，８１に、論理レベルがローレベルの信号が入力されたり、また論理レベルがローレベルの信号が入力されるべき第２および第４入力ポート２５，８０に、論理レベルがハイレベルの信号が入力されたりすると、マスタ１５は、本来入力されるべき論理レベルとは異なる論理レベルの信号が入力されたことを検出して、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【０１１８】
図１２は、本発明の第９の実施の形態である制御装置９５の構成を示す図である。本実施の形態の制御装置は、前述の第６の実施の形態の制御装置７０と類似しているので、異なる部分についてのみ説明し、第６の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【０１１９】
制御装置９５は、マスタ１５およびポート拡張ＬＳＩ７１を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５、第６バッファ３６、第７バッファ７５、第８バッファ７６、第９バッファ７７および第１０バッファ７８を含んで構成される。ポート拡張ＬＳＩ７１に設けられる拡張Ｉ／Ｏポート７２は、出力端子に相当する第１〜第３出力ポート２０〜２２、入力端子に相当する第１〜第５入力ポート２４〜２６，８０，８１を含む。第１〜第５バッファ３１〜３５ならびに第７、第８および第１０バッファ７５，７６，７８は、スリーステートバッファによって実現され、第６および第９バッファ３６，７７は、反転スリーステートバッファによって実現される。
【０１２０】
第１〜第５バッファ３１〜３５と、第１〜第５入力ポート２４〜２６，８０，８１および外部機器２８との接続構成は、前述の第６の実施の形態と同様の接続構成である。第６〜第１０バッファ３６，７５〜７８と、第２および第３出力ポート２１，２２ならびに第１〜第５入力ポート２４〜２６，８０，８１との接続構成は、前述の第６の実施の形態と同様の接続構成である。
【０１２１】
本実施の形態によれば、制御装置９５によって外部機器２８の動作を制御するとき、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５を動作させ、かつ第６〜第１０バッファ３６，７５〜７８の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ７１は、第１〜第５入力ポート２４〜２６，８０，８１によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ７１が取得した前記信号を、ポート拡張ＬＳＩ７１から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【０１２２】
また本実施の形態によれば、制御装置９５によって、ポート拡張ＬＳＩ７１の第２および第３出力ポート２１，２２から出力された信号の異常の有無を検出するとき、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５の動作を停止させ、かつ第６〜第１０バッファ３６，７５〜７８を動作させる制御をすることによって、第２および第３出力ポート２１，２２から出力された信号を、第６〜第１０バッファ３６，７５〜７８を介してポート拡張ＬＳＩ７１の第１〜第５入力ポート２４〜２６，８０，８１にフィードバックすることができる。
【０１２３】
これによってマスタ１５は、第１〜第５入力ポート２４〜２６，８０，８１にフィードバックされた前記第２および第３出力ポート２１，２２から出力された信号に基づいて、制御装置９５の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって生じる前記第２および第３出力ポート２１，２２から出力された信号の異常の有無を比較的容易に検出することができる。
【０１２４】
本実施の形態では、第２出力ポート２１を、論理レベルがハイ（Ｈｉ）レベルの信号を出力するポートとして用い、第３出力ポート２２を、論理レベルがロー（Ｌｏ）レベルの信号を出力するポートとして用いている。また本実施の形態では、第１、第３および第５入力ポート２４，２６，８１を、論理レベルがハイレベルの信号を入力するポートとして用い、第２および第４入力ポート２５，８０を、論理レベルがローレベルの信号を入力するポートとして用いている。
【０１２５】
第２出力ポート２１から出力される信号の論理レベルはハイレベルであり、このハイレベルの信号は、第９バッファ７７を通過することによって信号の論理レベルが反転されてローレベルの信号となり、このローレベルの信号が第２入力ポート２５に入力する。第９バッファ７７から出力されたローレベルの信号は、第１０バッファ７８を通過して第４入力ポート８０に入力する。
【０１２６】
第３出力ポート２２から出力される信号の論理レベルはローレベルであり、このローレベルの信号は、第６バッファ３６を通過することによって信号の論理レベルが反転されてハイレベルの信号となり、このハイレベルの信号が第１入力ポート２４に入力する。第６バッファ３６から出力されたハイレベルの信号は、第７バッファ７５を通過して第３入力ポート２６に入力する。第７バッファ７５から出力されたハイレベルの信号は、第８バッファ７６を通過して第５入力ポート８１に入力する。
【０１２７】
前述のように本実施の形態において、第１、第３および第５入力ポート２４，２６，８１には、論理レベルがハイレベルの信号がそれぞれ入力され、第２および第４入力ポート２５，８０には、論理レベルがローレベルの信号がそれぞれ入力される。本実施の形態の第１〜第５入力ポート２４〜２６，８０，８１は、隣接する入力ポートに入力される信号の論理が、逆論理となるように配設される。
【０１２８】
このように隣接する入力ポートには、互いに逆の論理の信号が入力されるので、第１〜第５入力ポート２４〜２６，８０，８１に入力される信号に基づいて、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって、隣接する入力ポートが短絡などの故障を引起こした場合でも、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【０１２９】
さらに述べると、論理レベルがハイレベルの信号が入力されるべき第１、第３および第５入力ポート２４，２６，８１に、論理レベルがローレベルの信号が入力されたり、また論理レベルがローレベルの信号が入力されるべき第２および第４入力ポート２５，８０に、論理レベルがハイレベルの信号が入力されたりすると、マスタ１５は、本来入力されるべき論理レベルとは異なる論理レベルの信号が入力されたことを検出して、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【０１３０】
図１３は、本発明の第１０の実施の形態である制御装置１００の構成を示す図である。本実施の形態の制御装置１００は、前述の第８の実施の形態の制御装置９０と類似しているので、異なる部分についてのみ説明し、第８の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【０１３１】
制御装置１００は、マスタ１５、第１ポート拡張ＬＳＩ１０２および第２ポート拡張ＬＳＩ１０３を備える制御装置本体１０１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第４バッファ３４、第５バッファ３５、第６バッファ３６、第７バッファ７５、第８バッファ７６、第９バッファ７７および第１０バッファ７８を含んで構成される。第１ポート拡張ＬＳＩ１０２には、第１拡張Ｉ／Ｏポート１０４設けられている。第１拡張Ｉ／Ｏポート１０４は、出力端子に相当する第１出力ポート２０、第２出力ポート２１および第３出力ポート２２を含む。
【０１３２】
第２ポート拡張ＬＳＩ１０３には、第２拡張Ｉ／Ｏポート１０５が設けられている。第２拡張Ｉ／Ｏポート１０５は、入力端子に相当する第１入力ポート２４、第２入力ポート２５、第３入力ポート２６、第４入力ポート８０および第５入力ポート８１を含む。第１〜第６バッファ３１〜３６および第９バッファ７７は、スリーステートバッファによって実現され、第７、第８および第１０バッファ７５，７６，７８は、反転スリーステートバッファによって実現される。
【０１３３】
第１〜第５バッファ３１〜３５と、第１〜第５入力ポート２４〜２６，８０，８１および外部機器２８との接続構成は、前述の第８の実施の形態と同様の接続構成である。第６〜第１０バッファ３６，７５〜７８と、第２および第３出力ポート２１，２２ならびに第１〜第５入力ポート２４〜２６，８０，８１との接続構成は、前述の第８の実施の形態と同様の接続構成である。マスタ１５と第１ポート拡張ＬＳＩ１０２、ならびにマスタ１５と第２ポート拡張ＬＳＩ１０３は、それぞれシリアル通信によって信号の送受信を行う。
【０１３４】
本実施の形態によれば、制御装置１００によって外部機器２８の動作を制御するとき、マスタ１５は、第１ポート拡張ＬＳＩ１０２の第１拡張Ｉ／Ｏポート１０４の第１〜第３出力ポート２０〜２２から信号を出力して外部機器２８に与える指令を、第１ポート拡張ＬＳＩ１０２に与え、外部機器２８からの信号を、第２ポート拡張ＬＳＩ１０３の第２拡張Ｉ／Ｏポート１０５の第１〜第５入力ポート２４〜２６，８０，８１によって受取る指令を、第２ポート拡張ＬＳＩ１０３に与える。
【０１３５】
このように制御装置１００によって外部機器２８の動作を制御するとき、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５を動作させ、かつ第６〜第１０バッファ３６，７５〜７８の動作を停止させる制御をすることによって、第２ポート拡張ＬＳＩ１０３は、第１〜第５入力ポート２４〜２６，８０，８１によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、第２ポート拡張ＬＳＩ１０３が取得した前記信号を、第２ポート拡張ＬＳＩ１０３から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【０１３６】
また本実施の形態によれば、制御装置１００によって、第１ポート拡張ＬＳＩ１０２の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するとき、マスタ１５は、第１ポート拡張ＬＳＩ１０２の第１拡張Ｉ／Ｏポート１０４の第１〜第３出力ポート２０〜２２から出力した信号を、第６〜第１０バッファ３６，７５〜７８を介して、第２ポート拡張ＬＳＩ１０３の第２拡張Ｉ／Ｏポート１０５の第１〜第５入力ポート２４〜２６，８０，８１にフィードバックする指令を、第１ポート拡張ＬＳＩ１０２に与える。
【０１３７】
このように制御装置１００によって、第１ポート拡張ＬＳＩ１０２の第２および第３出力ポート２１，２２から出力された信号の異常の有無を検出するとき、マスタ１５が、第１〜第１０バッファ３１〜３６，７５〜７８に所定の制御信号を与えることによって、第１〜第５バッファ３１〜３５の動作を停止させ、かつ第６〜第１０バッファ７５〜７８を動作させる制御をすることによって、第２および第３出力ポート２１，２２から出力された信号を、第６〜第１０バッファ３６，７５〜７８を介して第２ポート拡張ＬＳＩ１０３の第１〜第５入力ポート２４〜２６，８０，８１にフィードバックすることができる。
【０１３８】
これによってマスタ１５は、第１〜第５入力ポート２４〜２６，８０，８１にフィードバックされた前記第２および第３出力ポート２１，２２から出力された信号に基づいて、制御装置１００の外部に生じる故障の有無、たとえば第２ポート拡張ＬＳＩ１０３を基板に実装したときに、はんだ屑などの外的要因によって生じる前記第２および第３出力ポート２１，２２から出力された信号の異常の有無を比較的容易に検出することができる。
【０１３９】
本実施の形態では、マスタ１５に対して複数のポート拡張ＬＳＩを並列に接続可能に構成されている。図１３では、理解を容易にするために、マスタ１５に対して２つのポート拡張ＬＳＩ、具体的には第１および第２ポート拡張ＬＳＩ１０２，１０３を並列に接続した制御装置１００を示している。前述のようにマスタ１５に対して複数のポート拡張ＬＳＩを並列に接続することができるので、入力ポートと出力ポートとを個別のポート拡張ＬＳＩに設ける構成にすることができる。たとえば本実施の形態のように、第１〜第３出力ポート２０〜２２を備える第１ポート拡張ＬＳＩ１０２と、第１〜第５入力ポート２４〜２６，８０，８１を備えるに対する前記指令２ポート拡張ＬＳＩ１０３とを、マスタ１５に対して並列に接続することができる。
【０１４０】
このように入力ポートと出力ポートとが個別のポート拡張ＬＳＩに設けられることによって、マスタ１５は、第１〜第３出力ポート２０〜２２に関わる指令のみを、第１〜第３出力ポート２０〜２２が備えられる第１ポート拡張ＬＳＩ１０２に与え、第１〜第５入力ポート２４〜２６，８０，８１に関わる指令のみを、第１〜第５入力ポート２４〜２６，８０，８１が備えられる第２ポート拡張ＬＳＩ１０３に与えることができる。
【０１４１】
これに対して入力ポートと出力ポートとが同一のポート拡張ＬＳＩに設けられる場合、マスタ１５は、第１〜第３出力ポート２０〜２２に関わる指令および第１〜第５入力ポート２４〜２６，８０，８１に関わる指令のうちのいずれか一方の指令をポート拡張ＬＳＩに与えた後に、他方の指令をポート拡張ＬＳＩに与える必要がある。
【０１４２】
したがって入力ポートと出力ポートとが個別のポート拡張ＬＳＩに設けられる場合は、入力ポートと出力ポートとが同一のポート拡張ＬＳＩに設けられる場合に比べて、マスタ１５からポート拡張ＬＳＩに対する指令の送信時間を短縮することができ、個別のポート拡張ＬＳＩを容易に管理することができる。
【０１４３】
また本実施の形態では、前述の第８の実施の形態と同様に、第１〜第５入力ポート２４〜２６，８０，８１は、隣接する入力ポートに入力される信号の論理が、逆論理となるように配設される。したがって隣接する入力ポートには、互いに逆の論理の信号が入力されるので、前述の第８の実施の形態と同様の効果を得ることができる。具体的に述べると、第１〜第５入力ポート２４〜２６，８０，８１に入力される信号に基づいて、たとえばポート拡張ＬＳＩ７１を基板に実装したときに、はんだ屑などの外的要因によって、隣接する入力ポートが短絡などの故障を引起こした場合でも、入力ポートが短絡などの故障を引起こしたことを確実に検出することができる。
【０１４４】
本実施の形態では、第２および第３出力ポート２１，２２から出力された信号の異常の有無を検出する第１〜第５入力ポート２４〜２６，８０，８１を、第２ポート拡張ＬＳＩ１０３のみに設けているけれども、本実施の他の形態では、第１〜第５入力ポート２４〜２６，８０，８１を、複数のポート拡張ＬＳＩに分けて設けてもよい。さらに述べると、第２および第３出力ポート２１，２２から出力された信号を用いて、入力ポートを備えるポート拡張ＬＳＩを増設することができる。これによって、入力ポートを備えるポート拡張ＬＳＩを増設した場合でも、出力ポートおよび出力ポートに接続される信号線を増やす必要がない。換言すれば、出力ポートおよび出力ポートに接続される信号線を増やすことなく、入力ポートを備えるポート拡張ＬＳＩを増設することができる。
【０１４５】
図１４は、本発明の第１１の実施の形態である制御装置１１０の構成を示す図である。本実施の形態の制御装置１１０は、前述の第１の実施の形態の制御装置１０と類似しているので、異なる部分についてのみ説明し、第１の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【０１４６】
マスタ１５は、個別の制御信号線によって第１〜第６バッファ３１〜３６に電気的に接続され、第１〜第６バッファ３１〜３６は、マスタ１５から前記個別の制御信号線によって伝送される個別の制御信号に基づいて、その動作が制御される。
【０１４７】
詳細に述べると、マスタ１５は、第１バッファ３１および第６バッファ３６の動作を制御する制御信号を伝送する第１制御信号線１１１によって、第１バッファ３１および第６バッファ３６に電気的に接続される。第１バッファ３１および第６バッファ３６は、第１制御信号線１１１によって伝送される制御信号に基づいて、各バッファ３１，３６の動作が制御される。
【０１４８】
マスタ１５は、第３バッファ３３および第５バッファ３５の動作を制御する制御信号を伝送する第２制御信号線１１２によって、第３バッファ３３および第５バッファ３５に電気的に接続される。第３バッファ３３および第５バッファ３５は、第２制御信号線１１２によって伝送される制御信号に基づいて、各バッファ３３，３５の動作が制御される。
【０１４９】
マスタ１５は、第２バッファ３２および第４バッファ３４の動作を制御する制御信号を伝送する第３制御信号線１１３によって、第２バッファ３２および第４バッファ３４に電気的に接続される。第２バッファ３２および第４バッファ３４は、第３制御信号線１１３によって伝送される制御信号に基づいて、各バッファ３２，３４の動作が制御される。
【０１５０】
本実施の形態によれば、制御装置１１０によって外部機器２８の動作を制御するとき、マスタ１５が、第１制御信号線１１１によって、第１および第６バッファ３１，３６に所定の制御信号を与えることによって、第１バッファ３１を動作させ、かつ第６バッファ３６の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ１６は、第１入力ポート２４によって、外部機器２８から出力された信号を取得することができる。またマスタ１５が、第２制御信号線１１２によって、第３および第５バッファ３３，３５に所定の制御信号を与えることによって、第３バッファ３３を動作させ、かつ第５バッファ３５の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ１６は、第２入力ポート２５によって、外部機器２８から出力された信号を取得することができる。
【０１５１】
さらにマスタ１５が、第３制御信号線１１３によって、第２および第４バッファ３２，３４に所定の制御信号を与えることによって、第２バッファ３２を動作させ、かつ第４バッファ３４の動作を停止させる制御をすることによって、ポート拡張ＬＳＩ１６は、第３入力ポート２６によって、外部機器２８から出力された信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ１６が取得した信号を、ポート拡張ＬＳＩ１６から取得し、前記信号に基づいて外部機器２８の動作を制御することができる。
【０１５２】
また本実施の形態によれば、制御装置１１０によって、ポート拡張ＬＳＩ１６の第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するとき、マスタ１５が、第１制御信号線１１１によって、第１および第６バッファ３１，３６に所定の制御信号を与えることによって、第１バッファ３１の動作を停止させ、かつ第６バッファ３６を動作させる制御をすることによって、第３出力ポート２２から出力された信号を、第６バッファ３６を介してポート拡張ＬＳＩ１６の第１入力ポート２４にフィードバックすることができる。
【０１５３】
またマスタ１５が、第２制御信号線１１２によって、第３および第５バッファ３３，３５に所定の制御信号を与えることによって、第３バッファ３３の動作を停止させ、かつ第５バッファ３５を動作させる制御をすることによって、第２出力ポート２１から出力された信号を、第５バッファ３５を介してポート拡張ＬＳＩ１６の第３入力ポート２６にフィードバックすることができる。
【０１５４】
さらにマスタ１５が、第３制御信号線１１３によって、第２および第４バッファ３２，３４に所定の制御信号を与えることによって、第２バッファ３２の動作を停止させ、かつ第４バッファ３４を動作させる制御をすることによって、第１出力ポート２０から出力された信号を、第４バッファ３４を介してポート拡張ＬＳＩ１６の第２入力ポート２５にフィードバックすることができる。
【０１５５】
マスタ１５は、第１〜第３入力ポート２４〜２６にフィードバックされた前記第１〜第３出力ポート２０〜２２から出力された信号に基づいて、第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を検出することができる。これによって、前記信号の異常の有無の検出結果に基づいて、制御装置１１０の外部の故障を比較的容易に検出することができる。
【０１５６】
前述のように本実施の形態では、マスタ１５は、各制御信号線１１１，１１２，１１３によって伝送される個別の制御信号に基づいて、第１〜第３バッファ３１〜３３の動作および第４〜第６バッファ３４〜３６の動作をそれぞれ個別に制御することができる。さらに述べると、マスタ１５は、第１制御信号線１１１によって伝送される所定の制御信号に基づいて、第１および第６バッファ３１，３６の動作を制御することができ、また第２制御信号線１１２によって伝送される所定の制御信号に基づいて、第３および第５バッファ３３，３５の動作を制御することができ、また第３制御信号線１１３によって伝送される所定の制御信号に基づいて、第２および第４バッファ３２，３４の動作を制御することができる。
【０１５７】
これによって、第１〜第３出力ポート２０〜２２から出力され、第４〜第６バッファ３４〜３６を介して第１〜第３入力ポート２４〜２６にフィードバックされた信号の異常の有無、たとえば第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を、第４〜第６バッファ３４〜３６が電気的に接続される第１〜第３入力ポート２０〜２２毎にそれぞれ異なるタイミングで検出することが可能となる。
【０１５８】
図１５は、本発明の第１２の実施の形態である制御装置１２０の構成を示す図である。本実施の形態の制御装置１２０は、前述の第１の実施の形態の制御装置１０と類似しているので、異なる部分についてのみ説明し、第１の実施の形態と対応する部分には同一の参照符を付し、共通する説明を省略する。
【０１５９】
制御装置１２０は、マスタ１５およびポート拡張ＬＳＩ１６を備える制御装置本体１１、第１バッファ３１、第２バッファ３２、第３バッファ３３、第１プルダウン抵抗１２１、第２プルダウン抵抗１２２および第３プルダウン抵抗１２３を含んで構成される。ポート拡張ＬＳＩ１６には、拡張Ｉ／Ｏポート１７が設けられており、拡張Ｉ／Ｏポート１７は、第１〜第３出力ポート２０〜２２と、第１〜第３入力ポート２４〜２６とを含む。第１〜第３バッファ３１〜３３は、スリーステートバッファによって実現される。
【０１６０】
第１バッファ３１の入力部３１ａは、外部機器２８に電気的に接続され、第１バッファ３１の出力部３１ｂは、第１入力ポート２４に電気的に接続されるとともに、第１プルダウン抵抗１２１を介してグランドに接続される。第２バッファ３２の入力部３２ａは、外部機器２８に電気的に接続され、第２バッファ３２の出力部３２ｂは、第２入力ポート２５に電気的に接続されるとともに、第２プルダウン抵抗１２２を介してグランドに接続される。第３バッファ３３の入力部３３ａは、外部機器２８に電気的に接続され、第３バッファ３３の出力部３３ｂは、第３入力ポート２６に電気的に接続されるとともに、第３プルダウン抵抗１２３を介してグランドに接続される。
【０１６１】
本実施の形態では、第１〜第３入力ポート２４〜２６を、論理レベルがハイレベルの信号を入力するポートとして用いている。
【０１６２】
本実施の形態によれば、制御装置１２０によって外部機器２８の動作を制御するとき、マスタ１５が、制御信号線４０によって、第１〜第３バッファ３１〜３３に所定の制御信号を与えて、第１〜第３バッファ３１〜３３を動作させる制御をすることによって、ポート拡張ＬＳＩ１６は、第１〜第３入力ポート２４〜２６によって、外部機器２８から出力された信号、本実施の形態では論理レベルがハイレベルの信号を取得することができる。マスタ１５は、ポート拡張ＬＳＩ１６が取得した前記ハイレベルの信号を、ポート拡張ＬＳＩ１６から取得し、前記ハイレベルの信号に基づいて外部機器２８の動作を制御することができる。
【０１６３】
また本実施の形態によれば、制御装置１２０によって、外部機器２８から出力された信号の異常の有無を検出するとき、マスタ１５が、第１〜第３バッファ３１〜３３に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３の動作を停止させる制御をする。これによって、第１〜第３バッファ３１〜３３の各出力部３１ｂ，３２ｂ，３３ｂに第１〜第３プルダウン抵抗１２１〜１２３を介して接続されるグランドのグランドレベルに対応する信号、本実施の形態ではロー（Ｌｏ）レベルの信号が、第１〜第３入力ポート２４〜２６に入力する。
【０１６４】
第１〜第３バッファ３１〜３３が動作しているとき、第１〜第３入力ポート２４〜２６には、外部機器２８から出力されたハイレベルの信号が入力され、第１〜第３バッファ３１〜３３の動作が停止しているとき、第１〜第３入力ポート２４〜２６には、第１〜第３プルダウン抵抗１２１〜１２３を介して接続されるグランドのグランドレベルに対応するローレベルの信号が入力される。
【０１６５】
これによってマスタ１５は、第１〜第３入力ポート２４〜２６に入力される信号に基づいて、制御装置１２０の外部に生じる故障の有無、たとえばポート拡張ＬＳＩ１６を基板に実装したときに、はんだ屑などの外的要因によって生じる第１〜第３入力ポート２４〜２６の短絡および開放などの異常の有無を検出することができる。これによってマスタ１５は、前記信号の異常の有無の検出結果に基づいて、制御装置１２０の外部の故障を比較的容易に検出することができる。
【０１６６】
さらに述べると、第１〜第３バッファ３１〜３３が動作しているとき、本来、論理レベルがハイレベルの信号が入力されるべき第１〜第３入力ポート２４〜２６に、論理レベルがローレベルの信号が入力されたり、第１〜第３バッファ３１〜３３の動作が停止しているとき、本来、論理レベルがローレベルの信号が入力されるべき第１〜第３入力ポート２４〜２６に、論理レベルがハイレベルの信号が入力されたりすると、マスタ１５は、本来、第１〜第３入力ポート２４〜２６に入力されるべき論理レベルとは異なる論理レベルの信号が入力されたことを検出して、第１〜第３入力ポート２４〜２６が短絡などの故障を引起こしたことを確実に検出することができる。
【０１６７】
前述の各実施の形態は、本発明の例示に過ぎず、構成を変更することができる。たとえば前述の各実施の形態では、マスタ１５が、第１〜第３出力ポート２０〜２２から出力された信号の異常の有無を検出するように構成されているけれども、ポート拡張ＬＳＩ１６が前記異常の有無を検出するように構成されてもよい。
【０１６８】
また前述の第１２の実施の形態では、制御装置１２０によって、外部機器２８から出力された信号の異常の有無を検出するために、第１〜第３バッファ３１〜３３に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３の動作を停止させたとき、第１〜第３バッファ３１〜３３の各出力部３１ｂ，３２ｂ，３３ｂに第１〜第３プルダウン抵抗１２１〜１２３を介して接続されるグランドのレベルに対応する信号、具体的にはロー（Ｌｏ）レベルの信号が、第１〜第３入力ポート２４〜２６に入力するように構成されているけれども、このような構成に限定されない。
【０１６９】
本発明の他の実施の形態では、制御装置１２０によって、外部機器２８から出力された信号の異常の有無を検出するために、第１〜第３バッファ３１〜３３に所定の制御信号を与えることによって、第１〜第３バッファ３１〜３３の動作を停止させたとき、第１〜第３バッファ３１〜３３の各出力部３１ｂ，３２ｂ，３３ｂと電源との間にプルアップ抵抗を設けて、このプルアップ抵抗を介して接続される電源のレベルに対応する信号、具体的にはハイ（Ｈｉ）レベルの信号が、第１〜第３入力ポート２４〜２６に入力されるように構成されてもよい。このように構成される場合は、ポート拡張ＬＳＩ１６の第１〜第３入力ポート２４〜２６を、論理レベルがローレベルの信号を入力するポートとして用いるようにすればよい。このような構成であっても、前述の第１２の実施の形態と同様の効果を得ることができる。
【図面の簡単な説明】
【０１７０】
【図１】第１の従来技術の制御装置１および制御装置１に接続される外部機器２を示す図である。
【図２】第２の従来技術の制御装置５および制御装置５に接続される外部機器２を示す図である。
【図３】本発明の第１の実施の形態である制御装置１０の構成を示す図である。
【図４】第１〜第３バッファ３１〜３３、および第４〜第６バッファ３４〜３６の動作を説明するためのタイミングチャートである。
【図５】本発明の第２の実施の形態である制御装置４１の構成を示す図である。
【図６】本発明の第３の実施の形態である制御装置５０の構成を示す図である。
【図７】本発明の第４の実施の形態である制御装置５５の構成を示す図である。
【図８】本発明の第５の実施の形態である制御装置６０の構成を示す図である。
【図９】本発明の第６の実施の形態である制御装置７０の構成を示す図である。
【図１０】本発明の第７の実施の形態である制御装置８５の構成を示す図である。
【図１１】本発明の第８の実施の形態である制御装置９０の構成を示す図である。
【図１２】本発明の第９の実施の形態である制御装置９５の構成を示す図である。
【図１３】本発明の第１０の実施の形態である制御装置１００の構成を示す図である。
【図１４】本発明の第１１の実施の形態である制御装置１１０の構成を示す図である。
【図１５】本発明の第１２の実施の形態である制御装置１２０の構成を示す図である。
【符号の説明】
【０１７１】
１０，４１，５０，５５，６０，７０，８５，９０，９５，１００，１１０，１２０  制御装置
１１，１０１  制御装置本体
１２  第１バッファ群
１３  第２バッファ群
１５  マスタ
１６，４２，６１，７１  ポート拡張ＬＳＩ
２０  第１出力ポート
２１  第２出力ポート
２２  第３出力ポート
２４  第１入力ポート
２５  第２入力ポート
２６  第３入力ポート
２８  外部機器
３１  第１バッファ
３２  第２バッファ
３３  第３バッファ
３４  第４バッファ
３５  第５バッファ
３６  第６バッファ
４０  制御信号線
６４  第４出力ポート
６５  第４入力ポート
７５  第７バッファ
７６  第８バッファ
７７  第９バッファ
７８  第１０バッファ
８０  第４入力ポート
１０２  第１ポート拡張ＬＳＩ
１０３  第２ポート拡張ＬＳＩ
１１１  第１制御信号線
１１２  第２制御信号線
１１３  第３制御信号線
【図１】
2008026280.tif 000003
【図２】
2008026280.tif 000004
【図３】
2008026280.tif 000005
【図４】
2008026280.tif 000006
【図５】
2008026280.tif 000007
【図６】
2008026280.tif 000008
【図７】
2008026280.tif 000009
【図８】
2008026280.tif 000010
【図９】
2008026280.tif 000011
【図１０】
2008026280.tif 000012
【図１１】
2008026280.tif 000013
【図１２】
2008026280.tif 000014
【図１３】
2008026280.tif 000015
【図１４】
2008026280.tif 000016
【図１５】
2008026280.tif 000017