(57)【要約】      （修正有）【課題】トレンチゲート型のＭＯＳトランジスタなどの半導体装置において、製造プロセス上のばらつきに起因する欠陥の影響を受けづらく、半導体装置間のしきい値電圧のばらつきが小さい半導体装置を安定して製造する製造方法を提供する。【解決手段】第１導電型の半導体層と、その表面上の第２導電型のチャネル領域と、前記チャネル領域表面の第１導電型のソース領域と、前記ソース領域から前記チャネル領域を貫通して前記半導体層に至るトレンチ領域と、前記トレンチ領域のゲート絶縁膜と、ゲート電極を備えた半導体装置の製造方法において、前記チャネル領域の形成は、不純物をイオン注入した後に所定の熱処理を施すことによりなされ、前記イオン注入における加速電圧が２００〜３００ｋｅＶであり、かつ前記所定の熱処理が非酸化性雰囲気中１０００〜１２００℃の温度で３０〜６００分間保持することにより製造される。【選択図】なし【特許請求の範囲】
【請求項１】
第１導電型の半導体層と、その表面上に形成された第２導電型のチャネル領域と、前記チャネル領域の表面領域に選択的に設けられた第１導電型のソース領域と、前記ソース領域から前記チャネル領域を貫通して前記半導体層に至るトレンチ領域と、前記トレンチ領域の内壁に設けられたゲート絶縁膜と、前記ゲート絶縁膜の内側空間に充填されたゲート電極を備えた半導体装置の製造方法であって、
前記チャネル領域の形成は、不純物をイオン注入した後に所定の熱処理を施すことによりなされ、前記イオン注入における加速電圧が２００〜３００ｋｅＶであり、かつ前記所定の熱処理が非酸化性雰囲気中１０００〜１２００℃の温度で３０〜６００分間保持する熱処理であることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、前記チャネル領域を形成するための不純物のイオン注入において、前記イオン注入における入射角度が０〜７°であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、前記ソース領域の形成は、不純物をイオン注入した後に所定の熱処理を施すことによりなされ、前記イオン注入における加速電圧が３０〜３００ｋｅＶであり、かつ前記所定の熱処理が非酸化性雰囲気中９００〜１１００℃の温度で４０〜６００分間保持する熱処理であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、前記ソース領域を形成するための不純物のイオン注入において、前記イオン注入における入射角度が０〜７°であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４に記載の半導体装置の製造方法であって、前記チャネル領域を形成した後に、前記トレンチ領域を形成し、その後に前記ソース領域を形成する工程順序となることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、大電力の制御などに用いられるトレンチゲート型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタなどの半導体装置に有効な製造方法に関する。
【背景技術】
【０００２】
電力制御用の半導体装置として、パワーＭＯＳＦＥＴ（FET: Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのＭＯＳ型トランジスタが用いられている。近年、省エネルギー化などの目的から、高効率（低損失）な半導体装置が要求されており、セルの微細化による導通損失（オン抵抗）の低減が図られてきた。
【０００３】
また、半導体装置（素子）構造として「トレンチゲート構造」を採用することで、チャネル幅を稼ぎ、大幅な微細化が実現できるようになったことから、素子のオン抵抗は大幅に低減されるに至っている。
【０００４】
図１は、従来のＭＯＳＦＥＴの構造の１例（ｎチャネル型トランジスタ）を示した断面模式図である。チャネル領域４における色濃度は、不純物濃度分布を模式的にイメージしたものである。以下、ＭＯＳＦＥＴの構造をその製造工程に沿って説明する。なお、製造工程としてトレンチ領域６を先に形成する場合と半導体領域（チャネル領域４およびソース領域５）を先に形成する場合があるが、ここではチャネル領域４およびソース領域５の形成を先行させる場合を説明する。また、“ｎ”または“ｐ”を冠した層または領域は、それぞれ電子、正孔を多数キャリアとする層または領域を意味し、上付きの“＋”，“−”はそれぞれ該不純物濃度が比較的高い、或いは比較的低いことを意味するものとする。
【０００５】
まず、単結晶珪素（Ｓｉ）からなるｐ＋型半導体基板１の主面上にエピタキシャル成長でｎ＋型半導体層２及びｎ−型半導体層３を形成する。このｐ＋型半導体基板１、ｎ＋型半導体層２及びｎ−型半導体層３はドレイン領域として使用される。次に、前記ｎ−型半導体層３の主面の全面にｐ型不純物（例えば、ホウ素：Ｂ）をイオン注入法等で導入し、チャネル領域４として使用されるｐ−型半導体領域を形成する。次に、前記ｐ−型半導体領域主面の選択的な領域にイオン注入法等でｎ型不純物（例えば、砒素：Ａｓ）を導入し、ソース領域５であるｎ＋型半導体領域を形成する。
【０００６】
次に、前記ｎ−型半導体層の主面上に例えば酸化珪素膜を形成した後、前記酸化珪素膜に所定のパターンニングを施し、前記ｎ−型半導体層の溝形成領域上に開口部を有するマスクを形成する（マスク形成工程）。次に、前記マスクをエッチングマスクとして使用し、前記ｎ−型半導体層の主面からその深さ方向に向かって溝を形成する。溝の形成は、異方性ドライエッチング法等で行う。
【０００７】
その後、ウエットエッチング処理を施し、前記マスクを前記溝の上縁部（溝の側面とｎ−型半導体層の主面とが交わる部分）から後退させる。次に、等方性ドライエッチング処理を施し、前記溝の上縁部及び底面縁部（溝の側面とその底面とが交わる部分）をなだらかな形状にする。次に、前記マスクを除去する。「溝の形成」から「マスクの除去」までがトレンチ領域６の形成工程となる。
【０００８】
次に、熱酸化処理を施し、前記溝の内面に犠牲熱酸化膜を形成した後、前記犠牲熱酸化膜を除去する（犠牲熱酸化膜処理工程）。この犠牲熱酸化膜の形成及び除去は、溝を形成する時に生じた欠陥、歪み、汚染等を除去する目的で行なわれる。
【０００９】
次に、熱酸化処理を施し、前記溝の内面に熱酸化膜からなるゲート絶縁膜７を形成する（ゲート絶縁膜形成工程）。次に、前記溝内を含むｎ−型半導体層の主面上の全面に多結晶珪素膜を化学気相成長（Chemical Vapor Deposition）法等で形成する。この多結晶珪素膜には電気抵抗値を低減する不純物がその堆積中または堆積後に導入される。
【００１０】
次に、エッチバック処理を施し、前記多結晶珪素膜の表面を平坦化する。次に、前記多結晶珪素膜にエッチング処理を選択的に施し、前記溝内にゲート電極８を形成すると共に、前記ｎ−型半導体層の主面の周辺領域上に前記ゲート電極８と一体化されたゲート引出用電極を形成する。この工程により、ｎ−型半導体層の溝内にゲート絶縁膜７を介在してゲート電極８を形成したトレンチゲート構造のＭＯＳＦＥＴが形成される。なお、「多結晶珪素膜の形成」から「ゲート引出用電極の形成」までがゲート電極形成工程となる。
【００１１】
次に、前記ゲート電極上を含むｎ−型半導体層の主面上の全面に層間絶縁膜９を形成する（層間絶縁膜形成工程）。次に、前記層間絶縁膜９に接続孔を形成し、その後、ソース配線及びゲート配線を形成する（金属配線１０の形成工程）。次に、最終保護膜を形成し、その後、前記最終保護膜にボンディング開口を形成し、その後、前記ｐ＋型半導体基板１の裏面にドレイン電極を形成する（ドレイン電極形成工程）ことにより、トレンチゲート構造のＭＯＳＦＥＴを有するパワートランジスタがほぼ完成する。
【００１２】
一方、上記ＭＯＳＦＥＴの電気的特性の一つであるしきい値電圧は、チャネル領域内でのｐ型不純物による電気的なピーク濃度に依存することが知られている。ｐ型不純物の電気的なピーク濃度は、ｐ型不純物濃度分布とｎ＋ソース領域におけるｎ型不純物濃度分布の相殺による影響を受けることから、ＭＯＳＦＥＴの製造プロセスにおけるばらつき（例えば、ｎ型不純物の濃度分布）等の影響を受けやすい。
【００１３】
そこで、製造プロセスによるばらつき等で、電気的特性が大きく変動しないように、ｐ型不純物濃度のピーク位置（深さ）をｎ＋ソース領域の深さ（ソース領域とチャネル領域の境界）よりも深くした構造の半導体装置が提案されている。
【００１４】
例えば、特許文献１の半導体装置では、チャネル領域へのイオン注入において加速電圧を３００〜７００ｋｅＶとし、イオン注入後に１０００〜１１００℃の温度で１０〜６０秒の短時間加熱により上記構造を形成する方法が開示されている。
【００１５】
また、特許文献２の半導体装置では、チャネル領域へのイオン注入においてイオン注入角度を７度以上で加速電圧を５０〜１００ｋｅＶとするか、またはイオン注入角度を０〜７度の範囲とし加速電圧を５０ｋｅＶ以下としてイオン注入した後、ドライブと熱酸化を行って上記構造を形成する方法が開示されている。
【００１６】
また、特許文献３の半導体装置では、チャネル領域へのイオン注入を異なる加速電圧で複数回行い（例えば、１００，２００，３００ｋｅＶの３回）、その後熱処理による拡散を行わないことにより上記構造を形成する方法が開示されている。
【特許文献１】特開平１１−１４５４５７号公報
【特許文献２】特開２００４−６３４７９号公報
【特許文献３】特開２００６−８０１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１の半導体装置は、チャネル領域へのイオン注入において非常に高い加速電圧を要し、製造装置のコストが高く、その結果半導体装置のコストが高くなるという問題がある。
【００１８】
また、上記製造方法（例えば、特許文献１乃至３）で製造した上記構造（チャネル領域を形成する不純物濃度のピーク深さをソース領域の深さ（ソース領域とチャネル領域の境界）よりも深くした構造）の半導体装置においても、そのしきい値電圧（Ｖｔｈ）を評価したところ、極端に低いゲート電圧（Ｖｇ）でコレクタ電流（Ｉｃ）が流れる場合があった。
【００１９】
図２は、半導体装置のＩｃ−Ｖｇ測定における代表的結果を模式的に示したグラフである。図中の波形ａは、規定ゲート電圧でコレクタ電流が流れ始める正常な例である。図中の波形ｂは、上記の構造でない（チャネル領域を形成する不純物濃度のピーク深さがソース領域の深さ（ソース領域とチャネル領域の境界）よりも浅い）半導体装置の場合の例である。全体波形は波形ａと類似しているが、しきい値電圧が規定ゲート電圧よりも小さくなっている。この要因としては、チャネル領域内での不純物による電気的なピーク濃度が規定よりも小さい、および/またはチャネル長が規定よりも短い等が考えられる。
【００２０】
一方、上記構造を有する半導体装置においても、波形ｃ，ｄに示すように、規定ゲート電圧よりも極端に低い電圧でコレクタ電流が実効的に流れ始める（リークしている）不良品が混在することがわかった。そこで、本発明者らは、波形ｃ，ｄとなるような半導体装置および製造方法を詳細に調査・分析したところ、不純物濃度の高いソース領域を形成する工程時に、ソース領域からトレンチ側壁の反転層にかけて欠陥（例えば、転位など）が発生していることを見出した。また、そのような欠陥は、製造プロセス上のばらつきに起因するものと考えられた。本発明はそれらの知見に基づいて完成された。
【００２１】
従って、本発明の目的は、大電力の制御などに用いられるトレンチゲート型のＭＯＳトランジスタなどの半導体装置において、製造プロセス上のばらつきに起因すると考えられる欠陥の影響を受けづらく、半導体装置間のしきい値電圧のばらつきが小さい半導体装置を安定して製造する製造方法を提供することにある。かつ、コストの低い製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明は、上記目的を達成するため、第１導電型の半導体層と、その表面上に形成された第２導電型のチャネル領域と、前記チャネル領域の表面領域に選択的に設けられた第１導電型のソース領域と、前記ソース領域から前記チャネル領域を貫通して前記半導体層に至るトレンチ領域と、前記トレンチ領域の内壁に設けられたゲート絶縁膜と、前記ゲート絶縁膜の内側空間に充填されたゲート電極を備えた半導体装置の製造方法であって、前記チャネル領域の形成は、不純物をイオン注入した後に所定の熱処理を施すことによりなされ、前記イオン注入における加速電圧が２００〜３００ｋｅＶであり、かつ前記所定の熱処理が非酸化性雰囲気中１０００〜１２００℃の温度で３０〜６００分間保持する熱処理であることを特徴とする半導体装置の製造方法を提供する。
【００２３】
また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置の製造方法であって、前記チャネル領域を形成するための不純物のイオン注入において、前記イオン注入における入射角度が０〜７°であることを特徴とする半導体装置の製造方法を提供する。
【００２４】
また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置の製造方法であって、前記ソース領域の形成は、不純物をイオン注入した後に所定の熱処理を施すことによりなされ、前記イオン注入における加速電圧が３０〜３００ｋｅＶであり、かつ前記所定の熱処理が非酸化性雰囲気中９００〜１１００℃の温度で４０〜６００分間保持する熱処理であることを特徴とする半導体装置の製造方法を提供する。
【００２５】
また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置の製造方法であって、前記ソース領域を形成するための不純物のイオン注入において、前記イオン注入における入射角度が０〜７°であることを特徴とする半導体装置の製造方法を提供する。
【００２６】
また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置の製造方法であって、前記チャネル領域を形成した後に、前記トレンチ領域を形成し、その後に前記ソース領域を形成することを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００２７】
本発明によれば、大電力の制御などに用いられるトレンチゲート型のＭＯＳトランジスタなどの半導体装置において、製造プロセス上のばらつきに起因する欠陥の影響を受けづらく、半導体装置間のしきい値電圧のばらつきが小さい半導体装置を安定して製造する製造方法を提供することができる。また、該半導体装置を低いコストで製造する製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２８】
図３は、本発明の実施の結果得られるＭＯＳＦＥＴの構造の１例（ｎチャネル型トランジスタ）を示した断面模式図である。チャネル領域４における色濃度は、不純物濃度分布を模式的にイメージしたものである。次に、本発明の半導体装置の製造方法について例を挙げて説明する。
（半導体装置の製造方法）
〔本発明の第１の実施の形態〕
本実施の形態に係る製造方法として、第２導電型のチャネル領域４を形成した後に、第１導電型のソース領域５を形成し、その後トレンチ領域６を形成する工程順序となる製造方法を説明する。
【００２９】
図４は、本発明の第１の実施の形態の製造工程（ｎチャネル型ＭＯＳＦＥＴの場合）の全体フローを示す図である。また、図５〜７は、それぞれ工程ｂ〜ｅにおける半導体装置の要部断面構造を表す模式図である。なお、図５〜７のチャネル領域４における色濃度は、図３と同様に、不純物濃度分布を模式的にイメージしたものである。また、ｐチャネル型ＭＯＳＦＥＴの場合は、以下説明の半導体導電型のｎとｐが入れ替わるのみで同様である。
【００３０】
まず、単結晶珪素（Ｓｉ）からなるｐ＋型半導体基板１の主面上にエピタキシャル成長でｎ＋型半導体層２及びｎ−型半導体層３を形成する（工程ａ）。このｐ＋型半導体基板１、ｎ＋型半導体層２及びｎ−型半導体層３はドレイン領域として使用される。
【００３１】
次に、図５に示すように、ｎ−型半導体領域３の主面上にイオン注入用スルー膜１１として厚さ５〜６０ｎｍ程度の酸化珪素膜を形成する（工程ｂ）。より好ましくは１０〜４０ｎｍ程度の酸化珪素膜を形成し、更に好ましくは１５〜２５ｎｍ程度の酸化珪素膜を形成する。このイオン注入用スルー膜１１は非晶質の膜であり、次工程のイオン注入時に、透過するイオンの方向を散乱させる膜として使用される。なお、イオン注入用スルー膜１１の形成方法に特段の制約はないが、熱酸化法やＣＶＤ法などが好ましく用いられる。
【００３２】
イオン注入用スルー膜１１の厚さが５ｎｍより小さいと、イオンの方向を散乱させる効果が小さく、所望の不純物濃度分布に制御するのが困難になる。一方、イオン注入用スルー膜１１の厚さが６０ｎｍより大きいと、イオン透過時のエネルギー損失が大きく、同様に所望の不純物濃度分布に制御するのが困難になる。
【００３３】
次に、図６に示すように、チャネル領域４を形成するために、イオン注入によりｎ−型半導体領域３の全面にｐ型不純物（例えば、ホウ素：Ｂ）を導入する（工程ｃ）。このとき、イオン注入エネルギーは、２００〜３００ｋｅＶとすることが好ましい。より好ましくは２２０〜２８０ｋｅＶであり、更に好ましくは２３０〜２７０ｋｅＶである。これにより、不純物濃度ピークの位置は、チャネル領域４の主面から０．７〜１．２μｍ程度の深さとなる。なお、ドーズ量としては、１×１０１３〜１×１０１４個/ｃｍ２程度が好ましい。
【００３４】
イオン注入エネルギーが２００ｋｅＶより小さいと、チャネル領域４を形成する不純物濃度のピーク位置を所望の深さに制御するのが困難になる。一方、イオン注入エネルギーが３００ｋｅＶより大きいと、結晶の表面領域にダメージを与えやすく、欠陥の発生頻度が高くなる。また、現在のところ、イオン注入エネルギーが３００ｋｅＶを超える製造装置のコストが高いことから、その結果半導体装置のコストも高くなりやすい。
【００３５】
また、イオン注入における入射角度は、ｎ−型半導体領域３の主面に垂直（０°）乃至７°であることが望ましい。より望ましくは０〜６°であり、更に望ましくは０〜５°である。入射角度を０〜７°とするのは、イオン注入用スルー膜１１の厚さおよびイオン注入エネルギーとの兼ね合いにより、所望の不純物濃度分布に制御するためである。
【００３６】
次に、所望の不純物濃度分布を有するチャネル領域４を形成するために、前記ｐ型不純物に対する拡散熱処理を施す（工程ｄ）。このときの熱処理条件は、非酸化雰囲気（例えば、窒素ガス）中、１０００〜１２００℃の温度で３０〜６００分間保持することが好ましい。より好ましくは１０８０〜１１２０℃の温度で３０〜３００分間保持し、更に好ましくは１０９０〜１１１０℃の温度で６０〜１８０分間保持する。
【００３７】
熱処理温度が１０００℃より低いと、望ましい保持時間が長くなり過ぎてコスト高の要因となる。一方、熱処理温度が１２００℃より高いと、望ましい保持時間が短くなり過ぎて所望の不純物濃度分布の制御が困難になる。また、該熱処理における保持時間を３０〜６００分間程度確保することの他の効果として、イオン注入による結晶表面領域のダメージを回復させる効果があると考えられる。
【００３８】
次に、図７に示すように、ホトレジスト１２を用いてマスキングを施した後、ソース領域５を形成するためにイオン注入によりｎ型不純物（例えば、砒素：Ａｓ）を選択的に導入する（工程ｅ）。このとき、イオン注入エネルギーは、３０〜３００ｋｅＶとすることが好ましい。より好ましくは６０〜１５０ｋｅＶであり、更に好ましくは９０〜１２０ｋｅＶである。なお、ドーズ量としては、１×１０１５〜５×１０１６個/ｃｍ２程度が好ましい。
【００３９】
イオン注入エネルギーが３０ｋｅＶより小さいと、イオン注入用スルー膜１１透過時のエネルギー損失によりソース領域５の形成が困難になる。一方、イオン注入エネルギーが３００ｋｅＶより大きいと、ソース領域５が厚くなり過ぎて所望の不純物濃度分布（ｎ型不純物濃度分布およびｐ型不純物濃度分布）が得られない。
【００４０】
また、イオン注入における入射角度は、チャネル領域４の主面に垂直（０°）乃至７°であることが望ましい。より望ましくは０〜６°であり、更に望ましくは０〜５°である。入射角度を０〜７°とするのは、ホトレジスト１２の影によるイオン注入不良を抑制するためである。
【００４１】
次に、所望の不純物濃度分布を有するソース領域５を形成するために、ホトレジスト１２を除去した後、前記ｎ型不純物に対する拡散熱処理を施す（工程ｆ）。このときの熱処理条件は、非酸化雰囲気（例えば、窒素ガス）中、９００〜１１００℃の温度で４０〜６００分間保持することが好ましい。より好ましくは９９０〜１０３０℃の温度で４０〜６００分間保持し、更に好ましくは９９５〜１０２０℃の温度で８０〜４００分間保持する。これにより、ソース領域５の深さ（ソース領域５とチャネル領域４の境界）は、ソース領域５の主面から０．４〜０．６μｍ程度の深さとなる。なお、ソース領域５の深さ（ソース領域５とチャネル領域４の境界）とは、ソース領域のｎ型不純物濃度とチャネル領域のｐ型不純物濃度が等しくなる位置（深さ）と定義する。
【００４２】
熱処理温度が９００℃より低いと、望ましい保持時間が長くなり過ぎてコスト高の要因となる。一方、熱処理温度が１１００℃より高いと、望ましい保持時間が短くなり過ぎて所望の不純物濃度分布の制御が困難になる。なお、工程ｆの熱処理温度は、工程ｄのそれよりも５０〜１３０℃程度低いことが望ましい。これは、工程ｆの熱処理により、チャネル領域４の不純物濃度が所望の分布から外れることを防ぐためである。また、該熱処理における保持時間を４０〜６００分間程度確保することの他の効果として、イオン注入による結晶表面領域のダメージを回復させる効果があると考えられる。
【００４３】
次に、ソース領域５の主面上のイオン注入用スルー膜１１に、マスク用酸化珪素膜（例えば、厚さ７００〜１０００ｎｍ程度）をＣＶＤ法で積層した後、所定のパターンニングを施し、トレンチ形成領域上に開口部を有するマスクを形成する（工程ｇ）。その後は、前述した従来技術と同様の工程により、トレンチ領域６の形成（工程ｈ、トレンチ領域の形成工程）、犠牲熱酸化膜による処理（工程ｉ、犠牲熱酸化膜処理工程）、ゲート絶縁膜７の形成（工程ｊ、ゲート絶縁膜形成工程）、ゲート電極８の形成（工程ｋ、ゲート電極の形成工程）、層間絶縁膜９の形成（工程ｌ、層間絶縁膜形成工程）、金属配線１０の形成（工程ｍ、金属配線の形成工程）を経て図３に示すような構造が製造される。
【００４４】
〔本発明の第２の実施の形態〕
本実施の形態に係る製造方法として、トレンチ領域６を形成した後に、第２導電型のチャネル領域４を形成し、その後第１導電型のソース領域５を形成する工程順序となる製造方法を説明する。
【００４５】
図８は、本発明の第２の実施の形態の製造工程（ｎチャネル型ＭＯＳＦＥＴの場合）の全体フローを示す図である。また、図９〜１２は、それぞれ工程ｋ〜ｅにおける半導体装置の要部断面構造を表す模式図である。なお、図９〜１２のチャネル領域４における色濃度は、図３と同様に、不純物濃度分布を模式的にイメージしたものである。また、ｐチャネル型ＭＯＳＦＥＴの場合は、以下説明の半導体導電型のｎとｐが入れ替わるのみで同様である。
【００４６】
また、第１の実施の形態と同じ工程に関する詳細な説明は、重複を避けるために省略する。
【００４７】
第１の実施の形態と同様に、単結晶珪素（Ｓｉ）からなるｐ＋型半導体基板１の主面上にエピタキシャル成長でｎ＋型半導体層２及びｎ−型半導体層３を形成する（工程ａ）。このｐ＋型半導体基板１、ｎ＋型半導体層２及びｎ−型半導体層３はドレイン領域として使用される。
【００４８】
次に、ｎ−型半導体層３の主面上に例えば酸化珪素膜からなるマスクを形成（マスク形成工程）した後、工程ｈ（トレンチ領域の形成工程）、工程ｉ（犠牲熱酸化膜処理工程）、工程ｊ（ゲート絶縁膜形成工程）、工程ｋ（ゲート電極の形成工程）を経て図９に示すような構造が製造される。
【００４９】
次に、図１０に示すように、トレンチ領域６を含むｎ−型半導体領域３の主面上にイオン注入用スルー膜１１として厚さ５〜６０ｎｍ程度の酸化珪素膜を形成する（工程ｂ）。より好ましくは１０〜４０ｎｍ程度の酸化珪素膜を形成し、更に好ましくは１５〜２５ｎｍ程度の酸化珪素膜を形成する。
【００５０】
次に、図１１に示すように、チャネル領域４を形成するために、イオン注入によりｎ−型半導体領域３の全面にｐ型不純物（例えば、ホウ素：Ｂ）を導入する（工程ｃ）。このとき、イオン注入エネルギーは、２００〜３００ｋｅＶとすることが好ましい。より好ましくは２２０〜２８０ｋｅＶであり、更に好ましくは２３０〜２７０ｋｅＶである。これにより、不純物濃度ピークの位置は、チャネル領域４の主面から０．７〜１．２μｍ程度の深さとなる。なお、ドーズ量としては、１×１０１３〜１×１０１４個/ｃｍ２程度が好ましい。
【００５１】
また、イオン注入における入射角度は、ｎ−型半導体領域３の主面に垂直（０°）乃至７°であることが望ましい。より望ましくは０〜６°であり、更に望ましくは０〜５°である。
【００５２】
次に、所望の不純物濃度分布を有するチャネル領域４を形成するために、前記ｐ型不純物に対する拡散熱処理を施す（工程ｄ）。このときの熱処理条件は、非酸化雰囲気（例えば、窒素ガス）中、１０００〜１２００℃の温度で３０〜６００分間保持することが好ましい。より好ましくは１０８０〜１１２０℃の温度で３０〜３００分間保持し、更に好ましくは１０９０〜１１１０℃の温度で６０〜１８０分間保持する。
【００５３】
次に、図１２に示すように、ホトレジスト１２を用いてマスキングを施した後、ソース領域５を形成するためにイオン注入によりｎ型不純物（例えば、砒素：Ａｓ）を選択的に導入する（工程ｅ）。このとき、イオン注入エネルギーは、３０〜３００ｋｅＶとすることが好ましい。より好ましくは６０〜１５０ｋｅＶであり、更に好ましくは９０〜１２０ｋｅＶである。なお、ドーズ量としては、１×１０１５〜５×１０１６個/ｃｍ２程度が好ましい。
【００５４】
また、イオン注入における入射角度は、チャネル領域４の主面に垂直（０°）乃至７°であることが望ましい。より望ましくは０〜６°であり、更に望ましくは０〜５°である。
【００５５】
次に、所望の不純物濃度分布を有するソース領域５を形成するために、ホトレジスト１２を除去した後、前記ｎ型不純物に対する拡散熱処理を施す（工程ｆ）。このときの熱処理条件は、非酸化雰囲気（例えば、窒素ガス）中、９００〜１１００℃の温度で４０〜６００分間保持することが好ましい。より好ましくは９９０〜１０３０℃の温度で４０〜６００分間保持し、更に好ましくは９９５〜１０２０℃の温度で８０〜４００分間保持する。これにより、ソース領域５の深さ（ソース領域とチャネル領域の境界）は、ソース領域５の主面から０．４〜０．６μｍ程度の深さとなる。
【００５６】
次に、イオン注入用スルー膜１１を除去した後、層間絶縁膜９の形成（工程ｌ、層間絶縁膜形成工程）、金属配線１０の形成（工程ｍ、金属配線の形成工程）を経て図３に示すような構造が製造される。なお、上述のイオン注入用スルー膜１１の除去を行わないで層間絶縁膜９の形成（工程ｌ、層間絶縁膜形成工程）を行ってもよい（半導体装置として問題ない）。
【００５７】
〔本発明の第３の実施の形態〕
本実施の形態に係る製造方法として、第２導電型のチャネル領域４を形成した後に、トレンチ領域６を形成し、その後第１導電型のソース領域５を形成する工程順序となる製造方法を説明する。
【００５８】
図１３は、本発明の第３の実施の形態の製造工程（ｎチャネル型ＭＯＳＦＥＴの場合）の全体フローを示す図である。また、図１４〜１６は、それぞれ工程ｋ〜ｅにおける半導体装置の要部断面構造を表す模式図である。なお、図１４〜１６のチャネル領域４における色濃度は、図３と同様に、不純物濃度分布を模式的にイメージしたものである。また、ｐチャネル型ＭＯＳＦＥＴの場合は、以下説明の半導体導電型のｎとｐが入れ替わるのみで同様である。
【００５９】
また、第１の実施の形態と同じ工程に関する詳細な説明は、重複を避けるために省略する。
【００６０】
工程ａから工程ｄまでは、第１の実施の形態と同様に行われる。
【００６１】
次に、チャネル領域６の主面上のイオン注入用スルー膜１１に、マスク用酸化珪素膜（例えば、厚さ７００〜１０００ｎｍ程度）をＣＶＤ法で積層した後、所定のパターンニングを施し、トレンチ形成領域上に開口部を有するマスクを形成する（工程ｇ）。その後は、工程ｈ（トレンチ領域の形成工程）、工程ｉ（犠牲熱酸化膜処理工程）、工程ｊ（ゲート絶縁膜形成工程）、工程ｋ（ゲート電極の形成工程）を経て図１４に示すような構造が製造される。なお、上述のイオン注入用スルー膜１１とマスク用酸化珪素膜は、工程ｈ（トレンチ領域の形成工程）で除去される。
【００６２】
次に、図１５に示すように、トレンチ領域６を含むチャネル領域４の主面上に、新たにイオン注入用スルー膜１１として厚さ５〜６０ｎｍ程度の酸化珪素膜を形成する（工程ｂ）。より好ましくは１０〜４０ｎｍ程度の酸化珪素膜を形成し、更に好ましくは１５〜２５ｎｍ程度の酸化珪素膜を形成する。
【００６３】
次に、図１６に示すように、ホトレジスト１２を用いてマスキングを施した後、ソース領域５を形成するためにイオン注入によりｎ型不純物（例えば、砒素：Ａｓ）を選択的に導入する（工程ｅ）。このとき、イオン注入エネルギーは、３０〜３００ｋｅＶとすることが好ましい。より好ましくは６０〜１５０ｋｅＶであり、更に好ましくは９０〜１２０ｋｅＶである。なお、ドーズ量としては、１×１０１５〜５×１０１６個/ｃｍ２程度が好ましい。
【００６４】
また、イオン注入における入射角度は、チャネル領域４の主面に垂直（０°）乃至７°であることが望ましい。より望ましくは０〜６°であり、更に望ましくは０〜５°である。
【００６５】
次に、所望の不純物濃度分布を有するソース領域５を形成するために、ホトレジスト１２を除去した後、前記ｎ型不純物に対する拡散熱処理を施す（工程ｆ）。このときの熱処理条件は、非酸化雰囲気（例えば、窒素ガス）中、９００〜１１００℃の温度で４０〜６００分間保持することが好ましい。より好ましくは９９０〜１０３０℃の温度で４０〜６００分間保持し、更に好ましくは９９５〜１０２０℃の温度で８０〜４００分間保持する。これにより、ソース領域５の深さ（ソース領域とチャネル領域の境界）は、ソース領域５の主面から０．４〜０．６μｍ程度の深さとなる。
【００６６】
次に、イオン注入用スルー膜１１を除去した後、層間絶縁膜９の形成（工程ｌ、層間絶縁膜形成工程）、金属配線１０の形成（工程ｍ、金属配線形成工程）を経て図３に示すような構造が製造される。なお、上述のイオン注入用スルー膜１１の除去を行わないで層間絶縁膜９の形成（工程ｌ、層間絶縁膜形成工程）を行ってもよい（半導体装置として問題ない）。
【００６７】
〔実施の形態の効果〕
上記の本発明の実施の形態によれば、下記の効果を奏する。
（１）製造プロセス上のばらつきに起因する欠陥の影響を受けづらく、従来よりも優れた歩留まりで半導体装置を製造することができる。
（２）半導体装置間のしきい値電圧のばらつきが小さい半導体装置を、従来よりも安定して製造することができる。
（３）特殊な（高価な）製造装置を用いず、比較的安価な製造装置により低いコストで半導体装置を製造することができる。
【００６８】
以下、本発明を実施例に基づいて更に詳しく説明するが、本発明はこれらに限定されるものではない。
【実施例】
【００６９】
（実施例１〜３および比較例１〜２の作製）
図１３に示した製造工程に沿って、実施例１〜３および比較例１〜２の半導体装置（ｎチャネル型ＭＯＳＦＥＴ）を１００個ずつ作製した。このとき、工程ｃにおけるイオン注入エネルギー条件、工程ｄにおける熱処理条件の異なる半導体装置を製造した。表１に工程ｃおよび工程ｄの製造条件を示す。
【００７０】
【表１】
2008177279.tif 000002
なお、上記半導体装置の製造において、工程ｂにおけるイオン注入用スルー膜の厚さは約２０ｎｍとし、工程ｅにおけるイオン注入エネルギーは１００ｋｅＶ、工程ｆにおける熱処理条件は１０００℃×３００分間とした。また、イオン注入における入射角度は、工程ｃおよび工程ｅともに０°とした。
【００７１】
製造した各半導体装置に対し、Ｉｃ−Ｖｇ測定を行った。代表的な結果として、実施例１〜３の半導体装置においては図２の波形ａと同様な結果（正常波形）が得られた。一方、比較例１の半導体装置ではしきい値電圧が規定ゲート電圧よりも小さい波形ｂと同様な結果（不良波形）が散見された。また、比較例２の半導体装置では規定ゲート電圧よりも極端に低い電圧（ゼロ付近）でコレクタ電流が実効的に流れ始める波形ｃ，ｄのような結果（リーク波形またはデプレッション波形）が数多く見られた。なお、半導体装置のＩｃ−Ｖｇ測定は、コレクタ/エミッタ間に１０Ｖの電圧を印加し、ゲート電圧を０〜１０Ｖまで変化させながらコレクタ電流を計測した。
【００７２】
そこで、その要因を調査するために、各半導体装置（実施例１〜３および比較例１〜２）の不純物濃度分布を図３におけるａ−ａ’線に沿った位置でＳＩＭＳ（２次イオン質量分析法）により測定した。いずれの半導体装置においても、ソース領域５の深さ（ソース領域とチャネル領域の境界）は、ソース領域５の主表面から約０．５μｍであった。なお、「深さ」とは、ソース領域５の主表面を深さゼロとして、図３の下方向の位置を意味するものとする。
【００７３】
比較例１における不純物濃度分布の模式図を図１７に示す。図１７の結果から、ｐ型不純物の濃度ピークがソース領域内にあることが判る。前述したように、しきい値電圧はチャネル領域内でのｐ型不純物による電気的なピーク濃度に依存することから、ソース領域内ではｎ型不純物濃度分布による相殺の影響を受ける。したがって、比較例１のＩｃ−Ｖｇ測定結果が波形ｂ（不良波形）となった要因は、チャネル領域内での電気的なピーク濃度が規定よりも小さいため、および/またはチャネル長が規定よりも短いためと考えられる。
【００７４】
比較例２および実施例２における不純物濃度分布の模式図を図１８に示す。図１８の結果から、比較例２および実施例２のｐ型不純物の濃度ピークがチャネル領域内にあることが判る。これは、工程ｃにおけるイオン注入エネルギーが比較例１のそれよりも十分高いためと考えられる。一方、比較例２におけるｐ型不純物の濃度プロファイルが急峻でチャネル長が短いのに対し、実施例２におけるｐ型不純物の濃度プロファイルは変化が緩やかでチャネル長が長いことが判る。これは、実施例２における工程ｄの熱処理時間が比較例２におけるそれよりも十分長いためと考えられる。
【００７５】
すなわち、比較例２の半導体装置では、ｐ型不純物の濃度プロファイルが急峻かつチャネル長が短いことから、製造プロセス上のばらつきに起因すると考えられる欠陥（例えば、転位など）が発生すると、チャネル領域内での実効的な不純物濃度が大きく変化するためにリーク電流が生じやすく、波形ｃ，ｄのような結果（リーク波形またはデプレッション波形）になったものと考えられる。加えて、工程ｄの熱処理時間が短いことから、イオン注入による結晶表面領域のダメージを回復させる効果が低く、欠陥が発生しやすいものと考えられる。これに対し、実施例２の半導体装置は、ｐ型不純物の濃度プロファイル変化が緩やかでチャネル長も長いことから、欠陥が発生したとしてもチャネル領域内での実効的な不純物濃度の変化が小さいため（欠陥の影響を受けづらく）、波形ａのような結果（正常波形）が得られたものと考えられる。また、工程ｄの熱処理時間が長いことから、イオン注入による結晶表面領域のダメージを回復させる効果が高く、欠陥の発生が少ないものと考えられる。
【００７６】
上記の結果は、ＭＯＳＦＥＴ等の半導体装置において、チャネル領域不純物の濃度プロファイル変化が緩やかで、かつ十分な長さのチャネル長を形成することが重要であることを強く示唆している。これは、該半導体装置の製造方法において、チャネル領域不純物イオン注入後の熱処理（工程ｄ）で十分な保持時間（例えば、３０〜６００分間）が必要であることを意味する。なお、チャネル長とはソース領域５/チャネル領域４の境界からチャネル領域４/半導体領域３の境界までの距離とし、チャネル領域４/半導体領域３の境界とはチャネル領域のｐ型不純物濃度と半導体領域３のｎ型不純物濃度が等しくなる位置（深さ）と定義する。
【００７７】
次に、実施例１〜３および比較例１を用いて、Ｉｃ−Ｖｇ測定におけるしきい値電圧のばらつき（標準偏差）σおよびコレクタ電流１μＡにおけるしきい値電圧不良率を評価した。それぞれの結果を図１９、２０に示す。図中の結果から明らかなように、ｐ型不純物濃度のピーク位置（深さ）がソース領域とチャネル領域の境界から深くなるにつれて、しきい値電圧のばらつき（標準偏差）σが小さくなり、しきい値電圧不良率が低下していることが判る。また、ｐ型不純物濃度のピーク深さがソース領域とチャネル領域の境界から０．３μｍ以上深くなると、その効果が顕著になることが判る。なお、ｐ型不純物濃度のピーク深さは、前述のＳＩＭＳにより測定した。
【００７８】
上記の結果（図１９、２０）は、ＭＯＳＦＥＴ等の半導体装置において、チャネル領域形成不純物濃度のピーク位置（深さ）をソース領域の深さ（ソース領域とチャネル領域の境界）よりも深くした構造が重要であることを強く示唆している。これは、該半導体装置の製造方法において、チャネル領域形成不純物のイオン注入（工程ｃ）で十分な加速電圧（例えば、２００〜３００ｋｅＶ）が必要であることを意味する。
【図面の簡単な説明】
【００７９】
【図１】従来のＭＯＳＦＥＴの構造の１例（ｎチャネル型トランジスタ）を示した断面模式図である（チャネル領域４における色濃度は不純物濃度分布を模式的にイメージしたもの）。
【図２】半導体装置のＩｃ−Ｖｇ測定における代表的結果を模式的に示したグラフである。
【図３】本発明の実施の結果得られるＭＯＳＦＥＴの構造の１例（ｎチャネル型トランジスタ）を示した断面模式図である（チャネル領域４における色濃度は不純物濃度分布を模式的にイメージしたもの）。
【図４】本発明の第１の実施の形態の製造工程（ｎチャネル型ＭＯＳＦＥＴの場合）の全体フローを示す図である。
【図５】第１の実施の形態に係る製造方法の工程ｂにおける半導体装置の要部断面構造を表す模式図である。
【図６】第１の実施の形態に係る製造方法の工程ｃにおける半導体装置の要部断面構造を表す模式図である。
【図７】第１の実施の形態に係る製造方法の工程ｅにおける半導体装置の要部断面構造を表す模式図である。
【図８】本発明の第２の実施の形態の製造工程（ｎチャネル型ＭＯＳＦＥＴの場合）の全体フローを示す図である。
【図９】第２の実施の形態に係る製造方法の工程ｋにおける半導体装置の要部断面構造を表す模式図である。
【図１０】第２の実施の形態に係る製造方法の工程ｂにおける半導体装置の要部断面構造を表す模式図である。
【図１１】第２の実施の形態に係る製造方法の工程ｃにおける半導体装置の要部断面構造を表す模式図である。
【図１２】第２の実施の形態に係る製造方法の工程ｅにおける半導体装置の要部断面構造を表す模式図である。
【図１３】本発明の第３の実施の形態の製造工程（ｎチャネル型ＭＯＳＦＥＴの場合）の全体フローを示す図である。
【図１４】第３の実施の形態に係る製造方法の工程ｋにおける半導体装置の要部断面構造を表す模式図である。
【図１５】第３の実施の形態に係る製造方法の工程ｂにおける半導体装置の要部断面構造を表す模式図である。
【図１６】第３の実施の形態に係る製造方法の工程ｅにおける半導体装置の要部断面構造を表す模式図である。
【図１７】比較例１における不純物濃度分布の模式図である。
【図１８】比較例２および実施例２における不純物濃度分布の模式図である。
【図１９】Ｉｃ−Ｖｇ測定におけるしきい値電圧のばらつき（標準偏差）σの評価結果である。
【図２０】コレクタ電流１μＡにおけるしきい値電圧不良率の評価結果である。
【符号の説明】
【００８０】
１…ｐ＋型半導体基板、２…ｎ＋型半導体層、３…ｎ−型半導体層、４…チャネル領域、５…ソース領域、６…トレンチ領域、７…ゲート絶縁膜、８…ゲート電極、９…層間絶縁膜、１０…金属配線、１１…イオン注入用スルー膜、１２…ホトレジスト。
【図１】
2008177279.tif 000003
【図２】
2008177279.tif 000004
【図３】
2008177279.tif 000005
【図４】
2008177279.tif 000006
【図５】
2008177279.tif 000007
【図６】
2008177279.tif 000008
【図７】
2008177279.tif 000009
【図８】
2008177279.tif 000010
【図９】
2008177279.tif 000011
【図１０】
2008177279.tif 000012
【図１１】
2008177279.tif 000013
【図１２】
2008177279.tif 000014
【図１３】
2008177279.tif 000015
【図１４】
2008177279.tif 000016
【図１５】
2008177279.tif 000017
【図１６】
2008177279.tif 000018
【図１７】
2008177279.tif 000019
【図１８】
2008177279.tif 000020
【図１９】
2008177279.tif 000021
【図２０】
2008177279.tif 000022