(57)【要約】【課題】高性能の半導体チップを実装することが可能な、信頼性の高い電子部品を提供する。【解決手段】冷媒を循環させるための流路が形成された、シリコンよりなる基板と、前記基板の第１の主面に形成された導電パターンと、前記基板を貫通するとともに前記導電パターンに接続されるビアプラグと、前記基板の第２の主面に設置された、弾性体を含む外部接続端子と、を有することを特徴とする電子部品。【選択図】図２
2008160019.tif 000002
【特許請求の範囲】
【請求項１】
冷媒を循環させるための流路が形成された、シリコンよりなる基板と、
前記基板の第１の主面に形成された導電パターンと、
前記基板を貫通するとともに前記導電パターンに接続されるビアプラグと、
前記基板の第２の主面に設置された、弾性体を含む外部接続端子と、を有することを特徴とする電子部品。
【請求項２】
前記第１の主面上には絶縁層が形成され、前記導電パターンは、前記絶縁層とともに多層配線構造を構成することを特徴とする請求項１記載の電子部品。
【請求項３】
前記絶縁層は、ＳｉＯ２を含むことを特徴とする請求項２記載の電子部品。
【請求項４】
前記多層配線構造に、受動素子が形成されていることを特徴とする請求項３記載の電子部品。
【請求項５】
前記基板には、シリコンよりなるスティフナーが接合されていることを特徴とする請求項１乃至４のいずれか１項記載の電子部品。
【請求項６】
前記導電パターンは複数形成され、複数の該導電パターンは、前記第１の主面側に実装される半導体チップの中央近傍に対応して形成される電源系導電パターンと、該半導体チップの周縁部に対応して形成される信号系導電パターンとを含み、前記電源系導電パターンは前記信号系導電パターンよりも電気抵抗値が小さく、かつ、前記電源系導電パターンから前記基板への放熱量が、前記信号系導電パターンから前記基板への放熱量よりも大きくなるように構成されていることを特徴とする請求項１乃至５のいずれか１項記載の電子部品。
【請求項７】
前記導電パターンにフリップチップ実装される半導体チップを有する請求項１乃至６のいずれか１項記載の電子部品。
【請求項８】
前記基板と前記半導体チップとに接合されるスティフナーを有し、前記半導体チップが前記スティフナーを介して冷却されることを特徴とする請求項７記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板を用いて形成される電子部品に関する。
【背景技術】
【０００２】
半導体チップが実装されるパッケージに用いられる基板（インターポーザー）は、セラミック材料を用いて形成されるものに変わって有機材料（樹脂材料）を用いて形成されるものが主流になって来ている。樹脂材料を用いて形成される基板は、セラミック材料を用いた基板に比べて微細な形状や多層配線構造を形成することが容易であり、微細化、高集積化された半導体チップの実装をする場合に好適である。
【０００３】
また、近年の半導体チップの高性能化・高速度化に伴い、半導体チップの発熱が問題になるケースが生じてきている。このため、発熱量の大きい半導体チップをパッケージングするために、放熱・冷却を効率よく行うことが可能なパッケージング構造が様々に提案されていた（例えば特許文献１参照）。
【特許文献１】特開２００５−１２１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、基板に実装される半導体チップは、おもにシリコンにより構成されているため、特に半導体チップの発熱量が大きい場合には、半導体チップと基板との熱膨張率の差が問題になる場合がある。
【０００５】
例えば、基板が樹脂材料よりなる場合には、半導体チップとの熱膨張率の差によって、半導体チップと基板の電気的な接続部分に大きな応力が加えられることになる。このため、半導体チップと基板の電気的な接続部分の断線や抵抗値の低下などの問題が発生し、パッケージの信頼性が低下してしまう場合があった。
【０００６】
また、半導体チップが実装される基板と、当該基板が実装されるマザーボードの間にも上記の断線や抵抗値の低下の問題が発生する場合がある。例えば、当該基板とマザーボードとの間に大きな温度差が生じる場合や、または当該基板とマザーボードとの熱膨張率の差が大きい場合には、当該基板とマザーボードの電気的な接続部分の断線や抵抗値の低下などの問題が発生する場合もある。
【０００７】
そこで、本発明では上記の問題を解決した、新規で有用な電子部品を提供することを統括的課題としている。
【０００８】
本発明の具体的な課題は、高性能の半導体チップを実装することが可能な、信頼性の高い電子部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、上記の課題を、冷媒を循環させるための流路が形成された、シリコンよりなる基板と、前記基板の第１の主面に形成された導電パターンと、前記基板を貫通するとともに前記導電パターンに接続されるビアプラグと、前記基板の第２の主面に設置された、弾性体を含む外部接続端子と、を有することを特徴とする電子部品により、解決する。
【発明の効果】
【００１０】
本発明によれば、高性能の半導体チップを実装することが可能な、信頼性の高い電子部品を提供することが可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明による電子部品は、冷媒を循環させるための流路が形成された、シリコンよりなる基板と、前記基板の第１の主面に形成された導電パターンと、前記基板を貫通するとともに前記導電パターンに接続されるビアプラグと、前記基板の第２の主面に設置された、弾性体を含む外部接続端子と、を有することを特徴としている。
【００１２】
上記の電子部品は、前記基板がシリコンにより構成されていることが特徴である。このため、当該基板に、おもにシリコンにより構成される半導体チップを実装した場合に、当該基板と当該半導体チップとの間の熱膨張率の差が小さくなる。したがって、当該半導体チップと当該基板の電気的な接続部分の断線や抵抗値の低下などが発生する懸念が小さくなり、接続の信頼性が良好となる効果を奏する。
【００１３】
また、上記の電子部品では、前記基板に前記流路が形成されているために、該基板の冷却量が大きくされている。このため、前記基板の温度が低く維持されることに加えて、該基板を介して前記半導体チップを冷却する冷却量も大きくすることができる。このため、上記の電子部品では、発熱による半導体チップの誤動作の発生が抑制されるとともに、熱膨張に起因する電気的な接続部分の断線の発生が抑制され、信頼性が良好となっている。
【００１４】
さらに、上記の電子部品においては、前記基板の前記外部接続端子が弾性体を含むことが特徴である。このため、前記基板と、該基板が実装される対象となるマザーボードとの熱膨張率の違いに起因して当該外部接続端子、基板などに係る応力が緩和され、前記基板とマザーボードとの接続の信頼性が良好となる。
【００１５】
次に、上記の電子部品の構成のさらに具体的な例について、図面に基づき以下に説明する。
【実施例１】
【００１６】
図１は、本発明の実施例１による電子部品の構成を模式的に示した断面図である。図１を参照するに、本実施例による電子部品１００は、半導体チップを実装するためのシリコンよりなる基板（インターポーザー）１０１を有し、基板１０１の第１の主面１０１Ａと、第１の主面の反対側の第２の主面１０１Ｂに、それぞれ導電パターンが形成されてなる構造を有している。
【００１７】
基板１０１の、半導体チップが実装される第１の主面１０１Ａ上には、実装される半導体チップの中央近傍に対応して形成される電源系導電パターン１１０と、該半導体チップの周縁部に対応して形成される信号系導電パターン１２０とが形成されている。上記の電源系導電パターン１１０には、半導体チップの電源系のライン（電源ライン、グランドラインなど）が接続され、信号系導電パターン１２０には、半導体チップの信号ライン（シグナルライン）が接続される。
【００１８】
また、第１の主面１０１Ａ上には、例えば、ＳｉＯ２などの無機材料よりなる複数の絶縁層１０５，１０６が積層され、上記の導電パターン１１０、１２０は、絶縁層１０５，１０６に少なくとも一部が埋設されるようにして形成されている。
【００１９】
また、電源系導電パターン１１０は、第１の主面１０１Ａ上に積層される複数の絶縁層１０５，１０６を貫通する複数の導電パターン（ビアプラグ）１１１により構成されている。一方で信号系導電パターン１２０は、複数のパターン配線と複数のビアプラグの組み合わせによって構成されている。
【００２０】
信号系導電パターン１２０は、第１の主面１０１Ａ上に形成されるパターン配線（導電パターン１２１）と、絶縁層１０５を貫通して導電パターン１２１に接続されるビアプラグ（導電パターン１２２）、絶縁層１０５上に形成されるとともに導電パターン１２２に接続されるパターン配線（導電パターン１２３）、絶縁層１０６を貫通して導電パターン１２３に接続されるビアプラグ（導電パターン１２４）、絶縁層１０６上に形成されるとともに導電パターン１２４に接続されるパターン配線（導電パターン１２５）により、構成されており、いわゆる多層配線構造を構成している。
【００２１】
また、絶縁層１０６上には、導電パターン１１１と、導電パターン１２５の少なくとも一部が露出する開口部が形成されたソルダーレジスト層（絶縁層）１０７が形成されている。電子部品１００に実装される半導体チップは、ソルダーレジスト層１０７に形成された開口部から露出する導電パターン１１１，導電パターン１２５にフリップチップ接続される。
【００２２】
一方、基板１０１の第２の主面１０１Ｂ上には、導電パターン１３０が形成されており、導電パターン１３０と導電パターン１２１、および、導電パターン１３０と導電パターン１１１が、それぞれ、基板１０１を貫通するビアプラグ１０２により、電気的に接続されている。ビアプラグ１０２と基板１０１の間には、例えばシリコン酸化膜よりなる絶縁膜１０３が形成され、ビアプラグ１０２と基板１０１が絶縁されている。また、導電パターン１２１、１１１と基板１０１の間や、導電パターン１３０と基板１０１の間に形成される絶縁膜は図示を省略している。
【００２３】
また、第２の主面１０１Ｂを覆うように、ソルダーレジスト層（絶縁層）１０８が形成され、ソルダーレジスト層１０８に形成された開口部から露出する導電パターン１３０には、外部接続端子１４０が接続されている。すなわち、第２の主面１０１Ｂ側に形成された外部接続端子１４０は、導電パターン１３０とビアプラグ１０２を介して、第１の主面側に形成された導電パターンと接続される構造になっている。
【００２４】
上記の本実施例による電子部品１００では、基板１０１がシリコンにより構成されていることが特徴の一つである。このため、基板１０１に、おもにシリコンにより構成される半導体チップを実装した場合に、基板１０１と半導体チップとの間の熱膨張率の差が小さくなる。したがって、実装される半導体チップと基板１０１の電気的な接続部分の断線や抵抗値の低下などが発生する懸念が小さくなり、接続の信頼性が良好となる効果を奏する。
【００２５】
また、上記の電子部品１００では、基板１０１に、冷媒を循環させるための流路１０４が形成されていることが特徴である。このため、基板１０１の冷却量が大きくなって基板１０１の温度が低く維持されることに加えて、基板１０１を介して実装される半導体チップを冷却する冷却量も大きくすることができる。
【００２６】
したがって、上記の電子部品１００では、発熱による半導体チップの誤動作の発生が抑制されるとともに、基板１０１や実装される半導体チップの熱膨張に起因する電気的な接続部分の断線の発生が抑制され、信頼性が良好となる効果を奏する。
【００２７】
また、本実施例による電子装置１００では、半導体チップは第１の主面１０１Ａに対して、フェースダウンでフリップチップ実装される（図２で後述）。すなわち、上記の電子部品１００では、実装される半導体チップをデバイス面の側から冷却することが可能であり、このために実装される半導体チップの冷却効率が良好であることが特徴である。
【００２８】
従来は、半導体チップを裏面（デバイス面の反対側）から冷却する構造が主流となっていた。一般的に、半導体チップの発熱は、論理回路などやそれらに接続される多層配線が形成されるデバイス面側で主に生じるが、デバイス面に直接冷却構造を形成することや、もしくはデバイス面に直接冷却構造を接触させることは構造上困難となっていた。このため、従来の半導体装置では、裏面側から半導体チップを冷却せざるを得ず、冷却効率を向上させる上で問題となっていた。
【００２９】
一方、本実施例による電子部品１００では、半導体チップが、流路１０４により冷却された基板１０１に対して、デバイス面が対応するようにして接続される（図２参照）。このため、半導体チップの主な発熱源となる、チップに形成されたデバイスを効率良く冷却することが可能となる。また、半導体チップの冷却効率をさらに良好とするためには、流路１０４を、基板１０１の第１の主面１０１Ａの近傍に形成することが好ましい。例えば、チャネル状に形成される流路１０４の開口部が、絶縁層１０５によって塞がれるようにしてもよい。また、流路１０４を、ビアプラグ１０２の間に形成される部分を含むように構成すると、ビアプラグ１０２を介する冷却効率が良好となり、好適である。
【００３０】
また、上記の構造では、半導体チップと基板１０１の間で、実装のための電気的な接続と、半導体チップを冷却するための放熱の経路の一部を共通としていることも特徴である。このため、本実施例による電子部品１００では、実装される半導体チップの電気的な接続の経路と冷却の経路によってそれぞれ好適となるように第１の主面１０１Ａ上の導電パターンを以下のように形成している。
【００３１】
すなわち、実装される半導体チップの中央近傍に対応して形成される電源系導電パターン１１０は、半導体チップの周縁部に形成される信号系導電パターン１２０よりも電気抵抗値が小さく、かつ、電源系導電パターン１１０から基板１０１への放熱量が、信号系導電パターン１２０から基板１０１への放熱量よりも大きくなるように構成されている。
【００３２】
例えば、上記の電源系導電パターン１１０は、先に説明したように、第１の主面１０１Ａ上に積層される複数の絶縁層１０５，１０６を貫通する複数の導電パターン（ビアプラグ）１１１により構成されている。一方で信号系導電パターン１２０は、複数のパターン配線と複数のビアプラグの組み合わせによって構成され、多層配線構造となっている。
【００３３】
すなわち、電源系導電パターン１１０では、実装される半導体チップから第１の主面１０１Ａまでの電気的な接続の経路が、信号系導電パターン１２０よりも短くなるように構成されている。このため、電源系導電パターン１１０の電気的な抵抗値は、信号系導電パターン１２０よりも小さくなっている。また、電源系導電パターン１１０では、断面積（平面視した場合の面積）が、信号系導電パターン１２０よりも大きく、この点でも電源系導電パターン１２０の抵抗値が小さくなっている。また、上記の構成としたことで、実装される半導体チップを冷却する場合の、電源系導電パターン１１０から基板１０１への放熱量が、信号系導電パターン１２０から基板１０１への放熱量よりも大きくなっている。
【００３４】
通常、半導体チップが発熱した場合、周縁部に比べて中心部近傍が冷却されにくく、温度が高くなる傾向があるため、上記の構造は半導体チップの冷却効率を良好とする上で好適である。
【００３５】
上記の電源系導電パターン１１０を構成する導電パターン（ビアプラグ）１１１の径（幅）は、例えば１０〜１００μｍ程度に形成される。一方、信号系導電パターン１２０を構成する導電パターン（パターン配線）１２１，１２３の幅は、１〜５μｍ程度に形成される。また、信号系導電パターン１２０を構成する導電パターン（ビアプラグ）１２２，１２４の径は、３μｍ程度に形成される。
【００３６】
また、上記の導電パターン１１０、１２０等が形成される絶縁層（層間絶縁層）１０５，１０６は、例えばＳｉＯ２により形成されることが好ましい。ＳｉＯ２は樹脂材料に比べて耐電圧値が高いため、絶縁層１０５、１０６を薄型化することが可能となる。例えば、樹脂材料で層間絶縁層を構成する場合には、１層の厚さが３０〜４０μｍ程度であったものが、ＳｉＯ２を用いると層間絶縁層の１層の厚さを１μｍ程度に薄くすることができる。また、ＳｉＯ２は微細加工が容易であるため、樹脂材料を用いた場合に比べて形成される多層配線構造の微細化が容易となる。また、形成される配線構造に応じて、絶縁層１０５，１０６を、樹脂材料を用いて形成することも可能である。
【００３７】
また、本実施例による電子部品１００では、基板１０１の第２の主面側に設置された外部接続端子１４０が、弾性体を含むように構成されていることが特徴である。例えば外部接続端子１４０は、帯状または線状の弾性体を折り曲げて形成される接続端子１４１と、接続端子１４１を導電パターン１３０に接続するための接合手段（はんだ）１４２により構成されている。
【００３８】
上記の接続端子１４１は、例えば、帯状または線状の弾性体の両端を異なる方向に折り曲げることで構成されている。また、弾性体の形状や、弾性体の折り曲げ方向は、本図に示す場合に限定されず、様々に変形・変更してもよい（図４で後述）。
【００３９】
本実施例による電子部品１００を、例えばマザーボードに実装する場合には、接続端子１４１の導電パターン１３０に接続されている一端の反対側の一端を、マザーボードの電極パッドなどに接続すればよい。
【００４０】
上記の電子部品１００においては、外部接続端子１４０が弾性体を含むように構成されることで、外部接続端子１４０や基板１０１に係る応力が緩和され、基板１０１とマザーボードとの電気的な接続の信頼性が良好となる。
【００４１】
上記の構成では、基板１０１がシリコンよりなるため、実装される半導体チップと基板１０１の熱膨張率の差は小さくなる一方で、一般的に樹脂材料により形成されるマザーボードと基板１０１との熱膨張率の差が大きくなってしまう懸念がある。
【００４２】
そこで、本実施例による電子部品では、外部接続端子１４０によって、基板１０１とマザーボードの熱膨張の違いに起因する応力が緩和されている。
【００４３】
すなわち、上記の電子部品１００では、実装される半導体チップと基板１０１の電気的な接続の信頼性と、基板１０１とマザーボードの電気的な接続の信頼性の双方が良好となっていることが特徴である。
【００４４】
また、例えば上記の電子部品１００において、多層配線構造を構成する絶縁層１０５または絶縁層１０６に少なくともその一部が埋設されるように、受動素子が形成されていてもよい。例えば絶縁層１０５、１０６がＳｉＯ２により構成されていると、多層配線構造内に受動素子を作り込むことが容易となり、好適である。本実施例の場合、第１の主面１０１Ａ上に、導電パターン１２１に接続されるように、例えばキャパシタよりなる受動素子１６０が形成されており、受動素子１６０が絶縁層１０５で覆われた構成になっている。
【００４５】
例えば、上記のキャパシタを薄膜化するためには、キャパシタに用いる誘電層の誘電率が高いことが好ましい。しかし、誘電率が高いＢＳＴやＰＺＴなどのいわゆる高誘電率材料は、形成される温度が高い（例えば８００℃程度）問題があった。このため、絶縁層が樹脂材料よりなる場合には、これらの高誘電率材料を用いることが困難であった。しかし、絶縁層をＳｉＯ２により構成したことで、このような高誘電率材料を用いてキャパシタを形成することが可能となり、キャパシタを薄型化することが可能となっている。
【００４６】
また、受動素子が薄型化されたために受動素子を第１の主面１０１Ａ側に設置することが可能となり、実装される半導体チップと受動素子との接続経路を短くすることが可能となっている。
【００４７】
また、上記の電子部品１００の具体的な構成の一例としては、以下のようにすればよい。但し、以下の数値や材料は一例であり、本発明はこれに限定されるものではない。
【００４８】
例えば、基板１０１の厚さは、２００〜５００μｍ、絶縁層１０５，１０６の厚さは１〜２μｍ、ビアプラグ１０２の径は、１０〜２０μｍ、ビアプラグ１０２が設置されるピッチは、２０〜４０μｍとする。また、ビアプラグ１０２と、導電パターン１１１，１２１〜１２５，１３０は、例えばＣｕにより形成する。
【実施例２】
【００４９】
また、図２は、実施例１による電子部品１００に、半導体チップ１５０が実装されてなる電子部品（半導体装置）１００Ａを模式的に示した図である。ただし、以下の図中では先に説明した部分には同一の符号を付し、説明を省略する（以下の実施例についても同様）。
【００５０】
図２を参照するに、本実施例による電子部品１００Ａでは、半導体チップ１５０が、流路１０４により冷却された基板１０１に対して、デバイス面が対応するようにしてフェースダウンでフリップチップ実装されている。例えば、半導体チップ１５０は、バンプ１５１を介して、ソルダーレジスト層１０７に形成された開口部から露出する導電パターン１１１，導電パターン１２５にフリップチップ接続されている。
【００５１】
また、本実施例による電子部品１００においては、基板１０１上にスティフナー１５２が設置されている。スティフナー１５２が、例えば平面視した場合に四角形である基板１０１の周縁部に接合されていると、基板１０１の反りが抑制され、好ましい。例えば、スティフナー１５２がシリコンよりなると、スティフナー１５２をシリコンよりなる基板１０１と直接接合することが可能となり、好適である。また、スティフナー１５２と基板１０１がともにシリコンよりなると、スティフナーと基板の熱膨張率の差が小さくなり、好適である。
【００５２】
また、上記のスティフナー１５２が、半導体チップ１５０に対応する面を有し、半導体チップ１５０に対応する面が接合材料１５３によって半導体チップ１５０と接合されるように構成してもよい。すなわち、スティフナー１５２が、基板１０１と半導体チップ１５０の双方に接合されるようにしてもよい。この場合、半導体チップ１５０は、スティフナー１５２を介して基板１０１（流路１０４）により冷却されることになる。
【００５３】
上記のスティフナー１５２は、基板１０１の反りを抑制する機能と、半導体チップ１５０を冷却する機能（ヒートスプレッダー）の双方を有することになる。
【００５４】
また、スティフナー（ヒートスプレッダー）を構成する材料はシリコンに限定されず、金属材料など他の材料を用いて構成してもよい。
【実施例３】
【００５５】
次に、上記の実施例１（実施例２）による電子部品を製造する製造方法の一例について、図３Ａ〜図３Ｉ（図３Ｊ）に基づき、手順を追って説明する。
【００５６】
まず、図３Ａに示す工程において、シリコンよりなる基板２０１（基板１０１に相当）の第１の主面２０１Ａ（第１の主面１０１Ａに相当）上に、開口部Ｍａを有するレジストパターンＭ１を形成する。レジストパターンＭ１は、液状のレジストの塗布や、またはフィルム上のレジストの貼り付けにより形成されたレジスト層を、フォトリソグラフィ法によりパターニングすることで形成される。なお、基板２０１の第１の主面２０１Ａの反対側には、第２の主面２０１Ｂ（第２の主面１０１Ｂに相当）が形成されている。
【００５７】
次に、図３Ｂに示す工程において、マスクパターンＭ１をマスクに基板２０１を、例えばＲＩＥ（リアクティブ・イオン・エッチング）により、エッチングし、冷媒を循環させるための流路２０４（流路１０４に相当）を形成する。
【００５８】
次に、図３Ｃに示す工程において、マスクパターンＭ１を剥離する。
【００５９】
次に、図３Ｄに示す工程において、図３Ａ〜図３Ｃに示した工程と同様にして、基板１０１を貫通するビアホールを形成し、当該ビアホールを埋設するビアプラグ２０２（ビアプラグ１０２に相当）を、公知のＣｕのメッキ法により、形成する。また、上記のビアホールを形成した後で、ビアプラグ２０２の形成に先立って、基板１０１の表面に熱酸化により絶縁膜（ＳｉＯ２）を形成しておくことが好ましい。
【００６０】
次に、図３Ｅに示す工程において、基板２０１の第１の主面上に、チャネル状に形成された流路２０４の開口部を塞ぐようにして絶縁層２０５（絶縁層１０５に相当）を形成する。例えば、絶縁層２０５は、ＳｉＯ２よるなる絶縁層をＣＶＤ法により形成してもよく、また、エポキシなどの樹脂材料よりなる絶縁層をラミネートにより形成してもよい。
【００６１】
例えば、絶縁層２０５をＣＶＤ法により形成する場合、ＳｉＯ２が流路２０４の内部にできるだけ入り込まないように、カバレッジが悪くなるような条件によってＣＶＤを実施することで、流路２０４の開口部を塞ぐように絶縁層２０５を形成することができる。
【００６２】
また、フィルム状の樹脂のラミネートにより、絶縁層２０５を形成する場合には、半硬化したフィルム状の樹脂を、ロールラミネータを用いて基板２０１上に貼り付け、さらに貼り付け後に樹脂を加熱して硬化（実質的に完全硬化）させることで、絶縁層２０５を形成することができる。
【００６３】
次に、図３Ｆに示す工程において、ＳｉＯ２よりなる絶縁層２０５を、マスクパターン（図示せず）を用いて、ＲＩＥによりエッチングし、開口部２０５ａを形成して、開口部２０５ａからビアプラグ２０２の一部を露出させる。また、絶縁層２０５が樹脂材料よりなる場合には、レーザーにより開口部２０５ａを形成する。
【００６４】
次に、図３Ｇに示す工程において、公知のセミアディティブ法により、開口部２０５ａを埋設する導電パターン（ビアプラグ）２２２（導電パターン１２２に相当）と、導電パターン２２２に接続されるとともに絶縁層２０５上に形成される導電パターン（パターン配線）２２３（導電パターン１２３に相当）を形成する。
【００６５】
また、さらに、図３Ｅ〜図３Ｆの工程と同様の工程を実施して、導電パターン２２３を覆う絶縁層２０６（絶縁層１０６に相当）を形成し、絶縁層２０６に開口部を形成する。次に、再び公知のセミアディティブ法により、当該開口部を埋設する導電パターン（ビアプラグ）２２４（導電パターン１２４に相当）と、導電パターン２２４に接続されるとともに絶縁層２０６上に形成される導電パターン（パターン配線）２２５（導電パターン１２５に相当）を形成する。
【００６６】
次に、図３Ｈに示す工程において、絶縁層２０６と導電パターン２０７を覆うようにソルダーレジスト層２０７（ソルダーレジスト層１０７に相当）を形成する。また、ソルダーレジスト層２０７には、導電パターン２２５の一部が露出するように開口部２０７ａを形成しておく。
【００６７】
また、開口部２０７ａから露出した導電パターン２２５上には、例えば、Ｎｉ層とＡｕ層の積層構造よりなる接続層２０７Ａを形成してもよい。
【００６８】
次に、図３Ｉに示す工程において、例えば、帯状または線状の弾性体の両端を異なる方向に折り曲げることで構成された接続端子２４１（接続端子１４１に相当）を、接合手段２４２（接合手段１４２に相当）によってビアプラグ２０２に接続し、外部接続端子２４０（外部接続端子１４０に相当）を形成する。
【００６９】
このようにして、電子部品２００（電子部品１００に相当）を形成することができる。なお、本実実施例による電子部品２００は、電子部品１００の導電パターン１１１，１２１、１３０等を省略した構成となっているが、導電パターンの構成は様々に変形、変更してもよい。また、第２の主面側に設置される外部接続端子２４０は、本実施例の場合には、導電パターンではなく、基板２０１を貫通するビアプラグ２０２に直接接続されているが、第２の主面に形成される導電パターンを省略して本実施例のように構成してもよい。
【００７０】
また、さらに図３Ｊに示す工程を実施して上記の電子部品に半導体チップを実装してもよい。
【００７１】
例えば、図３Ｊに示す工程では、半導体チップ２５０を、バンプ２５１を用いて導電パターン２２５にフリップチップ接続する。
【００７２】
さらに、基板２０１上に、例えばシリコンよりなるスティフナー２５２（スティフナー１５２に相当）を接合してもよい。また、実施例２（電子部品１００Ａ）の場合と同様に、スティフナー１５２の半導体チップ２５０に対応する面が、接合材料２５３によって半導体チップ１５０と接合されるように構成してもよい。
【００７３】
このようにして、電子部品２００に半導体チップ２５０が実装されてなる電子部品２００Ａ（電子部品１００Ａに相当）を製造することができる。
【００７４】
また、基板の第１の主面側に、例えばキャパシタなどの受動素子を形成する場合には、以下のようにすればよい。キャパシタの電極（上部電極と下部電極）は、導電パターンと同様の方法で形成することができる。また、キャパシタの高誘電体層を形成する場合には、主に以下の２つの方法で形成することができる。例えば、ＰＺＴまたはＢＳＴをスピンコートで塗布した後、８００℃程度でキュアしてパターンエッチングすることで高誘電体層を形成することができる。また、エアロゾルデポジション法によりＰＺＴまたはＢＳＴ膜を形成した後でパターンエッチングすることでも、高誘電体層を形成することができる。
【実施例４】
【００７５】
また、電子部品に設置される、弾性体を含む外部接続端子は、上記の実施例に記載した形状（構造）に限定されず、例えば以下に示すように様々に変形・変更することが可能である。
【００７６】
図４〜図６は、電子部品に設置する外部接続端子の変形例を模式的に示した図である。但し、以下の図では、はんだなどの接続端子を接合するための接合手段は図示を省略している。
【００７７】
外部接続端子は、図４に示す外部接続端子１４０Ａのように、直線状（円筒状）の弾性体により構成してもよい。この場合、弾性体は、円筒の延伸方向に沿って収縮することになる。
【００７８】
また、外部接続端子は、例えば図５に示す外部接続端子１４０ＢのようにＳ字状の弾性体や、または、図６に示す外部接続端子１４０Ｃのように渦巻き状（スパイラル状）の弾性体により構成してもよい。
【００７９】
また、弾性体は上記の形状・構造に限定されず、基板やマザーボードの仕様・構造に応じて様々に変更してもよい。
【００８０】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００８１】
例えば、基板上に形成する絶縁層（絶縁層１０５，１０５，２０５，２０６など）は、ＳｉＯ２以外の無機材料を用いてもよく、例えばＳｉＮ（シリコン窒化膜）や、ＳｉＯ２にＣ（炭素）や、窒素（Ｎ）などを添加したものを用いてもよい。また、導電パターンやビアプラグを構成する材料はＣｕに限定されず、Ａｌ、Ｗ、Ｔｉ、Ｔａなどの金属や、これらの金属の窒化物、またはこれらの金属を含む合金材料などを用いてもよい。
【産業上の利用可能性】
【００８２】
本発明によれば、高性能の半導体チップを実装することが可能な、信頼性の高い電子部品を提供することが可能となる。
【図面の簡単な説明】
【００８３】
【図１】実施例１による電子部品を模式的に示した断面図である。
【図２】実施例２による電子部品を模式的に示した断面図である。
【図３Ａ】電子部品の製造方法を示す図（その１）である。
【図３Ｂ】電子部品の製造方法を示す図（その２）である。
【図３Ｃ】電子部品の製造方法を示す図（その３）である。
【図３Ｄ】電子部品の製造方法を示す図（その４）である。
【図３Ｅ】電子部品の製造方法を示す図（その５）である。
【図３Ｆ】電子部品の製造方法を示す図（その６）である。
【図３Ｇ】電子部品の製造方法を示す図（その７）である。
【図３Ｈ】電子部品の製造方法を示す図（その８）である。
【図３Ｉ】電子部品の製造方法を示す図（その９）である。
【図３Ｊ】電子部品の製造方法を示す図（その１０）である。
【図４】外部接続端子の変形例（その１）である。
【図５】外部接続端子の変形例（その２）である。
【図６】外部接続端子の変形例（その３）である。
【符号の説明】
【００８４】
１００，１００Ａ，２００  電視部品
１０１，２０１  基板
１０１Ａ，２０１Ａ  第１の主面
１０１Ｂ，２０１Ｂ  第２の主面
１０２，２０２  ビアプラグ
１０３，２０３  絶縁膜
１０４，２０４  流路
１０５，１０６，２０５，２０６  絶縁層
１０７，１０８，２０７  ソルダーレジスト層
１１０，１１１，１２０，１２１，１２２，１２３，１２４，１２５，１３０，２２２，２２３，２２４，２２５  導電パターン
１４０，１４０Ａ，１４０Ｂ，１４０Ｃ，２４０  外部接続端子
１４１，２４１，  接続端子
１４２，２４２  はんだ
【図１】
2008160019.tif 000003
【図２】
2008160019.tif 000004
【図３Ａ】
2008160019.tif 000005
【図３Ｂ】
2008160019.tif 000006
【図３Ｃ】
2008160019.tif 000007
【図３Ｄ】
2008160019.tif 000008
【図３Ｅ】
2008160019.tif 000009
【図３Ｆ】
2008160019.tif 000010
【図３Ｇ】
2008160019.tif 000011
【図３Ｈ】
2008160019.tif 000012
【図３Ｉ】
2008160019.tif 000013
【図３Ｊ】
2008160019.tif 000014
【図４】
2008160019.tif 000015
【図５】
2008160019.tif 000016
【図６】
2008160019.tif 000017