(57)【要約】【課題】  光ディスクに記録されたデータのエラー訂正処理を効率化することにより、光ディスクシステムにおけるデータ処理速度を向上させることができる信号処理回路を提供する。【解決手段】  光ディスクに記録されたデータのＥＦＭ復調を行うＣＤデコーダ１３とデータを一時的に格納するバッファメモリ１７とに接続され、ＣＤデコーダ１３から入力されたデータをバッファメモリ１７の所定領域に格納するＣＤインタフェース２９を有する信号処理回路において、ＣＤデコーダ１３からの入力データをバッファメモリ１７に格納する過程においてデータのエラー検出を行う第１エラー検出器３３をＣＤインタフェース２９内に設け、バッファメモリ１７に格納されたデータのエラー訂正を行うＰＱ復号手段３５とその訂正データのエラー検出を行う第２エラー検出器３７とを含むエラー訂正処理部３１を設けた。【選択図】  図１
2008021409.tif 000002
【特許請求の範囲】
【請求項１】
光学式ディスクに記録されたデータに対しＥＦＭ復調を行うデコード手段と、制御命令を出力するシステム制御手段と、データを一時的に格納するバッファメモリとに接続され、前記デコード手段からＥＦＭ復調後のデータをセクタ単位で入力し前記バッファメモリの所定領域に格納するＣＤインタフェース手段を備えた信号処理回路において、
前記システム制御手段の制御に基づいて、前記デコード手段からセクタ毎に入力されたデータを前記バッファメモリの所定領域に前記セクタに対応させて格納する過程において前記データのエラー検出を行う前置エラー検出手段を前記ＣＤインタフェース手段内に備え、
前記バッファメモリに格納された前記データに対して２系列の復号処理によりエラー訂正を行うＰＱ復号手段と、前記ＰＱ復号手段により訂正されたデータに対してエラー検出を行うエラー検出手段とを有するエラー訂正処理手段を設け、
前記システム制御手段の制御に基づいて、前記前置エラー検出手段によるエラー検出結果に基づきエラーが存在するときに前記ＰＱ復号手段によりエラー訂正を行い、該エラー訂正後に前記エラー訂正処理手段における前記エラー検出手段によるエラー検出を行うことを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学式ディスクに記録されたオーディオデータや画像データ等を処理する情報処理装置に用いられる信号処理回路に関するものであって、特に、エラー訂正処理に関するものである。
【背景技術】
【０００２】
コンパクトディスク（ＣＤ）、コンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）、追記型コンパクトディスク（ＣＤ−Ｒ）、デジタルビデオディスク（ＤＶＤ）等の光学式ディスクを用いた情報処理装置において扱われるデータにはオーディオデータに限らずプログラム、文字情報、画像情報等のデジタルデータが含まれる。このような光学式ディスクに記録されたデータは、例えば、特許文献１記載のシステムや図５に示すようなシステムにより読み出される。
【０００３】
図５は、ＣＤ−ＲＯＭに記録されたデータを読み出すためのシステムの構成を示し、このシステムは検出部１１とＣＤデコーダ１３と信号処理回路１５とバッファメモリ１７とシステム制御部１９とからなる。この図において、ＣＤ−ＲＯＭ１０に記録されたデータは、検出部１１により電気信号として取り出され、ＣＤデコーダ１３でＥＦＭ（Eight to Fourteen Modulation）復調およびエラー訂正がなされた後、信号処理回路１５に入力される。この時、ＣＤデコーダ１３から信号処理回路１５へ出力されるデータの構成の一例を図６に示す。信号処理回路１５は、図６に示すように構成される２３５２バイトのデータを１セクタとして処理する。ここでセクタとは、信号処理回路１９がデータを処理する単位である。図６に示す例では、１セクタは、同期信号（１２バイト）とヘッダ（４バイト）とユーザデータ（２０４８バイト）とＥＤＣコード（４バイト）と空白スペース（８バイト）とＰパリティ（１７２バイト）とＱパリティ（１０４バイト）とから構成される。
【０００４】
信号処理回路１５はＣＤデコーダ１３からＥＦＭ復調されたデータを入力し、同期信号を検出することによりセクタ（２３５２バイト）毎にデータ処理を行う。ＣＤ−ＲＯＭデータの場合、オーディオデータの場合に比べて高い信頼性が要求されるため、ＣＤデコーダ１３でＥＦＭ復調およびエラー訂正された後、デジタル信号処理回路１５において、さらにエラー訂正が行われる。一般的に、この時のエラー訂正は、特公平７−１０１５４３号公報で開示されているような、データを２次元配列した時に異なる方向に位置する複数シンボル（シンボルとはエラー訂正する際のデータの単位であり、通常、１シンボルは８ビットである。）を符号系列とするエラー訂正により行われる。すなわち、Ｐ系列の復号（Ｐ復号）とＱ系列の復号（Ｑ復号）とによりエラー訂正が行われる。エラー訂正されたデータはホストコンピュータ２１に転送される。システム制御部１９は、このような処理において、検出部１１、ＣＤデコーダ１３および信号処理回路１５の動作を制御する。以下にこの時の制御について説明する。
【０００５】
システム制御部１９は、デジタル信号処理回路１５に対してデータ読み出し命令を出力し、信号処理回路１５はこの命令を受信すると、セクタ毎にデジタルデータをＣＤデコーダ１３から入力し、バッファメモリ１７に格納する。次に、システム制御部１９は信号処理回路１５に対してデータ信号復号処理命令を出力する。信号処理回路１５はこの命令を受信すると、バッファメモリ１９からデータを読み出し、エラー検出処理を行い、エラー検出結果を所定のレジスタに格納し、その後、システム制御部１９に対して処理終了を通知する。システム制御部１９は信号処理回路１５からの処理終了の通知を受信すると、前述のレジスタに格納されたエラー検出結果を読み出し、エラーの有無を判断する。エラーが検出されなかった時は、次のセクタについて上記処理を繰り返す。エラーが検出された時は、システム制御部１９は信号処理回路１５に対してエラー訂正処理命令を出力する。この時、信号処理回路１５は命令にしたがいエラー訂正を行い、訂正結果を所定のレジスタに格納する。エラー訂正処理が終了すると処理の終了をシステム制御部１９に通知する。システム制御部１９は処理の終了が通知されると次のセクタのデータについて同様の処理を繰り返す。このような信号処理回路１５においては、システム制御部１９と信号処理回路１５との間でセクタ毎に頻繁に制御信号のやりとりがされるため、データ処理に時間がかかり、また、システム制御部１９に負担がかかっていた。
【０００６】
このような問題に対し、システム制御回路１９と信号処理回路１５との間の制御信号のやりとりの回数を低減させる信号処理回路１５として、エラー訂正実行回数を設定しておき、エラーの有無にかかわらず設定された回数だけ全セクタのデータに対して同様に処理を行うものがある。すなわち、エラー訂正処理において、信号処理回路１５はシステム制御部１９からのデータ復号処理命令を受信すると、１セクタのデータに対してエラー訂正処理を所定回数だけ行い、所定回数のエラー訂正終了後、エラー検出処理を行い、検出結果を所定のレジスタに格納し、システム制御部１９に終了を通知する。システム制御部１９は、訂正後の検出結果に基づき更なるエラー訂正を行うか否か判断し信号処理回路１５を適宜制御する。このような信号処理回路１５では、システム制御部１９と信号処理回路１５との間の制御のやりとりは前述のものより低減され、システム制御部１９の負担は大幅に軽減される。
【特許文献１】特願平７−２５３１２７号（特開平９−９１８８９号公報）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、この場合、全てのセクタに対してエラー訂正処理が行われるため、エラーがないデータを含むセクタに対しても不必要なエラー訂正処理が行われる。通常、ＣＤデコーダ１３から出力されるデータのエラー率は非常に低く、ほとんどの場合、信号処理回路１５においてエラー訂正の必要はないと考えられる。このため、前述の信号処理回路１５では不必要なエラー訂正処理を繰り返すことが多くなり、結果として処理速度の低下を招いている。今後、光ディスクシステムを用いた情報処理装置の処理能力の向上に伴い、光ディスクシステムにおけるデータ処理速度の向上が要望され、その結果、上記のような信号処理回路における処理速度の低下は大きな問題となる。
【０００８】
本発明は、上記問題を解決すべくなされたものであり、その目的とするところは、光ディスクに記録されたデータのエラー訂正処理を効率化することにより、光ディスクシステムにおけるデータ処理速度を向上させることができる信号処理回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る第１信号処理回路は、光学式ディスクに記録されたデータに対しＥＦＭ復調を行うデコード手段と、制御命令を出力するシステム制御手段と、データを一時的に格納するバッファメモリとに接続され、前記デコード手段からＥＦＭ復調後のデータをセクタ単位で入力し前記バッファメモリの所定領域に格納するＣＤインタフェース手段を備えた信号処理回路において、前記システム制御手段の制御に基づいて、前記デコード手段からセクタ毎に入力されたデータを前記バッファメモリの所定領域に前記セクタに対応させて格納する過程において前記データのエラー検出を行う前置エラー検出手段を前記ＣＤインタフェース手段内に備え、前記バッファメモリに格納された前記データに対して２系列の復号処理によりエラー訂正を行うＰＱ復号手段と、前記ＰＱ復号手段により訂正されたデータに対してエラー検出を行うエラー検出手段とを有するエラー訂正処理手段を設け、前記システム制御手段の制御に基づいて、前記前置エラー検出手段によるエラー検出結果に基づきエラーが存在するときに前記ＰＱ復号手段によりエラー訂正を行い、該エラー訂正後に前記エラー訂正処理手段内のエラー検出手段によるエラー検出を行う。
【００１０】
本発明に係る第２信号処理回路として、第１信号処理回路において、前記システム制御手段からの前記制御命令に基づいて、前記ＣＤインタフェース手段および前記エラー訂正処理手段を制御する内部制御手段をさらに設けてもよい。
これにより、エラー訂正処理において、システム制御手段と信号処理回路との間の煩雑な信号のやりとりがなくなるため、信号処理回路におけるデータ処理時間が短縮され、かつ、システム制御手段の負担が軽減される。
【００１１】
本発明に係る第３信号処理回路として、第１の信号処理回路において、ＣＤインタフェース手段は前置エラー検出手段によるエラー検出結果をバッファメモリの所定領域に前記データと対応づけて格納してもよい。
これにより、エラー検出結果がバッファメモリに格納される。このエラー検出結果がエラー訂正を開始する前に参照され、信号処理回路においてバッファメモリに格納されたデータに対してエラー訂正を実行するか否かの判断がなされることにより、不必要なエラー訂正処理が行われないため、データ処理時間が短縮される。
【００１２】
本発明に係る第４信号処理回路として、第１の信号処理回路において、ＣＤインタフェース手段は前置エラー検出手段によるエラー検出結果をシステム制御手段に通知してもよい。
これにより、システム制御手段においてエラー訂正の必要があるデータに対してのみエラー訂正するように信号処理回路に対して制御命令が出力されるため、データ処理時間が短縮される。
【００１３】
本発明に係る第５信号処理回路として、第１信号処理回路において、前置エラー検出手段が巡回冗長符号検査によりエラー検出を行ってもよい。
【００１４】
本発明に係る第６信号処理回路として、第２または第５信号処理回路において、前記内部制御手段が、前記ＰＱ復号手段にセクタ毎にデータのエラー訂正を行わせ、該エラー訂正後、前記エラー訂正処理手段に前記セクタのデータが訂正されたか否かを示す訂正実施フラグを設定させ、設定された前記訂正実施フラグを参照し、参照した結果に基づいてデータが訂正されてない時に前記エラー訂正処理手段内の前記エラー検出手段が前記セクタのデータに対してエラー検出を行わないように前記エラー訂正処理手段を制御してもよい。
この構成により、ＰＱ復号手段によるエラー訂正後、データが訂正されたか否かを示す訂正実施フラグが設定され、この訂正実施フラグが参照され、以降のエラー訂正手段によるエラー訂正を行うか否かの判断がなされることにより、不必要なエラー訂正処理が行われないため、データ処理時間が短縮される。
【００１５】
本発明に係る第７信号処理回路として、第６信号処理回路において、前記内部制御手段が、前記エラー検出手段が前記データに対してエラーを検出しなくなったときに、以降のエラー訂正処理を行わないように前記エラー訂正処理手段を制御してもよい。
この構成により、エラー検出手段によるエラー検出後、データに対してエラーが検出されなくなったときに、以降のエラー訂正処理が行われないため、不必要なエラー訂正処理が繰り返されず、データ処理時間が短縮される。
【発明の効果】
【００１６】
本発明によれば、ＣＤインタフェース手段において、デコーダ手段から入力されたデータがバッファメモリに格納される際にエラー検出が行われ、バッファメモリに格納された後、エラー検出結果が参照されてエラー訂正実行の判断が行われる。これにより、不必要なエラー訂正処理が行われずに、エラーが存在するデータに対してのみエラー訂正処理が行われ、また、前置エラー検出手段とエラー検出手段との双方で並行してエラー検出が行われるため、データ処理時間が短縮される。
【発明を実施するための最良の形態】
【００１７】
以下、添付の図面を参照して本発明に係る信号処理回路の一実施形態を説明する。
図１に本実施形態の信号処理回路２５の構成を示す。この図に示すように、信号処理回路２５は、信号処理回路２５を制御するシステム制御部１９と、ＣＤに記録されたデータをＥＦＭ復調およびエラー訂正するＣＤデコーダ１３と、信号処理回路２５がデータを処理中にデータを一時的に格納するバッファメモリ１７とに接続されている。また、信号処理回路２５は、システム制御部１９の制御に基づいて信号処理回路２５内の各機能部の動作を制御する内部シーケンサ２７と、ＣＤデコーダ１３からのデータを受信するＣＤインタフェース２９と、受信したデータのエラー訂正を行うエラー訂正処理部３１とを備える。さらにＣＤインタフェース２９は第１エラー検出器３３を有し、エラー訂正処理部３１はＰＱ復号器３５と第２エラー検出器３７とを有する。尚、説明の簡単化のため、図１において、エラー検出／訂正処理に関係ない機能部については省略している。
【００１８】
光ディスクから読み出されたデータは、ＣＤデコーダ１３においてＥＦＭ復調およびＣＩＲＣ符号によるエラー訂正が行われ、そのデータの各バイトに対するエラー情報とともに信号処理回路２５に入力される。信号処理回路２５は、入力データの同期信号を検出することによりデータをセクタ単位で取り込み、セクタ毎にデータをバッファメモリ１７の所定領域に格納する。この時のバッファメモリ１７におけるデータ領域の割り振りを図２に示す。図２（ａ）に示すようにバッファメモリ１７内の領域は、所定の大きさを持つページ領域に分割される。各ページ領域はセクタに対応づけられ、１セクタのデータが１ページに格納される。さらに１ページは図２（ｂ）に示すように、同期信号、ヘッダ、サブヘッダ、ユーザデータ、エラー検出バイト（ＥＤＢ）、エラーフラグおよび予備領域のそれぞれの領域からなり、ＣＤデコーダ１３から信号処理回路２５に入力された１セクタ分のデータ（図６で示されるフォーマットの各データ）が図２（ｂ）に示されるそれぞれの領域に対応して格納される。信号処理回路２５は、バッファメモリ１７に格納されたデータについてエラーが存在する時はエラー訂正を行う。
【００１９】
信号処理回路２５がＣＤデコーダ１３でＥＦＭ復調されたデータの取り込みを開始する際、システム制御部１９は信号処理回路２５に対しエラー検出シーケンスの開始命令を出力する。この命令に基づき内部シーケンサ２７はエラー検出シーケンスを開始する。図３はこの時のＣＤインタフェース２９の動作を示すフローチャートである。図３に示すように、ＣＤインタフェース２９は内部シーケンサ２７の制御の下、セクタ毎にＣＤデコーダ１３からデータを入力すると（Ｓ１）、図２（ｂ）で示すページ構成を持つセクタに対応したページ内の０００ｈ〜９２Ｆｈの領域にＣＤデコーダ１３からの１セクタ分である２３５２バイトのデータを格納し、ＥＤＢ領域にＣＤデコーダ１３からのエラー情報（２３５２バイトの各バイト毎に１ビットのエラー情報を割り当てるために２９４バイトからなる）を格納する（Ｓ２）。
【００２０】
データをバッファメモリ１７へ格納する間、第１エラー検出器３３は同時に、入力されるデータに対してエラーを検出するためのＣＲＣ（巡回冗長符号）検査を行う（Ｓ３）。ＣＲＣ検査の後、ＣＤインタフェース２９は、バッファメモリ１７内の上記データが格納されたページにおける予備領域内の所定の領域にその検出結果を示すフラグを格納する（Ｓ４）。これにより、ＣＤデコーダからの１セクタ分のデータとそのデータに対するエラー検出結果とがページにより関連付けられる。以降、処理すべきデータがなくなるまで（Ｓ５）、上記ステップＳ１〜Ｓ４を繰り返す。
【００２１】
ＣＤインタフェース２９があるセクタに対するエラー検出結果をバッファメモリ１７に格納した後、内部シーケンサ２７はシステム制御部１９にそのセクタに対するエラー検出処理の終了を通知する。以降、同様に、内部シーケンサ２７の制御の下、ＣＤインタフェース３３は第１エラー検出器３３においてセクタ毎にＣＤデコーダ１３から入力されたデータについてエラー検出を行い、バッファメモリ１７にデータとともにこのエラー検出結果を格納するという処理を繰り返す。
【００２２】
この間、システム制御部１９はバッファメモリ１７への格納が終了したセクタのデータについてエラー訂正を行うためのエラー訂正シーケンスの開始命令を信号処理回路２５に出力する。内部シーケンサ２７はこの命令に基づきエラー訂正処理部３１を制御する。以下、この時のエラー訂正処理部３１の動作を図４のフローチャートを参照して説明する。
【００２３】
エラー訂正処理部３１は内部シーケンサ２７による制御の下、バッファメモリ１７内に格納されたセクタのデータに対応するエラー検出結果を示すエラーフラグを読み出し（Ｓ１１）、このエラーフラグをチェックする（Ｓ１２）。この結果、そのセクタについてエラーがない場合は、次のセクタのエラーフラグを読み出す。このとき、次のセクタのデータがバッファメモリ１７に格納されてない場合は、次のセクタのデータが格納されるのを待ち、格納終了後にデータを読み出す。
【００２４】
エラーがある場合は、内部シーケンサ２７はＰＱ復号器３５にエラー訂正処理（復号処理）実行命令を出力する。この命令に基づきＰＱ復号器３５はバッファメモリ１７から該当するセクタのデータを読み出して、まずＰ系列の復号処理（以下、「Ｐ復号」と称す。）を行う（Ｓ１３）。Ｐ復号後のデータはバッファメモリ１７に格納され、Ｐ復号により訂正されたビットがある場合は、訂正が実施されたことを示すエラー訂正実施フラグをセットする（Ｓ１４）。次に、ＰＱ復号器３５は再度バッファメモリ１７から該当するセクタのデータを読み出し、Ｑ系列の復号処理（以下、「Ｑ復号」と称す。）を行う（Ｓ１５）。Ｑ復号後のデータはバッファメモリ１７に格納され、Ｑ復号により訂正されたビットがある場合は、エラー訂正実施フラグをセットする（Ｓ１６）。このエラー訂正実施フラグは内部シーケンサ２７内の所定のレジスタに設定される。内部シーケンサ２７はこのエラー訂正実施フラグを参照することにより、Ｐ復号およびＱ復号によっては完全に訂正できないエラーの有無を認識できる。Ｐ復号またはＱ復号によりデータが訂正された時は、そのデータに該当するエラーフラグはリセットされる。このようなエラー訂正処理中においても、信号処理回路２５は、別のセクタのデータに対してエラー検出を行い、バッファメモリ１７に格納している。
【００２５】
次に、内部シーケンサ２７は、前述のエラー訂正実施フラグを参照することによりエラー訂正処理後にデータが訂正されたか否かを判断する（Ｓ１７）。訂正されたときすなわち訂正されたビットデータがあるときは、第２エラー検出器３７が訂正後のデータについてＣＲＣ検査によるエラー検出を行なう（Ｓ１８）。その後、ＣＲＣ検査の結果に基づいてエラーの有無を判断し（Ｓ１９）、エラーが検出された時は、再度、ＰＱ復号器３５によるＰ復号（Ｓ１３）およびＱ復号（Ｓ１５）を実施し、エラーが検出されない時は次のセクタに進む。
【００２６】
エラー訂正実施フラグを参照した結果（Ｓ１７）、エラー訂正が実施されていない時は、Ｐ復号およびＱ復号により訂正が不可能なエラーが存在すると判断し、以降のエラー検出は行わないようにする。すなわち、内部シーケンサ２７は、そのセクタのデータに対して訂正不可能なエラーが存在することをシステム制御部１９に通知し（Ｓ２０）、そのセクタのデータに対する処理を終了する。このように、信号処理回路２５は、そのセクタのデータのエラーが全て訂正されるかまたは訂正不可能なエラーが確認されるまでＰＱ復号器３５によるエラー訂正を繰り返す（Ｓ１３〜Ｓ２０）。
【００２７】
１つのセクタのデータについてエラー訂正が終了すると、そのデータが最後のデータか否か判断し（Ｓ２１）、最後のデータであるときは処理を終了する。最後のデータでないときは次のセクタに進み、以降、全てのセクタのデータが終了するまで（Ｓ２１）、上記の処理Ｓ１１〜Ｓ２１を繰り返す。
【００２８】
以上のようにして、本実施形態の信号処理回路２５は、ＣＤデコーダ１３から入力されたＥＦＭ復調されたデータをバッファメモリ１７に格納する際にエラー検出を行い、その検出結果をデータと共にセクタ毎にバッファメモリ１７に格納する。その後、バッファメモリ１７に格納されたデータに対して、エラー検出結果を参照してエラー訂正を実行するか否かの判断を行い、エラーが存在するセクタのデータに対してのみエラー訂正を行うことにより、不必要なエラー訂正を行わない。
【００２９】
また、信号処理回路２５において、内部シーケンサ２７が上記動作を制御するため、システム制御部１９からセクタ毎にエラー訂正命令を受信する必要がなくなり、信号処理回路１９とシステム制御部１９との間の煩雑な制御信号のやりとりを低減し、データ処理時間を短縮するとともにシステム制御部１９の負荷を軽減できる。
【００３０】
さらに、本実施形態では、エラー訂正処理中にデータが訂正されたか否かを示す訂正実施フラグを設定し、この訂正実施フラグを参照して訂正不可能なエラーがあると判断したとき、または第２エラー検出器３７によるエラー検出の結果、エラーが無くなったときに、以降のエラー検出および訂正処理を行わないようにする。これにより、エラー訂正回数を最適に設定できるため、効率よく訂正処理が行える。また、第１エラー検出器３３に加えて第２エラー検出器３７を設けたことにより、ＣＤデコーダ１３から入力されたデータのエラー検出を行いバッファメモリ１７へ格納するとともに、並行して、別のセクタのデータのエラー訂正を処理できるため処理速度を向上させることができる。
【００３１】
尚、上記の説明では、ＣＤデコーダ１３からのデータをバッファメモリ１７に格納する際のエラー検出の結果をデータとともにバッファメモリ１７に格納したが、バッファメモリ１７に格納する代わりにエラー検出結果をシステム制御部１９に通知してもよく、これにより、システム制御部１９がセクタにおけるエラーの存在を認識し、エラーが存在するセクタのデータのみに対してエラー訂正処理を行うように信号処理回路２５を制御してもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る信号処理回路のブロック図。
【図２】バッファメモリのページ構成図。
【図３】ＣＤインタフェースのエラー検出動作を示すフローチャート。
【図４】信号処理回路の復号処理動作を示すフローチャート。
【図５】ＣＤ−ＲＯＭシステムの構成図。
【図６】ＣＤ−ＲＯＭフォーマットの一例を示す図。
【符号の説明】
【００３３】
１０…ＣＤ（コンパクトディスク）
１１…検出部
１３…ＣＤデコーダ
１５…信号処理回路
１７…バッファＲＡＭ
１９…システム制御部
２１…ホストコンピュータ
２５…本実施形態の信号処理回路
２７…内部シーケンサ
２９…ＣＤインタフェース
３１…エラー訂正処理部
３３…第１エラー検出器
３５…ＰＱ復号器
３７…第２エラー検出器。
【図１】
2008021409.tif 000003
【図２】
2008021409.tif 000004
【図３】
2008021409.tif 000005
【図４】
2008021409.tif 000006
【図５】
2008021409.tif 000007
【図６】
2008021409.tif 000008