(57)【要約】【課題】デバイスの温度が上昇しても、安定的に動作する不揮発磁気薄膜メモリ装置を提供する。【解決手段】基板上にトランジスタと磁気抵抗効果素子を含むメモリセルがアレイ状に配され、該磁気抵抗効果素子に情報を書き込むための金属配線を備えた不揮発磁気薄膜メモリは制御手段と温度センサとを備えている。制御手段は、金属配線に流す電流値を段階的に制御するものであり、温度センサは磁気抵抗効果素子の温度を検知するものである。温度センサが、基板上に配されたＭＯＳ−ＦＥＴを含んで構成されている。制御手段は、温度センサにより検知した温度により金属配線に流す電流を制御する。【選択図】図４
2008177594.tif 000002
【特許請求の範囲】
【請求項１】
基板上にトランジスタと磁気抵抗効果素子を含むメモリセルがアレイ状に配され、該磁気抵抗効果素子に情報を書き込むための金属配線を備えた不揮発磁気薄膜メモリにおいて、
前記金属配線に流す電流値を段階的に制御する制御手段と、
前記磁気抵抗効果素子の温度を検知する温度センサとを備え、
前記温度センサが、前記基板上に配されたＭＯＳ−ＦＥＴを含んで構成され、
前記制御手段は、前記温度センサにより検知した温度により前記金属配線に流す電流を制御することを特徴とする不揮発磁気薄膜メモリ装置。
【請求項２】
前記温度センサがメモリセルアレイの駆動用のＭＯＳ−ＦＥＴと同一工程で形成されることを特徴とする請求項１記載の不揮発磁気薄膜メモリ装置。
【請求項３】
前記温度センサがＭＯＳ−ＦＥＴのゲートのしきい値電圧の温度変化から検知することを特徴とする請求項１又は２のいずれかに記載の不揮発磁気薄膜メモリ装置。
【請求項４】
前記磁気抵抗効果素子がトンネル磁気抵抗効果素子であることを特徴とする請求項１〜３のいずれか１項に記載の不揮発磁気薄膜メモリ装置。
【請求項５】
基板と、該基板上に磁気抵抗効果素子を有するメモリセルが二次元状に配されたメモリセルアレイと、を有する不揮発磁気薄膜メモリ装置の記録方法において、
情報の記録を行なう前に、メモリセルに情報の試し書きを行ない、試し書きの記録を確認した後、正規のデータを記録することを特徴とする不揮発磁気薄膜メモリ装置の記録方法。
【請求項６】
情報の試し書きは、試し書きに専ら用いられる試し書きメモリセルに対して行うことを特徴とする請求項５記載の不揮発磁気薄膜メモリ装置の記録方法。
【請求項７】
試し書きの記録を確認する際に、試し書きしたメモリセルに隣接するメモリセルの情報も同様に記録を確認することを特徴とする請求項５又は６のいずれかに記載の不揮発磁気薄膜メモリの記録方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気抵抗効果素子を用いた不揮発磁気薄膜メモリ装置に関するものであり、特に垂直磁化膜の保磁力の温度変化に対応した不揮発磁気薄膜メモリ装置に関するものである。
【背景技術】
【０００２】
従来より磁気薄膜メモリは、半導体メモリと同様に移動部のない固体メモリとして知られている。このような磁気薄膜メモリは、電源が遮断されても情報が消失しない、情報の繰り返し書き換え回数が無限回である、放射線が入射しても情報が消失する危険性がない等の条件を満たしており、従来の半導体メモリと比較して有利な点を数多く持っている。
【０００３】
その中でも、最近において提案されているトンネル磁気抵抗（ＴＭＲ；Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔｉｖｅ）効果を利用した磁気薄膜メモリは特に注目されている。トンネル磁気抵抗効果を利用した磁気薄膜メモリは、従来の異方性磁気抵抗効果、巨大磁気抵抗効果を利用した磁気薄膜メモリと比較して大きな出力を得ることができる。
【０００４】
トンネル磁気抵抗効果を利用した磁気薄膜メモリでは、２つの強磁性層が薄い絶縁層（トンネルバリア層）によって隔てられ、この２つの強磁性層のスピン分極率の差に応じた磁気抵抗が生じる。トンネル電流の大きさは、２つの強磁性層の磁化が相対的に平行か、反平行かに依存する。
【０００５】
図１１は、従来のトンネル磁気抵抗効果を利用した磁気薄膜メモリの一構成例を示す概略図である。
【０００６】
図１１に示すように、保磁力が互いに異なる磁性層１１１，１１３間にトンネルバリア層１１２を挟み込んだ構造より成っている。
【０００７】
上記のように構成された磁気薄膜メモリにおいては、磁性層１１１，１１３間に電圧１１４が印加されると、一方の磁性層からの電子がトンネルバリア層１１２を貫通して他方の磁性層に進入してトンネル電流を発生させる。このトンネル電流の大きさは印加電圧に依存する。抵抗は磁性層１１１、１１３の両層の磁化の状態に依存し、両層が相対的に平行のとき最小の抵抗値をとり、反平行のとき最大の抵抗値をとる。この現象は磁性層１１１，１１３が面内磁化膜の場合にも、垂直磁化膜の場合にも確認されている（日本応用磁気学会誌  ２４，５６３−５６６（２０００））。
【０００８】
このような現象を利用した磁気薄膜メモリとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ばれる不揮発性の磁気記憶装置がある。
【０００９】
従来より、トンネル磁気抵抗効果膜の強磁性層にＦｅ，Ｃｏ，Ｎｉなどの面内磁気異方性が大きい面内磁化膜を用いたトンネル磁気抵抗効果素子の開発が盛んであるが、特開平１１−２１３６５０号公報には垂直磁化膜を用いた磁気抵抗効果素子が紹介されている。垂直磁化膜を用いた磁気抵抗効果素子では、素子サイズを小さくしても、反磁界が生じないため、微細化に優位であることが示されている。
【００１０】
垂直磁化膜を用いたトンネル磁気抵抗効果素子は、電界効果型トランジスタにより駆動させる。
【００１１】
図１２は、トンネル磁気抵抗効果素子に垂直磁化膜を用いた磁気薄膜メモリの一構成例を示す図である。
【００１２】
図１２の磁気薄膜メモリは、基板上にトランジスタ１２１のゲート及びソースを備え、さらに、トンネル磁気抵抗効果素子１２２を記憶素子としている。また、書き込み線１２３から生じる膜面垂直方向の電流磁界により、書き込みが行われる。この図では単ビット分のメモリセルしか示していないが、実際には基板上に複数のメモリセルが配されており、各メモリセルは層間絶縁膜により電気的に孤立した状態になっている。
【特許文献１】特開平１１−２１３６５０号公報
【非特許文献１】日本応用磁気学会誌  ２４，５６３−５６６（２０００）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
一般に磁性体の保磁力は温度上昇に伴って変化する。上記の不揮発磁気薄膜メモリ装置を構成するトンネル磁気抵抗効果素子の温度が上昇すると、素子の一構成要素である磁性層の保磁力が変化する。保磁力が低下したときには、隣接セルのクロストークが問題となり、保磁力が上昇すると、書き込み不良などの問題が生じる。
【００１４】
特に、電流によって生じる磁界を印加して情報の記録を行なうようなＭＲＡＭにおいては、情報を書き込むべきメモリセルの周辺のメモリセルに磁界が印加されるのを防止するのは難しい。特に携帯機器などに応用する場合には使用温度も様々であり、温度の影響によって、周辺のメモリセルに誤書き込みなどが頻繁に起こる可能性がある。
【００１５】
加えて、垂直磁化膜を用いたトンネル磁気抵抗効果素子の保磁力は一般に大きい。従って、素子に書き込みを行うための書き込み線による電流値は非常に大きいものとなるため、デバイス全体の発熱が顕著である。
【００１６】
本発明は上記のような問題点を解消するためになされたもので、デバイスの温度が上昇しても、安定的に動作する不揮発磁気薄膜メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は上記課題に鑑み、磁気抵抗効果素子の一構成要素である垂直磁化膜の組成を、動作温度範囲内で保磁力の温度依存性が少なくなるように調整するものである。
【００１８】
そこで、磁気抵抗効果素子への情報書き込み時に、温度変化を温度センサにより感知し、別に備えた保磁力の温度変化のデータが格納されたデバイスの参照電流値と比較して、各温度での適正な書き込み電流値を流すことを特徴とするものである。
【００１９】
また、磁気抵抗効果素子に情報の書き込みを行う前に、また、一定時間毎に、試し記録用素子に試し記録を行い、誤記録しない電流値をみつけることを特徴とするものである。
【００２０】
また、これらの磁気抵抗効果素子としては、トンネル磁気抵抗効果膜を用いるのが磁気抵抗変化率が大きいため更に好適である。
【発明の効果】
【００２１】
以上説明したように本発明の不揮発磁気薄膜メモリ装置によれば、環境温度が変化した場合にも、トンネル磁気抵抗効果素子または、情報の書き込み電流を最適条件にすることにより、正確に情報を記録することができるという効果がある。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の不揮発磁気メモリ装置の実施例を詳細に説明する。
（第１の実施例）
図１は第１の実施例のトンネル磁気抵抗効果素子の構成要素である磁性膜の飽和磁化の温度変化を示す図である。また、図２は第１の実施例の磁性膜における保磁力の温度変化を示す図である。
【００２３】
図１、図２に示された磁性膜は室温で印加磁界がない状態で垂直磁化膜となっている。希土類金属としてＴｂ、遷移金属としてＦｅ及びＣｏの合金薄膜を用いている。
【００２４】
図３に示すように本実施例の磁性層は、Ｔｂの副格子磁化の向きと、Ｆｅ及びＣｏの副格子磁化の向きとは、室温で反平行状態で磁気的に結合している。
【００２５】
磁性層を昇温していくと、図１に示すようにＴｂの磁化の大きさと、Ｆｅ及びＣｏの磁化の大きさとが等しくなって打ち消しあう補償温度が存在し、さらに昇温していくと磁化が消失するキュリー温度が存在する。
【００２６】
本実施例では、補償温度が室温より高く、キュリー温度よりも低いような磁性膜を用いている。更に、補償温度が１００［℃］以上であると好適である。このような条件を満たすように、ＴｂＦｅＣｏ合金薄膜の組成を調整することにより、図２に示すように動作温度−２０［℃］〜１００［℃］の範囲内で保磁力の変化量を１０［Ｏｅ］以内に制御することができた。
【００２７】
ここでは、ＴｂＦｅＣｏのみを例としてあげたが、例えば保磁力の大きさを小さく制御したいような場合には、Ｇｄを含むような磁性膜を用いればよく、その際にも組成や成膜条件によって、飽和磁化や保磁力の温度依存性を適宜制御すればよい。
【００２８】
また、遷移金属はＮｉを含んでもよく、希土類金属はＤｙを含んでもよい。これによっても、飽和磁化や保磁力の温度依存性を制御可能である。
【００２９】
（第２の実施例）
本実施例では、ＭＲＡＭのメモリセルアレイの端に、ＭＯＳ−ＦＥＴを設けて温度センサとする。
【００３０】
図４は、第２の実施例におけるＭＲＡＭの構成を示す簡略図である。図５は第２の実施例におけるＭＲＡＭの環境温度の検出と最適記録条件で情報を記録する記録処理の流れを示すフローチャートである。図６は環境温度の検出に用いる温度センサの構成を示す図である。図７は温度センサで利用するゲート電極閾値電圧の温度依存性を示す図である。図７においては、例としてｐ−ＭＯＳを用いた場合の閾値電圧の温度依存性を示している。
【００３１】
図４に示すように本実施例におけるＭＲＡＭは、温度センサ４６と、トンネル磁気抵抗効果素子４１と、書き込み線４２と、書き込み線用デコーダ４４と、ビット線４３と、ビット線用デコーダ４５とを備えている。書き込み線４２は、トンネル磁気抵抗効果素子に情報を書き込むためのものである。書き込み線用デコーダ４４は、書き込み線４２を制御する。ビット線４３は、トンネル磁気抵抗効果素子の情報を読み出すためのものである。ビット線用デコーダ４５はビット線４３を制御する。
【００３２】
本実施例における温度センサ４６は、トンネル磁気抵抗効果素子４１下部に設けられたＭＯＳ−ＦＥＴを利用する。
【００３３】
図６に示すようにメモリセルアレイ６４から領域を隔てたところに、余分にＭＯＳ−ＦＥＴを設ける。本実施例では、このＭＯＳ−ＦＥＴを温度センサ６５として利用する。
【００３４】
図７に示すように、ＭＯＳ−ＦＥＴのゲート電極の閾値は温度による依存性を示す。
【００３５】
図６に示す温度センサ６５の温度検知は、電界効果型トランジスタの構造をそのままにして、温度検知を行う。トランジスタの特性は温度に対して敏感に変化するために、この温度依存性を温度検知に利用でき、かつ、駆動用に設けたトランジスタと同一のプロセスで基板上に形成できるため、好適である。
【００３６】
実際には、ゲート６３のゲート電圧を上げなから、ソース６１−ドレイン６２間に電流を流す。ゲート電圧がしきい値電圧より高くなったときに、ソース６１−ドレイン６２間に電流が流れるので、そのときの電圧を読み取って動作温度を検知する。
【００３７】
こうして、正規の情報書き込みを行う前に温度センサ６５により環境温度を検出し、最適の書き込み電流で書き込みを行えば、動作温度の変化によるクロストークや書き込み不良などの問題を解決することができる。
【００３８】
また、図５に示すように、正規のデータ書き込みを行う前に、温度センサにより周囲温度を測定する（ステップＳ５１）。さらにＭＯＳ−ＦＥＴのゲート電極閾値の温度依存データが格納されている比較器内のデータと比較して最適書き込み電流値を検出する（ステップＳ５２）。最適書き込み電流値は、トンネル磁気抵抗効果素子の保磁力の温度変化のデータと周囲温度とから得られる。トンネル磁気抵抗効果素子の保磁力の温度変化は、別に備えたデバイスに予め記録しておけばよい。
【００３９】
その後、書き込み電流値の制御を行って正規データの書き込みを行えば（ステップＳ５３）、正常に書き込みができる。
【００４０】
なお、本実施例では、ＭＲＡＭにおける下部ＭＯＳ−ＦＥＴ部のゲート電極の閾値電圧を温度センサとして利用しているが、ゲート電極、ドレイン電極、ソース電極の抵抗値の温度変化を利用して、温度センサとすることも可能である。
【００４１】
更に、各ビット線、書き込み線ごとに温度センサを設けて温度を検知し、各カラムもしくはローごとに電流値を制御することも可能である。もちろん任意のエリアを設定して、各エリアごとに流す電流値を制御してもよい。
【００４２】
本実施例によれば、メモリセルアレイ内の温度変化を検知して、情報の記録を行なうので、温度変化による誤書き込みや書き込み不良を低減させることが可能となる。
（第３の実施例）
第３の実施例では、ＭＲＡＭのメモリセルアレイのマージン領域のメモリセルを試し書きメモリセルとして試し書きを行うことにより、情報の書き込みを環境温度に合わせて段階的に制御するものである。すなわち、任意のメモリセルに、ある電流値で書き込みを行ない、記録の確認を行なった後に、情報の記録動作を開始する。試し書きの際に正常な記録動作が行なわれているかどうかを確認することによって、メモリセルの状況を判断することができる。
【００４３】
図８は、第３の実施例におけるＭＲＡＭの構成を示す簡略図である。図９は第３の実施例におけるＭＲＡＭの環境温度毎の最適記録条件で情報を記録する記録処理の流れを示すフローチャート、図１０は試し書きトンネル磁気抵抗効果素子の構成を示す図である。
【００４４】
図８に示すように本実施例におけるＭＲＡＭは、試し書きメモリセル８６と、トンネル磁気抵抗効果素子８１と、書き込み線８２と、書き込み線用デコーダ８４と、ビット線８３と、ビット線用デコーダ８５とを備えている。トンネル磁気抵抗効果素子８１には正規のデータが書き込まれる。書き込み線８２は、トンネル磁気抵抗効果素子８１に情報を書き込むためのものである。書き込み線用デコーダ８４は書き込み線８２を制御する。ビット線８３は、トンネル磁気抵抗効果素子８１の情報を読み出すためのものである。ビット線用デコーダ８５はビット線８３を制御する。本実施例では、正規データの書き込みの前に試し書き用メモリセル８６にデータ書き込みを行い、正常に書き込みが行なわれているかを確認した後に正規のデータ書き込みを行う。
【００４５】
図１０に示すように、試し書き用トンネル磁気抵抗効果素子１０２を有する試し書きメモリセル８６は正規データ用メモリセル１０１のマージン領域に設けられる。
【００４６】
図９に示すように、先ず、マージン領域すなわち試し書きを行う領域の書き込み線デコーダをＯＮにする（ステップＳ９１）。次に、試し書き用メモリセル８６に記録を行う（ステップＳ９２）。次に、ステップＳ９２で記録を行った試し書き用メモリセル８６と、その試し書き用メモリセル８６に隣接する試し書き用メモリセル８６の再生を行い（ステップＳ９３）、書き込み不良があったか否か確認する（ステップＳ９４）。
【００４７】
ＭＲＡＭのように、マトリックス状にメモリセルが配置され、電流による磁界によって特定のメモリセルを選択して情報の記録を行なう場合には、書き込みを行なうべきメモリセルに隣接するメモリセルにまで磁界が印加されるのは免れない。そのため、温度変化などによって、磁性膜の保磁力が小さくなっていると、誤書き込みされる可能性が高くなる。したがって、記録の確認を行なう場合には、記録を行なう試し書き用メモリセルとそれに隣接するメモリセルの双方に誤書き込みされていないことを確認する必要がある。
【００４８】
書き込み不良があった場合には、書き込み電流値を変化させて、ステップＳ９１に戻り、正常書き込みが確認できるまで同じ作業を繰り返す。
【００４９】
書き込み不良が無かった場合には、書き込み電流値を確定し（ステップＳ９５）、正規データの書き込みを行う（ステップＳ９６）。
【００５０】
以上のような情報の書き込みを行うことにより、正規データを正常に書き込むことができた。
【図面の簡単な説明】
【００５１】
【図１】第１の実施例のトンネル磁気抵抗効果素子の構成要素である磁性膜の飽和磁化の温度変化を示す図である。
【図２】第１の実施例の磁性膜における保磁力の温度変化を示す図である。
【図３】第１の実施例の磁性層のスピンの状態を示す図である。
【図４】第２の実施例におけるＭＲＡＭの構成を示す簡略図である。
【図５】第２の実施例におけるＭＲＡＭの環境温度の検出と最適記録条件で情報を記録する記録処理の流れを示すフローチャートである。
【図６】環境温度の検出に用いる温度センサの構成を示す図である。
【図７】温度センサで利用するゲート電極閾値電圧の温度依存性を示す図である。
【図８】第３の実施例におけるＭＲＡＭの構成を示す簡略図である。
【図９】第３の実施例におけるＭＲＡＭの環境温度毎の最適記録条件で情報を記録する記録処理の流れを示すフローチャートである。
【図１０】試し書きトンネル磁気抵抗効果素子の構成を示す図である。
【図１１】従来のトンネル磁気抵抗効果を利用した磁気薄膜メモリの一構成例を示す概略図である。
【図１２】トンネル磁気抵抗効果素子に垂直磁化膜を用いた磁気薄膜メモリの一構成例を示す図である。
【符号の説明】
【００５２】
４１    トンネル磁気抵抗効果素子
４２    書き込み線
４３    ビット線
４４    書き込み線用デコーダ
４５    ビット線用デコーダ
６１    ソース
６２    ドレイン
６３    ゲート
６４    メモリセルアレイ
６５    温度センサ
８１    トンネル磁気抵抗効果素子
８２    書き込み線
８３    ビット線
８４    書き込み線用デコーダ
８５    ビット線用デコーダ
８６    試し書き用メモリセル
Ｓ５１〜Ｓ５３、Ｓ９１〜Ｓ９６    ステップ
【図１】
2008177594.tif 000003
【図２】
2008177594.tif 000004
【図３】
2008177594.tif 000005
【図４】
2008177594.tif 000006
【図５】
2008177594.tif 000007
【図６】
2008177594.tif 000008
【図７】
2008177594.tif 000009
【図８】
2008177594.tif 000010
【図９】
2008177594.tif 000011
【図１０】
2008177594.tif 000012
【図１１】
2008177594.tif 000013
【図１２】
2008177594.tif 000014