(57)【要約】      （修正有）【課題】基板本体とその上部に絶縁層を介して形成される導電パターンとをバンプを用いて接続する構造を有する電子装置の製造方法及び基板及び半導体装置に関し、低コスト化及び製造工程の簡単化を図りつつ信頼性の向上を図る手段を提供する。【解決手段】半導体チップ101Aに形成された電極パッド103上に突起部を有するバンプ104を形成する工程と、突起部の一部を半導体チップ101A上に形成された絶縁層105の上面に露出させる工程と、絶縁層105の上面及び先端部104Dの露出した部分に導電層107Aを形成する工程と、導電層107Aの先端部104Dと対向した突出部分を研削ロール112により除去して導電層107Aから露出させる工程と、導電層107Aを給電層とした電解メッキにより導電層を形成すると共にこれをパターニングする工程とを有する。【選択図】図３Ｇ
2008235555.tif 000002
【特許請求の範囲】
【請求項１】
基板本体に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、
前記基板本体上に絶縁層を形成すると共に、前記突起部の一部を前記絶縁層の上面に露出させる第２の工程と、
前記絶縁層の上面及び前記突起部の露出した部分に導電層を形成する第３の工程と、
前記導電層の前記突起部と対向した突出部分を機械加工により除去し、前記突起部を前記導電層から露出させる第４の工程と、
前記導電層を給電層とした電解メッキにより配線層を形成すると共に、該配線層をパターニングして前記バンプに接続した導電パターンを形成する第５の工程と、
を有することを特徴とする電子装置の製造方法。
【請求項２】
前記基板本体は、半導体基板であることを特徴とする請求項１記載の電子装置の製造方法。
【請求項３】
前記第４の工程で実施される機械加工は、研削加工であることを特徴とする請求項１又は２記載の電子装置の製造方法。
【請求項４】
前記研削加工で用いる研削砥石の切削位置は、前記導電層の前記突起部と非対向位置の高さよりも高く、かつ、前記導電層の前記突起部との対向位置の高さよりも低く設定されていることを特徴とする請求項３記載の電子装置の製造方法。
【請求項５】
前記第１の工程では、前記バンプがボンディングワイヤにより形成されることを特徴とする請求項１乃至４のいずれか１項記載の電子装置の製造方法。
【請求項６】
電極パッドが形成された基板本体と、
前記電極パッド上に形成された、突起部を有するバンプと、
前記基板本体上に形成された絶縁層と、
該絶縁層上に形成された導電層と、
該導電層上に形成されると共に前記バンプに接続された導電パターンとを有し、
前記突起部の先端面と前記導電層の上面とが面一とされていることを特徴とする基板。
【請求項７】
電極パッドが形成された半導体チップと、
前記電極パッド上に形成された、突起部を有するバンプと、
前記半導体チップ上に形成された絶縁層と、
該絶縁層上に形成された導電層と、
該導電層上に形成されると共に前記バンプに接続された導電パターンとを有する半導体装置であって、
前記突起部の先端面と前記導電層の上面とが面一とされていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置の製造方法及び基板及び半導体装置に係り、特に基板本体とその上部に絶縁層を介して形成される導電パターンとをバンプを用いて接続する構造を有する電子装置の製造方法及び基板及び半導体装置に関する。
【背景技術】
【０００２】
例えば、半導体基板或いはガラス基板等の基板上に電極及び導電パターン等を形成した電子機器が種々提供されている。その一種として、チップサイズパッケージと呼ばれる半導体装置が提供されている（例えば、特許文献１参照）。
【０００３】
このチップサイズパッケージは、半導体基板であるウエハーをダイシングした半導体チップのデバイス形成面上に、パッシベーション層（保護層）を介して再配線（パッケージングのための配線）を形成した構造を有している。
【０００４】
また、特許文献１に開示されたチップサイズパッケージを製造するには、先ず半導体ウエハーの半導体チップ領域上に複数の電極を形成し、この各電極にバンプを形成する。
【０００５】
ここで、バンプはボンディング装置を用いてボンディングワイヤにより形成される。具体的な形成手順としては、先ずボンディング装置はキャピラリから延出されたボンディングワイヤを電極パッドへ接合し、続いてボンディングワイヤを繰り出しながらキャピラリを上昇させ、そして繰り出されたボンディングワイヤを切断することによりバンプを形成する。
【０００６】
このため、上記のボンディングワイヤにより形成されるバンプは、形成される面（電極パッド）からの高さにばらつきが生じてしまい、そのままではバンプに接続される再配線を形成することが困難となってしまう。このため、次工程として、形成された各バンプに対して一括して加重をかけ、バンプの上部を実質的に平坦化する処理（レベリング処理）を行う。
【０００７】
続いて、バンプが形成された半導体ウエハーを樹脂によって覆うと共に、この樹脂を研磨することによりバンプの上面を樹脂から露出させる。そして、この樹脂から露出した各バンプに半田ボールを形成し、次に半導体ウエハーを半導体チップ領域ごとに個々分割処理（ダイシング処理）することによりチップサイズパッケージが製造される。
【特許文献１】特開２００２−３１３９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記の特許文献１に係る方法では、バンプの高さばらつきを是正するために各バンプに対して一括して加重をかけてバンプの上部を平坦化するレベリング処理が必要になり、製造工程が複雑化してしまうという問題があった。
【０００９】
また、上記の特許文献１に係る方法では、バンプを覆うように絶縁層を形成しているため、バンプを露出するために絶縁層を研磨する研磨工程が必要となってしまう。また、当該研磨工程の後に再配線を形成するためには、例えば無電解メッキ法を用いる場合には絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。このため、半導体装置の製造コストアップの原因となってしまう。
【００１０】
また、スパッタリング法やＣＶＤ法などにより導電層を形成することも可能であるが、これらの方法は真空処理容器を有する高価な成膜装置が必要となるため、製造コストのアップにつながり、現実的ではない。
【００１１】
本発明は上記の点に鑑みてなされたものであり、低コストで製造可能な信頼性の高い電子装置の製造方法及び基板及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１３】
請求項１記載の発明に係る電子装置の製造方法は、
基板本体に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、
前記基板本体上に絶縁層を形成すると共に、前記突起部の一部を前記絶縁層の上面に露出させる第２の工程と、
前記絶縁層の上面及び前記突起部の露出した部分に導電層を形成する第３の工程と、
前記導電層の前記突起部と対向した突出部分を機械加工により除去し、前記突起部を前記導電層から露出させる第４の工程と、
前記導電層を給電層とした電解メッキにより配線層を形成すると共に、該配線層をパターニングして前記バンプに接続した導電パターンを形成する第５の工程とを有することを特徴とするものである。
【００１４】
また、請求項２記載の発明は、
請求項１記載の電子装置の製造方法において、
前記基板本体は、半導体基板であることを特徴とするものである。
【００１５】
また、請求項３記載の発明は、
請求項１又は２記載の電子装置の製造方法において、
前記第４の工程で実施される機械加工は、研削加工であることを特徴とするものである。
【００１６】
また、請求項４記載の発明は、
請求項３記載の電子装置の製造方法において、
前記研削加工で用いる研削砥石の切削位置は、前記導電層の前記突起部と非対向位置の高さよりも高く、かつ、前記導電層の前記突起部との対向位置の高さよりも低く設定されていることを特徴とするものである。
【００１７】
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項記載の電子装置の製造方法において、
前記第１の工程では、前記バンプがボンディングワイヤにより形成されることを特徴とするものである。
【００１８】
また、請求項６記載の発明に係る基板は、
電極パッドが形成された基板本体と、
前記電極パッド上に形成された、突起部を有するバンプと、
前記基板本体上に形成された絶縁層と、
該絶縁層上に形成された導電層と、
該導電層上に形成されると共に前記バンプに接続された導電パターンとを有し、
前記突起部の先端面と前記導電層の上面とが面一とされていることを特徴とするものである。
【００１９】
また、請求項７記載の発明は、
電極パッドが形成された半導体チップと、
前記電極パッド上に形成された、突起部を有するバンプと、
前記半導体チップ上に形成された絶縁層と、
該絶縁層上に形成された導電層と、
該導電層上に形成されると共に前記バンプに接続された導電パターンとを有する半導体装置であって、
前記突起部の先端面と前記導電層の上面とが面一とされていることを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、絶縁層の上面及び突起部の露出部分の上部に導電層を形成し、その突起部と対向した突出部分を機械加工により除去することにより突起部を導電層から露出させるため、各突起部の基板本体からの高さは均一となると共に導電層の上面と面一の状態となる。よって、従来必要とされたレベリング処理が不要になると共に、バンプの突起部を絶縁層から露出させるための研磨工程も不要となり、製造工程の簡単化及び製造コストの低減を図ることができる。
【００２１】
また、導電層の突起部と対向した突出部分を機械加工により除去した時点で各突起部先端は導電層の上面と面一の状態となる。このため、第４の工程を実施した後に、直ちに導電パターンを形成することが可能となり、これによっても製造工程の簡単化を図ることができる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００２３】
図１Ａは、本発明の一実施例である半導体装置１００を示す断面図である。図１Ａを参照するに、本実施例による半導体装置１００の概略は、電極パッド１０３が形成された半導体チップ１０１の保護層（パッシベーション層）１０２上に、絶縁層１０５と導電パターン１０６が積層されて形成された構造となっている。
【００２４】
この場合、上記の導電パターン１０６はいわゆる再配線と呼ばれる場合があり、半導体チップ１０１のパッケージングに用いられるものである。絶縁層１０５は、例えばエポキシ系の樹脂より構成される。導電パターン１０６は、例えば、ともにＣｕよりなる第１の導電パターン１０７と第２の導電パターン１０８が積層された構成とされている。
【００２５】
絶縁層１０５上に形成された導電パターン１０６は、電極パッド１０３上に形成された、例えばＡｕよりなるバンプ１０４の突起部（後述）に接続されている。すなわち、導電パターン１０６は、バンプ１０４を介して半導体チップ１０１の電子回路に接続される。バンプ１０４は、例えばワイヤボンディング装置を用いて、ボンディングワイヤにより形成される。
【００２６】
また、導電パターン１０６上には、はんだバンプ１１０が形成されている。また、はんだバンプ１１０の周囲には、絶縁層１０５と導電パターン１０６の一部を覆うようにソルダーレジスト層（絶縁層）１０９が形成されている。
【００２７】
図１Ｂは、上記の半導体装置１００のＡ部（バンプ１０４付近）を拡大して示している。同図に示すように、バンプ１０４は、電極パッド１０３と接続（接合）されるバンプ本体１０４Ａと、このバンプ本体１０４Ａから突出する突起部１０４Ｂとより構成されている。
【００２８】
この上記のバンプ１０４は、ワイヤボンディング装置を用いて、例えばＡｕよりなるボンディングワイヤにより形成される。前記ワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、バンプ１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
【００２９】
本実施例による半導体装置１００においては、上記の突起部１０４Ｂは、突起部１０４Ｂの先端に形成される扁平した先端部１０４Ｄと、この先端部１０４Ｄとバンプ本体１０４Ａとの間の接続部１０４Ｃよりなるように形成されている。本実施例による半導体装置１００では、上記の突起部１０４Ｂが導電パターン１０６に挿入された構造とされるとともに、挿入された突起部１０４Ｂの先端部１０４Ｄが第１の導電パターン１０７の上面１０７Ｂと面一（同一平面）となっていることを特徴としている。
【００３０】
この構成とすることにより、第１の導電パターン１０７及び先端部１０４Ｄの上部に形成される第２の導電パターン１０８を段差のない均一でかつ平坦な導電層とすることができる。これにより、第２の導電パターン１０８の電気的特性の安定化を図ることができると共に、これに形成されるはんだバンプ１１０高さの均一化を図ることができる。また、突起部１０４Ｂの先端部１０４Ｄが第１の導電パターン１０７の上面１０７Ｂと面一（同一平面）となることにより、微細配線化が可能となる。
【００３１】
一方、図２は、本発明の一実施例である回路基板１２０を示している。尚、図２において、図１Ａ，１Ｂに示した構成と対応する構成については同一符号を付すと共にその説明の一部を省略する。
【００３２】
本実施例による回路基板１２０の概略は、表面電極１２２が形成されたガラス基板１２１上に、絶縁層１０５と導電パターン１０６が積層されて形成された構造となっている。また、ガラス基板１２１の上面に形成された上面電極１２２上の所定位置にはバンプ１０４が形成されている。
【００３３】
本実施例においても絶縁層１０５はエポキシ系等の樹脂より構成され、また導電パターン１０６はＣｕよりなる第１の導電パターン１０７と第２の導電パターン１０８とが積層された構成とされている。
【００３４】
絶縁層１０５上に形成された導電パターン１０６は、表面電極１２２上に形成されたバンプ１０４の先端部１０４Ｄに接続されている。すなわち、導電パターン１０６は、バンプ１０４を介して上面電極１２２に接続される。また、絶縁層１０５と導電パターン１０６の上部にはソルダーレジスト層（絶縁層）１０９が形成されており、その所定箇所は開口されて導電パターン１０６が露出し、外部電極１２３が形成されている。
【００３５】
本実施例による回路基板１２０においても、突起部１０４Ｂの先端部１０４Ｄと第１の導電パターン１０７の上面１０７Ｂとが面一（同一平面）となるよう構成されている。この構成とすることにより、第１の導電パターン１０７及び先端部１０４Ｄの上部に形成される第２の導電パターン１０８を凹凸のない平滑なパターンとすることができ、電気的特性の安定化を図ることができる。
【００３６】
尚、上記した各実施例では第１の導電パターン１０７及び第２の導電パターン１０８をいずれもＣｕにより形成した例を示したが、Ｃｕ以外の材料により構成することも可能である。また、第１の導電パターン１０７と第２の導電パターン１０８とを異なる金属材料（合金材料）よりなる構成とし、導電パターン１０６を異なる材料の積層構造としてもよい。
【００３７】
次に、本発明の一実施例である電子装置の製造方法について、図３Ａ〜図３Ｍ及び図４Ａ〜図４Ｄを用いて説明する。
【００３８】
尚、以下の説明においては、電子装置として図１Ａに示した半導体装置１００を例に挙げ、この半導体装置１００の製造方法について説明するものとする。また、以下の説明に用いる図３Ａ〜図３Ｍ及び図４Ａ〜図４Ｄにおいて、先の説明に用いた図１Ａ，図１Ｂ，図２に示した構成と対応する構成については同一符号を付し、その説明を一部省略するものとする。
【００３９】
半導体装置１００を製造するには、先ず図３Ａに示す工程において、公知の方法を用いて、電子回路が形成された領域１０１ａを複数（例えば格子状に）有する半導体基板１０１Ａ（ウエハー等。以下、単に基板１０１Ａという）を製造する。
【００４０】
上記の領域１０１ａは、１個の半導体チップ１０１に相当する領域である。この領域１０１ａの電子回路が形成されたデバイス形成面１０１ｂには、電極パッド１０３が形成されている。また、デバイス形成面１０１ｂの電極パッド１０３以外の部分には、例えばＳｉＮ（Ｓｉ３Ｎ４）よりなる保護層（パッシベーション層）１０２が形成され、これによりデバイス形成面１０１ｂの保護が図られている。
【００４１】
図３Ｂは、図３Ａに示す基板１０１Ａの１つの領域１０１ａを拡大して示している。尚、図３Ｂ以下の図については、図示及び説明の便宜上、この１つの領域１０１ａを拡大して示すものとする。
【００４２】
図３Ｃに示す工程では、電極パッド１０３上に、例えばワイヤボンディング装置を用いてバンプ１０４を形成する。このバンプ１０４は、Ａｕよりなるボンディングワイヤにより形成される。
【００４３】
図４Ａは、図３ＣのＣ部（バンプ１０４）を拡大して示している。上記のワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、電極パッド１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
【００４４】
次に、図３Ｄに示す工程において、基板１０１Ａ上（保護層１０２上）に、例えばエポキシ系の樹脂材料よりなる絶縁層１０５を形成する。絶縁層１０５は、例えばラミネート（貼り付け）により、または塗布により形成される。この際、絶縁層１０５の上面からバンプ１０４の突起部１０４Ｂが露出するよう、絶縁層１０５は形成される。
【００４５】
このため、上記の絶縁層１０５は、例えばＮＣＦと呼ばれる、フィラーなどの硬度調整材料が殆ど添加されていない柔らかい樹脂材料が用いられることが好ましい。上記の柔らかい樹脂材料を用いることで、絶縁層１０５から突起部１０４Ｂを確実に露出させることができる。また、絶縁層１０５の厚さも、絶縁層１０５の形成時に突起部１０４Ｂが確実に絶縁層１０５の上面から突出するよう選定されている。
【００４６】
尚、絶縁層１０５は上記の材料に限定されず、様々な絶縁材料（樹脂材料）を用いて形成することが可能である。例えば、絶縁層１０５として、いわゆる通常用いられるビルドアップ樹脂（フィラー入りのエポキシ樹脂）や、ＡＣＦと呼ばれる樹脂材料を用いてもよい。
【００４７】
次に、図３Ｅに示す工程において、絶縁層１０５上に、例えば薄い銅箔よりなる導電層１０７Ａを貼り付ける。この導電層１０７Ａは、例えばＣｕよりなる支持層１１１と積層された状態で（導電層１０７Ａが支持層１１１で支持された状態で）絶縁層１０５に貼り付けられる。
【００４８】
図４Ｂは、図３ＥのＥ部（バンプ１０４付近）を拡大して示している。同図に示すように、本工程において導電層１０７Ａは、バンプ１０４によって押し上げられることにより支持層１１１側に盛り上がった状態となる。
【００４９】
次に、導電層１０７Ａを支持していた支持層１１１を除去する。図３Ｆは支持層１１１が除去された状態を示している。また、図４Ｃは図３ＦのＦ部（バンプ１０４付近）を拡大して示している。支持層１１１を除去することにより、絶縁層１０５の上部には導電層１０７Ａのみが形成された状態となる。この際、導電層１０７Ａのバンプ１０４と対向していない位置（非対向位置）は平坦面とされているが、バンプ１０４と対向する位置（対向位置）では前記のように絶縁層１０５はバンプ１０４により押し上げられて盛り上がった状態となっている。
【００５０】
また、図４Ｃに示される矢印Ｈ１は、基板１０１Ａの上面から導電層１０７Ａの非対向位置における上面までの高さを示している。また、同図に示される矢印Ｈ２は、基板１０１Ａの上面からバンプ１０４の先端部１０４Ｄまでの高さを示している。本実施例では、この各高さＨ１，Ｈ２が、Ｈ１<Ｈ２となるよう構成されている。
【００５１】
上記のように支持層１１１が除去されると、基板１０１Ａの上面に対して機械加工である研削処理が行われる。図３Ｆは、基板１０１Ａが研削装置に装着された状態を示している。この装着状態で、基板１０１Ａは図示しない吸着テーブルに吸引されることにより固定される。続いて、研削ロール１１２を用い、この研削ロール１１２を図中矢印方向に移動することにより研削処理が実施される。
【００５２】
研削ロール１１２は砥粒を焼き固めたものであり、これを回転させながら移動させることにより、被加工物の表面に対して研削処理を行うことができる。本実施例では、この研削ロール１１２の研削が行われる位置（研削位置という）の基板１０１Ａの上面からの高さ（これをＨとする）は、導電層１０７Ａの非対向位置における基板１０１Ａの上面から上面１０７Ｂまでの高さＨ１（以下、上面高さＨ１という）と等しいかそれより若干高く、かつバンプ１０４の先端部１０４Ｄの基板１０１Ａの上面からの高さＨ２（以下、突起高さＨ２という）よりは低い高さに設定されている（Ｈ１≦Ｈ<Ｈ２）。
【００５３】
このように研削ロール１１２の研削位置を設定し、この研削ロール１１２を図３Ｆに示す位置から図３Ｇに示す位置まで移動させることにより、導電層１０７Ａのバンプ１０４（突起部１０４Ｂ）と対向することにより盛り上がった部分は、研削ロール１１２により切削される。
【００５４】
この際、前記のように研削位置Ｈは上面高さＨ１よりも高く突起高さＨ２より低いため（Ｈ１≦Ｈ<Ｈ２）、導電層１０７Ａの上面１０７Ｂに対しては殆ど研削処理は行われない。これに対し、導電層１０７Ａの上面１０７Ｂよりも盛り上がった対向位置においては、導電層１０７Ａ及び突起部１０４Ｂが研削ロール１１２により研削される（除去される）。
【００５５】
図３Ｇは、上記のように研削ロール１１２による研削処理が行われた状態を示している。また図４Ｄは、図３ＧのＧ部（バンプ１０４付近）を拡大して示している。各図に示すように、上記した条件で研削ロール１１２で研削加工を行うことにより、対向位置における導電層１０７Ａ及びバンプ１０４の先端部１０４Ｄは研削処理により除去される。これにより、バンプ１０４の先端部１０４Ｄは導電層１０７Ａから露出し、かつ、その露出した先端部１０４Ｄと導電層１０７Ａの上面１０７Ｂとは凹凸のない面一な面となる。
【００５６】
先に説明した図３Ｃの固定で基板１０１Ａには複数のバンプ１０４が形成されるが、研削位置Ｈが一定とされた研削ロール１１２により全てのバンプ１０４に対して切削処理が実施されるため、各バンプ１０４の先端部１０４Ｄの突起高さＨ２（基板１０１Ａの上面からの高さ）は全て等しくなる。このように本実施例では、従来行われていたレベリング処理を実施することなく、全てのバンプ１０４の突起高さＨ２を等しくすることができる。
【００５７】
ワイヤボンディング法（ボンディングワイヤ）を用いて形成されるバンプ１０４は、生産性は高いが比較的高さのばらつきの大きいことが知られている。このようなバンプ１０４であっても、本実施例に係る製造方法を用いることにより、簡単な工程で容易にバンプ１０４の突起高さＨ２を等しくすることができ、製造される半導体装置１００の信頼性を高めることができる。尚、導電層１０７Ａは、後述する電解メッキの工程において、給電層（シード層）として用いられる。
【００５８】
次に、図３Ｈ〜図３Ｊに示す工程において、導電層１０７Ａを給電層（シード層）とした電解メッキにより、バンプ１０４に接続される導電パターン１０６を形成する。
【００５９】
この導電パターン１０６を形成する方法としては、例えば、いわゆるサブトラクティブ法と、セミアディティブ法とがあるが、本実施例ではサブトラクティブ法を用いた例について説明する。
【００６０】
先ず、図３Ｈに示す工程において、導電層１０７Ａを給電層とした電解メッキにより、導電層１０７Ａ及び先端部１０４Ｄ上に、例えばＣｕよりなる導電層１０８Ａを積層する。前記のように先端部１０４Ｄは導電層１０７Ａの上面１０７Ｂと面一であるため、ここで形成されたる導電層１０８Ａは凹凸のない平坦な良好な層となる。尚、図４Ｅは、図３ＨのＨ部（バンプ１０４付近）を拡大して示している。
【００６１】
次に、図３Ｉに示す工程において、導電層１０８Ａ上に開口部Ｒａを有するマスクパターンＲ１を形成する。マスパターンＲ１は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより、形成することができる。
【００６２】
次に、図３Ｊに示す工程において、マスクパターンＲ１をマスクにした、導電層１０７Ａ，１０８Ａのパターンエッチングを行うことにより、第１の導電層１０７と第２の導電層１０８が積層され、かつバンプ１０４に接続された導電パターン１０６が形成される。
【００６３】
例えば、上記の第１の導電パターン１０７は厚さが２〜３μｍ、第２の導電パターン１０８は厚さが３０〜４０μｍ程度に形成されるが、上記の数値は一例であり、本発明はこれらの数値に限定されるものではない。
【００６４】
上記の導電パターン１０６を形成するにあたっては、上記の導電層１０７Ａを給電層とすることで電解メッキを用いることが容易となっている。例えば、給電層（シード層）を無電解メッキにより形成する場合には、絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。また、スパッタリング法で給電層を形成する場合には、真空処理容器を有する高価な成膜装置が必要となるため、製造コストのアップにつながってしまう。
【００６５】
これに対して本実施例による方法では、デスミア処理や真空室でのスパッタリング処理が不要となり、単純な方法で容易に給電層（導電層１０７Ａ）を形成することが可能となる。このため、上記の方法によれば半導体装置を製造する方法が単純となり製造コストが抑制される。
【００６６】
次に、図３Ｋに示す工程において、必要に応じて、導電パターン１０６（Ｃｕ）の表面の粗化処理を施した後、絶縁層１０５上に、開口部１０９Ａを有するソルダーレジスト層（絶縁層）１０９を形成する。開口部１０９Ａからは、導電パターン１０６の一部が露出するようにする。
【００６７】
次に、図３Ｌに示す工程において、必要に応じて基板１０１Ａの裏面研削を行い、基板１０１Ａを所定の厚さとする。
【００６８】
次に、図３Ｍに示す工程において、必要に応じて開口部１０９Ａから露出する導電パターン１０６上にはんだバンプ１１０を形成する。さらに、基板１０１Ａのダイシングを行って半導体チップを個片化し、これにより図１Ａに示した半導体装置１００を製造することができる。
【００６９】
ところで、上記の製造方法では、導電パターン１０６をサブトラクティブ法により形成しているが、導電パターン１０６をセミアディティブ法を用いて形成してもよい。この場合、例えば、上記の製造方法において図３Ａ〜図３Ｇに示した工程を実施した後、図３Ｈ〜図３Ｊの工程に換えて、以下に説明する工程を実施すればよい。
【００７０】
即ち、図５に示すように、導電層１０７Ａ上に開口部Ｒｂを有するマスクパターンＲ２を形成する。このマスパターンＲ２は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより形成することができる。
【００７１】
次に、導電層１０７Ａを給電層（シード層）とする電解メッキを実施し、開口部Ｒｂから露出する導電層１０７Ａ上に第２の導電パターンを形成する。その後、マスクパターンＲ２を剥離し、更にマスクパターンＲ２を剥離することで露出する余剰な給電層１０７Ａをエッチングにより除去し、これにより図３Ｊに示す導電パターン１０６を形成することができる。
【００７２】
また、上記の製造方法では、図３Ｄ〜図３Ｅの工程において、基板１０１Ａ上に絶縁層１０５を形成した後、絶縁層１０５上に導電層１０７Ａを貼り付けているが、予め絶縁層１０５と導電層１０７Ａを積層したものを基板１０１Ａに貼り付けてもよい。
【００７３】
この場合、例えば、上記の製造方法において図３Ａ〜図３Ｃに示した工程を実施した後、図３Ｄ〜図３Ｅの工程に換えて、以下に説明する工程を実施すればよい。
【００７４】
即ち、図６に示すように、支持層１１１に積層された絶縁層１０５と導電層１０７Ａを基板１０１Ａに貼り付けてもよい。この後、先に説明した図３Ｆ以下の工程を実施することで、半導体装置１００を形成することができる。
【００７５】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。具体的には、基板１０１Ａとして半導体基板に代えてガラス基板や多層配線基板を用いることも可能であり、よってこれらの基板を用いる各種電子装置への定期用が可能となる。
【図面の簡単な説明】
【００７６】
【図１Ａ】図１Ａは、本発明の一実施例である半導体装置を示す断面図である。
【図１Ｂ】図１Ｂは、図１Ａにおけるバンプ近傍を拡大して示す断面図である。
【図２】図２は、本発明の一実施例である回路基板を示す断面図である。
【図３Ａ】図３Ａは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１）である。
【図３Ｂ】図３Ｂは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その２）である。
【図３Ｃ】図３Ｃは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その３）である。
【図３Ｄ】図３Ｄは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その４）である。
【図３Ｅ】図３Ｅは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その５）である。
【図３Ｆ】図３Ｆは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その６）である。
【図３Ｇ】図３Ｇは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その７）である。
【図３Ｈ】図３Ｈは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その８）である。
【図３Ｉ】図３Ｉは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その９）である。
【図３Ｊ】図３Ｊは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１０）である。
【図３Ｋ】図３Ｋは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１１）である。
【図３Ｌ】図３Ｌは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１２）である。
【図３Ｍ】図３Ｍは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１３）である。
【図４Ａ】図４Ａは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１４）である。
【図４Ｂ】図４ＢＡは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１５）である。
【図４Ｃ】図４ＣＡは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１６）である。
【図４Ｄ】図４Ｄは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１７）である。
【図４Ｅ】図４Ｅは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１８）である。
【図５】図５は、本発明の一実施例である半導体装置の製造方法の変形例を説明するための断面図（その１）である。
【図６】図６は、本発明の一実施例である半導体装置の製造方法の変形例を説明するための断面図（その２）である。
【符号の説明】
【００７７】
１００  半導体装置
１０１  半導体チップ
１０１Ａ  基板
１０１ａ  領域
１０１ｂ  デバイス面
１０２  保護層
１０３  電極パッド
１０４  バンプ
１０４Ａ  バンプ本体
１０４Ｂ  突起部
１０４Ｃ  接続部
１０４Ｄ  先端部
１０５  絶縁層
１０６  導電パターン
１０７  第１の導電パターン
１０７Ａ  導電層
１０８  第２の導電パターン
１０８Ａ  導電層
１０９  ソルダーレジスト層
１１０  はんだバンプ
【図１Ａ】
2008235555.tif 000003
【図１Ｂ】
2008235555.tif 000004
【図２】
2008235555.tif 000005
【図３Ａ】
2008235555.tif 000006
【図３Ｂ】
2008235555.tif 000007
【図３Ｃ】
2008235555.tif 000008
【図３Ｄ】
2008235555.tif 000009
【図３Ｅ】
2008235555.tif 000010
【図３Ｆ】
2008235555.tif 000011
【図３Ｇ】
2008235555.tif 000012
【図３Ｈ】
2008235555.tif 000013
【図３Ｉ】
2008235555.tif 000014
【図３Ｊ】
2008235555.tif 000015
【図３Ｋ】
2008235555.tif 000016
【図３Ｌ】
2008235555.tif 000017
【図３Ｍ】
2008235555.tif 000018
【図４Ａ】
2008235555.tif 000019
【図４Ｂ】
2008235555.tif 000020
【図４Ｃ】
2008235555.tif 000021
【図４Ｄ】
2008235555.tif 000022
【図４Ｅ】
2008235555.tif 000023
【図５】
2008235555.tif 000024
【図６】
2008235555.tif 000025