(57)【要約】【課題】高精度かつ迅速に表示パネルを駆動できる表示パネル駆動回路を提供する。【解決手段】表示パネル駆動回路は、差動増幅段と出力増幅段とを有しＤＡＣ出力を電力増幅する第１の差動増幅回路と、第１の差動増幅回路と外部との間を開閉するスイッチ回路と、差動増幅段を有する第２の差動増幅回路と、ＤＡＣと第２の差動増幅回路との間を開閉するスイッチ回路と、第２の差動増幅回路の非反転入力端子に一端が接続されたコンデンサと、第２の差動増幅回路の出力端子とコンデンサの他端との間を開閉するスイッチ回路と、第２の差動増幅回路と外部との間を開閉するスイッチ回路と、ＤＡＣとコンデンサの他端との間を開閉するスイッチ回路と、第１の期間において第１の差動増幅回路の出力信号を外部に供給し、第２の期間において第２の差動増幅回路の出力信号を外部に供給するように制御する制御回路とを具備する。【選択図】図２
2008026783.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル画像信号をアナログ画像信号に変換するディジタル／アナログ変換回路と、
非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する差動増幅段と、前記差動増幅段によって増幅された信号をさらに増幅して出力端子に供給する出力増幅段とを有し、制御信号に従って、前記ディジタル／アナログ変換回路から非反転入力端子に供給されるアナログ画像信号を電力増幅する第１の差動増幅回路と、
前記第１の差動増幅回路の出力端子と外部負荷端子との間の信号経路を開閉する第１のスイッチ回路と、
非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する差動増幅段を有する第２の差動増幅回路と、
前記ディジタル／アナログ変換回路と前記第２の差動増幅回路の非反転入力端子との間の信号経路を開閉する第２のスイッチ回路と、
前記第２の差動増幅回路の非反転入力端子に一端が接続されたコンデンサと、
前記第２の差動増幅回路の出力端子と前記コンデンサの他端との間の信号経路を開閉する第３のスイッチ回路と、
前記第２の差動増幅回路の出力端子と前記外部負荷端子との間の信号経路を開閉する第４のスイッチ回路と、
前記ディジタル／アナログ変換回路と前記コンデンサの他端との間の信号経路を開閉する第５のスイッチ回路と、
第１の期間において、前記第１の差動増幅回路を動作させるように制御信号を生成すると共に、前記第１〜第３のスイッチ回路を閉じて前記第４及び第５のスイッチ回路を開くように制御し、第２の期間において、前記第１の差動増幅回路の動作を停止させるように制御信号を生成すると共に、前記第１〜第３のスイッチ回路を開いて前記第４及び第５のスイッチ回路を閉じるように制御する制御回路と、
を具備する表示パネル駆動回路。
【請求項２】
ディジタル画像信号をアナログ画像信号に変換するディジタル／アナログ変換回路と、
非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する差動増幅段と、前記差動増幅段によって増幅された信号をさらに増幅して出力端子に供給する出力増幅段とを有し、制御信号に従って、前記ディジタル／アナログ変換回路から非反転入力端子に供給されるアナログ画像信号を電力増幅する第１の差動増幅回路と、
前記第１の差動増幅回路の出力端子と外部負荷端子との間の信号経路を開閉する第１のスイッチ回路と、
非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する差動増幅段であって、前記第１の差動増幅回路の差動増幅段を構成するトランジスタよりもサイズが大きいトランジスタによって構成されている差動増幅段を有し、前記ディジタル／アナログ変換回路から非反転入力端子に供給されるアナログ画像信号を差動増幅して出力端子に供給する第２の差動増幅回路と、
前記第２の差動増幅回路の出力端子と前記外部負荷端子との間の信号経路を開閉する第２のスイッチ回路と、
第１の期間において、前記第１の差動増幅回路を動作させるように制御信号を生成すると共に、前記第１のスイッチ回路を閉じて前記第２のスイッチ回路を開くように制御し、第２の期間において、前記第１の差動増幅回路の動作を停止させるように制御信号を生成すると共に、前記第１のスイッチ回路を開いて前記第２のスイッチ回路を閉じるように制御する制御回路と、
を具備する表示パネル駆動回路。
【請求項３】
前記第１及び第２の差動増幅回路の各々が、出力端子から反転入力端子にフィードバックがかけられることにより、ボルテージフォロア回路として動作する、請求項１又は２記載の表示パネル駆動回路。
【請求項４】
前記第１の差動増幅回路が、Ｐチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する第１の差動増幅段と、Ｎチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する第２の差動増幅段と、Ｐチャネルトランジスタ及びＮチャネルトランジスタを有し、前記第１及び第２の差動増幅段によってそれぞれ増幅された２つの信号に基づいてプッシュプル動作を行うことにより得られた信号を出力端子に供給する出力増幅段とを含む、請求項１〜３のいずれか１項記載の表示パネル駆動回路。
【請求項５】
前記第１の差動増幅回路の出力増幅段が、Ｂ級プッシュプル動作を行う、請求項４記載の表示パネル駆動回路。
【請求項６】
前記第２の差動増幅回路が、Ｐチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する第１の差動増幅段と、Ｎチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して前記出力端子に供給する第２の差動増幅段とを含む、請求項１〜５のいずれか１項記載の表示パネル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動するための表示パネル駆動回路に関し、特に、複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が内蔵されている液晶表示パネルを駆動するための表示パネル駆動回路に関する。
【背景技術】
【０００２】
近年普及している携帯電話機やＰＤＡ（Personal Digital Assistance：個人用携帯情報端末）に代表される携帯端末においては、例えば、液晶表示パネルが用いられ、液晶表示パネルを駆動するために、表示パネル駆動回路が搭載されている。
【０００３】
液晶表示パネルを駆動する１つの方式として、液晶表示パネル上において２次元マトリクス状に配置されたドット毎に複数のアクティブ素子を配置し、これらのアクティブ素子によってドットを駆動するアクティブマトリクス方式が用いられている。アクティブ素子としては、ＴＦＴが広く用いられる。ＴＦＴのソースを駆動するための表示パネル駆動回路（ソースドライバ）においては、高画質の基準の１つである多階調化を実現するために、各階調に対応した正確な駆動電圧をＴＦＴに供給できることが重要となる。
【０００４】
一般に、ソースドライバには、液晶表示パネルのソースライン毎に、画像データをアナログ画像信号に変換するＤＡＣ（Digital Analog Converter：ディジタルアナログコンバータ）と、ＤＡＣの出力に基づいてＴＦＴのソースを駆動する演算増幅回路とが含まれている。演算増幅回路の例としては、ソースライン毎にオペアンプを用いてボルテージフォロア回路を構成し、ＤＡＣ出力のインピーダンス変換を行うことが多い。その場合に、理想的には、ＤＡＣの出力電圧とオペアンプの出力電圧（ＴＦＴのソース電圧）とは等しくなるはずである。
【０００５】
しかしながら、実際には、オペアンプの出力電圧にオフセット電圧が存在するので、ＤＡＣの出力電圧とオペアンプの出力電圧との間にオフセット電圧分のずれが生じる。一般に、オペアンプの入力換算オフセット電圧は±２０ｍＶ程度となるので、ＤＡＣの出力電圧とオペアンプの出力電圧との間にずれが生じると共に、複数のＤＡＣが同じ階調を出力する場合において、これらのオペアンプの出力電圧間に最大４０ｍＶのずれが生じることになる。このような電圧がＴＦＴに供給されると、色違い等の画質劣化を引き起こしてしまう。
【０００６】
そこで、従来から、オフセット電圧を低減する方法として、オフセットキャンセルと呼ばれる手法が知られている。オフセットキャンセルとは、オペアンプの入力端子に接続されたコンデンサにオペアンプの出力端子からオフセット電圧を充電しておき、オペアンプの出力電圧を液晶表示パネルに出力する際に、コンデンサに充電しておいた電圧を用いてオフセット電圧を相殺するという手法である。しかしながら、この方法には、オフセット電圧の充電に時間がかかることや、オペアンプの出力端子にオフセットキャンセル用のコンデンサのみが接続されて負荷容量が小さくなったときにオペアンプが発振し易いといった問題点がある。
【０００７】
関連する技術として、下記の特許文献１には、ＤＡＣと、ＤＡＣからの電圧をインピーダンス変換して出力するボルテージフォロア回路と、ボルテージフォロア回路と負荷容量との間に接続された第１のスイッチング素子と、ＤＡＣからの電圧をボルテージフォロア回路及び第１のスイッチング素子を経由せずに負荷容量に供給するバイパス線と、バイパス線の途中に接続された第２のスイッチング素子とを有する電圧供給装置が開示されている。
【０００８】
この電圧供給装置によれば、オフセットキャンセル回路を必要とせずに、高精度かつ迅速に、必要な充電電圧を得ることができるとされている。しかしながら、この電圧供給装置においては、単位時間当たりに供給できる電荷量が小さいＤＡＣによって負荷容量の充電が行われるので、オフセットキャンセルのために時間がかかるという問題点が解決されていない。また、ボルテージフォロア回路の発振の問題については、特に説明されていない。
【特許文献１】特開２００１−１８８６１５（第１頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、高精度かつ迅速に表示パネルを駆動することができる表示パネル駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の第１の観点に係る表示パネル駆動回路は、（ａ）ディジタル画像信号をアナログ画像信号に変換するディジタル／アナログ変換回路と、（ｂ）非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する差動増幅段と、差動増幅段によって増幅された信号をさらに増幅して出力端子に供給する出力増幅段とを有し、制御信号に従って、ディジタル／アナログ変換回路から非反転入力端子に供給されるアナログ画像信号を電力増幅する第１の差動増幅回路と、（ｃ）第１の差動増幅回路の出力端子と外部負荷端子との間の信号経路を開閉する第１のスイッチ回路と、（ｄ）非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する差動増幅段を有する第２の差動増幅回路と、（ｅ）ディジタル／アナログ変換回路と第２の差動増幅回路の非反転入力端子との間の信号経路を開閉する第２のスイッチ回路と、（ｆ）第２の差動増幅回路の非反転入力端子に一端が接続されたコンデンサと、（ｇ）第２の差動増幅回路の出力端子とコンデンサの他端との間の信号経路を開閉する第３のスイッチ回路と、（ｈ）第２の差動増幅回路の出力端子と外部負荷端子との間の信号経路を開閉する第４のスイッチ回路と、（ｉ）ディジタル／アナログ変換回路とコンデンサの他端との間の信号経路を開閉する第５のスイッチ回路と、（ｊ）第１の期間において、第１の差動増幅回路を動作させるように制御信号を生成すると共に、第１〜第３のスイッチ回路を閉じて第４及び第５のスイッチ回路を開くように制御し、第２の期間において、第１の差動増幅回路の動作を停止させるように制御信号を生成すると共に、第１〜第３のスイッチ回路を開いて第４及び第５のスイッチ回路を閉じるように制御する制御回路とを具備する。
【００１１】
また、本発明の第２の観点に係る表示パネル駆動回路は、（ａ）ディジタル画像信号をアナログ画像信号に変換するディジタル／アナログ変換回路と、（ｂ）非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する差動増幅段と、差動増幅段によって増幅された信号をさらに増幅して出力端子に供給する出力増幅段とを有し、制御信号に従って、ディジタル／アナログ変換回路から非反転入力端子に供給されるアナログ画像信号を電力増幅する第１の差動増幅回路と、（ｃ）第１の差動増幅回路の出力端子と外部負荷端子との間の信号経路を開閉する第１のスイッチ回路と、（ｄ）非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する差動増幅段であって、第１の差動増幅回路の差動増幅段を構成するトランジスタよりもサイズが大きいトランジスタによって構成されている差動増幅段を有し、ディジタル／アナログ変換回路から非反転入力端子に供給されるアナログ画像信号を差動増幅して出力端子に供給する第２の差動増幅回路と、（ｅ）第２の差動増幅回路の出力端子と外部負荷端子との間の信号経路を開閉する第２のスイッチ回路と、（ｆ）第１の期間において、第１の差動増幅回路を動作させるように制御信号を生成すると共に、第１のスイッチ回路を閉じて第２のスイッチ回路を開くように制御し、第２の期間において、第１の差動増幅回路の動作を停止させるように制御信号を生成すると共に、第１のスイッチ回路を開いて第２のスイッチ回路を閉じるように制御する制御回路とを具備する。
【００１２】
ここで、第１及び第２の差動増幅回路の各々が、出力端子から反転入力端子にフィードバックがかけられることにより、ボルテージフォロア回路として動作するようにしても良い。
【００１３】
また、第１の差動増幅回路が、Ｐチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する第１の差動増幅段と、Ｎチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する第２の差動増幅段と、Ｐチャネルトランジスタ及びＮチャネルトランジスタを有し、第１及び第２の差動増幅段によってそれぞれ増幅された２つの信号に基づいてプッシュプル動作を行うことにより得られた信号を出力端子に供給する出力増幅段とを含むようにしても良い。さらに、第１の差動増幅回路の出力増幅段が、Ｂ級プッシュプル動作を行うようにしても良い。
【００１４】
また、第２の差動増幅回路が、Ｐチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する第１の差動増幅段と、Ｎチャネルトランジスタの差動対を有し、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅して出力端子に供給する第２の差動増幅段とを含むようにしても良い。
【発明の効果】
【００１５】
本発明によれば、駆動能力の高い第１の差動増幅回路とオフセット電圧をキャンセルした第２の差動増幅回路とを交互に用いることにより、高精度かつ迅速に表示パネルを駆動することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る表示パネル駆動回路と液晶表示パネルとを含む構成を示す図である。図１においては、演算増幅部２００と、Ｄ／Ａ（ディジタル／アナログ）変換部３００と、ＲＡＭ（Random Access Memory：ランダムアクセスメモリ）４００と、ゲート電位生成回路５００と、コモン電位生成回路６００と、電源回路７００と、制御回路８００とを含む表示パネル駆動回路と、液晶表示パネル１００とが示されている。
【００１７】
図１に示すようなアクティブマトリクス型の液晶表示パネル１００においては、例えば、７２０×１３２個のドットに対応して、同数のＴＦＴ１１１、１１２、・・・が２次元マトリクス状に配置されている。各列のＴＦＴのソースは、ソースラインＳ１、Ｓ２、・・・のそれぞれに接続されており、各行のＴＦＴのゲートは、ゲートラインＧ１、Ｇ２、・・・のそれぞれに接続されている。
【００１８】
ＴＦＴ１１１、１１２、・・・は、オン状態となったときに、ソースに供給される画像信号をドレインから出力することによって、液晶表示パネル１００の複数のセグメント電極Ｅ１１１、Ｅ１１２、・・・に画像信号を供給する。液晶表示パネル１００においては、複数のセグメント電極Ｅ１１１、Ｅ１１２、・・・に対向して、図示されていないコモン電極が設けられていて、複数のセグメント電極とコモン電極との間に形成される容量が、液晶容量Ｃ１１１、Ｃ１１２、・・・として表されている。以下においては、液晶容量Ｃ１１１、Ｃ１１２、・・・を形成するセグメント電極とコモン電極と液晶とを、総称して液晶セルという。
【００１９】
演算増幅部２００は、電力増幅動作を行う複数の演算増幅回路２０１、２０２、・・・を含んでいる。後述する複数のディジタル／アナログ変換回路から出力されるアナログ画像信号が、それぞれの演算増幅回路２０１、２０２、・・・に入力される。演算増幅回路２０１、２０２、・・・から出力される画像信号は、液晶表示パネル１００のソースラインＳ１、Ｓ２、・・・にそれぞれ供給される。ここで、例えば、ソースラインＳ１に供給される画像信号は、ＴＦＴ１１１、１２１、・・・のソースに印加され、ソースラインＳ２に供給される画像信号は、ＴＦＴ１１２、１２２、・・・のソースに印加される。
【００２０】
Ｄ／Ａ変換部３００は、ＲＡＭ４００から読み出された画像データ（ディジタル画像信号）をアナログ画像信号に変換する複数のＤＡＣ（ディジタル／アナログ変換回路）３０１、３０２、・・・を含んでいる。ＤＡＣ３０１、３０２、・・・の各々は、複数の抵抗を用いた抵抗回路網型ＤＡＣであり、それらの抵抗の値をγ補正の特性を持たせた値に設定することによって、入力された画像データをγ補正が施された画像信号に変換することができる。ＤＡＣ３０１、３０２、・・・から出力されるアナログ画像信号は、既に説明したように、演算増幅回路２０１、２０２、・・・に入力される。
【００２１】
ＲＡＭ４００は、外部のＭＰＵ（マイクロプロセッサ）等から入力される赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画像データを一時的に格納し、ＤＡＣ３０１、３０２、・・・に出力する。
【００２２】
ゲート電位生成回路５００は、制御回路８００から供給される制御信号に従って、画像信号が供給される液晶表示パネル１００のラインに対応して、ゲートラインＧ１、Ｇ２、・・・の内の選択された１つにハイレベルのゲート信号を供給する。
コモン電位生成回路６００は、制御回路８００から供給される制御信号に従って、コモン電位を生成して、液晶表示パネル１００のコモン電極にコモン電位を供給する。
【００２３】
電源回路７００は、外部から供給される電源電圧をチャージポンプ動作により昇圧又は降圧して所望の電源電位を生成し、演算増幅部２００、Ｄ／Ａ変換部３００、ゲート電位生成回路５００、及び、コモン電位生成回路６００に供給する。
【００２４】
制御回路８００は、液晶表示パネル表示に用いられる垂直同期信号及び水平同期信号に基づいて、ＲＡＭ４００からの画像データの読出し動作を制御すると共に、Ｄ／Ａ変換部３００のＤＡＣ３０１、３０２、・・・、演算増幅部２００の演算増幅回路２０１、２０２、・・・、ゲート電位生成回路５００、及び、コモン電位生成回路６００を制御する。
【００２５】
図１に示すようなアクティブマトリクス型液晶表示パネルにおいては、演算増幅回路２０１、２０２、・・・が、ＴＦＴ１１１、１１２、・・・を介して、液晶容量Ｃ１１１、Ｃ１１２、・・・にそれぞれ電荷を充電することによって、液晶セルに所望の色を表示させる。液晶容量Ｃ１１１、Ｃ１１２、・・・に電荷を充電するためには、ある程度の駆動能力が必要であるので、演算増幅回路２０１、２０２、・・・において、一般的にオペアンプが用いられる。しかしながら、オペアンプにおいては、トランジスタの特性のばらつきによって発生するオフセット電圧が入力換算値で±２０ｍＶとなり、色むら等の画質劣化を引き起こすので、オフセット電圧を低減する必要がある。
【００２６】
図２は、本発明の第１の実施形態において用いられる演算増幅回路の構成を示す回路図である。
既に説明したように、演算増幅部２００は、複数の演算増幅回路２０１、２０２、・・・を含んでおり、図２においては、例として演算増幅回路２０１の構成が示されている。他の演算増幅回路２０２、２０３、・・・の構成も、演算増幅回路２０１と同様である。
【００２７】
演算増幅回路２０１は、ＤＡＣ３０１から画像信号入力端子Ｐ１に供給される入力電圧ＶＩＮを電力増幅する第１の差動増幅回路（オペアンプ）２１１と、第１のオペアンプ２１１の出力端子と外部負荷端子Ｐ２との間の信号経路を開閉するスイッチＳＷ１と、第２の差動増幅回路（オペアンプ）２１２と、第２のオペアンプ２１２のオフセット電圧をキャンセルするためのオフセットキャンセル回路２１３とを含んでいる。外部負荷端子Ｐ２には、液晶表示パネルにおいてＴＦＴを介して液晶容量が負荷として接続されるが、図２においては、これを負荷容量ＣＬとして表している
【００２８】
第１のオペアンプ２１１は、制御信号（イネーブル信号）Ｓ０が活性化されると増幅動作を行う２段構成の差動増幅回路であり、第２のオペアンプ２１２は、常に増幅動作を行う１段構成の差動増幅回路である。第１のオペアンプ２１１及び第２のオペアンプ２１２の各々は、出力端子から反転入力端子に対して出力信号が１００％フィードバックされることにより、ボルテージフォロア回路として動作する。
【００２９】
スイッチＳＷ１は、制御信号Ｓ１に従って、第１のオペアンプ２１１の出力端子と外部負荷端子Ｐ２との間の信号経路を開閉する。オフセットキャンセル回路２１３は、第２のオペアンプ２１２の非反転入力端子と出力端子との間に発生するオフセット電圧を充電するコンデンサＣＨと、制御信号Ｓ１又はＳ２に従ってそれぞれの信号経路を開閉するスイッチＳＷ２〜ＳＷ５とを有している。スイッチＳＷ１〜ＳＷ５の各々は、例えば、ＰチャネルトランジスタとＮチャネルトランジスタとを組み合わせたアナログスイッチによって構成される。
【００３０】
コンデンサＣＨの第１の端子は、第２のオペアンプ２１２の非反転入力端子（ノードＡ）に接続されており、コンデンサＣＨの第２の端子は、スイッチＳＷ３とスイッチＳＷ５との接続点（ノードＢ）に接続されている。
【００３１】
スイッチＳＷ２は、制御信号Ｓ１に従って、画像信号入力端子Ｐ１と第２のオペアンプ２１２の非反転入力端子との間の信号経路の開閉を行う。スイッチＳＷ３は、制御信号Ｓ１に従って、第２のオペアンプ２１２の出力端子とノードＢとの間の信号経路の開閉を行い、スイッチＳＷ４は、制御信号Ｓ２に従って、第２のオペアンプ２１２の出力端子と外部負荷端子Ｐ２との間の信号経路の開閉を行う。スイッチＳＷ５は、制御信号Ｓ２に従って、画像信号入力端子Ｐ１とノードＢとの間の信号経路の開閉を行う。
【００３２】
図２を参照しながら、演算増幅回路２０１の動作について説明する。
第１の期間において、制御信号Ｓ０及びＳ１が活性化され、制御信号Ｓ２が非活性化されて、第１のオペアンプ２１１が増幅動作を開始すると共に、スイッチＳＷ１〜ＳＷ３がオンとなり、スイッチＳＷ４及びＳＷ５がオフとなる。これによって、第１のオペアンプ２１１が入力電圧ＶＩＮをバッファして出力し、第１のオペアンプ２１１の出力電圧が外部負荷端子Ｐ２に供給される。ここで、第１のオペアンプ２１１の出力電圧には、オフセット電圧が含まれている。また、第２のオペアンプ２１２の非反転入力端子と出力端子との間に存在するオフセット電圧が、コンデンサＣＨに充電される。
【００３３】
ここで、コンデンサＣＨの容量は、例えば、１ｐＦである。コンデンサＣＨの容量を大きくする程、リーク電流又は第２のオペアンプ２１２の入力ゲート容量によって発生するオフセット電圧のキャンセルの誤差が低減され、より正確なオフセットキャンセルを行うことができる。出力端子の負荷が軽くなると通常のオペアンプは発振し易くなるが、第２のオペアンプ２１２は１段構成であるので、負荷の状態に関わらず動作が安定しており、発振の問題を回避できる。
【００３４】
次に、第２の期間において、制御信号Ｓ０及びＳ１が非活性化され、制御信号Ｓ２が活性化されて、第１のオペアンプ２１１が増幅動作を停止すると共に、スイッチＳＷ１〜ＳＷ３がオフとなり、スイッチＳＷ４及びＳＷ５がオンとなる。出力端子が開放状態となると第１のオペアンプ２１１は発振し易くなるが、制御信号Ｓ０を非活性化することにより増幅動作が停止するので、発振の問題を回避できる。
【００３５】
第２のオペアンプ２１２の非反転入力端子に印加される電圧は、入力電圧ＶＩＮに対して、コンデンサＣＨに充電されたオフセット電圧を引いたものとなる。従って、第２のオペアンプ２１２の非反転入力端子と出力端子との間に発生するオフセット電圧が、コンデンサＣＨに充電されたオフセット電圧と相殺され、第２のオペアンプ２１２は、オフセット電圧がキャンセルされた出力電圧を生成し、これによって液晶セルを駆動することができる。
【００３６】
演算増幅回路２０１は、以上のような動作を行うことにより、液晶セルに対して、まず、駆動能力の高い第１のオペアンプ２１１を用いて、入力電圧ＶＩＮ近くまで液晶セルの充電を行い、その後、駆動能力は低いがオフセット電圧がキャンセルされた第２のオペアンプ２１２を用いて、入力電圧ＶＩＮに至るまで正確に充電を行う。オフセットキャンセル回路２１３において、オフセット電圧をコンデンサＣＨに充電するための時間が必要であるが、本実施形態においては、第１のオペアンプ２１１が液晶セルに対して充電を行っている間に、第２のオペアンプ２１２に発生したオフセット電圧をコンデンサＣＨに充電することができる。
【００３７】
本実施形態においては、第１のオペアンプ２１１が液晶セルを充電するために要する時間（第１の期間）が６μｓ程度であり、その間に、第２のオペアンプ２１２に発生するオフセット電圧がコンデンサＣＨに充電される。その後、第２の期間において、第２のオペアンプ２１２が液晶セルを充電して定常状態となるが、第２のオペアンプ２１２が液晶セルを充電するために要する時間は４μｓ程度である。全体として、液晶セルを充電するために要する時間は、１０μｓ程度で済むため、近年、液晶セルへの書込みの高速化が要求される中で、液晶セルを充電する時間が１２μｓ〜１３μｓに限定されるような場合においても適用することができる。
【００３８】
図３は、図２に示す第１のオペアンプの具体的な構成例を示す回路図である。
図３に示すように、第１のオペアンプ２１１は、ＰチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳ型電界効果トランジスタ、以下においては、「Ｐチャネルトランジスタ」ともいう）ＱＰ１〜ＱＰ３及びＱＰ１６と、ＮチャネルＭＯＳＦＥＴ（以下においては、「Ｎチャネルトランジスタ」ともいう）ＱＮ１〜ＱＮ５及びＱＮ１９とを含んでいる。第１のオペアンプ２１１には、電源電圧ＶＤＤ及びＶＳＳが供給される。
【００３９】
トランジスタＱＮ１〜ＱＮ３及びＱＰ１〜ＱＰ２は、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する差動増幅段を構成しており、トランジスタＱＰ３及びＱＮ４は、差動増幅段によって増幅された信号をさらに増幅して出力端子に供給する出力増幅段を構成している。トランジスタＱＮ５は、第１のオペアンプ２１１の増幅動作をオン／オフするスイッチとしての機能を有する。制御信号Ｓ０がハイレベルに活性化されると、トランジスタＱＮ５がオン状態となって、第１のオペアンプ２１１が増幅動作を行う。一方、制御信号Ｓ０がローレベルに非活性化されると、トランジスタＱＮ５がオフ状態となって、第１のオペアンプ２１１は増幅動作を行わない。また、その場合に、トランジスタＱＰ１６がオン状態となり、かつ、トランジスタＱＮ１９がオフ状態となることで、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に貫通電流が流れることを防止する。
【００４０】
基準電圧ＶＲＥＦ１及びＶＲＥＦ２は、トランジスタＱＮ３及びＱＮ４に一定の電流を流すために用いられ、トランジスタＱＮ３及びＱＮ４は、定電流源として機能する。トランジスタＱＰ１及びＱＰ２は、カレントミラー回路を構成し、両方のトランジスタに流れるドレイン電流が同じになるように動作する。トランジスタＱＮ１及びＱＮ２は差動対を構成し、トランジスタＱＮ１のゲートに入力電圧ＶＩＮが印加されると、差動増幅された電圧がトランジスタＱＮ１のドレインに発生する。この電圧は、トランジスタＱＰ３によってさらに増幅され、出力電圧ＶＯＵＴとなる。出力電圧ＶＯＵＴは、トランジスタＱＮ２のゲートにフィードバックされるので、ネガティブフィードバックの働きにより、入力電圧ＶＩＮと出力電圧ＶＯＵＴとがほぼ等しくなる。
【００４１】
このように、第１のオペアンプ２１１は、差動増幅段と出力増幅段とを有する２段構成となっており、オペアンプの開ループ周波数特性上に現れる支配的なポール（特性の変化点）の数は２であるので、利得が１になる周波数よりも第２のポールの周波数が低いと発振する。発振を防止するためには、第１のポールの周波数を低くして第２のポールの周波数を高くすれば良いのであるが、外部に接続される負荷容量が小さくなると、第１のポールの周波数が高くなるので発振し易くなる。一方、定電流値を大きくすれば発振し難くなるが、消費電流が増大してしまう。
【００４２】
図４は、図２に示す第２のオペアンプの具体的な構成例を示す回路図である。
図４に示すように、第２のオペアンプ２１２は、ＰチャネルトランジスタＱＰ４及びＱＰ５と、ＮチャネルトランジスタＱＮ６〜ＱＮ８とを含んでいる。これらのトランジスタは、非反転入力端子及び反転入力端子にそれぞれ印加される２つの信号を差動増幅する差動増幅段を構成しており、その動作は、第１のオペアンプ２１１の差動増幅段と同様である。このように、第２のオペアンプ２１２は、差動増幅段のみを有する１段構成となっており、オペアンプの開ループ周波数特性上に現れる支配的なポールの数は１であるので、外部に接続される負荷容量に関わらず発振しない。
【００４３】
図５は、図２に示す第１のオペアンプの他の構成例を示す回路図である。
図５に示すように、第１のオペアンプ２１１は、ＰチャネルトランジスタＱＰ６〜ＱＰ１１及びＱＰ１７と、ＮチャネルトランジスタＱＮ９〜ＱＮ１４及びＱＮ２０と、トランジスタによって構成される２つの定電流源とを含んでいる。
【００４４】
トランジスタＱＮ９〜ＱＮ１０及びＱＰ６〜ＱＰ７と、電源電圧ＶＳＳに接続された第１の定電流源とは、第１の差動増幅段を構成し、トランジスタＱＰ８〜ＱＰ９及びＱＮ１１〜ＱＮ１２と、電源電圧ＶＤＤに接続された第２の定電流源とは、第２の差動増幅段を構成している。ここで、第１の差動増幅段は、ＮチャネルトランジスタＱＮ９〜ＱＮ１０の差動対を有し、第２の差動増幅段は、ＰチャネルトランジスタＱＰ８〜ＱＰ９の差動対を有している。また、トランジスタＱＰ１０とＱＮ１３とは、プッシュプルの出力増幅段を構成している。
【００４５】
トランジスタＱＮ１４は、第１の差動増幅段の増幅動作をオン／オフするスイッチとしての機能を有し、トランジスタＱＰ１１は、第２の差動増幅段の増幅動作をオン／オフするスイッチとしての機能を有する。制御信号Ｓ０がハイレベルに活性化されると、トランジスタＱＮ１４及びＱＰ１１がオン状態となって、第１のオペアンプ２１１が増幅動作を行う。一方、制御信号Ｓ０がローレベルに非活性化されると、トランジスタＱＮ１４及びＱＰ１１がオフ状態となって、第１のオペアンプ２１１は増幅動作を行わない。また、その場合に、トランジスタＱＰ１７がオン状態となり、かつ、トランジスタＱＮ２０がオン状態となることで、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に貫通電流が流れることを防止する。
【００４６】
図５に示すような構成によれば、出力増幅段をＮチャネルトランジスタとＰチャネルトランジスタとをプッシュプル接続した構成としているので、液晶セルに正の電圧を供給する場合にも負の電圧を供給する場合にも駆動能力を高めることができる。
【００４７】
図５においては、出力増幅段がＡＢ級プッシュプル動作を行うようになっているが、不感帯が存在するようにして、出力増幅段にＢ級プッシュプル動作を行わせるようにしても良い。これにより、消費電力を削減することができる。
【００４８】
一般に、表示パネル駆動回路におけるオペアンプの動作においては、不感帯を設けることによって出力電圧ＶＯＵＴの波形にクロスオーバー歪みが生じ、液晶セルへの書込み動作の精度が低下する。しかしながら、本実施形態においては、図２に示すように、第１のオペアンプ２１１と第２のオペアンプ２１２とが並列に構成されており、第１のオペアンプ２１１による充電動作の後、第２のオペアンプ２１２によってオフセット電圧がキャンセルされた精度の高い充電動作が行われるので、第１のオペアンプ２１１の精度は特に問題とならない。
【００４９】
図６は、図２に示す第２のオペアンプの他の構成例を示す回路図である。
図６に示すように、第２のオペアンプ２１２は、ＰチャネルトランジスタＱＰ１２〜ＱＰ１５と、ＮチャネルトランジスタＱＮ１５〜ＱＮ１８と、トランジスタによって構成される２つの定電流源とを含んでいる。
【００５０】
トランジスタＱＮ１５〜ＱＮ１６及びＱＰ１２〜ＱＰ１３と、電源電圧ＶＳＳに接続された第１の定電流源とは、第１の差動増幅段を構成し、トランジスタＱＰ１４〜ＱＰ１５及びＱＮ１７〜ＱＮ１８と、電源電圧ＶＤＤに接続された第２の定電流源とは、第２の差動増幅段を構成している。ここで、第１の差動増幅段は、ＮチャネルトランジスタＱＮ１５〜ＱＮ１６の差動対を有し、第２の差動増幅段は、ＰチャネルトランジスタＱＰ１４〜ＱＰ１５の差動対を有している。
【００５１】
図６に示す第２のオペアンプ２１２は、第１のオペアンプ２１１とは異なり、出力増幅段を有しておらず、２つの差動増幅段の出力をそのまま出力端子に供給している。図６に示すような構成によれば、電源電圧ＶＤＤ及びＶＳＳに対して、Ｎチャネルトランジスタによる第１の差動増幅段とＰチャネルトランジスタによる第２の差動増幅段とを並列に接続しているので、ダイナミックレンジを広く取ることができる。
【００５２】
図７は、本発明の第２の実施形態において用いられる演算増幅回路の構成を示す回路図である。
既に説明したように、演算増幅部２００は、複数の演算増幅回路２０１、２０２、・・・を含んでおり、図７においては、例として演算増幅回路２０１の構成が示されている。他の演算増幅回路２０２、２０３、・・・の構成も、演算増幅回路２０１と同様である。
【００５３】
演算増幅回路２０１は、ＤＡＣ３０１から画像信号入力端子Ｐ１に供給される入力電圧ＶＩＮを電力増幅する第１の差動増幅回路（オペアンプ）２１１と、第１のオペアンプ２１１の出力端子と外部負荷端子Ｐ２との間の信号経路を開閉するスイッチＳＷ１と、入力電圧ＶＩＮを電力増幅する第２の差動増幅回路（オペアンプ）２２２と、第２のオペアンプ２２２と外部負荷端子Ｐ２との間の信号経路を開閉するスイッチＳＷ４とを含んでいる。外部負荷端子Ｐ２には、液晶表示パネルにおいてＴＦＴを介して液晶容量が負荷として接続されるが、図２においては、これを負荷容量ＣＬとして表している
【００５４】
第１のオペアンプ２１１は、制御信号（イネーブル信号）Ｓ０が活性化されると増幅動作を行う２段構成の差動増幅回路であり、第２のオペアンプ２２２は、常に増幅動作を行う１段構成の差動増幅回路である。第１のオペアンプ２１１及び第２のオペアンプ２２２の各々は、出力端子から反転入力端子に対して出力信号が１００％フィードバックされることにより、ボルテージフォロア回路として動作する。スイッチＳＷ１は、制御信号Ｓ１に従って、第１のオペアンプ２１１の出力端子と外部負荷端子Ｐ２との間の信号経路を開閉する。スイッチＳＷ４は、制御信号Ｓ２に従って、第２のオペアンプ２２２と外部負荷端子Ｐ２との間の信号経路を開閉する
【００５５】
既に説明したように、オペアンプにはオフセット電圧が発生するが、オペアンプを構成するトランジスタの製造上のばらつきによってオフセット電圧も同様にばらつく。オフセット電圧は、トランジスタのサイズに反比例（ゲートの長さと幅の積の平方根に反比例）するとされており、トランジスタのサイズが小さくなるとオフセット電圧は大きくなり、トランジスタのサイズが大きくなるとオフセット電圧は小さくなる。
【００５６】
図７において、第１のオペアンプ２１１は、例えば、図３又は図５に示すような回路で構成され、第２のオペアンプ２２２は、例えば、図４又は図６に示すような回路で構成される。ただし、第２のオペアンプ２２２は、第１のオペアンプ２１１の差動増幅段及び／又は出力増幅段のトランジスタよりもサイズが大きいトランジスタによって構成されているため、オフセット電圧が抑えられている。
【００５７】
第１のオペアンプ２１１は、差動増幅段と出力増幅段とを有する２段構成となっており、高い駆動能力を実現している。一方、第２のオペアンプ２２２は、出力増幅段を有していないので、駆動能力は低いが、トランジスタの素子数が第１のオペアンプ２１１に比べると少ない。そこで、本実施形態においては、第２のオペアンプ２２２を構成しているトランジスタのサイズを大きくすることによって、発生するオフセット電圧を抑制し、図２に示すようなオフセットキャンセル回路２１３を不要としている。
【００５８】
図７を参照しながら、演算増幅回路２０１の動作について説明する。
第１の期間において、制御信号Ｓ０及びＳ１が活性化され、制御信号Ｓ２が非活性化されて、第１のオペアンプ２１１が増幅動作を開始すると共に、スイッチＳＷ１がオンとなり、スイッチＳＷ４がオフとなる。これによって、第１のオペアンプ２１１が入力電圧ＶＩＮをバッファして出力し、第１のオペアンプ２１１の出力電圧が、外部負荷端子Ｐ２に供給される。ここで、第１のオペアンプ２１１の出力電圧には、オフセット電圧が含まれている。
【００５９】
次に、第２の期間において、制御信号Ｓ０及びＳ１が非活性化され、制御信号Ｓ２が活性化されて、第１のオペアンプ２１１が増幅動作を停止すると共に、スイッチＳＷ１がオフとなり、スイッチＳＷ４がオンとなる。出力端子が開放状態となると第１のオペアンプ２１１は発振し易くなるが、制御信号Ｓ０を非活性化することにより増幅動作が停止するので、発振の問題を回避できる。また、第２のオペアンプ２２２が入力電圧ＶＩＮをバッファして出力し、第２のオペアンプ２２２の出力電圧が、外部負荷端子Ｐ２に供給される。
【００６０】
演算増幅回路２０１は、以上のような動作を行って、液晶セルに対して、まず、駆動能力の高い第１のオペアンプ２１１で所定の電圧値近くまで充電を行い、その後、駆動能力は低いがオフセット電圧が小さい第２のオペアンプ２２２を用いて、入力電圧ＶＩＮに至るまで正確に充電を行う。
【００６１】
本実施形態においては、第２のオペアンプを構成するトランジスタのサイズを大きくすることによって、オフセット電圧を抑えている。例えば、オフセット電圧をキャンセルしていないＢ級動作を行うオペアンプの場合には、±５０ｍＶ程度の入力換算オフセット電圧が発生するが、オペアンプを構成するトランジスタのサイズを大型化することによって、入力換算オフセット電圧を±５ｍＶ程度にまで低減することができる。
【００６２】
以上の実施形態においては、表示パネル駆動回路が液晶表示パネルを駆動する場合について説明したが、本発明に係る液晶表示パネル駆動回路は、アナログ画像信号で動作する表示パネルであれば、プラズマディスプレイパネル等の各種の表示パネルを駆動するために使用することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施形態に係る表示パネル駆動回路等を示す図。
【図２】本発明の第１の実施形態に用いられる演算増幅回路の構成を示す回路図。
【図３】図２に示す第１のオペアンプの具体的な構成例を示す回路図。
【図４】図２に示す第２のオペアンプの具体的な構成例を示す回路図。
【図５】図２に示す第１のオペアンプの他の構成例を示す回路図。
【図６】図２に示す第２のオペアンプの他の構成例を示す回路図。
【図７】本発明の第２の実施形態に用いられる演算増幅回路の構成を示す回路図。
【符号の説明】
【００６４】
１００  液晶表示パネル、  １１１、１１２、１２１、１２２、・・・  ＴＦＴ  ２００  演算増幅部、  ２０１、２０２、・・・  演算増幅回路、  ２１１  第１のオペアンプ、  ２１２、２２２  第２のオペアンプ、  ２１３  オフセットキャンセル回路、  ３００  Ｄ／Ａ変換部、  ３０１、３０２、・・・  ＤＡＣ、  ４００  ＲＡＭ、  ５００  ゲート電位生成回路、  ６００  コモン電位生成回路、  ７００  電源回路、  ８００  制御回路、  Ｃ１１１、Ｃ１１２、Ｃ１２１、Ｃ１２２、・・・  液晶容量、  Ｅ１１１、Ｅ１１２、Ｅ１２１、Ｅ１２２、・・・  セグメント電極、  ＱＮ１〜ＱＮ２０  Ｎチャネルトランジスタ、  ＱＰ１〜ＱＰ１７  Ｐチャネルトランジスタ、  ＳＷ１〜ＳＷ５  スイッチ
【図１】
2008026783.tif 000003
【図２】
2008026783.tif 000004
【図３】
2008026783.tif 000005
【図４】
2008026783.tif 000006
【図５】
2008026783.tif 000007
【図６】
2008026783.tif 000008
【図７】
2008026783.tif 000009