(57)【要約】【課題】ＥＭＩノイズの予測、検証、対策に有効であり、ゲート・レベルのシミュレーションに比して大幅に解析時間を短縮することができるＥＭＩノイズの解析方法を提供する。【解決手段】電源/グラウンド・パッド間に接続する回路を抽出し、パッド・グループを作る。次に、パッド・グループ毎に周波数ｆで分類する。次に、分類された周波数毎にシフト量ｓで分類する。最後に、同じ周波数ｆとシフト量ｓからなる複数の回路を１つのスイッチング・セル１２に束ねる。こうして、１つのパッド・グループに属する複数のスイッチング・セル１２が構成される。そして、これらのスイッチング・セル１２を用いてシミュレーションを行う。【選択図】図８
2008097392.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩから発生する電磁輻射ノイズの解析方法において、
共通の電源／グラウンド間に接続された複数の回路を抽出し、
前記複数の回路を、それらの出力電流の周波数及びそのシフト量が同じである複数のグループに分類し、
前記グループ毎に、それに属する複数の回路を１つのスイッチング・セルに束ねて、複数のスイッチング・セルを構成し、
前記複数のスイッチング・セルを用いて、シミュレーションを行うことを特徴とする電磁輻射ノイズの解析方法。
【請求項２】
前記スイッチング・セルは、インバータとそのインバータの出力が印加された負荷を備えることを特徴とする請求項１に記載の電磁輻射ノイズの解析方法。
【請求項３】
前記シミュレーションにより、ＬＳＩの内外のノードにおける電流の時間変化を求め、この時間領域の電流変化をフーリエ変換することにより、周波数領域における電流スペクトラムを得ることを特徴とする請求項１又は請求項２に記載の電磁輻射ノイズの解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁輻射ノイズ（以下、ＥＭＩノイズと略す）の解析方法、特に、ＬＳＩ（大規模集積回路）から抽出し、モデル化した回路を用いてシミュレーションを行うことにより、ＬＳＩから発生するＥＭＩノイズの解析を行う方法に関する。
【背景技術】
【０００２】
半導体技術の進化に伴い、ＬＳＩの動作周波数はますます高くなってきている。入出力バッファや、コアを含むチップを構成する回路が同時にスイッチングすること（以下、同時スイッチングと略す）によって生じるノイズは幾つかの問題を引き起こす。
【０００３】
従来、ＬＳＩチップ設計者にとっての主要な問題は、電圧降下か、グラウンド・バウンスによるタイミングずれによる回路の誤動作を防止することであった。最近では、同時スイッチングによって生じるＥＭＩノイズがＬＳＩの動作、信頼性等に悪影響を及ぼすことが判明し、深刻な問題となっている。そこで、そのようなＥＭＩノイズの原因となるファクターを明かにして、ＬＳＩの設計上、ＥＭＩノイズの削減することが重要である。
【０００４】
そのため、ＥＭＩノイズを回路シミュレーションによって予測、解析するモデルが研究されている。ＥＭＩノイズを正確に再現するには、ＬＳＩのトランジスタ・レベルでの回路シミュレーションを行うことが理想的であるが、ＬＳＩを構成しているトランジスタの数は膨大であるため、現実的ではない。
【０００５】
そこで、従来は、１）ＥＭＩノイズの実測から等価モデルを作成する手法、２）全てのセルの電流を求め、テーブル又は三角波の近似を行い、ゲート・レベルでのシミュレーションを行い、ＥＭＩノイズを算出する。３）インピーダンスを求めることによってモデル化を行う、等の解析手法が提案されていた。これらの解析手法の詳細については、特許文献１〜３に記載されている。
【特許文献１】特開２００１−２２８１３号公報
【特許文献２】特開２００２−１６４４３４号公報
【特許文献３】特開２００３−３０２７３号公報
【非特許文献１】T. Murayama, K. Ogawa, and H. Yamaguchi, "Estimation of peak current  through CMOS VLSI circuit supply lines", in Proc. ASP-DAC, pp.295-298, Jan. 1999.
【非特許文献２】K. H. Kim and S. B. Park, "CMOS delay time model based on weighted peak current", Electronics Letters, vol.24, no.18, pp.1128-1129, Sep. 198.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ゲート・レベルのシミュレーションでは依然としてシミュレーション時間が長いという問題があり、ＥＭＩノイズの実測結果から等価モデルを作成する手法では、実測を行わなければならないため手間がかかるという問題があった。
【課題を解決するための手段】
【０００７】
そこで、本発明の電磁輻射ノイズの解析方法は、ＬＳＩから発生する電磁輻射ノイズの解析方法において、共通の電源／グラウンド間に接続された複数の回路を抽出し、前記複数の回路を、それらの出力電流の周波数及びそのシフト量が同じである複数のグループに分類し、前記グループ毎に、それに属する複数の回路を１つのスイッチング・セルに束ねて、複数のスイッチング・セルを構成し、前記複数のスイッチング・セルを用いてシミュレーションを行うことを特徴とする。
【０００８】
本発明によれば、回路の出力電流の周波数及びその波形のシフト量が電磁輻射ノイズを決定する支配的なファクターであることに着目し、出力電流の周波数及びシフト量が同じである複数の回路を１つのスイッチング・セルに束ねることでモデリングを行っているので、モデル化された回路は非常に小規模であり、しかも、このモデル化された回路を用いたシミュレーションによれば、実測結果に近い結果が得られる。
【０００９】
また、前記スイッチング・セルは、インバータとそのインバータの出力が印加された負荷を備えることが好ましい。
【００１０】
また、前記シミュレーションにより、ＬＳＩの内外のノードにおける電流の時間変化を求め、この時間領域の電流変化をフーリエ変換することにより、周波数領域における電流スペクトラムを得ることが好ましい。
【発明の効果】
【００１１】
本発明の電磁輻射ノイズの解析方法は、電磁輻射ノイズの予測、検証、対策に有効であり、特に、トランジスタ・レベルやゲート・レベルのシミュレーションに比して大幅に解析時間を短縮することができる。また、電磁輻射ノイズの実測を必要としないという利点もある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、（１）ＥＭＩノイズ解析のための新しい回路モデルの基礎となるノイズ波形とスペクトラムの関係、（２）ＥＭＩノイズ解析のための新しい回路モデルとそれを用いた解析方法、（３）ＥＭＩノイズの実測結果と提案モデルを使ったシミュレーションとの比較、の順に説明する。
【００１３】
（１）ＥＭＩノイズ解析のための回路モデルの基礎となるノイズ波形とスペクトラムの関係
Ａ．電圧源/電流源を使った解析
電圧/電流波形がサイン波なら、それをフーリエ変換したスペクトラムは基本高調波のみからなる。クロック信号のような台形波は複数の高調波からなる。電圧台形波のスペクトラムの中で、第n次の高調波の大きさは以下で表される。
【００１４】
【数１】
2008097392.tif 000003
【００１５】
但し、Vpeakはピーク電圧、Tは周期、はパルス幅、trは立上り/立下り時間である。もしクロックのデューティが0.5ならば、その波形は奇数の高調波のみからなり、偶数の高調波はゼロとなる。
【００１６】
視覚的に理解するために、図１に台形波のスペクトラムを示す。図１(a)は、電流源と抵抗からなる回路、図１(b)は、tr=0.2 nsの時のスペクトラム、図１(c)は、tr=1 nsの時のスペクトラムを示している。その特性はＦＦＴ（Fast Fourier Transform、高速フーリエ変換）を使った回路シミュレータによって得られた。ＥＭＩノイズの大きさは一般にdB（デシベル）の単位で表現されるが、ここでは支配的な周波数をより明確にするために線形軸で表現する。
【００１７】
図１の例で示すように、奇数次の高調波、例えば、基本周波数の100 MHz、その3倍、5倍、7倍の周波数が図から読み取れる。図１(b)と図１(c)で示されるように、立上り/立下り時間が急峻になるに従って、高次の高調波が増加する。これらは数１からも計算できる。例えば、図１に示されるように、Vpeak=1 Vの台形波の基本周波数の電圧の大きさは以下となる。
【００１８】
【数２】
2008097392.tif 000004
【００１９】
台形波のスペクトラムは信号線のＥＭＩノイズ解析のために重要である。
【００２０】
次に、三角波の電流スペクトラムを調査する。図２は1つの電流源からなる回路の三角波のスペクトラム解析の結果を示している。三角波のFFT結果は、正整数倍の高調波を持っている。
【００２１】
図２(b)の結果は他の解析の基準として使われる。図２(c)はピーク電流2 A、立上り/立下り時間1nsの時の結果である。FFT後の基本周波数の電流は図２(b)の２倍となる。図２(d)はピーク電流2 A、立上り/立下り時間0.5 nsの時の結果である。その平均電流は図２(b)と同じである。図２(d)は図２(b)と比較して、高次の高調波がより低くなっていることがわかる。図２(e)はピーク電流0.2 A、立上り/立下り時間5 nsの時の結果である。その波形の傾きがなだらかになるにつれて、全体のノイズはゼロに近づく。これらの解析から、ノイズ・レベルの大きさは、ピーク電流に比例し、立上り/立下り時間がなだらかになるにつれ減少し、そして、平均電流（もしくは消費電力）には直接的に関係ないことがわかる。
【００２２】
図３は2つの電流源を使った時の結果である。図３(b)-(e)は0.5 ns (1/20周期)、1 ns (1/10周期)、2.5 ns (1/4周期)、5 ns (1/2周期)シフトさせた時の結果である。図として示していないが、シフトなしの時の結果は図２(b)と同じである。電流ピークがシフトするにつれて、スペクトラム電流は減少し、半周期シフトで基本周波数はシフトなしの周波数の2倍の200 MHzとなる。更に、図２(b)と図３(b)との比較から、ピーク電流間の少ないシフトではそれらのスペクトラムにさほど影響しないことがわかる。
【００２３】
Ｂ．スイッチング・インバータを用いた解析
基本的なスペクトラム解析は前節で記述した。ここではより実際的な回路でのスペクトラムを議論する。図４(a)は駆動能力を可変(基本インバータの1、4、16)した際の結果を示す。図４(b)は時間領域での電流を示し、図４(c)はFFTによって得られた周波数領域での電流スペクトラムを示す。駆動能力が増すにつれて、電流ピークは増加し、電流幅は狭くなる。結果として、より高次の高調波のレベルが駆動能力の増加に伴い上昇する。スペースがないので図は省略するが、入力スルーが急峻になる場合は、上の結果と同様になる。更にもし駆動能力と入力スルーが同じで負荷容量が増加するなら、そのピークは減少し、高次の高調波も減少する。これらの事実はスイッチング・ノイズをモデル化する上で役立つ。
【００２４】
（２）ＥＭＩノイズ解析のための新しい回路モデルとそれを用いた解析方法
次に、EMIノイズを解析するための新しいモデルを提示する。モデリングはＬＳＩチップ設計者のためにより簡易であるべきである。ＬＳＩチップの外側のモデルはシンプルで特に新規ではないがＬＳＩチップの影響を解析するために必要である。その新規性はＬＳＩチップのモデリングにある。
【００２５】
Ａ．ＬＳＩチップ外側のモデリング
図５はＬＳＩチップ１０の外側のためのモデルである。ＰＣＢ基板２０はパッケージ３０からレギュレータ４０までの配線やデカップリング部品の抵抗、インダクタンス、容量から構成される。実際の供給電源電圧はDC/AC電源から来るが、供給電源はレギュレータ３０のDC電圧Vinによって表現できると、我々のモデルは仮定する。図５で示される回路のパラメータの意味は以下である。Rpcb, Lpcb, CpcbはPCBの配線の抵抗、インダクタンス、容量である。これらの値は通常、電磁界解析によって得られる。Rdc, Ldc, CdcはＰＣＢ基板２０やパッケージ３０のピンに付加するデカップリング部品の値である。これら値は部品の仕様書に記載されている。Rpkg, Lpkg, Cpkgはパッケージの抵抗、インダクタンス、容量である。パッケージ３０のモデルは、リード線やピンの寄生素子が含まれている。これらの値もまたパッケージ３０の仕様書か電磁界解析によって得ることができる。
【００２６】
ＬＳＩチップ設計者にとって、ＰＣＢ基板２０の正確な情報を得るのは容易ではない。試作品を評価するために使ったＰＣＢ基板２０は実際の装備とは異なる。更に、ＰＣＢ基板２０上の配置配線はＬＳＩの設計段階では決まっていない。それゆえに、実際に装備される以前にＥＭＩノイズを予測するために、ＬＳＩチップ１０の外側のモデルはシンプルになるべきである。図５はその一例である。放射に関する電流レベルの知りたい場所に応じて、RLC素子を分割したり、追加するべきである。更に、同じ電圧が異なったパッドに接続されるなら、その等価回路は図５に示されるモデルと同様の回路を追加することで解析できる。
【００２７】
Ｂ．ＬＳＩチップのモデリング
ＬＳＩチップ１０のモデルは図６に示されるように、電源パッド１１やスイッチング・セル１２のパラメータから構成される。Rpad, Lpad, Cpadはそれぞれ電源パッド１１の負荷となる抵抗、インダクタンス、容量の値である。Rcd, Lcd, Ccdは電源線とグラウンド線間の抵抗、インダクタンス、容量の値である。
【００２８】
Rva Rgaは電源パッド１１からスイッチング・セル１２までの電源線とグラウンド線の抵抗である。Rvb Rgbはスイッチング・セル１２と電源線、グラウンド線との間の接続抵抗である。RLとC Lは負荷の抵抗と容量である。スイッチング・セル１２は、インバータＩＮＶとその出力が印加されたＣＲ時定数回路で構成することが好ましい。
【００２９】
インバータＩＮＶは駆動能力Ｄ、周波数ｆ（出力電流が変化する周波数）、シフト量ｓ（出力電流波形のシフト量、例えばピーク電流のシフト量）によって特徴付けられる。
【００３０】
我々のモデルの主要な特徴は、同じ特性の多くのトランジスタやセルを１つに束ねることによって、スイッチング・セル１２を構成する点である。図７は電源/グラウンド線１３Ｖ，１３Ｓと機能ブロック１４Ａ，１４ＢでＬＳＩチップ１０を図示したものである。一般に、電源とグランドを与えるための電源/グラウンド・パッド１５Ｖ，１５Ｓはたくさんあり、いくつかは同電位でいくつかは異電位である。電源/グラウンド・パッド１５Ｖ，１５Ｓはその必要な電圧やその線に流せる最大電流によって各ブロック１４Ａ，１４Ｂに接続される。
【００３１】
スイッチング・セル１２を構成する方法をより詳細に説明する。図８はそのスイッチング・セル１２の生成の流れを視覚的に示したものである。初めに図８(a)に示すように、各電源/グラウンド・パッド１５Ｖ，１５Ｓ（例えば、それぞれ電源電位Vdd,1グラウンド電位Vss,1が供給される２つのパッド）の間に接続する回路を抽出し、パッド・グループを作る。次に、図８(b)に示すように、パッド・グループ毎に周波数ｆで分類する。それから、図８(c)に示すように、その分類された周波数毎にシフト量ｓで分類する。
【００３２】
最後に、図８(c)に示すように、同じ周波数ｆとシフト量ｓからなる複数の回路を１つのスイッチング・セル１２に束ねる。この場合、複数の回路のトランジスタ・サイズ、負荷容量Ｃiが加算されることで、１つのスイッチング・セル１２に束ねられる。
【００３３】
具体的には、例えば、複数の回路が複数のＣＭＯＳインバータであれば、それらのＣＭＯＳインバータを構成するＰＭＯＳのトランジスタ・サイズＷpi／Ｌp、ＮＭＯＳのトランジスタ・サイズＷni／Ｌnを足し合わせる。Ｗpi、Ｗniはチャネル幅、Ｌp、Ｌnはチャネル長である。複数のＣＭＯＳインバータはそれらと等価な１つのインバータ・セルになる。そのようなインバータ・セルのＰＭＯＳのトランジスタ・サイズは、（ΣＷpi）／Ｌｐ、ＮＭＯＳのトランジスタ・サイズは、（ΣＷni）／Ｌｎとなる。但し、Ｌｐ、Ｌｎは一定とする。
【００３４】
負荷容量Ｃiも同様に加算される。スイッチング・セルの負荷容量＝ΣＣi  となる。
【００３５】
このようにして、１つのパッド・グループに属する複数のスイッチング・セル１２が構成される。そして、これらのスイッチング・セル１２を用いてシミュレーションを行う。
【００３６】
周波数ｆとシフト量ｓは、スイッチング・セル１２の出力電流の変化によって決定される。スイッチング・セル１２を構成するインバータの入力条件は、スルーもしくは平均が使われる。より正確に結果を得るためには、同様の立上り/立下り時間毎に分類することも必要である。
【００３７】
しかしながら、その分類の数は少なくて済む。なぜなら、急峻な入力はステップ入力とみなされ、なだらかな入力はピーク電流のシフトで禁じされるからである。ピークのシフト量を得る方法はいくつかの文献（非特許文献１、２参照）で報告されている。我々が必要な情報はおおよそのシフト量であり、電流の値や波形ではない。一般に周波数グループは最大動作周波数の2n (n=0,1,2,・倍で分割されるであろう。更に、シフト量は各周波数グループの周期と一緒に見積もられる。前述したように、例えシフト量が1/20周期でも、その結果は現実的な精度を得ることができる。シフト量の最大は各周波数グループで半周期である。
【００３８】
そのプロセスで、図６に示すように、チップ・デカップリング、負荷容量、トランジスタ・サイズ、電源/グラウンド線の抵抗のような回路パラメータは、等価な値として計算される。パッド・グループ毎に全ての回路をBSCに分配することが等価回路として理想であるが、全てのトランジスタ/セルをBSCに押し込むことは我々の目的を達成するためにかならずしも必要はない。EMIノイズ・スペクトラムは支配的でないトランジスタ/セル（小電流、低スイッチング・アクティビティ）にほとんど影響されないので、EMI放射を評価するには、主要クロック周波数や高い駆動能力のような支配的な周波数と電流からなるトランジスタ/セルを見つけることも重要である。
【００３９】
図９はさまざまな回路をインバータに変換する例を示す。図９（ａ）は並行トランジスタ、図９（ｂ）は縦積みトランジスタ、図９（ｃ）は多入力セル、図９（ｄ）は非反転セルである。これはBSCを生成する中でのステップである。その目的は回路サイズを縮約することであり、また支配的なトランジスタ/セルを見つけることである。加えて、同様な周波数ｆとシフト量ｓからなる回路を束ねる我々のテクニックは他の解析にも拡張できる。例えばチップの正確な場所でのデカップリングの効果を知りたいなら、ＬＳＩチップのブロックを小領域に分割し、各領域でそのバンドルのテクニックを使えばよい。図１０は電源/グラウンドのグリッドと一緒にブロックがどう分割されるかを示したものである。その方法はユースフル・スキューのようなクロック到達時間を変動させるテクニックの効果を解析するためにも役立つ。
【００４０】
（３）ＥＭＩノイズの実測結果と提案モデルを使ったシミュレーションとの比較
次に、我々のモデリングの妥当性を検証する。我々はＬＳＩ試作品の評価ＰＣｂ基板のＥＭＩノイズを測定した。そのＰＣＢ基板は、ＬＳＩチップを収納するパッケージやレギュレータからなる。測定は表面スキャン法を用い、単位はdBVである。測定領域はパッケージの外側約数mmまでである。パッケージ・サイズは約3 mm角でチップはそのほぼ中央に配置している。その目的はより高いEMIノイズ・レベルを決定し、我々のモデルを使ったシミュレーション結果と比較することである。
【００４１】
図１１(a)は実際の動作モードで動作させた時のＥＭＩノイズの測定結果の一例である。その例は150 MHzから１GHzの周波数範囲での各ポイントでの最大値を示している。図１１(a)に高い値となる2つの主要な位置を示す。１つは左側のノードＰ１でクリスタル発振器の電源/グラウンド・ピンに近い。もう1つは右側のノードＰ１でＬＳＩチップのPLL回路に接続する電源/グラウンド・ピンの近傍である。そのクリスタル発振器とPLLは3.3Vで動作し、LSIコアは1.2V動作である。図１１(a)の結果から高い電圧と高い周波数がＥＭＩノイズに危険であるということが読み取れる。図１１(b)は測定された電界強度を示す。その周波数の範囲は30 MHzから2 GHzである。100 MHz付近のレベルが高い。
【００４２】
我々はノードＰ１でのノイズを解析した。使われた電源/グラウンドのピンはクリスタル発振器を含むI/Oブロックに供給する。以下の手順でシミュレーション・モデルを作成した。最初に、ＬＳＩチップの外側のモデルとして図５で示される回路の素子の値を見積もった。次にチップ内部のモデリングのために、トランジスタと配線の寄生素子と一緒に回路を抽出した。それから、その電源/グラウンドのピンからチップのパッドを通して接続される回路をトレースした。対象の電源/グラウンド・パッドに接続するトランジスタの数は約500である。動作している回路は主に発振器の周波数とその半分の周波数であった。
【００４３】
図１２に回路シミュレータＨＳＰＩＣＥ（synopsys社製）を用いたシミュレーション結果を示す。このシミュレーション結果は電流の時間変化をフーリエ変換した結果であり、横軸は周波数に変換されている。図１２(a)の結果はチップ内部にオリジナル回路を用いた場合の結果である。そのオリジナル回路は対象の電源/グラウンド・パッドに接続するトランジスタ・レベルのネットリストからなる。ＬＳＩチップの外側は図５に示す回路でモデル化した。測定結果のスペクトラム(図１１(b))とオリジナル回路を用いたシミュレーション結果(図１２(a))は同様の傾向を示している。
【００４４】
次に、ＬＳＩチップを提案方法でモデル化した場合の結果を図１２(b)に示す。ＬＳＩチップの外側は図１２(a)で用いたモデルと同じである。ＬＳＩチップ内部は８個のスイッチング・セル１２で表現した。周波数ｆは35 MHzから70 MHz、シフト量ｓは半周期と少しの遅延である。図８と図９に示すように、これらはブロックの中で使われた回路を併合することによって適切な負荷容量とトランジスタ・サイズと一緒にモデル化される。提案するモデルは非常に少ないBSCで構成されたにも関わらず、オリジナル回路(図１２(a))との電流スペクトラムの結果は良く類似する。
【００４５】
正確に述べると、この実測とシミュレーションの比較は正当ではない。なぜなら、実測はその位置での表面空間での電界強度であり、シミュレーションはそのノードでの電流スペクトラムである。しかしながら、シミュレーションされたスペクトラムはアンテナと一緒に放射を引き起こす可能性がある。またスペクトラムの相違はあるが相対的な傾向を決定するために使うことができる。測定とシミュレーションの違いは表面スキャン法を使った実測の電界強度は多くの場所から生じる放射の集合体であること、また回路パラメータの見積もり誤差から来ると推定する。しかしながら、図１１(b)と図１２(b)はスペクトラム特性として同様の傾向を示している。我々の開発したモデルは測定なしでより高いノイズの位置を予測でき、ＥＭＩノイズの解析に有効である。
【００４６】
以上のように、同時スイッチング・ノイズによって引き起こされるＥＭＩノイズを解析するための新しいモデルを提示した。提案モデルと実測の結果はスペクトラムの傾向としてよく一致する。提案した方法は、ＥＭＩノイズの予測、検証、対策に有効である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る台形波のスペクトラムを示す図である。
【図２】本発明の実施形態に係る１つの電流源からなる回路の三角波のスペクトラムを示す図である。
【図３】本発明の実施形態に係る２つの電流源からなる回路の三角波のスペクトラムを示す図である。
【図４】本発明の実施形態に係るインバータ回路の電流のスペクトラムを示す図である。
【図５】本発明の実施形態に係るＥＭＩノイズ解析のためのＬＳＩチップの外側のモデルを示す図である。
【図６】本発明の実施形態に係るＥＭＩノイズ解析のためのＬＳＩチップの内部のモデルを示す図である。
【図７】本発明の実施形態に係るＬＳＩチップの構成を示す図である。
【図８】本発明の実施形態に係るＥＭＩノイズ解析のための手順を示す図である。
【図９】本発明の実施形態に係るインバータ・セルへの変換を説明する図である。
【図１０】本発明の実施形態に係る詳細なＬＳＩチップ解析のためのブロック分割を説明する図である。
【図１１】本発明の実施形態に係るＥＭＩノイズの測定結果を示す図である。
【図１２】本発明の実施形態に係る電流スペクトラムのシミュレーション結果を示す図である。
【符号の説明】
【００４８】
１０  ＬＳＩチップ
１１  電源パッド
１２  スイッチング・セル
１３Ｖ  電源線
１３Ｓ  グラウンド線
１４Ａ，１４Ｂ  機能ブロック
１５Ｖ  電源パッド
１５Ｓ  グラウンドパッド
２０  ＰＣＢ基板
３０  パッケージ
４０  レギュレータ
【図１】
2008097392.tif 000005
【図２】
2008097392.tif 000006
【図３】
2008097392.tif 000007
【図４】
2008097392.tif 000008
【図５】
2008097392.tif 000009
【図６】
2008097392.tif 000010
【図７】
2008097392.tif 000011
【図８】
2008097392.tif 000012
【図９】
2008097392.tif 000013
【図１０】
2008097392.tif 000014
【図１１】
2008097392.tif 000015
【図１２】
2008097392.tif 000016