(57)【要約】【課題】ＳＯＩ層に生じる応力を低減することができ、半導体装置の歩留まりと信頼性のさらなる向上を可能とした半導体装置の製造方法を提供する。【解決手段】Ｓｉ基板１上にＳｉＧｅ層とＳｉ層５とを順次形成する工程と、Ｓｉ層５とＳｉＧｅ層とを部分的にエッチングして支持体穴ｈを形成する工程と、支持体穴ｈを埋め込むように支持体２２を形成する工程と、支持体２２の側壁部２２ａを部分的にエッチングしてスリット２３を形成する工程と、Ｓｉ層５及びＳｉＧｅ層を順次、部分的にエッチングして、ＳｉＧｅ層を露出させる溝Ｈを形成する工程と、フッ硝酸溶液を用いて、溝Ｈを介してＳｉＧｅ層をエッチングすることによって、Ｓｉ基板１とＳｉ層５との間に空洞部を形成する工程と、空洞部の内部に面するＳｉ基板１の上面及びＳｉ層（即ち、ＳＯＩ層）５の下面をそれぞれ熱酸化してＳｉＯ2膜（即ち、ＢＯＸ層）３１を形成する工程と、を含む。【選択図】図６
2008235587.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１半導体層と第２半導体層とを順次形成する工程と、
前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記第２半導体層と前記第１半導体層とを貫く第１溝を形成する工程と、
前記第２半導体層を覆って支持する支持体を前記第１溝内から当該第２半導体層上にかけて形成する工程と、
前記支持体の前記第１溝内に形成された側壁部をエッチングして薄膜化する工程と、
前記第２半導体層及び前記第１半導体層を順次、部分的にエッチングして、前記第１半導体層を露出させる第２溝を形成する工程と、
前記第２半導体層よりも前記第１半導体層の方がエッチングされ易いエッチング条件で、前記第２溝を介して前記第１半導体層をエッチングすることによって、前記半導体基板と前記第２半導体層との間に空洞部を形成する工程と、
前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面をそれぞれ熱酸化して埋め込み酸化膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記側壁部を薄膜化する工程では、当該側壁部を部分的にエッチングしてスリットを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記支持体を形成する前に、前記第２半導体層から前記第１半導体層にかけてその幅が徐々に広がるように、前記第２半導体層及び前記第１半導体層の前記第１溝に面する側面を断面視で連続したテーパー状に形成する工程、をさらに含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記埋め込み酸化膜を形成する前に、熱酸化によってその体積が膨張する膨張部材を前記スリット内に埋め込む工程、をさらに含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を形成する技術に関する。
【背景技術】
【０００２】
半導体装置の高性能化を図るために、回路素子を誘電体で分離し浮遊容量の少ない半導体集積回路を製造することを目指して、絶縁膜上に形成された薄膜のシリコン層（以下、「ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）層」ともいう。）にトランジスタを形成する試みがなされている。また、Ｂｕｌｋ（バルク）−Ｓｉ基板の必要な場所にＳＯＩ構造を形成する技術として、例えば特許文献１や非特許文献１に開示された方法がある。
【０００３】
これらの文献に開示された方法はＳＢＳＩ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉ  Ｉｓｌａｎｄｓ）法とも呼ばれ、バルク上に部分的にＳＯＩ構造を形成する方法である。ＳＢＳＩ法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとのエッチングレートの違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。次に、空洞部の内部に面するＳｉ基板の上面及びＳｉ層の下面を熱酸化することにより、Ｓｉ基板とＳｉ層との間にＳｉＯ2膜（以下、ＢＯＸ層ともいう。）を形成する。そして、Ｓｉ基板上にＣＶＤ法でＳｉＯ2等を成膜し、これをＣＭＰで平坦化し、さらに、希フッ酸（ＨＦ）溶液等でエッチングすることで、ＢＯＸ層上のＳｉ層（以下、ＳＯＩ層ともいう。）表面を露出させる。
【０００４】
このような方法によれば、ＳＯＩデバイスにおける課題の一つである製造コストを下げることができ、且つ、ＳＯＩ／Ｂｕｌｋトランジスタを混載することができる。その結果、ＳＯＩトランジスタ及びＢｕｌｋトランジスタの両方の長所を生かしつつ、そのチップ面積を縮小することができる。
【特許文献１】特開２００５−３５４０２４号公報
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．“Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＢｏｎｄｉｎｇＳｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記のＳＢＳＩ法において、ＢＯＸ層を形成するための熱酸化工程では、空洞部の内部に面するＳｉ基板の上面及びＳｉ層（ＳＯＩ層）の下面を熱酸化することにより、Ｓｉ基板からＳｉＯ2膜を成長させると共に、Ｓｉ層からＳｉＯ2膜を成長させる。そして、これらＳｉＯ2膜を空洞部内部の高さ方向の中心付近で密着させてＢＯＸ層を形成する。
しかしながら、従来のＳＢＳＩ法では、ＳＯＩ層となるＳｉ層と、このＳｉ層を支える支持体とに応力が生じて凸状に反り、熱酸化後のＢＯＸ層中央部に隙間が形成されてしまう場合があった。ＢＯＸ層の中央部に隙間が形成されると、後のＣＭＰ工程にて、ＳＯＩ層がＢＯＸ層の一部と共にＳｉ基板から剥がれてしまうおそれがあった。
【０００６】
また、ＳＯＩ層の剥離まで至らない場合であっても、ＳＯＩ層には応力が生じており、この応力が原因となって、ＳＯＩデバイスの電気的特性（例えばＩon）  がウェハ面内で大きくばらついてしまうおそれがあった。さらに、後工程で、ゲート電極用のｐｏｌｙ−Ｓｉが上記隙間に回り込んで成膜されるおそれもあり、そのような場合には、ＳＯＩデバイスの電気的特性（例えばＶth）のばらつきが著しく増大してしまうおそれがあった。
そこで、本発明は、このような事情に鑑みてなされたものであって、第２半導体層（即ち、ＳＯＩ層）に生じる応力を低減することにより、歩留まりを向上させた半導体装置の製造方法を提供することを目的の一つとする。また、信頼性が高い半導体装置の製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００７】
〔発明１、２〕  上記課題を解決するために、発明１の半導体装置の製造方法は、半導体基板上に第１半導体層と第２半導体層とを順次形成する工程と、前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記第２半導体層と前記第１半導体層とを貫く第１溝を形成する工程と、前記第２半導体層を覆って支持する支持体を前記第１溝内から当該第２半導体層上にかけて形成する工程と、前記支持体の前記第１溝内に形成された側壁部をエッチングして薄膜化する工程と、前記第２半導体層及び前記第１半導体層を順次、部分的にエッチングして、前記第１半導体層を露出させる第２溝を形成する工程と、前記第２半導体層よりも前記第１半導体層の方がエッチングされ易いエッチング条件で、前記第２溝を介して前記第１半導体層をエッチングすることによって、前記半導体基板と前記第２半導体層との間に空洞部を形成する工程と、前記空洞部の内部に面する前記半導体基板の上面及び前記第２半導体層の下面をそれぞれ熱酸化して埋め込み酸化膜を形成する工程と、を含むことを特徴とするものである。
【０００８】
発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記側壁部を薄膜化する工程では、当該側壁部を部分的にエッチングしてスリットを形成することを特徴とするものである。
ここで、埋め込み酸化膜の形成工程では、半導体基板側から成長してくる一方の熱酸化膜と、第２半導体層側から成長してくる他方の熱酸化膜とが空洞部の中心付近で密着する。そして、酸化膜同士が密着した後は、当該密着界面を中心に上方向及び下方向に広がるように（即ち、膨張するように）酸化膜が成長する。このとき、支持体によって支持されている第２半導体層には、その直下の酸化膜から上方向に押し上げるような力が加えられる。
【０００９】
発明１、２の半導体装置の製造方法によれば、支持体の側壁部の強度を第２半導体層に対する支持能力を損なわない程度に弱くすることができる。そして、埋め込み酸化膜を形成する工程では、その処理温度による支持体自体の軟化と、酸化膜の体積膨張による力とを受けて、上記側壁部の薄膜部分（例えば、スリットが形成された部分）を上方向に伸ばすことができる。従って、埋め込み酸化膜を形成する際に、第２半導体層を上方向へ移動させる（即ち、リフトアップする）ことができ、埋め込み酸化膜から第２半導体層に加えられる上方向への押し上げる力を逃がすことができる。
【００１０】
これにより、第２半導体層に生じる応力を低減できると共に、第２半導体層の反りを抑制することができ、（埋め込み酸化膜を構成する）酸化膜同士の密着性を良好に保つことができる。それゆえ、後の工程で酸化膜同士がその密着界面から剥離することを防止することができ、酸化膜と共にその上に形成されている第２半導体層が半導体基板上から剥がれてしまうことを防止することができる。
【００１１】
従って、第２半導体層（即ち、ＳＯＩ層）に生じる応力を低減することができることから、半導体装置の歩留まりを向上させることができる。また、半導体基板上からの第２半導体層の剥がれが抑制されるため、半導体装置としての信頼性が高い。
さらに、第２半導体層に生じる応力を低減できるので、この第２半導体層に形成されるデバイス（即ち、ＳＯＩデバイス）の電気的特性のばらつき低減にも寄与することができる。
【００１２】
〔発明３〕  発明３の半導体装置の製造方法は、発明１又は発明２の半導体装置の製造方法において、前記支持体を形成する前に、前記第２半導体層から前記第１半導体層にかけてその幅が徐々に広がるように、前記第２半導体層及び前記第１半導体層の前記第１溝に面する側面を断面視で連続したテーパー状に形成する工程、をさらに含むことを特徴とするものである。このような方法によれば、第２半導体層及び第１半導体層のテーパー状の側面に沿って、支持体の側壁部を斜めに形成することができ、側壁部の側面（即ち、被エッチング面）を半導体基板の上方に向けることができる。従って、上記側壁部が半導体基板表面に対して垂直に形成されている場合と比べて、スリット等の形成が容易である。
【００１３】
〔発明４〕  発明４の半導体装置の製造方法は、発明２又は発明３の半導体装置の製造方法において、前記埋め込み酸化膜を形成する前に、熱酸化によってその体積が膨張する膨張部材を前記スリット内に埋め込む工程、をさらに含むことを特徴とするものである。このような方法によれば、埋め込み酸化膜を形成する際に、支持体の側壁部の伸びを膨張部材の膨張力で補助することができるので、第２半導体層に生じる応力をよりいっそう低減することが可能である。また、スリット内を埋め込むことによって、上記側壁部の少なくともスリットが形成された部分の強度を高めることができる。従って、スリットの形成による側壁部の強度低下を補うことができ、支持体の第２半導体層に対する支持能力を高く維持することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を添付図面を参照して説明する。
（１）第１実施形態
図１〜図６は、本発明の第１実施形態に係る半導体装置の製造方法を示す図であり、図１（ａ）〜図６（ａ）は平面図、図１（ｂ）〜図６（ｂ）は図１（ａ）〜図６（ａ）をＸ１−Ｘ´１〜Ｘ６−Ｘ´６線でそれぞれ切断したときの断面図である。
図１（ａ）及び（ｂ）において、まず始めに、Ｓｉ基板１上に単結晶構造のシリコンゲルマニウム（ＳｉＧｅ）層３と単結晶構造のＳｉ層５とを順次積層する。これらＳｉＧｅ層３及びＳｉ層５は、例えばエピタキシャル成長法で連続して形成する。
【００１５】
なお、ここでは、ＳｉＧｅ層３を形成する前に、Ｓｉ基板１上に図示しない単結晶構造のシリコンバッファ（Ｓｉ−ｂｕｆｆｅｒ）層を薄く形成し、その上にＳｉＧｅ層３とＳｉ層５とを順次積層するようにしても良い。この場合、Ｓｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層３及びＳｉ層５は、例えばエピタキシャル成長法で連続して形成することが好ましい。エピタキシャル成長法で形成される半導体膜の膜質は、その被成膜面（即ち、下地）の結晶状態に強く影響される。それゆえ、ＳｉＧｅ層３をＳｉ基板１上に直接形成するのではなく、Ｓｉ基板１表面よりも結晶欠陥の少ないＳｉ−ｂｕｆｆｅｒ層をＳｉ基板１とＳｉＧｅ層３との間に介在させることで、ＳｉＧｅ層３の膜質の向上（例えば、結晶欠陥の低減など）を図ることができる。
【００１６】
次に、図２（ａ）及び（ｂ）に示すように、素子領域（即ち、ＳＯＩ構造を形成する領域）と、後の工程でＳｉＧｅ除去用の溝Ｈを形成する領域とを覆い、支持体穴ｈを形成する領域を露出する形状のレジストパターンＲ１をＳｉ層５上に形成する。そして、このレジストパターンＲ１をマスクに、Ｓｉ層５及びＳｉＧｅ層３を斜めにドライエッチングして支持体穴ｈを形成する。ここで、「斜めにドライエッチングする」とは、被エッチング膜の側面がレジストパターンＲ１の直下からその外側へ広がるようにドライエッチングする、という意味である。
【００１７】
即ち、Ｓｉ層５及びＳｉＧｅ層３をドライエッチングすると副生成物が生じ、この副生成物がエッチングの途中でＳｉ層５及びＳｉＧｅ層３の側面に付着する。すると、この側面に付着した副生成物が側壁方向（横方向）のエッチング速度を遅くする、マスクのような機能を果たす。その結果、図２（ａ）及び（ｂ）に示すように、Ｓｉ層５からＳｉＧｅ層３にかけてその幅が広がるように、Ｓｉ層５及びＳｉＧｅ層３の側面が断面視でテーパー状に形成される。Ｓｉをドライエッチングする場合には、エッチング条件として例えば、ＨＢｒ／Ｃｌ2／Ｏ2混合ガス、あるいはＨＢｒ／Ｏ2混合ガス、あるいはＣｌ2／Ｏ2混合ガス、あるいはＳＦ6ガスを用いて３０〜２００ｍＴｏｒｒ程度の減圧雰囲気でのプラズマによってドライエッチングを行うことにより、その側面を斜めに形成することができる。また、ＳｉＧｅをドライエッチングする場合には、エッチング条件を例えば上記条件と同じ設定にすることで、その側面を斜めに形成することができる。このように、ＳｉとＳｉＧｅとでエッチング条件を変えなくても、これらの側面をＳｉ基板１表面に対して斜めに形成することが可能である。
【００１８】
なお、上記の支持体穴ｈを形成するエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、図２（ｂ）に示すように、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。
次に、レジストパターンＲ１を例えばアッシングして除去する。そして、図３（ａ）及び（ｂ）に示すように、Ｓｉ基板１の上方全面に支持体膜２１を形成する。支持体膜２１は例えばＳｉＯ2膜であり、その形成はＣＶＤ法で行う。支持体膜２１の厚さは、例えば４００ｎｍ程度である。
【００１９】
次に、図４（ａ）及び（ｂ）に示すように、例えばフォトリソグラフィー及びエッチング技術によって、素子分離領域と平面視で重なる領域の支持体膜、Ｓｉ層５及びＳｉＧｅ層３を順次、部分的にエッチングする。これにより、支持体膜から支持体２２を形成すると共に、Ｓｉ基板１を底面としＳｉ層５やＳｉＧｅ層３などの各側面を露出させる溝Ｈを形成する。ここで、溝Ｈは、後の工程でＳｉＧｅ層３をエッチングする際に、エッチング液の導入口として使うものである。
【００２０】
また、この支持体２２及び溝Ｈの形成と前後して、或いは並行して、図４（ａ）及び（ｂ）に示すように支持体２２の斜めに形成された側壁部（即ち、ＳｉＧｅ層３及びＳｉＧｅ層５の支持体穴ｈに面した側面を覆っている部分）２２ａの側面にスリット２３を形成する。ここでは、支持体２２の短辺方向に沿って、支持体２２の一端から他端にかけて直線状のスリット２３を形成する。スリット２３は、素子領域を挟んで左右対称に形成する。また、スリット２３の深さは、支持体２２のＳｉ層５に対する支持能力を損なわない程度の大きさであり、一例として２００ｎｍ程度である。このようなスリット２３は、例えばフォトリソグラフィー及びエッチング技術によって形成する。
【００２１】
また、本発明では、支持体２２とスリット２３とを１回のドライエッチングで同時に、並行して形成することが可能である。
例えば、図７（ａ）に示すように、Ｓｉ基板１上に支持体膜２１を形成した後で、支持体膜２１上にポジ型のフォトレジストＲを塗布する。次に、スリット形成用のフォトマスクを用意し、このフォトマスクをステッパ等にセットする。そして、フォトレジストＲに対して１回目の露光処理を行う。ここで、１回目の露光処理では露光量を低く抑えて露光不足の状態にする。これにより、図７（ｂ）に示すように、フォトレジストＲのスリットに対応する位置の上部だけが感光し、その下部は未感光なまま残される。１回目の露光処理を終了した後で、スリット形成用のフォトマスクをステッパから取り外す。
【００２２】
続いて、支持体形成用のフォトマスクを用意し、このフォトマスクをステッパにセットして、フォトレジストＲに対して２回目の露光処理を行う。ここで、２回目の露光処理ではフォトレジストＲの上から下まで完全に感光するように露光量を十分な値に設定しておく。これにより、図７（ｃ）に示すように、フォトレジストＲは支持体の形状に感光する。
【００２３】
その後、１回目及び２回目の露光処理が施されたフォトレジストＲに現像処理を施して、フォトレジストＲの感光部位を取り除く。これにより、図７（ｄ）に示すように、スリットを有するレジストパターンＲ２を形成する。そして、このレジストパターンＲ２をマスクに支持体膜２１をドライエッチングする。このとき、レジストパターンＲ２のスリット底面Ｒ２ａは開口せずにそのまま残されているので、エッチングの初期段階では支持体膜２１に対するスリットの形成は行われない。しかしながら、支持体膜２１に対するエッチングが進むにつれて、レジストパターンＲ２のスリット底面Ｒ２ａも削られ、やがて取り除かれて開口するので、エッチングの途中から支持体膜２１におけるスリットの形成が始まることとなる。
【００２４】
このような方法によって、支持体２２とスリット２３とを同時に、並行して形成することができ、エッチングを終了した時点で、図４（ａ）及び（ｂ）に示したように、スリット２３を有する支持体２２を完成させることができる。支持体２２が完成した後は、この支持体２２下から露出しているＳｉ層５及びＳｉＧｅ層３を順次、ドライエッチングして、溝Ｈを形成することとなる。
なお、溝Ｈを形成するエッチング工程では、ＳｉＧｅ層のエッチングを途中で止めてその一部をＳｉ基板１上に残してもよいし、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。
【００２５】
次に、溝Ｈを介して例えばフッ硝酸溶液をＳｉ層５及びＳｉＧｅ層３のそれぞれの側面に接触させて、ＳｉＧｅ層３を選択的にエッチングして除去する。これにより、図５（ａ）及び（ｂ）に示すように、Ｓｉ層５とＳｉ基板１との間に空洞部２５を形成する。フッ硝酸溶液を用いたウェットエッチングでは、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチングの選択比が大きい）ので、Ｓｉ基板１やＳｉ層５を残しつつＳｉＧｅ層だけをエッチングして除去することが可能である。空洞部２５の形成途中から、Ｓｉ層５はその上面と側面とが支持体２２によって支えられることとなる。
【００２６】
次に、Ｓｉ基板１を酸素（Ｏ2）等の酸化雰囲気中に配置し、空洞部２５の内部に面するＳｉ基板１の上面及びＳｉ層５の下面を熱酸化して、図６（ａ）及び（ｂ）に示すように、空洞部内にＳｉＯ2膜（即ち、ＢＯＸ層）３１を形成する。このＢＯＸ層３１の形成工程では、Ｓｉ基板１側から上方向に向けてＳｉＯ2膜３１ａが成長すると共に、Ｓｉ層５側から下方向に向けてＳｉＯ2膜３１ｂが成長する。そして、これら上下方向から成長してくるＳｉＯ2膜３１ａ及び３１ｂは、空洞部の中心付近で密着する。
【００２７】
ここで、熱酸化によってＳｉがＳｉＯ2に組成が変化するとき、その体積は約２倍に膨れ上がる。上記のＢＯＸ層３１の形成工程においても、ＳｉＯ2膜３１ａ及び３１ｂはその体積を増加させ、空洞部を埋め込みながら成長する。また、ＳｉＯ2膜３１ａ及び３１ｂが空洞部の中心付近で密着した後は、この空洞部内にはＳｉＯ2膜３１ａ及び３１ｂの体積膨張を吸収可能なスペースが残されていないので、Ｓｉ基板１にはその直上のＳｉＯ2膜３１ａから下方向へ押し下げるような力が働く。また、Ｓｉ層５には、その直下のＳｉＯ2膜３１ｂから上方向へ押し上げるような力が働く。
【００２８】
しかしながら、この第１実施形態では、熱酸化時の高温による支持体２２自体の軟化と、ＳｉＯ2膜３１ａ及び３１ｂの体積膨張による応力（即ち、ＳｉＯ2膜３１ａ及び３１ｂの密着界面を中心に上下方向へ広がろうとする力）とを受けて、図６（ｂ）の矢印で示すように、側壁部２２ａのスリット２３が形成された部分（即ち、スリット２３の底面付近）が上方向に伸びる。このため、ＳｉＯ2膜３１ａ及び３１ｂの体積膨張に合わせて、Ｓｉ層５を上方向に移動させる（即ち、リフトアップする）ことができ、ＳｉＯ2膜３１ａからＳｉ層５にかかる力を低減することができる。
【００２９】
図６（ａ）及び（ｂ）に示したように、ＢＯＸ層３１を形成した後は、従来のＳＢＳＩ法と同様の手順でＳＯＩ構造を完成させる。即ち、ＣＶＤなどの方法により、Ｓｉ基板１上の全面に図示しない絶縁膜を形成して、支持体穴ｈや溝Ｈを埋め込む。絶縁膜は、例えばＳｉＯ2である。次に、この絶縁膜及びその下の支持体２２を例えばＣＭＰにより平坦化し、さらに、希ＨＦ溶液等を用いてウェットエッチングする。
【００３０】
これにより、Ｓｉ層（即ち、ＳＯＩ層）５上から絶縁膜及び支持体２２が完全に取り除かれて、ＳＯＩ領域のＳｉ基板１上に、ＢＯＸ層３１及びＳＯＩ層５からなるＳＯＩ構造が完成する。ＳＯＩ領域以外のＳｉ基板１上には絶縁膜や支持体２２が埋め込まれており、この部分が素子分離層として機能する。Ｓｉ基板１上にＳＯＩ構造を形成した後は、例えば、ＳＯＩ層５に完全空乏型又は部分空乏型のＭＯＳトランジスタ等を形成する。
【００３１】
このように、本発明の第１実施形態によれば、支持体２２の側壁部２２ａの強度をＳＯＩ層５に対する支持能力を損なわない程度に弱くすることができる。そして、ＢＯＸ層３１を形成する工程では、その処理温度による支持体２２自体の軟化と、ＳｉＯ2膜３１ａ及び３１ｂの体積膨張による力とを受けて、側壁部２２ａのスリットが形成された部分を上方向に伸ばすことができる。従って、ＢＯＸ層３１を形成する際に、ＳＯＩ層５をリフトアップすることができ、ＢＯＸ層３１からＳＯＩ層５に加えられる上方向への押し上げる力を逃がすことができる。
【００３２】
これにより、ＳＯＩ層５に生じる応力を低減できると共に、ＳＯＩ層５が凸状に反ってしまうことを抑制でき、ＳｉＯ2膜３１ａ及び３１ｂ同士の密着性を良好に保つことができる。それゆえ、後の工程でＳｉＯ2膜３１ａ及び３１ｂ同士がその密着界面から剥離することを防止することができ、ＳｉＯ2膜３１ｂと共にその上に形成されているＳＯＩ層５がＳｉ基板１上から剥がれてしまうことを防止することができる。
【００３３】
従って、ＳＯＩ層５に生じる応力を低減することができることから、半導体装置の歩留まりを向上させることができる。また、Ｓｉ基板１からのＳＯＩ層５の剥がれが抑制されるため、半導体装置としての信頼性が高い。
また、ＳＯＩ層５に生じる応力を低減できるので、ＳＯＩ層５に形成されるデバイス（即ち、ＳＯＩデバイス）の電気的特性のばらつき低減にも寄与することができる。
【００３４】
さらに、本発明の第１実施形態では、Ｓｉ層５及びＳｉＧｅ層の側面をテーパー状に形成しているので、支持体２２の側壁部２２ａを斜めに形成することができ、側壁部２２ａの側面をＳｉ基板１の上方に向けることができる。従って、側壁部２２ａがＳｉ基板１表面に対して垂直に形成されている場合と比べて、スリット２３の形成が容易である。
なお、この第１実施形態では、図４（ａ）に示したように、支持体２２の短辺方向に沿って、側壁部２２ａの一端から他端にかけて直線状のスリット２３を形成する場合について説明した。しかしながら、スリット２３の形成位置やその形状はこれに限られることはない。
【００３５】
例えば、図８（ａ）に示すように、直線状のスリット２３を、側壁部２２ａの端部付近には形成しないで、端部から離れた位置にのみ形成しても良い。このような場合、スリット２３の底部がＳｉ層もしくはＳｉＧｅ層に達しても良い。また、例えば、図８（ｂ）及び（ｃ）に示すように、平面視で「王」字状のスリット２３を、素子領域を挟んで左右均等に１つずつ、又は複数個ずつ配置しても良い。
このような構成であっても、Ｓｉ層５に対する支持能力を損なわない程度に側壁部２２ａの強度を弱くすることができ、ＢＯＸ層の形成工程では、その処理温度による支持体２２自体の軟化と、ＢＯＸ層の体積膨張による応力とを受けて、側壁部２２ａを上方向に伸ばすことができる。従って、上記の第１実施形態と同様の効果を得ることができる。
【００３６】
（２）第２実施形態
上記の第１実施形態では、支持体２２の側壁部２２ａにスリット２３を形成し、このスリット２３をそのまま残した状態でＢＯＸ酸化を行う場合について説明した。しかしながら、本発明では、スリット２３をそのまま残すのではなく、スリット２３内に例えばＳｉを埋め込んだ状態でＢＯＸ酸化を行っても良い。第２実施形態では、このような場合について説明する。
【００３７】
図９〜図１１は、本発明の第２実施形態に係る半導体装置の製造方法を示す図であり、図９（ａ）及び図１０（ａ）は平面図、図９（ｂ）及び図１０（ｂ）は図９（ａ）及び図１０（ａ）をＸ９−Ｘ´９及びＸ１０−Ｘ´１０線でそれぞれ切断したときの断面図である。また、図１１（ａ）〜（ｃ）は、Ｘ１０−Ｘ´１０断面において、図１０（ｂ）以降の工程を示す断面図である。なお、図９〜図１１において、第１実施形態で説明した図１〜図８と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
【００３８】
この第２実施形態では、図９（ａ）及び（ｂ）に示すように、支持体膜２１にスリット２３を形成した後で、支持体膜２１上の全面にＳｉ膜５１を成膜してスリット２３を埋め込む。Ｓｉ膜５１は例えばアモルファス構造又は多結晶構造であり、その成膜はＣＶＤ法によって行う。
次に、図１０（ａ）及び（ｂ）に示すように、フォトリソグラフィー及びエッチング技術によって、Ｓｉ膜５１をパターニングして、スリット２３内にＳｉ膜５１を残すと共に、素子領域の支持体膜２１上からＳｉ膜５１を取り除く。そして、フォトリソグラフィー及びエッチング技術によって、支持体膜２１をパターニングして、図１１（ａ）に示すように、支持体２２を形成する。
【００３９】
次に、図１１（ａ）において、溝Ｈ（例えば、図４（ａ）参照。）を介して例えばフッ硝酸溶液をＳｉ層５及びＳｉＧｅ層３のそれぞれの側面に接触させて、ＳｉＧｅ層３を選択的にエッチングして除去する。これにより、図１１（ｂ）に示すように、Ｓｉ層５とＳｉ基板１との間に空洞部２５を形成する。そして、Ｓｉ基板１を酸素（Ｏ2）等の酸化雰囲気中に配置し、空洞部２５の内部に面するＳｉ基板１の上面及びＳｉ層５の下面を熱酸化して、図１１（ｃ）に示すように、空洞部内にＢＯＸ層３１を形成する。
このとき、スリット２３内に埋め込まれていたＳｉ膜も熱酸化によってＳｉＯ2膜５２になり、その体積は約２倍になる。そして、このＳｉ膜がＳｉＯ2膜５２になる際の膨張力で、スリット２３の広がりを補助することができる。なお、ＢＯＸ層３１を形成した後は、従来のＳＢＳＩ法と同様の手順でＳＯＩ構造を完成させる。
【００４０】
このように、本発明の第２実施形態によれば、ＢＯＸ層３１の形成工程では、支持体２２の側壁部２２ａの伸びをＳｉ膜５１がＳｉＯ2膜５２になる際の膨張力で補助することができ、ＳＯＩ層５のリフトアップを促すことができる。従って、ＳＯＩ層５に生じる応力をよりいっそう低減することが可能である。
また、スリット２３内を埋め込むように側壁部２２ａの側面を覆うことによって、上記側壁部２２ａの強度を高めることができる。従って、スリット２３の形成による側壁部２２ａの強度低下を補うことができ、支持体２２のＳＯＩ層５に対する支持能力を高く維持することが可能である。
【００４１】
（３）第３実施形態
上記の第１、第２実施形態では、Ｓｉ層５及びＳｉＧｅ層３の側面を断面視でテーパー状に形成する場合について説明した。しかしながら、本発明はこれに限られることはなく、上記側面はＳｉ基板１表面に対して垂直でも良い。
また、上記の第１、第２実施形態では、支持体２２の側壁部２２ａを部分的にエッチングしてスリット２３を形成する場合について説明したが、本発明では側壁部２２ａにスリットを形成するのではなく、薄膜化することで、ＢＯＸ層３１を形成する際の「伸び」を得られるようにしても良い。第３実施形態では、このような場合について説明する。
【００４２】
図１２〜図１５は、本発明の第３実施形態に係る半導体装置の製造方法を示す図であり、図１２（ａ）〜図１５（ａ）は平面図、図１２（ｂ）〜図１５（ｂ）は図１２（ａ）〜図１５（ａ）をＸ１２−Ｘ´１２及びＸ１５−Ｘ´１５線でそれぞれ切断したときの断面図である。なお、図１２〜図１５において、第１実施形態で説明した図１〜図８と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
【００４３】
図１２（ａ）及び（ｂ）に示すように、エピタキシャル成長法によって、Ｓｉ基板１上にＳｉＧｅ層３とＳｉ層５とを順次、積層した後で、Ｓｉ層５上にレジストパターンＲ３を形成する。そして、このレジストパターンＲ３をマスクに、Ｓｉ層５及びＳｉＧｅ層３を垂直にドライエッチングして支持体穴ｈを形成する。ここで、「垂直にドライエッチングする」とは、被エッチング膜の側面がＳｉ基板１表面に対して垂直となるようにドライエッチングする、という意味である。この第３実施形態では、第１実施形態とは異なり、エッチングの途中で副生成物が発生しない（又は、発生してもＳｉ層５及びＳｉＧｅ層３の側面に付着しない、或いは、付着してもすぐに剥がれる）ような条件で、Ｓｉ層５及びＳｉＧｅ層３に対して異方性のドライエッチングを行う。
【００４４】
Ｓｉをドライエッチングする場合には、エッチング条件として例えば、ＨＢｒ／Ｃｌ2／Ｏ2混合ガス、あるいはＨＢｒ／Ｏ2混合ガス、あるいはＣｌ2／Ｏ2混合ガス、あるいはＣＦ4／Ｏ2混合ガス、あるいはＳＦ6ガスを用いて５〜１００ｍＴｏｒｒ程度の減圧雰囲気でのプラズマによってドライエッチングを行うことにより、その側面をＳｉ基板１表面に対して垂直に形成することができる。また、ＳｉＧｅをドライエッチングする場合には、エッチング条件を例えば上記条件と同じ設定にすることで、その側面をＳｉ基板１表面に対して垂直に形成することができる。このようにして、図１２（ａ）及び（ｂ）に示すように、Ｓｉ基板１上に支持体穴ｈを形成する。ＳｉとＳｉＧｅとでエッチング条件を変えなくても、これらの側面をＳｉ基板１表面に対して垂直に形成することが可能である。
【００４５】
次に、図１３（ａ）及び（ｂ）に示すように、Ｓｉ基板１の上方全面に支持体膜２１を形成する。支持体膜２１は例えばＳｉＯ2膜であり、その形成はＣＶＤ法で行う。次に、図１４（ａ）及び（ｂ）に示すように、支持体膜２１上にレジストパターンＲ４を形成し、このレジストパターンＲ４をマスクに、支持体膜２１、Ｓｉ層５及びＳｉＧｅ層３を順次、部分的にエッチングする。これにより、図１５（ａ）及び（ｂ）に示すように、支持体膜から支持体６２を形成すると共に、Ｓｉ基板１を底面としＳｉ層５やＳｉＧｅ層３などの各側面を露出させる溝Ｈを形成する。
【００４６】
ここで、第３実施形態では、図１４（ａ）及び（ｂ）に示すように、支持体を形成する際に、支持体の側壁部となる部分を全体的にエッチングして薄膜化する。この薄膜化は、もちろん、支持体６２のＳｉ層５に対する支持能力を損なわない程度に行う。例えば、支持体の側壁部の薄膜化前の膜厚をＬ１とし、薄膜化後の膜厚をＬ２としたとき、Ｌ１＝４００ｎｍ、Ｌ２＝２００ｎｍ程度とする。つまり、Ｌ２はＬ１の半分程度である。
【００４７】
また、図１５（ａ）及び（ｂ）に示すように、側壁部６２ａが薄膜化された支持体６２を形成した後は、第１実施形態と同じプロセスでＳＯＩ構造を形成する。即ち、溝Ｈ（例えば、図４（ａ）参照。）を介して例えばフッ硝酸溶液をＳｉ層５及びＳｉＧｅ層３のそれぞれの側面に接触させて、ＳｉＧｅ層３を選択的にエッチングして除去し、空洞部２５（例えば、図５（ｂ）参照。）を形成する。次に、Ｓｉ基板１を酸素（Ｏ2）等の酸化雰囲気中に配置し、空洞部の内部に面するＳｉ基板１の上面及びＳｉ層５の下面を熱酸化して、空洞部内にＢＯＸ層３１（例えば、図６（ｂ）参照。）を形成する。
【００４８】
このとき、支持体６２の側壁部６２ａは、その薄膜化によって、Ｓｉ層５に対する支持能力を損なわない程度に弱くなっている。従って、高温による支持体６２自体の軟化と、ＢＯＸ層３１の体積膨張による応力とを受けて、上記側壁部６２ａを上方向に伸ばすことができ、Ｓｉ層５をリフトアップすることができる。
このように、本発明の第３実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、ＢＯＸ層の体積膨張に合わせてＳｉ層５をリフトアップすることができ、ＢＯＸ層からＳＯＩ層５に加えられる上方向への押し上げる力を逃がすことができる。従って、第１実施形態と同様の効果を得ることができる。
【００４９】
上記の第１〜第３実施形態では、Ｓｉ基板１が本発明の「半導体基板」に対応し、ＳｉＧｅ層３が本発明の「第１半導体層」に対応し、Ｓｉ層５が本発明の「第２半導体層」に対応している。また、支持体穴ｈが本発明の「第１溝」に対応し、溝Ｈが本発明の「第２溝」に対応している。さらに、ＳｉＯ2膜（ＢＯＸ層）３１が本発明の「埋め込み酸化膜」に対応している。また、Ｓｉ膜５１が本発明の「膨張部材」に対応している。
【図面の簡単な説明】
【００５０】
【図１】第１実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２】第１実施形態に係る半導体装置の製造方法を示す図（その２）。
【図３】第１実施形態に係る半導体装置の製造方法を示す図（その３）。
【図４】第１実施形態に係る半導体装置の製造方法を示す図（その４）。
【図５】第１実施形態に係る半導体装置の製造方法を示す図（その５）。
【図６】第１実施形態に係る半導体装置の製造方法を示す図（その６）。
【図７】支持体２２及びスリット２３の形成方法の一例を示す図。
【図８】スリット２３の他の例を示す図。
【図９】第２実施形態に係る半導体装置の製造方法を示す図（その１）。
【図１０】第２実施形態に係る半導体装置の製造方法を示す図（その２）。
【図１１】第２実施形態に係る半導体装置の製造方法を示す図（その３）。
【図１２】第３実施形態に係る半導体装置の製造方法を示す図（その１）。
【図１３】第３実施形態に係る半導体装置の製造方法を示す図（その２）。
【図１４】第３実施形態に係る半導体装置の製造方法を示す図（その３）。
【図１５】第３実施形態に係る半導体装置の製造方法を示す図（その４）。
【符号の説明】
【００５１】
１  Ｓｉ基板、１１  ＳｉＧｅ層、１３  Ｓｉ層（ＳＯＩ層）、２１  支持体膜、２２、６２  支持体、２２ａ、６２ａ  側壁部、２３  スリット、２５  空洞部、３１  埋め込み酸化膜（ＢＯＸ層）、３１ａ、３１ｂ  熱酸化膜、ｈ  支持体穴、Ｈ  溝、Ｒ  フォトレジスト、Ｒ１〜Ｒ４  レジストパターン
【図１】
2008235587.tif 000003
【図２】
2008235587.tif 000004
【図３】
2008235587.tif 000005
【図４】
2008235587.tif 000006
【図５】
2008235587.tif 000007
【図６】
2008235587.tif 000008
【図７】
2008235587.tif 000009
【図８】
2008235587.tif 000010
【図９】
2008235587.tif 000011
【図１０】
2008235587.tif 000012
【図１１】
2008235587.tif 000013
【図１２】
2008235587.tif 000014
【図１３】
2008235587.tif 000015
【図１４】
2008235587.tif 000016
【図１５】
2008235587.tif 000017