(57)【要約】【課題】定常電流の変化に起因するＶＣＯの位相雑音を低減し、ＶＣＯ出力を安定させる。【解決手段】半導体集積回路装置３００は、バイアス電流又は発振周波数を制御して出力信号を出力する電圧制御発振器３０１と、前記電圧制御発振器３０１によって出力された出力信号に基づいて周波数制御信号を出力する位相同期回路３０２と、前記位相同期回路３０２から出力された周波数制御信号のピーク位置を検出するピーク位置検出回路３０３と、前記ピーク位置検出回路３０３によって検出されたピーク位置に基づいてバイアス電流を生成し、前記バイアス電流を出力するバイアス制御回路３０４と、を備え、前記電圧制御発振器３０１は、前記位相同期回路３０２によって出力された周波数制御信号に基づいて、前記バイアス制御回路３０４によって出力されたバイアス電流又は発振周波数を制御して出力信号を出力する。【選択図】図３
2008306331.tif 000002
【特許請求の範囲】
【請求項１】
バイアス電流又は発振周波数を制御して出力信号を出力する電圧制御発振器と、
前記電圧制御発振器によって出力された出力信号に基づいて周波数制御信号を出力する位相同期回路と、
前記位相同期回路から出力された周波数制御信号のピーク位置を検出するピーク位置検出回路と、
前記ピーク位置検出回路によって検出されたピーク位置に基づいてバイアス電流を生成し、前記バイアス電流を出力するバイアス制御回路と、を備え、
前記電圧制御発振器は、前記位相同期回路によって出力された周波数制御信号に基づいて、前記バイアス制御回路によって出力されたバイアス電流又は発振周波数を制御して出力信号を出力することを特徴とする半導体集積回路装置。
【請求項２】
前記電圧制御発振器は、前記バイアス制御回路によって出力されたバイアス制御信号に基づいて前記電圧制御発振器の容量特性を制御する特性制御部を有する請求項１に記載の半導体集積回路装置。
【請求項３】
前記特性制御部は、ＭＯＳバラクタである請求項２に記載の半導体集積回路装置。
【請求項４】
前記電圧制御発振器は、トランジスタをさらに有し、
前記特性制御部は、前記電圧制御発振器の容量特性に基づいて前記トランジスタに印加するバックゲート電圧を制御する請求項２又は３に記載の半導体集積回路装置。
【請求項５】
一定の周波数制御信号に基づいて、バイアス電流又は発振周波数を制御して出力信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力された出力信号の発振周波数を計測する周波数計測器と、
前記周波数計測器から出力されたカウント値に基づいて、前記出力信号のピーク位置を検出するピーク位置検出回路と、
前記ピーク位置検出回路によって検出されたピーク位置に基づいてバイアス電流を生成し、前記バイアス電流を出力するバイアス制御回路と、を備え、
前記電圧制御発振器は、前記バイアス制御回路によって出力されたバイアス電流に基づいてバイアス電流又は発振周波数を制御して出力信号を出力することを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特に、位相雑音を低減するバイアス制御回路を有する半導体集積回路装置に関する。
【背景技術】
【０００２】
一般的な半導体集積回路装置は、制御電圧に基づいて発振周波数を制御する電圧制御発振器（ＶＣＯ＝Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）並びにＶＣＯの出力信号（ＶＣＯ出力）及び基準信号の周波数位相差を示す周波数制御信号をＶＣＯにフィードバックする位相同期回路（ＰＬＬ＝Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）を備えている。
【０００３】
特に、無線通信装置（例えば、携帯電話）は、無線信号処理の際に外部から印加された電圧に基づいて発振周波数を制御するＶＣＯを備えている。無線通信装置のＶＣＯには、安定したＶＣＯ出力を出力することが求められている。
【０００４】
しかし、従来のＶＣＯには、ＶＣＯの発振周波数の振幅又はＶＣＯに入力される定常電流の変化により位相雑音が悪化し、ＶＣＯ出力が不安定になり、半導体集積回路装置の性能を低下させるという問題があった。
【０００５】
これに対して、特許文献１には、ＶＣＯの位相雑音を低減するために、発振周波数の振幅の最大値を検出する最大値検出回路及び発振周波数の最小値を検出する最小値検出回路を備え、当該検出結果に基づいてＶＣＯの発振周波数の振幅がトランジスタのしきい値電圧（Ｖｔｈ）の振幅と等しくなるように制御する半導体集積回路装置が開示されている。
【０００６】
しかし、特許文献１の半導体集積回路装置は、ＶＣＯの発振周波数の振幅に起因する位相雑音を低減する手段を備えているが、ＶＣＯに入力される定常電流の変化に起因する位相雑音を低減する手段を備えていない。また、ＶＣＯに入力される定常電流の変化に起因するＶＣＯの位相雑音の悪化の程度は、出力信号の発振周波数の振幅に起因するＶＣＯの位相雑音の悪化の程度より大きい。また、位相雑音が最小になる条件はＶＣＯ毎に異なるので、特許文献１に開示されている手段によりＶＣＯの位相雑音が低減しない場合もある。
【０００７】
以上のことから、従来の半導体集積回路装置では、ＶＣＯの位相雑音を低減し、ＶＣＯ出力を安定させることはできなかった。
【特許文献１】特開２００６−１９７５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、定常電流の変化に起因するＶＣＯの位相雑音を低減し、ＶＣＯ出力を安定させることである。
【課題を解決するための手段】
【０００９】
本発明の第１態様によれば、バイアス電流又は発振周波数を制御して出力信号を出力する電圧制御発振器と、前記電圧制御発振器によって出力された出力信号に基づいて周波数制御信号を出力する位相同期回路と、前記位相同期回路から出力された周波数制御信号のピーク位置を検出するピーク位置検出回路と、前記ピーク位置検出回路によって検出されたピーク位置に基づいてバイアス電流を生成し、前記バイアス電流を出力するバイアス制御回路と、を備え、前記電圧制御発振器は、前記位相同期回路によって出力された周波数制御信号に基づいて、前記バイアス制御回路によって出力されたバイアス電流又は発振周波数を制御して出力信号を出力することを特徴とする半導体集積回路装置が提供される。
【００１０】
本発明の第２態様によれば、一定の周波数制御信号に基づいて、バイアス電流又は発振周波数を制御して出力信号を出力する電圧制御発振器と、前記電圧制御発振器から出力された出力信号の発振周波数を計測する周波数計測器と、前記周波数計測器から出力されたカウント値に基づいて、前記出力信号のピーク位置を検出するピーク位置検出回路と、前記ピーク位置検出回路によって検出されたピーク位置に基づいてバイアス電流を生成し、前記バイアス電流を出力するバイアス制御回路と、を備え、前記電圧制御発振器は、前記バイアス制御回路によって出力されたバイアス電流に基づいてバイアス電流又は発振周波数を制御して出力信号を出力することを特徴とする半導体集積回路装置が提供される。
【発明の効果】
【００１１】
本発明によれば、定常電流の変化に起因するＶＣＯの位相雑音を低減し、ＶＣＯ出力を安定させることができ、ひいては、半導体集積回路装置の性能を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
【実施例１】
【００１３】
はじめに、本発明の実施例１について説明する。本発明の実施例１では、電流源の雑音に起因するＶＣＯの位相雑音を低減する例について説明する。
【００１４】
図１は、本発明の実施例１の電圧制御発振器（ＶＣＯ）の一例であるＬＣ−ＶＣＯの構成を示す回路図である。
【００１５】
本発明の実施例１のＶＣＯは、ＮＭＯＳトランジスタ対１０１、ＰＭＯＳトランジスタ対１０２、インダクタ及び発振周波数制御端子によって容量を制御されるバラクタ１０３並びに電流源１０４から構成される。
【００１６】
ここで、電流源１０４の雑音（定常電流の変化）がこのＶＣＯの位相雑音に影響を与える理由について説明する。
【００１７】
ＮＭＯＳトランジスタ対１０１、ＰＭＯＳトランジスタ対１０２及びバラクタ１０３の容量をそれぞれＣｎ、Ｃｐ及びＣｖとし、インダクタのインダクタンスをＬとすると、ＬＣ−ＶＣＯの発振周波数ＦＶＣＯは式１のように表される。
【数１】
2008306331.tif 000003
【００１８】
このとき、電流源に雑音ΔIがあると、図１のＸ点（ＮＭＯＳのゲート）、Ｙ点（ＰＭＯＳのゲート）はそれぞれ、電流の変動分（ΔＩ）に対応して電位が変動する。この電位の変動により、Ｃｎ、Ｃｐ及びＣｖも変動する。それらの変動量をそれぞれΔＣｎ、ΔＣｐ及びΔＣｖとすると、変動後の発振周波数Ｆ’ＶＣＯは、Ｆｖｃｏ＋ΔＦｖｃｏとして、式２のように表される。
【数２】
2008306331.tif 000004
【００１９】
図２（ａ）〜（ｄ）は、バイアス電流Iと、Ｃｎ、Ｃｐ、Ｃｖ及びその合計容量Ｃｔ（＝Ｃｎ＋Ｃｐ＋Ｃｖ）との関係を示すグラフである。図２（ａ）及び（ｂ）に示されるように、Ｃｎ及びＣｐは、バイアス電流Ｉが増加するにつれて減少し、その変化量は、バイアス電流Ｉが大きくなるにつれて小さくなる。一方、図２（ｃ）に示されるように、Ｃｖは、バイアス電流Ｉが増加するにつれて増加する。その結果、図２（ｄ）に示されるように、Ｃｔは、下に凸の曲線となり、極小値を持つ。極小値に対応するバイアス電流Ｉに雑音ΔＩが存在しても、Ｃｔは変動しない（ΔＣｔ（＝ΔＣｎ＋ΔＣｐ＋ΔＣｖ）は一定となる）ので、発振周波数も変動しない。つまり、バイアス電流Ｉの雑音ΔＩは位相雑音に寄与しなくなる。
【００２０】
図３は、本発明の実施例１の半導体集積回路装置３００の構成を示すブロック図である。
【００２１】
本発明の実施例１の半導体集積回路装置３００は、電圧制御発振器（ＶＣＯ）３０１、位相同期回路（ＰＬＬ）３０２、ピーク位置検出回路３０３及びバイアス制御回路３０４を備える。
【００２２】
ここで、本発明の実施例１の半導体集積回路装置３００の動作について説明する。
【００２３】
バイアス制御回路３０４は、ＶＣＯ３０１のバイアス電流Ｉを所定の小さい値に設定して出力する。ＰＬＬ３０２は、ＶＣＯ３０１の発振周波数が一定になるように、基準クロックに基づいて、周波数制御信号（電圧）をＶＣＯ３０１に出力する。ピーク位置検出回路３０３は、ＰＬＬ３０２から出力された周波数制御信号の値（Ｖｉｎ）を保持する。
【００２４】
次に、バイアス制御回路３０４は、ＶＣＯ３０１のバイアス電流Ｉを少し増加させて出力する。これに応じて、前述のように、ＶＣＯ３０１の容量が変動する（図２を参照）。ＰＬＬ３０２は、ＶＣＯ３０１の容量の変動を打ち消して発振周波数が一定になるように制御するために、新たな周波数制御信号を出力してＶＣＯ３０１の可変容量を制御する。ピーク位置検出回路３０３は、新たな周波数制御信号の値（Ｖｉｎ’）と先に保持された周波数制御信号の値（Ｖｉｎ）とを比較し、両者の増減に基づいて周波数制御信号のピーク位置を判定する。
【００２５】
次に、バイアス制御回路３０４は、ピーク位置検出回路３０３により検出されたピーク位置に基づいて再びバイアス電流Ｉを増加させる。このとき、バイアス電流Ｉに対する容量の傾きが０になる点（ピーク位置）を境に、ピーク位置検出回路３０３の判定結果は逆転する。バイアス制御回路３０４は、ピーク位置でバイアス電流Ｉを固定して出力する。
【００２６】
例えば、ＶＣＯ３０１は図２に示されるようなバイアス電流Ｉと容量の関係を持ち、かつバラクタ１０３の容量Ｃｖは周波数制御信号が大きくなるにつれて小さくなる場合について説明する。
【００２７】
バイアス制御回路３０４がバイアス電流Ｉを小さい値から大きい値に増加させるときには、Ｃｔは減少するので、ＰＬＬ３０２は、周波数制御信号を減少させ、Ｃｖを大きくする。その結果、ピーク位置検出回路３０３の判定結果は「減」となる。
【００２８】
しかし、バイアス制御回路３０４がバイアス電流Ｉをさらに増加させるときには、Ｃｔが増加に転じ、ＰＬＬ３０２は、周波数制御信号を増加させ、Ｃｖを小さくする。その結果、ピーク位置検出回路３０３の判定結果は「増」となる。
【００２９】
なお、以上の説明はＬＣ−ＶＣＯについてのものであるが、その他のＶＣＯ（例えば、ＲＩＮＧ−ＶＣＯ）についても適用可能である。また、ＶＣＯ３０１は、出力信号の発振周波数だけでなく、バイアス制御回路３０４のバイアス電流Ｉも制御するように構成されても良い。
【００３０】
図４は、本発明の実施例１のピーク位置検出回路３０３の一例であるスイッチトキャパシタ比較器の構成を示す回路図である。
【００３１】
本発明の実施例１のピーク位置検出回路３０３は、スイッチＳ１及びＳ２、アンプＡ１、キャパシタＣ１及びＣ２並びにリファレンス電圧源ＲＥＦを備える。例えば、スイッチＳ１は、ＭＯＳトランジスタにより構成されても良く、キャパシタＣ２は、アンプＡ１又はスイッチＳ２の寄生容量に代替されても良い。
【００３２】
はじめに、本発明の実施例１のピーク位置検出回路３０３は、スイッチＳ１及びＳ２を閉じ、入力電圧Ｖｉｎ（周波数制御信号の値）として所定の電圧Ｖｉｎ１を入力する。
【００３３】
このとき、スイッチＳ２が閉じているので、アンプＡ１のマイナス入力端子と出力端子は短絡される。その結果、アンプＡ１の入力電圧は、アンプＡ１のフィードバック効果により、リファレンス電圧源ＲＥＦの電圧（リファレンス電圧）Ｖｒｅｆに固定される。キャパシタＣ１には、Ｖｉｎ−Ｖｒｅｆに対応する電荷がたまる。例えば、Ｖｉｎ−Ｖｒｅｆ＞０、かつＶｒｅｆ＞０のときには、キャパシタＣ１の左側電極には正電荷がたまり、キャパシタＣ１の右側電極には負電荷がたまる。キャパシタＣ２の上側電極にはリファレンス電圧源ＲＥＦの電圧Ｖｒｅｆの電圧に対応する＋電荷がたまる。この状態は、電圧Ｖｉｎ１の値を保持した状態である。
【００３４】
次に、スイッチＳ１及びＳ２を開く。続いて、入力電圧Ｖｉｎが電圧Ｖｉｎ１から電圧Ｖｉｎ２に変化した後に、スイッチＳ１のみを閉じる。このとき、キャパシタＣ１の左側電極の電荷が変動する。例えば、電圧Ｖｉｎ２が電圧Ｖｉｎ１よりも小さい場合には、キャパシタＣ１の左側電極の＋電荷は減少する。これに応じて、キャパシタＣ１の右側の−電荷も同じ量だけキャパシタＣ２に移動し、キャパシタＣ２の上側電極の電荷は減少し、アンプＡ１のマイナス入力電圧Ｖ１はプラス入力電圧Ｖｒｅｆよりも小さくなる。その結果、プラス入力電圧Ｖｒｅｆよりもマイナス入力電圧Ｖ１が小さいので、アンプＡ１は電位の変動を増幅し、アンプＡ１の出力信号Ｖｏｕｔは「Ｈ」レベルとなる。
【００３５】
次に、電圧Ｖｉｎ２を保持する場合には、スイッチＳ２を閉じる。一方、さらに比較を続ける場合には、スイッチＳ１を開いて入力電圧Ｖｉｎが変動した後、スイッチＳ１を閉じる。保持した値に対して比較する値が小さいときには、アンプＡ１の出力信号Ｖｏｕｔは「Ｈ」レベルとなり、保持した値に対して比較する値が大きいときには、アンプＡ１の出力信号Ｖｏｕｔは「Ｌ」レベルとなる。
【００３６】
なお、以上の説明はスイッチトキャパシタ回路についてのものであるが、その他の回路（例えば、ＡＤ変換器とメモリの組合せ）にも適用可能である。
【００３７】
図５は、本発明の実施例１の半導体集積回路装置３００を備えた無線通信システム（無線通信装置用ＬＳＩ）５００の構成を示すブロック図である。
【００３８】
この無線通信システム５００は、本発明の実施例１の半導体集積回路装置３００に加えて、送信機５０１及び受信機５０２を備え、半導体集積回路装置３００に基準クロックを与える水晶振動子５１０と接続される。
【００３９】
無線通信システム６００が送信データ（例えば、音声データ）を送信信号（無線信号）として出力するときには、半導体集積回路装置３００は入力された送信データを送信機５０１に与え、送信機５０１は与えられた送信データを変調し、送信信号（無線信号）として出力する。
【００４０】
一方、無線通信システム５００が受信データ（例えば、画像データ）を受信信号（無線信号）として出力するときには、半導体集積回路装置３００は入力された受信データを受信機５０２に与え、受信機５０２は与えられた受信データを復調し、受信信号（無線信号）として出力する。
【００４１】
本発明の実施例１によれば、バイアス制御回路３０４がピーク位置検出回路３０３により検出されたピーク位置でバイアス電流を固定してＶＣＯ３０１を制御するので、電流源１０４の雑音に起因するＶＣＯ３０１の位相雑音を低減し、ＶＣＯ出力を安定させることができる。
【００４２】
なお、電流源１０４以外の雑音発生素子の雑音は、バイアス制御回路４０３により出力されるバイアス電流が大きくなり、ＶＣＯ３０１の発振周波数の振幅が増加するにつれて相対的に小さくなるので、半導体集積回路装置の性能に及ぼす影響は極めて小さい。
【実施例２】
【００４３】
次に、本発明の実施例２について説明する。本発明の実施例１では、電流源の雑音に起因するＶＣＯの位相雑音を低減する例について説明したが、本発明の実施例２では、電流源以外の雑音発生素子の雑音に起因するＶＣＯの位相雑音を低減する例について説明する。なお、本発明の実施例１と同様の内容についての説明は省略する。
【００４４】
図６は、後述する本発明の実施例２のＶＣＯ８０１の一例であるＬＣ−ＶＣＯの構成を示す回路図である。
【００４５】
本発明の実施例２のＶＣＯ８０１は、実施例１と同様の構成（ＮＭＯＳトランジスタ対６０１、ＰＭＯＳトランジスタ対６０２、バラクタ６０３及び電流源６０４）に加えて、容量傾き制御端子から入力される容量傾き制御信号によりバイアス電流Ｉと容量の変化ΔＣｔの関係（容量特性）を制御する容量傾き制御回路（特性制御部）６０５を備える。
【００４６】
ここで、容量傾き制御回路６０５自身の容量をＣｇ、バイアス電流の雑音ΔＩが生じたときの容量傾き制御回路６０５の容量の変動分をΔＣｇとする。このΔＣｇは、容量傾き制御信号により制御される。本発明の実施例１と同様に、任意のバイアス電流IのときのＮＭＯＳトランジスタ対６０１、ＰＭＯＳトランタ対６０２及びバラクタ６０３の容量をそれぞれＣｎ、Ｃｐ及びＣｖとする。各容量Ｃｎ、Ｃｐ及びＣｖは、バイアス電流の雑音ΔＩにより変動し、合計変動容量ΔＣｔは、ΔＣｇ+ΔＣｎ＋ΔＣｐ＋ΔＣｖとなる。
【００４７】
容量傾き制御回路６０５は、合計変動容量ΔＣｔが０となるようにΔＣｇを制御し、任意のバイアス電流Ｉの雑音に起因する位相雑音を低減する。例えば、容量傾き制御回路６０５は、ＭＯＳ型バラクタ又は接合型バラクタから構成される。
【００４８】
図７は、本発明の実施例２のＭＯＳ型バラクタにより構成される容量傾き制御装置６０５を用いた場合の合計容量Ｃｔ（＝Ｃｇ+Ｃｎ+Ｃｐ+Ｃｖ）とバイアス電流Ｉの関係及びＶＣＯの位相雑音とバイアス電流Ｉの関係を示すグラフである。
【００４９】
図７には、３種類の容量傾き制御信号７０１〜７０３について、それぞれに対応する特性（（１）〜（３）、（１）’〜（３）’）が示される。容量傾き制御信号を変化させると、合計容量Ｃｔが極小値となるバイアス電流Ｉが変化し、それに応じて、ＶＣＯの位相雑音が最も低くなるバイアス電流Ｉ（バイアス電流Ｉの変化に起因する雑音が位相雑音に影響しなくなる点）も変化する。
【００５０】
例えば、容量傾き回路６０５により容量傾き制御信号７０１が出力される場合には、合計容量Ｃｔとバイアス電流Ｉの関係は（１）の関係となり、ＶＣＯの位相雑音とバイアス電流Ｉの関係は（１）’の関係となる。
【００５１】
次に、容量傾き制御回路６０５が容量傾き制御信号７０１から容量傾き制御信号７０２に変化させる場合には、合計容量Ｃｔとバイアス電流Ｉの関係は（２）の関係となり、ＶＣＯの位相雑音とバイアス電流Ｉの関係は（２）’の関係となる。その結果、合計容量Ｃｔが極小値となるバイアス電流Ｉは増加し、極小値は小さくなる。
【００５２】
さらに、容量傾き制御回路６０５が容量傾き制御信号７０２から容量傾き制御信号７０３に変化させる場合には、合計容量Ｃｔとバイアス電流Ｉの関係は（３）の関係となり、ＶＣＯの位相雑音とバイアス電流Ｉの関係は（３）’の関係となる。その結果、合計容量Ｃｔが極小値となるバイアス電流Ｉはさらに増加し、極小値はさらに小さくなる。
【００５３】
図８は、本発明の実施例２の半導体集積回路装置８００の構成を示すブロック図である。
【００５４】
本発明の実施例２の半導体集積回路装置８００は、本発明の実施例１の半導体集積回路装置３００と同様に、電圧制御発振器（ＶＣＯ）８０１、位相同期回路（ＰＬＬ）８０２、ピーク位置検出回路８０３、バイアス制御回路８０４を備える。
【００５５】
ここで、本発明の実施例２の半導体集積回路装置８００の動作について説明する。
【００５６】
バイアス制御回路８０４は、容量傾き制御信号を所定の小さい値に、ＶＣＯ８０１のバイアス電流Ｉを所望の電流より少し低い値（Ｉ１−２ΔＩ１）に設定して出力する。なお、ＰＬＬ８０２及びピーク位置検出回路８０３は、本発明の実施例１と同様である。
【００５７】
次に、バイアス制御回路８０４は、バイアス電流を少しだけ増加させて、Ｉ１−ΔＩ１とする。ピーク位置検出回路８０３は、本発明の実施例１と同様に、新たな周波数制御信号の値（Ｖｉｎ’）と先に保持された周波数制御信号の値（Ｖｉｎ）とを比較し、両者の増減に基づいてピーク位置を判定する。
【００５８】
さらに、バイアス制御回路８０４は、バイアス電流Ｉを少しだけ増加させて、所望の電流値Ｉ１とする。ピーク位置検出回路８０３は、上記と同様に新たな周波数制御信号の値（Ｖｉｎ’）と先に保持された周波数制御信号の値（Ｖｉｎ）の増減に基づいてピーク位置を判定する。
【００５９】
増減の判定結果が２回続けて同じ場合には、バイアス制御回路８０４は、容量傾き制御信号を少し増加させて、ＶＣＯ８０１のバイアス電流Ｉを再び所望の電流より少し低い値（Ｉ１−２ΔＩ１）に設定して出力する。続いて、上記と同様に、バイアス電流Ｉの増加（（Ｉ１−２ΔＩ１）とＩ１）及び増減の判定を２回行う。
【００６０】
バイアス制御回路８０４は、２回の増減の判定結果が反転するまで、容量傾き制御信号の増加を繰りかえす。バイアス制御回路８０４は、最終的には、判定結果が反転した容量傾き制御信号に固定してバイアス電流Ｉを出力する。
【００６１】
本発明の実施例２によれば、実施例１と同様の効果に加えて、バイアス制御回路８０４が、電流源８０４から定常電流（Ｉ１）が供給される場合において、電流源８０４以外の雑音発生素子にから発生する雑音ΔＩに対しても、合計容量Ｃｔが変動しないようにバイアス電流Ｉを出力するので、電流源以外の雑音発生素子の雑音に起因するＶＣＯの位相雑音を低減することができる。
【実施例３】
【００６２】
次に、本発明の実施例３について説明する。本発明の実施例２では、電流源以外の雑音発生素子の雑音に起因するＶＣＯの位相雑音を低減するために、容量傾き制御信号に従ってバイアス電流を直接制御する例について説明したが、本発明の実施例３では、バックゲート電圧を調整してバイアス電流を制御する例について説明する。なお、本発明の実施例１及び２と同様の内容についての説明は省略する。
【００６３】
図９は、本発明の実施例３のＶＣＯの一例であるＬＣ−ＶＣＯの構成を示す回路図である。
【００６４】
本発明の実施例３のＶＣＯは、実施例１と同様の構成（ＮＭＯＳトランジスタ対９０１、ＰＭＯＳトランジスタ対９０２、バラクタ９０３及び電流源９０４）を備える。
【００６５】
ＮＭＯＳトランジスタ対９０１は、容量傾き制御端子と接続される。ＮＭＯＳトランジスタ対９０１の容量Ｃｎは、容量傾き制御信号によって制御される。なお、ＰＭＯＳトランジスタ対９０２及びバラクタ９０３は本発明の実施例２と同様である。
【００６６】
図１０は、容量傾き制御信号１００１〜１００３毎のバックゲート電圧に対応する合計容量Ｃｔ（＝Ｃｎ+Ｃｐ+Ｃｖ）とバイアス電流Ｉの関係を示すグラフである。
【００６７】
例えば、後述するバイアス制御回路１１０４により容量傾き制御信号１００１が出力される場合には、合計容量Ｃｔとバイアス電流Ｉの関係は（１）の関係となる。
【００６８】
次に、バイアス制御回路１１０４が容量傾き制御信号１００１から容量傾き制御信号１００２に変化させる場合には、合計容量Ｃｔとバイアス電流Ｉの関係は（２）の関係となる。その結果、本発明の実施例２と同様に、合計容量Ｃｔが極小値となるバイアス電流Ｉは増加し、位相雑音の極小値は小さくなる。
【００６９】
さらに、バイアス制御回路１１０４が容量傾き制御信号１００２から容量傾き制御信号１００３に変化させる場合には、合計容量Ｃｔとバイアス電流Ｉの関係は（３）の関係となる。その結果、本発明の実施例２と同様に、合計容量Ｃｔが極小値となるバイアス電流Ｉはさらに増加し、位相雑音の極小値はさらに小さくなる。
【００７０】
図１０に示されるように、ＮＭＯＳトランジスタ対９０１の容量Ｃｎは、バイアス電流Ｉが大きくなるにつれて、飽和領域Ａでは減少し、線形領域Ｂでは増加する。すなわち、本発明の実施例３のＮＭＯＳトランジスタ対９０１は、バックゲート電圧を調整し、線形領域Ｂのバイアス電流Ｉを制御して、容量傾き制御を行う。
【００７１】
本発明の実施例３によれば、バックゲート電圧を調整してバイアス電流Ｉを制御するので、本発明の実施例２の容量傾き制御回路６０５に相当する構成を省略して本発明の実施例２と同様の効果を奏することができ、ひいては、半導体集積回路装置の構成を簡略化することができる。
【実施例４】
【００７２】
次に、本発明の実施例４について説明する。本発明の実施例１〜３では、ＶＣＯの位相雑音を低減するためにＰＬＬ３０２又は８０２から出力された周波数制御信号の値を用いる例について説明したが、本発明の実施例４では、周波数計測器のカウント値を用いる例について説明する。なお、本発明の実施例１〜３と同様の内容についての説明は省略する。
【００７３】
図１１は、本発明の実施例４の半導体集積回路装置１１００の構成を示すブロック図である。
【００７４】
本発明の実施例４の半導体集積回路装置１１００は、電圧制御発振器（ＶＣＯ）１１０１、ピーク位置検出回路１１０３、バイアス制御回路１１０４及び周波数計測器（カウンタ）１１０５を備える。
【００７５】
ここで、本発明の実施例４の半導体集積回路装置１１００の動作について説明する。なお、本発明の実施例４の半導体集積回路装置１１００では、図３又は８のＰＬＬ３０２又は８０２に相当する構成がないので、ＶＣＯ１１０１の周波数制御信号は所定の固定値に定められる。
【００７６】
バイアス制御回路１１０４は、ＶＣＯ１１０１のバイアス電流Ｉを増加させる。カウンタ１１０５は、ＶＣＯ１１０１のＶＣＯ出力の発振周波数を計測し、カウント値を出力する。ピーク位置検出回路１１０３は、カウンタ１１０５により出力されたカウント値に基づいて、ＶＣＯ１１０１のＶＣＯ出力の発振周波数のピーク（極大又は極小）を検出して、検出結果（ピーク位置）を出力する。バイアス制御回路１１０４は、実施例１と同様に、ピーク位置検出回路１１０３により出力されるピーク位置でバイアス電流Ｉを固定する。
【００７７】
本発明の実施例４によれば、ピーク位置検出回路１１０３が、カウンタ１１０５により出力されたカウント値に基づいてピーク位置を検出するので、ＶＣＯ１１０１に入力される周波数制御信号が一定の値である場合でも、実施例１〜３と同様の効果を得るとともに、図３又は８のＰＬＬ３０２又は８０２に相当する回路構成を省略することができ、ひいては、半導体集積回路装置の構成を簡略化することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施例１の電圧制御発振器（ＶＣＯ）の一例であるＬＣ−ＶＣＯの構成を示す回路図である。
【図２】（ａ）〜（ｄ）は、バイアス電流Iと、Ｃｎ、Ｃｐ、Ｃｖ及びその合計容量Ｃｔ（＝Ｃｎ＋Ｃｐ＋Ｃｖ）との関係を示すグラフである。
【図３】本発明の実施例１の半導体集積回路装置３００の構成を示すブロック図である。
【図４】本発明の実施例１のピーク位置検出回路３０３の一例であるスイッチトキャパシタ比較器の構成を示す回路図である。
【図５】本発明の実施例１の半導体集積回路装置３００を備えた無線通信システム５００の構成を示すブロック図である。
【図６】本発明の実施例２のＶＣＯ８０１の一例であるＬＣ−ＶＣＯの構成を示す回路図である。
【図７】本発明の実施例２のＭＯＳ型バラクタにより構成される容量傾き制御装置６０５を用いた場合の合計容量Ｃｔとバイアス電流Ｉの関係及びＶＣＯの位相雑音とバイアス電流Ｉの関係を示すグラフである。
【図８】本発明の実施例２の半導体集積回路装置８００の構成を示すブロック図である。
【図９】本発明の実施例３のＶＣＯの一例であるＬＣ−ＶＣＯの構成を示す回路図である。
【図１０】容量傾き制御信号１００１〜１００３毎のバックゲート電圧に対応する合計容量Ｃｔとバイアス電流Ｉの関係を示すグラフである。
【図１１】本発明の実施例４の半導体集積回路装置１１００の構成を示すブロック図である。
【符号の説明】
【００７９】
３００、８００、１１００  半導体集積回路装置
３０１、８０１、１１０１  電圧制御発振器（ＶＣＯ）
３０２、８０２  位相同期回路（ＰＬＬ）
３０３、８０３、１１０３  ピーク位置検出回路
３０４、８０４、１１０４  バイアス制御回路
１１０５  周波数計測器（カウンタ）
【図１】
2008306331.tif 000005
【図２】
2008306331.tif 000006
【図３】
2008306331.tif 000007
【図４】
2008306331.tif 000008
【図５】
2008306331.tif 000009
【図６】
2008306331.tif 000010
【図７】
2008306331.tif 000011
【図８】
2008306331.tif 000012
【図９】
2008306331.tif 000013
【図１０】
2008306331.tif 000014
【図１１】
2008306331.tif 000015