(57)【要約】【課題】差動信号の位相調整のために別途回路等を増設することなく、低コストで容易に差動信号の位相を調整することが可能な配線基板を提供する。【解決手段】差動信号を伝送するために一対の信号線Ｌが形成された配線基板１において、一対の信号線Ｌは、それぞれ、差動信号を出力する差動信号出力回路８７の出力端に一端が接続される第１信号線Ｌ１と、出力部からの差動信号が入力される差動信号入力回路８８の入力端に一端が接続される第２信号線Ｌ２と、第１信号線Ｌ１と第２信号線Ｌ２を接続するチップ抵抗８９とで構成され、第１信号線Ｌ１は、第２信号線Ｌ２の他端に対し、直接に接続することなく迂回して形成され、接続部材は、第１信号線Ｌ１の迂回部分のうちのいずれかの部分と第２信号線Ｌ２の他端とを接続する。【選択図】図３
2008306241.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を伝送するために一対の信号線が形成された配線基板において、
一対の前記信号線は、それぞれ、差動信号を出力する出力部の出力端に一端が接続される第１信号線と、出力部からの差動信号が入力される入力部の入力端に一端が接続される第２信号線と、前記第１信号線と前記第２信号線を接続する接続部材とで構成され、
前記第１信号線は、前記第２信号線の他端に対し、直接に接続することなく迂回して形成され、
前記接続部材は、前記第１信号線の迂回部分のうちのいずれかの部分と前記第２信号線の他端とを接続することを特徴する配線基板。
【請求項２】
前記第１信号線の迂回部分は、前記第２信号線の他端を中心とする円弧状に形成されていることを特徴とする請求項１記載の配線基板。
【請求項３】
前記第１信号線は、蛇行するミアンダパターン状に形成され、
前記ミアンダパターンの曲線部分は、前記第１信号線の迂回部分として、前記第２信号線の他端を中心とした円弧と重複するように形成されていることを特徴とする請求項１又は２記載の配線基板。
【請求項４】
前記出力部から前記入力部への信号線の長さを調整するため、前記第１信号線及び前記第２信号線に直接に接続されず、接続部材により一端が前記第１信号線に、他端が前記第２信号線に接続される調整信号線が設けられ、
前記第１信号線の迂回部分は、前記調整信号線の一端を中心とした円弧と重複するように形成されていることを特徴とする請求項３に記載の配線基板。
【請求項５】
前記接続部材によって前記第１信号線と前記第２信号線を接続した点の近傍を終端として、一対の前記第１信号線の終端抵抗が設けられることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
【請求項６】
前記接続部材は、チップ抵抗であることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の配線基板を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号でデータの伝送をするために、一対の信号線が形成された配線基板及び、この配線基板を備えた、プリンタ、複写機、複合機等の画像形成装置に関する。
【背景技術】
【０００２】
従来から、信号の伝送において、基準電圧より高い場合を「１」、低い場合を「０」としてデータ列を表現するシングルエンド信号を用いる方式が普及している。しかし、シングルエンド信号は、ノイズの影響を受けやすく信号が減衰しやすい等の問題点があり、高速で正確にデータを伝送するには限界があるとされる。そこで、シングルエンド信号よりも高速なデータの伝送に適するとされる差動信号（ディファレンシャル信号）を用いる方式も普及している。例えば、差動信号方式は、ＤＤＲや、ＵＳＢ等における信号の伝送において採用されている。
【０００３】
そして、差動信号は、同周期、逆位相の２種の信号を「＋」と「−」の２本の信号線で信号を伝送する方式であり、＋の信号線の電圧が−の信号線の電圧より高い場合を「１」に、低い場合を「０」に対応させる。そして、クロスポイントを基準として信号がハイレベルかローレベルかを判断するので、「＋」と「−」の信号のクロスするポイントは、参照電圧（電圧の最大値と最小値の中間の電圧値）に合うように調整される。
【０００４】
又、この差動信号を用いる方式では、差動信号が入力される回路等の入力部に、差動信号が位相差なく同時に到達することが理想的である。なぜなら、位相差が生ずると、「＋」と「−」の２本の信号のクロスポイントがずれ、いわゆる、アイパターンが小さくなる等により、入力部が正しくデータをラッチできない場合が生じ得るためである。特に、高速にデータ伝送を行う場合に問題が大きくなる。
【０００５】
そこで、差動信号の位相差を補正する構成の一例が特許文献１に記載されており、特許文献１には、差動信号出力手段と、差動信号出力手段の出力信号に対して遅延調整を行う遅延調整手段と、遅延調整手段を通った正極性および反転極性の差動出力信号の位相を比較する位相差検出手段と、位相差検出手段の検出結果に応じて遅延調整手段による信号遅延時間を制御する制御手段とを備える差動シリアル通信装置等が記載されている。（特許文献１：請求項１、図１等参照）。
【特許文献１】特開２００４−２０８００４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、差動信号の位相差は、出力部から入力部までの信号線の長さの違いが一因で生ずる。今日の配線基板の低面積化や、基板に実装する部品の高集積化により、差動信号を伝送する信号線の線路長を等しくできない場合もある。特に、信号線の線路長の差は、高周波の信号伝送において問題となる。
【０００７】
ここで、特許文献１記載の発明をみると、差動信号出力回路とトランシーバＩＣとの間の差動信号の位相差を補正することは可能であるが、差動シリアルバス（信号線）を介してトランシーバＩＣに接続される差動信号の入出力回路とは、差動信号の位相差は考慮されていない。即ち、信号線としての差動シリアルバスの長さが等しくなければ、結果としてトランシーバＩＣが送り出した差動信号に位相差が生じてしまうという問題があり、このことは差動シリアルバスの配線に制限を加えることになる。
【０００８】
又、差動信号を出力する素子、回路の出力バッファの特性（信号の立ち上がり、立ち下がりの勾配）が異なる場合、＋側と−側の信号のクロスポイントの位置が参照電圧からずれてしまい、アイパターンの面積が小さくなり、正確な信号の伝送ができない場合も生ずる。尚、特許文献１記載の発明をみると、例えば、トランシーバＩＣの出力特性は考慮されていない。
【０００９】
更に、特許文献１記載の発明において、差動信号の位相差の補正をするためには遅延調整手段、位相差検出手段等の構成を必要とし、その分、ＬＳＩ等のコストが高くなるという問題がある。又、特許文献１記載の発明は、遅延調整手段、位相差検出手段等の構成を備えるという特定のＬＳＩ等にのみ適用できるものであり、一般に流通する差動信号を出力する汎用の電子部品に適用することができないという問題がある。
【００１０】
本発明は、上記従来技術の問題点に鑑みてなされたものであり、差動信号の位相調整のために別途回路等を増設することなく、低コストで容易に差動信号の位相を調整することが可能な配線基板を提供することを課題とする。又、この配線基板を採用することにより、高速のデータ伝送が確実になされる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため請求項１に係る発明は、差動信号を伝送するために一対の信号線が形成された配線基板において、一対の前記信号線は、それぞれ、差動信号を出力する出力部の出力端に一端が接続される第１信号線と、出力部からの差動信号が入力される入力部の入力端に一端が接続される第２信号線と、前記第１信号線と前記第２信号線を接続する接続部材とで構成され、前記第１信号線は、前記第２信号線の他端に対し、直接に接続することなく迂回して形成され、前記接続部材は、前記第１信号線の迂回部分のうちのいずれかの部分と前記第２信号線の他端とを接続することとした。
【００１２】
この構成によれば、接続部材は、第１信号線の迂回部分のいずれかの部分と第２信号線を接続するから、信号線の全長を可変させることができる。従って、信号線の線路長の全長を調整して差動信号の位相差をなくすことができる。即ち、クロスポイントが参照電圧と一致して、いわゆるアイパターンを大きく広げることができる。更に、差動信号が各出力端の特性（任意の電圧に達するまでの時間、即ち、立ち上がり、立ち下がりの勾配）の違いにも対応でき、線路長を可変させ、差動信号のクロスポイントを参照電圧と一致させて、アイパターンを広げることもできる。更に、別途回路や部品を設ける必要もなく、差動信号の位相差を調整するための構成が簡易かつ低コストであり、又、一般に流通する汎用部品を使用した場合にも対応することができ、汎用性が非常に高い。
【００１３】
又、請求項２に係る発明は、請求項１記載の配線基板において、前記第１信号線の迂回部分は、前記第２信号線の他端を中心とする円弧状に形成されていることとした。
【００１４】
この構成によれば、第２信号線の他端を支点として、回動させるように接続部材の位置決めを行える。又、第２信号線の他端と円弧状に形成された第１信号線を接続するから、第２信号線に開放端が形成されず、又、大きなインピーダンスの変化を避けることができる。尚、本発明は、請求項１記載の発明の好適な一例を示す。
【００１５】
又、請求項３に係る発明は、請求項１又は２記載の配線基板において、前記第１信号線は、蛇行するミアンダパターン状に形成され、前記ミアンダパターンの曲線部分は、前記第１信号線の迂回部分として、前記第２信号線の他端を中心とした円弧と重複するように形成されていることとした。
【００１６】
この構成によれば、第２信号線の他端を支点として、回動させるように接続部材の位置決めを行える。又、第２信号線の他端と円弧と重複するように形成された第１信号線を接続するから、第２信号線に開放端が形成されず、大きなインピーダンスの変化を避けることができる。尚、本発明は、請求項１又は２記載の発明の好適な一例を示す。
【００１７】
又、請求項４に係る発明は、請求項３に記載の配線基板において、前記出力部から前記入力部への信号線の長さを調整するため、前記第１信号線及び前記第２信号線に直接に接続されず、接続部材により一端が前記第１信号線に、他端が前記第２信号線に接続される調整信号線が設けられ、前記第１信号線の迂回部分は、前記調整信号線の一端を中心とした円弧と重複するように形成されることとした。
【００１８】
この構成によれば、上述の構成に加え、更に、位相差を調整するための信号線が設けられ、この信号線を介して、信号線の線路長を変えることで、差動信号の位相差の調整も行えるので、位相差が大きい場合や、差動信号の各出力端の特性（立ち上がり、立ち下がりの勾配）の差が大きい場合にも対応することができ、位相差の調整幅を大きくすることができる。
【００１９】
又、請求項５に係る発明は、請求項１乃至４いずれか１項に記載の配線基板において、前記接続部材によって前記第１信号線と前記第２信号線を接続した点の近傍を終端として、一対の前記第１信号線の終端抵抗が設けられることとした。
【００２０】
この構成によれば、第１信号線の終端を開放端のままとせず、差動信号の不要反射を防ぐことができるので、差動信号の波形の歪みがなくなり、さらに正確に差動信号を伝送することができる。又、第１信号線と第２信号線を接続した点の近傍を終端とするから、インピーダンス整合もとりやすい。
【００２１】
又、請求項６に係る発明は、請求項１乃至５いずれか１項に記載の配線基板において、前記接続部材は、チップ抵抗であることとした。
【００２２】
この構成によれば、接続部材にチップ抵抗を用いるので、調達が容易であり、安価であるから、配線基板のコストを低下させることができる。
【００２３】
又、請求項７に係る発明は、請求項１乃至６いずれか１項に記載の配線基板を画像形成装置が備える。
【００２４】
この構成によれば、信号の伝送を高速かつ正確に行うことができる配線基板を採用するから、画像形成装置の処理速度の高速化に寄与することができる。又、例えば、形成する画像の解像度を高めることによる画像データの処理量増大にも対応することができる。
【発明の効果】
【００２５】
上述したとおり、本発明によれば、入力部に入力される差動信号の位相差を解消することができ、アイパターンが広がり、安定した信号の伝送を行うことができ、又、構成も簡易で低コストの配線基板を提供することができる。又、この配線基板を採用することで、差動信号の伝送が高速かつ正確に行われる画像形成装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について図１〜６を参照しつつ説明する。尚、本実施の形態に記載されている構成、配置等の各要素は、発明の範囲を限定するものではなく単なる説明例にすぎない。
【００２７】
まず、図１を用いて、本発明の配線基板１を制御部９に採用した電子写真方式のプリンタ２（画像形成装置に相当）の概略を説明する。図１は、本発明の第１の実施形態に係るプリンタ２の概略構成の一例を示すブロック図である。
【００２８】
本発明の第１の実施形態に係るプリンタ２は、主要な構成として、画像形成部３、定着装置４、シート搬送路５、操作パネル６、シート供給部７、記憶部８、制御部９等を有する。
【００２９】
本実施形態に係るプリンタ２の画像形成プロセスの概略について説明すると、画像形成部３は、感光体ドラム３１上に形成すべき画像のトナー像を形成、担持する。トナー像形成後、感光体ドラム３１上に形成されたトナー像が、シート搬送路５により担持・搬送されるコピー用紙、ＯＨＰシート、ラベル用紙等のシート（記録媒体）上に転写される。転写後、定着装置４はシートにトナー像を定着させ、定着後、装置本体より排出される。このようにして、画像形成プロセスが実行される。
【００３０】
まず、前記画像形成部３は、感光体ドラム３１、帯電装置３２、露光装置３３、現像装置３４、転写ローラ３５等により構成される。
【００３１】
前記感光体ドラム３１は、その周面にアモルファスシリコン等の感光層を有するように形成されたドラムであり、回転自在に支持される。そして、感光体ドラム３１は、メインモータＭ１と接続され、メインモータＭ１の駆動が感光体ドラム３１に伝達される。これにより、感光体ドラム３１は、所定の方向に回転する。
【００３２】
感光体ドラム３１の周囲には、感光体ドラム３１を帯電させる帯電装置３２と、感光体ドラム３１に形成する画像の画像データに基づき、感光体ドラム３１の周面を走査、露光して静電潜像を形成する露光装置３３と、静電潜像に対しトナーを供給し、静電潜像をトナー像として現像する現像装置３４等が設けられる。
【００３３】
トナー像の形成を行う場合、まず、帯電装置３２により感光体ドラム３１の表面を一様に帯電させる。この帯電装置３２は、帯電ローラや帯電ブラシ等により感光体ドラム３１と接触して帯電させるものでもよいし、コロナ式放電器により非接触で帯電させるものであってもよい。
【００３４】
次に、露光装置３３が、帯電した感光体ドラム３１の周面に、画像データに基づき光を照射し、感光体ドラム３１の周面に画像データに対応した静電潜像を形成する。この露光装置３３は、半導体レーザやポリゴンモータ、ポリゴンミラー、ｆθレンズ等を備え、レーザ光により露光、走査を行うレーザユニットであっても良いし、アレイ状に並べたＬＥＤを光源とした露光装置３３であっても良い。
【００３５】
感光体ドラム３１に静電潜像が形成された後、トナーを収容するとともにトナーを所定の電位に帯電させる現像装置３４が、トナーを静電潜像に（感光体ドラム３１に）供給する。トナーは、現像装置３４により帯電させられているから、感光体ドラム３１の周面に静電的に付着する。このようにして、感光体ドラム３１の周面上に形成された静電潜像が現像（可視像化）される。尚、プリンタ２がカラー対応とする場合には、現像装置３４を使用するトナーの色に合わせて、現像装置３４等を複数設ければよい。
【００３６】
前記転写ローラ３５は、感光体ドラム３１とニップを形成するように回転可能に支持され、感光体ドラム３１の回転方向において、現像装置３４の下流側近傍に配される。又、転写ローラ３５は、メインモータＭ１の駆動が伝達され、所定の方向に回転駆動する。シートに転写を行う場合、シート搬送路５は、感光体ドラム３１の周面上のトナー像がシートの適切な位置に転写されるように、タイミングを合わせてシートを感光体ドラム３１と転写ローラ３５のニップに進入させる。その際、転写ローラ３５には、トナー像の帯電する極性と逆極性の所定の電圧が印加され、その結果、感光体ドラム３１からシートにトナー像が転写される。
【００３７】
前記定着装置４は、シートに転写されたトナー像の定着を行う。定着装置４は、例えば、発熱体を内蔵した加熱ローラと加熱ローラ（いずれも不図示）に圧接され、ニップを形成する加圧ローラを備える。そして、加熱ローラと加圧ローラのニップに搬送されてきたシートを進入させ、トナー像を加圧、加熱し、その結果、シートの表面にトナーが定着される。定着完了後のシートは、プリンタ２内から排出され、画像形成が完了する。尚、加熱ローラと加圧ローラは、定着モータＭ２により回転駆動する。
【００３８】
前記シート搬送路５は、画像形成の際に、シート供給部７から画像形成部３、定着装置４を経て、シートがプリンタ２内から排出されるまで、シートを搬送する。シート搬送路５には、シートを案内するガイドや、シートを搬送するための搬送ローラ対が適宜設けられる（いずれも不図示）。そして、搬送ローラ対には、搬送モータＭ３の駆動力が伝達され、搬送ローラ対が回転する。これにより、所定の速度でシートが、プリンタ２内で画像形成のために搬送される。
【００３９】
前記操作パネル６は、複数の操作キーから成る操作部と、設定条件や装置の状態等を表示する表示部（いずれも不図示）とから構成され、例えば、プリンタ２の正面上部に設けられる。そして、使用者は、操作部から印刷条件等の設定を行う他、プリンタ２にシートのジャム（紙詰まり）やシート切れ等のエラー発生の際に表示部を確認する。即ち、操作パネル６は、使用者の入力、設定を受け付け、又、使用者に向けて情報を伝達する。
【００４０】
前記シート供給部７は、シートを収納する１乃至複数のカセット、給紙ローラ（いずれも不図示）等から構成される。そして、画像形成を行う場合には、給紙ローラが回転駆動することで、シートをシート搬送路５に向けて１枚ずつ送り出す。
【００４１】
前記記憶部８は、画像メモリ８１、ＲＡＭ８２、及びＲＯＭ８３を備えており、画像メモリ８１は、外部コンピュータ１００から送信され、画像形成を行う画像データを記憶する。そして、制御部９は、画像メモリ８１の画像データを読み出し、又、処理後の画像データを書き込む等、画像メモリ８１にアクセスする。ＲＯＭ８３は、制御部９の処理プログラムや処理内容、処理用のデータ等を記憶し、ＲＯＭ８３から読み出されたデータ、プログラムは、ＲＡＭ８２に展開される。又、ＲＡＭ８２には、画像データを記憶させることも可能である。そして、本発明の配線基板１は、例えば、画像メモリ８１やＲＡＭ８２と、制御部９との間の差動信号の伝送に用いられる。
【００４２】
前記制御部９は、例えば、プリンタ２内に適宜設けられる制御基板上に設けられる。そして、制御部９は、プリンタ２を制御するために、ＣＰＵ９１や各種ＬＳＩ９２を実装する。又、制御部９は、プリンタ２の各構成に対し制御信号を伝達するため、各構成と信号線により接続される。例えば、制御部９は、ＲＯＭ８３から読み出され、設定されたプログラムに従い、画像形成部３内の各装置やメインモータＭ１、定着装置４（定着モータＭ２）、シート搬送路５（搬送モータＭ３）、操作パネル６、シート供給部７等の動作を制御する。このようにして、品質の高い画像形成が行われるようにプリンタ２の動作は制御される。
【００４３】
ここで、制御部９は、例えば、記憶部８と同一の基板上に設けられ、記憶部８の画像メモリ８１、ＲＡＭ８２、ＲＯＭ８３ともデータのやり取りを行うため、信号線Ｌで接続されている。そして、本実施形態のプリンタ２では、画像データの処理速度の向上や、演算速度高速化等のため、画像データやＲＡＭ８２と制御部９との間では、差動信号方式により信号の伝送を行うことができる。
【００４４】
次に、図２に基づき、本発明の第１の実施形態に係る制御部９と記憶部８の詳細ついて説明する。図２は、本発明の第１の実施形態に係る制御部９と記憶部８の構成の一例を示すブロック図である。
【００４５】
まず、本実施形態における記憶部８の画像メモリ８１やＲＡＭ８２は、高速なデータ伝送が行えるように半導体メモリの、例えば、ＤＤＲ  ＳＤＲＡＭ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ  ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を採用することができる。（尚、ＤＤＲには、ＤＤＲ１、ＤＤＲ２、ＤＤＲ３といった種類が存在するが、これらを総称して以下「ＤＤＲ」と言う。）。以下では、画像メモリ８１やＲＡＭ８２がＤＤＲである場合を例として説明する。尚、画像メモリ８１やＲＡＭ８２がＤＤＲに限定されるものではなく、又、本発明がＤＤＲに限定されるものではない。
【００４６】
図２に示すように、画像メモリ８１及びＲＡＭ８２は、データを保持するラッチ回路や信号の入出力のためのバッファを有するメモリコントローラ８４（ＤＤＲでは、複数のビットをバッファにプリフェッチし、プリフェッチ完了後にデータをバースト転送する。）や、実際にデータを記憶する手段としてのメモリセルアレイ８５等を有する。そして、画像メモリ８１及びＲＡＭ８２にはクロック発生回路８６（例えばドライバＩＣ）が接続され、クロック発生回路８６が発生するクロック（同期信号）が、画像メモリ８１及びＲＡＭ８２に入力される。
【００４７】
ここで、ＤＤＲに入力されるクロック信号（ＣＬＫ信号）は、差動信号方式が用いられる。従って、図２においては、簡略化して図示しているが、クロック発生回路８６から画像メモリ８１やＲＡＭ８２への信号線Ｌは、＋側と−側の一対の信号線Ｌで構成される。従って、クロック発生回路８６は、差動信号出力回路８７として機能し、画像メモリ８１、ＲＡＭ８２は、差動信号入力回路８８として機能する。
【００４８】
次に、画像メモリ８１及びＲＡＭ８２は、信号線Ｌを介し、制御部９のＣＰＵ９１や各種ＬＳＩ９２等と接続され、双方向のデータ伝送が可能である。尚、図２では、画像メモリ８１及びＲＡＭ８２と、ＣＰＵ９１及び各種ＬＳＩ９２との信号線Ｌは、簡略化して図示しているが、信号線Ｌは、データを並列に伝送できるように（例えば１バイト単位）、複数の信号線Ｌで構成される。
【００４９】
ここで、ＣＰＵ９１等とＤＤＲ間のデータ伝送では、データのやりとりの容易化のため、信号のエッジ（立ち上がり、立ち下がり）を参照して、ＤＤＲへのデータを書き込みやＤＤＲからのデータの読み出しを行うためのデータストローブ信号（ＤＱＳ信号）が採用されている。このＤＱＳ信号は、データのリード／ライト動作時の基準動作クロックとして機能する。即ち、ＤＱＳ信号のクロスポイントＣＰを基準として、メモリコントローラ８４は、データを送信し、ラッチする。
【００５０】
そして、データの送受信を行う場合、まずＤＱＳ信号は、ローレベルとなる。その後、例えば、リード動作（画像メモリ８１やＲＡＭ８２からＣＰＵ９１等がデータを読み出す）では、ＤＱＳ信号のエッジ（クロスポイントＣＰ）は、データ信号のエッジとほぼ一致し、ライト動作では（ＣＰＵ９１等からのデータを画像メモリ８１やＲＡＭ８２に書き込む）ＤＱＳ信号のエッジは、データ信号のエッジのほぼ中央に位置する。要するに、ＤＱＳ信号により、リード、ライトのラッチタイミングをはかり、データの送受信が的確に行われるようにする。
【００５１】
そして、ＤＱＳ信号には、差動信号方式が採用されている（尚、ＤＤＲ１では、ＤＱＳ信号はシングルエンド信号）。従って、ＣＰＵ９１、各種ＬＳＩ９２やメモリコントローラ８４は、差動信号出力回路８７及び差動信号入力回路８８としても機能する。
【００５２】
以上のように、ＤＤＲを画像メモリ８１やＲＡＭ８２に採用する場合、差動信号の伝送が必要となる。そして、これらのような差動信号を伝送する信号線Ｌを有する配線基板１に本発明が適用される。
【００５３】
次に、図３に基づき、本発明の第１の実施形態に係る差動信号の信号線Ｌの配線について説明する。図３は、本発明の第１の実施形態に係る差動信号の信号線Ｌの一例を示す配線図である。
【００５４】
ここで、図３では、図３の左方から、差動信号出力回路８７により出力された差動信号が伝送される。そして、図３の右方に、差動信号を受け付ける差動信号入力回路８８が接続されるものとして説明する。
【００５５】
尚、本実施形態のプリンタ２では、上述したように、ＣＬＫ信号やＤＱＳ信号に差動信号方式が採用されるから、本実施形態において、差動信号出力回路８７は、クロック発生回路８６、メモリコントローラ８４、ＣＰＵ９１等であり、差動信号入力回路８８は、画像メモリ８１、ＲＡＭ８２、メモリコントローラ８４、ＣＰＵ９１等である。
【００５６】
そして、差動信号を伝送するため、信号線Ｌは、差動信号出力回路８７の出力端に一端が接続される第１信号線Ｌ１と、差動信号入力回路８８が入力される入力端に一端が接続される第２信号線Ｌ２が、それぞれ、一方を＋側、他方を−側として一対に形成される。第１信号線Ｌ１と第２信号線Ｌ２は、直接つながっておらず、第２信号線Ｌ２の差動信号入力回路８８の入力端に接続されない第２信号線Ｌ２の一方の端部は、例えば、円状の開放端Ａとして形成される。そして、第１信号線Ｌ１と第２信号線Ｌ２は、チップ抵抗８９等により接続されることで一本の信号線Ｌとなる。尚、第１信号線Ｌ１と第２信号線Ｌ２を接続するための部材は、第１信号線Ｌ１と第２信号線Ｌ２を接続できればよいから、例えば、ジャンパを用いても良い。
【００５７】
具体的には、第１信号線Ｌ１は、第２信号線Ｌ２の開放端Ａに対し、迂回して形成される。本実施形態では、第１信号線Ｌ１の迂回部分は、第２信号線Ｌ２の開放端Ａを中心とする円弧状に形成される。そして、チップ抵抗８９が、第１信号線Ｌ１の円弧状の迂回部分のうちのいずれかの部分と第２信号線Ｌ２の開放端Ａとを接続して、差動信号を伝送するための信号線Ｌが完成する。
【００５８】
ここで、第１信号線Ｌ１の円弧状の迂回部分の半径ｒは、適宜設定することが可能であり、例えば、２ｃｍ〜１ｍｍの間で設定することができる。例えば、チップ抵抗８９は、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２ｍｍ、１．６ｍｍ×０．８ｍｍ等、各種のサイズが存在し、又、ジャンパを用いる場合は、その大きさを調整すれば、適宜設定することが可能である。
【００５９】
円弧状の迂回部分の半径ｒは、＋側と−側の信号線Ｌの線路長の差や、差動信号の周波数、差動信号を遅延させる時間との関係を勘案して定めることができる。具体的には、電気信号が基板上を伝搬する速度は、実際には光速の約半分程度になることがある。即ち、
１．５×１０8ｍ／ｓ程度である。この速度で電気信号が伝搬するとした場合、
１ｎｓ（１０-9秒）あたり、約１５ｃｍ進む。
【００６０】
ここで、円弧状の迂回部分（本実施形態では半円）の半径ｒを１ｃｍとした場合、半円の円周の長さは、
２π×１ｃｍ÷２≒３ｃｍ
であり、この場合、３ｃｍは、信号線Ｌの線路長を延長することができる。そうすると、
３ｃｍ÷１５ｃｍ＝０．２となり、
１ｎｓ×０．２＝２００ｐｓ
となるから、この場合、差動信号入力部への信号の到達時間を、２００ｐｓ程度遅らせることができる。尚、これらの値は、一例に過ぎず、採用する周波数や、信号間伝搬速度、遅延させるべき時間等との兼ね合いで、円弧の半径ｒを決定すればよい。
【００６１】
配線基板１の配線をより具体的に説明すると、第１信号線Ｌ１の迂回部分は、本実施形態では第２信号線Ｌ２の開放端Ａを中心とした半円の円弧状に形成される。そして、第２信号線Ｌ２の開放端Ａを支点として、チップ抵抗８９を回動させるようにして、位置決めがなされる（位置決めの一例を実線で、他例を破線で図示）。この位置決めは、例えば、＋側の信号線Ｌの線路長と−側の信号線Ｌの線路長が等しくなる位置でなされる。言い換えると、チップ抵抗８９の固定位置を変えることで、差動信号出力回路８７から差動信号入力回路８８までの線路長を調整することができる。
【００６２】
これにより、図３に示す配線部分に至るまでに、＋側の信号と−側の線路長が異なってしまう場合でも、最終的に＋側の信号と−側の信号線Ｌの線路長を同一となるように調整することができる。即ち、線路長が異なるために＋側の信号と−側の信号に位相差があっても、＋側の信号と−側の信号の差動信号入力回路８８への到達時間を同時になるようにすることができる。
【００６３】
又、第１信号線Ｌ１の迂回部分は、円弧状に形成されるから、チップ抵抗８９の長さを円弧の半径ｒにあわせることで、複数の長さの異なるチップ抵抗８９を用意することなく信号線Ｌの全長を変化させることができ、差動信号の位相差の調整が容易なものとできる。尚、第１信号線Ｌ１の迂回部分は、円弧状に限られたものではなく、複数の長さの異なるチップ抵抗８９を用意する必要があるが、例えば、矩形状とすることは可能である。
【００６４】
そして、一対の第１信号線Ｌ１の終端には、終端抵抗ＲＬ１が接続される。言い換えると、＋側と−側で構成される一対の第１信号線Ｌ１の終端に、共通の終端抵抗ＲＬ１が接続される。これにより、第１信号線Ｌ１の終端で、信号の反射がおきることを防ぐことができる。即ち、第１信号線Ｌ１において、チップ抵抗８９を伝わる信号と、第１信号線Ｌ１をそのまま進む信号とに分岐しても、第１信号線Ｌ１をそのまま進んだ信号のエネルギーを終端抵抗ＲＬ１で消費させることができる。従って、信号の反射による差動信号の波形の歪みを解消することができ、正確な差動信号の伝送を行うことができる。
【００６５】
しかも、本実施形態では、それぞれの第１信号線Ｌ１の終端は、同一の終端抵抗ＲＬ１に接続され、終端抵抗ＲＬ１は、第１信号線Ｌ１の円弧状の迂回部分の終点近傍に設けられる。言い換えると、第１信号線Ｌ１とチップ抵抗８９を接続した点から、第１信号線Ｌ１の差動信号の伝送方向下流側ですぐに終端抵抗ＲＬ１が接続される。このように構成することで、終端抵抗ＲＬ１が、第１信号線Ｌ１とチップ抵抗８９の接続点の近くで第１信号線Ｌ１と接続されることになり、インピーダンス整合をとりやすくなる。
【００６６】
又、本発明が、第１信号線Ｌ１を円弧状に形成するのは、信号線Ｌの線路長を可変としても、信号線に開放端が生じないようにするためである。この点に付き、図４に基づき説明する。図４は、本発明の実施形態に係る信号線Ｌを円弧状に形成する理由を説明するための説明図である。
【００６７】
図４に示すように、第１信号線Ｌ１を直線的に配線し、この第１信号線Ｌ１の外側に第２信号線Ｌ２を直線的に設け、この第１信号線Ｌ１と第２信号線Ｌ２をチップ抵抗８９等により接続しても差動信号出力回路８７から差動信号入力回路８８までの信号線Ｌ全体の線路長を可変とすることができる。尚、図４では、一対の第１信号線Ｌ１の終端は、共通の終端抵抗ＲＬ１に接続されている。
【００６８】
このような配線を行った場合、差動信号を伝送する信号線Ｌを直線状に形成できるという利点はあるものの、第２信号線Ｌ２において開放端Ｂが形成されてしまう。この開放端Ｂでは、信号が全反射してしまい、伝送される信号の波形に大きな歪みが生じてしまう。更にいえば、第２信号線Ｌ２に形成された開放端Ｂに更に終端抵抗を設けると、今度は、信号線Ｌ全体のインピーダンス整合をとりづらくなる。これらの弊害があるため、本発明は、できるだけ開放端Ｂが形成されないように、第１信号線Ｌ１を円弧状に形成するのである。
【００６９】
このように、本発明は、差動信号を伝送する一対の信号線Ｌにおいて、＋側と−側の信号線Ｌの線路長を等しくなるように調整することができる。この調整は極めて安価であり、差動信号の位相差を調整する回路は必要がなくなる。
【００７０】
例えば、クロック発生回路８６からＤＤＲに差動クロック信号を伝送するための信号線Ｌにおいて、本発明を適用すれば、差動クロック信号の＋側と−側の、差動信号出力回路８７（クロック発生回路８６）から差動信号入力回路８８（画像メモリ８１、ＲＡＭ８２）への到達時間のずれ、即ち、スキュー（タイミングのずれ）の調整が行える。更に、クロック信号とデータストローブ信号や他の信号とのスキュー調整にも使用することができる。
【００７１】
又、ＤＱＳ信号を伝送するための信号線Ｌにおいては、一対の信号線Ｌの線路長を同一のものとでき、データストローブ信号の両極間のスキュー調整が行え、クロスポイントＣＰとＤＱＳ信号の参照電圧とを一致させることができる。更に、ＤＤＲでは、データ線の信号は、参照電圧を基準としてハイレベルとローレベルを判別し、かつ、メモリコントローラ８４は、ＤＱＳ信号を基準クロックとしてデータ線の信号の取り込みを行うが、ＤＱＳ信号のクロスポイントＣＰが参照電圧とずれると、データ線の信号のクロックとＤＱＳ信号のクロスポイントＣＰの間にずれが生じてしまう。しかし、本実施形態では、差動信号の信号線Ｌの線路長を可変させ、クロスポイントＣＰの位置を調整できるから、データ線のセットアップ時間、ホールド時間の調整も行える。
【００７２】
次に、本発明の第１の実施形態に係る差動信号の伝送において、差動信号出力回路８７の出力バッファの出力特性（ドライブ能力）や信号線Ｌの特性に差がある場合にも対応できる点につき、図５に基づき説明する。
【００７３】
図５は、差動信号出力回路８７の＋側と−側の出力特性（ドライブ能力）に差がある場合のタイミングチャートであり、（ａ）は＋側の出力波形の一例を示し、（ｂ）は−側の出力波形の一例を示し、（ｃ）は＋側と−側の出力波形を重ねた差動信号の波形の一例であり、（ｄ）は、本発明の実施によりクロスポイントＣＰの位置を修正した波形の一例であり、（ｅ）は、アイパターンｅｐの大きさの差を説明するためのクロスポイントＣＰの拡大図である。
【００７４】
まず、図５について説明すると、各図において、２点鎖線で、信号のハイレベルを示すＶＨ、信号のローレベルを示すＶＬ、ＶＨとＶＬの中間値を示すＶｒｅｆ（参照電圧）を示している（ＶＨ、ＶＬ、Ｖｒｅｆの単位はボルト）。例えば、ＤＤＲ１では、ＶＨのＭＡＸは、Ｖｒｅｆ＋０．３Ｖ程度であり、ＶＬは、Ｖｒｅｆ−０．３Ｖ程度である。尚、ＤＤＲの種類や製品によって、特性値は異なる。
【００７５】
次に、図５（ａ）と（ｂ）について説明する。図５（ａ）に示す差動信号の＋側の出力波形と、図５（ｂ）に示す差動信号の−側の出力波形を比べると、＋側の出力のドライブ性能のほうが、−側の出力よりも高くなっている（＝立ち上がり、立ち下がりに要する時間が短い。）。この違いは、ＣＰＵ９１やＬＳＩ９２等やメモリコントローラ８４の出力バッファにおける２つの極性の出力特性の差や、信号線Ｌの特性の差や、場合により、差動信号を伝送する信号線Ｌに隣接して配される他の電気、電子部品の影響により表れる。尚、図５（ａ）、（ｂ）では、＋側の信号の立ち上がり時間ｔ１、立ち下がり時間ｔ２は、−側の信号の立ち上がり時間ｔ３、立ち下がり時間ｔ４に比べ１／２程度である。（この比較を図５（ａ）、（ｂ）において破線で示す。）
【００７６】
そして、図５（ｃ）に示すように、＋側の出力波形と−側の出力波形を重ねると、差動信号が形成される。しかし、＋側の出力と−側の出力の特性が異なっているから、＋側の出力と−側の出力のクロスポイントＣＰが、Ｖｒｅｆの位置からずれてしまう。
【００７７】
しかし、本発明では、信号線Ｌの線路長を可変することができるから、ドライブ性能の高い＋側の出力の差動信号入力回路８８への到着時間を遅らせることができる。このように、差動信号入力回路８８への到着時間を遅らせて、＋側の出力と−側の出力のクロスポイントＣＰをＶｒｅｆの位置に併せた図が、図５（ｄ）である。このようにクロスポイントＣＰの位置を調整することで、＋側の信号と−側の信号で囲まれる領域（いわゆるアイパターンｅｐ）を最大化することができる。
【００７８】
この点を図５（ｅ）を用いて説明する。まず、図５（ｅ）の実線は、＋側の出力と−側の出力のクロスポイントＣＰをＶｒｅｆの位置に併せた場合を示す。一方、破線は、＋側の出力と−側の出力のクロスポイントＣＰが、Ｖｒｅｆの位置からずれたままの状態を示す。尚、比較のため、実線、破線のクロスポイントＣＰの時間軸上（横軸）における位置は、一致させている。
【００７９】
そして、図５（ｅ）中における縦線の網掛け領域Ｆ１は、クロスポイントＣＰをＶｒｅｆの位置に併せたことによって、アイパターンｅｐの増加した領域を示す。一方、横線の網掛け領域は、クロスポイントＣＰをＶｒｅｆの位置に併せたことによって、アイパターンｅｐの減少した領域Ｆ２を示す。
【００８０】
図５（ｅ）から明らかなように、各領域を対比すると、クロスポイントＣＰを一致させた場合（縦線の網掛け部分）の方が、一致させない場合（横線の網掛け部分）アイパターンｅｐの総面積は大きくなる。従って、アイパターンｅｐが広がることにより、安定した信号伝送を行える。特に、高周波で差動信号を伝送する場合、アイパターンｅｐが小さくなることは、正確な信号の伝送の妨げとなるので、高周波ほどこの利点は大きくなる。
【００８１】
従って、差動信号出力回路８７の出力バッファの出力特性（ドライブ能力）を考慮して、ＤＤＲにおける差動クロック信号の信号線Ｌの線路長を定めることができる。一方、データストローブ信号のような双方向の差動信号の伝送においても、位相差の大きい方向（出力の特性差が大きい方向）で信号線Ｌの線路長を調整することにより、双方向の差動信号の信号線Ｌの線路長を最適化できる。尚、双方向の差動信号の信号線Ｌを、片方向ずつに分けることが可能であるならば、片方向ずつに分け、差動信号の信号線Ｌの線路長を調整すればよい。
【００８２】
このようにして、接続部材は（チップ抵抗８９、ジャンパ等）、第１信号線Ｌ１の迂回部分のいずれかの部分と第２信号線Ｌ２を接続するから、信号線Ｌの全長を可変させることができる。従って、信号線Ｌの線路長の全長を調整して差動信号の位相差をなくすことができる。即ち、クロスポイントＣＰが参照電圧と一致して、いわゆるアイパターンｅｐを大きく広げることができる。更に、差動信号が各出力端の特性（任意の電圧に達するまでの時間、即ち、立ち上がり、立ち下がりの勾配）の違いにも対応でき、線路長を可変させ、差動信号のクロスポイントＣＰを参照電圧と一致させて、アイパターンｅｐを広げることもできる。更に、別途回路や部品を設ける必要もなく、差動信号の位相差を調整するための構成が簡易かつ低コストであり、又、一般に流通する汎用部品を使用した場合にも対応することができ、汎用性が非常に高い。
【００８３】
又、第２信号線Ｌ２の他端を支点として、回動させるように接続部材の位置決めを行える。又、第２信号線Ｌ２の他端と円弧状に形成された第１信号線Ｌ１を接続するから、第２信号線Ｌ２に開放端Ａが形成されず、又、大きなインピーダンスの変化を避けることができる。
【００８４】
又、第１信号線Ｌ１に終端抵抗ＲＬ１を設けるから、第１信号線Ｌ１の終端を開放端Ａのままとせず、差動信号の不要反射を防ぐことができるので、差動信号の波形の歪みがなくなり、さらに正確に差動信号を伝送することができる。
【００８５】
又、接続部材にチップ抵抗８９を用いるので、調達が容易であり、安価であるから、配線基板１のコストを低下させることができる。
【００８６】
又、画像形成装置に本発明に係る配線基板１を採用すれば、信号の伝送を高速かつ正確に行うことができる配線基板１を採用するから、画像形成装置の処理速度の高速化に寄与することができる。又、例えば、形成する画像の解像度を高めることによる画像データの処理量増大にも対応することができる。
【００８７】
更にいえば、本発明は、各配線基板１に差動信号の信号線Ｌの線路長を等しくし、又、差動信号出力回路８７の両極の特性差にも対応して、配線基板１の１枚１枚について、差動信号の位相差を解消することができる。しかし、配線基板１が大量に生産される場合、１枚１枚に対し、チップ抵抗８９等の正確な位置決めをすることは現実的でない場合があるので、配線基板１や差動信号の出力回路の特性を試験する基板に本発明を適用するようにしてもよい。この試験用基板で最適な線路長等のデータをオシロスコープ等により測定し、そのデータを反映させた配線基板１（例えば、チップ抵抗８９を最初から固定して製造、又は、差動信号の信号線Ｌの線路長を修正した基板）を製造するようにしてもよい。又、差動信号の位相差を高精度に補正しつつ、生産性を高めるために、信号線Ｌの位相差をオシロスコープ等により測定し、測定された位相差に対応してチップ抵抗８９の固定するための専用の治具を用いてチップ抵抗８９を固定するようにしても良い。
【００８８】
次に、図６に基づき、本発明の第２の実施形態に係る差動信号の信号線Ｌの配線について説明する。図６は、本発明の第２の実施形態に係る差動信号の信号線Ｌの一例を示す配線図である。
【００８９】
尚、図６に示す、第２の実施形態は、第１の実施形態と比較して、差動信号の信号線Ｌの配線パターンが異なるのみであり、他の部分については同様に適用できるものである。従って、本実施形態の説明では、第１の実施形態と異なる部分についてのみ説明し、その他の説明については省略する。
【００９０】
ここで、図６では、図３の左方から、差動信号出力回路８７により出力された差動信号が伝送される。そして、図３の右方に、差動信号を受け付ける差動信号入力回路８８が接続されるものとして説明する。
【００９１】
本実施形態では、差動信号出力回路８７の出力端に一端が接続される第１信号線Ｌ１は、蛇行するミアンダパターン状に一方を＋側、他方を−側として一対に形成される。そして、差動信号入力回路８８が入力される入力端に一端が接続される第２信号線Ｌ２が、一方を＋側、他方を−側として一対に形成される。
【００９２】
尚、＋側の第１信号線Ｌ１と第２信号線Ｌ２は、直接つながっておらず、第２信号線Ｌ２の差動信号入力回路８８の入力端に接続されない第２信号線Ｌ２の一方の端部は、円状の開放端Ａとして形成され、第１信号線Ｌ１と第２信号線Ｌ２は、チップ抵抗８９、ジャンパ等により接続される点は、第１の実施形態と同様である。
【００９３】
そして、本実施形態では、＋側の第１信号線Ｌ１の迂回部分としてのミアンダパターンの曲線部分は、＋側の第２信号線Ｌ２の他端を中心とした円弧と重複するように形成される。
【００９４】
更に、本実施形態では、出力部から入力部への信号線Ｌの長さを調整するため、−側の第１信号線Ｌ１及び第２信号線Ｌ２に直接に接続されず、チップ抵抗８９等により一端が−側の第１信号線Ｌ１に、他端が−側の第２信号線Ｌ２に接続される調整信号線Ｌ３が設けられ、−側の第１信号線Ｌ１のミアンダパターンでの迂回部分は、この調整信号線Ｌ３の一端を中心とした円弧と重複するように、配線基板１上に信号線Ｌが形成される。
【００９５】
具体的には、＋側の第１信号線Ｌ１は、＋側の第２信号線Ｌ２の開放端Ａに対し、迂回して形成され、本実施形態では、一方の第１信号線Ｌ１の迂回部分（図６では＋側の信号線Ｌ）は、ミアンダパターン状に形成されるとともに、＋側の第２信号線Ｌ２の開放端Ａを中心とする円弧状に形成される。そして、−側の第１信号線Ｌ１の迂回部分（図６では−側の信号線Ｌ）は、ミアンダパターン状に形成されるとともに、−側の第１信号線Ｌ１の外側に設けられた調整信号線Ｌ３の開放端Ｃを中心とする円弧状に形成される。
【００９６】
そして、チップ抵抗８９等により、＋側の信号線Ｌについては、第２信号線Ｌ２の開放端Ａと、第１信号線Ｌ１の円弧状の迂回部分のうちのいずれかの部分と第２信号線Ｌ２の開放端Ａとを接続する。一方、−側の信号線Ｌについては、調整信号線Ｌ３の一端（円状の開放端Ｃ）を中心とした円弧と重複するように形成された第１信号線Ｌ１のミアンダパターンと、調整信号線Ｌ３を接続し、調整信号線Ｌ３の他端を第２信号線Ｌ２と接続して差動信号を伝送するための信号線Ｌが完成する。
【００９７】
尚、図６に示すように、本実施形態では、調整信号線Ｌ３は２つ設けられる。この調整信号線Ｌ３の選択は、調整信号線Ｌ３と、第２信号線Ｌ２へのチップ抵抗８９等の接続により選択できる。図６では、チップ抵抗８９等を接続する方向を１８０度回転させることにより、使用する調整信号線Ｌ３を選択できる。
【００９８】
又、第１信号線Ｌ１の円弧状の迂回部分の半径は、適宜設定することが可能である点、各信号を接続するチップ抵抗８９等の位置決めは、差動信号出力回路８７から出力される差動信号が同時に差動信号入力回路８８に到達する位置でなされる点、一対の第１信号線Ｌ１の終端には、終端抵抗ＲＬ１が接続される点などは、第１の実施形態と同様である。
【００９９】
このようにして、本発明の第２の実施形態によれば、第２信号線Ｌ２の他端を支点として、回動させるように接続部材の位置決めを行える。又、第２信号線Ｌ２の他端と円弧と重複するように形成された第１信号線Ｌ１を接続するから、第２信号線Ｌ２に開放端Ａが形成されず、大きなインピーダンスの変化を避けることができる。
【０１００】
又、位相差を調整するための調整信号線Ｌ３が設けられ、この信号線Ｌを介して、信号線Ｌの線路長を変えることで、差動信号の位相差の調整も行えるので、位相差が大きい場合や、差動信号の各出力端の特性（立ち上がり、立ち下がりの勾配）の差が大きい場合にも対応することができ、位相差の調整幅を大きくすることができる。
【０１０１】
以上、本発明の実施形態を説明したが、本発明の範囲はこれに限定されず、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。
【産業上の利用可能性】
【０１０２】
本発明は、差動信号で信号の伝送をする配線基板、及び、この配線基板を備えたプリンタ、複写機、複合機等の画像形成装置に利用可能である。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１の実施形態に係るプリンタの概略構成の一例を示すブロック図である。
【図２】本発明の第１の実施形態に係る制御部と記憶部の構成の一例を示すブロック図である。
【図３】本発明の第１の実施形態に係る差動信号の信号線の一例を示す配線図である。
【図４】本発明の実施形態に係る信号線を円弧状に形成する理由を説明するための説明図である。
【図５】差動信号出力回路の＋側と−側の出力特性（ドライブ能力）に差がある場合のタイミングチャートであり、（ａ）は＋側の出力波形の一例を示し、（ｂ）は−側の出力波形の一例を示し、（ｃ）は＋側と−側の出力波形を重ねた差動信号の波形の一例であり、（ｄ）は、本発明の実施によりクロスポイント位置を修正した波形の一例であり、（ｅ）は、アイパターンの大きさの差を説明するためのクロスポイントの拡大図である。
【図６】本発明の第２の実施形態に係る差動信号の信号線の一例を示す配線図である。
【符号の説明】
【０１０４】
１        配線基板
２        プリンタ（画像形成装置）
８        記憶部
８１      画像メモリ
８２      ＲＡＭ
８７      差動信号出力回路（出力部）
８８      差動信号入力回路（入力部）
８９      チップ抵抗（接続部材）
Ｌ        信号線
Ｌ１      第１信号線
Ｌ２      第２信号線
Ｌ３      調整信号線
ＲＬ１    終端抵抗
【図１】
2008306241.tif 000003
【図２】
2008306241.tif 000004
【図３】
2008306241.tif 000005
【図４】
2008306241.tif 000006
【図５】
2008306241.tif 000007
【図６】
2008306241.tif 000008