(57)【要約】【課題】  本発明は、基板上に形成されたトンネル磁気抵抗素子（ＴＭＲ素子）の抵抗を測定する抵抗測定方法および高性能化が図られたＴＭＲ素子を製造するＴＭＲ素子の製造方法に関し、基板上の薄膜の電気抵抗を容易かつ高精度に測定する。【解決手段】  基板上に第１の導電層、抵抗層、第２の導電層の順に積層され、第１の導電層および第２の導電層の一方にピン層、他方にフリー層を有し、これらピン層とフリー層とに挟まれたバリア層を抵抗層とするトンネル磁気抵抗素子の抵抗測定方法であって、基板上に、低い抵抗値を持つ第１の低抵抗層と、トンネル磁気抵抗素子を構成する、第１の導電層、抵抗層および第２の導電層からなる薄膜と同一構成の薄膜と、第１の導電層および第２の導電層のいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成し該サンプル表面に抵抗測定用プローブをあてて薄膜の抵抗を測定する。【選択図】        図２
2008177397.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１の導電層、抵抗層、第２の導電層がこの順に積層されてなる薄膜の抵抗を測定する薄膜抵抗測定方法であって、
基板上に、前記第１の導電層および前記第２の導電層のいずれよりも低い抵抗値を持つ第１の低抵抗層と、前記薄膜と、前記第１の導電層および前記第２の導電層のうちのいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成するサンプル作成ステップと、
前記サンプル表面に抵抗測定用プローブをあてて、前記薄膜の抵抗を測定する抵抗測定ステップとを有することを特徴とする薄膜抵抗測定方法。
【請求項２】
前記サンプル作成ステップが、前記第２の低抵抗層の上にさらに表面カバー層を積層したサンプルを作成するステップであり、
前記抵抗測定ステップが、前記表面カバー層の表面に抵抗測定用プローブをあてて、前記薄膜の抵抗値を測定するステップであることを特徴とする請求項１記載の薄膜抵抗測定方法。
【請求項３】
前記サンプル作成ステップが、前記第１の低抵抗層および前記第２の低抵抗層の双方がＣｕ層であるサンプルを作成するステップであることを特徴とする請求項１記載の薄膜抵抗測定方法。
【請求項４】
前記サンプル作成ステップが、前記第１の低抵抗層と前記薄膜との間にさらにＴａ層を積層したサンプルを作成するステップであることを特徴とする請求項３記載の薄膜抵抗測定方法。
【請求項５】
前記サンプル作成ステップが、前記第１の低抵抗層の下層に対し平坦化処理を行なった後に前記第１の低抵抗層を積層するステップであることを特徴とする請求項４記載の薄膜抵抗測定方法。
【請求項６】
基板上に第１の導電層、抵抗層、第２の導電層がこの順に積層され、前記第１の導電層および前記第２の導電層の一方にピン層、他方にフリー層を有し、これらピン層とフリー層とに挟まれたバリア層を前記抵抗層とするトンネル磁気抵抗素子の製造方法であって、
基板上に、前記第１の導電層および前記第２の導電層のいずれよりも低い抵抗値を持つ第１の低抵抗層と、前記トンネル磁気抵抗素子を構成する、前記第１の導電層、前記抵抗層、および前記第２の導電層からなる薄膜と同一層構造の薄膜と、前記第１の導電層および前記第２の導電層のいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成し該サンプル表面に抵抗測定用プローブをあてて前記薄膜の抵抗を測定する薄膜抵抗測定ステップと、
前記薄膜抵抗測定ステップで測定した前記薄膜の抵抗値に基づいて前記抵抗層の形成条件を調整する条件調整ステップと、
前記条件調整ステップで調整された条件の下で、前記トンネル磁気抵抗素子を製造する製造ステップとを有することを特徴とするトンネル磁気抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された薄膜、例えばトンネル磁気抵抗素子（ＴＭＲ素子）の抵抗を測定する抵抗測定方法、およびその抵抗測定方法を採用することにより高性能化が図られたＴＭＲ素子を製造するＴＭＲ素子の製造方法に関する。
【背景技術】
【０００２】
近年のハードディスクの高密度化に伴い、高感度、高出力の磁気ヘッドが要求されており、この要求を満たす磁気ヘッドとして、トンネル磁気抵抗素子（ＴＭＲ素子）が注目されている。このＴＭＲ素子は、ピン層と呼ばれる強磁性層とフリー層と呼ばれる強磁性層との間に、トンネル障壁と呼ばれる薄い抵抗層（バリア層）を挟んだ素子であり、ピン層とフリー層の磁石の向きが反平行なときの素子の電気抵抗（ＲＡ）と平行なときの電気抵抗（ＲＡ）とが異なることを利用し、この素子をハードディスクに近づけ、そのハードディスクに記録された磁石の向きに応じて変化するたフリー層の磁石の向きを検出するものである。
【０００３】
このＴＭＲ素子の性能を大きく左右する要因の１つとして、バリア層の電気抵抗（ＲＡ）が挙げられる。このバリア層は、成膜して酸化させることにより形成されるが、そのバリア層の電気抵抗（ＲＡ）は、そのバリア層の成膜条件や酸化条件に大きく依存し高性能の磁気ヘッドを作製するには、そのバリア層の成膜条件や酸化条件を高精度に調整する必要がある。このため、層構造が磁気ヘッドとして利用するＴＭＲ素子の層構造と同一のサンプルを作成し、そのサンプルについてバリア層の電気抵抗（ＲＡ）を測定し、その測定結果を、磁気ヘッドとして利用するＴＭＲ素子の製造時のバリア層の成膜条件や酸化条件に反映させている。
【０００４】
図１は、ＴＭＲ素子としての層構造を有する、抵抗測定用の従来のサンプルの層構造の一例と抵抗測定方法の説明図である。
【０００５】
このサンプル１０は、Ｓｉ基板１１上に、順に、Ｔａ層１２、Ｃｕ層１３、Ｔａ層１４、シード層１５、反強磁性層１６、ピン層１７、バリア層１８、フリー層１９、キャップ層２０、および表面カバー層２１が積層されることにより構成されている。このうち、シード層１５、反強磁性層１６、ピン層１７、バリア層１８、フリー層１９およびキャップ層２０が、ＴＭＲ素子として作用するＴＭＲ膜３０であり、このＴＭＲ膜３０は、シード層１５、反強磁性層１６、およびピン層１７からなる第１の導電層３１と、バリア層１８と、フリー層１９およびキャップ層２０からなる第２の導電層３２とに分けられる。
【０００６】
また、Ｃｕ層１２は、電気抵抗（ＲＡ）の測定時にピン層１７よりも下層の抵抗を低く測定させ、測定される抵抗値に占めるバリア層１８の寄与を大きくする役割りを成している。さらに表面カバー層２１は、ＴＭＲ膜２０の表面の酸化を防止して抵抗測定を安定化させる役割りを有する。Ｔａ層１２，１４は層間の分離用である。
【０００７】
ここでは、上記のように積層された層構造を有するサンプル１０の表面に、１．５μｍ〜３５μｍ程度の間隔の複数本（図１では４本）の抵抗測定用のプローブ４０をあてがって抵抗を測定し、その抵抗の測定値から計算で、ＴＭＲ膜３０の縦方向の電気抵抗（ＲＡ）を測定している。
【０００８】
非特許文献１には、抵抗測定用プローブ４０を表面にあてがって抵抗を測定する方法が説明されている。
【０００９】
ここで、バリア層１８の抵抗値が上下の層に比し十分に高い場合は十分な繰り返し測定精度を確保することができるものの、ＴＭＲ膜３０のバリア層１８の抵抗値は、０．１〜１０Ωμｍ２、典型的には数Ωμｍ２程度と、かなり低い値に調整する必要があり、図１に示した測定法では十分な測定精度が得られないという問題がある。
【００１０】
この問題を解決し、十分な高精度の抵抗測定を行なうには、ＴＭＲの製膜を行なった後、ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｕｉｄｅ）プロセスによりＴＭＲ膜の下部と上部に電気抵抗測定用の端子を形成し、ＴＭＲ膜を電気的に上下から挟んだ状態を作って端子間の電気抵抗を測定する必要がある（特許文献１参照）。通常、バリア層の成膜条件や酸化条件を調整するにあたっては、ＴＭＲ膜の成膜と抵抗測定を何度も繰り返しながら調整する必要があり、上記のようなＴＥＧプロセスを置くと、そのＴＥＧプロセスを１回経るのに３〜４日かかるため、測定した抵抗値をフィードバックして成膜状件や酸化条件を再調整して再度成膜プロセス、ＴＥＧプロセスを経る過程を繰り返すと、条件設定に多大な時間を要する結果となる。
【非特許文献１】ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ  ｍｅａｓｕｒｅｍｅｎｔ  ｏｆ  ｕｎｐａｔｔｅｒｎｅｄ  ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ  ｗａｆｅｒｓ  ｂｙ  ｃｕｒｒｅｎｔ−ｉｎ−ｐｌａｎｅ  ｔｕｎｎｅｌｉｎｇ  Ｄ．Ｃ．Ｗｏｒｌｅｄｇｅ  ａｎｄ  Ｐ．Ｌ．Ｔｒｏｕｉｌｌｏｕｄ  ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ  ＬＥＴＴＥＲＳ  ＶＯＬＵＭＥ８３，ＮＵＭＢＥＲ１  ７ＪＵＬＹ２００３
【特許文献１】特開２００１−２３１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記事情に鑑み、基板上の薄膜の電気抵抗を容易かつ高精度に測定する薄膜抵抗測定方法、およびその薄膜抵抗測定方法を利用して抵抗値が高精度に調整されたＴＭＲ素子（トンネル磁気抵抗素子）を製造するトンネル磁気抵抗素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成する本発明の薄膜抵抗測定方法は、基板上に、第１の導電層、抵抗層、第２の導電層がこの順に積層されてなる薄膜の抵抗を測定する薄膜抵抗測定方法であって、
基板上に、上記第１の導電層および第２の導電層のいずれよりも低い抵抗値を持つ第１の低抵抗層と、上記薄膜と、上記第１の導電層および第２の導電層のうちのいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成するサンプル作成ステップと、
上記サンプル表面に抵抗測定用プローブをあてて、上記薄膜の抵抗を測定する抵抗測定ステップとを有することを特徴とする。
【００１３】
本発明の薄膜抵抗測定方法によれば、薄膜の上下に低抵抗層を有するため、薄膜の抵抗値の測定精度が向上し、図１に示すような、抵抗測定用プローブを表面にあてた測定方法を採用することができ、簡単かつ高精度の抵抗測定を行なうことができる。
【００１４】
ここで、上記本発明の薄膜抵抗測定方法において、上記サンプル作成ステップが、上記第２の低抵抗層の上にさらに、例えば酸化防止用の層である表面カバー層を積層したサンプルを作成するステップであり、上記抵抗測定ステップが、表面カバー層の表面に抵抗測定用プローブをあてて、薄膜の抵抗値を測定するステップであることが好ましい。
【００１５】
表面カバー層を設けると一層安定的な抵抗測定が可能となる。
【００１６】
この表面カバー層には、例えば、Ｒｕ，Ａｇ，Ａｕ，Ｐｔ等のいずれかを主成分とする酸化しづらい材料を用いることが好ましい。
【００１７】
また、上記サンプル作成ステップは、上記第１の低抵抗層および上記第２の低抵抗層の双方がＣｕ層であるサンプルを作成するステップであることが好ましい。
【００１８】
上記第１の低抵抗層および上記第２の低抵抗層としてＣｕを材料とした層を形成することにより、抵抗値の十分低い層を形成することができる。
【００１９】
また、上記サンプル作成ステップが、上記第１の低抵抗層と上記薄膜との間にさらにＴａ層を積層したサンプルを作成するステップであることが好ましい。
【００２０】
Ｔａ層を形成することにより、Ｃｕ層を形成したことの影響が上記の薄膜に及ぶのを避けることができる。
【００２１】
また、上記サンプル作成ステップが、上記第１の低抵抗層の下層に対し平坦化処理を行なった後に第１の低抵抗層を積層するステップであることが好ましい。
【００２２】
下層に平坦化処理を施すことで第１の低抵抗層も平坦化することができ、測定精度を更に向上させることができる。
【００２３】
また、上記サンプル作成ステップは、第１の低抵抗層および第２の低抵抗層の双方が第１の導電層および第２の導電層を形成している材料よりも低い比抵抗を有する材料からなる層であるサンプルを作成するステップであることが好ましい。
【００２４】
第１の低抵抗層および第２の低抵抗層としてＣｕを材料とすることについて上で説明したが、第１の低抵抗層および第２の低抵抗層は必ずしもＣｕを材料とする層である必要はなく、比抵抗の低い材料、例えば、Ａｇ，Ａｕ，Ｐｔ等の材料を用いて形成された層であってもよい。
【００２５】
また、上記抵抗層は、Ｔｉ，Ｍｇ，Ａｌ等のいずれかを主成分とする酸化絶縁材料等で形成することが好ましい。
【００２６】
さらに、上記サンプル作成ステップは、上記抵抗層が０．１Ωμｍ２以上１０Ωμｍ２以下の電気抵抗（ＲＡ）を有する層であるサンプルを作成するステップであることが好ましい。
【００２７】
本発明の薄膜抵抗測定方法は、この程度の電気抵抗の測定に好適である。
【００２８】
また、上記サンプル作成ステップは、第１の導電層および第２の導電層の少なくとも一方に磁性層が含まれているサンプルを作成するステップであってもよく、典型的には、上記サンプル作成ステップが、第１の導電層および第２の導電層の一方にピン層、他方にフリー層を有し、これらピン層とフリー層とに挟まれたバリア層を上記抵抗層とするトンネル磁気抵抗素子のサンプルを作成するステップであってもよい。
【００２９】
本発明の薄膜抵抗測定方法は、ＴＭＲ素子等、磁性材料が使われている薄膜の抵抗測定にも好適に採用される。
【００３０】
また、上記目的を達成する本発明のトンネル磁気抵抗素子の製造方法は、基板上に第１の導電層、抵抗層、第２の導電層がこの順に積層され、上記第１の導電層および第２の導電層の一方にピン層、他方にフリー層を有し、これらピン層とフリー層とに挟まれたバリア層を上記抵抗層とするトンネル磁気抵抗素子の製造方法であって、基板上に、上記第１の導電層および上記第２の導電層のいずれよりも低い抵抗値を持つ第１の低抵抗層と、上記トンネル磁気抵抗素子を構成する、上記第１の導電層、上記抵抗層、および上記第２の導電層からなる薄膜と同一層構造の薄膜と、上記第１の導電層および第２の導電層のいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成しそのサンプル表面に抵抗測定用プローブをあてて上記薄膜の抵抗を測定する薄膜抵抗測定ステップと、
薄膜抵抗測定ステップで測定した薄膜の抵抗値に基づいて上記抵抗層の形成条件を調整する条件調整ステップと、
条件調整ステップで調整された条件の下で、トンネル磁気抵抗素子を製造する製造ステップとを有することを特徴とする。
【００３１】
ここで、上記本発明のトンネル磁気抵抗素子の製造方法において、上記条件調整ステップは、上記抵抗層の成膜条件を調整するステップであってもよく、あるいは、上記条件調整ステップは、上記抵抗層の酸化条件を調整するステップであってもよい。
【００３２】
本発明のトンネル磁気抵抗素子の製造方法によれば、薄膜の抵抗値が容易かつ高精度に測定され、製造条件が容易かつ高精度に調整され、高精度のトンネル磁気抵抗素子を製造することができる。
【発明の効果】
【００３３】
以上の説明のように、本発明によれば、ＴＭＲ膜等の膜の抵抗値を容易かつ高精度に測定することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態について説明する。
【００３５】
図２は、本発明で採用した測定用サンプルの層構造の一例と抵抗測定方法の説明図である。
【００３６】
この図２では、図１と同一構造の層には同一の符号を付し、ここでは、図１に示す従来例との相違点、および図１では説明を省略した点について説明する。
【００３７】
この図２における、図１に示す従来例との主な相違点は、ＴＭＲ膜３０と表面カバー層２１との間にＣｕ層５１が形成されている点である。ここでは、ＴＭＲ膜３０は、このＣｕ層５１と、ＴＭＲ膜３０の下層にあるＣｕ層１３とで挟まれており、このようにＴＭＲ層３０を低抵抗のＣｕ層３０，５１で挟むことにより、ＴＭＲ層３０の抵抗値３０が相対的にその上下の層に比べて高くなり、抵抗測定用プローブ４０を表面にあてた測定においても十分な高精度の測定が可能となり、容易な、かつ高精度な測定が行なわれる。
【００３８】
ここで、ＴＭＲ層３０の下層のＣｕ層１３は、平坦度（Ｒａ）が１ｎｍ以下に平坦化されている。この平坦化を行なうにあたっては、そのＣｕ層１３の下層にあたるＴａ層１２に平坦化処理を施し、その結果、その平坦化されたＴａ層１２の上に積層されたＣｕ層１３が平坦となる。Ｔａ層１２に平坦化処理を施すには、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）やＧＣＩＢ（Ｇａｓ  Ｃｌａｓｔｅｒ  Ｉｏｎ  Ｂｅａｍ）等を採用することができる。
【００３９】
また、表面カバー層はＲｕ，Ａｇ，Ａｕ，Ｐｔ等を主成分とする酸化しづらい材料で構成されており、ＴＭＲ層３０の酸化防止が図られている。
【００４０】
さらに、バリア層１８は、Ｔｉ又はＭｇ又はＡｌ等を主成分とする酸化絶縁材料で構成され、その電気抵抗（ＲＡ）は、０．１Ωμｍ２以上１０Ωμｍ２以下のいずれかの値に調整される。
【００４１】
また、ＴＭＲ層３０の下層のＣｕ層１３は、４０ｎｍ以上１００ｎｍ以下の膜厚であることが好ましく、その上のＴａ層１４は、１ｎｍ以上３０ｎｍ以下の膜厚であることが好ましく、ＴＭＲ層５０の上層のＣｕ層５１は、２ｎｍ以上５０ｎｍ以下の膜厚であることが好ましい。
【００４２】
尚、図２に示す例では、ＴＭＲ層３０を上下に挟む低抵抗層としてＣｕ層１３，５１が採用されているが、それらの層を、Ｃｕ層に代えて、Ａｇ，Ａｕ，Ｐｔ等を主成分とする比抵抗の低い材料で構成してもよい。
【００４３】
表１は、図１に示す従来のサンプル（比較例）と図２に示す実施形態のサンプル（実施例）の抵抗値および測定精度を示した表である。
【００４４】
この表１は、各サンプルの同じ点を１０回測定したときの平均値と、標準偏差（σ）／平均値を示している。
【００４５】
この表１から、実施例の方が極めて高い測定精度を有することが分かる。特に、従来例の場合１．５Ωμｍ２以下の抵抗値の測定は不可能であったが、実施例ではこの程度の抵抗値であても十分な測定精度で測定されている。
【００４６】
【表１】
2008177397.tif 000003
【００４７】
図３は、図２に示す、ＴＭＲ膜３０の下層のＣｕ層１３の厚さと抵抗測定精度との関係を示す図、図４は、図２に示す、ＴＭＲ膜３０の上層のＣｕ層５１の厚さと抵抗測定精度との関係を示す図である。
【００４８】
ここでは、図３，図４のいずれも、ＲＡ＝３Ωμｍ２の場合の、同一点を１０回測定したときの標準偏差（σ）／平均値（Ａｖｅｒａｇｅ）を示している。
【００４９】
このように、Ｃｕ層１３，５１の膜厚によっても抵抗測定精度が異なるため、サンプルの作成にあたっては、Ｃｕ層１３，５１の膜厚も適切に選択することが好ましい。
【００５０】
尚、図２は、抵抗測定用のサンプルである旨説明したが、実際の磁気ヘッド等に用いるＴＭＧ素子の製造にあたっては、Ｃｕ層等、ＴＭＲ素子としては不要な層は省いたＴＭＲ素子が製造される。具体的には、例えばＣｕ層１３に代えてシールド層が積層され、Ｃｕ層５１および表面カバー層２１の積層は省かれる。ただし、Ｃｕ層１３に代わるシールド層として低抵抗の層を形成してＣｕ層１３に代え、Ｃｕ層５１および表面カバー層２１を積層したＴＭＧ素子を製造し、Ｃｕ層５１および表面カバー層２１は後工程で削ることとし、磁気ヘッド等に用いるＴＭＧ素子の製造プロセスと抵抗測定用のサンプルの製造プロセスを共通化してもよい。
【００５１】
図５は、本発明のＴＭＲ素子の製造方法の一例を示すフローチャートである。
【００５２】
ステップ（ａ）では、図２に示す層構造のサンプルの製膜が行なわれ、ステップ（ｂ）では、そのサンプルの表面に抵抗測定用のプローブがあてがわれて抵抗測定が行なわれて、その抵抗値が規定内にあるか否かが判定され（ステップ（ｃ））、規定外の場合はバリア層１８の製膜条件（厚さ等）や酸化条件（酸化ガスの圧力や酸化時間等）が調整され（ステップ（ｄ））、その調整後の条件下で次のサンプルの製膜が行なわれる（ステップ（ａ））。これらステップ（ａ）〜（ｄ）を繰り返し、ステップ（ｃ）で抵抗値が規定内に入ったら、今度はその条件下で、例えばハードディスクドライブの磁気ヘッド用のＴＭＲ素子が製造される（ステップ（ｅ））。
【００５３】
尚、この図５には、ステップ（ａ）とステップ（ｂ）からなる、本発明の薄膜抵抗測定方法の一実施形態も含まれている。
【００５４】
以下、本発明の各種形態を付記する。
【００５５】
（付記１）
基板上に、第１の導電層、抵抗層、第２の導電層がこの順に積層されてなる薄膜の抵抗を測定する薄膜抵抗測定方法であって、
基板上に、前記第１の導電層および前記第２の導電層のいずれよりも低い抵抗値を持つ第１の低抵抗層と、前記薄膜と、前記第１の導電層および前記第２の導電層のうちのいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成するサンプル作成ステップと、
前記サンプル表面に抵抗測定用プローブをあてて、前記薄膜の抵抗を測定する抵抗測定ステップとを有することを特徴とする薄膜抵抗測定方法。
【００５６】
（付記２）
前記サンプル作成ステップが、前記第２の低抵抗層の上にさらに表面カバー層を積層したサンプルを作成するステップであり、
前記抵抗測定ステップが、前記表面カバー層の表面に抵抗測定用プローブをあてて、前記薄膜の抵抗値を測定するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００５７】
（付記３）
前記サンプル作成ステップは、前記第１の低抵抗層および前記第２の低抵抗層の双方がＣｕ層であるサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００５８】
（付記４）
前記サンプル作成ステップが、前記第１の低抵抗層と前記薄膜との間にさらにＴａ層を積層したサンプルを作成するステップであることを特徴とする付記３記載の薄膜抵抗測定方法。
【００５９】
（付記５）
前記サンプル作成ステップが、前記第１の低抵抗層の下層に対し平坦化処理を施した後に前記第１の低抵抗層を積層するステップであることを特徴とする付記４記載の薄膜抵抗測定方法。
【００６０】
（付記６）
前記サンプル作成ステップは、前記第１の低抵抗層および前記第２の低抵抗層の双方が、前記第１の導電層および前記第２の導電層を形成している材料よりも低い比抵抗を有する材料からなる層であるサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００６１】
（付記７）
前記サンプル作成ステップは、前記表面カバー層が酸化防止用の層であるサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００６２】
（付記８）
前記サンプル作成ステップは、前記抵抗層が絶縁材料からなる層であるサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００６３】
（付記９）
前記サンプル作成ステップは、前記抵抗層が０．１Ωμｍ２以上１０Ωμｍ２以下の電気抵抗（ＲＡ）を有する層であるサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００６４】
（付記１０）
前記サンプル作成ステップは、前記第１の導電層および前記第２の導電層の少なくとも一方に磁性層が含まれているサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００６５】
（付記１１）
前記サンプル作成ステップは、前記第１の導電層および前記第２の導電層の一方にピン層、他方にフリー層を有し、これらピン層とフリー層とに挟まれたバリア層を前記抵抗層とするトンネル磁気抵抗素子のサンプルを作成するステップであることを特徴とする付記１記載の薄膜抵抗測定方法。
【００６６】
（付記１２）
基板上に第１の導電層、抵抗層、第２の導電層がこの順に積層され、前記第１の導電層および前記第２の導電層の一方にピン層、他方にフリー層を有し、これらピン層とフリー層とに挟まれたバリア層を前記抵抗層とするトンネル磁気抵抗素子の製造方法であって、
基板上に、前記第１の導電層および前記第２の導電層のいずれよりも低い抵抗値を持つ第１の低抵抗層と、前記トンネル磁気抵抗素子を構成する、前記第１の導電層、前記抵抗層、および前記第２の導電層からなる薄膜と同一層構造の薄膜と、前記第１の導電層および前記第２の導電層のいずれよりも低い抵抗値を持つ第２の低抵抗層とをこの順に積層したサンプルを作成し該サンプル表面に抵抗測定用プローブをあてて前記薄膜の抵抗を測定する薄膜抵抗測定ステップと、
前記薄膜抵抗測定ステップで測定した前記薄膜の抵抗値に基づいて前記抵抗層の形成条件を調整する条件調整ステップと、
前記条件調整ステップで調整された条件の下で、前記トンネル磁気抵抗素子を製造する製造ステップとを有することを特徴とするトンネル磁気抵抗素子の製造方法。
【００６７】
（付記１３）
前記条件調整ステップが、前記抵抗層の成膜条件を調整するステップであることを特徴とする付記１２記載のトンネル磁気抵抗素子の製造方法。
【００６８】
（付記１４）
前記条件調整ステップが、前記抵抗層の酸化条件を調整するステップであることを特徴とする付記１２記載のトンネル磁気抵抗素子の製造方法。
【図面の簡単な説明】
【００６９】
【図１】ＴＭＲ素子としての層構造を有する、抵抗測定用の従来のサンプルの層構造の一例と抵抗測定方法の説明図である。
【図２】本発明で採用した測定用サンプルの層構造の一例と抵抗測定方法の説明図である。
【図３】図２に示す、ＴＭＲ膜の下層のＣｕ層の厚さと抵抗測定精度との関係を示す図である。
【図４】図２に示す、ＴＭＲ膜の上層のＣｕ層の厚さと抵抗測定精度との関係を示す図である。
【図５】本発明のＴＭＲ素子の製造方法の一例を示すフローチャートである。
【符号の説明】
【００７０】
１０，５０    サンプル
１１    Ｓｉ基板
１２    Ｔａ層
１３    Ｃｕ層
１４    Ｔａ層
１５    シード層
１６    反強磁性層
１７    ピン層
１８    バリア層
１９    フリー層
２０    キャップ層
２１    表面カバー層
３０    ＴＭＲ膜
３１    第１の導電層
３２    第２の導電層
４０    プローブ
５１    Ｃｕ層
【図１】
2008177397.tif 000004
【図２】
2008177397.tif 000005
【図３】
2008177397.tif 000006
【図４】
2008177397.tif 000007
【図５】
2008177397.tif 000008