(57)【要約】【課題】  入力電圧範囲の広いボルテージレギュレータを提供する。【解決手段】  エミッタｅ１が電圧入力端子１１に接続され、コレクタｃ１が電圧出力端子１２に接続された第１トランジスタＱ１と、一方の入力端子が分圧回路１３に接続され、他方の入力端子が基準電圧源１４に接続され、出力端子が第１トランジスタＱ１のベースｂ１に接続された第１差動増幅器１５と、エミッタｅ２とベースｂ２が第１トランジスタＱ１に並列接続され、コレクタｃ２が第１抵抗Ｒ１を介して接地された第２トランジスタＱ２と、一方の入力端子が電圧出力端子１２に接続され、他方の入力端子が第１抵抗Ｒ１に接続され、出力端子が第１トランジスタＱ１のベースｂ１に接続された第２差動増幅器１６と、一端が電圧入力端子１１に接続され、他端が第１抵抗Ｒ１に接続され、入力電圧Ｖｉｎに応じた電流Ｉ３を第１抵抗Ｒ１に供給する電流供給手段１７とを具備する。【選択図】  図１
2008021206.tif 000002
【特許請求の範囲】
【請求項１】
第１電極が電圧入力端子に接続され、第２電極が電圧出力端子に接続された第１トランジスタと、
一端が前記電圧出力端子に接続され、他端が基準電位に接続され、前記電圧出力端子の出力電圧を分圧する分圧回路と、
一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続され、出力端子が前記第１トランジスタの制御電極に接続された第１差動増幅器と、
第１電極および制御電極が前記第１トランジスタに並列接続され、第２電極が第１抵抗を介して基準電位に接続された第２トランジスタと、
一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が前記第１抵抗に接続され、出力端子が前記第１トランジスタの制御電極に接続された第２差動増幅器と、
一端が前記電圧入力端子に接続され、他端が前記第１抵抗に接続され、前記電圧入力端子の入力電圧に応じた電流を前記第１抵抗に供給する電流供給手段と、
を具備することを特徴とするボルテージレギュレータ。
【請求項２】
前記電流供給手段が、第２抵抗であることを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項３】
前記電流供給手段が、第２抵抗と非線形素子との直列回路であることを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項４】
前記電流供給手段が、前記入力電圧と前記出力電圧との両方に応じた電流を前記第１抵抗に供給することを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項５】
前記電流供給手段が、第２抵抗と制御電極とが前記電圧出力端子に接続された第３トランジスタの直列回路であることを特徴とする請求項４に記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボルテージレギュレータに関する。
【背景技術】
【０００２】
ボルテージレギュレータは、電源と負荷との間に出力電圧調整用のブーストトランジスタを直列に接続し、ブーストトランジスタの導通を制御することにより、一定の出力電圧を負荷に供給している。  
従来、出力端子が短絡するなどの過負荷に対して、ブーストトランジスタの電力損失が許容値を超えて破壊されるのを防ぐために、過負荷時に出力量を低減させる低減型（所謂、フの字型）の保護回路が知られている（例えば、特許文献１参照。）。
【０００３】
特許文献１に開示されたボルテージレギュレータは、ブーストトランジスタであるＭＯＳトランジスタと、出力電流を制限する第１電流制限回路と、出力電圧の減少を検出し、出力電流を制限するための第２電流制限回路とを具備している。  
これにより、最大出力電流を増大させるとともに、短絡電流が小さくなるようにして、最大出力電流と短絡電流の比を可変させている。
【０００４】
然しながら、特許文献１に開示されたボルテージレギュレータは、入力電圧によらず出力電流と出力電圧との関係は一定なので、ボルテージレギュレータに供給される入力電圧が高いほど、ブーストトランジスタの電力損失が増加し、許容値を超えてブーストトランジスタが破壊される恐れがある。
【０００５】
そのため、ブーストトランジスタの電力損失が許容値を超えないように、入力電圧に上限が設けられるので、ボルテージレギュレータに供給可能な入力電圧の範囲が狭められるという問題がある。
【０００６】
従って、入力電圧仕様が異なる複数のボルテージレギュレータを用いる電子機器では、入力電圧の供給を１つの電源で賄うことができず、入力電圧仕様に合せて複数の電源を用意しなければならない場合が生じる。そのため、電子機器の設計、製造が複雑になるという問題がある。
【０００７】
また、誤接続などにより、一時的にでもボルテージレギュレータに過大な入力電圧が印加された場合に、ブーストトランジスタの電力損失が許容値を超えて、ブーストトランジスタが破壊される恐れがある。
【特許文献１】米国特許第６７２０７５４Ｂ２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、入力電圧範囲の広いボルテージレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様のボルテージレギュレータは、第１電極が電圧入力端子に接続され、第２電極が電圧出力端子に接続された第１トランジスタと、一端が前記電圧出力端子に接続され、他端が基準電位に接続され、前記電圧出力端子の出力電圧を分圧する分圧回路と、一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が基準電圧源に接続され、出力端子が前記第１トランジスタの制御電極に接続された第１差動増幅器と、第１電極および制御電極が前記第１トランジスタに並列接続され、第２電極が第１抵抗を介して基準電位に接続された第２トランジスタと、一方の入力端子が前記分圧回路の出力端に接続され、他方の入力端子が前記第１抵抗に接続され、出力端子が前記第１トランジスタの制御電極に接続された第２差動増幅器と、一端が前記電圧入力端子に接続され、他端が前記第１抵抗に接続され、前記電圧入力端子の入力電圧に応じた電流を前記第１抵抗に供給する電流供給手段と、を具備することを特徴としている。
【発明の効果】
【００１０】
本発明によれば、入力電圧範囲の広いボルテージレギュレータが得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
本発明の実施例１に係るボルテージレギュレータについて図１乃至図３を用いて説明する。図１はボルテージギュレータを示す回路図、図２はボルテージレギュレータの出力電流と出力電圧の関係を示す図、図３はボルテージレギュレータの入力電圧と短絡電流および電力損失との関係を示す図である。
【００１３】
図１に示すように、本実施例のボルテージレギュレータ１０は、エミッタｅ１（第１電極）が電圧入力端子１１に接続され、コレクタｃ１（第２電極）が電圧出力端子１２に接続されたｐｎｐ型第１バイポーラトランジスタＱ１（第１トランジスタ）と、一端が電圧出力端子１２に接続され、他端が基準電位ＧＮＤに接続され、出力電圧Ｖｏｕｔを分圧する分圧回路１３と、一方の入力端子が分圧回路１３の出力端に接続され、他方の入力端子が基準電圧源１４に接続され、出力端子が第１トランジスタＱ１のベースｂ１（制御電極）に接続された第１差動増幅器１５とを具備している。
【００１４】
更に、エミッタｅ２（第１電極）およびベースｂ２（制御電極）が第１トランジスタＱ１に並列接続され、コレクタｃ２（第２電極）が第１抵抗Ｒ１を介して基準電位ＧＮＤに接続されたｐｎｐ型第２バイポーラトランジスタＱ２（第２トランジスタ）と、一方の入力端子が分圧回路１３の出力端に接続され、他方の入力端子が第１抵抗Ｒ１に接続され、出力端子が第１トランジスタＱ１のベースｂ１（制御電極）に接続された第２差動増幅器１６とを具備している。
【００１５】
更に、一端が電圧入力端子１１に接続され、他端が第１抵抗Ｒ１に接続され、第１抵抗Ｒ１に入力電圧Ｖｉｎに応じた電流を供給する電流供給手段１７を具備している。
【００１６】
電圧入力端子１１には、電源１８、例えば電圧Ｖｉｎが１２Ｖの車載用バッテリーが接続されている。  
電圧出力端子１２には、負荷１９、例えば動作電圧が５Ｖのマイクロコンピュータを用いた電子機器が接続されている。  
更に、電圧出力端子１２には、ボルテージレギュレータ１０の発振を防止するための位相補償用キャパシタンス２０が接続されている。  
基準電圧源１４は基準電圧として、例えば出力電圧が１．２５Ｖのバンドギャップ電圧Ｖｂｇを出力するバンドギャップ電圧源である。  
第１トランジスタＱ１と、分圧回路１３と、第１差動増幅器１５とにより、出力電圧Ｖｏｕｔを分圧した電圧Ｖｓが基準電圧Ｖｂｇに等しくなるように第１トランジスタＱ１のベース電流を制御して、出力電圧Ｖｏｕｔを所定の値に制御している。
【００１７】
第１トランジスタＱ１および第２トランジスタＱ２は、例えば同一半導体チップに隣接して形成され、共通のコレクタｃ１、ｃ２とベースｂ１、ｂ２を有し、エミッタｅ１、ｅ２の面積が異なるトランジスタユニットである。
【００１８】
第１トランジスタＱ１のエミッタ面積は、第２トランジスタＱ２のエミッタ面積より十分大きく、例えば面積比で１０００：１に設定されており、第１トランジスタＱ１と第２トランジスタＱ２とには、エミッタ面積比に応じた電流が流れる。
【００１９】
例えば、第１トランジスタＱ１を流れる電流が１Ａのとき、第２トランジスタＱ２には１ｍＡの電流が流れるので、第２トランジスタＱ２は第１トランジスタＱ１を流れる電流Ｉ１に応じた電流Ｉ２を第１抵抗Ｒ１に供給する。  
即ち、第２トランジスタＱ２は第１トランジスタＱ１の電流検出トランジスタであり、第１抵抗Ｒ１は電流電圧変換抵抗である。
【００２０】
電流供給手段１７は、第２抵抗Ｒ２を具備している。第２差動増幅器１６の入力インピーダンスは第１抵抗Ｒ１に比べて十分大きいので、電流供給手段１７は入力電圧Ｖｉｎに応じた電流Ｉ３を第１抵抗Ｒ１に供給する。
【００２１】
従って、第１抵抗Ｒ１には、第１トランジスタＱ１を流れる電流Ｉ１に応じて第２トランジスタＱ２を流れる電流Ｉ２と、入力電圧Ｖｉｎに応じて第２抵抗Ｒ２に流れる電流Ｉ３の和の電流Ｉ４＝Ｉ２＋Ｉ３が流れるので、第１抵抗Ｒ１の電圧降下ＶｒとしてＲ１×Ｉ４＝Ｒ１×（Ｉ２＋Ｉ３）が得られる。
【００２２】
第２トランジスタＱ２と、第１抵抗Ｒ１と、電流供給手段１７と、第２差動増幅器１６とにより、第１抵抗Ｒ１の電圧降下Ｖｒと出力電圧Ｖｏｕｔを分圧した電圧Ｖｓとが等しくなるように第１トランジスタＱ１のベース電流を制御し、出力電流Ｉｏｕｔが規定値を超えたときに、出力電流Ｉｏｕｔを低減させるとともに出力電圧Ｖｏｕｔを低減している。
【００２３】
始めに、ボルテージレギュレータ１０の出力電圧の制御動作について説明する。例えば、電源１８の電圧Ｖｉｎ＝１２Ｖを出力電圧Ｖｏｕｔ＝５Ｖに降圧して、負荷１９に出力電流Ｉｏｕｔを供給する場合、初期状態において出力電圧Ｖｏｕｔは０Ｖである。
【００２４】
分圧回路１３は、出力電圧Ｖｏｕｔを抵抗で分圧して分圧電圧Ｖｓを出力する。  
差動増幅器１５は、分圧電圧Ｖｓとバンドギャップ電圧Ｖｂｇを比較する。初期状態においては分圧電圧Ｖｓよりバンドギャップ電圧Ｖｂｇが高いので、差動増幅器１５の出力電圧は下降する。
【００２５】
その結果、第１トランジスタＱ１のベースｂ１の電位が低くなり、コレクタ電流が増加し、出力電圧Ｖｏｕｔが上昇する。  
出力電圧Ｖｏｕｔの上昇が続き、その分圧電圧Ｖｓがバンドギャップ電圧Ｖｂｇより高くなると、差動増幅器１５の出力は反転し上昇する。
【００２６】
その結果、第１トランジスタＱ１のコレクタ電流が減少し、出力電圧Ｖｏｕｔの上昇が停止する。  
これにより、出力電圧Ｖｏｕｔは分圧電圧Ｖｓとバンドギャップ電圧Ｖｂｇが等しくなったところで安定する。
【００２７】
基準電圧としているバンドギャップ電圧Ｖｂｇは非常に安定した電圧であるので、出力電圧Ｖｏｕｔも同様に安定した電圧となる。従って、負荷１９に安定化された電圧が供給され、出力電流Ｉｏｕｔが流れる。
【００２８】
次に、ボルテージレギュレータ１０の過負荷時における過電流の保護動作について説明する。  
図２は、ボルテージレギュレータ１０の出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとの関係を、電流供給手段１７を有しない比較例と対比して示す図で、図の実線が本実施例の場合、破線が比較例の場合である。
【００２９】
図２に示すように、比較例では、出力電流Ｉｏｕｔが許容値Ｉｍ２を超えたものとすると、第１抵抗Ｒ１の電圧降下Ｖｒ＝Ｒ１×Ｉ２の増加によって、第２差動増幅器１６の出力電圧が増加し、第１トランジスタＱ１のベース電圧が増加し、第１トランジスタＱ１のコレクタ電流が減少して出力電流Ｉｏｕｔを拘束すると同時に、出力電圧Ｖｏｕｔが低下する。
【００３０】
電圧出力端子１２が短絡した場合は、出力電圧Ｖｏｕｔがゼロまで低下するとともに、出力電流Ｉｏｕｔは短絡電流Ｉｓ２まで減少する。
【００３１】
これに対して、本実施例では、第２抵抗Ｒ２により、入力電圧Ｖｉｎに応じた電流Ｉ３が付加されて、第１抵抗Ｒ１の電圧降下ＶｒがＲ１×（Ｉ２＋Ｉ３）になるので、出力電流Ｉｏｕｔが許容値Ｉｍ２に達する前に、出力電流Ｉｏｕｔが許容値Ｉｍ２に達したとして過電流の保護動作を開始させることが可能である。
【００３２】
即ち、電流供給手段１７を有しない比較例では、出力電流Ｉｏｕｔは許容値Ｉｍ２を超えると破線２２に沿って変化する。  
一方、本実施例では、電流Ｉ３の効果により、許容値ＩｍがＩｍ２からＩｍ１にシフトし、短絡電流ＩｓがＩｓ２からＩｓ１にシフトするので、出力電流Ｉｏｕｔは許容値Ｉｍ１を超えると実線２３に沿って変化する。
【００３３】
シフト量ΔＩは、Ｉ３／（Ｉ２＋Ｉ３）に比例するので、例えばＩ３＝Ｉ２となるように第２抵抗Ｒ２を定めることにより、Ｉｍ１をＩｍ２の１／２に、Ｉｓ１をＩｓ２の１／２にそれぞれ設定することができる。なお、短絡電流Ｉｓは通常、許容値Ｉｍの数分の一程度に設定される。
【００３４】
図３は、ボルテージレギュレータ１０の入力電圧Ｖｉｎと、許容値Ｉｍ、短絡電流Ｉｓおよび第１トランジスタＱ１の電力損失Ｐｄとの関係を、電流供給手段１７を有しない比較例と対比して示す図で、図の実線が本実施例の場合、破線が比較例の場合である。
【００３５】
ボルテージレギュレータ１０は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔと第１トランジスタＱ１のコレクタ・エミッタ電圧Ｖｃｅ１との和の入力電圧Ｖｉｎ１＝Ｖｏｕｔ＋Ｖｃｅ１以上になると動作する。
【００３６】
図３（ａ）に示すように、比較例では、入力電圧Ｖｉｎにかかわらず、許容値Ｉｍおよび短絡電流Ｉｓはそれぞれ一定である。  
一方、本実施例では、入力電圧Ｖｉｎに応じて電流Ｉ３が流れ、入力電圧Ｖｉｎが高くなるほどシフト量ΔＩが大きくなるので、許容値Ｉｍおよび短絡電流Ｉｓは入力電圧Ｖｉｎに応じて減少する特性を示す。
【００３７】
図３（ｂ）に示すように、比較例では、入力電圧Ｖｉｎにかかわらず、出力電流Ｉｏｕｔは一定なので、第１トランジスタＱ１の損失Ｐｄは入力電圧Ｖｉｎに応じて増大する。入力電圧ＶｉｎがＶｉｎ２のときに、第１トランジスタＱ１の損失Ｐｄが許容損失Ｐｄｍを超えるとすると、ボルテージレギュレータ１０に供給できる入力電圧Ｖｉｎの範囲はＶｉｎ１〜Ｖｉｎ２の間に制限される。
【００３８】
一方、本実施例では、入力電圧Ｖｉｎに応じて出力電流Ｉｏｕｔが減少するので、第１トランジスタＱ１の損失Ｐｄは入力電圧Ｖｉｎにかかわらず略一定である。  
入力電圧ＶｉｎがＶｉｎ３のときに、短絡電流Ｉｓ１がゼロになるとすると、ボルテージレギュレータ１０に供給できる入力電圧Ｖｉｎの範囲はＶｉｎ１〜Ｖｉｎ３まで拡大することが可能である。
【００３９】
図４はパッケージ内に収納された第１トランジスタＱ１および第２トランジスタＱ２が外付けされたボルテージレギュレータの構成を示す図である。
【００４０】
図４に示すように、ボルテージレギュレータ３０は、第１抵抗Ｒ１と、第２抵抗Ｒ２と、分圧回路１３と、基準電圧源１４と、第１差動増幅器１５と、第２差動増幅器１６とが同一半導体チップ３１上にモノリシックに集積して形成され、ディスクリートの第１および第２トランジスタＱ１、Ｑ２が半導体チップ３１に外付けされている。
【００４１】
半導体チップ３１上には、第１および第２トランジスタＱ１、Ｑ２を外付けするためのボンディングパッド３２ａ〜３２ｄが形成されている。  
電圧入力端子１１はワイヤ３３ａを介してボンディングパッド３２ａに接続され、電圧出力端子１２はワイヤ３３ｄを介してボンディングパッド３２ｄに接続されている。  
第１トランジスタＱ１のベースｂ１は、ワイヤ３３ｂを介してボンディングパッド３２ｂに接続されている。  
第２トランジスタＱ２のコレクタｃ２は、ワイヤ３３ｃを介してボンディングパッド３２ｃに接続されている。  
また、半導体チップ３１のボンディングパッド３２ｅは、基準電位ＧＮＤに接続されている。
【００４２】
以上説明したように、本実施例のボルテージレギュレータ１０は、入力電圧Ｖｉｎに応じた電流Ｉ３を第１抵抗Ｒ１に供給する電流供給手段１７として、第２抵抗Ｒ２を具備している。
【００４３】
その結果、入力電圧Ｖｉｎに応じて、出力電流Ｉｏｕｔの許容値Ｉｍおよび短絡電流Ｉｓが低減するので、入力電圧が高い場合でも、第１トランジスタＱ１の損失ｐｄを許容値Ｐｄｍ以下に保つことができる。従って、入力電圧範囲が広いボルテージレギュレータ１０が得られる。
【００４４】
ここでは、第１および第２トランジスタＱ１、Ｑ２がバイポーラトランジスタである場合について説明したが、絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）としても良い。  
第１および第２トランジスタＱ１、Ｑ２がＭＯＳトランジスタの場合は、トランジスタの消費電力を少なくすることができる利点がある。
【００４５】
また、分圧回路１３が半導体チップ３１にモノリシックに形成された場合について説明したが、外付けとしても構わない。  
分圧回路１３が外付けの場合には、分圧比により出力電圧Ｖｏｕｔが可変できる利点がある。
【００４６】
更に、第１および第２差動増幅器１５、１６の一方の入力端子に、分圧回路１３により出力電圧Ｖｏｕｔを分圧した電圧Ｖｓをそれぞれ供給する場合について説明したが、異なる電圧をそれぞれ供給しても構わない。  
即ち、第１差動増幅器１５の一方の入力端子に、分圧回路１３により出力電圧Ｖｏｕｔを分圧した電圧Ｖｓを供給し、第２差動増幅器１６の一方の入力端子に、別の分圧回路により出力電圧Ｖｏｕｔを分圧した電圧を供給しても良い。  
これによれば、出力電圧Ｖｏｕｔの設定と、電流Ｉ３の設定がそれぞれ独立に行え、回路設計の自由度が増加する利点がある。
【実施例２】
【００４７】
本発明の実施例２に係るボルテージレギュレータについて、図５および図６を用いて説明する。図５はボルテージレギュレータの要部を示す回路図、図６は出力電流Ｉｏｕｔと入力電圧Ｖｏｕｔの関係を示す図である。
【００４８】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、第２抵抗Ｒ２に非線形素子が直列接続されていることにある。
【００４９】
即ち、図５に示すように、本実施例のボルテージレギュレータ４０は、電流供給手段１７として、第２抵抗Ｒ２と、順方向に直列接続されたシリコンｐｎ接合ダイオード４１ａ、４１ｂ（非線形素子）とを具備している。
【００５０】
シリコンｐｎ接合ダイオード４１ａ、４１ｂにより、入力電圧ＶｉｎがＶｉｎ１とＶｉｎ１＋２Ｖｆの間にある場合は、第２抵抗Ｒ２は第１抵抗Ｒ１に電流Ｉ３を供給しない。入力電圧ＶｉｎがＶｉｎ１＋２Ｖｆを越えると、第２抵抗Ｒ２は入力電圧Ｖｉｎに応じた電流Ｉ３を第１抵抗Ｒ１に供給する。ここで、Ｖｆはシリコンｐｎ接合ダイオード４１ａ、４１ｂの順方向電圧である。
【００５１】
図６は出力電流Ｉｏｕｔと入力電圧Ｖｏｕｔの関係を、ダイオード４１ａ、４１ｂを有しない比較例と対比して示す図で、図の実線が本実施例の場合、破線が比較例の場合である。
【００５２】
図６に示すように、本実施例では、入力電圧ＶｉｎがＶｉｎ１とＶｉｎ４＝Ｖｉｎ１＋２Ｖｆの間にある場合は、許容値ＩｍはＩｍ２を示し、入力電圧ＶｉｎがＶ４を越えると、許容値ＩｍはＩｍ２からＩｍ１にシフトし、入力電圧Ｖｉｎに応じて減少する。
【００５３】
同様に、入力電圧ＶｉｎがＶｉｎ１とＶｉｎ４の間にある場合は、短絡電流ＩｓはＩｓ２を示し、入力電圧ＶｉｎがＶ４を越えると、短絡電流ＩｓはＩｓ２からＩｓ１にシフトし、入力電圧Ｖｉｎに応じて減少する。
【００５４】
一方、比較例では、許容値Ｉｍおよび短絡電流Ｉｓは入力電圧ＶｉｎがＶｉｎ１から直ちに入力電圧Ｖｉｎに応じて減少する。
【００５５】
これにより、出力電流Ｉｏｕｔと入力電圧Ｖｏｕｔの関係に２Ｖｆの不感帯が生じるので、入力電圧Ｖｉｎの範囲をＶｉｎ３からＶｉｎ５＝Ｖｉｎ３＋２Ｖｆに広げることが可能である。
【００５６】
以上説明したように、本実施例のボルテージレギュレータ４０は、電流供給手段１７として、第２抵抗Ｒ２と、順方向に直列接続されたダイオード４１ａ、４１ｂを具備している。
【００５７】
その結果、出力電流Ｉｏｕｔと入力電圧Ｖｏｕｔの関係に２Ｖｆの不感帯が生じるので、入力電圧Ｖｉｎの範囲を更に２Ｖｆだけ広げることができる利点がある。
【実施例３】
【００５８】
図７は本発明の実施例３に係るボルテージレギュレータの要部を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、第２抵抗Ｒ２に非線形素子として、ダイオード接続されたトランジスタを直列接続し、カレントミラー回路を介して第１抵抗Ｒ１に電流Ｉ３を供給するようにしたことにある。
【００５９】
即ち、図７に示すように、本実施例のボルテージレギュレータ５０は、電流供給手段１７として、一端が電圧入力端１１接続されたカレントミラー回路５１と、第２抵抗Ｒ２と、ベースとコレクタが接続されたｐｎｐ型第３および第４バイポーラトランジスタＱ３、Ｑ４（第３、第４トランジスタ）との直列回路を具備している。
【００６０】
カレントミラー回路５１は、ｐｎｐ型第５バイポーラトランジスタＱ５（第５トランジスタ）と、ｐｎｐ型第６バイポーラトランジスタＱ６（第６トランジスタ）とを具備している。  
第５トランジスタＱ５は、エミッタが電圧入力端１１接続され、ベースとコレクタが接続され、コレクタが第２抵抗Ｒ２に接続されている。  
第６トランジスタＱ６は、エミッタが電圧入力端１１接続され、ベースが第５トランジスタＱ５のベースに接続され、コレクタが第１抵抗Ｒ１に接続されている。  
第６トランジスタＱ６は、第２抵抗Ｒ２を流れる電流Ｉ３と等しい電流を第１抵抗Ｒ１に供給する。
【００６１】
入力電圧ＶｉｎがＶｉｎ１＋Ｖｂｅ３＋Ｖｂｅ４＋Ｖｂｅ５を越えると、第２抵抗Ｒ２に入力電圧Ｖｉｎに応じた電流Ｉ３が流れる。  
ここで、Ｖｂｅ３、Ｖｂｅ４、Ｖｂｅ５は、それぞれ第３乃至第５トランジスタＱ３、Ｑ４、Ｑ５のベース・エミッタ間電圧である。
【００６２】
第３電流Ｉ３は、（Ｖｉｎ−（Ｖｂｅ３＋Ｖｂｅ４＋Ｖｂｅ５））／Ｒ２で表されるので、第３電流Ｉ３を第１抵抗Ｒ１の電圧降下Ｖｒに影響されずに設定することが可能である。
【００６３】
以上説明したように、本実施例のボルテージレギュレータ５０は、電流供給手段１７として、カレントミラー回路５１と、第２抵抗Ｒ２と、ダイオード接続された第３、第４トランジスタとの直列回路を具備し、カレントミラー回路５１を介して、第２抵抗Ｒ２流れる電流Ｉ３を第１抵抗Ｒ１に供給している。
【００６４】
その結果、第１抵抗Ｒ１の電圧降下Ｖｒに影響されずに、入力電圧Ｖｉｎに応じた電流Ｉ３を精度よく供給できる利点がある。
【００６５】
ここでは、電流供給手段１７がダイオード接続された第３および第４トランジスタＱ３、Ｑ４を有する場合について説明したが、カレントミラー回路５１が第５トランジスタを有しているので、第３および第４トランジスタＱ３、Ｑ４のどちらかだけでもよく、あるいは両方無くても構わない。
【００６６】
第３乃至第６トランジスタＱ３〜Ｑ６がバイポーラトランジスタである場合について説明したが、ＭＯＳトランジスタで構成してもよい。  
第３および第４トランジスタＱ３、Ｑ４がＭＯＳトランジスタの場合には、その寄生ダイオードを非線形素子として利用することもできる。
【実施例４】
【００６７】
本発明の実施例４に係るボルテージレギュレータについて、図８および図９を用いて説明する。図８はボルテージレギュレータの要部を示す回路図、図９は出力電流Ｉｏｕｔと入力電圧Ｖｏｕｔの関係を示す図である。
【００６８】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの両方に応じた電流を第１抵抗Ｒ１に供給するようにしたことにある。
【００６９】
即ち、図８に示すように、本実施例のボルテージレギュレータ６０は、電流供給手段１７として、一端が電圧入力端１１接続されたカレントミラー回路５１と、第２抵抗Ｒ２と、ｐｎｐ型第７バイポーラトランジスタＱ７（第７トランジスタ）との直列回路を具備している。
【００７０】
第７トランジスタＱ７は、エミッタｅ７が第２抵抗Ｒ２に接続され、ベースｂ７が電圧出力端１２に接続され、コレクタｃ７が基準電位ＧＮＤに接続されている。
【００７１】
第７トランジスタＱ７は、出力電圧Ｖｏｕｔにより、その導通が制御され、出力電圧Ｖｏｕｔが増加するとコレクタ電流は減少するので、第７トランジスタＱ７の導通抵抗Ｒｑ７が増加する。
【００７２】
これにより、入力電圧ＶｉｎがＶｉｎ１＋Ｖｂｅ５＋Ｖｃｅ７を越えると、第２抵抗Ｒ２と導通抵抗Ｒｑ７の直列回路に、入力電圧Ｖｉｎに応じて増加し、出力電圧Ｖｏｕｔに応じて減少する電流Ｉ３が流れる。ここで、Ｖｃｅ７は第７トランジスタＱ７のコレクタ・エミッタ間電圧である。
【００７３】
入力電圧Ｖｉｎが一定で、出力電流Ｉｏｕｔが許容値Ｉｍを超えたものとすると、第１抵抗Ｒ１の電圧降下Ｖｒ＝Ｒ１×（Ｉ２＋Ｉ３）の増加によって、第２差動増幅器１６の出力電圧が増加し、第１トランジスタＱ１のベースｂ１の電圧が増加し、出力電流Ｉｏｕｔを拘束すると同時に、出力電圧Ｖｏｕｔが低下する。  
出力電圧Ｖｏｕｔが低下すると、第７トランジスタＱ７のベース電位が低下し、コレクタ電流が増加し、導通抵抗Ｒｑ７が減少し、第３電流Ｉ３が増加する。  
第３電流Ｉ３が増加すると、第１抵抗Ｒ１の電圧降下Ｖｒ＝Ｒ１×（Ｉ２＋Ｉ３）が増加し、出力電流Ｉｏｕｔが更に絞られる。
【００７４】
即ち、図９に示すように、本実施例では許容値ＩｍがＩｍ１とＩｍ２の間のＩｍ３にシフトし、出力電流Ｉｏｕｔが許容値Ｉｍ３を超えると一点鎖線２４に沿って変化し、短絡電流ＩｓがＩｓ１とＩｓ２の間のＩｓ３にシフトする。
【００７５】
例えば、出力電圧Ｖｏｕｔ＝５Ｖのとき、第７トランジスタＱ７の導通抵抗Ｒｑ７が第２抵抗Ｒ２に対して十分大きくなるように設定すると、許容値Ｉｍ３を許容値Ｉｍ２に漸近させることができる。  
導通抵抗Ｒｑ７が第２抵抗Ｒ２と等しい場合には、許容値Ｉｍ３として、（Ｉｍ１＋Ｉｍ２）／２が得られる。
【００７６】
出力電圧Ｖｏｕｔ＝０Ｖのとき、第７トランジスタＱ７の導通抵抗Ｒｑ７が第２抵抗Ｒ２に対して十分小さくなるように設定すると、短絡電流Ｉｓ３を短絡電流Ｉｓ１に漸近させることができる。
【００７７】
これにより、許容値Ｉｍを大きく設定し、短絡電流Ｉｓを小さく設定し、許容値Ｉｍと短絡電流Ｉｓの比を可変することが可能である。
【００７８】
以上説明したように、本実施例のボルテージレギュレータ６０は、電流供給手段１７として、出力電圧Ｖｏｕｔにより、その導通が制御される第７トランジスタＱ７を具備している。
【００７９】
その結果、入力電圧Ｖｉｎに応じて増加し、出力電圧Ｖｏｕｔに応じて減少する電流を、第１抵抗Ｒ１に供給することができるので、出力電流Ｉｏｕｔの許容値Ｉｍを大きく設定し、短絡電流Ｉｓを小さく設定し、許容値Ｉｍと短絡電流Ｉｓの比を可変するこすることができる利点がある。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施例１に係るボルテージギュレータを示す回路図。
【図２】本発明の実施例１に係るボルテージレギュレータの出力電流と出力電圧の関係を示す図。
【図３】本発明の実施例１に係るボルテージレギュレータの入力電圧と短絡電流および電力損失との関係を示す図。
【図４】本発明の実施例１に係る第１および第２トランジスタが外付けされたボルテージレギュレータを示す図。
【図５】本発明の実施例２に係るボルテージレギュレータの要部を示す回路図。
【図６】本発明の実施例２に係るボルテージレギュレータの出力電流と出力電圧の関係を示す図。
【図７】本発明の実施例３に係るボルテージレギュレータの要部を示す回路図。
【図８】本発明の実施例４に係るボルテージレギュレータの要部を示す回路図。
【図９】本発明の実施例４に係るボルテージレギュレータの出力電流と出力電圧の関係を示す図。
【符号の説明】
【００８１】
１０、３０、５０、６０  ボルテージレギュレータ
１１  電圧入力端子
１２  電圧出力端子
１３  分圧回路
１４  基準電源
１５  第１差動増幅器
１６  第２差動増幅器
１７  電流供給手段
１８  電源
１９  負荷
２０  キャパシタンス
３１  半導体チップ
３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ  ボンディングパッド
３３ａ、３３ｂ、３３ｃ、３３ｅ  ワイヤ
４１ａ、４１ｂ  ダイオード
５１  カレントミラー回路
Ｑ１  ｐｎｐ型第１バイポーラトランジスタ
Ｑ２  ｐｎｐ型第２バイポーラトランジスタ
Ｑ３  ｐｎｐ型第３バイポーラトランジスタ
Ｑ４  ｐｎｐ型第４バイポーラトランジスタ
Ｑ５  ｐｎｐ型第５バイポーラトランジスタ
Ｑ６  ｐｎｐ型第６バイポーラトランジスタ
Ｑ７  ｐｎｐ型第７バイポーラトランジスタ
Ｒ１  第１抵抗
Ｒ２  第２抵抗
【図１】
2008021206.tif 000003
【図２】
2008021206.tif 000004
【図３】
2008021206.tif 000005
【図４】
2008021206.tif 000006
【図５】
2008021206.tif 000007
【図６】
2008021206.tif 000008
【図７】
2008021206.tif 000009
【図８】
2008021206.tif 000010
【図９】
2008021206.tif 000011