(57)【要約】【課題】低消費電流で、負荷の容量に依らずに安定して電圧を供給できるシリーズレギュレータ回路を提供する。【解決手段】入力電圧ＶＩＮラインに接続された定電流源ＩＰは、バイポーラ型のトランジスタＢ１を介して接地電圧ＧＮＤラインに接続されている。定電流源ＩＰとトランジスタＢ１のコレクタ端子の接続ノードには、ｎチャンネルＭＯＳトランジスタのトランジスタＭ１，Ｍ２のゲート端子が接続されている。これらトランジスタＭ１，Ｍ２のドレイン端子は入力電圧ＶＩＮラインに接続されている。トランジスタＭ２のソース端子は、出力端子となっており、抵抗素子１４を介してトランジスタＭ１のソース端子に接続される。このトランジスタＭ１のソース端子は、抵抗素子５２，５３を介して接地電圧ＧＮＤラインに接続されている。この抵抗素子５２，５３の接続ノードは、トランジスタＢ１のベース電圧に接続される。【選択図】図１
2008021138.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧ラインに接続された定電流源と基準電圧ラインとに接続した第１トランジスタと、
前記入力電圧ラインと出力端子とに接続した第２トランジスタと、
前記出力端子と前記基準電圧ラインとの間に、直列に接続した第１抵抗、第２抵抗、第３抵抗と、
前記入力電圧ラインと、前記第１及び第２抵抗の接続ノードとの間に設けられた第３トランジスタとを備え、
前記第１トランジスタの制御端子は、前記第２抵抗と前記第３抵抗との間に接続されており、
前記第２及び前記第３トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの第１接続ノードに接続されていることを特徴とするシリーズレギュレータ回路。
【請求項２】
前記第２及び前記第３トランジスタの制御端子と前記基準電圧ラインとに接続されるコンデンサを設けたことを特徴とする請求項１に記載のシリーズレギュレータ回路。
【請求項３】
前記基準電圧ラインと出力端子とに接続した第４トランジスタと、
前記基準電圧ラインと、前記第１及び第２抵抗の接続ノードとの間に設けられた第５トランジスタとを更に備え、
これら第４及び第５トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの第２接続ノードに接続されていることを特徴とする請求項１又は２に記載のシリーズレギュレータ回路。
【請求項４】
前記第４及び前記第５トランジスタの制御端子と前記入力電圧ラインとに接続されるコンデンサを設けたことを特徴とする請求項３に記載のシリーズレギュレータ回路。
【請求項５】
前記第１接続ノードと前記第２接続ノードとの間に、前記第１接続ノードを前記第２接続ノードに対して所定電圧分高くする切換電圧印加手段を更に備えたことを特徴とする請求項３又は４に記載のシリーズレギュレータ回路。
【請求項６】
前記定電流源は、前記第１トランジスタの温度依存性を補償する温度依存性を備えた電流源であることを特徴とする請求項１〜５のいずれか１項に記載のシリーズレギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消費電流を抑えたシリーズレギュレータ回路に関する。
【背景技術】
【０００２】
従来から、入力電圧が変化しても一定電圧を出力する回路として、シリーズレギュレータ回路が知られている。このシリーズレギュレータ回路においては、少ない消費電流で、応答性を向上させる検討も行なわれている（例えば、特許文献１、２参照。）。
【０００３】
特許文献１に記載のシリーズレギュレータ回路は、差動増幅回路及びソース接地増幅回路から構成される２段増幅回路と、抵抗とコンデンサからなる位相補償回路とからなるエラーアンプ回路を備える。そして、この出力を更に増幅するソース接地増幅回路を備える。このため、シリーズレギュレータ回路は、結果的に３段電圧増幅回路となって、比較的低消費電流でもＧＢ積を大きくでき、応答性もよくできる。また、抵抗とコンデンサの位相補償回路によって、シリーズレギュレータ回路の位相遅れを補償して、３段電圧増幅回路のデメリットである１８０度以上の位相遅れを回避している。
【０００４】
また、特許文献２に記載のシリーズレギュレータ回路は、差動増幅器の出力が、ソース接地増幅回路を構成するトランジスタのゲート端子に入力され、出力トランジスタと負荷からなるソース接地回路で更に増幅される。このシリーズレギュレータ回路も結果的に３段電圧増幅回路になるため、比較的低消費電流でもＧＢ積を大きくでき、応答性もよくできる。特許文献２に記載のシリーズレギュレータ回路においても、回路中に、抵抗とコンデンサとを用いることにより、１８０度以上の位相遅れを回避している。
【０００５】
しかしながら、特許文献１、２に記載のシリーズレギュレータ回路は、３段電圧増幅回路であるため、各電圧増幅回路において電流が消費される。そこで、２段の電圧増幅回路にすれば、消費電流を更に少なくする検討も行なわれている（例えば、特許文献３参照。）。
【０００６】
特許文献３には、参照電位発生回路に関する技術が記載されており、この回路において、２段の電圧増幅回路を用いた構成のシリーズレギュレータが使用されている。このシリーズレギュレータの構成を図５を用いて説明する。このシリーズレギュレータ回路５０は、入力電圧ＶＩＮラインに接続される定電流源ＩＰと、これにコレクタ端子が接続されているバイポーラ型のトランジスタＢ１とを備えている。トランジスタＢ１のエミッタ端子は、抵抗Ｒ１の抵抗素子５１を介して接地電圧ＧＮＤラインに接続されている。
【０００７】
シリーズレギュレータ回路５０は、ｎチャンネルのＭＯＳトランジスタ６１を備えており、このＭＯＳトランジスタ６１のドレイン端子は入力電圧ＶＩＮラインに接続されている。また、ＭＯＳトランジスタ６１のソース端子は、抵抗Ｒ２，Ｒ３の抵抗素子５２，５３を介して接地電圧ＧＮＤラインに接続されている。このＭＯＳトランジスタ６１のソース端子の電圧ＶＯＵＴが、シリーズレギュレータ回路５０の出力電圧になる。更に、ＭＯＳトランジスタ６１のゲート端子は、定電流源ＩＰとトランジスタＢ１のコレクタ端子との接続ノードに接続されている。そして、抵抗素子５２，５３の接続ノードがトランジスタＢ１のベース端子に接続されている。
【０００８】
このシリーズレギュレータ回路５０における出力端子の電圧ＶＯＵＴは、負荷電流に応じて変動する場合がある。負荷電流が増加して出力電圧が低下した場合、トランジスタＢ１のベース端子のベース電圧ＶＢＧが下がり、これに応じてコレクタ電流が少なくなる。
この場合、コレクタ端子側の電圧、すなわちＭＯＳトランジスタ６１のゲート端子の電圧ｖｇ１が高くなる。これにより、ＭＯＳトランジスタ６１のドレイン・ソース間の抵抗値が下がり、電圧ＶＯＵＴが上昇する。従って、シリーズレギュレータ回路５０は、トランジスタＢ１のベース電圧ＶＢＧに基づくフィードバックによって、出力端子の電圧ＶＯＵＴを一定にする。
【０００９】
次に、このシリーズレギュレータ回路５０の安定性について説明する。ここでは、図５に示すように、シリーズレギュレータ回路５０のベース電圧ＶＢＧラインを切断して考える。具体的には、ベース電圧ＶＢＧラインに入力信号電圧ｖｂｇｉが供給され、このベース電圧ＶＢＧラインの出力信号電圧ｖｂｇｏから安定性を考える。
【００１０】
更に、この回路の特性を検討するために、図６に示す等価回路を用いる。図６の等価回路において、トランジスタＢ１及び抵抗素子５１の合成コンダクタンスをｇｍ１と示す。このシリーズレギュレータ回路５０の合成抵抗をＲｇ１とする。この合成抵抗Ｒｇ１は、具体的には、トランジスタＢ１のコレクタとエミッタ間の抵抗、定電流源ＩＰの抵抗、抵抗素子５１の抵抗Ｒ１及び配線抵抗が含まれる。また、このシリーズレギュレータ回路５０の容量Ｃｇ１は、シリーズレギュレータ回路５０の合成容量である。この容量Ｃｇ１は、配線容量と、定電流源ＩＰの容量、トランジスタＢ１及びＭＯＳトランジスタ６１のゲートの寄生容量が含まれる。なお、負荷Ｌｏの容量をＣＬで示す。
【００１１】
この場合、トランジスタＢ１に入力信号電圧ｖｂｇｉが入力されると、電流（ｖｂｇｉ・ｇｍ１）を出力する。このため、電圧ｖｇ１ラインにおける電流方程式は、ｖｇ１・ｓ・Ｃｇ１＋ｖｇ１／Ｒｇ１−ｖｂｇｉ・ｇｍ１＝０となる（ただし、ｓはラプラス演算子。）。この式から、電圧ｖｇ１について解くと、次の（１）式になる。
【００１２】
【数１】
2008021138.tif 000003
一方、ＭＯＳトランジスタ６１に電圧ｖｇ１が入力されると、電流（（ｖｇ１−ＶＯＵＴ）・ｇｍ２）を出力する。このため、出力端子における電流方程式は、ＶＯＵＴ・ｓ・ＣＬ＋ＶＯＵＴ／（Ｒ２＋Ｒ３）−（ｖｇ１−ＶＯＵＴ）・ｇｍ２＝０となる。この式から、電圧ＶＯＵＴについて解くと、次の（２）式になる。
【００１３】
【数２】
2008021138.tif 000004
そして、上記（２）式の電圧ｖｇ１に、（１）式を代入すると、次の（３）式になる。
【００１４】
【数３】
2008021138.tif 000005
ここで、出力信号電圧ｖｂｇｏは、抵抗Ｒ２，Ｒ３による分圧から次の（４）式で表せる。
【００１５】
ｖｂｇｏ＝ＶＯＵＴ・Ｒ３／（Ｒ２＋Ｒ３）・・・（４）
この（４）式の電圧ＶＯＵＴに、上記（３）式を代入すると、次の（５）式になる。
【００１６】
【数４】
2008021138.tif 000006
従って、ゲイン＝出力信号電圧／入力信号電圧＝ｖｂｇｏ／ｖｂｇｉより、図７に示す（６）式になる。この（６）式に基づいて、ボーデ線図（Bode Diagram）を図７に示す。図７のボーデ線図では、上側にはゲイン−周波数の近似曲線を、下側には位相−周波数の近似曲線を示す。また、（６）式から明らかなように、ボーデ線図の折れ線周波数である周波数ｆｃ１，ｆｃ２は、（７）式及び（８）式で表される。
【特許文献１】特開２００４−６２３７４号公報（図１）
【特許文献２】特開２００２−３４３８７４号公報（図１）
【特許文献３】特開平９−２６５３３０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ここで、負荷Ｌｏの容量ＣＬが容量Ｃｇ１よりも十分に大きい場合には、周波数ｆｃ１は、周波数ｆｃ２よりも低い周波数になる。この（６）式から、シリーズレギュレータ回路５０の周波数応答は２次遅れ要素であることがわかる。このため、図７において、周波数ｆｃ１，ｆｃ２のそれぞれで、−４５度、−１３５度の位相遅れになる。また、（７）式から、周波数ｆｃ１は、負荷Ｌｏの容量ＣＬに応じて変動することがわかる。更に、（８）式から、周波数ｆｃ２は、負荷Ｌｏの容量ＣＬには無関係であり、常に一定値であることがわかる。そして、これら周波数ｆｃ１，ｆｃ２において、ゲイン−周波数の近似曲線の傾きが変化する。
【００１８】
図７では、負荷Ｌｏの容量ＣＬが大きいときの近似曲線を実線で、負荷Ｌｏの容量ＣＬが小さいときの近似曲線を点線で示している。容量ＣＬが大きいときには、周波数ｆｃ１が低いため、位相余裕ｐｍは、例えば４５度以上あり、十分である。しかし、容量ＣＬが小さいときには、周波数ｆｃ１が高くなったことに起因するゲインの増大によって、位相余裕ｐｍは、小さくなり、不十分である。
【００１９】
従って、図５に示すシリーズレギュレータ回路５０では、消費電流の低減は可能であるが、負荷Ｌｏの容量ＣＬが変化する場合には、位相余裕ｐｍが不十分となり、安定してフィードバック制御を行なえなくなる可能性があった。このため、シリーズレギュレータ回路５０が安定して出力を行なうためには、電圧ＶＯＵＴに接続する負荷Ｌｏが、容量ＣＬの観点から制限される。
【００２０】
本発明は、上述した問題に鑑みてなされ、その目的は、低消費電流で、負荷の容量に依らずに安定して電圧を供給できるシリーズレギュレータ回路を提供することにある。
【課題を解決するための手段】
【００２１】
上記問題点を解決するために、本発明は、入力電圧ラインに接続された定電流源と基準電圧ラインとに接続した第１トランジスタと、前記入力電圧ラインと出力端子とに接続した第２トランジスタと、前記出力端子と前記基準電圧ラインとの間に、直列に接続した第１抵抗、第２抵抗、第３抵抗と、前記入力電圧ラインと、前記第１及び第２抵抗の接続ノードとの間に設けられた第３トランジスタとを備え、前記第１トランジスタの制御端子は、前記第２抵抗と前記第３抵抗との間に接続されており、前記第２及び前記第３トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの第１接続ノードに接続されている。このため、シリーズレギュレータ回路１０は、ＰＤ制御系と２次遅れ要素とを合成した系（すなわち位相が０〜ー９０度の範囲で変動する系）になる。従って、位相余裕が必ず９０度以上となるので、負荷の容量に依存せずに、ほぼ一定の電圧を安定して出力することができる。
【００２２】
また、シリーズレギュレータ回路は、低消費電流である２段の増幅回路に、第３トランジスタと第１抵抗とを設けただけであり、構成する素子を少なくできるので、従来の３段の増幅回路に比べて、消費電流をより低く抑えることができる。
【００２３】
本発明のシリーズレギュレータ回路において、前記第２及び前記第３トランジスタの制御端子と前記基準電圧ラインとに接続されるコンデンサを設けた。このコンデンサは、第２及び第３トランジスタのゲート端子の電圧を変化させないように機能する。このため、入力電圧や負荷電流等の変化に基づいて出力端子の電圧が変動する場合であっても、第２及び第３トランジスタのゲート端子の電圧が変動し難いので、結果として出力端子の電圧の変動を抑えることができる。
【００２４】
本発明のシリーズレギュレータ回路において、前記基準電圧ラインと出力端子とに接続した第４トランジスタと、前記基準電圧ラインと、前記第１及び第２抵抗の接続ノードとの間に設けられた第５トランジスタとを更に備え、これら第４及び第５トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの第２接続ノードに接続されている。このため、第２（及び第３）トランジスタがオン状態のときには、第４（及び第５）トランジスタがオフ状態になり、第２（及び第３）トランジスタがオフ状態のときには、第４（及び第５）トランジスタがオン状態になる。従って、第２（及び第３）トランジスタと、第４（及び第５）トランジスタとが同時にはオン状態にはならないので、入力電圧ラインから基準電圧ラインにバイアス電流が生じない。よって、消費電流を増加せずに、出力端子から電流が流入する場合だけでなく、出力端子から電流が流出する場合にも用いることができる。すなわち、低消費電流で、双方向の出力電流に対応することができる。
【００２５】
本発明のシリーズレギュレータ回路において、前記第４及び前記第５トランジスタの制御端子と前記入力電圧ラインとに接続されるコンデンサを設けた。このコンデンサは、第４及び第５トランジスタのゲート端子の電圧を変化させないように機能する。このため、入力電圧や負荷電流等の変化に基づいて出力端子の電圧が変動する場合であっても、第４及び第５トランジスタのゲート端子の電圧が変動し難いので、結果として出力端子の電圧
の変動を抑えることができる。
【００２６】
本発明のシリーズレギュレータ回路において、前記第１接続ノードと前記第２接続ノードとの間に、前記第１接続ノードを前記第２接続ノードに対して所定電圧分高くする切換電圧印加手段を更に備えた。第４トランジスタは、第２トランジスタが接続されている出力端子に接続され、第５トランジスタは、第３トランジスタが接続されている第１及び第２抵抗の接続ノードに接続されている。切換電圧印加手段がない場合には、第２及び第３トランジスタと、第４及び第５トランジスタとは、これら第２（第３）トランジスタのスレッショルド電圧と、第４（第５）トランジスタのスレッショルド電圧とを合計した電圧差が生じたときに、オン状態が切り換わる。切換電圧印加手段によって第１接続ノードが第２接続ノードに対して所定電圧分が高くなっている場合には、予めこの所定電圧分だけ、第２（第３）トランジスタのゲート端子と、第４（第５）トランジスタのゲート端子との間に電圧差が生じていることになる。従って、第２及び第３トランジスタと、第４及び第５トランジスタとは、第２（第３）トランジスタのスレッショルド電圧と、第４（第５）トランジスタのスレッショルド電圧とを合計した電圧から、切換電圧印加手段の所定電圧分だけ引いた電圧差が生じたときに、オン状態が切り換わる。よって、第１及び第２トランジスタと、第３及び第４トランジスタとのオン状態が切り換わる電圧差を少なくできるので、出力端子を流れる電流の向きが反転したときの追従性を改善することができ、シリーズレギュレータ回路の応答性をよくすることができる。
【００２７】
本発明のシリーズレギュレータ回路において、前記定電流源は、前記第１トランジスタの温度依存性を補償する温度依存性を備えた電流源である。これにより、使用時の温度により第１トランジスタの動作が変化しても、全体として動作状態を安定化させることができる。
【発明の効果】
【００２８】
本発明によれば、消費電力を抑えながら、負荷の容量に依らずに安定して電圧を供給することができる。
【発明を実施するための最良の形態】
【００２９】
（第１実施形態）
以下、本発明を具体化した第１実施形態について図１〜図３を用いて説明する。また、図５に示す従来のシリーズレギュレータ回路５０と同一の構成については、同一の符号を付し、その詳細な説明は省略する。
【００３０】
図１に示すように、本実施形態のシリーズレギュレータ回路１０の入力電圧ＶＩＮラインには、定電流源ＩＰが接続されている。この定電流源ＩＰは、第１トランジスタとしてのバイポーラ型のトランジスタＢ１及び抵抗Ｒ１の抵抗素子５１を介して、基準電圧ラインとしての接地電圧ＧＮＤラインに接続されている。なお、本実施形態においては、トランジスタＢ１は温度依存特性を有するため、このトランジスタ特性を補償するように、上述した定電流源ＩＰには温度依存特性を有する定電流源を用いる。
【００３１】
定電流源ＩＰとトランジスタＢ１のコレクタ端子との接続ノードには、トランジスタＭ１，Ｍ２のゲート端子（制御端子）が接続されている。これらトランジスタＭ１，Ｍ２は、ｎチャンネルのＭＯＳトランジスタである。これらトランジスタＭ１，Ｍ２のドレイン端子は入力電圧ＶＩＮラインに接続されている。また、トランジスタＭ１は第３トランジスタとして、トランジスタＭ２は第２トランジスタとして機能する。
【００３２】
トランジスタＭ２のソース端子がシリーズレギュレータ回路１０の出力端子になる。このトランジスタＭ２のソース端子は、第１抵抗としての抵抗Ｒ４の抵抗素子１４を介して
、トランジスタＭ１のソース端子に接続されている。なお、このトランジスタＭ１のソース端子と抵抗素子１４，５２との接続ノードの電圧をｖｓ１で示す。
【００３３】
トランジスタＭ１のソース端子は、第２抵抗としての抵抗Ｒ２の抵抗素子５２及び第３抵抗としての抵抗Ｒ３の抵抗素子５３を介して、接地電圧ＧＮＤラインに接続されている。また、これら抵抗素子５２，５３の接続ノードが、トランジスタＢ１のベース端子（制御端子）に接続されている。
【００３４】
トランジスタＭ２のゲート端子には、容量Ｃのコンデンサ１１を介して、接地電圧ＧＮＤラインに接続されている。
また、本実施形態では、トランジスタＭ２は、トランジスタＭ１のＮ倍の大きさを想定する。この場合、トランジスタＭ１，Ｍ２のコンダクタンスを、それぞれｇｍ３，ｇｍ２とすると、ｇｍ３：ｇｍ２＝１：Ｎになり、各トランジスタＭ１，Ｍ２を流れる電流も１：Ｎになる。
【００３５】
次に、このシリーズレギュレータ回路１０の出力端子の電圧ＶＯＵＴについて説明する。図１に示すシリーズレギュレータ回路１０を図２の等価回路に変形する。シリーズレギュレータ回路１０は、出力端子の電圧ＶＯＵＴの変化に伴ってトランジスタＭ１，Ｍ２のドレイン・ソース間の抵抗が変化することにより、入力電圧ＶＩＮに基づいて、出力端子の電圧ＶＯＵＴを一定にしている。
【００３６】
ここで、トランジスタＭ１，Ｍ２を流れる電流Ｉ１，Ｉ２は、次の（９）式、（１０）式で示される。
Ｉ１＝ｇｍ３・（ｖｇ１−ｖｓ１）                          ・・・（９）
Ｉ２＝ｇｍ２・（ｖｇ１−ＶＯＵＴ）                        ・・・（１０）
ここで、出力端子からの電流はなく、これら電流Ｉ１，Ｉ２と抵抗Ｒ３によって、ベース電圧ＶＢＧが決定されるものとすると、このベース電圧ＶＢＧは、次の（１１）式で示される。
【００３７】
ＶＢＧ＝Ｒ３・（Ｉ１＋Ｉ２）                      ・・・（１１）
上記（９）式においてｇｍ２＝Ｎ・ｇｍ３を代入した式と、（１０）式及び（１１）式を用いて、電圧ｖｇ１について解くと、次の（１２）式になる。
【００３８】
【数５】
2008021138.tif 000007
また、電圧ＶＯＵＴは、次の（１３）式で示せる。
【００３９】
電圧ＶＯＵＴ＝Ｒ４・ｇｍ２（ｖｇ１−ＶＯＵＴ）    ・・・（１３）
この（１３）式に上記（１２）式を代入し、更に、ｖｓ１＝ＶＢＧ・（Ｒ２＋Ｒ３）／Ｒ３を用いて、電圧ＶＯＵＴは、次の（１４）式で示せる。
【００４０】
【数６】
2008021138.tif 000008
ここで、抵抗Ｒ４とコンダクタンスｇｍ２との積が１より十分に小さく（Ｒ４・ｇｍ２＜＜１）、トランジスタ比Ｎが１より十分に大きい場合には、上記（１４）式は、次式で表せる。
【００４１】
電圧ＶＯＵＴ＝ＶＢＧ・（Ｒ２＋Ｒ３＋Ｒ４）／Ｒ３
従って、ベース電圧ＶＢＧを一定にすることにより、シリーズレギュレータ回路１０は、出力端子から一定の電圧ＶＯＵＴを出力する。
【００４２】
次に、出力端子の電圧ＶＯＵＴが変動して低下した場合について説明する。この場合、抵抗素子１４，５２，５３による分圧に基づいてベース電圧ＶＢＧが低下し、コレクタ電流が少なくなって、定電流源ＩＰとトランジスタＢ１との接続ノードの電圧ｖｇ１が上昇する。シリーズレギュレータ回路１０は、定電流源ＩＰとトランジスタＢ１との接続ノードには、トランジスタＭ２とともに、トランジスタＭ１も接続されているので、電圧ｖｇ１が上昇した場合には、トランジスタＭ１，Ｍ２の両方のドレイン・ソース間の抵抗値が下がることになる。従って、トランジスタＭ１と抵抗素子１４とを介して、及びトランジスタＭ２を介して、出力端子の電圧ＶＯＵＴが上昇することになる。
【００４３】
また、出力端子の電圧ＶＯＵＴが一定になった後には、コンデンサ１１が充電されている。この充電されたコンデンサ１１は、トランジスタＭ１，Ｍ２のゲート端子の電圧を変化させないように機能する。このため、入力電圧ＶＩＮや負荷電流等の変化に基づいて出力端子の電圧ＶＯＵＴが変動するような場合であっても、トランジスタＭ１，Ｍ２のゲート端子の電圧が変動し難いので、結果として出力端子の電圧ＶＯＵＴの変動を抑えることができる。
【００４４】
次に、本実施形態のシリーズレギュレータ回路１０における負荷Ｌｏの容量ＣＬが変化したときの安定性について説明する。
図２の等価回路によれば、本実施形態の電圧ｖｇ１は、従来の（１）式の容量Ｃｇ１を容量（Ｃｇ１＋Ｃ）に置き換えた、次の（１５）式で示される。
【００４５】
【数７】
2008021138.tif 000009
ここで、出力信号電圧ｖｂｇｏはｖｂｇｏ＝ｖｓ１・Ｒ３／（Ｒ２＋Ｒ３）になるので、電圧ｖｓ１について位相余裕が十分であれば、当然に、出力信号電圧ｖｂｇｏについての位相余裕が十分である。
【００４６】
このときのトランジスタＭ１のソース端子と抵抗素子１４，５２との接続ノードの電圧ｖｓ１は、次の（１６）式で示される。
【００４７】
【数８】
2008021138.tif 000010
この（１６）式において「//」は並列接続の合成抵抗を示し、例えばＲＡ//ＲＢ＝ＲＡ・ＲＢ／（ＲＡ＋ＲＢ）を意味する。
【００４８】
また、電圧ＶＯＵＴは、次の（１７）式で示される。
【００４９】
【数９】
2008021138.tif 000011
そして、（１７）式から算出した電圧ＶＯＵＴと、（１５）式の電圧ｖｇ１とを、（１６）式に代入し、この式を用いてゲインＧｖｓ１＝ｖｓ１／ｖｂｇｉを算出する。これにより、ゲインは図３の（１８）式で示される。なお、（１８）式においてＫｐはラプラス変換子ｓを含まない定数であり、この（１８）式からゲインＧｖｓ１がＰＤ（Proportion
Differentiation）制御系と２次遅れ要素との合成式で表せることがわかる。
【００５０】
図３には、この（１８）式に基づくボーデ線図を示す。この図３のボーデ線図では、上側にはゲイン−周波数の近似曲線を、下側には位相−周波数の近似曲線を示す。また、ボーデ線図の折れ線周波数である周波数ｆｃ１，ｆｚ，ｆｃ２は、（１８）式から、（１９）式、（２０）式及び（２１）式で表される。
【００５１】
このボーデ線図においては、ゲインＧｖｓ１、出力信号電圧ｖｂｇｏのゲインＧｖｂｇｏ及び出力端子の電圧ＶＯＵＴのゲインＧｖｏｕｔを、負荷Ｌｏの容量ＣＬが小さいときには点線で、負荷Ｌｏの容量ＣＬが大きいときには実線で示している。
【００５２】
（Ｃ＋Ｃｇ１）＜＜ＣＬの場合には、周波数ｆｃ１は、周波数ｆｃ２よりも低い周波数になる。また、抵抗素子１４の抵抗Ｒ４とトランジスタＭ１のコンダクタンスｇｍ３との積が１より小さいとき（Ｒ４・ｇｍ３＜１のとき）には、周波数ｆｃ１は、周波数ｆｚより低い周波数になる。ただし、周波数ｆｃ１，ｆｚは、負荷Ｌｏの容量ＣＬに応じて変動
する。
【００５３】
また、図３のゲイン−周波数曲線において、ゲインＧｖｓ１は、「〜周波数ｆｃ１」と「周波数ｆｚ〜周波数ｆｃ２」では一定値を取り、「周波数ｆｃ１〜周波数ｆｚ」及び「周波数ｆｃ２〜」では下降する。また、位相−周波数曲線では、ゲインＧｖｓ１の位相は、０度から降下して周波数ｆｃ１で−４５度となる。その後、下降を続けた後、周波数ｆｚで−４５度となるように上昇する。そして、周波数ｆｚで−４５度になると、周波数ｆｃ２で−４５度となるように再び下降する。最終的に、位相−９０度で一定になる。このため、容量ＣＬが異なる負荷Ｌｏを用いることになっても、シリーズレギュレータ回路１０は、９０度以上の十分な位相余裕の安定性を有するので、安定して出力を行なうことができる。
【００５４】
なお、Ｒ４・ｇｍ３＝１のときには、ｆｃ１＝ｆｚとなって、シリーズレギュレータ回路１０は１次遅れ要素の系となる。この場合でも、位相は０〜−９０度の範囲で変動するので、位相余裕は９０度以上になる。
【００５５】
本実施形態によれば、以下のような効果を得ることができる。
（１）  本実施形態では、シリーズレギュレータ回路１０は、従来のＭＯＳトランジスタ６１に対応するトランジスタＭ２と、並列でトランジスタＭ１を配置し、これらトランジスタＭ２，Ｍ１のソース端子に抵抗素子１４を設けた構成になっている。このため、シリーズレギュレータ回路１０は、ＰＤ制御系と２次遅れ要素とを合成した（１８）式で表せる系になる。そして、この系の位相は０〜ー９０度の範囲でのみ変動するため、位相余裕が必ず９０度以上になる。従って、負荷Ｌｏの容量ＣＬに依存せずに、ほぼ一定の電圧ＶＯＵＴを安定して出力することができる。
【００５６】
また、シリーズレギュレータ回路１０では、図５に示す従来のシリーズレギュレータ回路５０に、トランジスタＭ１と抵抗素子１４とを設けただけであり、構成する素子を少なくすることができる。このため、従来の３段の増幅回路に比べて、消費電流を低く抑えることができる。
【００５７】
（２）  本実施形態では、Ｒ４・ｇｍ３≧１とすることにより、周波数ｆｃ１が周波数ｆｚより低くなる。周波数ｆｃ１は、遅れ要素の折れ線周波数であり、下降途中で位相が−４５度になる。また、周波数ｆｚはＰＤ制御の折れ線周波数であり、上昇途中で位相−４５度になる。このため、電圧ｖｓ１、この電圧に対して抵抗Ｒ２，Ｒ３の分圧で決まる出力信号電圧ｖｂｇｏの位相−周波数曲線は、０度から−９０度へと下降した後、０度へと上昇し、再度、−９０度へと下降する。そして、ほぼ−９０度になった後には、位相がほとんど変化せずに−９０度以上を保つ。このため、位相余裕は、９０度以上あるので、負荷Ｌｏの容量ＣＬに関わらず、安定してフィードバック動作を行なうことができる。
【００５８】
（３）  本実施形態では、出力端子の電圧ＶＯＵＴが一定になったときには、コンデンサ１１が充電されているため、このコンデンサ１１は、トランジスタＭ１，Ｍ２のゲート端子の電圧を変化させないように機能する。従って、入力電圧ＶＩＮや負荷電流等の変化に基づいて出力端子の電圧ＶＯＵＴが変動するような場合であっても、トランジスタＭ１，Ｍ２のゲート端子の電圧が変動し難いので、結果として出力端子の電圧ＶＯＵＴの変動を抑えることができる。
【００５９】
（４）  本実施形態では、定電流源ＩＰには、トランジスタＢ１に対応させて温度依存特性の定電流源を用いる。これにより、トランジスタＢ１の温度依存のトランジスタ特性を補償して、電圧ＶＯＵＴをほぼ一定にすることができる。更に、エミッタ端子に接続される抵抗素子５１にも温度依存性があるため、定電流源ＩＰと協働することにより、トラ
ンジスタＢ１の温度依存性を更に補償することができる。
【００６０】
（第２実施形態）
次に、本発明を具体化した第２実施形態について、図４を用いて説明する。上記第１実施形態と同一の構成については、同一の符号を付し、その詳細な説明は省略する。
【００６１】
本実施形態のシリーズレギュレータ回路２０は、出力端子から電流が流出する場合及び出力端子から電流が流入する場合の両方に対応できるように構成されている。例えば、電圧ＶＯＵＴが一定値から降下した場合には出力端子から電流が流出し、電圧ＶＯＵＴが一定値から上昇した場合には出力端子から電流が流入する。そして、このシリーズレギュレータ回路２０は、上記第１実施形態のシリーズレギュレータ回路１０に、トランジスタＭ３，Ｍ４，Ｍ５を設けた構成になっている。
【００６２】
具体的には、トランジスタＭ２のソース端子と接地電圧ＧＮＤラインとの間に、第４トランジスタとしてのトランジスタＭ４が設けられている。また、トランジスタＭ１のソース端子と接地電圧ＧＮＤラインとの間に、第５トランジスタとしてのトランジスタＭ３が設けられている。また、これらトランジスタＭ３，Ｍ４はｐチャンネルのＭＯＳトランジスタである。トランジスタＭ３，Ｍ４のゲート端子（制御端子）は、トランジスタＢ１のコレクタ端子に接続されている。このように、入力電圧ＶＩＮラインと接地電圧ＧＮＤラインとの間で、トランジスタＭ３，Ｍ４は、出力端子に対してトランジスタＭ１，Ｍ２と対称に配置されている。
【００６３】
更に、トランジスタＢ１のコレクタ端子と定電流源ＩＰとの間には、トランジスタＭ５が設けられている。このトランジスタＭ５は、ｐチャンネルのＭＯＳトランジスタである。具体的には、トランジスタＭ５のソース端子は、トランジスタＭ１，Ｍ２のゲート端子に接続されている。この接続ノードが第１接続ノードである。また、トランジスタＭ５のゲート端子及びドレイン端子は、トランジスタＭ３，Ｍ４のゲート端子に接続されている。この接続ノードが第２接続ノードである。このため、トランジスタＭ５は、第２接続ノードの電圧に対して、第１接続ノードの定電流源ＩＰの電圧ｖｇ１を、トランジスタＭ５のゲート・ソース間電圧分高くする切換電圧印加手段として機能する。具体的には、トランジスタＭ５のドレイン端子である第１接続ノードにはトランジスタＭ１，Ｍ２のゲート端子が接続され、第２接続ノードにはトランジスタＭ３，Ｍ４のゲート端子が接続されている。このため、トランジスタＭ１（Ｍ２）とトランジスタＭ３（Ｍ４）との間には、トランジスタＭ５のスレッショルド電圧分の差が生じていることになる。従って、ｎチャンネルのＭＯＳトランジスタ（Ｍ１，Ｍ２)のスレッショルド電圧とｐチャンネルのＭＯＳ
トランジスタ（Ｍ３，Ｍ４)のスレッショルド電圧との和から、トランジスタＭ５のスレ
ッショルド電圧（ソース・ゲート間電圧）分を引いた電圧が変化したときに、トランジスタＭ１（Ｍ２）とトランジスタＭ３（Ｍ４）のオンオフが切り換わる。
【００６４】
シリーズレギュレータ回路２０では、出力端子に電流が流入する場合にはトランジスタＭ１，Ｍ２が同時にオンとなり、出力端子から電流が流出する場合にはトランジスタＭ３〜Ｍ５が同時にオンとなる。また、トランジスタＭ１，Ｍ２がオンとなっているときには、トランジスタＭ３〜Ｍ５がオフになり、トランジスタＭ１，Ｍ２がオフとなっているときには、トランジスタＭ３〜Ｍ５がオンになる。
【００６５】
このため、このシリーズレギュレータ回路２０では、入力電圧ＶＩＮラインから出力端子に電流が流れる場合（電圧ＶＯＵＴが降下した場合）には、トランジスタＭ１，Ｍ２がオンになって、上記第１実施形態と同様な動作を行なう。
【００６６】
一方、出力端子から接地電圧ＧＮＤラインに電流が流れる場合（電圧ＶＯＵＴが上昇し
た場合）には、トランジスタＭ３，Ｍ４がオンになって動作する。具体的には、この場合、電圧ＶＯＵＴが上昇するので、トランジスタＭ３，Ｍ４のソース端子の電圧が高くなり、トランジスタＭ３〜Ｍ５がオンとなる。そして、抵抗Ｒ２，Ｒ３の分圧より、トランジスタＢ１のベース電圧ＶＢＧが上昇し、トランジスタＢ１のコレクタ端子の電圧が低下する。このため、トランジスタＭ３〜Ｍ５のゲート端子の電圧が低下して、トランジスタＭ３，Ｍ４のドレイン・ソース間の抵抗値が小さくなり、これに応じて、トランジスタＭ３，Ｍ４を介して、電流が接地電圧ＧＮＤラインにより流れ易くなる。従って、出力端子の電圧ＶＯＵＴの変動が打ち消されて、シリーズレギュレータ回路２０は、出力端子の電圧ＶＯＵＴをほぼ一定にする。
【００６７】
本実施形態によれば、上記第１実施形態の（１）〜（４）の効果に加えて、以下の効果を得ることができる。
（５）  本実施形態では、出力端子に対して、トランジスタＭ１，Ｍ２に対称的にトランジスタＭ３，Ｍ４を設けた。このため、出力端子に電流が流入する場合だけでなく、出力端子から電流が流出する場合にも、シリーズレギュレータ回路２０を用いることができる。低消費電流回路に用いるシリーズレギュレータは低電流化が図られており、定常的に流れる出力電流（ＤＣ）は小さい。このため、動作状態の変化に合わせて、スパイク状に瞬間的に流れる電流（ＡＣ）が、定常時の出力電流の数倍になることがある。すなわち、出力電流が大きい回路では定常的な出力電流の中に吸収されてしまう変化が、低消費電流回路では逆流（シンク電流）となって現れることがある。そこで、上記実施形態のように、シリーズレギュレータ回路２０を双方向の電流に対応できる構成にすることにより、低消費電流回路に用いても、このようなスパイク状の電流による出力電圧の変動をより抑えることができる。
【００６８】
また、低消費電流回路では、この回路内で積極的に使われる電流（バイアス電流）に対して、不必要なリーク電流が相対的に大きくなるので、安定動作に対する余裕が少ない。従って、シリーズレギュレータ回路２０を、双方向の電流に対応させる構成とすることで、余裕を確保することができ、低消費電流回路に用いても、不良と判断される割合を低減することができる。
【００６９】
（６）  本実施形態では、トランジスタＭ５のソース端子は、トランジスタＭ１，Ｍ２のゲート端子に接続されており、トランジスタＭ５のゲート端子及びドレイン端子は、トランジスタＭ３，Ｍ４のゲート端子に接続されている。これにより、トランジスタＭ５は、第２接続ノードの電圧に対して、第１接続ノードの定電流源ＩＰの電圧ｖｇ１を、トランジスタＭ５のゲート・ソース間電圧分高くする切換電圧印加手段として機能する。このため、ｎチャンネルのＭＯＳトランジスタ（Ｍ１，Ｍ２)のスレッショルド電圧とｐチャ
ンネルのＭＯＳトランジスタ（Ｍ３，Ｍ４)のスレッショルド電圧との和から、トランジ
スタＭ５のスレッショルド電圧（ソース・ゲート間電圧）分を引いた電圧が変化したときに、トランジスタＭ１（Ｍ２）とトランジスタＭ３（Ｍ４）のオンオフが切り換わる。このトランジスタＭ５のスレッショルド電圧は、トランジスタＭ１（Ｍ２）のスレッショルド分とトランジスタＭ３（Ｍ４）のスレッショルド分の合計よりも少ない。従って、トランジスタＭ１，Ｍ２の動作とトランジスタＭ３，Ｍ４の動作との切り換えに必要な電位差を少なくすることができるため、出力端子の電流の向きが反転するときの追従性をよくすることができ、応答性を向上させることができる。
【００７０】
また、上記各実施形態は以下のように変更してもよい。
○  上記第２実施形態において、定電流源ＩＰとトランジスタＢ１のコレクタ端子との間にトランジスタＭ５を設けたが、このトランジスタＭ５を省略することも可能である。この場合、トランジスタＭ１，Ｍ２とトランジスタＭ３，Ｍ４とは、トランジスタＭ１（Ｍ２）のスレッショルド分とトランジスタＭ３（Ｍ４）のスレッショルド分の合計だけ電
圧が変化したときに、オンオフの切り換えが行なわれる。このため、追従性が低下するが、構成をより簡素にすることができる。
【００７１】
また、上記第２実施形態のトランジスタＭ５の代わりに、切換電圧印加手段を、トランジスタＭ１〜Ｍ４のスレッショルド電圧よりも小さいスレッショルド電圧を有する２つのトランジスタで構成してもよい。この場合にも、トランジスタＭ１〜Ｍ５のすべてがオンとなることはないので、消費電流を増やすことはない。
【００７２】
具体的には、例えば、定電流源ＩＰとトランジスタＭ５のソース端子との間に、トランジスタＭ１〜Ｍ４のスレッショルド電圧よりも小さいスレッショルド電圧を有するｎチャンネルのＭＯＳトランジスタを設ける。このトランジスタのドレイン端子及びゲート端子を定電流源ＩＰ及びトランジスタＭ１，Ｍ２のゲート端子に接続する。この場合、第１接続ノードは、第２接続ノードに対して、切換電圧印加手段を構成する２つのトランジスタ（トランジスタＭ５とスレッショルド電圧が小さいｎチャンネルＭＯＳトランジスタ）のスレッショルド電圧の合計分（所定電圧分）高くなっている。このため、トランジスタＭ１（Ｍ２）とトランジスタＭ３（Ｍ４）とは、そのゲート端子の電圧が、トランジスタＭ１（Ｍ２）のスレッショルド分とトランジスタＭ３（Ｍ４）のスレッショルド分の合計から、切換電圧印加手段によって所定電圧高くなった分を引いた電圧だけ差があれば、オンすることになる。従って、出力端子の電流の向きが変化したときの追従性をより改善することができる。
【００７３】
○  上記第２実施形態において、トランジスタＭ１，Ｍ２のゲート端子と接地電圧ＧＮＤラインとの間にコンデンサ１１を設けた。これに加えて、トランジスタＭ３，Ｍ５のゲート端子と入力電圧ＶＩＮラインとの間に、コンデンサ１１と対になるコンデンサを設けてもよい。この場合には、出力端子から電流が流入してくる場合の電圧変動を効率よく抑制することができる。
【００７４】
○  上記各実施形態においては、トランジスタＭ１，Ｍ２の間に、抵抗素子１４を設けた。これに限らず、（１９）式及び（２０）式から、Ｒ４・ｇｍ３≦１にできれば、すなわち、周波数ｆｃ１が周波数ｆｚ以下にできれば、抵抗素子１４を別途設けなくてもよい。具体的には、トランジスタＭ１のソース端子とトランジスタＭ２のソース端子との配線抵抗を抵抗Ｒ４とする。そして、この抵抗Ｒ４とトランジスタＭ１のコンダクタンスｇｍ３との積が１以下であれば、抵抗素子１４を省略してもよい。
【００７５】
○  上記各実施形態においては、トランジスタＭ１，Ｍ２のゲート端子にコンデンサ１１を設けた。これに限らず、入力電圧ＶＩＮや負荷電流の変動が大きくない場合には、コンデンサ１１を省略して、シリーズレギュレータ回路１０，２０の簡素化してもよい。
【図面の簡単な説明】
【００７６】
【図１】第１実施形態のシリーズレギュレータ回路の配線回路図。
【図２】第１実施形態のシリーズレギュレータ回路の等価回路図。
【図３】第１実施形態のシリーズレギュレータ回路のボーデ線図。
【図４】第２実施形態シリーズレギュレータ回路の配線回路図。
【図５】従来例のシリーズレギュレータ回路の配線回路図。
【図６】従来例のシリーズレギュレータ回路の安定性評価のための等価回路図。
【図７】従来例のシリーズレギュレータ回路のボーデ線図。
【符号の説明】
【００７７】
Ｂ１…第１トランジスタとしてのトランジスタ、ＧＮＤ…基準電圧としての接地電圧、ＩＰ…定電流源、Ｍ１…第３トランジスタとしてのトランジスタ、Ｍ２…第２トランジス
タとしてのトランジスタ、Ｍ３…第５トランジスタとしてのトランジスタ、Ｍ４…第４トランジスタとしてのトランジスタ、Ｍ５…切換電圧印加手段としてのトランジスタ、ＶＩＮ…入力電圧、１０，２０…シリーズレギュレータ回路、１１…コンデンサ、１４…第１抵抗としての抵抗素子、５２…第２抵抗としての抵抗素子、５３…第３抵抗としての抵抗素子。
【図１】
2008021138.tif 000012
【図２】
2008021138.tif 000013
【図３】
2008021138.tif 000014
【図４】
2008021138.tif 000015
【図５】
2008021138.tif 000016
【図６】
2008021138.tif 000017
【図７】
2008021138.tif 000018