(57)【要約】【課題】半導体装置の信頼性及び生産性を向上させる。【解決手段】本発明では、半導体基板上に形成させた第１の絶縁膜内に金属配線を配設し、配設した金属配線の表面に第１のプラズマ処理を施し、第１のプラズマ処理を施した金属配線の表面にシリコン系ガスを晒し、シリコン系ガスを晒した金属配線の表面に第２のプラズマ処理を施し、金属配線上にシリコン含有層を形成し、シリコン含有層上に第２の絶縁膜を形成するようにした。これにより、半導体装置の微細化に伴うエレクトロマイグレーションが抑制されると共に、ストレスマイグレーションが充分抑制され、半導体装置の電気的信頼性が向上し、生産性の高い半導体装置の製造方法が実現する。【選択図】図１
2008235480.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成した第１の絶縁膜内に金属配線を配設する工程と、
前記金属配線の表面をシリコン系ガスに晒す工程と、
前記シリコン系ガスを晒した前記金属配線の表面にプラズマ処理を施す工程と、
次いで、全面に第２の絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン系ガスは、有機系シランガスであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記有機系シランガスは、テトラメチルシラン（４ＭＳ）、トリメチルシリルアセチレン（ＴＭＳＡ）、トリメチルシラン（３ＭＳ）、ジメチルシラン（２ＭＳ）、テトラメトキシシラン（ＴＭＯＳ）、ジメチルジメトキシラン（ＤＭＤＭＯＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジメチルジエトキシラン（ＤＭＤＥＯＳ）、ジメチルフェニルシラン（ＤＭＰＳ）、ジフェニルジメトキシラン（ＤＰＤＭＯＳ）、ジフェニルジエトキシシラン（ＤＰＤＥＯＳ）、フェニルジエトキシシラン（ＰＤＥＯＳ）、ジエトキシメチルシラン（ＤＥＭＳ）の少なくとも一つであることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記シリコン系ガスを窒素（Ｎ2）、アンモニア（ＮＨ3）、水素（Ｈ2）、希ガス、炭化水素（ＣXＨY）の少なくとも一種のガスで希釈して、前記金属配線の表面を前記シリコン系ガスに晒すことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記プラズマ処理では、窒素（Ｎ2）、アンモニア（ＮＨ3）、水素（Ｈ2）、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、酸素（Ｏ2）、希ガス、炭化水素（ＣXＨY）の少なくとも一種のガスを用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記プラズマ処理では、窒素（Ｎ2）、アンモニア（ＮＨ3）、水素（Ｈ2）、希ガス、炭化水素（ＣXＨY）の少なくとも一種のガスを用いて前記プラズマ処理を行った後、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、酸素（Ｏ2）の少なくとも一種のガスをさらに添加させて前記プラズマ処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記金属配線は銅（Ｃｕ）を主成分とする配線であり、前記プラズマ処理により、前記金属配線上に銅（Ｃｕ）、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）、炭素（Ｃ）を主たる成分とするシリコン含有層または銅、シリコン、酸素、炭素を主たる成分とするシリコン含有層が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記第２の絶縁膜の材質が窒化シリコン（ＳｉＮ）、酸素含有炭化シリコン（ＳｉＣＯ）、窒素含有炭化シリコン（ＳｉＣＮ）、炭化シリコン（ＳｉＣ）、炭素含有酸化シリコン（ＳｉＯＣ）、窒化ボロン（ＢＮ）の少なくとも一種の絶縁体であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記金属配線を配設する工程の後、前記シリコン系ガスに晒す工程の前に、還元性プラズマ処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記還元性プラズマ処理を施す工程、前記シリコン系ガスに晒す工程、前記プラズマ処理を施し、前記シリコン含有層を形成する工程、及び前記シリコン含有層上に前記第２の絶縁膜を形成する工程を３００〜４５０℃中の一定の温度で連続的に処理することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に多層配線構造の半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の多層配線構造は、高集積化及び高速化が進み微細化が進んでいる。
微細化が進むにつれ配線間隔が狭くなり、配線の抵抗、配線間の寄生容量が半導体装置の信号伝送速度に大きく影響するようになっている。
【０００３】
配線の抵抗、配線間の寄生容量から生ずる配線遅延を回避するために、最近では、配線材料をアルミニウム（Ａｌ）から、より抵抗が低い銅（Ｃｕ）を用いる傾向にある。そして、層間絶縁層については、低誘電率材料（Ｌｏｗ−ｋ材）を用いる傾向にある。
【０００４】
銅を配設した半導体装置については、銅の拡散を防止するため、層間絶縁層と銅配線の界面に銅バリア膜を形成するのが一般的である（例えば、特許文献１参照）。
このような銅バリア膜については、以下の製造工程で形成される。
【０００５】
図１１は銅配線上の銅バリア膜形成工程の要部断面模式図である。この図には、低誘電率材料で構成された層間絶縁層内に、例えば、鍍金法により銅配線を形成させた後に、銅配線上に銅バリア膜が形成される工程が示されている。
【０００６】
先ず、図（Ａ）に示すように、層間絶縁層１００内に配設された銅配線１０１表面には、自然酸化膜１０２が形成されているので、これを除去する。
還元用ガスとしては、例えば、アンモニア（ＮＨ3）を用いる。そして、アンモニアをプラズマにより活性化し、活性化ガスを銅配線１０１表面に照射させ、自然酸化膜１０２を除去する。
【０００７】
次に、銅バリア膜を形成する前処理として、図（Ｂ）に示すように、表面が露出した銅配線１０１表面に、シラン（ＳｉＨ4）ガスを晒し、銅配線１０１表面にシリコン（Ｓｉ）を固溶させた中間層１０３を形成する。この中間層１０３は、後述する銅バリア膜と銅配線１０１表面とのバッファ層としての機能を有し、例えば、それらの密着性を良好にさせる。
【０００８】
そして、図（Ｃ）に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）により、炭化シリコン（ＳｉＣ）で構成された銅バリア膜１０４を形成する。
このように銅配線１０１上には、銅バリア膜１０４が形成されるので、銅バリア膜１０４上に、例えば、層間絶縁膜を積層させても、当該層間絶縁膜への銅拡散が防止される。
【０００９】
ところが、シランの金属表面での反応性は高く、銅配線１０１表面での反応が過剰に促進する場合がある。その結果、銅配線１０１表面或いは内部に高抵抗の銅シリサイド（ＣｕxＳｉy）が形成する場合がある。また、異常成長によって、銅配線１０１を短絡させる場合もある。
【００１０】
この問題を回避するために、中間層１０３を形成する原料ガスとして、シランより反応性の低いトリメチルシラン（Ｓｉ（ＣＨ3）3Ｈ）を用いる方法が開示されている（例えば、特許文献２参照）。
【００１１】
この開示例では、上述したように、中間層１０３を形成する原料ガスとして、トリメチルシランを用い、銅シリサイド成長を抑制し、非晶質の中間層１０３を銅バリア膜１０４と銅配線１０１との界面に形成している。
【特許文献１】特開２００３−３４７２９９号公報
【特許文献２】特開２００６−２８７０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、これらの特許文献に記載された方法で半導体装置を製造した場合、信頼性試験において良好な結果を得ることが困難であることが、発明者らによって確認された。
【００１３】
また、シランを用いる前処理法では、上述したように金属表面での反応性が高く、プロセス制御が難しい点も課題である。
本発明はこのような点に鑑みてなされたものであり、半導体装置の電気的信頼性を向上させ、且つ生産性の高い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では上記課題を解決するために、図１に例示するフローで実現可能な半導体装置の製造方法が提供される。本発明の半導体装置の製造方法は、半導体基板上に形成した第１の絶縁膜内に金属配線を配設する工程と、前記金属配線の表面をシリコン系ガスに晒す工程と、前記シリコン系ガスを晒した前記金属配線の表面にプラズマ処理を施す工程と、次いで、全面に第２の絶縁膜を形成する工程と、を有することを特徴とする。
【００１５】
図１に示す半導体装置の製造方法によれば、半導体基板上に形成させた第１の絶縁膜内に金属配線が配設され、金属配線の表面にシリコン系ガスが晒され、シリコン系ガスを晒した金属配線の表面にプラズマ処理が施され、金属配線上にシリコン含有層が形成され、シリコン含有層上に第２の絶縁膜が形成される。
【発明の効果】
【００１６】
本発明では、半導体基板上に形成させた第１の絶縁膜内に金属配線を配設し、金属配線の表面にシリコン系ガスを晒し、シリコン系ガスを晒した金属配線の表面にプラズマ処理を施し、金属配線上にシリコン含有層を形成し、シリコン含有層上に第２の絶縁膜を形成するようにした。
【００１７】
これにより、半導体装置の電気的信頼性が向上し、生産性の高い半導体装置の製造方法が実現する。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
最初に、本発明の半導体装置の製造方法の基本原理について説明する。
図１は半導体装置の製造方法の基本原理を説明するためのフロー図である。
【００１９】
先ず、半導体基板上に形成させた低誘電率の層間絶縁膜内に材質が銅で構成された金属配線を配設する（ステップＳ１）。
次に、層間絶縁膜内に配設した金属配線の表面に、還元性のプラズマ処理を施す（ステップＳ２）。その結果、金属配線の表面に形成された自然酸化膜が除去される。尚、この還元性のプラズマ処理は、本発明には必須の構成要件ではない。
【００２０】
次いで、還元性のプラズマ処理を施した金属配線の表面に、シリコン系ガスを導入し、金属配線の表面をシリコン系ガスに晒す（ステップＳ３）。
続いて、シリコン系ガスを晒した金属配線の表面に、プラズマ処理を施し、金属配線上にシリコン含有層を形成する（ステップＳ４）。
【００２１】
そして、シリコン含有層上に、金属配線のバリア膜となる絶縁膜を形成する（ステップＳ５）。
次に、上記の半導体装置の製造方法の基本原理を基に、以下に示す図２から図５を用いて、半導体装置の製造方法の具体的な方法について説明する。なお、図２から図５には同一の部材に、同一の符号を付している。
【００２２】
図２は銅配線を埋設するための溝部形成工程の要部断面模式図である。
先ず、図（Ａ）には、本発明の半導体装置の製造方法で用いる基板の一例が示されている。
【００２３】
基板１０の下地基材は、シリコンやガリウムヒ素（ＧａＡｓ）等で構成された半導体基材１１（ウエハ状基材）であり、半導体基材１１内には、半導体基材１１に素子を画定するための素子分離領域１２が形成されている。そして、素子分離領域１２によって確定された活性領域内には、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ２０が形成されている。
【００２４】
ここで、ＭＯＳトランジスタ２０は、ソース・ドレイン領域１３ａ，１３ｂ及びゲート電極２１を有し、ゲート長は、例えば、約６５ｎｍである。また、ゲート絶縁膜２２の膜厚は、例えば、約２ｎｍである。なお、ＭＯＳトランジスタ２０を高速に動作させるために、ソース・ドレイン領域１３ａ，１３ｂの表面及びゲート電極２１の上層にコバルトシリサイド（ＣｏxＳｉy）やニッケルシリサイド（ＮｉxＳｉy）等の低抵抗シリサイド層を形成させてもよい。
【００２５】
半導体基材１１及びＭＯＳトランジスタ２０上には、例えば、ＰＳＧ（Phospho Silicate Glass）で構成される膜厚が約１．５μｍの層間絶縁膜２３がＣＶＤ法により形成されている。
【００２６】
そして、層間絶縁膜２３内には、ソース・ドレイン領域１３ａと電気的な接続をするコンタクトプラグ２４が窒化チタン（ＴｉＮ）で構成されたバリアメタル膜２５を介して形成されている。コンタクトプラグ２４は、例えば、タングステン（Ｗ）で構成されている。
【００２７】
次に、上記の基板１０を処理する方法について説明する。
図（Ｂ）には、層間絶縁膜２３上に低誘電率の層間絶縁膜が形成される工程が示されている。
【００２８】
先ず、層間絶縁膜２３上に、後述するエッチング用のストッパ膜３０を膜厚が約５０ｎｍになるように成膜する。ストッパ膜３０の材質は、酸化シリコン（ＳｉＯ2）、炭素含有酸化シリコン（ＳｉＯＣ）、炭化シリコン、窒化シリコン（ＳｉＮ）等である。
【００２９】
続いて、スピンオンプロセスにより、ストッパ膜３０上に、第１の低誘電率層間絶縁膜３１を膜厚が約２５０ｎｍとなるように堆積する。
ここで、第１の低誘電率層間絶縁膜３１の材質としては、ＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ（触媒化成社製ＮＣＳ）、ＡＬＣＡＰ−Ｓ（旭化成社製ポーラスシリカ）、Ｓｉｌｋ（ダウケミカル社製ポリアリエルエーテル）、ＦＬＡＲＥ（アライドシグナル社製ポリアリエルエーテル）等を用いる。
【００３０】
そして、第１の低誘電率層間絶縁膜３１を堆積させた基板１０を１〜３０分間、２５０〜４００℃の加熱処理を行う。
続いて、第１の低誘電率層間絶縁膜３１上に、例えば、酸化シリコンで構成されるＣＭＰ（Chemical Mechanical Polishing）犠牲膜３２を膜厚が約３０ｎｍとなるように形成する。
【００３１】
図（Ｃ）には、銅配線を埋設するための溝部が形成される工程が示されている。
ＣＭＰ犠牲膜３２上に、フォトレジスト膜３３を塗布した後、フォトリソグラフィによりフォトレジスト膜３３を配線溝が形成できるようにパターニングする。
【００３２】
パターニングされたフォトレジスト膜３３をマスクとして、ＣＭＰ犠牲膜３２、第１の低誘電率層間絶縁膜３１、ストッパ膜３０の順にエッチングを行い、コンタクトプラグ２４及び層間絶縁膜２３の表面を露出させ、第１の低誘電率層間絶縁膜３１内に配線溝３４を形成する。
【００３３】
ここで、エッチング用のガスとして、例えば、フッ化炭素（ＣＦ4）を用い、投入パワーが約２５０Ｗ、圧力が約２０ｍＴｏｒｒでＲＩＥ（Reactive Ion Etching）によりエッチングをする。そして、フォトレジスト膜３３は、アッシングによって除去する（図示しない）。
【００３４】
図３は銅配線形成工程の要部断面模式図である。
図（Ａ）には、銅層が配線溝３４内に形成される工程が示されている。
配線溝３４の内壁に、例えば、バリアメタル膜４０を膜厚が約３０ｎｍとなるように形成する。ここで、バリアメタル膜４０の材質は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン、タングステン、窒化タングステン（ＷＮ）、ジルコニウム（Ｚｒ）、窒化ジルコニウム（ＺｒＮ）またはこれらの積層膜である。
【００３５】
次に、例えば、銅で構成されるシード層４１を膜厚が約３０ｎｍとなるように、スパッタ法によりバリアメタル膜４０上に形成する。
そして、シード層４１上に、例えば、膜厚が約５００ｎｍとなるように銅層４２を例えば、鍍金により形成する。
【００３６】
図（Ｂ）には、ＣＭＰにより銅配線が配設される工程が示されている。
前工程でＣＭＰ犠牲膜３２上面から上層に形成された銅層４２、シード層４１及びバリアメタル膜４０をＣＭＰにより除去して、配線溝３４内に第１の金属配線である銅配線４３を形成する。
【００３７】
次に、銅配線４３上に銅バリア膜を形成させる具体的な製造工程について説明するが、次からの図面では銅配線４３上の銅バリア膜の形成工程を詳細に説明するために、第１の低誘電率層間絶縁膜３１と銅配線４３の部分を拡大させた図面を用いて説明する。
【００３８】
図４は銅配線上の銅バリア膜形成工程の要部断面模式図である。
図（Ａ）では、銅配線４３表面に形成している自然酸化膜を除去する工程が示されている。
【００３９】
銅配線４３表面の前処理として、銅配線４３表面に形成している自然酸化膜（図示しない）を除去する。
具体的には、水素（Ｈ2）またはアンモニアの少なくとも一種を含有するガスをプラズマにより活性化し、活性化したプラズマガスを銅配線４３表面に照射させることにより自然酸化膜を除去する。この還元性プラズマ処理により、自然酸化膜が還元し、金属表面が露出する。
【００４０】
ここで、還元性プラズマ処理の処理温度としては、３００〜４５０℃に設定する。但し、後述するシリコン含有層形成時の処理温度と整合させるために、３５０〜４００℃に設定してもよい。これにより、温調工程が短縮または省略され、半導体製造の効率が上昇する。
【００４１】
次に、図（Ｂ）では、シリコン系ガスを用いて、銅配線４３表面をシリコン化する工程が示されている。
シリコン系ガスとしては、有機系シランガスを用いることが望ましい。そして、銅配線４３表面をシリコン化するために、シリコン系ガスに銅配線４３表面を晒す。特に、有機系シランガスは、通常のシランガスよりも金属表面での反応性が劣り、通常のシランガスを用いた場合に比べて、プロセスマージンが広がる特徴がある。従って、３００〜４５０℃の温度範囲でも、プロセス条件の調整により、必要な量のシリコンを銅配線４３表面に供給することができる。
【００４２】
ここで、有機系シランガスとはシランの構造の一部を有機基で置換した構造のガスであり、例えば、テトラメチルシラン（４ＭＳ）、トリメチルシリルアセチレン（ＴＭＳＡ）、トリメチルシラン（３ＭＳ）、ジメチルシラン（２ＭＳ）、テトラメトキシシラン（ＴＭＯＳ）、ジメチルジメトキシラン（ＤＭＤＭＯＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジメチルジエトキシラン（ＤＭＤＥＯＳ）、ジメチルフェニルシラン（ＤＭＰＳ）、ジフェニルジメトキシラン（ＤＰＤＭＯＳ）、ジフェニルジエトキシシラン（ＤＰＤＥＯＳ）、フェニルジエトキシシラン（ＰＤＥＯＳ）、ジエトキシメチルシラン（ＤＥＭＳ）等が挙げられる。本実施の形態では、これらのガスの少なくとも一種を用いる。
【００４３】
また、これらの有機系シランガスの希釈ガスとして、窒素（Ｎ2）、アンモニア、水素、希ガス、炭化水素（ＣxＨy）等の少なくとも一種のガスを用いてもよい。
なお、有機系シランガスまたは有機系シランガスに希釈ガスを混合させたガスの全圧は、０．５〜５０Ｔｏｒｒである。
【００４４】
例えば、テトラメチルシランを窒素で希釈させた例では、流量比４ＭＳ：Ｎ2が約１０００ｓｃｃｍ：９０００ｓｃｃｍであり、圧力が約１．５Ｔｏｒｒとなるように設定する。
【００４５】
また、希釈させたガスを晒す処理時間については、１〜６０ｓｅｃに設定する。但し、シリコン自体の過剰な成長（例えば、シリコン微結晶成長、アモルファスシリコン成長）を抑制するには、約１０ｓｅｃに設定するのが好ましい。
【００４６】
このような処理により、銅配線４３表面とシリコン系ガスとの選択的な反応が起こり、銅配線４３表面にシリコンが供給される。
次に、銅配線４３表面を所定の条件下でのプラズマ処理を施す。
【００４７】
図（Ｃ）にはシリコン化された銅配線表面にプラズマ処理が施される工程が示されている。
ここで、本実施例でプラズマ処理に用いた処理装置（図示しない）は、平行平板型のプラズマ処理装置であり、上部電極と下部電極とを備えている。しかし、プラズマ処理は他の形態の装置を用いてもよい。
【００４８】
上部電極は、シャワープレート構造を備えた電極であり、交流電圧を印加することができる。また、プラズマ処理に用いるガスが上部電極の複数のピンホールから対向する下部電極に向かい、導入できるようになっている。
【００４９】
一方、下部電極は、基板１０を支持するステージ構造を備えた電極であり、交流電圧または直流電圧を印加することにより、基板１０にバイアス電圧を印加することができる。
具体的なプラズマ処理は、先ず、銅配線４３表面がシリコン化された基板１０を下部電極上に設置する。そして、プラズマ処理装置にプラズマ処理に用いるガスを導入する。
【００５０】
ここで、プラズマ処理に用いるガスは、窒素、アンモニア、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、酸素、水素、希ガス、炭化水素の少なくとも一種のガスを用いる。
但し、ベースとなるガスは、窒素、アンモニア、水素、希ガス、炭化水素の少なくとも一種のガスを用い、全圧が０．５〜５０Ｔｏｒｒになるように設定する。
【００５１】
例えば、アンモニアと窒素の混合ガスを処理ガスのベースとした場合は、流量比ＮＨ3：Ｎ2が約４０００ｓｃｃｍ：１６００ｓｃｃｍであり、圧力が約２．３Ｔｏｒｒとなるように調節する。
【００５２】
残りの亜酸化窒素、二酸化炭素または酸素については、酸化性が他のガスより高いため、銅配線４３表面にダメージを与える可能性がある。
従って、亜酸化窒素、二酸化炭素または酸素については、上記のベースとなるガスを用いてプラズマ処理を行った後に、亜酸化窒素、二酸化炭素または酸素の少なくとも一種のガスをベースとなるガスに添加させ、全圧が０．５〜５０Ｔｏｒｒになるように設定してもよい。
【００５３】
また、処理温度については、３００〜４５０℃に設定する。但し、後述する銅バリア膜形成時の処理温度と整合させるために、３５０〜４００℃に設定してもよい。これにより、温調工程が短縮または省略され、半導体製造の効率が上昇する。
【００５４】
次に、上部電極に単周波、または上部電極または下部電極に異なる周波数の交流電圧を印加し、プラズマ処理用のガスを活性化させる。
例えば、上部電極に単周波の交流電圧を印加する場合は、基板１０に０．０２〜０．８Ｗ・ｃｍ-2の高周波（１０〜３００ＭＨｚ）の交流電圧が印加されるように、上部電極に交流電圧を印加する。
【００５５】
上部電極または下部電極に異なる周波数の交流電圧を印加する場合は、基板１０に０．０２〜０．８Ｗ・ｃｍ-2の高周波の交流電圧が印加されるように、上部電極に交流電圧を印加し、基板１０に約１．６Ｗ・ｃｍ-2以下の低周波（１００〜５００ｋＨｚ）の交流電圧が印加されるように下部電極に交流電圧を印加する。
【００５６】
但し、プラズマ処理に関しては、イオン衝撃による銅配線４３表面及び第１の低誘電率層間絶縁膜３１表面のダメージを防止するために、より低いパワーの高周波の交流電圧でプラズマ処理が行うのが望ましい。
【００５７】
具体的には、基板１０に０．０２〜０．４Ｗ・ｃｍ-2の交流電圧（周波数１３．５６ＭＨｚ）が印加されるように上部電極に交流電圧を印加しながら、処理時間を約２０秒以下に設定する。このとき、下部電極には、電圧を印加しない。
【００５８】
このようなプラズマ処理により銅配線４３表面に、中間層であるシリコン含有層４４が形成する。
シリコン含有層４４の膜厚については、０．１〜１０ｎｍになるように、上記のプラズマ処理によって調節する。但し、シリコン含有層４４を含めた銅配線４３の抵抗が過剰に高くならないためには、シリコン含有層４４の膜厚を０．１〜３．０ｎｍに調節するのが好ましい。なお、処理時間は３〜６０秒で行う。
【００５９】
そして、シリコン含有層４４の成分とその含有量については、プラズマ処理用のガスの組み合わせや処理条件を調整することにより変更できる。例えば、シリコン含有層４４に含まれる成分としては、シリコン以外に銅、酸素（Ｏ）、窒素（Ｎ）、炭素（Ｃ）で構成される場合と、シリコン以外に銅、酸素、炭素で構成される場合等がある。
【００６０】
また、このようなシリコン含有層４４の成分を調節することにより銅配線４３と後述する銅バリア膜との密着性を制御することができる（後述）。
図（Ｄ）には、銅バリア膜をシリコン含有層に形成する工程が示されている。
【００６１】
プラズマＣＶＤにより、シリコン含有層４４上に銅バリア膜５０を形成する。ここで、処理温度を３００〜４５０℃に設定する。または、図（Ａ）〜図（Ｄ）の一連の工程を同じ温度で処理するために、３５０〜４００℃に設定してもよい。これにより、温調工程が短縮または省略され、半導体製造の効率が上昇する。
【００６２】
プラズマＣＶＤで用いる原料ガスは、テトラメチルシラン、トリメチルシリルアセチレン、トリメチルシラン、ジメチルシラン、テトラメトキシシラン、ジメチルジメトキシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ジメチルジエトキシラン、ジメチルフェニルシラン、ジフェニルジメトキシラン、ジフェニルジエトキシシラン、フェニルジエトキシシラン、ジエトキシメチルシラン等の少なくとも一種の有機系シランガスを酸素または二酸化炭素または酸素及び二酸化炭素の混合ガスで希釈させたガスを用いる。さらに、その希釈ガスに窒素を添加させたガスを用いてもよい。
【００６３】
ここで、銅バリア膜５０の成分は、窒化シリコン、酸素含有炭化シリコン（ＳｉＣＯ）、窒素含有炭化シリコン（ＳｉＣＮ）、炭化シリコン、炭素含有酸化シリコンの少なくとも一種の絶縁体である。
【００６４】
但し、銅配線間の寄生容量を低減させるには、誘電率がより低い、酸素含有炭化シリコン、窒素含有炭化シリコン、炭化シリコン、炭素含有酸化シリコンの少なくとも一種の絶縁体を銅バリア膜５０として形成させるのが好ましい。または、低誘電率である窒化ボロン（ＢＮ）膜をプラズマＣＶＤ法により形成させてもよい。
【００６５】
そして、その膜厚については、全体の誘電率を抑え、且つバリア性を備えるよう、５〜７０ｎｍ、より好ましくは１０〜３０ｎｍになるように設定する。
なお、銅配線４３と銅バリア膜５０との間に過剰な密着力を抑制したい場合には、シリコン含有層４４と銅バリア膜５０との間に、アモルファスシリコン層を形成させてもよい。アモルファスシリコン層を形成すると、シリコン含有層４４と銅バリア膜５０との間に発生した過剰な密着力が抑制され、半導体装置のストレスマイグレーション耐性がより向上すると考えられる。
【００６６】
このように本実施の形態では、銅配線４３表面上に有機シランを流すことにより、シリコン元素を供給し、次いでプラズマ処理をすることによりシリコン含有層４４を形成し、その上に銅バリア膜５０を形成させている。
【００６７】
本願発明の方法によって従来手法よりも優れた信頼性が得られた詳細な理由については明確にはなっていないが、発明者らの考える本発明のメカニズムについて説明する。配線を構成する銅は結晶粒界を有し、結晶粒界には微小な空孔が存在している場合がある。このような空孔は結晶粒界に沿って移動し易く、銅配線表面に集中し、ボイドを形成する恐れがあり、ボイドの発生は信頼性に大きな影響を与える。
【００６８】
本発明者らは、銅配線の表面に供給されるシリコンは結晶粒界に侵入し、空孔が結晶粒界に沿って移動することを防止する機能（トラッピング機能）を有すると考えている。しかし、従来技術によって銅配線表面に供給されたシリコン元素は、それ自身が銅配線中に拡散し、上記トラッピング機能を十分に果さない可能性がある。
【００６９】
これに対して、シリコン元素を銅配線表面に供給した後プラズマ処理を行うと、銅元素とシリコン元素が何らかの結合状態を有することによりシリコン元素の固定化が行われ、それによって結晶粒界上の空孔の移動が、上記トラッピング機能によって抑制されるのではないかと考えられる。
【００７０】
その結果、ストレスマイグレーションによる銅配線４３表面でのボイドの発生を抑制し、半導体装置の電気的信頼性がより向上したと考えられる。本発明の手法を用いた場合に、従来手法に比べて信頼性等を向上させることができたことを示すデータについては、後述する。
【００７１】
実施例の説明に戻る。図４に示す一連の製造工程は、３００〜４５０℃の温度範囲内で連続的に処理している。その結果、温調工程を短縮することができ、半導体装置の生産性が向上する。或いは、図４に示す一連の製造工程については、３００〜４５０℃中の一定の温度で連続的に処理してもよい。その結果、図４に示す一連の製造工程における温調工程を省略することができ、半導体装置の生産性がより向上する。
【００７２】
ところで、このようなシリコン含有層４４を形成する部位は、図４に示す銅配線４３上のみではなく、その上層に積層させる他の部位にも形成させることができる。
続いて、銅配線４３の上層に積層させる他の部位に、シリコン含有層を形成させる製造プロセスについて説明する。
【００７３】
図５は銅配線形成工程の要部断面模式図である。
図（Ａ）では配線溝及びコンタクトホールを埋設するための溝部が形成される工程が示されている。
【００７４】
銅バリア膜５０上に、第１の低誘電率層間絶縁膜３１と同一の成分、製造方法により第２の低誘電率層間絶縁膜５１を膜厚が約２５０ｎｍとなるように形成する。
第２の低誘電率層間絶縁膜５１上に、例えば、酸化シリコンで構成されるストッパ膜５２を膜厚が約３０ｎｍとなるように形成する。
【００７５】
そして、ストッパ膜５２上に、第１の低誘電率層間絶縁膜３１と同一成分、製造方法により第３の低誘電率層間絶縁膜５３を膜厚が約１７０ｎｍとなるように形成する。
さらに、第３の低誘電率層間絶縁膜５３上に、例えば、酸化シリコンで構成されるＣＭＰ犠牲膜５４を膜厚が約５０ｎｍとなるように成膜する。
【００７６】
そして、図示するように、第３の低誘電率層間絶縁膜５３と第２の低誘電率層間絶縁膜５１については、フォトリソグラフィにより、それぞれ配線溝５５、コンタクトホール５６を形成する。
【００７７】
図（Ｂ）では銅層が配線溝５５及びコンタクトホール５６内に鍍金により埋設される工程が示されている。
配線溝５５及びコンタクトホール５６の内壁に、例えば、タンタルで構成されるバリアメタル膜６０を形成した後、シード層６１を形成する。そして、銅層６２を配線溝５５及びコンタクトホール５６内に鍍金により形成させ、銅層６２と銅配線４３とを電気的に接続させる。
【００７８】
図（Ｃ）では銅配線上に銅バリア膜が形成される工程が示されている。
ＣＭＰにより第３の低誘電率層間絶縁膜５３表面が露出するまで研磨し、第３の低誘電率層間絶縁膜５３内に第２の金属配線である銅配線６３を配設する。そして、銅配線６３上に、図４を用いて説明したと同一の方法によりシリコン含有層６４を形成する。さらに、シリコン含有層６４上に、銅バリア膜６５を形成する。この銅バリア膜６５の成分は、窒化シリコン、酸素含有炭化シリコン、窒素含有炭化シリコン、炭化シリコン、または炭素含有酸化シリコンの少なくとも一種の絶縁体である。
【００７９】
但し、銅配線間の寄生容量を低減させるには、誘電率がより低い、酸素含有炭化シリコン、窒素含有炭化シリコン、炭化シリコン、または炭素含有酸化シリコンの少なくとも一種の絶縁体を銅バリア膜６５として形成させるのが好ましい。または、低誘電率である窒化ボロン膜をプラズマＣＶＤ法により形成させてもよい。
【００８０】
このように、シリコン含有層の形成については、第１の低誘電率層間絶縁膜３１に配設した銅配線４３表面のみではなく、他の部位、即ち第３の低誘電率層間絶縁膜５３に配設した銅配線６３表面にも形成させることができる。
【００８１】
また、シリコン含有層の形成については、図５（Ａ）に示すように、第３の低誘電率層間絶縁膜５３に配線溝５５を形成した後に、第２の低誘電率層間絶縁膜５１にコンタクトホール５６を形成させる場合についても、適用可能であり、ダマシン法を利用する配線形成の順序に特に限定されるものではない。
【００８２】
なお、上記の実施の形態では、材質が銅である銅配線４３，６３を形成させているが、材質が銅と他の金属との合金、タングステン、タングステンと他の金属との合金等の電極配線を形成させてもよい。
【００８３】
次に、還元性のプラズマ処理を施した金属配線の表面に、有機系シランガス（４ＭＳ）を導入し、その後に、図４（Ｃ）に示すプラズマ処理を施した場合と、当該プラズマ処理を施さない場合の比較検討を行ったので、その結果について説明する。
【００８４】
ここでは、その比較をするために、ウエハプロセスで複数個作製した半導体装置Ａ並びに半導体装置Ｂの２種を用意した。
先ず、半導体装置Ａは、図１に示すフローにより作製した半導体装置であり、具体的には、還元性のプラズマ処理を施した金属配線の表面に、有機系シランガス（４ＭＳ）を導入し、その後に、図４（Ｃ）に示すプラズマ処理を施し、半導体装置内に上記のシリコン含有層を形成させたものである。
【００８５】
一方、半導体装置Ｂは、図１に示すフローから、図４（Ｃ）に示すプラズマ処理を省略して、半導体装置内にシリコン含有層を形成させたものである。
即ち、半導体装置Ａ並びに半導体装置Ｂの比較検討をすることにより、図４（Ｃ）に示すプラズマ処理有無の効果を比較することができる。
【００８６】
なお、半導体装置Ａ及び半導体装置Ｂの銅配線表面に形成した自然酸化膜の除去、シリコン含有層の形成、及び銅バリア膜の形成については、約４００℃の温度条件下で連続的に行った。また、銅バリア膜は、酸素含有炭化シリコン膜を形成させた。
【００８７】
図６は半導体装置の不良率の比較例を説明するための図である。
この図の横軸は、サンプル種であり、縦軸は複数の半導体装置の不良率（％）を示している。
【００８８】
例えば、半導体装置Ａでは、不良率が数％であるのに対し、半導体装置Ｂでは、不良率が１５％になっている。従って、図１に示す製造方法で作製した半導体装置Ａの方が、ストレスマイグレーション耐性が向上し、大きく不良率が低下することが分かった。
【００８９】
図７は密着性試験結果を説明する図である。この横軸は、サンプル種であり、縦軸は密着力（ｋｇ／ｃｍ2）を示している。
密着性試験については、上記の半導体装置Ａ対応させた模擬サンプルＡ、半導体装置Ｂに対応させた模擬サンプルＢを作製し、それらの評価を行った。
【００９０】
先ず、サンプルＡでは、シリコンウエハ上に層間絶縁膜を形成し、層間絶縁膜内に銅配線を配設させた基板に、有機系シランガスを導入した。そして、図４（Ｃ）で説明したプラズマ処理を施して、銅配線と銅バリア膜との間に上記のシリコン含有層を形成させ、さらに上記の銅バリア膜を形成させた。
【００９１】
一方、サンプルＢでは、シリコンウエハ上に層間絶縁膜を形成し、層間絶縁膜内に銅配線を配設させた基板に、有機系シランガスを導入した。そして、図４（Ｃ）で説明したプラズマ処理を省略し、銅配線と銅バリア膜との間にシリコン含有層を形成させ、さらに上記の銅バリア膜を形成させた。
【００９２】
サンプルＡでは、密着力が約６３６ｋｇ／ｃｍ2であるのに対し、サンプルＢでは、密着力が約５８６ｋｇ／ｃｍ2である。従って、半導体装置Ａに対応したサンプルＡの方が、密着性が良好になり、半導体装置Ａについては、エレクトロマイグレーション耐性もより向上することが分かった。
【００９３】
また、図８はプラズマ処理の方法による不良率の影響を説明するための図である。
この図の横軸は、サンプル種であり、縦軸は複数の半導体装置の不良率（％）を示している。
【００９４】
この図に示す半導体装置Ｃと半導体装置Ａとは、共に図１に示すフローで作製した半導体装置であるが、半導体装置Ｃにおいては、図４（Ｃ）に示すプラズマ処理において、上部電極に高周波の交流電圧を印加すると共に、下部電極に低周波の交流電圧を印加し、被処理体である基板に自己バイアスが印加された状態で作製している。一方、半導体装置Ａにおいては、図４（Ｃ）に示すプラズマ処理において、上部電極のみに高周波の交流電圧を印加させてプラズマ処理を行っている。
【００９５】
図示するように、半導体装置Ａでは、不良率が数％であるのに対し、半導体装置Ｃでは、不良率が１０％に増加する。従って、図４（Ｃ）で説明したプラズマ処理において、上部電極のみに高周波の交流電圧を印加させたプラズマ処理を施した半導体装置Ａの方が、ストレスマイグレーション耐性が向上し、半導体装置Ｃより不良率が低下することが分かった。
【００９６】
次に、無機系のシランガスを用いてシリコン含有層を形成させた場合と、有機系シランガスを用いてシリコン含有層を形成させた場合の比較検討についても行ったので、その結果を説明する。
【００９７】
その比較をするために、無機系のシランガスを用いて上記のシリコン含有層を形成させ、ウエハプロセスで複数個作製した半導体装置Ｄ（図１のステップＳ３を有機系シランガスではなく、通常のシランガスを晒した半導体装置）と、有機系シランガスを用いて上記のシリコン含有層を形成させ、ウエハプロセスで複数個作製した半導体装置Ａ（図１のフローにより作製した半導体装置）の２種のサンプルの比較検討を行った。
【００９８】
なお、半導体装置Ａ及び半導体装置Ｄの銅配線表面に形成した自然酸化膜の除去、シリコン含有層の形成、及び銅バリア膜の形成については、約４００℃の温度条件下で連続的に行った。また、銅バリア膜は、酸素含有炭化シリコン膜を形成させた。
【００９９】
図９は半導体装置の不良率の比較例を説明するための図である。
この図の横軸は、サンプル種であり、縦軸は複数の半導体装置の不良率（％）を示している。
【０１００】
例えば、半導体装置Ａでは、不良率が数％であるのに対し、半導体装置Ｄでは、不良率が８０％である。従って、シリコンを供給するガスとして、４ＭＳのような有機シランを使用して作製した半導体装置Ａの方が、ストレスマイグレーション耐性が向上し、大きく不良率が低下することが分かった。
【０１０１】
次に、半導体装置Ａ及び半導体装置Ｄに形成させたシリコン含有層の成分についての分析結果について説明する。
図１０はシリコン含有層の成分の一例を説明する図であり、（Ａ）は半導体装置Ａのシリコン含有層の成分であり、（Ｂ）は半導体装置Ｄのシリコン含有層の成分である。この図は、ＸＰＳ（X-ray Photoelectron Spectroscopy）から、その成分を分析したものである。
【０１０２】
例えば、半導体装置Ａ、半導体装置Ｄは共に、炭素、窒素、酸素、シリコン、銅を含有しているが、シリコンまたは窒素については、半導体装置Ｄの方が半導体装置Ａより多く含有していることが分かった。
【０１０３】
半導体装置Ａの方が半導体装置Ｄより不良率（％）が低下することを照らし合わせると、シリコン含有層の成分によって、半導体装置の不良率（％）等が左右すると考えられる。
【０１０４】
即ち、シリコン含有層を銅配線表面に形成する際には、図４を用いて説明した具体的な製造条件を調節し、シリコン含有層の成分を制御することにより、密着性が向上し、半導体装置の不良率、寿命増加率が改善され得ることが分かった。
【０１０５】
このように、本実施の形態の半導体装置の製造方法によれば、半導体装置の微細化に伴うエレクトロマイグレーションが抑制されると共に、ストレスマイグレーションが充分抑制され、半導体装置の電気的信頼性が向上する。また、半導体装置の生産性を向上させることができる。
【０１０６】
（付記１）  半導体基板上に形成した第１の絶縁膜内に金属配線を配設する工程と、
前記金属配線の表面をシリコン系ガスに晒す工程と、
前記シリコン系ガスを晒した前記金属配線の表面にプラズマ処理を施す工程と、
次いで、全面に第２の絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０７】
（付記２）  前記金属配線を配設する工程の後、前記シリコン系ガスに晒す工程の前に、還元性プラズマ処理を行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記３）  前記シリコン系ガスは、有機系シランガスであることを特徴とする付記１記載の半導体装置の製造方法。
【０１０８】
（付記４）  前記有機系シランガスは、テトラメチルシラン（４ＭＳ）、トリメチルシリルアセチレン（ＴＭＳＡ）、トリメチルシラン（３ＭＳ）、ジメチルシラン（２ＭＳ）、テトラメトキシシラン（ＴＭＯＳ）、ジメチルジメトキシラン（ＤＭＤＭＯＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジメチルジエトキシラン（ＤＭＤＥＯＳ）、ジメチルフェニルシラン（ＤＭＰＳ）、ジフェニルジメトキシラン（ＤＰＤＭＯＳ）、ジフェニルジエトキシシラン（ＤＰＤＥＯＳ）、フェニルジエトキシシラン（ＰＤＥＯＳ）、ジエトキシメチルシラン（ＤＥＭＳ）の少なくとも一つであることを特徴とする付記３記載の半導体装置の製造方法。
【０１０９】
（付記５）  前記シリコン系ガスを窒素（Ｎ2）、アンモニア（ＮＨ3）、水素（Ｈ2）、希ガス、炭化水素（ＣXＨY）の少なくとも一種のガスで希釈して、前記金属配線の表面を前記シリコン系ガスに晒すことを特徴とする付記１記載の半導体装置の製造方法。
【０１１０】
（付記６）  前記シリコン系ガスに前記金属配線の表面を晒す時間が１〜６０秒であることを特徴とする付記１記載の半導体装置の製造方法。
（付記７）  前記プラズマ処理では、窒素（Ｎ2）、アンモニア（ＮＨ3）、水素（Ｈ2）、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、酸素（Ｏ2）、希ガス、炭化水素（ＣXＨY）の少なくとも一種のガスを用いることを特徴とする付記１記載の半導体装置の製造方法。
【０１１１】
（付記８）  前記プラズマ処理では、窒素（Ｎ2）、アンモニア（ＮＨ3）、水素（Ｈ2）、希ガス、炭化水素（ＣXＨY）の少なくとも一種のガスを用いて前記プラズマ処理を行った後、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、酸素（Ｏ2）の少なくとも一種のガスをさらに添加させて前記プラズマ処理を行うことを特徴とする付記１記載の半導体装置の製造方法。
【０１１２】
（付記９）  前記プラズマ処理の処理時間が３〜６０秒であることを特徴とする付記１記載の半導体装置の製造方法。
（付記１０）  前記金属配線は銅（Ｃｕ）を主成分とする配線であり、前記プラズマ処理により、前記金属配線上に銅（Ｃｕ）、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）、炭素（Ｃ）を主たる成分とするシリコン含有層または銅、シリコン、酸素、炭素を主たる成分とするシリコン含有層が形成されることを特徴とする付記１記載の半導体装置の製造方法。
【０１１３】
（付記１１）  前記シリコン含有層の膜厚が０．１〜１０ｎｍであることを特徴とする付記１０記載の半導体装置の製造方法。
（付記１２）  前記第２の絶縁膜の材質が窒化シリコン（ＳｉＮ）、酸素含有炭化シリコン（ＳｉＣＯ）、窒素含有炭化シリコン（ＳｉＣＮ）、炭化シリコン（ＳｉＣ）、炭素含有酸化シリコン（ＳｉＯＣ）、窒化ボロン（ＢＮ）の少なくとも一種の絶縁体であることを特徴とする付記１記載の半導体装置の製造方法。
【０１１４】
（付記１３）  前記プラズマ処理においては、上部電極と下部電極とに交流電圧を印加することにより行い、前記上部電極に高周波の交流電圧を印加させ、前記下部電極上で、前記プラズマ処理を行うことを特徴とする付記１記載の半導体装置の製造方法。
【０１１５】
（付記１４）  前記高周波の周波数が１０〜３００ＭＨｚであることを特徴とする付記１３記載の半導体装置の製造方法。
（付記１５）  前記高周波の交流電圧の電力が０．０２〜０．８Ｗ・ｃｍ-2であることを特徴とする付記１３記載の半導体装置の製造方法。
【０１１６】
（付記１６）  前記上部電極に高周波の交流電圧を印加すると共に、前記下部電極に低周波の交流電圧を印加する場合は、前記下部電極の交流電圧の電力が１．６Ｗ・ｃｍ-2以下で、前記プラズマ処理を行うことを特徴とする付記１３記載の半導体装置の製造方法。
【０１１７】
（付記１７）  前記低周波の周波数が１００〜５００ＫＨｚ以下であることを特徴とする付記１６記載の半導体装置の製造方法。
（付記１８）  前記還元性プラズマ処理を施す工程、前記シリコン系ガスに晒す工程、前記プラズマ処理を施し、前記シリコン含有層を形成する工程、及び前記シリコン含有層上に前記第２の絶縁膜を形成する工程を３００〜４５０℃中の一定の温度で連続的に処理することを特徴とする付記１記載の半導体装置の製造方法。
【０１１８】
（付記１９）  前記還元性プラズマ処理を施す工程、前記シリコン系ガスに晒す工程、前記プラズマ処理を施し、前記シリコン含有層を形成する工程、及び前記シリコン含有層上に前記第２の絶縁膜を形成する工程のそれぞれの処理温度が３００〜４５０℃であることを特徴とする付記１記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１１９】
【図１】半導体装置の製造方法の基本原理を説明するためのフロー図である。
【図２】銅配線を埋設するための溝部形成工程の要部断面模式図である。
【図３】銅配線形成工程の要部断面模式図である（その１）。
【図４】銅配線上の銅バリア膜形成工程の要部断面模式図である（その１）。
【図５】銅配線形成工程の要部断面模式図である（その２）。
【図６】半導体装置の不良率の比較例を説明するための図である（その１）。
【図７】密着性試験結果を説明する図である。
【図８】プラズマ処理の方法による不良率の影響を説明するための図である。
【図９】半導体装置の不良率の比較例を説明するための図である（その２）。
【図１０】シリコン含有層の成分の一例を説明する図であり、（Ａ）は半導体装置Ａのシリコン含有層の成分であり、（Ｂ）は半導体装置Ｄのシリコン含有層の成分である。
【図１１】銅配線上の銅バリア膜形成工程の要部断面模式図である（その２）。
【符号の説明】
【０１２０】
１０  基板
１１  半導体基材
１２  素子分離領域
１３ａ，１３ｂ  ソース・ドレイン領域
２０  ＭＯＳトランジスタ
２１  ゲート電極
２２  ゲート絶縁膜
２３  層間絶縁膜
２４  コンタクトプラグ
２５，４０，６０  バリアメタル膜
３０，５２  ストッパ膜
３１  第１の低誘電率層間絶縁膜
３２，５４  ＣＭＰ犠牲膜
３３  フォトレジスト膜
３４，５５  配線溝
４１，６１  シード層
４２，６２  銅層
４３，６３  銅配線
４４，６４  シリコン含有層
５０，６５  銅バリア膜
５１  第２の低誘電率層間絶縁膜
５３  第３の低誘電率層間絶縁膜
５６  コンタクトホール
【図１】
2008235480.tif 000003
【図２】
2008235480.tif 000004
【図３】
2008235480.tif 000005
【図４】
2008235480.tif 000006
【図５】
2008235480.tif 000007
【図６】
2008235480.tif 000008
【図７】
2008235480.tif 000009
【図８】
2008235480.tif 000010
【図９】
2008235480.tif 000011
【図１０】
2008235480.tif 000012
【図１１】
2008235480.tif 000013