(57)【要約】【課題】接合品質を保持しつつ、小型、薄型化を実現する。【解決手段】第１機能素子を有する第１部材５に形成された第１接続端子５４と、第２機能素子９１を有する第２部材９７に形成された第２接続端子３とが電気的に接続される。第１接続端子５４は、第２接続端子３と対向領域の大きさが略同一で、且つ、対向領域の中央部が縁部に対して凹んだ凹形状に形成される。【選択図】図１
2008021792.tif 000002
【特許請求の範囲】
【請求項１】
第１機能素子を有する第１部材に形成された第１接続端子と、第２機能素子を有する第２部材に形成された第２接続端子とが電気的に接続されるデバイスであって、
前記第１接続端子は、前記第２接続端子と対向領域の大きさが略同一で、且つ、前記対向領域の中央部が縁部に対して凹んだ凹形状に形成されていることを特徴とするデバイス。
【請求項２】
請求項１記載のデバイスにおいて、
前記第１接続端子及び前記第２接続端子は、それぞれ間隔をあけて複数設けられていることを特徴とするデバイス。
【請求項３】
請求項２記載のデバイスにおいて、
前記第１接続端子及び前記第２接続端子は、前記第１機能素子と前記第２機能素子との少なくとも一方が有する素子特性の方向性に基づいて配置されていることを特徴とするデバイス。
【請求項４】
請求項１から３のいずれかに記載のデバイスにおいて、
前記第１接続端子と前記第２接続端子とは、前記対向領域でハンダ接続されることを特徴とするデバイス。
【請求項５】
請求項１から４のいずれかに記載のデバイスにおいて、
前記第１機能素子は半導体素子を有し、
前記第２機能素子は電歪素子を有することを特徴とするデバイス。
【請求項６】
請求項５記載のデバイスにおいて、
前記第１部材は、前記第１接続端子が配置された面と逆側の面に外部接続用端子を有することを特徴とするデバイス。
【請求項７】
請求項１から６のいずれかに記載のデバイスを備えることを特徴とする電子機器。
【請求項８】
第１機能素子を有する第１部材に形成された第１接続端子と、第２機能素子を有する第２部材に形成された第２接続端子とが電気的に接続されるデバイスの製造方法であって、
前記第１接続端子を、前記第２接続端子と対向領域の大きさが略同一で、且つ、前記対向領域の中央部が縁部に対して凹んだ凹形状に形成する工程と、
前記第１接続端子と前記第２接続端子とをハンダ接続する工程と、
を有することを特徴とするデバイス製造方法。
【請求項９】
請求項８記載のデバイス製造方法において、
前記第１接続端子及び前記第２接続端子を、それぞれ間隔をあけて複数設けることを特徴とするデバイス製造方法。
【請求項１０】
請求項８または９記載のデバイス製造方法において、
前記第１機能素子は半導体素子を有し、
前記第２機能素子は電歪素子を有することを特徴とするデバイス製造方法。
【請求項１１】
請求項１０記載のデバイス製造方法において、
前記第２部材と接合された前記第１部材の前記第１接続端子が配置された面と逆側の面に外部接続用端子を形成する工程を有することを特徴とするデバイス製造方法。
【請求項１２】
請求項１０または１１記載のデバイス製造方法において、
前記電歪素子が複数形成された素子集合基板に前記第１部材を設ける工程と、
前記第１部材が設けられた前記素子集合基板を分割して、前記第１部材が実装された前記第２部材を複数形成する工程とを有することを特徴とするデバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスとその製造方法並びに電子機器に関するものである。
【背景技術】
【０００２】
電歪素子と半導体装置とを一体化した電歪装置（デバイス）、例えば水晶振動子を含む圧電素子パッケージと、圧電素子（水晶振動子）の駆動を制御し、発振器として機能させる半導体装置とを一体化した発振器においては、セラミック容器内にＩＣ（半導体装置）、圧電素子を内蔵した構造を採用していた。
この構造においては、容器内にＩＣと圧電素子を収容するため、各素子のサイズに加算して、容器の壁及びこの壁と各素子との隙間を確保する必要があるため、小型化には限界があった。
【０００３】
そこで、特許文献１には、圧電素子体の外周部を枠体で囲み、この枠体の上下をガラス、水晶等の基板で挟み込んだ圧電素子封止体（パッケージ体）にＩＣまたはＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ／Ｓｉｚｅ Ｐａｃｋａｇｅ）を直接搭載する構造が提案されている。
【０００４】
ＩＣと圧電素子体との接続方法としては、複数の圧電素子を有する基板上の全ての圧電素子部にＩＣを位置決めして搭載した後、その基板全体をリフロー炉に投入する等の方法により一括的に加熱する方法が採られることがある。この方法では、搭載済みの全てのＩＣを一括して接続できるため、生産効率上好ましい。
また、一括して加熱する方法を採る場合、基板の接続端子部に対して、ハンダペーストやフラックス等を印刷、ディスペンスなどの方法で供給し、その上にＩＣを搭載する方法や、ＩＣに転写等の方法でハンダペーストやフラックスを供給し、基板に搭載する方法も採ることが可能である。
【特許文献１】特開２００３−０６０４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
基板（すなわち圧電素子体）に形成される電極は、接続強度を確保するためや、ＩＣの位置決めの際にマージンを確保するために、ＩＣにおける電極のサイズよりも大きく形成されることが一般的である。ところが、この構成では、リフロー中にハンダが溶融した際に、ハンダが圧電素子体の電極上に広がり、これに伴ってＩＣも移動して、圧電素子体に対するＩＣの位置がずれるという問題が生じる。
【０００６】
基板に搭載されたＩＣに対しては、外部接続用端子を形成する必要があるが、位置がずれたＩＣに対して位置を補正・矯正しながら外部接続用端子を形成することになるため、生産効率が非常に悪いという問題が生じてしまう。
さらに、圧電装置としての完成体において、ＩＣ上に形成される外部接続用端子の位置精度が低下して、基板搭載時の歩留まりを大きく低下させるという問題も生じる。
加えて、ハンダが電極上に広がることから、電極と接続用端子との間のハンダ量が減少し、場合によっては空隙が生じるために接合品質が低下する虞がある。
そこで、接合部のハンダ不足に対処するために、ハンダの供給量を増やすと、接合部の厚さが増して、小型、薄型化の要請に応えられないとともに、加熱時にＩＣの位置がずれる可能性が極めて高くなってしまう。
【０００７】
本発明は、以上のような点を考慮してなされたもので、接合品質を保持しつつ、小型、薄型化を実現できるデバイスとその製造方法並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明のデバイスは、第１機能素子を有する第１部材に形成された第１接続端子と、第２機能素子を有する第２部材に形成された第２接続端子とが電気的に接続されるデバイスであって、前記第１接続端子は、前記第２接続端子と対向領域の大きさが略同一で、且つ、前記対向領域の中央部が縁部に対して凹んだ凹形状に形成されていることを特徴とするものである。
この場合、前記第１接続端子と前記第２接続端子とは、前記対向領域でハンダ接続される構成を採用できる。
従って、本発明のデバイスでは、第１接続端子と第２接続端子とが略同一の大きさの対向領域を有していることから、ハンダが溶融しても前記対向領域から大きく広がることがないため、第１部材が第２部材に対して移動して位置がずれてしまうことを防止できるとともに、第１接続端子と前記第２接続端子との間でハンダ量が減少してしまうことも抑制できるため、接合品質の低下も防止することが可能になる。結果として、本発明では、ハンダの供給量を増やす必要がなく、小型、薄型化を実現することが可能になる。
【０００９】
また、本発明では、前記第１接続端子が前記対向領域の中央部が縁部に対して凹んだ凹形状に形成されていることから、凹部にハンダが保持され、このハンダの表面張力により第２接続端子が保持される。従って、本発明では、溶融したハンダにより、第１接続端子と第２接続端子とが対向した状態で保持されることになり、これら第１、第２接続端子（すなわち第１部材及び第２部材）の相対移動を阻止して位置決め精度を向上させることができる。
【００１０】
前記第１接続端子及び前記第２接続端子としては、それぞれ間隔をあけて複数設けられる構成を好適に採用できる。
従って、本発明では、互いに離間した複数箇所で第１、第２接続端子（すなわち第１部材及び第２部材）を互いに位置決めできるため、位置決め精度をより向上させることが可能になる。
【００１１】
上記構成の場合、前記第１接続端子及び前記第２接続端子としては、前記第１機能素子と前記第２機能素子との少なくとも一方が有する素子特性の方向性に基づいて配置されることが好ましい。
これにより、本発明では、例えば水晶振動子等の電歪素子における結晶方位、素子構造等に基づき、素子特性に与える影響が大きい方向に沿って前記第１接続端子及び前記第２接続端子を離間して配置することにより、特性変化等、機能素子の素子特性に与える悪影響を排除することができる。
【００１２】
また、本発明では、前記第１機能素子が半導体素子を有し、前記第２機能素子が電歪素子を有する構成を採用できる。
これにより、本発明では、例えば駆動素子として半導体素子を有する半導体装置と、電歪素子を有する電歪装置とを高い位置決め精度で、且つ接合品質を保持しつつ接合できるとともに、小型、薄型化を実現できる。
【００１３】
また、本発明では、前記第１部材が、前記第１接続端子が配置された面と逆側の面に外部接続用端子を有する構成を好適に採用できる。
これにより、本発明では、電歪素子及び半導体素子を有する発振器等のデバイスを容易、且つ精度よくに外部基板等に接続することが可能になる。
【００１４】
そして、本発明の電子機器は、先に記載のデバイスを有することを特徴とするものである。
これにより、本発明の電子機器では、上記のデバイスを備えていることから、第１部材と第２部材との接合品質の低下も防止され、また小型、薄型化も実現された電子機器を得ることができる。
【００１５】
一方、本発明のデバイス製造方法は、第１機能素子を有する第１部材に形成された第１接続端子と、第２機能素子を有する第２部材に形成された第２接続端子とが電気的に接続されるデバイスの製造方法であって、前記第１接続端子を、前記第２接続端子と対向領域の大きさが略同一で、且つ、前記対向領域の中央部が縁部に対して凹んだ凹形状に形成する工程と、前記第１接続端子と前記第２接続端子とをハンダ接続する工程と、を有することを特徴とするものである。
従って、本発明のデバイス製造方法では、第１接続端子と第２接続端子とが略同一の大きさの対向領域を有していることから、ハンダが溶融しても前記対向領域から大きく広がることがないため、第１部材が第２部材に対して移動して位置がずれてしまうことを防止できるとともに、第１接続端子と前記第２接続端子との間でハンダ量が減少してしまうことも抑制できるため、接合品質の低下も防止することが可能になる。結果として、本発明では、ハンダの供給量を増やす必要がなく、小型、薄型化を実現することが可能になる。
【００１６】
前記第１接続端子及び前記第２接続端子としては、それぞれ間隔をあけて複数設けられる構成を好適に採用できる。
従って、本発明では、互いに離間した複数箇所で第１、第２接続端子（すなわち第１部材及び第２部材）を互いに位置決めできるため、位置決め精度をより向上させることが可能になる。
【００１７】
また、本発明のデバイス製造方法では、前記第１機能素子が半導体素子を有し、前記第２機能素子が電歪素子を有する構成を採用できる。
これにより、本発明では、例えば駆動素子として半導体素子を有する半導体装置と、電歪素子を有する電歪装置とを高い位置決め精度で、且つ接合品質を保持しつつ接合できるとともに、小型、薄型化を実現できる。
【００１８】
また、本発明のデバイス製造方法では、前記第２部材と接合された前記第１部材の前記第１接続端子が配置された面と逆側の面に外部接続用端子を形成する工程を有する手順も好適に採用できる。
これにより、本発明では、電歪素子及び半導体素子を有する発振器等のデバイスを容易に外部基板等に接続することが可能になる。
【００１９】
また、本発明のデバイス製造方法では、前記電歪素子が複数形成された素子集合基板に前記第１部材を設ける工程と、前記第１部材が設けられた前記素子集合基板を分割して、前記第１部材が実装された前記第２部材を複数形成する工程とを有する手順も好適に採用できる。
これにより、本発明では、複数の第２部材に対して一括的に第１部材を設けることができるため、生産性の向上に寄与できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明のデバイスとその製造方法並びに電子機器の実施の形態を、図１ないし図９を参照して説明する。
ここでは、デバイスとして、第１機能素子としての半導体素子を備える半導体装置と、第２機能素子としての圧電素子（水晶振動子）を備える圧電装置とが接続された圧電素子発振器の例を用いて説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２１】
（デバイス）
図１は、発振器を示す図であり、図１中符号９０はデバイスとしての発振器である。この発振器（デバイス）９０は、水晶振動子（圧電素子、第２機能素子）９１がガラスや石英等で形成された支持基板９２に保持された状態で封止部材９３により封止されたパッケージ体（第２部材）９７と、図示しない半導体素子（第１機能素子）を有しシリコン基板等で形成された素子基板１０の表面１０ａに再配置配線層３０が形成された半導体装置（第１部材）５とがハンダ７によって電気的に接続された構成を有している。素子基板１０には、プリント基板等の外部基板Ｐと接続するためのバンプ（外部接続用端子）３７が設けられている。
【００２２】
パッケージ体９７における支持基板９２は、素子基板１０の裏面１０ｂから離間されて配置されており、水晶振動子９１が、素子基板１０の裏面１０ｂと対向する支持基板９２の内面９２ａに設けられている。そして、水晶振動子９１は、支持基板９２と素子基板１０の裏面１０ｂとの間に設けられたガラス基板からなる封止部材９３により封止されている。そして、支持基板９２の内面９２ａと、封止部材９３の内面９３ａとで囲まれた内部空間９５は略密閉（気密封止）されている。
【００２３】
また、封止部材９３には、素子基板１０の裏面１０ｂと対向する面に引出電極９４が設けられている。そして、この引出電極９４の先端には、ハンダ７を介して半導体装置５と接続される接続端子（第２接続端子）３が形成されている。
接続端子３は、水晶振動子９１及び素子基板１０の裏面１０ｂに形成された裏面電極（第１接続端子）５４と電気的に接続されている。裏面電極５４は、シリコン基板１０の裏面１０ｂに設けられる導電部（貫通電極）１２と電気的に接続されるようになっている。また、素子基板１０の裏面１０ｂの周縁部と支持基板９２の周縁部及び裏面１０ｂと封止部材９３との間は、封止樹脂９６により封止されている。
【００２４】
素子基板１０の表面１０ａには、下地層２１と、下地層２１の複数の所定領域のそれぞれに設けられた電極２２、２３と、これら電極２２、２３が設けられた領域以外の領域に設けられた第１絶縁層２４と、この第１絶縁層２４上に形成された上述の再配置配線層３０とを備えている。この下地層２１は、例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。また、電極２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
なお、不図示ではあるが、下地層２１の下には、例えばトランジスタ，メモリ素子を有する集積回路が形成されている。そして、この集積回路が、電極２２、２３と電気的に接続されている。
【００２５】
再配置配線層３０は、第１絶縁層２４上に設けられた電極２２と電気的に接続された第１配線３１と、電極２３の表面に設けられた金属膜３２と、この第１配線３１及び金属膜３２上に設けられた第２絶縁層（応力緩和層）３３と、第２絶縁層３３上に形成されるとともに、第１配線３１と電気的に接続された第２配線３４と、第２配線３４上に形成された第３絶縁層３５とを備えている。また、第１配線３１の一部が第２絶縁層３３より露出してランド部３６を形成しており、このランド部３６と第２配線３４とが電気的に接続されている。さらに、第２配線３４上には上記のバンプ（外部接続用端子）３７が設けられ、発振器９０はこのバンプ３７を介して外部基板Ｐに電気的に接続されている。また、第３絶縁層３５は、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように設けられている。
【００２６】
また、電極２２は、第１配線３１及び第２配線３４を介してバンプ３７と電気的に接続されている。また、電極２３は、素子基板１０の表面１０ａ上に設けられた下地層２１上に形成されるとともに一部が露出されている。これにより、この電極２３は、電極２３の裏面で導電部１２の一端部１２ａと電気的に接続されている。また、導電部１２の他端部は、素子基板１０の裏面１０ｂに設けられた裏面電極５４と電気的に接続されている。すなわち、電極２３は素子基板１０の裏面１０ｂに設けられる電子素子（半導体素子）と電気的に接続されるようになっている。
【００２７】
第１，第２配線３１，３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。この第１，第２配線３１，３４としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、第１，第２，第３絶縁層２４，３３，３５は、樹脂（合成樹脂）によって形成されている。これら第１，第２，第３絶縁層２４，３３，３５を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。
なお、第１絶縁層２４は、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されていてもよい。
【００２８】
金属膜３２の材料は、第１，第２配線３１，３４と同一の材料であることが好ましい。金属膜３２の材料としては、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属を使用することができる。また、金属膜３２は、これらの金属を積層して形成することも可能である。なお、金属膜（積層構造の場合、少なくとも１層）３２は、電極よりも耐腐食性の高い材料、例えばＡｕ、ＴｉＷ、Ｃｒを用いて形成することが好ましい。これにより、電極の腐食を阻止して、電気的不良の発生を防止することが可能になるからである。
【００２９】
図２は、パッケージ体９７を支持基板９２側（図１中の上側）から視た平面図であり、図３は半導体装置５を素子基板１０側（図１中の上側）から視た平面図である。
本実施形態では、パッケージ体９７における接続端子３と、半導体装置５における裏面電極５４とがそれぞれ間隔をあけて複数、対向した状態で、略同一位置でハンダ７を介して接続されるが、これら両端子の対向領域の大きさは略同一に形成されている。また、後述するように、裏面電極５４は、図１に示すように、対向領域の中央部が縁部に対して凹んだ凹形状（凹面形状）に形成されている。
【００３０】
（デバイス製造方法）
次に、図４乃至図７を参照しながら発振器９０の製造方法について説明する。ここで、本実施形態においては、半導体装置５は同一のシリコン基板（基板）１００上に複数（図７参照）同時に一括して形成されるが、簡単のため図４乃至図７においては１つの半導体装置５を形成する場合が示されている。
【００３１】
まず、図４（ａ）に示すように、素子基板１０の表面（能動面）１０ａ上に下地層２１を形成した後、下地層２１上に電極２２，２３を形成する。そして、電極２２，２３上に第１絶縁層２４を形成し、周知のフォトリソグラフィ法及びエッチング法により、電極２２，２３を覆う絶縁材料を除去する。なお、電極２３を覆う絶縁材料は必ずしも除去しなくても良い。次いで、電極２２を含む第１絶縁層２４上には第１配線３１を形成し、電極２３の表面には金属膜３２を形成する。第１配線３１の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
【００３２】
次に、第１配線３１及び金属膜３２を覆うように第２絶縁層３３を形成し、周知のフォトリソグラフィ法により、第２絶縁層３３のランド部３６に対応する領域が除去され、第１配線３１の一部が露出されてランド部３６となる。そして、ランド部３６に接続するように、第２絶縁層３３上に第２配線３４が形成され、その後、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように第３絶縁層３５を設けることにより、図４（ａ）に示すように、再配置配線層３０が形成される。
【００３３】
この後、図４（ａ）に二点鎖線で示すように素子基板１０の表面１０ａ側を接着層１５０を介して、ガラスウエハからなる支持部材２００に支持させる。なお、この支持部材としては、前記シリコン基板１００と略同じ大きさのものを用いている。これにより、素子基板１０を裏面１０ｂ側から薄厚加工する際に、素子基板１０に割れ等が発生するのを防止することができる。
【００３４】
また、前記接着層１５０としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、基板１０の表面１０ａにおける凹凸を吸収しつつ、支持部材を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【００３５】
このようにして、素子基板１０を支持部材２００に貼り付けた後、素子基板１０の裏面１０ｂ側から砥石等の研削部材を用いて素子基板１０を研削（バックグラインド）し、例えば１００μｍ程度の厚みまで薄厚化する。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として素子基板１０にヒビが入ったり、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いることも可能である。
【００３６】
続いて、素子基板１０を所定の厚みに形成した後、次に、図４（ｂ）に示すように、素子基板１０の裏面１０ｂ側を上にして、素子基板１０の裏面１０ｂ上にフォトレジスト４０をマスクとして用い、ドライエッチングにより、電極２３に対応した素子基板１０及び下地層２１を除去する。これにより、図４（ｃ）に示すように、素子基板１０の裏面１０ｂから、表面１０ａに設けられた電極２３の裏面が露出するまでエッチングを行い、溝１１を形成する。
なお、フォトレジスト４０をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用しても良い。
【００３７】
次に、図５（ａ）に示すように、素子基板１０の裏面１０ｂ及び溝１１の内壁に裏面絶縁層１４及び絶縁膜１３を形成する。裏面絶縁層１４及び絶縁膜１３は、電流リークの発生、酸素及び水分等による素子基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、裏面絶縁層１４及び絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、電極２３の裏面部分に設けられた絶縁膜１３をドライエッチングあるいはレーザ加工により除去することで、図５（ｂ）に示すように、溝１１の側壁のみに絶縁層１３が設けられた形態となる。
【００３８】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、溝１１の内部にめっき処理が施され、その溝１１の内側に導電部１２を形成するための導電性材料を配置し、導電部１２の下端部と露出した電極２３とが、電極２３の裏面で電気的に接続される。導電部１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、導電部１２には銅（Ｃｕ）が埋め込まれる。
【００３９】
本実施形態における導電部１２を形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、導電部１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、溝１１の内部を導電部１２で埋め込んでいるが、完全に埋め込まなくても、溝１１の内壁に導電部１２を設けて、電極２３の裏面で電気的に接続される形態でもよい。
【００４０】
導電部１２を形成した後、素子基板１０の裏面１０ｂにこの導電部１２と電気的に接続されるように裏面電極５４をめっき法で形成することにより、図５（ｃ）に示すような形態となる。なお、裏面電極５４は、導電部１２と同時、すなわち、一体的に形成しても良い。この裏面電極５４の大きさは、上述したように、パッケージ体９７（封止部材９３）における接続端子３と、同一の位置に、且つ対向領域の大きさが略同一に形成されている。また、裏面電極５４は、裏面側にて導電部１２と接触しており、めっき法で形成されることにより、中央部が縁部に対して凹んだ凹形状に形成される。例えば、裏面電極５４の対向領域の幅が３００μｍ〜１ｍｍであれば、凹み量は１０〜２０μｍとなる。
【００４１】
そして、裏面電極５４上に、例えば鉛フリーはんだからなるハンダ７を搭載する。このハンダ７は、例えば厚さ１０〜２０μｍで形成される。
この後、図７に示すように、ダイシング装置１１０によってシリコンウエハ（基板）１０を半導体装置５毎にダイシング（切断）し、個片化した後、接着層１５０を介して保持されている支持部材２００から各半導体装置５を取り外す。
このような工程により、図１に示した半導体装置５が製造される。
【００４２】
一方、パッケージ体９７においては、複数の水晶振動子９１が形成されたガラスウエハ（素子集合基板）２５０（すなわち支持基板９２の集合体）に対して、封止基板９３により水晶振動子９１を空間９５内にて気密封止する。そして、封止部材９３上に、水晶振動子９１（の電極）に接続された引出電極９４を上述した第１配線３１、第２配線３４と同様の材料及び成膜方法によって成膜する。この後、引出電極９４の先端に、素子基板１０の裏面電極５４と略同一の大きさで接続端子３をパターニング形成する。
この接続端子３の材料及び成膜方法も、第１配線３１、第２配線３４と同様の材料及び成膜方法を採用できる。
【００４３】
このようにガラスウエハ２５０上に複数のパッケージ体９７が形成されると、図６に示すように、パッケージ体９７（ガラスウエハ２５０）の接続端子３に、印刷、スピンコーティングあるいはディスペンス等によりフラックスまたはソルダーペーストを供給する。そして、半導体装置５の裏面電極５４がパッケージ体９７の接続端子３と対向するように、個片化された半導体装置５をパッケージ体９７に搭載（載置）する。
このとき、パッケージ体９７及び半導体装置５に対する加熱は行わず、フラックスまたはソルダーペーストの粘着力で半導体装置５をパッケージ体９７に保持させる。
【００４４】
そして、ガラスウエハ２５０上の全てのパッケージ体９７に対して半導体装置５の搭載が完了すると、リフロー炉やホットプレート等の加熱手段により、ガラスウエハ２５０を加熱する。このとき、加熱温度は、ハンダ７が充分に溶解（溶融）する温度であり、例えば２４０℃以上が望ましい。
【００４５】
ここで、ハンダ７が挟持される接続端子３及び裏面電極５４は、対向領域の大きさが略同一であるため、溶融したハンダは、前記対向領域から大きく広がることがなく留まり、また溶融したハンダの表面張力によるセルフアライメント効果により、接続端子３と裏面電極５４とは位置ズレが生じずに相対位置関係が維持されるため、パッケージ体９７と半導体装置５とが精度よく位置決め接合される。特に、本実施形態では、裏面電極５４が凹形状に形成されていることから、溶融したハンダは、裏面電極５４において、中央部よりも突出する縁部を越えるためには抵抗が大きくなるため、裏面電極５４の中央部で保持されることになり、より位置ズレが生じづらくなる。
【００４６】
続いて、素子基板１０の表面１０ａ側に設けられた第２配線３４が第３絶縁層３５から露出して形成されたランド上に、図１に示すように、例えば鉛フリーはんだからなるバンプ３７を搭載する。なお、バンプ３７を設ける際には、はんだボールを第２配線３４上に搭載する形態でもよいし、はんだペーストを第２配線３４上に印刷する形態や、塗布によって形成されるハンダコートでもよい。
【００４７】
バンプ３７を形成した後、接続端子３と裏面電極５４との接合部周辺に残留したフラックスまたはソルダーペーストを洗浄により除去する。この洗浄後に、パッケージ体９７と半導体装置５との間を封止樹脂９６で封止する。
そして、シリコンウエハ１０をダンシングした場合と同様に、図７に示すように、ダイシング装置１１０によってガラスウエハ２５０を発振器９０毎（パッケージ体９７及び半導体装置５毎）にダイシング（切断）して分割することにより、複数の発振器９０が個片化されて完成する。
【００４８】
以上、説明したように、本実施の形態では、接続端子３と裏面電極５４との対向領域の大きさが略同一であるため、溶融したハンダが対向領域から大きく広がらないため、パッケージ体９７と半導体装置５とが相対移動して、位置ずれが生じることを防止できるとともに、接続端子３と裏面電極５４との間のハンダが減少してしまうことも抑制できるため、接合不良等、接合品質が低下することも防止可能である。
その結果、本実施形態では、ハンダの供給量を増加させる必要がなくなり、発振器９０の小型化及び薄型化を実現することができる。
特に、本実施形態では、裏面電極５４が凹形状を有していることから、溶融したハンダを保持しやすくなっているため、パッケージ体９７と半導体装置５との位置決め精度を維持することが容易となっている。
【００４９】
また、本実施形態では、接続端子３と裏面電極５４とがそれぞれ間隔をあけて複数設けられているため、互いに離間した複数箇所で接続端子３と裏面電極５４（すなわちパッケージ体９７及び半導体装置５）を互いに位置決めできるため、位置決め精度をより向上させることが可能になる。この場合、水晶振動子９１の結晶方位および構造等、素子特性に方向性がある場合には、素子特性に与える影響が大きい方向に（垂直方向に）接続端子３と裏面電極５４とを離間して配置することにより、この方向のパッケージ体９７と半導体装置５との相対位置ずれ量を最小化することが可能になり、特性変化等、機能素子の素子特性に与える悪影響を排除することができる。
【００５０】
さらに、本実施形態では、パッケージ体９７に対して精度よく位置決めされた半導体装置５に対してバンプ３７を一括して形成できるため、外部基板Ｐに対する位置決め精度を向上させることが可能になるとともに、生産性を高めることも可能になる。
【００５１】
（電子機器）
本発明の電子機器は、前記の発振器９０が例えばプリント配線基板Ｐ等により実装された状態で備えられることにより、構成される。具体的には、前記発振器９０を備えた電子機器の一例として、図８に示すような携帯電話３００を挙げることができる。
この電子機器（携帯電話３００）にあっても、発振器９０がプリント配線基板Ｐなどに高精度に実装可能な構造となっているので、この発振器９０を備えた電子機器において接合品質が保持され、小型、薄型化が実現された高品質の電子機器を得ることができる。
【００５２】
また、本発明が適用される電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
【００５３】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００５４】
例えば、上記実施形態では、裏面電極５４が凹形状に形成される構成としたが、これに限定されるものではなく、接続端子３が凹形状に形成される構成や、接続端子３及び裏面電極５４の双方が凹形状に形成される構成であってもよい。
【００５５】
また、上記実施形態では、パッケージ体９７において水晶振動子９１が支持基板９２に設けられ、封止部材９３に封止だれる構成としたが、この構成に限定されるものではなく、例えば図９に示すように、パッケージ体９７が、上蓋９８と下蓋９９との間に水晶振動子９１を挟持し、その状態で該水晶振動子９１を封止した構成としてもよい。この場合、これら上蓋９８と下蓋９９とは、水晶振動子９１を挟持した状態で陽極接合によって接合され、あるいは金−スズの合金接合によって接合され、あるいはプラズマを照射して共有結合により接合されるなど、気密封止される。
【００５６】
また、上記実施形態では、振動子（電歪素子）として水晶振動子を用いる構成を例示したが、水晶振動子以外にもセラミック振動子、タンタル酸リチウム振動子、ルビジウム・セシウム振動子を用いることも可能である。
さらに、上記実施形態では、電歪装置として、発振器を例示したが、これ以外にも、液滴吐出装置（インクジェット装置）における液滴吐出ヘッド（インクジェットヘッド）に用いられる圧電素子（ピエゾ素子）等にも本発明を適用可能である。
さらに、本発明に係る機能素子としては、半導体素子、弾性表面波素子（ＳＡＷ（Surface Acoustic Wave）素子）に適用可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態を示す図であって、発振器の概略構成図である。
【図２】パッケージ体を支持基板側から視た平面図である。
【図３】半導体装置を素子基板側から視た平面図である。
【図４】発振器の製造方法を示す断面図である。
【図５】発振器の製造方法を示す断面図である。
【図６】発振器の製造方法を示す断面図である。
【図７】発振器の製造方法を示す断面図である。
【図８】本発明の電子機器の一例としての、携帯電話を示す図である。
【図９】パッケージ体の別形態を示す図である。
【符号の説明】
【００５８】
Ｐ…外部基板、  ３…接続端子（第２接続端子）、  ５…半導体装置（第１部材）、７…ハンダ、  ３７…バンプ（外部接続用端子）、  ５４…裏面電極（第１接続端子）、  ９０…発振器（圧電素子発振器、デバイス）、  ９１…水晶振動子（圧電素子、第２機能素子）、  ９７…パッケージ体（第２部材）、  ２５０…ガラスウエハ（素子集合基板）、  ３００…携帯電話（電子機器）
【図１】
2008021792.tif 000003
【図２】
2008021792.tif 000004
【図３】
2008021792.tif 000005
【図４】
2008021792.tif 000006
【図５】
2008021792.tif 000007
【図６】
2008021792.tif 000008
【図７】
2008021792.tif 000009
【図８】
2008021792.tif 000010
【図９】
2008021792.tif 000011