(57)【要約】【課題】任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供する。【解決手段】信号を処理するフィルタ１３と、フィルタ１３の周波数特性を所定の特性に調整するフィルタ調整回路１６ａと、フィルタ調整回路１６ａに基準信号を供給する基準信号源とを備える。この基準信号源は、周波数シンセサイザ２０であり、周波数シンセサイザ２０は、フィルタ調整回路１６ａがフィルタ１３の調整を行う際に、フィルタ調整回路１６ａに必要な周波数で発振した発振信号を出力し、発振信号をフィルタ調整回路１６ａの基準信号として用いる。【選択図】図１
2008160554.tif 000002
【特許請求の範囲】
【請求項１】
信号を処理するフィルタと、
前記フィルタの周波数特性を所定の特性に調整するフィルタ調整回路と、
前記フィルタ調整回路に基準信号を供給する基準信号源とを備えたフィルタ装置において、
前記基準信号源は、周波数可変の周波数シンセサイザであり、
前記周波数シンセサイザは、前記フィルタ調整回路が前記フィルタの調整を行う際に、前記フィルタ調整回路に必要な周波数で発振した発振信号を出力し、前記発振信号を前記フィルタ調整回路の基準信号として用いることを特徴とするフィルタ装置。
【請求項２】
前記周波数シンセサイザからの発振信号を分周する分周器を備え、
前記フィルタ調整回路は、前記分周器により分周された信号を基準信号として用いる請求項１記載のフィルタ装置。
【請求項３】
前記周波数シンセサイザが、フラクショナルＮ周波数シンセサイザである請求項１または２記載のフィルタ装置。
【請求項４】
前記フィルタ調整回路は、
基準信号が入力される基準フィルタと、
前記基準フィルタの入出力信号の位相差を検出する乗算器と、
前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、
前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、
前記ローパスフィルタの出力を前記基準フィルタにフィードバックするとともに、前記フィルタ調整用信号とする請求項１〜３のいずれか一項に記載のフィルタ装置。
【請求項５】
前記フィルタ調整回路は、
基準発振器と、
前記基準発振器の発振周波数および位相と、前記基準信号の周波数および位相との差を検出する乗算器と、
前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、
前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、
前記ローパスフィルタの出力を前記基準発器にフィードバックするとともに、前記フィルタ調整用信号とする請求項１〜３のいずれか一項に記載のフィルタ装置。
【請求項６】
前記フィルタ調整回路は、
ステップ状の信号を生成するステップ信号生成回路と、
前記ステップ状の信号が入力される可変時定数回路と、
前記可変時定数回路が、過渡状態にあることを検出するためのコンパレータと、
前記コンパレータの出力に応じて、前記基準信号を用いて前記過渡状態の時間をカウントするカウンタと、
前記カウンタのカウント数をあらかじめ決められた値と比較し、比較結果に応じた出力を、前記可変時定数回路の時定数を調整する信号、および前記フィルタのフィルタ調整用信号とする比較器とを有する請求項１〜３のいずれか一項に記載のフィルタ装置。
【請求項７】
前記周波数シンセサイザは、前記フィルタの帯域を変更する際に、フィルタ調整回路に供給する発振信号の周波数を、帯域変更前のフィルタ調整時に使用された周波数から変更する請求項１〜３のいずれか一項に記載のフィルタ装置。
【請求項８】
ローカル信号を用いて、高周波信号をダウンコンバートするミキサと、
前記ミキサによりダウンコンバートされた信号を処理する、請求項１〜７のいずれか一項に記載のフィルタ装置とを備え、
前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる受信機。
【請求項９】
電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する請求項８記載の受信機。
【請求項１０】
信号を処理する、請求項１〜７のいずれか一項に記載のフィルタ装置と、
前記フィルタ装置により処理された信号を、ローカル信号を用いて、高周波信号にアップコンバートするミキサとを備え、
前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる送信機。
【請求項１１】
電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する請求項１０記載の送信機。
【請求項１２】
請求項１〜７のいずれか一項に記載のフィルタ装置を備えた時分割多重方式の送受信機において、
送受信いずれかが動作していない時に、動作していない回路内に設けられた前記フィルタ調整回路が前記フィルタを調整する送受信機。
【請求項１３】
請求項１〜７のいずれか一項に記載のフィルタ装置を備え、
チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する受信機。
【請求項１４】
請求項１〜７のいずれか一項に記載のフィルタ装置を備え、
チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信および受信用ＲＦおよびＩＦ回路を構成する集積回路（ＩＣ）に内蔵されるフィルタ装置に関する。
【背景技術】
【０００２】
携帯電話、テレビ放送など、送受信を行う回路において、セットの機能向上のため、ＣＰＵ、モデム、信号処理ＩＣなどを構成するＩＣが同一セット内に多く内蔵されるようになってきている。
【０００３】
高周波（ＲＦ）および中間周波数（ＩＦ）を扱うＩＣには、主にセットの小型化のために、サイズの大きな受動フィルタを代替するフィルタ回路（以下、単にフィルタと称す）が内蔵されている。しかし、このフィルタは、半導体素子のばらつき、つまり抵抗値、および容量値の製造時における誤差により、特性（主に周波数帯域）が変動するという不都合がある。つまり、フィルタの時定数は製造するたびに変わる。そこで、ＩＣ内にはこれらのフィルタの時定数を調整して所望の周波数特性とするフィルタ調整回路が内蔵されている。
【０００４】
図６は、上記従来のフィルタおよびフィルタ調整回路を備えた受信回路の構成を示すブロック図である。ミキサ１１１は、ＲＦ信号と周波数シンセサイザ１２０からのローカル信号が入力されると、ベースバンド信号を出力する。ベースバンドアンプ１１２は、ベースバンド信号を増幅、減衰させ、ベースバンドフィルタ１１３は、増幅、減衰されたベースバンド信号に対して、所定の周波数帯域の信号のみを通過させる。アナログ−デジタルコンバータ（ＡＤＣ）１１４は、ベースバンドフィルタ１１３を通過したベースバンド信号をデジタル信号に変換する。
【０００５】
フィルタ調整回路１１６は、周波数シンセサイザ１２０に入力された基準信号に基づいて、ベースバンドフィルタ１１３の周波数帯域を調整する。基準信号は、周波数の精度がよいので、これを用いて調整を行えば、半導体素子のばらつきに関係なく一定の周波数帯域を持つベースバンドフィルタ１１３を実現することができる。
【０００６】
位相比較器１２３は、Ｎ分周器１２２からの出力信号と基準信号との位相差を検出し、位相差信号を出力する。ループフィルタ１２４は、位相差信号を平滑化する。発振器１２５は、ループフィルタ１２４からの出力信号に基づいて、周波数が決定されたローカル信号を出力する。Ｎ分周器１２２は、外部からの分周指示に基づいて、ローカル信号の周波数を１／Ｎにする。
【０００７】
図７は、図６に示すフィルタ調整回路１１６の一構成例としてマスタースレーブ方式の構成を示すブロック図である。基準フィルタ（マスターフィルタ）１３０に基準信号を入力して、基準フィルタ１３０の入出力の位相差を乗算器１３１およびローパスフィルタ（ＬＰＦ）１３２により検出する。ＬＰＦ１３２からの出力によりベースバンドフィルタ（スレーブフィルタ）１１３を調整する。また、ＬＰＦ１３２からの出力に基づいて、位相差が所望の値となるように基準フィルタ１３０の特性が調整される。
【０００８】
このようにフィルタ調整回路１１６を構成することで、たとえＩＣ内の素子がばらついて、フィルタの周波数帯域がずれていても、周波数精度のよい基準信号を元にフィードバックが掛かるので、ばらつきのない一定のフィルタ特性を得ることができる。
【０００９】
近年、ＩＣそれぞれの機能を満たすために、送受信回路に用いる基準信号に対して、周波数の向上および最適化が行われるようになり、同一セット内に周波数の異なる複数の基準信号が存在することが多くなってきている。また、セットメーカーごとに基準信号の周波数が異なる場合も存在する。同一セット内に異なる周波数が存在することは、セットの低コスト化、小型化との要望に反しており、できるだけ共通の基準信号でセットが構成されることが望ましい。
【００１０】
また、複数の無線方式を１つのセットで扱う要求も高まってきている。複数の無線方式を同一セット内に収めるには、各々の方式に応じた回路を搭載しなければならないが、これもセットの低コスト化、小型化に反しており、できるだけ同一回路で複数の無線方式に対応することが望まれる。そのためには、各無線方式に合わせてベースバンド周波数帯域を切り替える必要がある。
【００１１】
しかしながら、上述のセット内に、複数の基準信号がある場合には、フィルタ調整専用の周波数を設けるのは高コストとなり望ましくない。そこで、どのような基準信号でも一定のフィルタ特性が得られる回路が必要とされる。
【００１２】
また、複数の無線方式に対応するためには、素子のばらつきに関係なく複数のフィルタ帯域を実現しなければならない。しかし、同じ周波数の基準信号でフィルタの周波数帯域を切り替えなければならず、上記基準フィルタが複数必要か、あるいは基準フィルタの素子の切り替えが必要になり、ＩＣの面積が増大する。
【００１３】
この問題を解決するために、フィルタの調整に必要な基準信号周波数として、１つの基準フィルタで、複数のベースバンドフィルタ帯域を実現し、複数の無線方式に対応できるフィルタ調整回路が提案されている（例えば、特許文献１参照）。このフィルタ調整回路は、複数の基準信号周波数に対応するフィルタ調整方式として、基準信号の周波数を整数分周器を用いて分周することにより、複数の基準信号に対応することができる。
【特許文献１】特開２００３−２８３３００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来のフィルタ調整回路では、任意の基準信号周波数に対応することはできない。
【００１５】
本発明は、上記課題を解決するために、任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明のフィルタ装置は、信号を処理するフィルタと、前記フィルタの周波数特性を所定の特性に調整するフィルタ調整回路と、前記フィルタ調整回路に基準信号を供給する基準信号源とを備える。前記基準信号源として周波数シンセサイザを用い、前記周波数シンセサイザは、前記フィルタ調整回路が前記フィルタの調整を行う際に、前記フィルタ調整回路に必要な周波数で発振した発振信号を出力し、前記発振信号を前記フィルタ調整回路の基準信号として用いることを特徴する。
【発明の効果】
【００１７】
本発明によると、基準信号源として周波数シンセサイザを用いることにより、任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるフィルタ装置およびそれを用いた送受信機を提供することができる。
【発明を実施するための最良の形態】
【００１８】
本発明のフィルタ装置において、前記周波数シンセサイザからの発振信号を分周する分周器を備え、前記フィルタ調整回路は、前記分周器により分周された信号を基準信号として用いる構成にすることもできる。
【００１９】
また、前記周波数シンセサイザが、フラクショナルＮ周波数シンセサイザである構成にすることもできる。
【００２０】
また、前記フィルタ調整回路は、基準信号が入力される基準フィルタと、前記基準フィルタの入出力信号の位相差を検出する乗算器と、前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、前記ローパスフィルタの出力を前記基準フィルタにフィードバックするとともに、前記フィルタ調整用信号とする構成にすることもできる。
【００２１】
また、前記フィルタ調整回路は、基準発振器と、前記基準発振器の発振周波数および位相と、前記基準信号の周波数および位相との差を検出する乗算器と、前記乗算器の出力を平滑して、前記フィルタのフィルタ調整用信号を生成するローパスフィルタと、前記フィルタ調整用信号を記憶し、前記フィルタの特性を一定に保つための記憶部とを有し、前記ローパスフィルタの出力を前記基準発器にフィードバックするとともに、前記フィルタ調整用信号とする構成にすることもできる。
【００２２】
また、前記フィルタ調整回路は、ステップ状の信号を生成するステップ信号生成回路と、前記ステップ状の信号が入力される可変時定数回路と、前記可変時定数回路が、過渡状態にあることを検出するためのコンパレータと、前記コンパレータの出力に応じて、前記基準信号を用いて前記過渡状態の時間をカウントするカウンタと、前記カウンタのカウント数をあらかじめ決められた値と比較し、比較結果に応じた出力を、前記可変時定数回路の時定数を調整する信号、および前記フィルタのフィルタ調整用信号とする比較器とを有する構成にすることができる。
【００２３】
また、前記周波数シンセサイザは、前記フィルタの帯域を変更する際に、フィルタ調整回路に供給する発振信号の周波数を、帯域変更前のフィルタ調整時に使用された周波数から変更する構成にすることができる。
【００２４】
また、本発明の受信機は、ローカル信号を用いて、高周波信号をダウンコンバートするミキサと、前記ミキサによりダウンコンバートされた信号を処理する、上記フィルタ装置とを備え、前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる構成にすることもできる。
【００２５】
また、受信機の電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する構成にすることもできる。
【００２６】
また、本発明の送信機は、信号を処理する上記フィルタ装置と、前記フィルタ装置により処理された信号を、ローカル信号を用いて、高周波信号にアップコンバートするミキサとを備え、前記周波数シンセサイザが出力する発振信号が、前記フィルタ調整回路に供給される前記基準信号としてまたは、前記ミキサに供給されるローカル信号として、切り替えられる構成にすることもできる。また、送信機の電源立ち上がりの際に、前記フィルタ調整回路は、前記フィルタを調整する構成にすることもできる。
【００２７】
また、本発明の送受信機は、上記フィルタ装置を備え、時分割多重方式であり、送受信いずれかが動作していない時に、動作していない回路内に設けられた前記フィルタ調整回路が前記フィルタを調整する構成にすることもできる。
【００２８】
また、本発明の受信機は、上記フィルタ装置を備え、チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する構成にすることができる。
【００２９】
また、本発明の送信機は、上記フィルタ装置を備え、チャンネルの切り替え時に、前記フィルタ調整回路が前記フィルタを調整する構成にすることができる。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１に係るフィルタ装置を備えた受信回路の一部の構成を示すブロック図である。フィルタ装置は、フラクショナルＮシンセサイザ（周波数シンセサイザ）２０、Ｄ分周器１５、フィルタ調整回路１６ａおよびベースバンドフィルタ（フィルタ）１３で構成されている。
【００３１】
ミキサ１１は、アンテナ（図示せず）からのＲＦ信号を、フラクショナルＮシンセサイザ２０が出力する発振信号を、局所発振器が出力したローカル信号として用いて、ベースバンド信号、またはＩＦ信号にダウンコンバートする。本実施の形態では、ＲＦ信号をベースバンド信号にダウンコンバートする場合について示す。ベースバンドアンプ１２は、ダウンコンバートされたベースバンド信号を増幅または減衰させ、必要な振幅に調整する。
【００３２】
ベースバンドフィルタ１３は、振幅調整されたベースバンド信号に対して、不要な妨害、または別チャンネルの信号を除去し、所望帯域の信号のみを通過させる。アナログデジタルコンバータ（ＡＤＣ）１４は、ベースバンドフィルタ１３を通過した信号を、信号処理を施すために、デジタル信号に変換し、外部へ出力する。
【００３３】
Ｄ分周器１５は、フラクショナルＮシンセサイザ２０からの発振信号の周波数を１／Ｄにし、その信号をフィルタ調整回路１６ａに入力する。フィルタ調整回路１６ａは、基準フィルタ３０、乗算器３１、ローパスフィルタ（ＬＰＦ）３２および指示値記憶回路３３を有している。基準フィルタ３０は、ベースバンドフィルタ１３と同じあるいは相関を有するように構成されている。乗算器３１は、Ｄ分周器１５からの信号と基準フィルタ３０からの信号を掛け合わせる。ＬＰＦ３２は、乗算器３１からの信号を平滑して、Ｄ分周器１５からの信号と基準フィルタ３０からの信号との位相差に関する信号を出力する。
【００３４】
ＬＰＦ３２から出力された信号は、Ｄ分周器１５と基準フィルタ３０の出力が、所望の位相差になるまで、基準フィルタ３０にフィードバックされる。また、ＬＰＦ３２からの出力信号は、ベースバンドフィルタ１３に印加され、基準フィルタ３０と同じまたは相関を有する特性となるように、ベースバンドフィルタ１３を調整する。指示値記憶回路３３は、ＬＰＦ３２からの出力信号を記憶する。指示値記憶回路３３は、良く知られたトラックアンドホールド回路などで構成することができる。
【００３５】
このようにフィルタ調整回路１６ａを構成することにより、調整された基準フィルタ（マスターフィルタ）３０の時定数と、ベースバンドフィルタ（スレーブフィルタ）１３の時定数を一致させ、ベースバンドフィルタ１３を所定の通過周波数帯域とすることができる。一度、通過周波数帯域の調整ができれば、指示値記憶回路３３に記憶された値を用いて、ベースバンドフィルタ１３の特性を一定に保つことができる。また、ベースバンドフィルタ１３の調整が完了すると、フィルタ調整回路１６ａの動作を止めても良い。
【００３６】
フラクショナルＮシンセサイザ２０は、ΔΣ変調器２１、Ｎ分周器２２、位相比較器２３、ループフィルタ２４および発振器２５を有している。ΔΣ変調器２１には、外部から整数分周指示値Ｍおよび分数分周指示値ｋが入力される。Ｎ分周器２２は、発振器２５の周波数を１／Ｎにする。位相比較器２３は、Ｎ分周器２２からの出力と、外部からの基準信号の位相を比較する。ループフィルタ２４は、位相比較器２３からの出力を平滑する。発振器２５は、ループフィルタ２４からの信号に基づいて発振周波数を変化させ、フラクショナルＮシンセサイザ２０外へ出力（発振信号）する。
【００３７】
フラクショナルＮシンセサイザ２０における、基準信号の周波数ｆrefと、発振信号の周波数をｆoutとは、以下の関係を有する。
【００３８】
ｆout＝ｆref×（Ｍ＋ｋ／２l）
ここで、ｌはΔΣ変調器２１のアキュムレータのビット数である。一例として、ｌ＝２０、ｆref＝１６ＭＨｚの場合、発振信号の周波数分解能は、
ｆref／２l＝１６×１０6／１０４８５７６＝１５．２５８［Ｈｚ］
となり、非常に分解能が高いことがわかる。つまり、フラクショナルＮシンセサイザ２０は、発振器２５の発振周波数の範囲内で、ほぼ任意の周波数を発生させることができる。よって上記構成において、ベースバンドフィルタ１３の帯域を所定の帯域に調整するのに、任意の基準周波数を用いることができる。
【００３９】
さらに、ベースバンドフィルタ１３の帯域を変更したい場合、上記フィルタ調整期間において、フラクショナルＮシンセサイザ２０の発振信号の周波数（基準周波数）を変えるだけで変更することができる。したがって、基準フィルタ３０の時定数を切り替える必要はなく、ベースバンドフィルタ１３の周波数帯域の変更を非常に簡素に行うことができる。
【００４０】
次に、ベースバンドフィルタ調整の動作について、簡単に説明する。まず、所定の整数分周指示値Ｍおよび分数分周指示値ｋをフラクショナルＮシンセサイザ２０に入力することにより、フラクショナルＮシンセサイザ２０からの発振信号の周波数を規定する。この規定された周波数は、フィルタ調整回路１６ａに入力する信号の周波数のＤ倍となるように規定する。Ｄ分周器１５は、フラクショナルＮシンセサイザ２０から出力された発振信号の周波数を１／Ｄにし、フィルタ調整回路１６ａに入力する。フィルタ調整回路１６ａは、入力された信号に基づいて、ベースバンドフィルタ１３を調整する。
【００４１】
ベースバンドフィルタ１３が調整されると、受信動作をするために、フラクショナルＮシンセサイザ２０は、出力した発振信号をローカル信号としてミキサ１１に入力する。ミキサ１１は、ローカル信号を用いて、ＲＦ信号をベースバンド信号にダウンコンバートする。ベースバンドアンプ１２は、ベースバンド信号を増幅し、フィルタ調整回路１６ａにより調整されたベースバンドフィルタ１３は、ベースバンド信号の所定周波数帯域のみの信号を通過させる。
【００４２】
以上のように、本実施の形態に係るフィルタ調整回路１６ａは、フラクショナルＮシンセサイザ２０からの発振信号を用いて、ベースバンドフィルタ１３を調整する。したがって、異なる周波数を持つＲＦ信号を受信可能な受信器を構成した場合でも、フラクショナルＮシンセサイザ２０の周波数を変更することにより、１つのフィルタ調整回路１６ａによりベースバンドフィルタ１３を調整することができる。つまり、基準信号を１つとすることができ、フィルタ装置を有する受信器を小型にすることができる。
【００４３】
また、本実施の形態において、フィルタ調整回路１６ａに指示値記憶回路３３を備え、ベースバンドフィルタ１３を調整するための信号を記憶している。このため、フラクショナルＮシンセサイザ２０からの発振信号がローカル信号として用いられる場合においても、ベースバンドフィルタ１３は、調整された状態を維持することができる。
【００４４】
（実施の形態２）
図２は、本発明の実施の形態２に係るフィルタ装置を備えた受信回路の一部の構成を示すブロック図である。本実施の形態に係る受信回路は、実施の形態１に係る受信回路のフィルタ調整回路の構成が異なり、他の構成は同一である。本実施の形態に係る受信回路において、実施の形態１に係る受信回路と同一の構成については、同一の符号を付して説明を省略する。
【００４５】
フィルタ調整回路１６ｂは、基準発振器４０、乗算器４１、ローパスフィルタ（ＬＰＦ）４２および指示値記憶回路４３を有し、ＰＬＬ（位相ロックループ）回路を構成している。基準発振器４０は、ベースバンドフィルタ１３と同じか相関を持つ時定数で発振周波数が決定される可変発振器である。基準発振器４０は、ベースバンドフィルタ１３と同じ回路構成で、たとえばＯＰアンプを用いるならばウィーンブリッジ発振器あるいは、ｇｍ−Ｃ回路による発振器等である。
【００４６】
図３（ａ）は、フィルタ調整回路１６ｂの基準発振器４０の構成を示す回路図である。図３（ａ）に示す回路は、ウィーンブリッジ発振器であり、オペアンプ６７、抵抗６１〜６４およびキャパシタ６５、６６で構成されている。時定数を変更可能なように、抵抗６１〜６４には、可変抵抗が用いられている。ＬＰＦ４２からの出力信号により可変抵抗の抵抗値が変えられて、発振周波数が修正される。
【００４７】
図３（ｂ）は、ベースバンドフィルタ１３の構成を示す回路図である。ベースバンドフィルタ１３は、オペアンプ７４、抵抗７１、７２およびキャパシタ７３で構成され、時定数を変更可能なように、抵抗７１、７２に可変抵抗が用いられている。フィルタ調整回路１６ｂからの出力信号により、可変抵抗の抵抗値が変えられて時定数が設定される。図３（ｃ）は、図３（ａ）、（ｂ）に用いられる可変抵抗の構成を示す図である。可変抵抗は、ＭＯＳＦＥＴにより構成され、ゲート電圧により抵抗値が変化する。
【００４８】
乗算器４１は、Ｄ分周器１５の出力信号をこのＰＬＬの基準信号とし、基準発振器４０の発振周波数および位相と、Ｄ分周器１５の出力信号の周波数および位相を乗算器４１で比較する。ＬＰＦ４２は、乗算器４１の出力信号を平滑して基準発振器４０にフィードバックすることでＰＬＬを構成する。ＰＬＬがロックしているとき、基準発振器４０にフィードバックされる信号をベースバンドフィルタ１３に周波数帯域指示値として印加することで、ベースバンドフィルタ１３の周波数帯域を所定の帯域にすることができる。指示値記憶回路４３は、フィードバックされる信号を記憶する。こうすることでフィルタの調整が終わった後でも、ベースバンドフィルタ１３の特性を維持することができる。
【００４９】
以上のように、本実施の形態に係るフィルタ調整回路は、外部からの基準周波数に依存せずに、ベースバンドフィルタの特性を調整することができ、実施の形態１と同様の効果を得ることができる。また、ベースバンドフィルタの帯域の変更は、実施の形態１と同じ動作のため説明を省略する。
【００５０】
なお、基準発振器４０とベースバンドフィルタ１３の時定数に相関を持たせるため、基準発振器４０とベースバンドフィルタ１３は、同じ素子で構成されることが好ましい。
【００５１】
また、本実施の形態において、フィルタ調整回路１６ｂに指示値記憶回路４３を備え、ベースバンドフィルタ１３を調整するための信号を記憶している。このため、フラクショナルＮシンセサイザ２０からの発振信号がローカル信号として用いられる場合においても、ベースバンドフィルタ１３は、調整された状態を維持することができる。
【００５２】
（実施の形態３）
図４は、本発明の実施の形態３に係るフィルタ装置を備えた受信回路の一部の構成を示すブロック図である。本実施の形態に係る受信回路は、実施の形態１に係る受信回路のフィルタ調整回路の構成が異なり、他の構成は同一である。本実施の形態に係る受信回路において、実施の形態１に係る受信回路と同一の構成については、同一の符号を付して説明を省略する。
【００５３】
フィルタ調整回路１６ｃは、カウンタ５０、比較器５１、それぞれ異なる閾値を有するコンパレータ５２、５３、可変時定数回路５４およびステップ信号生成回路５５を有している。
【００５４】
ステップ信号生成回路５５は、ステップ状の信号を発生する。可変時定数回路５４は、例えば、図５（ａ）あるいは（ｂ）に示す回路で構成されている。図５（ａ）においては、抵抗が可変であり、図５（ｂ）においてはトランスコンダクタンス素子が可変に構成され、抵抗またはトランスコンダクタンス素子により時定数を調整可能である。ステップ信号生成回路５５から可変時定数回路５４にステップ状の信号が入力されると、可変時定数回路５４のキャパシタに電荷が蓄積され、出力電圧が徐々に上がる。なお、可変時定数回路５４には、調整が終われば、容量を放電する回路（図示せず）が形成されている。
【００５５】
コンパレータ５２、５３は、可変時定数回路５４の出力電圧が所定の値となったことを検出する。例えば、コンパレータ５２が、ステップ信号生成回路５５の最大電圧（ステップ電圧）の１０％に閾値を持っており、コンパレータ５３がステップ電圧の９０％に閾値を持っているとする。コンパレータ５２は、可変時定数回路５４の出力電圧がステップ状の最大電圧の１０％となった時に信号を出力し、コンパレータ５３は、同じくステップ電圧の９０％の時に信号を出力する。
【００５６】
カウンタ５０は、コンパレータ５２からの入力によりカウントを開始し、コンパレータ５３からの入力でカウントを止める。カウントするための基準信号周波数として、Ｄ分周器１５の出力信号を用いる。このように構成すると、可変時定数回路５４の電圧がステップ電圧の１０％から９０％になる時間を、カウンタ５０でカウントできる。
【００５７】
比較器５１は、カウンタ５０のカウント数が所定の値に対して大きいか小さいか比較する。比較器５１から比較の結果としての出力信号が、可変時定数回路の時定数を所定の値となるように、可変時定数回路５４へフィードバックされる。比較器５１からの出力信号はまた、ベースバンドフィルタ１３に入力され、ベースバンドフィルタ１３の時定数が可変時定数回路５４の時定数と同じ値あるいは相関を持つように調整される。具体的には、フィードバックにより、可変時定数回路５４が図５（ａ）に示す場合は、抵抗値が変えられ、図５（ｂ）に示す場合には、コンダクタンスの値を変えられる。
【００５８】
比較器５１は、デジタル回路で実現されるので、フィードバックされる回路の保持は容易に行われる。また、比較器５１から可変時定数回路５４へのフィードバックは、デジタル−アナログコンバータなどを用いて、アナログ信号に変換して行われる。
【００５９】
以上のように、本実施の形態に係るフィルタ調整回路は、実施の形態１、２と同様に、外部の基準信号周波数に依存せず、ベースバンドフィルタの特性を得ることができる。また、ベースバンドフィルタの調整時に発振信号の周波数を可変することで、カウンタ５０のカウント数を変えることができ、それに応じて時定数の長短を調整することができる。その結果ベースバンドフィルタ１３の周波数帯域を容易に可変することができる。
【００６０】
なお、本発明の実施の形態として３つの場合について説明したが、いずれも課題として挙げた、任意の基準信号周波数を用いることができること、およびフィルタの帯域可変を簡易な構成で容易に行うことができる。
【００６１】
また、本発明に係るフィルタ装置は、実施の形態として受信機内の受信回路に設けられたフィルタ装置について説明したが、送信機内の送信回路に設けられてもよい。特に、図１、図２または図４の受信回路と同様の構成の送信回路において、ＡＤＣ１４からの信号をフィルタ装置により処理し、処理された信号をフラクショナルＮシンセサイザ２０からのローカル信号を用いて、高周波信号にアップコンバートする構成にすることができる。
【００６２】
また、ベースバンドフィルタの調整回路について説明したが、中間周波数のフィルタとして同様に用いることができる。
【００６３】
また、時分割多重方式の送受信機にフィルタ装置を用いる場合に、送受信いずれかが動作していない時に、動作していない回路内に設けられたフィルタの調整が行われるようにしてもよい。
【００６４】
また、フィルタ装置を設けた受信機あるいは送信機において、チャンネルの切り替え時に、フィルタを調整する構成にすることもできる。
【００６５】
また、周波数シンセサイザ２０は、フィルタの帯域を変更する際に、フィルタ調整回路１６ａ、１６ｂ、１６ｃに供給する発振信号の周波数を、帯域変更前のフィルタ調整時に使用された周波数から変更する構成にすることもできる。
【００６６】
なお、フィルタの調整に関する方法は、上記実施の形態に限定するものではなく、基準信号を用いる他のフィルタ調整回路を利用することもできる。
【産業上の利用可能性】
【００６７】
本発明は、任意の基準信号周波数により所望のフィルタ帯域特性を得ることができ、そのフィルタ帯域を可変することができるという利点を有し、フィルタ装置およびそれを用いた送受信機として利用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態１に係るフィルタ装置を有する受信回路の一部の構成を示すブロック図
【図２】本発明の実施の形態２に係るフィルタ装置を有する受信回路の一部の構成を示すブロック図
【図３】同上受信回路の（ａ）は基準発振器、（ｂ）はベースバンドフィルタ、（ｃ）は可変抵抗を示す回路図
【図４】本発明の実施の形態３に係るフィルタ装置を有する受信回路の一部の構成を示すブロック図
【図５】同上受信回路の可変時定数回路の構成を示す回路図
【図６】従来のフィルタ装置を有する受信回路の一部の構成を示すブロック図
【図７】従来のフィルタ調整回路の構成を示すブロック図
【符号の説明】
【００６９】
１１  ミキサ
１２  ベースバンドアンプ
１３  ベースバンドフィルタ
１４  アナログ−デジタルコンバータ（ＡＤＣ）
１５  Ｄ分周器
１６ａ、１６ｂ、１６ｃ  フィルタ調整回路
２０  フラクショナルＮシンセサイザ
２１  ΔΣ変調器
２２  Ｎ分周器
２３  位相比較器
２４  ループフィルタ
２５  発振器
３０  基準フィルタ
３１、４１  乗算器
３２、４２  ローパスフィルタ（ＬＰＦ）
３３、４３  指示値記憶回路
４０  基準発振器
５０  カウンタ
５１  比較器
５２、５３  コンパレータ
５４  可変時定数回路
５５  ステップ信号生成回路
６１〜６４、７１、７２  抵抗
６５、６６、７３  キャパシタ
６７、７４  オペアンプ
【図１】
2008160554.tif 000003
【図２】
2008160554.tif 000004
【図３】
2008160554.tif 000005
【図４】
2008160554.tif 000006
【図５】
2008160554.tif 000007
【図６】
2008160554.tif 000008
【図７】
2008160554.tif 000009