(57)【要約】【課題】閾値補正期間として十分な時間を確保して閾値補正動作を確実に実行できるようにする。【解決手段】書き込みトランジスタによる映像信号の書き込み動作に先行する複数の水平期間に亘って駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧Ｖｇｓを検出する閾値補正動作を複数回に分割して実行するとともに、ある画素行で複数回に分割されて実行される複数回の閾値補正動作のうち最終回の閾値補正動作を、閾値補正動作が並行して実行される他の画素行の１つ以上の閾値補正動作よりも後に開始させるようにする。【選択図】図６
2008292786.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素を行列状に配置した画素アレイ部と、
前記駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧を検出する検出動作を、前記書き込みトランジスタによる前記映像信号の書き込み動作に先行する複数の水平期間に亘って複数回に分割して、複数の画素行で並行して実行する駆動手段と、
ある画素行において分割されて実行される複数回の検出動作のうちの最終回の検出動作を、並行して実行される前記複数の画素行のうちの１つ以上の画素行の検出動作よりも後に開始させる制御手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記制御手段は、前記最終回の検出動作を当該最終回の検出動作と並行して実行される他の画素行の１回目の閾値補正動作よりも後に開始させる
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記制御手段は、前記最終回の検出動作を並行して実行される前記複数の画素行のすべての検出動作よりも後に開始させる
ことを特徴とする請求項１記載の表示装置。
【請求項４】
前記制御手段は、前記検出動作の期間をスイッチ素子の導通／非導通によって制御する
ことを特徴とする請求項１記載の表示装置。
【請求項５】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置され、
前記駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧を検出する検出動作を、前記書き込みトランジスタによる前記映像信号の書き込み動作に先行する複数の水平期間に亘って複数回に分割して、複数の画素行で並行して実行する表示装置の駆動方法であって、
ある画素行において分割されて実行される複数回の検出動作のうちの最終回の検出動作を、並行して実行される前記複数の画素行のうちの１つ以上の画素行の検出動作よりも後に開始させる
ことを特徴とする表示装置の駆動方法。
【請求項６】
電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素を行列状に配置した画素アレイ部と、
前記駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧を検出する検出動作を、前記書き込みトランジスタによる前記映像信号の書き込み動作に先行する複数の水平期間に亘って複数回に分割して、複数の画素行で並行して実行する駆動手段と、
ある画素行において分割されて実行される複数回の検出動作のうちの最終回の検出動作を、並行して実行される前記複数の画素行のうちの１つ以上の画素行の検出動作よりも後に開始させる制御手段と
を備えた表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。
【００１２】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように、閾値補正機能を画素回路の各々に持たせる構成を採る有機ＥＬ表示装置では、駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧Ｖｇｓを検出する検出動作（便宜上、この検出動作を閾値補正動作と記述する）を画素行ごとに周期的に行うことになる。
【００１４】
この閾値補正動作を画素行ごとに１Ｈ（Ｈは水平期間）の期間内で実行するとした場合に、特に、表示装置の高精細化に対応して画素数が年々増加する傾向にあり、それに伴って１Ｈの時間が短くなってきているために、閾値補正期間としてその補正動作を確実に実行するのに十分な時間を確保するのが難しくなってきている。閾値補正期間として十分な時間を確保できないと、閾値補正動作を十分に実行できないことになる訳であるから、発光輝度の画素間でのばらつきを確実に補正できない（その詳細については後述する）。
【００１５】
そこで、本発明は、閾値補正期間として十分な時間を確保して閾値補正動作を確実に実行できるようにした表示装置、表示装置の駆動方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明は、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置され、前記駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧を検出する検出動作を、前記書き込みトランジスタによる前記映像信号の書き込み動作に先行する複数の水平期間に亘って複数回に分割して、複数の画素行で並行して実行する表示装置において、ある画素行において分割されて実行される複数回の検出動作のうちの最終回の検出動作を、並行して実行される前記複数の画素行のうちの１つ以上の画素行の検出動作よりも後に開始させることを特徴としている。
【００１７】
上記構成の表示装置および当該表示装置を有する電子機器において、書き込みトランジスタによる映像信号の書き込み動作に先行する複数の水平期間に亘って駆動トランジスタに定電流を流して当該駆動トランジスタのゲート−ソース間電圧を検出する検出動作（閾値補正動作）を複数回に分割して実行することで、その検出期間として十分な時間を確保できるため、閾値補正の動作を確実に実行できる。
【００１８】
ここで、複数回に分割して実行される各検出動作では、最終回の検出動作によって駆動トランジスタのゲート−ソース間電圧を当該駆動トランジスタの閾値電圧に最終的に収束させる動作が行われる訳であるが、検出動作の開始時には、収束すべき電圧に対する駆動トランジスタのゲート−ソース間電圧の差分が大きくなるため駆動トランジスタに大きな電流が流れ、これに起因して電源電位が変動する（揺れる）。
【００１９】
そこで、ある画素行で複数回に分割されて実行される複数回の検出動作のうち最終回の検出動作を、当該検出動作が並行して実行される他の画素行の１つ以上の検出動作よりも後に開始させることで、他の画素行の検出動作によって発生した電源電位の変動が収まった後に、ある画素行の最終回の検出動作が開始されることになるため、他の画素行の検出動作によって発生する電源電位の変動が、ある画素行の最終回の検出動作に対して及ぼす影響を最小限に抑えることができる。
【発明の効果】
【００２０】
本発明によれば、駆動トランジスタのゲート−ソース間電圧を検出する検出期間として十分な時間を確保することによって閾値補正の動作を確実に実行できる。また、複数回に分割されて実行される複数回の検出動作のうち最終回の検出動作を、検出動作が並行して実行される他の画素行の１つ以上の検出動作よりも後に開始させることで、ある画素行の最終回の検出動作に対する他の画素行の検出動作に起因する電源電位の変動の影響を最小限に抑えることができるため、当該電位変動による画質劣化を低減し、高画質な表示装置を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２２】
《第１実施形態》
図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。
【００２３】
図１に示すように、第１実施形態に係る有機ＥＬ表示装置１０Ａは、画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、画素アレイ部３０の各画素２０を駆動する駆動部、例えば書き込み走査回路４０、駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路（データ線駆動回路）８０とを有する構成となっている。
【００２４】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと駆動線３２−１〜３２−ｍと第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍがそれぞれ配線され、また画素列ごとに信号線（データ線）３５−１〜３５−ｎが配線されている。
【００２５】
画素アレイ部３０の各画素２０については、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合は、書き込み走査回路４０、駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路８０についても、画素アレイ部３０を形成する表示パネル上に実装することができる。
【００２６】
書き込み走査回路４０は、シフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに対して順次書き込み信号（走査信号）ＷＳ１〜ＷＳｍを供給して画素２０を行単位で順番に走査（線順次走査）する。
【００２７】
駆動走査回路５０は、シフトレジスタ等によって構成され、画素２０の発光駆動に際して、駆動線３２−１〜３２−ｍに対して順次駆動信号ＤＳ１〜ＤＳｍを供給する。第一，第二補正用走査回路６０，７０は、シフトレジスタ等によって構成され、後述する補正動作に当たって、第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍに対して第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍを適宜供給する。
【００２８】
水平駆動回路８０は、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、単に信号電圧Ｖｓｉｇと記述する場合もある）を、書き込み走査回路４０による走査に同期して信号線３５−１〜３５−ｎに供給する。この水平駆動回路８０は、例えば、信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
【００２９】
［画素構成；５Ｔｒ／１Ｃ］
図２は、画素２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込み（サンプリング）トランジスタ２３、スイッチングトランジスタ２４〜２６および保持容量２７を構成素子として有する、即ち５つのトランジスタと１つの容量素子からなる５Ｔｒ／１Ｃの画素構成となっている。
【００３０】
かかる構成の画素２０では、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２４としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２４〜２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３１】
有機ＥＬ素子２１は、カソード電極が第１の電源電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するための能動素子であり、ソース電極が有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。
【００３２】
書き込みトランジスタ２３は、一方の電極（ソース電極／ドレイン電極）が信号線３５（３５−１〜３５−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続され、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続されている。
【００３３】
スイッチングトランジスタ２４は、ソース電極が第２の電源電位Ｖｃｃｐ（ここでは、正の電源電位）に接続され、ドレイン電極が駆動トランジスタ２２のドレイン電極に接続され、ゲート電極が駆動線３２（３２−１〜３２−ｍ）に接続されている。
【００３４】
スイッチングトランジスタ２５は、ドレイン電極が書き込みトランジスタ２３の他方の電極（駆動トランジスタ２２のゲート電極）に接続され、ソース電極が第３の電源電位（基準電位／オフセット電位）Ｖｏｆｓに接続され、ゲート電極が第一補正用走査線３３（３３−１〜３３−ｍ）に接続されている。
【００３５】
スイッチングトランジスタ２６は、ドレイン電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、ソース電極が第４の電源電位Ｖｉｎｉ（ここでは、負の電源電位）に接続され、ゲート電極が第二補正用走査線３４（３４−１〜３４−ｍ）に接続されている。
【００３６】
保持容量２７は、一端が駆動トランジスタ２２のゲート電極と書き込みトランジスタ２３のドレイン電極との接続ノードＮ１２に接続され、他端が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続されている。
【００３７】
上述したように、５つのトランジスタ（２２〜２６）と１つの容量素子（２７）からなる５Ｔｒ／１Ｃの画素構成を採り、各構成素子（２１〜２７）が上記の接続関係にて接続された画素２０において、各構成素子は次のような作用をなす。
【００３８】
すなわち、書き込みトランジスタ２３は、導通状態（ＯＮ状態）となることにより、信号線３５を通して供給される映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。書き込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇは保持容量２７に保持される。スイッチングトランジスタ２４は導通状態になることにより、電源電位Ｖｃｃｐから駆動トランジスタ２２に電流を供給する。
【００３９】
駆動トランジスタ２２は、スイッチングトランジスタ２４が導通状態にあるときに、第２の電源電位Ｖｃｃｐから電流の供給を受けて、保持容量２７に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を駆動する（電流駆動）。
【００４０】
駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２１には、駆動トランジスタ２２から次式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2   ……（１）
【００４１】
ここに、Ｖｔｈは駆動トランジスタ２２の閾値電圧、μは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはソース電位を基準としてゲートに印加されるゲート−ソース間電圧である。
【００４２】
スイッチングトランジスタ２５，２６は適宜導通状態になることで、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈを保持容量２７に保持する。保持容量２７は、表示期間に亘って駆動トランジスタ２２のゲート−ソース間の電位差を保持する。
【００４３】
画素２０では、正常な動作を保証するための条件として、第４の電源電位Ｖｉｎｉは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｉｎｉ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。
【００４４】
また、有機ＥＬ素子２１のカソード電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｉｎｉ）のレベル関係となっている。
【００４５】
なお、上記の画素２０において、書き込み信号ＷＳと第一補正用走査信号ＡＺ１が同時に“Ｈ”レベルとなる期間が存在しないため、スイッチングトランジスタ２５を書き込みトランジスタ２３に共通化、電源電位Ｖｏｆｓの電源線を信号線３５に共通化できる。この場合、信号線３５より、第一補正用走査信号ＡＺ１がアクティブ状態にある期間に電源電位Ｖｏｆｓを供給し、書き込み信号ＷＳがアクティブ状態にある期間に映像信号の信号電圧Ｖｓｉｇを供給するようにすれば良い。
【００４６】
［画素構造］
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。
【００４７】
有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。
【００４８】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００４９】
図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。
【００５０】
［基本的な回路動作の説明］
続いて、５Ｔｒ／１Ｃの画素構成を採る画素２０を行列状に２次元配置してなる本実施形態に係るアクティブマトリックス型有機ＥＬ表示装置１０Ａの基本的な回路動作について、図４のタイミング波形図を用いて説明する。
【００５１】
図４には、ある画素行ｉの各画素２０を駆動する際に、書き込み走査回路４０から画素２０に与えられる書き込み信号ＷＳ（ＷＳ１〜ＷＳｍ）、駆動走査回路５０から画素２０に与えられる駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）および第一，第二補正用走査回路６０，７０から画素２０に与えられる第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ），ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）のタイミング関係、ならびに駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示している。
【００５２】
ここで、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６がＮチャネル型であるために、書き込み信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２については、高レベル（本例では、電源電位Ｖｃｃｐ；以下、“Ｈ”レベルと記述する）の状態をアクティブ状態とし、低レベル（本例では、電源電位Ｖｃａｔ（ＧＮＤ）；以下、“Ｌ”レベルと記述する）の状態を非アクティブ状態とする。また、スイッチングトランジスタ２４がＰチャネル型であるために、駆動信号ＤＳについては、“Ｌ”レベルの状態をアクティブ状態とし、“Ｈ”レベルの状態を非アクティブ状態とする。
【００５３】
（発光期間）
先ず、通常の発光期間（ｔ１７〜ｔ１８）においては、書き込み信号ＷＳ、駆動信号ＤＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２が共に“Ｌ”レベルにあるために、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６は非導通（ＯＦＦ）状態にあり、スイッチングトランジスタ２４が導通（ＯＮ）状態にある。
【００５４】
このとき、駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、電源電位Ｖｃｃｐからスイッチングトランジスタ２４を通して駆動トランジスタ２２へ、さらに当該駆動トランジスタ２２から有機ＥＬ素子２１に対して先述した式（１）で与えられる一定のドレイン・ソース間電流Ｉｄｓが供給される。
【００５５】
そして、時刻ｔ１８で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移することにより、スイッチングトランジスタ２４が非導通状態となり、駆動トランジスタ２２への電源電位Ｖｃｃｐからの電流供給が遮断されるため、有機ＥＬ素子２１の発光が停止し、非発光期間に入る。
【００５６】
（閾値補正準備期間）
スイッチングトランジスタ２４の非導通状態において、時刻ｔ１１（ｔ１９）で第一，第二補正用走査信号ＡＺ１，ＡＺ２が共に“Ｌ”レベルから“Ｈ”レベルに遷移することで、スイッチングトランジスタ２５，２６が導通状態となり、後述する駆動トランジスタ２２の閾値電圧Ｖｔｈ２２のばらつきを補正（キャンセル）するための閾値補正準備期間に入る。
【００５７】
スイッチングトランジスタ２５，２６は、どちらが先に導通状態になっても良い。スイッチングトランジスタ２５，２６が導通状態となることにより、駆動トランジスタ２２のゲート電極にはスイッチングトランジスタ２５を介して電源電位Ｖｏｆｓが印加され、駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）にはスイッチングトランジスタ２６を介して電源電位Ｖｉｎｉが印加される。
【００５８】
このとき、先述したように、Ｖｉｎｉ＜Ｖｃａｔ＋Ｖｔｈｅｌのレベル関係にあるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１には電流が流れず、非発光状態にある。また、駆動トランジスタ２２は、そのゲート−ソース間電圧ＶｇｓがＶｏｆｓ−Ｖｉｎｉという値をとる。ここで、先述したように、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈのレベル関係を満たしている。
【００５９】
このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを電源電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。そして、時刻ｔ１２で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングトランジスタ２６が非導通状態となって、閾値補正準備期間が終了する。
【００６０】
（閾値補正期間）
その後、時刻ｔ１３で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することにより、スイッチングトランジスタ２４が導通状態となるため、電源電位Ｖｃｃｐ→スイッチングトランジスタ２４→ノードＮ１１→保持容量２７→ノードＮ１２→スイッチングトランジスタ２５→電源電位Ｖｏｆｓの経路で電流が流れる。
【００６１】
このとき、駆動トランジスタ２２のゲート電位Ｖｇが電源電位Ｖｏｆｓに保持されており、駆動トランジスタ２２がカットオフするまで（導通状態から非導通状態になるまで）上記の経路で電流が流れ続けるため、ノードＮ１１の電位、即ち駆動トランジスタ２２のソース電位Ｖｓは、電源電位Ｖｉｎｉから時間の経過とともに徐々に上昇する。
【００６２】
そして、一定時間が経過し、ノードＮ１１とノードＮ１２との間の電位差、即ち駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈになったところで、駆動トランジスタ２２がカットオフする。これにより、駆動トランジスタ２２に電流が流れなくなるため、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち閾値電圧Ｖｔｈに相当する電圧が閾値補正用の電圧として保持容量２７に保持される。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
【００６３】
その後、時刻ｔ１４で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、同時に第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移することにより、スイッチングトランジスタ３４，３５が非導通状態になる。この時刻ｔ１３から時刻ｔ１４までの期間が、駆動トランジスタ２２に定電流を流して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち駆動トランジスタ２２の閾値電圧Ｖｔｈを検出して保持容量２７に保持する期間である。ここでは、便宜上、この一定期間ｔ１５−ｔ１６を閾値補正期間と呼ぶこととする。
【００６４】
スイッチングトランジスタ２４，２５が非導通状態になることで（時刻ｔ１４）、閾値補正期間の終了となる訳であるが、このとき、スイッチングトランジスタ２４がスイッチングトランジスタ２５よりも先に非導通状態になることで、駆動トランジスタ２２のゲート電位Ｖｇの変動を抑えることが可能となる。
【００６５】
（書き込み期間）
その後、時刻ｔ１５で書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、書き込みトランジスタ２３が導通状態となり、映像信号の信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、映像信号の信号電圧Ｖｓｉｇが書き込みトランジスタ２３によってサンプリングされ、保持容量２７に書き込まれる。
【００６６】
有機ＥＬ素子２１は容量成分を持っている。ここで、有機ＥＬ素子２１の容量成分の容量値をＣｏｌｅｄとし、保持容量２７の容量値をＣｓ、駆動トランジスタ２２の寄生容量の容量値をＣｐとすると、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、次式（２）のように決定される。
Ｖｇｓ＝｛Ｃｏｌｅｄ／（Ｃｏｌｅｄ＋Ｃｓ＋Ｃｐ）｝
・（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈ      ……（２）
【００６７】
一般に、有機ＥＬ素子２１の容量成分の容量値Ｃｏｌｅｄは、保持容量２７の容量値Ｃｓおよび駆動トランジスタ２２の寄生容量値Ｃｐに比べて十分に大きい。したがって、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓはほぼ（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈとなる。
【００６８】
また、保持容量２７の容量値Ｃｓが有機ＥＬ素子２１の容量成分の容量値Ｃｏｌｅｄに比べて十分に小さいため、信号電圧Ｖｓｉｇの大部分が保持容量２７に書き込まれる。正確には、映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のソース電位Ｖｓ、即ち電源電位Ｖｏｆｓとの差分Ｖｓｉｇ−Ｖｏｆｓが実効的な信号電圧Ｖｄａｔａとして書き込まれる。
【００６９】
この実効的な信号電圧Ｖｄａｔａ（＝Ｖｓｉｇ−Ｖｏｆｓ）は、保持容量２７に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量２７に保持される。このとき、保持容量２７の保持電圧は、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈとなる。ここで、理解を容易にするために、Ｖｏｆｓ＝０Ｖとすると、ゲート−ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈとなる。
【００７０】
このように、保持容量２７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化を補正することが可能になる。すなわち、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正（Ｖｔｈ補正）が行われる。その結果、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、当該閾値電圧Ｖｔｈのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるため、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７１】
（移動度補正期間）
書き込み信号ＷＳが“Ｈ”レベルにある状態において、時刻ｔ１６で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ２４が導通状態になることで、データ書き込み期間が終了し、駆動トランジスタ２２の移動度μのばらつきを補正する移動度補正期間に入る。この移動度補正期間は、書き込み信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とがオーバーラップする期間となる。
【００７２】
スイッチングトランジスタ２４が導通状態になることで、電源電位Ｖｃｃｐから駆動トランジスタ２２への電流供給が開始されるため、画素２０は非発光期間から発光期間に入る。このように、書き込みトランジスタ２３がまだ導通状態にある期間、即ちサンプリング期間の後部分と発光期間の先頭部分とが重なる期間ｔ１６−ｔ１７において、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われることになる。
【００７３】
なお、この移動度補正を行う発光期間の先頭部分ｔ１６−ｔ１７では、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇに固定された状態で、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓが流れる。ここで、Ｖｏｆｓ−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことで、有機ＥＬ素子２１が逆バイアス状態におかれるために、画素２０が発光期間に入っていても、有機ＥＬ素子２１が発光することはない。
【００７４】
移動度補正期間では、有機ＥＬ素子２１が逆バイアス状態にあることで、当該有機ＥＬ素子２１はダイオード特性ではなく単純な容量特性を示すようになる。したがって、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓは、保持容量２７の容量値Ｃｓと有機ＥＬ素子２１の容量成分の容量値Ｃｏｌｅｄとを合成した容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）に書き込まれていく。この書き込みにより、駆動トランジスタ２２のソース電位Ｖｓが上昇していく。図４のタイミング波形図では、ソース電位Ｖｓの上昇分をΔＶで表している。
【００７５】
このソース電位Ｖｓの上昇分ΔＶは、結局、保持容量２７に保持された駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓから差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用することになるので負帰還をかけられたことになる。すなわち、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。このとき、ゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶ＋Ｖｔｈとなる。
【００７６】
このように、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を当該駆動トランジスタ２２のゲート入力（ゲート−ソース間の電位Ｖｇｓ）に負帰還することで、各画素２０における駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ２２の移動度μのばらつきを補正することが可能になる。
【００７７】
ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間に移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなり、電流が流れにくくなる。つまり、移動度補正期間を調整することにより、移動度μの違う駆動トランジスタ２２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。
【００７８】
（発光期間）
その後、時刻ｔ１７で書き込み信号ＷＳが“Ｌ”レベルになり、書き込みトランジスタ２３が非導通状態になることで、移動度補正期間が終了し、有機ＥＬ素子２１の発光期間に入る。この発光期間では駆動トランジスタ２２のソース電位Ｖｓは、有機ＥＬ素子２１の駆動電圧まで上昇する。
【００７９】
このとき、駆動トランジスタ２２のゲート電極が信号線３５から切り離されてフローティング状態にあるため、駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２７によるブートストラップ動作により、ゲート電位Ｖｇもソース電位Ｖｓに連動して上昇する。その間、保持容量２７に保持されたゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶ＋Ｖｔｈの値を維持する。
【００８０】
そして、駆動トランジスタ２２のソース電位Ｖｓの上昇に伴い、有機ＥＬ素子２１の逆バイアス状態が解消されるため、駆動トランジスタ２２からのドレイン−ソース間電流Ｉｄｓの流入により、有機ＥＬ素子２１は実際に発光を開始する。
【００８１】
このときのドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの関係は、先述した式（１）のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入することによって次式（３）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）2 
＝ｋμ（Ｖｓｉｇ−ΔＶ）2                             ……（３）
上記の式（３）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。
【００８２】
この式（３）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しないことが分かる。
【００８３】
基本的に、ドレイン−ソース間電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Ｖｓｉｇに応じた輝度で発光する。
【００８４】
また、上記の式（３）から明らかなように、映像信号の信号電圧Ｖｓｉｇは、ドレイン−ソース間電流Ｉｄｓの駆動トランジスタ２２のゲート入力への負帰還によって帰還量ΔＶで補正されている。この帰還量ΔＶは、式（３）の係数部に位置する移動度μの効果を打ち消すように作用する。したがって、ドレイン−ソース間電流Ｉｄｓは、実質的に、映像信号の信号電圧Ｖｓｉｇのみに依存することになる。
【００８５】
すなわち、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ２２の移動度μの画素ごとのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。
【００８６】
最後に、時刻ｔ１８で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ２４が非導通状態になることで、電源電位Ｖｃｃｐの電源線からの駆動トランジスタ２２への電流供給が遮断され、発光期間が終了する。
【００８７】
以上により、１フィールド期間における閾値補正準備、閾値補正、データ書き込み、移動度補正および発光の一連の動作が終了する。そして、時刻ｔ１９（ｔ１１）で次のフィールドに移って再び閾値補正準備、閾値補正、データ書き込み、移動度補正および発光の一連の動作が繰り返して実行されることになる。
【００８８】
上述した一連の基本動作の説明から明らかなように、本実施形態に係る有機ＥＬ表示装置１０Ａは、有機ＥＬ素子２１の特性変動に対する補償、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正および駆動トランジスタ２２の移動度μの画素ごとのばらつきに対する補正の各機能を備えている。
【００８９】
電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０がマトリクス状に配置されてなる有機ＥＬ表示装置１０Ａにおいては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が変化してしまう。それがために、有機ＥＬ素子２１のアノード電極と駆動トランジスタ２２のソースとの接続ノードＮ１１の電位も変化する。
【００９０】
これに対し、上記構成の有機ＥＬ表示装置１０Ａでは、保持容量２７によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定値に保たれているため、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度が変化することはない（有機ＥＬ素子２１の特性変動に対する補償機能）。
【００９１】
また、映像信号の信号電圧Ｖｓｉｇが書き込まれる前に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧をあらかじめ保持容量２７に保持しておくことにより、駆動トランジスタ２２の閾値電圧Ｖｔｈをキャンセル（補正）し、当該閾値電圧Ｖｔｈのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるために、高画質の表示画像を得ることができる（駆動トランジスタ２２のＶｔｈ変動に対する補償（Ｖｔｈ補正）機能）。
【００９２】
さらに、移動度補正期間において、ドレイン−ソース間電流Ｉｄｓを駆動トランジスタ２２のゲート入力へ負帰還し、その帰還量ΔＶによって信号電圧Ｖｓｉｇを補正することにより、この帰還量ΔＶは、上記の式（３）の係数部に位置する移動度μの効果を打ち消すように作用する。
【００９３】
これにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消し、信号電圧Ｖｓｉｇのみに依存するドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるために、駆動トランジスタ２２の移動度μのばらつきや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる（駆動トランジスタ２２の移動度μに対する補償機能）。
【００９４】
［分割Ｖｔｈ補正］
ところで、近年、表示装置の高精細化に対応して画素数が年々増加する傾向にある。一例として、細かい地図や文字を表示する携帯電話機等のモバイル機器に搭載される表示装置として、高精細な表示装置の需要が高まってきており、表示装置の高精細化に伴って画素数が増加する。
【００９５】
表示装置を高精細化し、画素数が増えていくと、それに伴って１Ｈ（１水平期間）が短くなるため、閾値補正動作を画素行ごとに１Ｈ期間内で実行するとした場合、閾値補正期間として十分な時間を確保できなくなってくる。閾値補正期間が短いと、閾値補正動作に必要な電圧、即ち駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２７に保持できなくなるため、閾値補正動作を十分に実行できなく、所期の目的を達成できないことになる。
【００９６】
これに対し、書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込み動作に先行する複数の水平期間に亘って駆動トランジスタ２２に定電流を流して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを検出する検出動作、即ち閾値補正動作を複数回に分割して実行することで、閾値補正期間として十分な時間を確保し、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２７に保持できるようにする技術が考えられる。このように、信号電圧Ｖｓｉｇの書き込み動作に先行する複数の水平期間に亘って閾値補正動作を分割して実行する補正を分割Ｖｔｈ補正と呼ぶこととする。
【００９７】
この分割Ｖｔｈ補正では、信号電圧Ｖｓｉｇの書き込みに先行する複数の水平期間の数に応じて、複数の画素行の間で閾値補正動作を並行して実行することになる。図５に、信号電圧Ｖｓｉｇの書き込みに先行する３Ｈ期間に亘って閾値補正を分割して実行する場合のタイミング関係を示す。この場合は、３つの画素行間で閾値補正動作を並行して実行することになる。
【００９８】
より具体的には、１行目の画素行で３回目（３Ｈ目）の閾値補正を実行するとき、２行目の画素行では２回目（２Ｈ目）の閾値補正が実行され、３行目の画素行では１回目（１Ｈ目）の閾値補正が実行され、４行目以降同様に、３行周期で３つの画素行間で閾値補正動作が並行して実行されることになる（図５に矢印で示すタイミング）。
【００９９】
ところで、先述した基本的な回路動作の説明における閾値補正期間の動作説明から明らかなように、閾値補正動作では、先ず、駆動トランジスタ２２のゲート電位Ｖｇを電源電位Ｖｏｆｓに、ソース電位Ｖｓを電源電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化し、しかる後、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈに収束させ、保持容量２７に保持する動作が行われる。
【０１００】
したがって、分割Ｖｔｈ補正の各閾値補正動作において、１回目の閾値補正動作では、収束すべき電圧(駆動トランジスタ２２の閾値電圧Ｖｔｈ)に対する初期化後の駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ（＝Ｖｏｆｓ−Ｖｉｎｉ）の差分が最大となり、２回目以降の各閾値補正動作によってその差分が徐々に小さくなり、最終回の閾値補正動作によって駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに最終的に収束する（差分が０）。
【０１０１】
このことから明らかなように、分割Ｖｔｈ補正の各閾値補正動作の開始時は、収束すべき電圧に対する初期化後の駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの差分が大きい。当然のことながら、その差分は１回目の閾値補正動作のときが一番大きく、その差分によって駆動トランジスタ２２に大きな電流が流れる。特に、１回目の閾値補正動作の動作開始直後は上記差分が最大（＝Ｖｏｆｓ−Ｖｉｎｉ）であるため、駆動トランジスタ２２に大きな電流が流れる。そして、電源電位Ｖｃｃｐの電源線から駆動トランジスタ２２に大きな電流が流れることによって電源電位Ｖｃｃｐが変動する（揺れる）。
【０１０２】
分割Ｖｔｈ補正では、複数ライン（複数の画素行）で並行して閾値補正動作が行われ、図５の場合を例にとると、１行目の画素行の３回目（最終回）の閾値補正動作と２行目の画素行の２回目の閾値補正動作と３行目の画素行の１回目の閾値補正動作が並行して（同時に）実行されることになる。
【０１０３】
したがって、３行目の画素行の１回目の閾値補正動作のスタート時の電源電位Ｖｃｃｐの揺れが、１行目の画素行の３回目の閾値補正動作の画素および２行目の画素行の２回目の閾値補正動作の画素に対して影響を及ぼす。より具体的には、電源電位Ｖｃｃｐが揺れると、閾値補正動作を正常に行えないことになる
【０１０４】
特に、１行目の画素行では最終回の閾値補正動作となり、その閾値補正動作が正常に行えないということは、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束できず、ゲート−ソース間電圧Ｖｇｓとして最終的な電圧を確定できないということであり、その後の信号電圧Ｖｓｉｇの書き込み時に閾値電圧Ｖｔｈをキャンセルできないことになるため画質劣化を招く懸念がある。
【０１０５】
また、ブランキング期間が存在することから、１行目の画素行や最終行の画素行の近傍では、並行して閾値補正動作を行う画素行の数が異なるために、閾値補正動作でのスイッチングノイズによる飛込み電圧が変化し、輝度が変動する、すなわち、輝度均一性が悪くなるという懸念がある。
【０１０６】
そこで、本発明では、信号電圧Ｖｓｉｇの書き込み動作に先行する複数の水平期間に亘って閾値補正動作を分割して実行する分割Ｖｔｈ補正において、ある画素行で複数回に分割されて実行される複数回の閾値補正動作のうち最終回の閾値補正動作を、閾値補正動作が並行して実行される他の画素行の１つ以上の閾値補正動作よりも後に開始させる構成を採っている。
【０１０７】
この構成を採ることにより、他の画素行の閾値補正動作によって発生した電源電位の変動が収まった後に、ある画素行の最終回の閾値補正動作が開始されることになるため、他の画素行の閾値補正動作によって発生する電源電位の変動が、ある画素行の最終回の検出動作に対して及ぼす影響を最小限に抑えることができ、よって当該電位変動による画質劣化を低減することが可能になる。
【０１０８】
以下に、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作よりも後に開始させるための具体的な実施例について説明する。
【０１０９】
（実施例１）
信号電圧Ｖｓｉｇの書き込み動作に先行する複数の水平期間に亘って閾値補正動作を分割して実行する場合、分割された最終回の閾値補正動作が最も重要になってくる。その理由は、最終回以外の閾値補正動作ついては、その後に１回以上の閾値補正動作が実行されることになるため、スイッチングノイズ等に起因する電源電位の変動が再キャンセルされる可能性があるのに対して、最終回の閾値補正動作では駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓとして最終的な電圧を確定するためである。
【０１１０】
そこで、本実施例１では、図６のタイミングチャートに示すように、各画素行において最終回の閾値補正期間を決める駆動信号ＤＳのアクティブ期間（本例では、“Ｌ”レベル期間）の開始タイミングを図５の開始タイミングよりも所定時間ｔだけ遅らせて当該駆動信号ＤＳのパルス幅を、それ以前の閾値補正期間を決めるパルス幅よりも狭く設定することにより、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全ての閾値補正動作よりも後に開始させるようにしている。
【０１１１】
図６の例では、信号電圧Ｖｓｉｇの書き込み動作に先行する３Ｈの水平期間に亘って閾値補正動作を分割し、３つの画素行間で閾値補正動作を並行して実行する場合を例に挙げている。この場合は、例えば、１行目の画素行の最終回（３回目）の閾値補正動作が、他の２つの画素行の閾値補正動作、即ち２行目の２回目の閾値補正動作および３行目の１回目の閾値補正動作よりも後に開始することになる（図６に矢印で示すタイミング）。
【０１１２】
ここで、最終回の閾値補正動作の開始タイミングを、図５の開始タイミングよりも遅らせる所定時間ｔとしては、１回目の閾値補正動作の開始時に駆動トランジスタ２２に大きな電流が流れることに起因して発生する電源電位の変動が収束するのに要する時間に設定するのが好ましい。以下に説明する実施例においても同様である。
【０１１３】
このように、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全て（図６の例では、他の２つの画素行）の閾値補正動作、特に他の画素行の１回目の閾値補正動作よりも後に開始させることにより、１回目の閾値補正動作によって発生した大きな電源電位の変動が収まった後に最終回の閾値補正動作が開始されることになるため、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を最小限に抑えることができる。
【０１１４】
これにより、分割Ｖｔｈ補正によって閾値補正期間として十分な時間を確保しつつ、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を抑え、当該電位変動による画質劣化を低減することが可能になるため、高画質な有機ＥＬ表示装置を実現できることになる。
【０１１５】
また、閾値補正動作を複数に分割した場合、１回目の閾値補正動作での駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの電圧変動が最も大きく、電源電位の変動などの影響が生じやすい。そこで、少なくとも、ある画素行の最終回の閾値補正動作を、閾値補正動作が並行して実行される他の画素行の１回目の閾値補正動作よりも後に開始させることが、電源電位の変動などの影響を抑える上で好ましい。
【０１１６】
（実施例２）
本実施例２では、図７のタイミングチャートに示すように、最初回（１回目）の以外の閾値補正期間を決める駆動信号ＤＳのアクティブ期間の開始タイミングを図５の開始タイミングよりも所定時間ｔだけ遅らせて当該駆動信号ＤＳのパルス幅を、最初回の閾値補正期間を決めるパルス幅よりも狭く設定することにより、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作よりも後に開始させるようにしている。
【０１１７】
図７の例では、信号電圧Ｖｓｉｇの書き込み動作に先行する３Ｈの水平期間に亘って閾値補正動作を分割し３つの画素行間で閾値補正動作を並行して実行する場合を例に挙げている。この場合は、例えば、１行目の画素行の最終回（３回目）の閾値補正動作が、２行目の２回目の閾値補正動作と開始タイミングが同じになるものの、３行目（最終段）の１回目（最初回）の閾値補正動作よりも後に開始することになる（図７に矢印で示すタイミング）。
【０１１８】
本実施例２の場合にも、実施例１の場合と同様に、ある画素行の最終回の閾値補正動作が、分割数に対応した複数の画素行のうちの最終段の画素行の１回目の閾値補正動作よりも後に開始することになる、特に、１回目の閾値補正動作によって発生した大きな電源電位の変動が収まった後に開始することになり、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を抑えることができるため、電源電位の変動による画質劣化を低減することができる。
【０１１９】
特に、本実施例２の場合は、図７のタイミングチャートから明らかなように、最終段の画素行の１回目の閾値補正動作だけが、他の複数の画素行の各閾値補正動作（本例では、１段目の最終回の閾値補正動作と２段目の２回目の閾値補正動作）よりも先に開始することになり、最終段の画素行の１回目の閾値補正動作による電源電位の変動の影響を、１行目の終回の閾値補正動作だけでなく、２段目の２回目の閾値補正動作に対しても回避することができるため、実施例１の場合よりも好ましい。
【０１２０】
走査線走査回路の回路構成によっては、ある画素行の最終回の閾値補正動作のみの終了タイミングを変更するよりも、ある画素行の最終回の閾値補正動作を含む複数の画素行の各閾値補正動作を最終段の画素行の閾値補正動作よりも先に終了させるようにする方が容易な場合がある。例えば、奇数番目の画素行と偶数番目の画素行で時間差をつけることにより、このような回路構成の実現が可能である。
【０１２１】
なお、上記実施形態では、電気光学素子である例えば有機ＥＬ素子２１に加えて、駆動トランジスタ２２、駆動トランジスタ２３、スイッチングトランジスタ２４〜２６および保持容量２７を有する画素構成の画素２０を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。以下に、他の画素構成についていくつか例を挙げて説明する。
【０１２２】
［他の画素構成１；３Ｔｒ／１Ｃ］
図８は、他の画素構成１に係る画素２０Ａの回路構成を示す回路図であり、図２の画素２０と同等部分には同一符号を付して示している。図８に示すように、本構成例に係る画素２０Ａは、有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３、スイッチングトランジスタ２５および保持容量２７を構成素子として有する、即ち３つのトランジスタと１つの容量素子からなる３Ｔｒ／１Ｃの画素構成となっている。
【０１２３】
ここで、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５としてＮチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０１２４】
有機ＥＬ素子２１は、カソード電極が第１の電源電位ＶＳＳ（図２の電源電位Ｖｃａｓに相当、ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するためのものであり、ドレイン電極が電源供給線３６に接続され、ソース電極が有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。ここで、電源供給線３６の電位は、正側の電源電位ＶＤＤ（図２の電源電位Ｖｃｃｐに相当）と負側の電源電位ＶＳＳとに適宜切り替えられるようになっている。
【０１２５】
書き込みトランジスタ２３は、ソース電極が信号線３５に、ドレイン電極が駆動トランジスタ２２のゲート電極にそれぞれ接続されており、ゲート電極に書き込み信号ＷＳが印加される。スイッチングトランジスタ２５は、ドレイン電極が第３の電源電位Ｖｏｆｓに、ソース電極が書き込みトランジスタ２３のドレイン電極（駆動トランジスタ２２のゲート電極）にそれぞれ接続されており、ゲート電極に補正用走査信号ＡＺが印加される。
【０１２６】
保持容量２７は、一端が駆動トランジスタ２２のゲート電極（書き込みトランジスタ２３のドレイン電極）に接続され、他端が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。
【０１２７】
上述したように、３つのトランジスタ（２２，２３，２５）と１つの容量素子（２７）からなる３Ｔｒ／１Ｃの画素構成を採り、各構成素子（２１〜２３，２５，２７）が上記の接続関係にて接続された画素２０Ａにおいて、各構成素子は次のような作用をなす。
【０１２８】
書き込みトランジスタ２３は、導通状態となることにより、信号線３５を通して供給される映像信号の信号電圧Ｖｓｉｇ（＝Ｖｏｆｓ＋Ｖｄａｔａ；Ｖｄａｔａ＞０）をサンプリングして画素内に書き込む。この書き込まれた信号電圧Ｖｓｉｇは保持容量２７に保持される。
【０１２９】
駆動トランジスタ２２は、電源供給線３６の電位が電源電位ＶＤＤのときに導通状態となり、保持容量２７に保持されている映像信号の信号電圧Ｖｓｉｇに応じた駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を駆動する（電流駆動）。
【０１３０】
スイッチングトランジスタ２５は、適宜導通状態になることにより、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈに相当する電圧を保持容量２７に保持する。
【０１３１】
上記構成の画素２０Ａでは、駆動トランジスタ２２に電流を供給する電源供給線３６の電位を電源電位ＶＤＤに固定するのではなく、適当なタイミングで“Ｌ”レベル（本例では、電源電位ＶＳＳ）に振るようにすることで、電源供給線３６および駆動トランジスタ２２に、図２におけるスイッチングトランジスタ２４，２６の機能を持たせている。すなわち、電源電位ＶＤＤと電源電位ＶＳＳに切り替え可能な電源供給線３６の電位は、図２の画素２０のスイッチングトランジスタ２４を駆動する駆動信号ＤＳに相当する。
【０１３２】
画素２０Ａの回路構成によれば、図１の画素２０に比べて、画素１つにつきトランジスタ数を２個削減できるとともに、図２における駆動線３２および第二補正用走査線３４の各配線を削減できることになる。
【０１３３】
なお、上記構成の画素２０Ａにおいて、書き込み信号ＷＳと補正用走査信号ＡＺとが同時に“Ｈ”レベルとなる期間が存在しないため、スイッチングトランジスタ２５を書き込みトランジスタ２３に共通化、電源電位Ｖｏｆｓの電源線を信号線３５に共通化できる。この場合、信号線３５より、補正用走査信号ＡＺが“Ｈ”レベルに相当する期間に電源電位Ｖｏｆｓを供給し、書き込み信号ＷＳが“Ｈ”レベルに相当する期間に映像信号の信号電圧Ｖｓｉｇを供給するようにすれば良い。
【０１３４】
図９に、画素２０Ａを駆動する書き込み信号ＷＳ、駆動信号ＤＳおよび補正用走査信号ＡＺのタイミング関係、ならびに駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示す。
【０１３５】
図９のタイミング波形図では、時刻ｔ２１から時刻ｔ２７までの期間を１フィールド期間としている。そして、この１フィールド期間において、時刻ｔ２１−ｔ２２が閾値補正準備期間、時刻ｔ２２−ｔ２３が閾値補正期間、時刻ｔ２４−ｔ２５がデータ書き込み＋移動度補正期間、時刻ｔ２５−ｔ２６が有機ＥＬ素子２１の発光期間となる。
【０１３６】
すなわち、画素２０Ａでは、駆動信号ＤＳがＶＳＳレベルのときに補正用走査信号ＡＺが“Ｈ”レベルになることで（ｔ２１−ｔ２２）、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素間のばらつきを補正するための閾値補正準備が行われ、駆動信号ＤＳがＶｃｃｐレベルのときに補正用走査信号ＡＺが“Ｈ”レベルになることで（ｔ２２−ｔ２３）、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２７に保持する閾値補正が行われ、駆動信号ＤＳがＶｃｃｐレベルのときに書き込み信号ＷＳが“Ｈ”レベルになることで（ｔ２４−ｔ２５）、データＶｄａｔａの書き込みと駆動トランジスタ２２の移動度μの画素間のばらつきを補正する移動度補正が並行して行われることになる。
【０１３７】
このように、有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３、スイッチングトランジスタ２５および保持容量２７を構成素子として有する３Ｔｒ／１Ｃの画素構成の画素２０Ａにおいても、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正（キャンセル）する閾値補正および駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正を実行できる。これらの補正機能の実行により、駆動トランジスタ２２の特性ばらつきに起因する輝度差のない、高画質な有機ＥＬ表示装置を実現できる。
【０１３８】
さらに、書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込み動作に先行する複数の水平期間に亘って閾値補正動作を分割して実行する分割Ｖｔｈ補正を採用することで、閾値補正期間として十分な時間を確保し、閾値補正動作を確実に実行することができるため、さらなる画質の向上を図ることができる。
【０１３９】
ところで、上記構成の画素２０Ａを用いた有機ＥＬ表示装置においても、分割Ｖｔｈ補正を採用することで、図１０に矢印で示すように、１行目の画素行の最終回の閾値補正期間に最終行の画素行の１回目閾値補正動作が開始されるために、１行目の画素行の最終回の閾値補正動作では最終段の画素行の１回目の閾値補正動作による電源電位の変動の影響を受けることになり、これに伴い電源電位の揺れによって画質劣化を招く懸念がある。
【０１４０】
そこで、図１１に示すように、最終回の閾値補正期間を決める補正用走査信号ＡＺのアクティブ期間（本例では、“Ｈ”レベル期間）の開始タイミングを図１１の開始タイミングよりも所定時間ｔだけ遅くして当該補正用走査信号ＡＺのパルス幅を、それ以前の閾値補正期間を決めるパルス幅よりも狭く設定することで、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全ての閾値補正動作よりも後に開始させるようにしている。
【０１４１】
図１１の例では、信号電圧Ｖｓｉｇの書き込み動作に先行する４Ｈの水平期間に亘って閾値補正動作を分割し４つの画素行間で閾値補正動作を並行して実行する場合を例に挙げている。この場合は、例えば、１行目の画素行の最終回（４回目）の閾値補正動作が、他の３つの画素行の閾値補正動作、即ち２行目の３回目の閾値補正動作、３行目の２回目の閾値補正動作および４行目の１回目の閾値補正動作よりも後に開始することになる（図１１に矢印で示すタイミング）。
【０１４２】
このように、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全て（図１１の例では、他の３つの画素行）の閾値補正動作よりも後に開始させることにより、１回目の閾値補正動作によって発生した大きな電源電位の変動が収まった後に最終回の閾値補正動作が開始されることになるため、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を最小限に抑えることができる。
【０１４３】
これにより、分割Ｖｔｈ補正によって閾値補正期間として十分な時間を確保しつつ、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を抑え、当該電位変動による画質劣化を低減することが可能になるため、高画質な有機ＥＬ表示装置を実現できることになる。
【０１４４】
なお、３Ｔｒ／１Ｃの画素構成の画素２０Ａにおいても、図７の実施例２の場合のように、最初回の以外の閾値補正期間を決める補正用走査信号ＡＺのアクティブ期間の開始タイミングを図１０の開始タイミングよりも遅らせて当該補正用走査信号ＡＺのパルス幅を、最初回の閾値補正期間を決めるパルス幅よりも狭く設定することにより、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作よりも後に開始させるようにすることも可能である。
【０１４５】
また、本画素構成１に係る画素２０Ａの変形例として、スイッチングトランジスタ２５を削除する一方、信号線３５を通して映像信号の信号電圧Ｖｓｉｇと電源電位Ｖｏｆｓとを時分割で供給し、これらを書き込みトランジスタ２３によって時分割でサンプリングして画素２０Ａ内に書き込む構成を採ることも可能である。
【０１４６】
このような構成を採ることにより、書き込みトランジスタ２３にスイッチングトランジスタ２５の機能をも持たせることができるために、トランジスタ数をさらに削減できるとともに、図１，図２における第一補正用走査線３３の配線も削減できることになる。
【０１４７】
［他の画素構成２；５Ｔｒ／２Ｃ］
図１２は、他の画素構成２に係る画素２０Ｂの回路構成を示す回路図である。図１２に示すように、本構成例に係る画素２０Ｂは、有機ＥＬ素子５１に加えて、駆動トランジスタ５２、書き込みトランジスタ５３、スイッチングトランジスタ５４〜５６および容量５７，５８を構成素子として有する、即ち５つのトランジスタと２つの容量素子からなる５Ｔｒ／２Ｃの画素構成となっている。
【０１４８】
ここで、駆動トランジスタ５２としてＰチャネル型のＴＦＴが用いられ、書き込みトランジスタ５３およびスイッチングトランジスタ５４〜５６としてＮチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ５２、書き込みトランジスタ５３およびスイッチングトランジスタ５４〜５６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【０１４９】
有機ＥＬ素子５１は、カソード電極が電源電位ＶＳＳ（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ５２は、有機ＥＬ素子５１を電流駆動するためのものであり、ソース電極が電源電位ＶＤＤ（ここでは、正の電源電位）に接続されている。書き込みトランジスタ５３は、ソース電極が信号線３５に、ドレイン電極がノードＮ２１にそれぞれ接続されており、ゲート電極に書き込み信号ＷＳが適宜印加される。
【０１５０】
スイッチングトランジスタ５４は、ドレイン電極が駆動トランジスタ５２のドレイン電極に、ソース電極が有機ＥＬ素子５１のアノード電極にそれぞれ接続されており、ゲート電極に駆動信号ＤＳが適宜印加される。スイッチングトランジスタ５５は、駆動トランジスタ５２のゲート電極とソース電極との間に接続され、ゲート電極に第一補正用走査信号ＡＺ１が適宜印加される。
【０１５１】
スイッチングトランジスタ５６は、ドレイン電極が電源電位Ｖｏｆｓに、ソース電極がノードＮ２１にそれぞれ接続されており、ゲート電極に第二補正用走査信号ＡＺ２が適宜印加される。容量５７は、電源電位ＶＤＤとノードＮ２１との間に接続されている。容量５８は、ノードＮ２１と駆動トランジスタ５２のゲート電極との間に接続されている。
【０１５２】
図１３に、画素２０Ｂを駆動する書き込み信号ＷＳ、駆動信号ＤＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２のタイミング関係、ならびにノードＮ２１の電位Ｖｉｎおよび駆動トランジスタ５２のゲート電位Ｖｇの変化をそれぞれ示す。
【０１５３】
図１３のタイミング波形図では、時刻ｔ３１から時刻ｔ３８までの期間を１フィールド期間としている。そして、この１フィールド期間において、時刻ｔ３１−ｔ３２が閾値補正準備期間、時刻ｔ３２−ｔ３３が閾値補正期間、時刻ｔ３４−ｔ３５がデータ書き込み期間、時刻ｔ３６−ｔ３７が有機ＥＬ素子５１の発光期間となる。
【０１５４】
すなわち、上記構成の画素２０Ｂにおいては、書き込み信号ＷＳが“Ｌ”レベル、駆動信号ＤＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２が共に“Ｈ”レベルになることで（ｔ３１−ｔ３２）、駆動トランジスタ５２の閾値電圧Ｖｔｈのばらつきを補正するための閾値補正準備が行われ、駆動信号ＤＳが“Ｌ”レベルのときに第一，第二補正用走査信号ＡＺ１，ＡＺ２が“Ｈ”レベルになることで（ｔ３２−ｔ３３）、駆動トランジスタ５２の閾値電圧Ｖｔｈのばらつき補正が行われ、駆動信号ＤＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２が共に“Ｌ”レベルのときに書き込み信号ＷＳになることで（ｔ３４−ｔ３５）、データＶｄａｔａの書き込みが行われる。
【０１５５】
上記構成の画素２０Ｂにおいて、通常の発光期間（ｔ３６〜ｔ３７）では、書き込み信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２が共に“Ｌ”レベルに、駆動信号ＤＳが“Ｈ”レベルになることで、書き込みトランジスタ５３およびスイッチングトランジスタ５５，５６が非導通状態となり、スイッチングトランジスタ５４が導通状態となる。このとき、駆動トランジスタ５２は、飽和領域で動作するように設計されているために定電流源として動作する。
【０１５６】
その結果、駆動トランジスタ５２からスイッチングトランジスタ５４を通して、有機ＥＬ素子５１に対して先述した式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子５１が発光する。その後、時刻ｔ３７で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングトランジスタ５４が非導通状態となり、有機ＥＬ素子５１への電流供給経路が遮断されるため、有機ＥＬ素子５１の発光が停止し、非発光期間に入る。
【０１５７】
このように、有機ＥＬ素子５１に加えて、駆動トランジスタ５２、書き込みトランジスタ５３、スイッチングトランジスタ５４〜５６およびキャパシタ５７，５８を構成素子として有する５Ｔｒ／２Ｃの画素構成の画素２０Ｂにおいても、駆動トランジスタ５２の閾値電圧Ｖｔｈのばらつきを補正する閾値補正を実行できる。この閾値補正機能の実行により、駆動トランジスタ５２の特性ばらつきに起因する輝度差のない、高画質な有機ＥＬ表示装置を実現できる。
【０１５８】
ところで、上記構成の画素２０Ｂを用いた有機ＥＬ表示装置においても、分割Ｖｔｈ補正を採用することで、図１４に矢印で示すように、１行目の画素行の最終回の閾値補正期間に最終行の画素行の１回目閾値補正動作が開始されるために、１行目の画素行の最終回の閾値補正動作では最終段の画素行の１回目の閾値補正動作による電源電位の変動の影響を受けることになり、これに伴い電源電位の揺れによって画質劣化を招く懸念がある。
【０１５９】
そこで、図１５に示すように、最終回の閾値補正期間を決める第一，第二補正用走査信号ＡＺ１，ＡＺ２のアクティブ期間（本例では、“Ｈ”レベル期間）の開始タイミングを図１４の開始タイミングよりも所定時間ｔだけ遅くして当該補正用走査信号ＡＺ１，ＡＺ２のパルス幅を、それ以前の閾値補正期間を決めるパルス幅よりも狭く設定することで、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全ての閾値補正動作よりも後に開始させるようにしている。
【０１６０】
図１５の例では、信号電圧Ｖｓｉｇの書き込み動作に先行する３Ｈの水平期間に亘って閾値補正動作を分割し３つの画素行間で閾値補正動作を並行して実行する場合を例に挙げている。この場合は、例えば、１行目の画素行の最終回（３回目）の閾値補正動作が、他の２つの画素行の閾値補正動作、即ち２行目の２回目の閾値補正動作および３行目の１回目の閾値補正動作よりも後に開始することになる（図１５に矢印で示すタイミング）。
【０１６１】
このように、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全て（図１５の例では、他の２つの画素行）の閾値補正動作よりも後に開始させることにより、１回目の閾値補正動作によって発生した大きな電源電位の変動が収まった後に最終回の閾値補正動作が開始されることになるため、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を最小限に抑えることができる。
【０１６２】
これにより、分割Ｖｔｈ補正によって閾値補正期間として十分な時間を確保しつつ、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を抑え、当該電位変動による画質劣化を低減することが可能になるため、高画質な有機ＥＬ表示装置を実現できることになる。
【０１６３】
なお、５Ｔｒ／２Ｃの画素構成の画素２０Ｂにおいても、図７の実施例２の場合のように、最初回の以外の閾値補正期間を決める第一，第二補正用走査信号ＡＺ１，ＡＺ２のアクティブ期間の開始タイミングを図１４の開始タイミングよりも遅らせて当該補正用走査信号ＡＺ１，ＡＺ２のパルス幅を、最初回の閾値補正期間を決めるパルス幅よりも狭く設定することにより、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作よりも後に開始させるようにすることも可能である。
【０１６４】
［他の画素構成３；４Ｔｒ／２Ｃ］
図１６は、他の画素構成３に係る画素２０Ｃの回路構成を示す回路図であり、図中、図１２と同等部分には同一符号を付して示している。図１６に示すように、本構成例に係る画素２０Ｃは、有機ＥＬ素子５１に加えて、駆動トランジスタ５２、書き込みトランジスタ５３、スイッチングトランジスタ５４，５５および容量５７，５８を構成素子として有する、即ち４つのトランジスタと２つの容量素子からなる４Ｔｒ／２Ｃの画素構成となっている。
【０１６５】
すなわち、本画素構成３に係る画素２０Ｃは、画素構成例２に係る画素２０Ｂにおけるスイッチングトランジスタ５６を省略し、当該スイッチングトランジスタ５６の機能を書き込みトランジスタ５３に持たせるとともに、信号線３５を通して映像信号の信号電圧Ｖｓｉｇと電源電位Ｖｏｆｓとを時分割で供給し、これらを書き込みトランジスタ２３によって時分割でサンプリングして画素２０Ｃ内に書き込む構成となっている。
【０１６６】
図１７に、画素２０Ｃを駆動する書き込み信号ＷＳ、駆動信号ＤＳおよび補正用走査信号ＡＺのタイミング関係、信号線３５の電位（Ｖｓｉｇ／Ｖｏｆｓ）ならびにノードＮ２１の電位Ｖｉｎおよび駆動トランジスタ５２のゲート電位Ｖｇの変化をそれぞれ示す。
【０１６７】
図１７のタイミング波形図では、時刻ｔ４１から時刻ｔ４８までの期間を１フィールド期間としている。そして、この１フィールド期間において、時刻ｔ４１−ｔ４２が閾値補正準備期間、時刻ｔ４２−ｔ４３が閾値補正期間、時刻ｔ４４−ｔ４５がデータ書き込み期間、時刻ｔ４６−ｔ４７が有機ＥＬ素子５１の発光期間となる。
【０１６８】
すなわち、信号線３５の電位が電源電位Ｖｏｆｓのときに、書き込み信号ＷＳ、駆動信号ＤＳおよび補正用走査信号ＡＺが共に“Ｈ”レベルになることで（ｔ４１−ｔ４２）、駆動トランジスタ５２の閾値電圧Ｖｔｈの画素間のばらつきを補正するための閾値補正準備が行われ、信号線３５の電位が電源電位Ｖｏｆｓのときに、書き込み信号ＷＳおよび補正用走査信号ＡＺが共に“Ｈ”レベルになることで（ｔ４２−ｔ４３）、駆動トランジスタ５２の閾値電圧Ｖｔｈに相当する電圧を保持する閾値補正が行われ、信号線３５の電位が映像信号の信号電圧Ｖｓｉｇのときに、書き込み信号ＷＳが“Ｈ”レベルになることで（ｔ４４−ｔ４５）、信号電圧Ｖｓｉｇ（データＶｄａｔａ）の書き込みが行われる。
【０１６９】
このように、有機ＥＬ素子５１に加えて、駆動トランジスタ５２、書き込みトランジスタ５３、スイッチングトランジスタ５４，５５および容量５７，５８を構成素子として有する４Ｔｒ／２Ｃの画素構成の画素２０Ｃにおいても、駆動トランジスタ５２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正（キャンセル）する閾値補正を実行できる。この閾値補正機能の実行により、駆動トランジスタ５２の特性ばらつきに起因する輝度差のない、高画質な有機ＥＬ表示装置を実現できる。
【０１７０】
さらに、書き込みトランジスタ５３による映像信号の信号電圧Ｖｓｉｇの書き込み動作に先行する複数の水平期間に亘って閾値補正動作を分割して実行する分割Ｖｔｈ補正を採用することで、閾値補正期間として十分な時間を確保し、閾値補正動作を確実に実行することができるため、さらなる画質の向上を図ることができる。
【０１７１】
ところで、上記構成の画素２０Ｃを用いた有機ＥＬ表示装置においても、分割Ｖｔｈ補正を採用することで、図１８に矢印で示すように、１行目の画素行の最終回の閾値補正期間に最終行の画素行の１回目閾値補正動作が開始されるために、１行目の画素行の最終回の閾値補正動作では最終段の画素行の１回目の閾値補正動作による電源電位の変動の影響を受けることになり、これに伴い電源電位の揺れによって画質劣化を招く懸念がある。
【０１７２】
そこで、図１９に示すように、最終回の閾値補正期間を決める補正用走査信号ＡＺのアクティブ期間（本例では、“Ｈ”レベル期間）の開始タイミングを図１７の開始タイミングよりも所定時間ｔだけ遅くして当該補正用走査信号ＡＺのパルス幅を、それ以前の閾値補正期間を決めるパルス幅よりも狭く設定することで、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全ての閾値補正動作よりも後に開始させるようにしている。
【０１７３】
図１９の例では、信号電圧Ｖｓｉｇの書き込み動作に先行する４Ｈの水平期間に亘って閾値補正動作を分割し４つの画素行間で閾値補正動作を並行して実行する場合を例に挙げている。この場合は、例えば、１行目の画素行の最終回（４回目）の閾値補正動作が、他の３つの画素行の閾値補正動作、即ち２行目の３回目の閾値補正動作、３行目の２回目の閾値補正動作および４行目の１回目の閾値補正動作よりも後に開始することになる（図１９に矢印で示すタイミング）。
【０１７４】
このように、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全て（図１９の例では、他の３つの画素行）の閾値補正動作よりも後に開始させることにより、１回目の閾値補正動作によって発生した大きな電源電位の変動が収まった後に最終回の閾値補正動作が開始されることになるため、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を最小限に抑えることができる。
【０１７５】
これにより、分割Ｖｔｈ補正によって閾値補正期間として十分な時間を確保しつつ、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を抑え、当該電位変動による画質劣化を低減することが可能になるため、高画質な有機ＥＬ表示装置を実現できることになる。
【０１７６】
なお、４Ｔｒ／２Ｃの画素構成の画素２０Ｃにおいても、図７の実施例２の場合のように、最初回の以外の閾値補正期間を決める補正用走査信号ＡＺのアクティブ期間の開始タイミングを図１８の開始タイミングよりも遅らせて当該補正用走査信号ＡＺのパルス幅を、最初回の閾値補正期間を決めるパルス幅よりも狭く設定することにより、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作よりも後に開始させるようにすることも可能である。
【０１７７】
画素２０の他の画素構成としては、上述した画素構成１〜３に限られるものではない。すなわち、本発明は、電気光学素子に加えて、少なくとも、電気光学素子を駆動する駆動トランジスタと、映像信号の信号電圧を書き込む書き込みトランジスタと、駆動トランジスタのゲートに接続され、書き込みトランジスタによって書き込まれる映像信号の信号電圧を保持する保持容量とを含む画素構成の画素がマトリクス状に２次元配置されてなり、閾値補正機能を有する表示装置全般に適用可能である。
【０１７８】
《第２実施形態》
図２０は、本発明の第２実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図１および図２と同等部分には同一符号を付して示している。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。
【０１７９】
本実施形態に係る有機ＥＬ表示装置１０Ｂは、画素２０Ｄが行列状に２次元配置されてなる画素アレイ部３０の各画素を駆動する駆動部として、書き込み走査回路４０と電源供給走査回路９０を有する構成となっている。
【０１８０】
電源供給走査回路９０は、画素行ごとに配線された電源供給線３６を通して適宜、第１電位Ｖｃｃｐ（例えば、正側電源電位ＶＤＤ）とこれよりも低い第２電位Ｖｉｎｉ（例えば、負側電源電位ＶＳＳ）を選択的に画素２０Ｄに供給する。すなわち、電源供給線３６の電位ＤＳは、第１電位Ｖｃｃｐと第２電位Ｖｉｎｉを選択的にとる。
【０１８１】
［画素構成；２Ｔｒ／１Ｃ］
画素２０Ｄは、２つのトランジスタと１つの容量素子からなる２Ｔｒ／１Ｃの画素構成となっている。すなわち、図２０に示すように、画素２０Ｄは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２７を有する構成となっている。
【０１８２】
有機ＥＬ素子２１は、全ての画素２０Ｄに対して共通に配線された共通電源供給線３７にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が電源供給線３６に接続されている。
【０１８３】
書き込みトランジスタ２３は、ゲート電極が走査線３１に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３５に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。保持容量２７は、一端が駆動トランジスタ２２のゲート電極に接続され、他端が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。
【０１８４】
上記構成の画素２０Ｄにおいて、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される走査信号ＷＳに応答して導通状態となることで、信号線３５を通して水平駆動回路８０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは電源電位Ｖｏｆｓをサンプリングして画素内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは電源電位Ｖｏｆｓは保持容量２７に保持される。
【０１８５】
駆動トランジスタ２２は、電源供給線３６の電位ＤＳが第１電位Ｖｃｃｐにあるとき、電源供給線３６から電流の供給を受けて、保持容量２７に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。
【０１８６】
［基本的な回路動作の説明］
続いて、上記構成の画素２０Ｄを行列状に２次元配置してなる本実施形態に係るアクティブマトリックス型有機ＥＬ表示装置１０Ｂの基本的な回路動作について、図２１のタイミング波形図を用いて説明する。
【０１８７】
図２１のタイミングチャートでは、時間軸を共通にして、１Ｈ（Ｈは水平時間）における走査線３１の電位（走査信号）ＷＳの変化、電源供給線３６の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。
【０１８８】
（発光期間）
図２１のタイミング波形図において、時刻ｔ５１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３６の電位ＤＳが高電位Ｖｃｃｐ（第１電位）にあり、また、書き込みトランジスタ２３が非導通状態にある。このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているため、電源供給線３６から駆動トランジスタ２２を通して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【０１８９】
（閾値補正準備期間）
そして、時刻ｔ５１になると、線順次走査の新しいフィールドに入り、電源供給線３６の電位ＤＳが高電位Ｖｃｃｐから信号線３５のオフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉ（第２電位）に切り替わる。
【０１９０】
ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３７の電位をＶｃａｔとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【０１９１】
次に、時刻ｔ５２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路８０から信号線３５に対して電源電位Ｖｏｆｓが供給されているため、駆動トランジスタ２２のゲート電位Ｖｇが電源電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、電源電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【０１９２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、先述した閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈと設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇを電源電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。
【０１９３】
（閾値補正期間）
次に、時刻ｔ５３で、電源供給線３６の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２７に書き込まれる。
【０１９４】
ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２７に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２７側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３７の電位Ｖｃａｔを設定しておくこととする。
【０１９５】
次に、時刻ｔ５４で走査線３１の電位ＷＳが低電位側に遷移することで、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【０１９６】
（書き込み期間／移動度補正期間）
次に、時刻ｔ５５で、信号線３５の電位が電源電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ５６で、走査線３１の電位ＷＳが高電位側に遷移することで、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素内に書き込む。
【０１９７】
この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。
【０１９８】
このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３６から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の容量Ｃｏｌｅｄに流れ込み、よって当該容量Ｃｏｌｅｄの充電が開始される。
【０１９９】
有機ＥＬ素子２１の容量Ｃｏｌｅｄの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。
【０２００】
やがて、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２７に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【０２０１】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【０２０２】
より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。
【０２０３】
（発光期間）
次に、時刻ｔ５７で走査線３１の電位ＷＳが低電位側に遷移することで、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は信号線３５から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【０２０４】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２７のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ５８で信号線３５の電位が映像信号の信号電圧Ｖｓｉｇから電源電位Ｖｏｆｓに切り替わる。
【０２０５】
このように、有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２７を構成素子として有する２Ｔｒ／１Ｃの画素構成の画素２０Ｄにおいても、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正（キャンセル）する閾値補正および駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正を実行できる。これらの補正機能の実行により、駆動トランジスタ２２の特性ばらつきに起因する輝度差のない、高画質な有機ＥＬ表示装置を実現できる。
【０２０６】
また、２Ｔｒ／１Ｃの画素構成の画素２０Ｄを用いた有機ＥＬ表示装置１０Ｂにおいても、閾値補正期間として十分な時間を確保し、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持容量２７に保持できるようにするために、先述した分割Ｖｔｈ補正の駆動法を採ることができる。これにより、閾値補正期間として十分な時間を確保し、閾値補正動作を確実に実行することができるため、さらなる画質の向上を図ることができる。
【０２０７】
ところで、上記構成の画素２０Ｄを用いた有機ＥＬ表示装置１０Ｂにおいても、分割Ｖｔｈ補正を採用することで、図２２に矢印で示すように、１行目の画素行の最終回の閾値補正期間に最終行の画素行の１回目閾値補正動作が開始されるために、１行目の画素行の最終回の閾値補正動作では最終段の画素行の１回目の閾値補正動作による電源電位の変動の影響を受けることになり、これに伴い電源電位の揺れによって画質劣化を招く懸念がある。
【０２０８】
そこで、図２３に示すように、最終回の閾値補正期間を決める走査信号ＷＳのアクティブ期間（本例では、“Ｈ”レベル期間）の開始タイミングを図２２の開始タイミングよりも所定時間ｔだけ遅くして当該走査信号ＷＳのパルス幅を、それ以前の閾値補正期間を決めるパルス幅よりも狭く設定することで、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全ての閾値補正動作よりも後に開始させるようにしている。
【０２０９】
図２３の例では、信号電圧Ｖｓｉｇの書き込み動作に先行する４Ｈの水平期間に亘って閾値補正動作を分割し４つの画素行間で閾値補正動作を並行して実行する場合を例に挙げている。この場合は、例えば、１行目の画素行の最終回（４回目）の閾値補正動作が、他の３つの画素行の閾値補正動作、即ち２行目の３回目の閾値補正動作、３行目の２回目の閾値補正動作および４行目の１回目の閾値補正動作よりも後に開始することになる（図２３に矢印で示すタイミング）。
【０２１０】
このように、最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作、好ましくは他の画素行の全て（図２３の例では、他の３つの画素行）の閾値補正動作よりも後に開始させることにより、１回目の閾値補正動作によって発生した大きな電源電位の変動が収まった後に最終回の閾値補正動作が開始されることになるため、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を最小限に抑えることができる。
【０２１１】
これにより、分割Ｖｔｈ補正によって閾値補正期間として十分な時間を確保しつつ、閾値補正動作でのスイッチングノイズ等に起因する電源電位の変動を抑え、当該電位変動による画質劣化を低減することが可能になるため、高画質な有機ＥＬ表示装置を実現できることになる。
【０２１２】
なお、２Ｔｒ／１Ｃの画素構成の画素２０Ｄにおいても、図７の実施例２の場合のように、最初回の以外の閾値補正期間を決める走査信号ＷＳのアクティブ期間の開始タイミングを図２２の開始タイミングよりも遅らせて当該走査信号ＷＳのパルス幅を、最初回の閾値補正期間を決めるパルス幅よりも狭く設定することにより、ある画素行の最終回の閾値補正動作を他の画素行の１つ以上の閾値補正動作よりも後に開始させるようにすることも可能である。
【０２１３】
なお、上記各実施形態では、画素２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０２１４】
［適用例］
以上説明した本発明による表示装置は、一例として、図２４〜図２８に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０２１５】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した第１，第２実施形態の説明から明らかなように、本発明による表示装置は、画質の向上を図ることができるために、各種の電子機器において、良質な画像表示を行うことができる利点がある。
【０２１６】
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０２１７】
以下に、本発明が適用される電子機器の具体例について説明する。
【０２１８】
図２４は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０２１９】
図２５は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０２２０】
図２６は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０２２１】
図２７は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０２２２】
図２８は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。
【図面の簡単な説明】
【０２２３】
【図１】本発明の第１実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】５Ｔｒ／１Ｃの画素の回路構成を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】第１実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図５】５Ｔｒ／１Ｃの画素構成の有機ＥＬ表示装置における分割Ｖｔｈ補正での本発明を適用しない場合のタイミング関係を示すタイミングチャートである。
【図６】実施例１に係るタイミングチャートである。
【図７】実施例２に係るタイミングチャートである。
【図８】他の画素構成１（３Ｔｒ／１Ｃ）に係る画素の回路構成を示す回路図である。
【図９】３Ｔｒ／１Ｃの画素構成の有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１０】３Ｔｒ／１Ｃの画素構成の有機ＥＬ表示装置における分割Ｖｔｈ補正での本発明を適用しない場合のタイミングチャートである。
【図１１】３Ｔｒ／１Ｃの画素構成の有機ＥＬ表示装置における分割Ｖｔｈ補正での本発明を適用した場合のタイミングチャートである。
【図１２】他の画素構成２（５Ｔｒ／２Ｃ）に係る画素の回路構成を示す回路図である。
【図１３】５Ｔｒ／２Ｃの画素構成の有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１４】５Ｔｒ／２Ｃの画素構成の有機ＥＬ表示装置における分割Ｖｔｈ補正での本発明を適用しない場合のタイミングチャートである。
【図１５】５Ｔｒ／２Ｃの画素構成の有機ＥＬ表示装置における分割Ｖｔｈ補正での本発明を適用した場合のタイミングチャートである。
【図１６】他の画素構成３（４Ｔｒ／２Ｃ）に係る画素の回路構成を示す回路図である。
【図１７】４Ｔｒ／２Ｃの画素構成の有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図１８】４Ｔｒ／２Ｃの画素構成の有機ＥＬ表示装置の分割Ｖｔｈ補正に対する本発明適用前のタイミングチャートである。
【図１９】４Ｔｒ／２Ｃの画素構成の有機ＥＬ表示装置の分割Ｖｔｈ補正に対する本発明適用後のタイミングチャートである。
【図２０】本発明の第２実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２１】第２実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミング波形図である。
【図２２】２Ｔｒ／１Ｃの画素構成の有機ＥＬ表示装置の分割Ｖｔｈ補正に対する本発明適用前のタイミングチャートである。
【図２３】２Ｔｒ／１Ｃの画素構成の有機ＥＬ表示装置の分割Ｖｔｈ補正に対する本発明適用後のタイミングチャートである。
【図２４】本発明が適用されるテレビを示す斜視図である。
【図２５】本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２６】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図２７】本発明が適用されるビデオカメラを示す斜視図である。
【図２８】本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０２２４】
１０Ａ，１０Ｂ…有機ＥＬ表示装置、２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ…画素、２１，５１…有機ＥＬ素子、２２，５２…駆動トランジスタ、２３，５３…書き込み（サンプリング）トランジスタ、２４〜２６，５４〜５６…スイッチングトランジスタ、２７…保持容量、３０…画素アレイ部、４０…書き込み走査回路、５０…駆動走査回路、６０…第一補正用走査回路、７０…第二補正用走査回路、８０…水平駆動回路（データ線駆動回路）、９０…電源供給走査回路
【図１】
2008292786.tif 000003
【図２】
2008292786.tif 000004
【図３】
2008292786.tif 000005
【図４】
2008292786.tif 000006
【図５】
2008292786.tif 000007
【図６】
2008292786.tif 000008
【図７】
2008292786.tif 000009
【図８】
2008292786.tif 000010
【図９】
2008292786.tif 000011
【図１０】
2008292786.tif 000012
【図１１】
2008292786.tif 000013
【図１２】
2008292786.tif 000014
【図１３】
2008292786.tif 000015
【図１４】
2008292786.tif 000016
【図１５】
2008292786.tif 000017
【図１６】
2008292786.tif 000018
【図１７】
2008292786.tif 000019
【図１８】
2008292786.tif 000020
【図１９】
2008292786.tif 000021
【図２０】
2008292786.tif 000022
【図２１】
2008292786.tif 000023
【図２２】
2008292786.tif 000024
【図２３】
2008292786.tif 000025
【図２４】
2008292786.tif 000026
【図２５】
2008292786.tif 000027
【図２６】
2008292786.tif 000028
【図２７】
2008292786.tif 000029
【図２８】
2008292786.tif 000030