(57)【要約】【課題】不揮発性磁気記憶装置の製造方法において、リソグラフィーを行わずに自己整合的な形成方法で磁気記憶素子を製造することを可能とする。【解決手段】磁気記憶素子３を備えた不揮発性磁気記憶装置の製造方法であって、基板上に形成された第１絶縁膜４１に表面が露出する導電体５１を形成し、この導電体５１の上部を除去して、導電体５１上の第１絶縁膜４１に凹部５２を形成し、この凹部５２内を含む第１絶縁膜４１上に、磁気記憶素子３を形成するための磁気記憶素子膜６１およびキャップ膜３７を、導電体５１上のキャップ膜３７上面に窪み３８を有するように形成し、窪み３８内に第２絶縁膜４２を形成した後、第２絶縁膜４２をマスクにしてキャップ層３７および磁気記憶素子膜６１を除去加工して、凹部５２内に残した磁気記憶素子膜６１で、キャップ膜３７を載せた磁気記憶素子３を形成する。【選択図】図２
2008021816.tif 000002
【特許請求の範囲】
【請求項１】
磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層を有する磁気記憶素子を備えた不揮発性磁気記憶装置の製造方法であって、
前記磁気記憶素子の製造工程は、
基板上に形成された第１絶縁膜に表面が露出する導電体を形成する工程と、
前記導電体の上部を除去して、前記導電体上の前記第１絶縁膜に凹部を形成する工程と、
前記凹部内を含む前記第１絶縁膜上に、前記磁気記憶素子を形成するための磁気記憶素子膜およびキャップ膜を、前記導電体上の該キャップ膜上面に窪みを有するように形成する工程と、
前記窪み内に第２絶縁膜を形成する工程と、
前記第２絶縁膜をマスクにして前記キャップ層および前記磁気記憶素子膜を除去加工して、前記凹部内に残した前記磁気記憶素子膜で、前記キャップ膜を載せた磁気記憶素子を形成する工程と
を備えたことを特徴とする不揮発性磁気記憶装置の製造方法。
【請求項２】
前記導電体および前記凹部を形成する工程は、
前記導電体を形成するための導電膜を前記第１絶縁膜に形成した凹部を埋め込むように前記第１絶縁膜上に形成する工程と、
研磨技術によって、前記第１絶縁膜上の余剰な前記導電膜を除去して、前記凹部内に前記導電膜からなる前記導電体を形成する工程とからなり、
前記研磨技術において、前記導電膜に対してオーバー研磨を行うことで、前記導電体上の前記第１絶縁膜に前記凹部を形成する
ことを特徴とする請求項１記載の不揮発性磁気記憶装置の製造方法。
【請求項３】
前記導電体および前記凹部を形成する工程は、
前記導電体を形成するための導電膜を前記第１絶縁膜に形成した凹部を埋め込むように前記第１絶縁膜上に形成する工程と、
研磨技術によって、前記第１絶縁膜上の余剰な前記導電膜を除去して、前記凹部内に前記導電膜からなる前記導電体を形成する工程と、
前記導電体を除去加工することで前記導電体上の前記第１絶縁膜に前記凹部を形成する工程と
を備えたことを特徴とする請求項１記載の不揮発性磁気記憶装置の製造方法。
【請求項４】
前記窪み内に第２絶縁膜を形成する工程は、
前記キャップ膜上に前記窪み埋め込むように前記第２絶縁膜を形成する工程と、
前記第２絶縁膜を研磨して、前記窪み内部のみに上記第２絶縁膜を残す
ことを特徴とする請求項１記載の不揮発性磁気記憶装置の製造方法。
【請求項５】
前記第２絶縁膜をマスクにして前記キャップ層を除去加工する工程と、
前記キャップ層をマスクにして前記磁気記憶素子膜を除去加工し、前記窪み内に残した前記磁気記憶素子膜で磁気記憶素子を形成する
ことを特徴とする請求項１記載の不揮発性磁気記憶装置の製造方法。
【請求項６】
前記凹部を、楕円形状もしくは長方形状に形する
ことを特徴とする請求項１記載の不揮発性磁気記憶装置の製造方法。
【請求項７】
前記磁気記憶素子を形成した後、
前記磁気記憶素子を被覆するように前記第１絶縁膜上に第３絶縁膜を被覆する工程と、
前記第３絶縁膜を除去して平坦化するとともに前記キャップ膜を露出させる工程と
を備えたことを特徴とする請求項１記載の不揮発性磁気記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層を有する磁気記憶素子を備えた不揮発性磁気記憶装置の製造方法に関する。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリ素子やロジック素子などは、高集積化、高速化、低電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠だと考えられている。電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは個人の重要な情報を保護できる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるよう設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば消費電力とメモリの無駄を無くすことができる。また電源を入れると瞬時に起動できる「インスタント・オン」機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００３】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory）などが挙げられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いという欠点がある。一方、ＦＲＡＭは、書き換え可能回数が１テラ（Ｔ）回〜１００テラ（Ｔ）回で、完全にＳＲＡＭ、ＤＲＡＭを置き換えるには耐久性が低いという問題点があり、また強誘電体キャパシタの微細加工が難しいという問題点が指摘されている。
【０００４】
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭとよばれる磁気メモリである。この磁気メモリは、近年のＴＭＲ（Tunnel Magnetoresistance）材料の特性向上により、注目を集めるようになってきている（例えば、非特許文献１参照。）。
【０００５】
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大である。またアクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。
【０００６】
ここで、一般的なＭＲＡＭの構成を図７の模式的斜視図によって説明する。
【０００７】
図７に示すように、シリコン基板等からなる半導体基体１１０には素子分離層１０２が形成され、この素子分離層１０２により分離された領域に、各メモリセルを選択するための選択用トランジスタが形成されている。すなわち、半導体基体１１０上にゲート絶縁膜（図示せず）を介してゲート電極１０１が形成され、そのゲート電極１０１の一方側に半導体基体１１０にドレイン領域１０８が形成され、他方側に半導体基体１１０にソース領域１０７が形成されている。また、ゲート電極１０１の上方には、ゲート電極のゲート幅方向に延びるワード線１０５が設けられている。上記ドレイン領域１０８は、二つの選択用トランジスタの共通ドレインとなっている。このドレイン領域１０８には、配線１０９が接続されている。
【０００８】
上記ワード線１０５の上方にはこのワード線１０５と交差するようにビット線１０６が形成されている。このワード線１０５とビット線１０６との間には、ビット線１０６に接続されるもので、磁化の向きが反転する記録層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成されている。さらに、磁気記憶素子１０３の下部側には、上記ビット線１０６と平行に配設されたバイパス線１１１の一端が接続され、このバイパス線１１１の他端側はコンタクト１０４を介して上記ソース領域１０７に電気的に接続されている。
【０００９】
上記ＭＲＡＭでは、ワード線１０５およびビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記録層の磁化方向を反転させて、情報の記録を行うことができる。そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記録層）が、一定の保磁力を有していることが必要である。一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
【００１０】
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照。）。
【００１１】
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
【００１２】
図８は、右縦軸にスピンＲＡＭ（ＳｐＲＡＭ）のセルサイズ（Ｆ２）、左縦軸に書き込み電流、横軸にＭＴＪ素子の短辺サイズを採ったものである。図８に示すように、スピンＲＡＭは、ＭＴＪ素子サイズの縮小化にともない書き込み電流も少なくなるという特徴を有している。しかも、書き込み電流は、混載ＤＲＡＭと同程度のセルサイズで、書き込み電流が１００μＡと少なくなっている。一方従来型のＭＲＡＭは、ＭＴＪ素子サイズの縮小化にともない書き込み電流が大幅に増加するようになるという特徴を有している。しかも、６トランジスタ型のＳＲＡＭ（６ＴＳＲＡＭ）と同程度のセルサイズのとき、書き込み電流が１ｍＡ程度となっている。
【００１３】
上述したスピン注入による磁化反転を利用する構成のメモリ装置を図９の模式的斜視図および図１０は模式的断面図によって説明する。
【００１４】
図９および図１０に示すように、シリコン基板等からなる半導体基体１６０には素子分離層１５２が形成され、この素子分離層１５２により分離された領域に、各メモリセルを選択するための選択用トランジスタが形成されている。すなわち、半導体基体１６０上にゲート絶縁膜（図示せず）を介してゲート電極１５１が形成され、そのゲート電極１５１の一方側に半導体基体１６０にドレイン領域１５８が形成され、他方側に半導体基体１６０にソース領域１５７が形成されている。このゲート電極１５１はワード線も兼ねる。また上記ドレイン領域１５８は、二つの選択用トランジスタの共通ドレインとなっている。このドレイン領域１５８には、コンタクト１５４ｃを介して配線１５９が接続されている。
【００１５】
上記ゲート電極（ワード線）１５１の上方にはこのゲート電極１５１と交差するようにビット線１５６が形成されている。上記ソース領域１５７とビット線１５６との間には、コンタクト１５４ａを介してソース領域１５７に接続するとともに、コンタクト１５４ｂを介してビット線１５６に接続されるもので、スピン注入により磁化の向きが反転する記録層を有する磁気記憶素子１５３が配置されている。この磁気記憶素子１５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成されている。
【００１６】
図１０に示すように、上記磁気記憶素子１５３は、例えば、トンネル絶縁層を挟むように磁性層１６１および磁性層１６２が形成されており、この２層の磁性層１６１、１６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層、すなわち記録層としている。
【００１７】
また、磁気記憶素子１５３は、ビット線１５６およびソース領域１５７にコンタクト１５４ａ、１５４ｂを介して接続されていることから、磁気記憶素子１５３に電流を流して、スピン注入により記録層の磁化の向きを反転させることができる。このようなスピン注入による磁化反転を利用する構成のメモリの場合、前記図７に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができるという特徴も有している。また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込み電流が増大しないという利点がある。
【００１８】
しかし、スピン注入磁化反転では、素子サイズが１００ｎｍ×１５０ｎｍの楕円形において、書き込み電流が４００μＡ程度であり、より一層の低電流化が必要である（例えば、非特許文献３参照。）。
【００１９】
消費電力を抑えるためには、スピン注入効率を改善して、入力する電流を減らす必要がある。また、読み出し信号を大きくするために、大きな磁気抵抗変化率を確保する必要があり、情報記録層に接している中間層をトンネルバリア層にすることが効果的である。その場合、バリア層の耐電圧の制限が生じ、この点からも、スピン注入時の電流を抑える必要がある。
【００２０】
更に、上述のように書き込みのための電流は、磁気記憶素子に直列に接続された素子選択用トランジスタにより制御されるが、このトランジスタのドライブ能力の範囲内に、書き込み電流を抑える必要もある。
【００２１】
書き込み電流については、一般的に下記（１）式のような関係にあると考えられている。（１）式における、Ｍｓは記憶層材料の飽和磁化、Ｖは記憶層材料の体積、ηは書き込み電流効率、αはダンピングファクターである。
【００２２】
書き込み電流閾値（Ｔ＝０Ｋ）：Ｉｃ０∝α／η・Ｍｓ・Ｖ…（１）
【００２３】
以上のように、スピン注入現象を利用した、大容量・高密度のメモリを実現させるには、書き込み電流閾値の低減が不可欠である。そのためには、書き込み電流効率の高い、ダンピングファクターを低下させる等の、磁気記憶材料の開発がまず必要である。
【００２４】
一方でまた、書き込み電流閾値は、記憶層の体積に比例するため、電流を下げる単純な方法としては、素子サイズを小さくするが挙げられる。つまり、磁気記憶素子を微細化することでも、書き込み電流閾値の低下が可能である。
【００２５】
磁気記憶素子を形成するには、微細ドットのパターンニングが必要であり、開発段階では、ＥＢ描画露光が主に使用されている。しかし、数Ｍbit以上の大容量メモリの量産化には、描画時間の長さより適用が難しいと考えられる。
【００２６】
一方、ＣＭＯＳプロセスで広く用いられている、光リソグラフィーでは、微細ドットのパターンニングを、ＤＯＦまで考慮して、２層目以上の配線層に実現することは容易ではない。可能であるならば、リソグラフィー無しでの素子パターンニングの実現が望まれる。
【００２７】
また、大容量メモリ実現には、セルサイズ縮小が必要であり、この場合、素子サイズだけでなく、下地との重ね合せ精度の確保も求められる。
【００２８】
以上のように、大容量スピンメモリの実現のためには、リソグラフィー無しで、しかも、重ね合わせ精度余裕を持つ必要が無い、自己整合的な素子形成プロセスが望まれている。
【００２９】
そこで本発明は、磁気記憶素子のパターンニングには、リソグラフィー技術を使わないで、下地パターンの段差を利用して磁気記憶素子のパターニングを行う技術を提案するものである。これにより、重ね合わせ余裕を設ける必要がなくなり、セルサイズの縮小化を可能とする。
【００３０】
【特許文献１】特開２００３−１７７８２号公報
【非特許文献１】Wang et al.,「Feasibility of Ultra-Dense Spin-Tunneling Random Access Memory」 IEEE Transactions on Magnetics,Vol.33 November 1997, p.4498-4512
【非特許文献２】R.Scheuerlein et al.,「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」 2000 IEEE International Solid-State CirＣｕits Conference Digest of Technical Papers,Feb.2000, p.128-129,
【非特許文献３】M. Hosomi et al., 「A Novel Nonvolatile Memory with Spin Torque Magnetization Switching: Spin-RAM」
【発明の開示】
【発明が解決しようとする課題】
【００３１】
解決しようとする問題点は、光リソグラフィー技術や電子線リソグラフィー技術を使った記憶素子の形成プロセスでは、大容量スピンメモリを形成することが難しい点である。
【００３２】
本発明は、大容量スピンメモリの実現のために、リソグラフィーを行わずに、しかも、重ね合わせ精度余裕を持つ必要が無い、自己整合的な磁気記憶素子の形成工程を備えた不揮発性磁気記憶装置の製造方法を提案することを課題とする。
【課題を解決するための手段】
【００３３】
本発明の不揮発性磁気記憶装置の製造方法は、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層を有する磁気記憶素子を備えた不揮発性磁気記憶装置の製造方法であって、前記磁気記憶素子の製造工程は、基板上に形成された第１絶縁膜に表面が露出する導電層を形成する工程と、前記導電層の上部を除去して、前記第１絶縁膜の前記導電層上に凹部を形成する工程と、前記凹部内を含む前記第１絶縁膜上に、前記磁気記憶素子を形成するための磁気記憶素子膜およびキャップ膜を、前記導電層上の該キャップ膜上面に窪みを有するように形成する工程と、前記窪み内に第２絶縁膜を形成する工程と、前記第２絶縁膜をマスクにして前記キャップ層および前記磁気記憶素子膜を除去加工して、前記凹部内に残した前記磁気記憶素子膜からなるもので、前記キャップ膜を載せた磁気記憶素子を形成する工程とを備えたことを特徴とする。
【００３４】
本発明の不揮発性磁気記憶装置の製造方法では、凹部の段差を利用して磁気記憶素子のパターニングを行うために、下地との重ね合せ余裕を設けないで素子配置やセルデザインが可能となる。
【発明の効果】
【００３５】
本発明の不揮発性磁気記憶装置の製造方法によれば、磁気記憶素子の形成のために必要なリソグラフィー技術が不要なため、安価に大容量スピンメモリが実現できる。また、下地層との重ね合わせ余裕を設ける必要がなくなり、セルサイズの縮小が図れ、高集積化が可能になるという利点がある。
【発明を実施するための最良の形態】
【００３６】
本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態（実施例）を、図１〜図３の製造工程断面図によって説明する。
【００３７】
図示はしないが、半導体基板には、素子分離領域に囲まれた活性領域内に選択用トランジスタが形成されている。そして、上記選択用トランジスタは絶縁膜により被覆されている。この絶縁膜中には、上記選択トランジスタに接続されるプラグおよびランディングパッド部が形成され、さらにセンス線、ワード線等が形成されている。
【００３８】
図１（１）に示すように、上記絶縁膜（第１絶縁膜）４１に表面が露出する導電体５１を形成する。そして導電体５１の上部を除去して、この導電体５１上の上記第１絶縁膜４１に凹部５２を形成する。上記導電体５１は例えば銅配線からなり、第１絶縁膜４１に形成された溝、接続孔等の凹部５０に銅の拡散や酸化を防止するバリア膜（図示せず）を介して配線材料となる銅を埋め込み、第１絶縁膜４１上の余剰なバリア膜および銅(Ｃｕ)を除去して形成される。この除去加工は、例えば化学的機械研磨により行う。
【００３９】
次に、上記凹部５２を形成する方法の一例について説明する。
【００４０】
上記凹部５２を形成する方法（第１例）としては、まず、上記導電体５１を形成するための導電膜として、銅の拡散、酸化を防止するバリア膜（図示せず）を介して配線材料（図示せず）を、上記第１絶縁膜４１に形成した凹部５０を埋め込むように第１絶縁膜４１上に形成する。次いで研磨技術、例えば化学的機械研磨（ＣＭＰ：はChemical Mechanical Polishing）によって、上記第１絶縁膜４１上の余剰な導電膜を除去して、上記凹部５０内に上記導電膜からなる上記導電体５１を形成する。このときの化学的機械研磨において、上記導電膜に対してオーバー研磨を行うことで、導電体５１をリセス（後退）させて、導電体５１上の第１絶縁膜４１に上記凹部５２を形成する。
【００４１】
通常、オーバー研磨時間に比例して、導電体５１のリセス量が増加する傾向がある。一般的には、銅のオーバー研磨時間は、銅研磨終了時間の３０％程度に設定されるが、リセス量を増やすには、５０％〜１００％程度のオーバー研磨時間が必要である。一例として、第１絶縁膜４１に炭化酸化シリコン（ＳｉＯＣ）を用いた場合、一般的な化学的機械研磨（ＣＭＰ）装置を用い、研磨条件の一例として、研磨スラリにシリカ系スラリを用い、研磨パッドに例えば発泡ポリウレタン製のものを用い、研磨速度（例えば研磨装置のプラテンの回転速度）を６０ｒｐｍ〜１００ｒｐｍ、加工圧力を１５０ｈＰａ〜２００ｈＰａに設定し、上記説明したように、５０％〜１００％程度のオーバー研磨を行った。
【００４２】
上記凹部５２を形成する方法（第２例）としては、化学的機械研磨のスラリ選択により、第１絶縁膜４１と導電体５１の研磨レート差を利用して、凹部５２を形成する。一般的に、化学的機械研磨において、機械的研磨よりも、化学的研磨に重みおいたスラリを用いると、リセス量が増えることが分かっている。このようなスラリとして、例えば、シリカ系スラリがある。この場合における銅の化学的機械研磨条件の一例としては、研磨パッドに例えば発泡ポリウレタン製のものを用い、研磨速度（例えば研磨装置のプラテンの回転速度）を６０ｒｐｍ〜１００ｒｐｍ、加工圧力を１５０ｈＰａ〜２００ｈＰａ、スラリの供給量を１００ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎに設定した。
【００４３】
次に、上記凹部５２を形成する別の方法の一例について説明する。
【００４４】
上記導電体５１を形成するための導電膜として、銅の拡散、酸化を防止するバリア膜（図示せず）を介して配線材料（図示せず）を、上記第１絶縁膜４１に形成した凹部５０を埋め込むように第１絶縁膜４１上に形成する。次いで研磨技術、例えば化学的機械研磨によって、上記第１絶縁膜４１上の余剰な導電膜を除去して、上記凹部５０内に上記導電膜からなる上記導電体５１を形成する。その後、この導電体５１を除去加工することで、導電体５１上の第１絶縁膜４１に上記凹部５２を形成する。
【００４５】
上記凹部５２を形成する方法（第３例）としては、銅の化学的機械研磨によって、第１絶縁膜４１に形成された凹部５０を埋め込む導電体５１を形成した後、Ａｒイオンによる逆スパッタリングによって、第１絶縁膜４１に対して選択的に導電体５１を除去加工し、狙いとおりのリセス量を得て、導電体５１をリセスさせ、第１絶縁膜４１の導電体５１上に凹部５２を形成する。この場合は、第１絶縁膜４１と導電体５１とのスパッタレート差を利用する。この方法では、基板全面に対してリセス量を均一に設定することが可能になるので、凹部５１を、基板面内において、深さの均一性良く形成することができる。
【００４６】
また、上記凹部５２を形成する方法（第４例）としては、銅の化学的機械研磨によって、第１絶縁膜４１に形成された凹部５０を埋め込む導電体５１を形成した後で、ウエットエッチングによって、第１絶縁膜４１に対して選択的に導電体５１を化学的に除去加工し、狙いとおりのリセス量を得て、導電体５１をリセスさせ、第１絶縁膜４１の導電体５１上に凹部５２を形成する。この場合、エッチングレートを遅くして、制御性よくする必要がある。
【００４７】
第１絶縁膜４１に対して選択的に導電体５１を化学的に除去加工する方法としては、過酸化水素（Ｈ2Ｏ2）を使って、銅からなる導電体５１の表面部分のみを酸化させて酸化銅を形成する。この酸化銅を有機酸（例えば、シュウ酸、クエン酸等の銅をエッチングする酸）などでエッチングすることで、リセスを形成することが可能である。銅の酸化は深さ方向に進行し難いため、上記作業を繰り返すことにより、リセス量の調整も行える。
【００４８】
また、上記第１例〜第４例において、上記凹部５２は、後の工程で磁気記憶素子が形成される領域となる。この磁気記憶素子は、形状異方性を持たせる必要があるために、楕円形に形成する必要がある。したがって、上記凹部５２は、長円形、楕円形もしくは長方形に形成されることが必要となる。すなわち、第１絶縁膜５１に形成される凹部５０も、長円形、楕円形もしくは長方形に形成されることが必要になる。また、上記凹部５２は、後の工程で形成される磁気記憶素子が形成される磁気記憶素子膜の厚さよりも深い状態、例えば深さが５０ｎｍ程度になるように形成される。
【００４９】
次に、図１（２）に示すように、上記凹部５２内を含む上記第１絶縁膜４１上に、磁気記憶素子（例えばＭＴＪ素子、ＭＴＪはMagnetic Tunnel Junctionの略）を形成するための磁気記憶素子膜６１およびキャップ膜３７を形成する。その際、上記導電体５１上の該キャップ膜３７上面に窪み３８を有するように形成する。
【００５０】
上記磁気記憶素子膜６１の詳細構造を図４の概略構成断面図によって説明する。
【００５１】
図４に示すように、上記磁気記憶素子膜６１は、例えば、第１絶縁膜４１上に、下地電極３０、反強磁性体層３２と磁化固定層３３とからなる第１強磁性体層３１、トンネル絶縁層３４、記録層（磁化自由層）３５となる第２強磁性体層とを順に成膜することで構成されるものであり、さらに記録層３５上には導電性を有するトップコート膜３６を形成してなる。
【００５２】
まず、上記下地電極３０を、例えばタンタル（Ｔａ）膜で、１０ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．６Ｐａ、ＤＣパワーを２００Ｗに設定する。
【００５３】
次いで、上記反強磁性体層３２を、例えば白金マンガン（Ｐｔ−Ｍｎ）合金で、２０ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．６Ｐａ、ＤＣパワーを２００Ｗに設定する。
【００５４】
次いで、上記磁化固定層３３を形成する。この磁化固定層３３は、合成反強磁性結合（ＳＡＦ）を有する多層構造（例えば、強磁性体材料層／金属層／強磁性体材料層）とすることができ、より具体的には、一例として、下層からコバルト鉄合金層、ルテニウム層、コバルト鉄合金層の３層構造を有する。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（pinning）される。
【００５５】
まず、最下層のコバルト鉄（Ｃｏ−Ｆｅ）合金層を、例えば２ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．３Ｐａ、ＤＣパワーを１００Ｗに設定する。続いて、中間層のルテニウム（Ｒｕ）層を例えば１ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．３Ｐａ、ＤＣパワーを５０Ｗに設定する。続いて、最上層のコバルト鉄（Ｃｏ−Ｆｅ）合金層を例えば２ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．３Ｐａ、ＤＣパワーを１００Ｗに設定する。
【００５６】
次いで、トンネル絶縁層３４を、例えば酸化マグネシウムで、０．５ｎｍ〜１．５ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を１．０Ｐａ、ＤＣパワーを５００Ｗに設定する。
【００５７】
次いで、上記記録層３５を形成する。この記録層３５は、電流の流れる方向により、その磁化の方向が磁化固定層３３に対して平行または反平行に変えられる。例えば、コバルト鉄ホウ素（Ｃｏ−Ｆｅ−Ｂ）層で、３ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を５０ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．３Ｐａ、ＤＣパワーを２００Ｗに設定する。
【００５８】
上記磁化固定層３３、磁化自由層である記録層３５は単層であっても、合成反強磁性結合（ＳＡＦ：Synthetic Anti-ferromagnet）を持つ多層膜であっても良い。
【００５９】
次に、上記トップコート膜３６を、例えばタンタル（Ｔａ）で、５ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を１００ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．６Ｐａ、ＤＣパワーを２００Ｗに設定する。
【００６０】
次に、図１（２）に示すように、上記磁気記憶素子膜６１上に、エッチング用のハードマスク層ともなるもので、磁気記憶素子とこの磁気記憶素子を接続する配線との相互拡散の防止、接触抵抗の低減および記録層３５の酸化防止という機能を有するキャップ膜３７を、例えば、窒化チタン（ＴｉＮ）もしくはチタン（Ｔｉ）膜で、１００ｎｍの厚さに形成する。この成膜方法は、例えばスパッタリング法による。その成膜条件は、一例として、プロセスガスにアルゴンを用い、その供給流量を６５ｃｍ3／ｍｉｎ、成膜雰囲気の圧力を０．３Ｐａ、ＤＣパワーを１０ｋＷに設定する。このキャップ膜方法が成膜された状態で、上記導電体５１上のキャップ膜方法には窪み３８が形成されている。この窪み３８には、後の工程で、エッチングマスクとなる第２絶縁膜が残るため、窪み３８は第２絶縁膜が残るに十分な深さに形成される。
【００６１】
上記下地電極３０からキャップ膜３７までの成膜は、各成膜毎に大気開放されることなく、例えばｉｎ−ｓｉｔｕで行われることが好ましく、例えば、同一チャンバ内でスパッタリングのターゲットを交換することで成膜される、もしくは連結された複数のチャンバ内を移動させることで行われる。
【００６２】
次に、上記キャップ膜３７上に第２絶縁膜４２を形成する。この第２絶縁膜４２は、例えば、酸化シリコン（ＳｉＯ2）で形成される。この成膜では、第２絶縁膜４２で窪み３８を埋め込む必要があるため、その成膜方法は、埋め込み性に優れた、例えばバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法による。この成膜条件は、一例として、プロセスガスに、モノシラン（ＳｉＨ4）と酸素（Ｏ2）とアルゴン（Ａｒ）との混合ガスを用い、それぞれの供給流量を６０ｃｍ3／ｍｉｎ、１２０ｃｍ3／ｍｉｎ、１３０ｃｍ3／ｍｉｎとする。また成膜装置のＲＦパワーを、例えばトップで１．５ｋＷ、サイドで３ｋＷに設定する。
【００６３】
次に、図１（３）に示すように、上記第２絶縁膜４２の表面を平坦化するとともに、上記キャップ膜３７表面を露出させて、上記窪み３８のみに上記第２絶縁膜４２を残す。この平坦化工程では、化学的機械研磨による。その際、キャップ膜３７で化学的機械研磨がストップするようなスラリを使用することが好ましい。例えば、酸化セリウム系のスラリを用いる。この場合の化学的機械研磨条件の一例としては、研磨パッドに例えば発泡ポリウレタン製のものを用い、研磨速度（例えば研磨装置のプラテンの回転速度）を８０ｒｐｍ〜１２０ｒｐｍ、加工圧力を１５０ｈＰａ〜３００ｈＰａ、スラリの供給量を１００ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎに設定した。この研磨の結果、キャップ膜３７表面に形成された窪み３８に第２絶縁膜４２が埋め込まれた形状となる。
【００６４】
次に、図２（４）に示すように、上記第２絶縁膜４２をマスクにしてキャップ膜３７を除去加工して、窪み３８内にのみキャップ膜３７を残す。この除去加工は、例えばエッチングもしくはイオンミリングにより行う。この除去加工をエッチングで行う場合には、例えば、反応性イオンエッチングにより、そのエッチング条件は、一例として、エッチングガスに塩素（Ｃｌ2）と三塩化ホウ素（ＢＣｌ3）と窒素（Ｎ2）とを用い、それぞれの供給流量を、６０ｃｍ3／ｍｉｎ、８０ｃｍ3／ｍｉｎ、１０ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１ｋＷ、バイアスパワーを１５０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定する。
【００６５】
続いて、図２（５）に示すように、上記第２絶縁膜４２およびキャップ膜３７をマスクにして、磁気記憶素子膜６１を加工して磁気記憶素子３を形成する。この加工は、例えば反応性イオンエッチングで行う。このエッチング条件の一例としては、エッチングガスに一酸化炭素（ＣＯ）とアンモニア（ＮＨ3）を用い、それぞれの供給流量を、２５ｃｍ3／ｍｉｎ、７５ｃｍ3／ｍｉｎに設定する。またエッチング装置のソースパワーを１．２ｋＷ、バイアスパワーを２００Ｗ、エッチング雰囲気の圧力を０．５３Ｐａに設定する。
【００６６】
上記反応性イオンエッチング法の代わりに、イオンミリング法（イオンビームエッチング法）により磁気記憶素子３を形成することもできる。
【００６７】
その後、水洗もしくは有機系の洗浄液、エアロゾル等によって、側壁に堆積した堆積物、エッチングガス残り、パーティクル、エッチング残渣等を除去する。
【００６８】
こうして、強磁性体材料から成り、磁化反転状態に依存して抵抗値が変化することで情報を記憶する記録層３５〔前記図４参照〕を有するもので、ＭＴＪ素子（トンネル磁気抵抗素子）からなる磁気記憶素子３を得ることができる。
【００６９】
次に、図２（６）に示すように、上記磁気記憶素子３、キャップ膜３７等を被覆するように上記第１絶縁膜４１上に第３絶縁膜４３を形成する。この第３絶縁膜４３は、例えば酸化シリコンで形成される。この成膜方法は、例えばバイアス高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法による。この成膜条件は、一例として、プロセスガスに、モノシラン（ＳｉＨ4）と酸素（Ｏ2）とアルゴン（Ａｒ）との混合ガスを用い、それぞれの供給流量を６０ｃｍ3／ｍｉｎ、１２０ｃｍ3／ｍｉｎ、１３０ｃｍ3／ｍｉｎとする。また成膜装置のＲＦパワーを、例えばトップで１．５ｋＷ、サイドで３ｋＷに設定する。
【００７０】
次に、図３（７）に示すように、上記第３絶縁膜４３の表面を平坦化するとともに、上記凹部５２に上記第３絶縁膜４３を埋め込み、また上記キャップ膜３７表面を露出させせる。この平坦化工程では、化学的機械研磨による。その際、キャップ膜３７で化学的機械研磨がストップするようなスラリを使用することが好ましい。例えば、酸化セリウム系のスラリを用いる。この場合の化学的機械研磨条件の一例としては、研磨パッドに例えば発泡ポリウレタン製のものを用い、研磨速度（例えば研磨装置のプラテンの回転速度）を８０ｒｐｍ〜１２０ｒｐｍ、加工圧力を１５０ｈＰａ〜３００ｈＰａ、スラリの供給量を１００ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎに設定した。この研磨では、キャップ膜３７上に残されていた第２絶縁膜４２〔前記図２（５）参照〕も除去される。
【００７１】
次に、図３（８）に示すように、上記キャップ膜３７に接続する配線６２を形成する。まず、上記キャップ膜３７上を被覆するように第３絶縁膜４３（第１絶縁膜４１）上に第４絶縁膜４４を形成する。この第４絶縁膜４４に配線溝４５を形成した後、銅配線に用いるバリア膜（図示せず）、例えばタンタル（Ｔａ）膜を形成した後、銅の配線材料を配線溝４５に埋め込み、第４絶縁膜４４上の余剰な配線材料、バリア膜を除去して、配線溝４５にバリア膜を介して配線材料からなる配線６２を形成する。このように、配線６２は、一般的なＣＭＯＳプロセスのバックエンド・プロセスで用いられる配線形成技術で形成される。
【００７２】
本発明の不揮発性磁気記憶装置の製造方法では、凹部５２の段差を利用して磁気記憶素子膜６１のパターニングを行うために、凹部５２内に自己整合的に磁気記憶素子３が形成されるので、下地の導電体５１との重ね合せ余裕を設けないで磁気記憶素子３の配置やセル設計が可能となる。このように、磁気記憶素子３の形成のために従来必要であったリソグラフィー技術が不要となるので、安価に大容量スピンメモリが実現できる。また、下地層の導電体５１との重ね合わせ余裕を設ける必要がなくなり、セルサイズの縮小が図れ、高集積化が可能になるという利点がある。
【００７３】
次に、上記製造方法によって形成される不揮発性磁気記憶装置の一例を、図５の概略構成断面図および図６のレイアウト平面図によって説明する。図５は、１選択素子と１ＭＴＪ素子（１Ｔ１Ｊ型）のＭＲＡＭのメモリセルの断面構造を示した図面である。また、図６は、図５に示したＭＲＡＭのワード線、磁気記憶素子、ビット線等のレイアウトを示し、半導体基板、センス線、選択トランジスタ等の図示は省略してある。
【００７４】
図５および図６に示すように、半導体基板１０には、素子分離領域１１に囲まれた活性領域内に選択用トランジスタ２が形成されている。この選択用トランジスタ２はＭＯＳ型ＦＥＴで構成されていて、具体的には、上記半導体基板１０上にゲート絶縁膜２１を介して形成したゲート電極２２と、このゲート電極２２の両側の上記半導体基板１０に形成した不純物層（ソース領域）２３、不純物層（ドレイン領域）２４とによって構成されている。そして、上記選択用トランジスタ２は第１層間絶縁膜４６により被覆されている。この第１層間絶縁膜４６表面は、例えば平坦化されている。さらに、第１層間絶縁膜４６上には、第２層間絶縁膜４７が形成されている。
【００７５】
上記一方の不純物層２３には、上記第１層間絶縁膜４６に形成されたプラグ７１ａが接続され、このプラグ７１ａには上記第１層間絶縁膜４６上に形成されたランディングパッド部７２が接続されている。上記選択用トランジスタ２の他方の不純物層２４にはプラグ７１ｓを介してセンス線１５が形成されている。上記ランディングパッド部７２と上記センス線１５とは同一層で形成することができる。
【００７６】
さらに第１層間絶縁膜４６上には、例えば複数層（例えば３層）からなる第２層間絶縁膜４７が形成され、この第２層間絶縁膜４７には、上記ランディングパッド部７２に接続するビア７３、ランディングパッド７４、ビア７５が形成されている。上記第２層間絶縁膜４７には、ワード線１２が配設され、また上記ビア７５に接続するランディングパッド部７６が形成されている。このランディングパッド部７６と上記ワード線１２とは同一層で形成することができる。上記書き込みワード線１２は、例えばアルミニウム銅合金、銅、銅合金等の配線材料で形成されている。
【００７７】
上記ワード線１２、ランディングパッド部７６を被覆するように、上記第２層間絶縁膜４７上に第１絶縁膜４１が形成されている。この第１絶縁膜４１には、ランディングパッド部７６に底部が達する凹部５０が形成され、この凹部５０内に上記ランディングパッド部７６に接続するビア７７（導電体５１）が形成され、このビア７７上の凹部５２（凹部５０の上部）には、下地電極３０を介して磁気記憶素子（例えばＭＴＪ素子）３が接続されている。上記凹部５２は、磁気記憶素子３に形状異方性を持たせるため、平面形状が長方形、長円形もしくは楕円形に形成する必要があり、これにともなって、凹部５０も同様に長方形、長円形もしくは楕円形に形成する必要がある。したがって、凹部５０内に形成されるビア７７（導電体５１）の平面形状は、正方形や円形ではなく、長方形、長円形もしくは楕円形になる。また、上記下地電極３０は、例えばタンタル（Ｔａ）膜で、１０ｎｍの厚さに形成されている。
【００７８】
上記磁気記憶素子３は、例えば、下層より、反強磁性体層３２と磁化固定層３３とからなる第１強磁性体層３１、トンネル絶縁層３４、記録層（磁化自由層）３５となる第２強磁性体層とで構成されているものであり、さらに記録層３５上には導電性を有するトップコート膜（図示せず）が形成されている。さらに、導電性を有するキャップ膜３７が形成されている。
【００７９】
上記反強磁性体層３２を、例えば白金マンガン（Ｐｔ−Ｍｎ）合金で、２０ｎｍの厚さに形成されている。また上記磁化固定層３３は、合成反強磁性結合（ＳＡＦ：Synthetic Anti-ferromagnet）を有する多層構造（例えば、強磁性体材料層／金属層／強磁性体材料層）とすることができ、より具体的には、より具体的には、一例として、下層からコバルト鉄（Ｃｏ−Ｆｅ）合金層、ルテニウム（Ｒｕ）層、コバルト鉄（Ｃｏ−Ｆｅ）合金層の３層構造を有する。例えば、最下層のＣｏ−Ｆｅ合金層は２ｎｍの厚さに形成され、中間層のルテニウム層は１ｎｍの厚さに形成され、最上層のコバルト鉄（Ｃｏ−Ｆｅ）合金層は２ｎｍの厚さに形成される。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（pinning）される。
【００８０】
上記トンネル絶縁層３４は、例えば酸化マグネシウムで、０．５ｎｍ〜１．５ｎｍの厚さに形成されている。
【００８１】
上記記録層３５は、電流の流れる方向により、その磁化の方向が磁化固定層３３に対して平行または反平行に変えられる。例えば、コバルト鉄ホウ素（Ｃｏ−Ｆｅ−Ｂ）層で、３ｎｍの厚さに形成されている。
【００８２】
また、上記磁化固定層３３、磁化自由層である記録層３５は単層であっても、合成反強磁性結合（ＳＡＦ：Synthetic Anti-ferromagnet）を持つ多層膜であっても良い。また、上記キャップ層３６は、ＭＴＪ素子の記録層３５を構成する原子とＭＴＪ素子を接続するビット線１３を構成する原子の相互拡散防止、接触抵抗の低減および記録層３５の酸化防止という役割がある。したがって、例えば、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）等で形成されている。さらに、上記下地電極３７は、反強磁性体層３２で兼ねることもできる。
【００８３】
上記トップコート膜（図示せず）は、例えばタンタル（Ｔａ）で、５ｎｍの厚さに形成されている。
【００８４】
また、第１絶縁膜４１上には上記磁気記憶素子３上のキャップ膜３７の表面が露出するようにして上記磁気記憶素子３が埋め込まれるように第３絶縁膜４３が形成されている。この第３絶縁膜４３は、上記磁気記憶素子３を保護するものである。
【００８５】
上記第３絶縁膜４３上には、上記磁気記憶素子３に上記キャップ膜３７を介して接続するビット線１３（前記図３の配線６２に相当）が形成されている。このビット１３はワード線１２に対して直交する方向に形成されている。
【００８６】
上記説明した不揮発性磁気記憶装置１の構成は一例であって、上記構成に限定されない。本発明の不揮発性磁気記憶装置の製造方法により磁気記憶素子３が形成されるものであれば、如何なる構成の不揮発性磁気記憶装置であってもよい。
【図面の簡単な説明】
【００８７】
【図１】本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態（実施例）を示した製造工程断面図である。
【図２】本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態（実施例）を示した製造工程断面図図である。
【図３】本発明の不揮発性磁気記憶装置の製造方法に係る一実施の形態（実施例）を示した製造工程断面図図である。
【図４】磁気記憶素子膜の詳細構造を示した概略構成断面図である。
【図５】本発明の製造方法によって形成される不揮発性磁気記憶装置の一例を示した概略構成断面図である。
【図６】本発明の製造方法によって形成される不揮発性磁気記憶装置の一例を示したレイアウト平面図である。
【図７】一般的なＭＲＡＭの構成を示した模式的斜視図である。
【図８】右縦軸にスピンＲＡＭ（ＳｐＲＡＭ）のセルサイズ（Ｆ2）、左縦軸に書き込み電流、横軸にＭＴＪ素子の短辺サイズを取った図面である。
【図９】スピン注入による磁化反転を利用する構成のメモリ装置の模式的要部斜視図である。
【図１０】スピン注入による磁化反転を利用する構成のメモリ装置の模式的要部断面図である。
【符号の説明】
【００８８】
１…不揮発性磁気記憶装置、３…磁気記憶素子、３７…キャップ膜、３８…窪み、４１…第１絶縁膜、４２…第２絶縁膜、６１…磁気記憶素子膜
【図１】
2008021816.tif 000003
【図２】
2008021816.tif 000004
【図３】
2008021816.tif 000005
【図４】
2008021816.tif 000006
【図５】
2008021816.tif 000007
【図６】
2008021816.tif 000008
【図７】
2008021816.tif 000009
【図８】
2008021816.tif 000010
【図９】
2008021816.tif 000011
【図１０】
2008021816.tif 000012