(57)【要約】【課題】高分解能、高精度、高安定性および動作信頼性を備え、さらに所要のハードウエアでのコストを最小にしたインクリメンタルセンサ・シミュレーション方法を提供する。【解決手段】計算・制御手段は、・それぞれ瞬時の設定値を検出し、瞬時の設定値と先行の設定値またはインクリメンタル値との間の差値をそれぞれ第１サイクル時間ごとに検出し、ただし、前記インクリメンタル値は、先行の設定値に相当するまでカウントアップまたはカウントダウンされたものであり、・前記差値を、パルス切替インタフェースに対する制御信号に複数の第２サイクル時間内で変換し、ただし、前記複数の第２サイクル時間の総持続時間は、値発生器の第１サイクル時間を上回らず、・それぞれ、第１サイクル時間ごとに出力すべきパルスまたはパルスエッジの数または頻度を、前記それぞれの差値に相応して選定するように構成されている。【選択図】  図２
2008281572.tif 000002
【特許請求の範囲】
【請求項１】
リニアシフト値または角度シフト値を、パルスに基づきシーケンシャルにデジタル計数するためのインクリメンタルセンサを、例えばシミュレートするために、複数の電気パルスを、数値設定に基づき自動的に形成する方法であって、
設定値（Ｌ（Ｔａ））を、それぞれ第１サイクル時間（Ｔａ）内で繰り返し出力する値発生器と、前記設定値を周期的に検出する計算・制御手段と、該計算・制御手段により制御されるパルス切替インタフェースとを有し、
該パルス切替インタフェースは、パルス（８ａ）（８ｂ）（８ｃ）のために１つまたは複数の出力端を有する形式の、複数の電気パルスを数値設定に基づき自動的に形成する方法において、
前記計算・制御手段は、
■それぞれ、瞬時の設定値（Ｌ（Ｔａ））を検出し、瞬時の設定値と先行の設定値、またはインクリメンタル値（Ｌ（Ｔｋ））との間の差値（ΔＬ）を、それぞれ第１サイクル時間（Ｔａ）ごとに検出し、ただし、前記インクリメンタル値は、先行の設定値に相当するまでカウントアップまたはカウントダウンされたものであり、
■前記差値（ΔＬ）をパルス切替インタフェースに対する制御信号に、複数の第２サイクル時間（Ｔｋ）内で変換し、ただし、前記複数の第２サイクル時間の総持続時間は値発生器の第１サイクル時間（Ｔａ）を上回らず、
■それぞれ、第１サイクル時間ごとに出力すべきパルスまたはパルスエッジの数または頻度を、前記それぞれの差値（ΔＬ）に相応して選定するようにプログラム技術的または回路技術的に構成されていることを特徴とする方法。
【請求項２】
前記差値（ΔＬ）を積分計算プロセスによって、第１サイクル時間（Ｔａ）内に発生する第２サイクル時間（Ｔｋ）にわたって処理し、
該第２サイクル時間（Ｔｋ）の各々において、所属の処理結果に依存して、パルス切替インタフェースを相応のパルス（８ａ）（８ｂ）（８ｃ）の出力のために制御する、請求項１記載の方法。
【請求項３】
前記計算・制御手段において、インクリメンタル値（Ｌ（Ｔｋ））は、各第１サイクル時間（Ｔａ）内で、前記差値（ΔＬ）に相応して設定値（Ｌ（Ｔａ））に追従制御される、請求項１または２記載の方法。
【請求項４】
前記計算・制御手段に格納された基準定数と、前記インクリメンタル値（Ｌ（Ｔｋ））を、連続的に、有利には各第２サイクル時間（Ｔｋ）内で比較し、
別個に基準パルス出力端（８ｃ）が、パルス切替インタフェースに設けられており、
前記基準パルス出力端は、比較条件が満たされる場合、他のパルス（８ａ）（８ｂ）またはパルスエッジに同期して、または非同期で操作される、請求項３記載の方法。
【請求項５】
インクリメンタル値（Ｌ（Ｔｋ））を追従制御するため、該インクリメンタル値を、それぞれ第１サイクル時間（Ｔａ）ごとに発生する複数第２サイクル時間（Ｔｋ）にわたり、分散して増大または低減し、
それぞれの増大または低減に依存して、パルス切替インタフェースを、相応のパルス（８ａ）（８ｂ）（８ｃ）の出力のために制御する、請求項３または４記載の方法。
【請求項６】
差値（ΔＬ）は、総和として個々の和部分値に分解され、
ここで部分値の数は、第１サイクル時間の第２サイクル時間に対する比（ｋ）に相当し、
各第２サイクル時間（Ｔｋ）内で和部分値の１つを制御信号の形成のために処理する、請求項１〜５のいずれかに記載の方法。
【請求項７】
分解の際に場合により生じる剰余値を、第２サイクル時間（Ｔｋ）にわたって積分し、
第２サイクル時間（Ｔｋ）内で、それぞれ所属の和部分値を瞬時の積分結果に相応して変化し、剰余値を相応に低減する、請求項６記載の方法。
【請求項８】
それぞれ、第１サイクル時間（Ｔａ）ごとに発生する各第２サイクル時間（Ｔｋ）、または１つの第２サイクル時間、または複数の第２サイクル時間内で、インクリメンタル値（Ｌ（Ｔｋ））を、所属の和部分値だけ増大または低減する、請求項５〜７のいずれかに記載の方法。
【請求項９】
整数の和部分値と、場合により残る剰余値を形成し、
該剰余値に、それぞれ、第１サイクル時間（Ｔａ）ごとに発生する複数第２サイクル時間（Ｔｋ）にわたって積分計算プロセスを施し、
積分結果に依存して、それぞれ第２サイクル時間（Ｔｋ）内で所属の和部分値を増大または低減し、剰余値を相応に変化する、請求項６〜８のいずれかに記載の方法。
【請求項１０】
仮想インクリメンタル長さ測定システムまたは仮想角度測定システムに相応して、インクリメンタル値（Ｌ（Ｔｋ））を位置測定値として解釈する、請求項１〜９のいずれかに記載の方法。
【請求項１１】
インクリメンタル値または位置測定値（Ｌ（Ｔｋ））を、仮想測定システムへ適合することは、第２サイクル時間（Ｔｋ）の逆数に相応する分解能を仮想インクリメンタル測定システムの走査数の４倍に低減することによって行う、請求項１０記載の方法。
【請求項１２】
瞬時の第２サイクル時間（Ｔｋ）のインクリメント値（Ｌ（Ｔｉｎｃ））と、先行する第２サイクル時間（Ｔｋ）のインクリメント値（Ｌ（Ｔｉｎｃ）＿ａｌｔ）との相違値（Ｐｕｌｓ）に依存して、パルス切替インタフェースに対する制御信号を形成する、請求項１〜１１のいずれかに記載の方法。
【請求項１３】
制御信号またはパルス切替インタフェースを、状態変数（Ｚｕｓｔａｎｄ）によりコントロールし、
該状態変数は、制限された数の状態値（０−１−２−３−０−１．．．）を所定の、有利には双方向の順序で経過することができ、
相違値（Ｐｕｌｓ）に依存して一定に保持されるか、または前記順序で先行の値または後続の値が割り当てられ、
各状態値には、パルス切替インタフェースにより所定のパルスパターン（８ａ）（８ｂ）（８ｃ）が配属される、請求項１２記載の方法。
【請求項１４】
インクリメンタルセンサのシミュレーションを、電気的駆動制御回路の後置された制御器に対して使用し、
ここで、設定値（Ｌ（Ｔａ））は、位置目標値または位置実際値を形成し、値発生器は目標値発生器を形成する、請求項１〜１３のいずれかに記載の方法。
【請求項１５】
第１サイクル時間の第２サイクル時間に対する比（ｋ）は、５０から５００００の間、有利には、５００から１００００の間である、請求項１〜１４のいずれかに記載の方法。
【請求項１６】
請求項１〜請求項１５のいずれかに記載の方法を実施するための電子デジタルデータ処理装置において、
時間的に離散して動作する１つまたは複数のデータレジスタ（１０）（１１）が設けられており、
該データレジスタは、等間隔の引き渡し時点で反復的に、発生された設定値（Ｌ（Ｔａ））およびその他のパラメータ（ｋ）によりロード可能であり、かつ読み出し可能であり、
前記引き渡し時点間の期間は、前記第１サイクル時間（Ｔａ）に相応し、
さらに時間的に離散して動作するサンプリングシステムが設けられており、
該サンプリングシステムは、計算・制御機構を有し、
該計算・制御機構は、データレジスタ（１０）（１１）に、各第１サイクル時間（Ｔａ）内でアクセスし、レジスタ内容を、前記第２サイクル時間（Ｔｋ）に相応する時間内で処理するように構成されており、
さらにパルス形成論理回路（１７）（１９）（２１）が、パルス状の２進切替状態（８ａ）（８ｂ）（８ｃ）を出力するために設けられていることを特徴とする装置。
【請求項１７】
計算・制御機構は、減算器、割算器、および剰余割算器またはその他の計算ユニットを有し、
これらは、各第１サイクル時間（Ｔａ）により、データレジスタ（１０）（１１）から前記差値（ΔＬ）を形成するためにロード可能および操作可能である、請求項１６記載の装置。
【請求項１８】
データレジスタを有するシステムまたはサンプリングシステムには、割込装置が設けられており、
該割込装置は、計算・制御機構において、第１サイクル時間（Ｔｋ）に基づき実行される計算プロセスに対して優先権を有する、請求項１６または１７記載の装置。
【請求項１９】
サンプリングシステムまたは計算・制御機構は全体でまたは部分的に、１つまたは複数の複合論理装置（ＣＰＬＤ−Ｃｏｍｐｌｅｘ ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅｓ）、またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）により実現されている、請求項１６〜１８のいずれかに記載の装置。
【請求項２０】
サンプリングシステムまたは計算・制御機構は、シーケンシャルにコマンド処理する１つまたは複数のプロセッサにより実現されている、請求項１７〜１９のいずれかに記載の装置。
【請求項２１】
パルス形成論路回路は構造的に、サンプリングシステム、計算・制御機構、および場合により、複合論理装置またはフィールドプログラマブルゲートアレイと集積されている、請求項１６〜２０のいずれかに記載の装置。
【請求項２２】
パルス形成論理回路（１７）（１９）（２１）は、例えばプログラマブル論理フィールドまたは固定値メモリの形態の別個の回路網により実現されており、
前記パルス形成論理回路は、計算・制御機構と当該計算・制御機構のパルス制御信号を論理結合するために入力側で接続されている、請求項１６〜２０のいずれかに記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電気パルスを、数値設定に基づき自動的に形成する方法に関する。この方法は、とりわけ、パルスをシーケンシャルにデジタル計数するためのインクリメンタルセンサをシミュレートするのに適する。
【０００２】
ここでの計数結果は、リニアシフト値または角度シフト値に相当する。ここでは、値発生器が使用され、この値発生器は、配属された第１サイクル時間内で設定値を周期的に形成し、出力する。
【０００３】
さらに、この設定値を周期的に検出する計算・制御手段、並びにこれにより制御されるパルス切替インタフェースが使用される。このパルス切替インタフェースは、パルスまたはパルスシーケンスのために、１つまたは複数の出力端を有している。
【０００４】
さらに本発明は、前記方法を実施するのに適するデジタル電子データ処理装置にも関する。
【背景技術】
【０００５】
パラレルな電気パルスシーケンスを形成するための方法は、長さ、および角度測定技術のインクリメンタル測定方法で使用される（例えばＡｌｆｏｎ Ｅｒｎｓｔ ”Ｄｉｇｉｔａｌｅ Ｌａｅｎｇｅｎ− ｕｎｄ Ｗｉｎｋｅｌｍｅｓｓｔｅｃｈｎｉｋ” Ｖｅｒｌａｇ Ｍｏｄｅｒｎｅ Ｉｎｄｕｓｔｒｉｅ， Ｌａｎｄｓｂｅｒｇ／Ｌｅｃｈ， ｐｐ．８ ｆｆ 参照、「邦訳、長さおよび角度のデジタル測定技術」）。
【０００６】
ここでは、相互に９０゜ずらされた正弦波状サンプリング信号が、コンパレータによって矩形信号に変換され、このとき、相互に９０゜位相のずれた２つのパルスシーケンスが得られる。これら２つのパルスシーケンスは、カウンタに供給され、ここでまず信号エッジから計数パルスが導出される。
【０００７】
同時に信号は、方向弁別器に供給され、この方向弁別器は計数方向を検出し、計数パルスをアップダウンカウンタの増分入力端、または減分入力端に供給する。計数結果は移動距離に相応し、これを表示器に表示し、並びに計算器または制御器に供給することができる。
【０００８】
パルスまたは測定ステップの計数によって、移動距離を検出するこのような方法は、インクリメンタル測定方法と称される。
【０００９】
レゾルバも公知であり、このレゾルバは、適切な評価回路と関連して、１回転内で絶対的測定システムを実現することができる。ここでは、補間法によって測定ステップが形成され、この測定ステップは、サンプリング信号の１周期の４分の１よりも小さい。公知の補間回路は絶対的測定システムに対するインタフェースの他に選択的にインクリメンタルインタフェースをも有し、これにより、通常の制御部と関連した使用を可能にする。
【００１０】
位置センサとしてのレゾルバの使用と関連して、後置接続された制御電子回路に対して、インクリメンタルセンサ信号をシミュレートし、出力することが公知である（ドイツ国刊行物“Ｅｌｅｋｔｒｏｎｉｋ”分冊８／１９９４、ｐｐ．４８，ｐｐ．６０参照）。
【００１１】
ここで、インクリメンタルセンサのシミュレーションは、通常は、位置制御回路によって実現される。この位置制御回路は、調整量として目標周波数を周波数発生器に対して出力する。さらなる詳細については、後記する図１の説明を参照されたい。
【００１２】
この公知の解決手段の欠点は、制御回路が制御偏差の存在するときにしか、動作できないことである。そのため、不利な場合には選択された制御器の制御ダイナミックスによっては静止状態でも、すなわち位置変化を指示すべきでない場合でも、非常に高い出力周波数（トラックのトグルにより１ＭＨｚまで）が発生することがあり、この高い周波数は、後続の電子回路にとって解釈が非常に困難となる。
【００１３】
制御回路のこの時間特性から、インクリメンタルセンサ・シミュレーションに依存する制御・調整システム全体に、所望しない固有ダイナミックスの生じることがある。
【００１４】
さらなる欠点は、周波数発生器を使用することである。この周波数発生器の出力パルスは、目標周波数または位置周波数を反映するだけであり、インクリメンタルセンサをシミュレートするための位置設定値に直接的関係がない。さらに、所要のハードウエアコストも無視できない。位置制御器、周波数発生器、カウンタ構成素子の他に加算個所も必要である（図１の下部参照）。
【００１５】
対策として、制御回路をすでに既存のシグナルプロセッサに実現することも考えられるが、シグナルプロセッサのサンプリング時間が制限されているため、周波数領域が制限され、分解能が低下し、理想的な精度が達成されない。
【００１６】
【非特許文献１】Ａｌｆｏｎ Ｅｒｎｓｔ著 ”Ｄｉｇｉｔａｌｅ Ｌａｅｎｇｅｎ− ｕｎｄ Ｗｉｎｋｅｌｍｅｓｓｔｅｃｈｎｉｋ” Ｖｅｒｌａｇ Ｍｏｄｅｒｎｅ Ｉｎｄｕｓｔｒｉｅ， Ｌａｎｄｓｂｅｒｇ／Ｌｅｃｈ， ｐｐ．８ ｆｆ
【非特許文献２】“Ｅｌｅｋｔｒｏｎｉｋ”分冊８／１９９４、ｐｐ．４８，ｐｐ．６０
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の課題は、高分解能、高精度、高安定性、および動作信頼性を備え、さらに所要のハードウエアでのコストを最小にしたインクリメンタルセンサ・シミュレーション方法を提供することである。
【００１８】
さらにこのシミュレーションは、高ダイナミクス特性を以て動作できるようにするべきであり、位置変化と出力パルス周波数との間の関係において、線形性の改善も達成するべきである。さらに、インクリメンタルセンサ・シミュレーションに対して最初に考えられる方法は、この適用領域を越えて、全く一般的に、多数の別の使用可能性に対するパルス形成方法として適用できるようにするべきである。
【課題を解決するための手段】
【００１９】
この課題は、冒頭に述べた構成要件を備える方法において、計算・制御手段を、プログラム技術的にまたは回路技術的に、次のように構成して解決される。すなわち、
■それぞれ瞬時の設定値を検出し、瞬時の設定値と先行の設定値またはインクリメンタル値との間の差値を、それぞれ第１サイクル時間ごとに検出する。ただし前記インクリメンタル値は、先行の設定値または差値に相当するまで、カウントアップまたはカウントダウンされたものである。
【００２０】
■差値をバイナリーインタフェースに対する制御信号に変換する。このことは、複数の第２サイクル時間内で繰り返され、この複数第２サイクル時間の総持続時間は、値発生器の第１サイクル時間を上回らないようにする。
【００２１】
■それぞれ第１サイクル時間ごとに制御されるパルスまたはパルスエッジの数または頻度を、それぞれの差値に相応して、差値に正比例するように選定する。
【発明を実施するための最良の形態】
【００２２】
新たな解決アプローチでは、従来技術のように制御回路を使用するのではなく、例えばトラックＡおよびＢのパルスをインクリメンタルセンサ・シミュレーションの際に、到来する位置設定値に正比例するよう制御して出力するのである。
【００２３】
このように、パルス出力と到来する設定値、とりわけ、位置値とが直接的関係を有することにより、設定値が変化せずに留まっている場合には、パルスないしパルスエッジが出力されないという利点が得られる。制御回路に存在する不可避の固有ダイナミック特性のために、トラックが高周波数でトグルすることが、本発明の解決手段により阻止される。なぜなら、出力されるパルスまたはパルスエッジの数または頻度が、値発生器の有利には順次連続する異なるサイクル時間における２つの設定値の差値に従って直接選定されるからである。
【００２４】
設定が変化しない場合（これは例えば位置静止状態に相応する）、差値は値ゼロを有する。従って、パルス切替インタフェースはパルスを形成するようには切り替えられない。
【００２５】
本発明の有利な実施例によれば、計算・制御手段の内部で、設定値が、先行する設定値、またはインクリメンタル値に対する差値の積分によってシミュレートされる。このとき、積分計算プロセスは、第１サイクル時間内に発生する複数第２サイクル時間にわたって、分散して実行される。積分計算プロセスの結果に依存して、この各第２サイクル時間内に、パルス切替インタフェースが相応のパルスまたはパルスエッジを出力するように、制御されるべきか否かが検査される。
【００２６】
特に有利な方法の変形実施例によれば、計算・制御手段内で可変のインクリメンタル値がコントロールつまり管理される。この可変のインクリメンタル値は、差値に相応して瞬時の設定値に、各サイクル時間内で追従制御される。追従制御プロセスに続いて、次に、増分または減分されたパルス、またはパルスエッジが、パルス切替インタフェースを介して形成される。
【００２７】
絶対的基準、とりわけ絶対的位置を作成するために、インクリメンタル（測定）計数方法では、いわゆる基準パルスを形成するのが通例である。このために本発明の構成では、計算・制御手段に、１つまたは複数の基準定数が格納されている。
【００２８】
この基準定数とインクリメンタル値は、連続的に、有利には、各第２サイクル時間内で比較される。さらに別個に基準パルス出力端がパルス切替インタフェースに設けられていれば、この出力端は、比較条件が満たされる場合に操作される。これにより達成される利点は、基準パルスがその他のパルスシーケンス、例えばインクリメンタルセンサトラックＡおよびＢに同期しても非同期でも、形成できることである。
【００２９】
インクリメンタル値をコントロールおよび管理することのさらなる利点は、インクリメンタル値が、それぞれ第１サイクル時間ごとに発生する複数第２サイクル時間にわたって分散して増大および減少されることである。ここで、インクリメンタル値は、ガイド量と同じように機能する。このガイド量の変化と共に、または差値の絶対値に依存して、パルス切替インタフェースは、相応のパルスまたはパルスエッジを出力するために各第２サイクル時間で制御される。
【００３０】
また例えば差値の絶対値が第１サイクル時間ごとに発生する複数第２サイクル時間の数を越えている場合には、パルス切替インタフェースは部分的にしか制御されない。
【００３１】
本発明のパルス形成方法を、インクリメンタルセンサ・シミュレーションとして使用する場合、インクリメンタル値は、有利には仮想インクリメンタル長さ測定システム、または仮想インクリメンタル角度測定システムで出力された位置測定値として解釈される。
【００３２】
現代技術で実現される高速の計算・制御手段では、とりわけ第２サイクル時間を非常に短く実現することができるので、インクリメンタル値、または追従制御される設定値、または位置値は、実際のインクリメンタル測定システムの分解能よりも非常に大きな分解能を有することができる。
【００３３】
このことにより、上記の基準パルスまたは「ゼロ」パルスを、上記の従来技術から、公知のインクリメンタルセンサ・シミュレーションの場合よりも、さらに高い精度を以て形成することができる。
【００３４】
公知のインクリメンタルセンサ・シミュレーションの場合、基準パルスは、パルストラックのエッジに依存し、かつ同期してトリガされる。
【００３５】
インクリメンタル値または相応の位置値を、実際のインクリメンタルセンサの分解能に相応するよう低減するために、有利な構成によれば、インクリメンタル値または位置測定値が、分解能の低減によって、仮想インクリメンタル測定システムの走査数の４倍に適合される。
【００３６】
本発明により発生された内部インクリメンタル値を追従制御する分解能は、第２サイクル時間の逆数から得られる。第１サイクル時間と第２サイクル時間との比は、本発明の枠内で、例えば、値発生器がシーケンシャル連続実行論理回路またはソフトウエアによって実現されており、計算・制御手段が、プログラミング後に固定配線されたハードウエアにより実現されている場合、５０から５００００の間、有利には、５００から１００００の間にある。
【００３７】
択一的にまたは付加的に、非常に高速なプロセッサとこれに基づき、シーケンシャルに連続実行されるソフトウエアによる実現も、本発明の枠内である。
【００３８】
上記課題の解決手段には、一般的に、本発明の技術思想の枠内にあるデジタル電子データ処理装置をも用いる。このデジタル電子データ処理装置は、以下の特徴を有する。
【００３９】
■時間的に離散して動作する１つまたは複数のデータレジスタが設けられている。このデータレジスタは、等間隔の引き渡し時点で反復的に、（例えば値発生器により）発生された設定値、およびその他のパラメータ（例えば第１サイクル時間と第２サイクル時間との比、インクリメンタルセンサの走査数、基準パルスに対する出力値等）がロード可能および読み出し可能である。
【００４０】
■データレジスタが離散的に動作する場合、引き渡し時点間の期間は、上記（比較的に長い）第１サイクル時間に相当する。
【００４１】
■計算・制御機構を備えた、時間的に離散して動作するサンプリングシステムが設けられている。このサンプリングシステムは、前記データレジスタに各第１サイクル時間内でアクセスし、レジスタ内容を、前記第２サイクル時間に相当する比較的に短い時間内で処理するように構成されている。
【００４２】
■パルス状の２進切替状態を出力するためのパルス形成論理回路が設けられている。
【００４３】
従って、計算・制御機構を備えるサンプリングシステムは、例えば上記インクリメンタル値を、時間離散的なデータレジスタを備える値発生器システムの場合よりも格段に高い計算速度で処理するために設けられている。
【００４４】
本発明の方法に対して、重要な差値を形成するために、計算・制御機構が、減算器、割算器および剰余割算器またはその他の計算ユニットを有し、これらが、第１サイクル時間に基づいてデータレジスタから設定値を受け取り、差値を内部で追従制御される設定値またはインクリメンタル値に基づいて計算すると有利である。
【００４５】
有利には値発生システムと、データレジスタおよびサンプリングシステムとの間の時間同期結合（これはインクリメンタルセンサ・シミュレーションを行うためである）を割込装置によって実現する。この割込装置には、計算・制御機構において、第２サイクル時間に基づき連続実行される計算プロセスに対して優先権が与えられている。
【００４６】
有利には論理パルスゲートは、計算・制御機構で管理され、とりわけ各第２サイクル時間の終了時に計算される状態変数によりコントロールされる。この状態変数は、制限された数の状態値に対して、所定の順序で定義されている。この順序は、インクリメンタルセンサ・シミュレーションを行うために適用する際に、運動方向ないし回転方向を表すことができる。
【００４７】
瞬時の第２サイクル時間のインクリメンタル値と先行する第２サイクル時間のインクリメンタル値との間の相違に応じて、状態変数は一定に保持されるか、または前記の値順序で１ステップだけ前方または後方へシフトされる。
【００４８】
パルス切替インタフェースによって、状態変数には１つの固有のパルスパターンが配属される。このパルスパターンは、例えばゲート出力端において位相シフトされた２つのパラレルなパルスである。
【００４９】
高速のサンプリング時間を、計算・制御機構に対して実現するためには、本発明の方法を、１つまたは複数の複合論理装置（ＣＰＬＤ−ｃｏｍｐｌｅｘ ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅｓ）またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）にプログラミングすると有利である。
【００５０】
パルス形成論理回路に対しては、簡単で安価な実現手段が、例えばプログラマブル論理フィールド、または固定値メモリ（ＲＯＭ）の形態の回路網によって使用される。しかし、パルス形成論理回路を構造的に計算・制御機構と共に、前記論理装置またはゲートアレイの枠内で集積化すると特に有利である。
【００５１】
本発明に基づくさらなる詳細、特徴、利点および作用は、従来技術からの例と対比した、図面に基づく本発明の有利な実施例の説明から明かとなる。
【実施例】
【００５２】
図１によれば、電気的駆動制御回路に対してインクリメンタルセンサ・シミュレーションは、これまで通常次のように行われている位置センサ、または上位の目標値発生器から位置目標値が、有利にはまずファイン補間器１に供給され、続いて正規化が行われる。
【００５３】
ファイン補間器１の正規化された出力値は、目標値／実際値比較器２に供給され、これに並列して、パイロット制御器としての微分器３にも供給される。位置制御器４は、目標値／実際値比較器２からの制御偏差から、目標周波数を調整量５として計算し、この調整量５は、加算素子６で微分器３からの出力値と加算される。加算結果は周波数発生器７に出力される。
【００５４】
この周波数発生器７は、この加算結果から、９０゜ずらされた２つの矩形パルスシーケンス８ａ，８ｂを形成し、これらの矩形パルスシーケンスは、公知のＲＳ４８５ドライバに供給される。
【００５５】
さらに矩形波発生器７は、基準パルスまたはゼロパルス８ｃを形成する。この基準パルスつまりゼロパルス８ｃは、９０゜ないし２７０゜の幅を有する。回転方向は、パルスエッジの固有の順序によって識別される（右回転の場合、パルスＵａまたはトラックＡが、パルスＵｂまたはトラックＢに先行し、左回転の場合、パルスＵｂが、トラックＡまたはパルスシーケンスＵａに先行する）。
【００５６】
ゼロパルスは、周期的に、例えば１回転周期ごとに１度出力される。このゼロパルスは、パルスシーケンスの一方、例えばパルスシーケンス８ａまたはＵａと同期することができる。
【００５７】
出力と並行して、パルスは、内部でカウンタ構成素子９に供給される。このカウンタ構成素子９は、ここから、位置実際値を、目標値／実際値比較器２の入力端または位置制御器４に対して形成する。
【００５８】
実際的実現に対しては、構成素子：ファイン補間器ないし正規化器１、位置制御器４、および微分器・パイロット制御部３はソフトウエアプログラムとして、マイクロプロセッサにファイルされる。このマイクロプロセッサは、６０μｓから２ｍｓの間のサンプリング時間により動作することができる。
【００５９】
これに対して、カウンタ９と周波数発生器７は、純粋にハードウエアとして実現することができる。公知の解決手段の欠点については、冒頭の実施例を参照されたい。
【００６０】
図２では、本発明のシステム全体が、２つの部分システムに分割されている。すなわち、第１サンプリング時間または第１サイクル時間Ｔａによる第１サンプリングシステムと、第２サンプリング時間または第２サイクル時間Ｔｋによる第２サンプリングシステムである。
【００６１】
この第２サイクル時間Ｔｋは、第１サイクル時間Ｔａより格段に短い。第１サンプリングシステムは、例えば電気的マルチモータ駆動システムに対するガイド目標値発生器とすることができる。このガイド目標値発生器は、データレジスタ１０を介して、第１サンプリング時間Ｔａ、位置設定値Ｌ（Ｔａ）、および２つのサンプリング時間またはサイクル時間ＴａとＴｋとの比に対するデータを使用する。
【００６２】
第１サンプリングシステムの別のデータレジスタ１１では、例えばインクリメンタルセンサ・走査数、ゼロパルス位置等の必要データがさらに引き渡される。第１サンプリングシステムは、有利には、シーケンシャルなコマンド処理によるプロセッサ技術で実現される。この場合、典型的サンプリング期間は、１２５μｓから２ｍｓのオーダーで実現される。
【００６３】
第２サイクル時間Ｔｋによる第２サンプリングシステムは、有利には任意プログラマブルハードウエアとして実現され、従って、非常に高いサンプリングレートで動作することができる（典型値：Ｔｋ＜２００ｎｓ）。すなわち、第１システムに対して擬似的に連続する。
【００６４】
第１システムは、第１サイクル時間Ｔａにより、各サイクルで新たな位置設定値を第２サンプリングシステムへ、インクリメンタルセンサ・シミュレーションのために引き渡す。ここで、第１サイクル時間は一定である必要はなく、所定の限界内で、動作中に変化しても良い。このことは、ハードウエアコストを有利に低減する。
【００６５】
図２では、サイクル時間Ｔｋによる第２サンプリングシステムの計算・制御機構の第１処理ブロック１２において、瞬時に得られた位置設定値Ｌ（Ｔａ）と、これまでに内部でインクリメンタル値Ｌ（Ｔｋ）としてガイドされ、達成された位置設定値とから差値が計算される。
【００６６】
次に、処理ブロック１２は、さらにこの差値を個々の和部分値へ分解する。ここで、和部分値は、場合により整数成分「Ｉｎｔ」と端数成分（剰余値「ＲＥＳＴ」）に分解される。
【００６７】
第２サイクル時間Ｔｋに相応する時間ループ１３の経過後、処理ブロック１４により、内部位置値ないしインクリメンタル値Ｌ（Ｔｋ）の積分が、整数成分「Ｉｎｔ」と端数成分「ＲＥＳＴ」を考慮して実行される。すなわち、近似的に線形の特性が得られ、このとき情報の失われることはない。ここで分解能は、シミュレートすべきインクリメンタルセンサの走査数の４倍よりも格段に大きくすることができる。
【００６８】
割込装置１５は、第１サンプリングシステムの要求に対して、第１サイクル時間Ｔａが経過したとき、瞬時に得られた位置設定値と、これまで達成された設定値（インクリメンタル値Ｌ（Ｔｋ））とからの位置計算のトリガを以て応答することができる。
【００６９】
同様に、第１サイクル時間（Ｔａ）による第１サンプリングシステムから、処理ブロック１６によるストップ初期化を要求することもできる。第１サイクル時間Ｔａがまだ経過していないため、初期化が行われなければ、処理ブロック１７により、ゼロパルスないし基準パルス８ｃを出力すべきか否か、そして出力インタフェース１９を相応に制御すべきか否かが検査される。
【００７０】
処理ブロック１７により、さらに位置分解能Ｌ（Ｔｉｎｃ）の計算が行われる。後者の値は、インクリメンタル値Ｌ（Ｔｋ）から形成された設定値を表す。しかしこの設定値は、インクリメンタルセンサ・シミュレーションの走査数の４倍を基準にしている。
【００７１】
後続の処理ブロック２０では、実際のインクリメンタルセンサ分解能に低減された瞬時の位置設定値Ｌ（Ｔｉｎｃ）が、同様に分解能の低減された先行の位置設定値Ｌ（Ｔｉｎｃ）と比較される。このとき、パルスエッジを出力すべきか否かが検査される。
【００７２】
検査結果に応じて処理ブロック２１では、状態変数「Ｚｕｓｔａｎｄ」が、検査結果から得られたパルスパターンに対してセットされる。これに依存し、出力インタフェース１９を介して、固有パターンを有する矩形パルスシーケンス８ａ，８ｂが出力される。
【００７３】
さらなる詳細については、図３の詳細表示を参照されたい。ここでは、図２に相応する機能的に同じ構成要素、または処理ブロックには、同じ符号を付してある。ここに示された算術的記述に基づき、当業者であれば、容易に本発明の方法実行フローを詳細に理解することができると思う。
【００７４】
図４の拡大表示によれば、処理ブロック１２で、周期的に設定された位置値Ｌ（Ｔａ）と、この時点で、シミュレーションにより達成されたインクリメンタル値Ｌ（Ｔｋ）とに基づいて、演算
ΔＬ＝Ｌ（Ｔａ）−Ｌ（Ｔｋ）
Ｉｎｔ＝ΔＬ／ｋ
ＲＥＳＴ＝ΔＬ％ｋ
が実行される。
【００７５】
このために、有利には調整部を備える減算器またはその他の計算ユニットが設けられ、この減算器またはその他の計算ユニットは、計算・制御手段において、差値が場合によりオーバーフローするのを問い合わせる。
【００７６】
差計算は、本発明では、各第１サイクル時間Ｔａの繰り返しにより実行される。その後、差値はｋ＝Ｔａ／Ｔｋに分解される。その結果は、再度、整数成分「Ｉｎｔ，Ｉｎｔ＿ｎｅｕ」と剰余「Ｒｅｓｔ，Ｒｅｓｔ＿ｎｅｕ」に分割される。剰余値を積分することによって、整数成分は回転方向に応じて場合により１だけ増分または減分される。整数成分のこの増大または減少は、さらに剰余値を比ｋだけ低減することになる。
【００７７】
図４に算術的に示したこの過程は、設定位置値に含まれる情報が失われてしまうのを確実に阻止する。以下の数値例に基づき、インクリメンタル値の本発明による追従制御が理解されよう。
【００７８】
第１サイクル時間Ｔａの経過による割り込みが到達した後、例えば次の値が引き渡される：
■ｋ＝５０００
■Ｌ（Ｔａ）＝３５０００
これまでに追従制御された瞬時の内部インクリメンタル値Ｌ（Ｔｋ）は、例えば２７０００である。その後一度、次の値が求められる：
■差値ΔＬ＝３５０００−２７０００＝８０００
■Ｉｎｔ＝８０００／５０００＝１
■ＲＥＳＴ＝３０００
■Ｒｅｓｔ＿ｎｅｕ＝０
以降、各第２サイクル時間Ｔｋにより、トリガされたサンプリングで、内部インクリメンタル値Ｌ（Ｔｋ）が次のように変化する：
【００７９】
【表１】
2008281572.tif 000003
【００８０】
従って、差値ΔＬの和部分値の整数成分の積分が行われ、このときに、新たな内部位置値またはインクリメンタル値Ｌ（Ｔｋ）が形成される。この位置値またはインクリメンタル値は、シミュレートすべき実際のインクリメンタルセンサの走査数の４倍よりも、この時点で格段に大きな分解能を有する。この高められた分解能または精度による計算方法は、すでに有利である。なぜなら、このことにより、ゼロパルスまたは基準パルスを、これまで公知のインクリメンタルセンサ・シミュレーションの場合よりもさらに高い精度で出力する手段が得られるからである。
【００８１】
とりわけ基準パルス８ｃは、図５、およびそこに図示された処理ブロック１７の最初の２行から分かるように、２つの矩形パルスシーケンスの経過に依存しないで出力することができる。このことは、従来技術では得られなかったことである。
【００８２】
本発明の方法手段により、比較的に高い精度を有する基準パルス８ｃが出力される。この精度は、実際のインクリメンタルセンサの走査数分解能、またはこれまで公知のインクリメンタルセンサ・シミュレーションのためのシステムよりも高い。
【００８３】
本発明では、図５に従い、基準パルス８ｃの出力が、トラック信号または矩形パルスシーケンス８ａ，８ｂに対して非同期で行われる。基準パルスを実際のインクリメンタルセンサの分解能または相応に既知のシミュレーションの分解能に相応する精度でだけ出力すべき場合、基準パルス８ｃを、矩形パルスシーケンス８ａ，８ｂに同期して出力することができる（実際のインクリメンタルセンサのような特性）。
【００８４】
処理ブロック１７により、インクリメンタル値Ｌ（Ｔｋ）が、計算・制御手段に格納された基準定数と一致しているか否か、従って一致している場合には、基準パルス８ｃを出力すべきであることを検査した後、インクリメンタル値は、図５の処理ブロック１７の第２部分により分解能が、インクリメンタルセンサ分解能の走査数の４倍に相応するよう低減される。
【００８５】
ここで、走査数は任意に選択することができ、図２によれば、第１サンプリングシステムから別個のデータレジスタ１１に引き渡すことができる。
【００８６】
図６には、続いて相違値「Ｐｕｌｓ」が、それぞれ分解能の低減された２つのインクリメンタル値「Ｌ（Ｔｉｎｃ），Ｌ（Ｔｉｎｃ）＿ａｌｔ」から形成されることが示されている（処理ブロック２０参照）。
【００８７】
別の処理ブロック２０ａでは、相違値「Ｐｕｌｓ」が評価され、評価結果に基づいて、固定の順序で設定された４つの状態値を備える状態変数「Ｚｕｓｔａｎｄ」がセットされる。例えば、回転方向または運動方向に応じて、値順序を反対の双方向で経過させることができる。
【００８８】
図６の処理ブロック２１では、結合論理が状態変数「Ｚｕｓｔａｎｄ」の関数としてセットされ、これにより、トラックエッジＡ，Ｂが矩形パルスシーケンス８ａ，８ｂに対して得られる。処理ブロック２１の結合論理を介して、図示の実施例では、出力インタフェース１９が計算されたパルスパターンまたはエッジパターンの出力を行う。
【００８９】
エッジＡ，Ｂは、各新たな第２サイクル時間Ｔｋによってだけ出力することができるから、このことにより、インクリメンタルセンサ・シミュレーションの理論的な最大可能周波数も定められる（Ｆｍａｘ＿ｔ＝１／（Ｔｋ＊４））。
【００９０】
このデータは、さらに１エラー量だけ下方に補正しなければならない。このエラー量は、理想的な第１サイクル時間Ｔａと、実際の精度を有する第１サイクル時間との間の変動幅から計算される。
【００９１】
上側周波数領域において、時間量子化（第２サイクル時間Ｔｋにより定められる）は非常に大きな役目を果たすから、出力周波数の最大設定は、実際には次のように行われる：Ｆｍａｘ＿ｐ＝１／（Ｔｋ＊４＊ａ）、ただしａ＞１。第２サイクル時間が典型的な１２０ｎｓのＴｋ値であり、ａ＝４の場合、Ｆｍａｘ＿ｔは約２ＭＨｚであり、実際的なＦｍａｘ＿ｐは、５００ｋＨｚ以上である。この周波数領域により、インクリメンタルセンサ・シミュレーションの通常の使用領域は完全にカバーされる。
【００９２】
このようにして、インクリメンタルセンサの実際の特性を冒頭に述べた従来技術の場合よりも「忠実に」または「実際的に」シミュレートすることができる。
【００９３】
高速のサンプリング時間または小さな第２サイクル時間Ｔｋは、前記経過のプログラミングによって、複雑な論理装置またはフィールドプログラマブルゲートアレイに実現することができる。
【００９４】
使用された短縮符号は次のとおり：
■Ｌ（Ｔａ） − 周期的にインクリメンタルセンサ・シミュレーションに転送される位置設定値。
【００９５】
■ｋ − ２つのサンプリング時間ＴａとＴｋの比。
【００９６】
■Ｔａ − 位置設定値ソースとしての上位制御／調整器のサンプリング時間。
【００９７】
■Ｔｋ − インクリメンタルセンサ・シミュレーションのサンプリング時間。
【００９８】
■Ｌ（Ｔｋ） − 積分によりインクリメンタルセンサ・シミュレーションに発生する位置設定値（分解能はＬ（Ｔａ）と同等）。
【００９９】
■Ｌ（Ｔｉｎｃ） − Ｌ（Ｔｋ）から形成される位置設定値、ただし、分解能は４＊インクリメンタルセンサ・シミュレーションの走査数。
【０１００】
■Ｌ（Ｔａ）＿ａｌｔ，Ｌ（Ｔｉｎｃ）＿ａｌｔ − １サイクル時間Ｔｋだけ前の値。
【図面の簡単な説明】
【０１０１】
【図１】従来技術から公知のインクリメンタルセンサ・シミュレーションに対するブロック図である。
【図２】本発明によるインクリメンタルセンサ・シミュレーションに対する構造ブロック図である。
【図３】インクリメンタルセンサ・シミュレーションをソフトウエア構造プログラムの形態で詳細に示す図である。
【図４】図３の構造プログラムステップを拡大して示す図である。
【図５】図３の構造プログラムステップを拡大して示す図である。
【図６】図３の構造プログラムステップを拡大して示す図である。
【符号の説明】
【０１０２】
１  ファイン補間器
２  目標値／実際値比較器
３  微分器
４  位置制御器
５  調整量
６  加算素子
７  周波数発生器
８ａ，８ｂ  矩形パルスシーケンス
８ｃ  基準パルスまたはゼロパルス
９  カウンタ構成素子
１０  データレジスタ
１１  データレジスタ
１２  処理ブロック
１３  時間ループ
１４  処理ブロック
１５  割込装置
１６  処理ブロック
１７  処理ブロック
１９  出力インタフェース
２０，２０ａ，２１  処理ブロック
Ａ，Ｂ  パルスエッジ
【図１】
2008281572.tif 000004
【図２】
2008281572.tif 000005
【図３】
2008281572.tif 000006
【図４】
2008281572.tif 000007
【図５】
2008281572.tif 000008
【図６】
2008281572.tif 000009
【手続補正書】
【提出日】平成20年6月27日(2008.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
リニアシフト値または角度シフト値を、パルスに基づきシーケンシャルにデジタル計数するためのインクリメンタルセンサを、例えばシミュレートするために、複数の電気パルスを、数値設定に基づき自動的に形成する方法であって、
設定値（Ｌ（Ｔａ））を、それぞれ第１サイクル時間（Ｔａ）内で繰り返し出力する値発生器と、前記設定値を周期的に検出する計算・制御手段と、該計算・制御手段により制御されるパルス切替インタフェースとを有し、
該パルス切替インタフェースは、パルス（８ａ）（８ｂ）（８ｃ）のために１つまたは複数の出力端を有する形式の、複数の電気パルスを数値設定に基づき自動的に形成する方法において、
前記計算・制御手段は、
■それぞれ、瞬時の設定値（Ｌ（Ｔａ））を検出し、瞬時の設定値と先行の設定値、またはインクリメンタル値（Ｌ（Ｔｋ））との間の差値（ΔＬ）を、それぞれ第１サイクル時間（Ｔａ）ごとに検出し、ただし、前記インクリメンタル値は、先行の設定値に相当するまでカウントアップまたはカウントダウンされたものであり、
■前記差値（ΔＬ）をパルス切替インタフェースに対する制御信号に、複数の第２サイクル時間（Ｔｋ）内で変換し、ただし、前記複数の第２サイクル時間の総持続時間は値発生器の第１サイクル時間（Ｔａ）を上回らず、
■それぞれ、第１サイクル時間ごとに出力すべきパルスまたはパルスエッジの数または頻度を、前記それぞれの差値（ΔＬ）に相応して選定するようにプログラム技術的または回路技術的に構成されていることを特徴とする方法。