(57)【要約】      （修正有）【課題】半導体基板の裏面に荒れが生じることを抑制できる半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、半導体基板１に半導体素子を形成する工程と、半導体素子１上に層間絶縁膜、配線層、及びパッド１１ａを形成する工程と、パッド１１ａ上にパッシベーション膜１２ａを形成する工程と、パッシベーション膜１２ａ上にレジストパターン５０をマスクにしてエッチングを行うことにより、パッド１１ａ上に位置する開口部１２ｃを形成する工程と、レジストパターン５０を、有機アミンを含有する薬液を用いて除去する工程とを具備する。半導体素子を形成する工程において、半導体基板１の裏面にはシリコン膜２４が形成され、パッド１１ａを形成する工程の後ではシリコン膜２４は露出する。パッド１１ａを形成する工程の後、レジストパターン５０を除去する工程の前に、シリコン膜２４の表面に酸化膜２４ｂを形成する工程を具備する。【選択図】図２
2008177388.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に半導体素子を形成する工程と、
前記半導体素子上に層間絶縁膜及び配線層を交互に少なくとも一層ずつ形成し、かつ最上層の配線層にパッドを形成する工程と、
前記最上層に位置する配線層及び前記パッド上に第１のパッシベーション膜を形成する工程と、
前記第１のパッシベーション膜上に第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとしてエッチングを行うことにより、前記パッド上に位置する前記第１のパッシベーション膜に第１の開口部を形成する工程と、
前記第１のレジストパターンを、有機アミンを含有する薬液を用いて除去する工程と、
前記第１のパッシベーション膜上及び前記第１の開口部内に、第２のパッシベーション膜を形成する工程と、
前記第２のパッシベーション膜を選択的に除去することにより、前記第２のパッシベーション膜に、前記第１の開口部上に位置する第２の開口部を形成する工程と、
を具備し、
前記半導体素子を形成する工程において、前記半導体基板の裏面にはシリコン膜が形成され、
前記最上層に位置する配線層及び前記パッドを形成する工程の後において、前記シリコン膜は露出しており、
前記最上層に位置する配線層及び前記パッドを形成する工程の後、かつ前記レジストパターンを除去する工程の前に、前記シリコン膜の表面に酸化膜を形成する工程を具備する半導体装置の製造方法。
【請求項２】
前記第１のパッシベーション膜は酸化シリコン膜であり、
前記第１の開口部を形成する工程は、ウェットエッチングにより前記第１の開口部を形成する工程であり、
前記シリコン膜の表面に酸化膜を形成する工程は、前記第１のパッシベーション膜に前記開口部を形成する工程の後、かつ前記レジストパターンを除去する工程の前である請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板の表面に半導体素子を形成する工程と、
前記半導体素子上に層間絶縁膜及び配線層を交互に少なくとも一層ずつ形成し、かつ最上層の配線層にパッドを形成する工程と、
前記最上層に位置する配線層及び前記パッド上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしてエッチングを行うことにより、前記パッド上に位置する前記パッシベーション膜に開口部を形成する工程と、
前記レジストパターンを、有機アミンを含有する薬液を用いて除去する工程と、
を具備し、
前記半導体素子を形成する工程において、前記半導体基板の裏面にはシリコン膜が形成され、
前記最上層に位置する配線層を形成する工程の後において、前記シリコン膜は露出しており、
前記最上層に位置する配線層を形成する工程の後、かつ前記レジストパターンを除去する工程の前に、前記シリコン膜の表面に酸化膜を形成する工程を具備する半導体装置の製造方法。
【請求項４】
酸素プラズマを用いて前記酸化シリコン膜の表面を酸化する工程である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記レジストパターンを除去する工程の後に、前記半導体基板の裏面を研削する工程を有さない請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。特に本発明は、半導体基板の裏面に荒れが生じることを抑制できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図３の各図は、従来の半導体装置の製造方法を説明するための断面図である。まず図３（Ａ）に示すように、シリコン基板１００の表面に素子分離膜１０２をＬＯＣＯＳ酸化法により形成し、さらにゲート電極１０４を有するトランジスタを形成する。これらの工程において、シリコン基板１００の裏面に熱酸化膜１２２、及びポリシリコン膜１２４が形成される。また、ゲート電極１０４及びポリシリコン膜１２４の表面には熱酸化膜（ポリシリコン膜１２４上の熱酸化膜は図示せず）が形成される。
【０００３】
次いで、シリコン基板１００上及びトランジスタ上に、酸化シリコン膜からなる層間絶縁膜１０８を形成する。層間絶縁膜１０８の一部はバッチ処理で形成されるため、ポリシリコン膜１２４上にも酸化シリコン膜（図示せず）が形成される。
【０００４】
次いで層間絶縁膜１０８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしたウェットエッチングを行う。その後レジストパターンを除去し、再度層間絶縁膜１０８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしたドライエッチングを行う。これにより、層間絶縁膜１０８には、トランジスタ上（例えばゲート電極１０４上）に位置する接続孔１０８ａが形成される。その後、レジストパターンを除去する。なお、上述したレジストパターンの除去工程は、レジストパターンをウェットエッチングし、さらにその残渣をアッシングして除去する工程である。
【０００５】
上記した工程のうち、層間絶縁膜１０８をウェットエッチングする工程において、ポリシリコン膜１２４上の酸化シリコン膜は除去され、かつポリシリコン膜１２４の表面に形成された熱酸化膜は薄くなる。
【０００６】
次いで、層間絶縁膜１０８上にＡｌ合金配線１０９を形成する。次いで層間絶縁膜１０８上及びＡｌ合金配線１０９上に、層間絶縁膜１１０を形成する。層間絶縁膜１１０の一部はバッチ処理で形成されるため、ポリシリコン膜１２４上にも酸化シリコン膜（図示せず）が形成される。次いで、層間絶縁膜１１０に、Ａｌ合金配線１０９上に位置する接続孔１１０ａを形成する。接続孔１１０ａを形成する工程は、接続孔１０８ａを形成する工程と略同様である。この工程において、ポリシリコン膜１２４上の酸化シリコン膜及び熱酸化膜は除去され、ポリシリコン膜１２４が露出する。次いで、層間絶縁膜１１０上にＡｌ合金配線１１１及びＡｌ合金パッド１１１ａを形成する。
【０００７】
次いで、図３（Ｂ）に示すように、層間絶縁膜１１０上、Ａｌ合金配線１１１上、及びＡｌ合金パッド１１１ａ上に、第１層目のパッシベーション膜である酸化シリコン膜１１２ａを枚葉式のプラズマＣＶＤ装置で形成する。次いで酸化シリコン膜１１２ａ上にレジストパターン１５０を形成し、レジストパターン１５０をマスクとして酸化シリコン膜１１２ａをウェットエッチングする。これにより、酸化シリコン膜１１２ａには、Ａｌ合金パッド１１１ａ上に位置するパッド開口部１１２ｃが形成される。
【０００８】
その後、図３（Ｃ）に示すように、レジストパターン１５０を、有機アミンを含む薬液でウェットエッチングして除去し、さらにレジストパターン１５０の残渣をアッシングして除去する。本工程において、ポリシリコン膜１２４は露出している。次いで酸化シリコン膜１１２ａ上及び開口部１１２ｃ内に、第２層目のパッシベーション膜である窒化シリコン膜１１２ｂを形成する。次いで窒化シリコン膜１１２ｂ上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜１１２ｂをドライエッチングする。これにより、窒化シリコン膜１１２ｂには、パッド開口部１１２ｃ上に位置するパッド開口部１１２ｄが形成される。その後、レジストパターンを、レジストパターン１５０と同様の工程で除去する。
【０００９】
その後、シリコン基板１００の裏面を研削せずに、シリコン基板１００をダイシングし、半導体チップを切り出す。
なお、有機アミンを含む薬液でレジストパターンを除去する技術は、例えば特許文献１に記載されている。
【００１０】
【特許文献１】特開２００４−２３５３４４号公報（第２０段落）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記した従来技術では、パッド開口部を形成するためのレジストパターンを、有機アミンを含む薬液でウェットエッチングして除去している。また、パッド開口部を形成するためのレジストパターンを除去する工程においては、半導体基板の裏面でポリシリコン膜が露出している。このため、レジストパターンを除去する工程において、半導体基板の裏面に形成されたポリシリコン膜の表面は、有機アミンによって荒れてしまう（例えば図４参照）。この場合、半導体チップのピックアップ不良が生じることがある。
【００１２】
本発明は上記のような事情を考慮してなされたものであり、その目的は、半導体基板の裏面に荒れが生じることを抑制できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板の表面に半導体素子を形成する工程と、
前記半導体素子上に層間絶縁膜及び配線層を交互に少なくとも一層ずつ形成し、かつ最上層の配線層にパッドを形成する工程と、
前記最上層に位置する配線層及び前記パッド上に第１のパッシベーション膜を形成する工程と、
前記第１のパッシベーション膜上に第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとしてエッチングを行うことにより、前記パッド上に位置する前記第１のパッシベーション膜に第１の開口部を形成する工程と、
前記第１のレジストパターンを、有機アミンを含有する薬液を用いて除去する工程と、
前記第１のパッシベーション膜上及び前記第１の開口部内に、第２のパッシベーション膜を形成する工程と、
前記第２のパッシベーション膜を選択的に除去することにより、前記第２のパッシベーション膜に、前記第１の開口部上に位置する第２の開口部を形成する工程と、
を具備し、
前記半導体素子を形成する工程において、前記半導体基板の裏面にはシリコン膜が形成され、
前記最上層に位置する配線層及び前記パッドを形成する工程の後において、前記シリコン膜は露出しており、
前記最上層に位置する配線層及び前記パッドを形成する工程の後、かつ前記レジストパターンを除去する工程の前に、前記シリコン膜の表面に酸化膜を形成する工程を具備する。
【００１４】
この半導体装置の製造方法によれば、前記レジストパターンを除去する工程の前に、前記半導体基板の裏面に形成された前記シリコン膜の表面には、前記酸化膜が形成されている。このため、前記レジストパターンを、有機アミンを含有する薬液を用いて除去する工程において、前記半導体基板の裏面が荒れることを抑制できる。
【００１５】
前記前記第１のパッシベーション膜は酸化シリコン膜であり、前記第１の開口部を形成する工程は、ウェットエッチングにより前記第１の開口部を形成する工程である場合、前記シリコン膜の表面に酸化膜を形成する工程は、前記第１のパッシベーション膜に前記開口部を形成する工程の後、かつ前記レジストパターンを除去する工程の前であるのが好ましい。
【００１６】
本発明に係る他の半導体装置の製造方法は、半導体基板の表面に半導体素子を形成する工程と、
前記半導体素子上に層間絶縁膜及び配線層を交互に少なくとも一層ずつ形成し、かつ最上層の配線層にパッドを形成する工程と、
前記最上層に位置する配線層及び前記パッド上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしてエッチングを行うことにより、前記パッド上に位置する前記パッシベーション膜に開口部を形成する工程と、
前記レジストパターンを、有機アミンを含有する薬液を用いて除去する工程と、
を具備し、
前記半導体素子を形成する工程において、前記半導体基板の裏面にはシリコン膜が形成され、
前記最上層に位置する配線層を形成する工程の後において、前記シリコン膜は露出しており、
前記最上層に位置する配線層を形成する工程の後、かつ前記レジストパターンを除去する工程の前に、前記シリコン膜の表面に酸化膜を形成する工程を具備する。
前記パッシベーション膜は一層構造であっても良いし、多層構造であってもよい。
【００１７】
上記した各半導体装置の製造方法において、前記シリコン膜の表面に酸化膜を形成する工程は、例えばプラズマを用いて前記酸化シリコン膜の表面を酸化する工程である。前記レジストパターンを除去する工程の後に、前記半導体基板の裏面を研削する工程を有さなくてもよい。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の実施形態に係る半導体装置の製造方法を説明するための断面図である。まず図１（Ａ）に示すように、シリコン基板１の表面に、酸化シリコン膜及び窒化シリコン膜をこの順に積層させたマスク膜（図示せず）を形成し、このマスク膜をマスクとしてシリコン基板１を熱酸化する。これにより、シリコン基板１の表面には素子分離膜２が形成され、素子領域が他の領域から分離される。なお、本工程において、シリコン基板１の裏面にも熱酸化膜２２が形成される。熱酸化膜２２の厚さは、例えば７００ｎｍである。その後、マスク膜を除去する。
【００１９】
次いで、素子領域に位置するシリコン基板１を熱酸化する。これにより、素子領域に位置するシリコン基板１にはゲート絶縁膜３が形成される。次いで、シリコン基板１の表面上（ゲート絶縁膜３上を含む）にポリシリコン膜をＣＶＤ法により形成する。この処理はバッチ式のＣＶＤ装置で行われる為、シリコン基板１の裏面には、熱酸化膜２２の上に位置するポリシリコン膜２４が形成される。ポリシリコン膜２４の厚さは、例えば３００ｎｍである。次いで、シリコン基板１の表面上に形成されたポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、ゲート絶縁膜３上にはゲート電極４が形成される。その後、レジストパターンを除去する。次いで、ゲート電極４の表面に熱酸化膜４ａを形成する。本工程において、ポリシリコン膜２４の表面にも熱酸化膜２４ａが形成される。熱酸化膜２４ａの厚さは、例えば１５０ｎｍである。
【００２０】
次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコン基板１に不純物を導入する。これにより、素子領域に位置するシリコン基板１には２つの低濃度不純物領域６が形成される。次いでゲート電極４上を含む全面上に絶縁膜をＣＶＤ法により形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４の側壁はサイドウォール５で覆われる。次いで、ゲート電極４、サイドウォール５、及び素子分離膜２をマスクとしてシリコン基板１に不純物を導入する。これにより、素子領域に位置するシリコン基板１には、ソース及びドレインとなる２つの不純物領域７が形成される。
このようにして、シリコン基板１にはトランジスタが形成される。
【００２１】
次いで、図１（Ｂ）に示すように、シリコン基板１の表面に層間絶縁膜８を形成する。層間絶縁膜８は、バッチ式のＣＶＤ装置で形成された第１の絶縁膜と、枚葉式のプラズマＣＶＤ装置により形成された第２の絶縁膜と、ＳＯＧにより形成された第３の絶縁膜をこの順に積層した構造である。第１の絶縁膜、第２の絶縁膜、及び第３の絶縁膜それぞれの厚さは、例えば１００ｎｍ、４００ｎｍ、及び１００ｎｍである。第１の絶縁膜を形成する工程において、シリコン基板１の裏面には、熱酸化膜２４ａ上に位置する酸化シリコン膜（図示せず）が形成される。この酸化膜の厚さは、例えば１００ｎｍである。
【００２２】
次いで、層間絶縁膜８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして層間絶縁膜８をウェットエッチングする。その後、レジストパターンを、有機アミンを含有する薬液で除去し、さらにレジストパターンの残渣を、酸素プラズマでアッシングして除去する。次いで、層間絶縁膜８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして層間絶縁膜８をドライエッチングする。これにより、層間絶縁膜８には、トランジスタ上（例えばゲート電極４上）に位置する接続孔８ａが形成される。その後、レジストパターンを、有機アミンを含有する薬液で除去し、さらにレジストパターンの残渣を、酸素プラズマでアッシングして除去する。なお、層間絶縁膜８をウェットエッチングする工程において、熱酸化膜２４ａ上に位置する上記の酸化シリコン膜は除去され、かつ熱酸化膜２４ａも薄くなり、例えば５０ｎｍになる。
【００２３】
次いで接続孔８ａ内及び層間絶縁膜８上に、Ａｌ合金膜をスパッタリング法により形成する。Ａｌ合金膜の厚さは、例えば５００ｎｍである。次いで、このＡｌ合金膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これによりＡｌ合金膜は選択的に除去され、Ａｌ合金配線９が形成される。Ａｌ合金配線９は、一部が接続孔８ａ内に埋め込まれることにより、トランジスタ（例えばゲート電極４）に接続する。その後、レジストパターンを、有機アミンを含有する薬液で除去し、さらにレジストパターンの残渣を、酸素プラズマでアッシングして除去する。なお、層間絶縁膜１０をウェットエッチングする工程において、熱酸化膜２４ａ上に位置する上記の酸化シリコン膜は除去され、かつ熱酸化膜２４ａも略除去される。
【００２４】
次いで、図１（Ｃ）に示すように、層間絶縁膜８上及びＡｌ合金配線９上に、層間絶縁膜１０を形成する。層間絶縁膜１０は、枚葉式のプラズマＣＶＤ装置により形成された第４の絶縁膜、ＳＯＧにより形成された第５の絶縁膜、及び枚葉式のプラズマＣＶＤ装置により形成された第６の絶縁膜を、この順に形成した層である。第４の絶縁膜、第５の絶縁膜、及び第６の絶縁膜それぞれの厚さは、例えば６００ｎｍ、３００ｎｍ、及び４５０ｎｍである。次いで層間絶縁膜１０に接続孔１０ａを形成する。この工程は、層間絶縁膜８に接続孔８ａを形成する工程と同様である。
【００２５】
次いで、層間絶縁膜１０上にＡｌ合金配線１１及びＡｌ合金パッド１１ａを形成する。この工程は、Ａｌ合金膜の厚さが８００ｎｍである点を除いて、層間絶縁膜８上にＡｌ合金配線９を形成する工程と同様である。なお、本工程には、レジストパターン（図示せず）を有機アミン含有の薬液で除去し、さらにレジストパターンの残渣を酸素プラズマでアッシングして除去する工程が含まれるが、この工程までの処理で、熱酸化膜２４ａは略全て除去され、ポリシリコン膜２４が露出する。
【００２６】
次いで、図２（Ａ）に示すように、層間絶縁膜１０上、Ａｌ合金配線１１、及びＡｌ合金パッド１１ａ上に、第１層目のパッシベーション膜となる酸化シリコン膜１２ａを枚葉式のプラズマ処理装置により形成する。酸化シリコン膜１２ａは、例えばプラズマ酸化膜であり、その厚さは例えば４００ｎｍである。
【００２７】
次いで、酸化シリコン膜１２ａ上にレジストパターン５０を形成し、レジストパターン５０をマスクとして、酸化シリコン膜１２ａをウェットエッチングする。これにより、酸化シリコン膜１２ａには、Ａｌ合金パッド１１ａ上に位置するパッド開口部１２ｃが形成される。
【００２８】
次いで、図２（Ｂ）に示すように、ポリシリコン膜２４の表面を、バッチ式のプラズマＣＶＤ装置で酸化し、酸化シリコン膜２４ｂを形成する。酸化シリコン膜２４ｂの厚さは、例えば１ｎｍである。
【００２９】
次いで、図２（Ｃ）に示すように、レジストパターン５０を、有機アミンを含有する薬液で除去し、更にレジストパターン５０の残渣をアッシングして除去する。上記したように、シリコン基板１の裏面に形成されたポリシリコン膜２４の表面は、酸化シリコン膜２４ｂで被覆されている。このため、薬液によってポリシリコン膜２４の表面が荒れることを防止できる。
【００３０】
次いで、図２（Ｄ）に示すように、酸化シリコン膜１２ａ上及びパッド開口部１２ｃ内に、第２層目のパッシベーション膜となる窒化シリコン膜１２ｂを枚葉式のプラズマＣＶＤ装置により形成する。窒化シリコン膜１２ｂの厚さは、例えば１０００ｎｍである。次いで、窒化シリコン膜１２ｂ上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜１２ｂをドライエッチングする。これにより、窒化シリコン膜１２ｂには、パッド開口部１１２ｃ上に位置するパッド開口部１２ｄが形成される。その後、レジストパターンを除去する。このレジストパターン除去工程は、レジストパターン５０を除去する工程と同様であるが、ポリシリコン膜２４上の酸化シリコン膜２４ｂは除去されていないため、レジストパターンの除去工程において、ポリシリコン膜２４の表面が薬液によって荒れることを防止できる。
その後、シリコン基板１の裏面を研削せずに、シリコン基板１をダイシングし、半導体チップを切り出す。
【００３１】
以上、本実施形態によれば、パッシベーション膜である酸化シリコン膜１２ａを形成した後、レジストパターン５０を形成する前に、シリコン基板１の裏面に形成されたポリシリコン膜２４の表面に酸化シリコン膜２４ｂを形成する工程を有している。このため、レジストパターンを薬液で除去する工程において、ポリシリコン膜２４の表面が荒れることを防止できる。従って、半導体チップのピックアップ不良が生じることを抑制できる。
【００３２】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば酸化シリコン膜１２ａにパッド開口部１２ｃを形成する工程がドライエッチングの場合、ポリシリコン膜２４の表面に酸化シリコン膜２４ｂを形成する工程は、最上層の配線層であるＡｌ合金配線１１及びＡｌ合金パッド１１ａを形成するためのレジストパターンを除去する工程の後、かつレジストパターン５０を除去する工程の前であれば、上記したタイミングに限定されない。
【００３３】
また、酸化シリコン膜１２ａを形成した後、パッド開口部１２ｃを形成せずに窒化シリコン膜１２ｂを形成し、窒化シリコン膜１２ｂ上にレジストパターンを形成し、このレジストパターンをマスクとしたドライエッチングを行うことにより、パッド開口部１２ｄ，１２ｃを形成しても良い。この場合、ポリシリコン膜２４の表面に酸化シリコン膜２４ｂを形成する工程は、最上層の配線層であるＡｌ合金配線１１及びＡｌ合金パッド１１ａを形成するためのレジストパターンを除去する工程の後、かつパッド開口部１２ｄ，１２ｃを形成するためのレジストパターンを除去する工程の前であれば、いずれのタイミングでも良い。
【図面の簡単な説明】
【００３４】
【図１】各図は本発明の実施形態に係る半導体装置の製造方法を説明するための断面図。
【図２】各図は図１の次の工程を説明するための断面図。
【図３】各図は従来の半導体装置の製造方法を説明するための断面図。
【図４】従来の製造方法の課題を説明するための写真。
【符号の説明】
【００３５】
１，１００…シリコン基板、２，１０２…素子分離膜、３…ゲート絶縁膜、４，１０４…ゲート電極、５…サイドウォール、６…低濃度不純物領域、７…不純物領域、８，１０，１０８，１１０…層間絶縁膜、８ａ，１０ａ，１０８ａ，１１０ａ…接続孔、９，１１，１０９，１１１…Ａｌ合金配線、１１ａ，１１１ａ…Ａｌ合金パッド、１２ａ，２４ｂ，１１２ａ…酸化シリコン膜、１２ｂ，１１２ｂ…窒化シリコン膜、１２ｃ，１２ｄ，１１２ｃ，１１２ｄ…パッド開口部、２２，２４ａ，１２２…熱酸化膜、２４，１２４…ポリシリコン膜、５０，１５０…レジストパターン
【図１】
2008177388.tif 000003
【図２】
2008177388.tif 000004
【図３】
2008177388.tif 000005
【図４】
2008177388.tif 000006