(57)【要約】【課題】低諧調表示モード時の表示データの書き込み時にも不要な電力消費を抑制し、低消費電力化を更に図る。【解決手段】ＲＧＢなどの各色データのビット幅のうち、例えば最上位ビットなどの一部ビットが格納される第１メモリＡと、残る他のビットが格納される他のメモリＢとが別ブロックとして分けて構成されており、各メモリＡ，Ｂに対してそれぞれ、メモリＩ／Ｆ入力回路１１とメモリＩ／Ｆ出力回路１２をそれぞれ介して独立してアクセス可能とされている。通常表示モード時には、メモリＡ、Ｂが共にアクセスされてデータ読み出しまたは書き込みが行われる。また、低諧調表示モード時には、メモリＡのみがアクセスされて必要なビットの読み出しまたは書き込みが行われ、メモリＢはアクセスされずに停止状態とされる。【選択図】図１
2008145893.tif 000002
【特許請求の範囲】
【請求項１】
必要とされる表示諧調数に応じてビット数が設定される表示メモリにおいて、
各色データのビット幅のうち、一部ビットが格納される第１メモリと、残る他のビットが格納される他のメモリが別ブロックとして構成されており、該第１メモリおよび該他のメモリに対してデータ書き込み時およびデータ読み出し時にそれぞれ独立してアクセス可能とするメモリアクセス手段が設けられている表示メモリ。
【請求項２】
通常表示モード時には、前記メモリアクセス手段を介して前記第１メモリおよび前記他のメモリに対して表示データの書き込みおよび読み出しが行われ、特殊表示モード時には、該メモリアクセス手段を介して該第１メモリのみに対して表示データの書き込みおよび読み出しが行われるように構成されている請求項１に記載の表示メモリ。
【請求項３】
前記特殊表示モード時には、前記メモリアクセス手段によって前記他のメモリに対する表示データの書き込みおよび読み出しが停止状態とされている請求項２に記載の表示メモリ。
【請求項４】
前記他のメモリが第２メモリと更に他のメモリとからなる２以上のメモリの場合に、前記第１メモリ、該第２メモリおよび該更に他のメモリが別ブロックとして構成されており、該第１メモリ、該第２メモリおよび該更に他のメモリに対してデータ書き込み時およびデータ読み出し時に、前記メモリアクセス手段により、該第１メモリ、該第２メモリおよび該更に他のメモリが互いに独立してアクセス可能とされている請求項１に記載の表示メモリ。
【請求項５】
通常表示モード時には、前記メモリアクセス手段を介して前記第１メモリ、前記第２メモリおよび前記更に他のメモリに対して表示データの書き込みおよび読み出しが行われ、第１特殊表示モード時には、該メモリアクセス手段を介して該第１メモリまたは該第２メモリのみに対して表示データの書き込みおよび読み出しが行われ、第２特殊表示モード時には、該メモリアクセス手段を介して該第１メモリおよび該第２メモリのみに対して表示データの書き込みおよび読み出しが行われるように構成されている請求項４に記載の表示メモリ。
【請求項６】
前記第１特殊表示モード時には、前記メモリアクセス手段によって、前記第２メモリまたは前記第１メモリ、および前記更に他のメモリに対する表示データの書き込みおよび読み出しが停止状態とされ、前記第２特殊表示モード時には、該メモリアクセス手段によって該更に他のメモリに対する表示データの書き込みおよび読み出しが停止状態とされている請求項５に記載の表示メモリ。
【請求項７】
前記通常表示モードは全諧調表示モードであり、前記特殊表示モードは低諧調表示モードである請求項２、３、５および６のいずれかに記載の表示メモリ。
【請求項８】
前記一部ビットは、各色データの最上位１ビットである請求項１に記載の表示メモリ。
【請求項９】
前記一部ビットは、各色データの上位２ビットまたは上位３ビットである請求項１に記載の表示メモリ。
【請求項１０】
前記各色データはそれぞれのビット幅が、各８ビットのＲＧＢデータ、５ビット、６ビットおよび５ビットのＲＧＢデータ、または各６ビットのＲＧＢデータとされている請求項１、８および９のいずれかに記載の表示メモリ。
【請求項１１】
前記各色データを読み込んで表示するためのフレームメモリ、一部画面表示用のパーシャルメモリまたは複数のラインメモリで構成されている請求項１および８〜１０のいずれかに記載の表示メモリ。
【請求項１２】
前記メモリアクセス手段は、前記第１メモリおよび前記他のメモリにそれぞれ独立して表示データを書き込むためのメモリ入力手段と、該第１メモリおよび害他のメモリから表示データをそれぞれ独立して読み出すためのメモリ出力手段とを有する請求項１〜６のいずれかに記載の表示メモリ。
【請求項１３】
前記他のメモリは、一または複数のメモリから別ブロックとして構成されている請求項１または４に記載の表示メモリ。
【請求項１４】
表示画面を有する表示パネルと、該表示パネルを表示駆動するためのソースドライバおよびゲートドライバと、該ソースドライバに表示データおよび表示制御信号を供給すると共に該ゲートドライバに表示制御信号を供給するコントローラとを備え、該コントローラに請求項１〜１３のいずれかに記載の表示メモリが設けられている表示装置。
【請求項１５】
請求項１〜１３のいずれかに記載の表示メモリが表示装置の表示用駆動部に搭載されている携帯型電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、必要とされる表示諧調数に応じてビット数が設定される表示メモリ、この表示メモリを備えた液晶表示装置などの表示装置、およびこの表示装置が搭載された携帯電話機などの携帯型電子情報機器に関する。
【背景技術】
【０００２】
近年、携帯型電子情報機器として、特に携帯電話機においては、表示の解像度が増大してきており、表示に必要なメモリ数も増大してきている。このため、電池駆動により消費電力の制限が厳しい携帯電話機において、消費電力の増大を招くという相反した傾向となっている。
【０００３】
しかしながら、昨今のカメラ付携帯電話機などにおいては表示階調数が増大するものの、メールなどのテキスト表示のように８色（ＲＧＢ各１ビット）という低諧調表示により十分機能を果たす場合もある。
【０００４】
図２は、従来のアクティブマトリックス駆動方式の代表例であるＴＦＴ(薄膜トランジスタ)方式液晶表示装置の要部構成例を示すブロック図である。
【０００５】
図２において、従来の液晶表示装置１００には、液晶表示部とそれを駆動する表示用駆動部としての液晶駆動回路(液晶駆動部)とが設けられている。
【０００６】
この液晶表示部には、ＴＦＴ方式液晶パネル１０１が搭載されている。この液晶パネル１０１内には、図示しない液晶表示素子と、後述する対向電極(共通電極)１０２とが設けられている。
【０００７】
また、液晶駆動回路には、ＩＣ(集積回路)からなるソースドライバ部１０３およびゲートドライバ部１０４と、これらを駆動制御するコントローラ１０５と、これらのソースドライバ部１０３およびゲートドライバ部１０４に電源供給（電力供給）するための液晶駆動電源１０６とが搭載されている。
【０００８】
コントローラ１０５からソースドライバ部１０３に対して表示データＤおよび表示制御信号Ｓ１が供給され、コントローラ１０５からゲートドライバ部１０４に対して表示制御信号Ｓ２が供給されている。さらに、ソースドライバ部１０３およびゲートドライバ部１０４には、図示しない水平同期信号が供給されている。さらに、コントローラ１０５から液晶駆動電源１０６にＲＥＶ信号が供給されている。
【０００９】
この従来の液晶表示装置１００において、外部から入力された画像データ（表示データ）は、コントローラ１０５を介して、デジタル信号である画像データＤとしてソースドライバ部１０３に入力される。
【００１０】
このソースドライバ部１０３においては、入力された画像データＤが時分割されて第１ソースドライバＳＤ１１〜第ｎソースドライバＳＤ１nに一旦ラッチされ、その後、水平同期信号に同期してＤ／Ａ(デジタル／アナログ)変換される。
【００１１】
このように、時分割された画像データＤがＤ／Ａ変換されて得られた階調表示用のアナログ電圧(以下、階調表示電圧という)が、ソース信号ライン(図示せず)を介して、液晶パネル１０１内の対応する各画素部の液晶表示素子に出力されて表示される。
【００１２】
図３は、図２のコントローラ１０５内に設けられた従来の表示メモリの要部構成例を示すブロック図である。
【００１３】
図３において、図２のコントローラ１０５に設けられた従来の表示メモリ２０は、１つのメモリＢと、このメモリＢに画像データを書き込むときに用いられるメモリＩ／Ｆ（インターフェース）入力回路２１と、このメモリＢから画像データを読み出すときに用いられるメモリＩ／Ｆ（インターフェース）出力回路２２とを備えている。
【００１４】
上記構成により、データ書き込み時には、メモリＩ／Ｆ入力回路２１からの書き込みイネーブル信号によってメモリＢがアクセス可能とされ、また、データ読み出し時には、メモリＩ／Ｆ回路２２からの読み出しイネーブル信号によってメモリＢがアクセス可能とされる。
【００１５】
コントローラ１０５を設計する際には、必要な表示の解像度や色数に応じた記憶容量の図３に示す表示メモリ２０が構成されている。
【００１６】
例えば、ＱＶＧＡ（２４０画素×３２０画素）において、２４ビットカラー（ＲＧＢ各８ビット、８×３ビット）である場合には、２４０×２４×３２０＝１，８４３，２００ビット分のメモリが必要とされる。
【００１７】
このような表示メモリ２０において、２４ビットカラーの場合、メモリＢにはＲＧＢ８ビットの画像データ（Ｒｄａｔａ８ビット、Ｇｄａｔａ８ビット、Ｂｄａｔａ８ビット）がそれぞれ入出力される。
【００１８】
また、全諧調表示モード時には、メモリＩ／Ｆ出力回路２２から各色データの全ビットが出力され、例えば８色表示（ＲＧＢ各１ビット）の低諧調表示モード時には、メモリＩ／Ｆ出力回路２２から、表示データとして上位の１ビットのみが出力され、残る下位ビットが表示データとして出力されないようにすることによって、低消費電力化が図られている。
【００１９】
例えば携帯電話機においては、全画面を表示するのではなく、表示画面の一部を表示させるパーシャル表示を行って消費電力を低減させる工夫が為されている。このパーシャル表示時には、時刻表示やメール、電話の着信情報などが表示されるが、その際に、画像を表示させる場合には、多色表示ではなく、８色表示（１×３ビット）が用いられることが多い。このパーシャル表示時には、一般的に、携帯電話機の表示画面が待ち受け画面状態であり、最小限の電力により表示動作が行われている。パーシャル表示であって、表示情報が変わる際には、最小限の電力消費によりその動作を実施させる必要がある。
【００２０】
しかしながら、低消費電力化が可能な８色表示などの低諧調表示モードにおいて、表示メモリ２０からＲＧＢデータの全ビットを読み出すと、不必要なビット線へのプリチャージなど不必要な電力が生じてしまう。不必要なビットを読み出さないことによって、更なる低消費電力化が可能となる。
【００２１】
そこで、例えば特許文献１には、画像データのうち、必要なビットのみを読み出し、不要なビットを読み出さないように制御することにより、無駄な消費電力を削減可能とした表示メモリが開示されている。
【特許文献１】特開２００２−４０９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、前述したように、上記従来の表示メモリでは、前述したように、低消費電力化が可能な８色表示などの低諧調表示モードにおいて、表示メモリからＲＧＢの全ビットを読み出すと、不必要な電力が生じてしまう。
【００２３】
これを解決するものとして、特許文献１に開示されている従来の表示メモリでは、表示メモリからの表示データ読み出し時に、不要なビットが読み出されないように工夫されているものの、表示メモリへの表示データ書き込み時については、不要なビットがあっても全ビットの表示データが書き込まれるため、その分、不必要な電力が生じてしまう。
【００２４】
本発明は、上記従来の問題を解決するもので、低諧調表示モード時の表示データの書き込み時にも不要な電力消費を抑制し、低消費電力化を更に図ることができる表示メモリ、この表示メモリを備えた液晶表示装置などの表示装置、およびこの表示装置が搭載された携帯電話機などの携帯型電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明の表示メモリは、必要とされる表示諧調数に応じてビット数が設定される表示メモリにおいて、各色データのビット幅のうち、一部ビットが格納される第１メモリと、残る他のビットが格納される他のメモリが別ブロックとして構成されており、該第１メモリおよび該他のメモリに対してデータ書き込み時およびデータ読み出し時にそれぞれ独立してアクセス可能とするメモリアクセス手段が設けられているものであり、そのことにより上記目的を達成することができる。
【００２６】
また、好ましくは、本発明の表示メモリにおける通常表示モード時には、前記メモリアクセス手段を介して前記第１メモリおよび前記他のメモリに対して表示データの書き込みおよび読み出しが行われ、特殊表示モード時には、該メモリアクセス手段を介して該第１メモリのみに対して表示データの書き込みおよび読み出しが行われるように構成されている。
【００２７】
さらに、好ましくは、本発明の表示メモリにおける特殊表示モード時には、前記メモリアクセス手段によって前記他のメモリに対する表示データの書き込みおよび読み出しが停止状態とされている。
【００２８】
さらに、好ましくは、本発明の表示メモリにおける他のメモリが第２メモリと更に他のメモリとからなる２以上のメモリの場合に、前記第１メモリ、該第２メモリおよび該更に他のメモリが別ブロックとして構成されており、該第１メモリ、該第２メモリおよび該更に他のメモリに対してデータ書き込み時およびデータ読み出し時に、前記メモリアクセス手段により、該第１メモリ、該第２メモリおよび該更に他のメモリが互いに独立してアクセス可能とされている。
【００２９】
さらに、好ましくは、本発明の表示メモリにおいて、通常表示モード時には、前記メモリアクセス手段を介して前記第１メモリ、前記第２メモリおよび前記更に他のメモリに対して表示データの書き込みおよび読み出しが行われ、第１特殊表示モード時には、該メモリアクセス手段を介して該第１メモリまたは該第２メモリのみに対して表示データの書き込みおよび読み出しが行われ、第２特殊表示モード時には、該メモリアクセス手段を介して該第１メモリおよび該第２メモリのみに対して表示データの書き込みおよび読み出しが行われるように構成されている。
【００３０】
さらに、好ましくは、本発明の表示メモリにおける第１特殊表示モード時には、前記メモリアクセス手段によって、前記第２メモリまたは前記第１メモリ、および前記更に他のメモリに対する表示データの書き込みおよび読み出しが停止状態とされ、前記第２特殊表示モード時には、該メモリアクセス手段によって該更に他のメモリに対する表示データの書き込みおよび読み出しが停止状態とされている。
【００３１】
さらに、好ましくは、本発明の表示メモリにおける通常表示モードは全諧調表示モードであり、前記特殊表示モードは低諧調表示モードである。
【００３２】
さらに、好ましくは、本発明の表示メモリにおける一部ビットは、各色データの最上位１ビットである。
【００３３】
さらに、好ましくは、本発明の表示メモリにおける一部ビットは、各色データの上位２ビットまたは上位３ビットである。
【００３４】
さらに、好ましくは、本発明の表示メモリにおける各色データは、それぞれのビット幅が、各８ビットのＲＧＢデータ、５ビット、６ビットおよび５ビットのＲＧＢデータ、または各６ビットのＲＧＢデータとされている。
【００３５】
さらに、好ましくは、本発明の表示メモリにおいて、前記各色データを読み込んで表示するためのフレームメモリ、一部画面表示用のパーシャルメモリまたは複数のラインメモリで構成されている。
【００３６】
さらに、好ましくは、本発明の表示メモリにおけるメモリアクセス手段は、前記第１メモリおよび前記他のメモリにそれぞれ独立して表示データを書き込むためのメモリ入力手段と、該第１メモリおよび害他のメモリから表示データをそれぞれ独立して読み出すためのメモリ出力手段とを有する。
【００３７】
さらに、好ましくは、本発明の表示メモリにおける他のメモリは、一または複数のメモリから別ブロックとして構成されている。
【００３８】
本発明の表示装置は、表示画面を有する表示パネルと、該表示パネルを表示駆動するためのソースドライバおよびゲートドライバと、該ソースドライバに表示データおよび表示制御信号を供給すると共に該ゲートドライバに表示制御信号を供給するコントローラとを備え、該コントローラに本発明の上記表示メモリが設けられているものであり、そのことにより上記目的を達成することができる。
【００３９】
本発明の携帯型電子情報機器は、本発明の上記表示メモリが表示装置の表示用駆動部に搭載されているものであり、そのことにより上記目的を達成することができる。
【００４０】
上記構成により、以下に、本発明の作用について説明する。
【００４１】
本発明にあっては、ＲＧＢなどの各色データのビット幅のうち、例えば最上位ビットや上位数ビットなどの一部ビットが格納される第１メモリと、残る他のビットが格納される他のメモリとが別ブロックとして分けられて構成されている。メモリＩ／Ｆ入力回路およびメモリＩ／Ｆ出力回路などのメモリアクセス手段によって、各メモリに対してデータ書き込み時およびデータ読み出し時に独立してアクセス可能とされる。
【００４２】
低消費電力化が可能な８色表示などの低諧調表示モードにおいて、表示メモリからＲＧＢの全ビットを書き込み・読み出すと、不必要な電力が生じてしまう。そこで、本発明においては、低諧調表示モードなどの特殊表示モード時に第１メモリまたは／および第２メモリのみがアクセスされて必要なビットが書き込み・読み出され、他のメモリはアクセスされずに不必要なビットが書き込み・読み出されないように制御することによって、更なる低消費電力化が可能となる。
【００４３】
また、外部からの表示データの書き込みについても、低諧調表示モードなどの特殊表示モード時に、第１メモリのみがアクセスされて必要なビットが書き込まれ、他のメモリはアクセスされないように制御することによって、無駄な電力が消費されず、低消費電力化が可能となる。
【発明の効果】
【００４４】
以上により、本発明によれば、表示データの一部ビットと他のビットを別のブロックとして構成された独立してアクセス可能な各メモリに格納させることによって、低諧調表示モードにおいて、書き込み時および読み出し時の消費電力をさらに低減させることができる。
【００４５】
例えば最上位ビットと他のビットを別のブロックとして構成された各メモリに格納することによって、低消費表示モード、例えばパーシャル表示時において表示を変更させる際にも、最上位ビットのデータのみを変更させるだけで良いため、書き込み時の消費電力をさらに低減させることができる。
【発明を実施するための最良の形態】
【００４６】
以下に、本発明の表示メモリの実施形態を表示用のフレームメモリとして用いる場合について、図面を参照しながら詳細に説明する。
【００４７】
なお、以下の説明では、全階調表示モード時にＲＧＢ各色データの８ビット（１６，７７７，２１６色）を用いて表示が行われ、低階調表示モード時にＲＧＢ各色データの最上位ビット１ビットのみ（８色）を用いて表示が行われる場合について説明する。
【００４８】
ここでは、例えば、解像度ＱＶＧＡ（２４０×３２０）において表示色が２４ビット（ＲＧＢ各８ビット）である場合、必要なメモリ容量は４０×２４×３２０＝１，８４３，２００ビットである。この表示メモリを、２つのメモリとして別ブロック構成とし、メモリＡにはＲＧＢの各最上位ビット１ビットを格納させ、残り各色７ビットのデータはメモリＢに格納させるものとする。
【００４９】
図１は、本発明の実施形態に係る表示メモリの要部構成例を示すブロック図である。なお、この表示メモリは、図２に示すような従来の液晶表示装置では、例えばコントローラ内に設けることができる。
【００５０】
図１において、本実施形態の表示メモリ１０は、別ブロックとして設けられたメモリＡおよびメモリＢと、そのメモリＡおよびメモリＢに画像データ（表示データ）を書き込むときに用いられるメモリ入力手段としてのメモリＩ／Ｆ（インターフェース）入力回路１１と、そのメモリＡおよびメモリＢから画像データを読み出すときに用いられるメモリ出力手段としてのメモリＩ／Ｆ（インターフェース）出力回路１２とを備えており、表示メモリ１０には、必要とされる表示諧調数に応じてビット数が設定されている。
【００５１】
これらのメモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２によりメモリアクセス手段が構成されており、第１メモリとしてのメモリＡおよび他のメモリとしてのメモリＢに対して、データ書き込み時およびデータ読み出し時にそれぞれ独立してアクセス可能としている。
【００５２】
表示メモリ１０への表示データ書き込み時には、メモリＩ／Ｆ入力回路１１から表示メモリ１０への書き込みイネーブル信号によってメモリＡおよびメモリＢがそれぞれ独立してアクセス可能とされ、また、表示メモリ１０からの表示データ読み出し時には、メモリＩ／Ｆ回路１２から表示メモリ１０への読み出しイネーブル信号によってメモリＡおよびメモリＢがそれぞれ独立してアクセス可能とされている。
【００５３】
ここでは、通常表示モード時（全諧調表示モード時）に、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２をそれぞれ介してメモリＡおよびメモリＢに対して表示データの書き込みおよび読み出しが行われ、特殊表示モード時（低諧調表示モード時）に、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２をそれぞれ介してメモリＡのみに対して表示データの書き込みおよび読み出しが行われる。このように、通常表示モード時に両メモリＡ，Ｂにアクセスを行い、特殊表示モード時にメモリＡのみにアクセスを行うことによって、必要なビットを書き込み・読み出すことができる。
【００５４】
この場合、特殊表示モード時（低諧調表示モード時）には、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２によってメモリＢに対する表示データの書き込みおよび読み出しが停止状態とされている。このように、特殊表示モード時にメモリＢの読み出し／書き込みを停止させることによって、低消費電力化を図ることができる。
【００５５】
上記構成により、以下に、その動作について説明する。
【００５６】
まず、表示メモリ１０への画像データ入力時（表示データ書き込み時）について詳細に説明する。
【００５７】
この表示メモリ１０において、通常の画像データ入力時（通常表示モード時で全階調表示モード時）には、メモリＡおよびメモリＢ共にメモリＩ／Ｆ入力回路１１を介して書き込みイネーブル信号によりアクセス可能状態とされ、メモリＩ／Ｆ入力回路１１を介してＲＧＢ各色８ビットの画像データ（Ｒｄａｔａ［７：０］、Ｇｄａｔａ［７：０］およびＢｄａｔａ［７：０］）が入力されて、ＲＧＢ各色データの最上位ビット１ビットのデータ（Ｒｄａｔａ７、Ｇｄａｔａ７およびＢｄａｔａ７）がメモリＡに格納され、残り７ビットのデータ（Ｒｄａｔａ［６：０］、Ｇｄａｔａ［６：０］およびＢｄａｔａ［６：０］）がメモリＢに格納される。
【００５８】
パーシャル表示時など、低諧調な８色表示用画像データが入力される特殊表示モード時（低諧調表示モード時）には、メモリＡのみがメモリＩ／Ｆ入力回路１１を介して書き込みイネーブル信号によりアクセス可能状態とされ、メモリＢは、書き込みイネーブル信号が出力されずにディセーブル状態とされてアクセス停止状態とされる。このように、メモリＡのみが書き込み動作し、メモリＢは書き込み停止状態とされていることにより、画像データのメモリＡのみへの格納時に低消費電力化を図ることが可能となる。
【００５９】
次に、表示メモリ１０からの画像データ出力時（表示データ読み出し時）について詳細に説明する。
【００６０】
この表示メモリ１０において、通常の画像データ出力時（通常表示モード時で全階調表示モード時）には、メモリＡおよびメモリＢ共にメモリＩ／Ｆ出力回路１２を介して読み出しイネーブル信号によりアクセス可能状態とされる。メモリＡからの出力データと、メモリＢからの出力データとがメモリＩ／Ｆ出力回路１２にて統合されて、図２に示すソースドライバ１０３に伝送され、画像データ（Ｒｄａｔａ［７：０］、Ｇｄａｔａ［７：０］およびＢｄａｔａ［７：０］）による表示が行われる。
【００６１】
パーシャル表示時など、低諧調な８色表示用画像データが出力される特殊表示モード時（低諧調表示モード時）には、メモリＡのみがメモリＩ／Ｆ出力回路１２を介して読み出しイネーブル信号によりアクセス可能状態とされ、メモリＢは、読み出しイネーブル信号が出力されずにディセーブル状態とされてアクセス停止状態とされる。最上位ビットのデータが格納されているメモリＡのみがアクセスされて画像データ（Ｒｄａｔａ７、Ｇｄａｔａ７およびＢｄａｔａ７）が読み出され、メモリＩ／Ｆ出力回路１２を介して図２に示すソースドライバ１０３に伝送されて画像データ（Ｒｄａｔａ７、Ｇｄａｔａ７およびＢｄａｔａ７）による表示が行われる。
【００６２】
以上により、本実施形態の表示メモリ１０によれば、ＲＧＢなどの各色データのビット幅のうち、例えば最上位ビットなどの一部ビットが格納される第１メモリＡと、残る他のビットが格納される他のメモリＢ（本実施形態では１つのメモリ）とが互いに別ブロックとして分けて構成されており、各メモリＡ，Ｂに対してそれぞれ、メモリＩ／Ｆ入力回路１１とメモリＩ／Ｆ出力回路１２をそれぞれ介して独立してアクセス可能とされている。通常表示モード時には、メモリＡ、Ｂが共にアクセスされて表示データ読み出しおよび表示データ書き込みが行われる。また、低諧調表示モード時には、メモリＡのみがアクセスされて必要なビットの表示データ読み出しおよび表示データ書き込みが行われ、この場合に、メモリＢはアクセスされずに停止状態とされている。
【００６３】
このように、低階調表示モード時に書き込みイネーブル信号および読み出しイネーブル信号をディセーブル状態にしてメモリＢのアクセスを停止状態とすることによって、８色表示などによる低消費電力化が可能となり、表示データの読み出し時および書き込み時共に消費電力を低減させることができる。したがって、表示メモリ１０において、低諧調表示モード時に不要な電力消費を抑制し、低消費電力化を図ることができる。
【００６４】
なお、本実施形態では、一部ビットとして各色データの最上位１ビットのみを個別のメモリＡに格納させる事例について説明したが、これに限らず、一部ビットとして各色データの上位２ビットまたは３ビットを格納させるメモリＡとしてもよい。これは、グラフィック表示や漫画表示などにおいては、８ビットの画像データは不要であり、各２ビット〜３ビットの画像データでも充分な表示が可能となることが多いからである。
【００６５】
また、本実施形態では、第１メモリをメモリＡ（各色データの最上位１ビット）とし、他のメモリを１つのメモリＢとして、これらが互いに別ブロックとして設けられる場合について説明したが、これに限らず、他のメモリとして２つ以上のメモリが互いに別ブロックとして設けられ、他のメモリ（複数のメモリ）に対して表示データの書き込み時および読み出し時に、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２によってそれぞれ独立してアクセス可能とされるように構成してもよい。例えば、他のメモリとして２つのメモリが設けられる場合、第１メモリをメモリＡ（各最上位ビット）とし、他のメモリＢを、第２メモリＡ’（各次の上位ビット）と更に他のメモリＢ’（残る他のビット）として、全部で３つのメモリブロックに分けて画像データを格納するようにしてもよい。
【００６６】
即ち、他のメモリＢが、第２メモリＡ’と更に他のメモリＢ’とからなる２以上のメモリの場合に、第１メモリＡ、第２メモリＡ’および更に他のメモリＢ’が別ブロックとして構成され、第１メモリＡ、第２メモリＡ’および更に他のメモリＢ’に対してデータ書き込み時およびデータ読み出し時に、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２によって、第１メモリＡ、第２メモリＡ’および更に他のメモリＢ’が互いに独立してアクセス可能とすることができる。
【００６７】
通常表示モード時には、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２をそれぞれ介して第１メモリＡ、第２メモリＡ’および更に他のメモリＢ’に対して表示データの書き込みおよび読み出しが行われ、第１特殊表示モード時には、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２をそれぞれ介して第１メモリＡまたは第２メモリＡ’のみに対して表示データの書き込みおよび読み出しが行われ、第２特殊表示モード時には、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２をそれぞれ介して第１メモリＡおよび第２メモリＡ’のみに対して表示データの書き込みおよび読み出しが行われるように構成されていてもよい。
【００６８】
この場合に、第１特殊表示モード時には、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２によって、第２メモリＡ’または第１メモリＡ、および更に他のメモリＢ’に対する表示データの書き込みおよび読み出しが停止状態とされ、第２特殊表示モード時には、メモリＩ／Ｆ（インターフェース）入力回路１１およびメモリＩ／Ｆ（インターフェース）出力回路１２によって更に他のメモリＢ’に対する表示データの書き込みおよび読み出しが停止状態とされていてもよい。
【００６９】
さらに、本実施形態では、各色データはそれぞれのビット幅が各８ビットのＲＧＢデータで構成したが、これに限らず、各色データはそれぞれのビット幅が５ビットのＲデータ、６ビットのＧデータおよび５ビットのＢデータで構成してもよく、または、各色データはそれぞれのビット幅が各６ビットのＲＧＢデータで構成していもよい。
【００７０】
さらに、本実施形態では、表示メモリが各色データを読み込んで表示するためのフレームメモリの場合について説明したが、これに限らず、表示メモリが一部画面表示用のパーシャルメモリで構成されていてもよく、または、表示メモリがラインメモリで構成されていてもよい。
【００７１】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００７２】
本発明は、表示メモリ、この表示メモリを備えた液晶表示装置などの表示装置、およびこの表示装置が搭載された携帯電話機などの携帯型電子情報機器の分野において、画像データの一部ビットと他のビットを別のブロックとして構成された独立してアクセス可能な各メモリに格納させることによって、低諧調表示モードにおいて、書き込み時および読み出し時の消費電力を低減させることができる。例えば最上位ビットと他のビットを別のブロックとして構成された各メモリに格納させることによって、低消費表示モード、例えばパーシャル表示時において表示を変更させる際にも、最上位ビットのデータのみを変更させるだけで良いため、書き込み時の消費電力を低減させることができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施形態に係る表示メモリの要部構成例を示すブロック図である。
【図２】従来のアクティブマトリックス駆動方式の代表例であるＴＦＴ(薄膜トランジスタ)方式液晶表示装置の要部構成例を示すブロック図である。
【図３】図２のコントローラ内に設けられた従来の表示メモリの要部構成例を示すブロック図である。
【符号の説明】
【００７４】
１０  表示メモリ
１１  メモリＩ／Ｆ入力回路（メモリ入力手段）
１２  メモリＩ／Ｆ出力回路（メモリ出力手段）
【図１】
2008145893.tif 000003
【図２】
2008145893.tif 000004
【図３】
2008145893.tif 000005