(57)【要約】【課題】ダマシン法で多層配線構造を形成する際に、ＥＭ耐性およびＳＭ耐性を高めつつ、接続不良を防いで配線の歩留まりを向上させる。【解決手段】半導体装置は、半導体基板上に形成され、銅を主成分とする材料により構成された銅配線上にシリコン含有ガスを照射して、銅配線の表面にシリコン含有層を形成する工程（Ｓ１０２）と、銅配線上に、拡散防止膜を形成する工程（Ｓ１０４）と、拡散防止膜上に、Ｓｉ、Ｏ、およびＣを含む層間絶縁膜を形成する工程（Ｓ１０６）と、層間絶縁膜に、拡散防止膜に達する凹部を形成する工程（Ｓ１０８）と、凹部側壁に露出した層間絶縁膜表面に他の領域よりも酸素濃度が高い改質層を形成する工程（Ｓ１１０）と、拡散防止膜を除去して銅配線表面を露出させる工程（Ｓ１１２）と、凹部内に導電材料を埋め込み配線を形成する工程（Ｓ１１４）とにより形成される。【選択図】図１
2008235811.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、銅を主成分とする材料により構成された銅配線上にシリコン含有ガスを照射して、前記銅配線にシリコン含有層を形成する工程と、
前記銅配線上に、拡散防止膜を形成する工程と、
前記拡散防止膜上に、Ｓｉ、Ｏ、およびＣを含む層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記拡散防止膜に達する凹部を形成する工程と、
前記凹部側壁に露出した前記層間絶縁膜表面に他の領域よりも酸素濃度が高い改質層を形成する工程と、
前記拡散防止膜を除去して前記銅配線表面を露出させる工程と、
前記凹部内に導電材料を埋め込み配線を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記改質層を形成する工程において、前記凹部内にＨｅプラズマ照射を行い前記層間絶縁膜を改質することにより前記改質層を形成する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記拡散防止膜は、ＳｉＣＮ、ＳｉＣ、またはＳｉＮのいずれかである半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜は、ＳｉＯＣ（ＳｉＯＣＨ）、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、有機ポリシロキサンまたはこれらの膜をポーラス化した膜である半導体装置の製造方法。
【請求項５】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記凹部を形成する工程は、前記層間絶縁膜を選択的にエッチングして当該層間絶縁膜に前記拡散防止膜に達するビアホールを形成する工程と、前記層間絶縁膜を選択的にエッチングして配線溝を形成し、当該層間絶縁膜にデュアルダマシン構造の配線パターンを形成する工程と、を含む半導体装置の製造方法。
【請求項６】
請求項１から５いずれかに記載の半導体装置の製造方法において、
前記改質層を形成する工程の後、前記銅配線表面を露出させる工程の前に、前記凹部内を洗浄する工程をさらに含む半導体装置の製造方法。
【請求項７】
半導体基板と、
前記半導体基板上に形成され、シリコン含有層が形成された下層銅配線と、
前記下層銅配線上に形成された拡散防止膜と、
前記拡散防止膜上に形成され、Ｓｉ、Ｏ、およびＣを含む層間絶縁膜と、
前記層間絶縁膜および前記拡散防止膜中に形成され、前記下層銅配線と接続して設けられた上層配線と、
を含み、
前記シリコン含有層の表面には、シリコンを含む突起物が形成され、
前記層間絶縁膜は、他の領域よりも酸素濃度が高い改質層が前記上層配線と接する領域に設けられた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置においては、その微細化および高速化に伴い、抵抗の低い銅（Ｃｕ）配線が用いられるようになっている。銅配線は、ダマシン法により形成される。ダマシン法では、まず下層配線上に層間絶縁膜を形成する。次いで、層間絶縁膜上に所定パターンを有するレジスト膜を形成し、レジスト膜をマスクとして層間絶縁膜を選択的にエッチングし、下層配線に到達するビアホールや配線溝等の凹部を形成する。その後、凹部内に銅を埋め込む。つづいて、凹部外部に露出した銅をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨法）で除去する。この手順を繰り返すことにより、多層配線構造が形成される。
【０００３】
また、ダマシン法には、ビアホールと配線溝とを同時に形成するデュアルダマシン法と、ビアホールと配線溝とを別々に形成するシングルダマシン法とがある。デュアルダマシン法の一つに、銅配線を形成する絶縁膜中にビアパターンを形成した後に配線パターンを形成するビアファースト法がある。
【０００４】
特許文献１（特開２００５−４５１７６号公報）および特許文献２（特開２００３−３０９１７０号公報）には、このようなダマシン法で多層配線構造を形成する技術が記載されている。
【０００５】
特許文献１には、配線上に形成されたＳｉＣバリア膜上にＳｉ、ＣおよびＯを含有する層間絶縁膜を形成し、層間絶縁膜にＳｉＣバリア膜まで達する開口部を形成し、開口部に向かって露出する層間絶縁膜の側面に対して水素を含有するガスを用いたプラズマ処理を行って側面に変質層を形成し、その後にＳｉＣバリア膜のエッチングを行って開口部を配線まで到達させ、開口部内に導電材を埋め込むようにした半導体装置の製造方法が記載されている。プラズマ処理によって層間絶縁膜の側面のＳｉまたはＣの濃度を高めることにより変質層を形成してＳｉＣバリア膜との選択比を向上させることができるとされている。これにより、その後のＳｉＣバリア膜のエッチング時に層間絶縁膜のサイドエッチングを防止することができるとされている。
【０００６】
また、特許文献２（特開２００３−３０９１７０号公報）には、ＭＳＱ等の有機物系低誘電率膜とバリアメタル等の無機材料との密着性を向上させるために、ビアホールを形成した後、バリアメタル膜を形成する前に、Ｈｅガスを用いたプラズマ処理を行うことにより、表面の有機成分濃度を低下させ、親水性に改質してバリアメタルとの密着性を良好にする技術が記載されている。ここでは、層間絶縁膜およびその下のエッチングストップ膜（拡散防止膜）に下層配線またはビアにまで達する開口部を形成した後に、Ｈｅガスを用いたプラズマ処理を行う例が記載されている。
【０００７】
また、特許文献３（特開２００４−２２８４４５号公報）や特許文献４（特開２００４−２１４２６７号公報）には、銅を配線材料とする配線のエレクトロマイグレーション（ＥＭ）耐性およびストレスマイグレーション（ＳＭ）耐性を高めるために、配線の表面にシランを照射して、銅配線表面のシリコン原子濃度がリッチとなるようにした半導体装置が記載されている。
【特許文献１】特開２００５−４５１７６号公報
【特許文献２】特開２００３−３０９１７０号公報
【特許文献３】特開２００４−２２８４４５号公報
【特許文献４】特開２００４−２１４２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、本発明者の検討により、特許文献３や特許文献４に記載されたように、銅配線表面にシリコン含有ガスを照射して銅配線の表面にシリコン含有層を形成した構成において、上層配線を形成するために銅配線に達する凹部を形成する際にエッチング不良が生じることが明らかになった。上層配線は、下層の銅配線上に拡散防止膜および層間絶縁膜を形成し、当該拡散防止膜および層間絶縁膜をエッチングして凹部を形成して下層の銅配線表面を露出させることにより形成される。この銅配線表面を露出させる際に、エッチングの抜け性が劣化し、エッチング不良が生じることが明らかになった。また、このようなエッチング不良は、層間絶縁膜としてＳｉＯＣ膜等の炭素を含む絶縁膜を用いた場合に生じることも明らかになった。このようなエッチング抜け性の劣化が生じると、接続不良が生じてしまう。本発明者は、種々の検討の結果、層間絶縁膜をエッチングする際に、層間絶縁膜から炭素等の物質が発生し、それがエッチングを阻害することがこのようなエッチング不良の原因であることを見出し、本発明に想到した。
【課題を解決するための手段】
【０００９】
本発明によれば、
半導体基板上に形成され、銅を主成分とする材料により構成された銅配線上にシリコン含有ガスを照射して、前記銅配線にシリコン含有層を形成する工程と、
前記銅配線上に、拡散防止膜を形成する工程と、
前記拡散防止膜上に、Ｓｉ、Ｏ、およびＣを含む層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記拡散防止膜に達する凹部を形成する工程と、
前記凹部側壁に露出した前記層間絶縁膜表面に他の領域よりも酸素濃度が高い改質層を形成する工程と、
前記拡散防止膜を除去して前記銅配線表面を露出させる工程と、
前記凹部内に導電材料を埋め込み配線を形成する工程と、
を含む半導体装置の製造方法が提供される。
【００１０】
ここで、シリコン含有層は、銅配線表面に選択的に形成されてもよく、また銅配線全体にＳｉが拡散して形成されてもよい。いずれにしても、銅配線の表面部分にはシリコン含有層が形成される。このような構成とすると、拡散防止膜をエッチングで除去する際には凹部内の層間絶縁膜の側壁に改質層が形成されているため、層間絶縁膜から炭素等のガスが発生するのを防ぐことができる。これにより、銅配線上のシリコン含有層とガスとが反応することによるエッチング阻害物質の形成も防ぐことができ、拡散防止膜の抜け性劣化を防ぐことができる。これにより、ダマシン法で多層配線構造を形成する際に、ＥＭ耐性およびＳＭ耐性を高めつつ、接続不良を防いで配線の歩留まりを向上させ、半導体装置の信頼性を向上することができる。
【００１１】
このような拡散防止膜の抜け性劣化は、層間絶縁膜として、Ｓｉ、Ｏ、およびＣを含む膜を用いるとともに、銅配線中にシリコン含有層が形成された構成に特有に生じる。このような抜け性劣化を防止するためには、拡散防止膜をエッチングする前に層間絶縁膜に改質層を形成しておく必要がある。
【００１２】
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、シリコン含有層が形成された下層銅配線と、
前記下層銅配線上に形成された拡散防止膜と、
前記拡散防止膜上に形成され、Ｓｉ、Ｏ、およびＣを含む層間絶縁膜と、
前記層間絶縁膜および前記拡散防止膜中に形成され、前記下層銅配線と接続して設けられた上層配線と、
を含み、
前記シリコン含有層の表面には、シリコンを含む突起物が形成され、
前記層間絶縁膜は、他の領域よりも酸素濃度が高い改質層が前記上層配線と接する領域に設けられた半導体装置が提供される。
【００１３】
上述した本発明の製造方法によれば、銅配線表面にシリコンを含む突起物が形成された場合でも、その上に形成された拡散防止膜の抜け性劣化を防ぐことができる。これにより、上記構成の半導体装置を安定的に得ることができる。
【発明の効果】
【００１４】
本発明によれば、ダマシン法で多層配線構造を形成する際に、ＥＭ耐性およびＳＭ耐性を高めつつ、接続不良を防いで配線の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
図１は、本実施の形態における半導体装置の製造手順を示すフローチャートである。以下では、デュアルダマシンで上層配線を形成する場合を例として説明する。
【００１７】
本実施の形態において、まず、半導体基板上に下層銅配線を形成する（Ｓ１００）。つづいて、下層銅配線表面にシリコン含有ガスを照射して、シリコン含有層を形成する（Ｓ１０２）。
【００１８】
次いで、下層銅配線上に拡散防止膜および層間絶縁膜を形成する（Ｓ１０４およびＳ１０６）。ここで、層間絶縁膜は、ＳｉＯＣ膜等、Ｓｉ、Ｏ、およびＣを含む膜とすることができる。その後、層間絶縁膜に拡散防止膜に達するデュアルダマシン配線溝である凹部を形成する（Ｓ１０８）。このとき、下層銅配線上には、拡散防止膜が残った状態としておく。
【００１９】
つづいて、凹部側壁に露出した層間絶縁膜表面に他の領域よりも酸素濃度が高い改質層を形成する（Ｓ１１０）。次いで、層間絶縁膜をマスクとして、拡散防止膜をエッチングにより除去する（Ｓ１１２）。これにより、下層銅配線が露出する。その後、凹部内を導電材料で埋め込み、上層配線およびビアを形成する（Ｓ１１４）。
【００２０】
このようにすれば、拡散防止膜をエッチングで除去する際には、層間絶縁膜の側壁が改質層で覆われているため、層間絶縁膜から炭素等のガスが発生するのを防ぐことができる。これにより、銅配線上のシリコン含有層とガスとが反応することによるエッチング阻害物質の形成も防ぐことができ、拡散防止膜の抜け性劣化を防ぐことができる。これにより、ダマシン法で多層配線構造を形成する際に、ＥＭ耐性およびＳＭ耐性を高めつつ、接続不良を防いで配線の歩留まりを向上させ、半導体装置の信頼性を向上することができる。
【００２１】
図２〜図４は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、たとえばシリコン基板である半導体基板１０２上に形成された絶縁膜１０４上に、第１の層間絶縁膜１０６を形成する。絶縁膜１０４は、複数の絶縁膜の積層構造とすることもできる。また、半導体基板１０２上にはトランジスタ等の素子が形成された構成とすることができる。ここで図示していないが、第１の層間絶縁膜１０６は、後述する拡散防止膜１１２と同様の拡散防止膜、後述する第２の層間絶縁膜１１４と同様の低誘電率膜、および後述する保護絶縁膜１１６と同様の保護絶縁膜との積層構造とすることができる。
【００２２】
つづいて、第１の層間絶縁膜１０６内に下層銅配線１０８を形成する。下層銅配線１０８は、たとえば以下のようにして形成される。まず、第１の層間絶縁膜１０６中に配線溝を形成する。つづいて、第１の層間絶縁膜１０６上全面にバリアメタル膜を形成し、配線溝側壁にバリアメタル膜を形成する。次いで、第１の層間絶縁膜１０６上全面に銅膜を形成し、配線溝内部を銅膜で埋め込む。その後、配線溝外部に露出した銅膜およびバリアメタル膜をＣＭＰにより除去する。これにより、下層銅配線１０８が形成される。
【００２３】
次いで、下層銅配線１０８表面に、シリコン含有ガスを照射する（図２（ａ））。ここで、シリコン含有ガスとしては、たとえばシラン（ＳｉＨ４）ガスを用いることができる。また、シリコン含有ガスの照射は、プラズマＣＶＤ装置内で行うことができる。具体的には、たとえばシランガスのガス流量：１０〜５００ｓｃｃｍ、Ｎ２ガスのガス流量：１００〜５０００ｓｃｃｍ、処理圧力：２０Ｔｏｒｒ、処理温度約３５０℃、処理時間：５秒〜１００秒の条件とすることができる。処理時間を３０秒以上程度とすることにより、ＥＭ、ＳＭ耐性を向上することができる。また、シリコン含有ガスの照射に先立ち、下層銅配線１０８表面の酸化物を除去する還元処理を行っておくこともできる。
【００２４】
これにより、下層銅配線１０８表面にシリコン含有層１１０が形成される（図２（ｂ））。なお、ここでは、下層銅配線１０８表面にシリコン含有層１１０が選択的に形成された構成を示すが、シリコン含有ガスを照射することにより、Ｓｉが下層銅配線１０８中に拡散し、下層銅配線１０８中全体にＳｉとＣｕとの合金層であるシリコン含有層１１０が形成されることもある。つづいて、第１の層間絶縁膜１０６および下層銅配線１０８上に拡散防止膜１１２を形成する。拡散防止膜１１２は、たとえばＳｉＣＮ、ＳｉＣ、またはＳｉＮにより構成することができる。また、拡散防止膜１１２は、シリコン含有層１１０を介して下層銅配線１０８上に形成される。
【００２５】
次いで、拡散防止膜１１２上に第２の層間絶縁膜１１４を形成する。本実施の形態において、第２の層間絶縁膜１１４は、たとえば比誘電率が３．３以下、より好ましくは２．９以下の低誘電率膜により構成することができる。また、第２の層間絶縁膜１１４は、Ｓｉ、Ｏ、およびＣを含む膜により構成することができる。具体的には、第２の層間絶縁膜１１４は、たとえばＳｉＯＣ（ＳｉＯＣＨ）、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、有機ポリシロキサンまたはこれらの膜をポーラス化したもの等により構成することができる。また、これらの膜を成膜する方法は問わず、ＣＶＤ法、塗布法等、任意の方法を用いることができる。
【００２６】
その後、第２の層間絶縁膜１１４上に保護絶縁膜１１６を形成する。保護絶縁膜１１６は、たとえばＳｉＯ２等により構成することができる。低誘電率膜は、一般的に、従来配線間絶縁膜として用いられてきたＳｉＯ２膜に比べて薬液耐性および機械的強度が弱い。このため、層間絶縁膜として低誘電率膜材料を用いた場合、ＣＭＰ工程で層間絶縁膜も削られてしまい、配線抵抗の増大およびばらつきが発生するという課題がある。保護絶縁膜１１６は、ＣＭＰ工程において層間絶縁膜を保護する目的で設けられる。そのため、保護絶縁膜１１６は、その下層の第２の層間絶縁膜１１４を構成する材料よりも機械的強度の高い材料により構成される。以上により、図２（ｃ）に示した構造が得られる。
【００２７】
つづいて、第２の層間絶縁膜１１４および保護絶縁膜１１６に、デュアルダマシン配線溝１１８を形成する（図３（ａ））。デュアルダマシン配線溝１１８の形成手順としては、ビアファースト法、トレンチファースト法、ミドルファースト法、デュアルハードマスク法等があり、本実施の形態において、いずれの形成手順を用いることもできる。以下は、例として、ビアファースト法で形成する手順を説明する。
【００２８】
まず、保護絶縁膜１１６上に、ビア形成用のビアパターンを有するビア用レジスト膜を形成する。保護絶縁膜１１６とビア用レジスト膜との間に、反射防止膜を形成してもよい。次いで、ビア用レジスト膜をマスクとして、保護絶縁膜１１６および第２の層間絶縁膜１１４を順次選択的にドライエッチングして、保護絶縁膜１１６および第２の層間絶縁膜１１４にビアホールを形成する。ここで、拡散防止膜１１２はエッチングしない。その後、ビア用レジスト膜を酸素プラズマアッシング等のアッシングにより除去する。反射防止膜を形成している場合は、反射防止膜も除去される。また、アッシングの後、剥離液等を用いてビアホール内を洗浄することができる。
【００２９】
次いで、保護絶縁膜１１６上に配線用レジスト膜を形成し、ビアホール内も配線用レジスト膜で埋め込む。つづいて、配線用レジスト膜、保護絶縁膜１１６、および第２の層間絶縁膜１１４を選択的にエッチングする。その後、配線用レジスト膜を酸素プラズマアッシング等のアッシングにより除去する。これにより、デュアルダマシン配線溝１１８が形成され、デュアルダマシン配線溝１１８の側壁には、第２の層間絶縁膜１１４が露出される（図３（ａ））。また、アッシングの後、剥離液等を用いてデュアルダマシン配線溝１１８内を洗浄することができる。
【００３０】
つづいて、デュアルダマシン配線溝１１８の側壁に露出した第２の層間絶縁膜１１４表面に他の領域よりも酸素濃度が高い改質層１２０を形成する。本実施の形態において、改質層１２０は、保護絶縁膜１１６上の全面からＨｅプラズマ照射を行い（図３（ｂ））、デュアルダマシン配線溝１１８内に露出した第２の層間絶縁膜１１４を改質することにより形成することができる（図３（ｃ））。ここで、Ｈｅプラズマ照射は、プラズマＣＶＤ装置内で行うことができる。具体的には、たとえば以下の条件で行うことができる。
処理圧力：０．５ｍＴｏｒｒ〜１０Ｔｏｒｒ、より好ましくは１０〜１００ｍＴｏｒｒ
ＲＦパワーソース：０Ｗ〜３０００Ｗ、より好ましくは３００Ｗ〜１０００Ｗ
ＲＦバイアスソース：０Ｗ〜３０００Ｗ、より好ましくは０Ｗ〜１０００Ｗ
温度：１５０〜４５０℃、より好ましくは３００℃〜３５０℃
時間：１５〜１８００秒、より好ましくは４５秒〜６０秒
【００３１】
このようなＨｅプラズマ照射処理を行うことにより、デュアルダマシン配線溝１１８の側壁に露出した第２の層間絶縁膜１１４の酸素濃度が高くなり、改質層１２０が形成される。Ｘ線光電子分光法（ＸＰＳ）により、Ｈｅプラズマ照射処理により、第２の層間絶縁膜１１４の酸素濃度が高くなることが確認された。
【００３２】
次いで、保護絶縁膜１１６および第２の層間絶縁膜１１４をハードマスクとして、拡散防止膜１１２をドライエッチングして、デュアルダマシン配線溝１１８内で下層銅配線１０８表面を露出させる（図４（ａ））。エッチング用ガスとしては、たとえばＣＦ４等のフルオロカーボン系ガスを用いることができる。これにより、デュアルダマシン配線溝１１８が下層銅配線１０８に到達した構成となる。なお、拡散防止膜１１２をエッチングする直前に、SSX-L4（関東化学製）等の有機剥離液や、Ａｒプラズマ等を用いてデュアルダマシン配線溝１１８内を洗浄することができる。これにより、デュアルダマシン配線溝１１８の抜け性を劣化させる残留物質等を除去することができる。
【００３３】
図５は、半導体装置１００の下層銅配線１０８およびシリコン含有層１１０の部分を拡大した拡大断面図である。
図５（ａ）は、拡散防止膜１１２を形成する前の状態を示す。下層銅配線１０８表面にシリコン含有層１１０を形成すると、シラン照射の条件によってはシリコン含有層１１０表面に異常成長等によるシリコン含有層の突起物１１０ａが形成される。図９に、突起物１１０ａが形成されたＴＥＭ写真による観察図を示す。なお、この図ではシリコン含有層１１０は明確には確認できないが、下層銅配線１０８表面にシリコンが含まれることは、ＸＰＳにより確認できた。
【００３４】
図５（ｂ）は、第１の層間絶縁膜１０６および下層銅配線１０８上に拡散防止膜１１２、第２の層間絶縁膜１１４および保護絶縁膜１１６（ここでは不図示）を形成し、デュアルダマシン配線溝１１８を形成した状態を示す図である。シリコン含有層１１０表面に突起物１１０ａが形成されていると、拡散防止膜１１２にもその段差が反映され、表面に凹凸が生じる。
【００３５】
このように拡散防止膜１１２表面に凹凸が生じている場合、拡散防止膜１１２をエッチングする際に、場所によってエッチングされやすさが異なってくる。また、保護絶縁膜１１６および第２の層間絶縁膜１１４のエッチング時に拡散防止膜１１２も多少エッチングされるが、このときにも場所によってエッチングされやすさが異なってくる。そのため、場所による厚さの差が生じてしまう。とくに、デュアルダマシン法のビアファースト法でデュアルダマシン配線溝１１８を形成する場合、拡散防止膜１１２に達するビアホールを形成した後に配線溝形成のためにさらにエッチングが行われるため、場所による厚さの差が生じやすい。そのため、拡散防止膜１１２が除去されてシリコン含有層１１０が露出する部分と、拡散防止膜１１２が厚く残ったままの部分とが生じる。この状態で、シリコン含有層１１０のエッチング処理を続けると、露出したシリコン含有層１１０と、第２の層間絶縁膜１１４から発生する炭素等のガスとが反応し、エッチング阻害物質が形成されるため、拡散防止膜１１２の抜け性が劣化すると考えられる。
【００３６】
本実施の形態において、拡散防止膜１１２のエッチング時に第２の層間絶縁膜１１４が改質層１２０で保護された状態とすることができるので、エッチング阻害物質の形成を防ぐことができ、抜け性の劣化を防ぐことができる。
【００３７】
図６は、ＳｉＯＣ膜に対して、エッチングガスとしてＣＦ４および酸素ガスを用いて、酸素ガス流量を異ならせた以外同条件でエッチングを行った場合のビア寸法を示す図である。図示したように、エッチングガス中の酸素ガス流量が多いほど、ビアの寸法が大きくなっており、エッチングされやすい。ＳｉＯＣ膜中の酸素濃度が高いと、エッチング時に酸素濃度が高くなる。そのため、エッチングガス中の酸素ガス流量を多くした場合と同様の現象が生じると考えられる。すなわち、本実施の形態において、デュアルダマシン配線溝１１８側壁に露出した第２の層間絶縁膜１１４表面に他の領域よりも酸素濃度が高い改質層１２０を形成すると、拡散防止膜１１２のエッチング時に第２の層間絶縁膜１１４のサイドエッチが生じやすくなることになる。しかし、上述したように、下層銅配線１０８表面にシリコン含有層１１０が形成されている場合、第２の層間絶縁膜１１４から炭素等のガスが発生してシリコン含有層１１０と反応することによりエッチング阻害物質が形成されるのを防ぐことが重要である。そのため、本実施の形態においては、第２の層間絶縁膜１１４のサイドエッチングのされやすさを多少犠牲にしても、改質層１２０を形成して拡散防止膜１１２の抜け性劣化を防止するようにしている。
【００３８】
図４に戻り、その後、デュアルダマシン配線溝１１８内に、配線材料を埋め込む。具体的には、たとえばスパッタ法または原子層気相成長（ＡＬＤ：Atomic Layer Deposition）法により、配線パターン内にバリアメタル膜を形成する。バリアメタル膜は、たとえば、Ｔａ／ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、またはＴａＳｉＮ等とすることができる。つづいて、デュアルダマシン配線溝１１８内を銅膜で埋め込む。銅膜は、たとえばめっき法により形成することができる。また、銅膜は、たとえばＡｇ等銅以外の金属を含む構成とすることもできる。次いで、デュアルダマシン配線溝１１８外部に露出した銅膜およびバリアメタル膜をＣＭＰ法により除去する。これにより、上層銅配線１２２が形成される（図４（ｂ））。さらに、その後、下層銅配線１０８上に形成したシリコン含有層１１０と同様にして、上層銅配線１２２表面にシリコン含有層を形成することができる。これにより、上層銅配線１２２のＥＭ耐性およびＳＭ耐性も高めることができる。以上の工程を繰り返すことにより、多層配線構造を有する半導体装置１００が形成される。
【実施例】
【００３９】
（測定例１）
以下の条件で半導体装置を製造し、ビア不良率を測定した。とくに記載していない点は、以上の実施の形態において、図２から図４を参照して説明したのと同様の手順とした。いずれの例でも、拡散防止膜１１２としてはＳｉＣＮ膜、第２の層間絶縁膜１１４としてはＳｉＯＣ膜、保護絶縁膜１１６としてはＳｉＯ２膜を用いた。
【００４０】
（例１）：シリコン含有層１１０を形成するためのシラン照射あり（第１の実施例と同じ条件、シラン照射時間は４５秒）、改質層１２０を形成するためのＨｅプラズマ処理あり（以下の条件）
（例２）：シリコン含有層１１０を形成するためのシラン照射あり（第１の実施例と同じ条件、シラン照射時間は４５秒）、改質層１２０を形成するためのＨｅプラズマ処理なし
（例３）：シリコン含有層１１０を形成するためのシラン照射および改質層１２０を形成するためのＨｅプラズマ処理いずれもなし
（Ｈｅプラズマ照射条件）
処理圧力：８Ｔｏｒｒ
ＲＦパワーソース：４４０Ｗ
ＲＦバイアスソース：０Ｗ
温度：３５０℃
時間：３０秒
【００４１】
図７に結果を示す。各例につき、２回ずつのデータを示す。ビア不良率は、ウェハ上にチップが１００チップ存在し、チップ上にビアが１Ｍ個つながったチェーンがあるとした場合、その１Ｍチェーンが不良となったチップ数をビアの不良数と仮定して、ビア１個が不良となる確率を以下のように計算して求めた。
ビア不良率＝ビアの不良数÷（１Ｍ個×１００チップ）×1000000000［ppb］
【００４２】
また、ＸＰＳにより、例１において、第２の層間絶縁膜１１４の上層銅配線１２２と接する領域には、第２の層間絶縁膜１１４の他の領域よりも酸素濃度の高い改質層１２０が形成されていることが確認できた。
【００４３】
（測定例２）
下層銅配線表面にシリコン含有層が形成された構成において、改質層が形成されていない場合の、シリコン含有層を形成する際のシラン照射の時間と、ビア不良率との関係を調べた。改質層１２０を形成するためのＨｅプラズマ処理を行っていない点を除いて、半導体装置は、以上の実施の形態において、図２から図４を参照して説明したのと同様の手順で製造した。拡散防止膜１１２としてはＳｉＣＮ膜、第２の層間絶縁膜１１４としてはＳｉＯＣ膜、保護絶縁膜１１６としてはＳｉＯ２膜を形成した。
【００４４】
シリコン含有層１１０を形成するためのシラン照射の条件は、以下のようにして、シラン照射時間を２５秒、３０秒、３５秒、４５秒、５０秒とした。
シランガスのガス流量：１００〜５００ｓｃｃｍ
Ｎ２ガスのガス流量：１０００〜１００００ｓｃｃｍ
処理圧力：１〜１０Ｔｏｒｒ
処理温度：１００〜３５０℃
【００４５】
図８に結果を示す。横軸はシラン照射時間（秒（ｓｅｃ））、縦軸はビア不良率（ｐｐｐ）を示す。ビア不良率は、第１の測定例と同様の方法で測定した。シラン照射時間が長くなるほどビア不良率が上昇することが示された。これは、シラン照射時間が長いほど、図５を参照して説明したような突起物１１０ａが生じやすく、これによってエッチング阻害物質が生成されやすいために、拡散防止膜の抜け性が劣化したためだと考えられる。
【００４６】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４７】
さらに、以上の実施の形態において、下層銅配線１０８を例として示したが、本発明は、ビア上にデュアルダマシン構造の配線を形成する場合に適用することもできる。すなわち、下層銅配線１０８がビアである場合に適用することもできる。
【００４８】
さらに、以上の実施の形態において、第２の層間絶縁膜１１４上に保護絶縁膜１１６が形成された構成を示した。しかし、第２の層間絶縁膜１１４がＣＭＰ耐性を有する材料により構成されている場合、半導体装置１００は、保護絶縁膜１１６を含まない構成とすることもできる。
【００４９】
なお、以上の実施の形態において、デュアルダマシン配線溝１１８を形成してから拡散防止膜１１２を除去する例を示したが、本発明は、シングルダマシン法でビアホールまたは配線溝を形成する場合に適用することもできる。このような場合も、拡散防止膜に達するビアホールまたは配線溝を形成した後に、改質層を形成し、その後に拡散防止膜を除去するようにすることにより、拡散防止膜の抜け性劣化を防ぐことができる。
【００５０】
さらに、たとえば、デュアルダマシン法のビアファースト法で、配線溝を形成する前に、拡散防止膜を除去するような場合は、拡散防止膜に達するビアホールを形成した後に、ビアホール内に露出した層間絶縁膜表面に改質層を形成し、その後に拡散防止膜を除去するようにすることができる。この場合、拡散防止膜を除去した後に、層間絶縁膜を選択的にエッチングして配線溝を形成し、デュアルダマシン配線溝を形成することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図５】半導体装置の下層銅配線およびシリコン含有層の部分を拡大した拡大断面図である。
【図６】ＳｉＯＣ膜中の酸素濃度と、エッチングガスとしてフルオロカーボン系ガスを用いた場合のエッチングのされやすさとの関係を示す図である。
【図７】シリコン含有層の有無および改質層の有無と、ビア不良率との関係を示す図である。
【図８】下層銅配線表面にシリコン含有層が形成された構成において、改質層が形成されていない場合の、シリコン含有層を形成する際のシラン照射の時間と、ビア不良率との関係を示す図である。
【図９】下層銅配線上に突起物が形成された状態を示す図である。
【符号の説明】
【００５２】
１００ 半導体装置
１０２ 半導体基板
１０４ 絶縁膜
１０６ 第１の層間絶縁膜
１０８ 下層銅配線
１１０ シリコン含有層
１１０ａ 突起物
１１２ 拡散防止膜
１１４ 第２の層間絶縁膜
１１６ 保護絶縁膜
１１８ デュアルダマシン配線溝
１２０ 改質層
１２２ 上層銅配線
【図１】
2008235811.tif 000003
【図２】
2008235811.tif 000004
【図３】
2008235811.tif 000005
【図４】
2008235811.tif 000006
【図５】
2008235811.tif 000007
【図６】
2008235811.tif 000008
【図７】
2008235811.tif 000009
【図８】
2008235811.tif 000010
【図９】
2008235811.tif 000011