(57)【要約】【課題】側壁加工プロセス用のパターンを高い精度で効率良く作成する。【解決手段】設計パターンを形成するためのマスクパターンである第１のパターンに任意のプロセス条件下でのシミュレーションを実行してウェーハ上でのレジストの仕上がり形状を表す第２のパターンを形成し、前記第２のパターンにリサイズ処理を実行することにより前記第２のパターンよりも太い第３のパターンを形成し、図形データ上での演算処理により前記第３のパターンから前記第２のパターンに相当する部分を除去して中抜きパターンである第４のパターンを形成する。【選択図】図１
2008235553.tif 000002
【特許請求の範囲】
【請求項１】
パターンの側壁に接して前記パターンを取り囲むように側壁パターンを形成し、前記パターンを除去した後に前記側壁パターンをマスクとして下地材料を選択的に除去する側壁加工プロセスにより形成される配線パターンを備える集積回路パターンの形成方法であって、
側壁加工プロセスにより設計パターンを形成するためのマスクパターンである第１のパターンに任意のプロセス条件下でのシミュレーションを実行してウェーハ上でのレジストの仕上がり形状を表す第２のパターンを形成する工程と、
前記第２のパターンにリサイズ処理を実行することにより前記第２のパターンよりも太い第３のパターンを形成する工程と、
図形データ上での演算処理により前記第３のパターンから前記第２のパターンに相当する部分を除去して中抜きパターンである第４のパターンを形成する工程と、
を備えるパターン形成方法。
【請求項２】
前記設計パターンは一端が開放され、
前記設計パターンの開放端に対応する形状を有する第５のパターンを前記パターンの設計データから抽出する工程と、
図形データ上での演算処理により前記第４のパターンから前記第５のパターンと重複する部分を除去する工程と、
をさらに備えることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
側壁加工プロセスにより設計パターンを形成するためのレジストパターンとは異なるレジストパターンの剥離を行わない領域の形状を前記パターンの設計データから抽出する工程と、
図形データ上での演算処理により前記第２のパターンのうち前記領域に包含される部分を第６のパターンとして抽出する工程と、
図形データ上での演算処理により前記第４のパターンと前記第６のパターンとを合成させる工程と、
をさらに備えることを特徴とする請求項１または２に記載のパターン形成方法。
【請求項４】
請求項１乃至３のいずれかに記載のパターン形成方法により形成された前記第４のパターン、前記第４のパターンから前記第５のパターンと重複する部分が除去されたパターン、または前記第４のパターンと前記第６のパターンとが合成されたパターンと前記設計パターンとを比較する工程を備えるパターン検証方法。
【請求項５】
請求項１乃至３のいずれかに記載のパターン形成方法または請求項４に記載のパターン検証方法をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン作成方法、パターン検証方法およびプログラムに関し、例えば側壁加工プロセス用のパターンを対象とする。
【背景技術】
【０００２】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．０７μmサイズの半導体が量産されている。このような微細化はマスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
【０００３】
パターンのサイズが十分大きい時代には、ウェーハに形成したいＬＳＩ(Large Scale Integrated circuit)パターンの平面形状をそのまま設計パターンとして描き、その設計パターンに忠実なマスクパターンを作成し、そのマスクパターンを投影光学系によってウェーハに転写し、下地層をエッチングすることにより、ほぼ設計通りのパターンをウェーハ上に形成することができた。
【０００４】
しかし、パターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終仕上り寸法が設計パターン通りにならない問題が生じてきた。この問題を解決するために様々な技術が開発されて利用されている。具体例としては、各プロセスでの変換差を考慮して、最終仕上り寸法が設計パターン寸法と等しくなるように、設計パターンとは異なるマスクパターンを作成する技術や、プロセス近接効果補正（Process Proximity Correction:ＰＰＣ）、光近接効果補正（Optical Proximity Correction:ＯＰＣ）と呼ばれる技術を挙げることができる。
【０００５】
次世代のリソグラフィ技術についても現在様々な議論がされている。０．００３μmサイズの半導体の量産には短波長のＥＵＶ(Extreme Ultra-Violet)露光の議論が盛んになされているほか、狙いのパターン幅の倍ピッチのマスクパターンから微細パターンを得るためのプロセスである側壁加工プロセスも提案され使用されている。
【０００６】
しかしながら、側壁加工プロセスにおいては、従来から量産で用いられているリソグラフィ工程と、リソグラフィ工程以外の工程とを組み合わせて回路パターンをウェーハ上に形成するため、ウェーハに形成される回路パターンを従来のリソグラフィシミュレーションで算出することが困難であるという問題が生じている。
【０００７】
従来のウェーハ回路パターンの算出方法においては、主に光学シミュレーションにより得られたイメージに対して、レジストパラメータなどの実験的パラメータなどにより上記イメージをぼかすことにより、ウェーハ回路パターンを算出していた。このような方法によれば、リソグラフィ工程のみによりパターンがウェーハ上に形成されるため、ウェーハに形成される回路パターンの予測が可能である。
【０００８】
この一方、側壁加工プロセスでは、狙いの線幅の倍ピッチのレジストパターンを形成し、レジストスリミング後に下層膜を加工した後に側壁を堆積し、レジストを剥離した後の下層膜加工により、リソグラフィ限界以下のライン幅のパターンを形成する。このため、従来のリソグラフィシミュレーションでは狙いの線幅通りのパターンを作成することができない。
【０００９】
このように、側壁加工プロセス用のパターン形成においては新たな算出方法が求められている。
【特許文献１】特開２００６−１８６１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、側壁加工プロセス用のパターンを高い精度で効率良く作成することができるパターン作成方法、パターン検証方法およびプログラムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明によれば、
パターンの側壁に接して前記パターンを取り囲むように側壁パターンを形成し、前記パターンを除去した後に前記側壁パターンをマスクとして下地材料を選択的に除去することにより形成される配線パターンを備える集積回路パターンの形成方法であって、
設計パターンを形成するためのマスクパターンである第１のパターンに任意のプロセス条件下でのシミュレーションを実行してウェーハ上でのレジストの仕上がり形状を表す第２のパターンを形成する工程と、
前記第２のパターンにリサイズ処理を実行することにより前記第２のパターンよりも太い第３のパターンを形成する工程と、
図形データ上での演算処理により前記第３のパターンから前記第２のパターンに相当する部分を除去して中抜きパターンである第４のパターンを形成する工程と、
を備えるパターン形成方法が提供される。
【発明の効果】
【００１２】
本発明によれば、側壁加工プロセス用のパターンをシミュレーションにより高い精度で効率良く作成することができる。
【００１３】
また、本発明によれば、シミュレーションにより得られたパターンと設計パターンとのコンプライアンスチェックを、ウェーハ上での実パターンの作り込みの前にデータ上で実行することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１５】
（１）第１の実施の形態
図１は、本発明に係るパターン作成方法の第１の実施の形態を概略的に説明するフローチャートである。本実施形態の特徴は、図１のステップ１に示すように、側壁加工プロセスにより設計パターンを形成するためのレジストパターンに対してリソグラフィシミュレーションを実行する点にある。
【００１６】
図２は、設計パターンの一例であるパターンＰＤ１を示す図である。線幅は約５０ｎｍである。従来のシミュレーションではレジスト形状（１００ｎｍ）のみを算出することができ、算出されたレジスト形状から側壁加工プロセス後のパターン形状を算出することができなかった。
【００１７】
図３は、図２に示すパターンＰＤ１を側壁加工プロセスにより形成するためのレジストパターンＰＲ１を示す。レジストパターンＰＲ１は、設計パターンＰＤ１のマスクパターンに任意のプロセス条件下でのシミュレーションを実行することにより得られる。本実施形態において、上記マスクパターンは例えば第１のパターンに対応する。
【００１８】
ここで、プロセス条件は、露光装置の照明形状および照明強度、偏光度、収差量、瞳透過率分布、レジスト中の酸の拡散長、現像、エッチング、マスク寸法ばらつき、Focus値、Dose値、のうちすくなくとも１つ以上を含む。
【００１９】
以下、順を追って本実施形態のパターン作成方法を説明する。
【００２０】
まず、例えば図３に示すレジストパターンＰＲ１を設計パターンとみなして従来のリソグラフィシミュレーションを実行する（図１、ステップＳ１）。これにより得られた形状を図４のパターンＰＳ１に示す。
【００２１】
次に、図５に示すように、パターンＰＳ１に対して一律リサイズ処理を行い、スリミング後のレジスト形状ＰＳ３を作成する（図１、ステップＳ２）。本願において「リサイズ」とは、スリミング工程や、側壁形成工程、エッチング工程で生じる寸法変換差に応じた変形処理を含み、単純な細線化や太線化のみならず、広くプロセスを考慮した変形を含む概念をいう。本実施形態においてパターンＰＳ１またはレジスト形状ＰＳ３は、例えば第２のパターンに対応する。
【００２２】
続いて、レジスト形状ＰＳ３に対して一律リサイズ処理により線幅を太らせることにより、図６に示すように、側壁堆積後のパターン形状ＰＳ４を作成する（図１、ステップＳ３）。パターン形状ＰＳ４は、本実施形態において例えば第３のパターンに対応する。
【００２３】
さらに、図形データ上での演算処理により、上述した処理で得られたパターン形状ＰＳ４からパターン形状ＰＳ３の差分を取り、図７に示すように、レジスト剥離後の側壁形状ＰＳ５を取得する（図１、ステップＳ４）。側壁形状ＰＳ５は本実施形態において、例えば第４のパターンに対応する。
【００２４】
最後に、側壁形状ＰＳ５に対し、パターンの粗密差に応じたリサイズ量を加える（ステップＳ５）ことにより、図８に示すように、側壁形状をマスクとしてウェーハ上に形成される回路パターンＰＳ６を取得することができる。
【００２５】
このように、本実施形態によれば、従来のシミュレーションを使用して側壁加工プロセス用のパターンを高い精度で効率良く作成することができる。
【００２６】
上記実施形態では、スリミング処理や側壁堆積パターンを作成する際に、対象パターンに対して一律にリサイズ処理を加えたが、これに限ることなく、パターンの粗密またはプロセスに応じて局所的にリサイズ量を加えてパターン幅を変更させても良い。
【００２７】
（２）第２の実施の形態
回路パターンにおいては、上層レイアからのコンタクトパターンとの接触面を確保するために、側壁堆積後に特定のパターンに対してのみレジストパターン剥離を行わないプロセスが存在する。このような場合は、レジストパターン剥離を行わない領域に対応して側壁形状に対してフリンジを付加する必要がある。
【００２８】
また、側壁形状では端部において閉ループができるが、これをカットして端部を開放させておきたい場合もある。このような場合は、側壁形状に対して閉ループカットを設ける必要がある。
【００２９】
側壁形状に対してフリンジを付加し、かつ、閉ループカットを設ける場合の処理方法について図９乃至図１４を参照しながら説明する。
【００３０】
図９に設計パターンの他の例であるＰＤ１１を示す。パターンＰＤ１１の一端にフリンジを付加し、他端に閉ループカットを設けるものとする。パターンＰＤ１１を側壁加工プロセスにより形成するためのレジストパターンＰＲ１１を図１０に示す。
【００３１】
まず、上記閉ループカットに対応する形状と、レジストパターン（側壁加工プロセスにより設計パターンを作成するためのレジストパターンとは異なるレジストパターンをいう。）の剥離を行わない領域の形状とをパターンＰＤ１１の設計データから抽出する。
【００３２】
次に、上述した第１の実施の形態と同様の手順で、レジストパターンＰＲ１１を設計パターンとみなして従来の技術によりリソグラフィシミュレーションを実行し、図１１のパターンＰＳ１１を取得し、これを一時的に記憶しておく。本実施形態において、レジストパターンＰＲ１１は例えば第１のパターンに対応し、パターンＰＳ１１は例えば第２のパターンに対応する。
【００３３】
次に、一律リサイズと図形データ上の減算処理により図１２に示す側壁形状ＰＳ１５を作成する。本実施形態において、側壁形状ＰＳ１５は例えば第４のパターンに対応する。
【００３４】
次に、図１３に示すように、例えばレジスト剥離を行わない領域である領域ＰＬ２とパターンＰＳ１１との間で図形データ上でのＡＮＤ演算処理を行い、レジスト形状ＰＳ２を算出する。本実施形態において、レジスト形状ＰＳ２は例えば第６のパターンに対応する。
【００３５】
次いで、レジスト形状ＰＳ２と側壁形状ＰＳ１５（図１２）との間でＯＲ演算処理により側壁形状ＰＳ１５の端部にレジスト形状ＲＳ２を追加する。
【００３６】
また、側壁形状に対して閉ループカットを設ける場合は、例えば図１１に示すパターンＰＳ１１と図１３に示す閉ループカット用のパターンＰＣ２との間で図形データ上でのＡＮＤ演算処理を行う。本実施形態において、パターンＰＣ２は例えば第５のパターンに対応する。上記手順の結果、図１４に示すように、フリンジが付加された端部とは逆の端部において閉ループカットが行われたパターンＰＳ１６を形成することができる。
【００３７】
（３）パターン検証方法
上述したパターン作成方法により得られた回路パターンを元の設計パターンと比較することにより、ウェーハ上での実パターンの作り込みの前にデータ上でコンプライアンスチェックを行うことが可能になる。例えば、回路パターンで短絡を引き起こした箇所がある場合は、設計パターン（レイアウト）に問題があることが判明するので、危険箇所を事前に発見することができる。
【００３８】
また、上述したシミュレーションにより作成された、ウェーハ上の回路パターンと設計パターンとの比較だけでなく、例えばマスクパターン（側壁加工プロセスにより設計パターンを作成するためのレジストパターンをいう。例えば図３の符号ＰＲ１および図１０の符号ＰＲ１１で示すレジストパターン）をリサイズ処理により太らせた後に元のマスクパターンとの差分を取ることにより設計検証パターンを作成し、この設計検証パターンと元の設計パターンとを比較することにより、マスクパターン自体の適否を判定することもできる。
【００３９】
（４）プログラム
上述したパターン作成方法およびパターン検証方法のそれぞれにおける一連の手順は、プログラムに組み込んで、シミュレータに内蔵された、またはシミュレータに接続されたコンピュータに読込ませて実行させても良い。これにより、本発明にかかるパターン作成方法およびパターン検証方法における各一連の手順を汎用のコンピュータを用いて実現することができる。また、上述したパターン作成方法およびパターン検証方法の各一連の手順をコンピュータに実行させるプログラムとしてフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読込ませて実行させても良い。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したパターン作成方法およびパターン検証方法のそれぞれの一連の手順を組込んだプログラムをインターネット等の通信回線（無線通信を含む）を介して頒布しても良い。さらに、上述したパターン作成方法およびパターン検証方法の各一連の手順を組込んだプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、または記録媒体に収納して頒布しても良い。
【００４０】
（５）半導体装置の製造方法
上述したパターン検証方法により適正と判定されたマスクパターン、または上述したパターン検証方法により不適正と判定され修正されたマスクパターンを用いてマスクを作成して側壁加工プロセスを実行すれば、狙いのパターン幅の倍ピッチのマスクパターンからリソグラフィ限界以下のライン幅の微細パターンを高い精度で作成することができる。この結果、例えば新たなシミュレータを開発することなく、半導体装置の製造におけるスループットおよび歩留まりを高めることができる。
【００４１】
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限られるものでは決してなく、その技術的範囲を逸脱することなく適宜変形または修正することができる。
【００４２】
特許請求の範囲に記載された発明の他、上述した実施の形態から、以下の付記に示された発明が導かれる。
【００４３】
（付記１）
パターンの側壁に接して前記パターンを取り囲むように側壁パターンを形成し、前記パターンを除去した後に前記側壁パターンをマスクとして下地材料を選択的に除去することにより形成される配線パターンを備える集積回路パターンの検証方法であって、
設計パターンを形成するためのマスクパターンである第１のパターンにリサイズ処理を実行することにより前記第１のパターンよりも太い第２のパターンを形成する工程と、
図形データ上での演算処理により前記第２のパターンから前記第１のパターンに相当する部分を除去して中抜きパターンである検証パターンを形成する工程と、
前記検証パターンと前記設計パターンとを比較する工程と、
を備えるパターン検証方法。
【００４４】
（付記２）
付記１に記載のパターン検証方法をコンピュータに実行させるプログラム。
【図面の簡単な説明】
【００４５】
【図１】本発明に係るパターン作成方法の第１の実施の形態を概略的に説明するフローチャートである。
【図２】設計パターンの一例を示す図である。
【図３】図２に示すパターンを側壁加工プロセスにより形成するためのレジストパターンを示す図である。
【図４】図３に示すレジストパターンを設計パターンとみなして従来のリソグラフィシミュレーションを実行することにより得られた形状を示す図である。
【図５】スリミング後のレジスト形状を示す図である。
【図６】一律リサイズ処理により得られた、側壁堆積後のパターン形状を示す図である。
【図７】レジスト剥離後の側壁形状を示す図である。
【図８】側壁形状をマスクとしてウェーハ上に形成される回路パターンを示す図である。
【図９】設計パターンの他の例を示す図である。
【図１０】図９に示すパターンを側壁加工プロセスにより形成するためのレジストパターンを示す図である。
【図１１】図１０に示すパターンを設計パターンとみなして従来のリソグラフィシミュレーションを実行することにより得られた形状を示す図である。
【図１２】図１１のパターンに対して一律リサイズと図形データ上の減算処理を実行することにより得られた側壁形状を示す図である。
【図１３】図形データ上でのＡＮＤ演算処理により得られたレジスト形状を示す図である。
【図１４】フリンジが付加され、かつ、閉ループカットが設けられた側壁形状を示す図である。
【符号の説明】
【００４６】
ＰＣ２：閉ループカット用パターン
ＰＤ１，ＰＤ１１：設計パターン
ＰＲ１，ＰＲ１１：レジストパターン
ＰＳ４，ＰＳ１１：側壁堆積後のパターン形状
ＰＳ５，ＰＳ１５：側壁形状
ＲＳ２：フリンジ付加用レジスト形状
【図１】
2008235553.tif 000003
【図２】
2008235553.tif 000004
【図３】
2008235553.tif 000005
【図４】
2008235553.tif 000006
【図５】
2008235553.tif 000007
【図６】
2008235553.tif 000008
【図７】
2008235553.tif 000009
【図８】
2008235553.tif 000010
【図９】
2008235553.tif 000011
【図１０】
2008235553.tif 000012
【図１１】
2008235553.tif 000013
【図１２】
2008235553.tif 000014
【図１３】
2008235553.tif 000015
【図１４】
2008235553.tif 000016
【手続補正書】
【提出日】平成19年5月17日(2007.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パターンの側壁に接して前記パターンを取り囲むように側壁パターンを形成し、前記パターンを除去した後に前記側壁パターンをマスクとして下地材料を選択的に除去する側壁加工プロセスにより形成される配線パターンを備える集積回路パターンの形成方法であって、
側壁加工プロセスにより設計パターンを形成するためのマスクパターンである第１のパターンに任意のプロセス条件下でのシミュレーションを実行してウェーハ上でのレジストの仕上がり形状を表す第２のパターンを形成する工程と、
前記第２のパターンにリサイズ処理を実行することにより前記第２のパターンよりも太い第３のパターンを形成する工程と、
図形データ上での演算処理により前記第３のパターンから前記第２のパターンに相当する部分を除去して中抜きパターンである第４のパターンを形成する工程と、
を備えるパターン形成方法。
【請求項２】
前記設計パターンは一端が開放され、
前記設計パターンの開放端に対応する形状を有する第５のパターンを前記パターンの設計データから抽出する工程と、
図形データ上での演算処理により前記第４のパターンから前記第５のパターンと重複する部分を除去する工程と、
をさらに備えることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
側壁加工プロセスにより設計パターンを形成するためのレジストパターンとは異なるパターンの剥離を行わない領域の形状を前記パターンの設計データから抽出する工程と、
図形データ上での演算処理により前記第２のパターンのうち前記領域に包含される部分を第６のパターンとして抽出する工程と、
図形データ上での演算処理により前記第４のパターンと前記第６のパターンとを合成させる工程と、
をさらに備えることを特徴とする請求項１または２に記載のパターン形成方法。
【請求項４】
請求項１乃至３のいずれかに記載のパターン形成方法により形成された前記第４のパターン、前記第４のパターンから前記第５のパターンと重複する部分が除去されたパターン、または前記第４のパターンと前記第６のパターンとが合成されたパターンと前記設計パターンとを比較する工程を備えるパターン検証方法。
【請求項５】
請求項１乃至３のいずれかに記載のパターン形成方法または請求項４に記載のパターン検証方法をコンピュータに実行させるプログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
（２）第２の実施の形態
回路パターンにおいては、上層レイアからのコンタクトパターンとの接触面を確保するために、側壁堆積後に特定のパターンに対してのみパターン剥離を行わないプロセスが存在する。このような場合は、パターン剥離を行わない領域に対応して側壁形状に対してフリンジを付加する必要がある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
まず、上記閉ループカットに対応する形状と、パターン（側壁加工プロセスにより設計パターンを作成するためのレジストパターンとは異なるパターンをいう。）の剥離を行わない領域の形状とをパターンＰＤ１１の設計データから抽出する。