(57)【要約】【課題】同じ導電型の半導体層が２層に形成された半導体基板において、表層側の半導体層の体積抵抗率や実効厚さを精密に評価するための評価用電極パターン、およびそれを用いた半導体層の評価方法を提供する。【解決手段】表層部に第１導電型の第１半導体層１ａが形成され、第１半導体層１ａの下に、第１導電型で第１半導体層１ａより不純物濃度が高い第２半導体層１ｂが形成されてなる半導体基板において、第１半導体層１ａの体積抵抗率を評価するための一対の電極パターンＰ１であって、一対の電極パターンＰ１の間隔Ｌ１が、第１半導体層１ａの設計厚さＤより小さく設定されてなる電極パターンＰ１とする。【選択図】図２
2008160041.tif 000002
【特許請求の範囲】
【請求項１】
表層部に第１導電型の第１半導体層が形成され、前記第１半導体層の下に、第１導電型で前記第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、
前記第１半導体層の体積抵抗率を評価するための一対の電極パターンであって、
前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さより小さく設定されてなることを特徴とする半導体層の評価用電極パターン。
【請求項２】
前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さの１／２以下に設定されてなることを特徴とする請求項１に記載の半導体層の評価用電極パターン。
【請求項３】
表層部に第１導電型の第１半導体層が形成され、前記第１半導体層の下に、第１導電型で前記第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、
前記第１半導体層の実効厚さを評価するための一対の電極パターンであって、
前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さの２倍より大きく設定されてなることを特徴とする半導体層の評価用電極パターン。
【請求項４】
前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さの４倍より大きく設定されてなることを特徴とする請求項３に記載の半導体層の評価用電極パターン。
【請求項５】
表層部に第１導電型の第１半導体層が形成され、前記第１半導体層の下に、第１導電型で前記第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、
前記第１半導体層の評価方法であって、
前記第１半導体層の体積抵抗率を評価するために、互いの間隔が第１半導体層の設計厚さより小さく設定されてなる一対の第１電極パターンを第１半導体層の表層部に形成する第１電極パターン形成ステップと、
前記第１電極パターンを用いて、前記半導体基板の第１抵抗値を測定する第１抵抗値測定ステップと、
前記第１抵抗値から、予め準備した前記一対の第１電極パターンを用いた場合の前記第１半導体層の体積抵抗率への換算表により、第１半導体層の体積抵抗率を評価する体積抵抗率評価ステップとを有することを特徴とする半導体層の評価方法。
【請求項６】
前記第１半導体層の体積抵抗率への換算表を、シミュレーションにより予め準備することを特徴とする請求項５に記載の半導体層の評価方法。
【請求項７】
前記第１半導体層の実効厚さを評価するために、互いの間隔が第１半導体層の設計厚さの２倍より大きく設定されてなる一対の第２電極パターンを第１半導体層の表層部に形成する第２電極パターン形成ステップと、
前記第２電極パターンを用いて、前記半導体基板の第２抵抗値を測定する第２抵抗値測定ステップと、
前記第２抵抗値から、予め準備した前記一対の第２電極パターンを用いた場合の前記第１半導体層の実効厚さへの換算表により、第１半導体層の実効厚さを評価する厚さ評価ステップとを有することを特徴とする請求項５または６に記載の半導体層の評価方法。
【請求項８】
前記第１半導体層の実効厚さへの換算表を、シミュレーションにより予め準備することを特徴とする請求項７に記載の半導体層の評価方法。
【請求項９】
前記一対の第１電極パターンの間隔が、前記第１半導体層の設計厚さの１／２以下に設定されてなることを特徴とする請求項５乃至８のいずれか一項に記載の半導体層の評価方法。
【請求項１０】
前記一対の第２電極パターンの間隔が、前記第１半導体層の設計厚さの４倍より大きく設定されてなることを特徴とする請求項７または８に記載の半導体層の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同じ導電型の半導体層が２層に形成された半導体基板において、表層側の半導体層の体積抵抗率や実効厚さを評価するための評価用電極パターン、およびそれを用いた半導体層の評価方法に関する。
【背景技術】
【０００２】
半導体層の評価用電極パターンおよびそれを用いた半導体層の評価方法が、例えば、特開２０００−２７７７１６号公報（特許文献１）と特開２００２−５０６６５号公報（特許文献２）に開示されている。特許文献１に開示された半導体層の評価方法では、完全空乏化するＳＯＩ（Silicon On Insulator）層（半導体層）の不純物濃度あるいは比抵抗（キャリア濃度）を、二探針法により評価するものである。特許文献２に開示された半導体層の評価方法では、ＳＯＩ層の膜厚を、ｐ型拡散層を入れたパターンと入れないパターンのシート抵抗から算出するものである。
【特許文献１】特開２０００−２７７７１６号公報
【特許文献２】特開２００２−５０６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１，２に開示された半導体層の評価方法は、基本的に、単一の半導体層（ＳＯＩ層）または異なる導電型の半導体層が２層に形成されたＳＯＩ層について、シート抵抗を測定するものである。これに対して、同じ導電型の半導体層が２層に形成されたＳＯＩ層については、下層側の半導体層が影響して、表層側の半導体層の体積抵抗率や実効厚さの評価が一般的に困難である。特に、下層側の半導体層が高不純物濃度で、表層側の半導体層が低不純物濃度で体積抵抗率が数ｋΩと比較的大きい場合には、表層側の半導体層の体積抵抗率は、下層側の半導体層の低い体積抵抗率の影響で正確に評価できなかった。
【０００４】
一方、例えばＳＯＩ基板を用いた複合ＩＣ（Integrated Circuit）では、上記同じ導電型の半導体層が２層に形成されたＳＯＩ層が、常用されている。特に、１００Ｖ以上の高耐圧素子を搭載する場合、表層側の半導体層の体積抵抗率や厚さが、高耐圧素子の耐圧を大きく左右する。このため、上記複合ＩＣの開発時や量産時においては、表層側の半導体層の体積抵抗率や実効厚さは重点設計、管理項目であるにも係わらず、前述した理由で充分な評価ができていない。
【０００５】
そこで本発明は、同じ導電型の半導体層が２層に形成された半導体基板において、表層側の半導体層の体積抵抗率や実効厚さを精密に評価するための評価用電極パターン、およびそれを用いた半導体層の評価方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、表層部に第１導電型の第１半導体層が形成され、前記第１半導体層の下に、第１導電型で前記第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、前記第１半導体層の体積抵抗率を評価するための一対の電極パターンであって、前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さより小さく設定されてなることを特徴としている。
【０００７】
上記半導体層の評価用電極パターンによれば、評価電流の第２半導体層への流れ込みを抑制することができ、不純物濃度が高い第２半導体層がある場合においても、第１半導体層の体積抵抗率を精密に評価することができる。
【０００８】
この場合、特に請求項２に記載のように、前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さの１／２以下に設定されてなることが好ましい。
【０００９】
これによれば、シミュレーションから得られる第２半導体層を形成した場合の抵抗値が第２半導体層を形成しない場合の抵抗値にほとんど一致することから、評価電流の第２半導体層への流れ込みほぼ無視することができ、第１半導体層の体積抵抗率をより精密に評価することができる。
【００１０】
請求項３に記載の発明は、表層部に第１導電型の第１半導体層が形成され、前記第１半導体層の下に、第１導電型で前記第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、前記第１半導体層の実効厚さを評価するための一対の電極パターンであって、前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さの２倍より大きく設定されてなることを特徴としている。
【００１１】
上記半導体層の評価用電極パターンによれば、評価電流の大部分が第２半導体層へ流れ込み、評価電流の大部分は第１半導体層の厚さ方向を往復することとなる。これにより、第１半導体層の実効厚さを精密に評価することができる。
【００１２】
この場合、特に請求項４に記載のように、前記一対の電極パターンの間隔が、前記第１半導体層の設計厚さの４倍より大きく設定されてなることが好ましい。
【００１３】
これによれば、シミュレーションから得られる上記半導体基板の抵抗値が上記電極パターンの間隔に比例することから、評価電流のほぼ全てが第２半導体層へ流れ込み、評価電流のほぼ全てが第１半導体層の厚さ方向を往復することとなる。これにより、第１半導体層の実効厚さをより精密に評価することができる。
【００１４】
請求項５に記載の発明は、表層部に第１導電型の第１半導体層が形成され、前記第１半導体層の下に、第１導電型で前記第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、前記第１半導体層の評価方法であって、前記第１半導体層の体積抵抗率を評価するために、互いの間隔が第１半導体層の設計厚さより小さく設定されてなる一対の第１電極パターンを第１半導体層の表層部に形成する第１電極パターン形成ステップと、前記第１電極パターンを用いて、前記半導体基板の第１抵抗値を測定する第１抵抗値測定ステップと、前記第１抵抗値から、予め準備した前記一対の第１電極パターンを用いた場合の前記第１半導体層の体積抵抗率への換算表により、第１半導体層の体積抵抗率を評価する体積抵抗率評価ステップとを有することを特徴としている。
【００１５】
これにより、同じ導電型の半導体層が２層に形成された半導体基板において、表層側の第１半導体層の体積抵抗率を精密に評価することができる。
【００１６】
請求項６に記載のように、前記第１半導体層の体積抵抗率への換算表は、簡単に作成できるシミュレーションにより予め準備することが好ましい。
【００１７】
上記半導体層の評価方法においては、さらに請求項７に記載のように、前記第１半導体層の実効厚さを評価するために、互いの間隔が第１半導体層の設計厚さの２倍より大きく設定されてなる一対の第２電極パターンを第１半導体層の表層部に形成する第２電極パターン形成ステップと、前記第２電極パターンを用いて、前記半導体基板の第２抵抗値を測定する第２抵抗値測定ステップと、前記第２抵抗値から、予め準備した前記一対の第２電極パターンを用いた場合の前記第１半導体層の厚さへの換算表により、第１半導体層の実効厚さを評価する厚さ評価ステップとを有することが好ましい。
【００１８】
これによれば、第１半導体層の体積抵抗率だけでなく、第１半導体層の実効厚さも精密に評価することができる。
【００１９】
尚、請求項８に記載のように、前記第１半導体層の実効厚さへの換算表についても、シミュレーションにより予め準備することができる。
【００２０】
上記半導体層の評価方法においては、請求項９に記載のように、前記一対の第１電極パターンの間隔は、前記第１半導体層の設計厚さの１／２以下に設定されてなることが好ましい。また、請求項１０に記載のように、前記一対の第２電極パターンの間隔は、前記第１半導体層の設計厚さの４倍より大きく設定されてなることが好ましい。尚、これによって得られる効果は前述したとおりであり、その説明は省略する。
【発明を実施するための最良の形態】
【００２１】
本発明は、表層部に第１導電型の第１半導体層が形成され、第１半導体層の下に、同じ第１導電型で第１半導体層より不純物濃度が高い第２半導体層が形成されてなる半導体基板において、以下に示す第１半導体層の体積抵抗率および厚さを評価するための評価用電極パターンと、それらを用いた第１半導体層の評価方法である。
【００２２】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２３】
図１は、評価対象とする半導体基板１０と、上記評価用電極パターンの形状および配置関係を模式的に示した斜視図である。
【００２４】
図１に示す半導体基板１０は、ＳＯＩ構造の半導体基板で、埋め込み酸化膜２上のＳＯＩ層１が、表層側の第１半導体層１ａと下層側の第２半導体層１ｂの２層に形成されている。尚、図１では、埋め込み酸化膜２の下にある支持基板については、図示を省略している。半導体基板１０の表層部に形成された第１半導体層１ａは、Ｎ導電型（Ｎ−）で、設計厚さをＤとしている。第１半導体層１ａの下に形成された第２半導体層１ｂは、第１半導体層１ａと同じＮ導電型（Ｎ＋）で、第１半導体層１ａより不純物濃度が高く設定されている。
【００２５】
第１半導体層１ａの表層部に形成されている短冊状の一対のＮ導電型（Ｎ＋）領域３ａ，３ｂは、第１半導体層１ａの体積抵抗率や厚さを評価するための評価用電極パターンＰとして利用されるものである。図１に示すように、以下の説明においては、図１に示すように、電極パターンＰの幅（対向するＮ導電型領域３ａ，３ｂの長さ）をＷとしており、電極パターンＰの間隔（対向するＮ導電型領域３ａ，３ｂの間隔）をＬとしている。
【００２６】
図２（ａ），（ｂ）は、図１の半導体基板１０における第１半導体層１ａの体積抵抗率を評価するための電極パターンＰ１の検討結果である。図２（ａ）は、同じＳＯＩ層１の厚さで第２半導体層１ｂが有る場合と無い場合について、図１に示す一対の電極パターンＰの間隔Ｌを変えて、得られる抵抗値をシミュレートした結果である。尚、図２（ａ）のシミュレーションでは、電極パターンＰの幅Ｗを１０μｍとしている。図２（ｂ）は、図２（ａ）の結果をもとにして、第１半導体層１ａの体積抵抗率の評価に適する電極パターンＰ１の配置関係を模式的に示した断面図である。
【００２７】
図２（ａ）に示すように、同じＳＯＩ層１の厚さで埋め込み酸化膜２上に第２半導体層１ｂが有る場合の抵抗値と無い場合の抵抗値は、電極パターンＰの間隔Ｌが小さくなるほど、差が小さくなる。特に、電極パターンＰの間隔Ｌが第１半導体層１ａの設計厚さＤである１０μｍより小さく設定されると、第２半導体層１ｂが形成された場合の抵抗値は、第２半導体層１ｂが形成されていない場合の抵抗値に近づいて、両者が概略一致するようになる。
【００２８】
図２（ｂ）において太線矢印で示したように、電極パターンＰ１の間隔Ｌ１が第１半導体層１ａの設計厚さＤより小さく設定されると、評価電流がＮ導電型領域３ａとＮ導電型領域３ｂの間であまり広がらず、評価電流の第２半導体層１ｂへの流れ込みが抑制されると考えられる。これによって、図２（ａ）に示した電極パターンＰの間隔Ｌが小さくなるほど第２半導体層１ｂを形成した場合の抵抗値が第２半導体層１ｂを形成していない場合の抵抗値に近づいていく現象を説明することができる。このように、図２（ｂ）に示す間隔Ｌ１が第１半導体層１ａの設計厚さＤより小さく設定された電極パターンＰ１を用いることによって、不純物濃度が高い第２半導体層１ｂがある場合においても、第２半導体層１ｂの影響を受けずに、第１半導体層１ａの体積抵抗率を精密に評価することができる。
【００２９】
特に、図２（ａ）に示すように、第１半導体層１ａの体積抵抗率をより精密に評価するためには、電極パターンＰの間隔Ｌが、第１半導体層１ａの設計厚さＤの１／２である５μｍ以下に設定されることが好ましい。この範囲においては、第２半導体層１ｂが有る場合の抵抗値が、第２半導体層１ｂが無い場合の抵抗値にほとんど一致する。従って、この場合には、評価電流の第２半導体層１ｂへの流れ込みほぼ無視することができ、第１半導体層１ａの体積抵抗率をより精密に評価することができる。
【００３０】
図３（ａ），（ｂ）は、図１の半導体基板１０における第１半導体層１ａの実効厚さを評価するための電極パターンＰ２の検討結果である。図３（ａ）は、図２（ａ）の第２半導体層１ｂが有る場合について、一対の電極パターンＰの間隔Ｌをより広範囲に変えて、得られる抵抗値をシミュレートした結果である。尚、図３（ａ）のシミュレーションにおいても、電極パターンＰの幅Ｗを１０μｍとしている。図３（ｂ）は、図３（ａ）の結果をもとにして、第１半導体層１ａの実効厚さの評価に適する電極パターンＰ２の配置関係を模式的に示した断面図である。
【００３１】
図３（ａ）に示すように、電極パターンＰの間隔Ｌが小さい時には、間隔Ｌが大きくなるに従って、抵抗値が急激に増大する。また、電極パターンＰの間隔Ｌが第１半導体層１ａの設計厚さＤの２倍である２０μｍより大きく設定されると、間隔Ｌに対する抵抗値の増大は、急に緩やかになる。
【００３２】
図３（ｂ）において太線矢印で示したように、電極パターンＰ２の間隔Ｌ２が第１半導体層１ａの設計厚さＤの２倍より大きき設定されると、評価電流の大部分が第２半導体層１ｂへ流れ込み、評価電流の大部分が第１半導体層１ａの厚さ方向を往復することとなると考えられる。従って、このように間隔Ｌ２が第１半導体層１ａの設計厚さＤの２倍より大きく設定された電極パターンＰ２を用いることによって、第１半導体層１ａの抵抗値への寄与を厚さ方向に限定することで、得られた抵抗値から、第１半導体層１ａの実効厚さを精密に評価することができる。
【００３３】
特に、図３（ａ）に示すように、第１半導体層１ａの実効厚さをより精密に評価するためには、電極パターンＰの間隔Ｌが、第１半導体層１ａの設計厚さＤの４倍である４０μｍより大きく設定されることが好ましい。この範囲においては、抵抗値が電極パターンＰの間隔Ｌに比例する。これは、評価電流のほぼ全てが第２半導体層１ｂへ流れ込み、電極パターンＰの間隔Ｌに対する抵抗値の増大が、第２半導体層１ｂへ流れ込んだ評価電流の経路長に比例した状態を示していると考えられる。このように、電極パターンＰの間隔Ｌが第１半導体層１ａの設計厚さＤの４倍である４０μｍより大きく設定されると、評価電流のほぼ全てが第１半導体層１ａの厚さ方向を往復するととなり、第１半導体層１ａの実効厚さをより精密に評価することができる。
【００３４】
次に、図２（ｂ）の電極パターンＰ１と図３（ｂ）の電極パターンＰ２を用いた、第１半導体層１ａの体積抵抗率および実効厚さの評価方法について説明する。
【００３５】
図４は、第１半導体層１ａの体積抵抗率と実効厚さの評価方法の基本ステップを示したフロー図である。
【００３６】
最初に、図１に示す表層部に第１導電型の第１半導体層１ａが形成され、第１半導体層１ａの下に、第１導電型で第１半導体層１ａより不純物濃度が高い第２半導体層１ｂが形成されてなる半導体基板１０において、第１半導体層１ａの体積抵抗率を評価するための図２（ｂ）に示す一対の第１電極パターンＰ１と、第１半導体層１ａの実効厚さを評価するための図３（ｂ）に示す一対の第２電極パターンＰ２を、第１半導体層１ａの表層部に形成しておく。
【００３７】
次に、図４のステップＳ１に示すように、第１電極パターンＰ１を用いて、半導体基板１０の第１抵抗値Ｒ１を測定する。
【００３８】
次に、図４のステップＳ２に示すように、ステップＳ１により得られた抵抗値Ｒ１から、予め準備した一対の第１電極パターンＰ１を用いた場合の第１半導体層１ａの体積抵抗率ρｖへの換算表により、第１半導体層１ａの体積抵抗率ρｖを評価する。
【００３９】
図５は、上記ステップＳ１により得られた抵抗値Ｒ１から第１半導体層１ａの体積抵抗率ρｖへの換算表の一例で、シミュレーションにより予め準備した半導体基板１０のシート抵抗（表面抵抗率）ρｓと第１半導体層１ａの体積抵抗率ρｖの関係を示す図である。図５では、横軸を半導体基板１０のシート抵抗ρｓとしているが、このシート抵抗ρｓは、図２（ｂ）に示す一対の第１電極パターンＰ１を用いる場合、得られる抵抗値Ｒに補正係数である（Ｗ／Ｋ）／Ｌ１（Ｋは、計算によって求められる実効電流経路深さ）を乗ずればよい。図５では、第１半導体層１ａの設計厚さＤを１３μｍ、第２半導体層１ｂの設計厚さを７μｍ、電極パターンＰ１の幅Ｗを１０μｍ、電極パターンＰ１の間隔Ｌ１を２μｍとし、第１半導体層１ａの不純物濃度が１×１０１３〜５×１０１５ｃｍ−３の範囲でシミュレートしている。半導体基板１０のシート抵抗ρｓと第１半導体層１ａの体積抵抗率ρｖの関係は、簡単に作成できるシミュレーションにより、予め準備することが好ましい。しかしながらこれに限らず、第１半導体層１ａの体積抵抗率ρｖの異なる複数の試料を準備し、第１電極パターンＰ１を形成して、実測によって得られるシート抵抗ρｓと体積抵抗率ρｖの関係を求めるようにしてもよい。
【００４０】
図４のステップＳ１で第１電極パターンＰ１を用いて測定された半導体基板１０の第１抵抗値Ｒ１を、図４のステップＳ２において、（Ｗ／Ｋ）／Ｌ１を乗じてシート抵抗ρｓに変換し、図５の換算表を用いて、図５中に破線の矢印で示したように、第１半導体層１ａの体積抵抗率ρｖに換算する。
【００４１】
以上の図４のステップＳ１，Ｓ２では、第１電極パターンＰ１を用いており、これによって、同じ導電型の半導体層１ａ，１ｂが２層に形成された半導体基板１０において、表層側の第１半導体層１ａの体積抵抗率ρｖを前述したように精密に評価することができる。
【００４２】
次に、さらに第１半導体層１ａの実際に形成されている実効厚さｄを評価するため、図４のステップＳ３に示すように、第２電極パターンＰ２を用いて、半導体基板１０の第２抵抗値Ｒ２を測定する。
【００４３】
次に、図４のステップＳ４に示すように、ステップＳ３により得られた第２抵抗値Ｒ２から、予め準備した一対の第２電極パターンＰ２を用いた場合の第１半導体層１ａの実効厚さｄへの換算表により、第１半導体層１ａの実効厚さｄを評価する。
【００４４】
図６は、上記ステップＳ３により得られた第２抵抗値Ｒ２から第１半導体層１ａの実効厚さｄへの換算表の一例で、シミュレーションにより予め準備した第１半導体層１ａの実効厚さｄと第２電極パターンＰ２を用いた場合の半導体基板１０の抵抗値Ｒ２の関係を示す図である。尚、図６では、電極パターンＰ２の幅Ｗを１０μｍ、間隔Ｌ２を１００μｍとし、第１半導体層１ａの設計厚さＤを１３μｍ、第２半導体層１ｂの設計厚さを７μｍとして、第１半導体層１ａの不純物濃度が１×１０１３〜５×１０１５ｃｍ−３の範囲でシミュレートしている。
【００４５】
図４のステップＳ３で第２電極パターンＰ２を用いて測定された半導体基板１０の第２抵抗値Ｒ２を、図４のステップＳ４において、図６の換算表を用い、図６中に破線の矢印で示したように、第１半導体層１ａの実効厚さｄに換算する。尚、この換算の際には、ステップＳ２で求めた第１半導体層１ａの体積抵抗率ρｖをパラメータとするグラフに合わせて、換算を行う。
【００４６】
以上の図４のステップＳ３，Ｓ４では、第２電極パターンＰ２を用いており、これによって、同じ導電型の半導体層１ａ，１ｂが２層に形成された半導体基板１０において、表層側の第１半導体層１ａの実効厚さｄを前述したように精密に評価することができる。
【００４７】
これによって、第１半導体層１ａの体積抵抗率ρｖだけでなく、第１半導体層１ａの実効厚さも精密に評価することができる。
【００４８】
以上のようにして、上記した半導体層の評価用電極パターンおよびそれを用いた半導体層の評価方法は、同じ導電型の半導体層１ａ，１ｂが２層に形成された半導体基板１０において、表層側の半導体層１ａの体積抵抗率や実効厚さを精密に評価することのできる評価用電極パターンＰ１，Ｐ２、およびそれを用いた半導体層１ａの評価方法となっている。従って、上記した半導体層の評価用電極パターンおよびそれを用いた半導体層の評価方法を半導体装置の製造工程に組み込むことにより、表層側の半導体層１ａの体積抵抗率や実効厚さの工程管理ができる。このため、特に、半導体層１ａの体積抵抗率や実効厚さが重要な設計項目になる高耐圧デバイスの製造において、品質向上に寄与するところ大である。
【図面の簡単な説明】
【００４９】
【図１】評価対象とする半導体基板１０と、評価用電極パターンの形状および配置関係を模式的に示した斜視図である。
【図２】体積抵抗率を評価するための電極パターンＰ１の検討結果で、（ａ）は、第２半導体層１ｂが有る場合と無い場合について、電極パターンＰの間隔Ｌを変えて、得られる抵抗値をシミュレートした結果である。（ｂ）は、（ａ）の結果をもとにして、第１半導体層１ａの体積抵抗率の評価に適する電極パターンＰ１の配置関係を模式的に示した断面図である。
【図３】実効厚さを評価するための電極パターンＰ２の検討結果で、（ａ）は、第２半導体層１ｂが有る場合について、電極パターンＰの間隔Ｌをより広範囲に変えて、得られる抵抗値をシミュレートした結果である。（ｂ）は、（ａ）の結果をもとにして、第１半導体層１ａの実効厚さの評価に適する電極パターンＰ２の配置関係を模式的に示した断面図である。
【図４】第１半導体層１ａの体積抵抗率と実効厚さの評価方法の基本ステップを示したフロー図である。
【図５】シミュレーションにより予め準備した半導体基板１０のシート抵抗（表面抵抗率）ρｓと第１半導体層１ａの体積抵抗率ρｖの関係を示す図である。
【図６】シミュレーションにより予め準備した第１半導体層１ａの実効厚さｄと第２電極パターンＰ２を用いた場合の半導体基板１０の抵抗値Ｒ２の関係を示す図である。
【符号の説明】
【００５０】
１０  半導体基板
１  ＳＯＩ層
１ａ  第１半導体層
１ｂ  第２半導体層
Ｄ  第１半導体層１ａの設計厚さ
２  埋め込み酸化膜
３ａ，３ｂ  Ｎ導電型領域
Ｐ，Ｐ１，Ｐ２  電極パターン
Ｗ  電極パターンの幅
Ｌ，Ｌ１，Ｌ２  電極パターンの間隔
【図１】
2008160041.tif 000003
【図２】
2008160041.tif 000004
【図３】
2008160041.tif 000005
【図４】
2008160041.tif 000006
【図５】
2008160041.tif 000007
【図６】
2008160041.tif 000008