(57)【要約】      （修正有）【課題】ＥＳＤパルス発生器、被試験装置。ＥＳＤ試験システムがより広く適用可能となるようにする。【解決手段】ＥＳＤパルス発生器に導体で接続される探針の針、及び、上記パルスの結果としての上記被試験装置の電圧と電流の波形を同時に取得することにより上記被試験装置の過渡的挙動を検出する測定機器であって、（ａ）既知の第１インピーダンスを有する第１の既知のシステムにＥＳＤ試験システムを適用し、（ｂ）既知の第２インピーダンスを有する第２の既知システムにＥＳＤ試験システムを適用し、（ｃ）上記の第１及び第２の既知インピーダンスを考慮し、取得した電圧と電流の波形に基づき、上記ＥＳＤ試験システムの過渡的挙動に対する較正データを決定する、ステップから成る。好適な実施形態では、波形は関連付けのために周波数領域に変換される。【選択図】図１
2008292462.tif 000002
【特許請求の範囲】
【請求項１】
ＥＳＤ事象を模擬する所定のパルスを発生するＥＳＤパルス発生器、
被試験装置に上記所定のパルスを印加する探針の針であって、上記ＥＳＤパルス発生器に導体で接続される探針の針、及び、
上記パルスの結果としての上記被試験装置の電圧と電流の波形を同時に取得することにより上記被試験装置の過渡的挙動を検出する測定機器であって、上記探針の針に接続される測定機器
から成るＥＳＤ試験システムの過渡的挙動の較正方法であって、
ａ）ＥＳＤ過渡状態時の既知の第１インピーダンスを有する第１の既知システムにＥＳＤ試験システムを適用して上記測定機器により第１の電圧と電流の波形を取得し、
ｂ）第１インピーダンスと異なる、ＥＳＤ過渡状態時の既知の第２インピーダンスを有する第２の既知システムにＥＳＤ試験システムを適用して上記測定機器により第２の電圧と電流の波形を取得し、
ｃ）上記既知の第１及び第２インピーダンスを考慮し、上記第１と第２の電圧と電流の波形に基づき、上記ＥＳＤ試験システムの過渡的挙動に対する較正データを決定する、
ステップから成る方法。
【請求項２】
上記較正データが、補正電流波形を得るために上記測定機器により取得される電流波形に適用される関数関係から成ることを特徴とする、請求項１記載の方法。
【請求項３】
上記関数関係が、取得した第１と第２の電流と電圧の波形を周波数領域に変換すること及び第１と第２の電流波形の双方に対して伝達関数を決定することにより、決定されることを特徴とする、請求項２記載の方法。
【請求項４】
上記較正データがＥＳＤ試験システムの寄生インピーダンスから成ることを特徴とする、請求項１から３までのいずれかに記載の方法。
【請求項５】
上記寄生インピーダンスが、取得され、周波数領域に変換された第１と第２の電流と電圧の波形から決定されることを特徴とする、請求項４記載の方法。
【請求項６】
上記ステップａ）及びｂ）が電流と電圧の実質的に線形な応答を有する２つの所定の線形システムへの上記ＥＳＤ試験システムの適用から成ることを特徴とする、請求項１から５までのいずれかに記載の方法。
【請求項７】
上記所定のシステムが２つのオーム負荷から成ることを特徴とする、請求項６記載の方法。
【請求項８】
上記探針の針が多数対の探針の針から成り、ステップａ）からｃ）までが探針の針の各対で実行されることを特徴とする、上記請求項のいずれかに記載の方法。
【請求項９】
ＥＳＤ事象を模擬する所定のパルスを発生するＥＳＤパルス発生器、
被試験装置に上記所定のパルスを印加する探針の針であって、上記ＥＳＤパルス発生器に導線で接続される探針の針、及び、
上記パルスの結果としての上記被試験装置の電圧と電流の波形を同時に取得することにより上記被試験装置の過渡的挙動を検出する測定機器であって、上記探針の針に接続される測定機器
から成るＥＳＤ試験システムにより被試験装置のＥＳＤロバスト性を試験する方法であって、
ｄ）ＥＳＤ試験システムにより上記被試験装置に上記所定のパルスを印加し、
ｅ）上記被試験装置に上記パルスの結果として発生する電圧と電流の波形を測定機器により同時に取得し、
ｆ）請求項１から８までのいずれかの較正方法により得られる較正データを使用してステップｅ）で取得した電圧と電流の波形を補正する、
ステップから成る方法。
【請求項１０】
ステップｆ）が、
ｇ）ステップｅ）で取得した電圧と電流の波形を周波数領域に変換し、
ｈ）請求項３の伝達関数を電流波形に適用し、これによって補正した電流波形を獲得し、
ｉ）請求項５の寄生インピーダンスを電圧波形に適用し、これによって補正した電圧波形を獲得し、
ｊ）補正した電流と電圧の波形を時間領域に変換する
ことから成ることを特徴とする、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験装置に所定のパルスを印加することにより被試験装置上のＥＳＤ事象を模擬するために配備されるＥＳＤパルス発生器及び上記パルス印加後の上記装置の電圧と電流の波形を取得することにより上記装置の過渡的挙動を検知するために設けられる測定機器から成るＥＳＤ試験システムの過渡的挙動を較正する方法に関する。
【０００２】
更に本発明は、そのようなＥＳＤ試験システムによって被試験装置のＥＳＤロバスト性を試験する方法に関する。
【背景技術】
【０００３】
静電気放電（ＥＳＤ）に関して被試験装置（ＤＵＴ）のロバスト性を評価する測定法が多数有る。これらの方法は、ＥＳＤ事象を模擬するために被試験装置に所定の標準的なパルスを印加する点で共通している。
【０００４】
人体モデル（ＨＭＢ）及び機械モデル（ＭＭ）の試験装置は、速い立ち上がり時間（例えば２〜１０ナノ秒）と長い減衰時間（例えば約１５０ナノ秒）の過渡パルスを利用する。最近では、試験装置は、被試験装置に出現する電圧と電流の双方の波形を取得できるように発達している。このような試験装置は、例えばハンワのＨＥＤ−Ｗ５０００Ｍであり、日本の特許出願の特願２００６−１８２９０８号に記載されている。
【０００５】
トランスミッションラインパルス（ＴＬＰ）試験装置は、連続した大振幅の矩形パルスを使用し、被試験装置（ＤＵＴ）の電圧と電流は、印加パルス頂上の平坦領域で記録される。このＩ−Ｖ点の対を蓄積すると、ＴＬＰのＩ−Ｖ曲線が得られる。ＴＬＰ試験装置の例は、米国２００４／０２３９３４６号（Ａ１）に示されている。
【０００６】
人体モデル（ＨＢＭ）とトランスミッションラインパルス（ＴＬＰ）の試験は、静電気放電（ＥＳＤ）ストレスの下で装置のロバスト性を評価する一般的な測定方法である。ＨＢＭが主として製品の資格付与に使用されるのに対して、ＴＬＰは、伝統的に、本質的な技術的可能性を評価すると共に装置を最適化するための手段として単体のＥＳＤ保護構造上で実行される。従来のＨＢＭ試験装置の欠点の一つは、標準的なＥＳＤ試験方法では、製品の品質の「合否」データしか生じないことである。ＴＬＰは、製品を評価する標準的な試験ではないので、大きな欠点を有する。その結果、様々な試験装置が製品の開発と評価のために使用され、簡単に言えば、ＥＳＤの信頼性を保証するための時間と労力を倍増している。
【０００７】
ゴティエ、エール（Gauthier, R.）他による「５０オームと５００オームのインピーダンス探針及びケルビン探針の組合わせを有するＴＬＰシステム（TLP Systems with Combined 50 and 500 Ohm Impedance Probes and Kelvin Probe）」、ＩＥＥＥ電子実装製造に関する議事録（IEEE Transactions on Electronics Packaging Manufacturing）、ＩＥＥＥ、米国ニューヨーク州ピスキャタウェイ、第２８巻第３号、２００５年７月、第２１３〜２２３頁では、２つの異なる負荷線（５０オームと５００オーム）を有する測定システムで、２つの異なる動作領域における被試験装置の研究を可能とするものが紹介されている。その上、ケルビン探針原理が、探針抵抗値変動の測定データへの影響を最小化するために、ＴＬＰ試験に適用されている。ＴＬＰシステムについて議論が行われ、単一の準定常的（非過渡的）な較正の方法（抵抗除去）が実証されている。
【０００８】
バース、ジェイ（Barth, J.）他による「ＴＬＰの較正、相関、標準及び新技術（TLP Calibration, Correlation, Standards and New Techniques）」、ＩＥＥＥ電子実装製造に関する議事録（IEEE Transactions on Electronics Packaging Manufacturing）、ＩＥＥＥ、米国ニューヨーク州ピスキャタウェイ、第２４巻第２号、２００１年４月、第９９〜１０８頁は、ＴＬＰ測定システムに焦点を当てている。準定常ＴＬＰ測定データとその較正、ＴＬＰの故障のレベルとＨＢＭの故障のレベルとの相関関係の研究並びにＴＬＰ波形データにおけるｄＶ／ｄｔの影響という種々の話題が取り上げられている。紹介されている波形の研究は、この種の測定データに対する較正の手順を用いず、ＴＬＰ波形の開始だけに着目している。実証された較正の手順は、波形の準定常部だけに関するものである。
【発明の開示】
【０００９】
本発明の目的は、ＥＳＤ試験システムの過渡的挙動を較正する方法を提供し、ＥＳＤ試験システムがより広く適用可能となるようにすることである。
【００１０】
本発明の更なる目的は、被試験装置のＥＳＤロバスト性をＥＳＤ試験システムにより試験し、同時に正確な電流と電圧の波形を取得する方法を提供することである。
【００１１】
本発明によれば、これらの目的は、独立請求項の技術的ステップを示している方法を用いて達成される。
【００１２】
従来技術の問題の分析により示されているのは、システムの過渡応答に起因する測定の不正確さから現在のシステムの適用性が限られていることである。そのような過渡応答はＥＳＤの分野では従来は比較的未開拓であり、その理由は、とりわけ、システムの過渡応答を分析できるためにＥＳＤパルスの最初の数ナノ秒間の正確なデータが必要なことである。その結果、ＥＳＤ試験システムに対してシステムの寄生により起こる影響を除去するために較正の手順を開発することは、これまで行われなかった。
【００１３】
本発明によれば、ＥＳＤ試験システムの過渡的挙動のために必要なデータは、試験システムを、少なくとも一度、１又は複数の既知のシステム、すなわちＥＳＤ過渡状態時のインピーダンスが既知であるシステムに適用し、システムの応答をＥＳＤ試験システム自体の測定機器で測定することにより得られる。この測定機器は、ＥＳＤパルス発生器に組み込まれていてもよく、例えばオシロコープのような独立した機器でもよい。一旦較正されると、ＥＳＤ試験装置を使用して被試験装置の電流と電圧の波形を同時に取得し、時間と機器を節約することができる。本発明の較正方法の結果として、例えば伝統的なＩ−Ｖ（ＴＬＰ）パラメータをウエハレベルの標準的なＨＢＭ試験システムにより抽出することが可能となる。本発明の較正方法は、ＨＢＭ、ＭＭ、ＴＬＰ又は当業者に知られている他の任意のＥＳＤ試験システムの較正に適用され得る。
【００１４】
また更に、同時取得される電圧と電流の波形に存在する情報は、被試験装置の過渡応答に関する詳細な情報を与えるので、重要であり、ＥＳＤ保護の設計を簡便化し、改良することができるものである。これは、装置の過渡応答が低電圧・ディープサブミクロンから高電圧技術に至るあらゆる多様な半導体素子に対するＥＳＤ信頼性について重要な役割を果たすので、重要な利点である。
【００１５】
本発明によれば、ＥＳＤ試験システムの較正データは、例えば、補正した電流波形を得るために取得電流波形に適用される関数関係、取得電圧波形補正用の寄生インピーダンス及び／又は他の較正データから成る。好適な実施形態では、関数関係と寄生インピーダンスは、取得した電流と電圧の波形を周波数領域に変換することにより決定される。周波数領域への変換を用いることは、比較的単純な較正規則が得られるという利点を有する。
【００１６】
本発明によれば、ＥＳＤ試験システムは、好ましくは、電流と電圧の実質的に線形の過渡応答を有する少なくとも２つの所定の線形システム、好ましくは２つのオーム負荷、例えば短絡と５０オーム負荷、に適用される。しかし、また、既知の素子は、容量性又は誘導性の素子、例えばキャパシタ、インダクタンス、ダイオード若しくは他のもの、又はその組合わせでよい。
【００１７】
一旦較正データが得られると、これは、被試験装置についてＥＳＤ試験システムにより取得される波形の補正に使用される。また、この補正は、好ましくは、周波数領域への変換から成る。
【００１８】
留意すべきは、周波数領域への変換が本発明の較正と試験の方法に必須ではないということである。較正データを決定することが可能な他の技術には、ウェーブレット分解、時間領域のたたみこみ等がある。
【００１９】
本発明の実施形態では、探針の針は多数対の探針の針から成る。請求項１の較正のステップのａ）からｃ）までは、この場合は、各々の探針の針に対して、順次又は同時に実行される。
【００２０】
本発明は、以下の説明と添付した図面により更に明らかにされる。
【発明を実施するための形態】
【００２１】
特定の実施形態に関して、また或る図面を参照して本発明が記載されるが、本発明は、これに限定されるものではなく、請求範囲によってのみ限定される。記載された図面は、概略的なものに過ぎず、限定的なものではない。図面では、素子の或るものの大きさは誇張されており、図示の目的のために正確な大きさで描かれていない。大きさ及び相対的な大きさは、必ずしも本発明の実際の具体化に対応するものではない。
【００２２】
また、説明中の及び請求範囲中の第１、第２、第３等の用語は、類似要素の識別のために使用されており、必ずしも順序的な又は時間的な順番を意味するものではない。適当な状況下では用語を交換することができ、発明の実施形態は、ここに記載され図示されたものとは異なる順序で動作することができる。
【００２３】
更に、説明中の及び請求範囲中の頂部、底部、上方、下方等の用語は、説明の目的のために使用されているのであり、必ずしも相対的な位置を記載したものではない。このように使用されている用語は、適当な状況下では交換することができ、ここに記載された発明の実施形態は、ここに記載され図示されたものとは異なる方向で動作することができる。
【００２４】
請求範囲で使用されている「から成る」という用語は、そこに列挙された手段に限定されるように解されてはならず、他の要素やステップを排除するものではない。それは、記述され、言及された特徴、完全なもの、ステップ又は部品の存在を特定しているものと解釈することが必要であり、１つ又は複数の他の特徴、完全なもの、ステップ若しくは部品、又はその集合の存在又は追加を排除するものではない。したがって、「手段Ａ及びＢから成る装置」という表現の範囲は、部品Ａ及びＢだけからなる装置に限定されるのではない。それが意味するのは、本発明に関して関連する装置部品がＡ及びＢであるということである。
【００２５】
以下、ＨＢＭ試験システムについて詳細に記載する。留意すべきは、本発明が当業者に知られているＭＭ、ＴＬＰ又は他のＥＳＤ試験システムにも適用可能なことである。較正は、周波数領域に移行して行われる。留意すべきは、本発明が時間領域にも適用されることである。この場合、伝達関数ＴＦと寄生インピーダンスＺｐは、文献、例えば「システム同定−使用者のための理論（System Identification - Theory For the User）」、第２版、ＰＴＲプレンティスホール、ニュージャージー州アッパーサドルリバー、１９９９年、により、周知の原理に基づいて決定できるが、これは参照によってここに全体的に組み込まれる。
【００２６】
Ｉ．序論
トランスミッションラインパルス（ＴＬＰ）試験は、静電気放電（ＥＳＤ）ストレス下の装置の動作評価のためにの一般的な測定方法であり、主に研究手段として使用されている。ＥＳＤロバスト性に関する最終的な製品評価は、通常ＨＢＭ「合否」試験を用いて行われる。ＨＢＭとＴＬＰとの相関／無相関については幾つかの文献で議論されている。また、装置の特性解析と研究の手段としてウエハー上でＨＢＭ測定を使用することが紹介されている。電流と電圧（ＨＢＭのＩ−Ｖ）は、ＥＳＤ保護装置のウエハーレベルの特性解析を早めるために、ウエハーレベルのＨＢＭ試験の間に同時に取得される。記載される方法論の使用により数秒のＨＢＭ試験で得られるＩ−Ｖ曲線に到達するが、ＴＬＰ試験では同一の結果を得るのに数分を要する。これまで、研究は、ＨＢＭのＩ−Ｖ曲線の準定常部分に焦点を当てていた。測定システムの寄生素子の決定無しには、ＨＢＭストレス期間の装置の過渡動作を測定することも研究することもできない。
【００２７】
以下、ＨＢＭパルス期間の電圧と電流の取得のために、測定システムの全ての寄生素子の十分な評価を含む、改良された方法論について紹介する。シリコン制御整流素子のトリガの間に起こる電圧のオーバーシュート現象は、進歩した装置分析についてのこの新しい方法論の能力を証明するために、初めてＨＢＭシステムを用いて研究される。
【００２８】
ＩＩ．方法論
測定配置が図１に示されている。ＥＳＤ試験システムは、商用のウエハーレベルＨＢＭ試験装置（ハンワＨＥＤ−Ｗ５０００Ｍ）から成り、これはＥＳＤＡ標準に従ってＨＢＭパルスを形成し、電流と電圧の測定装置がＨＢＭ試験装置の探針接続器に付加されている。この付加により、システムは、時間がたつと模擬的なＨＢＭストレスの間の被試験装置上の電圧と電流を同時に取得することができる。システムが、例えば以下に示すように、較正されていると、これによってＨＢＭのＩ−Ｖ曲線を生成することができる。ここに使用されるウエハーレベルの試験装置配置では、時間がたつと５００ＭＨｚの帯域幅と８ｎＦの容量を有する商用の電圧探針（テクトロニクス（Tektronix））によって電圧を取得することができる。電流は、２５０ｋＨｚから２ＧＨｚの周波数応答を有するテクトロニクスのＣＴ−６変流器によって取得される。
【００２９】
この変流器の低周波数制限のために、ＨＢＭ電流波形は、歪み、負の値を示す。また、研究によれば、探針の針のインダクタンス（Ｌｐ）や抵抗（Ｒｐ）のような測定配置の寄生素子が電圧波形測定に影響を及ぼすことが示されている。変流器の低周波歪みを除去するために、変流器の伝達関数ＴＦは、測定電流ＩＣＴの真の電流Ｉｃｏｒｒの計算のために決定される。
【００３０】
【数１】
2008292462.tif 000003
【００３１】
これは、デコンボリューションの問題に相当し、未知の入力信号の決定は、システムの伝達関数が既知であれば、測定した出力信号から計算される。
【００３２】
伝達関数ＴＦ及び針の寄生要素ＲｐとＬｐは、既知の抵抗負荷ＲＬ時及び短絡時（図２）に取得されるＨＢＭ電圧波形Ｖｃｌ及び電流波形Ｉｃｔから計算される。
【００３３】
測定された電圧Ｖｃｌ及び電流ＩＣＴは、周波数領域に変換される。伝達関数の二つの式が得られ、一つは負荷ＲＬ時（２）の測定に対するもので、一つは短絡時（３）の測定に対するものである。
【００３４】
【数２】
2008292462.tif 000004
【００３５】
【数３】
2008292462.tif 000005
【００３６】
【数４】
2008292462.tif 000006
ここで、ＺＰは、針のインピーダンスである。双方の伝達関数は、同一の配置で、同一の変流器から得られるから、同一である。
【００３７】
【数５】
2008292462.tif 000007
【００３８】
（５）式から、Ｚｐは、次のようになる。
【００３９】
【数６】
2008292462.tif 000008
【００４０】
使用された測定配置では、単一の針に対して０．８Ωの直列抵抗ＲＰと１５ｎＨのインダクタンスＬＰが検出されている。したがって、ＴＦは、式（２）又は（３）に式（６）を代入することにより求められる。
【００４１】
被試験装置（ＤＵＴ）を流れる真の電流を求めるために、測定された電流波形ＩＤＵＴｍｅａｓを周波数領域に変換し、伝達関数ＴＦ（７）を乗じる。
【００４２】
【数７】
2008292462.tif 000009
【００４３】
被試験装置の補正された電圧波形は、式（８）から計算される。
【００４４】
【数８】
2008292462.tif 000010
【００４５】
高周波での信号スペクトルの電力が限定されているために、式（２）及び（３）の分子と分母は、非常に小さくなる。その結果は高周波では非現実的な値となるので、ＩＦＦＴ演算の前に除去しなければならない。したがって、付加的な濾波器の導入が必要であり、最小位相濾波器（ベニア−ナーマン（Bennia-Nahman））が選ばれた。補正された電流ＩＤＵＴｃｏｒｒ（ω）及び電圧ＶＤＵＴｃｏｒｒ（ω）の波形は、時間領域に変換される。最後に、時間上の電流は、同一の装置から得られる時間上の電圧に対してプロットされる。結果として得られるＩ−Ｖ曲線は、ＨＢＭストレス下の被試験装置のＩ−Ｖ特性を示す。
【００４６】
変流器の較正の後、電流パルスの立ち下がり部分が補正され、負の部分が除去される（図３）。図４は、較正の前後の、短絡時と５０Ω負荷時のＨＢＭのＩ−Ｖ曲線を示す。測定結果の改良が示されている。システムの寄生要素と直列抵抗によるオーバーシュートが除去されている。
【００４７】
ＩＩＩ．測定及び結果
前述の方法論を詳しく調べると、測定は、ｎウェルのシャロートレンチアイソレーション（ＳＴＩ）ダイオード、ゲート接地ＮＭＯＳ（ｇｇＮＭＯＳ）及び低電圧トリガのシリコン制御整流素子（ＬＶＴＳＣＲ）で標準的な９０ｎｍＩＭＥＣ技術で製造されたもののような、典型的なＥＳＤ保護装置を用いて行われる。まず、ＨＢＭ「合否」試験が、被試験装置の故障レベルを得るために行われる。合否試験の間に電圧と電流を時間にしたがって取得する。一般に使用される方法と比較するために、付加的にＴＬＰ測定が行われる。ＨＢＭとＴＬＰのデータの間の互換性を保証するために、ＴＬＰシステムの直列抵抗で起こる寄生電圧降下は、電圧波形から除去される。
【００４８】
補正前のＨＢＭのＩ−Ｖ曲線（図５）の分析により、強い電圧オーバーシュートの領域（Ａ）、発振領域（Ｂ）及び非常に安定な線形領域という３つの明確な領域が分かる。電圧オーバーシュート領域Ａは、測定システムの寄生素子と装置の過渡応答に起因する。領域Ｂは、ＨＢＭパルスのピーク電流領域の周囲の電圧と電流の波形の振動を示す。線形領域Ｃは、電流が最大レベルに達した後のＨＢＭ試験装置からのＩ−Ｖ曲線に相当する。
【００４９】
ＴＬＰのＩ−Ｖ曲線から、装置故障のレベルＩＴ２、オン抵抗ＲＯＮ及びスナップバック装置の保持電圧ＶＨを抽出することができる。商業的に利用可能な変流器は正確さがないため、ＴＬＰの装置故障の点（ＶＴ１、ＩＴ１）は、直流測定からより良く得られる。同様の情報は、ＨＢＭ試験から得ることができる。オン抵抗は、ＨＢＭのＩ−Ｖ曲線における線形領域の勾配である。また、スナップバック装置では、保持電圧を抽出することができる。
【００５０】
Ａ．ゲート接地ＮＭＯＳ
図６は、スナップバックＥＳＤ保護装置用のＴＬＰとＨＢＭのＩ−Ｖ曲線を重ね合わせたものを示す。計測されるゲート接地ＮＭＯＳ素子のＨＢＭのＩ−Ｖ曲線における保持電圧ＶＨは、ＴＬＰの曲線におけるものと対応している。また、オン抵抗ＲＯＮは、ＨＢＭとＴＬＰの間で良好な対応を示している。ＴＬＰ故障レベルＩＴ２は、ＨＢＭのＩ−Ｖ曲線で決定されるのではなく、ＨＢＭの合否試験から知られる。
【００５１】
Ｂ．低電圧トリガＳＣＲ
図７は、低電圧トリガシリコン制御整流素子のＩ−Ｖ曲線を示す。これらの曲線を比較すると、極めて類似した保持電圧が認められる。しかし、高いストレスレベルでのＨＢＭのＩ−Ｖ曲線から取得したオン抵抗は、ＴＬＰ測定から若干のずれを示している。
【００５２】
Ｃ．ダイオード
図８は、ｎウェルのシャロートレンチアイソレーションダイオードのＴＬＰとＨＢＭのＩ−Ｖ曲線を重ね合わせたものを示す。ＨＢＭのＩ−Ｖ曲線におけるオン抵抗性は、ＴＬＰ試験中のオン抵抗性と完全に対応してはいない。この観察結果は、ＨＢＭとＴＬＰにおける異なる自己加熱によるものである。ＨＢＭ試験ではダイオードはパルス開始時の短時間に加熱されるが、ＴＬＰでは、素子はＴＬＰパルスの間一定の電力で連続的に加熱される。セクションＥで示すように、ＴＬＰではＨＢＭストレスよりも遙かに速く最大消費エネルギーに到達する。
【００５３】
Ｄ．素子故障
所与の素子から取得したＩ−Ｖ特性に加えて、新たな測定技術ではＨＢＭストレス下の素子の劣化も明らかになる。
【００５４】
図９は、２つの異なるＨＢＭストレスレベルでのゲート接地ＮＭＯＳの電圧波形を示す。９００Ｖの第１の波形は正常動作の素子特性を示しているが、第２の波形は１０００Ｖのストレスレベルでの素子故障を示している。更に、時間領域情報により、約１００ｎｓの後に素子が劣化し始めることが分かる。
【００５５】
また、これらのデータ集合からＩ−Ｖ曲線を取得すると素子故障（図１０）が分かり、故障しつつある素子のＨＢＭのＩ−Ｖ曲線の線形部は、もはやＴＬＰのＩ−Ｖ曲線に従わないものとなっている。
【００５６】
Ｅ．ＨＢＭストレス下のエネルギー
経時的な電圧Ｖ及び経時的な電流Ｉを取得すると、式（９）によりＨＢＭストレス下に消費されるエネルギーＥの計算が可能となる。
【００５７】
【数９】
2008292462.tif 000011
【００５８】
図１１は、同一の素子に関してＴＬＰストレス下に消費されるエネルギーと対比してＨＢＭストレス期間に消費されるエネルギーを示す。ＴＬＰの１００ｎｓ間ではＨＢＭストレス下よりも速くエネルギーが増大する。ＴＬＰでは１００ｎｓ後に最大消費エネルギーに到達するが、ＨＢＭ試験では約３７０ｎｓである。この動作は、２つの試験方法のパルス波形の相違に起因する。ＴＬＰパルスは、典型的には２ｎｓの立ち上がり時間で立ち上がり、１００ｎｓの間一定レベルに留まる。ＨＢＭパルスは、２ｎｓから１０ｎｓの立ち上がり時間で立ち上がる。電流ピークの後、ＨＢＭパルスは、１３０ｎｓから１７０ｎｓの時定数で減衰する。パルス波形の相違は、両試験方法で測定される素子から得られる故障レベルの比較の際に誤った相関関係を生じる可能性がある。
【００５９】
ＩＶ．更なる測定と結果
上述の方法論の可能性を研究し実証するために、ダイオードトリガシリコン制御整流素子（ＳＣＲ）について、そのトリガ速度の研究のためにＨＢＭ測定が行われている。（エム、マージェンス（M. Mergens）他「ＢｉＣＭＯＳ  ＳｉＧｅ  ＨＢＴ及び極薄ゲート酸化物ＣＭＯＳのＲＦ−ＥＳＤ保護用のダイオードトリガＳＣＲ（ＤＴＳＣＲ）（Diode-triggered SCR (DTSCR) for RF-ESD protection of BiCMOS SiGe HBTs and CMOS ultra-thin gate oxides）」ＩＥＤＭ  ２００３、第２１．３．１〜２１．３．４頁、及びシー、ジェイ、ブレナン（C. J. Brennan）他「９０ｎｍＡＳＩＣＳにおけるＣＤＭロバスト性ＥＳＤ保護のためのダイオード・バイポーラトリガＳＣＲの実装（Implementation of diode and bipolar triggered SCRs for CDM robust ESD protection in 90nm ASICS）」２００５年ＥＯＳ／ＥＳＤシンポジウム議事録、第３８０〜３８６頁、を参照）。図１２に示されているように４個のトリガダイオードを有する素子が使用されており、１．８Ｖのバイアス条件での通常動作時の低漏洩を保証している。また、ダイオードの数は、保護素子のトリガ電圧を規定する。ＨＢＭの結果を通常の試験方法と比較するために、新しい素子でＴＬＰ測定が行われる。
【００６０】
３つの異なった種類の回路Ａ、Ｂ及びＣが使用されている。タイプＡは、小さいトリガダイオードＴＤとＳＣＲ内の小さい陽極Ｇ２接合とを有する基準回路である。タイプＢは、タイプＡの速度を最適化したものであり、トリガダイオードと陽極Ｇ２接合の双方がＳＣＲ本体と同様に広く形成されている。更なる速度の改良提案は、タイプＣによって与えられる。タイプＢと大きさは同じであるが、陽極Ｇ２接合とトリガダイオードの双方がシャロートレンチアイソレーション（ＳＴＩ）定義からポリ定義又はゲート型に変更されている。これは、表１に要約されている。
【００６１】
【表１】
2008292462.tif 000012
表１  比較素子の種類の要約
【００６２】
ＴＬＰ（トランスミッションラインパルス）測定は、３種類のＳＣＲのタイプの全てについて行われる。これは同様の結果を生じる。（表２）
【００６３】
【表２】
2008292462.tif 000013
表２  ３種のＳＣＲのＴＬＰのＩ−Ｖパラメータ      ＶＨ−保持電圧、
Ｖｔ１−トリガ電圧、Ｒｏｎ−オン抵抗、Ｉｔ２−ＴＬＰ故障レベル
【００６４】
これらの３種のＳＣＲ素子を並列ゲートモニタＧＭを用いた配置で測定すると、取得される結果は変化する。Ｉｔ２は予測よりもかなり小さく、モニタのゲート酸化物を損傷するＴＬＰパルス間の電圧オーバーシュートを示している（表３）。この電圧オーバーシュートは、素子タイプＡ及びＢのＥＳＤロバスト性を制限している。素子タイプＣについては、酸化物破壊による故障は認められなかった。これはＳＣＲ故障により故障し、したがってゲートモニタが無い場合と同じロバスト性を生じる。
【００６５】
【表３】
2008292462.tif 000014
表３  並列ゲートモニタ付きの３種のＳＣＲ素子のＴＬＰとＨＢＭの故障レベル
【００６６】
較正の方法論を実証するために、まず４ｋＶのＨＢＭパルスをゲートモニタを有しないタイプＡのＳＣＲ素子に印加する。図１３は、生の、補正後の、及び補正・濾波後の測定データから得られるＨＢＭのＩ−Ｖ曲線を示す。システムの寄生の影響を明瞭に見ることができる。測定データを補正しなければ、電圧オーバーシュートは補正後のもの（７Ｖピーク）よりかなり高く（２８Ｖピーク）なる。また、ＨＢＭのＩ−Ｖ曲線の線形部も異なる。勾配（又はオン抵抗）は、測定データに較正方法を適用したすると、低くなる。濾波は、ＨＢＭのＩ−Ｖ曲線の線形部から雑音を除去するが、また、オーバーシュート電圧を多少減少させる。
【００６７】
十分に補正され濾波されたＨＢＭのＩ−Ｖ曲線を同一のタイプＡの素子から得られたＴＬＰのＩ−Ｖ曲線に重ねると、良好な対応（図１４）を示す。保持電圧及びオン抵抗は、ＨＢＭとＴＬＰとで同一である。ＳＣＲのタイプにもよるが、Ｉｔ２は、並列ゲートモニタを有する配置に対しては小さい。したがって、異なる素子タイプＡ、Ｂ及びＣにおけるＨＢＭのＩ−Ｖを比較するために、最小のＩｔ２以下のＨＢＭストレスレベルを有するＨＢＭパルスが用いられる。
【００６８】
図１５と図１６は、異なるタイプＡ、Ｂ及びＣが同一のＨＢＭパルス振幅に対して異なる過渡的挙動を示すことを明示している。図１５は、ＨＢＭストレスレベルが５００Ｖ  ＨＢＭで異なる素子から得られるＨＢＭのＩ−Ｖ曲線を示す。図１６は、ＨＢＭストレスレベル５００Ｖで、立ち上がり（オーバーシュート）部に焦点を当て、異なる素子タイプＡ、Ｂ及びＣから得られるＨＢＭ電圧波形を重ね合わせたものを示す。その結果によれば、素子タイプＡは、最も遅い素子で、ＨＢＭパルスの立ち上がりの間に最も高いオーバーシュート電圧を形成することが分かる。素子タイプＢは、タイプＡよりは速くトリガされ、それ故により低いオーバーシュートを形成する。最も大きな改良は、トリガダイオード及びＳＣＲ内部にＳＴＩでなくポリを用いることによって得られる。素子タイプＣは、タイプＡ及びＢと比較すると、最も速いトリガスピード（即ち最も短いトリガ時間）に相当する最も低いオーバーシュートを形成する。これは、並列ゲートモニタ付きの配置（表３）に重点を置くと、ＨＢＭロバスト性の増加につながる。タイプＢが２．６ｋＶで故障するのに対し、タイプＣは、改良により、４．６ｋＶのＨＢＭストレスレベルで故障する。
【００６９】
ポリ／ゲーテッドダイオードとＳＴＩダイオードとの過渡的挙動を比較すると、図１２のタイプＡ、Ｂ及びＣの回路の異なる過渡的挙動をよりよく理解することができる。図１７は、ｎ＋とｐ＋アクティブとの幅と間隔が同一であり、ＨＢＭストレスレベルが１０００ＶでのポリダイオードとＳＴＩダイオードとから得られるＨＢＭのＩ−Ｖ曲線の重ね合わせを示す。この図は、同一のＨＢＭストレス下のＳＴＩダイオードとポリダイオードとの過渡的挙動を示している。ＳＴＩダイオードのオーバーシュート電圧は、素子トリガが遅いために、より高くなっている。ベース長さが短いために、ポリダイオードはＳＴＩダイオードよりも速くトリガする。ポリダイオードでは電流は水平に流れることができ、ＳＴＩの下を流れる必要はない。ポリダイオードは、ＳＴＩダイオードと比較すると、ｎ＋とｐ＋アクティブとの間隔を小さくできるために、より高速に設計することができる。更に、ポリダイオードのオン抵抗は、より小さい。
【００７０】
これらの結果は、並列ゲートモニタを有する素子タイプＡ、Ｂ及びＣの異なるＴＬＰ故障レベルＩｔ２の説明に用いることができる。ＨＢＭストレス下に生じるオーバーシュート電圧は、ゲートモニタの故障を引き起こす。したがって、オーバーシュート電圧のピーク値に関して、ＴＬＰストレス下に得られるＩｔ２との明確な相関が認められ、これを図示する図１８には、異なる素子タイプについて、ＴＬＰ試験から得られるＩｔ２と５００Ｖ  ＨＢＭストレスから得られるオーバーシュートピーク電圧との間の相関が示されている。素子の遅いトリガとその結果の高いオーバーシュート電圧は、低いＴＬＰ故障レベルＩｔ２に直接対応する。
【００７１】
Ｖ．多数ポートＥＳＤ試験システム
一つの試験装置と一対の探針の針を含む上述のＥＳＤ試験配置に基づき、多数ポートのＥＳＤ試験システム、すなわち探針の針を多数対有するもの、が提案され、多数端子の装置又は回路が一つ（又は複数）のＥＳＤ試験装置でストレス下に置かれ、電圧と電流が時間に従って２又は「Ｎ」個の端子で測定される。端子の数は、被試験装置で利用可能な測定用ピン／パッド、及び／又は電圧と電流の波形の取得のために利用可能な測定チャネルの数によってのみ限定される。
【００７２】
図１９は、そのような多数ポートＥＳＤ試験システムの回路図を示す。電圧と電流は、被試験装置又は回路の「Ｎ」個のターミナルで時間に従って測定される。この波形を得るために、「Ｎ」個の電圧探針と「Ｎ」個の変流器が使用される。更に、この波形の取得及び表示のためのシステムが必要である。そのようなシステムは、図１９では「Ｎ」個の入力チャネルを有するオシロスコープにより表現されている。
【００７３】
また、各測定ポートは、他のＥＳＤ試験装置をこれに接続することにより、図１９のポート１のように構成することができる。このような構成では、異なるポートで被試験装置又は回路にストレスをかけ、結果として生じる電圧又は電流を任意の利用可能なポートで同時に時間に従って測定することが可能である。
【００７４】
機器を制御し、測定データを処理するためのソフトウエアを使用することができる。このソフトウエアは、測定ポートで波形を取得するための適当なスケーリング方法を含むものとすることができる。
【００７５】
図２０は、ＥＳＤストレス条件下のＥＳＤ保護ＬＮＡ回路におけるトランジスタのゲート電圧を決定する実際の例を示す。
【００７６】
図２０ａは、ＥＳＤ保護された低雑音増幅器（ＬＮＡ）回路の図を示す。保護回路は、回路のＲＦ入力とＶＳＳ間にかかるＥＳＤ等のストレスに対して、トランジスタＭ１を保護する。設計されるＥＳＤ保護の資格付けのために、ＥＳＤ事象の間にトランジスタＭ１のゲートに到達する電圧レベルを知ることが重要である。この電圧がトランジスタＭ１の酸化物破壊電圧より高ければ、トランジスタは故障する。この場合、ＥＳＤ保護は、良好に設計されておらず、背後のＬＮＡ回路を確実に保護するために再設計を必要とする。
【００７７】
電圧Ｖ２を決定するために、特定の試験配置が用いられる。トランジスタＭ１のゲートに接続されるパッドがＬＮＡ回路設計（図２０ｂ）に付加される。種々のＥＳＤストレスレベルがＲＦｉｎとＶｓｓ間に印加される。電圧波形Ｖ１及びＶ２並びに電流波形Ｉ１が同時に取得される。ＥＳＤ等のストレスの間に保護されるトランジスタＭ１の最大電圧は波形Ｖ２から得られる。
【００７８】
ＶＩ．結論
本発明によれば、Ｉ−Ｖ曲線は、単発のウエハ上のＨＢＭ電圧電流測定により得られる。これは、システムの寄生と変流器の低い周波数限界を除去するための改良した全システム較正を伴う。得られたＨＢＭのＩ−Ｖの結果は、ＴＬＰ測定からと同様の準定常的パラメータを生ずるが、かなり少ない時間で取得できる。
【００７９】
また、準定常的装置パラメータに加え、ＨＢＭのＩ−Ｖは、ＨＢＭストレス下の装置の過渡的挙動の研究を可能にする。一つの例は上述の事例研究であり、そこではＨＢＭのＩ−Ｖは、種々のＥＳＤ保護素子のトリガ挙動の比較に使用され、付加的ゲートモニタを用いるＴＬＰ測定と関連することが分かる。これにより、ＨＢＭのＩ−Ｖ方法は、ＨＢＭストレス下のウエハ上素子の高速調査のための理想的な手段となる。
【００８０】
使用された測定配置はＭＭパルスの供給も可能であるので、同様の手法をＭＭストレス条件下の装置と回路の研究に使用することが可能である。
【図面の簡単な説明】
【００８１】
【図１】図１は、測定配置の概略図を示す。
【図２】図２は、本発明の好適な実施形態による、図１の測定配置の較正のための概略図を示す。
【図３】図３は、補正後及び補正前のＨＢＭ電流波形を示す。
【図４】図４は、短絡時と５０Ω負荷時に得られる、補正後と補正前のＨＢＭのＩ−Ｖ曲線を示す。（−ｒａｗ  補正前のデータ、−ｃｏｒｒ  補正後のデータ）
【図５】図５は、ｎ−ウェルＳＴＩダイオードのストレスレベル３ｋＶ時におけるＨＢＭのＩ−Ｖ曲線を示す。
【図６】図６は、９００ＶのＨＢＭパルス及びＴＬＰ、すなわちＲＯＮ−オン抵抗、ＶＨ−保持電圧、ＩＴ２−故障レベルのＴＬＰ、から抽出されるｇｇＮＭＯＳ素子（ｌ＝０．１μｍ、ｗ＝５０μｍ）のＩ−Ｖ曲線を示す。
【図７】図７は、４０００ＶのＨＢＭパルス及びＴＬＰ、すなわちＲＯＮ−オン抵抗、ＶＨ−保持電圧、ＩＴ２−故障レベルのＴＬＰ、から抽出されるＬＶＴＳＣＲ素子（ｗ＝５０μｍ、ｌ＝１μｍ）のＩ−Ｖ曲線を示す。
【図８】図８は、７０００ＶのＨＢＭパルス及びＴＬＰ、すなわちＲＯＮ−オン抵抗、ＩＴ２−故障レベルのＴＬＰ、から抽出されるｎ−ウェルＳＴＩダイオード（ｌ＝５０μｍ、ｗ＝０．３５μｍ）のＩ−Ｖ曲線を示す。
【図９】図９は、故障の前（９００Ｖ）と故障期間中（１０００Ｖ）のｇｇＮＭＯＳ素子（ｗ＝５０μｍ、ｌ＝０．１μｍ）のＨＢＭ電圧波形を示す。
【図１０】図１０は、故障の前（９００Ｖ）と故障期間中（１０００Ｖ）のｇｇＮＭＯＳ素子（ｗ＝５０μｍ、ｌ＝０．１μｍ）のＨＢＭのＩ−Ｖ曲線を示す。
【図１１】図１１は、７０００ＶのＨＢＭパルスと対応するＴＬＰパルスから抽出される、ｎ−ウェルＳＴＩダイオード（ｌ＝５０μｍ、ｗ＝０．３５μｍ）の時間に対するエネルギーを示す。
【図１２】図１２は、ダイオードトリガーされ、並列ゲートモニターを有するシリコン制御整流素子の回路図を示す。
【図１３】図１３は、図１２のタイプＡの素子に印加される４ｋＶのＨＢＭパルスから得られるＨＢＭのＩ−Ｖ曲線を示す。（ＨＢＭ−ｒａｗ  補正前のデータ、ＨＢＭ−ｃｏｒｒ  補正後のデータ、ＨＢＭ−ｃｏｒｒ−ｆｉｌ  補正後かつ濾波後のデータ）
【図１４】図１４は、図１２のタイプＡの素子から得られる４ｋＶのＨＢＭのＩ−Ｖ及びＴＬＰのＩ−Ｖを重ね合わせたものを示す。
【図１５】図１５は、ＨＢＭストレスレベルが５００ＶのＨＢＭで、図１２のタイプＡ、Ｂ及びＣの異なった素子から得られるＨＢＭのＩ−Ｖ曲線を示す。
【図１６】図１６は、ＨＢＭストレスレベル５００Ｖで、立ち上がり（オーバーシュート部）に焦点を当てた、異なった素子のタイプから得られるＨＢＭ電圧波形を重ね合わせたものを示す。
【図１７】図１７は、ＨＢＭストレスレベル１０００Ｖで、ｎ＋とｐ＋アクティブとの間で同一の幅と間隔を有するポリダイオード及びＳＴＩダイオードから得られるＨＢＭのＩ−Ｖ曲線を重ね合わせたものを示す。
【図１８】図１８は、ＴＬＰ試験から得られるＩｔ２とタイプＡ、Ｂ及びＣの異なった素子に対する５００ＶのＨＢＭストレスレベルから得られるオーバーシュートピーク電圧との間の相関を示す。
【図１９】図１９は、２又は「Ｎ」個の測定ポートを有する、多数ポートのＥＳＤ試験配置の回路図を示す。
【図２０】図２０は、（ａ）ＥＳＤで保護された低雑音増幅器（ＬＮＡ）及び（ｂ）多数ポートＥＳＤ試験用配置を示し、Ｖ１はＲＦ入力での電圧波形、Ｉ１はＲＦ入力での電流波形、Ｖ２はトランジスタＭ１のゲートでの電圧波形である。
【図１】
2008292462.tif 000015
【図２】
2008292462.tif 000016
【図３】
2008292462.tif 000017
【図４】
2008292462.tif 000018
【図５】
2008292462.tif 000019
【図６】
2008292462.tif 000020
【図７】
2008292462.tif 000021
【図８】
2008292462.tif 000022
【図９】
2008292462.tif 000023
【図１０】
2008292462.tif 000024
【図１１】
2008292462.tif 000025
【図１２】
2008292462.tif 000026
【図１３】
2008292462.tif 000027
【図１４】
2008292462.tif 000028
【図１５】
2008292462.tif 000029
【図１６】
2008292462.tif 000030
【図１７】
2008292462.tif 000031
【図１８】
2008292462.tif 000032
【図１９】
2008292462.tif 000033
【図２０】
2008292462.tif 000034
【外国語明細書】
2008292462.tif 000035
2008292462.tif 000036
2008292462.tif 000037
2008292462.tif 000038
2008292462.tif 000039
2008292462.tif 000040
2008292462.tif 000041
2008292462.tif 000042
2008292462.tif 000043
2008292462.tif 000044
2008292462.tif 000045
2008292462.tif 000046
2008292462.tif 000047
2008292462.tif 000048
2008292462.tif 000049
2008292462.tif 000050
2008292462.tif 000051
2008292462.tif 000052
2008292462.tif 000053
2008292462.tif 000054
2008292462.tif 000055
2008292462.tif 000056
2008292462.tif 000057
2008292462.tif 000058
2008292462.tif 000059
2008292462.tif 000060
2008292462.tif 000061
2008292462.tif 000062
2008292462.tif 000063
2008292462.tif 000064
2008292462.tif 000065
2008292462.tif 000066
2008292462.tif 000067
2008292462.tif 000068