(57)【要約】      （修正有）【課題】大きさの異なる半導体チップをスタックして接続する際に、親となる半導体チップから外部端子を容易に引き出すと共に半導体装置の大型化を防止したマルチチップ半導体装置を提供する。【解決手段】開口部２１を有し、開口部２１の近傍に複数の電極端子２２が形成され、周辺部に複数の電極端子２３が形成され、かつ電極端子２２、２３のうち対応するもの同士を電気的に接続する複数の配線２４が形成されたインターポーザ２０と、複数のバンプ電極３１が形成された子チップ３０と、外部接続用を含む複数のバンプ電極１１が形成され、子チップ３０と表面同士が対向するように配置され、開口部２１内で複数のバンプ電極１１のうち外部接続用を除く複数のバンプ電極が子チップ３０の複数のバンプ電極３１と電気的に接続されると共に、外部接続用の複数のバンプ電極１１がインターポーザ２０の電極端子２３と電気的に接続された親チップ１０とを具備する。【選択図】図３
2008235823.tif 000002
【特許請求の範囲】
【請求項１】
開口部を有し、前記開口部近傍の表面上に複数の第１の電極端子が形成され、周辺部の表面上に複数の第２の電極端子が形成され、かつ前記複数の第１、第２の電極端子のうち対応するもの同士を電気的に接続する複数の配線が形成された配線基板と、
表面上に複数の第１のバンプ電極が形成された第１の半導体チップと、
表面上に外部接続用を含む複数の第２のバンプ電極が形成され、前記第１の半導体チップと表面同士が対向するように配置され、前記配線基板の前記開口部内において前記複数の第２のバンプ電極のうち前記外部接続用を除く複数の第２のバンプ電極が前記第１の半導体チップの前記複数の第１のバンプ電極と電気的に接続されると共に、前記外部接続用の複数の第２のバンプ電極が前記配線基板の前記複数の第１の電極端子と電気的に接続された第２の半導体チップ
とを具備したことを特徴とするマルチチップ半導体装置。
【請求項２】
表面上に複数の外部接続用電極が形成され、裏面上に前記第１の半導体チップの裏面が接着され、かつ裏面上に前記複数の外部接続用電極と電気的に接続された複数の第３の電極端子が形成されたパッケージ基板と、
前記配線基板の前記複数の第２の電極端子と前記パッケージ基板の前記複数の第３の電極端子とを電気的に接続する金属細線
をさらに具備したことを特徴とする請求項１記載のマルチチップ半導体装置。
【請求項３】
表面上に複数の外部接続用電極が形成され、裏面に前記第２の半導体チップを収納する凹部を有し、前記凹部以外の領域の裏面上に前記複数の外部接続用電極と電気的に接続された複数の第３の電極端子が形成され、前記凹部内に前記第２の半導体チップが収納されて接着されたパッケージ基板と、
前記パッケージ基板の前記第３の電極端子と前記配線基板の前記複数の第２の電極端子とを電気的に接続する複数の第３のバンプ電極
をさらに具備したことを特徴とする請求項１記載のマルチチップ半導体装置。
【請求項４】
表面上に複数の外部接続用電極が形成され、裏面上に前記第２の半導体チップの裏面が接着され、かつ裏面上に前記複数の外部接続用電極と電気的に接続された複数の第３の電極端子が形成されたパッケージ基板と、
前記配線基板の前記複数の第２の電極端子と前記パッケージ基板の前記複数の第３の電極端子とを電気的に接続する複数の第３のバンプ電極とを具備し、
前記第２の半導体チップの厚みが前記第３のバンプ電極の高さとほぼ等しいことを特徴とする請求項１記載のマルチチップ半導体装置。
【請求項５】
第１の開口部を有し、前記第１の開口部近傍の表面上に複数の第１の電極端子が形成された第１の配線基板と、
前記第１の配線基板に積層され、前記第１の開口部よりも広い面積の第２の開口部を有し、前記複数の第１の電極端子と電気的に接続された複数の第２の電極端子が前記第２の開口部近傍の表面上に形成された第２の配線基板と、
表面上に複数の第１のバンプ電極が形成された第１の半導体チップと、
表面上に外部接続用を含む複数の第２のバンプ電極が形成され、前記第１の半導体チップと表面同士が対向するように配置され、前記第１及び第２の配線基板の前記第１、第２の開口部内において前記複数の第２のバンプ電極のうち前記外部接続用を除く複数の第２のバンプ電極が前記第１の半導体チップの前記複数の第１のバンプ電極と電気的に接続されると共に、前記外部接続用の複数の第２のバンプ電極が前記第１の配線基板の前記複数の第１の電極端子と電気的に接続された第２の半導体チップと、
表面上に複数の外部接続用電極が形成され、裏面上に前記第２の半導体チップが接着され、かつ裏面上に前記複数の外部接続用電極と電気的に接続された複数の第３の電極端子が形成されたパッケージ基板と、
前記パッケージ基板の前記複数の第３の電極端子と前記第２の配線基板の前記複数の第２の電極端子とを電気的に接続する複数の第３のバンプ電極
とを具備したことを特徴とするマルチチップ半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップが実装されたマルチチップ半導体装置に係り、特に平面形状の大きさが異なる半導体チップが実装されたマルチチップ半導体装置に関する。
【背景技術】
【０００２】
大容量のメモリ用半導体チップに対してＡＳＩＣなどのロジック用半導体チップをフェースツーフェース（face to face）でスタックすると同時に、バンプなどの接続手段を用いて両チップを接続するマルチチップ半導体装置が知られている。このようなマルチチップ半導体装置では、通常は、ロジック用半導体チップが親チップ、メモリ用半導体チップが子チップとなる。親チップはチップ外部との間で信号の授受を行うために、外部接続用の端子を引き出す必要がある。しかし、親チップの平面形状が子チップよりも小さく、親チップの外部接続用の端子が子チップで隠れてしまう場合には、親チップから外部端子を引き出すことができなくなる。
【０００３】
これを解決するために、例えば複数の半導体チップが実装できるように配線を施した実装基板を用意し、この実装基板上に複数の半導体チップを平面的に実装することが考えられる。しかし、この方法では半導体装置が大型化してしまう。
【０００４】
なお、特許文献１には、パッケージ基板の開口部内に第１半導体チップを配置し、この第１半導体チップと対向するように第２半導体チップを配置し、バンプを介して第１、第２半導体チップ相互を接続し、さらにバンプを介して第２半導体チップをパッケージ基板の外部端子と接続する半導体装置が開示されている。
【特許文献１】特開２００３−３２４１８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は前記した従来の問題点を解決すべくなされたもので、その目的は、平面形状の大きさの異なる半導体チップをスタックして接続する際に、親チップとなる半導体チップから外部端子を容易に引き出すことができると共に大型化が防止できるマルチチップ半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明のマルチチップ半導体装置は、開口部を有し、前記開口部近傍の表面上に複数の第１の電極端子が形成され、周辺部の表面上に複数の第２の電極端子が形成され、かつ前記複数の第１、第２の電極端子のうち対応するもの同士を電気的に接続する複数の配線が形成された配線基板と、表面上に複数の第１のバンプ電極が形成された第１の半導体チップと、表面上に外部接続用を含む複数の第２のバンプ電極が形成され、前記第１の半導体チップと表面同士が対向するように配置され、前記配線基板の前記開口部内において前記複数の第２のバンプ電極のうち前記外部接続用を除く複数の第２のバンプ電極が前記第１の半導体チップの前記複数の第１のバンプ電極と電気的に接続されると共に、前記外部接続用の複数の第２のバンプ電極が前記配線基板の前記複数の第１の電極端子と電気的に接続された第２の半導体チップとを具備したことを特徴とする。
【０００７】
本発明のマルチチップ半導体装置は、第１の開口部を有し、前記第１の開口部近傍の表面上に複数の第１の電極端子が形成された第１の配線基板と、前記第１の配線基板に積層され、前記第１の開口部よりも広い面積の第２の開口部を有し、前記複数の第１の電極端子と電気的に接続された複数の第２の電極端子が前記第２の開口部近傍の表面上に形成された第２の配線基板と、表面上に複数の第１のバンプ電極が形成された第１の半導体チップと、表面上に外部接続用を含む複数の第２のバンプ電極が形成され、前記第１の半導体チップと表面同士が対向するように配置され、前記第１及び第２の配線基板の前記第１、第２の開口部内において前記複数の第２のバンプ電極のうち前記外部接続用を除く複数の第２のバンプ電極が前記第１の半導体チップの前記複数の第１のバンプ電極と電気的に接続されると共に、前記外部接続用の複数の第２のバンプ電極が前記第１の配線基板の前記複数の第１の電極端子と電気的に接続された第２の半導体チップと、表面上に複数の外部接続用電極が形成され、裏面上に前記第２の半導体チップが接着され、かつ裏面上に前記複数の外部接続用電極と電気的に接続された複数の第３の電極端子が形成されたパッケージ基板と、前記パッケージ基板の前記複数の第３の電極端子と前記第２の配線基板の前記複数の第２の電極端子とを電気的に接続する複数の第３のバンプ電極とを具備したことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、平面形状の大きさの異なる半導体チップをスタックして接続する際に、親チップとなる半導体チップから外部端子を容易に引き出すことができると共に大型化が防止できるマルチチップ半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【００１０】
＜第１の実施形態＞
図１は本発明の第１の実施形態に係るマルチチップ半導体装置を構成する主要な部品の平面図である。
【００１１】
図１（ａ）は、例えばＡＳＩＣなどのロジック用半導体チップからなる親チップ１０を示している。この親チップ１０の表面上には複数のバンプ電極１１が行列状に配置形成されている。これら複数のバンプ電極１１のうち最外周に配置されている複数のバンプ電極１１はチップ外部との間で信号の授受を行うための外部接続用のバンプ電極であり、それ以外のバンプ電極１１は後述する子チップとの間で相互に信号の授受を行うためのバンプ電極である。
【００１２】
図１（ｂ）は、例えばシリコンの薄膜基板や、樹脂フィルム、樹脂テープ等の薄膜からなる平面形状が方形のインターポーザ（配線基板）２０であり、そのほぼ中央部には方形の開口部２１が形成されている。開口部２１の平面積は親チップ１０の平面積よりも小さい。インターポーザ２０の開口部２１近傍の表面上には複数の電極端子（電極パッド）２２が形成されており、さらに周辺部の表面上には複数の電極端子（電極パッド）２３が形成されている。そして、それぞれ複数の電極端子２２、２３のうち対応するもの同士を電気的に接続する複数の配線２４が表面上に形成されている。
【００１３】
図１（ｃ）は、図１（ａ）の親チップ１０と電気的に接続される例えばメモリ用半導体チップ等の子チップ３０を示している。子チップ３０の表面上にも複数のバンプ電極３１が行列状に配置形成されている。子チップ３０に形成された複数のバンプ電極３１は、親チップ１０の外部接続用以外のバンプ電極１１との間で相互に信号の授受を行うためのものである。なお、図１では、インターポーザ２０の平面形状の大きさは子チップ３０とほぼ同じである場合を示している。しかし、これに限らず、子チップ３０よりも小さい形状あるいは大きい形状であってもよい。
【００１４】
本実施形態に係るマルチチップ半導体装置は図２に示すようにして組み立てられる。すなわち、図２（ａ）に示すように、インターポーザ２０を挟んで、親チップ１０と子チップ３０とが、互いのバンプ電極が対向するように配置される。この際、インターポーザ２０上の電極端子及び配線の形成面が親チップ１０のバンプ電極形成面と向き合うように配置される。
【００１５】
そして、図２（ｂ）に示すように、絶縁性の接着剤等を用いて、子チップ３０の表面側にインターポーザ２０の裏面が接着される。この際、子チップ３０の表面上に形成されている複数のバンプ電極３１がインターポーザ２０の開口部２１から露出した状態となる。
【００１６】
さらに、加圧処理及び加熱処理されることにより、図２（ｃ）に示すように、親チップ１０の表面上の最外周に配置されている外部接続用のバンプ電極１１がインターポーザ２０の開口部２１の近傍に形成されている複数の電極端子２２と電気的に接続され、かつインターポーザ２０の開口部２１内において、親チップ１０の表面上に配置されている外部接続用以外のバンプ電極１１が子チップ３０の表面上に形成されている複数のバンプ電極３１と電気的に接続される。なお、図２（ｃ）では理解を容易にするために、親チップ１０と重なっている部分のインターポーザ２０は一部透視して示している。
【００１７】
このようにして組み立てられたマルチチップ半導体装置の断面構造を図３に示している。すなわち、図３のマルチチップ半導体装置は、開口部２１を有し、開口部２１近傍の表面上に複数の電極端子（図１（ｂ）中の電極端子２２）が形成され、周辺部の表面上に複数の電極端子（図１（ｂ）中の電極端子２３）が形成され、かつ複数の電極端子（２２、２３）のうち対応するもの同士を電気的に接続する複数の配線（図１（ｂ）中の配線２４）が形成されたインターポーザ２０と、表面上に複数のバンプ電極（図１（ｃ）中のバンプ電極３１）が形成された子チップ３０と、表面上に外部接続用を含む複数のバンプ電極（図１（ａ）中のバンプ電極１１）が形成され、子チップ３０と表面同士が対向するように配置され、インターポーザ２０の開口部２１内において複数のバンプ電極１１のうち外部接続用を除く複数のバンプ電極１１が子チップ３０の複数のバンプ電極３１と電気的に接続されると共に、外部接続用の複数のバンプ電極１１がインターポーザ２０の複数の電極端子（図１（ｂ）中の電極端子２２）と電気的に接続された親チップ１０とを具備している。
【００１８】
図示するように、親チップ１０の平面形状が子チップ３０よりも小さく、親チップ１０の外部接続用のバンプ電極１１が子チップ３０で隠れてしまうような場合であっても、親チップ１０の外部接続用のバンプ電極１１はインターポーザ２０に形成されている電極端子２２、配線２４及び電極端子２３（いずれも図１中に図示）を介して引き出されているので、親チップ１０とチップ外部との間で容易に電気的接続を図ることができる。
【００１９】
また、図３から明らかなように、半導体装置の平面形状は子チップ３０と同等となり、従来のように大型化することが防止できる。
【００２０】
＜第２の実施形態＞
図４は本発明の第２の実施形態に係るマルチチップ半導体装置の断面構造を示している。図４のマルチチップ半導体装置は、図３に示すように組み立てられたマルチチップ半導体装置をパッケージ基板４０上に搭載し、パッケージ基板４０とインターポーザ２０の電極端子２３との電気的接続を図り、かつ樹脂封止を行うようにしたものである。
【００２１】
すなわち、パッケージ基板４０の表面上には複数の外部接続用のバンプ電極４１が形成されている。また、パッケージ基板４０の裏面上に子チップ３０の裏面が、絶縁性のマウント剤、例えばペースト等を用いて接着されている。パッケージ基板４０の裏面上には、表面上に形成されている複数の外部接続用のバンプ電極４１との間で電気的接続が図られた図示しない複数の電極端子が形成されている。パッケージ基板４０の裏面上に形成されている複数の電極端子とインターポーザ２０に形成されている電極端子２３とがボンディングワイヤ（金属細線）４２により接続されている。そして、パッケージ基板４０の裏面上に封止用樹脂４３が充填されている。
【００２２】
本実施形態のマルチチップ半導体装置では、図３に示す第１の実施形態に係るマルチチップ半導体装置と同様の効果を得ることができる。
【００２３】
＜第３の実施形態＞
図５は本発明の第３の実施形態に係るマルチチップ半導体装置の断面構造を示している。図４のマルチチップ半導体装置では、ボンディングワイヤ４２による接続を図るために、パッケージ基板４０として子チップ３０よりも大きな平面形状を有するものが必要であり、図３のマルチチップ半導体装置に比べて大型化する。そこで、図５のマルチチップ半導体装置では、ボンディングワイヤを用いない工夫を図ることで、図３のマルチチップ半導体装置と同程度の大きさを実現している。
【００２４】
すなわち、図５のマルチチップ半導体装置では、表面上に複数の外部接続用のバンプ電極４１が形成されているパッケージ基板４０として、図４の場合よりも厚みが厚いものが使用される。そして、その裏面側には、親チップ１０が収納可能な凹部４４が形成されている。この凹部４４内には親チップ１０が裏面側を下に向けた状態で収納され、絶縁性のマウント剤、例えばペースト等を用いて接着されている。さらに、パッケージ基板４０の凹部４４以外の領域の裏面上には図示しない複数の電極端子が形成されている。これら複数の電極端子は、表面上に形成されている複数の外部接続用のバンプ電極４１との間で電気的接続が図られている。パッケージ基板４０の裏面上に形成されている複数の電極端子とインターポーザ２０に形成されている電極端子２３とが、複数のバンプ電極４５により接続されている。そして、図４の場合と同様に、パッケージ基板４０の裏面上に封止用樹脂４３が充填されている。
【００２５】
本実施形態のマルチチップ半導体装置では、図３に示す第１の実施形態に係るマルチチップ半導体装置と同様の効果を得ることができる。
【００２６】
＜第４の実施形態＞
図６は本発明の第４の実施形態に係るマルチチップ半導体装置の断面構造を示している。図６のマルチチップ半導体装置においても、ボンディングワイヤを用いない工夫を図ることで、図３のマルチチップ半導体装置と同程度の大きさを実現している。
【００２７】
図６のマルチチップ半導体装置では、インターポーザとして、第１の開口部２１ａを有し、第１の開口部２１近傍の表面上に図示しない複数の電極端子が形成された第１のインターポーザ２０ａと、第１のインターポーザ２０ａに積層され、第１の開口部２１ａよりも広い面積の第２の開口部２１ｂを有し、第１のインターポーザ２０ａの表面上に形成された前記複数の電極端子と電気的に接続された図示しない複数の電極端子が第２の開口部２１ｂ近傍の表面上に形成された第２のインターポーザ２０ｂとが設けられている。
【００２８】
パッケージ基板４０の表面上には複数の外部接続用のバンプ電極４１が形成されている。また、パッケージ基板４０の裏面上に親チップ１０の裏面が、絶縁性のマウント剤、例えばペースト等を用いて接着されている。パッケージ基板４０の裏面上には、表面上に形成されている複数の外部接続用のバンプ電極４１との間で電気的接続が図られた図示しない複数の電極端子が形成されている。そして、パッケージ基板４０の裏面上に形成されている複数の電極端子と第２のインターポーザ２０ｂに形成されている複数の電極端子とが複数のバンプ電極４５を介して相互に接続されることにより、親チップ１０とバンプ電極４１との間で電気的な接続が図られている。また、パッケージ基板４０と子チップ３０との間には封止用樹脂４３が充填されている。
【００２９】
すなわち、図６のマルチチップ半導体装置は、第１の開口部２１ａを有し、第１の開口部２１ａ近傍の表面上に複数の電極端子が形成された第１のインターポーザ２０ａと、第１のインターポーザ２０ａに積層され、第１の開口部２１ａよりも広い面積の第２の開口部２１ｂを有し、第１のインターポーザ２０ａ上の複数の電極端子と電気的に接続された複数の電極端子が第２の開口部２１ｂ近傍の表面上に形成された第２のインターポーザ２０ｂと、表面上に複数のバンプ電極３１が形成された子チップ３０と、表面上に外部接続用を含む複数のバンプ電極１１が形成され、子チップ３０と表面同士が対向するように配置され、インターポーザ２０ａ、２０ｂの第１、第２の開口部２１ａ、２１ｂ内において複数のバンプ電極１１のうち外部接続用を除く複数のバンプ電極１１が子チップ３０の複数のバンプ電極３１と電気的に接続されると共に、外部接続用の複数のバンプ電極１１がインターポーザ２０ａの複数の電極端子と電気的に接続された親チップ１０と、表面上に複数の外部接続用のバンプ電極４１が形成され、裏面上に親チップ１０が接着され、かつ裏面上に複数のバンプ電極４１と電気的に接続された複数の電極端子が形成されたパッケージ基板４０と、パッケージ基板４０の複数の電極端子と第２のインターポーザ２０ｂの複数の電極端子とを電気的に接続する複数のバンプ電極４５とを具備している。
【００３０】
なお、本実施形態では、第１のインターポーザ２０ａに対して第２のインターポーザ２０ｂを積層する場合について説明したが、図６に示すような断面形状を有する一体的に形成された一つのインターポーザを用いるようにしてもよい。
【００３１】
本実施形態のマルチチップ半導体装置では、図３に示す第１の実施形態に係るマルチチップ半導体装置と同様の効果を得ることができる。
【００３２】
＜第５の実施形態＞
図７は本発明の第５の実施形態に係るマルチチップ半導体装置の断面構造を示している。図５のマルチチップ半導体装置では、図３のマルチチップ半導体装置と同程度の大きさを実現するために、パッケージ基板４０として、図４の場合よりも厚みが厚いものが使用され、裏面側には凹部４４が形成されていた。
【００３３】
これに対し、図７のマルチチップ半導体装置では、パッケージ基板４０として、図４に示すものと同程度の厚みを有するものを使用し、その代わりに親チップ１０としてチップ厚の薄いものを使用している。
【００３４】
そして、図７に示すように、パッケージ基板４０の裏面上に形成されている複数の電極端子とインターポーザ２０に形成されている電極端子２３とが、インターポーザ２０側に形成されている複数のバンプ電極４５及びパッケージ基板４０側に形成されている複数のバンプ電極４６を介して相互に接続されている。また、図６の場合と同様に、パッケージ基板４０と子チップ３０との間には封止用樹脂４３が充填されている。
【００３５】
この場合、親チップ１０は、バンプ電極、特にバンプ電極４６の高さとほぼ等しい厚みを有している。一般的なバンプ電極の高さは２０〜３０μｍ程度であり、親チップ１０の厚みはこれと同じ２０〜３０μｍ程度にされている。
【００３６】
本実施形態のマルチチップ半導体装置では、図３に示す第１の実施形態に係るマルチチップ半導体装置と同様の効果を得ることができる。
【００３７】
＜第６の実施形態＞
図８は本発明の第６の実施形態に係るマルチチップ半導体装置の断面構造を示している。図８のマルチチップ半導体装置は、図５のマルチチップ半導体装置における子チップ３０の裏面上に別の子チップ５０を絶縁性の接着剤を用いて接着し、複数のバンプ電極４７、パッケージ基板４０内に形成されている図示しない配線、複数のバンプ電極４５、及びインターポーザ２０上の電極端子並びに配線、及び親チップ１０上のバンプ電極１１を介して、別の子チップ５０と親チップ１０との電気的接続を図るようにしたものである。
【００３８】
また、複数のバンプ電極４７及びパッケージ基板４０内に形成されている図示しない配線を介して、別の子チップ５０とパッケージ基板４０のバンプ電極４１を電気的に接続することもできる。
【００３９】
本実施形態では、図３に示す第１の実施形態に係るマルチチップ半導体装置と同様の効果を得ることができると共に、３個の半導体チップを有するマルチチップ半導体装置を得ることができる。
【００４０】
＜第７の実施形態＞
図９は本発明の第７の実施形態に係るマルチチップ半導体装置の断面構造を示している。図９のマルチチップ半導体装置は、図６のマルチチップ半導体装置における子チップ３０の裏面上に別の子チップ５０を絶縁性の接着剤を用いて接着し、さらに第１のインターポーザ２０ａの第２のインターポーザ２０ｂの積層面とは反対側の面上に第３のインターポーザ２０ｃを積層し、複数のバンプ電極４８、第３のインターポーザ２０ｃ内に形成されている図示しない配線、第１のインターポーザ２０ａ内に形成されている図示しない配線、及び複数のバンプ電極１１を介して、別の子チップ５０と親チップ１０との電気的接続を図るようにしたものである。
【００４１】
また、複数のバンプ電極４８、第３のインターポーザ２０ｃ内に形成されている図示しない配線、第１のインターポーザ２０ａ内に形成されている図示しない配線、第２のインターポーザ２０ｂ内に形成されている図示しない配線、及び複数のバンプ電極４５を介して、別の子チップ５０とパッケージ基板４０のバンプ電極４１を電気的に接続することもできる。
【００４２】
なお、本実施形態では、第１のインターポーザ２０ａに対して第２、第３のインターポーザ２０ｂ、２０ｃを積層する場合について説明したが、図９に示すような断面形状を有する一体的に形成された一つのインターポーザを用いるようにしてもよい。
【００４３】
本実施形態では、図３に示す第１の実施形態に係るマルチチップ半導体装置と同様の効果を得ることができると共に、３個の半導体チップを有するマルチチップ半導体装置を得ることができる。
【００４４】
＜第８の実施形態＞
図１０は本発明の第８の実施形態に係るマルチチップ半導体装置を一部透視して示す斜視図である。上記各実施形態のマルチチップ半導体装置ではいずれの場合も、親チップのみがチップ外部との間で電気的接続を図るものであった。これに対し、本実施形態に係るマルチチップ半導体装置では、親チップのみではなく、子チップも外部との間で電気的接続を図るようにしたものである。
【００４５】
親チップ１０は、例えばＡＳＩＣなどのロジック用半導体チップからなる。親チップ１０の表面上には、図１（ａ）で説明したように、複数のバンプ電極１１が行列状に配置形成されている。これら複数のバンプ電極１１のうち最外周に配置されている複数のバンプ電極１１はチップ外部との間で信号の授受を行うための外部接続用のバンプ電極であり、それ以外のバンプ電極１１は子チップとの間で相互に信号の授受を行うためのバンプ電極である。
【００４６】
インターポーザ（配線基板）２０は、例えばシリコンの薄膜基板や、樹脂フィルム、樹脂テープ等の薄膜からなり、方形の平面形状を有している。図１（ｂ）で説明したように、インターポーザ２０のほぼ中央部には方形の開口部２１が形成されている。この開口部２１の平面積は親チップ１０の平面積よりも小さい。さらに、図１（ｂ）で説明したように、インターポーザ２０の開口部２１近傍の表面上には複数の電極端子２２が、周辺部の表面上には複数の電極端子２３がそれぞれ形成され、それぞれ複数の電極端子２２、２３のうち対応するもの同士を電気的に接続する複数の配線２４が表面上に形成されている。
【００４７】
子チップ３０は、親チップ１０と接続される例えばメモリ用半導体チップ等からなる。図１（ｃ）で説明したように、子チップ３０の表面上には複数のバンプ電極３１が行列状に配置形成されている。子チップ３０に形成された複数のバンプ電極３１は、親チップ１０の外部接続用以外のバンプ電極１１との間で相互に信号の授受を行うためのものである。この場合、図１０に示すように、インターポーザ２０の平面形状の大きさは子チップ３０よりも小さい。そして、子チップ３０の表面上の周辺には外部接続用の複数の電極端子（電極パッド）３２が形成されている。
【００４８】
そして、図２で説明したように、インターポーザ２０を挟んで、親チップ１０と子チップ３０とが、互いのバンプ電極が対向するように配置され、絶縁性の接着剤等を用いて、子チップ３０の表面側にインターポーザ２０の裏面が接着され、親チップ１０の表面上の最外周に配置されている外部接続用のバンプ電極１１がインターポーザ２０の開口部２１の近傍に形成されている複数の電極端子２２と電気的に接続され、かつインターポーザ２０の開口部２１内において、親チップ１０の表面上に配置されている外部接続用以外のバンプ電極１１が子チップ３０の表面上に形成されている複数のバンプ電極３１と電気的に接続される。
【００４９】
本実施形態のマルチチップ半導体装置では、親チップ１０の平面形状が子チップ３０よりも小さく、親チップ１０の外部接続用のバンプ電極１１が子チップ３０で隠れてしまうような場合でも、親チップ１０の外部接続用のバンプ電極１１はインターポーザ２０に形成されている電極端子２２、配線２４及び電極端子２３を介して引き出されているので、親チップ１０とチップ外部との間で容易に電気的接続を図ることができる。
【００５０】
しかも、子チップ３０の表面上の周辺には外部接続用の複数の電極端子３２が形成されているので、子チップ３０についても、親チップ１０と同様にチップ外部との間で容易に電気的接続を図ることができる。
【００５１】
図１１は、図１０のように組み立てられたマルチチップ半導体装置をパッケージ基板４０上に搭載し、パッケージ基板４０とインターポーザ２０の電極端子２３及び子チップ３０の表面上の電極端子３２との電気的接続を図り、かつ樹脂封止を行ったマルチチップ半導体装置の断面図である。図１１に示すように、パッケージ基板４０の裏面上に形成されている複数の電極端子とインターポーザ２０に形成されている電極端子２３とがボンディングワイヤ（金属細線）４２により接続され、かつパッケージ基板４０の裏面上に形成されている複数の電極端子と子チップ３０の表面上の周辺に形成されている外部接続用の複数の電極端子３２とがボンディングワイヤ４９により接続されている。そして、パッケージ基板４０の裏面上に封止用樹脂４３が充填されている。
【００５２】
この場合、図１０に示すように、インターポーザ２０及び子チップ３０の同じ辺に配置されている電極端子２３及び３２の形成位置を互いにずらして配置することにより、図１１に示すようにボンディングワイヤ４２、４９による接続を容易に行うことができる。
【００５３】
本実施形態のマルチチップ半導体装置のように、インターポーザ２０の平面形状の大きさが子チップ３０よりも小さい場合には、子チップ３０の表面上の周辺に外部接続用の複数の電極端子３２を形成することで、親チップ１０のみではなく、子チップ３０も外部との間で電気的接続を図ることができる。
【００５４】
＜インターポーザの製造方法＞
次に、上記各実施形態で使用されるインターポーザの製造方法について説明する。まず、図１（ｂ）に示すように、薄膜基板や薄膜の表面上に複数の電極端子（電極パッド）２２、電極端子（電極パッド）２３及び複数の配線２４を形成する。薄膜基板や薄膜がシリコン基板である場合には、図１２の断面図に示すように、開口部２１の外周をレーザーまたはＲＩＥ等を用いてインターポーザの所望する厚さに相当する深さまで溝を掘り、その後、シリコン基板の裏面を溝に達するまで研磨することにより、開口部２１を有するインターポーザ２０が形成される。
【００５５】
一方、薄膜基板や薄膜が樹脂フィルム、樹脂テープ等の薄膜である場合には、図１３の断面図に示すように、金型を用いたプレス加工によって所望の開口部２１を切り抜くことにより、開口部２１を有するインターポーザ２０が形成される。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態に係るマルチチップ半導体装置を構成する主要な部品の平面図。
【図２】第１の実施形態に係るマルチチップ半導体装置の組み立て方法を説明するための斜視図。
【図３】図２のように組み立てられたマルチチップ半導体装置の断面図。
【図４】本発明の第２の実施形態に係るマルチチップ半導体装置の断面図。
【図５】本発明の第３の実施形態に係るマルチチップ半導体装置の断面図。
【図６】本発明の第４の実施形態に係るマルチチップ半導体装置の断面図。
【図７】本発明の第５の実施形態に係るマルチチップ半導体装置の断面図。
【図８】本発明の第６の実施形態に係るマルチチップ半導体装置の断面図。
【図９】本発明の第７の実施形態に係るマルチチップ半導体装置の断面図。
【図１０】本発明の第８の実施形態に係るマルチチップ半導体装置を一部透視して示す斜視図。
【図１１】図１０のように組み立てられたマルチチップ半導体装置をパッケージ基板上に搭載し樹脂封止を行ったマルチチップ半導体装置の断面図。
【図１２】各実施形態のマルチチップ半導体装置で使用されるインターポーザの製造方法を説明するための断面図。
【図１３】各実施形態のマルチチップ半導体装置で使用されるインターポーザの別な製造方法を説明するための断面図。
【符号の説明】
【００５７】
１０…親チップ、１１…バンプ電極、２０…インターポーザ、２１…開口部、２２、２３…電極端子、２４…配線、３０…子チップ、３１…バンプ電極。
【図１】
2008235823.tif 000003
【図２】
2008235823.tif 000004
【図３】
2008235823.tif 000005
【図４】
2008235823.tif 000006
【図５】
2008235823.tif 000007
【図６】
2008235823.tif 000008
【図７】
2008235823.tif 000009
【図８】
2008235823.tif 000010
【図９】
2008235823.tif 000011
【図１０】
2008235823.tif 000012
【図１１】
2008235823.tif 000013
【図１２】
2008235823.tif 000014
【図１３】
2008235823.tif 000015