(57)【要約】【課題】低背化を可能とし、第１半導体チップに加わるダメージを抑制すること。【解決手段】本発明は、第１半導体チップ１０と、第１半導体チップ１０にフリップチップボンディングされた第２半導体チップ２０と、第１半導体チップ１０の下面及び第２半導体チップ２０の上面が露出し、第１半導体チップ１０の側面Ｓ１０が覆われるように、第１半導体チップ１０及び第２半導体チップ２０を封止する樹脂部３０と、樹脂部３０を貫通し、第１半導体チップ１０に接続する柱状電極４０と、を具備することを特徴とする半導体装置及びその製造方法である。【選択図】図３
2008235401.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップと、
該第１半導体チップにフリップチップボンディングされた第２半導体チップと、
前記第１半導体チップの下面及び前記第２半導体チップの上面が露出し、前記第１半導体チップの側面が覆われるように、前記第１半導体チップ及び前記第２半導体チップを封止する樹脂部と、
前記樹脂部を貫通し、前記第１半導体チップに接続する柱状電極と、
を具備することを特徴とする半導体装置。
【請求項２】
前記樹脂部は前記第１半導体チップの側面を全て覆っていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記柱状電極はスタッドバンプからなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記柱状電極は銅を含むことを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記第１半導体チップを貫通し、前記柱状電極に接続する貫通電極を具備することを特徴とする請求項１から４のいずれか一項記載の半導体装置。
【請求項６】
前記柱状電極は前記第１半導体チップ及び前記第２半導体チップと電気的に接続されていることを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【請求項７】
前記第１半導体チップが実装された実装部を有することを特徴とする請求項１から６のいずれか一項記載の半導体装置。
【請求項８】
半導体ウエハ上に柱状電極を形成する工程と、
前記半導体ウエハ上に第２半導体チップをフリップチップボンディングする工程と、
前記半導体ウエハの上面に溝を形成する工程と、
前記半導体ウエハ上に、前記柱状電極及び前記第２半導体チップを覆うように封止する樹脂部を形成する工程と、
前記柱状電極の上面及び前記第２半導体チップの上面が露出するように前記樹脂部及び第２半導体チップを研削または研磨する工程と、
前記半導体ウエハの下面を前記溝の深さより薄くなるように研削または研磨し、前記半導体ウエハから第１半導体チップを形成する工程と、
前記溝において前記樹脂部を切断し、前記第１半導体チップを個片化する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記第１半導体チップを個片化する工程は、前記第１半導体チップの側面に前記樹脂部が残存するように、前記半導体ウエハを切断する工程を含むことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記柱状電極を形成する工程は、スタッドバンプを用い前記柱状電極を形成する工程であることを特徴とする請求項８または９記載の半導体装置の製造方法。
【請求項１１】
前記柱状電極を形成する工程は、電解メッキ法を用い前記柱状電極を形成する工程であることを特徴とする請求項８または９記載の半導体装置の製造方法。
【請求項１２】
前記半導体ウエハに埋めこまれた埋め込み電極を形成する工程を具備し、
前記柱状電極を形成する工程は、前記埋め込み電極上に前記柱状電極を形成する工程を含み、
前記半導体ウエハの下面を研削または研磨する工程は、前記埋め込み電極の深さより薄くなるように前記半導体ウエハの下面を研削または研磨する工程を含むことを特徴とする請求項８から１１のいずれか一項記載の半導体装置の製造方法。
【請求項１３】
前記第１半導体チップを実装部に実装する工程を有することを特徴とする請求項８から１２のいずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に第１半導体チップに第２半導体チップがフリップチップボンディングされた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
実装密度の縮小のため半導体チップを複数積層した半導体装置が開発されている。実装密度の縮小のためには半導体チップを半導体チップ上にフリップチップボンディングするＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）技術が用いられる。
【０００３】
特許文献１の図８から図１３には、以下の技術が開示されている。半導体ウエハ（特許文献１の１４０）上に第２半導体チップ（特許文献１の１３０）及び半田ボールインターポーザ（特許文献１の３２）をフリップチップボンディング（以下ＦＣＢ）する。第２半導体チップ上をコーティングする。コーティング（特許文献１の３４）を平坦化する。これにより、半田ボールインターポーザの表面が露出する。第１半導体チップが半導体ウエハから形成される。以上により、第１半導体チップ第２半導体チップがＦＣＢされ、コーティングされ上面から接続可能な第１半導体チップが完成する。
【０００４】
特許文献２には、以下の技術が開示されている。第１半導体チップ（特許文献２の２）上に第２半導体チップ（特許文献２の１）がＦＣＢされている。第１半導体チップ上に第２半導体チップより高く外部と接続する半田電極（特許文献２の１１）が形成されている。
【特許文献１】特開２０００−１５６４６１号公報
【特許文献２】特開２００４−１４６７２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
第１半導体チップに第２半導体チップをＦＣＢし、半導体チップの実装密度を高くする場合、ＦＣＢする第２半導体チップは例えば１００μｍ未満の厚さに薄くすることが難しいという課題がある。これは、ＦＣＢする場合、薄い半導体チップをウエハやチップトレイからハンドリングすること難しいためである。また、Ａｕ（金）−Ａｕ圧着法によりＦＣＢする場合、ハンドリングの困難性に加え、半導体チップを圧着したときに、薄い半導体チップでは、アンダーフィル材が半導体チップの上面に回り込み、半導体チップをハンドリングするボンディングツールにアンダーフィル材が付着してしまうためである。このように、半導体チップをＦＣＢにより実装するＣｏＣ技術は低背化が難しい。
【０００６】
また、特許文献１及び特許文献２の技術によれば、第１半導体チップの側面が露出している。このため、試験や中継基板等への実装時に第１半導体チップにダメージが加わることがある。
【０００７】
本発明は、上記課題に鑑みなされたものであり、低背化を可能とし、第１半導体チップに加わるダメージを抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、第１半導体チップと、該第１半導体チップにフリップチップボンディングされた第２半導体チップと、前記第１半導体チップの下面及び前記第２半導体チップの上面が露出し、前記第１半導体チップの側面が覆われるように、前記第１半導体チップ及び前記第２半導体チップを封止する樹脂部と、前記樹脂部を貫通し、前記第１半導体チップに接続する柱状電極と、を具備することを特徴とする半導体装置である。本発明によれば、第１半導体チップの側面を樹脂部が覆っているため、第１半導体チップに加わるダメージを抑制することができる。また、半導体装置の低背化が可能となる。
【０００９】
上記構成において、前記樹脂部は前記第１半導体チップの側面を全て覆っている構成とすることができる。この構成によれば、第１半導体チップに加わるダメージを一層抑制することができる。
【００１０】
上記構成において、前記柱状電極はスタッドバンプからなる構成とすることができる。また、上記構成において、前記柱状電極は銅を含む構成とすることができる。
【００１１】
上記構成において、前記第１半導体チップを貫通し、前記柱状電極に接続する貫通電極を具備する構成とすることができる。この構成によれば、上面と下面とから第１半導体チップに電気的に接続することができる。
【００１２】
上記構成において、前記柱状電極は前記第１半導体チップ及び前記第２半導体チップと電気的に接続されている構成とすることができる。この構成によれば、樹脂部から露出した柱状電極を用い、第１半導体チップ及び第２半導体チップに接続することができる。
【００１３】
上記構成において、前記第１半導体チップが実装された実装部を有する構成とすることができる。この構成によれば、実装部に第１半導体チップを実装する際に、第１半導体チップに加わるダメージを抑制することができる。
【００１４】
本発明は、半導体ウエハ上に柱状電極を形成する工程と、前記半導体ウエハ上に第２半導体チップをフリップチップボンディングする工程と、前記半導体ウエハの上面に溝を形成する工程と、前記半導体ウエハ上に、前記柱状電極及び前記第２半導体チップを覆うように封止する樹脂部を形成する工程と、前記柱状電極の上面及び前記第２半導体チップの上面が露出するように前記樹脂部及び第２半導体チップを研削または研磨する工程と、前記半導体ウエハの下面を前記溝の深さより薄くなるように研削または研磨し、前記半導体ウエハから第１半導体チップを形成する工程と、前記溝において前記樹脂部を切断し、前記第１半導体チップを個片化する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、樹脂部及び第２半導体チップが半導体ウエハ上にＦＣＢされた状態で研削または研磨することにより、第２半導体チップの厚さを薄くすることができる。さらに、樹脂部により第２半導体チップが保護されているため、第２半導体チップの欠け等を抑制することができる。さらに、溝の深さより薄くなるように半導体ウエハを研削または研磨し、溝において樹脂部を切断し、第１半導体チップを個片化する。これにより、第１半導体チップの側面を樹脂部で覆うことができる。
【００１５】
上記構成において、前記第１半導体チップを個片化する工程は、前記第１半導体チップの側面に前記樹脂部が残存するように、前記半導体ウエハを切断する工程を含む構成とすることができる。この構成によれば、第１半導体チップに加わるダメージを抑制することができる。
【００１６】
上記構成において、前記柱状電極を形成する工程は、スタッドバンプを用い前記柱状電極を形成する工程である構成とすることができる。また、上記構成において、前記柱状電極を形成する工程は、電解メッキ法を用い前記柱状電極を形成する工程である構成とすることができる。
【００１７】
上記構成において、前記半導体ウエハに埋めこまれた埋め込み電極を形成する工程を具備し、前記柱状電極を形成する工程は、前記埋め込み電極上に前記柱状電極を形成する工程を含み、前記半導体ウエハの下面を研削または研磨する工程は、前記埋め込み電極の深さより薄くなるように前記半導体ウエハの下面を研削または研磨する工程を含む構成とすることができる。この構成によれば、上面及び下面より第１半導体チップと接続することができる。
【００１８】
上記構成において、前記第１半導体チップを実装部に実装する工程を有する構成とすることができる。この構成によれば、半導体装置の低背化が可能となる。
【発明の効果】
【００１９】
本発明によれば、第１半導体チップに加わるダメージを抑制することができる。また、半導体装置の低背化が可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２１】
図１（ａ）から図２（ｃ）を用い、実施例１に係る半導体装置の製造方法について説明する。図１（ａ）を参照に、上面に回路が形成されたシリコン半導体ウエハ１１の上面に形成されたパッド１４上に、例えばＡｕ（金）のスタットバンプからなる柱状電極４０を形成する。下面に回路が形成されたシリコンからなる第２半導体チップ２０の下面に形成されたパッド２２の下にＡｕ、Ｃｕ（銅）または半田からなるバンプ１６を形成する。柱状電極４０同士、パッド１４同士、及び柱状電極４０とパッド１４とは不図示の配線により電気的に接続されている。バンプ１６を用い、第２半導体チップ２０を半導体ウエハ１１にＦＣＢする。半導体ウエハ１１および第２半導体チップ２０の厚さは約７５０μｍである。
【００２２】
図１（ｂ）を参照に、半導体ウエハ１１に幅ｗ１が例えば６０μｍ、深さｔ１が例えば６０μｍの溝１８を形成する。溝１８の形成はダイシング装置を用い半導体ウエハ１１をハーフダイシングすることにより行う。
【００２３】
図１（ｃ）を参照に、半導体ウエハ１１上に、柱状電極４０及び第２半導体チップ２０を覆い封止し、溝１８が埋め込まれるように樹脂部３０を形成する。樹脂部３０は例えば液状で熱硬化性のエポキシ樹脂をスピンコートし、加熱することにより形成する。樹脂部３０の形成は金型を用い成型してもよい。しかしながら、スピンコートすることにより、第１半導体チップ１０と第２半導体チップ２０との間等の狭い隙間にも樹脂部３０を形成することができる。スピンコートする樹脂はフィラーの含有しない液状の樹脂であることが好ましい。
【００２４】
図２（ａ）を参照に、柱状電極４０の上面及び第２半導体チップ２０の上面が露出するように樹脂部３０及び第２半導体チップ２０を研削する。第２半導体チップ２０の厚さは例えば５０μｍ、樹脂部３０の厚さは例えば８０μｍとなるまで、樹脂部３０及び第２半導体チップを研削する。
【００２５】
図２（ｂ）を参照に、半導体ウエハ１１の下面を溝１８の深さｔ１より薄くなるように、例えば厚さが５０μｍとなるように研削する。これにより、半導体ウエハ１１は第１半導体チップ１０に分離される。
【００２６】
図２（ｃ）を参照に、溝１８において樹脂部３０を切断し、第２半導体チップ２０を個片化する。樹脂部３０の切断はダンシング装置を用い行う。このとき、図１（ｂ）のハーフダイシングを行った際のブレードより幅の狭いブレードを用いる。これにより、溝１８の幅ｗ１より狭い切りしろで樹脂部３０を切断することができる。例えば、ハーフダイシングの幅ｔ１が６０μｍ、切りしろが４０μｍであれば、第１半導体チップ１０の側面に約１０μｍの樹脂部３０を残存させることができる。
【００２７】
図３は実施例１に係る半導体装置１００の断面図である。図３を参照に、半導体装置１００は、第１半導体チップ１０と、第１半導体チップ１０にＦＣＢされた第２半導体チップ２０と、のＣｏＣ構造を有している。樹脂部３０は、第１半導体チップ１０の下面及び第２半導体チップ２０の上面が露出し、第１半導体チップ１０の側面Ｓ１０が覆われるように、第１半導体チップ１０及び前記第２半導体チップ２０を封止している。柱状電極４０は、樹脂部３０を貫通し、第１半導体チップ１０に接続されている。
【００２８】
前述のように、第２半導体チップ２０を第１半導体チップ１０にＦＣＢする場合、ハンドリングの困難性等により第２半導体チップ２０の厚さを１００μｍ未満とすることは難しい。これに対し、実施例１に係る半導体装置１００の製造方法によれば、図２（ａ）のように、樹脂部３０及び第２半導体チップ２０が半導体ウエハ１１上にＦＣＢされた状態で研削することにより、第２半導体チップ２０の厚さを例えば１００μｍ未満にすることができる。さらに、研削の際、樹脂部３０により第２半導体チップ２０が保護されているため、第２半導体チップ２０の欠け等を抑制することができる。また、図１（ｂ）のように、半導体ウエハ１１に溝１８を形成し、図２（ｂ）のように、溝１８の深さｔ１より薄くなるように半導体ウエハ１１を研削する。さらに、溝１８において樹脂部３０を切断し、第１半導体チップ１０を個片化する。これにより、図３のように、第１半導体チップ１０の側面Ｓ１０が樹脂部３０に覆われている。これにより、半導体装置１００の試験時または半導体装置１００の実装時の例えばハンドリング時に第１半導体チップ１０にダメージが加わることを抑制することができる。さらに、図２（ａ）のように、柱状電極４０の上面が露出するように、樹脂部３０を研削する。これにより、図３のように、柱状電極４０は樹脂部３０を貫通する。よって、第１半導体チップ１０に樹脂部３０の上面から電気的に接続することが可能となる。
【００２９】
図２（ｃ）において、第１半導体チップ１０を個片化する際は、第１半導体チップ１０の側面Ｓ１０に樹脂部３０が残存しなくとも半導体装置１００の低背化することができる。しかしながら、第１半導体チップ１０の側面Ｓ１０に樹脂部３０が残存するように、半導体ウエハ１１を切断することが好ましい。これにより、第１半導体チップ１０に加わるダメージを抑制することができる。
【００３０】
樹脂部３０は第１半導体チップ１０の側面Ｓ１０の一部を覆っていてもよいが、図３のように、樹脂部３０は第１半導体チップ１０の側面Ｓ１０を全て覆っていることが好ましい。これにより、第１半導体チップ１０にダメージが加わることを一層抑制することができる。
【００３１】
柱状電極４０は第１半導体チップ１０に加え、第２半導体チップ２０と第１半導体チップ１０の配線（不図示）を介し電気的に接続されていることが好ましい。これにより、柱状電極４０を介し第１半導体チップ１０及び第２半導体チップ２０を外部と接続することができる。
【００３２】
柱状電極４０はスタッドバンプからなることが好ましい。これにより、簡単に柱状電極４０を形成することができる。スタッドバンプの段数は、柱状電極４０の好ましい高さに応じ適宜設定することができる。
【実施例２】
【００３３】
実施例２は、半導体装置１００を中継基板に実装した例である。図４を参照に、実施例１に係る半導体装置１００がガラスエポキシ等からなる絶縁性の中継基板５０（実装部）に接着材等のダイ付け材６４を介し搭載されている。柱状電極４０の上面と中継基板５０の電極５４とがボンディングワイヤ６２を用い接続されている。半導体装置１００は樹脂からなる封止部６０により封止されている。中継基板５０の下面には電極５２を介し半田ボール５８が形成されている。電極５２と電極５４とは中継基板５０に設けられた不図示の接続部により接続されている。中継基板５０の下面には半田ボール５８の接触を防止するためのソルダーレジスト５６が形成されている。半導体装置１００は実施例１の図３と同じ構成であり、説明を省略する。
【００３４】
実施例２のように、実施例１に係る半導体装置１００を中継基板５０に実装することができる。半導体装置１００は、図３のように、柱状電極４０が樹脂部３０の上面に露出しているため、半導体装置１００は、図４のように実装される前に試験を行うことができる。よって、実装後の半導体装置の歩留まりを向上させることができる。
【００３５】
また、半導体装置１００を例えば厚さが１３０μｍと薄くできるため、実施例２に係る半導体装置を低背化することができる。
【実施例３】
【００３６】
実施例３は、柱状電極をメッキ法で形成する例である。図５（ａ）から図５（ｃ）を用い、実施例３に係る半導体装置の製造方法について説明する。図５（ａ）を参照に、半導体ウエハ１１に形成されたパッド１４上にＣｕからなるＣｕ層４２を電解メッキ法を用い形成する。その他の構成は実施例１の図１（ａ）と同じであり、説明を省略する。
【００３７】
図５（ｂ）を参照に、実施例１の図１（ｂ）及び図１（ｃ）同じ工程を行う。樹脂部３０及び第２半導体チップ２０をＣｕ層４２の上面が露出するまで研削する。図５（ｃ）を参照に、Ｃｕ層４２上にＮｉ（ニッケル）からなるＮｉ層４４を無電解メッキ法により形成する。これにより、Ｃｕ層４２及びＮｉ層４４からなる柱状電極４６が形成される。その後実施例１の図２（ａ）から図２（ｃ）の工程を行う。以上により、実施例３に係る半導体装置が完成する。
【００３８】
図６は実施例３に係る半導体装置１００ａの断面図である。柱状電極４６がＣｕ層４２（電極層）及びＮｉ層４４（バリア層）から形成されている。その他の構成は実施例１の図３と同じであり説明を省略する。Ｎｉ層４４は、柱状電極４６上に半田ボール等を形成した場合のバリア層として機能する層である。Ｎｉ層４４は設けられていなくてもよいが、バリア層として設けられることが好ましい。また、Ｃｕ層４２はＣｕ以外の金属を用いた電極層でもよいが抵抗率の小さな材料が好ましい。バリア層はバリア性の高い材料が好ましく、Ｎｉ層４４の厚さはバリア性を発揮できる範囲で適宜選択することができる。
【００３９】
図７は実施例３に係る半導体装置１００ａを中継基板５０に実装した例である。半導体装置１００ａが実装されている以外は実施例２の図４と同じであり説明を省略する。
【００４０】
実施例１及び実施例２においては、柱状電極４０としてスタッドバンプを用いている。このため、実施例３のように、Ｃｕメッキ用のメッキ装置を用いることなく柱状電極４０を形成することができる。一方、実施例３によれば、メッキ法により柱状電極４６を形成するため、実施例１及び実施例２のスタッドバンプのように、１つづつ形成する必要がない。よって、実施例３は大量に半導体装置を製造する場合は有利である。さらに、スタッドバンプは高い柱状電極４０を形成することが難しい。よって、比較的高い柱状電極４０を形成するためには、実施例３が有利である。柱状電極４０または４６は、樹脂部３０を貫通し、樹脂部３０の上面から第１半導体チップ１０と電気的に接続する電極であればよく、スタッドバンプ及びメッキ法以外の方法を用い形成されてもよい。
【実施例４】
【００４１】
実施例４は半導体装置１００を中継基板５０に複数実装する例である。図８を参照に、中継基板５０（実装部）に実施例１に係る半導体装置１００が接着材であるダイ付け材６４及び７２を介し２つ積層され実装されている。その他の構成は実施例２の図４と同じであり説明を省略する。実施例４によれば、半導体装置１００を低背化することができる。このように、半導体装置１００は中継基板５０に複数実装することもできる。
【実施例５】
【００４２】
実施例５は半導体装置１００と複数の半導体チップとを中継基板５０に実装する例である。図９を参照に、中継基板５０（実装部）上に複数の半導体チップ７０が接着剤であるダイ付け材７２を介し積層され実装されている。積層された半導体チップ７０上にダイ付け材７２を介し実施例１に係る半導体装置１００が実装されている。半導体装置１００の柱状電極４０及び半導体チップ７０の上面に形成されたパッド７４にはボンディングワイヤ６２が接続されている。ボンディングワイヤ６２により、半導体装置１００、中継基板５０、半導体チップ７０同士が電気的に接続されている。その他の構成は実施例４の図８と同じであり説明を省略する。実施例５のように、半導体装置１００とともに１または複数の半導体チップ７０を中継基板５０上に積層し実装することもできる。
【００４３】
実施例４及び実施例５は実施例１に係る半導体装置１００を中継基板５０に実装する例であったが、実施例３に係る半導体装置１００ａを中継基板５０に実装することもできる。
【実施例６】
【００４４】
実施例６は、第１半導体チップが貫通電極を有する例である。図１０（ａ）から図１０（ｃ）を用い実施例６に係る半導体装置の製造方法について説明する。図１０（ａ）を参照に、半導体ウエハ１１にＣｕからなり埋め込まれた埋め込み電極８０を形成する。埋め込み電極８０の深さｔ３は、溝１８と同程度とする。例えば６０μｍとする。柱状電極４０を埋め込み電極８０上に形成する。その他の構成は実施例１の図１（ａ）と同じであり、説明を省略する。
【００４５】
図１０（ｂ）を参照に、実施例１の図１（ｂ）から図２（ｂ）と同じ工程を行う。樹脂部３０及び第２半導体チップ２０を柱状電極４０の上面が露出するまで研削する。図１０（ｃ）を参照に、半導体ウエハ１１の下面を埋め込み電極８０及び溝１８の深さより薄くなうように研削する。これにより、半導体ウエハ１１が分割され第１半導体チップ１０が形成されるとともに、埋め込み電極８０より第１半導体チップ１０を貫通する貫通電極８１が形成される。その後、実施例１の図２（ｃ）の工程を行うことにより、実施例６に係る半導体装置１００ｂが完成する。
【００４６】
図１１を参照に、実施例６に係る半導体装置１００ｂは、第１半導体チップ１０を貫通し、柱状電極４０に接続する貫通電極８１を有している。その他の構成は実施例１の図３と同じであり説明を省略する。実施例６によれば、第１半導体チップ１０を貫通する貫通電極８１を有することにより、半導体装置１００ｂの上面及び下面から第１半導体チップ１０及び第２半導体チップ２０と電気的に接続することができる。なお、実施例６は柱状電極４０として実施例１と同様のスタッドバンプを用いる例であったが、実施例３と同様のメッキ法により形成されたＣｕ層４２を用いることもできる。
【実施例７】
【００４７】
実施例７は半導体装置１００ｂを中継基板５０上に積層し実装する例である。図１２を参照に、複数の半導体装置１００ｂがバンプ７６を介しＦＣＢされ積層されている。積層された複数の半導体装置１００ｂは、中継基板５０（実装部）にＦＣＢされている。
【００４８】
図１３を参照に、複数の半導体装置１００ｂがバンプ７６を介しＦＣＢされている。積層された複数の半導体装置１００ｂは、中継基板５０にダイ付け材７２を介し搭載され、ボンディングワイヤ６２を用い中継基板５０に電気的に接続されている。その他の構成は実施例２の図４と同じであり説明を省略する。
【００４９】
実施例６に係る半導体装置１００ｂは上面及び下面から第１半導体チップ１０及び第２半導体チップ２０に電気的に接続することができる。これにより、実施例７のように、ＦＣＢすることにより半導体装置１００ｂを積層することができる。
【実施例８】
【００５０】
実施例８は半導体装置１００ｂ及び複数の半導体チップを中継基板５０上に積層し実装する例である。図１４を参照に、半導体装置１００ｂ上に複数の半導体チップ７０ａがバンプ７６を介しＦＣＢされ積層されている。半導体チップ７０ａは半導体チップを貫通する貫通電極７８を有し、バンプ７６は貫通電極７８に接するように形成されている。半導体装置１００ｂは、中継基板５０（実装部）にＦＣＢされている。
【００５１】
図１５を参照に、複数の半導体チップ７０ａがバンプ７６を介しＦＣＢされている。積層された複数の半導体チップ７０ａ上に半導体装置１００ｂがＦＣＢされている。積層された複数の半導体チップ７０ａは、中継基板５０にダイ付け材７２を介し搭載されている。ボンディングワイヤ６２を用い半導体装置１００ｂと中継基板５０とが電気的に接続されている。その他の構成は実施例２の図４と同じであり説明を省略する。
【００５２】
実施例６に係る半導体装置１００ｂは上面及び下面から第１半導体チップ１０及び第２半導体チップ２０に電気的に接続することができる。これにより、実施例８のように、半導体装置１００ｂを複数の半導体チップ７０ａとＦＣＢすることができる。
【００５３】
上記実施例においては、第２半導体チップ２０は第１半導体チップ１０上に１つＦＣＢされていたが、第１半導体チップ１０上に複数の第２半導体チップ２０がＦＣＢされていてもよい。樹脂部３０及び封止部６０としてエポキシ樹脂を例に説明したがポリイミド樹脂やシリコン樹脂を用いることもできる。
【００５４】
また、樹脂部３０及び第２半導体チップ２０または半導体ウエハ１１を研削する例を説明したが、研削の代わりに研磨してもよい。実装部として中継基板５０を例に説明したが。実装部は、半導体装置１００を実装する機能を有していればよい。
【００５５】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５６】
【図１】図１（ａ）から図１（ｃ）は実施例１に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】図２（ａ）から図２（ｃ）は実施例１に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】図３は実施例１に係る半導体装置の断面図である。
【図４】図４は実施例２に係る半導体装置の断面図である。
【図５】図５（ａ）から図５（ｃ）は実施例３に係る半導体装置の製造工程を示す断面図である。
【図６】図６は実施例３に係る半導体装置の断面図である。
【図７】図７は実施例３を実装した図である。
【図８】図８は実施例４に係る半導体装置の断面図である。
【図９】図９は実施例５に係る半導体装置の断面図である。
【図１０】図１０（ａ）から図１０（ｃ）は実施例６に係る半導体装置の製造工程を示す断面図である。
【図１１】図１１は実施例６に係る半導体装置の断面図である。
【図１２】図１２は実施例７に係る半導体装置の断面図である。
【図１３】図１３は実施例７に係る別の半導体装置の断面図である。
【図１４】図１４は実施例８に係る半導体装置の断面図である。
【図１５】図１５は実施例８に係る別の半導体装置の断面図である。
【符号の説明】
【００５７】
１０            第１半導体チップ
１１            半導体ウエハ
１６            バンプ
１８            溝
２０            第２半導体チップ
３０            樹脂部
４０            柱状電極
４２            Ｃｕ層
４４            Ｎｉ層
４６            柱状電極
５０            中継基板
６０            封止部
６２            ボンディングワイヤ
８０            埋め込み電極
８１            貫通電極
【図１】
2008235401.tif 000003
【図２】
2008235401.tif 000004
【図３】
2008235401.tif 000005
【図４】
2008235401.tif 000006
【図５】
2008235401.tif 000007
【図６】
2008235401.tif 000008
【図７】
2008235401.tif 000009
【図８】
2008235401.tif 000010
【図９】
2008235401.tif 000011
【図１０】
2008235401.tif 000012
【図１１】
2008235401.tif 000013
【図１２】
2008235401.tif 000014
【図１３】
2008235401.tif 000015
【図１４】
2008235401.tif 000016
【図１５】
2008235401.tif 000017