(57)【要約】【課題】透過領域および反射領域のいずれについても良好な表示品質が得られる液晶表示装置を提供することである。【解決手段】液晶表示装置５０は一対の基板１１０，２１０間に液晶が挟持され透過領域６２および反射領域６４を有する。一対の基板１１０，２１０のうちの一方の基板１１０は、透過領域６２に設けられた透過表示用画素電極１８２および透過表示用共通電極１７８と、反射領域６４に設けられた反射表示用画素電極１９０と、透過表示用スイッチング素子１３２および反射表示用スイッチング素子１３８と、透過表示用保持容量素子１８６および反射表示用保持容量素子１４４と、を備える。一対の基板１１０，２１０のうちの他方の基板２１０は、反射領域６４に設けられた反射表示用共通電極２２２を備える。【選択図】図２
2008292610.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶が挟持され透過領域および反射領域を有する液晶表示装置であって、
前記一対の基板のうちの一方の基板は、
前記透過領域に設けられた透過表示用画素電極および透過表示用共通電極と、
前記反射領域に設けられた反射表示用画素電極と、
透過表示用スイッチング素子および反射表示用スイッチング素子と、
透過表示用保持容量素子および反射表示用保持容量素子と、
を備え、
前記一対の基板のうちの他方の基板は、
前記反射領域に設けられた反射表示用共通電極と、
を備えることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記透過表示用保持容量素子は絶縁層を介して前記透過表示用画素電極および前記透過表示用共通電極で形成され、
前記反射表示用保持容量素子は別の絶縁層を介して前記反射表示用スイッチング素子の半導体層および反射表示用保持容量配線で形成されることを特徴とする液晶表示装置。
【請求項３】
請求項１または２に記載の液晶表示装置であって、
同じ画素の前記透過表示用スイッチング素子および前記反射表示用スイッチング素子は制御電極が同じ制御信号配線に電気的に接続されていることを特徴とする液晶表示装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の液晶表示装置であって、
前記一方の基板に設けられ前記透過表示用共通電極に電気的に接続された共通電極配線をさらに備え、
前記共通電極配線は前記透過表示用共通電極よりも導電率が高い材料で構成されていることを特徴とする液晶表示装置。
【請求項５】
請求項１ないし４のいずれか1項に記載の液晶表示装置であって、
前記透過表示用共通電極は隣接画素間で連結されていることを特徴とする液晶表示装置。
【請求項６】
請求項１ないし５のいずれか１項に記載の液晶表示装置であって、
前記透過表示用共通電極と前記反射表示用共通電極とに逆相の電位が印加されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に各画素が透過領域および反射領域を有する液晶表示装置に関する。
【背景技術】
【０００２】
一般に半透過型の液晶表示装置ではバックライト光を利用して表示を行う透過領域と外光の反射を利用して表示を行う反射領域とが１つの画素に設けられている。
【０００３】
従来、半透過型では画素電極と共通電極とを液晶層の両側の基板にそれぞれ設けた方式が一般的であった。この場合、反射領域の光路が透過領域の光路の２倍になるので、透過領域では１／２波長（半波長）光変調を行い、反射領域では１／４波長光変調を行う必要があり、例えば画素内に異なる液晶層厚さ（セルギャップ）を設けることで対応している。
【０００４】
また、透過領域および反射領域の両方をＦＦＳ（Fringe  Field  Switching）方式で構成することが可能である。ＦＦＳ方式では、画素電極と共通電極とを同じ基板に設け両電極間に生じる電界によって液晶分子を回転させることによって配向状態を制御する。
【０００５】
ＦＦＳ方式は透過型液晶表示装置において高視野角、高コントラストの表示が可能であるため、ＦＦＳ方式を適用した半透過型においても同様の高い表示品質が得られると期待される。
【０００６】
【特許文献１】特開２００３−２７０６２７号公報
【特許文献２】特開２００４−１９８９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、透過領域および反射領域の両方をＦＦＳ方式で構成した半透過型では、反射領域でのコントラストが不十分になる場合がある。また、ＦＦＳ方式の半透過型で上記のようにセルギャップを調整した場合、透過領域がノーマリブラック（Normally  Black）となり、反射領域がノーマリホワイト（Normally  White）となってしまう。
ここで、反射領域を、画素電極と共通電極とが液晶層の両側の基板にそれぞれ設けられた方式、例えばＥＣＢ（Electrically  Controlled  Birefringence）方式で構成することが考えられる。ＥＣＢ方式は反射型液晶表示装置においてコントラストが良好であるため、ＦＦＳ方式による反射領域に比べてコントラストを改善しうる。
ところが上記と同様に、ＦＦＳ方式の透過領域はノーマリブラックとなり、ＥＣＢ方式の反射領域はノーマリホワイトとなってしまい、表示品質上、好ましくない。
また、ＥＣＢ方式では画素電極と共通電極とが液晶層を介して容量（いわゆる液晶容量）を構成するが、ＦＦＳ方式において画素電極と共通電極とが絶縁層を介して構成する保持容量に比べれば、その容量は小さい。このため、ＥＣＢ方式による反射領域の表示は安定性が低くなってしまう。
【０００８】
本発明の目的は、透過領域および反射領域のいずれについても良好な表示品質が得られる液晶表示装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る液晶表示装置は、一対の基板間に液晶が挟持され透過領域および反射領域を有する液晶表示装置であって、前記一対の基板のうちの一方の基板は、前記透過領域に設けられた透過表示用画素電極および透過表示用共通電極と、前記反射領域に設けられた反射表示用画素電極と、透過表示用スイッチング素子および反射表示用スイッチング素子と、透過表示用保持容量素子および反射表示用保持容量素子と、を備え、前記一対の基板のうちの他方の基板は、前記反射領域に設けられた反射表示用共通電極と、を備えることを特徴とする。上記構成によれば、透過領域では一方の基板に設けられた画素電極と共通電極との間の電界によって液晶層が駆動され、反射領域では液晶層を介して対向する画素電極と共通電極との間の電界によって液晶層が駆動される。このため、例えば透過領域および反射領域の両方について画素電極および共通電極が同じ基板に設けた構成に比べて、透過領域および反射領域のいずれについても良好なコントラストが得られる。また、透過領域および反射領域のそれぞれに保持容量素子が設けられているので、いずれの領域においても安定的な表示が可能である。したがって、上記構成によれば、透過領域および反射領域のいずれについても良好な表示品質が得られる。
【００１０】
前記透過表示用保持容量素子は絶縁層を介して前記透過表示用画素電極および前記透過表示用共通電極で形成され、前記反射表示用保持容量素子は別の絶縁層を介して前記反射表示用スイッチング素子の半導体層および反射表示用保持容量配線で形成されることが好ましい。
【００１１】
同じ画素の前記透過表示用スイッチング素子および前記反射表示用スイッチング素子は制御電極が同じ制御信号配線に電気的に接続されていることが好ましい。上記構成によれば、両スイッチング素子を容易に同期させることができる。
【００１２】
前記一方の基板に設けられ前記透過表示用共通電極に電気的に接続された共通電極配線をさらに備え、前記共通電極配線は前記透過表示用共通電極よりも導電率が高い材料で構成されていることが好ましい。上記構成によれば、透過表示用共通電極への電位印加を低抵抗の配線によって行うことができる。このため、各画素に対する電位印加タイミングの遅延や印加電位のばらつきを低減して、良好な表示品質が得られる。
【００１３】
前記透過表示用共通電極は隣接画素間で連結されていることが好ましい。上記構成によれば、共通電極配線を用いない構成に比べて、上記タイミング遅延等の低減に対して効果的である。
【００１４】
前記透過表示用共通電極と前記反射表示用共通電極とに逆相の電位が印加されることが好ましい。上記構成によれば、上記液晶表示装置において透過領域と反射領域とで透過率を適切に調整することができ、良好な表示品質が得られる。
【発明を実施するための最良の形態】
【００１５】
以下に図面を用いて本発明に係る実施の形態について詳細に説明する。
【００１６】
図１に実施の形態に係る液晶表示装置５０を説明する模式図を示す。液晶表示装置５０は例えば、素子基板１００と、素子基板１００に対向して配置された対向基板２００と、基板１００，２００間に挟持された液晶層３００と、バックライト装置７２と、駆動回路７４とを含んで構成される。液晶表示装置５０は半透過型であり、バックライト装置７２からの出射光（バックライト光）を利用して透過表示光９２を形成可能であるとともに外光を反射して反射表示光９４を形成可能である。なお、図１では両表示光９２，９４を模式的に図示している。
【００１７】
図１では、バックライト装置７２が素子基板１００側に配置され、表示光９２，９４を基板２００側から取り出す構成を例示している。図１ではバックライト装置７２と素子基板１００とを離して図示しているが、これらを密着させることも可能である。
【００１８】
駆動回路７４は、基板１００，２００中の各種要素に信号、電位等を供給する回路をまとめて模式的に図示している。駆動回路７４は、図１の例示では素子基板１００に接続されているが、対向基板２００または両基板１００，２００に接続することも可能である。また、駆動回路７４の一部を基板１００，２００の一方または両方に設けることも可能である。
【００１９】
図２および図３〜図５に画素６０を説明する図を示す。図３〜図５は素子基板１００について図示する平面図（レイアウト図）であり、各種要素を図３〜図５に分けて図示している。また、図３〜図５では図２中に例示した要素の一部を省略している。図２は図３〜図５中の２−２線における断面に対応する。
【００２０】
液晶表示装置５０は複数の画素６０を含んでいる。ここでは画素６０がデルタ配列された場合を例示するが、例えばマトリクス配列することも可能である。なお、マトリクス配列において同じ色相の画素６０が例えば列方向に配列されている場合、当該配列はストライプ配列とも呼ばれる。
【００２１】
各画素６０は透過表示光９２を形成する透過領域６２と反射表示光９４を形成する反射領域６４とを有している。ここでは、透過領域６２がＦＦＳ方式で構成され、反射領域６４がＥＣＢ（Electrically  Controlled  Birefringence）方式で構成される場合を例示する。図３〜図５の例示では反射領域６４が透過領域６２よりも図面上側に位置しているが、画素６０における両領域６２，６４の位置はこの例示に限定されるものではない。また、図３〜図５では両領域６２，６４がほぼ同じ面積の場合を例示しているが、両領域６２，６４の面積比はこの例示に限定されるものではない。
【００２２】
図２に示すように、液晶表示装置５０は対向配置された一対の基板１１０，２１０を含み、当該一対の基板１１０，２１０の間に液晶層３００が挟持されている。基板１１０，２１０は例えばガラス板等の透明基板で構成可能である。基板１１０および基板２１０は以下に例示する種々の要素が設けられて上記の素子基板１００および対向基板２００をそれぞれ構成する。
【００２３】
液晶層３００の厚さ、換言すれば基板１００，２００間の距離はセルギャップに対応する。液晶表示装置５０は基板１００，２００間にスペーサ３０２を含んでおり、このスペーサ３０２の大きさによってセルギャップが調整可能である。なお、スペーサ３０２は図２に例示する柱状のほか、球状、ファイバ状等であってもよい。また、スペーサ３０２は液晶表示装置５０の製造時において素子基板１００と対向基板２００とのいずれに配置してもよい。
【００２４】
液晶表示装置５０は基板１１０の液晶層３００側にバッファ層１１２を含んでいる。バッファ層１１２は例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化膜とシリコン窒化膜との積層膜等で構成可能である。
【００２５】
液晶表示装置５０はバッファ層１１２の液晶層３００側に、半導体層１１４，１１６と、絶縁膜１１８と、ゲート電極１２０，１２２，１２４，１２６と、ゲート配線１４０とを含んでいる。
【００２６】
半導体層１１４，１１６はいずれもバッファ層１１２上に配置されており、ここでは、半導体層１１４は透過領域６２内に設けられ、半導体層１１６は反射領域６４内に設けられている。半導体層１１４，１１６は例えばポリシリコンで構成可能である。当該ポリシリコンは例えば、バッファ層１１２上にアモルファスシリコン膜を形成し脱水素処理を施しエキシマレーザでアニールすることによって、形成可能である。半導体層１１４，１１６はポリシリコン膜のパターニング（アイランド加工）によって同時に形成することが可能である。
【００２７】
絶縁膜１１８は、半導体層１１４，１１６を覆ってバッファ層１１２上に配置されており、例えばシリコン酸化膜、シリコン窒化膜等で構成可能である。
【００２８】
ゲート電極１２０，１２２，１２４，１２６は、絶縁膜１１８上に配置されており、例えばアルミニウム、モリブデン、チタン等の金属で構成可能である。
【００２９】
ゲート電極１２０，１２２は絶縁膜１１８を介して半導体層１１４に対向している。これにより、半導体層１１４と絶縁膜１１８とゲート電極１２０との積層構造を含んでＴＦＴ（Thin  Film  Transistor）１２８が構成され、半導体層１１４と絶縁膜１１８とゲート電極１２２との積層構造を含んでＴＦＴ１３０が構成される。この場合、絶縁膜１１８はＴＦＴ１２８，１３０においてゲート絶縁膜を構成している。また、半導体層１１４は、ゲート電極１２０，１２２に対向する部分にそれぞれ活性領域（またはチャネル形成領域）を有し、各活性領域を挟んでソース領域およびドレイン領域を有している。図２の例示では、ＴＦＴ１２８のソース領域が半導体層１１４中のＴＦＴ１３０側に設けられ、ＴＦＴ１３０のドレイン領域が半導体層１１４中のＴＦＴ１２８側に設けられており、これによりＴＦＴ１２８，１３０が電気的に直列接続されている。
【００３０】
同様に、半導体層１１６と絶縁膜１１８とゲート電極１２４との積層構造を含んでＴＦＴ１３４が構成され、半導体層１１６と絶縁膜１１８とゲート電極１２６との積層構造を含んでＴＦＴ１３６が構成される。また、上記ＴＦＴ１２８，１３０と同様にＴＦＴ１３４，１３６が電気的に直列接続されている。
【００３１】
なお、ＴＦＴ１２８，１３０，１３４，１３６は一般に画素トランジスタと呼ばれる。ＴＦＴ１２８，１３０，１３４，１３６は例えばＮチャネル型で構成可能である。また、ソース領域およびドレイン領域は例えば半導体層１１４，１１６へのドーピングによって形成可能であり、活性化アニール、水素化アニール等を適宜行うのが好ましい。なお、後述の画素電極１８２，１９０に電気的接続される要素に対してソースという表現を用いるが、当該要素に対してドレインという表現を用いてもよい。Ｎチャネル型トランジスタにおいては図２に不図示のチャネル形成領域とＮ型ドープ領域の境界にＮ型のライトドープ領域であるLDD（Lightly  Doped  Drain）構造を設けることがなお好ましい。
【００３２】
ゲート配線１４０は、絶縁膜１１８上に配置されており、例えばアルミニウム、モリブデン、チタン等の金属で構成可能である。図３に示すようにゲート配線１４０には上記のゲート電極１２０，１２２，１２４，１２６が繋がっている。図３の例示では、ゲート配線１４０は表示領域の行方向（図面では横方向が対応する）に伸びており、行方向に配列された画素６０を横切って設けられている。ゲート電極１２０，１２２はそれぞれゲート配線１４０から透過領域６２側へ分岐して列方向に伸び、ゲート電極１２４，１２６はそれぞれゲート配線１４０から反射領域６４側へ分岐して列方向に伸びている。
【００３３】
ここではゲート配線１４０が透過領域６２と反射領域６４とを境界に対応する場合を例示している。また、図３および図４では、ゲート電極１２０，１２２，１２４，１２６は、隣接する２本のドレイン配線１６０（後述する）の一方寄りに設けられ、また、ゲート電極１２０，１２４の方がゲート電極１２２，１２６よりも上記一方のドレイン配線１６０側に位置する場合を例示している。なお、ゲート電極１２０，１２２，１２４，１２６およびゲート配線１４０の上記形態に伴って、半導体層１１４はゲート電極１２０，１２２を横切って行方向に伸び、半導体層１１６はゲート配線１４０付近においてゲート電極１２４，１２６を横切って行方向に伸びている。
【００３４】
ここで、ＴＦＴ１２８，１３０をまとめて透過表示用スイッチング素子１３２と呼び、ＴＦＴ１３４，１３６をまとめて反射表示用スイッチング素子１３８と呼ぶ場合、ゲート電極１２０，１２２を透過表示用スイッチング素子１３２の制御電極と呼ぶことができ、ゲート電極１２４，１２６を反射表示用スイッチング素子１３８の制御電極と呼ぶことができる。
【００３５】
このとき、両スイッチング素子１３２，１３８の制御電極は同じゲート配線１４０、すなわち同じ制御信号配線１４０に電気的に接続されている。このため、両スイッチング素子１３２，１３８の同期が容易である。また、スイッチング素子１３２，１３８はゲート配線１４０を挟んで互いに反対側に設けられている。
【００３６】
なお、各スイッチング素子１３２，１３８は他の構成、例えば１個または３個以上のＴＦＴ素子や、１個以上のＭＩＭ（Metal  Insulator  Metal）素子等で形成してもよい。また、スイッチング素子１３２，１３８を互いに異なる構成にすることも可能である。
【００３７】
液晶表示装置５０は、図２に例示するように、絶縁膜１１８上に保持容量配線１４２を含んでいる。保持容量配線１４２は例えばアルミニウム、モリブデン、チタン等の金属で構成可能である。保持容量配線１４２は反射領域６４において絶縁膜１１８を介して半導体層１１６の一部に対向して配置されており、これにより保持容量配線１４２と絶縁膜１１８と半導体層１１６との積層構造によって反射表示用の保持容量素子１４４が構成されている。保持容量素子１４４によって反射領域６４での表示が安定化するので、保持容量素子１４４が無い場合に比べて、良好な表示品質が得られる。
【００３８】
この場合、絶縁膜１１８は保持容量素子１４４において容量素子用絶縁膜を構成し、半導体層１１６の上記一部すなわち保持容量配線１４２と対向する部分は保持容量素子１４４の対向電極を構成している。半導体層１１６の上記一部はＴＦＴ１３６のソース領域側に設けられている。図３の例示では半導体層１１６は、ゲート電極１２４，１２６を横切る上記部分を有し、当該部分のゲート電極１２６側の端部から反射領域６４の中央部側へ向けて列方向に伸び、ゲート電極１２４，１２６を横切る上記部分から離れた位置において行方向両側へ伸びている。この例示の形態は“Ｔ”字型の縦棒部と“Ｌ”字型の縦棒部とを重ね合わせて得られる形状に相当する。半導体層１１６において上記の行方向両側へ伸びた部分（上記“Ｔ”字型の横棒部に相当する部分）が保持容量素子１４４の対向電極を構成している。対向電極の部分は上記のゲート電極１２４，１２６を横切る部分よりも幅広になっている。
【００３９】
保持容量配線１４２は、図３および図４に例示するように、反射領域６４内を全体として行方向に伸びており、行方向に配列された画素６０を横切って設けられている。保持容量配線１４２は幅広部１４２ａおよび幅狭部１４２ｂを有している。幅広部１４２ａは半導体層１１６の上記対向電極部分に対向する位置に設けられ、幅狭部１４２ｂはドレイン配線１６０に対向する位置に設けられている。図３および図４では、幅狭部１４２ｂの幅が半導体層１１６の上記対向電極部分と同程度であり、幅広部１４２ａが上記対向電極部分よりも幅広でありかつ面積が大きい場合を例示している。保持容量配線１４２によれば、例えば全体が幅狭部１４２ｂと同じ配線幅である構成に比べて、配線抵抗を低減することができる。また、これと同時に、例えば全体が幅広部１４２ａと同じ配線幅である構成に比べて、ドレイン配線１６０との容量カップリングを低減することができる。このため、各画素６０に対する電位印加タイミングの遅延や印加電位のばらつきを低減することができる。したがって、保持容量特性の均質化によって、良好な表示品質が得られる。
【００４０】
液晶表示装置５０は、図２に例示するように、絶縁膜１１８上に共通電極配線１４６を含んでいる。共通電極配線１４６は図３および図４に例示するように、透過領域６２内を行方向に伸びており、行方向に配列された画素６０を横切って設けられている。共通電極配線１４６は、後述の透過表示用共通電極１７８よりも導電率が高い材料で構成され、例えばアルミニウム、モリブデン、チタン等の金属で構成可能である。
【００４１】
ここで、ゲート電極１２０，１２２，１２４，１２６と、ゲート配線１４０と、保持容量配線１４２と、共通電極配線１４６とは、同じ材料で構成する場合、その材料からなる導電膜のパターニングによって同時に形成することができる。
【００４２】
液晶表示装置５０は、絶縁膜１１８上に層間絶縁膜１４８を含んでいる。層間絶縁膜１４８は、図２に例示するように、ゲート電極１２０，１２２，１２４，１２６と、ゲート配線１４０と、保持容量配線１４２と、共通電極配線１４６とを覆っている。層間絶縁膜１４８は例えばシリコン酸化膜、シリコン窒化膜等で構成可能である。図２に例示するように、絶縁膜１４８，１１８を貫いてコンタクトホール１５０，１５２，１５４，１５６が設けられている。コンタクトホール１５０，１５４はＴＦＴ１２８，１３４のドレイン領域にそれぞれ至り、コンタクトホール１５２，１５６はＴＦＴ１３０，１３６のソース領域にそれぞれ至っている。なお、図３にはコンタクトホール１５６を２つ設けた場合を例示している。また、絶縁膜１４８を貫いて、共通電極配線１４６に至るコンタクトホール１５８が設けられている。
【００４３】
液晶表示装置５０は基板１１０の液晶層３００側に、ドレイン配線１６０と、ソース電極１６２，１６４と、共通電極用中継電極１６６と、パッシベーション膜１６８と、絶縁層１７０とを含んでいる。
【００４４】
ドレイン配線１６０および電極１６２，１６４，１６６は、例えば層間絶縁膜１４８上に導電膜を形成し当該導電膜をパターニングすることによって同時に形成することができる。図２には、ドレイン配線１６０および電極１６２，１６４，１６６が３層構造、例えばアルミニウム・ネオジウム合金層をモリブデン層で挟み込んだ積層膜で構成される場合を例示している。これに対し、配線１６０および電極１６２，１６４，１６６を単層で構成してもよいし、２層または４層以上の積層膜で構成してもよい。また、上記金属材料は、例えばアルミニウム、チタン等の金属で構成可能である。
【００４５】
ドレイン配線１６０は図２の例示では、層間絶縁膜１４８上に配置されているとともに、コンタクトホール１５０，１５４を介してＴＦＴ１２８，１３４のドレイン領域に電気的に接続されている。図４ではドレイン配線１６０が、画素６０のデルタ配列に対応して、蛇行しつつも全体としては列方向に伸びている場合を例示している。図４に例示した形態のドレイン配線１６０によれば、列方向に伸びた部分が行方向に配列された画素６０の境界に対応し、行方向に伸びた部分が列方向に配列された画素６０の境界に対応する。
【００４６】
ソース電極１６２，１６４および中継電極１６６は図２の例示ではいずれも層間絶縁膜１４８上に配置されている。さらに、ソース電極１６２はコンタクトホール１５２を介してＴＦＴ１３０のソース領域に電気的に接続され、ソース電極１６４はコンタクトホール１５６を介してＴＦＴ１３６のソース領域に電気的に接続され、中継電極１６６はコンタクトホール１５８を介して共通電極配線１４６に電気的に接続されている。
【００４７】
パッシベーション膜１６８は図２の例示では配線１６０および電極１６２，１６４，１６６を覆って層間絶縁膜１４８上に配置されている。パッシベーション膜１６８は、例えばシリコン窒化膜で構成可能である。
【００４８】
絶縁層１７０は図２の例示ではパッシベーション膜１６８上に積層されている。絶縁層１７０の液晶層３００側の表面は、透過領域６２においては平坦に形成され、反射領域６４においては凹凸に形成されている。このような形態の絶縁層１７０は、例えば次のようにして形成可能である。まず、パッシベーション膜１６８上に液状またはペースト状の感光性樹脂をスピンコート法等で塗布する。当該感光性樹脂層が後に、絶縁層１７０を構成する。塗布後においては感光性樹脂層の上面は平坦になっている。次に、コンタクトホール領域１７２，１７４，１７６を露光マスクを通して露光する。その後、塗布した感光性樹脂層の反射領域６４に対して露光マスクを通して露光し現像することで露光された領域の感光性樹脂層が除去される。これにより、絶縁層１７０のコンタクトホール１７２，１７４，１７６および反射領域６４に凹凸が形成される。なお、凹凸形成のための上記露光はハーフ露光と呼ばれる場合がある。凹凸形状は例えば露光マスクのマスクパターンによって制御することが可能である。ここでは有機材料で構成される絶縁層１７０を例示したが、絶縁層１７０を無機材料、例えば酸化シリコンで構成することも可能である。
【００４９】
液晶表示装置５０は基板１１０の液晶層３００側に、透過表示用共通電極１７８と、絶縁層１８０と、透過表示用画素電極１８２と、反射層１８８と、反射表示用画素電極１９０とを含んでいる。
【００５０】
透過表示用共通電極１７８は、例えばＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）等の透明導電材料で構成可能である。共通電極１７８は各透過領域６２に設けられている。共通電極１７８は透過領域６２ごとに（すなわち画素６０ごとに）設けることも可能であるし、例えば行方向に隣接する透過領域６２の共通電極１７８を連結した形態にすることも可能である。
【００５１】
共通電極１７８は、図２に例示するように、絶縁層１７０の上記平坦面上に配置されているとともにコンタクトホール１７２を介して中継電極１６６に電気的に接続されている。これにより、共通電極配線１４６から中継電極１６６を介して共通電極１７８へ電位が印加される。ここで、上記のように共通電極配線１４６は共通電極１７８よりも導電率が高い材料で構成されているので、共通電極１７８への電位印加を低抵抗の配線によって行うことができる。このため、各画素６０に対する電位印加タイミングの遅延や印加電位のばらつきを低減して、良好な表示品質が得られる。また、上記のように隣接画素間で共通電極１７８を連結した構成の場合、共通電極配線１４６を用いない構成に比べて、上記タイミング遅延等の低減に対して効果的である。
【００５２】
上記コンタクトホール１７２は図２の例示では絶縁層１７０およびパッシベーション膜１６８を貫いて設けられている。なお、図２にはコンタクトホール１７２がコンタクトホール１５８の直上に設けられている場合を例示し、図３および図４にはコンタクトホール１７２，１５８が列方向にずれて設けられている場合を例示している。
【００５３】
絶縁層１８０は、図３に例示するように、透過表示用共通電極１７８を覆って絶縁層１７０上に配置されており、反射領域６４において絶縁層１７０の凹凸上にも配置されている。凹凸上の絶縁層１８０は下地の凹凸に追従した凹凸形状をしている。絶縁層１８０は例えば窒素シリコン等で構成可能である。
【００５４】
透過表示用画素電極１８２は、透過領域６２に設けられ、絶縁層１８０を介して透過表示用共通電極１７８上に積層されているとともにコンタクトホール１７４を介してソース電極１６２に電気的に接続されている。これにより、ドレイン配線１６０からスイッチング素子１３２およびソース電極１６２を介して画素電極１８２へ電位が印加される。画素電極１８２は、例えばＩＴＯやＩＺＯ等の透明導電材料で構成可能である。
【００５５】
上記コンタクトホール１７４は図２の例示では絶縁層１８０，１７０およびパッシベーション膜１６８を貫いて設けられている。図２には絶縁層１８０がコンタクトホール１７４内にも配置されている場合を例示している。図２に例示した形態のコンタクトホール１７４は例えば、絶縁層１７０を開口し、絶縁層１８０を成膜し、絶縁層１８０およびパッシベーション膜１６８を開口することによって形成可能である。なお、図２にはコンタクトホール１７４がコンタクトホール１５２の直上に設けられている場合を例示し、図３および図４にはコンタクトホール１７４，１５２が行方向にずれて設けられている場合を例示している。
【００５６】
画素電極１８２には複数のスリット（または溝）１８４が設けられている。ここでは各スリット１８４が行方向に対して例えば約５°〜１０°傾いて右上がりに伸び、これらのスリット１８４が列方向に配列されている場合を例示する。この場合、後述の配向膜（図示せず）のラビング方向Ｒは行方向に設定される。すなわち、この例示ではスリット１８４の長手方向（換言すれば長辺方向）とラビング方向Ｒとは例えば約５°〜１０°の角度をなしている。なお、スリット１８４を例えば行方向、列方向に伸びた形態にすることも可能である。また、ここではスリット１８４の端部が画素電極１８２の外縁に到達していない形状を例示するが、スリット１８４の端部を画素電極１８２の外縁に到達させて当該画素電極１８２をくし歯形状にしてもよい。
【００５７】
上記のように透過表示用画素電極１８２は絶縁層１８０を介して透過表示用共通電極１７８上に積層されている。このため、画素電極１８２と絶縁層１８０と共通電極１７８との積層構造によって透過表示用の保持容量素子１８６が構成されている。保持容量素子１８６によれば透過領域６２での表示が安定化するので、良好な表示品質が得られる。しかも、保持容量素子１８６によれば、透過領域６２では、別個の保持容量素子を設けることによる遮光要素の面積増加を抑制することができる。したがって、高開口率の透過領域６２を得ることができる。
【００５８】
反射層１８８は、反射領域６４に設けられ、絶縁層１８０の上記凹凸上に配置されている。反射層１８８は絶縁層１８０，１７０の凹凸に追従した凹凸形状をしている。反射層１８８は外光を反射するものであり、この際、上記凹凸形状によって外光を散乱させることができる。反射層１８８は外光（ここでは可視光）を反射可能な材料、例えばアルミニウム・ネオジウム合金、銀等で構成可能である。なお、反射層１８８は導電性材料に限られるわけではない。
【００５９】
反射表示用画素電極１９０は、反射領域６４に設けられ、反射層１８８の上記凹凸上に配置されている。ここでは画素電極１９０は反射層１８８および絶縁層１８０，１７０の凹凸に追従した凹凸形状をしている。画素電極１８２はコンタクトホール１７６を介してソース電極１６４に電気的に接続されており、これによりドレイン配線１６０からスイッチング素子１３８およびソース電極１６４を介して画素電極１９０へ電位が印加される。画素電極１９０は例えばＩＴＯやＩＺＯ等の透明導電材料で構成可能である。反射表示用および透過表示用の画素電極１９０，１８２は、同じ材料で構成する場合、その材料からなる導電膜のパターニングすることによって同時に形成することができる。
【００６０】
上記コンタクトホール１７６は図２の例示ではコンタクトホール１７４と同様に構成されている。なお、図２にはコンタクトホール１７６がコンタクトホール１５６の直上に設けられている場合を例示し、図３および図４にはコンタクトホール１７６が一方のコンタクトホール１５６の直上に設けられている場合を例示している。なお、図２ではコンタクトホール１７６内に反射層１８８が配置されていない場合を例示しているが、かかる形態は例えばコンタクトホール１７６内に成膜された反射層１８８をエッチングすることによって形成可能である。
【００６１】
上記によれば反射層１８８と反射表示用画素電極１９０とは絶縁層１８０が介在することなく積層されている。このため、反射層１８８で反射して視認される反射表示光９４が、絶縁層１８０の影響を受けるのを防止することができる。例えば反射表示光９４が絶縁層１８０によって着色されるのを防止することができる。
【００６２】
液晶表示装置５０は、基板２１０の液晶層３００側に、遮光膜２１２と、透過表示用カラーフィルタ２１４と、反射表示用カラーフィルタ２１６と、オーバーコート層２１８と、トップコート層２２０と、反射表示用共通電極２２２とを含んでいる。
【００６３】
遮光膜２１２は図２の例示では、基板２１０上に配置され、透過領域６２および反射領域６４に対向して開口部が設けられている。なお、各画素６０において、領域６２，６４を分断している部分を取り除き両領域６２，６４に広がった１つの開口部を設けることも可能である。遮光膜２１２は例えば黒色顔料を含有した各種樹脂等で構成可能である。
【００６４】
透過表示用カラーフィルタ２１４は遮光膜２１２の透過領域６２の開口部に設けられ、反射表示用カラーフィルタ２１６は遮光膜２１２の反射領域６４の開口部に設けられている。カラーフィルタ２１４，２１６によって、表示光９２，９４がそれぞれ着色される。カラーフィルタ２１４，２１６の色（色相）は、その画素６０の表示色（色相）に応じて選定されている。ここで、カラーフィルタ２１４，２１６に相当するカラーフィルタを、各画素６０において領域６２，６４にまたがって設けてもよいし、表示色が同じ隣接画素６０にまたがって設けてもよい。図２の例示ではカラーフィルタ２１４，２１６は基板２１０上に配置されている。なお、例えばカラーフィルタ２１４，２１６を省略することによって液晶表示装置５０を白黒表示用に構成することも可能である。
【００６５】
なお、上記バッファ層１１２に相当するバッファ層を基板２１０上に設け当該バッファ層上に遮光膜２１２およびカラーフィルタ２１４，２１６を配置してもよい。
【００６６】
オーバーコート層２１８は、図２の例示では、透過領域６２および反射領域６４の両方に設けられており、遮光膜２１２上およびカラーフィルタ２１４，２１６上に配置されている。オーバーコート層２１８は例えばアクリル樹脂等の透明絶縁材料で構成可能である。図２ではオーバーコート層２１８が平坦化膜を兼ねる場合を例示している。
【００６７】
トップコート層２２０は、反射領域６４に設けられており、反射領域６４の液晶層３００の層厚すなわちセルギャップを調整する層厚調整膜（換言すればセルギャップ調整膜）である。例えば、反射領域６４のセルギャップが透過領域６２の半分になるように、トップコート層２２０の厚さが設定されている。トップコート層２２０は、図２の例示ではオーバーコート層２１８上に配置されており、例えばアクリル樹脂等の透明絶縁材料で構成可能である。トップコート層２２０は、反射領域６４ごとに設けてもよいし、隣接する反射領域６４にまたがって設けてもよい。
【００６８】
反射表示用共通電極２２２は、各反射領域６４に設けられており、図２の例示ではトップコート層２２０上に配置されている。共通電極２２２は、反射領域６４ごとに設けてもよいし、隣接する反射領域６４にまたがって設けてもよい。共通電極２２２はＩＴＯ、ＩＺＯ等の透明導電材料で構成可能である。共通電極２２２は例えば、表示領域の外側の領域において素子基板１００の不図示の配線に導電性粒子等を介して電気的に接続されており、これによって素子基板１００側から共通電極２２２へ電位を印加可能である。
【００６９】
液晶表示装置５０は各基板１１０，２１０の液晶層３００側に不図示の配向膜を含んでいる。
【００７０】
基板１１０側の配向膜は画素電極１８２，１９０を覆って配置されており、基板２１０側の配向膜は共通電極２２２とトップコート層２２０とオーバーコート層２１８とを覆って配置されている。いずれの配向膜も透過領域６２および反射領域６４の両方に設けられている。ここでは、基板１１０側の配向膜は両領域６２，６４において同じ方向にラビングされ、ラビング方向Ｒは行方向、換言すればスリット１８４の長手方向を基準にして例えば約５°〜１０°傾斜した角度に設定されている。また、基板２１０側の配向膜は両領域６２，６４とも基板１１０側のラビング方向Ｒと同じ方向にラビングされている。この場合、液晶分子（ここでは誘電率異方性が正とする）は、両領域６２，６４において各配向膜付近でラビング方向Ｒに沿って配列するとともに液晶層３００の厚さ方向についても同じ方向を向いて配列する。
【００７１】
ＦＦＳ方式で構成される透過領域６２では、各スリット１８４を通って形成される電極１７８，１８２間の電界を制御することによって、基板１１０に略平行な面内で液晶分子の回転が制御される。これに対して、ＥＣＢ方式で構成される反射領域６４では、反射表示用共通電極２２２と反射表示用画素電極１９０との間の電界によって、基板１１０，２１０に略垂直な面内で液晶分子の回転が制御される。このような液晶分子の配向制御と、次に説明する偏光板１０６，２０６および位相差板１０８，２０８の作用とによって、透過表示光９２および反射表示光９４の光量が制御される。
【００７２】
液晶表示装置５０において図２の例示では、基板１１０上には液晶層３００の反対側に位相差板１０８と偏光板１０６とがこの順序で積層され、基板２１０上には液晶層３００の反対側に位相差板２０８と偏光板２０６とがこの順序で積層されている。ここでは、位相差板１０８，２０８はそれぞれ１／４波長板（４分の１波長板）に相当する場合を例示する。また、図２の例示では位相差板１０８，２０８および偏光板１０６，２０６は透過領域６２と反射領域６４との両方に設けられている。
【００７３】
偏光板１０６，２０６は、ＦＦＳ方式の透過領域６２がノーマリブラック（Normally  Black）、すなわち電極１７８，１８２間の電圧がオフ電圧のときに透過率が最も低い表示（暗表示と呼ぶことにする）になるように、配置されている。例えば、偏光板１０６の吸収軸がラビング方向Ｒに略平行をなすとともに両偏光板１０６，２０６の吸収軸が直交するように、偏光板１０６，２０６は配置されている。
【００７４】
位相差板２０８は、ＥＣＢ方式の反射領域６４がノーマリホワイト（Normally  White）、すなわち電極１９０，２２２間の電圧がオフ電圧のときに透過率が最も高い表示（明表示と呼ぶことにする）になるように、その遅相軸の向きが設定されている。位相差板２０８は上記のように透過領域６２にも設けられているため、透過領域６２における位相差板２０８の影響をキャンセルするように位相差板１０８の遅相軸の向きが設定されている。なお、反射表示光９４は位相差板１０８を通過しないので、位相差板１０８は反射領域６４に設けられていても反射表示光９４に影響を及ぼすものではない。
【００７５】
なお、図２では位相差板１０８，２０８を単層で例示しているが、複数の位相差板の積層体で構成することも可能である。この点は偏光板１０６，２０６についても同様である。
【００７６】
図６および図７に液晶表示装置５０の駆動方法を説明する駆動波形図を示す。図６は画素６０全体が暗表示の場合を示し、図７は画素６０全体が明表示の場合を示している。ここでは交流駆動を例示する。
【００７７】
液晶表示装置５０の上記構成では、ＦＦＳ方式の透過領域６２はノーマリブラックであり、ＥＣＢ方式の反射領域６４はノーマリホワイトである。このため、画素６０全体を暗表示にする場合は、透過表示用画素電極１８２と透過表示用共通電極１７８との間にオフ電圧に印加するとともに、反射表示用画素電極１９０と反射表示用共通電極２２２との間にオン電圧に印加する。逆に、画素６０全体を明表示にする場合は、透過表示用の電極１８２，１７８間にオン電圧に印加するとともに、反射表示用の電極１９０，２２２間にオフ電圧に印加する。このようにして透過領域６２と反射領域６４との透過率を適切に設定している。このため、良好な表示品質が得られる。
【００７８】
ここで、スイッチング素子１３２，１３８は同じゲート配線１４０および同じドレイン配線１６０に電気的に接続されているので、透過表示用および反射表示用の画素電極１８２，１９０には同じ電位が印加される。このため、上記の電圧印加形態では図６および図７に示すように暗表示時および明表示時のいずれにおいても、透過表示用共通電極１７８と反射表示用共通電極２２２とに逆相の電位、すなわち画素電極１８２，１９０の電位を基準にして互いに逆極性の関係にある電位を印加し、これにより両領域６２，６４の液晶層３００を駆動している。
【００７９】
上記では暗表示時および明表示時を例示したが、明表示と暗表示との間の中間調表示についても上記と同様に駆動される。
【００８０】
上記のように液晶表示装置５０では、透過領域６２を透過表示において高いコントラストが得られるＦＦＳ方式で構成するとともに、反射領域６４を反射表示において高いコントラストが得られるＥＣＢ方式で構成している。このため、液晶表示装置５０によれば、例えば両領域６２，６４をＦＦＳ方式で構成した場合に比べて、両領域６２，６４とも良好なコントラストが得られ、良好な表示品質が得られる。
【００８１】
上記では透過領域６２において画素電極１８２が液晶層３００側に配置された構成を例示したが、共通電極１７８を液晶層３００側に配置することも可能である。また、透過領域６２をＩＰＳ（In-Plane  Switching）方式で構成することも可能であり、この場合にもＦＦＳ方式と同様に良好なコントラストが得られる。なお、ＩＰＳ方式の場合、共通電極１７８と画素電極１８２とは同層、例えば絶縁層１７０上に配置される。また、ＥＣＢ方式に代えて、画素電極１９０と共通電極２２２とが液晶層３００を介して対向する他の方式を反射領域６４に適用してもよい。
【００８２】
上記ではスイッチング素子１３２，１３８が同じゲート配線１４０に接続された構成を例示したが、スイッチング素子１３２，１３８のそれぞれに、すなわち透過表示用および反射表示用のそれぞれにゲート配線１４０を設けることも可能である。この場合、上記のようにスイッチング素子１３２，１３８が同じドレイン配線１６０に接続されている構成であっても、スイッチング素子１３２，１３８のオン状態のタイミングをずらすことによって、画素電極１８２，１９０に異なる電位を印加することができる。このため、画素電極１８２，１９０に逆相の電位、すなわち共通電極１７８，２２２の電位を基準にして互いに逆極性の関係にある電位を印加することによって、両領域６２，６４の透過率を上記と同様に適切に設定することができる。
【００８３】
また、スイッチング素子１３２，１３８が同じドレイン配線１６０に接続された構成を例示したが、スイッチング素子１３２，１３８のそれぞれに、すなわち透過表示用および反射表示用のそれぞれにドレイン配線１６０を設けることも可能である。この場合にも画素電極１８２，１９０に異なる電位を印加することができるので、画素電極１８２，１９０に逆相の電位を印加することによって両領域６２，６４の透過率を適切に設定することができる。
【００８４】
また、図２等に例示した液晶表示装置５０によれば、ゲート配線１４０または／およびドレイン配線１６０を透過表示用および反射表示用のそれぞれに設けた場合に比べて、構成が簡単である。
【００８５】
上記では透過領域６２および反射領域６４が同じ画素６０内に設けられた場合を例示したが、透過領域６２および反射領域６４それぞれによって画素６０を構成することも可能である。すなわち、透過領域６２の構成を適用して透過型の画素６０を構成するとともに、反射領域６４の構成を適用して反射型の画素６０を構成してもよい。かかる液晶表示装置によっても上記各種効果を発揮する。
【図面の簡単な説明】
【００８６】
【図１】実施の形態に係る液晶表示装置を説明する模式図である。
【図２】実施の形態に係る液晶表示装置を説明する断面図である。
【図３】実施の形態に係る液晶表示装置を説明する平面図である。
【図４】実施の形態に係る液晶表示装置を説明する平面図である。
【図５】実施の形態に係る液晶表示装置を説明する平面図である。
【図６】実施の形態に係る液晶表示装置の駆動方法を説明する駆動波形図である。
【図７】実施の形態に係る液晶表示装置の駆動方法を説明する駆動波形図である。
【符号の説明】
【００８７】
５０  液晶表示装置、６０  画素、６２  透過領域、６４  反射領域、１１０，２１０  基板、１１４，１１６  半導体層、１２０，１２２，１２４，１２６  ゲート電極（制御電極）、１２８，１３０，１３４，１３６  ＴＦＴ、１３２，１３８  スイッチング素子、１４０  ゲート配線（制御信号線）、１４２  保持容量配線、１４２ａ  幅広部、１４２ｂ  幅狭部、１４４  反射表示用保持容量素子、１４６  共通電極配線、１７８  透過表示用共通電極、１８０  絶縁層、１８２  透過表示用画素電極、１８６  透過表示用保持容量素子、１８８  反射層、１９０  反射表示用画素電極、２２２  反射表示用共通電極、３００  液晶層。
【図１】
2008292610.tif 000003
【図２】
2008292610.tif 000004
【図３】
2008292610.tif 000005
【図４】
2008292610.tif 000006
【図５】
2008292610.tif 000007
【図６】
2008292610.tif 000008
【図７】
2008292610.tif 000009