(57)【要約】【課題】入力電圧を増幅するための演算増幅器の非反転入力端子に対し、精度の高い分圧電圧を印加することができる電圧出力集積回路を提供することを目的とする。【解決手段】所定電圧を分圧するべく直列接続された第１抵抗及び第２抵抗と、所定電圧を分圧した第１分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、当該出力電圧が帰還される反転入力端子と、を有する第１演算増幅器と、第１演算増幅器の出力電圧を分圧するべく直列接続された第３抵抗及び第４抵抗と、第１演算増幅器の出力電圧を分圧した第２分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、入力電圧が印加されるとともに当該出力電圧が帰還される反転入力端子と、を有する第２演算増幅器と、を備えたことを特徴とする。【選択図】図１
2008160747.tif 000002
【特許請求の範囲】
【請求項１】
所定電圧を分圧するべく直列接続された第１抵抗及び第２抵抗と、
前記所定電圧を分圧した第１分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、当該出力電圧が帰還される反転入力端子と、を有する第１演算増幅器と、
前記第１演算増幅器の出力電圧を分圧するべく直列接続された第３抵抗及び第４抵抗と、
前記第１演算増幅器の出力電圧を分圧した第２分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、入力電圧が印加されるとともに当該出力電圧が帰還される反転入力端子と、を有する第２演算増幅器と、
を備えたことを特徴とする電圧出力集積回路。
【請求項２】
前記所定電圧は、前記第１抵抗の一端に印加され、
前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値よりも大きい、
ことを特徴とする請求項１に記載の電圧出力集積回路。
【請求項３】
前記第１演算増幅器は、前記第１分圧電圧と同一レベルの電圧を出力する、
ことを特徴とする請求項１又は請求項２に記載の電圧出力集積回路。
【請求項４】
前記第２演算増幅器の反転入力端子と接続される入力抵抗と、
前記第２演算増幅器の反転入力端子と出力端子との間に接続される帰還抵抗と、を更に備え、
前記第２演算増幅器は、前記入力抵抗の抵抗値と前記帰還抵抗の抵抗値とから定まるゲインで前記入力電圧を増幅して出力する、
ことを特徴する請求項１乃至請求項３の何れかに記載の電圧出力集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧出力集積回路に関する。
【背景技術】
【０００２】
様々な電子機器において、入力電圧を増幅した電圧を出力する電圧出力集積回路が用いられている。例えばキッチンで使用するガス機器では、ガスの燃焼状態に応じた電圧を出力する熱電対と、所定電圧を分圧した分圧電圧と熱電対からの入力電圧とが印加され、入力電圧を増幅して出力する電圧出力集積回路と、電圧出力集積回路の出力電圧に基づいて、ガス機器の動作を制御する制御回路（例えばマイクロコンピュータ）とを備えたものがある（例えば、特許文献１〜特許文献３参照）。以下、図６を参照しつつ、ガス機器に用いられる従来の電圧出力集積回路１００について詳述する。
【０００３】
図６は、従来の電圧出力集積回路１００の構成の一例を示す回路図である。電圧出力集積回路１００は、分圧抵抗１０１、１０２、入力抵抗１０３、帰還抵抗１０４、演算増幅器１０５を備える。なお、分圧抵抗１０１、１０２、入力抵抗１０３、帰還抵抗１０４の抵抗値を、抵抗値Ｒ１０１〜Ｒ１０４と表している。分圧抵抗１０１、１０２は、例えば不図示のレギュレータ回路からの所定電圧Ｖccを分圧するべく直列接続され、分圧電圧Ｖxを発生する。演算増幅器１０５は、分圧電圧Ｖxが非反転入力端子（以下、＋入力端子という）に印加され、熱電対からの入力電圧Ｖinが入力抵抗１０３を介して反転入力端子（以下、−入力端子という）に印加される。なお、熱電対からの入力電圧Ｖinは、一般的に非常に小さい電圧（数ｍＶ）である。このため、演算増幅器１０５は、入力電圧Ｖinを、出力端子と後段の制御回路（不図示）との間に設けられるＡＤコンバータ（不図示）においてデジタル信号を生成することが可能なレベルとするために、入力抵抗１０３の抵抗値Ｒ１０３と帰還抵抗１０４の抵抗値Ｒ１０４とで定まるゲイン（−Ｒ１０４／Ｒ１０３）で増幅し、電圧Ｖoutを出力する。そして、この出力電圧ＶoutをＡ／ＤコンバータにおいてＡ／Ｄ変換されたデジタル信号に基づいて、制御回路がガスの供給路に介在する電磁弁の開弁及び閉弁を制御することにより、例えばガスの燃焼状態が異常（例えば入力電圧Ｖinに応じたデジタル信号が所定の期間以上異常示すビット値となる等）となる場合の事故等が未然に防止されることとなる。
【０００４】
ところで、分圧抵抗１０１と分圧抵抗１０２は、一般的に入力電圧Ｖinがレベル変化する範囲内の分圧電圧Ｖxを発生するようにその抵抗値が設定される。例えば、入力電圧Ｖinが数ｍＶであって所定電圧Ｖccが１．５Ｖである場合、１．５Ｖの所定電圧Ｖccから１ｍＶの分圧電圧Ｖxを発生するべく、分圧抵抗１０１の抵抗値Ｒ１０１は１４９９ＫΩに設定され、分圧抵抗１０２の抵抗値Ｒ１０２は１ＫΩに設定されていた。そして、従来の電圧出力集積回路１００においては、抵抗値Ｒ１０１が大きい分圧抵抗１０１と抵抗値Ｒ１０２が小さい分圧抵抗１０２とが集積化されていた。
【特許文献１】特開平１０−１０３６６３号公報
【特許文献２】特開２００２−２５７３３９号公報
【特許文献３】特開２０００−５５３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、分圧抵抗１０１の抵抗値Ｒ１０１と分圧抵抗１０２の抵抗値Ｒ１０２との比が極めて大きくなる際に当該分圧抵抗１０１、１０２を集積化する場合、所望の分圧電圧Ｖxが発生できなくなる可能性があった。以下、図７を参照しつつ詳述する。図７は、前記１４９９ＫΩの分圧抵抗１０１と１ＫΩの分圧抵抗１０２とを集積化した場合の、その分圧抵抗１０１と分圧抵抗１０２とのパターン配置を模式的に示す図である。なお、実際の分圧抵抗１０１は、１４９９個の１ＫΩの抵抗が直列接続されたものとなる。同図に示すように、分圧抵抗１０１は、その抵抗値Ｒ１０１（１４９９ＫΩ）によって、分圧抵抗１０２側の１ＫΩの抵抗から紙面右端の１ＫΩの抵抗までの距離が長くなり、製造バラつきが発生する可能性があった。このため、分圧抵抗１０１の抵抗値Ｒ１０１の精度低下を招き、所望の分圧電圧Ｖx（１ｍｖ）を発生できなくなる可能性があった。この結果、例えば電圧出力集積回路１００の試作品の特性判断等が所望の分圧電圧Ｖxが発生するまで繰り返されることとなり、電圧出力集積回路１００にかかるコストアップ、開発期間の長期化等を招く可能性があった。また、分圧抵抗１０１の面積を大きく設けなければならず、電圧出力集積回路１００の小型化、コストダウン等を妨げる要因となる可能性があった。そこで、本発明は、前記課題を解決することが可能な電圧出力集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するための発明は、所定電圧を分圧するべく直列接続された第１抵抗及び第２抵抗と、前記所定電圧を分圧した第１分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、当該出力電圧が帰還される反転入力端子と、を有する第１演算増幅器と、前記第１演算増幅器の出力電圧を分圧するべく直列接続された第３抵抗及び第４抵抗と、前記第１演算増幅器の出力電圧を分圧した第２分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、入力電圧が印加されるとともに当該出力電圧が帰還される反転入力端子と、を有する第２演算増幅器と、を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、入力電圧を増幅するための演算増幅器の非反転入力端子に対し、精度の高い分圧電圧を印加することができる。
【発明を実施するための最良の形態】
【０００８】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００９】
＝＝＝電圧出力集積回路１の構成＝＝＝
以下、図１を参照しつつ、本発明に係る電圧出力集積回路１の構成について説明する。図１は、本発明に係る電圧出力集積回路１の構成の一例を示す回路図である。なお、本発明に係る電圧出力集積回路１は、例えば不図示のガス機器に用いられるものとして説明する。
【００１０】
電圧出力集積回路１は、分圧抵抗２、３、第１演算増幅器４、分圧抵抗５、６、入力抵抗７、帰還抵抗８、第２演算増幅器９を備える。なお、分圧抵抗２、３、分圧抵抗５、６、入力抵抗７、帰還抵抗８の抵抗値を、抵抗値Ｒ２、Ｒ３、Ｒ５、Ｒ６、Ｒ７、Ｒ８と表している。
【００１１】
分圧抵抗２、３は、例えば不図示のレギュレータ回路からの所定電圧Ｖccを分圧して分圧電圧Ｖaを発生するためのものである。分圧抵抗２は、一端に所定電圧Ｖccが印加され、他端が分圧抵抗３の一端及び第１演算増幅器４の＋入力端子と接続される。分圧抵抗３は、他端が接地される。なお、分圧抵抗２の抵抗値Ｒ２と分圧抵抗３の抵抗値Ｒ３については後述する。
【００１２】
第１演算増幅器４は、出力端子が−入力端子及び分圧抵抗５の一端と接続される。第１演算増幅器４は、出力端子と−入力端子とが抵抗等を介さずに接続されているため、＋入力端子に印加される分圧電圧Ｖaと同一レベルの出力電圧を出力する。なお、第１演算増幅器４の詳細な構成については後述する。
【００１３】
分圧抵抗５、６は、第１演算増幅器４の出力電圧を分圧するためのものである。分圧抵抗５は、他端が分圧抵抗６の一端及び第２演算増幅器９の＋入力端子と接続される。分圧抵抗６は、他端が接地される。なお、分圧抵抗５の抵抗値Ｒ５と分圧抵抗６の抵抗値Ｒ６については後述する。
【００１４】
第２演算増幅器９は、−入力端子が入力抵抗７及び帰還抵抗８の一端と接続され、出力端子が帰還抵抗８の他端及び例えばＡＤコンバータを介してガス機器の動作を制御する不図示の制御回路（マイクロコンピュータ等）と接続される。入力抵抗７は、他端がガスの燃焼状態に応じた電圧を出力する不図示の熱電対と接続される。第２演算増幅器９は、入力抵抗７を介した熱電対からの入力電圧Ｖinを、入力抵抗７の抵抗値Ｒ７と帰還抵抗８の抵抗値Ｒ８とで定まるゲイン（−Ｒ８／Ｒ７）で増幅し、電圧Ｖoutを出力する。
【００１５】
＝＝＝分圧抵抗２、３、５、６の抵抗値Ｒ２、Ｒ３、Ｒ４、Ｒ５＝＝＝
以下、図１を適宜参照しつつ図２、図３を用いて、分圧抵抗２、３、５、６の抵抗値Ｒ２、Ｒ３、Ｒ４、Ｒ５について説明する。図２は、分圧抵抗２と分圧抵抗３とを集積化した場合の、その分圧抵抗２と分圧抵抗３とのパターン配置を模式的に示す図である。図３は、分圧抵抗５と分圧抵抗６とを集積化した場合の、その分圧抵抗５と分圧抵抗６のパターン配置を模式的に示す図である。なお、熱電対からの入力電圧Ｖinを１ｍＶとし、所定電圧Ｖccを１．５Ｖとして、１．５Ｖの所定電圧Ｖccから１ｍＶの分圧電圧Ｖbを発生させるものとして以下説明する。また、分圧抵抗２、３、５、６は、１ＫΩの抵抗で構成するものとする。
【００１６】
分圧抵抗２、３は、１．５Ｖの所定電圧Ｖccから例えば０．２Ｖの分圧電圧Ｖaを発生する抵抗値Ｒ２、Ｒ３を有する。つまり、分圧抵抗２、３の抵抗値Ｒ２、Ｒ３は、
Ｖa＝Ｖcc・｛Ｒ３／（Ｒ２＋Ｒ３）｝
Ｒ３／（Ｒ２＋Ｒ３）＝０．２Ｖ／１．５Ｖ
を満たす値に設定される。従って、分圧抵抗２は例えば１３０ＫΩであって、分圧抵抗３は２０ＫΩである。そして、図２に示すように、１３０ＫΩの分圧抵抗２は、１３０個の１ＫΩの抵抗から構成され（１ＫΩの抵抗が１３０個直列接続され）、２０ＫΩの分圧抵抗３は、２０個の１ＫΩの抵抗から構成される（１ＫΩの抵抗が２０個直列接続される）。
【００１７】
分圧抵抗５、６は、第１演算増幅器４の出力電圧（＝０．２Ｖの分圧電圧Ｖa）から１ｍＶの分圧電圧Ｖbを発生する抵抗値Ｒ５、Ｒ６を有する。つまり、分圧抵抗５、６の抵抗値Ｒ５、Ｒ６は、
Ｖb＝第１演算増幅器４の出力電圧・｛Ｒ６／（Ｒ５＋Ｒ６）｝
Ｒ６／（Ｒ５＋Ｒ６）＝１ｍＶ／０．２Ｖ
を満たす値に設定される。従って、分圧抵抗５は例えば１９９ＫΩであって、分圧抵抗６は１ＫΩである。そして、図３に示すように、１９９ＫΩの分圧抵抗５は、１９９個の１ＫΩの抵抗から構成され（１ＫΩの抵抗が１９９個直列接続され）、１ＫΩの分圧抵抗６は、１個の１ＫΩの抵抗から構成される。つまり、本実施形態においては、１．５Ｖの所定電圧Ｖccから１ｍＶの分圧電圧Ｖbを発生するために、１３０個の１ＫΩの抵抗から構成される分圧抵抗２と、２０個の１ＫΩの抵抗から構成される分圧抵抗３と、１９９個の１ＫΩの抵抗から構成される分圧抵抗５と、１個の１ＫΩの抵抗から構成される分圧抵抗６とが用いられている。
【００１８】
＝＝＝第１演算増幅器４の詳細な構成＝＝＝
以下、図４を参照しつつ、本発明に係る電圧出力集積回路１が備える第１演算増幅器４の詳細な構成について説明する。図４は、第１演算増幅器４の構成の一例を示す回路図である。
【００１９】
第１演算増幅器４は、抵抗２１、ｎｐｎ型トランジスタ２２、２３、ｐｎｐ型トランジスタ２４〜ｐｎｐ型トランジスタ２７、ｐｎｐ型トランジスタ２８、２９、抵抗３０、３１、ｎｐｎ型トランジスタ３２、３３、ｎｐｎ型トランジスタ３４、抵抗３５を備える。
【００２０】
抵抗２１、ｎｐｎ型トランジスタ２２、２３、ｐｎｐ型トランジスタ２４〜ｐｎｐ型トランジスタ２７は電流源を構成する。抵抗２１は、一端に所定電圧Ｖccが印加され、他端がｎｐｎ型トランジスタ２２のコレクタ電極と接続される。ｎｐｎ型トランジスタ２２、２３は、カレントミラー回路を構成する。ｎｐｎ型トランジスタ２２は、ベース電極とコレクタ電極とがダイオード接続され、ベース電極がｎｐｎ型トランジスタ２３のベース電極と接続され、エミッタ電極が接地される。ｎｐｎ型トランジスタ２３は、コレクタ電極がｐｎｐ型トランジスタ２４のコレクタ電極と接続され、エミッタ電極が接地される。ｐｎｐ型トランジスタ２４は、ベース電極とコレクタ電極とがダイオード接続され、ベース電極がｐｎｐ型トランジスタ２５〜ｐｎｐ型トランジスタ２７の各ベース電極と接続され、エミッタ電極に所定電圧Ｖccが印加される。ｐｎｐ型トランジスタ２５は、エミッタ電極に所定電圧Ｖccが印加され、コレクタ電極がｐｎｐ型トランジスタ２８、２９の各エミッタ電極と接続される。ｐｎｐ型トランジスタ２６は、エミッタ電極に所定電圧Ｖccが印加され、コレクタ電極がｎｐｎ型トランジスタ３２のコレクタ電極と接続される。ｐｎｐ型トランジスタ２７は、エミッタ電極に所定電圧Ｖccが印加され、コレクタ電極がｎｐｎ型トランジスタ３３のコレクタ電極及びｎｐｎ型トランジスタ３４のベース電極と接続される。
【００２１】
ｐｎｐ型トランジスタ２８は、ベース電極が分圧抵抗２の他端と分圧抵抗３の一端との接続点と接続され、コレクタ電極が抵抗３０の一端と接続される。なお、ｐｎｐ型トランジスタ２８のベース電極は、前記第１演算増幅器４の＋入力端子に対応するものである。抵抗３０は、他端が接地される。ｐｎｐ型トランジスタ２９は、ベース電極がｎｐｎ型トランジスタ３４のエミッタ電極、抵抗３５の一端及び分圧抵抗５の一端と接続され、コレクタ電極が抵抗３１の一端と接続される。なお、ｐｎｐ型トランジスタ２９のベース電極は、前記第１演算増幅器４の−入力端子に対応するものである。抵抗３１は、他端が接地される。なお、抵抗３０と抵抗３１は、同一の抵抗値である。
【００２２】
ｎｐｎ型トランジスタ３２、３３は、カレントミラー回路を構成する。ｎｐｎ型トランジスタ３２は、ベース電極とコレクタ電極とがダイオード接続され、ベース電極がｎｐｎ型トランジスタ３３のベース電極と接続され、エミッタ電極が抵抗３０の一端と接続される。ｎｐｎ型トランジスタ３３は、エミッタ電極が抵抗３１の一端と接続される。
【００２３】
ｎｐｎ型トランジスタ３４は、コレクタ電極に所定電圧Ｖccが印加される。なお、ｎｐｎ型トランジスタ３４のエミッタ電極は、前記第１演算増幅器４の出力端子に対応するものである。抵抗３５は、他端が接地される。
【００２４】
＝＝＝電圧出力集積回路の動作＝＝＝
以下、図１、図４を適宜参照しつつ、本発明に係る電圧出力集積回路１の動作について説明する。
【００２５】
ｎｐｎ型トランジスタ２２は、ベース電極に印加される電圧（１．５Ｖの所定電圧Ｖcc−抵抗２１の電圧）に応じて動作する。ｎｐｎ型トランジスタ２３は、ｎｐｎ型トランジスタ２２の動作に応じて動作する。また、ｐｎｐ型トランジスタ２４は、ｎｐｎ型トランジスタ２３の動作に応じて動作する。そして、ｐｎｐ型トランジスタ２４の動作に応じて、ｐｎｐ型トランジスタ２５〜ｐｎｐ型トランジスタ２７が動作する。このため、ｐｎｐ型トランジスタ２５からｐｎｐ型トランジスタ２８、２９のエミッタ電極に対して電流が供給される。また、ｐｎｐ型トランジスタ２６からｎｐｎ型トランジスタ３２のコレクタ電極に対して電流が供給される。また、ｐｎｐ型トランジスタ２７からｎｐｎ型トランジスタ３３のコレクタ電極及びｎｐｎ型トランジスタ３４のベース電極に対して電流が供給される。ｎｐｎ型トランジスタ３２は、ｐｎｐ型トランジスタ２６の動作に応じて動作する。また、ｎｐｎ型トランジスタ３３は、ｎｐｎ型トランジスタ３２の動作に応じて動作する。
【００２６】
分圧抵抗２、３は、１．５Ｖの所定電圧Ｖccを、１３０ＫΩと２０ＫΩの抵抗比によって分圧し、０．２Ｖの分圧電圧Ｖaを発生する。以下、第１演算増幅器４の出力電圧の帰還について詳述する。ｐｎｐ型トランジスタ２８は、ベース電極に印加される０．２Ｖの分圧電圧Ｖaに応じて動作する。一方、ｎｐｎ型トランジスタ３４は、ｐｎｐ型トランジスタ２７の動作及びｎｐｎ型トランジスタ３３の動作に応じて動作する。そして、ｎｐｎ型トランジスタ３４の動作に応じて、抵抗３５の非接地側の一端に現れる電圧（＝第１演算増幅器４の出力電圧）が定まる。ｐｎｐ型トランジスタ２９は、ベース電極に印加される抵抗３５の非接地側の一端の電圧に応じて動作する。そして、この第１演算増幅器４の出力電圧の帰還により、第１演算増幅器４の出力電圧が分圧電圧Ｖaと等しい０．２Ｖとなる。
【００２７】
分圧抵抗５、６は、第１演算増幅器４からの０．２Ｖの出力電圧を、１９９ＫΩの抵抗値Ｒ５と１ＫΩの抵抗値Ｒ６によって分圧し、１ｍＶの分圧電圧Ｖbを発生する。第２演算増幅器９は、＋入力端子に１ｍＶの分圧電圧Ｖbが印加され、−入力端子に１ｍＶの入力電圧Ｖinが印加される。そして、第２演算増幅器９は、入力電圧Ｖinを、入力抵抗７の抵抗値Ｒ７と帰還抵抗８の抵抗値Ｒ８とで定まるゲイン（−Ｒ８／Ｒ７）で増幅し、電圧Ｖoutを出力する。そして、この出力電圧Ｖoutを、例えばＡＤコンバータによってアナログデジタル変換し、制御回路において適宜の処理が行われることにより、ガスの供給路に介在する電磁弁の開弁及び閉弁が制御されることとなる。
【００２８】
なお、上述した実施形態においては、１．５Ｖの所定電圧Ｖccから１ｍＶの分圧電圧Ｖbを発生するために、分圧抵抗２、３と第１演算増幅器４とからなる集合体を、分圧抵抗５、６の前段に１つ設けているがこれに限るものではない。所望の分圧電圧Ｖbに応じて、分圧抵抗２、３と第１演算増幅器４からなる集合体を複数段設けても良い。
【００２９】
また、電圧出力集積回路１は、ガス機器に用いられるものとして説明したが、これに限るものではない。本発明に係る電圧出力集積回路１は、当該電圧出力集積回路１からの出力電圧Ｖoutに基づいて動作等を行う、様々な電子機器に用いることが可能である。
【００３０】
また、本実施形態においては、第１演算増幅器４の構成において抵抗３０、３１を用いているが、これに限るものではない。例えば、図５に示すｎｐｎ型トランジスタ４１、４２からなるカレントミラー回路を用いても良い。なお、図５に示す第１演算増幅器４０の構成において、図４に示す第１演算増幅器４と同一の構成については、同一符号を付して説明を省略する。
【００３１】
第１演算増幅器４０は、抵抗２１、ｎｐｎ型トランジスタ２２、２３、ｐｎｐ型トランジスタ２４〜ｐｎｐ型トランジスタ２６、ｐｎｐ型トランジスタ２８、２９、ｎｐｎ型トランジスタ４１、４２、ｎｐｎ型トランジスタ４３、抵抗３５を備える。
【００３２】
ｎｐｎ型トランジスタ４１は、ベース電極とコレクタ電極とがダイオード接続され、ベース電極がｎｐｎ型トランジスタ４２のベース電極と接続され、コレクタ電極がｐｎｐ型トランジスタ２８のコレクタ電極と接続され、エミッタ電極が接地される。ｎｐｎ型トランジスタ４２は、コレクタ電極がｐｎｐ型トランジスタ２９のコレクタ電極及びｎｐｎ型トランジスタ４３のベース電極と接続され、エミッタ電極が接地される。ｎｐｎ型トランジスタ４３は、コレクタ電極がｐｎｐ型トランジスタ２６のコレクタ電極と接続され、エミッタ電極が分圧抵抗５の一端、抵抗３５の一端及びｐｎｐ型トランジスタ２９のベース電極と接続される。
【００３３】
以下、第１演算増幅器４０の出力電圧の帰還について詳述する。ｐｎｐ型トランジスタ２８は、ベース電極に印加される０．２Ｖの分圧電圧Ｖaに応じて動作する。ｎｐｎ型トランジスタ４１は、ｐｎｐ型トランジスタ２８の動作に応じて動作し、また、ｎｐｎ型トランジスタ４２は、ｎｐｎ型トランジスタ４１の動作に応じて動作する。一方、ｎｐｎ型トランジスタ４３は、ｐｎｐ型トランジスタ２９の動作に応じて動作する。そして、そして、ｎｐｎ型トランジスタ４３の動作に応じて、抵抗３５の非接地側の一端に現れる電圧（＝第１演算増幅器４０の出力電圧）が定まる。ｐｎｐ型トランジスタ２９は、ベース電極に印加される抵抗３５の非接地側の一端の電圧に応じて動作する。そして、この第１演算増幅器４０の出力電圧の帰還により、第１演算増幅器４０の出力電圧が分圧電圧Ｖaと等しい０．２Ｖとなる。
【００３４】
上述した実施形態によれば、例えば１．５Ｖの所定電圧から１ｍＶの分圧電圧Ｖbを発生する場合、分圧抵抗２、３、５、６の抵抗値Ｒ２、Ｒ３、Ｒ４、Ｒ５を、１３０ＫΩ、２０ＫΩ、１９９ＫΩ、１ＫΩ（計３５０ＫΩ）に設定することができる。これは、従来、分圧抵抗１０１、１０２の抵抗値Ｒ１０１、Ｒ１０２を１４９９ＫΩ、１ＫΩ（計１５００ＫΩ）に設定した場合と比べて、格段に抵抗値を小さくすることができる。つまり、図２、図３と図７とを比較して明らかなように、従来に比べて小さな抵抗値の分圧抵抗２、３、５、６を用いて、所望の分圧電圧Ｖbを発生させることが可能となる。この結果、分圧抵抗２、３、５、６を集積化した際の、分圧抵抗にかかる面積を小さくすることが可能となり、電圧出力集積回路１の小型化やコストダウン等を図ることが可能となる。また、図２に示す抵抗値Ｒ３側の抵抗値Ｒ２の１ＫΩの抵抗から紙面右端の１ＫΩの抵抗までの距離と、抵抗値Ｒ２側の抵抗値Ｒ３の１ＫΩの抵抗から紙面左端の１ＫΩの抵抗までの距離と、図３に示す抵抗値Ｒ６側の抵抗値Ｒ５の１ＫΩの抵抗から紙面右端の１ＫΩの抵抗までの距離の何れも、従来の分圧抵抗１０１の距離（図７参照）よりも短いものとなる。このため、１ＫΩの抵抗の製造バラつきを軽減又は防止することが可能となり、分圧抵抗２、３、５の抵抗値Ｒ２、Ｒ３、Ｒ５の精度低下が防止され、精度の高い分圧電圧Ｖbを発生することが可能となる。また、分圧抵抗１０１、１０２の面積よりも分圧抵抗２、３、５、６の面積は小さくなり、電圧出力集積回路１をモールド化する際の分圧抵抗２、３、５、６に対する応力を軽減することが可能となる。
【００３５】
また、分圧抵抗２の抵抗値Ｒ２を、分圧抵抗３の抵抗値Ｒ３よりも大きいものとすることにより、分圧抵抗２の抵抗値Ｒ２を、分圧抵抗３の抵抗値Ｒ３よりも小さいものとした場合に比べ、分圧抵抗５の抵抗値Ｒ５、分圧抵抗６の抵抗値Ｒ６を小さいものとすることが可能となる。この結果、より精度の高い分圧電圧Ｖbを発生することが可能となるとともに、上述の効果をより得ることが可能となる。
【００３６】
また、第１演算増幅器４が分圧電圧Ｖaを増幅することなく当該分圧電圧Ｖaと同一レベルの電圧を出力することにより、分圧電圧Ｖaを増幅した場合に比べて、分圧抵抗５の抵抗値Ｒ５、分圧抵抗６の抵抗値Ｒ６を小さいものとすることが可能となる。この結果、より精度の高い分圧電圧Ｖbを発生することが可能となるとともに、上述の効果をより得ることが可能となる。
【００３７】
また、精度の高い分圧電圧Ｖbが第２演算増幅器９の＋入力端子に印加されることにより、第２演算増幅器９は、入力電圧Ｖinを、入力抵抗７の抵抗値Ｒ７と帰還抵抗８の抵抗値Ｒ８とで定まるゲイン（−Ｒ８／Ｒ７）でより正確に増幅することが可能となる。このため、第２演算増幅器９の出力端子と後段の制御回路（不図示）との間に設けられるＡＤコンバータ（不図示）においてより正確なデジタル信号を生成することが可能となる。
【００３８】
以上、本発明に係る電圧出力集積回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る電圧出力集積回路の構成を示す回路図である。
【図２】本発明に係る電圧出力集積回路が備える分圧抵抗のパターン配置を模式的に示す図である。
【図３】本発明に係る電圧出力集積回路が備える分圧抵抗のパターン配置を模式的に示す図である。
【図４】第１演算増幅器の構成を示す回路図である。
【図５】第１演算増幅器のその他の構成を示す回路図である。
【図６】従来の電圧出力集積回路の構成を示す回路図である。
【図７】従来の分圧抵抗のパターン配置を模式的に示す図である。
【符号の説明】
【００４０】
１、１００    電圧出力集積回路
２、３、５、６、１０１、１０２    分圧抵抗
４、４０    第１演算増幅器
７、１０３    入力抵抗
８、１０４    帰還抵抗
９    第２演算増幅器
２１、３０、３１、３５    抵抗
２２、２３、３２、３３、３４、４１、４２、４３    ｎｐｎ型トランジスタ
２４、２５、２６、２７、２８、２９    ｐｎｐ型トランジスタ
１０５    演算増幅器
【図１】
2008160747.tif 000003
【図２】
2008160747.tif 000004
【図３】
2008160747.tif 000005
【図４】
2008160747.tif 000006
【図５】
2008160747.tif 000007
【図６】
2008160747.tif 000008
【図７】
2008160747.tif 000009