(57)【要約】      （修正有）【課題】遅延回路の回路規模を小さくする。【解決手段】ＯＳＣ１１と、ＯＳＣ１１に接続され、ＯＳＣ１１からの信号を分周するカウンタ１２と、ＯＳＣ１１にスイッチ１４を介して接続され、ＯＳＣ１１からの信号を分周するか、カウンタ１２にスイッチ１５を介して接続され、カウンタ１２からの信号を分周するカウンタ１３と、を備える。【選択図】図１
2008177638.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を遅延してから出力する遅延回路において、
発振回路と、
前記発振回路に接続され、前記発振回路からの信号を分周する第一カウンタと、
前記発振回路に第一スイッチを介して接続され、前記発振回路からの信号を分周するか、前記第一カウンタに第二スイッチを介して接続され、前記第一カウンタからの信号を分周するかする第二カウンタと、
を備えていることを特徴とする遅延回路。
【請求項２】
バッテリ装置内部におけるバッテリの充放電を制御する充放電制御回路に搭載され、前記バッテリの電圧が充電可能な上限電圧以上になると検出される過充電信号、前記バッテリの電圧が放電可能な下限電圧未満になると検出される過放電信号、及び、前記バッテリの電流が駆動可能な上限電流以上になると検出される過電流信号を遅延してから出力する遅延回路において、
発振回路と、
前記発振回路に接続され、前記発振回路からの信号を分周する第一カウンタと、
前記発振回路に第一スイッチを介して接続され、前記発振回路からの信号を分周するか、前記第一カウンタに第二スイッチを介して接続され、前記第一カウンタからの信号を分周するかする第二カウンタと、
を備えていることを特徴とする遅延回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を遅延してから出力する遅延回路に関する。
【背景技術】
【０００２】
遅延回路は、半導体装置に搭載されていることがある。例えば、遅延回路は、バッテリ装置内部におけるバッテリの充放電を制御する充放電制御回路に搭載されている。
【０００３】
この充放電制御回路は、バッテリの過充電状態、過放電状態及び過電流状態を検出すると、所定の遅延時間を遅延回路によってカウントした後、バッテリへの充放電経路に設けられたスイッチをオフしている（例えば、特許文献１及び特許文献２参照）。
【０００４】
遅延回路の例について説明する。図５は、従来の遅延回路を示す図である。
【０００５】
遅延回路２００は、発振回路（ＯＳＣ）２０１及びカウンタ２０２を備えている。カウンタ２０２は、縦続接続した複数のフリップフロップ（図示せず）を備えている。
【０００６】
検出回路１００が過充電状態、過放電状態及び過電流状態などを検出し、この時の検出信号を遅延回路２００が所定の遅延時間の間遅延させると、遅延回路２００はスイッチ（図示せず）に遅延信号を出力する。この遅延信号に基づき、スイッチはオフする。
【特許文献１】特開２００２−２０４５３２号公報
【特許文献２】特開平０９−１８２２８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、複数の遅延時間が設けられ、そのために複数のカウンタが設けられると、遅延回路の回路規模が大きくなってしまう。
【０００８】
本発明は、上記課題に鑑みてなされ、回路規模が小さい遅延回路を提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、入力信号を遅延してから出力する遅延回路において、発振回路と、前記発振回路に接続され、前記発振回路からの信号を分周する第一カウンタと、前記発振回路に第一スイッチを介して接続され、前記発振回路からの信号を分周するか、前記第一カウンタに第二スイッチを介して接続され、前記第一カウンタからの信号を分周するかする第二カウンタと、を備えていることを特徴とする遅延回路を提供する。
【発明の効果】
【００１０】
本発明の遅延回路は、２つのカウンタの接続を切り替えることにより、２つのカウンタが並列接続されて２種類の遅延時間がカウントされてもよく、２つのカウンタが直列接続されて相対的に長い遅延時間がカウントされてもよくなる。よって、２つよりも多くのカウンタが不要になり、回路規模が小さくなる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を、図面を参照して説明する。
【００１２】
まず、入力信号を遅延してから出力する遅延回路について説明する。図１は、遅延回路を示す図である。
【００１３】
遅延回路は、発振回路（ＯＳＣ）１１、カウンタ１２、カウンタ１３、スイッチ１４及びスイッチ１５を備えている。ＯＳＣ１１は、カウンタ１２及びスイッチ１４を介したカウンタ１３に接続されている。カウンタ１２は、スイッチ１５を介してカウンタ１３に接続されている。
【００１４】
ＯＳＣ１１は、クロック信号を出力する。そのクロック信号は、カウンタ１２、または、カウンタ１２及びカウンタ１３に入力する。その後、クロック信号に基づき、カウンタ１２またはカウンタ１３は、遅延回路に入力信号が入力されてから所定の遅延時間が経過した後に、ハイ信号を外部回路（図示せず）に出力する。
【００１５】
次に、カウンタ１２について説明する。カウンタ１２とカウンタ１３とは、同一の回路構成である。図２は、カウンタを示す図である。図３は、遅延信号を示す図である。
【００１６】
カウンタ１２は、縦続接続した１段からＮ段のフリップフロップ（ＦＦ）を備えている。
【００１７】
スイッチ１４がオンしてスイッチ１５がオフすると、ＯＳＣ１１からのクロック信号はカウンタ１２及びカウンタ１３内部の各ＦＦによって分周される。また、スイッチ１４がオフしてスイッチ１５がオンすると、ＯＳＣ１１からのクロック信号はカウンタ１２内部の各ＦＦによって分周され、カウンタ１２からの信号はカウンタ１３内部の各ＦＦによって分周される。カウンタ１２内部では、図３に示すように、Ｎ−２段目のＦＦから出力された遅延信号Ｎ−２が、Ｎ−１段目のＦＦによって分周され、遅延信号Ｎ−１になる。この時、遅延信号Ｎ−１の周期は、遅延信号Ｎ−２の周期の２倍になる。カウンタ１３も同様である。
【００１８】
次に、２種類の遅延時間をカウントする時の動作について説明する。
【００１９】
ここで、遅延回路に入力信号が入力された時間を基準時間とする。
【００２０】
２種類の遅延時間が同時にカウント開始される場合、スイッチ１５がオフし、スイッチ１４がオンする。よって、カウンタ１２とカウンタ１３とは、並列接続される。ＯＳＣ１１がクロック信号を出力し、そのクロック信号がカウンタ１２に入力し、そのクロック信号に基づいて例えばカウンタ１２のＮ段目のＦＦが遅延信号Ｓ（Ｎ）を外部回路に出力するようにする。この時、カウンタ１２は、図３に示すように、基準時間０ｓから遅延時間４ｓが経過した後に、遅延信号Ｓ（Ｎ）をハイ信号にして外部回路に出力している。また、クロック信号がカウンタ１２を回避してカウンタ１３に直接入力し、そのクロック信号に基づいて例えばカウンタ１３のＭ−１段目のＦＦが遅延信号Ｓ（Ｍ−１）を外部回路に出力するようにする。この時、カウンタ１３は、図３に示すように、基準時間０ｓから遅延時間２ｓが経過した後に、遅延信号Ｓ（Ｍ−１）をハイ信号にして外部回路に出力している。
【００２１】
また、2種類の遅延時間が所定時間差をもってカウント開始される場合、スイッチ１５がオフし、スイッチ１４もオフする。ＯＳＣ１１がクロック信号を出力し、そのクロック信号がカウンタ１２に入力し、そのクロック信号に基づいて例えばカウンタ１２のＮ段目のＦＦが遅延信号Ｓ（Ｎ）を外部回路に出力するようにする。この時、カウンタ１２は、図３に示すように、基準時間０ｓから遅延時間４ｓが経過した後に、遅延信号Ｓ（Ｎ）をハイ信号にして外部回路に出力している。また、基準時間０ｓから所定時間が経過すると、スイッチ１４がオンする。よって、カウンタ１２とカウンタ１３とは、並列接続される。クロック信号がカウンタ１２を回避してカウンタ１３に直接入力し、そのクロック信号に基づいて例えばカウンタ１３のＭ−１段目のＦＦが遅延信号Ｓ（Ｍ−１）を外部回路に出力するようにする。この時、カウンタ１３は、図３に示すように、基準時間０ｓから所定時間が経過してさらに遅延時間２ｓが経過した後に、遅延信号Ｓ（Ｍ−１）をハイ信号にして外部回路に出力している。
【００２２】
このようにすると、２種類の遅延時間が同時にカウント開始されても所定時間差をもってカウント開始されても、カウンタ１２とカウンタ１３とがそれぞれ遅延時間をカウントするので、遅延回路は２種類の遅延時間をカウントすることができる。
【００２３】
次に、前述の遅延時間よりも相対的に長い遅延時間をカウントする時の動作について説明する。
【００２４】
スイッチ１５がオンし、スイッチ１４がオフする。よって、カウンタ１２とカウンタ１３とは、直列接続され、一つのカウンタになる。ＯＳＣ１１がクロック信号を出力し、そのクロック信号がカウンタ１２に入力し、そのクロック信号に基づいて例えばカウンタ１３のＭ段目のＦＦが遅延信号Ｓ（Ｍ）を外部回路に出力するようにする。この時、基準時間からカウンタ１２の１段目のＦＦの遅延信号Ｓ（１）がハイ信号になるまでの時間すなわち基準時間からのカウンタ１２の１段目のＦＦによる遅延時間がｄ×１になっているとすると、カウンタ１２のＮ段目のＦＦによる遅延時間はｄ×２(N-1)になる。このカウンタ１２のＮ段目のＦＦの遅延信号Ｓ（Ｎ）は、スイッチ１５を介してカウンタ１３の１段目のＦＦに入力される。よって、カウンタ１３のＭ段目のＦＦによる遅延時間はｄ×２(N+M-1)になる。例えば、Ｎ＝５、Ｍ＝５、ｄ＝０．２５Ｓとすると、カウンタ１２のＮ段目のＦＦによる遅延時間は４Ｓになり、カウンタ１３のＭ段目のＦＦによる遅延時間は１２８Ｓになる。
【００２５】
このようにすると、カウンタ１２及びカウンタ１３の両方が一つのカウンタとして使用されるので、その分、カウンタが１つ使用される時よりも基準時間からの遅延時間が長くなり、遅延回路は相対的に長い遅延時間をカウントすることができる。
【００２６】
ここで、上記のような遅延回路は、２つのカウンタの接続を切り替えることにより、カウンタ１２及びカウンタ１３が並列接続されて２種類の遅延時間が同時にカウント開始されても所定時間差をもってカウント開始されてもよく、カウンタ１２及びカウンタ１３が直列接続されて相対的に長い遅延時間がカウントされてもよくなる。よって、２つよりも多くのカウンタが不要になり、回路規模が小さくなる。
【００２７】
次に、遅延回路が遅延信号を外部回路に出力する場合、外部回路が通常状態のときの遅延時間よりもテスト状態の遅延時間を短くする時の動作について説明する。
【００２８】
外部回路が通常状態であるとすると、遅延回路は遅延時間が相対的に長くなるよう遅延信号を出力しているとする。この時、スイッチ１５がオンし、スイッチ１４がオフしている。よって、カウンタ１２とカウンタ１３とは、直列接続され、一つのカウンタになっている。ＯＳＣ１１がクロック信号を出力し、そのクロック信号がカウンタ１２に入力し、そのクロック信号に基づいて例えばカウンタ１３のＭ段目のＦＦが遅延信号Ｓ（Ｍ）を外部回路に出力するようにする。この時、カウンタ１３のＭ段目のＦＦによる遅延時間はｄ×２(N+M-1)になっている。
【００２９】
その後、外部回路がテスト状態になると、遅延回路は遅延時間が相対的に短くなるよう遅延信号を出力する。この時、スイッチ１５がオフし、スイッチ１４がオンする。よって、カウンタ１２とカウンタ１３とは、並列接続される。ＯＳＣ１１がクロック信号を出力し、そのクロック信号がカウンタ１２を回避してカウンタ１３に直接入力し、そのクロック信号に基づいて例えばカウンタ１３のＭ段目のＦＦが遅延信号Ｓ（Ｍ）を外部回路に出力するようにする。この時、カウンタ１３のＭ段目のＦＦによる遅延時間はｄ×２(M-1)になっている。
【００３０】
このようにすると、外部回路がテスト状態のときの遅延時間が、通常状態のときの遅延時間よりも例えばｄ・２N短くなる。よって、遅延回路及び外部回路を搭載する装置のテスト時間が短くなる。例えば、Ｎ＝５、Ｍ＝５、ｄ＝０．２５Ｓとすると、外部回路が通常状態の時、遅延時間はｄ×２(N+M-1)＝１２８Ｓになり、外部回路がテスト状態の時、遅延時間はｄ×２(M-1)＝４Ｓになる。よって、テスト時間が１２４Ｓ短くなる。
【００３１】
上記の遅延回路及び外部回路は、例えば、バッテリ装置内部におけるバッテリの充放電を制御する充放電制御回路に搭載される。図４は、バッテリ装置及び充放電制御回路を示す図である。
【００３２】
バッテリ装置は、バッテリ２１、スイッチ２４及び充放電制御回路３０を備え、端子２２及び端子２３を備えている。また、充放電制御回路３０は、過充電検出回路３１、遅延回路３２、過放電検出回路３３、遅延回路３４、過電流検出回路３５、遅延回路３６及びロジック回路３７を備えている。
【００３３】
端子２２と端子２３との間には、バッテリ２１を充電する充電器または負荷が接続される。過充電検出回路３１は、バッテリ２１の電圧が充電可能な上限電圧以上になると、過充電信号を遅延回路３２に出力する。その後、遅延回路３２は、バッテリ２１の過充電状態を確定するための所定時間が経過すると、ハイ信号をロジック回路３７に出力する。また、過放電検出回路３３は、バッテリ２１の電圧が放電可能な下限電圧未満になると、過放電信号を遅延回路３４に出力する。その後、遅延回路３４は、バッテリ２１の過放電状態を確定するための所定時間が経過すると、ハイ信号をロジック回路３７に出力する。また、過電流検出回路３５は、スイッチ２４の電流が駆動可能な上限電流以上になると、過電流信号を遅延回路３６に出力する。その後、遅延回路３６は、バッテリ２１の過電流状態を確定するための所定時間が経過すると、ハイ信号をロジック回路３７に出力する。ハイ信号が入力されたロジック回路３７はスイッチ２４を制御し、スイッチ２４はオフに制御され、バッテリ２１の充電電流または放電電流が停止する。
【００３４】
なお、カウンタ１２の段数とカウンタ１３の段数とは、等しくなっているが、異なるようにしてもよい。
【００３５】
また、カウンタが、２つ設けられているが、回路規模を大きくして３つ設けられてもよい。この時、カウンタの数にあわせてスイッチが設けられる。このようにすると、遅延回路は、２種類でなくて３種類の遅延時間をカウントすることができる。
【図面の簡単な説明】
【００３６】
【図１】遅延回路を示す図である。
【図２】カウンタを示す図である。
【図３】遅延信号を示す図である。
【図４】バッテリ装置及び充放電制御回路を示す図である。
【図５】従来の遅延回路を示す図である。
【符号の説明】
【００３７】
１１・・・ＯＳＣ          １２、１３・・・カウンタ          １４、１５・・・スイッチ
【図１】
2008177638.tif 000003
【図２】
2008177638.tif 000004
【図３】
2008177638.tif 000005
【図４】
2008177638.tif 000006
【図５】
2008177638.tif 000007