(57)【要約】【課題】電極パッド直下の半導体基板内領域を使うことなく、電極パッド下に受けたダメージが回路素子に影響を及ぼしている可能性があるか否かを電気的に検査する。【解決手段】電極パッドとして、回路素子に接続されている回路素子用電極パッド１７と、回路素子及び回路素子用電極パッド１７とは絶縁されている検査用電極パッド１７ａを備えている。回路素子用電極パッド１７下を通り、回路素子及び回路素子用電極パッド１７とは絶縁され、検査用電極パッド１７ａと接続されている検査用配線１１−３ａを備えている。回路素子用電極パッド１７にプローブ針が接触された後に検査用配線１１−３ａの抵抗値や層間絶縁膜の容量値、耐圧又はリーク電流を測定し、その測定値を回路素子用電極パッド１７にプローブ針が接触される前の初期値と比較して回路素子用電極パッド１７下のダメージを検査する。【選択図】図１
2008235485.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップ領域がダイシングラインを挟んでマトリクス状に配置され、それらのチップ領域で半導体基板に回路素子が形成され、その半導体基板上に２層以上のメタル配線層構造を備え、所定の位置でメタル配線層上の絶縁膜に形成されたパッド開口部で上方から見て露出しているメタル配線層部分が電極パッドを構成している半導体ウエハにおいて、
前記電極パッドとして、前記回路素子に接続されている回路素子用電極パッドと、前記回路素子及び前記回路素子用電極パッドとは絶縁されている検査用電極パッドを備え、
前記回路素子用電極パッド下を通り、前記回路素子及び前記回路素子用電極パッドとは絶縁され、前記検査用電極パッドと接続されている検査用配線を備えていることを特徴とする半導体ウエハ。
【請求項２】
前記検査用配線の前記回路素子用電極パッド下に配置された部分は同一平面内で蛇行している請求項１に記載の半導体ウエハ。
【請求項３】
前記検査用配線の前記回路素子用電極パッド下に配置された部分は同一平面内で渦巻状に形成されている請求項１に記載の半導体ウエハ。
【請求項４】
前記検査用配線の前記回路素子用電極パッド下に配置された部分は同一平面内で複数本に分かれている請求項１に記載の半導体ウエハ。
【請求項５】
３層以上のメタル配線構造を備え、前記検査用配線は１つの前記回路素子用電極パッド下で複数層に配置されている請求項１から４のいずれか一項に記載の半導体ウエハ。
【請求項６】
複数層に配置された前記検査用配線は互いに異なる前記検査用電極パッドに接続されている請求項５に記載の半導体ウエハ。
【請求項７】
３層以上のメタル配線構造を備え、前記検査用配線の前記回路素子用電極パッド下に配置された部分は上層側メタル配線層と下層側メタル配線層がビアホールにより接続されて上下方向に蛇行している請求項１に記載の半導体ウエハ。
【請求項８】
前記検査用電極パッドは前記チップ領域内の四隅に配置されている請求項１から７のいずれか一項に記載の半導体ウエハ。
【請求項９】
前記検査用電極パッドは前記ダイシングラインに配置されている請求項１から７のいずれか一項に記載の半導体ウエハ。
【請求項１０】
前記検査用配線の両端にそれぞれ前記検査用電極パッドが接続されている請求項１から９のいずれか一項に記載の半導体ウエハ。
【請求項１１】
請求項１から１０のいずれか一項に記載の半導体ウエハを用い、前記回路素子用電極パッドにプローブ針を接触させた後に、前記回路素子用電極パッド及びそれに接続された配線と前記検査用配線の間の容量値、耐圧又はリーク電流を測定し、その容量値、耐圧又はリーク電流を前記回路素子用電極パッド、前記検査用配線間の容量値、耐圧又はリーク電流の初期値と比較して、前記回路素子用電極パッド下のダメージを検査する半導体ウエハの電極パッド下ダメージ検査方法。
【請求項１２】
請求項６に記載の半導体ウエハを用い、前記回路素子用電極パッドにプローブ針を接触させた後に、互いに異なる層に配置された前記検査用配線、検査用配線間の容量値、耐圧又はリーク電流を測定し、その容量値、耐圧又はリーク電流を前記検査用配線、検査用配線間の容量値、耐圧又はリーク電流の初期値と比較して、前記回路素子用電極パッド下のダメージを検査する半導体ウエハの電極パッド下ダメージ検査方法。
【請求項１３】
請求項１０に記載の半導体ウエハを用い、前記回路素子用電極パッドにプローブ針を接触させた後に、前記検査用配線の両端にそれぞれ接続された前記検査用電極パッド、検査用電極パッド間の抵抗値を測定し、その抵抗値を前記検査用電極パッド、検査用電極パッド間の抵抗値の初期値と比較して、前記回路素子用電極パッド下のダメージを検査する半導体ウエハの電極パッド下ダメージ検査方法。
【請求項１４】
請求項１から１０のいずれか一項に記載の前記半導体ウエハから前記チップ領域を切り出してなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ、半導体ウエハの電極パッド下ダメージ検査方法、及び半導体ウエハからチップ領域を切り出してなる半導体装置に関し、特に、複数のチップ領域がダイシングラインを挟んでマトリクス状に配置され、それらのチップ領域で半導体基板に回路素子が形成され、その半導体基板上に２層以上のメタル配線層構造を備え、所定の位置でメタル配線層上の絶縁膜に形成されたパッド開口部内部で上方から見て露出しているメタル配線層部分が電極パッドを構成している半導体ウエハ、その半導体ウエハの電極パッド下ダメージ検査方法、及びその半導体ウエハからチップ領域を切り出してなる半導体装置に関するものである。
【背景技術】
【０００２】
半導体集積回路の微細化及び高集化にともない、半導体チップ面積を有効に活用するために、電極パッド下に入出力回路等の回路素子が配置されるようになってきた。
図１３は従来の半導体装置の電極パッド近傍を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。ここでは４層メタル配線構造の例を説明する。
【０００３】
半導体基板３の表面側に回路素子を構成するＮ型拡散層４が形成されている。半導体基板３上にＢＰＳＧ（boro-phospho silicate glass）膜５、１層目層間絶縁膜７−１、２層目層間絶縁膜７−２、３層目層間絶縁膜７−３、最終保護膜９が順次積層されている。
【０００４】
ＢＰＳＧ膜５上に１層目メタル配線層１１−１が形成されている。１層目メタル配線層１１−１は、Ｎ型拡散層４の上方に配置されており、ＢＰＳＧ膜５に形成されたスルーホール１３−１を介してＮ型拡散層４と電気的に接続されている。１層目層間絶縁膜７−１は１層目メタル配線層１１−１を覆ってＢＰＳＧ膜５上に形成されている。
【０００５】
１層目層間絶縁膜７−１上に２層目メタル配線層１１−２が形成されている。２層目メタル配線層１１−２は、１層目メタル配線層１１−１の上方に配置されており、１層目層間絶縁膜７−１に形成されたスルーホール１３−２を介して１層目メタル配線層１１−１と電気的に接続されている。２層目層間絶縁膜７−２は２層目メタル配線層１１−２を覆って１層目層間絶縁膜７−１上に形成されている。
【０００６】
２層目層間絶縁膜７−２上に３層目メタル配線層１１−３が形成されている。３層目メタル配線層１１−３は、２層目メタル配線層１１−２の上方に配置されており、２層目層間絶縁膜７−２に形成されたスルーホール１３−３を介して２層目メタル配線層１１−２と電気的に接続されている。３層目層間絶縁膜７−３は３層目メタル配線層１１−３を覆って２層目層間絶縁膜７−２上に形成されている。
【０００７】
３層目層間絶縁膜７−３上に４層目メタル配線層１１−４が形成されている。４層目メタル配線層１１−４は、３層目メタル配線層１１−３の上方に配置されており、３層目層間絶縁膜７−３に形成されたスルーホール１３−４を介して３層目メタル配線層１１−３と電気的に接続されている。最終保護膜９は４層目メタル配線層１１−４を覆って３層目層間絶縁膜７−３上に形成されている。
【０００８】
４層目メタル配線層１１−４上の最終保護膜９の所定の位置にパッド開口部１５が形成されている。パッド開口部１５で上方から見て露出している４層目メタル配線層１１−４の部分が電極パッド１７を構成する。電極パッド１７は、Ｎ型拡散層４の上方に配置されており、スルーホール１３−１，１３−２，１３−３，１３−４及びメタル配線層１１−１，１１−２，１１−３，１１−４を介してＮ型拡散層４と電気的に接続されている。このように、電極パッド１７の下方にＮ型拡散層４、すなわち回路素子が配置されている。
【０００９】
多層配線構造を用いるにあたって、配線遅延の影響を少なくするため、上下層配線間の層間絶縁膜として、低誘電体が使用される。
しかし、低誘電体からなる絶縁膜は機械的な強度が弱く、テスト時のプロービングによる衝撃やパッケージング時のワイヤボンディングによりダメージを受け、電極パッド下に配置された回路素子に悪影響を及ぼすという問題があった。これらのダメージを与えにくくするために色々な電極パッド下の構造が考えられている（例えば特許文献１〜１２を参照。）。
【００１０】
また、プロービング時の針形状、針圧、オーバードライブ量などを管理することによって回路素子がダメージを受けにくくする方法もとられるが、例えばプロービング時に針先に異物が付着すことにより電極パッドへのダメージが大きくなり、回路素子に悪影響を及ぼすことがある。
これらの従来技術は電極パッド下にダメージが入りにくくすることが目的であり、ダメージが無いことを直接確認するものではない。
【００１１】
一般に、電極パッド下にダメージが入っているかの検査は膜の剥離等の物理的な解析によって行なわれる。
また、半導体基板の内部に応力がかかる部分のダメージを電気的に検査する方法として、半導体基板内にＰＮ接合を有し、逆方向電圧対逆方向電流特性のソフトなブレークダウンによるリーク電流を検出する方法が考えられている（例えば特許文献１３を参照。）。
しかし、特許文献１３に開示されたダメージ検査方法では、電極パッド下の半導体基板にテストに用いるＰ型半導体領域及びＮ型半導体領域を備えているので、電極パッド下の半導体基板に他の回路素子を配置することができないという問題があった。
【００１２】
【特許文献１】特開２００５−３０３２７９号公報
【特許文献２】特開２００５−３２７７６３号公報
【特許文献３】特開２００５−２８６２６６号公報
【特許文献４】特開２００４−０６３５４０号公報
【特許文献５】特開２００１−３０８１００号公報
【特許文献６】特開２００１−２６７３２３号公報
【特許文献７】特開平１１−３０７６０１号公報
【特許文献８】特第３１２１３１１号公報
【特許文献９】特開２００５−２５２２３０号公報
【特許文献１０】特開２００５−２５１８３１号公報
【特許文献１１】特開２００５−２３６１２８号公報
【特許文献１２】特開昭６２−１８３１３４号公報
【特許文献１３】特開２０００−２６９２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで本発明は、電極パッド直下の半導体基板内領域を使うことなく、電極パッド下に受けたダメージが回路素子に影響を及ぼしている可能性があるか否かを電気的に検査することができる半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明に係る半導体ウエハは、複数のチップ領域がダイシングラインを挟んでマトリクス状に配置され、それらのチップ領域で半導体基板に回路素子が形成され、その半導体基板上に２層以上のメタル配線層構造を備え、所定の位置でメタル配線層上の絶縁膜に形成されたパッド開口部で上方から見て露出しているメタル配線層部分が電極パッドを構成している半導体ウエハであって、上記電極パッドとして、上記回路素子に接続されている回路素子用電極パッドと、上記回路素子及び上記回路素子用電極パッドとは絶縁されている検査用電極パッドを備え、上記回路素子用電極パッド下を通り、上記回路素子及び上記回路素子用電極パッドとは絶縁され、上記検査用電極パッドと接続されている検査用配線を備えているものである。
回路素子用電極パッドへのプローブ針の接触に起因して回路素子用電極パッド下の層にダメージが発生したとき、回路素子用電極パッド下に配置されている検査用配線部分や、回路素子用電極パッドと検査用配線の間の絶縁膜もダメージを受ける。
【００１５】
本発明の半導体ウエハにおいて、上記検査用配線の上記回路素子用電極パッド下に配置された部分は同一平面内で蛇行している例を挙げることができる。
また、上記検査用配線の上記回路素子用電極パッド下に配置された部分は同一平面内で渦巻状に形成されているようにしてもよい。
また、上記検査用配線の上記回路素子用電極パッド下に配置された部分は同一平面内で複数本に分かれているようにしてもよい。
【００１６】
また、３層以上のメタル配線構造を備え、上記検査用配線は１つの上記回路素子用電極パッド下で複数層に配置されている例を挙げることができる。ここで、回路素子用電極パッドへのプローブ針の接触に起因して回路素子用電極パッド下の層にダメージが発生したとき、回路素子用電極パッド下に配置されている検査用配線部分と、回路素子用電極パッドと検査用配線の間の絶縁膜に加えて、互いに異なる層の検査用配線、検査用配線間の絶縁膜もダメージを受ける。
さらに、この態様において、複数層に配置された上記検査用配線は互いに異なる上記検査用電極パッドに接続されている例を挙げることができる。ただし、複数層に配置された上記検査用配線は同一の検査用電極パッドに接続されていてもよい。本願特許請求の範囲及び本明細書において、「互いに異なる検査用電極パッド」は電気的に絶縁されているものとする。また、「同一の検査用電極パッド」には同電位の複数の検査用電極パッドも含む。
【００１７】
また、３層以上のメタル配線構造を備え、上記検査用配線の上記回路素子用電極パッド下に配置された部分は上層側メタル配線層と下層側メタル配線層がビアホールにより接続されて上下方向に蛇行している例を挙げることができる。
【００１８】
また、検査用電極パッドがチップ領域内に配置されている場合、上記検査用電極パッドは上記チップ領域内の四隅に配置されている例を挙げることができる。ただし、検査用電極パッドの配置位置はチップ領域内の四隅とは異なる位置のチップ領域内であってもよい。
また、上記検査用電極パッドは上記ダイシングラインに配置されている例を挙げることができる。
また、上記検査用配線の両端にそれぞれ上記検査用電極パッドが接続されている例を挙げることができる。
【００１９】
本発明に係る電極パッド下ダメージ検査方法の第１局面は、本発明の半導体ウエハを用い、上記回路素子用電極パッドにプローブ針を接触させた後に、上記回路素子用電極パッド及びそれに接続された配線と上記検査用配線の間の容量値、耐圧又はリーク電流を測定し、その容量値、耐圧又はリーク電流を上記回路素子用電極パッド、上記検査用配線間の容量値、耐圧又はリーク電流の初期値と比較して、上記回路素子用電極パッド下のダメージを検査する。
本願特許請求の範囲及び本明細書において、上記回路素子用電極パッド及びそれに接続された配線と上記検査用配線の間の容量値、耐圧又はリーク電流の初期値は設計値である。なお、回路素子用電極パッド及びそれに接続された配線と検査用配線の間の容量値、耐圧又はリーク電流の測定は、チップ領域１の電気的特性のテスト前であってもよいし、そのテスト後であってもよい。
【００２０】
本発明に係る電極パッド下ダメージ検査方法の第２局面は、本発明の半導体ウエハであって３層以上のメタル配線構造を備え、上記検査用配線は１つの上記回路素子用電極パッド下で複数層に配置されており、かつそれらの検査用配線は互いに異なる上記検査用電極パッドに接続されているものを用い、上記回路素子用電極パッドにプローブ針を接触させた後に、互いに異なる層に配置された上記検査用配線間、検査用配線間の容量値、耐圧又はリーク電流を測定し、その容量値、耐圧又はリーク電流を上記検査用配線、検査用配線間の容量値、耐圧又はリーク電流の初期値と比較して、上記回路素子用電極パッド下のダメージを検査する。
本願特許請求の範囲及び本明細書において、上記検査用配線間の容量値、耐圧又はリーク電流の初期値には、設計値と、回路素子用電極パッドにプローブ針を接触させる前の測定値を含む。なお、検査用配線、検査用配線間の容量値、耐圧又はリーク電流の測定は、チップ領域１の電気的特性のテスト前であってもよいし、そのテスト後であってもよい。
【００２１】
本発明に係る電極パッド下ダメージ検査方法の第３局面は、本発明の半導体ウエハであって上記検査用配線の両端にそれぞれ上記検査用電極パッドが接続されているものを用い、上記回路素子用電極パッドにプローブ針を接触させた後に、上記検査用配線の両端にそれぞれ接続された上記検査用電極パッド、検査用電極パッド間の抵抗値を測定し、その抵抗値を上記検査用電極パッド、検査用電極パッド間の抵抗値の初期値と比較して、上記回路素子用電極パッド下のダメージを検査する。
本願特許請求の範囲及び本明細書において、上記検査用電極パッド、検査用電極パッド間の抵抗値の初期値には、設計値と、回路素子用電極パッドにプローブ針を接触させる前の測定値を含む。なお、検査用電極パッド、検査用電極パッド間の抵抗値の測定は、チップ領域１の電気的特性のテスト前であってもよいし、そのテスト後であってもよい。
【００２２】
本発明に係る半導体装置は、本発明の半導体ウエハから上記チップ領域を切り出してなるものである。
上記検査用電極パッドが上記チップ領域内に配置されている、例えば上記チップ領域内の四隅に配置されている構成の本発明の半導体ウエハから切り出した半導体チップでは、上記検査用配線及び上記検査用電極パッドが残存している。
上記検査用電極パッドが上記ダイシングラインに配置されている構成の本発明の半導体ウエハから切り出した半導体チップでは、上記検査用配線が残存し、チップ断面に上記検査用配線の断面が露出している。
【発明の効果】
【００２３】
本発明の半導体ウエハでは、電極パッドとして、回路素子に接続されている回路素子用電極パッドと、回路素子及び回路素子用電極パッドとは絶縁されている検査用電極パッドを備え、回路素子用電極パッド下を通り、回路素子及び回路素子用電極パッドとは絶縁され、検査用電極パッドと接続されている検査用配線を備えているようにした。
本発明の電極パッド下ダメージ検査方法の第１局面では、本発明の半導体ウエハを用い、回路素子用電極パッドにプローブ針を接触させた後に、回路素子用電極パッド及びそれに接続された配線と検査用配線の間の容量値、耐圧又はリーク電流を測定し、その容量値、耐圧又はリーク電流を回路素子用電極パッド、検査用配線間の容量値、耐圧又はリーク電流の初期値と比較して、回路素子用電極パッド下のダメージを検査するようにした。
回路素子用電極パッドへのプローブ針の接触に起因して回路素子用電極パッド下の層にダメージが発生したとき、回路素子用電極パッド下に配置されている検査用配線部分や、回路素子用電極パッドと検査用配線の間の絶縁膜もダメージを受ける。このとき、回路素子用電極パッドにプローブ針が接触される前後で回路素子用電極パッド、検査用配線間の容量値、耐圧及びリーク電流は変化する。回路素子用電極パッドにプローブ針が接触された後の回路素子用電極パッド、検査用配線間の容量値、耐圧又はリーク電流を初期値と比較することにより、回路素子用電極パッド直下の半導体基板内領域を使うことなく、回路素子用電極パッド下のダメージを電気的に検査することができる。
【００２４】
本発明の半導体ウエハにおいて、検査用配線の回路素子用電極パッド下に配置された部分は、同一平面内で蛇行していたり、同一平面内で渦巻状に形成されていたり、同一平面内で複数本に分かれていたりすれば、回路素子用電極パッド寸法に比べて細い検査用配線を回路素子用電極パッド下の広範囲に配置することができる。回路素子用電極パッド下に配置された検査用配線部分の線幅を細くすることにより、回路素子用電極パッドへのプローブ針の接触に起因して回路素子用電極パッド下の層に過度のダメージが発生したときに検査用配線の一部分が断線されるようにすることができ、回路素子用電極パッド下のダメージを検査しやすくなる。
【００２５】
また、３層以上のメタル配線構造を備え、検査用配線は１つの回路素子用電極パッド下で複数層に配置されているようにすれば、回路素子用電極パッド下の複数層で回路素子用電極パッド下のダメージを電気的に検査することができる。
この態様において、複数層に配置された検査用配線は互いに異なる検査用電極パッドに接続されているようにすれば、上下層の２つの検査用電極パッドの間の層間絶縁膜ごとや、互いに異なる検査用配線ごとについてダメージを電気的に検査することができる。
【００２６】
本発明の電極パッド下ダメージ検査方法の第２局面では、本発明の半導体ウエハであって３層以上のメタル配線構造を備え、検査用配線は１つの回路素子用電極パッド下で複数層に配置されており、かつそれらの検査用配線は互いに異なる検査用電極パッドに接続されているものを用い、上記回路素子用電極パッドにプローブ針を接触させた後に、互いに異なる層に配置された検査用配線、検査用配線間の容量値、耐圧又はリーク電流を測定し、その容量値、耐圧又はリーク電流を検査用配線、検査用配線間の容量値、耐圧又はリーク電流の初期値と比較して、回路素子用電極パッド下のダメージを検査するようにしたので、上下層の２つの検査用電極パッドの間の層間絶縁膜ごとや、互いに異なる層の検査用配線ごとについてダメージを電気的に検査することができる。これにより、回路素子用電極パッド直下の半導体基板内領域を使うことなく、回路素子用電極パッド下のダメージを電気的に検査することができる。
【００２７】
また、本発明の半導体ウエハにおいて、３層以上のメタル配線構造を備え、検査用配線の回路素子用電極パッド下に配置された部分は上層側メタル配線層と下層側メタル配線層がビアホールにより接続されて上下方向に蛇行しているようにしても、検査用配線を用いて回路素子用電極パッド下のダメージを検査できる。
【００２８】
また、検査用電極パッドはチップ領域内の四隅に配置されているようにすれば、一般にチップ領域ではその四隅には回路素子用電極パッドが配置されていないので、チップ領域内の四隅を有効に利用してチップ領域の面積を大きくすることなくチップ領域に検査用電極パッドを配置することができる。
【００２９】
また、検査用電極パッドはダイシングラインに配置されているようにすれば、チップ領域の面積を大きくすることなく、半導体ウエハに検査用電極パッドを配置することができる。
【００３０】
また、検査用配線の両端にそれぞれ検査用電極パッドが接続されているようにすれば、それらの検査用電極パッド間の抵抗値、すなわち検査用配線の抵抗値を測定することができるようになる。
本発明の電極パッド下ダメージ検査方法の第３局面では、本発明の半導体ウエハであって検査用配線の両端にそれぞれ検査用電極パッドが接続されているものを用い、回路素子用電極パッドにプローブ針を接触させた後に、検査用配線の両端にそれぞれ接続された検査用電極パッド、検査用電極パッド間の抵抗値を測定し、その抵抗値を検査用電極パッド、検査用電極パッド間の抵抗値の初期値と比較して、回路素子用電極パッド下のダメージを検査するようにしたので、回路素子用電極パッド直下の半導体基板内領域を使うことなく、回路素子用電極パッド下のダメージを電気的に検査することができる。
【発明を実施するための最良の形態】
【００３１】
図１は半導体ウエハの一実施例を概略的に示す図であり、（Ａ）は最終保護膜の図示を省略して１つのチップ領域の角部分近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は検査用配線を示す平面図である。図２はこの実施例の１つのチップ領域における検査用電極パッド及び検査用配線の配置を示す平面図である。この実施例では本発明の半導体ウエハを４層メタル配線構造に適用した。
【００３２】
半導体ウエハに複数のチップ領域１がダイシングライン２をマトリクス状に配置されている。チップ領域１において、半導体基板３の表面側に回路素子を構成するＮ型拡散層４が形成されている。半導体基板３上にＢＰＳＧ膜５、１層目層間絶縁膜７−１、２層目層間絶縁膜７−２、３層目層間絶縁膜７−３、最終保護膜９が順次積層されている。
【００３３】
ＢＰＳＧ膜５上に１層目メタル配線層１１−１が形成されている。１層目メタル配線層１１−１は、Ｎ型拡散層４の上方に配置されており、ＢＰＳＧ膜５に形成されたスルーホール１３−１を介してＮ型拡散層４と電気的に接続されている。１層目層間絶縁膜７−１は１層目メタル配線層１１−１を覆ってＢＰＳＧ膜５上に形成されている。
【００３４】
１層目層間絶縁膜７−１上に２層目メタル配線層１１−２が形成されている。２層目メタル配線層１１−２は、１層目メタル配線層１１−１の上方に配置されており、１層目層間絶縁膜７−１に形成されたスルーホール１３−２を介して１層目メタル配線層１１−１と電気的に接続されている。２層目層間絶縁膜７−２は２層目メタル配線層１１−２を覆って１層目層間絶縁膜７−１上に形成されている。
【００３５】
２層目層間絶縁膜７−２上に３層目メタル配線層１１−３と検査用配線１１−３ａが形成されている。
３層目メタル配線層１１−３は、後述する回路素子用電極パッド１７下の領域とは異なる位置で２層目メタル配線層１１−２の上方に配置されており、２層目層間絶縁膜７−２に形成されたスルーホール１３−３を介して２層目メタル配線層１１−２と電気的に接続されている。
検査用配線１１−３ａは３層目メタル配線層１１−３とは絶縁されている。検査用配線１１−３ａの配置等については後述で詳細に説明する。
３層目層間絶縁膜７−３は３層目メタル配線層１１−３及び検査用配線１１−３ａを覆って２層目層間絶縁膜７−２上に形成されている。
【００３６】
３層目層間絶縁膜７−３上に４層目メタル配線層１１−４が形成されている。４層目メタル配線層１１−４は、３層目メタル配線層１１−３及び検査用配線１１−３ａの上方に配置されており、３層目層間絶縁膜７−３に形成されたスルーホール１３−４を介して３層目メタル配線層１１−３と電気的に接続されている。４層目メタル配線層１１−４の一部分は回路素子用電極パッド１７を構成する。また、チップ領域１の角部近傍で、３層目層間絶縁膜７−３上に、４層目メタル配線層１１−４とは絶縁された４層目メタル配線層１１−４ａが形成されている。４層目メタル配線層１１−４ａの一部分は検査用電極パッド１７ａを構成する。最終保護膜９は４層目メタル配線層１１−４，１１−４ａを覆って３層目層間絶縁膜７−３上に形成されている。
【００３７】
４層目メタル配線層１１−４，１１−４ａ上の最終保護膜９の所定の位置にパッド開口部１５が形成されている。上方から見て、パッド開口部１５で露出している４層目メタル配線層１１−４の部分が回路素子用電極パッド１７を構成する。また、パッド開口部１５で露出している４層目メタル配線層１１−４ａの部分が検査用電極パッド１７ａを構成する。回路素子用電極パッド１７は、Ｎ型拡散層４の上方に配置されており、スルーホール１３−１，１３−２，１３−３，１３−４及びメタル配線層１１−１，１１−２，１１−３，１１−４を介してＮ型拡散層４と電気的に接続されている。このように、電極パッド１７の下方にＮ型拡散層４、すなわち回路素子が配置されている。
【００３８】
検査用配線１１−３ａの配置について説明する。検査用配線１１−３ａはチップ領域の１辺近傍に配列された複数の回路素子用電極パッド１７下の領域にまたがって配置されている。検査用配線１１−３ａの両端部はそれぞれチップ領域１の角部近傍に配置されている。検査用配線１１−３ａの端部は、３層目層間絶縁膜７−３に形成されたスルーホール１３−４ａを介して、チップ領域１の角部近傍に配置された検査用電極パッド１７ａと電気的に接続されている。検査用配線１１−３ａの回路素子用電極パッド１７下に配置された部分は同一平面内で蛇行している。
検査用配線１１−３ａ及び検査用電極パッド１７ａは、回路素子並びにそれに接続されたメタル配線層１１−１，１１−２，１１−３，１１−４及び回路素子用電極パッド１７とは絶縁されている。
図２に示すように、チップ領域１の隣り合う辺の近傍に配置された２本の検査用配線１１−３ａはチップ領域１の角部近傍で検査用電極パッド１７ａを共有している。
【００３９】
図３は、図１の一実施例にプローブ針を接触させたときの状態を概略的に示す図であり、（Ａ）は最終保護膜の図示を省略して１つのチップ領域の角部分近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は検査用配線を示す平面図である。図４は、電極パッド下ダメージ検査方法の第１局面及び第３局面の一実施例を説明するための、回路素子用電極パッド１７及び検査用電極パッド１７ａにプローブ針を接触させるときの工程を概略的に示す断面図である。
【００４０】
まず、電極パッド下ダメージ検査方法の第３局面の実施例について説明する。
図４（Ａ）に示すように、回路素子用電極パッド１７上にプローブ針１９を配置し、検査用電極パッド１７ａ上にプローブ針１９ａを配置する。
【００４１】
図４（Ｂ）に示すように、プローブ針１９，１９ａを半導体ウエハに接近する側へ移動させて、検査用電極パッド１７ａにプローブ針１９ａを接触させる。このとき、プローブ針１９は回路素子用電極パッド１７に接触していない。この状態で、検査用配線１１−３ａの抵抗値を測定し、その抵抗値を初期抵抗値とする。この状態では、回路素子用電極パッド１７にはプローブ針１９は接触していないので、回路素子用電極パッド１７下に配置された検査用配線１１−３ａにはダメージがなく、検査用電極パッド１７ａ、１７ａ間の初期抵抗値、すなわち検査用配線１１−３ａの初期抵抗値を確実に測定することができる。
【００４２】
図４（Ｃ）に示すように、プローブ針１９，１９ａを半導体ウエハ側へさらに移動させて、回路素子用電極パッド１７にプローブ針１９を接触させる。プローブ針１９が回路素子用電極パッド１７に接触した後、プローブ針１９，１９ａを半導体ウエハ側へさらに移動させる（オーバードライブ）。オーバードライブ時にプローブ針１９，１９ａの先端部は図３（Ｃ）中の矢印方向へスライドする。このとき、図３（Ｂ），（Ｃ）に示すように、回路素子用電極パッド１７下の３層目層間絶縁膜７−３にクラック等のダメージ２１が生じることがある。ダメージ２１が生じた場合、ダメージ２１に起因して、回路素子用電極パッド１７下の検査用配線１１−３ａは変形して抵抗値が変化したり、断線したりする。プローブ針１９を回路素子用電極パッド１７に接触させた後、検査用電極パッド１７ａ、１７ａ間の抵抗値、すなわち検査用配線１１−３ａを測定し、その抵抗値を上記初期抵抗値と比較することにより、回路素子用電極パッド１７下のダメージの有無を検査することができる。なお、検査用電極パッド１７ａ、１７ａ間の初期抵抗値は設計値であってもよい。
【００４３】
次に、図３及び図４（Ｃ）を参照して電極パッド下ダメージ検査方法の第１局面の実施例について説明する。
図４（Ｃ）に示すように、検査用電極パッド１７ａにプローブ針１９ａを接触させ、回路素子用電極パッド１７にプローブ針１９を接触させ、さらに上記オーバードライブを行なう。その後、回路素子用電極パッド１７及びメタル配線層１１−２，１１−３と検査用配線１１−３ａの間の容量値、耐圧又はリーク電流を測定する。回路素子用電極パッド１７へのプローブ針１９を接触に起因して回路素子用電極パッド１７下の３層目層間絶縁膜７−３にダメージ２１が生じた場合、上記容量値、耐圧又はリーク電流はダメージ２１が生じる前に比べて変化する。したがって、上記容量値、耐圧又はリーク電流の測定値を初期値（設計値）と比較することにより、回路素子用電極パッド１７下のダメージの有無を検査することができる。
【００４４】
この検査方法の第１局面の実施例では、必ずしもプローブ針１９を回路素子用電極パッド１７に接触させる前にプローブ針１９ａを検査用電極パッド１７ａに接触させる必要はなく、プローブ針１９，１９ａを回路素子用電極パッド１７、検査用電極パッド１７ａに同時に接触させてもよいし、先にプローブ針１９を回路素子用電極パッド１７に接触させてもよい。
また、本発明の検査方法の第１局面では、検査用配線の一端のみが検査用電極パッドに接続されている場合であっても、回路素子用電極パッド、検査用配線間の容量値、耐圧又はリーク電流を測定して、回路素子用電極パッド下のダメージの有無を検査することができる。
【００４５】
図１から図３に示した半導体ウエハの実施例では、検査用電極パッド１７ａはチップ領域１内の角部に配置されているが、本発明の半導体ウエハにおいて検査用電極パッドの配置位置はチップ領域内の角部に限定されるものではなく、チップ領域内のどこでもよい。
【００４６】
また、図５に示すように、検査用電極パッド１７ａをダイシングライン２上に配置してもよい。この構成では、アセンブリ時にチップ領域１を切り出すために半導体ウエハがダイシングライン２で切断され、このとき検査用電極パッド１７ａも切断されるが、検査用電極パッド１７ａは回路素子用電極パッド１７及びチップ領域１の内部回路とは絶縁されているので、チップ領域１の内部回路に悪影響を与えることはない。ダイシングライン２上に検査用電極パッド１７ａを配置することにより、チップ領域１の面積を大きくすることなく、半導体ウエハ上に検査用電極パッド１７ａを配置することができる。
【００４７】
また、１本の検査用配線１１−３ａ上に配置される回路素子用電極パッド１７の個数は任意である。例えば図６に示すように、１本の検査用配線１１−３ａ上に２つの回路素子用電極パッド１７が配置されているようにしてもよい。
また、検査用配線の一端のみに検査用電極パッドが接続されているようにしてもよい。
【００４８】
また、３層以上のメタル配線構造を備えている場合、検査用配線は１つの回路素子用電極パッド下で複数層に配置されていてもよい。例えば図７に示すように、２層目メタル配線層からなる検査用配線１１−２ａと３層目メタル配線層からなる検査用配線１１−３ａを備えているようにしてもよい。検査用配線１１−３ａは図１〜図３を参照して説明した上記実施例と同じ構成である。
検査用配線１１−２ａは２層目メタル配線層１１−２とは絶縁されている。また、検査用配線１１−２ａは検査用配線１１−３ａと電気的に接続されていてもよいし、検査用配線１１−３ａとは絶縁されていてもよい。検査用配線１１−２ａの平面形状は図１（Ｃ）に示した検査用配線１１−３ａと同様である。
【００４９】
検査用配線１１−２ａが検査用配線１１−３ａと電気的に接続されている場合、検査用配線１１−２ａ，１１−３ａで共通の検査用電極パッドを用いることができる。検査用配線１１−２ａ，１１−３ａの両端に検査用電極パッドを接続すれば、回路素子用電極パッドにプローブ針を接触させた後の検査用配線１１−２ａ，１１−３ａの抵抗値を初期値と比較することによって回路素子用電極パッド下のダメージを検査することができる。
【００５０】
また、回路素子用電極パッドにプローブ針を接触させた後の、回路素子用電極パッド１７及びメタル配線層１１−１，１１−２，１１−３と検査用配線１１−２ａ，１１−３ａの間の容量値、耐圧又はリーク電流を初期値と比較することによって回路素子用電極パッド下のダメージを検査することもできる。また、上記容量値、耐圧又はリーク電流の測定は、検査用配線１１−２ａ，１１−３ａの一端のみに検査用電極パッドが接続されている構成であっても行なうことができる。
【００５１】
また、検査用配線１１−２ａと検査用配線１１−３ａは絶縁されている場合、検査用配線１１−２ａ，１１−３ａごとに検査用電極パッドが設けられる。検査用配線１１−２ａ，１１−３ａの両端にそれぞれ検査用電極パッドを接続すれば、回路素子用電極パッドにプローブ針を接触させた後の検査用配線１１−２ａ，１１−３ａの少なくともいずれかの抵抗値を初期値と比較することによって、検査用配線１１−２ａ，１１−３ａのそれぞれの層について、回路素子用電極パッド下のダメージを検査することができる。
【００５２】
また、図７を参照して電極パッド下ダメージ検査方法の第２局面の一実施例を説明すると、検査用配線１１−２ａ，１１−３ａごとに検査用電極パッドが設けられる構造のものを用い、回路素子用電極パッドにプローブ針を接触させた後の、検査用配線１１−２ａと１１−３ａの間の容量値、耐圧又はリーク電流を測定し、その測定値を初期値と比較することによって回路素子用電極パッド下のダメージを検査することができる。
【００５３】
また、電極パッド下ダメージ検査方法の第１局面の実施例によれば、回路素子用電極パッド１７及びメタル配線層１１−３と検査用配線１１−３ａの間の容量値、耐圧又はリーク電流、ならびにメタル配線層１１−１，１１−２と検査用配線１１−２ａの間の容量値、耐圧又はリーク電流のうち少なくともいずれかを測定し、その測定値を初期値と比較することによって回路素子用電極パッド下のダメージを検査することができる。複数の層について上記容量値、耐圧又はリーク電流を測定すれば、いずれの層までダメージが及んでいるかを検査することもできる。
また、図７を参照して説明した上記容量値、耐圧又はリーク電流の測定は、検査用配線１１−２ａ，１１−３ａの一端のみに検査用電極パッドが接続されている構成であっても行なうことができる。
【００５４】
また、通常の電気的特性テストでダメージが入ることが予想される層が予めわかっている場合は、通常の電気的特性テストでダメージが入らないと予想される層で検査を行なうようにしてもよい。
例えば、図８に示すように、回路素子用電極パッド１７直下の３層目層間絶縁膜７−３にダメージ２１が入ることが予めわかっている場合、図７に示した実施例に比べて検査用配線１１−３ａを設けずに検査用配線１１−２ａのみを設けるようにしてもよい。
また、最上層のメタル配線層を除いてすべての配線層に検査用配線を設けるようにしてもよい。例えば、図９に示すように、４層メタル配線構造において、検査用配線１１−２ａ，１１−３ａに加えて１層目メタル配線層からなる検査用配線１１−１ａを設けてもよい。
【００５５】
ところで、図３（Ｃ）に示すように、回路素子用電極パッド１７へのプローブ針１９の接触に起因するダメージ２１は、上方から見て、オーバードライブ時にプローブ針１９がスライドする方向（図３（Ｃ）中の矢印参照。）に略直交する方向に長く形成される。図１（Ｃ）及び図３（Ｃ）に示したように、検査用配線１１−３ａの回路素子用電極パッド１７下の部分はプローブ針１９がスライドする方向に対して長手方向をもって蛇行しているようにすれば、上方から見てダメージ２１と略直交する検査用配線１１−３ａ部分を多く配置することができるので、検査用配線１１−３ａを断線するようなダメージ２１が生じる場合に特に有効である。
【００５６】
また、図１０に示すように、検査用配線１１−３ａの回路素子用電極パッド１７下の部分は、上方から見て、ダメージ２１の長手方向と略平行な方向に長手方向をもって蛇行しているようにすれば、図１（Ｃ）及び図３（Ｃ）に示した蛇行形状に比べてダメージ２１により下方側へ加圧される検査用配線１１−３ａ部分の面積を増やすことができるので、検査用配線１１−３ａを押しつぶすようなダメージ２１が生じる場合に特に有効である。
【００５７】
また、本発明の半導体ウエハにおいて、回路素子用電極パッド下に配置された検査用配線部分の平面形状は任意である。
図１１にいくつかの例を挙げると、回路素子用電極パッド１７下において検査用配線１１−３ａは、上方から見て、（Ａ）に示すように渦巻状になっていてもよいし、（Ｂ），（Ｃ）に示すように複数本に分岐していてもよいし、（Ｄ）に示すように平板状のものであってもよい。
（Ａ）の渦巻状は、検査用配線１１−３ａを断線するようなダメージ２１（図３（Ｃ）参照。）及び検査用配線１１−３ａを押しつぶすようなダメージ２１の両方に対応することができる。
（Ｂ）の、ダメージ２１（図３（Ｃ）参照。）と略直交する方向に複数本に分岐したものは、図１（Ｃ）及び図３（Ｃ）に示したものと同様に、検査用配線１１−３ａを断線するようなダメージ２１が生じる場合に特に有効である。
（Ｃ）の、ダメージ２１（図３（Ｃ）参照。）と略平行な方向に複数本に分岐したものは、図１０に示したものと同様に、検査用配線１１−３ａを押しつぶすようなダメージ２１が生じる場合に特に有効である。
（Ｄ）の平板状のものは、回路素子用電極パッド下のダメージの指標として回路素子用電極パッド１７、検査用配線１１−３ａ間の容量値、耐圧又はリーク電流や、を測定する場合に特に有効である。
【００５８】
また、３層以上のメタル配線構造を備えている場合、検査用配線の回路素子用電極パッド下に配置された部分は上層側メタル配線層と下層側メタル配線層がビアホールにより接続されて上下方向に蛇行しているようにしてもよい。
【００５９】
例えば、図１２に示すように、２層目メタル配線層からなる検査用配線１１−２ｂと３層目メタル配線層からなる検査用配線１１−３ｂがスルーホール１３−３ｂにより接続されて上下方向に蛇行しているようにしてもよい。この構成によっても、検査用配線１１−２ｂ，１１−３ｂ及びスルーホール１３−３ｂの抵抗値や、回路素子用電極パッド１７及びそれに接続された配線１１−１，１１−２，１１−３４と検査用配線１１−２ｂ，１１−３ｂ及びスルーホール１３−３ｂの容量値、耐圧又はリーク電流を測定することにより、回路素子用電極パッド１７下のダメージを検査することができる。
【００６０】
この実施例では、上方から見て、検査用配線１１−２ｂ，１１−３ｂを組み合わせた平面形状はダメージ２１の長手方向と略平行な方向に長手方向をもって蛇行している。ただし、上層側メタル配線層と下層側メタル配線層がビアホールにより接続されて上下方向に蛇行している構成の検査用配線の上方から見た形状はどのようなものであってもよい。
また、１つの回路素子用電極パッドの下に、上層側メタル配線層と下層側メタル配線層がビアホールにより接続されて上下方向に蛇行している構成の検査用配線を複数組配置してもよい。
【００６１】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、配置、個数などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００６２】
例えば、上記の実施例では、本発明を４層メタル配線構造に適用しているが、本発明はこれに限定されるものではなく、２層、３層又は５層以上のメタル配線構造にも適用することができる。
また、多層メタル配線構造の半導体ウエハにおいて、本発明の半導体ウエハを構成する検査用配線はいずれの層に配置されていてもよい。
【００６３】
また、上記の実施例では、電極パッド１９，１９ａは最上層のメタル配線層により構成されているが、本発明はこれに限定されるものではない。回路素子用電極パッドはその下に検査用配線を備えていればいずれの層のメタル配線層により構成されていてもよい。検査用電極パッドはいずれの層のメタル配線層により構成されていてもよい。また、回路素子用電極パッドと検査用電極パッドは互いに異なる層のメタル配線層により構成されていてもよい。
【００６４】
また、検査用電極パッドがチップ領域内に配置されている構成では、半導体ウエハのダイシングラインを切断してチップ領域を切り出した半導体装置に検査用電極パッド及び検査用配線が存在している。この検査用電極パッド及び検査用配線を用い、半導体装置をパッケージングする際に回路素子用電極パッドにボンディングワイヤーが接続されたときの回路素子用電極パッド下のダメージを検査することができる。
【図面の簡単な説明】
【００６５】
【図１】半導体ウエハの一実施例を概略的に示す図であり、（Ａ）は最終保護膜の図示を省略して１つのチップ領域の角部分近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は検査用配線を示す平面図である。
【図２】同実施例の１つのチップ領域における検査用電極パッド及び検査用配線の配置を示す平面図である。
【図３】同実施例にプローブ針を接触させたときの状態を概略的に示す図であり、（Ａ）は最終保護膜の図示を省略して１つのチップ領域の角部分近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は検査用配線を示す平面図である。
【図４】電極パッド下ダメージ検査方法の第１局面及び第３局面の一実施例を説明するための、回路素子用電極パッド及び検査用電極パッドにプローブ針を接触させるときの工程を概略的に示す断面図である。
【図５】半導体ウエハの他の実施例を概略的に示す図であり、１つのチップ領域に対応する検査用電極パッド及び検査用配線の配置例を説明するための平面図である。
【図６】半導体ウエハのさらに他の実施例を概略的に示す図であり、検査用電極パッド及び検査用配線の配置例を説明するための平面図である。
【図７】半導体ウエハのさらに他の実施例を概略的に示す断面図である。
【図８】半導体ウエハのさらに他の実施例を概略的に示す断面図である。
【図９】半導体ウエハのさらに他の実施例を概略的に示す断面図である。
【図１０】半導体ウエハのさらに他の実施例を概略的に示す図であり、検査用配線を示す平面図である。
【図１１】半導体ウエハのさらに他の実施例を概略的に示す図であり、検査用配線を示す平面図である。
【図１２】半導体ウエハのさらに他の実施例を概略的に示す図であり、（Ａ）は最終保護膜の図示を省略して１つのチップ領域の角部分近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は検査用配線を示す平面図である。
【図１３】従来の半導体装置の電極パッド近傍を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。
【符号の説明】
【００６６】
１  チップ領域
２  ダイシングライン
３  半導体基板
４  Ｎ型拡散層
５  ＢＰＳＧ膜
７−１  １層目層間絶縁膜
７−２  ２層目層間絶縁膜
７−３  ３層目層間絶縁膜
９  最終保護膜
１１−１  １層目メタル配線層
１１−２  ２層目メタル配線層
１１−３  ３層目メタル配線層
１１−４  ４層目メタル配線層
１３−１，１３−２，１３−３，１３−４，１３−４ａ，１３−３ｂ  スルーホール
１５  パッド開口部
１７  回路素子用電極パッド
１７ａ  検査用電極パッド
１９，１９ａ  プローブ針
２１  ダメージ
【図１】
2008235485.tif 000003
【図２】
2008235485.tif 000004
【図３】
2008235485.tif 000005
【図４】
2008235485.tif 000006
【図５】
2008235485.tif 000007
【図６】
2008235485.tif 000008
【図７】
2008235485.tif 000009
【図８】
2008235485.tif 000010
【図９】
2008235485.tif 000011
【図１０】
2008235485.tif 000012
【図１１】
2008235485.tif 000013
【図１２】
2008235485.tif 000014
【図１３】
2008235485.tif 000015