(57)【要約】【課題】静電気による不良の発生を減少させることのできる表示基板とその製造方法及びこれを有する表示装置を提供する。【解決手段】絶縁基板上に配置される画素と、前記絶縁基板上に配置され、画像信号を伝送する信号伝送ラインと、前記信号伝送ライン上に配置され、前記信号伝送ラインの一部を露出させるコンタクトホールを含む第１絶縁層と、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され、前記絶縁基板の側方に向かって延長される延長部と、該延長部と電気的に接続されるテスト信号パッドとを具備して、前記第１絶縁層上に配置されるテスト信号入力部とを有する。【選択図】      図１６
2008026905.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に配置される画素と、
前記絶縁基板上に配置され、画像信号を伝送する信号伝送ラインと、
前記信号伝送ライン上に配置され、前記信号伝送ラインの一部を露出させるコンタクトホールを含む第１絶縁層と、
前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され、前記絶縁基板の側方に向かって延長される延長部と、該延長部と電気的に接続されるテスト信号パッドとを具備して、前記第１絶縁層上に配置されるテスト信号入力部とを有することを特徴とする表示基板。
【請求項２】
前記絶縁基板上に直接形成され、前記画素と前記信号伝送ラインとの間に配置され前記画素にゲート信号を印加するゲート駆動部を更に有することを特徴とする請求項１に記載の表示基板。
【請求項３】
前記絶縁基板上に前記画素が配置される画素領域と、該画素領域を囲み前記信号伝送ライン及び前記延長部が形成される周辺領域と、該周辺領域と隣接するように配置され、前記テスト信号パッドが形成されるテストパッド領域とが定義されることを特徴とする請求項１に記載の表示基板。
【請求項４】
前記周辺領域と前記テストパッド領域との間に前記延長部と交差するトリミングラインが定義されることを特徴とする請求項３に記載の表示基板。
【請求項５】
前記画素は、画素電極と、該画素電極に前記画像信号を印加するスイッチング素子とを更に含むことを特徴とする請求項１に記載の表示基板。
【請求項６】
前記スイッチング素子は、前記絶縁基板と前記第１絶縁層との間に配置されるゲート電極と、
前記第１絶縁層上に配置される半導体パターンと、
前記半導体パターン上に配置される第１電極と、
前記半導体パターン上に前記第１電極と離隔して配置され、前記画素電極と電気的に接続される第２電極とを含むことを特徴とする請求項５に記載の表示基板。
【請求項７】
前記テスト信号入力部と前記第１電極及び前記第２電極とは、実質的に同じ層から形成されることを特徴とする請求項６に記載の表示基板。
【請求項８】
前記スイッチング素子は、前記絶縁基板と前記第１絶縁層との間に配置される第１電極と、
前記絶縁基板と前記第１絶縁層との間に前記第１電極と離隔して配置され、前記画素電極と電気的に接続される第２電極と、
前記第１電極と前記第２電極との間に配置される半導体パターンと、
前記第１絶縁層上に配置されるゲート電極とを含むことを特徴とする請求項５に記載の表示基板。
【請求項９】
前記テスト信号入力部と前記ゲート電極は、実質的に同じ層から形成されることを特徴とする請求項８に記載の表示基板。
【請求項１０】
前記延長部は、直線形状であることを特徴とする請求項１に記載の表示基板。
【請求項１１】
前記延長部は、クランク（ｃｒａｎｋ）形状を有することを特徴とする請求項１に記載の表示基板。
【請求項１２】
前記画素は、画素電極と、
前記画素電極に前記画像信号を印加するスイッチング素子と、
前記画素電極上に配置され光を発生させる有機電界発光層と、
前記有機電界発光層の上に配置される共通電極を更に含むことを特徴とする請求項１に記載の表示基板。
【請求項１３】
前記信号伝送ラインの端部に接続され、前記テスト信号パッドとは異なる層から形成される信号伝送パッドを更に有することを特徴とする請求項１に記載の表示基板。
【請求項１４】
絶縁基板上に画像信号をスイッチング素子に伝送する信号伝送ラインを形成する段階と、
前記絶縁基板上に前記信号伝送ラインをカバーして、前記信号伝送ラインの一部を露出させるコンタクトホールを具備した第１絶縁層を形成する段階と、
前記第１絶縁層上に、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され前記絶縁基板の側方に向かって延長される延長部と、前記延長部と電気的に接続されるテスト信号パッドとを形成する段階と、
前記テスト信号パッドにテスト信号を印加して前記スイッチング素子及び前記信号伝送ラインをテストする段階と、
前記テスト信号パッドに隣接する延長部にレーザーを照射して前記テスト信号パッドを前記信号伝送ラインから電気的に切断する段階とを有することを特徴とする表示基板の製造方法。
【請求項１５】
前記スイッチング素子の一部を露出させる画素コンタクトホールと前記テスト信号パッドを露出させるパッドコンタクトホールとを含む第２絶縁層を前記第１絶縁層上に形成する段階を更に有することを特徴とする請求項１４に記載の表示基板の製造方法。
【請求項１６】
前記テスト信号パッドが形成された第２絶縁層上に透明な導電性物質層を形成する段階と、
前記透明な導電性物質層を部分エッチングして、前記画素コンタクトホールを通じて前記スイッチング素子と電気的に接続される画素電極と前記パッドコンタクトホールを通じて露出された前記テスト信号パッドをカバーするカバーパターンとを形成する段階とを更に有することを特徴とする請求項１５に記載の表示基板の製造方法。
【請求項１７】
前記信号伝送ライン及び前記スイッチング素子のゲート電極は、実質的に第１層から形成されることを特徴とする請求項１４に記載の表示基板の製造方法。
【請求項１８】
前記テスト信号パッド及び前記スイッチング素子のソース及びドレイン電極は、実質的に第２層から形成されることを特徴とする請求項１７に記載の表示基板の製造方法。
【請求項１９】
前記テスト信号パッドは、金属を含むことを特徴とする請求項１８に記載の表示基板の製造方法。
【請求項２０】
前記信号伝送ラインと同じ前記第１層から前記信号伝送ラインの端部と電気的に接続される信号伝送パッドを形成する段階を更に有することを特徴とする請求項１７に記載の表示基板の製造方法。
【請求項２１】
絶縁基板上に配置され画像を表示する画素と、前記絶縁基板上に配置され画像信号を伝送する信号伝送ラインと、該信号伝送ライン上に配置され前記信号伝送ラインの一部を露出させるコンタクトホールを含む第１絶縁層と、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され前記絶縁基板の側方に向かって延長される延長部と該延長部と隣接して配置され前記信号伝送ラインと電気的に絶縁されるテスト信号パッドとを具備して前記第１絶縁層上に配置されるテスト信号入力部とを含む表示基板と、
前記表示基板と対向する対向基板と、
前記表示基板と前記対向基板との間に介在する液晶層とを有することを特徴とする表示装置。
【請求項２２】
前記テスト信号パッドは、前記延長部に形成された切断部によって前記信号伝送ラインと電気的に絶縁されることを特徴とする請求項２１に記載の表示装置。
【請求項２３】
前記切断部は溝（ｇｒｏｏｖｅ）であり、該溝の底部は前記第１絶縁膜内に配置されることを特徴とする請求項２２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示基板とその製造方法及びこれを有する表示装置に関し、特に、静電気による不良の発生を減少させることのできる表示基板とその製造方法及びこれを有する表示装置に関する。
【背景技術】
【０００２】
平板パネル表示装置は、薄い厚み、軽い重量、低い消費電力等の特徴を有するので、広く使用されている。
平板パネル表示装置は、一般的に複数個のスイッチング素子及びスイッチング素子に信号を印加する複数個の配線が形成された表示基板を含む。
【０００３】
表示基板は、複数の薄膜工程及び複数のフォトリソグラフィ工程を通じて形成される。
薄膜工程及びフォトリソグラフィ工程が完了した後に、表示基板の潜在的な不良を検査する。
しかし、配線の幅が小さくて、配線に直接検査信号を印加することが困難なので、追加的な導電パターンを通じて配線に検査信号を印加する。
【０００４】
しかし、後続工程で外部に露出された導電パターンに不注意にも静電気が流れた場合、静電気により無防備なスイッチング素子及び配線は劣化し、表示装置に静電気による不良が発生するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、静電気による不良の発生を減少させることのできる表示基板を提供することにある。
【０００６】
又、本発明の目的は、上記表示基板の製造方法を提供することにある。
又、本発明の目的は、上記表示基板を有する表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による表示基板は、絶縁基板上に配置される画素と、前記絶縁基板上に配置され、画像信号を伝送する信号伝送ラインと、前記信号伝送ライン上に配置され、前記信号伝送ラインの一部を露出させるコンタクトホールを含む第１絶縁層と、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され、前記絶縁基板の側方に向かって延長される延長部と、該延長部と電気的に接続されるテスト信号パッドとを具備して、前記第１絶縁層上に配置されるテスト信号入力部とを有することを特徴とする。
【０００８】
上記目的を達成するためになされた本発明による表示基板の製造方法は、絶縁基板上に画像信号をスイッチング素子に伝送する信号伝送ラインを形成する段階と、前記絶縁基板上に前記信号伝送ラインをカバーして、前記信号伝送ラインの一部を露出させるコンタクトホールを具備した第１絶縁層を形成する段階と、前記第１絶縁層上に、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され前記絶縁基板の側方に向かって延長される延長部と、前記延長部と電気的に接続されるテスト信号パッドとを形成する段階と、前記テスト信号パッドにテスト信号を印加して前記スイッチング素子及び前記信号伝送ラインをテストする段階と、前記テスト信号パッドに隣接する延長部にレーザーを照射して前記テスト信号パッドを前記信号伝送ラインから電気的に切断する段階とを有することを特徴とする。
【０００９】
上記目的を達成するためになされた本発明による表示装置は、絶縁基板上に配置され画像を表示する画素と、前記絶縁基板上に配置され画像信号を伝送する信号伝送ラインと、該信号伝送ライン上に配置され前記信号伝送ラインの一部を露出させるコンタクトホールを含む第１絶縁層と、前記コンタクトホールを通じて前記信号伝送ラインと電気的に接続され前記絶縁基板の側方に向かって延長される延長部と該延長部と隣接して配置され前記信号伝送ラインと電気的に絶縁されるテスト信号パッドとを具備して前記第１絶縁層上に配置されるテスト信号入力部とを含む表示基板と、前記表示基板と対向する対向基板と、前記表示基板と前記対向基板との間に介在する液晶層とを有することを特徴とする。
【発明の効果】
【００１０】
本発明に係る表示基板とその製造方法及びこれを有する表示装置によれば、テスト信号入力部がゲート絶縁膜上に配置されレーザートリミングを通じて容易に切断することができる。従って、静電気から表示基板を保護するという効果がある。
【発明を実施するための最良の形態】
【００１１】
次に、本発明に係る表示基板とその製造方法及びこれを有する表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１２】
図１は、本発明の一実施形態による表示基板の平面図である。図２は、図１のＡ部分の拡大平面図である。図３は、図２のＩ−Ｉ’線に沿って切断した断面図である。
【００１３】
図１を参照すると、表示基板は絶縁基板を含み、画像が表示される画素領域ＤＡ、画素領域ＤＡを囲む周辺領域ＰＡ、及びテスト信号が印加されるテストパッド領域ＴＡが定義されている。テストパッド領域ＴＡは、周辺領域ＰＡに隣接して、表示基板の外郭に配置される。周辺領域ＰＡとテストパッド領域ＴＡとの間には、レーザーが照射されるトリミングラインＴＬが配置される。
【００１４】
絶縁基板は、光を通過させることができる透明な材質のガラスを使用する。ガラスは、無アルカリ性であることが好ましい。ガラスがアルカリ性である場合、ガラスからアルカリイオンが液晶セル中に溶出され、液晶層の比抵抗が低下し、画像表示品質が劣化し、また、液晶を密封するシーラントとガラスとの接着力を低下させ、さらにまた、スイッチング素子（ＴＦＴ）の特性を劣化させる。
【００１５】
この時、絶縁基板は、光学的透過性を有する高分子、例えば、トリアセチルセルロース（ＴＡＣ）、ポリカボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリビニルアルコール（ＰＶＡ）、ポリメチルメタアクリレート（ＰＭＭＡ）、サイクロオレフィンポリマー（ＣＯＰ）等を単体又は組み合わせて用いることもできる。
【００１６】
本実施形態において、絶縁基板は光学的に等方性である。あるいはまた、絶縁基板が光学的に異方性であり得る。
【００１７】
画素領域ＤＡ内には、複数のゲートライン（Ｇ１、．．．、Ｇｎ）、複数のゲートライン（Ｇ１、．．．、Ｇｎ）と交差する複数のデータライン（Ｄ１、．．．、Ｄｍ）、及びゲートライン（Ｇ１、．．．、Ｇｎ）とデータライン（Ｄ１、．．．、Ｄｍ）によって定義されマトリックス形状に配列された複数個の画素を含む。ゲートライン（Ｇ１、．．．、Ｇｎ）、データライン（Ｄ１、．．．、Ｄｍ）、及び画素は、絶縁基板上に形成される。
【００１８】
各画素は、ゲートライン（Ｇ１、．．．、Ｇｎ）のうちの１つ及びデータライン（Ｄ１、．．．、Ｄｍ）のうちの１つに電気的に接続された薄膜トランジスタＴＦＴ及び薄膜トランジスタＴＦＴに電気的に接続された画素電極ＰＥを含む。薄膜トランジスタＴＦＴはスイッチング素子の役割を果たす。各画素は、画素電極ＰＥと共通電極（図示せず）との間の電位差を維持させるストレージキャパシタ（図示せず）を更に含むこともできる。
【００１９】
周辺領域ＰＡには、ゲート駆動部１６０、第１テスト信号入力部１５１の第１延長部１５１ａの一部、第２テスト信号入力部１４１の第２延長部１４１ａの一部、信号伝送ライン１５５、及び統合パッド部１７０が形成される。本実施形態において、ゲート駆動部１６０は、テストパッド領域ＴＡと離隔して表示基板の一側に配置される。
【００２０】
ゲート駆動部１６０は、統合パッド部１７０及び信号伝送ライン１５５を通じて印加されたゲート駆動信号の印加を受けてゲートライン（Ｇ１、．．．、Ｇｎ）にゲート信号を順次に印加する。本実施形態において、ゲート駆動部１６０はシフトレジスタを含み、ゲート駆動信号は、共通電圧Ｖｃｏｍ、開始信号ＳＴＶ、第１クロック信号Ｖｃｋ、第２クロック信号Ｖｃｋｂ、第１駆動電圧Ｖｏｎ、及び第２駆動電圧Ｖｏｆｆを含む。ゲート駆動部１６０は、表示基板上に直接形成される。この時、ゲート駆動部１６０が別のチップを含むか、フレキシブル回路基板を含むこともできる。
【００２１】
図２及び図３を参照すると、薄膜トランジスタＴＦＴ、第１テスト信号入力部１５１、第２テスト信号入力部１４１、及び信号伝送ライン１５５は、絶縁基板１２０上に配置される。
【００２２】
薄膜トランジスタＴＦＴは、ゲート電極１１８ｂ、ゲート絶縁膜１２６、半導体パターン１３７、ソース電極１１８ａ、及びドレイン電極１１８ｃを含む。
ゲート電極１１８ｂは絶縁基板１２０上に配置され、ゲートライン（Ｇ１、．．．、Ｇｎ）のうちの１つと電気的に接続される。
【００２３】
ゲート絶縁膜１２６は、ゲート電極１１８ｂ及びゲートライン（Ｇ１、．．．、Ｇｎ）をカバーして、ゲート電極１１８ｂ及びゲートライン（Ｇ１、．．．、Ｇｎ）を半導体パターン１３７、ソース電極１１８ａ、及びドレイン電極１１８ｃと電気的に絶縁する。本実施形態において、ゲート絶縁膜１２６は、シリコン窒化物、シリコン酸化物等の光を透過させる絶縁物質を用いることができる。
【００２４】
半導体パターン１３７は、アモルファスシリコンパターン１３７ａ及びｎ＋アモルファスシリコンパターン１３７ｂを含む。アモルファスシリコンパターン１３７ａは、ゲート電極１１８ｂに対応してゲート絶縁膜１２６上に配置される。ｎ＋アモルファスシリコンパターン１３７ｂは、アモルファスシリコンパターン１３７ａ上に互いに離隔して配置された２つのパターンを含む。
【００２５】
ソース電極１１８ａは、ｎ＋アモルファスシリコンパターン１３７ｂのパターンのうちの１つの上に配置され、データライン（Ｄ１、．．．、Ｄｍ）のうちの１つと電気的に接続される。
【００２６】
ドレイン電極１１８ｃは、ｎ＋アモルファスシリコンパターン１３７ｂのパターンのうちの残りの１つの上に配置され、画素電極ＰＥと電気的に接続される。
【００２７】
半導体層パターン１３７、ソース電極１１８ａ、及びドレイン電極１１８ｃ上にはパッシベーション膜１１６が形成される。パッシベーション膜１１６には、ドレイン電極１１８ｃの一部を露出させる第１コンタクトホール１１９が形成され、ドレイン電極１１８ｃは、画素電極ＰＥと第１コンタクトホール１１９を通じて電気的に接続される。本実施形態において、パッシベーション膜１１６は、シリコン窒化物、シリコン酸化物等の光を透過させる絶縁物質を用いることができる。この際、パッシベーション膜１１６上に有機絶縁膜（図示せず）、カラーフィルタ等が配置されることもできる。
【００２８】
画素電極ＰＥは、第１コンタクトホール１１９を通じてドレイン電極１１８ｃと電気的に接続される。本実施形態において、画素電極ＰＥは、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などを含む。
【００２９】
本実施形態において、信号伝送ライン１５５は、ゲートライン（Ｇ１、．．．、Ｇｎ）と同じ層から形成され、絶縁基板１２０とゲート絶縁膜１２６との間に配置される。信号伝送ライン１５５の数は、ゲート駆動信号の数に対応する。
【００３０】
第１テスト信号入力部１５１は、データライン（Ｄ１、．．．、Ｄｍ）と同じ層から形成され、ゲート絶縁膜１２６とパッシベーション膜１１６との間に配置される。第１テスト信号入力部１５１は、第１延長部１５１ａ及び第１延長部１５１ａと電気的に接続された第１テスト信号パッド１５１ｂを含む。
【００３１】
第１延長部１５１ａは、テストパッド領域ＴＡに隣接する周辺領域ＰＡ内に配置される。第１延長部１５１ａは、ゲート絶縁膜１２６に形成された第２コンタクトホール１５２を通じて各信号伝送ライン１５５に電気的に接続され、トリミングラインＴＬを通過して表示基板のテストパッド領域ＴＡ側に延長される。本実施形態において、第１延長部１５１ａは直線形状を有する。しかし、第１延長部１５１ａがクランク（ｃｒａｎｋ）形状、「Ｓ」字形状など多様な形状を有することもできる。
【００３２】
第１テスト信号パッド１５１ｂは、テストパッド領域ＴＡ内に配置される。パッシベーション膜１１６には、第３コンタクトホール１５３が更に形成され、第１テスト信号パッド１５１ｂを露出させる。本実施形態において、第３コンタクトホール１５３が第１テスト信号パッド１５１ｂの全体を露出する。あるいは、第３コンタクトホール１５３が第１テスト信号パッド１５１ｂの一部のみを露出させることもできる。
【００３３】
第２テスト信号入力部１４１は、データライン（Ｄ１、．．．、Ｄｍ）と同じ層から形成され、データライン（Ｄ１、．．．、Ｄｍ）のうちの１つと電気的に接続される。第２テスト信号入力部１４１は、ゲート絶縁膜１２６とパッシベーション膜１１６との間に配置される。第２テスト信号入力部１４１は、第２延長部１４１ａ及び第２延長部１４１ａと電気的に接続された第２テスト信号パッド１４１ｂを含む。
【００３４】
第２延長部１４１ａは、テストパッド領域ＴＡに隣接する周辺領域ＰＡ内に配置される。第２延長部１４１ａは、同じ層に形成されたデータライン（Ｄ１、．．．、Ｄｍ）のうちの１つに電気的に接続され、トリミングラインＴＬを通過して表示基板のテストパッド領域ＴＡ側に延長される。本実施形態において、第２延長部１４１ａは直線形状を有する。しかし、第２延長部１４１ａがクランク（ｃｒａｎｋ）形状、「Ｓ」字形状等多様な形状を有することもできる。
【００３５】
第２テスト信号パッド１４１ｂは、テストパッド領域ＴＡ内に配置される。パッシベーション膜１１６には、第４コンタクトホール１４３が更に形成され第２テスト信号パッド１４１ｂを露出させる。本実施形態において、第４コンタクトホール１４３が第２テスト信号パッド１４１ｂの全体を露出する。あるいは、第４コンタクトホール１４３が第２テスト信号パッド１４１ｂの一部のみを露出させることもできる。
【００３６】
表示基板をテストするために、第１テスト信号入力部１５１及び第２テスト信号入力部１４１にそれぞれ第１テスト信号及び第２テスト信号を印加する。第１テスト信号は、信号伝送ライン１５５を通じてゲート駆動部１６０に印加され、第２テスト信号はデータライン（Ｄ１、．．．、Ｄｍ）に印加され、画素がテストされる。第１テスト信号はゲート駆動信号に対応し、第２テスト信号は、データ信号に対応する。あるいは、２つ以上のデータライン（Ｄ１、．．．、Ｄｍ）に同じ第２テスト信号を印加することもできる。
【００３７】
統合パッド部１７０は、ゲートパッド１７１及びデータパッド１７２を含む。ゲートパッド１７１は絶縁基板１２０上に配置され、信号伝送ライン１５５と電気的に接続される。ゲートパッド１７１は、ゲート絶縁膜１２６及びパッシベーション膜１１６内に形成されたコンタクトホール（図示せず）を通じて露出される。データパッド１７２はゲート絶縁膜１２６上に配置され、データライン（Ｄ１、．．．、Ｄｍ）と電気的に接続される。データパッド１７２は、パッシベーション膜１１６内に形成されたコンタクトホール（図示せず）を通じて露出される。
【００３８】
統合パッド部１７０には、駆動チップ（図示せず）が実装される。駆動チップは、ゲートパッド１７１及びデータパッド１７２を通じて信号伝送ライン１５５及びデータライン（Ｄ１、．．．、Ｄｍ）に電気的に接続され、ゲート駆動信号及びデータ信号を表示基板に伝達する。あるいは、統合印刷回路基板を表示基板上に直接形成することもできる。
【００３９】
テストが完了された後に、トリミングラインＴＬに沿って、レーザーを照射して第１テスト信号パッド１５１ｂ及び第２テスト信号パッド１４１ｂをそれぞれ信号伝送ライン１５５及びデータライン（Ｄ１、．．．、Ｄｍ）と電気的に切断させる。
【００４０】
第１テスト信号パッド１５１ｂ及び第２テスト信号パッド１４１ｂは、第３コンタクトホール１５３及び第４コンタクトホール１４３を通じて露出されており、後続工程中に外部の静電気が流入する通路として働く可能性がある。しかし、本実施形態において、レーザーを利用するトリミング工程を通じて第１テスト信号パッド１５１ｂ及び第２テスト信号パッド１４１ｂは、信号伝送ライン１５５及びデータライン（Ｄ１、．．．、Ｄｍ）と電気的に絶縁されている。従って、後続工程中に発生する静電気が信号伝送ライン１５５及びデータライン（Ｄ１、．．．、Ｄｍ）に流れ、データ駆動部１６０及び画素が劣化することを防止する。
【００４１】
又、本実施形態では、第１延長部１５１ａ及び第２延長部１４１ａがトリミングラインＴＬと交差している。従って、レーザーをトリミングラインＴＬに沿って照射すれば、第１延長部１５１ａ及び第２延長部１４１ａを容易に切断することができる。
【００４２】
又、第１テスト信号入力部１５１及び第２テスト信号入力部１４１が同じ層から形成されるので、従って、データライン（Ｄ１、．．．、Ｄｍ）の下部に配置されたゲートライン（Ｇ１、．．．、Ｇｎ）と同じ層から形成されたテスト信号入力部（１５１、１４１）は容易に切断することができる。
【００４３】
図４は、本発明の他の実施形態による表示基板の部分断面図である。
本実施形態で、カバーパターンを除いた残り構成要素は、図１〜図３に示した表示基板と同じなので、重複説明は省略する。
【００４４】
図４を参照すると、カバーパターン１５４は、第３コンタクトホール１５３を通じて露出された第１テスト信号パッド１５１ｂをカバーする。本実施形態において、カバーパターン１５４は画素電極ＰＥと同じ層から形成され、同じ透明な導電性物質を含む。カバーパターン１５４のサイズは、平面上で見る時、第１テスト信号パッド１５１ｂのサイズより大きい。
【００４５】
又、補助カバーパターン（図示せず）が第４コンタクトホール（図２の１４３）を通じて露出された第２テスト信号パッド（図２の１４１ｂ）をカバーする。本実施形態で、補助カバーパターン（図示せず）は、画素電極ＰＥ及びカバーパターン１５４と同じ層から形成され、同じ透明な導電性物質を含む。補助カバーパターンのサイズは、平面上で見た時、第２テスト信号パッド１４１ｂのサイズより大きい。
【００４６】
従って、第１テスト信号パッド１５１ｂより大きいサイズを有するカバーパターン１５４が第１テスト信号パッド１５１ｂ上に配置され、第１テスト信号を第１テスト信号パッド１５１ｂに容易に印加することができる。又、第２テスト信号パッド１４１ｂより大きいサイズを有する補助カバーパターンが第２テスト信号パッド１４１ｂ上に配置され、第２テスト信号を第２テスト信号パッド１４１ｂに容易に印加することができる。
【００４７】
図５は、本発明のさらに他の実施形態による表示基板の部分平面図である。
本実施形態で、第１テスト信号入力部及び第２テスト信号入力部を除いた残り構成要素は、図１〜図３に示した表示基板と同じなので、重複説明は省略する。
【００４８】
図５を参照すると、第１テスト信号入力部１５７は、第１延長部１５７ａ及び第１テスト信号パッド１５７ｂを含む。本実施形態で、第１延長部１５７ａは、クランク（ｃｒａｎｋ）形状を有する。
【００４９】
第２テスト信号入力部１４７は、第２延長部１４７ａ及び第２テスト信号パッド１４７ｂを含む。本実施形態で、第２延長部１４７ａは、クランク（ｃｒａｎｋ）形状を有する。
【００５０】
本実施形態で、第１延長部１５７ａ及び第２延長部１４７ａがクランク（ｃｒａｎｋ）形状を有して、直線形状を有する延長部に対して隣接するように配置される。又、第１延長部１５７ａ及び第２延長部１４７ａの位置を変更することができる。従って、第１延長部１５７ａ及び第２延長部１４７ａと隣接する他の配線との電磁気的干渉が減少される。
【００５１】
図６〜図１５は、本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【００５２】
図１及び図６を参照すると、絶縁基板１２０上にゲート金属層（図示せず）を形成する。ゲート金属層は、単一層又は多重層であり得る。例えば、ゲート金属層は第１層であり得る。その後、フォトリソグラフィ工程を通じてゲート金属層をエッチングして、ゲート電極１１８ｂ、ゲートライン（Ｇ１、．．．、Ｇｎ）、及び信号伝送ライン１５５を形成する。ゲート電極１１８ｂ及びゲートライン（Ｇ１、．．．、Ｇｎ）は画素領域ＤＡ内に形成され、信号伝送ライン１５５は画素領域ＤＡを囲む周辺領域ＰＡ内に形成される。
【００５３】
図１及び図７を参照すると、ゲート電極１１８ｂ及びゲートライン（Ｇ１、．．．、Ｇｎ）が形成された絶縁基板１２０上にゲート絶縁膜１２６及び一次（ｐｒｉｍａｒｙ）アモルファスシリコン層（図示せず）を順次に形成する。
【００５４】
その後、一次アモルファスシリコン層の上部にｎ＋イオンを注入してアモルファスシリコン層１３１ａ及びｎ＋アモルファスシリコン層１３２ａを形成する。アモルファスシリコン層１３１ａはゲート絶縁膜１２６上に配置され、ｎ＋アモルファスシリコン層１３２ａは、アモルファスシリコン層１３１ａ上に配置される。
次に、ｎ＋アモルファスシリコン層１３２ａ上にフォトレジストフィルム１３５ａを形成する。
【００５５】
続いて、フォトレジストフィルム１３５ａ上にマスク１３９を位置合わせする。マスク１３９は、遮光部１３９ａ、透明部１３９ｂ、及び半透明部１３９ｃを含む。遮光部１３９ａは半導体パターン（図３の１３７）に対応し、光を遮断する。透明部１３９ｂは第２コンタクトホール（図３の１５２）に対応し、光を透過させる。半透明部１３９ｃはマスク１３９の残り部分に対応し、入射した光の一部を透過させる。本実施形態において、半透明部１３９ｃは複数のスリットを含む。あるいは、半透明部１３９ｃは半透明パターンを含むこともできる。
続いて、マスク１３９を通じてフォトレジストフィルム１３５ａを露光する。
【００５６】
図７及び図８を参照すると、露光されたフォトレジストフィルム１３５ａを現像して、第１フォトレジストパターン１３５ｂを形成する。透明部１３９ｂに対応したフォトレジストフィルム１３５ａは除去され、ｎ＋アモルファスシリコン層１３２ａの一部を露出させる。遮光部１３９ａに対応したフォトレジストフィルム１３５ａは残留し、半透明部１３９ｃに対応したフォトレジストフィルム１３５ａは部分的に除去される。遮光部１３９ａに対応したフォトレジストフィルム１３５ａの厚みｄ１は、半透明部１３９ｃに対応したフォトレジストフィルム１３５ａの厚みｄ２より厚い。
【００５７】
図９を参照すると、第１フォトレジストパターン１３５ｂをエッチングマスクとして利用して、第１フォトレジストパターン１３５ｂによって露出されたｎ＋アモルファスシリコン層１３２ａ、アモルファスシリコン層１３１ａ、及びゲート絶縁膜１２６を部分的に除去して、信号伝送ライン１５５の一部を露出させる。
【００５８】
図１０を参照すると、第１フォトレジストパターン１３５ｂをアッシングして、第１フォトレジストパターン１３５ｂの厚みを一定量減少させる。従って、半透明部（図７の１３９ｂ）に対応する第１フォトレジストパターン１３５ｂを除去して、半透明部１３９ｂに対応するｎ＋アモルファスシリコン層１３２ａが露出され、半導体パターン（図３の１３７）に対応する第２フォトレジストパターン１３５ｃを形成する。
【００５９】
図１１を参照すると、第２フォトレジストパターン１３５ｃをエッチングマスクとして利用して、第２フォトレジストパターン１３５ｃから露出されたｎ＋アモルファスシリコン層１３２ａ及びアモルファスシリコン層１３１ａを部分的に除去して、アモルファスシリコンパターン１３７ａ、及びアモルファスシリコンパターン１３７ａ上に配置された一次ｎ＋アモルファスシリコンパターン１３２ｂを形成する。
【００６０】
図１２を参照すると、第２フォトレジストパターン１３５ｃを除去して、一次ｎ＋アモルファスシリコンパターン１３２ｂを露出させる。
【００６１】
図１及び図１３を参照すると、アモルファスシリコンパターン１３７ａ、ｎ＋アモルファスシリコンパターン１３２ｂ、及び第２コンタクトホール１５２が形成されたゲート絶縁膜１２６上にデータ金属層（図示せず）を形成する。例えば、データ金属層は第２層であり得る。
【００６２】
その後、フォトリソグラフィ工程を利用してデータ金属層を部分エッチングしてデータライン（Ｄ１、．．．、Ｄｍ）、ソース電極１１８ａ、ドレイン電極１１８ｃ、第１テスト信号入力部１５１、及び第２テスト信号入力部１４１を形成する。第１テスト信号入力部１５１は、第２コンタクトホール１５２を通じて信号伝送ライン１５５と電気的に接続される。第２テスト信号入力部１４１は、各データライン（Ｄ１、．．．、Ｄｍ）と電気的に接続される。
【００６３】
図１及び図１４を参照すると、データライン（Ｄ１、．．．、Ｄｍ）、ソース電極１１８ａ、ドレイン電極１１８ｃ、第１テスト信号入力部１５１、及び第２テスト信号入力部１４１が形成されたゲート絶縁膜１２６上にパッシベーション膜１１６を形成する。その後、パッシベーション膜１１６を部分エッチングして、第１テスト信号パッド１５１ｂを露出させる第３コンタクトホール１５３及び第２テスト信号パッド１４１ｂを露出させる第４コンタクトホール１４３を形成する。
【００６４】
図１及び図１５を参照すると、表示基板のテスト完了後、トリミングレーザー１８０を利用して、トリミングラインＴＬに沿ってレーザーを照射して、表示基板にトリミングラインに沿って切断部１５６を形成する。本実施形態において、切断部１５６はグルーブ（ｇｒｏｏｖｅ）で、グルーブの深さは、パッシベーション膜１１６及び第１延長部１５１ａの厚みの和より大きく、パッシベーション膜１１６、第１延長部１５１ａ、及びゲート絶縁膜１２６の厚みの和より小さい。例えば、切断部１５６の底は、ゲート絶縁膜１２６内に位置する。
【００６５】
従って、第１延長部１５１ａ及び第２延長部１４１ａが切断され、後続工程中に第１テスト信号パッド１５１ｂ及び第２テスト信号パッド１４１ｂに印加された静電気が第１延長部１５１ａ及び第２延長部１４１ａを通じてゲート駆動部１６０及び画素に流れていくことを防止する。
【００６６】
図示していないが、ゲート駆動部１６０及び統合パッド部１７０もまた、画素、信号伝送ライン１５５、第１テスト信号入力部１５１、及び第２テスト信号入力部１４１と共に同じ層から形成することができる。
【００６７】
あるいは、後続工程完了の後、トリミングラインＴＬに沿ってテストパッド領域ＴＡを切断することもできる。
【００６８】
本実施形態によると、トリミングラインＴＬに沿ってレーザーを照射して、第１延長部１５１ａ及び第２延長部１４１ａを容易に切断することができる。
又、同じマスク１３９を利用して、半導体パターン１３７及び第２コンタクトホール１５２を形成することにより製造工程が単純になり、製造費用が減少する。
【００６９】
図１６は、本発明の一実施形態による表示装置の部分断面図である。
図１６を参照すると、表示装置は、表示基板２０、対向基板１０、及び液晶層１０８を含む。
【００７０】
表示基板２０の構成要素は、図１〜図３及び図１５に示した表示基板と同じなので、重複説明は省略する。
【００７１】
対向基板１０は表示基板２０を向かい合い、対向絶縁基板１１０、ブラックマトリックス１０２、カラーフィルタ１０４、及び共通電極１０６を含む。
対向絶縁基板１１０は、光を通過させることができる透明な材質のガラスを使用する。あるいは、対向絶縁基板１１０は透明な合成樹脂を含むこともできる。
【００７２】
ブラックマトリックス１０２は、対向絶縁基板１１０の一部に形成され、光を遮断する。本実施形態において、ブラックマトリックス１０２は、ゲートライン（Ｇ１、．．．、Ｇｎ）、データライン（Ｄ１、．．．、Ｄｍ）、及び周辺領域ＰＡに対応する領域に形成される。
【００７３】
カラーフィルタ１０４は、ブラックマトリックス１０２が形成された対向絶縁基板１１０上に形成され、所定の波長を有する光のみを選択的に透過させる。カラーフィルタ１０４は画素に対応する。
【００７４】
共通電極１０６は、ブラックマトリックス１０２及びカラーフィルタ１０４が形成された対向絶縁基板１１０の全面に形成される。共通電極１０６は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛スズ（ＩＺＯ）等のような透明な導電性物質を含む。
【００７５】
表示基板２０と対向基板１０との間にスペーサ（図示せず）が配置され、表示基板２０と対向基板１０との間の距離を維持する。
【００７６】
液晶層１０８は、表示基板２０と対向基板１０との間に介在する。液晶層１０８内の液晶は、共通電極１０６と画素電極ＰＥとの間に印加された電界によって配列が変更される。その結果、液晶層１０８の光透過度が変化し、画像が表示される。
【００７７】
シーラント１０５は、表示基板２０と対向基板１０との間で液晶層１０８を密封する。
【００７８】
上記のような本実施形態によれば、表示基板２０は、ゲート絶縁膜１２６に形成された第２コンタクトホール１５２を通じて信号伝送ライン１５５と電気的に接続され、絶縁基板１２０の側方に向かって延長される第１延長部１５１ａ、及び第１延長部１５１ａに電気的に接続される第１テスト信号パッド１５１ｂを具備する第１テスト信号入力部１５１を含む。従って、外部からの静電気による不良が減少する。
【００７９】
図１７は、本発明の他の実施形態による表示装置の部分断面図である。
【００８０】
図１７を参照すると、表示装置は、絶縁基板３２０、ブラックマトリックス３０２、駆動トランジスタＴＦＴ、スイッチングトランジスタ（図示せず）、ゲートライン（図示せず）、データラインＤ１、駆動ライン（図示せず）、ゲート絶縁膜３２６、パッシベーション膜３１６、信号伝送ライン３５５、第１テスト信号入力部３５１、第２テスト信号入力部（図示せず）、カラーフィルタ３０４、画素電極ＰＥ、有機電界発光層３０８、共通電極３０６、及び保護膜３０５を含む。
【００８１】
表示装置は、画素領域ＤＡ、周辺領域ＰＡ、及びテストパッド領域ＴＡを含む。駆動トランジスタＴＦＴ、スイッチングトランジスタ、ゲートライン、データラインＤ１、駆動ライン、カラーフィルタ３０４、有機電界発光層３０８、及び共通電極３０６は、画素領域ＤＡ内に配置される。
信号伝送ライン３５５、第１テスト信号入力部３５１の第１延長部３５１ａ、及び第２テスト信号入力部の第２延長部（図示せず）は、周辺領域ＰＡ内に配置される。第１テスト信号入力部３５１の第１テスト信号パッド３５１ｂ及び第２テスト信号入力部の第２テスト信号パッド（図示せず）はテストパッド領域ＴＡ内に配置される。
【００８２】
絶縁基板３２０は、光を透過させる透明な材質のガラスを使用する。あるいは、絶縁基板３２０が透明な合成樹脂を含むこともできる。
【００８３】
ブラックマトリックス３０２は、絶縁基板３２０上に形成されマトリックス形状に配列された複数個の開口部３４８を定義する。
【００８４】
スイッチングトランジスタは、ブラックマトリックス３０２上に配置、形成される。スイッチングトランジスタは、ゲートライン及びデータラインＤ１と電気的に接続され、データラインから印加されたデータ信号を駆動トランジスタＴＦＴのスイッチング信号として印加する。
【００８５】
駆動トランジスタＴＦＴは、ブラックマトリックス３０２上に配置、形成される。駆動トランジスタＴＦＴは駆動ラインに電気的に接続され、スイッチング信号に応答して駆動電流を画素電極ＰＥに印加する。
【００８６】
駆動トランジスタＴＦＴは、ゲート電極３１８ｂ、ソース電極３１８ａ、ドレイン電極３１８ｃ、及び半導体パターン３３７を含む。ゲート電極３１８ｂは、スイッチングトランジスタと電気的に接続され、スイッチング信号の印加を受ける。ソース電極３１８ａはデータラインＤ１と電気的に接続され、ドレイン電極３１８ｃは、画素電極ＰＥと電気的に接続される。あるいは、駆動トランジスタのドレイン電極がデータラインＤ１と電気的に接続され、駆動トランジスタのソース電極が画素電極と電気的に接続されることもできる。
【００８７】
半導体パターン３３７は、アモルファスシリコンパターン３３７ａ及びｎ＋アモルファスシリコンパターン３３７ｂを含む。
信号伝送ライン３５５は、ブラックマトリックス３０２上に配置、形成される。
第１延長部３５１ａは、ゲート絶縁膜３２６の第２コンタクトホール３５２を通じて信号伝送ライン３５５と電気的に接続される。
【００８８】
パッシベーション膜３１６は、駆動トランジスタＴＦＴ、スイッチングトランジスタ、駆動ライン、データライン、第１テスト信号入力部３５１、及び第２テスト信号入力部が形成されたゲート絶縁膜３２６上に配置、形成される。パッシベーション膜３１６は、駆動トランジスタＴＦＴのドレイン電極３１８ｃの一部を露出させる第１コンタクトホール３１９、第１テスト信号パッド３５１ｂを露出する第３コンタクトホール３５３、及び第２テスト信号パッドを露出する第４コンタクトホール（図示せず）を含む。
【００８９】
カラーフィルタ３０４は、画素領域ＤＡ内のパッシベーション膜３１６上に配置、形成され、ドレイン電極３１８ｃの一部を露出する。
【００９０】
画素電極ＰＥは、第１コンタクトホール３１９を通じてドレイン電極３１８ｃと電気的に接続され、ブラックマトリックス３０２の各開口部３４８をカバーする。
【００９１】
有機電界発光層３０８は、画素電極ＰＥが形成されたカラーフィルタ３０４上に配置、形成される。
共通電極３０６は、有機電界発光層３０８上に配置、形成される。
保護膜３０５は、有機電界発光層３０８上に配置、形成される。
【００９２】
表示装置をテストするために、複数の第１テスト信号パッド３５１ｂ及び第２テスト信号パッドに第１テスト信号及び第２テスト信号をそれぞれ入力する。
【００９３】
テストが完了した後、トリミングレーザー（図示せず）を利用して、表示装置にレーザーを照射して、トリミングラインＴＬに沿って切断部３５６を形成する。それにより、第１テスト信号パッド３５１ｂ及び第２テスト信号パッドは、それぞれ信号伝送ライン３５５及びデータラインＤ１と電気的に切断される。
上記のような本実施形態によって、表示装置を外部からの静電気から保護する。
【００９４】
図１８は、本発明のさらに他の実施形態による表示基板の部分断面図である。
図１８を参照すると、表示基板は、絶縁基板４２０、薄膜トランジスタＴＦＴ、ゲートライン（図示せず）、データラインＤ１、第１テスト信号入力部４５１、第２テスト信号入力部（図示せず）、ゲート絶縁膜４２６、パッシベーション膜４１６、及び画素電極ＰＥを含む。あるいは、表示基板がゲート駆動部（図示せず）を更に含むこともできる。
【００９５】
薄膜トランジスタＴＦＴは、ゲート電極４１８ｂ、ゲート絶縁膜４２６、半導体パターン４３７、ソース電極４１８ａ、及びドレイン電極４１８ｃを含む。
ソース電極４１８ａは、絶縁基板４２０上に配置され、データラインＤ１と電気的に接続される。
【００９６】
ドレイン電極４１８ｃは、絶縁基板４２０上に配置され、ゲート絶縁膜４２６及びパッシベーション膜４１６内に形成された第１コンタクトホール４１９を通じて画素電極ＰＥと電気的に接続される。
【００９７】
半導体パターン４３７は、アモルファスシリコンパターン４３７ａ及びｎ＋アモルファスシリコンパターン４３７ｂを含む。ｎ＋アモルファスシリコンパターン４３７ｂは、ソース電極４１８ａ及びドレイン電極４１８ｃ上に互いに離隔して配置された２つのパターンを含む。アモルファスシリコンパターン４３７ａは、ｎ＋アモルファスシリコンパターン４３７ｂ及び絶縁基板４２０上に配置、形成される。
【００９８】
半導体パターン４３７、ソース電極４１８ａ、ドレイン電極４１８ｃ、及びデータラインＤ１上にはゲート絶縁膜４２６が形成される。
ゲート電極１１８ｂは、半導体パターン４３７に対応するゲート絶縁膜４２６上に配置、形成され、ゲートラインと電気的に接続される。
【００９９】
ゲート絶縁膜４２６は、ゲート電極４１８ｂ及びゲートラインをカバーして、ゲート電極４１８ｂ及びゲートラインを半導体パターン４３７、ソース電極４１８ａ及びドレイン電極４１８ｃと電気的に絶縁させる。本実施形態で、ゲート絶縁膜４２６はシリコン窒化物、シリコン酸化物等の光を透過させる絶縁物質を含む。
【０１００】
第１テスト信号入力部４５１は、周辺領域ＰＡ内に配置された第１延長部４５１ａ及びテストパッド領域ＴＡ内に配置され、第１延長部４５１ａと電気的に接続された第１テスト信号パッド４５１ｂを含む。第１延長部４５１ａは、ゲート絶縁膜４２６内に形成された第２コンタクトホール４５２を通じてデータラインＤ１と電気的に接続される。第１テスト信号パッド４５１ｂは、パッシベーション膜４１６内に形成された第３コンタクトホール４５３を通じて露出される。第１テスト信号入力部４５１は、ゲート電極４１８ｂと同じ層から形成される。
【０１０１】
上記のような本実施形態によれば、第２コンタクトホール４５２を通じてデータラインＤ１と電気的に接続される第１延長部４５１ａの一部にレーザーを照射して、第１テスト信号入力部４５１を容易に切断することができ、それにより、外部からの静電気から表示装置を保護する。
【０１０２】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【０１０３】
【図１】本発明の一実施形態による表示基板の平面図である。
【図２】図１のＡ部分の拡大平面図である。
【図３】図２のＩ−Ｉ’線に沿って切断した断面図である。
【図４】本発明の他の実施形態による表示基板の部分断面図である。
【図５】本発明のさらに他の実施形態による表示基板の部分平面図である。
【図６】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図７】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図８】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図９】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１０】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１１】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１２】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１３】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１４】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１５】本発明の一実施形態による表示基板の製造方法を説明するための工程断面図である。
【図１６】本発明の一実施形態による表示装置の部分断面図である。
【図１７】本発明の他の実施形態による表示装置の部分断面図である。
【図１８】本発明のさらに他の実施形態による表示基板の部分断面図である。
【符号の説明】
【０１０４】
ＤＡ        画素領域
ＰＡ        周辺領域
ＰＥ        画素電極
ＴＡ        テストパッド領域
ＴＬ        トリミングライン
２０        表示基板
１０        対向基板
１０２、３０２    ブラックマトリックス
１０４、３０４    カラーフィルタ
１０５      シーラント
１０６、３０６    共通電極
１０８      液晶層
１１０      対向絶縁基板
１１６、３１６、４１６    パッシベーション膜
１１８ａ、３１８ａ、４１８ａ    ソース電極
１１８ｂ、３１８ｂ、４１８ｂ    ゲート電極
１１８ｃ、３１８ｃ、４１８ｃ    ドレイン電極
１１９、３１９、４１９    第１コンタクトホール
１２０、３２０、４２０    絶縁基板
１２６、３２６、４２６    ゲート絶縁膜
１３７、３１７、４３７    半導体パターン
１３７ａ、３３７ａ、４３７ａ    アモルファスシリコンパターン
１３７ｂ、３３７ｂ、４３７ｂ    ｎ＋アモルファスシリコンパターン
１４１      第２テスト信号入力部
１４１ａ      第２延長部
１４１ｂ      第２テスト信号パッド
１４３      第４コンタクトホール
１５１、３５１、４５１    第１テスト信号入力部
１５１ａ、３５１ａ、４５１ａ    第１延長部
１５１ｂ、３５１ｂ、４５１ｂ    第１テスト信号パッド
１５２、３５２、４５２    第２コンタクトホール
１５３、３５３、４５３    第３コンタクトホール
１５４      カバーパターン
１５５、３５５    信号伝送ライン
１５６、３５６    切断部
１６０      ゲート駆動部
１７０      統合パッド部
１７１      ゲートパッド
１７２      データパッド
１８０      トリミングレーザー
３０５      保護膜
３０８      有機電界発光層
３４８      開口部
【図１】
2008026905.tif 000003
【図２】
2008026905.tif 000004
【図３】
2008026905.tif 000005
【図４】
2008026905.tif 000006
【図５】
2008026905.tif 000007
【図６】
2008026905.tif 000008
【図７】
2008026905.tif 000009
【図８】
2008026905.tif 000010
【図９】
2008026905.tif 000011
【図１０】
2008026905.tif 000012
【図１１】
2008026905.tif 000013
【図１２】
2008026905.tif 000014
【図１３】
2008026905.tif 000015
【図１４】
2008026905.tif 000016
【図１５】
2008026905.tif 000017
【図１６】
2008026905.tif 000018
【図１７】
2008026905.tif 000019
【図１８】
2008026905.tif 000020