(57)【要約】【課題】写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供する。【解決手段】絶縁層２、３は下地層１上に形成されている。絶縁層４は絶縁層２、３上に形成されている。複数の下層配線用導電層５のそれぞれは、絶縁層４を貫通して絶縁層３に達する配線用溝３ｃ内に形成されている。隣り合う下層配線用導電層５の間にエアギャップ８ｄが形成されており、エアギャップ８ｄと下層配線用導電層５との間に絶縁層４が配置されている。【選択図】図１
2008021862.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面上に形成された第１の絶縁層と、
前記第１の絶縁層上に形成された第２の絶縁層と、
それぞれが、前記第２の絶縁層を貫通して前記第１の絶縁層に達する配線用溝内に形成された複数の配線用導電層とを備え、
複数の前記配線用導電層のうち隣り合う前記配線用導電層の間にエアギャップが形成されており、前記エアギャップと前記配線用導電層との間に前記第２の絶縁層が配置されている、半導体装置。
【請求項２】
前記エアギャップは前記第２の絶縁層の下側に回りこんでいることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁層は、下層絶縁層と、前記下層絶縁層上に形成された上層絶縁層とを有していることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記下層絶縁層はＳｉＮ、ＳｉＣＮおよびＳｉＣＯよりなる群から選ばれた１種以上の材質よりなり、前記上層絶縁層はＳｉＯＣの材質よりなり、前記第２の絶縁層は有機膜の材質よりなることを特徴とする、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
第１の絶縁層を形成する工程と、
前記第１の絶縁層の表面に第１の溝を形成する工程と、
前記第１の溝内を埋め込むように第２の絶縁層を形成する工程と、
複数の第２の溝のそれぞれを、前記第２の絶縁層を貫通して前記第１の絶縁層に達するように形成する工程と、
複数の配線用導電層のそれぞれを、前記複数の第２の溝の各々を埋め込むように形成する工程と、
前記複数の配線用導電層と前記第２の絶縁層とをマスクとして、前記第１の絶縁層をエッチングすることにより、隣り合う前記配線用導電層間にエアギャップ用溝を形成する工程とを備えた、半導体装置の製造方法。
【請求項６】
前記第２の絶縁層を形成する工程は、前記第１の溝内を埋め込むとともに、前記第１の絶縁層上を覆うように前記第２の絶縁層を形成する工程を有し、
前記配線用導電層を形成する工程は、前記第２の溝内を埋め込むとともに、前記第２の絶縁層上を覆うように配線用導電層を形成する工程と、前記第２の溝内にのみ前記配線用導電層を残すように前記配線用導電層の一部を研磨除去するとともに前記第２の絶縁層を研磨除去して前記第１の絶縁層の表面を露出させる工程とを有することを特徴とする、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の溝を形成する工程は、前記第２の溝の形成に用いるフォトマスクと同一パターンのフォトマスクを過露光する工程を有することを特徴とする、請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記エアギャップ用溝は、異方性エッチングにより形成されることを特徴とする、請求項５〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記エアギャップ用溝は、等方性エッチングにより形成されることを特徴とする、請求項５〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、エアギャップを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置は集積性や高速性を追い求め、微細化が進んでいる。その一部である配線工程においても微細化が進んでいる。従来は微細化を押し進めることによって、高速化を同時に達成することができた。ところが以前は問題にならなかった配線の遅延の比重が大きくなり問題となってきた。
【０００３】
配線が要因の遅延は配線抵抗Ｒと容量Ｃとの積に比例し、ＲＣ遅延と呼ばれている。配線抵抗Ｒを低下させるには、配線材料に比抵抗の低いＣｕ（銅）を導入することが考えられ、Ｃｕ配線は１３０ｎｍノード世代から徐々に導入され始めた。一方、容量Ｃの対策としては、配線層間材料として低誘電率膜、いわゆるLow-k膜の導入が実施されている。しかしながらさらなる微細化に伴い、ますますＲＣ遅延の比重が大きくなるため、各世代で層間膜材料の低誘電率化が押し進められている。
【０００４】
この究極に位置するものが、層間絶縁層に相当する領域が真空であったり、または気体が封入された構造で、エアギャップ構造、エアブリッジ構造、空中配線などと呼ばれている。以下ではこの構造をエアギャップと呼ぶ。従来、このような配線間にエアギャップを有する構造は、たとえば米国特許第６，１５９，８４５号、特開２００１−０８５５１９号公報などに提案されている。
【０００５】
たとえば米国特許第６，１５９，８４５号では、以下のようにエアギャップが形成される。
【０００６】
半導体基板上に、第１の誘電体層と、エッチングストッパ層と、第２の誘電体層と、ハードマスク層とが積層して形成された後、ハードマスク層と第２の誘電体層とに溝が形成され、その溝に連通するようにエッチングストッパ層と第１の誘電体層とにビアホールが形成される。この溝とビアホールとを埋め込むようにバリア層と導電層とがハードマスク層上に形成される。この後、第２の誘電体層の表面が露出するまでバリア層と導電層とハードマスク層とにＣＭＰ（Chemical Mechanical Polishing）が施され、バリア層と導電層とはビアホールおよび溝内にのみ残存する。この後、エッチングストッパ層の表面が露出するまで第２の誘電体層が除去される。露出したエッチングストッパ層、バリア層および導電層の表面を覆うようにバリアキャップ層が形成された後、このバリアキャップ層上に相対的に低誘電率の第３の誘電体層がステップカバレッジ（段差被覆性）の低い条件で成膜されることで、導電層間にエアギャップが形成される。
【０００７】
この後、第３の誘電体層上に第４の誘電体層が形成され、その上面がＣＭＰにより平坦化される。この後、多層金属配線を形成するために、デュアルダマシン構造を製造するための別シリーズのプロセスが行なわれる。
【特許文献１】米国特許第６，１５９，８４５号明細書
【特許文献２】特開２００１−０８５５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の従来例では、下層の配線（導電層）とその配線横のエアギャップとの距離が短かった。このため、配線に上層配線接続用のビアホールが接続される場合に重ね合わせズレが生じると、ビアホールがエアギャップに接続し、双方が連通してしまうことがあった。この状態でビアホール内に上層配線用のバリアメタルを成膜すると、このバリアメタルは通常スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル上に上層配線用の導電層を形成すると、バリアメタルの不連続点（途切れ部）から導電層のＣｕが拡散してしまったり、不連続点を起点に導電層のＣｕのエレクトロマイグレーション不良などが発生するという問題があった。
【０００９】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、半導体基板と、第１の絶縁層と、第２の絶縁層と、複数の配線用導電層とを備えている。第１の絶縁層は、半導体基板の表面上に形成されている。第２の絶縁層は、第１の絶縁層上に形成されている。複数の配線用導電層は、それぞれが、第２の絶縁層を貫通して第１の絶縁層に達する配線用溝内に形成されている。複数の配線用導電層のうち隣り合う配線用導電層の間にエアギャップが形成されており、エアギャップと配線用導電層との間に第２の絶縁層が配置されている。
【００１１】
本発明の半導体装置の製造方法は以下の工程を備えている。
まず第１の絶縁層が形成される。この第１の絶縁層の表面に第１の溝が形成される。この第１の溝内を埋め込むように第２の絶縁層が形成される。複数の第２の溝のそれぞれが、第２の絶縁層を貫通して第１の絶縁層に達するように形成される。複数の配線用導電層のそれぞれが、複数の第２の溝の各々を埋め込むように形成される。複数の配線用導電層と第２の絶縁層とをマスクとして、第１の絶縁層をエッチングすることにより、隣り合う配線用導電層間にエアギャップ用溝が形成される。
【発明の効果】
【００１２】
本発明の半導体装置およびその製造方法によれば、エアギャップと配線用導電層との間に第２の絶縁層が配置されているため、エアギャップと配線用導電層との距離は第２の絶縁層の分だけ従来例よりも広くなる。このため、配線用導電層に上層からビアホールを接続する際に、写真製版におけるフォトマスクの重ね合わせズレが生じてもビアホールは第２の絶縁層上にずれるだけで、エアギャップと接続することは防止される。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。図１を参照して、下地層１は、たとえば半導体基板であってもよく、また半導体基板上に形成された配線層および層間絶縁層であってもよい。この下地層１上に、絶縁層（下層絶縁層）２が形成されており、この絶縁層２上に絶縁層（上層絶縁層）３が形成されている。
【００１４】
絶縁層２の材質としては、たとえばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）、ＳｉＣＮ（炭窒化シリコン）、ＳｉＣＯ（炭化酸化シリコン）などが用いられる。また絶縁層３の材質としては、絶縁層２とは異なる材質が用いられ、たとえばＳｉＯ2（酸化シリコン）、ＳｉＯＦ（フッ素化酸化シリコン）、ＳｉＯＣ（炭素含有酸化シリコン）などが用いられる。また絶縁層３の厚み方向の中間部に配線用溝形成時においてエッチングストッパーとして機能する層を形成する場合もある。
【００１５】
絶縁層３上には絶縁層４が形成されており、この絶縁層４を貫通して絶縁層３に達するように配線用溝３ｃが形成されている。この配線用溝３ｃの下には配線用溝３ｃに連通するとともに下地層１表面に達するようにビアホール３ｂが絶縁層２および３に形成されている。
【００１６】
絶縁層４は、たとえば絶縁層３に対してエッチング選択比を大きく確保できる材質からなることが好ましく、たとえばポリアリールエーテル（アライドシグナル社製（商品名：ＦＬＡＲＥ）、ザ・ダウ・ケミカル・カンパニー製（商品名：ＳｉＬＫ（Ｒ）））、ベンゾシクロブテン（ザ・ダウ・ケミカル・カンパニー製）などの有機膜であることが好ましい。
【００１７】
ビアホール３ｂおよび配線用溝３ｃの壁面に沿ってバリアメタル層５ａが形成されており、ビアホール３ｂおよび配線用溝３ｃを埋め込むように配線層５ｂが形成されている。このバリアメタル層５ａと配線層５ｂとにより下層配線用導電層５が構成されている。この下層配線用導電層５は、下地層１が半導体基板の場合には半導体基板の表面に形成された不純物拡散領域に、また下地層１が配線層および層間絶縁層の場合には配線層にビアホール３ｂを介して電気的に接続されている。バリアメタル層５ａの材質としては、たとえばＣｕ拡散のバリアとなるＴａ（タンタル）、ＴａＮ（窒化タンタル）などが用いられる。また配線層５ｂの材質としては、たとえばＣｕなどが用いられる。
【００１８】
互いに隣り合う下層配線用導電層５の間には、エアギャップ用溝６が形成されている。このエアギャップ用溝６は、絶縁層４を貫通して絶縁層３の所定深さまで達するように形成されている。
【００１９】
絶縁層４および下層配線用導電層５の上面を覆うように、かつエアギャップ用溝６の壁面に沿うように、Ｃｕに対するバリア性を有する材質よりなる絶縁層（下層絶縁層）７が形成されている。絶縁層７上には、エアギャップ用溝６内にエアギャップ８ｄを形成するように絶縁層（上層絶縁層）８が形成されている。これにより互いに隣り合う下層配線用導電層５の間にエアギャップ８ｄが位置し、かつ下層配線用導電層５とエアギャップ８ｄとの間に絶縁層４が位置することになる。
【００２０】
絶縁層７の材質としては、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどが用いられる。また絶縁層８の材質としては、絶縁層７とは異なる材質が用いられ、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどが用いられる。また絶縁層８の厚み方向の中間部に配線用溝形成時においてエッチングストッパーとして機能する層を形成する場合もある。
【００２１】
絶縁層８の上面には溝８ａが形成されており、この溝８ａ内には絶縁層９が埋め込まれている。この絶縁層９を貫通して絶縁層８に達するように配線用溝８ｃが形成されている。この配線用溝８ｃの下には配線用溝８ｃに連通するとともに下層配線用導電層５に達するようにビアホール８ｂが絶縁層７および８に形成されている。
【００２２】
絶縁層９は、たとえば絶縁層８に対してエッチング選択比を大きく確保できる材質からなることが好ましく、たとえばポリアリールエーテル（アライドシグナル社製（商品名：ＦＬＡＲＥ）、ザ・ダウ・ケミカル・カンパニー製（商品名：ＳｉＬＫ（Ｒ）））、ベンゾシクロブテン（ザ・ダウ・ケミカル・カンパニー製）などの有機膜であることが好ましい。
【００２３】
ビアホール８ｂおよび配線用溝８ｃの壁面に沿ってバリアメタル層１０ａが形成されており、ビアホール８ｂおよび配線用溝８ｃを埋め込むように配線層１０ｂが形成されている。このバリアメタル層１０ａと配線層１０ｂとにより上層配線用導電層１０が構成されている。この上層配線用導電層１０は下層配線用導電層５にビアホール８ｂを介して電気的に接続されている。バリアメタル層１０ａの材質としては、たとえばＣｕ拡散のバリアとなるＴａ、ＴａＮなどが用いられる。また配線層１０ｂの材質としては、たとえばＣｕなどが用いられる。
【００２４】
なお上記の絶縁層４は平面レイアウトにおいて図２に示すように下層配線用導電層５の周囲を取り囲んでいることが好ましく、またエアギャップ形成用溝６は絶縁層４および下層配線用導電層５の周囲を取り囲んでいることが好ましい。
【００２５】
次に、本実施の形態における半導体装置の製造方法について説明する。
図３〜図１４は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態においては、レジストパターンをマスクに用いて、ビアファーストのデュアルダマシン法で形成する方法を例に挙げて説明する。
【００２６】
図３を参照して、下地層１上にエッチングストッパーおよびＣｕ拡散のバリアとして機能する絶縁層２が形成される。この絶縁層２の材質としては、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。続いて層間絶縁層として絶縁層３が形成される。絶縁層３の材質としては、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどを用いることができる。
【００２７】
絶縁層３の形成後、この絶縁層３上にフォトレジスト２１が塗布される。このフォトレジスト２１が露光・現像されることにより、レジストパターン２１が形成される。
【００２８】
ここで上記のフォトレジスト２１の露光は、後述する配線用溝３ｃを形成する際に用いるフォトマスクと同一パターンを有するフォトマスクを用いて行なわれる。またフォトレジスト２１の露光は、フォトレジスト２１としてポジ型を用いた場合、現像後のレジストパターン２１の抜きが配線用溝３ｃとなる部分より大きくなるように（レジストが細くなるように）過露光により行なわれる。つまり、通常の露光では、フォトレジストの材質にもよるが、ポジ型フォトレジスト２１が現像液に対して不溶解性から溶解性になる境界の露光量の２倍程度の露光量で露光が行なわれるが、本実施の形態の過露光ではそれよりも２０％程度大きな露光量で露光が行なわれる。
【００２９】
上記のレジストパターン２１をマスクとしてドライエッチングが施される。この後、レジストパターン２１はたとえばアッシング法や薬液によるウェット法により除去される。
【００３０】
図４を参照して、上記のドライエッチングにより、絶縁層３の表面に溝３ａが形成される。この溝３ａは、後述の配線用溝３ｃよりも浅くなるような深さで形成される。通常、過露光するとレジストパターン２１が細くなるために、レジストパターン２１の倒れのマージンが少なくなり、エッチング時にレジストパターン２１が倒れやすくなる。しかし溝３ａを浅く加工するためレジストパターン２１が細くても問題はなく、レジストパターン２１の倒れは生じない。
【００３１】
図５を参照して、溝３ａを埋め込むように、かつ絶縁層３上を覆うように絶縁層４が形成される。この時点で絶縁層４の上面に段差が生じてしまうため、ＣＭＰが施される。
【００３２】
図６を参照して、上記のＣＭＰは絶縁層３の上面が露出するまで行なわれる。これにより絶縁層３および絶縁層４の上面が平坦化され、絶縁層４は絶縁層３の溝３ａ内にのみ残存する。
【００３３】
図７を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン２２が形成される。このレジストパターン２２をマスクとしてエッチングを行うことにより、絶縁層４および絶縁層３が加工される。このエッチングに際しては、絶縁層２に達するまで絶縁層４および絶縁層３がエッチングされ、絶縁層２はエッチングストッパーとして機能する。この後、レジストパターン２２はたとえばアッシング法や薬液によるウェット法により除去される。
【００３４】
図８を参照して、通常の写真製版プロセスにより、配線用溝形成用のレジストパターン２３が形成される。このレジストパターン２３は、上記の溝３ａ形成時に用いたフォトマスクと同じものを用いて通常の露光を行なった後に現像を行なうことにより形成される。このレジストパターン２３をマスクとしてエッチングが施される。この後、レジストパターン２３はたとえばアッシング法や薬液によるウェット法により除去される。
【００３５】
図９を参照して、上記のエッチングにより、絶縁層４を貫通して絶縁層３の所定深さにまで達する配線用溝３ｃが複数形成される。また、ビアホール３ｂの底面において露出していた絶縁層２が除去され、下地層１の表面が露出する。
【００３６】
図１０を参照して、Ｃｕの拡散バリアとなるバリアメタル層（たとえばＴａ、ＴａＮ）５ａがビアホール３ｂおよび配線用溝３ｃの壁面に沿うように、かつ絶縁層３および４上を覆うようにスパッタ法により形成される。またバリアメタル層５ａ上に、メッキ法でのシードとなるＣｕシード層（図示せず）がスパッタ法により形成される。続いてメッキ法により、ビアホール３ｂおよび配線用溝３ｃを埋め込むように、かつバリアメタル層５ａを覆うようにＣｕ層５ｂが形成される。続いてＣＭＰ法により一部の余分なＣｕ層５ｂおよびバリアメタル層５ａが除去される。これにより、絶縁層３および４の上面が露出するとともに、Ｃｕ層５ｂおよびバリアメタル層５ａはビアホール３ｂおよび配線用溝３ｃ内にのみ残存される。これにより、バリアメタル層５ａとＣｕ層よりなる配線層５ｂとからなる下層配線用導電層５がビアホール３ｂおよび配線用溝３ｃ内を埋め込む。
【００３７】
図１１を参照して、複数の下層配線用導電層５および絶縁層４をマスクとして絶縁層３に異方性のドライエッチングが施される。これにより絶縁層３が加工されて、隣り合う下層配線用導電層５間に、絶縁層３の所定深さにまで達するエアギャップ用溝６が形成される。
【００３８】
この際、エアギャップ用溝６を配線用溝３ｃの深さより深く形成することが好ましい。エアギャップ用溝６内にエアギャップが形成されるため、エアギャップ用溝６の深さが浅くなると配線間容量が増大するからである。また、絶縁層４は過露光により形成された溝３ａ内に埋め込まれているため、配線層５ｂを平面的に覆うように形成されている（図２）。よって配線層５ｂの直近にエアギャップ用溝６が形成されることはなく、必ず配線層５ｂとエアギャップ用溝６との間に絶縁層４が存在する。
【００３９】
図１２を参照して、Ｃｕに対するバリア性を有する絶縁層７が、下層配線用導電層５および絶縁層４の上面を覆うように、かつエアギャップ用溝６の壁面に沿うように形成される。この絶縁層７には、たとえば絶縁層２と同様の材質を用いることができる。
【００４０】
図１３を参照して、絶縁層７上に、層間絶縁層として絶縁層８が形成される。この絶縁層８としてステップカバレッジ（段差被覆性）の低い絶縁層を用いることで、エアギャップ用溝６が絶縁層８で埋め込まれる前にその上部が閉じてしまい、エアギャップ用溝６内に空間８ｄが形成され、この空間８ｄがエアギャップとなる。
【００４１】
上記のステップカバレッジ（段差被覆性）の低い絶縁層を用いたエアギャップ８ｄの形成方法として、たとえば特開２００１−０８５５１９号公報や米国特許第６，１５９，８４５号に記述された方法を用いることができる。この方法は、たとえばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法である。ここでエアギャップ８ｄの形成により絶縁層８の上面が十分に平坦に形成されない場合は、ＣＭＰ法により絶縁層８の上面が平坦化されてもよい。絶縁層８には、たとえば絶縁層３と同様の材質を用いることができる。
【００４２】
図１４を参照して、上記の溝３ａと同様にして絶縁層８の上面に溝８ａが形成され、その溝８ａ内に、上記の絶縁層４と同様にして絶縁層９が形成される。絶縁層９、８および７を貫通して配線層５ｂに達するビアホール８ｂが通常の写真製版プロセスおよびエッチングプロセスにより形成される。
【００４３】
図１を参照して、上記の配線用溝３ｃと同様にして、絶縁層９を貫通して絶縁層８に達する配線用溝８ｃが形成される。この後、上記の下層配線用導電層５と同様にして、ビアホール８ｂおよび配線用溝８ｃ内を埋め込むようにバリアメタル層１０ａおよび配線層１０ｂよりなる上層配線用導電層１０が形成される。以上を所望の配線層分だけ繰り返すことにより、本実施の形態における半導体装置が製造される。
【００４４】
本発明における半導体装置の製造方法は上記の方法に限定されず、たとえばシングルダマシン法やトレンチファーストのデュアルダマシン法など様々な製造方法に適用することができる。
【００４５】
本実施の形態によれば、図１に示すようにエアギャップ８ｄと下層配線用導電層５との間に絶縁層４が配置されているため、エアギャップ８ｄと下層配線用導電層５との距離を絶縁層４の分だけ従来例よりも広くすることができる。このため、下層配線用導電層５に上層からビアホール８ｂを接続する際に、写真製版におけるフォトマスクの重ね合わせズレが生じても、図１５に示すようにビアホール８ｂは絶縁層４上にずれるだけで、エアギャップ８ｄと接続することは防止される。
【００４６】
ビアホール８ｂとエアギャップ８ｄとが接続しないため、ビアホール８ｂ内でバリアメタル層１０ａは連続的に形成され、途切れなどの不連続点が生じることはない。よって、バリアメタル層１０ａの途切れ部において配線層１０ｂのＣｕが拡散してしまったり、不連続点を起点に配線層１０ｂのＣｕのエレクトロマイグレーション不良などが発生することもない。
【００４７】
（実施の形態２）
図１６は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。図１６を参照して、本実施の形態の構成は、実施の形態１の構成と比較して、エアギャップ用溝６が絶縁層４の下側に回り込んでいることによりエアギャップ８ｄも絶縁層４の下側に回り込んでいる点において異なっている。
【００４８】
なおこれ以外の本実施の形態の構成は、上述した実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【００４９】
次に、本実施の形態の半導体装置の製造方法について説明する。
図１７〜図２０は、本発明の実施の形態２における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、まず図３〜図１０に示す実施の形態１の製造方法と同様の工程を経る。この後、図１７を参照して、下層配線用導電層５および絶縁層４をマスクとして絶縁層３に等方性のエッチング（ウェットエッチング、あるいはドライエッチングとウェットエッチングとの複合エッチング）が施される。これにより、エアギャップ用溝６を絶縁層４の下側に回り込むようなオーバーハング形状に形成することができる。
【００５０】
図１８を参照して、Ｃｕに対するバリア性を有する絶縁層７が、下層配線用導電層５および絶縁層４の上面を覆うように、かつエアギャップ用溝６の壁面に沿うように形成される。この絶縁層７には、たとえば絶縁層２と同様の材質を用いることができる。
【００５１】
図１９を参照して、絶縁層７上に、層間絶縁層として絶縁層８が形成される。この絶縁層８としてステップカバレッジ（段差被覆性）の低い絶縁層を用いることで、エアギャップ用溝６が絶縁層８で埋め込まれる前にその上部が閉じてしまい、エアギャップ用溝６内に空間８ｄが形成され、この空間８ｄがエアギャップとなる。これにより、エアギャップ８ｄを絶縁層４の下側に回り込むように形成することができる。
【００５２】
上記のステップカバレッジ（段差被覆性）の低い絶縁層を用いたエアギャップ８ｄの形成方法として、上述した実施の形態１と同様の方法を用いることができる。ここでエアギャップ８ｄの形成により絶縁層８の上面が十分に平坦に形成されない場合は、ＣＭＰ法により絶縁層８の上面が平坦化されてもよい。絶縁層８には、たとえば絶縁層３と同様の材質を用いることができる。
【００５３】
図２０を参照して、上記の溝３ａと同様にして絶縁層８の上面に溝８ａが形成され、その溝８ａ内に、上記の絶縁層４と同様にして絶縁層９が形成される。絶縁層９、８および７を貫通して下層配線用導電層５に達するビアホール８ｂが通常の写真製版プロセスおよびエッチングプロセスにより形成される。
【００５４】
図１６を参照して、上記の配線用溝３ｃと同様にして、絶縁層９を貫通して絶縁層８に達する配線用溝８ｃが形成される。この後、上記の下層配線用導電層５と同様にして、ビアホール８ｂおよび配線用溝８ｃ内を埋め込むようにバリアメタル層１０ａおよび配線層１０ｂよりなる上層配線用導電層１０が形成される。以上を所望の配線層分だけ繰り返すことにより、本実施の形態における半導体装置が製造される。
【００５５】
本実施の形態では、図１９に示すようにエアギャップ８ｄが絶縁層４の下側に回り込んでいるため、絶縁層４と絶縁層７とのエッチング選択比を確保できない場合、図２１に示すようにフォトマスクの重ね合わせずれによりビアホール８ｂが配線層５ｂからずれて形成されると、ビアホール８ｂが絶縁層４を突き抜け、エアギャップ８ｄとビアホール８ｂとがつながってしまう。よって実施の形態２の構造を採用する場合は、絶縁層４と絶縁層７とのエッチング選択比が確保できるように膜の材質を選ぶ必要がある。たとえば、絶縁層３にＳｉＯＣ膜を、絶縁層４に有機膜を、絶縁層７にＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣＯ膜を選べば、エアギャップ用溝６の形成時に絶縁層３と絶縁層４との間のエッチング選択比を確保でき、かつビアホール８ｂの形成時に絶縁層４と絶縁層７とのエッチング選択比を確保することもできる。このため、図２２に示すようにフォトマスクの重ね合わせずれによりビアホール８ｂが配線層５ｂからずれて形成されても、ビアホール８ｂが絶縁層４を突き抜けることは防止され、エアギャップ８ｄとビアホール８ｂとがつながることはない。
【００５６】
なお絶縁層４の有機膜は、たとえばポリアリールエーテル（アライドシグナル社製（商品名：ＦＬＡＲＥ）、ザ・ダウ・ケミカル・カンパニー製（商品名：ＳｉＬＫ（Ｒ）））、ベンゾシクロブテン（ザ・ダウ・ケミカル・カンパニー製）などの有機膜であることが好ましい。
【００５７】
また、実施の形態１では、図２３に示すようにエアギャップ８ｄが絶縁層４の下側に回り込んでいないため、絶縁層４および７のエッチング選択比を確保できずにビアホール８ｂが絶縁層４を突き抜けても、エアギャップ８ｄとビアホール８ｂとがつながるおそれはない。
【００５８】
また最近は誘電率の低い有機膜やＳｉＯＣ膜が開発されている。よって上記組み合わせを用いれば配線間に残る層間絶縁層の誘電率を下げることができ、配線間容量を効果的に低減することができる。
【００５９】
本実施の形態によれば、実施の形態１に比べてエアギャップ８ｄを大きく形成できるため、実施の形態１よりもさらに配線間容量を低減することが可能である。また絶縁層４と絶縁層７とのエッチング選択比を確保することで、写真製版プロセスにおけるフォトマスクの重ね合わせずれが生じても、エアギャップ８ｄとビアホール８ｂとがつながるおそれはなく、良好な歩留まりを確保することができる。
【００６０】
（実施の形態３）
実施の形態１および２においては、図５に示すように絶縁層４を形成した後、図６に示すように段差を低減するためにＣＭＰ法を用いて表面を平坦化する必要があった。ところがＣＭＰは比較的コストの高いプロセスである。多層配線構造の製造プロセスにおいては各層にて同じプロセスが繰り返されるため、ＣＭＰのプロセスが多用されることになりチップのコスト増に与える影響が大きくなる。
【００６１】
そこで、本実施の形態においては、絶縁層４を形成するためにスピン塗布法が用いられる。スピン塗布法は、段差を低減しながら成膜できる方法であるため、ＣＭＰ法による段差低減プロセスを必要としない。
【００６２】
以下に、本実施の形態における半導体装置の製造方法について説明する。
図２４〜図２８は、本発明の実施の形態３における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、図３および図４に示す実施の形態２と同様の工程を経る。この後、図２４を参照して、溝３ａを埋め込むように絶縁層３上に絶縁層４がスピン塗布法で形成される。このスピン塗布法は、上述したように段差を低減しながら成膜できる方法であるため、絶縁層４の上面は平坦な面となる。
【００６３】
図２５を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン（図示せず）が形成される。このレジストパターンをマスクとして異方性のエッチングを行なうことにより、絶縁層４および絶縁層３が加工される。このエッチングに際しては、絶縁層２に達するまで絶縁層４および絶縁層３がエッチングされ、絶縁層２はエッチングストッパーとして機能する。この後、レジストパターンはたとえばアッシング法や薬液によるウェット法により除去される。
【００６４】
図２６を参照して、通常の写真製版プロセスにより、配線用溝形成用のレジストパターン（図示せず）が形成される。このレジストパターンは、上記の溝３ａ形成時に用いたフォトマスクと同じものを用いて通常の露光を行なった後に現像を行なうことにより形成される。このレジストパターンをマスクとしてエッチングが施される。この後、レジストパターンはたとえばアッシング法や薬液によるウェット法により除去される。
【００６５】
上記のエッチングにより、絶縁層４を貫通して絶縁層３の所定深さにまで達する配線用溝３ｃが形成される。また、ビアホール３ｂの底面において露出していた絶縁層２が除去され、下地層１の表面が露出する。
【００６６】
図２７を参照して、Ｃｕの拡散バリアとなるバリアメタル層（たとえばＴａ、ＴａＮ）５ａがビアホール３ｂおよび配線用溝３ｃの壁面に沿うように、かつ絶縁層４上を覆うようにスパッタ法により形成される。またバリアメタル層５ａ上に、メッキ法でのシードとなるＣｕシード層（図示せず）がスパッタ法により形成される。続いてメッキ法によりビアホール３ｂおよび配線用溝３ｃを埋め込むように、かつバリアメタル層５ａ上を覆うようにＣｕ層５ｂが形成される。続いてＣＭＰ法により一部の余分なＣｕ層５ｂ、バリアメタル層５ａおよび絶縁層４が除去される。
【００６７】
図２８を参照して、上記のＣＭＰ法により、絶縁層３の上面が露出するとともに、絶縁層４は絶縁層３の溝３ａ内にのみ残存され、Ｃｕ層５ｂおよびバリアメタル層５ａはビアホール３ｂおよび配線用溝３ｃ内にのみ残存される。これにより、バリアメタル層５ａとＣｕ層よりなる配線層５ｂとからなる下層配線用導電層５がビアホール３ｂおよび配線用溝３ｃ内を埋め込む。
【００６８】
この後、図１１〜図１４に示す実施の形態１の製造プロセスまたは図１７〜図２０に示す実施の形態２のプロセスを経ることにより、図１に示す実施の形態１または図１６に示す実施の形態２の半導体装置が製造される。
【００６９】
本実施の形態によれば、図５および図６に示すＣＭＰ工程を省略することができるため、工程コストを低減することが可能である。また得られる半導体装置の構成は実施の形態１または２の構成と同等であるため、ビアホール８ｂとエアギャップ８ｄとが接続することを防止でき、その接続に起因する不良は発生しない。
【００７０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７１】
本発明は、エアギャップを有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。
【図２】配線層と絶縁層との平面レイアウトを模式的に示す図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。
【図１１】本発明の実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。
【図１２】本発明の実施の形態１における半導体装置の製造方法の第１０程を示す概略断面図である。
【図１３】本発明の実施の形態１における半導体装置の製造方法の第１１工程を示す概略断面図である。
【図１４】本発明の実施の形態１における半導体装置の製造方法の第１２工程を示す概略断面図である。
【図１５】本発明の実施の形態１における半導体装置の製造方法において重ね合わせずれが生じた様子を示す概略断面図である。
【図１６】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１７】本発明の実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。
【図１８】本発明の実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。
【図１９】本発明の実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。
【図２０】本発明の実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。
【図２１】本発明の実施の形態２における半導体装置の製造方法において重ね合わせずれが生じてビアホールが絶縁層４を突き抜けた様子を示す概略断面図である。
【図２２】本発明の実施の形態２における半導体装置の製造方法において重ね合わせずれが生じてもビアホールが絶縁層４を突き抜けないことを説明するための概略断面図である。
【図２３】本発明の実施の形態１における半導体装置の製造方法において重ね合わせずれが生じてビアホールが絶縁層４を突き抜けた様子を示す概略断面図である。
【図２４】本発明の実施の形態３における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２５】本発明の実施の形態３における半導体装置の製造方法の第２工程を示す概略断面図である。
【図２６】本発明の実施の形態３における半導体装置の製造方法の第３工程を示す概略断面図である。
【図２７】本発明の実施の形態３における半導体装置の製造方法の第４工程を示す概略断面図である。
【図２８】本発明の実施の形態３における半導体装置の製造方法の第５工程を示す概略断面図である。
【符号の説明】
【００７３】
１  下地層、２  絶縁層、３ｂ  ビアホール、３ａ  溝、３  絶縁層、３ｃ  配線用溝、４  絶縁層、５  下層配線用導電層、５ａ  バリアメタル層、５ｂ  配線層、６  エアギャップ用溝、７  絶縁層、８  絶縁層、８ａ  溝、８ｂ  ビアホール、８ｃ  配線用溝、８ｄ  エアギャップ、９  絶縁層、１０  上層配線用導電層、１０ａ  バリアメタル層、１０ｂ  配線層、２１，２２，２３  レジストパターン。
【図１】
2008021862.tif 000003
【図２】
2008021862.tif 000004
【図３】
2008021862.tif 000005
【図４】
2008021862.tif 000006
【図５】
2008021862.tif 000007
【図６】
2008021862.tif 000008
【図７】
2008021862.tif 000009
【図８】
2008021862.tif 000010
【図９】
2008021862.tif 000011
【図１０】
2008021862.tif 000012
【図１１】
2008021862.tif 000013
【図１２】
2008021862.tif 000014
【図１３】
2008021862.tif 000015
【図１４】
2008021862.tif 000016
【図１５】
2008021862.tif 000017
【図１６】
2008021862.tif 000018
【図１７】
2008021862.tif 000019
【図１８】
2008021862.tif 000020
【図１９】
2008021862.tif 000021
【図２０】
2008021862.tif 000022
【図２１】
2008021862.tif 000023
【図２２】
2008021862.tif 000024
【図２３】
2008021862.tif 000025
【図２４】
2008021862.tif 000026
【図２５】
2008021862.tif 000027
【図２６】
2008021862.tif 000028
【図２７】
2008021862.tif 000029
【図２８】
2008021862.tif 000030