(57)【要約】【課題】  温度が変動しても出力電圧である昇圧電圧が変動しにくいチャージポンプ回路を提供する。【解決手段】  補正用ダイオードＤ１に発生した順方向電圧Ｖｆにより、チャージポンプ回路の出力電圧である昇圧電圧４ＶｒｅｆはダイオードＤ２〜Ｄ５に発生した順方向電圧Ｖｆを含まなくなるので、温度が変動してダイオードＤ２〜Ｄ５に発生する順方向電圧Ｖｆが変動しても、昇圧電圧４Ｖｒｅｆは変動しにくくなる。よって、温度が変動しても、昇圧電圧４Ｖｒｅｆはバラツキが抑制されるので、チャージポンプ回路による昇圧速度のバラツキも抑制される。【選択図】  図１
2008306857.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ回路において、
定電圧を生成する定電圧回路と、
電圧を発生する補正用電荷転送素子と、
前記定電圧と前記補正用電荷転送素子に発生した電圧とが加算された電圧が入力電圧として入力される入力端子と、
前記入力電圧が昇圧され、昇圧電圧を出力する出力端子と、
前記入力端子と前記出力端子との間に直列接続された複数の電荷転送素子と、
前記複数の電荷転送素子による各接続点に一つおきに設けられた複数の容量からなる第一容量群と、
前記第一容量群が設けられていない前記各接続点に設けられた複数の容量からなる第二容量群と、
前記入力電圧を電源電圧とし、前記電源電圧に基づき、第一クロックパルスを前記第一容量群に供給し、前記第一クロックパルスと逆相の第二クロックパルスを前記第二容量群に供給するクロックドライバと、
を備えていることを特徴とするチャージポンプ回路。
【請求項２】
前記補正用電荷転送素子及び前記電荷転送素子は、ダイオードであることを特徴とする請求項１記載のチャージポンプ回路。
【請求項３】
前記補正用電荷転送素子及び前記電荷転送素子は、ＭＯＳトランジスタであることを特徴とする請求項１記載のチャージポンプ回路。
【請求項４】
前記定電圧回路は、バンドギャップリファレンス回路を用いて構成されることを特徴とする請求項１記載のチャージポンプ回路。
【請求項５】
前記補正用電荷転送素子は、前記電荷転送素子と、同一形状であり、マスクレイアウト上近接配置されていることを特徴とする請求項１記載のチャージポンプ回路。
【請求項６】
前記補正用電荷転送素子と前記入力端子との間に設けられたソースフォロア、
をさらに備えていることを特徴とする請求項１記載のチャージポンプ回路。
【請求項７】
前記補正用電荷転送素子と前記入力端子との間に設けられたボルテージフォロア、
をさらに備えていることを特徴とする請求項１記載のチャージポンプ回路。
【請求項８】
前記出力端子は、不揮発性メモリのメモリセルへの書き込み電圧として用いられる前記昇圧電圧を出力することを特徴とする請求項１記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関する。
【背景技術】
【０００２】
従来のチャージポンプ回路について説明する。図３は、従来のチャージポンプ回路を示す図である。
【０００３】
クロックパルスＣＬＫがクロックドライバ２０１に入力し、クロックパルスＣＬＫ及びクロックドライバ２０１の電源電圧ＶＤＤに基づき、クロックドライバ２０１はクロックパルスＣＬＫ２を容量Ｃ０１及び容量Ｃ０３に供給する。また、クロックパルスＣＬＫＸがクロックドライバ２０１に入力し、クロックパルスＣＬＫＸ及びクロックドライバ２０１の電源電圧ＶＤＤに基づき、クロックドライバ２０１はクロックパルスＣＬＫＸ２を容量Ｃ０２に供給する。
【０００４】
容量Ｃ０１に供給されるクロックパルスＣＬＫ２が波低値であって容量Ｃ０１に供給される電圧がグランド電圧である時、ダイオードＤ０１のアノードに印加された電源電圧ＶＤＤは、ダイオードＤ０１によって電圧降下し、接続点ＡＡで電圧（ＶＤＤ−Ｖｆ）になる。よって、電圧（ＶＤＤ−Ｖｆ）に基づいた電荷が容量Ｃ０１に蓄積される。その後、容量Ｃ０１に供給されるクロックパルスＣＬＫ２が波高値になると、容量Ｃ０１に供給される電圧はグランド電圧からクロックドライバ２０１の電源電圧ＶＤＤに変化する。よって、接続点ＡＡの電圧は、クロックドライバ２０１の電源電圧ＶＤＤと容量Ｃ０１に蓄積された電荷量に基づいた電圧（ＶＤＤ−Ｖｆ）とを加算した電圧になり、電圧（２ＶＤＤ−Ｖｆ）に変化する。
【０００５】
上記の昇圧動作と同様に、接続点ＢＢの電圧は、電圧（３ＶＤＤ−２Ｖｆ）になり、接続点ＣＣの電圧は、電圧（４ＶＤＤ−３Ｖｆ）になる。
【０００６】
この接続点ＣＣの電圧（４ＶＤＤ−３Ｖｆ）は、ダイオードＤ０４によって電圧降下し、出力端子ＤＤで昇圧電圧（４ＶＤＤ−４Ｖｆ）になる。
【０００７】
上記のような一連の昇圧動作が繰り返して行われることにより、電源電圧ＶＤＤの昇圧が行われている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２３３１３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、各ダイオードは温度特性を持っているので、温度が高くなると各ダイオードに発生する順方向電圧Ｖｆが低くなり、低くなると順方向電圧Ｖｆが高くなってしまう。よって、温度が変動すると、チャージポンプ回路の出力電圧である昇圧電圧（４ＶＤＤ−４Ｖｆ）も変動してしまう。
【０００９】
本発明は、上記課題に鑑みてなされ、温度が変動しても出力電圧である昇圧電圧が変動しにくいチャージポンプ回路を提供する。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するため、チャージポンプ回路において、定電圧を生成する定電圧回路と、電圧を発生する補正用電荷転送素子と、前記定電圧と前記補正用電荷転送素子に発生した電圧とが加算された電圧が入力電圧として入力される入力端子と、前記入力電圧が昇圧され、昇圧電圧を出力する出力端子と、前記入力端子と前記出力端子との間に直列接続された複数の電荷転送素子と、前記複数の電荷転送素子による各接続点に一つおきに設けられた複数の容量からなる第一容量群と、前記第一容量群が設けられていない前記各接続点に設けられた複数の容量からなる第二容量群と、前記入力電圧を電源電圧とし、前記電源電圧に基づき、第一クロックパルスを前記第一容量群に供給し、前記第一クロックパルスと逆相の第二クロックパルスを前記第二容量群に供給するクロックドライバと、を備えていることを特徴とするチャージポンプ回路を提供する。
【発明の効果】
【００１１】
本発明では、補正用電荷転送素子に発生した電圧により、チャージポンプ回路の出力電圧である昇圧電圧は複数の電荷転送素子に発生した電圧を含まなくなるので、温度が変動して複数の電荷転送素子に発生する電圧が変動しても、昇圧電圧は変動しにくくなる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を、図面を参照して説明する。
【００１３】
まず、チャージポンプ回路の構成について説明する。図１は、チャージポンプ回路を示す図である。
【００１４】
チャージポンプ回路は、入力電圧生成回路１０及び昇圧回路２０を備えている。入力電圧生成回路１０は、ボルテージフォロア１１、定電圧回路１２、定電流源１３、電源端子１４、グランド端子１５及び補正用ダイオードＤ１を備えている。ボルテージフォロア１１は、アンプ１１ａを有している。昇圧回路２０は、クロックドライバ２１、出力負荷２２、ダイオードＤ２〜Ｄ５、容量Ｃ１〜Ｃ３及び出力容量ＣＬを備えている。
【００１５】
入力電圧生成回路１０では、電源端子１４に電流源１３の一端が接続され、電流源１３の他端に補正用ダイオードＤ１のアノード（接続点Ｅ）が接続され、補正用ダイオードＤ１のカソードに定電圧回路１２の一端が接続され、定電圧回路１２の他端にグランド端子１５が接続されている。接続点Ｅは、ボルテージフォロア１１内部のアンプ１１ａの非反転入力端子に接続され、アンプ１１ａの出力端子は、アンプ１１ａの反転入力端子に接続されている。
【００１６】
昇圧回路２０では、アンプ１１ａの出力端子にダイオードＤ２のアノードが接続され、ダイオードＤ２のカソード（接続点Ａ）にダイオードＤ３のアノードが接続され、ダイオードＤ３のカソード（接続点Ｂ）にダイオードＤ４のアノードが接続され、ダイオードＤ４のカソード（接続点Ｃ）にダイオードＤ５のアノードが接続され、ダイオードＤ５のカソード（出力端子Ｄ）に出力容量ＣＬ及び出力負荷２２が接続されている。つまり、昇圧回路２０の入力端子と出力端子との間に、ダイオードＤ２〜Ｄ５が直列接続されている。アンプ１１ａの出力端子にクロックドライバ２１の電源端子が接続されている。接続点Ａとクロックドライバ２１の第一出力端子との間に容量Ｃ１が設けられ、接続点Ｃとクロックドライバ２１の第一出力端子との間に容量Ｃ３が設けられ、接続点Ｂとクロックドライバ２１の第二出力端子との間に容量Ｃ２が設けられている。つまり、容量Ｃ１及び容量Ｃ３からなる第一容量群は、ダイオードＤ２〜Ｄ５による各接続点に一つおきに設けられ、容量Ｃ２からなる第二容量群は、第一容量群が設けられていないダイオードＤ２〜Ｄ５による各接続点に設けられている。
【００１７】
ここで、チャージポンプ回路は、昇圧回路２０への入力電圧ＶＩＮ及びクロックドライバ２１からのクロックパルスの波高値に基づいた昇圧速度で昇圧動作を行う。また、チャージポンプ回路は、入力電圧ＶＩＮ及びクロックドライバ２１からのクロックパルスの波高値に基づいた昇圧電圧を出力電圧として出力する。ダイオードＤ２〜Ｄ５は、電荷転送素子及び逆流防止素子として機能する。補正用ダイオードＤ１及びダイオードＤ２〜Ｄ５は、順方向電圧Ｖｆを発生する。補正用ダイオードＤ１は、ダイオードＤ２〜Ｄ５と、同一形状であり、マスクレイアウト上近接配置されている。よって、補正用ダイオードＤ１は、ダイオードＤ２〜Ｄ５と、特性がほぼ同一である。クロックドライバ２１は、入力電圧ＶＩＮを電源電圧とし、クロックパルスＣＬＫ及びクロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）に基づき、クロックパルスＣＬＫ２を容量Ｃ１及び容量Ｃ３に供給し、クロックパルスＣＬＫＸ及びクロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）に基づき、クロックパルスＣＬＫ２と逆相のクロックパルスＣＬＫＸ２を容量Ｃ２に供給する。定電圧回路１２は、半導体素子のＰＮ接合によるバンドギャップ電圧に基づいて定電圧を生成するバンドギャップリファレンス回路を用いて構成される。
【００１８】
次に、チャージポンプ回路の昇圧動作について説明する。図２は、チャージポンプ回路の昇圧動作を示す図である。
【００１９】
電流源１３が、定電流を補正用ダイオードＤ１及び定電圧回路１２に供給する。定電圧回路１２は定電圧Ｖｒｅｆを生成し、補正用ダイオードＤ１は順方向電圧Ｖｆを発生する。よって、接続点Ｅの電圧は、定電圧Ｖｒｅｆと補正用ダイオードＤ１に発生した順方向電圧Ｖｆとが加算された電圧（Ｖｒｅｆ＋Ｖｆ）になる。この電圧（Ｖｒｅｆ＋Ｖｆ）は、ボルテージフォロア１１内部のアンプ１１ａを介し、昇圧回路２０への入力電圧ＶＩＮとして昇圧回路２０の入力端子に入力され、ダイオードＤ２のアノード及びクロックドライバ２１の電源端子に印加される。ここで、電圧（Ｖｒｅｆ＋Ｖｆ）は、ダイオードＤ２のアノードに印加されると共に、クロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）になることになる。よって、クロックドライバ２１のクロックパルスの波高値は、クロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）の値になることになる。
【００２０】
クロックパルスＣＬＫがクロックドライバ２１に入力し、クロックパルスＣＬＫ及びクロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）に基づき、クロックドライバ２１はクロックパルスＣＬＫ２を容量Ｃ１及び容量Ｃ３に供給する。また、クロックパルスＣＬＫＸがクロックドライバ２１に入力し、クロックパルスＣＬＫＸ及びクロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）に基づき、クロックドライバ２１はクロックパルスＣＬＫＸ２を容量Ｃ２に供給する。
【００２１】
図２に示すように、容量Ｃ１に供給されるクロックパルスＣＬＫ２が波低値であって容量Ｃ１に供給される電圧がグランド端子１５の電圧である時、ダイオードＤ２のアノードに印加された電圧（Ｖｒｅｆ＋Ｖｆ）は、ダイオードＤ２によって電圧降下し、接続点Ａで電圧Ｖｒｅｆになる。よって、電圧Ｖｒｅｆに基づいた電荷が容量Ｃ１に蓄積される。その後、容量Ｃ１に供給されるクロックパルスＣＬＫ２が波高値になると、容量Ｃ１に供給される電圧はグランド端子１５の電圧からクロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）に変化する。よって、接続点Ａの電圧は、クロックドライバ２１の電源電圧（Ｖｒｅｆ＋Ｖｆ）と容量Ｃ１に蓄積された電荷量に基づいた電圧Ｖｒｅｆとを加算した電圧になり、電圧（２Ｖｒｅｆ＋Ｖｆ）に変化する。
【００２２】
上記の昇圧動作と同様に、接続点Ｂの電圧は、電圧（３Ｖｒｅｆ＋Ｖｆ）になり、接続点Ｃの電圧は、電圧（４Ｖｒｅｆ＋Ｖｆ）になる。
【００２３】
この接続点Ｃの電圧（４Ｖｒｅｆ＋Ｖｆ）は、ダイオードＤ５によって電圧降下し、出力端子Ｄで昇圧電圧４Ｖｒｅｆになる。
【００２４】
上記のような一連の昇圧動作が繰り返して行われることにより、定電圧Ｖｒｅｆの昇圧が行われている。
【００２５】
このようにすると、補正用ダイオードＤ１に発生した順方向電圧Ｖｆにより、チャージポンプ回路の出力電圧である昇圧電圧４ＶｒｅｆはダイオードＤ２〜Ｄ５に発生した順方向電圧Ｖｆを含まなくなるので、温度が変動してダイオードＤ２〜Ｄ５に発生する順方向電圧Ｖｆが変動しても、昇圧電圧４Ｖｒｅｆは変動しにくくなる。よって、温度が変動しても、昇圧電圧４Ｖｒｅｆはバラツキが抑制されるので、チャージポンプ回路による昇圧速度のバラツキも抑制される。
【００２６】
また、電源端子１４の電圧が昇圧されず、定電圧回路１２の定電圧Ｖｒｅｆが昇圧され、チャージポンプ回路の出力電圧である昇圧電圧４Ｖｒｅｆが出力されるので、昇圧電圧４Ｖｒｅｆは電源端子１４の電圧に依存しなくなる。
【００２７】
なお、電荷転送素子としてダイオードＤ２〜Ｄ５が使用されているが、ＭＯＳトランジスタが使用されてもよい。この時、補正用ダイオードＤ１が削除され、補正用ダイオードＤ１の代わりに補正用ＭＯＳトランジスタが使用される。
【００２８】
また、定電圧Ｖｒｅｆは、昇圧電圧４Ｖｒｅｆに昇圧されているが、電圧５Ｖｒｅｆに昇圧されてもよい。この時、ダイオードＤ５の後段に容量及びダイオードが追加される。
【００２９】
また、バッファとしてボルテージフォロア１１が使用されているが、ソースフォロアが使用されてもよい。
【００３０】
ここで、図示しないが、上記のチャージポンプ回路がＥＥＰＲＯＭなどの不揮発性メモリのメモリセルの周辺回路として使用される時について説明する。
【００３１】
不揮発性メモリは、フローティングゲートに蓄積される電荷量を調整してメモリセルの閾値を変化させることにより、情報を記憶する。
【００３２】
一般的にメモリセルの周辺にチャージポンプ回路を設けられていて、チャージポンプ回路によって約１０Ｖ以上の電圧が生成される。この電圧が、メモリセルへの書き込み電圧として用いられる。書き込み電圧に基づき、フローティングゲートにおける電子の注入及び放出が、フローティングゲートの下のトンネル酸化膜を介して行われる。電子の注入量及び放出量が制御され、フローティングゲートに蓄積される電荷量が調整される。すると、調整された電荷量に基づき、メモリセルの閾値が変化する。
【００３３】
ここで、チャージポンプ回路の昇圧速度が速すぎると、昇圧後の書き込み電圧が安定する時間が長くなり、書き込み電圧がメモリセルに印加される時間が長くなる。すると、メモリセルに対して過度のストレスがかかり、メモリセルが劣化してしまう。また、チャージポンプ回路の昇圧速度が遅すぎると、書き込み電圧が安定する時間が短くなり、書き込み電圧がメモリセルに印加される時間が短くなる。すると、メモリセルへの書き込みが浅くなってしまう。しかし、上記のチャージポンプ回路では、昇圧速度のバラツキが抑制されるので、書き込み電圧が安定する時間のバラツキも抑制され、書き込み電圧がメモリセルに印加される時間のバラツキも抑制される。よって、メモリセルが劣化しにくくなり、また、メモリセルへの書き込みが浅くなりにくくなる。
【図面の簡単な説明】
【００３４】
【図１】チャージポンプ回路を示す図である。
【図２】チャージポンプ回路の昇圧動作を示す図である。
【図３】従来のチャージポンプ回路を示す図である。
【符号の説明】
【００３５】
１０  入力電圧生成回路          １１  ボルテージフォロア          １１ａ  アンプ
１２  定電圧回路                １３  定電流源                    １４  電源端子
１５  グランド端子              ２０  昇圧回路                    ２１  クロックドライバ
２２  出力負荷                  Ｄ１  補正用ダイオード            Ｄ２〜Ｄ５  ダイオード
Ｃ１〜Ｃ３  容量                ＣＬ  出力容量
【図１】
2008306857.tif 000003
【図２】
2008306857.tif 000004
【図３】
2008306857.tif 000005