(57)【要約】【課題】２点間の電位差を解消でき、しかも、２点間に過大な電流が流れるのを防止することができる電位差解消回路を提供する。【解決手段】スイッチＳ１がオンすると、直流電源Ｅ１、スイッチＳ１、抵抗Ｒ２およびコンデンサＣ１の直列回路に電流が流れる。トランジスタＱ１のバイアス電圧を生成する抵抗Ｒ１の両端に電位差が生じようとするが、抵抗Ｒ１に並列接続されたコンデンサＣ１は未充電状態にあるのでその両端の電位差は、スイッチＳ１がオンしてから徐々に大きくなる。こうしてトランジスタＱ１のバイアス電圧を徐々に増加させることで、トランジスタＱ１が流せる電流の値も徐々に増加する。【選択図】図１
2008306877.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と該半導体素子への逆電流の防止のために該半導体素子に直列接続された逆電流防止半導体素子とを備える回路を２回路備え、電位差を解消すべき２点間に当該２回路を互いに逆向きに並列接続した回路と、
一方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該バイアス制御点に一端を接続された抵抗性素子、該２つの抵抗性素子による直列回路に並列接続され且つスイッチおよび直流電源を直列接続してなる回路を備えるバイアス回路と、
他方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該バイアス制御点に一端を接続された抵抗性素子、該２つの抵抗性素子による直列回路に並列接続され且つスイッチおよび直流電源を直列接続してなる回路を備えるバイアス回路と
を備えることを特徴とする電位差解消回路。
【請求項２】
該２点間に且つ逆並列に接続された２つの発光素子と、
一方の該発光素子への逆電流の防止のために該発光素子に対して直列に接続され且つ逆電流防止半導体素子および抵抗性素子を直列接続してなる回路と、
他方の該発光素子への逆電流の防止のために該発光素子に対して直列に接続され且つ逆電流防止半導体素子および抵抗性素子を直列接続してなる回路と
を備えたことを特徴とする請求項１記載の電位差解消回路。
【請求項３】
バイアス制御点に一端を接続された該各抵抗性素子を定電流回路に置き換えた
ことを特徴とする請求項１または２記載の電位差解消回路。
【請求項４】
半導体素子と該半導体素子への逆電流の防止のために該半導体素子に直列接続された逆電流防止半導体素子とを備える回路を２回路備え、電位差を解消すべき２点間に当該２回路を互いに逆向きに並列接続した回路と、
一方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該容量性素子を充電する充電回路を備えるバイアス回路と、
他方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該容量性素子を充電する充電回路を備えるバイアス回路と、
を備える電位差解消回路を用いた電位差解消方法であって、
コンピュータが、一方の充電回路を介して該充電回路に対応する半導体素子が流せる電流の電流値を漸増させる第１工程と、
該コンピュータが、該半導体素子を流れる電流を検出する電流検出器により検出される電流値が最大値に達する手前の電流値を示すものとして設定されたしきい値より該電流検出器により検出された電流値の方が大きいか否かを判定する第２工程と、
該コンピュータが、第２工程で大きくないと判定したなら、該半導体素子が流せる電流の電流値の漸増を維持させる第３工程と、
該コンピュータが、第２工程の判定で大きいと判定したなら、電位差が解消したこととするときに該電流検出器により検出される電流の電流値を示すものとして設定されたしきい値より該電流検出器により検出された電流値の方が小さいか否かを判定する第４工程と、
該コンピュータが、第４工程で小さいと判定したなら、該電位差が解消したことを通知する第５工程と
を含むことを特徴とする電位差解消方法。
【請求項５】
請求項４記載の電位差解消方法における第１ないし第５工程をコンピュータに実行させるコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２点間の電位差を解消でき、しかも、２点間に過大な電流が流れるのを防止することができる電位差解消回路、電位差解消方法およびコンピュータプログラムに関するものである。
【背景技術】
【０００２】
複数の通信事業者或いは複数の通信工事施工業者が同一の通信工事において混在すると、往々にして接地線工事にミスが生じ、本来、通信装置間において生じるはずの無い電位差が生じ、それを通信装置が提供しているサービスを停止することなく解消する必要性が生じる場合がある。
【０００３】
電位差が生じている２点には、通常は直流電源で動作している装置の電圧安定化のためにそれぞれ独立した蓄電池（例えば、鉛電池や大容量のコンデンサ）が接続され、蓄積された電荷をいずれか一方に移動させる必要がある。これは２点間を導線をつなげば可能だが、瞬間的に電荷の移動が発生し、直流電源の電圧変動を引き起こす。
【０００４】
また、一部の通信装置には、電源の電圧変動に敏感で、動作を停止してしまうものもある。そのため、摺動抵抗器で抵抗値を可変しながら、通信装置の動作に影響を与えない範囲で２点間の電流を制御して電位差をなくする方法がとられてきた。
【０００５】
つまり、摺動抵抗器と電流計を直列に接続した回路を用い、サービスに影響を与えないように、摺動抵抗器の抵抗値を変えながら、過大な電流が流れないように注意しながら電位差を取り除くことを実施する。
【０００６】
しかし、摺動抵抗器には、電流を制限できる工夫も無く、誤った操作で抵抗値を小さくし過ぎて電流を流しすぎ、電源の電圧変動を引き起こしかねない。
【０００７】
なお、２点間の電位差を取り除くことに応用できる技術として、疑似インタクタンス回路が特許文献１に開示されている。
【特許文献１】特許第３８８１３６０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、２点間の電位差を解消でき、しかも、２点間に過大な電流が流れるのを防止することができる電位差解消回路、電位差解消方法およびコンピュータプログラムを提供することにある。を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、請求項１の本発明は、半導体素子と該半導体素子への逆電流の防止のために該半導体素子に直列接続された逆電流防止半導体素子とを備える回路を２回路備え、電位差を解消すべき２点間に当該２回路を互いに逆向きに並列接続した回路と、一方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該バイアス制御点に一端を接続された抵抗性素子、該２つの抵抗性素子による直列回路に並列接続され且つスイッチおよび直流電源を直列接続してなる回路を備えるバイアス回路と、他方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該バイアス制御点に一端を接続された抵抗性素子、該２つの抵抗性素子による直列回路に並列接続され且つスイッチおよび直流電源を直列接続してなる回路を備えるバイアス回路とを備えることを特徴とする電位差解消回路をもって解決手段とする。
【００１０】
請求項２の本発明は、該２点間に且つ逆並列に接続された２つの発光素子と、一方の該発光素子への逆電流の防止のために該発光素子に対して直列に接続され且つ逆電流防止半導体素子および抵抗性素子を直列接続してなる回路と、他方の該発光素子への逆電流の防止のために該発光素子に対して直列に接続され且つ逆電流防止半導体素子および抵抗性素子を直列接続してなる回路とを備えたことを特徴とする請求項１記載の電位差解消回路をもって解決手段とする。
【００１１】
請求項３の本発明は、バイアス制御点に一端を接続された該各抵抗性素子を定電流回路に置き換えたことを特徴とする請求項１または２記載の電位差解消回路をもって解決手段とする。
【００１２】
請求項４の本発明は、半導体素子と該半導体素子への逆電流の防止のために該半導体素子に直列接続された逆電流防止半導体素子とを備える回路を２回路備え、電位差を解消すべき２点間に当該２回路を互いに逆向きに並列接続した回路と、一方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該容量性素子を充電する充電回路を備えるバイアス回路と、他方の該半導体素子のバイアス制御点と該点の基準点との間に並列接続された抵抗性素子、該抵抗性素子に並列接続された容量性素子、該容量性素子を充電する充電回路を備えるバイアス回路と、を備える電位差解消回路を用いた電位差解消方法であって、コンピュータが、一方の充電回路を介して該充電回路に対応する半導体素子が流せる電流の電流値を漸増させる第１工程と、該コンピュータが、該半導体素子を流れる電流を検出する電流検出器により検出される電流値が最大値に達する手前の電流値を示すものとして設定されたしきい値より該電流検出器により検出された電流値の方が大きいか否かを判定する第２工程と、該コンピュータが、第２工程で大きくないと判定したなら、該半導体素子が流せる電流の電流値の漸増を維持させる第３工程と、該コンピュータが、第２工程の判定で大きいと判定したなら、電位差が解消したこととするときに該電流検出器により検出される電流の電流値を示すものとして設定されたしきい値より該電流検出器により検出された電流値の方が小さいか否かを判定する第４工程と、該コンピュータが、第４工程で小さいと判定したなら、該電位差が解消したことを通知する第５工程とを含むことを特徴とする電位差解消方法をもって解決手段とする。
【００１３】
請求項５の本発明は、請求項４記載の電位差解消方法における第１ないし第５工程をコンピュータに実行させるコンピュータプログラムをもって解決手段とする。
【発明の効果】
【００１４】
請求項１の本発明によれば、直流電源、スイッチ、抵抗性素子および容量性素子の直列回路に電流が流れ、半導体素子のバイアス電圧を生成する抵抗性素子の両端に電位差が生じようとするが、その抵抗性素子に並列接続された容量性素子は未充電状態にあるのでその両端の電位差は、スイッチがオンしてから徐々に大きくなる。こうして半導体素子のバイアス電圧を徐々に増加させることで、半導体素子が流せる電流の値も徐々に増加する。これにより、２点間の電荷移動が行え、しかも移動する電荷量の増加が徐々になされる。よって、こうした電荷による電流の流しすぎで、一方の点に接続された直流電源の電圧が変動してしまう不都合を防止することができる。
【００１５】
つまり、請求項１の本発明によれば、２点間の電位差を解消でき、しかも、２点間に過大な電流が流れるのを防止することができる。
【００１６】
請求項２の本発明によれば、一方の点の電位の方が高く、電位差が比較的に大きい場合は、一方の発光素子が発光し、他方の発光素子は消灯し、これにより、一方の点の電位の方が高いことの認識を得ることができる。また、電位差の残存が比較的に大きいときは発光素子の輝度が比較的に高く、また残存が比較的に小さいときは輝度が比較的に低く、また残存が殆どないときは発光素子が消灯するので、電位差の残存の状況の認識を得ることができる。
【００１７】
請求項３の本発明によれば、容量性素子が一定の大きさの電流で充電されるので、電位差解消中の半導体素子に流れる電流が大きくなりすぎるのを防止することができる。
【００１８】
請求項４の本発明によれば、半導体素子が流せる電流の電流値を漸増させ（第１工程）、半導体素子を流れる電流の電流値が最大値に達する手前の電流値を示すしきい値より実際の電流値の方が大きいか否かを判定し（第２工程）、大きくないなら、半導体素子が流せる電流の電流値の漸増を維持させ（第３工程）、大きいなら、電位差が解消したこととするときの電流値を示すしきい値より実際の電流値の方が小さいか否かを判定し（第４工程）、小さいなら、電位差が解消したことを通知する（第５工程）ので、電位差が解消したことの認識を得ることができる。
【００１９】
請求項５の本発明によれば、このコンピュータプログラムをコンピュータ読み取り可能な記録媒体に記録したり、インターネットなどの通信網を介して伝送させて、広く流通させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照して説明する。
【００２１】
［第１の実施の形態］
図１は、第１の実施の形態に係る電位差解消回路１の回路図である。
【００２２】
電位差を解消すべき２点の一方に設けられた端子Ａにパワー型のＮチャネルＭＯＳＦＥＴであるトランジスタＱ１のソースが接続されている。トランジスタＱ１の逆電流防止のための逆電流防止半導体素子であるダイオードＤ１のカソードがトランジスタＱ１のドレインに接続されている。電位差を解消すべき他方の点に設けられた端子ＢにダイオードＤ１のアノードが接続されている。
【００２３】
トランジスタＱ１のバイアス回路は、以下のように構成される。トランジスタＱ１のバイアス制御点であるゲートと該点の基準点であるソースとの間に抵抗性素子である抵抗Ｒ１が並列接続され、抵抗Ｒ１に容量性素子であるコンデンサＣ１が並列接続されている。トランジスタＱ１のゲートに抵抗性素子である抵抗Ｒ２の一端が接続されている。スイッチＳ１を介して直流電源Ｅ１の正極が抵抗Ｒ２の他端に接続されている。直流電源Ｅ１の負極がトランジスタＱ１のソースに接続されている。
【００２４】
直流電源Ｅ１、スイッチＳ１および抵抗Ｒ２は、コンデンサＣ１を充電するものであり、つまりこれらの素子によりコンデンサＣ１の充電回路が構成される。
【００２５】
端子Ｂにパワー型のＮチャネルＭＯＳＦＥＴであるトランジスタＱ２のソースが接続されている。トランジスタＱ２の逆電流防止のための逆電流防止半導体素子であるダイオードＤ１１のカソードがトランジスタＱ２のドレインに接続されている。端子ＡにダイオードＤ１１のアノードが接続されている。
【００２６】
このように電位差解消回路１にあっては、トランジスタＱ１やＱ２とそのトランジスタへの逆電流の防止のためにトランジスタに直列接続されたダイオードＤ１やＤ１１とを備える回路を２回路備え、電位差を解消すべき２点間に当該２回路が互いに逆向きに並列接続されていることになる。
【００２７】
トランジスタＱ２のバイアス回路は、以下のように構成される。トランジスタＱ２のバイアス制御点であるゲートと該点の基準点であるソースとの間に抵抗性素子である抵抗Ｒ１１が並列接続され、抵抗Ｒ１１に容量性素子であるコンデンサＣ２が並列接続されている。トランジスタＱ２のゲートに抵抗性素子である抵抗Ｒ１２の一端が接続されている。スイッチＳ１とでオンオフが逆になるように連動するスイッチＳ２を介して直流電源Ｅ２の正極が抵抗Ｒ１２の他端に接続されている。直流電源Ｅ２の負極がトランジスタＱ２のソースに接続されている。
【００２８】
直流電源Ｅ２、スイッチＳ２および抵抗Ｒ１２は、コンデンサＣ２を充電するものであり、つまりこれらの素子によりコンデンサＣ２の充電回路が構成される。
【００２９】
次に、電位差解消回路１による電位差解消方法を説明する。
【００３０】
例えば、図示しない直流電源で動作している装置の電圧安定化のため、端子Ａ、Ｂにそれぞれ独立して図示しない蓄電池（例えば、鉛電池や大容量のコンデンサ）が接続されていることとする。また、端子Ｂの電位が端子Ａの電位より高く、端子Ｂに接続された蓄電池から端子Ａに接続された蓄電池へ電荷を移動させ、電位差を解消する必要があることとする。
【００３１】
端子Ｂの電位の方が高いことを例えば検出回路（不図示）が検出し、これによりスイッチＳ１がオンし連動してスイッチＳ２がオフする。
【００３２】
すると、直流電源Ｅ１、スイッチＳ１、抵抗Ｒ２およびコンデンサＣ１の直列回路に電流が流れる。トランジスタＱ１のバイアス電圧を生成する抵抗Ｒ１の両端に電位差が生じようとするが、抵抗Ｒ１に並列接続されたコンデンサＣ１は未充電状態にあるのでその両端の電位差は、スイッチＳ１がオンしてから徐々に大きくなる。そのときの時定数は抵抗Ｒ２とコンデンサＣ１の値で決定される。こうしてトランジスタＱ１のバイアス電圧を徐々に増加させることで、トランジスタＱ１が流せる電流の値も徐々に増加する。これにより、上記の電荷移動が行え、しかも移動する電荷量の増加が徐々になされる。よって、こうした電荷による電流の流しすぎで、前記の図示しない直流電源の電圧が変動してしまう不都合を防止することができる。
【００３３】
一方、端子Ａの電位の方が高いときは、トランジスタＱ２とその周辺回路が、この説明の動作と同様に動作する。
【００３４】
［第２の実施の形態］
図２は、第２の実施の形態に係る電位差解消回路１Ａの回路図である。
【００３５】
電位差解消回路１Ａは、第１の実施の形態に係る電位差解消回路１を備えるものである。重複になるので、電位差解消回路１の構成の説明および内部回路の図示は省略し、電位差解消回路１Ａに特有な回路を中心に説明する。
【００３６】
端子Ａに発光ダイオードＤ２のカソードが接続され、発光ダイオードＤ２の逆電流防止のための逆電流防止半導体素子であるダイオードＤ３のカソードが発光ダイオードＤ２のアノードに接続されている。発光ダイオードＤ２の順電流が許容値を超えないようにするための抵抗Ｒ３の一端がダイオードＤ３のアノードに接続され、抵抗Ｒ３の他端が端子Ｂに接続されている。
【００３７】
一方、端子Ｂに発光ダイオードＤ１２のカソードが接続され、発光ダイオードＤ１２の逆電流防止のための逆電流防止半導体素子であるダイオードＤ１３のカソードが発光ダイオードＤ１２のアノードに接続されている。発光ダイオードＤ１２の順電流が許容値を超えないようにするための抵抗Ｒ１３の一端がダイオードＤ１３のアノードに接続され、抵抗Ｒ１３の他端が端子Ａに接続されている。
【００３８】
電位差解消回路１Ａは、電位差を解消すべき２点間に且つ逆並列に接続された２つの発光素子としての発光ダイオードＤ２、Ｄ１２と、一方の発光素子への逆電流の防止のために該発光素子に対して直列に接続され且つ逆電流防止半導体素子としてのダイオードＤ３および抵抗性素子としての抵抗Ｒ３を直列接続してなる回路と、他方の該発光素子への逆電流の防止のために該発光素子に対して直列に接続され且つ逆電流防止半導体素子としてのダイオードＤ１３および抵抗性素子としての抵抗Ｒ１３を直列接続してなる回路とを備えていることになる。
【００３９】
次に、電位差解消回路１Ａによる電位差解消方法を説明する。
【００４０】
電位差解消回路１に係る部分の説明は省略し、電位差解消回路１Ａに特有な部分を説明する。
【００４１】
例えば、端子Ｂの電位が端子Ａの電位より高く、しかも、電位差が比較的に大きい場合は、発光ダイオードＤ２が発光し、発光ダイオードＤ１２は消灯する。したがい、これを作業者などに事前説明しておけば、実際にこうなったときには、作業者などは、端子Ｂの電位の方が高いことの認識を得ることができる。
【００４２】
一方、端子Ａの電位が端子Ｂの電位より高く、しかも、電位差が比較的に大きい場合は、発光ダイオードＤ１２が発光し、発光ダイオードＤ２は消灯する。したがい、これを事前説明しておけば、実際にこうなったときには、作業者などは、端子Ａの電位の方が高いことの認識を得ることができる。
【００４３】
また、その電位差の残存の状況について言うと、残存が比較的に大きいときは発光ダイオードＤ２や発光ダイオードＤ１２の輝度が比較的に高く、また残存が比較的に小さいときは輝度が比較的に低く、また残存が殆どないときは発光ダイオードＤ２や発光ダイオードＤ１２が消灯するので、作業者などは、電位差の残存の状況の認識を得ることができる。
【００４４】
［第３の実施の形態］
図３は、第３の実施の形態に係る電位差解消回路１Ｂの回路図である。
【００４５】
電位差解消回路１Ｂは、第１の実施の形態に係る電位差解消回路１の抵抗Ｒ２、Ｒ１２を定電流回路ＣＳ１、ＣＳ２にそれぞれ置き換えたものである。
【００４６】
電位差解消回路１のコンデンサＣ１、Ｃ２を充電する電流の大きさは直流電源Ｅ１、Ｅ２の電源電圧に依存し、電位差解消中のトランジスタＱ１、Ｑ２に流れる電流が大きくなりすぎる場合がある。
【００４７】
電位差解消回路１Ｂは、定電流回路ＣＳ１、ＣＳ２がコンデンサＣ１、Ｃ２を一定の大きさの電流で充電することで、電位差解消回路１と同様の動作を行う。
【００４８】
コンデンサＣ１、Ｃ２が一定の大きさの電流で充電されるので、電位差解消中のトランジスタＱ１、Ｑ２に流れる電流が大きくなりすぎるのを防止することができる。
【００４９】
なお、第２の実施の形態のように電位差の状況確認ができるようにしてもよい。
【００５０】
［第４の実施の形態］
図４は、第４の実施の形態に係る電位差解消回路１Ｃの回路図である。
【００５１】
電位差解消回路１Ｃは、第１の実施の形態に係る電位差解消回路１のスイッチＳ１、Ｓ２を光ファイバＦＢ１、ＦＢ２の光量で抵抗値が変化する素子ＩＤ１、ＩＤ２にそれぞれ置き換えたものである。各素子ＩＤ１、ＩＤ２は光インタフェースを備える。
【００５２】
電位差解消回路１Ｃでは、例えば、光ファイバＦＢ１から素子ＩＤ１へ与えられる光量を零にすることより、素子ＩＤ１の抵抗値が無限大になり、スイッチＳ１がオフのときと同じ状況がつくられる。電位差解消回路１Ｃでは、一方で、素子ＩＤ１へ光が与えられ、その光量がアナログ的に、あるいは、ディジタル的に変化することにより、抵抗値が零に近づき、スイッチＳ１がオンのときと同じ状況がつくられる。光ファイバＦＢ２および素子ＩＤ２についても同様である。これにより、電位差解消回路１と同様の動作がなされる。
【００５３】
なお、第２の実施の形態のように電位差の状況確認ができるようにしてもよい。
【００５４】
また、第３の実施の形態のように各抵抗Ｒ１、Ｒ１２を定電流回路ＣＳ１、ＣＳ２でそれぞれ置き換えてもよい。
【００５５】
また、各抵抗Ｒ１、Ｒ１２の両端の回路節点を短絡し、これらの抵抗を使用しないようにしてもよい。このときは、素子ＩＤ１やＩＤ２の抵抗値を零に近づけるのでなく、抵抗Ｒ１やＲ１２の抵抗値に近づければよい。
【００５６】
［第５の実施の形態］
図５は、第５の実施の形態に係る電位差解消システム１Ｄの回路図である。
【００５７】
電位差解消システム１Ｄは、第４の実施の形態に係る電位差解消回路１Ｃを備えるものである。重複になるので、電位差解消回路１Ｃの構成の説明および内部回路の図示は省略し、電位差解消システム１Ｄに特有な構成を中心に説明する。なお、電位差解消回路１Ｃにおいては、前記のように、抵抗Ｒ１、Ｒ１２を不使用としてもよい。
【００５８】
光ファイバＦＢ１の一端は、図示しないが電位差解消回路１Ｃの素子ＩＤ１に接続され、一方、他端は、電気信号を光信号に変換する光電変換回路１１の出力側に接続されている。光ファイバＦＢ２の一端は、同様に電位差解消回路１Ｃの素子ＩＤ２に接続され、一方、他端は、同様の光電変換回路１２の出力側に接続されている。
【００５９】
光電変換回路１１、１２の入力側には、コンピュータ２の入出力部２１が電気信号を供給するようになっている。
【００６０】
電位差解消回路１Ｃと端子Ａの間には電流検出器１３が設けられ、電流検出器１３が検出した電流値を示す信号をコンピュータ２の入出力部２１に供給するようになっている。  また、コンピュータ２では、バスラインに入出力部２１、表示装置３とのインタフェース回路２２、ＣＰＵ２３、主メモリ２４、ハードディスク装置２５、フレキシブルディスク装置２６、２次メモリ（ＵＳＢメモリなど）４とのインタフェース回路２７が接続されている。
【００６１】
ハードディスク装置２５、フレキシブルディスク装置２６または２次メモリには、電位差解消回路１Ｃを制御するためのコンピュータプログラムが記憶されており、ＣＰＵ２３がそのコンピュータプログラムを主メモリ２４に転送し実行する。
【００６２】
図６は、そのときのコンピュータ２の動作を示すフローチャートである。
【００６３】
ここでは、光ファイバＦＢ１、ＦＢ２の光量が共に零であり、これにより、素子ＩＤ１、ＩＤ２の抵抗値が無限大になっており、よって、トランジスタＱ１、Ｑ２がカットオフして電流を流せなくなっていることとする。
【００６４】
また、ここでは、トランジスタＱ１やＱ２が流せる電流の電流値を漸増させることで、それに伴って電流検出器１３を流れる電流の電流値を漸増させる。そして、それがほぼ最大値に達したら、前者の電流値漸増を停止させる。
【００６５】
これを考慮した作業者などが、コンピュータ２への入力操作を行い、これにより、ＣＰＵ２３が、最大値に達する手前の電流値を示すものとして、しきい値Ｉmaxを主メモリ２４に設定する（ステップ１）。
【００６６】
次に、同様に、ＣＰＵ２３が、電位差の解消したこととするときに電流検出器１３を流れる電流の電流値を示すものとして、しきい値Ｉendを主メモリ２４に設定する（ステップ２）。
【００６７】
次に、例えば端子Ｂの電位が端子Ａの電位より高くなっていることの認識に基づき、作業者などが入力操作を行い、これにより、ＣＰＵ２３は、トランジスタＱ１が流せる電流の電流値を漸増させる（ステップ３）。
【００６８】
具体的には、入出力部２１が光電変換回路１１へ電気信号を送信し且つその態様を変化させる。これにより、例えば、光電変換回路１１は光ファイバＦＢ１を介して素子ＩＤ１へ与える光量をアナログ的に、あるいは、ディジタル的に変化させる。光電変換回路１１は、例えば後者のディジタル制御では、素子ＩＤ１へ与える繰り返しパルスのパルス幅や振幅やデューティ比などを変化させる。これにより、無限大だった素子ＩＤ１の抵抗値が低下する。そして、直流電源Ｅ１から素子ＩＤ１と抵抗Ｒ２を介してコンデンサＣ１が充電される。その結果、トランジスタＱ１が電流を流せるようになり、しかも、その電流値が漸増する。
【００６９】
次に、ＣＰＵ２３が、電流検出器１３から送信され入出力部２１で受信された信号が示す電流値Ｉを読み取る（ステップ４）。
【００７０】
次に、ＣＰＵ２３が、しきい値Ｉmaxより電流値Ｉの方が大きいか否かを判定する（ステップ５）。
【００７１】
ＮＯと判定された場合は、制御がステップ３に戻り、ＣＰＵ２３は、トランジスタＱ１が流せる電流の電流値の漸増を維持させる。
【００７２】
一方、ＹＥＳと判定された場合は、ＣＰＵ２３が、ステップ４と同様に電流値Ｉを読み取る（ステップ６）。
【００７３】
次に、ＣＰＵ２３が、しきい値Ｉendより電流値Ｉの方が小さいか否かを判定する（ステップ７）。ＮＯと判定された場合は、制御がステップ７に戻る。
【００７４】
一方、ＹＥＳと判定された場合は、ＣＰＵ２３が、例えば、インタフェース回路２２を介して表示装置３に、電位差が解消したことを示す文や画像などを表示させ（ステップ８）、これにより処理が終了する。
【００７５】
したがって、第５の実施の形態によれば、トランジスタが流せる電流の電流値を漸増させ（ステップ３：第１工程）、トランジスタを流れる電流の電流値が最大値に達する手前の電流値を示すしきい値より実際の電流値の方が大きいか否かを判定し（ステップ５：第２工程）、大きくないなら、半導体素子が流せる電流の電流値の漸増を維持させ（ステップ３：第３工程）、大きいなら、電位差が解消したこととするときの電流値を示すしきい値より実際の電流値の方が小さいか否かを判定し（ステップ７：第４工程）、小さいなら、電位差が解消したことを通知する（ステップ８：第５工程）ので、電位差が解消したことの認識を得ることができる。
【００７６】
なお、端子Ａの電位が端子Ｂの電位より高くなっているときは、コンピュータ２、光電変換回路１２、光ファイバＦＢ２、電位差解消回路１Ｃ内のトランジスタＱ２などが、この説明の動作と同様の動作を行う。
【００７７】
以上、電位差解消回路について説明したが、ＮチャネルＭＯＳＦＥＴに代えてＮＰＮバイポーラトランジスタ、ＰチャネルＭＯＳＦＥＴやＰＮＰバイポーラトランジスタなどを用いてもよい。
【００７８】
また、コンデンサは、充放電可能な他の容量性素子に置き換えてもよい。また、抵抗は、抵抗値をもつ他の抵抗性素子に置き換えてもよい。また、発光ダイオードは、発光可能な他の発光素子に置き換えてもよい。また、ダイオードは、逆電流を防止できる他の逆電流防止半導体素子に置き換えてもよい。
【００７９】
また、上記のコンピュータプログラムは、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのコンピュータ読み取り可能な記録媒体に記録したり、インターネットなどの通信網を介して伝送させて、広く流通させることができる。
【図面の簡単な説明】
【００８０】
【図１】第１の実施の形態に係る電位差解消回路１の回路図である。
【図２】第２の実施の形態に係る電位差解消回路１Ａの回路図である。
【図３】第３の実施の形態に係る電位差解消回路１Ｂの回路図である。
【図４】第４の実施の形態に係る電位差解消回路１Ｃの回路図である。
【図５】第５の実施の形態に係る電位差解消システム１Ｄの回路図である。
【図６】第５の実施の形態におけるコンピュータ２の動作を示すフローチャートである。
【符号の説明】
【００８１】
Ａ、Ｂ…端子
Ｃ１、Ｃ２…コンデンサ
Ｄ１、Ｄ２、Ｄ１１、Ｄ１３…ダイオード
Ｄ２、Ｄ１２…発光ダイオード
Ｅ１、Ｅ２…直流電源
Ｉend、Ｉmax…しきい値
Ｉ…電流値
Ｑ１、Ｑ２…トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ１１、Ｒ１２、Ｒ１３…抵抗
Ｓ１、Ｓ２…スイッチ
１、１Ａ、１Ｂ、１Ｃ…電位差解消回路
１Ｄ…電位差解消システム
２…コンピュータ
３…表示装置
１１、１２…光電変換回路
１３…電流検出器
２１…入出力部
２２…インタフェース回路
２３…ＣＰＵ
２４…主メモリ
２５…ハードディスク装置
２６…フレキシブルディスク装置
２７…インタフェース回路
【図１】
2008306877.tif 000003
【図２】
2008306877.tif 000004
【図３】
2008306877.tif 000005
【図４】
2008306877.tif 000006
【図５】
2008306877.tif 000007
【図６】
2008306877.tif 000008