(57)【要約】【課題】電荷転送部に関連する電極パッド数の削減し、チップサイズの縮小化を可能にする。【解決手段】２n 相駆動の垂直転送部１３を駆動する転送駆動部２０をセンサ部１２等と同じ基板１０上に設け、当該転送駆動部２０において、基板１０の外部から入力されるｎ個の入力信号に基づいて、２n 相の駆動信号を生成し、この２n 相の駆動信号によって垂直転送部１３を駆動するようにする。【選択図】図１
2008160262.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が基板上に配置されてなる撮像部と、
前記画素で得られる信号電荷を転送する（２n-1 ＋１）〜２n 相駆動の電荷転送部と、
前記基板上に設けられ、当該基板の外部から入力されるｎ個の入力信号を基に（２n-1 ＋１）〜２n 相の駆動信号を生成し、当該駆動信号によって前記電荷転送部を駆動する転送駆動部とを備えたことを特徴とする固体撮像装置。
【請求項２】
前記転送駆動部は、
前記電荷転送部の駆動相数（２n-1 ＋１）〜２n の半分の数のフリップフロップと、
前記駆動相数（２n-1 ＋１）〜２n に応じて決まる数のインバータとを有し、
前記ｎ個の入力信号として、前記（２n-1 ＋１）〜２n 相の駆動信号の繰り返し周期を決める信号と、前記（２n-1 ＋１）〜２n 相の駆動信号の各々のスタートタイミングを決めるｎ−１個の信号とを用いる
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記ｎ−１個の信号のアクティブ期間が可変である
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
光電変換素子を含む画素が基板上に配置されてなる撮像部と、
前記画素で得られる信号電荷を転送する（２n-1 ＋１）〜２n 相駆動の電荷転送部とを備えた固体撮像装置の駆動方法であって、
前記基板上において当該基板の外部から入力されるｎ個の入力信号を基に（２n-1 ＋１）〜２n 相の駆動信号を生成し、
前記（２n-1 ＋１）〜２n 相の駆動信号によって前記電荷転送部を駆動する
ことを特徴とする固体撮像装置の駆動方法。
【請求項５】
光電変換素子を含む画素が基板上に配置されてなる撮像部と、
前記画素で得られる信号電荷を転送する（２n-1 ＋１）〜２n 相駆動の電荷転送部と、
前記基板上に設けられ、当該基板の外部から入力されるｎ個の入力信号を基に（２n-1 ＋１）〜２n 相の駆動信号を生成し、当該駆動信号によって前記電荷転送部を駆動する転送駆動部とを備えた固体撮像装置を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特に電荷転送型の固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置に関する。
【背景技術】
【０００２】
電荷転送型の固体撮像装置、例えばＣＣＤ(Charge Coupled Device)イメージセンサでは、画素で光電変換によって得られた信号電荷を画素列ごとに配された垂直転送部によって垂直転送し、さらに水平転送部によって水平転送する、という具合に信号電荷を順次転送する動作が行われる。
【０００３】
垂直転送や水平転送を行う電荷転送部は、駆動信号の相数に対応した数の転送電極を単位とし、当該単位の転送電極群が繰り返し配列され、転送電極群の各転送電極が電荷転送部の駆動相数に対応した数の駆動信号によって単位ごとに順に駆動されるようになっている。そして、これら駆動信号は、画素が形成されている基板（チップ）の外部に設けられたタイミング生成回路で生成されて基板外部から入力されるようになっている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００１−２６８４５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１記載の従来技術では、電荷転送部の駆動相数に対応した数の駆動信号を基板外部から入力する構成を採っているために、駆動相数に対応した数の電極パッドが必要となる。具体的には、例えば垂直転送部が６相駆動の場合は、垂直転送部を駆動する６相の駆動信号を基板外部から入力するために６個の電極パッドが必要になる。
【０００６】
近年、ＣＣＤイメージセンサでは、チップの小型化とともに、電荷転送部の多相駆動が主流になっており、それに伴って電極パッド数の削減およびチップのレイアウト面積の縮小が求められている。しかしながら、駆動信号を基板外部から入力する従来技術では、電荷転送部の多相駆動に伴って電極パッド数が益々増えることになるために、パッド数がチップのサイズ縮小のボトルネックとなる場合はチップサイズの縮小化の妨げとなる。
【０００７】
そこで、本発明は、電荷転送部に関連する電極パッド数の削減し、チップサイズの縮小化を可能にした固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では、光電変換素子を含む画素が基板上に配置されてなる撮像部と、前記画素で得られる信号電荷を転送する（２n-1 ＋１）〜２n 相駆動の電荷転送部とを備えた固体撮像装置において、前記基板上に設けられた転送駆動部にて、当該基板の外部から入力されるｎ個の入力信号を基に（２n-1 ＋１）〜２n 相の駆動信号を生成し、当該駆動信号によって前記電荷転送部を駆動する構成となっている。この固体撮像装置は、撮像装置において、その画像入力部として用いられる。
【０００９】
上記構成の固体撮像装置および当該固体撮像装置を用いた撮像装置において、（２n-1 ＋１）〜２n 相駆動の電荷転送部を駆動する転送駆動部が、（２n-1 ＋１）〜２n 相の駆動信号をそれよりも少ないｎ個の入力信号から生成可能であることで、当該転送駆動部には、電荷転送部の駆動相数（２n-1 ＋１）〜２n よりも少ない数ｎの入力信号を基板外部から入力すれば良いことになる。これにより、電荷転送部に関連する電極パッドの数としては、駆動相数に対応した数（２n-1 ＋１）〜２n ではなく、それよりも少ないｎ個で済む。
【発明の効果】
【００１０】
本発明によれば、電荷転送部に関連する電極パッド数を削減できるために、電極パッド数がチップのサイズ縮小のボトルネックとなる場合はチップサイズを縮小でき、それに伴って理論的収率を上げることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
図１は、本発明の一実施形態に係る電荷転送型の固体撮像装置、例えばＣＣＤイメージセンサの構成の概略を示す図である。
【００１３】
図１において、撮像部１１は、半導体基板１０上に複数個のセンサ部（画素）１２が行列状に配置された構成となっている。センサ部１２は、光電変換素子、例えばＰＮ接合のフォトダイオードを有し、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。
【００１４】
撮像部１１には、センサ部１２の行列状配列に対して画素列（垂直列）ごとに画素の配列方向に沿って複数本の垂直転送部１３が設けられている。さらに、センサ部１２の各々と垂直転送部１３との間には、センサ部１２で得られた信号電荷を垂直転送部１３へ読み出す読み出しゲート部１４が設けられている。
【００１５】
垂直転送部１３は、例えば２n 相（ｎは整数）の駆動信号によって転送駆動され、読み出しゲート部１４を通して各センサ部１２から読み出された信号電荷を順に垂直方向に転送する。垂直転送部１３には、その転送チャネル上に２n 相の駆動信号が印加される２n 個の転送電極を単位として、当該単位の転送電極群が繰り返して配置されている。
【００１６】
垂直転送部１３による信号電荷の転送先側には、垂直転送部１３から順に垂直転送される信号電荷を水平方向に転送する水平転送部１５が配置されている。水平転送部１５は、例えば２相の駆動信号によって転送駆動される。
【００１７】
水平転送部１５の転送先側の端部には、例えばフローティング・ディフュージョン・アンプからなる電荷検出部１６が配されている。電荷検出部１６は、水平転送部１５によって転送されてくる信号電荷を電気信号に変換し、出力端子１７を介して基板１０の外部に出力する。
【００１８】
このように、半導体基板１０上には、センサ部１２、垂直転送部１３、読み出しゲート部１４、水平転送部１５および電荷検出部１６が形成されている。この半導体基板１０上にはさらに、垂直転送部１３を駆動する転送駆動部２０が形成されている。
【００１９】
ここでは、垂直転送部１３を駆動する転送駆動部２０のみを半導体基板１０上に形成するとしたが、水平転送部１５を駆動する転送駆動部（図示せず）についても半導体基板１０上に形成するようにしても良い。
【００２０】
転送駆動部２０は、基板１０の外部から入力されるｎ個の入力信号を基に（２n-1 ＋１）〜２n 相の駆動信号を生成し、この（２n-1 ＋１）〜２n 相の駆動信号によって垂直転送部１３を駆動する。転送駆動部２０に半導体基板１０の外部から与えられるｎ個の入力信号は、タイミング生成回路３０において、垂直同期信号ＶＤ、水平同期信号ＨＤおよびマスタークロックＭＣＫ等に基づいて、所定のタイミングで生成される。
【００２１】
上述したように、（２n-1 ＋１）〜２n 相駆動の垂直転送部１３を駆動する転送駆動部２０をセンサ部１２等と同じ基板１０上に設け、当該転送駆動部２０において、基板１０の外部から入力されるｎ個の入力信号に基づいて、（２n-1 ＋１）〜２n 相の駆動信号を生成し、この（２n-1 ＋１）〜２n 相の駆動信号によって垂直転送部１３を駆動する構成を採ることにより、転送駆動部２０には、垂直転送部１３の駆動相数（２n-1 ＋１）〜２n よりも少ない数ｎの入力信号を基板１０の外部から入力すれば良いことになる。
【００２２】
これにより、垂直転送部１３に関連する電極パッド、即ち垂直転送部１３の入力信号を入力する入力端子（電極パッド）１８−１〜１８−ｎの数としては、垂直転送部１３の駆動相数に対応した（２n-1 ＋１）〜２n 個ではなく、それよりも少ないｎ個で済み、垂直転送部１３に関連する電極パッド数を削減できるために、電極パッド数がチップのサイズ縮小のボトルネックとなる場合はチップサイズを縮小できる。チップサイズを縮小できることで、理収（理論的収率）、即ち一枚のウェハからのチップの取れ数を上げることができる。
【００２３】
また、垂直転送部１３に関連する電極パッド数を削減できることで、その削減できる電極パッドに代えてほかに必要な電極パッドを配置できる。さらに、転送駆動部２０を基板１０上に配置できることで、基板１０の外部回路の構成を簡略化できるために、システム全体の小型化を図ることが可能になる。
【００２４】
なお、本実施形態では、センサ部（画素）１２で光電変換して得られる信号電荷を転送する（２n-1 ＋１）〜２n 相駆動の電荷転送部として、垂直転送部１３の場合を例に挙げて説明したが、本発明は垂直転送部１３への適用に限られるものではなく、水平転送部１５に対しても垂直転送部１３と同様に適用することが可能である。
【００２５】
［転送駆動部の基本形］
図２に、ｎ個の入力信号に基づいて（２n-1 ＋１）〜２n 相の駆動信号を生成する転送駆動部２０の基本形を示す。図２において、ｎｏｔは反転を意味する。また、図３に、基本形に係る転送駆動部２０におけるｎ個の入力信号と（２n-1 ＋１）〜２n 相の駆動信号のタイミング関係を示す。
【００２６】
転送駆動部２０には、ｎ個の入力信号、具体的には１個の入力信号Ｄ１と、ｎ−１個の入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１とが基板１０の外部から入力される。ここで、入力信号Ｄ１は、（２n-1 ＋１）〜２n 相の駆動信号の繰り返し周期を決める信号である。また、ｎ−１個の入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１は、２n 相の駆動信号の各々のスタートタイミングを決める信号である。
【００２７】
転送駆動部２０は、垂直転送部１３の駆動相数の半分｛（２n-1 ＋１）〜２n ／２｝程度の個数、本例では（２n ／２）個のＤ−ＦＦ（Ｄｅｌａｙ  Ｆｌｉｐ  Ｆｌｏｐ：遅延フリップフロップ）２１−１，…，２１−ｉ，…，２１−２n-1 ，２１−Ｃ１，…，２１−Ｃｉ，…，２１−Ｃｎ−１と、１個〜（ｎ−１）個のインバータ２２−Ｃ１，…，２２−Ｃｉ，…，２２−Ｃｎ−１とによって構成されている。
【００２８】
そして、入力信号Ｄ１は、Ｄ−ＦＦ２１−１，…，２１−ｉ，…，２１−２n-1 ，２１−Ｃ１，…，２１−Ｃｉ，…，２１−Ｃｎ−１の各Ｄ入力となる。入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１は、Ｄ−ＦＦ２１−１，…，２１−ｉ，…，２１−２n-1の各ＣＫ入力になるとともに、インバータ２２−Ｃ１，…，２２−Ｃｉ，…，２２−Ｃｎ−１で反転されてＤ−ＦＦ２１−Ｃ１，…，２１−Ｃｉ，…，２１−Ｃｎ−１の各ＣＫ入力となる。
【００２９】
上記構成の転送駆動部２０によれば、ｎ個の入力信号Ｄ１，Ｃ１，…，Ｃｉ，…，Ｃｎ−１に基づいて、（２n-1 ＋１）〜２n 相の駆動信号、即ち駆動信号Ｖ１，…，Ｖｉ，…，Ｖ（２n-1），Ｖａ，…，Ｖｂ，…，Ｖｃとそれらの反転信号ｎｏｔＶ１，…，ｎｏｔＶｉ，…，ｎｏｔＶ（２n-1），ｎｏｔＶａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃを生成することができる。図３では、反転信号ｎｏｔＶ１，…，ｎｏｔＶｉ，…，ｎｏｔＶ（２n-1），ｎｏｔＶａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃの図示を省略している。
【００３０】
この転送駆動部２０において、（２n-1 ＋１）〜２n 相の駆動信号Ｖ１，…，Ｖｉ，…，Ｖ（２n-1），Ｖａ，…，Ｖｂ，…，Ｖｃ，ｎｏｔＶ１，…，ｎｏｔＶｉ，…，ｎｏｔＶ（２n-1），ｎｏｔＶａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃの繰り返し周期は、入力信号Ｄ１の周期によって決まる。
【００３１】
駆動信号Ｖ１，…，Ｖｉ，…，Ｖ（２n-1）およびその反転信号ｎｏｔＶ１，…，ｎｏｔＶｉ，…，ｎｏｔＶ（２n-1）は、入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ１，…，Ｖｉ，…，Ｖ（２n-1）およびその反転信号ｎｏｔＶ１，…，ｎｏｔＶｉ，…，ｎｏｔＶ（２n-1）のスタートタイミングは、入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１の立ち下がりタイミングで決まる。
【００３２】
また、駆動信号Ｖａ，…，Ｖｂ，…，Ｖｃおよびその反転信号ｎｏｔＶａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃは、入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１の反転信号ｎｏｔＣａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃの立ち下がりタイミングで生成される。すなわち、駆動信号Ｖａ，…，Ｖｂ，…，Ｖｃおよびその反転信号ｎｏｔＶａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃのスタートタイミングは、反転信号ｎｏｔＣａ，…，ｎｏｔＶｂ，…，ｎｏｔＶｃの立ち下がりタイミングで決まる。
【００３３】
ここで、入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１の立ち上がりおよび立ち下がりの各タイミング、即ち入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１のアクティブ期間（Ｈｉｇｈの期間）は可変であり、任意に設定可能である。入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１のアクティブ期間を調整することにより、垂直転送部１３における信号電荷の転送効率や取り扱い電荷量などを任意に設定可能となる。
【００３４】
上述したように、（２n-1 ＋１）〜２n 相駆動の垂直転送部１３を駆動する転送駆動部２０を、駆動相数の半分程度の個数のフリップフロップおよび駆動相数に応じて決まる数、即ち１個〜（ｎ−１）個のインバータによって構成し、（２n-1 ＋１）〜２n 相の駆動信号の繰り返し周期を決める信号と、（２n-1 ＋１）〜２n 相の駆動信号の各々のスタートタイミングを決めるｎ−１個の信号とを入力信号として用いることで、簡単な回路構成にて（２n-1 ＋１）〜２n 相の駆動信号をそれよりも少ないｎ個の入力信号から生成することができる。
【００３５】
しかも、（２n-1 ＋１）〜２n 相の駆動信号の各々のスタートタイミングを決める信号、本例では入力信号Ｃ１，…，Ｃｉ，…，Ｃｎ−１のアクティブ期間を可変とし、当該アクティブ期間を調整できるようにすることにより、垂直転送部１３における信号電荷の転送効率や取り扱い電荷量などを任意に設定することができる。
【００３６】
［転送駆動部の実施例］
続いて、ｎ個の入力信号に基づいて（２n-1 ＋１）〜２n 相の駆動信号を生成する転送駆動部２０の具体的な実施例について説明する。
【００３７】
（実施例１）
図４は、実施例１に係る転送駆動部２０Ａの構成を示すブロック図である。本実施例１に係る転送駆動部２０Ａは、３個の入力信号から６相の駆動信号を生成する３入力６出力の構成となっている。図５に、実施例１に係る転送駆動部２０Ａにおける３個の入力信号と６相の駆動信号のタイミング関係を示す。
【００３８】
転送駆動部２０Ａには、３個の入力信号、具体的には１個の入力信号Ｄ１と、２個の入力信号Ｃ１，Ｃ２とが基板１０の外部から入力される。ここで、入力信号Ｄ１は、６相の駆動信号Ｖ１〜Ｖ３，Ｖ４〜Ｖ５（ｎｏｔＶ１〜ｎｏｔＶ３）の繰り返し周期を決める信号である。また、２個の入力信号Ｃ１，Ｃ２は、６相の駆動信号Ｖ１〜Ｖ３，Ｖ４〜Ｖ６の各々のスタートタイミングを決める信号である。
【００３９】
転送駆動部２０Ａは、垂直転送部１３の駆動相数６の半分の数、即ち３個のＤ−ＦＦ２１−１，２１−２，２１−３と１個のインバータ２２とによって構成されている。そして、入力信号Ｄ１は、Ｄ−ＦＦ２１−１，２１−２，２１−３の各Ｄ入力となる。入力信号Ｃ１，Ｃ２は、Ｄ−ＦＦ２１−１，２１−２の各ＣＫ入力になる。また、入力信号Ｃ１は、インバータ２２で反転されてＤ−ＦＦ２１−３のＣＫ入力になる。
【００４０】
上記構成の転送駆動部２０Ａによれば、３個の入力信号Ｄ１，Ｃ１，Ｃ２に基づいて、駆動信号Ｖ１〜Ｖ３とそれらの反転信号ｎｏｔＶ１〜ｎｏｔＶ３を６相の駆動信号Ｖ１〜Ｖ６として生成することができる。図５では、反転信号ｎｏｔＶ１〜ｎｏｔＶ３の図示を省略している。
【００４１】
この転送駆動部２０Ａにおいて、６相の駆動信号Ｖ１〜Ｖ３，Ｖ４〜Ｖ６（ｎｏｔＶ１〜ｎｏｔＶ３）の繰り返し周期は、入力信号Ｄ１の周期によって決まる。
【００４２】
駆動信号Ｖ１，Ｖ２およびその反転信号ｎｏｔＶ１，ｎｏｔＶ２は、入力信号Ｃ１，Ｃ２の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ１，Ｖ２およびその反転信号ｎｏｔＶ１，ｎｏｔＶ２のスタートタイミングは、入力信号Ｃ１，Ｃ２の立ち下がりタイミングで決まる。
【００４３】
また、駆動信号Ｖ３およびその反転信号ｎｏｔＶ３は、入力信号Ｃ１の反転信号ｎｏｔＣ１の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ３およびその反転信号ｎｏｔＶ３のスタートタイミングは、反転信号ｎｏｔＣ１の立ち下がりタイミングで決まる。
【００４４】
ここで、入力信号Ｃ１，Ｃ２のアクティブ期間は可変であり、任意に設定可能である。入力信号Ｃ１，Ｃ２のアクティブ期間を調整することにより、垂直転送部１３における信号電荷の転送効率や取り扱い電荷量などを任意に設定可能となる。
【００４５】
このように、実施例１に係る転送駆動部２０Ａによれば、３個のフリップフロップと１個のインバータとからなる簡単な回路構成にて、３個の入力信号Ｄ１，Ｃ１，Ｃ２に基づいて６相の駆動信号Ｖ１〜Ｖ６を生成できるために、垂直転送部１３が６相駆動の場合には、垂直転送部１３に関連する電極パッドの数としては、垂直転送部１３の駆動相数に対応した６個ではなく、その半分の３個で済むことになる。
【００４６】
（実施例２）
図６は、実施例２に係る転送駆動部２０Ｂの構成を示すブロック図である。本実施例２に係る転送駆動部２０Ｂは、３個の入力信号から８相の駆動信号を生成する３入力８出力の構成となっている。図７に、実施例２に係る転送駆動部２０Ｂにおける３個の入力信号と８相の駆動信号のタイミング関係を示す。
【００４７】
転送駆動部２０Ｂには、３個の入力信号、具体的には１個の入力信号Ｄ１と、２個の入力信号Ｃ１，Ｃ２とが基板１０の外部から入力される。ここで、入力信号Ｄ１は、８相の駆動信号Ｖ１〜Ｖ４，Ｖ５〜Ｖ８（ｎｏｔＶ１〜ｎｏｔＶ４）の繰り返し周期を決める信号である。また、２個の入力信号Ｃ１，Ｃ２は、８相の駆動信号Ｖ１〜Ｖ４，Ｖ５〜Ｖ８の各々のスタートタイミングを決める信号である。
【００４８】
転送駆動部２０Ｂは、垂直転送部１３の駆動相数８の半分の数、即ち４個のＤ−ＦＦ２１−１，２１−２，２１−３，２１−４と２個のインバータ２２−１，２２−２とによって構成されている。そして、入力信号Ｄ１は、Ｄ−ＦＦ２１−１，２１−２，２１−３，２１−４の各Ｄ入力となる。入力信号Ｃ１，Ｃ２は、Ｄ−ＦＦ２１−１，２１−２の各ＣＫ入力になるとともに、インバータ２２−１，２２−２で反転されてＤ−ＦＦ２１−３，２１−４の各ＣＫ入力になる。
【００４９】
上記構成の転送駆動部２０Ｂによれば、３個の入力信号Ｄ１，Ｃ１，Ｃ２に基づいて、駆動信号Ｖ１〜Ｖ４とそれらの反転信号ｎｏｔＶ１〜ｎｏｔＶ４を８相の駆動信号Ｖ１〜Ｖ８として生成することができる。図７では、反転信号ｎｏｔＶ１〜ｎｏｔＶ４の図示を省略している。
【００５０】
この転送駆動部２０Ｂにおいて、８相の駆動信号Ｖ１〜Ｖ４，Ｖ５〜Ｖ８（ｎｏｔＶ１〜ｎｏｔＶ４）の繰り返し周期は、入力信号Ｄ１の周期によって決まる。
【００５１】
駆動信号Ｖ１，Ｖ３およびその反転信号ｎｏｔＶ１，ｎｏｔＶ３は、入力信号Ｃ１，Ｃ２の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ１，Ｖ３およびその反転信号ｎｏｔＶ１，ｎｏｔＶ３のスタートタイミングは、入力信号Ｃ１，Ｃ２の立ち下がりタイミングで決まる。
【００５２】
また、駆動信号Ｖ２，Ｖ４およびその反転信号ｎｏｔＶ２，ｎｏｔＶ４は、入力信号Ｃ２，Ｃ１の反転信号ｎｏｔＣ２，ｎｏｔＣ１の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ２，Ｖ４およびその反転信号ｎｏｔＶ２，ｎｏｔＶ４のスタートタイミングは、反転信号ｎｏｔＣ２，ｎｏｔＣ１の立ち下がりタイミングで決まる。
【００５３】
ここで、入力信号Ｃ１，Ｃ２のアクティブ期間は可変であり、任意に設定可能である。入力信号Ｃ１，Ｃ２のアクティブ期間を調整することにより、垂直転送部１３における信号電荷の転送効率や取り扱い電荷量などを任意に設定可能となる。
【００５４】
このように、実施例２に係る転送駆動部２０Ｂによれば、４個のフリップフロップと２個のインバータとからなる簡単な回路構成にて、３個の入力信号Ｄ１，Ｃ１，Ｃ２に基づいて８相の駆動信号Ｖ１〜Ｖ８を生成できるために、垂直転送部１３が８相駆動の場合には、垂直転送部１３に関連する電極パッドの数としては、垂直転送部１３の駆動相数に対応した８個ではなく、その半分以下の３個で済むことになる。
【００５５】
（実施例３）
図８は、実施例３に係る転送駆動部２０Ｃの構成を示すブロック図である。本実施例３に係る転送駆動部２０Ｃは、４個の入力信号から１０相の駆動信号を生成する４入力１０出力の構成となっている。図９に、実施例３に係る転送駆動部２０Ｃにおける４個の入力信号と１０相の駆動信号のタイミング関係を示す。
【００５６】
転送駆動部２０Ｃには、４個の入力信号、具体的には１個の入力信号Ｄ１と、３個の入力信号Ｃ１，Ｃ２，Ｃ３とが基板１０の外部から入力される。ここで、入力信号Ｄ１は、１０相の駆動信号Ｖ１〜Ｖ５，Ｖ６〜Ｖ１０（ｎｏｔＶ１〜ｎｏｔＶ５）の繰り返し周期を決める信号である。また、３個の入力信号Ｃ１，Ｃ２，Ｃ３は、１０相の駆動信号Ｖ１〜Ｖ５，Ｖ６〜Ｖ１０の各々のスタートタイミングを決める信号である。
【００５７】
転送駆動部２０Ｃは、垂直転送部１３の駆動相数１０の半分の数、即ち５個のＤ−ＦＦ２１−１，２１−２，２１−３，２１−４，２１−５と２個のインバータ２２−１，２２−２とによって構成されている。そして、入力信号Ｄ１は、Ｄ−ＦＦ２１−１，２１−２，２１−３，２１−４，２１−５の各Ｄ入力となる。入力信号Ｃ１，Ｃ２，Ｃ３は、Ｄ−ＦＦ２１−１，２１−２，２１−３の各ＣＫ入力になる。また、入力信号Ｃ１，Ｃ２は、インバータ２２−１，２２−２で反転されてＤ−ＦＦ２１−４，２１−５の各ＣＫ入力になる。
【００５８】
上記構成の転送駆動部２０Ｃによれば、４個の入力信号Ｄ１，Ｃ１，Ｃ２，Ｃ３に基づいて、駆動信号Ｖ１〜Ｖ５とそれらの反転信号ｎｏｔＶ１〜ｎｏｔＶ５を１０相の駆動信号Ｖ１〜Ｖ１０として生成することができる。図９では、反転信号ｎｏｔＶ１〜ｎｏｔＶ５の図示を省略している。
【００５９】
なお、本転送駆動部２０Ｃでは、Ｄ−ＦＦ２１−１が駆動信号Ｖ１およびその反転信号ｎｏｔＶ１を、Ｄ−ＦＦ２１−２が駆動信号Ｖ３およびその反転信号ｎｏｔＶ３を、Ｄ−ＦＦ２１−３が駆動信号Ｖ４およびその反転信号ｎｏｔＶ４を、Ｄ−ＦＦ２１−４が駆動信号Ｖ５およびその反転信号ｎｏｔＶ５を、Ｄ−ＦＦ２１−５が駆動信号Ｖ２およびその反転信号ｎｏｔＶ２をそれぞれ出力することになる。
【００６０】
この転送駆動部２０Ｃにおいて、１０相の駆動信号Ｖ１〜Ｖ５，ｎｏｔＶ１〜ｎｏｔＶ５の繰り返し周期は、入力信号Ｄ１の周期によって決まる。
【００６１】
駆動信号Ｖ１，Ｖ３，Ｖ４およびその反転信号ｎｏｔＶ１，ｎｏｔＶ３，ｎｏｔＶ４は、入力信号Ｃ１，Ｃ２，Ｃ３の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ１，Ｖ３，Ｖ４およびその反転信号ｎｏｔＶ１，ｎｏｔＶ３，ｎｏｔＶ４のスタートタイミングは、入力信号Ｃ１，Ｃ２，Ｃ３の立ち下がりタイミングで決まる。
【００６２】
また、駆動信号Ｖ２，Ｖ５およびその反転信号ｎｏｔＶ２，ｎｏｔＶ５は、入力信号Ｃ２，Ｃ１の反転信号ｎｏｔＣ２，ｎｏｔＣ１の立ち下がりタイミングで生成される。すなわち、駆動信号Ｖ２，Ｖ５およびその反転信号ｎｏｔＶ２，ｎｏｔＶ５のスタートタイミングは、反転信号ｎｏｔＣ２，ｎｏｔＣ１の立ち下がりタイミングで決まる。
【００６３】
ここで、入力信号Ｃ１，Ｃ２，Ｃ３のアクティブ期間は可変であり、任意に設定可能である。入力信号Ｃ１，Ｃ２，Ｃ３のアクティブ期間を調整することにより、垂直転送部１３における信号電荷の転送効率や取り扱い電荷量などを任意に設定可能となる。
【００６４】
このように、実施例３に係る転送駆動部２０Ｃによれば、５個のフリップフロップと２個のインバータとからなる簡単な回路構成にて、４個の入力信号Ｄ１，Ｃ１，Ｃ２，Ｃ３に基づいて１０相の駆動信号Ｖ１〜Ｖ１０を生成できるために、垂直転送部１３が１０相駆動の場合には、垂直転送部１３に関連する電極パッドの数としては、垂直転送部１３の駆動相数に対応した１０個ではなく、その半分以下の４個で済むことになる。
【００６５】
なお、本実施形態に係るＣＣＤイメージセンサは、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００６６】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００６７】
［撮像装置］
図１０は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１０に示すように、本発明に係る撮像装置は、レンズ群５１を含む光学系、画像入力部であるＣＣＤ撮像装置５２、当該ＣＣＤ撮像装置５２を駆動するＣＣＤ駆動回路５３および信号処理回路５４などを有する構成となっている。
【００６８】
レンズ群５１は、被写体からの入射光（像光）を取り込んでＣＣＤ撮像装置５２の撮像面上に結像する。ＣＣＤ撮像装置５２は、レンズ群５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。このＣＣＤ撮像装置５２として、先述した実施形態に係るＣＣＤイメージセンサが用いられる。
【００６９】
ＣＣＤ駆動回路５３は、図１に示すタイミング生成回路３０等によって構成され、センサ部１２から垂直転送部１３への信号電荷の読み出し、垂直転送部１３の転送駆動、水平転送部１５の転送駆動などを行う。信号処理回路５４は、ＣＣＤ撮像装置５２から出力される撮像信号に対して、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)などの各種の信号処理を行う。
【００７０】
上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、そのＣＣＤ撮像装置５２として先述した実施形態に係るＣＣＤイメージセンサを用いることで、当該ＣＣＤイメージセンサでは、電荷転送部に関連する電極パッド数を削減でき、それに伴ってチップサイズを縮小化できるために、撮像装置全体の小型化に寄与できる利点がある。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施形態に係るＣＣＤイメージセンサの構成の概略を示す図である。
【図２】基本形に係る転送駆動部の構成を示すブロック図である。
【図３】基本形に係る転送駆動部におけるｎ個の入力信号と２n 相の駆動信号のタイミング関係を示すタイミングチャートである。
【図４】実施例１に係る転送駆動部の構成を示すブロック図である。
【図５】実施例１に係る転送駆動部における３個の入力信号と６相の駆動信号のタイミング関係を示すタイミングチャートである。
【図６】実施例２に係る転送駆動部の構成を示すブロック図である。
【図７】実施例２に係る転送駆動部における３個の入力信号と８相の駆動信号のタイミング関係を示すタイミングチャートである。
【図８】実施例３に係る転送駆動部の構成を示すブロック図である。
【図９】実施例３に係る転送駆動部における４個の入力信号と１０相の駆動信号のタイミング関係を示すタイミングチャートである。
【図１０】本発明に係る撮像装置の構成の一例を示すブロック図である。
【符号の説明】
【００７２】
１０…半導体基板、１１…撮像部、１２…センサ部（画素）、１３…垂直転送部、１４…読み出しゲート部、１５…水平転送部、１６…電荷検出部、２０，２０Ａ，２０Ｂ，２０Ｃ…転送駆動部、３０…タイミング生成回路
【図１】
2008160262.tif 000003
【図２】
2008160262.tif 000004
【図３】
2008160262.tif 000005
【図４】
2008160262.tif 000006
【図５】
2008160262.tif 000007
【図６】
2008160262.tif 000008
【図７】
2008160262.tif 000009
【図８】
2008160262.tif 000010
【図９】
2008160262.tif 000011
【図１０】
2008160262.tif 000012