(57)【要約】【課題】第１パッドを有する半導体チップに対しても、不必要な端子を増やすことなく検査を行うことのできる技術を提供する。【解決手段】第１半導体チップに設けられた第１パッドを、少なくとも仮ボンディングワイヤを介して外部と電気的に接続させる仮ボンディング工程と、前記仮ボンディング工程の後に実施され、外部から前記仮ボンディングワイヤを介して電気信号を前記第１パッドに入出力させ、前記第１半導体チップを検査する検査工程と、前記仮ボンディングワイヤを取り外す仮ボンディング離脱工程と、前記仮ボンディング離脱工程の後に実施され、前記第１半導体チップを、少なくとも前記第１パッドが被覆される様に、封止する封止工程と、を具備する。【選択図】図１
2008177265.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップに設けられた第１電極パッドを、少なくとも仮ボンディングワイヤを介して外部と電気的に接続させる仮ボンディング工程と、
前記仮ボンディング工程の後に実施され、外部から前記仮ボンディングワイヤを介して電気信号を前記第１電極パッドに入出力させ、前記第１半導体チップを検査する検査工程と、
前記仮ボンディングワイヤを取り外す仮ボンディング離脱工程と、
前記仮ボンディング離脱工程の後に実施され、前記第１半導体チップを、少なくとも前記第１電極パッドが被覆される様に、封止する封止工程と、
を具備する
半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法であって、
更に、
前記仮ボンディング離脱工程と前記封止工程との間に実施され、前記第１電極パッドが、第２半導体チップと電気的に接続されるように、本ボンディングワイヤをボンディングする本ボンディング工程
を具備し、
前記封止工程において、少なくとも、前記第１電極パッドと前記第２半導体チップとの電気的な接続経路が被覆されるように、封止する
半導体装置の製造方法。
【請求項３】
請求項２に記載された半導体装置の製造方法であって、
更に、
互いに別の位置に設けられた、本電極パッド、仮電極パッド、及び元電極パッドを有する中継配線を用意する工程と、
前記検査工程よりも前に実施され、前記第１電極パッドを、ボンディングワイヤによって、前記元電極パッドに接続させるボンディング工程と、
を具備し、
前記仮ボンディング工程において、前記仮電極パッドに前記仮ボンディングワイヤをボンディングすることで、前記第１電極パッドを外部と電気的に接続させ、
前記本ボンディング工程において、前記本電極パッドに前記本ボンディングワイヤをボンディングすることで、前記第１電極パッドを前記第２半導体チップに電気的に接続させる
半導体装置の製造方法。
【請求項４】
請求項２に記載された半導体装置の製造方法であって、
更に、
第１半導体チップ側中継配線と、第２半導体チップ側中継配線と、を少なくとも含む中継配線を用意する工程と、
前記検査工程よりも前に実施され、ボンディングワイヤによって、前記第１半導体チップに設けられた前記第１電極パッドを前記第１半導体チップ側中継配線に、前記第２半導体チップに設けられた前記第１電極パッドを前記第２半導体チップ側中継配線に、それぞれ接続するボンディング工程と、
を具備し、
前記第１半導体チップ側中継配線と前記第２半導体チップ側中継配線の各々には、互いに別の位置に設けられた本電極パッド、仮電極パッド及び元電極パッドが形成されており、
前記ボンディング工程において、前記第１電極パッドと前記元電極パッドとを接続し、
前記仮ボンディング工程において、前記仮ボンディングワイヤにより、前記仮電極パッドを、外部に電気的に直接に接続されたパッドに接続し、
前記本ボンディング工程において、前記本ボンディングワイヤにより、前記第１半導体チップ側中継配線と前記第２半導体チップ側中継配線の前記本電極パッド同士を接続する
半導体装置の製造方法。
【請求項５】
請求項３又は４に記載された半導体装置の製造方法であって、
前記中継配線は、前記第１半導体チップ及び前記第２半導体チップとは別の部材である中継用部材に設けられている
半導体装置の製造方法。
【請求項６】
第１電極パッドを有する第１半導体チップと、
前記第１半導体チップに電気的に接続された中継配線と、
前記中継配線に電気的に接続された第２半導体チップと、
前記中継配線と前記第２半導体チップとを電気的に接続する本ボンディングワイヤと、
を具備し、
前記中継配線は、
前記本ボンディングワイヤの一端が接続された本電極パッドと、
検査用であり、前記本ボンディングワイヤの取りつけられていない仮電極パッドとを有し、
前記第１半導体チップ、前記中継配線、及び前記第２半導体チップは、少なくとも前記第１電極パッドが被覆される様に、同一パッケージ内に封止されている
半導体装置。
【請求項７】
請求項６に記載された半導体装置であって、
前記中継配線は、中継用部材に設けられ、
前記中継用部材は、前記第１半導体チップ及び前記第２半導体チップとは別の部材である
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の形成された半導体チップがパッケージ化された半導体パッケージが知られている。半導体チップには、多数の電極パッド（以下単にパッドとも呼ぶ）が設けられており、これらのパッドは導電性のボンディングワイヤなどを介して外部端子（例示；リードフレームの端子）等と電気的に接続される。また、外部から半導体チップを保護するために、半導体チップ自体は封止剤により封止（封入）される。
【０００３】
半導体パッケージの製造工程では、半導体チップと外部端子との電気的な接続が行われた後の段階で、半導体チップの特性を検査し、良品を選別することが行われる。この検査は、例えば、外部からＬＳＩ（Ｌａｒｇｅ  ｓｃａｌｅ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）テスタ等を用いて半導体チップの各パッドに電気信号を入出力させ、半導体チップの機能や電気的特性を測定する、というものが挙げられる。
【０００４】
外部から電気信号を与えて半導体チップの特性を検査する場合、半導体チップに設けられた多数のパッドは、外部まで電気的に接続されていなければならない。しかしながら、半導体チップのパッドは、必ずしも全てのパッドが外部まで電気的に接続されているとは限らない。また、例え外部まで電気的に接続されていたとしても、別の半導体チップなどを介した上で接続されている場合もある。すなわち、直接には外部に電気的に接続されていない場合がある。
【０００５】
特に、同一パッケージ内に複数の半導体チップが封止されたＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）形態の場合、半導体チップ同士を接続するための配線は、実用上、外部まで引き出す必要がない。むしろ、このような配線は、セキュリティーなどの観点から、外部から隠れていることが望まれる。従って、ＳｉＰ型の半導体パッケージでは、半導体チップ間の接続だけに使用され、外部に直接には接続されないパッドを有する場合が多い。
【０００６】
こうしたパッド（完成品としては外部に直接には接続されないパッド；以下、第１パッドと記載する）も含め、全てのパッドを検査する事は難しい。第１パッドに対して全く検査しない場合、ペレッタイズ等でのスクライブ線上のヒゲやゴミにより微量なリークが発生していても選別検査を擦り抜けて出荷されてしまう。万が一ヒゲやゴミがあった場合、それが使用中にボンディングワイヤーとショートすると、正常な動作が出来なくなったり、大電流を常時流している状態が続きバッテリー消耗を引起すことがある。従って、難易度が高くとも、第１パッドに対しても、何らかの手法によって選別検査し、ペレッタイズ等によるスクライブ線上のヒゲ（ダイシングにともなうアルミカスなど）による初期不良をスクリーニングしなければならない。
【０００７】
第１パッドのうち、別の半導体チップの回路を介在して外部と接続されるパッドに対しては、電気信号を別の半導体チップ内の回路等を介して入出力することで、検査することができる。しかしながら、この場合、介在する回路の影響を考慮した上で検査をしなければならない。このような考慮は、検査手法を複雑化させる。特に、単体としては既存の半導体チップを複数用いてＳｉＰを構成した場合、単体の状態で用いることのできた検査手法をそのまま転用することができず、検査手法の確立に手間と負担がかかってしまう。また、第１パッドのうち、外部と完全に絶縁されてしまうパッドがあった場合、このパッドに対して検査を行うことはできない。
【０００８】
従って、第１パッドも含めて全てのパッドを、検査手法を複雑化させることなく検査することのできる技術の確立が望まれる。
【０００９】
上記と関連して、特許文献１には、複合形半導体パッケージにおいて内蔵する複数の半導体チップの選別検査を単独の半導体チップの場合と同じ方法で行う事を目的とした技術が記載されている。特許文献１には、複数の半導体チップに所定のリードフレームを接続して外部に端子として取り出し、かつ半導体チップ間を直接接続する信号を分割した形状を持つリードフレームに個々に接続し外部に端子として取りだし、次いでその分割した形状を持つリードフレームを短絡させることによって、半導体チップ間を直接接続する信号の接続を行うことが記載されている。
【００１０】
また、特許文献２には、外部から直接メモリチップの単独テストが行えるようにするための技術が記載されている。この特許文献２には、ロジックチップに設けたテスト回路が、外部接続端子から入力されるテスト信号に含まれるモード信号が通常動作モードを示すときは、ロジック回路がメモリ回路へのアクセス経路を使用可能とする一方、モード信号がテストモードを示すときは、アクセス経路を使用してメモリ回路をアクセスし、外部接続端子から入力されるテスト信号の内容に従ってテストや寿命加速試験、マルチビットテストを行うことが記載されている。
【００１１】
また、特許文献３には、一つのパッケージに内蔵された複数のＬＳＩチップの個別テストを同時に行うことができる半導体装置を提供するための技術が記載されている。この特許文献３には、セレクタ回路によりＬＳＩチップＡの出力信号を接続先のＬＳＩチップＢからパッケージの外部に出力自在に切替えるので、一つのパッケージに内蔵された複数のＬＳＩチップＡ、Ｂの個別テストを同時に行うことができる、と記載されている。
【００１２】
また、特許文献４には、インターポーザに搭載された個々のＩＣチップのテストを行うことが可能である半導体装置を提供するための技術が記載されている。すなわち、特許文献４には、各ＩＣチップ間を接続する配線上に、各ＩＣチップの動作確認スイッチとして機能するトランジスタ素子を直列に挿入することが記載されている。
【００１３】
尚、特許文献５には、チップの電極パッドでの入出力に関わらず外部接続端子での入出力を任意に配置することを目的とした技術が記載されている。この特許文献５には、半導体パッケージに内蔵され、ボンディングワイヤにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもつ配線基板において、再配線機能を有することが記載されている。
【００１４】
【特許文献１】特開平８−３１６４０７号  公報
【特許文献２】特開２００４−１５８０９８号  公報
【特許文献３】特開２００５−１４８０２６号  公報
【特許文献４】特開２００４−３１７３８２号  公報
【特許文献５】特開２００５−１２９６０５号  公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
既述の特許文献１の様に、全パッドを電気的に直接に外部へ接続させ、特殊なリードフレームを作成し、半導体チップと外部接続端子間とを接続すれば、全パッドを検査できる様になる。しかし、製品によっては、分割する端子位置が異なるため、その都度特殊なリードフレームを金型から作成する必要がある。これにより、不要なコストが発生したり、組立がすぐに出来なくなることが有る。製品毎に特殊なリードフレームを作成する必要があり、既存のリードフレームが使用できないからである。また、検査対象のパッドが大電流ポートなどの機能を持ったパッドであれば、検査装置との接触抵抗を小さくすることが困難となり、正確な選別検査が出来ない可能性がある。また、検査した後に分割しているリードを半田等にて短絡させた場合、半田の凹凸が発生しリードの外観不良になり易く、外形寸法等の指標を満足することが難しくなることがある。更に、パッケージの端子数を必要以上に増やさないという制約（顧客要求）がある場合には、このような手法は困難となる。
【００１６】
一方、特許文献２、３のように、半導体チップ間にセレクタ回路やテスト回路を設ける場合、複数チップが個別にテスト可能な様に回路設計をする必要がある。このような回路設計は、組み合わせる半導体チップによってはその都度その機能に合った設計を行う必要があり、工数や無駄なコストを発生させることがある。また、半導体チップ内の回路設計を考慮する必要があり、このような回路設計が困難な場合もある。
【００１７】
特許文献４のように、スイッチとして機能するトランジスタ素子を設ける場合も、組み合わせる半導体チップによってはその都度その機能にあった設計を行う必要があり、工数やコストの観点から不利となる。また、半導体チップ間を接続する配線上に、トランジスタなどの複雑な構成が必要であり、組み合わせる半導体チップの機能によっては、トランジスタなどが占有する面積によって、チップサイズが大きくなってしまうこともある。
【００１８】
また、特許文献５は、配線基板によりチップ間の再配線を可能とする手段を提供するものであるが、接続用の電極パッドを介して外部からチップ単体の検査をする手段を提供するものではない。
【００１９】
従って、本発明の目的は、第１パッドを有する半導体チップに対しても、半導体パッケージとして不必要な端子を増やすことなく検査を行うことのできる技術を提供することにある。
【００２０】
また、本発明の他の目的は、接続される半導体チップの組み合わせなどに依らず、容易に検査の行えることのできる技術を提供することにある。
【課題を解決するための手段】
【００２１】
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数の形態又は複数の実施例のうちの少なくとも１つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
【００２２】
本発明にかかる半導体装置（１）の製造方法は、第１半導体チップ（１０）に設けられた第１パッド（１１−１）を、少なくとも仮ボンディングワイヤ（１３−１）を介して外部と電気的に接続させる仮ボンディング工程（ステップＳ３０）と、仮ボンディング工程（Ｓ３０）の後に実施され、外部から仮ボンディングワイヤ（１３−１）を介して電気信号を第１パッド（１１−１）に与え、第１半導体チップ（１０）を検査する検査工程（ステップＳ４０）と、仮ボンディングワイヤ（１３−１）を取り外す仮ボンディング離脱工程（ステップＳ５０）と、仮ボンディング離脱工程（Ｓ５０）の後に実施され、第１半導体チップ（１０）を、少なくとも第１パッド（１１−１）が被覆される様に、封止する封止工程（ステップＳ７０）と、を具備する。
【００２３】
上述のような方法に依れば、封止工程（Ｓ７０）において封止されてしまう第１パッド（１１−１）に対しても、検査工程（Ｓ４０）においては仮ボンディングワイヤ（１３−１）を介して外部と電気的に直接に接続されているので、容易に検査を行うことができる。また、仮ボンディングワイヤ（１３−１）は、仮ボンディング離脱工程（Ｓ５０）において取り外されるので、パッケージとして不必要な端子が増えることもない。
【発明の効果】
【００２４】
本発明に依れば、第１パッドを有する半導体チップに対しても、パッケージとして不必要な端子を増やすことなく検査を行うことのできる半導体装置、及び半導体装置の製造方法が提供される。
【００２５】
本発明に依れば、更に、接続される半導体チップの組み合わせなどに依らず、容易に検査の行うことのできる半導体装置、及び半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００２６】
図面を参照して、本発明の実施形態について説明する。図１は、本発明にかかる半導体装置１の完成品の状態における主要部の構成を示す模式図である。本発明に係る半導体装置１は、複数（２個）の半導体チップ１０、２０と、中継用部材３０と、リードフレームとを有している。複数の半導体チップ１０、２０、中継用部材３０、及びリードフレームの内側部分は、封止剤によって封止（封入と呼ぶ事もある）されている。従って、図１において、実際には半導体チップ１０、２０や中継用部材３０の構成は見えないが、説明の便宜上、透視して示してある。尚、図１における半導体装置１は、構成的に、点線Ａ−Ａ’を境に上下対象となっているので、以下では下側部分の構成のみに符号を付して説明する。
【００２７】
図１において、符号４０は、リードフレームのアイランド部分である。２個の半導体チップのうち一方である第１半導体チップ１０と、中継用部材３０とは、このアイランド４０上に配置されている。もう一つの半導体チップ（以下、第２半導体チップ２０とする）は、中継用部材３０の上に配置されている。
【００２８】
中継用部材３０には、複数の中継配線３１が設けられている。複数の中継配線３１は、２本の内部接続用中継配線３２（３２−１、３２−２）と、複数の外部接続用中継配線３３（３３−１、３３−２、３４−１、３４−２）とを含んでいる。内部接続用中継配線３２−１は第１半導体チップ１０側に設けられており、内部接続用中継配線３２−２は第２半導体チップ側に設けられている。また、外部接続用中継配線３３−１、３４−１は、第１半導体チップ１０側に設けられており、外部接続用中継配線３３−２、３４−２は、第２半導体チップ２０側に設けられている。尚、以下の記載における他の構成要素に関しても、上記同様に符号の後に枝番「−１」、「−２」を付して区別することがある。
【００２９】
内部接続用中継配線３２−１、３２−２は、第１半導体チップ１０と第２半導体チップ２０との電気的接続のために設けられている。外部接続用中継配線（３３−１〜３４−２）は、半導体チップ１０、２０に設けられたパッドを、外部（リードフレーム）と電気的に接続するために設けられている。
【００３０】
なお、中継用部材３０としては、例えば、インターポーザと呼ばれるものがあり、ガラスエポキシ基板に中継配線３１が形成されたものや、一般的な半導体チップと同様に、シリコンに中継配線３１が形成された基板（シリコンインターポーザ）などを用いることができる。中継配線３１は、銅配線パターン等で形成される。
【００３１】
第１半導体チップ１０及び第２半導体チップ２０のそれぞれには、複数のパッドが設けられている。複数のパッドは、第２パッド１２と第１パッド１１とに分かれている。第１半導体チップ１０側の第１パッドが第１パッド１１−１、第２半導体チップ２０側の第１パッドが第１パッド１１−２である。
【００３２】
第１半導体チップ１０側に注目して、パッドの説明を行う。第２パッド１２−１（１２Ａ−１も含む）の各々は、導電性のボンディングワイヤを介して、リードフレームのリード端子５０に接続されている。第２パッド１２−１のうち、リード端子５０に対向する様に設けられたパッドは、一本のボンディングワイヤでリード端子５０と接続されている。一方、第２パッド１２−１のうち、他方の半導体チップに対向する位置に設けられたものは、ボンディングワイヤにより外部接続用中継配線３３−１、３４−１と接続されている。外部接続用中継配線３３−１、３４−１は、それぞれ、リード端子５０とボンディングワイヤにより接続されており、これにより他方の半導体チップと対向する位置に設けられた第２パッド１２−１がリード端子５０と電気的に接続されている。外部接続用中継配線３３−１、３４−１を介するのは、一本のボンディングワイヤでリード端子５０と接続させることが難しいからである。
【００３３】
第２半導体チップ２０の第２パッド１２−２も、第１半導体チップ１０側と同じく、直接又は外部接続用中継配線３３−２、３４−２を介して、リード端子５０に接続されている。
【００３４】
上述のように、全ての第２パッド（１２−１、１２−２）は、リード端子５０と電気的に接続されている。この時、第２パッド（１２−１、１２−２）とリード端子５０との間には、ボンディングワイヤや中継用配線が介在しているものの、半導体チップなどに設けられた回路等は介在しておらず、直接に接続されているといえる。尚、リードフレームは、アウターリード側で、外部（封止剤の外）まで延びている。従って、各第２パッド（１２−１、１２−２）は、外部と電気的に直接に接続されているといえる。
【００３５】
尚、第２パッド（１２−１、１２−２）のうち、符号Ａを付したパッド（１２Ａ−１、１２Ａ−２）は、リセット後にハイインピーダンス状態となる端子であり、例えば、入力専用端子やリセット後に入力状態となる入出力端子などである。
【００３６】
一方、第１パッド（１１−１、１１−２）は、第１半導体チップ１０と第２半導体チップ２０とを電気的に接続するためのパッドである。第１半導体チップ１０側の第１パッド１１−１は、ボンディングワイヤを介して内部接続用中継配線３２−１に接続されている。第２半導体チップ２０側の第１パッド１１−２は、ボンディングワイヤを介して、内部接続用中継配線３２−２に接続されている。内部接続用中継配線３２−１と３２−２とは、本ボンディングワイヤ１５を介して接続されている。すなわち、第１半導体チップ１０側の第１パッド１１−１は、内部接続用中継配線３２−１、３２−２を介して、第２半導体チップ２０側の第１パッド１１−２に接続されている。
【００３７】
ここで、内部接続用中継配線３２−１、３２−２について、図２を参照しつつ説明する。図２は、中継用配線３１のレイアウトを拡大して示した図である。内部接続用中継配線３２−１、３２−２のそれぞれには、元パッド３５−１、３５−２と、仮パッド３６−１、３６−２と、本パッド３７−１、３７−２とが設けられている。元パッド３５−１は、ボンディングワイヤによって、第１半導体チップ１０の第１パッド１１−１に接続され、元パッド３５−２は、ボンディングワイヤによって、第２半導体チップ２０の第１パッド１１−２に接続されている。
【００３８】
仮パッド３６−１、３６−２は、仮ボンディングワイヤによって、一時的に内部接続用中継配線３２−１、３２−２をリード端子５０に接続するためのパッドである。但し、図１、２に示される完成品（封止後）の状態では、仮ボンディングワイヤは取り外されている。
【００３９】
本パッド３７−１、３７−２は、内部接続用中継配線３２−１と３２−２とを接続するためのパッドである。本パッド３７−１、３７−２には、本ボンディングワイヤ１５の一端がそれぞれ接続されている。
【００４０】
仮パッド３６−１、３６−２と本パッド３７−１、３７−２との間の間隔は、ボンディング出来る実力を考慮して設計されている。また、中継用配線３１の配線設計も、ボンディング能力などを考慮して設計されている。
【００４１】
以上、半導体装置１の構成について説明した。上述したような構成により、各第２パッド１２−１、１２−２は、外部と電気的に直接に接続されている。従って、第２パッド１２−１、１２−２に対しては、電気信号を直接入出力させることができる。第２パッド１２−１、１２−２へ電気信号を与えて、半導体チップの回路を検査することは簡単である。
【００４２】
一方、第１パッド１１−１、１１−２は、他方の半導体チップに接続されているので、外部との間には他方の半導体チップ内に設けられた回路が介在することになる。すなわち、直接には外部と接続されていない。従って、図１に示される完成品の構成は、第１パッド１１−１、１１−２へ電気信号を与えて検査することの難しい構成である。
【００４３】
続いて、上述のような構成を有する半導体装置１の製造方法について説明する。図３は、本発明にかかる半導体装置の製造方法のフローチャートである。図３に示されるステップＳ１０〜Ｓ８０の工程を経て、半導体装置１が製造される。以下に、各工程における動作を詳述する。
【００４４】
ステップＳ１０、２０；ペレッタイズ、マウント
まず、ペレッタイズ（ダイシング）により、第１半導体チップ１０及び第２半導体チップ２０を準備する。そして、リードフレームのアイランド４０上に、第１半導体チップ１０、第２半導体チップ２０、及び中継用部材３０をマウントする（ステップＳ２０）。
【００４５】
ステップＳ３０；仮ボンディング
続いて、仮ボンディングを行う。図４及び５は、この仮ボンディングの様子を示す図である。図４に示されるように、第２パッド１２−１、１２−２、及び、外部接続用中継配線（３３−１〜３４−２）に対しては、完成品と同じ位置にボンディングが行われる。これにより、第２パッド１２−１、１２−２は、外部（リード端子５０）と電気的に直接に接続される。また、第１パッド１１−１、１１−２も、それぞれ、ボンディングにより、内部接続用中継配線３２−１、３２−２の元パッド３５−１、３５−２に接続される。このボンディングも完成品と同じ位置である。
【００４６】
但し、図５に示されるように、本工程では、本パッド３７−１と３７−２とのボンディングは行われれない。従って、内部接続用中継配線３２−１と３２−２とは接続されない。代わりに、仮パッド３６−１が外部接続用中継配線３３−２と仮ボンディングワイヤ１３−１によりボンディングされる。また、仮パッド３６−２が、外部接続用中継配線３３−１と仮ボンディングワイヤ１３−２により接続される。ここで、仮パッド３６−１、３６−２とそれぞれ接続される外部接続用中継配線３３−２、３３−１は、リセット後にハイインピーダンス状態となるような第２パッド１２Ａ−２、１２Ａ−１に接続された配線である。
【００４７】
ステップＳ４０；選別検査（チップ単体検査）
続いて、第１パッド１１−１、１１−２の各々に電気信号を入出力させ、選別検査が行われる。Ｓ３０の工程において、第１半導体チップ１０側の第１パッド１１−１は、内部接続用中継配線３２−１、仮ボンディングワイヤ１３−１、及び外部接続用中継配線３３−２を介して、リード端子５０に接続されている。第２半導体チップ２０側の第１パッド１１−２も同様に、内部接続用中継配線３２−２、仮ボンディングワイヤ１３−２、及び外部接続用中継配線３３−１を介して、リード端子５０に接続されている。従って、各リード端子５０から電気信号を与えることで、第１パッド１１−１、１１−２に対して電気信号を入出力させることができる。尚、外部接続用中継配線３３−１、３３−２は、それぞれ第２パッド１２Ａ−１、１２Ａ−２とも接続されているが、第２パッド１２Ａ−１、１２Ａ−２はハイインピーダンス状態となるパッドであるので、電気信号は第１パッド１１−１、１１−２側に選択的に与えられる。従って、非検査側の第２パッド１２Ａ−１、１２Ａ−２が、検査側のパッド（第１パッド１１−１、１１−２）を検査するに際して影響を及ぼす事はない。このように、第１パッド１１−１、１１−２の各々を検査した後、良品であったものに対して、次のステップＳ５０の処理が行われる。尚、本工程では、第１半導体１０、第２半導体チップ２０を、セラミックキャップなどの着脱可能なカバー材でカバーし、選別検査を行うことが好ましい。
【００４８】
本工程において、チップ単体でしか検査できない機能や、電気的特性の詳細も検査することができる。但し、チップ間の電気的接続状態などは、本ボンディングワイヤを行っていない状態では検査できないので、後述するように最終検査（Ｓ８０）で検査する。また、第２パッド１２−１、１２−２に対しての検査は、本工程で行ってもよいし、完成品の状態で行ってもよい。但し、第２パッド１２Ａ−１、１２Ａ−２に対しては、本工程において電気信号を与えることができないので、本工程では検査できない。第２パッド１２Ａ−１、１２Ａ−２に対する検査は、次に説明する仮ボンディング離脱工程以降に実行される。
【００４９】
ステップＳ５０；仮ボンディング離脱
続いて、図６に示されるように、仮ボンディングワイヤ１３−１、１３−２が取り外される。仮ボンディングワイヤ１３−１、１３−２は、例えば、熱を加えて接続部分を流動化させることで、取り外すことができる。このような取り外しは、近接するボンディングに悪影響を与える事はない。
【００５０】
ステップＳ６０；本ボンディング
次に、本パッド３７−１と３７−２とを、本ボンディングワイヤ１５によって接続する。この工程により、配線の電気的な接続状態は、図１や２で示した完成品と同じ状態となる。
【００５１】
ステップＳ７０；封止
次に、第１半導体チップ１０、第２半導体チップ２０、中継用部材３０を封止剤によって封止する。この時の封止剤としては、樹脂等を用いることができる。但し、樹脂に限定されず、セラミックケースなどの別の材料によりパッケージ化（封止、封入）してもよい。
【００５２】
ステップＳ８０；最終検査（チップ間接続検査）
次に、最終検査を行う。本工程においては、選別検査（Ｓ４０）においては検査することのできなかった、第１半導体チップ１０−第２半導体チップ２０間の電気的接続や、ユーザの使用する状態においてチップ間でインターフェースされる機能、などについて検査を行う。検査の結果、良品であったもののみを選別する。このように最終検査を行う事で、製品としての信頼性をより向上させることができる。
【００５３】
以上説明した一連の工程（Ｓ１０〜８０）を経て、本実施形態に係る半導体装置１が製造される。尚、本実施形態においては、仮ボンディング工程（Ｓ３０）において、第２パッド１２−１、１２−２に対するボンディングも行う場合について説明した。但し、第２パッド１２−１、１２−２に対するボンディングは、必ずしも仮ボンディング工程（Ｓ３０）と同一工程で行う必要はなく、封止工程（Ｓ７０）より前であればどの段階で行われてもよい。
【００５４】
また、本実施形態では、仮ボンディング工程（Ｓ３０；図４、５）において、第２パッド１２Ａ−１（１２Ａ−２）と外部接続用中継配線３３−１（３３−２）とをボンディングするに加え、内部接続用中継配線３２−１（３２−２）と外部接続用中継配線３３−２（３３−１）とを仮ボンディングする場合について説明した。このようにすれば、外部接続用中継配線３３−１（３３−２）に対する二箇所のボンディングを同一工程で行うことができる。但し、必ずしも、仮ボンディング工程（Ｓ３０）において、外部接続用中継配線３３−１（３３−２）と第２パッド１２Ａ−１（１２Ａ−２）との間のボンディングを行う必要はない。
【００５５】
尚、半導体チップ上に、リセット後にハイインピーダンス状態となるような第２パッド１２Ａ−１（１２Ａ−２）が存在しない場合は、選別検査時に、第１パッド１１−１（１１−２）へ選択的に信号を与えることができなくなってしまう。しかし、このような場合は、外部接続用中継配線３３−１（３３−２）と第２パッド１２Ａ−１（１２Ａ−２）とのボンディングを、少なくとも仮ボンディング離脱工程（Ｓ５０）の後に行えばよい。この様にすれば、選別検査（Ｓ４０）時において、外部接続用中継配線３３−１（３３−２）が第２パッド１２Ａ−１（１２Ａ−２）に接続されていないので、電気信号を第１パッド１１−１（１１−２）にのみ送ることができる。
【００５６】
尚、本実施形態では、第１パッド１１−１（１１−２）が各チップに２個（符号を付して説明したのは１個）づつ設けられた場合を例として説明したが、中継配線やパッド構成を変更する事により、２個に限定されず実現可能である。その場合も、仮ボンディング工程を行うことで、選別検査時に、一時的に外部と信号の入出力を行うことができる。
【００５７】
尚、ボンディングの代わりに多種のヒューズを用いることも考えられる。しかし、ヒューズを用いた場合は、半導体チップに電気的負荷を掛けてしまうため、半導体チップに設けられた回路に影響を与える危険性が伴う。これに対して、本実施形態のようにボンディングワイヤを用いれば、仮ボンディングワイヤ１３−１（１３−２）を取り除く際には熱のみをかければ良いので、信頼性の観点から不利となることもない。
【００５８】
以上説明した様に、本実施形態に係る半導体装置の製造方法を用いれば、選別検査時（Ｓ４０）に、一方の半導体チップの第１パッド１１−１（１１−２）に対する信号の入出力を、他方の半導体チップに設けられた回路等を介すことなく行うことができるので、第１パッド１１−１（１１−２）を含め、全てのパッドに対して容易に検査を行うことができる。特に、単体としては既存の半導体チップを複数チップ用いたＳiＰ形態の場合、選別検査時に、半導体チップ単体を検査する際に用いていた既存の検査パターンをそのまま使用することができる。従って、テスト環境を容易に構築できる。
【００５９】
また、選別検査時（Ｓ４０）において、検査用に別に設けた端子から電気信号を送る必要はなく、完成品で使用される端子を使用して電気信号を入出力させることができる。これにより、端子数を増やした特殊なリードフレームを新たに設計する必要がなくなり、リードフレーム設計、製造に係るコストを低減できる。
【００６０】
また、完成品（封止後）の状態において、第１パッド１１−１（１１−２）から外部まで延びる検査用の配線を設けておく必要はなく、完成品として不要な端子が増えることもない。その結果、パッケージ実装面積を小さくすることが可能となる。また、完成品の状態では、直接外部からは第１パッド１１−１（１１−２）に対して信号を入出力できないので、ＳｉＰ内部の複数の半導体チップ間で通信されるデータ等をモニターすることが困難となり、セキュリティの観点からも好ましい。
【００６１】
また、中継用部材３０上に中継配線が設けられているので、半導体チップ１０、２０内にはテスト用の回路等を新たに設けたり、回路設計を変更する必要がない。中継用部材３０に設けられた中継配線３１は、配線とパッドさえあればよく、スイッチング素子などの複雑な構成は必要ない。従って、ＳｉＰ開発のコストを低減することが可能となる。このようなテスト環境容易化、特殊リードフレームの不要化により、製品設計の期間短縮が実現できる。
【００６２】
また、内部接続用中継配線３２−１（３２−２）上において、仮パッド３６−１（３６−２）を、本パッド３７−１（３７−２）とは別に設けておくことにより、一のパッドに対して複数回のボンディングを行わなくてもよい。一のパッドに対して複数回ボンディングを行うと、ボンディングの接着性が低下する懸念があるが、このような懸念も解消される。
【００６３】
尚、本実施形態では、外部端子としてリードフレームを用いた半導体パッケージを例として説明したが、リードフレームを用いた場合に限定されない。例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）のように、半田ボールを介して外部と接続される半導体パッケージに対しても適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明にかかる半導体装置の構成を示す説明図である。
【図２】図１の一部を拡大した説明図である。
【図３】本発明にかかる半導体装置の製造方法を示すフローチャートである。
【図４】仮ボンディング工程の様子を示す説明図である。
【図５】図４の一部を拡大した説明図である。
【図６】仮ボンディング離脱工程の様子を示す説明図である。
【符号の説明】
【００６５】
１０      第１半導体チップ
１１      第１パッド
１２      第２パッド
１２Ａ    第２パッド（ハイインピーダンス）
１３      仮ボンディングワイヤ
１５      本ボンディングワイヤ
２０      第２半導体チップ
３０      中継用部材
３１      中継配線
３２      内部接続用中継配線
３３      外部接続用中継配線
３４      外部接続用中継配線
３５      元パッド
３６      仮パッド
３７      本パッド
４０      リードフレーム（アイランド部）
５０      リード端子
【図１】
2008177265.tif 000003
【図２】
2008177265.tif 000004
【図３】
2008177265.tif 000005
【図４】
2008177265.tif 000006
【図５】
2008177265.tif 000007
【図６】
2008177265.tif 000008