(57)【要約】【課題】プログラムサイクル数をしきい値電圧が変化した場合でもそれに無関係にプログラムサイクル数を均一に維持してプログラム動作速度を高めることで不良現象の防止に有効なフラッシュメモリ素子のプログラム方法を提供する。【解決手段】第１プログラム電圧（ステップ１００）によってプログラムされたメモリ素子のしきい値電圧分布を測定する（ステップ１２０）。しきい値電圧分布中の中間値を有するしきい値電圧を代表しきい値電圧として設定し、最も低い”Ｌ”レベル（Low Level）のしきい値電圧との差だけプログラム電圧を変更しながら、”Ｌ”レベルのしきい値電圧が検証電圧より高くなるまでプログラム動作を繰り返して実施する。その後、この時のしきい値電圧と代表しきい値電圧の差を変更されたプログラム電圧に加減してISPPプログラム動作のエンディング電圧として設定する（ステップ１４０）。それにより、プログラムサイクル数をしきい値電圧の変化に関係なく均一に維持して、プログラム動作速度を改善する。【選択図】図３
2008257836.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルのワード線に第１プログラム電圧を印加してプログラム動作を実施することによって、前記メモリセルのしきい値電圧を検出する工程と、
前記しきい値電圧の最低電圧値と中間電圧値との電圧差分だけ増加させた第２プログラム電圧を前記第１プログラム電圧に印加して再度プログラム動作を実施する工程と、
前記しきい値電圧がプログラム検証電圧よりも大きくなるまで、前記第２プログラム電圧を前記電圧差分だけ増加させてプログラム動作を繰り返し実施後、最後のプログラム実施段階で印加されたプログラム電圧と変化した前記しきい値電圧とによってエンディング電圧を設定する工程と、
前記エンディング電圧を最後のプログラム動作のプログラム電圧として設定するISPP方法を実施する工程と、
を含むことを特徴とするフラッシュメモリ素子のプログラム方法。
【請求項２】
前記第１プログラム電圧を実施するプログラム工程は、前記メモリセルに接続されたドレイン選択ラインに正電圧を印加し、かつソース選択ラインには0Vの電圧を印加して、選択されていないメモリセルのワード線にはパス電圧を印加することを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項３】
前記第１プログラム電圧を実施するプログラム工程は、前記メモリセルのビット線には0Vの電圧を印加し、選択されていないメモリセルのビット線にVcc電圧を印加することを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項４】
前記しきい値電圧を検出する工程において、そのしきい値電圧の最低電圧値と最多のセルのしきい値電圧とを中間電圧値でもって測定することを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項５】
前記プログラムを再度実施する工程において、前記中間電圧値と前記最低電圧値との電圧差を前記第１プログラム電圧に合せて前記第２プログラム電圧で設定する工程と、
前記第２プログラム電圧を用いて前記メモリセルをプログラムする工程と、
前記中間電圧値と変化した前記最多しきい値電圧差を前記第１プログラム電圧に合せて前記第２プログラム電圧を再設定し、前記最低電圧値が前記検証電圧よりも大きくなるまでプログラム動作を繰り返す工程と、
含むことを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項６】
前記ISPP方法を実施する工程において、開始バイアス電圧を前記多数の選択されたメモリセルのワード線に印加してプログラムを進行する工程と、
前記開始バイアス電圧に一定ステップの電圧だけ増加させて前記エンディング電圧までプログラム動作を繰り返す工程と、
を含むことを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項７】
前記エンディング電圧を設定する工程以降は、前記ISPPプログラムを実施する工程以前に、前記メモリセルを消去させる工程をさらに含むことを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
【請求項８】
メモリセルのワード線に第１プログラム電圧を印加し、プログラム動作を実施して前記メモリセルのしきい値電圧を検出する工程と、
検出された前記しきい値電圧のうち最低値と中間値との電圧差分だけ減少させた第２プログラム電圧を前記第１プログラム電圧に印加して再度プログラム動作を実施する工程と、
前記メモリセルのしきい値電圧がプログラム検証電圧よりも大きくなるまで前記第２プログラム電圧を前記電圧差分だけ減少させてプログラムする動作を繰り返して実施後、最後のプログラム実施段階で印加されたプログラム電圧と変化した前記しきい値電圧値によって開始バイアス電圧として設定する工程と、
前記開始バイアス電圧の最初のプログラム動作のプログラム電圧として設定するISPP方法を実施する工程と、
を含むことを特徴とするフラッシュメモリ素子のプログラム方法。
【請求項９】
前記第１プログラム電圧で実施するプログラムの工程において、前記メモリセルに接続されたドレイン選択ラインに正電圧を印加し、かつソース選択ラインに0Vの電圧を印加して、選択されていないメモリセルのワード線にはパス電圧が印加されることを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
【請求項１０】
前記第１プログラム電圧で実施するプログラムの工程において、前記メモリセルのビット線に0Vの電圧を印加し、かつ選択されていないメモリセルのビット線には電圧Vccを印加することを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
【請求項１１】
前記しきい値電圧を検出する工程において、そのしきい値電圧の最低電圧値と最多のセルのしきい値電圧とを中間電圧値でもって測定することを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
【請求項１２】
前記プログラムを再度実施する工程において、前記中間電圧値と最も高いしきい値電圧との電圧差を前記第１プログラム電圧に合せて前記第２プログラム電圧として設定する工程と、
前記第２プログラム電圧を用いて前記メモリセルをプログラムする工程と、
前記中間電圧値と変化した前記最低電圧値との電圧差を前記第１プログラム電圧から差し引いて前記第２プログラム電圧を再設定し、前記最低電圧値が前記検証電圧よりも大きくなるまでプログラム動作を繰り返す工程と、
含むことを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
【請求項１３】
前記ISPP方法を実施する工程において、前記開始バイアス電圧を前記多数の選択されたメモリセルのワード線に印加してプログラムを進行する工程と、
前記開始バイアス電圧に一定ステップの電圧だけ増加させてエンディング電圧までプログラム動作を繰り返す工程と、
を含むことを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
【請求項１４】
前記開始バイアス電圧として設定する工程以降、前記ISPP方法によるプログラム工程以前に、前記メモリセルを消去させる工程をさらに含むことを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
【請求項１５】
前記ISPP方法によるプログラムのエンディングバイアス電圧と開始バイアス電圧を設定する工程と、
前記エンディングバイアス電圧よりも小さいプログラムバイアス電圧を用いて選択されたメモリセルをプログラムし、前記プログラムバイアス電圧を次第に上昇させて前記メモリセルのしきい値電圧が検証電圧よりも大きくなるまでプログラム動作を繰り返すプログラム工程と、
前記メモリセルのしきい値電圧が検証電圧よりも大きくなるときの前記プログラムバイアス電圧と前記エンディングバイアス電圧との電圧差を検出する工程と、
前記開始バイアス電圧から上記電圧差を差し引いて新たな開始バイアス電圧を設定する工程と、
前記新たな開始バイアス電圧を最初のプログラム動作のプログラム電圧として設定するISPP方法によるプログラムを実施する工程と、
を含むことを特徴とするフラッシュメモリ素子のプログラム方法。
【請求項１６】
前記プログラムバイアス電圧は、前記エンディングバイアス電圧から工程変化によるしきい値電圧の変化量を差し引いた電圧よりも小さいことを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
【請求項１７】
前記プログラム段階において、前記メモリセルに連結されたドレイン選択ラインに正電圧を印加し、かつソース選択ラインには0Vの電圧を印加して、選択されていないメモリセルのワード線にはパス電圧を印加することを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
【請求項１８】
前記プログラム段階は、前記メモリセルのビット線に0Vの電圧を印加し、選択されていないメモリセルのビット線に電圧Vccを印加することを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
【請求項１９】
前記開始バイアス電圧を設定する工程以後、前記ISPP方法によるプログラム工程以前に、前記メモリセルを消去させる工程をさらに含むことを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ素子のプログラムのプログラム方法に関するものである。
【背景技術】
【０００２】
近年、電気的にプログラムと消去が可能であり、一定周期でデータを再作成するリフレッシュ機能を必要としない半導体メモリ素子の需要が急増している。また、多量のデータを格納できる大容量のメモリ素子を開発するために、メモリセル(memory cell)の高集積化技術が進展している。そうしたメモリセルの高集積化によって、複数個のセルが直列に連結して１つのストリングを構成するNAND型フラッシュメモリ素子が開発され、実用に供されている。
【０００３】
このようなNAND型フラッシュメモリ素子ではF-Nトンネリング方式を利用し、フローティングゲートに電子を注入して書き込み、あるいは放出しながらメモリセルのしきい値電圧(Vt)を制御する。そうした制御でもってプログラムと消去を実施する。
【０００４】
一般に、フラッシュメモリセルは、半導体基板上にトンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートが積層されたゲートと、ゲートの両側部の半導体基板に形成された接合領域からなっている。その場合、フローティングゲートにホット電子(Hot electron)が注入されることによりプログラムされ、注入された電子がF-Nトンネリングによって放電されることで消去される。
【０００５】
具体的には、フラッシュメモリセルのプログラム(program)動作は、NOR型フラッシュの場合、メモリセルのソース領域と半導体基板、即ち、バルク領域を接地させ、制御ゲートに正（＋）の高電圧(program voltage; Vpp、例えば、１５V〜２０V)を印加し、そして、メモリセルのドレインにプログラムするための電圧(例えば、５〜６V)を印加して実施する。NAND型フラッシュの場合、多数のメモリセルが連結されたストリング構造のセルアレイのドレイン選択ラインには正電圧が、ソース選択ラインには０Vの電圧がそれぞれ印加され、ビットラインと基板に０Vが印加された状態でワード線にプログラム電圧(１５V〜２０V)が印加されてプログラムされる。
【０００６】
図１は、フラッシュメモリ素子のセルアレイ回路の一例を示す。第１ストリング(st１)には、第１〜第１６のセル(c１〜c１６)及びストリング選択トランジスタ(d)とソース選択トランジスタ(s)が直列に連結されている。第１セル(c１)のドレインは、ストリング選択トランジスタ(d)を通じて第１ビットライン(b１)に連結され、第１６セル(c１６)のソースは、ソース選択トランジスタ(s)を通じて共通ソースライン(sl)に連結されている。第２ストリング(st２)は、第１ストリング(st１)と同一の構造を有する。同一の横方向(ビット線の垂直方向)ラインにあるセルのゲートは、対応するワード線に連結される。図示されてはいないが、このような多数のストリングが提供されてフラッシュメモリがなされる。
【０００７】
プログラム時に選択されたビット線には０Vの電圧が印加され、選択されていないビット線にはVcc電圧が印加される。また、選択されたワード線には、例えば１８Vの電圧(Vpgm)、ドレイン選択ライン(DSL１)には、例えば、４.５Vの電圧、ソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワード線には、例えば１０Vの電圧(Vpass)が印加される。このような電圧条件により選択されたセルが個別にプログラムされる。
【０００８】
このようなフラッシュメモリ素子のプログラム方法では、プログラムセルのしきい値電圧分布が非常に重要な要件となる。あまりにも高いしきい値電圧を有するプログラムセルは、特定の読み出し電圧(Vread)でターンオフとなることができ、バイパス機能を果たしえない場合が発生する。これは、同一のプログラム電圧でプログラム速度が非常に速いセルにより発生する。それを未然に防ぐために、プログラム速度が速いセルは、相対的に低いプログラム電圧で、遅いセルは相対的に高いプログラム電圧でもってプログラム動作を完了させるISPP(Incremental step pulse program)方法を用い、メモリセルのしきい値電圧を均一な分布になるよう制御する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、プログラム速度は常時均一のものではなく、プログラム速度に影響を与えるゲート酸化膜厚のように工程要素の変化に応じて変わる。したがって、上記ISPP法による開始バイアスは、このような工程の変化を全て含むため、非常に低い電圧から始める。即ち、工程の変化でプログラム速度が全体的に早まれば、開始バイアスを初めから低く始める。さらに遅いプログラム速度を有するセルのためには、プログラム電圧を増加しなければならない。
【００１０】
図２は、かかるISPPプログラム方法の場合、プログラム動作時間が全体的に増加して長くなる特性を示すグラフである。例えば、１.５V低い電圧で開始すれば、１.５Vに該当するだけプログラムサイクル数が増加する。Vstepが０.３Vであり、プログラムサイクルが５０usであれば、２５０us程度のプログラム動作時間が増加して長くなる。また、プログラム禁止セル(inhibited Cell)がシャロープログラム(shallow program)され、消去セルがその特性を失うようになるプログラム不良現象(Program disturb)が発生する。
【００１１】
また、プログラム動作の最後の電圧は(ending bias)、遅いプログラム速度を有するセルのために設定することにより、プログラム速度が速いセルは、同一の最後の電圧でも消去特性を失う問題が発生し得る。
【００１２】
以上から、本発明の目的は、プログラムサイクル数をしきい値電圧が変化した場合でもそれに無関係にプログラムサイクル数を均一に維持してプログラム動作速度を高めることで不良現象の防止に有効なフラッシュメモリ素子のプログラム方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明に係る代表的なフラッシュメモリ素子のプログラム方法は、メモリセルのワード線に第１プログラム電圧を印加してプログラム動作を実施することによって、前記メモリセルのしきい値電圧を検出する工程と、前記しきい値電圧の最低電圧値と中間電圧値との電圧差分だけ増加させた第２プログラム電圧を前記第１プログラム電圧に印加して再度プログラム動作を実施する工程と、前記しきい値電圧がプログラム検証電圧よりも大きくなるまで、前記第２プログラム電圧を前記電圧差分だけ増加させてプログラム動作を繰り返し実施後、最後のプログラム実施段階で印加されたプログラム電圧と変化した前記しきい値電圧とによってエンディング電圧を設定する工程と、前記エンディング電圧を最後のプログラム動作のプログラム電圧として設定するISPP方法を実施する工程と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明のフラッシュメモリ素子のプログラム方法によれば、しきい値電圧と代表しきい位置電圧との電圧差を変更されたプログラム電圧に加減することで、たとえばISPP方法によるプログラム電圧のエンディング電圧として設定する。それによって、プログラムサイクリング数をしきい値電圧が変化した場合でもそれに無関係にプログラムサイクル数を均一に維持してプログラム動作速度を高めることで有効に不良現象を防止することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係るフラッシュメモリ素子のプログラム方法の好適な実施形態について図を参照して詳細に説明する。
【００１６】
≪第１実施形態≫
図３のフローチャートおよび図４のしきい値電圧分布図を参照して、本実施形態のプログラム方法の動作順をフラッシュメモリセルがスローセル(slow cell)の場合を具体例として説明する。まず、図３の各ステップは以下のとおりである。
【００１７】
まず、ステップ１１０の第１プログラム工程において、選択されたメモリセルのワードラインに第１プログラム電圧(Vp１)を印加し、ドレイン選択ライン(DSL１)にはたとえば４.５Vの電圧が、ソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワードラインには、例えば１０Vの電圧(Vpass)が印加される。この時、選択されたビットラインには０Vの電圧が印加され、選択されていないビットラインにはVcc電圧が印加される。
【００１８】
つぎに、ステップ１２０のしきい値電圧の測定にあっては、第１プログラム工程(ステップ１１０)でプログラムされたメモリセルのしきい値電圧を検出し、しきい値電圧分布をスキャニングする。この時、しきい値電圧分布の中間値は、望ましくは最も多くの数のセルのしきい値電圧を代表しきい値電圧(Vt１)として設定し、メモリセルの中最も低いしきい値電圧(Va)を測定する。
【００１９】
つぎに、ステップ１３０の第２プログラム工程において、代表しきい値電圧(Vt１)と低いしきい値電圧(Va)の電圧差(Vt１-Va)を第１プログラム電圧(Vp１)に加えた第２プログラム電圧(Vp２=Vp１+(Vt１-Va))を用いて第２プログラム動作を実施する。第２プログラム動作後、しきい値電圧分布を測定する。測定結果に応じて、第２プログラム電圧(Vp２)を設定する時と同様にプログラム電圧を再設定する。プログラム動作とプログラム電圧再設定動作は、最も低いしきい値電圧(Vb)が検証電圧(Vverify)と同じまたは大きいまで実施する。検証電圧(V verify)は３.４〜３.８V値を有することが望ましい。即ち、第２プログラム動作は、最も低いしきい値電圧(Vb)により変更された第２プログラム電圧(Vp２=Vp１+(Vt１-Vb))を用いてプログラム動作を繰り返す。
【００２０】
つぎに、ステップ１４０において、エンディング電圧を設定する場合、例えば、第２プログラム電圧(Vp２)を用いたプログラム動作によって、最も低いしきい値電圧(Vb)が検証電圧(Vverify)よりも大きいか否かを判断する。大きい場合（はい）、第２プログラム電圧(Vp２)に初期の代表しきい値電圧(Vt１)と第２プログラム工程(１３０)後の変化したしきい値電圧(Vt２)の電圧差だけ増加した第３プログラム電圧(Vp３=Vp２+((Vt２-Vt１))をISPPプログラム動作のエンディング電圧として設定する。
【００２１】
その後、消去動作を実施してプログラム動作によりプログラムされたメモリセルを消去する。さらにその後で、ISPPプログラム動作時に上記の動作を通じて最終プログラム動作に印加されるプログラム電圧として設定し、ISPPプログラム動作を実施する。この時に設定されたエンディング電圧で開始バイアス電圧も共に設定することができる。
【００２２】
≪第１実施形態：ISPPプログラム動作について≫
まず、最初に開始されるプログラム動作時に供給される第１のISPP電圧が設定される。望ましくは、第１のISPP電圧はメモリセルが１回のプログラムサイクルの間にプログラムされるのに十分に高いながら、上記エンディング電圧よりは低い電圧(例えば、１７V)で設定されることができる。
【００２３】
続いて、選択された頁のワード線に第１のISPPが供給されることにより選択された頁のメモリセルがプログラムされる。
【００２４】
その後、ワード線に検証電圧を供給し、メモリセルのしきい値電圧を検証し、しきい値電圧が検証電圧よりも大きくなったのかによって、上記メモリセルのプログラムが完了したか否かの判断がなされる。判断の結果、メモリセルのプログラムが完了していない場合、第１のISPP電圧より一定ステップの電圧(例えば、０.３V)だけ増加させた後、第２のISPP電圧でプログラム動作を再実施する。ISPP電圧の上昇とプログラム動作は、ISPP電圧がエンディング電圧と同一になるまで繰り返される。
【００２５】
図５に示すように、本実施形態によるISPPプログラム方法は、プログラムサイクル数をプログラムのしきい値電圧変化に関係なく設定されたサイクル数だけ均一に進行してプログラム時間を減少させることができる。
【００２６】
≪第２実施形態≫
つぎに、図６のフローチャートを参照して、本実施形態によるプログラム方法の動作順において、フラッシュメモリセルがファーストセル(fast cell)の場合を具体例に説明する。
【００２７】
まず、ステップ２１０の第１プログラム工程において、選択されたメモリセルのワード線に第１のプログラム電圧(Vp１)を印加し、ドレイン選択ライン(DSL１)には、例えば、４.５Vの電圧がソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワード線には、例えば、１０Vの電圧(Vpass)が印加される。この時、選択されたビット線には０Vの電圧が印加され、選択されていないビット線にはVcc電圧が印加される。
【００２８】
つぎに、ステップ２２０のしきい値電圧の測定にあっては、第１プログラム工程(２１０)でプログラムされたメモリセルのしきい値電圧を測定してしきい値電圧分布をスキャニングする。この時、しきい値電圧分布の中間値、望ましくは、最も多くの数のセルのしきい値電圧を代表しきい値電圧(Vt１)として設定し、メモリセルのうち、最も高いしきい値電圧(Vc)を測定する。
【００２９】
つぎに、ステップ２３０の第２プログラム工程において、代表しきい値電圧(Vt１)と高いしきい値電圧(Vc)の電圧差(Vc-Vt１)を第１のプログラム電圧(Vp１)から差し引いた第２のプログラム電圧(Vp２=Vp１-(Vc-Vt１))を用いて第１のプログラム段階(２１０)と類似してプログラム動作を実施する。第２のプログラム動作後にしきい値電圧分布を測定する。測定結果に応じて、第２のプログラム電圧(Vp２)を設定する時と同様にプログラム電圧を再設定する。プログラム動作とプログラム電圧の再設定動作は、最も低いしきい値電圧(Vb)が検証電圧(Vverify)と同じ若しくは大きいまで実施する。検証電圧(Vverify)は、３.４〜３.８Vの値を有するのが望ましい。即ち、第２のプログラム動作は、最も低いしきい値電圧(Vb)により変更された第２のプログラム電圧(Vp２=Vp１-(Vt１-Vb))を用いてプログラム動作を繰り返す。
【００３０】
つぎに、ステップ２４０において、開始バイアス電圧を設定する場合、例えば、第２のプログラム電圧(Vp２)を用いたプログラム動作により最も低いしきい値電圧(Vb)が検証電圧(Vverify)より高くなると、第２のプログラム電圧(Vp２)に初期の代表しきい値電圧(Vt１)と第２プログラム工程(ステップ２３０)の後の変化したしきい値電圧(Vt２)の電圧差だけ減少した第３のプログラム電圧(Vp３=Vp２-((Vt２-Vt１))をISPPプログラム動作のエンディング電圧として設定する。
【００３１】
その後、消去動作を実施し、プログラム動作によりプログラムされたメモリセルを消去する。続いて、設定された開始バイアス電圧を用いてISPPプログラム動作を実施する。
【００３２】
≪第２実施形態：ISPPプログラム動作について≫
まず、最初に開始されるプログラム動作時に供給される開始バイアス(第３のプログラム電圧(Vp３=Vp２-((Vt２-Vt１)))で設定される。
【００３３】
その後、ISPPプログラム動作時、上記の動作を通じて最終のプログラム動作に印加されるプログラム電圧として設定し、ISPPプログラム動作を実施する。この時、設定された開始バイアス電圧でエンディング電圧も同じく設定することができる。
【００３４】
つぎに、選択された頁のワード線に第１のISPPが供給されることにより選択された頁のメモリセルがプログラムされる。
【００３５】
その後、ワード線に検証電圧を供給し、上記メモリセルのしきい値電圧を検証し、しきい値電圧が検証電圧より高くなったかどうかにより上記メモリセルのプログラム完了如何が判断される。判断の結果、メモリセルのプログラムが完了していない場合、第１のISPP電圧より一定ステップの電圧(例えば、０.３V)だけ増加させた後、第２のISPP電圧でプログラム動作を再実施する。ISPP電圧の上昇とプログラム動作は、ISPP電圧がエンディング電圧と同一になるまで繰り返される。
【００３６】
≪第３実施形態≫
つぎに、図７を参照して本実施形態によるプログラム方法の動作順を説明する。
【００３７】
まず、ステップ３１０のエンディングバイアス電圧と開始バイアス電圧を設定する工程において、一般的なISPPプログラム方法のエンディングバイアス(Vend)を設定する。エンディングバイアス電圧(Vend)は、例えば、２０Vで設定する。この時、ISPPプログラム方法の開始バイアス電圧(Vend)も共に設定する。開始バイアス電圧(Vend)は、例えば、１５Vで設定する。
【００３８】
つぎに、ステップ３２０のプログラム工程において、エンディングバイアス電圧(Vend)より低いプログラムバイアス電圧(Vp)を用いて選択されたメモリセルをプログラムする。望ましくは、エンディングバイアス電圧(Vend)から工程変化によるしきい値電圧の変化量を差し引いた電圧より小さいプログラムバイアス電圧(Vp)を用いる。プログラム動作は、プログラムバイアス電圧(Vp)を次第に上昇させ、プログラムされたメモリセルのしきい値電圧(Vt)が検証電圧(Vverify)よりも大きくなるまで繰り返す。この時、プログラムバイアス電圧(Vp)は、一定の電圧値を上昇させてプログラム動作を繰り返し、電圧値は、例えば、０.３Vずつ上昇させるのが望ましい。上昇させる電圧値は限定されず、繰り返されるプログラム動作の実施数と工程の変化によるしきい値電圧の変化量を考慮して０.１V〜１Vで調節可能である。
【００３９】
選択されたメモリセルのワード線にプログラムバイアス電圧(Vp)を印加し、ドレイン選択ライン(DSL１)には、例えば、４.５Vの電圧、ソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワード線には、例えば、１０Vの電圧(Vpass)が印加される。この時、選択されたビット線には０Vの電圧が印加され、選択されていないビット線にはVcc電圧が印加される。
【００４０】
つぎに、ステップ３３０において、開始バイアス電圧を設定するには、セルのしきい値電圧(Vt)が検証電圧(Vverify)よりも大きくなる時のプログラムバイアス電圧(Vp)を求め、エンディングバイアス電圧(Vend)とプログラムバイアス電圧(Vp)の電圧差(例えば、２V)を求める。エンディングバイアス電圧(Vend)とプログラムバイアス電圧(Vp)の電圧差(Vend-Vp)だけ一般的なISPPプログラム方法の開始バイアス電圧(Vstart)から差し引いて新たな開始バイアス電圧(Vstart-(Vend-Vp))として設定される。開始バイアス電圧(Vstart)が１５Vである場合、その後、設定された新たな開始バイアス電圧を用いてISPPプログラム動作を実施する。エンディングバイアス電圧(Vend)とプログラムバイアス電圧(Vp)との電圧差(２V)を差し引いて新たな開始バイアス電圧を１３Vとして設定する。
【００４１】
その後、消去動作を実施し、プログラム動作によりプログラムされたメモリセルを消去する。
【００４２】
≪第３実施形態：ISPPプログラム動作について≫
まず、最初に開始されるプログラム動作時に供給される開始バイアス電圧(Vstart-(Vend-Vp)として設定される。
【００４３】
その後、ISPPプログラム動作時に上記の動作を通じて最終プログラム動作に印加されるプログラム電圧として設定し、ISPPプログラム動作を実施する。この時、設定された開始バイアス電圧でエンディング電圧(Vend)も再設定することができる。
【００４４】
次に、選択された頁のワード線に第１のISPPが供給されることにより選択された頁のメモリセルがプログラムされる。
【００４５】
その後、ワード線に検証電圧を供給し、上記メモリセルのしきい値電圧を検証し、しきい値電圧が検証電圧より高くなったかどうかにより上記メモリセルのプログラムが完了したか否かの判断がなされる。判断の結果、メモリセルのプログラムが完了していない場合、第１のISPP電圧より一定ステップの電圧(例えば、０.３V)だけ増加させた後、第２のISPP電圧でプログラム動作を再実施する。ISPP電圧の上昇とプログラム動作はISPP電圧がエンディング電圧と同一になるまで繰り返される。
【００４６】
以上のように、開始バイアス電圧をメモリセルのしきい値電圧分布により設定することにより、メモリセルの固有プログラム速度によりプログラム中、速いプログラム速度を有するセルで発生するシャロープログラム様相を抑制し、素子のディスターブ現象を防止することができる。
【００４７】
本発明について数例の実施形態を説明したが、それら実施形態に限定されるものではなく、本発明の技術思想を逸脱しない範囲内でその他の実施形態、応用例、変形例、そしてそれらの組み合わせも可能である。
【図面の簡単な説明】
【００４８】
【図１】一般的なフラッシュメモリ素子のセルアレイを示す回路図。
【図２】従来技術によるISPPプログラム方法のプログラムサイクリング数を示すグラフ。
【図３】本発明に係る第１実施形態のフラッシュメモリ素子のプログラム方法についてその動作順を示すフローチャート。
【図４】同第１実施形態におけるしきい値電圧の分布を示す図。
【図５】同第１実施形態におけるプログラムサイクル数を示すグラフ。
【図６】本発明に係る第２実施形態のフラッシュメモリ素子のプログラム方法についてその動作順を示すフローチャート。
【図７】同第３実施形態における動作順のフローチャート。
【符号の説明】
【００４９】
１１０      第１プログラム工程
１２０      しきい値電圧測定
１３０      第２プログラム工程
１４０      エンディング電圧設定
【図１】
2008257836.tif 000003
【図２】
2008257836.tif 000004
【図３】
2008257836.tif 000005
【図４】
2008257836.tif 000006
【図５】
2008257836.tif 000007
【図６】
2008257836.tif 000008
【図７】
2008257836.tif 000009