(57)【要約】【課題】スタンバイモードに強制的に移行させる信号が外部から入力されると、出力電圧を直ちに接地電圧まで低下させることができる同期整流型スイッチングレギュレータを得る。【解決手段】スタンバイ動作を行うことを示す制御信号ＳＡが入力されると、制御回路２は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせて遮断状態にし、放電制御回路４は、ＮＭＯＳトランジスタＭ３をオンさせて導通状態にして、コンデンサＣ１に充電されている電荷がＮＭＯＳトランジスタＭ３と定電流源３を介して接地電圧に放電されるようにした。【選択図】図１
2008160951.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力する同期整流型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
該第１のスイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
前記出力端子と接地電圧との間に接続されたコンデンサと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記第１及び第２の各スイッチング素子に対するスイッチング制御を行い、外部から所定の信号が入力されると前記第１及び第２の各スイッチング素子をそれぞれオフさせて遮断状態にする制御回路部と、
前記外部からの所定の信号が入力されると、前記コンデンサの放電を行う放電回路部と、
を備えることを特徴とする同期整流型スイッチングレギュレータ。
【請求項２】
前記放電回路部は、
所定の定電流が流れる定電流源と、
入力された制御信号に応じて、前記コンデンサの電荷を接地電圧に放電させるように該定電流源の接続を行う第３のスイッチング素子と、
外部から前記所定の信号が入力されると、該第３のスイッチング素子に対して、前記コンデンサの電荷を放電させるように前記定電流源を接続させる放電制御回路と、
を備えることを特徴とする請求項１記載の同期整流型スイッチングレギュレータ。
【請求項３】
前記放電制御回路は、外部から前記所定の信号が入力されると、前記第３のスイッチング素子に対して、所定の時間、前記コンデンサの電荷を放電させるように前記定電流源を接続させることを特徴とする請求項２記載の同期整流型スイッチングレギュレータ。
【請求項４】
前記放電制御回路は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧が接地電圧よりも大きい場合に外部から前記所定の信号が入力されると、前記第３のスイッチング素子に対して、前記コンデンサの電荷を放電させるように前記定電流源を接続させることを特徴とする請求項２記載の同期整流型スイッチングレギュレータ。
【請求項５】
前記放電制御回路は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧が接地電圧以下である場合は、前記外部からの信号に関係なく、前記第３のスイッチング素子に対して、前記コンデンサの電荷を放電させるための前記定電流源の接続を遮断させることを特徴とする請求項４記載の同期整流型スイッチングレギュレータ。
【請求項６】
前記出力端子から前記第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断する逆電流防止回路部を備えることを特徴とする請求項１、２、３、４又は５記載の同期整流型スイッチングレギュレータ。
【請求項７】
前記逆電流防止回路部は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断することを特徴とする請求項６記載の同期整流型スイッチングレギュレータ。
【請求項８】
前記逆電流防止回路部は、
前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第４のスイッチング素子と、
前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第４のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断する逆電流検出回路と、
を備えることを特徴とする請求項７記載の同期整流型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、降圧型の同期整流型スイッチングレギュレータに関し、特に、スタンバイモード状態に強制的に移行させる信号が外部から入力されると、出力電圧を接地電圧まで低下させる同期整流型スイッチングレギュレータに関する。
【背景技術】
【０００２】
図７は、同期整流方式の降圧型スイッチングレギュレータの従来例を示した図であり（例えば、特許文献１参照。）、図７を用いて、スタンバイモードに強制的にするための信号ＳＡが入力された際に、出力電圧を立ち下げる動作について説明する。
図７において、スタンバイモードに強制的にするための信号ＳＡが外部から入力されると、制御回路１０１は、スイッチングトランジスタＭＰ１及び同期整流用トランジスタＭＮ１をそれぞれオフさせて遮断状態にし、電源からの電力供給を停止させて、出力容量Ｃ１０１に充電されている電荷をフィードバック抵抗Ｒ１０１及びＲ１０２を介して接地電圧に放電させる。このため、出力電圧Ｖｏｕｔは、出力容量Ｃ１０１とフィードバック抵抗Ｒ１０１，Ｒ１０２で決まる時定数に応じた時間をかけて接地電圧まで低下するため、出力電圧Ｖｏｕｔをゆっくりと低下させることができ、出力電圧Ｖｏｕｔのアンダーシュートを防止することができる。
【特許文献１】特開平１０−２９５０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、出力容量Ｃ１０１とフィードバック抵抗Ｒ１０１，Ｒ１０２で決まる時定数に応じた時間をかけて出力電圧Ｖｏｕｔをゆっくりと立ち下げることから、該時間が数１０ｍｓ〜数１０００ｍｓという長い時間になる場合があった。また、スイッチングレギュレータの特性から出力容量Ｃ１０１とフィードバック抵抗Ｒ１０１，Ｒ１０２の各値が決定されることから、前記時間を所望の値にすることが困難であった。このようなことから、スタンバイモードに強制的にするような信号が外部から入力されたときに、出力電圧Ｖｏｕｔが接地電圧まで低下するまでに時間がかかり過ぎてしまい、瞬時にスタンバイモードに移行することができないという問題があった。
【０００４】
本発明は、このような問題を解決するためになされたものであり、スタンバイモードに強制的に移行させる信号が外部から入力されると、出力電圧を直ちに接地電圧まで低下させることができる同期整流型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【０００５】
この発明に係る同期整流型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力する同期整流型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
該第１のスイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
前記出力端子と接地電圧との間に接続されたコンデンサと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように、前記第１及び第２の各スイッチング素子に対するスイッチング制御を行い、外部から所定の信号が入力されると前記第１及び第２の各スイッチング素子をそれぞれオフさせて遮断状態にする制御回路部と、
前記外部からの所定の信号が入力されると、前記コンデンサの放電を行う放電回路部と、
を備えるものである。
【０００６】
具体的には、前記放電回路部は、
所定の定電流が流れる定電流源と、
入力された制御信号に応じて、前記コンデンサの電荷を接地電圧に放電させるように該定電流源の接続を行う第３のスイッチング素子と、
外部から前記所定の信号が入力されると、該第３のスイッチング素子に対して、前記コンデンサの電荷を放電させるように前記定電流源を接続させる放電制御回路と、
を備えるようにした。
【０００７】
この場合、前記放電制御回路は、外部から前記所定の信号が入力されると、前記第３のスイッチング素子に対して、所定の時間、前記コンデンサの電荷を放電させるように前記定電流源を接続させるようにした。
【０００８】
また、前記放電制御回路は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧が接地電圧よりも大きい場合に外部から前記所定の信号が入力されると、前記第３のスイッチング素子に対して、前記コンデンサの電荷を放電させるように前記定電流源を接続させるようにしてもよい。
【０００９】
この場合、前記放電制御回路は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧が接地電圧以下である場合は、前記外部からの信号に関係なく、前記第３のスイッチング素子に対して、前記コンデンサの電荷を放電させるための前記定電流源の接続を遮断させるようにした。
【００１０】
また、前記出力端子から前記第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断する逆電流防止回路部を備えるようにした。
【００１１】
この場合、前記逆電流防止回路部は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断するようにした。
【００１２】
具体的には、前記逆電流防止回路部は、
前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第４のスイッチング素子と、
前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第４のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断する逆電流検出回路と、
を備えるようにした。
【発明の効果】
【００１３】
本発明の同期整流型スイッチングレギュレータによれば、外部から所定の信号が入力されると前記第１及び第２の各スイッチング素子をそれぞれオフさせて遮断状態にする制御回路部と、前記外部からの所定の信号が入力されると、前記コンデンサの放電を行う放電回路部とを備えるようにしたことから、スタンバイモードに強制的に移行させる信号が外部から入力されると、コンデンサの電荷を放電させて出力電圧を直ちに接地電圧まで低下させることができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流型スイッチングレギュレータである。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、出力電圧Ｖｏｕｔが前記所定の定電圧になるようにスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行う制御回路２とを備えている。
【００１５】
更に、スイッチングレギュレータ１は、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、コンデンサＣ１の放電を行うためのＮＭＯＳトランジスタＭ３及び定電流源３と、外部から入力される制御信号ＳＡに応じてＮＭＯＳトランジスタＭ３のスイッチング制御を行う放電制御回路４とを備えている。なお、スイッチングトランジスタＭ１は第１のスイッチング素子を、同期整流用トランジスタＭ２は第２のスイッチング素子を、ＮＭＯＳトランジスタＭ３は第３のスイッチング素子をそれぞれなし、制御回路２及び抵抗Ｒ１，Ｒ２は制御回路部を、ＮＭＯＳトランジスタＭ３、定電流源３及び放電制御回路４は放電回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２及びＮＭＯＳトランジスタＭ３の少なくとも１つ若しくはすべて、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００１６】
入力端子ＩＮと接地電圧との間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部をＬｘとする。接続部Ｌｘと出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１及びＲ２が直列に接続されると共にコンデンサＣ１が接続され、抵抗Ｒ１とＲ２との接続部から制御回路２に分圧電圧Ｖｆｂが出力される。また、制御回路２は、スイッチングレギュレータ１に対して所定のスタンバイ動作を行わせるための制御信号ＳＡが外部から入力されている。
【００１７】
制御回路２は、入力された分圧電圧Ｖｆｂ及び制御信号ＳＡに応じて、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤを生成してスイッチングトランジスタＭ１のゲートに出力すると共に、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤを生成して同期整流用トランジスタＭ２のゲートに出力する。このように、制御回路２は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が同時にオンしないように、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２のスイッチング制御を行う。
また、接続部Ｌｘと接地電圧との間には、ＮＭＯＳトランジスタＭ３と定電流源３が直列に接続されている。放電制御回路４は、制御信号ＳＡが入力され、入力された制御信号ＳＡに応じて、ＮＭＯＳトランジスタＭ３のスイッチング制御を行うための制御信号ＳＢを生成してＮＭＯＳトランジスタＭ３のゲートに出力する。
【００１８】
このような構成において、制御信号ＳＡがスタンバイ動作を行うことを示していない場合について説明する。
この場合、制御回路２は、入力された分圧電圧Ｖｆｂと所定の基準電圧との電圧差を増幅し、該増幅して得られた電圧と所定の三角波信号の電圧とを比較し、該電圧比較を行って得られたパルス信号から制御信号ＰＤ及びＮＤをそれぞれ生成して出力する。また、放電制御回路４は、ローレベルの制御信号ＳＢを出力してＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。このため、コンデンサＣ１に対する放電動作は行われない。
【００１９】
このような状態において、制御回路２は、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、スイッチングトランジスタＭ１がオンする時間を短くし、それに応じて同期整流用トランジスタＭ２がオンする時間を長くして、出力電圧Ｖｏｕｔを低下させる。また、制御回路２は、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、スイッチングトランジスタＭ１がオンする時間を長くし、それに応じて同期整流用トランジスタＭ２がオンする時間を短くして、出力電圧Ｖｏｕｔを上昇させる。制御回路２は、このような動作を繰り返して、出力電圧Ｖｏｕｔを所定の電圧で一定になるように制御する。
【００２０】
次に、スタンバイ動作を行うことを示す制御信号ＳＡが入力されると、制御回路２は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせて遮断状態にし、放電制御回路４は、ＮＭＯＳトランジスタＭ３をオンさせて導通状態にする。このため、コンデンサＣ１に充電されている電荷はＮＭＯＳトランジスタＭ３と定電流源３を介して接地電圧に放電される。このように、一定電流でコンデンサＣ１の放電を行うことができるため、出力電圧Ｖｏｕｔの急な立ち下がりがなく、出力電圧Ｖｏｕｔのアンダーシュートを抑制することができると共に、定電流源３の定電流値によって出力電圧Ｖｏｕｔの立ち下げに要する時間を任意に設定することができ、出力電圧Ｖｏｕｔを直ちに接地電圧まで低下させることができる。
【００２１】
一方、図１のスイッチングレギュレータ１に、同期整流用トランジスタＭ２に逆電流が発生する兆候、すなわち接続部Ｌｘから接地電圧に電流が流れる逆電流が発生する兆候の検出を行い、該逆電流発生の兆候を検出すると同期整流用トランジスタＭ２と接地電圧との接続を遮断して逆電流の発生を防止する逆電流防止回路５を設けた場合は、図１は図２のようになる。
図２において、逆電流防止回路５は、ＮＭＯＳトランジスタＭ４、コンパレータ１１及びバッファ１２で構成されている。なお、逆電流防止回路５は逆電流防止回路部を、ＮＭＯＳトランジスタＭ４は第４のスイッチング素子を、コンパレータ１１及びバッファ１２は逆電流検出回路をそれぞれなす。同期整流用トランジスタＭ２のソースと接地電圧との間にはＮＭＯＳトランジスタＭ４が接続され、コンパレータ１１の反転入力端は接続部Ｌｘに接続され、コンパレータ１１の非反転入力端は接地電圧に接続されている。コンパレータ１１の出力端は、バッファ１２を介してＮＭＯＳトランジスタＭ４のゲートに接続されている。
【００２２】
接続部Ｌｘの電圧ＶＬｘが接地電圧未満であり、接続部Ｌｘから接地電圧に電流が流れる逆電流が発生する兆候がない場合は、コンパレータ１１からハイレベルの信号が出力され、ＮＭＯＳトランジスタＭ４はオンして導通状態になる。接続部Ｌｘの電圧ＶＬｘが接地電圧になり、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘの電圧ＶＬｘが接地電圧を超えて逆電流の発生を検出した場合は、コンパレータ１１からローレベルの信号が出力され、ＮＭＯＳトランジスタＭ４はオフして遮断状態になる。
【００２３】
このように、逆電流防止回路５は、接続部Ｌｘの電圧ＶＬｘから同期整流用トランジスタＭ２に逆電流が流れる兆候があるか否かの検出を行い、該兆候を検出すると同期整流用トランジスタＭ２に直列に接続されたＮＭＯＳトランジスタＭ４をオフさせて同期整流用トランジスタＭ２と接地電圧との接続を遮断するようにした。このため、同期整流用トランジスタＭ２に流れる逆電流の発生を確実に防止することができる。また、同期整流用トランジスタＭ２の制御回路系と独立した回路を使用して同期整流用トランジスタＭ２に流れる逆電流を遮断するようにしたことから、逆電流の発生を検出してから該逆電流を遮断するまでの遅延時間の短縮を図ることができ、効率を向上させることができると共に、設計が容易であり設計の効率化を図ることができる。
【００２４】
また、図２において、ＮＭＯＳトランジスタＭ４を接続部Ｌｘと同期整流用トランジスタＭ２のドレインとの間に設けるようにしてもよい。また、この場合、図３で示すように、ＮＭＯＳトランジスタＭ３と定電流源３との直列回路を、ＮＭＯＳトランジスタＭ４と同期整流用トランジスタＭ２との接続部Ｘと接地電圧との間に接続するようにしてもよい。
【００２５】
ここで、図１から図３において、制御信号ＳＡが２値の信号であり、スタンバイ動作を行うことを示す場合のみ制御信号ＳＡがハイレベルになる場合、放電制御回路４は、制御信号ＳＡをそのまま制御信号ＳＢとしてＮＭＯＳトランジスタＭ３のゲートに出力するようにしてもよい。このようにすることによって、出力電圧Ｖｏｕｔが接地電圧まで低下した後もＮＭＯＳトランジスタＭ３をオンさせて接続部Ｌｘを接地電圧にすることができる。
【００２６】
また、図１から図３において、放電制御回路４は、制御信号ＳＡと制御信号ＳＡを所定時間遅延させた遅延信号との論理合成を行って得られた信号を制御信号ＳＢとして出力するようにしてもよい。このようにすることにより、スタンバイ動作を行うことを示す制御信号ＳＡが入力されてから前記遅延時間だけＮＭＯＳトランジスタＭ３をオンさせることができ、該遅延時間が過ぎると再びＮＭＯＳトランジスタＭ３をオフさせることができる。このため、スタンバイ動作を行うことを示す制御信号ＳＡが入力されてから出力電圧Ｖｏｕｔが接地電圧まで十分に低下した後、ＮＭＯＳトランジスタＭ３を再びオフさせて、接続部Ｌｘをハイインピーダンス状態にすることができる。
【００２７】
第２の実施の形態．
前記第１の実施の形態では、スタンバイ動作を行うことを示す制御信号ＳＡが入力されると、ＮＭＯＳトランジスタＭ３をオンさせてコンデンサＣ１の放電を行うようにしたが、スタンバイ動作を行うことを示す制御信号ＳＡが入力されると、接続部Ｌｘの電圧に応じてＮＭＯＳトランジスタＭ３をオンさせてコンデンサＣ１の放電を行うようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図であり、図４では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００２８】
図４における図１との相違点は、図１の放電制御回路４が、スタンバイ動作を行うことを示す制御信号ＳＡが入力されると、接続部Ｌｘの電圧ＶＬｘに応じてＮＭＯＳトランジスタＭ３をオンさせてコンデンサＣ１の放電を行うようにしたことにあり、これに伴って、図１の放電制御回路４を放電制御回路４ａに、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにそれぞれした。
図４において、スイッチングレギュレータ１ａは、入力電圧として入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流型スイッチングレギュレータである。
【００２９】
スイッチングレギュレータ１ａは、スイッチングトランジスタＭ１と、同期整流用トランジスタＭ２と、制御回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、ＮＭＯＳトランジスタＭ３と、定電流源３と、接続部Ｌｘの電圧ＶＬｘと外部から入力される制御信号ＳＡに応じてＮＭＯＳトランジスタＭ３のスイッチング制御を行う放電制御回路４ａとを備えている。なお、ＮＭＯＳトランジスタＭ３、定電流源３及び放電制御回路４ａは放電回路部をなす。また、スイッチングレギュレータ１ａにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２及びＮＭＯＳトランジスタＭ３の少なくとも１つ若しくはすべて、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００３０】
放電制御回路４ａは、接続部Ｌｘの電圧ＶＬｘと前記制御信号ＳＡが入力され、入力された電圧ＶＬｘと制御信号ＳＡに応じて、ＮＭＯＳトランジスタＭ３のスイッチング制御を行うための制御信号ＳＢを生成してＮＭＯＳトランジスタＭ３のゲートに出力する。
放電制御回路４ａは、コンパレータ２１とＮＯＲ回路２２で構成されており、コンパレータ２１において、非反転入力端は接地電圧に接続され、反転入力端には接続部Ｌｘの電圧ＶＬｘが入力され、出力端はＮＯＲ回路２２の一方の入力端に接続されている。ＮＯＲ回路２２の他方の入力端には制御信号ＳＡが入力されており、ＮＯＲ回路２２の出力端からＮＭＯＳトランジスタＭ３のゲートに制御信号ＳＢが出力される。なお、図４では、制御信号ＳＡがローレベルのときにスタンバイ動作を行うことを示している場合を例にして示している。
【００３１】
このような構成において、ＮＯＲ回路２２は、コンパレータ２１からローレベルの信号が入力されているときに、制御信号ＳＡの信号レベルを反転させた信号をＮＭＯＳトランジスタＭ３のゲートに出力する。また、ＮＯＲ回路２２は、コンパレータ２１からハイレベルの信号が入力されているときは、制御信号ＳＡに関係なくローレベルの信号をＮＭＯＳトランジスタＭ３のゲートに出力する。すなわち、放電制御回路４ａは、スタンバイ動作を行わせるためにローレベルの制御信号ＳＡが入力されると、接続部Ｌｘの電圧ＶＬｘが接地電圧よりも大きい場合に、電圧ＶＬｘが接地電圧になるまでＮＭＯＳトランジスタＭ３をオンさせて、コンデンサＣ１に充電されている電荷をＮＭＯＳトランジスタＭ３及び定電流源３を介して接地電圧に放電する。このため、出力電圧Ｖｏｕｔのアンダーシュートを抑制することができると共に、定電流源３の定電流値によって出力電圧Ｖｏｕｔの立ち下げに要する時間を任意に設定することができ、出力電圧Ｖｏｕｔを直ちに接地電圧まで低下させることができる。
【００３２】
なお、図４のスイッチングレギュレータ１ａに、同期整流用トランジスタＭ２に逆電流が発生する兆候、すなわち接続部Ｌｘから接地電圧に電流が流れる逆電流が発生する兆候の検出を行い、該逆電流発生の兆候を検出すると同期整流用トランジスタＭ２と接地電圧との接続を遮断して逆電流の発生を防止する逆電流防止回路５を設けた場合は、図４は図５のようになる。なお、図５の逆電流防止回路５は、図２と同様であることからその説明を省略する。
また、図５において、ＮＭＯＳトランジスタＭ４を接続部Ｌｘと同期整流用トランジスタＭ２のドレインとの間に設けるようにしてもよい。また、この場合、図６で示すように、ＮＭＯＳトランジスタＭ３と定電流源３との直列回路を、ＮＭＯＳトランジスタＭ４と同期整流用トランジスタＭ２との接続部Ｘと接地電圧との間に接続するようにしてもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
【図２】本発明の第１の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図３】本発明の第１の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図４】本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
【図５】本発明の第２の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図６】本発明の第２の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図７】従来のスイッチングレギュレータの回路例を示した図である。
【符号の説明】
【００３４】
１，１ａ  スイッチングレギュレータ
２  制御回路
３  定電流源
４，４ａ  放電制御回路
５  逆電流防止回路
１１，２１  コンパレータ
１２  バッファ
２２  ＮＯＲ回路
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ３，Ｍ４  ＮＭＯＳトランジスタ
Ｌ１  インダクタ
Ｃ１  コンデンサ
Ｒ１，Ｒ２  抵抗
【図１】
2008160951.tif 000003
【図２】
2008160951.tif 000004
【図３】
2008160951.tif 000005
【図４】
2008160951.tif 000006
【図５】
2008160951.tif 000007
【図６】
2008160951.tif 000008
【図７】
2008160951.tif 000009