(57)【要約】【課題】各画素ごとのダイナミックレンジを拡大することができるＣＭＯＳ固体撮像装置及びその駆動方法を提供する。【解決手段】ＣＭＯＳ固体撮像装置において、画素を構成する光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部４７と電荷読み出し用の第２ゲート部４８を形成し、電荷蓄積期間の途中で第１ゲート部４７を駆動して飽和蓄積電荷量を増やし、ダイナミックレンジを拡大する。【選択図】図３
2008021925.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配列された撮像領域を有し、
前記画素は、光電変換部と光電変換により生成された電荷が画素信号に変換する変換部を含んで構成され、
前記光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部と電荷読み出し用の第２ゲート部が形成されて成る
ことを特徴とする固体撮像装置。
【請求項２】
前記第１ゲート部と前記第２ゲート部は、ゲート電圧が各々独立に設定されて成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記画素の電荷蓄積期間の途中で、前記第１ゲート部を駆動させて前記光電変換部の飽和蓄積電荷量を増加させ、
電荷蓄積期間終了後に前記第２ゲート部を駆動して前記光電変換部の電荷を前記フローティングディフージョン部に読み出させるようにして成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記光電変換部側の第１ゲート部下の閾値が、前記フローティングディフージョン部側の第２ゲート部下の閾値より高く設定されて成る
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記第１ゲート部のゲート電極が、前記第２ゲート部のゲート電極上に一部跨がるように形成されて成る
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記第１ゲート部と前記第２ゲート部下は、互いにゲート電極下の不純物濃度を異にして成る
ことを特徴とする請求項４記載の固体撮像装置。
【請求項７】
前記第１ゲート部と前記第２ゲート部は、互いにゲート長を異にして成る
ことを特徴とする請求項４記載の固体撮像装置。
【請求項８】
光電変換部とフローティングディフージョン部を含んで構成され各画素の、前記光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部と電荷読み出し用の第２ゲート部を形成し、
前記画素の電荷蓄積期間の途中で、前記第１ゲート部を駆動して前記光電変換部のオーバーフローレベルを上昇させダイナミックレンジを拡大するようにした
ことを特徴とする固体撮像装置の駆動方法。
【請求項９】
前記光電変換部のオーバーフローレベルまでの電荷蓄積を開始し、
電荷蓄積期間の途中で、前記第１ゲート部を駆動して前記光電変換部のオーバーフローレベルを上昇させて電荷蓄積を継続し、
電荷蓄積期間終了後に前記第２ゲート部を駆動して、前記光電変換部の電荷を前記フローティングディフージョン部へ読み出す
ことを特徴とする請求項８記載の固体撮像装置の駆動方法。
【請求項１０】
前記第１ゲート部の駆動は、電子シャッタを切った後、蓄積電荷を読み出す前であり、
かつ他行の画素のＣＤＳ期間にかからないタイミングで行う
ことを特徴とする請求項８記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイナミックレンジ拡大を可能にした固体撮像装置及びその駆動方法に関する。本発明は、特に光電変換によって生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、例えばＣＭＯＳイメージセンサ及びその駆動方法に関する。
【０００２】
ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は部分的に使用して作製されたイメージセンサである。固体撮像装置の形態としては、ワンチップで構成されたもの、あるいは複数のチップから構成されたものであっても良い。
【背景技術】
【０００３】
固体撮像装置としては、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサが知られている。固体撮像装置では、各画素において、入射光を光電変換して電荷を蓄積し、その蓄積電荷を信号電荷として読み出すようにしている。この種の固体撮像装置は、通常ブルーミング防止構造を備えている。ブルーミング防止構造は、光電変換される電荷をオーバーフローさせて、最大蓄積電荷量であるオーバーフローレベルまでにとどめることで、ブルーミングの発生を防止する構造である。しかし、最大電荷蓄積量を決めてしまうと、それによってダイナミックレンジが制限されてしまう。すなわち、オーバーフローレベルを超える電荷を発生させる大光量の入力に対応した出力信号のレベルは常に同一になり、光量情報が失われることになる。
【０００４】
このダイナミックレンジを拡大するために、各画素の電荷蓄積期間の途中でオーバーフローレベルを低レベルから高レベルへ変化させ、それによって光量対出力信号特性にＫＮＥＥ特性を持たせるようにする方法が提案されている。このオーバーフローレベルを変化させる方法を適用したＭＯＳ固体撮像装置が特許文献１、２に開示されている。特許文献１では、読み出し電圧の３値駆動化によるオーバーフローレベルを上昇させる方法が提案され、特許文献２では、ｎ型基板に対するｐ型半導体ウェル領域の電圧を変化させることで、縦方向のオーバーフローレベルを上昇させる方法が提案されている。
【０００５】
尚、図９に従来のＣＭＯＳ固体撮像装置の単位画素の一例の等価回路を示す。この単位画素１００は、光電変換部であるフォトダイオード（ＰＤ）１０１と、転送トランジスタ１０２と、リセットトランジスタ１０３と、増幅トランジスタ１０４と、選択トランジスタ１０５の４つのＭＯＳトランジスタを有して成る。フォトダイオード１０１のカソードは、転送トランジスタ１０２を介して増幅トランジスタ１０４のゲートに接続される。この増幅トランジスタ１０４のゲートと電気的に繋がったノードをフローティングディフージョン部ＦＤと呼ぶ。このフローティングディフージョン部ＦＤは転送トランジスタ１０２のドレイン領域で構成される。
【０００６】
転送トランジスタ１０２は、フォトダイオード１０１のカソードとフローティングディフージョン部ＦＤとの間に接続され、そのゲートに転送配線１０７を介して転送パルスφＴＲＧが印加される。リセットトランジスタ１０２は、ドレインが画素電源線（Ｖｄｄ）１０９に接続され、ソースがフローティングディフージョン部ＦＤに接続され、ゲートにリセット配線１０８を介してリセットパルスφＲＳＴが印加される。
【０００７】
増幅トランジスタ１０４は、ゲートがフローティングディフージョン部ＦＤに接続され、ソレインが画素電源線１０９に接続され、ソースが選択トランジスタのドレインに接続される。選択トランジスタ１０５は、ソースが垂直信号線１０６に接続され、ゲートに選択配線１１０を介して選択パルスφＳＥＬが印加される。
【０００８】
この画素１００では、フォトダイオード１０１の蓄積画素の読出しに先立ち、リセットトランジスタ１０２をオンしてフローティングディフージョン部ＦＤを画素電源電圧にリセットし、リセット後のフローティングディフージョン部ＦＤの電位を垂直信号線１０６に読み出す。次いで、転送トランジスタ１０２をオンしてフォトダイオード１０１に蓄積された信号電荷をフローティングディフージョン部ＦＤに転送し、画素信号に変化して垂直信号線１０６に読み出す。先のリセット電位と画素信号は、カラム処理回路のＣＤＳ処理回路にてＣＤＳ処理されてノイズ除去された後、画素信号として出力される。
【０００９】
【特許文献１】特開平１０−２４８０３５号公報
【特許文献２】特公平４−３２５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、特許文献１の方法の場合は、３電源を発生させる電源電圧発生回路が必要であり、回路面積が増大してしまう。また、特許文献２の方法の場合は、１つの固体撮像装置の全ての画素において同時にオーバーフローレベルが上昇するため、各々の画素での制御が出来ず、電荷蓄積の開始及び終了のタイミングを全ての画素で揃えなければならず、画素行単位で露光を開始するＣＭＯＳイメージセンサの場合、レンズシャッタが必要になる。
【００１１】
また、オーバーフローレベルを変化させずに、ダイナミックレンジを拡大する方法として、短時間蓄積時と長時間蓄積時の画像を合成する方法があるが、画素内のＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理では行えず、外付けのＤＳＰ（Digital Signal Processing）での処理になってしまう。
【００１２】
本発明は、上述の点に鑑み、各画素ごとのダイナミックレンジを拡大することができる固体撮像装置及びその駆動方法を提供するものである。
【課題を解決するための手段】
【００１３】
本発明に係る固体撮像装置は、複数の画素が配列された撮像領域を有し、画素が光電変換部と光電変換により生成された電荷を画素信号に変換する変換部を含んで構成され、光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部と電荷読み出し用の第２ゲート部が形成されて成ることを特徴とする。
【００１４】
本発明の固体撮像装置では、光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部と電荷読み出し用の第２ゲート部を形成することにより、電荷蓄積期間の途中で第１ゲート部を駆動して第１ゲート部下をも電荷蓄積領域とすることができる。従って、電荷蓄積期間の途中から実質的に光電変換部のオーバーフローレベルが上昇し飽和蓄積電荷量を増やすことができる。
【００１５】
本発明に係る固体撮像装置の駆動方法は、光電変換部とフローティングディフージョン部を含んで構成され各画素の、光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部と電荷読み出し用の第２ゲート部を形成し、画素の電荷蓄積期間の途中で、第１ゲート部を駆動して光電変換部のオーバーフローレベルを上昇させダイナミックレンジを拡大するようにしたことを特徴とする。
【００１６】
本発明の固体撮像装置の駆動方法では、画素を構成する光電変換部とフローティングディフージョン部との間に、電荷蓄積用の第１ゲート部と電荷読み出し用の第２ゲート部を形成し、画素の電荷蓄積期間の途中で、第１ゲート部を駆動することにより、第１ゲート部が電荷蓄積領域となり、実質的に光電変換部のオーバーフローレベルを上昇することができる。これにより、電荷蓄積期間の途中から飽和蓄積電荷量を増やすことができる。
【発明の効果】
【００１７】
本発明に係る固体撮像装置によれば、光電変換部とフローティングディフージョン部の間に第１、第２のゲート部を形成することにより、各画素の電荷蓄積期間の途中で飽和蓄積電荷量を増やすことができ、ダイナミックレンジを拡大することができる。
【００１８】
本発明に係る固体撮像装置の駆動方法によれば、光電変換部とフローティングディフージョン部の間に第１、第２のゲート部を形成し、各画素の電荷蓄積期間の途中で第１ゲート部を駆動して飽和蓄積電荷量を増やすようにしているので、ダイナミックレンジを拡大することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を説明する。
【００２０】
図１に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置（イメージセンサ）の一実施の形態の概略構成を示す。本実施の形態に係る固体撮像装置１は、半導体基板例えばシリコン基板上に、複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された撮像領域３と、その周辺回路として垂直駆動回路４と、カラム信号処理回路５と水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２１】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２２】
垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素の光電変換部（フォトダイオード）２１において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
【００２３】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によってノイズ除去、すなわち画素２固有の固定パターンノイズを除去するためのＣＤＳや信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２４】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。
【００２５】
そして、本実施の形態においては、特に単位画素２の構成として、その光電変換部とフローティングディフージョン部との間に２つのゲート部を形成し、光電変換部側の第１ゲート部を電荷蓄積用とし、フローティングディフージョン部側の第２ゲート部を電荷読出し用、すなわち転送ゲート用することを特徴とする。
【００２６】
図２は、画素２の一例の等価回路である。画素２は、光電変換部を構成する例えばフォトダイオード２１と、このフォトダイオード２１での光電変換により生成された電荷を画素信号に変換する変換部となる複数のＭＯＳトランジスタを有して成る。複数のＭＯＳトランジスタは、例えばｎチャネルＭＯＳトランジスタによる、２つのゲート電極２７、２８を有する転送トランジスタ（本発明の特徴であり後で詳述する）２２と、リセットトランジスタ２３と、増幅トランジスタ２４及び選択トランジスタ２５で構成される。
【００２７】
フォトダイオード２１は、受光した光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード２１のカソードは、転送トランジスタ２２を介して増幅トランジスタ２４のゲートに接続される。この増幅トランジスタ２４のゲートと電気的に繋がったノードをフローティングディフージョン部（ＦＤ）と呼ぶ。このフローティングディフージョン部ＦＤは、後述の画素断面構造で示すように、転送トランジスタ２２のドレイン領域で構成される。
【００２８】
転送トランジスタ２２は、フォトダイオード２１のカソードとフローティングディフージョン部ＦＤとの間に接続される。転送トランジスタ２２では、その第１ゲート電極２７に第１配線３１を介して第１ゲートパルスφＴＲＧ１が印加されることによって第１ゲート部がオン状態となって第１ゲート電極下が電荷蓄積領域となり、その第２ゲート電極２８（実質的な転送ゲート電極）に第２配線３２（実質的な転送配線）を介して第２ゲートパルス（実質的な転送パルス）φＴＲＧ２が印加されることによって第２ゲート部がオン状態となり、フォトダイオード２１及び第１ゲート部下の電荷をフローティングディフージョン部ＦＤに転送する。この場合、第1ゲートパルスφＴＲＧ１、第２ゲートパルスφＴＲＧ２は、同じ電圧レベルのパルスであることが好ましい。同じ電圧レベルであれば、電源を増やす必要がない。なお、第２ゲートパルスφＴＲＧ２は、異なる電圧レベルのパルスを用いても可能である。
【００２９】
リセットトランジスタ２３は、ドレインが画素電源（Ｖｄｄ）線３３に接続され、ソースがフローティングディフージョン部ＦＤに接続される。リセットトランジスタ２３では、ゲートにリセット配線３４を介してリセットパルスφＲＳＴが印加されることによってオン状態となり、フォトダイオード２１及び第１ゲート部下からフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、フローティングディフージョン部ＦＤの電荷を画素電源線３３に捨てることにより、フローティングディフージョン部ＦＤをリセットする。
【００３０】
増幅トランジスタ２４は、ゲートがフローティングディフージョン部ＦＤに接続され、ドレインが画素電源線３３に接続される。増幅トランジスタ２４では、リセットトランジスタ２３によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして出力し、さらに転送トランジスタ２２によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして出力する。
【００３１】
選択トランジスタ２５は、例えばドレインが増幅トランジスタ２４のソースに接続され、そのソースが垂直信号線９に接続される。選択トランジスタ２５では、ゲートに選択配線３５を介して選択パルスφＳＥＬが印加されることによってオン状態となり、画素２を選択状態として増幅トランジスタ２５から出力される信号を垂直信号線９に中継する。
【００３２】
横方向の配線、すなわち第１ゲート配線３１、第２ゲート配線３２、リセット配線３３及び選択配線３５は、同一行の画素について共通となっており、垂直駆動回路４によって制御される。
【００３３】
なお、選択トランジスタ２５については、画素電源配線３３と増幅トランジスタ２４のドレインとの間に接続した回路構成を採ることも可能である。また、上例では４トランジスタ型の画素構成としたが、その他、選択トランジスタを省略して３トランジスタ型の画素構成とすることもできる。
【００３４】
図３は、画素２の要部の模式的断面図である。画素２は、第１導電型の本例ではｎ型のシリコン基板４１に、第２導電型の本例ではｐ型の第１半導体ウェル領域（いわゆるｐ型センサウェル領域）４２、ｐ型の第２半導体ウェル領域４３が形成され、このｐ型第２半導体ウェル領域４３にフォトダイオード（ＰＤ）２１と、複数のＭＯＳトランジスタ（図では転送トランジスタ２２のみ示す）とが形成される。フォトダイオード２１は、電荷を蓄積するｎ型半導体領域からなるｎ型電荷蓄積領域４４と、その表面にｐ＋アキュミュレーション層４５とを有するＨＡＤ（Hole Accumulation）センサとして構成される。
【００３５】
一方、転送トランジスタ２２は、フローティングディフージョン部ＦＤとなるｎ型半導体領域（ドレインに相当）４６と、フォトダイオード２１のｎ型電荷蓄積領域４４（ソースに相当）との間に、ゲート絶縁膜２９１を介して第１ゲート電極２７を形成してなる第１ゲート部４７と、ゲート絶縁膜２９２を介して第２ゲート電極２８を形成してなる第２ゲート部４８を有して構成される。すなわち、フォトダイオード２１側に第１ゲート部４７が形成され、フローティングディフージョンＦＤ側に第２ゲート部４８が形成される。両ゲート部４７及び４８は、その間に拡散領域（容量）を有することなく、互いに近接するように並んで形成される。
【００３６】
第１ゲート電極２７と第２ゲート電極２８は、例えば２層の多結晶シリコン膜で形成され、第２ゲート電極２８が１層目の電極膜で形成され、第１ゲート電極２７が一部第２ゲート電極２８上に跨がるように２層目の電極膜で形成される。第１ゲート電極２７と第２ゲート電極２８は、互いに絶縁膜（例えば酸化膜）３０により電気的に絶縁される。
【００３７】
第１ゲート部４７及び第２ゲート部４８は、第１ゲート部下の閾値が第２ゲート部４８下の閾値より高くなるように形成される。例えば、第１ゲート電極２７に印加する第１ゲートパルスφＴＲＧ１と第２ゲート電極２８に印加する第２ゲートパルスφＴＲＧ２を同じ電位としたときには、第１ゲート電極２７下のｐ型領域の不純物濃度を、第２ゲート電極２８下のｐ型領域の不純物濃度より高くし、第１ゲート部４７下の閾値の方が第２ゲート部４８下の閾値よりも高くなるように形成される。
【００３８】
また、例えば第１ゲート電極２７下のｐ型領域と第２ゲート電極２８下のｐ型領域の不純物濃度を同じにしたときには、第１ゲート部４７のゲート長より第２ゲート部４８のゲート長を大きくして上記の閾値差を持たせるようになす。
【００３９】
この単位画素では、オーバーフロードレインを縦方向に形成しておく。ここでは、縦方向のフォトダイオードと半導体ウェル領域間に決まる閾値、本例ではｐ型第１半導体ウェル領域によるオーバーフローレベルが一定値に保たれている。
【００４０】
図４に、本実施の形態に係る画素２の各領域でのポテンシャルを示す。なお、図４ではフォトダイオード２１及び転送トランジスタ２２に加えて、ｎ型半導体領域４６，５２とリセットゲート電極５２からなるリセットトランジスタ２３、ｎ型半導体領域５１、５３と増幅ゲート電極５４からなる増幅トランジスタ２４、ｎ型半導体領域５３、５５と選択ゲート電極５６からなる選択トランジスタ２５が形成される。
【００４１】
次に、上述の本実施の形態の固体撮像装置１の動作を説明する。先ず、電子シャッタを切った後、電荷蓄積を開始してフォトダイオード２１に電荷を蓄積する。そして、フォトダイオード２１のオーバーフローレベルで規定する飽和蓄積電荷量に達した後、電荷蓄積期間の途中で第１ゲート電極２７に第１ゲートパルスφＴＲＧ１を印加してフォトダイオード２１側の第１ゲート部４７をオンする。この第１ゲート部４７のオンにより実質的にフォトダイオード容量が上昇し、第１ゲート部４７のポテンシャルが図４のレベルＡからレベルＢになり、実質的にフォトダイオード２１の電荷蓄積容量が上昇する。すなわち、第１ゲート部４７下に電荷蓄積に供するポテンシャルが形成され、実質的にフォトダイオード２１のオーバーフローレベルが上昇し、電荷蓄積容量、すなわち飽和蓄積電荷量が上昇する。
【００４２】
次いで、電荷蓄積期間が終了した後、信号電荷の読み出しに先立ち、リセットトランジスイタ２３にリセットパルスφＲＳＴを印加してオンしてフローティングディフージョン部ＦＤを画素電源電圧にリセットする。このリセット後のフローティングディフージョン部ＦＤの電位は垂直信号線９に出力される。
【００４３】
次に、第２ゲート電極２８に第２ゲートパルスφＴＲＧ２を印加してフローティングディフージョン部ＦＤ側の第２ゲート部４８をオンしてフォトダイオード２１の電荷をフローティングディフージョン部ＦＤに読み出す。フローティングディフージョン部ＦＤに読み出された電荷は画素信号に変換されて垂直信号線９に出力される。
【００４４】
先のリセット電位と後の画素信号は、カラム信号処理回路５のＣＤＳ処理回路にてＣＤＳ処理されてノイズ除去された後、水平信号線１０を通して出力回路７から出力される。光量対出力信号特性は、ＫＮＥＥ特性を持つことになり、ダイナミックレンジを拡大することができる。すなわち、この場合、各画素ごとにダイナミックレンジを拡大することができる。
【００４５】
以上の動作により得られるダイナミックレンジの拡大について図５及び図６を用いて説明する。図５は、光強度に対しての画素に蓄積される電荷量と、蓄積時間（露光時間）の関係を示すグラフである。直線の傾きが光強度となる。縦軸のＱｍａｘ１は第１ゲート部がオフのときの飽和蓄積電荷量（フォトダイオード自信の飽和蓄積電荷量）、Ｑｍａｘ２が第１ゲート部がオンのときの飽和蓄積電荷量（フォトダイオードと第１ゲート部の合計の飽和蓄積電荷量）である。横軸の時点ｔ３は第１ゲート部がオンしたとき、時点ｔ４は第２ゲート部がオンしたときである。
【００４６】
まず、時点ｔ０で電子シャッタを切り、フォトダイオードにオーバーフローレベルまで電荷（電子）を蓄積し始める。電子シャッタを切った後、数十Ｈ（Ｈ：水平走査期間）〜数千Ｈ後、電荷蓄積期間の途中でｔ３経過後、フォトダイオード側の第１ゲート部をオンする。これにより、フォトダイオード容量が上昇し、オーバーフローレベルが上昇する。このため、さらに電荷（電子）を蓄積することができるようになる。その後、ｔ４のタイミングで、フローティングディフージョン部側の第２ゲート部をオンさせることにより、電荷をフローティングディフージョン部へ転送することができ、ダイナミックレンジを拡大することができる。
【００４７】
さらに詳述する。オーバーフローレベルを電荷蓄積期間の途中で上昇させずに最初からＱｍａｘ２に設定した場合には、画素に大光量が入射して蓄積電荷量が図５の直線Ｌ１やＬ２で示すように上昇して行くと、そのまま破線に沿って変化してそれぞれ、時点ｔ１，ｔ２で飽和する。したがって、Ｌ１、Ｌ２に対応する２つの光量を固体撮像装置の出力レベルで区別することはできない。これに対して、本実施の形態のように、オーバーフローレベルを電荷蓄積期間の途中で低いレベルＱｍａｘ１から高いレベルＱｍａｘ２へ上昇させた場合には、それぞれの直線Ｌ１、Ｌ２は実線で示した折れ線となり、出力時点の蓄積電荷量がそれぞれＱｍａｘ２，Ｑ２となり、それら光量は出力レベルで区別されることになる。直線Ｌ３は蓄積電荷量が無駄なく上昇し、出力時点で蓄積電荷量がＱ１となる場合である。これによって、ダイナミックレンジが拡大する。
【００４８】
図５の直線Ｌ３に対する、ＣＤＳ処理後の入射光量対出力電圧特性を示したグラフが図６である。
【００４９】
次に、図７及び図８を用いて更に本実施の形態の動作を説明する。図７は、本実施の形態による、ある１水平走査期間（１Ｈ）の各パルスφＳＥＬ、φＲＳＴ、φＴＲＧ１、φＴＲＧ２のタイミングを示すパルスタイミング図である。ある１水平走査期間とは、図８に示すように、画素行ＥＳでの電子シャッタ処理と、フォトダイオード側の第１ゲート部がオンした画素行Ｔ１での電荷蓄積処理と、フローティングディフージョン部側の第２ゲート部がオンした画素行Ｔ２での読出し処理が、同時に行われている水平走査期間である。
【００５０】
図７に示すように、画素行Ｔ１では、１水平走査期間（１Ｈ）の最初の時点ｔ１１でリセットパルスφＲＳＴが印加されてリセットトランジスタ２３がオンし、フローティングディフージョン部ＦＤが画素電源電位にリセットされる。このとき、選択トランジスタ２５はオン状態、第１ゲート部４７はオン状態、第２ゲート部４８はオフ状態になっている。リセットトランジスタ２３がオフ状態になってから、第２ゲート部４８がオンする時点ｔ１２までの期間に、リセット時の画素信号（暗）がカラム信号処理回路のＣＤＳ回路に読み出される。
【００５１】
時点ｔ１２で第１ゲート部４８のゲートに第２ゲートパルスφＴＲＧ２が印加されて、第２ゲート部４８がオンし、フォトダイオード２１の信号電荷がフローティングディフージョン部ＦＤに転送される。このとき、選択トランジスタ２５はオン状態、第１ゲート部４７はオン状態、リセットトランジスタ２３はオフ状態になっている。第２ゲート部４８がオンした時点ｔ１２から次のリセットトランジスタ２３がオンするまでの期間に信号電荷に応じた画素信号（明）がカラム信号処理回路のＣＤＳ回路に読み出され、ＣＤＳ処理が行われる。
【００５２】
１水平走査期間（１Ｈ）の終了時点ｔ１３の直前にリセットトランジスタ２３がオンすると同時に第２ゲート部４８がオンする。時点ｔ１３で選択トランジスタ２５、リセットトランジスタ２３、第１ゲート部４７及び第２ゲート部４８はオフになる。
選択トランジスタ２５がオン状態で、リセットトランジスタ２３がオフ状態である期間Ｔａが、ＣＤＳ処理が行われて期間、すなわちＣＤＳ期間となる。
【００５３】
画素行ＥＳでは、時点ｔ１３の直前にリセットパルスφＲＳＴによりリセットトランジスタ２３がオンし、それまでフォトダイオード２１に蓄積されてきた電荷が全て掃き出されて電子シャッタが切られる。このとき、選択トランジスタ２５はオフ状態、第１ゲート部４７はオン状態、第２ゲート部４８はオン状態になっている。
【００５４】
画素行Ｔ１では、時点ｔ１１から第１ゲート部４７に第１ゲートパルスφＴＲＧ１が印加されてオン状態になり、第１ゲート部４７下に電荷蓄積が行われる。この１水平走査期間（１Ｈ）では、選択トランジスタ２５、リセットトランジスタ２３、第２ゲート部４８はオフ状態になっている。
【００５５】
そして、フォトダイオード２１側の第１ゲート部４７をオンさせるタイミングは、電子シャッタを切った後、第２ゲート部４８をオンしてフローティングディフージョン部ＦＤへ蓄積電荷を読み出す前であり、他の画素行のＣＤＳ期間Ｔａにかからなければ、任意のタイミングで良い。これは、他画素行の読出し期間中に、この動作を行うと、画質に影響を与えるためである。したがって、図７の画素行Ｔ１における第１ゲートパルスφＴＲＧ１で示すように、第１ゲートパルスφＴＲＧ１に印加タイミングは、時点ｔ１１を含めてそれ以前の破線で示す期間Ｔｂ内であれば好ましい。
【００５６】
なお、図７の第１ゲート部４７の第１ゲートパルスφＴＲＧ１のシーケンスが無い場合が、従来の図９に示す単位画素でのパルスタイミングとなる。
【００５７】
上述の本実施の形態の固体撮像装置及びその駆動方法によれば、各画素のフォトダイオード（ＰＤ）２１とフローティングディフージョン部ＦＤとの間の転送トランジスタ２２のゲートを、２つのゲート電極２７、２８を有する第１、第２ゲート部４７、４８で形成し、各画素の電荷蓄積期間の途中で、第１ゲート部４７をオンしてフォトダイオード容量を上昇させることにより、実質的にオーバーフローレベルを上昇させることができる。これによって、飽和蓄積電荷量が増大し、各画素毎のダイナミックレンジを拡大することができる。
【００５８】
すなわち、本実施の形態では、オーバーフロードレインを縦方向（基板厚み方向）のフォトダイオード２１及びｐ型半導体ウェル領域４３、４２間で決まる閾値で一定値に保ったまま、各画素の電荷蓄積期間の途中でフォトダイオード容量を上昇させて、オーバーフローレベルを上昇させることで、ダイナミックレンジを拡大することができる。
【００５９】
因みに、従来のダイナミックレンジ拡大方法の一つである、短時間蓄積時と長時間蓄積時の画像を合成する方法では、前述したように外付けのＤＳＰ処理後に画像を合成した後、図６に示す光量対出力特性が得られる。これに対して、本実施の形態では、ＣＤＳ処理前に、図６の光量対出力特性を得ることができ、ダイナミックレンジが拡大する。
なお、ＣＤＳ処理はカラム回路部で行われる。本実施の形態では、カラム回路に行く前の画素アレイ部で信号を合成できる。
【００６０】
フォトダイオード２１側の第１ゲート部４７下の閾値を、フローティングディフージョン部ＦＤ側の第２ゲート部下の閾値より高くすることにより、第１ゲート部４７及び第２ゲー部４８を共にオンしたときに、図４のポテンシャルで示すように、第２ゲート部４８のポテンシャルが第１ゲート部４７のポテンシャルより深くなる。従って、フォトダイオード２１から電荷をフローティングディフージョン部ＦＤへ読み出す際に、読み出しやすくなる。
【００６１】
第１ゲート部及び第２ゲート部の閾値の制御として、例えばイオン注入条件を変えて、第１ゲート部の半導体領域の不純物濃度を、第２ゲート部のそれよりも高くすることができる。閾値差が付くことで、ポテンシャルの段差によりフォトダイオード２１の電荷のフローティングディフージョン部ＦＤへの読み出しをしやすくする。
この構成では、第１ゲート部及び第２ゲート部にそれぞれ独立のゲートパルスφＴＲＧ１、φＴＲＧ２を印加する際に、それぞれのゲートパルスの電圧レベルを同じにしても、閾値差を持たせることができる。これは画素電源が少なくてすみ、電源回路構成の簡素化に有利である。  
【００６２】
また、上記に加えて、第２ゲート部４８のゲート長を第１ゲート部４７のゲート長より大にすることにより、第２ゲート部４８のオフのとき、確実にオフしておくことができる。
【００６３】
また、第１ゲート電極２７及び第２ゲート電極２８を２層膜で形成し、その際に第２ゲート電極２８を１層目の電極膜で形成し、第１ゲート電極２７を２層目の電極膜で形成し、一部第２ゲート電極上に跨がるように形成することにより、第２ゲート部４８のオフのとき、確実にオフしておくことができる。この場合は、第１ゲート部４７下不純物濃度を第２ゲート部４８下の不純物濃度より高くして閾値差を持たせて、フローティングディフージョン部ＦＤへの電荷読み出しをしやすくする。
【００６４】
さらに、本実施の形態では、固定パターンノイズが減少し、フローティングディフージョン部ＦＤでの読み出しゲート端リーク電流ＧＩＤＬ（Gate induced drain leakage）も低減することができる。
【００６５】
本実施の形態は、従来の読出し電圧の３値駆動化によりオーバーフローレベルを上昇してダイナミックレンジを拡大する方法に比べて、回路面積を小さくすることができる。
【図面の簡単な説明】
【００６６】
【図１】本発明に係る固体撮像装置の一実施の形態を示す概略構成図である。
【図２】本発明に係る単位画素の一例を示す等価回路図である。
【図３】本発明に係る単位画素の一例を示す要部の断面図である。
【図４】本発明に係る単位画素の一例のポテンシャル図である。
【図５】本発明に係る画素の時間対蓄積電荷量の特性示すグラフである。
【図６】本発明に係る画素の入射光量対出力電圧の特性を示すグラフである。
【図７】本発明の説明に供する駆動パルスのタイミングを示すパルスタイミング図である。
【図８】図７のパルスタイミングの説明に供する画素列を示す説明図である。
【図９】従来の単位画素の一例を示す等価回路図である。
【符号の説明】
【００６７】
１・・固体撮像装置、２・・画素、３・・撮像領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・水平信号線、２１・・フォトダイオード、２２・・転送トランジスタ、２３・・リセットトランジスタ、２４・・増幅トランジスタ、２５・・選択トランジスタ、２７・・第１ゲート電極、２８・・第２ゲート電極、３１・・第１ゲート配線、３２・・第２ゲート配線、３３・・画素電源線、３４・・リセット配線、３５・・選択配線、４１・・半導体基板、４２、４３・・半導体ウェル領域、４４・・フォトダイオードの電荷蓄積領域、４５・・アキュミュレーション層、４６・・フローティングディフージョン部、４７・・第１ゲート部、４８・・第２ゲート部、２９１、２９２・・ゲート絶縁膜、３０・・絶縁膜
【図１】
2008021925.tif 000003
【図２】
2008021925.tif 000004
【図３】
2008021925.tif 000005
【図４】
2008021925.tif 000006
【図５】
2008021925.tif 000007
【図６】
2008021925.tif 000008
【図７】
2008021925.tif 000009
【図８】
2008021925.tif 000010
【図９】
2008021925.tif 000011
【手続補正書】
【提出日】平成19年9月10日(2007.9.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
転送トランジスタ１０２は、フォトダイオード１０１のカソードとフローティングディフージョン部ＦＤとの間に接続され、そのゲートに転送配線１０７を介して転送パルスφＴＲＧが印加される。リセットトランジスタ１０３は、ドレインが画素電源線（Ｖｄｄ）１０９に接続され、ソースがフローティングディフージョン部ＦＤに接続され、ゲートにリセット配線１０８を介してリセットパルスφＲＳＴが印加される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
増幅トランジスタ１０４は、ゲートがフローティングディフージョン部ＦＤに接続され、ドレインが画素電源線１０９に接続され、ソースが選択トランジスタのドレインに接続される。選択トランジスタ１０５は、ソースが垂直信号線１０６に接続され、ゲートに選択配線１１０を介して選択パルスφＳＥＬが印加される。  
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この画素１００では、フォトダイオード１０１の蓄積電荷の読出しに先立ち、リセットトランジスタ１０３をオンしてフローティングディフージョン部ＦＤを画素電源電圧にリセットし、リセット後のフローティングディフージョン部ＦＤの電位を垂直信号線１０６に読み出す。次いで、転送トランジスタ１０２をオンしてフォトダイオード１０１に蓄積された信号電荷をフローティングディフージョン部ＦＤに転送し、画素信号に変化して垂直信号線１０６に読み出す。先のリセット電位と画素信号は、カラム処理回路のＣＤＳ処理回路にてＣＤＳ処理されてノイズ除去された後、画素信号として出力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
横方向の配線、すなわち第１ゲート配線３１、第２ゲート配線３２、リセット配線３４及び選択配線３５は、同一行の画素について共通となっており、垂直駆動回路４によって制御される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
一方、転送トランジスタ２２は、フローティングディフージョン部ＦＤとなるｎ型半導体領域（ドレインに相当）４６と、フォトダイオード２１のｎ型電荷蓄積領域４４（ソースに相当）との間に、ゲート絶縁膜２９１を介して第１ゲート電極２７を形成してなる第１ゲート部４７と、ゲート絶縁膜２９２を介して第２ゲート電極２８を形成してなる第２ゲート部４８を有して構成される。すなわち、フォトダイオード２１側に第１ゲート部４７が形成され、フローティングディフージョンＦＤ側に第２ゲート部４８が形成される。両ゲート部４７及び４８は、その間に拡散領域（容量）を有することなく、互いに近接するように並んで形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
図４に、本実施の形態に係る画素２の各領域でのポテンシャルを示す。なお、図４ではフォトダイオード２１及び転送トランジスタ２２に加えて、ｎ型半導体領域４６，５１とリセットゲート電極５２からなるリセットトランジスタ２３、ｎ型半導体領域５１、５３と増幅ゲート電極５４からなる増幅トランジスタ２４、ｎ型半導体領域５３、５５と選択ゲート電極５６からなる選択トランジスタ２５が形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
以上の動作により得られるダイナミックレンジの拡大について図５及び図６を用いて説明する。図５は、光強度に対しての画素に蓄積される電荷量と、蓄積時間（露光時間）の関係を示すグラフである。直線の傾きが光強度となる。縦軸のＱｍａｘ１は第１ゲート部がオフのときの飽和蓄積電荷量（フォトダイオード自身の飽和蓄積電荷量）、Ｑｍａｘ２が第１ゲート部がオンのときの飽和蓄積電荷量（フォトダイオードと第１ゲート部の合計の飽和蓄積電荷量）である。横軸の時点ｔ３は第１ゲート部がオンしたとき、時点ｔ４は第２ゲート部がオンしたときである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図７に示すように、画素行
Ｔ２では、１水平走査期間（１Ｈ）の最初の時点ｔ１１でリセットパルスφＲＳＴが印加されてリセットトランジスタ２３がオンし、フローティングディフージョン部ＦＤが画素電源電位にリセットされる。このとき、選択トランジスタ２５はオン状態、第１ゲート部４７はオン状態、第２ゲート部４８はオフ状態になっている。リセットトランジスタ２３がオフ状態になってから、第２ゲート部４８がオンする時点ｔ１２までの期間に、リセット時の画素信号（暗）がカラム信号処理回路のＣＤＳ回路に読み出される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
時点ｔ１２で第２ゲート部４８のゲートに第２ゲートパルスφＴＲＧ２が印加されて、第２ゲート部４８がオンし、フォトダイオード２１の信号電荷がフローティングディフージョン部ＦＤに転送される。このとき、選択トランジスタ２５はオン状態、第１ゲート部４７はオン状態、リセットトランジスタ２３はオフ状態になっている。第２ゲート部４８がオンした時点ｔ１２から次のリセットトランジスタ２３がオンするまでの期間に信号電荷に応じた画素信号（明）がカラム信号処理回路のＣＤＳ回路に読み出され、ＣＤＳ処理が行われる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
フォトダイオード２１側の第１ゲート部４７下の閾値を、フローティングディフージョン部ＦＤ側の第２ゲート部４８下の閾値より高くすることにより、第１ゲート部４７及び第２ゲート部４８を共にオンしたときに、図４のポテンシャルで示すように、第２ゲート部４８のポテンシャルが第１ゲート部４７のポテンシャルより深くなる。従って、フォトダイオード２１から電荷をフローティングディフージョン部ＦＤへ読み出す際に、読み出しやすくなる。