(57)【要約】【課題】半導体層間の隔離構造を改善してコレクタのサイズが減少し、半導体層間の電流が最短経路に流れることができ、コレクタ抵抗が最小化できるバイポーラトランジスタ及びその製造方法を提供する。【解決手段】バイポーラトランジスタ１００の製造方法は、基板１０１にコレクタ領域１０２が形成されるステップと、コレクタ領域１０２を含んだ基板１０１上にエピタキシャル層１１５が形成されるステップと、エピタキシャル層１１５にベース領域１０３が形成され、ベース領域１０３にエミッタ領域１０４が形成されるステップと、エミッタ領域１０４とベース領域１０３を貫通してコレクタ領域１０２までトレンチが形成され、トレンチの側壁に酸化膜１０８が形成されるステップと、トレンチの内部にポリシリコン層１１０が形成されるステップとを含む。【選択図】図３
2008235891.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成されるコレクタ領域と、
前記コレクタ領域を含んだ基板上に形成されるにエピタキシャル層と、
前記エピタキシャル層に形成されるベース領域と、
前記ベース領域に形成されるエミッタ領域と、
前記エミッタ領域とベース領域を貫通して前記コレクタ領域まで形成されたトレンチの側壁に形成された酸化膜と、
前記トレンチの内部に形成されるポリシリコン層と、
を含むことを特徴とするバイポーラトランジスタ。
【請求項２】
前記トレンチと接するコレクタ領域の一部に形成される拡散領域を含むことを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記エピタキシャル層の全面に形成される層間絶縁膜と、
前記ベース領域、エミッタ領域、及びポリシリコン層が露出するように前記層間絶縁膜が選択的に除去されて形成されるコンタクトホールと、
前記コンタクトホールを通じて、前記ベース領域、エミッタ領域、及びポリシリコン層と各々通電される多数の電極と、
を含むことを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項４】
前記コンタクトホール及び電極は、前記ベース領域、エミッタ領域のうち、一つ以上の領域に多数個で形成されることを特徴とする請求項３に記載のバイポーラトランジスタ。
【請求項５】
前記ポリシリコン層、拡散領域のうち、一つ以上は、
ｎ型ドーピングされたことを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項６】
前記コレクタ領域はｎ＋型埋込層であり、前記ベース領域はｐ型不純物イオンが注入されたｐ＋型ベース領域であり、前記エミッタ領域はｎ型不純物が注入されたｎ＋型エミッタ領域であることを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項７】
基板にコレクタ領域が形成されるステップと、
前記コレクタ領域を含んだ基板上にエピタキシャル層が形成されるステップと、
前記エピタキシャル層にベース領域が形成され、前記ベース領域にエミッタ領域が形成されるステップと、
前記エミッタ領域とベース領域を貫通して前記コレクタ領域までトレンチが形成され、前記トレンチの側壁に酸化膜が形成されるステップと、
前記トレンチの内部にポリシリコン層が形成されるステップと、
を含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項８】
前記ポリシリコン層が形成されるステップは、
前記ポリシリコン層と接するコレクタ領域の一部に拡散領域が形成されるステップを含むことを特徴とする請求項７に記載のバイポーラトランジスタの製造方法。
【請求項９】
前記酸化膜が形成されるステップは、
前記エピタキシャル層の上に、酸化膜、窒化膜が順次に形成されるステップと、
前記窒化膜、前記酸化膜、前記エミッタ領域、前記ベース領域を貫通して、前記トレンチが形成されるステップと、
前記トレンチの内部面に酸化膜が形成され、前記窒化膜が除去されるステップと、
前記エピタキシャル層の上の酸化膜及び前記トレンチの底面の酸化膜が除去されるステップと、
を含むことを特徴とする請求項７に記載のバイポーラトランジスタの製造方法。
【請求項１０】
前記酸化膜、窒化膜が順次に形成されるステップは、前記窒化膜の上にフォトレジストが形成されるステップと、前記フォトレジストがパターニングされるステップとを更に含み、
前記トレンチが形成されるステップは、前記パターニングされたフォトレジストをエッチングマスクにして、前記トレンチが形成された後、前記パターニングされたフォトレジストが除去されるステップを更に含むことを特徴とする請求項９に記載のバイポーラトランジスタの製造方法。
【請求項１１】
前記酸化膜が形成されるステップは、
前記エピタキシャル層の上に、第１酸化膜、窒化膜、第２酸化膜が順次に形成されるステップと、
前記第１酸化膜、前記窒化膜、前記第２酸化膜を貫通して、第１トレンチが形成されるステップと、
前記第１トレンチが形成された前記第２酸化膜をエッチングマスク層にしてエッチング工程が処理されることによって、前記エミッタ領域と前記ベース領域を貫通して前記コレクタ領域の内部まで第２トレンチが形成されるステップと、
前記第２トレンチの内部面に酸化膜が形成され、前記第２酸化膜と窒化膜が除去されるステップと、
前記エピタキシャル層の上の第１酸化膜及び前記トレンチの底面の酸化膜が除去されるステップと、
を含むことを特徴とする請求項７に記載のバイポーラトランジスタの製造方法。
【請求項１２】
前記第１酸化膜、窒化膜、第２酸化膜が順次に形成されるステップは、前記第２酸化膜の上にフォトレジストが形成されるステップと、前記フォトレジストがパターニングされるステップとを含み、
前記第１トレンチが形成されるステップは、前記パターニングされたフォトレジストをエッチングマスクにして、前記第１トレンチが形成された後、前記パターニングされたフォトレジストが除去されるステップを更に含むことを特徴とする請求項１１に記載のバイポーラトランジスタの製造方法。
【請求項１３】
前記拡散領域が形成されるステップは、
前記トレンチの内部にドーピングされたポリシリコン層が形成されながら、前記ポリシリコン層のドーピング物質が前記コレクタ領域の一部に広がることによって、前記拡散領域が形成されるステップを含むことを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１４】
前記ポリシリコン層は、高濃度ｎ型不純物イオンがドーピングされたことを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【請求項１５】
前記エピタキシャル層の全面に層間絶縁膜が形成されるステップと、
前記ベース領域、エミッタ領域、及びポリシリコン層が露出するように前記層間絶縁膜が選択的に除去されてコンタクトホールが形成されるステップと、
前記コンタクトホールを通じて、前記ベース領域、エミッタ領域、及びポリシリコン層と各々通電される多数の電極が形成されるステップと、
を含むことを特徴とする請求項７に記載のバイポーラトランジスタの製造方法。
【請求項１６】
前記ポリシリコン層が形成されるステップは、
前記トレンチを埋め込むようにして、前記基板の全体領域にポリシリコン層が形成されるステップと、
前記エミッタ領域、前記ベース領域、前記エピタキシャル層の上に形成されたポリシリコン層が除去されるステップと、
を含むことを特徴とする請求項７に記載のバイポーラトランジスタの製造方法。
【請求項１７】
前記多数の電極が形成されるステップにおいて、
前記コンタクトホール及び電極は、前記ベース領域、前記エミッタ領域のうち、一つ以上の領域に多数個で形成されることを特徴とする請求項１５に記載のバイポーラトランジスタの製造方法。
【請求項１８】
前記コレクタ領域はｎ＋型埋込層で形成され、前記ベース領域はｐ型不純物イオンが注入されて形成され、前記エミッタ領域はｎ型不純物が注入されて形成されたことを特徴とする請求項７に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
バイポーラ接合トランジスタ（bipolar Junction Transistor）は、ＭＯＳ電界効果トランジスタ（MOS Field Effect Transistor）に比べて電流駆動能力が大きくて、動作速度が速い。
【０００３】
このようなバイポーラ接合トランジスタは、ＰＮＰバイポーラ接合トランジスタ及びＮＰＮバイポーラ接合トランジスタをシリコン基板に共に集積した相補形バイポーラトランジスタで具現され、高速のデータ処理が可能である。
【０００４】
図１はバイポーラトランジスタの構造を示す平面図であり、図２はバイポーラトランジスタの構造を図１のII−II線を基準にして示す側断面図である。
【０００５】
図１及び図２によると、バイポーラトランジスタは、基板１１内に形成されるｎ＋型埋込層１２、ｎ＋型埋込層１２を含んだ基板１１の全面に形成されるエピタキシャル層１３、エピタキシャル層１３の表面内に形成されるｎ−型ウェル１４、ｎ−型ウェル１４が形成されたエピタキシャル層１３の表面内に一定の間隔を置いて形成されるベース領域１５及びエミッタ領域１６、ｎ型埋込層１２と連結されるようにエピタキシャル層１３の表面内に形成されるｎ＋型拡散領域１７、エピタキシャル層１３を含んだシリコン基板１１の全面に形成される層間絶縁膜１８、層間絶縁膜１８を貫通して、ベース領域１５とエミッタ領域１６及びｎ型拡散領域１７に各々連結されるベース電極１９、エミッタ電極２０、及びコレクタ電極２１を含んで構成される。ここで、ｎ＋型埋込層１２はコレクタ領域に使われる。
【０００６】
しかしながら、このようなＮＰＮバイポーラトランジスタは、次のような問題点がある。
【０００７】
コレクタを形成するに当たり、ｎ＋型埋込層１２と基板１１の表面をシンク（sink）という高濃度のｎ＋型拡散領域１７に連結するが、このシンクは基板１１の上部からエピタキシャル層１３の下部のｎ＋型埋込層１２を連結するために、ｎ型の高濃度イオン注入と多い熱処理を必要とする。
【０００８】
このような場合、下部深さだけサイド（side）にもジャンクション（junction）がたくさん拡張され、ベースジャンクション（base junction）とも耐圧問題が発生するので、ｎ＋型拡散領域１７とｎ−型ウェル１４との間には一定の距離が確保されなければならない。このような問題によりシンクをジャンクションに使用する場合、トランジスタのサイズは増加する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、バイポーラトランジスタ及びその製造方法に関するものであって、半導体層間の隔離構造を改善してコレクタのサイズが減少し、半導体層間の電流が最短経路に流れることができ、コレクタ抵抗が最小化できるバイポーラトランジスタ及びその製造方法を提供することを技術的課題とする。
【課題を解決するための手段】
【００１０】
本発明に係るバイポーラトランジスタは、基板に形成されるコレクタ領域と、上記コレクタ領域を含んだ基板上に形成されるにエピタキシャル層と、上記エピタキシャル層に形成されるベース領域と、上記ベース領域に形成されるエミッタ領域と、上記エミッタ領域とベース領域を貫通して上記コレクタ領域まで形成されたトレンチの側壁に形成された酸化膜と、上記トレンチの内部に形成されるポリシリコン層とを含む。
【００１１】
本発明に係るバイポーラトランジスタの製造方法は、基板にコレクタ領域が形成されるステップと、上記コレクタ領域を含んだ基板上にエピタキシャル層が形成されるステップと、上記エピタキシャル層にベース領域が形成され、上記ベース領域にエミッタ領域が形成されるステップと、上記エミッタ領域とベース領域を貫通して上記コレクタ領域までトレンチが形成され、上記トレンチの側壁に酸化膜が形成されるステップと、上記トレンチの内部にポリシリコン層が形成され、上記ポリシリコン層と接するコレクタ領域の一部に拡散領域が形成されるステップとを含む。
【発明の効果】
【００１２】
本発明によると、エミッタ領域とベース領域を貫通するコレクタ領域及び電極構造を通じてコレクタのサイズを格段に減少させることができ、コレクタ抵抗を最小化してトランジスタの性能を向上させることができる効果がある。
【発明を実施するための最良の形態】
【００１３】
添付された図面を参照しながら本発明に係るバイポーラトランジスタ及びその製造方法について詳細に説明する。
【００１４】
図３は、本発明の実施形態に係るバイポーラトランジスタ１００の構造を示す側断面図であるが、本実施形態によるバイポーラトランジスタ１００はＮＰＮ型トランジスタとする。
【００１５】
図３によると、本発明に係るバイポーラトランジスタ１００は、基板１０１の表面内に形成されるコレクタ領域１０２、コレクタ領域１０２を含んだ基板１０１上に形成されるエピタキシャル層１１５、エピタキシャル層１１５の表面内に形成されるベース領域１０３、ベース領域１０３の表面内に形成されるエミッタ領域１０４、上記のエミッタ領域１０４、ベース領域１０３、エピタキシャル層１１５を貫通して、コレクタ領域１０２の内部までトレンチが形成され、トレンチの側壁に形成された酸化膜１０８、酸化膜１０８に接するようにしてトレンチの内部に形成されたポリシリコン層１１０、ポリシリコン層１１０と接するコレクタ領域１０２の一部に形成される拡散領域１１１、上記のベース領域１０３、エミッタ領域１０４、ポリシリコン層１１０の一部を露出させるコンタクトホールが形成され、エピタキシャル層１１５の全面に形成される層間絶縁膜１１２、コンタクトホールを通じてベース領域１０３、エミッタ領域１０４、及びポリシリコン層１１０と各々通電されるベース電極１１４ａ、エミッタ電極１１４ｂ、及びコレクタ電極１１４ｃを含んでなされる。
【００１６】
以下、図４乃至図１２を参照して、本発明に係るバイポーラトランジスタ１００の製造方法と共に、バイポーラトランジスタ１００の構造をより詳細に説明する。
【００１７】
図４は、本発明の実施形態に係るエミッタ領域１０４が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００１８】
図４に示すように、基板１０１に選択的にｎ型不純物イオンを注入して基板１０１の表面内に一定の幅を持つｎ＋型埋込層（NBL;N+Buried Layer）、即ちコレクタ領域１０２を形成する。
【００１９】
基板１０１としては、シリコン基板が使われることができる。
【００２０】
次に、コレクタ領域１０２が形成された基板１０１をエピタキシャル成長させて基板１０１の上にエピタキシャル層１１５を形成する。
【００２１】
エピタキシャル層１１５が形成されれば、選択的にｐ型不純物イオンを注入してｐ＋型のベース領域１０３を形成し、ベース領域１０３の内部に選択的にｎ型不純物イオンを注入してｎ＋型のエミッタ領域１０４を形成する。
【００２２】
以後、エミッタ領域１０４、ベース領域１０３、及びエピタキシャル層１１５を貫通して、コレクタ領域１０２の内部までトレンチが形成され、上記トレンチの側壁に酸化膜１０８が形成されるが、トレンチ及び酸化膜１０８の形成過程は、多様な工程により形成可能である。
【００２３】
まず、図５乃至図８を参照して第１実施形態に係るトレンチ及び酸化膜１０８形成過程について説明する。
【００２４】
図５は、第１実施形態に係るフォトレジスト１０７が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００２５】
図５を参照すると、エピタキシャル層１１５の全面に酸化膜１０５と窒化膜１０６を順次に形成し、窒化膜１０６の上にフォトレジスト１０７を塗布する。
【００２６】
次に、露光及び現象工程によりフォトレジスト１０７を選択的にパターニングしてトレンチ領域を定義する。
【００２７】
図６は、第１実施形態に係るトレンチ（Ａ）が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００２８】
図６を参照すると、上記パターニングされたフォトレジスト１０７をマスクとして利用して窒化膜１０６及び酸化膜１０５を選択的に除去し、次に、エミッタ領域１０４、ベース領域１０３を含んだエピタキシャル層１１５とコレクタ領域１０２を選択的に除去して、コレクタ領域１０２の表面の一部が露出するようにすることで、トレンチ（Ａ）を形成する。
【００２９】
このようにして、窒化膜１０６、酸化膜１０５、エミッタ領域１０４、ベース領域１０３を貫通するトレンチ（Ａ）が形成されると、フォトレジスト１０７を除去する。
【００３０】
図７は、第１実施形態に係るトレンチ（Ａ）内の酸化膜１０８が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００３１】
図７を参照すると、例えば高温で酸素反応を誘導する熱酸化工程によりトレンチ（Ａ）の内部に酸化膜１０８を形成し、次に、窒化膜１０６を除去する。
【００３２】
窒化膜１０６は、上記トレンチ（Ａ）の内部に酸化膜１０８を形成する過程で、上記エピタキシャル層１１５上の酸化膜１０５の厚さが増加することを防止する。
【００３３】
また、酸化膜１０８は、エミッタ領域１０４、ベース領域１０３を含んだエピタキシャル層１１５と、以後に形成されるポリシリコン層１１０（図１２参照）を電気的に隔離させるために形成される。
【００３４】
即ち、ポリシリコン層１１０がコレクタ領域１０２と接触できるように、トレンチ（Ａ）の内部の酸化膜１０８のうち、底面の酸化膜１０８は除去されなければならないが、この際、エピタキシャル層１１５上の酸化膜１０５も同一な速度と深さで共に除去される。
【００３５】
このような除去構造を通じて下部層が保護されることができる。
【００３６】
図８は、本発明の実施形態に係る酸化膜１０８のエッチング後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００３７】
図８を参照すると、前述したように、窒化膜１０６が除去された後、酸化膜１０５、１０８の一部を除去させるが、仮に、異方性エッチング工程を処理することによって、エピタキシャル層１１５上の酸化膜１０５とトレンチ（Ａ）の底面の酸化膜１０８は除去され、トレンチ（Ａ）の側壁の酸化膜１０８は残るようにする。
【００３８】
次に、図９乃至図１１を参照して、第２実施形態に係るトレンチ（Ａ）及び酸化膜１０８形成過程について説明する。
【００３９】
図９は、本発明の第２実施形態に係るフォトレジスト１０７が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００４０】
図９を参照すると、エピタキシャル層１１５の全面に第１酸化膜１０５、窒化膜１０６、第２酸化膜１０９を順次に形成し、第２酸化膜１０９の上にフォトレジスト１０７を塗布する。
【００４１】
次に、露光及び現象工程でフォトレジスト１０７を選択的にパターニングしてトレンチ領域を定義する。
【００４２】
図１０は、本発明の第２実施形態に係る第１トレンチ（Ｂ）が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００４３】
図１０を参照すると、パターニングされたフォトレジスト１０７をマスクとして利用して、第１酸化膜１０５、窒化膜１０６、及び第２酸化膜１０９を選択的に除去することによって、第１トレンチ（Ｂ）を形成し、フォトレジスト１０７を除去する。
【００４４】
図１１は、本発明の第２実施形態に係る第２トレンチ（Ａ）内の酸化膜が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００４５】
以後、第１酸化膜１０５、窒化膜１０６、及び第２酸化膜１０９をマスク層としてエッチング処理することで、エミッタ領域１０４、ベース領域１０３を含んだエピタキシャル層１１５とコレクタ領域１０２を選択的に除去する。
【００４６】
したがって、コレクタ領域１０２の表面の一部が露出された第２トレンチ（Ａ）が形成される。
【００４７】
参考に、第１トレンチ（Ｂ）が形成された第１酸化膜１０５、窒化膜１０６、第２酸化膜１０９は、ＯＮＯマスク層と称され、このようなＯＮＯマスクを利用すれば多様なエッチング工程を処理することができる。
【００４８】
参考に、上記“ＯＮＯ”において、“Ｏ（Oxide）”、“Ｎ（Nitride）”、“Ｏ（Oxide）”は、各々第１酸化膜１０５、窒化膜１０６、第２酸化膜１０９に対応する層を意味する。
【００４９】
次に、第２トレンチ（Ａ）の内部に酸化膜１０８を形成し、第２酸化膜１０９と窒化膜１０６を除去して第１酸化膜１０５を残す。
【００５０】
第１酸化膜１０５は、第１実施形態における酸化膜１０５に該当するものであって、その構成及び機能が同一であるので、詳細な説明は省略する。
【００５１】
次に、第１酸化膜１０５と第２トレンチ（Ａ）の内部の酸化膜１０８の一部を除去させるが、仮に、異方性エッチング工程を処理することによって、第１酸化膜１０５と第２トレンチ（Ａ）の底面の酸化膜１０８は除去され、第２トレンチ（Ａ）の側壁の酸化膜１０８は残るようにする。したがって、図８に図示されたバイポーラトランジスタ１００の形態が完成される。
【００５２】
図１２は、本発明の実施形態に係る層間絶縁膜１１２及びフォトレジスト１１３が形成された後のバイポーラトランジスタ１００の構造を示す側断面図である。
【００５３】
図１２に示すように、前述した第１実施形態または第２実施形態のような過程を通じて側壁に酸化膜１０８が形成されたトレンチ（Ａ）が完成されると、トレンチ（Ａ）の内部にポリシリコンを注入してポリシリコン層１１０を形成する。
【００５４】
上記ポリシリコンは、高濃度ｎ型不純物イオンでドーピングされた状態であり、上記トレンチ（Ａ）の内部にポリシリコン層１１０が形成される過程でポリシリコンのｎ型不純物イオンがコレクタ領域１０２一部に浸透されることによって、拡散領域（Sink）１１１が共に形成されることができる。
【００５５】
この際、上記トレンチ（Ａ）の内部領域だけでなく、エミッタ領域１０４、ベース領域１０３を含んだエピタキシャル層１１５の上面の一部にポリシリコンが塗布されることができ、このような場合、異方性エッチングまたは化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）などの工程によりエピタキシャル層１１５の表面のポリシリコンを除去する工程が更に進行されることができる。
【００５６】
次に、エピタキシャル層１１５を洗浄して工程中に発生する異質物を除去し、ベース領域１０３、エミッタ領域１０４、エピタキシャル層１１５、及びポリシリコン層１１０の表面に層間絶縁膜１１２を形成する。
【００５７】
層間絶縁膜１１２が形成されると、その上にフォトレジスト１１３を塗布し、露光及び現象工程でフォトレジスト１１３を選択的にパターニングして電極領域を定義する。
【００５８】
フォトレジスト１１３をマスク層として利用して、ベース領域１０３、エミッタ領域１０４、そしてポリシリコン層１１０が露出するように層間絶縁膜１１２を選択的に除去してコンタクトホールを形成する。
【００５９】
次に、フォトレジスト１１３を除去し、層間絶縁膜１１２の上に金属膜１１４を蒸着した後、フォト及びエッチング工程により金属膜１１４を選択的に除去する。
【００６０】
したがって、図３に示すように、金属膜１１４は、コンタクトホールを通じてベース領域１０３、エミッタ領域１０４、そしてポリシリコン層１１０と電気的に連結されるベース電極１１４ａ、エミッタ電極１１４ｂ、コレクタ電極１１４ｃで形成されることができる。
【００６１】
本実施形態によると、コレクタ領域１０２と連結されるポリシリコン層１１０がベース領域１０３、エミッタ領域１０４を貫通する形態を有するので、ベース電極１１４ａ及びエミッタ電極１１４ｂは、該当領域でポリシリコン層１１０周囲に多数個で形成されることができる。
【００６２】
したがって、図３で破線矢印で示すように、エミッタ領域１０４からコレクタ領域１０２、ポリシリコン層１１０を経由して、コレクタ電極１１４ｃに流れる電流の経路を最小化することができ、多数のエミッタ電極及びベース電極を効率よく配置することができる。
【００６３】
また、エミッタ領域とベース領域を貫通するコレクタ領域及び電極構造を通じてコレクタのサイズを格段に減少させることができ、コレクタの抵抗を最小化してトランジスタの性能を向上させることができる効果がある。
【図面の簡単な説明】
【００６４】
【図１】従来のバイポーラトランジスタの構造を示す平面図である。
【図２】従来のバイポーラトランジスタの構造を示す側断面図である。
【図３】本発明の実施形態に係るバイポーラトランジスタの構造を示す側断面図である。
【図４】本発明の実施形態に係るエミッタ領域が形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図５】本発明の第１実施形態に係るフォトレジストが形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図６】本発明の第１実施形態に係るトレンチが形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図７】本発明の第１実施形態に係るトレンチ内の酸化膜が形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図８】本発明の実施形態に係る酸化膜エッチング後のバイポーラトランジスタの構造を示す側断面図である。
【図９】本発明の第２実施形態に係るフォトレジストが形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図１０】本発明の第２実施形態に係る第１トレンチが形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図１１】本発明の第２実施形態に係る第２トレンチ内の酸化膜が形成された後のバイポーラトランジスタの構造を示す側断面図である。
【図１２】本発明の実施形態に係る層間絶縁膜及びフォトレジストが形成された後のバイポーラトランジスタの構造を示す側断面図である。
【符号の説明】
【００６５】
１１、１０１  基板、  １２  ｎ＋型埋込層、  １３、１１５  エピタキシャル層、  １４  ｎ−型ウェル、  １５、１０３  ベース領域、  １６、１０４  エミッタ領域、  １７  ｎ＋型拡散領域、  １８、１１２  層間絶縁膜、  １９、１１４ａ  ベース電極、  ２０、１１４ｂ  エミッタ電極、  ２１、１１４ｃ  コレクタ電極、  １００  バイポーラトランジスタ、  １０２  コレクタ領域、  １０８  酸化膜、  １１０  ポリシリコン層、  １１１  拡散領域。  
【図１】
2008235891.tif 000003
【図２】
2008235891.tif 000004
【図３】
2008235891.tif 000005
【図４】
2008235891.tif 000006
【図５】
2008235891.tif 000007
【図６】
2008235891.tif 000008
【図７】
2008235891.tif 000009
【図８】
2008235891.tif 000010
【図９】
2008235891.tif 000011
【図１０】
2008235891.tif 000012
【図１１】
2008235891.tif 000013
【図１２】
2008235891.tif 000014