(57)【要約】【課題】プラズマディスプレイパネルに印加する正極性及び負極性の維持放電パルスを発生するのに必要な正電圧及び負電圧を、回路構成を複雑化させることなくかつ効率良く生成できるようにする。【解決手段】プラズマディスプレイパネル（ＰＤＰ）、ＰＤＰの電極に電圧値の絶対値が等しい正極性及び負極性の維持放電パルスを印加する駆動回路、及び電源モジュールから供給される電圧を検出する電圧検出回路を有するＰＤＰモジュールと、ＰＤＰモジュールの電圧入力端子に接続手段を介して電圧出力端子が接続され、ＡＣ電源電圧からＰＤＰモジュールに供給する正極性の維持放電パルスの発生に必要な正電圧及び負極性の維持放電パルスの発生に必要な負電圧をそれぞれ生成して電圧出力端子より出力し、電圧検出回路より供給される検出結果を用いて出力電圧に係るフィードバック制御を行う電源モジュールとを備える。【選択図】図３
2008145881.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極が形成されたプラズマディスプレイパネルと、当該プラズマディスプレイパネルの電極に電圧値の絶対値が等しい正極性及び負極性の維持放電パルスを印加する駆動回路と、電源モジュールから供給される電圧を検出する第１の電圧検出回路とを有するプラズマディスプレイパネルモジュールと、
電圧を入力するための上記プラズマディスプレイパネルモジュールの電圧入力端子に接続手段を介して電圧出力端子が接続され、ＡＣ電源電圧から上記プラズマディスプレイパネルモジュールに供給する電圧値の絶対値が等しい上記正極性の維持放電パルスの発生に必要な正電圧及び上記負極性の維持放電パルスの発生に必要な負電圧をそれぞれ生成して上記電圧出力端子より出力する電源モジュールとを備え、
上記電源モジュールは、上記第１の電圧検出回路より供給される検出結果を用いて出力電圧に係るフィードバック制御を行うことを特徴とするプラズマディスプレイ装置。
【請求項２】
上記電源モジュールは、上記フィードバック制御を、生成された正電圧又は負電圧の一方のみに基づいて行うことを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
上記プラズマディスプレイモジュールは、上記第１の電圧検出回路での検出結果に基づいて電圧制御信号を生成する制御信号生成回路をさらに有し、
上記電源モジュールは、上記制御信号生成回路により生成された電圧制御信号に基づいて出力電圧に係るフィードバック制御を行うことを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
【請求項４】
上記電源モジュールは、
二次巻線の中点をグランド電位にしたトランスと、
上記トランスの一次巻線への電流供給を制御するスイッチと、
上記トランスの二次巻線の一端に接続され、上記トランスの二次側電流を整流し上記正電圧を生成する第１の出力整流回路と、
上記トランスの二次巻線の他端に接続され、上記トランスの二次側電流を整流し上記負電圧を生成する第２の出力整流回路と、
上記第１の出力整流回路又は上記第２の出力整流回路の出力電圧を検出する第２の電圧検出回路と、
上記第２の電圧検出回路により検出した出力電圧に基づいて、上記スイッチを制御する電源制御回路とを備えることを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項５】
上記第２の電圧検出回路を、上記第１の出力整流回路及び上記第２の出力整流回路の一方に対してのみ設けることを特徴とする請求項４記載のプラズマディスプレイ装置。
【請求項６】
上記プラズマディスプレイパネルでの維持放電パルスによるガス放電に要する電荷供給のためのコンデンサの容量を、上記電源モジュールが有するコンデンサの容量よりも、上記プラズマディスプレイパネルモジュールが有するコンデンサの容量を大きくすることを特徴とする請求項１〜５の何れか１項に記載のプラズマディスプレイ装置。
【請求項７】
上記プラズマディスプレイパネルモジュールは、上記電源モジュールからの出力電圧を任意に制御可能な出力電圧調整機能を有することを特徴とする請求項１〜６の何れか１項に記載のプラズマディスプレイ装置。
【請求項８】
上記電源モジュールは、上記正電圧を出力するための正電圧出力端子と上記負電圧を出力するための負電圧出力端子との間に接続された放電回路を有することを特徴とする請求項１〜７の何れか１項に記載のプラズマディスプレイ装置。
【請求項９】
プラズマディスプレイパネルモジュールの電圧入力端子に接続手段を介して電圧出力端子が電気的に接続され、ＡＣ電源電圧から上記プラズマディスプレイパネルモジュールに供給するＤＣ電源電圧を生成して上記電圧出力端子より出力する電源モジュールであって、
上記プラズマディスプレイパネルモジュール内のプラズマディスプレイパネルの電極に印加される正極性の維持放電パルスの発生に必要な正電圧、及び上記正極性の維持放電パルスと電圧値の絶対値が等しい負極性の維持放電パルスの発生に必要な負電圧をそれぞれ生成し出力し、外部の第１の電圧検出回路より供給される検出結果を用いて出力電圧に係るフィードバック制御を行うことを特徴とする電源モジュール。
【請求項１０】
二次巻線の中点をグランド電位にしたトランスと、
上記トランスの一次巻線への電流供給を制御するスイッチと、
上記トランスの二次巻線の一端に接続され、上記トランスの二次側電流を整流し上記正電圧を生成する第１の出力整流回路と、
上記トランスの二次巻線の他端に接続され、上記トランスの二次側電流を整流し上記負電圧を生成する第２の出力整流回路と、
上記第１の出力整流回路又は上記第２の出力整流回路の出力電圧を検出する第２の電圧検出回路と、
上記第２の電圧検出回路により検出した出力電圧に基づいて、上記スイッチを制御する電源制御回路とを備えることを特徴とする請求項９記載の電源モジュール。
【請求項１１】
上記第２の電圧検出回路を、上記第１の出力整流回路及び上記第２の出力整流回路の一方に対してのみ設けることを特徴とする請求項１０記載の電源モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正極性及び負極性の維持放電パルスをプラズマディスプレイパネルに印加して維持放電を行うプラズマディスプレイ装置、及びそれに用いる電源モジュールに関する。
【背景技術】
【０００２】
平面型のディスプレイ装置として、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）を備えるプラズマディスプレイ装置が実用化され、表示データに応じて画面上の画素を発光させるようになっている。プラズマディスプレイ装置においては、表示手段となる容量性負荷を表示データに応じたアドレッシングにより選択し、容量性負荷の電極に維持放電パルス（サステインパルス）を印加することで、選択された容量性負荷の電極間で維持放電（サステイン放電）を行い、発光を行うことで画像が表示される。
【０００３】
正極性の維持放電パルスを容量性負荷の一方の電極に印加するとともに、負極性の維持放電パルスを容量性負荷の他方の電極に印加することで、極性の異なる維持放電パルスによる電位差を利用して、選択された容量性負荷の電極間での維持放電を行うようにしたプラズマディスプレイ装置も提案されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】国際公開第０４／３２１０８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７は、正極性及び負極性の維持放電パルスを印加することにより維持放電を行うプラズマディスプレイ装置の一例を示す図である。プラズマディスプレイ装置は、プラズマディスプレイパネルモジュール（ＰＤＰモジュール）７１と電源モジュール７９を有し、それらがコネクタやケーブル等の接続手段を介して接続され構成されている。
【０００６】
ＰＤＰモジュール７１は、プラズマディスプレイパネル（ＰＤＰ）７２、Ｘサステイン回路７３、Ｙサステイン回路７４、アドレス駆動回路７５、及び制御回路（ロジック回路）７６を有する。
【０００７】
Ｘサステイン回路７３及びＹサステイン回路７４は、ＰＤＰ７２内に形成された複数のＸ電極（維持電極）及び複数のＹ電極（走査電極）に、電圧（＋Ｖｓ）の正極性の維持放電パルス及び電圧（−Ｖｓ）の負極性の維持放電パルスを印加する。また、表示すべき画素を選択するために表示データに応じて、Ｙサステイン回路７４はＹ電極にスキャンパルスを線順次に印加し、アドレス駆動回路７５はアドレス電極にアドレスパルスを印加する。制御回路７６は、入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号などに基づいて制御信号を生成し、生成した制御信号によってＸサステイン回路７３、Ｙサステイン回路７４、及びアドレス駆動回路７５を制御する。
【０００８】
電源モジュール７９は、ＡＣ電源電圧からＤＣ電源電圧（＋Ｖｓ）、Ｖａ、Ｖｃｃを生成してＰＤＰモジュール７１に供給する。ここで、電圧（＋Ｖｓ）は維持放電パルスを生成するための電圧であり、電圧Ｖａはアドレスパルスを生成するための電圧であり、電圧ＶｃｃはＰＤＰモジュール７１内の論理回路等を動作させるための電圧である。
【０００９】
図７においては、電源モジュール７９の構成として電圧（＋Ｖｓ）の生成に係る回路構成のみを図示している。電源モジュール７９は、入力整流回路８１、トランス８２、ダイオード回路８３、電圧検出器８４、容量（電解コンデンサ）Ｃ７２、電源制御回路（制御ＩＣ）８５、放電回路８６、及びスイッチング素子として機能するトランジスタＱ７１を有する。
【００１０】
入力整流回路８１は、ＡＣ電源８０に接続され、ＡＣ電源８０からのＡＣ電源電圧を整流する。トランス８２の一次巻線の一端が入力整流回路８１に接続されるとともに、一次巻線の他端がトランジスタＱ７１を介して入力整流回路８１に接続される。電源制御回路８５が、トランジスタＱ７１をオン／オフ制御することにより、トランス８２の一次巻線への電流の供給及び停止が制御され、二次巻線に交流電圧が発生する。このトランス８２の二次巻線に発生した交流電圧を、並列接続されたダイオードＤ７１、Ｄ７２からなるダイオード回路８３で整流し電解コンデンサＣ７２で平滑化して電圧（＋Ｖｓ）が生成され、出力端子より出力される。
【００１１】
電圧検出器８４は、出力電圧を検出し、検出結果を電源制御回路８５に供給する。電源制御回路８５は、電圧検出器８４からの検出結果に応じて、出力電圧が電圧（＋Ｖｓ）となるようにトランジスタＱ７１のオン／オフのデューティ比を制御する。例えば、電源制御回路８５は、出力電圧が電圧（＋Ｖｓ）より低い場合にはトランジスタＱ７１をオンする時間を長くするように制御し、出力電圧が電圧（＋Ｖｓ）より高い場合にはトランジスタＱ７１をオフする時間を長くするように制御する。放電回路８６は、電圧（＋Ｖｓ）の出力端をグランドに対して短絡し電荷を放電させるための回路である。
【００１２】
電源モジュール７９からＰＤＰモジュール７１に供給される電圧（＋Ｖｓ）は、Ｘサステイン回路７３に入力され、電圧／電流を検出するための電圧／電流検出器７７を介してＸサステイン回路７３の内部回路、ＤＣ／ＤＣコンバータ７８、及びＹサステイン回路７４に供給される。ＤＣ／ＤＣコンバータ７８は、入力される電圧（＋Ｖｓ）をチャージポンプ方式により電圧反転して電圧（−Ｖｓ）を生成し、Ｘサステイン回路７３の内部回路及びＹサステイン回路７４に供給する。
【００１３】
また、電源モジュール７９からＰＤＰモジュール７１に供給される電圧Ｖａは、Ｘサステイン回路７３を介してアドレス駆動回路７５に供給される。電源モジュール７９からＰＤＰモジュール７１に供給される電圧Ｖｃｃは、制御回路（ロジック回路）７６及びＸサステイン回路７３に供給されるとともに、Ｘサステイン回路７３を介してＹサステイン回路７４及びアドレス駆動回路７５に供給される。
【００１４】
上述のように、ＰＤＰモジュール７１内のＸサステイン回路７３において、電源モジュール７９から供給される電圧（＋Ｖｓ）を基に、負極性の維持放電パルスを発生させるのに必要な負の電圧（−Ｖｓ）を生成している。Ｘサステイン回路７３内のＤＣ／ＤＣコンバータ７８による負の電圧（−Ｖｓ）の生成は、入力される電圧（＋Ｖｓ）をチャージポンプ方式により電圧反転させて行っているため、変換効率が悪く、かつ電圧（−Ｖｓ）の生成回路に要する部品点数も多くコストを増大させていた。
【００１５】
本発明は、プラズマディスプレイパネルに印加する正極性及び負極性の維持放電パルスを発生するのに必要な正電圧及び負電圧を、回路構成を複雑化させることなくかつ効率良く生成できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
本発明のプラズマディスプレイ装置は、複数の電極が形成されたプラズマディスプレイパネルと、当該プラズマディスプレイパネルの電極に電圧値の絶対値が等しい正極性及び負極性の維持放電パルスを印加する駆動回路と、電源モジュールから供給される電圧を検出する第１の電圧検出回路とを有するプラズマディスプレイパネルモジュールと、電圧を入力するための上記プラズマディスプレイパネルモジュールの電圧入力端子に接続手段を介して電圧出力端子が接続され、ＡＣ電源電圧から上記プラズマディスプレイパネルモジュールに供給する電圧値の絶対値が等しい上記正極性の維持放電パルスの発生に必要な正電圧及び上記負極性の維持放電パルスの発生に必要な負電圧をそれぞれ生成して上記電圧出力端子より出力する電源モジュールとを備え、上記電源モジュールは、上記第１の電圧検出回路より供給される検出結果を用いて出力電圧に係るフィードバック制御を行うことを特徴とする。
本発明の電源モジュールは、プラズマディスプレイパネルモジュールの電圧入力端子に接続手段を介して電圧出力端子が電気的に接続され、ＡＣ電源電圧から上記プラズマディスプレイパネルモジュールに供給するＤＣ電源電圧を生成して上記電圧出力端子より出力する電源モジュールであって、上記プラズマディスプレイパネルモジュール内のプラズマディスプレイパネルの電極に印加される正極性の維持放電パルスの発生に必要な正電圧、及び上記正極性の維持放電パルスと電圧値の絶対値が等しい負極性の維持放電パルスの発生に必要な負電圧をそれぞれ生成し出力し、外部の第１の電圧検出回路より供給される検出結果を用いて出力電圧に係るフィードバック制御を行うことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ＡＣ電源電圧からプラズマディスプレイパネルモジュールに供給するＤＣ電源電圧を生成して出力する電源モジュールで、正極性の維持放電パルスの発生に必要な正電圧に加えて負極性の維持放電パルスの発生に必要な負電圧を生成し出力することで、回路構成を複雑化させることなくかつ効率良く正電圧及び負電圧を生成し出力することができる。また、プラズマディスプレイパネルモジュールに設けた第１の電圧検出回路より供給される検出結果を用いて、電源モジュールの出力電圧に係るフィードバック制御を行うことで、電源モジュールから供給される電圧の変動を抑制できるとともに、効率良く制御を行うことが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
図１は、本発明の一実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。本実施形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）モジュール１０及び電源モジュール（ＰＳＵ）２０を有する。ＰＤＰモジュール１０と電源モジュール２０とは、コネクタ、ケーブル等の接続手段３０を介して電気的に接続される。
【００２０】
ＰＤＰモジュール１０は、プラズマディスプレイパネル１１、Ｘサステイン回路１２、スキャン回路（スキャンドライバ）１３、Ｙサステイン回路１４、アドレス駆動回路１５、及び制御回路（ロジック回路）１６を有する。
【００２１】
Ｘサステイン回路１２は、維持放電を繰り返す回路からなり、Ｘ電極（維持電極）Ｘ１、Ｘ２、…に所定の電圧を供給する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。なお、Ｘ電極Ｘｉは、一端がＸサステイン回路１２に共通接続されている。
【００２２】
スキャン回路１３は、線順次走査して表示すべき行を選択する回路からなり、Ｙサステイン回路１４は、維持放電を繰り返す回路からなる。スキャン回路１３及びＹサステイン回路１４により、複数のＹ電極（走査電極）Ｙ１、Ｙ２、…に所定の電圧が供給される。具体的には、スキャン回路１３は、Ｙ電極Ｙ１、Ｙ２、…にそれぞれ対応する複数のスイッチが設けられており、アドレス期間においてＹ電極Ｙ１、Ｙ２、…にスキャンパルスが順に印加され、サステイン期間においてＹサステイン回路１４からの維持放電パルスが全Ｙ電極Ｙ１、Ｙ２、…に同時に印加されるよう動作する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。
【００２３】
アドレス駆動回路１５は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【００２４】
制御回路１６は、外部から入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号などに基づいて制御信号を生成する。制御回路１６は、生成した制御信号をＸサステイン回路１２、スキャン回路１３、Ｙサステイン回路１４、及びアドレス駆動回路１５に供給し、これら回路１２〜１５を制御する。
【００２５】
プラズマディスプレイパネル１１では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。すなわち、Ｙ電極Ｙｉ及びＸ電極Ｘｉは互いに平行に配置され、アドレス電極ＡｊはＹ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。
【００２６】
セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。なお、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉによりセルが形成されるとともに、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘ（ｉ＋１）によりセルが形成される場合もある。
【００２７】
このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１１は２次元配列された複数の画素の点灯により画像を表示する。スキャン回路１３とアドレス駆動回路１５によりどこのセルを点灯させるかを決め、Ｘサステイン回路１２とＹサステイン回路１４により繰り返し放電を行うことによって表示動作が行われる。
【００２８】
電源モジュール２０は、ＡＣ電源２１より供給されるＡＣ電源電圧からＤＣ電源電圧を生成し、生成したＤＣ電源電圧を接続手段３０を介してＰＤＰモジュール１０に供給する。詳細は後述するが、本実施形態では、電源モジュール２０は、ＡＣ電源電圧を基に少なくとも、正極性の維持放電パルスを発生するのに必要な正の電圧（＋Ｖｓ）、負極性の維持放電パルスを発生するのに必要な負の電圧（−Ｖｓ）、アドレスパルスを発生させるのに必要な電圧Ｖａ、及びＰＤＰモジュール１０内の論理回路等を動作させるための電圧Ｖｃｃを生成して出力する。
【００２９】
図２は、図１に示したプラズマディスプレイ装置の駆動波形の一例を示す図である。画像は、図２に示すフレームｆｋ−１、ｆｋ、ｆｋ＋１等のような時系列の複数のフレームｆ（添え字は表示順位を表す。）で構成される。
【００３０】
画像表示においては、各画素単位での２値の点灯制御によって階調再現を行うため、各フレームｆを例えば８個のサブフレームｓｆ１、ｓｆ２、ｓｆ３、ｓｆ４、ｓｆ５、ｓｆ６、ｓｆ７、ｓｆ８に分割する。サブフレームｓｆ１〜ｓｆ８は、輝度の相対比率が例えばおよそ１：２：４：８：１６：３２：６４：１２８となるように重み付けされ、各サブフレームｓｆ１〜ｓｆ８の点灯維持放電回数が設定される。
【００３１】
各サブフレームｓｆ１〜ｓｆ８にそれぞれ割り当てられるサブフレーム期間Ｔｓｆは、リセット期間ＴＲ、アドレス期間ＴＡ、及びサステイン（維持放電）期間ＴＳにより構成される。リセット期間ＴＲでは、セルＣｉｊの初期化を行う。リセット期間ＴＲにおいては、Ｙ電極Ｙｉに正極性の鈍波（正の傾斜を持つ波形）Ｐｒ１を一斉に印加して壁電荷を形成し、続いて負極性の鈍波（負の傾斜を持つ波形）Ｐｒ２を一斉に印加してセルＣｉｊの壁電荷量を調節する。
【００３２】
アドレス期間ＴＡでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間の放電、並びにそれに伴うＸ電極Ｘｉ及びＹ電極Ｙｉ間の放電により各セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１、Ｙ２、Ｙ３、…等に順次スキャンパルスＰｙを印加し、そのスキャンパルスＰｙに対応してアドレス電極ＡｊにアドレスパルスＰａを印加することにより、アドレス電極Ａｊ及びＹ電極Ｙｉ間に放電が生じる。この放電により、Ｘ電極Ｘｉ及びＹ電極Ｙｉに壁電荷が形成され、所望のセルＣｉｊの発光又は非発光を選択することができる。
【００３３】
サステイン期間ＴＳでは、選択されたセルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間で維持放電を行い、発光を行う。サステイン期間ＴＳにおいては、Ｘ電極Ｘｉ及びＹ電極Ｙｉに同様のタイミングで極性の異なる維持放電パルスＰｓｐ、Ｐｓｎを印加する。すなわち、Ｘ電極Ｘｉに正の電圧（＋Ｖｓ）の維持放電パルスＰｓｐを印加するとき、Ｙ電極Ｙｉにその逆相の負の電圧（−Ｖｓ）の維持放電パルスＰｓｎを印加し、同様にＹ電極Ｙｉに正の電圧（＋Ｖｓ）の維持放電パルスＰｓｐを印加するとき、Ｘ電極Ｘｉにその逆相の負の電圧（−Ｖｓ）の維持放電パルスＰｓｎを印加する。これにより、Ｘ電極Ｘｉに印加された維持放電パルスＰｓｐ（Ｐｓｎ）とＹ電極Ｙｉに印加された維持放電パルスＰｓｎ（Ｐｓｐ）との電位差を利用して、アドレス期間ＴＡにおいて壁電荷が形成されたセルで放電が生じ、セルが発光する。
【００３４】
なお、図２に示した駆動波形は一例であって、これに限定されるものではなく、種々の変更が可能である。
【００３５】
図３は、本実施形態における電源モジュール２０の構成例及び生成される電圧の供給について説明するための図である。図３においては、電源モジュール２０の構成として正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）の生成に係る回路構成のみを図示しているが、電源モジュール２０では電圧Ｖａ及び電圧Ｖｃｃも生成される。なお、この図３において、図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付している。
【００３６】
電源モジュール２０は、入力整流回路３１、トランス３２、電圧検出器３３、電源制御回路（制御ＩＣ）３４、放電回路３５、ダイオードＤ３１、Ｄ３２、容量（電解コンデンサ）Ｃ３１、Ｃ３２、及びスイッチング素子として機能するトランジスタＱ３１を有する。
【００３７】
入力整流回路３１は、ＡＣ電源電圧を供給するＡＣ電源２１に接続され、ＡＣ電源電圧を整流し出力する。トランス３２の一次巻線の一端が入力整流回路３１に接続されるとともに、一次巻線の他端がトランジスタＱ３１を介して入力整流回路３１に接続される。トランジスタＱ３１は、ゲートが電源制御回路３４に対して接続されており、電源制御回路３４によってオン／オフ制御される。
【００３８】
トランス３２の二次巻線は、その中点がグランド（ＧＮＤ）に接続されてグランド電位としている。すなわち、トランス３２の二次巻線において、二次巻線の一端からグランド電位とした位置までの巻き数と、二次巻線の他端からグランド電位とした位置までの巻き数は同じである。
【００３９】
トランス３２の二次巻線の一端は、ダイオードＤ３１のアノードに接続され、ダイオードＤ３１のカソードは、正の電圧（＋Ｖｓ）を出力するための出力端子３６に接続される。ダイオードＤ３１のカソード及び出力端子３６の相互接続点とグランドとの間に電解コンデンサＣ３１が接続される。
【００４０】
また、トランス３２の二次巻線の他端は、ダイオードＤ３２のカソードに接続され、ダイオードＤ３２のアノードは、負の電圧（−Ｖｓ）を出力するための出力端子３７に接続される。ダイオードＤ３２のアノード及び出力端子３７の相互接続点とグランドとの間に電解コンデンサＣ３２が接続される。
【００４１】
ダイオードＤ３１及び電解コンデンサＣ３１により正の電圧（＋Ｖｓ）に係る出力整流回路が構成され、ダイオードＤ３２及び電解コンデンサＣ３２により負の電圧（−Ｖｓ）に係る出力整流回路が構成される。なお、図３に示したダイオードとコンデンサからなる出力整流回路の構成は一例であり、これに限定されるものではない。
【００４２】
電圧検出器３３は、ダイオードＤ３１のカソード及び出力端子３６の相互接続点とグランドとの間に接続され、グランド電位に対する相互接続点の電位、すなわち正の電圧（＋Ｖｓ）に係る出力整流回路の出力電圧を検出する。また、電圧検出器３３は、検出結果を電源制御回路３４に供給する。
【００４３】
電源制御回路３４は、電圧検出器３３による検出結果に基づいて、出力整流回路の出力電圧が所望の電圧となるように、トランジスタＱ３１をオン／オフ制御する。放電回路３５は、蓄積された電荷を放電させるためのものであり、出力端子３６と出力端子３７との間に接続される。放電回路３５は、例えば出力端子３６と出力端子３７との間に直列接続された抵抗とスイッチとからなる。
【００４４】
ＡＣ電源２１から供給されるＡＣ電源電圧は、入力整流回路３１で整流され出力される。トランジスタＱ３１が電源制御回路３４によりオン／オフ制御されることで、トランス３２の一次巻線への電流の供給及び停止が制御され、二次巻線に交流電圧が発生する。この二次巻線に発生した交流電圧を、出力整流回路を構成するダイオードＤ３１で整流し電解コンデンサＣ３１で平滑化して出力端子３６より出力するとともに、別の出力整流回路を構成するダイオードＤ３２で整流し電解コンデンサＣ３２で平滑化して出力端子３７より出力する。
【００４５】
ここで、上述したようにトランス３２の二次巻線はその中点をグランド電位としているので、二次巻線の一端側に接続されたダイオードＤ３１及び電解コンデンサＣ３１で構成された出力整流回路の出力電圧が（＋Ｖｓ）であると、二次巻線の他端側に接続されたダイオードＤ３２及び電解コンデンサＣ３２で構成された出力整流回路の出力電圧は（−Ｖｓ）である。したがって、図３に示した回路によれば、出力端子３６及び出力端子３７からは、電圧値の絶対値が等しく極性の異なる電圧が出力される。
【００４６】
また、ダイオードＤ３１及び電解コンデンサＣ３１で構成される出力整流回路の出力電圧が電圧検出器３３により検出され、その検出結果が電源制御回路３４に供給される。なお、電圧検出器３３から電源制御回路３４に供給される検出結果は、出力電圧そのものの値であっても良いし、所望の電圧（＋Ｖｓ）との差分値であっても良い。
【００４７】
電源制御回路３４は、電圧検出器３３から供給される検出結果に応じて、ダイオードＤ３１及び電解コンデンサＣ３１で構成される出力整流回路の出力電圧に係るフィードバック制御を行い、出力電圧が所望の電圧（＋Ｖｓ）となるようにトランジスタＱ３１のオン／オフのデューティ比を制御する。例えば、電源制御回路３４は、出力電圧が電圧（＋Ｖｓ）より低い場合にはトランジスタＱ３１をオンする時間を長くする、すなわちオンのデューティ比を高くするように制御し、出力電圧が電圧（＋Ｖｓ）より高い場合にはトランジスタＱ３１をオフする時間を長くする、すなわちオンのデューティ比を低くするように制御する。
【００４８】
本実施形態では、図３に示すように正の電圧（＋Ｖｓ）に係る出力整流回路の出力電圧を電圧検出器３３により検出し、その結果に基づいて出力電圧が所望の電圧（＋Ｖｓ）となるように電源制御回路３４によりトランジスタＱ３１のオン／オフ制御を行う。すなわち、図３に示した例では、生成される正の電圧（＋Ｖｓ）のみに基づいて出力電圧に係るフィードバック制御を行っている。
【００４９】
ここで、正の電圧（＋Ｖｓ）に係る負荷と負の電圧（−Ｖｓ）に係る負荷とは、ほぼ同じであるので、上述のように正の電圧（＋Ｖｓ）のみに基づいて出力電圧に係るフィードバック制御を行っても、良好な精度で負の電圧（−Ｖｓ）の生成が可能である。なお、負の電圧（−Ｖｓ）に係る出力整流回路の出力電圧を検出するように電圧検出器を設け、生成される負の電圧（−Ｖｓ）のみに基づいて出力電圧に係るフィードバック制御を行うようにしても同様な効果を得ることができる。すなわち、生成される正の電圧（＋Ｖｓ）又は負の電圧（−Ｖｓ）の一方のみに基づいて出力電圧に係るフィードバック制御を行うことで他方も良好な精度での電圧生成を実現でき、コスト低減を図ることができる。なお、生成される正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）の両方に基づいて出力電圧に係るフィードバック制御を行うようにしても良い。
【００５０】
電源モジュール２０で生成された各電圧（＋Ｖｓ）、（−Ｖｓ）、Ｖａ、Ｖｃｃは出力端子３６、３７、３８、３９より出力される。電源モジュール２０の出力端子３６〜３９とＰＤＰモジュール１０の電圧入力端子とは、コネクタやケーブル等の接続手段３０で接続されており、電源モジュール２０より出力された電圧（＋Ｖｓ）、（−Ｖｓ）、Ｖａ、ＶｃｃはＰＤＰモジュール１０に供給される。
【００５１】
電源モジュール２０からＰＤＰモジュール１０に供給される正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）は、Ｘサステイン回路１２に入力されるとともに、Ｘサステイン回路１２を介してＹサステイン回路１４・スキャン回路１３に入力される。なお、ＰＤＰモジュール１０に供給される正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）をＸサステイン回路１２を介さずにＹサステイン回路１４・スキャン回路１３に入力するようにしても良い。
【００５２】
また、ＰＤＰモジュール１０には、ＰＤＰでの維持放電パルスによるガス放電に要する電荷供給のために、正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）の各供給ラインに電解コンデンサＣ３６、Ｃ３７を設けている。このＰＤＰモジュール１０の電解コンデンサＣ３６、Ｃ３７の容量を、電源モジュール２０側の対応する電解コンデンサの容量よりも大きくすることで、電源モジュール２０の出力電圧の変化を抑制し、急激な出力変動によりトランス３２等から発生する音を低減することができる。
【００５３】
電源モジュール２０からＰＤＰモジュール１０に供給される電圧Ｖａは、Ｘサステイン回路１２を介してアドレス駆動回路１５に入力される。また、電源モジュール２０からＰＤＰモジュール１０に供給される電圧Ｖｃｃは、Ｘサステイン回路１２及び制御回路（ロジック回路）１６に入力されるとともに、Ｘサステイン回路１２を介してＹサステイン回路１４・スキャン回路１３及びアドレス駆動回路１５に入力される。
【００５４】
本実施形態によれば、トランス３２の二次巻線の中点をグランド電位として、正の電圧（＋Ｖｓ）を生成する回路を構成するとともに、それと同様の回路構成で負の電圧（−Ｖｓ）を生成する回路を構成することで、電圧値の絶対値が等しく極性の異なる電圧を生成し出力することができる。ここで、図７に示したように電源モジュールは、トランス、ダイオード及び電解コンデンサで構成され、ＡＣ電源電圧から正の電圧（＋Ｖｓ）を生成する電圧（＋Ｖｓ）生成用のコンバータを備えていたので、このトランスの構成を変更するなどの僅かなコスト上昇で正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）を生成することが可能となる。また、ＰＤＰモジュール１０側（例えばＸサステイン回路１２内）での電圧変換等を行う必要がなく、ＰＤＰモジュール１０側での損失がなくなり、従来よりも効率良く正の電圧（＋Ｖｓ）及び負の電圧（−Ｖｓ）を生成することが可能となる。
【００５５】
また、図７に示した構成では、電源モジュールで生成される電圧（＋Ｖｓ）を用いて、ＰＤＰモジュールにおける電圧（−Ｖｓ）での駆動も行われるため出力整流回路には並列接続したダイオード回路を用いていたが、本実施形態では電圧（＋Ｖｓ）での駆動と電圧（−Ｖｓ）での駆動は明確に区別されるので並列接続されていたダイオードをそれぞれの出力整流回路に分ければ良いのでダイオードの数も増加することはない。
【００５６】
図４（Ａ）、（Ｂ）は、本実施形態におけるサステイン回路１２、１４の構成例を示す回路図である。図４（Ａ）には、一例としてＸサステイン回路１２の構成例を図示しているが、Ｙサステイン回路１４も同様に構成される。サステイン回路は、Ｘ電極Ｘｉ、Ｙ電極Ｙｉに維持放電パルスＰｓｐ、Ｐｓｎを印加するための回路である。
【００５７】
図４（Ａ）において、パネル容量ＣＰ４１は、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間の容量であり、表示手段となる容量性負荷に相当する。トランジスタＱ４１、Ｑ４２、Ｑ４３、及びＱ４４は、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）であり、それぞれがスイッチング素子として機能する。
【００５８】
トランジスタＱ４１は、ドレインがグランド（ＧＮＤ）に接続され、ソースがダイオードＤ４１のアノードに接続される。トランジスタＱ４２は、ドレインがダイオードＤ４２のカソードに接続され、ソースがグランドに接続される。コイルＬ４１は、ダイオードＤ４１のカソード及びダイオードＤ４２のアノードの相互接続点と、パネル容量ＣＰ４１の一方の電極（Ｘ電極）との間に接続される。
【００５９】
ダイオードＤ４３及びＤ４４は、第１電圧ＣＰＳＨ及び第２電圧ＣＰＳＬの間に直列に接続され、ダイオードＤ４３及びＤ４４の相互接続点が、ダイオードＤ４１及びＤ４２の相互接続点に接続される。
これらコイルＬ４１、トランジスタＱ４１、Ｑ４２、及びダイオードＤ４１〜Ｄ４４により電力回収回路が構成されている。
【００６０】
トランジスタＱ４３は、ドレインが第１電圧ＣＰＳＨに接続され、ソースがパネル容量ＣＰ４１のＸ電極に接続される。トランジスタＱ４４は、ドレインがパネル容量ＣＰ４１のＸ電極に接続され、ソースが第２電圧ＣＰＳＬに接続される。
【００６１】
ここで、第１電圧ＣＰＳＨは、電源モジュール２０より供給される正の電圧（＋Ｖｓ）であり、第２電圧ＣＰＳＬは、電源モジュール２０より供給される負の電圧（−Ｖｓ）である。なお、特定の期間においては、正の電圧（＋Ｖｓ）に電圧Ｖｅを重畳した電圧が第１電圧ＣＰＳＨとして供給される場合や、同様に負の電圧（−Ｖｓ）に電圧（−Ｖｅ）を重畳した電圧が第２電圧ＣＰＳＬとして供給される場合もあり得るが、以下の説明では第１電圧ＣＰＳＨは正の電圧（＋Ｖｓ）であり、第２電圧ＣＰＳＬは負の電圧（−Ｖｓ）であるとする。
【００６２】
トランジスタＱ４１〜Ｑ４４は、ゲートに制御信号がそれぞれ供給されており、その制御信号によってスイッチング素子としてオン／オフ制御される。
パネル容量ＣＰ４１のＸ電極に第１電圧ＣＰＳＨを印加するとき、すなわち正の電圧（＋Ｖｓ）を印加する場合には、まず、トランジスタＱ４１をオンにし、他のトランジスタＱ４２〜Ｑ４４はオフとする。これにより、パネル容量ＣＰ４１とコイルＬ４１のＬＣ共振によって、回収されていた電力（電荷）が放出され、パネル容量ＣＰ４１のＸ電極の電圧は第１電圧ＣＰＳＨに向かって上昇する。その後、トランジスタＱ４３をオンにし、トランジスタＱ４１をオフにすると、パネル容量ＣＰ４１のＸ電極の電圧は、第１電圧ＣＰＳＨにクランプされ、以降第１電圧ＣＰＳＨが維持される。そして、トランジスタＱ４３をオフにする。
【００６３】
次に、パネル容量ＣＰ４１のＸ電極に第２電圧ＣＰＳＬを印加するとき、すなわち負の電圧（−Ｖｓ）を印加する場合には、まず、トランジスタＱ４２をオンにし、他のトランジスタＱ４１、Ｑ４３、及びＱ４４はオフとする。これにより、パネル容量ＣＰ４１の電力（パネル容量ＣＰ４１に充電されていた電荷）が、パネル容量ＣＰ４１とコイルＬ４１のＬＣ共振によって回収され、パネル容量ＣＰ４１のＸ電極の電圧は第１電圧ＣＰＳＨから第２電圧ＣＰＳＬに向かって下降する。その後、トランジスタＱ４４をオンにし、トランジスタＱ４２をオフにすると、パネル容量ＣＰ４１のＸ電極の電圧は、第２電圧ＣＰＳＬにクランプされ、維持される。そして、トランジスタＱ４４をオフにする。
【００６４】
以上のようにして、各トランジスタＱ４１〜Ｑ４４をオン／オフ制御することで、パネル容量ＣＰ４１のＸ電極に対して、正及び負の維持放電パルスＰｓｐ、Ｐｓｎが印加される。
【００６５】
なお、図４（Ａ）に示した例では、ＭＯＳ電界効果トランジスタＱ４１〜Ｑ４４をスイッチング素子として用いているが、ＭＯＳ電界効果トランジスタに代えて、図４（Ｂ）に示すようなＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｑ４５を用いたスイッチング回路４１を用いても良い。ただし、ＩＧＢＴ（Ｑ４５）を用いる場合には、そのコレクタとエミッタ間にダイオードＤ４５が接続される。
【００６６】
図５（Ａ）、（Ｂ）は、本実施形態におけるサステイン回路１２、１４の他の構成例を示す回路図である。図５（Ａ）においても、一例としてＸサステイン回路１２の構成例を図示しているが、Ｙサステイン回路１４も同様に構成される。図５（Ａ）に示すサステイン回路は、図４（Ａ）に示したサステイン回路における電力回収回路のスイッチ部（トランジスタＱ４１、Ｑ４２及びダイオードＤ４１、Ｄ４２に対応）を双方向スイッチとなるよう構成したものである。
【００６７】
図５（Ａ）において、パネル容量ＣＰ５１は、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間の容量であり、トランジスタＱ５１、Ｑ５２、Ｑ５３、及びＱ５４は、ＭＯＳ電界効果トランジスタである。
【００６８】
トランジスタＱ５１は、ドレインがグランド（ＧＮＤ）に接続され、ソースがトランジスタＱ５２のソースに接続される。コイルＬ５１は、トランジスタＱ５２のドレインとパネル容量ＣＰ５１の一方の電極（Ｘ電極）との間に接続される。ダイオードＤ５１及びＤ５２は、第１電圧ＣＰＳＨ及び第２電圧ＣＰＳＬの間に直列に接続され、ダイオードＤ５１及びＤ５２の相互接続点が、トランジスタＱ５２のドレインとコイルＬ５１の相互接続点に接続される。これらコイルＬ５１、トランジスタＱ５１、Ｑ５２、及びダイオードＤ５１、Ｄ５２により電力回収回路が構成される。
【００６９】
トランジスタＱ５３は、ドレインが第１電圧ＣＰＳＨに接続され、ソースがパネル容量ＣＰ５１のＸ電極に接続される。トランジスタＱ５４は、ドレインがパネル容量ＣＰ５１のＸ電極に接続され、ソースが第２電圧ＣＰＳＬに接続される。
【００７０】
トランジスタＱ５１〜Ｑ５４は、ゲートに制御信号がそれぞれ供給されており、その制御信号によってオン／オフ制御される。なお、図５（Ａ）に示すように、トランジスタＱ５１とＱ５２については、ゲートに同じ制御信号を供給して共通に駆動することが可能である。
【００７１】
図５（Ａ）に示すサステイン回路は、電力回収回路のスイッチ部を双方向とした点が異なるだけで、その動作は図４（Ａ）に示したサステイン回路と同様であるので、動作についての説明は省略する。
【００７２】
なお、図４（Ａ）に示した例と同様に、ＭＯＳ電界効果トランジスタＱ５１〜Ｑ５４に代えて、図４（Ｂ）に示したようなＩＧＢＴを用いたスイッチング回路を用いても良い。
また、図５（Ａ）に示した例では、トランジスタＱ５１、Ｑ５２のソース（エミッタ）同士を接続することにより双方向スイッチを構成するようにしているが、図５（Ｂ）に示すようにトランジスタＱ５１、Ｑ５２にそれぞれ相当するトランジスタＱ５５、Ｑ５６のドレイン（コレクタ）同士を接続することにより双方向スイッチを構成するようにしても良い。この場合には、トランジスタＱ５５、Ｑ５６は、それぞれの制御信号がゲートに供給され、独立して駆動制御される。なお、図５（Ｂ）においては図示していないが、トランジスタＱ５５のソースはグランドに接続され、トランジスタＱ５６のソースはコイルＬ５１に接続される。
【００７３】
上述した説明では、電源モジュール２０内に電圧検出器３３を設けて出力電圧（＋Ｖｓ、−Ｖｓ）に係るフィードバック制御を行うようにしているが、図６（Ａ）、（Ｂ）に示すようにＰＤＰモジュール１０内に電圧検出器を設けて、その検出結果に基づいて電源モジュール２０の出力電圧（＋Ｖｓ、−Ｖｓ）に係るフィードバック制御を行うようにしても良い。図６（Ｂ）に示すように直接電源モジュール２０に電圧の検出結果ＶＳＫを返しサステイン回路１２の動作に同期して電源モジュール２０内での電源のスイッチングを制御することで、表示負荷変動による電源ラインの電圧変動を最小限にすることが可能である。また、図６（Ａ）に示すような構成では電源モジュール２０内での従来のフィードバック制御に加えて、ロジック回路１６からのフィードバックを加えることで電源個々のバラツキによる電圧変動を抑えることが可能である。更に、これら図６（Ａ）、（Ｂ）に示すものを組み合わせることで効率よく制御することが可能となる。
【００７４】
例えば、ＰＤＰモジュール１０内のＰＤＰ１１により表示する画像に応じて負荷が変動するので、それに伴って電源モジュール２０の出力電圧も変動することが考えられる。それに対して、ＰＤＰモジュール１０内に電圧検出器を設けＰＤＰモジュール１０における負荷変動に応じて出力電圧（＋Ｖｓ、−Ｖｓ）に係るフィードバック制御を行うことで、電源モジュール２０の出力電圧の変動を緩和することが可能となる。
【００７５】
なお、図６（Ａ）、（Ｂ）においては、ＰＤＰモジュール１０のＸサステイン回路１２内に、正の電圧（＋Ｖｓ）を検出する電圧検出器６１、６３を設けた場合を一例として、その構成を概略的に示しているが、これに限らず種々の変更が可能である。
【００７６】
ＰＤＰモジュール１０内に電圧検出器を設ける場合には、図６（Ａ）に示すように電圧検出器６１での検出結果ＶＳＫを制御回路１６内のＭＰＵ６２に供給し、ＭＰＵ６２が検出結果ＶＳＫに応じた電圧制御信号ＶＲＳを生成する。この電圧制御信号ＶＲＳを電源モジュール２０に供給することにより、電圧制御信号ＶＲＳに基づいて電源制御回路３４によりトランジスタＱ３１のオン/オフ制御を行い、フィードバック制御を行うようにしても良い。
【００７７】
また、図６（Ｂ）に示すように、電圧検出器６３での検出結果ＶＳＫを電源モジュール２０に直接供給して、検出結果ＶＳＫに基づいて電源制御回路３４によりトランジスタＱ３１のオン/オフ制御を行い、フィードバック制御を行うようにしても良い。この場合には、図６（Ａ）に示した構成と比較してフィードバック長を短くすることができる。
【００７８】
また、一般に、プラズマディスプレイパネルは、パネルによって動作マージンにバラツキがあり、電圧（＋Ｖｓ、−Ｖｓ）の適切値は異なる。そこで、図６（Ａ）、（Ｂ）に示した構成を利用して、電圧モジュール２０より出力する出力電圧（＋Ｖｓ、−Ｖｓ）を任意に制御できる出力電圧調整機能をＰＤＰモジュール１０に持たせ、パネルの駆動マージンに応じて電圧モジュール２０の出力電圧（＋Ｖｓ、−Ｖｓ）を自動調整できるようにしても良い。
例えば、図６（Ａ）に示す構成を利用して電圧モジュール２０の出力電圧（＋Ｖｓ、−Ｖｓ）を調整する場合には、パネルの駆動マージンの測定結果をＭＰＵ６２に格納し、それに基づいて電圧制御信号ＶＲＳにより出力電圧（＋Ｖｓ、−Ｖｓ）を適切に設定すれば良い。
【００７９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。
【図２】図１に示したプラズマディスプレイ装置の駆動波形の一例を示す図である。
【図３】本実施形態における電源モジュールの構成例を示す図である。
【図４】本実施形態におけるサステイン回路の構成例を示す図である。
【図５】本実施形態におけるサステイン回路の他の構成例を示す図である。
【図６】電源モジュールの出力電圧に係るフィードバック制御を行うための他の構成例を示す図である。
【図７】正極性及び負極性の維持放電パルスを印加することにより維持放電を行うプラズマディスプレイ装置の一例を示す図である。
【符号の説明】
【００８１】
１０  プラズマディスプレイパネルモジュール
１１  プラズマディスプレイパネル
１２  Ｘサステイン回路
１３  スキャン回路
１４  Ｙサステイン回路
１５  アドレス駆動回路
１６  制御回路（ロジック回路）
２０  電源モジュール
２１  ＡＣ電源
３０  接続手段
３１  整流回路
３２  トランス
３３  電圧検出器
３４  制御ＩＣ（電源制御回路）
３５  放電回路
Ｄ３１、Ｄ３２  ダイオード
Ｃ３１、Ｃ３２  コンデンサ
【図１】
2008145881.tif 000003
【図２】
2008145881.tif 000004
【図３】
2008145881.tif 000005
【図４】
2008145881.tif 000006
【図５】
2008145881.tif 000007
【図６】
2008145881.tif 000008
【図７】
2008145881.tif 000009