(57)【要約】【課題】駆動回路の負荷を削減し、複数の画素部を独立して制御する。【解決手段】マトリックス状の画素が配置され、水平信号と垂直信号で駆動し上記画素で検出された光画像信号を電気信号に変換して画素信号を取り出する固体撮像装置において、少なくとも２個に分割した画素部と、上記分割した画素部にそれぞれ配置された水平信号線および垂直信号線と、上記水平信号線および垂直信号線の少なくとも一方の両端に設けられ駆動するドライバ回路と、上記垂直信号線を選択し、上記画素部の画素信号を独立に読み出すカラム選択回路と、上記ドライバ回路とカラム選択回路が同期して動作するためにタイミング信号を供給するタイミング発生回路とを有し、高速動作するともに任意の画素部を独立して制御して画素信号を読出す。【選択図】図１
2008160438.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に画素が配置され、水平信号と垂直信号で駆動し上記画素で検出された光画像信号を電気信号に変換して画素信号を取り出す固体撮像装置において、
少なくとも２個に分割した画素部と、
上記分割した画素部にそれぞれ配置された水平信号線および垂直信号線と、
上記水平信号線および垂直信号線の少なくとも一方の両端に設けられ駆動するドライバ回路と、
上記垂直信号線を選択し、上記画素部の画素信号を独立に読み出すカラム選択回路と、
上記ドライバ回路とカラム選択回路が同期して動作するためにタイミング信号を供給するタイミング発生回路と
を有する
固体撮像装置。
【請求項２】
上記分割された画素部の画素信号は、それぞれ独立に読み出される
請求項１記載の固体撮像装置。
【請求項３】
上記分割された画素部は、画素間引き読み出しモードと全画素読み出しモードの設定が独立して行われる
請求項１記載の固体撮像装置。
【請求項４】
上記分割された画素部は、低フレームレートと高フレームレートの設定が独立して行われる
請求項１記載の固体撮像装置。
【請求項５】
上記分割された画素部の画素信号は、独立して画素部が部分切り出されて読み出しされる
請求項１記載の固体撮像装置。
【請求項６】
上記分割された画素部は、画素間引きモードと全画素モード、低フレームレートと高フレームレート、独立して画像の部分切出し表示するモードが組み合わされて、上記分割された画素部ごとにそれぞれ独立して設定される
請求項１記載の固体撮像装置。
【請求項７】
光画像信号を電気信号に変換する画素がマトリックス状に配列された第１の画素部と、
上記第１の画素部の画素が水平信号線に接続され、該水平信号線の両端に接続されて駆動する第１の水平駆動回路と、
上記第１の画素部の画素が垂直信号線に接続され、該垂直方向に駆動する第１の垂直駆動回路と、
光画像信号を電気信号に変換する画素がマトリックス状に配列された第２の画素部と、
上記第２の画素部の画素が水平信号線に接続され、該水平信号線の両端に接続されて駆動する第２の水平駆動回路と、
上記第２の画素部の画素が垂直信号線に接続され、該垂直方向に駆動する第２の垂直駆動回路と、
上記第１と第２の水平駆動回路と上記第１と第２の垂直駆動回路のタイミング動作を制御するタイミング発生回路と、
上記第１と第２の垂直駆動回路または上記第１と第２の水平駆動回路を独立に制御し、上記第１または第２の画素部の画素から検出した画素信号を上記第１と第２の垂直線を介して独立に読み出す制御部と
を有する
固体撮像装置。
【請求項８】
上記分割された画素部の画素信号は、それぞれ独立に読み出される
請求項７記載の固体撮像装置。
【請求項９】
上記分割された画素部は、画素間引き読み出しモードと全画素読み出しモードの設定が独立して行われる
請求項７記載の固体撮像装置。
【請求項１０】
上記分割された画素部は、低フレームレートと高フレームレートの設定が独立して行われる
請求項７記載の固体撮像装置。
【請求項１１】
上記分割された画素部の画素信号は、独立して画素部が部分切り出されて読み出しされる
請求項７記載の固体撮像装置。
【請求項１２】
上記分割された画素部は、画素間引きモードと全画素モード、低フレームレートと高フレームレート、独立して画像の部分切出し表示するモードが組み合わされて、上記分割された画素部ごとにそれぞれ独立して設定される
請求項７記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の画素領域の負荷を軽減し、高速読出しすると共に特定の画素領域の動作モードを制御して消費電力を削減する固体撮像装置に関する。
【背景技術】
【０００２】
図７にカラムＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；相関二重サンプリング）型ＣＭＯＳイメージセンサを用いた従来例の固体撮像装置３００の概略ブロック構成を示す。
固体撮像装置３００は、タイミング発生回路３１１、行デコーダ・ドライバ回路３１２、画素部（画素エリア）３１３、カラム選択回路３１６、水平転送回路３１７、ＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ；アナログ・フロント・エンド）回路３１８で構成されている。
【０００３】
固体撮像装置３００のセンサ（固体撮像素子）外部からこのタイミング発生回路３１１に、垂直同期信号、水平同期信号、センサ駆動用クロック、センサリセット用信号、シリアル通信等を入力する。タイミング発生回路３１１はこれらの入力信号により、行デコーダ・ドライバ回路３１２、水平転送回路３１７、カラム選択回路１６、ＡＦＥ回路３１８を駆動するためのタイミング信号を生成する。
行デコーダ・ドライバ回路３１２は、タイミング発生回路３１１から行情報を受け取り、行情報で指定した行に接続された画素駆動信号のみを駆動する。
各画素は、図７の画素部（画素エリア）３１３に行列（マトリックス）状に配置されている。
【０００４】
画素の単位セルは、例えばＰＤ（光検出ダイオード）、リセットトランジスタ、転送用トランジスタ、増幅用トランジスタなどで構成されている。
この画素の単位セルから出力された電気信号により、リセット期間とトランスファ期間に垂直信号ライン（信号線）から出力された信号の差が画像出力信号となり、後段回路で信号処理される。
【０００５】
カラム選択回路３１６でタイミング発生回路３１１から出力されるカラム駆動信号（Ｄ）により、画素部の指定行の各画素のＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｕｓｉｏｎ）から出力される電位レベル（Ｅ）をサンプルホールドする。
水平転送回路３１７でタイミング発生回路３１１から出力される水平転送信号により、カラム選択回路３１６でサンプルホールドされた各画素のＦＤ電位レベル（電荷）を順次ＡＦＥ回路３１８へ転送する。
ＡＦＥ回路３１８でタイミング発生回路３１１から出力されるＡＦＥ駆動信号により、水平転送回路３１７から出力される画素信号を増幅し、アナログ処理してセンサ外部へ出力する。
【０００６】
画素駆動回路（制御部）は、タイミング発生回路３１１、行デコーダ・ドライバ回路３１２で構成されている。
タイミング発生回路３１１で、リード用行アドレス情報、シャッタ用行アドレス情報１〜ｎを発生する。行デコーダ・ドライバ回路３１２で、タイミング発生回路３１１から出力された行アドレス情報が供給され、デコードされる。
デコードされた結果、各画素行に対して、リード用出力信号、シャッタ用出力信号などが出力される。
【特許文献１】特開平１１−２９７０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図７に示すように、固体撮像装置においては一般的に、多画素化と高感度化の両方を実現しようとすると画素部の面積が増大し、行デコーダ・ドライバ回路３１２から画素部３１３の各画素を制御する水平駆動線の配線長が長くなり、それに伴い配線抵抗が増加する。また画素数が増加したことによる負荷も増加する。その結果、画素数増加による消費電力が増加し、また過負荷により時定数が大きくなり動作スピードが遅くなる。
【０００８】
等価的に負荷を減らすために、図８に示すように画素部４０１の両側にドライブ回路（４１０ａ−１〜４１０−ａ−ｎ、４１０ｂ−１〜４１０−ｂ−ｎ）を備え、この両ドライブ回路を用いて同一の水平駆動線を同時に駆動することで、画素駆動ドライバ回路の負荷の軽減を行なっている。
しかしながらこの方法でも画素数が増加し画素部が広くなると画素駆動のドライバ回路の負荷が増大し、画素読み出しを高速化することは困難となり、また画素選択信号の端と中心部の電位差の違いによりシェーディングが起こる。垂直信号や水平（転送）信号に関しても同様に画質の劣化やデータ転送不良が生じている。
特に、監視用カメラにおいては、広角レンズを使用して、広範囲の画像を得ることが必要なため、高解像度の実現のため画素数の多い固体撮像素子が必要であり、画質の劣化やデータ転送不良が課題となる。
本発明の目的は、上記課題を解決するために、画素部が広くなっても画素読出しスピードが劣化しない固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、マトリックス状に画素が配置され、水平信号と垂直信号で駆動し上記画素で検出された光画像信号を電気信号に変換して画素信号を取り出する固体撮像装置において、少なくとも２個に分割した画素部と、上記分割した画素部にそれぞれ配置された水平信号線および垂直信号線と、上記水平信号線および垂直信号線の少なくとも一方の両端に設けられ駆動するドライバ回路と、上記垂直信号線を選択し、上記画素部の画素信号を独立に読み出すカラム選択回路と、上記ドライバ回路とカラム選択回路が同期して動作するためにタイミング信号を供給するタイミング発生回路とを有する。
【００１０】
本発明の固体撮像装置は、光画像信号を電気信号に変換する画素がマトリックス状に配列された第１の画素部と、上記第１の画素部の画素が水平信号線に接続され、該水平信号線の両端に接続されて駆動する第１の水平駆動回路と、上記第１の画素部の画素が垂直信号線に接続され、該垂直方向に駆動する第１の垂直駆動回路と、光画像信号を電気信号に変換する画素がマトリックス状に配列された第２の画素部と、上記第２の画素部の画素が水平信号線に接続され、該水平信号線の両端に接続されて駆動する第２の水平駆動回路と、上記第２の画素部の画素が垂直信号線に接続され、該垂直方向に駆動する第２の垂直駆動回路と、上記第１と第２の水平駆動回路と上記第１と第２の垂直駆動回路のタイミング動作を制御するタイミング発生回路と、上記第１と第２の垂直駆動回路または上記第１と第２の水平駆動回路を独立に制御し、上記第１または第２の画素部の画素から検出した画素信号を上記第１と第２の垂直線を介して独立に読み出す制御部とを有する。
【発明の効果】
【００１１】
本発明は、画素部を複数個に分割して、分割された画素部をそれぞれ独立に駆動、制御することにより高速読出し動作ができ、また各画素部を任意の動作モードに設定して所望の画像を形成することができる。
【発明を実施するための最良の形態】
【００１２】
図１に固体撮像装置１００の構成図を示す。
固体撮像装置１００は、画素部（画素エリアとも称する）（１０ａ，１０ｂ）が２個に分割された例を示すが、分割数は２個以上でもよくこの分割数に限定されない。
【００１３】
固体撮像装置１００は、画素部１０ａ、１０ｂ、行デコーダ・ドライバ回路１１ａ，１１ｂ，１２ａ，１２ｂ、カラム選択回路１６ａ，１６ｂ、水平転送回路１７ａ，１７ｂ、ＡＦＥ（アナログ・フロント・エンド）回路３０、タイミング発生回路３１などで構成される。
【００１４】
分割された画素部１０ａ，１０ｂは、それぞれ行デコーダ・ドライバ回路１１ａ，１１ｂ，１２ａ，１２ｂ、カラム選択回路１６ａ，１６ｂ、水平転送回路１７ａ，１７ｂが独立して構成されているので、それぞれを種々の動作モードで駆動できる。
ＡＦＥ回路３０は、水平転送回路１７ａ，１７ｂから供給された画像信号を処理するため共用される。しかしそれぞれの水平転送回路１７ａ，１７ｂの出力に独立して設けても良い。
また、タイミング発生回路３１は、行デコーダ・ドライバ回路１１ａ，１１ｂ、１２ａ，１２ｂにタイミング制御信号を供給し、図１においては共用される。
【００１５】
各画素部１０ａ，１０ｂを構成する単位セルは、後述するように、ＰＤ（光検出ダイオード）、リセットトランジスタ、転送トランジスタ、増幅トランジスタなどで構成される。
この画素の単位セルにおいてＰＤがリセットされた後、リセットトランジスタが動作しＦＤがリセットされる。
リセットされた電圧（信号）が、垂直信号線（ライン）から導出され、カラム選択回路１６ａ,１６ｂへ転送される。このリセット期間から次の読み出し期間開始までＰＤに光電荷が光量と時間に応じて蓄積される。
【００１６】
つぎに、ＴＲ（トランスファ）信号によりＰＤに蓄積されていた電荷をＦＤに転送する。この電荷量によりＦＤの電位が変化し、その変化量が増幅トランジスタで増幅された後、垂直信号（または列）線へ出力され、さらにカラム選択回路１６ａ,１６ｂへ転送される。そして、ＲＳＴ信号とＴＲ信号を用いて画素がリセットされる。
その後、リセット期間とトランスファ期間に垂直信号線から出力された信号の差が画像出力信号となり、後段回路で信号処理される。
【００１７】
固体撮像装置１００の画素部（センサ）１０ａ，１０ｂの外部からタイミング発生回路３１に、垂直同期信号、水平同期信号、センサ駆動用クロック、センサリセット用信号、シリアル通信等が入力される。タイミング発生回路３１はこれらの入力信号により、行デコーダ・ドライバ回路１１ａ，１１ｂ、１２ａ，１２ｂ、カラム選択回路１６ａ，１６ｂ、水平転送回路１７ａ、１７ｂ、ＡＦＥ回路１８を駆動するためのタイミング信号を生成する。
行デコーダ・ドライバ回路１１ａ，１１ｂ、１２ａ，１２ｂはタイミング発生回路３１から行情報を受け取り、行情報で指定した行（水平信号線）を選択し、画素駆動信号を供給する。
各画素は、図１の画素部１０ａ，１０ｂに行列（マトリックス）状に配置され、画素駆動信号により行ごとに駆動される。
【００１８】
カラム選択回路１６ａ，１６ｂは、タイミング発生回路３１から出力されるタイミング信号に同期して、カラム駆動信号により画素部１０ａ，１０ｂの垂直信号線を選択し、選択された指定行の各画素のＦＤから順次出力される電位をサンプルホールドする。
水平転送回路１７ａ，１７ｂはタイミング発生回路３１から出力されるタイミング信号に同期して、水平転送信号によりカラム選択回路１６ａ，１６ｂでサンプルホールドされた各画素のＦＤ電位レベルを順次、ＡＦＥ回路３０へ転送していく。
ＡＦＥ回路３０は、水平転送回路１７ａ，１７ｂから出力される画素信号をアナログ信号処理して、固体撮像装置１００の外部へ出力する。
画素部が２個以上に分割する場合は、各分割された画素部にそれぞれ水平駆動回路と垂直駆動回路を設け、分割された画素部は独立に駆動される。また、図１においては、水平信号線の両端に水平駆動回路を設けているが、垂直信号線の両端に垂直駆動回路（ドライバ回路）を設けてもよく、さらに水平信号線の両端に水平駆動回路と垂直信号線の両端に垂直駆動回路を設けてもよい。
【００１９】
図２に、画素部１０ａの回路構成と周辺回路について示す。
図２に示す画素部１０ａの第１行、第１列の特定画素（単位セル）について説明する。
この画素セルにおいて、ＰＤはアノードがグランドに接続され、カソードはトランスファ（ＴＲ）ゲートを構成するＮＭＯＳトランジスタＴｒ１のソースに接続されている。ＮＭＯＳトランジスタＴｒ１のゲートはドライバ回路１１ａ−１，１２ａ−１のトランスファゲート信号ラインＴＲに接続され、ドレインはＦＤ（フローティングディフージョン）に接続されている。リセット用ＮＭＯＳトランジスタＴｒ２のソースはＦＤに接続され、ゲートはドライバ回路１１ａ−１，１２ａ−１のＲＳＴ（リセット）信号ラインに接続され、またドレインはドライバ回路１１ａ−１，１２ａ−１の基準電位ＶＳＥＬに接続されている。
増幅用ＮＭＯＳトランジスタＴｒ３のゲートはＦＤに接続され、ドレインはドライバ回路１１ａ−１，１２ａ−１の基準電位ＶＳＥＬに、またソースは垂直（カラム）信号線に接続されている。
【００２０】
この画素（単位セル）の動作は、ドライバ回路１１ａ−１，１２ａ−１から供給されるＲＳＴ信号とＴＲ信号がともに“Ｈ”レベルでＴｒ１，Ｔｒ２とＴｒ３がＯＮ状態となり、ＰＤがＳＥＬ電位にセットされた状態、即ち画素がリセットされる。そして、ＲＳＴとＴＲ信号が“Ｌ”レベルになる。その後、ドライバ回路１１ａ−１，１２ａ−１から供給されるリセット読み出し信号の“Ｈ”レベルのパルス（以後ＲＳＴ信号と称する）が、ＮＭＯＳトランジスタＴｒ２のゲートに供給され、Ｏｎ動作状態になり、ドライバ回路１１ａ−１，１２ａ−１のＳＥＬ電源からドレイン−ソースを介してＦＤがリセットされる。
リセットされた電圧が、増幅ＮＭＯＳトランジスタＴｒ３のゲートに供給され、ここでソースフォロア回路として動作して増幅されて垂直信号線（ライン）から導出され、カラム選択回路１６ａへ転送される。
このリセット期間から次の読み出し期間開始まで、トランスファ用ＮＭＯＳトランジスタＴｒ１がＯＦＦ状態であり、ＰＤに光電荷が光量と時間に応じて蓄積される。
【００２１】
つぎに、ドライバ回路１１ａ−１，１２ａ−１からＴＲ（トランスファ）信号の“Ｈ”レベルの電圧が供給されると、ＮＭＯＳトランジスタＴｒ１がＯＮ状態になり、ＰＤに蓄積されていた電荷をＦＤに転送する。この電荷量によりＦＤの電位が変化し、その変化量が増幅用ＮＭＯＳトランジスタＴｒ３のゲートに供給され、増幅された後、垂直信号線（またはカラム（列）信号線）へ出力され、さらにカラム選択回路１６ａへ転送される（図１参照）。
そして、ドライバ回路１１ａ−１，１２ａ−１からＲＳＴ信号とＴＲ信号の“Ｈ”レベルのパルスが同時に供給され、ＮＭＯＳＴｒ１、ＮＭＯＳＴｒ２とＮＭＯＳＴＲ３がＯＮ状態となり、画素がリセットされる（電子シャッタ）。
その後、リセット期間とトランスファ期間に垂直信号ラインから出力された信号の差が画像出力信号となり、後段回路で信号処理される。
【００２２】
図２に示すように、画素部１０ａの両端にドライバ回路１１ａ−１と１２ａ−１、・・・、１１ａ−ｍと１２ａ−ｍが配置され、それぞれのドライバ回路１１ａ−１と１２ａ−１、・・・、１１ａ−ｍと１２ａ−ｍ間にＴＲ信号ライン、ＲＳＴ信号ライン、ＶＳＥＬ信号ラインが接続されている。
すなわち、分割された画素部１０ａ，１０ｂの水平方向の駆動線（水平信号線）は、画素部１０ａ，１０ｂの両端に配置された２個のドライバ回路により駆動される。
画素部を分割した結果、図２においては水平信号線の長さが１／２となるので、配線容量、配線抵抗が図８に示す従来の半分になり、さらに駆動する水平方向の画素数も１／２となり素子(画素)に関する負荷も１／２となる。すなわち、ドライバ回路１１ａ−１，１２ａ−１で駆動する負荷が約半分に減少する。この結果、ドライバ回路１１ａ−１，１２ａ−１の信号転送スピードが速くなり、それにともない、画素信号読出しも早くなる。
また、画素数が増加した場合、上述したように画素部を複数に分割するとともに、分割した画素部の水平方向、あるいは垂直方向の両端にそれぞれドライバ回路を配置することにより、高速読出し動作などができる。
【００２３】
図１，２では水平信号線の両端にドライブ回路を構成したが、他の変形例として各画素部の垂直信号線の両端にカラム選択回路を構成することにより、同様な効果を得ることができる。
また、各画素部の水平信号線の両端にドライバ回路を構成し、かつ垂直信号線の両端にカラム選択回路を構成することにより、ドライバ回路の負荷をさらに減少して動作スピードを速くすることができる。また後述するように、各画素部を独立して制御できる。
【００２４】
上述したように、固体撮像素子の画素部を物理的に分割し、分割した画素部の両側から画素の読み出しを行なうことにより、多画素・高感度を維持したまま水平・垂直信号線の抵抗・容量を減らすことができ、高速読み出しと確実な画素データの読み出しを行なうことができる。
この形態の固体撮像素子を使用する例として監視用カメラがあり、高感度、高解像度の要求に対し、セルサイズ（単位セル）を大きくしたり、画素数を増やしたりした固体撮像素子を提供することができる。
【００２５】
このような固体撮像装置で、画素部を物理的に分割し、分割した画素部の両側から画素の読み出しを行なう事により、監視用途に必要な高解像度・高感度を備えたイメージセンサーが作成でき、固体撮像素子の画素数の増大によって生じる問題に対応することができる。
【００２６】
図３に、画素部を物理的に４分割した固体撮像装置２００の例を示す。
固体撮像装置２００において、符号１２２，１２４，１２６，１２８の部分が画素部であり、物理的に４分割されている。また、符号１３１，１３２，１３３，１３４は制御部を構成する。
固体撮像装置２００において、それぞれの画素部１２２，１２４，１２６，１２８で画素の読み出しを両側から行なっているので、図８のように画素部を分割せずに両側から画素の読み出しをおこなっている固体撮像装置４００と比較して、水平転送に必要な距離が物理的に短くなっているので、水平駆動回路（ドライバ回路）にかかる負荷が減少し、この４分割の例では約半分になる。
【００２７】
図３に示す画素部１２２，１２４，１２６，１２８がそれぞれのドライバ回路（水平駆動回路）で独立して駆動されることにより、各画素部１２２，１２４，１２６，１２８を異なるモード、例えば画素間引きと全画素モード、低フレームレートと高フレームレート、画像切り出しモード、さらにこれらを組み合わせた画素読出しモードで動作することができる。
【００２８】
また、図３に示すように、例えば画素を４分割した固体撮像装置２００において、これらの画素部１２２，１２４，１２６，１２８の直上に１枚の広角レンズを形成し、各画素部１２２，１２４，１２６，１２８から読み出した画素信号を図１に示すＡＦＥ回路３０でアナログ信号処理し、ＡＤ（アナログ・ディジタル）変換器でディジタル信号に変換した後、不図示のＤＳＰ（ディジタル・シグナル・プロセッサ）でディジタル信号処理する。
また、画素部１２２，１２４，１２６，１２８のそれぞれに独立したレンズを設け、それぞれの画素部（１２２，１２４，１２６，１２８）から独立した画素信号を読み出し、４分割された画像を独立に読み出すことができる。
【００２９】
画素部１２２，１２４，１２６，１２８で構成された固体撮像装置２００は、１つの画像を複数の画素部で取得することで、僅かずつずれた角度で見えている画像が取得できる。また、この画像をＤＳＰでディジタル信号処理して１枚の絵に合成することによって、様々な角度からの実データを用いて補正処理が行なわれた、画像を撮影することができる。
【００３０】
図４に画素間引き読出しモードと全画素読出しモードの固体撮像装置２００のブロック図を示す。
ここでは、画素部を４分割した例について説明するが、画素部の分割数はこれに限定されるものではない。
固体撮像装置２００は、固体撮像素子１２０、制御部１５０などのブロックで構成されている。この固体撮像素子１２０は、画素部１２２，１２４，１２６，１２８とその画素部１２２の水平信号線の両端にドライバ回路（駆動回路）１２２ａ−１〜１２２ａ−ｎ、１２２ｂ−１〜１２２ｂ−ｎが配置されている。同様に画素部１２４の水平方向の両端にドライバ回路１２４ａ−１〜１２４ａ−ｎ、１２４ｂ−１〜１２４ｂ−ｎが配置されている。画素部１２６の水平方向の両端にドライバ回路１２６ａ−１〜１２６ａ−ｎ、１２６ｂ−１〜１２６ｂ−ｎが配置されている。画素部１２８の水平方向の両端にドライバ回路１２８ａ−１〜１２８ａ−ｎ、１２８ｂ−１〜１２８ｂ−ｎがそれぞれ配置されている。
【００３１】
制御部１５０は、タイミング発生回路や行デコーダなどで構成され、タイミング信号に同期してドライバ回路１２２ａ−１〜１２２ａ−ｎ、１２２ｂ−１〜１２２ｂ−ｎ、・・・、１２８ａ−１〜１２８ａ−ｎ、１２８ｂ−１〜１２８ｂ−ｎに行駆動信号を供給し、水平信号線を順次駆動する。
また、上述したドライバ回路１２２ａ−１〜１２２ａ−ｎ、１２２ｂ−１〜１２２ｂ−ｎ、・・・、１２８ａ−１〜１２８ａ−ｎ、１２８ｂ−１〜１２８ｂ−ｎは制御部１５０により制御され、水平信号線が順次駆動されるが、各画素部１２２、・・・、１２８の画素の読出しタイミングを独立に制御することもできる。
【００３２】
画素部１２２において、図１，２と同様に、ドライバ回路１２２ａ―１とドライバ回路１２２ｂ−１、・・・、ドライバ回路１２２ａ―ｎとドライバ回路１２２ｂ−ｎの出力が水平信号線、例えばＲＳＴ信号線、ＴＲ信号線、ＶＳＥＬ線を介して各画素を駆動する。すなわち、水平信号線が、この両端に接続されたドライバ回路で駆動される構成となっているので、画素部が４分割された例においては、水平方向の画素数とそれを駆動する線路長は半分となり負荷も約半分になる。したがって、画素の負荷分と、配線容量、配線抵抗が減少したことにより、転送信号や駆動信号などの立ち上がり時間、立下り時間が短くなり、動作スピードが速くなる。同様な回路構成が、画素部１２４，１２６，１２８まで繰り返される。
【００３３】
また、画素部１２２と画素部１２６の垂直方向の両端にカラム選択回路１３１，１３３が配置され、また画素部１２４と画素部１２８の垂直方向の両端にカラム選択回路１３２，１３４が配置される。
【００３４】
次に、図４に示すように、画素間引き読み出しモードと全画素読出しモードの動作例について説明する。ここで、画素の間引きを１ライン毎に行う例について説明する。しかしラインの引き数は任意に設定することができる。
制御部１５０から、画素部１２２のドライバ回路には全画素読出しの制御信号が出力され、画素部１２４のドライバ回路１２４ａ−１〜１２４ａ−ｎ、１２４ｂ−１〜１２４ｂ−ｎには画素間引き読出しの制御信号が供給される。以下同様に、画素部１２６には画素間引き制御信号が、画素部１２８には全画素読出し制御信号がそれぞれ供給される。これらの画素間引き読み出しと全画素読出しモードは、いずれの画素部であっても良く、この例に限定されるものではなく、組み合わせは自由である。
【００３５】
画素部１２２，１２４，１２６，１２８の各画素は水平ブランキング期間にＲＳＴ線によりリセットされ、その後水平映像期間に列選択線（垂直信号線）により画素信号が導出される。制御部１５０により行が選択され、画素部１２２のドライバ回路１２２ａ−１と１２２ｂ−１の行駆動信号が水平信号線に供給され、またそれと同時に画素部１２４のドライバ回路１２４ａ−１と１２４ｂ−１にも行駆動信号が供給される。
１行目の水平信号線の画素信号の読み出しが終了すると、２行目の水平信号線が選択されて画素信号の読み出しが開始する。このとき、画素部１２２には全画素読出しを行う制御信号が供給されているため、画素信号は読み出される。しかし画素部１２４は画素間引き制御信号が供給されているので、カラム選択回路１３２，１３４からから選択信号が出力されず、２行目の画素信号は読み出されない。
３行目の水平信号線では画素部１２２，１２４から画素信号が読み出され、４行目の水平信号線では画素部１２２から画素信号は読み出され、画素部１２４からは読み出されない。以下同様にｎ行まで繰り返される。
【００３６】
順次行が選択され画素部１２２，１２４に関する画素信号の読み出しが終了すると、制御部１５０により画素部１２６，１２８の行が順次選択される。
画素部１２６のドライバ回路１２６ａ−１〜１２６−ｎ、１２６ｂ−１〜１２６ｂ−ｎに画素間引き読み出しの制御信号が供給され、画素部１２８のドライバ回路１２８ａ−１〜１２８−ｎ、１２８ｂ−１〜１２８ｂ−ｎに全画素読み出しの制御信号が供給される。
画素部１２６は例えば１ライン毎に読み出され、一方画素部１２８は全ラインについて読み出される。
この制御部１５０から出力される全画素読出し制御と間引き読出し制御は、ＣＰＵ（マイクロコンピュータ）などを用いて行うことができ、例えば外部キーからコマンドを入力してソフトウエーアにより各画素部に対する画素読出しモードを選択することができる。
【００３７】
このように、分割された画素部に制御部から全画素読出し制御信号と間引き読み出し制御信号を独立に供給することにより、画素部から独立した所望の画像を読み出すことができる。
【００３８】
次に、図５に画素部を異なるフレームレートで駆動する固体撮像装置２００の構成を示す。図５において、４分割した画素部１２２，１２４，１２６，１２８を異なるフレームレート（ｆｐｓ）で画素信号を読み出す例を示す。
全体の構成は図４と同じであるが、制御部１５０ａから出力される制御信号が異なり、具体的には各画素部１２２，１２４，１２６，１２８のフレームレートを独立に制御する制御信号が異なる。制御部１５０ａから、互いに異なるフレームレートの制御信号を供給して、各画素部からフレームレートの異なる画素信号を独立して読み出す。
【００３９】
説明を簡単にするため、フレームレートに関し、低フレームレート（低ｆｐｓ）を高フレームレート（高ｆｐｓ）の１／２とした例を説明する。
制御部１５０ａから、行方向に制御信号を供給し、ドライバ回路１２２ａ−１，１２２ｂ−１、１２４ａ−１，１２４ｂ−１を駆動する。カラム選択回路１３１，１３２，１３３，１３４で水平方向に垂直信号線を順次選択して、画素部１２２，１２４の画素信号を垂直信号線、カラム選択回路、水平転送回路を読出す。これと同じ動作をドライバ回路１２２ａ−ｎ，１２２ｂ−ｎ、１２４ａ−ｎ，１２４ｂ−ｎまで繰り返す。
また画素部１２６，１２８のドライバ回路１２６ａ−１，１２６ｂ−１、１２８ａ−１，１２６ｂ−１からドライバ回路１２６ａ−ｎ，１２６ｂ−ｎ、１２８ａ−ｎ，１２８ｂ−ｎで駆動する水平信号線に関しても同様な動作を行い、１フレーム（または１フィールド）の画素信号の読出しを終了する。
【００４０】
２フレーム（フィールド）目のとき、画素部１２４，１２６は高フレームレートの制御信号が供給されているので、上述した動作同様に画素信号の読出しが行われる。しかし、画素部１２２，１２８は低フレームレートの制御信号が供給されているので、読出し動作は中止される。
以下同様な動作がフレームごとに順次行われ、画素部１２２，１２８は低フレームレートの画素信号が読み出され、画素部１２４，１２６は高フレームレートの画素信号が読み出される。
【００４１】
また、制御部１５０ａから各画素部１２２，１２４，１２６，１２８を完全に独立に制御して画素信号を読み出し、この読み出した画像信号を外部メモリなどに一時記憶し、同期して取り出すことにより画像を表示することもできる。
画素部の駆動方法の例を示したが、これらの変形例などもあり、これらの技術思想により構成できるものを含み、画素部の駆動方法は開示した例に限定されるものでない。
このように、必要な画素部だけを必要な瞬間に高フレームレートや多画素で抽出することができる。情報が必要でない期間は低フレームレートにしておけば、低消費電力で動作させることができる。
【００４２】
図６に、画素エリアを部分切出しする固体撮像装置２００の構成を示す。図６は画素部を４分割した例である。
画素部１２２に制御部１５０ｂから画像切り出し制御信号が供給され、画素部１２４に（画素）間引き制御信号が供給され、画素部１２６，１２８には全画素読出し制御信号が供給される例を示す。
【００４３】
画素部１２２に制御部１５０ｂから画像切出し制御信号が供給され、水平方向のドライバ回路１２２ａ−１，１２２ｂ−１、画素部１２４のドライバ回路１２４ａ−１，１２４ｂ−１が駆動される。画素部１２２には画像切出し制御信号が供給されているので、画素信号の読出しは行われない。画素部１２４のドライバ回路１２４ａ−１，１２４ｂ−１が駆動されるが、カラム選択回路で水平方向の画素が制御信号に従い所定間隔で画素が間引され、カラム選択回路、水平転送回路を介して読み出される。
同様な動作が繰り返され、画素部１２２の画像切出し領域ａの最初の水平ライン（ｉ行）を駆動するドライバ回路１２２ａ−ｉ，１２２ｂ−ｉが動作し、カラム選択回路でｊ列からｋ列まで画素信号を読出す。このとき、画素部１２４は水平方向に制御信号に従い所定間隔で画素が間引きされて読み出される。
この画像切出し動作はドライバ回路１２２ａ−ｊ，１２２ｂ−ｊで駆動する水平信号線まで繰り返される。
その後、画素部１２２において、制御部１５０ｂから制御信号が供給され、ドライバ回路１２２ａ−ｊ＋１，１２２ｂ−ｊ＋１からドライバ回路１２２ａ−ｎ，１２２ｂ−ｎまで駆動は中止され、この期間の画素信号は読み出されない。
一方、画素部１２４において、ドライバ回路１２４ａ−ｎ，１２４ｂ−ｎまで画素間引き読出し動作が行われる。
【００４４】
画素部１２６，１２８は、制御部１５０ｂから全画素読出し制御信号が供給されているので、水平方向のドライバ回路１２６ａ−１，１２６ｂ−１、１２８ａ−１，１２８ｂ−１から１２６ａ−ｎ，１２６ｂ−ｎ、１２８ａ−ｎ，１２８ｂ−ｎまで順次駆動され、全画素読出し動作が行われる。
【００４５】
このように、各画素部で、画素間引き−全画素読出し動作、低ｆｐｓ（フレームレート）−高ｆｐｓ（フレームレート）動作、画像の部分切り出し動作などの動作を独立に行なうことができる。これによって、必要な部分だけを必要な瞬間に高いフレームレートや多画素で抽出することができる。さらに、情報が必要でない期間は間引きおよび低フレームレートにしておけば、低消費電力で動作させることができる。
【００４６】
さらに、物理的な分割数を増やすことによって1つのイメージセンサーで撮ることができる画像の数を、分割したエリアの数だけ増やすことができ、複数画面の表示を目的としたものも適応できる。
また、後段のＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等で信号処理を行い、画素部ごとのばらつきによって生じる画像の歪をキャンセルすることによって１枚絵として完成させることによって、より多画素のイメージセンサーを作成することができる。
【００４７】
以上述べたように、本発明は、画素部を複数個に分割して、分割された画素部をそれぞれ独立に駆動、制御することにより、高速読出し動作ができ、また各画素領域を独立に動作できる。また、情報が必要でない期間は間引きおよび低フレームレートにすることにより、低消費電力で動作させることができる。
また、１つの画像を複数の画素部で取得することで、僅かずつずれた角度で見えている画像が取得でき、その画像を１枚絵に合成することによって、様々な角度からの実データを用いて補正処理が行なわれた画像を作成することができる。
【図面の簡単な説明】
【００４８】
【図１】固体撮像装置のブロック構成図である。
【図２】画素部とその周辺回路部のブロック構成図である。
【図３】分割した固体撮像装置を簡略化した構成図である。
【図４】画素間引きモードと全画素読出しモード動作を説明するためのブロック構成図である。
【図５】高フレームレート・低フレームレートの動作を説明するためのブロック構成図である。
【図６】画像切出し・画素間引き動作を説明するためのブロック構成図である。
【図７】従来の固体撮像装置のブロック構成図である。
【図８】画素部を駆動するブロック構成図である。
【符号の説明】
【００４９】
１０ａ，１０ｂ，１２２，１２４，１２６，１２８，３１３，４０１…画素部（画素エリア）、１１ａ，１１ｂ，１２ａ，１２ｂ，３１２…行デコーダ・ドライバ回路、１１ａ−１〜１１ａ−ｍ，１２ａ−１〜１２ａ−ｍ…ドライバ回路、１６ａ，１６ｂ，３１６…カラム選択回路、１７ａ，１７ｂ，３１７…水平転送回路、３０，３１８…ＡＦＥ（アナログ・フロント・エンド）回路、３１，３１１…タイミング発生回路、１００，２００，３００，４００…固体撮像装置、１３１，１３２，１３３，１３４，１５０，１５０ａ，１５０ｂ…制御部。
【図１】
2008160438.tif 000003
【図２】
2008160438.tif 000004
【図３】
2008160438.tif 000005
【図４】
2008160438.tif 000006
【図５】
2008160438.tif 000007
【図６】
2008160438.tif 000008
【図７】
2008160438.tif 000009
【図８】
2008160438.tif 000010