(57)【要約】【課題】Ｓｉ単結晶基板上において、表面欠陥密度の少ないＳｉ１−ＸＧｅＸ膜を有する半導体多層膜を提供する。【解決手段】Ｓｉ単結晶基板と、このＳｉ単結晶基板上に形成されたＳｉ１−ＸＧｅＸ（０＜Ｘ≦１）膜とを具えた半導体積層膜において、前記Ｓｉ１−ＸＧｅＸ膜は好ましくはマグネトロンスパッタリング法で形成し、前記Ｓｉ１−ＸＧｅＸ膜の表面欠陥密度が１０４／ｃｍ２以下となるようにする。【選択図】図１
2008021674.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ単結晶基板と、このＳｉ単結晶基板上に形成されたＳｉ１−ＸＧｅＸ（０＜Ｘ≦１）膜とを具えた半導体積層膜であって、
前記Ｓｉ１−ＸＧｅＸ膜はスパッタリング法で形成するとともに、前記Ｓｉ１−ＸＧｅＸ膜の表面欠陥密度が１０４／ｃｍ２以下であることを特徴とする、半導体積層膜。
【請求項２】
前記Ｓｉ１−ＸＧｅＸ膜中におけるＧｅ濃度が３０原子％以上（Ｘ≧０．３）であることを特徴とする、請求項１に記載の半導体積層膜。
【請求項３】
前記Ｓｉ１−ＸＧｅＸ膜中におけるＧｅ濃度が５０原子％以上（Ｘ≧０．５）であることを特徴とする、請求項２に記載の半導体積層膜。
【請求項４】
前記Ｓｉ１−ＸＧｅＸ膜中におけるＧｅ濃度が８０原子％以上（Ｘ≧０．８）であることを特徴とする、請求項３に記載の半導体積層膜。
【請求項５】
前記Ｓｉ１−ＸＧｅＸ膜はＧｅ膜（Ｘ＝１）であることを特徴とする、請求項４に記載の半導体積層膜。
【請求項６】
前記Ｓｉ１−ＸＧｅＸ膜はその厚さ方向において略一定の組成を有することを特徴とする、請求項１〜５のいずれか一に記載の半導体積層膜。
【請求項７】
前記Ｓｉ１−ＸＧｅＸ膜の厚さが臨界膜厚以上であることを特徴とする、請求項１〜６のいずれか一に記載の半導体積層膜。
【請求項８】
前記Ｓｉ１−ＸＧｅＸ膜の厚さが１．２ｘ−１．５ｎｍ以上であることを特徴とする、請求項６に記載の半導体積層膜。
【請求項９】
前記スパッタリング法はマグネトロンスパッタリング法であることを特徴とする、請求項１〜８のいずれか一に記載の半導体積層膜。
【請求項１０】
前記スパッタリング法はＲＦマグネトロンスパッタリング法であることを特徴とする、請求項９に記載の半導体積層膜。
【請求項１１】
前記Ｓｉ１−ＸＧｅＸ膜をスパッタリング法によって形成する際に、
前記Ｓｉ１−ＸＧｅＸ膜を１×１０−７Ｔｏｒｒ未満のベース圧力下に配置し、この圧力下において前記Ｓｉ単結晶基板を２５０℃〜７５０℃に加熱し、希ガス及び水素ガスを含む混合気体を用いてＳｉＧｅターゲットをスパッタすることを特徴とする、請求項１〜１０のいずれか一に記載の半導体積層膜。
【請求項１２】
前記混合ガスにおける前記水素ガスの含有量が５０％以下であることを特徴とする、請求項１１に記載の半導体積層膜。
【請求項１３】
前記Ｓｉ１−ＸＧｅＸ膜をスパッタリング法によって形成する前に、
前記Ｓｉ単結晶基板を５×１０−９Ｔｏｒｒ以下のベース圧力下に配置するするとともに、９００℃〜１１００℃の間の温度で熱アニールすることを特徴とする、請求項１１又は１２に記載の半導体積層膜。
【請求項１４】
前記Ｓｉ１−ＸＧｅＸ膜をスパッタリング法によって形成する前に、
前記Ｓｉ単結晶基板を５×１０−９Ｔｏｒｒ以下のベース圧力下に配置するするとともに、水素ガス雰囲気下、７５０℃〜１１００℃度の間の温度で熱アニールすることを特徴とする、請求項１１又は１２に記載の半導体積層膜。
【請求項１５】
請求項１〜１４のいずれか一に記載の半導体積層膜を具えることを特徴とする半導体デバイス。
【請求項１６】
Ｓｉ単結晶基板と、このＳｉ単結晶基板上に形成された表面欠陥密度が１０−４／ｃｍ２以下であるＳｉ１−ＸＧｅＸ（０＜Ｘ≦１）膜とを具えた半導体積層膜を製造するための装置であって、
所定の反応容器と、
前記反応容器内の圧力を常に１×１０−７Ｔｏｒｒ未満に設定する第１の圧力設定手段と、
前記圧力設定手段で設定された反応容器内の圧力を保ったまま、前記反応容器内に載置された前記Ｓｉ単結晶基板を２５０℃〜７５０℃の温度に加熱する加熱手段と、
希ガス及び水素ガスを含む混合気体を前記反応容器内に導入する導入手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された前記Ｓｉ単結晶基板に、ＳｉＧｅを含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と
を具えることを特徴とする、半導体積層膜作製用装置。
【請求項１７】
前記マグネトロン方式は、ＲＦマグネトロン方式であることを特徴とする、請求項１６に記載の半導体積層膜作製用装置。
【請求項１８】
前記導入手段により導入する前記混合気体の水素ガスの含有量は５０％以下である
ことを特徴とする、請求項１６又は１７に記載の半導体積層膜作製用装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉ単結晶基板及びこの基板上に形成されたＳｉ１−ＸＧｅＸ膜を含む半導体積層膜及びその作製装置に関する。
【背景技術】
【０００２】
Ｓｉ単結晶は現在のＬＳＩ（大規模集積回路）を構成する中心的半導体材料である。従来、ＬＳＩを作製するためにＳｉ基板にさらにＳｉを積層する場合、積層Ｓｉは、その格子定数が基板のＳｉの格子定数と一致した単結晶層である。積層した層の積層面方向の格子定数（原子間隔）が基板の表面方向の格子定数と一致するとき、成長層はコーヒーレント成長したという。しかしながら、キャリアである電子が移動するＳｉ層が積層面方向に引っ張られた引張り歪を持つと積層面方向の電子の速度が速くなるので、このような状態を利用した高速デバイスの開発が進められている。
【０００３】
引張り歪をもつＳｉ層を形成するためには、Ｓｉ基板上にＳｉより格子定数の大きなＳｉ１−ＸＧｅＸ層を積層し、その上にＳｉ層をコーヒーレント成長すればよい。コーヒーレント成長したＳｉ層はＳｉ１−ＸＧｅＸ層の面内方向で引っ張られ、厚さ方向で縮むことになる。
【０００４】
一方、上記のＳｉ１−ＸＧｅＸ層を形成するために、Ｓｉ１−ＸＧｅＸ層をＳｉ基板に薄く成長させるとＳｉ１−ＸＧｅＸ層もＳｉ基板上にコーヒーレント成長してしまう。また、Ｓｉ１−ＸＧｅＸ層をＳｉ基板上に特定の膜厚以上に厚く積むと界面の結合が切れて、Ｓｉ１−ＸＧｅＸ層が本来の格子定数に戻ろうと積層面方向に伸びる。
【０００５】
内部応力が高まり、界面欠陥が発生する積層膜の膜厚を臨界膜厚と呼ぶ。また、本来の格子定数に戻ろうとする現象を緩和と呼ぶ。Ｓｉ１−ＸＧｅＸ層が完全に本来の格子定数に戻ることを完全緩和とよび、緩和率１００％である。Ｓｉ１−ＸＧｅＸ層がＳｉ基板上にコーヒーレントに成長したときのＳｉ１−ＸＧｅＸ層の緩和率は０％である。
【０００６】
したがって、前述した、電子が高速で移動するＳｉ層を形成するためには、Ｓｉ基板上に緩和したＳｉ１−ＸＧｅＸ層を形成して、その上にＳｉ層をコーヒーレント成長することになる。高速のキャリア移動層としては、前記引張り歪Ｓｉ層や、緩和層の組成と異なるＧｅ組成をもつ引張り歪Ｓｉ１−ＸＧｅＸ層などが用いられる。緩和したＳｉ１−ＸＧｅＸ層上には、このＳｉ層やＳｉ１−ＸＧｅＸ層を単層あるいは複数層形成することにより、高速のキャリア移動層などの機能を付加して高速のＭＯＳデバイスやＨＥＭＴデバイスなどを製造する試みがなされている。
【０００７】
なお、正孔の移動層を形成するには、緩和単結晶積層は使わずに、Ｓｉ基板上にコーヒーレント成長させた複数の歪成長積層を用いることが多い。したがって、緩和層を形成するかどうかはデバイスの種類に依存している。
【０００８】
Ｓｉ単結晶基板上に上記Ｓｉ１−ＸＧｅＸ膜を形成するに際しては、Ｓｉ及びＧｅを含む原料ガス、例えばＳｉ２Ｈ６、及びＧｅＨ４を用い、これらのガスをＳｉ単結晶基板上で熱分解することにより、Ｓｉ１−ＸＧｅＸ膜を形成する方法である。このとき、不要のＨ４＝２Ｈ２やＨ６＝３Ｈ２は基板から脱離する。この原理を用いる方法として、化学気相成長（ＣＶＤ）法やガスソース分子線エピタキシー（ＧＳＭＢＥ）法がある。
【０００９】
Ｓｉ１−ＸＧｅＸ単体の格子定数はＳｉ単体の格子定数より大きく、特にＳｉ１−ＸＧｅＸ中のＧｅ濃度（Ｘ）が増大してくると、Ｓｉ基板とその上に積層しようとするＳｉ１−ＸＧｅＸとの格子定数差が増大することになる。前記Ｓｉ１−ＸＧｅＸ膜の膜厚が臨界膜厚を超えて増大すると、前記Ｓｉ１−ＸＧｅＸ膜の内部応力が大きくなり、Ｓｉ単結晶基板とＳｉ１−ＸＧｅＸ膜との界面近傍の結合が切断して、Ｓｉ１−ＸＧｅＸ膜は緩和する。しかし、一方、その界面に多量の欠陥が発生し、その欠陥は膜中を厚さ方向に貫通して表面に露出し、表面欠陥を形成するようになる。多数の表面欠陥がある場合はその上にキャリア移動層を形成しても特性が劣化する。
【００１０】
実際、上述した従来の技術においては、得られるＳｉ１−ＸＧｅＸ膜の表面欠陥密度は〜１０６／ｃｍ２〜１０１２／ｃｍ２程度と、実用的に必要な１０５／ｃｍ２程度以下を大きく超えている。
【００１１】
かかる点に鑑み、例えばＪ．Ｗ．Ｐ．Ｈｓｕ、Ｅ．Ａ．Ｆｉｔｚｇｅｒａｒｄ、Ｙ．−Ｈ．Ｘｉｅ、Ｐ．Ｊ．Ｓｉｌｖｅｒｍａｎ  ａｎｄ  Ｍ．Ｊ．Ｃａｒｄｉｌｌｏ、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、６１巻、１２９３頁、１９９２年（非特許文献１）においては、Ｓｉ単結晶基板上に形成すべきＳｉ１−ＸＧｅＸ膜を組成傾斜膜とし、基板側から表面側へ向けてＧｅ濃度が増大（Ｓｉ濃度が減少）するような膜形成を行う試みがなされていた。この場合、Ｇｅ組成を０．１変化するのに１μm積層する。すなわち、Ｓｉ０．７Ｇｅ０．３緩和膜を最終的に形成するために、組成傾斜膜を３μｍ積層することになる。このように厚く成膜すると界面での内部応力が高まり界面近傍に欠陥が発生して組成傾斜膜は緩和する。
【００１２】
しかしながら、界面欠陥は組成傾斜のため膜中を厚さ方向に進む途中で次第に曲がり、膜の横方向に進んで膜表面への到達が抑制される。これによって実質的に表面欠陥を減少させる試みがなされていた。
【００１３】
また、上述した組成傾斜膜の形成に際しては、各原料ガスなどの微細な制御が必要となり、工程が複雑となるばかりでなく、組成傾斜によってＳｉ１−ＸＧｅＸ組成傾斜膜が実質的なＳｉ１−ＸＧｅＸ膜として機能するようにするためには、その厚さを予定膜厚よりも相当程度増大させる必要が生じた。このことは膜形成に際して多量の成膜時間を必要とすることになり、したがって、製造コストを増大させる原因ともなっていた。例えば、組成傾斜膜で、Ｓｉ０．２Ｇｅ０．８緩和膜を得るためには、１２時間必要となる。また、このような方法によっても、Ｓｉ単結晶基板上に形成したＳｉ１−ＸＧｅＸ緩和単結晶層の表面欠陥密度は、〜１０６／ｃｍ２程度と十分に低減させることはできないでいた。
【非特許文献１】Ｊ．Ｗ．Ｐ．Ｈｓｕ、Ｅ．Ａ．Ｆｉｔｚｇｅｒａｒｄ、Ｙ．−Ｈ．Ｘｉｅ、Ｐ．Ｊ．Ｓｉｌｖｅｒｍａｎ  ａｎｄ  Ｍ．Ｊ．Ｃａｒｄｉｌｌｏ、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、６１巻、１２９３頁、１９９２年
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、Ｓｉ単結晶基板上において、表面欠陥密度の少ないＳｉ１−ＸＧｅＸ膜を有する半導体を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成すべく、本発明は、
Ｓｉ単結晶基板と、このＳｉ単結晶基板上に形成されたＳｉ１−ＸＧｅＸ（０＜Ｘ≦１）膜とを具えた半導体積層膜であって、
前記Ｓｉ１−ＸＧｅＸ膜はスパッタリング法で形成するとともに、前記Ｓｉ１−ＸＧｅＸ膜の表面欠陥密度が１０４／ｃｍ２以下であることを特徴とする、半導体積層膜に関する。
【００１６】
本発明は、上記目的を達成すべく鋭意検討を実施した。その結果、従来のような化学気相成長（ＣＶＤ）法やガスソース分子線エピタキシー（ＧＳＭＢＥ）などのような半導体技術で汎用される膜形成手段に代わり、同じく特に半導体製造技術ではあまり汎用されないものの、公知の膜形成手段であるスパッタリング法で膜形成を行うことにより、上述した問題を回避できることを見出した。
【００１７】
すなわち、原料にガスを用いた上述のＣＶＤ法などにおいては、Ｓｉ単結晶基板表面上に順次にＳｉＧｅ膜が堆積されることになるが、このような膜製造方法はいわゆる化学気相成長反応を利用したエピタキシャル成長である。したがって、その膜形成では、膜の原料ガスと基板との反応によって原料ガスに含まれる水素などの不要原子が除去され、原料ガスに含まれる膜の構成原子は初め下地と結合しながら上に順次に堆積され、その結果膜を構成するという、いわゆる、下地の原子配列に整合して成長するエピタキシャル成長を前提としているものであるため、前記膜の構造は基板との界面あるいは下地との影響を強く受けることになる。
【００１８】
この結果、Ｓｉ単結晶基板上のＳｉＧｅ膜は下地の原子配列に強く影響を受けて、下地の原子配列に添って成長することになる。１度界面に欠陥が発生すると、下地の影響を受け、成長中に欠陥がそのまま膜中に伝播する。したがって、ＣＶＤ、ＧＳＭＢＥ法でＳｉＧｅ緩和単結晶層を形成するためにＳｉＧｅ層を厚く成長していくと、当初臨界膜厚まではコーヒーレントにエピタキシャル成長するが、緩和するためにさらに厚く積むと、Ｓｉ基板とＳｉＧｅ界面近傍に欠陥が発生し、この欠陥が成長層まで伝播し、成長中にこの欠陥がそのまま表出していく。したがって、緩和率を高めようとすると、緩和率に比例して表面欠陥が増大する。
【００１９】
積層するＳｉＧｅ膜のＧｅ濃度が増大すると、基板と膜との界面における格子定数差が増大し、積層厚がより薄い段階で緩和し、かつ、その界面に発生する欠陥が増大する。したがって、このような状態でエピタキシャル成長を続行し膜形成を実施しても、得られる膜は前記エピタキシャル成長の結果、前記界面での欠陥の影響を直接的に受けるようになり、得られるＳｉＧｅ膜中の欠陥、さらにはその表面欠陥密度が増大する。
【００２０】
一方、スパッタリング法でも、基板温度を制御することなどによりＳｉＧｅ層の緩和を生じないコーヒーレント成長は可能である。しかし、Ｓｉ基板上に成長させたＳｉＧｅ層を上述したＣＶＤ法などに比較すると、スパッタリング法によって形成する場合は、膜を構成する堆積する粒子に不要原子は無く、積層膜が結晶を成すのにガス原料を用いた場合と同様の、下地との反応が不要になる。したがって、堆積する膜の組成が下地と異なるとき、例えばＳｉ基板上にＳｉＧｅ膜を積層する場合、堆積粒子が下地と結合すると圧縮応力がかかり余分なエネルギーが必要となるが、堆積する粒子同士が先に結合した方がエネルギー的により安定なため、下地の原子配列に影響されることが無く堆積粒子同士が結合して結晶化する傾向にある。
【００２１】
すなわち、スパッタリング法では、ＣＶＤ、ＧＳＭＢＥ法とは逆に下地の影響が少なく、堆積粒子同士の親和性が高くなる。したがって、形成すべき膜の格子定数と基板の格子定数との差が比較的大きい場合においても、スパッタされた粒子は基板上に直接的に堆積され、前述した格子定数差を反映することなく粒子自体の親和力で結合しながら堆積し、膜を形成するようになる。
【００２２】
この結果、Ｓｉ基板上の積層ＳｉＧｅ膜は緩和して本来の格子定数に戻りやすく、また、界面欠陥が生じるとその欠陥は界面にのみ残留し、表面に伝播しにくい。すなわち、得られる膜中の欠陥密度も減少し、結果として表面欠陥密度も減少するようになる。したがって、スパッタリング法を用いて、表面欠陥密度が少なく、緩和率の高い、ＳｉＧｅ緩和単結晶積層を得ることが可能になる。
【００２３】
このように、ＣＶＤ法やスパッタリング法などは双方ともに慣用かつ公知の技術ではあるが、本発明者らは、上述したスパッタリング法の新規な現象及び特性を見出し、これを利用することによって、互いの格子定数差が大きいＳｉ単結晶基板上へのＳｉＧｅ膜の表面欠陥密度を減少させ、また緩和率の高い緩和単結晶膜形成を実現させるに至ったものである。
【００２４】
スパッタリング法の上記作用効果に基づけば、従来のＣＶＤ法などと比較した場合、基板と形成すべき膜との格子定数差が増大するほど、得られる効果上の差異も顕著となる。具体的に、本発明においては、ＳｉＧｅ膜中のＧｅ濃度が増大するにつれて、Ｓｉ単結晶基板との格子定数差が増大するので、Ｓｉ単結晶基板上にＧｅリッチのＳｉＧｅ膜を形成する際に両者の効果上の差異は顕著になる。
【００２５】
実際、Ｓｉ１−ＸＧｅＸ膜中のＧｅ濃度が３０原子％（Ｘ≧０．３）、さらには５０原子％（Ｘ≧０．５）、特には８０原子％（Ｘ≧０．８）以上の場合に両者の効果上の差異は顕著になり、本発明においては、１０−４／ｃｍ２以下の表面欠陥密度を実現することができる。また、本発明においては、上記表面欠陥密度の範囲内において、Ｓｉ単結晶基板上にＧｅ膜を形成することができる。
【００２６】
なお、本発明は、目的とするＳｉＧｅ膜をスパッタリング法で形成するので、当然に前記膜の厚さ方向における組成は略同一となる。しかしながら、用途に応じて厚さ方向において組成が連続的にまたは段階的に変化することを排除するものではなく、必要に応じて所定の組成傾斜膜とすることもできる。
【００２７】
また、本発明は、本発明の原理によってＳｉＧｅ膜厚が臨界膜厚以下でも緩和する条件が存在し、当然に臨界膜厚以上のＳｉＧｅ膜を形成した場合にも、上述したような１０４／ｃｍ２以下の表面欠陥密度を実現することができる。具体的には、Ｇｅの組成ｘに依存して１．２ｘ−１．５ｎｍで規定される特徴的な厚さ臨界膜厚以上とした場合においても、上記表面欠陥密度を実現することができる。
【００２８】
なお、前記スパッタリング法はマグネトロンスパッタリング法であることが好ましい。この場合、目的とするＳｉＧｅ膜の結晶品質をより向上させて表面欠陥密度を低減することができる。特に、前記マグネトロンスパッタリング法の内、ＲＦマグネトロンスパッタリング法を用いることが好ましい。
【００２９】
また、本発明の一態様においては、前記ＳｉＧｅ膜をスパッタリング法によって形成する際に、  前記ＳｉＧｅ膜を１×１０−７Ｔｏｒｒ未満のベース圧力下に配置し、この圧力下において前記Ｓｉ単結晶基板を２５０℃〜７５０℃に加熱し、希ガス及び水素ガスを含む混合気体を用いてＳｉＧｅターゲットをスパッタする。
【００３０】
この場合、前記スパッタリング法で前記ＳｉＧｅ膜を形成するに際し、常に１×１０−７Ｔｏｒｒ未満の超高真空領域に設定しているので、残留酸素や残留Ｈ２Ｏの量の影響を受けないようにすることができる。
【００３１】
また、スパッタガス中に水素を含有するようにしているので、水素が酸素と結合することにより酸素を除去し、これによって残留酸素や残留Ｈ２Ｏを効果的に低減し、形成されるＳｉＧｅ膜中への酸素やＨ２Ｏの混入を十分に低減できる効果がある。さらに、微量の残留酸素が成膜中のＳｉＧｅ膜表面に付着した場合にも容易に取り除くことが出来る。加えて、随時吸着する水素により堆積原子が凝集することを防ぐため、原子的にフラットで均一で平坦なＳｉＧｅ膜族系半導体薄膜ができる。
【００３２】
さらに、Ｓｉ単結晶基板を２５０℃〜７５０℃の温度に加熱しているので、上述したような水素ガスの使用及び超高真空状態保持の効果が相補的に機能し、ＳｉＧｅ膜への酸素の混入、薄膜に対する損傷やエッチング効果、非晶質化等を抑えることができるようになる。
【００３３】
したがって、上述のようなスパッタリング条件を用いることにより、１０４／ｃｍ２以下の表面欠陥密度を有するＳｉＧｅ膜をより簡易かつ効率的に形成することができる。
【００３４】
なお、特開２００６−１００８３４号公報には、上記スパッタリング法と同様のスパッタリング法が開示されているが、上記文献においては４族系の半導体結晶薄膜を形成する場合に前記スパッタリング法を用いることが開示されているのみであり、本発明のように、Ｓｉ単結晶基板上に、特にＧｅ含有量の大きなＳｉＧｅ膜を形成する場合において、その表面欠陥密度を低減できることについては何ら開示していない。
【００３５】
従って、上述したようなスパッタリング法に基づいて、本発明の半導体積層膜を簡易かつ効率的に形成することができるとしても、前記文献中には記載の技術を本発明に対して適用できることを示唆するような何らの記載も存在しないことをここに改めて強調する次第である。
【発明の効果】
【００３６】
以上説明したように、本発明によれば、Ｓｉ単結晶基板上において、表面欠陥密度の少ないＳｉ１−ＸＧｅＸ膜を有する半導体多層膜を提供することが出来る。
【発明を実施するための最良の形態】
【００３７】
以下、本発明のその他の特徴及び利点について、発明を実施するための最良の形態に基づいて説明する。
【００３８】
図１は、本発明の半導体積層膜を作製するに際し、好適に用いることが可能な半導体薄膜製造装置５００の概略図である。スパッタを行なう真空反応容器１は、真空遮閉器３を介して別容器２と接続されている。別容器２は真空遮閉器４を介して、ターボ分子ポンプ５とロータリーポンプ６とが接続されている。ターボ分子ポンプ５とロータリーポンプ６は、別容器２を真空にする排気装置であり、その排気原理に回転機構を用いている。真空反応容器１はさらに、真空遮閉器７を介して、スパッタイオンポンプ８が接続されている。スパッタイオンポンプ８は、真空反応容器１を真空にする排気装置であり、排気原理に回転機構を用いていない。
【００３９】
真空反応容器１は、スパッタガスが導入されている場合、回転機構を用いたターボ分子ポンプ５およびロータリーポンプ６によって排気し、スパッタガスが導入されていない場合は、回転機構を用いていないスパッタイオンポンプ８で排気する。この真空反応容器１および別容器２は、ターボ分子ポンプ５またはスパッタイオンポンプ８で、圧力を１×１０−９Ｔｏｒｒ以下まで排気される。
【００４０】
ガス導入管９は、真空反応容器１にスパッタガスを導入する管である。マグネトロン方式の２台のスパッタガン１００、１０１は、スパッタガン用容器１０２、１０３にそれぞれ入っており、真空遮閉器１１を介して真空反応容器１に接続されている。真空反応容器１との接続部分にはシャッタ１８０、１８１を有し、スパッタターゲット１３、１４を覆うようになっている。スパッタガン１００、１０１の内部には磁石（図示しない）があり、スパッタターゲット１３、１４に平行になるように磁場を印加する。印加した磁場を１５に示す。
【００４１】
スパッタガン１００にＳｉ単結晶のスパッタターゲット１３を、スパッタガン１０１にＧｅ単結晶のスパッタターゲット１４を設置する。スパッタガンの内部は水冷で冷却されている。スパッタガン１００、１０１にはそれぞれ、負荷整合をとるためのマッチングボックス１６を介して高周波電源１７が接続されており、高周波電源１７から、１３．５６ＭＨｚの高周波電力がスパッタガン１００、１０１にそれぞれ印加される。これにより、基板とスパッタターゲットに高周波電圧を印加してスパッタするＲＦマグネトロン方式を行うことができる。
【００４２】
なお、スパッタターゲットの材質に応じ、マッチングボックス１６を外して、直流（ＤＣ）電源をスパッタガン１００、または１０１に接続し、基板とスパッタターゲットに直流電圧を印加してスパッタするＤＣマグネトロン方式を行うことができる。
【００４３】
しかしながら、目的とするＳｉＧｅ膜の結晶品質をより向上させて表面欠陥密度を低減するためには、ＤＣマグネトロンスパッタリング法よりもＲＦマグネトロンスパッタリング法を用いることが好ましい。
【００４４】
スパッタガン用容器１０２、１０３にはそれぞれスパッタイオンポンプ１２が接続されている。スパッタイオンポンプ１２は、スパッタガン用容器１０２、１０３を真空にする排気装置であり、排気原理に回転機構を用いていない。スパッタガン１００、１０１の入っているスパッタ用容器１０２，１０３は、真空遮閉器１１を閉じ、スパッタイオンポンプ１２を用いて１×１０−９Ｔｏｒｒ以下までそれぞれ個別に排気できる。
【００４５】
１９はＳｉ単結晶基板であり、２０は真空反応容器１内のＳｉ単結晶基板１９の載置位置である。２１は被堆積基板を真空反応容器１内で加熱するヒーター（加熱手段）である。
【００４６】
次に、上記装置を用いた半導体薄膜製造の動作について以下に説明する。まず、真空遮閉器３を閉じて、スパッタイオンポンプ８及び１２を用い、それぞれ真空反応容器１およびスパッタガン用容器１０２、１０３を１×１０−９Ｔｏｒｒ以下まで排気する。次いで、真空遮閉器３を閉じて別容器２にＳｉ単結晶基板１９を載置する。次いで、別容器２をターボ分子ポンプ５およびロータリーポンプ６で排気して、１×１０−７Ｔｏｒｒ以下の真空にする。
【００４７】
次いで、前記真空度を保持した状態で、真空遮閉器３を開いてＳｉ単結晶基板１９を真空反応容器１内の所定の位置２０に載置する。その際、真空遮閉器１１を閉じ、スパッタガン用容器１０２、１０３の真空度を１×１０−９Ｔｏｒｒ以下に保持し、真空度の低下を防ぐ。
【００４８】
次いで、真空遮閉器３を閉じ、真空遮閉器７を開いて、真空反応容器１を１×１０−９Ｔｏｒｒ以下の超高真空領域の圧力になるようスパッタイオンポンプ８で排気する。このように、本例においては、雰囲気のベース圧力が常に１×１０−７Ｔｏｒｒ未満の超高真空領域に設定しているので、残留酸素や残留Ｈ２Ｏの量の影響をほとんど受けることがない。
【００４９】
１×１０−９Ｔｏｒｒ以下の圧力となっている真空反応容器１内で、所定の位置２０に設置したＳｉ単結晶基板１９は、ヒーター２１で加熱し、９００℃〜１１００℃までの温度で熱アニールする。この場合、熱による表面Ｓｉ原子の泳動で、原子的にフラットな清浄面が得られ、Ｓｉ単結晶基板上に形成するＳｉＧｅ膜の結晶品質を向上させることができる。したがって、前記ＳｉＧｅ膜の表面欠陥密度をより低減させることができるようになる。
【００５０】
なお、上述した温度での熱アニールに代えて、水素ガス雰囲気下、７５０℃〜１１００℃度の間の温度で熱アニールしても同様の作用効果を得ることができる。
【００５１】
次いで、Ａｒと水素との混合ガスをガス導入管９から導入する。前記混合ガス中における水素ガスの含有量は特に限定されるものではないが、好ましくは５０％以下とする。前記混合ガスは、以下に説明するスパッタリングにおけるスパッタガスとして機能するが、このようなスパッタガス中における水素ガス含有量を５０％以下とすることにより、形成下にあるＳｉＧｅ膜のエッチングや非晶質化を抑制することができる。なお、前記水素ガス含有量は好ましくは９％以下である。
【００５２】
なお、前記水素ガス含有量の下限値については、本発明の作用効果が得られる限り特に限定されるものではないが、好ましくは５％とする。
【００５３】
一方、前記スパッタガス（混合ガス）が上記水素ガスを含むことにより、水素が酸素と結合することにより酸素を除去し、これによって残留酸素や残留Ｈ２Ｏを効果的に低減し、形成されるＳｉＧｅ膜中への酸素やＨ２Ｏの混入を十分に低減できる効果がある。さらに、微量の残留酸素が成膜中のＳｉＧｅ膜表面に付着した場合にも容易に取り除くことが出来る。加えて、随時吸着する水素により堆積原子が凝集することを防ぐため、原子的にフラットで均一で平坦なＳｉＧｅ膜族系半導体薄膜ができる。
【００５４】
次いで、真空遮閉器７を閉じ、真空遮閉器３、４を開いて、ターボ分子ポンプ５で排気する。さらに、ガス導入管９は、スパッタガスの流量を調整するために、真空反応容器１内のスパッタガス圧力を０．５〜１０ｍＴｏｒｒ間の所望の値に設定する。
【００５５】
次いで、Ｓｉ単結晶基板１９の温度をヒーター２１で調整して例えば４００℃〜６８０℃に設定する。この場合、上述した水素ガスの使用及び超高真空状態保持の効果が相補的に機能し、ＳｉＧｅ膜への酸素の混入、薄膜に対する損傷やエッチング効果、非晶質化等を抑えることができる。
【００５６】
次いで、スパッタターゲット１３、１４をシャッタ１８０、１８１で覆い、スパッタガン１００、１０１に高周波電源１７からの高周波電力を印加して、スパッタを開始する。この段階でスパッタターゲット１３、１４から飛散したＳｉとＧｅはシャッタ１８０、１８１の裏面に付着し、Ｓｉ単結晶基板１９の表面には到達しない。
【００５７】
次いで、スパッタを行っている状態でシャッタ１８０、１８１を開いて、Ｓｉ単結晶基板１９の表面からスパッタターゲットが見えるようにする。このとき、スパッタされたＳｉ原子及びＧｅ原子はＳｉ単結晶基板１９に到達して成膜が開始する。ＳｉとＧｅのスパッタレートは予め高周波電力で調整する。
【００５８】
成膜終了後、ヒーター２１を停止して加熱操作を終了し、ガス導入管９からのスパッタガスの導入を停止するとともに、高周波電源１７からスパッタガン１００、１０１への電力供給を停止する。
【００５９】
成膜が終了したＳｉ単結晶基板１９は、真空反応容器１への導入のときの逆手順で、別容器２側に取り出す。つまり、スパッタガン用容器１０２、１０３の圧力を１×１０−９Ｔｏｒｒ以下に、また真空反応容器１の圧力を１×１０−７Ｔｏｒｒ以下に保持し、Ｓｉ単結晶基板１９を別容器２へ移送し、真空遮閉器３を閉じる。
【００６０】
その後、Ｓｉ単結晶基板１９を取り出して真空遮閉器３を閉じた後、スパッタイオンポンプ８を用いて真空容器およびスパッタガンを１×１０−９Ｔｏｒｒ以下まで排気する。
【００６１】
本例においては、スパッタリング法を用いてＳｉＧｅ膜を形成しているので、その組成は厚さ方向において略同一である。しかしながら、目的とするＳｉＧｅ膜の表面欠陥密度が１０−４／ｃｍ２以下である限り、用途に応じて厚さ方向において組成が変化することを排除するものではなく、必要に応じて所定の連続的または段階的組成傾斜膜とすることもできる。
【００６２】
なお、上記具体例においては、スパッタターゲットとしてＳｉ単結晶及びＧｅ単結晶をそれぞれ個別に準備して用いたが、所定の組成からなる単一のＳｉＧｅターゲットを用いるようにすることもできる。また、Ｓｉ単結晶ターゲット、Ｇｅ単結晶ターゲット、及び所定組成のＳｉＧｅターゲットを適宜組み合わせて用いるようにすることもできる。
【００６３】
また、目的とするＳｉＧｅ内にドーパントを行うに際しては、それぞれ目的とするドーパント、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｎ、Ｐ、Ｓｂなどを予めターゲット内に含有させるようにすることができる。
【００６４】
また、スパッタターゲットとしては、単結晶や多結晶の材料が用いられるが、単結晶のスパッタターゲットを用いた方が薄膜の結晶構造などの結晶性が高くなる。
【実施例】
【００６５】
（実施例１〜４）
本例においては、上述した図１に示す装置を用い、Ｓｉ０．７７Ｇｅ０．２３膜、Ｓｉ０．５Ｇｅ０．５膜、Ｓｉ０．２Ｇｅ０．８膜及びＧｅ膜をそれぞれ厚さ２４０ｎｍ、２０ｎｍ、１３０ｎｍ、７０ｎｍに形成した。なお、Ｓｉ単結晶基板の加熱ヒータによる加熱温度は、Ｓｉ０．７７Ｇｅ０．２３膜、Ｓｉ０．５Ｇｅ０．５膜の場合は５００℃と、Ｓｉ０．２Ｇｅ０．８膜及びＧｅ膜の場合は３００℃とした。混合ガス（スパッタガス）中の水素ガス含有量はいずれも５％とした。緩和する臨界膜厚は、成膜温度に依存し、本例の場合のＳｉ０．７７Ｇｅ０．２３膜、Ｓｉ０．５Ｇｅ０．５膜、Ｓｉ０．２Ｇｅ０．８膜及びＧｅ膜の臨界膜厚は、それぞれ、１６０ｎｍ、４０ｎｍ、１８ｎｍ、１０ｎｍである。
【００６６】
以上のようにして得た膜に対し、高分解能ＳＥＭにおいて表面観察を実施したところ、約（１００μｍ）２の範囲において表面欠陥を確認することができず、前記ＳｉＧｅ膜の表面欠陥密度が少なくとも１０４／ｃｍ２以下であり、緩和率はＸ線回折の測定からＳｉ０．７７Ｇｅ０．２３膜、Ｓｉ０．５Ｇｅ０．５膜、Ｓｉ０．２Ｇｅ０．８膜及びＧｅ膜でそれぞれ３０％、５３％、９５％、９５％程度以上であることが確認された。
【００６７】
（比較例１〜４）
本比較例においては、Ｓｉ２Ｈ６及びＧｅＨ４を用いた熱ＣＶＤ法により、前記例より欠陥の発生が少なくなるより低Ｇｅ組成のＳｉ０．８２Ｇｅ０．１８膜を、Ｓｉ単結晶基板の温度を６００℃として、臨界膜厚近辺の厚さ３００ｎｍに形成した。６００℃のＳｉ０．８２Ｇｅ０．１８膜の臨界膜厚はおよそ２８０ｎｍである。
【００６８】
本例におけるＳｉＧｅ膜は上記同様の高分解能ＳＥＭによる表面観察において、約１０μｍ２の範囲において約数個以上の表面欠陥が確認され、前記ＳｉＧｅ膜の表面欠陥密度が１０７／ｃｍ２程度以上であることが判明した。また、Ｘ線回折の測定から前記ＳｉＧｅ膜の緩和率は２０％であった。したがって、熱ＣＶＤ法で臨界膜厚程度の厚さに積層し緩和させたＳｉＧｅ層は、緩和率が低い場合でも表面欠陥密度は高く、緩和率の増加あるいはＧｅ組成の増加につれてさらに表面欠陥密度が高くなることが判る。
【００６９】
以上、実施例及び比較例から、本発明によれば、低表面欠陥密度のＳｉＧｅ膜を得ることができる。
【００７０】
以上、本発明について具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施形態である半導体薄膜製造装置の概略図である。
【符号の説明】
【００７２】
５００ 半導体薄膜製造装置
１ 反応容器
２ 別容器
３ 真空遮閉器
４ 真空遮閉器
５ ターボ分子ポンプ
６ ロータリーポンプ
７ 真空遮閉器
８ スパッタイオンポンプ
９ ガス導入管
１００、１０１ スパッタガン
１０２、１０３ スパッタガン用容器
１１ 真空遮閉器
１２ スパッタイオンポンプ
１３ Ｓｉ単結晶のスパッタターゲット
１４ Ｇｅ単結晶のスパッタターゲット
１５ 印加した磁場
１６ マッチングボックス
１７ 高周波電源
１８０、１８１ シャッタ
１９ Ｓｉ単結晶基板
２０ Ｓｉ単結晶基板の載置位置
２１ ヒーター
【図１】
2008021674.tif 000003