(57)【要約】【課題】高精度な検査を可能としつつ、検査装置側の負担を軽減することができるようにした半導体装置とその検査方法を提供する。【解決手段】シリコン基板１上に設けられた集積回路１０と、シリコン基板１上に設けられて集積回路１０から引き出された複数のパッド電極２１〜２４と、集積回路１０と同一チップ内に設けられた検査用のスイッチ素子３１、３２と、を備える。スイッチ素子３１は、集積回路１０の電気的特性を検査する検査装置５０からの制御信号Ｓ１を受けてパッド電極２１とパッド電極２２との間を電気的に接続する機能を有する。また、スイッチ素子３２は、制御信号Ｓ１を受けてパッド電極２３とパッド電極２４との間を電気的に接続する機能を有する。このような構成であれば、１つのパッド電極に１つの測定回路を割り当てれば良く、パッド電極の２倍の数の測定回路を用意する必要がない。【選択図】図１
2008306035.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた集積回路と、
前記基板上に設けられて前記集積回路から引き出された複数の端子と、
前記基板上に設けられた検査用素子と、を備え、
前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて一方の前記端子と他方の前記端子とを電気的に接続する機能を有することを特徴とする半導体装置。
【請求項２】
基板上に設けられた集積回路と、
前記基板上に設けられて前記集積回路から引き出された複数の端子と、
前記集積回路と同一チップとなる領域の前記基板上に設けられた検査用素子と、を備え、
前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて一方の前記端子と他方の前記端子とを電気的に接続する機能を有することを特徴とする半導体装置。
【請求項３】
基板上に設けられた集積回路と、
前記基板上に設けられて前記集積回路から引き出された複数の端子と、
前記集積回路と同一チップとなる領域の前記基板上に設けられた検査用素子及び検査用端子と、を備え、
前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて、前記複数の端子の中から前記制御信号により選択される任意の端子と前記検査用端子とを電気的に接続する機能を有することを特徴とする半導体装置。
【請求項４】
基板上に設けられた集積回路と、
前記基板上に設けられて前記集積回路から引き出された複数の端子と、
前記集積回路と同一チップとなる領域の前記基板上に設けられた検査用素子及び検査用端子と、を備え、
前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて、前記複数の端子を一括で前記検査用端子に電気的に接続する機能を有することを特徴とする半導体装置。
【請求項５】
基板上に設けられた複数の集積回路と、
前記基板上に設けられて個々の前記集積回路からそれぞれ引き出された複数の端子と、
隣り合う一方の前記集積回路と他方の前記集積回路との間にあるスクライブ領域の前記基板上に設けられた検査用配線と、を備え、
前記検査用配線は、一方の前記集積回路から引き出された前記端子と他方の前記集積回路から引き出された前記端子とを電気的に接続していることを特徴とする半導体装置。
【請求項６】
請求項２に記載の半導体装置の電気的特性を検査する方法であって、
一方の前記端子が測定状態となり、他方の前記端子がハイインピーダンスとなるように前記集積回路の内部状態を設定する工程と、
前記検査装置から前記検査用素子に前記制御信号を送信して一方の前記端子と他方の前記端子とを電気的に接続する工程と、
一方の前記端子と他方の前記端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とする半導体装置の検査方法。
【請求項７】
請求項３に記載の半導体装置の電気的特性を検査する方法であって、
前記検査装置から前記検査用素子に前記制御信号を送信して前記任意の端子と前記検査用端子とを電気的に接続する工程と、
前記任意の端子と前記検査用端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とする半導体装置の検査方法。
【請求項８】
請求項４に記載の半導体装置の電気的特性を検査する方法であって、
前記複数の端子の中から選択される任意の端子が測定状態となり、それ以外の前記端子がハイインピーダンスとなるように前記集積回路の内部状態を設定する工程と、
前記検査装置から前記検査用素子に前記制御信号を送信して、前記複数の端子を一括で前記検査用端子に電気的に接続する工程と、
前記複数の端子と前記検査用端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とする半導体装置の検査方法。
【請求項９】
請求項５に記載の半導体装置の電気的特性を検査する方法であって、
前記検査用配線によって電気的に接続されている複数の前記端子のうちの、一方の前記端子が測定状態となり他方の前記端子がハイインピーダンスとなるように、隣り合う一方と他方の前記集積回路の内部状態をそれぞれ設定する工程と、
一方の前記端子と他方の前記端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその検査方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程では、例えば、半導体チップとなる領域のシリコン基板に集積回路を形成し、次に、隣接するチップ間（即ち、スクライブ領域）をダイヤモンドカッタ等で切断することによって１枚のウエーハから複数個の半導体チップを得る。このダイヤモンドカッタ等を用いたウエーハの切断処理は例えばダイシングと呼ばれている。また、ダイシング後の後工程では、半導体チップのパッド電極とインナーリードとを例えば金線等で接続する。ここで、半導体装置の製造工程では、後工程への不良品の流出を防ぐために、ダイシングを行う直前の工程で各チップの電気的特性を検査することが一般的に行われている。
【０００３】
図５は、従来例に係る半導体装置４００と検査装置４５０の構成例を示す概念図である。図５に示すように、この半導体装置（半導体チップ）４００は、例えばシリコン基板４０１上に形成された集積回路４１０と、シリコン基板４０１上に形成されて集積回路４１０から引き出された複数個のパッド電極４２１〜４２４と、を有するものである。シリコン基板４０１はダイシング前のウエーハである。また、集積回路４１０は例えば複数個のトランジスタ４１１〜４１４と、抵抗素子（図示せず）と、容量素子（図示せず）と、これらを互いに接続する配線等を含んだ構成となっている。
【０００４】
一方、検査装置４５０は複数の測定回路４５１〜４５８を有し、これら測定回路４５１〜４５８はパフォーマンスボード（図示せず）を介してプローブカードの探針４７１〜４７８につながれている。この検査装置４５０は、パッド電極と探針との接触部分から測定回路に至るまでの経路（以下、測定経路ともいう。）の抵抗が影響しないように、これらパッド電極４２１〜４２４にそれぞれ２本の探針を接触させるタイプの装置であり、センスラインとフォースラインを独立させたケルビン接続により検査を行うものである。
【０００５】
ここで、センスラインは例えば電圧を測定するラインのことであり、フォースラインは例えば定電流を印加するラインのことである。図５では、測定回路４５１が例えばフォースラインに対応し、測定回路４５２がセンスラインに対応している。センスラインでは、測定経路を流れる電流が極めて微小なため当該経路における電圧降下を無視することができる。このため、図５においては、測定回路４５１からトランジスタ４１１に定電流を流すと共に、測定回路４５２で電圧を測定することによって、トランジスタ４１１のオン抵抗を精度良く測定することができる。なお、ケルビン接続については、例えば特許文献１にも記載されている。
【特許文献１】特開平５−１４４８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、図５に示した従来例においては、１つのパッド電極に対して２つの測定回路が必要であるため、検査装置の機能がその分多く必要である。例えば、２５６の測定回路を有する検査装置では、１個のパッド電極に２つの測定回路を割り当てるため、対応可能なパッド電極の数は１２８（＝２５６÷２）である。また、５１２の測定回路を有する検査装置では、１個のパッド電極に２つの測定回路を割り当てるため、対応可能なパッド電極の数は２５６（＝５１２÷２）である。
【０００７】
このように、従来例においては、パッド電極の２倍の数の測定回路が必要であり、端子数と比べて多くの測定回路が必要である、という問題があった。また、半導体装置の微細化、高集積化に伴ってパッド電極の面積も縮小する方向にあり、１個のパッド電極に２本の探針を接触させることが徐々に難しくなってきている、という問題もあった。
そこで、この発明はこのような問題に鑑みてなされたものであって、高精度な検査を可能としつつ、検査装置側の負担を軽減することができるようにした半導体装置とその検査方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、発明１の半導体装置は、基板上に設けられた集積回路と、前記基板上に設けられて前記集積回路から引き出された複数の端子と、前記基板上に設けられた検査用素子と、を備え、前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて一方の前記端子と他方の前記端子とを電気的に接続する機能を有することを特徴とするものである。
【０００９】
また、発明２の半導体装置は、基板上に設けられた集積回路と、前記基板上に設けられて前記集積回路から引き出された複数の端子と、前記集積回路と同一チップとなる領域の前記基板上に設けられた検査用素子と、を備え、前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて一方の前記端子と他方の前記端子とを電気的に接続する機能を有することを特徴とするものである。
【００１０】
発明３の半導体装置は、基板上に設けられた集積回路と、前記基板上に設けられて前記集積回路から引き出された複数の端子と、前記集積回路と同一チップとなる領域の前記基板上に設けられた検査用素子及び検査用端子と、を備え、前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて、前記複数の端子の中から前記制御信号により選択される任意の端子と前記検査用端子とを電気的に接続する機能を有することを特徴とするものである。
【００１１】
発明４の半導体装置は、基板上に設けられた集積回路と、前記基板上に設けられて前記集積回路から引き出された複数の端子と、前記集積回路と同一チップとなる領域の前記基板上に設けられた検査用素子及び検査用端子と、を備え、前記検査用素子は、前記集積回路の電気的特性を検査する検査装置からの制御信号を受けて、前記複数の端子を一括で前記検査用端子に電気的に接続する機能を有することを特徴とするものである。ここで、「前記複数の端子を一括で前記検査用端子に電気的に接続する」とは、即ち、複数の端子と検査用端子との接続を一括でオン、オフするということである。
【００１２】
発明５の半導体装置は、基板上に設けられた複数の集積回路と、前記基板上に設けられて個々の前記集積回路からそれぞれ引き出された複数の端子と、隣り合う一方の前記集積回路と他方の前記集積回路との間にあるスクライブ領域の前記基板上に設けられた検査用配線と、を備え、前記検査用配線は、一方の前記集積回路から引き出された前記端子と他方の前記集積回路から引き出された前記端子とを電気的に接続していることを特徴とするものである。
【００１３】
発明６の半導体装置の検査方法は、発明２に記載の半導体装置の電気的特性を検査する方法であって、一方の前記端子が測定状態となり、他方の前記端子がハイインピーダンスとなるように前記集積回路の内部状態を設定する工程と、前記検査装置から前記検査用素子に前記制御信号を送信して一方の前記端子と他方の前記端子とを電気的に接続する工程と、一方の前記端子と他方の前記端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とするものである。
【００１４】
発明７の半導体装置の検査方法は、発明３に記載の半導体装置の電気的特性を検査する方法であって、前記検査装置から前記検査用素子に前記制御信号を送信して前記任意の端子と前記検査用端子とを電気的に接続する工程と、前記任意の端子と前記検査用端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とするものである。
【００１５】
発明８の半導体装置の検査方法は、発明４に記載の半導体装置の電気的特性を検査する方法であって、前記複数の端子の中から選択される任意の端子が測定状態となり、それ以外の前記端子がハイインピーダンスとなるように前記集積回路の内部状態を設定する工程と、前記検査装置から前記検査用素子に前記制御信号を送信して、前記複数の端子を一括で前記検査用端子に電気的に接続する工程と、前記複数の端子と前記検査用端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とするものである。
【００１６】
発明９の半導体装置の検査方法は、発明５に記載の半導体装置の電気的特性を検査する方法であって、前記検査用配線によって電気的に接続されている複数の前記端子のうちの、一方の前記端子が測定状態となり他方の前記端子がハイインピーダンスとなるように、隣り合う一方と他方の前記集積回路の内部状態をそれぞれ設定する工程と、一方の前記端子と他方の前記端子とに前記検査装置の探針をそれぞれ１本ずつ接触させて前記電気的特性を測定する工程と、を含むことを特徴とするものである。
【００１７】
本発明に係る半導体装置とその検査方法によれば、１端子に１つの測定回路を割り当てれば良く、端子の２倍の数の測定回路を用意する必要がないので、測定回路の数を少なくすることができる。また、１端子に１本の探針を接触させれば良く、１端子に２本の探針を接触させる必要はないので、端子に対する探針の接触が容易となる。このように、検査装置に求められる測定回路の数や、端子に対する探針の接触容易性などの面で、検査装置側の負担を軽減することができる。このため、高精度な検査を可能としつつ、半導体装置のさらなる微細化、高集積化に対応することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら本発明の実施の形態について説明する。
（１）第１実施形態
図１は、本発明の第１実施形態に係る半導体装置１００と検査装置５０の構成例を示す概念図である。
図１に示すように、この半導体装置（半導体チップ）１００は、例えばシリコン基板１上に形成された集積回路１０と、この集積回路１０と同一チップとなる領域（即ち、同一チップ内）のシリコン基板１上に設けられた複数のパッド電極２１〜２４と、集積回路１０と同一チップ内のシリコン基板１上に設けられたスイッチ素子３１、３２と、を含んだ構成となっている。
【００１９】
これらの中で、シリコン基板１はダイシング前のウエーハである。また、集積回路１０は、例えばトランジスタ１１〜１４と、抵抗素子（図示せず）と、容量素子（図示せず）と、これらを互いに接続する配線等を含む。ここでは、トランジスタ１１〜１４は例えばＭＯＳトランジスタであり、集積回路１０における信号の入出力を制御する機能を有する。例えば、図１に示すトランジスタ１１がオン（ＯＮ）のときには、集積回路１０とパッド電極２１との間は電気的に接続されて信号の入出力が行われる。また、このトランジスタ１１がオフ（ＯＦＦ）のときは、集積回路１０とパッド電極２１との間は電気的に切り離されて（即ち、ハイインピーダンスとなり）信号の入出力は行われない。このように、トランジスタ１１のオン、オフの動作により、集積回路１０における信号の入出力が制御される。また、トランジスタ１１と同様、他のトランジスタ１２〜１４についても、そのオン、オフの動作により集積回路１０における信号の入出力が制御される。
【００２０】
また、パッド電極２１〜２４は、集積回路から引き出された信号入出力用の電極部である。これらパッド電極２１〜２４と集積回路１０との間には配線が形成されており、パッド電極２１〜２４と配線は例えばアルミニウム（Ａｌ）、またはＡｌに銅（Ｃｕ）等を少量含むＡｌ合金からなる。なお、図１では、集積回路１０とパッド電極２１〜２４との接続関係を示すために、パッド電極２１〜２４を集積回路１０から離れた位置に記載しているが、実際の構造では、パッド電極２１〜２４は集積回路１０と平面視で重なる位置に形成されていて良い。
【００２１】
さらに、スイッチ素子３１はパッド電極２１、２２間を電気的に接続するスイッチであり、スイッチ素子３２はパッド電極２３、２４間を電気的に接続するスイッチである。これらスイッチ素子３１、３２は、検査装置５０からの制御信号Ｓ１を受けてオン、オフの動作を行うようになっている。制御信号Ｓ１により、スイッチ素子３１がオンするとパッド電極２１、２２間が電気的に接続され、オフのときはパッド電極２１、２２間が電気的に切り離される。同様に、スイッチ素子３２がオンのときはパッド電極２３、２４間が電気的に接続され、オフのときはパッド電極２３、２４間が電気的に切り離される。これらスイッチ素子３１、３２は、例えばノーマリーオフ型のＭＯＳトランジスタで構成されており、検査装置５０から制御信号Ｓ１が送られてこないときは常にオフとなるように設定されている。
【００２２】
なお、図１では、スイッチ素子３１、３２とパッド電極２１〜２４間の接続関係を示すために、スイッチ素子３１、３２を集積回路１０とパッド電極２１〜２４の両方から離れた位置に記載しているが、実際の構造では、スイッチ素子３１、３２は集積回路１０と平面視で重なる位置に形成されていて良く、また、層間絶縁膜等を介してパッド電極２１〜２４の直下に形成されていても良い。
【００２３】
一方、検査装置５０は複数の測定回路５１〜５４を有し、これら測定回路５１〜５４は例えばパフォーマンスボード（図示せず）を介してプローブカードの探針７１〜７４に接続されている。これら測定回路５１〜５４のうち、測定回路５１は例えばフォースラインに対応し、探針７１とパッド電極２１を介して集積回路１０に定電流を印加する機能を有する。また、測定回路５２は例えばセンスラインに対応し、電圧を測定する機能を有する。同様に、測定回路５３はフォースラインに対応し、測定回路５４はセンスラインに対応している。また、この検査装置５０は、図示しない探針とパッド電極等を介してスイッチ素子３１、３２に制御信号Ｓ１を、集積回路１０に制御信号Ｓ２をそれぞれ送信する機能を有する。
【００２４】
なお、測定回路５１、５２と、測定回路５３、５４はそれぞれ一対を成し、その一方がフォースラインのときは他方がセンスラインとなる。即ち、測定回路５１がフォースラインのときは測定回路５２がセンスラインとなり、測定回路５２がフォースラインのときは測定回路５１がセンスラインとなる。測定回路５３、５４についても同様である。各測定回路５１〜５４は、フォースラインとして機能し、またセンスラインとしても機能する。
【００２５】
次に、この検査装置５０を用いて半導体装置１００の検査する方法について説明する。
図２は、トランジスタ１１〜１４及びスイッチ素子３１、３２の動作例を示す概念図である。図２に示すように、この半導体装置１００の検査工程では、測定回路５１につながる探針７１をパッド電極２１に接触させると共に、測定回路５２につながる探針７２をパッド電極２２に接触させる。また、測定回路５３につながる探針７３をパッド電極２３に接触させると共に、測定回路５４につながる探針７４をパッド電極２４に接触させる。次に、検査装置５０からスイッチ素子３１、３２に制御信号Ｓ１を送信して、パッド電極２１とパッド電極２２との間を電気的に接続すると共に、パッド電極２３とパッド電極２４の間を電気的に接続する。そして、これらパッド電極２１〜２４についての電気的特性をそれぞれ検査する。
【００２６】
例えば、上記の電気的特性として、各パッド電極２１〜２４につながるトランジスタ１１〜１４のオン抵抗を測定する場合には、検査装置５０から集積回路１０に制御信号Ｓ２を送信して、トランジスタ１１をオンすると共に、トランジスタ１２をオフする。これにより、トランジスタ１１が測定状態になると共に、トランジスタ１２がハイインピーダンス（即ち、非測定状態）となる。
【００２７】
このような状態では、測定回路５１からトランジスタ１１に定電流が印加され、測定回路５２により電圧値（電位）が測定される。ここで、スイッチ素子３１〜パッド電極２２〜測定回路５２間を流れる電流は極めて微小で当該間での電圧降下を無視することができるので、測定回路５２により測定される電圧値は、トランジスタ１１〜パッド電極２１間の電圧値とほぼ同じ値となる。従って、測定回路５２により測定される電圧値と、測定回路５１が印加する定電流値とに基づいて、トランジスタ１１のオン抵抗を算出することができる。
【００２８】
次に、検査装置５０から集積回路１０に制御信号を送信して、トランジスタ１１をオフすると共に、トランジスタ１２をオンする。これにより、トランジスタ１１がハイインピーダンスとなると共に、トランジスタ１２が測定状態となる。このような状態では、測定回路５２からトランジスタ１２に定電流が印加され、測定回路５１により電圧値（電位）が測定される。ここでも、スイッチ素子３１〜パッド電極２１〜測定回路５１間を流れる電流は極めて微小で当該間での電圧降下を無視することができるので、測定回路５１により測定される電圧値は、トランジスタ１２〜パッド電極２２間の電圧値とほぼ同じ値となる。従って、測定回路５１で測定される電圧値と、測定回路５２が印加する定電流値とに基づいて、トランジスタ１２のオン抵抗を算出することができる。
【００２９】
以下、パッド電極２３につながるトランジスタ１３のオン抵抗と、パッド電極２４につながるトランジスタ１４のオン抵抗についても同様の方法で測定することができる。このようなトランジスタ１１〜１４のオン抵抗の測定は一つずつ順番に行っても良いが、例えば、トランジスタ１１、１３のオン抵抗測定を同時に行っても良いし、また、トランジスタ１２、１４のオン抵抗測定を同時に行っても良い。複数のトランジスタを同時に測定することにより、検査時間の短縮が可能である。
【００３０】
このように、本発明の第１実施形態によれば、１つのパッド電極に１つの測定回路を割り当てれば良く、パッド電極の２倍の数の測定回路を用意する必要がない。従って、パッド電極数が同じ場合でも測定回路の数を少なくすることができる。また、１つのパッド電極に１本の探針を接触させれば良く、１つのパッド電極に２本の探針を接触させる必要はないので、パッド電極に対する探針の接触が容易となる。このように、検査装置に求められる測定回路の数や、パッド電極に対する探針の接触容易性などの面で、検査装置側の負担を軽減することができる。このため、高精度な検査を可能としつつ、半導体装置のさらなる微細化、高集積化に対応することができる。
【００３１】
なお、この第１実施形態では、４つのパッド電極２１〜２４と２つのスイッチ素子３１、３２を例に挙げて説明したが、本発明におけるパッド電極の数とスイッチ素子の数はもちろんこれに限られるものではない。パッド電極の数は半導体装置１００に求められる機能に応じて任意に設定可能であり、スイッチ素子の数もパッド電極の数に応じて任意に設定可能である。
【００３２】
（２）第２実施形態
図３は、本発明の第２実施形態に係る半導体装置２００と検査装置１５０の構成例を示す概念図である。図３において、図１と同一構成及び同一機能を有する部分には同一符号を付し、その詳細な説明は省略する。
図３に示すように、この半導体装置（半導体チップ）２００は、例えばシリコン基板（ウエーハ）１上に形成された集積回路１０と、集積回路１０と同一チップ内のシリコン基板１上に設けられた複数のパッド電極２１〜２５と、集積回路と同一チップ内のシリコン基板１上に設けられたスイッチ素子３３〜３６と、を含んだ構成となっている。
【００３３】
これらの中で、パッド電極２５は、例えば検査時にのみ使用される検査用の端子である。この検査用のパッド電極２５は、他のパッド電極２１〜２４と同様、例えばアルミニウム（Ａｌ）、またはＡｌに銅（Ｃｕ）等を添加したＡｌ合金からなる。なお、図３では、図１と同様の理由から、パッド電極２５を集積回路１０から離れた位置に記載しているが、実際の構造では、パッド電極２５は集積回路１０と平面視で重なる位置に形成されていて良い。
【００３４】
また、スイッチ素子３３はパッド電極２１、２５間を電気的に接続するスイッチであり、スイッチ素子３４はパッド電極２２、２５間を電気的に接続するスイッチである。スイッチ素子３５はパッド電極２３、２５間を電気的に接続するスイッチであり、スイッチ素子３６はパッド電極２４、２５間を電気的に接続するスイッチである。これらスイッチ素子３３〜３６は、検査装置１５０からの制御信号Ｓ´１を受けてオン、オフの動作を行うようになっている。制御信号Ｓ´１により、スイッチ素子３３がオンするとパッド電極２１と検査用のパッド電極２５との間が電気的に接続され、オフのときはパッド電極２１とパッド電極２５との間が電気的に切り離される。同様に、スイッチ素子３４〜３６がオンのときは対応するパッド電極と、検査用のパッド電極２５との間が電気的に接続され、オフのときは当該間が電気的に切り離される。これらスイッチ素子３３〜３６は、例えばノーマリーオフ型のＭＯＳトランジスタで構成されており、検査装置１５０から制御信号Ｓ´１が送られてこないときは常にオフとなるように設定されている。
【００３５】
なお、図３では、図１と同様の理由から、スイッチ素子３３〜３６を集積回路１０とパッド電極２１〜２５の両方から離れた位置に記載しているが、実際の構造では、スイッチ素子３３〜３６は集積回路１０と平面視で重なる位置に形成されていて良く、また、層間絶縁膜等を介してパッド電極２１〜２５の直下に形成されていても良い。
一方、検査装置１５０は測定回路５１、５２´、５３、５４´、５５を有し、これら測定回路は例えばパフォーマンスボード（図示せず）を介してプローブカードの探針７１〜７５にそれぞれ接続されている。これら測定回路のうち、測定回路５１、５２´、５３、５４´は例えばフォースラインに対応し、探針とパッド電極を介して集積回路１０に定電流を印加する機能を有する。また、測定回路５５は例えばセンスラインに対応し、電圧を測定する機能を有する。第１実施形態と同様に、この検査装置１５０も、図示しない探針とパッド電極等を介してスイッチ素子３３〜３６に制御信号Ｓ´１を、集積回路１０に制御信号Ｓ２をそれぞれ送信する機能を有する。
【００３６】
次に、この検査装置１５０を用いて半導体装置２００を検査する方法について説明する。図３に示すように、探針７１〜７５をパッド電極２１〜２５にそれぞれ接触させた後、検査装置１５０からスイッチ素子３３〜３６に制御信号Ｓ´１を送信して、スイッチ素子３３〜３６のうちの何れか一つをオンする。これにより、制御信号Ｓ´１により選択される任意のパッド電極と、検査用のパッド電極２５との間が電気的に接続される。また、スイッチ素子３３〜３６のうちの何れか一つをオンしている間は、他のスイッチ素子を全てオフにしておく。そして、この検査用のパッド電極２５と接続されているパッド電極について、その電気的特性を検査する。
【００３７】
例えば、上記の電気的特性として、パッド電極２１につながるトランジスタ１１のオン抵抗を測定する場合を想定する。この場合は、検査装置１５０からスイッチ素子３３に制御信号Ｓ´１を送信して当該素子をオンすると共に、検査装置１５０から集積回路１０に制御信号Ｓ２を送信してトランジスタ１１をオンする。これにより、トランジスタ１１は測定状態となり、測定回路５１からトランジスタ１１に定電流が印加され、測定回路５５により電圧値（電位）が測定される。
【００３８】
ここでは、スイッチ素子３３〜パッド電極２５〜測定回路５５間を流れる電流は極めて微小で当該間での電圧降下を無視することができるので、測定回路５５で測定される電圧値は、トランジスタ１１〜パッド電極２１間の電圧値とほぼ同じ値となる。従って、測定回路５５により測定される電圧値と、測定回路５１が印加する定電流値とに基づいて、トランジスタ１１のオン抵抗を算出することができる。以下、パッド電極２２〜２４につながるトランジスタ１２〜１４のオン抵抗についても、トランジスタ１１の場合と同様の方法で順に測定することができる。
【００３９】
このように、本発明の第２実施形態によれば、第１実施形態と同様、１つのパッド電極に１つの測定回路を割り当てれば良く、パッド電極の２倍の数の測定回路を用意する必要がない。このため、高精度な検査を可能としつつ、検査装置側の負担を軽減することができ、半導体装置のさらなる微細化、高集積化に対応することができる。
なお、上記の第２実施形態では、検査装置１５０からの制御信号Ｓ´により、スイッチ素子３３〜３６の何れか一つがオンし、この間は他のスイッチ素子は全てオフとなることを説明した。しかしながら、本発明はこれに限られることはなく、制御信号Ｓ´により、スイッチ素子３３〜３６の全てが一括でオン、オフするような構成でも良い。
【００４０】
例えば、図３において、パッド電極２１につながるトランジスタ１１のオン抵抗を測定する場合は、検査装置１５０からスイッチ素子３３〜３６に制御信号Ｓ´１を送信して当該素子全てをオンする。また、制御信号Ｓ´１の送信と前後して、或いは同時に、検査装置１５０から集積回路１０に制御信号Ｓ２を送信して、トランジスタ１１をオンすると共に、トランジスタ１２〜１４を全てオフにする。これにより、トランジスタ１１は測定状態となり、トランジスタ１２〜１４は全てハイインピーダンス（即ち、非測定状態）となる。
【００４１】
このような状態では、測定回路５１からトランジスタ１１に定電流が印加され、測定回路５５により電圧値（電位）が測定される。また、この定電流印加及び電圧測定をしている間は、測定回路５２´、５３、５４´を待機状態とし、これらの回路に対応するパッド電極２２〜２４には定電流を印加しないようにする。これにより、パッド電極２１〜２５は全て同電位となり、測定回路５５により測定される電圧値は、トランジスタ１１〜パッド電極２１間の電圧値とほぼ同じ値となる。従って、測定回路５５により測定される電圧値と、測定回路５１が印加する定電流値とに基づいて、トランジスタ１１のオン抵抗を算出することができる。以下、トランジスタ１２〜１４のオン抵抗についても、同様の方法で測定することができる。
このような方法によれば、スイッチ素子３３〜３６を個別にオン、オフする場合と比べて、制御信号回路がシンプルになる等の利点がある。
【００４２】
（３）第３実施形態
上記の第１、第２実施形態では、集積回路と同一チップ内に検査用のスイッチ素子を形成し、このスイッチ素子を検査時にオンすることで、同一チップ内の２つのパッド電極間を電気的に接続する場合について説明した。しかしながら、本発明では、例えばスクライブラインを挟んで隣り合う一方の半導体チップのパッド電極と、他方の半導体チップのパッド電極とを配線で接続しておき、この配線で接続された一対のパッド電極の両方を利用して、一方の半導体チップのパッド電極についての電気的特性を検査することも可能である。第３実施形態ではこのような方法について説明する。
【００４３】
図４は、本発明の第３実施形態に係る半導体装置３００の構成例を示す概念図である。
図４に示すように、この半導体装置３００は、ダイシング前のシリコン基板（ウエーハ）に複数の半導体チップ３０１、３０２が形成されたものである。半導体チップ３０１は、例えばシリコン基板上に形成された集積回路１０ａと、集積回路１０ａから引き出された複数のパッド電極２１ａ、２２ａ、２３ａ、２４ａとを含んで構成されたものである。集積回路１０ａは、トランジスタ１１ａ〜１４ａを有する。また、半導体チップ３０２は、例えばシリコン基板上に形成された集積回路１０ｂと、集積回路１０ｂから引き出された複数のパッド電極２１ｂ、２２ｂ、２３ｂ、２４ｂとを含んで構成されたものである。集積回路１０ｂは、トランジスタ１１ｂ〜１４ｂを有する。
【００４４】
ここで、集積回路１０ａと集積回路１０ｂは、例えば図１に示した集積回路１０と同一の構成を有し、トランジスタ１１ａ〜１４ａとトランジスタ１１ｂ〜１４ｂは例えば図１に示したトランジスタ１１〜１４と同一の構成を有する。また、パッド電極２１ａ〜２４ａと、パッド電極２１ｂ〜２４ｂは、例えば図１に示したパッド電極２１〜２４と同一の構成を有する。このように、半導体装置３００では、半導体チップ３０１、３０２が有する集積回路、トランジスタ、パッド電極に関してａ、ｂというように符号に違いがあるものの、この違いは説明の便宜上によるものであり、構成は同一である。
【００４５】
また、この半導体装置３００では、スクライブラインＳＬのシリコン基板上に検査用の配線Ｌ１〜Ｌ４が形成されており、これら配線Ｌ１〜Ｌ４によって、スクライブラインＳＬを挟んで隣り合うパッド電極間は電気的に接続されている。即ち、図４に示すように、パッド電極２１ａとパッド電極２４ｂは配線Ｌ１によって電気的に接続されており、パッド電極２２ａとパッド電極２３ｂは配線Ｌ２によって電気的に接続されている。また、パッド電極２３ａとパッド電極２２ｂは配線Ｌ３によって電気的に接続されており、パッド電極２４ａとパッド電極２１ｂは配線Ｌ４によって電気的に接続されている。
【００４６】
次に、この半導体装置３００の電気的特性を検査する方法について説明する。ここでは、第１、第２実施形態と同様に、上記の電気的特性としてトランジスタのオン抵抗を測定する場合を想定する。
図４に示すように、まず始めに、パッド電極２１ａに探針７５を接触させると共に、パッド電極２４ｂに探針７６を接触させる。また、探針７５を定電流回路５６につなぐと共に、探針７６を電圧測定回路５７につないでおく。次に、検査装置（図示せず）から集積回路１０ａに制御信号を送信してトランジスタ１１ａをオンすると共に、トランジスタ１４ｂはオフにしておく。これにより、トランジスタ１１ａは測定状態となると共に、トランジスタ１４ｂはハイインピーダンス（即ち、非測定状態）となり、定電流回路５６からトランジスタ１１ａに定電流が印加され、電圧測定回路５７により電圧値（電位）が測定される。
【００４７】
ここでは、配線Ｌ１〜パッド電極２４ｂ〜電圧測定回路５７間を流れる電流は極めて微小で当該間での電圧降下を無視することができるので、電圧測定回路５７で測定される電圧値は、トランジスタ１１ａ〜パッド電極２１ａ間の電圧値とほぼ同じ値となる。従って、電圧測定回路５７により測定される電圧値と、定電流回路５６が印加する定電流値とに基づいて、トランジスタ１１ａのオン抵抗を算出することができる。以下、トランジスタ１２ａ〜１４ａのオン抵抗についても、トランジスタ１１ａの場合と同様の方法で測定することができる。トランジスタ１１ａ〜１４ａのオン抵抗測定は一つずつ順番に行っても良いし、その全てを同時に行っても良い。同時に測定を行う場合は、パッド電極２１ａ〜２４ａに４つの定電流回路５６をそれぞれ接続すると共に、パッド電極２１ｂ〜２４ｂに４つの電圧測定回路５７をそれぞれ接続しておけば良い。
【００４８】
一方、半導体チップ３０２が有するトランジスタ１４ｂのオン抵抗を測定する場合は、探針７５を電圧測定回路５７につなぐと共に、探針７６を定電流回路５６につないでおく（図示せず）。検査装置（図示せず）から集積回路１０ｂに制御信号を送信してトランジスタ１４ｂをオンすると共に、トランジスタ１１ａはオフにしておく。これにより、トランジスタ１４ｂは測定状態となると共に、トランジスタ１１ａはハイインピーダンス（即ち、非測定状態）となり、定電流回路５６からトランジスタ１４ｂに定電流が印加され、電圧測定回路５７により電圧値（電位）が測定される。
【００４９】
ここでは、配線Ｌ１〜パッド電極２１ａ〜電圧測定回路５７間を流れる電流は極めて微小で当該間での電圧降下を無視することができるので、電圧測定回路５７で測定される電圧値は、トランジスタ１４ｂ〜パッド電極２４ｂ間の電圧値とほぼ同じ値となる。従って、電圧測定回路５７により測定される電圧値と、定電流回路５６が印加する定電流値とに基づいて、トランジスタ１４ｂのオン抵抗を算出することができる。以下、トランジスタ１１ｂ〜１３ｂのオン抵抗についても、トランジスタ１４ｂの場合と同様の方法で測定することができる。トランジスタ１１ｂ〜１４ｂのオン抵抗測定は一つずつ順番に行っても良いし、その全てを同時に行っても良い。同時に測定を行う場合は、パッド電極２１ｂ〜２４ｂに４つの定電流回路５６をそれぞれ接続すると共に、パッド電極２１ａ〜２４ａに４つの電圧測定回路５７をそれぞれ接続しておけば良い。
【００５０】
このように、本発明の第３実施形態によれば、第１、第２実施形態と同様、１つのパッド電極に１つの測定回路を割り当てれば良く、パッド電極の２倍の数の測定回路を用意する必要がない。このため、高精度な検査を可能としつつ、検査装置側の負担を軽減することができ、半導体装置のさらなる微細化、高集積化に対応することができる。
また、この第３実施形態では、第１、第２実施形態と比べて、検査用のスイッチ素子の代わりに、パッド電極間を接続する配線Ｌ１〜Ｌ４をスクライブラインＳＬに形成している。この配線Ｌ１〜Ｌ４は例えばパッド電極の形成工程を利用して形成することができ、検査後はダイシング工程を利用して切断することができる。従って、第１、第２実施形態と比べて、工程数を増やすことなく、半導体装置の回路構成を簡単にすることができる。
【００５１】
上記の第１〜第３実施形態では、シリコン基板（ウエーハ）１が本発明の「基板」に対応し、スイッチ素子３１〜３６が本発明の「検査用素子」に対応している。また、パッド電極２１〜２５、２１ａ〜２４ａ、２１ｂ〜２４ｂが本発明の「端子」に対応し、その中でもパッド電極２５が本発明の「検査用端子」に対応している。さらに、配線Ｌ１〜Ｌ４が本発明の「検査用配線」に対応している。
【図面の簡単な説明】
【００５２】
【図１】第１実施形態に係る半導体装置１００と検査装置５０の構成例を示す概念図。
【図２】トランジスタ１１〜１４及びスイッチ素子３１、３２の動作例を示す概念図。
【図３】第２実施形態に係る半導体装置２００と検査装置１５０の構成例を示す概念図。
【図４】第３実施形態に係る半導体装置３００の構成例を示す概念図。
【図５】従来例に係る半導体装置４００と検査装置４５０の構成例を示す概念図。
【符号の説明】
【００５３】
１  シリコン基板（ウエーハ）、１０、１０ａ、１０ｂ  集積回路、１１〜１４、１１ａ〜１４ａ、１１ｂ〜１４ｂ  トランジスタ、２１〜２４  ２１ａ〜２４ａ、２１ｂ〜２４ｂ、パッド電極、２５  （検査用の）パッド電極、５０、１５０  検査装置、５１〜５５  測定回路、５６  定電流回路、５７  電圧測定回路、１００、２００  半導体装置（半導体チップ）、３００  半導体装置、３０１、３０２  半導体チップ、Ｌ１〜Ｌ４  （検査用の）配線、ＳＬ  スクライブライン
【図１】
2008306035.tif 000003
【図２】
2008306035.tif 000004
【図３】
2008306035.tif 000005
【図４】
2008306035.tif 000006
【図５】
2008306035.tif 000007