(57)【要約】【課題】チップパッケージ構造を提供する。【解決手段】チップパッケージ構造は、そのチップフェイスアップ、或いは、フェイスダウンで、ヤング率が低いチップ粘着材料が占有する面積を増加させて、チップにより覆蓋されていない基板表面もチップ粘着材料を塗布し、低いヤング率のチップ粘着材料により、温度循環テスト中に生じる不符合の熱応力を吸収する。【選択図】図３
2008177185.tif 000002
【特許請求の範囲】
【請求項１】
チップのパッケージ構造であって、
第一表面と第二表面がそれぞれ相反側に位置する基板と、
前記第一表面上のチップと、
前記第一表面上に分布すると共に、前記第一表面と前記チップ間を介するチップ粘着材料と、
前記チップと前記第一表面を包覆する粘着材料と、
からなり、一部の前記チップ粘着材料は、前記一部のチップ粘着材料が前記粘着材料と前記第一表面間を介することを特徴とするチップのパッケージ構造。
【請求項２】
前記基板は、複数の導電パッドを前記第二表面上に分布することを特徴とする請求項１に記載のチップのパッケージ構造。
【請求項３】
前記基板は、更に、前記第一表面から前記第二表面を貫通するスロットを有することを特徴とする請求項２に記載のチップのパッケージ構造。
【請求項４】
更に、前記スロットを穿過すると共に、前記チップを一部の複数の導電パッドに電気的に接続する複数のボンディングワイヤを有することを特徴とする請求項３に記載のチップのパッケージ構造。
【請求項５】
前記粘着材料は、更に、前記複数のボンディングワイヤ構造を包覆することを特徴とする請求項４に記載のチップのパッケージ構造。
【請求項６】
更に、複数の導電パッドに対応する複数のボンディングワイヤ構造を含むことを特徴とする請求項２に記載のチップのパッケージ構造。
【請求項７】
前記チップ粘着材料のヤング率は前記チップのヤング率より小さいことを特徴とする請求項１に記載のチップのパッケージ構造。
【請求項８】
前記チップ粘着材料のヤング率は前記基板のヤング率より小さいことを特徴とする請求項１に記載のチップのパッケージ構造。
【請求項９】
前記チップ粘着材料のヤング率は前記粘着材料のヤング率より小さいことを特徴とする請求項１に記載のチップのパッケージ構造。
【請求項１０】
前記第一表面は前記チップの尺寸より大きいことを特徴とする請求項１に記載のチップのパッケージ構造。
【請求項１１】
前記チップの回路面は前記チップ粘着材料、或いは、前記粘着材料に接触することを特徴とする請求項１に記載のチップのパッケージ構造。
【請求項１２】
チップアレイ領域であって、
第一基板上に間隔的に分布し、複数のチップを間隔的に分布する複数のチップアレイと、
前記複数のチップと前記基板の間を介し、且つ、前記各チップアレイの任意の二チップ間に分布するチップ粘着材料と、
からなることを特徴とするチップアレイ領域。
【請求項１３】
前記基板は、前記各チップアレイに対応し、かつ、少なくとも任意の前記一チップに対応する複数のスロットを有することを特徴とする請求項１２に記載のチップアレイ領域。
【請求項１４】
前記任意の一チップは、対応する前記スロットを穿過して前記基板に電気的に接続される複数の金属材質導線を含むことを特徴とする請求項１３に記載のチップアレイ領域。
【請求項１５】
前記チップ粘着材料のヤング率は、前記基板のヤング率より小さいことを特徴とする請求項１２に記載のチップアレイ領域。
【請求項１６】
前記チップ粘着材料のヤング率は、前記チップのヤング率より小さいことを特徴とする請求項１２に記載のチップアレイ領域。
【請求項１７】
前記基板はボールグリッドアレイパッケージ担体であることを特徴とする請求項１２に記載のチップアレイ領域。
【請求項１８】
前記ボールグリッドアレイパッケージ担体は、更に、複数のチップの相反側に位置する複数の導電パッドを含むことを特徴とする請求項１７に記載のチップアレイ領域。
【請求項１９】
更に、前記チップアレイ上に位置し、前記複数のチップを包覆する粘着材料を含むことを特徴とする請求項１２に記載のチップアレイ領域。
【請求項２０】
前記粘着材料は、任意の二チップ間の前記チップ粘着材料に接触することを特徴とする請求項１９に記載のチップアレイ領域。
【請求項２１】
前記チップ粘着材料のヤング率は、前記粘着材料のヤング率より小さいことを特徴とする請求項１９に記載のチップアレイ領域。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ構造に関するものであって、特に、ボードレベルの温度循環テストを考慮したパッケージ構造に関するものである。
【背景技術】
【０００２】
半導体産業の高度発展に伴い、電子製品はＩＣ素子の設計上、ピン数増加と多功能化への要求が増加し、素子外見上も、軽薄短小の趨勢がある。よって、パッケージ製造工程上、多くの問題に対面し、例えば、基板の設計が日増しに複雑になる。パッケージ材料の選択、薄型パッケージ湾曲変形、散熱性と構造強度の問題などどれも、現在のパッケージ産業の大きな課題となっている。
【０００３】
図１は、公知のファインピッチボールグリッドアレイボードオンチップ（ＦＢＧＡ  ＢＯＣ）の正面図である。単一チップのパッケージ体を例とし、基板１００上にスロット１１０を設置し、基板１００上に粘着剤塗布領域１１２を有する。チップは粘着剤領域１１２上に設置され、ボール１１４が粘着剤塗布領域１１２内に分布していて、粘着剤領域を超えていてもよい。図２を参照すると、一般に、このようなパッケージ構造１２０は、チップと粘着材料を設置した後、パッケージ構造１２０のボール１１４をボード１３０上に溶接し、高温と低温変換の温度循環テスト（ｂｏａｒｄ  Ｔ／Ｃ  ｔｅｓｔｉｎｇ）を実行し、テスト中、パッケージ構造１２０の各材料、及び、ボード１３０は材料の熱膨張係数が符合しない問題により、熱応力を生成しやすい。ボール１１４自身の材料が最も脆弱で、よって、ボール１１４破裂が良く生じる破壊模式である。この時、信号伝送の抵抗値が増加し、開回路（ｏｐｅｎ）になって、素子全体が失効する恐れがある。よって、ボールのテスト中の信頼度の確保が重要な課題の一つである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
パッケージ構造が、ボードレベルの温度循環テスト時に応力不符合の問題を減少させるため、パッケージ構造を提供し、チップが使用するチップ粘着材料のスクリーン印刷範囲を基板表面全体まで延伸して、不符合の熱応力を吸収することを目的とする。
【０００５】
パッケージ構造が、ボードレベルの温度循環テスト時にボールが破裂（ｃｒａｃｋ）する問題の発生を減少させるため、パッケージ構造を提供し、ヤング率が小さいチップ粘着材料をパッケージ構造中に分布させ、熱応力を吸収することにより、ボール破裂の問題の生成を減少させることを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明の実施例は、チップパッケージ構造を提供し、ヤング率が小さい粘着材料が占有する面積を増加させて、チップに覆蓋されていない基板表面にもチップ粘着材料を塗布する。
【発明の効果】
【０００７】
本発明のパッケージ構造により、不符合の熱応力を吸収し、ボール破裂の問題の生成を減少させる。
【発明を実施するための最良の形態】
【０００８】
図３は、本発明の実施例によるチップアレイ領域の正面透視図である。複数のチップアレイ１２が担体５上に間隔的に分布し、各チップアレイ１２中、複数のチップ１４を間隔的に分布している。実施例において、基板１０は、各チップアレイ１２に対応する複数のスロット１６を有し、且つ、各スロット１６は少なくとも任意の一チップ１４に対応して、チップ１４に電気的接続を提供する。次に、粘着材料１８がチップ１４と基板１０間に介され、各チップアレイ１２の任意の二チップ１４間に分布してもよい。つまり、チップ粘着材料１８の一部分１８ａとチップ１４は重畳し、チップ１４の下方に位置し、チップ粘着剤１６のもう一つの部分１８ｂは、各チップアレイ１２中のチップ１４の露出表面に位置する。基板１０上のチップアレイ１２は相同、或いは、不相同の数量のチップ１４を有するか、或いは、基板１０と反対側の二個の表面に位置する。次に、チップアレイ１２中に有するチップ１４は相同のチップでもよく、また、功能、或いは、形態が異なるチップ１４をチップアレイ１２中に配置してもよい。
【０００９】
一般のパッケージ工程中、チップアレイ１２によりパッケージ工程を実行し、主に、チップ粘着材料１８をチップアレイ１２範囲に塗布（スクリーン印刷、分注、或いは、乾燥膜設置方式）する工程、ダイ接着（ｄｉｅ  ａｔｔａｃｈ）、ワイヤーボンディング、粘着材料の包覆、ボール注入、切割を含む。図４は、本発明の実施例によるチップパッケージ構造の側面図である。チップパッケージ構造中、チップ１４とチップ粘着材料１８は基板１０の第一表面１０１上に位置し、チップ粘着材料１８は第一表面上１０１上に分布すると共に、第一表面１０１とチップ１４間に介する。粘着材料２０はチップ１４と第一表面１０１を包覆し、チップ１４に露出されるチップ粘着材料１８は、粘着材料２０と第一表面１０１の間を介する。更に、基板１０の第二表面１０２は、第一表面１０１の反対側に位置し、その上に、若干の導電パッド２２を分布して、ソルダーレジスト２４の覆蓋を受けず、ボール２６は、導電パッド２２上に位置する。更に、ＦＢＧＡ―ＢＧＡ、或いは、ＦＢＧＡ―ＢＯＣ（Ｂｏａｒｄ  Ｏｎ  Ｃｈｉｐ）を例とすると、基板１０上にスロットを有し、チップ１４の範囲内に位置し、チャンネルを提供して、ボンディングワイヤ２８を容置する。例えば金線であるボンディングワイヤ２８は、チップ１４を基板１０の導電パッド２２に電気的に接続する。
【００１０】
本発明の精神によると、チップフェイスアップ（Ｄｉｅ  Ｆａｃｅ  Ｕｐ）、或いは、フェイスダウン（Ｄｉｅ  Ｆａｃｅ  Ｄｏｗｎ）のＢＧＡに応用でき、例えば、チップフェイスアップのパッケージに応用する時、チップ粘着材料１８を塗布（スクリーン印刷、分注、或いは、乾燥膜設置）する範囲はダイ接着箇所だけでなく、第一表面１０１の露出部分も含み、図５で示されるように、第一表面１０１上に、ソルダーレジスト２４と露出される導電パッド２２を有し、故に、チップ粘着材料１８を第一表面１０１上にスクリーン印刷する時、導電パッド２２を露出し、更に、一つ以上のワイヤーボンディング工程により、ボンディングワイヤ２８を、チップ１４の導電連接パッド３０と第一表面１０１上の導電パッド２２と電気的に接続する。一般の材料で言えば、温度循環テストに応用する時、ヤング率が例えば、１０００ＭＰａ以下のチップ粘着材料１８は、パッケージ構造中のその他の材料のヤング率より小さく、例えば、基板１０（硬質材料は約２００００〜３００００ＭＰａ、軟質基板は約１５０００ＭＰａより小さい）、チップ１４（１０００００〜１５００００ＭＰａ)、或いは、粘着材料２０（１５０００〜２５０００ＭＰａ）は、異なる材料の熱膨張冷縮による熱的不整合（ｔｈｅｒｍａｌ  ｍｉｓｍａｔｃｈ）で生じる熱応力を吸収することができる。これにより、ボール２６が承受する熱応力を減少させ、ボール２６の変形を減少させ、パッケージ構造のボードレベルの温度循環テスト中の寿命を増加させて、パッケージ製品のボードレベルでの信頼度を向上させる。
【００１１】
上述によると、チップのパッケージ構造は、チップが基板の第一表面に位置する。チップ粘着材料は第一表面上に分布すると共に、第一表面とチップ間に介し、粘着材料がチップと第一表面を包覆し、一部のチップ粘着材料は、粘着材料と第一表面の間を介する。チップアレイ領域（ｂｌｏｃｋ  ｏｆ  ｄｉｅ  ａｒｒａｙ）に応用する時、複数のチップアレイが基板上に間隔的に分布し、各チップアレイ中、複数のチップを間隔的に分布している。チップ粘着材料は複数のチップと基板間を介し、かつ、各チップアレイの任意の二チップ間に分布する。
【００１２】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００１３】
【図１】公知のファインピッチボールグリッドアレイボードオンチップ（ＦＢＧＡ  ＢＯＣ）の正面図である。
【図２】ボードレベルの温度循環テストのサンプル側面構造を示した図である。
【図３】本発明の実施例によるチップアレイ領域の正面透視図である。
【図４】本発明の実施例によるチップパッケージ構造の側面図である。
【図５】本発明のもう一つの実施例によるチップパッケージ構造の側面図である。
【符号の説明】
【００１４】
５  担体
１０  基板
１２  チップアレイ
１４  チップ
１６  スロット
１８  チップ粘着材料
１８ａ、ｂ  チップ粘着剤の一部分
２０  粘着材料
１０１  第一表面
１０２  第二表面
２２  導電パッド
２４  ソルダーレジスト
２６  ボール
２８  ボンディングワイヤ
３０  導電連接パッド
１００  基板
１１０  スロット
１１２  粘着剤塗布領域
１１４  ボール
１２０  パッケージ構造
１３０  ボード
【図１】
2008177185.tif 000003
【図２】
2008177185.tif 000004
【図３】
2008177185.tif 000005
【図４】
2008177185.tif 000006
【図５】
2008177185.tif 000007