(57)【要約】  【課題】本発明は、複数個の半導体素子が発散する熱を効率良く空気中に放熱することによって、放熱性に優れた電子装置を提供することを目的とする。  【解決手段】平面視して重なるように配置される複数個の半導体素子１と、複数個の半導体素子１の端面に共通して取着される放熱部材２と、を備えた電子装置。【選択図】図３
2008235783.tif 000002
【特許請求の範囲】
【請求項１】
重なるように配置される複数個の半導体素子と、
前記複数個の半導体素子の端面に共通して取着される放熱部材と、
を備えた電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記放熱部材は、前記半導体素子の外周に沿って前記半導体素子を取り囲むように形成されていることを特徴とする電子装置。
【請求項３】
請求項１又は請求項２に記載の電子装置において、
前記放熱部材は、前記半導体素子の端面から垂直方向に延在した多数の板体であって、
前記多数の板体は、前記半導体素子の主面又は他主面に対する垂線に沿って配列されていることを特徴とする電子装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載の電子装置において、
前記複数個の半導体素子は、少なくとも３個設けられており、
前記複数個の半導体素子同士は、バンプを介して接続されており、
前記バンプは、重なるように配置されていることを特徴とする電子装置。
【請求項５】
請求項１乃至請求項３のいずれかに記載の電子装置において、
前記複数個の半導体素子のうち少なくとも一個は、厚み方向に貫通した貫通孔に形成される貫通導体を有し、
前記貫通導体の直上又は直下に形成されるバンプを介して、前記複数個の半導体素子同士が接続されていることを特徴とする電子装置。
【請求項６】
請求項１乃至請求項３のいずれかに記載の電子装置において、
前記複数個の半導体素子は、第１種チップと第２種チップとからなり、
前記第１種チップと前記第２種チップとの間に、配線基板が介在されているとともに、前記第１種チップと前記第２種チップは、前記配線基板にバンプを介して接続されていることを特徴とする電子装置。
【請求項７】
請求項６に記載の電子装置において、
前記配線基板と接続される前記第１種チップのバンプの数と、前記配線基板と接続される前記第２種チップのバンプの数とが異なることを特徴とする電子装置。
【請求項８】
請求項６に記載の電子装置において、
前記配線基板は、繊維束を有しており、
前記繊維束の端部の少なくとも一方は、前記放熱部材と接していることを特徴とする電子装置。
【請求項９】
請求項６に記載の電子装置において、
前記配線基板は、厚み方向に貫通したスルーホールの内面に形成され、無機フィラを含有する樹脂層と、前記樹脂層の表面に形成されたスルーホール導体とを有し、
前記スルーホール導体は、前記バンプと電気的に接続されるとともに、
前記無機フィラの熱伝導率は、前記樹脂層を構成する樹脂材料の熱伝導率よりも大きいことを特徴とする電子装置。
【請求項１０】
請求項８に記載の電子装置において、
前記配線基板は、厚み方向に貫通したスルーホールの内面に形成され、無機フィラを含有する樹脂層と、前記樹脂層の表面に形成されたスルーホール導体とを有し、
前記スルーホール導体は、前記バンプと電気的に接続されるとともに、
前記繊維束は、前記樹脂層と接していることを特徴とする電子装置。
【請求項１１】
請求項８に記載の電子装置において、
前記繊維束は、ポリパラフェニレンベンズビスオキサゾール樹脂から成ることを特徴とする電子装置。
【請求項１２】
請求項８に記載の電子装置において、
前記配線基板は、前記繊維束を編み込んだ織布を有することを特徴とする電子装置。
【請求項１３】
請求項９に記載の電子装置において、
前記無機フィラの一部は、前記スルーホール導体に埋入されていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ等の半導体素子を組み込んだ電子装置を冷却する技術に関する。
【背景技術】
【０００２】
近年の電子機器の小型化に伴って、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子を、複数個平面視して重なるように集積化した電子装置が知られている（下記特許文献１）。
【０００３】
かかる電子装置は、半導体素子が駆動時に発熱することから、その熱を空気中に効率良く放熱するための放熱部材をＩＣの上面、もしくは下面に設けることが知られている（下記特許文献２）。
【特許文献１】特開２００５−２７７０５９号公報
【特許文献２】特開２００６−２０２９７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上述した特許文献２に記載の電子装置は、半導体素子の上方又は下方から放熱部材を介して半導体素子の熱を放熱するが、電子装置の上下方向に係る厚み寸法を小さくする仕様が求められると、半導体素子の上方又は下方に放熱部材を取り付けることが難しく、かかる方向から熱を取り出しにくいことがあった。従って、電子装置の上下方向に係る厚み寸法を小さくする仕様であっても、複数個の半導体素子が発する熱を、いかに効率良く空気中に放出するかが問題となっている。
【０００５】
本発明は、上述した課題に鑑みなされたものであって、複数個の半導体素子が発散する熱を効率良く空気中に放熱することによって、放熱性に優れた電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の電子装置は、重なるように配置される複数個の半導体素子と、前記複数個の半導体素子の端面に共通して取着される放熱部材と、
を備えている。
【０００７】
また、本発明の電子装置は、前記放熱部材が、前記半導体素子の外周に沿って前記半導体素子を取り囲むように形成されていることを特徴とする。
【０００８】
また、本発明の電子装置は、前記放熱部材が、前記半導体素子の端面から垂直方向に延在した多数の板体であって、前記多数の板体は、前記半導体素子の主面又は他主面に対する垂線に沿って配列されていることを特徴とする。
【０００９】
また、本発明の電子装置は、前記複数個の半導体素子は、少なくとも３個設けられており、前記複数個の半導体素子同士は、バンプを介して接続されており、前記バンプは、重なるように配置されていることを特徴とする。
【００１０】
また、本発明の電子装置は、前記複数個の半導体素子のうち少なくとも一個は、厚み方向に貫通した貫通孔に形成される貫通導体を有し、前記貫通導体の直上又は直下に形成されるバンプを介して、前記複数個の半導体素子同士が接続されていることを特徴とする。
【００１１】
また、本発明の電子装置は、前記複数個の半導体素子が、第１種チップと第２種チップとからなり、前記第１種チップと前記第２種チップとの間に、配線基板が介在されているとともに、前記第１種チップと前記第２種チップは、前記配線基板にバンプを介して接続されていることを特徴とする。
【００１２】
また、本発明の電子装置は、前記配線基板と接続される前記第１種チップのバンプの数と、前記配線基板と接続される前記第２種チップのバンプの数とが異なることを特徴とする。
【００１３】
また、本発明の電子装置は、前記配線基板が、繊維束を有しており、前記繊維束の端部の少なくとも一方は、前記放熱部材と接していることを特徴とする。
【００１４】
また、本発明の電子装置は、前記配線基板が、厚み方向に貫通したスルーホールの内面に形成され、無機フィラを含有する樹脂層と、前記樹脂層の表面に形成されたスルーホール導体とを有し、前記スルーホール導体は、前記バンプと電気的に接続されるとともに、前記無機フィラの熱伝導率は、前記樹脂層を構成する樹脂材料の熱伝導率よりも大きいことを特徴とする。
【００１５】
また、本発明の電子装置は、前記配線基板が、厚み方向に貫通したスルーホールの内面に形成され、無機フィラを含有する樹脂層と、前記樹脂層の表面に形成されたスルーホール導体とを有し、前記スルーホール導体は、前記バンプと電気的に接続されるとともに、前記繊維束は、前記樹脂層と接していることを特徴とする。
【００１６】
また、本発明の電子装置は、前記繊維束が、ポリパラフェニレンベンズビスオキサゾール樹脂から成ることを特徴とする。
【００１７】
また、本発明の電子装置は、前記配線基板が、前記繊維束を編み込んだ織布を有することを特徴とする。
【００１８】
また、本発明の電子装置は、前記無機フィラの一部が、前記スルーホール導体に埋入されていることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、複数個の半導体素子が発する熱を効率的に放熱することによって、放熱性に優れた電子装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明にかかる電子装置の実施の形態を図面に基づいて詳細に説明する。かかる電子装置は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。
【００２１】
図１は本実施形態に係る電子装置の斜視図、図２は本実施形態に係る電子装置の構成を示す平面図、図３は図２のＡ１−Ａ１断面図である。
【００２２】
本実施形態に係る電子装置は、重なるように配置される複数個の半導体素子１と、複数個の半導体素子１の端面に共通して取着される放熱部材２とを含んで構成されている。
【００２３】
複数個の半導体素子１は、第１種チップとしてのメモリーチップ１ａと、第２種チップとしてのロジックチップ１ｂからなる。電子装置において、メモリーチップ１ａの個数は、ロジックチップ１ｂの個数に対して同数以上に設定されている。メモリーチップは、ハードウエアを制御するためのデータや、静止画、動画又は音楽などの様々な情報を保存する機能を有し、ソフトウエア量が増加するにつれて、必要なチップ数が多くなる。一方、ロジックチップは、ハードウエアを制御し、静止画、動画又は音楽などの様々な情報の入出力を管理し演算処理する機能を有し、管理するソフトウエア量はメモリーチップよりも少ないため、メモリーチップのチップ数以下で必要な役割を果たすことができる。なお、本実施形態では、半導体素子におけるメモリーチップ１ａの個数は３個、ロジックチップ１ｂの個数は１個としているが、これに限定されるものではない。
【００２４】
メモリーチップ１ａとロジックチップ１ｂは、厚み方向に貫通した貫通孔３が形成されており、その貫通孔３に貫通導体４が形成されている。貫通導体４は、上下位置の異なる半導体素子同士を電気的に接続するためのものであって、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料が用いられている。なお、貫通導体４の直径は、例えば５μｍから１５μｍに設定されている。
【００２５】
また、半導体素子同士は、貫通導体４の直上又は直下に形成されるバンプ５を介して接続されている。なお、バンプ５は、導電性を有する材料であって、例えば金、銅、鉛、錫、インジウム又はビスマス等の金属材料が用いられている。
【００２６】
メモリーチップ１ａは、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。なお、メモリーチップ１ａの厚み寸法は、例えば５０μｍから１５０μｍに設定されている。
【００２７】
メモリーチップ１ａは、電気信号の入力と出力がロジックチップ１ｂよりも少ないため、メモリーチップ１ａに形成される貫通導体４ａの個数は、ロジックチップ１ｂに形成される貫通導体４ｂの個数よりも少なくすることができる。従って、平面視して貫通導体４ａを、メモリーチップ１ａの中央領域に集中して配置することによって、メモリーチップ１ａが大きくなるのを抑制することができ、電子装置の小型化に寄与することができる。
【００２８】
また、電子装置に複数個のメモリーチップ１ａを設ける場合、メモリーチップ１ａに形成される貫通導体４ａ及びバンプ５の形成箇所は、メモリーチップ１ａ同士を重ねて配置した場合、平面視して重なるように設定されている。
【００２９】
半導体素子１は、剛性が弱く破壊されやすい性質を有しているため、平面視して半導体素子１の上面及び下面に接続されるバンプ５の位置を異なるように配置すると、積み重ねた半導体素子１の荷重によってバンプ５を介し不均衡な力が半導体素子１同士の間に印加され、半導体素子１が破壊されることがある。一方、本実施形態に係る電子装置によれば、平面視してメモリーチップ１ａの上面及び下面に形成されるバンプ５の位置を重ねることによって、積み重ねたメモリーチップ１ａの荷重によってバンプ５を介し不均衡な力がメモリーチップ１ａ同士の間に印加されるのを低減することができ、メモリーチップ１ａが破壊されるのを抑制することができる。
【００３０】
ロジックチップ１ｂは、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。ロジックチップ１ｂの厚み寸法は、例えば５０μｍから１５０μｍに設定されている。
【００３１】
また、ロジックチップ１ｂに形成される貫通導体４ｂの個数は、演算処理に必要な電気信号が多く入出力されるため、メモリーチップ１ａに形成される貫通導体４ａよりも多くなる。さらに、ロジックチップ１ｂは、情報を入力する入力装置又は情報を出力する出力装置と、ロジックチップ１ｂが演算処理を行うための電源を供給する電源ラインと接続する必要がある。従って、ロジックチップ１ｂに形成される貫通導体４ｂは、メモリーチップ１ａに形成される貫通導体４ａよりも多いため、平面視してメモリーチップ１ａに形成される貫通導体４ａと、ロジックチップ１ｂに形成される貫通導体４ｂの配置場所が異なる。そして、両者の配線パターンが異なるため、両者を電気的に接続しようとすると、配線の引き回しが長くなることがあった。一方、本実施形態に係る電子装置は、メモリーチップ１ａとロジックチップ１ｂとの間に、配線基板６が設けられている。異種の半導体素子同士を平面視して重なるように配置する場合、両者は配線パターンが異なるため、配線の引き回しが長くなることがあったが、配線パターンの自由度が大きい配線基板を、両者の間に介在させることによって、両者の電気的接続を容易に行うことができ、配線の引き回しを短くすることができる。
【００３２】
また、配線基板６は、メモリーチップ１ａとロジックチップ１ｂの貫通導体４の形成される箇所が異なっていても、両者の貫通導体４の形成されている箇所に対応して、バンプの位置を形成することができるため、メモリーチップ１ａ及びロジックチップ１ｂに係る配線パターンの自由度を向上させることができる。
【００３３】
図４は、本実施形態に係る配線基板６の断面図である。図４に示すように、配線基板６は、コア基板７と、コア基板７の上面及び下面に積層された導体層８と絶縁層９とを含んで構成されている。
【００３４】
コア基板７は、例えば繊維樹脂を縦横に織り込んだ織布１０からなる基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの硬化性樹脂１１を含浸させたシートを積層して固化することによって作製される。かかる繊維樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、全芳香族ポリイミド樹脂又は液晶ポリマー樹脂等の低熱膨張樹脂を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が例えば−５ｐｐｍ／℃から５ｐｐｍ／℃と低く、このような低熱膨張樹脂を使用することによって、コア基板７自体の熱膨張を抑制することができる。なお、繊維樹脂の材料は、下記の方法で特定することが可能である。織布１０から繊維を抜き出し、周知のエネルギー分散型Ｘ線マイクロアナライザー（Electron Probe Micro-Analysis）を用いて、抜き出した繊維に電子線を照射し、発生するＸ線を検出して、繊維を構成する元素とその量を測定し、繊維の断面を電子顕微鏡で観察し、繊維樹脂の構造を測定することにより、繊維樹脂の種類が特定できる。
【００３５】
図５は、織布１０の一部を示した平面図である。織布１０は、図５に示すように、平面視において第１方向Ｘに配置される複数の第１繊維束１０ａと、第１方向Ｘと略直交する第２方向Ｙに配置される複数の第２繊維束１０ｂと、を編み込んで構成されたものである。かかる第１繊維束１０ａ又は第２繊維束１０ｂは、多数の繊維が束ねられて形成されている。また、第１繊維束１０ａ又は第２繊維束１０ｂは、配線基板６の端から端まで延在されて配置されている。換言すると、第１繊維束１０ａ又は第２繊維束１０ｂは、コア基板７の端部まで延在されており、放熱部材２と接続されている。
【００３６】
図６（ａ）は、コア基板７に含有されてなる織布１０の拡大断面図である。図６（ａ）に示すように、複数の第１繊維束１０ａと複数の第２繊維束１０ｂとが編み込まれて構成された織布１０が、上下方向に複数積層され、硬化性樹脂１１で含浸されて固着されている。
【００３７】
図６（ｂ）は、第１繊維束の一部を拡大した斜視図である。図６（ｂ）に示すように、第１繊維束１０ａは、長尺状に形成されている。例えば、第１繊維束１０ａにポリパラフェニレンベンズビスオキサゾール樹脂を使用した場合、かかる第１繊維束１０ａの長手方向ｘａは、繊維束の長手方向に直交する断面方向ｚａよりも熱伝導率が大きい。かかる第１繊維束１０ａの断面方向の熱伝導率は、例えば１Ｗ／（ｍ・Ｋ）から５Ｗ／（ｍ・Ｋ）であって、長手方向の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）から６０Ｗ／（ｍ・Ｋ）となるように設定されている。そのため、第１繊維束１０ａは、熱が断面方向よりも長手方向に効果的に伝導する特徴を有している。なお、熱伝導率は、周知のレーザーフラッシュ法を用いて測定することができる。かかるレーザーフラッシュ法は、測定対象物を取り出し、該取り出した対象物にレーザー光を照射し、該照射前後の温度差により熱伝導率を測定する方法である。
【００３８】
また、織布１０は、コア基板７に対する体積の割合を例えば３０％から７０％に設定されている。織布１０のコア基板７に対する体積の割合を３０％以上にすると、第１繊維束１０ａ又は第２繊維束１０ｂに伝導する熱量を大きくすることができる。また、織布１０のコア基板７に対する体積の割合を７０％以下にすると、第１繊維束１０ａ同士又は第２繊維束１０ｂ同士（繊維束同士）を樹脂によって含浸する製造工程の際に、繊維束同士の間に空気が混入しにくく、作製後に繊維束同士の間に残留する気泡を少なくすることができる。そのため、半田リフロー時等の加熱工程で、残留した気泡が膨張するのを低減することができ、膨張した気泡によってコア基板７が破壊されるのを抑制することができる。上述した理由により、コア基板７の放熱性を良好に維持するとともに、コア基板７の破壊を抑制するために、織布１０のコア基板７に対する体積の割合は、３０％から７０％であることが望ましい。
【００３９】
コア基板７は、厚み方向に貫通するスルーホール１２が形成されている。かかるスルーホール１２は、例えばドリルやレーザーによって形成することができる。なお、スルーホール１２の直径は、例えば０．１ｍｍから１．０ｍｍに設定されている。
【００４０】
かかるスルーホール１２の内面には、無機フィラ１３が含有されてなる樹脂層１４が形成されている。また、樹脂層１４の表面には、導電性を有する銅めっき等からなるスルーホール導体１５が形成されている。さらに、スルーホール導体１５の内面には、コア基板７の平坦性を良好にするために樹脂からなる絶縁体１６が充填されている。
【００４１】
また、スルーホール導体１５は、コア基板７の上面又は下面に形成された導体層８同士を電気的に接続している。また、スルーホール導体１５は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
【００４２】
また、樹脂層１４は、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。また、樹脂層１４の膜厚は、例えば５０μｍから１５００μｍとなるように設定されている。ここで、無機フィラ１３を除いた樹脂層１４自体の熱伝導率は、例えば０．１Ｗ／（ｍ・Ｋ）から０．３Ｗ／（ｍ・Ｋ）に設定されている。
【００４３】
ここで、樹脂層１４を形成する理由について説明する。コア基板７にドリル等で複数のスルーホール１２を近接して形成する場合、近接するスルーホール１２同士を連結する隙間が形成されることがある。特に、隣接するスルーホール１２同士の間隔が、１５０μｍ以下になった場合は、ドリルの振動や衝撃がコア基板７内の繊維束に伝導し、繊維束に沿って大きな隙間が形成される。かかる場合、仮に、スルーホール１２の内面に樹脂層１４を形成しないと、隣接するスルーホール導体１５がスルーホール１２の内面の隙間を介して短絡するおそれがある。そのため、スルーホール１２の内面に樹脂層１４を形成することによって、隣接するスルーホール導体１５同士の短絡を効果的に防止することができる。
【００４４】
無機フィラ１３は、例えばシリカ（二酸化ケイ素）、又は酸化アルミニウム等の無機材料を用いることができる。また、無機フィラ１３は、樹脂層１４を構成する樹脂材料よりも熱が伝導しやすい材料が選択されている。なお、無機フィラ１３の熱伝導率は、例えば１Ｗ／（ｍ・Ｋ）から３０Ｗ／（ｍ・Ｋ）に設定されている。
【００４５】
また、無機フィラ１３の形状は、例えば略球状、多角形状などがあり、樹脂層１４に均等に分布させる観点から、略球状に設定されている。かかる略球状の粒子径は、例えば３００ｎｍから３μｍである。
【００４６】
図７は、図４のＣ１部分を拡大した断面図である。図７に示すように、無機フィラ１３の一部は、スルーホール導体１５の外周面に埋入されている。そのため、スルーホール導体１５の熱が、スルーホール導体１５の外周面に埋入されている無機フィラ１３に伝導する。そして、無機フィラ１３同士の間で熱が順次伝導される。
【００４７】
導体層８は、配線パターンを形成するためにコア基板７の表面の全域にわたって形成されず、コア基板７の表面上に部分的に形成される。かかる導体層８は、電気信号を伝達するための伝達路としての機能を備えており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
【００４８】
絶縁層９は、熱硬化性樹脂又は熱可塑性樹脂により形成される。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。また、熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、軟化温度が例えば２００℃以上であることが望ましく、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂又はポリフェニレンエーテル樹脂等を使用することができる。
【００４９】
また、絶縁層９には、その上下方向を貫くビア導体１７が形成されている。かかるビア導体１７は、上下位置の異なる導体層８同士を電気的に接続するためのものである。かかるビア導体１７は、上部よりも下部が幅狭な逆テーパー状に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料からなる。なお、導体層８又はビア導体１７の熱伝導率は、例えば５０Ｗ／（ｍ・Ｋ）から４５０Ｗ／（ｍ・Ｋ）に設定されている。
【００５０】
放熱部材２は、半導体素子１の端面から垂直方向に延在した多数の板体であって、多数の板体は、半導体素子１の主面又は他主面に対する垂線に沿って配列されている。また、板体同士の間は、平面視して空気が通るように隙間ｇが設けられている。熱は、高温から低温に向かって伝導するため、空気中では一般的に下方から上方に向かって上昇するが、板体同士の間に隙間ｇが設けられているため、上昇する熱は板体に遮られにくく、隙間ｇを通ってさらに上昇することができ、熱を空気中に効率良く放熱することができ、電子装置が高温になるのを抑制することができる。
【００５１】
また、放熱部材２は、半導体素子１の外周に沿って半導体素子１を取り囲むように形成されている。かかる放熱部材２は、例えばアルミ二ウム合金、マグネシウム合金又はジェラルミン合金等の熱伝導性の良好な合金から構成されている。放熱部材２は、半導体素子１に対して、例えば樹脂性接着剤又は両面接着テープ等で接合されている。放熱部材２の熱伝導率は、例えば１５０Ｗ／（ｍ・Ｋ）以上となるように設定されている。放熱部材２は、熱伝導率の良好な材料によって作製されており、空気と接する表面積を増やすことによって、放熱部材２に伝わる熱を空気中に効率良く放熱することができる。
【００５２】
図８は、放熱部材２の変形例を示す電子装置の平面図、図９は図８のＡ２−Ａ２断面図である。図８又は図９に示すように、放熱部材２は、種々の形状が可能である。かかる放熱部材２は、上述のような形状に限定されず、円錐状、三角錐状又は多角形状等の凸部を多数個マトリックス状に配列するものであっても構わない。放熱部材２を、多数個の凸部とすることによって、放熱部材２が空気と接する表面積を大きくすることができ、放熱部材２に伝導する熱を空気中に効率良く発散することができる。
【００５３】
ここで、半導体素子１が発する熱が、放熱部材２よって如何にして空気中に発散されるかを説明する。半導体素子１は、駆動時に高周波の電流が内部に流れ、それに伴い多量の熱を発生させる。半導体素子１内部で発生した熱は、半導体素子１の端面から熱伝導率の優れた放熱部材２に伝導され、伝導された熱は放熱部材２から空気中に発散される。その結果、半導体素子１が、高温になるのを抑制することができるため、半導体素子１を安定的に作動させることができ、高性能の電子装置を提供することができる。
【００５４】
また、半導体素子１内部で発生した熱は、バンプ５を介して配線基板６にも伝導する。配線基板６に伝導する熱は、熱伝導率の優れた箇所に伝達し易く、ビア導体１７から導体層８を介してスルーホール導体１５に伝わる。そして、スルーホール導体１５に接する樹脂層１４中には、樹脂よりも熱伝導率の優れた無機フィラ１３が含有されているため、スルーホール導体１５に伝わった熱は良好に熱伝導率の優れた織布１０に伝わる。さらに、織布１０に伝導された熱は、複数の第１繊維束１０ａ、第２繊維束１０ｂの長手方向に沿ってコア基板７の端面まで伝導され、コア基板７の端面から放熱部材２に伝わり、その後空気中に放熱される。その結果、配線基板６が高温になるのを抑制することができ、配線基板６が熱応力によって湾曲するのを低減することができ、耐熱性に優れた電子装置を提供することができる。
【００５５】
上述のように、本実施形態に係る電子装置において、半導体素子１の端面に放熱部材２を形成したことによって、電子装置が上下方向に占有する領域が著しく大きくなるのを抑制するとともに、半導体素子１内部で発生した熱を放熱部材２を介して空気中に効率良く放熱することができる。
【００５６】
また、複数個の半導体素子１を上下方向に重ねて、その上面又は下面に放熱部材２を形成した電子装置を作製した場合、電子装置の上下方向に占有する領域が著しく大きくなり、近年の電子機器の小型化の傾向に反する。一方、本実施形態に係る電子装置は、電子装置の上下方向に占有する領域が著しく大きくなるのを抑制することができ、電子装置の小型化に寄与することができる。その結果、電子機器を小型化にするとともに、複数個の半導体素子が発する熱を効率的に空気中に放熱することによって、放熱性に優れた電子装置を提供することができる。
【００５７】
本実施形態に係る電子装置１は、例えば、以下の工程を経て作製される。
【００５８】
まず、配線基板６を作製する。コア基板７は、低熱膨張樹脂を縦横に織り込んだ織布１０に硬化性樹脂１１を含浸させたシートを銅箔とともに熱プレスして硬化することによって形成する。この際、コア基板７の端部まで織布１０の端部が延在されるように配置する。
【００５９】
次に、コア基板７に、従来周知のドリル加工などによって、上下方向にスルーホール１２を形成する。そして、スルーホール１２の内面に、シリカからなる無機フィラ１３を含有する例えばエポキシ樹脂を流し込み固化する。さらに、固化した樹脂に、例えばＹＡＧレーザー装置、ＣＯ２レーザー装置を用いてレーザーを照射し、樹脂に貫通した孔を形成する。
【００６０】
次に、貫通した孔のレーザーで焼けた樹脂部分に対して、該部分を溶融するデスミア処理を行い、樹脂層１４を形成する。また、焼けた樹脂部分を溶融する溶融液は、無機フィラを融解せずに樹脂層を構成する樹脂を融解するものが使用される。例えば、無機フィラにシリカを使用した場合、溶融液は過マンガン酸を使用することができる。無機フィラは、溶融液に耐性を有するため、樹脂層１４の表面から一部突出するように形成される。
【００６１】
そして、樹脂層１４の内面に、無電解めっきを行って銅箔を形成し、その銅箔に対して電気めっきを行うことで、スルーホール１２にスルーホール導体１５を形成する。スルーホール１２は、複数形成され、直径が例えば０．１ｍｍから１ｍｍに設定されている。そのあと、スルーホール１２に例えばポリイミド等の樹脂を充填し、絶縁体１６を形成する。次に、コア基板７の上面及び下面に、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導体層８を構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板７の上面及び下面に導体層８を形成する。
【００６２】
そして、導体層８の上面に対して、従来周知のスピンコート法等によって、例えばポリイミドを被着し、被着層を加熱し固化して、絶縁層９を形成する。
【００６３】
次に、絶縁層９にレーザーを照射してビアホールを形成し、ビアホールに導電性材料を充填することによってビア導体１７を形成する。なお、ビアホール形状は、上部よりも下部が幅狭な逆テーパー状である。かかるビアホールは、レーザーの強度を調整することによって、形成することができる。このようにして、配線基板６を作製することができる。
【００６４】
次に、配線基板６に実装するシリコンからなる半導体素子１を準備する。
【００６５】
シリコンに、従来周知のイオンビーム加工、レーザー加工、反応性ガスによるエッチング法等の加工法によって、貫通孔３を形成する。そして、その貫通孔３に、従来周知の
無電界メッキ法、電気メッキ法等によって、例えば銅からなる貫通導体４を形成することによって、半導体素子１を形成することができる。また、メモリーチップ１ａとしての半導体素子１を作製する場合は、半導体素子１の中央領域に貫通導体４を形成する。そして、複数個のメモリーチップ１ａの貫通導体４は、平面視して重なるように形成することで、メモリーチップ１ａ同士をバンプ５を介して接続する際に、バンプ５を介しメモリーチップ１ａに不要な力が印加されるのを抑え、メモリーチップ１ａが破壊されるのを抑制することができる。
【００６６】
また、ロジックチップ１ｂに形成する貫通導体４は、入力装置や出力装置等と接続するための端子と接続する箇所にも形成される。
【００６７】
次に、バンプ５を介して、配線基板６に半導体素子１を実装する。まず、複数個のメモリーチップ１ｂ同士をバンプ５を介して接続する。そして、その複数個のメモリーチップ１ｂを配線基板６の主面にバンプ５を介して接続する。さらに、ロジックチップ１ｂを配線基板６の他主面にバンプ５を介して接続する。なお、複数個の半導体素子１と配線基板６とは、両者の端面が平面視して一致するように積層する。
【００６８】
次に、複数個の半導体素子１の端面に共通して、例えば樹脂性接着剤を介し放熱部材２を取着させる。このようにして、電子装置を作製することができる。なお、複数個の半導体素子１の端面に共通して取着される放熱部材２の下面の一部に開口があってもよい。
【００６９】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００７０】
上述した実施形態において、コア基板７に第１繊維束１０ａと第２繊維束１０ｂが編み込まれた織布１０を形成していたが、半導体素子が発する熱を効率的に放熱する観点から、コア基板７にポリパラフェニレンベンズビスオキサゾール樹脂等からなる繊維束を、平面視において一方向に配列したものに代替しても構わない。かかる場合、放熱部材２は、平面視において一方向に配列された繊維束の端部と接続するようにコア基板７に設けられている。すなわち、放熱部材２は、少なくとも熱が伝導され易い繊維束の端部と接続されるように設けることが好ましい。そのため、配線基板６の熱を放熱するのに、効率良く熱を放熱可能な箇所に放熱部材２を配置したことによって、不要な箇所に放熱部材２を設けるのを抑制することができ、電子装置の小型化に寄与することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態に係る電子装置の斜視図である。
【図２】本発明の実施形態に係る電子装置の平面図である。
【図３】本発明の実施形態に係る電子装置の断面図である。
【図４】本発明の実施形態に係る電子装置における配線基板の断面図である。
【図５】本発明の実施形態に係る樹脂層とスルーホール導体との拡大断面図である。
【図６】本発明の実施形態に係る織布の平面図である。
【図７】本発明の実施形態に係る繊維束であって、（ａ）は第１繊維束と第２繊維束からなる織布の拡大断面図、（ｂ）は長手方向と断面方向の説明するための斜視図である。
【図８】本発明のその他の実施形態に係る電子装置の平面図である。
【図９】本発明のその他の実施形態に係る電子装置の断面図である。
【符号の説明】
【００７２】
１    半導体素子
１ａ  メモリーチップ
１ｂ  ロジックチップ
２    放熱部材
３    貫通孔
４    貫通導体
５    バンプ
６    配線基板
７    コア基板
８    導体層
９    絶縁層
１０    織布
１０ａ  第１繊維束
１０ｂ  第２繊維束
１１    硬化性樹脂
１２    スルーホール
１３    無機フィラ
１４    樹脂層
１５    スルーホール導体
１６    絶縁体
１７    ビア導体
【図１】
2008235783.tif 000003
【図２】
2008235783.tif 000004
【図３】
2008235783.tif 000005
【図４】
2008235783.tif 000006
【図５】
2008235783.tif 000007
【図６】
2008235783.tif 000008
【図７】
2008235783.tif 000009
【図８】
2008235783.tif 000010
【図９】
2008235783.tif 000011