(57)【要約】【課題】スイッチング電源のソフトスタート機能と過負荷時の遅延機能を備えた制御ＩＣで、過負荷時の保護動作において停止から解除まで自動復帰する場合でも、スイッチングする時間と停止している時間の比率を特別にコントロールする必要なく、スイッチング素子の過熱による破壊を防止することができるようにする。【解決手段】ＣＳ端子に接続されたコンデンサの充放電電流をＳＷ１，ＳＷ２を介して制御し、ＣＳ端子の電圧の推移で定まるスイッチング電源の起動時のソフトスタート時間と、異常時にスイッチング動作を停止するまでの遅延時間と、その停止を解除するまでの解除時間とを、ある一定の比率で調整する。【選択図】図１
2008160917.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源の動作を制御する集積回路化された電源制御回路において、
所定の外部端子に接続されたコンデンサと、
前記コンデンサの充電電流を切り替える切り替え手段と、
前記コンデンサを放電させる放電手段と、を備え、
前記コンデンサの充放電電流を制御して、前記スイッチング電源の起動時のソフトスタート時間と、異常時にスイッチング動作を停止するまでの遅延時間と、その停止を解除するまでの解除時間とを、ある一定の比率で調整することを特徴とする電源制御回路。
【請求項２】
前記外部端子の電圧を予め設定したスレッシュレベルと比較して前記コンデンサの充電電流を切り替えることにより、前記ソフトスタート時間、前記遅延時間及び前記解除時間を調整することを特徴とする請求項１記載の電源制御回路。
【請求項３】
前記外部端子の電圧に上下の２つのスレッシュレベルを設定し、前記外部端子の電圧がそれらのスレッシュレベルに達する毎に前記コンデンサの充放電を切り替え、その切り替え回数が所定の回数になった時点までを前記解除時間とすることを特徴とする請求項１記載の電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の動作を制御する電源制御回路に関し、特にＩＣ（集積回路）化された電源制御回路に関する。
【背景技術】
【０００２】
商用の交流電源から入力された交流を直流に変換して出力する簡易的なスイッチング電源は、広範な用途に利用されており、また種々の方式のものが実用化されている。このスイッチング電源の動作を制御する制御回路はＩＣ化されたものがあり、パッケージ化された製品となっている。
【０００３】
図４はこのようなＩＣ化された電源制御回路によって制御される一般的なスイッチング電源の回路構成を示す図である。ここでは、フライバック方式のコンバータとして構成された例を示している。
【０００４】
同図の回路構成において、商用電源ＡＰ１からの交流はダイオードスタックＤＳ１により全波整流され、コンデンサＣ１で平滑された直流が出力トランスＴ１の一次巻線Ｎ１に供給される。一次巻線Ｎ１には直列にスイッチング素子であるＭＯＳトランジスタＱ１が接続されており、電源制御回路を構成する制御ＩＣ１からの駆動信号によりＭＯＳトランジスタＱ１がオン（ＯＮ）、オフ（ＯＦＦ）し、これにより出力トランスＴ１の二次巻線Ｎ２に脈流が発生する。この脈流はダイオードＤ１によって整流され、コンデンサＣ２で平滑されて図示しない負荷に供給される。
【０００５】
上記負荷への出力電圧は抵抗Ｒ１と抵抗Ｒ２により分圧されて検出され、その検出値がフォトカプラＰＣ１を介し、フィードバック信号として制御ＩＣ１のＦＢ端子に入力される。また、出力トランスＴ１の一次巻線Ｎ１に電流が流れると補助巻線Ｎ３にも電圧が発生し、この電圧はダイオードＤ２により整流され、コンデンサＣ３で平滑されて、制御ＩＣ１の電源端子であるＶｃｃ端子に供給される。
【０００６】
また、制御ＩＣ１のＣＳ端子には、スイッチング電源の起動時のソフトスタート時間及び異常時におけるＭＯＳトランジスタＱ１のスイッチング停止までの遅延時間を決めるコンデンサＣ４が外付けされている。Ｃ５はコンデンサ、ＺＤ１はシャントレギュレータ、Ｒ３は高圧系からの電流を制限する制限抵抗、Ｒ４はＭＯＳトランジスタＱ１の電流を検出する検出抵抗、Ｒ５はＩＳ端子へのノイズを低減するフィルタ抵抗、Ｒ６はパワーＭＯＳトランジスタＱ１のゲート駆動電流を調整する抵抗である。
【０００７】
ここで、上記のようなＡＣ／ＤＣ電源の場合、外部のＭＯＳトランジスタＱ１を電力用のスイッチング素子として駆動する制御ＩＣ１は、比較的安価な外部端子８ピン構成の汎用的なＩＣを用いるのが一般的である。その場合、上記の電源入力用のＶｃｃ端子、接地用のＧＮＤ端子及びＭＯＳトランジスタＱ１のゲートドライブ用のＯＵＴ端子の必須の３端子の他に、ＭＯＳトランジスタＱ１のドレイン電流検出用のＩＳ端子及びフィードバック信号入力用のＦＢ端子の制御用の２端子を設定すると、残りは３端子になる。
【０００８】
残りの３端子の中で、必要時にだけ高電圧系からＶｃｃ端子に電流（起動電流及びラッチ保持電流）を供給する高耐圧スイッチ機能付きで、軽負荷時の消費電力を低減するためのＶＨ端子を設定し、安全規格上の要求からそのＶＨ端子の隣接ピンであるＮＣ端子を除くと、その他の機能に利用できる端子は１端子のみとなる。
【０００９】
従来、上記残りの１端子（ＣＳ端子）を利用して、ソフトスタート機能と過負荷など異常時のスイッチング停止までの遅延機能及びそのラッチ機能（スイッチング及び電源制御回路の一部機能を停止し、電源制御回路の最低限の機能のみを維持する機能）を付加することが提案されている（例えば、特許文献１参照。）。図５はこのような従来の電源制御回路の構成を示す図である。この電源制御回路は制御ＩＣ１内に構成されるもので、起動素子１０１を内蔵している。なお、ＮＣ端子は省略してある。
【００１０】
図５の回路で、１０２は５Ｖの基準電圧を生成する内部電圧生成回路、１０３は６０ｋＨｚの発振器、１０４は１ショット回路、１０５はＵＶＬＯ（Undervoltage Lockout）回路、１０６は出力バッファ回路である。また、ＦＦ１０１はフリップフロップ、ＣＰ１０１〜ＣＰ１０３はコンパレータ、ＣＰ１０４はＰＷＭ（Pulse Width Modulation）コンパレータ、ＶＰ１０１〜ＶＰ１０５は電圧源、ＩＰ１０１，ＩＰ１０２は電流源、ＺＤ１０１〜ＺＤ１０３はツェナーダイオード、Ｄ１０１〜Ｄ１０３はダイオード、Ｒ１０１〜Ｒ１０５は抵抗、ＳＷ１０１はスイッチ、Ａ１０１〜Ａ１０３はＡＮＤゲート、Ｂ１０１はバッファである。
【００１１】
上記の回路は、ソフトスタート機能、過負荷遅延タイマ機能及びその解除機能を備えている。以下に、それらの各機能について説明する。
ソフトスタート機能は、起動時にＶｃｃ端子の電圧が電圧源ＶＰ１０５の電圧を超えてＵＶＬＯが解除されると、Ｖｃｃ端子に接続された電流源ＩＰ１０１からの１０μＡの定電流をＣＳ端子から吐き出し、ＣＳ端子に外付けされたコンデンサを充電させる。コンデンサの電圧が上昇してダイオードＤ１０３の順方向電圧０．７Ｖを超えると、ＰＷＭコンパレータＣＰ１０４の作用により徐々にＯＵＴ端子からの出力されるスイッチングパルスのパルス幅が広がっていく。このとき、ＣＳ端子の電圧はＦＢ端子の電圧と等価の扱いでＰＷＭコンパレータＣＰ１０４により比較され、低い方のレベルがＩＳ端子の電圧と比較される。このため、起動時にＦＢ端子の電圧が最大まで上がっていても、ＣＳ端子の電圧が低いのでスイッチングのパルス幅が制限される。ＣＳ端子の電圧が２．７Ｖ程度まで上昇すると、最大パルス幅までスイッチングのパルス幅を広げることが可能となる。
【００１２】
過負荷遅延タイマ機能は、ＦＢ端子の電圧に過負荷検出スレッシュレベルを設定し、ＦＢ端子の電圧がそのレベルを超えると過負荷状態と認識する。その際、ＦＢ端子の電圧が過負荷検出スレッシュレベルの３．３Ｖ（電圧源ＶＰ１０２の電圧）より低い通常の状態ではスイッチＳＷ１０１が閉（オン）となり、４ＶのツェナーダイオードＺＤ１０２あるいはこれに相当する素子を通して電流源ＩＰ１０２の５０μＡの定電流を吸い込む回路が動作する。このとき、ＣＳ端子の電圧がツェナーダイオードＺＤ１０２のツェナー電圧４Ｖより高いとＶｃｃ端子から電流源ＩＰ１０１を介して供給される１０μＡの電流を吸い込んでしまうので、ＣＳ端子の電圧は４Ｖに維持される。
【００１３】
ＦＢ端子の電圧が過負荷検出スレッシュレベルより高い状態では、上記の吸い込み電流がオフとなるので、電流源ＩＰ１０１からの１０μＡの電流によりＣＳ端子に外付けされたコンデンサが充電される。そして、コンデンサの端子電圧が上昇し、ＣＳ端子の電圧がラッチスレッシュレベル８Ｖ（電圧源ＶＰ１０１の電圧）になると、コンパレータＣＰ１０１の出力が反転し、ラッチ状態に移行する。このとき、電流源ＩＰ１０１からの電流は流れ続けるので、最終的にはツェナーダイオードＺＤ１０３による９Ｖのクランプ電圧まで上昇して維持される。
【００１４】
上記のラッチの解除は、上述のＶｃｃ端子からの電力供給を停止し、Ｖｃｃ端子の電圧がＵＶＬＯのオフスレッシュレベル（電圧源ＶＰ１０５の電圧）まで低下した時点で、図示しないスイッチによりＣＳ端子の電圧を放電させる。そして、ＣＳ端子の電圧がコンパレータＣＰ１０１のラッチ検出レベル（７．５Ｖ）以下になればリセットされ、その後電源供給が再開されれば再起動可能となる。ＣＳ端子の電圧を外部の別回路で強制的にラッチ検出レベル以下まで下げることでも、ラッチを解除することができる。
【００１５】
また、ラッチ時には、ＯＵＴ端子をＬ（低）レベルに固定し、内部制御電圧５Ｖの出力を停止して消費電流を下げ、ＶＨ端子に接続された起動素子１０１をオンにし、Ｖｃｃ端子からの電流を供給してラッチ状態を維持する。
【特許文献１】特開平１０−１０８４５７号公報（段落番号〔０００２〕、図４，図５）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上記のような従来の電源制御回路において、ソフトスタート機能と過負荷時のラッチタイマ機能を備えた制御ＩＣで、過負荷時の保護機能をラッチ停止から自動復帰するタイプ（ある期間停止した後に自動的に再起動する方式）に仕様変更する場合、次のようになる。
【００１７】
この場合、ＦＢ端子の電圧が上述の過負荷検出スレッシュレベルより高い状態でＣＳ端子の電圧が上昇し、ラッチスレッシュレベルを超えた時点でスイッチング動作を停止させる。このとき、ＶＨ端子に接続された起動素子をオンさせないように変更しておけば、スイッチングの停止後に補助巻線からの電源供給はなくなるので、Ｖｃｃ端子の電圧はラッチ時の電流消費で徐々に低下し、ＵＶＬＯのオフスレッシュレベルまで下がると回路にリセットがかかり、ＣＳ端子の電圧を放電して自動的に再起動させることができる。
【００１８】
そして、上記の再起動までの時間、つまりラッチ停止したときのＶｃｃ端子の電源電圧がＵＶＬＯのオフスレッシュレベルに低下するまでの時間は、ラッチ時の消費電流を少なくできるので、ある程度の時間を稼ぐことができるが、スイッチング停止したときのＶｃｃ端子の電圧でＵＶＬＯのオフスレッシュレベルまで下がる時間が変わってしまう問題がある。
【００１９】
また、スイッチング電源の動作でＤＣ出力が完全にＧＮＤに短絡したような場合を想定すると、この場合上述の過負荷自動復帰動作を繰り返す状態となる。このとき、外付けのパワーＭＯＳＦＥＴなどのスイッチング素子がスイッチングしている時間の比率が大きすぎると、過熱して熱破壊を起こす場合がある。このため、制御ＩＣのＯＵＴ端子の出力がスイッチングする時間と停止している時間の比率をある程度コントロールすることが必要となる。
【００２０】
本発明は、このような点に鑑みてなされたものであり、スイッチング電源のソフトスタート機能と過負荷時の遅延機能を備えた制御ＩＣで、過負荷時の保護動作において停止から解除まで自動復帰する場合でも、スイッチングする時間と停止している時間の比率を特別にコントロールする必要なく、スイッチング素子の過熱による破壊を防止することができる電源制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明では上記課題を解決するために、スイッチング電源の動作を制御する集積回路化された電源制御回路において、所定の外部端子に接続されたコンデンサと、前記コンデンサの充電電流を切り替える切り替え手段と、前記コンデンサを放電させる放電手段と、を備え、前記コンデンサの充放電電流を制御して、前記スイッチング電源の起動時のソフトスタート時間と、異常時にスイッチング動作を停止するまでの遅延時間と、その停止を解除するまでの解除時間とを、ある一定の比率で調整することを特徴とする電源制御回路が提供される。
【００２２】
このような電源制御回路によれば、コンデンサの充放電電流を制御して、スイッチング電源の起動時のソフトスタート時間と、異常時にスイッチング動作を停止するまでの遅延時間と、その停止を解除するまでの解除時間とを、ある一定の比率で調整するので、スイッチング電源のソフトスタート機能と過負荷時の遅延機能を備えた制御ＩＣで、過負荷時の保護動作において停止から解除まで自動復帰する場合でも、スイッチングする時間と停止している時間の比率を特別にコントロールする必要なく、スイッチング素子の過熱による破壊を防止することができる。
【発明の効果】
【００２３】
本発明の電源制御回路は、コンデンサの充放電電流を制御して、スイッチング電源の起動時のソフトスタート時間と、異常時にスイッチング動作を停止するまでの遅延時間と、その停止を解除するまでの解除時間とを、ある一定の比率で調整するので、スイッチング電源のソフトスタート機能と過負荷時の遅延機能を備えた制御ＩＣで、過負荷時の保護動作において停止から解除まで自動復帰する場合でも、スイッチングする時間と停止している時間の比率を特別にコントロールする必要なく、スイッチング素子の過熱による破壊を防止することができるという利点がある。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態の電源制御回路の構成を示す図である。この電源制御回路は図４に示すようなスイッチング電源に使用されるもので、外部端子８ピンの制御ＩＣ１内に構成され、ＶＨ端子から電力が供給される起動素子１１を内蔵している。なお、ＮＣ端子は省略してある。
【００２５】
図１の回路で、１２は５Ｖの電圧を生成する内部電圧生成回路、１３は周波数６０ｋＨｚの発振器、１４は１ショット回路、１５は１６Ｖ／９Ｖのオン、オフのスレッシュレベルを持つＵＶＬＯ回路で、電圧源ＶＰ７の電圧が入力される。１６は出力バッファ回路である。
【００２６】
また、ＦＦ１〜ＦＦ３はフリップフロップ、ＣＰ１〜ＣＰ５はコンパレータで、コンパレータＣＰ１はＣＳ端子の電圧（ＣＳ端子に接続されたコンデンサの端子電圧）を電圧源ＶＰ１の８Ｖの電圧と比較するラッチ用のコンパレータ、コンパレータＣＰ２はＣＳ端子の電圧を電圧源ＶＰ２の０．５Ｖの電圧と比較するリセット用のコンパレータ、コンパレータＣＰ３はＣＳ端子の電圧を電圧源ＶＰ３の３Ｖの電圧と比較する切り替え制御用のコンパレータ、コンパレータＣＰ４はＦＢ端子の電圧を電圧源ＶＰ４の３．３Ｖの電圧と比較する過負荷検出用のコンパレータ、コンパレータＣＰ５はＦＢ端子の電圧を電圧源ＶＰ５の０．４Ｖの電圧と比較する出力制御用のコンパレータで、内部電圧生成回路１２から出力される５Ｖの電圧がダイオードＤ１１、抵抗Ｒ１１を通して入力される。
【００２７】
ＣＰ６はダイオードＤ１２を通ったＦＢ端子の電圧を抵抗Ｒ１２，Ｒ１３で３：１に分圧した検出電圧をＩＳ端子の電圧と比較するＰＷＭコンパレータで、電圧源ＶＰ６の電圧（基準電圧）及びソフトスタート電圧も入力される。ＩＰ１は１５μＡの放電用の電流源、ＩＰ２，ＩＰ３は４０μＡ，１０μＡの充電用の電流源、ＩＰ４は５０μＡの制御用の電流源、ＺＤ１１は３０Ｖのツェナーダイオード、ＺＤ１２は４Ｖのツェナーダイオード、ＺＤ１３は９Ｖのツェナーダイオード、Ｄ１１〜Ｄ１３はダイオード、Ｒ１４，Ｒ１５は抵抗、ＳＷ１〜ＳＷ６はスイッチ、Ａ１〜Ａ３はＡＮＤゲート、Ｂ１はバッファである。
【００２８】
上記構成の電源制御回路は、外部端子であるＣＳ端子に接続されたコンデンサ（図４に示すコンデンサＣ４）を有しており、このコンデンサの充放電を制御する手段として、コンデンサの充電電流を切り替える切り替え手段、コンデンサの充電を停止する停止手段、及びコンデンサを放電させる放電手段がコンパレータＣＰ１〜ＣＰ５、フリップフロップＦＦ１〜ＦＦ３、電流源ＩＰ１〜ＩＰ４、ツェナーダイオードＺＤ１１〜ＺＤ１３により構成されている。そして、そのコンデンサの充放電電流を制御して、上記スイッチング電源の起動時のソフトスタート時間と、異常時にスイッチング動作を停止するまでの遅延時間と、その停止を解除するまでの解除時間とを、ある一定の比率で調整する。実施の形態では、上記ＣＳ端子の電圧を予め設定したスレッシュレベルと比較して上記コンデンサの充電電流を切り替えることにより、ソフトスタート時間、遅延時間及び解除時間を調整する。
【００２９】
次に、上記構成の電源制御回路の具体的な動作について説明する。ＣＳ端子には０．５μＦのコンデンサが接続されているものとし、実施の形態の電源制御回路はこのコンデンサを利用してソフトスタート機能、過負荷遅延タイマ機能及びその解除機能を実現する。図２は実施の形態の電源制御回路の動作を示すタイミングチャートであり、スイッチング電源の出力電圧、ＦＢ端子電圧、ＣＳ端子電圧、Ｖｃｃ端子電圧、起動素子１１のオン、オフ及びＯＵＴ端子出力によるスイッチング動作を示している。
【００３０】
ＶＨ端子に入力電源が供給されると、起動素子１１がオンしてＶｃｃ端子に接続されているコンデンサ（図４に示すコンデンサＣ３）を充電する。Ｖｃｃ端子の電圧がＵＶＬＯの１６Ｖのオンスレッシュレベル（電圧源ＶＰ７の電圧）になるまでは、ＣＳ端子の電圧は０Ｖである。これは、不図示のＵＶＬＯ信号で動作する放電スイッチによりＣＳ端子が接地電位に固定されているためである。
【００３１】
Ｖｃｃ端子の電圧が１６Ｖを超えて電源電圧のＵＶＬＯが解除されると、ＣＳ端子に接続されているコンデンサの充電が開始される。そして、コンデンサの電圧、つまりＣＳ端子の電圧が０．５Ｖになるまでは、コンパレータＣＰ２の出力によりＯＵＴ端子からの出力信号によるスイッチング電源のスイッチングはオフモードで、電流源ＩＰ２，ＩＰ３により４０μＡ＋１０μＡ＝５０μＡでコンデンサが充電される。これは、ＣＳ端子の電圧が接地電位のときにコンパレータＣＰ２によりフリップフロップＦＦ２がセットされてフリップフロップＦＦ２のＱ出力がＨ（ハイ）となり、これによりスイッチＳＷ２が閉となることによる（なお、同時にフリップフロップＦＦ１がリセットされてスイッチＳＷ１が開（オフ）となる）。このとき、内部電圧生成回路１２の５Ｖはまだオフである。
【００３２】
ＣＳ端子の電圧が０．５Ｖから３Ｖになるまでがソフトスタートモードであり、上記の５０μＡでコンデンサが充電される。３Ｖに達するまでのソフトスタート時間は、ｔ＝（３Ｖ−０．５Ｖ）×０．５μＦ／５０μＡ＝２５ｍｓとなる。このとき、ＣＳ端子の電圧が２．７Ｖになると最大デューティ設定までＯＵＴ端子の信号によるスイッチングのオン幅が広がることができるようになる。すなわち、２．７Ｖで、ＣＳ端子からＰＷＭコンパレータＣＰ６に入力される電圧（＝（ＣＳ端子の電圧−０．７Ｖ）×１／４）が、ＰＷＭコンパレータＣＰ６の他の反転入力端子に入力されている電圧源ＶＰ６の０．５Ｖの電圧（最大パルス幅（最大デューティ）を規定する電圧）に等しくなる。なお、上記の式で、０．７ＶはダイオードＤ１３の順方向電圧であり、１／４は抵抗Ｒ１４，Ｒ１５の分圧によるものである。
【００３３】
ＣＳ端子の電圧が３Ｖになると、コンパレータＣＰ３によりフリップフロップＦＦ２にリセットがかかり、スイッチＳＷ２が開（オフ）となって４０μＡの電流源ＩＰ２が遮断され、ＣＳ端子のコンデンサの充電電流は１０μＡとなる。
【００３４】
ＦＢ端子の電圧が３．３Ｖ以下であれば、コンパレータＣＰ４の出力によりスイッチＳＷ４は閉で、ツェナーダイオードＺＤ１２を通して５０μＡの電流源ＩＰ４が働き、充電電流を全て吸い込んでＣＳ端子の電圧は４Ｖにクランプされる。ＦＢ端子の電圧が３．３Ｖ以上の過負荷状態になると、スイッチＳＷ４は開となり、電流源ＩＰ３の１０μＡでＣＳ端子のコンデンサが充電されていく。
【００３５】
ＣＳ端子の電圧が８Ｖまで上昇すると、コンパレータＣＰ１の出力によりフリップフロップＦＦ１がセットされてスイッチング電源のスイッチングが停止される。このスイッチング停止までの遅延時間は、ｔ＝（８Ｖ−４Ｖ）×０．５μＦ／１０μＡ＝２００ｍｓである。
【００３６】
ここで、内部電圧生成回路１２から出力される内部電源を止めて低消費電流状態に移行し、起動素子１１をオンにしてＶｃｃ端子の電源電圧をＵＶＬＯのオンスレッシュレベル（１６Ｖ）以上に維持する。また、フリップフロップＦＦ１がセットされるとスイッチＳＷ１が閉となってコンデンサ放電用の電流源ＩＰ１がオンし、１５μＡの放電電流を吸い込む。ＣＳ端子では、１５μＡ−１０μＡ＝５μＡでコンデンサを放電させていく。このとき、電流源ＩＰ１による放電電流を５μＡとし、不図示の手段により１０μＡの電流源ＩＰ３をオフさせて５μＡの放電用の電流源ＩＰ１をオンさせるようにしてもよい。
【００３７】
ＣＳ端子の電圧が０．５Ｖまで低下すると、上記の停止状態が解除される。この解除期間は、ｔ＝（８Ｖ−０．５Ｖ）×０．５μＦ／５μＡ＝７５０ｍｓで、約７５０ｍｓとなる。
【００３８】
また、実施の形態では、ＣＳ端子の電圧に上下の２つのスレッシュレベルを設定し、ＣＳ端子の電圧がそれらのスレッシュレベルに達する毎にコンデンサの充放電を切り替え、その切り替え回数が所定の回数になった時点でスイッチング電源のスイッチング動作を制御する。
【００３９】
すなわち、スイッチング期間の比率を更に下げる必要がある場合は、ＣＳ端子の電圧が一旦０．５Ｖまで下がった後すぐにリセットせずに、また充電を開始して８Ｖまで上昇させ、再度放電させて次に０．５Ｖに下がった時点でリセットするように、フリップフロップＦＦ１の出力の後段に１段もしくは数段のトグルフリップフロップを追加してカウンタを構成すれば、停止期間を延長することができる。トグルフリップフロップを１段追加した場合のタイミングチャートを図３に示すが、起動素子１１はオン、ＯＵＴ端子の出力によるスイッチングはオフの状態のまま、ＣＳ端子電圧を放電から充電に切り替えて、再度８Ｖまで上昇させ、そしてまた放電に切り替えて０．５Ｖまで低下させることを繰り返す。
【００４０】
また、上記の制御でビット数のより多いカウンタを用いれば、ＣＳ端子に接続するコンデンサの容量を減らし、ソフトスタート時間を短く設定しても、停止遅延時間、リセット時間を長く設定することができる。この場合も上記と同様、図２のＡの制御をｎ（正整数）回繰り返す。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態の電源制御回路の構成を示す図である。
【図２】実施の形態の電源制御回路の動作を示すタイミングチャートである。
【図３】フリップフロップ（ＦＦ１）の出力にトグルフリップフロップを追加した場合のタイミングチャートである。
【図４】一般的なスイッチング電源の回路構成を示す図である。
【図５】従来の電源制御回路の構成を示す図である。
【符号の説明】
【００４２】
１  制御ＩＣ
１１  起動素子
１２  内部電圧生成回路
１３  発振器
１４  １ショット回路
１５  ＵＶＬＯ回路
１６  出力アンプ
Ａ１〜Ａ３  ＡＮＤゲート
Ｂ１  バッファ
ＣＰ１〜ＣＰ５  コンパレータ
ＣＰ６  ＰＷＭコンパレータ
Ｄ１１〜Ｄ１３  ダイオード
ＦＦ１〜ＦＦ３  フリップフロップ
ＩＰ１〜ＩＰ４  電流源
Ｒ１１〜Ｒ１５  抵抗
ＳＷ１〜ＳＷ６  スイッチ
ＶＰ１〜ＶＰ７  電圧源
ＺＤ１１〜ＺＤ１３  ツェナーダイオード
【図１】
2008160917.tif 000003
【図２】
2008160917.tif 000004
【図３】
2008160917.tif 000005
【図４】
2008160917.tif 000006
【図５】
2008160917.tif 000007