(57)【要約】【課題】蓄電装置の状態検出装置において、蓄電装置の漏れ電流を簡易な構成で防止する。【解決手段】組電池１００の各ブロック毎に下位検出ユニット１０２−１、１０２−２、・・を設ける。制御部１０４−１はＳＷ１を介して組電池のブロックＢ１に接続され、電力供給を受けて起動する。制御部１０４−１及び測定部１０６−１はＳＷ２を介してブロックＢ１に接続される。制御部１０４−１は、ＳＷ１のオンにより起動した後、ＳＷ２をオンして電力供給を受けるとともに測定部１０６−１でのブロック電圧の測定を開始する。上位検出ユニット１１０は、ＳＷ１を介して読み取り信号と同期信号を下位検出ユニット１０２−１、１０２−２等に供給する。【選択図】図１
2008281465.tif 000002
【特許請求の範囲】
【請求項１】
蓄電装置の状態検出装置であって、
前記蓄電装置の電圧を測定する測定手段と、
前記測定手段の動作を制御する下位制御手段と、
前記蓄電装置と前記下位制御手段との間の接続／非接続を切り替える第１スイッチと、
前記蓄電装置と前記測定手段との間の接続／非接続を切り替える、前記第１スイッチと並列接続された第２スイッチと、
前記第１スイッチを制御する上位制御手段と、
を有し、
前記下位制御手段は、前記第１スイッチを閉じることにより前記蓄電装置と接続されて前記蓄電装置からの電力により動作状態に移行し、前記第２スイッチを閉じることにより前記蓄電装置と前記測定手段とを接続し、
前記上位制御手段は、前記第１スイッチを制御することで前記下位制御手段に対して前記測定手段の動作を制御するための制御信号を供給する
ことを特徴とする蓄電装置の状態検出装置。
【請求項２】
請求項１記載の装置において、
前記下位制御手段は、前記第２スイッチを閉じることで前記蓄電装置と接続されて前記蓄電装置からの電力による動作状態を維持するものであり、
前記上位制御手段は、前記制御信号として、前記測定手段による前記蓄電装置の電圧の測定タイミングを規定する測定信号、及び測定データの出力タイミングを規定する同期信号を供給することを特徴とする蓄電装置の状態検出装置。
【請求項３】
請求項２記載の装置において、
前記測定手段は、
前記蓄電装置の電圧を周波数に変換する電圧周波数変換手段と、
前記周波数のパルスを計数する計数手段と、
計数して得られた前記測定データを格納するレジスタと、
を有し、前記電圧周波数変換手段及び計数手段は、前記測定信号に応じて動作し、前記レジスタは、前記同期信号に応じて前記測定データを順次格納するとともに順次出力することを特徴とする蓄電装置の状態検出装置。
【請求項４】
請求項２記載の装置において、
前記蓄電装置は、直列に接続された複数のブロックからなり、
前記下位制御手段及び前記測定手段は、複数の前記ブロック毎に設けられ、
前記上位制御手段は、複数の前記ブロックに共通に設けられ、複数の前記ブロック毎に設けられた前記下位制御手段に前記制御信号を供給する
ことを特徴とする蓄電装置の状態検出装置。
【請求項５】
請求項４記載の装置において、
前記制御信号の前記測定信号は、全ての前記下位制御手段について同期して供給され、前記制御信号の前記同期信号は、全ての前記下位制御手段について互いに時間的にずれて供給される
ことを特徴とする蓄電装置の状態検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は蓄電装置の状態検出装置、特に組電池の電圧等を検出する装置に関する。
【背景技術】
【０００２】
従来より、１つあるいは複数の電池が直列に接続されてブロックを構成し、ブロックを複数直列に接続されて構成される組電池がハイブリッド自動車や電気自動車に搭載されており、組電池の電圧等を検出する装置が知られている。
【０００３】
下記の特許文献１には、被測定電池としての二次電池の両端電圧に対応する出力電圧を得る差動アンプと、差動アンプの出力電圧値を周波数に変換する電圧−周波数変換器と、 周波数を被測定電池の電圧値として検出する検出手段としてのマイコンとを備え、電圧−周波数変換器を用いることによりマイコンとの間で１本の信号線で接続するだけで二次電池の電圧を検出する構成が開示されている。
【０００４】
【特許文献１】特開平１１−１０９００５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、組電池の各ブロックを電圧−周波数変換器（Ｖ／Ｆコンバータ）等の検出器に接続して組電池の電圧を検出する場合、電池の不使用時において漏れ電流が生じてしまう。漏れ電流を防止するためには電池と検出回路との間の遮断が必要である。また、組電池の電池検出法としては、フライングキャパシタを用いる別の方法があるが、漏れ電流を防止するために高価な低抵抗フォトＭＯＳリレーを多数必要とするのでコストが増加し、部品点数も増大するので小型化が困難となる。また、各ブロックの電圧を同期取得、あるいは任意のタイミングで取得できれば好都合である。
【０００６】
本発明の目的は、簡易な構成で非動作時における漏れ電流を防止するとともに、蓄電装置の電圧を同期して、あるいは任意のタイミングで取得することができる状態検出装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、蓄電装置の状態検出装置であって、前記蓄電装置の電圧を測定する測定手段と、前記測定手段の動作を制御する下位制御手段と、前記蓄電装置と前記下位制御手段との間の接続／非接続を切り替える第１スイッチと、前記蓄電装置と前記測定手段との間の接続／非接続を切り替える、前記第１スイッチと並列接続された第２スイッチと、前記第１スイッチを制御する上位制御手段とを有し、前記下位制御手段は、前記第１スイッチを閉じることにより前記蓄電装置と接続されて前記蓄電装置からの電力により動作状態に移行し、前記第２スイッチを閉じることにより前記蓄電装置と前記測定手段とを接続し、前記上位制御手段は、前記第１スイッチを制御することで前記下位制御手段に対して前記測定手段の動作を制御するための制御信号を供給することを特徴とする。
【０００８】
本発明の１つの実施形態では、前記下位制御手段は、前記第２スイッチを閉じることで前記蓄電装置と接続されて前記蓄電装置からの電力による動作状態を維持するものであり、前記上位制御手段は、前記制御信号として、前記測定手段による前記蓄電装置の電圧の測定タイミングを規定する測定信号、及び測定データの出力タイミングを規定する同期信号を供給する。
【０００９】
また、本発明の１つの実施形態では、前記蓄電装置は、直列に接続された複数のブロックからなり、前記下位制御手段及び前記測定手段は、複数の前記ブロック毎に設けられ、
前記上位制御手段は、複数の前記ブロックに共通に設けられ、複数の前記ブロック毎に設けられた前記下位制御手段に前記制御信号を供給する。
【００１０】
ここで、前記制御信号の前記測定信号は、全ての前記下位制御手段について同期して供給され、前記制御信号の前記同期信号は、全ての前記下位制御手段について互いに時間的にずれて供給されてもよい。  
【発明の効果】
【００１１】
本発明によれば、非動作時に第２スイッチを切り替えて非接続とすることで、非動作時における漏れ電流を防止することができる。また、簡易な構成で測定手段の動作を制御するための制御信号を供給することができ、同期取得や任意タイミングでの取得が容易化される。
【発明を実施するための最良の形態】
【００１２】
以下、図面に基づき本発明の実施形態について、蓄電装置として組電池を例にとり説明する。
【００１３】
図１に、本実施形態における状態検出装置の構成ブロック図を示す。状態検出装置は例えばハイブリッド自動車に搭載され、組電池の電圧を検出する。図１において、蓄電装置としての組電池１００は、複数のブロックＢ１〜Ｂｎから構成され（図では便宜上、Ｂ１及びＢ２のみ示す）、各ブロックＢ１〜Ｂｎは直列接続される。各ブロックは１つまたは複数の単電池が直列接続されて構成される。各電池は例えばニッケル水素電池やリチウムイオン電池である。
【００１４】
下位制御手段としての下位検出ユニット１０２−１〜１０２−ｎは、組電池１００を構成する各ブロックＢ１〜Ｂｎ毎に設けられ、各ブロックの電圧ＶＢ１〜ＶＢｎを検出する。下位検出ユニット１０２−１〜１０２−ｎは同一構成であり、例えば下位検出ユニット１０２−１は、２つのスイッチＳＷ１、ＳＷ２、制御部１０４−１、測定部１０６−１から構成される。
【００１５】
２つのスイッチＳＷ１、ＳＷ２は互いに並列接続され、ＳＷ１の一方の端子はブロックＢ１に接続され、他方の端子は制御部１０４−１に接続される。ＳＷ１のオン／オフは、上位検出ユニット１１０からの起動信号により制御され、ＳＷ１がオン状態になると制御部１０４−１にブロックＢ１の電力が供給されて制御部１０４−１が起動する。ＳＷ２の一方の端子はブロックＢ１に接続され、他方の端子は制御部１０４−１に接続されるとともに測定部１０６―１に接続される。ＳＷ２のオン／オフは、制御部１０４−１からの信号により制御され、ＳＷ２がオン状態になると制御部１０４−１に電力が供給されるとともに測定部１０６―１に電力が供給され、測定部１０６−１でのブロックＢ１の電圧測定が可能となる。
【００１６】
制御部１０４−１は、ＳＷ２のオン／オフを制御することでブロックＢ１の電圧測定のタイミングを制御するとともに、測定部１０６−１の測定動作を制御する。
【００１７】
測定部１０６−１は、ブロックＢ１の電圧を測定し、測定結果を上位検出ユニット１１０に供給する。測定部１０６−１は、例えばＡ／Ｄコンバータと比較器とシフトレジスタ、Ｖ／Ｆコンバータとパルスカウンタとシフトレジスタ等で構成される。
【００１８】
上位制御手段としての上位検出ユニット１１０は、例えばマイクロプロセッサ（ＭＰＵ）で構成され、各下位検出ユニットのＳＷ１に起動信号を供給することで各下位検出ユニットの制御部１０４−１、１０４−２、・・にブロックＢ１、Ｂ２、・・からの電力を供給することで起動する。また、各下位検出ユニットの測定部１０６−１、１０６−２、・・で測定された電圧が入力され、測定された電圧を所定電圧と比較する等の処理により組電池１００の状態（例えば電圧）を検出する。上位検出ユニット１１０と各下位検出ユニットは、フォトカプラ等の絶縁部１０８で絶縁（ハイインピーダンス）される。
【００１９】
このように、ＳＷ１とＳＷ２とを並列接続し、ＳＷ１をオン制御することで制御部１０４−１、１０４−２、・・に電力を供給して起動し、ＳＷ１とは別のＳＷ２をオン／オフ制御して各ブロックの電圧を測定する構成とすることで、電圧測定の処理を実施していない非動作時の各ブロックと測定部との接続を簡易に遮断し、非動作時の漏れ電流を防止することができる。また、ＳＷ１をオンして制御部１０４−１を起動した後にＳＷ２をオンしてラッチすることで、ＳＷ２を介した電力供給が可能となるので、ＳＷ１をオフとしてＳＷ１を上位検出ユニット１１０から制御部１０４−１に信号を供給するためのスイッチとすることができる。ＳＷ１はオン時に制御部１０４−１、１０４−２、・・に電力を供給するためのスイッチであり、高抵抗のスイッチ素子やフォトカプラ等の低コスト部品で構成し得る。また、ＳＷ２の耐圧は各ブロックの電圧分でよいので容易に低抵抗スイッチが選択できる。
【００２０】
以下、本実施形態をより具体的に説明する。
【００２１】
図２に、本実施形態の詳細構成図を示す。下位検出ユニット１０２−１は、ＳＷ１、ＳＷ２、制御部１０４−１、測定部１０６−１を有する。他の下位検出ユニットも同様の構成である。上位検出ユニット１１０は、プロセッサで構成される。
【００２２】
ＳＷ１は、図１における絶縁部１０８の一部であるフォトカプラで構成される。フォトカプラの発光側はプロセッサ１１０に接続され、フォトカプラの受光側はブロックＢ１及び制御部１０４−１に接続される。
【００２３】
ＳＷ２は、ｐチャネルＭＯＳＦＥＴ等のトランジスタスイッチで構成され、一方の端子がブロックＢ１に接続され、他方の端子が制御部１０４−１及び測定部１０６−１のＶ／Ｆコンバータ１０６ａ−１に接続される。また、トランジスタスイッチのゲートは他のトランジスタスイッチＴｒに接続され、トランジスタスイッチＴｒのオン／オフは制御部１０４−１により制御される。
【００２４】
測定部１０６−１は、Ｖ／Ｆコンバータ１０６ａ−１、パルスカウンタ１０６ｂ−１、及びシフトレジスタ１０６ｃ−１から構成される。Ｖ／Ｆコンバータ１０６ａ−１は、ブロックＢ１の電圧を周波数に変換し、パルスカウンタ１０６ｂ−１は周波数に変換されたブロック電圧のパルス数をカウントする。シフトレジスタ１０６ｃ−１は、パルスカウンタ１０６ｂ−１でカウントされたパルス数、すなわちブロック電圧データを順次格納し、プロセッサ１１０からの同期信号に応じてプロセッサ１１０に順次ブロック電圧データを出力する。同期信号は、プロセッサ１１０から制御部１０４−１に供給され、制御部１０４−１からシフトレジスタ１０６ｃ−１に供給される。同期信号は、起動信号と同様にＳＷ１を介して制御部１０４−１に供給することができる。
【００２５】
制御部１０４−１は、プロセッサ１１０からの起動信号によりＳＷ１がオンすると起動し、以後は内部の発振器を起動し、そのクロックによって種々の処理を実行する。すなわち、まず、トランジスタＴｒをオンすることでＳＷ２をオンし所定時間ラッチする。そして、プロセッサ１１０から読み取り信号が供給されたか否かを判定する。例えば、プロセッサ１１０からの信号がＨｉレベルからＬｏｗレベルに変化したか否かを判定する。制御部１０４−１への電力供給はＳＷ２をラッチすることでＳＷ２を介して行われ、ＳＷ１のオフによりプロセッサ１１０は電力供給の替わりに読み取り信号を供給できる。制御部１０４−１はプロセッサ１１０からの信号がＨｉレベルからＬｏｗレベルに変化した場合に読み取り信号が供給されたものと判定し、所定の信号処理に移行する。
【００２６】
所定の信号処理は、以下のように行われる。すなわち、パルスカウンタ１０６ｂ−１のカウント値を０にリセットしてパルス計数をスタートさせる。そして、パルス数をカウントした後、パルスカウンタ１０６ｂ−１の上位１０ビットをシフトレジスタ１０６ｃ−１にコピーする。また、シフトレジスタ１０６ｃ−１にパリティビットを付加して合計１１ビットのデータとする。次に、プロセッサ１１０から同期信号が供給されたか否かを判定し、同期信号が供給された場合にその立ち上がりエッジでシフトレジスタ１０６ｃ−１に格納されたブロック電圧データを出力し、立ち上がりエッジでシフトレジスタ１０６ｃ−１のデータを順次シフトさせる。パリティビットを含む１１ビットのデータを全て出力した後、再びパルスカウンタ１０６ｂ−１を０にリセットしてパルス計数を再びスタートさせる。以上の処理を繰り返すことで、ブロック電圧データがプロセッサ１１０に順次供給される。制御部１０４−１は、ＳＷ２をオンすると同時にスタートさせたタイマが所定時間、例えば２秒間を計時した場合にＳＷ２をオフ制御する。すなわち、ＳＷ２は２秒間だけオンされラッチされる。ＳＷ２のオンとともにＳＷ１はオフ制御される。なお、制御部１０４−１は、例えばプロセッサ１１０からの信号を自身のサンプリングクロック毎にフェッチし、同一レベルが２回一致した場合に信号レベルを確定する。また、プロセッサ１１０は、自身の同期信号の立ち上がりタイミングでブロック電圧データをフェッチする。
【００２７】
図３に、プロセッサ１１０からの信号、制御部１０４−１の内部クロック信号、Ｖ／Ｆ変換期間のタイミング信号、データ出力信号のタイミングチャートを示す。図３（ａ）はプロセッサ１１０からの信号であり、Ｖ／Ｆ読み取り信号と同期信号を含む。Ｖ／Ｆ読み取り信号はレベルがＬｏｗレベルとなる信号であり、同期信号は、Ｖ／Ｆ読み取り信号に続く信号でデューティ５０％の５ｋＨｚ信号である。図３（ｂ）は制御部１０４−１の内部クロック信号であり、４２ｋＨｚ信号である。プロセッサ１１０からの信号を判別する際に、クロック信号２周期分で信号レベルを確定するためのサンプリング信号である。図３（ｃ）はＶ／Ｆ変換期間のタイミング信号であり、Ｖ／Ｆコンバータ１０６ａ−１を動作させ、かつ、パルスカウンタ１０６ｂ−１を動作させる期間である。プロセッサ１１０からの信号レベルがＨｉレベルからＬｏｗレベルに変化したことを確定すると、Ｖ／Ｆ変換期間をスタートさせる。また、プロセッサ１１０からの信号レベルがＬｏｗレベルから再びＨｉレベルに変化すると、Ｖ／Ｆ変換期間を終了する。すなわち、Ｖ／Ｆコンバータ１０６ａ−１とパルスカウンタ１０６ｂ−１の動作を停止する。図３（ｄ）はデータ出力信号であり、プロセッサ１１０からの同期信号を確定すると、１１ビット長のデータ（１０ビットの電圧データ＋パリティビット）を順次出力する。
【００２８】
図４に、プロセッサ１１０から制御部１０４−１、１０４−２に供給される信号のタイミングチャートを示す。各ブロックの各制御部に供給する信号は、Ｖ／Ｆ読み取り信号３００−１、３００−２と、それに続く同期信号３０２−１、３０２−２を含む。制御部１０４−１、１０４−２に供給されるＶ／Ｆ読み取り信号３００−１、３００−２は同期したタイミングであり、同期信号３０２−１、３０２−２はそれぞれタイミングのずれた信号である。同期信号３０２−１のタイミングでシフトレジスタ１０６ｃ−１からブロックＢ１のブロック電圧データが出力され、同期信号３０２−２のタイミングでシフトレジスタ１０６ｃ−２からブロックＢ２のブロック電圧データが出力される。読み取り信号３００−１、３００−２、・・を同期させることで、ブロック電圧の同期取得が可能である。
【００２９】
本実施形態では、このように上位検出ユニットであるプロセッサ１１０から読み取り信号を同期出力することで、各下位検出ユニット毎に高精度の同期用クロックを用意する必要がなくなり、構成の簡易化及びコスト低減が可能である。もちろん、読み取り信号３００−１、３００−２、・・・のタイミングをずらすこともでき、各ブロック毎に任意のタイミングでの電圧測定が可能となる。さらに、特定のブロックのみ読み取り信号の周期を変化させることで、特定のブロックのみ測定周期を短くして頻繁に状態を検出することもできる。
【００３０】
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。
【００３１】
例えば、本実施形態では図１、図２に示すように各ブロックの下位検出ユニット１０２−１、１０２−２、・・・からブロック電圧データをパラレルにプロセッサ１１０に出力しているが、下位検出ユニット１０２−１、１０２−２、・・からブロック電圧データをシリアルにプロセッサ１１０に出力してもよい。図５に、ブロック電圧データをシリアルに出力する場合の構成を示す。各下位検出ユニット１０２−１、１０２−２、・・のシフトレジスタ１０６ｃ−１、１０６ｃ−２、・・・の出力側にＯＲゲート１０９−１、１０９−２を設け、ＯＲゲート１０９−１の出力端子を電圧レベルシフト回路１１１を介してＯＲゲート１０９−２の入力端子に接続する。以下、同様に全てのＯＲゲートをカスケードに接続してプロセッサ１１０に接続する。
【図面の簡単な説明】
【００３２】
【図１】実施形態の構成ブロック図である。
【図２】実施形態の詳細構成図である。
【図３】図２の各部のタイミングチャートである。
【図４】プロセッサからの信号のタイミングチャートである。
【図５】他の実施形態の詳細構成図である。
【符号の説明】
【００３３】
１００  組電池、１０２−１，１０２−２  下位検出ユニット、１０４−１，１０４−２  制御部、１０６−１，１０６−２  測定部、１０８  絶縁部、１１０  上位検出ユニット（プロセッサ）。
【図１】
2008281465.tif 000003
【図２】
2008281465.tif 000004
【図３】
2008281465.tif 000005
【図４】
2008281465.tif 000006
【図５】
2008281465.tif 000007