(57)【要約】  【課題】機器情報取得処理時間の短縮。  【解決手段】送信部１０２と、送信部１０２を制御する制御部１０３と、複数の記憶素子１１４,１１５とを備える。送信部１０２は、映像音声信号を外部の受信装置１０６に送信する映像音声送信器１０５と、受信装置１０６からこの受信装置１０６の受信機能情報を含む機器情報を受信して制御部１０３に転送する機器情報取得器１１２とを備える。複数の記憶素子１１４,１１５は、機器情報を一時格納する。制御部１０３は、複数の記憶素子１１４,１１５の少なくとも一つに機器情報を書き込む制御処理と他の少なくとも一つから機器情報を読み出す制御処理とを並列処理したうえで、この並行処理により複数の記憶素子１１４,１１５から順次読み出される機器情報に基づいて送信部１０２を制御する。【選択図】図１
2008160804.tif 000002
【特許請求の範囲】
【請求項１】
送信部と、
前記送信部を制御する制御部と、
複数の記憶素子と、
を備え、
前記送信部は、
映像音声信号を外部の受信装置に送信する映像音声送信器と、
前記受信装置からこの受信装置の受信機能情報を含む機器情報を受信して前記制御部に転送する機器情報取得器と、
を備え、
前記複数の記憶素子は、前記機器情報を一時格納し、
前記制御部は、前記複数の記憶素子の少なくとも一つに前記機器情報を書き込む制御処理と他の少なくとも一つから前記機器情報を読み出す制御処理とを並列処理したうえで、この並行処理により前記複数の記憶素子から順次読み出される前記機器情報に基づいて前記送信部を制御する、
映像音声送信装置。
【請求項２】
前記受信装置と前記映像音声送信器とを接族するインターフェイスと、前記機器情報取得器と前記制御部とを接続するインターフェイスとは互いに異なる、
請求項１の映像音声送信装置。
【請求項３】
前記制御部が前記機器情報取得器を制御する際に用いる制御ビットを格納する制御レジスタをさらに備え、
前記制御部は、前記制御レジスタの制御ビットを操作することで受信する前記機器情報を選択する、
請求項１の映像音声送信装置。
【請求項４】
前記制御部は、前記制御ビットを操作することで前記機器情報を書き込む前記記憶素子を選択する、
請求項２の映像音声送信装置。
【請求項５】
前記制御部は、前記複数の記憶素子の少なくとも一つに前記機器情報を書き込む制御処理と他の少なくとも一つから前記機器情報を読み出す制御処理とを、前記複数の記憶素子の間で交互に実施したうえで、この交互制御処理により前記複数の記憶素子から順次読み出される前記機器情報に基づいて前記送信部を制御する、
請求項１の映像音声送信装置。
【請求項６】
前記制御部は、前記機器情報の受信時にエラーが生じると、エラーが生じるまでに取得した前記機器情報から前記エラーの内容を判定し、その判定結果に基づいて正常処理を継続するかエラー処理かを判断する、
請求項５の映像音声送信装置。
【請求項７】
前記制御部は、受信した前記機器情報から、当該機器情報において所望するデータ実装範囲を確認可能なデータ部位を読み出し、読み出したデータ部位に基づいて前記所望するデータ実装範囲を確認し、確認した前記所望するデータ実装範囲を前記記憶素子から選択的に読み出して前記制御部に転送する、
請求項５の映像音声送信装置。
【請求項８】
外部の送信装置を制御する制御部と、
外部の受信装置から、この受信装置の受信機能情報を含む機器情報を受信して前記制御部に転送する機器情報取得器と、
を備え、
前記機器情報取得器は、前記機器情報を一時格納する複数の記憶素子を備え、
前記制御部は、前記複数の記憶素子の少なくとも一つに前記機器情報を書き込む制御処理と他の少なくとも一つから前記機器情報を読み出す制御処理とを並列処理したうえで、この並行処理により前記複数の記憶素子から順次読み出される前記機器情報に基づいて前記送信部を制御する、
機器情報取得装置。
【請求項９】
前記制御部が前記機器情報取得器を制御する際に用いる制御ビットを格納する制御レジスタをさらに備え、
前記制御部は、前記制御レジスタの制御ビットを操作することで受信する前記機器情報を選択する、
請求項８の機器情報取得装置。
【請求項１０】
前記制御部は、前記複数の記憶素子の少なくとも一つに前記機器情報を書き込む制御処理と他の少なくとも一つから前記機器情報を読み出す制御処理とを、前記複数の記憶素子の間で交互に実施したうえで、この交互制御処理により得られる前記機器情報に基づいて前記送信部を制御する、
請求項８の機器情報取得装置。
【請求項１１】
前記制御部は、前記機器情報の受信時にエラーが生じると、エラーが生じるまでに取得した前記機器情報から前記エラーの内容を判定し、その判定結果に基づいて正常処理を継続するかエラー処理かを判断する、
請求項１０の機器情報取得装置。
【請求項１２】
前記制御部は、受信した前記機器情報から、当該機器情報において所望するデータ実装範囲を確認可能なデータ部位を読み出し、読み出したデータ部位に基づいて前記所望するデータ実装範囲を確認し、確認した前記所望するデータ実装範囲を前記記憶素子から選択的に読み出して前記制御部に転送する、
請求項１０の機器情報取得装置。
【請求項１３】
請求項８の機器情報取得装置と、
記録媒体から映像音声データを読み出す記録媒体再生部と、
映像音声データを受信するチューナー部と、
前記記録媒体再生部が読み出す前記データ及び前記チューナー部が受信する前記映像音声データをエンコードする映像音声エンコード部と、
を備え、
前記機器情報取得装置から読み出した前記機器情報に基づいて、前記記録媒体から読み出した前記映像音声データを外部の受信装置に送信する、
映像音声送信装置。
【請求項１４】
前記記憶素子は、一つの記憶素子を仮想的に複数の記憶素子に分割してなる、
請求項１の映像音声送信装置。
【請求項１５】
前記仮想的に分割された前記複数の記憶素子は、その分割割合を変更可能である、
請求項１４の映像音声送信装置。
【請求項１６】
前記記憶素子は、一つの記憶素子を仮想的に複数の記憶素子に分割してなる、
請求項８の機器情報取得装置。
【請求項１７】
前記仮想的に分割された前記複数の記憶素子は、その分割割合を変更可能である、
請求項１６の機器情報取得装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ転送装置及び転送制御方法に関し、特に受信機器情報の取得転送処理を行う装置に関する。
【背景技術】
【０００２】
近年ＤＶＤプレーヤ、ＤＶＤレコーダ等の送信装置からデジタルＴＶ、アンプ等の受信装置への映像及び音声データの送信にＨＤＭＩ(High-Definition Multimedia Interface)通信が使われている。送信装置はＨＤＭＩケーブルで受信装置が接続されたことを検知すると、受信装置それぞれが固有に持つ性能（受信機能情報を含む）と特徴データとが記されているＥＤＩＤ(Extended Display Identification Data)と呼ばれるデータ構造をＤＤＣ(Display Data Channel)通信により相手装置（受信装置）から取り出して相手装置の性能を確認したうえで、相手接続装置にあった映像データと音声データとを送信する。
【０００３】
図２は従来の受信装置から送信装置へ送られるＥＤＩＤの転送の流れを示す。送信装置２０１は、システムコンピュータ２０３と、映像音声送信の制御を行うＨＤＭＩ送信用ＬＳＩ２０２とを備える。ＨＤＭＩ送信用ＬＳＩ２０２は、映像音声送信を行う映像音声送信部２０５と、ＤＤＣ通信によって取得した情報を格納する領域であるＤＤＣバッファ２０４とを備える。
【０００４】
システムコンピュータ２０３は、Ｉ2Ｃ(Inter-Integrated Circuit)バス２１１を介してＤＤＣバッファ２０４と映像音声送信部２０５とに接続される。Ｉ2Ｃバス２１１は、シリアルクロックとシリアルデータとの2本の信号線だけで複数の装置間で通信を行うことが出来るインターフェースである。Ｉ2Ｃバス２１１は構造が単純であるために、ＴＶやＤＶＤ再生装置の内部制御に広く用いられる。
【０００５】
受信装置２０６はＥＤＩＤを格納するＥＤＩＤ領域２０７と、ＥＤＩＤ送信を制御する機器情報送信部２０８と、映像音声の処理を行う映像音声処理部２０９とを備える。
【０００６】
送信装置２０１と受信装置２０６とはＨＤＭＩケーブル２１０を介して接続される。受信装置２０６では、ＥＤＩＤ領域２０７からＥＤＩＤが読み出されてＨＤＭＩケーブルの一部に含まれるＤＤＣ(Display Data Channel)バス２２０を介して送信装置２０１に送信される。送信装置２０１では、受け取ったＥＤＩＤはＨＤＭＩ送信用ＬＳＩ２０２内部のＤＤＣバッファ２０４に格納される。ＤＤＣバッファ２０４に格納されるＥＤＩＤはＩ2Ｃバス２１１を介してシステムコンピュータ２０３に転送される。システムコンピュータ２０３は 転送されるＥＤＩＤを解析する。さらにシステムコンピュータ２０３は 解析結果に基づいて受信装置２０６に適合する映像音声データを生成して映像音声送信部２０５からＨＤＭＩケーブルを介して受信装置２０６に送信する。受信装置２０６は送信される映像音声データを映像音声処理部２０９により処理して映像音声を出力する。
【０００７】
送信装置２０１は映像音声データを送信する際、受信装置２０６が受信可能な映像・音声情報を取得するために受信装置２０６のＥＤＩＤ情報の取得処理をコンテンツ送信前に行う。ＥＤＩＤ取得処理はＤＤＣ通信によって行われる。送信装置２０１はＥＤＩＤの規格(VESA ENHANCED EXTENDED DISPLAY IDENTIFICATION DATA STANDARD)によって指定されるアドレスにＥＤＩＤ情報のリード要求を行う。ＥＤＩＤ情報は128byte単位のブロックで構成されており、複数のブロックの組み合わせで受信装置の情報を表す。
【０００８】
しかしながら、受信装置の機器情報を取得するために使用されるＤＤＣ通信は転送速度が低速である。そのため、複数のブロックを読み出す必要のあるシステム構成では、システム内で確保しているＤＤＣ情報を格納する受信バッファサイズが小さいと情報取得処理を効率よく行うことができずに処理が長時間化する。
【０００９】
更には、ＥＤＩＤ情報はＤＤＣバッファから読み出されて解析される。そのため、システム内部のＲＡＭ領域にＥＤＩＤ情報をＩ2Ｃ バス２１１を用いて転送させる必要のあるシステム構成では、Ｉ2Ｃによる転送時間もさらに処理時間に加算されてしまう。
【００１０】
以上の理由により、上述したシステム構成では、ＥＤＩＤ情報取得処理に要する時間が長時間化し、システム全体として出画や音声出力が遅れてしまう。
【００１１】
このような不都合の解消を意図とする先行技術としては、特許文献１に記載されたものがある。これはシステム内に複数のバッファを保持して管理することで上記不都合の解消を図っている。
【特許文献１】特開２００５−１３０５２０号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、ＥＤＩＤ情報は複数のブロックに情報が分散して配置されているために、ＥＤＩＤ情報を全て読み出して、全ての情報取得後に受信装置の機器情報の解析を行うと処理に負荷がかかってやはり出画や音声出力に遅れが生じる。また、図２示すシステムにおいてＤＤＣバッファ２０４が十分に確保できなければ、複数あるＥＤＩＤ情報を数回に分けて読み出さなければならなくなる。そうすると、ＤＤＣバッファ２０４に取得したＥＤＩＤ情報をシステムの別領域に転送しながらＥＤＩＤの取得を行わなければならず、さらにＥＤＩＤ情報の取得処理に時間がかかってしまう。
【００１３】
したがって、本発明の主たる目的は、機器情報取得処理の時間短縮を実現することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために本発明では、受信装置から転送された機器情報（ＥＤＩＤ）を格納するバッファを二つ用意したうえで、受信装置から送信部へのデータ転送と、送信部から制御部（システムコンピュータ）へのデータ転送とを並列処理にすることにより、機器情報取得処理の時間短縮を実現する。
【００１５】
受信装置からＤＤＣバスを介して機器情報を読み出すためには、取得したい機器情報が格納されているスレーブアドレスとオフセットアドレスとを送信し、受信装置から送られてきた機器情報を、複数用意した記憶素子（バッファ）に振り分けて格納する処理を行う。また、機器情報を記憶素子に書き込む処理をハードウェアで行うことができる制御レジスタを設け、制御部から制御レジスタにビット設定を行うことで取得した機器情報を複数の記憶素子に振り分けて格納する。
【００１６】
前記構成において並列処理を実施するには、前記複数の記憶素子の少なくとも一つに格納されているデータを読み出して制御部に転送するときは、受信装置から取得した機器情報を他の少なくとも一つの記憶素子に書き込み、前記他の少なくとも一つの記憶素子に格納されているデータを読み出して制御部に転送するときは、受信装置から取得した機器情報を前記少なくとも一つの記憶素子に機器情報に書き込むように、処理順序を制御する。この処理順序の制御により受信装置から送信部へのデータ転送と送信部から制御部へのデータ転送とを並列処理することが可能になる。
【００１７】
さらに機器情報取得処理の過程において、データが未実装である領域に受信装置がＤＤＣ通信によってアクセスを行い、ＤＤＣ通信エラーが発生した場合には、そのエラーの要因を調査することで、ＤＤＣ通信上のエラーであるのかデータ未実装領域にアクセスしたことに起因するエラー(アドレスエラー)であるのかを判断する。そして、その判断に基づいて、ＤＤＣ通信上のエラーであればエラーの処理を、アドレスエラーであれば正常処理をそれぞれ続行することが可能となるように、システムとして適切な処理を選択する。
【００１８】
また、前記受信装置の未実装領域へのアクセスによるＤＤＣ通信エラーを回避するために、本発明では、データ未実装領域の有無やその位置を認識できる機器情報をあらかじめ受信装置から取得する。そして、取得したデータ未実装領域認識用の機器情報に基づいて、機器情報取得動作がデータ未実装領域に実施されないように制御部が機器情報取得器を制御する。
【発明の効果】
【００１９】
本発明は、上記構成を備えて送受信装置間でのＤＤＣ通信時に発生するエラー解析を行いながら高速でかつ正確な機器情報取得処理を行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係るデータ転送装置及び転送制御方法の実施形態について図面を参照しながら詳細に説明する。図１は、ＤＶＤプレーヤやＤＶＤレコーダ等の映像音声送信装置１０１と、デジタルＴＶやＡＶアンプ等の受信装置１０６とを第一インターフェース１１０（ＨＤＭＩ）を介して接続した状態を示す図である。
【００２１】
映像音声送信装置はシステムを制御する制御部（マイクロコンピュータ等）１０３と、送信する映像音声の制御を行なう送信部１０２とを備える。送信部１０２は、映像音声送信器１０５と、機器情報取得器１１２と、制御レジスタ１１３とを備える。
【００２２】
映像音声送信器１０５は、映像音声のデータをＴＭＤＳ(Transition Minimized Differential Signaling)と呼ばれる伝送方式を用いて送信開始・停止するＴＭＤＳトランスミッターの役割を果たす。機器情報取得器１１２は、第一インターフェース１１０の一部であるＤＤＣ(Display Data Channel)バスを介して、ＥＤＩＤ等の相手装置の機器情報（受信機能情報を含む）を取得するＤＤＣ入出力制御部の役割を果たす。制御レジスタ１１３は機器情報取得器１１２を制御する。
【００２３】
機器情報取得器１１２は第一記憶素子１１４と第二記憶素子１１５とを備える。これら記憶素子１１４,１１５は、ＤＤＣバスから取得されるデータを格納するバッファである。尚、第一記憶素子１１４及び第二記憶素子１１５は最小の構成として二つ必要であるが、二つ以上備えていてもよい。さらに、これらの記憶素子１１４,１１５は、機器情報取得器１１２がデータを格納でき、システムもアクセス可能な領域であれば必ずしも送信部内部に設ける必要はない。さらに、各記憶素子１１４,１１５のサイズも固定する必要はないが、ＥＤＩＤ構造の最小単位である128byteであれば取得したデータの扱いが容易になる。
【００２４】
制御部１０３は第二インターフェース１１１であるＩ2Ｃバスにより映像音声送信器１０５と制御レジスタ１１３に接続されており、それぞれの制御を行う。また制御部１０３は第一記憶素子１１４と第二記憶素子１１５とに接続されており、これら記憶素子１１４,１１５との間でデータのやり取りを行う。受信装置１０６はＥＤＩＤ等の機器情報を格納する機器情報記憶部１０７と、機器情報の送信を制御する機器情報送信器１０８と、映像音声の処理を行う映像音声処理器１０９とを備える。
【００２５】
ＥＤＩＤのアクセスにはセグメントポインタが用いられる。すなわち、ＤＤＣアドレス60h番地に読み出したいセグメント(ＥＤＩＤの256byte区切りのデータ単位)の値(0〜127)を書き込むと、ＤＤＣアドレスのA0h、A1h番地がそのセグメントと等価となってデータの読み出しが可能になる。この読み出し構造についてはＶＥＳＡ(Video Electronics Standards Association)に基づいて、ENHANCED DISPLAY DATA CHANNEL STANDARD内で規定される。制御部１０３は制御レジスタ１１３に、次の情報を設定する。すなわち、制御部１０３は、読み出したいセグメントの値(例：先頭のセグメントであれば0x00)、読み出すデータのサイズ(例：128byteであれば、0x7Fを設定)、A0h番地とA1h番地のどちらにアクセスするかを確定させる情報、及びＤＤＣ通信で取得したデータを第一記憶素子１１４か第二記憶素子１１５のどちらに格納するかを決める情報 (例：A0h番地を第一記憶素子１１４に格納するときは0x00、A0h番地を第二記憶素子１１５に格納するときは0x80、A1h番地を第一記憶素子１１４に格納するときは0x08、A1h番地を第二記憶素子１１５に格納するときは0x88) を制御レジスタ１１３に設定する。
【００２６】
上記設定を行った後、制御部１０３は設定した内容を実行させるコマンドを発行する。以降、制御レジスタ１１３に情報を設定してコマンドを発行して受信装置１０６の機器情報（ＥＤＩＤ）を取得する処理をＥＤＩＤリードコマンド発行と呼ぶ。なお、上記したセグメントポインタを用いることなく、相手装置の機器情報が格納されているアドレスを直接指定する構成でも同様の処理を行うことは可能である。
【００２７】
制御レジスタ１１３に以上の設定が施されると機器情報取得器１１２は、機器情報を読み出すためのクロック信号を、ＤＤＣバスを介して受信装置１０６の内部にある機器情報送信器１０８に発信する。この信号はＩ2Ｃの規格に従っており、読み出したい機器情報（ＥＤＩＤ）のスレーブアドレスとオフセットアドレスとが含まれる。機器情報送信器１０８はこの信号の要求に従い、機器情報記憶部１０７中の機器情報（ＥＤＩＤ）を機器情報取得器１１２に送信する。機器情報取得器１１２は送信されてきたＥＤＩＤを、制御レジスタ１１３の設定に従い第一記憶素子１１４又は第二記憶素子１１５に格納する。制御部１０３は第一記憶素子１１４又は第二記憶素子１１５に格納されたＥＤＩＤをＩ2Ｃ バス１１１を介して読み出す。以上の一連の処理を繰り返すことで、受信装置１０６の機器情報を映像音声送信装置１０１の制御部１０３に送る。
【００２８】
次に二つある記憶素子１１４,１１５を交互に使い分けて、受信装置１０６から制御部１０３へのＥＤＩＤ読み出し時間の短縮を行う処理手順を、図を参照して説明する。図３はＥＤＩＤを読み出し処理の手順を番号付きの矢印で図示したものである。図４は制御部でのデータ転送処理順序を示したフローチャートである。図４に記載されている処理番号１〜１２は図３の処理番号に対応している。
【００２９】
制御部１０３は機器情報の一つであるＥＤＩＤデータ１(３０７１)を第一記憶素子１１から読み出すＥＤＩＤリードコマンドをＩ2Ｃバス１１１を介して制御レジスタ１１３に発行する（処理番号１）。このとき一度に読み出す機器情報のサイズはＥＤＩＤのデータ構成の最小単位である128byteにされる。
【００３０】
制御レジスタ１１３にＥＤＩＤリードコマンドが発行されると、機器情報取得器１１２は、ＥＤＩＤデータ１(３０７１)を読み出す信号をＤＤＣバスを介して受信装置１０６に即座に送信する(処理番号２)。この信号を受信した受信装置は、ＥＤＩＤデータ１(３０７１)を機器情報送信器１０８から映像音声送信装置１０１に送信する処理を開始する。機器情報取得器１１２は送られてきたＥＤＩＤデータ１(３０７１)を第一記憶素子１１４に格納する(処理番号３)。
【００３１】
ＥＤＩＤデータ１(３０７１)を第一記憶素子１１４に格納する処理が完了すると、制御部１０３は、次に読み出す機器情報であるＥＤＩＤデータ２(３０７２)に関するＥＤＩＤリードコマンドを制御レジスタ１１３に発行する(処理番号４)。ＥＤＩＤデータ２(３０７２)の取得を指示するＥＤＩＤリードコマンドが発行されると、第一記憶素子１１４に格納されているＥＤＩＤデータ１(３０７１)を読み出して制御部１０３に送る処理が即座に開始される(処理番号７)。また、制御レジスタ１１３にＥＤＩＤデータ２(３０７２)に関するＥＤＩＤリードコマンドが発行されると番号７の処理と並行して、機器情報取得器１１２は、ＥＤＩＤデータ２(３０７２)の読み出し信号を受信装置１０６に送信する(処理番号５)。この信号を受け取った受信装置１０６は機器情報送信器１０８を介して送信装置１０１にＥＤＩＤデータ２(３０７２)を送信する処理を開始する。これに応じて送信装置１０１は送られてきたＥＤＩＤデータ２(３０７２)を第二記憶素子１１５に格納する(処理番号６)。
【００３２】
処理番号７の処理と、処理番号５,６の処理とがともに終わると、第二記憶素子１１５からＥＤＩＤデータ２(３０７２)を読み出して制御部１０３に送る処理が即座に実施される(処理番号８)。処理番号８の処理が終わった段階で第一記憶素子１１４と第二記憶素子１１５とに格納されているＥＤＩＤは全て制御部１０３に読み出された状態になる。
【００３３】
制御部１０３は次に読み出す必要のある機器情報（ＥＤＩＤデータ）の有無を確認する処理を行う(処理番号９：詳細は後に説明する)。確認の結果、読み出す必要のある機器情報が無ければこの時点で機器情報の取得処理が完了する。一方、さらに読み出す必要のある機器情報がある場合は、制御部１０３は、ＥＤＩＤリードコマンド（機器情報であるＥＤＩＤデータ３(３０７３)を第一記憶素子１１から読み出す指示を示す）を制御レジスタ１１３に発行する(処理番号１０)。
【００３４】
制御レジスタ１１３にＥＤＩＤリードコマンドを発行する処理が完了すると、機器情報取得器１１２がＥＤＩＤデータ３(３０７３)の読み出し信号を受信装置１０６に送信する処理(処理番号１１)が実施され、さらには、その読み出し信号を受けた受信装置１０６によってＥＤＩＤデータ３(３０７３)を送信機装置１０１に送信する処理(処理番号１２)が実施される。
【００３５】
ここで再び次に読み出す必要のある機器情報（ＥＤＩＤデータ）の有無を調べ(処理番号９)、無ければ、第一記憶素子１１４に格納されている機器情報であるＥＤＩＤデータ３(３０７３)を制御部１０３に読み出す処理(処理番号７)が実施されることで機器情報の取得処理が完了する。
【００３６】
一方、読み出す必要のある機器情報がさらに在れば、制御部１０３は、第二記憶素子１１５から機器情報であるＥＤＩＤデータ４(３０７４)を読み出す指示を示すＥＤＩＤリードコマンドを制御レジスタ１１３に発行する(処理番号４)。ここで、制御部１０３は、第二記憶素子１１５にＥＤＩＤデータ４(３０７４)を書き込む処理(処理番号５と６)と、第一記憶素子１１４に格納されているＥＤＩＤデータ３(３０７３)を制御部１０３に読み出す処理(処理番号７)とを並行して行う。以後、処理番号９の判断により機器情報を読み出す必要がないと判断されるまで、
・奇数番目の機器情報（ＥＤＩＤデータ）を格納するときは第一記憶素子１１４を使用するＥＤＩＤリードコマンドを発行する処理と、
・偶数番目の機器情報（ＥＤＩＤデータ）を格納するときは第二記憶素子１１５を使用するＥＤＩＤリードコマンド発行する処理と、
を交互に行う。
【００３７】
そのため、二つの記憶素子１１４,１１５を交互に使い分けながら、受信装置１０６から送信装置１０１にＥＤＩＤを読み出す処理と、二つの記憶素子１１４,１１５から制御部１０３にＥＤＩＤを読み出す処理とが並列して行われることになる。これにより、受信装置１０６から送信装置１０１の制御部１０３にＥＤＩＤを転送するのに要する時間を短縮することができる。
【００３８】
次に処理番号９の具体的な処理を、ＥＤＩＤの構造を説明しながら、さらに説明する。図５は機器情報（ＥＤＩＤ）の構造を簡略化して３パターン分けて表したものであり、機器情報（ＥＤＩＤ）の構造はこの３パターンのいずれかに属する。Case１はBase Block５０１のみでExtention Blockを有する構造である。Case２はBase Block５０２とExtention Block５０３とを一つずつ有する構造である。Case３はBase Block５０４とMap Block５０５とExtention Block５０６とを有する場合であって、Case３はCase２が拡張された構造である。
【００３９】
Case２の構造を有するＥＤＩＤが設定された装置に、図３で説明した順に処理番号８まで処理を行うと、第一記憶素子１１４にはＥＤＩＤデータ１(３０７１)に相当するBase Block５０２が、第二記憶素子にはＥＤＩＤデータ２(３０７２)に相当するExtention Block５０３がそれぞれ格納され、制御部１０３にはBase Block５０２のデータとExtention Block５０３のデータとが読み出された状態になる。ここで処理番号９の処理としてExtention Block５０３の先頭１バイトを調べることで、このブロックがExtention Blockであることが判明する。これは機器情報（ＥＤＩＤ）の規格(VESA ENHANCED EXTENDED DISPLAY IDENTIFICATION DATA STANDARD)に基づけば、ブロックの先頭１バイトにはそのブロックが如何なるブロックであるかを示すタグ(図５中の“T”)が配置されているからである。二つめのブロックがExtention Blockであることが分かった時点でこの装置のＥＤＩＤ構造がCase２の構造を有していることが判断する。そのため、次のＥＤＩＤの読み出しのＥＤＩＤリードコマンドを制御レジスタ１１３に発行する処理(処理番号１０の処理)を行うことなく機器情報の読み出しが完了する。
【００４０】
Case３の構造を有するＥＤＩＤが設定された装置に、処理番号８まで処理を行うと、制御部１０３にはBase Block５０４のデータとMap Block５０５のデータとが読み出された状態になる。ここで処理番号９の処理としてMap Block５０５の先頭１バイトを調べると、このブロックがMap Blockであることが判明する。ＥＤＩＤの規格(VESA ENHANCED EXTENDED DISPLAY IDENTIFICATION DATA STANDARD)に基づけば、Map BlockにはExtention Block５０６の配置されている場所を示すデータが書かれている(図５中の“E”)。したがって処理番号９の処理において、Map Blockであると分かった後はMap Blockの中のデータを調べることで、Extention Blockの格納場所を特定することができる。Extention Blockの格納場所及びその個数が分かれば、見つかったExtention Blockを必要なだけ読み出すまで、前述した手順に従って二つの記憶素子１１４,１１５を交互に使用しながら、受信装置１０６と送信装置１０１と間でのデータ転送と、二つの記憶素子１１４,１１５と制御部１０３との間でのデータ転送を並列に行うこと(図４のAを経由するループ処理)が可能になる。
【００４１】
Case１の構造を有する機器情報が設定された装置において、処理番号４まで処理を行うと、処理番号５でＥＤＩＤデータ２を取得する指示する信号が受信装置１０６に送られるが、この場合、受信装置１０６はＥＤＩＤデータ２(３０７２)に相当するＥＤＩＤを持っていない。そのため、受信装置１０６からのレスポンスである処理番号６がエラーとして返ってくる(以下図６参照)。
【００４２】
Extention Blockを有していないＥＤＩＤが設定された受信装置に、Extention Blockを読み出すためにＥＤＩＤリードコマンドを発行する(図６の処理番号４)と、存在しないオフセットアドレスにＤＤＣ通信を行うことになる。ＤＤＣ通信はＩ2Ｃ通信と同様のプロトコルで通信を行い、通信が正常に終了すれば通信先から通信終了のアクノリッジを返すことが規格により決められている。そのため、存在しないオフセットアドレス領域にアクセスを行った場合、アクノリッジが返らずにＤＤＣ通信はエラーになる(図６の処理番号６)。その際、送信装置１０１は、第一記憶素子１１４に格納されているBase Block５０１を制御部１０３へ読み出す処理(図６の処理番号７)を並列して実施している。この時点で受信装置１０６から返ってきたＤＤＣ通信エラーは、送信装置１０１（制御部１０３）から見れば偶発的に起こったＤＤＣ通信エラーであるのか、存在しないＥＤＩＤにアクセスしたことによるエラーであるのかを判断できない。
【００４３】
そこで、制御部１０３は、Base Block５０１を読み出す処理が完了すると、Base Block５０１の127byte目の1byteデータ(図５中の“F”)を調べる。この1byteデータはExtention Flag と呼ばれ、ここにはExtention Block及びMap Blockの有無を示す情報が書き込まれている。ＥＤＩＤの規格(VESA ENHANCED EXTENDED DISPLAY IDENTIFICATION DATA STANDARD)によれば、Extention Block及びMap Blockが存在する場合、Extention Flagには0x01という値が書き込まれており、反対に存在しない場合、0x00という値が書き込まれている。したがって、Extention Flagが0x01という値であればExtention Block及びMap Blockが存在するものの、レスポンスとしてＤＤＣのエラーを示すレスポンスが返ってきたことを示しており、このことを検知した制御部１０３は、現状を偶発的なＤＤＣ通信のエラーであると判断する(図６の処理番号９)。この場合はシステムとしてエラー系の処理に移り再度通信をやり直す(図６の処理番号１３)。
【００４４】
一方Extention Flagが0x00という値であれば、Extention Block及びMap Blockが存在せず、存在しないＥＤＩＤ領域にアクセスしたことによるＤＤＣエラーであることを示しており、このことを検知した制御部１０３は、Base Blockしか持たないCase１のＥＤＩＤ構造の受信装置であると判断してエラー処理を行わず、図６の処理番号７までの処理でＥＤＩＤ取得処理を正常終了する。
【００４５】
次に、Extention Block及びMap Blockが存在しない事によるＤＤＣエラーを回避する構成を説明する(図７参照)。制御部１０３は、最初にExtention Flagのデータ１byteを読み出して(図７の処理番号１５)、Extention Block及びMap Blockの有無を把握する(図７の処理番号１６)。Extntention Block及びMap Blockがあると判断する場合、制御部１０３は、ＥＤＩＤリードコマンドを連続して発行することで(図７の処理番号１〜４)、Base BlockとExtention Blockとを一気に読み出す。一方、Extention Blockがないと判断する場合、制御部１０３は、Base Blockのみを読み出すようにコマンドの発行方法を変える(図７の処理番号１'２'３'７)。これにより、存在しないExtention Block及びMap Blockにアクセスすることがなくなる。
【００４６】
以上のようにコマンドの発行処理を分岐させることで、存在しないＥＤＩＤに対するアクセスに起因するＤＤＣ通信エラーを回避することができる。さらには、Extention Block及びMap Blockが存在する場合は処理番号５,６,７に示すように、ＥＤＩＤリードコマンドの連続発行による並列処理を行なうこともできて、機器情報（ＥＤＩＤ）の取得が効率的に行える。
【００４７】
以上、3つのＥＤＩＤの構造パターンによって、それぞれ上記で説明した順序に処理を行えば、受信装置１０６と送信装置１０１との間のデータ転送と、二つの記憶素子１１４、１１５と制御部１０３との間のデータ転送を並列処理することが可能になり、制御部１０３に機器情報（ＥＤＩＤ）を送信するのに要する時間を短縮することができる。尚、短縮できる時間は相手接続装置の機器情報（ＥＤＩＤ）の構造によって変わることになるが、記憶素子１１４,１１５と制御部１０３との間のデータ転送と平行して受信装置１０６と送信装置１０１との間のデータ転送が行うことができるので、［受信装置１０６と送信装置１０１との間の128Byteデータ転送時間］×［読み出すBlock数］の時間だけ、時間を短縮することができる。
【００４８】
また、Extention Flagを先に読み出す手法をとり、且つ一つの記憶素子のサイズを256byteにするとＥＤＩＤリードコマンドの発行回数を少なくすることが可能になって処理の高速化が図れる。また、Extention Flagが0x01の場合には、必然的にExtention Blockが存在する。そのため、記憶素子１１４,１１５のサイズが256byteであるならば、読み出すデータサイズを256byteとしＥＤＩＤリードコマンドの発行回数を１回にすることで、Base BlockとExtention BlockとMap Blockとを容易に取得することができる。また、Extention Blockが複数個存在する場合であっても、一度に256byteまでデータを取得することができるので、記憶素子１１４,１１５のサイズが128byteの場合よりも2分の1のコマンド発行回数で同じサイズのデータを取得できることになる。なお、この場合、検出したExtention Flagが0x00であるならば、Extention Block及びMap Blockが存在しないデータ領域に無駄なアクセスを実施しないように、読み出すデータサイズを128byteに変更したうえでＥＤＩＤリードコマンドを発行することでBase Blockのみを取得してもよい。
【００４９】
また、用意できる記憶素子の領域が限られている場合（例えば128byteの単一のバッファしか持てない場合）には、一度に取得するデータを半分にすれば、128byteの記憶素子が二つある状態における前述した制御と同様の制御を実施することで、受信装置１０６と記憶素子３１３１,４３１５との間のデータ転送と、記憶素子１１４,１１５と制御部１０３との間のデータ転送とを並列処理することができる。なお、この場合、取得したデータを細かく管理できるのであれば、一度に取得できるサイズを１byteとして、１byte毎のデータ転送を並列に実行してもよい。
【００５０】
また、機器情報取得器１１２、第一記憶素子１１４、第二記憶素子１１５、および制御レジスタ１１３は必ずしも送信部１０２の内部に設ける必要はなく、図８に示すように、制御部８０３と機器情報取得器８１２と制御レジスタ８１３と第一,第二の記憶素子８１４,８１５とから制御装置（機器情報取得装置８３０）を構成してもよい。
【００５１】
また、第一記憶素子１１４と、第二記憶素子１１５とは必ずしも物理的に別れている必要はなく、一つの記憶素子にアクセスするアドレスを分けることで仮想的に二つの記憶素子を有するように構成してもよい。この場合、その分割の割合、分割の数を変化させることができるので、取得する機器情報（ＥＤＩＤ）のデータサイズに合わせて、記憶素子に格納するデータ領域を変化させることもでき、データサイズに合った最適なサイズで記憶素子領域を使うことができる。
【００５２】
また、図９に示すように、映像音声送信装置（図１参照）の構成に、ＣＤやＤＶＤのようなメディアからデータを読み出すＣＤ／ＤＶＤ再生部９２１と、外部からの映像音声データを受信するチューナー部９２２と、映像音声データをエンコードする映像音声エンコード部９２０とを加えてもよい。そうすれば、制御部９０３は機器情報取得器により得た相手装置の機器情報に基づいて、ＣＤやＤＶＤのデータや地上デジタル放送のデータを接続相手装置の性能に適した信号で送信することができる。（図９参照）
以上、説明したように、本実施形態によれば、相手接続装置の機器情報の読み出し速度が向上し、ＤＶＤプレーヤおよびＤＶＤレコーダ等の映像音声送信装置の電源投入から映像・音声データ出力の時間が早くなり、接続装置側での映像・音声出力までの時間を短縮する効果が得られる。
【産業上の利用可能性】
【００５３】
本発明にかかるデータ転送装置及び転送制御方法はＤＶＤプレーヤ、ＤＶＤレコーダなど、ＨＤＭＩを用いて受信装置へ映像・音声を送信するシステムにおいて、受信装置から送信装置内部の制御部へ機器情報を転送する際における処理速度向上に有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態のデータ転送を行うシステムの構成図である。
【図２】従来のデータ転送を行うシステムの構成図である。
【図３】本発明のデータ転送制御の順序を示した図である。
【図４】図４は 本発明の制御部におけるデータ転送制御を示した正常系フローチャートである。
【図５】ＥＤＩＤの三つの構造パターンを簡略化して示した図である。
【図６】Base blockしか持たない装置でのエラー系フローチャートである。
【図７】未実装ＥＤＩＤアクセス回避と並列処理による時間短縮を行うフローチャートである。
【図８】本発明の最小の構成要素をデバイスとして示した図である。
【図９】本発明に送信する映像音声データを取得するための構成要素を追加した図である。
【符号の説明】
【００５５】
１０１  映像音声送信装置
１０２  送信部
１０３  制御部
１０５  映像音声送信器
１０６  受信装置
１１０  第一インターフェース(ＨＤＭＩ)
１１１  第二インターフェース(Ｉ2Ｃ)
１１２  機器情報取得器
１１３  制御レジスタ
１１４  第一記憶素子
１１５  第二記憶素子
２０１  ＤＶＤプレーヤ/レコーダ
２０２  ＨＤＭＩ送信用ＬＳＩ
２０３  システムマイコン
２０４  ＤＤＣバッファ
２０６  ＴＶ/ＡＶアンプ
２１０  ＨＤＭＩケーブル
２１１  Ｉ2Ｃバス
２２０  DDCバス
３０１  送信装置
３０３  制御部
３０６  受信装置
３０７  機器情報記憶部
３０８  機器情報送信器
３１２  機器情報取得器
３１３  制御レジスタ
３１４  第一記憶素子
３１５  第二記憶素子
【図１】
2008160804.tif 000003
【図２】
2008160804.tif 000004
【図３】
2008160804.tif 000005
【図４】
2008160804.tif 000006
【図５】
2008160804.tif 000007
【図６】
2008160804.tif 000008
【図７】
2008160804.tif 000009
【図８】
2008160804.tif 000010
【図９】
2008160804.tif 000011