(57)【要約】【課題】ツェナーダイオードを用いることなく基準抵抗との合成抵抗値の増減が可能なトリミング回路及び半導体装置を提供することを目的としている。【解決手段】本発明のトリミング回路４１０は、抵抗とフューズにより構成されるトリミング回路４１１とトリミング回路４１２とを備える。そして、トリミング回路４１１を基準抵抗Ｒｓと直列に接続し、トリミング回路４１２を基準抵抗Ｒｓと並列に接続することにより、ツェナーダイオードを用いずに端子Ｐ１−接地間の合成抵抗値の増減を可能とした。【選択図】図４
2008021726.tif 000002
【特許請求の範囲】
【請求項１】
フューズを切断して基準抵抗と組み合わせた合成抵抗値の調整を行うトリミング回路において、
前記フューズが切断されて調整された後の合成抵抗値が、前記フューズが切断される調整前の合成抵抗値よりも大きくなる第一のトリミング回路と、
前記フューズが切断されて調整された後の合成抵抗値が、前記フューズが切断される調整前の合成抵抗値よりも小さくなる第二のトリミング回路とを備え、
前記第一のトリミング回路は前記基準抵抗と直列に接続され、前記第二のトリミング回路は前記基準抵抗と並列に接続されることを特徴とするトリミング回路。
【請求項２】
前記第一のトリミング回路は、抵抗と前記フューズとが並列に接続された並列回路が直列に接続された回路であり、
前記第二のトリミング回路は、前記基準抵抗と並列に接続された抵抗と、前記抵抗と直列に接続されたスイッチング手段と、前記スイッチング手段のオン／オフを制御する前記フューズを含む制御回路とを備え、
前記制御回路は、前記フューズが切断されたとき、前記スイッチング手段をオフからオンへ切り換えることを特徴とする請求項１に記載のトリミング回路。
【請求項３】
前記基準抵抗が、調整後の目標とされる合成抵抗値と略同じ値に設定されていることを特徴とする請求項１または２に記載のトリミング回路。
【請求項４】
前記第一のトリミング回路を構成するｎ（ｎは整数）個の抵抗をＲａ１、Ｒａ２、・・・、Ｒａｎとし、Ｒａ１の抵抗値をＫａとしたとき、前記Ｒａｎの各抵抗値を
【数１】
2008021726.tif 000005
とし、
前記第二のトリミング回路を構成するｎ個の抵抗をＲｂ１、Ｒｂ２、・・・、Ｒｂｎとし、Ｒｂ１の抵抗値をＫｂとしたとき、前記Ｒｂｎの各抵抗値を
【数２】
2008021726.tif 000006
とすることを特徴とする請求項１ないし３のいずれか一項に記載のトリミング回路。
【請求項５】
前記第一のトリミング回路の最大の合成抵抗値は、
前記基準抵抗の製造ばらつきによる変動幅に相当する抵抗値と、
前記基準抵抗の抵抗値と、前記第二のトリミング回路による合成抵抗値との差の抵抗値とのうち、大きい方の抵抗値より大きい値とし、
前記第二のトリミング回路による最小の合成抵抗値は、前記基準抵抗の抵抗値と、前記第二のトリミング回路による合成抵抗値との差が、前記変動幅に相当する抵抗値より大きい値となるようにしたことを特徴とする請求項１ないし４のいずれか一項に記載のトリミング回路。
【請求項６】
前記基準抵抗と直列にスイッチング手段が接続されており、前記スイッチング手段は常にオンとなっていることを特徴とする請求項１ないし５のいずれか一項に記載のトリミング回路。
【請求項７】
前記制御回路は、少なくとも抵抗と２つのフューズを直列に接続した直列回路を備え、
前記直列回路は電源と接地と間に接続されており、
前記調整後に前記２つのフューズが切断されていないとき、前記２つのフューズのうち、いずれか一方のフューズが切断されることを特徴とする請求項２に記載のトリミング回路。
【請求項８】
前記制御回路はインバータ回路を備え、
前記インバータ回路は、前記抵抗と、前記２つのフューズのうち一方のフューズとの接続点と、前記スイッチング手段との間に接続され、
前記インバータ回路の出力により前記スイッチング手段のオン/オフを制御することを特徴とする請求項７に記載のトリミング回路。
【請求項９】
請求項１ないし８に記載のトリミング回路を備えることを特徴とする半導体装置。
【請求項１０】
前記第一のトリミング回路及び前記第二のトリミング回路を構成する抵抗は、略棒状の抵抗を複数並べて半導体装置上の所定の領域内に形成され、
前記基準抵抗は、並べられた前記略棒状の抵抗のうち、中央部分に配置された抵抗により構成され、
前記第二のトリミング回路を構成する抵抗は、前記基準抵抗を構成する抵抗に隣接した抵抗又は近傍の抵抗を用いて構成され、
前記制御回路を構成する抵抗は、並べられた前記略棒状の抵抗のうち、最も外側の抵抗を用いて構成されることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記最も外側の抵抗は、当該半導体装置上に設けられた、内側の抵抗の精度を向上させるダミー抵抗であることを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フューズを切断して基準抵抗と組み合わせた合成抵抗値の調整を行うトリミング回路及び半導体装置に関する。
【背景技術】
【０００２】
従来では、半導体装置内に形成された抵抗値を調整する抵抗値調整回路として、図１と図２に示されるようなトリミング回路が広く用いられている。
【０００３】
図１は、フューズを用いたトリミング回路の従来例を示す図である。トリミング回路Ｄ１は、端子Ｐ１に一端が接続された抵抗Ｒ０と、端子Ｐ２に一端が接続され抵抗Ｒ３との間に設けられている。トリミング回路Ｄ１は、抵抗Ｒ１、Ｒ２とフューズＦ１、Ｆ２により構成されている。フューズＦ１、Ｆ２は、レーザ光線のような高エネルギービームによって切断されるか、端子Ｔ１と端子Ｔ２との間、または端子Ｔ２と端子Ｔ３との間に大電流が供給されて切断される。
【０００４】
端子Ｐ１と端子Ｐ２との間において、フューズＦ１、Ｆ２が切断される前の合成抵抗値は「Ｒ０＋Ｒ３」である。ここでフューズＦ１が切断されると端子Ｐ１と端子Ｐ２との間の合成抵抗値は「Ｒ１＋Ｒ０＋Ｒ３」となる。また、フューズＦ１、Ｆ２の両方が切断されると、端子Ｐ１と端子Ｐ２間の合成抵抗値は、「Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３」となる。よって、図１に示す回路では、トリミングを行うことにより端子Ｐ１と端子Ｐ２間の合成抵抗値を大きくすることができるため、トリミングにより合成抵抗値を大きくする際の調整に用いられる。そのため、トリミングによる調整前の端子Ｐ１と端子Ｐ２との間の合成抵抗値は、トリミングによる調整後の目標とされる合成抵抗値よりも小さく設定する必要がある。
【０００５】
図２は、ツェナーダイオードのザッピングを用いたトリミング回路の従来例を示す図である。トリミング回路Ｄ２は、図１におけるフューズＦ１、Ｆ２の変わりにツェナーダイオードＺ１、Ｚ２を設けたものである。
【０００６】
抵抗Ｒ１、Ｒ２は直列に接続されており、この抵抗Ｒ１と並列にツェナーダイオードＺ１が、抵抗Ｒ２と並列にツェナーダイオードＺ２が接続されている。尚このとき抵抗Ｒ１、Ｒ２における電圧降下はツェナーダイオードＺ１、Ｚ２のブレーク電圧を超えない範囲とする。
【０００７】
ツェナーダイオードＺ１、Ｚ２は、端子Ｔ１と端子Ｔ２との間あるいは端子Ｔ２と端子Ｔ３との間に高電圧の逆バイアス電圧を印加し、ツェナーダイオードを溶着することによりショート状態とすることができ、抵抗Ｒ１、Ｒ２をショートすることができる。
【０００８】
端子Ｐ１と端子Ｐ２との間において、ツェナーダイオードＺ１、Ｚ２の溶着前の合成抵抗値は「Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３」である。ここでツェナーダイオードＺ１が溶着された場合、端子Ｔ１と端子Ｔ２との間の合成抵抗値は「Ｒ０＋Ｒ２＋Ｒ３」となる。ツェナーダイオードＺ２が溶着された場合、この合成抵抗値は「Ｒ０＋Ｒ１＋Ｒ３」となる。また、ツェナーダイオードＺ１、Ｚ２の両方が溶着されるとこの合成抵抗値は「Ｒ０＋Ｒ３」となる。よって、図２に示す回路では、トリミングを行うことにより端子Ｐ１と端子Ｐ２間の合成抵抗値を小さくすることができる。このため、図２に示す回路は、トリミングにより合成抵抗値を小さくする際の調整に用いられる。従って、端子Ｐ１と端子Ｐ２との間の合成抵抗値は、トリミングによる調整後の目標とされる合成抵抗値よりも大きく設定する必要がある。
【０００９】
このように図１、図２に示す構成の場合、トリミング前の合成抵抗値と、トリミング後の合成抵抗値との差が大きくなる。
【００１０】
また、図２に示す回路のように、トリミング前の合成抵抗値がトリミング前の合成抵抗値よりも大きい場合、トリミング前の状態では回路に大きな電流が流れるため、トリミング回路に接続されるトランジスタなどの半導体素子の電流容量を大きくする必要があり、ＩＣチップが大きくなる。これらの問題を解決するトリミング回路として、図３に示す回路がある。
【００１１】
図３は、特開２００２−２６２５８号公報（特許公報１）に開示されたトリミング回路である。図３に示すトリミング回路Ｄ３は、抵抗Ｒ１、Ｒ２、ツェナーダイオードＺ１、フューズＦ１により構成されており、直列接続された抵抗Ｒ１、Ｒ２にツェナーダイオードＺ１、フューズＦ１とがそれぞれ並列に接続されている。尚このとき、抵抗Ｒ１における電圧降下は、ツェナーダイオードＺ１の破壊電圧を超えない範囲とする。
【００１２】
トリミング回路Ｄ３において、端子Ｔ１と端子Ｔ２との間に高電圧の逆バイアス電圧を印加すると、ツェナーダイオードＺ１をショートさせることができる。また、端子Ｔ２と端子Ｔ３との間に大電流を供給し、フューズＦ１を切断することでフューズＦ１をオープン状態とする。
【００１３】
端子Ｐ１と端子Ｐ２との間において、トリミングによる調整前の合成抵抗値は、「Ｒ０＋Ｒ１＋Ｒ３」である。ここで、ツェナーダイオードＺ１が溶着されると、合成抵抗値は「Ｒ０＋Ｒ３」となる。また、フューズＦ１が切断されると、合成抵抗値は「Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３」となる。また、ツェナーダイオードＺ１が溶着され、さらにフューズＦ１が切断されると合成抵抗値は「Ｒ０＋Ｒ２＋Ｒ３」となる。
【００１４】
従って、 図３に示す回路では、トリミングを行うことにより、調整前の合成抵抗値が調整後の目標とされる合成抵抗値よりも高い場合、ツェナーダイオードＺ１を溶着して合成抵抗値を小さくし、調整前の合成抵抗値が調整後の目標とされる合成抵抗値よりも低い場合、フューズＦ１を切断して合成抵抗値を大きくすることができる。このため、トリミング回路Ｄ３において、端子Ｐ１と端子Ｐ２との間の合成抵抗値は、調整後の目標とされる合成抵抗値とほぼ近い値で設計することができる。
【特許文献１】特開２００２−２６２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記したようなツェナーダイオードを用いたトリミング回路では、ツェナーダイオード毎に逆バイアス電圧印加用端子が必要となり、ツェナーダイオードの数と比例して端子数が増加する。このため、トリミング精度を高くするほど端子の数が増え、ＩＣチップの面積とコストが増大するという問題点がある。
【００１６】
また、ツェナーダイオードを溶着する際に、回路に高電圧を印加するため、トリミング回路に接続された他の内部回路への影響を抑える回路設計を行う必要がある。このとき、ツェナーダイオードのサイズを小さくすると、ツェナーダイオードの溶断時の逆バイアス電圧を下げることができ、内部回路への影響を抑えることができ、さらに単位体積当たりのツェナーダイオードの数を増やすことができる。
【００１７】
しかしながら、このような場合でも、ツェナーダイオードを用いることにより逆バイアス電圧印加用端子を介し、静電気などのサージ電圧によってツェナーダイオードが溶着し、トリミングの状態が変化するという問題点がある。さらに、溶着後のツェナーダイオードの残留抵抗値には数十ＫΩのばらつきを生じるため、トリミングの精度を高めることが困難であった。
【００１８】
本発明は上記問題を鑑みてそれを解消すべくなされたものであり、ツェナーダイオードを用いることなく基準抵抗との合成抵抗値の増減が可能なトリミング回路及び半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明のトリミング回路は次の如き構成を採用した。
【００２０】
本発明のトリミング回路は、フューズを切断して基準抵抗と組み合わせた合成抵抗値の調整を行うトリミング回路において、前記フューズが切断されて調整された後の合成抵抗値が、前記フューズが切断される調整前の合成抵抗値よりも大きくなる第一のトリミング回路と、前記フューズが切断されて調整された後の合成抵抗値が、前記フューズが切断される調整前の合成抵抗値よりも小さくなる第二のトリミング回路とを備え、前記第一のトリミング回路は前記基準抵抗と直列に接続され、前記第二のトリミング回路は前記基準抵抗と並列に接続される構成とすることができる。
【００２１】
係る構成によれば、ツェナーダイオードを用いることなく前記基準抵抗との合成抵抗値の増減が可能なトリミング回路を提供する。
【００２２】
また、前記第一のトリミング回路は、抵抗と前記フューズとが並列に接続された並列回路が直列に接続された回路であり、前記第二のトリミング回路は、前記基準抵抗と並列に接続された抵抗と、前記抵抗と直列に接続されたスイッチング手段と、前記スイッチング手段のオン／オフを制御する前記フューズを含む制御回路とを備え、前記制御回路は、前記フューズが切断されたとき、前記スイッチング手段をオフからオンへ切り換える構成とすることができる。
【００２３】
係る構成によれば、ツェナーダイオードを用いることなく調整後の合成抵抗値を下げることができる。
【００２４】
また、前記基準抵抗が、調整後の目標とされる合成抵抗値と略同じ値に設定されている構成とすることができる。
【００２５】
係る構成によれば、調整すべき抵抗値の幅を小さくすることができ、トリミングの精度を向上させることができる。
【００２６】
また、前記第一のトリミング回路を構成するｎ（ｎは整数）個の抵抗をＲａ１、Ｒａ２、・・・、Ｒａｎとし、Ｒａ１の抵抗値をＫａとしたとき、前記Ｒａｎの各抵抗値を
【００２７】
【数３】
2008021726.tif 000003
とし、
前記第二のトリミング回路を構成するｎ個の抵抗をＲｂ１、Ｒｂ２、・・・、Ｒｂｎとし、Ｒｂ１の抵抗値をＫｂとしたとき、前記Ｒｂｎの各抵抗値を
【００２８】
【数４】
2008021726.tif 000004
とする構成とすることができる。
【００２９】
係る構成によれば、少ない抵抗数により多数の異なる抵抗値を設定できる。
【００３０】
また、前記第一のトリミング回路の最大の合成抵抗値は、前記基準抵抗の製造ばらつきによる変動幅に相当する抵抗値と、前記基準抵抗の抵抗値と、前記第二のトリミング回路による合成抵抗値との差の抵抗値とのうち、大きい方の抵抗値より大きい値とし、前記第二のトリミング回路による最小の合成抵抗値は、前記基準抵抗の抵抗値と、前記第二のトリミング回路による合成抵抗値との差が、前記変動幅に相当する抵抗値より大きい値となる構成とすることができる。
【００３１】
係る構成によれば、調整後の合成抵抗値を、確実に調整後の目標とされる合成抵抗値とすることができる。
【００３２】
また、前記基準抵抗と直列にスイッチング手段が接続されており、前記スイッチング手段は常にオンとなっている構成とすることができる。
【００３３】
係る構成によれば、前記スイッチング手段と並列に接続された第二のトリミング回路の有するスイッチング手段のオン抵抗を補正することができる。
【００３４】
また、前記制御回路は、少なくとも抵抗と２つのフューズを直列に接続した直列回路を備え、前記直列回路は電源と接地と間に接続されており、前記調整後に前記２つのフューズが切断されていないとき、前記２つのフューズのうち、いずれか一方のフューズが切断される構成とすることができる。
【００３５】
係る構成によれば、当該トリミング回路による調整後に前記第二のトリミング回路に流れる不必要な電流を遮断することができる。
【００３６】
また、前記制御回路はインバータ回路を備え、前記インバータ回路は、前記抵抗と、前記２つのフューズのうち一方のフューズとの接続点と、前記スイッチング手段との間に接続され、前記インバータ回路の出力により前記スイッチング手段のオン/オフを制御する構成とすることができる。
【００３７】
係る構成によれば、スイッチング手段のオン抵抗を安定させる。
【００３８】
本発明の半導体装置は、上述のトリミング回路を備える構成とすることができる。
【００３９】
また、本発明の半導体装置は、前記第一のトリミング回路及び前記第二のトリミング回路を構成する抵抗は、略棒状の抵抗を複数並べて半導体装置上の所定の領域内に形成され、前記基準抵抗は、並べられた前記略棒状の抵抗のうち、中央部分に配置された抵抗により構成され、前記第二のトリミング回路を構成する抵抗は、前記基準抵抗を構成する抵抗に隣接した抵抗又は近傍の抵抗を用いて構成され、前記制御回路を構成する抵抗は、並べられた前記略棒状の抵抗のうち、最も外側の抵抗を用いて構成されても良い。
【００４０】
係る構成によれば、前記抵抗の製造ばらつきを小さくすることができ、精度の高い調整を行うことができる。
【００４１】
また、前記最も外側の抵抗は、当該半導体装置上に設けられた、内側の抵抗の精度を向上させるダミー抵抗である構成としても良い。
【００４２】
係る構成によれば、前記制御回路に用いる抵抗を形成するスペースを削減できる。
【発明の効果】
【００４３】
本発明によれば、ツェナーダイオードを用いることなく合成抵抗値の増減が可能なトリミング回路及び半導体装置を提供できる。
【発明を実施するための最良の形態】
【００４４】
本発明のトリミング回路は、抵抗とフューズにより構成される第一のトリミング回路と第二のトリミング回路とを備える。そして、第一のトリミング回路を基準抵抗と直列に接続し、第二のトリミング回路を基準抵抗と並列に接続することにより、ツェナーダイオードを用いずに基準抵抗と当該トリミング回路の有する抵抗との合成抵抗値の増減を可能とした。
【実施例１】
【００４５】
以下に図面を参照して本発明の実施例１について説明する。図４は、本発明の実施例１のトリミング回路４１０を備える半導体装置４００を示す回路図の例である。
【００４６】
半導体装置４００は、端子Ｐ１と接地との間にトリミング回路４１０と、トリミング回路４１０に接続された基準抵抗部Ａとを備える。半導体装置４００では、トリミング回路４１０をトリミングすることにより、端子Ｐ１−接地間の合成抵抗値Ｒの調整を行う。そして半導体装置４００では、合成抵抗値Ｒが目標抵抗値Ｒｄとなるように調整し、この目標抵抗値Ｒｄを端子Ｐ１に接続された他の回路へ提供する。尚ここで、目標抵抗値Ｒｄとは、例えば半導体装置４００の特性などに応じてその回路設計時に予め設定された抵抗値である。
【００４７】
以下に基準抵抗部Ａについて説明する。
【００４８】
基準抵抗部Ａは、基準抵抗ＲｓとＮＭＯＳトランジスタＭ１とから構成されている。基準抵抗Ｒｓの一端はＮＭＯＳトランジスタのソースと接続されており、基準抵抗Ｒｓの他端はトリミング回路４１０と接続されている。ＮＭＯＳトランジスタＭ１のドレインは接地されている。そして、ＮＭＯＳトランジスタＭ１のゲートには、電源Ｖｄｄが印加されており、ＮＭＯＳトランジスタＭ１は常にオンの状態となっている。
【００４９】
以下にトリミング回路４１０について説明する。
【００５０】
トリミング回路４１０は、第一のトリミング回路であるトリミング回路４１１と、第二のトリミング回路であるトリミング回路４１２により構成されている。トリミング回路４１１は基準抵抗部Ａと直列に接続されており、トリミング回路４１２は基準抵抗部Ａと並列に接続されている。
【００５１】
トリミング回路４１０では、トリミング回路４１１をトリミングすることにより端子Ｐ１―接地間の合成抵抗値Ｒを基準抵抗Ｒｓの抵抗値よりも大きくすることができ、トリミング回路４１２をトリミングすることにより、端子Ｐ１−接地間の合成抵抗値Ｒを基準抵抗Ｒｓの抵抗値よりも小さくすることができる。
【００５２】
トリミング回路４１１は、端子Ｐ１と基準抵抗部Ａとの間に直列接続された抵抗Ｒａ１、Ｒａ２、Ｒａ３、Ｒａ４と、これらの抵抗にそれぞれ並列に接続されたフューズＦ４１、Ｆ４２、Ｆ４３、Ｆ４４とから構成されている。
【００５３】
トリミング前のトリミング回路４１１では、抵抗Ｒａ１、Ｒａ２、Ｒａ３、Ｒａ４は全てフューズＦ４１、Ｆ４２、Ｆ４３、Ｆ４４によりショートされた状態である。よって、トリミング前のトリミング回路４１１の合成抵抗値Ｒａは０ＫΩとなっている。
【００５４】
トリミング回路４１１では、トリミングにより適切なフューズを切断することにより合成抵抗値Ｒａを抵抗Ｒａ１、Ｒａ２、Ｒａ３、Ｒａ４のそれぞれの抵抗値の和の組み合わせとすることができる。合成抵抗値Ｒは、合成抵抗値Ｒａと基準抵抗Ｒｓの抵抗値との和であるから、トリミング回路４１１をトリミングすることにより合成抵抗値Ｒを基準抵抗Ｒｓの抵抗値よりも大きくすることができる。
【００５５】
尚ここで、本実施例の抵抗Ｒａ１、Ｒａ２、Ｒａ３、Ｒａ４の抵抗値は、抵抗Ｒａ１の抵抗値をＫａとしたとき、Ｒａ２はＫａ×２、Ｒａ３はＫａ×４、Ｒａ４はＫａ×８に設定されている。すなわち、トリミング回路４１１を構成する抵抗の数をｎ個とすると、各抵抗の抵抗値は、（数３）となるように設定されている。このように各抵抗値を設定すれば、４つの抵抗を組み合わせることにより、何通りもの抵抗値を設定することができる。
【００５６】
尚、各フューズは、例えばレーザ光線のような高エネルギービームによって切断されも良い。
【００５７】
トリミング回路４１２は、基準抵抗Ｒｓに並列に接続された抵抗Ｒｂ１、抵抗Ｒｂ１と直列に接続されたＮＭＯＳトランジスタＭ２、ＮＭＯＳトランジスタＭ２のオン／オフを制御する制御回路４７とから構成されている。尚、抵抗Ｒｂ１と直列に接続されたＮＭＯＳトランジスタＭ２の他端は接地されている。
【００５８】
制御回路４７は、抵抗Ｒ４１、フューズＦ４５、Ｆ４６、インバータ回路４８とから構成されており、ＮＭＯＳトランジスタＭ２のゲートにインバータ回路４８の出力端子が接続されている。抵抗Ｒ４１の一端は、フューズＦ４５を介して電源Ｖｄｄに接続され、抵抗Ｒ４１の他端はフューズＦ４６を介して接地されている。さらに、インバータ回路４８の入力端子には抵抗Ｒ４１とフューズＦ４５との接続ノードが接続されている。
【００５９】
トリミング前のトリミング回路４１２では、インバータ回路４８の入力端子にはハイレベル（以下、Ｈレベル）の電圧が印加されている。このとき、ＮＭＯＳトランジスタＭ２のゲート電圧はローレベル（以下、Ｌレベル）となり、ＮＭＯＳトランジスタＭ２はオフの状態となる。よって、トリミング前のトリミング回路４１２における合成抵抗値Ｒｂは無限大となっている。
【００６０】
トリミング回路４１２では、トリミングによりフューズＦ４５を切断することで合成抵抗値Ｒを基準抵抗Ｒｓよりも小さくできる。
【００６１】
フューズＦ４５が切断されると、インバータ回路４８の入力端子に印加される電圧がＬレベルとなり、ＮＭＯＳトランジスタＭ２のゲート電圧はＨレベルとなる。すると、ＮＭＯＳトランジスタＭ２はオンの状態となり、抵抗Ｒｂ１が基準抵抗Ｒｓと並列に接続された状態となり、合成抵抗値Ｒを低くすることができる。
【００６２】
ここで、本実施例のトリミング回路４１２では、インバータ回路４８を用いてＮＭＯＳトランジスタＭ２のオン／オフを制御しているのでＮＭＯＳトランジスタＭ２のオン抵抗を安定させることができる。また、ＮＭＯＳトランジスタＭ２のオン抵抗は、常にオンの状態となっているＮＭＯＳトランジスタＭ１がこのＮＭＯＳトランジスタＭ２と並列に接続されていることにより補正される。
【００６３】
以下にトリミング回路４１１、トリミング回路４１２による合成抵抗値Ｒの調整について説明する。
【００６４】
本実施例の基準抵抗Ｒｓの抵抗値は、トリミングによる調整後の目標とされる値である目標抵抗値Ｒｄと同じ値に設定した。しかしながら、基準抵抗Ｒｓの抵抗値には、その製造プロセスによってばらつきが生じる。半導体装置４００では、このばらつきを相殺し、端子Ｐ１と接地間の合成抵抗値Ｒを目標抵抗値Ｒｄとすべくトリミング回路４１０を用いて合成抵抗値Ｒの調整を行う。
【００６５】
まず、基準抵抗Ｒｓの抵抗値が目標抵抗値Ｒｄよりも小さい場合について説明する。
【００６６】
この場合、トリミング回路４１１では、フューズＦ４１からフューズＦ４４のうちいずれか適切なフューズを切断することにより、トリミング後の合成抵抗値Ｒを大きくするよう調整して目標抵抗値Ｒｄに近づけることができる。
【００６７】
このときトリミング回路４１１において、フューズＦ４１からフューズＦ４４のすべてのフューズを切断したときの合成抵抗値Ｒａは、基準抵抗Ｒｓの抵抗値が製造ばらつきの範囲内で最小の抵抗値であった場合に、目標抵抗値Ｒｄと基準抵抗Ｒｓとの差の抵抗値と同じ値とした。
【００６８】
すなわち合成抵抗値Ｒａは、合成抵抗値Ｒａの最大値が基準抵抗Ｒｓの製造時におけるばらつきの変動幅のうち、最大の変動幅に該当する抵抗値となるように設定した。
【００６９】
このように設定することにより、基準抵抗Ｒｓの抵抗値が製造時におけるばらつきの範囲内で最小の抵抗値であった場合でも、合成抵抗値Ｒを目標抵抗値Ｒｄの公差範囲内まで大きくすることができる。
【００７０】
また、この場合にはトリミング回路４１２による調整を行う必要がない。すなわち、基準抵抗Ｒｓに対してトリミング回路４１２の抵抗Ｒｂ１を並列に接続する必要はない。よって、ＮＭＯＳトランジスタＭ２はオフのままで良い。しかしながら、トリミング回路４１２では、抵抗Ｒ４１とフューズＦ４５、Ｆ４６とが電源Ｖｄｄに接続されているためこの回路に不必要な電流が流れ電力を消費する。そこでトリミング回路４１２では、電源側のフューズＦ４５を切断する。こうすれば、抵抗Ｒ４１とフューズＦ４５、Ｆ４６で構成される直列回路に流れる電流を遮断することが可能となり、不必要な電力消費を削減することができる。
【００７１】
次に、基準抵抗Ｒｓの抵抗値が目標抵抗値Ｒｄよりも高い場合について説明する。
【００７２】
この場合、トリミング回路４１２では、フューズＦ４５を切断することにより、トリミング後の合成抵抗値Ｒを小さくするよう調整して目標抵抗値Ｒｄに近づけることができる。
【００７３】
ここで、抵抗Ｒｂ１の抵抗値は、基準抵抗Ｒｓの抵抗値が製造時におけるばらつきの範囲内で最大の抵抗値であった場合でも、合成抵抗値Ｒを目標抵抗値Ｒｄの公差範囲内まで小さくすることができる値に設定した。
【００７４】
このように抵抗Ｒｂ１を設定した場合、基準抵抗Ｒｓの抵抗値が製造時におけるばらつきの範囲内で最大の抵抗値よりも小さい場合には、トリミング回路４１２によりトリミングすることにより合成抵抗値Ｒが目標抵抗値Ｒｄよりも小さくなる可能性がある。
【００７５】
このような場合には、トリミング回路４１２により合成抵抗値Ｒを小さくした後、再度この合成抵抗値Ｒをトリミング回路４１１により調整し、所望の値に達するように大きくすれば良い。こうすれば合成抵抗値Ｒが目標抵抗値Ｒｄの公差範囲内になるように調整することができる。
【００７６】
そのためには、トリミング回路４１１の合成抵抗値Ｒａは、基準抵抗Ｒｓを目標抵抗値Ｒｄとした場合に、トリミング回路４１２によるトリミングにより低下した合成抵抗値Ｒを目標抵抗値Ｒｄまで大きくすることができる抵抗値とする必要がある。
【００７７】
よって、合成抵抗値Ｒａは、基準抵抗Ｒｓを製造ばらつきの範囲における最小値とした場合の基準抵抗Ｒｓと、目標抵抗値Ｒｄとの差の抵抗値か、または基準抵抗Ｒｓが目標抵抗値Ｒｄであった場合の、トリミング回路４１２による合成抵抗値Ｒと、目標抵抗値Ｒｄとの差の抵抗値のうち、どちらか大きい方の抵抗値に設定しても良い。
【００７８】
以下に、トリミング回路４１０における抵抗値の設定について具体例を挙げて説明する。尚このとき、説明を簡素化するため、トリミング回路４１２におけるＮＭＯＳトランジスタＭ２のオン抵抗を考慮せずに説明するが、実際にはＮＭＯＳトランジスタＭ２のオン抵抗が加味されるものである。
【００７９】
ここでは目標抵抗値Ｒｄを１０ＫΩとし、基準抵抗Ｒｓの製造ばらつきの変動幅における正の変動幅と負の変動幅が同じ値であって、変動幅が±１０％の場合について説明する。
【００８０】
目標抵抗値Ｒｄが１０ＫΩの場合、基準抵抗Ｒｓは目標抵抗値Ｒｄと同じ値に設定されるので、基準抵抗Ｒｓの狙い値は１０ＫΩである。よって、基準抵抗Ｒｓの製造プロセスのばらつきの範囲内における最大値は１１ＫΩ、最小値は９ＫΩとなる。
【００８１】
まず、トリミング回路４１１の合成抵抗値Ｒａについて説明する。トリミング回路４１１では、基準抵抗Ｒｓが９ＫΩまで変動した場合に目標抵抗値Ｒｄの１０ＫΩまで調整可能とする必要がある。よって、必要な合成抵抗値Ｒａは１ＫΩとなる。
【００８２】
ここで、トリミング回路４１１における抵抗Ｒａ１から抵抗Ｒａ４も基準抵抗Ｒｓと同様の製造プロセスで製造されていても良く、この場合は抵抗Ｒａ１から抵抗Ｒａ４も基準抵抗Ｒｓと同様に変動を受ける。すなわち、基準抵抗Ｒｓが最小の抵抗値であった場合、抵抗Ｒａ１から抵抗Ｒａ４もその製造プロセスで生じるばらつきの範囲内で最小の抵抗値となる。よって、合成抵抗値Ｒａを１ＫΩとするために、合成抵抗値Ｒａの狙い値を１．１１ＫΩとして設計すれば良い。
【００８３】
次に、トリミング回路４１２の合成抵抗値Ｒｂについて説明する。本実施例では、トリミング回路４１２において基準抵抗Ｒｓに説明される抵抗は抵抗Ｒｂ１のみなので、トリミング回路４１２の合成抵抗値Ｒｂは抵抗Ｒｂ１の抵抗値となるが、例えば実施例２で説明するように、基準抵抗Ｒｓに並列に接続される抵抗が複数ある場合には、その合成抵抗値がトリミング回路４１２の合成抵抗値Ｒｂとなる。
【００８４】
トリミング回路４１２では、基準抵抗Ｒｓが１１ＫΩのまで変動した場合でも、合成抵抗値Ｒが１０ＫΩとなるように調整可能に設定する必要がある。このとき合成抵抗値Ｒは基準抵抗Ｒｓと抵抗Ｒｂ１との合成抵抗値であるから、抵抗Ｒｂ１の値は１１０ＫΩとなる。
【００８５】
また、抵抗Ｒｂ１と基準抵抗Ｒｓは同様の製造プロセスで製造されていても良く、その場合には基準抵抗Ｒｓと抵抗Ｒｂ１は同様の変動を受ける。すなわち、基準抵抗Ｒｓが最大の抵抗値であった場合、抵抗Ｒｂ１もその製造プロセスで生じるばらつきの範囲内で最大の抵抗値となる。よって、この場合には抵抗Ｒｂ１の狙い値を１００ＫΩとして設計すれば良い。
【００８６】
ここで、トリミング回路４１２の合成抵抗値Ｒｂが上述したように設定されていた場合、例えば基準抵抗Ｒｓの抵抗値が１１ＫΩよりも小さかった場合には、トリミング回路４１２によるトリミング後の合成抵抗値Ｒは１０ＫΩよりも小さくなる。
【００８７】
よって、一度トリミング回路４１２により調整されて１０ＫΩ以下となった合成抵抗値Ｒは、再度トリミング回路４１１により１０ＫΩとなるように調整される。以下に、このトリミング回路４１１による再調整について説明する。
【００８８】
トリミング回路４１２によるトリミングは、基準抵抗Ｒｓが目標抵抗値Ｒｄよりも大きいときにのみ行われる。従って、トリミング回路４１１における再調整では、基準抵抗Ｒｓが目標抵抗値Ｒｄであるときのトリミング回路４１２との合成抵抗値Ｒを、再度目標抵抗値Ｒｄとするように調整することができれば良い。
【００８９】
よってここでは、基準抵抗Ｒｓを１０ＫΩ、抵抗Ｒｂ１を１００ＫΩとして考えれば良く、この場合の合成抵抗値Ｒは９．０９ＫΩとなる。合成抵抗値Ｒａは、９．０９ＫΩを１０ＫΩに調整できれば良いので、ここで合成抵抗値Ｒａに必要な値は０．９１ＫΩとなる。この値は、上述した合成抵抗値Ｒａの１ＫΩよりも小さいので、合成抵抗値Ｒａは、大きい方の値を採用し、１ＫΩ以上とすれば良い。
【００９０】
次に、目標抵抗値Ｒｄが１０ＫΩであり、基準抵抗Ｒｓの製造ばらつきの変動幅における正の変動幅と負の変動幅が異なる値の場合について説明する。このときの変動幅は、正の変動幅が２０％、負の変動幅が１０％とした。
【００９１】
この条件で、トリミング後の目標抵抗値Ｒｄを１０ＫΩとしたとき、基準抵抗Ｒｓの製造プロセスのばらつきの範囲内における最大値は１２ＫΩ、最小値は９ＫΩとなる。
【００９２】
このときのトリミング回路４１２による合成抵抗値Ｒについて説明する。
【００９３】
トリミング回路４１２は、基準抵抗Ｒｓが１２ＫΩの場合において合成抵抗値Ｒが１０ＫΩとなるように調整可能とする必要がある。よって、トリミング回路４１２の合成抵抗値Ｒｂ、すなわち抵抗Ｒｂ１の抵抗値は、基準抵抗Ｒｓが１２ＫΩのとき、基準抵抗Ｒｓと抵抗Ｒｂ１との合成抵抗が１０ＫΩとなるように設定すれば良い。よってここでは抵抗Ｒｂ１を６０ＫΩとすればよい。ここで、抵抗Ｒｂ１の製造ばらつきを考慮すれば、この条件での抵抗Ｒｂ１の狙い値は５０ＫΩとすればよい。
【００９４】
このときのトリミング回路４１１の合成抵抗値Ｒａについて説明する。
【００９５】
基準抵抗Ｒｓが最小値の９ＫΩである場合は上で説明したように、合成抵抗値Ｒａは１ＫΩであり、各抵抗の製造ばらつきを考慮して、その狙い値は１．１１ＫΩ以上とすれば良い。
【００９６】
しかしながら、基準抵抗Ｒｓが１０ＫΩのときにトリミング回路４１２によるトリミングを行った場合、トリミング回路４１２の合成抵抗値Ｒｂは５０ＫΩであるから、合成抵抗値Ｒは８．３３ＫΩとなる。
【００９７】
従って、トリミング回路４１１の合成抵抗値Ｒａは、このときの合成抵抗値Ｒを目標抵抗値Ｒｄである１０ＫΩまで調整できるように設定する必要があり、合成抵抗値Ｒａの狙い値が１．１１ＫΩであった場合にはこれを満たすことができない。よって、この場合の合成抵抗値Ｒａは、狙い値を１．６７ＫΩとして設計すれば良い。
【００９８】
このようにトリミング回路４１１及び４１０Ｂの抵抗値を設定し、トリミングにより調整可能な抵抗値の範囲を最適化することにより、最も少ない抵抗数で確実に高精度なトリミングを行うことができる。
【００９９】
尚、本実施例ではトリミング回路４１１を構成する抵抗が４つの場合の例を示したが、トリミング調整の精度に応じてこの抵抗を増減すれば良い。また、本実施例のトリミング回路４１２の一端は接地電位とされているが、ＮＭＯＳトランジスタＭ１、Ｍ２をアナログスイッチに置き換えれば接地電位でなくても良い。さらに、ＮＭＯＳトランジスタＭ１、Ｍ２のオン抵抗は、基準抵抗Ｒｓと抵抗Ｒｂ１の抵抗比と同じであることが好ましい。
【０１００】
以上に説明したように、本実施例によれば、ツェナーダイオードを用いることなく基準抵抗Ｒｓとの合成抵抗値Ｒの増減が可能なトリミング回路及び半導体装置を提供できる。よってツェナーダイオードをザッピングする際の逆バイアス電圧印加用の端子が不要となり、高電圧に対する考慮が不要となった。このため半導体装置４００のチップ面積及びコストを低減させることができる。
【０１０１】
また、本実施例によれば、トリミング前の基準抵抗Ｒｓをトリミングによる調整後の目標とされる目標抵抗値Ｒｄに設定したため、トリミングにより調整する値を小さくすることが可能となり、トリミングの精度を向上させることができる。
【実施例２】
【０１０２】
以下に図面を参照して本発明の実施例２について説明する。図５は、本発明の実施例２のトリミング回路４１０を備える半導体装置４００Ａを示す回路図の例である。
【０１０３】
図５に示す半導体装置４００Ａでは、トリミング回路４１０Ａにおいて、図４で説明したトリミング回路４１２がトリミング回路４１２Ａに置き換わった点が実施例１と異なる。よって、実施例２では実施例１と異なる点のみを説明し、図５に示す半導体装置４００Ａにおいて、実施例１と同様の機能及び構成を有するものには図４と同様の符号を付与し、説明を省略する。
【０１０４】
トリミング回路４１２Ａは、基準抵抗部Ａと並列に接続されており、抵抗Ｒｂ１、Ｒｂ２、ＮＭＯＳトランジスタＭ２、Ｍ３、制御回路５１、５２とから構成されている。
【０１０５】
抵抗Ｒｂ１とＮＭＯＳトランジスタＭ２は直列に接続されて、基準抵抗Ｒｓに並列に接続されている。制御回路５１は、ＮＭＯＳトランジスタＭ２のオン／オフを制御する回路であり、一端が電源Ｖｄｄに接続された抵抗Ｒ５１が、フューズＦ４５、Ｆ４６を介して接地された構成となっている。ＮＭＯＳトランジスタＭ２のゲートは、フューズＦ４５、フューズＦ４６の接続ノードに接続されている。
【０１０６】
このとき、ＮＭＯＳトランジスタＭ２のゲートに印加される電圧はＬレベルであるから、ＮＭＯＳトランジスタＭ２はオフの状態となっている。
【０１０７】
同様に抵抗Ｒｂ２とＮＭＯＳトランジスタＭ３は直列に接続されて、基準抵抗Ｒｓに並列に接続されている。制御回路５２は、ＮＭＯＳトランジスタＭ３のオン／オフを制御する回路であり、一端が電源Ｖｄｄに接続された抵抗Ｒ５２が、フューズＦ５１、Ｆ５２を介して接地された構成となっている。ＮＭＯＳトランジスタＭ３のゲートは、フューズＦ５１、フューズＦ５２の接続ノードに接続されている。
【０１０８】
このとき、ＮＭＯＳトランジスタＭ３のゲートに印加される電圧はＬレベルであるから、ＮＭＯＳトランジスタＭ３はオフの状態となっている。よって、トリミング前のトリミング回路４１２Ａにおける合成抵抗値ＲｂＡは無限大となっている。
【０１０９】
トリミング回路４１２Ａでは、トリミングによりフューズＦ４６またはフューズＦ５２、あるいはフューズＦ４６とフューズＦ５２の両方を切断することで合成抵抗値Ｒを基準抵抗Ｒｓよりも小さくできる。
【０１１０】
トリミング回路４１２ＡにおいてフューズＦ４６またはフューズＦ５２、あるいはフューズＦ４６とフューズＦ５２の両方が切断されると、ＮＭＯＳトランジスタＭ２またはＮＭＯＳトランジスタＭ３、あるいはＮＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ３の両方がオンの状態となる。そして、抵抗Ｒｂ１または抵抗Ｒｂ２、あるいは抵抗Ｒｂ１と抵抗Ｒｂ１の両方が基準抵抗Ｒｓと並列に接続されて、端子Ｐ１−接地間の合成抵抗値Ｒを目標抵抗値Ｒｄへ近づけるように小さくすることができる。
【０１１１】
尚ここで、抵抗Ｒｂ１、抵抗Ｒｂ１の抵抗値は、抵抗Ｒｂ１の抵抗値をＫａとしたとき、抵抗Ｒｂ１の抵抗値はＫａ×２となるように設定した。尚、本実施例ではトリミング回路４１２Ａを構成する抵抗のうち、基準抵抗Ｒｓに並列接続された抵抗の数をｎ（ｎは整数）個としたとき、Ｒｂｎの抵抗値は（数４）となるように設定されている。
【０１１２】
また、本実施例の制御回路５１、５２では実施例１の図４で説明したインバータ回路４８を省いているが、抵抗Ｒｂ１、Ｒｂ２の抵抗値が高い場合にはノイズ等の影響によりＮＭＯＳトランジスタＭ２、Ｍ３のオン抵抗が不安定となる可能性がある。よって、このような場合には、図４で示すようなインバータ回路を介挿しても良い。
【０１１３】
以下にトリミング回路４１１、トリミング回路４１２Ａによる合成抵抗値Ｒの調整について説明する。
【０１１４】
基準抵抗Ｒｓの抵抗値が目標抵抗値Ｒｄよりも小さい場合のトリミングについて実施例１と同様であるが、このときトリミング回路４１２ＡではフューズＦ４５とフューズＦ５１を切断し、トリミング回路４１２Ａに流れる不必要な電流を遮断する。
【０１１５】
次に基準抵抗Ｒｓの抵抗値が目標抵抗値Ｒｄよりも大きい場合について説明する。
【０１１６】
基準抵抗Ｒｓの抵抗値が目標抵抗値Ｒｄよりも大きい場合、トリミング回路４１２ＡにおいてフューズＦ４６またはフューズＦ５２、あるいはフューズＦ４６とフューズＦ５２の両方を切断し、トリミング後の合成抵抗値Ｒを小さくするよう調整する。
【０１１７】
トリミング回路４１２Ａの合成抵抗値ＲｂＡは、基準抵抗Ｒｓが製造ばらつきの範囲内で最大の抵抗値となったときに、トリミング回路４１２Ａによる合成抵抗値Ｒが公差範囲内または目標抵抗値Ｒｄとなるように設定した。
【０１１８】
以下に、トリミング回路４１０Ａにおける抵抗値の設定について具体例を挙げて説明する。
【０１１９】
実施例１と同様に、トリミング後の合成抵抗値の目標とされる目標抵抗値Ｒｄを１０ＫΩとし、製造プロセスによる正の変動幅を２０％、負の変動幅を１０％とした。このとき基準抵抗Ｒｓの狙い値は１０ＫΩとなり、基準抵抗Ｒｓにおける製造ばらつきの範囲内の最大値が１２ＫΩ、最小値が９ＫΩとなる。
【０１２０】
ここで合成抵抗値ＲｂＡは、基準抵抗Ｒｓが１２ＫΩのとき、合成抵抗値Ｒが１０ＫΩとなるように調整できれば良い。尚ここで、抵抗Ｒｂ１、抵抗Ｒｂ２は、基準抵抗Ｒｓと同様のプロセスで製造されており、同様の変動幅を有するものとした。
【０１２１】
よって、合成抵抗値ＲｂＡは、抵抗Ｒｂ１、抵抗Ｒｂ２の抵抗値が製造ばらつきの範囲内で最大値であるとき、６０ＫΩとなるように設定すれば良い。よってこの場合の合成抵抗値ＲｂＡの狙い値は５０ＫΩとなる。こでは抵抗Ｒｂ１、Ｒｂ２の抵抗値は、この２つの抵抗の合成抵抗値が５０ＫΩとなるように設定すれば良い。
【０１２２】
本実施例では、抵抗Ｒｂ１の抵抗値をＫａとしたとき、抵抗Ｒｂ１の抵抗値はＫａ×２となるよう設定されているため、抵抗Ｒｂ１と抵抗Ｒｂ２の抵抗値は１対２となっている。よって、抵抗Ｒｂ１の狙い値を７５ＫΩ、抵抗Ｒｂ２の狙い値を１５０ＫΩとすれば、合成抵抗値ＲｂＡを５０ＫΩといることができる。
【０１２３】
また、本実施例のトリミング回路４１２Ａでは、基準抵抗Ｒｓの変動幅に応じて抵抗Ｒｂ１と抵抗Ｒｂ２の抵抗値の設定を変更しても良い。
【０１２４】
例えば基準抵抗Ｒｓの変動幅が０％〜６．６６（２０／３）％のときを第一の変動範囲とした。同様に、基準抵抗Ｒｓの変動幅が６．６７％〜１３．３３（２０×２／３）％のときを第二の変動範囲とした。そして、基準抵抗Ｒｓの変動幅が１３．３４％〜２０％のときを第三の変動範囲とした。
【０１２５】
ここで、トリミング回路４１２Ａは、基準抵抗Ｒｓが第一の変動範囲にあるときは、フューズＦ５１を切断し、抵抗Ｒｂ２を基準抵抗Ｒｓと並列に接続させるものとした。同様に、基準抵抗Ｒｓが第二の変動範囲にあるときは、フューズＦ４６を切断し、抵抗Ｒｂ１を基準抵抗Ｒｓと並列に接続させるものとした。さらに、基準抵抗Ｒｓが第三の変動範囲にあるときは、フューズＦ４６、フューズＦ５１の両方を切断して抵抗Ｒｂ１と抵抗Ｒｂ２の両方を基準抵抗Ｒｓと並列に接続させるものとした。
【０１２６】
以下に、さらに具体的に数値を代入して説明する。
【０１２７】
トリミング回路４１２Ａでは、上記各変動範囲において、基準抵抗Ｒｓの変動幅が最大である場合に、合成抵抗値Ｒを１０ＫΩに調整できるように抵抗Ｒｂ１と抵抗Ｒｂ２の抵抗値を設定した。
【０１２８】
例えば第一の変動範囲における基準抵抗Ｒｓの最大変動幅は６．６６％である。このときの基準抵抗Ｒｓの抵抗値は１０．６６ＫΩである。ここでトリミング回路４１２Ａでは、抵抗Ｒｂ２を基準抵抗Ｒｓに並列接続したときの合成抵抗値Ｒが１０ＫΩとなるように抵抗Ｒｂ２の抵抗値を設定すれば良い。従って、この場合抵抗Ｒｂ２の抵抗値を１６０ＫΩとすれば、トリミング後の合成抵抗値Ｒをほぼ１０ＫΩとすることができる。この場合の抵抗Ｒｂ１は８０ＫΩとすれば良い。
【０１２９】
同様に、第二の変動範囲における基準抵抗Ｒｓの最大変動幅は１３．３３％である。このときの基準抵抗Ｒｓの抵抗値は１１．３３ＫΩである。ここでトリミング回路４１２Ａでは、抵抗Ｒｂ１を基準抵抗Ｒｓに並列接続したときの合成抵抗値Ｒが１０ＫΩとなるように抵抗Ｒｂ１の抵抗値を設定すれば良い。従ってこの場合抵抗Ｒｂ１の抵抗値を８５ＫΩとすれば、トリミング後の合成抵抗値Ｒをほぼ１０ＫΩとすることができる。この場合の抵抗Ｒｂ２は１７０ＫΩとすれば良い。
【０１３０】
そして、第三の変動範囲における基準抵抗Ｒｓの最大変動幅は２０％である。このときの基準抵抗Ｒｓの抵抗値は１２ＫΩである。ここでトリミング回路４１２Ａでは、抵抗Ｒｂ１と抵抗Ｒｂ２とを基準抵抗Ｒｓに並列接続したときの合成抵抗値Ｒが１０ＫΩとなるように抵抗Ｒｂ１と抵抗Ｒｂ２の抵抗値を設定すれば良い。この場合、抵抗Ｒｂ１の抵抗値を９０ＫΩ、抵抗Ｒｂ２の抵抗値を１８０ＫΩとすればトリミング後の合成抵抗値Ｒを１０ＫΩとすることができる。
【０１３１】
よって、基準抵抗Ｒｓが第一の変動範囲内にある場合は抵抗Ｒｂ１、Ｒｂ２を８０ＫΩ、１６０ＫΩとすれば良く、基準抵抗Ｒｓが第二の変動範囲にある場合は抵抗Ｒｂ１、Ｒｂ２を８５ＫΩ、１７０ＫΩとすれば良く、基準抵抗Ｒｓが第三の変動範囲内にある場合には抵抗Ｒｂ１、Ｒｂ２を９０ＫΩ、１８０ＫΩとすれば良い。
【０１３２】
このように抵抗Ｒｂ１と抵抗Ｒｂ２の抵抗値を設定すれば、基準抵抗Ｒｓの抵抗値の変動幅に応じて確実に合成抵抗値Ｒを目標抵抗値Ｒｄへ近づけるよう調整することができる。
【０１３３】
次に、各変動範囲において、トリミング回路４１２Ａによるトリミングの後に行われるトリミング回路４１１による合成抵抗値Ｒの再調整について説明する。
【０１３４】
まず、各変動範囲において、基準抵抗Ｒｓの変動幅が最小であるときのトリミング回路４１２Ａによる合成抵抗値Ｒを計算する。そして、各変動範囲において、この合成抵抗値Ｒを１０ＫΩとするために必要な抵抗値を計算する。トリミング回路４１１の合成抵抗値Ｒａは、この必要な抵抗値を調整できるように設定される必要がある。
【０１３５】
例えば第一の変動範囲における基準抵抗Ｒｓの最小変動幅０％である。このときの基準抵抗Ｒｓは１０ＫΩである。第一の変動範囲における抵抗Ｒｂ２は１６０ＫΩであるから、トリミング回路４１２Ａによる合成抵抗値Ｒは並列接続された１０ＫΩの基準抵抗Ｒｓと１６０ＫΩの抵抗Ｒｂ２との合成抵抗値となる。従って、トリミング後の合成抵抗値Ｒは９．４１ＫΩとなる。よって、この合成抵抗値Ｒを１０ＫΩまで調整するために必要な合成抵抗値Ｒａは０．５９ＫΩである。
【０１３６】
同様に第二の変動範囲における基準抵抗Ｒｓの最小変動幅は６．６７％である。このときの基準抵抗Ｒｓは１０．６７ＫΩである。第二の変動範囲における抵抗Ｒｂ１は８５ＫΩであるから、トリミング回路４１２Ａによる合成抵抗値Ｒは並列接続された１０．６７ＫΩの基準抵抗Ｒｓと８５ＫΩの抵抗Ｒｂ１との合成抵抗値となり、９．４７ＫΩとなる。よって、この合成抵抗値Ｒを１０ＫΩまで調整するために必要な合成抵抗値Ｒａは０．５３ＫΩである。
【０１３７】
同様に第三の変動範囲における基準抵抗Ｒｓの最小変動幅は１３．３２％である。このときの基準抵抗Ｒｓは１１．３２ＫΩである。第三の変動範囲における抵抗Ｒｂ１、抵抗Ｒｂ１は９０ＫΩと１８０ＫΩであるから、トリミング回路４１２Ａによる合成抵抗値Ｒは並列接続されたこれの３つの抵抗の合成抵抗値となり、９．５２ＫΩとなる。よって、この合成抵抗値Ｒを１０ＫΩまで調整するために必要な合成抵抗値Ｒａは０．４８ＫΩである。
【０１３８】
以上からわかるように、各変動範囲内におけるトリミング回路４１２Ａによる合成抵抗値Ｒの最小値は９．４１ＫΩである。よって、これを１０ＫΩにするために合成抵抗値Ｒａが必要とする抵抗値は０．５９ＫΩである。このとき合成抵抗値Ｒａは１ＫΩに設定されている。よって、合成抵抗値Ｒａは大きい方の値である１ＫΩであれば良いことがわかる。
【０１３９】
以上に説明したように、基準抵抗Ｒｓの変動幅に応じてトリミング回路を構成する抵抗の抵抗値を変更して最適化することにより、確実により高精度のトリミングを行うことができる。
【０１４０】
尚、これまでは基準抵抗Ｒｓの抵抗値と目標抵抗値Ｒｄとを同じ値とし、各抵抗の製造ばらつきをトリミングにより調整し、合成抵抗値Ｒを目標抵抗値Ｒｄの公差範囲内とする方法について説明した。さらに、本発明のトリミング回路４１０によれば、各抵抗を適正に設定することにより、例えば基準抵抗Ｒｓの抵抗値と目標抵抗値Ｒｄとが同じ値でない場合でも、合成抵抗値Ｒを目標抵抗値Ｒｄの公差範囲内に調整できる。
【０１４１】
例えば基準抵抗Ｒｓの抵抗値を１００ＫΩとし、トリミング回路４１１における抵抗Ｒａ１、Ｒａ、Ｒａ３、Ｒａ４をそれぞれ１ＫΩ、２ＫΩ、４ＫΩ、８ＫΩとする。そして、トリミング回路４１２の抵抗Ｒｂ１を基準抵抗Ｒｓと同じ値の１００ＫΩとする。このように各抵抗の抵抗値を設定することにより、目標抵抗値Ｒｄを、基準抵抗Ｒｓの３３．３％から１１５％の範囲に設定することができる。
【０１４２】
以下に目標抵抗値Ｒｄを、基準抵抗Ｒｓの抵抗値の６５％である６５ＫΩとした場合におけるトリミングについて説明する。
【０１４３】
トリミング回路４１０において、まずトリミング回路４１２のフューズＦ４５を切断する。これにより、基準抵抗Ｒｓと抵抗Ｒｂ１が並列接続され、合成抵抗値Ｒは基準抵抗Ｒｓの５０％である５０ＫΩとなる。
【０１４４】
次に、トリミング回路４１１により、この５０ＫΩの合成抵抗値Ｒを目標抵抗値Ｒｄである６５ＫΩに達するように調整する。ここでは、合成抵抗値Ｒを目標抵抗値Ｒｄとするために１５ＫΩの調整が必要となる。この１５ＫΩとは、トリミング回路４１１の合成抵抗値Ｒａの最大値と同じ値であるから、トリミング回路４１１のフューズＦ４１、Ｆ４２、Ｆ４３、Ｆ４４をすべて切断すれば良い。
【０１４５】
これにより、合成抵抗値Ｒは、５０ＫΩに１５ＫΩの抵抗値が加算されて目標抵抗値Ｒｄである６５ＫΩとなる。よって、合成抵抗値Ｒを目標抵抗値Ｒｄにおける公差範囲内±１％以内とすることができる。
【０１４６】
このように、本実施例のトリミング回路４１０では、目標抵抗値Ｒｄと基準抵抗Ｒｓの抵抗値が同じ値でない場合であっても、合成抵抗値Ｒを目標抵抗値Ｒｄの公差範囲内に調整することができる。
【０１４７】
また、例えばトリミング回路４１１において抵抗Ｒａ４と基準抵抗Ｒｓとの間に、図示しない１６ＫΩの抵抗Ｒａ５と３２ＫΩの抵抗Ｒａ６を配置しても良い。この場合には目標抵抗値Ｒｄを、基準抵抗Ｒｓの３３．３％から１６３．５％の範囲に設定することができ、より広い範囲で目標抵抗値Ｒｄを設定することが可能となる。
【実施例３】
【０１４８】
以下に図面を参照して本発明の実施例３について説明する。図６は、本発明のトリミング回路４１０を備える半導体装置６００を示す回路図の例である。実施例３の半導体装置６００は、実施例１で説明したトリミング回路４１０及び基準抵抗部Ａを用いた定電流発生回路であるので、トリミング回路４１０及び基準抵抗部Ａについては図４と同様の符号を付与し、説明を省略する。
【０１４９】
半導体装置６００は定電流発生回路を構成している。半導体装置６００は、基準電圧Ｖｒｅｆ、演算増幅器６２、ＮＭＯＳトランジスタＭ４、トリミング回路４１０、基準抵抗部Ａにより構成されている。
【０１５０】
演算増幅器６２の非反転入力端子には基準電圧Ｖｒｅｆが印加されており、反転入力端子はトリミング回路４１０の端子Ｐ１に接続されている。そして、演算増幅器６２の出力端子は、ＮＭＯＳトランジスタＭ４のゲート端子に接続されている。
【０１５１】
ＮＭＯＳトランジスタＭ４のソースは、演算増幅器６２とトリミング回路４１０の端子Ｐ１との接続ノードに接続されており、ＮＭＯＳトランジスタＭ４のドレインが定電流出力端子Ｉｏｕｔとなっている。
【０１５２】
トリミング回路４１０をトリミングする前の半導体装置６００の出力電流は、基準電圧Ｖｒｅｆを基準抵抗Ｒｓで除した値、すなわちＶｒｅｆ／Ｒｓである。
【０１５３】
トリミング回路４１０では、基準抵抗Ｒｓの抵抗値をトリミング後の目標とされる目標抵抗値Ｒｄに設定しているので、ＮＭＯＳトランジスタＭ４の電流容量については基準抵抗Ｒｓのマイナス公差分のみ考慮すれば良い。このため、本実施例ではＮＭＯＳトランジスタＭ４の素子サイズを小さくすることがでる。
【０１５４】
以下に従来の図１に示すようなトリミング回路が半導体装置６００に用いられていた場合のＮＭＯＳトランジスタＭ４の電流容量について説明する。
【０１５５】
図１に示すようなトリミング回路では、トリミングにより端子Ｐ１−Ｐ２（接地）間の合成抵抗値が最大となったときに目標抵抗値となるように抵抗Ｒ０と抵抗Ｒ３の抵抗値が設定されている。よって、抵抗Ｒ０と抵抗Ｒ３の合成抵抗値は、トリミングによって増大される抵抗値の分、すなわちトリミングによるプラス公差分、目標抵抗値よりも小さい値に設定されている。また、抵抗Ｒ０と抵抗Ｒ３の合成抵抗値は、その製造ばらつきにより、目標抵抗値からプラス公差分小さくした値よりもさらに小さくなる可能性もある。
【０１５６】
このような場合に、トリミング前の状態では端子Ｐ１−接地間の合成抵抗値が小さくなり、ＮＭＯＳトランジスタＭ４に必要以上に大きな電流が流れる可能性が考えられる。そこでＮＭＯＳトランジスタＭ４の電流容量は、このような事情を考慮して必要以上の電流容量を備えた素子とする必要があった。このため、従来ではＮＭＯＳトランジスタＭ４にサイズの大きな素子を用いていた。
【０１５７】
本実施例では、トリミング回路４１０を用いたことにより、このような問題を解決することができる。尚本実施例では半導体装置６００に用いるトリミング回路をトリミング回路４１０としたが、トリミング回路４１０Ａを用いても良く、その場合にはトリミング回路４１０を用いた場合と同様の効果を奏することができる。
【実施例４】
【０１５８】
以下に図面を参照して本発明の実施例４について説明する。図７は、本発明のトリミング回路４１０を備える半導体装置７００を示す回路図の例である。実施例４の半導体装置７００は、実施例１で説明したトリミング回路４１０及び基準抵抗部Ａを用いたカレントミラー回路であるので、トリミング回路４１０及び基準抵抗部Ａについては図４と同様の符号を付与し、説明を省略する。
【０１５９】
半導体装置７００は、ＰＭＯＳトランジスタＭ５、Ｍ６、トリミング回路４１０、基準抵抗部Ａにより構成されている。
【０１６０】
ＰＭＯＳトランジスタＭ５のソースは電源Ｖｄｄに接続されている。ＰＭＯＳトランジスタＭ５のドレインはトリミング回路４１０の端子Ｐ１に接続されており、このトリミング回路４１０を介して接地されている。ＰＭＯＳトランジスタＭ５のゲートはＰＭＯＳトランジスタＭ６のゲートと共通接続されてＰＭＯＳトランジスタＭ５のドレインに接続されている。
【０１６１】
ＰＭＯＳトランジスタＭ６はＰＭＯＳトランジスタＭ５のミラートランジスタであり、そのソースが電源Ｖｄｄに接続されて、ドレインが電流出力端子Ｉｏｕｔとなっている。ＰＭＯＳトランジスタＭ６は、この電流出力端子Ｉｏｕｔからミラー電流を出力している。
【０１６２】
トリミング回路４１０では、トリミングにより端子Ｐ１−接地間の合成抵抗値Ｒを目標抵抗値Ｒｄとほぼ同じ値に調整することができる。よって、ＰＭＯＳトランジスタＭ５のドレイン電圧を安定させることができ、ＰＭＯＳトランジスタＭ５、Ｍ６におけるチャネル長変調効果による誤差を極めて小さくすることができる。
【０１６３】
尚本実施例では半導体装置７００に用いるトリミング回路をトリミング回路４１０としたが、トリミング回路４１０Ａを用いても良く、その場合にはトリミング回路４１０を用いた場合と同様の効果を奏することができる。
【０１６４】
ここで、本発明のトリミング回路４１０、４１０Ａの備える抵抗について説明する。図８は、本発明のトリミング回路に使用される抵抗のＩＣチップ上の模式図の例である。
【０１６５】
本発明のトリミング回路４１０、４１０Ａで使用される各抵抗は、略棒状であって、細長い長方形の単位抵抗を多数並べた構成で、半導体装置上の所定の領域内にまとめて形成されている。係る構成によれば、単位抵抗間の製造ばらつきを小さくすることができる。また、単位抵抗間で製造ばらつきによる抵抗値の誤差が同一方向にほぼ同じ割合で発生するため、抵抗比をほぼ一定とすることができる。
【０１６６】
トリミング回路４１０、４１０Ａにおいて、各抵抗に必要な抵抗値を得るためには、隣り合った単位抵抗同士を直列あるいは並列に必要な数だけ接続すれば良い。
【０１６７】
ここで、トリミング回路４１０、４１０Ａにおける基準抵抗Ｒｓには最も高い精度が要求されるため、多数並べられた単位抵抗のうち、中央付近に形成された単位抵抗を用いて実現される。これは、中央付近に形成された単位抵抗の抵抗値が、多数形成された単位抵抗の平均抵抗値と最も近い値となっているからである。
【０１６８】
また、トリミング回路４１０、４１０Ａにおいて基準抵抗Ｒｓの次に高い精度が要求されるのは、トリミング回路４１２、４１２Ａを構成する抵抗Ｒｂｎである。よって、この抵抗Ｒｂｎは、基準抵抗Ｒｓに用いられた単位抵抗と隣接する単位抵抗、または近辺の単位抵抗を用いて実現される。このとき、トリミング回路４１１を構成する抵抗Ｒａｎは、抵抗Ｒｂｎを実現する単位抵抗の外側に形成された単位抵抗を用いて実現すれば良い。
【０１６９】
係る構成によれば、トリミング回路４１０、４１０Ａの備える抵抗値の精度を向上させることができるので、より高精度のトリミングを実現することができる。
【０１７０】
また、制御回路４７の備える抵抗Ｒ４１、制御回路５１、５２の備える抵抗Ｒ５１、Ｒ５２においては、その抵抗値に絶対精度が要求されない。よって、図に示すように、並べられた単位抵抗のうち最も外側に形成された単位抵抗を用いて実現すれば良い。尚このとき、最も外側に形成された抵抗は、抵抗値の製造評価用に使用されるダミー抵抗であっても良い。このようにダミー抵抗を利用すれば、制御回路４７、５１、５２に用いられる抵抗を形成するスペースを削減することができる。
【０１７１】
以上、各実施例に基づき本発明の説明を行ってきたが、上記実施例にあげた構成、その他の要素との組み合わせなど、ここで示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。
【産業上の利用可能性】
【０１７２】
本発明は、フューズを切断して基準抵抗と組み合わせた合成抵抗値の調整を行うトリミング回路及び半導体装置に応用可能である。
【図面の簡単な説明】
【０１７３】
【図１】フューズを用いたトリミング回路の従来例を示す図である。
【図２】ツェナーダイオードのザッピングを用いたトリミング回路の従来例を示す図である。
【図３】特開２００２−２６２５８号公報（特許公報１）に開示されたトリミング回路である。
【図４】本発明の実施例１のトリミング回路４１０を備える半導体装置４００を示す回路図である。
【図５】本発明の実施例２のトリミング回路４１０を備える半導体装置４００Ａを示す回路図である。
【図６】本発明のトリミング回路４１０を備える半導体装置６００を示す回路図である。
【図７】本発明のトリミング回路４１０を備える半導体装置７００を示す回路図である。
【図８】本発明のトリミング回路に使用される抵抗のＩＣチップ上の模式図である。
【符号の説明】
【０１７４】
４７、５１、５２  制御回路
４８  インバータ回路
６２  演算増幅器
４００、４００Ａ、６００、７００  半導体装置
４１０、４１０Ａ、４１１、４１２、４１２Ａ  トリミング回路
Ａ  基準抵抗部
Ｆ４１〜Ｆ４６、Ｆ５１、Ｆ５２  フューズ
Ｒｓ  基準抵抗
Ｒａ１〜Ｒａ４、Ｒｂ１、Ｒｂ２  抵抗
Ｍ１〜Ｍ４  ＮＭＯＳトランジスタ
Ｍ５、Ｍ６  ＰＭＯＳトランジスタ
【図１】
2008021726.tif 000007
【図２】
2008021726.tif 000008
【図３】
2008021726.tif 000009
【図４】
2008021726.tif 000010
【図５】
2008021726.tif 000011
【図６】
2008021726.tif 000012
【図７】
2008021726.tif 000013
【図８】
2008021726.tif 000014