(57)【要約】【課題】プリチャージ方式の表示装置において、プリチャージ時間を十分確保し、クロストークや画素への映像データの書き込み不足を確実に防止する。【解決手段】画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）がオンし、画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）がオフしている時に（つまり、画素ＧＳ（Ｒ）の書き込み期間）、プリチャージトランジスタＰＴ（Ｇ），ＰＴ（Ｂ）を通してソース線ＳＬ（Ｇ），ＳＬ（Ｂ）のプリチャージを行う。反対に、画素ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）がオンし、画素トランジスタＧＴ（Ｒ）がオフしている時に（つまり、画素ＧＳ（Ｇ），ＧＳ（Ｂ）の書き込み期間）、プリチャージトランジスタＰＴ（Ｒ）を通してソース線ＳＬ（Ｒ）のプリチャージを行う。【選択図】図１
2008292611.tif 000002
【特許請求の範囲】
【請求項１】
複数のソース線と、
前記複数のソース線にそれぞれ接続されたプリチャージスイッチと、
前記複数のソース線にそれぞれ接続され、画素スイッチを含む複数の画素と、
前記複数の画素の中、ある画素の画素スイッチがオンしている時に、画素スイッチがオフしている他の画素に接続されたソース線のプリチャージスイッチをオンして、そのソース線のプリチャージを行うように制御を行う制御回路と、を備えることを特徴とする表示装置。
【請求項２】
第１のソース線に接続された第１のプリチャージスイッチと、
前記第１のソース線に接続された第１の画素スイッチを含む第１の画素と、
第２のソース線に接続された第２のプリチャージスイッチと、
前記第２のソース線に接続された第２の画素スイッチを含む第２の画素と、
前記第１の画素スイッチがオンし前記第２の画素スイッチがオフしている時に、
前記第１のプリチャージスイッチをオフし、前記第２のプリチャージスイッチをオンして、前記第２のソース線のプリチャージを行い、
前記第１の画素スイッチがオフし前記第２の画素スイッチがオンしている時に、
前記第２のプリチャージスイッチをオフし、前記第１のプリチャージスイッチをオンして前記第１のソース線のプリチャージを行うように制御を行う制御回路を備えることを特徴とする表示装置。
【請求項３】
前記第１の画素スイッチがオンしている時に、前記第１のソース線に第１のソース信号を出力し、前記前記第２の画素スイッチがオンしている時に前記第２のソース線に第２のソース信号を出力するソース選択回路を備えることを特徴とする請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソース線のプリチャージを行う表示装置に関する。
【背景技術】
【０００２】
クロストークや画素へのソース信号（映像信号）の書き込み不足を防止するために、ソース線をプリチャージするプリチャージ方式を採用した液晶表示装置が知られている。この種の液晶表示装置においては、プリチャージ期間にソース線を所定のプリチャージ電位に設定し、その後の書き込み期間に、１つのゲート線に接続された複数の画素を同時に開き、対応するソース線を通して、複数の画素にソース信号を書き込むように構成されていた。
【０００３】
尚、プリチャージ方式を用いた液晶表示装置については、例えば特許文献１、２に記載されている。
【特許文献１】特開２００６−１５４０８８号公報
【特許文献２】特開２００４−１２８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年開発されている高精細の液晶表示装置においては、プリチャージ期間を十分確保する必要がある。しかしながら、従来のプリチャージ方式においては、ソース線のプリチャージを行い、その後、１つのゲート線に接続された複数の画素を同時に開き、対応するソース線を通して、複数の画素にソース信号を書き込むので、プリチャージ期間が十分確保できないという問題があった。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、複数のソース線と、前記複数のソース線にそれぞれ接続されたプリチャージスイッチと、前記複数のソース線にそれぞれ接続され、画素スイッチを含む複数の画素と、前記複数の画素の中、ある画素の画素スイッチがオンしている時に、画素スイッチがオフしている他の画素に接続されたソース線のプリチャージスイッチをオンして、そのソース線のプリチャージを行うように制御を行う制御回路と、を備えることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、プリチャージ方式の表示装置において、プリチャージ時間を十分確保することができる。これにより、クロストークや画素への映像データの書き込み不足を確実に防止することが可能になる。
【発明を実施するための最良の形態】
【０００７】
本発明の実施の形態について図面を参照しながら説明する。図１は、液晶表示装置の回路図である。
【０００８】
ガラス基板１００上に行列状に複数の画素ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ），・・・が配置されている。画素ＧＳ（Ｒ）は赤色（Ｒ）に対応した画素（本発明の第１の画素の一例）、画素ＧＳ（Ｇ）は緑色（Ｇ）に対応した画素（本発明の第２の画素の一例）、画素ＧＳ（Ｂ）は青色（Ｂ）に対応した画素である。これらの３種類の画素ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）を１組として、行方向（Ｘ方向）に繰り返し配列されている。図１では説明の便宜上、１行×３列の画素のみを示している。
【０００９】
画素ＧＳ（Ｒ）、画素ＧＳ（Ｇ）、画素ＧＳ（Ｂ）には、それぞれＮチャネル型の薄膜トランジスタからなる画素トランジスタＧＴ（Ｒ），ＧＴ（Ｇ），ＧＴ（Ｂ）（本発明の画素スイッチの一例）が設けられ、これらの画素トランジスタＧＴ（Ｒ），ＧＴ（Ｇ），ＧＴ（Ｂ）のドレインにそれぞれ画素電極１０Ｒ，１０Ｇ，１０Ｂが接続されている。また、画素電極１０Ｒ，１０Ｇ，１０Ｂと対向して共通電極１１が設けられ、画素電極１０Ｒ，１０Ｇ，１０Ｂと共通電極１１の間に液晶１２が設けられている。共通電極１１には共通電極信号ＶＣＯＭ（例えば、交流信号）が印加される。
【００１０】
また、ガラス基板１００上には、ソース線ＳＬ（Ｒ）（本発明の第１のソース線の一例），ソース線ＳＬ（Ｇ）（本発明の第２のソース線の一例），ソースＳＬ（Ｂ）が一定間隔をおいて列方向（Ｙ方向）に延びている。ソース線ＳＬ（Ｒ），ＳＬ（Ｇ），ＳＬ（Ｂ）は、対応する画素ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｒ），ＧＴ（Ｇ），ＧＴ（Ｂ）のソースに接続されている。
【００１１】
また、ガラス基板１００上には、Ｒイネーブル信号ＲＥＮＢ，Ｇイネーブル信号ＧＥＮＢ，Ｂイネーブル信号ＢＥＮＢに応じて、それに対応するソース線ＳＬ（Ｒ），ＳＬ（Ｇ），ＳＬ（Ｂ）を選択し、ＲＧＢの各色に対応したソース信号を供給するソーススイッチＳＷを備えたソース選択回路１３が設けられている。また、プリチャージの対象となるソース線を選択して、選択されたソース線にプリチャージ信号ＤＳＤ（本実施形態では、共通電極信号ＶＣＯＭと同じ）を供給するプリチャージトランジスタＰＴ（Ｒ），ＰＴ（Ｇ），ＰＴ（Ｂ）（本発明のプリチャージスイッチの一例）を備えたプリチャージ選択回路１４が設けられている。
【００１２】
プリチャージトランジスタＰＴ（Ｒ），ＰＴ（Ｇ），ＰＴ（Ｂ）の共通ソースにはプリチャージ信号ＤＳＤが印加され、それらのドレインは対応するソース線ＳＬ（Ｒ），ＳＬ（Ｇ），ＳＬ（Ｂ）に接続されている。また、プリチャージトランジスタＰＴ（Ｒ），ＰＴ（Ｇ），ＰＴ（Ｂ）の各ゲートにはＡＮＤ回路１５（Ｒ），１５（Ｇ），１５（Ｂ）の出力がそれぞれ印加されている。ＡＮＤ回路１５（Ｒ），１５（Ｇ），１５（Ｂ）には、垂直イネーブル信号ＶＥＮＢが共通に入力されている。また、ＡＮＤ回路１５（Ｇ），１５（Ｂ）については、プリチャージ制御信号ＤＳＧが入力され、ＡＮＤ回路１５（Ｒ）については、プリチャージ制御信号ＤＳＧの反転信号が入力されている。
【００１３】
また、ガラス基板１００上には、ゲート線ＧＬ１−１，ＧＬ１−２が一定間隔をおいて、それぞれ行方向（Ｘ方向）に延びている。ゲート線ＧＬ１−１は、画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）のゲートに接続され、ゲート線ＧＬ１−２は、２つの画素ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）のゲートに共通に接続されている。また、ゲート線ＧＬ１−１，ＧＬ１−２に画素選択信号を出力するＡＮＤ回路１６（Ｒ），１６（ＧＢ）を備えた、画素書き込みライン選択回路１７が設けられている。ＡＮＤ回路１６（Ｒ），１６（ＧＢ）には、垂直イネーブル信号ＶＥＮＢが共通に入力されている。また、ＡＮＤ回路１６（Ｒ）については、プリチャージ制御信号ＤＳＧが入力され、ＡＮＤ回路１６（ＧＢ）については、プリチャージ制御信号ＤＳＧの反転信号が入力されている。
【００１４】
上述の構成によれば、画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）がオンし、画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）がオフしている時に（つまり、画素ＧＳ（Ｒ）の書き込み可能期間）、プリチャージトランジスタＰＴ（Ｇ），ＰＴ（Ｂ）を通してソース線ＳＬ（Ｇ），ＳＬ（Ｂ）のプリチャージを行うことができる。反対に、画素ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）がオンし、画素トランジスタＧＴ（Ｒ）がオフしている時に（つまり、画素ＧＳ（Ｇ），ＧＳ（Ｂ）の書き込み可能期間）、プリチャージトランジスタＰＴ（Ｒ）を通してソース線ＳＬ（Ｒ）のプリチャージを行うことができる。
【００１５】
以下、図２、図３を参照して、この液晶表示装置の動作について説明する。垂直イネーブル信号ＶＥＮＢは、水平同期信号Ｈｓｙｎｃによって規定される一水平期間（以下、１Ｈ期間という）の前半と後半の所定期間にＨレベルとなる。また、プリチャージ制御信号ＤＳＧは１Ｈ期間の前半にＨレベルであり、その後半にＬレベルになる。従って、１Ｈ期間の前半で画素書き込みライン選択回路１７のＡＮＤ回路１６（Ｒ）の出力はＨレベルになり、これによってゲート線ＧＬ１−１の電位はＨレベルになり、画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）はオンする。また、ＡＮＤ回路１６（ＧＢ）の出力はＬレベルになり、これによってゲート線ＧＬ１−２の電位はＬレベルになり、画素ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）はオフしている。
【００１６】
この時、Ｒイネーブル信号ＲＥＮＢに応じてソース線ＳＬ（Ｒ）が選択されると、赤色（Ｒ）に対応したソース信号Ｓ（Ｒ）がソーススイッチＳＷを通してソース線ＳＬ（Ｒ）に出力される。そして、ソース信号Ｓ（Ｒ）は、画素トランジスタＧＴ（Ｒ）を通して画素ＧＳ（Ｒ）に書き込まれる。
【００１７】
一方、プリチャージ選択回路１４のＡＮＤ回路１５（Ｇ），１５（Ｂ）の出力はＨレベルなので、プリチャージスイッチＰＴ（Ｇ），ＰＴ（Ｂ）はオンし、ソース線ＳＬ（Ｇ），ＳＬ（Ｂ）のプリチャージが行われる。この時、プリチャージ選択回路１４のＡＮＤ回路１５（Ｒ）の出力はＬレベルなので、プリチャージスイッチＰＴ（Ｒ）はオフしており、ソース線ＳＬ（Ｒ）のプリチャージは行われないようになっている。
【００１８】
次に、１Ｈ期間の後半で画素書き込みライン選択回路１７のＡＮＤ回路１６（Ｒ）の出力はＬレベルに立ち下がり、これを受けてゲート線ＧＬ１−１の電位はＬレベルに立ち下がり、画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）はオフする。また、ＡＮＤ回路１６（ＧＢ）の出力はＨレベルに立ち上がり、これを受けてゲート線ＧＬ１−２の電位はＨレベルになり、画素ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）はオンする。
【００１９】
この時、Ｇイネーブル信号ＧＥＮＢに応じてソース線ＳＬ（Ｇ）が選択されると、緑（Ｇ）に対応したソース信号Ｓ（Ｇ）がソーススイッチＳＷを通してソース線ＳＬ（Ｇ）に出力される。そして、ソース信号Ｓ（Ｇ）は、画素トランジスタＧＴ（Ｇ）を通して画素ＧＳ（Ｇ）に書き込まれる。これに続いて、Ｂイネーブル信号ＢＥＮＢに応じてソース線ＳＬ（Ｂ）が選択されると、青（Ｂ）に対応したソース信号Ｓ（Ｂ）がソーススイッチＳＷを通してソース線ＳＬ（Ｂ）に出力される。そして、ソース信号Ｓ（Ｂ）は、画素トランジスタＧＴ（Ｂ）を通して画素ＧＳ（Ｂ）に書き込まれる。
【００２０】
一方、プリチャージ選択回路１４のＡＮＤ回路１５（Ｒ）の出力はＨレベルに立ち上がるので、プリチャージスイッチＰＴ（Ｒ）はオンし、ソース線ＳＬ（Ｒ）のプリチャージが行われる。この時、プリチャージ選択回路１４のＡＮＤ回路１５（Ｇ），１５（Ｂ）の出力はＬレベルなので、プリチャージスイッチＰＴ（Ｇ），ＰＴ（Ｂ）はオフしており、ソース線ＳＬ（Ｇ），ＳＬ（Ｂ）のプリチャージは行われないようになっている。
【００２１】
図３は、赤色（Ｒ）の画素ＧＳ（Ｒ）が接続されたソース線ＳＬ（Ｒ）の電位の変化の様子を示した図である。従来は、ソース線ＳＬ（Ｒ）は書き込み前にプリチャージされていたが、本発明によれば、画素ＧＳ（Ｇ）と画素ＧＳ（Ｂ）が開いている期間に、ソース線ＳＬ（Ｒ）のプリチャージが行われる。
【００２２】
このように、本発明によれば、ある画素の画素トランジスタがオンしている期間に、それ以外の、画素トランジスタがオフしている画素に対応したソース線のプリチャージを行うようにしたので、各ソース線のプリチャージ期間を長く確保することができる。これにより、クロストークや画素への映像データの書き込み不足を確実に防止することが可能になる。
【００２３】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。実施形態では、１Ｈ期間を前半と後半の２つの期間に分け、前半で画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｇ），ＳＬ（Ｂ）のプリチャージを行い、後半で画素ＧＳ（Ｇ），ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｇ），ＧＴ（Ｂ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｒ）のプリチャージを行っているが、ある画素の画素トランジスタをオンしている期間に、それ以外の、画素トランジスタがオフしている画素に接続されたソース線のプリチャージを行うものであれば他の態様であってもよい。
【００２４】
例えば、１Ｈ期間の前半で画素ＧＳ（Ｒ），ＧＳ（Ｇ）の画素トランジスタＧＴ（Ｒ），ＧＴ（Ｇ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｂ）のプリチャージを行い、後半で画素ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｂ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｒ），ＳＬ（Ｇ）のプリチャージを行うように変更してもよい。
【００２５】
また、１Ｈ期間を３つの期間に分け、第１の期間で画素ＧＳ（Ｒ）の画素トランジスタＧＴ（Ｒ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｇ）のプリチャージを行い、第１の期間に続く第２の期間で画素ＧＳ（Ｇ）の画素トランジスタＧＴ（Ｇ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｂ）のプリチャージを行い、第２の期間に続く第３の期間で画素ＧＳ（Ｂ）の画素トランジスタＧＴ（Ｂ）をオンして書き込みを行うと共に、ソース線ＳＬ（Ｒ）のプリチャージを行うようにしてもよい。
【００２６】
また、本発明は画素トランジスタを含む複数の画素を備え、各画素が接続されたソース線をプリチャージするタイプの表示装置であれば、液晶表示装置以外の表示装置、例えば有機ＥＬ表示装置にも適用することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態による液晶表示装置の回路図である。
【図２】本発明の実施の形態による液晶表示装置の動作タイミング図である。
【図３】本発明の実施の形態による液晶表示装置のソース線の電位の変化の様子を示す図である。
【符号の説明】
【００２８】
１０Ｒ，１０Ｇ，１０Ｂ  画素電極      １１  共通電極
１２  液晶    １３  ソース選択回路    １４  プリチャージ選択回路
１５（Ｒ），１５（Ｇ），１５（Ｂ）  ＡＮＤ回路
１６（Ｒ），１６（ＧＢ）  ＡＮＤ回路
１７  画素書き込みライン選択回路        １００  ガラス基板
ＧＬ１−１，ＧＬ１−２  ゲート線
ＧＴ（Ｒ），ＧＴ（Ｇ），ＧＴ（Ｂ）  画素トランジスタ
ＧＳ（Ｒ），ＧＳ（Ｇ），ＧＳ（Ｂ）  画素
ＰＴ（Ｒ），ＰＴ（Ｇ），ＰＴ（Ｂ）  プリチャージスイッチ
ＳＬ（Ｒ），ＳＬ（Ｇ），ＳＬ（Ｂ）  ソース線
ＳＷ  ソーススイッチ
【図１】
2008292611.tif 000003
【図２】
2008292611.tif 000004
【図３】
2008292611.tif 000005