(57)【要約】【課題】回路基板の設計データから電磁界解析に必要なモデルを一意的に作成するモデル作成プログラムを提供する。【解決手段】まず、回路基板をメッシュ分割する（Ｓ８０２）。次いで、回路解析をする際に基準電位となる所定の端子を選択する（Ｓ８０４）。そして、その所定の端子に対応する導体面を生成し、導体面を回路基板と垂直方向に１メッシュ分ずらして配置する（Ｓ８０６）。最後に、導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する（Ｓ８０８）。【選択図】図８
2008059153.tif 000002
【特許請求の範囲】
【請求項１】
演算処理部を有するコンピュータに、回路基板について電磁界回路連携解析をする際に用いられるモデルの作成処理を実行させるためのモデル作成プログラムであって、
前記演算処理部が、前記回路基板をメッシュ分割するステップと、
前記演算処理部が、回路解析をする際に基準電位となる所定の端子に対応する導体面を生成した上で、前記導体面を前記回路基板と垂直方向に１メッシュ分ずらして配置したとして、前記所定の端子に対応する前記導体面上の位置を特定するステップと、
前記演算処理部が、前記導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する位置の特定を行なうステップとを備える、モデル作成プログラム。
【請求項２】
前記導体面上の位置を特定するステップは、前記演算処理部が、前記回路基板上における端子に対応する端子を含むような導体面を生成する、請求項１記載のモデル作成プログラム。
【請求項３】
前記導体面上の位置を特定するステップは、前記演算処理部が、前記回路基板上における前記所定の端子以外の端子に対応する、前記端子を含むような前記メッシュを削除した導体面を生成する、請求項１記載のモデル作成プログラム。
【請求項４】
前記前記回路基板をメッシュ分割するステップは、
前記演算処理部が、メッシュ分割された前記回路基板からメッシュ座標を算出するステップと、
前記演算処理部が、メッシュの各頂点の空間座標と前記回路基板上における複数の端子の空間座標とから、前記端子の前記メッシュ座標を算出するステップとを含む、請求項１記載のモデル作成プログラム。
【請求項５】
請求項１記載のモデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体。
【請求項６】
回路基板について電磁界回路連携解析をする際に用いられるモデル作成処理を実行するためのモデル作成装置であって、
前記回路基板の３次元形状を表わすデータを格納する記憶装置と、
前記モデル作成処理を実行するための演算処理装置とを備え、
前記演算処理装置は、
前記回路基板をメッシュ分割する手段と、
回路解析をする際に基準電位となる所定の端子に対応する導体面を生成し、前記導体面を前記回路基板と垂直方向に１メッシュ分ずらして配置したとして、前記所定の端子に対応する、前記導体面上の位置を特定する手段と、
前記導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する位置の特定を行なう手段とを含む、モデル作成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時間領域有限差分法による電磁界解析法と過渡電気回路解析による回路解析法を結合した連携解析に関する。特に、連携解析の際に用いるモデルを作成する技術に関する。
【背景技術】
【０００２】
電磁界回路連携解析では、電磁界解析で定義される電界や磁界と回路解析で定義される電圧や電流を関連付けながら解析を行なう。電磁界解析と回路解析とを融合した数値シミュレーションは、回路素子の特性とその周囲の電磁界現象を統一的に解析できるといった特徴を持っており、回路中を伝搬する高周波信号の解析に非常に有用であることが一般に知られている。
【０００３】
上述したような電磁界解析の１つの手法である時間領域有限差分法（以下、「ＦＤＴＤ（Finite Difference Time Domain）法」と呼ぶ）は、解析領域を格子で分割し、格子点に未知電磁界を配置するものである。ＦＤＴＤ法では、電界を配置する格子と磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造により解析が行なわれる。ＦＤＴＤ法は、これらの電界および磁界と、隣接する磁界および電界との間に働く関係式をマクスウェルの電磁界方程式を差分化することによって導き、それを基に電界および磁界をあるタイムステップを単位に更新していくことで全体の電磁界挙動を求める解析手法である。この解析手法に従えば、あるタイムステップで電界を更新し、１／２タイムステップ後に磁界を更新し、１タイムステップ後に電界を更新するというようにして、電界および磁界を交互に求めることができる。
【０００４】
また、現在、過渡電気回路解析用のツールとして、カリフォルニア大学バークレイ校により開発された、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）シミュレータが知られている。そのツールは、非常に複雑な電子装置におけるプロセスをシミュレートする効率的な手法を提供する。
【０００５】
非特許文献１では、集積回路等の回路をシミュレーションする方法として、ＦＤＴＤ法とＳＰＩＣＥ等の回路シミュレータを組み合わせた方法が提案されている。この従来のＦＤＴＤ法と回路シミュレータ（この場合はＳＰＩＣＥ）とを結合する電磁界回路連携解析では、ＦＤＴＤのセル内に、回路素子が組み込まれ、セルの１辺に対応する端子間に電流源とキャパシタを配置することでＦＤＴＤ法と回路解析を結合する手法（電流源法）が用いられている。
【０００６】
また、非特許文献２では、アクティブ回路を、Ｓパラメータによりモデル化することでＦＤＴＤ法へ組み込む方法（ブラックボックスモデル法）が提案されている。この方法では、まず、周波数領域のＳパラメータを逆フーリエ変換により時間領域上の表現に変換する。そして、入射波を反射波、透過波および観測波から導出する。最後に、上記Ｓパラメータを使って高周波回路をＦＤＴＤ法によりシミュレーションする。
【０００７】
回路素子を含む回路基板に対して、上記のような電磁界解析を適用する場合、回路を解析するためのモデルを作成する必要がある。ここで、例として電流源法によるモデル作成を考える。
【０００８】
図９は、電流源法によるモデルの例を示す図である。
図９を参照して、電流源法によるモデル作成について説明する。なお、図９（Ａ）は、回路基板をセルに分割した、２次元電磁界解析モデルを示す図であり、図９（Ｂ）は、図９（Ａ）で示したモデルに対して端子間距離を１セルにした例を示す図である。
【０００９】
図９（Ａ）に示すように、ＦＤＴＤ法にて電磁界解析するためには、回路基板の設計データに基づき、回路基板をセルに分割したモデルを作成する。なお、回路基板１は、グランド端子ＧＮＤと、端子ａ，ｂ，ｃとを含む。
【００１０】
電流源法では、上述したように、セルの１辺に対応する端子間に電流源とキャパシタを配置するため、解析対象の端子として対になっている端子の間隔を１セルにする必要がある。このため、対になっている端子からそれぞれ導体を生成し、端子間距離を１セルにする。
【００１１】
図９（Ａ）のモデルに対し、端子間距離を１セルにした例は図９（Ｂ）のようになる。なお、図９（Ｂ）において、太線は導体を示す。
【００１２】
図９（Ｂ）において、グランド端子ＧＮＤ、端子ａ，ｂ，ｃからそれぞれ導体が生成される。そして、セルの１辺に対応する端子間に電流源９２が挿入される。
【００１３】
ここで、挿入されている電流源は、便宜上、電流源法の電流観測位置を示すために記したものであり、実際のＦＤＴＤ法における解析のモデルでは開放となっている。同様の処理は、ブラックボックスモデル法など対になっている端子を必要とする回路解析により回路素子を扱う場合も必要となる。
【非特許文献１】A. Thomas, et al.: The use of SPICE lumped circuits as sub-grid models for FDTD analysis, IEEE Microwave Guided Wave Letters, vol. 4, pp. 141-143 (1994)
【非特許文献２】辻村彰宏、関根秀一、庄木裕樹：Ｓパラメータを用いたモデル化に基づくＦＤＴＤ法による高周波回路解析、電子情報通信学会論文誌Ｂ、vol. J85-B, No.9, pp. 1526-1534 (2002)
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述のようなモデルを作成する際、対になっている端子同士をつなぐ導体経路は複数存在する場合がある。このような場合、計算機による自動モデル化は困難である。
【００１５】
本発明は、上述のような問題を解決するためになされたものであって、その目的は、回路基板の設計データから電磁界解析に必要なモデルを一意的に作成するモデル作成プログラムを提供することである。
【課題を解決するための手段】
【００１６】
本発明の１つの局面に従うと、演算処理部を有するコンピュータに、回路基板について電磁界回路連携解析をする際に用いられるモデルの作成処理を実行させるためのモデル作成プログラムであって、演算処理部が、回路基板をメッシュ分割するステップと、演算処理部が、回路解析をする際に基準電位となる所定の端子に対応する導体面を生成した上で、導体面を回路基板と垂直方向に１メッシュ分ずらして配置したとして、所定の端子に対応する導体面上の位置を特定するステップと、演算処理部が、導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する位置の特定を行なうステップとを備える。
【００１７】
好ましくは、導体面上の位置を特定するステップは、演算処理部が、回路基板上における端子に対応する端子を含むような導体面を生成する。
【００１８】
好ましくは、導体面上の位置を特定するステップは、演算処理部が、回路基板上における所定の端子以外の端子に対応する、端子を含むようなメッシュを削除した導体面を生成する。
【００１９】
好ましくは、回路基板をメッシュ分割するステップは、演算処理部が、メッシュ分割された回路基板からメッシュ座標を算出するステップと、演算処理部が、メッシュの各頂点の空間座標と回路基板上における複数の端子の空間座標とから、端子のメッシュ座標を算出するステップとを含む。
【００２０】
本発明の他の局面にしたがうと、上述のモデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体を提供する。
【００２１】
本発明のさらに他の局面にしたがうと、回路基板について電磁界回路連携解析をする際に用いられるモデル作成処理を実行するためのモデル作成装置であって、回路基板の３次元形状を表わすデータを格納する記憶装置と、モデル作成処理を実行するための演算処理装置とを備え、演算処理装置は、回路基板をメッシュ分割する手段と、回路解析をする際に基準電位となる所定の端子に対応する導体面を生成し、導体面を回路基板と垂直方向に１メッシュ分ずらして配置したとして、所定の端子に対応する、導体面上の位置を特定する手段と、導体面と解析対象の端子との間に、所定の回路解析で必要となる回路素子を配置する位置の特定を行なう手段とを含む。
【発明の効果】
【００２２】
本発明によれば、設計データから電磁界解析に必要なモデルを一意的に作成できる。これにより、モデル作成時間を短縮することができる。したがって、効率的に電磁界回路連携解析を行なうことができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しつつ本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについては詳細な説明は繰り返さない。
【００２４】
以下の説明で明らかとなるように、本発明のモデル作成方法を実行するモデル作成プログラムでは、設計データから回路基板を電磁界解析に必要なモデルを一意的に作成する。これにより、モデル作成時間を短縮することができる。
【００２５】
なお、本実施の形態における「回路基板」とは、絶縁性のある樹脂を含浸した基板上に、銅箔など導電体で回路配線が構成されたプリント基板に対し、集積回路、抵抗器、コンデンサ等の電子部品を実装したものである。これらの電子部品のことを「回路素子」と呼び、回路素子の端子のことを「回路端子」と呼ぶ。
【００２６】
また、以下の説明において、電磁界解析を実行する際に用いるモデルを「電磁界解析モデル」と呼び、回路解析を実行する際に用いるモデルを「回路モデル」と呼ぶ。さらに、「電磁界解析モデル」および「回路モデル」を総称して「モデル」と呼ぶ。
【００２７】
（１．  本発明のシステム構成）
図１は、本発明のモデル作成方法を用いた、電磁界回路連携解析プログラムを実行するコンピュータ１００の一例を示す概念図である。
【００２８】
図１において、連携解析するためのプログラムを実行させるためのコンピュータ１００は、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）１１８等の光ディスク上の情報を読み込むための光ディスクドライブ１０８およびフレキシブルディスク（Flexible Disk、以下「ＦＤ」と呼ぶ）１１６に情報を読み書きするためのＦＤドライブ１０６を備えたコンピュータ本体１０２と、コンピュータ本体１０２に接続された表示装置としてのディスプレイ１０４と、同じくコンピュータ本体１０２に接続された入力装置としてのキーボード１１０およびマウス１１２とを備える。
【００２９】
図２は、コンピュータ１００の構成をブロック図形式で示す図である。
図２に示されるように、このコンピュータ１００を構成するコンピュータ本体１０２は、光ディスクドライブ１０８およびＦＤドライブ１０６に加えて、それぞれバス１０５に接続されたＣＰＵ（Central Processing Unit）１２０と、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を含むメモリ１２２と、直接アクセスメモリ装置、たとえば、ハードディスク１２４と、外部とデータの授受を行なうための通信インターフェイス１２８とを含んでいる。光ディスクドライブ１０８にはＣＤ−ＲＯＭ１１８などの光ディスクが装着される。ＦＤドライブ１０６にはＦＤ１１６が装着される。
【００３０】
ハードディスク１２４内には、解析対象となる回路基板について、基板の形状、基板の誘電率等の物理的性質を表現するパラメータ、解析対象の回路素子の形状、信号端子情報、解析条件等が格納された設計データ１３４と、解析対象の回路素子ごとに、解析手法（電流源法、電圧源法、ブラックボックス法等）に対応した、ネットリスト情報やＳパラメータ情報および解析対象と対となる端子である対端子名を格納した解析対象モデル１３５と、時間領域の電磁界解析を行なう手法の一つであるＦＤＴＤを実行するプログラム１３６と、回路解析を実行するプログラム１３７などが格納される。ここで、たとえば、設計データ１３４、解析対象モデル１３５については、通信インターフェイス１２８を介して、外部のデータベースから供給されてもよい。また、各プログラムは、ＦＤ１１６、またはＣＤ−ＲＯＭ１１８等の記録媒体によって供給されてもよいし、他のコンピュータにより通信回線を経由して供給されてもよい。また、ＦＤＴＤや回路解析の実行は、通信インターフェイス１２８を介して、外部のコンピュータに実行させ、その結果をハードディスク１２４に格納させてもよい。
【００３１】
また、記憶装置、たとえば、ハードディスク１２４の記憶領域には、電磁界解析中の解析結果である電界値、磁界値を一時格納し、次のステップでそれらの値を更新するための電界値記憶領域１３８と、磁界値記憶領域１３９とが設けられる。
【００３２】
なお、ここでは、ＦＤＴＤを実行するプログラム１３６と回路解析を実行するプログラム１３７を総称して、電磁界回路連携解析プログラムと呼ぶ。
【００３３】
したがって、以下では、１つのコンピュータ装置内において、時間領域の電磁界解析と回路解析とが連携して実行されるものとして説明する。しかしながら、電磁界解析と回路解析とはそれぞれ別のコンピュータ装置で実行するものとして、この別々のコンピュータ装置間でデータを通信インターフェイス１２８を相互にやり取りして、連携解析を実行してもよい。
【００３４】
演算処理装置として機能するＣＰＵ１２０は、メモリ１２２をワーキングメモリとして、上述したＦＤＴＤを実行するプログラム１３６や回路解析を実行するプログラム１３７に対応した処理を実行する。
【００３５】
なお、ＣＤ−ＲＯＭ１１８は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、ＤＶＤ−ＲＯＭ（Digital Versatile Disc）やメモリーカードなどでもよく、その場合は、コンピュータ本体１０２には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。
【００３６】
ＦＤＴＤを実行するプログラム１３６や回路解析を実行するプログラム１３７は、上述の通り、ＣＰＵ１２０により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、ＣＤ−ＲＯＭ１１８、ＦＤ１１６等の記録媒体に格納されて流通し、光ディスクドライブ１０８またはＦＤドライブ１０６等により記録媒体から読み取られてハードディスク１２４に一旦格納される。または、コンピュータ１００がネットワークに接続されている場合には、ネットワーク上のサーバから一旦ハードディスク１２４にコピーされる。そうしてさらにハードディスク１２４からメモリ１２２中のＲＡＭに読み出されてＣＰＵ１２０により実行される。なお、ネットワーク接続されている場合には、ハードディスク１２４に格納することなくＲＡＭに直接ロードして実行するようにしてもよい。
【００３７】
図３は、ＣＰＵ１２０の機能的構成を示す機能ブロック図である。
図３を参照して、ＣＰＵ１２０の機能的構成を説明する。
【００３８】
ＣＰＵ１２０は、モデルを作成するモデル作成部３０と、電磁界回路連携プログラムに従い電磁界解析を実行する電磁界回路連携解析実行部３２とから構成される。
【００３９】
モデル作成部３０は、設計データ１３４から解析対象の部品の３次元形状、端子名情報、解析条件として与えられているメッシュサイズを、さらに解析対象モデル１３５から解析手法別の情報および対端子名を取得する。そして、これらに基づき、電磁界解析で用いるＦＤＴＤにおける電磁界解析モデルを作成する。
【００４０】
電磁界回路連携解析実行部３２は、モデル作成部３０が作成したＦＤＴＤにおける電磁界解析モデルと、解析対象モデル１３５から回路解析に必要なネットリスト、ビヘイビアモデル等、解析領域の媒質情報および電源情報などを取得する。そして、これらに基づき、解析領域内の全電磁界成分を計算する。
【００４１】
なお、図１および図２に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するに当り本質的な部分は、ＦＤ１１６、ＣＤ−ＲＯＭ１１８、ハードディスク１２４等の記録媒体に記憶されたソフトウェアである。
【００４２】
また、一般的傾向として、コンピュータのオペレーティングシステムの一部として様々なプログラムモジュールを用意しておき、アプリケーションプログラムはこれらモジュールを所定の配列で必要なときに呼び出して処理を進める方式が一般的である。そうした場合、当該ソフトウェア自体にはそうしたモジュールは含まれず、当該コンピュータでオペレーティングシステムと協働してはじめて電磁界回路連携解析が可能になる。しかし、一般的なプラットフォームを使用する限り、そうしたモジュールを含ませたソフトウェアを流通させる必要はなく、それらモジュールを含まないソフトウェア自体およびそれらソフトウェアを記録した記録媒体（およびそれらソフトウェアがネットワーク上を流通する場合のデータ信号）が実施の形態を構成すると考えることができる。
【００４３】
（２．  電磁界回路連携解析方法）
以下、本発明に係る電磁界回路連携解析の方法について説明する。
【００４４】
（２．１  電磁界解析と回路解析との連携解析方法）
まず、電磁界解析を行なう手法の一つであるＦＤＴＤ法について説明し、次いで連携解析するのに用いられる解析手法の例として電流源法について説明する。
【００４５】
ＦＤＴＤ法は、マクスウェルの電磁界方程式を差分化することによって数値計算する方法である。まず、解析領域を格子で分割し、格子の各辺の中心に電界、各面の中心に磁界を配置する、いわゆるＹｅｅ格子という構造を取る。そして、マクスウェルの方程式を差分化すると、電界・磁界は、空間的に半セル、時間的に半タイムステップずらした位置に配置される。ここで、求めたい未知電界、未知磁界と隣接する１タイムステップ前の既知電界、既知磁界の間に働く関係式を電磁気学に基づくマクスウェル方程式から導くと次の式（１）および（２）のようになる。
【００４６】
【数１】
2008059153.tif 000003
【００４７】
なお、式中で太字は、当該変数がベクトルであることを示す。
式（１）はｎタイムステップの電界Ｅ（ベクトル）、式（２）は（ｎ＋１／２）タイムステップの磁界Ｈ（ベクトル）についての関係式である。ただし、Δt，μ，ε，σは、それぞれ、タイムステップ、透磁率、誘電率、導電率とする。
【００４８】
これらをもとに未知電界、未知磁界をあるタイムステップΔtを単位に更新していくことで、解析領域全体の電磁界挙動を時間領域で求めることができる。
【００４９】
このように、ＦＤＴＤ法では解析領域内の未知電界、未知磁界を陽解法により逐次的に計算することで解析対象の時間領域電磁界応答を解析できる。
【００５０】
次に、電磁界回路連携解析に用いられる、ＦＤＴＤ法と回路解析を直接結合する手法の一つである電流源法について説明する。
【００５１】
図４は、電流源法による連携解析の模式図である。図４（Ａ）は、回路解析の対象となる回路素子を含むＦＤＴＤセルを示す図であり、図４（Ｂ）は、電流源法の概略的な処理の流れを示す図であり、図４（Ｃ）は、図４（Ａ）のセルに対応する、電流源法の等価回路を示す図である。
【００５２】
図４を参照して、電流源法について説明する。図４（Ａ）では、電界は実線で示される格子セルの辺に沿って矢印の向きに、磁界は点線で示される格子セルの辺に沿って矢印の向きに割り当てられている。Δｘ，Δｙ，ΔｚはＦＤＴＤセルの各辺の長さを示し、実線の格子セルと点線の格子セルは、１／２Δｘ，１／２Δｙ，１／２Δｚずつ、ずれて配置されている。ここでは、電界のある辺ａｂに、回路解析で動作解析する対象の回路素子が配置されているとする。
【００５３】
図４（Ｂ）を参照して、電流源法の処理の流れを説明する。まず、ＦＤＴＤ法にてセルの磁界を計算する（ステップＳ４００）。
【００５４】
そして、回路素子が含まれるセルにアンペアの法則を適用し、ｚ成分について展開すると、以下の式（３）が得られる。
【００５５】
【数２】
2008059153.tif 000004
【００５６】
ただし、ＪLは素子に流れる導電電流密度とする。
ここで、式（３）の左辺第１項のε（ΔｘΔｙ）／Δｚを等価的に平行平板コンデンサの容量Ｃ０とし、右辺をセルに流れる全電流Ｉとすると、式（３）は、以下の式（４）のように書き直すことが出来る。
【００５７】
【数３】
2008059153.tif 000005
【００５８】
ただし、ＶLは回路素子両端の電圧、ＩLは回路素子に流れる全電流とする。
セルに流れる全電流Ｉは、アンペアの法則を用いて素子の周りの磁界を面４０に沿って周回積分して求められるが、磁界は一定であるため、Ｉは定電流源と考えることができる。したがって、式（４）は、図４（Ｃ）に示すように、電流源４２とコンデンサ４４と回路網４６を含む等価回路として考えられる。
【００５９】
再び図４（Ｂ）にもどって、ＦＤＴＤで求めた磁界Ｈから電流Ｉを計算し、電流源値Ｉとして回路解析に渡す（ステップＳ４０２）ことで、回路解析によりＶL、ＩLを求めることが出来る。そして、回路解析にてＶLを求め、回路素子のセル辺の電界を計算するためＶLをＦＤＴＤ法に渡し（ステップＳ４０４）、ステップＳ４０６にて、電界Ｅが計算される。
【００６０】
以上のようにして、回路解析とＦＤＴＤ法が直接結合されることになる。これにより、電磁界との結合は回路の入出力端子だけを考えて解析することができる。
【００６１】
なお、ここではアンペアの法則に基づいて定式化した電流源法を連携解析方法として示したが、連携解析方法として、ファラデーの法則に基礎をおく方法である電圧源法を用いてもよいし、アクティブ素子を、予め用意したＳパラメータを用いてモデル化し、ＦＤＴＤ法へ組み込むブラックボックスモデル法を用いてもよい。
【００６２】
（２．２  本発明のモデル作成方法）
ここでは、本発明のモデル作成方法の概略を説明する。
【００６３】
回路解析において、回路素子を挿入する、対になっている端子の組み合わせとして、回路の信号端子とグランド端子という組み合わせ、回路の信号端子と電源端子という組み合わせが設計データに予め与えられていることが多い。また、電磁界解析において回路を挿入する際は、回路基板をセルに分割した後の端子間は１セルである必要がある。このため、端子間が２セル以上のときはそれらの端子から導体が生成されたとして端子間距離を１セルにし、回路素子を挿入する。しかしながら、このように導体を生成して端子間を結ぶような経路は複数存在し、モデル化は困難である。
【００６４】
そこで、本発明に係るモデル作成方法では、電磁界解析モデルにおいて、グランド端子や電源端子のような基準電位の端子に対応する導体面を生成し、回路基板と垂直方向に１セルずらして配置したとしてモデルを作成する。これにより、回路基板上の、基準電位の端子と組み合わせられた他方の端子と導体面との距離は１セルになり、それらをつなぐ経路は一意に定まる。そして、基準電位の端子に対応する導体面と、基準電位の端子と組み合わせられた他方の端子との間に、解析手法に応じた回路素子を挿入して回路解析を実行する。たとえば、解析方法が電流源法なら、なにも素子をいれず、電流の観測ポイントのみを設定する。また、ＦＤＴＤ法では、これらの接続は開放して電磁界解析を行なう。
【００６５】
以下では、グランド端子や電源端子のような基準電位の端子を「基準端子」と呼ぶ。また、基準端子と組み合わせとなり、回路解析の際に回路素子が挿入される端子のことを「対端子」と呼ぶ。
【００６６】
ここで、本発明に係るモデル作成方法について、具体例を用いて説明する。
図５は、図９（Ａ）で示す２次元電磁界解析モデルに対して導体面を生成した例を示す図である。
【００６７】
図５では、グランド端子ＧＮＤを基準端子、端子ａ，ｂ，ｃは、それぞれグランド端子ＧＮＤに対する対端子とする。
【００６８】
図５に示すように、セル分割された回路基板１において、グランド端子ＧＮＤと端子ａ，ｂ，ｃとは２セル以上離れている。そこで、グランド端子ＧＮＤに対応する導体面３を生成し、回路基板１に対し垂直方向に１セルずらして配置する。なお、図５では、導体面３は回路基板１の上に配置されているが、下に配置されていてもよい。また、導体面３は、回路基板１上の端子に対応する端子５０ａ，５０ｂ，５０ｃ，５０ｄを含む。たとえば、端子５０ａは、端子ａに対応する。
【００６９】
さらに、導体面３上においてグランド端子ＧＮＤに対応する位置を定めるため、グランド端子ＧＮＤと端子５０ｄとを導体５２で接続し、導体面上の端子と回路基板上の端子間に解析方法に応じた回路素子を挿入する。なお、図５では、電流源５１ａ，５１ｂ，５１ｃを挿入して、電流源法にて回路解析を行なう例を示している。
【００７０】
図５で示すように導体面を生成すれば、基準端子であるグランド端子ＧＮＤと端子５０ａ，５０ｂ，５０ｃ，５０ｄとの電位が同一と考えることができる。したがって、導体面上の端子とその端子に対応する回路基板上の端子との間に回路素子を挿入して回路解析を行なうことは、基準端子とその対端子との間に回路素子を挿入して回路解析を行なうことと等価である。
【００７１】
また、導体面と対端子との距離は１セルなので、回路素子を配置する位置を一意に定めることができる。
【００７２】
さらに、別の具体例を示して説明する。
図６は、図９（Ａ）で示す２次元電磁界解析モデルに対して導体面を生成した、図５とは異なる例を示す図である。
【００７３】
図６に示すように、まず、グランド端子ＧＮＤに対応する導体面５を生成する。なお、導体面５は、回路基板１上の端子に対応する端子６０ａ，６０ｂ，６０ｃ，６０ｄを含む。そして、導体面５から、導体面上で基準端子に対応する端子６０ｄ以外の端子が接する導体セルを削除する。このようにして生成された導体面７を、回路基板１に対して垂直方向に１セルずらして配置する。さらに、導体面７上において回路基板上の端子に対応する位置を定めるため、回路基板上の端子とその端子に対応する導体面上の端子とを導体６２ａ，６２ｂ，６２ｃ，６２ｄで接続する。そして、端子６０ａ，６０ｂ，６０ｃと導体面７との間に解析方法に応じた回路素子を挿入する。なお、図６では、電流源６１ａ，６１ｂ，６１ｃを挿入して、電流源法にて回路解析を行なう例を示している。
【００７４】
図５の説明と同様に、このように導体面を生成すれば、導体面はグランド端子ＧＮＤと、導体面上の端子は回路基板上の対応する端子と電位が同一と考えることができる。したがって、導体面５上の端子と導体面との間に回路素子を挿入して回路解析を行なうことは、基準端子とその対端子との間に回路素子を挿入して回路解析を行なうことと等価である。
【００７５】
また、導体面と対端子に対応する導体面上の端子（図６では、端子６０ａ，６０ｂ，６０ｃ）との距離は１セルなので、回路素子を配置する位置を一意に定めることができる。
【００７６】
図５で示したモデル作成方法は、基準端子に対応する導体面を回路基板の上または下に配置すればよいので基準端子が２個以下の場合に有効である。しかし、基準端子が３個以上の場合は、導体面を配置できない。
【００７７】
一方、図６で示したモデル作成方法は、導体面５から導体面７を生成したように、基準端子に対応する端子以外の導体面上の端子が接する導体セルを削除した導体面を生成するため、導体面を生成する必要があるような基準端子が３個以上の場合にも適用できる。
【００７８】
（３．  コンピュータ１００への実装）
以上の発明に係る電磁界回路連携解析は、以下の手続きによってコンピュータソフトウェアとして実装できる。
【００７９】
以下、その手続きについてまとめる。
図７は、図４（Ｃ）で示した連携解析の処理の流れを具体的に示したフローチャートである。
【００８０】
図７を参照して、連携解析の処理の流れを説明する。なお、ステップＳ７１００〜Ｓ７１２０は、ＦＤＴＤを実行するプログラム１３６に、ステップＳ７２００〜Ｓ７２１２は、回路解析を実行するプログラム１３７に従った処理である。
【００８１】
また、図４（Ｂ）のステップＳ４００はステップＳ７１００〜Ｓ７１０２に、ステップＳ４０２はステップＳ７１０４〜Ｓ７１０６に、ステップＳ４０４はステップＳ７２００〜Ｓ７２１２に、ステップＳ４０６はステップＳ７１０８〜Ｓ７１２０に対応している。
【００８２】
電磁界解析の処理の流れについて説明する。
まず、ＣＰＵ１２０は、ハードディスク１２４に格納されている設計データ１３４、解析対象モデル１３５から解析に必要なデータを読み込む（ステップＳ７１００）。ここで読み込むデータとは、たとえば、格子セルの寸法、ＦＤＴＤ解析のタイムステップ、回路解析のタイムステップ、解析時間、解析領域内の電界、磁界の初期値、回路素子の電流、電圧の初期値、解析領域内に配置されている誘電体、導体の座標値、回路素子のネットリスト、最大解析時刻Ｔｍａｘである。
【００８３】
さらに、ＣＰＵ１２０は、解析時刻ｔをゼロにし、メモリ１２２に解析条件の解析領域サイズ、セルサイズ分の記憶領域を確保し、配置されている導体、誘電体情報をもとに解析領域セルの係数項計算を行なう（ステップＳ７１０１）。また、所定の電界、磁界初期値をもとに、電界、磁界値の設定を行なう。この際、（２．２）で述べた方法により回路モデルを作成する。詳細については後述する。
【００８４】
続いて、ＣＰＵ１２０は、解析領域セルの全磁界Ｈを計算し、更新する（ステップＳ７１０２）。ステップＳ７１０２で更新した磁界をもとに、ＣＰＵ１２０は、回路素子を含むセル（以下、回路セルとする）の近傍の磁界Ｈを以下のアンペアの式（５）で電流値Ｉに変換する（ステップＳ７１０４）。
【００８５】
【数４】
2008059153.tif 000006
【００８６】
ここで、ＣＰＵ１２０は、この電流値Ｉを回路解析のネットリストに付加する電流源値とする。
【００８７】
ＣＰＵ１２０は、ステップＳ７１０４の電流源値を回路解析に与える（ステップＳ７１０６）。電流源値を受け取った回路解析の処理の流れは後述する。
【００８８】
ステップＳ７１０８では、ＣＰＵ１２０は、現在の解析時刻ｔをＦＤＴＤタイムステップの半分進め、解析領域の全電界Ｅを計算し、更新する（ステップＳ７１１０）。
【００８９】
次いで、ＣＰＵ１２０は、回路解析で計算された電圧を受け取る（ステップＳ７１１２）。なお、まだ計算されていなければ、計算されるまで処理を中断する。
【００９０】
ステップＳ７１１４では、ＣＰＵ１２０は、回路解析から受け取った電圧値を以下の式（６）により、回路セルの電界値に変換する。
【００９１】
【数５】
2008059153.tif 000007
【００９２】
ΔｙはＦＤＴＤセルのＹ方向の長さである。なお、ここでは回路素子がＹ方向に配置されているとしたが、任意方向に配置することができる。
【００９３】
そして、ＣＰＵ１２０は、ステップＳ７１１４で求めた電圧値を電磁界解析領域の回路素子を挿入した場所の電界値とする（ステップＳ７１１６）。
【００９４】
ステップＳ７１１８で、ＣＰＵ１２０は、現在の解析時刻ｔをＦＤＴＤのタイムステップの半分進める。また、解析時刻ｔのときの解析領域の電界をハードディスク１２４内の電界値記憶領域１３８に、磁界情報をハードディスク１２４内の磁界値記憶領域１３９に格納する。
【００９５】
ステップＳ７１２０では、ＣＰＵ１２０は、現在の解析時刻ｔと最大解析時刻Ｔｍａｘの比較を行なう。解析時刻ｔのほうが最大解析時刻Ｔｍａｘより小さければ（ステップＳ１２０にて、Ｎｏ）、ステップＳ７１０２に戻る。そうでなければ（ステップＳ７１２０にて、Ｙｅｓ）、解析に使用したメモリ１２２の記憶領域の開放を行ない、計算を終了する。
【００９６】
次に、回路解析の処理の流れについて説明する。
まず、ＣＰＵ１２０は、解析時刻をゼロに設定する。そして、所定のネットリストをもとに、メモリ１２２に記憶領域を確保し、素子の結線情報をもとに電流源法による電流源とキャパシタを追加した回路行列を生成する（ステップＳ７２００）。
【００９７】
ステップＳ７２０２では、ＣＰＵ１２０は、電磁界解析から電流源値を受け取る。なお、電流源値を受け取るまでは処理を中断する。
【００９８】
次いで、ＣＰＵ１２０は、電流源値を、ステップＳ７２０２で受け取った電流源値に更新し（ステップＳ７２０４）、解析時刻がΔｔ(ｎ−１／２)からΔｔ(ｎ＋１／２)までの回路解析を行ない、電圧を求める（ステップＳ７２０６）。
【００９９】
さらに、ＣＰＵ１２０は、時刻Δｔ(ｎ＋１／２)での電圧値を電磁界解析に与える（ステップＳ７２０８）。ただし、回路解析の対象が相互インダクタンスであった場合は電圧差値を与える。また、ＣＰＵ１２０は、ハードディスク１２４に、時刻Δｔ(ｎ＋１／２)での電流、電圧値を格納する。
【０１００】
ステップＳ７２１０では、ＣＰＵ１２０は、現在の解析時刻ｔを回路解析タイムステップ分進め、ハードディスク１２４に、解析時刻ｔと回路素子端子間の電圧または電圧差を格納する。
【０１０１】
そして、ＣＰＵ１２０は、現在の解析時刻ｔと最大解析時刻Ｔｍａｘの比較を行なう（ステップＳ７２１２）。解析時刻ｔのほうが最大解析時刻Ｔｍａｘより小さければ（ステップＳ７２１２にて、Ｎｏ）、ステップＳ７２０２に戻る。そうでなければ（ステップＳ７２１２にて、Ｙｅｓ）、解析に使用したメモリ１２２の記憶領域の開放を行ない、計算を終了する。
【０１０２】
以上のようにして、本発明では（２．２）で述べたモデル作成方法を用いた電磁界回路連携解析を行なう。
【０１０３】
なお、以上の説明では、解析処理が最大解析時刻を越えることを条件として終了するものとして説明したが、解析処理の終了条件としては、他の条件、たとえば、電界および磁界が定常状態となってから所定時間経過した後との条件が満たされるか等を用いることもできる。
【０１０４】
また、電磁界解析や回路解析は、上述のように、ＣＰＵ１２０がＦＤＴＤを実行するプログラム１３６や回路解析を実行するプログラム１３７に従って行なうが、通信インターフェイス１２８経由で接続される複数個のＣＰＵに実行させ、その結果をコンピュータ１００を介してやりとりさせるようにしてもよい。また、電磁界解析や回路解析は、単一のＣＰＵを用いて解析してもよいが、解析領域を複数の領域に分割して複数個のＣＰＵを用いて解析してもよい。
【０１０５】
次に、ステップＳ７２００で行なう回路モデル作成処理について説明する。
図８は、モデル作成処理の流れを示したフローチャートである。
【０１０６】
図８を参照して、モデル作成方法について説明する。
まず、ステップＳ８００において、ＣＰＵ１２０は、設計データ１３４、解析対象モデル１３５から解析に必要なデータを読み込み、各種設定を行なう。具体的には、設計データ１３４から電磁界解析に用いるメッシュサイズや、ＣＡＤデータの座標系において、解析対象となる回路素子の存在している領域を示す形状座標と回路端子が存在している位置を示す端子座標を読み込む。また、解析対象モデル１３５から解析対象回路の解析種別情報（電流源法、電圧源法、ブラックボックス法等）を取得し、各解析方法に従った設定を行なう。
【０１０７】
次いで、ステップＳ８０２において、ＣＰＵ１２０は、解析条件として与えられているメッシュサイズを用いて、回路基板の形状をメッシュに分割する。メッシュに分割する際、メッシュサイズは有限であるため、メッシュ頂点に必ずしも全端子の中心が存在しない場合がある。このような場合において、端子のメッシュ座標決定の一例として、端子座標からもっとも近いメッシュ頂点座標を端子のメッシュ座標としてもよい。
【０１０８】
そして、ステップＳ８０４において、ＣＰＵ１２０は、導体面を生成する端子の選択を行なう。ここで、設計データ１３４に基づき、基準端子として使われている端子を選択してもよいし、ステップＳ８０２におけるメッシュ分割により対端子と２セル以上離れた基準端子を選択してもよい。基準端子に対応する導体面を生成することにより、導体面を基準電位の面として扱うことができる。
【０１０９】
続いて、ステップＳ８０６において、ＣＰＵ１２０は、上述の（２．２）で説明したような導体面を生成し、回路基板と垂直方向に１セル分ずらして配置したとして、ステップＳ８０４で選択された端子から導体面に対し、回路基板と垂直方向に１セル分導体を伸ばす。これにより、選択された端子と導体面が接続される。選択した端子の数によって、どのような導体面を生成するかを予め設定しておいてもよい。また、生成した導体面に対応する基準端子を導体で接続する。なお、図６で示した導体面７のような導体面を生成する場合は、回路基板上の端子から導体面が配置される側へ垂直方向に１セル分導体が伸ばされたとする。
【０１１０】
最後に、ステップＳ８０８において、ＣＰＵ１２０は、端子間に解析種別による回路素子を挿入して端子間を接続する。
【０１１１】
以上の操作により、回路モデルを作成する。なお、本実施例では電流源法によるモデル化を扱ったが、ブラックボックス法などの他の対端子を必要とする回路解析手法でも同様に扱うことができる。また、電流源法による電磁界解析と回路解析の連携処理の流れは（２．１）で説明した通りである。
【０１１２】
以上で説明したように、本発明によれば、設計データから電磁界解析に必要な回路モデルを一意的に作成できる。これにより、モデル作成時間を短縮することができる。したがって、効率的に電磁界回路連携解析を行なうことができる。
【０１１３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１１４】
【図１】本発明のモデル作成方法を用いた、電磁界回路連携解析プログラムを実行するコンピュータ１００の一例を示す概念図である。
【図２】コンピュータ１００の構成をブロック図形式で示す図である。
【図３】ＣＰＵ１２０の機能的構成を示す機能ブロック図である。
【図４】電流源法による連携解析の模式図である。
【図５】図９（Ａ）で示す２次元電磁界解析モデルに対して導体面を生成した例を示す図である。
【図６】図９（Ａ）で示す２次元電磁界解析モデルに対して導体面を生成した、図５とは異なる例を示す図である。
【図７】図４（Ｃ）で示した連携解析の処理の流れを具体的に示したフローチャートである。
【図８】モデル作成処理の流れを示したフローチャートである。
【図９】電流源法によるモデルの例を示す図である。
【符号の説明】
【０１１５】
１  回路基板、３，７  導体面、３０  モデル作成部、３２  電磁界回路連携解析実行部、４２，９２  電流源、４４  コンデンサ、４６  回路網、１００  コンピュータ、１０２  コンピュータ本体、１０４  ディスプレイ、１０６  ＦＤドライブ、１０８  光ディスクドライブ、１１０  キーボード、１１２  マウス、１１６  ＦＤ、１１８  ＣＤ−ＲＯＭ、１２０  ＣＰＵ、１２２  メモリ、１２４  ハードディスク、１２８  通信インターフェイス、１３４  設計データ、１３５  解析対象モデル、１３６  ＦＤＴＤを実行するプログラム、１３７  回路解析を実行するプログラム、１３８  電界値記憶領域、１３９  磁界値記憶領域。
【図１】
2008059153.tif 000008
【図２】
2008059153.tif 000009
【図３】
2008059153.tif 000010
【図４】
2008059153.tif 000011
【図５】
2008059153.tif 000012
【図６】
2008059153.tif 000013
【図７】
2008059153.tif 000014
【図８】
2008059153.tif 000015
【図９】
2008059153.tif 000016