(57)【要約】      （修正有）【課題】  ストレージノード電極底面のＨＳＧシリコンと側面のＨＳＧシリコンとによる閉塞を防止し、キャパシタ絶縁膜の膜厚を均一とし、キャパシタ絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法を提供する。【解決手段】  コンケイブ型キャパシタの下部電極底面を、ドープトポリシリからなるコンタクトパッド構造２１とする。そのために下部電極の底面はＨＳＧ化されないで、下部電極側面のみがＨＳＧ化１４される。底面はＨＳＧ化されないことから、キャパシタ絶縁膜の膜厚を均一にでき、キャパシタリーク電流を防止できる。【選択図】    図１４
2008021698.tif 000002
【特許請求の範囲】
【請求項１】
コンケイブ型キャパシタを備えた半導体装置において、下部電極の側面はＨＳＧシリコンを有し、下部電極の底面はＨＳＧシリコンを有しないことを特徴とする半導体装置。
【請求項２】
前記下部電極の底面は、コンタクトプラグ及び層間絶縁膜上に設けられたコンタクトパッドにより形成されたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記下部電極の底面は、前記コンタクトパッドよりも小さく、前記コンタクトパッド内に収まるように形成されたことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記コンタクトパッドは、拡散層に接続されたコンタクトプラグに接続され、前記コンタクトプラグと同一の導電膜により形成されたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記コンタクトパッドは、ドープトポリシリコンにより形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体基板上に第１の層間絶縁膜を形成し、前記第１の層間絶縁膜にコンタクトホールを開口する工程と、前記コンタクトホールを充填するように導電膜を成膜し、コンタクトプラグとコンタクトパッドを形成する工程と、第２の層間絶縁膜を成膜し、前記コンタクトパッドに到達するストレージノードホールを開口する工程と、キャパシタ下部電極として少なくともノンドープトアモルファスシリコンを含む層を成膜し、ドライエッチバックすることで下部電極を形成する工程と、前記ノンドープトアモルファスシリコンの表面に核付け、ＨＳＧ処理を行う工程と、キャパシタ絶縁膜及びキャパシタ上部電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記キャパシタ下部電極として、さらにドープトポリシリコンを前記ノンドープトアモルファスシリコンの下層として成膜したことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記キャパシタ下部電極を形成する工程のドライエッチバックにおいては、前記ストレージノードホール底面の前記ドープトポリシリコンとノンドープトアモルファスシリコンとをエッチング除去し、前記コンタクトパッドの表面の一部を露出させることを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にコンケイブ型キャパシタを備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
最近の半導体装置に対しては、ますます大規模化が要求され、ＤＲＡＭ（Dynamic Random Access Memory）においては、１Ｇｂｉｔの大容量メモリが実用化されている。ＤＲＡＭメモリセルは、通常１つのトランジスタと１つのキャパシタから構成されている。そのキャパシタに蓄えられた電荷量を記憶情報とし、トランジスタにより電荷のやり取りを行っている。キャパシタはトランジスタの拡散層電極に接続されたストレージノード電極（下部電極）と、共通接続された基準電位電極（上部電極）との２つの電極を有し、その電極間にキャパシタ絶縁膜を備えている。
【０００３】
大容量メモリにおけるメモリセルの寸法縮小に伴い、キャパシタ部分の占有面積も縮小される。ところがＤＲＡＭにおいては、キャパシタの電荷量を記憶情報とすることから安定したメモリ動作のためには、一定値以上の容量値が必要となる。縮小されたメモリセルにおいて、一定値以上の容量値を確保する方法としては、キャパシタ絶縁膜（誘電膜）の薄膜化、キャパシタ絶縁膜として高誘電率膜の適用、キャパシタ電極表面積の増加等が考えられる。基本的には誘電膜の厚さを薄くするか、キャパシタ電極の表面積を大きくするか、の２通りの方法がある。誘電膜の厚さを薄くする方法としては、従来の誘電膜のより一層の薄膜化、あるいは高誘電率の新材料を適用することである。例えばシリコン酸化膜（SiO２）やシリコン窒化膜（Si3N4）より高誘電体絶縁膜である五酸化タンタル（Ta2O5）等が採用されている。
【０００４】
また電極表面積の増加の方法として、２つの方法が考えられる。１つはキャパシタの表面積を増加させるために、電極を形成するコンケイブ形状を高アスペクト化する方法がある。もう１つの方法は、粗いシリコン膜もしくは半球状の粒子が突出したＨＳＧ（Hemi-Spherical Grain）シリコン膜を使用することである。電極表面を凹凸にすることで、表面積を約２倍に増加させることができる。これらを組み合わせ高アスペクト比のコンケイブ、電極表面のＨＳＧ化、さらに高誘電率膜を適用することで、目標となる容量値を確保している。
【０００５】
ＨＳＧシリコン膜を形成する方法は、キャパシタの下部電極としてアモルファスシリコン膜を形成する。形成したアモルファスシリコン膜に、ＳｉＨ４（モノシラン）あるいはＳｉ２Ｈ６（ジシラン）雰囲気中で熱処理することにより核付けを行う。さらに高真空状態で熱処理を施す事でＨＳＧ化する。熱処理により、先に核付けしたシリコン原子を中心とした結晶化の遷移中に、シリコン原子がマイグレーションを起こし、半球状の結晶粒として成長させるものである。
【０００６】
このとき、アモルファスシリコン中に不純物としてたとえばＰ（リン）を多く含むと、このシリコン原子のマイグレーションを阻害するため、十分な成長を起こさない。そこで、一般的に１〜２Ｅ２０atoms・cm-3程度あるいはそれ以下の不純物濃度の状態で、ＨＳＧ処理を施し、ＨＳＧ化を促進させる。その後、電気的に不純物濃度が不足している場合、改めてたとえばＰＨ３（ホスフィン）雰囲気中で熱処理を行う事により、Ｐをシリコン膜中に導入し、不純物濃度を高くするといった方法を用いる。
【０００７】
ＨＳＧシリコン膜を用いたＤＲＡＭメモリセルについては下記特許文献がある。特許文献１及び特許文献２には王冠型のキャパシタに関する製造方法が開示されている。特許文献１（特開平１１−２１４６６１）では、第１の非晶質シリコン膜と第２のドープト非晶質シリコン膜と第３の非晶質シリコン膜とを形成することで、ＨＳＧシリコンのサイズを均一化するとともに、ＨＳＧシリコン膜の空乏化を防止している。特許文献２（特開平１１−１４５４１９）では、ストレージ電極をエッチングにより形成するときにエンドポイントマーカ層により、エッチング深さを制御している。これらの特許文献は、王冠型のキャパシタであり構造が異なることから、本願の問題に対する認識がない。本願の構造や製造方法に関する示唆は、記載されていない。
【０００８】
【特許文献１】特開平１１−２１４６６１号公報
【特許文献２】特開平１１−１４５４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＤＲＡＭ大容量化の進展にともない、メモリセルサイズは縮小、微細化されている。微細化されたメモリセルのキャパシタ容量値を確保するために、キャパシタ電極の表面にＨＳＧ処理を行い、表面積を増加させている。しかしメモリセルがより微細化されることで、ＨＳＧ処理において、新しい問題が顕在化している。この問題を図１〜７を参照して説明する。図１〜７に、主要工程におけるコンケイブ型キャパシタの断面図を示す。
【００１０】
図１に示すように、半導体基板上にコンタクト層間絶縁膜1を成膜する。この半導体基板には図示していないが、トランジスタや拡散層が形成されている。その後フォトレジストを用いコンタクトパターンをパターニングし、ドライエッチングによりコンタクトホールＣ１を形成する。次に、コンタクトホールＣ１にプラグ材料となるドープトポリシリコン膜を埋め込む。ドライエッチバックあるいはＣＭＰ（Chemical Mechanical Polish）を行い、コンタクトプラグ１１を形成する(図２)。コンタクトプラグ１１は図示していないセルトランジスタの拡散層に接続している。
【００１１】
次に、シリンダー層間絶縁膜２を成膜し、フォトレジストを用いパターニングし、ドライエッチングによりストレージノードホールＣ２を形成する(図３)。ストレージノードホールＣ２はコンケイブ形状であり、そのアスペクト比は大きく、その底面におけるサイズは上面の開口部に比較して小さくなっている。次に、キャパシタの下部電極となるドープトポリシリコン膜１２とノンドープトアモルファスシリコン膜１３を成膜する(図４)。このキャパシタの下部電極は、ＤＲＡＭメモリセルにおいては、ストレージノード電極となる。
【００１２】
次に、ストレージノードホールＣ２にフォトレジストを埋め込む。ドライエッチバックによりフォトレジストで被覆されていないシリンダー層間絶縁膜２表面のドープトポリシリコン膜１２とノンドープトアモルファスシリコン膜１３をエッチング除去する。それぞれのストレージノード電極は絶縁、分離される。ストレージノード電極は、シリンダー層間絶縁膜２中のストレージノードホールＣ２内側のみに形成される (図５)。このようにキャパシタの電極がシリンダー層間絶縁膜２中に凹状に形成されることから、これらのキャパシタはコンケイブ型キャパシタ、あるいはシリンダー型キャパシタと呼ばれる。
【００１３】
次に、キャパシタ容量値を増大するために、ノンドープトアモルファスシリコン膜１３をＨＳＧ化し、ＨＳＧシリコン膜１４を形成する(図６)。この時、更にＨＳＧシリコンの粒子１４の粒径を大きくすると、○で囲んだように底面のＨＳＧシリコンの粒子と、側面のＨＳＧシリコンの粒子とが接触してしまう。この接触により底面付近の空間は閉塞されることになる(図７)。以下の説明においては、ＨＳＧシリコンの粒子を単にＨＳＧシリコンと呼称する。
【００１４】
このＨＳＧシリコンによる底面近くの空間における閉塞は、ストレージノード電極底面のサイズが小さいほど、発生しやすい。このようにＨＳＧシリコンが接触すると、電極表面の面積が減少し、キャパシタ容量値の増加が制限されてしまう。さらに、閉塞した部分においては成膜ガスの供給が不足し、キャパシタ絶縁膜の成膜が不均一となり、局所的に膜厚が薄い箇所が生じる。その結果キャパシタ絶縁膜の膜厚が薄い箇所において、キャパシタリーク電流が生じてしまうという問題がある。
【００１５】
本願の課題は、コンケイブ型キャパシタのストレージノード電極において、底面のＨＳＧシリコンと側面のＨＳＧシリコンとの接触によるキャパシタリーク電流の発生を防止することである。本願の発明によればストレージノード電極底面のＨＳＧシリコンと側面のＨＳＧシリコンとによる閉塞を防止し、キャパシタ絶縁膜の膜厚を均一とし、キャパシタ絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本願は上記した課題を解決するために、基本的には下記に記載される技術を採用するものである。またその技術要旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１７】
本発明の半導体装置は、コンケイブ型キャパシタを備え、下部電極の側面はＨＳＧシリコンを有し、下部電極の底面はＨＳＧシリコンを有しないことを特徴とする。
【００１８】
本発明の半導体装置の前記下部電極の底面は、コンタクトプラグ及び層間絶縁膜上に設けられたコンタクトパッドにより形成されたことを特徴とする。
【００１９】
本発明の半導体装置の前記下部電極の底面は、前記コンタクトパッドよりも小さく、前記コンタクトパッド内に収まるように形成されたことを特徴とする。
【００２０】
本発明の半導体装置の前記コンタクトパッドは、拡散層に接続されたコンタクトプラグに接続され、前記コンタクトプラグと同一の導電膜により形成されたことを特徴とする。
【００２１】
本発明の半導体装置の前記コンタクトパッドは、ドープトポリシリコンにより形成されたことを特徴とする。
【００２２】
本発明の半導体装置の製造方法は、半導体基板上に第１の層間絶縁膜を形成し、前記第１の層間絶縁膜にコンタクトホールを開口する工程と、前記コンタクトホールを充填するように導電膜を成膜し、コンタクトプラグとコンタクトパッドを形成する工程と、第２の層間絶縁膜を成膜し、前記コンタクトパッドに到達するストレージノードホールを開口する工程と、キャパシタ下部電極として少なくともノンドープトアモルファスシリコンを含む層を成膜し、ドライエッチバックすることで下部電極を形成する工程と、前記ノンドープトアモルファスシリコンの表面に核付け、ＨＳＧ処理を行う工程と、キャパシタ絶縁膜及びキャパシタ上部電極を形成する工程と、を含むことを特徴とする。
【００２３】
本発明の半導体装置の製造方法においては、前記キャパシタ下部電極として、さらにドープトポリシリコンを前記ノンドープトアモルファスシリコンの下層として成膜したことを特徴とする。
【００２４】
本発明の半導体装置の製造方法の前記キャパシタ下部電極を形成する工程のドライエッチバックにおいては、前記ストレージノードホール底面の前記ドープトポリシリコンとノンドープトアモルファスシリコンとをエッチング除去し、前記コンタクトパッドの表面の一部を露出させることを特徴とする。
【発明の効果】
【００２５】
本願発明の半導体装置の製造方法においては、コンケイブ型キャパシタのストレージノード電極底面にはＨＳＧシリコンを成長させない。そのため底面ＨＳＧシリコンと側面ＨＳＧシリコンの接触、閉塞は発生しない。ＨＳＧシリコンによる閉塞を無くすことでキャパシタ絶縁膜の膜厚を均一とし、キャパシタ絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法が得られる。
【発明を実施するための最良の形態】
【００２６】
本発明の半導体装置及びその製造方法について、図を参照して説明する。
【実施例１】
【００２７】
実施例１について図８〜図１４を用いて説明する。図８〜図１４には本実施例の主たる工程におけるコンケイブ型キャパシタ断面図を示す。
【００２８】
図８に示すようにコンタクト層間絶縁膜1に、コンタクトホールを形成する。コンタクトホールにパッド材料となるドープトポリシリコン膜の導電体を埋め込む。ＣＭＰにより導電体を平坦化し、フォトレジストを用いコンタクトパッドをパターニングする。ドライエッチングによりコンタクトパッド２１を形成する。コンタクトパッド２１は、セルトランジスタの拡散層（不図示）と導通するコンタクトプラグ部とコンタクト層間絶縁膜1 上面のコンタクトパッド部とを有する。コンタクトパッド２１のコンタクトパッド部は、コンタクトプラグ部を完全に覆うように形成する (図９)。
【００２９】
次に、シリンダー層間絶縁膜２を成膜し、フォトレジストを用いストレージノードを形成する領域をパターニングする。ドライエッチングによりシリンダー層間絶縁膜２中にコンケイブ形状のストレージノードホールＣ２を形成する(図１０)。ストレージノードホールＣ２の底面の大きさは、コンタクトパッド２１の大きさに比べ小さくし、ストレージノードホールＣ２の底面はコンタクトパッド２１内に収まるように形成する。そのためストレージノードホールＣ２の中心位置は、コンタクトパッド２１の中心位置とほぼ一致する位置に形成することが好ましい。次に、ストレージノード電極となるドープトポリシリコン膜１２と、ノンドープトアモルファスシリコン膜１３を成膜する(図１１)。
【００３０】
次に、ドープトポリシリコン膜１２とノンドープトアモルファスシリコン膜１３を異方性のドライエッチバックによりエッチングし、それぞれのストレージノード電極として分離する。このときシリンダー層間絶縁膜２の上表面と、コンタクトパッド２１の表面のドープトポリシリコン膜１２とノンドープトアモルファスシリコン膜１３がエッチングされる。ドープトポリシリコン膜１２とノンドープトアモルファスシリコン膜１３は、ストレージノードホールＣ２の側面のみに残存することになる。コンケイブ型ストレージノード電極の底面はコンタクトパッド２１、側面はドープトポリシリコン膜１２とノンドープトアモルファスシリコン膜１３となる(図１２)。
【００３１】
次に、キャパシタ容量値を増大するために、ノンドープトアモルファスシリコン膜１３をＨＳＧ化する。この時、ストレージノード電極底面はパッド材であるドープトポリシリコンであるため、底面にはＨＳＧシリコンは成長しない。ストレージノードホールＣ２の側面にあるノンドープトアモルファスシリコン膜１３のみが、選択的にＨＳＧ化され、ＨＳＧシリコン１４となる (図１３)。このとき、キャパシタ容量値を増大させるために、更なるＨＳＧシリコンを大きくしても、ストレージノード電極底面にはＨＳＧシリコンが成長しないことから、ＨＳＧシリコンによる閉塞を起さない。従ってＨＳＧシリコンによる閉塞を起すことなく、ＨＳＧシリコンの粒径を大きくすることができる。大きなＨＳＧシリコンとすることでキャパシタ電極の表面積を増加させることができる(図１４)。
【００３２】
ストレージノード電極が形成された後、キャパシタ絶縁膜を形成する。このときＨＳＧシリコンによる閉塞がないことから、キャパシタ絶縁膜を成膜するガスは均等に導入できる。均一な膜厚のキャパシタ絶縁膜を成膜できる。さらにストレージノード電極に対向する対向電極として導電膜を成膜し、パターニングすることで形成する。この対向電極は、ＤＲＡＭのメモリセルの基準電位に接続される。本発明のキャパシタは、メモリセルのセルトランジスタの拡散層に接続されたストレージノード電極と、基準電位に接続された対向電極との間に形成されることになる。
【００３３】
本発明のキャパシタは、シリンダー層間絶縁膜中に電極となるホールを開口する。そのホール内にストレージノード電極（下部電極）、キャパシタ絶縁膜、他方の対向電極（上部電極）を形成する。上記の説明ではＤＲＡＭメモリセルを例としたが、特にＤＲＡＭに限定されるものではない。例えば、上記説明におけるストレージノード電極を下部電極とし、対向電極を上部電極とした汎用的なキャパシタに適用できることは勿論である。
【００３４】
上記したようにコンケイブ型キャパシタの下部電極の底面は、ドープトポリシリからなるコンタクトパッド構造とする。そのために下部電極の底面はＨＳＧ化されないで、下部電極の側面のみがＨＳＧ化される。下部電極の底面はＨＳＧ化されないことから、キャパシタ絶縁膜の膜厚を均一にでき、キャパシタリーク電流を防止できる。キャパシタ絶縁膜厚バラツキがない高信頼性のキャパシタ絶縁膜により信頼性の高い半導体装置、及び半導体装置の製造方法が得られる。
【００３５】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更して実施することが可能であり、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００３６】
【図１】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図２】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図３】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図４】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図５】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図６】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図７】従来の主要工程におけるコンケイブ型キャパシタ断面図である。
【図８】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【図９】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【図１０】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【図１１】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【図１２】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【図１３】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【図１４】本発明の主要工程におけるコンケイブ型キャパシタ断面図である。
【符号の説明】
【００３７】
１    コンタクト層間絶縁膜
２    シリンダー層間絶縁膜
１１    コンタクトプラグ
１２    ドープトポリシリコン膜
１３    ノンドープトアモルファスシリコン膜
１４    ＨＳＧシリコン（膜）
２１    コンタクトパッド
Ｃ１    コンタクトホール
Ｃ２    ストレージノードホール
【図１】
2008021698.tif 000003
【図２】
2008021698.tif 000004
【図３】
2008021698.tif 000005
【図４】
2008021698.tif 000006
【図５】
2008021698.tif 000007
【図６】
2008021698.tif 000008
【図７】
2008021698.tif 000009
【図８】
2008021698.tif 000010
【図９】
2008021698.tif 000011
【図１０】
2008021698.tif 000012
【図１１】
2008021698.tif 000013
【図１２】
2008021698.tif 000014
【図１３】
2008021698.tif 000015
【図１４】
2008021698.tif 000016