(57)【要約】【課題】  ミキサ回路の入力回路において、広い周波数範囲に対して特性の低下がないようにする。【解決手段】  ＭＯＳ−ＦＥＴのドレインおよびソースの一方が受信信号ＳRXの信号源１５Ａの出力端に接続され、他方がバッファアンプの入力端に接続され、ゲートに局部発振信号ＳLOIが供給され、受信信号ＳRXが局部発振信号ＳLOIによりスイッチングされた信号ＳIFIがバッファアンプに供給されるミキサ回路２１Ｉを対象とする。信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとを電圧比較する電圧比較回路１６Ａを設ける。この電圧比較回路１６Ａの比較出力を、信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとが等しくなるように、信号源１５Ａにフィードバックする。【選択図】  図１
2008160672.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ−ＦＥＴのドレインおよびソースの一方が受信信号の信号源の出力端に接続され、
上記ドレインおよびソースの他方がバッファアンプの入力端に接続され、
上記ＭＯＳ−ＦＥＴのゲートに局部発振信号が供給され、
上記受信信号が上記局部発振信号によりスイッチングされた信号が上記バッファアンプに供給されるミキサ回路であって、
上記信号源の出力端の直流電位と、上記バッファアンプの入力端の直流電位とを電圧比較する電圧比較回路を有し、
この電圧比較回路の比較出力を、上記信号源の出力端の直流電位と、上記バッファアンプの入力端の直流電位とが等しくなるように、上記信号源にフィードバックする
ようにしたミキサ回路の入力回路。
【請求項２】
請求項１に記載のミキサ回路の入力回路において、
上記信号源の出力段が、コンプリメンタリ接続されたＭＯＳ−ＦＥＴとされ、
上記電圧比較回路の比較出力により、上記ＭＯＳ−ＦＥＴのゲートにバイアス電圧を供給するバイアス回路が制御される
ようにしたミキサ回路の入力回路。
【請求項３】
請求項２に記載のミキサ回路の入力回路において、
上記信号源が複数個とされ、
これら複数個の信号源の出力端が互いに接続されるとともに、
上記複数個の信号源を選択的に切り換えて上記ミキサ回路に供給する切り換え信号が上記バイアス回路に供給される
ようにしたミキサ回路の入力回路。
【請求項４】
請求項３に記載のミキサ回路の入力回路において、
上記切り換え信号が上記バイアス回路に供給されるときの極性が反転されることにより、上記複数個の信号源を選択的に切り換える
ようにしたミキサ回路の入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ミキサ回路の入力回路に関する。
【背景技術】
【０００２】
スーパーヘテロダイン方式の受信機は、ミキサ回路により受信信号に局部発振信号を乗算して受信信号を中間周波信号に周波数変換をするが、パッシブタイプのミキサ回路として、例えば図６あるいは図７に示すように、ＣＭＯＳ−ＦＥＴを使用したものがある。
【０００３】
すなわち、どちらのミキサ回路も、ＦＥＴによりスイッチング回路１が構成されるとともに、その出力側にバッファアンプ２が接続されたものである。そして、スイッチング回路１において、受信信号が局部発振信号によりスイッチングされ、バッファアンプ２からその受信信号の中間周波信号を含むミキサ出力が取り出されるものである。
【０００４】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開２００５−２４４３９７号公報
【非特許文献１】JSSCC Vol.40,No.5,May 2005“CMOS passive Mixer with low flicker noise for low-power Direct-conversion Receiver”
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、図６のミキサ回路においては、スイッチング回路１の入力端の直流電位と、出力端の直流電位とに差があると（直流オフセットがあると）、その差電位が等価的に直流入力となるので、ノイズが増加したり、歪みが増加したり、あるいはゲートに供給されている局部発振信号と等しい信号成分がバッファアンプ２にリークしたりしてしまう。
【０００６】
このため、図６のミキサ回路においては、受信信号の信号源の出力端の直流電位と、バッファアンプ２の入力端の直流電位とに直流オフセットを生じないようにする必要があるが、スイッチング回路１をＭＯＳ−ＦＥＴにより構成しているので、そのような状態を安定に得ることが困難である。
【０００７】
その点、図７のミキサ回路は、受信信号をコンデンサＣ1、Ｃ2を通じてスイッチング回路１に供給しているので、上記のような直流オフセットを解決できる。しかし、コンデンサＣ1、Ｃ2を使用すると、広帯域の受信機の場合、低い周波数の受信信号を受信するためにコンデンサＣ1、Ｃ2の容量が大きくする必要があり、このとき、大きな面積を必要とするので、寄生容量も大きくなってしまう。すると、受信信号の周波数が高いとき、その寄生容量により受信信号が大きく減衰し、受信感度の低下やＣ／Ｎの低下を招いてしまう。また、受信信号を供給する前段の高周波アンプの負荷が大きくなり、歪みが増加してしまう。
【０００８】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【０００９】
この発明においては、
ＭＯＳ−ＦＥＴのドレインおよびソースの一方が受信信号の信号源の出力端に接続され、
上記ドレインおよびソースの他方がバッファアンプの入力端に接続され、
上記ＭＯＳ−ＦＥＴのゲートに局部発振信号が供給され、
上記受信信号が上記局部発振信号によりスイッチングされた信号が上記バッファアンプに供給されるミキサ回路であって、
上記信号源の出力端の直流電位と、上記バッファアンプの入力端の直流電位とを電圧比較する電圧比較回路を有し、
この電圧比較回路の比較出力を、上記信号源の出力端の直流電位と、上記バッファアンプの入力端の直流電位とが等しくなるように、上記信号源にフィードバックする
ようにしたミキサ回路の入力回路
とするものである。
【発明の効果】
【００１０】
この発明によれば、広い周波数範囲に対して、１チップＩＣ化ができるとともに、ミキサ回路としての特性の低下がない。
【発明を実施するための最良の形態】
【００１１】
〔１〕  受信回路（全体）の例
テレビ放送に使用される搬送周波数（チャンネル）は国によって様々であり、カラー方式にも、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなどがある。さらに、アナログ放送もあれば、デジタル放送もある。
【００１２】
そこで、テレビ放送の受信信号系を、テレビ放送を受信して中間周波信号を出力するフロントエンド回路と、そのフロントエンド回路の出力を処理してカラー映像信号および音声信号を出力するベースバンド処理回路とに分割することが考えられている。つまり、そのようにすることにより、テレビ放送の放送方式の違いに対処するものである。
【００１３】
そこで、まず、この発明を適用できるフロントエンド回路と、ベースバンド処理回路との一例についてそれぞれ説明する。
【００１４】
〔１−１〕  フロントエンド回路の例
図１は、各国のテレビ放送を、その放送形式にかかわらず受信できるフロントエンド回路の一例を示す。この例においては、それぞれの国のテレビ放送で使用されている周波数を、
(A)  46〜147ＭHz（ＶLバンド）
(B) 147〜401ＭHz（ＶHバンド）
(C) 401〜887ＭHz（Ｕバンド）
の３バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにした場合である。
【００１５】
すなわち、図１において、鎖線で囲った部分１０が、そのフロントエンド回路を示し、これは１チップＩＣにＩＣ化されている。また、このＩＣ（フロントエンド回路）１０は、外部接続用の端子ピンＴ11〜Ｔ19を有する。
【００１６】
そして、テレビ放送の放送波信号がアンテナANTにより受信され、その受信信号が、端子ピンＴ11からスイッチ回路１１を通じてアンテナ同調回路１２Ａ〜１２Ｃに選択的に供給される。この場合、アンテナ同調回路１２Ａ〜１２Ｃは、上記(A)〜(C)項の受信バンドにそれぞれ対応するものであり、同調用コンデンサの容量をデジタルデータにより変更して同調周波数を変更し、この結果、目的とする周波数（チャンネル）の受信信号に同調するように構成されている。
【００１７】
そして、これら同調回路１２Ａ〜１２Ｃからの受信信号が、高周波アンプ１３Ａ〜１３Ｃを通じ、さらに、段間同調回路１４Ａ〜１４Ｃを通じてスイッチ回路１５に供給される。このスイッチ回路１５は、スイッチ回路１１と連動して切り換えられるものであり、したがって、スイッチ回路１５からは目的とする受信バンドの受信信号ＳRXが取り出される。そして、この取り出された受信信号ＳRXがミキサ回路１２Ｉ、１２Ｑに供給される。
【００１８】
なお、同調回路１４Ａ〜１４Ｃも同調回路１２Ａ〜１２Ｃと同様に構成されているものであるが、同調回路１４Ａは復同調回路とされている。また、図示はしないが、同調回路１２Ａ〜１４Ｃの同調コンデンサはＩＣ１０に内蔵され、同調コイルはＩＣ１０に外付けとされている。
【００１９】
また、ＶＣＯ３１において、所定の周波数の発振信号が形成される。このＶＣＯ３１は、局部発振信号を形成するためのものであり、ＰＬＬ３０の一部を構成している。すなわち、ＶＣＯ３１の発振信号が可変分周回路３２に供給されて１／Ｎ（Ｎは正の整数）の周波数の信号に分周され、この分周信号が位相比較回路３３に供給される。さらに、外部から端子ピンＴ14を通じて信号形成回路３４にクロック（周波数は１〜２ＭHz程度）が供給されて所定の周波数ｆ34の信号に分周され、この分周信号が位相比較回路３３に基準信号として供給される。
【００２０】
そして、位相比較回路３３の比較出力がループフィルタ３５に供給されて可変分周回路３２の出力信号と、形成回路３４の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がＶＣＯ３１に発振周波数ｆ31の制御電圧として供給される。なお、フィルタ３５には、端子ピンＴ15を通じて平滑用のコンデンサＣ11が外付けされる。
【００２１】
したがって、ＶＣＯ３１の発振周波数ｆ31は、
ｆ31＝Ｎ・ｆ34                                         ・・・ (1)
となるので、システム制御用のマイクロコンピュータ（図示せず）により分周比Ｎを制御すれば、ＶＣＯ３１の発振周波数ｆ31を変更することができる。例えば、周波数ｆ31は、受信バンドおよび受信周波数（受信チャンネル）に対応して1.8〜3.6ＧHzとされる。
【００２２】
そして、このＶＣＯ３１の発振信号が可変分周回路３６に供給されて１／Ｍ（例えば、Ｍ＝２、４、８、16、32）の周波数に分周され、この分周信号が分周回路３７に供給されて1/2の周波数で、かつ、位相が互いに直交する分周信号ＳLOI、ＳLOQに分周され、これら信号ＳLOI、ＳLOQがミキサ回路２１Ｉ、２１Ｑに局部発振信号として供給される。
【００２３】
ここで、
ｆLO：局部発振信号ＳLOI、ＳLOQの周波数
とすれば、
ｆLO＝ｆ31／（２Ｍ）
＝Ｎ・ｆ34／（２Ｍ）
＝ｆ34・Ｎ／（２Ｍ）                               ・・・ (2)
となる。したがって、分周比Ｍ、Ｎを変更することにより、局部発振周波数ｆLOを、所定の周波数ステップで広い範囲にわたって変更することができる。
【００２４】
また、
ＳRX：受信を希望する受信信号
ＳUD：イメージ妨害信号
とし、簡単のため、
ＳRX＝ＥRX・sinωRXｔ
ＥRX：受信信号ＳRXの振幅
ωRX＝２πｆRX
ｆRX：受信信号ＳRXの中心周波数
ＳUD＝ＥUD・sinωUDｔ
ＥUD：イメージ妨害信号ＳUDの振幅
ωUD＝２πｆUD
ｆUD：イメージ妨害信号ＳUDの中心周波数
とする。
【００２５】
さらに、局部発振信号ＳLOI、ＳLOQについて、
ＳLOI＝ＥLO・sinωLOｔ
ＳLOQ＝ＥLO・cosωLOｔ
ＥLO：信号ＳLOI、ＳLOQの振幅
ωLO＝２πｆLO
とする。
【００２６】
ただし、このとき、
ωIF＝２πｆIF
ｆIF：中間周波数。例えば、４〜5.5ＭHz（放送方式により変更する）
とすれば、アッパーヘテロダイン方式の場合には、
ｆRX＝ｆLO−ｆIF
ｆUD＝ｆLO＋ｆIF
である。
【００２７】
したがって、ミキサ回路２１Ｉ、２１Ｑからは、次のような信号ＳIFI、ＳIFQが出力される。すなわち、
ＳIFI＝（ＳRX＋ＳUD）×ＳLOI
＝ＥRX・sinωRXｔ×ＥLO・sinωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・sinωLOｔ
＝α｛cos（ωRX−ωLO）ｔ−cos（ωRX＋ωLO）ｔ｝
＋β｛cos（ωUD−ωLO）ｔ−cos（ωUD＋ωLO）ｔ｝
ＳIFQ＝（ＳRX＋ＳUD）×ＳLOQ
＝ＥRX・sinωRXｔ×ＥLO・cosωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・cosωLOｔ
＝α｛sin（ωRX＋ωLO）ｔ＋sin（ωRX−ωLO）ｔ｝
＋β｛sin（ωUD＋ωLO）ｔ＋sin（ωUD−ωLO）ｔ｝
α＝ＥRX・ＥLO／２
β＝ＥUD・ＥLO／２
の信号ＳIFI、ＳIFQが取り出される。
【００２８】
そして、これら信号ＳIFI、ＳIFQが、映像中間周波信号および音声中間周波信号の占有帯域幅（例えば、６〜８ＭHz）に比べて広帯域のローパスフィルタ２２に供給され、この結果、ローパスフィルタ２２において、和の角周波数（ωRX＋ωLO）、（ωUD＋ωLO）の信号成分（および局部発振信号ＳLOI、ＳLOQ）が除去され、ローパスフィルタ２２からは、
ＳIFI＝α・cos（ωRX−ωLO）ｔ＋β・cos（ωUD−ωLO）ｔ
＝α・cosωIFｔ＋β・cosωIFｔ                    ・・・ (3)
ＳIFQ＝α・sin（ωRX−ωLO）ｔ＋β・sin（ωUD−ωLO）ｔ
＝−α・sinωIFｔ＋β・sinωIFｔ                  ・・・ (4)
が取り出される。
【００２９】
そして、これら信号ＳIFI、ＳIFQが、後述する振幅位相補正回路２３を通じて複素バンドパスフィルタ（ポリフェイズ・バンドパスフィルタ）２４に供給される。この複素バンドパスフィルタ２４は、
(a) バンドパスフィルタの周波数特性を有する。  
(b) 移相特性も有し、信号ＳIFIを値φ（φは任意の値）だけ移相する。  
(c) 同じく、信号ＳIFQを値（φ−90°）だけ移相する。  
(d) 周波数軸上において、零周波数に対して対称の周波数ｆ0と周波数−ｆ0とを中心周波数とする２つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。  
の特性を有するものである。
【００３０】
したがって、複素バンドパスフィルタ２４において、上記(b)、(c)項により信号ＳIFQが信号ＳIFIに対して90°遅相され、
ＳIFI＝α・cosωIFｔ＋β・cosωIFｔ                    ・・・ (5)
ＳIFQ＝−α・sin（ωIFｔ−90°）＋β・sin（ωIFｔ−90°）
＝α・cosωIFｔ−β・cocωIFｔ                    ・・・ (6)
とされる。つまり、信号ＳIFIと、信号ＳIFQとの間では、信号成分α・cosωIFｔは互いに同相であり、信号成分β・cocωIFｔは互いに逆相である。
【００３１】
そして、この信号ＳIFI、ＳIFQがレベル補正用のアンプ２５に供給されて信号ＳIFIと信号ＳIFQとが加算され、レベル補正アンプ２５からは以下のような信号ＳIFが取り出される。
【００３２】
すなわち、
ＳIF＝ＳIFI＋ＳIFQ
＝２α・cosωIFｔ
＝ＥRX・ＥLO・cosωIFｔ                            ・・・ (7)
が取り出される。この取り出された信号ＳIFは、信号ＳRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号ＳIFには、イメージ妨害信号ＳUDは含まれていない。なお、振幅位相補正回路２３は、この(7)式が十分に成立するように、すなわち、イメージ妨害信号ＳUDが最小となるように、信号ＳIFI、ＳIFQの振幅および位相を補正するものである。
【００３３】
さらに、このとき、レベル補正用のアンプ２５において、放送方式の違いにより信号ＳIFI、ＳIFQのレベルが異なっても、後述するＡＧＣ特性（特に、ＡＧＣの開始レベル）などが変化しないように、信号ＳIFのレベルが補正される。
【００３４】
そして、この中間周波信号ＳIFが、ＡＧＣ用の可変利得アンプ２６を通じ、さらに、直流分のカット用およびエリアジング用のバンドパスフィルタ２７を通じて端子ピンＴ12に出力される。
【００３５】
したがって、(2)式にしたがって分周比Ｍ、Ｎを変更すれば、目的とする周波数（チャンネル）を選択することができ、端子ピンＴ12に出力された中間周波信号ＳIFを放送方式に対応して復調すれば、目的とする放送を視聴することができることになる。
【００３６】
〔１−１−１〕  ＡＧＣの例
ＡＧＣ電圧ＶAGCが後述するベースバンド処理回路において形成され、このＡＧＣ電圧ＶAGCが端子ピンＴ16を通じてＡＧＣ用の可変利得アンプ２６にその利得の制御信号として供給される。したがって、これにより通常のＡＧＣが行われる。
【００３７】
また、例えば、目的とする受信信号ＳRXのレベルが大きすぎたり、受信信号ＳRXに大きなレベルの妨害波信号が混在している場合には、上記の通常のＡＧＣでは対応しきれなくなる。そこで、ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがレベル検出回路４１に供給され、ＡＧＣ用アンプ２６においてＡＧＣを行う以前の信号ＳIFI、ＳIFQのレベルが所定値を越えたか否かが検出される。そして、この検出信号と、端子ピンＴ16のＡＧＣ電圧ＶAGCとが加算回路４２に供給され、その加算出力が形成回路４３に供給されて遅延ＡＧＣ電圧が形成され、この遅延ＡＧＣ電圧が高周波アンプ１３Ａ〜１３Ｃに利得の制御信号として供給され、遅延ＡＧＣが行われる。
【００３８】
〔１−１−２〕  テスト用・調整用電圧の例
ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがリニア検波回路４４に供給され、検波および平滑されることにより信号ＳIFI、ＳIFQのレベルを示す直流電圧Ｖ44とされ、この電圧Ｖ44が端子ピンＴ13に出力される。
【００３９】
この端子ピンＴ13に出力された直流電圧Ｖ44は、フロントエンド回路１０のテスト時や調整時などに使用される。例えば、入力信号（受信信号）のレベルを広い周波数範囲にわたってチェックするときに使用することができ、すなわち、狭帯域の中間周波フィルタを通した出力と違い、アンテナ端子ピンＴ11からミキサ回路２１Ｉ、２１Ｑまでの信号ラインについて広帯域の減衰特性を直接チェックすることができる。
【００４０】
また、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃを調整する場合には、入力テスト信号をアンテナ端子ピンＴ11に加え、端子ピンＴ16に供給されるＡＧＣ電圧ＶAGCを所定値に固定すれば、直流電圧Ｖ44の変化からトラッキング調整を行うことができる。
【００４１】
〔１−１−３〕  チャンネルの選択
上述の振幅位相補正回路２３の補正量、複素バンドパスフィルタ２４の中心周波数および通過帯域幅、レベル補正用アンプ２５の利得は、受信するテレビ放送の放送方式に対応する必要があるので、可変とされるとともに、外部から設定できるようにされている。例えば、複素バンドパスフィルタ２４の中心周波数は3.8〜5.5ＭHz、通過帯域は5.7〜８ＭHzの範囲で可変とされている。
【００４２】
そして、組み立て時や工場出荷時などに、これら回路２３〜２５の設定値が、端子ピンＴ18から不揮発性メモリ５１に書き込まれるとともに、バッファメモリ５２にコピーされ、このコピーされた設定値が回路２３〜２５のそれぞれに供給される。
【００４３】
また、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃの同調周波数を微調整するデータも、同様に端子ピンＴ18から不揮発性メモリ５１に書き込まれるとともに、バッファメモリ５２にコピーされ、このコピーされたデータが同調回路１２Ａ〜１４Ｃのそれぞれに供給される。
【００４４】
したがって、回路２３〜２５の特性を、受信するテレビ放送の放送方式に対応したものに設定することができる。なお、不揮発性メモリ５１の設定値は、このＩＣ１０を使用した受信機の電源が投入されたときも、バッファメモリ５２にコピーされ、このコピーされた設定値が回路２３〜２５のそれぞれに供給される。
【００４５】
また、ユーザがチャンネルを選択したときには、そのためのデータが、システム制御用のマイクロコンピュータ（図示せず）から端子ピンＴ19を通じてバッファメモリ５２に供給されていったん保存され、この保存されたデータがスイッチ回路１１、１５、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃ、可変分周回路３２、３６に供給され、目的とするチャンネル（周波数）を含む受信バンドが選択されるとともに、その選択された受信バンドにおいて、目的とするチャンネルが選択される。
【００４６】
〔１−１−４〕  その他
ＩＣ１０には、定電圧回路５３が設けられ、端子ピンＴ17から電源電圧＋ＶCCが供給される。この定電圧回路５３は、ＰＮ接合のバンドギャップを利用して電源電圧＋ＶCCから所定の値の定電圧を形成するものであり、その形成された定電圧はＩＣ１０のそれぞれの回路に供給される。
【００４７】
なお、定電圧回路５３の出力電圧も微調整可能とされ、その設定値が不揮発性メモリ５１に保存され、バッファメモリ５２を通じて定電圧回路５３に供給される。
【００４８】
〔１−１−５〕  まとめ
図１に示すフロントエンド回路１０によれば、(A)〜(C)項に示すように、46〜887ＭHzの周波数帯におけるテレビ放送を受信することができる。そして、そのとき、複素バンドパスフィルタ２４の中心周波数および通過帯域幅が可変とされているの、国内の地上デジタルテレビ放送や地上アナログテレビ放送だけでなく、国外のデジタルテレビ放送やアナログテレビ放送にも対応できる。
【００４９】
〔１−２〕  ベースバンド処理回路の例
図２は、ベースバンド処理回路の一例を示し、これはフロントエンド回路１０から出力される中間周波信号ＳIFを処理してカラー映像信号および音声信号を出力するものである。すなわち、図２において、鎖線で囲った部分６０が、そのベースバンド処理回路を示し、これは１チップＩＣにＩＣ化されている。また、このＩＣ（ベースバンド処理回路）６０は、外部接続用の端子ピンＴ61〜Ｔ67を有する。
【００５０】
そして、フロントエンド回路１０の端子ピンＴ12から出力された中間周波信号ＳIFが、端子ピンＴ61からＡ／Ｄコンバータ回路６１に供給されてデジタル中間周波信号にＡ／Ｄ変換され、このデジタル中間周波信号ＳIFが、フィルタ６２により不要な周波数成分を除去される。
【００５１】
そして、デジタルテレビ放送の受信時には、フィルタ６２からのデジタル中間周波信号ＳIFが復調回路６３に供給されてベースバンドのデジタル信号が復調されて取り出され、この復調出力がエラー訂正回路６４に供給されてエラー訂正されたデータストリームとされ、このデータストリームが端子ピンＴ62に出力される。したがって、この端子ピンＴ62の信号を、その放送方式にしたがってデコードすれば、もとのカラー映像信号および音声信号を得ることができる。
【００５２】
また、アナログテレビ放送の受信時には、フィルタ６２からのデジタル中間周波信号ＳIFが映像中間周波フィルタ７１に供給されてデジタル映像中間周波信号が取り出され、この信号がゴースト除去回路７２においてゴースト成分が除去されてから復調回路７３に供給されてデジタルカラー映像信号が復調される。そして、このデジタ信号がＤ／Ａコンバータ回路７４に供給されてアナログカラー映像信号にＤ／Ａ変換され、このカラー映像信号が端子ピンＴ63に出力される。
【００５３】
さらに、アナログテレビ放送の受信時には、フィルタ６２からのデジタル中間周波信号ＳIFが音声中間周波フィルタ８１に供給されてデジタル音声中間周波信号が取り出され、この信号が復調回路８２に供給されてデジタル音声信号が復調される。そして、このデジタ音声信号がＤ／Ａコンバータ回路８４に供給されて左および右チャンネルの音声信号にＤ／Ａ変換され、これら音声信号が端子ピンＴ64、Ｔ65に出力される。
【００５４】
また、ＡＧＣ電圧形成回路９１においてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCが端子ピンＴ67に出力されてフロントエンド回路１０の端子ピンＴ16に供給され、上記のように通常のＡＧＣおよび遅延ＡＧＣが行われる。
【００５５】
さらに、クロック形成回路９２において、所定の周波数のクロックが形成され、このクロックがベースバンド処理回路６０の各部に供給されるとともに、端子ピンＴ66を通じて、さらに、フロントエンド回路１０の端子ピンＴ14を通じて信号形成回路３４に供給される。
【００５６】
〔２〕  この発明によるミキサ回路の入力回路
〔２−１〕  この発明によるミキサ回路の入力回路のアウトライン
図３は、この発明によるミキサ回路２１Ｉ、２１Ｑの入力回路の一例のアウトラインを示す。なお、この入力回路の具体的な接続例を〔２−２〕において詳述するが、信号系はバランス型に構成されている。
【００５７】
すなわち、同調回路１４Ａ〜１４Ｃの出力端に入力バッファ回路１５Ａ〜１５Ｃが接続され、これら入力バッファ回路１５Ａ〜１５Ｃの出力端が互いに共通に接続されて１対の接続点Ｐ15、Ｐ15とされる。
【００５８】
そして、バッファメモリ５２から受信バンドの切り換え信号ＳBANDが取り出され、このバンド切り換え信号ＳBANDが入力バッファ回路１５Ａ〜１５Ｃの動作の制御信号として供給されることにより、入力バッファ回路１５Ａ〜１５Ｃのうち、目的とするチャンネルを含む受信バンドの入力バッファ回路の動作が許可され、他の受信バンドの入力バッファ回路の動作は禁止される。
【００５９】
したがって、入力バッファ回路１５Ａ〜１５Ｃは、等価的にスイッチ回路１５として動作することになり、目的とするチャンネルの受信信号ＳRXが、共通接続点Ｐ15、Ｐ15にバランス型で出力されることになる。
【００６０】
そして、この共通接続点Ｐ15、Ｐ15に出力された受信信号ＳRXがミキサ回路２１Ｉ、２１Ｑに供給される。このミキサ回路２１Ｉ、２１Ｑは、例えば図６に示すように、スイッチング回路１と、バッファアンプ２とから構成されているものである。そして、ミキサ回路２１Ｉ、２１Ｑには、分周回路３７から局部発振信号ＳLOI、ＳLOQが供給される。また、このとき、ミキサ回路２１Ｉ、２１Ｑには、定電圧回路５３から所定の基準電圧ＶSが供給されている。したがって、ミキサ回路２１Ｉ、２１Ｑからは、信号ＳIFI、ＳIFQが出力される。
【００６１】
さらに、共通接続点Ｐ15、Ｐ15の間に１対の抵抗器Ｒ61、Ｒ62が直列に接続され、その接続中点から受信信号ＳRXに含まれる直流電位ＶRXが取り出される。そして、この直流電位ＶRXが電圧比較回路１６Ａに供給されるとともに、基準電圧ＶSが電圧比較回路１６Ａに供給されて両者は電圧比較され、その比較出力がバッファ回路１７Ａを通じて入力バッファ回路１５Ａに直流電位をフィードバック制御する信号として供給される。
【００６２】
同様に、直流電位ＶRXと、基準電圧ＶSとが電圧比較回路１６Ｂにおいて電圧比較され、その比較出力がバッファ回路１７Ｂを通じて入力バッファ回路１５Ｂに直流電位のフィードバック制御信号として供給される。また、直流電位ＶRXと、基準電圧ＶSとが電圧比較回路１６Ｃにおいて電圧比較され、その比較出力がバッファ回路１７Ｃを通じて入力バッファ回路１５Ｃに直流電位のフィードバック制御信号として供給される。
【００６３】
ただし、このとき、バッファメモリ５２からのバンド切り換え信号ＳBANDが電圧比較回路１６Ａ〜１６Ｃにそれらの動作の制御信号として供給され、電圧比較回路１６Ａ〜１６Ｃのうち、スイッチ回路１１、１５により有効とされている受信バンドに対応した電圧比較回路は動作が許可され、他の電圧比較回路は動作が禁止される。
【００６４】
このような構成によれば、バンド切り換え信号ＳBANDにより例えば入力バッファ回路１５Ａの動作が許可されている場合には、同調回路１４Ａから出力された受信信号ＳRXの直流電位ＶRXと、基準電圧ＶSとが、電圧比較回路１６Ａにおいて比較される。また、このとき、電圧比較回路１６Ｂ、１６Ｃは、動作が禁止されている。この結果、電圧比較回路１６Ａの比較出力がバッファ回路１７Ａを通じて入力バッファ回路１５Ａにフィードバックされ、このフィードバックの結果、同調回路１４Ａから出力される受信信号ＳRXの直流電位ＶRXが基準電圧ＶSに等しくされる。
【００６５】
したがって、ミキサ回路２１Ｉ、２１Ｑにおいては、スイッチング回路１（図６参照）の入力側の直流電位（＝ＶRX）と、出力側の直流電位（＝ＶS）とが等しくなるので、ノイズや歪みの増加を抑えることができ、あるいはゲートに供給されている局部発振信号ＳIFI、ＳIFQがバッファアンプ２にリークすることを防止できる。
【００６６】
また、仮に図７の結合コンデンサＣ1、Ｃ2に相当するコンデンサを必要としても、入力バッファ回路１５Ａ〜１５Ｃごとに必要最小の容量とすることができ、例えば受信信号ＳRXの周波数が高い入力バッファ回路１５Ｃにおいては、結合コンデンサに必要な面積を小さくすることができる。したがって、寄生容量も小さくなるので、受信信号ＳRXの減衰を抑えることができ、受信感度の低下やＣ／Ｎの低下を招いたりしてしまうことがない。また、高周波アンプ１３Ａ〜１３Ｃに影響を与えて歪みを増加させることもない。
【００６７】
〔２−２〕  この発明によるミキサ回路の入力回路の具体例
図４および図５は、この発明によるミキサ回路２１Ｉ、２１Ｑの入力回路の具体的な接続例を示す。図４および図５においては、紙面の都合でその入力回路を分割して示すもので、図４および図５の＃1〜＃8が互いに接続される。なお、この入力回路の信号系も受信信号系と同様、バランス型に構成されている。また、以下においては、ＮチャンネルのＭＯＳ−ＦＥＴもＰチャンネルのＭＯＳ−ＦＥＴも、簡単のため単に「ＦＥＴ」と呼び、必要に応じてＮチャンネルとＰチャンネルとを区別して呼ぶものとする。
【００６８】
図４はスイッチ回路１５の入力バッファ回路１５Ａを主として示すもので、この入力バッファ回路１５Ａは、バランス型の受信信号±ＳRXのうちの一方の受信信号＋ＳRXを扱うバッファ回路１５Ｐと、他方の受信信号−ＳRXを扱うバッファ回路１５Ｍとから構成されている。
【００６９】
そして、同調回路１４Ａからバランス型の受信信号±ＳRXが取り出され、受信信号＋ＳRXが、コンデンサＣ11、Ｃ12を通じてコンプリメンタリー接続されたソースフォロアのＦＥＴ、すなわち、ＮチャンネルＦＥＴ（Ｑ11）およびＰチャンネルのＦＥＴ（Ｑ12）のゲートにそれぞれ供給される。また、そのゲートには、バイアス回路１５１から所定のバイアス電圧が供給される。
【００７０】
このバイアス回路１５１は、抵抗器Ｒ11、Ｒ12、ＰチャンネルのＦＥＴ（Ｑ13）のドレイン・ソース間、ＮチャンネルのＦＥＴ（Ｑ14）のソース・ドレイン間、抵抗器Ｒ13が直列接続されて構成され、この直列回路の抵抗器Ｒ11にバッファメモリ５２から受信バンドの切り換え信号ＳBANDが供給され、その直列回路の抵抗器Ｒ13が、ＰチャンネルのＦＥＴ（Ｑ15）およびＮチャンネルのＦＥＴ（Ｑ16）のソースに共通に接続される。
【００７１】
また、ＦＥＴ（Ｑ15）のドレインが電源ライン＃1に接続され、ＦＥＴ（Ｑ16）のドレインが接地ライン＃4に接続されるとともに、これらＦＥＴ（Ｑ15、Ｑ16）のゲートに、受信バンドの切り換え信号ＳBANDが供給される。なお、ＦＥＴ（Ｑ11、Ｑ12）のソースは、接続点Ｐ15、Ｐ15の一方に接続される。
【００７２】
したがって、ＳBAND＝“Ｈ”レベルの場合には、抵抗器Ｒ11にその“Ｈ”レベルの電圧が供給される。また、ＳBAND＝“Ｈ”レベルなので、ＦＥＴ（Ｑ15）がオフ、ＦＥＴ（Ｑ16）がオンになって、抵抗器Ｒ15に接地ライン＃4の接地レベルが供給される。この結果、バイアス回路１５１（素子Ｒ11〜Ｒ13の直列回路）からＦＥＴ（Ｑ11、Ｑ12）のゲートに適切なバイアス電圧が供給されることになり、ＦＥＴ（Ｑ11、Ｑ12）は能動領域で動作し、それらのソースからは受信信号＋ＳRXが取り出される。
【００７３】
しかし、ＳBAND＝“Ｌ”レベルの場合には、抵抗器Ｒ11にその“Ｌ”レベルの電圧が供給される。また、ＳBAND＝“Ｌ”レベルなので、ＦＥＴ（Ｑ15）がオン、ＦＥＴ（Ｑ16）がオフになって、抵抗器Ｒ15に電源ライン＃1の電圧が供給される。この結果、ＦＥＴ（Ｑ11、Ｑ12）のゲートには、バイアス回路１５１から逆極性のバイアス電圧が供給されることになり、ＦＥＴ（Ｑ11、Ｑ12）は十分にオフとなり、それらのソースからは受信信号＋ＳRXは出力されなくなる。
【００７４】
したがって、バッファ回路１５Ｐは、受信信号＋ＳRXをオンオフすることができるとともに、オンのときには、能動領域で動作している。
【００７５】
また、バッファ回路１５Ｍもバッファ回路１５Ｍとまったく同様に構成されるものであり、したがって、バッファ回路１５Ｍは、受信信号−ＳRXをオンオフすることができるとともに、オンのときには、能動領域で動作している。さらに、入力バッファ回路１５Ｂ、１５Ｃも入力バッファ回路１５Ａと同様に構成される。
【００７６】
したがって、受信バンドの切り換え信号ＳBANDに対応して入力バッファ回路１５Ａ〜１５Ｃのうちのいずれかが有効に動作し、この有効に動作している入力バッファ回路を通じて同調回路１４Ａ〜１４Ｃにより選択された受信信号±ＳRXが、接続点Ｐ15、Ｐ15に取り出される。
【００７７】
そして、接続点Ｐ15、Ｐ15に取り出された受信信号±ＳRXが、図５にも示すように、ミキサ回路２１Ｉ、２１Ｑに供給される。このミキサ回路２１Ｉ、２１Ｑは、図６と同様、１対のスイッチング回路２１１と、１対のバッファアンプ２１２とによりパッシブタイプに構成されているものである。
【００７８】
すなわち、受信信号＋ＳRXが、抵抗器Ｒ21を通じてＮチャンネルのＦＥＴ（Ｑ21、Ｑ22）のドレインに共通に供給され、受信信号−ＳRXが、抵抗器Ｒ22を通じてＮチャンネルのＦＥＴ（Ｑ23、Ｑ24）のドレインに共通に供給されるとともに、ＦＥＴ（Ｑ21、Ｑ23）のソースが互いに接続され、ＦＥＴ（Ｑ22、Ｑ24）のソースが互いに接続される。こうして、スイッチング回路２１１が構成される。
【００７９】
そして、ＦＥＴ（Ｑ21、Ｑ24）のゲートと、ＦＥＴ（Ｑ22、Ｑ23）のゲートとの間に、分周回路３７からバランス型の局部発振信号ＳLOIが供給され、スイッチング回路２１１からはバランス型の信号ＳIFIが取り出される。このスイッチング回路２１１には、バランス型のバッファアンプ２１２が直結され、バッファアンプ２１２からは信号ＳIFIが取り出される。なお、このとき、定電圧回路５３からバッファアンプ２１２に基準電圧ＶSが供給されている。
【００８０】
さらに、ミキサ回路２１Ｑもミキサ回路２１Ｉと同様に構成され、バランス型の信号ＳIFQが取り出される。
【００８１】
そして、スイッチング回路２１１の入力側の直流電位と、出力側の直流電位（＝ＶS）とを等しくするため、〔２−１〕により説明した電圧比較回路１６Ａ〜１６Ｃおよびバッファ回路１７Ａ〜１７Ｃが設けられ、スイッチング回路２１１の入力側の直流電位が、出力側の直流電位に等しくなるように、コモンモードフィードバックの制御が行われる。
【００８２】
すなわち、図５に示すように、ＮチャンネルのＦＥＴ（Ｑ61、Ｑ62）のソースが、ＮチャンネルのＦＥＴ（Ｑ63）のドレインに接続されて差動アンプ１６１が構成され、ＦＥＴ（Ｑ61）のゲートに基準電圧ＶSが供給される。また、接続点Ｐ15、Ｐ15の間に１対の抵抗器Ｒ61、Ｒ62が直列に接続され、その接続中点から受信信号ＳRXに含まれる直流電位ＶRXが取り出され、この直流電位ＶRXがＦＥＴ（Ｑ62）のゲートに供給される。
【００８３】
また、ＦＥＴ（Ｑ61、Ｑ62）のドレインに、ＰチャンネルのＦＥＴ（Ｑ65、Ｑ66）のドレインが接続される。これらＦＥＴ（Ｑ65、Ｑ66）は、電源ライン＃1を基準電位点とし、ＦＥＴ（Ｑ66）を入力側としたカレントミラー回路１６２を構成しているものである。
【００８４】
さらに、図４のＦＥＴ（Ｑ15、Ｑ16）のソースに得られる電圧が、図５に示すように、ＮチャンネルのＦＥＴ（Ｑ68）のゲートに供給される。このＦＥＴ（Ｑ68）はソース接地とされるとともに、そのドレインには定電流源Ｑ67が接続され、さらに、そのドレインがＮチャンネルのＦＥＴ（Ｑ64）のドレインに接続される。このＦＥＴ（Ｑ64）は、ＦＥＴ（Ｑ63）とともに、接地ライン＃4を基準電位点とし、ＦＥＴ（Ｑ64）を入力側としてカレントミラー回路１６３を構成しているものである。
【００８５】
したがって、受信バンドの切り換え信号ＳBANDにより、入力バッファ回路１５Ａが有効（能動状態）とされている場合には、ＦＥＴ（Ｑ15、Ｑ16）のソースは“Ｌ”レベルなので、ＦＥＴ（Ｑ68）はオフであり、この結果、定電流源Ｑ67の出力電流はＦＥＴ（Ｑ64）に供給され、ＦＥＴ（Ｑ63）には、定電流源Ｑ67の出力電流と等しい大きさの定電流が流れる。したがって、ＦＥＴ（Ｑ61、Ｑ62）は差動アンプ１６１として動作するとともに、ＦＥＴ（Ｑ65、Ｑ66）もカレントミラー回路１６２として動作する。
【００８６】
この結果、差動アンプ１６１において、直流電位ＶRX（スイッチング回路２１１の入力側の直流電位）と、基準電圧ＶS（スイッチング回路２１１の出力側の直流電位）とが電圧比較され、その比較出力（エラー電圧）ＶERRがＦＥＴ（Ｑ61、Ｑ65）のドレインから出力される。今の場合、そのエラー電圧ＶERRは、入力バッファ回路１５Ａに起因するものである。また、差動アンプ１６１およびカレントミラー回路１６２は電圧比較回路１６Ａとして動作していることになる。
【００８７】
なお、受信バンドの切り換え信号ＳBANDにより、入力バッファ回路１５Ｂあるいは１５Ｃが有効とされている場合には、ＦＥＴ（Ｑ15、Ｑ16）のソースは“Ｈ”レベルなので、ＦＥＴ（Ｑ68）はオンであり、この結果、定電流源Ｑ67の出力電流はＦＥＴ（Ｑ68）によりバイパスされ、ＦＥＴ（Ｑ63）はオフとなり、差動アンプ１６１およびカレントミラー回路１６２は動作しない。この結果、抵抗器Ｒ61、Ｒ62の接続中点から直流電位ＶRXが出力されたとしても、電圧比較回路１６Ａからは、エラー電圧ＶERRは出力されない。
【００８８】
そして、今の場合、受信バンドの切り換え信号ＳBANDにより、入力バッファ回路１５Ａが有効とされているので、電圧比較回路１６Ａからのエラー電圧ＶERRが、図４に示すように、バッファ回路１７Ａを構成するＮチャンネルのＦＥＴ（Ｑ71、Ｑ72）のゲートに供給されるとともに、それらのソースが定電流源用のＦＥＴ（Ｑ73）のドレインに接続される。そして、ＦＥＴ（Ｑ71）のドレインが、バッファ回路１５Ｐにおけるバイアス回路１５１の抵抗器Ｒ11と抵抗器Ｒ12との接続点に接続され、ＦＥＴ（Ｑ72）のドレインが、バッファ回路１５Ｍにおけるバイアス回路１５１の抵抗器Ｒ11と抵抗器Ｒ12との接続点に接続される。
【００８９】
なお、バッファ回路１７Ａにおいて、コンデンサＣ71および抵抗器Ｒ71は、エラー電圧ＶERRに、受信信号ＳRXの成分が残留していたとき、これを除去するためのものである。また、電圧比較回路１６Ｂ、１６Ｃおよびバッファ回路１７Ｂ、１７Ｃも、電圧比較回路１６Ａおよびバッファ回路１７Ａと同様に構成される。
【００９０】
このような構成によれば、受信バンドの切り換え信号ＳBANDにより、例えば入力バッファ回路１５Ａが有効（能動状態）とされている場合には、上記のように入力バッファ回路１５Ａに起因するエラー電圧ＶERRが電圧比較回路１６Ａから出力され、このエラー電圧ＶERRがＦＥＴ（Ｑ71、Ｑ72）のゲートに供給されるので、そのエラー電圧ＶERRの大きさに対応してバッファ回路１５Ｐの抵抗器Ｒ11、Ｒ12の接続中点の電圧およびバッファ回路１５Ｍの抵抗器Ｒ11、Ｒ12の接続中点の電圧が変化する。
【００９１】
この結果、入力バッファ回路１５ＡのＦＥＴ（Ｑ11、Ｑ12）、（Ｑ11、Ｑ12）の各ソースの直流電位、すなわち、入力バッファ回路１５Ａから出力される受信信号±ＳRXの直流電位ＶRXは、フィードバック制御され、基準となる直流電位ＶSに一致する。つまり、スイッチング回路２１１の入力側の直流電位と、出力側の直流電位とが等しくなる。そして、以上の動作は、入力バッファ回路１５Ｂあるいは１５Ｃが有効とされている場合も同様である。
【００９２】
こうして、図４および図５の回路によれば、スイッチング回路２１１の入力側と出力側と間に、直流オフセットを生じることがなくなるので、ノイズや歪みの増加を抑えることができ、あるいはゲートに供給されている局部発振信号ＳIFI（およびＳIFQ）がバッファアンプ２にリークすることを防止できる。
【００９３】
また、入力バッファ回路１５Ａ〜１５Ｃは結合コンデンサＣ11、Ｃ12を必要とするが、入力バッファ回路１５Ａ〜１５Ｃごとに必要最小の容量とすることができ、例えば受信信号の周波数が高い入力バッファ回路１５Ｃにおいては、コンデンサＣ11、Ｃ12に必要な面積が小さくなる。したがって、寄生容量も小さくなるので、受信信号ＳRXの減衰を抑えることができ、受信感度の低下やＣ／Ｎの低下を招いたりしてしまうことがない。また、高周波アンプ１３Ａ〜１３Ｃに影響を与えて歪みを増加させることもない。
【００９４】
さらに、コンデンサＣ11、Ｃ12と、ＦＥＴ（Ｑ11、Ｑ12）の入力インピーダンスとによりハイパスフィルタが構成されるが、ＦＥＴ（Ｑ11、Ｑ12）はソースフォロワとされて入力インピーダンスが高いので、コンデンサＣ11、Ｃ12が小さな容量でも、カットオフ周波数を低くすることができ、特に最も低い周波数帯を扱う入力バッファ回路１５Ａにおいて有利である。
【００９５】
また、ＦＥＴ（Ｑ11、Ｑ12）の負荷インピーダンスは、ミキサ回路２１Ｉ、２１Ｑおよび寄生容量だけなので、周波数の上昇にともなって負荷が低下する影響が少なく、ＦＥＴ（Ｑ11、Ｑ12）がソースフォロワとして動作するときの歪みの劣化を抑えることができる。
【００９６】
さらに、ＦＥＴ（Ｑ11、Ｑ12）の出力インピーダンスは、バイアス電流と、スイッチング用のＦＥＴ（Ｑ21〜Ｑ24）の大きさと、抵抗器Ｒ21、Ｒ22とで定まるので、この条件を選ぶことにより、複数の受信バンドを効率よく切り換えことができる。
【００９７】
また、電圧比較回路１６Ａ〜１６Ｃからのエラー電圧ＶERRは、バッファ回路１５Ｐ、１５Ｍにコモンモードでフィードバックされているとともに、フィードバックがこのコモンモードだけなので、受信特性に対して影響を与えることがほとんどない。
【００９８】
〔３〕  まとめ
上述のミキサ回路およびその入力回路について、まとめると、以下のとおりである。すなわち、
(11) 46〜887ＭHzという広い周波数範囲に対して１つのＩＣでパッシブミキサ回路２１Ｉ、２１Ｑに対応できる。
【００９９】
(12) 受信バンドを分割するとともに、高周波入力段を選択的に動作させているので、１組のミキサ回路２１Ｉ、２１Ｑで広い周波数範囲に対応できる。
【０１００】
(13) スイッチング回路２１１の入力側と出力側と間に、直流オフセットを生じることがなくなるので、ノイズや歪みの増加を抑えることができ、あるいはゲートに供給されている局部発振信号ＳIFI（およびＳIFQ）がバッファアンプ２にリークすることを防止できる。
【０１０１】
(14) 入力バッファ回路１５Ａ〜１５Ｃは結合コンデンサＣ11、Ｃ12を必要とするが、入力バッファ回路１５Ａ〜１５Ｃごとに必要最小の容量とすることができ、例えば受信信号の周波数が高い入力バッファ回路１５Ｃにおいては、コンデンサＣ11、Ｃ12に必要な面積が小さくなる。したがって、寄生容量も小さくなるので、受信信号ＳRXの減衰を抑えることができ、受信感度の低下やＣ／Ｎの低下を招いたりしてしまうことがない。また、高周波アンプ１３Ａ〜１３Ｃに影響を与えて歪みを増加させることもない。
【０１０２】
(15) ＦＥＴ（Ｑ11、Ｑ12）はソースフォロワとされて入力インピーダンスが高いので、コンデンサＣ11、Ｃ12が小さな容量でも、カットオフ周波数を低くすることができ、特に最も低い周波数帯を扱う入力バッファ回路１５Ａにおいて有利である。
【０１０３】
(16) ＦＥＴ（Ｑ11、Ｑ12）の負荷インピーダンスは、ミキサ回路２１Ｉ、２１Ｑおよび寄生容量だけなので、周波数の上昇にともなって負荷が低下する影響が少なく、ＦＥＴ（Ｑ11、Ｑ12）がソースフォロワとして動作するときの歪みの劣化を高周波でも小さくすることができる。
【０１０４】
(17) ＦＥＴ（Ｑ11、Ｑ12）の出力インピーダンスは、バイアス電流と、スイッチング用のＦＥＴ（Ｑ21〜Ｑ24）の大きさと、抵抗器Ｒ21、Ｒ22とで定まるので、この条件を選ぶことにより、複数の受信バンドを効率よく切り換えことができる。
【０１０５】
(18) 電圧比較回路１６Ａ〜１６Ｃからのエラー電圧ＶERRは、バッファ回路１５Ｐ〜１５Ｍにコモンモードでフィードバックされているとともに、フィードバックがこのコモンモードだけなので、受信特性に対して影響を与えることがほとんどない。
【０１０６】
(19) 受信バンドを３分割しているが、ミキサ回路２１Ｉ、２１Ｑが１組のため調整個所が少なく、また、切り換えも少なくなるので、安定度が向上する。
【０１０７】
(20) 例えば入力バッファ回路１５Ａがオフの場合には、ＦＥＴ（Ｑ11、Ｑ12）はバイアス回路１５１により逆バイアスされているので、たとえＦＥＴ（Ｑ11、Ｑ12）に大きなレベルの受信信号ＳRXが供給されても、ＦＥＴ（Ｑ11、Ｑ12）のオフ状態を維持することができる。
【０１０８】
(21) 高周波アンプ１３Ａ〜１３Ｃには、同調回路１４Ａ〜１４Ｃがそれぞれ接続されるだけなので、負荷が軽く、高周波アンプ１３Ａ〜１３Ｃを低歪みとすることができる。
【０１０９】
(22) 高周波アンプ１３Ａ〜１３Ｃを低歪みとすることができるので、パッシブタイプのミキサ回路２１Ｉ、２１Ｑが低歪みであることを生かすことができる。
【０１１０】
(23) ＭＯＳ−ＦＥＴの製造上における特性のばらつきを吸収することができ、常に良好なミキサ処理を行うことができる。
【０１１１】
〔４〕  その他
上述において、局部発振信号ＳLOI、ＳLOQおよび複素バンドパスフィルタ２４により信号ＳIFI、ＳIFQにおける受信信号ＳRXの中間周波信号成分を逆相とし、イメージ妨害信号ＳUDの中間周波信号成分を同相とすることもでき、その場合には、信号ＳIFIと信号ＳIF1との減算を行えば、受信信号ＳRXの中間周波信号ＳIFを得ることができる。
【０１１２】
また、振幅位相補正回路２３と複素バンドパスフィルタ２４との接続位置を逆にすることもできる。
【０１１３】
さらに、アンプ２５において、(5)式から(6)式を減算すれば、
ＳIF＝ＳIFI−ＳIFQ
＝２β・cosωIFｔ
＝ＥUD・ＥLO・cosωIFｔ                            ・・・ (8)
となり、イメージ妨害信号ＳUDを取り出すことができるので、これによりイメージ妨害信号ＳUDが最小となるように、振幅位相補正回路２３において、信号ＳIFI、ＳIFQの振幅および位相を補正することができる。
【０１１４】
〔略語の一覧〕
Ａ／Ｄ    ：Analog to Digital
ＡＧＣ    ：Automatic Gain Control
Ｃ／Ｎ    ：Carrier to Noise ratio
ＣＭＯＳ  ：Complementary MOS
Ｄ／Ａ    ：Digital to Analog
Ｄ／Ｕ    ：Desire to Undesire ratio
ＦＥＴ    ：Field Effect Transistor
ＩＣ      ：Integrated Circuit
ＭＯＳ    ：Metal Oxide Semiconductor
ＮＴＳＣ  ：National Television System Committee
ＰＡＬ    ：Phase Alternation by Line
ＰＬＬ    ：Phase Locked Loop
ＳＥＣＡＭ：Sequential a Memoire Color Television System
ＶＣＯ    ：Voltage Controlled Oscillator
【図面の簡単な説明】
【０１１５】
【図１】この発明を適用できるフロントエンド回路の一形態を示す系統図である。
【図２】図１の回路に接続できるベースバンド処理部の一形態を示す系統図である。
【図３】この発明の一形態を示す系統図である。
【図４】この発明の一形態の一部を示す接続図である。
【図５】図４の続きを示す接続図である。
【図６】ミキサ回路の一例を示す接続図である。
【図７】ミキサ回路の他の例を示す接続図である。
【符号の説明】
【０１１６】
１０…フロントエンド回路（ＩＣ）、１２Ａ〜１２Ｃ…アンテナ同調回路、１３Ａ〜１３Ｃ…高周波アンプ、１４Ａ〜１４Ｃ…段間同調回路、１５Ａ〜１５Ｃ…入力バッファ回路、１６Ａ〜１６Ｃ…電圧比較回路、１７Ａ〜１７Ｃ…バッファ回路、２１Ａおよび２１Ｂ…ミキサ回路、２２…ローパスフィルタ、２３…振幅位相補正回路、２４…複素バンドパスフィルタ、２５…レベル補正アンプ、２６…可変利得アンプ、２７…バンドパスフィルタ、３０…ＰＬＬ、３７…分周回路、４１…レベル検出回路、４３…遅延ＡＧＣ電圧形成回路、４４…リニア検波回路、５１…不揮発性メモリ、５２…バッファメモリ、５３…定電圧回路、６０…ベースバンド処理回路（ＩＣ）
【図１】
2008160672.tif 000003
【図２】
2008160672.tif 000004
【図３】
2008160672.tif 000005
【図４】
2008160672.tif 000006
【図５】
2008160672.tif 000007
【図６】
2008160672.tif 000008
【図７】
2008160672.tif 000009