(57)【要約】【課題】メタルマイグレーションの信頼性を確保しつつ小型化を可能とした半導体装置を提供すること。【解決手段】半導体層１０３と、この半導体層１０３の表面に設けられた表面絶縁膜１０８とを備える。表面絶縁膜１０８のうち一部の領域を、半導体層表面を露出させるように貫通してコンタクト穴１２０Ｅ，１２０Ｃが形成されている。第１のメタル層１０９Ｅ，１０９Ｃがコンタクト穴１２０Ｅ，１２０Ｃの底と側壁とに沿って設けられている。第１のメタル層１０９Ｅ，１０９Ｃ上に第２のメタル層１１１Ｅ，１１１Ｃが積層されている。【選択図】図１
2008021701.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
この半導体層の表面に設けられた表面絶縁膜と、
上記表面絶縁膜のうち一部の領域を、上記半導体層表面を露出させるように貫通して形成されたコンタクト穴と、
上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って設けられた第１のメタル層と、
上記第１のメタル層上に積層された第２のメタル層とを備えたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記半導体層の表面に、バイポーラトランジスタをなすエミッタ領域、ベース領域およびコレクタ領域が設けられ、
上記エミッタ領域、コレクタ領域上にはそれぞれ上記第１のメタル層と第２のメタル層との積層からなるエミッタ電極、コレクタ電極が設けられ、
上記ベース領域上には上記第１のメタル層のみがベース電極として設けられていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
上記半導体層の表面に、ＭＯＳトランジスタをなすソース領域、ゲート領域、ドレイン領域が設けられ、
上記ソース領域、ドレイン領域上にはそれぞれ上記第１のメタル層と第２のメタル層との積層からなるソース電極、ドレイン電極が設けられ、
上記ゲート領域上には上記第１のメタル層のみがゲート電極として設けられていることを特徴とする半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
上記バイポーラトランジスタの上記各電極は、上記半導体層表面に沿った方向に関して、上記エミッタ電極、上記ベース電極、上記コレクタ電極の順に配置されていることを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
上記第１のメタル層の厚さと上記第２のメタル層の厚さとが実質的に同じであることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
上記第１のメタル層と上記第２のメタル層との間に介挿された層間絶縁膜を備え、
上記層間絶縁膜は、上記コンタクト穴に対応する領域に層間コンタクト穴を有し、この層間コンタクト穴を通して上記第１のメタル層と第２のメタル層とが接触しており、
この層間コンタクト穴のパターンは上記第１のメタル層のパターンの領域内にあることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
上記第１のメタル層と上記第２のメタル層との間に介挿された層間絶縁膜を備え、
上記層間絶縁膜は、上記コンタクト穴に対応する領域に層間コンタクト穴を有し、この層間コンタクト穴を通して上記第１のメタル層と第２のメタル層とが接触しており、
上記第２のメタル層のパターンは、上記層間絶縁膜のうち上記層間コンタクト穴の周りの部分にオーバラップしていることを特徴とする半導体装置。
【請求項８】
請求項２に記載の半導体装置において、
上記第２のメタル層のパターンの境界の少なくとも一部は上記ベース電極上に存在することを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
上記第１のメタル層と上記第２のメタル層との間に介挿された層間絶縁膜を備え、
上記層間絶縁膜は、上記コンタクト穴に対応する領域に層間コンタクト穴を有し、この層間コンタクト穴を通して上記第１のメタル層と第２のメタル層とが接触しており、
上記第１のメタル層のうち上記コンタクト穴の側壁に沿った部分はオーバハングになっており、
上記第１のメタル層のうち上記オーバハングになった部分と上記コンタクト穴の底に沿った部分とが作る窪みに上記層間絶縁膜が残存していることを特徴とする半導体装置。
【請求項１０】
半導体層の表面に表面絶縁膜を形成する工程と、
ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって、上記表面絶縁膜のうち一部の領域を、上記半導体層表面を露出させるように貫通してコンタクト穴を形成する工程と、
上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って第１のメタル層を設ける工程と、
上記第１のメタル層上に第２のメタル層を積層する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
上記コンタクト穴を、ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって形成することを特徴とする半導体装置の製造方法。
【請求項１２】
半導体層の表面に表面絶縁膜を設ける工程と、
ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって、上記表面絶縁膜のうち一部の領域を、上記半導体層表面を露出させるように貫通してコンタクト穴を形成する工程と、
上記半導体層上に、少なくとも上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って第１のメタル層を設ける工程と、
層間絶縁膜を堆積する工程と、
上記層間絶縁膜のうち上記コンタクト穴に対応する領域に層間コンタクト穴を形成する工程と、
上記層間コンタクト穴を通して上記第１のメタル層と接する第２のメタル層を設ける工程とを有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
上記層間コンタクト穴を形成する条件を、その層間コンタクト穴の形成に伴うダメージが上記第１のメタル層によって吸収される条件に設定することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２に記載の半導体装置の製造方法において、
上記第２のメタル層を設ける工程の後、上記半導体層に生じたダメージを回復させるようにアニール処理を行うことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２に記載の半導体装置の製造方法において、
上記第２のメタル層を、パワートランジスタの電極とこのパワートランジスタの動作を制御する周辺回路部の電極とに同時にパターン加工することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１に記載の半導体装置を備えたことを特徴とする電圧供給システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置及びその製造方法に関し、より詳しくは、メタル電極を有する電力用の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、大電流を流すことができるパワートランジスタを内蔵した半導体チップ（レギュレータ用ＩＣ）に関して、安価なレギュレータ用ＩＣを提供するためには、高効率なパワートランジスタを、いかに占有面積を小さくして半導体チップ内に内蔵するかが重要な技術である。すなわち、単純にトランジスタに大電流を流せるようにするには大きなパワートランジスタを形成すれば良いのではあるが、トランジスタの占有面積が大きくなるとチップ面積が大きくなるために、ウエハ当たりの取れ数が減少してレギュレータ用ＩＣのチップ単価が上昇する。また、近年の携帯機器の小型化に伴って、レギュレータ用ＩＣを小型化することが重要視されており、この点においてもパワートランジスタを小型化する要請がある。
【０００３】
一般に、パワートランジスタを高効率化する手段としては、１つの大きなパワートランジスタを形成するのではなく、小さなトランジスタ（通常、「ユニットセル」と呼ばれる。）が規則正しく配置され、並列接続された構造を採用する。なぜなら、１つの大きなトランジスタであれば、そのトランジスタの周辺部に電流が集中する傾向があり、動作するのが実質的にトランジスタ周辺部のみとなって、トランジスタの中心部が動作せず、面積効率が悪くなるためである。
【０００４】
パワートランジスタの許容電流値は、つぎの２つの要因で決定されると言って過言ではない。１つは、ユニットセル当たりに流すことができる許容電流、もう１つは、ユニットセルからの電流を引き出すメタル配線の許容電流である。
【０００５】
近年、半導体プロセスの微細化の進歩でユニットセルの小型化が進んだことにより、ユニットセルを多く並列に並べて高効率化することができるようになった。また、メタル配線も微細化されたために、小面積にユニットセルを配置することが可能となった。そのため、パワートランジスタを設計する際に考慮されるべき問題は、主にメタル配線の許容電流になってきている。
【０００６】
ここで、メタル配線の許容電流は、メタル配線の材料、メタル配線の断面積に依存する。ただし、メタル配線がラインアンドスペースのパターンに微細化されている状況下では、メタルマイグレーション（信頼性に関する問題を引き起こす）が小型化のボトルネックになってきている。
【０００７】
これまで、例えばメタル配線の材料については、例えばＡｌにＣｕを数％混入させたものを用いることで、メタルマイグレーションを抑制するようにしてきた。メタル配線の断面積については、メタル配線を厚膜化したり、できるだけメタル配線を太くできるようにユニットセルの並べ方に関する工夫がなされてきた。
【０００８】
しかしながら、微細化の進歩でユニットセルの小型化が進む中で、メタルマイグレーションから見て望ましくない技術が採用されてきている。すなわち、コンタクト穴形成時のドライエッチング化である。以前には、ＳｉＯ２保護膜にコンタクト穴（開口部）を形成するとき主にウェットエッチング技術が用いられていたが、近年は、プロセスばらつきが小さく、且つ小さなサイズの加工が可能なドライエッチング技術が採用されてきている。ドライエッチング技術を採用することにより、ユニットセルの小型化が可能になる一方で、コンタクト穴の側壁の形状が急峻になって、そこに設けられるメタル電極の形状が悪化する。
【０００９】
具体的には、例えば図３に示すように、まず、Ｐ型半導体基板２０１の表面のうちトランジスタが形成されるべき領域にＮ＋埋め込み拡散層２０２が形成され、続いて、Ｐ型半導体基板２０１の表面全面にＮ型エピタキシャル層２０３が形成される。次に、所定の領域に、Ｎ型エピタキシャル層２０３の表面からＮ＋埋め込み拡散層２０２に達するＮ＋拡散領域２０４（Ｎ＋埋め込み拡散層２０２と次に述べるＮ＋拡散領域２０７とを接続する領域）が形成される。次に、Ｎ型エピタキシャル層２０３の表面のうちＮ＋埋め込み拡散層２０２の上方に相当する領域にベースとなるＰ＋拡散領域２０５が形成される。次に、ベースとなるＰ＋拡散領域２０５内にエミッタとなるＮ＋拡散領域２０６、Ｎ＋拡散領域２０４と重なる領域にコレクタとなるＮ＋拡散領域２０７がそれぞれ形成される。この後、Ｎ型エピタキシャル層２０３の表面全域にＳｉＯ２からなる表面絶縁膜２０８が形成される。次に、ドライエッチング技術により表面絶縁膜２０８にコンタクト穴２２０Ｅ，２２０Ｂ，２２０Ｃが形成される。このようにドライエッチング技術によりコンタクト穴が形成されると、コンタクト穴２２０Ｅ，２２０Ｂ，２２０Ｃの側壁（ＳｉＯ２側壁）は急峻でほぼ垂直なものとなる。その上から、メタル電極を形成するために、スパッタ法によりメタル膜（例えばＳｉを含有したＡｌ膜）２０９が成膜される。このメタル膜２０９をパターン加工することによって、各拡散領域２０６，２０５，２０７に接するメタル電極２０９Ｅ，２０９Ｂ，２０９Ｃが形成される。このようにした場合、メタル膜２０９のうち、表面絶縁膜（ＳｉＯ２）２０８の表面などの平坦面に沿った部分の厚さＸに比して、コンタクト穴２２０Ｅ，２２０Ｂ，２２０Ｃの側壁に接する部分の厚さＹは薄くなってしまう（例えば、厚さの比率Ｙ／Ｘは約１／２になる。）。このような状態であれば、パワートランジスタを設計する場合、パワートランジスタの許容電流値は、このメタル膜２０９の厚さが薄い部分（Ｙ）に応じて見積もらなくてはならず、大電流を流すことができない。
【００１０】
そこで、これに対処すべく、例えば、特許文献１(特開平１１−６７９０８号公報)には、ステップカバレジの改良が図られたコンタクトホールの形状を有する半導体装置およびその製法が提案されている。
【００１１】
同文献に記載のものでは、図４に例示されるように、半導体基板１上の表面絶縁膜５上に、第１のメタル配線６と第２のメタル配線７とが絶縁膜２を介して設けられ、絶縁膜２に設けられるコンタクトホール４を介して第１のメタル配線６と第２のメタル配線７とが電気的に接続されている。そして、コンタクトホールが２段形状に形成され、第１のコンタクトホールの側面４１、第２のコンタクトホールの側面４２はそれぞれテーパ形状に形成されると共に、下段の側面４２のテーパの角度θ２は上段の側面４１のテーパの角度θ１より小さい角度のテーパ形状に形成されている。その結果、角部Ａ，Ｂ上の最短距離Ｌ１，Ｌ２が十分に確保されている。
【００１２】
しかし、同文献の技術では、図４からも明らかなように、ステップカバレジを改良するために複雑な工程によってテーパ形状の側面４１，４２を得ており、またテーパの角度についてもθ２＜θ１となるような工程管理が必要となり、量産性において問題がある。さらに、側面４１，４２がなだらかであるため占有面積も大きくなっており、トランジスタの小型化の妨げとなっている。
【００１３】
また、例えば特許文献２(特開平５−１３３６６号公報)には別の方法（コンタクト部の配線の形成方法）が提案されている。同文献の方法では、図５に例示されるように、コンタクトホール１３の内部を含む層間絶縁膜１２上にチタン膜１４を形成後（第１の工程）、コンタクトホール１３の底部に形成されたチタン膜１４をシリサイド化する（第２の工程）。続いてチタンシリサイド膜１５を含むチタン膜１４の表面に窒化チタン膜１６を形成し（第３の工程）、次いでコンタクトホール１３を埋める状態にかつ窒化チタン膜１６の表面に導体膜（アルミニウム合金膜１７）を形成して、その後配線１８を形成する（第４の工程）。これにより、高アスペクト比のコンタクトホールにオーミック特性に優れたバリヤメタルを有する配線を形成している。
【００１４】
しかし、同文献の技術では、図５からも明らかなように、コンタクト部の配線を形成するために、チタン膜（シリサイド化される）、窒化チタン膜、そしてメタル配線というように、３層も余分に形成する必要があり、高コスト化を招く。このため、同文献の技術は、安価なレギュレータ用ＩＣを提供するのに適さない。さらに、一般的なスパッタ法で導体膜１７を堆積した場合、高アスペクト比のコンタクトホール１３を導体膜１７でうまく埋めることができるのかという点で疑問が残る。
【特許文献１】特開平１１−６７９０８号公報
【特許文献２】特開平５−１３３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、この発明の課題は、メタルマイグレーションの信頼性を確保しつつ小型化を可能とした半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、この発明の半導体装置は、
半導体層と、
この半導体層の表面に設けられた表面絶縁膜と、
上記表面絶縁膜のうち一部の領域を、上記半導体層表面を露出させるように貫通して形成されたコンタクト穴と、
上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って設けられた第１のメタル層と、
上記第１のメタル層上に積層された第２のメタル層とを備えたことを特徴とする。
【００１７】
ここで「半導体層」とは、半導体基板であっても良いし、その基板上に積層された半導体層であっても良い。
【００１８】
この発明の半導体装置では、第１のメタル層は、上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って設けられている。したがって、この第１のメタル層がスパッタ法などの一般的な方法で形成された場合、第１のメタル層のうち、上記コンタクト穴の側壁に沿った部分の厚さは、他の平坦面に沿った部分の厚さに比して、薄くなっている。ここで、この半導体装置では、上記第１のメタル層上に第２のメタル層が積層されている。したがって、上記第１のメタル層のうち上記コンタクト穴の側壁に沿って薄くなった部分の厚さが、上記第２のメタル層のうちそこに積層された部分の厚さによって補われる。したがって、この半導体装置では、メタルマイグレーションを引き起こすことなく、大電流を流すことが可能になる。逆に言えば、或る定格電流を得るためには、小型化が可能になる。したがって、この半導体装置は、小型で大電流を流すことができるパワートランジスタを構成するのに好ましく適用される。この結果、安価なレギュレータ用ＩＣが実現される。
【００１９】
一実施形態の半導体装置は、
上記半導体層の表面に、バイポーラトランジスタをなすエミッタ領域、ベース領域およびコレクタ領域が設けられ、
上記エミッタ領域、コレクタ領域上にはそれぞれ上記第１のメタル層と第２のメタル層との積層からなるエミッタ電極、コレクタ電極が設けられ、
上記ベース領域上には上記第１のメタル層のみがベース電極として設けられていることを特徴とする。
【００２０】
バイポーラトランジスタをなすエミッタ領域、ベース領域、コレクタ領域上の全ての電極を上記積層からなる電極にすれば、マイグレーション対策としては完全なものになる。しかし、上記第１のメタル層と第２のメタル層との積層を形成する際には、それらの層間のデザインマージンを確保する必要があることから、ユニットセルの肥大化を招く。ここで、本発明者は、ベース領域には、エミッタ領域、コレクタ領域に対して１／ｈｆｅ程度の電流しか流れないことに着目した。つまり、レギュレータ用ＩＣに用いられるような電力用バイポーラトランジスタでは、ｈｆｅは通常１００程度であるため、ベース領域上の電極のうちコンタクト穴の側壁に沿った部分の厚さが略半分になったとしても、何ら問題もなく十分な電流マージンがある。そこで、この一実施形態の半導体装置では、上記エミッタ領域、コレクタ領域上にはそれぞれ上記第１のメタル層と第２のメタル層との積層からなるエミッタ電極、コレクタ電極が設けられ、上記ベース領域上には上記第１のメタル層のみがベース電極として設けられていることとした。これにより、ユニットセルの肥大化が抑制され、小型化が可能となる。
【００２１】
このことは、ＭＯＳトランジスタのソース領域、ゲート領域、ドレイン領域に対しても同様である。
【００２２】
そこで、一実施形態の半導体装置では、
上記半導体層の表面に、ＭＯＳトランジスタをなすソース領域、ゲート領域、ドレイン領域が設けられ、
上記ソース領域、ドレイン領域上にはそれぞれ上記第１のメタル層と第２のメタル層との積層からなるソース電極、ドレイン電極が設けられ、
上記ゲート領域上には上記第１のメタル層のみがゲート電極として設けられていることを特徴とする。
【００２３】
一実施形態の半導体装置では、上記バイポーラトランジスタの上記各電極は、上記半導体層表面に沿った方向に関して、上記エミッタ電極、上記ベース電極、上記コレクタ電極の順に配置されていることを特徴とする。
【００２４】
先に述べた通り上記ベース電極は積層構造を有さず上記第１のメタル層のみからなっている場合、上記エミッタ電極やコレクタ電極に比して、デザインマージンが少なくて済む。そこで、この一実施形態の半導体装置では、上記バイポーラトランジスタの上記各電極は、上記半導体層表面に沿った方向に関して、上記エミッタ電極、上記ベース電極、上記コレクタ電極の順に配置されていることとする。これにより、デザインルール上の観点から、エミッタ電極やコレクタ電極を設計しやすくなる。その結果、ユニットセルの肥大化が抑制され、さらに小型化が可能となる。
【００２５】
一実施形態の半導体装置では、上記第１のメタル層の厚さと上記第２のメタル層の厚さとが実質的に同じであることを特徴とする。
【００２６】
各メタル層がスパッタ法などの一般的な方法で形成された場合、各メタル層のうち、上記コンタクト穴の側壁に沿った部分の厚さは、他の平坦面に沿った部分の厚さに比して、約１／２程度に薄くなる。仮に上記第１のメタル層の厚さが２μｍであり、その上に積層された上記第２のメタル層の厚さが１μｍであった場合、上記コンタクト穴の側壁に沿った部分のトータルの厚さは約１．５μｍ程度と見積もられるから、第１のメタル層のうち平坦面に沿った部分の厚さ（２μｍ）に達しない。しかし、一実施形態の半導体装置におけるように、上記第１のメタル層の厚さと上記第２のメタル層の厚さとが実質的に同じであれば、上記コンタクト穴の側壁に沿った部分のトータルの厚さは、第１または第２のメタル層の１層分の厚さ程度と見積もられる。したがって、トータルの厚さは、少なくとも１層分の厚さ程度は確保される。
【００２７】
一実施形態の半導体装置では、
上記第１のメタル層と上記第２のメタル層との間に介挿された層間絶縁膜を備え、
上記層間絶縁膜は、上記コンタクト穴に対応する領域に層間コンタクト穴を有し、この層間コンタクト穴を通して上記第１のメタル層と第２のメタル層とが接触しており、
この層間コンタクト穴のパターンは上記第１のメタル層のパターンの領域内にあることを特徴とする。
【００２８】
上記層間コンタクト穴の形成は、微細加工を行うために通常はドライエッチングで行われる。ここで、この一実施形態の半導体装置では、上記層間コンタクト穴のパターンは上記第１のメタル層のパターンの領域内にある。したがって、そのドライエッチング時のダメージが上記第１のメタル層で吸収される。したがって、上記第１のメタル層よりも下層（特に半導体層）へダメージが生ずるのを抑制できる。
【００２９】
一実施形態の半導体装置では、
上記第１のメタル層と上記第２のメタル層との間に介挿された層間絶縁膜を備え、
上記層間絶縁膜は、上記コンタクト穴に対応する領域に層間コンタクト穴を有し、この層間コンタクト穴を通して上記第１のメタル層と第２のメタル層とが接触しており、
上記第２のメタル層のパターンは、上記層間絶縁膜のうち上記層間コンタクト穴の周りの部分にオーバラップしていることを特徴とする。
【００３０】
上記第２のメタル層のパターン加工は、微細加工を行うために通常はドライエッチングで行われる。ここで、この一実施形態の半導体装置では、上記第２のメタル層のパターンは、上記層間絶縁膜のうち上記層間コンタクト穴の周りの部分にオーバラップしている。したがって、そのドライエッチング時のダメージが上記層間絶縁膜で吸収される。したがって、上記層間絶縁膜よりも下層へダメージが生ずるのを抑制できる。特に、オーバエッチングによる第１のメタル層のエッチング、断線を抑制することができる。
【００３１】
一実施形態の半導体装置では、上記第２のメタル層のパターンの境界の少なくとも一部は上記ベース電極上に存在することを特徴とする。
【００３２】
既述のように、上記第２のメタル層のパターン加工は、微細加工を行うために通常はドライエッチングで行われる。ここで、この一実施形態の半導体装置では、上記第２のメタル層のパターンの境界の少なくとも一部は上記ベース電極に存在する。したがって、そのドライエッチング時のダメージが上記第１のメタル層からなるベース電極で吸収される。したがって、上記ベース電極よりも下層へダメージが生ずるのを抑制できる。また、上記第２のメタル層のパターン加工を行う段階では、上記ベース電極上はそのベース電極（第１のメタル層）が存在しない領域よりも上記半導体層表面からの高さが高いため、上記第２のメタル層のエッチング用マスクとなるレジストの溜まりが生じない箇所で上記第２のメタル層のフォトリソグラフィが行われることになる。したがって、上記第２のメタル層のパターン加工を行う段階で、レジスト溜まりで発生する露光不足によるレジスト残りなどのない、安定したパターン加工が可能となる。
【００３３】
一実施形態の半導体装置では、
上記第１のメタル層と上記第２のメタル層との間に介挿された層間絶縁膜を備え、
上記層間絶縁膜は、上記コンタクト穴に対応する領域に層間コンタクト穴を有し、この層間コンタクト穴を通して上記第１のメタル層と第２のメタル層とが接触しており、
上記第１のメタル層のうち上記コンタクト穴の側壁に沿った部分はオーバハングになっており、
上記第１のメタル層のうち上記オーバハングになった部分と上記コンタクト穴の底に沿った部分とが作る窪みに上記層間絶縁膜が残存していることを特徴とする。
【００３４】
この発明の半導体装置の製造方法では、上記コンタクト穴の側壁が垂直に近ければ、上記第１のメタル層がスパッタ法などの一般的な方法で形成された場合、上記第１のメタル層のうち上記コンタクト穴の側壁に沿った部分はオーバハングになる。上記層間コンタクト穴の形成が通常はドライエッチングで行われることから、上記第１のメタル層のうち上記オーバハングになった部分と上記コンタクト穴の底に沿った部分とが作る窪みに上記層間絶縁膜が残存することがある。しかし、その窪みに層間絶縁膜が残存しても、半導体装置としては何ら問題がない。むしろ、上記層間コンタクト穴の形成後に積層される第２のメタル層のステップカバレジが改善され、望ましい。
【００３５】
この発明の半導体装置の製造方法は、
半導体層の表面に表面絶縁膜を形成する工程と、
ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって、上記表面絶縁膜のうち一部の領域を、上記半導体層表面を露出させるように貫通してコンタクト穴を形成する工程と、
上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って第１のメタル層を設ける工程と、
上記第１のメタル層上に第２のメタル層を積層する工程とを有することを特徴とする。
【００３６】
この発明の半導体装置の製造方法では、上記第１のメタル層上に第２のメタル層が積層されている。したがって、この製造方法によって作製された半導体装置では、上記第１のメタル層のうち上記コンタクト穴の側壁に沿って薄くなった部分の厚さが、上記第２のメタル層のうちそこに積層された部分の厚さによって補われる。したがって、この製造方法によって作製された半導体装置では、メタルマイグレーションを引き起こすことなく、大電流を流すことが可能になる。逆に言えば、或る定格電流を得るためには、小型化が可能になる。したがって、この製造方法によって作製された半導体装置は、小型で大電流を流すことができるパワートランジスタを構成するのに好ましく適用される。この結果、安価なレギュレータ用ＩＣが実現される。
【００３７】
一実施形態の半導体装置の製造方法では、上記コンタクト穴を、ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって形成することを特徴とする。
【００３８】
この一実施形態の半導体装置の製造方法では、ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって、上記コンタクト穴を形成している。したがって、ウェットエッチングでは達成できなかったユニットセルの小型化が可能となる。
【００３９】
別の局面では、この発明の半導体装置の製造方法では、
半導体層の表面に表面絶縁膜を設ける工程と、
ドライエッチングまたはドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって、上記表面絶縁膜のうち一部の領域を、上記半導体層表面を露出させるように貫通してコンタクト穴を形成する工程と、
上記半導体層上に、少なくとも上記コンタクト穴の底と上記コンタクト穴の側壁とに沿って第１のメタル層を設ける工程と、
層間絶縁膜を堆積する工程と、
上記層間絶縁膜のうち上記コンタクト穴に対応する領域に層間コンタクト穴を形成する工程と、
上記層間コンタクト穴を通して上記第１のメタル層と接する第２のメタル層を設ける工程とを有することを特徴とする。
【００４０】
この発明の半導体装置の製造方法では、例えば上記第２のメタル層のパターン加工をドライエッチングで行うような場合に、上記第２のメタル層をパターン加工する時のダメージが上記層間絶縁膜で吸収される。したがって、したがって、上記層間絶縁膜よりも下層へダメージが生ずるのを抑制できる。
【００４１】
一実施形態の半導体装置の製造方法は、上記層間コンタクト穴を形成する条件を、その層間コンタクト穴の形成に伴うダメージが上記第１のメタル層によって吸収される条件に設定することを特徴とする。
【００４２】
この発明の半導体装置の製造方法では、上記層間コンタクト穴の形成に伴うダメージが上記第１のメタル層によって吸収される。したがって、上記第１のメタル層よりも下層（特に半導体層）へダメージが生ずるのを抑制できる。
【００４３】
一実施形態の半導体装置の製造方法は、上記第２のメタル層を設ける工程の後、上記半導体層に生じたダメージを回復させるようにアニール処理を行うことを特徴とする。
【００４４】
この一実施形態の半導体装置の製造方法では、上記半導体層に生じたダメージが上記アニール処理によって回復される。
【００４５】
一実施形態の半導体装置の製造方法は、上記第２のメタル層を、パワートランジスタの電極とこのパワートランジスタの動作を制御する周辺回路部の電極とに同時にパターン加工することを特徴とする。
【００４６】
この発明の電圧供給システムは、上記発明の半導体装置を備えたことを特徴とする電圧供給システムである。
【００４７】
この発明の電圧供給システムは、小型で安価に構成される。
【発明を実施するための最良の形態】
【００４８】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４９】
この発明の半導体装置の一実施形態としての電力用のＮＰＮ型バイポーラトランジスタ（以下、「パワートランジスタ」と呼ぶ。）の断面構造を示している。
【００５０】
このパワートランジスタは、概略、Ｐ型半導体基板１０１上に設けられたＮ型エピタキシャル層１０３の表面に、エミッタ領域としてのＮ＋拡散領域１０６と、ベース領域としてのＰ＋拡散領域１０５と、コレクタ領域としてのＮ＋拡散領域１０７と、エミッタ領域１０６に接するエミッタ電極１０９Ｅ，１１１Ｅと、ベース領域１０５に接するベース電極１０９Ｂと、コレクタ領域に接するコレクタ電極１０９Ｃ，１１１Ｃとを備えている。Ｎ型エピタキシャル層１０３の表面は表面絶縁膜としてのＳｉＯ２膜１０８によって保護されている。エミッタ電極は第１のメタル層１０９Ｅと第２のメタル層１１１Ｅとの積層からなり、同様に、コレクタ電極は第１のメタル層１０９Ｃと第２のメタル層１１１Ｃとの積層からなっている。一方、ベース電極は第１のメタル層１０９Ｂのみからなっている。なお、１０９Ｅ，１０９Ｂ，１０９Ｂはそれぞれ第１のメタル層１０９の一部であり、１１１Ｅ，１１１Ｃはそれぞれ第２のメタル層１１１の一部である。第１のメタル層１０９と第２のメタル層１１１との間には層間絶縁膜１１０が設けられている。
【００５１】
このパワートランジスタは次のようにして作製される。
【００５２】
ｉ）まず、Ｐ型半導体基板１０１の表面のうちトランジスタが形成されるべき領域にＮ＋埋め込み拡散層１０２を形成し、続いて、Ｐ型半導体基板１０１の表面全面にＮ型エピタキシャル層１０３を形成する。
【００５３】
ii）次に、所定の領域に、Ｎ型エピタキシャル層１０３の表面からＮ＋埋め込み拡散層１０２に達するＮ＋拡散領域１０４を形成する。このＮ＋拡散領域１０４は、Ｎ＋埋め込み拡散層１０２と次に述べるＮ＋拡散領域１０７とを接続する領域である。
【００５４】
iii）次に、Ｎ型エピタキシャル層１０３の表面のうちＮ＋埋め込み拡散層１０２の上方に相当する領域に、ベースとなるＰ＋拡散領域１０５を形成する。続いて、ベースとなるＰ＋拡散領域１０５内にエミッタとなるＮ＋拡散領域１０６、Ｎ＋拡散領域１０４と重なる領域にコレクタとなるＮ＋拡散領域１０７をそれぞれ形成する。
【００５５】
iv）この後、Ｎ型エピタキシャル層１０３の表面全域にＳｉＯ２からなる表面絶縁膜１０８を形成する。
【００５６】
ｖ）次に、フォトリソグラフィおよびドライエッチングを行って、表面絶縁膜１０８にコンタクト穴１２０Ｅ，１２０Ｂ，１２０Ｃを形成する。このようにドライエッチングによりコンタクト穴が形成されると、コンタクト穴１２０Ｅ，１２０Ｂ，１２０Ｃの側壁（ＳｉＯ２側壁）は、従来例（図３）に関して述べたのと同様に、急峻でほぼ垂直なものとなる。したがって、ウェットエッチングでは達成できなかったユニットセルの小型化が可能となる。
【００５７】
なお、ドライエッチングとウェットエッチングとを組み合わせたエッチング方法によって、コンタクト穴１２０Ｅ，１２０Ｂ，１２０Ｃを形成しても良い。
【００５８】
vi）その上から、メタル電極を形成するために、スパッタ法により第１のメタル層（例えばＳｉを含有したＡｌ膜）１０９を成膜する。そして、フォトリソグラフィおよびドライエッチングを行って、この第１のメタル層１０９をパターン加工して、エミッタ電極の第１のメタル層１０９Ｅ、ベース電極の第１のメタル層１０９Ｂ、コレクタ電極の第１のメタル層１０９Ｃを形成する。エミッタ電極の第１のメタル層１０９Ｅはコンタクト穴１２０Ｅの底と側壁とに沿った状態、ベース電極の第１のメタル層１０９Ｂはコンタクト穴１２０Ｂの底と側壁とに沿った状態、また、コレクタ電極の第１のメタル層１０９Ｃはコンタクト穴１２０Ｃの底と側壁とに沿った状態にそれぞれ形成される。
【００５９】
この例では、コンタクト穴１２０Ｅ，１２０Ｂ，１２０Ｃの側壁（ＳｉＯ２側壁）が急峻でほぼ垂直なものとなっていることに起因して、第１のメタル層１０９のうち、コンタクト穴１２０Ｅ，１２０Ｂ，１２０Ｃの側壁に沿った部分の厚さは、他の平坦面に沿った部分の厚さに比して、薄くなっている。例えば、図１中に示すエミッタ電極の第１のメタル層１０９Ｅのうち、コンタクト穴１２０Ｅの側壁に沿った部分の厚さＹ１は、他の平坦面に沿った部分の厚さＸ１に比して、約１／２程度に薄くなっている。
【００６０】
vii）この上に、ＭＯＣＶＤ法等により、層間絶縁膜（例えばＳｉＮ膜）１１０を成膜する。
【００６１】
viii）次に、フォトリソグラフィおよびドライエッチングを行って、層間絶縁膜１１０のうち、コンタクト穴１２０Ｅ，１２０Ｃに対応する領域に層間コンタクト穴１３０Ｅ，１３０Ｃを形成する。
【００６２】
ここで、この例では、層間コンタクト穴１３０Ｅ，１３０Ｃのパターンは第１のメタル層１０９のパターンの領域内にある。したがって、層間コンタクト穴１３０Ｅ，１３０Ｃのドライエッチング時のダメージは第１のメタル層１０９で吸収される。したがって、第１のメタル層１０９よりも下層（特に半導体層）へダメージが生ずるのを抑制できる。特に、層間コンタクト穴１３０Ｅ，１３０Ｃを形成する条件を、その層間コンタクト穴の形成に伴うダメージが第１のメタル層１０９によって吸収される条件に設定れば、第１のメタル層１０９よりも下層（特に半導体層）へダメージが生ずるのをさらに抑制できる。また、層間コンタクト穴１３０Ｅ，１３０Ｃのドライエッチング時に表面絶縁膜１０８がエッチングされないので、表面絶縁膜１０８の膜減りも生じない。
【００６３】
ix）その上から、スパッタ法により第２のメタル層（例えばＡｌ膜）１１１を成膜する。そして、フォトリソグラフィおよびドライエッチングを行って、この第２のメタル層１１１をパターン加工して、エミッタ電極の第２のメタル層１１１Ｅ、コレクタ電極の第２のメタル層１１１Ｃを形成する。このようにした場合、エミッタ領域１０６上では、層間コンタクト穴１３０Ｅを通して第１のメタル層１０９Ｅと第２のメタル層１１１Ｅとが接触し、また、コレクタ領域１０７上では、層間コンタクト穴１３０Ｃを通して第１のメタル層１０９Ｃと第２のメタル層１１１Ｃとが接触する。
【００６４】
ここで、このパワートランジスタでは、第１のメタル層１０９Ｅ，１０９Ｃ上に第２のメタル層１１１Ｅ，１１１Ｃがそれぞれ積層されている。したがって、第１のメタル層１０９のうちコンタクト穴１２０Ｅ，１２０Ｃの側壁に沿って薄くなった部分の厚さが、第２のメタル層１１１のうちそこに積層された部分の厚さによって補われる。例えば、図１中に示すエミッタ電極の第１のメタル層１０９Ｅのうちコンタクト穴１２０Ｅの側壁に沿った部分の厚さＹ１が、第２のメタル層１１１Ｅのうちそこに積層された部分の厚さＹ２によって補われる。
【００６５】
この例では、第２のメタル層１１１Ｅ，１１１Ｃのパターンは、層間絶縁膜１１０のうち層間コンタクト穴１３０Ｅ，１３０Ｃの周りの部分にオーバラップしている。したがって、第２のメタル層１１１のドライエッチング時のダメージは層間絶縁膜１１０で吸収される。したがって、層間絶縁膜１１０よりも下層へダメージが生ずるのを抑制できる。特に、オーバエッチングによる第１のメタル層１０９のエッチング、断線を抑制することができる。
【００６６】
また、第２のメタル層１１１のうちドライエッチングによって除去される部分の直下には層間絶縁膜１１０が存在するため、第２のメタル層１１１のエッチング条件は第２のメタル層１１１の厚さにあった条件で良く、特殊な条件を必要としないので望ましい。逆に、第２のメタル層１１１を層間絶縁膜１１０に対してオーバラップさせない構成とした場合は、第２のメタル層１１１だけでなく、第１のメタル層１０９や表面絶縁膜１０８をエッチングしてしまう可能性があるため、特殊なメタルエッチング条件が必要となり、安定なエッチングが困難になる。
【００６７】
また、この例では、第２のメタル層１１１のパターンの境界の一部はベース電極１０９Ｂ上に存在している。したがって、第２のメタル層１１１のドライエッチング時のダメージはベース電極１０９Ｂで吸収される。したがって、ベース電極１０９Ｂよりも下層へダメージが生ずるのを抑制できる。
【００６８】
また、第２のメタル層１１１のパターン加工を行う段階では、ベース電極１０９Ｂ上はそのベース電極１０９Ｂ）が存在しない領域よりも半導体層表面からの高さが高いため、第２のメタル層１１１のエッチング用マスクとなるレジストの溜まりが生じない箇所で第２のメタル層１１１のフォトリソグラフィが行われることになる。したがって、第２のメタル層１１１のパターン加工を行う段階で、レジスト溜まりで発生する露光不足によるレジスト残りなどのない、安定したパターン加工が可能となる。
【００６９】
なお、第２のメタル層１１１を、パワートランジスタの電極１１１Ｅ，１１１Ｃとこのパワートランジスタの動作を制御する周辺回路部（図示せず）の電極（図示せず）とに同時にパターン加工しても良い。
【００７０】
ｘ）この後、半導体層に生じたダメージを回復させるようにアニール処理を行う。このようにして、図１に示した構造のパワートランジスタが得られる。
【００７１】
上述のように、この製造方法によって作製されたパワートランジスタでは、第１のメタル層１０９のうちコンタクト穴１２０Ｅ，１２０Ｃの側壁に沿って約１／２程度に薄くなった部分の厚さが、第２のメタル層１１１のうちそこに積層された部分の厚さによって補われる。
【００７２】
仮に第１のメタル層１０９の厚さＸ１が２μｍであり、その上に積層された第２のメタル層１１１の厚さＸ２が１μｍであった場合、コンタクト穴１２０Ｅ，１２０Ｃの側壁に沿った部分のトータルの厚さ（Ｙ１＋Ｙ２）は約１．５μｍ程度と見積もられるから、第１のメタル層１０９のうち平坦面に沿った部分の厚さ（Ｘ１＝２μｍ）に達しない。しかし、第１のメタル層１０９の厚さＸ１と第２のメタル層１１１の厚さＸ２とを実質的に同じに設定しておけば、コンタクト穴１２０Ｅ，１２０Ｃの側壁に沿った部分のトータルの厚さ（Ｙ１＋Ｙ２）は、第１または第２のメタル層１１１の１層分の厚さ１μｍ程度と見積もられる。したがって、トータルの厚さ（Ｙ１＋Ｙ２）は、少なくとも１層分の厚さ１μｍ程度は確保される。
【００７３】
したがって、このパワートランジスタでは、メタルマイグレーションを引き起こすことなく、大電流を流すことが可能になる。逆に言えば、或る定格電流を得るためには、小型化が可能になる。したがって、このパワートランジスタは、小型で大電流を流すことができる。この結果、安価なレギュレータ用ＩＣが実現される。
【００７４】
なお、バイポーラトランジスタをなすエミッタ領域１０６、ベース領域１０５、コレクタ領域１０７上の全ての電極を第１のメタル層１０９と第２のメタル層１１１との積層からなる電極にすれば、マイグレーション対策としては完全なものになる。しかし、第１のメタル層１０９と第２のメタル層１１１との積層を形成する際には、それらの層間のデザインマージンを確保する必要があることから、ユニットセルの肥大化を招く。そこで、この実施形態では、エミッタ領域１０６、コレクタ領域１０７上にはそれぞれ第１のメタル層１０９と第２のメタル層１１１との積層からなるエミッタ電極、コレクタ電極が設けられ、ベース領域１０５上には第１のメタル層１０９のみがベース電極として設けられていることとした。その理由は、レギュレータ用ＩＣに用いられるようなパワートランジスタでは、ｈｆｅは通常１００程度であるため、ベース領域１０５上の電極のうちコンタクト穴１２０Ｂの側壁に沿った部分の厚さが略半分になったとしても、何ら問題もなく十分な電流マージンがあるからである。これにより、ユニットセルの肥大化を抑制でき、小型化が可能となる。
【００７５】
また、この実施形態では、パワートランジスタの各電極は、半導体層表面に沿った方向に関して、エミッタ電極１０９Ｅ，１１１Ｅ、ベース電極１０９Ｂ、コレクタ電極１０９Ｃ，１１１Ｃの順に配置されているものとした。その理由は、ベース電極は積層構造を有さず第１のメタル層１０９Ｂのみからなっているので、エミッタ電極やコレクタ電極に比して、デザインマージンが少なくて済むからである。これにより、デザインルール上の観点から、エミッタ電極やコレクタ電極を設計しやすくなる。その結果、ユニットセルの肥大化を抑制でき、さらに小型化が可能となる。
【００７６】
上述の製造方法によって作製されたパワートランジスタでは、図２に示すように、第１のメタル層１０９のうちコンタクト穴（図２中にはエミッタ領域１０６上のコンタクト穴１２０Ｅのみを示す）の側壁に沿った部分１０９ｉはオーバハング（逆テーパな形状）になる。そして、第１のメタル層１０９のうちオーバハングになった部分１０９ｉとコンタクト穴１２０Ｅの底に沿った部分とが作る窪みに層間絶縁膜１１０の一部１１０ｒが残存する。しかし、その窪みに層間絶縁膜１１０ｒが残存しても、パワートランジスタとしては何ら問題がない。むしろ、層間コンタクト穴の形成後に積層される第２のメタル層１１１のステップカバレジが改善され、望ましい。
【００７７】
このようなパワートランジスタを備えたレギュレータＩＣ、その他の電圧供給システムは、小型で安価に構成される。
【００７８】
この実施形態では、半導体装置として、パワートランジスタ、特に電力用のバイポーラトランジスタについて説明した。しかし、これに限られるものではなく、この発明は、例えば、半導体層の表面にソース領域、ゲート領域、ドレイン領域を備えた電力用のＭＯＳトランジスタにも好ましく適用される。その場合、ソース領域、ドレイン領域上にはそれぞれ第１のメタル層１０９と第２のメタル層１１１との積層からなるソース電極、ドレイン電極が設けられ、ゲート領域上には第１のメタル層１０９のみがゲート電極として設けられるのが望ましい。これにより、デザインルール上の観点から、ソース領域、ドレイン領域を設計しやすくなる。その結果、ユニットセルの肥大化を抑制でき、小型化が可能となる。
【図面の簡単な説明】
【００７９】
【図１】この発明の一実施形態の電力用バイポーラトランジスタの断面構造を示す図である。
【図２】図１中の一部、特にエミッタ領域上の電極部分を拡大して示す図である。
【図３】従来の半導体装置の断面構造を示す図である。
【図４】従来の別の半導体装置の断面構造を示す図である。
【図５】従来のさらに別の半導体装置の断面構造を示す図である。
【符号の説明】
【００８０】
１０５  ベース領域
１０６  エミッタ領域
１０７  コレクタ領域
１０９，１０９Ｅ，１０９Ｂ，１０９Ｃ  第１のメタル層
１１１，１１１Ｅ，１１１Ｃ  第２のメタル層
【図１】
2008021701.tif 000003
【図２】
2008021701.tif 000004
【図３】
2008021701.tif 000005
【図４】
2008021701.tif 000006
【図５】
2008021701.tif 000007