(57)【要約】【目的】データ選択効率を向上させるために、異なるtRRD timeを利用して異なるメモリーグループ中の行を選択する時間間隔を短縮するメモリーおよびメモリーを操作する方法を提供する。【解決手段】メモリーとその操作方法とを提供する。この発明は、メモリーのメモリーバンクを複数のメモリーグループに分け、そのうち、各メモリーグループがメモリーグループ中の対応するメモリーバンクに対して操作電圧を提供するための独立した駆動電力を有する。この発明は、外部グループ間隔および内部グループ間隔という２つのtRRD時間を明記する。内部グループ間隔は、メモリーグループ中のメモリーバンクの１行を選択して同一メモリーグループ中の他の１行を選択する間の最小時間間隔であるとともに、外部グループ間隔は、メモリーグループ中のメモリーバンクの１行を選択して異なるメモリーグループ中の他の１行を選択する間の最小時間間隔である。更に、外部グループ間隔は、内部グループ間隔より短い又は等しいものである。【選択図】図３
2008257683.tif 000002
【特許請求の範囲】
【請求項１】
メモリーであり：
複数の第１メモリーバンクを含む第１メモリーグループと；
複数の第２メモリーバンクを含む第２メモリーグループと；
を具備するものであって：
そのうち、前記メモリーが前記第１メモリーグループ中の１行を選択して前記第２メモリーグループ中の１行を選択するまでの最小時間間隔が外部グループ間隔であり、前記メモリーが前記第１メモリーグループ中の１行を選択して前記第１メモリーグループ中の他の１行を選択するまでの最小時間間隔が内部グループ間隔であるとともに、前記外部グループ間隔が前記内部グループ間隔より小さいものである、メモリー。
【請求項２】
前記メモリーが前記第２メモリーグループ中の１行を選択して前記第２メモリーグループ中の他の１行を選択するまでの前記最小時間間隔が内部グループ間隔である請求項１記載のメモリー。
【請求項３】
前記メモリーが第１アクティブ信号に従って前記第１メモリーグループの前記第１メモリーバンク中の１行を選択し、前記メモリーが第２アクティブ信号に従って前記第２メモリーグループの前記第２メモリーバンク中の１行を選択するとともに、前記第１アクティブ信号および前記第２アクティブ信号間の前記最小時間間隔が前記外部グループ間隔に等しいものである請求項１記載のメモリー。
【請求項４】
前記メモリーが前記第１メモリーグループ中の１行を選択する時、前記メモリーが前記外部グループ間隔後に前記第２メモリーグループ中の１行を選択するものである請求項１記載のメモリー。
【請求項５】
前記メモリーが第３アクティブ信号および第４アクティブ信号に従い前記第１メモリーグループの前記第１メモリーバンク中の行を逐次選択するとともに、前記第３アクティブ信号および前記第４アクティブ信号間の最小時間間隔が前記内部グループ間隔に等しいものである請求項１記載のメモリー。
【請求項６】
前記メモリーがさらに：
第１操作電圧を前記第１メモリーグループに提供する第１駆動電力と；
第２操作電圧を前記第２メモリーグループに提供する第２駆動電力と
を具備するものである請求項１記載のメモリー。
【請求項７】
前記メモリーがさらに：
複数のメモリーバンクおよび第３駆動電力を含む第３メモリーグループを具備するものである請求項１記載のメモリー。
【請求項８】
メモリーを操作する方法であり：
第１アクティブ信号に従って第１メモリーグループ中の１行を選択することと；
第２アクティブ信号に従って第２メモリーグループ中の１行を選択することと
を具備するものであって：
そのうち、前記第２アクティブ信号および前記第１アクティブ信号を出力する間の最小時間間隔が外部グループ間隔であり；
第３アクティブ信号に従って第１メモリーグループ中の他の１行を選択し、そのうち、前記第３アクティブ信号および前記第１アクティブ信号を出力する間の最小時間間隔が内部グループ間隔であるとともに、前記外部グループ間隔が前記内部グループ間隔よりも小さいものである、メモリーを操作する方法。
【請求項９】
前記第１メモリーグループが複数の第１メモリーバンクを具備し、前記第２メモリーグループが複数の第２メモリーバンクを具備するものである請求項８記載のメモリーを操作する方法。
【請求項１０】
前記方法がさらに：第１操作電圧を前記第１メモリーグループに提供するために第１駆動電力をインストールすることと；
第２操作電圧を前記第２メモリーグループに提供するために第２駆動電力をインストールすることとを具備するものである請求項８または９記載のメモリーを操作する方法。
【請求項１１】
前記方法がさらに：
前記第１アクティブ信号と前記第２アクティブ信号と前記第３アクティブ信号とを逐次受信するものである請求項８または９記載のメモリーを操作する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メモリーに関し、特に、異なった行対行遅延時間（Row to Row Delay times   以下、tRRD timeと略称する）を有するダイナミックランダムアクセスメモリー（dynamic random access memory = DRAM）とその操作方法とに関する。
【背景技術】
【０００２】
従来の半導体メモリーは、通常、複数のメモリーバンク（bank）を含む。ここで、各メモリーバンクは、同一の蓄積スペース（即ち同一数量のメモリーセルを有している）および同一蓄積キャパシティーを有する。とりわけ、広く使用されているダイナミックランダムアクセスメモリー（dynamic random access memory  DRAMと略記）は、通常、同一のキャパシティーを有する複数のメモリーバンクを含むのが標準メモリー構造である。図１は、従来のＤＲＡＭ構造を示す概略図である。メモリー１００は、メモリーユニット１１０と、駆動電力１２０とを含む。ここで、メモリーユニット１１０は、メモリーバンク（bank）１０１〜１０８を含む。システムがメモリー１００中の１行（row）を選択する時、駆動電力１２０が対応する回路の駆動に使用される電圧を提供する。
【０００３】
メモリー１００がアクティブ信号（active signal）を受信する時、アドレスバッファー（Address buffer）がシステムの入力するアドレスを受信するとともに、行アドレス（Row address）がアドレス発生器により生成される。行アドレスに従って、メモリー１００が対応するメモリーバンクからデータを読み取る。ＤＲＡＭの操作周波数が非常に速いので、単一駆動電力１２０の駆動キャパシティーは、次の行を操作するために必要とされる電流を即座に提供することができない。従って、システムにより出力される連続したアクティブ信号間に駆動電力１２０がその駆動キャパシティーを蓄積する時間を与える（allow）ための遅延が存在する。この遅延は、ＤＲＡＭの規格におけるtRRD timeとして知られている。従来、tRRD timeは、操作の行われる場所が同一のメモリーバンク（メモリーバンク１０１〜１０８のいずれか）中またはメモリーバンク１０１からメモリーバンク１０２に切り換えるように異なるメモリーバンク１０１〜１０８中であるかに関わりなく、固定されていた。その結果、tRRD timeがtCCD time(CAS to CAS delay)より大きい時、メモリー１００は、連続的にデータを読み取ることができず、バブル（bubbles）となっていた。
【０００４】
図２は、従来技術により生成されるクロックを説明する波形図である。図１と図２とにおいて、アクティブ信号ＡＣＴ１，ＡＣＴ２は、それぞれメモリーバンク１０１，１０２に対応している。さらに、アクティブ信号ＡＣＴ１，ＡＣＴ２を受信する時間間隔は、tRRD time（即ち図２の４クロックサイクル）である。メモリーバンク１０１を例にあげる。アクティブ信号ＡＣＴ１および対応する読み取りコマンドＲｅａｄ１を受信する時間間隔（time interval）は、RCD time(RAS to CAS delay; 即ち図２の７クロックサイクル)として知られている。読み取りコマンドＲｅａｄ１の受信および読み取りデータをバスへ出力する間の時間間隔は、CL（即ち７クロックサイクル）として知られている。同一の読み取り手続がメモリーバンク１０２の読み取りに適用される。ここでは、その詳しい説明は省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
アクティブ信号ＡＣＴ１，ＡＣＴ２間には４クロックサイクルあり、それがTRRD timeの長さなので、読み出しコマンドＲｅａｄ１，Ｒｅａｄ２を出力する間の時間間隔もまた４クロックサイクルである。同様に、メモリー１００が同一のメモリーバンク（メモリーバンク１０１〜１０８のいずれか）または異なるメモリーバンク１０１〜１０８から読み出すかには関わりなく、tRRD time がtCCD timeより大きいので、データバブルが生成されて、読み出し効率が低下するとともに、システム資源が浪費される。
【０００６】
〔発明の目的〕
そこで、この発明の目的は、データ選択効率を向上させるために、異なるtRRD timeを利用して異なるメモリーグループ中の行を選択する時間間隔を短縮するメモリーを提供することにある。
【０００７】
この発明の別な目的は、データを選択するスピードを向上させるために、メモリーのメモリーバンクを異なるメモリーグループに分割し、各メモリーグループが独立した駆動電力を有して、メモリーグループ間のtRRD timeを減少させるメモリーを提供することにある。
【０００８】
この発明のまた別な目的は、バブルの発生を最小にするために、異なるメモリーグループ中の行を選択する時、異なるtRRD timeを利用して、メモリーがより短いtRRD timeを利用することによりデータを読み出すことのできるメモリーを操作する方法を提供することにある。
【課題を解決するための手段】
【０００９】
この発明は、第１メモリーグループと第２メモリーグループとを含むメモリーを提供する。第１メモリーグループが複数の第１メモリーバンクを含むとともに、第２メモリーグループが複数の第２メモリーバンクを含む。メモリーが第１メモリーグループおよび第２メモリーグループ中の行を選択する間の最小時間間隔を外部グループ間隔として選択する。反対に、メモリーが第１メモリーグループ中の１行を選択して第１メモリーグループ中の他の１行を選択するまで、あるいは第２メモリーグループ中の１行を選択して第２メモリーグループ中の他の１行を選択するまで最小時間間隔は、内部グループ間隔である。ここで、外部グループ間隔は、内部グループ間隔よりも小さい。
【００１０】
この発明の他の実施形態中、前記メモリーが第１アクティブ信号に従って第１メモリーグループの第１メモリーバンク中の１行を選択するとともに、第２アクティブ信号に従って第２メモリーグループの第２メモリーバンク中の１行を選択する。ここで、第１アクティブ信号および第２アクティブ信号間の最小時間間隔は、外部グループ間隔に等しい。さらに、もしもメモリーが第１メモリーグループ中の１行を選択すれば、メモリーは、外部グループ間隔後に第２メモリーグループ中の他の１行を選択することができる。
【００１１】
この発明の他の実施形態中、メモリーが更に第１駆動電力および第２駆動電力を含む。ここで、第１駆動電力は、第１メモリーグループに第１操作電圧を提供するとともに、第２駆動電力は、第２メモリーグループに第２操作電圧を提供する。
【００１２】
他の実施形態中、この発明は、以下のステップを含むメモリーを操作する方法を提供する。先ず、第１メモリーグループ中の１行が第１アクティブ信号に基づいて選択されるとともに、第２メモリーグループ中の１行が第２アクティブ信号に基づいて選択される。ここで、第２アクティブ信号および第１アクティブ信号を出力する間の最小時間間隔は、外部グループ間隔である。次に、第１メモリーグループ中の他の１行は、第３アクティブ信号に基づいて選択される。ここで、第３アクティブ信号および第１アクティブ信号を出力する間の最小時間間隔は、内部グループ間隔である。さらに、外部グループ間隔は、内部グループ間隔よりも小さい。
【００１３】
この発明の実施形態中、前記第１メモリーグループは、複数の第１メモリーバンクを含み、前記第２メモリーグループは、複数の第２メモリーバンクを含む。また、この発明にかかるメモリーを操作する方法は、更に以下のステップを含む。先ず、第１駆動電力が第１操作電力を第１メモリーグループに提供するためにインストールされる。また、第２駆動電力が第２操作電力を第２メモリーグループに提供するためにインストールされる。
【発明の効果】
【００１４】
以上の観点から、この発明は、異なるtRRD時間を利用してメモリーに対するデータ読み取り速度を向上させ、バブルの発生を最小限にする。更に、この発明は、メモリーバンクを異なるメモリーグループに分けて、それぞれ異なる駆動電力をインストールし、メモリーの応答速度を向上させるとともに、tRRD時間の長さを減少させる。この発明のメモリー構造および選択方法を利用してメモリーのデータ読み取り速度を向上させるとともに、バルブの発生を最小限にし、システム資源の浪費を防止する。
【００１５】
この発明は、異なるメモリーグループ間の行選択およびデータ読み取りにおけるメモリーの速度を増大させるために、メモリーのメモリーバンクを異なるtRRD時間に適用させた異なるメモリーグループに分けて、バブルの発生を減少させる。
【発明を実施するための最良の形態】
【００１６】
以下、この発明を実施するための最良の形態を図面に基づいて説明する。
図３は、この発明の実施形態にかかるメモリー構造を説明する概略図である。メモリー３００は、駆動電力３３０，３４０およびメモリーグループ３１０，３２０を含む。ここで、駆動電力３３０は、メモリーグループ３１０に結合され、駆動電力３４０は、メモリーグループ３２０に結合される。メモリーグループ３１０は、メモリーバンクＡ３０１〜Ａ３０４を含む。メモリーグループ３２０は、メモリーバンクＢ３０１〜Ｂ３０４を含む。更に、異なる駆動電力３３０，３４０は、それぞれメモリー３００により必要とされる操作電圧を提供するために即座にインストールされる。駆動電力３３０，３４０は、独立した電圧源である。しかしながら、電力線は、連結または個別に配置することができる。メモリー３００がメモリーバンクＡ３０１〜Ａ３０４中のデータを読み取る必要のある時、駆動電力３３０が操作電圧をメモリーバンクＡ３０１〜Ａ３０４中の対応するメモリーセル（memory cell）に提供して、活性化（activation）および読み出し／書き込み（reading/writing）のような操作を実施する。
【００１７】
メモリー３００中の各メモリーセルの位置は、複数の行（row）アドレスと複数の列（column）アドレスとにより分けることができる。異なるメモリーセル中のデータは、異なる行アドレスと異なる列アドレスを選択することによって読み出すことができる。この実施形態中、メモリー３００がメモリーグループ３１０中の１行を選択してメモリーグループ３２０中の１行を選択するまでの最小時間間隔は、外部グループ間隔（tRRD-inter）として知られている。更に、メモリーがあるメモリーグループ中の１行を選択して同一メモリーグループ中の他の１行を選択するまでの最小時間間隔は、内部グループ間隔（tRRD-intra）として知られている。ここで、tRRD-interは、tRRD-intraよりも小さい。言い換えれば、アクティブ信号を出力する２タイプの間隔（intervals）があり、それぞれtRRD-interとtRRD-intraとである。tRRD-intraは、繰り返し同一メモリーグループ中の行を開く（または選ぶ）ことを指す。一方、tRRD-interは、異なるメモリーグループ中の行を開く（または選ぶ）ことを指す。
【００１８】
例えば、メモリー３００が第１アクティブ信号に従ってメモリーグループ３１０のメモリーバンクＡ３０１〜Ａ３０４中の１行を選択するとともに、第２アクティブ信号に従ってメモリーグループ３２０のメモリーバンクＢ３０１〜Ｂ３０４中の１行を選択する時、第１アクティブ信号および第２アクティブ信号を受信する間の最小時間間隔は、tRRD-interに等しい。また、メモリー３００が第３アクティブ信号に従ってメモリーグループ３１０のメモリーバンクＡ３０１〜Ａ３０４中の１行を選択する時、第３アクティブ信号および第１アクティブ信号を受信する間の最小時間間隔は、tRRD-intraに等しい。
【００１９】
メモリー３００は、受信したアクティブ信号に従ってデータ読み取りを実施するから、各アクティブ信号は、メモリーグループ３１０中の１行またはメモリーグループ３２０中の１行に対応する。データを出力する時にギャップ（データバブル）の発生を防止するため、メモリー３００は、メモリーグループから交互にデータを読み取る。先ず、メモリー３００がメモリーグループ３１０のメモリーバンクＡ３０１〜Ａ３０４中からデータを読み取る。次に、メモリーがメモリーグループ３２０のメモリーバンクＢ３０１〜Ｂ３０４中から次のデータを読み取るように切り換える。tRRD-interは、tRRD-intraよりも小さいから、異なるメモリーグループ３１０，３２０間の切り換えを介してデータを読み取ることは、同一のメモリーグループ３１０または３２０にアクセスすることを介して２セットのデータを連続的に読み取るよりも比較的速い。
【００２０】
言い換えれば、この実施形態中、もしもメモリー３００が先にメモリーグループ３１０からデータを読み取ったならば、次のデータセットは、メモリーグループ３１０以外のメモリーグループ（即ちメモリーグループ３２０）から読み取る。アクティブ信号に関しては、もしも第１アクティブ信号がメモリーグループ３１０のメモリーバンクＡ３０１〜Ａ３０４に対応していれば、次のアクティブ信号は、メモリーグループ３１０以外のメモリーグループ（即ちメモリーグループ３２０）に対応する。
【００２１】
従来のメモリー構造中、メモリーのメモリーバンクを異なるメモリーグループに分けるというような概念は無い。更に、メモリーは、駆動キャパシティーおよび駆動電力の速度により限定される。従って、tRRD時間は常に固定されている。その結果、データを読み取る時にバブルを発生させやすく、システムのコンピューター使用資源を浪費する。この実施形態中、メモリー３００は、メモリーグループ３１０，３２０にそれぞれ電圧を提供するよう対応すべきである２つの駆動電力３３０，３４０を含んでいる。駆動電力３３０，３４０は、独立しているから、先行する電力駆動が後続する電力駆動の影響を与えることがない。従って、tRRD-interがtRRD-intraよりも小さいことができる。単一駆動電力により動力供給する従来のシステム構造と比較して、独立した駆動電力３３０，３４０は、より速い速度で操作電圧を提供することができる。
【００２２】
この発明の別な実施形態中、この発明は、図４に示すようにメモリーのメモリーバンクを複数のメモリーグループに分けることができる。図４は、この発明の別な実施形態にかかるメモリー構造を説明する概略図である。メモリー４００は、メモリーグループ４１０〜４４０と駆動電力４１５，４２５，４３５，４４５とを含む。ここで、メモリーグループ４１０は、メモリーバンクＡ４０１〜Ａ４０４を含み、メモリーグループ４２０は、メモリーバンクＢ４０１〜Ｂ４０４を含み、メモリーグループ４３０は、メモリーバンクＣ４０１〜Ｃ４０４を含み、メモリーグループ４４０は、メモリーバンクＤ４０１〜Ｄ４０４を含む。メモリー４００がメモリーグループ４１０〜４４０の１つから１行を選び他のグループの１行を選択するまでの最小時間間隔は、tRRD-interとして知られている。反対に、メモリー４００がメモリーグループ４１０〜４４０の１つから１行を選び同一グループ中の他の１行を選択するまでの最小時間間隔は、tRRD-intraとして知られている（図５を参照）。メモリー４００がアクティブ信号ＡＣＴ１に従ってメモリーグループ４１０のメモリーバンクＡ４０１〜Ａ４０４から選択する時、メモリー４００は、次のアクティブ信号に従ってメモリーグループ４２０，４３０，４４０のいずれかを選ぶことができる。次に、メモリー４００は、メモリーグループ４１０に戻って別な１行を選択することができる。言い換えれば、メモリー４００は、データを読み出すこと及びメモリーバンクの操作を選択する速度を増大させてバブルの発生を防止するために、メモリーグループ４１０〜４４０間で切り換えることができる。図４の実施形態の残された操作手続については、図３の説明を参照されたい。ここでは、詳細な説明を省略する。
【００２３】
図５は、この発明の別な実施形態にかかる発生されるクロックを説明する波形図である。以下の説明は、図３を併せて参照されたい。アクティブ信号ＡＣＴ１（第０クロックに位置する）は、メモリーグループ３１０のメモリーバンクＡ３０１に対応する。アクティブ信号ＡＣＴ２（第２クロックに位置する）は、メモリーグループ３２０のメモリーバンクＢ３０１に対応する。ここで、アクティブ信号ＡＣＴ１およびアクティブ信号ＡＣＴ２を受信する間の時間間隔は、外部グループ間隔（tRRD-inter）である。特記すべきことは、tRRD-interがこの実施形態中で２クロックサイクルに等しいことである。アクティブ信号ＡＣＴ３（第４クロックに位置する）メモリーグループ３１０のメモリーバンクＡ３０２に対応する。ここで、アクティブ信号ＡＣＴ３およびアクティブ信号ＡＣＴ１を受信する間の時間間隔は、内部グループ間隔（tRRD-intra）である。特記すべきことは、tRRD-intraがこの実施形態中で４クロックサイクルに等しいことである。言い換えれば、メモリー３００が１グループ中の１列を選択して同一グループ中の他の１行を選択するまでの最小時間間隔は、４クロックサイクルより大きいことである。これは、メモリーバンクＡ３０１，Ａ３０２がともに同一メモリーグループ３１０に属するからである。
【００２４】
メモリー３００がアクティブ信号ＡＣＴ１，ＡＣＴ２，ＡＣＴおよび時間間隔を受信した後、メモリー３００は、この実施形態中で７クロックサイクルに等しいRAS to CAS遅延時間（tRCD time）後に、読み取りコマンドまたは書き込みコマンドを受信して対応するメモリーバンクにつきデータを読み出し又は書き込みすることができる。ここで、第７クロックが活性化された時、メモリー３００は、アクティブ信号ＡＣＴ１に従って読み取りコマンドＲｅａｄ１を受信してメモリーバンクＡ３０１からデータを読み取ることができる。更に、第９クロックが活性化された時、メモリー３００は、アクティブ信号ＡＣＴ２に従って別な読み取りコマンドＲｅａｄ２を受信してメモリーバンクＢ３０１からデータを読み取ることができる。また、第１１クロックが活性化された時、メモリー３００は、アクティブ信号ＡＣＴ３に従って読み取りコマンドＲｅａｄ３を受信してメモリーバンクＡ３０２からデータを読み取ることができる。１つの読み取りコマンドから他の読み取りコマンドまでの読み取りインターバル間に、ＡＣＴ４およびＡＣＴ５のような残されたアクティブ信号を処理することができて、データ読み取りがより効率的に行われる。この発明の活性化／選択および読み取り方法を利用して、出力されたデータがより頻繁なものとなりクロックの浪費を防止することを確実にする。この実施形態中、tRRD-interは、２クロックサイクルに等しい。このため、連続するアクティブ信号間の最小時間間隔が２クロックサイクルに設定することができる。言い換えれば、メモリー３００により実施される連続する読み取りが最大で２クロックサイクルである。確かに、この発明の別な実施形態中、tRRD-interは、前記した２クロックサイクルに限定されていない。具体的に言えば、インストールされた適切な駆動電力により時間間隔を単一クロックサイクルに設定することもできる。更に、メモリーの読み出し／書き込み方法も同様である。このため、この発明は、データを書き込むために使用されることもできる。
【００２５】
メモリー３００がＡ３０１のようなメモリーバンクに対応する読み取りコマンドを受信するとともに時間間隔ＣＬ（即ち、この実施形態中では７クロックサイクル）が過ぎた後、読み出しデータがバスへ出力される。図５中のデータ行により示されるように、DATA1〜DATA3は、逐次出力される。その結果、バブルが発生しない。図５を図２に示した従来技術と比較すると、この発明がより高いデータ出力効率を有することは明白である。更に、この発明は、DDR（double-data-rate）1-DDR4のような仕様を有するＤＲＡＭ中に使用することができる。従って、前記したtRCD, tRRD, CLのような時間仕様は、上述した実施形態により限定されるものではない。当業者であれば、この発明の開示に従って容易に応用を推論できるから、ここでは、改めて説明しない。
【００２６】
図６は、この発明の別な実施形態にかかるメモリーを操作する方法を説明するフローチャートである。図３と併せて以下の説明を参照されたい。先ず、ステップＳ６１０で、第１アクティブ信号に従ってメモリーグループ３１０のような第１メモリーグループ中の１行を選択する。次に、ステップＳ６２０で、第２アクティブ信号に従いメモリーグループ３２０のような第２メモリーグループ中の１行を選択する。ここで、第２アクティブ信号および第１アクティブ信号を出力する間の最小時間間隔は、外部グループ間隔である。次に、ステップＳ６３０で、第３アクティブ信号に従って第１メモリーグループ中の別な１行を選択する。ここで、第３アクティブ信号および第１アクティブ信号を出力する間の最小時間間隔は、内部グループ間隔である。ここで、外部グループ間隔は、内部グループ間隔よりも小さい。
【００２７】
更に、アクティブ信号を受信する順番は、次の通りである：第１アクティブ信号、第２アクティブ信号、第３アクティブ信号。また、この発明の別な実施形態中、メモリーを操作する方法は、更に、以下のステップを含む。先ず、第１駆動電力が第１メモリーグループに対する操作電圧を提供するためにインストールされる。更に、第２駆動電力が第２メモリーグループに対する操作電圧を提供するためにインストールされる。なお、前記メモリーを操作する残りの操作手続は、上記した図３〜図５の説明を参照されたい。ここでは、その詳細な説明を省略する。
【００２８】
以上のごとく、この発明を最良の実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【図面の簡単な説明】
【００２９】
【図１】従来のＤＲＡＭ構造を説明する概略図である。
【図２】従来技術により発生されるクロックを説明する波形図である。
【図３】この発明の実施形態にかかるメモリー構造を説明する概略図である。
【図４】この発明の別な実施形態にかかるメモリー構造を説明する概略図である。
【図５】この発明の別な実施形態に従って発生されたクロックを説明する波形図である。
【図６】この発明の別な実施形態にかかるメモリーを操作する方法を説明するフローチャートである。
【符号の説明】
【００３０】
１００，３００，４００  メモリー
１１０  メモリーセル
１２０，３３０，３４０，４１５，４２５，４３５，４４５  駆動電力
１０１〜１０８，Ａ３０１〜Ａ３０４，Ｂ３０１〜Ｂ３０４  メモリーバンク
Ａ４０１〜Ａ４０４，Ｂ４０１〜Ｂ４０４  メモリーバンク
Ｃ４０１〜Ｃ４０４，Ｄ４０１〜Ｄ４０４  メモリーバンク
ＡＣＴ１〜ＡＣＴ５  アクティブ信号
tRRD time  行対行遅延時間
tRCD time  行対列遅延時間
tRRD-inter  外部グループ間隔
tRRD-intra  内部グループ間隔
Read1-Read4  読み取りコマンド
BUBBLE  バブル
ＣＬ  時間間隔
Ｓ６１０〜Ｓ６３０  ステップ
【図１】
2008257683.tif 000003
【図２】
2008257683.tif 000004
【図３】
2008257683.tif 000005
【図４】
2008257683.tif 000006
【図５】
2008257683.tif 000007
【図６】
2008257683.tif 000008
【外国語明細書】
2008257683.tif 000009
2008257683.tif 000010
2008257683.tif 000011
2008257683.tif 000012
2008257683.tif 000013
2008257683.tif 000014
2008257683.tif 000015
2008257683.tif 000016
2008257683.tif 000017
2008257683.tif 000018
2008257683.tif 000019
2008257683.tif 000020
2008257683.tif 000021
2008257683.tif 000022
2008257683.tif 000023
2008257683.tif 000024
2008257683.tif 000025
2008257683.tif 000026
2008257683.tif 000027
2008257683.tif 000028
2008257683.tif 000029
2008257683.tif 000030
2008257683.tif 000031