(57)【要約】【課題】スイッチング素子のスイッチング動作時における寄生インダクタンスを低減し、小型化、低コスト化が可能な半導体装置を提供する。【解決手段】正極電極１と負極電極２との間に、ＦＷＤ１２を並列接続したＩＧＢＴ１１と、ＦＷＤ１４を並列接続したＩＧＢＴ１３とを直列に接続し、２個のＩＧＢＴ１１，１３の接続点から電力を出力電極３へ出力する半導体装置として、正極電極１と出力電極３とを隣接させ、負極電極２を出力電極３の上側に配置し、正極電極１、負極電極２それぞれの外部接続部を出力電極３の外部接続部と対向する位置に平行に隣接させ、ＩＧＢＴ１１、ＦＷＤ１２を正極電極１上に配置し、ＩＧＢＴ１３、ＦＷＤ１４を、ＩＧＢＴ１１、ＦＷＤ１２と負極電極２を挟んだ位置にある出力電極３上に配置する。【選択図】図１
2008306872.tif 000002
【特許請求の範囲】
【請求項１】
正極電極と負極電極との間に、第１の還流用ダイオードを逆並列接続した第１のスイッチング素子と、第２の還流用ダイオードを逆並列接続した第２のスイッチング素子とを直列に接続し、前記第１、第２のスイッチング素子の接続点から、出力電力を負荷接続用の出力電極へ出力する半導体装置において、前記正極電極と前記出力電極とを隣接させた状態で配置し、かつ、前記負極電極を前記出力電極の上側の近傍の位置に配置し、かつ、前記正極電極、前記負極電極それぞれの外部接続端子に接続する接続部を、前記出力電極の外部接続端子に接続する接続部と対向する反対側の位置にそれぞれ平行に隣接させて配置した構造とし、前記正極電極側に接続される前記第１のスイッチング素子および前記第１の還流用ダイオードを前記正極電極上に配置し、一方、前記負極電極側に接続される前記第２のスイッチング素子および前記第２の還流用ダイオードを、前記第１のスイッチング素子および前記第１の還流用ダイオードと前記負極電極を挟んで反対側の位置になる前記出力電極上に配置することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記負極電極に接続される前記第２のスイッチング素子を、前記第１のスイッチング素子と前記負極電極を挟んで対称な位置の前記出力電極上に配置し、前記第２の還流用ダイオードを、前記第１の還流用ダイオードと前記負極電極を挟んで対称な位置の前記出力電極上に配置することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、前記負極電極に接続される前記第２のスイッチング素子を、前記第１の還流用ダイオードと前記負極電極を挟んで対称な位置の前記出力電極上に配置し、前記第２の還流用ダイオードを、前記第１のスイッチング素子と前記負極電極を挟んで対称な位置の前記出力電極上に配置することを特徴とする半導体装置。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置において、前記正極電極に隣接させて配置した前記出力電極のうち、前記正極電極側に面する側部に、前記正極電極の上側の近傍の位置に延在する出力電極段差部を備え、前記負極電極を前記出力電極段差部の上側の近傍の位置に配置した構造とするとともに、前記正極電極、前記負極電極それぞれの外部接続端子に接続する接続部を、前記出力電極段差部を挟んで前記正極電極、前記負極電極が上下に重なり合った位置に配置することを特徴とする半導体装置。
【請求項５】
請求項１ないし４のいずれかに記載の半導体装置において、前記正極電極上に配置する前記第１のスイッチング素子と前記第１の還流用ダイオードとを、前記出力電極と隣接する側部に沿って、該側部の近傍に配置し、前記出力電極上に配置する前記第２のスイッチング素子と前記第２の還流用ダイオードとを、前記負極電極の側部のうち前記正極電極の反対側の側部に沿って、該側部の近傍に位置して、かつ、前記第１のスイッチング素子と前記第１の還流用ダイオードとは前記負極電極を挟んで反対側の前記出力電極上の位置に配置することを特徴とする半導体装置。
【請求項６】
請求項１ないし５のいずれかに記載の半導体装置において、前記第１の還流用ダイオードが逆並列接続された前記第１のスイッチング素子および前記第２の還流用ダイオードが逆並列接続された前記第２のスイッチング素子が、複数、前記正極電極と前記負極電極との間に並列接続された構成からなっている場合、前記正極電極上に配置する複数の前記第１のスイッチング素子と複数の前記第１の還流用ダイオードとを交互に配置し、かつ、前記出力電極上に配置する複数の前記第２のスイッチング素子と複数の前記第２の還流用ダイオードとを交互に配置することを特徴とする半導体装置。
【請求項７】
請求項１ないし６のいずれかに記載の半導体装置において、前記第１、第２のスイッチング素子が、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴからなることを特徴とする半導体装置。
【請求項８】
請求項１ないし７のいずれかに記載の半導体装置において、前記第１、第２の還流用ダイオードが、ＰＮ接合型ダイオードまたはＰＩＮ型ダイオードまたはショットキー型ダイオードのうち、いずれか１つあるいは複数の組み合わせからなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、インバータ装置やＤＣ−ＤＣコンバータ装置等の電力変換装置用のスイッチ回路を構成する半導体装置に好適に適用することができる。
【背景技術】
【０００２】
従来、インバータ装置やＤＣ−ＤＣコンバータ装置のような電力変換装置には、特許文献１の特開２００１−１１０９８５号公報「半導体装置」に記載されているように、パワー用の半導体素子からなるスイッチ回路が用いられている。該スイッチ回路の構成としては、入力電源用の正極電極と負極電極との間に、第１の還流用ダイオードを逆並列接続した第１のスイッチング素子を正極電極側に接続し、第２の還流用ダイオードを逆並列接続した第２のスイッチング素子を負極電極側に接続し、第１のスイッチング素子と第２のスイッチング素子とを直列接続した接続点から誘導負荷側に接続するための出力電極を設けるように構成されているのが一般的である。
【特許文献１】特開２００１−１１０９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の電力変換装置に適用される半導体装置においては、正極電極側に接続する半導体素子（第１のスイッチング素子、第１の還流用ダイオード）と負極電極側に接続する半導体素子（第２のスイッチング素子、第２の還流用ダイオード）とを、出力電極側も含めて、それぞれの電極にワイヤボンディング等によって接続される際のワイヤ等の配線長を考慮して配置位置を決定するようにしているものの、スイッチング素子のスイッチング時における電流経路やあるいは該電流経路の変化によって生じる周回磁束による寄生インダクタンスに関する考慮がなされていないため、寄生インダクタンスを低減し難く、スイッチング素子のスイッチング時に大きなサージ電圧が発生し、スイッチング損失が大きくなり、半導体装置の小型化、低コスト化を図ることが困難であるという問題があった。
【０００４】
本発明は、かかる問題を解決するためになされたものであり、スイッチング素子のスイッチング動作時における寄生インダクタンスを低減して、大きなサージ電圧の発生を抑止し、装置の小型化、低コスト化を可能とする半導体装置を提供することを、その目的としている。
【課題を解決するための手段】
【０００５】
本発明は、前述の課題を解決するために、正極電極と出力電極とを隣接させた状態で配置し、かつ、負極電極を出力電極の上側の近傍の位置に配置し、かつ、正極電極、負極電極それぞれの外部への接続部を出力電極の外部への接続部と対向する反対側の位置にそれぞれ平行に隣接させて配置した構造とし、正極電極側に接続される第１のスイッチング素子および第１の還流用ダイオードを正極電極上に配置し、一方、負極電極に接続される第２のスイッチング素子および第２の還流用ダイオードを、第１のスイッチング素子および第１の還流用ダイオードと負極電極を挟んで反対側の位置になる出力電極上に配置することを特徴としている。
【発明の効果】
【０００６】
本発明の半導体装置によれば、以下のごとき効果を奏することができる。
【０００７】
すなわち、本発明の半導体装置は、正極電極と出力電極とを隣接させた状態で配置し、かつ、負極電極を出力電極の上側の近傍の位置に配置し、かつ、正極電極、負極電極それぞれの外部への接続部を出力電極の外部への接続部と対向する反対側の位置にそれぞれ平行に隣接させて配置した構造とし、正極電極側に接続される第１のスイッチング素子および第１の還流用ダイオードを正極電極上に配置し、一方、負極電極に接続される第２のスイッチング素子および第２の還流用ダイオードを、第１のスイッチング素子および第１の還流用ダイオードと負極電極を挟んで反対側の位置になる出力電極上に配置するようにしているので、第１、第２のスイッチング素子のスイッチング動作時に、半導体装置内に生じる電流経路の変化を低減させることが可能になるとともに、同一タイミングで流れる電流の向きが逆向きの電流経路を近傍に配置することが可能となる。
【０００８】
而して、電流経路に発生する周回磁束の変化を小さくするとともに、周回磁束を互いに打ち消し合うようにすることが可能となって、サージ発生に寄与する寄生インダクタンスを低減することができ、その結果、大きなサージの発生を抑止して、スイッチング損失を低減させ、もって、装置の小型化、低コスト化を図ることが可能になるという効果を得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明に係る半導体装置の最良の実施形態について、図面を参照しながら詳細に説明する。
【００１０】
まず、本発明に係る半導体装置は、ＤＣ−ＤＣコンバータ装置やインバータ装置などの電力変換装置に好適に適用されるスイッチ回路を構成するものであり、その回路構成の一例について図５を用いて説明する。
【００１１】
図５は、本発明の半導体装置を適用する電力変換装置としてインバータ回路に適用する場合を例にとって、該インバータ回路における１相分のスイッチ回路を構成する場合の回路構成の一例を示している。
【００１２】
なお、図５の回路構成における半導体素子については、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）１１，１３を用い、また、還流用ダイオードＦＷＤ１２，１４としてＰＮ接合型ダイオードを用いる場合について示している。しかし、本発明においては、かかる半導体素子に限るものではなく、例えば、スイッチング素子としてＭＯＳＦＥＴを用いて構成しても良いし、また、還流用ダイオードＦＷＤとして、ＰＩＮ（Ｐ−Intrinsic−Ｎ）型ダイオードなどを用いて構成しても良い。
【００１３】
図５のインバータ回路は、入力側の電源となる正極電極１と負極電極２とに対して、第１のスイッチング素子であるＩＧＢＴ１１および第２のスイッチング素子であるＩＧＢＴ１３が直列に接続され、ＩＧＢＴ１１およびＩＧＢＴ１３のゲート電極にＰＷＭ信号が印加されて、ＯＮ／ＯＦＦスイッチング動作をさせることによって、ＩＧＢＴ１１とＩＧＢＴ１３との接続点から１相分の交流電流が出力電極３に対して出力され、例えば誘導負荷（交流負荷）に対して交流電力が供給される。
【００１４】
ここで、第１のスイッチング素子であるＩＧＢＴ１１、第２のスイッチング素子であるＩＧＢＴ１３のそれぞれには、ＩＧＢＴ１１、ＩＧＢＴ１３のＯＮ／ＯＦＦの切り替え時点で、負荷が接続される出力電極３に対して電力供給を継続させるように、還流電流を流すための、第１の還流用ダイオードであるＦＷＤ１２、第２の還流用ダイオードであるＦＷＤ１４が、それぞれ逆並列に接続されている。
【００１５】
図５のインバータ回路では、或るタイミングにおいて、図５（Ａ）の実線矢印に示すように、正極電極１側に接続されているＩＧＢＴ１１がＯＮになって、出力電極３に接続されたモータ等の誘導負荷に対して、正極電極１からＩＧＢＴ１１を介して正側の電流が流れている状態にあったが、次のタイミングにおいて、ＩＧＢＴ１１がＯＦＦに切り替わろうとすると、出力電極３に接続された誘導負荷には、継続して電流を流し続けようとする。
【００１６】
このため、図５（Ｂ）の破線矢印に示すように、電流経路を、負極電極２に接続されている還流用ダイオードＦＷＤ１４を経由して負極電極２から出力電極３に流れる電流経路に変更して、負極電極２側のＦＷＤ１４に電流が流れ、出力電極３へ負側の電流を供給するようになる。
【００１７】
本発明は、図５に一例を示すような回路構成からなる半導体装置において、第１、第２のスイッチング素子であるＩＧＢＴ１１，１３および第１、第２の還流用ダイオードであるＦＷＤ１２，１４を搭載する半導体装置内の電流経路に発生する周回磁束による寄生インダクタンスを低減し、大きなサージ電圧の発生を抑止して、スイッチング損失を低減することを実現するものである。
【００１８】
ここで、第１、第２のスイッチング素子であるＩＧＢＴ１１，１３がＯＮからＯＦＦに切り替わるときに、サージ発生に寄与する寄生インダクタンスを低減する方策として、例えば、次のような方策がある。
【００１９】
つまり、第１、第２のスイッチング素子であるＩＧＢＴ１１，１３および第１、第２の還流用ダイオードであるＦＷＤ１２，１４を介して正極電極１、負極電極２、出力電極３の各電極に流れる電流経路について、
（１）同一タイミングで流れている電流経路に対しては、電流の向きが互いに逆向きのものをできるだけ近傍に配置することにより、電流経路に発生する周回磁束を互いに打ち消すようにして、できるだけ磁界を発生させないようにして、周回磁束による寄生インダクタンスを低減する方策、
（２）第１、第２のスイッチング素子であるＩＧＢＴ１１，１３のスイッチング動作により電流経路が変化する場合、スイッチング動作の前後での電流経路をできるだけ近傍に配置することにより、電流経路に発生する周回磁束の変化を小さくするようにして、周回磁束による寄生インダクタンスを低減する方策、
という２つの方策がある。
【００２０】
本発明の半導体装置においては、前述の２つの方策のうち、いずれか一方または両方を適用可能とする半導体装置を実現するものであり、以下に、その具体的な実施形態について、詳細に説明する。
【００２１】
なお、電力変換装置として、例えば３相の交流インバータ装置を必要とする場合には、図５に示す本回路を正極電極１と負極電極２との間に３組並列に接続することにより、それぞれの出力電極に３相交流モータを接続して、ＰＷＭ制御等によって３相交流電流を生成するように構成することになる。ただし、かかる３相インバータ装置に適用する場合においても、３組のスイッチ回路それぞれを別個の半導体装置として実現する場合のみならず、その他の実施形態として後述するように、複数のスイッチ回路をまとめた半導体装置として、例えば３組のスイッチ回路を１つの半導体装置に集積して構成することも可能である。
【００２２】
（第１の実施形態）
＜構成＞
図１は、本発明に係る半導体装置の構成に関する第１の実施形態を示す配置図であり、半導体装置の上側から眺めた際の平面図を示している。
【００２３】
図１の半導体装置１０において、正極電極１、負極電極２、および、出力電極３は、銅などからなるバスバーを用いて構成されるとともに、正極電極１と出力電極３とを隣接させた状態で配置し、負極電極２を出力電極３の上側の近傍の位置に配置する。これらの正極電極１、負極電極２、出力電極３は、ＰＰＳ（Polyphenylene Sulfide：ポリフェニレンサルファイド樹脂）等の樹脂で一体成型し、当該半導体装置１０の筐体を形成している。
【００２４】
正極電極１側（図５の回路図の上側アーム）の第１のスイッチング素子であるＩＧＢＴ１１の裏面電極（コレクタ電極）と第１の還流用ダイオードであるＦＷＤ１２の裏面電極（カソード電極）とを正極電極１上に、また、負極電極２側（図５の回路図の下側アーム）の第２のスイッチング素子であるＩＧＢＴ１３の裏面電極（コレクタ電極）と第２の還流用ダイオードであるＦＷＤ１４の裏面電極（カソード電極）とを、第１のスイッチング素子であるＩＧＢＴ１１と第１の還流用ダイオードであるＦＷＤ１２と負極電極２を挟んで反対側の位置になる出力電極３上に、それぞれ、はんだ付け等により直結して実装する。
【００２５】
また、正極電極１側のＩＧＢＴ１１の表面電極（エミッタ電極）およびＦＷＤ１２の表面電極（アノード電極）は、それぞれ、ワイヤボンディング等によって、出力電極３に接続され、負極電極２側のＩＧＢＴ１３の表面電極（エミッタ電極）およびＦＷＤ１４の表面電極（アノード電極）は、それぞれ、ワイヤボンディング等によって、負極電極２に接続される。
【００２６】
ここで、正極電極１上に配置する第１のスイッチング素子ＩＧＢＴ１１と第１の還流用ダイオードＦＷＤ１２とを、出力電極３と隣接する側部に沿って、該側部の近傍に配置し、出力電極３上に配置する第２のスイッチング素子ＩＧＢＴ１３と第２の還流用ダイオードＦＷＤ１４とを、負極電極２の側部のうち正極電極１の反対側の側部に沿って、該側部の近傍に位置して、かつ、第１のスイッチング素子ＩＧＢＴ１１と第１の還流用ダイオードＦＷＤ１２とは負極電極２を挟んで反対側の出力電極３上の位置に配置する。これにより、ワイヤボンディング等における配線長を短くすることができる。
【００２７】
さらに、ＩＧＢＴ１１，１３のスイッチング動作により電流経路が変化する際に、スイッチング動作の前後での電流経路をできるだけ近傍に配置することにより、電流経路に発生する周回磁束の変化をより小さくし、寄生インダクタンスをより低減することによって、大きなサージ電圧の発生を抑止するために、図１に示すように、出力電極３の出力電極端子３１（つまり、出力電極３の外部接続端子に接続する接続部）と対向する反対側の位置に、正極電極１および負極電極２の外部接続端子に接続する接続部を平行に隣接させて配置する。
【００２８】
なお、半導体素子（ＩＧＢＴ１１，１３およびＦＷＤ１２，１４）の周囲には、半導体素子やボンディングワイヤの保護、および、沿面絶縁の確保のために、シリコーンゲル等のゲル状の絶縁体を注入した構造とされている。
【００２９】
また、入出力電極間がトランスなどで分離されていない非絶縁型半導体装置として構成される本実施形態における半導体装置１０の下面部を冷却器等へ固定して実装する場合についても、半導体装置１０と冷却器との間には、絶縁性を有する絶縁シート等を介在させることにより絶縁した構造とされている。
【００３０】
＜動作＞
以下に、図１に示す半導体装置１０において、正極電極１側のＩＧＢＴ１１がＯＮ、ＯＦＦする場合における半導体装置１０の動作について説明する。
【００３１】
ＩＧＢＴ１１がＯＮした場合、ＩＧＢＴ１１を介して、正極電極１から出力電極３の出力電極端子３１に接続された誘導負荷に対して、電流が、実線矢印Ａに示すように流れる。かかる状態からＩＧＢＴ１１がＯＦＦすると、半導体装置１０を流れる電流は、破線矢印Ｂに示すように、負極電極２から出力電極３の出力電極端子３１に接続された誘導負荷に対して、ＦＷＤ１４を介して流れる状態に切り替わる。
【００３２】
このスイッチング時点で、負極電極２にＦＷＤ１４を介して流れる電流の電流経路は、図１に示すように、ＩＧＢＴ１１がＯＮ時に正極電極１からＩＧＢＴ１１を介して流れ出て出力電極３を流れていた電流経路と、近接し、かつ、平行して流れるので、前述したように、スイッチング動作によって変化した電流経路が近傍に位置することになり、電流経路に発生する周回磁束の変化を小さくし、寄生インダクタンスを低減することにより、大きなサージ電圧の発生を抑止することが可能になるという効果を得ることができる。
【００３３】
さらに、負極電極２からボンディングワイヤを通してＦＷＤ１４の表面電極（アノード電極）に流れ込む電流と、ＦＷＤ１４の裏面電極（カソード電極）から負極電極２の背面を通過して出力電極３の出力電極端子３１側へ流れ出す電流とが、近接し、かつ、平行して、逆向きに流れるので、前述したように、同一タイミングで流れている電流経路で電流の向きが互いに逆向きのものが近傍に配置されることになり、電流経路に発生する周回磁束を互いに打ち消し合って、周回磁界の発生を抑止して、寄生インダクタンスを低減することにより、大きなサージ電圧の発生を抑止することが可能になるという効果を得ることができる。
【００３４】
以上のように、図１に示す半導体装置１０においては、正極電極１と負極電極２との間に、第１の還流用ダイオードＦＷＤ１２を逆並列接続した第１のスイッチング素子ＩＧＢＴ１１と、第２の還流用ダイオードＦＷＤ１４を逆並列接続した第２のスイッチング素子ＩＧＢＴ１３とを直列に接続し、２個の第１、第２のスイッチング素子ＩＧＢＴ１１，１３の接続点から、電力変換後の出力電力を負荷接続用の出力電極３へ出力するように構成されている。
【００３５】
ここで、正極電極１と出力電極３とを隣接させた状態で配置し、かつ、負極電極２を出力電極３の上側の近傍の位置に配置し、かつ、正極電極１、負極電極２それぞれの外部接続端子に接続する接続部を、出力電極３の外部接続端子に接続する接続部すなわち出力電極端子３１と対向する反対側の位置にそれぞれ平行に隣接させて配置した構造としている。
【００３６】
さらに、正極電極１側に接続される第１のスイッチング素子ＩＧＢＴ１１および第１の還流用ダイオードＦＷＤ１２を正極電極１上に配置し、一方、負極電極２側に接続される第２のスイッチング素子ＩＧＢＴ１３および第２の還流用ダイオードＦＷＤ１４を、第１のスイッチング素子ＩＧＢＴ１１および第１の還流用ダイオードＦＷＤ１２と負極電極２を挟んで反対側の位置になる出力電極３上に配置するように構成している。
【００３７】
かくのごとき電極配置とスイッチング素子の実装構成とを採用することによって、第１、第２のスイッチング素子ＩＧＢＴ１１，１３のスイッチング動作による半導体装置１０内の電流経路の変化を低く抑えることができ、かつ、同一タイミングで流れる電流の向きが逆の電流経路を近傍の位置に配置することができるので、電流経路に発生する周回磁束の変化を小さくするとともに、周回磁束を互いに打ち消し合うようにすることが可能となって、サージ発生に寄与する寄生インダクタンスを低減することができ、その結果、大きなサージの発生を抑止して、スイッチング損失を低減させ、もって、装置の小型化、低コスト化を図ることが可能になるという効果を得ることができる。
【００３８】
さらには、図１に示すように、負極電極２に接続される第２のスイッチング素子ＩＧＢＴ１３を、第１のスイッチング素子ＩＧＢＴ１１と負極電極２を挟んで対称な位置の出力電極３上に配置し、第２の還流用ダイオードＦＷＤ１４を、第１の還流用ダイオードＦＷＤ１２と負極電極２を挟んで対称な位置の出力電極３上に配置することによって、第１、第２のスイッチング素子ＩＧＢＴ１１，１３のスイッチング動作による半導体装置１０内の電流経路の変化をより確実に抑えることができ、サージ発生に寄与する寄生インダクタンスをより確実に低減することができ、その結果、大きなサージの発生を抑止して、スイッチング損失を低減させ、もって、装置の小型化、低コスト化を図ることがより確実に可能になるという効果を得ることができる。
【００３９】
（第２の実施形態）
＜構成＞
図２は、本発明に係る半導体装置の構成に関する第２の実施形態を示す配置図であり、半導体装置の上側から眺めた際の平面図を示している。
【００４０】
図２の半導体装置１０Ａにおいても、第１の実施形態における図１の半導体装置１０の場合と同様、正極電極１、負極電極２、および、出力電極３は、銅などからなるバスバーを用いて構成されるとともに、正極電極１と出力電極３とを隣接させた状態で配置し、負極電極２を出力電極３の上側の近傍の位置に配置する。これらの正極電極１、負極電極２、出力電極３は、ＰＰＳ等の樹脂で一体成型し、当該半導体装置１０Ａの筐体を形成している。
【００４１】
なお、半導体素子（ＩＧＢＴ１１，１３およびＦＷＤ１２，１４）の周囲には、第１の実施形態の場合と同様、半導体素子やボンディングワイヤの保護、および、沿面絶縁の確保のために、シリコーンゲル等のゲル状の絶縁体を注入した構造とされている。
【００４２】
また、入出力電極間がトランスなどで分離されていない非絶縁型半導体装置として構成される本実施形態における半導体装置１０Ａの下面部を冷却器等へ固定して実装する場合についても、半導体装置１０Ａと冷却器との間には、絶縁性を有する絶縁シート等を介在させることにより絶縁した構造とされている。
【００４３】
図２の半導体装置１０Ａにおいて、第１の実施形態における図１の半導体装置１０との違いは、負極電極２側の第２のスイッチング素子であるＩＧＢＴ１３と第２の還流用ダイオードであるＦＷＤ１４とを出力電極３上に配置する位置を逆転させて、負極電極２に対して、正極電極１側の第１のスイッチング素子であるＩＧＢＴ１１の反対側の対称な位置には第２の還流用ダイオードであるＦＷＤ１４を、また、正極電極１側の第１の還流用ダイオードであるＦＷＤ１２の反対側の対称な位置には第２のスイッチング素子であるＩＧＢＴ１３を、それぞれ、はんだ付け等により実装している点である。
【００４４】
かくのごとく、負極電極２に対して、正極電極１側の第１のスイッチング素子であるＩＧＢＴ１１の反対側の対称な位置には、負極電極２側の第２の還流用ダイオードＦＷＤ１４を、また、正極電極１側の第１の還流用ダイオードであるＦＷＤ１２の反対側の対称な位置には、負極電極２側の第２のスイッチング素子であるＩＧＢＴ１３を、それぞれ、配置した構造とすることによって、第１、第２のスイッチング素子ＩＧＢＴ１１，１３のスイッチング動作により変化する電流経路についてより広い範囲を互いに近傍する位置に配置することができ、第１の実施形態における図１の半導体装置１０の場合よりも、寄生インダクタンスをさらに低減することを可能としている。
【００４５】
＜動作＞
以下に、図２に示す半導体装置１０Ａにおいて、正極電極１側のＩＧＢＴ１１がＯＮ、ＯＦＦする場合における半導体装置１０Ａの動作について、第１の実施形態における図１の半導体装置１０の動作との違いを中心にして説明する。
【００４６】
本実施形態における半導体装置１０Ａの場合、出力電極３を流れる電流の電流経路は、ＩＧＢＴ１１がＯＮ時に、実線矢印Ｃに示すように、正極電極１からＩＧＢＴ１１を介して出力電極３の出力電極端子３１に接続された誘導負荷に対して流れる場合と、ＩＧＢＴ１１がＯＦＦ時に、破線矢印Ｄに示すように、負極電極２からＦＷＤ１４を介して出力電極３の出力電極端子３１に接続された誘導負荷に対して流れる場合と、の両者の出力電極３上の電流経路は、ＦＷＤ１４の裏面電極（カソード電極）から負極電極２の背面を通過して出力電極３側へ流れ出す部分を除いて、ほとんどの部分で、近接し、かつ、平行に流れるようになるので、図１の半導体装置１０に比して、寄生インダクタンスをさらに低減し、大きなサージ電圧の発生をさらに抑止することが可能になるという効果を得ることができる。
【００４７】
つまり、本実施形態における半導体装置１０Ａは、第１の実施形態における半導体装置１０に対して、正極電極１側の第１のスイッチング素子ＩＧＢＴ１１、第１の還流用ダイオードＦＷＤ１２の配置順序と負極電極２側の第２のスイッチング素子ＩＧＢＴ１３、第２の還流用ダイオードＦＷＤ１４の配置順序との関係を逆にして、負極電極２に接続される第２のスイッチング素子ＩＧＢＴ１３を、第１の還流用ダイオードＦＷＤ１２と負極電極２を挟んで対称な位置の出力電極３上に配置し、第２の還流用ダイオードＦＷＤ１４を、第１のスイッチング素子ＩＧＢＴ１１と負極電極２を挟んで対称な位置の出力電極３上に配置するようにしている。
【００４８】
この結果、第１、第２のスイッチング素子ＩＧＢＴ１１，１３のスイッチング動作による半導体装置１０内の電流経路の変化をより少ない範囲に抑えることができ、サージ発生に寄与する寄生インダクタンスをより多く低減することができ、その結果、大きなサージの発生をより低く抑えて、スイッチング損失をより確実に低減させ、もって、装置の小型化、低コスト化を図ることがより確実に可能になるという効果を得ることができる。
【００４９】
（第３の実施形態）
＜構成＞
図３は、本発明に係る半導体装置の構成に関する第３の実施形態を示す配置図であり、図３（Ａ）が、半導体装置の上側から眺めた際の平面図を示し、図３（Ｂ）が、半導体装置の側面から眺めた際の側面図を示している。
【００５０】
図３の半導体装置１０Ｂにおいても、第１、第２の実施形態の図１、図２の半導体装置１０，１０Ａの場合と同様、正極電極１、負極電極２、および、出力電極３は、銅などからなるバスバーを用いて構成されるとともに、正極電極１と出力電極３とを隣接させた状態で配置し、負極電極２を出力電極３の上側の近傍の位置に配置する。これらの正極電極１、負極電極２、出力電極３は、ＰＰＳ等の樹脂で一体成型し、当該半導体装置１０Ｂの筐体を形成している。
【００５１】
なお、半導体素子（ＩＧＢＴ１１，１３およびＦＷＤ１２，１４）の周囲には、第１、第２の実施形態の場合と同様、半導体素子やボンディングワイヤの保護、および、沿面絶縁の確保のために、シリコーンゲル等のゲル状の絶縁体を注入した構造とされている。
【００５２】
また、入出力電極間がトランスなどで分離されていない非絶縁型半導体装置として構成される本実施形態における半導体装置１０Ｂの下面部を冷却器等へ固定して実装する場合についても、半導体装置１０Ｂと冷却器との間には、絶縁性を有する絶縁シート等を介在させることにより絶縁した構造とされている。
【００５３】
図３の半導体装置１０Ｂにおいて、第１、第２の実施形態の図１、図２の半導体装置１０，１０Ａとの違いは、正極電極１と並置した出力電極３のうち、正極電極１側に面する側部（図３の出力電極３の左側部）に、図３（Ｂ）に示すように、上方向に折り曲げて、正極電極１の上側にまで延在させて、正極電極１の上側の近傍の位置に配置した出力電極段差部３２を形成して、出力電極段差部３２の下面に、正極電極１の出力電極３に面する側部（図３の正極電極１の右側部）を、負極電極２側の半導体素子（ＩＧＢＴ１３、ＦＷＤ１４）の実装面となる出力電極３により近接させるとともに、出力電極段差部３２と正極電極１の一部とを重ね合わせた構造としている点にある。
【００５４】
さらに、図３（Ｂ）に示すように、正極電極１の一部と出力電極３とが重なり合った出力電極段差部３２の上側の近傍の位置に、負極電極２を配置する。かかる配置にすることによって、正極電極１、負極電極２それぞれの外部接続端子へ接続する接続部は、半導体装置１０Ｂの上方向からの投影面でほぼ同じ場所から引き出すようにすることができる。
【００５５】
なお、図３の半導体装置１０Ｂにおける半導体素子の配置（チップ配置）は、第２の実施形態における半導体装置１０Ａの場合と同様に、負極電極２に対して、第１のスイッチング素子であるＩＧＢＴ１１の反対側の対称な位置には第２の還流用ダイオードであるＦＷＤ１４を、第１の還流用ダイオードであるＦＷＤ１２の反対側の対称な位置には第２のスイッチング素子であるＩＧＢＴ１３を、それぞれ、配置している。
【００５６】
図３の半導体装置１０Ｂを冷却するためには、前述のように、半導体装置１０Ｂの下面に冷却器が取り付けられるが、出力電極３に出力電極段差部３２を設けることによって、主たる発熱部である半導体素子のＩＧＢＴ１１、ＦＷＤ１２を実装する正極電極１の実装面を、負極電極２側の半導体素子のＩＧＢＴ１３、ＦＷＤ１４を実装する出力電極３の実装面と同一平面上に近接させて配置することができ、冷却器の小型化、簡略化を図ることができる。
【００５７】
＜動作＞
以下に、図３に示す半導体装置１０Ｂにおいて、正極電極１側のＩＧＢＴ１１がＯＮ、ＯＦＦする場合における半導体装置１０Ｂの動作について、第１、第２の実施形態における図１、図２の半導体装置１０，１０Ａの動作との違いを中心にして説明する。
【００５８】
ＩＧＢＴ１１がＯＮした場合、ＩＧＢＴ１１を介して、正極電極１から出力電極３の出力電極端子３１に接続された誘導負荷に対して、電流が、実線矢印Ｅに示すように流れる。かかる状態からＩＧＢＴ１１がＯＦＦすると、半導体装置１０を流れる電流は、破線矢印Ｆに示すように、負極電極２から出力電極３の出力電極端子３１に接続された誘導負荷に対して、ＦＷＤ１４を介して流れる状態に切り替わる。
【００５９】
このスイッチング時点で、ＩＧＢＴ１１がＯＮ時に正極電極１に外部から流れ込んでいた電流と、ＩＧＢＴ１１がＯＦＦ時に負極電極２に外部から流れ込む電流とが、図３（Ｂ）の実線矢印Ｅと破線矢印Ｆとに示すように、半導体装置３Ｂの上方向からの投影面で互いに重ね合わせることができるので、スイッチング動作により変化する電流経路を近傍に配置して、電流経路に発生する周回磁束の変化を小さくし、寄生インダクタンスを低減して、大きなサージ電圧の発生を防止するという効果を得ることができる。
【００６０】
さらには、正極電極１からＩＧＢＴ１１の裏面電極（コレクタ電極）に流れ込む電流とＩＧＢＴ１１の表面電極（エミッタ電極）からボンディングワイヤを通して流れ出す電流、また、負極電極２からボンディングワイヤを通してＦＷＤ１４の表面電極（アノード電極）に流れ込む電流とＦＷＤ１４の裏面電極（カソード電極）から出力電極３に流れ出す電流についても、図３（Ｂ）の実線矢印Ｅと破線矢印Ｆとに示すように、半導体装置１０Ｂの上方向からの投影面で互いに重ね合わせることができるので、電流経路に発生する周回磁束を互いに打ち消すようにして、できるだけ磁界を発生させなくし、寄生インダクタンスを低減して、大きなサージ電圧の発生を防止するという効果も得ることができる。
【００６１】
以上のように、本実施形態における半導体装置１０Ｂは、第１、第２の実施形態における半導体装置１０，１０Ａに対して、正極電極１と隣接させて配置した出力電極３のうち、正極電極１側に面する側部に、正極電極１の上側の近傍の位置に延在する出力電極段差部３２を備え、負極電極２を出力電極段差部３２の上側の近傍の位置に配置した構造とするとともに、正極電極１、負極電極２それぞれの外部接続端子に接続する接続部を、出力電極段差部３２を挟んで正極電極１、負極電極２が上下に重なり合った位置に配置するように構成している。
【００６２】
この結果、冷却器の小型化・簡素化を可能とするとともに、正極電極１側の第１のスイッチング素子ＩＧＢＴ１１、負極電極２側の第２のスイッチング素子ＩＧＢＴ１３それぞれに流れ込む電流と流れ出す電流との電流経路を、さらには、正極電極１側の第１の還流用ダイオードＦＷＤ１２、負極電極２側の第２の還流用ダイオードＦＷＤ１４それぞれに流れ込む電流と流れ出す電流との電流経路を、半導体装置１０Ｂの上方向から見た投影面上で互いに重ね合わせて、同一タイミングで逆向きに流れる電流経路を近傍に配置することができるので、さらには、スイッチング動作時により変化する電流経路も、第１、第２の実施形態における半導体装置１０，１０Ａよりも、さらに近傍の位置に配置することができるので、より効果的に、寄生インダクタンスの低減を行うことができ、その結果、サージ電圧の発生をより低く抑えることができ、もって、装置の小型化、低コスト化をより効果的に実現することができる。
【００６３】
（第４の実施形態）
図４は、本発明に係る半導体装置の構成に関する第４の実施形態を示す配置図であり、半導体装置の上側から眺めた際の平面図を示している。
【００６４】
半導体装置の電流容量を大きくする際に、半導体素子（つまりスイッチング素子ＩＧＢＴ、還流用ダイオードＦＷＤ）を複数個並列に搭載することがあるが、図４の半導体装置１０Ｃにおいては、電流容量が大きな半導体装置を効果的に実現するために、複数個のスイッチング素子ＩＧＢＴ、還流用ダイオードＦＷＤを実装する場合の一例として、スイッチング素子ＩＧＢＴと還流用ダイオードＦＷＤとを、正極電極１側（図５の回路図の上側アーム）と負極電極２側（図５の回路図の下側アーム）とに、それぞれ、２個ずつ実装する例を示している。
【００６５】
つまり、図４の半導体装置１０Ｃにおいて、正極電極１側には、第１の還流用ダイオードＦＷＤ１２を逆並列接続した第１のスイッチング素子ＩＧＢＴ１１と第３の還流用ダイオードＦＷＤ１６を逆並列接続した第３のスイッチング素子ＩＧＢＴ１５とを並列接続し、負極電極２側には、第２の還流用ダイオードＦＷＤ１４を逆並列接続した第２のスイッチング素子ＩＧＢＴ１３と第４の還流用ダイオードＦＷＤ１８を逆並列接続した第４のスイッチング素子ＩＧＢＴ１７とを並列接続するように実装している。
【００６６】
この際、ＩＧＢＴとＦＷＤとを交互に配置する。つまり、正極電極１側は、正極電極１の入力端子側に近い方からＩＧＢＴ１１，ＦＷＤ１２，ＩＧＢＴ１５，ＦＷＤ１６の順に交互に配置し、負極電極２側は、第２、第３の実施形態における図２、図３の半導体装置１０Ａ，１０Ｂの場合と同様、正極電極１側のＩＧＢＴ、ＦＷＤの順番とは逆順に並ぶように、負極電極２の入力端子側に近い方からＦＷＤ１４，ＩＧＢＴ１３，ＦＷＤ１８，ＩＧＢＴ１７の順に交互に配置する。この結果、負極電極２を挟んで、正極電極１側のＩＧＢＴと負極電極２側のＦＷＤとが、また、正極電極１側のＦＷＤと負極電極２側のＩＧＢＴとが、反対側の対称な位置に対向するように配置される。
【００６７】
なお、図４の半導体装置１０Ｃにおいても、第１〜第３の実施形態における図１〜図３の半導体装置１０，１０Ａ，１０Ｂの場合と同様、正極電極１、負極電極２、および、出力電極３は、銅などからなるバスバーを用いて構成されるとともに、正極電極１と出力電極３とを隣接させた状態で配置し、負極電極２を出力電極３の上側の近傍の位置に配置する。これらの正極電極１、負極電極２、出力電極３は、ＰＰＳ等の樹脂で一体成型し、当該半導体装置１０Ｃの筐体を形成している。
【００６８】
なお、半導体素子（ＩＧＢＴ１１，１３，１５，１７およびＦＷＤ１２，１４，１６，１８）の周囲には、第１〜第３の実施形態の場合と同様、半導体素子やボンディングワイヤの保護、および、沿面絶縁の確保のために、シリコーンゲル等のゲル状の絶縁体を注入した構造とされている。
【００６９】
また、入出力電極間がトランスなどで分離されていない非絶縁型半導体装置として構成される本実施形態における半導体装置１０Ｃの下面部を冷却器等へ固定して実装する場合についても、半導体装置１０Ｃと冷却器との間には、絶縁性を有する絶縁シート等を介在させることにより絶縁した構造とされている。
【００７０】
一般に、スイッチング素子ＩＧＢＴは、還流用ダイオードＦＷＤに比べて発熱量が大きく、スイッチング損失に占める割合が大きい。したがって、複数のスイッチング素子ＩＧＢＴを並列接続する際に、スイッチング素子ＩＧＢＴ同士を隣接して配置すると、熱干渉を起こし、通電時の温度上昇が大きくなる。このため、図４の半導体装置１０Ｃのように、正極電極１側は、ＩＧＢＴ１１，ＦＷＤ１２，ＩＧＢＴ１５，ＦＷＤ１６の順、負極電極２側は、ＦＷＤ１４，ＩＧＢＴ１３，ＦＷＤ１８，ＩＧＢＴ１７の順というように、スイッチング素子ＩＧＢＴと還流用ダイオードＦＷＤとを交互に配置し、比較的発熱量が小さい還流用ダイオードＦＷＤを、発熱量が大きいスイッチング素子ＩＧＢＴの間に配置することによって、スイッチング素子ＩＧＢＴ間の熱干渉を抑え、温度上昇を小さくすることができる。
【００７１】
また、負極電極２を挟んで、正極電極１側のスイッチング素子ＩＧＢＴと負極電極２側の還流用ダイオードＦＷＤとが、また、正極電極１側の還流用ダイオードＦＷＤと負極電極２側のスイッチング素子ＩＧＢＴとが、反対側の対称な位置に対向するように配置されることにより、第２、第３の実施形態における図２、図３の半導体装置１０Ａ，１０Ｂと同様、出力電極３を流れる電流の電流経路は、ＩＧＢＴ１１，１５がＯＮ時に、正極電極１からＩＧＢＴ１１，１５を介して出力電極３の出力電極端子３１に接続された誘導負荷に対して流れる場合と、ＩＧＢＴ１１，１５がＯＦＦ時に、負極電極２からＦＷＤ１４，１８を介して出力電極３の出力電極端子３１に接続された誘導負荷に対して流れる場合と、の両者の出力電極３の電流経路は、ＦＷＤ１４，１８の裏面電極（カソード電極）から負極電極２の背面を通過して出力電極３側へ流れ出す部分を除いて、ほとんどの部分で、近接し、かつ、平行に流れるようになるので、寄生インダクタンスをさらに低減する効果も得ることができる。
【００７２】
つまり、図４の半導体装置１０Ｃにおいては、第１、第３の還流用ダイオードＦＷＤ１２，１６がそれぞれ逆並列接続された第１、第３のスイッチング素子ＩＧＢＴ１１，１５および第２、第４の還流用ダイオードＦＷＤ１４，１８がそれぞれ逆並列接続された第２、第４のスイッチング素子ＩＧＢＴ１３，１７のように、複数の半導体素子が、正極電極１と負極電極２との間に並列接続された構成からなっている場合、正極電極１上に配置する第１、第３のスイッチング素子ＩＧＢＴ１１，１５と前記第１、第３の還流用ダイオードＦＷＤ１２，１６とを交互に配置し、出力電極３上に配置する第２、第４のスイッチング素子ＩＧＢＴ１３，１７と第２、第４の還流用ダイオードＦＷＤ１４，１８とを交互に配置する構成としている。
【００７３】
この結果、還流用ダイオードＦＷＤに比べて発熱量が大きいスイッチング素子ＩＧＢＴの間に、発熱量が比較的小さい還流用ダイオードＦＷＤを挟んで配置することになり、発熱量が大きいスイッチング素子ＩＧＢＴ同士を離して配置することにより、熱干渉を抑えることができ、温度上昇を低く抑えることができる。
【００７４】
また、第１、第３のスイッチング素子ＩＧＢＴ１１，１５、第２、第４のスイッチング素子ＩＧＢＴ１３，１７のように、正極電極１、負極電極２のそれぞれに、複数のスイッチング素子ＩＧＢＴを搭載する場合、隣り合うスイッチング素子ＩＧＢＴの信号端子（例えば、ゲート電極等を引き出す端子）の位置を互いに噛み合わせるように配置することによって、信号端子の位置を一列に配置することができ、半導体装置１０Ｃの小型化を図ることもできる。
【００７５】
さらには、第３の実施形態における図３の半導体装置１０Ｂの場合と同様に、出力電極３の正極電極１側に面する側部に、出力電極段差部を備える構造とし、該出力電極段差部を正極電極１の一部の上側の近傍の位置に延在させるように配置し、該出力電極段差部と正極電極１の一部とを重ね合わせた構造とすることによって、冷却器の小型化、簡略化を図ることができるとともに、第３の実施形態における図３の半導体装置１０Ｂの場合と同様、さらに、次のような効果も合わせて得られる。
【００７６】
すなわち、冷却器の小型化・簡素化を可能とするとともに、正極電極１側の第１、第３のスイッチング素子ＩＧＢＴ１１，１５、負極電極２側の第２、第４のスイッチング素子ＩＧＢＴ１３，１７それぞれに流れ込む電流と流れ出す電流との電流経路を、さらには、正極電極１側の第１、第３の還流用ダイオードＦＷＤ１２，１６、負極電極２側の第２、第４の還流用ダイオードＦＷＤ１４，１８それぞれに流れ込む電流と流れ出す電流との電流経路を、半導体装置１０Ｃの上方向から見た投影面上で互いに重ね合わせて、同一タイミングで逆向きに流れる電流経路を近傍に配置することができるので、さらには、スイッチング動作時により変化する電流経路も、第３の実施形態における半導体装置１０Ｂと同様に、第１、第２の実施形態における半導体装置１０，１０Ａよりも、さらに近傍の位置に配置することができるので、より効果的に、寄生インダクタンスの低減を行うことができ、その結果、サージ電圧の発生をより低く抑えることができ、もって、装置の小型化、低コスト化をより効果的に実現することができる。
【００７７】
（その他の実施形態）
前述した第１〜第３の実施形態においては、電力変換装置に適用するスイッチ回路として、１組のスイッチ回路のみを切り出して半導体装置として形成する場合について説明したが、本発明は、かかる場合のみに限るものではなく、第４の実施形態に示すように、複数のスイッチ回路を１つの半導体装置に集積して構成するようにしても良く、例えば、３相の交流電力を出力する３相インバータ装置を構成するような場合、３相分の３組のスイッチ回路を一体とした半導体装置を形成することができる。
【００７８】
このように、３相分の３組のスイッチ回路を一体構造とした半導体装置を構成する場合には、本発明による半導体装置は、第４の実施形態において説明したように、発熱量が大きいスイッチング素子ＩＧＢＴ同士が隣接しないように、スイッチング素子ＩＧＢＴと発熱量が比較的小さい還流用ダイオードＦＷＤとを互い違いに配置するようにして、温度上昇を防ぐことができ、あるいは、隣り合うスイッチング素子ＩＧＢＴの信号端子（例えば、ゲート電極、チップ上に配置するセンサ電極等を引き出す端子）の位置を互いに噛み合わせるように配置することによって、一列に配置することができ、半導体装置の小型化を図ることができる。
【００７９】
なお、前述した第１〜第３の実施形態に示すような１組のスイッチ回路からなる半導体装置を３組並列接続することによって、３相のインバータ回路を形成することももちろん可能である。
【００８０】
また、前述した各実施形態においては、スイッチング素子としてＩＧＢＴを、また、還流用ダイオードとしてＰＮ接合型ダイオードを、用いる場合について説明したが、本発明はかかる半導体素子のみを限るものではない。前述したように、例えば、スイッチング素子として、パワー用ＭＯＳＦＥＴを用いるようにしても良い。また、還流用ダイオードとしては、ＰＮ接合型ダイオードまたはＰＩＮ型ダイオードまたはショットキー型ダイオードの１ないし複数の組み合わせ（例えば、１個のみならず複数個のＰＮ接合型ダイオードを並列接続した形態や、１ないし複数個のＰＩＮ型ダイオードを並列接続した形態や、あるいは、１ないし複数個のＰＮ接合型ダイオードとショットキー型ダイオードとを並列接続した形態など）を用いるようにしても良い。
【図面の簡単な説明】
【００８１】
【図１】本発明に係る半導体装置の構成に関する第１の実施形態を示す配置図である。
【図２】本発明に係る半導体装置の構成に関する第２の実施形態を示す配置図である。
【図３】本発明に係る半導体装置の構成に関する第３の実施形態を示す配置図である。
【図４】本発明に係る半導体装置の構成に関する第４の実施形態を示す配置図である。
【図５】インバータ回路における１相分のスイッチ回路を構成する場合の回路構成の一例を示す回路図である。
【符号の説明】
【００８２】
１…正極電極、２…負極電極、３…出力電極、１０…半導体装置、１０Ａ…半導体装置、１０Ｂ…半導体装置、１０Ｃ…半導体装置、１１…ＩＧＢＴ、１２…ＦＷＤ（還流用ダイオード）、１３…ＩＧＢＴ、１４…ＦＷＤ（還流用ダイオード）、１５…ＩＧＢＴ、１６…ＦＷＤ（還流用ダイオード）、１７…ＩＧＢＴ、１８…ＦＷＤ（還流用ダイオード）、３１…出力電極端子、３２…出力電極段差部。
【図１】
2008306872.tif 000003
【図２】
2008306872.tif 000004
【図３】
2008306872.tif 000005
【図４】
2008306872.tif 000006
【図５】
2008306872.tif 000007