(57)【要約】【課題】終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることが可能な半導体集積回路を提供する。【解決手段】半導体集積回路１００は、出力が論理回路１に接続され、伝送線路を伝搬した信号を受信し論理回路１に出力するための差動入力レシーバ回路４と、制御回路１６とを備え、制御回路１６が、終端抵抗５の抵抗値を測定するテスト動作モード時は、第１のスイッチ回路８および第２のスイッチ回路９をオフするとともに、第３のスイッチ回路１０および第４のスイッチ回路１１をオンし、通常動作する通常動作モード時は、第１のスイッチ回路８および第２のスイッチ回路９をオンするとともに、第３のスイッチ回路１０および第４のスイッチ回路１１をオフする。【選択図】図１
2008145253.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路を伝搬した信号を受信するための半導体集積回路であって、
論理演算する論理回路と、
前記論理回路に接続された第１の入出力端子と、
前記論理回路に接続された第２の入出力端子と、
出力が前記論理回路に接続され、前記伝送線路を伝搬した信号を受信し前記論理回路に出力するための差動入力レシーバ回路と、
前記伝送線路とインピーダンス整合するため、前記差動入力レシーバ回路の非反転入力端子と反転入力端子との間に接続された終端抵抗と、
前記差動入力レシーバ回路の前記非反転入力端子に接続され、前記信号を受信するための第３の入出力端子と、
前記差動入力レシーバ回路の前記反転入力端子に接続され、前記信号を受信するための第４の入出力端子と、
前記論理回路と前記第１の入出力端子との間に接続された第１のスイッチ回路と、
前記論理回路と前記第２の入出力端子との間に接続された第２のスイッチ回路と、
前記第１の入出力端子と前記第３の入出力端子との間に接続された第３のスイッチ回路と、
前記第２の入出力端子と前記第４の入出力端子との間に接続された第４のスイッチ回路と、
前記第１ないし第４のスイッチ回路のオン/オフを制御する制御回路と、を備え、
前記制御回路は、
前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオフするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオンし、
通常動作する通常動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオンするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオフする
ことを特徴とする半導体集積回路。
【請求項２】
前記第１、第３のスイッチ回路と前記第１の入出力端子との間に接続された第１の抵抗と、
前記第２、第４のスイッチ回路と前記第２の入出力端子との間に接続された第２の抵抗と、
前記第３のスイッチ回路と第３の入出力端子との間に接続された第３の抵抗と、
前記第４のスイッチ回路と第４の入出力端子との間に接続された第４の抵抗と、をさらに備え、
前記第１ないし第４のスイッチ回路は、それぞれ前記制御回路から入力される信号によりオン/オフが制御されるトランジスタで構成される
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
伝送線路に伝搬させる信号を送信するための半導体集積回路であって、
論理演算する論理回路と、
前記論理回路に接続された第１の入出力端子と、
前記論理回路に接続された第２の入出力端子と、
出力が前記論理回路に接続され、前記論理回路が出力した信号を前記伝送線路に送信するための差動出力ドライバ回路と、
前記伝送線路とインピーダンス整合するため、前記差動出力ドライバ回路の非反転出力端子と反転出力端子との間に接続された終端抵抗と、
前記差動出力ドライバ回路の前記非反転出力端子に接続され、前記信号を送信するための第３の入出力端子と、
前記差動出力ドライバ回路の前記反転出力端子に接続され、前記信号を送信するための第４の入出力端子と、
前記論理回路と前記第１の入出力端子との間に接続された第１のスイッチ回路と、
前記論理回路と前記第２の入出力端子との間に接続された第２のスイッチ回路と、
前記第１の入出力端子と前記第３の入出力端子との間に接続された第３のスイッチ回路と、
前記第２の入出力端子と前記第４の入出力端子との間に接続された第４のスイッチ回路と、
前記第１ないし第４のスイッチ回路のオン/オフを制御する制御回路と、を備え、
前記制御回路は、
前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオフするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオンし、
通常動作する通常動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオンするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオフする
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記第１、第３のスイッチ回路と前記第１の入出力端子との間に接続された第１の抵抗と、
前記第２、第４のスイッチ回路と前記第２の入出力端子との間に接続された第２の抵抗と、
前記第３のスイッチ回路と第３の入出力端子との間に接続された第３の抵抗と、
前記第４のスイッチ回路と第４の入出力端子との間に接続された第４の抵抗と、をさらに備え、
前記第１ないし第４のスイッチ回路は、それぞれ前記制御回路から入力される信号によりオン/オフが制御されるトランジスタで構成される
ことを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
請求項１ないし４の何れかに記載の前記半導体集積回路の終端抵抗の測定方法であって、
前記テスト動作モード時に、前記第１の入出力端子と第２の入出力端子との間にテスト電流を流すことにより前記終端抵抗に前記テスト電流を印加し、前記第３の入出力端子と第４の入出力端子との間の電位差を測定し、
前記電位差を前記テスト電流で除算することにより、前記終端抵抗の抵抗値を得る
ことを特徴とする半導体集積回路の終端抵抗の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部の終端抵抗の抵抗値を測定することが可能な半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、大量の信号を伝送する手段の一つとして、電流を信号伝送の手段として用いた半導体集積回路であるＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)インターフェイス回路が用いられている。
【０００３】
このＬＶＤＳ回路は、レシーバ回路の入力直前に１００Ωの終端抵抗が接続される。この終端抵抗は、製品の部品数削減のため、半導体集積回路に内蔵されることがある。この終端抵抗の抵抗値は、製品として決められた仕様が定義されている。この仕様として、例えば、１００Ω±１５Ωといった範囲が決められている。
【０００４】
上記抵抗値を製品で保証するために、ダイソーターテスト工程時にウエハ上で抵抗値を測定し、また最終テスト工程時にアセンブリされた製品をソケットに入れて測定を行う必要がある。
【０００５】
ここで、従来の抵抗の測定方法には、抵抗の両端を測定器に接続し、該抵抗に電圧を印加し、流れる電流値から抵抗を求める。この測定方法の場合、２端子で測定を行うため、測定器と抵抗の間になんらかの抵抗が付随した場合には測定誤差が発生する（例えば、特許文献１参照。）。
【０００６】
例えば、ウエハ上の測定ではパッドと測定器の針の間、ソケットによる測定ではアセンブリ製品とソケットのピンとの間に接触抵抗が付随することがある。これにより、抵抗値が仕様内に製造できていたとしても、テスト上の問題で歩留まりを落とし得る。
【０００７】
この接触抵抗の影響を受けない測定方法として、４端子で抵抗値の測定を行う方法がある。この４端子で測定する方法では、被測定抵抗の両端に接続された第１、第２の端子間に電流を印加し、該被測定抵抗の両端に別途接続された第３、第４の端子間に発生する電位差を、印加した該電流で割る。これにより、該被測定抵抗の抵抗値が求められる。
【０００８】
上記４端子法では第３、第４の端子間に電流が流れない。このため、第３、第４の端子と該被測定抵抗との間に接触抵抗が付随しても、この接触抵抗の影響を受けることなく該被測定抵抗の抵抗値を求めることができる。
【０００９】
しかしながら、既述のＬＶＤＳ回路において、上記４端子法を適用するためには、終端抵抗に接続された２つの入出力端子以外に、テスト用の入出力端子が２つ必要になる。したがって、入出力端子数の削減を図ることができないという問題があった。
【特許文献１】特開２００４−１９８１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る実施例に従った半導体集積回路は、
伝送線路を伝搬した信号を受信するための半導体集積回路であって、
論理演算する論理回路と、
前記論理回路に接続された第１の入出力端子と、
前記論理回路に接続された第２の入出力端子と、
出力が前記論理回路に接続され、前記伝送線路を伝搬した信号を受信し前記論理回路に出力するための差動入力レシーバ回路と、
前記伝送線路とインピーダンス整合するため、前記差動入力レシーバ回路の非反転入力端子と反転入力端子との間に接続された終端抵抗と、
前記差動入力レシーバ回路の前記非反転入力端子に接続され、前記信号を受信するための第３の入出力端子と、
前記差動入力レシーバ回路の前記反転入力端子に接続され、前記信号を受信するための第４の入出力端子と、
前記論理回路と前記第１の入出力端子との間に接続された第１のスイッチ回路と、
前記論理回路と前記第２の入出力端子との間に接続された第２のスイッチ回路と、
前記第１の入出力端子と前記第３の入出力端子との間に接続された第３のスイッチ回路と、
前記第２の入出力端子と前記第４の入出力端子との間に接続された第４のスイッチ回路と、
前記第１ないし第４のスイッチ回路のオン/オフを制御する制御回路と、を備え、
前記制御回路は、
前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオフするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオンし、
通常動作する通常動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオンするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオフする
ことを特徴とする。
【００１２】
本発明の他の態様に係る実施例に従った半導体集積回路は、
伝送線路に伝搬させる信号を送信するための半導体集積回路であって、
論理演算する論理回路と、
前記論理回路に接続された第１の入出力端子と、
前記論理回路に接続された第２の入出力端子と、
出力が前記論理回路に接続され、前記論理回路が出力した信号を前記伝送線路に送信するための差動出力ドライバ回路と、
前記伝送線路とインピーダンス整合するため、前記差動出力ドライバ回路の非反転出力端子と反転出力端子との間に接続された終端抵抗と、
前記差動出力ドライバ回路の前記非反転出力端子に接続され、前記信号を送信するための第３の入出力端子と、
前記差動出力ドライバ回路の前記反転出力端子に接続され、前記信号を送信するための第４の入出力端子と、
前記論理回路と前記第１の入出力端子との間に接続された第１のスイッチ回路と、
前記論理回路と前記第２の入出力端子との間に接続された第２のスイッチ回路と、
前記第１の入出力端子と前記第３の入出力端子との間に接続された第３のスイッチ回路と、
前記第２の入出力端子と前記第４の入出力端子との間に接続された第４のスイッチ回路と、
前記第１ないし第４のスイッチ回路のオン/オフを制御する制御回路と、を備え、
前記制御回路は、
前記終端抵抗の抵抗値を測定するテスト動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオフするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオンし、
通常動作する通常動作モード時は、前記第１のスイッチ回路および第２のスイッチ回路をオンするとともに、前記第３のスイッチ回路および第４のスイッチ回路をオフする
ことを特徴とする。
【００１３】
本発明の一態様に係る実施例に従った半導体集積回路の終端抵抗の測定方法は、
前記半導体集積回路の終端抵抗の測定方法であって、
前記テスト動作モード時に、前記第１の入出力端子と第２の入出力端子との間にテスト電流を流すことにより前記終端抵抗に前記テスト電流を印加し、前記第３の入出力端子と第４の入出力端子との間の電位差を測定し、
前記電位差を前記テスト電流で除算することにより、前記終端抵抗の抵抗値を得る
ことを特徴とする。
【発明の効果】
【００１４】
本発明の半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１６】
図１、図２は、本発明の一態様である実施例１に係る半導体集積回路１００の要部の構成を示す図である。なお、図１は、半導体集積回路１００が、後述するテスト動作モードの状態を示す。また、図２は、半導体集積回路１００が、後述する通常動作モードの状態を示す。
【００１７】
図１、図２に示すように、伝送線路（図示せず）を伝送した信号を受信するための半導体集積回路１００は、論理演算する論理回路１と、この論理回路１に接続された第１の入出力端子２と、論理回路１に接続された第２の入出力端子３と、を備える。
【００１８】
第１、第２の入出力端子２、３には、通常動作する通常動作モード時は、他の回路（図示せず）が所望の信号を論理回路１に入力し、また信号を論理回路１から受けるために使用される。
【００１９】
また、半導体集積回路１００は、出力が論理回路１に接続され、該伝送線路を伝送した信号を受信し論理回路１に出力するための差動入力レシーバ回路４と、該伝送線路とインピーダンス整合するため、差動入力レシーバ回路４の非反転入力端子と反転入力端子との間に接続された終端抵抗５と、を備える。
【００２０】
終端抵抗５の抵抗値は、製品として決められた仕様が定義されている。この仕様として、例えば、１００Ω±１５Ωといった範囲が決められている。
【００２１】
また、半導体集積回路１００は、差動入力レシーバ回路４の非反転入力端子に接続され、該伝送線路を伝送した信号を受信するための第３の入出力端子６と、差動入力レシーバ回路４の反転入力端子に接続され、該伝送線路を伝送した信号を受信するための第４の入出力端子７と、を備える。
【００２２】
また、半導体集積回路１００は、論理回路１と第１の入出力端子２との間に接続された第１のスイッチ回路８と、論理回路１と第２の入出力端子３との間に接続された第２のスイッチ回路９と、第１の入出力端子１と第３の入出力端子６との間に接続された第３のスイッチ回路１０と、第２の入出力端子３と第４の入出力端子７との間に接続された第４のスイッチ回路１１と、を備える。
【００２３】
なお、第３のスイッチ回路１０および第４のスイッチ回路１１は、テスト電流Ｉｔを流すので、オン抵抗が低いアナログスイッチ回路であることが望ましい。本実施例では、第１ないし第４のスイッチ回路８、９、１０、１１は、入力される信号によりオン/オフが制御されるＭＯＳトランジスタやバイポーラトランジスタ等のトランジスタで構成される。
【００２４】
また、半導体集積回路１００は、第１のスイッチ回路８および第３のスイッチ回路１０と第１の入出力端子２との間に接続された第１の抵抗１２と、第２のスイッチ回路９および第４のスイッチ回路１１と第２の入出力端子３との間に接続された第２の抵抗１３と、第３のスイッチ回路１０と第３の入出力端子６との間に接続された第３の抵抗１４と、第４のスイッチ回路１１と第４の入出力端子７との間に接続された第４の抵抗１５と、をさらに備える。
【００２５】
既述のように、第１ないし第４のスイッチ回路８、９、１０、１１は、それぞれトランジスタで構成される。しかし、第１ないし第４のスイッチ回路８、９、１０、１１は、第１ないし第４の入出力端子２、３、６、７と第１ないし第４の抵抗１２、１３、１４、１５を介して接続されている。このため、該トランジスタの静電破壊（ＥＳＤ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）等を防止することができるようになっている。
【００２６】
また、半導体集積回路１００は、第１ないし第４のスイッチ回路８、９、１０、１１のオン/オフを、信号を出力して制御する制御回路１６を備える。
【００２７】
ここで、以上のような構成を有する半導体集積回路１００の動作（半導体集積回路１００の終端抵抗５の測定方法）について説明する。
【００２８】
制御回路１６は、終端抵抗５の抵抗値を測定するテスト動作モード時は、図１に示すように、第１のスイッチ回路８および第２のスイッチ回路９をオフするとともに、第３のスイッチ回路１０および第４のスイッチ回路１１をオンする。
【００２９】
この時、第１の入力出力端子２と第２の入出力端子３との間に、終端抵抗５を介してテスト電流Ｉｔを流す経路ができる。さらに、終端抵抗５の両端の電位差は、第３の入出力端子６と第４の入出力端子７とを用いて測定可能である。これにより、終端抵抗５に対して、４端子測定が可能となる。
【００３０】
すなわち、このテスト動作モード時は、第１の入出力端子２と第２の入出力端子３との間にテスト電流Ｉｔを流すことにより終端抵抗５に該テスト電流Ｉｔを印加する。さらに、式（１）に示すように、第３の入出力端子６と第４の入出力端子７との間の電位差ΔＶを測定する。なお、Ｖ１は第３の入出力端子６で測定された電位であり、Ｖ２は第４の入出力端子７で測定された電位である。
ΔＶ＝Ｖ１−Ｖ２・・・式（１）
【００３１】
そして、式（２）に示すように、電位差ΔＶをテスト電流Ｉｔで除算することにより、終端抵抗５の抵抗値Ｒを得る。
Ｒ＝ΔＶ／Ｉｔ・・・式（２）
【００３２】
一方、制御回路１６は、通常動作する通常動作モード時は、図２に示すように、第１のスイッチ回路８および第２のスイッチ回路９をオンするとともに、第３のスイッチ回路１０および第４のスイッチ回路１１をオフする。
【００３３】
この時、第１、第２の入出力端子２、３は、一般的に使われるＩ／Ｏとして機能する。また、第３、第４の入出力端子６、７は、差動入力レシーバ回路４が、伝送線路を伝送した信号を受信するための入出力端子として機能する。
【００３４】
このように、半導体集積回路１００は、終端抵抗５に対し４端子法の適用が可能となる。通常動作モード時、第１、第２の入出力端子２、３は、一般的に使われる入出力用Ｉ／Ｏとして使用できる。このため、半導体集積回路１００は、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００３５】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【実施例２】
【００３６】
実施例１では、伝送線路を伝送した信号を受信する差動入力レシーバ回路を有する構成について述べた。
【００３７】
本実施例では、伝送線路に伝搬させる信号を出力する差動出力ドライバ回路を有する構成について述べる。
【００３８】
図３、図４は、本発明の一態様である実施例２に係る半導体集積回路２００の要部の構成を示す図である。なお、図３は、半導体集積回路２００が、後述するテスト動作モードの状態を示す。また、図４は、半導体集積回路２００が、後述する通常動作モードの状態を示す。
【００３９】
図３、図４に示すように、伝送線路（図示せず）に伝搬させる信号を送信するための半導体集積回路２００は、論理演算する論理回路２０１と、この論理回路２０１に接続された第１の入出力端子２０２と、論理回路２０１に接続された第２の入出力端子２０３と、を備える。
【００４０】
第１、第２の入出力端子２０２、２０３には、通常動作する通常動作モード時は、他の回路（図示せず）が所望の信号を論理回路２０１に入力し、また信号を論理回路２０１から出力するために使用される。
【００４１】
また、半導体集積回路２００は、出力が論理回路２０１に接続され、論理回路２０１が出力した信号を該伝送線路に出力するための差動出力ドライバ回路２０４と、該伝送線路とインピーダンス整合するため、差動出力ドライバ回路２０４の非反転出力端子と反転出力端子との間に接続された終端抵抗２０５と、を備える。
【００４２】
終端抵抗２０５の抵抗値は、実施例１と同様に、製品として決められた仕様が定義されている。この仕様として、例えば、１００Ω±１５Ωといった範囲が決められている。
【００４３】
また、半導体集積回路２００は、差動出力ドライバ回路２０４の非反転入力端子に接続され、該伝送線路に伝搬させる信号を送信するための第３の入出力端子２０６と、差動出力ドライバ回路２０４の反転入力端子に接続され、該伝送線路に伝搬させる信号を送信するための第４の入出力端子２０７と、を備える。
【００４４】
また、半導体集積回路２００は、論理回路２０１と第１の入出力端子２０２との間に接続された第１のスイッチ回路２０８と、論理回路２０１と第２の入出力端子２０３との間に接続された第２のスイッチ回路２０９と、第１の入出力端子２０１と第３の入出力端子２０６との間に接続された第３のスイッチ回路２１０と、第２の入出力端子２０３と第４の入出力端子２０７との間に接続された第４のスイッチ回路２１１と、を備える。
【００４５】
なお、第３のスイッチ回路２１０および第４のスイッチ回路２１１は、テスト電流Ｉｔを流すので、オン抵抗が低いアナログスイッチ回路であることが望ましい。本実施例では、実施例１と同様に、第１ないし第４のスイッチ回路２０８、２０９、２１０、２１１は、入力される信号によりオン/オフが制御されるＭＯＳトランジスタやバイポーラトランジスタ等のトランジスタで構成される。
【００４６】
また、半導体集積回路２００は、第１のスイッチ回路２０８および第３のスイッチ回路２１０と第１の入出力端子２０２との間に接続された第１の抵抗２１２と、第２のスイッチ回路２０９および第４のスイッチ回路２１１と第２の入出力端子２０３との間に接続された第２の抵抗２１３と、第３のスイッチ回路２１０と第３の入出力端子２０６との間に接続された第３の抵抗２１４と、第４のスイッチ回路２１１と第４の入出力端子２０７との間に接続された第４の抵抗２１５と、をさらに備える。
【００４７】
既述のように、第１ないし第４のスイッチ回路２０８、２０９、２１０、２１１は、それぞれトランジスタで構成される。しかし、第１ないし第４のスイッチ回路２０８、２０９、２１０、２１１は、第１ないし第４の入出力端子２０２、２０３、２０６、２０７と第１ないし第４の抵抗２１２、２１３、２１４、２１５を介して接続されている。このため、実施例１と同様に、該トランジスタの静電破壊ＥＳＤ等を防止することができるようになっている。
【００４８】
また、半導体集積回路２００は、第１ないし第４のスイッチ回路２０８、２０９、２１０、２１１のオン/オフを、信号を出力して制御する制御回路２１６を備える。
【００４９】
ここで、以上のような構成を有する半導体集積回路２００の動作（半導体集積回路２００の終端抵抗２０５の測定方法）について説明する。
【００５０】
制御回路２１６は、終端抵抗２０５の抵抗値を測定するテスト動作モード時は、図３に示すように、第１のスイッチ回路２０８および第２のスイッチ回路２０９をオフするとともに、第３のスイッチ回路２１０および第４のスイッチ回路２１１をオンする。
【００５１】
この時、第１の入力出力端子２０２と第２の入出力端子２０３との間に、終端抵抗２０５を介してテスト電流を流す経路ができる。さらに、終端抵抗２０５の両端の電位差は、第３の入出力端子２０６と第４の入出力端子２０７とを用いて測定可能である。これにより、実施例１と同様に、終端抵抗２０５に対して、４端子測定が可能となる。
【００５２】
すなわち、このテスト動作モード時は、第１の入出力端子２０２と第２の入出力端子２０３との間にテスト電流Ｉｔを流すことにより終端抵抗２０５に該テスト電流Ｉｔを印加する。さらに、実施例１で記載した式（１）に示すように、第３の入出力端子２０６と第４の入出力端子２０７との間の電位差ΔＶを測定する。
【００５３】
そして、実施例１で記載した式（２）に示すように、電位差ΔＶをテスト電流Ｉｔで除算することにより、終端抵抗２０５の抵抗値Ｒを得る。
【００５４】
一方、制御回路２１６は、通常動作する通常動作モード時は、図４に示すように、第１のスイッチ回路２０８および第２のスイッチ回路２０９をオンするとともに、第３のスイッチ回路２１０および第４のスイッチ回路２１１をオフする。
【００５５】
この時、実施例１と同様に、第１、第２の入出力端子２０２、２０３は、一般的に使われるＩ／Ｏとして機能する。また、第３、第４の入出力端子２０６、２０７は、差動出力ドライバ回路２０４が、該伝送線路に伝搬させる信号を送信するための入出力端子として機能する。
【００５６】
このように、半導体集積回路２００は、実施例１と同様に、終端抵抗２０５に対し４端子法の適用が可能となる。通常動作モード時、第１、第２の入出力端子２０２、２０３は、一般的に使われる入出力用Ｉ／Ｏとして使用できる。このため、半導体集積回路２００は、実施例１と同様に、製品の端子数を増やすこと無く、高精度な終端抵抗の測定が可能である。
【００５７】
以上のように、本実施例に係る半導体集積回路によれば、終端抵抗の抵抗値をより正確に測定しつつ、入出力端子数の削減を図ることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の一態様である実施例１に係る半導体集積回路１００の要部構成を示す図である。
【図２】本発明の一態様である実施例１に係る半導体集積回路１００の要部構成を示す図である。
【図３】本発明の一態様である実施例２に係る半導体集積回路２００の要部構成を示す図である。
【図４】本発明の一態様である実施例２に係る半導体集積回路２００の要部構成を示す図である。
【符号の説明】
【００５９】
１、２０１  論理回路
２、２０２  第１の入出力端子
３、２０３  第２の入出力端子
４  差動入力レシーバ回路
５、２０５  終端抵抗
６、２０６  第３の入出力端子
７、２０７  第４の入出力端子
８、２０８  第１のスイッチ回路
９、２０９  第２のスイッチ回路
１０、２１０  第３のスイッチ回路
１１、２１１  第４のスイッチ回路
１２、２１２  第１の抵抗
１３、２１３  第２の抵抗
１４、２１４  第３の抵抗
１５、２１５  第４の抵抗
１６、２１６  制御回路
１００、２００  半導体集積回路
２０４  差動出力ドライバ回路
【図１】
2008145253.tif 000003
【図２】
2008145253.tif 000004
【図３】
2008145253.tif 000005
【図４】
2008145253.tif 000006