(57)【要約】【課題】液晶表示パネルのコモン電極が接続された液晶表示駆動集積回路の出力端子に、クロックを入力させることなく、コモン電極を選択または非選択状態とする電圧を出力する。【解決手段】コモン電極を駆動する液晶表示駆動集積回路において、所定周期の信号が入力される入力端子と、制御信号が入力される制御端子と、コモン電極が接続される出力端子と、入力端子からの所定周期の信号に基づいて出力端子から所定電圧を出力する電極駆動回路と、を備え、電極駆動回路は、制御端子に一方の論理レベルの制御信号が入力されると、所定電圧を出力端子から出力することを特徴とすること。【選択図】図１
2008281854.tif 000002
【特許請求の範囲】
【請求項１】
コモン電極を駆動する液晶表示駆動集積回路において、
所定周期の信号が入力される入力端子と、
制御信号が入力される制御端子と、
前記コモン電極が接続される出力端子と、
前記入力端子からの前記所定周期の信号に基づいて前記出力端子から所定電圧を出力する電極駆動回路と、
を備え、
前記電極駆動回路は、前記制御端子に一方の論理レベルの前記制御信号が入力されると、前記所定電圧を前記出力端子から出力することを特徴とする液晶表示駆動集積回路。
【請求項２】
前記電極駆動回路は、
入力信号に応じた出力信号を、前記入力端子からの前記所定周期の信号に基づいて出力するラッチ回路と、
前記ラッチ回路から一方の論理レベルの前記出力信号が出力されるか、前記制御端子に前記一方の論理レベルの前記制御信号が入力されると、一方のレベルの論理信号を出力する論理回路と、
前記論理回路から前記一方のレベルの前記論理信号が出力されると、前記出力端子から前記所定電圧を出力する電圧出力回路と、
を備えることを特徴とする請求項１に記載の液晶駆動集積回路。
【請求項３】
前記出力端子は、
第１出力端子と第２出力端子を含み、
前記電極駆動回路は、
第１入力信号に応じた第１出力信号を、前記入力端子からの前記所定周期の信号に基づいて出力する第１ラッチ回路と、
前記第１出力信号に応じた第２出力信号を、前記入力端子からの前記所定周期の信号に基づいて出力する第２ラッチ回路と、
前記第１ラッチ回路から一方の論理レベルの前記第１出力信号が出力されるか、前記制御端子に前記一方の論理レベルの前記制御信号が入力されると、一方のレベルの第１論理信号を出力し、前記第２ラッチ回路から一方の論理レベルの前記第２出力信号が出力されるか、前記制御端子に前記一方の論理レベルの前記制御信号が入力されると、一方のレベルの第２論理信号を出力する論理回路と、
前記論理回路から前記一方のレベルの前記第１論理信号が出力されると前記第１出力端子から前記所定電圧を出力し、前記論理回路から前記一方のレベルの前記第２論理信号が出力されると前記第２出力端子から前記所定電圧を出力する電圧出力回路と、
を備えることを特徴とする請求項１に記載の液晶駆動集積回路。
【請求項４】
前記電圧出力回路は、
前記出力端子から前記所定電圧が出力されるよう、前記論理回路からの前記一方のレベルの前記論理信号を第１レベルの論理信号へ変換し、前記出力端子から前記所定電圧が出力されないよう、前記論理回路からの他方のレベルの前記論理信号を第２レベルの論理信号へ変換するレベルシフト回路を含むこと、
を特徴とする請求項２に記載の液晶表示駆動集積回路。
【請求項５】
前記電圧出力回路は、
前記第１出力端子から前記所定電圧が出力されるよう、前記論理回路からの前記一方のレベルの前記第１論理信号を第１レベルの論理信号へ変換し、前記第１出力端子から前記所定電圧が出力されないよう、前記論理回路からの他方のレベルの前記第１論理信号を第２レベルの論理信号へ変換する第１レベルシフト回路と、
前記第２出力端子から所定電圧が出力されるよう、前記論理回路からの前記一方のレベルの前記第２論理信号を前記第１レベルの論理信号へ変換し、前記第２出力端子から前記所定電圧が出力されないよう、前記論理回路からの他方のレベルの前記第２論理信号を前記第２レベルの論理信号へ変換する第２レベルシフト回路と、
を含むことを特徴とする請求項３に記載の液晶表示駆動集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示駆動集積回路に関する。
【背景技術】
【０００２】
ドットマトリックス方式の液晶表示パネルを駆動する液晶表示駆動集積回路では、一般的に時分割駆動方式が採用されている。時分割駆動方式では、液晶表示パネルにおける縦方向の複数のセグメント電極と横方向の複数のコモン電極のうち、各コモン電極が順次選択され駆動されている（例えば特許文献１及び２）。図４に、コモン電極を駆動するコモン電極駆動回路４００のブロック図の一例を示す。コモン電極駆動回路４００はシフトレジスタ５００、駆動回路５０１、出力端子５０２〜５０４から構成される。シフトレジスタ５００に、外部のコントローラ等から液晶表示パネルを表示すべくスタート信号が入力されると、所定周波数のクロックがＬレベル（ローレベル）となるタイミングでシフトレジスタ５００のＬＳＢ（Least Significant Bit）がＬレベルからＨレベル（ハイレベル）へ変化する。駆動回路５０１は、シフトレジスタ５００においてＨレベルとなるビットに対応する出力端子のみ選択して駆動する回路である。シフトレジスタ５００のＬＳＢがＨレベルになると、駆動回路５０１は出力端子５０２に接続されたコモン電極を選択し駆動する。一方、シフトレジスタ５００におけるＬＳＢ以外のビットは全てＬレベルである為、出力端子５０３，５０４に接続されたコモン電極は非選択状態となる。また、シフトレジスタ５００はクロックのパルスに応じて１ビットずつスタート信号をシフトする為、シフトレジスタ５００においてＨレベルが出力されるビットは順次ＬＳＢからＭＳＢ（Most Significant Bit）へと移動する。従って、出力端子５０２〜５０４に夫々接続されたコモン電極はクロックに基づいて順次選択され、駆動される。なお、駆動回路５０１は出力端子から所定の電圧が出力することにより、コモン電極を選択または非選択状態としている（例えば特許文献３）。
【特許文献１】特開２００５−１９５９８６号公報
【特許文献２】特開２００７−３３７４９号公報
【特許文献３】特開２００７−５７８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、液晶表示駆動集積回路を液晶表示パネルに実装する前に、コモン電極が接続される液晶表示駆動集積回路の出力端子から、コモン電極を選択または非選択状態とする電圧が正常に出力されることを確認される必要がある。しかしながら、図４に示す様な一般的な液晶表示駆動集積回路においては、例えば出力端子から順次電圧を出力する必要がないテスト時であっても、駆動回路５０１は、クロックに基づいて出力端子５０２〜５０４から電圧を順次出力する必要があった。
【０００４】
本発明は上記課題を鑑みてなされたものであり、クロックを入力させることなく、コモン電極が接続された出力端子から、コモン電極を選択または非選択状態とする電圧を出力可能な液晶表示駆動集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
コモン電極を駆動する液晶表示駆動集積回路において、所定周期の信号が入力される入力端子と、制御信号が入力される制御端子と、前記コモン電極が接続される出力端子と、前記入力端子からの前記所定周期の信号に基づいて前記出力端子から所定電圧を出力する電極駆動回路と、を備え、前記電極駆動回路は、前記制御端子に一方の論理レベルの前記制御信号が入力されると、前記所定電圧を前記出力端子から出力する。
【発明の効果】
【０００６】
クロックを入力させることなく、コモン電極が接続された出力端子から、コモン電極を選択または非選択状態とする電圧が出力可能な液晶表示駆動集積回路を提供することができる。
【発明を実施するための最良の形態】
【０００７】
本明細書および添付図面の記載の記載により、少なくとも以下の事項が明らかとなる。
【０００８】
図１は、本発明の実施形態である液晶表示駆動集積回路の構成を示す図である。液晶表示駆動集積回路は、シフトレジスタ１０、制御論理回路１１（論理回路）、電圧出力回路１２、ＥＩＯ端子２０、ＬＰ端子２１（入力端子）、ＤＩＳＰＣＬＲ端子２２、ＤＩＳＰ端子２３、ＦＲ端子２４、テスト端子２５（制御端子）、出力端子２６，２７を含んで構成される。なお、シフトレジスタ１０、制御論理回路１１、電圧出力回路１２が本発明の電極駆動回路である。
【０００９】
シフトレジスタ１０は外部コントローラからＥＩＯ端子２０に入力されるスタート信号をＬＰ端子２１に入力されるＬＰ（Latch Pulse）信号（所定周期の信号）に基づいて順次シフトする回路であり、Ｄフリップフロップ１５（第１ラッチ回路）及びＤフリップフロップ１６（第２ラッチ回路）を含んで構成される。
【００１０】
制御論理回路１１は外部コントローラよりＤＩＳＰＣＬＲ端子２２、ＤＩＳＰ端子２３、ＦＲ端子２４の夫々に入力される制御信号１〜３及びテスト端子２５に入力されるテスト信号（制御信号）に基づいて、シフトレジスタ１０と電圧出力回路１２の出力を制御する回路であり、インバータ３０〜３８、ＮＡＮＤ回路４０〜４２、ＮＯＲ回路４３を含んで構成される。
【００１１】
電圧出力回路１２は制御論理回路１１からの出力を受けて出力端子２６，２７に接続されたコモン電極を選択または非選択状態とする電圧を出力する回路であり、レベルシフト回路５０〜５２、ＮＡＮＤ回路６０〜６３、ＮＯＲ回路７０〜７３、ＰＭＯＳトランジスタ８０〜８３、ＮＭＯＳトランジスタ９０〜９３を含んで構成される。なお、レベルシフト回路５０，５２、ＮＡＮＤ回路６０，６１、ＮＯＲ回路７０，７１、ＰＭＯＳトランジスタ８０，８１、ＮＭＯＳトランジスタ９０，９１は出力端子２６から電圧を出力する回路である。また、レベルシフト回路５１，５２、ＮＡＮＤ回路６２，６３、ＮＯＲ回路７２，７３、ＰＭＯＳトランジスタ８２，８３、ＮＭＯＳトランジスタ９２，９３は出力端子２７から電圧を出力する回路である。
【００１２】
ＥＩＯ端子２０には、外部コントローラから液晶パネルの表示をスタートさせるべく、パルス信号であるスタート信号が入力される。  
ＬＰ端子２１には、外部コントローラからスタート信号をシフトレジスタ１０でシフトすべく、所定周期のＬＰ信号が入力される。  
ＤＩＳＰＣＬＲ端子２２には、外部コントローラからシフトレジスタ１０の出力をリセットすべく、デジタル信号である制御信号１が入力される。  
ＤＩＳＰ端子２３には、外部コントローラから液晶パネルの表示のオン、オフを設定すべく、デジタル信号である制御信号２が入力される。  
ＦＲ端子２４には、外部コントローラからコモン電極を駆動する電圧を反転させるべく、デジタル信号である制御信号３が入力される。  
テスト端子２５には、外部コントローラから、コモン電極が接続される出力端子２６，２７から出力される電圧を制御すべく、デジタル信号であるテスト信号が入力される。
【００１３】
前述の様に、コントローラから液晶表示駆動集積回路に入力される信号はスタート信号、ＬＰ信号、制御信号１〜３、テスト信号があり、上記夫々の信号はＨレベル、Ｌレベルのいずれかの状態となる。本明細書において例えばスタート信号、ＬＰ信号が共にＨレベルの場合、（スタート信号，ＬＰ信号）＝（Ｈ，Ｈ）と記載する。
【００１４】
液晶表示パネルをコントローラからの信号に基づいて表示すべく、コモン電極を時分割駆動する場合における液晶表示駆動集積回路の動作について説明する。なお図２は、時分割駆動する場合における本実施形態のスタート信号、ＬＰ信号、Ｄフリップフロップ１５，１６のそれぞれのＱＮ出力であるＱＮ１，ＱＮ２、出力端子２６，２７から夫々出力される電圧のタイミングチャートであり適宜参照する。
【００１５】
まず、時分割駆動する場合においては液晶パネルの表示はオンで、シフトレジスタの出力をリセットする必要及びテスト信号を入力する必要は無い為、（制御信号１，制御信号２，テスト信号）＝（Ｈ，Ｈ，Ｌ）となる。また、制御信号３は時分割駆動する場合には１フレームおきに論理レベルが反転する為、まず一方の論理レベルであるＬレベルとして説明する。
【００１６】
時刻Ｔ１においてスタート信号がコントローラより入力された場合のシフトレジスタ１０の動作を説明する。スタート信号はＤフリップフロップ１５のＤ入力に入力されることから、ＬＰ信号の立下り時の時刻Ｔ２にＤフリップフロップ１５のＱ出力はＨレベルを出力し、ＱＮ１はＬレベルとなる。時刻Ｔ２におけるＬＰ信号の立下りから、次のＬＰ信号の立下り時である時刻Ｔ３までの期間においてＤフリップフロップ１５のＱ出力はＨレベルを、ＱＮ１はＬレベルを夫々保持する。Ｄフリップフロップ１５のＱ出力はＤフリップフロップ１６のＤ入力に入力される為、スタート信号はＬＰ信号に基づいてＤフリップフロップ１５からＤフリップフロップ１６へシフトされる。従って、時刻Ｔ３から次のＬＰ信号の立下り時である時刻Ｔ４までの期間において、ＱＮ２はＬレベルとなる。
【００１７】
またスタート信号に応じて変化するＱＮ１が制御論理回路１１に入力された時の制御論理回路１１の動作を説明する。なお、制御論理回路１１において、インバータ３１は、制御信号１が入力されることにより、同じ論理状態のデジタル信号ＬＯ１をＤフリップフロップ１５，１６の夫々のリセットＲとＮＡＮＤ回路４２へ出力する。インバータ３７は、ＮＡＮＤ回路４２からの出力を反転したデジタル信号ＬＯ２をＮＡＮＤ回路４０，４１へ出力する。インバータ３８は、ＮＯＲ回路４３からの出力を反転したデジタル信号ＬＯ３を電圧出力回路１２へ出力する。ＮＡＮＤ回路４０，４１は、ＱＮ１及びＬＯ２、ＱＮ２及びＬＯ２の入力を受けて、ＬＯ４とＬＯ５を夫々電圧出力回路１２へ出力する。制御論理回路１１に入力されるデジタル信号を考えると、（制御信号１，制御信号２，制御信号３，テスト信号，ＱＮ１，ＱＮ２）＝（Ｈ，Ｈ，Ｌ，Ｌ，Ｌ，Ｈ）となる。この時（ＬＯ１，ＬＯ２，ＬＯ３）＝（Ｈ，Ｈ，Ｌ）となる。従って、ＱＮ１とＬＯ２とから決定されるＬＯ４と、ＱＮ２とＬＯ２とから決定されるＬＯ５は（ＬＯ４，ＬＯ５）＝（Ｈ，Ｌ）となる。
【００１８】
またＱＮ１に応じて変化するＬＯ４がレベルシフト回路５０に入力された時の電圧出力回路１２の動作を説明する。電圧出力回路１２においては、夫々の出力端子から電圧を出力する回路の構成は同じである為、出力端子２６から電圧を出力する回路についてのみ説明する。レベルシフト回路５０はＮＡＮＤ回路４０からのＬＯ４をレベルシフトしたデジタル信号ＬＳ１と、デジタル信号ＬＳ１を反転させたデジタル信号ＬＳ２とを出力する回路である。レベルシフト回路５２はインバータ３８からのＬＯ３をレベルシフトしたデジタル信号ＬＳ３と、デジタル信号ＬＳ３を反転させたデジタル信号ＬＳ４とを出力する回路である。また、ＮＡＮＤ回路６０はＬＳ１，ＬＳ４が入力されることによりＮ１を出力する。ＮＡＮＤ回路６１は、ＬＳ２，ＬＳ３が入力されることによりＮ２を出力する。ＮＯＲ回路７０は、ＬＳ１，ＬＳ３が入力されることによりＮ３を出力する。ＮＯＲ回路７１は、ＬＳ２，ＬＳ４が入力されることによりＮ４を出力する。
【００１９】
ＰＭＯＳトランジスタ８０，８１及びＮＭＯＳトランジスタ９０，９１は夫々のソース電極に電圧Ｖ０，Ｖ１，Ｖ２，Ｖ３が印加されており、夫々のゲート電極に入力されるＮ１〜Ｎ４のレベルによりＰＭＯＳトランジスタ８０，８１及びＮＭＯＳトランジスタ９０，９１のオンとオフが切り替わる。ここで、電圧Ｖ０，Ｖ２はコモン電極を選択する電圧であり、電圧Ｖ１，Ｖ３はコモン電極を非選択状態とする電圧である。
【００２０】
電圧出力回路１２における出力端子２６から電圧を出力する回路は、制御論理回路１１から（ＬＯ３，ＬＯ４）＝（Ｌ，Ｈ）が入力されると（ＬＳ１，ＬＳ２，ＬＳ３，ＬＳ４）＝（Ｈ，Ｌ，Ｌ，Ｈ）となる。この時（Ｎ１，Ｎ２，Ｎ３、Ｎ４）＝（Ｌ，Ｈ，Ｌ，Ｌ）となる為、ＰＭＯＳトランジスタ８０のみオンする。従って、出力端子２６からはコモン電極を選択する電圧Ｖ０が出力される。また時刻Ｔ３から時刻Ｔ４までの間は、（ＱＮ１，ＱＮ２）＝（Ｈ，Ｌ）である為、電圧出力回路１２には（ＬＯ３，ＬＯ４）＝（Ｌ，Ｌ）が入力される。従って、（ＬＳ１，ＬＳ２，ＬＳ３，ＬＳ４）＝（Ｌ，Ｈ，Ｌ，Ｈ）となる。この時（Ｎ１，Ｎ２，Ｎ３、Ｎ４）＝（Ｈ，Ｈ，Ｈ，Ｌ）となる為、ＮＭＯＳトランジスタ９１のみオンする。従って、出力端子２６からはコモン電極を非選択状態とする電圧Ｖ３が出力される。つまり、出力端子２６に接続されたコモン電極は、スタート信号及びＬＰ信号に応じて選択または非選択状態とされる。
【００２１】
ところで、前述の説明はＦＲ端子２４に入力される制御信号３をＬレベルとしたが、制御信号３をＨレベルとすると、時刻Ｔ２から時刻Ｔ３までの期間では（ＬＯ３，ＬＯ４）＝（Ｈ，Ｈ）となる。この時（Ｎ１，Ｎ２，Ｎ３、Ｎ４）＝（Ｈ，Ｈ，Ｌ，Ｈ）となる為、ＮＭＯＳトランジスタ９０のみオンする。従って、出力端子２６からはコモン電極を選択する電圧Ｖ２が出力される。また、制御信号３がＨレベルで、時刻Ｔ３から時刻Ｔ４までの期間では（ＬＯ３，ＬＯ４）＝（Ｈ，Ｌ）となる。この時（Ｎ１，Ｎ２，Ｎ３、Ｎ４）＝（Ｈ，Ｌ，Ｌ，Ｌ）となる為、ＰＭＯＳトランジスタ８１のみオンする。従って、出力端子２６からはコモン電極を非選択状態とする電圧Ｖ１が出力される。
【００２２】
なお、シフトレジスタ１０はＱＮ１をＬＰ信号に基づいてＱＮ２にシフトする為、制御信号３がＬレベルの時、時刻Ｔ３から時刻Ｔ４までの期間において出力端子２７からは電圧Ｖ０が出力され、時刻Ｔ４以降は電圧Ｖ３が出力される。さらに制御信号３がＨレベルの時、時刻Ｔ３から時刻Ｔ４までの期間において出力端子２７からは電圧Ｖ２が出力され、時刻Ｔ４以降は電圧Ｖ１が出力される。時分割駆動する場合において、ＱＮ１及びＱＮ２出力、制御信号１〜３、テスト信号の夫々の論理レベルに対応するＬＯ３，ＬＯ４、出力端子２６，２７から出力される電圧を纏めると図３の様になる。図３は出力端子から出力される電圧の真理値表である。以上、液晶表示パネルをコントローラからの信号に基づいて液晶パネルを表示すべく、コモン電極を時分割駆動する場合における液晶表示駆動集積回路の動作について説明した。
【００２３】
次に、コモン電極が接続される出力端子２６，２７にコモン電極を選択する電圧Ｖ０，Ｖ２及び非選択状態とする電圧Ｖ１，Ｖ３が正常に出力されること確認する場合（以下テストモードとする）の動作について述べる。テストモードにおいて各電圧Ｖ０〜Ｖ３が出力される条件を検討するにあたり、図３を参照して説明する。なお、時分割駆動する場合と同様に、ＤＩＳＰ端子２３に入力される液晶表示パネルをオンとする制御信号２は、Ｈレベルとし、Ｄフリップフロップ１５，１６は制御信号１によりリセットされているものとする。
【００２４】
出力端子２６，２７からコモン電極を非選択状態とする電圧Ｖ１が出力される為には、（ＬＯ３，ＬＯ４）＝（Ｈ，Ｌ）とする必要があり、この条件は（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）＝（Ｈ，Ｈ，Ｈ，Ｈ，Ｌ）（状態Ａ）から得られる。この状態Ａを得る為に、液晶表示駆動集積回路におけるシフトレジスタ１０には、例えば共にＬレベルのスタート信号及びＬＰ信号を入力すれば良い。
【００２５】
出力端子２６，２７からコモン電極を非選択状態とする電圧Ｖ３が出力される為には、（ＬＯ３，ＬＯ４）＝（Ｌ，Ｌ）とする必要があり、この条件は（（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）＝（Ｈ，Ｈ，Ｈ，Ｌ，Ｌ）（状態Ｂ）から得られる。この状態Ｂを得る為に、液晶表示駆動集積回路におけるシフトレジスタ１０には、例えば共にＬレベルのスタート信号及びＬＰ信号を入力すれば良い。
【００２６】
出力端子２６，２７からコモン電極を選択状態とする電圧Ｖ２が出力される為には、（ＬＯ３，ＬＯ４）＝（Ｈ，Ｈ）する必要があり、この条件は（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）＝（Ｌ，Ｈ，Ｈ，Ｈ，Ｌ）（状態Ｃ）から得られる。但し状態ＣにおけるＱＮ１及びＱＮ２を共にＬレベルとする為には、例えばＨレベルのスタート信号と所定周期のＬＰ信号とを入力する必要がある。所定周期のＬＰ信号を入力せず（ＬＯ３，ＬＯ４）＝（Ｈ，Ｈ）とするには、（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）＝（Ｈ，Ｌ，Ｈ，Ｈ，Ｌ）（状態Ｄ）とすれば良い。この状態Ｄを得る為に、液晶表示駆動集積回路におけるシフトレジスタ１０には、例えば共にＬレベルのスタート信号及びＬＰ信号を入力すれば良い。
【００２７】
出力端子２６，２７からコモン電極を選択状態にする電圧Ｖ０が出力される為には、（ＬＯ３，ＬＯ４）＝（Ｌ，Ｈ）とすれば良く、この条件は（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）＝（Ｌ，Ｈ，Ｈ，Ｌ，Ｌ）（状態Ｅ）から得られる。但し状態Ｅにおいて、ＱＮ１及びＱＮ２を共にＬレベルとする為には、例えばＨレベルのスタート信号と所定周期のＬＰ信号とを入力する必要がある。従って所定周期のＬＰ信号を入力せず、（ＬＯ３，ＬＯ４）＝（Ｌ，Ｈ）とする場合を検討する。まずＬＯ４をＨレベルとするにはＮＡＮＤ回路４２に入力される制御信号１，２、テスト信号のうちいずれかひとつがＬレベルであれば良い。制御信号１は前述の様に液晶パネルをオンする為の信号であり、テストモードにおいてもＨレベルである。また、制御信号１をＬレベルとした場合であっても、制御信号１はＮＯＲ回路４３に入力される為、ＬＯ３がＬレベルにならず（ＬＯ３，ＬＯ４）＝（Ｌ，Ｈ）とできない。同様に制御信号２もＮＯＲ回路４３に入力される為、制御信号２をＬレベルとできない。従って、（ＱＮ１，ＱＮ２）＝（Ｈ，Ｈ）の状態でＬＯ４をＨレベルとするにはテスト信号をＨレベルにする必要がある。つまり、（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）＝（Ｈ，Ｈ，Ｈ，Ｌ，Ｈ）（状態Ｆ）とすれば良い。この状態Ｆを得る為に、液晶表示駆動集積回路におけるシフトレジスタ１０には、例えば共にＬレベルのスタート信号及びＬＰ信号を入力すれば良い。
【００２８】
以上に説明した構成からなる本実施形態の液晶表示駆動集積回路は、テストモードにおいて、スタート信号、ＬＰ信号、制御信号１〜３、テスト信号をＨレベルもしくはＬレベルの何れかを選択することにより（ＱＮ１（ＱＮ２），制御信号１，制御信号２，制御信号３，テスト信号）の論理レベルを状態Ａ，Ｂ，Ｄ，Ｆとしている。従って、所定周期のＬＰ信号を入力することなく、出力端子２６，２７には状態Ａ，Ｂ，Ｄ，Ｆに基づいた電圧Ｖ１，Ｖ３，Ｖ２，Ｖ０が夫々得られる。
【００２９】
また、スタート信号をＬＰ信号に基づいて出力するＤフリップフロップ１５と、Ｄフリップフロップ１５からの出力ＱＮ１がＬレベルとなるか、テスト端子に入力されるテスト信号がＨレベルとなるとＮＡＮＤ回路４０の出力ＬＯ４をＨレベルとする論理回路１１と、（ＬＯ３，ＬＯ４）＝（Ｌ，Ｈ）の場合に出力端子２６から電圧Ｖ０が出力される電圧出力回路とを用いることにより、液晶表示駆動集積回路を構成することができる。
【００３０】
本実施形態における時分割駆動の場合では、出力端子２７からは、出力端子２６に比べて所定周期のＬＰ信号の１パルス分だけ遅れて、電圧Ｖ０またはＶ２が出力される。一方テストモードでは所定周期のＬＰ信号を用いることなく、出力端子２６，２７に電圧Ｖ０〜Ｖ３を出力すること可能である為、出力端子から電圧Ｖ０〜Ｖ３が出力されていることを確認する時間を短くすることができる。なお。本実施形態では出力端子２６，２７の二つとしたが、一般に近年の液晶パネルにおいては、高画質化する為コモン電極数が増加しており、それに伴い液晶表示駆動集積回路の出力数も増加している。本実施形態を３つ以上の出力端子にも適応することで、特に出力端子数の多い場合であっても、出力端子からの電圧をテストする時間が短縮できる。
【００３１】
また、液晶パネルにおけるコモン電極を選択する電圧は一般的に数十Ｖ（ボルト）であり、出力端子から電圧を出力する電圧出力回路１２には、高耐圧のＭＯＳトランジスタ等のデバイスを用いる必要がある。本実施形態ではテスト信号をレイアウト面積の大きい高耐圧デバイスを用いた電圧出力回路１２に入力せず、制御論理回路１１に入力している為、液晶表示駆動集積回路のチップ面積を小さくできる。
【００３２】
また、前述の様に出力端子が複数ある場合においても、テスト信号を電圧出力回路１２に入力せず、制御論理回路１１に入力することで液晶表示駆動集積回路のチップ面積を小さくできる。
【００３３】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態である液晶表示駆動集積回路の構成を示す図である。
【図２】時分割駆動する場合におけるスタート信号、ＬＰ信号、ＱＮ１，ＱＮ２、ＬＯ３，ＬＯ４、出力端子２６，２７から出力される電圧のタイミングチャートである。
【図３】出力端子２６，２７から出力される電圧の真理値表である。
【図４】コモン電極を駆動するコモン電極駆動回路のブロック図の一例を表す図である。
【符号の説明】
【００３５】
１０  シフトレジスタ
１１  制御論理回路
１２  電圧出力回路
１５，１６  Ｄフリップフロップ
２０  ＥＩＯ端子
２１  ＬＰ端子
２２  ＤＩＳＰＣＬＲ端子
２３  ＤＩＳＰ端子
２４  ＦＲ端子
２５  テスト端子
２６，２７  出力端子
３０〜３８  インバータ
４０〜４２，６０〜６３  ＮＡＮＤ回路
５０〜５２  レベルシフト回路
４３，７０〜７３  ＮＯＲ回路
８０〜８３  ＰＭＯＳトランジスタ
９０〜９３  ＮＭＯＳトランジスタ
【図１】
2008281854.tif 000003
【図２】
2008281854.tif 000004
【図３】
2008281854.tif 000005
【図４】
2008281854.tif 000006