(57)【要約】【課題】スイッチング回路の電流供給能力を増加させることなく、スイッチング素子の高速動作を可能とするスイッチング回路を提供する。【解決手段】スイッチング素子１のゲートには、インダクタ６およびゲート抵抗８を介してパルス信号源７の正出力からパルス信号が与えられる構成となっており、パルス信号源７の負出力は、基準電位ＶＧに接続されている。インダクタ６は、スイッチング素子１のドレインと誘導性負荷２とを接続する電流経路Ｌ１の周囲に配設され、電流経路Ｌ１に流れる電流による電磁誘導によって、当該電流に比例した電圧を出力する直流電源として機能する構成となっている。インダクタ６は、端子部１１がスイッチング素子１のゲートに接続され、端子部１２がゲート抵抗８に接続され、電流経路Ｌ１に流れるスイッチング素子１のドレイン電流によって誘起された電圧が、スイッチング素子１のゲートに与えられる。【選択図】図１
2008235997.tif 000002
【特許請求の範囲】
【請求項１】
パルス信号によってオン、オフ制御されるスイッチング素子と、
前記パルス信号を出力するパルス信号源と、
前記スイッチング素子の主電流が流れる電流経路の周囲に配設されたインダクタと、を備え、
前記インダクタは、
第１の端子部が、前記スイッチング素子のゲートに接続され、第２の端子部に、前記パルス信号源からの前記パルス信号を受ける、スイッチング回路。
【請求項２】
前記インダクタは、
リング状のフェライトコアと、該フェライトコアにトロイダル方向に巻き付けられたコイルを有し、
前記電流経路が、前記フェライトコアの開口部を通過する、請求項１記載のスイッチング回路。
【請求項３】
前記インダクタは、
前記スイッチング素子の定格電流値以上の電流領域で磁束が飽和する、請求項２記載のスイッチング回路。
【請求項４】
パルス信号によってオン、オフ制御されるスイッチング素子と、
前記スイッチング素子の主電流を検出する電流検出器と、
前記パルス信号を出力するパルス信号源と、
一方の電極が前記スイッチング素子のゲートに接続され、他方の電極に前記パルス信号源からの前記パルス信号を受け、前記電流検出器の出力に対応した電圧を発生する電源と、を備える、スイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング回路に関し、特にスイッチング素子の高速動作を可能とするスイッチング回路に関する。
【背景技術】
【０００２】
スイッチング回路では、スイッチング素子のゲートに加える電圧のオン、オフ制御によりスイッチングの制御を行っている。この場合、スイッチング時間を決定する要因は、ドレイン−ゲート間容量、いわゆる帰還容量に費やす充放電時間であった。
【０００３】
帰還容量の充放電は、スイッチング回路からゲートに流れ込む電流値によって規定されている。この充電時間を短縮するためには、流れ込む電流値を増やせば良い。そのような技術としては、例えば特許文献１に開示されている技術が挙げられ、その図１には、スイッチング素子のゲートに与えるオン電圧を、強制的に電源電圧に近づける構成が開示されている。
【０００４】
【特許文献１】特開２００６−２５０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上説明したように、従来のスイッチング回路においては、ゲートから帰還容量に流れ込む電流値を増やすことでスイッチング動作の高速化を図っていた。また、ゲートに接続されている抵抗値を小さくすることで、ゲート電圧は同一ながらも、実質的な電流値の増加を図るという技術も開発されている。何れの方法を採る場合でも、スイッチング回路の電流供給能力を増加しなければならないという問題を有していた。
【０００６】
本発明は、上記のような問題点を解決するためになされたものであり、スイッチング回路の電流供給能力を増加させることなく、スイッチング素子の高速動作を可能とするスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング回路は、パルス信号によってオン、オフ制御されるスイッチング素子と、前記パルス信号を出力するパルス信号源と、前記スイッチング素子の主電流が流れる電流経路の周囲に配設されたインダクタと、を備え、前記インダクタは、第１の端子部が、前記スイッチング素子のゲートに接続され、第２の端子部に、前記パルス信号源からの前記パルス信号を受ける。
【発明の効果】
【０００８】
本発明に係るスイッチング回路によれば、インダクタによって、スイッチング素子に流れる主電流に対応した電圧をパルス信号に重畳させることができるので、帰還容量に流れる電流値を増加して帰還容量を速やかに充電でき、スイッチング素子の高速動作が可能となる。
【発明を実施するための最良の形態】
【０００９】
＜実施の形態＞
＜装置構成＞
図１は本発明に係る実施の形態のスイッチング回路１００の構成を等価回路を用いて説明する図である。スイッチング回路１００は、Ｎチャネル型のＭＯＳＦＥＴ（MOS field effect transistor）をスイッチング素子１として駆動する例を示している。
スイッチング素子１は、ドレインが電流経路Ｌ１を介して誘導性負荷２の一端と還流用ダイオード３のアノードとに接続されている。誘導性負荷２の他端および還流用ダイオード３のカソードは、共通して直流電源４の正電極に接続されている。
【００１０】
直流電源４は、スイッチング回路１００、スイッチング素子１および誘導性負荷２の主電源となる電源であり、一般的に、交流電源を、整流して直流化する構成が採用され、平滑化のために直流電源４に並列するように、平滑コンデンサー５が接続されている。スイッチング素子１のソースは基準電位ＶＧに接続され、当該基準電位ＶＧには、直流電源４の負電極も接続されている。
スイッチング素子１のゲートには、インダクタ６およびゲート抵抗８を介してパルス信号源７の正出力からパルス信号が与えられる構成となっており、パルス信号源７の負出力は、基準電位ＶＧに接続されている。
【００１１】
インダクタ６は、スイッチング素子１のドレインと誘導性負荷２とを接続する電流経路Ｌ１の周囲に配設され、電流経路Ｌ１に流れる電流による電磁誘導によって、当該電流に比例した電圧を出力する電源として機能する。
インダクタ６は、端子部１１がスイッチング素子１のゲートに接続され、端子部１２は、パルス信号源７からパルス信号を受ける。電流経路Ｌ１に流れるスイッチング素子１のドレイン電流によって誘起された電圧は、スイッチング素子１のゲートに与えられる。スイッチング素子１と、インダクタ６とパルス信号源７とでスイッチング回路１００が構成されている。
【００１２】
インダクタ６は、例えば、図２に示すトロイダルコイル３０で構成すれば良い。トロイダルコイル３０は、リング状のフェライトコア１０に、コイル材２０がトロイダル方向に巻き付けられた構成を有しており、コイル材の両端を端子部１１および１２とする。スイッチング素子１のドレイン端子１４と負荷３とを接続する電流経路は、フェライトコア１０の開口部を通過するように配設され、端子部１１と端子部１２との間に、ドレイン電流の時間変化に応じた端子間電圧が誘起される。
【００１３】
＜装置動作＞
次に、図１を参照しつつ、図３〜図１０を用いて、スイッチング回路１００の動作について説明する。なお、動作の説明においては、インダクタ６として、図２を用いて説明したトロイダルコイルを使用し、以下の条件に基づいてシミュレーションした結果を用いる。
【００１４】
スイッチング回路１００においては、誘導性負荷２のインダクタンスは１ｍＨを設定しており、直流電源４の電圧は６００Ｖ、平滑コンデンサー５の容量は１ｍＦとしている。
【００１５】
パルス信号源７の出力は、−１１Ｖをバイアス電位として３０Ｖのパルスを重畳するものとし、ピーク電圧は、１９Ｖとなっている。ゲート抵抗８は３０Ωであり、インダクタ６のインダクタンスは１０ｎＨとなっている。スイッチング素子１のゲート入力容量は３ｎＦ、ドレイン−ソース間容量は３．６ｎＦとしており、帰還容量は５００ｐＦである。
【００１６】
パルス信号源７は、スイッチング素子１の制御信号となるパルス信号を生成し、当該パルス信号は、ゲート抵抗８およびインダクタ６を介してスイッチング素子１のゲートに印加される。この場合、制御信号として閾値電圧以上の電圧がスイッチング素子１に与えられるとスイッチング素子１がオン状態となり、ソース−ドレイン間に電流（ドレイン電流）が流れることになる。
【００１７】
ドレイン電流は時間的に変化するが、その変化に比例するようにインダクタ６の端子間に電磁誘導により電圧が誘起される。この誘起された電圧は、制御信号としてパルス信号源７が出力するパルス信号に重畳されることとなり、結果的に、スイッチング素子１のゲートには、パルス信号にインダクタ６の端子間電圧が重畳された電圧が印加される。
【００１８】
図３〜図１０を用いて、スイッチング回路１００を用いてスイッチング素子１をスイッチングさせた場合の電流電圧特性について説明する。ドレイン電流と、その変化に比例して発生するインダクタ６の端子間電圧との比例係数を結合係数とし、図３〜図１０においては、結合係数の異なる複数のインダクタ６を用いた場合の特性の違いを示している。
【００１９】
図３は、ドレイン電圧の時間変化を示す図であり、横軸に経過時間（×１０-7ｓ）を、縦軸にドレイン電圧（Ｖ）をとり、結合係数０．０１、１、２および４のインダクタを用いた場合についての変化特性を示している。結合係数が大きくなるに従って、ドレイン電圧の立ち下がりのタイミングが早くなる方向にシフトしていることが判る。
【００２０】
図４〜図７は、ゲート電圧の時間変化を示す図であり、横軸に経過時間（×１０-7ｓ）を、縦軸にゲート電圧（Ｖ）をとり、それぞれ結合係数０．０１、１、２および４のインダクタを用いた場合についての変化特性を示している。結合係数が大きくなっても、全体的な傾向は大きく変化しないが、局所的には、１×１０-7ｓ〜２×１０-7ｓの時間帯で見られる変動が、結合係数が大きくなるに従って大きくなることが判る。
【００２１】
図８は、ゲート電流の時間変化を示す図であり、横軸に経過時間（×１０-7ｓ）を、縦軸にゲート電流（Ａ）をとり、結合係数０．０１、１、２および４のインダクタを用いた場合についての変化特性を示している。結合係数が大きくなっても、全体的な傾向は大きく変化しないが、局所的には、１×１０-7ｓ〜２×１０-7ｓの時間帯で見られる変動が、結合係数が大きくなるに従って大きくなることが判る。
【００２２】
図９は、ドレイン電流の時間変化を示す図であり、横軸に経過時間（×１０-7ｓ）を、縦軸にドレイン電流（Ａ）をとり、結合係数０．０１、１、２および４のインダクタを用いた場合についての変化特性を示している。結合係数が大きくなるに従って、ドレイン電流の立ち上がり時間が短縮され、スイッチング動作が速くなっていることが判る。
【００２３】
以上説明した特性に基づいて、スイッチング時の過渡的な領域における電力損失（スイッチング損失）の評価を行った結果を図１０に示す。ここでの、スイッチング損失はドレイン電流と、ドレイン−ソース（本例では基準電位）間の電圧の積を時間積分することで求めている。結合係数が大きくなるに従ってスイッチング損失が低減しており、結合係数を４程度にすることによりスイッチング損失を１０％程度改善できることが判る。
【００２４】
結合係数は、図２に示したトロイダルコイルの例では、フェライトコア１０に巻き付けられているコイル材の巻き数を増やすと大きくなる。インダクタ６としてはトロイダルコイルに限定されるものではなく、空心コイル、ソレノイドコイル等であっても良い。
【００２５】
＜効果＞
以上説明したように、スイッチング回路１００においては、スイッチング素子１のドレインと誘導性負荷２とを接続する電流経路Ｌ１に流れる電流による電磁誘導によって、当該電流に比例した電圧を出力する電源としてインダクタ６を配設し、電流経路Ｌ１に流れるスイッチング素子１のドレイン電流によってインダクタ６に誘起される電圧を、スイッチング素子１のゲートの制御信号に重畳する構成を採る。
【００２６】
このため、スイッチング素子１のゲートには、制御信号として、パルス信号源７が出力するパルス信号にインダクタ６で発生した電圧が重畳された電圧が印加されることになり、帰還容量に流れる電流値を増加して帰還容量を速やかに充電でき、スイッチング素子１の高速動作を可能とすることができる。なお、上記効果を得るために、スイッチング回路の電流供給能力を増加するという必要もない。
【００２７】
＜変形例＞
以上説明した実施の形態においては、図２に示したトロイダルコイルでインダクタ６を構成する例を示した。トロイダルコイルを用いる場合、フェライトコア１０の飽和特性を有効に利用すれば、スイッチング素子１の動作特性を、より改善することができる。
【００２８】
フェライトコア１０（図２）は電流の形成する磁界に対して飽和特性を持っている。ここでは、スイッチング素子１の定格電流値以上の電流領域で飽和するようにフェライトコア１０を設計する。より具体的には、ドレイン電流によって生じる磁界により、フェライトコア１０中に発生する磁束が、フェライトコア１０の固有の飽和磁束密度（材質により異なる）と等しい磁束密度を有するようにフェライトコア１０の各寸法を決定すれば良い。
【００２９】
図１１は、スイッチング素子１の定格電流値の近傍で飽和するように、フェライトコア１０の寸法（ここでは断面積）を種々変更した場合の飽和特性を示す図である。横軸にドレイン電流Ｉ（Ａ）を、縦軸に磁束密度Ｂ（Ｔ）をとっており、スイッチング素子１の定格電流値をＩＲとして示している。フェライトコア１０の断面積を大きくすると、飽和領域が狭くなるとともに、飽和磁束密度が大きくなることが判る。
【００３０】
図３〜図１０用いて説明した動作特性は、ドレイン電流の全領域において、飽和が発生しないように設計したインダクタ６を使用して得られた。これに対し、本変形例では、飽和特性を利用するように設計したインダクタ６を使用する。
【００３１】
飽和特性を利用するように設計したインダクタ６を使用した場合の、スイッチング素子１の動作特性を説明する。スイッチング素子１がオン状態になった直後で、ドレイン電流が比較的小さい場合は、フェライトコア１０内の磁束は飽和していないため、インダクタ６の端子間電圧、すなわち端子部１１および１２（図２）の間には、ドレイン電流に比例する電圧が誘起される。この電圧をスイッチング素子１のゲートの制御信号に重畳することで、スイッチング素子１のドレイン電流の早い立ち上がりを実現することができる。
【００３２】
ドレイン電流が大きくなると、図１１に示すようにフェライトコア１０の飽和領域に入り、インダクタ６の端子間電圧も飽和状態となって、結合係数が低下する。この結果、スイッチング素子１のドレイン電流が電流ピーク、すなわち定格電流近傍にある場合は、インダクタ６で発生する電圧が低下する。ゲートに重畳される電圧が低下するので、オーバーシュートや、浮遊のインダクタンスに起因するリンギングが低減される。
【００３３】
図１２は、ドレイン電流の時間変化を示す図であり、横軸に経過時間（×１０-7ｓ）を、縦軸にドレイン電流（Ａ）をとっている。破線は、図９を用いて説明した結合係数４のインダクタ６を用いる場合の特性を示し、実線は、フェライトコア１０が飽和特性を有するように設計した結合係数４のインダクタ６を用いる場合の特性を示している。ドレイン電流が比較的小さい領域では、どちらの特性もドレイン電流の速い立ち上がりを示すが、ドレイン電流が大きい領域では、フェライトコア１０の飽和特性を利用した場合にはリンギングが低減することが判る。
【００３４】
このように、インダクタ６としてトロイダルコイルを用いる場合は、フェライトコア１０の飽和特性を利用することで、結合係数を高くした場合であっても、ドレイン電流が大きい領域でもオーバーシュートやリンギングを防止することが可能となる。
【００３５】
＜本発明の技術思想＞
実施の形態およびその変形例で説明した本発明を言い換えると、スイッチング素子１のドレインと誘導性負荷２とを接続する電流経路Ｌ１に流れる電流をインダクタ６によって検出し、検出結果に基づいてスイッチング素子１のゲートの制御電圧を調整するという技術思想に立脚する発明であると言える。本発明の技術思想をより直接的に表現すると、図１３に示すような構成を有するスイッチング回路１００Ａとなる。図１に示したスイッチング回路１００と同一の構成には同一の符号を付し、重複する説明は省略する。
【００３６】
図１３において、スイッチング素子１のドレインと誘導性負荷２とを接続する電流経路Ｌ１にドレイン電流を検出する電流検出器１６が介挿され、電流検出器１６からは、検出した電流値に対応する電圧信号が出力される。スイッチング素子１のゲートは、可変直流電源９およびゲート抵抗８を介してパルス信号源７の正出力に接続され、可変直流電源９の正電極からゲートの制御電圧が与えられる。可変直流電源９は、電流検出器１６から出力される電圧信号を受けて、当該電圧信号に比例した電圧を出力する。
【００３７】
制御信号としてパルス信号源７が出力するパルス信号には、可変直流電源９の出力電圧が重畳されるので、スイッチング素子１のゲートには、パルス信号に可変直流電源９の出力電圧が重畳された電圧が印加される。
【００３８】
実施の形態においては、電流検出器１６および可変直流電源９の機能を兼備したインダクタ６を用いることで本発明を実現する例を示したが、上記のように、電流検出器１６と可変直流電源９とを別個に設けた構成であっても、本発明を実現することは可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る実施の形態のスイッチング回路の構成を示す等価回路図である。
【図２】トロイダルコイルの構成を説明する図である。
【図３】ドレイン電圧の時間変化を示す図である。
【図４】ゲート電圧の時間変化を示す図である。
【図５】ゲート電圧の時間変化を示す図である。
【図６】ゲート電圧の時間変化を示す図である。
【図７】ゲート電圧の時間変化を示す図である。
【図８】ゲート電流の時間変化を示す図である。
【図９】ドレイン電流の時間変化を示す図である。
【図１０】スイッチング時の電力損失と結合係数との関係を示す図である。
【図１１】フェライトコアの飽和特性を示す図である。
【図１２】フェライトコアが飽和特性を有する場合のドレイン電流の時間変化を示す図である。
【図１３】本発明の技術思想を説明する図である。
【符号の説明】
【００４０】
１  スイッチング素子、６  インダクタ、７  パルス信号源、１０  フェライトコア、１１，１２  端子部、１３  ゲート、Ｌ１  電流経路。
【図１】
2008235997.tif 000003
【図２】
2008235997.tif 000004
【図３】
2008235997.tif 000005
【図４】
2008235997.tif 000006
【図５】
2008235997.tif 000007
【図６】
2008235997.tif 000008
【図７】
2008235997.tif 000009
【図８】
2008235997.tif 000010
【図９】
2008235997.tif 000011
【図１０】
2008235997.tif 000012
【図１１】
2008235997.tif 000013
【図１２】
2008235997.tif 000014
【図１３】
2008235997.tif 000015