(57)【要約】【課題】半導体基板表面の｛１１０｝面に対する傾斜角（オフ角）を最適化することにより、表面粗さ（ラフネス）の低減される半導体基板およびその製造方法を提供する。【解決手段】表面が｛１１０｝面に対して、０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）、より望ましくは６度以上９度以下の傾斜角を有することを特徴とする半導体基板、および、半導体単結晶インゴットを｛１１０｝面に対して５度以上１１度以下の傾斜角（オフ角）、より望ましくは６度以上９度以下の傾斜角でスライスする工程を有することを特徴とする半導体基板の製造方法。【選択図】図１
2008177529.tif 000002
【特許請求の範囲】
【請求項１】
表面が｛１１０｝面に対して、０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）を有することを特徴とする半導体基板。
【請求項２】
前記表面が｛１１０｝面に対して、６度以上９度以下の傾斜角（オフ角）を有することを特徴とする請求項１記載の半導体基板。
【請求項３】
前記表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲にあることを特徴とする請求項１または請求項２記載の半導体基板。
【請求項４】
前記表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±５度の範囲にあることを特徴とする請求項１または請求項２記載の半導体基板。
【請求項５】
前記表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２度の範囲にあることを特徴とする請求項１または請求項２記載の半導体基板。
【請求項６】
前記半導体基板が、ＳｉｘＧｅ１−ｘ（０≦ｘ≦１）で形成されていることを特徴とする請求項１ないし請求項５いずれか一項に記載の半導体基板。
【請求項７】
半導体単結晶インゴットを｛１１０｝面に対して０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）でスライスする工程を有することを特徴とする半導体基板の製造方法。
【請求項８】
前記スライスする工程によって得られた半導体基板を、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する工程を有することを特徴とする請求項７記載の半導体基板の製造方法。
【請求項９】
前記スライスする工程において、前記半導体基板の表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲となるようにスライスすることを特徴とする請求項７または請求項８記載の半導体基板の製造方法。
【請求項１０】
前記スライスする工程において、前記半導体基板の表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±５度の範囲となるようにスライスすることを特徴とする請求項７または請求項８記載の半導体基板の製造方法。
【請求項１１】
前記スライスする工程において、前記半導体基板の表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２度の範囲となるようにスライスすることを特徴とする請求項７または請求項８記載の半導体基板の製造方法。
【請求項１２】
請求項７ないし請求項１１いずれか一項に記載の半導体基板の製造方法によって製造され、表面粗さがＲｍｓ値で０．２ｎｍ以下であることを特徴とする半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板およびその製造方法に関し、特に｛１１０｝結晶面方位を有する半導体基板およびその製造方法に関する。
【背景技術】
【０００２】
現在の半導体製品の製造においては、特に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成されるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）においては、結晶面方位が｛１００｝のシリコンウェーハを使用することが主流となっている。
これは、主に、｛１００｝面にＬＳＩを形成することによって、その結晶構造上もっとも効果的に界面準位を減少させることができ、ＭＯＳＦＥＴの信頼性等を向上させることが可能だからである。
【０００３】
シリコンウェーハにおいては、ＭＯＳＦＥＴのキャリアのうち、電子は｛１００｝結晶面方位で、正孔は｛１１０｝結晶面方位で高い移動度を有することが知られている。すなわち、｛１００｝結晶面方位での正孔移動度は、電子移動度にくらべて１／２〜１／４になる。他方、｛１１０｝結晶面方位での＜１１０＞方向の正孔移動度は、｛１００｝結晶面方位での正孔移動度に比べて約２倍になる。
そこで、正孔をキャリアとするｐＭＯＳＦＥＴのみによって構成される片チャンネル型のＬＳＩや、ｐＭＯＳＦＥＴの特性が性能を左右するようなＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＬＳＩの場合には、結晶面方位が｛１００｝ではなく、｛１１０｝であるシリコンウェーハを適用することが考えられる。
【０００４】
また、トランジスタのチャネルを流れるキャリアの大部分は、チャネル最表面、すなわち、チャネル表面から深さ３ｎｍ程度の領域を流れていると考えられる。そして、従来、このキャリアの移動度を劣化させる要因として、チャネル不純物、フォノン、あるいはチャネル表面粗さ（ラフネス）によるキャリアの散乱が知られていた。
【０００５】
チャネル不純物による散乱を抑制する技術としては、例えば、ＳＯＩ（Ｓｉｌｏｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）層にトランジスタを形成し、チャネルの完全空乏化を可能にすることで、不純物濃度を下げる技術が提案されている。
また、フォノン散乱を抑制するためには、半導体の格子振動を抑制するため、トランジスタを低温で動作させることが有効である。
そして、表面粗さ（ラフネス）を改善する手段のひとつとして、シリコンウェーハ表面を、アルゴンガス雰囲気中でアニールして、ウェーハ表面のシリコン原子を最構成し、平坦面を形成する技術が開示されている（特許文献１）。
【特許文献１】特開平８−２６４４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
もっとも、ＬＳＩの微細化が進行し、トランジスタのチャネル長が５０ｎｍをきるようになってくると、チャネル領域の面積が小さくなるため、チャネル中に存在する不純物は１個以下となってくる。したがって、もはや不純物によるキャリアの散乱は、キャリア移動度劣化の支配要因ではなくなってくる。また、フォノン散乱は、半導体材料とトランジスタの動作温度によって決定されてしまう。
そこで、さらに、キャリア移動度を改善し、微細トランジスタの特性を向上させるためには、特に、チャネル表面粗さ（ラフネス）を制御して平坦化することで、キャリアの散乱を抑制することが重要となってくる。
【０００７】
そこで、発明者らは、半導体表面粗さ（ラフネス）が、半導体基板表面の｛１１０｝面に対する傾斜角（オフ角）に依存する可能性に着目して検討を行った。
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体基板表面の｛１１０｝面に対する傾斜角（オフ角）を最適化することにより、表面粗さ（ラフネス）の低減される半導体基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体基板は、
表面が｛１１０｝面に対して、０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）を有することを特徴とする。
【００１０】
ここで、前記表面が｛１１０｝面に対して、６度以上９度以下の傾斜角（オフ角）を有することが望ましい。
【００１１】
ここで、前記表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲にあることが望ましい。
【００１２】
ここで、前記表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±５度の範囲にあることが望ましい。
【００１３】
ここで、前記表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２度の範囲にあることが望ましい。
【００１４】
また、前記半導体基板が、ＳｉｘＧｅ１−ｘ（０≦ｘ≦１）で形成されていることが望ましい。
【００１５】
本発明の一態様の半導体基板の製造方法は、
半導体単結晶インゴットを｛１１０｝面に対して、０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）でスライスする工程を有することを特徴とする。
【００１６】
この製造方法において、前記スライスする工程によって得られた半導体基板を、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する工程を有することが望ましい。
【００１７】
また、この製造方法において、前記スライスする工程において、前記半導体基板の表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲となるようにスライスすることが望ましい。
【００１８】
また、この製造方法において、前記スライスする工程において、前記半導体基板の表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±５度の範囲となるようにスライスすることが望ましい。
【００１９】
また、この製造方法において、前記スライスする工程において、前記半導体基板の表面の、前記｛１１０｝面に対する傾斜方向の前記｛１１０｝面上の方位角が、＜１００＞方向に対して±２度の範囲となるようにスライスすることが望ましい。
【００２０】
また、本発明の別の一態様の半導体基板は、
上記本導体基板の製造方法のいずれかによって製造され、半導体単結晶インゴットを｛１１０｝面に対して、０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）でスライスする工程を有することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、半導体基板表面の｛１１０｝面に対する傾斜角（オフ角）を最適化することにより、表面粗さ（ラフネス）の低減される半導体基板およびその製造方法を提供することが可能になる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る半導体基板およびその製造方法についての実施の形態につき、添付図面に基づき説明する。
なお、実施の形態においては、半導体基板としてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、本明細書中においては、（１００）面、（１１０）面と結晶学的に等価な面を代表する表記として、それぞれ、｛１００｝面、｛１１０｝面という表記を用いる。そして、〔１００〕方向、〔１１０〕方向と結晶学的に等価な方向を代表する表記として、それぞれ＜１００＞方向、＜１１０＞方向という表記を用いる。
【００２３】
〔実施の形態〕
本発明の実施の形態の半導体基板は、シリコンウェーハであって、表面が｛１１０｝面に対して、０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）を有することを特徴とする。
従来、ｐＭＯＳＦＥＴのキャリアである正孔移動度を向上させるために、表面が｛１１０｝面を有するシリコンウェーハを用いる場合、傾斜角（オフ角）は０度とするのが、一般的であった。これは、シリコンウェーハ量産のもっとも一般的な手法であるチョクラルスキー法（ＣＺ法）を用いる場合、｛１１０｝方位を有するシリコン単結晶インゴットから、もっとも、大面積のシリコンウェーハを効率よく切り出す上で、０度とすることが好適だからである。
【００２４】
図１に本実施の形態の半導体基板の模式図を示す。
図に示すように、シリコンウェーハ１０２の表面が、｛１１０｝面に対する傾斜角（オフ角）、すなわち、シリコンウェーハの｛１１０｝面に対する傾斜方向と、｛１１０｝面の間の角度αが０度以上０．１２度以下、または、５度以上１１度以下となっている。
【００２５】
本実施の形態の半導体基板によれば、後のウェーハ製造工程あるいは半導体デバイス製造工程で行われる表面平坦化熱処理後の表面粗さ（ラフネス）が向上し、この半導体基板上に形成されるＭＯＳＦＥＴが高性能化するという作用・効果が得られる。これは、表面粗さが低減することにより、散乱によるキャリア移動度の劣化を防止できるからである。さらに、ＭＯＳＦＥＴの高性能化のみならず、絶縁膜−半導体界面のラフネスが低減することによるゲート絶縁膜の耐圧・信頼性向上も図ることができる。
【００２６】
なお、ここでいう表面平坦化熱処理とは、半導体基板表面の原子を最構成することにより、半導体表面を平坦化する熱処理をいい、例えば、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で行われる熱処理を言う。
【００２７】
また、本実施の形態においては、半導体基板表面の｛１１０｝面に対する傾斜角を６度以上９度以下とすることがより望ましい。なぜなら、この範囲に傾斜角を限定することにより、熱処理後の一層の表面粗さ低減効果が得られるからである。
【００２８】
また、本実施の形態において、必ずしも、｛１１０｝面に対する傾斜方向の方位角については限定するものではない。ここで方位角とは、図２に示すβのように、シリコンウェーハの傾斜方向を｛１１０｝面上へ投影した方向と、同一の｛１１０｝面上にある＜１００＞方向との間の角度をいう。
【００２９】
しかしながら、｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲にあることが望ましい。すなわち、図２に示す方位角βが０度±２６度の範囲にあることが望ましい。これは、この範囲を超えると、表面研磨後に、不活性ガス雰囲気中で１２００℃程度の熱処理を加えると、シリコンウェーハ表面粗さの指標であるＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が増大し、この表面に形成される酸化膜などの絶縁膜破壊耐圧や絶縁膜の信頼性が劣化するおそれがあるからである。
【００３０】
そして、｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±２度の範囲にあることがより望ましい。なぜなら、このようなシリコンウェーハは、熱処理後もデバイス形成にとってより望ましいＲＭＳが実現されることが期待できるからである。
【００３１】
また、トランジスタの移動度向上の観点からは、シリコンウェーハ表面の｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±５度の範囲にあること、すなわち、図２に示す方位角βが０度±５度の範囲にあることが望ましい。なぜなら、方位角βを０度±５度の範囲にすることにより、シリコンウェーハ上に形成されるｐＭＯＳＦＥＴにおいて、正孔移動度の向上をもっとも享受できることになるからである。すなわち、正孔移動度がもっとも大きくなるのは＜１１０＞方向についてであるところ、＜１１０＞方向と垂直な＜１００＞方向にシリコンウェーハ表面を傾斜させることにより、常に、ｐＭＯＳＦＥＴの正孔移動方向を＜１１０＞方向に平行とすることが可能となる。したがって、チャネル中の正孔移動方向が、＜１１０＞方向と斜行することによる移動度劣化が生じない。また、インゴットからシリコンウェーハをスライスにより切り出す際の傾斜角がばらついても、常に、ｐＭＯＳＦＥＴの正孔移動方向を＜１１０＞方向に平行とすることが可能となる。したがって、傾斜角のばらつきに起因する正孔移動度のばらつきも抑制されるという利点もある。
【００３２】
次に、本発明の実施の形態の半導体基板の製造方法について説明する。
本発明の実施の形態の半導体基板の製造方法は、半導体単結晶インゴットを｛１１０｝面に対して０度以上０．１２度以下、または、５度以上１１度以下の傾斜角（オフ角）でスライスする工程を有することを特徴とする。
【００３３】
より具体的には、まず、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１１０｝のシリコン単結晶インゴットを、｛１１０｝面に対し、０度以上０．１２度以下、または、５度以上１１度以下、より望ましくは、６度以上９度以下の傾斜角（オフ角）でスライスする。
上述のように、０度以上０．１２度以下、または、５度以上１１度以下とすることにより製造される半導体基板の熱処理後の表面粗さがより低減され、６度以上９度以下とすることによって、この表面粗さが一層低減されるからである。また、傾斜角が６度以上９度以下の範囲では、熱処理後の表面粗さの傾斜角依存性が小さく安定している。よってスライスする工程において、スライス角度がばらついても、熱処理後のウェーハ表面平坦性が安定するという利点もある。
【００３４】
ここで、ＣＺ法による単結晶引上げの際に、種結晶の｛１１０｝面を、一般に行われるように、水平面に一致させる形で引上げを行うことも可能である。しかしながら、種結晶の｛１１０｝面を、あらかじめ、水平面に対して５度以上１１度以下、より望ましくは６度以上９度以下、例えば８度程度に傾斜させて、単結晶引上げを行うことが望ましい。
なぜなら、あらかじめ、種結晶を所望の傾斜角相当に傾けてシリコン単結晶インゴットを引上げることにより、スライス工程では、シリコン単結晶インゴットの長さ方向に対し概ね垂直にスライスすることになる。したがって、スライス加工が容易となるからである。また、概ね垂直にスライスすることにより、シリコン単結晶インゴット中、シリコンウェーハとして利用できずに廃棄する単結晶体積を少なくすることが可能となり、製造コストの削減が実現できるからである。
【００３５】
また、本実施の形態において、シリコン単結晶インゴットをスライスする工程において、必ずしも、｛１１０｝面に対する傾斜方向の方位角については限定するものではない。
【００３６】
しかしながら、｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲にあるようにスライスすることが望ましい。すなわち、図２に示す方位角βが０度±２６度の範囲になるようにシリコン単結晶インゴットをスライスすることが望ましい。これは、上述のように、この範囲を超えると、表面研磨後に、不活性ガス雰囲気中で１２００℃程度の熱処理を加える場合、シリコンウェーハ表面粗さの指標であるＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が増大し、この表面に形成される酸化膜などの絶縁膜破壊耐圧や絶縁膜の信頼性が劣化するおそれがあるからである。
【００３７】
そして、｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±２度の範囲にあるようにシリコン単結晶インゴットをスライスすることがより望ましい。なぜなら、上述のように、この範囲でスライスされたウェーハは、熱処理後もデバイス形成にとってより望ましいＲＭＳを実現することが期待できるからである。
【００３８】
なお、ここでデバイス形成にとって、望ましいＲＭＳ値は、要求されるデバイス性能との関係で、必ずしも一意的に決定できるものではない。しかしながら、０．２ｎｍ程度以下のＲＭＳ値が実現されることが一般的には望ましい。
【００３９】
また、トランジスタの移動度向上の観点からは、切り出されるシリコンウェーハの表面の、｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±５度の範囲となるように、すなわち、図２に示す方位角βが０度±５度の範囲になるようにシリコン単結晶インゴットをスライスすることが望ましい。なぜなら、このようにして製造された半導体基板は、上述のように、シリコンウェーハ上に形成されるｐＭＯＳＦＥＴにおいて、正孔移動度の向上をもっとも享受できることになるからである。また、上述のように、このようにして製造された半導体基板はインゴットからシリコンウェーハをスライスにより切り出す際の傾斜角のばらつきに起因する正孔移動度のばらつきも生じないという利点もあるからである。
【００４０】
次に、この面方位を保ったまま、ミラーポリッシング（鏡面研磨）を行い、スライスする工程によって生じたシリコンウェーハ表面の凹凸を除去する。
以上のようにして、後のウェーハ製造工程あるいは半導体デバイス製造工程で行われる表面平坦化熱処理後の表面粗さ（ラフネス）が向上し、このシリコンウェーハ上に形成されるＭＯＳＦＥＴが高性能化するという作用・効果を有するシリコンウェーハを製造することが可能となる。
【００４１】
なお、本実施の形態の製造方法において、ミラーポリッシング（鏡面研磨）の後に、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で平坦化熱処理を行ってもかまわない。
ここで、熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中とするのは、これ以外の雰囲気では、シリコンウェーハ表面の原子の再構成が行われないため、シリコンウェーハ表面の平坦化されにくいためである。特に、酸化性ガスが混入すると、シリコンウェーハ表面が酸化されることにより、シリコン表面の原子の再構成が極めて困難になる。
また、熱処理を９００℃以上１３５０℃以下の温度、３０秒以上５時間以下の時間とするのは、これより低温または短時間の範囲では、熱処理による平坦化の実現が困難となるからである。また、これより高温または長時間の範囲では、シリコンウェーハの金属汚染が増大するからである。さらに、高温または長時間の範囲では、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。
【００４２】
このようにシリコンウェーハ製造段階で平坦化のための熱処理を加えることにより、半導体デバイス製造工程において、追加的な平坦化熱処理が不要となる。したがって、シリコンウェーハ上に、平坦化熱処理なしに、優れた特性を有する、ＭＯＳＦＥＴやキャパシタの絶縁膜を形成することが可能となる。
【００４３】
ここで、用いられるシリコン単結晶インゴットは、必ずしも、チョクラルスキー法（ＣＺ法）により引上げた単結晶でなくとも、例えば、フローティングゾーン法（ＦＺ法）により引上げられたものであっても構わない。
また、本実施の形態の製造方法で使われる熱処理装置も特に限定されるものではなく、例えば、バッチ式の縦型熱処理炉を用いても、あるいは、枚葉式のＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）装置を用いても構わない。
【００４４】
なお、本実施の形態においては半導体基板がシリコン（Ｓｉ）である場合について記述したが、基本的にシリコン同様の結晶構造を有するＳｉｘＧｅ１−ｘ（０≦ｘ＜１）であっても同様の作用・効果を得ることが可能である。加えて、ＳｉｘＧｅ１−ｘ（０≦ｘ＜１）を材料として用いることにより、キャリア、特に、ｐＭＯＳＦＥＴのキャリアであるホールの移動度が向上する。よって、半導体基板上に形成されるＬＳＩがより高性能化するという効果が得られる。
【００４５】
以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板およびその製造方法は、本発明の範囲に包含される。
【実施例】
【００４６】
以下、本発明の実施例について説明するが、これらによって本発明が限定されるものではない。
【００４７】
（実施例１）
チョコラルスキー法（ＣＺ法）により、８インチの結晶面方位（１１０）のシリコン単結晶インゴットを製造した。引上げの際には、種結晶の（１１０）面を、水平にすることによって、シリコン単結晶インゴットの成長および引上げを行った。
このインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。
このシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面の、（１１０）面に対する傾斜方向の（１１０）面上の方位角が、＜１００＞方向に一致するように、すなわち、図２に示す方位角βが０度になるようにシリコン単結晶インゴットをスライスした。
また、（１１０）面に対し、０度から１２度まで１度刻みの傾斜角（オフ角）の狙いでスライスすることにより、図２の角度αで示される傾斜角（オフ角）の異なるシリコンウェーハを準備した。
次に、スライスによって得られたシリコンウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラーポリッシングした。
【００４８】
その後に、バッチ式縦型熱処理炉で水素ガス雰囲気、１２００℃、１時間の条件で平坦化熱処理を行った。
以上のシリコンウェーハについて、任意の１０μｍ×１０μｍの測定領域についてＡＦＭ（Ｎａｎｏ  Ｓｃｏｐｅ  ＩＩＩａ）により表面粗さ（ラフネス）を評価した。表面粗さの指標としては、ＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）を用いた。結果は、図３に示す。
【００４９】
図３から明らかなように、傾斜角（オフ角）αが、５度以上１１度以下の範囲で表面粗さ（ＲＭＳ値）が、０度近傍の場合以下となり、良好であることが明らかになった。さらに、６度以上９度以下の範囲において、０度近傍の場合のおおよそ半分以下の表面粗さで安定し、更に良好であることが明らかになった。
【００５０】
なお、上記０度狙いでスライスしたシリコンウェーハを高性能Ｘ線回折装置を用いて測定したところ０．４５度の傾斜を有していることが明らかになった。
【００５１】
（実施例２）
チョコラルスキー法（ＣＺ法）により、８インチの結晶面方位（１１０）のシリコン単結晶インゴットを製造した。引上げの際には、種結晶の（１１０）面を、水平にすることよって、シリコン単結晶インゴットの成長および引上げを行った。
このインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。
このシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面の、（１１０）面に対する傾斜方向の（１１０）面上の方位角が、＜１１０＞方向に一致するように、すなわち、図２に示す方位角βが９０度になるようにシリコン単結晶インゴットをスライスした。
また、それぞれの方位角について、（１１０）面に対し、０度から１２度まで１度刻みの傾斜角（オフ角）でスライスすることにより、図２の角度αで示される傾斜角（オフ角）の異なるシリコンウェーハを準備した。
次に、スライスによって得られたシリコンウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラーポリッシングした。
【００５２】
その後に、バッチ式縦型熱処理炉で水素ガス雰囲気、１２００℃、１時間の条件で平坦化熱処理を行った。
以上のシリコンウェーハについて、任意の１０μｍ×１０μｍの測定領域についてＡＦＭ（Ｎａｎｏ  Ｓｃｏｐｅ  ＩＩＩａ）により表面粗さ（ラフネス）を評価した。表面粗さの指標としては、ＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）を用いた。また比較のために、熱処理を行わないウェーハについても測定を行った。結果は、図３に示す。
【００５３】
図３から明らかなように、（１１０）表面のＲＭＳは、熱処理を加えることで、劣化する傾向がある。そして、傾斜方向方位を＜１１０＞とした場合は、＜１００＞とした場合に比べ、ＲＭＳが大きくなっており、ＬＳＩ等の半導体デバイスの歩留まりを確保する上で望ましくない。
【００５４】
そして、結晶の連続的などの性質上、傾斜方向方位を＜１００＞から＜１１０＞に変化させていった場合、ＲＭＳも連続的に劣化していくことが予想される。したがって、｛１１０｝面に対する傾斜方向の｛１１０｝面上の方位角が、＜１００＞方向に対して±２６度の範囲であれば、熱処理後もデバイス形成に望ましいＲＭＳ値を実現できることが期待できる。
【００５５】
（実施例３）
チョコラルスキー法（ＣＺ法）により、８インチの結晶面方位（１１０）のシリコン単結晶インゴットを製造した。このインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。  このシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面の、（１１０）面に対する傾斜方向の（１１０）面上の方位角が、＜１００＞方向に一致するように、すなわち、図２に示す方位角βが０度になるようにシリコン単結晶インゴットをスライスした。  また、（１１０）面に対し、傾斜角（オフ角）が０〜０．５度となるようにスライスすることにより、図２の角度αで示される傾斜角（オフ角）の異なるシリコンウェーハを準備した。  次に、スライスによって得られたシリコンウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラーポリッシングした。
【００５６】
その後に、バッチ式縦型熱処理炉で水素ガス雰囲気、１２００℃、１時間の条件で平坦化熱処理を行った。  以上のシリコンウェーハについて、任意の１０μｍ×１０μｍの測定範領域についてＡＦＭ（Ｎａｎｏ  Ｓｃｏｐｅ  ＩＩＩａ）により表面粗さ（ラフネス）を評価した。表面粗さの指標としては、ＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）を用いた。結果は、図４に示す。図４から明らかなように、傾斜角（オフ角）αが、０．０度以上０．１２度以下の範囲で表面粗さが、ＲＭＳ値で０．２以下となり、良好であることが明らかになった。
【図面の簡単な説明】
【００５７】
【図１】実施の形態の半導体基板の模式図。
【図２】実施の形態の半導体基板の傾斜角および方位角を説明する模式図。
【図３】実施例１及び２の傾斜角と表面熱処理後の表面粗さの関係を示す図。
【図４】実施例３の傾斜角と表面熱処理後の表面粗さの関係を示す図。
【符号の説明】
【００５８】
１０２      シリコンウェーハ
【図１】
2008177529.tif 000003
【図２】
2008177529.tif 000004
【図３】
2008177529.tif 000005
【図４】
2008177529.tif 000006