(57)【要約】【課題】表示画質に優れた表示装置及びその製造方法を提供する。【解決手段】走査ラインＬｓと電源電圧ラインＬａ（給電配線層Ｌayを含む）は、各々、下層配線部Ｌs0、Ｌa0と上層配線部を積層した配線構造を有し、特に、上層配線部は、アルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層（上層側の金属薄膜Ｌs2、Ｌa2）と、クロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層（下層側の金属薄膜Ｌs1、Ｌa1）と、を積層した配線構造を有している。【選択図】図４
2008039950.tif 000002
【特許請求の範囲】
【請求項１】
電極を有する機能素子を備えた画素駆動回路と、
前記画素駆動回路に接続された表示素子と、
前記機能素子の電極となる導電層と同一層に設けられた下層配線部と、該下層配線部上に形成され、複数の金属薄膜からなる上層配線部と、を有している配線層と、
を備えたことを特徴とする表示装置。
【請求項２】
前記上層配線部は、少なくとも、第１の金属薄膜と第２の金属薄膜を積層して形成され、
前記第１の金属薄膜は、前記第２の金属薄膜と前記下層配線部とを密着して接合され、前記第２の金属薄膜は、第１の金属薄膜より低抵抗率の金属材料を有することを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１の金属薄膜はチタン又はその合金を有し、前記第２の金属薄膜は銅又はその合金を有していることを特徴とする請求項２記載の表示装置。
【請求項４】
前記表示素子の画素電極は、前記機能素子と同一層に設けられ、
前記機能素子の前記電極と前記画素電極が直接接続されていることを特徴とする請求項１乃至３のいずれかに記載の表示装置。
【請求項５】
前記上層配線部は、少なくとも、前記第２の金属薄膜と、前記第２の金属薄膜上に、前記第２の金属薄膜より高抵抗率の金属材料の第３の金属薄膜を有することを特徴とする請求項１乃至３のいずれかに記載の表示装置。
【請求項６】
前記第３の金属薄膜の上面を覆う絶縁膜をさらに備えることを特徴とする請求項５記載の表示装置。
【請求項７】
電極を有する機能素子を備えた画素駆動回路と、
前記画素駆動回路に接続された画素電極を有する表示素子と、
前記機能素子の電極と、前記表示素子の画素電極との間に、複数の金属薄膜からなる上層配線部と、を有している介在層と、
を備えたことを特徴とする表示装置。
【請求項８】
導電層をパターニングして、機能素子の電極及び配線層の下層配線部を一括して形成する工程と、
前記下層配線部上に、第１の金属薄膜と第２の金属薄膜とを積層する工程と、
を有し、
前記第１の金属薄膜は前記第２の金属薄膜より前記下層配線部と密着性がよく、前記第２の金属薄膜は前記第１の金属薄膜より抵抗率が低い金属材料を有することを特徴とする表示装置の製造方法。
【請求項９】
導電層をパターニングして、機能素子の電極及び配線層の下層配線部を一括して形成する工程と、
第２の金属薄膜と第３の金属薄膜とを積層する工程と、
前記第３の金属薄膜上に絶縁膜を被覆する工程と、
を有し、
前記第２の金属薄膜は前記第３の金属薄膜より抵抗率が低い金属材料を有し、前記第３の金属薄膜は前記第２の金属薄膜より前記絶縁膜と密着性がよいことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に、複数の表示素子を配列してなる表示パネルを備えた表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、自発光素子である有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）を備えたものが知られている。特に、アクティブマトリックス駆動方式を適用した有機ＥＬ表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。
【０００３】
図１７は、従来技術におけるアクティブマトリクス型の表示パネルを備えた表示装置の要部構成例及び表示画素の回路構成例を示す概略図である。
アクティブマトリクス駆動方式に対応した表示装置は、例えば図１７（ａ）に示すように、ガラス基板等の絶縁性基板上に、各々、行方向（図面左右方向）及び列方向（図面上下方向）に並列に配設された複数の走査ラインＬＰｓ及びデータラインＬＰｄの各交点近傍に、表示画素ＥＭｐがマトリクス状に配列された表示パネル１１０と、各走査ラインＬＰｓに対して所定のタイミングで選択電圧Ｓselを供給する走査ドライバ（走査線駆動回路）１２０と、各データラインＬＰｄに対して所定のタイミングで表示データに応じたデータ電圧Ｖpixを供給するデータドライバ（データ線駆動回路）１３０と、を備えている。
【０００４】
また、各表示画素ＥＭｐは、例えば図１７（ｂ）に示すように、電流制御型の発光素子である有機ＥＬ素子ＯＥＬと、該有機ＥＬ素子ＯＥＬに表示データに応じた電流値を有する発光駆動電流を供給する画素駆動回路（又は、画素回路）ＤＣＰと、を備えている。画素駆動回路ＤＣＰは、例えば、ゲート端子が走査ラインＬＰｓに、ソース端子がデータラインＬＰｄに、ドレイン端子が接点Ｎ１１１に各々接続されたトランジスタ（選択トランジスタ）Ｔｒ１１１と、ゲート端子が接点Ｎ１１１に、ソース端子が接地電位ＧＮＤよりも高電位となる電源電圧Ｖddが供給される電源電圧ラインＬＰｖに、ドレイン端子が接点Ｎ１１２に各々接続されたトランジスタ（発光駆動トランジスタ）Ｔｒ１１２と、接点Ｎ１１１とトランジスタＴｒ１１２のソース端子間に接続されたキャパシタＣｘと、からなり、有機ＥＬ素子ＯＥＬは、画素駆動回路ＤＣＰの接点Ｎ１１２にアノード端子が接続され、接地電位ＧＮＤが供給される共通電圧電極ＬＰｇにカソード端子が接続されている。
【０００５】
このような表示パネル１１０に２次元配列された全ての表示画素ＥＭｐについて、各行ごとに順次駆動制御することにより、所望の画像情報が表示される。なお、このような表示パネルについては、例えば、特許文献１等に詳しく説明されている。
【０００６】
【特許文献１】特開平８−３３０６００号公報  （第３頁〜第４頁、図３、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したような表示画素（画素駆動回路）を備えた表示装置においては、以下に示すような問題を有していた。
すなわち、上述したように、絶縁性基板上に薄膜配線や薄膜トランジスタ等を形成してなる表示パネルにおいて、高輝度化や大画面化、高精細化を検討した場合、各配線に流れる電流が増大すると、配線抵抗に起因する信号遅延や電圧降下が顕著になる。これにより、各表示画素に印加される電圧が変動して、輝度の低下やバラツキ、クロストーク等の様々な表示画質の劣化を招くことになるため、表示パネルの高輝度化や大画面化、高精細化に制約が生じるという問題を有していた。特に、大電流が流れる電源電圧ラインや共通電圧ライン等の配線において、このような問題が顕著に生じる。
【０００８】
このような問題を回避するためには、配線を低抵抗化することが考えられ、具体的には、配線層を薄膜トランジスタのゲート電極やソース、ドレイン電極とは別層で形成し、例えば抵抗率の低い導電性材料を用いることが考えられるが、この場合、導電性材料は絶縁性基板、必要に応じて形成される下地層となる絶縁膜、或いはパターニング用のレジストとの密着性が悪いため、ウェットエッチングにより配線パターンを形成する際に、エッチング液が層間に浸入して、サイドエッチによる配線幅の過度の細りや剥離等が生じるという問題を有していた。
【０００９】
そこで、本発明は、上述した問題点に鑑み、表示画質に優れた表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１記載の発明は、表示装置であって、
電極を有する機能素子を備えた画素駆動回路と、
前記画素駆動回路に接続された表示素子と、
前記機能素子の電極となる導電層と同一層に設けられた下層配線部と、該下層配線部上に形成され、複数の金属薄膜からなる上層配線部と、を有している配線層と、
を備えたことを特徴とする。
【００１１】
請求項２記載の発明は、請求項１記載の表示装置において、前記上層配線部は、少なくとも、第１の金属薄膜と第２の金属薄膜を積層して形成され、
前記第１の金属薄膜は、前記第２の金属薄膜と前記下層配線部とを密着して接合され、前記第２の金属薄膜は、第１の金属薄膜より低抵抗率の金属材料を有することを特徴とする。
請求項３記載の発明は、請求項２記載の表示装置において、前記第１の金属薄膜はチタン又はその合金を有し、前記第２の金属薄膜は銅又はその合金を有していることを特徴とする。
【００１２】
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示装置において、前記表示素子の画素電極は、前記機能素子と同一層に設けられ、前記機能素子の前記電極と前記画素電極が直接接続されていることを特徴とする。
請求項５記載の発明は、請求項１乃至３のいずれかに記載の表示装置において、前記上層配線部は、少なくとも、前記第２の金属薄膜と、前記第２の金属薄膜上に、前記第２の金属薄膜より高抵抗率の金属材料の第３の金属薄膜を有することを特徴とする。
請求項６記載の発明は、請求項５記載の表示装置において、前記第３の金属薄膜の上面を覆う絶縁膜をさらに備えることを特徴とする。
【００１３】
請求項７記載の発明は、表示装置において、
電極を有する機能素子を備えた画素駆動回路と、
前記画素駆動回路に接続された画素電極を有する表示素子と、
前記機能素子の電極と、前記表示素子の画素電極との間に、複数の金属薄膜からなる上層配線部と、を有している介在層と、
を備えたことを特徴とする。
【００１４】
請求項８記載の発明は、表示装置の製造方法であって、
導電層をパターニングして、機能素子の電極及び配線層の下層配線部を一括して形成する工程と、
前記下層配線部上に、第１の金属薄膜と第２の金属薄膜とを積層する工程と、
を有し、
前記第１の金属薄膜は前記第２の金属薄膜より前記下層配線部と密着性がよく、前記第２の金属薄膜は前記第１の金属薄膜より抵抗率が低い金属材料を有することを特徴とする。
【００１５】
請求項９記載の発明は、表示装置の製造方法であって、
導電層をパターニングして、機能素子の電極及び配線層の下層配線部を一括して形成する工程と、
第２の金属薄膜と第３の金属薄膜とを積層する工程と、
前記第３の金属薄膜上に絶縁膜を被覆する工程と、
を有し、
前記第２の金属薄膜は前記第３の金属薄膜より抵抗率が低い金属材料を有し、前記第３の金属薄膜は前記第２の金属薄膜より前記絶縁膜と密着性がよいことを特徴とする。
【発明の効果】
【００１６】
本発明に係る表示装置及びその製造方法によれば、接続性に優れ、良好な表示画質を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として、有機材料を塗布して形成される有機ＥＬ層を備えた有機ＥＬ素子を適用した場合について説明する。
【００１８】
＜第１の実施形態＞
（表示パネル）
まず、本発明に係る表示装置に適用される表示パネル（有機ＥＬパネル）及び表示画素について説明する。
【００１９】
図１は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図であり、図２は、本発明に係る表示装置の表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。なお、図１に示す平面図においては、説明の都合上、絶縁性基板１１を介して視野側に出射するボトムエミッション型の発光構造を有する表示パネルを上面側から見た、各表示画素（色画素）に設けられる画素電極と、各配線層並びに各表示画素の形成領域を画定するバンクとの配置（配設）の関係のみを示し、各表示画素の有機ＥＬ素子（発光素子）を発光駆動するために、各表示画素に設けられる図２に示す画素駆動回路内のトランジスタ等の表示を省略した。また、図１においては、画素電極及び各配線層、バンクの配置を明瞭にするために、便宜的にハッチングを施して示した。また、図２においては、上述した従来技術（図１７（ｂ）参照）と同等の回路素子、信号等については、同一又は同等の符号を付して示した。
【００２０】
本発明に係る表示装置（表示パネル）は、図１に示すように、ガラス基板等の絶縁性基板１１の一面側に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる色画素ＰＸｒ、ＰＸｇ、ＰＸｂが行方向（図面左右方向）に繰り返し複数（３の倍数）配列されるとともに、列方向（図面上下方向）に同一色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂが複数配列されている。ここでは、隣接するＲＧＢ３色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として一の表示画素ＰＩＸが形成されている。
【００２１】
表示パネル１０は、絶縁性基板１１の一面側から突出し、柵状又は格子状の平面パターンを有して連続的に配設されたバンク（隔壁）１７により、列方向に配列された同一色の複数の色画素ＰＸｒ、又は、ＰＸｇ、ＰＸｂの画素形成領域からなる各色画素領域が画定される。また、各色画素領域に含まれる各色画素ＰＸｒ、又は、ＰＸｇ、ＰＸｂの画素形成領域には、画素電極（例えばアノード電極）１４が形成されているとともに、上記バンク１７の配設方向に並行して列方向（図面上下方向）にデータライン（信号ライン）Ｌｄが配設され、また、当該データラインＬｄに直交した行方向（図面左右方向）に走査ライン（選択ライン）Ｌｓ及び電源電圧ライン（例えばアノードライン；電源電圧を印加する配線層）Ｌａが配設されている。また、絶縁性基板１１上に２次元配列された複数の表示画素ＰＩＸ（各画素電極１４）に対して共通に対向するように単一の平面電極（べた電極）からなる対向電極（例えばカソード電極）１６が形成されている。
【００２２】
表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの具体的な回路構成としては、例えば図２に示すように、絶縁性基板１１上に１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等）からなる画素駆動回路（又は画素回路）ＤＣと、当該画素駆動回路ＤＣにより制御される発光駆動電流が、上記画素電極１４に供給されることにより発光動作する有機ＥＬ素子（発光素子）ＯＥＬと、を備えている。
【００２３】
電源電圧ラインＬａは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる有機ＥＬ素子ＯＥＬの画素電極（例えばアノード電極）１４に表示データに応じた発光駆動電流が流れるため、後述する基準電圧Ｖssより電位の高い所定の高電圧（電源電圧Ｖdd）が電源電圧ラインＬａに印加され、対向電極１６は、例えば所定の低電位電源に直接又は間接的に接続され、複数の有機ＥＬ素子ＯＥＬに所定の低電圧（基準電圧Ｖss；例えば接地電位ＧＮＤ）が印加されるように設定されている。
【００２４】
画素駆動回路ＤＣは、例えば図２に示すように、上述した従来技術に示した回路構成と同様に、ゲート端子が走査ラインＬｓに、ドレイン端子が表示パネル１０の列方向に配設されたデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されたトランジスタ（選択トランジスタ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されたトランジスタ（発光駆動トランジスタ；機能素子）Ｔｒ１２と、トランジスタＴｒ１２のゲート端子及びソース端子間に接続されたキャパシタＣｓと、を備えている。ここでは、トランジスタＴｒ１１、Ｔｒ１２はいずれもｎチャネル型の薄膜トランジスタが適用されている。また、キャパシタＣｓはトランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、及び／又は、該ゲート−ソース間に付加的に設けられる補助容量である。
【００２５】
有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極となる画素電極１４）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極となる対向電極１６）には各表示画素ＰＩＸに共通の基準電圧Ｖss（例えば接地電位ＧＮＤ）が供給されている。
【００２６】
なお、図２に示した表示画素ＰＩＸ（画素駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）において走査ラインＬｓは、例えば図示を省略した走査ドライバに接続され、所定のタイミングで表示パネル１０の行方向に配列された複数の表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）を選択状態に設定するための選択電圧（走査信号）Ｓselが印加される。また、データラインＬｄは、図示を省略したデータドライバに接続され、上記表示画素ＰＩＸの選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖpixが印加される。
【００２７】
また、上述したように、電源電圧ラインＬａには電源電圧Ｖddが印加され、対向電極１６には基準電圧Ｖssが印加されている。つまり、直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子ＯＥＬの組の両端にそれぞれ電源電圧Ｖddと基準電圧Ｖssとを印加し、この電位差によって有機ＥＬ素子ＯＥＬに流そうとする電流の電流値を画素駆動回路ＤＣが制御している。
【００２８】
そして、このような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、上述した従来技術と同様に、走査ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｓselを印加することにより、トランジスタＴｒ１１がオン動作して選択状態に設定される。このタイミングに同期して、表示データに応じた電圧値を有するデータ電圧ＶpixをデータラインＬｄに印加するように制御することにより、トランジスタＴｒ１１を介して、データ電圧Ｖpixに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に印加される。
【００２９】
トランジスタＴｒ１２のドレイン−ソース間電流の電流値は、ドレイン−ソース間の電位差及びゲート−ソース間の電位差によって決定される。ここで電源電圧Ｖddと基準電圧Ｖssが固定値なので、トランジスタＴｒ１２のドレイン−ソース間の電位差は、電源電圧Ｖddと基準電圧Ｖssによって予め固定されている。そして、トランジスタＴｒ１２のゲート及びソース間の電位差は、データ電圧Ｖpixの電位によって一義的に決定されるのでトランジスタＴｒ１２のドレイン−ソース間に流れる電流の電流値は、データ電圧Ｖpixによって制御することができる。
【００３０】
このように、トランジスタＴｒ１２が接点Ｎ１１の電位に応じた導通状態（すなわち、データ電圧Ｖpixに応じた導通状態）でオン動作して、高電位側の電源電圧ＶddからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して低電位側の基準電圧Ｖss（接地電位ＧＮＤ）に、所定の発光駆動電流が流れ、有機ＥＬ素子ＯＥＬがデータ電圧Ｖpix（すなわち表示データ）に応じた輝度階調で発光動作する。このとき、接点Ｎ１１に印加されたデータ電圧Ｖpixに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタに電荷が蓄積（充電）される。
【００３１】
次いで、走査ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択電圧Ｓselを印加することにより、表示画素ＰＩＸのトランジスタＴｒ１１がオフ動作して非選択状態に設定され、データラインＬｄと画素駆動回路ＤＣとが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート及びソース間の電位差が保持される。
【００３２】
したがって、上記選択状態における発光動作と同様に、電源電圧ＶddからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れて、発光動作が継続される。この発光動作は、次のデータ電圧Ｖpixが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００３３】
なお、図２においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じて各表示画素ＰＩＸ（具体的には、画素駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込むデータ電圧Ｖpixの電圧値を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧階調指定方式（又は、電圧階調指定駆動）の回路構成を示したが、表示データに応じて各表示画素ＰＩＸに書き込む電流値を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電流階調指定方式（又は、電流階調指定駆動）の回路構成を有するものであってもよい。
【００３４】
（表示画素のデバイス構造）
次いで、上述したような回路構成を有する表示画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。ここでは、有機ＥＬ層において発光した光を、絶縁性基板を介して視野側に出射するボトムエミッション型の発光構造を有する表示パネル（有機ＥＬパネル）について示す。
【００３５】
図３は、本実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図１に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトを示す。なお、図３においては、画素駆動回路ＤＣの各トランジスタ及び配線等が形成された層を中心に示す。また、図４（ａ）及び図４（ｂ）は、図３に示した平面レイアウトを有する表示画素ＰＩＸにおけるIVＡ−IVＡ線（本明細書においては図３中に示したローマ数字の「４」に対応する記号として便宜的に「IV」を用いる。以下同じ）に沿った断面及びIVＢ−IVＢ線に沿った断面を示す概略断面図である。
【００３６】
図２に示した表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）は、具体的には、絶縁性基板１１の一面側に設定された画素形成領域（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂにおける有機ＥＬ素子の形成領域；図４中、Ｒpxとして表記）において、例えば図３に示すような平面レイアウトの上方及び下方の縁辺領域に行方向（図面左右方向）に延在するように走査ラインＬｓ及び電源電圧ラインＬａが各々配設されるとともに、これらのラインＬｓ、Ｌａに直交するように、上記平面レイアウトの左方の縁辺領域に列方向（図面上下方向）に延在するようにデータラインＬｄが配設されている。また、上記平面レイアウトの右方の縁辺領域には右側に隣接する色画素にまたがって列方向に延在するようにバンク（詳しくは後述する）１７が配設されている。
【００３７】
ここで、例えば図３、図４に示すように、データラインＬｄは、走査ラインＬｓ及び電源電圧ラインＬａよりも下方側（絶縁性基板１１側）に設けられ、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって当該ゲート電極と同じ工程で形成され、その上に成膜されたゲート絶縁膜１２に設けられたコンタクトホールＣｈ１を介して、信号配線層Ｌdxと一体的に形成されたトランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続されている。
【００３８】
また、走査ラインＬｓは、データラインＬｄの上方に位置する、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって当該ソース電極、ドレイン電極と同じ工程で形成されており、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇの両端に位置するゲート絶縁膜１２に設けられたコンタクトホールＣｈ２を介してゲート電極Ｔｒ１１ｇに接続されている。
【００３９】
このように、例えば図３、図４（ａ）、（ｂ）に示すように、データラインＬｄは、走査ラインＬｓ及び電源電圧ラインＬａよりも下方側（絶縁性基板１１側）に設けられている。
また、走査ラインＬｓは、下層配線部Ｌs0と上層配線部（後述する複数の金属薄膜Ｌs1とＬs2を含む配線部）を積層した配線構造を有している。
【００４０】
電源電圧ラインＬａ（後述する給電配線層Ｌayを含む）は、下層配線部Ｌa0と上層配線部（後述する複数の金属薄膜Ｌa1とＬa2を含む配線部）を積層した配線構造を有している。
下層配線部Ｌs0、Ｌa0は、ともに、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ及びドレイン電極（電極となる導電層）Ｔｒ１２ｄと同層、又は、一体的に設けられ、当該ソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングする工程において同時に形成される。
【００４１】
ここで、下層配線部Ｌs0、Ｌa0は、各々、クロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層と、遷移金属層の上に設けられているアルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層と、の積層構造となっている。
【００４２】
上層配線部Ｌs1、Ｌa1は、クロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層を有している。上層配線部Ｌs1、Ｌa1それぞれの上方に設けられている上層配線部Ｌs2、Ｌa2は、アルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層を有している。上層配線部Ｌs1、Ｌa1の抵抗率は、10〜100×10-6Ω・ｃｍであり、上層配線部Ｌs2、Ｌa2の抵抗率は、2〜20×10-6Ω・cmである。上層配線部Ｌs1、Ｌa1は、上層配線部Ｌs2、Ｌa2よりも下層配線部Ｌs0及び下層配線部Ｌa0との密着性が良好である。
【００４３】
画素駆動回路ＤＣは、より具体的には、例えば図３に示すように、図２に示したトランジスタＴｒ１１が行方向に配設された走査ラインＬｓ（又はデータラインＬｄに接続され行方向に延在するように形成された信号配線層Ｌdx）に沿って延在するように配置され、また、トランジスタＴｒ１２が電源電圧ラインＬａから列方向に突出して形成された給電配線層Ｌay（又はバンク１７）に沿って延在するように配置されている。
【００４４】
ここで、各トランジスタＴｒ１１、Ｔｒ１２は、周知の電界効果型の薄膜トランジスタ構造を有し、各々、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有している。
【００４５】
なお、各トランジスタＴｒ１１、Ｔｒ１２のソース電極とドレイン電極が対向する半導体層ＳＭＣ上には当該半導体層ＳＭＣへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のチャネル保護層ＢＬが形成され、また、ソース電極とドレイン電極が接触する半導体層ＳＭＣ上には、当該半導体層ＳＭＣとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層ＯＨＭが形成されている。
【００４６】
そして、図２に示した画素駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図３に示すように、ゲート電極Ｔｒ１１ｇがゲート絶縁膜１２に設けられたコンタクトホールＣｈ２を介して走査ラインＬｓに接続され、同ドレイン電極Ｔｒ１１ｄが信号配線層Ｌdxと一体的に形成されている。
【００４７】
また、トランジスタＴｒ１２は、図３、図４に示すように、ゲート電極Ｔｒ１２ｇがゲート絶縁膜１２に設けられたコンタクトホールＣｈ３を介して上記トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに接続され、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄが、電源電圧ラインＬａと一体的に形成された給電配線層Ｌayに接続され、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓが有機ＥＬ素子ＯＥＬの画素電極１４に直接接続されている。
【００４８】
また、有機ＥＬ素子ＯＥＬは、上記トランジスタＴｒ１１、Ｔｒ１２のゲート絶縁膜１２上に設けられるとともに、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに直接接続されて、所定の発光駆動電流が供給される画素電極（例えばアノード電極）１４と、絶縁性基板１１上に列方向に配設されたバンク１７により画定された（バンク１７間に設定された）画素形成領域Ｒpx（有機化合物材料の塗布領域に相当する）に形成された正孔輸送層１５ａ（電荷輸送層）と電子輸送性発光層１５ｂ（電荷輸送層）からなる有機ＥＬ層（発光機能層）１５と、各表示画素ＰＩＸに共通に設けられた単一の平面電極（べた電極）からなる対向電極１６と、が順次積層されている。ここで、本実施形態に係る表示パネル１０おいては、ボトムエミッション型の発光構造を有しているので、画素電極１４がＩＴＯ等を用いて光透過特性を有するとともに、対向電極１６が光反射特性を有している。なお、対向電極１６は、各画素形成領域Ｒpxだけでなく、当該画素形成領域Ｒpxを画定するバンク１７上にも延在するように設けられている。
【００４９】
バンク１７は、表示パネル１０に２次元配列される複数の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）相互の境界領域であって、表示パネル１０の列方向（表示パネル１０全体では図１に示すように柵状又は格子状の平面パターンを有するように）に配設されている。ここで、図４（ａ）に示すように、上記境界領域のうち、表示パネル１０（絶縁性基板１１）の列方向には上記トランジスタＴｒ１２が延在して形成されており、バンク１７は、当該トランジスタＴｒ１２を被覆し、各画素形成領域Ｒpxに形成される画素電極１４相互の層間絶縁膜としての機能を果たす絶縁膜１３ａ、１３ｂ上に、絶縁性基板１１表面から連続的に突出するように感光性のポリイミド系の樹脂材料からなる樹脂層を積層することにより形成されている。これにより、バンク１７により囲まれた領域（列方向（図１の上下方向）に配列された複数の表示画素ＰＩＸの画素形成領域Ｒpx）が、有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を形成する際の有機化合物材料の塗布領域として規定される。なお、上記画素駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ及びバンク１７が形成された絶縁性基板１１の全域には、例えば図４に示すように、封止層１８が被覆形成されている。
【００５０】
そして、このような表示パネル１０においては、トランジスタＴｒ１１、Ｔｒ１２等の機能素子、走査ラインＬｓやデータラインＬｄ、電源電圧ライン（アノードライン）Ｌａ等の配線層からなる画素駆動回路ＤＣにおいて、データラインＬｄを介して供給された表示データに応じた階調信号Ｖpixに基づいて、所定の電流値を有する発光駆動電流がトランジスタＴｒ１２のソース−ドレイン間に流れ、有機ＥＬ素子ＯＥＬの画素電極１４に供給されることにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ素子ＯＥＬが上記表示データに応じた所望の輝度階調で発光動作する。
【００５１】
このとき、本実施形態に示した表示パネル１０、つまり、画素電極１４が光透過特性を有し、対向電極１６が光反射特性を有することにより（すなわち、有機ＥＬ素子ＯＥＬがボトムエミッション型であることにより）、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１５において発光した光は、光透過特性を有する画素電極１４を介して直接、あるいは、光反射特性を有する対向電極１６で反射し、絶縁性基板１１（表示パネル１０）を透過して、視野側である絶縁性基板１１の他面側（図４の図面下方）に出射される。
【００５２】
（表示装置の製造方法）
次に、本実施形態に係る表示装置（表示パネル）の製造方法について説明する。
図５乃至図９は、本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図である。ここでは、本実施形態に係る表示装置の製造方法の特徴を明確にするために、図４（ａ）、（ｂ）に示したIVＡ−IVＡ線に沿った断面及びIVＢ−IVＢ線に沿った断面のパネル構造のうち、各々一部分（トランジスタＴｒ１２、走査ラインＬｓ、データラインＬｄ、電源電圧ラインＬａ）を抜き出した断面構造を示し、さらに図４（ａ）、（ｂ）を適宜参照しながら説明する。
【００５３】
上述した表示装置（表示パネル）の製造方法は、まず、図５（ａ）〜（ｄ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域Ｒpxごとに、上述した画素駆動回路（図２、図３参照）ＤＣのトランジスタＴｒ１１、Ｔｒ１２やデータラインＬｄ、信号配線層Ｌdx、走査ラインＬｓの下層配線部Ｌs0及び電源電圧ラインＬａの下層配線部Ｌa0等の配線層を形成するとともに、有機ＥＬ素子ＯＥＬのアノード電極となる画素電極１４を形成する。
【００５４】
具体的には、透明な絶縁性基板１１上にゲートメタル層を成膜してから、図５（ａ）に示すように、ゲートメタル層をパターニングすることによってゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、及びデータラインＬｄを同時に形成し、その後、絶縁性基板１１の全域にゲート絶縁膜１２、アモルファスシリコン等からなる半導体層ＳＭＣとなる半導体膜、チャネル保護膜層ＢＬとなる窒化シリコン等の絶縁膜を連続被覆形成する。
【００５５】
次いで、図５（ｂ）に示すように、上記絶縁膜、半導体膜を適宜パターニングして上記ゲート絶縁膜１２上のゲート電極Ｔｒ１２ｇに対応する領域に、チャネル保護層ＢＬ、半導体層ＳＭＣを順次形成する。その後、当該半導体層ＳＭＣの両端部にオーミック接続のための不純物層ＯＨＭを形成する。
【００５６】
次いで、図５（ｃ）に示すように、上記ゲート絶縁膜１２上であって、各表示画素ＰＩＸの画素形成領域Ｒpxの略中央領域（図３に示した平面レイアウトにおいてトランジスタＴｒ１１、Ｔｒ１２や各種配線が配置された周辺部を除く領域）に矩形状の平面パターンを有し、錫ドープ酸化インジウム（Indium
Thin Oxide；ＩＴＯ）や亜鉛ドープ酸化インジウム（Indium Zinc Oxide；ＩＺＯ）等の透明な電極材料からなる（光透過特性を有する）画素電極１４を形成する。この後、ゲート絶縁膜１２にコンタクトホールＣｈ１、Ｃｈ２、Ｃｈ３を形成する。
【００５７】
そして、図５（ｄ）に示すように、トランジスタＴｒ１２に対応する不純物層ＯＨＭを介してソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄを形成するとともに、トランジスタＴｒ１１に対応する不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄを形成し、さらに走査ラインＬｓの下層配線部Ｌs0、電源電圧ラインＬａ（給電配線層Ｌayを含む）の下層配線部Ｌa0、及び信号配線層Ｌdxを同時に形成する。
【００５８】
ここで、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、走査ラインＬｓの下層配線部Ｌs0、電源電圧ラインＬａの下層配線部Ｌa0、及び信号配線層Ｌdxは、図５（ｃ）の工程後、ソース、ドレインメタル層を成膜してからソース、ドレインメタル層をパターニングすることによって一括して形成される。したがって、信号配線層Ｌdxは、コンタクトホールＣｈ１を介して下方に位置するデータラインＬｄに接続され、走査ラインＬｓは、コンタクトホールＣｈ２を介して下方に位置するゲート電極Ｔｒ１１ｇに接続され、ソース電極Ｔｒ１１ｓは、コンタクトホールＣｈ３を介して下方に位置するゲート電極Ｔｒ１２ｇに接続される。
【００５９】
ここで、ソース、ドレインメタル層は、換言すれば、少なくとも、上述したトランジスタＴｒ１１のソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄ、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄ、走査ラインＬｓの下層配線部Ｌs0、電源電圧ラインＬａ（給電配線層Ｌayを含む）の下層配線部Ｌa0及び信号配線層Ｌdxは、例えば、クロム（Ｃｒ）単体又はクロム合金等からなる下層側の金属層と、アルミニウム（Ａｌ）単体又はアルミニウム−チタン（ＡｌＴｉ）、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等のアルミニウム合金からなる上層側の金属層と、を積層した配線構造を有し、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓの他端側は画素電極１４上にまで延在し、電気的に接続されるように形成されている。
【００６０】
次いで、図６（ａ）に示すように、上記トランジスタＴｒ１２（Ｔｒ１１を含む）、走査ラインＬｓ及び電源電圧ラインＬａの下層配線部Ｌs0、Ｌa0を含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコン（ＳｉＮ）等の無機の絶縁性材料からなる絶縁膜を形成した後、当該絶縁膜をエッチングして、走査ラインＬｓ及び電源電圧ラインＬａの下層配線部Ｌs0、Ｌa0の上面、並びに、画素電極１４の上面が露出する開口部を有する絶縁膜１３ａを形成する。
【００６１】
次いで、図６（ｂ）に示すように、絶縁膜１３ａが形成された絶縁性基板１１上に、例えばクロム（Ｃｒ）単体又はその合金からなる金属薄膜（以下、「クロム薄膜」と記す；第１の金属薄膜）Ｌx1、アルミニウム（Ａｌ）単体又はアルミニウム−チタン（ＡｌＴｉ）、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等のアルミニウム合金からなる金属薄膜（以下、「アルミ薄膜」と記す；第２の金属薄膜）Ｌx2、クロム（Ｃｒ）単体又はその合金からなる金属薄膜（クロム薄膜；第３の金属薄膜）Ｌx3を順次積層形成する。具体的には、スパッタリング法やイオンプレーティング法、真空蒸着法、メッキ法等により、クロムやその合金、アルミニウムやその合金等の金属材料を用いて、上記３層の金属薄膜を連続して成膜する。各金属薄膜は、例えば、クロム薄膜Ｌx1、Ｌx3として各々１０ｎｍ〜５０ｎｍ程度、アルミ薄膜Ｌx2として３００ｎｍ〜６００ｎｍ程度の膜厚で形成する。
【００６２】
ここで、最下層となる金属薄膜（クロム薄膜Ｌx1）は、クロムに限定されるものではなく、下層の絶縁膜１３ａとなるシリコン窒化膜や、絶縁膜１３ａの開口部において露出する走査ラインＬｓ及び電源電圧ラインＬａの下層配線部Ｌs0、Ｌa0の上層側の金属層であるアルミニウム単体又はアルミニウム合金等との密着性（接合性）が良好な金属材料であればよく、また、最上層となる金属薄膜（クロム薄膜Ｌx3）は、クロムに限定されるものではなく、後述する工程（図６（ｃ）参照）において形成されるエッチングマスクＭＳＫ（フォトレジスト）との密着性（接合性）が良好な金属材料であればよく、さらに、上記の各金属薄膜（クロム薄膜Ｌx1、Ｌx3）はいずれも中間層として形成される金属薄膜（アルミ薄膜Ｌx2）との密着性（接合性）が良好な金属材料であれば、例えばチタン等の他の金属を適用するものであってもよい。
【００６３】
次いで、図６（ｃ）に示すように、上記３層の金属薄膜Ｌx1〜Ｌx3が形成された絶縁性基板１１上にフォトレジストを形成し、プリベーク後、露光、現像処理を施して、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の上層配線部の平面パターンに対応する領域（例えば、上述した走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の下層配線部Ｌs0、Ｌa0と同等の平面パターンとなる領域）にフォトレジストを残留させてエッチングマスクＭＳＫを形成する。
【００６４】
次いで、図７（ａ）に示すように、上記エッチングマスクＭＳＫを用いて、クロムエッチング液（例えばナガセケミカル製のＣ−１エッチング液等）により最上層のクロム薄膜Ｌx3をエッチングし、引き続き、アルミニウムエッチング液（例えばナガセケミカル製のＡ−１エッチング液等）により中間層のアルミ薄膜Ｌx2をエッチングし、エッチングマスクＭＳＫが形成されている領域以外の最下層のクロム薄膜Ｌx1を露出させる。つまり、各表示画素ＰＩＸの画素電極１４はその上面にクロム薄膜Ｌx1が被膜保護されている。
【００６５】
次いで、図７（ｂ）に示すように、剥離液（例えばナガセケミカル製のＮ−３０３Ｇ等）を用いて、エッチングマスクＭＳＫを除去して最上層のクロム薄膜Ｌx3を露出させる。このとき、画素電極１４の表面には、クロム薄膜Ｌx1が保護されているので、エッチングマスクＭＳＫの残渣が直接付着されることはない。
【００６６】
次いで、上述したクロムエッチング液（例えばナガセケミカル製のＣ−１エッチング液等）により絶縁性基板１１上に露出する最上層のクロム薄膜Ｌx3とともに、アルミ薄膜Ｌx2の下面に位置していない領域の最下層のクロム薄膜Ｌx1をエッチングする。これにより、図７（ｃ）に示すように、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の平面パターンに対応する領域にのみ、最下層のクロム薄膜Ｌx1及び中間層のアルミ薄膜Ｌx2が残留して、下層側の金属薄膜であるクロム薄膜Ｌs1、Ｌa1と、上層側の金属薄膜であるアルミ薄膜Ｌs2、Ｌa2と、を積層した上層配線部が形成され、当該上層配線部と上記下層配線部Ｌs0、Ｌa0からなる積層配線構造を有する走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）が形成される。ここで、露出されているクロム薄膜Ｌx1の上面に付着されているエッチングマスクＭＳＫの残渣及びクロム薄膜Ｌs3上のエッチングマスクＭＳＫは、クロム薄膜Ｌx1及びクロム薄膜Ｌs3とともに除去されるので、アルミ薄膜Ｌs2の表面及び露出された各表示画素ＰＩＸの画素電極１４の表面にエッチングマスクＭＳＫの残渣がつくことはほとんどない。
【００６７】
次いで、上記走査ラインＬｓ及び電源電圧ラインＬａを含む絶縁性基板１１の一面側全域を被覆するように、化学気相成長法（ＣＶＤ法）等を用いて、例えば窒化シリコン等からなる絶縁膜を形成した後、当該絶縁膜をエッチングして、図８（ａ）に示すように、上記トランジスタＴｒ１１、Ｔｒ１２、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）を被覆するとともに、各表示画素ＰＩＸの画素電極１４の上面が露出する開口部を有する絶縁膜１３ｂを形成する。
【００６８】
次いで、図８（ｂ）に示すように、隣接する表示画素ＰＩＸ間の境界領域に形成された上記絶縁膜１３ｂ上に、例えば感光性のポリイミド系の樹脂材料からなるバンク１７を形成する。具体的には、上記絶縁膜１３ｂを含む絶縁性基板１１の一面側全域を被覆するように形成された感光性ポリイミド膜に対して、露光、現像処理を施し、隣接する表示画素ＰＩＸ間の境界領域であって、表示パネル１０の列方向に延在するように残留させることにより形成する。ここで、樹脂材料としては、例えば東レ株式会社製のポリイミドコーティング材「フォトニースＰＷ−１０３０」等を良好に適用することができ、この場合のバンク１７の膜厚は概ね１〜５μｍ程度になるように形成する。これにより、表示パネル１０の列方向に配列された同一色の複数の表示画素ＰＩＸの画素形成領域（有機ＥＬ素子ＯＥＬの有機ＥＬ層１５の形成領域）がバンク（隔壁）１７により囲まれて画定され、当該領域に画素電極１４の上面が露出した状態となる。
【００６９】
次いで、絶縁性基板１１を純水で洗浄した後、例えば酸素プラズマ処理やＵＶオゾン処理等を施すことにより、上記バンク１７により画定された各画素形成領域Ｒpxに露出する画素電極１４表面を、後述する有機ＥＬ層１５の形成工程において使用する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する。必要に応じてバンク１７の表面を、上記有機化合物含有液に対して撥液化する。
【００７０】
これにより、同一の絶縁性基板１１上において、バンク１７により画定された各画素形成領域Ｒpxに露出する画素電極１４の表面は親液性が保持される。このように、バンク１７により各表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素形成領域Ｒpxを画定することにより、後述する工程において、発光材料の溶液（分散液を含む）を塗布して有機ＥＬ層１５の発光層（電子輸送性発光層１５ｂ）を形成する場合であっても、隣接する表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）間で発光材料が混合することがなく、隣接する色画素相互での混色を防止することができる。ここで、各表示画素ＰＩＸ（画素形成領域Ｒpx）間の境界領域に形成された絶縁膜１３ａ、１３ｂは、上記親液化処理により有機化合物含有液に対して比較的馴染みやすい状態となる。
【００７１】
なお、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が５０°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施形態においては、上記接触角が４０°以下になる状態と規定する。
【００７２】
次いで、各色の画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに対して、互いに分離した複数の液滴を所定位置に吐出するインクジェット法、又は、連続した溶液を吐出するノズルコート法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層（電荷輸送層）１５ａを形成する。続いて、インクジェット法又はノズルコート法等を適用して、上記正孔輸送層１５ａ上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（電荷輸送層）１５ｂを形成する。これにより、図９（ａ）に示すように、画素電極１４上に正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる有機ＥＬ層（発光機能層）１５が積層形成される。ここで、上述したように、絶縁膜１３ａ、１３ｂの表面も有機化合物含有液に対して親液性を有しているので、絶縁膜１３ａ、１３ｂ１４上にも正孔輸送層１５ａ及び電子輸送性発光層１５ｂが積層形成される。
【００７３】
具体的には、有機高分子系の正孔輸送材料（電荷輸送性材料）を含む有機化合物含有液として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、上記画素電極１４上に塗布した後、絶縁性基板１１が載置されているステージを１００℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、当該画素電極１４上に有機高分子系の正孔輸送材料を定着させて、電荷輸送層である正孔輸送層１５ａを形成する。
【００７４】
ここで、画素電極１４の表面は、上述した親液化処理により上記有機化合物含有液（ＰＥＤＯＴ／ＰＳＳ）に対して親液性を有しているので、バンク１７により画定された画素形成領域Ｒpxに塗布された有機化合物含有液は当該領域内（画素電極１４上）に充分馴染んで広がる。一方、バンク１７は、塗布される上記有機化合物含有液（ＰＥＤＯＴ／ＰＳＳ）の高さに対して十分高く設定されているので、隣接する画素形成領域Ｒpxへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００７５】
また、有機高分子系の電子輸送性発光材料（電荷輸送性材料）を含む有機化合物含有液として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した溶液を、上記正孔輸送層１５ａ上に塗布した後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層１５ａ上に有機高分子系の電子輸送性発光材料を定着させて、電荷輸送層であり発光層でもある電子輸送性発光層１５ｂを形成する。
【００７６】
この場合においても、バンク１７により画定された画素形成領域Ｒpxに塗布された有機化合物含有液は当該領域内（正孔輸送層１５ａ）に充分馴染んで広がり、一方、バンク１７は、上記有機化合物含有液に対して撥液性を有しているので、隣接する画素形成領域Ｒpxへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００７７】
その後、図９（ｂ）に示すように、少なくとも各画素形成領域Ｒpxを含む絶縁性基板１１上に光反射特性を有し、上記有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を介して各画素電極１４に対向する共通の対向電極（例えばカソード電極）１６を形成する。ここで、対向電極１６は、例えば１〜１０ｎｍ厚のカルシウム、バリウム、リチウム、インジウム等の仕事関数の低い電子注入層と、１００ｎｍ以上の厚さのアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム銀（ＡｇＰｄ）系の合金等からなる高仕事関数の薄膜を適用することができる。
【００７８】
また、対向電極１６は、図１、図４、図９（ｂ）に示すように、上記画素電極１４に対向する領域のみならず、各画素形成領域Ｒpx（有機ＥＬ素子ＯＥＬの形成領域）を画定するバンク１７及び絶縁膜１３ａ、１３ｂ上にまで延在する単一の導電層（平面電極；べた電極）として形成される。
【００７９】
次いで、上記対向電極１６を形成した後、絶縁性基板１１の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層１８をＣＶＤ法等を用いて形成することにより、図４に示したような断面構造（ボトムエミッション型の発光構造）を有する表示パネル１０が完成する。なお、上記封止層１８に加えて、又は、封止層１８に替えて、ＵＶ硬化又は熱硬化接着剤を用いて、封止蓋や封止基板を接合するものであってもよい。
【００８０】
以上説明したように、本実施形態に係る表示装置及びその製造方法においては、表示パネルに配設される電源電圧ラインや走査ライン等の配線層として、下層配線部と上層配線部を積層した配線構造を有し、特に、上層配線部として、下層配線部との密着性（接合性）が良好なクロムやその合金等からなる金属薄膜（下層側）と、低抵抗率を有するアルミニウムやその合金等からなる金属薄膜（上層側）とを積層した構造を有している。
【００８１】
これにより、表示パネルを高輝度化や大画面化した場合であっても、各配線層の配線抵抗を低減して、信号遅延や電圧降下を抑制することができるので、配線抵抗の異なる各表示画素に印加される電圧の変動を抑制して、輝度の低下やバラツキ、クロストーク等の発生を防止することができる。したがって、表示データに対応した適切な輝度階調で発光動作させることができ、表示画質に優れた表示装置（表示パネル）を実現することができる。
【００８２】
また、抵抗率の低いアルミニウムやその合金等の金属材料を上層配線部に用いた場合であっても、絶縁性基板や下層配線部との間に密着性の高い金属薄膜（クロム薄膜等）を介在させているので、比較的エッチングされやすい上層配線部の中間層のアルミ薄膜の下面に隙間がなく、さらに上層配線部と下層配線部との間に隙間がないため、中間層の下面の隙間にエッチャントがしみ込んで中間層がサイドエッチしてしまうということを抑制できる。したがって、サイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができ、特に、短い幅の配線層を形成することができ、表示画素ＰＩＸの開口率を向上することができる。
【００８３】
さらに、本実施形態においては、上層配線部の製造方法として、下層配線部との密着性が良好な最下層の金属薄膜（クロム薄膜）と、低抵抗率を有する中間層の金属薄膜（アルミ薄膜）と、エッチングマスク（フォトレジスト）との密着性が良好な最上層の金属薄膜（クロム薄膜）と、を順次積層形成した後、配線形成領域に形成されたエッチングマスクを用いてウェットエッチングして最上層と中間層の金属薄膜を順次パターニングし、エッチングマスクを除去した後、最下層の金属薄膜と配線形成領域の最上層の金属薄膜とを同時にエッチング除去するプロセスを適用している。
【００８４】
最上層の金属薄膜（クロム薄膜）は、上層配線部の中間層（アルミ薄膜）よりもエッチングマスクとの密着性が良好であり、これにより、最上層及び中間層の金属薄膜をエッチングする際に、エッチングマスクが剥離する現象を抑制しているので、比較的エッチングされやすい上層配線部の中間層のアルミ薄膜の上面に隙間がなく、さらに上層配線部の最上層となる金属薄膜とエッチングマスクとの隙間がないため、中間層の上面の隙間にエッチャントがしみ込むことを抑制できる。したがって、サイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができ、特に、短い幅の配線層を形成することができ、表示画素ＰＩＸの開口率を向上することができる。
【００８５】
また、エッチングマスクを除去した際に、最上層の金属薄膜上にレジスト残渣が残っている場合であっても、配線形成領域以外に露出する最下層の金属薄膜とともに、最上層の金属薄膜を除去することができるので、レジスト残渣に起因する表示パネルの品質の劣化を抑制してパネルの製造歩留まりを向上させることができる。
【００８６】
＜第２の実施形態＞
次に、本発明に係る表示装置及びその製造方法の第２の実施形態について説明する。ここで、表示パネルの画素配列状態や各表示画素の回路構成及び平面レイアウトは、上述した第１の実施形態と同等であるので、図１〜図３を適宜参照しながら、第２の実施形態に係る具体的なデバイス構造（断面構造）について説明する。
【００８７】
（表示画素のデバイス構造）
図１０は、第２の実施形態に係る表示パネル（表示画素）の断面構造の一例を示す概略断面図である。ここでは、上述した第１の実施形態と同等の平面レイアウト（図３）を有する表示画素におけるIVＡ−IVＡ線に沿った断面及びIVＢ−IVＢ線に沿った断面を示す。また、本実施形態においても、有機ＥＬ層において発光した光を、絶縁性基板を介して視野側に出射するボトムエミッション型の発光構造を有する表示パネル（有機ＥＬパネル）について示す。なお、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
【００８８】
上述した第１の実施形態においては、図２に示した回路構成を有する表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ及び画素駆動回路ＤＣ）について、図４に示したように、有機ＥＬ素子ＯＥＬの画素電極１４が画素駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２や走査ラインＬｓ、電源電圧ラインＬａと同層（絶縁性基板１１に形成されたゲート絶縁膜１２上）に形成され、発光駆動用のトランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄに直接接続されたパネル構造を有する場合について説明したが、第２の実施形態においては、有機ＥＬ素子ＯＥＬ（画素電極１４）と画素駆動回路ＤＣ（トランジスタＴｒ１１、Ｔｒ１２や各種配線）が異なる層に形成されたパネル構造を有する場合について説明する。
【００８９】
すなわち、本実施形態に係る表示パネル１０（表示画素ＰＩＸ）においては、図１０（ａ）、（ｂ）に示すように、絶縁性基板１１上に画素駆動回路ＤＣの複数のトランジスタＴｒ１１、Ｔｒ１２や走査ラインＬｓ、電源電圧ラインＬａ等の各種配線が設けられ、当該トランジスタＴｒ１１、Ｔｒ１２及び配線を被覆するように形成された絶縁膜１３ｃ及び下層の段差を緩和して上面が平坦になるような平坦化膜（絶縁層）１３ｄを介して、その上層であって、平坦化膜１３ｄ上に突出して形成されるバンク１７により画定される画素形成領域Ｒpxに、画素電極（例えばアノード電極）１４、正孔輸送層１５ａ（電荷輸送層）と電子輸送性発光層１５ｂ（電荷輸送層）からなる有機ＥＬ層（発光機能層）１５、及び、基準電圧Ｖssが印加される対向電極（例えばカソード電極）１６からなる有機ＥＬ素子ＯＥＬが形成されている。
【００９０】
ここで、下層側（絶縁性基板１１側）の画素駆動回路ＤＣに設けられる発光駆動用のトランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、上記絶縁膜１３ｃ及び平坦化膜１３ｄに設けられたコンタクトホールＨＬを介して、上層側の有機ＥＬ素子ＯＥＬの画素電極１４に電気的に接続され、画素駆動回路ＤＣにおいて生成された所定の発光駆動電流が有機ＥＬ素子ＯＥＬに供給される。
【００９１】
走査ラインＬｓ、電源電圧ラインＬａ（給電配線層Ｌayを含む）は、上述した第１の実施形態と同様に、各々、下層配線部Ｌs0、Ｌa0と複数の金属薄膜からなる上層配線部を積層した配線構造を有し、下層配線部Ｌs0、Ｌa0は、信号配線層Ｌdx、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄ、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄと同層、又は、一体的に設けられ、ソース、ドレインメタル層をパターニングする工程において同時に形成される。
【００９２】
ここで、ソース、ドレインメタル層は、換言すれば、少なくとも信号配線層Ｌdx、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄ、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄ、走査ラインＬｓの下層配線部Ｌs0、電源電圧ラインＬａ（給電配線層Ｌayを含む）の下層配線部Ｌa0は、例えばクロム（Ｃｒ）単体からなる下層側の金属層（マイグレーションを低減するための遷移金属層）とアルミニウム−チタン（ＡｌＴｉ）からなる上層側の金属層（配線抵抗を低減するための低抵抗金属層）と、を積層した配線構造を有している。
【００９３】
一方、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の上層配線部は、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上に形成される、後述するコンタクトバッファ部ＢＦと同層に設けられ、例えば、走査ラインＬｓ及び電源電圧ラインＬａの下層配線部Ｌs0、Ｌa0、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄ、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄ（上層側の金属層であるアルミニウム−チタン等）並びに後述する中間層として形成される金属薄膜との密着性が良好な金属材料からなる最下層の金属薄膜（例えばチタン薄膜Ｌs1、Ｌa1、Ｌb1；第１の金属薄膜）と、低抵抗率を有し、配線抵抗を低減するための中間層の金属薄膜（例えば銅薄膜Ｌs2、Ｌa2、Ｌb2；第２の金属薄膜）と、走査ラインＬｓ及び電源電圧ラインＬａの上層配線部、コンタクトバッファ部ＢＦをパターニング形成する際のエッチングマスク並びに中間層として形成される金属薄膜との密着性が良好であって、かつ、中間層として形成される金属薄膜の酸化を防止する機能を有する金属材料からなる最上層の金属薄膜（例えばチタン薄膜Ｌs3、Ｌa3、Ｌb3；第３の金属薄膜）と、を積層した配線構造を有している。
【００９４】
有機ＥＬ素子ＯＥＬは、上述した第１の実施形態と同様に、画素電極１４がＩＴＯ等の透明な（光透過特性を有する）電極材料により形成され、対向電極１６がアルミニウム（Ａｌ）やクロム（Ｃｒ）、銀（Ａｇ）等の光反射特性を有する電極材料により形成されている。ここで、画素電極１４は、図１０（ａ）に示すように、画素形成領域Ｒpxの平坦化膜１３ｄ上に延在し、コンタクトホールＨＬ内に形成され、上述したように複数の金属薄膜（例えばチタン薄膜Ｌb1、銅薄膜Ｌb2、チタン薄膜Ｌb3）を積層した構造を有するコンタクトバッファ部（介在層）ＢＦを介して、画素駆動回路ＤＣのトランジスタＴｒ１２のソース電極Ｔｒ１２ｓに接続されている。
【００９５】
また、各表示画素ＰＩＸの画素形成領域Ｒpxを画定するバンク１７は、例えば図１０（ａ）に示すように、各画素形成領域Ｒpxに形成される画素電極１４相互の層間絶縁膜としての機能を果たす下層側の絶縁層１７ａと、有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を形成する際の有機化合物材料の塗布領域を規定する機能を果たす上層側の金属層１７ｂと、を厚さ方向に積層した構造を有している。
【００９６】
絶縁層１７ａは、例えばシリコン窒化膜（ＳｉＮ）等の無機の絶縁材料により形成され、金属層１７ｂは、例えば銅、銀などの低抵抗金属材料により形成されている。金属層１７ｂは、対向電極１６に基準電圧Ｖssを印加する配線として機能する。データラインＬｄは、金属層１７ｂと平面的に重なっていても、ゲート絶縁膜１２、絶縁膜１３ｃ、平坦化膜１３ｄ、絶縁層１７ａが介在しているので、金属層１７ｂの印加電圧によってデータラインＬｄに流れる電流の電流値が干渉されにくい構造となっている。金属層１７ｂは、必要に応じて撥水性を有するトリアジンチオール化合物を表面に付着していてもよい。
【００９７】
このようなバンク１７（絶縁層１７ａ及び金属層１７ｂ）は、行方向に沿った各画素形成領域Ｒpx間を仕切るように形成され、列方向に沿った各画素形成領域Ｒpx間には形成されずに図１に示すように、画素形成領域Ｒpxの最上部と最下部のみ仕切るように設けられている。
【００９８】
そして、このような表示パネル１０において、下層（有機ＥＬ素子ＯＥＬの絶縁性基板１１側の層）に設けられた画素駆動回路ＤＣにおいて、表示データに応じた所定の電流値を有する発光駆動電流が生成され、発光駆動用のトランジスタＴｒ１２（ドレイン電極Ｔｒ１２ｄ）からコンタクトホールＨＬ（コンタクトバッファ部ＢＦ）を介して、平坦化膜１３ｄ上の画素電極１４に供給されることにより、各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬが表示データに応じた所望の輝度階調で発光動作する。
【００９９】
（表示装置の製造方法）
次に、本実施形態に係る表示装置（表示パネル）の製造方法について説明する。
図１１乃至図１５は、本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図である。ここでは、本実施形態に係る表示装置の製造方法の特徴を明確にするために、IVＡ−IVＡ線に沿った断面及びIVＢ−IVＢ線に沿った断面のパネル構造のうち、各々一部分（トランジスタＴｒ１２、走査ラインＬｓ、データラインＬｄ、電源電圧ラインＬａ）を抜き出した断面構造を示し、さらに図１０（ａ）、（ｂ）を適宜参照しながら説明する。
【０１００】
上述した表示装置（表示パネル）の製造方法は、まず、図１１（ａ）に示すように、透明な絶縁性基板１１上にゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄを同一のゲートメタル層をパターニングすることによって同時に形成した後、ゲート絶縁膜１２、半導体層ＳＭＣ、チャネル保護層ＢＬを連続被覆形成する。次いで、ゲート絶縁膜１２上のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に、それぞれチャネル保護層ＢＬ、半導体層ＳＭＣを順次パターニングすることによって形成した後、当該半導体層ＳＭＣの両端部にそれぞれ不純物層ＯＨＭを形成する。この後、ゲート絶縁膜にコンタクトホールＣｈ１、Ｃｈ２、Ｃｈ３を形成する。
【０１０１】
次いで、不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する。このとき、ソース、ドレインメタル層を成膜後、パターニングすることによってソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、電源電圧ラインＬａの下層配線部Ｌa0、給電配線層Ｌayの下層配線部Ｌa0、信号配線層Ｌdx並びに、走査ラインＬｓの下層配線部Ｌs0を同時に形成する。ここで、ソース、ドレインメタル層は、上述した第１の実施形態と同様に、クロム（Ｃｒ）等からなる下層側の金属層と、アルミニウム−チタン（ＡｌＴｉ）等からなる上層側の金属層と、を積層した配線構造を有している。
【０１０２】
次いで、図１１（ｂ）に示すように、トランジスタＴｒ１１、Ｔｒ１２、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の下層配線部Ｌs0、Ｌa0、信号配線層Ｌdxを含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコン（ＳｉＮ）等からなる絶縁膜を形成した後、当該絶縁膜をエッチングして、コンタクトバッファ部ＢＦ（トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに接続されるコンタクトホールＨＬの形成部に対応する）、トランジスタＴｒ１１、Ｔｒ１２のドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、走査ラインＬｓ及び電源電圧ラインＬａの下層配線部Ｌs0、Ｌa0の上面が露出する開口部を形成してなる絶縁膜１３ｃを形成する。
【０１０３】
次いで、図１１（ｃ）に示すように、絶縁膜１３ｃが形成された絶縁性基板１１上に、例えばチタン（Ｔｉ）単体又はその合金からなる金属薄膜（以下、「チタン薄膜」と記す）Ｌy1、銅（Ｃｕ）単体又はその合金からなる金属薄膜（以下、「銅薄膜」と記す）Ｌy2、チタン（Ｔｉ）単体又はその合金からなる金属薄膜（チタン薄膜）Ｌy3を順次積層形成する。具体的には、スパッタリング法やイオンプレーティング法、真空蒸着法、メッキ法等により、チタンやその合金、銅やその合金等の金属材料を用いて、上記３層の金属薄膜を連続して成膜する。各金属薄膜は、例えば、抵抗率が５０〜１００×１０−６Ω・ｃｍのチタン薄膜Ｌy1、Ｌy3として各々１０〜５０ｎｍ程度、抵抗率が２〜１０×１０−６Ω・ｃｍの銅薄膜Ｌy2として３００ｎｍ〜１μｍ程度の膜厚で形成する。
【０１０４】
ここで、最下層となる金属薄膜（チタン薄膜Ｌy1）は、チタンに限定されるものではなく、上述したように、下層の絶縁膜（シリコン窒化膜）１３ｃや当該絶縁膜１３ｃの開口部において露出するトランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、走査ラインＬｓ及び電源電圧ラインＬａの下層配線部Ｌs0、Ｌa0（上層側の金属層であるアルミニウム単体又はその合金等）並びに中間層として形成される金属薄膜（銅薄膜Ｌy2）との密着性（接合性）が良好な金属材料であればよく、また、最上層となる金属薄膜（チタン薄膜Ｌy3）についても、チタンに限定されるものではなく、後述する工程（図１２（ａ）参照）において形成されるエッチングマスクＭＳＫ及び中間層として形成される金属薄膜（銅薄膜Ｌy2）との密着性（接合性）が良好であって、かつ、中間層として形成される金属薄膜の酸化を防止する機能を有する金属材料であればよく、さらに、中間層の金属薄膜（銅薄膜Ｌy2）も、銅に限定されるものではなく、低抵抗率を有し、上記最下層及び最上層の金属薄膜（チタン薄膜Ｌy1、Ｌy3）との密着性（接合性）が良好な金属材料であればよい。
【０１０５】
次いで、図１２（ａ）に示すように、上記３層の金属薄膜Ｌy1〜Ｌy3上にフォトレジストを形成し、露光、現像処理を施して、コンタクトバッファ部ＢＦ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の上層配線部の平面パターンに対応する領域にフォトレジストを残留させてエッチングマスクＭＳＫを形成する。
【０１０６】
次いで、上記エッチングマスクＭＳＫを用いて、チタンエッチング液（例えば旭電化工業製のアデカテックＷＴＩ／Ｗ−Ａ１２、Ｂ１９等）により最上層のチタン薄膜Ｌy3をエッチングし、引き続き、銅エッチング液（例えば旭電化工業製のアデカスーパーケミカルＷＡＤ−５０１１等）により中間層の銅薄膜Ｌy2をエッチングし、さらに、上述したチタンエッチング液により最下層のチタン薄膜Ｌy1をエッチングする。
【０１０７】
これにより、図１２（ｂ）に示すように、コンタクトバッファ部ＢＦ（トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに接続されるコンタクトホールＨＬの形成部に対応する）、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）の平面パターンに対応する領域にのみ、最下層のチタン薄膜Ｌy1、中間層の銅薄膜Ｌy2及び最上層のチタン薄膜Ｌy3が残留して、チタン薄膜Ｌb1、銅薄膜Ｌb2及びチタン薄膜Ｌb3からなるコンタクトバッファ部ＢＦと、チタン薄膜Ｌs1、銅薄膜Ｌs2及びチタン薄膜Ｌs3からなる走査ラインＬｓの上層配線部と、チタン薄膜Ｌa1、銅薄膜Ｌa2及びチタン薄膜Ｌa3からなる電源電圧ラインＬａの上層配線部と、が形成される。チタン薄膜Ｌs1、Ｌa1、Ｌb1は、銅薄膜Ｌs2、Ｌa2、Ｌb2よりも下層配線部Ｌs0及び下層配線部Ｌa0との密着性が良好である。
【０１０８】
次いで、図１３（ａ）に示すように、剥離液（例えば三菱瓦斯化学製のＲ―１００や旭電化工業製のアデカリムーバー等）を用いて、コンタクトバッファ部ＢＦ、走査ラインＬｓ及び電源電圧ラインＬａ（給電配線層Ｌayを含む）上に残留するエッチングマスクＭＳＫを除去する。
【０１０９】
次いで、上記コンタクトバッファ部ＢＦ、走査ラインＬｓ及び電源電圧ラインＬａを含む絶縁性基板１１の一面側全域を被覆するように、スピンコート法等を用いて、例えば感光性の有機材料等からなる光透過率の高い平坦化膜１３ｄを形成した後、当該平坦化膜１３ｄを現像エッチングして、図１３（ｂ）に示すように、上記トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上に形成されたコンタクトバッファ部ＢＦの上面が露出するコンタクトホールＨＬを形成する。
【０１１０】
このように、平坦化膜１３ｄをエッチングしてコンタクトホールを形成する際に、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上にコンタクトバッファ部ＢＦを形成しておくことにより（すなわち、コンタクトホールＨＬ内に当該ソース電極Ｔｒ１２ｓが露出しないようにすることにより）、平坦化膜１３ｄのエッチング液によりドレイン電極Ｔｒ１２ｄの表面がエッチングダメージを受けることを防止することができる。また、中間層の金属薄膜Ｌy2として銅（Ｃｕ）単体又はその合金を適用すると、平坦化膜１３ｄにより酸化が進行しやすくなるが、銅よりも酸化されにくいチタン（Ｔｉ）やクロム（Ｃｒ）等の最上層の金属薄膜Ｌy3が金属薄膜Ｌy2の上面を保護しているので金属薄膜Ｌy2（銅薄膜Ｌs2、Ｌa2、Ｌb2等）の経時的酸化を抑制することができる。
【０１１１】
次いで、図１３（ｃ）に示すように、上記平坦化膜１３ｄ上であって、各表示画素ＰＩＸの画素形成領域Ｒpxの略中央領域（図３に示した平面レイアウトにおいてトランジスタＴｒ１１、Ｔｒ１２や各種配線が配置された周辺部を除く領域）に矩形状の平面パターンを有し、ＩＴＯ等の透明な電極材料からなる（光透過特性を有する）画素電極１４を形成する。ここで、画素電極１４の一部は、上記コンタクトホールＨＬ内に露出するコンタクトバッファ部ＢＦに接続されるように埋め込み形成され、これにより、画素電極１４は、コンタクトホールＨＬ内のコンタクトバッファ部ＢＦを介してトランジスタＴｒ１２のソース電極Ｔｒ１２ｓに電気的に接続される。
【０１１２】
次いで、画素電極１４を含む絶縁性基板１１の一面側全域を被覆するように、ＣＶＤ法等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる絶縁層を形成した後、図１４（ａ）に示すように、各表示画素ＰＩＸの画素形成領域Ｒpxに画素電極１４の上面が露出する開口部を有するとともに、行方向に隣接する表示画素ＰＩＸの画素電極１４間を絶縁する絶縁層１７ａを形成する。
【０１１３】
次いで、図１４（ｂ）に示すように、上記絶縁層１７ａを含む絶縁性基板１１の一面側全域を被覆するように形成された金属膜に対して、エッチング処理を施し、上記絶縁層１７ａ上であって、表示パネル１０の列方向に連続的に突出する金属層１７ｂを形成する。ここで、金属層１７ｂは、銅、銀、金等の低抵抗率の金属が好ましく、エッチング加工性、サイドエッチングしにくい点で特に銅が好ましい。金属層１７ｂの膜厚は概ね０．３〜５μｍ程度になるように形成する。また、図示はしていないが、金属層１７ｂの下部に密着層を設けてもよい。これにより、表示パネル１０の列方向に配列された同一色の複数の表示画素ＰＩＸの画素形成領域がバンク（隔壁）１７により囲まれて画定され、当該領域に画素電極１４の上面が露出した状態となる。
【０１１４】
次いで、絶縁性基板１１を純水で洗浄した後、例えば酸素プラズマ処理等を施すことにより、上記バンク１７により画定された各画素形成領域Ｒpxに露出する画素電極１４表面を親液化し、次いで、絶縁性基板１１を例えばトリアジンチオール化合物の撥液処理溶液に浸漬してバンク１７の表面を撥液化する。
【０１１５】
次いで、各色の画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに対して、インクジェット法やノズルコート法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層（電荷輸送層）１５ａを形成する。続いて、インクジェット法又はノズルコート法等を適用して、上記正孔輸送層１５ａ上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（電荷輸送層）１５ｂを形成する。これにより、図１５（ａ）に示すように、画素電極１４上に正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる有機ＥＬ層（発光機能層）１５が積層形成される。
【０１１６】
次いで、図１５（ｂ）に示すように、各画素形成領域Ｒpxを含む絶縁性基板１１上に光反射特性を有し、上記有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を介して各画素電極１４に対向する単一の平面電極（べた電極）からなる対向電極（例えばカソード電極）１６を形成する。ここで、対向電極１６は、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム銀（ＡｇＰｄ）系の合金等からなる薄膜を適用することができる。
その後、上記対向電極１６を形成した後、絶縁性基板１１の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層１８を形成することにより、図１０に示したような断面構造（ボトムエミッション型の発光構造）を有する表示パネル１０が完成する。
【０１１７】
以上説明したように、本実施形態に係る表示装置及びその製造方法においては、表示パネルに配設される電源電圧ラインや走査ライン等の上層配線部として、下層配線部との密着性（接合性）が良好なチタンやその合金等からなる金属薄膜（最下層のチタン薄膜）と、低抵抗率を有する銅やその合金等からなる金属薄膜（中間層となる銅薄膜）と、電源電圧ラインや走査ラインを被覆して形成される平坦化膜に含まれる酸素が、中間層となる金属薄膜（銅薄膜）と結合（酸化）して膨張する現象を抑制するためのチタンやその合金等からなる金属薄膜（最上層のチタン薄膜；酸化防止膜）と、を積層した構造を有している。
【０１１８】
これにより、上述した第１の実施形態と同様に、抵抗率の低い銅やその合金等の金属材料を上層配線部に用いた場合であっても、絶縁性基板や下層配線部との間に密着性の高い金属薄膜（チタン薄膜等）を介在させているので、比較的エッチングされやすい上層配線部の中間層の銅薄膜の下面に隙間がなく、さらに上層配線部と下層配線部との間に隙間がないため、中間層の下面の隙間にエッチャントがしみ込んで中間層がサイドエッチしてしまうということを抑制できる。したがって、サイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができる。
【０１１９】
そして、最上層の金属薄膜（チタン薄膜）は、上層配線部の中間層（銅薄膜）よりもエッチングマスクとの密着性が良好であり、上層配線部の最上層及び中間層の金属薄膜をエッチングする際に、エッチングマスクが剥離する現象を抑制しているので、比較的エッチングされやすい上層配線部の中間層の銅薄膜の上面に隙間がなく、さらに上層配線部の最上層となる金属薄膜（チタン薄膜等）とエッチングマスクとの隙間がないため、中間層の上面の隙間にエッチャントがしみ込むことを抑制できる。
したがって、中間層のサイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができ、特に、短い幅の配線層（例えば１５μｍ以下の配線幅）を形成することができる。
【０１２０】
そして、表示パネルを高輝度化や大画面化した場合であっても、各配線層の配線抵抗を低減して、信号遅延や電圧降下を抑制することができるので、各表示画素に印加される電圧の変動を抑制して、輝度の低下やバラツキ、クロストーク等の発生を防止することができ、加えて、中間層の金属薄膜（銅薄膜）の酸化防止膜として最上層の金属薄膜（チタン薄膜）を設けているので、中間層の金属薄膜（銅薄膜）の膨張による層間剥離やクラックの発生を抑制して製品の歩留まりや信頼性の高い表示パネルを実現することができる。
【０１２１】
また、画素駆動回路と有機ＥＬ素子とを電気的に接続するコンタクト部（コンタクトホール内）に、コンタクトバッファ部として、上記上層配線部と同様に、最下層のチタン薄膜と中間層となる銅薄膜と最上層のチタン薄膜とを積層した構造を有している。
これにより、有機ＥＬ素子の画素電極と画素駆動回路の発光駆動用のトランジスタとを電気的に接続するためのコンタクトホールを平坦化膜に形成する工程や、画素電極となるＩＴＯ等をパターニングする工程において、上記トランジスタのドレイン電極がエッチングダメージを受けたり、電池反応（ＩＴＯ表面で還元反応が生じるとともに、ＩＴＯに接しているソース電極となるアルミニウム表面で酸化反応が生じて高抵抗化するとともに、アルミニウムが腐食して剥離する現象）が生じたりすることを防止することができるので、上記コンタクト部における接触抵抗の上昇や断線を防止することができる。さらに、画素電極に用いられるＩＴＯ等の透明電極材料は、発光駆動トランジスタのソース電極に用いられるアルミニウムやその合金との接合性が悪いため、上記コンタクトバッファ部を介在層として用いることにより、良好な電気的接続を実現することもできる。
【０１２２】
ところで、本実施形態においては、低抵抗で比較的酸化されやすい配線層の中間層となる金属薄膜（銅薄膜）の酸化を防止するために、中間層の金属薄膜上に、酸化しにくい金属材料からなる最上層の金属薄膜（チタン薄膜）を形成した構成を示した。走査ラインや電源電圧ラインの上層配線部となる配線層の具体的な寸法例として、中間層の金属薄膜である銅薄膜の膜厚を１μｍ、その配線幅を十数μｍ〜数十μｍとした場合、配線層の側面に露出する銅薄膜は上面（配線幅）に比較してごく僅かとなる。したがって、上述したように、最上層の金属薄膜（チタン薄膜）により上面のみを被覆した配線構造であっても、平坦化膜に含まれる酸化を促進する要因（酸素）による酸化を充分防止して層間剥離やクラックの発生を効果的に防止することができる。
【０１２３】
ここで、上述した中間層となる金属薄膜（銅薄膜）の膜厚や配線幅については、表示パネルのサイズ等により決まるため、配線層の側面における露出量が比較的大きくなる場合も考えられる。このような場合には、例えば図１６に示すように、最上層の金属薄膜（チタン薄膜Ｌs3、Ｌa3、Ｌb3）により、少なくとも中間層となる金属薄膜（銅薄膜Ｌs2、Ｌa2、Ｌb2）の上面及び側面を被覆するようにした配線構造を適用して、中間層の金属薄膜の酸化を略完全に防止するものであってもよい。
【０１２４】
この場合の製造プロセスは、本実施形態に示した製造方法において、最下層の金属薄膜Ｌy1、中間層の金属薄膜Ｌy2を順次積層形成した後、走査ライン及び電源電圧ライン等の配線層、コンタクトバッファ部の平面パターンに対応した第１のエッチングマスクを用いて、中間層の金属薄膜Ｌy2及び最下層の金属薄膜Ｌy1をパターニングし、その後、最上層の金属薄膜Ｌy3を被覆形成して、第２のエッチングマスクを用いて、少なくとも中間層の金属薄膜の上面及び側面を被覆する最上層の金属薄膜（チタン薄膜Ｌs3、Ｌa3、Ｌb3）をパターニング形成する各工程を適用することができる。
【０１２５】
なお、上述した各実施形態においては、ボトムエミッション型の発光構造を有する表示パネルについて説明したが、本発明はこれに限定されるものではなく、トップエミッション型の発光構造を有するものであってもよい。この場合、画素電極はアルミニウムやクロム等の光反射特性を有する導電性材料により形成され、対向電極はＩＴＯ等の光透過特性を有する導電性材料により形成されていればよい。
【０１２６】
また、上述した各実施形態においては、走査ライン及び電源電圧ラインとなる配線層の構造として、また、その製造プロセスにおいて、低抵抗の金属材料からなる中間層の金属薄膜（例えば銅薄膜）を挟むように、同じ金属材料からなる最下層及び最上層の金属薄膜（例えばチタン薄膜）を形成した場合について説明したが、本発明はこれに限定されるものではなく、中間層となる金属薄膜やエッチングマスク、下層配線部との密着性が良好なもの、さらには、中間層となる金属薄膜よりも酸化しにくいものであれば、異なる金属材料を適用するものであってもよい。なお、最下層と最上層の金属薄膜として、異なる金属材料を適用した場合、配線層のパターニング工程において、各金属薄膜ごとにエッチャントが変わることになるので、製造プロセスの効率化のためには最下層と最上層の金属薄膜が同一の金属材料により形成されていることがより望ましい。
【０１２７】
さらに、上述した各実施形態においては、有機ＥＬ層が正孔輸送層及び電子輸送性発光層からなる場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層のみでもよく、正孔輸送性発光層及び電子輸送層でもよく、また、間に適宜電荷輸送層が介在してもよく、その他の電荷輸送層の組合せであってもよい。
また、上述した各実施形態においては、画素電極をアノードとしたが、これに限らずカソードとしてもよい。このとき、有機ＥＬ層は、画素電極に接する電荷輸送層が電子輸送性の層であればよい。
【図面の簡単な説明】
【０１２８】
【図１】本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図である。
【図２】本発明に係る表示装置の表示パネルに２次元配列される各表示画素（発光素子及び画素駆動回路）の回路構成例を示す等価回路図である。
【図３】本実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図である。
【図４】本実施形態に係る平面レイアウトを有する表示画素におけるＡ−Ａ断面及びＢ−Ｂ断面を示す概略断面図である。
【図５】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その１）である。
【図６】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その２）である。
【図７】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その３）である。
【図８】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その４）である。
【図９】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その５）である。
【図１０】第２の実施形態に係る表示パネル（表示画素）の断面構造の一例を示す概略断面図である。
【図１１】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その１）である。
【図１２】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その２）である。
【図１３】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その３）である。
【図１４】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その４）である。
【図１５】本実施形態に係る表示装置（表示パネル）の製造方法の一例を示す工程断面図（その５）である。
【図１６】第２の実施形態に係る表示パネル（表示画素）の断面構造の他の例を示す概略断面図である。
【図１７】従来技術におけるアクティブマトリクス型の表示パネルを備えた表示装置の要部構成例及び表示画素の回路構成例を示す概略図である。
【符号の説明】
【０１２９】
１０        表示パネル
１１        絶縁性基板
１３ａ〜１３ｃ    絶縁膜
１３ｄ      平坦化膜
１４        画素電極
１５        有機ＥＬ層
１５ａ      正孔輸送層
１５ｂ      電子輸送性発光層
１６        対向電極
１７        バンク
１７ａ      絶縁層
１７ｂ      金属層
Ｌｓ        走査ライン
Ｌａ        電源電圧ライン
Ｌs0、Ｌa0    下層配線部
Ｌs1、Ｌa1、Ｌb1、Ｌs3、Ｌa3、Ｌb3    クロム薄膜、チタン薄膜
Ｌs2、Ｌa2、Ｌb2    アルミ薄膜、銅薄膜
ＢＦ        コンタクトバッファ部
ＰＩＸ      表示画素
Ｒpx        画素形成領域
【図１】
2008039950.tif 000003
【図２】
2008039950.tif 000004
【図３】
2008039950.tif 000005
【図４】
2008039950.tif 000006
【図５】
2008039950.tif 000007
【図６】
2008039950.tif 000008
【図７】
2008039950.tif 000009
【図８】
2008039950.tif 000010
【図９】
2008039950.tif 000011
【図１０】
2008039950.tif 000012
【図１１】
2008039950.tif 000013
【図１２】
2008039950.tif 000014
【図１３】
2008039950.tif 000015
【図１４】
2008039950.tif 000016
【図１５】
2008039950.tif 000017
【図１６】
2008039950.tif 000018
【図１７】
2008039950.tif 000019