(57)【要約】【課題】従来の受信部保護回路は受信信号の検出レベルで動作するので大電力信号受信後、動作までに時間があり、その間、アナログベースバンド回路以降に大電力信号が入力され、素子破損に至らずとも当該回路以降特性が劣化する。また受信信号レベル低下に伴い受信時の雑音指数が劣化する。【解決手段】発振器からの高周波信号でRFパルス生成回路がRFパルス信号を生成し、第１の信号端子から外部に出力し、第２の信号端子で入力した外部の受信信号を受信ミクサにより前記高周波信号で周波数変換信号にし、アナログベースバンド回路で高周波成分を抑圧して信号レベル調整をし、信号処理部で信号処理を行うものであり、前記RFパルス信号をレベル検出して検出信号を出力する検波回路と、第２の信号端子からの受信信号を検波回路の検波信号でレベル変更し、受信ミクサに出力する信号通過/信号遮断切替回路を備える。【選択図】図１
2008039398.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を生成し出力する発振器と、この発振器の高周波信号を複数に分配する第１の電力分配回路と、第１の電力分配回路で分配された一方の高周波信号を一定の周期でオン・オフしてRFパルス信号を生成するRFパルス生成回路と、RFパルス生成回路のRFパルス信号を複数に分配する第２の電力分配回路と、第２の電力分配回路により分配された前記RFパルス信号の一方を外部に出力する第１の信号端子と、前記第２の電力分配回路により分配された他方の前記RFパルス信号のレベル検出を行い、検出信号を出力する検波回路と、外部からの受信信号を入力する第２の信号端子と、前記第２の信号端子からの受信信号を前記検波回路からの検波信号に応じてレベルを変更し、レベル変更後の受信信号を出力する信号通過/信号遮断切替回路と、第１の電力分配回路により分配された前記発振器の他方の出力と、前記信号通過/信号遮断切替回路の出力を入力し、受信信号の周波数変換信号を出力する受信ミクサと、前記受信ミクサからの周波数変換信号の高周波成分を抑圧し、さらに信号レベルの調整を行う前記アナログベースバンド回路と、前記アナログベースバンド回路の出力信号をもとに信号の処理を行う信号処理部とを備えることを特徴とするパルスレーダ装置。
【請求項２】
高周波信号を生成し出力する発振器と、この発振器の高周波信号を複数に分配する第１の電力分配回路と、第１の電力分配回路で分配された一方の高周波信号を一定の周期でオン・オフしてRFパルス信号を生成するRFパルス生成回路と、RFパルス生成回路のRFパルス信号を複数に分配する第２の電力分配回路と、第２の電力分配回路により分配された前記RFパルス信号の一方を外部に出力する第１の信号端子と、前記第２の電力分配回路により分配された他方の前記RFパルス信号のレベル検出を行い、検出信号を出力する検波回路と、第１の電力分配回路により分配された前記発振器の他方の出力と、前記検波回路からの検出信号を入力し、オンーオフ信号を出力する信号通過/信号遮断切替回路と、外部からの受信信号を入力する第２の信号端子と、前記第２の信号端子からの受信信号を入力し、前記信号通過/信号遮断切替回路のオンーオフ信号に応じて受信信号のレベルを変更し、レベル変更された受信信号の周波数変換信号を出力する受信ミクサと、前記受信ミクサからの周波数変換信号の高周波成分を抑圧し、さらに信号レベルの調整を行う前記アナログベースバンド回路と、前記アナログベースバンド回路の出力信号をもとに、信号の処理を行う信号処理部とを備えることを特徴とするパルスレーダ装置。
【請求項３】
高周波信号を生成し出力する発振器と、この発振器の高周波信号を複数に分配する第１の電力分配回路と、第１の電力分配回路で分配された一方の高周波信号を一定の周期でオン・オフしてRFパルス信号を生成するRFパルス生成回路と、RFパルス生成回路のRFパルス信号を複数に分配する第２の電力分配回路と、第２の電力分配回路により分配された前記RFパルス信号の一方を外部に出力する第１の信号端子と、前記第２の電力分配回路により分配された他方の前記RFパルス信号のレベル検出を行い、検出信号を出力する検波回路と、外部からの受信信号を入力する第２の信号端子と、前記第２の信号端子からの受信信号と、第１の電力分配回路により分配された前記発振器の他方の出力を入力し、受信信号の周波数変換信号を出力する受信ミクサと、前記受信ミクサからの周波数変換信号を前記検波回路からの検波信号に応じてレベルを変更し、レベル変更後の周波数変換信号を出力する信号通過/信号遮断切替回路と、前記信号通過/信号遮断切替回路からのレベル変更後の周波数変換信号の高周波成分を抑圧し、さらに信号レベルの調整を行う前記アナログベースバンド回路と、前記アナログベースバンド回路の出力信号をもとに、信号の処理を行う信号処理部とを備えることを特徴とするパルスレーダ装置。
【請求項４】
高周波信号を生成し出力する発振器と、この発振器の高周波信号を複数に分配する第１の電力分配回路と、第１の電力分配回路で分配された一方の高周波信号を一定の周期でオン・オフしてRFパルス信号を生成するRFパルス生成回路と、RFパルス生成回路のRFパルス信号を複数に分配する第２の電力分配回路と、第２の電力分配回路により分配された前記RFパルス信号の一方をRFパルス信号を外部に出力する第１の信号端子と、外部からの受信信号を入力する第２の信号端子と、前記第２の信号端子からの受信信号と、第１の電力分配回路により分配された前記発振器の他方の出力を入力し、受信信号の周波数変換信号を出力する受信ミクサと、前記受信ミクサからの周波数変換信号の高周波成分を抑圧し、さらに信号レベルの調整を行う前記アナログベースバンド回路と、前記アナログベースバンド回路の出力信号をもとに、信号の処理を行う信号処理部と、第２の電力分配回路により分配された他方の前記RFパルス信号のレベル検出を行い、検出信号を出力する検波回路と、検波回路からの検波信号に応じて受信信号レベルを変更するための信号通過/信号遮断切替回路を、前記第２の信号端子と受信ミクサの間、受信ミクサと第１の電力分配回路の間および受信ミクサとアナログベースバンド回路との間の何れか複数または全てに設けたことを特徴とするパルスレーダ装置。
【請求項５】
信号通過/信号遮断切替回路に入力される検波回路の出力信号を、RFパルス生成回路からのRFパルス信号より遅延させる遅延回路が設けられたことを特徴とする請求項１乃至４の何れか１項に記載のパルスレーダ装置。
【請求項６】
第１の信号端子から出力されるRFパルス信号を遅延させる遅延回路が設けられたことを特徴とする請求項１乃至４の何れか１項に記載のパルスレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はパルスレーダ装置に関し、特にアナログベースバンド回路以降の回路の保護を図り、特性劣化を抑制する技術に関する。
【背景技術】
【０００２】
図１７に従来のパルスレーダ装置の構成の一例を示す。１は発振器、２は第１の電力分配回路、３はRFパルス生成回路、４は受信ミクサ、６は第２の電力分配回路、７は第１の信号端子、８は検波回路、９は第２の信号端子、１０は信号通過/信号遮断切替回路、１１はアナログベースバンド回路、１２は信号処理部、１０１は受信回路保護回路である。
【０００３】
この従来のパルスレーダ装置は第２の信号端子９と受信ミクサ４の間に、特許文献１記載の受信部保護回路１０１を設けている。受信部保護回路１０１は、第２の電力分配回路６、検波回路８、信号通過/信号遮断切替回路１０で構成されている。検波回路８で受信ミクサ４への入力電力を検出し、信号通過/信号遮断切替回路１０で第２の信号端子９からの受信信号の通過または遮断を行う。設定する閾値より大きい電力を検波回路８で検出した場合、受信ミクサ４以降の回路を保護するため、信号通過/信号遮断切替回路１０では受信信号を遮断する。設定する閾値より小さい電力の場合は、受信信号は信号通過/信号遮断切替回路１０を通過する。
【０００４】
図１８に従来のパルスレーダ装置の別の構成の一例を示す。図１７と同じ番号である部分は説明を省略する。１０２は従来の別の受信部保護回路、１０３は高周波増幅器である。受信部保護回路１０２は、信号通過/信号遮断切替回路１０と高周波増幅器１０３で構成されており、図１８では、特許文献１記載の別の受信部保護回路１０２を用いている。高周波増幅器１０３では、飽和時に、高周波増幅器１０３に用いている電界効果トランジスタのゲート端子、ソース端子、ドレイン端子のいずれかからパルス状の電圧を出力する。このパルス状の電圧の有無により、第２の信号端子９からの受信信号のレベルを検出することが可能となる。すなわち受信部保護回路１０２における高周波増幅器１０３は、受信部保護回路１０１における検波回路と電力分配回路の役割を果たしていることとなる。
【０００５】
パルスレーダ装置で主に受信する信号は、（１）距離測定の対象物からの反射信号、（２）他のパルスレーダ装置からの送信信号、（３）自パルスレーダ装置の送信信号の回り込み信号である。特に（３）の回り込み信号は、パルスレーダ装置内部やレドームなど至近距離の配置物からの反射によるもので、（１）の反射信号や（２）の他装置からの送信信号と比較してレベルが大きい。
図１９に従来技術を用いたパルスレーダ装置における受信部保護回路の動作を示す。図１９において（ａ）は送信するRF(Radio Frequency)パルス信号、（ｂ）は受信したRFパルス信号、（ｃ）は検波回路の出力、（ｄ）は信号通過/信号遮断切替回路の状態、（ｅ）は信号通過/信号遮断切替回路通過後の受信信号である。
【０００６】
従来技術を用いたパルスレーダ装置は、検波回路の出力が設定する閾値Ｔhを超えたとき信号通過/信号遮断切替回路１０が動作して受信信号を遮断し、受信ミクサ４以降の回路を保護する。信号通過/信号遮断切替回路１０では検波回路の出力が設定する閾値Ｔｈより小さい電力の場合は、受信信号は信号通過/信号遮断切替回路１０を通過する。
【０００７】
【特許文献１】特開平５−２７０１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来技術を用いたパルスレーダ装置では、受信部保護回路の動作が送信タイミングと同期しておらず、大きなレベルの信号を受信してから検波回路の出力が所定の閾値Thとなるまでに時間・を要する。このため、時間・の期間だけアナログベースバンド回路以降に大きな電力の信号が入力されることとなる。結果、素子破損には至らないものの、アナログベースバンド回路以降の特性が劣化する。
【０００９】
また、従来技術では、受信信号の一部を用いて受信信号のレベル検出を行うので、受信信号レベルの低下に伴い受信時の雑音指数が劣化する。
【００１０】
この発明は上記のような問題点を解決するためになされたもので、アナログベースバンド回路以降の回路の特性劣化を抑制するとともに、雑音指数の劣化を防ぐことを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係るパルスレーダ装置は、
高周波信号を生成し出力する発振器と、この発振器の高周波信号を複数に分配する第１の電力分配回路と、第１の電力分配回路で分配された一方の高周波信号を一定の周期でオン・オフしてRFパルス信号を生成するRFパルス生成回路と、RFパルス生成回路のRFパルス信号を複数に分配する第２の電力分配回路と、第２の電力分配回路により分配された前記RFパルス信号の一方を外部に出力する第１の信号端子と、前記第２の電力分配回路により分配された他方の前記RFパルス信号のレベル検出を行い、検出信号を出力する検波回路と、外部からの受信信号を入力する第２の信号端子と、前記第２の信号端子からの受信信号を前記検波回路からの検波信号に応じてレベルを変更し、レベル変更後の受信信号を出力する信号通過/信号遮断切替回路と、第１の電力分配回路により分配された前記発振器の他方の出力と、前記信号通過/信号遮断切替回路の出力を入力し、受信信号の周波数変換信号を出力する受信ミクサと、前記受信ミクサからの周波数変換信号の高周波成分を抑圧し、さらに信号レベルの調整を行う前記アナログベースバンド回路と、前記アナログベースバンド回路の出力信号をもとに、信号の処理を行う信号処理部とを備える。
【発明の効果】
【００１２】
この発明に係るパルスレーダ装置は、
受信側の回路を保護するための信号通過/信号遮断切替回路を動作させる検波回路には、従来の受信回路保護回路のようにパルスレーダ装置で受信した信号を入力するのではなく、RFパルス生成回路で生成された送信するRFパルス信号を入力する。したがって、送信したRFパルス信号を検波することで、受信側に過大なレベルの受信信号が入力される場合、信号通過/信号遮断切替回路を遮断するまでの時間を短縮することができ、結果、過大なレベルの信号が受信側に入力された場合に受信ミクサ以降の回路に大きな電力の信号が入力されるのを防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１はこの発明の実施の形態１を示すパルスレーダ装置の構成図である。図１において、１は発振器、２は第１の電力分配回路、３はRFパルス生成回路、４は受信ミクサ、６は第２の電力分配回路、７は第１の信号端子、８は検波回路、９は第２の信号端子、１０は信号通過/信号遮断切替回路、１１はアナログベースバンド回路、１２は信号処理部である。
【００１４】
次に動作を説明する。
発振器１で生成する高周波信号を、第１の電力分配回路２に入力する。第１の電力分配回路２は入力した高周波信号を電力分配して、RFパルス生成回路３と受信ミクサ４に出力する。RFパルス生成回路３は、入力した高周波信号をRFパルス信号に変換し、第２の電力分配回路６に出力する。第２の電力分配回路６は入力したRFパルス信号を電力分配し、第１の信号端子７と検波回路８に出力する。第１の信号端子７は入力したRFパルス信号を送信信号として外部に出力する。 
【００１５】
第２の信号端子９は、外部からの入力信号を受信信号として信号通過/信号遮断切替回路１０に出力する。信号通過/信号遮断切替回路１０は検波回路８の出力信号に応じて信号レベルを変更した受信信号を受信ミクサ４に出力する。受信ミクサ４は信号通過/信号遮断切替回路１０からの出力信号を第１の電力分配回路２の出力信号を用いて周波数変換し、変換した周波数変換信号をアナログベースバンド回路１１を介して信号処理部１２に出力する。信号処理部１２は入力信号をもとに対象物の相対距離、相対速度、相対角度などを計算する。
【００１６】
検波回路８は第２の電力分配回路６の出力を入力信号とし、この入力信号のレベル検出を行い、検出信号を信号通過/信号遮断切替回路１０に出力する。
ここで図２に実施の形態１によるパルスレーダ装置における検波回路８および信号通過/信号遮断切替回路１０の動作を示す。（ａ）は送信したRFパルス信号、（ｂ）は受信したRFパルス信号、（ｃ）は検波回路８の出力、（ｄ）は信号通過/信号遮断切替回路１０の状態、（ｅ）は信号通過/信号遮断切替回路１０を通過後の受信信号である。
【００１７】
ここで検波回路８には、従来の受信部保護回路１０１あるいは１０２のようにパルスレーダ装置で受信した信号を入力するのではなく、第２の電力分配回路６から電力分配されたRFパルス信号、すなわち送信するRFパルス信号を入力する。したがって、図１９（ｃ）に示すように過大なレベルの信号が検波回路８に入力され、検波回路８の出力が閾値Ｔｈとなるまでを待たずとも、図２（ｃ）のように送信したRFパルス信号を検波することで、信号通過/信号遮断切替回路１０を遮断するまでの時間を短縮することができ、結果、図２（ｅ）に示すように過大なレベルの信号が受信側に入力された場合に受信ミクサ４以降の回路に大きな電力の信号が入力されるのを防ぐことができる。
【００１８】
この発明の構成では、送信信号を電力分配して検波を行うため、従来技術を用いた回路構成と比較して、受信時の雑音指数の劣化を防ぐことができる。一方、送信時の雑音指数は、従来技術を用いた回路構成と比較して劣化する。しかし、一般的に送信機のSN比は十分高いため、送信時の雑音指数の劣化がレーダ性能に与える影響は小さい。
【００１９】
ここで検波回路８の構成についてその一例を図３に基づき説明する。図３において、８は検波回路、３２は検波回路の入力端子、３３は検波用ダイオード、３４はチョーク用λ／４波長線路、３５は検波回路の出力端子である。
なお、既に説明済みの番号は説明を省略する。
検波回路８は、第２の電力分配回路６により電力分配された送信用のRFパルス信号を入力端子３２から入力し、一定レベル以上のRFパルス信号であった場合、検波用ダイオード３３で信号通過/信号遮断切替回路１０を信号遮断にする直流電圧をチョーク用λ／４波長線路３４に出力する。チョーク用λ／４波長線路３４は、検波用ダイオード３３からの直流電圧を検波回路の出力端子３５に出力する一方で、信号通過/信号遮断切替回路１０から受信信号が検波用ダイオード３３側へ回り込むのを防ぐ。ここでλ／４波長線路３４で回り込むのを防ぐことができる信号は、特定の周波数であるが、ミリ波帯などの非常に高い周波数の信号まで適用が可能である。
【００２０】
また検波回路８は、図４に示す別の検波回路であってもよく、同様の効果を奏する。図４において既に説明済みの番号は説明を省略する。８は検波回路、４４はチョーク用コイルである。チョーク用コイルは、検波用ダイオード３３からの直流電圧を検波回路の出力端子３５に出力する一方で、信号通過/信号遮断切替回路１０から受信信号が検波用ダイオード３３側へ回り込むのを防ぐ。ここでチョーク用コイル４４で回り込むのを防ぐことができる信号は特定の周波数よりも高い周波数の信号であり、非常に高い周波数の信号の回り込みを防ぐことは難しいが、比較的低い周波数帯で受信する信号が複数の周波数成分を持つ場合や、広い周波数範囲をもつ場合に適用が可能である。
【００２１】
また検波回路８では、検波用ダイオード３３を用いているが、同様の効果が得られる回路、例えばＲＳＳＩ（Receiver Signal Strength Indicator）回路、ログアンプ回路等でも良く、検波回路は図３、図４に示す検波回路に限定されない。
【００２２】
信号通過/信号遮断切替回路１０の詳細について図５により説明する。図５において既に説明済みの番号は説明を省略する。図５において１０は信号通過/信号遮断切替回路、５２、５３はＤＣカットコンデンサ、５４は信号通過/信号遮断切替用リミッタダイオードである。ＤＣカットコンデンサ５２および５３は検波回路によって直流電圧を信号通過/信号遮断切替用リミッタダイオード５４に印加する際、第２の信号端子９および受信ミクサ４に直流電圧が印加されるのを防ぐ。信号通過/信号遮断切替用リミッタダイオード５４は、検波回路８よりある一定以上の電圧が印加された場合、インピーダンスが低くなり、第２の信号端子９からの受信信号を高周波的に接地する。一方、検波回路８より印加される電圧が一定未満である場合、信号通過/信号遮断切替用リミッタダイオード５４のインピーダンスは高く、第２の信号端子９からの受信信号をＤＣカットコンデンサ５２、５３を介して受信ミクサ４へ出力する。
【００２３】
また信号通過/信号遮断切替回路１０は図６に示す別の信号通過/信号遮断切替回路であってもよく、図５の信号通過/信号遮断切替回路１０と同様の効果を奏する。図６において既に説明済みの番号は説明を省略する。図６において１０は信号通過/信号遮断切替回路、６２は信号入力端子、６３は信号出力端子、６４は制御信号入力端子、６５は可変減衰回路である。信号通過/信号遮断切替回路１０は、検波回路８より制御信号入力端子６４に印加される制御信号の電圧に応じて可変減衰回路６５の減衰量を変化させ、第２の信号端子９より入力端子６２に入力された受信信号を減衰させ、出力端子６３から受信ミクサ４へ減衰した受信信号を出力する。ここで検波回路８より印加される制御信号の電圧レベルが大きい場合、可変減衰回路の減衰量を大きくとることで、図６に示す信号通過/信号遮断切替回路１０は図５に示した信号通過/信号遮断切替回路１０と同様の効果を奏する。
【００２４】
また、図１に示したパルスレーダ装置の信号通過/信号遮断切替回路１０は図５、図６で示した信号通過/信号遮断切替回路以外にスイッチ回路、ＡＭ変調回路などを用いても良く、信号通過/信号遮断切替回路１０は図５、図６に示した信号通過/信号遮断切替回路に限定されない。
【００２５】
実施の形態２．
図７はこの発明の実施の形態２を示すパルスレーダ装置の構成図である。既に説明済みの番号と同じ番号である部分は説明を省略する。図１と異なり、信号通過/信号遮断切替回路１０の位置が第１の電力分配回路２と受信ミクサ４の間である。ここで、信号通過/信号遮断切替回路１０の位置が図１と異なっているが、検波回路８は第２の電力分配回路６の出力を入力信号とし、入力信号のレベル検出を行い、検出信号を信号通過/信号遮断切替回路１０に出力することで、受信ミクサ４のオンオフを制御することができる。したがって、RFパルス信号を送信するタイミングに受信ミクサ４をオフにすることができ、受信ミクサ４に対しては大きなレベルの信号が入力されるが、アナログベースバンド回路１１、信号処理部１２に対しては図１に示す実施の形態１と同様の効果を得ることができる。
【００２６】
実施の形態３．
図８はこの発明の実施の形態３を示すパルスレーダ装置の構成図である。既に説明済みの番号と同じ番号である部分は説明を省略する。この実施の形態は図１、図７に示す実施の形態とは異なり、信号通過/信号遮断切替回路１０の位置が受信ミクサ４とアナログベースバンド回路１１の間である。ここで、信号通過/信号遮断切替回路１０の位置が図１、図７と異なっているが、検波回路８は第２の電力分配回路６の出力を入力信号とし、入力信号のレベル検出を行い、検出信号を信号通過/信号遮断切替回路１０に出力することで、RFパルス信号を送信するタイミングに受信ミクサ４の出力信号を遮断することができる。
したがって、受信ミクサ４に対しては大きなレベルの信号が入力されるが、アナログベースバンド回路１１、信号処理部１２に対しては図１に示す実施の形態１と同様の効果を得ることができる。
【００２７】
実施の形態４．
図９はこの発明の実施の形態４を示すパルスレーダ装置の構成図である。既に説明済みの番号と同じ番号である部分は説明を省略する。この実施の形態４によるパルスレーダ装置の構成は、信号通過/信号遮断切替回路１０を複数箇所に設けたものである。即ち、図１、図７、図８に示した信号通過/信号遮断切替回路１０の設置箇所のうちの複数箇所、あるいは全てに箇所信号通過/信号遮断切替回路１０を設けるものである。図９に示す実施の形態４は図１、図７、図８に示した信号通過/信号遮断切替回路１０の設置箇所全てに信号通過/信号遮断切替回路１０を設けた例である。図１、図７、図８に示したパルスレーダ装置の構成よりも、アナログベースバンド回路に入力される送信信号の回り込み信号を強力に遮断することができる。
【００２８】
実施の形態５．
図１０はこの発明の実施の形態５を示すパルスレーダ装置の構成図である。既に説明済みの部分は説明済み番号と同じ番号であり説明を省略する。図１０において１３は遅延回路であり、図１に示したパルスレーダ装置の検波回路８と信号通過/信号遮断回路１０の間に追加したものである。
【００２９】
パルスレーダ装置による検波回路８と信号通過/信号遮断切替回路１０の動作が図１１（ａ）から（ｆ）のような場合は、図１０に示す適切な遅延時間をもつ遅延回路１３を設けたパルスレーダ装置により信号通過/信号遮断切替回路１０が遮断の状態になるタイミングを遅らせ、図１１（ｇ）から（ｌ）のようにすることで、送信側から受信回路側へ回り込んだ受信信号を効果的に遮断する。
【００３０】
ここで遅延回路１３の位置は検波回路８と信号通過/信号遮断回路１０の間ではなく、第２の電力分配回路６と検波回路８の間であってもよく、同様の効果を奏する。
【００３１】
ここでパルスレーダ装置によっては、図１２の（ａ）から（ｆ）のように信号通過/信号遮断切替回路１０が遮断の状態になるタイミングが遅すぎて、送信側から受信回路側へ回り込んだ受信信号を遮断できない場合がある。図１２において（ａ）から（ｆ）は信号通過/信号遮断切替回路１０が遮断の状態になるタイミングが遅すぎる場合、（ｇ）から（ｌ）は遅延回路１３によって信号通過/信号遮断切替回路１０が遮断になるタイミングが適切な場合を仮定しており、（ａ）、（ｇ）はRFパルス信号生成回路３の出力、（ｂ）、（ｈ）は送信するRFパルス信号、（ｃ）、（ｉ）は検波回路８の出力信号、（ｄ）、（ｊ）は信号通過/信号遮断切替回路１０の状態、（ｅ）、（ｋ）は送信側から受信回路側へ回り込んだ受信パルス信号、（ｆ）、（ｌ）は信号通過/信号遮断切替回路１０通過後の受信信号である。
【００３２】
実施の形態６．
図１３はこの発明の実施の形態６を示すパルスレーダ装置の構成図である。すでに説明した部分は同じ番号を付して説明を省略する。この実施の形態６は、図１０に示す実施の形態５と異なり、遅延回路１３の位置が第２の電力分配回路６と第１の信号端子７の間である。
【００３３】
図１２（ａ）から（ｆ）のような場合は適切な遅延時間をもつ遅延回路を用いることで送信するRFパルス信号の送信タイミングを遅らせ、（ｇ）から（ｌ）のようにする。ここで検波回路８に対してはRFパルス生成回路３から遅延回路を介さずに直接RFパルス信号を入力するので、信号通過/信号遮断切替回路１０が信号遮断となるタイミングは変わりない。しかし、第１の信号端子７からの送信信号が適切な遅延時間をもって送信される。したがって、信号通過/信号遮断切替回路１０が信号遮断となるタイミングに対して、送信信号の回り込み信号が受信回路側へ回りこむタイミングが相対的に遅くなり、送信側から受信回路側へ回り込んだ受信信号を効果的に遮断することができる。
【００３４】
ここで図１０、図１３で示した遅延回路１３の一例を図１４に示す。図１４において７０は遅延回路、７１は遅延回路の入力端子、７２は遅延回路の出力端子である。また、図１０、図１３で示した遅延回路１３はSAW(surface acoustic wave:)遅延線、プログラマブル遅延線路等でもよく、図１４に示す遅延回路７０に限定されない。
【００３５】
ここで図１、図７、図８、図９、図１０、図１３に示したパルスレーダ装置の第１の信号端子７はRFパルス信号を送信信号として出力し、第２の信号端子９はRFパルス信号を受信信号として入力するものであるが、それぞれの信号端子と送信アンテナ、受信アンテナとの接続は図１５のように送受一体となっているアンテナと接続しても良い。図１５において、８１は送受一体となっているアンテナ、８２は送信信号入力端子、８３は受信信号出力端子、８４はサーキュレータである。サーキュレータ８４は、パルスレーダ装置の第１の信号端子７より送信信号入力端子８２を介して入力した送信信号を送受一体となっているアンテナ８１に出力し、送受一体となっているアンテナ８１から受信した信号を受信信号出力端子８３に出力し、パルスレーダ装置の第２の信号端子９に受信信号を出力する役割を持つ。図１５の送受一体となっているアンテナによれば、パルスレーダ装置に必要なアンテナが１つで済む。
【００３６】
ここで図１、図７、図８、図９、図１０、図１４に示したパルスレーダ装置の第１の信号端子７と送信アンテナ、パルスレーダ装置の第２の信号端子９と受信アンテナの接続は図１６のように送信、受信で分離されたアンテナと接続しても良い。図１６において９０は送信アンテナ、９１は送信信号入力端子、９２は受信アンテナ、９３は受信信号出力端子であり、送信信号入力端子９１をパルスレーダ装置の第１の信号端子７と接続し、受信信号出力端子９３をパルスレーダ装置の第２の信号端子９と接続する。図１６の送信、受信で分離されたアンテナによれば、パルスレーダ装置に必要なアンテナが２つとなるが、送信信号が受信側へ回りこむ量を抑圧できる。
【産業上の利用可能性】
【００３７】
この発明は車載レーダ等のパルスレーダ装置に適用され、受信信号レベル低下に伴う受信時の雑音指数劣化を防ぎ、大電力信号受信時の受信側回路保護が図れる。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施の形態１によるパルスレーダ装置の構成図である。
【図２】実施の形態１における受信部保護回路の動作説明図である。
【図３】実施の形態１における検波回路の構成回路図である。
【図４】実施の形態１における検波回路の他の実施例の構成回路図である。
【図５】実施の形態１における信号通過/信号遮断切替回路の構成回路図である。
【図６】実施の形態１における信号通過/信号遮断切替回路の他の実施例の構成回路図である。
【図７】この発明の実施の形態２によるパルスレーダ装置の構成図である。
【図８】この発明の実施の形態３によるパルスレーダ装置の構成図である。
【図９】この発明の実施の形態４によるパルスレーダ装置の構成図である。
【図１０】この発明の実施の形態５によるパルスレーダ装置の構成図である。
【図１１】信号通過/信号遮断切替回路の遮断状態タイミングが早すぎる場合の遅延回路の動作説明図である。
【図１２】信号通過/信号遮断切替回路の遮断状態タイミングが遅すぎる場合の遅延回路の動作説明図である。
【図１３】この発明の実施の形態６によるパルスレーダ装置の構成図である。
【図１４】遅延回路の一例を示す構成図である。
【図１５】送受一体アンテナと各信号端子との関係を示す構成図である。
【図１６】送信アンテナと受信アンテナが別々の場合の各信号端子との関係を示す構成図である。
【図１７】従来のパルスレーダ装置の一例を示す構成図である。
【図１８】従来のパルスレーダ装置の別な例を示す構成図である。
【図１９】従来のパルスレーダ装置における受信部保護回路の動作説明図である。
【符号の説明】
【００３９】
１；発振器、２；第１の電力分配回路、３；RFパルス生成回路、４；受信ミクサ、６；第２の電力分配回路、７；第１の信号端子、８；検波回路、９；第２の信号端子、１０；信号通過/信号遮断切替回路、１１；アナログベースバンド回路、１２；信号処理部、１３；遅延回路、３２；検波回路の入力端子、３３；検波用ダイオード、３４；チョーク用λ／４波長線路、３５；検波回路の出力端子、４４；チョーク用コイル、５２、５３；ＤＣカットコンデンサ、５４；信号通過/信号遮断切替用リミッタダイオード、６２；信号入力端子、６３；信号出力端子、６４；制御信号入力端子、６５；可変減衰回路、８１；送受一体アンテナ、８２；送信信号入力端子、８３；受信信号出力端子、８４；サーキュレータ、１０１、１０２；受信部保護回路。
【図１】
2008039398.tif 000003
【図２】
2008039398.tif 000004
【図３】
2008039398.tif 000005
【図４】
2008039398.tif 000006
【図５】
2008039398.tif 000007
【図６】
2008039398.tif 000008
【図７】
2008039398.tif 000009
【図８】
2008039398.tif 000010
【図９】
2008039398.tif 000011
【図１０】
2008039398.tif 000012
【図１１】
2008039398.tif 000013
【図１２】
2008039398.tif 000014
【図１３】
2008039398.tif 000015
【図１４】
2008039398.tif 000016
【図１５】
2008039398.tif 000017
【図１６】
2008039398.tif 000018
【図１７】
2008039398.tif 000019
【図１８】
2008039398.tif 000020
【図１９】
2008039398.tif 000021