(57)【要約】      （修正有）【課題】配線基板の主面に設けられた絶縁樹脂膜の開口部に接着剤を流入させる際に、接着剤を容易に流入させることができ、開口部の縁部の近傍に気泡が形成されることを抑制する、又は気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供する。【解決手段】複数の外部接続端子３５が形成された面を下向きにしてフェイスダウンで電子部品３２が実装され、接着剤４２を介して電子部品３２が固着される配線基板３１は、電子部品３２が実装される面に、絶縁膜３７が形成され、電子部品３２の外部接続端子３５が接続される電極３６を備えた複数の隣接する配線パターン３４を共通して部分的に開口するように、開口部３８が絶縁膜３７に形成されており、開口部３８の外周部分のうち配線基板３１の中心側に位置する箇所において、開口部３８の端面は、配線パターン３４が延在する方向に対して斜め方向に形成されている。【選択図】図７
2008235365.tif 000002
【特許請求の範囲】
【請求項１】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、
前記電子部品が実装される面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板。
【請求項２】
請求項１記載の配線基板であって、
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しいことを特徴する配線基板。
【請求項３】
請求項１又は２記載の配線基板であって、
前記開口部内で露出している前記配線パターンは、直線状に延在形成されていることを特徴する配線基板。
【請求項４】
請求項３記載の配線基板であって、
前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であることを特徴とする配線基板。
【請求項５】
請求項１乃至４いずれか一項記載の配線基板であって、
前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていることを特徴とする配線基板。
【請求項６】
請求項１乃至５いずれか一項記載の配線基板であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする配線基板。
【請求項７】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造。
【請求項８】
請求項７記載の電子部品の実装構造であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする電子部品の実装構造。
【請求項９】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、電子部品の実装構造、及び半導体装置に関し、より具体的には、半導体素子等の電子部品が実装される配線基板、当該電子部品の実装構造、及び半導体装置に関する。
【背景技術】
【０００２】
ガラスエポキシ樹脂等の絶縁性樹脂を基材とし、一方の主面に銅（Ｃｕ）等からなる導電層が選択的に配設された配線基板を用い、前記導電層に、半導体集積回路素子（以下、半導体素子と称する）の主面に列状に複数配設されたバンプと称される凸状（突起状）の外部接続端子が接続され、一方、前記配線基板の他方の主面には選択的に形成された電極の表面に球状電極端子等の外部接続端子が配設されてなる半導体装置がある。即ち、半導体素子は所謂フェイスダウン状態で、配線基板に搭載されている。このようなフリップチップ実装構造は、以下の方法によって形成される。
【０００３】
即ち、錫（Ｓｎ）を主体とする半田から成る導電部材が予め被覆・形成された複数のボンディング電極を有する配線基板に、半導体素子を対向させて位置合わせし、半導体素子と配線基板との間隙に充填した熱硬化性接着剤等のアンダーフィル材を介しながら、半導体素子に荷重と熱とを付与して半導体素子を配線基板に搭載・接続する。
【０００４】
かかる方法においては、半導体素子の外部接続端子と配線基板のボンディング電極とは、加熱による半田付け（ソルダリング）によって接続される。また、半導体素子と配線基板との間の全面に押し広げられたアンダーフィル材が加熱により硬化することにより、半導体素子と配線基板とは固着され、半導体素子の外部接続端子の接続部が覆われる。かかる方法により、薄型で電気特性に優れた半導体装置を簡易に形成することができる。
【０００５】
かかる方法を利用した態様として、バンプ付電子部品のバンプを基板の電極側に押しつけると共に加熱する工程を含み、少なくともこの工程において、バンプ付電子部品と基板との間に、半田の溶融温度より低い温度で硬化促進されるボンドを介在させる態様（特許文献１参照）、基板の電極に予めプリコート半田を形成し、電子部品の電極上の金バンプをプリコート半田により電極に半田接合する電子部品の実装方法において、基板上に半田融点温度よりも低い融点温度の硬化剤を含むボンドを塗布し、圧着ツールにより金バンプをプリコート半田に押圧して加熱し、当該加熱工程において、ボンドが完全硬化する前にプリコート半田３半田融点温度以上に昇温させる態様（特許文献２参照）が提案されている。
【０００６】
ところで、上述のフリップチップ実装において、半導体素子と配線基板との間隙へのアンダーフィル材の充填には、以下の２つの方法がある。
【０００７】
第１の方法は、半導体素子を配線基板に接続・搭載した後に、配線基板上における半導体素子の外周部近傍部にアンダーフィル材を塗布し、毛細管現象により半導体素子の全面領域にアンダーフィル材を流動させて充填し、しかる後加熱によりアンダーフィル材を硬化させる方法である。
【０００８】
第２の方法は、半導体素子を配線基板に搭載する際に、予め配線基板上にアンダーフィル材を供給しておき、アンダーフィル材を介しながら半導体素子を配線基板に搭載することによりアンダーフィル材を押し広げると共に、毛細管現象により半導体素子の全面領域にアンダーフィル材を流動させて充填し、同時に半導体素子を配線基板に搭載する際に付与される熱によりアンダーフィル材を硬化させる方法である。第２の方法は、第１の方法に比し生産性の点で優れている。
【０００９】
一方、上述のフリップチップ実装において用いられる配線基板にあっては、半田から成る導電部材をボンディング電極に予め被覆・形成するために、列状に配設された複数のボンディング電極において連続的に開口したパターンを有するソルダーレジスト層（絶縁樹脂膜）が表面に形成されている。
【００１０】
かかるソルダーレジスト層における開口パターンの形成にあっては、個々のボンディング電極毎に開口させる方法があるが、かかる方法では、ボンディング電極のピッチが微細になると、ボンディング電極毎に独立して高精度に開口させるためには、ソルダーレジスト層の材料及び製法が限定され、製造コストが上昇するおそれがある。そのため、ソルダーレジスト層の開口パターンは、ボンディング電極列に沿って連続的に開口したパターンで形成されるのが一般的である。
【００１１】
なお、そのほか、半導体チップがフリップチップ実装されると共にこの半導体チップのバンプと接続される配線層が形成されてなる基板本体と、この基板本体上に形成されて金属バンプと配線層との接続位置に開口部を有するソルダーレジストと、を具備するフリップチップ実装用基板であって、半導体チップを実装した状態で、半導体チップと基板本体との間にアンダーフィルレジンが装填され、開口部を周状の周状開口部とし、当該周状開口部を実装状態にある半導体チップの外形（チップ外形位置）に対し、その外側まで拡張した構成（特許文献３参照）、半田を介して半導体チップに設けられたバンプがフリップチップ実装される導体パターンを回路基板上に形成してなるフリップチップ実装基板において、導体パターンを、配線パターンとバンプが接合される接続パッドとにより構成し、配線パターンの幅寸法に対し、接続パッドの幅寸法を大きくした構造（特許文献４参照）、配線パターンをソルダーレジストで被覆し、ソルダーレジストから露出する配線パターンの領域を電極とした回路パターンにおいて、電極が、左右の長さ方向に沿って最大幅の箇所を１箇所だけ有するように形成された回路パターン（特許文献５参照）等が提案されている。
【特許文献１】特開平１０−５６２６０号公報
【特許文献２】特開平１１−２１４４４０号公報
【特許文献３】特開平１１−１８６３２２号公報
【特許文献４】特開２０００−７７４７１号公報
【特許文献５】実用新案登録第３１１５０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述の構造を有する配線基板を用いて上述のフリップチップ実装方法によって半導体素子を当該配線基板に接続・搭載する場合、ソルダーレジスト層の開口部、特に配線基板の中心側に位置する開口端部（際部）の近傍において、アンダーフィル材中に気泡（ボイド）が発生する場合がある。これについて、図１乃至図５を参照して説明する。
【００１３】
図１は、半導体素子がフリップチップ実装される従来の配線基板の構造を示す平面図である。
【００１４】
図１を参照するに、フリップチップ実装に用いられる配線基板１０は、ガラスエポキシ樹脂等の絶縁性樹脂を基材１とし、一方の主面に銅（Ｃｕ）等からなる配線パターン２が選択的に配設されている。また、配線パターン２には、ボンディング電極３が設けられている。ボンディング電極３の幅は、当該ボンディング電極３以外の配線パターン２の箇所の幅より幅広に形成されている。
【００１５】
更に、列状に配設された複数のボンディング電極３の列に沿って連続的に開口したパターン（開口部４）を有するソルダーレジスト層（絶縁樹脂膜）５が表面に形成されている。開口部４の長手方向の外周部分は、配線基板１０の中心側も外側も、いずれもボンディング電極３の配列方向と略平行に形成されている。
【００１６】
図１において、一点鎖線Ｘは、配線基板１０にフェイスダウン状態で搭載される半導体素子２０（図２乃至図５参照）の外周領域を示している。半導体素子２０が配線基板１０にフェイスダウン状態で搭載されると、配線基板１０のボンディング電極３に前記半導体素子２０の主面に列状に複数配設されたバンプと称される凸状（突起状）外部接続端子２１（図２乃至図５参照）が接続される。
【００１７】
図２乃至図５は、図１に示す配線基板１０に半導体素子２０をフリップチップ実装する工程を説明するための図（その１）乃至（その４）である。
【００１８】
各図において、（ａ）は図１において点線で囲んだ部分を拡大して示す図であり、（ｂ）は、（ａ）に示す配線基板に半導体素子を搭載した状態における（ａ）の線Ａ−Ａ又は線Ｃ−Ｃにおける断面図であり、（ｃ）は（ａ）の線Ｂ−Ｂにおける断面図である。
【００１９】
また、（ａ）において、一点鎖線Ｘは、配線基板１０にフェイスダウン状態で搭載される半導体素子２０の外周領域を示し、一点鎖線Ｙは、配線基板１０のボンディング電極３における半導体素子２０の凸状外部接続端子２１の接続箇所を示す。
【００２０】
更に、図２乃至図５の各図において矢印は、後述するアンダーフィル材５の流動方向を示している。
【００２１】
図２を参照するに、図１に示す配線基板１０に半導体素子２０をフリップチップ実装するにあっては、先ず、配線基板１０の主面上であって、図１の半導体素子２０が搭載される領域内の中央部を含む部位に、熱硬化性接着剤等の液状のアンダーフィル材２５を塗布等により配設する。
【００２２】
ここで、配線基板１０においては、錫（Ｓｎ）を主体とする半田から成る導電部材６が予め配線パターン２に被覆・形成されている。
【００２３】
また、半導体素子２０においては、バンプとも称される凸状外部接続端子２１が、前記半導体素子２０の主面の外部接続端子用の電極パッド２２上にワイヤボンディング技術を用いた所謂ボールボンディング法によって形成されている。
【００２４】
次に、予め前記導電部材６の融点以上に加熱した図示を省略する吸着ツールに半導体素子２０を吸着保持し、図示を省略するボンディングステージ上に載置・固定された配線基板１０に対向させて、半導体素子２０の凸状外部接続端子２１と配線基板１０のボンディング電極３とを位置合わせする。
【００２５】
次いで、吸着ツールを降下させて、凸状外部接続端子２１をボンディング電極３上に設けられた導電部材６に接触させて、導電部材６中を溶融させる。
【００２６】
この結果、導電部材６は、凸状外部接続端子２１の少なくとも突出部分を覆い、この導電部材６を介して、半導体素子２０の凸状外部接続端子２１と配線基板１０のボンディング電極３とが接続される。
【００２７】
一方、吸着ツールを降下させて、凸状外部接続端子２１をボンディング電極３上に設けられた導電部材６に接触させる過程においては、配線基板１０上に配設されたアンダーフィル材２５は、半導体素子２０により押し広げられて、半導体素子２０と配線基板１０との間隙部を流動し始める。
【００２８】
そして、半導体素子２０の凸状外部接続端子２１と配線基板１０のボンディング電極３とが導電部材６を介して接続される過程においては、流動を始めたアンダーフィル材２５は、時間の経過と共に、毛細管現象により半導体素子２０の外周方向に向かって流動を始める。
【００２９】
図２に示すように、配線基板１０の、配線パターン２が設けられていない箇所においては、ソルダーレジスト層５の形成厚さに相当する段差ａが形成され、また、配線パターン２が設けられている箇所においては、ソルダーレジスト層５の厚さと配線パターン２及び当該配線パターン２に被覆・形成されている導電部材６の形成厚さとの差に相当する段差ｂが形成されている。
【００３０】
配線パターン２が設けられていない箇所における段差ａは、配線パターン２が設けられている箇所における段差ｂよりも大きい（ａ>ｂ）。
【００３１】
従って、配線パターン２とソルダーレジスト層５上を流動するアンダーフィル材２５との間隔は、配線パターン２が設けられていない箇所、即ち、配線基板１０の基材１とソルダーレジスト層５上を流動するアンダーフィル材２５との間隔よりも短いため、アンダーフィル材２５の流動が進行すると、図３に示すように、開口部４内において、配線パターン２上におけるアンダーフィル材２５の流動速度は、配線パターン２が設けられていない箇所、即ち、配線基板１０の基材１上におけるアンダーフィル材２５の流動速度よりも速い。
【００３２】
また、一般に液状接着剤の金属表面に対する濡れ速度は樹脂表面に対する濡れ速度よりも速いため、配線パターン２上でのアンダーフィル材２５の流動速度は、配線パターン２が設けられていない箇所、即ち、配線基板１０の基材１上におけるアンダーフィル材２５の流動速度よりも速い。
【００３３】
従って、図３に矢印で示すように、ボンディング電極３の配列方向と略平行に形成されている開口部４の長手方向の外周部分から開口部４の内部に流入したアンダーフィル材２５の流動は、配線パターン２上では、配線パターン２が設けられていない箇所である配線基板１０の基材１上よりも速く進行すると共に、配線パターン２上を流動するアンダーフィル材２５は、配線基板１０の基材１上にも流れ込む。
【００３４】
即ち、配線基板１０の基材１上を流動するアンダーフィル材２５は、その両側に位置する配線パターン２上を互いに略同じ速度で流動するアンダーフィル材２５の流動に引っ張られるように流動する。
【００３５】
そのため、アンダーフィル材２５の流動が更に進行すると、図４に示すように、上述の、配線パターン２が設けられている箇所と配線パターン２が設けられていない隣接する箇所との間で発生するアンダーフィル材２５の流動速度及び流動方向の差に起因して、開口部４において、配線パターン２に隣接し基材１が露出した部分であって、当該開口部４の開口縁部の近傍において、気泡Ｂが形成されるおそれがある。
【００３６】
図５に示すように、アンダーフィル材２５が開口部４の全領域に亘って流動すると、アンダーフィル材２５の充填が完了するが、当該充填と同時に半導体素子２０を配線基板１０に搭載する際に図示を省略する吸着ツールから付与される熱により、アンダーフィル材２５は硬化する。
【００３７】
このように、半導体素子２０の凸状外部接続端子２１と配線基板１０のボンディング電極３とは、加熱による半田付け（ソルダリング）によって接続され、また、半導体素子２０と配線基板１０との間の全面に押し広げられたアンダーフィル材２５が加熱により硬化することにより半導体素子２０と配線基板１０とは固着され、半導体素子２０の凸状外部接続端子２１の接続部が覆われるが、このとき、開口部４において配線パターン２が設けられておらず基材１が露出した部分であって、当該開口部４の開口縁部の近傍において形成された気泡Ｂは排出されず残存してしまう。
【００３８】
図５に示すようにアンダーフィル材２５の内部に気泡Ｂを包含していると、半導体素子２０がフリップチップ実装された配線基板１０をリフロー半田付け等によりマザーボード等に実装する際に、気泡Ｂ内の水分に起因して、水蒸気爆発現象によるアンダーフィル材２５での膨張や剥れ等が発生し、半導体素子２０の凸状外部接続端子２１の接続部の導通不良等を招くおそれがある。
【００３９】
更に、半導体素子２０の凸状外部接続端子２１の接続部の近傍に気泡Ｂが形成されると、当該気泡Ｂ内の水分や不純物イオン等の影響により、半導体素子２０の隣接する凸状外部接続端子２１間で電流リークが発生し、半導体装置の特性の劣化や誤動作を招くおそれがある。
【００４０】
このように、アンダーフィル材２５の内部に気泡Ｂが包含されていると、半導体装置の信頼性が阻害されるおそれがある。
【００４１】
特に、半導体素子２０の高集積化に伴い、半導体素子２０の複数の凸状外部接続端子２１間のピッチが微細化すると、当該凸状外部接続端子２１の大きさも小型化し、形成高さも低くなると共に、配線基板１０のボンディング電極３や配線パターン２も微細化する。その結果、配線基板１０の開口部４における段差ａ及び段差ｂ（図２参照）がより微細化し、アンダーフィル材２５の内部に気泡Ｂがよりトラップされやすくなり、上述の問題を招くおそれがある。
【００４２】
また、気泡Ｂの大きさが、従来であればこのような問題を生じさせない程度の大きさであっても、半導体素子２０の複数の凸状外部接続端子２１間のピッチが微細化することにより、上述の問題を招くおそれが高まる。
【００４３】
また、凸状外部接続端子２１の形成高さが低くなることにより、フリップチップ実装後の半導体素子２０と配線基板１０との間の間隔が小さくなるため、気泡Ｂの大きさが、従来であれば上述の問題を生じさせない程度の大きさであっても、アンダーフィル材２５の形成厚さが小さくなることによりアンダーフィル材２５の形成厚さに対する気泡Ｂの大きさが増加し、上述の問題を招くおそれが高まる。
【００４４】
そこで、本発明は、上記の点に鑑みてなされたものであって、配線基板の主面に設けられた絶縁樹脂膜の開口部内に接着剤を流入させる際に、当該開口部における配線パターンに隣接し基材が露出した部分に前記接着剤を容易に流入させることができ、当該基材が露出した部分であって前記開口部の縁部の近傍に気泡が形成されることを抑制することができる、又は仮に気泡が形成されても当該気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供することを本発明の目的とする。
【課題を解決するための手段】
【００４５】
本発明の一観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、前記電子部品が実装される面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板が提供される。
【００４６】
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しくてもよい。また、前記開口部内で露出している前記配線パターンは、直線状に延在形成されていてもよい。更に、前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であってもよい。また、前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていてもよい。前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であってもよい。
【００４７】
本発明の別の観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造が提供される。
【００４８】
本発明の更に別の観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置が提供される。
【発明の効果】
【００４９】
本発明によれば、配線基板の主面に設けられた絶縁樹脂膜の開口部内に接着剤を流入させる際に、当該開口部における配線パターンに隣接し基材が露出した部分に前記接着剤を容易に流入させることができ、当該基材が露出した部分であって前記開口部の縁部の近傍に気泡が形成されることを抑制することができる、又は仮に気泡が形成されても当該気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００５０】
以下、本発明の実施の形態について説明する。
【００５１】
なお、以下では、本発明の実施の形態に係る配線基板に実装される電子部品として、半導体素子を例にして説明するが、当該電子部品は、半導体素子に限定されず、配線基板に実装するための外部接続端子を下面に有する限り、例えば、半導体装置、受動素子等であってもよい。
【００５２】
［第１の実施の形態］
図６は、本発明の第１の実施の形態に係る配線基板への半導体素子の実装構造の要部を示す図である。
【００５３】
図６を参照するに、半導体装置３０は、配線基板３１の一方の主面（上面）上に、半導体集積回路素子（以下、半導体素子と称する）３２がフリップチップ（フェイスダウン）方式をもって搭載・固着されている構造を有する。
【００５４】
ここで、配線基板３１の構造の詳細について、図７も参照して説明する。図７は、図６に示す配線基板３１の構造を示す平面図である。なお、図７において、一点鎖線Ｘは、配線基板３１にフェイスダウン状態で搭載される半導体素子３２（図６参照）の外周領域を示している。
【００５５】
配線基板３１は、ガラスエポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、或いはポリイミド等の有機材絶縁性樹脂、又はセラミック，ガラス等の無機材料を基材３３とし、その表面に銅（Ｃｕ）等からなる配線パターン３４が選択的に配設された基板である。当該配線基板３１は、インターポーザー又は支持基板と称される場合もある。
【００５６】
配線基板３１の主面のうち、半導体素子３２が搭載される面上には、配線基板３１に搭載される半導体素子３２の凸状（突起状）外部接続端子３５（図６参照）が接続されるボンディング電極３６及びその近傍を除き、最表層には，エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなるソルダーレジスト層（絶縁樹脂膜）３７が選択的に設けられている。
【００５７】
ソルダーレジスト層３７には、開口部３８が部分的に形成されており、当該開口部３８において、隣接する複数の配線パターン３４が共通して部分的に露出されている。
【００５８】
当該開口部３８内で露出している配線パターン３４は直線状に延在形成されている。開口部３８内で露出している配線パターン３４を直線状に形成されているため、後述するアンダーフィル材４２を開口部３８内に配設する際に、直線状に形成されている配線パターン３４に沿ってアンダーフィル材４２をスムーズに流動させることができ、仮にアンダーフィル材４２内に気泡が発生しても当該流動時に気泡を容易に排出させることができる。
【００５９】
また、配線パターン３４であって開口部３８において露出している箇所には、ボンディング電極３６がそれぞれ設けられている。各ボンディング電極３６の配列方向は、配線パターン３４の延在方向と略垂直の方向となっている。図６を参照して後述するが、配線基板３１にフリップチップ実装される半導体素子３２の半導体基板３９の一方の主面上には、選択的に（例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って）外部接続端子用パッド４０が列状に配設されている（本例では、半導体基板３９の一方の主面の、対向する二辺近傍において当該二辺に沿って、外部接続端子用パッド４０が列状に配設されている）。従って、開口部３８内で露出している配線パターン３４の延在方向は、半導体素子３２の外周の辺に向かう方向と一致するため、仮にアンダーフィル材４２内に気泡が発生しても当該気泡を容易に排出させることができる。
【００６０】
ボンディング電極３６の幅は、当該ボンディング電極３６以外の配線パターン３４の箇所の幅より幅広に形成されている。よって、半導体素子３２を配線基板３１にフリップチップ実装する際に、半導体素子３６の凸状外部接続端子３５（詳細は後述する）のボンディング電極３６に対する位置ズレによる接続不良の発生を低減でき、製造歩留を向上させることができる。
【００６１】
ソルダーレジスト層３７は、例えば、たとえば，感光性フォトレジスト材量を印刷法、スプレーコート法、熱ロールを用いたラミネート法等により配線基板３１の表面に配設される。
【００６２】
また、前記開口部３８は、例えば、フォトリソグラフィ法によって、ソルダーレジスト層３７に部分的に形成することができる。
【００６３】
本例では、開口部３８の外周は、配線基板３１にフェイスダウン状態で搭載される半導体素子３２の外周領域Ｘよりも、配線基板３１の外周側に形成されている。従って、仮にアンダーフィル材４２内に気泡が発生しても当該気泡を容易に排出させることができる。また、開口部３６の外周端がアンダーフィル材４２の流動に対するダムとして機能し、半導体素子３６の側面と当該半導体素子３６の側面よりも外側との間に形成されるアンダーフィル材４２のフィレットＦ（図６参照。詳細は後述する）の形状を容易に制御することができる。
【００６４】
また、本例では、開口部３８の外周部分のうち、配線基板３１の外周側に位置する箇所は、ボンディング電極３６の配列方向と略平行に形成されているものの、開口部３８の外周部分のうち、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【００６５】
なお、配線基板３１の主面のうち、半導体素子３２が搭載される面と反対側の面には、図示を省略する導電層が設けられ、当該導電層には、半田を主体とする球状電極端子等の外部接続端子（図６及び図７では図示を省略）がグリッド状に複数配設されている。
【００６６】
半導体素子３２（図６参照）は、シリコン（Ｓｉ）半導体基板３９を用い、周知の半導体製造プロセスをもって形成されている。勿論、半導体基板として、ガリウム砒素（ＧａＡｓ）等の化合物半導体を適用した半導体素子を具備する半導体装置に対しても本発明を適用することができる。
【００６７】
半導体基板３９の一方の主面上には、選択的に（例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って）外部接続端子用パッド４０が列状に配設されている（本例では、半導体基板３９の一方の主面の、対向する二辺近傍において当該二辺に沿って、外部接続端子用パッド４０が列状に配設されている）。
【００６８】
また、各外部接続端子用パッド４０上には、ワイヤバンプとも称される凸状（突起状）外部接続端子３５が設けられている。
【００６９】
尚、ここでは、当該半導体素子３２にあって、シリコン半導体基板３９内に形成されたトランジスタ等の能動素子及び／或いはコンデンサ等の受動素子、並びに当該一方の主面上に形成された多層配線層及び／或いは再配線層を図示することを省略している。
【００７０】
前記外部接続端子用パッド４０は、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はこれらの合金等をもって形成されている。外部接続端子パッド４０の露出表面（最上層）には、電解めっき法又は蒸着法等により金（Ａｕ）層を形成しておいてもよい。
【００７１】
また、前記外部接続端子用パッド４０上に形成された凸状外部接続端子３５は、例えば、ワイヤボンディング技術を用いた所謂ボールボンディング法によって金（Ａｕ）ボールが圧接固着・接続されて台座部が形成され、更に当該台座部上に突出する部位からなる凸状外部接続端子３５が一体に形成される。凸状外部接続端子３５の突出部分の頂部は必要に応じて平坦化処理がなされる。
【００７２】
なお、凸状外部接続端子３５は、上述の例に限定されず、例えば、銅（Ｃｕ）、銅（Ｃｕ）と金（Ａｕ）の合金、又は半田等から構成されていてもよい。
【００７３】
上述のように、半導体素子３２の凸状外部接続端子３５は、配線基板３１の配線パターン３４のボンディング電極３６に接続されるが、図８に示すように、当該配線パターン３４には、半田、導電性樹脂等からなる再溶融性の導電部材４１が配設されている。ここで、図８は、図７において点線で囲んだ部分の構造を示す図であり、（ａ）は拡大平面図であり、（ｂ）は（ａ）の線Ａ−Ａにおける断面図であり、（ｃ）は（ａ）の線Ｂ−Ｂにおける断面図であり、（ｄ）は（ａ）の線Ｃ−Ｃにおける断面図である。
【００７４】
図８から明らかなように、ソルダーレジスト層３７の開口部３８の外周部分のうち、配線基板３１の外周側に位置する箇所は、ボンディング電極３６の配列方向と略平行に形成され、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されている。
【００７５】
かかる形状を有する開口部３８内において、所定の間隔をもって隣接して設けられている配線パターン３４上には導電部材４１が設けられ、一方、隣接する配線パターン３４間においては配線基板３１の基材３３が露出している。
【００７６】
導電部材４１は、例えば、印刷法、転写法、蒸着法、化学反応析出法等により配線パターン３４上に配設される。
【００７７】
図６に示すように、導電部材４１によって、半導体素子３２の凸状外部接続端子３５の少なくとも前記突出部分とこれに対応するボンディング電極３６とは共通に被覆され、機械的・電気的に接続されている。よって、半導体素子３２の配線基板３１に対する接続信頼性の高い実装構造を形成することができる。但し、必ずしも導電部材４１を設けていなくてもよく、その場合には、半導体素子３２の凸状外部接続端子３５とこれに対応するボンディング電極３６とは直接接続される。
【００７８】
また、半導体素子３２と配線基板３１の一方の主面（上面）との間には、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコン樹脂、或いは他の熱硬化性の絶縁性樹脂等の接着剤であるアンダーフィル材４２が充填されている。なお、アンダーフィル材４２には、銀（Ａｇ）、はんだ、ニッケル（Ｎｉ）等の導電性微粒子が添加されてもよい。
【００７９】
このように、半導体素子３２は、配線基板３１の一方の主面上にフリップチップ（フェイスダウン）方式をもって搭載・固着されている。
【００８０】
次に、上述の構造を有する配線基板３１への半導体素子３２のフリップチップ実装する工程を説明する。図９は、図７に示す配線基板３１への半導体素子３２のフリップチップ実装する工程を説明するための図である。
【００８１】
本例では、半導体素子３２を配線基板３１に搭載する際に、予め配線基板３２上にアンダーフィル材４２を供給しておき、アンダーフィル材４２を介しながら半導体素子３２を配線基板３１に搭載することによりアンダーフィル材４２を押し広げると共に、毛細管現象により半導体素子３２の全面領域にアンダーフィル材４２を流動させて充填し、同時に半導体素子３２を配線基板３１に搭載する際に付与される熱によりアンダーフィル材４２を硬化させる方法が採用されている。
【００８２】
先ず、図９（ａ）に示すように、配線基板３１をボンディングステージ（図示せず）上に載置・固定する。また、配線基板３１の略中央のソルダーレジスト層３７には、ペースト状のアンダーフィル材４５がディスペンス法により塗布配設されている。
【００８３】
このとき、上述のボンディングステージを加熱することにより配線基板３１を、例えば約５０℃乃至１００℃に加熱しておいてもよい。これにより配線基板３１上に塗布したアンダーフィル材４５の粘度が低下し、後述する工程で当該アンダーフィル材４５を流動させる際の流動性を高めることができる。
【００８４】
また、配線基板３１の配線パターン３４には、予め導電部材４１が、印刷法、転写法、蒸着法、化学反応析出法等により、被覆・形成されている。
【００８５】
一方、半導体素子３２を、半導体素子３２の主面と配線基板３１の主面とが平行になるようにして、その凸状外部接続端子３５が形成された面を下にして、吸着孔５０を有する吸着ツール５１により吸着保持し、半導体素子３２の凸状外部接続端子３５と、配線基板３１のボンディング電極３６（図７参照）とを対向させ、位置合わせをする。
【００８６】
なお、吸着ツール５１は図示を省略する加熱手段により、予め約１８０℃乃至２６０℃等、前記導電部材４１の融点以上の所定の温度に加熱しておく。
【００８７】
次いで、吸着ツール５１を降下させて、半導体素子３２の凸状外部接続端子３５の突出部分を、ボンディング電極３６（図７参照）上に設けられた導電部材４１に接触させて、吸着ツール５１により荷重を付与し、導電部材４１を溶融させる。この結果、導電部材４１は、凸状外部接続端子３５の少なくとも突出部分を覆い、この導電部材４１を介して、半導体素子３２の凸状外部接続端子３５と配線基板３１のボンディング電極３６（図７参照）とが接続される。
【００８８】
一方、吸着ツール５１を降下させて、凸状外部接続端子３５を導電部材４１に接触させる過程においては、配線基板３１上に配設されたアンダーフィル材４２は、半導体素子３２により押し広げられて、半導体素子３２と配線基板３１との間隙部を流動し、最終的には、毛細管現象により半導体素子３２の外周部分まで全面に亘って流動し、吸着ツール５１の熱により硬化する。但し、本工程ではアンダーフィル材４２を必ずしも完全に硬化させなくてもよい。
【００８９】
このようにして、半導体素子３２の凸状外部接続端子３５と配線基板３１のボンディング電極３６（図７参照）とが接続されると同時に、半導体素子３２がアンダーフィル材４２を介して配線基板３１に固着され、当該接続が維持される。かかる状態を図９（ｂ）に示す。
【００９０】
本工程で、吸着ツール５１から付与される荷重は、半導体素子３２の凸状外部接続端子３５及び配線基板３１のボンディング電極３６（図７参照）の材質や構成、又はフリップチップ実装工法等に因るが、例えば、１つの凸状外部接続端子３５当たり、約１ｇｆ乃至１４０ｇｆと設定してもよい。また、本工程では、荷重、加熱の他に超音波を付与する方法や加熱させずに荷重と超音波を付与する方法を用いてもよい。
【００９１】
ここで、配線基板３１のソルダーレジスト層３７に配設されたアンダーフィル材４５の、本工程中の流動について図１１乃至図１４を参照して説明する。
【００９２】
図１１乃至図１４の各図において、（ａ）は図７において点線で囲んだ部分を拡大して示す図であり、（ｂ）は（ａ）の線Ａ−Ａにおける断面図であり、（ｃ）は（ａ）の線Ｂ−Ｂにおける断面図であり、（ｄ）は（ａ）の線Ｃ−Ｃにおける断面図である。
【００９３】
また、（ａ）において、一点鎖線Ｘは、配線基板３１にフェイスダウン状態で搭載される半導体素子３２の外周領域を示し、一点鎖線Ｙは、配線基板３１のボンディング電極３６における半導体素子３２（図９参照）の外部接続端子３５の接続箇所を示す。
【００９４】
更に、図１１乃至図１４の各図において矢印は、アンダーフィル材４２の流動方向を示している。
【００９５】
図９（ａ）に示す工程において、半導体素子３２を吸着保持する吸着ツール５１を降下させ、荷重を付与していくと、配線基板３１のソルダーレジスト層３７に配設されたアンダーフィル材４２は、図１１に示すように、配線基板３１の略中央から外側へと押し広げられて流動し始める。
【００９６】
時間の経過と共に、吸着ツール５１による押し広げ及び毛細管現象によりアンダーフィル材４２の流動が進行するが、ソルダーレジスト層３７の開口部３８の外周部分のうち、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されているため、アンダーフィル材４２は、ソルダーレジスト層３７の開口部３８の外周部分であって配線基板３１の中心側に位置する箇所のうち、より中心側に位置している箇所から、ソルダーレジスト層３７の開口部３８内に流入し始める。
【００９７】
更に、時間が経過すると、図１２に示すように、配線基板３１の基材３３上（図１２においてαで示す箇所）に流入したアンダーフィル材４２よりも遅れて、隣接する配線パターン３４ｃ上に流入したアンダーフィル材４２が、配線基板３１の基材３１上（図１２においてαで示す箇所）に先に流入したアンダーフィル材４２よりも速い速度で流動する。
【００９８】
配線パターン３４とソルダーレジスト層３７上を流動するアンダーフィル材４２との間隔は、配線パターン３４が設けられていない箇所、即ち、配線基板３１の基材３３とソルダーレジスト層３７上を流動するアンダーフィル材４２との間隔よりも短く、また、一般に液状接着剤の金属表面に対する濡れ速度は樹脂表面に対する濡れ速度よりも速いため、配線基板３１の基材３３上（図１２においてαで示す箇所）に流入したアンダーフィル材４２よりも遅れて隣接する配線パターン３４ｃ上に流入したアンダーフィル材４２が、配線基板３１の基材３１上（図１２においてαで示す箇所）に先に流入したアンダーフィル材４２よりも速い速度で流動する。
【００９９】
更に、時間が経過すると、図１３に示すように、図１３においてαで示す配線基板３１の基材３３上及び配線パターン３４ｃ上に流入したアンダーフィル材４２の流動は進行すると共に、配線パターン３４ｃ上に流入したアンダーフィル材４２よりも遅れて配線基板３１の基材３３上（図１３においてβで示す箇所）に流入したアンダーフィル材４２及び図１３においてβで示す箇所を介して配線パターン３４ｃに隣接する配線パターン３４ａ上に更に遅れて流入したアンダーフィル材４２の流動も進行する。
【０１００】
このとき、図７において点線で囲んだ部分の中では配線パターン３４ｃを流動するアンダーフィル材４２の流動が最も進行している。
【０１０１】
また、上述した理由から、配線基板３１の基材３３上（図１３においてβで示す箇所）に流入したアンダーフィル材４２よりも遅れて隣接する配線パターン３４ａ上に流入したアンダーフィル材４２が、配線基板３１の基材３１上（図１３においてβで示す箇所）に先に流入したアンダーフィル材４２よりも速い速度で流動するため、配線基板３１の基材３３上（図１３においてβで示す箇所）を流動するアンダーフィル材４２の流動よりも、配線パターン３４ａ上を流動するアンダーフィル材４２の流動の方が僅かに進行している。
【０１０２】
よって、配線基板３１の基材３１上（図１３においてβで示す箇所）においてはアンダーフィル材４２の進行は進む一方、配線パターン３４ｃを流動するアンダーフィル材４２が配線基板３１の基材３１上（図１３においてβで示す箇所）に流れ込み、更に、配線パターン３４ｃを流動するアンダーフィル材４２よりも遅れて配線パターン３４ａを流動するアンダーフィル材４２が配線基板３１の基材３１上（図１３においてβで示す箇所）に僅かに流れ込む。
【０１０３】
従来の構造では、図３に示すように、配線パターン２上では、配線パターン２が設けられていない箇所である配線基板１０の基材１上よりも速くアンダーフィル材２５の流動が進行すると共に、配線パターン２上を流動するアンダーフィル材２５は、配線基板１０の基材１上にも流れ込む。即ち、配線基板１０の基材１上を流動するアンダーフィル材２５は、その両側に位置する配線パターン２上を互いに同じ速度で流動するアンダーフィル材２５の流動に引っ張られるように流動する。
【０１０４】
アンダーフィル材２５の流動の進行に伴い、配線パターン２が設けられている箇所と配線パターン２が設けられていない隣接する箇所との間で発生するアンダーフィル材２５の流動速度及び流動方向の差に起因して、開口部４において配線パターン２に隣接し基材１が露出した部分であって当該開口部４の開口縁部の近傍において、気泡Ｂ（図４参照）が形成されるおそれがある。
【０１０５】
これに対し、本例では、配線基板３１の基材３１上（図１３においてβで示す箇所）においてはアンダーフィル材４２の進行は進む一方、配線パターン３４ｃを流動するアンダーフィル材４２が、配線パターン３４ａを流動するアンダーフィル材４２よりも配線基板３１の基材３１上（図１３においてβで示す箇所）に多く流れ込むため、図１３においてβで示す箇所のアンダーフィル材４２において図４に示す気泡Ｂは発生し難い。
【０１０６】
また、仮に、かかる気泡Ｂが形成されても、配線パターン３４ｃを流動するアンダーフィル材４２が配線基板３１の基材３１上（図１３においてβで示す箇所）に流れ込むため、当該気泡Ｂは、配線パターン３４ａ側へ移動する。上述のように、配線パターン３４ａを流動するアンダーフィル材４２の配線基板３１の基材３１上（図１３においてβで示す箇所）への流れ込みは僅かであるため、配線パターン３４ａ側へ移動した気泡Ｂは、配線パターン３４ａ側で消滅される。
【０１０７】
更に、当該開口部３８内で露出している配線パターン３４は直線状に延在形成されているため、アンダーフィル材４２は、直線状に形成されている配線パターン３４に沿ってスムーズに流動することができ、仮にアンダーフィル材４２内に気泡Ｂが発生しても当該流動時に気泡を容易に排出させることができる。
【０１０８】
ボンディング電極３６の配列方向は、配線パターン３４の延在方向と略垂直の方向となっている。即ち、開口部３８内で露出している配線パターン３４の延在方向は、半導体素子３２の外周の辺に向かう方向と一致するため、仮にアンダーフィル材４２内に気泡Ｂが発生しても当該気泡を容易に排出させることができる。
【０１０９】
また、本例では、開口部３８の外周は、配線基板３１にフェイスダウン状態で搭載される半導体素子３２の外周領域Ｘよりも、配線基板３１の外周側に形成されている。従って、仮にアンダーフィル材４２内に気泡が発生しても当該気泡を容易に排出させることができる。
【０１１０】
更に、時間が経過すると、図１４に示すように、アンダーフィル材４２は、半導体素子３２の外周部分に至るまで全面に流動し、半導体素子３２の側面及び配線基板３１の表面にも拡がり所謂フィレットＦが形成され、最終的に吸着ツール５１の熱により硬化する。
【０１１１】
このようにして、配線基板３１の一方の主面上に、半導体素子３２がフリップチップ（フェイスダウン）方式をもってアンダーフィル材４２を介して搭載・固着され、半導体素子３２の凸状外部接続端子３５の少なくとも突出部分と、これに対応する前記配線基板３１上のボンディング電極３６（図７参照）とが、導電部材４１によって共通に被覆され接続された構造が形成されると、次に、図１０（ｃ）に示すように、吸着ツール５１による半導体素子３２の吸着を解除して、吸着ツール５１を上昇させる。
【０１１２】
なお、図９（ｂ）に示す工程においてアンダーフィル材４２を硬化させない場合又は完全に硬化させない場合は、図１０（ｃ）に示す工程の後に、恒温槽等により、例えば約３０分乃至９０分間、約１２０℃乃至１８０℃で加熱し、当該アンダーフィル材４２を完全に硬化させる工程を追加してもよい。
【０１１３】
しかる後、複数個の半導体素子３２が搭載・固着された配線基板３１の他方の主面（裏面）に対し、錫（Ｓｎ）−銀（Ａｇ）半田、或いは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等から成る半田ボール電極等の外部接続電極５５を複数グリッド状に配設する。その後、ダイシングブレード等を用いて、配線基板３１を、半導体素子３２の搭載箇所を単位として切断し、個片化する。これにより、図１０（ｄ）に示す、配線基板３１上に半導体素子３２がフリップチップ方式をもって搭載された半導体装置３０が形成される。
【０１１４】
尚、前記半導体素子３２に対して必要に応じて、例えば前記個片化処理の前に、配線基板３１の半導体素子３２搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、半導体素子３２の搭載箇所を単位として、配線基板３１及び封止用樹脂部をその厚さ方向に切断分離して、樹脂封止され且つ個片化された半導体装置が形成される。
【０１１５】
ところで、上述の例では、ソルダーレジスト層３７において、配線基板３１の対向する短辺に沿って開口部３８が形成され、当該開口部３８の外周部分のうち、配線基板３１の外周側に位置する箇所は、ボンディング電極３６の配列方向と略平行に形成されているものの、開口部３８の外周部分のうち、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【０１１６】
しかしながら、本発明はかかる例に限定されず、開口部の形状は図１５に示す形状であってもよい。ここで、図１５は、本発明の第１の実施の形態の変形例（その１）に係る配線基板の構造を示す平面図である。なお、図１５において、図７に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図１５において、一点鎖線Ｘは、配線基板３１Ａにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【０１１７】
図１５に示す配線基板３１Ａでは、ソルダーレジスト層３７において、配線基板３１の対向する短辺に沿って、開口部３８Ａ−１乃至３８Ａ−３及び開口部３８Ａ−４乃至３８Ａ−６が形成されている。
【０１１８】
各開口部３８−１乃至３８Ａ−６の外周部分のうち、配線基板３１Ａの中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有し、各開口部３８−１乃至３８Ａ−６の外周部分のうち、配線基板３１の外周側に位置する箇所は、ボンディング電極３６の配列方向に対して非平行な方向に、前記折り曲がった形状と略平行となる形状を有する。
【０１１９】
従って、各開口部３８Ａ−１乃至３８Ａ−６の外周部分のうち、配線基板３１Ａの中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されているため、図７に示す例と同様に、気泡Ｂの発生を抑制することができる。
【０１２０】
また、仮に、気泡Ｂが形成されても、上述のように、各開口部３８−１乃至３８Ａ−６の外周部分の配線基板３１の外周側に位置する箇所では、所定の角度を有して折り曲がった形状を有しているため、当該所定の角度が形成されている箇所（図１５においてＴで示す箇所）に、前記気泡Ｂを各開口部３８−１乃至３８Ａ−６の外に逃すことができる。
【０１２１】
更に、各開口部３８Ａ−１乃至３８Ａ−６において、隣接する複数の配線パターン３４が共通して部分的に露出されており、各配線パターン３４の露出面積は等しい。従って、各配線パターン３４上に導電部材４１を形成する際に、その形成量を均一にすることができる。
【０１２２】
また、開口部の形状は図１６に示す形状であってもよい。ここで、図１６は、本発明の第１の実施の形態の変形例（その２）に係る配線基板の構造を示す平面図である。なお、図１６においても、図７に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図１６において、一点鎖線Ｘは、配線基板３１Ｂにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【０１２３】
図１６に示す配線基板３１Ｂは、凸状外部接続端子が主面の４辺に沿って形成されている半導体素子がフリップチップ実装される基板であり、開口部３８Ｂが、ソルダーレジスト層３７において環状に形成され、前記凸状外部接続端子が接続されるボンディング電極３６の列が配線基板３１Ｂの四辺に沿って部分的に露出している。
【０１２４】
開口部３８Ｂの外周部分は、ボンディング電極３６の配列方向と略平行に形成されているものの、開口部３８Ｂの内周部分は、曲線状（本例では波形）に形成されている。
【０１２５】
このように、開口部３８Ｂの内周は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されているため、図７に示す例と同様に、気泡Ｂの発生を抑制することができる。
【０１２６】
また、開口部の形状は図１７に示す形状であってもよい。ここで、図１７は、本発明の第１の実施の形態の変形例（その３）に係る配線基板の構造を示す平面図である。（ｂ）は（ａ）において、点線で囲んだ部分を拡大した図である。
【０１２７】
なお、図１７においても、図７に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図１７において、一点鎖線Ｘは、配線基板３１Ｃにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【０１２８】
図１７に示す配線基板３１Ｃは、凸状外部接続端子が主面の４辺に沿って形成されている半導体素子がフリップチップ実装される基板であり、４つの開口部３８Ｃ−１乃至３８Ｃ−４が、配線基板３１Ｃの四辺に沿ってそれぞれ形成されている。
【０１２９】
各開口部３８Ｃ−１乃至３８Ｃ−４の外周部分のうち、配線基板３１Ｃの外周側に位置する箇所は、ボンディング電極３６の配列方向と略平行に形成されているものの、開口部３８Ｃ−１乃至３８Ｃ−４の外周部分のうち、配線基板３１の中心側に位置する箇所は、ステップ状に形成されている。各開口部３８Ｃ−１乃至３８Ｃ−４において、配線パターン３４が、共通して部分的に露出されている。
【０１３０】
開口部３８Ｃ−１乃至３８Ｃ−４の外周部分のうち、配線基板３１の中心側に位置する箇所の形状、即ち、ステップ形状について（ｂ）を参照して詳述する。
【０１３１】
本例では、開口部３８Ｃ−１乃至３８Ｃ−４の外周部分のうち、配線基板３１の中心側に位置する箇所であって配線パターン３４上に位置している部分は、ボンディング電極３６の配列方向と略平行に形成され、互いに隣接する配線パターン３４間の基材３３部分の上に位置している部分はボンディング電極３６の配列方向と非平行に形成されており、そのため、ステップ形状が形成されている。かかる形状により、開口部３８Ｃ内の隣接する配線パターン３４に流入するアンダーフィル材４２のタイミングを異ならしめることができる。
【０１３２】
但し、開口部３８Ｃ−１乃至３８Ｃ−４の外周部分のうち、配線基板３１の中心側に位置する箇所であって、配線パターン３４上に位置している部分の形状を、図１８に示すように、図１７（ｂ）と反対の形状にしてもよい。
【０１３３】
即ち、図１８に示す例では、開口部３８Ｃ'の外周部分のうち、配線基板３１の中心側に位置する箇所であって配線パターン３４上に位置している部分は、ボンディング電極３６の配列方向と非平行に形成されており、互いに隣接する配線パターン３４間の基材３３部分の上に位置している部分はボンディング電極３６の配列方向と略平行に形成され、これにより、ステップ形状が形成されている。かかる形状により、開口部３８Ｃ'内の隣接する配線パターン３４に流入するアンダーフィル材４２のタイミングを異ならしめることができる。
【０１３４】
このように、各開口部３８Ｃ−１乃至３８Ｃ−４の外周部分のうち、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されている部分を有するため、図７に示す例と同様に、気泡Ｂの発生を抑制することができる。
【０１３５】
更に、各開口部３８Ｃ−１乃至３８Ｃ−４において、共通して部分的に露出されている隣接する配線パターン３４のそれぞれの露出面積は等しい。従って、各配線パターン３４上に導電部材４１を形成する際に、その形成量を均一にすることができる。
【０１３６】
要は、開口部３８の外周部分のうち、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されている限り、その形状は問わず、例えば図７に示す例のように鋸の刃状であっても、図１６に示す例のように波形であっても、図１７及び図１８に示す例のようにステップ状であってもよい。いずれの場合であっても、アンダーフィル材４２内の気泡Ｂの発生を抑制することができる。
【０１３７】
［第２の実施の形態］
上述の本発明の第１の実施の形態では、半導体素子３２を配線基板３１に搭載する際に、予め配線基板３１上にアンダーフィル材４２を供給しておき、アンダーフィル材４２を介しながら半導体素子３２を配線基板３１に搭載することによりアンダーフィル材４２を押し広げると共に、毛細管現象により半導体素子３２の全面領域にアンダーフィル材４２を流動させて充填し、同時に半導体素子３２を配線基板３１に搭載する際に付与される熱によりアンダーフィル材４２を硬化させる方法に用いられる配線基板３１について説明した。
【０１３８】
しかしながら、本発明はかかる例に限定されず、半導体素子を配線基板に接続・搭載した後に、配線基板上における半導体素子の外周部近傍部にアンダーフィル材を塗布して半導体素子の全面領域にアンダーフィル材を流動させて充填し、しかる後加熱によりアンダーフィル材を硬化させる方法に用いられる配線基板についても適用することができ、これを以下、本発明の第２の実施の形態として説明する。
【０１３９】
図１９は、本発明の第２の実施の形態に係る配線基板の構造を示す平面図である。
【０１４０】
なお、図１９において、図７を参照して説明した説明に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図１９において、一点鎖線Ｘは、配線基板１０１にフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【０１４１】
図１９を参照するに、配線基板１０１の表面に形成されたソルダーレジスト層３７に、列状に配設された複数のボンディング電極３６の列に沿って連続的に開口した開口部１０２−１乃至１０２−３及び開口部１０２−４が、それぞれ配線基板１０１の４辺に沿って、形成されている。
【０１４２】
上述の第１の実施の形態では、開口部３８の外周部分は、配線基板３１に実装される半導体素子３２の外周領域よりも、配線基板３１の外周側に形成されているが、本実施の形態では、開口部１０２の外周部分は、配線基板１０１に実装される半導体素子３２の外周領域よりも、配線基板１０１の中心側に形成されている。
【０１４３】
各開口部１０２−１乃至１０２−３の長手方向の外周部分は、配線基板１０１の中心側も外側も、いずれもボンディング電極３６の配列方向と略平行に形成されている。
【０１４４】
一方、図１９において配線基板１０１の左側に設けられた開口部１０２−４は、図７に示す開口部３８と同様の形状を有する。即ち、当該開口部１０２−４の外周部分のうち、配線基板１０１の外周側に位置する箇所は、ボンディング電極３６の配列方向と略平行に形成されているものの、開口部１０２−４の外周部分のうち、配線基板３１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【０１４５】
各開口部１０２−１乃至１０２−３及び開口部１０２−４において、隣接する配線パターン３４が、共通して部分的に露出されている。
【０１４６】
このような構造を有する配線基板１０１に半導体素子が接続・搭載されると、図２０において黒色で示すように、当該配線基板１０１上における半導体素子の外周部近傍部にアンダーフィル材４２が塗布される。
【０１４７】
即ち、図２０（ａ）に示す例では、開口部１０２−２の外周側において、アンダーフィル材４２が一点塗布され、図２０（ｂ）に示す例では、開口部１０２−２の外周側において、線を描くようにアンダーフィル材４２が塗布される。
【０１４８】
配線基板１０１に塗布されたアンダーフィル材４２は流動し始め、各開口部１０２−１乃至１０２−３及び開口部１０２−４に流入していく。このとき、アンダーフィル材４２が塗布された箇所に近い箇所に形成された開口部１０２−１乃至１０２−３においては、当該アンダーフィル材４２の流入速度は比較的高いため、当該アンダーフィル材４２中での気泡の発生は生じにくいものの、アンダーフィル材４２が塗布される側に対して最も遠い側にある配線基板１０１の辺のボンディング電極３６の列の開口部には、低い流動速度でアンダーフィル材４２が流入するため流動性が悪く当該アンダーフィル材４２中に気泡が発生しやすい。
【０１４９】
しかしながら、本例では、当該開口部１０２−４の形状の外周部分のうち、配線基板１０１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されているため、上述の本発明の第１の実施の形態において説明したように、アンダーフィル材４２中での気泡の発生を抑制することができる。
【０１５０】
なお、開口部１０２−４の開口形状はかかる例に限定されず、開口部１０２−４の外周部分のうち、配線基板１０１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されている限り、図１６に示す例のように波形であっても、図１７及び図１８に示す例のようにステップ状であってもよい。
【０１５１】
次に、上述の構造を有する配線基板１０１への半導体素子３２のフリップチップ実装する工程を説明する。図２１及び図２２は、図１９に示す配線基板１０１への半導体素子３２のフリップチップ実装する工程を説明するための図（その１）及び（その２）である。なお、図２１及び図２２においては、図１９における配線基板１０１の線Ａ−Ａの断面図が示されており、かかる配線基板１０１に半導体素子３２がフリップチップ実装される。
【０１５２】
先ず、図２１（ａ）に示すように、配線基板１０１をボンディングステージ（図示せず）上に載置・固定する。
【０１５３】
このとき、上述のボンディングステージを加熱することにより配線基板１０１を、例えば約５０℃乃至１００℃に加熱しておいてもよい。
【０１５４】
また、配線基板１０１の配線パターン３４のボンディング電極３６（図１９参照）には、予め導電部材４１が、印刷法、転写法、蒸着法、化学反応析出法等により、被覆・形成されている。
【０１５５】
一方、半導体素子３２を、半導体素子３２の主面と配線基板１０１の主面とが平行になるようにして、その凸状外部接続端子３５が形成された面を下にして、吸着孔５０を有する吸着ツール５１により吸着保持し、半導体素子３２の凸状外部接続端子３５と、配線基板１０１のボンディング電極３６（図１９参照）とを対向させて、位置合わせをする。
【０１５６】
次いで、吸着ツール５１を降下させて、半導体素子３２の凸状外部接続端子３５の突出部分を、ボンディング電極３６（図１９参照）上に設けられた導電部材４１に接触させて、吸着ツールにより荷重を付与し、導電部材４１を溶融させる。この結果、導電部材４１は、凸状外部接続端子３５の少なくとも突出部分を覆い、この導電部材４１を介して、半導体素子３２の凸状外部接続端子３５と配線基板１０１のボンディング電極３６（図１９参照）が接続される。かかる状態を、図２１（ｂ）に示す。
【０１５７】
本工程で、吸着ツール５１から付与される荷重は、半導体素子３２の凸状外部接続端子３５及び配線基板１０１のボンディング電極３６（図１９参照）の材質や構成、又はフリップチップ実装工法等に因るが、例えば、１つの凸状外部接続端子３５当たり、約１ｇｆ乃至１４０ｇｆと設定してもよい。また、本工程では、荷重、加熱の他に超音波を付与する方法や加熱させずに荷重と超音波を付与する方法を用いてもよい。
【０１５８】
次いで、吸着ツール５１による半導体素子３２の吸着を解除して吸着ツール５１を上昇させ、導電部材４１を常温に降温すると、半導体素子３２の配線基板３１への搭載が完了する。
【０１５９】
その後、図２２（ｃ）に示すように、当該配線基板１０１上の半導体素子３２と端部一辺の近傍、より具体的には、図１９に示す開口部１０２−２の外側に一点（図２０（ａ）参照）又は線状に（図２０（ｂ）参照）、ペースト状のアンダーフィル材４５を不図示のディスペンサのノズル２００から塗布する。
【０１６０】
なお、当該アンダーフィル材４５を、塗布する前に、例えば約５０℃乃至１００℃に予め加熱しておいてもよい。また、当該アンダーフィル材４５を塗布する際には、当該配線基板１０及び半導体素子３２を、例えば５０℃乃至１００℃に加熱しておいてもよい。当該加熱により、アンダーフィル材４５の粘度は低下して、当該アンダーフィル材４５を流動させる際の流動性を高めることができる。
【０１６１】
塗布されたアンダーフィル材４２は、毛細管現象により配線基板１０１と半導体素子３２との間隙部へ流動し、各開口部１０２−１乃至１０２−３及び開口部１０２−４に流入していく。このとき、アンダーフィル材４２が塗布された箇所に近い箇所に形成された開口部１０２−１乃至１０２−３においては、当該アンダーフィル材４２の流入速度は比較的高いため、アンダーフィル材４２中で気泡の発生は生じにくい。また、本例では、当該開口部１０２−４の形状の外周部分のうち、配線基板１０１の中心側に位置する箇所は、ボンディング電極３６の配列方向と異なる方向、即ち、ボンディング電極３６の配列方向に対して非平行な方向に形成されているため、上述の本発明の第１の実施の形態において説明したように、開口部１０２−４においても、アンダーフィル材４２中での気泡の発生を抑制することができる。
【０１６２】
時間が経過すると、アンダーフィル材４２は、半導体素子３２の外周部分に至るまで全面に流動し、半導体素子３２の側面及び配線基板１０１の表面にも拡がり所謂フィレットＦが形成される。
【０１６３】
その後、恒温槽等により、例えば約３０分乃至９０分間、約１２０℃乃至１８０℃で加熱し、当該アンダーフィル材４２を完全に硬化させる。
【０１６４】
このようにして、配線基板１０１の一方の主面上に、半導体素子３２がフリップチップ（フェイスダウン）方式をもって搭載・固着された構造が形成される。
【０１６５】
しかる後、複数個の半導体素子３２が搭載・固着された配線基板１０１の他方の主面（裏面）に対し、錫（Ｓｎ）−銀（Ａｇ）半田、或いは錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田等から成る半田ボール電極等の外部接続電極５５を複数グリッド状に配設する。その後、ダイシングブレード等を用いて、配線基板１０１を、半導体素子３２の搭載箇所を単位として切断し、個片化する。これにより、図２３に示す、配線基板１０１上に半導体素子３２がフリップチップ方式をもって搭載された半導体装置１００が形成される。
【０１６６】
尚、前記半導体素子３２に対して必要に応じて、例えば前記個片化処理の前に、配線基板１０１の半導体素子３２搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、半導体素子３２の搭載箇所を単位として、配線基板１０１及び封止用樹脂部をその厚さ方向に切断分離して、樹脂封止され且つ個片化された半導体装置が形成される。
【０１６７】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【０１６８】
例えば、上述の本発明の第１の実施の形態では、図１１等に示すように、開口部３８の外周部分を画定するレジスト層３７の端部は配線基板３１と垂直な方向に形成され、レジスト層３７の開口部３８の開口面積は、レジスト層３７の厚さ方向において均一となっているが、本発明はかかる例に限定されず、図２４に示す構造であってもよい。
【０１６９】
ここで、図２４は、開口部３８の外周部分を画定するレジスト層３７の端部の形状の他の例を説明するための図であり、（ａ）は図７において点線で囲んだ部分を拡大して示す図であり、（ｂ）は（ａ）の線Ａ−Ａにおける断面図であり、（ｃ）は（ａ）の線Ｂ−Ｂにおける断面図であり、（ｄ）は（ａ）の線Ｃ−Ｃにおける断面図である。
【０１７０】
図２４を参照するに、本例では、開口部３８Ｄの外周部分を画定するレジスト層３７Ｄの端部は、その断面の形状が上広がりのテーパ形状に形成されており、レジスト層３７Ｄの開口部３８Ｄの開口面積は、レジスト層３７Ｄの厚さ方向において広がるように形成されている。
【０１７１】
当該開口部３８Ｄの外形形状と相俟って、かかる構造により、レジスト層３７Ｄの開口部３８Ｄ内に、アンダーフィル材４２をスムーズに流入させることができ、配線基板３８の中心側に位置するソルダーレジスト層３７Ｄの開口端部（際部）の近傍において、アンダーフィル材４２中に気泡が発生することを抑制することができる。
【０１７２】
特に、断面がテーパ形状となっているレジスト層３７Ｄの端部の傾斜角度は、より小さい角度であることが望ましい。より小さい角度であれば。アンダーフィル材４２を、配線基板３１の基材３３とレジスト層３７Ｄの端面との間で確実に埋め込むことができ、当該箇所における気泡の発生・巻き込みを抑制することができるからである。
【０１７３】
なお、図２４に示す構造を本発明の第２の実施の形態に適用することができることは言うまでもない。
【０１７４】
以上の説明に関し、更に以下の項を開示する。
（付記１）
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、
前記電子部品が実装される面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板。
（付記２）
付記１記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、所定の角度を有して折り曲がった形状を有することを特徴とする配線基板。
（付記３）
付記１記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、曲線形状を有することを特徴とする配線基板。
（付記４）
付記１記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、ステップ形状を有することを特徴とする配線基板。
（付記５）
付記１乃至４いずれか一項記載の配線基板であって、
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しいことを特徴する配線基板。
（付記６）
付記１乃至５いずれか一項記載の配線基板であって、
前記開口部内で露出している前記配線パターンは、直線状に延在形成されていることを特徴する配線基板。
（付記７）
付記６記載の配線基板であって、
前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であることを特徴とする配線基板。
（付記８）
付記１乃至７いずれか一項記載の配線基板であって、
前記電極の幅は、前記電極以外の前記配線パターンの箇所の幅よりも幅広に形成されていることを特徴とする配線基板。
（付記９）
付記１乃至８いずれか一項記載の配線基板であって、
前記開口部は、前記絶縁膜に環状に形成され、
前記電極の列が、当該配線基板の四辺に沿って露出していることを特徴とする配線基板。
（付記１０）
付記１乃至９いずれか一項記載の配線基板であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して、前記電子部品の前記外部接続端子と対応する当該配線基板の前記電極とが接続されることを特徴とする配線基板。
（付記１１）
付記１乃至１０いずれか一項記載の配線基板であって、
前記開口部の外周部分は、当該配線基板に実装される前記電子部品の外周領域よりも、当該配線基板の外周側に形成されていることを特徴とする配線基板。
（付記１２）
付記１乃至１０いずれか一項記載の配線基板であって、
前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていることを特徴とする配線基板。
（付記１３）
付記１乃至１２いずれか一項記載の配線基板であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする配線基板。
（付記１４）
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造。
（付記１５）
付記１４記載の電子部品の実装構造であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする電子部品の実装構造。
（付記１６）
付記１４又は１５記載の電子部品の実装構造であって、
前記開口部の外周部分は、前記配線基板に実装される前記電子部品の外周領域よりも、前記配線基板の外周側に形成されていることを特徴とする電子部品の実装構造。
（付記１７）
付記１４又は１５記載の電子部品の実装構造であって、
前記開口部は、前記電子部品と前記配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する前記配線基板の辺に沿って形成されていることを特徴とする電子部品の実装構造。
（付記１８）
付記１４乃至１７いずれか一項記載の電子部品の実装構造であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする電子部品の実装構造。
（付記１９）
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置。
（付記２０）
付記１９記載の半導体装置であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする半導体装置。
【図面の簡単な説明】
【０１７５】
【図１】半導体素子がフリップチップ実装される従来の配線基板の構造を示す平面図である。
【図２】図１に示す配線基板１０に半導体素子をフリップチップ実装する工程を説明するための図（その１）である。
【図３】図１に示す配線基板１０に半導体素子をフリップチップ実装する工程を説明するための図（その２）である。
【図４】図１に示す配線基板１０に半導体素子をフリップチップ実装する工程を説明するための図（その３）である。
【図５】図１に示す配線基板１０に半導体素子をフリップチップ実装する工程を説明するための図（その４）である。
【図６】本発明の第１の実施の形態に係る配線基板への半導体素子の実装構造の要部を示す図である。
【図７】図６に示す配線基板の構造を示す平面図である。
【図８】図７において点線で囲んだ部分の構造を示す図である。
【図９】図７に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図である。
【図１０】図７に示す配線基板に半導体素子がフリップチップ実装された半導体装置を示す図である。
【図１１】図７に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図（その１）である。
【図１２】図７に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図（その２）である。
【図１３】図７に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図（その３）である。
【図１４】図７に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図（その４）である。
【図１５】本発明の第１の実施の形態の変形例（その１）に係る配線基板の構造を示す平面図である。
【図１６】本発明の第１の実施の形態の変形例（その２）に係る配線基板の構造を示す平面図である。
【図１７】本発明の第１の実施の形態の変形例（その３）に係る配線基板の構造を示す平面図である。
【図１８】図１７に示す例の変形例に係る配線基板の部分拡大図である。
【図１９】本発明の第２の実施の形態に係る配線基板の構造を示す平面図である。
【図２０】図１９に示す配線基板へのアンダーフィル材の塗布を説明するための図である。
【図２１】図１９に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図（その１）である。
【図２２】図１９に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図（その２）である。
【図２３】図１９に示す配線基板に半導体素子がフリップチップ実装された半導体装置を示す図である。
【図２４】開口部の外周部分を画定するレジスト層の端部の形状の他の例を説明するための図である。
【符号の説明】
【０１７６】
３０、１００      半導体装置
３１、１０１      配線基板
３２              半導体素子
３４              配線パターン
３５              凸状外部接続端子
３６              ボンディング電極
３７、３７Ｄ      ソルダーレジスト層
３８、３８Ａ、３８Ｂ、３８Ｃ、３８Ｄ、１０２    開口部
４１              導電部材
４２              アンダーフィル材
Ｘ                半導体素子３２の外周領域
【図１】
2008235365.tif 000003
【図２】
2008235365.tif 000004
【図３】
2008235365.tif 000005
【図４】
2008235365.tif 000006
【図５】
2008235365.tif 000007
【図６】
2008235365.tif 000008
【図７】
2008235365.tif 000009
【図８】
2008235365.tif 000010
【図９】
2008235365.tif 000011
【図１０】
2008235365.tif 000012
【図１１】
2008235365.tif 000013
【図１２】
2008235365.tif 000014
【図１３】
2008235365.tif 000015
【図１４】
2008235365.tif 000016
【図１５】
2008235365.tif 000017
【図１６】
2008235365.tif 000018
【図１７】
2008235365.tif 000019
【図１８】
2008235365.tif 000020
【図１９】
2008235365.tif 000021
【図２０】
2008235365.tif 000022
【図２１】
2008235365.tif 000023
【図２２】
2008235365.tif 000024
【図２３】
2008235365.tif 000025
【図２４】
2008235365.tif 000026