(57)【要約】【課題】半導体素子端面での電流のリークやショートが防止された、新たな構造のIII −Ｖ族半導体素子。【解決手段】III 族窒化物半導体からなる半導体層１０１は支持基板１０７に向かうにつれて断面積が漸減する逆テーパー状に形成され、半導体層１０１の下面には、ｐ電極１０２、低融点金属拡散防止層１０３が形成され、低融点金属層１０５、１０６を介して支持基板１０７に接合している。半導体層１０１の上面には、格子状にｎ電極１０８が形成されている。半導体層１０１の側端面には、イオン注入による高抵抗領域１１０が形成され、半導体層１０１上面の側端面近傍にも、イオン注入による高抵抗領域１１１が形成されている。この高抵抗領域１００、１１１によって、電流のリークやショートが防止される。【選択図】図１
2008235362.tif 000002
【特許請求の範囲】
【請求項１】
III −Ｖ族半導体で構成され、導電性の支持基板に接合された半導体素子において、
前記半導体素子の側端面には、イオン注入による高抵抗領域が形成されていることを特徴とする半導体素子。
【請求項２】
前記半導体素子は、低融点金属層を介して前記支持基板と接合していることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記低融点金属層は、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかにより形成されていることを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記半導体素子は、非はんだ層を介して前記支持基板と接合していることを特徴とする請求項１に記載の半導体素子。
【請求項５】
前記非はんだ層は、Ａｕ、Ｓｎ、Ｃｕのいずれかにより形成されていることを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記半導体素子は、前記支持基板に向かうにつれて断面積が漸減する逆テーパー状に形成されていることを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体素子。
【請求項７】
前記半導体素子は、前記支持基板と接合するｐ電極を有し、
前記ｐ電極は、前記支持基板上部の全面にわたって形成されていることを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体素子。
【請求項８】
前記半導体素子上面の、少なくとも側端面近傍には、イオン注入による高抵抗領域が形成されていることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体素子。
【請求項９】
前記半導体素子上面の、少なくとも側端面近傍には、誘電体からなる絶縁膜が形成されていることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体素子。
【請求項１０】
前記支持基板は、メッキにより形成されていることを特徴とする請求項１ないし請求項９のいずれか１項に記載の半導体素子。
【請求項１１】
前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項１ないし請求項１０のいずれか１項に記載の半導体素子。
【請求項１２】
前記半導体素子は、発光素子であることを特徴とする請求項１ないし請求項１１のいずれか１項に記載の半導体素子。
【請求項１３】
III −Ｖ族半導体で構成された半導体素子の製造方法において、
基板上に、互いに分離された複数の前記半導体素子を形成する工程と、
前記半導体素子の側端面に、イオン注入して高抵抗領域を形成する工程と、
前記高抵抗領域を形成した後、前記半導体素子の上面に、ｐ電極および低融点金属拡散防止層を形成する工程と、
前記半導体素子と導電性の支持基板を低融点金属層を介して接合する工程と、
レーザーリフトオフにより前記基板を除去する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項１４】
前記半導体素子の側端面は、前記基板に向かうにつれて断面積が漸増するテーパー状に形成されていて、
前記イオン注入は、前記基板の主面に対して垂直に行われることを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１５】
前記イオン注入は、前記基板の主面に対して垂直に行われ、イオンが前記基板に達する加速電圧で行われることを特徴とする請求項１３または請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記基板を除去する工程の後、前記基板と接合していた前記半導体素子の表面の、側端面近傍に、イオン注入する工程を有することを特徴とする請求項１３または請求項１４に記載の半導体素子の製造方法。
【請求項１７】
前記基板を除去する工程の後、前記基板と接合していた前記半導体素子の表面に、ｎ電極を形成する工程と、
前記ｎ電極をマスクとして、前記半導体素子の表面に、イオン注入する工程と、
を有することを特徴とする請求項１３または請求項１４に記載の半導体素子の製造方法。
【請求項１８】
前記基板を除去する工程の後、前記基板と接合していた前記半導体素子の表面の、側端面近傍に、誘電体からなる絶縁膜を形成する工程を有することを特徴とする請求項１３または請求項１４に記載の半導体素子の製造方法。
【請求項１９】
III −Ｖ族半導体で構成された半導体素子の製造方法において、
基板上にIII −Ｖ族半導体からなる半導体層を形成する工程と、
前記半導体層上面の所定の領域に、イオンが前記基板に達する加速電圧でイオン注入して高抵抗領域を形成し、前記高抵抗領域により前記半導体層を各半導体素子に分離する工程と、
前記高抵抗領域を形成した後、前記各半導体素子の上面に、ｐ電極および低融点金属拡散防止層を形成する工程と、
前記半導体素子と導電性の支持基板を低融点金属層を介して接合する工程と、
レーザーリフトオフにより前記基板を除去する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２０】
前記イオン注入は、異なる加速電圧で複数回行われることを特徴とする請求項１５または請求項１９に記載の半導体素子の製造方法。
【請求項２１】
III −Ｖ族半導体で構成された半導体素子の製造方法において、
基板上にIII −Ｖ族半導体からなる半導体層を形成する工程と、
前記半導体層上面の所定の領域に、イオンが前記基板に達しない加速電圧でイオン注入して第１高抵抗領域を形成する工程と、
前記第１高抵抗領域を形成した後、前記半導体層の上面に、ｐ電極および低融点金属拡散防止層を形成する工程と、
前記半導体素子と導電性の支持基板を低融点金属層を介して接合する工程と、
レーザーリフトオフにより前記基板を除去する工程と、
前記第１高抵抗領域に対応する、前記基板と接合していた前記半導体層表面の所定の領域に、イオンが前記高抵抗領域に達する加速電圧でイオン注入して前記第１高抵抗領域に続く第２高抵抗領域を形成し、前記第１および第２高抵抗領域により前記半導体層を各半導体素子に分離する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２２】
前記低融点金属層は、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかにより形成されていることを特徴とする請求項１３ないし請求項２１のいずれか１項に記載の半導体素子の製造方法。
【請求項２３】
前記半導体素子は、III 族窒化物半導体で構成されていることを特徴とする請求項１３ないし請求項２２のいずれか１項に記載の半導体素子の製造方法。
【請求項２４】
前記半導体素子は、発光素子であることを特徴とする請求項１３ないし請求項２３のいずれか１項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成長基板上にIII −Ｖ族半導体からなるｎ層とｐ層とを成長させて、ｐ層上の電極層をハンダを用いて支持基板と接合した後、レーザーリフトオフにより成長基板を除去して半導体素子を製造する方法およびその半導体素子に関する。特に、ｐ層とｎ層との側面におけるショートから保護する方法およびその半導体素子構造に関するものである。
【背景技術】
【０００２】
III 族窒化物半導体を成長させる基板として、一般的に化学的、熱的に安定しているサファイア基板が用いられているが、サファイアには導電性がなく、縦方向に電流を流すことができない。また、サファイアには明確な劈開面がなく、ダイシングが困難である。また、サファイアは熱伝導性も低く、半導体素子の放熱を阻害する。さらに、半導体層とサファイア基板の接合面での全反射や、半導体層での光閉じ込めがあり、外部量子効率が低い。光の取り出し効率を向上させるために光取り出し面を凹凸加工することも考えられるが、サファイアはこの加工が容易ではない。
【０００３】
この問題を解決する技術として、レーザーリフトオフ法が知られている。レーザーを照射し、サファイア基板を分離除去する方法である。
【０００４】
特許文献１には、サファイア基板上にIII 族窒化物半導体素子を形成した後、エッチングにより溝を形成して素子領域を各素子ごとに分離させ、各素子に電極を形成し、サファイア基板上に成長させたIII 族窒化物半導体素子と支持基板とを接合した後、レーザーリフトオフを実施する方法が示されている。溝の内部に残った気体がレーザーにより熱膨張してIII 族窒化物半導体素子にクラックが生じていたが、特許文献１は、溝の内部に誘電体を充填することで気体を排除して、これによるクラックの発生を防止できる旨の記述がある。
【０００５】
また、特許文献２には、溝の内部にフォトレジストを満たし、III 族窒化物半導体素子と支持基板とを接合するのではなく、III 族窒化物半導体素子の上部に金属層を形成した後、レーザーリフトオフを実施する方法が示されている。溝に形成されたフォトレジストは、その金属層を形成するときに溝の中に金属が入ることを防止するためのものであることが説明されている。
【０００６】
また、特許文献３には、傾斜した半導体素子端面にＳｉＯ2 やＡｌ2 Ｏ3 などの保護膜およびシード金属膜を形成し、溝と半導体素子上部に金属層を形成した後、レーザーリフトオフを実施する方法が示されている。
【０００７】
他方、III 族窒化物半導体にイオン注入することで高抵抗化し、その高抵抗化した領域を素子分離領域とする半導体素子が、特許文献４、５に記載されている。
【特許文献１】特開２００５−３３３１３０
【特許文献２】特表２００５−５２２８７３
【特許文献３】特開２００６−１３５３２１
【特許文献４】特開２００４−９５６４０
【特許文献５】特開２００６−２６１１７９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献２では、レジストがIII 族窒化物半導体発光素子に残るため、その後の実装時にリフロー等の温度履歴により素子信頼性に問題が生じる。
【０００９】
特許文献３では、成長基板と保護膜とが強固に接合しているため、サファイア基板の分離の際、保護膜が剥離し、半導体素子にクラックが発生する。さらに、ダイシング時には半導体素子上部に形成された金属層を切断しなければならない点も問題である。
【００１０】
特許文献１では、溝の内部に誘電体を充填する前に、電極を形成しているために、電極の金属が素子の側面に付着してしまう可能性がある。これは、電流のリークやショートの要因となる。また、レーザリフトオフ時の機械的衝撃で誘電体膜が破損する可能性がある。
【００１１】
そこで本発明の目的は、III −Ｖ族半導体で構成され、導電性の支持基板に接合された半導体素子において、半導体素子の側端面での電流のリークやショートが防止された、新たな構造の半導体素子を実現すること、および、その半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【００１２】
第１の発明は、III −Ｖ族半導体で構成され、導電性の支持基板に接合された半導体素子において、半導体素子の側端面には、イオン注入による高抵抗領域が形成されていることを特徴とする半導体素子である。
【００１３】
イオン注入される原子は、窒素、ヒ素、リンなどの電気的活性化が困難なものであれば何でもよい。高抵抗領域の注入されたイオンの濃度は、１×１０18〜１×１０22／ｃｍ3 の範囲であることが望ましい。１×１０18／ｃｍ3 以下であると高抵抗にならず、１×１０22／ｃｍ3 以上では結晶の劣化が著しく、望ましくない。
【００１４】
支持基板と半導体素子の接合には、Ａｕ−Ｓｎ層、Ａｕ−Ｓｉ層、Ａｇ−Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層などの金属共晶層である低融点金属層や、低融点金属ではないが、Ａｕ層、Ｓｎ層、Ｃｕ層などの非はんだ層を用いることができる。
【００１５】
支持基板には、Ｓｉ基板、ＧａＡｓ基板、Ｃｕ基板、Ｃｕ−Ｗ基板などの導電性の基板を用いる。また、半導体素子に直接Ｃｕなどをメッキし、支持基板としてもよい。
【００１６】
第２の発明は、第１の発明において、半導体素子は、低融点金属層を介して支持基板と接合していることを特徴とする半導体素子である。
【００１７】
第３の発明は、第２の発明において、低融点金属層は、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかにより形成されていることを特徴とする半導体素子である。
【００１８】
第４の発明は、第１の発明において、半導体素子は、非はんだ層を介して支持基板と接合していることを特徴とする半導体素子である。
【００１９】
第５の発明は、第４の発明において、非はんだ層は、Ａｕ、Ｓｎ、Ｃｕのいずれかにより形成されていることを特徴とする半導体素子である。
【００２０】
第６の発明は、第１の発明から第５の発明において、半導体素子は、支持基板に向かうにつれて断面積が漸減する逆テーパー状に形成されていることを特徴とする。
【００２１】
第７の発明は、第１の発明から第５の発明において、半導体素子は、支持基板と接合するｐ電極を有し、ｐ電極は、支持基板上部の全面にわたって形成されていることを特徴とする。
【００２２】
ｐ電極にはＡｇ、Ｒｈ、Ｐｔ、Ｒｕやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属が望ましい。他には、Ｎｉ、Ｎｉ合金、Ａｕ合金などを用いることができる。また、ＩＴＯなどの透明電極膜と高反射金属膜からなる複合層であってもよい。
【００２３】
第８の発明は、第１の発明から第６の発明において、半導体素子上面の、少なくとも側端面近傍には、イオン注入による高抵抗領域が形成されていることを特徴とする半導体素子である。
【００２４】
第９の発明は、第１の発明から第６の発明において、半導体素子上面の、少なくとも側端面近傍には、誘電体からなる絶縁膜が形成されていることを特徴とする半導体素子である。
【００２５】
ここで第８、９の発明において、半導体素子上面とは、半導体素子の支持基板と接合している側の表面とは反対側の表面をいう。半導体素子がIII 族窒化物半導体からなる場合は、通常はｎ層側の表面であり、発光素子であれば、光取り出し面である。また、側端面近傍とは、側端面から、半導体素子上面の幅に対して５％〜１０％内側の範囲である。また、高抵抗領域または絶縁膜は、半導体素子上面の、電極形成領域以外のすべての領域に形成されていてもよい。
【００２６】
第１０の発明は、第１の発明から第９の発明において、支持基板は、メッキにより形成されていることを特徴とする半導体素子である。
【００２７】
第１１の発明は、第１の発明から第１０の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする。
【００２８】
第１２の発明は、第１の発明から第１１の発明において、半導体素子は、発光素子であることを特徴とする。
【００２９】
第１３の発明は、III −Ｖ族半導体で構成された半導体素子の製造方法において、基板上に、互いに分離された複数の半導体素子を形成する工程と、半導体素子の側端面に、イオン注入して高抵抗領域を形成する工程と、高抵抗領域を形成した後、半導体素子の上面に、ｐ電極および低融点金属拡散防止層を形成する工程と、半導体素子と導電性の支持基板を低融点金属層を介して接合する工程と、レーザーリフトオフにより基板を除去する工程と、を有することを特徴とする半導体素子の製造方法である。
【００３０】
低融点金属拡散防止層には、Ｔｉ／Ｎｉ／ＡｕなどのＴｉ／Ｎｉを含む多層膜、Ｗ／Ｐｔ／ＡｕなどのＷ／Ｐｔを含む多層膜などを用いることができる。低融点金属拡散防止層は、低融点金属層の金属が低融点金属拡散防止層を超えて拡散するのを防止する層である。また、電極材料であるＡｇなどの高反射率な金属が拡散することを防止する層でもある。
【００３１】
互いに分離された複数の半導体素子を形成する工程とは、基板までも分離されて形成することを意味するのではなく、分離されていない同一の基板上に、半導体層が各素子領域ごとに分離されて形成することを意味する。たとえば、基板上に半導体層をエピタキシャル成長させ、所定の領域をドライエッチングすることで実現できる。また、ｐ電極および低融点金属拡散防止層の形成は、リフトオフ法によって実現できる。
【００３２】
イオン注入時のドーズ量は、１×１０10〜１×１０18／ｃｍ2 の範囲とすることが望ましい。ドーズ量がこの範囲であると、高抵抗領域の注入されたイオンの濃度を、１×１０18〜１×１０22／ｃｍ3 の範囲とすることができる。
【００３３】
レーザーリフトオフは、基板側からレーザー光を照射することで、基板との接合界面の半導体を溶融させ、その後基板を除去する方法である。
【００３４】
第１４の発明は、第１３の発明において、半導体素子の側端面は、基板に向かうにつれて断面積が漸増するテーパー状に形成されていて、イオン注入は、基板の主面に対して垂直に行われることを特徴とする半導体素子の製造方法である。
【００３５】
第１５の発明は、第１３の発明または第１４の発明において、イオン注入は、基板の主面に対して垂直に行われ、イオンが基板に達する加速電圧で行われることを特徴とする半導体素子の製造方法である。
【００３６】
第１６の発明は、第１３の発明または第１４の発明において、基板を除去する工程の後、基板と接合していた半導体素子の表面の側端面近傍に、イオン注入する工程を有することを特徴とする半導体素子の製造方法である。
【００３７】
第１７の発明は、第１３の発明または第１４の発明において、基板を除去する工程の後、基板と接合していた半導体素子の表面に、ｎ電極を形成する工程と、ｎ電極をマスクとして、半導体素子の表面に、イオン注入する工程とを有することを特徴とする半導体素子の製造方法である。
【００３８】
第１８の発明は、第１３の発明または第１４の発明において、基板を除去する工程の後、基板と接合していた半導体素子の表面の、側端面近傍に、誘電体からなる絶縁膜を形成する工程を有することを特徴とする半導体素子の製造方法である。
【００３９】
第１９の発明は、III −Ｖ族半導体で構成された半導体素子の製造方法において、基板上にIII −Ｖ族半導体からなる半導体層を形成する工程と、半導体層上面の所定の領域に、イオンが基板に達する加速電圧でイオン注入して高抵抗領域を形成し、高抵抗領域により半導体層を各半導体素子に分離する工程と、高抵抗領域を形成した後、各半導体素子の上面に、ｐ電極および低融点金属拡散防止層を形成する工程と、半導体素子と導電性の支持基板を低融点金属層を介して接合する工程と、レーザーリフトオフにより基板を除去する工程と、を有することを特徴とする半導体素子の製造方法である。
【００４０】
ｐ電極および低融点金属拡散防止層は、各半導体素子上面のみに形成されていてもよいが、パターニングされずに半導体層上面の全面に形成されていてもよい。
【００４１】
第２０の発明は、第１５の発明または第１９の発明において、イオン注入は、異なる加速電圧で複数回行われることを特徴とする半導体素子の製造方法である。
【００４２】
第２１の発明は、III −Ｖ族半導体で構成された半導体素子の製造方法において、基板上にIII −Ｖ族半導体からなる半導体層を形成する工程と、半導体層上面の所定の領域に、イオンが基板に達しない加速電圧でイオン注入して第１高抵抗領域を形成する工程と、第１高抵抗領域を形成した後、半導体層の上面に、ｐ電極および低融点金属拡散防止層を形成する工程と、半導体素子と導電性の支持基板を低融点金属層を介して接合する工程と、レーザーリフトオフにより基板を除去する工程と、第１高抵抗領域に対応する、基板と接合していた半導体層表面の所定の領域に、イオンが高抵抗領域に達する加速電圧でイオン注入して第１高抵抗領域に続く第２高抵抗領域を形成し、第１および第２高抵抗領域により半導体層を各半導体素子に分離する工程と、を有することを特徴とする半導体素子の製造方法である。
【００４３】
第２１の発明で、ｐ電極および低融点金属拡散防止層は、各半導体素子領域となる半導体層上面にパターニングされていてもよいし、パターニングされずに半導体層上面の全面に形成されてもよい。
【００４４】
第１９、２１の発明による工程の後は、高抵抗領域をドライエッチングして素子領域を物理的に分離してからダイシングして各半導体素子を製造してもよいし、直接ダイシングすることで素子領域と基板を分離して各半導体素子を製造してもよい。
【００４５】
第２２の発明は、第１３の発明から第２１の発明において、低融点金属層は、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉのいずれかにより形成されていることを特徴とする半導体素子の製造方法である。
【００４６】
第２３の発明は、第１３の発明から第２２の発明において、半導体素子は、III 族窒化物半導体で構成されていることを特徴とする半導体素子の製造方法である。
【００４７】
第２４の発明は、第１３の発明から第２３の発明において、半導体素子は、発光素子であることを特徴とする半導体素子の製造方法である。
【発明の効果】
【００４８】
第１〜１２の発明の半導体素子は、側端面にイオン注入による高抵抗領域が形成されているため、別材料で絶縁膜を形成するまでもなく、側端面における電流のリークやショートが防止された構造である。
【００４９】
特に、第８、９の発明の半導体素子は、半導体素子上面にも高抵抗領域または絶縁膜が形成されているため、上面においても電流のリークやショートが防止された構造である。
【００５０】
また、第１３の発明によると、半導体素子の側端面にイオン注入する工程により、高抵抗領域が形成されるため、別材料で絶縁膜を形成するまでもなく、側端面での電流のリークやショートが防止された半導体素子を製造できる。
【００５１】
また、第１４の発明によると、半導体素子の側端面はテーパー状に形成されていることから、イオン注入を基板の主面に対して垂直に行うことができ、より簡便に側端面での電流のリークやショートが防止された半導体素子を製造できる。
【００５２】
また、第１５〜１８の発明によると、半導体素子の上面にもイオン注入による高抵抗領域または絶縁膜が形成されるため、上面においても電流のリークやショートが防止された半導体素子を製造できる。
【００５３】
また、第１９、２１の発明によると、ｐ電極形成後に高抵抗領域の中央部で各半導体素子ごとの物理的分離が行われるため、半導体素子の側端面はその分離の時点ですでに高抵抗領域で覆われていているのでｐ電極の金属が付着することがない。
【００５４】
また、第２０の発明のように、イオン注入を異なる加速電圧で複数回行うと、深さ方向に均一なイオン濃度となり、深さ方向に均一な高抵抗領域を得られる。
【００５５】
また、第２１の発明のように、一方の表面へのイオン注入と、他方の表面へのイオン注入との、２段階のイオン注入による高抵抗領域の形成とすることで、イオン注入時の加速電圧を低減することができる。
【発明を実施するための最良の形態】
【００５６】
以下、本発明の具体的な実施例について図を参照しながら説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００５７】
図１は、実施例１の発光素子１００の構造を示す図であり、図２は、その発光素子１００の製造工程を示す図である。
【００５８】
まず、発光素子１００の構造について、図１を参照に説明する。III 族窒化物半導体からなる半導体層１０１は逆テーパー状（支持基板１０７に向かうにつれて断面積が漸減する形状）に形成され、半導体層１０１の下面には、ｐ電極１０２、低融点金属拡散防止層１０３が形成され、低融点金属層１０５、１０６を介して支持基板１０７に接合している。半導体層１０１の上面には、格子状にｎ電極１０８が形成されている。半導体層１０１は、ｐ電極側をｐ層、ｎ電極側をｎ層、ｐ層とｎ層の間にＭＱＷ層（いずれも図示しない）の構成となっている。半導体層１０１の側端面には、イオン注入による高抵抗領域１１０が形成され、半導体層１０１上面の側端面近傍にも、イオン注入による高抵抗領域１１１が形成されている。半導体層１０１の膜厚は４μｍである。
【００５９】
ｐ電極１０２には、Ａｇ、Ｒｈ、Ｐｔ、Ｒｕやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属や、Ｎｉ、Ｎｉ合金、Ａｕ合金などを用いることができる。また、ＩＴＯなどの透明電極膜と高反射金属膜からなる複合層であってもよい。低融点金属拡散防止層１０３には、Ｔｉ／Ｎｉ／ＡｕなどのＴｉ／Ｎｉを含む多層膜、Ｗ／Ｐｔ／ＡｕなどのＷ／Ｐｔを含む多層膜などを用いる。低融点金属層１０５、１０６には、Ａｕ−Ｓｎ層、Ａｕ−Ｓｉ層、Ａｇ−Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層などの金属共晶層や、低融点金属ではないが、Ａｕ層、Ｓｎ層、Ｃｕ層などを用いることができる。ｎ電極１０８には、Ｔｉ／Ａｌなどを用いる。支持基板１０７は、Ｓｉ、ＧａＡｓ、Ｃｕ、Ｃｕ−Ｗなどからなる導電性基板を用いることができる。
【００６０】
この発光素子１００は、半導体層１０１の上面のｎ電極１０８側を光取り出し面１０１ａとして動作する。また、半導体層１０１に高抵抗領域１１０、高抵抗領域１１１が形成されているため、半導体層１０１の側端面、および、上面の側端面近傍において、電流のリークやショートが防止された構造となっている。
【００６１】
次に、図２を参照に発光素子１００の製造工程について説明する。
【００６２】
まず、サファイア基板１１２上に、エピタキシャル成長により半導体層１０１を形成する（図２Ａ）。この半導体層１０１は、サファイア基板１１２側をｎ層、その上部にＭＱＷ層、その上部に、ｐ層の構成である。
【００６３】
次に、所定の領域をサファイア基板１１２が露出するまでドライエッチングして、半導体層１０１を各素子ごとに分離する。このとき、各半導体層１０１は、ｐ層側からサファイア基板１１２に向かうにつれて断面積が漸増するようなテーパー状になるようドライエッチングし、凹部１２０が形成される（図２Ｂ）。
【００６４】
次に、側端面以外の半導体層１０１の表面にはレジスト膜を形成し、そのレジスト膜をマスクとして、半導体層１０１の側端面に、サファイア基板１１２に対して垂直に、窒素をイオン注入する。窒素イオンは半導体層１０１を構成する原子に衝突し、結晶構造を破壊する。これにより、半導体層１０１の側端面には、高抵抗領域１１０が形成される。その後レジスト膜は除去する（図２Ｃ）。
【００６５】
半導体層１０１をテーパー状としたのは、垂直または逆テーパー状では、試料を傾けないと側端面にイオン注入できず、簡便さの観点から望ましくないためである。
【００６６】
イオン注入時のドーズ量は、１０10〜１０18／ｃｍ2 の範囲であればよい。余剰窒素密度にして１０18〜１０22／ｃｍ3 の範囲である。ドーズ量が１０18／ｃｍ2 より多すぎると、結晶の劣化が著しく、１０10／ｃｍ2 より少なすぎると、高抵抗にならないため望ましくない。加速電圧は１２０ｋｅＶで実施した。これにより、膜厚３００ｎｍの高抵抗領域１１０を得られる。高抵抗領域１１０の厚さは、５０〜１０００ｎｍの範囲が望ましい。５０ｎｍ以下では、電流のリークやショートを防止する効果が得られず、１０００ｎｍ以上では、イオン注入にかかる時間が長くなり望ましくない。
【００６７】
窒素以外には、ヒ素、リンなどの電気的活性化が困難な不純物をイオン注入に用いることができる。
【００６８】
高抵抗領域１１０が形成された後に、半導体層１０１の上面に、ｐ電極１０２と低融点金属拡散防止層１０３を形成し、さらに低融点金属拡散防止層１０３の上面に、低融点金属層１０５を形成する（図２Ｄ）。このように、高抵抗領域１１０が形成された後にｐ電極１０２、低融点金属拡散防止層１０３、低融点金属層１０５を形成しているため、ｐ電極１０２、低融点金属拡散防止層１０３、低融点金属層１０５の形成の際にそれらの金属が半導体層１０１の側端面に付着したとしても電流のリークやショートを防止できる。
【００６９】
次に、支持基板１０７の上面に形成された低融点金属層１０６を介して、支持基板１０７と低融点金属層１０５を接合する（図２Ｅ）。低融点金属拡散防止層１０３は、低融点金属層１０５、１０６の金属が、低融点金属拡散防止層１０３を超えてｐ電極１０２側に拡散するのを防止するための層である。
【００７０】
そして、サファイア基板１１２側からレーザー光を照射して、レーザーリフトオフにより、サファイア基板１１２を分離除去する（図２Ｆ）。
【００７１】
次に、半導体層１０１のサファイア基板１１２と接合していた面（光取り出し面１０１ａ）であって、側端面近傍（側端面から、その面の幅の５％〜１０％の幅で内側となる範囲）に、イオン注入を行い、高抵抗領域１１１を形成する。この高抵抗領域１１１は、側端面近傍だけに限らず、のちの工程で形成するｎ電極１０８以外の領域に形成されていてもよい。高抵抗領域１１１は、結晶性を破壊しているだけであるから、発光の阻害とはならない。
【００７２】
次に、光取り出し面１０１ａに、格子状にｎ電極１０８を形成し（図２Ｆ）、凹部１２０の支持基板１０７をダイシングすることで、図１に示した発光素子１００が製造される。このダイシング工程において、低融点金属層１０６が切断される際、金属粉が発生して発光素子１００の側端面や光取り出し面１０１ａの側端面近傍に付着したり、低融点金属層１０６が融解して光取り出し面１０１ａの側端面近傍に乗ったりすることもあるが、高抵抗領域１１０、１１１が形成されているため、リークやショートが防止されている。
【実施例２】
【００７３】
図３は、実施例２の発光素子２００の構造を示す図である。実施例１の発光素子１００との構造の違いは、高抵抗領域２１０が、半導体層２０１の外側である逆テーパー状領域の全域にわたって形成されている点である。発光素子１００と同様に、高抵抗領域２１０によって電流のリークやショートが防止された構造となっている。
【００７４】
次に、発光素子２００の製造工程について説明する。発光素子２００の製造工程と発光素子１００製造工程との違いは、図２Ｃの工程が異なる。実施例１では、加速電圧は１２０ｋｅＶで実施したが、実施例２では、１．２ＭｅＶで実施する。これにより、膜厚４μｍ（つまり、半導体層２０１の膜厚と同じ）の高抵抗領域２１０を得られる（図４Ａ）。イオン注入は異なる加速電圧で複数回実施してもよい。１度のイオン注入では、半導体層２０１の膜厚方向に均一な濃度でイオン注入することが難しいためである。異なる加速電圧で複数回実施することで、注入するイオンの濃度を半導体層２０１の膜厚方向に均一にすることができる。
【００７５】
次に、実施例１と同様に、ｐ電極１０２、低融点金属拡散防止層１０３、低融点金属層１０５を形成し、低融点金属層１０６を介して支持基板１０７と低融点金属層１０５を接合し、レーザーリフトオフにより、サファイア基板１１２を分離除去する（図４Ｂ）。ここで、高抵抗領域２１０は、逆テーパー状領域の全域にわたって形成されていることから、半導体層２０１のサファイア基板１１２と接合していた面の側端面近傍にも形成されているため、実施例１の図２Ｆの工程を省略することができる。その後、実施例１と同様に、格子状にｎ電極１０８を形成し、凹部１２０の支持基板１０７をダイシングすることで、図３に示した発光素子２００が製造される。
【００７６】
実施例１では、イオン注入時の加速電圧を１２０ｋｅＶ、実施例２では１．２ＭｅＶとしているが、加速電圧はこの値に限るものではなく、イオンがサファイア基板１１２に達しない加速電圧でイオン注入する場合は、実施例１の製造工程を、イオンがサファイア基板１１２に達する加速電圧でイオン注入する場合は、実施例２の製造工程を用いればよい。
【実施例３】
【００７７】
図５は、実施例３の発光素子３００の構造を示す図である。実施例１の発光素子１００との構造の違いは、半導体層３０１の上面のｎ電極１０８が形成されている領域以外には、高抵抗領域３１１が形成されている点である。この高抵抗領域３１１によって、半導体層３０１の上面での電流のリークやショートが防止される。
【００７８】
発光素子３００の製造工程は、実施例１の発光素子１００の製造工程とは図２Ｇ以降が異なる。図２Ｆの工程後、まず、半導体層３０１のサファイア基板１１２と接合していた面に、格子状にｎ電極１０８を形成する（図６Ａ）。次に、このｎ電極１０８をマスクとして、実施例１と同様の条件でイオン注入し、高抵抗領域３１１を形成する（図６Ｂ）。その後、凹部１２０の支持基板１０７をダイシングすることにより発光素子３００が製造される。高抵抗領域３１１は、結晶を乱しているだけであるから、発光する光の波長に対して透明である。
【実施例４】
【００７９】
図７は、実施例４の発光素子４００の構造を示す図である。実施例１の発光素子１００との構造の違いは、イオン注入による高抵抗領域１１１の替わりに、半導体層４０１の上面にＳｉＯ2 からなる絶縁膜４１１が形成されている点である。絶縁膜４１１は、側端面から、半導体層４０１の上面の幅の５％〜１０％の幅で内側となる範囲に形成されている。実施例１の発光素子１００の製造工程の、図２Ｇのイオン注入工程に替えて、絶縁膜をＣＶＤ法により形成する工程とすることで、発光素子４００が製造される。
【００８０】
発光素子１００の高抵抗領域１１１と同様に、この絶縁膜４１１によって、半導体層４０１の上面であって側端面近傍は、電流のリークなどから防止される。
【００８１】
絶縁膜４１１として、ＳｉＯ2 以外には、Ｓｉ3 Ｎ4 、ＺｒＯ2 、ＮｂＯ、Ａｌ2 Ｏ3 などを用いることができる。
【実施例５】
【００８２】
図８は、実施例５の発光素子５００の構造を示す図である。実施例１の発光素子１００との構造の違いは、半導体層５０１がテーパー状（支持基板１０７側に向かうにつれて断面積が漸増する形状）に形成されている点と、半導体層５０１の外側であるテーパー状領域の全域にわたって高抵抗領域５１０が形成されている点である。
【００８３】
次に、図９を参照に発光素子５００の製造工程について説明する。
【００８４】
まず、実施例１の場合と同様に、サファイア基板１１２上に、エピタキシャル成長により半導体層５０１を形成する（図９Ａ）。
【００８５】
次に、半導体層５０１表面の所定の位置にレジスト膜を形成し、そのレジスト膜をマスクとして、サファイア基板１１２に対して垂直に、窒素をイオン注入し、高抵抗領域５１０を形成する。その後レジスト膜は除去する（図９Ｂ）。このイオン注入は、異なる加速電圧で３回実施し、半導体層５０１表面からサファイア基板１１２までにおいて、膜厚方向の注入イオンの濃度分布が均一となるようにした。以上のようにして、半導体層５０１を、高抵抗領域５１０によって各素子ごとに分離する。
【００８６】
次に、高抵抗領域５１０以外の半導体層５０１の表面に、リフトオフ法によって、ｐ電極１０２と低融点金属拡散防止層１０３を形成し、さらに低融点金属拡散防止層１０３の上面に、低融点金属層１０５を形成する（図９Ｃ）。高抵抗領域５１０を形成した後、ｐ電極１０２、低融点金属拡散防止層１０３、低融点金属層１０５を形成しているので、ｐ電極１０２、低融点金属拡散防止層１０３、低融点金属層１０５の形成の際にそれらの金属が半導体層５０１の側端面に付着したとしても電流のリークやショートを防止できる。
【００８７】
次に、支持基板１０７の上面に形成された低融点金属層１０６を介して、支持基板１０７と低融点金属層１０５を接合する（図９Ｄ）。
【００８８】
次に、レーザーリフトオフにより、サファイア基板１１２を分離除去する（図９Ｅ）。
【００８９】
次に、高抵抗領域５１０を支持基板１０７側に向かうにつれて断面積が漸増するようなテーパー状にドライエッチングして凹部５２０を形成し、各素子ごとに物理的に分離する（図９Ｆ）。テーパー状とすることで、発光素子５００の光取り出し効率を向上させることができる。
【００９０】
その後、ｎ電極１０８を格子状のパターンに形成し、凹部５２０の支持基板１０７をダイシングすることで、図８に示す発光素子５００が製造される。
【実施例６】
【００９１】
図１０は、実施例６の発光素子６００の構造を示す図である。ｐ電極６０２、低融点金属拡散防止層６０３、低融点金属層６０５がパターニングされずに、支持基板１０７上面の全面にわたって形成されている点で、実施例５の発光素子５００と構造が異なる。実施例５の発光素子５００の製造工程とは、図９Ｃが異なる以外は同一の工程により発光素子６００は製造される。実施例６の製造工程は、図１１のように、ｐ電極６０２、低融点金属拡散防止層６０３、低融点金属層６０５をパターニングせず、半導体層６０１および高抵抗領域６１０の表面の全面にわたってｐ電極６０２、低融点金属拡散防止層６０３、低融点金属層６０５を形成している（図１１）。その後、高抵抗領域６１０を実施例５のようにテーパー状にドライエッチングして凹部５２０を形成し、ｎ電極１０８を格子状のパターンに形成し、ｐ電極６０２、低融点金属拡散防止層６０３、低融点金属層６０５とともに支持基板１０７を切断することで、図１０に示す発光素子６００が製造される。
【実施例７】
【００９２】
図１２は、実施例７の発光素子７００の構造を示す図である。実施例６の発光素子６００との構造の違いは、高抵抗領域６１０に替えて、高抵抗領域７１０、７１３の２層の高抵抗領域が形成されている点である。
【００９３】
次に、図１３を参照に発光素子７００の製造工程について説明する。
【００９４】
まず、実施例１の場合と同様に、サファイア基板１１２上に、エピタキシャル成長により半導体層７０１を形成する。そして、実施例５の図５Ｂの工程と同様に、半導体層７０１表面の所定の位置にレジスト膜を形成し、そのレジスト膜をマスクとして、サファイア基板１１２に対して垂直に、窒素をイオン注入し、膜厚が半導体層７０１の半分程度（２μｍ）の高抵抗領域７１０（本発明の第１高抵抗領域に相当）を形成する。その後レジスト膜は除去する（図１３Ａ）。図９Ｂの工程との違いは、窒素イオンが半導体層７０１の膜厚の半分の深さに到達する程度の加速電圧で、１回イオン注入を実施する点である。
【００９５】
次に、実施例６の製造工程と同様に、ｐ電極６０２、低融点金属拡散防止層６０３、低融点金属層６０５を全面にわたって形成し（図１３Ｂ）、支持基板１０７の上面に形成された低融点金属層１０６を介して、支持基板１０７と低融点金属層６０５を接合する（図１３Ｃ）。そして、レーザーリフトオフにより、サファイア基板１１２を分離除去する（図１３Ｄ）。
【００９６】
次に、半導体層７０１のサファイア基板１１２と接合していた表面７０１ａの、高抵抗領域７１０と対向する領域に、窒素イオンが高抵抗領域７１０に到達する程度の加速電圧で、１回イオン注入を実施する。これまでの例と同様、イオン注入しない領域には、レジスト膜を形成してマスクとし、イオン注入後に除去する。このイオン注入によって、高抵抗領域７１３を形成する。半導体層７０１は、高抵抗領域７１０、７１３によって各素子ごとに分離される（図１３Ｅ）。
【００９７】
上記のように、２段階に分けてイオン注入を実施する利点は、実施例２、５、６のように、サファイア基板１１２に達するまでの強い加速電圧を必要としないことにあり、必要な加速電圧を低減することができる。膜厚４μｍでは、窒素イオンがサファイア基板１１２に達するのに加速電圧１．２ＭｅＶが必要であるが、実施例７のように２段階に分けてイオン注入を実施する場合は、窒素イオンが膜厚の半分の地点に達する加速電圧でよく、膜厚４μｍでは、必要な加速電圧は８００ｋｅＶである。
【００９８】
次に、高抵抗領域７１０、７１３を支持基板１０７側に向かうにつれて断面積が漸増するようなテーパー状にドライエッチングして凹部７２０を形成し、各素子ごとに物理的に分離する（図１３Ｆ）。
【００９９】
その後、ｎ電極１０８を格子状のパターンに形成し、凹部７２０の支持基板１０７をｐ電極６０２、低融点金属拡散防止層６０３、低融点金属層６０５とともにダイシングすることで、図１２に示す発光素子７００が製造される。
【０１００】
この実施例７の、イオン注入を２段階に分けて必要な加速電圧を低減する方法は、実施例５にも適用することができる。
【０１０１】
また、実施例５〜７において、図９Ｆや図１３Ｆのように高抵抗領域をドライエッチングして物理的に分離する工程は必ずしも必要ではなく、省略して直接ダイシングすることで分離をしてもよい。
【０１０２】
実施例５〜７では、各素子ごとに物理的に分離する前にｐ電極、低融点金属拡散防止層、低融点金属層を形成するため、その形成の際に、それらの金属が半導体素子の側端面に付着することがない。
【０１０３】
実施例では、発光素子の製造方法であったが、本発明は発光素子に限るものではなく、レーザーリフトオフにより製造されるあらゆる半導体素子に適用できるものである。また、III 族窒化物半導体で構成された半導体素子に限らず、ＧａＡｓやＧａＰなど、III −Ｖ族半導体で構成された半導体素子に対しても、本発明は適用できる。また、ｎ電極のパターンは、格子状に限らず、ストライプ状など、上面からの光取り出しを阻害しないパターンであればよい。
【０１０４】
また、実施例では、支持基板を貼り合わせ接合しているが、半導体層の上部にＣｕなどをメッキし、それを支持基板としてもよい。
【産業上の利用可能性】
【０１０５】
本発明によると、端面における電流のリークやショートが防止された半導体素子を実現できる。
【図面の簡単な説明】
【０１０６】
【図１】実施例１の発光素子１００の構造を示す図。
【図２Ａ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｂ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｃ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｄ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｅ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｆ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｇ】実施例１の発光素子１００の製造工程を示す図。
【図２Ｈ】実施例１の発光素子１００の製造工程を示す図。
【図３】実施例２の発光素子２００の構造を示す図。
【図４Ａ】実施例２の発光素子２００の製造工程の一部を示す図。
【図４Ｂ】実施例２の発光素子２００の製造工程の一部を示す図。
【図５】実施例３の発光素子３００の構造を示す図。
【図６Ａ】実施例３の発光素子３００の製造工程の一部を示す図。
【図６Ｂ】実施例３の発光素子３００の製造工程の一部を示す図。
【図７】実施例４の発光素子４００の構造を示す図。
【図８】実施例５の発光素子５００の構造を示す図。
【図９Ａ】実施例５の発光素子５００の製造工程を示す図。
【図９Ｂ】実施例５の発光素子５００の製造工程を示す図。
【図９Ｃ】実施例５の発光素子５００の製造工程を示す図。
【図９Ｄ】実施例５の発光素子５００の製造工程を示す図。
【図９Ｅ】実施例５の発光素子５００の製造工程を示す図。
【図９Ｆ】実施例５の発光素子５００の製造工程を示す図。
【図１０】実施例６の発光素子６００の構造を示す図。
【図１１】実施例６の発光素子６００の製造工程の一部を示す図。
【図１２】実施例７の発光素子７００の構造を示す図。
【図１３Ａ】実施例７の発光素子７００の製造工程を示す図。
【図１３Ｂ】実施例７の発光素子７００の製造工程を示す図。
【図１３Ｃ】実施例７の発光素子７００の製造工程を示す図。
【図１３Ｄ】実施例７の発光素子７００の製造工程を示す図。
【図１３Ｅ】実施例７の発光素子７００の製造工程を示す図。
【図１３Ｆ】実施例７の発光素子７００の製造工程を示す図。
【符号の説明】
【０１０７】
１０１、２０１、３０１、４０１、５０１、６０１、７０１：半導体層
１０２、６０２：ｐ電極
１０３、６０３：低融点金属拡散防止層
１０５、１０６、６０５：低融点金属層
１０７：支持基板
１０８：ｎ電極
１１０、１１１、２１０、３１１、４１１、５１０、６１０、７１０、７１３：高抵抗領域
１１２：サファイア基板
【図１】
2008235362.tif 000003
【図２Ａ】
2008235362.tif 000004
【図２Ｂ】
2008235362.tif 000005
【図２Ｃ】
2008235362.tif 000006
【図２Ｄ】
2008235362.tif 000007
【図２Ｅ】
2008235362.tif 000008
【図２Ｆ】
2008235362.tif 000009
【図２Ｇ】
2008235362.tif 000010
【図２Ｈ】
2008235362.tif 000011
【図３】
2008235362.tif 000012
【図４Ａ】
2008235362.tif 000013
【図４Ｂ】
2008235362.tif 000014
【図５】
2008235362.tif 000015
【図６Ａ】
2008235362.tif 000016
【図６Ｂ】
2008235362.tif 000017
【図７】
2008235362.tif 000018
【図８】
2008235362.tif 000019
【図９Ａ】
2008235362.tif 000020
【図９Ｂ】
2008235362.tif 000021
【図９Ｃ】
2008235362.tif 000022
【図９Ｄ】
2008235362.tif 000023
【図９Ｅ】
2008235362.tif 000024
【図９Ｆ】
2008235362.tif 000025
【図１０】
2008235362.tif 000026
【図１１】
2008235362.tif 000027
【図１２】
2008235362.tif 000028
【図１３Ａ】
2008235362.tif 000029
【図１３Ｂ】
2008235362.tif 000030
【図１３Ｃ】
2008235362.tif 000031
【図１３Ｄ】
2008235362.tif 000032
【図１３Ｅ】
2008235362.tif 000033
【図１３Ｆ】
2008235362.tif 000034