(57)【要約】【課題】高温熱処理工程を経ても良好なリーク電流特性を有する、High-k膜を用いた半導体装置を提供する。【解決手段】半導体基板と、この半導体基板上に対向して形成された一対のソース・ドレイン領域と、ソース・ドレイン領域の間の、半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された浮遊電極若しくは電荷蓄積層と、この上に形成され、Ｌａ，Ｈｆ，Ｏを含む立方晶パイロクロア型多結晶質絶縁膜を有する層間絶縁膜と、層間絶縁膜上に形成された制御電極とを具備する。【選択図】      図１
2008235358.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、
前記ソース・ドレイン領域の間の、前記半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された浮遊電極若しくは電荷蓄積層と、
前記浮遊電極若しくは電荷蓄積層上に形成され、Ｌａ，Ｈｆ，Ｏを含む立方晶パイロクロア型多結晶質絶縁膜を有する層間絶縁膜と、
前記層間絶縁膜上に形成された制御電極と、
を具備することを特徴とする半導体装置。
【請求項２】
前記多結晶質絶縁膜におけるＬａの原子比がＨｆの原子比より大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記多結晶質絶縁膜の格子定数が５．３８Å未満であることを特徴とする請求項１に記載の半導体装置。        
【請求項４】
前記多結晶質絶縁膜は無配向であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板の主面上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に浮遊電極若しくは電荷蓄積層を形成する工程と、
前記浮遊電極上に、Ｌａ，Ｈｆ，Ｏを含む非晶質絶縁膜を形成する工程と、
前記非晶質絶縁膜上に制御電極を形成する工程と、
前記制御電極を挟む前記半導体基板の主面に不純物を導入し、その後活性化熱処理をする工程と、
前記活性化熱処理の後に、水素を含む雰囲気中で行なう熱処理工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板と、
前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、
前記ソース・ドレイン領域の間の前記半導体基板上に形成され、Ｌａ，Ｈｆ，Ｏを含む立方晶パイロクロア型多結晶質絶縁膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を具備することを特徴とする半導体装置。
【請求項７】
半導体基板の主面上に、Ｌａ，Ｈｆ，Ｏを含む非晶質絶縁膜を形成する工程と、
前記非晶質絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を挟む前記基板の主面に、不純物を導入し、その後活性化熱処理を行なう工程と、
前記活性化熱処理の後に、水素を含む雰囲気中で熱処理する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項８】
前記活性化熱処理は、前記非晶質絶縁膜を立方晶パイクロア型多結晶質に変化させることを特徴とする請求項４或いは６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層間絶縁膜若しくはゲート絶縁膜のリーク電流を低減した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電気的な書き込み、消去が可能な不揮発性半導体メモリ装置のメモリセルは、例えば、半導体基板／トンネル絶縁膜／浮遊電極／層間絶縁膜／制御電極で形成されるスタックゲート構成や、浮遊電極に代えて電荷蓄積層を用いたスタックゲート構成からなる。メモリセルの微細化にともない、浮遊電極や電荷蓄積層と制御電極との間の電気的容量比を大きくするために、層間絶縁膜としてシリコン酸化膜よりも高い誘電率を有する、いわゆるHigh-k膜の適用が検討されている（例えば、特許文献１参照）。
【０００３】
また、電界効果型トランジスタのゲート絶縁膜においても、高性能化のためのゲート絶縁膜薄膜化にともない、従来のＳｉＯ2膜では直接トンネル電流によるリーク電流の抑制ができず、これにより消費電力の増加をもたらすことから、ＳｉＯ2膜の代わりにHigh-k膜を適用することが検討されている。
【０００４】
しかしながら、層間絶縁膜やゲート絶縁膜としてHigh-k膜を用いた場合、不揮発性半導体記憶装置や電界効果型トランジスタの製造工程に含まれる不純物活性化のための高温熱処理工程を経ると、リーク電流を充分抑制できないという問題がある。
【特許文献１】特開２００３−７８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事情に鑑みてなされたもので、高温熱処理工程を経てもリーク電流特性が良好な絶縁膜を有する半導体装置、およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の半導体装置の第１は、半導体基板と、前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、前記ソース・ドレイン領域の間の、前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊電極若しくは電荷蓄積層と、前記浮遊電極若しくは電荷蓄積層上に形成され、Ｌａ，Ｈｆ，Ｏを含む立方晶パイロクロア型多結晶質絶縁膜を有する層間絶縁膜と、前記層間絶縁膜上に形成された制御電極とを具備することを特徴とする。
【０００７】
また、本発明の半導体装置の製造方法の第１は、半導体基板の主面上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に浮遊電極若しくは電荷蓄積層を形成する工程と、前記浮遊電極若しくは電荷蓄積層上に、Ｌａ，Ｈｆ，Ｏを含む非晶質絶縁膜を形成する工程と、前記非晶質絶縁膜上に制御電極を形成する工程と、前記制御電極を挟む前記基板の主面に不純物を導入しし、その後活性化熱処理をする工程と、前記活性化熱処理の後に、水素を含む雰囲気中で行なう熱処理工程とを含むことを特徴とする。
【０００８】
また、本発明の半導体装置の第２は、半導体基板と、前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、前記ソース・ドレイン領域の間の前記半導体基板上に形成され、Ｌａ，Ｈｆ，Ｏを含む立方晶パイロクロア型多結晶質絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備することを特徴とする。
【０００９】
また、本発明の半導体装置の製造方法の第２は、半導体基板の主面上に、Ｌａ，Ｈｆ，Ｏを含む非晶質絶縁膜を形成する工程と、前記非晶質絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を挟む前記基板の主面に、不純物を導入し、その後活性化熱処理を行なう工程と、前記活性化熱処理の後に、水素を含む雰囲気中で熱処理する工程とを具備することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、高温熱処理工程を経ても良好なリーク電流特性を有する半導体装置、およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
実施形態の説明に先立ち、本発明者等が実験により得た知見について説明する。絶縁膜としてＬａＨｆＯ絶縁膜をレーザーアブレーション法によりシリコン基板上へ堆積させる実験を行った。図２は、希釈フッ化水素酸溶液処理により自然酸化膜を除去されたシリコン基板上に、上記の方法でＬａＨｆＯ絶縁膜をそれぞれ５００℃、８００℃の温度で約５ｎｍ堆積させた膜の組成をＲＢＳ（Rutherford Backscattering Spectroscopy）により評価した結果を示す。８００℃で堆積させた試料の組成比はほぼ化学量論比（Ｌａ：Ｈｆ：Ｏ＝２：２：７）となり、Ｌａ／（Ｌａ＋Ｈｆ）＝５０％であることがわかる。これに対して５００℃で堆積させた試料は、それよりもＬａリッチであり、Ｌａ／（Ｌａ＋Ｈｆ）は５９％であった。
【００１２】
図３は、前記Ｌａ／（Ｌａ＋Ｈｆ）＝５０％、５９％の膜に対して大気圧窒素中、１０００℃、３０秒の熱処理を施した後のリーク電流―電圧特性である。ここで、１０００℃、３０秒という熱処理工程は、ソース／ドレイン領域にイオン注入された不純物を電気的に活性化させるために必要な典型的な条件である。
【００１３】
図３に示されるように、膜組成比に関らず、その特性は類似しており、リーク電流特性は、わずか印加電圧２Ｖで１０Ａ／ｃｍ2ものリーク電流値を示すという、極めて劣悪なものであった。
【００１４】
次に、図３に示した２種類の膜に対して、水素雰囲気中の熱処理を大気圧中、水素１０％、窒素９０％、４５０℃、３０分、の条件で実施した。Ｌａ／（Ｌａ＋Ｈｆ）＝５０％、５９％の膜の水素雰囲気中熱処理後のリーク電流特性を、それぞれ水素雰囲気中熱処理前のデータと合わせて図４、５に示す。
【００１５】
まず、図４に示すようにＬａ／（Ｌａ＋Ｈｆ）＝５０％の膜では、水素雰囲気中の熱処理前後で、リーク電流特性の挙動に変化は観測されず、水素雰囲気中の熱処理の効果は無かったと考えられる。水素雰囲気中熱処理工程がリーク電流特性に効果が無いという、今回の結果と同様な挙動は、ＨｆＯ2膜においても観測されている（例えば、2002 Symposium On VLSI Technology Digest of Technical Papers p22-23参照）。
【００１６】
これに対して、図５のＬａ／（Ｌａ＋Ｈｆ）＝５９％の膜では、前述のＬａ／（Ｌａ＋Ｈｆ）＝５０％の膜の挙動（図４）とは全く異なり、水素雰囲気中の熱処理工程を経た後では、同工程前よりも劇的にリーク電流値が低減できていることがわかる。
【００１７】
また、図５に示した膜の水素雰囲気中熱処理工程前後の容量−電圧（Ｃ−Ｖ）特性を図６に示す。図６に示されるように、容量の電圧掃引方向依存性として現れるヒステリシスは、水素雰囲気中熱処理工程後には殆ど観測されず、膜中には電気的なトラップが極めて少ないということがわかる。水素雰囲気中熱処理工程前には１００ｍＶ以上ものヒステリシスが観測されることから、このＬａ／（Ｌａ＋Ｈｆ）＝５９％の膜への水素雰囲気中熱処理の効果はリーク電流の低減だけでなく、膜中トラップの低減化にも大きく寄与することがわかる。トラップが低減できることは、しきい値シフトが抑制できることを示しており、不揮発性メモリ装置の動作上重要である。
【００１８】
次に、５００℃で堆積されたＬａ／（Ｌａ＋Ｈｆ）＝５９％膜の１０００℃熱処理工程と、それに続く水素雰囲気中熱処理工程後のIn-Plane XRD (X-ray diffraction)パターンを図７に示す。また、図中に示した４本の直線は、化学量論比の組成を持つＬａ2Ｈｆ2Ｏ7の粉末Ｘ線回折データに基づき、各指数での回折線の位置と相対強度を示している（International Centre for Diffraction Data   PDF#24-0552）。
【００１９】
１０００℃の熱処理工程を経る前、すなわち５００℃での堆積直後はＸＲＤパターンに回折ピークは観測されず、非晶質であることを示していた。測定の結果、同図中、直線で示した化学量論比の組成をもつＬａ2Ｈｆ2Ｏ7の粉末Ｘ線回折データと同じくパイロクロア型立方晶系であることを示すパターンが観測されたが、それぞれの回折線の位置は、図７に示されるように、粉末Ｘ線回折データのそれらよりも高角度側に観測された。この結果、計算された格子定数は化学量論比の場合はａ＝５．３８Åであるのに対し、本実施形態の絶縁膜の構造はそれよりも格子定数が小さく、ａ＝５．３１Åとなっていた。即ち、本実施形態の絶縁膜の構造的特徴として、化学量論比よりＬａリッチであることに加えて、格子定数が小さいことが挙げられる。
【００２０】
また、結晶の配向性を評価するために、図７における２９．１２°の回折ピークのロッキングカーブ測定を実施した。ロッキングカーブとは入射角と回折角との関係を常に等しくし、ある特定の回折ピーク強度を、試料を回転させながら測定した入射角度（φ）依存性カーブであり、配向している場合ブラッグ条件を満たす角度でピークを持つことから、結晶の配向性を評価することができる。ロッキングカーブ測定の結果を図８に示す。この図では回折ピークの強度にＸ線入射角度依存性は観測されなかったことから、本実施形態の絶縁膜の構造は配向していない結晶粒で構成されている多結晶質であると考えられる。このように無配向の結晶粒で形成されていると、リークパスが形成されがたく耐圧が向上しやすく好ましい。
【００２１】
次に、水素雰囲気中熱処理は、非晶質構造においてよりも多結晶構造において効果的であることを、実験結果を元に説明する。原子比でＬａをＨｆより多く含むＬａ−Ｈｆ−Ｏ系の水素雰囲気中熱処理プロセスについては、原子比Ｌａ／（Ｌａ＋Ｈｆ）＝６６％の絶縁膜が既に報告されている（Extended Abstracts of the 2006 International Conference on Solid State Devices and Materials, Yokohama, 2006, pp. 212-213, by Yamamoto参照）。
【００２２】
一方、上記と同一発表者による他の文献によれば、Ｌａ／Ｈｆが大きくなればなるほど、結晶化温度が上昇し、Ｌａ／（Ｌａ＋Ｈｆ）＝５０％においては９００℃において非晶質であることが開示されている（第５３回応用物理学関係連合講演会 講演予稿集 p853 (2006年春)参照）。
【００２３】
ここで、上記国際会議の文献においては、その構造が非晶質であるか結晶質であるかは開示されていないが、水素雰囲気中熱処理前の熱処理温度条件は６００℃であることが開示されていることから、上記国際会議文献における水素雰囲気中熱処理は非晶質構造に対して為されたものと考えられる。発明者らは、水素雰囲気中熱処理の効果が、非晶質構造に対するよりも、多結晶構造に対して、その効果が大きいことを以下のように見出した。
【００２４】
図９には、Ｌａ／（Ｌａ＋Ｈｆ）＝５９％膜において、５００℃での堆積直後、すなわち非晶質構造に水素雰囲気中熱処理を施した後のリーク電流特性と、５００℃での堆積後に１０００℃、３０秒の熱処理工程を施してから、すなわち無配向の多結晶構造に変質させてから、水素雰囲気中熱処理を施した後のリーク電流特性を示す。
【００２５】
図９から、１０００℃、３０秒の熱処理工程を経た後の方が、水素雰囲気中熱処理の効果が大きく、リーク電流が低減できていることがわかる。この結果は、水素雰囲気中熱処理工程は、多結晶構造においてより有効に作用することを示している。
【００２６】
上記の効果の説明にはシリコン基板上における結果を用いたが、下地がシリコン基板であることが発明の効果を限定するものではなく、上記に示した膜質の差は、下地が例えば多結晶シリコン膜、ＳｉＮ膜であっても発現する。
【００２７】
また、上記説明では、レーザーアブレーションを用いた絶縁膜堆積について述べたが、この手法が発明の効果を限定するものではなく、この条件は前記手法と同様に高誘電率絶縁膜が成膜される方法であれば、スパッタリング法、ＭＢＥ法、ＣＶＤ法およびＡＬＤ法などの手法を用いてもよい。
【００２８】
また、本発明は、不揮発性メモリに用いる絶縁膜に限らず、相補型金属酸化膜半導体トランジスタ（ＣＭＩＳＦＥＴ）に用いられるHigh-kゲート絶縁膜に適用しても同じ効果が得られることから、これに適用してもよい。以下、これらデバイスに適用した具体的な実施形態を説明する。
【００２９】
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性半導体メモリ装置の概略断面図である。p型のシリコン基板１の主面上に、トンネル絶縁膜２が設けられている。トンネル絶縁膜２は、例えばＳｉＯ2膜で構成されている。トンネル絶縁膜２の上には浮遊電極３が設けられている。浮遊ゲート電極３は例えば多結晶シリコン膜で構成されている。浮遊電極３上には本発明によるＬａ、Ｈｆ、Ｏを含む絶縁膜４が形成されている。この絶縁膜４上には、例えば多結晶シリコン膜で構成される制御電極５が設けられている。
【００３０】
ここで、多結晶シリコン膜を含む浮遊ゲート電極３の替わりに、電荷蓄積層３として、例えばＳｉＮ膜を用いて、所謂ＳＯＮＯＳ型半導体記憶装置を構成してもよい。さらにシリコン基板の表面には、制御電極に対応して前記基板の主面に、リン（Ｐ）がイオン注入されて形成されたソース／ドレイン領域６が設けられている。
【００３１】
次に、図１０のフローチャートを参照して、本実施形態の半導体装置の製造方法について簡単に説明する。まず、シリコン基板１の表面に例えば熱酸化により、トンネル絶縁膜としてＳｉＯ2膜２が形成される（Ｓ１）。次にＣＶＤプロセスにより、浮遊電極となる多結晶シリコン膜３が形成され（Ｓ２）、続いて、例えばスパッタ法によりＬａＨｆＯ膜４、および制御電極となる多結晶シリコン膜５が形成されていく（Ｓ３，Ｓ４）。このとき、ＬａＨｆＯ膜４は、例えば５００℃で非晶質状態にて堆積され、ＬａＨｆＯ膜４の原子比Ｌａ／（Ｌａ＋Ｈｆ）は５０％より大きい。
【００３２】
次に、ＰＥＰ（Photo Engraving Process）工程、およびＲＩＥ（Reactive Ion Etching）プロセスによりトンネル絶縁膜２、浮遊電極膜３、ＬａＨｆＯ膜４、制御電極膜５が加工される（Ｓ５）。次に、加工された制御電極５以下の構造をマスクとして、公知の方法によりＰがイオン注入され（Ｓ６）、その後、活性化のための熱処理が１０００℃、３０秒の条件で施され（Ｓ７）、ソースドレイン領域６が形成される。この熱処理時において、ＬａＨｆＯ絶縁膜は多結晶化する。次に、４５０℃、３０分、Ｈ2／Ｎ2比率１０％の条件で、水素雰囲気中熱処理が施される。この結果、リーク電流特性に優れた不揮発性半導体メモリセルが得られる（Ｓ８）。
【００３３】
このように、第１の実施形態によれば、１０００℃程度の高温熱処理工程を経ても良好なリーク電流特性を有する不揮発性半導体記憶装置を実現できる。
【００３４】
（第２の実施形態）
図１１は第２の実施形態に係る電界効果型トランジスタの概略断面図である。例えばｐ型シリコン基板１１の主面上に、Ｌａ，Ｈｆ，Ｏを含むゲート絶縁膜１３が設けられている。ゲート絶縁膜１３上には、例えば多結晶シリコンからなるゲート電極１４が設けられている。さらにシリコン基板１１の表面には、ゲート電極１５を挟むように対向して、例えばＰがイオン注入されて形成されたソース／ドレイン領域１６が設けられている。さらにゲート電極１４、ゲート絶縁膜１３の側壁には、シリコン窒化層のゲート側壁絶縁膜１５が形成されている。
【００３５】
図１２のフローチャートを参照して、第２の実施形態に係る半導体装置の製造方法について簡単に説明する。まず、シリコン基板１１の表面に、例えばスパッタ法により、ＬａＨｆＯ膜１３、およびゲート電極となる多結晶シリコン膜１４が形成される（Ｓ１１、３１２）。このとき、ＬａＨｆＯ膜１３は、例えば５００℃で非晶質状態にて堆積され、ＬａＨｆＯ膜１３の原子比Ｌａ／（Ｌａ＋Ｈｆ）は５０％より大きい。
【００３６】
次に、ＰＥＰ工程、およびＲＩＥプロセスによりゲート絶縁膜１３、ゲート電極膜１４が加工される。次に、加工されたゲート電極１４以下の構造をマスクとして、公知の方法により例えばＰがイオン注入される（Ｓ１４）。
【００３７】
その後、公知の方法でＳｉＮ層を全面に堆積させ、ＲＩＥによりゲート側壁絶縁膜１５を形成する（Ｓ１５）。その後ゲート電極１４およびゲート側壁絶縁膜１５をマスクとして、さらにＰをイオン注入する。その後活性化のための１０００℃の熱処理を施して、浅いエクステンション ソース／ドレイン部を含むソース／ドレイン領域１６を形成すると同時にＬａＨｆＯ膜１３を多結晶化する。次に４５０℃、３０分、Ｈ２／Ｎ２比率１０％の条件で、水素雰囲気中熱処理が施される。この結果、図１１に示す電界効果型トランジスタが得られる。
【００３８】
第２の実施形態によれば、１０００℃程度の高温熱処理工程を経ても良好なリーク電流特性を有する電界効果型トラジスタを実現できる。
【００３９】
なお、第１の実施形態では、層間絶縁膜はＬａＨｆＯ膜単層から形成し、第２の実施形態では、ゲート絶縁膜はＬａＨｆＯ膜単層で形成している。しかしながら、無論、ＬａＨｆＯ膜は、シリコン酸化膜、シリコン酸窒化膜などの他の絶縁膜との積層構造を形成して、層間絶縁膜、ゲート絶縁膜として適用されても構わない。
【００４０】
以上、本発明を実施形態を通じて説明したが、本発明はこれに限るものではなく、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００４１】
【図１】第１の実施形態に係る不揮発性半導体メモリ装置の摸式的断面図。
【図２】Ｌａ，Ｈｆ，Ｏからなる絶縁膜の成膜温度と組成比との関係を示す図表。
【図３】Ｌａ，Ｈｆ，Ｏからなる絶縁膜は、１０００℃熱処理後にはＬａＨｆＯ組成比に関わらず、リーク電流特性が劣悪であることを示す図。
【図４】本発明との対比を示す図で、Ｌａ／（Ｌａ＋Ｈｆ）比＝５０％の膜の場合には、リーク電流特性への水素雰囲気中熱処理の効果は無いことを示す図。
【図５】本発明の効果を説明するためのもので、Ｌａ／（Ｌａ＋Ｈｆ）＝５９％の膜の場合、水素雰囲気中熱処理によりリーク電流特性が劇的に改善されることを示す図。
【図６】本発明の効果を説明するためのもので、Ｌａ／（Ｌａ＋Ｈｆ）＝５９％の膜の場合、水素雰囲気中熱処理後の容量―電圧特性は良好なものであることを示す図。
【図７】Ｌａ／（Ｌａ＋Ｈｆ）＝５９％の膜の場合、ＬａＨｆＯの結晶構造は化学量論比の場合と同じく立方晶であるが、格子定数が化学量論比の場合と比して小さくなることを示すin-plane XRDスペクトル。
【図８】２９．１２°回折ピークでのロッキングカーブ測定結果を示す図。
【図９】Ｌａ／（Ｌａ＋Ｈｆ）＝５９％の膜の場合、非晶質であるより多結晶質であったほうが水素雰囲気熱処理工程の効果が大きいことを示す図。
【図１０】第１の実施形態のメモリの製造方法を示すフローチャート。
【図１１】第２の実施形態に係る電界効果型トランジスタの摸式的断面図。
【図１２】第２の実施形態のトランジスタの製造方法を示すフローチャート。
【符号の説明】
【００４２】
１，１１…シリコン基板
２…トンネル絶縁膜
３…浮遊電極（電荷蓄積層）
４…層間絶縁膜
５…制御電極
６、１６…ソース・ドレイン領域
１３…ゲート絶縁膜
１４…ゲート電極
１５…ゲート側壁絶縁膜
【図１】
2008235358.tif 000003
【図２】
2008235358.tif 000004
【図３】
2008235358.tif 000005
【図４】
2008235358.tif 000006
【図５】
2008235358.tif 000007
【図６】
2008235358.tif 000008
【図７】
2008235358.tif 000009
【図８】
2008235358.tif 000010
【図９】
2008235358.tif 000011
【図１０】
2008235358.tif 000012
【図１１】
2008235358.tif 000013
【図１２】
2008235358.tif 000014