(57)【要約】【課題】多チャンネルの計測システムにおける配線量を少なくする。【解決手段】制御装置１の合成器２２は、トリガ信号等の同期信号が入力されるラッチ回路２１の出力に基づいて、サンプリングクロックと同期信号を多重化した同期クロック信号を生成する。計測ユニット２の分配器２３は前記同期クロック信号を受信し、サンプリングクロックと同期信号に分離する。分離されたサンプリングクロックは複数のＡ／Ｄ変換器２５に供給され、センサ群６に含まれる複数のセンサからの計測信号が同期してＡ／Ｄ変換される。分離された同期信号は計測の開始／終了やデータ収集のトリガに使用される。計測ユニットを計測ポイントの近傍に配置することにより、センサ群と計測ユニット間の配線長を短くすることができる。また、同期クロック信号を送信することで制御装置と計測ユニット間の配線の本数を少なくすることができる。【選択図】図２
2008021055.tif 000002
【特許請求の範囲】
【請求項１】
複数のセンサからの計測信号をＡ／Ｄ変換する計測ユニットと、前記計測ユニットに接続された制御装置とを有する計測システムであって、
前記制御装置は、サンプリングクロックと前記計測ユニットの動作を制御する同期信号とを多重化した同期クロック信号を生成する手段と、該同期クロック信号を前記計測ユニットに送信する手段とを有し、
前記計測ユニットは、前記同期クロック信号を受信して前記サンプリングクロックと前記同期信号に分離する手段と、前記サンプリングクロックと前記同期信号に基づいて前記複数のセンサからの計測信号をＡ／Ｄ変換する複数のＡ／Ｄ変換器と、前記同期信号に応じた制御を行う手段とを有する
ことを特徴とする計測システム。
【請求項２】
前記同期クロック信号は、前記サンプリングクロックのパルスと、該サンプリングクロックのパルスと同じタイミングで立上がり、パルス幅が前記サンプリングクロックのパルス幅よりも広い所定のパルス幅とされている前記同期信号に対応するパルスを含む信号であることを特徴とする請求項１記載の計測システム。  
【請求項３】
複数のセンサに接続されるとともに制御装置に接続される計測ユニットであって、
前記制御装置からサンプリングクロックと同期信号とが多重化された同期クロック信号を受信し、前記サンプリングクロックと前記同期信号とを分離する手段と、
前記複数のセンサにそれぞれ対応して設けられ、前記サンプリングクロックと前記同期信号に基づいて、それぞれ対応するセンサからの計測信号をＡ／Ｄ変換する複数のＡ／Ｄ変換器とを有する
ことを特徴とする計測ユニット。
【請求項４】
前記同期クロック信号は、前記サンプリングクロックのパルスと、該サンプリングクロックのパルスと同じタイミングで立上がり、パルス幅が前記サンプリングクロックのパルス幅よりも広い所定のパルス幅とされている前記同期信号に対応するパルスを含む信号であることを特徴とする請求項３記載の計測ユニット。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のセンサからの計測データを取得する計測システム及び計測ユニットに関する。
【背景技術】
【０００２】
試験機システムなどにおいては、多数のセンサからの計測データを取得することが行われている。この場合、各センサからの計測信号を同時にサンプリングすることが必要となる。そのために、チャネル数（センサ数）分のＡ／Ｄ変換器を設け、同じサンプリングクロックを各Ａ／Ｄ変換器に与えている。
例えば、特許文献１には、複数のセンサと、各センサそれぞれに対応して設けられた複数のＡ／Ｄ変換器とを有し、該複数のＡ／Ｄ変換器に共通のサンプリングクロックを供給するように構成された遠隔計測制御装置が記載されている。
【０００３】
自動車の振動試験装置や建物の地震シミュレーション装置などの試験装置においては、装置が大型化しており、より多くのセンサからのデータを計測することが求められている。そこで、１つの計測ユニットに複数のセンサからの計測信号をＡ／Ｄ変換して取り込むように構成し、複数の計測ユニットを設けることで多チャネルの長時間の計測を行うようにしている。
図５は、このような従来の計測システムの構成を示す図である。
この図において、５１は計測装置、５２は制御装置、５３、５４、５５及び５６は前記制御装置５２に接続された計測ユニットであり、計測装置５１内に一体化して設けられている。また、５７、５８、５９及び６０はそれぞれ測定ポイントＳ１〜Ｓ４に設置された複数のセンサからなるセンサ群であり、それぞれ対応する前記計測ユニット５３〜５６に接続されている。各センサ群５７〜６０はそれぞれ複数のセンサ（例えば、６４個）を含んでおり、前記計測ユニット５３〜５６には、各センサ対応に設けられて各センサからの計測信号をＡ／Ｄ変換するＡ／Ｄ変換器、各Ａ／Ｄ変換器でＡ／Ｄ変換された計測データを蓄積するメモリ、及び、前記制御装置５２とのインターフェース回路などが含まれている。
【０００４】
前記制御装置（親機）５２から前記計測ユニット５３〜５６に対し、Ａ／Ｄ変換用のサンプリングクロックや計測の開始／終了タイミングなどを指定する同期信号が供給されている。各計測ユニット５３〜５６では、それぞれ、前記制御装置５２から供給されるサンプリングクロックが内蔵されている複数のＡ／Ｄ変換器に供給され、各Ａ／Ｄ変換器において同じタイミングで計測信号のＡ／Ｄ変換をすることができるようになされている。
データ計測のため、制御装置５２と各ユニット間５３〜５６の接続ケーブル６１は共通線（アース）、サンプリングクロック信号線、計測開始／終了、各種トリガ信号などの同期信号線の３本が最低でも必要である。
なお、前記計測ユニット５３と前記センサ群５７との間の接続ケーブル６２、前記計測ユニット５４と前記センサ群５８との間の接続ケーブル６３、前記計測ユニット５５と前記センサ群５９との間の接続ケーブル６４、及び、前記計測ユニット５６と前記センサ群６０との間の接続ケーブル６５の信号線の本数は、いずれも、それぞれのチャネル数（センサの数）に対応する本数となる。
【特許文献１】特開昭５７−９３４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、サンプリングの完全同期が必要な場合には、サンプリングクロックと、計測開始やトリガーなどの同期信号を供給するために、２本の信号線を各計測ユニットに接続することが必要である。
また、サンプリングの同期を取るために全ての計測ユニットを一体化させている場合には、それぞれの測定ポイントから計測ユニットまでセンサー等の配線を引き回さなければならないため、計測チャネルが多く、測定ポイントが広がっている場合には、配線量が多くなり、大変である。
【０００６】
そこで本発明は、計測チャネル数が多く、測定ポイントが広がっている場合でも、配線の本数や量が少なくて済む計測システム及び該計測システムにおける計測ユニットを提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の計測システムは、複数のセンサからの計測信号をＡ／Ｄ変換する計測ユニットと、前記計測ユニットに接続された制御装置とを有する計測システムであって、前記制御装置は、サンプリングクロックと前記計測ユニットの動作を制御する同期信号とを多重化した同期クロック信号を生成する手段と、該同期クロック信号を前記計測ユニットに送信する手段とを有し、前記計測ユニットは、前記同期クロック信号を受信して前記サンプリングクロックと前記同期信号に分離する手段と、前記サンプリングクロックと前記同期信号に基づいて前記複数のセンサからの計測信号をＡ／Ｄ変換する複数のＡ／Ｄ変換器と、前記同期信号に応じた制御を行う手段とを有するものである。
また、本発明の計測ユニットは、複数のセンサに接続されるとともに制御装置に接続される計測ユニットであって、前記制御装置からサンプリングクロックと同期信号とが多重化された同期クロック信号を受信し、前記サンプリングクロックと前記同期信号とを分離する手段と、前記複数のセンサにそれぞれ対応して設けられ、前記サンプリングクロックと前記同期信号に基づいて、それぞれ対応するセンサからの計測信号をＡ／Ｄ変換する複数のＡ／Ｄ変換器とを有するものである。
そして、前記同期クロック信号は、前記サンプリングクロックのパルスと、該サンプリングクロックのパルスと同じタイミングで立上がり、パルス幅が前記サンプリングクロックのパルス幅よりも広い所定のパルス幅とされている前記同期信号に対応するパルスを含む信号とされているものである。
【発明の効果】
【０００８】
このような本発明の計測システム及び計測ユニットによれば、制御装置から各計測ユニットに接続するサンプリングクロックと計測開始信号を１本の信号線に収めることができるため、配線を容易にすることができるとともに、配線材料コストを軽減することができる。
また、信号を多重化するとき、単純に多重化すると分離するときフェーズロックループなどの回路が必要になるが、本発明によれば、カウンターだけの簡単な回路で構成でき、かつ、サンプリングクロックのタイミング誤差は非常に小さいものとすることができる。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明の計測システムの一実施の形態の構成を示すブロック図である。
この図において、１は制御装置（親機）、２，３，４及び５は計測ユニット（子機）、６，７，８及び９は各計測ポイントＳ１〜Ｓ４に設置されたセンサ群である。ここで、前記計測ユニット２〜５は、各計測ポイントＳ１〜Ｓ４の近傍に配置されている。
制御装置（親機）１は、この計測システム全体の制御を行うものであり、接続ケーブル１１を介して接続されている計測ユニット２，３，４及び５に対し、計測の開始／終了の指示やデータ収集のトリガーなど計測動作を制御する同期信号、及び、Ａ／Ｄ変換のタイミングを規定するサンプリングクロックを供給する。ここで、サンプリングクロックは、制御装置１に内蔵されるハードウエアタイマーなどを用いて発生される。また、前記同期信号は、計測を制御するアプリケーションプログラムの指令により発生される。
【００１０】
計測ユニット（子機）２，３，４及び５には、それぞれ、接続ケーブル１２，１３，１４及び１５を介して複数のセンサを含むセンサ群６，７，８，及び９が接続されている。そして、各計測ユニット２〜５には、接続されている複数のセンサからの計測信号をＡ／Ｄ変換するＡ／Ｄ変換器が各センサごとに設けられている。そして、各Ａ／Ｄ変換器は、前記制御装置１から接続ケーブル１１を介して供給されるサンプリングクロックに基づいてＡ／Ｄ変換処理を同期して行う。これにより、前記センサ群６，７，８及び９に含まれている複数のセンサの計測信号を同じタイミングでサンプリングした計測データを得ることができる。また、前記計測ユニット２〜５には、前記制御装置１から前記接続ケーブル１１を介して供給される同期信号に応じて、計測やデータ収集の開始又は終了などの動作を制御する制御手段、及び、前記Ａ／Ｄ変換器からの出力データ（計測データ）を記憶するメモリ等が設けられている。
動作が開始されると、前記複数のＡ／Ｄ変換器は、前記サンプリングクロックに基づいて各センサからの計測信号のＡ／Ｄ変換を開始し、計測の開始を指示する前記同期信号に応じて、Ａ／Ｄ変換出力を前記メモリに格納し、計測の終了を指示する前記同期信号に応じて該メモリへの格納を終了する。あるいは、前記同期信号に応じてＡ／Ｄ変換とメモリへの格納の開始／終了を行うようにしてもよい。なお、メモリに格納された計測データは、図示しないデータ収集用の伝送路を介して、前記制御装置１又は他の記録装置に転送されることとなるが、この点は本発明の要旨に関係しないので詳細な説明は省く。
【００１１】
図１と前記図５とを比較すると明らかなように、本発明の計測システムにおいては、前記計測ユニット２〜５が測定ポイントすなわちセンサ群６〜９それぞれの近傍に配置されている。これにより、センサ数に応じた本数を有する各計測ユニット２〜５とセンサ群６〜９との間の接続ケーブル１２〜１５の長さを短くすることができ、配線量を少なくすることができるとともに、配線の引き回しが楽になる。
また、前記制御装置１と各計測ユニット２〜５を接続する接続ケーブル１１の長さは長くなるが、本発明においては、後述するように、接続ケーブル１１でサンプリングクロックと同期信号を多重化して送信することにより、信号線の本数を減らし、配線量を少なくしている。
【００１２】
図２は、前記制御装置１、前記計測ユニット２及び前記センサ群６の間のサンプリングクロック及び前記同期信号の伝送について説明するための構成を示すブロック図である。なお、ここでは、計測ユニット２〜５のうちの計測ユニット２のみを代表して示しているが、計測ユニット３〜５についても同様である。
図示するように、制御装置１には、前述した同期信号によりセットされるラッチ回路２１と、該ラッチ回路２１に接続されるとともに前記サンプリングクロックが入力される合成器２２が設けられている。この合成器２２により、前記サンプリングクロックと前記同期信号が多重化された同期クロック信号が生成され、前記接続ケーブル１１を介して、計測ユニット２に出力される。同期クロック信号の詳細については後述する。
このようにサンプリングクロックと同期信号が多重化された同期クロック信号を送信するようにしたため、前記接続ケーブル１１の信号線の本数は２本でよいこととなる。
【００１３】
該同期クロック信号は前記計測ユニット２で受信され、分配器２３に入力される。この分配器２３には検出用クロックを発生するクロック発生器２４が接続されており、受信した同期クロック信号から、前述したサンプリングクロックと前記同期信号が分離される。この分離動作の詳細については後述する。
分配器２３で分離されたサンプリングクロックは、センサ群６に含まれる複数のセンサにそれぞれ対応して設けられたＡ／Ｄ変換器群２５中の各Ａ／Ｄ変換器に供給され、前記複数のセンサからの計測信号が完全に同期してＡ／Ｄ変換される。Ａ／Ｄ変換器群２５からのデジタルデータに変換された計測データは計測ユニット２〜５に内蔵されたメモリなどに格納される。
【００１４】
図３は、前記サンプリングクロックと前記同期信号とこれらの信号が多重化された同期クロック信号及び前記分離されたサンプリングクロックと前記分離された同期信号について説明するための図である。
図３において、（ａ）〜（ｃ）は送信側（制御装置１）における信号であり、（ａ）はサンプリングクロック、（ｂ）は同期信号、（ｃ）は前記合成器２２により生成される同期クロック信号である。
前記ラッチ回路２１は、同期信号（ｂ）のパルスが入力される（ｔ２）とハイレベルとなって、同期信号パルスが入力された状態であることを保持する。
前記合成器２２は、前記ラッチ回路２１の出力がローレベルのときは、前記サンプリングクロック（ａ）をそのまま出力するが、前記ラッチ回路２１の出力がハイレベルであり、同期信号のパルスが保持されているときは、前記サンプリングクロック（ａ）のパルス幅を通常のパルス幅よりも広い所定のパルス幅に拡張して出力する。また、このときに前記ラッチ回路２１をリセットする。すなわち、時刻ｔ１とｔ５で立ち上がるサンプリングクロックは、そのまま同期クロック信号（ｃ）として出力されるが、時刻ｔ２で同期信号のパルスが発生した後の時刻ｔ３で立ち上がるサンプリングクロックのパルスは、そのパルス幅を通常時よりも広い所定のパルス幅（例えば、通常の５倍のパルス幅）に拡張されて、同期クロック信号（ｃ）として出力される。
なお、前記合成器２２は、上述の動作を示す論理をＨＤＬ（ハードウエア記述言語）などで記述することにより、プログラマブルロジックデバイスなどを用いて実現することができる。
【００１５】
このように、制御装置１は、サンプリングクロックのパルス幅と同期信号のパルス幅を変えて両信号を多重化することにより、１つの信号として伝送することができるようにしている。そのとき、同期信号がサンプリングクロックをつぶしてしまうことがないように、サンプリングクロックをベースにタイミングを合わせている。すなわち、同期信号のパルスが発生した直後のサンプリングクロックのタイミングにおける同期クロック信号のパルス幅を、他のサンプリングタイミングの同期クロック信号のパルス幅よりも広い所定のパルス幅とすることにより、サンプリングクロックと同期信号を多重化している。
【００１６】
図３の（ｄ）と（ｅ）は受信側（計測ユニット側）の信号を示しており、（ｄ）は前記分配器２３により分離されたサンプリングクロック、（ｅ）は同じく分離された同期信号を示している。
前記分配器２３では、受信した同期クロック信号（ｃ）が立ち上がる（ｔ１，ｔ３，ｔ５）と同時にサンプリングクロックをハイレベルにするとともに、パルスカウンタを動作させ、１カウントでサンプリングクロックをローレベルにする。また、パルス幅が通常のパルス幅よりも広い所定のパルス幅であることを検出したときには、同期信号（ｅ）のパルスを出力する（ｔ４）。
分配器２３から同期信号（ｅ）のパルスが出力された直後のサンプリングクロックのタイミング（ｔ５）から計測開始等の処理が同期して実行される。
【００１７】
前記分配器２３の一実施の形態について、図４を参照して詳細に説明する。図４の（ｃ）は前記同期クロック信号、（ｆ）は前記クロック発生器２４により発生される検出用クロック、（ｄ）は分配器２３から出力されるサンプリングクロック、（ｅ）は分配器２３から出力される同期信号である。ここで、前記検出用クロックの周期は前記サンプリングクロックのパルス幅とほぼ同じ、すなわち、前記検出用クロックのパルス幅は前記サンプリングクロックのパルス幅の１／２となるようにされているものとする。また、前記同期クロック信号中の同期信号に対応するパルスのパルス幅は通常のサンプリングクロックのパルス幅の２倍以上とされているものとする。
この実施の形態の分配器２３は、次の論理で動作するように構成されている。なお、この論理をＨＤＬ（ハードウエア記述言語）などで記述することにより、プログラマブルロジックデバイスなどを用いて分配器２３を実現することができる。
（１）受信した同期クロック信号（ｃ）のパルスの立上がりで、サンプリングクロック（ｄ）を立ち上げる（ハイレベルにする）。
（２）サンプリングクロック（ｄ）がハイレベルのときの検出用クロック（ｆ）の２回目の立上がりで、サンプリングクロック（ｄ）をローレベルにする。
（３）上記（２）でサンプリングクロック（ｄ）をローレベルにしたときに、同期クロック信号（ｃ）がハイレベルであるときは、同期信号（ｅ）を立ち上げる（ハイレベルにする）。
（４）同期信号（ｅ）がハイレベルのときの検出用クロック（ｆ）の立上がりで、同期信号（ｅ）をローレベルにする。
【００１８】
図４において、時刻ｔ１１で同期クロック信号（ｃ）が立ち上がったので、サンプリングクロック（ｄ）がハイレベルとなる。その後、検出用クロック（ｆ）の２つ目の立上がり（ｔ１２）でサンプリングクロック（ｄ）がローレベルとなる。このとき、同期クロック信号（ｃ）はすでにローレベルとなっているので、同期信号（ｅ）のレベルはローレベルのままである。
ｔ１３で同期クロック信号（ｃ）が立ち上がったので、サンプリングクロック（ｄ）がハイレベルとなる。そして、検出用クロックｆの２つ目の立上がり（ｔ１４）でサンプリングクロック（ｄ）がローレベルとなる。このとき、同期クロック信号（ｃ）はまだハイレベルであるので、同期信号（ｅ）をハイレベルにする。そして、（５）検出用クロック（ｆ）の次の立上がり（ｔ１５）で、同期信号（ｅ）をローレベルにする。
以上のように、前記分配器２３により、前記制御装置１から２本の信号線を介して送信されてきた同期クロック信号からサンプリングクロックと同期信号を抽出することができる。
なお、この実施の形態では、前記所定のパルス幅が、サンプリングクロックのパルス幅の２倍以上のパルス幅であるものとしていたが、これに限られることはない。前記検出用クロックの周期や前記分配器２３の動作ロジックなどに応じて、１．５倍、３倍、５倍等、任意の値に決定することができる。
【００１９】
以上のように、本発明では、同期クロック信号のパルスの立上がりと同じタイミングでサンプリングクロックが立上がるようになされている。一般に、Ａ／Ｄ変換器などの動作は、パルスの立上がりエッジに同期して行われるので、各計測ユニットごとに設けられた検出用クロック発生器が同期していなくても、各計測ユニットにおける全てのＡ／Ｄ変換器で同期した動作を行わせることが可能となる。
なお、上記においては、サンプリングクロックと同期信号のパルス幅を異ならしめることで両信号を多重化していたが、これに限られることはない。例えば、振幅を変化させるなど他の方法を採用することもできる。
【図面の簡単な説明】
【００２０】
【図１】本発明の計測システムの一実施の形態の構成を示すブロック図である。
【図２】各構成要素間のサンプリングクロック及び同期信号の伝送について説明するための図である。
【図３】サンプリングクロック、同期信号、同期クロック信号、分離されたサンプリングクロック及び分離された同期信号について説明するための図である。
【図４】分配器の動作を説明するための図である。
【図５】従来の計測システムの構成を示す図である。
【符号の説明】
【００２１】
１：制御装置、２，３，４，５：計測ユニット、６，７，８，９：センサ群、１１，１２，１３，１４，１５：接続ケーブル、２１：ラッチ回路、２２：合成器、２３：分配器、２４：クロック発生器、２５：Ａ／Ｄ変換器群
【図１】
2008021055.tif 000003
【図２】
2008021055.tif 000004
【図３】
2008021055.tif 000005
【図４】
2008021055.tif 000006
【図５】
2008021055.tif 000007