(57)【要約】      （修正有）【課題】発光ダイオード素子と電子回路が内蔵されたサブマウントとが積層された半導体装置において、無駄な領域を無くしてコンパクトなチップサイズとして、量産性に優れた半導体装置を得ること。【解決手段】発光層１３に対して垂直方向に光が取り出される発光ダイオード素子１０と、基板内に受光素子を内蔵したサブマウント２０とが積層されてなり、前記受光素子の受光部が、前記発光ダイオード素子１０の前記発光層１３と平面視において重複する位置に形成されている。【選択図】 図１
2008235792.tif 000002
【特許請求の範囲】
【請求項１】
発光層に対して垂直方向に光が取り出される発光ダイオード素子と、基板内に受光素子を内蔵したサブマウントとが積層されてなり、前記受光素子の受光部が、前記発光ダイオード素子の前記発光層と平面視において重複する位置に形成されていることを特徴とする半導体装置。
【請求項２】
前記発光層に対して前記サブマウント側に形成された前記発光ダイオード素子の電極に開口部が形成され、前記開口部と前記受光部とが平面視において重複するように形成されている請求項１記載の半導体装置。
【請求項３】
前記発光ダイオード素子の光出力面に表面電極が形成され、前記表面電極が反射した前記発光ダイオードの出力光が前記受光部で受光される請求項１または２記載の半導体装置。
【請求項４】
前記発光層が、平面視における端部に切り欠き部を有し、前記切り欠き部により形成される前記発光ダイオード素子の段差部分で前記発光層の端面が露出していて、露出している前記発光層の前記端面からの出力光が前記受光部で受光される請求項１記載の半導体装置。
【請求項５】
前記発光層の前記切り欠き部に形成された接合電極によって、前記発光ダイオード素子と前記サブマウントとが接合されている請求項４記載の半導体装置。
【請求項６】
前記サブマウントに過電圧保護素子が内蔵されている請求項１記載の半導体装置。
【請求項７】
前記発光ダイオード素子の一方の電極と前記受光素子の一方の電極と前記過電圧保護素子の一方の電極とが接続された第１の配線電極と、前記発光ダイオード素子の他方の電極と前記過電圧保護回路の他方の電極とが接続された第２の配線電極と、前記受光素子の他方の電極との３つの電極によって、前記発光ダイオード素子と前記受光素子と前記過電圧保護素子とが、外部と接続されている請求項６記載の半導体装置。
【請求項８】
前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記発光ダイオード素子に形成された貫通孔に設けられたビアホール配線によって、前記発光ダイオード素子の光出力面から行われる請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記サブマウントに形成された貫通孔に設けられたビアホール配線によって、前記サブマウントの裏面から行われる請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
発光層に対して垂直方向に光が取り出される発光ダイオード素子と、基板内に電子回路を内蔵したサブマウントとが積層されてなり、前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記発光ダイオード素子に形成された貫通孔に設けられたビアホール配線によって、前記発光ダイオード素子の光出力面から行われ、前記発光ダイオード素子と前記サブマウントの平面視における大きさがほぼ等しいことを特徴とする半導体装置。
【請求項１１】
発光層に対して垂直方向に光が取り出される発光ダイオード素子と、基板内に電子回路を内蔵したサブマウントとが積層されてなり、前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記サブマウントに形成された貫通孔に設けられたビアホール配線によって、前記サブマウントの裏面から行われ、前記発光ダイオード素子と前記サブマウントの平面視における大きさがほぼ等しいことを特徴とする半導体装置。
【請求項１２】
前記電子回路が受光素子である請求項１０または１１記載の半導体装置。
【請求項１３】
前記電子回路が過電圧保護素子である請求項１０または１１記載の半導体装置。
【請求項１４】
前記発光ダイオード素子が、窒化物半導体を含む請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記サブマウントの基板がシリコンである請求項１〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
請求項１から請求項１５に記載の半導体装置を製造する方法であって、発光ダイオード素子が複数形成された半導体層を一方の主面に有する基板と、受光素子および過電圧保護素子の少なくともいずれか一方を基板内に複数内蔵させたサブマウント基板とを接合した後、接合された基板を分割して、前記発光ダイオード素子と前記サブマウントとが積層された複数の半導体装置を得ることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード素子とサブマウントが積層された半導体装置と、その製造方法に関するものである。
【背景技術】
【０００２】
発光ダイオードなどの半導体素子と、半導体基板に電子回路の機能を内蔵させたサブマウントを積層することが行われている。
【０００３】
一般に発光ダイオードやレーザダイオードなどの半導体素子は、例えば、乾燥した雰囲気や帯電し易い環境で半導体素子を取り扱った場合に生じる静電気、または、車載用部品として半導体素子を組み込んだ場合の始動時に加わるサージ電圧等による電気的ショックによって素子の破壊が起こりやすい。このような、静電気およびサージ電圧対策として、従来からツェナーダイオード（定電圧ダイオード）などの過電圧保護素子を半導体素子と並列に接続することが行われていた。また、半導体素子を実装する際に用いるサブマウント内部に過電圧保護素子を組み込むこと、すなわち発光ダイオードと積層されるサブマウントとして、保護ダイオードが内蔵されたものを用いた半導体装置が、特許文献１に記載されている。
【０００４】
図２７は、特許文献1に記載された従来の半導体装置の製造方法と構成を示す図である。図２７（ａ）のように、発光ダイオード素子２１０を、過電圧保護素子としての保護ダイオード２３０が内蔵され、表面に配線のための配線電極２４０が形成されたサブマウント２２０に、半田などを用いてボンディングする。このようにして、図２７（ｂ）に示すような、発光ダイオード素子２１０が、保護ダイオード２３０が形成されたサブマウント２２０に積層された半導体装置を得る。なお、図２７（ｂ）に示す半導体装置の断面図を図２７（ｃ）に示す。このようにすると、発光ダイオード素子２１０の両端に破壊電圧以上の高電圧が印加されても、保護ダイオード２３０側にバイパス電流が流れるので、発光ダイオード素子２１０は破壊されることなく保護される。このように、サブマウントに過電圧保護素子を組み込むことにより、別途、過電圧保護素子と半導体素子とを配線・実装する場合に比べて配線・実装工程を省略することができ、量産性が向上する。
【０００５】
また、発光ダイオード素子に積層されるサブマウントに電子回路を内蔵させる技術としては、サブマウントに発光ダイオード素子の光出力をモニタする受光素子としてフォトダイオードを形成するものが知られている。ここでの受光素子は、発光ダイオード素子の光出力を制御するために用いるものであり、例えばＲＧＢ３色の発光ダイオードを用いた白色照明等において、その白色性を保つため場合などに必要なものである。このような、発光ダイオード素子に積層されるサブマウントに、電子回路として受光素子を形成する場合も、上記したサブマウントに電子回路として過電圧保護素子を形成したものと同様に、個別に発光ダイオード素子と受光素子とを配線・実装する場合に比べて工程を省略することができ、量産性が向上する。
【０００６】
このような、発光ダイオード素子と電子回路を形成したサブマウントとを積層した半導体装置について、より量産性を向上するための方法として、半導体レーザや発光ダイオード素子を形成した基板と受光素子を形成したサブマウント基板とを接合した後に切断する、いわゆるウェハボンディングと呼ばれる技術が特許文献２に記載されている。
【０００７】
図２８は、このような従来の半導体装置の製造方法と構成として、半導体レーザを用いた例を示す図である。図２８（ａ）に示すように、複数の半導体レーザが形成された半導体レーザ基板３１０と、フォトダイオードが内蔵されたサブマウントを複数有したサブマウント基板３２０とが、ウェハボンディングにより積層される。その後、半導体レーザ基板３１０の内の基板３１１を研磨などで除去した後に、図２８（ｂ）のように２つの基板を重ね合わせた状態でダイシングして半導体レーザ素子とサブマウントが積層された半導体装置３３０を得る。この得られた半導体装置３３０の断面図が図２８（ｃ）である。半導体レーザ３１２から発生した光を受光素子であるフォトダイオード３２１が受光して得られた出力信号を、発光ダイオード素子の駆動回路へフィードバックすることにより、半導体レーザ３１２の光出力を一定値に制御する。半導体レーザ３１２はウェハボンディング前の工程において、フォトダイオード３２１を内蔵するサブマウント３２２よりも小さく加工されている。また、図２８（ｃ）では図示していないが、配線のための電極を形成するスペースも必要であり、サブマウント３２２は、積層される発光ダイオード素子３１２の大きさと内蔵される受光素子であるフォトダイオード３２１の大きさとを合わせた大きさよりもさらに大きなものとして形成されている。このようにすることで、基板３１１の除去後、フォトダイオード素子３２１が露出し、半導体レーザ３１２からの出力光が入射可能となる。
【０００８】
このようにウェハボンディングを用いると、電子回路を内蔵したサブマウントへの半導体素子のボンディングをチップ単位ではなくウェハ単位で行えるため、高い量産性でサブマウントが積層された半導体装置を製造することができる。
【特許文献１】特開平１１−  ４０８４８号公報
【特許文献２】特開平１１−３０７８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の半導体装置では、サブマウントである半導体基板に、過電圧保護素子や受光素子などの電子回路を形成するための領域や、これらを接続するための配線電極を形成するために必要な面積を確保しなくてはならなかった。このため、サブマウントの面積が大きくなり、結果として半導体装置全体の大きさが大きくなってしまうとともに、サブマウントのウェハからの取れ数が減少するためにコストが増加するという課題があった。
【００１０】
また、サブマウントに内蔵される電子回路として受光素子を形成する場合には、受光素子であるフォトダイオードを発光ダイオード素子の光出力方向とは異なる位置のサブマウント上に形成すると、発光ダイオード素子からの光を十分に受光できないという課題があった。
【００１１】
本発明は、上記課題を解決するために、発光ダイオード素子と電子回路が内蔵されたサブマウントとが積層された半導体装置において、無駄な領域を無くしてコンパクトなチップサイズとして、量産性に優れた半導体装置を得ることを目的とする。
【００１２】
また、本発明は、発光ダイオード素子と電子回路が内蔵されたサブマウント基板との平面視における大きさをほぼ等しいものとして、半導体装置自体およびサブマウント基板を、より小さい面積で実現することを目的とする。
【００１３】
さらに、本発明では、これら発光ダイオード素子とサブマウントが積層された半導体装置をより効率的に低コストで製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の半導体装置は、発光層に対して垂直方向に光が取り出される発光ダイオード素子と、基板内に受光素子を内蔵したサブマウントとが積層されてなり、前記受光素子の受光部が、前記発光ダイオード素子の前記発光層と平面視において重複する位置に形成されていることを特徴とする。
【００１５】
また、本発明の半導体装置は、発光層に対して垂直方向に光が取り出される発光ダイオード素子と、基板内に電子回路を内蔵したサブマウントとが積層されてなり、前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記発光ダイオード素子に形成された貫通孔に設けられたビアホール配線によって、前記発光ダイオード素子の光出力面から行われ、前記発光ダイオード素子と前記サブマウントの平面視における大きさがほぼ等しいことを特徴とする、もしくは、発光層に対して垂直方向に光が取り出される発光ダイオード素子と、基板内に電子回路を内蔵したサブマウントとが積層されてなり、前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記サブマウントに形成された貫通孔に設けられたビアホール配線によって、前記サブマウントの裏面から行われ、前記発光ダイオード素子と前記サブマウントの平面視における大きさがほぼ等しいことを特徴とする。
【００１６】
さらに、本発明の半導体装置の製造方法は、請求項１から請求項１５に記載の半導体装置を製造する方法であって、発光ダイオード素子が複数形成された半導体層を一方の主面に有する基板と、受光素子および過電圧保護素子の少なくともいずれか一方を基板内に複数内蔵させたサブマウント基板とを接合した後、接合された基板を分割して、前記発光ダイオード素子と前記サブマウントとが積層された複数の半導体装置を得ることを特徴とする。
【発明の効果】
【００１７】
本発明の半導体装置は、上記構成とすることで、サブマウントとして用いる半導体基板の面積を低減することができ、発光ダイオード素子と電子回路が内蔵されたサブマウントが積層された半導体装置を低コストで量産性よく実現できる。
【００１８】
また、本発明の半導体装置の製造方法は、上記構成とすることで、発光ダイオード素子と電子回路が内蔵されたサブマウントが積層された半導体装置を、一層低コストで製造することができる。
【発明を実施するための最良の形態】
【００１９】
上記本発明にかかる半導体装置の最良の形態としては、前記発光層に対して前記サブマウント側に形成された前記発光ダイオード素子の電極に開口部が形成され、前記開口部と前記受光部とが平面視において重複するように形成されていることが好ましい。このようにすることで、受光素子での受光量が多くなり、またノイズの原因となる外部からの光を遮蔽できるため、高精度の光検出が可能となる。
【００２０】
また、前記発光ダイオード素子の光出力面に表面電極が形成され、前記表面電極が反射した前記発光ダイオードの出力光が前記受光部で受光されることが好ましい。このようにすることで、受光素子の受光量を更に高めることができる。
【００２１】
さらに、前記発光層が、平面視における端部に切り欠き部を有し、前記切り欠き部により形成される前記発光ダイオード素子の段差部分で前記発光層の端面が露出していて、露出している前記発光層の前記端面からの出力光が前記受光部で受光されることが好ましい。このようにすることで、受光素子による受光量をさらに増大させることができる。
【００２２】
また、前記発光層の前記切り欠き部に形成された接合電極によって、前記発光ダイオード素子と前記サブマウントとが接合されていることが好ましい。このようにすることで、発光ダイオード素子とサブマウントのボンディングが容易になるとともに、発光ダイオード素子の電極と半導体装置外部との接続が容易になる。
【００２３】
前記サブマウントに過電圧保護素子が内蔵されていることが好ましい。そして、このとき、前記発光ダイオード素子の一方の電極と前記受光素子の一方の電極と前記過電圧保護素子の一方の電極とが接続された第１の配線電極と、前記発光ダイオード素子の他方の電極と前記過電圧保護回路の他方の電極とが接続された第２の配線電極と、前記受光素子の他方の電極との３つの電極によって、前記発光ダイオード素子と前記受光素子と前記過電圧保護素子とが、外部と接続されていることが好ましい。このようにすることで、発光ダイオード素子、受光素子と、保護ダイオード素子との接続を最小の電極数で行うことができる。
【００２４】
前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記発光ダイオード素子に形成された貫通孔に設けられたビアホール配線によって、前記発光ダイオード素子の光出力面から行われること、もしくは、前記発光ダイオード素子と前記サブマウントとの間に形成された電極と外部との接続が、前記サブマウントに形成された貫通孔に設けられたビアホール配線によって、前記サブマウントの裏面から行われることが好ましい。このようにすることで、サブマウントの面積を小さくすることができる。
【００２５】
そして、請求項１０または１１にかかる発明においては、前記電子回路が受光素子であること、もしくは、前記電子回路が過電圧保護素子であることが好ましい。
【００２６】
さらに、前記発光ダイオード素子が、窒化物半導体を含むこと、前記サブマウントの基板がシリコンであることが好ましい。窒化物半導体を用いることにより、発光ダイオード素子の出力光を広波長域に広げることができ、サブマウント基板をシリコンとすることにより、サブマウントへの電子回路の内蔵がシリコン半導体量産技術により安価で行なうことができる。
【００２７】
以下、本発明の半導体装置について、図面を参照しながら説明する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１にかかる半導体装置を示すものである。
【００２９】
図１（ａ）としてその中心部分、後に説明する発光ダイオード素子のＮ電極が形成されている部分の断面の構成を示すように、本発明の第１の実施形態にかかる半導体装置は、発光ダイオード素子１０と基板内に受光素子が内蔵されたサブマウント２０とが積層されて形成されている。なお、この積層は、発光ダイオード素子１０とサブマウント２０との向かい合う電極同士を、図示しないＳｎやＰｂ、Ａｇなどを含むハンダで固定することによってチップボンディングすることでなされたものである。また、以下、本発明の実施形態を説明する上で、半導体装置の断面の形状を示す図を用いるが、これらは説明のためにその厚さ方向を拡大して表示する模式的な断面構成図である。
【００３０】
発光ダイオード素子１０は、ＧａＮなどの導電性で透明な基板１１上に、ＡｌＧａＩｎＮ系半導体のＮ層１２、活性層である発光層１３、Ｐ層１４が順次積層された半導体多層膜を、Ｐ電極１５とＮ電極１６とで挟むように形成されている。本発明にかかる発光ダイオード素子では、発光層１３からの出力光１は発光層１３に対して垂直な方向、すなわち図１（ａ）の上下方向に取り出されるようになっている。
【００３１】
サブマウント２０は、導電性のＰ型シリコンからなる基板２１にＮ層２２を不純物拡散により設けることで、受光素子であるｐｎフォトダイオードが形成されたものである。また、ＳｉＯ2またはＳｉＮによる絶縁層２３を介して、フォトダイオードのＮ層２２と発光ダイオード素子のＰ電極１５とを接続する配線電極２４が形成されている。この配線電極２４によって、発光ダイオード素子１０とサブマウント２０とのボンディングが行われる。フォトダイオードのＮ層２２の上にはＮ電極２５が形成されていて、このＮ電極２５を通して、サブマウント２０に内蔵されたフォトダイオードのＮ層２２と、発光ダイオード素子１０のＰ電極１５とが、半導体装置の外部と接続される。なお、本発明の説明において、半導体装置の外部とは、本発明にかかる半導体装置の発光ダイオード素子１０やサブマウント２０に内蔵される受光素子であるフォトダイオードに、所定の電圧を供給したり出力を検出したりする周辺回路のことを示すものとする。
【００３２】
また、サブマウント２０を構成する基板２１が導電性のＰ型シリコン基板であるため、フォトダイオードのＰ電極２６は、サブマウント２０の、発光ダイオード素子が積層されない側の面である裏面に形成されている。このように、サブマウント２０に内蔵されたフォトダイオードと外部とを接続する電極が、サブマウント２０の基板２１の表裏に形成されていることとなる。
【００３３】
ここで、本実施形態にかかる半導体装置のサブマウント２０では、半導体からなる基板２１に内蔵されるＮ層２２が、平面視において発光ダイオード素子１０の発光層１３と重複する位置に形成されている。また、発光ダイオード素子１０においても、発光層１３と比較してＰ電極１５の面積が小さいように、すなわち、Ｐ電極１５から発光層１３がはみ出すようにして形成されており、このはみ出し部分が、サブマウント２０に形成されたＮ層２２と平面視において重複するように形成されている。
【００３４】
図１（ｂ）は、このことの理解のために、本実施形態にかかる半導体装置を平面視した状態、すなわち発光ダイオード素子１０における主たる光出力を行う面である光出力面の方向、図１（ａ）における上方向から見た図である。なお、図１(ｂ)において、図１(ａ)に記載の部材については同じ符号を付し、ここでの説明は省略する。また、図が複雑になるのを避けるため、本実施形態の半導体装置の主要な構成要素のみを表示している。
【００３５】
図１（ａ）および図１（ｂ）に示すように、サブマウント２０に形成されたＮ層２２のうち、金属電極である配線電極２４および受光素子のＮ電極２５に覆われていない部分が、受光素子の受光部２となる。なお、フレネル反射を防止するための無反射コート層２７が、受光部２のＮ層２２の露出平面上に形成されている。本実施形態では、受光素子の受光部２が、発光ダイオード素子１０の発光層１３と平面視において重複する位置に形成されている。発光層１３からは、主たる光の出力方向である図１（ａ）上方以外にも、サブマウントが積層されている側への光出力がなされる。このため、本実施形態では、上記したように発光ダイオード素子のＰ電極１５が小さく形成されていることとも合わせ、発光層１３からの出力光１が受光部２に入射するようになっている。このように、受光部２と発光層１３とを平面視において重複するように形成することで、従来のように、発光ダイオード素子が積層されている部分の側方の領域に受光素子が形成されていた場合と比べ、発光ダイオード素子１０とサブマウント２０とを積層させる際に発生していた無駄な領域を軽減させ、半導体装置全体の面積を小さくすることができるとともに、発光ダイオード素子１０からの出力光１を効率よく受光素子で受光することができる。
【００３６】
（実施の形態２）
図２は、本発明の実施の形態２にかかる半導体装置を示したものであり、図２（ａ）が中心部分の断面の構成を、図２(ｂ)が平面視した構成を示す。なお、図１に示したものと同じ部材には同じ符号を付し、説明を簡略化する。
【００３７】
図２（ａ）にその中心部分の断面構成図を示すように、実施の形態２にかかる半導体装置も、実施の形態１と同様に発光ダイオード素子１０が、基板２１に受光素子が内蔵されたサブマウント２０に積層されている。この積層は、前記の実施形態１と同じく、発光ダイオード素子１０がサブマウント２０にチップボンディングされることによりなされたものである。
【００３８】
発光ダイオード素子１０は、実施形態１と同じく発光層１３をＮ層１２とＰ層１４とを介して、Ｐ電極１５とＮ電極１６とで挟むように形成されているため、発光ダイオード素子からの光は、図２（ａ）の上下方向に取り出される。この発光ダイオード素子１０が、実施の形態１に示したものと異なる点は、発光ダイオード素子１０の発光層１３に対してサブマウント２０側に形成された電極であるＰ電極１５の中央部（この部分は同時に発光ダイオード素子１０の中央部でもある）で、光出力面上に形成されたＮ電極１６とも対向する領域に開口部１７が形成されている点である。
【００３９】
また、受光素子が内蔵されているサブマウント２０は、導電性Ｓｉ基板２１に不純物拡散によりｐｉｎフォトダイオードが形成されたものである。このフォトダイオードからの配線を形成するために絶縁層２３を介して配線電極２４が形成されている。この配線電極２４は、図２（ｂ）から明らかなように、サブマウント２０の表面の大半を占めるように形成され、受光素子であるフォトダイオードのＮ層２２と発光ダイオード素子１０のＰ電極１５とが、この配線電極２４を用いてチップボンディングされている。なお、サブマウント２０の裏面には、受光素子であるフォトダイオードのＰ電極２６が配置されている。また、配線電極２４の素子中央部、積層されている発光ダイオード素子１０のＰ電極１５に形成された開口部１７と、平面視において重複する位置には、配線電極２４が形成されていない領域が形成され、この部分がフォトダイオードの受光部２となる。受光部２のＮ層２２の表面上部には無反射コート層２７が形成されている。
【００４０】
図２（ｂ）から明らかなように、本実施形態にかかる半導体装置では、発光ダイオード素子の光出力側（上部側）に設けられた発光ダイオード素子１０のＮ電極１６と平面視において重複する部分に、フォトダイオードを形成するためのＮ層２２、Ｐ電極１５の開口部１７、さらには、サブマウント２０上に配線電極２４が設けられていない領域に対応する受光素子の受光部２とが、重なるように形成されている。
【００４１】
このようにすることで、発光ダイオード素子１０からの出力光１が、開口部１７を通って直接受光素子の受光部２から受光されるとともに、発光ダイオード素子１０のＮ電極１６として金属電極を用いた場合には、図２（ａ）に示すように、発光ダイオード素子１０から図の上方に向けて出力される出力光１の一部が反射されて受光素子で受光されることになる。このように、サブマウント２０に内蔵された受光素子が、発光ダイオード素子１０が積層される領域に形成されることで、サブマウント２０の面積が大きくなることを防ぐことができ、また、効率よく発光ダイオード素子の出力光１を受光素子で受光することができる。さらには、受光素子であるフォトダイオードの受光部２が、発光ダイオード素子１０のＰ電極１５とサブマウント２０の配線電極２４とでその周囲が覆われるようになるので、受光素子の受光窓２から入射する光が検出すべき発光ダイオードからの出力光のみとなるために、光検出の精度を向上することができる。
【００４２】
なお、上記図２に示した本実施形態にかかる半導体装置では、サブマウント２０に形成された受光素子のＮ層２２の領域を、発光ダイオード素子１０のＮ電極１６よりも小さいものとして説明したが、本実施形態はこれに限定されるものではなく、図３に本実施形態の別の構成例を示すように、ｎ−Ｓｉ領域であるＮ層２２をサブマウント２０に積層される発光ダイオード素子１０と同じ大きさか、これよりもさらに大きくしても良い。この場合、特に、Ｎ層２２の大きさがサブマウント２０の配線電極２４の大きさと同じかそれ以上となれば、配線電極２４がＰ型の半導体である基板２１と接触することが無くなるので、絶縁層２３を介さずにＮ層２２の上に配線電極２４を直接積層して形成することができる。
【００４３】
また、上記本実施形態にかかる半導体装置では、サブマウント２０に形成される受光素子のＰ電極２６をサブマウント２０の裏面に形成したものを示したが、図４（ａ）に本実施形態のさらに別の構成例を示すように、サブマウント２０の表面、すなわち発光ダイオード素子１０が積層されている側に形成してもよい。この場合、平面視した図を図４（ｂ）に示すように、受光素子のＮ電極を兼ねる配線電極２４とＮ層２２を、Ｐ電極２６を避けるような形状に形成するとともに、配線電極２４の取り出し端子となる部分とＰ電極２６とが、サブマウント２０の発光ダイオード素子１０が積層されていない部分に隣接して露出して形成されることとなる。このため、本発明の半導体装置と外部の駆動回路などの他の回路素子とを接続する際の配線が容易になるというメリットがある。
【００４４】
なお、図４(ａ)（ｂ）に示す例では、発光ダイオード素子１０のＰ電極１５に形成された開口部１７よりも、サブマウント２０の配線電極２４が形成されない領域を大きく形成して受光部２を大きく形成しているが、この大小関係は、どちらが大きいものでも、また、全く同じ大きさのものであっても何ら問題はない。
【００４５】
（実施の形態３）
次に、本発明の半導体装置の実施の形態３について、図５を用いて説明する。
【００４６】
図５は、本発明にかかる半導体装置の実施の形態３を示す断面構成図である。なお、図５においても、上記実施の形態１および２に示したものと同じ構成要素については同じ符号を付し、その説明を簡略化する。
【００４７】
本実施形態にかかる半導体装置も、上記説明してきた実施の形態１および２と同じく、発光ダイオード素子１０が、受光素子を内蔵したサブマウント２０に、チップボンディングによって積層されることで形成されたものである。
【００４８】
本実施形態にかかる半導体装置では、発光ダイオード素子１０の発光層１３が、平面視した状態を示す図６（ａ）に現されているように、平面視における端部に切り欠き部を有している。そして、発光層１３と隣接するＮ層１２の一部、およびＰ層１４が平面視において発光層１３と同じ形状となっているため、図５に示す断面形状から分かるように、この切り欠き部分で発光ダイオード素子１０は、光出力面側に対してサブマウントが積層されている側が小さくなるような段差部を形成している。また、Ｐ電極１５も、Ｐ層１４の形状に合わせた形状となっていて、段差部には存在しないようになっている。
【００４９】
また、図示したように、この段差部では発光層１３の端面が露出するようになっている。さらに、発光ダイオード素子１０のこの段差部が形成されるように除去された部分（図中左側の部分）に、発光ダイオード素子１０のＮ電極１６が形成され、このＮ電極１６もサブマウント２０と接合されていて、２つの基板の接合電極としての役割を有している。本実施形態の発光ダイオード素子１０では、Ｎ電極をサブマウント２０側に形成したので、基板１１としてサファイアなどの絶縁性で透明の材料を用いることができる。
【００５０】
一方、本実施形態のサブマウント２０は、基板２１として絶縁性Ｓｉ基板を用い、この基板２１に、不純物拡散によって電子回路として受光素子であるｐｉｎフォトダイオードが形成されたものである。なお、本実施形態で、上記した実施形態１〜３と異なり絶縁性基板を用いた例を示したのは、本発明にかかる半導体装置のサブマウント２０としては、上記のような導電性基板に限られるものではなく、絶縁性基板をも用いることができるということを示すことが目的であり、実施形態によっていずれかの基板に限定されるという趣旨ではない。以下の実施形態を含め、本発明にかかる半導体装置では、そのサブマウントとして、導電性、絶縁性いずれの基板をも用いることができる。
【００５１】
また、本実施形態において、フォトダイオードの受光部２は、上記発光ダイオード素子１０に形成された段差部と対向する位置に形成されている。また、受光素子であるフォトダイオードと外部との配線を行うために、ＳｉＯ2やＳｉＮなどからなる絶縁層２３を介して、ＡｌやＡｕなどにより形成された配線電極２４および配線電極２９が形成されている。ここで、図からも明らかなように、配線電極２４は、上記第１および第２の実施形態と同じく、発光ダイオード素子１０のＰ電極１５への配線電極としての機能と、受光素子であるフォトダイオードのＮ層２２へのＮ電極としての機能を有する。一方、もう一つの配線電極２９は、発光ダイオード素子１０のＮ電極１６への配線電極としての機能を有している。このように形成することで、本実施形態にかかる半導体装置では、発光ダイオード素子１０のＰ電極１５およびＮ電極１６への電力供給が、サブマウント２０の配線電極２４および配線電極２９を通じて行うことができる。
【００５２】
また、本実施形態にかかる半導体装置では、発光ダイオード素子１０からの出力光１は、段差が形成されていない部分でのサブマウント２０側の面および、段差部分での発光層１３の端面から出力される。そして、発光ダイオード素子１０のＰ電極１５とＮ電極１６との間隙部分から、サブマウント２０の配線電極２４および配線電極２９との間隙部分でＮ層２２の上に遮光性の膜が形成されていない部分である受光部２に入射する。なお、受光部２のＮ層２２の上には、無反射コート層２７が形成されている。
【００５３】
次に本実施形態にかかる半導体装置の平面視における構成と、半導体装置と外部との接続について、図６を参照しながら説明する。図６(ａ)は、図５に示した本実施形態にかかる半導体装置の平面視した状態を示す図であり、図が複雑にならないように主要部材のみを表示したものである。なお、図５は、図６（ａ）中の一点鎖線ａ−ａ’部分の断面を示したものである。
【００５４】
図６（ａ）に示すように、本実施形態にかかる半導体装置では、サブマウント２０の発光ダイオード素子１０が積層されていない部分（図６(ａ)では上側左右の部分）に配線電極２４と配線電極２９が引き出されている。これらは、先に図５に示したように、発光ダイオード素子１０のＰ電極１５およびサブマウント２０の受光素子のＮ層２２、そして、発光ダイオード素子１０のＮ電極１６を、それぞれ半導体装置の外部の駆動回路や出力信号読み取り部と接続させるものである。本実施形態では、発光ダイオード素子１０とサブマウント２０との接合部から、サブマウント２０上で発光ダイオード素子１０が積層されていない表面露出部分に引き出される配線電極を形成することで、半導体装置の平面視における面積を発光ダイオード素子の大きさとワイヤボンディング等による外部との接続に必要な最小限のものを加えた大きさとすることができ、発光ダイオード素子１０の光出力部分の面積を保ちながら小さな面積で各素子への電力供給を可能としている。このため、サブマウント２０の平面視における大きさを、可能な限り小さいものにすることができる。
【００５５】
本実施形態にかかる半導体装置の、発光ダイオード素子１０の前記した段差部構造は、図６（ａ）で発光部１３の形状として示したとおり、図６（ａ）中では左上部分にあたる一部が切り欠かれたような形状となっている。この切り欠かれた部分に、Ｎ電極１６が形成されているのは、図５で説明したとおりである。また、サブマウント２０に内蔵された受光素子であるフォトダイオードの受光部２は、発光ダイオード素子１０のＰ電極１５とＮ電極１６との間に形成されているため、その平面視形状は、図６（ａ）に示されるように、逆Ｌ字型に屈曲したようになっている。
【００５６】
次に、図６（ｂ）は、図６（ａ）中に示すｂ−ｂ’部分の断面を示す図である。図６（ｂ）に示すように、ｂ−ｂ’部分では、サブマウント２０が内蔵する受光素子であるフォトダイオードを形成するＮ層２２が、積層されている発光ダイオード素子１０の平面視における左側側方まで伸びている。本実施形態では、発光ダイオード１０の一部が切り欠かれて段差部を形成し、その段差部で発光層１３が露出しているため、この露出面からの発光を有効に受光素子で受光できるように、受光面２の形状を発光ダイオード素子１０の発光面１３の平面視における外形に対応させて形成している。このため、配線電極２４と配線電極２９との間の隙間部分の形状も発光層１３の外形形状に合わせられていて、さらに、受光素子を形成するためのＮ層２２の形状もこれに合わせているからである。このようにすることで、サブマウント２０に形成された受光素子による発光ダイオード素子１０の出力光受光効率を高めることができる。
【００５７】
そして、図６（ｂ）の左端近傍部分には、受光素子のＰ電極２６が形成されている。このように、受光素子のＰ電極２６を、配線電極２９が形成されている部分に対応させてその隣（図６（ａ）では下方）に形成しているため、受光素子への接続のためにサブマウント２０の平面視における面積を広げる必要性が無く、半導体装置の平面視における大きさを増大させなくても良い。また、半導体装置と外部との接続を、比較的近い場所で効率的に行うことができる。
【００５８】
次に、図７に、本実施形態にかかる半導体装置の別の構成例を示す。図７は、本実施形態にかかる半導体装置の別の構成例について、その平面視形状を示すものである。図に示すとおり、図７に示す構成例では、発光ダイオード素子１０のＰ電極１５とフォトダイオードのＮ層２２への電極として機能する配線電極２４を、受光素子であるフォトダイオードのＰ電極２６や、発光ダイオード素子１０のＮ電極１６への配線電極２９と平面視において同じ側（図７中の左側）に並べて形成している。このように、配線電極２４を他の電極が形成されている側と同じ側に持ってくることで、電極を形成することによるサブマウント２０の面積増大をより一層抑制することが出来るとともに、半導体装置を図示していないパッケージに実装したときに電気的接続を取るために形成されるワイヤボンディングが、近い場所に集中して作業が行いやすくなるというメリットを有する。
【００５９】
以上述べてきたように、本実施形態にかかる半導体装置では、平面視において、発光ダイオード素子１０に形成された段差部の近傍のサブマウント２０に受光素子の受光部を設けるので、サブマウント２０の面積の増大を防止することができる。また、発光ダイオード素子１０のＮ電極１６をサブマウント２０との接合に用いることができるので、発光ダイオード素子１０への電力供給が容易に行えるようになる。
【００６０】
さらに、発光ダイオード素子１０からの出力光１として、発光層１３に垂直な面であるサブマウント２０に対向する面からのみではなく、段差部に生じている発光層１３の端面からの出力光をも受光素子で受光できるので、出力光の検出がより容易になる。このことは、発光ダイオード素子１０以外からの光（迷光）が発光ダイオード素子１０自体で遮蔽されるために、出力光の検出精度を向上することができることとも相俟って、発光ダイオード素子１０の駆動回路へのフィードバックにおいて、その効率と精度が上がり、発光ダイオード素子１０の光出力を設定した一定値に制御することが容易になる。また、サブマウント２０上の電極配置を工夫することで、サブマウント２０の面積をより小さく抑えることが出来るとともに、半導体装置と外部回路とのワイヤボンディングを行いやすくすることができる。
【００６１】
ここで、上記してきた実施の形態１から３について、発光ダイオード素子１０とサブマウント２０に形成された電子回路としてのフォトダイオードについて、その回路構成を考えることとする。図８は、発光ダイオード素子とフォトダイオードとの接続状態を示す等価回路図である。上記してきた３つの実施形態は、全て発光ダイオード素子１０のＰ電極１５が、サブマウント２０に形成された受光素子のＮ層２２と配線電極で接続される形となっているため、図８（ａ）に示す、発光ダイオード３のアノードとフォトダイオード４のカソードとを共通接続し駆動回路５から電圧を供給する配線図の構成となる。
【００６２】
もちろん、本発明は、この図８（ａ）に示した回路構成のものに限られるものではなく、図８（ｂ）に等価回路図を示すように、発光ダイオード３のカソードとフォトダイオード４のアノードとを共通とする回路構成としてもかまわない。
【００６３】
（実施の形態４）
次に、本発明の半導体装置の実施の形態４について、図９を用いて説明する。
【００６４】
図９は、本発明にかかる半導体装置の実施の形態４を示す中心部分の断面構成図である。なお、図９においても、上記実施の形態１〜３に示したものと同じ構成要素については同じ符号を付し、その説明を簡略化する。
【００６５】
本実施形態にかかる半導体装置も、上記説明してきた実施の形態１〜３と同じく、発光ダイオード素子１０が、電子回路として受光素子が内蔵されたサブマウント２０に、チップボンディングによって積層されることで形成されたものである。
【００６６】
本実施形態にかかる半導体装置では、発光ダイオード素子１０の構成は上記図５に示した実施の形態３と同じであり、そのサブマウント２０と積層される側に段差部を有し、発光層１３の一部がこの段差部で露出するようになっている。本実施形態が、図５の構成と異なるのは、受光素子であるフォトダイオードが内蔵されたサブマウント２０の構成である。上記図５に示した実施の形態３では、サブマウント２０は絶縁性のＳｉ基板に、Ｐ層とＮ層とを積層拡散してフォトダイオードを形成しているが、本実施の形態では導電性のＳｉ基板にフォトダイオードを形成している。図９では、サブマウント２０の基板としてＰ型Ｓｉの基板２１を用いて、これにＮ層２２を拡散している。本実施形態では、受光素子であるフォトダイオードのＰ層２１に接続するＰ電極２６が、サブマウント２０の裏面に形成することができるので、サブマウント２０の上面の発光ダイオード素子１０の横にＰ電極を形成する場合と比べて、サブマウント２０の平面視における大きさを小さくすることができるというメリットがある。
【００６７】
なお、この図９の構成では、回路構成は上記した各実施形態と同じく図８(ａ)に示したものとなる。一方、図示はしないが、本実施形態の別の構成として、図８（ｂ）に示す回路構成を実現することも出来る。その場合は、サブマウントの基板として、Ｎ型Ｓｉ基板を用い、これにＰ層を拡散してフォトダイオードを形成するのである。この場合、配線電極としては、発光ダイオード素子のＮ電極と、フォトダイオードのＰ層と接続するＰ電極とを接続するようにする。発光ダイオード素子のＰ電極は、そのまま配線電極で発光ダイオード素子の側方に引き出し、サブマウントの裏面からフォトダイオードのＮ電極を引き出すことになる。もちろん、いずれの場合にも、フォトダイオードの電極をサブマウントの裏面から引き出すことが出来ることによる、サブマウント面積の増大防止という効果を実現することが出来る。また、サブマントをパッケージ上にボンディングする際に、このサブマウント裏面に形成される電極と外部との配線をパッケージ上の配線電極へのボンディングによって実現することが可能となるため、ワイヤボンドの数を低減することができて実装の量産性が向上するという効果も得られる。
【００６８】
（実施の形態５）
次に、本発明の半導体装置の実施の形態５について、図１０を用いて説明する。
【００６９】
図１０（ａ）は、本発明にかかる半導体装置の実施の形態５を示す断面構成図である。なお、図１０（ａ）においても、上記実施の形態１〜４に示したものと同じ構成要素については同じ符号を付し、その説明を簡略化する。
【００７０】
本実施形態にかかる半導体装置も、上記説明してきた実施の形態１〜４と同じく、発光ダイオード素子１０が、電子回路として受光素子が内蔵されたサブマウント２０に、チップボンディングによって積層されることで形成されたものである。
【００７１】
本実施形態にかかる半導体装置でも、発光ダイオード素子１０の発光層１３がその端部で切り欠かれたようになっていて、サブマウント２０が積層される側で段差を有する構成となっている。そして本実施形態では、発光ダイオード素子１０のＮ電極１６が、切り欠かれて発光層１３が形成されていない部分の光出力面の上に設けられている。このようにすることで、図中に示すように、発光ダイオード素子１０の発光層１３から図の上方へ出力される出力光１の一部が金属であるＮ電極１６で反射されてサブマウント２０に形成されたフォトダイオードの受光部２に入射することとなり、フォトダイオードでの受光効率がさらに向上する。なお、発光ダイオード素子１０の基板１１は、ＧａＮなどの導電性（ｎ型）で透明の基板が用いられている。
【００７２】
また、図１０(ａ)に示したように、本実施形態ではサブマウント２０の基板２１としてｎ型Ｓｉ基板が用いられ、これに不純物拡散によりｐｉｎフォトダイオードが形成されたものとなっている。そして、発光ダイオード素子１０とサブマウント２０とのチップボンディングは、フォトダイオードのＮ電極として機能するとともに発光ダイオード素子１０のＰ電極１５とも接合される配線電極２４で行われる。このように、チップボンディングされる電極を一つのみとすることで、図５や図９に示した実施の形態３および４の場合のように、チップボンディングで２箇所の電極を接合する場合に比べて、接合部の高さを精密に制御しなければ発光ダイオード素子１０とフォトダイオード内蔵のサブマウント２０とが平行にならず良好な接合を行なうことができないという課題が発生しない。このため、ボンディングの歩留まりが向上することとなる。
【００７３】
図１０（ｂ）は、本実施の形態にかかる半導体装置の平面視した状態を示す図である。なお、図１０(ｂ)においても、図示の簡略化のため、主要の構成要素のみを示している。
【００７４】
図１０（ｂ）に示すように、発光ダイオード素子１０は、発光層１３が図中左上部分の端部で切り欠かれており、これに対応してＰ電極１５も、ほぼ同じように図中左上側が切り欠かれたようになっている。そして、これら発光層１３やＰ電極１５が切り欠かれて形成されていない部分の光出力面にＮ電極１６が形成されている。サブマウント２０では、発光ダイオード素子１０の切り欠かれた部分に対応するように、Ｐ層２２が形成され、フォトダイオードの受光部２を構成している。図（ｂ）中のａ−ａ’線の部分の断面構造が、図１０（ａ）に示したものである。また、配線電極２４も、発光ダイオード素子１０のＰ電極１５の形状とほぼ同じような形状となっていて、図示しないパッケージに実装される際にワイヤボンディングを行うためのパッド電極となるよう、半導体装置の側方端部（図中左側の部分）でサブマウント２０に積層されているフォトダイオード素子１０で覆われていない部分に露出している。
【００７５】
また、本実施の形態では実施の形態３や４のように発光ダイオード素子のＮ電極１６とサブマウント２０との接合部を形成する必要がないため、サブマウント２０に形成されたフォトダイオードの受光部２の面積を大きくすることができる。このため、Ｎ電極１６により反射される出力光１と、発光層１３の端面から漏れ出る光を検出できることともあわせ、発光ダイオード素子１０の出力光を非常に効率よく受光することができ、その結果を用いることによって、外部の発光ダイオード素子の駆動回路を精度良く制御することができるようになる。
【００７６】
（実施の形態６）
以上、本発明の半導体装置の各実施形態について、発光ダイオード素子１０とサブマウント２０の具体的構成について説明してきたが、ここで、実施の形態６として、本発明にかかる半導体装置をパッケージに実装して他の回路構成と接続して所定の電圧を印加される構造に関する部分について、より詳細に説明することとする。
【００７７】
図１１は、本発明にかかる半導体装置の実施の形態６について、その中心部分の断面構成を示したものである。そして、発光ダイオード素子１０およびサブマウント２０のそれぞれの発光素子としての構造、受光素子としての構造については、上記図９を用いて説明した本発明にかかる半導体装置の実施の形態４のものとほぼ同じである。よって、この基本構成の部分についての説明は省略する。なお、本実施形態では、図９に示したものとサブマウント２０の受光素子部分が、ｐｉｎダイオードとなっている点で異なるが、この部分は先にも述べたように、本発明においては重要な相違ではない。繰り返しになるが、この実施の形態６に限らず、フォトダイオードの構成は適宜設計されれば良く、高速で光出力を検出する必要がなければ、ｐｉｎダイオードではなく、ｐｎダイオードを用いる等の選択ができる。
【００７８】
本実施の形態では、発光ダイオード素子１０とサブマウント２０への配線が上記図９に示したものとは異なっている。図１１に示すように、サブマウント２０に形成されるフォトダイオードのＮ層２２と発光ダイオード素子１０のＰ電極１５とに接続される配線電極２４、および、発光ダイオード素子１０のＮ電極１６に接続される配線電極２９とが、サブマウント２０上の発光ダイオード素子１０と平面視において重複する部分にのみ形成され、側方にはみ出してはいない。このため、配線電極２９は、厳密には配線のための機能は果たさず、発光ダイオード素子１０とサブマウント２０とのチップボンディングのための電極としての機能、特に高さを合わせる部材としての機能が重要なものとなる。
【００７９】
本実施の形態では、配線電極２４および配線電極２９と外部との接続を、発光ダイオード素子１０に形成されたビアホール配線１８を通じて行う。ビアホール配線１８の周囲には、絶縁層１９が形成されている。また、発光ダイオード素子１０のサブマウント２０が積層されている面とは反対側の面である光出力面には、ビアホール配線１８によって引き出された配線電極２４を外部と接続するための端子電極６１と、同じくビアホール電極によって引き出された配線電極２９を外部と接続するための端子電極６２が形成されている。
【００８０】
また、サブマウント２０に形成された受光素子のＰ電極２６は、図１１に示すようにサブマウント２０の裏面に形成されている。これらの結果、発光ダイオード素子１０とサブマウント２０に形成された受光素子と外部とを接続するための電極が、全て発光ダイオード素子１０の面積内に収まることになり、発光ダイオード素子１０とサブマウント２０の平面視における大きさがほぼ同じとなる。なお、ここで、発光ダイオード素子とサブマウントの平面視における大きさがほぼ等しいとは、最終的に切断により形成される両方の基板が、製造誤差等の不可避の大きさの違いを除いて同じ大きさに設計されているということを示す。
【００８１】
このように、本実施形態にかかる半導体装置は、サブマウント２０の平面視における大きさを発光ダイオード素子１０の大きさと同じとすることができるので、サブマウント２０の面積増大を抑制するという点で大きな効果を奏することとなる。そして、半導体装置としての平面視における大きさを低減することができ、さらにまた、サブマウントについてのみ考察すれば、サブマウントの平面視における大きさが小さくなることで、半導体基板からのサブマウントの取れ数が大きくなり、サブマウントをより低コストで得ることができる。
【００８２】
（実施の形態７）
次に本発明にかかる半導体装置の実施の形態７として、実施の形態６と同様パッケージに実装して他の回路構成と接続して所定の電圧が印加される構造に関する部分についての他の例を説明することとする。
【００８３】
図１２は、本発明にかかる半導体装置の実施の形態７について、その中心部分の断面構成を示したものである。そして、発光ダイオード素子１０およびサブマウント２０のそれぞれの発光素子としての構造、受光素子としての構造については、上記図１１を用いて説明した本発明にかかる半導体装置の実施の形態６のものと同じである。よって、この基本構成の部分についての説明は省略する。
【００８４】
本実施形態での特徴は、発光ダイオード素子１０とサブマウント２０との配線電極２４および２９を、サブマウント２０に形成されたビアホール配線７１を介してサブマウント２０の発光ダイオード素子１０が積層されていない側の面である裏面に引き出している点である。本実施形態では、サブマウント２０としてＰ型の基板２１を用いているため、図１２に示すように、サブマウント２０に形成されたビアホール配線７１の周囲には、絶縁層７２が形成されている。また、サブマウント２０の裏面には、ビアホール配線７１を介して配線電極２４と接続される端子電極７４と、配線電極２９と接続される端子電極７５とが形成されていて、これら２つの端子電極７４および７５と、サブマウント基板２０との間にも絶縁層７３が形成されている。そして、サブマウント２０の裏面の、２つの端子電極７４および７５が形成されていない部分には、Ｐ型であるサブマウントの基板２１と接続されるフォトダイオードのＰ電極２６が形成されている。
【００８５】
このような本実施形態においても、実施の形態６と同じように、サブマウント２０への外部との配線のための電極を、発光ダイオード素子１０が形成されている部分以外に形成する必要がないため、発光ダイオード素子１０とサブマウント２０との平面視における大きさをほぼ等しいものとすることができ、サブマウント２０の面積増大を効果的に抑制することが出来るという効果を奏する。
【００８６】
次に本実施形態にかかる半導体装置の別の構成例を図１３に示して説明する。図１３は、サブマウント２０にビアホール配線を設けてサブマウントの裏面側に外部との接続のための電極を設けた実施の形態７の変形例である。
【００８７】
図１３に示すように、この変形例では発光ダイオード素子１０として、実施の形態２として図２に示したものと同じく、発光層１３やＰ層１４が切り欠かれた段差部を有しておらず、また、Ｐ電極１５の中央部分に発光層１３からの出力光１をサブマウントに形成された受光素子であるフォトダイオードに導くための開口部１７が形成されている。さらに、発光ダイオード素子１０のサブマウント２０と積層される側とは反対側の面である光出力面に、Ｎ電極１６が形成されている。このため、図２に示した実施の形態２と同じように、発光層１３から出力された出力光１の一部は、Ｎ電極１６で反射されてＰ電極１５の開口部１７を通って、フォトダイオードで受光される。
【００８８】
また、本実施形態では、サブマウントとして絶縁性のＳｉ基板２１を用いて、これにＰ層、Ｎ層を拡散してｐｉｎフォトダイオードを構成している。サブマウント２０に形成された配線電極２４は、発光ダイオード素子１０のＰ電極１５と、サブマウントに内蔵された受光素子であるフォトダイオードのＮ層２２とを接続する構成となっている。また、サブマウント２０に形成されるフォトダイオードのＰ層と接続されるＰ電極２６の上側、すなわち発光ダイオード素子１０との間の部分には、発光ダイオード素子１０とサブマウント２０とをチップボンディングし、その高さを調整するための絶縁層２３が形成されている。
【００８９】
さらに、本実施形態では、サブマウント２０が絶縁性のＳｉ基板２１で形成されているため、この絶縁性Ｓｉ基板に形成されたビアホールに、直接ビアホール配線７１が形成されている。そして、サブマウント２０の裏面で、ビアホール配線７１が形成されている部分に半田７６を形成し、これによってパッケージ５０のパッケージ基材５３上に形成された接続電極５１および５２と接続固定される。なお、図１３では半田７６が丸く所定の厚みをもつように示されているが、これはサブマウント２０とパッケージ５０とが組み立てられる時の状態を表しているのであり、当然ながら完全に組み立てられた場合には半田７６はその厚さがほぼ無くなる状態にまで押さえつけられることとなる。
【００９０】
図１３に示すように、配線電極２４がビアホール配線７１を介して接続電極５１に、また、受光素子のＰ電極２５がビアホール配線７１を介して接続電極５２と接続されることとなる。なお、発光ダイオード素子１０のＮ電極１６は、図示するように発光ダイオード素子の光出力面に形成されるため、図１３に示す例においても、発光ダイオード素子１０のＰ電極１５とＮ電極１６、サブマウント２０に形成された受光素子であるフォトダイオードのＰ電極２６およびＮ層２２と外部との配線が、平面視における発光ダイオード素子１０の面積の中で全て行われることとなる。したがって、本実施形態においても、発光ダイオード素子１０とサブマウント２０の平面視における大きさをほぼ等しいものとすることかできる。
【００９１】
（実施の形態８）
次に、本発明の半導体装置の実施の形態８として、発光ダイオード素子と積層されるサブマウントとして、半導体基板に内蔵された電子回路が過電圧保護素子であるものについて、図面を用いて説明する。
【００９２】
図１４（ａ）は、本実施形態にかかる半導体装置の中心部分の断面構成図である。図１４（ａ）に示すように、本実施形態にかかる半導体装置は、発光ダイオード素子１０が、電子回路として過電圧保護素子が形成されたサブマウント３０に、図示しないＳｎやＰｂ、Ａｇなどを含む半田を用いたチップボンディングによって積層されることで形成されたものである。また、この半導体装置は、パッケージ５０に接続固定されている。
【００９３】
本実施形態にかかる半導体装置では、発光ダイオード素子１０は、上記した図５に示す実施の形態５のものと同じく、発光ダイオード素子１０の発光層１３の端部が切り欠かれていて、その結果、Ｎ層１２の一部と発光層１３，および、Ｐ層１４が発光ダイオード素子１０全体の外形寸法よりも小さくなって、サブマウント３０との接合面側で段差部を形成している。発光ダイオード素子１０の、この段差部が形成されるように除去された部分（図１４（ａ）中左側の部分）に、発光ダイオード素子１０のＮ電極１６が形成され、このＮ電極１６が接合電極としての機能を有し、サブマウント３０と接合されている。本実施形態の発光ダイオード素子１０では、Ｎ電極をサブマウント３０側に形成したので、基板１１としてサファイアなどの絶縁性で透明の材料を用いることができる。
【００９４】
次に、本実施形態のサブマウント３０は、基板３１として絶縁性Ｓｉ基板を用い、この基板３１に不純物拡散により電子回路として過電圧保護素子である保護ダイオードが形成されたものである。サブマウント３０の発光ダイオード素子１０が積層される側の面には、ＳｉＯ2やＳｉＮなどからなる絶縁層３４を介して、保護ダイオードのＮ層３３と接続されるＡｌやＡｕなどにより形成されたＮ電極３５が形成され、このＮ電極３５が発光ダイオード素子１０のＰ電極１５とボンディングされて接合している。また、同じく絶縁層３４を介して、保護ダイオードのＰ層３２に接続されるＡｌやＡｕなどにより形成されたＰ電極３６が形成されている。なお、本実施形態では、このＰ電極３６に発光ダイオード素子１０のＮ電極１６がチップボンディングされている。
【００９５】
サブマウント３０の基板３１は、絶縁性Ｓｉで形成されていて、ビアホールに金属が埋め込まれたビアホール配線３７が形成されている。そして、サブマウント３０の発光ダイオード素子１０が積層されない側の面である裏面で、本実施形態にかかる半導体装置がパッケージ５０に固着されている。このため、ビアホール配線３７の裏面側の端にはバンプ状のＳｎやＰｂ、Ａｇなどを含む半田３８が形成されていて、パッケージ５０の基材５３上に形成された接続電極５１および５２と接続される。なお、図１３で示したものと同じく、半田３８はパッケージ５０と半導体装置とが固着される前の状態であるためバンプ状に図示されているが、半導体装置とパッケージ５０とが接続された状態ではほとんど厚みがないように押しつぶされることとなる。この半田によって、発光ダイオード素子１０のＰ電極１５とサブマウント３０に形成された過電圧保護素子としての保護ダイオードのＮ電極３５とがパッケージ５０の接続電極５１と接続され、発光ダイオード素子１０のＮ電極１６と保護ダイオードＰ電極３６とがパッケージの接続電極５２と接続されることとなる。
【００９６】
本実施形態にかかる半導体装置では、上記のようにサブマウント３０に形成されたビアホール配線３７を介することによって、発光ダイオード素子１０の２つの電極と、保護ダイオードの２つの電極とがともにパッケージ５０の接続電極５１および５２と接続されてここから半導体装置の外部の所定の回路に接続される。このため、外部との接続のためにワイヤボンドするパッド電極をサブマウント３０の上でかつ発光ダイオード素子１０が積層されていない部分に形成する必要がなくなり、発光ダイオード素子１０とサブマウント３０とを平面視においてほぼ等しい大きさとすることができる。
【００９７】
図１４（ａ）に示した半導体装置の等価回路図を図１４（ｂ）に示す。発光ダイオード３のＰＮ接合と逆並列にサブマウントに形成された保護ダイオード６が接続されている。このため、静電気などでサージ電圧などの過電圧が発光ダイオード３に印加された場合には、保護ダイオード６が通電し保護ダイオード６にバイパス電流が流れる。その結果、過電圧による発光ダイオード３の破壊を防止することができる。
【００９８】
図１５に、本実施形態にかかる半導体装置の別の構成例を示す。上記した図１４（ａ）に示した例では、サブマウント３０は絶縁性Ｓｉ基板に拡散層を形成することで形成された保護ダイオードを内蔵するものであったが、図１５に示す例では、サブマウントの基板３１として導電性のＳｉ基板を用いている。図１５では、Ｐ型の基板３１に、Ｎ層８１を拡散した後Ｐ層３２，Ｎ層３３を順次拡散することで過電圧保護素子である保護ダイオードを形成している。なお、サブマウント３０の基板３１が導電性のものとなったため、１４（ａ）に示すもののようにビアホールに直接金属材料を埋め込んでビアホール配線とすることが出来ないため、ビアホール配線３７の周囲をＳｉＯ2やＳｉＮなどの絶縁層３９で覆うようにしている。
【００９９】
なお、図１５にはパッケージと接続するための半田３８までのみが示されているが、図１４（ａ）と同じく、この半田３８を用いて図示しないパッケージと接続されることは言うまでもない。
【０１００】
（実施の形態９）
次に、本発明の半導体装置の実施の形態９について、中心部分の断面構造を示す図１６を参照して説明する。
【０１０１】
図１６は、上記実施の形態８で示したものと同じように、発光ダイオード素子と、過電圧保護素子が形成されたサブマウントとをチップボンディングによって形成したものである。図１６に示したものでは、図１４（ａ）に示した実施の形態８のものと異なり、ビアホール配線が発光ダイオード素子１０側に設けられている。
【０１０２】
具体的には、発光ダイオード素子１０の基板１１，Ｎ層１２、発光層１３，Ｐ層１４にビアホールが形成され、ビアホール配線１８が埋め込まれている。ビアホール配線１８の周囲には絶縁層１９が形成されている。なお、本実施形態においても、実施の形態８のものと同じく、発光ダイオード素子１０のＮ層１２の一部と発光層１３，および、Ｐ層１４が発光ダイオード素子１０全体の外形寸法よりも小さく形成されていて、サブマウント３０との接合面側で段差部を形成している。発光ダイオード素子１０のこの段差部が形成されるように除去された部分（図中左側の部分）に、発光ダイオード素子１０のＮ電極１６が形成され、このＮ電極１６もサブマウント３０と接合されている。このため、発光ダイオード素子１０のＮ電極１６との接続を図るためのビアホールは、基板１１とＮ層１２にのみ形成されている。
【０１０３】
本実施形態にかかる半導体装置において、サブマウント３０は、ビアホール配線が形成されていないこと以外の部分においては、上記した実施の形態８に記載のものと同じであるため、詳細な説明を省略する。サブマウント３０に形成された、過電圧保護素子としての保護ダイオードのＮ電極３５は、発光ダイオード素子１０のＰ電極１５と接続されていて、ビアホール配線１８を介して発光ダイオード素子１０の上面に形成された端子電極６１に接続される。また、保護ダイオードのＰ電極３６は、発光ダイオード素子１０のＮ電極１６と接続され、ビアホール配線１８を介して同じく発光ダイオード素子１０の上面に形成された端子電極６２に接続されている。このように形成することで、上記した実施の形態８と同じように、ワイヤボンディングのためのパッド電極をサブマウント３０の発光ダイオード素子１０が積層されない側方部分に形成する必要が無くなるので、サブマウント３０の平面視における大きさを発光ダイオード素子１０の大きさとほぼ等しくすることができる。
【０１０４】
（実施の形態１０）
次に、本発明の半導体装置の実施の形態１０について、その中心部分の断面構造を示す図１７を参照して説明する。
【０１０５】
図１７に示す半導体装置は、上記実施の形態８および９で示したものと同じように、発光ダイオード素子と過電圧保護素子が形成されたサブマウントとをチップボンディングによって形成したものである。
【０１０６】
図１７に示すように、発光ダイオード素子１０部分の具体的な構成は、図１に示したものと同じであり説明を簡略化する。すなわち、導電性で透明な基板１１上に、Ｎ層１２、活性層である発光層１３、Ｐ層１４が順次積層された半導体多層膜を、Ｐ電極１５とＮ電極１６とで挟むように形成されている。また、本実施形態のサブマウント３０は、基板３１として絶縁性Ｓｉ基板を用い、この基板３１に不純物拡散により電子回路として過電圧保護素子である保護ダイオードが形成されたものである。発光ダイオード素子１０との接続部を除いたサブマウント３０の基板３１の構成は、図１４に示した本発明の実施の形態８のサブマウントと同じ構成となっていて、サブマウント３０の絶縁性の基板３１には、Ｐ層３２とＮ層３３とが拡散されて過電圧保護素子である保護ダイオードを形成している。また、絶縁性の基板３１に形成されたビアホールに金属が埋め込まれたビアホール配線３７が形成されている。そして、サブマウント３０の発光ダイオード素子１０が積層されない側の面である裏面で、本実施形態にかかる半導体装置がパッケージ５０に固着される。
【０１０７】
本実施形態にかかる半導体装置では、上記したように発光ダイオード素子１０に段差部が設けられておらず、サブマウント３０に積層される側にはほぼ全面にわたってＰ電極１５が形成されている。このため、発光ダイオード素子１０とサブマウント３０との接合面では、絶縁層３４を介して、サブマウント３０に形成された保護ダイオードのＮ層３３と接続されるＮ電極３５と発光ダイオード素子１０のＰ電極１５とが、ボンディングにより積層される。一方、保護ダイオードのＰ層３２とビアホール配線３７とを接続するＰ電極３６が形成され、そのＰ電極３６の上には、発光ダイオード素子１０とサブマウント３０とのチップボンディングを行う際に、積層される発光ダイオード素子１０が傾かないように絶縁層３４が形成されている。
【０１０８】
このような構成とすることで、サブマウントに拡散形成される保護ダイオードのＰ層３２と接続しているＰ電極３６は、パッケージ５０の接続電極５２とビアホール配線３７を介して接続されて、接続電極５２により半導体装置の外部と接続される。また、発光ダイオード素子１０のＰ電極１５と、サブマウントに内蔵された保護ダイオードのＮ層３３と接続されるＮ電極３５が、パッケージ５０の接続電極５１とビアホール配線３７を介して接続され、接続電極５１を介してさらに外部と接続される。なお、発光ダイオード素子１０のＮ電極１６は発光ダイオード素子１０の光出力面の上に形成されているため、図１７に示すようにワイヤ９１でパッケージ５０の接続電極５２と接続されている。
【０１０９】
このような構成とすることで、本実施形態にかかる半導体装置においても、発光ダイオード素子１０とサブマウント３０に形成された過電圧保護素子である保護ダイオードへの配線を、サブマウント３０の発光ダイオード素子１０を積層する部分とは異なる部分に別途形成する必要が無く、発光ダイオード素子１０とサブマウント３０との平面視における大きさをほぼ等しいものとすることができる。
【０１１０】
（実施の形態１１）
次に、本発明の半導体装置の実施の形態１１について、中心部分の断面構造を示す図１８を参照して説明する。  図１８に示す実施形態も、発光ダイオード素子と過電圧保護素子が形成されたサブマウントとをチップボンディングによって積層したものである。
【０１１１】
図１８に示す本発明にかかる実施の形態１１において、発光ダイオード素子１０の具体的な構成は、光出力面に形成されたＮ電極１６とパッケージ５０の接続電極５２との接続をワイヤ９１で行う点を含めて、上記した実施の形態１０にかかる図１７に示した半導体装置のものと同じであるので説明を省略する。
【０１１２】
本実施形態のサブマウント３０は、上記実施の形態１０として示したものと異なり、基板３１として導電性Ｓｉ基板を用いている。このため、ビアホール配線３７の周りに絶縁層３９を形成する必要があるが、一方で保護ダイオードのＰ層となる基板３１の裏面に直接電極３６を形成し、パッケージ５０の接続電極５２と接続することができる。なお、発光ダイオード素子１０のＰ電極１５と保護ダイオードのＮ層３３との接続が形成されるビアホール配線３７がサブマウント３０の裏面に引き出された部分では、ビアホール配線３７とパッケージ５０の接続電極５１との接続部分で導電性の基板３１と短絡することがないように、この部分にも絶縁層３９が形成されている。
【０１１３】
このような構成とすることで、発光ダイオード素子１０とサブマウント３０に形成された過電圧保護素子である保護ダイオードへの配線を、サブマウント３０の発光ダイオード素子１０を積層する部分とは異なる部分に別途形成する必要が無く、発光ダイオード素子１０とサブマウント３０との平面視における大きさをほぼ等しいものとすることができる。
【０１１４】
（実施の形態１２）
次に、本発明の半導体装置の実施の形態１２として、発光ダイオード素子と積層されるサブマウントとして、半導体基板に形成された電子回路が受光素子と過電圧保護素子の両方であるものについて、図面を用いて説明する。
【０１１５】
図１９（ａ）は、本実施形態にかかる半導体装置の断面構成図である。この図１９（ａ）は、後述する平面視した状態を示す図１９（ｂ）におけるｃ−ｃ’線部分の断面構成を示している。
【０１１６】
図１９（ａ）に示すように、本実施形態にかかる半導体装置は、電子回路として受光素子と過電圧保護素子との双方が形成されたサブマウント４０に、発光ダイオード素子１０を図示しないハンダを用いたチップボンディングによって積層されることで形成されたものである。なお、本実施形態にかかる半導体装置の発光ダイオード素子１０は、図１に示したものと同じであり説明を簡略化する。すなわち、導電性で透明な基板１１上に、Ｎ層１２、活性層である発光層１３、Ｐ層１４が順次積層された半導体多層膜を、Ｐ電極１５とＮ電極１６とで挟むように形成されている。
【０１１７】
本実施形態にかかる半導体装置では、サブマウント４０に特徴がある。本実施形態のサブマウント４０は、Ｐ型のＳｉ基板４１に不純物拡散によりＰ／Ｎ領域が形成されることにより、サブマウント４０に内蔵される電子回路である受光素子としてのフォトダイオードと、過電圧保護素子としての保護ダイオードとの両方を内蔵している。なお、本実施形態にかかる半導体装置のサブマウント４０の基板４１の構造を詳細に示すのが図２１である。図２１（ａ）がサブマウント４０の基板４１を平面視した図であり、図２１（ｂ）が図２１（ａ）のｆ−ｆ’部分の断面構造を、図２１（ｃ）がｇ−ｇ’部分の断面構造を、それぞれ示しいている。図２１（ａ）（ｂ）（ｃ）に示すように、本実施形態にかかるサブマウント４０は、基板４１としてＰ型の導電性Ｓｉ基板に、平面視状態では大部分の面積を占めるようにＮ層４２が拡散されている。なお、このＮ層４２がＰ型基板４１とのＰＮ接合によって受光素子としてのフォトダイオードを形成する。また、平面視した状態を示す図２１（ａ）に示すように、図中左上の角部近傍に、Ｎ層４３、Ｐ層４４、Ｎ層４５が順次拡散形成されていて、過電圧保護素子である保護ダイオードが形成している。この、保護ダイオード形成部分の構造は、図２１（ｂ）に示すように、Ｐ型基板４１にまずＮ層４３が形成され、このＮ層４３の一部にＮ層４３よりも浅い範囲でＰ層４４が形成され、さらに、このＰ層４４の一部にＰ層４４よりも浅い範囲でＮ層４５が形成されている。
【０１１８】
次に、このようなサブマウント４０と発光ダイオード素子１０との接合部分について説明する。図１９（ｂ）が本実施形態にかかる半導体装置を平面視した状態を、さらに、図２０（ａ）が図１９（ｂ）のｄ−ｄ’線部分の断面構成を、図２０（ｂ）が図１９（ｂ）のｅ−ｅ’線部分の断面構成をそれぞれ示している。
【０１１９】
図１９（ａ）にその部分の断面構成を示した、平面視した状態を示す図１９（ｂ）における左上部分、つまり、保護ダイオードが形成された部分では、保護ダイオードのＮ層４５と接続される保護ダイオードのＮ電極４８が形成され、発光ダイオード素子１０のＰ電極１５と接続されている。また、保護ダイオードのＰ層４４の上部には、保護ダイオードのＰ層４３と接続されるＰ電極４９が形成されている。
【０１２０】
また、図２０（ａ）にその断面の構成を示す発光ダイオード素子１０の平面視における中心部分には、発光ダイオード素子１０のＰ電極１５とフォトダイオードのＮ層４２とを接続するフォトダイオードのＮ電極４７が形成されている。なお、発光ダイオード素子１０の光出力面に形成されているＮ電極１６と平面視において重複する部分、すなわち、Ｐ電極１５とフォトダイオードのＮ電極４７の中央部分には、発光層１３からの出力光をフォトダイオードが受光できるように開口部１７が形成されている。なお、開口部１７部分と平面視において重複する部分に位置するフォトダイオードの受光部２のＮ層４２の上には、無反射コート層９３が形成されている。
【０１２１】
さらに、平面視した状態を示す図１９（ｂ）に示すように、本実施形態の半導体装置の左下角部近傍には、Ｐ型半導体の基板４１の上に、フォトダイオードのＰ電極９２が形成されている。この部分の断面構造を示す図２０（ｂ）からも分かるように、サブマウント４０のＰ型基板４１に直接電極９２が積層されている。なお、Ｐ電極９２の周囲は絶縁層４６で覆われている。
【０１２２】
このように形成された、本実施形態にかかる半導体装置の各素子は、上記した通り、発光ダイオード素子１０の一方の電極であるＰ電極１５と、サブマウント基板に内蔵された受光素子の一方の端子であるＮ電極４７と過電圧保護素子の一方の電極であるＮ電極４８とが接続され、また、発光ダイオード素子１０の他方の電極であるＮ電極１６と過電圧保護素子の他方の電極であるＰ電極４９とが接続されている。
【０１２３】
そして、本実施形態にかかる半導体装置の等価回路図を示すのが図２２である。図２２に示すように、発光ダイオード３のＰＮ接合と逆並列にサブマウントに形成された保護ダイオード６が接続されている。このため、静電気などでサージ電圧などの過電圧が発光ダイオード３に印加された場合には、保護ダイオード６が通電し保護ダイオード６にバイパス電流が流れる。その結果、過電圧による発光ダイオード３の破壊を防止することができる。また、図８（ａ）に示すものと同じく、発光ダイオード３のアノードとフォトダイオード４のカソードとを共通接続し駆動回路５から電圧を供給する構成となる。
【０１２４】
なお、発光ダイオード素子１０のＮ電極１６と、保護ダイオードのＰ電極４９とは、図１９（ａ）に示すように、ワイヤ９１により接続されている。
本実施形態にかかる半導体装置では、上記のように構成されるために、サブマウント４０に受光素子と過電圧保護素子を同時に内蔵させることができる。このため、発光ダイオード素子１０の出力光を検出しながら、発光ダイオード素子１０に外部から過電圧が印加された場合にこれを過電圧保護回路で吸収し、発光ダイオード素子１０が破壊されることを防止することができる。また、本実施形態にかかる電極構成によれば、これら３つの電子回路と外部回路との接続を、発光ダイオード素子の上部に形成されたＮ電極１６もしくは、サブマウント４０の発光ダイオード素子１０が積層されていない部分に形成された保護ダイオードのＰ電極４９と、発光ダイオードのＰ電極９２と、受光素子のＮ電極４７との、合計３つの電極で行うことができる。このため、発光ダイオード素子１０の平面視での大きさと比べてそれほど大きくない面積のサブマウント４０を用いることができ、半導体装置の小型化や、サブマウント４０の基板からの取れ数が大きくなることによる低コスト化を実現することができる。
【０１２５】
（実施の形態１３）
次に、本発明にかかる半導体装置の製造方法について実施の形態１３として説明する。図２３は、本発明の半導体装置の製造方法であるウェハボンディングの状態を示す図であり、図２４は、このようなウェハボンディングによって、発光ダイオード素子１０と、電子回路として受光素子が形成されたサブマウント２０とがボンディングされる状態を示すものである。なお、積層される発光ダイオード素子１０とサブマウント２０としては、実施の形態７として示した図１２の構成のものを図示しているが、図が複雑になることを防止するために、サブマウント２０における拡散層の形成や、絶縁層の形成については図示を省略している。
【０１２６】
図２３（ａ）および図２４（ａ）に示すように、本発明の半導体の製造方法によれば、発光ダイオード素子が複数形成された半導体層を一方の主面に有する基板１００と、半導体層を拡散することによって内蔵された電子回路が受光素子であるサブマウント基板１１０とを、基板どうしを積層するウェハボンディングする。そして、図２３（ｂ）および図２４（ｂ）に示すように、これら積層した２つの基板１００と１１０を、研削・研磨で薄膜化した後に１つ１つの半導体装置１２０として、切断線１３０で分割して切り出すのである。このようにすることで、図２３（ｃ）に示すように、発光ダイオード素子１０とサブマウント２０とが積層された半導体装置１２０を効率よく製造することができる。また、特に、図２４に示したようにサブマウントに接続のためのビアホール配線を形成した構成を用いることで、本発明にかかる半導体装置の実施の形態として説明したように、発光ダイオード素子とサブマウントの平面視における大きさを同じものとすることができるので、ウェハボンディング行う際に、ウェハの面積に対する素子の有効部分面積が大きくなり、発光ダイオード素子とサブマウントを効率よくウェハ上に形成することができる。
【０１２７】
なお、本実施形態では、発光ダイオード素子およびサブマウントの例として、本発明にかかる半導体装置として実施の形態７として示したものを例として述べたが、本発明の半導体の製造方法において形成される、発光ダイオード素子とサブマウントとの組み合わせはこれに限らず、上記してきた本発明にかかる半導体装置の実施形態では、チップボンディングで形成するものとして述べてきた本発明にかかる半導体装置のいずれの形態のものであっても、ウェハボンディングで形成することができる。
【０１２８】
（実施の形態１４）
次に、図２５を用いて本発明にかかる半導体装置の実施の形態１４について説明する。
【０１２９】
図２５（ａ）に示す本発明の実施の形態１４にかかる半導体装置では、半導体装置の基本構成は実施の形態２の説明の中で、図３を用いて変形例として示したものと同じである。すなわち、発光ダイオード素子１０では、素子の光出力面のほぼ中央部に形成されたＮ電極と平面視において重複する位置のＰ電極に、発光層１３からの出力光をサブマウント２０で受光できるように開口部１７が形成されている。また、サブマウント２０には、導電性のＰ型基板にＮ層を拡散させて受光素子であるフォトダイオードが形成されている。なお、本実施形態では、後述するように発光ダイオード素子１０の構造が特徴であるため、サブマウントに形成された電子回路は受光素子に限らず過電圧保護素子でも良く、その具体的な構成も図３に示したものと同じである必要はない。
【０１３０】
本実施形態の半導体装置が、図３に示したものと異なるのは、発光ダイオード素子１０の基板が除去されて、Ｎ層１２とＮ電極１６とが直接積層されている点である。一般に、発光ダイオード素子については、以下のような問題点が知られている。例えばＡｌＧａＩｎＮ系半導体を用いた紫外から緑色光を出力するものについては、基板がＧａＡｓやＳｉの場合、活性層である発光層で発生した光が基板で吸収されてしまう。また、サファイアやＧａＮ、ＳｉＣなどのように発光波長に対して基板が透明である場合にでも、基板と半導体層との界面に斜めに入射する光が全反射を受けて、発光ダイオード素子内部に閉じこもり外部に放射されない光の成分が生じてしまう。これらの問題点を解決する上で、本実施形態に示すように基板を除去することによって、このような出力光を低減する要因を無くすことができることになり、発光ダイオード素子の出力効率を高くすることができる。
【０１３１】
さらに、図２４（ｂ）に示すように、基板を除去して露出したＮ層１２の光出力面側に、高さとピッチがともに数１０ｎｍから数１００ｎｍのサイズの微細な凹凸を設けたり、また、図２４（ｃ）に示すように、数１００ｎｍから数μｍの周期で高さが数１００ｎｍ程度の１次元周期もしくは２次元周期の凹凸による回折格子やフォトニック結晶を設けたりすることにより、発光ダイオード素子１０の発光効率をより向上することができる。これは上記のＮ層表面の凹凸による散乱や回折によりＮ層表面での全反射現象が抑制され、発光素子内部からの光の取り出し効率が向上するためである。
【０１３２】
本実施形態にかかる半導体装置の製造方法を、図２６を用いて説明する。まず、図２６（ａ）のように発光ダイオード素子を多数形成した発光ダイオード基板１４０と、電子回路を内蔵したサブマウントを複数形成したサブマウント基板１５０とを作製する。発光ダイオード基板１４０は、サファイアからなる基板１１の上に、ＡｌＧａＩｎＮ系半導体のＮ層１２、発光層１３、Ｐ層１４の半導体多層膜およびＰ電極１５が順次積層されたものである。一方、サブマウント基板１５０は、拡散膜によって形成された電子回路として受光素子もしくは過電圧保護素子を内蔵するものであるが、詳細の構造は上記各実施の形態で示したものと同じであるので説明を省略する。
【０１３３】
図２６（ａ）に示すように、発光ダイオード素子基板１４０とサブマウント基板１５０とを、ウェハボンディングする。その後、基板１１をレーザリフトオフやエッチング、研削・研磨などにより除去し、露出したＮ層１２の表面にＮ電極１６を形成して、図２６（ｂ）に示したような形状とする。なお、図２５（ｂ）（ｃ）を用いて説明した、Ｎ層１２の表面に凹凸を形成する場合は、基板１１を除去した後に行うことになる。そして、図２６（ｂ）に示した切断線１３０で素子ごとにダイシングすることにより、チップごとに分断して発光ダイオード素子１０と、サブマウント２０とが積層された半導体装置を得る。このように、ウェハボンディングを行うことで、発光ダイオード素子とサブマウント基板が積層された半導体装置を効率よく製造することができ、特に、発光ダイオード素子の基板を除去する工程を、作成する半導体装置について一括して行うことができるので、高性能の半導体装置を効率よく低コストで製造することができる。
【０１３４】
以上、本発明の各実施形態について説明してきた中で、発光ダイオード素子の半導体材料としては、ＡｌＩｎＧａＮ窒化物系半導体を具体例としていたが、本発明はこれに限定されるものではなく、半導体としてＡｌＧａＡｓ（屈折率３．６）やＡｌＧａＩｎＰ（屈折率３．５）を用いた、赤外光や赤色光を出力する発光ダイオード素子に対しても本発明が適用可能であることはいうまでもない。
【０１３５】
なお、上記本発明のそれぞれの実施の形態においては、発光ダイオード素子の駆動回路や受光素子のモニタ回路などを、サブマントの外部に設ける例を挙げて説明してきた。しかしながら、集積回路を用いた定電流駆動回路などの駆動回路や電流検出回路などのモニタ回路を、サブマントに内蔵された電子回路として形成することも可能である。このように、サブマウントに駆動回路やモニタ回路を内蔵することによって、例えば液晶ディスプレイのバックライトや照明などに用いられるような、多数の発光ダイオードを配置した面状光源となる発光装置において、光出力を光源の光放射面全面で均一であるように制御する場合に、外部に制御回路を設ける必要がなくなり、発光装置の小型や低コスト化を実現することができる。
【産業上の利用可能性】
【０１３６】
本発明にかかる半導体装置は、発光ダイオード素子とサブマウントとが積層されたものとして、低価格で高性能の半導体装置を得ることができ、また、本発明にかかる半導体装置の製造方法によって、このような半導体装置を製造することができる。
【図面の簡単な説明】
【０１３７】
【図１】本発明の実施の形態１にかかる半導体装置の構成を示す図
【図２】本発明の実施の形態２にかかる半導体装置の構成を示す図
【図３】本発明の実施の形態２にかかる半導体装置の別の構成を示す図
【図４】本発明の実施の形態２にかかる半導体装置のさらに別の構成を示す図
【図５】本発明の実施の形態３にかかる半導体装置の構成を示す図
【図６】本発明の実施の形態３にかかる半導体装置の外部との接続を行う構成を示すための図
【図７】本発明の実施の形態３にかかる半導体装置の別の構成を示す図
【図８】発光ダイオード素子とフォトダイオードとの接続状態を示す等価回路図
【図９】本発明の実施の形態４にかかる半導体装置の構成を示す図
【図１０】本発明の実施の形態５にかかる半導体装置の構成を示す図
【図１１】本発明の実施の形態６にかかる半導体装置の構成を示す図
【図１２】本発明の実施の形態７にかかる半導体装置の構成を示す図
【図１３】本発明の実施の形態７にかかる半導体装置の別の構成を示す図
【図１４】本発明の実施の形態８にかかる半導体装置の構成を示す図
【図１５】本発明の実施の形態８にかかる半導体装置の別の構成を示す図
【図１６】本発明の実施の形態９にかかる半導体装置の構成を示す図
【図１７】本発明の実施の形態１０にかかる半導体装置の構成を示す図
【図１８】本発明の実施の形態１１にかかる半導体装置の構成を示す図
【図１９】本発明の実施の形態１２にかかる半導体装置の構成を示す図
【図２０】本発明の実施の形態１２にかかる半導体装置の構成を示す図
【図２１】本発明の実施の形態１２にかかる半導体装置のサブマウント基板の構成を示す図
【図２２】本発明の実施の形態１２にかかる半導体装置の各素子の接続状態を示す等価回路図
【図２３】本発明の実施の形態１３にかかる半導体装置の製造方法を示す図
【図２４】本発明の実施の形態１３にかかる半導体装置の製造方法を示す図
【図２５】本発明の実施の形態１４にかかる半導体装置の構成を示す図
【図２６】本発明の実施の形態１４にかかる半導体装置の製造方法を示す図
【図２７】従来の半導体装置の製造方法と構成を示す図
【図２８】従来の他の半導体装置の製造方法と構成を示す図
【符号の説明】
【０１３８】
１  出力光
２  受光部
３  発光ダイオード
４  フォトダイオード
５  駆動回路
６  保護ダイオード
１０  発光ダイオード素子
１１  基板
１２  Ｎ層
１３  発光層
１４  Ｐ層
１５  Ｐ電極
１６  Ｎ電極
１７  開口部
１８  ビアホール配線
１９  絶縁層
２０  サブマウント
２１  基板
２２  Ｎ層
２３  絶縁層
２４  配線電極
２５  Ｎ電極
２６  Ｐ電極
２７  無反射コート層
２８  絶縁層
２９  配線電極
３０  サブマウント
３１  基板
３２  Ｐ層
３３  Ｎ層
３４  絶縁層
３５  Ｎ電極
３６  Ｐ電極
３７  ビアホール配線
３８  端子電極
３９  絶縁層
４０  サブマウント
４１  基板
４２  Ｎ層
４３  Ｐ層
４４  Ｎ層
４５  Ｐ層
４６  無反射コート層
４７  Ｎ電極
４８  Ｐ電極
４９  Ｐ電極
５０  パッケージ
５１  接続電極
５２  接続電極
５３  パッケージ基材
６１  端子電極
６２  端子電極
７１  ビアホール配線
７２  絶縁層
７３  絶縁層
７４  端子電極
７５  端子電極
７６  半田
８１  Ｎ層
９１  ワイヤ
９２  Ｐ電極
９３  無反射コート層
９４  保護ダイオード領域
９５  フォトダイオード領域
１００  発光ダイオード素子基板
１１０  サブマウント基板
１２０  半導体装置
１３０  切断線
１４０  発光ダイオード基板
１５０  サブマウント基板
２１０  発光ダイオード素子
２２０  サブマウント
２３０  保護ダイオード
２４０  配線電極
３１０  半導体レーザ基板
３１１  基板
３１２  半導体レーザ
３２０  サブマウント基板
３２１  フォトダイオード
３３０  半導体装置
【図１】
2008235792.tif 000003
【図２】
2008235792.tif 000004
【図３】
2008235792.tif 000005
【図４】
2008235792.tif 000006
【図５】
2008235792.tif 000007
【図６】
2008235792.tif 000008
【図７】
2008235792.tif 000009
【図８】
2008235792.tif 000010
【図９】
2008235792.tif 000011
【図１０】
2008235792.tif 000012
【図１１】
2008235792.tif 000013
【図１２】
2008235792.tif 000014
【図１３】
2008235792.tif 000015
【図１４】
2008235792.tif 000016
【図１５】
2008235792.tif 000017
【図１６】
2008235792.tif 000018
【図１７】
2008235792.tif 000019
【図１８】
2008235792.tif 000020
【図１９】
2008235792.tif 000021
【図２０】
2008235792.tif 000022
【図２１】
2008235792.tif 000023
【図２２】
2008235792.tif 000024
【図２３】
2008235792.tif 000025
【図２４】
2008235792.tif 000026
【図２５】
2008235792.tif 000027
【図２６】
2008235792.tif 000028
【図２７】
2008235792.tif 000029
【図２８】
2008235792.tif 000030