(57)【要約】【課題】裏面照射型撮像素子の切断面に異なる導電型の層が積層された界面が存在することによる電気的なノイズを、簡易な工程で確実に除去する。【解決手段】裏面照射型撮像素子となるチップ１１を切り取るための切断面３８を、チップ１１の主面に対して傾きを有するように形成する。切断面３８に対して第１又は第２の導電型の不純物イオンを注入する。切断面３８にレーザアニールを施し、切断面３８の表面に注入された不純物イオンに応じた単一の導電型を有する被覆層２１を形成する。【選択図】図１
2008177485.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１の面上に少なくとも１つの第１の導電型の層及び少なくとも１つの第２の導電型の層を含む複数の半導体層を形成してなるウエハを準備し、
前記ウエハから裏面照射型撮像素子となるチップを切り取るための切断面を、前記チップの主面に対して傾きを有するように形成し、
前記切断面に対して前記第１又は第２の導電型の不純物イオンを注入し、
前記切断面にレーザアニールを施し、前記切断面の表面に前記注入された不純物イオンに応じた単一の導電型を有する被覆層を形成する
裏面照射型撮像素子の製造方法。
【請求項２】
前記複数の半導体層のうち最上層の半導体層の表面から、前記第１の面とこの第１の面と対向する前記基板の第２の面との間にまで達する溝を設け、それによって前記切断面を形成し、
前記不純物イオンの注入及び前記レーザアニールの後で、ダイシングによって前記基板のうち前記溝の底部から前記第２の面に到る部分を切断して前記ウエハから前記チップを切り取る、請求項１に記載の裏面照射型撮像素子の製造方法。
【請求項３】
ダイシングによって、前記複数の半導体層のうち最上層の半導体層の表面から前記第１の面と対向する前記基板の第２の面まで達する切り込みを設け、それによって前記切断面を形成する、請求項１に記載の裏面照射型撮像素子の製造方法。
【請求項４】
請求項１から請求項３のいずれか１項に記載の製造方法によって製造された裏面照射型撮像素子であって、
前記基板上に積層された前記複数の半導体層の周辺領域を被覆する前記単一の導電型を有する被覆層の面が、前記基板の面に対して３０°〜６０°の角度をなしていることを特徴とする、裏面照射型撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は裏面照射型撮像素子の製造方法及び裏面照射型撮像素子に関する。
【背景技術】
【０００２】
チップの電極等が配置された面（表面）とは反対側の面（裏面）から可視光等の入射線を入射させる、裏面照射型撮像素子が知られている（特許文献１参照）。この裏面照射型撮像素子では、各画素の変換部（例えば入射線が可視光線である場合には光電変換部）がチップの裏面側に設けられ、Ａ／Ｄ変換器や信号蓄積部のような信号電荷に何らかの処理を行う部分（電荷処理部）がチップの表面側に設けられる。１００％近い開口率が得られる裏面照射型撮像素子は高感度化や撮影速度の高速化を図る上で有利であるため、裏面照射型撮像素子に関する種々の試みがなされている。例えば、本発明者らは、画素内又はその近傍に直線状の信号蓄積部を備える画素周辺記録型撮像素子（In-situ Storage Image Sensor:ＩＳＩＳ）の原理を適用した裏面照射型撮像素子を開発している（特許文献２，３参照）。
【０００３】
裏面照射型撮像素子では導電型がｐ型の層とｎ型の層が積層された構造が必ず存在する。特に、前述の画素周辺記録型のように電荷処理部を高機能化させる場合にはｐ型層、ｎ型層、及びｐ型層を順次積層した構造が不可欠である。しかしながら、素子の切断面に異なる導電型の層が積層された界面、すなわちｎ−ｐ界面やｐ−ｎ−ｐ界面が存在すると、この部分が電気的なノイズの発生源になることが知られている。これは界面の切断面では結晶構造の崩れのためにｐ−ｎ接合によるダイオードが形成されず、逆方向電圧が印加されると比較的大きな電流が流れることに起因する。
【０００４】
裏面照射型撮像素子の切断面にｎ−ｐ界面やｐ−ｎ−ｐ界面が存在することに起因するノイズを除去ないしは低減するには、高濃度の不純物ドープを行い界面全体を同一の導電型の層で覆えばよいことが知られている。しかし、かかる不純物ドープを実際に行うのは極めて困難である。この点について図６を参照して説明する。ｐ型の基板１上に、ｐ−層２、ｎ−層３、及びｐ−層４が順次積層されており、裏面照射型撮像素子の切断面５にはｐ−ｎ−ｐ界面が生じている。また、切断面５は２つのｐ層２，４及びｎ層３が広がる面に対して直交している。この切断面５に対して濃いｐ型不純物をドープして、ｐ型層６を形成して導電型を揃えればノイズの発生を防止できる。しかし、切断面５が鉛直方向上向きの姿勢となるように裏面照射型撮像素子を縦置きの姿勢とする必要がある。しかし、裏面照射型撮像素子の厚みは１０〜３０μｍ程度であるので、縦置きの姿勢を維持するのは極めて困難である。また、イオン注入に関しては、使用するイオン注入装置によってイオン源と注入対象との間に必要とされる最小距離が決まっており、縦置きの姿勢での裏面照射型撮像素子の鉛直方向上向きの寸法（図６において符号Ｌで模式的に示す。）がこの最小距離よりも大きいと、その注入装置を使用してイオンドーピングができないことになる。
【０００５】
【特許文献１】特開９−３３１０５２号公報
【特許文献２】特開２００１−３４５４４１号公報
【特許文献３】特開２００６−１２１０５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、裏面照射型撮像素子の切断面に異なる導電型の層が積層された界面が存在することによる電気的なノイズを、簡易な工程で確実に除去ないしは低減することを課題とする。また、本発明は、そのような電気的ノイズを除去ないしは低減した裏面照射型撮像素子を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、基板の第１の面上に少なくとも１つの第１の導電型の層及び少なくとも１つの第２の導電型の層を含む複数の半導体層を形成してなるウエハを準備し、前記ウエハから裏面照射型撮像素子となるチップを切り取るための切断面を、前記チップの主面に対して傾きを有するように形成し、前記切断面に対して前記第１又は第２の導電型の不純物イオンを注入し、前記切断面にレーザアニールを施し、前記切断面の表面に前記注入された不純物イオンに応じた単一の導電型を有する被覆層を形成する裏面照射型撮像素子の製造方法を提供する。
【０００８】
切断面には第１の導電型の層と第２の導電型の層が積層された界面が少なくとも１つ存在する。しかし、不純物イオンの注入及びレーザアニールにより特定の導電型を有する被覆層を切断面に形成することにより、異なる導電型の層が積層された構造の存在に起因する電気的なノイズの発生を確実に防止できる。
【０００９】
切断面はチップの主面に対して傾きを有する。そのため不純物イオンの注入及びレーザアニールはチップを横置きの姿勢、すなわちチップの主面が実質的に水平方向に延びる姿勢で維持したままで実行できる。縦置きの姿勢、すなわちチップの主面が実質的に鉛直方向に延びる姿勢に維持する必要がある場合と比較すると、横置きの姿勢での不純物イオンの注入及びレーザアニールの工程は大幅に簡便である。
【００１０】
具体的には、前記複数の半導体層のうち最上層の半導体層の表面から、前記第１の面とこの第１の面と対向する前記基板の第２の面との間にまで達する溝を設け、それによって前記切断面を形成し、前記不純物イオンの注入及び前記レーザアニールの後で、ダイシングによって前記基板のうち前記溝の底部から前記第２の面に到る部分を切断して前記ウエハから前記チップを切り取る。
【００１１】
代案としては、ダイシングによって、前記複数の半導体層のうち最上層の半導体層の表面から前記第１の面と対向する前記基板の第２の面まで達する切り込みを設け、それによって前記切断面を形成する。
【００１２】
また、本発明は、前記製造方法によって製造された裏面照射型撮像素子であって、前記基板上に積層された前記複数の半導体層の周辺領域を被覆する前記単一の導電型を有する被覆層の面が、前記基板の面に対して３０°〜６０°の角度をなしていることを特徴とする、裏面照射型撮像素子を提供する。
【発明の効果】
【００１３】
本発明の裏面照射型撮像素子の製造方法では、チップの主面に対して傾きを有するようにウエハからの切り取りのための切断面を形成し、この切断面に不純物イオンの注入及びレーザアニールにより被覆層を形成する。従って、切断面に異なる導電型の層が積層された界面が存在することによる電気的なノイズを、簡易な工程で確実に除去ないしは低減することができる。
【発明を実施するための最良の形態】
【００１４】
次に、添付図面を参照して本発明の実施形態を詳細に説明する。
【００１５】
（第１実施形態）
図１は第１実施形態の製造方法により製造した裏面照射型撮像素子（以下、チップ１１と呼ぶ）を示す。チップ１１の裏面（入射面）１１ａ側にはｐ−型の光電変換層１２が設けられている。また、光電変換層１２に対してチップ１１の表面１１ｂ側に隣接してｎ−型の電荷収集層１３が設けられている。電荷収集層１３から表面１１ｂへ向けて電荷集積部１４が延びている。チップ１１の表面１１ｂ側では、電荷収集層１３にｐ−型の電荷阻止層１５が設けられている。この電荷阻止層１５に電荷集積部１４から電荷の蓄積等の処理を行う電荷処理部１６が設けられている。また、チップ１１の表面１１ｂ側の外周縁付近にもｐ−型の周辺領域１７が設けられている。図１において、符号１８は電荷処理部１６の駆動等のための電極を示し、１９は正孔を排出するためのオーミック端子を示す。後に詳述するように、チップ１１の外周縁にはｐ＋型の被覆層２１が設けられている。図１では、チップ１１の外周縁の一部のみが図示されているが、この被覆層２１はチップ１１の外周縁の全体に設けられている。矢印Ａで模式的に示すようにチップ１１の裏面１１ａに光が照射されると、光電変換層１２で電荷信号（本実施形態では電子）が発生し、発生した電荷信号は電荷収集層１３及び電荷集積部１４を介して電荷処理部１６へ送られる。
【００１６】
チップ１１の外周面（後述する切断面３８でもある。）には、ｐ−型の光電変換層１２にｎ−型の電荷収集層１３が積層された界面と、ｎ−型の電荷収集層１３にｐ−型の周辺領域１７が積層された界面とが存在する。換言すれば、チップ１１の外周面にはｐ−ｎ−ｐ界面が存在する。しかし、ｐ＋型の被覆層２１をチップ１１の外周面に設けているので、ｐ−ｎ−ｐ界面が存在することによる電気的なノイズの発生を確実に防止できる。
【００１７】
次に、裏面照射型撮像素子の製造方法を説明する。図４Ａを参照すると、例えばSiからなる厚みが一定の基板２５の一方の面（第１の面）２５ａに複数の半導体層を形成したウエハ２６を製作する。具体的には、基板２５の第１の面２５ａ上に前述の光電変換層１２に対応するｐ−型のエピタキシャル層２７を形成し、その上に前述の電荷収集層１３及び電荷集積部１４に対応するｎ−型のエピタキシャル層２８を形成する。さらに、イオンドーピングによって前述の電荷阻止領域１５及び周辺領域１７に対応するｐ−型のドープ層２９を形成する。また、前述の電極１８やオーミック端子１９（図４Ａには図示せず。）を設ける。
【００１８】
次に、ウエハ２６からチップ１１を切り取る。この切り取りの工程は概ね２つのダイシング段階に大別できる。第１のダイシング段階としては、図２において切断線３１ａ〜３１ｈで示すように、ウエハ２６からチップ１１をその周囲の余裕領域３２と共に切り取る。通常、ウエハ２６から複数個のチップ１１と余裕領域３２の組み合わせが切り取られる。この第１のダイシング段階では周知のダイシングソー等の装置を使用して実行される。第２の段階としては、図３において切断線３３ａ〜３３ｄで示すように、チップ１１から余裕領域３２を切り落とす。なお、図２及び図３において符号３４はチップ１１のうち裏面照射型撮像阻止の受光面として機能する部分を模式的に示している。
【００１９】
以下、図４Ａから図４Ｆを参照しつつ前述の第２のダイシング段階を詳述する。なお、図４Ａ〜図４Ｆでは理解を容易にするために基板２５の厚みに対して半導体層の厚みを実際よりも大幅に厚く図示している。
【００２０】
まず、図４Ａに示すように、ウエハ２６を準備する。具体的には、第１のダイシング段階により得られた図３に示す周囲に余裕領域３２を有するチップ１１を準備する。この際、基板２５の両面のうち半導体層が形成された第１の面２５ａが上向きとなり、第２の面２５ｂが下向きとなる姿勢でチップ１１を配置する。この姿勢ではｐ−型のドープ層２９が最上層となり、その下方にｎ−型のエピタキシャル層２８、ｐ−型のエピタキシャル層２７、及び基板２５が順次配置される。
【００２１】
次に、図４Ｂで示すように、最上層であるｐ−型のドープ層２９の表面から基板２５の内部（第１の面２５ａと第２の面２５ｂの間との間の部分）に達する断面Ｖ字状の溝３５を設ける。図４Ｂにおいて溝３５よりも左側の部分３６がチップ１１として切り出される部分である。換言すれば、図４Ｂにおいて溝３５の左側の側壁はウエハ２６からチップ１１を切り取るための切断面３８である。これに対して、図４Ｂにおいて溝３５よりも右側の部分３７は不要な部分として破棄される。
【００２２】
切断面３８は水平方向に延びる基板２５の第１及び第２の面２５ａ，２５ｂ（基板２５ないしはチップ１１の主面）に対して傾きを有する。具体的には、基板２５の第１の面の２５ａの法線に対して、切断面３８の法線は図４Ｂにおいて反時計回りを正とすると３０°〜６０°程度の角度をなしており、鉛直方向上方からチップ１１を見た場合（チップ１１を平面視した場合）に切断面３８の全体が見える。切断面３８をこのように傾けたことにより、図４Ｂにおいて矢印Ｂで示すように横置き（チップ１１の主面が実質的に水平方向に延びる姿勢）で配置したチップ１１を上方から鉛直方向下向きに見ると、切断面３８のｐ−型のドープ層２９の部分、ｎ−型のエピタキシャル層２８の部分、及びｐ−型のエピタキシャル層２７の部分がすべて露出している状態となっている。
【００２３】
仮にチップ１１の裏面１１ｂ側、すなわち基板２５の第２の面２５ｂ側から溝を形成すると、半導体層と比較して基板２５の厚みは大幅に厚いので溝の深さを非常に深く設定する必要が生じる。その結果、加工が困難となる。これに対して、本実施形態では、チップ１１の表面１１ａ側から溝３５を形成しているため、溝３５の深さを浅く設定しつつ切断面３８にすべての半導体層を露出させることができる。
【００２４】
次に、図４Ｃで示すように、切断面３８に対してｐ＋型の不純物イオン（例えばＢｒイオンやＡｌイオン）を注入する。具体的には、公知のイオン注入装置４１を使用してチップ１１の上方から切断面３８に対して不純物イオンを注入する。この際、前述のように切断面３８が傾きを有するので、チップ１１を横置きに維持したままでチップ１１の上方から不純物イオンを注入できる。
【００２５】
次に、図４Ｄで示すように、不純物イオンを注入済みの切断面３８に対してレーザアニールを施す。具体的には、公知のレーザ光源４２を使用してチップ１１の上方から切断面３８に対してレーザを照射してアニーリングする。このレーザアニールの結果、切断面３８の表面にはある程度の厚みを有するｐ＋型の被覆層２１が形成される。この際、前述のように切断面３８が傾きを有するので、チップ１１を横置きに維持したままでチップ１１の上方からレーザを照射できる。
【００２６】
次に、図４Ｅに示すように、ダイシングソー４３によるダイシングを行う。具体的には、基板２５のうち溝３５の底部３５ａから第２の面に到る部分を切断し、不要部分（図４Ｂの符号３７参照）を除去する。これによりウエハ２６からのチップ１１の切り取りが完了する。
【００２７】
その後、図４Ｆに示すように、裏面研磨を実行する。具体的には、図４Ｆにおいて矢印Ｃで模式的に示すように第２の面２５ｂから基板２５を研削する。ｐ−型のエピタキシャル層２７の図４Ｆにおいて下面、すなわちチップ１１の裏面１１ａから完全に基板２５を除去してもよいし、僅かな厚みだけチップ１１の裏面１１ａに基板２５を残してもよい。
【００２８】
前述のように切断面３８がチップ１１の主面に対して傾きを有するため不純物イオンの注入及びレーザアニールはチップ１１を横置きの姿勢に維持したままで実行できる。縦置きの姿勢、すなわちチップ１１の主面が実質的に鉛直方向に延びる姿勢に維持する必要がある場合と比較すると、横置きの姿勢での不純物イオンの注入及びレーザアニールの工程は大幅に簡便である。
【００２９】
（第２実施形態）
第２実施形態に係る裏面照射型撮像素子の製造方法は、前述の第２のダイシング段階が第１実施形態と異なる。以下、図５Ａから図５Ｅを参照して第２実施形態における第２のダイシング段階を説明する。
【００３０】
まず、図５Ａに示すように、ウエハ２６、すなわち第１のダイシング段階により得られた図３に示す周囲に余裕領域３２を有するチップ１１を準備する。
【００３１】
次に、図５Ｂに示すように、ダイシングソー４３によりダイシングを行う。具体的には、最上層の半導体層であるｐ−型のドープ層２９の表面から基板２５の第２の面（図５Ｂにおいて下面）２５ｂまで貫通する切り込みを形成する。これによってｐ−型のドープ層２９の表面から基板２５の第２の面２５ｂまで達する切断面３８が形成される。切断面３８より図において左側が切り出されるチップ１１であり、切断面３８よりも図において右側の部分４４は不要な部分として破棄される。第１実施形態と同様に、切断面３８はチップ１１の主面に対して３０°〜６０°程度の傾きを有する。
【００３２】
次に、図５Ｃに示すように切断面３８に対してｐ＋型の不純物イオンを注入する。その後、図５Ｄに示すように切断面３８に対してレーザアニールを施してｐ＋型の被覆層２１を形成する。第１実施形態と同様に切断面３８が傾きを有するので、チップ１１を横置きに維持したままでチップ１１の上方から不純物イオンの注入やレーザの照射を実行できる。最後に、図５Ｅに示すように裏面研磨を実行して、基板２５を除去する。
【００３３】
第２実施形態のその他の点は第１実施形態と同様であるので、同一の要素には同一の負符号を付して説明を省略する。
【００３４】
第２実施形態では、半導体層が基板２５の上方に位置する姿勢で傾いた切断面３８を傾斜しているが、チップ１１の姿勢を上下反転させて基板２５が半導体層の上方に位置する姿勢で傾いた傾斜面を形成してもよい。
【００３５】
本発明は、前記実施形態に限定されず種々の変形が可能である。例えば、裏面照射型撮像素子は光線以外の電磁波、電子線以外のイオン正孔のような荷電粒子の流れ、並びにＸ線に加えα線、γ線、β線、及び中性子線を含む放射線等が入射線として入射するものでもあってもよい。また、信号電荷は正孔であってもよく、この場合半導体層の導電型は前述の実施形態の場合とは逆になる。
【図面の簡単な説明】
【００３６】
【図１】本発明の製造方法により製造して裏面照射型撮像素子を示す模式的な部分断面図。
【図２】ウエハを示す模式的な平面図。
【図３】不要部分を除去する前の状態のチップを示す平面図。
【図４Ａ】第１実施形態の製造方法におけるウエハを供給する工程を示す模式的な断面図。
【図４Ｂ】第１実施形態の製造方法における溝加工の工程を示す模式的な断面図。
【図４Ｃ】第１実施形態の製造方法におけるイオン注入の工程を示す模式的な断面図。
【図４Ｄ】第１実施形態の製造方法におけるレーザアニールの工程を示す模式的な平面図。
【図４Ｅ】第１実施形態の製造方法おけるダイシングの工程を示す模式的な平面図。
【図４Ｆ】第１実施形態の製造方法における裏面研磨の工程を示す模式的な平面図。
【図５Ａ】第２実施形態の製造方法におけるウエハを供給する工程を示す模式的な断面図。
【図５Ｂ】第２実施形態の製造方法におけるダイシングの工程を示す模式的な平面図。
【図５Ｃ】第２実施形態の製造方法におけるイオン注入の工程を示す模式的な平面図。
【図５Ｄ】第２実施形態の製造方法におけるレーザアニールの工程を示す模式的な平面図。
【図５Ｅ】第２実施形態の製造方法における裏面研磨の工程を示す模式的な平面図。
【図６】従来の製造方法を説明するためのチップの模式的な部分断面図。
【符号の説明】
【００３７】
１１  チップ
１１ａ  裏面
１１ｂ  表面
１２  光電変換層
１３  電荷収集層
１４  電荷集積部
１５  電荷阻止層
１６  電荷処理部
１７  周辺領域
１８  電極
１９  オーミック端子
２１  被覆層
２５  基板
２６  ウエハ
２７，２８  エピタキシャル層
２９  ドープ層
３１ａ〜３１ｈ  切断線
３２  余裕領域
３３ａ〜３３ｈ  切断線
３５  溝
３８  切断面
４１  イオン注入装置
４２  レーザ光源
４３  ダイシングソー
【図１】
2008177485.tif 000003
【図２】
2008177485.tif 000004
【図３】
2008177485.tif 000005
【図４Ａ】
2008177485.tif 000006
【図４Ｂ】
2008177485.tif 000007
【図４Ｃ】
2008177485.tif 000008
【図４Ｄ】
2008177485.tif 000009
【図４Ｅ】
2008177485.tif 000010
【図４Ｆ】
2008177485.tif 000011
【図５Ａ】
2008177485.tif 000012
【図５Ｂ】
2008177485.tif 000013
【図５Ｃ】
2008177485.tif 000014
【図５Ｄ】
2008177485.tif 000015
【図５Ｅ】
2008177485.tif 000016
【図６】
2008177485.tif 000017