(57)【要約】【課題】複数のフォトインタラプタのオン、オフの状態を検知する電子機器において、簡単で安価に実現できる構成により、インタラプタが多数でも、夫々の状態を正確に検知できるようにする。【解決手段】インタラプタ群１０６,１０７の各インタラプタは、受光素子のそれぞれが抵抗を介して出力信号線ｇｒ１,ｇｒ２に並列に接続されている。切替回路１０４は、信号線ｇｒ１,ｇｒ２の何れかを選択して、電源電圧Ｖｃｃを印加されたプルアップ抵抗Ｒｃに接続するように接続を切り替える。抵抗Ｒｃに接続された信号線ｇｒ１又はｇｒ２と抵抗Ｒｃ間での電源電圧Ｖｃｃの分圧がＣＰＵ１０１のＡＤポートに印加される。ＣＰＵ１０１は印加された分圧をＡＤ変換し、その分圧値に基づいて、抵抗Ｒｃに出力信号線が接続されたインタラプタ群１０６又は１０７の各インタラプタのオン、オフの状態を検知する。【選択図】図１
2008235617.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ発光素子と受光素子からなり、受光素子のそれぞれが抵抗を介して１本の出力信号線に並列に接続された複数のフォトインタラプタからなるフォトインタラプタ群を複数有し、さらに、
電源電圧を印加されるプルアップ抵抗と、
前記複数のフォトインタラプタ群のそれぞれの出力信号線の何れか１本を選択して前記プルアップ抵抗に接続するように接続を切り替える切替回路と、
該切替回路を介して前記プルアップ抵抗に接続された出力信号線とプルアップ抵抗間での電源電圧の分圧をＡＤ変換し、該変換で得た分圧値に基づいて、プルアップ抵抗に出力信号線が接続されたフォトインタラプタ群の各フォトインタラプタのオン、オフの状態を検知する検知手段を有することを特徴とする電子機器。
【請求項２】
請求項１に記載の電子機器において、前記複数のフォトインタラプタ群のそれぞれについて、順次１群ずつ該フォトインタラプタ群の前記出力信号線を前記切替回路を介して前記プルアップ抵抗に接続した状態で、前記分圧値のレベルを監視しながら該フォトインタラプタ群の各フォトインタラプタのフラグを移動させる駆動手段の駆動を制御して、前記各フォトインタラプタのフラグを順次１つずつフォトインタラプタの光路を横切る方向に一定量ずつ移動させ、前記分圧値のレベルが増加した後に増加が止まる位置まで移動させて停止させる動作を行うことにより、複数のフォトインタラプタ群の各フォトインタラプタのフラグの位置を初期化することを特徴とする電子機器のフォトインタラプタ群のフラグ位置初期化方法。
【請求項３】
請求項１に記載の電子機器において、前記複数のフォトインタラプタ群のそれぞれについて、順次１群ずつ該フォトインタラプタ群の前記出力信号線を前記切替回路を介して前記プルアップ抵抗に接続した状態で、前記分圧値のレベルを監視しながら該フォトインタラプタ群の各フォトインタラプタのフラグを移動させる駆動手段の駆動を制御して、前記各フォトインタラプタのフラグを順次１つずつフォトインタラプタの光路を横切る方向に一定量ずつ移動させ、前記分圧値のレベルが低減した後に低減が止まる位置まで移動させて停止させる動作を行うことにより、複数のフォトインタラプタ群の各フォトインタラプタのフラグの位置を初期化することを特徴とする電子機器のフォトインタラプタ群のフラグ位置初期化方法。
【請求項４】
請求項１に記載の電子機器の動作を制御する制御手段が請求項２又は３に記載の電子機器のフォトインタラプタ群のフラグ位置初期化方法によって複数のフォトインタラプタ群の各フォトインタラプタのフラグの位置を初期化する動作を行わせるための制御手順を含むことを特徴とする電子機器の制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のインタラプタを用い、各インタラプタのオン、オフの状態を検知する電子機器、その電子機器のフォトインタラプタ群のフラグ位置初期化方法、及びその電子機器の制御プログラムに関するものである。
【背景技術】
【０００２】
複数のフォトインタラプタ（以下、単にインタラプタという）を用い、各インタラプタのオン、オフの状態を検知する電子機器として、例えば記録紙に画像を記録（印刷）する記録装置がある。記録装置では、各種の機械的動作の状態を検知するために複数のインタラプタが用いられている。例えば記録紙の搬送動作に関して、紙送りローラの回転量（記録紙の搬送量）の検知や、記録紙の先端、後端の検知などのために複数のインタラプタが用いられている。
【０００３】
近年、記録装置は低価格化が進み、また複写機機能、ＩｒＤＡやコンパクトフラッシュ（登録商標）などの可搬性メディアからの直接プリント機能などを盛り込み、複合化している。そしてこのような複合機においても低価格化が求められている。しかし複合化、高機能化を進めると部品点数の増加などによりコストが高くなり、ニーズと一致しない。
【０００４】
コストアップの要因を具体的に検証すると、前述の部品点数増加に加え、基板サイズの増大や、メカシャーシのサイズの増大や形状の複雑化などがある。更に電気部品についてより具体的に検証すると、インタラプタの数の増加がある。さらに、インタラプタの増加に伴って、これらのオン、オフの状態を検知するためにＣＰＵの入力ポート数が増加して部品そのもののコストアップも大きなものとなる。
【０００５】
その対処のための提案として、インタラプタをマトリクス構成として順次、各インタラプタのオン、オフの状態を検知する方法が提案されている。例えば、下記の特許文献１の提案によれば、フォトインタラプタの発光素子と受光素子とでマトリクスを組み、両者をＩ／Ｏポートに接続することで、従来よりも少ないＩ／Ｏポートで多数のインタラプタの状態を検出可能にしている。例えば９個のインタラプタの状態を検出するために、従来では９個のＣＰＵポートを必要としていたところを、３×３のマトリクス構成とすることで、６個のポートで検出できる。
【０００６】
また、複数のスイッチの状態を検知する構成に関する提案であるが、複数のスイッチの出力をワイヤードオア接続してＣＰＵのＡＤポートに接続する提案がある。例えば下記の特許文献２の提案によれば、各スイッチの接点のオン、オフの状態に応じて分圧電圧が異なるように回路を構成し、これをＣＰＵのＡＤポートで読み取り、各接点の状態を検知している。これにより、例えば３個のスイッチのオン、オフの状態を検知する場合、１個のＡＤポートでその機能を実現できる。
【０００７】
更に、上記提案の構成にトグルスイッチを加えた提案がある。下記の特許文献３によれば、上記の構成にトグルスイッチを加え、このトグルスイッチが切替操作された時に、それ以外の時には取り得ない電圧値がＡＤポートへ入力されるように構成している。そして、これにより、ポートを増やさずにトグルスイッチが操作されたことを検知できるようにしている。ただし、この構成では、特許文献２の構成に比べて、１つのトグルスイッチの状態の検知機能を追加するだけに留まる。
【０００８】
特許文献１に比べて特許文献２の構成は、ＡＤポートを使用することで１個のＡＤポートのみで複数個のスイッチの状態を検知できる。そして、複数のスイッチをインタラプタへ置き換えて、各インタラプタの状態を検知することも可能である。
【特許文献１】特開平５-１５８５８８号公報
【特許文献２】特開平６-７５６０９号公報
【特許文献３】特開平１１-１４５８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献２の構成で複数のスイッチをインタラプタに置き換えた構成とした場合、インタラプタの個数が増えるにつれて、ＡＤポートの必要とされるＡＤ変換の分解能が指数関数的に上昇してしまう。例えばインタラプタがＡとＢの２個の場合、両者のオンとオフの状態の組み合わせは、ＡとＢの両方ともオフ、Ａのみオン、Ｂのみオン、ＡとＢ両方ともオン、の４通りである。そして、この４通りのそれぞれに対応したＡＤポートの入力電圧も４通りとなる。
【００１０】
これに対して、ＡとＢとＣの３個の場合、ＡＢＣ全てオフ、Ａのみオン、Ｂのみオン、Ｃのみオン、ＡとＢのみオン、ＢとＣのみオン、ＣとＡのみオン、ＡＢＣ全てオン、の８通りとなる。そして、ＡＤポートの入力電圧も８通りとなり、２個の場合よりＡＤ変換の分解能を高くする必要がある。
【００１１】
これに関して図５により更に詳しく説明する。図５は、特許文献２の構成で複数のスイッチをインタラプタに置き換えた構成であって、インタラプタが３個の場合の構成を示してある。
【００１２】
図５において、３個のインタラプタＰ１〜Ｐ３の受光素子（フォトトランジスタ）２２がそれぞれ抵抗Ｒ１〜Ｒ３を介して１本の出力信号線ｇｒにワイヤードオア接続された後にＣＰＵ１０１のＡＤポートへ接続される。出力信号線ｇｒは、電源電圧Ｖｃｃを印加されるプルアップ抵抗Ｒｃにも接続されている。また、インタラプタＰ１〜Ｐ３の発光素子（発光ダイオード）２１は、抵抗Ｒｄ１〜Ｒｄ３を介して電源電圧Ｖｃｃを印加されて発光する。
【００１３】
この構成では、インタラプタＰ１〜Ｐ３のオン、オフに応じて、電源電圧Ｖｃｃが、抵抗Ｒｃと、抵抗Ｒ１〜Ｒ３のいずれか、或いはいずれか２つの合成抵抗、或いは全ての合成抵抗とにより分圧された分圧値の電圧がＣＰＵ１０１のＡＤポートへ印加される。
【００１４】
例えばインタラプタＰ１のみオンであれば、電圧Ｖｃｃが抵抗Ｒｃと抵抗Ｒ１とで分圧された分圧値の電圧がＣＰＵ１０１のＡＤポートへ印加される。同様にＰ２のみオンであればＲｃとＲ２による分圧値の電圧が、また、Ｐ３のみオンであればＲｃとＲ３による分圧値の電圧が印加される。
【００１５】
また、２個のインタラプタが同時にオンした場合で、まずインタラプタＰ１とＰ２がオンしているならＲ１とＲ２の合成抵抗とＲｃとによる分圧値の電圧がＣＰＵ１０１のＡＤポートへ印加される。インタラプタＰ２とＰ３がオンしているならＲ２とＲ３の合成抵抗とＲｃとによる分圧値の電圧が、更にインタラプタＰ３とＰ１がオンしているならＲ３とＲ１の合成抵抗とＲｃとによる分圧値の電圧が印加される。
【００１６】
更に３個のインタラプタＰ１、Ｐ２、Ｐ３が共にオンであるなら、Ｒ１〜Ｒ３の合成抵抗とＲｃとによる分圧値の電圧がＣＰＵ１０１のＡＤポートへ印加される。
【００１７】
図６は、上述したインタラプタＰ１〜Ｐ３のオンとオフの組み合わせのそれぞれにおける分圧値の電圧としてのＣＰＵ１０１のＡＤポートの入力電圧Ｖｉｎを示している。なお、オンを「１」、オフを「０」として示してある。
【００１８】
インタラプタＰ１、Ｐ２、Ｐ３がいずれもオフならばＣＰＵ１０１のＡＤポートは単純に抵抗Ｒｃを介して電源電圧Ｖｃｃへプルアップされている状態なので、入力電圧ＶｉｎとしてＶｃｃが印加される。インタラプタＰ１、Ｐ２、Ｐ３の何れか、或いは全てがオンしている場合の電圧値は上述した通りであって図６に示す通りである。
【００１９】
このように、ＡＤポートの入力電圧Ｖｉｎは、インタラプタが３個の場合は８通りになり、さらに４個の場合は１６通り、５個の場合は３２通りになる。このようにして、インタラプタの個数が増えるにつれて、ＡＤポートに必要とされるＡＤ変換の分解能が指数関数的に上昇してしまう。すなわち、ＡＤ変換の分解能を高めるコストをかけなければ各インタラプタの状態を正確に検知することができなくなる。
【００２０】
また、インタラプタの個数が増えて上述した各抵抗の合成抵抗の差が小さくなると、インタラプタのフォトトランジスタ（受光素子）のコレクタ・エミッタ間電圧Ｖｃｅの誤差が大きな制約となり、各インタラプタの状態を正確に検知することができなくなる。これを考慮すると、インタラプタの数をそれほど増やすことはできない。
【００２１】
また記録装置では、例えば上側からの給紙、前面からの給紙、両面印字などの機能をユーザがその機能を果す機械的ユニットを取り付けて選択的に実現する場合も多い。この場合には機械的構成の変更に伴って使用するインタラプタ群そのものが変更される場合もある。これに対して、図５のような構成では、使用されるインタラプタ群の変更に対応することができない。
【００２２】
また、インタラプタは、スイッチと異なり、出力がオンとオフの２値だけではなく中間電位をとる。すなわち出力は、フラグがインタラプタの発光素子から受光素子への光路を完全に（全部）遮断すればオン、光路から完全に離脱していればオフとなるが、それ以外の場合で光路を一部だけ遮断する状態では中間電位をとる。複数のインタラプタの内で１個でも出力が中間電位をとっている状態では、各インタラプタの状態の検知を正常に行うことはできない。この問題に関して、特許文献１〜３のいずれも触れていない。
【００２３】
なお、これらの問題は、記録装置に限らず、複数のインタラプタを用い、各インタラプタのオン、オフの状態を検知する電子機器の全てに共通することは勿論である。
【００２４】
本発明は、以上のような問題を解決するためになされたものである。本発明の課題は、複数のインタラプタを用い、各インタラプタのオン、オフの状態を検知する電子機器において、簡単で安価に実現できる構成により、使用するインタラプタが多数でも各インタラプタの状態を正確に検知できるようにすることにある。また、電子機器において機械的構成の変更などに伴って使用されるインタラプタ群が変更される場合に対応できるようにすることにある。更に、そのようにした電子機器において、各インタラプタのフラグの位置をインタラプタの光路を完全に遮断する位置、あるいは光路から完全に離脱した位置に初期化できる方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記の課題を解決するため、本発明による電子機器は、
それぞれ発光素子と受光素子からなり、受光素子のそれぞれが抵抗を介して１本の出力信号線に並列に接続された複数のフォトインタラプタからなるフォトインタラプタ群を複数有し、さらに、
電源電圧を印加されるプルアップ抵抗と、
前記複数のフォトインタラプタ群のそれぞれの出力信号線の何れか１本を選択して前記プルアップ抵抗に接続するように接続を切り替える切替回路と、
該切替回路を介して前記プルアップ抵抗に接続された出力信号線とプルアップ抵抗間での電源電圧の分圧をＡＤ変換し、該変換で得た分圧値に基づいて、プルアップ抵抗に出力信号線が接続されたフォトインタラプタ群の各フォトインタラプタのオン、オフの状態を検知する検知手段を有することを特徴とする。
【００２６】
また、本発明による電子機器のフォトインタラプタ群のフラグ位置初期化方法は、
上記本発明に係る電子機器において、前記複数のフォトインタラプタ群のそれぞれについて、順次１群ずつ該フォトインタラプタ群の前記出力信号線を前記切替回路を介して前記プルアップ抵抗に接続した状態で、前記分圧値のレベルを監視しながら該フォトインタラプタ群の各フォトインタラプタのフラグを移動させる駆動手段の駆動を制御して、前記各フォトインタラプタのフラグを順次１つずつフォトインタラプタの光路を横切る方向に一定量ずつ移動させ、前記分圧値のレベルが増加した後に増加が止まる位置（或いは低減した後に低減が止まる位置）まで移動させて停止させる動作を行うことにより、複数のフォトインタラプタ群の各フォトインタラプタのフラグの位置を初期化することを特徴とする。
【００２７】
また、本発明による電子機器の制御プログラムは、上記本発明に係る電子機器の動作を制御する制御手段が上記本発明に係る電子機器のフォトインタラプタ群のフラグ位置初期化方法によって複数のフォトインタラプタ群の各フォトインタラプタのフラグの位置を初期化する動作を行わせるための制御手順を含むことを特徴とする。
【発明の効果】
【００２８】
本発明の電子機器によれば、使用するフォトインタラプタが多数でも、複数のインタラプタ群に分けてインタラプタ群ごとに各インタラプタのオン、オフの状態を検知するので、比較的少数ずつのインタラプタについて状態の検知を行うことになる。したがって、上記分圧のＡＤ変換の分解能を上げる必要がない。また、インタラプタ群の各インタラプタのオン、オフの組み合わせのそれぞれに応じた各抵抗の合成抵抗の差が小さくなることを抑えられ、インタラプタのフォトトランジスタのＶｃｅの誤差の影響を低く抑えることができる。したがって、簡単で安価に実現できる構成により、使用するインタラプタが多数でも、各インタラプタの状態を正確に検知することができる。
【００２９】
また、記録装置の機械的構成の変更などに伴って、使用されるインタラプタ群が変更された場合には、それに対応して、使用されるインタラプタ群の各インタラプタのオン、オフの状態の検知を適切に行うことができる。
【００３０】
また本発明による電子機器のフォトインタラプタ群のフラグ位置初期化方法によれば、複数のインタラプタ群の各インタラプタのフラグをインタラプタの光路を完全に遮断する位置、又は光路から完全に離脱した位置に移動させ停止させて、初期化できる。そして、そのように初期化した状態からの動作によって、各インタラプタのオン、オフの状態の検知を正確に行うことができる。
【００３１】
また、本発明による電子機器の制御プログラムによれば、本発明による電子機器において、本発明によるフォトインタラプタ群のフラグ位置初期化方法で初期化動作を行わせることができる。
【発明を実施するための最良の形態】
【００３２】
以下、図を参照して本発明を実施するための最良の形態の実施例を説明する。ここでは記録装置における実施例を示すが、本発明の技術は、記録装置に限らず、複数のフォトインタラプタ（以下でも単にインタラプタという）を用い、各インタラプタのオン、オフの状態を検知する電子機器の全てに適用できる。
【００３３】
実施例の記録装置は、それぞれワイヤードオア接続された複数のインタラプタからなり、各インタラプタのオン、オフに応じて異なる電圧値を出力するように構成されたインタラプタ群を複数有する。ここでは２グループ有するものとする。そして、２グループのインタラプタ群の出力信号線のそれぞれが、２グループのインタラプタ群と別に設けられたインタラプタのオン、オフに応じて切り替えられて何れか１本がプルアップ抵抗に接続される。そして、選択されて接続された出力信号線とプルアップ抵抗間での電源電圧の分圧が記録装置のＣＰＵのＡＤポートに入力される構成とする。これにより、記録装置の機械的構成の変更や機械的動作のシーケンスなどに応じて使用されるインタラプタ群が選択され、且つ１つのＡＤポートで２グループのインタラプタ群の各インタラプタの状態を検知することができる。
【実施例】
【００３４】
図１は、実施例の電子機器としての記録装置におけるインタラプタ群と、その各インタラプタのオン、オフの状態の検知に関わる構成を示している。
【００３５】
１０１は記録装置の全体の動作を制御するＣＰＵであり、後述するインタラプタ群の各インタラプタのオン、オフの状態を検知する検知手段でもある。別の表現をするならば、ＣＰＵ１０１は、後述するインタラプタ群の各インタラプタのオン（状態）、オフ（状態）を判定する判定手段である。１０２は、ＣＰＵ１０１が実行する制御プログラムを格納してあるＲＯＭである。１０３は各種データを一時的に格納しておくために用いられるＲＡＭである。
【００３６】
１０６と１０７は、それぞれ複数のインタラプタからなる第１と第２のインタラプタ群（グループ）である。インタラプタ群１０６の各インタラプタは、１本の出力信号線ｇｒ１に並列に接続されている。すなわちワイヤードオア接続されている。インタラプタ群１０７の各インタラプタは、１本の出力信号線ｇｒ２にワイヤードオア接続されている。インタラプタ群１０６，１０７は、それぞれのグループ内の各インタラプタのオン、オフに応じて、合成抵抗が異なり、異なる電圧値の出力が得られるように構成されている。
【００３７】
１０４は切替回路であり、インタラプタ群１０６，１０７と別に設けられた１つのインタラプタ１０５のオン、オフに応じて、出力信号線ｇｒ１とｇｒ２の何れか一方を選択して、電源電圧Ｖｃｃを印加されたプルアップ抵抗Ｒｃに接続するように接続を切り替える。そして信号線ｇｒ１またはｇｒ２とプルアップ抵抗Ｒｃ間での電源電圧Ｖｃｃの分圧がＣＰＵ１０１の符号Ａ／Ｄで示すＡＤポートに印加される。
【００３８】
ＣＰＵ１０１は、切替回路１０４を介してＡＤポートに入力される上記分圧の電圧をＡＤ変換し、その変換で得た分圧値に基づいてインタラプタ群１０６または１０７の各インタラプタのオン、オフの状態を検知する。
【００３９】
次に、インタラプタ群１０６，１０７、切替回路１０４、及びインタラプタ１０５のより詳細な構成を図２により説明する。なお、ここではインタラプタ群１０６，１０７は、それぞれ３個のフォトインタラプタからなるものとする。すなわち全部で６個のインタラプタをそれぞれ３個ずつの２つのインタラプタ群１０６，１０７に分けて使用するものとする。
【００４０】
図２の（ａ）はインタラプタ群１０６の構成、（ｂ）はインタラプタ群１０７の構成、（ｃ）は切替回路１０４及びインタラプタ１０５の構成を示している。インタラプタ群１０６と１０７のそれぞれ３個のインタラプタＰ１〜Ｐ３とＰ４〜Ｐ６、及びインタラプタ１０５としてのＰ７は、それぞれ対向して配置された発光素子（発光ダイオード）２１と受光素子（フォトトランジスタ）２２からなる。
【００４１】
インタラプタＰ１〜Ｐ７の各発光素子２１は、電流制限抵抗Ｒｄ１〜Ｒｄ７を介して電源電圧Ｖｃｃを印加されて発光する。インタラプタＰ１〜Ｐ３の各受光素子２２は、出力抵抗Ｒ１〜Ｒ３を介して出力信号線ｇｒ１に並列に接続されている。すなわちワイヤードオア接続されている。インタラプタＰ４〜Ｐ６の各受光素子２２は、出力抵抗Ｒ４〜Ｒ６を介して出力信号線ｇｒ２にワイヤードオア接続されている。インタラプタＰ７の受光素子２２は、抵抗Ｒｃｓを介して電源電圧Ｖｃｃが印加される。
【００４２】
図２（ｃ）において、一端側から電源電圧Ｖｃｃを印加されるプルアップ抵抗Ｒｃの他端には、図１中の切替回路１０４の一部を構成する２つのスイッチとしてのトランジスタＳＷ１，ＳＷ２のエミッタが並列に接続されている。そして、その接続点のそれぞれがＣＰＵ１０１のＡＤポートに接続されている。また、トランジスタＳＷ１，ＳＷ２のコレクタのそれぞれには、インタラプタ群１０６，１０７の出力信号線ｇｒ１，ｇｒ２のそれぞれが接続されている。すなわち、出力信号線ｇｒ１及びｇｒ２はトランジスタＳＷ１及びＳＷ２を介してプルアップ抵抗Ｒｃに接続される。
【００４３】
また、トランジスタＳＷ１のベースは、抵抗Ｒｔ１を介して、抵抗ＲｃｓとインタラプタＰ７の受光素子２２との間に接続されている。トランジスタＳＷ２のベースは、抵抗Ｒｔ２を介してトランジスタＴｒａのコレクタに接続されている。トランジスタＴｒａのベースは、抵抗ＲｃｓとインタラプタＰ７の受光素子２２との間に接続されている。トランジスタＴｒａのエミッタは接地されている。
【００４４】
以上のようにして、本実施例では、６個のインタラプタＰ１〜Ｐ６をそれぞれ３個ずつの２つのグループ（インタラプタ群１０６と１０７）に別けている。そして両グループの出力信号線ｇｒ１とｇｒ２がそれぞれトランジスタＳＷ１及びＳＷ２を介してプルアップ抵抗Ｒｃに接続される。トランジスタＳＷ１とＳＷ２のオンの論理は、トランジスタＴｒａを介して互いに逆にされており、これによりトランジスタＳＷ１とＳＷ２が同時にオンすることがない構成とされている。
【００４５】
上記構成において、インタラプタＰ１〜Ｐ７は、それぞれ移動する不図示のフラグが発光素子２１から受光素子２２への光路を遮断していない（光路から離脱している）状態ではオン状態にある。つまり受光素子（フォトトランジスタ）２２がオン状態にある。また、フラグが前記の光路を遮断するとオフ状態になる。つまり受光素子２２がオフ状態になる。
【００４６】
インタラプタＰ１〜Ｐ６の光路を遮断するフラグのそれぞれは、記録紙の搬送動作などの記録装置の動作に伴って前記光路を横切る方向に移動する。すなわち、記録紙搬送機構などの各機構の駆動源であるモータなどの駆動により移動する。ここでは、後述するフラグ位置の初期化動作の説明を簡単にするために、インタラプタＰ１〜Ｐ６のフラグのそれぞれは、ステッピングモータＭ１〜Ｍ６のそれぞれの駆動により移動するものとする。モータＭ１〜Ｍ６は、ＣＰＵ１０１の制御によりモータ駆動回路ＭＤ１〜ＭＤ６を介して駆動される。
【００４７】
また、インタラプタＰ７のフラグは、記録装置の機械的構成の変更に伴って光路を遮断する位置と遮断しない位置に移動される。また、ＣＰＵ１０１の制御によりソレノイド駆動回路１０８を介して駆動されるソレノイド１０９によっても光路を遮断する位置と遮断しない位置に移動される。ＣＰＵ１０１は、そのフラグの位置によるインタラプタＰ７のオン、オフの状態を認識できるものとする。
【００４８】
次に図２の構成の動作について説明する。
【００４９】
図２の構成において、インタラプタＰ７がフラグにより光路を遮断されていないオン状態では、トランジスタＳＷ１はオンし、ＳＷ２はオフする。これにより、出力信号線ｇｒ１とｇｒ２の内で信号線ｇｒ１のみがプルアップ抵抗Ｒｃに接続される。即ちインタラプタ群１０６の各インタラプタＰ１〜Ｐ３の受光素子２２が抵抗Ｒ１〜Ｒ３を介してプルアップ抵抗Ｒｃに接続される。よってインタラプタＰ１〜Ｐ３のオン、オフの状態に応じて、電源電圧Ｖｃｃが抵抗ＲｃとＲ１〜Ｒ３により分圧された分圧値の電圧が入力電圧ＶｉｎとしてＣＰＵ１０１のＡＤポートへ印加される。
【００５０】
ここで、インタラプタＰ１〜Ｐ３のオン、オフの組み合わせのそれぞれに応じた分圧値としての入力電圧Ｖｉｎの値のそれぞれを図３の左側の欄（Ｐ７＝ＯＮの欄）に示してある。オン、オフの組み合わせを示す左端の欄において、「１」はオン、「０」はオフを示している。この入力電圧Ｖｉｎの値のそれぞれは発明が解決しようとする課題の項で説明した図６のものと同一である。
【００５１】
一方、インタラプタＰ７がフラグにより光路を遮断されたオフ状態では、トランジスタＳＷ１はオフし、トランジスタＳＷ２はオンする。これにより、出力信号線ｇｒ２がプルアップ抵抗Ｒｃに接続される。即ちインタラプタ群１０７の各インタラプタＰ４〜Ｐ６の受光素子２２が抵抗Ｒ４〜Ｒ６を介してプルアップ抵抗Ｒｃに接続される。よってインタラプタＰ４〜Ｐ６のオン、オフの状態に応じて、電源電圧Ｖｃｃが抵抗ＲｃとＲ４〜Ｒ６により分圧された分圧値の入力電圧ＶｉｎがＣＰＵ１０１のＡＤポートへ印加される。
【００５２】
ここで、インタラプタＰ４〜Ｐ６のオン、オフの組み合わせのそれぞれに応じた入力電圧Ｖｉｎの値のそれぞれを図３の右側の欄（Ｐ７＝ＯＦＦの欄）に示してある。この入力電圧Ｖｉｎの値のそれぞれは、図３の左側の欄（Ｐ７＝ＯＮの欄）のインタラプタをＰ１→Ｐ４、Ｐ２→Ｐ５、Ｐ３→Ｐ６のように置き換え、抵抗をＲ１→Ｒ４、Ｒ２→Ｒ５、Ｒ３→Ｒ６のように置き換えたものである。
【００５３】
この図３のデータのテーブルが予めＲＯＭ１０２に格納されている。ＣＰＵ１０１はＡＤポートに印加された入力電圧ＶｉｎをＡＤ変換してその電圧値（分圧値）を求め、それに該当する入力電圧Ｖｉｎの値のデータを図３のデータテーブルから求める。その際に、インタラプタＰ７がオンの場合は左側の欄から求め、オフの場合は右側の欄から求める。そして求めたら、３個のインタラプタのオン、オフの組み合わせを示す左端の欄において、求めた電圧値のデータに対応するデータを求める。そして求めたデータは、インタラプタＰ７がオンの場合はインタラプタＰ１〜Ｐ３のオン、オフのデータとし、インタラプタＰ７がオフの場合はインタラプタＰ４〜Ｐ６のオン、オフのデータとする。
【００５４】
このようにして、ＣＰＵ１０１は、インタラプタＰ７がオンの場合とオフの場合とで、インタラプタＰ１〜Ｐ６をＰ１〜Ｐ３とＰ４〜Ｐ６に分けて、それぞれのオン、オフの状態を検知することができる。そして、状態を検知するインタラプタの数が図５の従来例の３個に比べて６個というように倍増しても、ＣＰＵ１０１のＡＤポートに必要とされるＡＤ変換の分解能は従来例と同じであり、上げる必要がない。
【００５５】
また複数(６個）のインタラプタを複数（２）のインタラプタ群に分けて群ごとに各インタラプタの状態を検知するので、一度に状態を検知するインタラプタの個数が増加して、合成抵抗の差が小さくなることを抑えることができる。それにより、インタラプタの受光素子（フォトトランジスタ）のＶｃｅの誤差の影響を低く抑えて正確に検知することができる。
【００５６】
また、記録装置の機械的構成の変更に伴って使用されるインタラプタ群が変更された場合には、オン、オフ状態の検知を行うインタラプタ群を使用されるインタラプタ群に自動的に変更して、検知を適切に行うことができる。
【００５７】
ところで、上述した図２の構成の動作は、各インタラプタＰ１〜Ｐ７が完全なオン状態（フラグがインタラプタの光路から完全に離脱した状態）と完全なオフ状態（光路を完全に遮断した状態）との２つの状態をとることを前提としている。しかし、インタラプタＰ１〜Ｐ６の光軸を遮るフラグは機械的に動作するため、実際にはインタラプタＰ１〜Ｐ６の光路が完全な遮断状態ではない場合が存在する。例えばフラグが光路を１００％遮断していればそのインタラプタのフォトトランジスタは完全にオフ状態となるが、５０％しか遮断していない場合は不飽和状態となり、出力が中間値をとることになる。
【００５８】
これに対して、本実施例で説明している構成では、インタラプタＰ１〜Ｐ６は機械的スイッチの様に完全なオン状態と完全なオフ状態の２値をとることが前提であり、中間値をとった場合は各々のインタラプタのオン、オフの状態を検出できない。そのため、各インタラプタＰ１〜Ｐ６の出力が中間値を示さないように、記録装置の電源オンの直後などに各インタラプタのフラグの位置を完全なオン状態の位置、あるいは完全なオフ状態の位置にする初期化が必要である。以下、その初期化処理について図４により説明する。図４はその初期化処理を行うＣＰＵ１０１の制御手順を示すフローチャート図であり、その制御手順に対応する制御プログラムがＲＯＭ１０２に格納された制御プログラムに含まれており、ＣＰＵ１０１により実行される。
【００５９】
なお、インタラプタＰ７のフラグについては、完全なオン状態の位置と完全なオフ状態の位置に移動されるようにその移動機構が構成されているものとする。また、ここではインタラプタＰ１〜Ｐ６のフラグ位置初期化方法として、各インタラプタの光路を完全に遮断する完全なオフ状態の位置にする方法の処理を説明する。
【００６０】
記録装置の電源オンの直後などにＣＰＵ１０１は図４の初期化処理を開始し、まずソレノイド１０９を駆動して、インタラプタＰ７のフラグをインタラプタＰ７が完全にオンする位置に移動させる（ステップＳ１）。これにより、トランジスタＳＷ１がオン、ＳＷ２がオフし、出力信号線ｇｒ１とｇｒ２の内でインタラプタＰ１〜Ｐ３の信号線ｇｒ１のみがプルアップ抵抗Ｒｃに接続される。
【００６１】
次に、ＡＤポートの入力電圧Ｖｉｎのレベルのモニタ（監視）を開始する（ステップＳ２）。
【００６２】
次に、ステッピングモータＭ１を１ステップだけ一方向に回転させて、インタラプタＰ１のフラグをインタラプタＰ１の光路を横切る一方向に微小な一定量だけ移動させる（ステップＳ３）。そして監視している入力電圧Ｖｉｎのレベルが増加（上昇）したか否か確認し（ステップＳ４）、増加していたら次のステップＳ５に進むが、増加していなければステップＳ３、Ｓ４を繰り返してレベルが増加するまでインタラプタＰ１のフラグを移動させる。これにより、最初にインタラプタＰ１のフラグがインタラプタＰ１の光路から完全に離脱した位置にあった場合は、そのフラグが光路を遮断し始めた位置まで移動される。また、最初に光路を完全に遮断する位置、或いは遮断状態を抜ける途中の位置にあった場合は遮断状態を抜けた後に改めて光路を遮断し始めた位置まで移動される。また、最初に光路を遮断し始めた位置と完全に遮断した位置の間の位置にあった場合には、そのままステップＳ５に進む。
【００６３】
次に、またステッピングモータＭ１を１ステップだけ一方向に回転させて、インタラプタＰ１のフラグを一方向に一定量だけ移動させる（ステップＳ５）。そして入力電圧Ｖｉｎのレベルが増加したか否か確認し（ステップＳ６）、増加していれば、ステップＳ５、Ｓ６を繰り返してレベルが増加しなくなる（増加が止まる）までインタラプタＰ１のフラグを移動させる。これによりインタラプタＰ１のフラグがインタラプタＰ１の光路を完全に遮断した位置（上記増加が止まる位置）まで移動される。そしてステップＳ６で増加が止まっていれば、インタラプタＰ１のフラグがインタラプタＰ１の光路を完全に遮断した位置まで移動された、つまり、そのフラグの位置が初期化されたと判断して次のステップＳ７に進む。ここでインタラプタＰ１のフラグはインタラプタＰ１の光路を完全に遮断する位置に停止させられることになる。
【００６４】
ステップＳ７〜Ｓ１０では、ステップＳ３〜Ｓ６と同様にして、インタラプタＰ２のフラグ位置の初期化処理を行う。すなわち、同様に入力電圧Ｖｉｎのレベルの変化に応じてモータＭ２の駆動を制御してインタラプタＰ２のフラグをインタラプタＰ２の光路を完全に遮断する位置まで移動させて停止させる。
【００６５】
ステップＳ１１〜Ｓ１４では、またステップＳ３〜Ｓ６と同様にして、インタラプタＰ３のフラグ位置初期化処理を行う。すなわち、同様にモータＭ３の駆動を制御してインタラプタＰ３のフラグをインタラプタＰ３の光路を完全に遮断する位置まで移動させて停止させる。
【００６６】
次に、ステップＳ１５において、ソレノイド１０９を制御して、インタラプタＰ７のフラグをインタラプタＰ７が完全にオフする位置に移動させる。これにより、トランジスタＳＷ１がオフ、ＳＷ２がオンし、出力信号線ｇｒ１とｇｒ２の内でインタラプタＰ４〜Ｐ６の信号線ｇｒ２のみがプルアップ抵抗Ｒｃに接続される。
【００６７】
続いて、ステップＳ１６〜Ｓ１９、Ｓ２０〜Ｓ２３、及びＳ２４〜Ｓ２７において、順次、ステップＳ３〜Ｓ６と同様にして、モータＭ４、Ｍ５、Ｍ６の駆動を制御し、インタラプタＰ４、Ｐ５、Ｐ６のフラグ位置初期化処理を１フラグずつ行う。それにより、順次、インタラプタＰ４、Ｐ５、Ｐ６のフラグをインタラプタＰ４、Ｐ５、Ｐ６の光路を完全に遮断する位置まで移動させて停止させる。これらの処理が終了したら初期化処理を終了する。
【００６８】
以上のようにして、インタラプタＰ１〜Ｐ６のフラグのそれぞれを順次１フラグずつそれぞれのインタラプタの光路を完全に遮断する位置に移動し停止させて、それぞれの位置を初期化することができる。なお、各フラグの初期化する位置は各インタラプタの光路から完全に離脱した位置としてもよい。その場合は各フラグを入力電圧Ｖｉｎのレベルが低減するまで一方向に移動させた後、さらにその低減が止まる位置まで前記一方向に移動させればよい。
【００６９】
以上のようにしてインタラプタＰ１〜Ｐ６のフラグの位置が初期化された後、各インタラプタのフラグは記録装置の各機構の動作に伴って移動する。その際に、各インタラプタのフラグは、予めそれぞれに適当に設定された一定の移動量を単位として移動される。そして、各フラグは、その単位移動量の設定によって、単位移動量の移動終了時に各インタラプタの光路から完全に離脱した位置、或いは光路を完全に遮断する位置しかとらないように移動されるものとする。そして、各インタラプタの状態の検知は、各フラグが上記単位移動量の移動の終了時点、或いはそれ以後の停止状態で行うものとする。こうして、各インタラプタＰ１〜Ｐ６が完全なオン状態、または完全なオフ状態になっている状態で、各インタラプタのオン、オフの状態の検知を正確に行うことができる。
【００７０】
以上に説明した実施例では、出力信号線ｇｒ１,ｇｒ２の接続の切り替え、すなわちインタラプタ群１０６,１０７の接続の切り替えをトランジスタＳＷ１,ＳＷ２を介して行うものとしたが、機械的スイッチあるいはリレーを介して行うようにしてもよい。
【００７１】
また、各インタラプタ群を構成するインタラプタの数を３としたが、２あるいは４以上の複数としてもよいことは勿論である。また、インタラプタ群の数を２としたが、３以上の複数としてもよいことは勿論である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例の記録装置におけるインタラプタ群と、その各インタラプタのオン、オフの状態の検知に関わる構成の概略を示すブロック図である。
【図２】図１中のインタラプタ群１０６，１０７と切替回路１０４の回路構成の詳細を示す回路図である。
【図３】図２中のインタラプタＰ７のオン、オフに応じて選択されるインタラプタＰ１〜Ｐ３及びＰ４〜Ｐ６のオン、オフの組み合わせのそれぞれにおける入力電圧Ｖｉｎの値を示す表図である。
【図４】実施例の記録装置においてインタラプタ群の各インタラプタのフラグの位置を初期化する処理の制御手順を示すフローチャート図である。
【図５】特許文献２に記載された構成における複数のスイッチをインタラプタに置き換えた構成を示す回路図である。
【図６】図５中のインタラプタＰ１〜Ｐ３のオン、オフの組み合わせのそれぞれにおける入力電圧Ｖｉｎの値を示す表図である。
【符号の説明】
【００７３】
２１  発光素子（発光ダイオード）
２２  受光素子（フォトトランジスタ）
１０１  ＣＰＵ
１０２  ＲＯＭ
１０３  ＲＡＭ
１０４  切替回路
１０５（Ｐ７）  インタラプタ
１０６,１０７  インタラプタ群
１０９  ソレノイド
ｇｒ１,ｇｒ２  出力信号線
Ｍ１〜Ｍ６  ステッピングモータ
Ｐ１〜Ｐ６  インタラプタ
Ｒ１〜Ｒ６  出力抵抗
Ｒｃ  プルアップ抵抗
Ｒｄ１〜Ｒｄ７  電流制限抵抗
ＳＷ１,ＳＷ２  スイッチとしてのトランジスタ
【図１】
2008235617.tif 000003
【図２】
2008235617.tif 000004
【図３】
2008235617.tif 000005
【図４】
2008235617.tif 000006
【図５】
2008235617.tif 000007
【図６】
2008235617.tif 000008