(57)【要約】【課題】面積の大きな表示装置では、その駆動回路の１出力あたり、数百ｐＦという大きな駆動能力を要求する。よって駆動回路の出力インピーダンスが十分小さくない場合、駆動能力不足、消費電力の増加、発熱といった問題が生じる。【解決手段】本発明にかかる表示装置の駆動回路は、階調情報を保持するラッチ回路と、前記ラッチ回路の保持する階調情報に基づいてアナログ信号を出力するＤ／Ａコンバータと、前記ラッチ回路と前記Ｄ／Ａコンバータの間に配置され、前記ラッチ回路に関するテスト信号を入力あるいは出力するテスト回路と、通常動作時に前記Ｄ／Ａコンバータの電圧出力と駆動回路出力端子を接続するスイッチと、テスト動作時に前記テスト回路と前記駆動回路出力端子を接続し、通常動作時に前記テスト回路と前記駆動回路出力端子の接続を遮断するテストスイッチを有する。【選択図】図１
2008281992.tif 000002
【特許請求の範囲】
【請求項１】
階調情報を保持するラッチ回路と、
前記ラッチ回路の保持する階調情報に基づいてアナログ信号を出力するＤ／Ａコンバータと、
前記ラッチ回路と前記Ｄ／Ａコンバータの間に配置され、前記ラッチ回路に関するテスト信号を入力あるいは出力するテスト回路と、
通常動作時に前記Ｄ／Ａコンバータの電圧出力と駆動回路出力端子を接続するスイッチと、
テスト動作時に前記テスト回路と前記駆動回路出力端子を接続し、通常動作時に前記テスト回路と前記駆動回路出力端子の接続を遮断するテストスイッチと、
を有する表示装置の駆動回路。
【請求項２】
表示装置の駆動回路は、前記アナログ信号を増幅するアンプを更に有し、
前記アンプは、テスト動作時にテスト切替信号に応答して、その出力段が非活性化状態となることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項３】
表示装置の駆動回路は、前記アナログ信号を増幅するアンプを更に有し、
前記テストスイッチは、テスト動作時に前記テスト信号を前記アンプの出力段に印加することを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項４】
前記スイッチは、前記Ｄ／Ａコンバータの電圧出力を駆動回路出力端子に極性を切り替えて出力する切替スイッチであることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項５】
前記スイッチは、出力制御信号に応じて導通状態を制御されることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置の駆動回路。
【請求項６】
前記テストスイッチは、前記テスト切替信号に応じて導通状態を制御されることを特徴とする請求項１または請求項３に記載の表示装置の駆動回路。
【請求項７】
階調情報を保持するラッチ回路と、
前記ラッチ回路の保持する階調情報に基づいてアナログ信号を出力するＤ／Ａコンバータと、
前記ラッチ回路と前記Ｄ／Ａコンバータの間に配置され、前記ラッチ回路に関するテスト信号を入力あるいは出力するテスト回路と、
通常動作時に前記Ｄ／Ａコンバータの正電圧出力と第１の駆動回路出力端子および負電圧出力と第２の駆動回路出力端子を接続するスイッチと、
テスト動作時に前記テスト回路と前記第１の駆動回路出力端子および前記第２の駆動回路出力端子とを接続し、通常動作時に前記テスト回路と前記第１の駆動回路出力端子および前記第２の駆動回路出力端子の接続を遮断するテストスイッチと、
を有する表示装置の駆動回路。
【請求項８】
表示装置の駆動回路は、前記アナログ信号を増幅するアンプを更に有し、
前記スイッチは、テスト動作時の出力段を非活性化状態とすることを特徴とする請求項７に記載の表示装置の駆動回路。
【請求項９】
表示装置の駆動回路は、前記アナログ信号を増幅するアンプを更に有し、
前記テストスイッチは、テスト動作時に前記テスト信号を前記アンプの出力段に印加することを特徴とする請求項７に記載の表示装置の駆動回路。
【請求項１０】
前記スイッチは、前記Ｄ／Ａコンバータの正電圧出力を第１の駆動回路出力端子に出力し、前記Ｄ／Ａコンバータの負電圧出力を第２の駆動回路出力端子に出力する切替スイッチであることを特徴とする請求項７に記載の表示装置の駆動回路。
【請求項１１】
階調情報を保持するラッチ回路と、
前記ラッチ回路の保持する階調情報に基づいてアナログ信号を出力するＤ／Ａコンバータと、
前記ラッチ回路と前記Ｄ／Ａコンバータとを接続するバス配線と、
前記バス配線に接続され、テスト信号を出力するテスト回路と、
前記アナログ信号を増幅して出力するアンプと、
前記テスト回路と前記バス配線の接続を制御するテスト切替信号線と、
前記テスト切替信号に応答して、前記アンプへの前記テスト信号の供給を制御するテストスイッチと、
を有する表示装置の駆動回路。
【請求項１２】
前記テスト回路は、さらに、テストデータ配線と接続され、前記バス配線のデータを前記テストデータ配線のデータに基づきテスト信号を出力する、
ことを特徴とする請求項１１に記載の表示装置の駆動回路。
【請求項１３】
前記テスト回路は、さらに、テストデータ配線と接続され、前記バス配線のデータと前記テストデータ配線のデータとの比較結果をテスト信号として出力する、
ことを特徴とする請求項１１に記載の表示装置の駆動回路。
【請求項１４】
前記テストスイッチは、前記テスト回路と前記アンプの出力段との間に設けられている、
ことを特徴とする請求項１１乃至請求項１３いずれか１項に記載の表示装置の駆動回路。
【請求項１５】
前記テストスイッチは、前記テスト回路と前記アンプの入力段との間に設けられている、
ことを特徴とする請求項１１乃至請求項１３いずれか１項に記載の表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、有機ＥＬ表示装置、プラズマ表示装置等の表示装置の駆動回路に関するものであり、特に、カラムドライバ、ソースドライバ、水平ドライバ等の駆動回路に関する。
【背景技術】
【０００２】
近年の表示装置は、製造技術の進歩により大型化が進んでいる。ここで、面積の大きな表示装置では、その駆動回路（ドライバ）の出力に、大きな容量性負荷の駆動能力を要求する。このことは、駆動回路の出力インピーダンスを小さくする必要があることを意味しており、出力インピーダンスが十分小さくない場合、駆動能力不足、消費電力の増加、発熱といった問題が生じる。
【０００３】
さらに、近年の表示装置は、多階調表示を特徴としており、表示装置の駆動回路も多ビット化されたものが開発されている。また、通常の表示装置の駆動回路は、数百の駆動出力を持ち、ラッチ回路、レベルシフタ、Ｄ／Ａコンバータ、およびバッファアンプを有している。
【０００４】
ここで、図１３を用いて、一般的な表示装置の駆動回路における駆動出力回路の例を示す（図１３に示す駆動回路は、２出力分の出力回路である）。表示装置の駆動回路１０は、ラッチ回路１１、レベルシフタ１２、Ｄ／Ａコンバータ１３、出力アンプ１５、出力スイッチ１６、出力ピン１７を有する。ただし、この例では、表示装置として液晶表示装置を対象としており、極性切替スイッチ１４と出力スイッチ１６を有している。ここで、本例では、極性切替スイッチ１４がＤ／Ａコンバータ１３と出力アンプ１５間にあるが、極性切替スイッチが出力アンプ１５と出力ピン１７間にあり、出力スイッチを兼ねている場合もある。
【０００５】
ここで、図１３の表示装置の駆動回路の動作を簡単に説明する。ラッチ回路１１は、駆動出力ごとのデジタル階調情報を保持し、レベルシフタ１２に出力信号として出力する。レベルシフタ１２は、低圧回路であるラッチ回路１１と高圧回路であるＤ／Ａコンバータ１３間の電圧レベル変換を行う。レベルシフタ１２から出力されたデジタル階調情報は、Ｄ／Ａコンバータ１３により、そのデジタル値に応じてアナログ値の階調情報信号に変換される。Ｄ／Ａコンバータ１３から出力されたアナログ値の階調情報信号は、極性切替スイッチ１４により所定の期間で交互に切り替えられ、出力アンプ１５に入力される。出力アンプ１５は、出力スイッチ１６がＯＮのとき、出力ピン１７にアナログ階調情報信号を増幅し出力する。
【０００６】
ここで、上述したような多ビット化された駆動回路は、そのテストの長時間化や精度不足等の問題が生じている。このため、表示装置の駆動回路の検査時間の短縮および精度の高い検査を目的とした技術が特許文献１として開示されている。
【０００７】
特許文献１に記載されている従来技術では、駆動回路において、ラッチ回路の出力を選択して特定ビットから出力するセレクタと、前記特定ビットに対応するレベルシフタ出力と、階調電圧出力を切り替える出力セレクタを設けている。そして、通常動作時には前記セレクタを駆動出力ピンに前記階調電圧を出力するように切り替え、テスト動作時には前記特定ビットに対応するレベルシフタ出力に応じた電圧（テスト出力電圧）を出力するように切り替えを行っている。
【特許文献１】特開２００６−２２７１６８号公報
【特許文献２】特開２００６−０５３４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、面積の大きな表示装置では、その駆動回路の出力に、大きな容量性負荷の駆動能力を要求する。よって駆動回路の出力インピーダンスが十分小さくない場合、駆動能力不足、消費電力の増加、発熱といった問題が生じる。
【０００９】
特許文献１のような従来技術では、駆動回路の駆動出力ピンに通常動作時には階調電圧を出力し、テスト動作時にはテスト出力電圧を出力する出力セレクタを設けている。この出力セレクタは、集積回路に実装する関係上、トランジスタで構成する必要がある。ここで、トランジスタによるスイッチはその大きさに応じたインピーダンスを持つ。よって、大きな駆動能力を維持するため低いインピーダンスのトランジスタを採用すると、セレクタを構成する集積回路の面積が増加してしまう。逆に、面積増加を避けるため小さなトランジスタでセレクタを構成した場合、出力インピーダンスが増加し、出力負荷への駆動能力不足といった問題が発生する。また、駆動能力不足の補充のためアンプの駆動能力を増強した場合、消費電力の増加、および、それに伴う発熱といった問題も発生する。
【００１０】
よって、駆動能力を要求する駆動出力ピンに対して、インピーダンス増加の原因となるセレクタを直接追加せずに、駆動出力ピンとテスト信号を接続できるようにする必要がある。
【課題を解決するための手段】
【００１１】
本発明にかかる表示装置の駆動回路は、階調情報を保持するラッチ回路と、前記ラッチ回路の保持する階調情報に基づいてアナログ信号を出力するＤ／Ａコンバータと、前記ラッチ回路をと前記Ｄ／Ａコンバータの間に配置され、前記ラッチ回路に関するテスト信号を入力あるいは出力するテスト回路と、通常動作時に前記Ｄ／Ａコンバータの電圧出力と駆動回路出力端子を接続するスイッチと、テスト動作時に前記テスト回路と前記駆動回路出力端子を接続し、通常動作時に前記テスト回路と前記駆動回路出力端子の接続を遮断するテストスイッチと、を有するものである。
【００１２】
よって、本発明にかかる表示装置の駆動回路により、表示装置の駆動回路の出力性能をほとんど変えることなく、駆動回路の出力端子から内部回路のテスト結果の出力およびテスト信号の入力を行うことができるようになる。
【発明の効果】
【００１３】
本発明にかかる表示装置の駆動回路によれば、駆動回路の性能をほとんど落とさずにテストを行うことが可能となり、テストの容易性を上げることができ、それに伴いテスト時間短縮およびテストコストの削減を実現できる。
【発明を実施するための最良の形態】
【００１４】
＜発明の実施の形態１＞
以下、本発明を適用した具体的な実施の形態１について、図面を参照しながら詳細に説明する。この実施の形態１は、本発明を表示装置の駆動回路に適用したものである。
【００１５】
図１に本実施の形態１にかかる表示装置の駆動回路の構成の一例を示す。ただし、図１に示す駆動回路は、表示装置として液晶表示装置を対象としている。また、簡素化のため２出力分のみの出力回路の例を示す。
【００１６】
駆動回路１００は、ラッチ回路１０１、テスト回路１０２、Ｄ／Ａコンバータ１０３、極性切替スイッチ１０４、出力アンプ１０５、出力スイッチ１０６、出力ピン１０７、テストスイッチ１０８、テスト制御回路１０９、テスト信号ライン１１０を有している。なお、本実施の形態１の駆動回路１００は上述したように２出力構成ため、必要に応じて上記構成の符号にａまたはｂを付し、区別するものとする。
【００１７】
ラッチ回路１０１は、駆動出力ごとのデジタル階調情報を保持し、またテスト回路１０２へデジタル階調情報を出力信号として出力する。このデジタル階調情報の出力信号は、データバスＤＢ０〜ＤＢ７を経てテスト回路１０２に入力される。
【００１８】
テスト回路１０２は、ラッチ回路１０１の出力信号をテストし、テスト信号ライン１１０と接続する。ここで、このテスト回路１０２は、テスト切替信号がロウレベルのときに通常動作を行い、ラッチ回路１０１からの信号をそのままＤ／Ａコンバータ１０３に出力する。テスト切替信号がハイレベルのときにテスト動作を行い、ラッチ回路１０１の出力信号のテスト情報であるテスト信号をテスト信号ライン１１０へ出力する。また、テスト回路１０２のテスト信号は、テスト回路１０２の構成により決まるもので、入力でも出力でもかまわない。テストデータはテスト回路１０２の動作を制御する。このテストデータは、一般的に試験装置（不図示）から駆動回路１００へ入力される。
【００１９】
また、ラッチ回路１０１とＤ／Ａコンバータ１０３はデータバスＤＢ０〜ＤＢ７で接続されている。なお、便宜上、記号「ＤＢ０」〜「ＤＢ７」はデータバス名を示すと同時に、そのデータバスに出力される信号（０又は１の値を有する）を示すものとする。
【００２０】
図２を参照して、テスト回路１０２の具体的な構成例１を示す。なお、図２は、図の簡略化のため、テスト回路１０２のテスト動作を行う部分の回路の構成のみを示している。よって、特に図示しないが、上述のように通常動作時にはラッチ回路１０１からの信号をそのままＤ／Ａコンバータ１０３に出力する構成となっている。
【００２１】
図２に示すように、テスト回路１０２は、切替スイッチＳＷ１５１〜ＳＷ１５７を有する。切替スイッチＳＷ１５１〜ＳＷ１５７は、各々２入力端子ａ、ｂと１出力端子ｃを有する。８本のデータバスＤＢ０〜ＤＢ７は、初段の切替スイッチＳＷ１５１〜ＳＷ１５４と接続される。例えば、ＤＢ０がＳＷ１５１の入力端子ａ、ＤＢ１がＳＷ１５１の入力端子ｂに接続されている。初段の切替スイッチＳＷ１５１〜ＳＷ１５４の出力端子は、さらに２段目の切替スイッチＳＷ１５５、ＳＷ１５６の入力端子と接続される。２段目の切替スイッチＳＷ１５５、ＳＷ１５６の出力端子は、さらに３段目の切替スイッチＳＷ１５７へと接続される。これら切替スイッチＳＷ１５１〜ＳＷ１５７は、テストデータＴＢ０〜ＴＢ２により、出力端子ｃと入力端子ａもしくはｂのいずれか一方が接続されるように制御される。例えば、テストデータＴＢ０が、０（ロウレベル）の場合にスイッチＳＷ１５１〜ＳＷ１５４の入力端子ａと出力端子ｃが接続され、１（ハイレベル）の場合に入力端子ｂと出力端子ｃが接続される。これは、テストデータＴＢ１とスイッチＳＷ１５５、ＳＷ１５６、テストデータＴＢ２とスイッチＳＷ１５７においても同様である。
【００２２】
切替スイッチＳＷ１５１〜ＳＷ１５７は、図３に示すようにＣＭＯＳ構成のトランスファーゲートＴＧ１５１、ＴＧ１５２と、インバータＩｎｖ１５１とを有する。トランスファーゲートＴＧ１５１、ＴＧ１５２は並列に接続されており、入力端子ａとトランスファーゲートＴＧ１５１、入力端子ｂとトランスファーゲートＴＧ１５２が接続されている。トランスファーゲートＴＧ１５１、１５２の出力は共に出力端子ｃに接続されている。また、テストデータ入力端子ｄとインバータＩｎｖ１５１の入力が接続されている。テストデータ入力端子ｄの入力信号と、インバータＩｎｖ１５１の出力信号により、何れか一方のトランスファーゲートが排他的に選択される。そのインバータＩｎｖ１５１への入力信号はテストデータである。
【００２３】
初段の切替スイッチＳＷ１５１〜ＳＷ１５４、２段目の切替スイッチＳＷ１５５、ＳＷ１５６、３段目の切替スイッチＳＷ１５７は、各々２値データであるテストデータＴＢ０、ＴＢ１、ＴＢ２により制御される。図４に示すようにテストデータＴＢ０〜ＴＢ２の８通りの組合せにより、テスト回路１０２は、ラッチ回路１０１から出力される８つの信号のいずれかをテスト信号ＤＢ０〜ＤＢ７として出力する。
【００２４】
Ｄ／Ａコンバータ１０３は、テスト回路１０２から出力されたデジタルの信号をアナログの信号に変換し、出力する。ここで、Ｄ／Ａコンバータ１０３ａ（１０３ｂ）が出力するアナログの出力信号は、正電圧出力または負電圧出力がある。例えば、Ｄ／Ａコンバータ１０３ａが正電圧出力を出力するならば、Ｄ／Ａコンバータ１０３ｂは負電圧出力を出力する。
【００２５】
極性切替スイッチ１０４は、液晶材料の特性により、劣化を防ぐために液晶画素電極と対向電極間に印加する電圧の極性をある周期で反転させるためのスイッチである。よって、前述したＤ／Ａコンバータ１０３ａの正電圧出力とＤ／Ａコンバータ１０３ｂの負電圧出力が、極性切替スイッチ１０４により、ある周期で切り替えられ後段の出力アンプに出力される。
【００２６】
出力アンプ１０５は、極性切替スイッチ１０４からの信号を増幅して出力スイッチ１０６に出力する。ここで、出力アンプ１０５ａ（１０５ｂ）は、正電圧用もしくは負電圧用であってもよい。
【００２７】
図５を参照して、出力アンプ１０５の具体的な構成を示す。図５に示すように、出力アンプ１０５は、入力段１６１と、出力段１６２とを有する。入力段１６１は、ＰＭＯＳトランジスタＭ１６１、Ｍ１６２と、ＮＭＯＳトランジスタＭ１６３〜Ｍ１６５と、容量素子Ｃ１６１とを有する。出力段１６２は、ＰＭＯＳトランジスタＭ１６６と、ＮＭＯＳトランジスタＭ１６７とを有する。入力段１６１は、差動アンプの構成をなっており、図中の入力ＩＮ＋に極性切替スイッチ１０４を経由してＤ／Ａコンバータ１０３ａもしくは１０３ｂの出力が印加される。また、入力ＩＮ−には、出力段１６２の出力が印加される。なお、図５に例示する出力アンプ１０５は差動入力構成であるが、単相入力のアンプに置き換えてもよい。
【００２８】
テストスイッチ１０８は、テスト動作時にテスト信号ライン１１０を出力ピン１０７に接続する。テストスイッチ１０８は、例えば、ＣＭＯＳトランスファゲートを使用することができる。
【００２９】
出力スイッチ１０６は、駆動回路の出力アンプ１０５と出力ピン１０７を切り離すスイッチである。また、出力スイッチ１０６は、テストモードではないとき（テスト切替信号がロウレベルのとき）で、且つ出力制御信号がハイレベルのときに接続し、出力制御信号がロウレベルのときに遮断する。出力を駆動している期間において出力制御信号はハイレベルである。なお、データ線の極性を反転する直前にパネル画素の電荷回収を行うためパネル端子間をショートする動作を行うが、このとき出力制御信号をロウレベルにし、出力スイッチ１０６をオフにする。つまり、出力スイッチ１０６は、この期間のパネルの電荷回収を効率よく行うための機能も有する。
【００３０】
テスト制御回路１０９は、出力スイッチ１０６が設けられている場合、テスト動作時に強制的に出力スイッチ１０６を遮断状態にする。ここで、本実施の形態１では、テスト切替信号がハイレベルのときにも出力スイッチ１０６を遮断状態にしなければならない。このため、テスト制御回路１０９は、テスト切替信号を反転させるインバータＩＮＶ１１１と、出力制御信号とインバータＩＮＶ１１１を入力とするアンド回路ＡＮＤ１１１で構成されている。
【００３１】
ここで、本発明において、従来技術で記載したレベルシフタを説明の簡略化のために省略している。その理由として、テスト回路の構成によっては、レベルシフタをラッチ回路とテスト回路間に入れる必要があるもの、または、テスト回路とＤ／Ａコンバータ間に入れる必要があるものなどがあり、本発明の本質と直接関係のない点で組み合わせが増大してしまうからである。
【００３２】
次に、本実施の形態１にかかる表示装置の駆動回路の動作について説明する。ただし、ラッチ回路、Ｄ／Ａコンバータ、極性切替スイッチ、出力アンプの動作は、従来技術で既に記載済みのため説明を省略する。
【００３３】
まず通常状態（テスト切替信号がロウレベルのとき）の説明を行う。通常状態ではテスト切替信号がロウレベルであり、テスト回路１０２は、ラッチ回路１０１からの信号をそのままＤ／Ａコンバータ１０３に伝達する。このときテストスイッチ１０８は、遮断状態になる。ここで、通常状態には、出力駆動期間とパネル電荷回収期間がある。出力駆動期間では、出力制御信号はハイレベルであり、出力スイッチ１０６は導通状態になる。よって、出力アンプ１０５と出力ピン１０７が接続される。以後は、従来技術で説明したのと同様の駆動回路動作となる。
【００３４】
ここで、本実施の形態１では、テスト信号がテスト回路１０２からの出力であることを前提としている。よって、テストスイッチ１０８が遮断状態であるため、テスト回路１０２から出力するテスト信号は、出力状態でもハイインピーダンス状態でもよい。ただし、テスト信号が入力状態になる場合、テストスイッチの遮断によるハイインピーダンス状態は好ましくないため、ハイレベル固定あるいはロウレベル固定とするようにしてもよい。また、通常動作時（テスト切替信号がロウレベルのとき）に、テスト回路がテスト信号の影響を受けず、かつテスト信号が出力ピンに対しても影響を与えないならば、テストスイッチは接続状態でもかまわない。さらに、テスト回路のテスト信号が出力アンプから出力される階調電圧に耐えられる耐圧を持つ場合、前述した接続状態が導通状態であってもかまわない（ここでの接続状態とは、信号として伝達される状態で、伝達される際にレベル変換など行われてもかまわない。また、導通状態とは、比較的低いインピーダンスで接続される状態である）。
【００３５】
次に、テスト状態（テスト切替信号がハイレベルのとき）の説明を行う。テスト状態ではテスト切替信号がハイレベルであり、テスト回路１０２はラッチ回路の出力を入力してテストを行い、そのテスト信号をテスト信号ライン１１０へ出力する。同時に出力スイッチ１０６は、テスト制御回路１０９により、出力制御信号の状態によらず強制的に遮断される。また同時にテストスイッチ１０８は接続状態になる。よって、出力ピン１０７は、出力アンプ１０５からの出力階調電圧を出力せず、テスト信号を出力をすることができる。または、出力ピン１０７を通して外部からのテスト制御信号の入力を行うことができる。
【００３６】
図６を参照して、図２に示すテスト回路１０２の具体的な構成例１の動作を説明する。テストデータＴＢ０、ＴＢ１、及びＴＢ２は、各々、テスト回路１０２を構成する初段切替スイッチＳＷ１５１〜１５４、２段目切替スイッチＳＷ１５５、ＳＷ１５６、及び３段目切替スイッチＳＷ１５７の入力端子ａ、ｂと出力端子ｃの接続を制御する。ここでは、切替スイッチＳＷ１５１〜１５７は、テストデータが０（ロウレベル）のとき、入力端子ａと出力端子ｃが接続され、テストデータが１（ハイレベル）のとき、入力端子ｂと出力端子ｃが接続されるものとする。
【００３７】
テストデータＴＢ０は、所定のクロック周期で０及び１の２値データを繰り返す。テストデータＴＢ１はそのクロック周期の２倍周期で、テストデータＴＢ２は３倍周期で、各々０及び１の２値データを繰り返す。このようにテストデータＴＢ０、ＴＢ１、ＴＢ２を周期的に変化させることで、テスト回路１０２からは、データバスＤＢ０〜ＤＢ７の値（テスト対象であるラッチ回路１０１の出力データ）が順次テスト信号ライン１１０へ出力される。
【００３８】
なお、テストデータＴＢ０〜ＴＢ２を周期的に変化させる代わりに、特定のビット組み合わせでデータバスＤＢ０〜ＤＢ７の値がテスト信号ライン１１０へ出力されるようにしてもよい。この場合、テスト回路１０２は、そのテストデータＴＢ０〜ＴＢ２の３ビットで選択されるラッチ回路１０１のいずれかの出力データを特定して、テスト信号１１０として出力することも可能である。例えば、テストデータＴＢ０〜ＴＢ２が全て０場合、データバスＤＢ０をテスト信号１１０として出力する等である。
【００３９】
また、図７を参照して、図１に示すテスト回路１０２の具体的な構成例２を説明する。このテスト回路１０２の構成例は、２組の８ビットデータの一致・不一致を検出する。本例のテスト回路１０２は、ＸＯＲ回路ＸＯＲ１６１〜１６８と、ＮＯＲ回路ＮＯＲ１６１とを有する。図７に示すように、ＸＯＲ回路ＸＯＲ１６１〜１６８は、一方の入力端子にデータバスＤＢ０〜ＤＢ７に出力されるラッチ回路１０１の８ビットのデータを入力し、他方の端子に８ビットの試験装置（不図示）から駆動回路１００に入力されるテストデータＴＢ０〜ＴＢ７を入力する。ＸＯＲ回路ＸＯＲ１６１〜１６８の出力は、ＮＯＲ回路ＮＯＲ１６１に入力され、テスト信号としてテスト回路１０２からテスト信号ライン１１０へ出力される。ラッチ回路１０１が出力する８ビットデータ（測定値）とテストデータの８ビット（期待値）が完全に一致すると、テスト回路１０２は「Ｔｒｕｅ」の値を出力し、それ以外の場合は「Ｆａｌｓｅ」の値を出力する。この第２の例では、８ビットデータがパラレルに比較されるため、テスト時間の短縮が図れる。
【００４０】
また、図２及び図７に示される何れのテスト回路１０２でも、データバスＤＢ０〜ＤＢ７とテスト回路１０２との接続は、テスト切替信号により制御される。図２及び図７に、そのための制御回路は特に図示しないが、データバスＤＢ０〜ＤＢ７とテスト回路１０２の入力部の間にさらにスイッチを設けることで実現できる。テスト切替信号がハイレベルのときにそのスイッチを閉じ、ロウレベルのときにスイッチを開くように構成する。
【００４１】
よって、本実施の形態１にかかる駆動回路では、出力アンプと出力ピンの間のスイッチがテスト回路を追加しても変わらないため、出力インピーダンスの増加による駆動能力不足の問題が生じない。また、前述した駆動能力不足の補充のために出力アンプの駆動能力を増強することが不要なため、消費電力の増加又はそれによる発熱の問題が生じない。
【００４２】
＜発明の実施の形態２＞
次に、本発明の実施の形態２にかかる表示装置の駆動回路について、図８を用いて説明する。図８に本実施の形態２にかかる表示装置の駆動回路の構成の一例を示す。なお、図に示された符号のうち、図１と同じ符号を付した構成は、図１と同じか又は類似の構成を示している。ここで、実施の形態１との違いは出力アンプに出力イネーブル機能が存在する場合であり、出力アンプ１２０とテスト制御回路１２４の構成が異なる点である。
【００４３】
テスト制御回路１２４は、出力アンプ１２０に出力イネーブル機能が設けられている場合、テスト動作時に出力アンプ１２０の出力をハイインピーダンスにさせる（テスト動作時のアンプの出力段を非活性化状態とする）。ここでは、テスト動作時（テスト切替信号がハイレベルのとき）にアンプ１２０の出力をハイインピーダンスにするため、テスト切替信号を反転させるインバータＩＮＶ１２１により構成される。
【００４４】
次にアンプ１２０の説明を行う。図９に出力イネーブル機能のあるアンプの例を示す。図９において、アンプ１２０は、入力段１２１と、テスト切替スイッチ１２２と、出力段１２３で構成されている。
【００４５】
入力段１２１は、Ｄ／Ａコンバータ１０３からの信号を入力する。なお、入力段１２１の具体的構成は、図５で示されるアンプ入力段１６１と同じ構成である。
【００４６】
テスト切替スイッチ１２２は、テスト切替信号に応じて、入力段１２１から出力された信号とＶＤＤ電圧を切り替えるスイッチＳＷ１２１、および、入力段１２１から出力された信号と接地電圧を切り替えるスイッチＳＷ１２２を有している。ここで、スイッチＳＷ１２１は、テスト切替信号がロウレベルのとき入力段１２１の出力側に接続する。また、テスト切替信号がハイレベルのときＶＤＤ側に接続する。同様に、スイッチＳＷ１２２は、テスト切替信号がロウレベルのとき入力段１２１の出力側に接続する。また、テスト切替信号がハイレベルのとき接地側に接続する。
【００４７】
出力段１２３は、ＶＤＤと接地間に直列にｐチャンネルトランジスタＭ１２１とｎチャンネルトランジスタＭ１２２を有している。また、ｐチャンネルトランジスタＭ１２１のゲートには、スイッチＳＷ１２１からの出力が入力される。同様に、ｎチャンネルトランジスタＭ１２２のゲートには、スイッチＳＷ１２２からの出力が入力される。また、ｐチャンネルトランジスタＭ１２１とｎチャンネルトランジスタＭ１２２間には、アンプの出力端子が存在する。
【００４８】
次に、本実施の形態２にかかる表示装置の駆動回路の動作について説明する。ただし、アンプ１２０とテスト制御回路１２４以外は実施の形態１と同様なため説明を省略する。テスト回路１０２の具体的構成およびその動作説明も同様に省略する。
【００４９】
まずテスト動作時には、テスト切替信号はハイレベルであり、テスト制御回路１２４から出力される信号はロウレベルとなる。よって、テスト切替スイッチ１２２のスイッチＳＷ１２１がＶＤＤ側に接続され、同様にスイッチＳＷ１２２が接地側に接続される。よって、出力段１２３のｐチャンネルトランジスタＭ１２１のゲートはハイレベルが入力されることになり、ｐチャンネルトランジスタＭ１２１はＯＦＦになる。また、ｎチャンネルトランジスタＭ１２２のゲートはロウレベルが入力されることになり、ｎチャンネルトランジスタＭ１２２もＯＦＦになる。よって、出力段１２３のトランジスタはいずれの遮断状態になり、アンプ出力端子はハイインピーダンスになる。つまり、テスト動作時に出力段１２３が非活性化状態となる。また、このときテストスイッチ１０８は接続状態となり、テスト信号が出力ピン１０７に接続される。よって、出力ピン１０７をテスト信号用のピンとして使用することができるようになる。
【００５０】
一方、通常動作時には、テスト切替信号はロウレベルであり、テスト制御回路１２４から出力される信号はハイレベルとなる。よって、テスト切替スイッチ１２２のスイッチＳＷ１２１およびスイッチＳＷ１２２は、入力段１２１の出力側に接続する。このため、入力段１２１の出力信号が出力段１２３へ入力され、出力段１２３はインバータアンプとして動作することとなる。よって、出力アンプ１２０に入力されるＤ／Ａコンバータからの信号は、所定の駆動能力を得てアンプ出力端子に出力される。よって、以後は実施の形態１の通常動作時と同様となる。
【００５１】
よって、本実施の形態２にかかる表示装置の駆動回路では、出力アンプと出力ピンの間のスイッチがテスト回路を追加しても変わらないため、出力インピーダンスの増加による駆動能力不足の問題が生じない。また、前述した駆動能力不足の補充のためにアンプの駆動能力を増強することが不要なため、消費電力の増加又はそれによる発熱の問題が生じない。
【００５２】
＜発明の実施の形態３＞
次に、本発明の実施の形態３にかかる表示装置の駆動回路について、図１０を用いて説明する。図１０に本実施の形態３にかかる表示装置の駆動回路の構成の一例を示す。なお、図に示された符号のうち、図１、図８と同じ符号を付した構成は、図１、図８と同じか又は類似の構成を示している。テスト回路１０２の具体的構成およびその動作説明も同様である。ここで、実施の形態２との違いは出力アンプの出力段の回路をテスト信号の出力バッファとして構成しおり、出力アンプ１３０とテスト制御回路１３４の構成が異なる点である。ただし、本例では、テスト回路のテスト信号が出力の場合にのみ有効である。
【００５３】
テスト制御回路１３４は、出力アンプ１３０の出力段の回路をテスト信号の出力バッファとして用いる場合、テスト動作時（テスト切替信号がハイレベルのとき）にテスト信号ライン１１０を出力アンプ１３０の出力段に接続させる。このため、テスト切替信号を反転させるインバータＩＮＶ１３１により構成される。
【００５４】
図１１に本実施の形態３におけるアンプの例を示す。図１１において、アンプ１３０は、入力段１３１と、テスト切替スイッチ１３２と、出力段１３３で構成されている。ここで、入力段１３１と、出力段１３３は、実施の形態２で説明した入力段１２１と、出力段１２３と同様の構成のため説明は省略する。
【００５５】
テスト切替スイッチ１３２は、インバータＩＮＶ１３１によりテスト切替信号が反転した信号に応じて入力段１３１から出力された信号と、テスト信号を切り替えるスイッチＳＷ１３１およびスイッチＳＷ１３２を有している。ここで、スイッチＳＷ１３１は、通常動作時（テスト切替信号がロウレベルのとき）に入力段１３１の出力側に接続する。また、テスト動作時（テスト切替信号がハイレベルのとき）にテスト信号ライン１１０側に接続する。同様に、スイッチＳＷ１３２は、通常動作時（テスト切替信号がロウレベルのとき）に入力段１３１の出力側に接続する。また、テスト動作時（テスト切替信号がハイレベルのとき）にテスト信号ライン１１０側に接続する。
【００５６】
次に、本実施の形態３にかかる表示装置の駆動回路の動作について説明する。ただし、アンプ１３０を構成するテスト切替スイッチ１３２以外は実施の形態２と同様なため説明を省略する。また、通常動作時も実施の形態２と同様なため説明を省略する。
【００５７】
テスト動作時には、テスト切替信号はハイレベルであり、テスト制御回路１３４から出力される信号はロウレベルとなる。よって、テスト切替スイッチ１３２のスイッチＳＷ１３１がテスト信号ライン１１０側に接続される。同様にスイッチＳＷ１３２もテスト信号ライン１１０側に接続される。よって、出力段１３３は、テスト信号を出力するロジック出力バッファとして働くことになり、所定の駆動能力を得てアンプ出力端子に出力される。
【００５８】
よって、本実施の形態３にかかる駆動回路では、テスト動作時にテスト信号と出力ピンを接続することができる。また、通常動作時には、出力アンプと出力ピンの関係は、テスト回路がない構成と同等のため出力インピーダンスの増加の問題がない。またテスト信号も出力アンプの出力段１３３で構成した強力なロジック出力バッファを介して出力される。よって、実施の形態１と実施の形態２の駆動回路のように、インピーダンスを持つテストスイッチが存在しないため、テスト動作時により高速なテスト信号を出力することができる。このため、テスト時間を短縮することが可能になる。
【００５９】
＜発明の実施の形態４＞
次に、本発明の実施の形態４にかかる表示装置の駆動回路について、図１２を用いて説明する。図１２に本実施の形態４にかかる表示装置の駆動回路の構成の一例を示す。なお、図に示された符号のうち、図１と同じ符号を付した構成は、図１と同じか又は類似の構成を示している。テスト回路１０２の具体的構成およびその動作説明も同様である。ここで、実施の形態１との違いは、Ｄ／Ａコンバータ１０３と出力アンプ１０５との間にスイッチ回路（本例では、極性切替スイッチ１０４）が存在する場合に、そのスイッチをテスト動作時に強制的に遮断するよう構成されている点である。よって、テスト制御回路１４１とテストスイッチ１４２の構成が異なる。ただし、本実施の形態４では、テスト回路のテスト信号が出力の場合にのみ有効である。
【００６０】
テスト制御回路１４１は、テスト動作時（テスト切替信号がハイレベルのとき）に極性切替スイッチをＯＦＦにする（極性切替スイッチの制御信号をロウレベルにする）。よって、テスト制御回路１４１は、テスト切替信号を反転させるインバータＩＮＶ１４１と、極性切替信号を反転させるインバータＩＮＶ１４２と、前記インバータＩＮＶ１４２の出力と極性切替信号を入力として極性切替スイッチに出力するアンド回路ＡＮＤ１４１と、前記インバータＩＮＶ１４１の出力とインバータＩＮＶ１４２の出力を入力として極性切替スイッチに出力するアンド回路ＡＮＤ１４２から構成される。
【００６１】
テストスイッチ１４２は、テスト動作時（テスト切替信号がハイレベルのとき）にテスト信号ライン１１０を出力アンプ１０５の入力に接続される。
【００６２】
次に、本実施の形態４にかかる表示装置の駆動回路の動作について説明する。まず、通常動作時（テスト切替信号がロウレベルのとき）は、インバータＩＮＶ１４１により反転されたハイレベルの信号がアンド回路ＡＮＤ１４１、ＡＮＤ１４２に入力される。このため、テスト制御回路１４１の出力は、極性切替信号と、極性切替信号を反転した信号がそのまま伝達され、従来技術と同様の動作となる。同時にテストスイッチ１４２は、ＯＦＦとなるためテスト信号ライン１１０と出力アンプ１０５の入力とは遮断される。
【００６３】
一方、テスト制御回路１４１は、テスト動作時（テスト切替信号がハイレベルのとき）のときに、インバータＩＮＶ１４１により反転されたロウレベルの信号がアンド回路ＡＮＤ１４１、ＡＮＤ１４２に入力される。このため、アンド回路ＡＮＤ１４１、ＡＮＤ１４２は共にロウレベルを出力し、極性反転スイッチ１０４が全て遮断状態となる。同時にテストスイッチ１４２は、ＯＮとなるためテスト信号ライン１１０と出力アンプ１０５の入力が接続される。よって、テスト信号は、出力アンプ１０５により所定の駆動能力を得て出力ピン１０７に出力される。
【００６４】
よって、通常動作時には出力アンプと出力ピンの関係は、テスト回路がない構成と同等のため出力インピーダンスの増加の問題がない。またテスト信号も出力アンプを介して出力される。よって、実施の形態１や実施の形態２の駆動回路のように、テスト信号と出力ピン間にインピーダンスを持つテストスイッチが存在しないため、テスト動作時により高速なテスト信号を出力することができる。このため、テスト時間を短縮することが可能になる。
【００６５】
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能であり、例えば、有機ＥＬ表示装置、プラズマ表示装置、ＳＥＤ等の駆動回路などが考えられる。
【図面の簡単な説明】
【００６６】
【図１】実施の形態１にかかる表示装置の駆動回路の構成の一例である。
【図２】実施の形態１にかかるテスト回路の具体的な構成の一例である。
【図３】実施の形態１にかかるテスト回路の切替スイッチの具体的な構成の一例である。
【図４】実施の形態１にかかるテストデータとテスト信号の関係を示す表である。
【図５】実施の形態１にかかる出力アンプの具体的構成の一例である。
【図６】実施の形態１にかかるテスト回路の動作のタイミングチャートである。
【図７】実施の形態１にかかるテスト回路の具体的な構成の別の一例である。
【図８】実施の形態２にかかる表示装置の駆動回路の構成の一例である。
【図９】実施の形態２にかかる表示装置の出力アンプの構成の一例である。
【図１０】実施の形態３にかかる表示装置の駆動回路の構成の一例である。
【図１１】実施の形態３にかかる表示装置の出力アンプの構成の一例である。
【図１２】実施の形態４にかかる表示装置の駆動回路の構成の一例である。
【図１３】従来技術にかかる表示装置の駆動回路の構成の一例である。
【符号の説明】
【００６７】
１０１  ラッチ回路
１０２  テスト回路
１０３  Ｄ／Ａコンバータ
１０４  極性切替スイッチ
１０５  出力アンプ
１０６  出力スイッチ
１０７  出力ピン
１０８  テストスイッチ
１０９  テスト制御回路
【図１】
2008281992.tif 000003
【図２】
2008281992.tif 000004
【図３】
2008281992.tif 000005
【図４】
2008281992.tif 000006
【図５】
2008281992.tif 000007
【図６】
2008281992.tif 000008
【図７】
2008281992.tif 000009
【図８】
2008281992.tif 000010
【図９】
2008281992.tif 000011
【図１０】
2008281992.tif 000012
【図１１】
2008281992.tif 000013
【図１２】
2008281992.tif 000014
【図１３】
2008281992.tif 000015