(57)【要約】【課題】本発明の課題は、低いオン状態順方向電圧および小さな寄生抵抗を示すダイオードを提供することである。【解決手段】  ダイオードを製造する方法は、ＳｉＣ基板上にＡｌxＧａ1-xＮ核生成層を付着させることによって開始され、次いでｎ＋ＧａＮ緩衝層、ｎ−ＧａＮ層、ＡｌxＧａ1-xＮ障壁層およびＳｉＯ2誘電体層を付着させる。誘電体層の一部分を除去し、その空洞の中にショットキー金属を付着させる。Ａｕ−Ｓｎ共晶ウェハ接合プロセスを使用して金属接合層によって誘電体層を支持層に貼り付け、反応性イオンエッチングを使用して基板を除去して、ｎ＋層を露出させ、ｎ＋、ｎ−および障壁層の選択された部分を除去して、誘電体層上にショットキー金属を覆うメサ形ダイオード構造を形成し、ｎ＋層上にオーミックコンタクトを付着させる。【選択図】  図１
2008177537.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードを製造する方法であって、
基板を提供するステップと、
前記基板上に複数の半導体層を付着させるステップと、
前記半導体層上に誘電体層を付着させるステップと、
前記誘電体層の一部分を除去するステップと、
前記誘電体層の除去された部分によって残された空洞の中の前記障壁層上に、ショットキー金属を付着させるステップと、
導電性支持層を提供するステップと、
金属接合層によって前記誘電体層を前記支持層に貼り付けるステップと、
前記基板を除去して、前記半導体層のうちの前記基板に隣接した１つの半導体層を露出させるステップと、
露出された前記半導体層上にオーミックコンタクトを付着させるステップとを備えることを特徴とする方法。
【請求項２】
複数の半導体層を付着させる前記ステップは、前記基板上にｎ＋半導電性緩衝層を付着させるステップと、前記ｎ＋層上にｎ−半導電層を付着させるステップと、前記ｎ−層上に半導電性障壁層を付着させるステップとを含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記ｎ＋、ｎ−および障壁層の部分を選択的に除去して、前記誘電体層上に前記ショットキー金属を覆うメサ形ダイオード構造を形成するステップをさらに備えることを特徴とする請求項１に記載の方法。
【請求項４】
前記基板上にｎ＋層を付着させる前記ステップの前に、前記基板上に核生成層を付着させるステップをさらに備えることを特徴とする請求項２に記載の方法。
【請求項５】
前記ｎ＋層は、５×１０17／ｃｍ3から５×１０19／ｃｍ3の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層を含むことを特徴とする請求項２に記載の方法。
【請求項６】
前記ｎ−層は、１×１０15／ｃｍ3から１×１０17／ｃｍ3の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層を含むことを特徴とする請求項２に記載の方法。
【請求項７】
前記障壁層は、厚さ５〜１５ÅのＡｌxＧａ1-xＮ層を含み、０．１５≦ｘ≦０．４５であることを特徴とする請求項２に記載の方法。
【請求項８】
金属接合層によって前記誘電体層を前記支持層に貼り付ける前記ステップは、Ａｕ−Ｓｎ共晶ウェハ接合プロセスを使用して前記誘電体層を前記支持層に貼り付けるステップを含むことを特徴とする請求項１に記載の方法。
【請求項９】
導電性支持層と、
ショットキー金属層と、
前記接合層とは反対側の前記ショットキー層上に配置された半導電性障壁層と、
前記ショットキー層とは反対側の前記障壁層上に配置されたｎ−半導電性層と、
前記障壁層とは反対側の前記ｎ−層上に配置されたｎ＋半導体緩衝層と、
前記ｎ−層とは反対側の前記ｎ＋層上に配置されたオーミックコンタクトとを備えたことを特徴とするダイオード。
【請求項１０】
前記支持層に前記ショットキー層を貼り付ける金属接合層をさらに備えることを特徴とする請求項９に記載のダイオード。
【請求項１１】
前記ｎ＋層、前記ｎ−層および前記障壁層はＩＩＩ族窒化物を含むことを特徴とする請求項９に記載のダイオード。
【請求項１２】
前記ｎ＋層、前記ｎ−層および前記障壁層はＩＩＩ族窒化物を含むことを特徴とする請求項９に記載のダイオード。
【請求項１３】
前記ショットキー金属は、Ｃｒ、Ｆｅ、Ｍｎ、Ｎｂ、Ｎｉ、ＮｉＣｒ、Ｓｎ、Ｔａ、Ｔｉ、ＧｅおよびＷからなるグループから選択されることを特徴とする請求項９に記載のダイオード。
【請求項１４】
前記導電性支持層は金属被覆されたＳｉであることを特徴とする請求項９に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はダイオードに関し、詳細には、低いオン状態順方向電圧および小さな寄生抵抗を示すダイオードに関する。
【背景技術】
【０００２】
ダイオードは、電荷キャリアの移動方向を限定する電子構成部品である。ダイオードは本質的に、一方の方向へ電流が流れることは許すが、反対方向へ流れることは実質的に阻止する。
【０００３】
ダイオード整流器は、低電圧スイッチング、電源および電力変換器応用ならびに関連応用において最も広く使用されているデバイスの１つである。効率的な動作のためには、このようなダイオードは、低いオン状態電圧（０．１〜０．４Ｖまたはそれ以下の順方向電圧降下Ｖf）、低い逆方向漏れ電流、２０〜３０Ｖの電圧阻止能力（ｖｏｌｔａｇｅ  ｂｌｏｃｋｉｎｇ  ｃａｐａｂｉｌｉｔｙ）および高いスイッチング速度で動作することが望ましい。これらの特徴は、低電圧用の整流器の最終目標である高い変換効率を達成するために重要である。
【０００４】
最も一般的なダイオードは、ダイオードの動作特性を制御された方法で変更するために不純物元素が導入された半導体ｐｎ接合に基づき、この半導体ｐｎ接合には一般にシリコン（Ｓｉ）が使用される。ダイオードは、ヒ化ガリウム（ＧａＡｓ）、炭化シリコン（ＳｉＣ）などの他の半導体材料から形成することもできる。ｐｎダイオードでは、定義上の電流がｐ型側（アノード）からｎ型側（カソード）へ流れることができるが、反対方向へは流れることができない。
【０００５】
半導体ダイオードの電流−電圧、すなわちＩ−Ｖ特性曲線は、異なる半導体層間のｐｎ接合部に存在する空乏層ないし空乏ゾーンに基づく。ｐｎ接合が最初に形成されたときには、ｎ型にドープされた領域（ｎ型ドープ領域）の伝導帯（可動）電子が、ｐ型にドープされた領域（ｐ型ドープ領域）内へ拡散する。そこには正孔（電子が存在しない電子位置）の大集団があり、電子は、それらの正孔と「再結合」することができる。可動電子が正孔と再結合すると、正孔は消え、電子はもはや移動しない。すなわち２つの電荷キャリアが除かれる。ｐｎ接合の周囲の領域は電荷キャリアを失い、したがって絶縁体としてふるまう。
【０００６】
しかし、空乏ゾーンの幅が際限なく大きくなることはない。再結合して電子−正孔対が生じるたびに、正電荷を有するドーパントイオンがｎ型ドープ領域内に残され、負電荷を有するドーパントイオンがｐ型ドープ領域に残される。再結合が進み、多くのイオンが生み出されるにつれて、空乏ゾーン内にますます大きな電場が発達し、この電場は、再結合を減速させ、再結合を最終的に停止させるように作用する。この時点で、空乏ゾーンの両端間に「ビルトイン（ｂｕｉｌｔ−ｉｎ）」電位が生じる。
【０００７】
ダイオードの端子間に、ビルトイン電位と同じ極性を有する外部電圧が印加された場合、空乏ゾーンは絶縁体として機能し続け、有意な電流が流れることを防ぐ。これが逆方向バイアス現象である。しかし、外部電圧の極性がビルトイン電位とは反対である場合、再結合は再び進行することができ、ｐｎ接合を通ってかなりの電流が流れる。シリコンダイオードでは、このビルトイン電位が約０．６Ｖである。したがって、ダイオードに外部電流が流れている場合には、ダイオードの端子間に約０．６Ｖの電圧が現れ、これによってｐ型ドープ領域がｎ型ドープ領域に対して正になる。順方向バイアスを有するとき、ダイオードは「ターンオン」されたと言われる。
【０００８】
ダイオードのＩ−Ｖ特性は、２つの動作領域によって近似することができる。ダイオードに取り付けられた２つのリード間の電位差がある電位差よりも小さいときには、空乏層はかなりの幅を有し、このダイオードは、開いた（非導電性の）回路と考えることができる。この電位差を増大させると、ある時点で、ダイオードは導電性となり、電荷が流れることを許す。このときにはこのダイオードを、抵抗がゼロ（または少なくとも非常に小さい）回路部品とみなすことができる。通常のシリコンダイオードでは、定格電流において、導通ダイオードの端子間の電圧降下は約０．６から０．７ボルトである。
【０００９】
通常のｐｎ整流ダイオードの逆方向バイアス領域では、ピーク逆電圧（ＰＩＶ）と呼ばれる点までの全ての逆方向電圧について、デバイスを通る電流は非常に小さい（μＡ範囲）。この点を過ぎると、逆降伏と呼ばれるプロセスが起こり、それによってデバイスは損傷を受け、それに伴って電流が大幅に増大する。
【００１０】
接合ダイオードの１つの欠点は、順方向導電中に、大きな電流流れに対してダイオードの電力損失が過大になることがあることである。他のタイプのダイオードであるショットキー障壁ダイオードは、ｐｎ接合の代わりに整流金属−半導体障壁を利用する。金属と半導体の間の接合は、適正に製造されたときに、電荷蓄積効果を最小化し、そのターンオフ時間を短くすることによってダイオードのスイッチング性能を向上させる障壁領域を確立する（非特許文献１）。
【００１１】
一般的なショットキーダイオードは、ｐｎ接合ダイオードよりも低い順方向電圧降下を有し、したがって、ダイオードのエネルギー損失が、システムの性能に対してかなりの負の影響を有する応用、例えば、ダイオードがスイッチング電源の出力整流器として使用される応用において、ｐｎ接合ダイオードよりも望ましい。このような応用では、非常に低い順方向電圧降下（０．１〜０．４Ｖ）、小さな逆方向漏れ電流、低い電圧阻止能力（２０〜３０Ｖ）、および高いスイッチング速度を整流器に提供することが非常に望ましい。これらの特徴は、低電圧用に使用される整流器の最終目標である高い変換効率を達成するために重要である。
【００１２】
ショットキーダイオードは低損失整流器として使用することができるが、その逆方向漏れ電流は一般に、他の整流器設計よりもはるかに大きい。ショットキーダイオードは多数キャリアデバイスであり、そのため、通常の大部分のダイオードを減速させる少数キャリア蓄積の問題が生じない。ショットキーダイオードはさらに、ｐｎダイオードよりもはるかに低い接合容量を有する傾向があり、このことはショットキーダイオードの高いスイッチング速度に寄与している。
【００１３】
従来のショットキーダイオードのオン状態電圧を０．５Ｖよりも低くする１つの方法は、ダイオードの表面障壁電位を低くする方法である。しかし、障壁電位を低くすると、逆方向漏れ電流が増大するトレードオフが生じる。さらに、障壁電位が低いと、高温での動作を低下させることがあり、また、逆方向バイアス動作下でやわらかい降伏特性をもたらす。
【００１４】
さらに、ＧａＡｓから製作されたショットキーダイオードに関して、この材料の１つの欠点は、フェルミ準位（または表面電位）が約０．７ボルトに固定されることである（Ｓｉショットキーダイオードもこの限界をある程度有する）。その結果として、オン状態順方向電圧（Ｖf）が固定される。半導体と接触させるために使用する金属のタイプに関わらず、このようなダイオードの表面電位を下げてＶfを低下させることはできない。
【００１５】
ＧａＡｓのこの限界に対する１つの解決策は、窒化ガリウム（ＧａＮ）材料系である。ＧａＮは、３．４ｅＶの広いダイレクトバンドギャップ（ｄｉｒｅｃｔ  ｂａｎｄｇａｐ）、高い電子速度（２×１０7ｃｍ／ｓ）、高い絶縁破壊場（２×１０6Ｖ／ｃｍ）、およびヘテロ構造の可用性を有する。ＧａＮベースの低電圧ダイオードは、従来のショットキーダイオード整流器と比べて、より小さな順方向電圧降下を達成することができる（例えば、あたかもその全体が記載されているかのように参照によって本明細書に組み込まれる、共通の譲受人に譲渡された特許文献１を参照されたい）。
【００１６】
しかし、ＧａＮ低電圧ダイオードは一般に、ＳｉＣまたはＧａＮ基板上に製造することができる。垂直ダイオードデバイスに関しては、基板が導電経路内にあり、電圧降下に寄与する。ＳｉＣ／ＧａＮ基板の一般的な基板抵抗率値は約２０〜３０ｍｏｈｍ−ｃｍであり、厚さ２００μｍの基板では、１００Ａ／ｃｍ2の動作電流密度において４０〜６０ｍＶの電圧降下が加わる。動作電流での総電圧降下の目標は２００ｍＶ未満であるため、この追加の電圧降下は容認できない。さらに、最も一般的に使用されているＳｉＣ基板（ＧａＮ基板は高価で直径が小さい）に関しては、ＧａＮエピＳｉＣ基板界面に追加の障壁がある。この障壁を軽減するために使用される技法があるが、それらは、余分な複雑さを追加し、抵抗の増大に寄与する可能性もある。
【００１７】
したがって、当技術分野では、より低い順方向電圧降下で動作させることができるダイオードが求められている。
【００１８】
【特許文献１】米国特許出願第１０／４４５１３０号明細書、Ｐａｒｉｋｈ他、Gallium Nitride Based Diodes with Low Forward voltage and Low Reverse Current Operation、２００３年５月２０日出願
【特許文献２】米国特許第Ｒｅ．３４８６１号明細書
【特許文献３】米国特許第４９４６５４７号明細書
【特許文献４】米国特許第５２０００２２号明細書
【非特許文献１】L. P. Hunter, Physics of Semiconductor Materials, Devices, and Circuits, Semiconductor Devices, Page 1-10 (1970)
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、ダイオードの寄生抵抗を大幅に低減させ、関連した抵抗性の電圧降下を排除する半導体ダイオード構造およびその製造方法を提供する。
【課題を解決するための手段】
【００２０】
ダイオードを製造する方法は、基板上にｎ＋半導電性緩衝層を付着させるステップと、このｎ＋層上にｎ−半導電層を付着させるステップと、このｎ−層上に半導電性障壁層を付着させるステップと、この障壁層上に誘電体層を付着させるステップとを含む。次いで、誘電体層の一部分を除去し、誘電体層の除去された部分によって残された空洞の中の障壁層上にショットキー金属を付着させる。誘電体層およびショットキー金属を金属接合層によって導電性支持層に貼り付け、基板を除去してｎ＋層を露出させ、ｎ＋、ｎ−および障壁層の部分を選択的に除去して、誘電体層上にショットキー金属を覆うメサ形ダイオード構造を形成し、ｎ＋層上にオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を付着させる。
【００２１】
ダイオードを製造する第２の方法は、障壁層上にショットキー金属を付着させた後に、ｎ＋およびｎ−層の選択部分を除去してショットキー金属の下にメサ形ダイオード構造を形成し、メサ形ダイオード構造の下の基板を除去してバイアを形成し、バイアの中のｎ＋層の表面にオーミックコンタクトを付着させる点を除いて、第１の方法と同様である。
【００２２】
ダイオードを製造する第３の方法は、基板がＧａＮ基板であり、ｎ＋およびｎ−層の選択部分を除去してメサ形ダイオード構造を形成した後に、寄生基板抵抗を小さくするためにＧａＮ基板を薄くし、この薄くした基板の表面にオーミックコンタクトを付着させる点を除いて、第２の方法と同様である。
【００２３】
より具体的な実施形態では、ｎ＋層、ｎ−層および障壁層がＩＩＩ族窒化物を含む。基板上にｎ＋層を付着させるステップの前に、基板上に核生成層を付着させてもよい。核生成層は、ＡｌxＧａ1-xＮとすることができ、ｎ＋層は、ｎ＋にドープされたＧａＮ層、具体的には５×１０17／ｃｍ3から５×１０19／ｃｍ3の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層とすることができる。
【００２４】
ｎ−層は、ｎ−にドープされたＧａＮ層、具体的には１×１０15／ｃｍ3から１×１０17／ｃｍ3の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層とすることができる。障壁層は、ＡｌＧａＮ層、具体的にはＡｌを３０％含むＡｌxＧａ1-xＮ層（１５≦ｘ≦４５）とすることができる。障壁層の厚さは０〜３０Å、具体的には５Åとすることができる。誘電体層はＳｉＯ2誘電体層とすることができる。ショットキー金属は、Ｃｒ、Ｇｅ、Ｆｅ、Ｍｎ、Ｎｂ、Ｎｉ、ＮｉＣｒ、Ｓｎ、Ｔａ、ＴｉおよびＷからなるグループから選択することができ、Ｃｒであることが好ましい。
【００２５】
導電性支持層は金属被覆されたＳｉとすることができ、Ａｕ−Ｓｎ共晶ウェハ接合プロセスを使用して金属接合層によって誘電体層を支持層に貼り付けることができる。オーミックコンタクト材料は、Ａｌ／ＡｕおよびＴｉ／Ａｕからなるグループから選択することができ、またはｎ＋ＧａＮ層に対する他の適当なオーミックコンタクトとすることができる。基板を除去してｎ＋層を露出させるステップは、反応性イオンエッチングを使用して実施することができる。金属接合層によって誘電体層を支持層に貼り付けた後に、誘電体層とは反対側の支持層に、背面接合層を貼り付けることができる。
【発明を実施するための最良の形態】
【００２６】
本発明は、高効率電源などの応用、ならびに低電圧スイッチング電源、電力変換器などの他の応用において使用される、非常に低い順方向電圧（Ｖf）値を有する整流ダイオードを提供する。
【００２７】
本発明に基づく方法の一実施形態は、前面の処理が完了したＳｉＣ基板上の窒化ガリウムデバイスの、金属被覆された担体ウェハへの全体ウェハ接合を提供する。ＳｉＣ基板は除去され、ｎ＋ＧａＮエピタキシャル層上にオーミックコンタクトが直接に配置される。それは、ＧａＮ−ＳｉＣ界面障壁／抵抗経路ならびにＳｉＣ基板抵抗経路を排除する。このことは、抵抗性の寄生電圧降下を最小化しまたは低減させるのに役立つ。
【００２８】
層、領域または基板などの要素が、別の要素「上」にあると記載されたとき、その要素は、その別の要素上に直接にあり、または介在要素が存在してもよいことを理解されたい。さらに、本明細書では、１つの層または別の領域の関係を記述するために、「内側」、「外側」、「上部」、「上方」、「下部」、「下」、「下方」などの相対語が使用されることがある。これらの用語は、図に示された方向だけでなく、デバイスのさまざまな方向を包含することが意図されることを理解されたい。
【００２９】
本明細書では、本発明の理想化された実施形態の概略図である断面図を参照して本発明の実施形態が説明される。そのため、例えば製造技法および／または許容範囲の結果として、図の形状からの変異が予想される。本発明の実施形態を、本明細書に示された領域の特定の形状に限定されると解釈してはならず、本発明の実施形態は、例えば製造に起因する形状の偏差を含む。正方形または長方形として示され、記載された領域は一般に、通常の製作公差のために、丸まったまたは曲がった特徴を有する。したがって、図に示された領域は事実上、概略的なものであり、それらの形状は、デバイスの領域の正確な形状を示すようには意図されておらず、また、本発明の範囲を限定するようにも意図されていない。
【００３０】
図１は、本発明に従って構築されたショットキーダイオード１００の一実施形態を示し、このダイオードは、多くの異なる材料系から製造することができる。説明および理解を容易にするため、ダイオード１００は、単一のデバイスとして示されているが、後述するように、一般にウェハレベルに複数のダイオード１００が製造され、次いでウェハから個々のデバイスに単片化される。一般に、ウェハレベルの単一のプロセスから数千のデバイスが製造される。
【００３１】
好ましいダイオード１００は、ＩＩＩ族窒化物ベースの材料系を使用して製造される。ＩＩＩ族窒化物は、周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）およびインジウム（Ｉｎ）と窒素との間に形成された半導体化合物を含む。このグループはさらに、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの３元および第３級化合物を含む。このダイオードの好ましい材料はＧａＮおよびＡｌＧａＮである。
【００３２】
ダイオード１００は導電性基板１０２を含み、この基板は、さまざまな材料から製作することができるが、デバイスの導電性支持層の働きをする金属被覆されたシリコン（Ｓｉ）であることが好ましい。金属接合層１０４が支持層１０２をショットキー金属層１０６に接続する。この接合層とは反対側のショットキー層上に半導電性ＡｌＧａＮ障壁層１０８が配置され、この障壁層上に、ｎ−半導電性ＧａＮ層１１０が配置される。このｎ−層上にｎ＋半導電性ＧａＮ緩衝層１１２が配置される。最後に、層１１２上に、層１１２を通してダイオードへの電気接続を提供するオーミックコンタクト１１４が配置される。
【００３３】
図１に示したダイオードを製造する１つの方法を図２〜１０に示す。本明細書ではこの方法が単一のデバイスに関して説明されるが、この方法は、ウェハレベルに製造された複数のデバイスに等しく適用可能であることを理解されたい。この方法は、特定の組成を有するある種の材料に関して説明されるが、さまざまな組成を有するさまざまな材料を使用することができることを理解されたい。
【００３４】
図２に示すように、この方法は、基板１１８上にＡｌxＧａ1-xＮ核生成層１１６を付着させることから始まり、核生成層１１６にはＡｌＮ組成物（すなわちｘ＝１）であることが好ましい。シリコン、サファイア、炭化シリコンなどの基板１１８用のさまざまな材料を基板に対して使用することができる。しかし、基板１１８は、サファイアよりもＩＩＩ族窒化物にはるかに近い結晶格子整合を有し、より高品質のＩＩＩ族窒化物膜を付着させる炭化シリコン（ＳｉＣ）であることが好ましい。ＳｉＣ基板は、Ｃｒｅｅ  Ｒｅｓｅｒａｃｈ，Ｉｎｃ．，社（米ノースカロライナ州Ｄｕｒｈａｍ）から入手可能であり、それらを生産する方法は、科学文献、ならびに例えば特許文献２から４に記載されている。
【００３５】
次に、図３に示すように、核生成層１１６上にｎ＋半導電性緩衝層１１２を付着させる。この緩衝層は、５×１０17／ｃｍ3から５×１０19／ｃｍ3の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層であることが好ましい。
【００３６】
図４では、緩衝層１１２上にｎ−半導電層１１０を付着させる。層１１０は、１×１０15／ｃｍ3から１×１０17／ｃｍ3の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮから形成されることが好ましい。
【００３７】
図５に示すように、ｎ−層１１０上に、ＡｌxＧａ1-xＮ半導電性障壁層１０８を付着させる。障壁層１０８は、５Åの厚さおよび１５≦ｘ≦４５の範囲の組成を有することが好ましい。これらのｎ＋、ｎ−および障壁層は、例えば金属有機化学蒸着（ＭＯＣＶＤ）を含む、半導体製造技術分野において知られている付着技法によって付着させることができる。
【００３８】
次に、図６に示すように、障壁層１０８上にＳｉＯ2誘電体層１２０を付着させ、次いで、図７に示すように、この誘電体層の一部分を除去し、誘電体層の一部分を除去した後に残った空洞の中にショットキー金属１０６を、障壁層１０８と電気的に接触するように付着させる。半導体製造技術分野において知られている標準メタライゼーション技法を使用して、Ｃｒであることが好ましいショットキー金属を形成することができるが、障壁の高さを低くするために他の金属を使用することもでき、好ましい材料は、Ｃｒ、Ｆｅ、Ｍｎ、Ｎｂ、Ｎｉ、ＮｉＣｒ、Ｓｎ、Ｔａ、Ｔｉ、ＧｅおよびＷである。異なる仕事関数を有するショットキー金属は異なる障壁電位を与える。Ｃｒは、Ｖfが約０．２Ｖのダイオードに対して許容される障壁電位を提供し、従来法によって容易に付着させることができる。
【００３９】
金属は、低いショットキー障壁電位および低いＶfを提供するように選択しなければならないが、ショットキー障壁電位およびＶfは、逆方向電流が小さく維持されるように十分に高くなければならない。選択された金属が、例えば半導体の電子親和力に等しい仕事関数を有する場合、（トンネルダイオードの場合を除いて）障壁電位はゼロに近づき、その結果、Ｖfがゼロに近づき、ダイオードの逆方向電流を増大させ、それにより、ダイオードは事実上オーム性（ｏｈｍｉｃ）となり、整流を提供しなくなるであろう。
【００４０】
誘電体層１２０は保護層として使用され、このプロセスのさまざまな時点で選択的に除去することができる。あるいは、ショットキー金属を完全な層として付着させ、後に、ショットキー障壁コンタクトを画定するためにエッチングすることもできる。
【００４１】
図８に示すように、この時点でこの構造体をひっくり返し、その誘電体層／ショットキー金属を、金属接合層１０４によって、金属被覆されたＳｉ導電性支持層１０２に、好ましくはＡｕ−Ｓｎ共晶ウェハ接合プロセスを利用して接合する。この接合層は、Ｓｉよりも高い熱膨張率を示す厚い金属である。したがって、接合プロセス後に、接合されたウェハが冷えると、この熱膨張の差によって、接合層内に引張応力が生じる可能性がある。後述するように後に基板１１８を除去すると、接合層内の引張応力によって、支持層１０２および残りの層が曲がる可能性がある。これらの層のこの歪みは、後続の製造ステップ、特にフォトリソグラフィを含む製造ステップにとって望ましくない。
【００４２】
この引張応力の影響は、層１０４の背面に任意選択の背面接合層１２２を追加することによって改善することができる（この背面接合層は、背面接合層が支持層１０２だけに付着し、接合ツールには付着しないことを保障するために、接合プロセスの間、非金属表面によって接触されていなければならない）。この追加の接合層を使用すると、冷却時に両方の接合層に引張応力が導入される。背面接合層内の応力は、接合層１０２によって導入された応力を打ち消して、基板１１８の除去後の曲りを最小化する。
【００４３】
次に、図９に示すように、ＳｉＣ基板１１８および核生成層１１６を薄くし、除去する。本発明に基づくさまざまな除去法を使用することができる。一実施形態では、ＳｉＣ基板の大部分を研削によって除去し、薄い層（例えば１０〜３０ミクロン）だけを残す。この薄い層は、反応性イオンエッチング、または誘導結合プラズマエッチング（ＩＣＰ）のような他のドライエッチングによって除去することができる。
【００４４】
次いで、図１０に示すように、ｎ＋、ｎ−および障壁層の選択された部分を除去して、ＳｉＯ2誘電体層１２０上にショットキー金属１０６を覆うメサ形ダイオード構造を形成する。この除去は、例えば化学エッチング、反応性イオンエッチング（ＲＩＥ）およびイオンミル（ｉｏｎ  ｍｉｌｌ）エッチングを含む半導体製造技術分野において知られているいくつかのエッチング技法によって達成することができる。最後に、ｎ＋層１１２上にオーミックコンタクト１１４を付着させて、ダイオードを完成させる。
【００４５】
上記の方法によって、１×１０18／ｃｍ3にドープされた厚さ２μｍのｎ＋層と、１×１０16／ｃｍ3にドープされた厚さ１μｍのｎ−層と、おおよその組成がＡｌ0.3Ｇａ0.7Ｎである５Åの薄い障壁層とを有する低電圧ダイオードを製造した。Ａｌ／Ａｕオーミックコンタクトを使用した。標準ダイシング技法を実行して個々のデバイスを得た。
【００４６】
横軸の順方向電圧Ｖf（Ｖ）に対する縦軸の順方向電流Ｉf（Ａ／ｃｍ2）のプロットである図１１、ならびに下表１は、これらのデバイスによって示された性能を示す。
【００４７】
【表１】
2008177537.tif 000003
【００４８】
このダイオード構造は非常に小さな寄生抵抗を示す。低いＶｆを与える他、これらのダイオードは、１００Ａ／ｃｍ2よりも大きな電流密度で動作可能であることができ、したがって単位アンペア数あたりの静電容量を向上させる。オーミックコンタクトの金属の全厚が０．５μｍ未満であったため、これらのデバイスは、１Ａレベルで、電流の広がりの影響を示し始めた。オーミック金属を２μｍよりも厚くする金属の厚化は、この問題を改善するはずである。これらのデバイスの低い固有障壁のため、これらのデバイスを、２００Ａ／ｃｍ2の高い順方向電流で動作させることができ、それによって静電容量の利点を得ることができる。
【００４９】
次いで、これらのデバイスを、Ａｇ−Ｓｎベースの標準ダイ接着技法を使用して実装した。実装されたダイオードの結果を図１２に示す。図１２は、図１１と同様、横軸の順方向電圧（Ｖf）に対する縦軸の順方向電流（Ｉf）のプロットである。
【００５０】
本発明のダイオードを代替実施形態で製造することもできる。基板を完全に除去する代わりに、例えば基板にバイアをエッチングして、能動デバイスの下の材料を除去し、基板材料の残りの部分を機械的支持のために維持することもできる。この第２の実施形態に従って製造されたダイオード２００を、図１に似た図１３に示す。ダイオード２００は、図２から７に関して説明したプロセスと同様の方法で製造する。ＳｉＣ基板２１８上に核生成層２１６を付着させ、次いでこの核生成層上にｎ＋半導電性緩衝層２１２を付着させる。緩衝層２１２上にｎ−半導電層２１０を付着させ、ｎ−層２１０上に半導電性障壁層２０８が付着させる。障壁層２０８上にショットキー金属層２０６を付着させる。
【００５１】
次いで、ｎ＋、ｎ−および緩衝層の選択された部分を除去して、ショットキー金属の下にメサ形ダイオード構造を形成する。最後に、基板２１８および核生成層２１６のメサ形ダイオード構造の下の部分を除去して、バイアを形成し、次いで、基板の表面およびバイア内にオーミックコンタクト層２１４を、ｎ＋層２１２と電気的に接続するように付着させる。
【００５２】
ダイオードの第３の実施形態は、バルクＧａＮウェハ上で実施することができ、寄生基板抵抗を低減させるため、続いてこのバルクＧａＮウェハを薄くする。ＳｉＣ基板上に製造されたＧａＮダイオードの場合のようなヘテロ構造エピ基板界面がないため、バルクＧａＮウェハを完全に除去する必要はない。この界面電圧降下の排除以外の基板寄生の低減は、ＧａＮ基板ウェハの薄化の程度の関数である。
【００５３】
やはり図１に似た図１４に示すように、この第３の実施形態はダイオード３００として示される。この実施形態は、第２の実施形態と同様に、図２から７に関連して説明したプロセスと同様のプロセスを使用して製造する。ＧａＮ基板３１８上に核生成層３１６を付着させ、次いで、この核生成層上にｎ＋半導電性緩衝層３１２を付着させる。緩衝層３１２上にｎ−半導電層３１０を付着させ、ｎ−層３１０上に半導電性障壁層３０８を付着させる。障壁層３０８上にショットキー金属層３０６を付着させる。
【００５４】
次いで、ｎ＋、ｎ−および緩衝層の選択された部分を除去して、ショットキー金属の下にメサ形ダイオード構造を形成する。基板に関連した寄生抵抗を小さくするためにＧａＮ基板３１８を十分に薄くし、次いで、基板の表面にオーミックコンタクト層３１４を付着させる。
【００５５】
本発明の好ましい実施形態を示し、説明した。しかし、当業者には、疑いの余地なく、変更および追加の実施形態が明らかである。さらに、記載した要素の代わりに、等価の要素を使用することができ、部分または接続は逆にし、または他の方法で相互交換することができ、本発明のある種の特徴は他の特徴とは独立に利用することができる。したがって、これらの例示的な実施形態は例示のためのものであって、包括的なものではないと考えるべきであり、添付の請求項は本発明の完全な範囲を指示する。
【図面の簡単な説明】
【００５６】
【図１】本発明に従って構築されたダイオードの一実施形態の断面図である。
【図２】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図３】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図４】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図５】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図６】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図７】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図８】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図９】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図１０】本発明に基づくダイオードを製造するプロセスの一ステップを示す断面図である。
【図１１】本発明に従って構築されたダイオードの測定された性能を示すグラフである。
【図１２】本発明に従って構築されたダイオードの測定された性能を示すグラフである。
【図１３】本発明に従って構築されたダイオードの代替実施形態を示す図１に似た断面図である。
【図１４】本発明に従って構築されたダイオードの他の代替実施形態を示す図１に似た断面図である。
【図１】
2008177537.tif 000004
【図２】
2008177537.tif 000005
【図３】
2008177537.tif 000006
【図４】
2008177537.tif 000007
【図５】
2008177537.tif 000008
【図６】
2008177537.tif 000009
【図７】
2008177537.tif 000010
【図８】
2008177537.tif 000011
【図９】
2008177537.tif 000012
【図１０】
2008177537.tif 000013
【図１１】
2008177537.tif 000014
【図１２】
2008177537.tif 000015
【図１３】
2008177537.tif 000016
【図１４】
2008177537.tif 000017
【手続補正書】
【提出日】平成20年6月5日(2008.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ダイオードを製造する方法であって、
基板を提供するステップと、
前記基板上に複数の半導体層を付着させるステップと、
前記半導体層上に誘電体層を付着させるステップと、
前記誘電体層の一部分を除去するステップと、
前記誘電体層の除去された部分によって残された空洞の中の前記複数の半導体層上に、ショットキー金属を付着させるステップと、
導電性支持層を提供するステップと、
金属接合層によって前記誘電体層を前記支持層に貼り付けるステップと、
前記基板を除去して、前記半導体層のうちの前記基板に隣接した１つの半導体層を露出させるステップと、
露出された前記半導体層上にオーミックコンタクトを付着させるステップとを備えることを特徴とする方法。
【請求項２】
複数の半導体層を付着させる前記ステップは、前記基板上にｎ＋半導電性緩衝層を付着させるステップと、前記ｎ＋層上にｎ−半導電層を付着させるステップと、前記ｎ−層上に半導電性障壁層を付着させるステップとを含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記ｎ＋、ｎ−および障壁層の部分を選択的に除去して、前記誘電体層上に前記ショットキー金属を覆うメサ形ダイオード構造を形成するステップをさらに備えることを特徴とする請求項１に記載の方法。
【請求項４】
前記基板上にｎ＋層を付着させる前記ステップの前に、前記基板上に核生成層を付着させるステップをさらに備えることを特徴とする請求項２に記載の方法。
【請求項５】
前記ｎ＋層は、５×１０１７／ｃｍ３から５×１０１９／ｃｍ３の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層を含むことを特徴とする請求項２に記載の方法。
【請求項６】
前記ｎ−層は、１×１０１５／ｃｍ３から１×１０１７／ｃｍ３の不純物濃度を有するようにドープされた厚さ０．５から５μｍのＧａＮ層を含むことを特徴とする請求項２に記載の方法。
【請求項７】
前記障壁層は、厚さ５〜１５ÅのＡｌｘＧａ１−ｘＮ層を含み、０．１５≦ｘ≦０．４５であることを特徴とする請求項２に記載の方法。
【請求項８】
金属接合層によって前記誘電体層を前記支持層に貼り付ける前記ステップは、Ａｕ−Ｓｎ共晶ウェハ接合プロセスを使用して前記誘電体層を前記支持層に貼り付けるステップを含むことを特徴とする請求項１に記載の方法。
【請求項９】
導電性支持層と、
前記導電性支持層上に配置されたショットキー金属層と、
前記導電性支持層とは反対側の前記ショットキー層上に配置された半導電性障壁層と、
前記ショットキー層とは反対側の前記障壁層上に配置されたｎ−半導電性層と、
前記障壁層とは反対側の前記ｎ−層上に配置されたｎ＋半導体緩衝層と、
前記ｎ−層とは反対側の前記ｎ＋層上に配置されたオーミックコンタクトとを備えたことを特徴とするダイオード。
【請求項１０】
前記支持層に前記ショットキー層を貼り付ける金属接合層をさらに備えることを特徴とする請求項９に記載のダイオード。
【請求項１１】
前記ｎ＋層、前記ｎ−層および前記障壁層はＩＩＩ族窒化物を含むことを特徴とする請求項９に記載のダイオード。
【請求項１２】
前記ｎ＋層、前記ｎ−層および前記障壁層はＩＩＩ族窒化物を含むことを特徴とする請求項９に記載のダイオード。
【請求項１３】
前記ショットキー金属は、Ｃｒ、Ｆｅ、Ｍｎ、Ｎｂ、Ｎｉ、ＮｉＣｒ、Ｓｎ、Ｔａ、Ｔｉ、ＧｅおよびＷからなるグループから選択されることを特徴とする請求項９に記載のダイオード。
【請求項１４】
前記導電性支持層は金属被覆されたＳｉであることを特徴とする請求項９に記載のダイオード。
【外国語明細書】
2008177537000001.pdf