(57)【要約】【課題】電気光学装置において、画素スイッチング用のＴＦＴの性能を向上させると共に遮光性を高める。【解決手段】電気光学装置は、基板（１０）上に、データ線（６ａ）及び走査線（１１ａ）と、データ線及び走査線の交差に対応して設けられた画素電極（９ａ）と、画素電極に接続されており、チャネル領域（１ａ´）とソース領域（１ｄ）との間に形成された第１のＬＤＤ領域（１ｂ）と、チャネル領域とドレイン領域（１ｅ）との間に形成された第２のＬＤＤ領域（１ｃ）とを有する半導体層（１ａ）、及びチャネル領域に重なるゲート電極（３ａ）を有するトランジスタ（３０）とを備える。更に、ゲート電極と、絶縁膜（４１ａ）を介して互いに異なる層に配置されており、第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成されると共にゲート電極と電気的に接続された第１遮光部（１１ａ）を備える。【選択図】図７
2008026774.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、
該画素電極と電気的に接続されており、チャネル領域とソース領域との間に形成された第１のＬＤＤ領域と、前記チャネル領域とドレイン領域との間に形成された第２のＬＤＤ領域とを有する半導体層、及び前記チャネル領域に重なるゲート電極を有するトランジスタと、
前記ゲート電極と、絶縁膜を介して互いに異なる層に配置されており、前記基板上で平面的に見て、前記第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成されると共に前記ゲート電極と電気的に接続された第１遮光部と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記第１遮光部は、前記走査線の一部として形成されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記トランジスタと互いに異なる層に形成されており、前記表示領域内の第１方向に沿って延びる第１部分と、該第１方向に交わる第２方向に沿って延びる第２部分と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記第１方向に沿って延びる第１領域と前記非開口領域のうち前記第２方向に沿って延びる第２領域とが相互に交差する交差領域において、前記第１部分及び前記第２部分が相互に交差する交差部を有する第２遮光部を備え、
前記画素電極は、前記ドレイン領域に電気的に接続され、前記データ線は、前記ソース領域に電気的に接続されており、
前記第２のＬＤＤ領域の少なくとも一部は、前記交差部と重なる
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
基板上に、
互いに交差する複数のデータ線及び複数の走査線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、
該画素電極と電気的に接続されており、第１チャネル領域とソース領域との間に形成された第１のＬＤＤ領域と、前記第１チャネル領域とドレイン領域との間に形成された第２のＬＤＤ領域とを有する第１の半導体層、及び、前記第１チャネル領域に重なると共に前記第１及び第２のＬＤＤ領域に少なくとも部分的に重なる第１ゲート電極を有する第１のトランジスタと
を備えたことを特徴とする電気光学装置。
【請求項５】
前記第１ゲート電極は、前記走査線の一部として形成されることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記第１のトランジスタと互いに異なる層に形成されており、前記表示領域内の第１方向に沿って延びる第１部分と、該第１方向に交わる第２方向に沿って延びる第２部分と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記第１方向に沿って延びる第１領域と前記非開口領域のうち前記第２方向に沿って延びる第２領域とが相互に交差する交差領域において、前記第１部分及び前記第２部分が相互に交差する交差部を有する遮光部を備え、
前記画素電極は、前記ドレイン領域に電気的に接続され、前記データ線は、前記ソース領域に電気的に接続されており、
前記第２のＬＤＤ領域の少なくとも一部は、前記交差部と重なる
ことを特徴とする請求項４又は５に記載の電気光学装置。
【請求項７】
前記表示領域の周辺に位置する周辺領域に配置されており、前記画素電極を駆動するための、第２チャネル領域の両側の各々に設けられた第３のＬＤＤ領域を有する第２の半導体層、及び前記第２チャネル領域に重なると共に前記第３のＬＤＤ領域に重ならない第２ゲート電極を有する第２のトランジスタを含む駆動回路を備えたことを特徴とする請求項４から６のいずれか一項に記載の電気光学装置。
【請求項８】
請求項１から７のいずれか一項に記載の電気光学装置を具備してなる電子機器。
【請求項９】
基板上の表示領域に形成された半導体層に第１導電型の不純物をドープする第１ドープ工程と、
該第１ドープ工程の後に、前記半導体層のチャネル領域となるべき領域にゲート電極を形成し、該ゲート電極をマスクとして前記半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記チャネル領域を形成すると共に前記チャネル領域の両側に前記第２導電型の不純物領域を形成する第２ドープ工程と、
該第２ドープ工程の後に、前記半導体層及び前記ゲート電極上に第１絶縁膜を積層する第１絶縁膜積層工程と、
前記第１絶縁膜上に、前記チャネル領域、前記チャネル領域とソース領域の間の第１のＬＤＤ領域となるべき領域及び前記チャネル領域とドレイン領域の間の第２のＬＤＤ領域となるべき領域を覆うように、且つ、前記ゲート電極と電気的に接続するように、遮光部を遮光性導電材料から形成する遮光部形成工程と、
前記遮光部をマスクとして前記半導体層に前記第２導電型の不純物をドープすることによって、前記ソース領域、前記ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成する第３ドープ工程と、
前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項１０】
前記遮光部形成工程は、前記遮光部を前記走査線の一部として形成することを特徴とする請求項９に記載の電気光学装置の製造方法。
【請求項１１】
基板上の表示領域に形成された半導体層に第１導電型の不純物をドープする第１ドープ工程と、
該第１ドープ工程の後に、前記半導体層のチャネル領域となるべき領域にレジスト膜を形成し、該レジスト膜をマスクとして前記半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記チャネル領域を形成すると共に前記チャネル領域の両側に前記第２導電型の不純物領域を形成する第２ドープ工程と、
該第２ドープ工程の後に、前記半導体層の、前記チャネル領域、前記チャネル領域とソース領域の間の第１のＬＤＤ領域となるべき領域及び前記チャネル領域とドレイン領域の間の第２のＬＤＤ領域となるべき領域に重なるように、ゲート電極を遮光性導電材料から形成するゲート電極形成工程と、
前記ゲート電極をマスクとして、前記半導体層に前記第２導電型の不純物をドープすることによって、前記ソース領域、前記ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成する第３ドープ工程と、
前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項１２】
基板上の表示領域に形成された半導体層に第１導電型の不純物をドープする第１ドープ工程と、
該第１ドープ工程の後に、前記半導体層のチャネル領域となるべき領域に第１のレジスト膜を形成し、該第１のレジスト膜をマスクとして前記半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記チャネル領域を形成すると共に前記チャネル領域の両側に前記第２導電型の不純物領域を形成する第２ドープ工程と、
該第２ドープ工程の後に、前記半導体層の、前記チャネル領域、前記チャネル領域とソース領域の間の第１のＬＤＤ領域となるべき領域及び前記チャネル領域とドレイン領域の間の第２のＬＤＤ領域となるべき領域に部分的に重なるように、ゲート電極を遮光性導電材料から形成するゲート電極形成工程と、
前記半導体層及び前記遮光膜上に、前記チャネル領域、前記第１のＬＤＤ領域となるべき領域、及び前記第２のＬＤＤ領域となるべき領域を覆うように第２のレジスト膜を形成するレジスト膜形成工程と、
前記第２のレジスト膜をマスクとして、前記半導体層に前記第２導電型の不純物をドープすることによって、前記ソース領域、前記ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成する第３ドープ工程と、
前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項１３】
基板上の表示領域に形成された第１の半導体層及び前記表示領域の周囲に位置する周辺領域に形成された第２の半導体層に第１導電型の不純物をドープする第１ドープ工程と、
該第１ドープ工程の後に、前記第１の半導体層の第１チャネル領域となるべき領域及び前記第２の半導体層の全面に第１レジスト膜を形成し、該第１レジスト膜をマスクとして前記第１及び第２の半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記第１チャネル領域を形成すると共に前記第１チャネル領域の両側に前記第２導電型の第１不純物領域を形成する第２ドープ工程と、
該第２ドープ工程の後に、前記第１の半導体層の、前記第１チャネル領域、前記第１チャネル領域と第１ソース領域との間の第１のＬＤＤ領域となるべき領域及び前記第１チャネル領域と第１ドレイン領域との間の第２のＬＤＤ領域となるべき領域に重なるように第１ゲート電極を形成し、且つ、前記第２の半導体層の第２チャネル領域となるべき領域に第２ゲート電極を形成するゲート電極形成工程と、
前記第１ゲート電極及び前記第１の半導体層を覆うように第２レジスト膜を形成し、該第２レジスト膜及び前記第２ゲート電極をマスクとして前記第１及び第２の半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記第２のチャネル領域を形成すると共に前記第２のチャネル領域の両側に前記第２導電型の第２不純物領域を形成する第３ドープ工程と、
前記第２レジスト膜を除去すると共に、前記第２の半導体層の、前記第２チャネル領域、前記第２チャネル領域の両側の各々の第３のＬＤＤ領域となるべき領域に重なるように第３レジスト膜を形成し、前記第１ゲート電極及び第３レジスト膜をマスクとして、前記第１及び第２の半導体層に前記第２導電型の不純物をドープすることによって、前記第１の半導体層における前記第１ソース領域、前記第１ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成すると共に、前記第２の半導体層における第２ソース領域及び第２ドレイン領域、並びに前記第３のＬＤＤ領域を形成する第３ドープ工程と、
前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、
前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程と
を含むことを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。しかしながら、オフ電流を低減するなどの目的で半導体層にＬＤＤ（Lightly Doped Drain）領域が形成されたＴＦＴ（即ち、ＬＤＤ構造を有するＴＦＴ）では、ＬＤＤ領域に照射された光によって当該ＬＤＤ領域に光リーク電流が生じてしまう問題点がある。そこで、例えば特許文献１では、ＴＦＴのＬＤＤ領域をゲート電極で覆うことにより、光リーク電流を低減させる技術が提案されている。
【０００３】
一方、半導体の分野では、いわゆるＧＯＬＤ（Gate drain OverLapped Device）構造を有するＴＦＴが知られている（例えば特許文献２参照）。ＧＯＬＤ構造を有するＴＦＴでは、ゲート電極が、ソース・ドレイン領域と重なるように形成されており、これにより、ＴＦＴの動作時におけるチャネル電流を増大させることが可能になる、とされている。
【０００４】
【特許文献１】特開２００１−１１９０２７号公報
【特許文献２】特開平２−１１６１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に開示された技術によれば、開口率の向上や装置の小型化のために、上述した遮光膜を細く形成する場合などに、ＴＦＴを十分に遮光できないおそれがあるという技術的問題点がある。また、上述したＧＯＬＤ構造を有するＴＦＴでは、非動作時におけるチャネル電流が増大してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、画素スイッチング用のトランジスタの性能を向上させると共に、遮光性が高められており、高品位の画像を表示可能な電気光学装置及びその製造方法並びに該電気光学装置を備えてなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る第１の電気光学装置は上記課題を解決するために、基板上に、互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、該画素電極と電気的に接続されており、チャネル領域とソース領域との間に形成された第１のＬＤＤ領域と、前記チャネル領域とドレイン領域との間に形成された第２のＬＤＤ領域とを有する半導体層、及び前記チャネル領域に重なるゲート電極を有するトランジスタと、前記ゲート電極と、絶縁膜を介して互いに異なる層に配置されており、前記基板上で平面的に見て、前記第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成されると共に前記ゲート電極と電気的に接続された第１遮光部とを備える。
【０００８】
本発明に係る第１の電気光学装置によれば、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、例えば後述するトランジスタがオンオフされることによって、所定のタイミングで画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【０００９】
トランジスタは、チャネル領域を含む半導体層と、該チャネル領域に重なるゲート電極とを有する。半導体層は、チャネル領域とソース領域との間に形成された第１のＬＤＤ領域、及びチャネル領域とドレイン領域との間に形成された第２のＬＤＤ領域を有する。即ち、トランジスタはＬＤＤ構造を有する。
【００１０】
「第１のＬＤＤ領域」及び「第２のＬＤＤ領域」の各々は、例えばイオン注入(ion implantation)法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域である。このような不純物領域は、半導体層におけるチャネル長に沿ってチャネル領域の両側にミラー対称に形成されており、トランジスタの非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つトランジスタの動作時に流れるオン電流の低下を抑制できる。
【００１１】
ゲート電極は、チャネル領域に重なるように形成される。ゲート電極は、走査線のうちチャネル領域に重なる部分として形成されてもよいし、走査線とは別に設けられた導電膜でもよい。このような導電膜は、コンタクトホール等の接続手段を介して走査線に電気的に接続される。
【００１２】
本発明では特に、トランジスタのゲート電極と、絶縁膜を介して互いに異なる層に配置され、基板上で平面的に見て、第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成された第１遮光部を備える。即ち、第１遮光部は、絶縁膜を介してゲート電極よりも例えば上層側に、基板上で平面的に見て、第１及び第２のＬＤＤ領域を少なくとも部分的に覆うように、遮光性の導電膜が積層されることにより形成される。よって、第１及び第２のＬＤＤ領域に照射される光を低減できる。言い換えれば、第１及び第２のＬＤＤ領域に向かう光が、第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成された第１遮光部によって遮光される。従って、第１及び第２のＬＤＤ領域に光が照射されることにより、該第１及び第２のＬＤＤ領域に光リーク電流が生じてしまうことを抑制できる。これにより、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できる。
【００１３】
ここで、本発明に係る「第１及び第２のＬＤＤ領域と少なくとも部分的に重なる」には、第１及び第２のＬＤＤ領域の両方と部分的或いは完全に重なる場合のみならず、第１のＬＤＤ領域だけと部分的に或いは完全に重なる場合や第２のＬＤＤ領域だけと部分的に或いは完全に重なる場合も含まれる。第１及び第２のＬＤＤ領域に到達する光を遮る遮光性を高める観点からみれば、第１遮光部が第１及び第２のＬＤＤ領域の両方と重なることが好ましい。
【００１４】
更に、本発明では特に、第１遮光部は、例えば該第１遮光部とゲート電極との間に積層された絶縁膜に開孔されたコンタクトホール等の接続手段を介して、ゲート電極と電気的に接続される。よって、トランジスタの動作時に、チャネル領域に加えて、第１及び第２のＬＤＤ領域に少なくとも部分的に電界を印加することができる。従って、トランジスタの動作時に流れるオン電流を大きくすることができる。加えて、第１遮光部は、ゲート電極と絶縁膜を介して互いに異なる層に配置されているので、トランジスタの非動作時に流れるオフ電流の増加を抑制することができる。即ち、第１遮光部とゲート電極との間に位置する絶縁膜の厚さを調整することによって、非動作時におけるオフ電流を抑制しつつ、トランジスタの動作時に流れるオン電流を大きくすることができる。
【００１５】
以上説明したように本発明に係る第１の電気光学装置によれば、画素電極と電気的に接続されたトランジスタの第１及び第２のＬＤＤ領域と少なくとも部分的に重なる第１遮光部によって、第１及び第２のＬＤＤ領域における光リーク電流の発生を抑制できると共にトランジスタの動作時に流れるオン電流を大きくすることができる。これにより、フリッカ等の表示不良が低減された高品位な画像を表示可能となる。
【００１６】
本発明に係る第１の電気光学装置の一態様では、前記第１遮光部は、前記走査線の一部として形成される。
【００１７】
この態様によれば、第１遮光部は、走査線の一部、即ち、例えば、走査線のうち当該走査線が延びる方向（即ち、Ｘ方向）に沿った本線部から例えばデータ線が延びる方向（即ち、Ｙ方向）に延設された延設部として形成される。よって、走査線の一部を、第１遮光部として機能させることができるので、基板上の積層構造の複雑化を殆ど招くことなく、第１及び第２のＬＤＤ領域の遮光性を高めると共にトランジスタのオン電流を大きくすることができる。尚、第１遮光部は、前記本線部の一部として形成されてもよいし、前記本線部の一部及び前記延設部として形成されてもよい。
【００１８】
本発明に係る第１の電気光学装置の他の態様では、前記トランジスタと互いに異なる層に形成されており、前記表示領域内の第１方向に沿って延びる第１部分と、該第１方向に交わる第２方向に沿って延びる第２部分と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記第１方向に沿って延びる第１領域と前記非開口領域のうち前記第２方向に沿って延びる第２領域とが相互に交差する交差領域において、前記第１部分及び前記第２部分が相互に交差する交差部を有する第２遮光部を備え、前記画素電極は、前記ドレイン領域に電気的に接続され、前記データ線は、前記ソース領域に電気的に接続されており、前記第２のＬＤＤ領域の少なくとも一部は、前記交差部と重なる。
【００１９】
この態様によれば、第２遮光部は、第２のＬＤＤ領域の少なくとも一部が交差部に重なっていることにより、第２のＬＤＤ領域が交差部に重ならない場合に比べて該第２のＬＤＤ領域に照射される光を低減できる。
【００２０】
更に、本願発明者は、トランジスタの動作時に、画素電極に電気的に接続されるドレイン領域とチャネル領域との間に形成された第２のＬＤＤ領域において、データ線に電気的に接続されるソース領域とチャネル領域との間に形成された第１のＬＤＤ領域に比べて光リーク電流が相対的に発生し易いと推察している。
【００２１】
従って、この態様によれば、第２のＬＤＤ領域の少なくとも一部が交差部に重なっていることによって、光リーク電流が生じ易いＬＤＤ領域を遮光でき、トランジスタに流れる光リーク電流を効果的に低減できる。
【００２２】
尚、本発明に係る「第１領域」とは、互いに隣接する開口領域を相互に隔てるように表示領域に格子状に延びる非開口領域のうち当該表示領域の第１方向に延びる領域である。より具体的には、例えば基板上でマトリクス状に規定された複数の画素の行方向、即ち複数の走査線が配列される配列方向である。複数の走査線に交差するデータ線は、第１領域に形成されていることになり、走査線は後述する第２領域に形成されている。本発明に係る「開口領域」とは、実質的に光が透過する画素内の領域であり、例えば、画素電極が形成される領域であって、透過率の変更に応じて液晶等の電気光学物質を抜けてきた出射光の階調を変化させることが可能となる領域である。言い換えれば、「開口領域」とは、画素に集光される光が光を透過させない、或いは光透過率が透明電極に比べて相対的に小さい配線、遮光膜、及び各種素子等の遮光体で遮られることがない領域を意味する。本発明に係る「非開口領域」とは、表示に寄与する光が透過しない領域を意味し、例えば画素内に非透明な配線或いは電極、若しくは各種素子等の遮光体が配設されている領域を意味する。本発明に係る「開口率」とは、開口領域及び非開口領域を加えた画素のサイズにおける開口領域の割合を意味し、開口率が大きいほど本発明に係る電気光学装置の表示性能が向上する。
【００２３】
本発明に係る第２の電気光学装置は、基板上に、互いに交差する複数のデータ線及び複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記基板上の表示領域を構成する複数の画素の各々に形成された画素電極と、該画素電極と電気的に接続されており、第１チャネル領域とソース領域との間に形成された第１のＬＤＤ領域と、前記第１チャネル領域とドレイン領域との間に形成された第２のＬＤＤ領域とを有する第１の半導体層、及び、前記第１チャネル領域に重なると共に前記第１及び第２のＬＤＤ領域に少なくとも部分的に重なる第１ゲート電極を有する第１のトランジスタとを備える。
【００２４】
本発明に係る第２の電気光学装置によれば、上述した本発明に係る第１の電気光学装置と概ね同様に画像表示が行われる。
【００２５】
本発明では、画素電極と電気的に接続された第１のトランジスタを構成する第１の半導体層は、第１チャネル領域とソース領域との間に形成された第１のＬＤＤ領域、及び第１チャネル領域とドレイン領域との間に形成された第２のＬＤＤ領域を有する。
【００２６】
「第１のＬＤＤ領域」及び「第２のＬＤＤ領域」の各々は、例えばイオン注入法等の不純物打ち込みによって第１の半導体層に不純物を打ち込んでなる不純物領域である。このような不純物領域は、第１の半導体層におけるチャネル長に沿って第１チャネル領域の両側にミラー対称に形成されており、第１のトランジスタの非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つ第１のトランジスタの動作時に流れるオン電流の低下を抑制できる。
【００２７】
本発明では特に、第１のトランジスタを構成する第１ゲート電極は、第１の半導体層の第１チャネル領域に重なると共に第１及び第２のＬＤＤ領域に少なくとも部分的に重なる。即ち、第１のトランジスタは、所謂ＧＯＬＤ構造を有する。よって、第１及び第２のＬＤＤ領域に照射される光を低減できる。言い換えれば、第１及び第２のＬＤＤ領域に向かう光が、第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成されたゲート電極によって遮光される。従って、第１及び第２のＬＤＤ領域に光が照射されることにより、該第１及び第２のＬＤＤ領域に光リーク電流が生じてしまうことを抑制できる。これにより、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できる。
【００２８】
尚、第１ゲート電極は、走査線のうち第１チャネル領域並びに第１及び第２のＬＤＤ領域に重なる部分として形成されてもよいし、走査線とは別に設けられた導電膜でもよい。このような導電膜は、コンタクトホール等の接続手段を介して走査線に電気的に接続される。第１及び第２のＬＤＤ領域に到達する光を遮る遮光性を高める観点からみれば、第１ゲート電極が第１及び第２のＬＤＤ領域の両方と重なることが好ましい。
【００２９】
更に、第１ゲート電極が、第１の半導体層の第１チャネル領域に重なると共に第１及び第２のＬＤＤ領域に少なくとも部分的に重なることによって、第１のトランジスタの動作時に、第１チャネル領域に加えて、第１及び第２のＬＤＤ領域に対して少なくとも部分的に電界を印加することができる。従って、第１のトランジスタの動作時に流れるオン電流を大きくすることができる。
【００３０】
以上説明したように本発明に係る第２の電気光学装置によれば、第１の半導体層の第１チャネル領域に加えて、第１及び第２のＬＤＤ領域と少なくとも部分的に重なるゲート電極によって、第１及び第２のＬＤＤ領域における光リーク電流の発生を抑制できると共に第１のトランジスタの動作時に流れるオン電流を大きくすることができる。これにより、フリッカ等の表示不良が低減された高品位な画像を表示可能となる。
【００３１】
本発明に係る第２の電気光学装置の一態様では、前記第１ゲート電極は、前記走査線の一部として形成される。
【００３２】
この態様によれば、第１ゲート電極は、走査線の一部として形成される。より具体的には、第１ゲート電極は、例えば、当該走査線が延びる方向（即ち、Ｘ方向）に沿った本線部の一部及び該一部から第１及び第２のＬＤＤ領域を覆うように延設された延設部として形成される。よって、走査線の一部が第１チャネル領域に加えて第１及び第２のＬＤＤ領域と重なる第１ゲート電極として機能するので、基板上の積層構造の複雑化を殆ど招くことなく、第１及び第２のＬＤＤ領域の遮光性を高めると共に第１のトランジスタのオン電流を大きくすることができる。
【００３３】
本発明に係る第２の電気光学装置の他の態様では、前記第１のトランジスタと互いに異なる層に形成されており、前記表示領域内の第１方向に沿って延びる第１部分と、該第１方向に交わる第２方向に沿って延びる第２部分と、前記複数の画素の各々の開口領域を互いに隔てる非開口領域のうち前記第１方向に沿って延びる第１領域と前記非開口領域のうち前記第２方向に沿って延びる第２領域とが相互に交差する交差領域において、前記第１部分及び前記第２部分が相互に交差する交差部を有する遮光部を備え、前記画素電極は、前記ドレイン領域に電気的に接続され、前記データ線は、前記ソース領域に電気的に接続されており、
前記第２のＬＤＤ領域の少なくとも一部は、前記交差部と重なる。
【００３４】
この態様によれば、第１のトランジスタと互いに異なる層に形成された遮光部は、第２のＬＤＤ領域の少なくとも一部が交差部に重なっていることにより、光リーク電流が生じ易い第２のＬＤＤ領域を遮光でき、トランジスタに流れる光リーク電流を効果的に低減できる。
【００３５】
本発明に係る第２の電気光学装置の他の態様では、前記表示領域の周辺に位置する周辺領域に配置されており、前記画素電極を駆動するための、第２チャネル領域の両側の各々に設けられた第３のＬＤＤ領域を有する第２の半導体層、及び前記第２チャネル領域に重なると共に前記第３のＬＤＤ領域に重ならない第２ゲート電極を有する第２のトランジスタを含む駆動回路を備える。
【００３６】
この態様によれば、画素電極を駆動するための、例えばデータ線駆動回路、サンプリング回路、走査線駆動回路等の駆動回路が、周辺領域に設けられており、該駆動回路は、第３のＬＤＤ領域が形成された第２の半導体層及び第２ゲート電極を有する第２のトランジスタを含んで構成される。本態様では特に、第２ゲート電極は、第２の半導体層における第２チャネル領域に重なると共に第３のＬＤＤ領域に重ならないように形成される、即ち、第２のトランジスタはＬＤＤ構造を有する。よって、駆動回路に含まれる第２のトランジスタの非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つトランジスタの動作時に流れるオン電流の低下を抑制できる。
【００３７】
本発明の電子機器は上記課題を解決するために、上述した本発明に係る第１又は第２の電気光学装置（但し、その各種態様も含む）を具備する。
【００３８】
本発明の電子機器によれば、上述した本発明に係る第１又は第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３９】
本発明に係る第１の電気光学装置の製造方法は上記課題を解決するために、基板上の表示領域に形成された半導体層に第１導電型の不純物をドープする第１ドープ工程と、該第１ドープ工程の後に、前記半導体層のチャネル領域となるべき領域にゲート電極を形成し、該ゲート電極をマスクとして前記半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記チャネル領域を形成すると共に前記チャネル領域の両側に前記第２導電型の不純物領域を形成する第２ドープ工程と、該第２ドープ工程の後に、前記半導体層及び前記ゲート電極上に第１絶縁膜を積層する第１絶縁膜積層工程と、前記第１絶縁膜上に、前記チャネル領域、前記チャネル領域とソース領域の間の第１のＬＤＤ領域となるべき領域及び前記チャネル領域とドレイン領域の間の第２のＬＤＤ領域となるべき領域を覆うように、且つ、前記ゲート電極と電気的に接続するように、遮光部を遮光性導電材料から形成する遮光部形成工程と、前記遮光部をマスクとして前記半導体層に前記第２導電型の不純物をドープすることによって、前記ソース領域、前記ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成する第３ドープ工程と、前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記基板上の表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程とを含む。
【００４０】
本発明に係る第１の電気光学装置の製造方法によれば、上述した本発明に係る第１の電気光学装置を製造することができる。ここで特に、遮光部形成工程によって、遮光部を、表示領域に形成されるトランジスタのチャネル領域並びに第１及び第２のＬＤＤ領域と重なるように形成するので、第１及び第２のＬＤＤ領域における光リーク電流の発生を抑制できると共に該トランジスタの動作時に流れるオン電流を大きくすることができる。よって、高品位な画像を表示可能な電気光学装置を製造することができる。
【００４１】
本発明に係る第１の電気光学装置の製造方法の他の態様では、前記遮光部形成工程は、前記遮光部を前記走査線の一部として形成する。
【００４２】
この態様によれば、遮光部を走査線の一部として形成するので、製造工程を簡略化することができる。
【００４３】
本発明に係る第２の電気光学装置の製造方法は上記課題を解決するために、基板上の表示領域に形成された半導体層に第１導電型の不純物をドープする第１ドープ工程と、該第１ドープ工程の後に、前記半導体層のチャネル領域となるべき領域にレジスト膜を形成し、該レジスト膜をマスクとして前記半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記チャネル領域を形成すると共に前記チャネル領域の両側に前記第２導電型の不純物領域を形成する第２ドープ工程と、該第２ドープ工程の後に、前記半導体層の、前記チャネル領域、前記チャネル領域とソース領域の間の第１のＬＤＤ領域となるべき領域及び前記チャネル領域とドレイン領域の間の第２のＬＤＤ領域となるべき領域に重なるように、ゲート電極を遮光性導電材料から形成するゲート電極形成工程と、前記ゲート電極をマスクとして、前記半導体層に前記第２導電型の不純物をドープすることによって、前記ソース領域、前記ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成する第３ドープ工程と、前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程とを含む。
【００４４】
本発明に係る第２の電気光学装置の製造方法によれば、上述した本発明に係る第２の電気光学装置を製造することができる。ここで特に、ゲート電極形成工程によって、ゲート電極を、表示領域に形成されるトランジスタのチャネル領域並びに第１及び第２のＬＤＤ領域と重なるように形成するので、第１及び第２のＬＤＤ領域における光リーク電流の発生を抑制できると共にトランジスタの動作時に流れるオン電流を大きくすることができる。よって、高品位な画像を表示可能な電気光学装置を製造することができる。
【００４５】
基板上の表示領域に形成された半導体層に第１導電型の不純物をドープする第１ドープ工程と、該第１ドープ工程の後に、前記半導体層のチャネル領域となるべき領域に第１のレジスト膜を形成し、該第１のレジスト膜をマスクとして前記半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記チャネル領域を形成すると共に前記チャネル領域の両側に前記第２導電型の不純物領域を形成する第２ドープ工程と、該第２ドープ工程の後に、前記半導体層の、前記チャネル領域、前記チャネル領域とソース領域の間の第１のＬＤＤ領域となるべき領域及び前記チャネル領域とドレイン領域の間の第２のＬＤＤ領域となるべき領域に部分的に重なるように、ゲート電極を遮光性導電材料から形成するゲート電極形成工程と、前記半導体層及び前記遮光膜上に、前記チャネル領域、前記第１のＬＤＤ領域となるべき領域、及び前記第２のＬＤＤ領域となるべき領域を覆うように第２のレジスト膜を形成するレジスト膜形成工程と、前記第２のレジスト膜をマスクとして、前記半導体層に前記第２導電型の不純物をドープすることによって、前記ソース領域、前記ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成する第３ドープ工程と、前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程とを含む。
【００４６】
本発明に係る第３の電気光学装置の製造方法によれば、上述した本発明に係る第２の電気光学装置の製造方法と概ね同様に、上述した本発明に係る第２の電気光学装置を製造することができる。即ち、本発明では、ゲート電極形成工程によって、ゲート電極を、画素電極と電気的に接続されたトランジスタのチャネル領域と重なると共に第１及び第２のＬＤＤ領域と部分的に重なるように形成するので、第１及び第２のＬＤＤ領域における光リーク電流の発生を抑制できると共にトランジスタの動作時に流れるオン電流を大きくすることができる。
【００４７】
本発明では特に、ゲート電極形成工程によって、ゲート電極を、第１及び第２のＬＤＤ領域と部分的に重なるように形成する。より具体的には、ゲート電極形成工程は、ゲート電極を、ソース領域と第１のＬＤＤ領域との境界からチャネル領域側、及びドレイン領域と第２のＬＤＤ領域との境界からチャネル領域側の各々に当該ゲート電極が形成されない領域（即ちオフセット）を設けつつ、チャネル領域に重なると共に第１及び第２のＬＤＤ領域に部分的に重なるように形成する。よって、ゲート電極からの電界が、ソース領域と第１のＬＤＤ領域との境界、及びドレイン領域と第２のＬＤＤ領域の各々に印加されてしまうことを低減或いは防止できる。従って、トランジスタの耐圧が低下して、オフ電流が増大してしまうこと抑制できる。
【００４８】
本発明に係る第４の電気光学装置の製造方法は上記課題を解決するために、基板上の表示領域に形成された第１の半導体層及び前記表示領域の周囲に位置する周辺領域に形成された第２の半導体層に第１導電型の不純物をドープする第１ドープ工程と、該第１ドープ工程の後に、前記第１の半導体層の第１チャネル領域となるべき領域及び前記第２の半導体層の全面に第１レジスト膜を形成し、該第１レジスト膜をマスクとして前記第１及び第２の半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記第１チャネル領域を形成すると共に前記第１チャネル領域の両側に前記第２導電型の第１不純物領域を形成する第２ドープ工程と、該第２ドープ工程の後に、前記第１の半導体層の、前記第１チャネル領域、前記第１チャネル領域と第１ソース領域との間の第１のＬＤＤ領域となるべき領域及び前記第１チャネル領域と第１ドレイン領域との間の第２のＬＤＤ領域となるべき領域に重なるように第１ゲート電極を形成し、且つ、前記第２の半導体層の第２チャネル領域となるべき領域に第２ゲート電極を形成するゲート電極形成工程と、前記第１ゲート電極及び前記第１の半導体層を覆うように第２レジスト膜を形成し、該第２レジスト膜及び前記第２ゲート電極をマスクとして前記第１及び第２の半導体層に前記第１導電型とは異なる第２導電型の不純物をドープすることによって、前記第２のチャネル領域を形成すると共に前記第２のチャネル領域の両側に前記第２導電型の第２不純物領域を形成する第３ドープ工程と、前記第２レジスト膜を除去すると共に、前記第２の半導体層の、前記第２チャネル領域、前記第２チャネル領域の両側の各々の第３のＬＤＤ領域となるべき領域に重なるように第３レジスト膜を形成し、前記第１ゲート電極及び第３レジスト膜をマスクとして、前記第１及び第２の半導体層に前記第２導電型の不純物をドープすることによって、前記第１の半導体層における前記第１ソース領域、前記第１ドレイン領域、並びに前記第１及び第２のＬＤＤ領域を形成すると共に、前記第２の半導体層における第２ソース領域及び第２ドレイン領域、並びに前記第３のＬＤＤ領域を形成する第３ドープ工程と、前記基板上に、互いに交差する複数のデータ線及び複数の走査線を形成する配線形成工程と、前記複数のデータ線及び前記複数の走査線の交差に対応して規定され且つ前記表示領域を構成する複数の画素の各々に画素電極を形成する画素電極形成工程とを含む。
【００４９】
本発明に係る第４の電気光学装置の製造方法によれば、上述した本発明に係る第２及び第３の電気光学装置の製造方法と概ね同様に、上述した本発明に係る第２の電気光学装置を製造することができる。即ち、本発明によれば、ゲート電極形成工程によって、第１ゲート電極を、画素電極と電気的に接続されたトランジスタの第１チャネル領域、第１及び第２のＬＤＤ領域に重なるように形成するので、第１及び第２のＬＤＤ領域における光リーク電流の発生を抑制できると共にトランジスタの動作時に流れるオン電流を大きくすることができる。
【００５０】
更に、本発明では特に、表示領域と周辺領域とで、互いに異なる構造を有するトランジスタを、同一工程によって形成することができる。即ち、同一の製造工程によって、表示領域にＧＯＬＤ構造を有するトランジスタを形成すると共に周辺領域にＬＤＤ構造を有するトランジスタを形成することができる。よって、光が入射される表示領域に形成すべきトランジスタをＧＯＬＤ構造として形成することで遮光性を高めて光リーク電流を低減しつつ、光が殆ど或いは全く入射されない周辺領域に形成すべき、例えば駆動回路に含まれるトランジスタをＬＤＤ構造として形成することで、該トランジスタにおけるオフ電流を抑制することができる。
【００５１】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５２】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置及びその製造方法について、図１から図１１を参照して説明する。
【００５３】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
【００５４】
図１及び図２において、本実施形態に係る液晶装置１では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「表示領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態の液晶装置１は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００５６】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してほぼ全面に形成されている。対向電極２１上には配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５８】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００５９】
次に、この液晶装置の主要な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の要部の構成を示すブロック図である。
【００６０】
図３において、本実施形態に係る液晶装置は、そのＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域には、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路７等の駆動回路が形成されている。これら駆動回路の各々は、複数のＴＦＴを含んで構成されている。
【００６１】
図３に示すように、走査線駆動回路１０４には、外部回路から外部回路接続端子１０２を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ´）、Ｙスタートパルス信号、等の各種制御信号が供給される。走査線駆動回路１０４は、これらの信号に基づいて走査信号Ｇ１、…、Ｇｍをこの順に順次生成して走査線１１ａに出力する。また、走査線駆動回路１０４には、外部回路接続端子１０２を介して走査線駆動回路１０４を駆動するための電源ＶＤＤＹ及びＶＳＳＹや各種制御信号が供給される。
【００６２】
図３において、データ線駆動回路１０１には、外部回路から外部回路接続端子１０２を介してＸクロック信号及びＸスタートパルスが供給される。データ線駆動回路１０１は、Ｘスタートパルスが入力されると、Ｘクロック信号に基づくタイミングで、サンプリング信号Ｓ１、…、Ｓｎを順次生成して出力する。また、データ線駆動回路１０１には、外部回路接続端子１０２を介してデータ線駆動回路１０１を駆動するための電源ＶＤＤＸ及びＶＳＳＸや各種制御信号が供給される。
【００６３】
サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴから構成されたサンプリングスイッチ７ｓを複数備えている。尚、サンプリングスイッチ７ｓは、相補型のＴＦＴから構成してもよい。
【００６４】
図３において、本実施形態に係る液晶装置には、更に、そのＴＦＴアレイ基板の中央を占める画像表示領域１０ａに、マトリクス状に配列された複数の画素部７００が設けられている。
【００６５】
ここで、本実施形態に係る液晶装置の画素部における構成について、図３に加えて図４を参照して説明する。ここに図４は、本実施形態に係る液晶装置の複数の画素部における各種素子、配線等の等価回路図である。
【００６６】
図４において、複数の画素部７００には夫々、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号ＶＳ１、ＶＳ２、…、ＶＳｎが供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。尚、後述するように、ＴＦＴ３０は、ポリシリコン膜からなる半導体層を有している。
【００６７】
また、ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号ＶＳ１、ＶＳ２、…、ＶＳｎを所定のタイミングで書き込む。
【００６８】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、対向基板に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
【００６９】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１（図１及び図２参照）との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むと共に所定電位とされた容量線３００を含んでいる。この蓄積容量７０によって、各画素電極における電荷保持特性は向上されている。尚、容量線３００の電位は、一つの電圧値に常時固定してもよいし、複数の電圧値に所定周期で振りつつ固定してもよい。
【００７０】
以上のような画素部７００が、画像表示領域１０ａにマトリクス状に配列されているので、アクティブマトリクス駆動が可能となっている。
【００７１】
再び図３に示すように、画像信号は、６相にシリアル−パラレル展開された画像信号ＶＩＤ１〜ＶＩＤ６の夫々に対応して、６本のデータ線６ａの組に対してグループ毎に供給されるよう構成されている。尚、画像信号の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるよう構成してもよい。また、シリアル−パラレル展開しないで、データ線６ａに対して線順次に供給されるように構成してもよい。
【００７２】
次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図５から図７を参照して説明する。ここに図５は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素の平面図である。図６は、図５に示した複数の画素うち１つの画素の構成を拡大して示す拡大平面図である。図７は、図５のＡ−Ａ´断面図である。尚、図５から図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図７では、説明の便宜上画素電極９ａより上側に位置する部分の図示を省略している。
【００７３】
図５から図７において、液晶装置１は、ＴＦＴアレイ基板１０、Ｘ方向及びＹ方向に対してマトリクス状に複数の透明な画素電極９ａ、画素電極９ａの縦横の境界にそれぞれ沿って延びる複数のデータ線６ａ及び複数の走査線１１ａ、ＴＦＴ３０、及び蓄積容量７０を備えている。
【００７４】
図５及び図６において、ＴＦＴアレイ基板１０上の画像表示領域１０ａは、画素電極９ａが夫々設けられた複数の画素によって構成されている。ＴＦＴ３０が有する半導体層１ａのチャネル領域１ａ´に対向するようにゲート電極３ａが配置されている。走査線１１ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。
【００７５】
ＴＦＴ３０は、半導体層１ａ及びゲート電極３ａを備えている。半導体層１ａは、例えばポリシリコンからなり、本発明に係る「第１方向」の一例であるＹ方向に沿って延びる第１領域Ｄ１においてＹ方向に沿って延在されている。半導体層１ａのチャネル領域１ａ´は、Ｙ方向に沿ったチャネル長を有している。ゲート電極３ａは、例えば導電性ポリシリコンで形成されている。尚、本実施形態では、ゲート電極３ａの膜厚は、約１００ｎｍである。
【００７６】
走査線１１ａ、データ線６ａ、蓄積容量７０、下側遮光膜１９、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、走査線１１ａ、蓄積容量７０ａ、データ線９ａ、下側遮光膜１９、及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００７７】
図７において、ＴＦＴ３０は、ゲート電極３ａからの電界によりチャネルが形成される、半導体層１ａのチャネル領域１ａ´と、ゲート電極３ａと半導体層１ａとを絶縁する２層の絶縁膜２ａ及び２ｂを含むゲート絶縁膜２とを有している。
【００７８】
図５及び図６において、ゲート電極３ａは、非開口領域のうち本発明に係る「第２方向」の一例であるＸ方向に沿って延びる第２領域Ｄ２及び第１領域Ｄ１が相互に交差する交差領域からＹ方向に沿ってずれた位置（即ち、第１領域Ｄ１内）に形成されている。
【００７９】
半導体層１ａは、低濃度ソース領域１ｂ及び高濃度ソース領域１ｄからなるソース領域と、低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅからなるドレイン領域を有している。低濃度ソース領域１ｂは、本発明に係る「第１のＬＤＤ領域」であり、低濃度ドレイン領域１ｃは、本発明に係る「第２のＬＤＤ領域」の一例である。高濃度ソース領域１ｄは、本発明に係る「ソース領域」の一例であり、高濃度ドレイン領域１ｅは、本発明に係る「ドレイン領域」の一例である。ＴＦＴ３０は、チャネル領域１ａ´の両側に低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅがミラー対称に形成されたＬＤＤ構造を有している。
【００８０】
低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅは、例えばイオン注入法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。
【００８１】
尚、後述するように、ＴＦＴ３０は、第１領域Ｄ１と第２領域Ｄ２とが相互に交差する交差領域に、低濃度ドレイン領域１ｃが重なるように配置されている。
【００８２】
図６及び図７において、走査線１１ａは、層間絶縁膜４１ａを介してＴＦＴ３０よりも上層側に形成されており、Ｘ方向に沿って延びる本線部１１ａｘと該本線部１１ａｘからＹ方向に沿って延在する延在部１１ａｙから構成されている。走査線１１ａは、導電性ポリシリコンとタングステン（Ｗ）とが積層された２層膜からなる。走査線１１ａは、延在部１１ａｙにおいて、層間絶縁膜４１ａに開孔されたコンタクトホール８６を介してゲート電極３ａと電気的に接続されている。
【００８３】
尚、本実施形態では、導電性ポリシリコン層の膜厚は約５０ｎｍであり、タングステン層の膜厚は、約１５０ｎｍである。層間絶縁膜４１ａの膜厚は、約５０ｎｍである。
【００８４】
尚、走査線１１ａは、導電性ポリシリコン膜から形成してもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成してもよい。
【００８５】
図５から図７に示すように、本実施形態では特に、走査線１１ａは、上述した延在部１１ａｙを有しており、ＴＦＴアレイ基板１０上で平面的に見て、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重なるように形成されている。尚、走査線１１ａは、本発明に係る「第１遮光部」の一例である。より具体的には、走査線１１ａとＴＦＴ３０とは、本線部１１ａｘと低濃度ドレイン領域１ｃとが少なくとも部分的に互いに重なると共に、延在部１１ａｙと低濃度ソース領域１ｂとが重なるような位置関係で配置されている。よって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに照射される光を低減できる。言い換えれば、画像表示領域１０ａに上層側から入射される入射光のうち低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに向かう光が、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重なるように形成された走査線１１ａによって遮光される。従って、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光が照射されることにより、該低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光リーク電流が生じてしまうことを抑制できる。これにより、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できる。
【００８６】
更に、走査線１１ａは、ＴＦＴアレイ基板１０上で平面的に見て、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと重なると共に、ゲート電極３ａと電気的に接続されているので、ＴＦＴの動作時に、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに電界を印加することができる。従って、トランジスタの動作時に流れるオン電流を大きくすることができる。
【００８７】
加えて、走査線１１ａは、ゲート電極３ａと層間絶縁膜４１ａを介して互いに異なる層に配置されているので、ＴＦＴ３０の非動作時に流れるオフ電流の増加を抑制することができる。即ち、走査線１１ａとゲート電極３ａとの間に配置された層間絶縁膜４１ａの膜厚を調整することによって、非動作時におけるオフ電流を抑制しつつ、ＴＦＴ３０の動作時に流れるオン電流を大きくすることができる。言い換えれば、動作時において、走査線１１ａから低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃへ電界を印加することにより、ＴＦＴ３０のオン電流を大きくすると共に、非動作時において、走査線１１ａから低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃへ一定値以上の電界が印加されてしまうことによってＴＦＴ３０におけるオフ電流が発生してしまうことを、走査線１１ａと半導体層１ａとの間に層間絶縁膜４１ａを介在させることにより低減或いは防止できる。
【００８８】
図５から図７において、蓄積容量７０は、層間絶縁膜４１ｂを介して走査線１１ａよりも上層側に形成されている。蓄積容量７０は、上部容量電極３００ａと下部容量電極７１とが誘電体膜７５を介して対向配置されることにより形成されている。
【００８９】
尚、本実施形態では、層間絶縁膜４１ｂの膜厚は約４００ｎｍである。
【００９０】
上部容量電極３００ａは、容量線３００（図４参照）の一部として構成された固定電位側容量電極である。上部容量電極３００ａ（言い換えれば、容量線３００）は、例えば金属又は合金を含んでＴＦＴ３０の上側に設けられた非透明な金属膜である。上部容量電極３００ａは、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。上部容量電極３００ａは、Ａｌ（アルミニウム）、Ａｇ（銀）等の金属を含んで形成されている。上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００９１】
下部容量電極７１は、コンタクトホール８３を介してＴＦＴ３０の高濃度ドレイン領域１ｅに電気的に接続された画素電位側容量電極である。下部容量電極７１は、ポリシリコン等の半導体で形成されている。従って、蓄積容量７０は、所謂ＭＩＳ（Metal−Insulator−Semiconductor）構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。
【００９２】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００９３】
図６に示すように、蓄積容量７０は、第１領域Ｄ１及び第２領域Ｄ２が相互に交差する交差領域からＹ方向に沿って延びる第１部分Ｐｙと、当該交差領域からＸ方向に沿って延びる第２部分Ｐｘと、第１部分Ｐｙ及び第２部分Ｐｘが交差領域で相互に交差する交差部Ｃｄを有している。
【００９４】
第１部分Ｐｙは、下部容量電極７１のうちＹ方向に沿って延びる下部容量電極Ｙ側延在部７１ｙと、上部容量電極３００ａのうちＹ方向に沿って延びる上部容量電極Ｙ側延在部３００ｙと、誘電体膜７５のうち下部容量電極Ｙ側延在部７１ｙ及び上部容量電極Ｙ側延在部３００ｙ間に延在する部分とから構成されている。第２部分Ｐｘは、下部容量電極７１のうちＸ方向に沿って延びる下部容量電極Ｘ側延在部７１ｘと、上部容量電極３００ａのうちＸ方向に沿って延びる上部容量電極Ｘ側延在部３００ｘと、誘電体膜７５のうち下部容量電極Ｘ側延在部７１ｘ及び上部容量電極Ｘ側延在部３００ｘ間に延在する部分とから構成されている。
【００９５】
図５及び図６に示すように、本実施形態では特に、ＴＦＴ３０は、低濃度ドレイン領域１ｃが、交差部Ｃｄに部分的に重なるように配置されている。よって、低濃度ドレイン領域１ｃが交差部Ｃｄに重ならない場合に比べて該低濃度ドレイン領域１ａに照射される光を、上側遮光膜として機能する蓄積容量７０によって、より確実に低減できる。より具体的には、Ｘ方向に沿って低濃度ドレイン領域１ｃに斜めに入射する光は、Ｘ方向に沿って延びる第２部分Ｐｘによって遮られる。Ｙ方向に沿って低濃度ドレイン領域１ｃに斜めに入射する光は、Ｙ方向に沿って延びる第１部分Ｐｙによって遮られる。よって、低濃度ドレイン領域１ｃが交差部Ｃｄと重なることにより、低濃度ドレイン領域１ｃに上層側から斜めに入射する光の大部分を遮ることが可能となる。特に、本実施形態では、本願発明者は、低濃度ソース領域１ｄに比べて相対的に低濃度ドレイン領域１ｃにおいて光リーク電流が発生し易いと推察している。従って、低濃度ドレイン領域１ｃを交差部Ｃｄに重ねて設けることによって、低濃度ドレイン領域１ｃに到達する光を低減でき、光リーク電流の発生を効果的に低減できる。
【００９６】
図５において、データ線６ａは、層間絶縁膜４２を介して蓄積容量７０の上層側に形成されており、ＴＦＴ３０の高濃度ソース領域１ｄに、層間絶縁膜４１ａ、４１ｂ、６１及び４２を貫通して開孔されたコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００９７】
図５から図７において、下側遮光膜１９は、ＴＦＴ３０の下側に下地絶縁膜１２を介して格子状に設けられている。下側遮光膜１９は、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ´及びその周辺を遮光する。下側遮光膜１９は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【００９８】
下地絶縁層１２は、下側遮光膜１９からＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００９９】
画素電極９ａは、上部容量電極３００ａ、コンタクトホール８３、８４及び８５、並びに中継層９３を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。
【０１００】
ＴＦＴ３０上には、ゲート電極３ａへ通じるコンタクトホール８６、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３がそれぞれ開孔された層間絶縁膜４１ａが形成されている。走査線１１ａ上には、コンタクトホール８１及びコンタクトホール８３がそれぞれ開孔された層間絶縁膜４１ｂが形成されている。層間絶縁膜４１ｂ上には下部容量電極７１及び上部容量電極３００ａが形成されており、これらの上には、コンタクトホール８１及び下部容量電極７１へ通じるコンタクトホール８４がそれぞれ開孔された層間絶縁膜４２が形成されている。第１層間絶縁膜４１及び第２層間絶縁膜４２間には、部分的に絶縁膜６１が介在している。データ線６ａの上から層間絶縁膜４２の全面及び中継層９３を覆うように、コンタクトホール８５が形成された層間絶縁膜４３が形成されている。画素電極９ａ及び不図示の配向膜は、層間絶縁膜４３の上面に設けられている。
【０１０１】
中継層９３は、層間絶縁膜４２上においてデータ線６ａと同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、液晶装置１の製造プロセスを簡便にできる。
【０１０２】
以上説明したように本実施形態に係る液晶装置１によれば、画素スイッチング用のＴＦＴ３０の低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重なる部分を有する走査線１１ａによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制できると共にＴＦＴ３０の動作時に流れるオン電流を大きくすることができる。これにより、フリッカ等の表示不良が低減された高品位な画像を表示可能となる。更に、低濃度ドレイン領域１ｃが、上側遮光膜として機能する蓄積容量７０の交差部Ｃｄに配置されているので、画素電極９ａと電気的に接続された低濃度ドレイン領域１ｃに到達する光を低減でき、光リーク電流の発生を効果的に低減できる。
【０１０３】
次に、本実施形態に係る液晶装置の駆動回路用のＴＦＴについて、図８を参照して説明する。ここに図８は、本実施形態に係る液晶装置の駆動回路用のＴＦＴの断面図である。
【０１０４】
図３を参照して上述したように、ＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等の駆動回路が形成されている。これら駆動回路は、例えばスイッチング素子等の駆動回路用のＴＦＴを含んで構成されている。
【０１０５】
図８に示すように、周辺領域において、駆動回路用のＴＦＴ２００は、下地絶縁膜１２上に形成されている。
【０１０６】
駆動回路用のＴＦＴ２００は、半導体層２００ａ、ゲート電極２０３ａ及びゲート絶縁膜２（具体的には、２層の絶縁膜２ａ及び２ｂ）を備えている。
【０１０７】
半導体層２００ａは、例えばポリシリコンからなる。半導体層２００ａは、チャネル領域２００ａ´と、低濃度ソース領域２００ｂ及び高濃度ソース領域２００ｄからなるソース領域と、低濃度ドレイン領域２００ｃ及び高濃度ドレイン領域２００ｅからなるドレイン領域とを有している。低濃度ソース領域２００ｂ及び低濃度ドレイン領域２００ｃは、本発明に係る「第３のＬＤＤ領域」の一例である。ＴＦＴ２００は、チャネル領域２００ａ´の両側に低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅがミラー対称に形成されたＬＤＤ構造を有している。
【０１０８】
低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅは、例えばイオン注入法等の不純物打ち込みによって半導体層２００ａに不純物を打ち込んでなる不純物領域である。このような不純物領域によれば、ＴＦＴ２００の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ２００の動作時に流れるオン電流の低下を抑制できる。
【０１０９】
ゲート電極２０３ａは、画素スイッチング用のＴＦＴ３０におけるゲート電極３ａと同一膜（即ち、導電性のポリシリコン膜）からなる（図７参照）。
【０１１０】
更に、ゲート電極２０３ａを覆って層間絶縁膜４１ａ、４１ｂ、６１及び４２が配置され、層間絶縁膜４２上にはソース電極２５１及びドレイン電極２５２が配置されている。
【０１１１】
ソース電極２５１及びドレイン電極２５２は、データ線６ａと同一膜（即ち、アルミニウム膜等の金属膜）からなる（図７参照）。
【０１１２】
ソース電極２５１は、高濃度ソース領域２００ｃと層間絶縁膜４２、６１、４１ｂ及び４１ａ並びにゲート絶縁膜２を貫通して開孔されたコンタクトホール２８１を介して電気的に接続されている。
【０１１３】
ドレイン電極２５２は、高濃度ドレイン領域２００ｅと層間絶縁膜４２、６１、４１ｂ及び４１ａ並びに絶縁膜２を貫通して開孔されたコンタクトホール２８２を介して電気的に接続されている。
【０１１４】
ソース電極２５１及びドレイン電極２５２を含む層間絶縁膜４２上には、層間絶縁膜４３が積層されている。
【０１１５】
上述の如く、駆動回路用のＴＦＴ２００は、ＬＤＤ構造を有しているので、非動作時におけるソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ２００の動作時に流れるオン電流の低下を抑制できる。
【０１１６】
次に、上述した本実施形態に係る液晶装置を製造する液晶装置の製造方法について、図７及び図８に加えて、図９から図１１を参照して説明する。ここに図９から図１１は、製造プロセスの各工程における第１実施形態に係る液晶装置の積層構造を、順を追って示す工程図である。尚、図９から図１１では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【０１１７】
図９から図１１では、液晶装置１のうち、特徴的な部分である、画素スイッチング用のＴＦＴ３０及び走査線１１ａ、並びに駆動回路用のＴＦＴ２００を形成する工程に関して主に説明する。尚、以下では、ＴＦＴ３０及びＴＦＴ２００をＮチャネル型トランジスタ（即ち、ＮＰＮ型トランジスタ）として形成する場合について説明する。
【０１１８】
先ず、図９（ａ）に示す工程において、例えば石英基板、ガラス基板からなるＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておくとよい。
【０１１９】
次に、画像表示領域１０ａにおいて、ＴＦＴアレイ基板１０上に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１００〜５００ｎｍ程度の膜厚、ここでは約２００ｎｍの膜厚の遮光膜を形成した後、エッチングを行うことによりパターニングし、下側遮光膜１９を形成する。
【０１２０】
次に、ＴＦＴアレイ基板１０の全面（即ち、画像表示領域１０ａ及び周辺領域）に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約４００〜１２００ｎｍとする。ここでは、１１００ｎｍ程度とする。
【０１２１】
次に、下地絶縁膜１２の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）法を用いることができる。これにより、下地絶縁膜１２の膜厚を約４５０ｎｍとする。
【０１２２】
次に、下地絶縁層１２の上に、減圧ＣＶＤ法等によりポリシリコン膜を形成する。次に、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、画像表示領域１０ａ及び周辺領域に所定パターンを有する半導体層１ａ及び２００ａをそれぞれ形成する。更に、熱酸化すること等により、ゲート絶縁膜２を形成し、その後、半導体層１ａ及び２００ａに対して、例えばホウ素（Ｂ）イオン等のＰ型の不純物イオンをドープする。尚、Ｐ型の不純物イオンは、本発明に係る「第１導電型の不純物」の一例である。
【０１２３】
次に、図９（ｂ）に示す工程において、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。その後、導電化されたポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、所定パターンを有するゲート電極３ａ及び２０３ａをそれぞれ形成する。この際、ゲート電極３ａを、半導体層１ａのチャネル領域１ａ´となるべき領域と重なるように形成し、ゲート電極２０３ａを、半導体層２００ａのチャネル領域２００ａ´となるべき領域に重なるように形成する。ここではゲート電極３ａ及び２０３ａの膜厚は、約１００ｎｍとする。
【０１２４】
次に、半導体層１ａ及び２００ａに対して、例えばリン（Ｐ）イオン等のＮ型の不純物イオンを低濃度でドープする。尚、Ｎ型の不純物イオンは、本発明に係る「第２導電型の不純物」の一例である。この際、半導体層１ａにおいては、ゲート電極３ａがマスクとなり、一方、半導体層２００ａにおいては、ゲート電極２００ａがマスクとなる。これにより、画像表示領域１０ａにおいて、半導体層１ａのチャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。一方、周辺領域において、半導体層２００ａのチャネル領域２００ａ´、低濃度ソース領域２００ｂ及び低濃度ドレイン領域２００ｃを形成する。
【０１２５】
次に、図１０（ａ）に示す工程において、半導体層１ａ及び２００ａ上の各々に所定パターンでレジスト膜５０１を形成した後に、Ｎ型の不純物イオンを高濃度でドープする。より具体的には、画像表示領域１０ａにおいて、ゲート電極３ａに重なると共にゲート電極３ａよりも幅が広い形状を有するように、且つ、周辺領域において、ゲート電極２０３ａに重なると共にゲート電極２０３ａよりも幅が広い形状を有するように、レジスト膜５０１を形成する。その後、半導体層１ａ及び２００ａに対して、レジスト膜５０１をマスクとして、Ｎ型の不純物イオンを高濃度でドープする。これにより、半導体層１ａに低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成すると共に、半導体層２００ａに低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅを形成する。即ち、ＬＤＤ構造を夫々有するＴＦＴ３０及２００を形成する。
【０１２６】
次に、図１０（ｂ）に示す工程において、ＴＦＴアレイ基板１０上の全面に、例えば常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜４１ａを形成する。この層間絶縁膜４１ａの膜厚は、例えば、４０ｎｍ〜１００ｎｍ程度とする。ここでは、層間絶縁膜４１ａの膜厚は、約５０ｎｍとする。
【０１２７】
次に、画像表示領域１０ａにおいて、走査線１１ａ（図７参照）とゲート電極３ａを電気的に接続するためのコンタクトホール８６を、例えばドライエッチング法又はウェットエッチング法若しくはこれらの組み合わせにより層間絶縁膜４１ａに開孔する。
【０１２８】
次に、図１１に示す工程において、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ法及びエッチング処理により、所定パターンを有する走査線１１ａを形成する。尚、ここでは、走査線１１ａの膜厚は、約５０ｎｍとする。
【０１２９】
この際、本実施形態では特に、走査線１１ａを、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを覆うようなパターンで形成する。即ち、走査線１１ａは、図５及び図６を参照して上述した本線部１１ａｘ及び延在部１１ａｙを有するように形成される。このため、走査線１１ａを、上層側から低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに向かう光に対する遮光膜として機能させることができ、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光が照射されることによりＴＦＴ３０において光リーク電流が生じてしまうことを抑制できる。
【０１３０】
次に、ＴＦＴアレイ基板１０上の全面に、層間絶縁膜４１ａと同様に、層間絶縁膜４１ｂを形成する。この層間絶縁膜４１ｂの膜厚は、例えば、２００ｎｍ〜６００ｎｍ程度とする。ここでは、層間絶縁膜４１ｂの膜厚は、約４００ｎｍとする。
【０１３１】
その後、画像表示領域１０ａにおいて、下部容量電極７１（図７参照）とＴＦＴ３０の高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８３（図７参照）を、コンタクトホール８６と同様に、層間絶縁膜４１ｂ、４１ａ及びゲート絶縁膜２に貫通して開孔する。続いて、所定のパターンで層間絶縁膜６１、誘電体膜７５及び容量線３００を積層して、蓄積容量７０を形成する（図７参照）。続いて、ＴＦＴアレイ基板１０上の全面に、層間絶縁膜４１ａと同様に、層間絶縁膜４２（図７参照）を形成する。続いて、画像表示領域１０ａにおいて、データ線６ａ（図７参照）とＴＦＴ３０の高濃度ソース領域１ｄとを電気的に接続するためのコンタクトホール８１（図７参照）を、コンタクトホール８６と同様に、層間絶縁膜４２、６１、４１ｂ、４１ａ及びゲート絶縁膜２に貫通して開孔する。また、中継層９３（図７参照）と下部容量電極７１とを電気的に接続するためのコンタクトホール８４を、コンタクトホール８３と同様に、層間絶縁膜４２及び６１を貫通して開孔する。一方、周辺領域において、ソース電極２５１（図８参照）とＴＦＴ２００の高濃度ソース領域２００ｄとを電気的に接続するためのコンタクトホール２８１（図８参照）及びドレイン電極（図８参照）とＴＦＴ２００の高濃度ドレイン領域２００ｅとを電気的に接続するためのコンタクトホール２８２（図８参照）を夫々、コンタクトホール８６と同様に、層間絶縁膜４２、６１、４１ｂ、４１ａ及びゲート絶縁膜２に貫通して開孔する。
【０１３２】
その後、層間絶縁膜４２上に、スパッタ等により、アルミニウム（Ａｌ）等の低抵抗金属や金属シリサイド等の金属膜を、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍの厚さで堆積する。続いて、金属膜を例えばフォトリソグラフィ工程及びエッチング工程等によりパターニングし、画像表示領域１０ａにおけるデータ線６ａ及び中継配線９３（図７参照）、並びに周辺領域におけるソース電極２５１及びドレイン電極２５２（図８参照）をそれぞれ形成する。
【０１３３】
続いて、ＴＦＴアレイ基板の全面に、即ちデータ線６ａ、中継配線９３、ソース電極２５１及びドレイン電極２５２を含む層間絶縁膜４２上に、層間絶縁膜４１ａと同様に、層間絶縁膜４３（図７及び図８参照）を形成する。層間絶縁膜４３の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１３４】
続いて、画像表示領域１０ａにおいて、画素電極９ａ及び中継層９３を電気的に接続するためのコンタクトホール８５（図７参照）を、コンタクトホール８６と同様に、層間絶縁膜４３に開孔する。
【０１３５】
続いて、画像表示領域１０ａにおいて、層間絶縁膜４３の上に、スパッタ等により、ＩＴＯ膜等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積した後、エッチング等により、画素電極９ａ（図７参照）を形成する。
【０１３６】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図示しない配向膜を形成する。
【０１３７】
他方、図２に示した対向基板２０については、対向基板２０としてガラス基板等が先ず用意される。この対向基板２０上に、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て、マトリクス状の遮光膜２３を形成する。尚、この遮光膜２３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１３８】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、画素電極９ａと対向電極２３とが対面するようにシール材（図１及び図２参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１３９】
上述の如く液晶装置を製造すれば、走査線１１ａを、画素スイッチング用のＴＦＴ３０のゲート電極３ａと電気的に接続すると共に、低濃度ソース領域１ｄ及び低濃度ドレイン領域１ｃを覆うように形成することができるので、低濃度ソース領域１ｄ及び低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制できると共にＴＦＴ３０の動作時に流れるオン電流を大きくすることができる。更に、ＴＦＴ３０上に層間絶縁膜４１ａを形成する際に、層間絶縁膜４１ａの膜厚を調整することにより、走査線１１ａと半導体層１ａ（より具体的には、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ）との層間距離を調整することができる。よって、例えば層間絶縁膜４１ａの膜厚を大きくすることで、非動作時におけるオフ電流を抑制することも可能である。
【０１４０】
次に、上述した液晶装置の製造方法の変形例について、図１２及び図１３を参照して説明する。ここに図１２は、第１変形例における図１０と同趣旨の工程図である。図１３は、第２変形例における図１２（ａ）と同趣旨の工程図である。
【０１４１】
上述した第１実施形態に係る液晶装置の製造方法において、図９（ｂ）に示す工程を行った後に、図１２に第１変形例として示す工程を行ってもよい。
【０１４２】
即ち、図１２（ａ）に示す工程において、図９（ｂ）に示す工程を行った後に、ＴＦＴアレイ基板１０上の全面に、例えば常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜４１ａを形成する。
【０１４３】
次に、画像表示領域１０ａにおいて、走査線１１ａ（図７参照）とゲート電極３ａを電気的に接続するためのコンタクトホール８６を、例えばドライエッチング法又はウェットエッチング法若しくはこれらの組み合わせにより層間絶縁膜４１ａに開孔する。
【０１４４】
次に、図１２（ｂ）に示す工程において、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ法及びエッチング処理により、所定パターンを有する走査線１１ａを形成する。この際、走査線１１ａを、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと重なるパターンで形成する。次に、半導体層２００ａ上に所定パターンでレジスト膜５０２を形成する。より具体的には、周辺領域において、ゲート電極２０３ａに重なると共にゲート電極２０３ａよりも幅が広い形状を有するように、レジスト膜５０２を形成する。
その後、半導体層１ａ及び２００ａに対して、走査線１１ａ及びレジスト膜５０２をマスクとして、Ｎ型の不純物イオンを高濃度でドープする。これにより、半導体層１ａに低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成すると共に、半導体層２００ａに低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅを形成する。即ち、ＬＤＤ構造を夫々有するＴＦＴ３０及２００を形成する。次に、レジスト膜５０２を除去した後、図１１を参照して上述した工程以降の工程と概ね同様の工程を行う。
【０１４５】
このような第１変形例に係る液晶装置の製造方法によれば、図１２（ｂ）を参照して説明したように走査線１１ａをマスクとして、Ｎ型の不純物イオンを高濃度でドープするので、走査線１１ａと重なる領域に、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成することができる。言い換えれば、走査線１１ａを、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに確実に重なるように形成することができる。よって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制できると共にＴＦＴ３０の動作時に流れるオン電流を大きくすることができる。
【０１４６】
或いは、上述した第１変形例に係る液晶装置の製造方法において、図１２（ｂ）に示す工程に代えて、図１３に第２変形例として示す工程を行ってもよい。
【０１４７】
即ち、図１３に示す工程において、図１２（ａ）に示す工程を行った後に、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ法及びエッチング処理により、所定パターンを有する走査線１１ａを形成する。この際、本変形例では特に、走査線１１ａを、高濃度ソース領域１ｄになるべき領域と低濃度ソース領域１ｂになるべき領域との境界からチャネル領域１ａ´側、及び高濃度ドレイン領域１ｅになるべき領域と低濃度ドレイン領域１ｃになるべき領域との境界からチャネル領域１ａ´側の各々に走査線１１ａが形成されない領域（即ちオフセットｄ１）を設けつつ、チャネル領域１ａ´に重なると共に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃになるべき領域に部分的に重なるように形成する。
【０１４８】
次に、半導体層１ａ及び２００ａ上の各々に所定パターンでレジスト膜５０３を形成した後に、Ｎ型の不純物イオンを高濃度でドープする。より具体的には、画像表示領域１０ａにおいて、走査線１１ａのうちゲート電極３ａを覆う部分に重なると共に該部分よりも幅が広い形状を有するように（言い換えれば、半導体層１ａにおけるチャネル領域１ａ´と低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃになるべき領域とを覆うように）、且つ、周辺領域において、ゲート電極２０３ａに重なると共にゲート電極２０３ａよりも幅が広い形状を有するように（言い換えれば、半導体層２００ａにおけるチャネル領域２００ａ´と低濃度ソース領域２００ｂ及び低濃度ドレイン領域２００ｃになるべき領域とを覆うように）、レジスト膜５０３を形成する。その後、半導体層１ａ及び２００ａに対して、レジスト膜５０３をマスクとして、Ｎ型の不純物イオンを高濃度でドープする。これにより、半導体層１ａに低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成すると共に、半導体層２００ａに低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅを形成する。即ち、ＬＤＤ構造を夫々有するＴＦＴ３０及２００を形成する。次に、レジスト膜５０３を除去した後、図１１を参照して上述した工程以降の工程と概ね同様の工程を行う。
【０１４９】
このような第２変形例に係る液晶装置の製造方法によれば、高濃度ソース領域１ｄと低濃度ソース領域１ｂとの境界及び高濃度ドレイン領域１ｅと低濃度ドレイン領域１ｃとの境界付近に、走査線１１ａが形成されないので、走査線１１ａからの電界が、高濃度ソース領域１ｄと低濃度ソース領域１ｂとの境界及び高濃度ドレイン領域１ｅと低濃度ドレイン領域１ｃとの境界に印加されてしまうことを低減或いは防止できる。従って、ＴＦＴ３０の耐圧が低下して、オフ電流が増大してしまうこと抑制できる。
＜第２実施形態＞
第２実施形態に係る液晶装置及びその製造方法について、図１４から図１７を参照して説明する。
【０１５０】
先ず、第２実施形態に係る液晶装置の構成について、図１４を参照して説明する。ここに図１４は、第２実施形態における図７と同趣旨の断面図である。尚、図１４において、図１から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１５１】
図１４において、第２実施形態に係る液晶装置は、上述した第１実施形態に係る液晶装置のＴＦＴ３０に代えてＴＦＴ３２を備える点で、上述した第１実施形態に係る液晶装置と異なり、その他の点については上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【０１５２】
図１４において、第２実施形態に係る液晶装置は、画素スイッチング用のＴＦＴ３２を備えている。ＴＦＴ３２は、半導体層１ａ、ゲート電極３２ａ及びゲート絶縁膜２（具体的には、２層の絶縁膜２ａ及び２ｂ）を備えている。
【０１５３】
半導体層１ａは、例えばポリシリコンからなる。半導体層１ａ´には、ゲート電極３２ａからの電界によりチャネルが形成されるチャネル領域１ａ´が形成されており、該チャネル領域１ａ´の両側に低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅがミラー対称に形成されている。
【０１５４】
ゲート電極３２ａは、例えば導電性ポリシリコンからなる走査線１１ａの一部として形成されている。
【０１５５】
本実施形態では特に、ＴＦＴ３２を構成するゲート電極３２ａは、半導体層１ａのチャネル領域１ａ´に重なると共に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに少なくとも部分的に重なるように形成されている。即ち、ＴＦＴ３２は、所謂ＧＯＬＤ構造を有している。よって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに照射される光を低減できる。言い換えれば、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに向かう光が、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと少なくとも部分的に重なるように形成されたゲート電極３２ａによって遮光される。従って、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光が照射されることにより、該低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに光リーク電流が生じてしまうことを抑制できる。これにより、光リーク電流の発生に起因して生じるフリッカ等の表示不良を低減できる。
【０１５６】
尚、本実施形態では、走査線１１ａの一部としてゲート電極３２ａを構成したが、走査線１１ａとは別層に設けられた導電膜からゲート電極３２ａを構成してもよい。また、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに到達する光を遮る遮光性を高める観点からみれば、ゲート電極３２ａが低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃの両方と重なることが好ましい。
【０１５７】
更に、ゲート電極３２ａが、半導体層１ａのチャネル領域１ａ´に重なると共に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに少なくとも部分的に重なることによって、ＴＦＴ３２の動作時に、チャネル領域１ａ´に加えて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに対して少なくとも部分的に電界を印加することができる。従って、ＴＦＴ３２の動作時に流れるオン電流を大きくすることができる。
【０１５８】
以上説明したように第２実施形態に係る液晶装置によれば、半導体層１ａのチャネル領域１ａ´に加えて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと少なくとも部分的に重なるゲート電極３２ａによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制できると共にＴＦＴ３２の動作時に流れるオン電流を大きくすることができる。これにより、フリッカ等の表示不良が低減された高品位な画像を表示可能となる。
【０１５９】
次に、上述した第２実施形態に係る液晶装置を製造する液晶装置の製造方法について、図１５から図１７を参照して説明する。ここに図１５から図１７は、製造プロセスの各工程における第２実施形態に係る液晶装置の積層構造を、順を追って示す工程図である。尚、図１５から図１７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図１５から図１７において、図９から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１６０】
図１５から図１７では、第２実施形態に係る液晶装置のうち、特徴的な部分である画素スイッチング用のＴＦＴ３２、及び駆動回路用のＴＦＴ２００を形成する工程に関して主に説明する。
【０１６１】
先ず、図１５（ａ）に示す工程において、例えば石英基板、ガラス基板からなるＴＦＴアレイ基板１０を用意し、画像表示領域１０ａにおいて、ＴＦＴアレイ基板１０上に、例えばＴｉ等の金属を含む下側遮光膜１９を形成する。続いて、ＴＦＴアレイ基板１０の全面（即ち、画像表示領域１０ａ及び周辺領域）に、下地絶縁膜１２を形成し、下地絶縁膜１２の表面を、例えばＣＭＰ等により平坦化する。
【０１６２】
次に、下地絶縁層１２の上に、画像表示領域１０ａ及び周辺領域に所定パターンを有する半導体層１ａ及び２００ａをポリシリコン膜からそれぞれ形成する。更に、熱酸化すること等により、ゲート絶縁膜２を形成し、その後、半導体層１ａ及び２００ａに対して、例えばホウ素（Ｂ）イオン等のＰ型の不純物イオンをドープする。
【０１６３】
次に、図１５（ｂ）に示す工程において、画像表示領域１０ａでは、半導体層１ａのチャネル領域１ａ´となるべき領域と重なるように、且つ、周辺領域では、半導体層２００ａの全体を覆うように、レジスト膜５０４を形成する。その後、半導体層１ａ及び２００ａに対して、レジスト膜５０４をマスクとして、例えばリン（Ｐ）イオン等のＮ型の不純物イオンを低濃度でドープする。これにより、画像表示領域１０ａにおいて、半導体層１ａのチャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。尚、この際、周辺領域においては、半導体層２００ａは、レジスト膜５０４で覆われているため、Ｎ型の不純物はドープされない。その後、レジスト膜５０４を除去する。
【０１６４】
次に、図１６（ａ）に示す工程において、半導体層１ａ及び２００ａ上の各々に所定パターンを有するゲート電極３２ａ及び２０３ａを導電性のポリシリコンからそれぞれ形成する。この際、ゲート電極３ａを、半導体層１ａのチャネル領域１ａ´となるべき領域と重なると共に該領域よりも幅が広い形状を有するように、且つ、ゲート電極２０３ａを、半導体層２００ａのチャネル領域２００ａ´となるべき領域に重なるように形成する。
【０１６５】
次に、図１６（ｂ）に示す工程において、画像表示領域１０ａにおいて、半導体層１ａの全体を覆うように、レジスト膜５０５を形成する。その後、半導体層１ａ及び２００ａに対して、レジスト膜５０５及びゲート電極２０３ａをマスクとして、Ｎ型の不純物イオンを低濃度でドープする。これにより、周辺領域において、半導体層２００ａのチャネル領域２００ａ´、低濃度ソース領域２００ｂ及び低濃度ドレイン領域２００ｃを形成する。尚、この際、画像表示領域１０ａにおいては、半導体層１ａは、レジスト膜５０５で覆われているため、Ｎ型の不純物はドープされない。その後、レジスト膜５０５を除去する。
【０１６６】
次に、図１７（ａ）に示す工程において、周辺領域において、ゲート電極２０３ａに重なると共にゲート電極２０３ａよりも幅が広い形状を有するように、レジスト膜５０６を形成する。その後、半導体層１ａ及び２００ａに対して、ゲート電極３２ａ及びレジスト膜５０６をマスクとして、Ｎ型の不純物イオンを高濃度でドープする。これにより、半導体層１ａに低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成すると共に、半導体層２００ａに低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅを形成する。即ち、ＬＤＤ構造を夫々有するＴＦＴ３２及２００を形成する。ここで特に、ＴＦＴ３２のゲート電極３２ａは、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと重なるように形成されている。即ち、ＴＦＴ３２は、所謂ＧＯＬＤ構造を有する。よって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制できると共にＴＦＴ３２の動作時に流れるオン電流を大きくすることができる。その後、レジスト膜５０６を除去する。
【０１６７】
次に、図１７（ｂ）に示す工程において、ＴＦＴアレイ基板１０上の全面に層間絶縁膜４１を形成する。その後、上述した第１実施形態に係る液晶装置の製造方法と概ね同様に、蓄積容量７０、データ線６ａ、中継層９３、画素電極９ａ等（図１４参照）の各構成要素を形成する。
【０１６８】
以上説明した本実施形態に係る液晶装置の製造方法によれば、ゲート電極３２ａを、画素スイッチング用のＴＦＴ３２のチャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに重なるように形成するので、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃにおける光リーク電流の発生を抑制できると共にＴＦＴ３２の動作時に流れるオン電流を大きくすることができる。
【０１６９】
更に、本実施形態では特に、互いに異なる構造を有する画素スイッチング用のＴＦＴ３２と駆動回路用のＴＦＴ２００とを、同一工程によって形成することができる。即ち、同一の製造工程によって、画像表示領域１０ａにＧＯＬＤ構造を有するＴＦＴ３２を形成すると共に周辺領域にＬＤＤ構造を有するＴＦＴ３０を形成することができる。よって、光が入射される画像表示領域１０ａに形成すべき画素スイッチング用のＴＦＴ３２をＧＯＬＤ構造として形成することで遮光性を高めて光リーク電流を低減しつつ、光が殆ど或いは全く入射されない周辺領域に形成すべき駆動回路用のＴＦＴ２００をＬＤＤ構造として形成することで、ＴＦＴ２００におけるオフ電流を抑制することができる。
【０１７０】
次に、上述した第２実施形態に係る液晶装置の製造方法の変形例について、図１８を参照して説明する。ここに図１８は、第２実施形態の変形例における図１７（ａ）と同趣旨の工程図である。
【０１７１】
上述した第２実施形態に係る液晶装置の製造方法において、図１６（ｂ）に示す工程を行った後に、図１７（ａ）に示す工程に代えて、図１８に変形例として示す工程を行ってもよい。
【０１７２】
即ち、図１８に示す工程において、図１６（ｂ）に示す工程を行った後に、画像表示領域１０ａにおいて、ゲート電極３２ａに重なると共にゲート電極３２ａよりも幅が広い形状を有するように、且つ、周辺領域において、ゲート電極２０３ａに重なると共にゲート電極２０３ａよりも幅が広い形状を有するように、レジスト膜５０７を形成する。その後、半導体層１ａ及び２００ａに対して、レジスト膜５０７をマスクとして、Ｎ型の不純物イオンを高濃度でドープする。これにより、半導体層１ａに低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成すると共に、半導体層２００ａに低濃度ソース領域２００ｂ、低濃度ドレイン領域２００ｃ、高濃度ソース領域２００ｄ及び高濃度ドレイン領域２００ｅを形成する。ここで特に、画像表示領域１０ａにおいて、ゲート電極３２ａは、高濃度ソース領域１ｄと低濃度ソース領域１ｂとの境界からチャネル領域１ａ´側、及び高濃度ドレイン領域１ｅと低濃度ドレイン領域１ｃとの境界からチャネル領域１ａ´側の各々に該ゲート電極３２ａが形成されない領域、即ちオフセットｄ２を設けつつ、チャネル領域１ａ´に重なると共に低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに部分的に重なるように形成される。よって、ゲート電極３２ａからの電界が、高濃度ソース領域１ｄと低濃度ソース領域１ｂとの境界及び高濃度ドレイン領域１ｅと低濃度ドレイン領域１ｃとの境界に印加されてしまうことを低減或いは防止できる。従って、ＴＦＴ３２の耐圧が低下して、オフ電流が増大してしまうこと抑制できる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について、図１９を参照して説明する。ここに図１９は、プロジェクタの構成例を示す平面図である。以下では、本実施形態に係る液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１７３】
図１９に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１７４】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１７５】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１７６】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１７７】
尚、図１９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１７８】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１７９】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１８０】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】第１実施形態に係る液晶装置の要部の構成を示すブロック図である。
【図４】第１実施形態に係る液晶装置の画素部の等価回路図である。
【図５】第１実施形態に係る液晶装置の相隣接する複数の画素の平面図である。
【図６】図５に示した画素の構成を拡大して示す拡大平面図である。
【図７】図５のＡ−Ａ´断面図である。
【図８】第１実施形態に係る液晶装置の駆動回路用のＴＦＴの断面図である。
【図９】第１実施形態に係る液晶装置の製造方法の各工程を示す工程図（１）である。
【図１０】第１実施形態に係る液晶装置の製造方法の各工程を示す工程図（２）である。
【図１１】第１実施形態に係る液晶装置の製造方法の各工程を示す工程図（３）である。
【図１２】第１変形例における図１０と同趣旨の工程図である。
【図１３】第２変形例における図１２（ａ）と同趣旨の工程図である。
【図１４】第２実施形態における図７と同趣旨の断面図である。
【図１５】第２実施形態に係る液晶装置の製造方法の各工程を示す工程図（１）である。
【図１６】第２実施形態に係る液晶装置の製造方法の各工程を示す工程図（２）である。
【図１７】第２実施形態に係る液晶装置の製造方法の各工程を示す工程図（３）である。
【図１８】第２実施形態の変形例における図１７（ａ）と同趣旨の工程図である。
【図１９】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１８１】
２、２ａ、２ｂ…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、７…サンプリング回路、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、１２…下地絶縁膜、２０…対向基板、２１…対向電極、２３…遮光膜、３０…画素スイッチング用のＴＦＴ、４１ａ、４１ｂ、４２、４３、６１…層間絶縁膜、５０…液晶層、５２…シール材、５３…額縁遮光膜、７０…蓄積容量、７１…下部容量電極、７５…誘電体膜、８１、８３、８４、８５、８６…コンタクトホール、９３…中継層、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１０６…上下導通端子、１０７…上下導通材、２００…駆動回路用のＴＦＴ、３００…容量線、３００ａ…上部容量電極
【図１】
2008026774.tif 000003
【図２】
2008026774.tif 000004
【図３】
2008026774.tif 000005
【図４】
2008026774.tif 000006
【図５】
2008026774.tif 000007
【図６】
2008026774.tif 000008
【図７】
2008026774.tif 000009
【図８】
2008026774.tif 000010
【図９】
2008026774.tif 000011
【図１０】
2008026774.tif 000012
【図１１】
2008026774.tif 000013
【図１２】
2008026774.tif 000014
【図１３】
2008026774.tif 000015
【図１４】
2008026774.tif 000016
【図１５】
2008026774.tif 000017
【図１６】
2008026774.tif 000018
【図１７】
2008026774.tif 000019
【図１８】
2008026774.tif 000020
【図１９】
2008026774.tif 000021