(57)【要約】【課題】半導体基板に形成されたウェル抵抗からなる抵抗素子の抵抗値と温度依存特性を調整できるようにする。【解決手段】ウェル抵抗領域４内の２箇所にコンタクト領域６が互いに離間して形成されている。コンタクト領域６上には、シリサイド層８を介してコンタクト１０が形成されている。ウェル抵抗領域４内のコンタクト領域６の間に、この抵抗素子の抵抗値及び温度依存特性調整用のＰ+拡散領域１４が形成されている。【選択図】図１
2008021962.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、
前記ウェル抵抗領域内の前記コンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成することを特徴とする抵抗素子調整方法。
【請求項２】
前記ウェル抵抗領域とは反対導電型の不純物を注入して前記拡散領域を形成する請求項１に記載の抵抗素子調整方法。
【請求項３】
前記ウェル抵抗領域と同じ導電型の不純物を注入して前記拡散領域を形成する請求項１に記載の抵抗素子調整方法。
【請求項４】
前記拡散領域の表面側にシリサイド層を形成する請求項１から３のいずれかに記載の抵抗素子調整方法。
【請求項５】
前記ウェル抵抗領域において前記拡散領域が占める面積割合を変化させることで前記抵抗値及び前記温度依存特性を調整する請求項１から４のいずれかに記載の抵抗素子調整方法。
【請求項６】
前記拡散領域を形成する前に、前記ウェル抵抗領域内の前記拡散領域を形成する領域の周囲に素子分離膜を形成する請求項１から５のいずれかに記載の抵抗素子調整方法。
【請求項７】
前記素子分離膜は、その形成領域の半導体基板をエッチングして窪み部を形成し、前記窪み部を含む前記半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって前記窪み部のみに前記絶縁膜を残すことで形成する請求項６に記載の抵抗素子調整方法。
【請求項８】
前記ウェル抵抗領域は、前記素子分離膜を形成した後で不純物注入を行なって形成する請求項７に記載の抵抗素子調整方法。
【請求項９】
前記拡散領域を形成するための不純物注入は、前記半導体基板の他の領域の素子を形成するための工程を利用する請求項１から８のいずれかに記載の抵抗素子調整方法。
【請求項１０】
半導体基板の主表面側に形成されたウェル抵抗領域と、前記ウェル抵抗領域内の互いに離間した２つの領域に形成されたコンタクト領域と、前記コンタクト領域上に形成されたコンタクトと、を備えた抵抗素子において、
前記ウェル抵抗領域の前記コンタクト領域の間の領域の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されていることを特徴とする抵抗素子。
【請求項１１】
前記拡散領域は前記ウェル抵抗領域とは反対導電型である請求項１０に記載の抵抗素子。
【請求項１２】
前記拡散領域は前記ウェル抵抗領域と同導電型である請求項１０に記載の抵抗素子。
【請求項１３】
前記ウェル抵抗領域の前記コンタクト領域及び前記拡散領域とは異なる領域に素子分離膜が形成されている請求項１０から１２のいずれかに記載の抵抗素子。
【請求項１４】
前記素子分離膜は前記半導体基板に形成された窪み部に絶縁膜が埋め込まれたものである請求項１３に記載の抵抗素子。
【請求項１５】
複数のウェル抵抗領域を備え、少なくとも１つの前記ウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されている請求項１０から１４のいずれかに記載の抵抗素子。
【請求項１６】
温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、前記電圧生成装置により生成された電圧が両端に印加される抵抗素子と、前記電圧と前記抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置において、
前記抵抗素子として請求項１０から１５のいずれかに記載の温度特性調整用抵抗素子が用いられていることを特徴とする電流発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に形成されたウェル抵抗領域からなる抵抗素子の抵抗値及び温度依存特性を調整する方法、抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置に関するものである。
【背景技術】
【０００２】
近年、デジタル演算速度を向上させるために半導体装置におけるゲート電極の微細化が進む一方、半導体装置は電源製品に代表されるようにアナログ的な用途にも使用されている。
アナログ回路において半導体装置の抵抗や容量のばらつき、さらには温度依存特性や電圧依存特性は回路の特性に大きな影響を及ぼす。特に温度変化による特性のバラツキは、デジタル回路では無視できる程度であってもアナログ回路では無視することができないことがある。
【０００３】
したがって、半導体装置の温度依存特性は全温度領域において平準化する必要がある。その方法として、例えば異なる温度依存特性をもつ２つの素子を用いて、互いの温度依存特性を打ち消しあうように回路を構成する方法が挙げられる。そのように構成した回路を実施例で用いている図１２を参照しながら説明する。
【０００４】
図１２は定電流回路を示す。この図において、４４は演算増幅器（以下、オペアンプという。）、Ｍ１，Ｍ２，Ｍ３は同一のペアＭＯＳトランジスタ、Ｑ１，Ｑ２はバイポーラトランジスタ、Ｒは抵抗素子である。
トランジスタＭ１，Ｍ２及びＭ３はそれぞれのソースが同一の電源端子３８に接続されてカレントミラー接続となっている。バイポーラトランジスタＱ１とＱ２は同一特性をもっており、ベース‐エミッタ間面積の比を１：ｎ（ｎ＞１）とする。
【０００５】
オペアンプ４４の反転入力端子（−端子）の入力電圧と非反転入力端子（＋端子）の入力電圧とが等しくなるように負帰還がかかっているため、抵抗Ｒの両端には、バイポーラトランジスタＱ１のベース‐エミッタ間電圧ＶBE1とバイポーラトランジスタＱ２のベース‐エミッタ間電圧ＶBE2の差ΔＶBEが印加される。トランジスタＭ１，Ｍ２，Ｍ３はカレントミラー接続になっているため、それぞれのドレイン電流は等しく基準電流Ｉとなる。バイポーラトランジスタＱ２の飽和電流ＩS2がバイポーラトランジスタＱ１の飽和電流ＩS1のｎ倍であり、トランジスタＭ１とＭ２がカレントミラー接続されているので、バイポーラトランジスタＱ１とＱ２それぞれのエミッタ電流は等しい電流Ｉ0でバイアスされていることになり、次式（１）で表わすことができる。
【０００６】
ΔＶBE＝ＶBE1−ＶBE2
＝Ｖｔ×ｌｎ（Ｉ0/ＩS1）−Ｖｔ×ｌｎ（Ｉ0/ＩS2）
＝Ｖｔ×ｌｎ（ｎ）                                （１）
但し、Ｖｔは熱電圧を表わし、Ｖｔ＝ｋＴ/ｑとする。ｋはボルツマン定数、Ｔは絶対温度、ｑは電気素量である。
ここでは、ｋ＝１.３８×１０-13（Ｊ/Ｋ）、ｑ＝１.６×１０-19（Ｃ）とする
【０００７】
ΔＶBE＝Ｉ×Ｒ、Ｉ＝Ｖｔ×ｌｎ（ｎ）/Ｒであるから、基準電流Ｉの温度依存係数ＴＣ（Ｉ）は次式（２）で表わされる。
ＴＣ（Ｉ）＝１/Ｉ×∂Ｉ/∂Ｔ
＝ＴＣ（Ｖｔ）＋ＴＣ（１/Ｒ）
＝ＴＣ（Ｖｔ）−ＴＣ（Ｒ）                    （２）
したがって、上記（２）式から、基準となる温度を絶対温度３００Ｋとすると、ＴＣ（Ｖｔ）は３３３３ｐｐｍ/℃となる。すなわち、抵抗Ｒの温度依存係数ＴＣ（Ｒ）を３３３３ｐｐｍ/℃にすることで、基準電流の温度依存係数ＴＣ（Ｉ）が０になる。
【０００８】
ここで、抵抗Ｒの温度依存係数ＴＣ（Ｒ）は、次式（３）で求めることができる。
ＴＣ（Ｒ）＝（ＲT−ＲRT）／ＲRT              （３）
ＲTは基準温度での抵抗値、ＲRTは室温（例えば、２５℃）での抵抗値である。
【０００９】
図１２に示されるような定電流回路の抵抗Ｒとしては、例えば図１６に示されるようなウェル抵抗からなる抵抗素子が用いられていた。図１６はウェル抵抗素子からなる抵抗素子の一例を示す図であり、（Ａ）は半導体基板に形成された抵抗素子の構造を示す平面図であり、（Ｂ）は（Ａ）のＦ−Ｆ位置における断面図である。
【００１０】
図１６に示された抵抗素子は、半導体基板２の主表面側にＮウェル抵抗領域４が形成され、その両端部の近傍に高濃度のＮ+拡散領域からなるコンタクト領域６が形成されている。Ｎウェル抵抗領域４の両端部には例えばＳＴＩ（Shallow Trench Isolation）構造のシリコン酸化膜からなる素子分離膜４６が形成されて電気的に分離されている。また、Ｎウェル抵抗領域４のコンタクト領域６以外の部分にも素子分離膜４６が形成されている。コンタクト領域６上にはシリサイド層８及びコンタクト１０が形成されている。
【特許文献１】特開２０００−３１２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１６の抵抗素子では、基板バイアスを効果的に抑制するために素子分離膜４６の形成方法を工夫してＮウェルを深く形成することにより、ウェル抵抗領域４の抵抗値を低くすることが提案されている（例えば、特許文献１を参照。）。
しかしこの方法は、ウェル抵抗領域４の抵抗値を調整することはできるが、抵抗値の温度依存特性を調整することはできなかった。そのため、ウェル抵抗と温度依存特性の異なる別の抵抗素子との組み合わせで抵抗素子全体としての温度特性を調整する方法も提案されているが、２つの抵抗間の製造プロセスによるバラツキの影響により所望の温度依存特性を得ることは困難であった。
【００１２】
そこで本発明は、半導体基板に形成されたウェル抵抗からなる抵抗素子の抵抗値と温度依存特性を調整できるようにすることを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明の抵抗素子調整方法は、半導体基板に形成されたウェル抵抗領域と、そのウェル抵抗領域内に互いに離間して形成されたコンタクト領域とを備えた抵抗素子の抵抗値及び温度依存特性を調整する方法であって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成することを特徴とするものである。
そして本発明の抵抗素子は本発明の抵抗素子調整方法によって抵抗値及び温度依存特性が調整されたものであり、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているものである。
【００１４】
本発明の抵抗素子調整方法及び抵抗素子において、ウェル抵抗領域内に形成する拡散領域は、ウェル抵抗領域とは反対導電型であってもよいし、ウェル抵抗領域と同じ導電型であってもよい。
拡散領域がウェル抵抗領域と反対導電型であればウェル抵抗領域の抵抗値が減少し、同じ導電型であればウェル抵抗領域の抵抗値がさらに減少する。
【００１５】
ウェル抵抗領域に形成された拡散領域の表面側にシリサイド層を形成するようにしてもよい。そうすれば、ウェル抵抗領域の抵抗値をさらに低く調整できる。
【００１６】
本発明者らは、ウェル抵抗領域の両端部近傍に設けられた２つのコンタクト領域の間にウェル抵抗領域とは異なる拡散領域を形成することにで、ウェル抵抗領域からなる抵抗素子の温度依存特性を変化させられることを見出した。さらに、温度依存特性調整用の拡散領域がウェル抵抗領域において占める面積の割合を変化させることで、温度依存特性すなわち温度依存係数を調整できることを見出した。そのことを示すデータを図１７に示す。
【００１７】
図１７はＮ型のウェル抵抗領域におけるＰ+拡散領域の占める面積割合（％）と抵抗素子の温度依存係数（ｐｐｍ／℃）との関係を示すグラフである。
このグラフから、温度依存係数はウェル抵抗領域におけるＰ+拡散領域の占める面積割合に依存していることがわかる。そして、図１６に示されているような、ウェル抵抗領域内にＰ+拡散領域を形成していない（面積割合が０％）場合の温度依存係数が３３５０ｐｐｍ／℃程度であるのに対し、ウェル抵抗領域内にＰ+拡散領域を５０％の面積割合で形成すれば温度依存係数が３６００ｐｐｍ／℃まで上昇されられている。この結果からＮ型のウェル抵抗領域におけるＰ+拡散領域の占める面積割合を増加させることで温度依存係数を増加させることができ、逆にＰ+拡散領域の占める面積割合を減少させると温度依存係数を減少させることができることがわかった。
【００１８】
したがって、本発明の抵抗素子調整方法及び抵抗値においては、抵抗素子の抵抗値及び温度依存特性をウェル抵抗領域中の拡散領域が占める面積割合を変化させることで調整することが好ましい。
【００１９】
抵抗値及び温度依存特性調整用の拡散領域を形成する前に、ウェル抵抗領域内の拡散領域を形成する領域の周囲に素子分離膜を形成することが好ましい。
特に、素子分離膜をその形成領域の半導体基板をエッチングして窪み部を形成し、窪み部を含む半導体基板上に堆積法によって絶縁膜を形成した後、平坦化処理によって窪み部のみに絶縁膜を残すことで形成するようにしてもよい。すなわち、素子分離膜を半導体基板に埋め込まれたＳＴＩ構造のものとするようにしてもよい。素子分離膜をＳＴＩ構造に形成することで、半導体基板の表面が平坦化されているので、素子分離膜が形成されている領域と形成されていない領域に対して不純物のイオン注入を行なっても、半導体基板の表面から均等な深さの位置に不純物を注入することができる。したがって、素子分離膜がＳＴＩ構造で形成されている場合においては、ウェル抵抗領域を形成するための不純物注入は、素子分離膜を形成した後で行なうことができる。
さらに、ＳＴＩ構造の素子分離膜によって拡散領域の形成領域を画定するようにすれば、拡散領域を自己整合的に形成することができ、また、その形成領域に注入された不純物が形成領域よりも外側に拡散することを素子分離膜で防止できる。
【００２０】
拡散領域を形成するための不純物注入は、半導体基板の他の領域の素子を形成するための工程を利用することが好ましい。
【００２１】
素子分離膜としては、半導体基板に形成された窪み部に絶縁膜が埋め込まれたもの、すなわちＳＴＩ構造に形成されているものであってもよいし、ＬＯＣＯＳ（local oxidation of silicon）酸化膜であってもよい。
【００２２】
本発明の抵抗素子としては、複数のウェル抵抗領域を備えたものに対しても適用することができ、その一例として、少なくとも１つのウェル抵抗領域に抵抗値及び温度依存特性を調整するための拡散領域が形成されているものを挙げることができる。
【００２３】
本発明の電流発生装置は、温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部と、電圧生成装置により生成された電圧が両端に印加される抵抗素子と、電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部と、を備えた電流発生装置であって、抵抗素子として本発明の温度特性調整用抵抗素子が用いられているものである。
【発明の効果】
【００２４】
本発明の抵抗素子調整方法は、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域を形成するようにしたので、所望の抵抗値や温度依存特性をもつ抵抗素子を形成することができる。
そして本発明の抵抗素子は、本発明の抵抗素子調整方法によって、ウェル抵抗領域内のコンタクト領域の間の表面側に、抵抗値及び温度依存特性を調整するための拡散領域が形成されているので、抵抗素子を所望の抵抗値や温度依存特性をもつものにすることができる。
【００２５】
ウェル抵抗領域内の拡散領域をウェル抵抗領域とは反対導電型の不純物を注入して形成すれば、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
また、ウェル抵抗領域と同じ導電型の不純物を注入して形成しても、拡散領域を形成しない場合に比べて抵抗値を低下させて温度依存係数を増加させることができる。
【００２６】
ウェル抵抗領域に形成された拡散領域の表面側にシリサイド層を形成すれば、拡散領域の抵抗値が低下して抵抗素子の抵抗値が低下するので、ウェル抵抗領域内に形成する拡散領域の導電型との組み合わせによって、抵抗値や温度依存係数を広い範囲で調整することができる。
【００２７】
従来の技術では、例えば試作の段階で抵抗素子の抵抗値が所望の抵抗値とは違っていた場合、ウェル抵抗領域の長さや幅を変更することによって抵抗値の調整を行なうなどしていたが、ウェル抵抗領域を変更するとそれらの形成に用いるマスクを変更する必要があった。これらのマスクを変更するには、写真製版工程で用いる露光用レチクルのパターンを形成し直す必要があり、手間がかかる。これに対し、抵抗素子の抵抗値や温度依存特性をウェル抵抗領域中の拡散領域が占める面積割合を変化させることで調整するようにすれば、コンタクト領域やコンタクトの形成位置を変更しなくてよいので、このためのマスクの変更を一部省略することができる。すなわち、ウェル抵抗領域中に形成する抵抗値及び温度依存特性調整用の拡散領域を形成するためのマスクを変更するだけでよくなる。
本発明の抵抗値及び温度依存特性調整方法は、特にシリサイド層を抵抗値及び温度依存特性調整用の拡散領域上に形成することとの組み合わせにより、より広い範囲での抵抗値及び温度依存特性の調整が可能になる。
【００２８】
抵抗値及び温度依存特性調整用の拡散領域を形成する前に、ウェル抵抗領域内の拡散領域を形成する領域の周囲に素子分離膜を形成するようにすれば、拡散領域の形成領域を素子分離膜によって画定することができる。
そして、素子分離部膜をＳＴＩ構造で形成することで、ＳＴＩ構造の素子分離膜によって確定された拡散領域の形成領域よりも外側に不純物が拡散するのを防止できるので、所望の領域に拡散領域を形成することができる。そうすれば、抵抗値及び温度依存特性調整用の拡散領域の形成面積を精度良く制御することができるようになるので、抵抗値及び温度依存特性の調整精度が向上する。
【００２９】
拡散領域を形成するための不純物注入が、同じ半導体基板の他の領域の素子を形成するための工程を利用するものであれば、拡散領域を形成するための専用の工程を入れることなく、抵抗値や温度依存特性を調整することができる。
【００３０】
本発明の電流発生装置では、本発明の温度依存特性調整用抵抗を抵抗素子として用いているので、所望の温度依存性をもつ電流を発生させることができる。
【発明を実施するための最良の形態】
【００３１】
図１はウェル抵抗からなる抵抗素子の一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置における断面図である。
Ｐ型の半導体基板２の主表面側にＮ型のウェル抵抗領域４が形成されている。ウェル抵抗領域４の周囲部に、ＳＴＩ構造のシリコン酸化膜からなる素子分離膜１２が形成されている。
【００３２】
ウェル抵抗領域４内の２箇所に、高濃度のＮ+拡散領域であるコンタクト領域６が互いに離間して形成されている。コンタクト領域６上には、シリサイド層８を介して例えばタングステンからなるコンタクト１０が形成されている。
ウェル抵抗領域４内のコンタクト領域６の間に、この抵抗素子の抵抗値及び温度依存特性調整用のＰ+拡散領域１４が形成されている。ウェル抵抗領域４内のコンタクト領域６及びＰ+拡散領域１４を除く領域の主表面側にもＳＴＩ構造の素子分離膜１２が形成されている。
素子分離膜１２としては、ＳＴＩ構造で形成されたシリコン酸化膜の他、ＬＯＣＯＳ法により形成されたＬＯＣＯＳ酸化膜であってもよい。
【００３３】
この実施例の抵抗素子は、温度依存特性を調整するためにウェル抵抗領域４内に拡散領域１４が形成されているので、この抵抗素子を用いる回路に応じた温度依存係数を有することができる。温度依存係数については既に図１７を用いて説明したが、ウェル抵抗領域４において拡散領域１４が占める面積割合を変化させることで調整することができるので、所望の温度依存係数を得ることができる。また、所望の抵抗値を得るために、これまではウェル抵抗領域の幅又は長さを変更していたが、この実施例の抵抗素子ではウェル抵抗領域４内の拡散領域１４のサイズを変更するだけで抵抗値を調整することができるので、ウェル抵抗領域４のサイズを変更する必要がない。
【００３４】
図２及び図３は図１の抵抗素子の形成工程を順に示す断面工程図である。なお、図３は図２の続きを示している。
【００３５】
（ａ）Ｐ型半導体基板２の主表面全体にシリコン酸化膜１６及びシリコン窒化膜１８を形成する。シリコン窒化膜１８上にレジストを全面塗付した後、写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク２０を形成する。
【００３６】
（ｂ）フォトレジストマスク２０をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク２０を除去する。
【００３７】
（ｃ）半導体基板２の主表面側全体にＣＶＤ法によりシリコン酸化膜２１を堆積する。
【００３８】
（ｄ）例えばＣＭＰ（Chemical Mechanical Polish）によって研磨し、半導体基板２の主表面に形成されていた矩形の窪みに素子分離膜１２を形成する。
【００３９】
（ｅ）半導体基板２の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク２２を写真製版技術を用いて形成し、フォトレジストマスク２２をマスクにして、ウェル抵抗領域を形成する領域に不純物であるＰ（リン）をイオン注入する。イオン注入条件は、例えばドーズ量が２×１０13Ａ／ｃｍ2、イオン注入装置の出力電圧が４９０ＫｅＶである。フォトレジストマスク２２を除去した後、熱拡散処理を行なってＮ型のウェル抵抗領域４を形成する。
【００４０】
（ｆ）半導体基板２の主表面上に、コンタクト領域を形成する領域に開口部をもつフォトレジストマスク２４を写真製版技術を用いて形成し、フォトレジストマスク２４をマスクにしてＡｓ（砒素）をイオン注入する。イオン注入条件は、例えばドーズ量が４×１０15Ａ／ｃｍ2、イオン注入装置の出力電圧が６０ＫｅＶである。フォトレジストマスク２４を除去した後、熱拡散処理を行なってコンタクト領域６をウェル抵抗領域４の両端部に形成する。
【００４１】
（ｇ）Ｐ+拡散領域を形成する領域に開口部をもつフォトレジストマスク２６を写真製版技術を用いて半導体基板２の主表面上に形成する。フォトレジストマスク２６をマスクにして、不純物として例えばＢ（ホウ素）をイオン注入する。イオン注入条件は、例えばドーズ量が２.５×１０15Ａ／ｃｍ2、イオン注入装置の出力電圧が５ＫｅＶである。
【００４２】
（ｈ）フォトレジストマスク２６を除去した後、熱拡散処理を行なってＰ+拡散領域１４をウェル抵抗領域４表面側のコンタクト領域６の間に形成する。
その後、コンタクト領域６上にシリサイド層８及びコンタクト１０を形成することで、図１の抵抗素子が完成する。
【００４３】
上記工程（ａ）〜（ｈ）は抵抗素子を形成する専用の工程のように示されているが、例えば工程（ｆ）と（ｇ）のイオン注入は、他の領域に形成されるトランジスタのソース及びドレインを形成するためのイオン注入工程を利用することができる。そうすれば、従来の抵抗素子の形成工程に新たな工程を追加することなく抵抗値及び温度依存特性を調整することができる。
【００４４】
この実施例の形成工程では、素子分離膜１２をＣＶＤ法及びＣＭＰ法を用いてＳＴＩ構造で形成しているが、本発明はこれに限定されるものではなく、ＬＯＣＯＳ法を用いてＬＯＣＯＳ酸化膜を素子分離膜１２として形成してもよい。ただし、素子分離膜１２を形成した後の工程において、コンタクト領域６やＰ+拡散領域１４を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜１２をＳＴＩ構造で形成することがより好ましい。
【００４５】
図４はウェル抵抗からなる抵抗素子の他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置における断面図である。
この実施例の抵抗素子は、Ｐ型の半導体基板２の主表面側にＮ型のウェル抵抗領域４が形成されている。ウェル抵抗領域４の周囲部にＳＴＩ構造のシリコン酸化膜からなる素子分離膜１２が形成されており、ウェル抵抗領域４が他の素子とは電気的に分離されている。ウェル抵抗領域４内の２箇所に高濃度のＮ+拡散領域であるコンタクト領域６が互いに離間して形成されている。コンタクト領域６上には、シリサイド層８を介して例えばタングステンからなるコンタクト１０が形成されている。
【００４６】
ウェル抵抗領域４内でコンタクト領域６の間の領域に、この抵抗素子の抵抗値及び温度依存特性調整用のＮ+拡散領域３４が形成されている。図１の抵抗素子ではウェル抵抗領域４の抵抗値を下げて温度依存係数を増加させるためにＰ+拡散領域１４が形成されていたが、この実施例の抵抗素子はＮ+拡散領域３４が同じ領域に形成されている。Ｐ+拡散領域１４に代えてＮ+拡散領域３４を形成することにより、抵抗素子の抵抗値をさらに下げることができる。このような抵抗素子では、ウェル抵抗領域４におけるＮ+拡散領域３４の占める割合を変化させることで、抵抗素子の抵抗値及び温度依存特性を調整することができ、Ｎ+拡散領域３４の占める割合が増加するほど抵抗値が低くなる。
【００４７】
図４の抵抗素子は以下の工程（ａ）〜（ｅ），（ｆ’），（ｈ’）を順に行なうことで形成することができる。なお、工程（ａ）〜（ｅ）は図２の（ａ）〜（ｅ）に対応し、（ｆ’），（ｈ’）は図５の（ｆ’），（ｈ’）に対応する。
【００４８】
（ａ）Ｐ型半導体基板２の主表面全体にシリコン酸化膜１６及びシリコン窒化膜１８を成膜する。写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク２０をシリコン窒化膜１８上に形成する。
【００４９】
（ｂ）フォトレジストマスク２０をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク２０を除去する。
【００５０】
（ｃ）半導体基板２の主表面側全体にＣＶＤ法によりシリコン酸化膜２１を堆積する。
【００５１】
（ｄ）例えばＣＭＰによって研磨し、半導体基板２の主表面に形成されていた矩形の窪みに素子分離膜１２を形成する。
【００５２】
（ｅ）半導体基板２の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク２２を写真製版技術を用いて形成し、フォトレジストマスク２２をマスクにして、ウェル抵抗領域を形成する領域に不純物であるＰ（リン）をイオン注入する。イオン注入条件は、例えばドーズ量が２×１０13Ａ／ｃｍ2、イオン注入装置の出力電圧が４９０ＫｅＶである。フォトレジストマスク２２を除去した後、熱拡散処理を行なってＮ型のウェル抵抗領域４を形成する。
【００５３】
（ｆ’）ウェル抵抗領域４が形成された半導体基板２の主表面上に、コンタクト領域６の形成領域及びＮ+拡散領域３４の形成領域に開口部をもつフォトレジストマスク３６を形成し、フォトレジストマスク３６をマスクにして不純物であるＡｓをイオン注入する。イオン注入条件は、例えばドーズ量が４×１０15Ａ／ｃｍ2、イオン注入装置の出力電圧が６０ＫｅＶである。
【００５４】
（ｈ’）フォトレジストマスク３６を除去した後、熱拡散処理を行なってコンタクト領域６及びＮ+拡散領域３４を形成する。
その後、コンタクト領域６上にシリサイド層８及びコンタクト１０を形成することで、図４の抵抗素子が完成する。
【００５５】
この実施例の形成工程では、素子分離膜１２をＣＶＤ法及びＣＭＰ法を用いてＳＴＩ構造で形成しているが、本発明はこれに限定されるものではなく、ＬＯＣＯＳ法を用いてＬＯＣＯＳ酸化膜を素子分離膜１２として形成してもよい。ただし、素子分離膜１２を形成した後の工程において、コンタクト領域６やＰ+拡散領域１４を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜１２をＳＴＩ構造で形成することがより好ましい。
【００５６】
次に、抵抗素子のさらに他の実施例について説明する。図６は抵抗素子のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置における断面図である。
この抵抗素子は、図４の抵抗素子と同様に、半導体基板２の主表面側に、素子分離膜１２によって電気的に分離されたＮ型のウェル抵抗領域４が形成されている。ウェル抵抗領域４内の２箇所にコンタクト領域６が互いに離間して形成されている。コンタクト領域６上には、シリサイド層８を介して例えばタングステンからなるコンタクト１０が形成されている。
ウェル抵抗領域４内でコンタクト領域６の間に、この抵抗素子の抵抗値及び温度依存特性調整用のＮ+拡散領域３４が形成されている。Ｎ+拡散領域３４の表面側には、例えばＣｏ（コバルト）とシリコンが反応して形成されたシリサイド層２８が形成されている。ウェル抵抗領域４のコンタクト領域４及びＮ+拡散領域３４が形成されている領域を除く領域にはＳＴＩ構造の素子分離膜１２が形成されている。
【００５７】
図６の抵抗素子の形成方法を説明する。図６の抵抗素子は以下の工程（ａ）〜（ｅ），（ｆ’），（ｈ’），（ｉ）〜（ｌ）を順に行なうことで形成することができる。なお、以下の工程（ａ）〜（ｅ）は図２の（ａ）〜（ｅ）に対応し、工程（ｆ’），（ｈ’）は図５の（ｆ’），（ｈ’）に対応し、工程（ｉ）〜（ｌ）は図７の（ｉ）〜（ｌ）に対応する。
【００５８】
（ａ）Ｐ型半導体基板２の主表面全体にシリコン酸化膜１６及びシリコン窒化膜１８を形成する。シリコン窒化膜１８上にレジストを全面塗付した後、写真製版技術を用いて素子分離膜を形成する領域に開口部をもつフォトレジストマスク２０を形成する。
【００５９】
（ｂ）フォトレジストマスク２０をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク２０を除去する。
【００６０】
（ｃ）半導体基板２の主表面側全体にＣＶＤ法によりシリコン酸化膜２１を堆積する。
【００６１】
（ｄ）例えばＣＭＰによって研磨し、半導体基板２の主表面に形成されていた矩形の窪みに素子分離膜１２を形成する。
【００６２】
（ｅ）半導体基板２の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク２２を写真製版技術を用いて形成し、フォトレジストマスク２２をマスクにして、ウェル抵抗領域を形成する領域に不純物であるＰ（リン）をイオン注入する。イオン注入条件は、例えばドーズ量が２×１０13Ａ／ｃｍ2、イオン注入装置の出力電圧が４９０ＫｅＶである。その後、フォトレジストマスク２２を除去し、熱拡散処理を行なってＮ型のウェル抵抗領域４を形成する。
【００６３】
（ｆ’）コンタクト領域６の形成領域及びＮ+拡散領域３４の形成領域に開口部をもつフォトレジストマスク３６を写真製版技術を用いて半導体基板２の主表面上に形成する。フォトレジストマスク３６をマスクにして、不純物として例えばＡｓをイオン注入する。イオン注入条件は、例えばドーズ量が４×１０15Ａ／ｃｍ2、イオン注入装置の出力電圧が６０ＫｅＶである。
【００６４】
（ｈ’）フォトレジストマスク３６を除去した後、熱拡散処理を行なってコンタクト領域６及びＮ+拡散領域３４を形成する。
【００６５】
（ｉ）半導体基板２の主表面上全体にシリコン酸化膜３０を成膜し、さらにその上にコンタクト領域６上及びＮ+拡散領域３４上に開口部をもつフォトレジストマスク３２を写真製版技術を用いて形成する。
【００６６】
（ｊ）フォトレジストマスク３２をマスクにしてエッチング処理を行ない、コンタクト領域６上及びＮ+拡散領域１４上のシリコン酸化膜３０を除去し、さらにフォトレジストマスク３２を除去する。
【００６７】
（ｋ）半導体基板２の主表面上全体に例えばＣｏ（コバルト）などの高融点金属膜３３を形成する。高融点金属膜３３としては、Ｃｏの他にＴｉ（チタン）、Ｎｉ（ニッケル）など一般的にサリサイドと呼ばれる自己整合的にシリサイド層を形成する方法に利用できる金属であれば用いることができる。
【００６８】
（ｌ）熱処理を施して高融点金属３３と高融点金属３３に接するシリコンとを反応させ、コンタクト領域６上にシリサイド層８を形成し、Ｎ+拡散領域３４上にシリサイド層２８を形成する。その後、未反応の高融点金属膜３３を除去する。
コンタクト領域６上のシリサイド層８上にコンタクト１０を形成することで、図６の抵抗素子が完成する。
【００６９】
この実施例では、抵抗値及び温度依存特性調整用のＮ+拡散領域３４上にシリサイド層２８を形成することで、Ｎ+拡散領域３４の抵抗値の低下を図っている。このように、抵抗値及び温度依存特性調整用の拡散領域がウェル抵抗領域において占める面積割合を変化させるだけでなく、抵抗値及び温度依存特性調整用の拡散領域上にシリサイド層を形成することでより幅広く抵抗値の調整を行なうことができる。
また、上記形成工程（ｉ）〜（ｌ）に示されるように、Ｎ+拡散領域３４上のシリサイド層２８を形成する工程として、コンタクト領域６上のシリサイド層８を形成する工程を利用しているので、工程数を増加させることなく抵抗値の低下を図ることができる。
【００７０】
なお、この実施例においてはＮ+拡散領域３４上のシリサイド層２８を形成する工程として、コンタクト領域６上のシリサイド層８を形成する工程を利用しているが、本発明はこれに限定されるものではなく、コンタクト領域６上のシリサイド層８の形成工程とは別に工程を追加してＮ+拡散領域３４上にシリサイド層２８を形成してもよい。また、図示及び詳細な説明は省略しているが、図１に示したような、抵抗値及び温度依存特性調整用の拡散領域としてＰ+拡散領域が形成された抵抗素子においても、そのＰ+拡散領域上にシリサイド層を形成してもよい。
【００７１】
この実施例の形成工程では、素子分離膜１２をＣＶＤ法及びＣＭＰ法を用いてＳＴＩ構造で形成しているが、本発明はこれに限定されるものではなく、ＬＯＣＯＳ法を用いてＬＯＣＯＳ酸化膜を素子分離膜１２として形成してもよい。ただし、素子分離膜１２を形成した後の工程において、コンタクト領域６やＮ+拡散領域３４を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜１２をＳＴＩ構造で形成することがより好ましい。
【００７２】
次に、２つのウェル抵抗領域からなる抵抗素子の一実施例を説明する。図９は２つのウェル抵抗領域からなる抵抗素子の一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置における断面図である。
この実施例の抵抗素子は、Ｐ型の半導体基板２の主表面側の２箇所に、素子分離膜４４によって電気的に分離された２つのＮ型ウェル抵抗領域４ａ，４ｂが互いに離間して形成されている。素子分離膜４４としては、図に示されているＳＴＩ構造のものの他、ＬＯＣＯＳ法により形成されたＬＯＣＯＳ酸化膜であってもよい。
【００７３】
ウェル抵抗領域４ａ内の２箇所に高濃度のＮ+拡散領域であるコンタクト領域６ａが互いに離間して形成されており、コンタクト領域６ａ上にシリサイド層８ａを介して例えばタングステンからなるコンタクト１０ａが形成されている。互いに離間したコンタクト領域６ａの間に、抵抗値及び温度依存特性調整用のＮ+拡散領域４６が形成されている。
【００７４】
ウェル抵抗領域４ｂ内の２箇所に高濃度のＮ+拡散領域であるコンタクト領域６ｂが互いに離間して形成されており、コンタクト領域６ｂ上にシリサイド層８ｂを介して例えばタングステンからなるコンタクト１０ｂが形成されている。互いに離間したコンタクト領域６ｂの間に、抵抗値及び温度依存特性調整用のＰ+拡散領域４８が形成されている。Ｐ+拡散領域４８の表面側には、例えばＣｏとシリコンからなるシリサイド層５０が形成されている。
【００７５】
ウェル抵抗領域４ａのコンタクト領域６ａ及びＮ+拡散領域４６以外の領域、ウェル抵抗領域４ｂのコンタクト領域６ｂ及びＰ+拡散領域４８以外の領域には、ウェル抵抗領域４４及び４６の周囲部に形成されている素子分離膜４８と同じ素子分離膜４８が形成されている。
【００７６】
次に、図９に示した抵抗素子の形成方法を図１０及び図１１を参照しながら説明する。図１０及び図１１は抵抗素子の形成工程を順に示す工程断面図であり、図１１は図１０の続きを示している。
【００７７】
（ａ）Ｐ型半導体基板２の主表面全体にシリコン酸化膜５２及びシリコン窒化膜５４を成膜する。さらに、シリコン窒化膜５４上に素子分離膜を形成する領域に開口部をもつフォトレジストマスク５６を写真製版技術を用いて形成する。
【００７８】
（ｂ）フォトレジストマスク５６をマスクにしてドライエッチングを行ない、素子分離膜形成領域に一定深さの矩形状窪みを形成する。ドライエッチングが終了した後、フォトレジストマスク５６を除去する。
【００７９】
（ｃ）半導体基板２の主表面側全体にＣＶＤ法によりシリコン酸化膜５８を堆積する。
【００８０】
（ｄ）例えばＣＭＰによって研磨し、半導体基板２の主表面に形成されていた矩形の窪みに素子分離膜４４を形成する。
【００８１】
（ｅ）半導体基板２の主表面上に、ウェル抵抗領域を形成する領域に開口部をもつフォトレジストマスク６０を写真製版技術を用いて形成し、フォトレジストマスク６０をマスクにして、ウェル抵抗領域を形成する領域にＰ（リン）をイオン注入する。イオン注入条件は、例えばドーズ量が２×１０13Ａ／ｃｍ2、イオン注入装置の出力電圧が４９０ＫｅＶである。フォトレジストマスク６０を除去した後、熱拡散処理を行なってＮ型のウェル抵抗領域４ａ，４ｂを形成する。
【００８２】
（ｆ）ウェル抵抗領域４ａ及び４ｂのコンタクト領域を形成する領域と、抵抗値及び温度依存特性調整用のＮ+拡散領域を形成する領域に開口部をもつフォトレジストマスク６２を写真製版技術を用いて半導体基板２の主表面上に形成する。フォトレジストマスク６２をマスクにしてＡｓ（砒素）をイオン注入する。イオン注入条件は、例えばドーズ量が４×１０15Ａ／ｃｍ2、イオン注入装置の出力電圧が６０ＫｅＶである。その後、フォトレジストマスク６２を除去し、熱拡散処理を行なってコンタクト領域６ａ，６ｂ及びＮ+拡散領域４６を形成する。
【００８３】
（ｇ）ウェル抵抗領域４ｂのＰ+拡散領域を形成する領域に開口部をもつフォトレジストマスク６４を写真製版技術を用いて半導体基板２の主表面上に形成する。フォトレジストマスク６４をマスクにしてＢ（ホウ素）をイオン注入する。イオン注入条件は、例えばドーズ量が２.５×１０15Ａ／ｃｍ2、イオン注入装置の出力電圧が５ＫｅＶである。その後、フォトレジストマスク２６を除去し、熱拡散処理を行なってＰ+拡散領域４８をコンタクト領域６ｂの間に形成する。
【００８４】
（ｈ）半導体基板２の主表面上全面にシリコン酸化膜６６を形成し、さらにその上にシリサイド層を形成する領域、ここではコンタクト領域６ａ，６ｂ上及びＰ+拡散領域４８上に開口部をもつレジストマスクを形成した後、そのレジストマスクをマスクにしてドライエッチングを行ない、シリサイド層を形成しない領域、すなわちＮ+拡散領域４６上のみにシリコン酸化膜６６を残す。
【００８５】
（ｉ）シリコン酸化膜６６を含む半導体基板２上全面に、例えばＣｏからなる高融点金属膜６８を形成する。高融点金属膜６８としては、Ｃｏの他にＴｉ（チタン）、Ｎｉ（ニッケル）など一般的にサリサイドと呼ばれる自己整合的にシリサイド層を形成する方法に利用できる金属であれば用いることができる。
【００８６】
（ｊ）熱処理により、高融点金属膜６８と高融点金属膜６８に接しているシリコンとを反応させてコンタクト領域６ａ，６ｂ上にシリサイド層８ａ，８ｂを形成し、Ｐ+拡散領域４８上にシリサイド層５０を形成する。未反応の高融点金属膜６８は除去する。
その後、コンタクト領域６ａ，６ｂ上のシリサイド層８ａ，８ｂ上にコンタクト１０ａ，１０ｂを形成して、図９の抵抗素子が完成する。
【００８７】
上記形成工程において、例えば工程（ｆ）のＮ+拡散領域４６を形成するためのイオン注入工程や工程（ｇ）のＰ+拡散領域４８を形成するためのイオン注入工程は、半導体基板２の他の領域に形成するＣＭＯＳトランジスタのソース及びドレインその他の拡散層を形成するための工程を利用することができる。そうすれば、拡散領域４６，４８を形成するための専用の工程を必要としないので、従来の形成工程に新たな工程を追加することなく、抵抗値及び温度依存特性を調整することができる。
【００８８】
また、この実施例の形成工程では、素子分離膜４４をＣＶＤ法及びＣＭＰ法を用いてＳＴＩ構造で形成しているが、本発明はこれに限定されるものではなく、ＬＯＣＯＳ法を用いてＬＯＣＯＳ酸化膜を素子分離膜４４として形成してもよい。ただし、素子分離膜１２を形成した後の工程においてコンタクト領域６ａ，６ｂ、Ｎ+拡散領域４６又はＰ+拡散領域４８を形成するために注入された不純物が所望の形成領域よりも外側に拡散するのを確実に防止するためには、素子分離膜４４をＳＴＩ構造で形成することがより好ましい。
【００８９】
本発明の電流発生装置の実施例を説明する。
以上の実施例に示されているような抵抗値及び温度依存特性を調整した抵抗素子の用途としては、例えば図１２に示されるような電流発生装置の一実施例としての定電流回路を挙げることができる。
【００９０】
図１２の定電流回路について説明する。
Ｍ１，Ｍ２及びＭ３はカレントミラー接続された同一のペアＭＯＳトランジスタであり、トランジスタＭ１，Ｍ２及びＭ３のソースは電源端子３８を介して電源回路に接続されている。トランジスタＭ１はバイポーラトランジスタＱ１を介して接地されており、トランジスタＭ２は抵抗Ｒ、バイポーラトランジスタＱ２を介して接地されている。バイポーラトランジスタＱ１及びＱ２はベースとコレクタが接地されている。バイポーラトランジスタＱ１とＱ２は同一特性をもっているが、それぞれのベース‐エミッタ間面積は異なっている。
【００９１】
オペアンプ４４の反転入力端子（−端子）にはバイポーラトランジスタＱ１のコレクタ‐エミッタ間電圧に起因する電位が入力され、非反転入力端子（＋端子）にはバイポーラトランジスタＱ２のベース‐エミッタ間電圧及び抵抗Ｒの両端にかかる電圧に起因する電位が入力される。
この定電流回路では、トランジスタＭ１，Ｍ２、バイポーラトランジスタＱ１，Ｑ２、オペアンプ４４が、本発明の電流発生装置における温度変化に対して固有の依存性をもつ電圧を生成する電圧生成部を構成し、抵抗Ｒが電圧生成部により生成された電圧が両端に印加される抵抗素子を構成し、トランジスタＭ３が電圧生成部によって生成された電圧と抵抗素子のそれぞれの温度特性に応じて電流を出力する電流出力部を構成している。
【００９２】
このような定電流回路では、既述の（２）式で示されているように、基準電流Ｉの温度依存係数ＴＣ（Ｉ）はＴＣ（Ｖｔ）とＴＣ（Ｒ）の差で決定される。抵抗Ｒとして、例えば図１、図４、図６又は図８に示されているような、ウェル抵抗領域内に抵抗値及び温度依存特性を調整するための拡散領域が形成された抵抗素子を用いることで、温度依存係数ＴＣ（Ｒ）を調整することができ、基準電流Ｉの温度依存特性を調整することができる。  この定電流回路において、抵抗Ｒのウェル抵抗領域内に、例えば図１、図４、図６又は図８に示されているように抵抗値及び温度依存特性を調整するための拡散領域を形成してＶｔの温度依存性を抵抗Ｒの温度依存性で打ち消すようにすれば、基準電流Ｉの温度依存性を減らすことができ、出力電流Ｉを温度変化に関係なく一定にすることができる。
【００９３】
図１３は図１２の定電流回路における温度（℃）と基準電流Ｉ（μＡ）との関係を示すグラフである。（Ａ）において、横軸は温度（℃）であり、縦軸は電流Ｉ（μＡ）である。また、（Ｂ）において、横軸は温度（℃）であり、縦軸は電流変動率（％）である。ここでの電流変動率は、温度が２５℃のときの出力電流値を基準としている。（Ａ）及び（Ｂ）において、太い実線で示されたグラフａは、抵抗Ｒとして、図８に示されるように、ウェル抵抗領域４内に面積の大きいＰ+拡散領域１４、具体的には、８０μｍ×６μｍのウェル抵抗領域４内に７０μｍ×４μｍのＰ+拡散領域を形成した抵抗素子を用いた場合である。また、グラフａよりも細い実線で占めされたグラフｂは、抵抗Ｒとして、図１に示されるように、ウェル抵抗領域４内に図８のものよりも面積の小さいＰ+拡散領域１４、具体的には、７５μｍ×６μｍのウェル抵抗領域４内に３５μｍ×４μｍのＰ+拡散領域を形成した抵抗素子を用いた場合である。破線で示されたグラフｃは、抵抗Ｒとして、図１７に示されるように、ウェル抵抗領域４内に温度依存特性調整用の拡散領域を形成していない抵抗素子を用いた場合である。なお、グラフａで用いた抵抗素子の温度依存係数は３９６３ｐｐｍ／℃、グラフｂで用いた抵抗素子の温度依存係数は３７３４ｐｐｍ／℃、グラフｃで用いた抵抗素子の温度依存係数は３４３９ｐｐｍ／℃であった。
【００９４】
これらのグラフ（Ａ），（Ｂ）から、抵抗素子が従来構造であるｃのグラフでは、基準電流Ｉが温度変化によって０.９４μＡ〜１.０６μＡの範囲で変動し、２５℃のときの出力電流値を基準にした変動率は−１０％〜＋２％の範囲で変動しており、最大で１２％のバラツキがあった。これに対し、ウェル抵抗領域４内にＰ+拡散領域１４を広く形成したａのグラフは、基準電流Ｉが温度変化によって１μＡ〜１.０５μＡの範囲で変動し、２５℃を基準にした変動率は−５.５％〜０％の範囲で変動しており、最大でも５.５％のバラツキしかなかった。また、ｂのグラフでも、基準電流Ｉが０.９９μＡ〜１.０７μＡの範囲で変動し、２５℃を基準にした変動率は−７.５％〜＋０.５％の範囲で変動しており、最大でも８％のバラツキしかなかった。
【００９５】
よって、抵抗素子のウェル抵抗領域内に温度依存特性調整用の拡散領域を形成して抵抗素子の抵抗値及び温度依存特性を回路の要求を満たすように調整し、抵抗Ｒとして用いれば、広い範囲の温度変化にも安定した電流を出力できる回路を構成することができる。
【００９６】
表１は、ＳＴＩ構造の素子分離膜を備えたＮ型ウェル抵抗領域４の抵抗値及び温度依存係数（ＴＣＲ）を評価した結果を示す。
図１４は、その評価に用いたサンプルの概略構造示す図であり、（Ａ）は従来技術の断面図、（Ｂ）はＮ+拡散領域３４を備えた構造の断面図、（Ｃ）はＰ+拡散領域１４を備えた構造の断面図、（Ｄ）はレイアウトを示す平面図である。Ｎ型ウェル抵抗領域４、Ｐ+拡散領域１４、Ｎ+拡散領域３４の形成条件は上記実施例と同じである。これらのサンプルでは、Ｎ型ウェル抵抗領域４の幅寸法を６μｍ、コンタクト領域６，６間の寸法を６０μｍとした。また、Ｐ+拡散領域１４及びＮ+拡散領域３４の長さ寸法を５８μｍ、幅寸法を４μｍとした。素子分離膜１２の深さは、Ｎ型ウェル抵抗領域４とＰ+拡散領域１４又はＮ+拡散領域３４のジャンクション位置よりも深くなるようにした。
【００９７】
【表１】
2008021962.tif 000003
【００９８】
表１から分かるように、Ｎ+拡散領域３４を備えた構造（Ｂ）及びＰ+拡散領域１４を備えた構造（Ｃ）は従来技術の構造（Ａ）に比べて抵抗値を下げることができる。これは、ＳＴＩ構造の素子分離膜１２がＮ型ウェル抵抗領域４とＰ+拡散領域１４又はＮ+拡散領域３４のジャンクション位置よりも深く形成されているためである。
Ｎ+拡散領域３４を備えた構造（Ｂ）及びＰ+拡散領域１４を備えた構造（Ｃ）の温度依存係数（ＴＣＲ）は、ともに従来技術の構造（Ａ）に比べて大きくなる。
【００９９】
表２は、ＬＯＣＯＳ酸化膜からなる素子分離膜を備えたＮ型ウェル抵抗領域４の抵抗値及び温度依存係数（ＴＣＲ）を評価した結果を示す。
図１５は、その評価に用いたサンプルの概略構造示す図であり、（Ａ）は従来技術の断面図、（Ｂ）はＮ+拡散領域３４を備えた構造の断面図、（Ｃ）はＰ+拡散領域１４を備えた構造の断面図、（Ｄ）はレイアウトを示す平面図である。Ｎ型ウェル抵抗領域４、Ｐ+拡散領域１４、Ｎ+拡散領域３４の形成条件は上記実施例と同じである。これらのサンプルでは、Ｎ型ウェル抵抗領域４の幅寸法を２μｍ、コンタクト領域６，６間の寸法を３００μｍとした。また、Ｐ+拡散領域１４及びＮ+拡散領域３４の長さ寸法を２９８.８μｍ、幅寸法をＮ型ウェル抵抗領域４の幅寸法と同じく２μｍとした。素子分離膜１３の深さは、Ｎ型ウェル抵抗領域４とＰ+拡散領域１４又はＮ+拡散領域３４のジャンクション位置よりも浅くなるようにした。
【０１００】
【表２】
2008021962.tif 000004
【０１０１】
表２から分かるように、Ｎ+拡散領域３４を備えた構造（Ｂ）では従来技術の構造（Ａ）に比べて抵抗値を下げることができる。これに対し、Ｐ+拡散領域１４を備えた構造（Ｃ）では従来技術の構造（Ａ）に比べて抵抗値を上げることができる。これは、Ｎ型ウェル抵抗領域４とＰ+拡散領域１４のジャンクション深さがＬＯＣＯＳ酸化膜からなる素子分離膜１３の深さよりも深く形成されているため、Ｎ型ウェル抵抗領域４の実質的な深さ寸法（Ｐ+拡散領域１４の底面とＮ型ウェル抵抗領域４の底面の間の寸法）が従来技術の構造（Ａ）に比べて小さくなり、抵抗値を上げたためと推測される。
また、Ｎ+拡散領域３４を備えた構造（Ｂ）及びＰ+拡散領域１４を備えた構造（Ｃ）の温度依存係数（ＴＣＲ）は、ともに従来技術の構造（Ａ）に比べて小さくなる。
【０１０２】
一般に、定電流回路に用いるＮ型ウェル抵抗の温度依存係数としては４０００ｐｐｍ／℃程度がよい。ＬＯＣＯＳ酸化膜からなる素子分離膜を備えたＮ型ウェル抵抗の場合、従来技術の構造の温度依存係数（約６０００ｐｐｍ／℃、表２の従来構造（Ａ）参照）では高すぎる。これを補完するために、温度依存係数が小さいＰ型ウェル抵抗（温度依存係数は約１７００ｐｐｍ／℃）などをＮ型ウェル抵抗と組み合わせて用いて、総合的に目的の温度依存係数（４０００ｐｐｍ／℃）を達成していた。
【０１０３】
表２及び図１５を参照して説明したように、Ｎ型ウェル抵抗領域４にＰ+拡散領域１４を備えた構造（Ｃ）では従来技術の構造（Ａ）に比べて抵抗値を上げることができるので、Ｎ型ウェル抵抗領域にＰ+拡散領域を備えた構造を用いることにより、所望の抵抗値を得る場合に従来技術に比べて抵抗領域の長さ寸法を短くすることができ、レイアウトを小さくすることができる。
さらに、Ｎ型ウェル抵抗領域にＰ+拡散領域を備えた構造では、従来技術に比べて温度依存係数を小さくすることができるので（表２及び図１５を参照）、温度依存係数の補完に用いる抵抗素子も小さくすることができる。
【０１０４】
本明細書中の実施例では、Ｐ型の半導体基板２にＮ型のウェル抵抗領域４を形成しているが、本発明はこれに限定されるものではなく、全てが反対導電型になっていてもよい。
【図面の簡単な説明】
【０１０５】
【図１】抵抗素子の一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置における断面図である。
【図２】図１の抵抗素子を形成するための形成工程を順に示す工程断面図である。
【図３】図２の続きを示す工程断面図である。
【図４】抵抗素子のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置における断面図である。
【図５】図４の抵抗素子を形成するための形成工程における図２の続きを示す工程断面図である。
【図６】抵抗素子のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置における断面図である。
【図７】図６の抵抗素子を形成するための追加の工程を順に示す図５の続きの工程断面図である。
【図８】抵抗素子のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置における断面図である。
【図９】抵抗素子のさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置における断面図である。
【図１０】図９の抵抗素子の形成工程を順に示す工程断面図である。
【図１１】図１０の続きを示す工程断面図である。
【図１２】定電流回路の構成の一例を示す回路図である。
【図１３】図１２の定電流回路における温度と基準電流との関係を示す図であり、（Ａ）は温度‐基準電流Ｉのグラフ、（Ｂ）は温度‐電流変動率のグラフである。
【図１４】ＳＴＩ構造の素子分離膜を備えたＮ型ウェル抵抗領域の抵抗値及び温度依存係数の評価に用いたサンプルの概略構造示す図であり、（Ａ）は従来技術の断面図、（Ｂ）はＮ+拡散領域を備えた構造の断面図、（Ｃ）はＰ+拡散領域を備えた構造の断面図、（Ｄ）はレイアウトを示す平面図である。
【図１５】ＬＯＣＯＳ酸化膜からなる素子分離膜を備えたＮ型ウェル抵抗領域の抵抗値及び温度依存係数の評価に用いたサンプルの概略構造示す図であり、（Ａ）は従来技術の断面図、（Ｂ）はＮ+拡散領域を備えた構造の断面図、（Ｃ）はＰ+拡散領域を備えた構造の断面図、（Ｄ）はレイアウトを示す平面図である。
【図１６】従来の抵抗素子の一例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＦ−Ｆ位置における断面図である。
【図１７】ウェル抵抗領域におけるＰ+拡散領域の占める面積割合と温度依存係数との関係を示すグラフである。
【符号の説明】
【０１０６】
２  半導体基板
４  ウェル抵抗領域
６  コンタクト領域
８，２８  シリサイド層
１０  コンタクト
１２  素子分離膜
１４  Ｐ+拡散領域
３４  Ｎ+拡散領域
【図１】
2008021962.tif 000005
【図２】
2008021962.tif 000006
【図３】
2008021962.tif 000007
【図４】
2008021962.tif 000008
【図５】
2008021962.tif 000009
【図６】
2008021962.tif 000010
【図７】
2008021962.tif 000011
【図８】
2008021962.tif 000012
【図９】
2008021962.tif 000013
【図１０】
2008021962.tif 000014
【図１１】
2008021962.tif 000015
【図１２】
2008021962.tif 000016
【図１３】
2008021962.tif 000017
【図１４】
2008021962.tif 000018
【図１５】
2008021962.tif 000019
【図１６】
2008021962.tif 000020
【図１７】
2008021962.tif 000021