(57)【要約】【課題】優れた信頼性及び電気特性を有する半導体装置、その製造方法及びそれらを用いた表示装置を提供する。【解決手段】絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置であって、上記半導体装置は、異常箇所を有し、上記半導体膜は、異常箇所に後退部を有する半導体装置であり、また、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、上記製造方法は、半導体膜表面の酸化膜を除去する除去工程と、除去工程の後、酸素レス雰囲気下で異常箇所の半導体膜を加熱及び溶融し、半導体膜を異常箇所から後退させる異常溶融工程とを含む半導体装置の製造方法である。【選択図】図１
2008021808.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置であって、
該半導体装置は、異常箇所を有し、
該半導体膜は、異常箇所に後退部を有することを特徴とする半導体装置。
【請求項２】
前記異常箇所は、半導体膜よりも絶縁基板側の層に開いた穴であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記穴は、その径が半導体膜の膜厚以上の大きさであることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記異常箇所は、半導体膜よりも絶縁基板側の層に存在する異物であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記異常箇所は、絶縁基板の半導体膜側の主面に付着した異物であることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、
前記異常箇所は、半導体膜側からベースコート層に開いた穴であることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、
前記異常箇所は、ベースコート層の表面に付着した異物及び／又はベースコート層中に混入した異物であることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、
前記異常箇所は、半導体膜側からゲート絶縁膜に開いた穴であることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、
前記異常箇所は、ゲート電極の表面に付着した異物及び／又はゲート電極中に混入した異物であることを特徴とする請求項１記載の半導体装置。
【請求項１０】
絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、
該製造方法は、半導体膜表面の酸化膜を除去する除去工程と、
除去工程の後、酸素レス雰囲気下で異常箇所の半導体膜を加熱及び溶融し、半導体膜を異常箇所から後退させる異常溶融工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記異常溶融工程は、レーザを用いることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記異常溶融工程は、不活性ガス又は真空下で行うことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１３】
前記除去工程は、半導体膜表面の酸化膜を除去するとともに、半導体膜のピンホールを通して半導体膜よりも絶縁基板側の層に異常箇所として穴を開ける工程であり、
該穴は、その径が該ピンホールの径よりも大きいことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記異常箇所は、半導体膜よりも絶縁基板側の層に開いた穴であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１５】
前記異常箇所は、半導体膜よりも絶縁基板側の層に存在する異物であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１６】
前記異常箇所は、絶縁基板の半導体膜側の主面に付着した異物であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１７】
前記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、
前記異常箇所は、半導体膜側からベースコート層に開いた穴であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１８】
前記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、
前記異常箇所は、ベースコート層の表面に付着した異物及び／又はベースコート層中に混入した異物であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１９】
前記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、
前記異常箇所は、半導体膜側からゲート絶縁膜に開いた穴であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項２０】
前記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、
前記異常箇所は、ゲート電極の表面に付着した異物及び／又はゲート電極中に混入した異物であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項２１】
請求項１記載の半導体装置を含んで構成されることを特徴とする表示装置。
【請求項２２】
請求項１０記載の半導体装置の製造方法により製造された半導体装置を含んで構成されることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法及び表示装置に関する。より詳しくは、液晶表示装置、有機エレクトロルミネッセンス表示装置等に好適な半導体装置、その製造方法及びそれらを用いた表示装置に関するものである。
【背景技術】
【０００２】
半導体装置は、半導体の電気特性を利用した能動素子を備えた電子装置であり、例えば、オーディオ機器、通信機器、コンピュータ、家電機器等に広く応用されている。なかでも、薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）等の３端子能動素子を備えた半導体装置は、アクティブマトリクス型液晶表示装置（以下、「液晶ディスプレイ」ともいう。）等の表示装置におけるスイッチング素子、制御回路等として幅広い分野で利用されている。
【０００３】
近年、表示装置等に用いられるＴＦＴにおいて、レーザ等を用いて絶縁基板上に形成された半導体膜を溶融させる技術が研究されている。この技術によれば、非晶質の半導体膜を多結晶化させ、優れた移動度を有する結晶性の半導体膜を形成することができる。その結果、半導体装置の高速動作化及び高機能化が可能になる。また、多結晶性の半導体膜を有するＴＦＴを液晶ディスプレイに用いた場合には、通常基板に外付けされる駆動回路等の周辺回路を同一基板上に直接形成することができるので、部品点数の削減、信頼性の向上、額縁のコンパクト化等が可能になる。
【０００４】
ここで、多結晶シリコン（以下、「ｐ−Ｓｉ」ともいう。）を有する一般的なＴＦＴの構成とレーザを用いたその製造方法とについて説明する。一般的なＴＦＴの構造としては、プレーナ型（トップゲート型）、ボトムゲート型等が存在するが、ここでは、表示装置のスイッチング素子として多く用いられるプレーナ型のＴＦＴについて説明する。
【０００５】
まず、プレーナ型のＴＦＴの構成について説明する。図８は、従来のプレーナ型のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ５−Ｙ５線における断面模式図であり、（ｃ）は、（ａ）中Ｘ６−Ｙ６線における断面模式図である。
【０００６】
一般的なプレーナ型のＴＦＴ１０は、図８に示すように、絶縁基板１上に、ベースコート層（ＢＣ層）２と、ｐ−Ｓｉ膜１３と、ゲート絶縁膜４と、ゲート電極５と、層間絶縁膜６とが積層された構造を有する。また、ｐ−Ｓｉ膜１３は、チャネル３ｃ、ソース３ｓ及びドレイン３ｄを有し、ゲート電極５は、チャネル３ｃに重複するように配置される。更に、ソース３ｓ及びドレイン３ｄの上方にコンタクトホール７ｓ、７ｄを有し、コンタクトホール７ｓ、７ｄ内及び層間絶縁膜６上に形成されたソース電極８及びドレイン電極９を有する。
【０００７】
次に、ｐ−Ｓｉを有するプレーナ型のＴＦＴのレーザを用いた製造方法とについて説明する。図９（ａ）〜（ｄ）は、製造工程におけるｐ−Ｓｉを有する従来のプレーナ型のＴＦＴを示す断面模式図である。
【０００８】
従来のｐ−Ｓｉを有するプレーナ型のＴＦＴの製造方法は、まず、図９（ａ）に示すように、絶縁基板１であるガラス基板上に、ＳｉＯ２、ＳｉＮＯ等からなるベースコート層２を形成した後、ＢＣ層２上にアモルファスシリコン（ａ−Ｓｉ）膜１４をＣＶＤ（Chemical Vapor Deposition）法等により形成する。その後、フッ化水素（ＨＦ）酸等を用いてａ−Ｓｉ膜１４上の自然酸化膜、汚れ等を除去し、ａ−Ｓｉ膜の洗浄を行う。
【０００９】
続いて、ａ−Ｓｉ膜１４をエキシマレーザ等により溶融及び再結晶化することによってｐ−Ｓｉ膜１３を形成する。このとき、ｐ−Ｓｉ膜１３の膜とび（異常溶融）が発生しないように、レーザ照射は、通常、酸素雰囲気下又はａ−Ｓｉ膜上にシリコン酸化物が存在する状態で、かつａ−Ｓｉ膜の上層部だけが溶融され、ａ−Ｓｉ膜の下層部が溶融されないようなエネルギー密度で行われる。なお、ａ−Ｓｉ膜上にシリコン酸化物を形成するためには、ａ−Ｓｉ膜の洗浄を行った後、オゾン水等を用いてａ−Ｓｉ膜表面を酸化すればよい。また、膜とびとは、半導体膜が溶融及び再結晶する際に凝集し、半導体膜に穴が生じる現象のことである。
【００１０】
次に、図９（ｂ）に示すように、ｐ−Ｓｉ膜１３のパターニングを行った後、ＳｉＯ２等からなるゲート絶縁膜４の形成と、ゲート電極５のパターン形成とを順次行う。その後、ゲート電極５をマスクとして、ｐ−Ｓｉ膜１３にリン、ホウ素等の不純物をドーピングし、加熱処理することによってｐ−Ｓｉ膜１３にチャネル３ｃ、ソース３ｓ及びドレイン３ｄを形成する。
【００１１】
次に、図９（ｃ）に示すように、ＳｉＯ２等からなる層間絶縁膜６を形成した後、ソース３ｓ及びドレイン３ｄの上方にコンタクトホール７ｓ、７ｄをエッチング等により形成する。そして、図９（ｄ）に示すように、コンタクトホール７ｓ、７ｄ内及び層間絶縁膜６上にソース電極８及びドレイン電極９をパターン形成することによって従来のｐ−Ｓｉを有するＴＦＴを作製することができる。
しかしながら、このような従来のプレーナ型のＴＦＴにおいては、リーク不良、ＴＦＴ特性のばらつき等が発生することがあった。また、ボトムゲート型のＴＦＴにおいても、同様にリーク不良、ＴＦＴ特性のばらつき等が発生していた。このように、従来のＴＦＴにおいては、優れた信頼性と電気特性とを実現するという点で更に改善の余地があった。
【００１２】
このような状況の中、下地絶縁膜（ベースコート層に相当）と非晶質半導体膜との成膜温度をほぼ同程度とし、得られた非晶質半導体膜に第１のレーザ光を照射して結晶化させ、更に半導体膜に第２のレーザ光を真空中で照射する技術が開示されている（例えば、特許文献１参照。）。この技術によれば、半導体膜表面を平坦化することができ、オフ電流値を低減することが可能である。しかしながら、リーク不良とＴＦＴ特性のばらつきとを抑制するという点では充分に満足できるものではなかった。
【００１３】
また、特許文献２及び３には、凹凸を有する絶縁膜上に半導体膜を形成し、半導体膜にレーザ光を照射することによって、結晶化された半導体膜の絶縁膜の凸部上に位置する部分において選択的に粒界を形成する技術が開示されている。この技術によれば、半導体素子の信頼性の向上とオフ電流の低減とが可能である。しかしながら、凹凸を有する絶縁膜を形成する工程と、絶縁膜の凸部上に残る半導体膜をエッチングする工程とが別途必要であり、製造工程が複雑化してしまうという点で更に工夫の余地があった。
【特許文献１】特開２００３−５１４４６号公報
【特許文献２】特開２００３−２９７７５１号公報
【特許文献３】特開２００４−６６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記現状に鑑みてなされたものであり、優れた信頼性及び電気特性を有する半導体装置、その製造方法及びそれらを用いた表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明者らは、優れた信頼性及び電気特性を有する半導体装置について種々検討したところ、半導体装置中に存在する各構成要素の異常箇所に着目した。そして、従来のＴＦＴにおいては、異物、穴等の異常箇所があるために、不良が増加し、また、充分な特性が得られないことを見いだした。より具体的に説明すると、従来のプレーナ型のＴＦＴにおいては、例えば、半導体膜の堆積時に混入するダスト等の異物、半導体膜の洗浄中に半導体膜のピンホールを通して発生するベースコート層の穴等の異常箇所に起因してリーク不良、ＴＦＴ特性のばらつき等が発生しやすくなることを見いだした。すなわち、図１０（ａ）に示すように、ベースコート層２に穴１１が発生し、図１０（ｂ）に示すように、穴１１上にｐ−Ｓｉ膜１３の端部が重なった場合には、穴１１の中にゲート絶縁膜４が入り込み、ｐ−Ｓｉ膜１３の端部を被覆するゲート絶縁膜４が極端に薄くなるため、ｐ−Ｓｉ膜１３とゲート電極５との間でリークが発生しやすくなることを見いだした。また、図１１（ａ）に示すように、ベースコート層２上に異物１２が混入し、異物１２上にｐ−Ｓｉ膜１３が重なった場合には、図１１（ｂ）に示すように、異物１２上のｐ−Ｓｉ膜１３が盛り上がり、その上方のゲート絶縁膜４が薄くなるため、ｐ−Ｓｉ膜１３とゲート電極５との間でリークが発生しやすくなることを見いだした。更に、図１０（ａ）及び図１１（ａ）に示したように、穴１１、異物１２等の異常箇所上のａ−Ｓｉ膜１４をレーザ等により溶融及び再結晶化すると、その異常箇所上においてａ−Ｓｉ膜１４の異常な結晶化が起こり、ＴＦＴ特性に悪影響を及ぼすことを見いだした。
【００１６】
そこで、更に検討したところ、異物、穴等の異常箇所から半導体膜を後退させることにより、異常箇所に起因するリーク不良、ＴＦＴ特性のばらつき等を効果的に抑制できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１７】
すなわち、本発明は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置であって、上記半導体装置は、異常箇所を有し、上記半導体膜は、異常箇所に後退部を有する半導体装置である。これにより、リーク不良、ＴＦＴ特性のばらつき等の発生を効果的に抑制することができるので、優れた信頼性及び電気特性を有する半導体装置を実現することができる。
【００１８】
なお、本明細書において、異常箇所とは、絶縁基板、ゲート絶縁膜等の各構成要素の厚みが異常である箇所（異常形状部）、各構成部材の表面に付着した異物、及び、各構成部材中に混入した異物のうちの少なくとも一つを意味する。このように、上記異常箇所は、製造工程中にて不本意に形成、付着又は混入された箇所である。したがって、特許文献２及び３に記載された半導体膜の結晶粒界の配置位置を制御するために積極的に設けられた凹凸形状を有する絶縁膜等と、本発明における異常箇所とは、明確に区別されるものである。異常形状部としては、より具体的には、穴、突起等が挙げられる。なお、穴は、凹みであってもよい。
【００１９】
また、本明細書において、後退部とは、半導体膜が異常箇所から後退することによって形成された部分である。形状の点から更に説明すると、後退部１１０は、図１７（ａ）に示すように、絶縁基板１０１の主面を平面視したときに（以下、単に「平面視したときに」ともいう。）、半導体膜１０３が異様に凹んだ部分、又は、図１７（ｂ）に示すように、半導体膜１０３に異様に開いた孔１２０の周辺部分である。なお、ここでいう、「異様に」とは、通常、絶縁基板上に多数配置される半導体膜のうちの、大多数の半導体膜と比べて異なるさまを意味する。
【００２０】
更に、異常箇所に後退部を有するとは、平面視したときに、異常箇所上及び／又は異常箇所近傍に後退部を有することを意味する。なお、ここでいう、「近傍」の程度としては特に限定されないが、通常、１μｍ程度の範囲内である。
【００２１】
なお、本発明において、後退部は、平面視したときに、異常箇所と重複していてもよいし、重複していなくてもよい。しかしながら、リーク不良を充分に抑制する観点からは、後退部は、平面視したときに、異常箇所と重複しないことが好ましい。言い換えると、本発明における半導体膜は、後退部を有し、かつ平面視したときに異常箇所以外の領域に配置されることが好ましい。
【００２２】
本発明の半導体装置の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
本発明の半導体装置における好ましい形態について以下に詳しく説明する。
【００２３】
従来のＴＦＴにおいては、半導体層よりも下層に位置する穴又は異物に起因してリーク不良等が発生しやすい。したがって、このような穴及び異物を避けて半導体膜が配置されることによって、より効果的に本発明の効果を奏することができる。すなわち、本発明の半導体装置において、上記異常箇所としては、半導体膜よりも絶縁基板側の層に開いた穴、又は、半導体膜よりも絶縁基板側の層に存在する異物が好適である。
【００２４】
また、上記異常箇所が半導体膜よりも下の層に開いた穴である形態において、上記穴は、その径が半導体膜の膜厚以上の大きさであることが好ましい。これにより、半導体膜を異常箇所である穴から容易に後退させることができる。したがって、より容易に本発明の半導体装置を実現することができる。
【００２５】
ここで、リーク不良とＴＦＴ特性のばらつきとを特に誘起しやすい異常箇所の形態について以下に更に詳細に説明する。以下に示すような異常箇所を避けて半導体膜が配置されることによって、更に効果的にリーク不良と特性ばらつきとの発生を抑制することができる。
【００２６】
従来のプレーナ型のＴＦＴにおいては、図１０及び１１を用いて説明したように、ベースコート層の表面に付着した異物、ベースコート層中に混入した異物、又は、ベースコート層に開いた穴に起因してリーク不良と特性ばらつきとが発生しやすい。したがって、本発明をプレーナ型のＴＦＴに適用する場合には、このような異常箇所を避けて半導体膜が配置された形態が好ましい。
【００２７】
すなわち、本発明の半導体装置において、上記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、上記異常箇所は、半導体膜側からベースコート層に開いた穴である形態が好ましい。
【００２８】
また、上記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、上記異常箇所は、ベースコート層の表面に付着した異物及び／又はベースコート層中に混入した異物である形態が好ましい。
【００２９】
なお、本明細書において、構成部材の表面とは、その構成部材の上面、下面又は側面のいずれかを意味する。したがって、本明細書において、ある構成部材の表面に付着した異物及び／又はある構成部材中に混入した異物とは、その構成部材に接するように配置された異物を意味する。
【００３０】
一方、従来のボトムゲート型のＴＦＴにおいても、穴、異物等の異常箇所に起因してリーク不良と特性ばらつきとが発生しやすい。すなわち、従来のボトムゲート型のＴＦＴにおいては、図１６（ａ）に示すように、半導体膜１０３の洗浄中に半導体膜１０３のピンホール（図示せず）を通して発生するゲート絶縁膜１０４の穴３１１を介して、ゲート電極１０５と半導体膜１０３との間でリーク電流が発生しやすい。また、図１６（ｂ）に示すように、ゲート電極１０５の表面に付着した異物４１２があると、異物４１２に起因してリーク不良が発生しやすい。更に、半導体膜１０３の溶融及び再結晶化に際して、異物４１２の上方において半導体膜１０３の異常な結晶化が起こり、ＴＦＴ特性にばらつきが発生することがある。そして、ゲート電極中に異物が混入することよってもリーク不良及び特性ばらつきが発生しやすい。したがって、本発明をボトムゲート型のＴＦＴに適用する場合には、このような異常箇所を避けて半導体膜が配置された形態が好ましい。
【００３１】
すなわち、本発明の半導体装置において、上記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、上記異常箇所は、半導体膜側からゲート絶縁膜に開いた穴である形態が好ましい。
【００３２】
また、上記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、上記異常箇所は、ゲート電極の表面に付着した異物及び／又はゲート電極中に混入した異物である形態が好ましい。
【００３３】
更に、構造に係わらず従来のＴＦＴにおいては、絶縁基板上に異物が付着し、リーク不良等の不良が発生しやすい。したがって、上述と同様の観点から、本発明の半導体装置において、上記異常箇所は、絶縁基板の半導体膜側の主面に付着した異物である形態が好ましい。
【００３４】
なお、ＴＦＴの構造に係わらず、本発明の半導体装置において、異常箇所としては、ベースコート層の異常形状部、ベースコート層の表面の異物、ベースコート層中の異物、絶縁基板の異常形状部、絶縁基板上の異物、半導体膜の異常形状部、半導体膜の表面の異物、半導体膜中の異物、ゲート電極の異常形状部、ゲート電極の表面の異物、ゲート電極中の異物、ゲート絶縁膜の異常形状部、ゲート絶縁膜の表面の異物、ゲート絶縁膜中の異物、犠牲酸化膜（ＣＡＰ膜）の異常形状部、犠牲酸化膜の表面の異物、犠牲酸化膜中の異物等であってもよい。
【００３５】
本発明の半導体装置の製造方法としては特に限定されないが、以下に示す本発明の半導体装置の製造方法が好適である。
【００３６】
すなわち、本発明はまた、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、上記製造方法は、半導体膜表面の酸化膜を除去する除去工程と、除去工程の後、酸素レス雰囲気下で異常箇所の半導体膜を加熱及び溶融し、半導体膜を異常箇所から後退させる異常溶融工程とを含む半導体装置の製造方法でもある。これにより、リーク不良、ＴＦＴ特性のばらつき等の発生を効果的に抑制することができるので、半導体装置の歩留まりを向上することができる。
【００３７】
本発明の半導体装置の製造方法は、これらの工程を有するものである限り、その他の工程により特に限定されるものではない。
本発明の半導体装置の製造方法における好ましい態様について以下に詳しく説明する。
【００３８】
半導体膜を加熱する方法としては特に限定されないが、レーザアニールが好適である。すなわち、上記異常溶融工程は、レーザを用いることが好ましい。また、酸素レス雰囲気とは、半導体膜の加熱中に半導体膜が酸化されない状態であり、酸素濃度が１容積％以下の状態を意味し、０．５容積％以下の状態であることが好ましい。より具体的には、酸素レス雰囲気としては、不活性ガス雰囲気又は真空中であることが好ましい。すなわち、上記異常溶融工程は、不活性ガス又は真空下で行うことが好ましい。これらの態様によれば、半導体膜の溶融及び後退を容易に行うことができる。
【００３９】
上記除去工程は、半導体膜表面の酸化膜を除去するとともに、半導体膜のピンホール（本発明において、「ピンホール」は異物等、異常箇所起因の穴も含むとする）を通して半導体膜よりも絶縁基板側の層に異常箇所として穴を開ける工程であり、上記穴は、その径が上記ピンホールの径よりも大きいことが好ましく、その径が半導体膜の膜厚以上の大きさであることがより好ましい。このように、半導体膜よりも下層に位置する構成部材に半導体膜のピンホールよりも大きな径を有する穴を形成することによって、半導体膜を異常箇所からより容易に後退させることができる。
【００４０】
上記異常箇所としては特に限定されないが、本発明の半導体装置と同様の観点から、半導体層よりも下層に位置する穴又は異物であることが好ましい。すなわち、本発明の半導体装置の製造方法において、上記異常箇所としては、半導体膜よりも絶縁基板側の層に開いた穴、又は、半導体膜よりも絶縁基板側の層に存在する異物が好適である。
【００４１】
また、本発明の半導体装置と同様の観点から、本発明をプレーナ型のＴＦＴに適用する場合には、異常箇所としては、ベースコート層の表面に付着した異物、ベースコート層中に混入した異物、又は、ベースコート層に開いた穴であることが好ましい。更に、本発明をボトムゲート型のＴＦＴに適用する場合には、異常箇所としては、ゲート絶縁膜に開いた穴、ゲート電極の表面に付着した異物、又は、ゲート電極中に混入した異物であることが好ましい。そして、ＴＦＴの構造に係わらず、異常箇所としては、絶縁基板上に付着した異物であることが好ましい。これらの形態によれば、リーク不良とＴＦＴ特性のばらつきとの発生をより効果的に抑制することができる。
【００４２】
すなわち、本発明の半導体装置の製造方法において、上記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、上記異常箇所は、半導体膜側からベースコート層に開いた穴である形態が好ましい。
【００４３】
また、上記半導体装置は、絶縁基板上に、半導体膜、ゲート絶縁膜及びゲート電極が絶縁基板側からこの順に積層された構造を有し、かつ絶縁基板と半導体膜との間にベースコート層を備え、上記異常箇所は、ベースコート層の表面に付着した異物及び／又はベースコート層中に混入した異物である形態が好ましい。
【００４４】
また、上記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、上記異常箇所は、半導体膜側からゲート絶縁膜に開いた穴である形態が好ましい。
【００４５】
更に、上記半導体装置は、絶縁基板上に、ゲート電極、ゲート絶縁膜及び半導体膜が絶縁基板側からこの順に積層された構造を有し、上記異常箇所は、ゲート電極の表面に付着した異物及び／又はゲート電極中に混入した異物である形態が好ましい。
【００４６】
そして、上記異常箇所は、絶縁基板の半導体膜側の主面に付着した異物であることが好ましい。
【００４７】
なお、ＴＦＴの構造に係わらず、本発明の半導体装置の製造方法において、異常箇所としては、ベースコート層の異常形状部、ベースコート層の表面の異物、ベースコート層中の異物、絶縁基板の異常形状部、絶縁基板上の異物、半導体膜の異常形状部、半導体膜の表面の異物、半導体膜中の異物、ゲート電極の異常形状部、ゲート電極の表面の異物、ゲート電極中の異物、ゲート絶縁膜の異常形状部、ゲート絶縁膜の表面の異物、ゲート絶縁膜中の異物、犠牲酸化膜（ＣＡＰ膜）の異常形状部、犠牲酸化膜の表面の異物、犠牲酸化膜中の異物等であってもよい。
【００４８】
本発明は更に、本発明の半導体装置を含んで構成される表示装置又は本発明の半導体装置の製造方法により製造された半導体装置を含んで構成される表示装置でもある。本発明によれば、リーク不良、ＴＦＴ特性のばらつき等の不良を抑制することができるので、表示装置の信頼性及び表示品位を向上することができる。本発明の表示装置としては、液晶表示装置及び有機エレクトロルミネッセンス表示装置が好適である。
【発明の効果】
【００４９】
本発明の半導体装置によれば、穴、異物等の異常箇所に半導体膜が配置されていないことから、リーク不良、ＴＦＴ特性のばらつき等の発生を効果的に抑制することができ、その結果、優れた信頼性及び電気特性を実現することができる。
【発明を実施するための最良の形態】
【００５０】
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
【００５１】
（実施形態１）
図１は、実施形態１のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ１−Ｙ１線における断面模式図であり、（ｃ）は、（ａ）中Ｘ２−Ｙ２線における断面模式図である。
【００５２】
本発明に係る本実施形態のＴＦＴ１００は、図１に示すように、絶縁基板１０１上に、ベースコート層（ＢＣ層）１０２と、半導体膜１０３と、ゲート絶縁膜１０４と、ゲート電極１０５と、層間絶縁膜１０６とが絶縁基板１０１側からこの順に積層された構造を有する。また、半導体膜１０３は、チャネル１０３ｃ、ソース１０３ｓ及びドレイン１０３ｄを有し、ゲート電極１０５は、チャネル１０３ｃに重複するように配置されている。更に、ＴＦＴ１００は、ソース１０３ｓ及びドレイン１０３ｄの上方にコンタクトホール１０７ｓ、１０７ｄを有し、コンタクトホール１０７ｓ、１０７ｄ内及び層間絶縁膜１０６上に形成されたソース電極１０８及びドレイン電極１０９を有する。このように、本実施形態のＴＦＴ１００は、プレーナ型（トップゲート型）のＴＦＴの構成を有する。
【００５３】
絶縁基板１０１の材質としては、絶縁性の表面を有すればよく、ガラス基板、石英基板、プラスチック基板等が挙げられるが、なかでも、安価でかつ比較的耐熱性に優れたガラス基板が好適である。
【００５４】
ＢＣ層１０２は、絶縁基板からの不純物の拡散を防止し、緩衝膜としても機能する絶縁性の膜である。ＢＣ層の膜厚としては、通常、５０〜５００ｎｍであることが好ましい。ＢＣ層の材質としては、酸化シリコン、酸窒化シリコン、窒化シリコン等が挙げられるが、なかでも、酸化シリコンと酸窒化シリコンとが積層された構成が好適である。
【００５５】
半導体膜１０３は、導電体が半導体である材質から形成される膜であり、通常、島状に形成される。半導体膜の膜厚としては、通常、２０〜２００ｎｍであることが好まし。半導体膜の材質としては、通常、シリコン（Ｓｉ）であるが、ゲルマニウム（Ｇｅ）、ガリウム−ヒ素（ＧａＡｓ）等であってもよい。
【００５６】
また、半導体膜１０３の結晶性は特に限定されず、非晶質であってもよいし、結晶性を有していてもよい。結晶性の半導体膜としては、通常、多結晶又は単結晶のいずれかであるが、なかでも絶縁基板上への生産の容易性の観点から多結晶が好ましい。多結晶の半導体膜としては、結晶の粒子と粒子の間（結晶粒界）における原子の並び方が連続している連続粒界結晶であってもよい。
【００５７】
ソース１０３ｓ及びドレイン１０３ｄは、通常、半導体膜に不純物が注入され、活性化された領域からなる。チャネル１０３ｃは、導電性が半導体である領域でありが、ＴＦＴの閾値を制御するために不純物が注入されたものであってもよい。
【００５８】
ゲート絶縁膜１０４の材質としては、有機膜、無機膜が挙げられるが、なかでも熱に対する安定性の観点から無機膜が好適である。無機膜の材質としては、酸化物、窒化物、酸窒化物等の化合物、これら化合物の積層膜等が挙げられ、より具体的には、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、フッ素がドープされた酸化シリコン（ＳｉＯＦ）等が挙げられる。有機膜の材質としては、炭素がドープされた酸化シリコン（ＳｉＯＣ）等が挙げられる。ゲート絶縁膜の膜厚としては、通常、２０〜２００ｎｍであることが好ましい。
【００５９】
なお、本発明において、ゲート絶縁膜とは、半導体層とゲート電極との間の電気絶縁性を確保するための部材であればよく、後述するレーザ照射工程において使用される犠牲酸化膜（ＣＡＰ膜）を含んだ構成であってもよい。
【００６０】
ゲート電極１０５の材質としては、熱安定性に優れた金属が好適であり、より具体的には、チタン（Ｔｉ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属、上記金属の化合物等が挙げられる。金属の化合物としては、窒化物が好適である。ゲート電極は、金属及び／又は金属の化合物を積層したものであってもよい。ゲート電極の膜厚としては、通常、５０〜１０００ｎｍであることが好ましい。
【００６１】
層間絶縁膜１０６の材質としては、絶縁性の無機材料又は有機材料が好ましく、なかでも絶縁性の無機材料が好ましい。絶縁性の無機材料としては、酸化ケイ素、窒化ケイ素等が挙げられる。絶縁性の有機材料としては、感光性樹脂等の樹脂等が挙げられる。層間絶縁膜の膜厚としては、通常、２００〜２０００ｎｍであるのが好ましい。ソース電極１０８及びドレイン電極１０９の材質としては、アルミニウム（Ａｌ）が好適である。
【００６２】
本実施形態のＴＦＴ１００は、図１（ａ）及び（ｃ）に示すように、ＢＣ層１０２の半導体膜側に穴１１１を有する。しかしながら、穴１１１は、ＴＦＴ１００を平面視したときに半導体膜１０３と重ならない領域に位置する。すなわち、本発明の半導体装置において、半導体膜は、異常箇所と重複せず、かつ異常箇所の周辺領域に位置する後退部を有する。このため、図１（ｃ）に示すように、半導体膜１０３の端部においてゲート絶縁膜が薄くなるのを抑制することができ、ゲート絶縁膜の耐圧を向上することができる。その結果として、ゲート電極１０５と半導体膜１０３との間におけるリーク電流の発生を効果的に抑制することができる。
【００６３】
穴１１１の大きさの上限としては特に限定されないが、島状の半導体膜のサイズと穴を有する構成要素の膜厚とを考慮すると、通常、平面視したときの最大の径が３μｍ以下であることが好ましい。また、断面視したときの最大の深さが３μｍ以下であることが好ましい。なお、穴の形状としては特に限定されない。また、穴と半導体膜との距離は、通常、１０〜１０００ｎｍ程度である。
【００６４】
なお、本明細書において、平面視とは、絶縁基板の主面の上方から見たときを意味し、断面視とは、絶縁基板の主面の断面方向から見たときを意味する。
【００６５】
以下に、本実施形態のＴＦＴ１００の製造方法について説明する。
図２（ａ）〜（ｅ）は、製造工程における実施形態１のＴＦＴを示す断面模式図である。なお、図２は、図１のＸ２−Ｙ２線方向（チャネル幅方向）における断面模式図である。
【００６６】
本発明に係る本実施形態のＴＦＴ１００の製造方法は、まず、図２（ａ）に示すように、従来の方法と同様に、絶縁基板１０１上にＣＶＤ（Chemical Vapor Deposition）法等によりＢＣ層１０２を形成した後、ＢＣ層１０２上に半導体膜１０３をＣＶＤ法等により形成する。このとき、半導体膜１０３は、通常、非晶質の膜として形成される。また、ＣＶＤ法等により半導体膜１０３を形成した場合には、通常、半導体膜１０３には、極微小な貫通孔であるピンホール（図示せず）が発生する。本実施形態では、ガラス基板上に膜厚１００ｎｍの下層ＳｉＮＯと膜厚１００ｎｍの上層ＳｉＯ２とを形成した後、膜厚５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を形成した。
【００６７】
次に、フッ化水素（ＨＦ）酸等の洗浄液を用いて半導体膜１０３表面の洗浄を行った。これにより、半導体膜１０３表面の自然酸化膜、汚れ等が除去される。また、このとき、ＨＦは、半導体膜１０３のピンホールを通してＢＣ層にまで浸入するため、図２（ｂ）に示すように、ＢＣ層１０２には穴１１１が発生した。更に、この半導体膜の洗浄工程においては、洗浄時間の延長、ＢＣ層１０２の膜質改善等を行うことが好ましい。これにより、ＢＣ層１０２にあえて穴１１１を形成し、穴１１１のサイズを所望の大きさに調整することができる。その結果、後述する半導体膜の溶融工程において、半導体膜を穴のある領域から周辺領域へと容易に後退させることができる。なお、ＢＣ層１０２の膜質を改善する方法としては、洗浄液に対するエッチングレートの大きい（早い）膜を採用する方法等が挙げられる。また、穴１１１の好適なサイズの下限については後述する。
【００６８】
次に、図２（ｃ）に示すように、酸素レス状態でレーザ照射を行い、半導体膜１０３を加熱した。このとき、穴１１１がある領域とない領域ではＢＣ層１０２への熱の伝わり方が異なるため（穴１１１がある領域では遅くなるため）、穴１１１がある領域の半導体膜１０３は、冷却が遅くなり、優先的に溶融する。そして、半導体膜１０３は、図２（ｄ）に示すように、穴１１１がある領域から周辺領域へと凝集及び後退する。
【００６９】
このように、穴１１１がある領域の半導体膜を優先的に溶融及び後退させるための穴１１１の大きさの下限としては特に限定されないが、平面視したときの穴１１１の最大の径は、半導体膜１０３のピンホールの径よりも大きいことが好ましく、半導体膜１０３の膜厚以上の大きさであることがより好ましい。これにより、レーザ等により半導体膜に加えられたエネルギーは、絶縁基板に対して垂直方向ではなく、水平方向に逃げやすくなる。したがって、半導体膜の後退がより容易に起こりやすくなる。なお、平面視したときの穴１１１の最大の径が、半導体膜１０３のピンホールの径以下の大きさであると、必ずしも半導体膜１０３が後退せず、本発明の効果を奏さないことがある。
【００７０】
なお、酸素レス状態とは、より具体的には、不活性ガス又は真空雰囲気化であることが好ましい。また、真空とは、５００Ｐａ以下を意味し、３００Ｐａ以下であることが好ましい。更に、不活性ガスとは、半導体膜に対して不活性であるガスを意味し、より具体的には、窒素ガス、アルゴン等の希ガスが好適である
【００７１】
半導体膜１０３の加熱するためのレーザとしては特に限定されないが、ＸｅＣｌエキシマレーザが好適である。レーザのエネルギー密度としては、ＢＣ層１０２及び半導体膜１０３の材質、膜厚等により適宜設定することが好ましい。より具体的には、半導体膜の微結晶化が起こるレーザのエネルギー密度より５ｍＪ／ｃｍ２以上小さいことが好ましい。なお、本実施形態では、ＸｅＣｌエキシマレーザを用い、エネルギー密度３５０〜５００ｍＪ／ｃｍ２の範囲でレーザ照射を行った。
【００７２】
また、このときのレーザ照射の条件を適宜設定することによって半導体膜の結晶性を非晶質又は多結晶に調節することかできる。より具体的には、上述のエネルギー密度範囲の比較的弱いエネルギーでレーザ照射を行うことにより半導体膜を非晶質の状態のまま、穴がある領域の半導体膜だけを溶融し、後退させることができる。一方、上述のエネルギー密度範囲の比較的強いエネルギーでレーザ照射を行うことにより半導体膜を多結晶化しつつ、穴がある領域の半導体膜を溶融し、後退させることができる。
【００７３】
なお、本実施形態において多結晶の半導体膜を有するＴＦＴを形成する方法としては、上述の一度のレーザ照射で多結晶化と半導体膜の後退とを行う態様の他、以下の（１）、（２）の態様が挙げられる。すなわち、（１）比較的強いエネルギー密度で、非晶質の半導体膜の多結晶化を行うためのレーザ照射を行った後、比較的弱いエネルギー密度で、穴がある領域の半導体膜を後退させるためのレーザ照射を行う態様、（２）比較的弱いエネルギー密度で、穴がある領域の半導体膜を後退させるためのレーザ照射を行った後、比較的強いエネルギー密度で、非晶質の半導体膜の多結晶化を行うためのレーザ照射を行う態様であってもよい。
【００７４】
また、多結晶化を行うためのレーザ照射の条件としては、上述のように、半導体膜表面に酸化膜がなく、また、酸素レス雰囲気下で、かつ、強いエネルギー密度での照射だけでなく、（Ａ）酸素雰囲気下でのレーザ照射、（Ｂ）半導体膜表面に酸化膜が付いた状態でのレーザ照射、又は、（Ｃ）これら（Ａ）及び（Ｂ）の条件を組み合わせた状態でのレーザ照射であってもよい。
【００７５】
その後、半導体膜１０３のパターニングを行った後、図２（ｅ）に示すように、従来の方法によりゲート絶縁膜１０４、ゲート電極１０５、チャネル１０３ｃ、ソース（図示せず）、ドレイン（図示せず）、層間絶縁膜１０６、ソース及びドレイン上方のコンタクトホール（図示せず）、ソース電極（図示せず）及びドレイン電極（図示せず）の形成を行うことによって本実施形態のＴＦＴ１００を作製することができる。
【００７６】
図３は、実施形態１における断面のＳＥＭ写真であり、（ａ）は、Ｓｉ膜形成後の状態であり、（ｂ）は、Ｓｉ膜の溶融及び後退後の状態である。図３（ａ）から分かるように、ＢＣ層１０２には深さ略６０ｎｍ、直径略１３０ｎｍの穴１１１が観測された。一方、図３（ｂ）から分かるように、レーザを照射した後の半導体膜１０３は、穴１１１の周辺領域に後退していた。このように、本実施形態によれば、例え半導体膜の端部が図３（ｂ）中の点線の位置に設計されたとしても、穴の上方には半導体膜が存在しない。したがって、半導体膜の端部におけるゲート絶縁膜の薄膜化に起因するリークの発生を効果的に抑制することができた。
【００７７】
なお、本実施形態では、半導体膜の溶融及び後退を行った後にゲート絶縁膜を形成したが、ゲート絶縁膜を形成した後に半導体膜の溶融及び後退を行ってもよい。また、レーザ照射用のゲート絶縁膜とは別の犠牲酸化膜（ＣＡＰ膜）を形成した後に半導体膜の溶融及び後退を行ってもよい。これらにより、半導体膜の溶融及び後退を行うためのレーザ照射時に、半導体膜の膜剥がれを効果的に抑制することができる。なお、ＣＡＰ膜は、レーザ照射後に除去されてもよいし、除去されずにゲート絶縁膜の一部として用いられてもよい。
【００７８】
また、本実施形態では、図１（ｃ）に示したように、穴１１１は、半導体膜１０４の直下の層であるＢＣ層１０２に開いていた。しかしながら、穴１１１は、図１８（ａ）に示すように、ＢＣ層１０２の下部にまで達するように形成されていてもよい。また、穴１１１は、図１８（ｂ）に示すように、ＢＣ層１０２の更に下層に位置する絶縁基板１０１にまで達するように形成されていてもよい。すなわち、本発明において、穴は、複数の構成部材に渡って開けられたものであってもよい。
【００７９】
（実施形態２）
図４は、実施形態２のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ３−Ｙ３線における断面模式図であり、（ｃ）は、（ａ）中Ｘ４−Ｙ４線における断面模式図である。なお、本実施形態のＴＦＴは、実施形態１と異常箇所の形態が異なるだけなので、実施形態１と本実施形態とで重複する内容については説明を省略する。また、実施形態１と本実施形態とで同一の構成要素については同じ符号を付した。
【００８０】
本実施形態のＴＦＴ２００は、図４（ａ）及び（ｃ）に示すように、ＢＣ層１０２の半導体膜側の面上（半導体膜１０３のＢＣ層側の面上）に異物２１２を有する。しかしながら、異物２１２は、ＴＦＴ２００を平面視したときに半導体膜１０３と重ならない領域に位置する。このため、図１１（ｂ）で示したように、半導体膜１０３の上方においてゲート絶縁膜１０４が薄くなることはないので、ゲート絶縁膜の耐圧を向上することができる。その結果として、ゲート電極１０５と半導体膜１０３との間におけるリーク電流の発生を効果的に抑制することができる。
【００８１】
なお、異物とは、半導体装置の構成要素として通常備えられる構成以外の材質からなるものである。より具体的には、異物としては、触媒元素等の金属パーティクル、空気中の塵、半導体膜成膜時に気相中にて不本意に反応生成した気相反応パーティクル等のダストが挙げられる。
【００８２】
異物２１２の大きさとしては特に限定されないが、島状の半導体膜のサイズ及び膜厚を考慮すると、通常、平面視したときの最大の径が３μｍ以下であることが好ましい。また、断面視したときの最大の高さが３μｍ以下であることが好ましい。なお、異物の形状としては特に限定されない。
【００８３】
以下に、本実施形態のＴＦＴ２００の製造方法について説明する。
図５（ａ）〜（ｄ）は、製造工程における実施形態２のＴＦＴを示す断面模式図である。なお、図５は、図４のＸ４−Ｙ４線方向（チャネル幅方向）における断面模式図である。
【００８４】
本実施形態のＴＦＴ２００の製造方法は、まず、実施形態１と同様に、図５（ａ）に示すように、絶縁基板１０１上にＢＣ層１０２を形成したの後、ＢＣ層１０２上に半導体膜１０３を形成する。ただし、ＢＣ層１０２の形成工程から半導体膜１０３の形成工程の間に、異物２１２が混入し、ＢＣ層１０２上に付着している。その結果、異物２１２の上方における半導体膜の膜厚Ｂは、異物２１２がない正常な領域における半導体膜の膜厚Ａよりも薄くなっている。
【００８５】
次に、半導体膜１０３の洗浄工程の後、実施形態１と同様に、図５（ｂ）に示すように、酸素レス状態で半導体膜１０３を加熱した。このとき、異物２１２がある領域とない領域では、半導体膜１０３の膜厚差があり、また、ＢＣ層１０２への熱の伝わり方が異なるため（異物２１２がある領域では遅くなるため）、異物２１２がある領域の半導体膜１０３は、実施形態１と同様にして、図５（ｃ）に示すように、異物２１２がある領域から周辺領域へと凝集及び後退する。
【００８６】
なお、このように、異物２１２がある領域の半導体膜を優先的に溶融及び後退させるための異物２１２の大きさ（下限値）としては特に限定されない。また、異物と半導体膜との距離は、通常、１μｍ程度である。
【００８７】
なお、半導体膜１０３の加熱方法としては、レーザが好適であり、また、レーザのエネルギー密度としては実施形態１と同様の範囲内で設定することが好ましい。
【００８８】
その後、実施形態１と同様の工程を経て、図５（ｄ）に示すように、本実施形態のＴＦＴ２００を作製することができる。
【００８９】
図６は、Ｓｉ膜の溶融及び後退後の状態における実施形態２の断面のＳＥＭ写真である。図６から分かるように、レーザを照射した後の半導体膜１０３は、異物２１２の周辺領域に後退していた。なお、異物２１２の大きさとしては、高さ略１００ｎｍ、直径略１５０ｎｍであった。このように、本実施形態によれば例え半導体膜の端部が図６中の点線の位置に設計されたとしても、異物の上方には半導体膜が存在しない。したがって、半導体膜の端部におけるゲート絶縁膜の薄膜化に起因するリークの発生を効果的に抑制することができた。
【００９０】
なお、本実施形態において、異物２１２は、図７（ａ）示すように、ＢＣ層１０２中に混入していてもよいし、図７（ｂ）示すように、ＢＣ層２１２の絶縁基板側の面上（絶縁基板１０１の半導体膜側の面上）に付着していてもよい。このように、ＢＣ層中又はＢＣ層の下層に異物が混入していたとしても、半導体層のレーザ等により加熱することによって、異物上方の半導体層を優先的に溶融及び後退させることができる。
【００９１】
また、絶縁基板として石英基板を用いた場合には、ＢＣ層を設けずに絶縁基板上に直接半導体膜を形成することができる。したがって、本実施形態において、異物２１２は、図７（ｃ）示すように、絶縁基板１０１の半導体膜側の面上（ゲート絶縁膜１０４の半導体膜側の面上）に付着していてもよい。
【００９２】
（実施形態３）
図１２は、実施形態３のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ７−Ｙ７線における断面模式図であり、（ｃ）は、（ａ）中Ｘ８−Ｙ８線における断面模式図である。なお、本実施形態のＴＦＴは、実施形態１のＴＦＴと構造が異なるだけなので、実施形態１と本実施形態とで重複する内容については説明を省略する。また、実施形態１と本実施形態とで同一の構成要素については同じ符号を付した。
【００９３】
本発明に係る本実施形態のＴＦＴ３００は、図１２に示すように、絶縁基板１０１上に、ゲート電極１０５と、ゲート絶縁膜１０４と、半導体膜１０３と、層間絶縁膜１０６とが絶縁基板１０１側からこの順に積層された構造を有する。また、半導体膜１０３は、チャネル１０３ｃ、ソース１０３ｓ及びドレイン１０３ｄを有し、ゲート電極１０５は、チャネル１０３ｃに重複するように配置されている。更に、ＴＦＴ３００は、ソース１０３ｓ及びドレイン１０３ｄの上方にコンタクトホール１０７ｓ、１０７ｄを有し、コンタクトホール１０７ｓ、１０７ｄ内及び層間絶縁膜１０６上に形成されたソース電極１０８及びドレイン電極１０９を有する。このように、本実施形態のＴＦＴ３００は、ボトムゲート型のＴＦＴの構成を有する。
【００９４】
また、本実施形態のＴＦＴ３００は、図１２に示すように、ゲート絶縁膜１０４の半導体膜側に穴３１１を有する。しかしながら、穴３１１は、ＴＦＴ３００を平面視したときに半導体膜１０３と重ならない領域に位置する。このため、穴３１１を介してゲート電極１０５と半導体膜１０３との間で発生するリーク電流を効果的に抑制することができる。
【００９５】
以下に、本実施形態のＴＦＴ３００の製造方法について説明する。
図１３（ａ）〜（ｅ）は、製造工程における実施形態３のＴＦＴを示す断面模式図である。なお、図１３は、図１２のＸ７−Ｙ７線方向（チャネル長方向）における断面模式図である。
【００９６】
本実施形態のＴＦＴ３００の製造方法は、まず、図１３（ａ）に示すように、絶縁基板１０１上にスパッタ法等により金属薄膜を成膜した後、金属薄膜のパターニングを行い、ゲート電極１０５を形成する。
【００９７】
次に、図１３（ｂ）に示すように、ＣＶＤ法等によりゲート絶縁膜１０４を形成した後、ゲート絶縁膜１０４上に半導体膜１０３をＣＶＤ法等により形成する。このとき、半導体膜１０３には、極微小な貫通孔であるピンホール（図示せず）が発生していた。
【００９８】
次に、実施形態１と同様に、フッ化水素（ＨＦ）酸等の洗浄液を用いて半導体膜１０３表面の洗浄を行った。これにより、図１３（ｃ）に示すように、ゲート絶縁膜１０４には穴３１１が発生する。
【００９９】
次に、実施形態１と同様に、図１３（ｃ）に示すように、酸素レス状態で半導体膜１０３を加熱した。これにより、半導体膜１０３は、図１３（ｄ）に示すように、穴３１１がある領域から周辺領域へと凝集及び後退する。
【０１００】
なお、半導体膜１０３の加熱方法としては、レーザが好適であり、また、レーザのエネルギー密度としては実施形態１と同様の範囲内で適宜設定することが好ましい。
【０１０１】
次に、半導体膜１０３のパターニングを行った後、従来の方法により、ゲート電極１０５をマスクとして半導体膜１０３上に自己整合的にレジストマスク（図示せず）を形成する。続いて、レジストマスクをマスクとして半導体膜１０３に不純物をドーピングし、加熱処理することによって半導体膜１０３にチャネル１０３ｃ、ソース１０３ｓ及びドレイン１０３ｄを形成する。その後、図２（ｅ）に示すように、層間絶縁膜１０６と、ソース１０３ｓ及びドレイン１０３ｄ上方のコンタクトホール１０７ｓ、１０７ｄと、ソース電極１０８及びドレイン電極１０９とを形成することによって本実施形態のＴＦＴ３００を作製することができる。
【０１０２】
このように、本実施形態のＴＦＴ３００によれば、穴の上方に半導体膜が存在しない。したがって、ゲート絶縁膜の穴を介して発生するリークを効果的に抑制することができる。
【０１０３】
（実施形態４）
図１４は、実施形態４のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ９−Ｙ９線における断面模式図であり、（ｃ）は、（ａ）中Ｘ１０−Ｙ１０線における断面模式図である。なお、本実施形態のＴＦＴは、実施形態３の異常箇所の形態が異なるだけなので、実施形態３と本実施形態とで重複する内容については説明を省略する。また、実施形態３と本実施形態とで同一の構成要素については同じ符号を付した。
【０１０４】
本実施形態のＴＦＴ４００は、図１４に示すように、ゲート絶縁膜１０２の半導体膜側の面上（半導体膜１０３のゲート絶縁膜側の面上）に異物４１２を有する。しかしながら、異物４１２は、ＴＦＴ４００を平面視したときに半導体膜１０３と重ならない領域に位置する。このため、異物４１２に起因するリーク電流の発生や、異物４１２上方の半導体膜１０３の異常な結晶化を効果的に抑制することができる。
【０１０５】
以下に、本実施形態のＴＦＴ４００の製造方法について説明する。
図１５（ａ）〜（ｄ）は、製造工程における実施形態４のＴＦＴを示す断面模式図である。なお、図１５は、図１４のＸ９−Ｙ９線方向（チャネル長方向）における断面模式図である。
【０１０６】
本実施形態のＴＦＴ４００の製造方法は、まず、図１５（ａ）に示すように、実施形態３と同様に、絶縁基板１０１上にゲート電極１０５のパターン形成を行った後、ゲート絶縁膜１０４を形成する。ただしこの間に、異物４１２が混入し、ゲート電極１０５上に付着している。
【０１０７】
次に、図１５（ｂ）に示すように、ＣＶＤ法等により半導体膜１０３を形成し、半導体膜１０３の洗浄工程の後、実施形態１と同様に、酸素レス状態で半導体膜１０３を加熱した。これにより、半導体膜１０３は、図１５（ｄ）に示すように、異物４１２がある領域から周辺領域へと凝集及び後退する。
【０１０８】
なお、半導体膜１０３の加熱方法としては、レーザが好適であり、また、レーザのエネルギー密度としては実施形態１と同様の範囲内で適宜設定することが好ましい。
【０１０９】
その後、実施形態３と同様の工程を経て、図５（ｄ）に示すように、本実施形態のＴＦＴ４００を作製することができる。
【０１１０】
このように、本実施形態のＴＦＴ４００によれば、異物の上方に半導体膜が存在しない。したがって、異物に起因して発生するリーク不良と、異物上方における半導体膜の異常な結晶化に起因するＴＦＴ特性のばらつきとを効果的に抑制することができる。
【図面の簡単な説明】
【０１１１】
【図１】実施形態１のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ１−Ｙ１線における断面模式図であり、（ｃ）は、（ａ）中Ｘ２−Ｙ２線における断面模式図である。
【図２】（ａ）〜（ｅ）は、製造工程における実施形態１のＴＦＴを示す断面模式図である。
【図３】実施形態１における断面のＳＥＭ写真であり、（ａ）は、Ｓｉ膜形成後の状態であり、（ｂ）は、Ｓｉ膜の溶融及び後退後の状態である。
【図４】実施形態２のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ３−Ｙ３線における断面模式図であり、（ｃ）は、（ａ）中Ｘ４−Ｙ４線における断面模式図である。
【図５】（ａ）〜（ｄ）は、製造工程における実施形態２のＴＦＴを示す断面模式図である。
【図６】Ｓｉ膜の溶融及び後退後の状態における実施形態２の断面のＳＥＭ写真である。
【図７】（ａ）〜（ｃ）は、実施形態２のＴＦＴの変形形態を示す断面模式図である。
【図８】従来のプレーナ型のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ５−Ｙ５線における断面模式図であり、（ｃ）は、（ａ）中Ｘ６−Ｙ６線における断面模式図である。
【図９】（ａ）〜（ｄ）は、製造工程におけるｐ−Ｓｉを有する従来のプレーナ型のＴＦＴを示す断面模式図である。
【図１０】（ａ）及び（ｂ）は、ベースコート層に穴を有する従来のプレーナ型のＴＦＴを示す断面模式図である。
【図１１】（ａ）及び（ｂ）は、ベースコート層上に異物を有する従来のプレーナ型のＴＦＴを示す断面模式図である。
【図１２】実施形態３のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ７−Ｙ７線における断面模式図であり、（ｃ）は、（ａ）中Ｘ８−Ｙ８線における断面模式図である。
【図１３】（ａ）〜（ｅ）は、製造工程における実施形態３のＴＦＴを示す断面模式図である。
【図１４】実施形態４のＴＦＴを示す模式図であり、（ａ）は、平面模式図であり、（ｂ）は、（ａ）中Ｘ９−Ｙ９線における断面模式図であり、（ｃ）は、（ａ）中Ｘ１０−Ｙ１０線における断面模式図である。
【図１５】（ａ）〜（ｄ）は、製造工程における実施形態４のＴＦＴを示す断面模式図である。
【図１６】従来のボトムゲート型のＴＦＴを示す断面模式図であり、（ａ）は、ベースコート層に穴を有する形態を示し、（ｂ）は、ベースコート層上に異物を有する形態を示す。
【図１７】本発明における後退部を説明するための半導体膜の平面模式図である。
【図１８】（ａ）及び（ｂ）は、実施形態１のＴＦＴにおける穴の別の形態を示す断面模式図である。
【符号の説明】
【０１１２】
１０、１００、２００、３００、４００：ＴＦＴ（半導体装置）
１、１０１：絶縁基板
２、１０２：ベースコート層（ＢＣ層）
３、１０３：半導体膜
３ｃ、１０３ｃ：チャネル
３ｓ、１０３ｓ：ソース
３ｄ、１０３ｄ：ドレイン
４、１０４：ゲート絶縁膜
５、１０５：ゲート電極
６、１０６：層間絶縁膜
７ｓ、７ｄ、１０７ｓ、１０７ｄ：コンタクトホール
８、１０８：ソース電極
９、１０９：ドレイン電極
１１、１１１、３１１：穴
１２、２１２、４１２：異物
１３：多結晶シリコン（ｐ−Ｓｉ）膜
１４：アモルファスシリコン（ａ−Ｓｉ）膜
１１０：後退部
１２０：孔
Ａ：異物がない正常な領域における半導体膜の膜厚
Ｂ：異物の上方における半導体膜の膜厚
【図１】
2008021808.tif 000003
【図２】
2008021808.tif 000004
【図４】
2008021808.tif 000005
【図５】
2008021808.tif 000006
【図７】
2008021808.tif 000007
【図８】
2008021808.tif 000008
【図９】
2008021808.tif 000009
【図１０】
2008021808.tif 000010
【図１１】
2008021808.tif 000011
【図１２】
2008021808.tif 000012
【図１３】
2008021808.tif 000013
【図１４】
2008021808.tif 000014
【図１５】
2008021808.tif 000015
【図１６】
2008021808.tif 000016
【図１７】
2008021808.tif 000017
【図１８】
2008021808.tif 000018
【図３】
2008021808.tif 000019
【図６】
2008021808.tif 000020