(57)【要約】      （修正有）【課題】高電圧を高速でオンオフすることができる半導体リレーを提供する。【解決手段】パルス信号源２８からパルス信号が出力されると、パルストランス２０からパルス信号が出力され、アナログスイッチ３０の状態が切り換えられ、アナログスイッチ３０の出力端から電源電圧が出力され、ＭＯＳＦＥＴ回路におけるＭＯＳＦＥＴ４２、４４は共に導通し、交流電源５２からの交流高電圧が負荷５０に印加される。次に、パルス信号源２８からパルス信号が出力されると、パルストランス２０からパルス信号が出力され、アナログスイッチ３０が状態が切り換えられ、アナログスイッチ３０の出力端から接地電圧が出力され、ＭＯＳＦＥＴ回路におけるＭＯＳＦＥＴ４２、４４は共に遮断し、交流電源５２からの交流高電圧が負荷５０に印加されなくなる。【選択図】図１
2008244972.tif 000002
【特許請求の範囲】
【請求項１】
入力端と出力端が絶縁され、前記入力端に入力された入力電力に応じた出力電力を前記出力端から出力する電力変換回路と、
入力端と出力端が絶縁され、前記入力端に入力された入力信号に応じた出力信号を前記出力端から出力する信号伝達回路と、
前記信号伝達回路の出力端から出力された出力信号に基づいて、前記電力変換回路の前記出力端から出力された出力電力を印加するか否かを切り換える切換回路と、
第１の端子と第２の端子を有し、前記切換回路による前記出力電力を印加するか否かに基づいて、前記第１の端子と前記第２の端子の間を導通又は遮断する導通遮断回路と
を有することを特徴とする半導体リレー。
【請求項２】
請求項１記載の半導体リレーにおいて、
前記切換回路は、アナログスイッチであり、
前記導通遮断回路は、ソースが前記第１の端子に接続され、ドレインが前記第２の端子に接続され、ゲートが前記アナログスイッチの一端に接続されたＭＯＳＦＥＴを有する
ことを特徴とする半導体リレー。
【請求項３】
請求項１又は２記載の半導体リレーにおいて、
前記電力変換回路は、前記入力端に入力された直流電力を変換して前記出力端から出力するＤＣ／ＤＣコンバータである
ことを特徴とする半導体リレー。
【請求項４】
請求項１又は２記載の半導体リレーにおいて、
前記電力変換回路は、前記入力端に接続された発光素子と、前記出力端に接続された受光素子とを有し、前記発光素子から出力された光を前記受光素子で受光して変換する
ことを特徴とする半導体リレー。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体リレーにおいて、
前記信号伝達回路は、一次コイルが前記入力端に接続され、二次コイルが前記出力端に接続されたトランスを有する
ことを特徴とする半導体リレー。
【請求項６】
請求項１乃至４のいずれか１項に記載の半導体リレーにおいて、
前記信号伝達回路は、前記入力端に接続された発光素子と、前記出力端に接続された受光素子とを有し、前記発光素子から出力された光を前記受光素子で受光して伝達する
ことを特徴とする半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体リレー、特に高電圧を高速でオンオフする半導体リレーに関する。
【背景技術】
【０００２】
入力小信号により、高電圧をオンオフする半導体リレーとして、光結合方式により入出力間を絶縁した半導体リレーがある。
【０００３】
図５に、提案されている半導体リレーを示す。この半導体リレーには、入力信号である光パルス信号を発生する光パルス発生回路１００と、光パルス発生回路１００からの光パルス信号を受光する受光回路１１０と、受光回路１１０による受光信号に応じて後述するＭＳＦＥＴ回路１３０を駆動するコントローラ１２０と、コントローラ１２０により駆動されるＭＯＳＦＥＴ回路１３０とが設けられている。
【０００４】
光パルス発生回路１００では、発光ダイオード１０１のアノードに抵抗１０２の一端が接続され、カソードにトランジスタ１０３のコレクタが接続されている。直流電源１０４は、抵抗１０２の他端とトランジスタ１０３のエミッタ間に設けられている。トランジスタ１０３のベースには、抵抗１０５を介してパルス信号源１０６が接続されている。
【０００５】
受光回路１１０では、複数のフォトダイオード又は太陽電池が直列接続されている。受光回路１１０は、光パルス発生回路１００からの光パルス信号を受光・増幅する。
【０００６】
コントローラ１２０は、受光回路１１０により受光・増幅された光パルス信号に応じてＭＯＳＦＥＴ回路１３０を駆動する駆動信号を出力する。
【０００７】
ＭＯＳＦＥＴ回路１３０では、２個のＭＯＳＦＥＴ１３１、１３２が逆直列接続され、ＭＯＳＦＥＴ１３１、１３２に、ダイオード１３３、１３４がそれぞれ並列接続されている。
【０００８】
ＭＯＳＦＥＴ回路１３０には、この半導体リレーの負荷１４０と、負荷１４０に印加する交流電源１４１が接続されている。
【０００９】
光パルス発生回路１００から発生された光パルス信号に応じてコントローラ１２０から駆動信号が出力され、この駆動信号によりＭＯＳＦＥＴ回路１３０が駆動され、負荷１４０への交流電源１４１からの高電圧がオンオフされる。
【００１０】
特許文献１及び特許文献２にも類似の回路構成が開示されている。
【特許文献１】特開平９−２１３９２６号公報
【特許文献２】特開平５−１１９１１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、提案されている半導体リレーでは、光パルス発生回路１００からの光パルス信号を受光回路１１０で受光・増幅して、コントローラ１２０からの駆動信号によりＭＯＳＦＥＴ回路１３０のＭＯＳＦＥＴ１３１、１３２を駆動するようにしている。
【００１２】
このため、コントローラ１２０から大電流を供給することができず、ＭＯＳＦＥＴ１３１、１３２を高速でスイッチングすることができないという問題があった。
【００１３】
本発明の目的は、高電圧を高速でオンオフすることができる半導体リレーを提供することにある。
【課題を解決するための手段】
【００１４】
上記目的は、入力端と出力端が絶縁され、前記入力端に入力された入力電力に応じた出力電力を前記出力端から出力する電力変換回路と、入力端と出力端が絶縁され、前記入力端に入力された入力信号に応じた出力信号を前記出力端から出力する信号伝達回路と、前記信号伝達回路の出力端から出力された出力信号に基づいて、前記電力変換回路の前記出力端から出力された出力電力を印加するか否かを切り換える切換回路と、第１の端子と第２の端子を有し、前記切換回路による前記出力電力を印加するか否かに基づいて、前記第１の端子と前記第２の端子の間を導通又は遮断する導通遮断回路とを有することを特徴とする半導体リレーによって達成される。
【００１５】
上述した半導体リレーにおいて、前記切換回路は、アナログスイッチであり、前記導通遮断回路は、ソースが前記第１の端子に接続され、ドレインが前記第２の端子に接続され、ゲートが前記アナログスイッチの一端に接続されたＭＯＳＦＥＴを有するようにしてもよい。
【００１６】
上述した半導体リレーにおいて、前記電力変換回路は、前記入力端に入力された直流電力を変換して前記出力端から出力するＤＣ／ＤＣコンバータであるようにしてもよい。
【００１７】
上述した半導体リレーにおいて、前記電力変換回路は、前記入力端に接続された発光素子と、前記出力端に接続された受光素子とを有し、前記発光素子から出力された光を前記受光素子で受光して変換するようにしてもよい。
【００１８】
上述した半導体リレーにおいて、前記信号伝達回路は、一次コイルが前記入力端に接続され、二次コイルが前記出力端に接続されたトランスを有するようにしてもよい。
【００１９】
上述した半導体リレーにおいて、前記信号伝達回路は、前記入力端に接続された発光素子と、前記出力端に接続された受光素子とを有し、前記発光素子から出力された光を前記受光素子で受光して伝達するようにしてもよい。
【発明の効果】
【００２０】
本発明によれば、入力端と出力端が絶縁され、前記入力端に入力された入力電力に応じた出力電力を前記出力端から出力する電力変換回路と、入力端と出力端が絶縁され、前記入力端に入力された入力信号に応じた出力信号を前記出力端から出力する信号伝達回路と、前記信号伝達回路の出力端から出力された出力信号に基づいて、前記電力変換回路の前記出力端から出力された出力電力を印加するか否かを切り換える切換回路と、第１の端子と第２の端子を有し、前記切換回路による前記出力電力を印加するか否かに基づいて、前記第１の端子と前記第２の端子の間を導通又は遮断する導通遮断回路とを有するので、高電圧を高速でオンオフすることができる。
【発明を実施するための最良の形態】
【００２１】
［第１実施形態］
本発明の第１実施形態による半導体リレーについて図１を用いて説明する。図１は本実施形態による半導体リレーの回路図である。
【００２２】
まず、本実施形態の半導体リレーの構成について説明する。
【００２３】
本実施形態の半導体リレーには、入出力間が絶縁された絶縁型ＤＣ／ＤＣ電源１０と、入出力間が絶縁されたパルストランス２０と、入力信号の状態に応じて回路のオン／オフの切り換えを行うアナログスイッチ３０と、負荷への高電圧をオンオフするためのＭＯＳＦＥＴ回路４０とが設けられている。
【００２４】
絶縁型ＤＣ／ＤＣ電源１０の入力側にはＶボルト（例えば１２ボルト）のＤＣ電源１２が接続されている。絶縁型ＤＣ／ＤＣ電源１０の出力側からはＶｆボルト（例えば１２ボルト）の直流電圧が出力される。絶縁型ＤＣ／ＤＣ電源１０の入力側と出力側は絶縁されている。
【００２５】
パルストランス２０には絶縁トランス２２が設けられ、絶縁トランス２２の一次側にアンプ２４が接続され、絶縁トランス２２の二次側にアンプ２６が接続されている。
【００２６】
パルストランス２０において、絶縁トランス２２の一次側は、絶縁ＤＣ／ＤＣ電源１０の入力側と共通接続され、絶縁トランス２２の二次側は、絶縁ＤＣ／ＤＣ電源１０の出力側と共通接続されている。パルストランス２０の一次側のアンプ２４にはパルス信号源２８が接続されている。
【００２７】
アナログスイッチ３０には２つのスイッチ３２、３４が設けられている。スイッチ３２の一端は、絶縁型ＤＣ／ＤＣ電源１０の出力側の接地端に接続され、スイッチ３４の一端は、絶縁型ＤＣ／ＤＣ電源１０の出力側の電圧端に接続されている。スイッチ３２の他端とスイッチ３４の他端とは共通接続されている。
【００２８】
アナログスイッチ３０の入力端は、パルストランス２０の絶縁トランス２２の二次側のアンプ２６の出力端に接続されている。アナログスイッチ３０の入力端に、パルス信号が入力されると、スイッチ３２、３４のオンオフ状態が切り換えらえる。スイッチ３２とスイッチ３４は常に一方がオン状態であると他方がオフ状態となる。アナログスイッチ３０の入力端にパルス信号が入力されると、スイッチ３２とスイッチ３４のオンオフ状態が変化する。
【００２９】
アナログスイッチ３０の駆動用電源（Ｖｄｄ、Ｖｓｓ）は、絶縁型ＤＣ／ＤＣ電源１０の出力側から供給されている。
【００３０】
ＭＯＳＦＥＴ回路４０にはＭＯＳＦＥＴ４２、４４とダイオード４６、４８とが設けられている。２個のＭＯＳＦＥＴ４２、４４が逆直列接続され、ＭＯＳＦＥＴ４２、４４に、ダイオード４６、４８がそれぞれ並列接続されている。
【００３１】
ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極は共通接続されて、アナログスイッチ３０のスイッチ３２、３４の他端に接続されている。
【００３２】
ＭＯＳＦＥＴ回路４０には、この半導体リレーの負荷５０と、負荷５０に印加するための交流電源５２が接続されている。交流電源５２からは例えば３０ボルトの交流電圧が出力され、本実施形態の半導体リレーがオン状態であれば負荷５０に約３０ボルト（ＲL×ＩLボルト）の交流高電圧が印加され、半導体リレーがオフ状態であれば負荷５０には交流高電圧が印加されない。
【００３３】
次に、本実施形態の半導体リレーの動作について説明する。
【００３４】
まず、アナログスイッチ３０におけるスイッチ３２がオン状態でスイッチ３４がオフ状態であると、アナログスイッチ３０の出力端から接地電圧（Ｖｓｓ）が出力され、ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極に接地電圧（Ｖｓｓ）が印加される。ゲート電極に接地電圧（Ｖｓｓ）が印加されるとＭＯＳＦＥＴ４２、４４は共に遮断され、交流電源５２からの交流高電圧は負荷５０に印加されない。
【００３５】
次に、パルス信号源２８からパルス信号が出力されると、パルストランス２０の絶縁トランス２２の一次側にパルス信号が印加され、絶縁トランス２２の二次側からパルス信号が出力される。絶縁トランス２２の二次側からパルス信号が出力されると、アナログスイッチ３０の入力端にパルス信号が印加され、スイッチ３２、３４のオンオフ状態が切り換えられてスイッチ３２がオフ状態でスイッチ３４がオン状態となる。
【００３６】
アナログスイッチ３０においてスイッチ３２がオフ状態でスイッチ３４がオン状態となると、アナログスイッチ３０の出力端から電源電圧（Ｖｄｄ）が出力され、ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極に電源電圧（Ｖｄｄ）が印加される。ゲート電極に電源電圧（Ｖｄｄ）が印加されるとＭＯＳＦＥＴ４２、４４は共に導通し、交流電源５２からの交流高電圧が負荷５０に印加されるようになる。
【００３７】
次に、パルス信号源２８からパルス信号が出力されると、パルストランス２０の絶縁トランス２２の一次側にパルス信号が印加され、絶縁トランス２２の二次側からパルス信号が出力される。絶縁トランス２２の二次側からパルス信号が出力されると、アナログスイッチ３０の入力端にパルス信号が印加され、スイッチ３２、３４のオンオフ状態が切り換えられてスイッチ３２がオン状態でスイッチ３４がオフ状態となる。
【００３８】
アナログスイッチ３０においてスイッチ３２がオン状態でスイッチ３４がオフ状態となると、アナログスイッチ３０の出力端から接地電圧（Ｖｓｓ）が出力され、ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極に接地電圧（Ｖｓｓ）が印加される。ゲート電極に接地電圧（Ｖｓｓ）が印加されるとＭＯＳＦＥＴ４２、４４は共に遮断され、交流電源５２からの交流高電圧は負荷５０に印加されなくなる。
【００３９】
このように、パルス信号源２８からパルス信号により、負荷５０への交流高電圧の印加をオンオフすることができる。
【００４０】
本実施形態によれば、パルス信号を入力するために、高速動作可能なパルストランス２０を用い、ＭＯＳＦＥＴ回路４０を駆動するために、高速動作可能なアナログスイッチ３０を用いたので、高速で負荷５０への電圧印加をオンオフすることができる。
【００４１】
本実施形態の半導体リレーのスイッチングスピードは、パルストランス２０の伝搬遅延時間（ｔｐｄ１）と、アナログスイッチ３０の伝搬遅延時間（ｔｐｄ２）により定まる。ＭＯＳＦＥＴ回路４０のスイッチング時間は、アナログスイッチ３０のオン抵抗（Ｒｏｎ）とＭＯＳＦＥＴ４２、４４のゲート容量（Ｃ）とによるＲＣ時定数で定まる。
【００４２】
本実施形態の半導体リレーにおいて、パルストランス２０の伝搬遅延時間（ｔｐｄ１）は例えば１００ｎｓｅｃであり、アナログスイッチ３０の伝搬遅延時間（ｔｐｄ２）は例えば１００ｎｓｅｃであり、アナログスイッチ３０のオン抵抗（Ｒｏｎ）は例えば５０Ωであり、ＭＯＳＦＥＴ４２、４４のゲート容量（Ｃ）は例えば２０ｎＣであるから、本実施形態の半導体リレーは例えば１．２μｓｅｃもの高速で負荷５０への電圧印加をオンオフすることができる。
【００４３】
［第２実施形態］
本発明の第２実施形態による半導体リレーについて図２を用いて説明する。図２は本実施形態による半導体リレーの回路図である。第１実施形態と同一又は同種の部材には同じ番号を付して説明を省略又は簡略にする。
【００４４】
まず、本実施形態の半導体リレーの構成について説明する。
【００４５】
本実施形態の半導体リレーは、第１実施形態の半導体リレーにおけるパルストランス２０の代わりにフォトカプラー６０を用いている。
【００４６】
フォトカプラー６０は、発光ダイオード６２とフォトトランジスタ６４とを組み合わせた光を媒介とした結合素子であって、光アイソレーターの一種である。
【００４７】
パルス信号源２８は発光ダイオード６２に接続されている。フォトトランジスタ６４のエミッタはアナログスイッチ３０の入力端に接続されている。
【００４８】
パルス信号源２８からのパルス信号により発光ダイオード６２からパルス光が出力される。フォトトランジスタ６４は、発光ダイオード６２からのパルス光を受光して短時間オン状態となり、アナログスイッチ３０のスイッチ３２とスイッチ３４のオンオフ状態を変化させる。
【００４９】
次に、本実施形態の半導体リレーの動作について説明する。
【００５０】
まず、アナログスイッチ３０におけるスイッチ３２がオン状態でスイッチ３４がオフ状態であると、アナログスイッチ３０の出力端から接地電圧（Ｖｓｓ）が出力され、ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極に接地電圧（Ｖｓｓ）が印加される。ゲート電極に接地電圧（Ｖｓｓ）が印加されるとＭＯＳＦＥＴ４２、４４は共に遮断され、交流電源５２からの交流高電圧は負荷５０に印加されない。
【００５１】
次に、パルス信号源２８からパルス信号が出力されると、フォトカプラー６０の発光ダイオード６２からパルス光が出力され、フォトトランジスタ６４が短時間オン状態となる。フォト６４が短時間オン状態となると、アナログスイッチ３０の入力端にパルス信号が印加され、スイッチ３２、３４のオンオフ状態が切り換えられてスイッチ３２がオフ状態でスイッチ３４がオン状態となる。
【００５２】
アナログスイッチ３０においてスイッチ３２がオフ状態でスイッチ３４がオン状態となると、アナログスイッチ３０の出力端から電源電圧（Ｖｄｄ）が出力され、ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極に電源電圧（Ｖｄｄ）が印加される。ゲート電極に電源電圧（Ｖｄｄ）が印加されるとＭＯＳＦＥＴ４２、４４は共に導通し、交流電源５２からの交流高電圧が負荷５０に印加されるようになる。
【００５３】
次に、パルス信号源２８からパルス信号が出力されると、フォトカプラー６０の発光ダイオード６２からパルス光が出力され、フォトトランジスタ６４が短時間オン状態となる。フォト６４が短時間オン状態となると、アナログスイッチ３０の入力端にパルス信号が印加され、スイッチ３２、３４のオンオフ状態が切り換えられてスイッチ３２がオン状態でスイッチ３４がオフ状態となる。
【００５４】
アナログスイッチ３０においてスイッチ３２がオン状態でスイッチ３４がオフ状態となると、アナログスイッチ３０の出力端から接地電圧（Ｖｓｓ）が出力され、ＭＯＳＦＥＴ回路４０におけるＭＯＳＦＥＴ４２、４４のゲート電極に接地電圧（Ｖｓｓ）が印加される。ゲート電極に接地電圧（Ｖｓｓ）が印加されるとＭＯＳＦＥＴ４２、４４は共に遮断され、交流電源５２からの交流高電圧は負荷５０に印加されなくなる。
【００５５】
このように、パルス信号源２８からパルス信号により、負荷５０への交流高電圧の印加をオンオフすることができる。
【００５６】
本実施形態によれば、パルス信号を入力するために、高速動作可能なフォトカプラー６０を用い、ＭＯＳＦＥＴ回路４０を駆動するために、高速動作可能なアナログスイッチ３０を用いたので、非常に高速に負荷５０への電圧印加をオンオフすることができる。
【００５７】
本実施形態の半導体リレーのスイッチングスピードは、フォトカプラー６０の伝搬遅延時間（ｔｐｄ３）と、アナログスイッチ３０の伝搬遅延時間（ｔｐｄ２）により定まる。ＭＯＳＦＥＴ回路４０のスイッチング時間は、アナログスイッチ３０のオン抵抗（Ｒｏｎ）とＭＯＳＦＥＴ４２、４４のゲート容量（Ｃ）とによるＲＣ時定数で定まる。
【００５８】
本実施形態の半導体リレーにおいて、フォトカプラ６０の伝搬遅延時間（ｔｐｄ３）は例えば４００ｎｓｅｃであり、アナログスイッチ３０の伝搬遅延時間（ｔｐｄ２）は例えば１００ｎｓｅｃであり、アナログスイッチ３０のオン抵抗（Ｒｏｎ）は例えば５０Ωであり、ＭＯＳＦＥＴ４２、４４のゲート容量（Ｃ）は例えば２０ｎＣであるから、本実施形態の半導体リレーは例えば１．５μｓｅｃもの高速で負荷５０への電圧印加をオンオフすることができる。
【００５９】
［第３実施形態］
本発明の第３実施形態による半導体リレーについて図３を用いて説明する。図３は本実施形態による半導体リレーの回路図である。第１実施形態と同一又は同種の部材には同じ番号を付して説明を省略又は簡略にする。
【００６０】
まず、本実施形態の半導体リレーの構成について説明する。
【００６１】
本実施形態の半導体リレーは、第１実施形態の半導体リレーにおける絶縁型ＤＣ／ＤＣ電源１０の代わりに光結合式直流電源７０を用いている。
【００６２】
光結合式直流電源７０は、発光する発光ダイオード７２と、複数のフォトダイオード又は太陽電池が直列接続された受光回路７４と、電荷を蓄積するコンデンサ７６とから構成されている。発光ダイオード７２にはＤＣ電源１２が接続されている。発光ダイオード７２と受光回路７４は光結合されている。コンデンサ７６は、受光回路７４に接続されており、受光回路７４からの出力信号が不安定であっても、安定した出力電圧をアナログスイッチ３０に供給する。
【００６３】
ＤＣ電源１２からの電力により発光ダイオード７２が発光し続ける。受光回路７４は、発光ダイオード７２からの光信号を受光・増幅する。コンデンサ７６により、光結合式直流電源７０は安定した出力電圧をアナログスイッチ３０に供給する。
【００６４】
次に、本実施形態の半導体リレーの動作について説明する。
【００６５】
絶縁型ＤＣ／ＤＣ電源１０の代わりに、光結合式直流電源７０が電源として直流電圧を供給していること以外は、第１実施形態の場合と同じであるので、動作の説明については省略する。
【００６６】
本実施形態によれば、パルス信号を入力するために、高速動作可能なパルストランス２０を用い、ＭＯＳＦＥＴ回路４０を駆動するために、高速動作可能なアナログスイッチ３０を用いたので、第１の実施形態と同様に、高速で負荷５０への電圧印加をオンオフすることができる。
【００６７】
［第４実施形態］
本発明の第４実施形態による半導体リレーについて図４を用いて説明する。図４は本実施形態による半導体リレーの回路図である。第１実施形態、第２実施形態及び第３実施形態と同一又は同種の部材には同じ番号を付して説明を省略又は簡略にする。
【００６８】
まず、本実施形態の半導体リレーの構成について説明する。
【００６９】
本実施形態の半導体リレーは、第１実施形態の半導体リレーにおけるパルストランス２０の代わりにフォトカプラー６０を用い、第１実施形態の半導体リレーにおける絶縁型ＤＣ／ＤＣ電源１０の代わりに光結合式直流電源７０を用いている。
【００７０】
フォトカプラー６０については第２実施形態の半導体リレーの場合と同様であり、光結合式直流電源７０については第３実施形態の半導体リレーの場合と同様であるので、詳細については説明を省略する。
【００７１】
次に、本実施形態の半導体リレーの動作について説明する。
【００７２】
絶縁型ＤＣ／ＤＣ電源１０の代わりに、光結合式直流電源７０が電源として直流電圧を供給していること以外は、第２実施形態の場合と同じであるので、動作の説明については省略する。
【００７３】
本実施形態によれば、パルス信号を入力するために、高速動作可能なフォトカプラー６０を用い、ＭＯＳＦＥＴ回路４０を駆動するために、高速動作可能なアナログスイッチ３０を用いたので、非常に高速に負荷５０への電圧印加をオンオフすることができる。
【００７４】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００７５】
例えば、上記実施形態では、入力端に入力された入力電力に応じた出力電力を出力端から出力する電力変換回路として、絶縁型ＤＣ／ＤＣ電源や、光結合式直流電源を用いたが、これに限定されることなく、他の回路構成でもよい。
【００７６】
また、上記実施形態では、入力端に入力された入力信号に応じた出力信号を出力端から出力する信号伝達回路として、パルストランスや、フォトカプラーを用いたが、これに限定されることなく、他の回路構成でもよい。
【００７７】
また、上記実施形態では、出力信号に基づいて出力電力を印加するか否かを切り換える切換回路として、アナログスイッチを用いたが、これに限定されることなく、他の回路構成でもよい。
【００７８】
また、上記実施形態では、切換回路による切り換え状態に基づいて端子間を導通又は遮断する導通遮断回路として、ＭＯＳＦＥＴ回路を用いたが、これに限定されることなく、他の回路構成でもよい。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態による半導体リレーの回路図である。
【図２】本発明の第２実施形態による半導体リレーの回路図である。
【図３】本発明の第３実施形態による半導体リレーの回路図である。
【図４】本発明の第４実施形態による半導体リレーの回路図である。
【図５】提案されている半導体リレーの回路図である。
【符号の説明】
【００８０】
１０…絶縁型ＤＣ／ＤＣ電源
１２…直流電源
２０…パルストランス
２２…絶縁トランス
２４…アンプ
２６…アンプ
２８…パルス信号源
３０…アナログスイッチ
３２、３４…スイッチ
４０…ＭＯＳＦＥＴ回路
４２、４４…ＭＯＳＦＥＴ
４６、４８…ダイオード
５０…負荷
６０…交流電源
６０…フォトカプラー
６２…発光ダイオード
６４…フォトトランジスタ
７０…光結合式直流電源
７２…発光ダイオード
７４…受光回路
７６…コンデンサ
１００…光パルス発生回路
１１０…受光回路
１２０…コントローラ
１３０…ＭＯＳＦＥＴ回路
１０１…発光ダイオード
１０２…抵抗
１０３…トランジスタ
１０４…直流電源
１０５…抵抗
１０６…パルス信号源
１３１、１３２…ＭＯＳＦＥＴ
１３３、１３４…ダイオード
１４０…負荷
１４１…交流電源
【図１】
2008244972.tif 000003
【図２】
2008244972.tif 000004
【図３】
2008244972.tif 000005
【図４】
2008244972.tif 000006
【図５】
2008244972.tif 000007