(57)【要約】【課題】結晶性が優秀な多結晶シリコンを形成すると同時に、結晶化時高温の結晶化温度による基板の曲がりを防止することができる半導体装置およびその製造方法を提供する。【解決手段】基板上に非晶質シリコンを含むシリコン層を蒸着し、シリコン層をＨ２Ｏ雰囲気、特定温度下で熱処理して非晶質シリコン層を部分結晶化する工程、部分結晶化された非晶質シリコン層をレーザ光を照射して多結晶シリコン膜を形成する工程と、多結晶シリコン層上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程とを備えることによって、非晶質シリコンの固相結晶化法によって結晶化時高温の結晶化温度による基板の曲がりを防止することができ、製造された薄膜トランジスタの不良を減少させることができる。【選択図】図５
2008252108.tif 000002
【特許請求の範囲】
【請求項１】
基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、
前記シリコン層をＨ２Ｏ雰囲気、５５０〜７５０℃で熱処理して部分的に結晶化させて非晶質シリコン層を形成する工程と、
前記非晶質シリコン層にレーザ光を照射して多結晶シリコン層にする工程と、
前記多結晶シリコン層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、
前記Ｈ２Ｏ雰囲気の圧力は１００００Ｐａ〜２ＭＰａである半導体装置の製造方法により製造される半導体装置であって、
前記多結晶シリコン層のラマンスペクトラムＦＷＨＭは４．５〜６．８ｃｍ−１であることを特徴とする半導体装置。
【請求項２】
前記半導体装置は、Ｐ型またはＮ型薄膜トランジスタである、請求項１記載の半導体装置。
【請求項３】
前記薄膜トランジスタは、有機電界発光表示装置または液晶ディスプレイ装置に用いられる、請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に係り、さらに詳細には、結晶性が優秀な多結晶シリコンを結晶化すると同時に、結晶化温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置に関する。
【背景技術】
【０００２】
例えば、有機電界発光素子における画素領域と周辺駆動領域に電流を供給するために使われる能動型素子としては、多結晶シリコンを半導体層して用いる薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）用いられている。
【０００３】
一般的に、多結晶シリコンは非晶質シリコンを結晶化させることによって形成できる。
【０００４】
通常の結晶化方法では、結晶化温度を基準にして５００℃前後を基準として大別された低温結晶化法と高温結晶化法とに分けられる。
【０００５】
低温結晶化法としては、エキシマレーザを用いるＥＬＡ（Ｅｘｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）法が主に使われている。エキシマレーザアニーリング法は、結晶化温度が４５０℃程度の加熱を受けるためガラス基板を用いることができる。しかし、この方法では、製造費用が高くて基板の最適大きさが制限されるのでディスプレイ全体の製造費用が高くなるという短所がある。
【０００６】
他の結晶化法としては、固相熱処理法（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、急速熱処理法（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ  Ｐｒｏｃｅｓｓ）などがあり、低費用熱処理方法であるため広く使われている。
【０００７】
しかし、固相熱処理法は６００℃以上で２０時間以上加熱して結晶化しなければならないので結晶化された多結晶シリコンに結晶欠陥（ｄｅｆｅｃｔ）が多く含まれて充分な電界移動度を得ることができないという欠点がある。また、この方法では、熱処理工程中に基板が変形されやすいという問題がある。そこで、結晶化温度を低くすると今度は生産性が落ちるという短所がある。また、高温の結晶化温度を用いるためガラス基板を用いることができないという短所がある。
【０００８】
一方、急速熱処理法（ＲＴＡ）は比較的短い時間に工程が行われることができるが激しい熱衝撃によって基板が変形されやすく、結晶化された多結晶シリコンの電気的特性がよくないという短所がある。
【０００９】
したがって、能動型素子の製造費用を節減するためには結晶化工程での費用が低廉な高温熱処理法を用いる必要性があるが低費用のガラス基板を用いながらも基板の曲がりのような問題点が発生せず、しかも結晶性も優秀な高温熱処理法を開発する必要性がある。
【００１０】
一方、他の従来技術としては、基板上に非晶質シリコン膜を蒸着した後レーザアニーリング方法によって非晶質シリコン膜を結晶化させた後、この結晶化された多結晶シリコン膜に不純物を領域を形成して、不純物領域をＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法によって活性化させる工程を含む半導体装置の製造方法に関して開示している（例えば、特許文献１参照）。
【００１１】
また、他の従来技術としては、基板上に非晶質シリコン膜をエッチングすると同時に熱的アニーリングして約５０％以下で結晶化を進行させ、もう一度ＲＴＡによって結晶化させることによって全体的に９０％以上の結晶化された多結晶シリコン薄膜を得る方法が開示されている（例えば、特許文献２参照）。
【００１２】
しかし、上記方法はＲＴＡ温度が７００〜９５０℃（特に、特許文献２では１０００℃以上）で相当に高いために基板に変形が生じる可能性があるという問題点がある。
【特許文献１】韓国特許公開番号１９９７−８６５８号
【特許文献２】韓国特許公開番号１９９５−９９８１号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明はこのような課題を解決するために創案されたものであって、本発明の目的は半導体装置に含まれる結晶性が優秀な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止することができる半導体装置の製造方法及びこれを用いて製造される半導体装置を提供することにある。
【課題を解決するための手段】
【００１４】
そこで、上記目的を達成するために、本発明の第１の特徴は、半導体装置の製造方法であって、基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、前記シリコン層をＨ２Ｏ雰囲気、特定温度下で熱処理して部分的に結晶化させて非晶質シリコン層を形成する工程と、前記非晶質シリコン層にレーザ光を照射して多結晶シリコン層にする工程と、前記多結晶シリコン層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備えることを要旨とする。
【００１５】
また、本発明の第２の特徴は、基板上に非晶質シリコンを含むシリコン層を蒸着する工程と、前記シリコン層をＨ２Ｏ雰囲気、特定温度下で熱処理して非晶質シリコンを結晶化して多結晶シリコン膜を形成する工程と、前記多結晶シリコン層にレーザ光を照射して前記多結晶シリコン膜を再結晶化する段階と、前記多結晶シリコン層に不純物領域を形成する工程と、を備えることを要旨とする。
【００１６】
また、本発明の第３の特徴は、上記製造方法のうちいずれか一つによって製造される半導体装置の多結晶シリコン薄膜のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下であることを要旨とする。この半導体装置は、有機電界発光表示装置または液晶ディスプレイ装置に使われることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、固相結晶化法を用いて非晶質シリコンの結晶化時熱処理雰囲気でＨ２Ｏで結晶化して、もう一度レーザーアニーリング法で結晶化過程を経ることによって結晶性が優秀であって基板の曲がりのような工程上の不良を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態に係る半導体装置およびその製造方法の詳細を図面に基づいて説明する。
【００１９】
（第１の実施の形態）
図１〜図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【００２０】
まず、図１に示すように、基板１０上に、非晶質シリコンまたは非晶質シリコンを多量に含むシリコン層１２を蒸着（堆積）させる。このとき、基板１０としては通常的に使われる絶縁性を有する透明なガラス基板を用いる。
【００２１】
シリコン層の蒸着方法としては、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの通常の蒸着方法を用いる。
【００２２】
ここで、前記非晶質シリコン層を蒸着する前に、基板１０から発生する汚染物などがシリコン層に拡散されることを防止したり、後述するシリコン層と基板間の界面特性を改善するためにＳｉＮｘまたはＳｉＯ２などのバッファ層をさらに形成することができる。
【００２３】
そして、図２に示したように、前記非晶質シリコンまたは非晶質シリコンを多量含むシリコン層１２を熱処理する。このとき、シリコン層１２に熱が加えられる場合、非晶質シリコンが溶けると同時に冷却されながら多結晶シリコンが部分結晶化する。
【００２４】
このとき、非晶質シリコンが部分結晶化される程度は３０〜８０％程度（結晶化されない非晶質シリコン層は２０〜７０％）、望ましくは４０〜７０％程度（結晶化されない非晶質シリコン層は３０〜６０％）になるようにする。このように部分的に結晶化させる理由は、熱処理工程で前記シリコン層１２を全体的に結晶化させてしまうと、熱処理温度または熱処理時間が高かったり長くなって基板が曲がる可能性があるためである。
【００２５】
本実施の形態では熱処理工程としてはＲＴＡのような通常の高温熱処理工程で使われる方法を用いるが、熱処理雰囲気としては、従来のような非活性であるＮ２またはＯ２雰囲気を用いずに、Ｈ２Ｏ雰囲気で熱処理を進行させる。
【００２６】
このようにＨ２Ｏ雰囲気で熱処理をする場合には、Ｎ２またはＯ２雰囲気で熱処理する場合より、同一温度ならば熱処理時間が短縮されて、同一時間なら熱処理温度が減少される。
【００２７】
特に、従来の場合には、透明絶縁基板であるガラスのような場合高温で基板が曲がる問題点が発生するが、本実施の形態のように熱処理温度を減少させることができる場合には基板の曲がりを防止することができる。
【００２８】
本実施の形態における熱処理温度は５５０〜７５０℃であることが望ましく、より一層望ましくは６００〜７１０℃であることが望ましい。５５０℃以下である場合には結晶化が進まず、７５０℃以上である場合には基板が曲がる可能性があるので望ましくない。また、６００〜７１０℃間の温度では適切な熱処理時間で優秀な多結晶シリコンを得ることができるのでより一層望ましい。
【００２９】
そして、Ｈ２Ｏ雰囲気の圧力は１００００〜２ＭＰａであることが望ましく、結晶化速度が圧力に比例するためにあまり圧力が低い場合には結晶化速度が小さくなり、これに伴い熱処理時間が長くなり、これにより基板に影響が及ぶため、望ましくない。また、あまり高圧である場合には、爆発の危険があるので１００００〜２ＭＰａの圧力で熱処理することが望ましい。
【００３０】
一方、前記蒸着されるシリコン層１２の膜厚は２０００Å以下にであれば構わない。しかし、厚さは厚さが薄いほど結晶化が容易であるが、あまり薄い場合には多結晶シリコンが薄膜トランジスタを形成する場合素子の特性に影響が及ぶため３００〜１０００Åの厚さで蒸着することが望ましい。
【００３１】
このとき、図２に示すように、前記シリコン層１２を蒸着した、次にフォトレジストを用いてソース／ドレイン領域１００ａ、１００ｂが形成される領域にレジストパターンを形成して不純物を注入してドーピングされたシリコン層１２’を形成することもできる。
【００３２】
その後、図３に示したように、エキシマレーザアニーリング（ＥＬＡ；Ｅｘｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）のようなレーザ熱処理法で前記結晶化されない非晶質シリコン層を結晶化させて多結晶シリコン層１２ａを形成する。
【００３３】
このエキシマレーザアニーリング時のレーザーのエネルギー密度は、２００ｍＪ／ｃｍ２以上であって、望ましくは２００〜３５０ｍＪ／ｃｍ２である。
【００３４】
このような場合、前記非晶質シリコン層が部分結晶化される時、前記注入された不純物は同時に活性化される。
【００３５】
しかし、以下に説明するように、前記不純物を注入して活性化する工程はゲート電極を形成した後に行うことができる。
【００３６】
その後、図４に示したように、前記半導体層１２ａにＳｉＯ２またはＳｉＮｘでゲート絶縁膜１４を形成して、図５に示したように、ゲート電極１６を半導体層１２ａのアクティブチャネル領域１００ｃに対応するように形成する。
【００３７】
なお、前記非晶質シリコン層に不純物を注入しない場合には、前記ゲート電極１６をマスクにして不純物イオンをドーピングしてソース／ドレイン領域１００ａ、１００ｂを形成して、熱処理することで不純物を活性化させる。
【００３８】
（第２の実施の形態）
図６〜図１０は、本発明の第２の実施の形態による半導体装置の製造方法を示す工程断面図である。
【００３９】
図６に示すように、本発明の第２の実施に形態に係る半導体装置の製造方法では、基板１０上に非晶質シリコンを含むシリコン層１２を蒸着する。
【００４０】
その後、図７に示すように、このシリコン層１２をＨ２Ｏ雰囲気、特定温度下で熱処理して非晶質シリコンを結晶化して多結晶シリコン層１２ａを形成する。ここで結晶化された前記多結晶シリコン層１２ａをレーザ光を照射して結晶化されない非晶質シリコンを結晶化すると同時に結晶化された多結晶シリコン層は再結晶化する（図８参照）。
【００４１】
その後、図９に示したように、多結晶シリコン層１２ａをパターニングして、前記多結晶シリコン層１２ａの上にゲート絶縁膜１４を形成する。続いて、図１０に示したように、前記多結晶シリコン層１２ａに不純物をドーピングしてソース／ドレイン領域１００ａ、１００ｂを形成して、これらソース／ドレイン領域１００ａ、１００ｂを熱処理してドーピングした不純物を活性化させる。
【００４２】
このとき、多結晶シリコン層１２ａをＨ２Ｏ雰囲気、特定温度下で熱処理する工程は、上記した第１の実施の形態と同様であり、レーザによる熱処理工程も上記した第１の実施の形態と同様である。
【００４３】
但し、本実施の形態ではＨ２Ｏ雰囲気で熱処理することによって結晶化された多結晶シリコン層１２ａもう一度レーザが照射されることによって再結晶化され、多結晶シリコン層１２ａの結晶性が良好となるという長所がある。
【００４４】
この製造方法で作製される半導体装置の導電型は、ドーピングされるイオンによってＮ型またはＰ型とすることができる。
【００４５】
この後の工程は、上記した第１の実施の形態と同様であり、ゲート電極１６を形成すればよい。
【００４６】
以上の方法で製造される半導体装置の多結晶シリコン薄膜のラマンスペクトラムＦＷＨＭは７．５ｃｍ−１以下、望ましくは４．５ないし６．８ｃｍ−１で優秀な結晶性を有していることが分かる。
【００４７】
以上のように、製造される半導体装置としてはＮ型またはＰ型薄膜トランジスタが含まれて、このような半導体装置は有機電界発光表示装置または液晶ディスプレイ装置に使われることができる。  
以下、本発明の望ましい実施例を示す。但し、本発明はこの実施例に限定されるものではない。
【００４８】
（実施例１〜３）
まず、基板上に５００Å厚さで非晶質シリコン層を蒸着した。この蒸着方法としては、実施例１はＬＰＣＶＤを用いており、実施例２は２％以下の水素を含むＰＥＣＶＤを用いており、実施例３は１０％以上の水素を含むＰＥＣＶＤを用いている。その後、非晶質シリコン層全面に亘ってｐ型不純物をドーピングした。
【００４９】
続いて、非晶質シリコン層をＲＴＡで約７００℃でそれぞれ１０分、５分、８分以下に熱処理して結晶化させた。前記熱処理時雰囲気はＯ２またはＮ２キャリアガスとＨ２Ｏ雰囲気で熱処理した。続いて、レーザエネルギーの密度をそれぞれ２３０、２５０、２７０、２９０、３１０ｍＪ／ｃｍ２でレーザアニーリングを行って不純物を活性化させると同時に、多結晶シリコンのうち非晶質シリコンは結晶化させて結晶化された多結晶シリコンは再結晶化させた。
【００５０】
そうしてから、多結晶シリコン層をパターニングして、その上にＳｉＮｘでゲート絶縁膜を基板全面に亘って形成した後、アクティブチャネル領域に対応する位置にゲート電極を形成した後、このゲート電極をマスクとして高農度ｎドーピングを施行した。
【００５１】
その後、層間絶縁膜を形成して、ソース／ドレイン領域が開口されるようにコンタクトホールを形成して、コンタクトホールに金属でソース／ドレイン電極を形成して薄膜トランジスタを完成した。
【００５２】
このとき、形成された多結晶シリコンのラマンスペクトラムを図１１に示す。
【００５３】
（比較例１〜３）
比較例１〜３では、前記熱処理時雰囲気をＮ２またはＯ２キャリアガスと共にＮ２雰囲気で熱処理したことを除いては実施例１〜３と同様である。このとき、完全に非晶質シリコンを結晶化するためには熱処理時間は実施例１〜３と同一であるが熱処理温度は７４０℃で行わなければならなかった。
【００５４】
図１１に示すように、本発明の実施例１〜３によって非晶質シリコンを熱処理して得た多結晶シリコンはラマンピークのＦＷＨＭ（Ｆｕｌｌ  Ｗｉｄｔｈａｔ  Ｈａｌｆ  Ｍａｘｉｍｕｍ）が８．０以下５．０ｃｍ−１で優秀な結晶性を有していることが分かる。
【００５５】
したがって、不純物の活性化と共に多結晶シリコンをもう一度熱処理することによって非晶質シリコンを結晶化するのに寄与することが分かる。通常的に非活性雰囲気での熱処理工程によって製造される多結晶シリコンのＦＷＨＭは８．０ｃｍ−１以上である。
【００５６】
このように製造される多結晶シリコン薄膜は薄膜トランジスタに適用することができ、このような薄膜トランジスタは有機電界発光素子または液晶表示素子のような平板表示素子に使われることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図７】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図１１】本発明の実施形態によって製造された多結晶シリコン薄膜のＦＷＨＭを示した図面である。
【符号の説明】
【００５８】
１０  基板
１２  シリコン層
１２ａ  多結晶シリコン層
１４  ゲート絶縁膜
１６  ゲート電極
１００ａ  ソース／ドレイン領域
１００ｃ  アクティブチャネル領域
【図１】
2008252108.tif 000003
【図２】
2008252108.tif 000004
【図３】
2008252108.tif 000005
【図４】
2008252108.tif 000006
【図５】
2008252108.tif 000007
【図６】
2008252108.tif 000008
【図７】
2008252108.tif 000009
【図８】
2008252108.tif 000010
【図９】
2008252108.tif 000011
【図１０】
2008252108.tif 000012
【図１１】
2008252108.tif 000013