(57)【要約】【課題】  優れた特性および信頼性を有する半導体光素子を製造する。【解決手段】  基板１０上に半導体積層構造２４を形成し、それを保護層１４で覆う。保護層の上には被膜１５を設ける。この被膜上にレジストパターン２６を形成し、そのレジストパターンをマスクとして、被膜をパターニングする。レジストパターンを除去した後、パターニングされた被膜をマスクとして、保護層をウェットエッチングにより選択的に除去し、半導体積層構造を露出させる。続いて、パターニングされた被膜をマスクとして、半導体積層構造をドライエッチングする。このドライエッチングによって露出した面１０ａ上に電流ブロック層１８を形成する。【選択図】  図３
2008060473.tif 000002
【特許請求の範囲】
【請求項１】
半導体積層構造を基板上に形成する工程と、
前記半導体積層構造を保護層で覆う工程と、
前記保護層上に被膜を設ける工程と、
前記被膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記被膜をパターニングする工程と、
前記レジストパターンを除去する工程と、
前記半導体積層構造を露出させるために、パターニングされた前記被膜をマスクとして、前記保護層をウェットエッチングにより選択的に除去する工程と、
パターニングされた前記被膜をマスクとして、前記半導体積層構造をドライエッチングする工程と、
前記ドライエッチングする工程によって露出した面上に電流ブロック層を形成する工程と、
を備える半導体光素子の製造方法。
【請求項２】
前記レジストパターンを形成する工程は、３層レジスト法によって前記レジストパターンを形成する、請求項１に記載の半導体光素子の製造方法。
【請求項３】
前記保護層はＧａＩｎＡｓまたはＧａＩｎＡｓＰからなり、
前記半導体積層構造は、前記保護層に接するＩｎＰ層を有し、
前記半導体積層構造を露出させる工程は、リン酸系のエッチング液を用いて前記保護層をウェットエッチングし、前記ＩｎＰ層を露出させる、請求項１または２に記載の半導体光素子の製造方法。
【請求項４】
前記保護層はＩｎＰからなり、
前記半導体積層構造は、前記保護層に接するＧａＩｎＡｓ層を有し、
前記半導体積層構造を露出させる工程は、塩酸系のエッチング液を用いて前記保護層をウェットエッチングし、前記ＧａＩｎＡｓ層を露出させる、請求項１または２に記載の半導体光素子の製造方法。
【請求項５】
前記被膜はＳｉＮまたはＳｉＯ２からなる絶縁膜である、請求項１〜４のいずれかに記載の半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体光素子を製造する方法に関する。
【背景技術】
【０００２】
下記の特許文献１には、ストライプ状の絶縁膜をマスクとして、ドライエッチングにより半導体基板をメサ形状に加工する方法が開示されている。まず、基板上に下部クラッド層、活性層、上部クラッド層、およびキャップ層からなる半導体積層構造を成長させる。次に、キャップ層上にＳｉＯ２膜を形成し、ストライプ状にパターニングする。このＳｉＯ２膜をマスクとして半導体積層構造をドライエッチングし、垂直メサを形成する。続いて、垂直メサの表面をウェットエッチングしてダメージ部分を除去した後、垂直メサの両側に電流ブロック層を選択成長させる。次に、ＳｉＯ２膜とキャップ層を除去し、埋め込み層とコンタクト層を成長させた後、電極を形成し、基板をチップに切断する。
【０００３】
ＳｉＯ２膜のパターニングは、ＳｉＯ２膜上に形成したレジストパターンをマスクとした反応性イオンエッチングによって行われる。パターニングの終了後、レジストパターンは除去される。レジストパターン形成方法の一つとして、下記の特許文献２および非特許文献１には３層レジスト法が開示されている。３層レジスト法では、下層レジスト、中間層、および上層レジストを順次に積層する。下層レジストは、高温下でハードベークされる。次に、上層レジストを露光および現像してパターニングし、その上層レジストをマスクとして中間層をパターニングする。次いで、この中間層をマスクとして、ドライエッチングにより下層レジストをパターニングする。
【特許文献１】特開平９−８３９８号公報
【特許文献２】特開平５−３６５９９号公報
【非特許文献１】「サブミクロン光リソグラフィのための多層レジスト技術（Multilayer resist technique for submicron optical lithography）」、Journal of Vacuum Science& Technology B、第１巻、第４号、１９８３年
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＳｉＯ２膜上でレジストをパターニングする際、レジストパターン以外の不要なレジストがＳｉＯ２膜上に残るおそれがある。特に３層レジスト法では、ハードベークによって下層レジストのドライエッチング耐性が高くなるため、不要なレジスト残渣が発生しやすい。表面上にレジスト残渣を残したままＳｉＯ２膜をドライエッチングすると、このエッチングによって露出する半導体積層構造の表面上には、ストライプ状のＳｉＯ２以外に不要なレジストやＳｉＯ２が残留する。この残留物は半導体積層構造の表面に凹凸を生じさせる。この後、レジストパターンをプラズマアッシングによって除去すると、半導体積層構造の表面がプラズマからダメージを受ける。このダメージも、半導体積層構造の表面に凹凸を生じさせる原因となる。
【０００５】
凹凸を有する表面から半導体積層構造のドライエッチングを開始すると、その凹凸を維持したままエッチングが進み、エッチングによって形成される底面にその凹凸が転写されてしまう。この凹凸は、ドライエッチング後に行われるウェットエッチングによっても完全に除去することは困難である。そのため、電流ブロック層は凹凸が残る底面上に成長することになり、結果として、その結晶性が劣化してしまう。このため、得られる半導体光素子の特性や信頼性が著しく低下してしまう。
【０００６】
そこで、本発明は、優れた特性および信頼性を有する半導体光素子を製造することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体光素子の製造方法は、半導体積層構造を基板上に形成する工程と、半導体積層構造を保護層で覆う工程と、保護層上に被膜を設ける工程と、この被膜上にレジストパターンを形成する工程と、レジストパターンをマスクとして、被膜をパターニングする工程と、レジストパターンを除去する工程と、半導体積層構造を露出させるために、パターニングされた被膜をマスクとして、保護層をウェットエッチングにより選択的に除去する工程と、パターニングされた被膜をマスクとして、半導体積層構造をドライエッチングする工程と、このドライエッチングによって露出した面上に電流ブロック層を形成する工程とを備えている。
【０００８】
半導体積層構造を保護層で覆うので、レジストパターンの形成や除去の際に保護層の表面に凹凸が生じても、半導体積層構造の表面には凹凸を生じさせずに済む。保護層のうち凹凸が生じた部分はウェットエッチングによって除去されるので、比較的平坦な面から半導体積層構造のドライエッチングが開始される。このため、ドライエッチングによって露出する面も比較的平坦になる。したがって、その露出面上に結晶性の良好な電流ブロック層を形成することができ、その結果、優れた特性および信頼性を有する半導体光素子を製造することができる。
【０００９】
上記のレジストパターンは、３層レジスト法によって形成してもよい。３層レジスト法によって形成されたレジストパターンを用いると、被膜を高い寸法精度でパターニングでき、半導体光素子を歩留まり良く製造することができる。３層レジスト法においてレジストをハードベークすると、レジストパターン以外に不要な残留物が生じやすくなる。しかし、その残留物は半導体積層構造を覆う保護層の上に発生し、しかもその残留物を有する部分はウェットエッチングによって除去されるため、半導体積層構造の表面に凹凸は生じにくい。このため、不要な残留物の生じやすい３層レジスト法を使用しても、結晶性の良好な電流ブロック層を形成し、優れた特性および信頼性を有する半導体光素子を製造することができる。
【００１０】
保護層はＧａＩｎＡｓまたはＧａＩｎＡｓＰからなり、半導体積層構造は、保護層に接するＩｎＰ層を有していてもよい。半導体積層構造を露出させる工程は、リン酸系のエッチング液を用いて保護層をウェットエッチングし、ＩｎＰ層を露出させてもよい。
【００１１】
リン酸系のエッチング液は、ＧａＩｎＡｓまたはＧａＩｎＡｓＰをＩｎＰに比べて極めて高いエッチングレートでエッチングする。したがって、半導体積層構造のＩｎＰ層はエッチングストッパとして機能し、半導体積層構造がウェットエッチングによって除去されることを防ぐ。
【００１２】
保護層はＩｎＰからなり、半導体積層構造は、保護層に接するＧａＩｎＡｓ層を有していてもよい。半導体積層構造を露出させる工程は、塩酸系のエッチング液を用いて保護層をウェットエッチングし、ＧａＩｎＡｓ層を露出させてもよい。
【００１３】
塩酸系のエッチング液は、ＩｎＰをＧａＩｎＡｓに比べて極めて高いエッチングレートでエッチングする。したがって、半導体積層構造のＧａＩｎＡｓ層はエッチングストッパとして機能し、半導体積層構造がウェットエッチングによって除去されることを防ぐ。
【００１４】
被膜はＳｉＮまたはＳｉＯ２からなる絶縁膜であってもよい。ＳｉＮまたはＳｉＯ２は、リン酸系または塩酸系のいずれのエッチング液に対しても耐性が高く、保護層のエッチングの際に良好なマスクとして使用することができる。
【発明の効果】
【００１５】
本発明によれば、優れた特性および信頼性を有する半導体光素子を製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
第１実施形態
図１〜図４は、本発明の第１の実施形態に係る半導体光素子の製造方法を示す断面図である。この半導体光素子の例としては、レーザ素子（レーザダイオード）や光変調器などを挙げることができる。
【００１８】
まず、基板１０の一方の主面（上面）の全体に、バッファ層１１、活性層１２、および上部クラッド層１３を順次に形成して、半導体積層構造２４を設ける（図１（ａ））。基板１０およびバッファ層１１は共にｎ型ＩｎＰからなる。バッファ層１１の厚さは０．５μｍである。活性層１２はＧａＩｎＡｓＰからなり、多重量子井戸構造を有している。活性層１２の厚さは０．３μｍである。上部クラッド層１３はｐ型ＩｎＰからなり、その厚さは０．５μｍである。基板１０、バッファ層１１、および上部クラッド層１３は、いずれも活性層１２より低い屈折率を有している。したがって、半導体光素子が完成したときに、基板１０とバッファ層１１は下部クラッドとして機能し、活性層１２および上部クラッド層１３と共に光導波路を形成する。
【００１９】
次に、上部クラッド層１３の上面全体を覆うように保護層１４を形成し、続いて、保護層１４の上面全体を覆う被膜として絶縁膜１５を形成する（図１（ｂ））。以下の工程では、この絶縁膜１５をストライプ状にパターニングし、半導体積層構造２４をメサ状に加工するためのマスクとして使用する。絶縁膜１５は、例えばＳｉＮやＳｉＯ２からなる。絶縁膜１５の厚さは、後述する半導体積層構造２４のドライエッチングに耐えられる値であり、通常は０．３μｍ以上である。
【００２０】
絶縁膜１５をパターニングするために、絶縁膜１５の上面にはストライプ状のレジストパターンが形成される。本実施形態では、このレジストパターンを公知の３層レジスト法によって形成する。３層レジスト法は高い寸法精度でレジストパターンを形成することができる。
【００２１】
具体的には、図１（ｃ）に示すように、絶縁膜１５上にレジストを塗布し、高温下でハードベークして下層レジスト５１を形成し、その上にＳｉからなる中間層５２をスパッタ法で形成し、更にその上にレジストを塗布して乾燥させ、上層レジスト５３を形成する。この上層レジスト５３をホトリソグラフィによって露光および現像し、ストライプ状にパターニングした後、その上層レジスト５３をマスクとして中間層５２をストライプ状にパターニングする（図２（ｄ））。中間層５２のパターニングは反応性イオンエッチングによって行う。エッチングガスとしてはＳＦ６を使用する。
【００２２】
次に、ストライプ状の中間層５２をマスクとして、下層レジスト５１に反応性イオンエッチングを施す（図２（ｅ））。エッチングガスとしてはＯ２を使用する。このエッチングにより、中間層５２上の上層レジスト５３が除去されると共に、下層レジスト５１のうち中間層５２によって覆われていない露出部分が選択的に除去され、下層レジスト５１が中間層５２と同じストライプ状にパターニングされる。こうして、下層レジストと中間層からなるストライプ状のレジストパターン２６が形成される。
【００２３】
下層レジスト５１はハードベークされているため非常に硬い。このため、反応性イオンエッチングによって下層レジスト５１の露出部分を完全に除去することは難しい。その結果、図２（ｅ）に示すように、絶縁膜１５の上面にはレジストパターン２６以外に不要なレジスト残渣２７が残りやすい。
【００２４】
この後、レジストパターン２６をマスクとして絶縁膜１５に反応性イオンエッチングを施し、ストライプ状にパターニングする（図２（ｆ））。エッチングガスとしては、例えばＣＦ４やＣ２Ｆ６を使用することができる。レジスト残渣２７の下では絶縁膜１５がエッチングされにくいため、保護層１４の上面には残留物２８が残りやすい。この残留物２８は、下層レジスト５１や絶縁膜１５の材料から構成されている。
【００２５】
次に、中間層５２を反応性イオンエッチングによって除去した後、下層レジスト５１をプラズマアッシングによって除去する（図３（ｇ））。中間層５２用のエッチングガスにはＳＦ６を使用し、アッシング用のガスにはＯ２を使用する。プラズマアッシングの際、保護層１４がプラズマからダメージを受けるため、保護層１４の露出面に凹凸が生じる。また、アッシング後に残る残留物２８も露出面に凹凸を生じさせる。
【００２６】
次いで、絶縁膜１５をマスクとして、保護層１４をウェットエッチングにより選択的に除去し、半導体積層構造２４を露出させる（図３（ｈ））。これにより、保護層１４は絶縁膜１５と同じストライプ状に加工される。保護層１４のうち絶縁膜１５によって覆われていない露出部分は、残留物２８と共に除去される。こうして、上部クラッド層１３の上面が露出する。保護層１４によって覆われていたため、上部クラッド層１３の露出面に残留物２８は残らないし、プラズマアッシングによるダメージもない。したがって、この露出面は平坦に保たれている。
【００２７】
保護層１４の材料および厚さは、このウェットエッチングに適するように決められる。本実施形態では、保護層１４はｐ型ＧａＩｎＡｓまたはｐ型ＧａＩｎＡｓＰからなる。保護層１４は、このウェットエッチングによって容易に除去できるように、０．０５μｍ〜０．２μｍの厚さを有することが好ましい。エッチング液としては、絶縁膜１５や上部クラッド層１３がエッチング後に残るように、保護層１４に対するエッチングレートが、絶縁膜１５および上部クラッド層１３ａに対するエッチングレートよりも十分に高いもの、例えばリン酸系のエッチング液を使用する。リン酸系のエッチング液は、ＧａＩｎＡｓまたはＧａＩｎＡｓＰをＩｎＰに比べて極めて高いエッチングレートでエッチングする。したがって、ＩｎＰからなる上部クラッド層１３はエッチングストッパとして機能し、半導体積層構造２４がウェットエッチングによって除去されることを防ぐ。絶縁膜１５を構成するＳｉＮまたはＳｉＯ２は、リン酸系のエッチング液に対する耐性が高いので、絶縁膜１５は保護層１４のエッチングの際に良好なマスクとして機能する。
【００２８】
保護層１４のウェットエッチングの後、絶縁膜１５をマスクとして、活性層１２の側面が露出する深さまで半導体積層構造２４に反応性イオンエッチングを施し、ストライプ状の平面形状を有する垂直メサ２４ａを形成する（図３（ｉ））。使用するエッチング装置やエッチングガスの種類は任意である。
【００２９】
この反応性イオンエッチングにより、垂直メサ２４ａの周囲で基板１０の表面１０ａが露出する。反応性イオンエッチングによりダメージを受けた部分を除去するため、この露出面１０ａを０．１μｍ程度、ウェットエッチングする。その後、有機金属気相成長装置に基板１０を搬入し、その露出面１０ａ上に電流ブロック層１８を成長させる（図４（ｊ））。この電流ブロック層１８は、ＦｅがドープされたＩｎＰからなり、その厚さは垂直メサ２４ａと同程度である。
【００３０】
次に、絶縁膜１５および保護層１４を除去した後、上部クラッド層１３および電流ブロック層１８を覆うように第２の上部クラッド層１９を成長させ、その上にコンタクト層２０を成長させる（図４（ｋ））。絶縁膜１５および保護層１４はウェットエッチングによって除去される。絶縁膜１５に対してはフッ酸系のエッチング液を用い、保護層１４に対してはリン酸系のエッチング液を用いる。第２の上部クラッド層１９は、第１の上部クラッド層１３と同じくｐ型のＩｎＰからなり、コンタクト層２０はｐ型のＧａＩｎＡｓからなる。第２の上部クラッド層１９の厚さは１．５μｍであり、コンタクト層２０の厚さは０．５μｍである。
【００３１】
この後、コンタクト層２０の上に絶縁膜２１を設け、コンタクト層２０に至る開口を絶縁膜２１に形成した後、その開口を充填するように上部電極（アノード）２２を形成すると共に、基板１０の底面に下部電極（カソード）２３を形成する（図４（ｌ））。こうして半導体光素子２５が得られる。
【００３２】
以下では、本実施形態の利点を説明する。半導体積層構造２４を保護層１４で覆うので、レジストパターン２６の形成や除去の際に保護層１４の表面に凹凸が生じても、半導体積層構造２４の表面には凹凸を生じさせずに済む。保護層１４のうち凹凸が生じた部分はウェットエッチングによって除去されるので、半導体積層構造２４の上面を比較的平坦に保つことができる。この平坦な面から半導体積層構造２４のドライエッチングを開始するので、ドライエッチングによって露出する面１０ａを清浄で平坦にすることができる。したがって、その露出面１０ａ上に結晶性の良好な電流ブロック層１９を形成することができ、その結果、優れた特性および信頼性を有する半導体光素子２４を製造することができる。この製造方法は、レジストパターン２６や絶縁膜１５が厚く、不要な残留物２８が発生しやすい場合に特に有効である。
【００３３】
本実施形態では、３層レジスト法によって形成したレジストパターン２６を用いて絶縁膜１５を高い寸法精度でパターニングするので、半導体光素子２５を歩留まり良く製造することができる。この３層レジスト法では、下層レジスト５１をハードベークするため、レジストパターン２６以外に不要な残留物２８が生じやすい。しかし、その残留物２８は半導体積層構造２４を覆う保護層１４の上に発生し、しかも保護層１４のうち残留物２８を有する部分はウェットエッチングによって除去されるため、半導体積層構造１４の表面に凹凸は生じにくい。このため、３層レジスト法を使用しても、結晶性の良好な電流ブロック層を形成し、優れた特性および信頼性を有する半導体光素子を製造することができる。また、残留物２８を生じさせ、あるいは保護層１４にプラズマダメージを与えても問題が発生しにくいので、レジストパターン２６の形成の際、エッチングやアッシングのプロセスマージンを広く持てる。
【００３４】
第２実施形態
図５〜図７は、本発明の第２の実施形態に係る半導体光素子の製造方法を示す断面図である。この半導体光素子の例としては、レーザ素子（レーザダイオード）や光変調器などを挙げることができる。
【００３５】
まず、基板１０の一方の主面（上面）の全体に、バッファ層１１、活性層１２、上部クラッド層１３、およびコンタクト層１６を順次に形成して半導体積層構造４４を設ける（図５（ａ））。層１１〜１３の組成は第１実施形態と同じである。層１１および１２の厚さも第１実施形態と同じであるが、上部クラッド層１３の厚さは、本実施形態では２．０μｍである。コンタクト層１６はｐ型ＧａＩｎＡｓからなり、その厚さは０．２μｍである。
【００３６】
次に、コンタクト層１６の上面全体を覆うように保護層１４を形成し、続いて、保護層１４の上面全体を覆う被膜として絶縁膜１５を形成する（図５（ｂ））。絶縁膜１５は、例えばＳｉＮやＳｉＯ２からなる。
【００３７】
更に、第１実施形態と同様に３層レジスト法を用いて、絶縁膜１５の上面にストライプ状のレジストパターン２６を形成する（図５（ｃ））。絶縁膜１５上には、レジストパターン２６以外に不要なレジスト残渣２７も残る。この後、レジストパターン２６をマスクとして絶縁膜１５に反応性イオンエッチングを施す（図５（ｄ））。レジスト残渣２７のために、このエッチングによって露出する保護層１４の表面に残留物２８が残る。
【００３８】
次に、中間層５２を反応性イオンエッチングによって除去した後、下層レジスト５１をプラズマアッシングによって除去する（図６（ｅ））。プラズマアッシングの際に保護層１４が受けるとダメージと、残留物２８のために、保護層１４の露出面には凹凸が生じる。
【００３９】
次いで、絶縁膜１５をマスクとして、保護層１４をウェットエッチングにより選択的に除去し、半導体積層構造４４を露出させる（図６（ｆ））。これにより、保護層１４は絶縁膜１５と同じストライプ状に加工される。保護層１４のうち絶縁膜１５によって覆われていない露出部分は、残留物２８と共に除去される。こうして、コンタクト層１６の上面が露出する。保護層１４によって覆われていたため、コンタクト層１６の露出面に残留物２８は残らないし、プラズマアッシングによるダメージもない。したがって、この露出面は平坦に保たれている。
【００４０】
保護層１４の材料および厚さは、このウェットエッチングに適するように決められる。本実施形態では、保護層１４はＩｎＰからなる。保護層１４は、このウェットエッチングによって容易に除去できるように、０．０５μｍ〜０．２μｍの厚さを有することが好ましい。エッチング液としては、絶縁膜１５やコンタクト層１６がエッチング後に残るように、保護層１４に対するエッチングレートが、絶縁膜１５およびコンタクト層１６に対するエッチングレートよりも十分に高いもの、例えば塩酸系のエッチング液を使用する。塩酸系のエッチング液は、ＩｎＰをＧａＩｎＡｓに比べて極めて高いエッチングレートでエッチングする。したがって、ＧａＩｎＡｓからなるコンタクト層１６はエッチングストッパとして機能し、半導体積層構造４４がウェットエッチングによって除去されることを防ぐ。絶縁膜１５を構成するＳｉＮまたはＳｉＯ２は、塩酸系のエッチング液に対する耐性が高いので、絶縁膜１５は保護層１４のエッチングの際に良好なマスクとして機能する。
【００４１】
保護層１４のウェットエッチングの後、絶縁膜１５をマスクとして、活性層１２の側面が露出する深さまで半導体積層構造４４に反応性イオンエッチングを施し、ストライプ状の平面形状を有する垂直メサ４４ａを形成する（図６（ｇ））。使用するエッチング装置やエッチングガスの種類は任意である。
【００４２】
続いて、第１実施形態と同様に、基板１０の露出面１０ａをウェットエッチングした後、露出面１０ａ上に電流ブロック層１８を成長させ（図７（ｈ））、その後、絶縁膜１５および保護層１４を除去する（図７（ｉ））。絶縁膜１５および保護層１４はウェットエッチングによって除去される。絶縁膜１５に対してはフッ酸系のエッチング液を用い、保護層１４に対しては塩酸系のエッチング液を用いる。
【００４３】
次に、コンタクト層１６の上に絶縁膜２１を設け、コンタクト層１６に至る開口を絶縁膜２１に形成した後、その開口を充填するように上部電極（アノード）２２を形成すると共に、基板１０の底面に下部電極（カソード）２３を形成する（図７（ｊ））。こうして半導体光素子４５が得られる。
【００４４】
第１実施形態と同様に、保護層１４のうち凹凸を有する部分をウェットエッチングによって除去するので、半導体積層構造４４のドライエッチングを平坦な面から開始して、基板１０の露出面１０ａを清浄で平坦にすることができる。したがって、その露出面１０ａ上に結晶性の優れた電流ブロック層１８を成長させ、優れた特性および信頼性を有する半導体光素子４５を製造することができる。また、レジストパターン２６の形成に３層レジスト法を使用しているので、半導体光素子４５を高い歩留まりで製造することができる。残留物２８を生じさせ、あるいは保護層１４にプラズマダメージを与えても問題が発生しにくいので、レジストパターン２６の形成の際、エッチングやアッシングのプロセスマージンを広く持てる。
【００４５】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００４６】
第１実施形態では、保護層１４の材料がｐ型のＧａＩｎＡｓまたはｐ型のＧａＩｎＡｓＰであるが、ｎ型や真性の半導体であってもよい。上記実施形態では、加工後の半導体積層構造２４、４４が垂直メサ形状を有しているが、台形メサ、逆メサなど、他の形状を有していてもよい。
【図面の簡単な説明】
【００４７】
【図１】第１実施形態に係る半導体光素子の製造方法を示す断面図である。
【図２】第１実施形態に係る半導体光素子の製造方法を示す断面図である。
【図３】第１実施形態に係る半導体光素子の製造方法を示す断面図である。
【図４】第１実施形態に係る半導体光素子の製造方法を示す断面図である。
【図５】第２実施形態に係る半導体光素子の製造方法を示す断面図である。
【図６】第２実施形態に係る半導体光素子の製造方法を示す断面図である。
【図７】第２実施形態に係る半導体光素子の製造方法を示す断面図である。
【符号の説明】
【００４８】
１０…基板、１１…バッファ層、１２…活性層、１３…上部クラッド層、１４…保護層、１５…絶縁膜、１６…コンタクト層、１８…電流ブロック層、１９…第２の上部クラッド層、２０…コンタクト層、２１…絶縁膜、２２…上部電極、２３…下部電極、２４、４４…半導体積層構造、２５、４５…半導体光素子、２６…レジストパターン、５１…下層レジスト、５２…中間層、５３…上層レジスト
【図１】
2008060473.tif 000003
【図２】
2008060473.tif 000004
【図３】
2008060473.tif 000005
【図４】
2008060473.tif 000006
【図５】
2008060473.tif 000007
【図６】
2008060473.tif 000008
【図７】
2008060473.tif 000009