(57)【要約】      （修正有）【課題】トランジスタ回路がマイクロ波およびミリ波周波数範囲でより幅広い帯域幅にわたって動作する小型のトランジスタを提供する。【解決手段】トランジスタは、ゲート、ソース、およびドレインを備える。ゲートは、第１特性インピーダンスを有するゲート伝送ラインとして構成され、その第１端に入力を、その第２端に出力を有する。ソースは、第２特性インピーダンスを有するソース伝送ラインとして構成され、その第１端に入力を、その第２端に出力を有する。ドレインは、第３特性インピーダンスを有するドレイン伝送ラインとして構成され、その第１端に入力を、その第２端に出力を有する。【選択図】図１
2008193658.tif 000002
【特許請求の範囲】
【請求項１】
特定のバイアス条件で第１特性インピーダンスを有するゲート伝送ラインとして構成され、その第１端に入力を、その第２端に出力を有するゲートと、
前記特定のバイアス条件で第２特性インピーダンスを有するソース伝送ラインとして構成され、その第１端に入力を、その第２端に出力を有するソースと、
前記特定のバイアス条件で第３特性インピーダンスを有するドレイン伝送ラインとして構成され、その第１端に入力を、その第２端に出力を有するドレインと、
を備えるトランジスタ。
【請求項２】
前記第１、第２、および第３特性インピーダンスが全て相互に同一である、請求項１に記載のトランジスタ。
【請求項３】
前記第１、第２、および第３特性インピーダンスが各々５０オームである、請求項２に記載のトランジスタ。
【請求項４】
前記第１特性インピーダンスが前記第３特性インピーダンスとは異なる、請求項１に記載のトランジスタ。
【請求項５】
相互に分離されかつ間隔を置いて配置された２つのゲートフィンガトレースを前記ゲートが備え、前記２つのゲートフィンガトレースが、前記ゲートの前記第１端および前記ゲートの前記第２端で相互に接続される、請求項１に記載のトランジスタ。
【請求項６】
前記ドレインが前記２つのゲートフィンガの間に配置される、請求項５に記載のトランジスタ。
【請求項７】
前記ソースが相互に分離されかつ間隔を置いて配置された２つのソースフィンガトレースを備える、請求項５に記載のトランジスタ。
【請求項８】
前記ゲートの前記第１端におけるゲート入力ポート端子と、
前記ゲートの前記第２端におけるゲート出力ポート端子と、
前記ドレインの前記第１端におけるドレイン入力ポート端子と、
前記ドレインの前記第２端におけるドレイン出力ポート端子と、
をさらに備え、前記ゲートの前記第１端が前記ドレインの前記第１端と整列し、かつ前記ゲートの前記第２端が前記ドレインの前記第２端と整列する、請求項１に記載のトランジスタ。
【請求項９】
前記ソースが接地される、請求項８に記載のトランジスタ。
【請求項１０】
ゲート伝送ラインのための第１特性インピーダンスを選択するステップと、
ソース伝送ラインのための第２特性インピーダンスを選択するステップと、
ドレイン伝送ラインのための第３特性インピーダンスを選択するステップと、
特定のバイアス条件で前記第１特性インピーダンスを有する前記ゲート伝送ラインとして構成されるゲートであって、その第１端に入力を、その第２端に出力を有するゲートを提供するステップと、
前記特定のバイアス条件で前記第２特性インピーダンスを有する前記ソース伝送ラインとして構成されるソースであって、その第１端に入力を、その第２端に出力を有するソースを提供するステップと、
前記特定のバイアス条件で前記第３特性インピーダンスを有する前記ドレイン伝送ラインとして構成されるドレインであって、その第１端に入力を、その第２端に出力を有するドレインを提供するステップと
を含む、トランジスタを提供する方法。
【請求項１１】
前記第２特性インピーダンスを選択するステップが、前記第２特性インピーダンスを前記第１特性インピーダンスと同一になるように選択することを含み、前記第３特性インピーダンスを選択するステップが、前記第３特性インピーダンスを前記第１特性インピーダンスと同一になるように選択することを含む、請求項１０に記載の方法。
【請求項１２】
前記第３特性インピーダンスを選択するステップが、前記第３特性インピーダンスを前記第１特性インピーダンスとは異なるように選択することを含む、請求項１０に記載の方法。
【請求項１３】
前記ゲートを提供するステップが、相互に分離されかつ間隔を置いて配置された２つのゲートフィンガトレースを提供することを含み、前記２つのゲートフィンガトレースが前記ゲートの前記第１端および前記ゲートの前記第２端で相互に接続される、請求項１０に記載の方法。
【請求項１４】
前記ドレインが前記２つのゲートフィンガトレースの間に提供される、請求項１３に記載の方法。
【請求項１５】
前記ソースを提供するステップが、相互に分離されかつ間隔を置いて配置された２つのソースフィンガトレースを提供することを含む、請求項１３に記載の方法。
【請求項１６】
前記ゲートの前記第１端にゲートポート端子を提供し、前記ドレインの前記第２端にドレイン端子を提供するステップをさらに含む、請求項１０に記載の方法。
【請求項１７】
前記ドレインの前記第２端にドレインポート端子を提供するステップをさらに含み、前記ゲートの前記第１端が前記ドレインの第１端と整列し、前記ゲートの前記第２端が前記ドレインの前記第２端と整列する、請求項１０に記載の方法。
【請求項１８】
前記特定のバイアス条件が前記トランジスタのピンチオフ電圧におけるものである、請求項１０に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
トランジスタ回路がマイクロ波およびミリ波周波数範囲でより幅広い帯域幅にわたって動作することを要求されるにつれて、トランジスタの集中キャパシタンスに耐えることはますます難しくなる。数ギガヘルツより低い周波数では、十分に小さいキャパシタンスを生じるプロセスおよびトランジスタ設計を選択することにより、キャパシタンスを無視することができる。代替的に、狭い帯域だけが要求される場合には、キャパシタンスをリアクティブ整合回路網に吸収することができる。しかし、数ギガヘルツより上のマルチオクターブ帯域幅にわたって動作するトランジスタでは、前記解決策のいずれもあまり有効でない。
【０００２】
この問題に対処するために、分布増幅器が開発された。分布増幅器は、トランジスタの外周を、インダクタによって分離されるより小さいデバイスのアレイに分割することによって実現される。これらのインダクタはしばしば、狭幅（高インピーダンス）の伝送ラインによって実現される。伝送ラインおよびトランジスタは、合成伝送ラインを形成する梯子型構成に配設される。その結果、必要な周波数範囲を効率的に取り扱うことのできる広帯域伝送ライン状構造にトランジスタキャパシタンスを都合よく吸収する、システムが得られる。合成伝送ラインは０Ｈｚから非常に高いカットオフ周波数までにわたって動作することができるので、分布増幅器の手法を取り込んで設計されたシステムは、事実上無限量のオクターブ帯域幅を達成することができる。
【０００３】
スイッチおよび減衰器のような受動用途では、分布手法は再び、かなりのトランジスタキャパシタンスの存在下で高周波数の広帯域を達成する好ましい方法として現われる。分布トポロジーはシャントトランジスタが必要な回路に現われ、それらはシャントトランジスタによって分離された直列高インピーダンスラインセグメントの形を取る。
【０００４】
しかし、分布増幅器手法の本質的な弱点は、合成伝送ライン自体に関係する。常に残留通過帯域リップルが存在し、その振幅は上部カットオフ周波数および合成伝送ラインのセクション数によって決定される。すなわち、通過帯域リップルは改善することができるが、そうするには、合成伝送ラインにより多くのセクションを追加する必要がある。しかし、セクション数は、回路をレイアウトするために利用可能な空間によって制限される。したがって、帯域幅、リップル、およびレイアウトサイズの間の妥協を余儀なくされ、その結果は必ずしも満足のいくものではない。
【０００５】
したがって必要とされるものは、著しい通過帯域リップル無しに、広帯域高周波性能を達成できるトランジスタである。また必要とされるものは、より小さいサイズで作製することのできる広帯域高周波性能能力を持つトランジスタである。
【発明の開示】
【０００６】
例示的実施形態では、トランジスタはゲート、ソース、およびドレインを備える。ゲートは、特定のバイアス条件で第１特性インピーダンスを有するゲート伝送ラインとして構成される。ゲートはその第１端に入力を、その第２端に出力を有する。ソースは、特定のバイアス条件で第２特性インピーダンスを有するソース伝送ラインとして構成される。ソースはその第１端に入力を、その第２端に出力を有する。ドレインは、特定のバイアス条件で第３特性インピーダンスを有するドレイン伝送ラインとして構成される。ドレインはその第１端に入力を、その第２端に出力を有する。
【０００７】
別の例示的実施形態では、トランジスタを提供する方法は、ゲート伝送ラインのための第１特性インピーダンスを選択すること、特定のバイアス条件で第１特性インピーダンスを有するゲート伝送ラインとして構成されるゲートであって、その第１端に入力を、その第２端に出力を有するゲートを提供すること、ソース伝送ラインのための第２特性インピーダンスを選択すること、特定のバイアス条件で第２特性インピーダンスを有するソース伝送ラインとして構成されるソースであって、その第１端に入力を、その第２端に出力を有するソースを提供すること、ドレイン伝送ラインのための第３特性インピーダンスを選択すること、および特定のバイアス条件で第３特性インピーダンスを有するドレイン伝送ラインとして構成されるドレインであって、その第１端に入力を、その第２端に出力を有するドレインを提供することを備える。
【０００８】
例示的実施形態は、以下の詳細な説明を添付の図面に照らして読んだときに、最も良く理解される。様々な特徴は必ずしも縮尺通りに描かれていないことを強調する。実際、寸法は、説明を分かり易くするために、任意に拡大または縮小されている。該当しかつ実際的である限り、類似の参照番号は類似の要素を指す。
【発明を実施するための最良の形態】
【０００９】
以下の詳細な説明で、本教示に係る実施形態の完全な理解を得るために、限定ではなく、説明を目的として、特定の詳細を開示する例示的実施形態について記載する。しかし、本開示から利益を得た当業者には、本明細書に開示する特定の詳細から逸脱する本教示に係る他の実施形態が、添付の特許請求の範囲に記載する範囲内に留まることが明らかである。さらに、例示的実施形態の説明を不明瞭にしないように、周知の装置および方法の説明は省略することがある。そのような方法および装置は明らかに、本教示の範囲内である。
【００１０】
以下の説明において、２つ以上の構成要素またはポイントが相互に接続されると言う場合、それは、介在する要素または構成要素が存在する可能性を除外するものではないことを理解されたい。対照的に、２つ以上の構成要素またはポイントが相互に直接接続されると言う場合は、２つの構成要素またはポイントが、接続を通過する信号に有意の影響を及ぼす介在構成要素または回路無しに、接続されることを理解されたい。しかし、２つ以上の構成要素またはポイントを直接接続するために、関心周波数で実質的なキャパシタンス、インダクタンス、または抵抗を示さない導電性コンタクト、ワイヤ、またはラインが使用されるかもしれない。また、本明細書で使用する場合、「ライン」とは、はっきり識別でき、細長く、かつ比較的狭幅の物を意味する。特に示さない限り、それは湾曲するか、直線状であるか、あるいは屈曲することができる。明確に示されない限り、厳密な数学的意味で、幅を持たないもの、あるいは点の移動によって生成されるものと解釈すべきではない。
【００１１】
図１は、ゲート１１０、ソース１２０、およびドレイン１３０を有する伝送ライントランジスタ１０の一実施形態の略図を示す。伝送ライントランジスタ１０は電界効果トランジスタ（ＦＥＴ）である。伝送ライントランジスタ１０で、ゲート１１０、ソース１２０、およびドレイン１３０は各々、単一フィンガトレース（finger trace）の幾何学的形状を有する。ゲート１１０、ソース１２０、およびドレイン１３０のフィンガトレースは各々、伝送ライントランジスタ１０の動作周波数で伝送ラインとして動作するように構成される。すなわち、ゲート１１０のフィンガトレースは第１特性インピーダンスを有するゲート伝送ラインとして構成され、ソース１２０のフィンガトレースは第２特性インピーダンスを有するソース伝送ラインとして構成され、ドレイン１３０のフィンガトレースは第３特性インピーダンスを有するドレイン伝送ラインとして構成される。第１、第２、および第３特性インピーダンスの１つまたは全部の値は、伝送ライントランジスタ１０が接続される、あるいは接続されることが期待される外部回路構成を考慮して選択することが有益である。例えば、場合によっては、１つ以上の特性インピーダンスは、伝送ライントランジスタ１０に入力信号を供給する回路の出力インピーダンス、または伝送ライントランジスタ１０から出力信号を受け取る回路の入力インピーダンスと整合するように選択することができる。
【００１２】
各伝送ラインの特性インピーダンスは他の伝送ラインの各々のそれと相互作用することを理解すべきである。例えば、ゲート伝送ラインの特性インピーダンスは、ドレインおよびソース伝送ラインの幾何学的形状に依存する。加えて、各伝送ラインのインピーダンスは、残りの伝送ラインの端子に付加される負荷インピーダンスによって影響される。これらの理由から、伝送ラインインピーダンスは通常、トランジスタが埋め込まれる周囲応用回路によってもたらされる、トランジスタの各伝送ラインの各端子に現われることが予想される外部負荷インピーダンスを考慮しながら、相互に同時に決定される。一般的に、マルチトレースシステムのインピーダンスは複雑である。例えば、トレース１、トレース２、およびトレース３という３つのトレースのシステムがあると仮定する。トレース１は幾つかのインピーダンスを有する。Ｚ0（１１）は、大地面またはノードに対するトレース１の自己インピーダンスである。Ｚ0（１２）は、トレース２に対するトレース１のインピーダンスである。Ｚ0（１３）は、トレース３に対するトレース１のインピーダンスである。トレース１の実効特性インピーダンスは、応用回路によって定められる各トレースの各端のトレース２およびトレース３の終端インピーダンスと共に、上で定義したインピーダンスの各々に依存する。
【００１３】
ゲート１１０は、そのフィンガトレースの第１端１１２に入力を、そのフィンガトレースの第２端１１４に出力を有する。ソース１２０は、そのフィンガトレースの第１端１２２に入力を、そのフィンガトレースの第２端１２４に出力を有する。ドレイン１３０は、そのフィンガトレースの第１端１３２に入力を、そのフィンガトレースの第２端１３４に出力を有する。各伝送ラインの入力は、エネルギがソースから伝送ライン内に入射される伝送ラインの端部、および望ましくない反射の結果、逆方向に移動するエネルギが負荷へ終端接続する伝送ラインの端部を表わす。各伝送ラインの出力は、エネルギが伝送ラインから負荷へ流れる伝送ラインの端部を表わす。一般的に、伝送ライントランジスタ１０は６端子デバイスであることが分かる。
【００１４】
伝送ライントランジスタ１０は、シリコン、ゲルマニウム等のような半導体基板に、またはガラス、ポリマ等のような一般的基板上の薄膜トランジスタとして作製することができる。
【００１５】
この構成では、図１に示すように、伝送ライントランジスタ１０のキャパシタンスは、ゲート、ソース、およびドレイン伝送ラインに沿って連続的に分布される。その結果、伝送ライントランジスタ１０の帯域幅は極めて大きくすることができ、伝送ラインのインピーダンスが適切に選択されると、リップルは事実上存在しなくすることができる。
【００１６】
伝送ライントランジスタ１０が伝送ライントランジスタとして動作するために、各フィンガトレースの幾何学的幅は、方程式（１）に従って、所望の特性インピーダンスＺ0を生じるように適切に選択しなければならない。
【数１】
2008193658.tif 000003
【００１７】
式中、ＬおよびＣはそれぞれ、フィンガトレースの単位長さ当たりのインダクタンスおよびキャパシタンスである。ゲート１１０、ソース１２０、およびドレイン１３０の所望の特性インピーダンスを達成するために、フィンガトレースの幅は注意深く選択しなければならない。これを達成するために、電磁（Ｅ／Ｍ）界ソルバ、解析的方法、および経験的方法を含む、多種多様な方法が利用可能である。例えば、ある特定のｐ形高電子移動度トランジスタ（ｐ−ＨＥＭＴ）技術では、１０μｍの幅を有するフィンガトレースで５０オームの特性インピーダンスが達成された。
【００１８】
特定のインピーダンスは、トランジスタの特定のバイアス条件下でのみ達成可能であることを理解すべきである。しばしば、関心バイアス条件はピンチオフ電圧Ｖpにおけるものである。
【００１９】
典型的な用途では、伝送ライントランジスタは、回路内でシャントトランジスタとして構成される。この場合、ソースは接地され、ゲートおよびドレインは各々、所望の特性インピーダンスを有する伝送ラインとして動作するように構成される。
【００２０】
多くの用途では、第１、第２、および第３特性インピーダンスが全て相互に同一であることが望ましい。特に、多くの場合、伝送ライントランジスタは５０オームのシステムインピーダンスを持つ回路で動作する。この場合、第１、第２、および第３特性インピーダンスは各々５０オームであることが望ましいかもしれない。
【００２１】
しかし、他の場合、第１、第２、および第３特性インピーダンスは相互に同一ではない。特に、場合によっては、製造技術の限界のため、所望の特性インピーダンスを持つゲート伝送ラインを作製することができないかもしれない。この場合、特にゲート伝送ラインの第１特性インピーダンスは、ドレイン伝送ラインの第３特性インピーダンスと異なる。
【００２２】
フィンガトレースの幾何学的長さは、所要の全外周が得られるように調整される。フィンガトレースの長さが非現実的になる場合には、トランジスタに追加の平行なフィンガトレースを加えることによって短縮することができる。
【００２３】
図２は、２つのフィンガトレースを有する伝送ライントランジスタ２０の別の実施形態の略図を示す。図２の実施形態では、伝送ライントランジスタ２０は、スプリットゲート２１０、スプリットソース２２０、およびドレイン２３０を有する２フィンガＦＥＴである。ゲート２１０のフィンガトレースは、第１特性インピーダンスを有するゲート伝送ラインとして構成され、ソース２２０のフィンガトレースは、第２特性インピーダンスを有するソース伝送ラインとして構成され、ドレイン２３０のフィンガトレースは、第３特性インピーダンスを有するドレイン伝送ラインとして構成される。ゲート２１０は、そのフィンガトレースの第１端２１２に入力を、そのフィンガトレースの第２端２１４に出力を有する。ソース２２０は、そのフィンガトレースの第１端２２２に入力を、そのフィンガトレースの第２端２２４に出力を有する。ドレイン２３０は、そのフィンガトレースの第１端２３２に入力を、そのフィンガトレースの第２端２３４に出力を有する。前と同様に、各伝送ラインの入力は、エネルギがソースから伝送ライン内に入射する伝送ラインの端部、および望ましくない反射の結果、逆方向に移動するエネルギが負荷へ終端接続する伝送ラインの端部を表わす。各伝送ラインの出力は、エネルギが伝送ラインから負荷へ流れる伝送ラインの端部を表わす。
【００２４】
伝送ライントランジスタに追加的フィンガトレースが加わる場合、全てのフィンガトレースの集合体が所望の特性インピーダンスを生じるように、各フィンガトレースの幅を調整することが必要になる。
【００２５】
図２は、２つのフィンガトレースを有する伝送ライントランジスタの例示的実施形態を示すが、代わりに３つ以上のフィンガトレースを使用することができることを理解すべきである。しかし、一般的に、製造技術の限界によって設定されるフィンガトレースの最小幅に対する制約のため、所望の特性インピーダンスを維持しながら使用することのできるフィンガトレースの数には実務上の限界がある。使用できるフィンガトレースの最大数は最終的に、製造技術自体によって設定される。例えば、単位長さ当たりのキャパシタンスが低ければ、結果的に同じ特性インピーダンスのためにより多数のフィンガトレースを選択することができる。
【００２６】
図３は、外部回路に接続するためにゲートポート３２およびドレインポート３４が設けられたトランジスタ３０を示す。特に、トランジスタ３０へのゲートおよびドレイン接続は、それぞれの各フィンガの１端のみで行なわれる。典型的な用途では、ＲＦ、マイクロ波、またはミリ波の入力信号が、入力としてゲートポート３２に提供され、増幅された信号がドレインポート３４から出力として提供され、アンテナまたは後続回路に供給される。この場合、トランジスタ３０は、２つのポートを持つ３端子デバイスとみなすことができる。しかし、トランジスタ３０のトレースの長さは、それを使用する外部回路に対し望ましくない寄生効果を負わせるが、所要のゲート外周をもたらすことが必要である。
【００２７】
図３とは対照的に、図４は、回路内で４ポートデバイスとして動作することのできる、５つの端子を持つ２フィンガ伝送ライントランジスタ４０の実施形態を示す。伝送ライントランジスタ４０には、外部回路への接続のために設けられたゲート入力ポート４２、ゲート出力ポート４４、ドレイン入力ポート４６、およびドレイン出力ポート４８が供給される。１つの典型的な用途では、ＲＦ、マイクロ波、またはミリ波の入力信号が、入力としてゲート入力ポート４２に提供され、増幅された信号がドレイン出力ポート４８から出力として提供され、アンテナまたは後続回路に供給される。ゲート伝送ラインの特性インピーダンス（例えば５０オーム）と同一インピーダンスを有するゲート負荷が、ゲート出力ポート４４に接続される。ドレイン伝送ラインの特性インピーダンス（例えば５０オーム）と同一インピーダンスを有するドレイン負荷が、ドレイン入力ポート４６に接続される。
【００２８】
本明細書では例示的実施形態を開示したが、本教示に係る多くの変形が可能であり、添付の特許請求の範囲内に留まることを、当業者は理解する。したがって、添付の特許請求の範囲内を除き、実施形態は限定されないものとする。
【図面の簡単な説明】
【００２９】
【図１】伝送ライントランジスタの一実施形態の略図を示す。
【図２】伝送ライントランジスタの別の実施形態の略図を示す。
【図３】単一ゲートポート端子および単一ドレインポート端子を持つトランジスタの略図を示す。
【図４】ゲートおよびドレインに別々の入力および出力ポート端子を持つ伝送ライントランジスタの略図を示す。
【図１】
2008193658.tif 000004
【図２】
2008193658.tif 000005
【図３】
2008193658.tif 000006
【図４】
2008193658.tif 000007
【外国語明細書】
2008193658.tif 000008
2008193658.tif 000009
2008193658.tif 000010
2008193658.tif 000011
2008193658.tif 000012
2008193658.tif 000013
2008193658.tif 000014
2008193658.tif 000015
2008193658.tif 000016
2008193658.tif 000017
2008193658.tif 000018
2008193658.tif 000019
2008193658.tif 000020
2008193658.tif 000021
2008193658.tif 000022
2008193658.tif 000023