(57)【要約】【課題】本発明の課題は、少なくとも１つの第１の半導体基板と、外部コンタクト用の少なくとも１つのコンタクト手段と、少なくとも１つのボンディングワイヤとを有する電気的構成エレメントにおいて、電気的構成エレメント全体の構成の高さを低減することである。【解決手段】前記課題は、コンタクト手段（４０）が第２の面（４２）に凹入部（４３）を有し、ボンディングワイヤ（５０）が該凹入部（４３）の領域においてコンタクト手段（４０）に接続されている構成によって解決される。【選択図】図１
2008113009.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの第１の半導体基板（２０）と、外部コンタクト用の少なくとも１つのコンタクト手段（４０）と、少なくとも１つのボンディングワイヤ（５０）とを有する電気的構成エレメントにおいて、
・該コンタクト手段（４０）は第１の面（４１）と、該第１の面（４１）に対向して第２の面（４２）とを有し、
・該半導体基板（２０）は、該コンタクト手段（４０）の第１の面（４１）に配置されており、
・該半導体基板（２０）と該コンタクト手段（４０）とは該ボンディングワイヤ（５０）によって導電接続されており、
該ボンディングワイヤ（５０）は、該第２の面（４２）で該コンタクト手段（４０）に接続されており、
該コンタクト手段（４０）は該第２の面（４２）に凹入部（４３）を有し、
該ボンディングワイヤ（５０）は該凹入部（４３）の領域において該コンタクト手段（４０）に接続されていることを特徴とする、電気的構成エレメント。
【請求項２】
前記コンタクト手段（４０）は前記第２の面（４２）において、外部で電気的コンタクトを行うための面コンタクト（４４）を有する、請求項１記載の電気的構成エレメント。
【請求項３】
少なくとも１つの第２の半導体基板（３０）を有し、
前記第１の半導体基板（２０）は少なくとも１つの別のボンディングワイヤ（５５）によって該第２の半導体基板（３０）に導電接続されている、請求項１または２記載の電気的構成エレメント。
【請求項４】
被覆部（６０）を有する、請求項１から３までのいずれか１項記載の電気的構成エレメント。
【請求項５】
前記被覆部（６０）は前記コンタクト手段（４０）の第２の面を、前記凹入部（４３）の領域において包囲し、少なくとも他の第２の面（４２）の領域では、とりわけ前記面コンタクト（４４）の領域では、該コンタクト手段（４０）を包囲しない、請求項４記載の電気的構成エレメント。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの第１の半導体基板と、外部コンタクト用の少なくとも１つのコンタクト手段と、少なくとも１つのボンディングワイヤとを有する電気的構成エレメントに関する。
【背景技術】
【０００２】
この電気的構成エレメントでは、コンタクト手段は第１の面と、該第１の面に対向して第２の面とを有する。半導体基板は、コンタクト手段の第１の面に配置されている。半導体基板とコンタクト手段とはボンディングワイヤによって導電接続されており、ボンディングワイヤは第２の面でコンタクト手段に接続されている。
【０００３】
半導体素子を有する従来の電気的構成エレメント、たとえば射出成形パッケージングされたマイクロチップは、担体ストリップは被覆部から突出されているコンタクトピンを有する担体ストリップを有する。その際、マイクロチップの下面は担体ストリップの上面に取り付けられる。マイクロチップの上面からコンタクトピンの上面までボンディングワイヤが繋がっており、このボンディングワイヤは該マイクロチップとコンタクトピンとを電気的に接続する。
【０００４】
加速度センサまたは回転速度センサ等の慣性センサは通常、可動の構造体が保護されるように封止される。ケーシングをより薄く形成できるようにするためには、ケーシング下半分をある程度除去する実施形態‐いわゆるＱＦＮケーシングが存在する。メモリ素子の場合には、次のような実施形態が公知である。すなわち、コンタクトピンがチップ表面に接着されており、ボンディング接続部がシリコンチップの面内に存在する（リード・オン・チップ、ＬＯＣとして知られている）実施形態が公知である。このような実施形態により、構成の高さが削減される。別の構成形態では、マイクロチップを担体ストリップに固定するために（フリップチップ・オン・リード、ＦＣＯＬとして知られている）いわゆるフリップチップ技術も使用する。ボンディングワイヤが担体ストリップの高さより突出する構造上の事情により、ＱＦＮケーシングでＬＯＣ構成形態を実施するのは不可能である。このことは従来技術では、ＳＯＩＣケーシング形態によってのみ知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、電気的構成エレメント全体の構成の高さを低減することである。
【課題を解決するための手段】
【０００６】
本発明のコアは、コンタクト手段の第２の面に凹入部を有し、ボンディングワイヤが該凹入部の領域内でコンタクト手段に接続されていることである。
【発明を実施するための最良の形態】
【０００７】
本発明のコアは、コンタクト手段の第２の面に凹入部を有し、ボンディングワイヤが該凹入部の領域内でコンタクト手段に接続されていることである。有利には、電気的構成エレメント全体の構成の高さが低減される。
【０００８】
本発明による電気的構成エレメントの特に有利な構成では、コンタクト手段が第２の面に、外部で電気的コンタクトを行うための面コンタクトを有する。また、電気的構成エレメントは少なくとも１つの第２の半導体基板を有し、第１の半導体基板は少なくとも１つの別のボンディングワイヤによって第２の半導体基板に導電接続されることも有利である。有利には、電気的構成エレメントは被覆部を有する。特に有利には、被覆部はコンタクト手段の第２の面を凹入部の領域で包囲し、少なくとも他の第２の面の領域では、とりわけ面コンタクトの領域では、該コンタクト手段を包囲しない。
【０００９】
本発明は有利には、接続ピンの部分領域が細くされているＬＯＣ ＱＦＮケーシングを構成することができる。マイクロチップが頭部を介して接続ピンに接着される場合（チップ・オン・リード）、このように細くされた領域にボンディングし、この領域の周囲を射出成形によって包囲することができ、その際にケーシングが厚くなることはない。最終的に、構成エレメントの可能な最小構成高さはマイクロチップの高さと担体ストリップないしは接続ピンの高さとによって決定される。このことにより、ＱＦＮケーシングでもチップ・オン・リード構成が可能になり、その際にフリップチップ技術を必要とすることはない。
【実施例】
【００１０】
各図には本発明の実施形態が例として示されており、これらの実施形態を以下で説明する。
【００１１】
図１は、本発明による電気的構成エレメントの第１の実施例を側面の断面図で概略的に示している。ここに示されているのは、第１の半導体基板２０を有する本発明の構成エレメント１０であり、該第１の半導体基板２０の下面は外部コンタクト用のコンタクト手段４０に配置されている。このコンタクト手段は、ここでは電気的コンタクト用の接続ピンである。この電気的素子では、コンタクト手段４０は第１の面４１と、該第１の面に対向して第２の面４２とを有する。半導体基板２０の下面は、コンタクト手段４０の第１の面４１に配置されている。半導体基板２０は両面接着テープによって、または公知である別の通常の固定手段によってコンタクト手段４０に固定することができる。このことはここでは、詳細には示されていない。半導体基板２０とコンタクト手段４０とはボンディングワイヤ５０によって相互に導電接続されている。ボンディングワイヤ５０はそれぞれ第１の半導体素子２０の下面で該第１の半導体素子２０に接続されており、第２の面４２でコンタクト手段４０に接続されている。このようにして、半導体基板から接続ピンまで電気的な接続部が形成される。
【００１２】
本発明では、コンタクト手段４０は第２の面４２に凹入部４３を有し、ボンディングワイヤ５０は凹入部４３の領域においてコンタクト手段４０に接続される。接続ピンは担体ストリップの一部であり、銅からエッチングによって形成される。このエッチング過程は、両面から実施される。このようにして担体ストリップないしは接続ピンに、上記の凹入部４３を形成する段を設けることができる。択一的にこのような段は、別の公知の形成法によって生成することもでき、たとえば打抜形成された担体ストリップ（打抜格子）を形成することによって生成することもできる。凹入部４３はこの図では、概略的にのみ矩形の形状で示されている。しかし凹入部４３は、考えられる任意の別の形状を有することもできる。ここで重要なのは、ボンディングワイヤ５０が凹入部４３の領域においてコンタクト可能に形成されており、該凹入部４３は、ボンディングワイヤ５０によって決定される構成高さを低減するように形成されることのみである。
【００１３】
図２は、本発明による電気的構成エレメントの第２の実施例を平面図で概略的に示している。この図でも、本発明による構成エレメント１０が示されている。すでに図１で説明した要素の他に付加的に、ここでは第２の半導体基板３０も設けられている。この半導体基板３０は、担体ストライプ上に第１の半導体基板２０の隣に配置されている。第１の半導体基板２０の下面と第２の半導体基板３０の下面とは、別のボンディングワイヤ５５によって相互に導電接続されている。第１の半導体基板２０には導体路５７が概略的に示されている。この導体路５７はボンディングワイヤ５０によって、第１の半導体基板２０の近傍においてコンタクトピン４０に接続されている。導体路５７はさらに、別のボンディングワイヤ５５によって第２の半導体基板３０に接続されている。このようにして、第２の半導体基板３０から、比較的遠隔に離れて第１の半導体基板２０の領域に配置されたコンタクトピン４０まで電気的コンタクトを行うことができる。
【００１４】
図２に示された本発明の有利な構成はマイクロメカニカルセンサである。これはとりわけ、加速度センサまたは回転速度センサ等の慣性センサであり、また圧力センサ等とすることもできる。マイクロメカニカルセンサはここでは２チップモジュールとして構成されており、半導体基板は駆動制御回路または評価回路（ＡＳＩＣ）を有し、別の半導体基板はマイクロメカニカル機能素子本体を有する。両基板または両チップは相互に隣接して共通のケーシング内に構成される。その際には、マイクロメカニカルチップの表面も、ワイヤボンディング接続用の面コンタクトを巧みに配置するために使用したり、導体路のレイアウト設計に使用することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による電気的構成エレメントの第１の実施例を側面の断面図で概略的に示す。
【図２】本発明による電気的構成エレメントの第２の実施例を平面図で示す。
【符号の説明】
【００１６】
１０  本発明の構成エレメント
２０  第１の半導体基板
３０  第２の半導体基板
４０  外部コンタクト用のコンタクト手段
４１  第１の面
４２  第２の面
４３  凹入部
４４  面コンタクト
５０  ボンディングワイヤ
５５  別のボンディングワイヤ
６０  被覆部
【図１】
2008113009.tif 000003
【図２】
2008113009.tif 000004