(57)【要約】【課題】チップ間における真空度のバラツキを極力なくして、均一な品質の力学量センサを安定して製造すること。【解決手段】半導体基板に周囲を壁部１５ａで囲まれた貫通孔１９を形成すると共に、該貫通孔内にセンサ部１８を形成するセンサ部形成工程と、貫通孔同士を結ぶ排気溝２１を形成する排気溝形成工程と、排気溝に連通する連通溝２５を形成する連通溝形成工程と、ガラス基板１６に第１の排気孔２２を形成すると共に連通溝を外部に連通させるように第２の排気孔を複数形成する排気孔形成工程と、両ガラス基板を半導体基板の両面に接合する接合工程と、連通溝及び排気溝を介して密閉室内を真空状態にする真空工程と、真空中でガラス基板の表面に薄膜を成膜して密閉室を真空封止する封止工程と、半導体基板と両ガラス基板とを連通溝に沿って切断して複数に固片化する切断工程とを備えている力学量センサの製造方法を提供する。【選択図】図６
2008058005.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の両面に接合される一方のガラス基板及び他方のガラス基板とを利用して、外部から作用した力学量を検出するセンサ部を有する力学量センサを一度に複数製造する方法であって、
前記半導体基板に周囲を壁部で囲まれた複数の貫通孔を形成すると共に、これら複数の貫通孔内に配置されるように前記センサ部をそれぞれ形成するセンサ部形成工程と、
前記半導体基板の表面に、隣接する前記貫通孔同士を結ぶ排気溝を所定深さで形成する排気溝形成工程と、
前記壁部に、前記複数の貫通孔の周囲を囲むように前記排気溝に連通する連通溝を前記排気溝よりも深く形成する連通溝形成工程と、
前記一方のガラス基板を前記半導体基板に重ね合わせたときに、前記排気溝を少なくとも前記貫通孔の近傍で外部に連通させるように該ガラス基板に第１の排気孔を形成すると共に、前記連通溝を外部に連通させるように第２の排気孔を連通溝に沿って複数形成する排気孔形成工程と、
前記一方のガラス基板を前記排気溝が形成された前記半導体基板の一方の面に接合すると共に、前記他方のガラス基板を前記半導体基板の他方の面に接合する接合工程と、
該接合工程後、前記連通溝及び前記排気溝を介して、前記貫通孔と前記第１及び第２のガラス基板とで囲まれた密閉室内を真空状態にする真空工程と、
該真空工程後、真空中で前記一方のガラス基板の表面に薄膜を成膜して前記密閉室を真空封止する封止工程と、
該封止工程後、一体的に接合された前記半導体基板と前記一方のガラス基板と前記第２のガラス基板とを、前記連通溝に沿って切断して複数に固片化する切断工程とを備えていることを特徴とする力学量センサの製造方法。
【請求項２】
請求項１に記載の力学量センサの製造方法において、
前記連通溝形成工程の際に、前記半導体基板を貫通するように前記連通溝を形成することを特徴とする力学量センサの製造方法。
【請求項３】
請求項１又は２に記載の力学量センサの製造方法において、
前記センサ部形成工程の際、前記壁部が格子状になるように、前記複数の貫通孔を前記半導体基板の平面方向に沿った２方向に整列した状態で形成し、
前記排気孔形成工程の際、前記壁部に形成された前記連通溝が直交するポイント上に、前記第２の排気孔を複数形成することを特徴とする力学量センサの製造方法。
【請求項４】
請求項１又は２に記載の力学量センサの製造方法において、
前記排気孔形成工程の際、前記排気溝と前記連通溝とが交わるポイント上に、前記第１の排気孔を含む大きさで前記第２の排気孔を形成することを特徴とする力学量センサの製造方法。
【請求項５】
請求項１から４のいずれか１項に記載の力学量センサの製造方法において、
前記接合工程は、前記半導体基板と、前記一方のガラス基板及び前記他方のガラス基板とを、陽極接合又は常温接合により接合することを特徴とする力学量センサの製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の力学量センサの製造方法により製造されたことを特徴とする力学量センサ。
【請求項７】
請求項６に記載の力学量センサを有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度や角速度等の各種の力学量を検出する力学量センサ及び該力学量センサを有する電子機器並びに力学量センサの製造方法に関するものである。
【背景技術】
【０００２】
従来より、加速度センサや角速度センサ等の力学量センサにおいて、センサ部（検出部）の検出感度を向上させるために、センサ部を収容する密閉室の真空度を向上させる様々な工夫が行われてきている。特に、角速度を検出する力学量センサは、予めセンサ部を励振させておく必要があるが、Ｑ値を増大させて測定感度を上げるために、空気の粘性によって振動が妨げられないように（ダンピングの影響を受けないように）密閉室内を高真空にする必要がある。従って、密閉室内の真空度は、品質や性能を決定付ける重要な要素の１つとされている。
【０００３】
一般的に力学量センサを製造する場合には、シリコン基板の両面にガラス基板を陽極接合によって接合することで、センサ部を密閉室内に収容させている。そのため、陽極接合を行う前段階、若しくは、後段階で密閉室内を真空引きする必要がある。この手法としては、様々な工夫がされてきている。その１つとして、予めガラス基板に形成した真空排気用通路を利用して、陽極接合後に真空引きを行うと共に、真空引きが終了した後、真空排気用通路を成膜にて封止し、密閉室内を真空封止する方法が知られている（例えば、特許文献１参照）。
【０００４】
図１８にこの方法で製造された力学量センサの断面図を示す。図１８に示すように、この力学量センサ４０は、シリコン基板４１と、該シリコン基板４１の両面に接合されたガラス基板４２とから構成されている。また、シリコン基板４１に形成された貫通孔４３と、両ガラス基板４２とで囲まれた密閉室４４内にセンサ部４５が真空封止された状態で収容されている。また、シリコン基板４１には、密閉室４４に連通した排気溝４６が形成されており、ガラス基板４２には排気溝４６に連通する排気孔４７が形成されている。そして、これら排気孔４７及び排気溝４６は、ガラス基板４２上に成膜された薄膜４８によって塞がれている。これにより、密閉室４４は封止されている。
なお、排気溝４６及び排気孔４７は、真空引きする際の真空排気用通路４９を構成している。また、力学量センサ４０を側方から見たときに、外部から排気溝４６は確認することができない。
【０００５】
次に、この力学量センサ４０を製造するにあたって、密閉室４４内を真空封止する方法について、図１９から図２１を参照しながら簡単に説明する。図１９は、貫通孔４３、センサ部４５及び排気溝４６を形成したシリコン基板４１と、排気孔４７を形成したガラス基板４２とを重ね合わせた後、ガラス基板４２の上方から見た平面図である。図２０は、図１９に示すＦ−Ｆ線に沿った断面図である。図２１は、図２０をガラス基板４２側から見た上面図である。
【０００６】
まず、ガラス基板４２に排気孔４７を形成すると共にシリコン基板４１に排気溝４６を形成して、真空排気用通路４９を形成しておく。その後、図１９に示すように、各排気孔４７と排気溝４６とが連通するようにシリコン基板４１とガラス基板４２とを重ね合わせた後、陽極接合によって接合し、密閉室４４内にセンサ部４５を収容する。この際、密閉室４４は、真空排気用通路４９を介して外部に連通している状態となっている。そして陽極接合後、一体に接合されたガラス基板４２及びシリコン基板４１を図示しない真空槽内に配置して真空引きを行う。これによって、排気溝４６及び排気孔４７を介して密閉室４４が真空引きされるので、該密閉室４４が真空状態になる。そして、真空引きが終了した後、排気孔４７が形成されているガラス基板４２の表面にスパッタや蒸着等により薄膜４８を成膜して、排気溝４６及び排気孔４７を該薄膜４８によって埋める。これにより、密閉室４４内を真空封止することができる。
【０００７】
この方法によれば、真空引きを行った後、成膜によって直ちに密閉室４４を真空封止できるので、密閉室４４内の真空度を向上することができる。また現在では、密閉室４４の真空度をさらに向上させるため、排気溝４６の形状変更等を行い、流路抵抗を小さくする工夫等がなされている。
【特許文献１】特開平１１−３５１８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の方法では、以下の課題が残されている。
即ち、一般的に力学量センサ４０を製造する場合には、シリコン基板４１である１枚の大きなウエハを利用して一度に大量の力学量センサ４０を製造している。つまり半導体技術によりウエハに対して複数のセンサ部４５を形成した後、該ウエハの両面にガラス基板４２を接合し、最後に、ウエハを格子状にダイシングすることで複数の力学量センサ４０を製造している。そのため、真空引きに関しても、両面にガラス基板４２を接合したウエハを真空槽に入れた状態で行っている。この際、センサ部４５が収容されている複数の密閉室４４の数だけ真空排気用通路４９が形成されており、各チップ毎に真空引きが行われるようになっている。
【０００９】
ところがウエハは、この真空引きを行うまでの間エッチング等の様々な工程を経てきているので、加工精度にどうしてもバラツキがでてしまうものであった。そのため、複数の密閉室４４や真空排気用通路４９も同様に加工精度にバラツキが生じてしまうものであった。よって、ウエハ全体を同じ時間だけ真空引きしたとしても、複数の密閉室４４内が同じ真空度にならず、どうしてもバラツキが出てしまうものであった。その結果、成膜によって同じタイミングで複数の真空排気用通路４９を封止したとしても、同一のウエハで製造された複数の力学量センサ４０の真空度を一定のレベルに安定させることができず、品質を安定させることが難しかった。つまり、チップ間における真空度のバラツキをなくして、一定の品質の力学量センサ４０を安定して複数製造することが困難であった。また、仮に排気溝４６の形状を変更したとしても、上記問題はウエハ全体としてのものであるので、真空度のバラツキを低減できるものではない。
【００１０】
本発明は、このような事情に考慮してなされたもので、その目的は、チップ間における真空度のバラツキを極力なくして、均一な品質の力学量センサを安定して製造することができる力学量センサの製造方法、及び、該力学量センサの製造方法により製造された力学量センサ、並びに、該力学量センサを有する電子機器を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の力学量センサの製造方法は、半導体基板と、該半導体基板の両面に接合される一方のガラス基板及び他方のガラス基板とを利用して、外部から作用した力学量を検出するセンサ部を有する力学量センサを一度に複数製造する方法であって、前記半導体基板に周囲を壁部で囲まれた複数の貫通孔を形成すると共に、これら複数の貫通孔内に配置されるように前記センサ部をそれぞれ形成するセンサ部形成工程と、前記半導体基板の表面に、隣接する前記貫通孔同士を結ぶ排気溝を所定深さで形成する排気溝形成工程と、前記壁部に、前記複数の貫通孔の周囲を囲むように前記排気溝に連通する連通溝を前記排気溝よりも深く形成する連通溝形成工程と、前記一方のガラス基板を前記半導体基板に重ね合わせたときに、前記排気溝を少なくとも前記貫通孔の近傍で外部に連通させるように該ガラス基板に第１の排気孔を形成すると共に、前記連通溝を外部に連通させるように第２の排気孔を連通溝に沿って複数形成する排気孔形成工程と、前記一方のガラス基板を前記排気溝が形成された前記半導体基板の一方の面に接合すると共に、前記他方のガラス基板を前記半導体基板の他方の面に接合する接合工程と、該接合工程後、前記連通溝及び前記排気溝を介して、前記貫通孔と前記第１及び第２のガラス基板とで囲まれた密閉室内を真空状態にする真空工程と、該真空工程後、真空中で前記一方のガラス基板の表面に薄膜を成膜して前記密閉室を真空封止する封止工程と、該封止工程後、一体的に接合された前記半導体基板と前記一方のガラス基板と前記第２のガラス基板とを、前記連通溝に沿って切断して複数に固片化する切断工程とを備えていることを特徴とするものである。
【００１２】
この発明に係る力学量センサの製造方法においては、センサ部形成工程、排気溝形成工程、連通溝形成工程、排気孔形成工程、接合工程、真空工程、封止工程及び切断工程を行うことで、加速度や角速度等を検出するセンサ部が密閉室内に封止された封止型の力学量センサを一度に複数製造することができる。なお、真空工程、封止工程及び切断工程を除く各工程は、同時に行っても良く工程順番は限定されるものではない。
【００１３】
まず、シリコン基板等の半導体基板に、周囲を壁部で囲まれた貫通孔を形成すると共に、これら複数の貫通孔内に梁部等で支持されたセンサ部をそれぞれ形成するセンサ部形成工程を行う。なお、これら複数の貫通孔は、後にセンサ部を密閉する密閉室となるものである。そして、半導体基板の表面に、隣接する貫通孔同士を結ぶ排気溝を形成する排気溝形成工程を行う。この際、排気溝の深さが決められた所定の深さとなるように形成する。これにより、排気溝が形成された側にガラス基板を重ねたとしても、各貫通孔は、排気溝を介して隣接する貫通孔と通じた状態となる。
【００１４】
次いで、各貫通孔の間を遮っている半導体基板の壁部に連通溝を形成する連通溝形成工程を行う。この際、壁部に沿いながら排気溝よりも深く溝を形成する。これにより、各貫通孔の周囲を連通溝で囲むことができると共に、隣接する貫通孔同士を結ぶ排気溝を横切って、該排気溝に連通した状態となる。よって、排気溝が形成された側にガラス基板を重ねた際に、各貫通孔は、排気溝を介して隣接する貫通孔に通じるだけでなく、連通溝及び排気溝を介してその他の貫通孔と通じた状態になる。つまり、各貫通孔は、連通溝及び排気溝を介して全て連通した状態となる。
【００１５】
また、上記工程と同時或いは前後して、一方のガラス基板に、第１の排気孔及び第２の排気孔をそれぞれ形成する排気孔形成工程を行う。この際、一方のガラス基板を半導体基板の排気溝が形成された側に重ね合わせたときに、貫通孔の近傍の排気溝上に位置するように第１の排気孔を形成する。つまり、第１の排気孔は、各貫通孔に極力近い位置に形成される。また、一方のガラス基板を、半導体基板の排気溝が形成された側に重ね合わせたときに、各貫通孔の周囲を取り囲むように形成された連通溝上に沿って第２の貫通孔複数形成する。
【００１６】
そして、上記各工程が終了した後、第１の排気孔及び第２の排気孔が形成された一方のガラス基板を、半導体基板の一方の面（排気溝が形成された側の面）に接合すると共に、他方の面に他方のガラス基板を接合する接合工程を行う。この接合工程によって、半導体基板に形成された複数のセンサ部は、貫通孔と両ガラス基板とで囲まれた密閉室内に収容された状態となる。但しこの時点では、各密閉室は、排気溝、連通溝、第１の排気孔及び第２の排気孔を介して外部と連通している。
【００１７】
この接合工程が終了した後、密閉室内を真空にする真空工程を行う。即ち、両ガラス基板に一体的に接合された半導体基板を、真空槽内に入れて真空引きを行う。この際、上述したように、各密閉室は、排気溝、連通溝、第１の排気孔及び第２の排気孔を介して外部と連通している。そのため、各密閉室内の真空引きを一度に同時に行うことができる。しかも各密閉室は、排気溝及び連通溝を介して全て連通しているので、各密閉室の真空度が平衡状態になり易い。従って、加工精度の影響により、各密閉室や排気溝や第１の排気孔等に若干の加工バラツキが生じていたとしても、従来のものとは異なり、このような加工バラツキからの影響を直接受け難い。つまり、全ての密閉室に通じている連通溝を利用して真空引きができるので、多少の加工精度のバラツキがあったとしても、これらの影響を受ける以上に積極的に真空引きすることができ、真空度を均一な状態にすることができる。従って、チップ間（各密閉室間）における真空度のバラツキを極力なくすことができる。特に、連通溝は、排気溝よりも深く形成されているので、流路抵抗が小さく真空引きを行い易い。従って、各密閉室を確実に真空引きして真空度を均一な状態に近づけるだけでなく、真空度を高めることができる。更には、短い時間で一定レベルの真空度に近づけるので、真空工程の時間を短縮することができ、製造効率を高めることができる。
【００１８】
そして、真空工程を一定時間行った後、各密閉室を真空封止する封止工程を行う。即ち、真空中でスパッタや蒸着等により、一方のガラス基板の表面に薄膜を成膜する。この工程によって、第１の排気孔の内周面も成膜されると共に、薄膜が排気溝に溜まって第１の排気孔が塞がる。これにより、各密閉室と外部とを繋げる通路を塞ぐことができ、各密閉室内を真空封止することができる。
一方、第２の排気孔の内周面にも成膜されるが、連通溝は排気溝よりも深く形成されているので、薄膜が連通溝を塞いでしまうことがない。よって、第２の排気孔は、第１の排気孔と異なり塞がってしまうことがない。そのため、一方のガラス基板の表面は、完全に薄膜によって成膜されず、第２の排気孔の部分で穴が空いたような成膜状態となる。従って、膜応力を低減することができ、一方のガラス基板が膜応力によって反ってしまうことを極力防止することができる。その結果、品質を向上することができる。
【００１９】
そして、最後に一体的に接合された半導体基板及び両ガラス基板を、連通溝に沿ってダイシングブレード等の切断刃により切断して固片化する切断工程を行う。これにより、センサ部が密閉室内に収容された封止型の力学量センサをチップ毎に小分けすることができ、一度に複数製造することができる。
特に、チップ間における真空度のバラツキを極力なくして、均一な品質の力学量センサを一度に複数安定して製造することができる。しかも、従来よりも真空度が向上していると共に、反り等がなく品質が向上した力学量センサを短時間で効率良く製造することができる。また、切断工程の際、連通溝に沿って切断するので主に両ガラス基板を切断するだけで済む。よって、切断量が少なくて済み、切断性を向上することができると共に切断刃にかかる負担を減らすことができる。
【００２０】
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記連通溝形成工程の際に、前記半導体基板を貫通するように前記連通溝を形成することを特徴とするものである。
【００２１】
この発明に係る力学量センサの製造方法においては、連通溝を形成する際に半導体基板を貫通するように形成するので、連通溝の深さを最大限深くすることができる。従って、真空引きをより容易に行うことができ、各密閉室間の真空度のバラツキをさらになくすことができる。また、密閉室内の真空度をより向上させることができると共に、真空工程にかける時間を短縮することができる。
なお、この場合には一方のガラス基板を接合した後に、半導体基板の他方の面側から連通溝を形成するように工程順序を一部変更すれば良い。
【００２２】
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記センサ部形成工程の際、前記壁部が格子状になるように、前記複数の貫通孔を前記半導体基板の平面方向に沿った２方向に整列した状態で形成し、前記排気孔形成工程の際、前記壁部に形成された前記連通溝が直交するポイント上に、前記第２の排気孔を複数形成することを特徴とするものである。
【００２３】
この発明に係る力学量センサの製造方法においては、半導体基板にセンサ部を形成する際に、複数の貫通孔を平面方向に沿った２方向（縦方向と横方向）に整列した状態で形成する。これにより、各貫通孔の周囲を取り囲む壁部は格子状となる。そのため、壁部に形成する連通溝も同様に格子状となる。そして、排気孔形成工程の際、連通溝が直交するポイント上に位置するように、一方のガラス基板に第２の排気孔を複数形成する。よって、整列した状態で形成された複数の密閉室に対して、均等に第２の排気孔を配置することができる。
従って、各密閉室に対して同じ条件で真空引きを行うことができるので、真空度のバラツキをさらに低減することができ、品質をより安定して製造することができる。
【００２４】
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記排気孔形成工程の際、前記排気溝と前記連通溝とが交わるポイント上に、前記第１の排気孔を含む大きさで前記第２の排気孔を形成することを特徴とするものである。
【００２５】
この発明に係る力学量センサの製造方法においては、排気溝と連通溝とが交わるポイント上に、第１の排気孔を含む大きさで第２の排気孔を形成する。つまり、第１の排気孔と第２の排気孔とを別々に一方のガラス基板に形成するのではなく、第２の排気孔を第１の排気孔としても機能させることができる。この場合の作用効果は、第１の排気孔と第２の排気孔とを別々に形成した場合と同様である。それに加え、一方のガラス基板に形成する排気孔の数を減らすことができるので、ガラス基板自体の強度低下を防ぐことができる。よって、強度的な信頼性を向上することができる。また、ガラス基板の強度低下を防げるので、ガラス基板の厚みを薄くすることもでき、さらなる小型化、薄型化を図ることもできる。
【００２６】
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記接合工程が、前記半導体基板と、前記一方のガラス基板及び前記他方のガラス基板とを、陽極接合又は常温接合により接合することを特徴とするものである。
【００２７】
この発明に係る力学量センサの製造方法においては、接合工程の際に陽極接合又は常温接合を行って接合を行う。特に、一般的に用いる陽極接合を行うことで、特別な手法を用いることなく確実に半導体基板と両ガラス基板とを接合することができる。また、常温接合を行った場合には、陽極接合とは異なり温度を上げる必要がなく、常温で接合することが可能である。そのため、陽極接合の時とは異なり、温度上昇に起因する酸素ガスが発生することがなく、密閉室の真空度を低下させる恐れがない。そのため、より高感度な力学量センサを製造することができる。
【００２８】
また、本発明の力学量センサは、上記本発明のいずれかの力学量センサの製造方法により製造されたことを特徴とするものである。
【００２９】
この発明に係る力学量センサにおいては、上述した製造方法で製造されているので、真空度のバラツキが抑えられて品質が均一であるうえ、真空度が向上して高感度となっている。
【００３０】
また、本発明の電子機器は、上記本発明の力学量センサを有することを特徴とするものである。
【００３１】
この発明に係る電子機器においては、高感度で高品質な力学量センサを有しているので、電子機器自体の高品質化及び高性能化を図ることができる。
【発明の効果】
【００３２】
本発明に係る力学量センサの製造方法によれば、チップ間における真空度のバラツキを極力なくして、均一な品質の力学量センサを安定して製造することができる。また、本発明に係る力学量センサによれば、上述した製造方法により製造されているので、高品質、高感度化を図ることができる。また、本発明に係る電子機器によれば、高感度で高品質な上記力学量センサを有しているので、電子機器自体の高品質化及び高性能化を図ることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明に係る力学量センサ及び電子機器並びに力学量センサの製造方法の一実施形態を、図１から図１７を参照して説明する。
なお、本実施形態では、電子機器を、デジタルカメラや携帯電話器等のカメラ機構を有する電子機器１として、また、力学量センサを、角速度を検出する角速度センサ（以下、ジャイロセンサ２と称する）として以下に説明する。
【００３４】
図１は、本実施形態のジャイロセンサ２が組み込まれた電子機器１の機能ブロック図である。図１に示すように、電子機器１は、手ぶれ補正機構となるカメラモジュール３と、上記ジャイロセンサ２を有するジャイロセンサモジュール４とを備えている。カメラモジュール３は、ジャイロセンサモジュール４から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路５と、該レンズ補正量算出回路５で算出された補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を駆動するレンズ駆動回路８とを備えている。そして、両レンズアクチュエータ６、７が、それぞれカメラレンズをＸ方向及びＹ方向に適時変位させることで、手振れ補正等ができるようになっている。
【００３５】
ジャイロセンサモジュール４は、ジャイロセンサ２と、該ジャイロセンサ２で検出された角速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路９と、変換された電圧から角速度を算出する角速度算出回路１０とを備えている。また、角速度算出回路１０は、算出した角速度を上記レンズ補正量算出回路５に出力するようになっている。
【００３６】
図２は、ジャイロセンサ２の断面図である。図２に示すように、ジャイロセンサ２は、シリコン基板（半導体基板）１５と、該シリコン基板１５を上下から挟み込んだ状態で接合された上部ガラス基板（一方の基板）１６及び下部ガラス基板（他方の基板）１７とを備えている。なお、シリコン基板１５及び両ガラス基板１６、１７の厚みは、約３００〜８００μｍである。
シリコン基板１５は、図示しない梁部によって支持され、外部から作用した角速度（力学量）を検出するセンサ部１８を有している。このセンサ部１８は、シリコン基板１５に形成された貫通孔１９と、上部ガラス基板１６及び下部ガラス基板１７とで囲まれた密閉室２０内に収容されている。つまり、このジャイロセンサ２は、センサ部１８を密閉室２０内に収容した封止型のセンサである。
【００３７】
またジャイロセンサ２は、シリコン基板１５のフレーム（壁部）１５ａと上部ガラス基板１６との間に、密閉室２０と外部と連通させる排気溝２１を有している。但し、この排気溝２１は、上部ガラス基板１６及び該上部ガラス基板１６に形成された第１の排気孔２２上に成膜された薄膜２３によって、途中で塞がれた状態となっている。これにより密閉室２０内は、真空封止されている。つまり、ジャイロセンサ２を側方から見たときに、シリコン基板１５と上部ガラス基板１６との間に排気溝２１を確認することができると共に、該排気溝２１の途中が薄膜２３によって塞がれていることを確認することができる。
【００３８】
なお、センサ部１８は、密閉室２０内で図示しない電極からの静電引力を受けて、所定周波数で振動するようになっている。そして、この振動状態において外部から角速度を受けると、センサ部１８は梁部を中心として捩れて変位し、図示しない電極との距離が変化するようになっている。そして、センサ部１８は、この距離変化を静電容量の変化として検出すると共に、Ｃ−Ｖ変換回路９に出力するようになっている。
【００３９】
次に、このように構成されたジャイロセンサ２の製造方法について、以下に説明する。
本実施形態の製造方法は、ウエハ基板でもある大きな１枚のシリコン基板１５を利用して封止型のジャイロセンサ２を一度に複数の製造する方法である。この製造方法は、センサ部形成工程と、排気溝形成工程と、連通溝形成工程と、排気孔形成工程と、接合工程と、真空工程と、封止工程と、切断工程とを適宜行って製造する方法である。
【００４０】
センサ部形成工程は、シリコン基板１５に対して周囲をフレーム１５ａで囲まれた複数の貫通孔１９を形成すると共に、これら複数の貫通孔１９内に配置されるようにセンサ部１８をそれぞれ形成する工程である。また、排気溝形成工程は、シリコン基板１５の表面に、隣接する貫通孔１９同士を結ぶように排気溝２１を所定の深さで形成する工程である。また、連通溝形成工程は、排気溝２１に連通する連通溝２５を、複数の貫通孔１９の周囲を囲むように排気溝２１よりも深くフレーム１５ａに形成する工程である。また、排気孔形成工程は、上部ガラス基板１６をシリコン基板１５に重ね合わせたときに、排気溝２１を少なくとも貫通孔１９の近傍で外部に連通させるように該上部ガラス基板１６に第１の排気孔２２を形成すると共に、連通溝２５を外部に連通させるように第２の排気孔２４を連通溝２５に沿って複数形成する工程である。
【００４１】
また、接合工程は、上部ガラス基板１６を排気溝２１が形成されたシリコン基板１５の一方の面に接合すると共に、下部ガラス基板１７をシリコン基板１５の他方の面に接合する工程である。また、真空工程は、接合工程後、第１の排気孔２２、第２の排気孔２４、排気溝２１及び連通溝２５を介して、密閉室２０内を真空状態にする工程である。また、封止工程は、真空中で上部ガラス基板１６の表面に薄膜２３を成膜して密閉室２０を真空封止する工程である。また、切断工程は、一体的に接合されたシリコン基板１５と両ガラス基板１６、１７とを連通溝２５に沿って切断して、複数に固片化する工程である。
【００４２】
これら各工程について、図３から図１４を参照しながら以下に詳細に説明する。なお上述した各工程のうち、真空工程、封止工程及び切断工程を除く各工程は、同時に行っても良く工程順番は限定されるものではない。本実施形態では、上部ガラス基板１６をシリコン基板１５に先に接合した後に、連通溝形成工程を行う場合を例に挙げて説明する。
【００４３】
図３は、ウエハ基板でもある１枚の大きなシリコン基板１５を上方から見た平面図である。まず、図３に示すように、リソグラフィ技術やエッチング等の半導体加工技術により、シリコン基板１５上に周囲をフレーム１５ａで囲まれた貫通孔１９を複数形成すると共に、これら各貫通孔１９内にセンサ部１８を形成するセンサ部形成工程を行う。この際、本実施形態では、フレーム１５ａが格子状に形成されるように、複数の貫通孔１９をシリコン基板１５の平面方向に沿った２方向（図３に示す縦方向Ｌ１と横方向Ｌ２）に整列した状態で形成する。
【００４４】
次いで、シリコン基板１５の表面に排気溝２１を形成する排気溝形成工程を行う。図４は、図３の状態から排気溝２１を形成した後のシリコン基板１５を上方から見た平面図である。また図５は、図４に示すＡ−Ａ線に沿った断面図である。
これら図４及び図５に示すように、隣接する貫通孔１９同士を結ぶように排気溝２１を形成する。この際、本実施形態では、横方向（Ｌ２方向）に隣接する貫通孔１９同士を結ぶように排気溝２１を形成する。但し、この場合に限られず、縦方向（Ｌ１方向）に隣接する貫通孔１９同士を結ぶように形成しても構わないし、縦方向（Ｌ１方向）及び横方向（Ｌ２方向）の２方向に隣接する貫通孔１９同士をそれぞれ結ぶように形成しても構わない。また、排気溝２１を形成する際に、予め決められた深さ数μｍとなるように形成する。このようにシリコン基板１５に排気溝２１を形成することで、上部ガラス基板１６をシリコン基板１５に重ねたとしても、各貫通孔１９は排気溝２１を介して隣接する貫通孔１９と通じた状態となる。
【００４５】
次いで、上部ガラス基板１６に、第１の排気孔２２及び第２の排気孔２４をそれぞれ形成する排気孔形成工程を行う。図６は、シリコン基板１５と上部ガラス基板１６とを重ね合わせた後、上部ガラス基板１６を上方から見た平面図である。なお、説明を判り易くするため、シリコン基板１５には後で形成する連通溝２５を図示している。
第１の排気孔２２は、図６に示すように、上部ガラス基板１６を排気溝２１が形成された側のシリコン基板１５に重ねたときに、各貫通孔１９の近傍の排気溝２１上に位置するように形成する。また、第２の排気孔２４は、同じく上部ガラス基板１６をシリコン基板１５に重ねたときに、後述する連通溝２５上に沿うように複数する。具体的には、連通溝２５が直交するポイント上に位置するように複数形成する。なお、第１の排気孔２２及び第２の排気孔２４を形成する際に、サンドブラスト加工等により断面テーパー形状となるように形成する。
【００４６】
次いで、上部ガラス基板１６を先にシリコン基板１５に接合する接合工程を行う。図７は、図５に示す状態の後、シリコン基板１５に上部ガラス基板１６を重ね合わせた状態を示す図である。この図７に示すように、第１の排気孔２２及び第２の排気孔２４が形成された上部ガラス基板１６を、シリコン基板１５の一方の面（排気溝２１が形成された側の面）に重ね合わせた後、陽極接合により両基板１５、１６を接合する。この陽極接合時の条件としては、例えば、温度が２００〜４００度程度で、電圧が１００〜１０００Ｖである。
【００４７】
次いで、各貫通孔１９の間を遮っているシリコン基板１５のフレーム１５ａに連通溝２５を形成する連通溝形成工程を行う。図８は、図４に示す状態から連通溝２５を形成した後のシリコン基板１５を上方から見た平面図である。図９は、図８のＢ−Ｂ線に沿った断面図であって、図７に示す状態から連通溝２５を形成した後の状態を示す図である。
本実施形態では、シリコン基板１５の他方の面側から該シリコン基板１５を貫通するように、フレーム１５ａの略中心を該フレーム１５ａに沿いながらエッチング加工して連通溝２５を形成する。これにより、図８及び図９に示すように、各貫通孔１９の周囲を連通溝２５で囲むことができると共に、隣接する貫通孔１９同士を結ぶ排気溝２１を横切って該排気溝２１に連通した連通溝２５を形成することができる。なお、連通溝２５は、フレーム１５ａと同様に格子状に形成される。
この連通溝２５によって各貫通孔１９は、排気溝２１を介して隣接する貫通孔１９に通じるだけでなく、連通溝２５及び排気溝２１を介してその他の貫通孔１９と通じた状態となる。つまり、各貫通孔１９は、連通溝２５及び排気溝２１を介して全て連通した状態となる。
【００４８】
次いで、下部ガラス基板１７をシリコン基板１５に接合する接合工程を行う。図１０は、図９に示す状態の後、下部ガラス基板１７を接合した状態を示す図である。この図１０に示すように、下部ガラス基板１７をシリコン基板１５の他方の面に重ね合わせた後、陽極接合により両基板１５、１７を接合する。なお陽極接合時の条件としては、上部ガラス基板１６のときと同様である。またこの下部ガラス基板１７を接合した時点で、接合工程が終了する。
この工程によって、シリコン基板１５に形成された複数のセンサ部１８は、貫通孔１９と両ガラス基板１６、１７とで囲まれた密閉室２０内に収容された状態となる。但しこの時点では、各密閉室２０は排気溝２１、連通溝２５、第１の排気孔２２及び第２の排気孔２４を介して外部と連通している。
【００４９】
接合工程が終了した後、密閉室２０内を真空にする真空工程を行う。図１１は、両ガラス基板１６、１７に接合されたシリコン基板１５をチャンバ３０内に入れた状態を示す図である。この図１１に示すように、両ガラス基板１６、１７に一体的に接合されたシリコン基板１５をチャンバ３０内に入れて真空引きを行う。なお、このチャンバ３０は、後にＣＶＤで封止工程を行う際に使用するものである。そのため、チャンバ３０内にはヒータ３０ａが組み込まれている。
【００５０】
そして、チャンバ３０内にセットした後、一定時間の間真空引きを行う。この際、各密閉室２０は、上述したように排気溝２１、連通溝２５、第１の排気孔２２及び第２の排気孔２４を介して外部と連通している。そのため、各密閉室２０内の真空引きを一度に同時に行うことができる。しかも各密閉室２０は、排気溝２１及び連通溝２５を介して全て連通しているので、各密閉室２０の真空度が平衡状態になり易い。従って、加工精度の影響により、各密閉室２０や排気溝２１や第１の排気孔２２等に若干の加工バラツキが生じていたとしても、従来のものとは異なり、このような加工バラツキからの影響を直接受け難い。つまり、全ての密閉室２０に通じている連通溝２５を使用して真空引きができるので、多少の加工精度のバラツキがあったとしても、これらの影響を受ける以上に積極的に真空引きすることができ、各密閉室２０の真空度を均一な状態にすることができる。
【００５１】
従って、チップ間（各密閉室２０間）における真空度のバラツキを極力なくすことができる。特に連通溝２５は、排気溝２１よりも深く形成しているので、流路抵抗が小さく真空引きを行い易い。従って、各密閉室２０を確実に真空引きして、真空度を均一な状態に近づけるだけでなく、真空度を高めることができる。更には、短い時間で一定レベルの真空度に近づけるので、真空工程の時間を短縮することができ、製造効率を高めることができる。
【００５２】
特に連通溝２５は、シリコン基板１５を貫通するように形成されているので、排気溝２１に比べて非常に深い溝となっている。従って、真空引きをより容易に行うことができ、各密閉室２０間の真空度のバラツキをなくすことができる。また、真空度をより向上し易く、真空工程にかける時間を短縮し易い。
加えて、縦方向（Ｌ１方向）及び横方向（Ｌ２方向）の２方向に整列した状態で形成された複数の密閉室２０に対して、均等に第２の排気孔２４を配置しているので、各密閉室２０に対して同じ条件でバランス良く真空引きを行える。この点においても、真空度のバラツキを低減することができる。
なお、上述した作用効果は、真空封止時だけでなく、密閉室２０内に特定のガスを封入する場合においても同様の作用効果を奏することができる。
【００５３】
上記真空工程を一定時間行った後、各密閉室２０を真空封止する封止工程を行う。図１２は、図１１に示す状態の後、上部ガラス基板１６に薄膜２３を成膜した状態を示す図である。図１３は、成膜後、図６に示すＣ−Ｃ線に沿った断面図である。これら図１２及び図１３に示すように、真空状態となったチャンバ３０内でＣＶＤ法（Chemical Vapor Deposition：化学気相成長法）により上部ガラス基板１６の表面に薄膜２３を成膜する。この工程によって、第１の排気孔２２の内周面も成膜されると共に、薄膜２３が排気溝２１に溜まって第１の排気孔２２が塞がる。これにより、各密閉室２０と外部とを繋げる通路を塞ぐことができ、各密閉室２０内を真空封止することができる。
【００５４】
一方、第２の排気孔２４の内周面にも薄膜２３が成膜されるが、連通溝２５は排気溝２１よりも深く形成されているので、薄膜２３が連通溝２５を塞いでしまうことはない。図１４は、成膜後、図６に示すＤ−Ｄ線に沿った断面図である。この図１４に示すように、薄膜２３は連通溝２５を落下して下部ガラス基板１７上に溜まるだけである。よって、第２の排気孔２４は、第１の排気孔２２と異なり塞がってしまうことがない。そのため、上部ガラス基板１６の表面は、完全に薄膜２３によって成膜されず、第２の排気孔２４の部分で穴が空いたような成膜状態となる。従って、膜応力を低減することができ、上部ガラス基板１６が膜応力によって反ってしまうことを極力防止することができる。その結果、意図しない変形を防止でき、品質を向上することができる。
また、膜応力を低減できるので、薄膜２３を成膜する際に応力の高い材質であるＴＥＯＳ（Tetra-Ethoxy-Silane）を用いたとしても、上部ガラス基板１６の反りを低減することができる。よって、成膜をより強固に行うことができ、真空封止をより確実に行える。その結果、品質をさらに向上することができる。
【００５５】
そして、最後に一体的に接合されたシリコン基板１５及び両ガラス基板１６、１７を、連通溝２５に沿ってダイシングブレード等の図示しない切断刃により切断して固片化する切断工程を行う。これにより、図２に示すように、センサ部１８が密閉室２０内に収容された封止型のジャイロセンサ２をチップ毎に小分けすることができ、一度に複数製造することができる。特に、切断工程の際に連通溝２５に沿って切断するので、主に両ガラス基板１６、１７を切断するだけで済む。よって、切断量が少なくて済み、切断性を向上することができると共に、切断刃にかかる負担を減らすことができる。
【００５６】
上述したように、本実施形態の製造方法によれば、チップ間における真空度のバラツキを極力なくして、均一な品質のジャイロセンサ２を一度に複数安定して製造することができる。しかも、従来よりも真空度が向上していると共に、反り等がなく品質が向上したジャイロセンサ２を短時間で効率良く製造することができる。
【００５７】
次に、このように製造されたジャイロセンサ２により角速度を検出して、電子機器１の手振れ補正を行う場合について説明する。
まず、図示しない電極に所定の電圧を印加して静電引力を発生させ、センサ部１８を所定の入力波形で励振させる。この励振状態において外部から角速度を受けると、センサ部１８は梁部を回転中心として捩れて変位する。これにより、センサ部１８と電極との距離が変化する。センサ部１８は、この距離変化を静電容量の変化として検出すると共にＣ−Ｖ変換回路９に出力する。
【００５８】
Ｃ−Ｖ変換回路９は、送られてきた静電容量の変化を電圧に変換して角速度算出回路１０に送る。角速度算出回路１０は、変換された電圧から角速度を算出して、カメラモジュール３のレンズ補正量算出回路５に出力する。レンズ補正量算出回路５は、算出された補正量に基づいてカメラレンズの補正量を算出すると共に、算出した補正量をレンズ駆動回路８に出力する。そして、レンズ駆動回路８が、送られてきた補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を適時駆動させて各方向に変位させる。その結果、電子機器１の手振れ補正を行うことができる。
【００５９】
特に本実施形態の電子機器１は、上述した高感度で高品質なジャイロセンサ２を備えているので、電子機器１自体の高品質化及び高性能化を図ることができる。
【００６０】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００６１】
例えば、上記実施形態では、力学量センサとしてジャイロセンサ２を例にして説明したが、ジャイロセンサ２に限られるものではなく、加速度センサ等でも構わない。また、上記実施形態では、カメラ機構を有する携帯電話等の携帯型の電子機器１内に、ジャイロセンサ２を組み込んだ場合を例にして説明したが、このような小型の電子機器１内ではなく、本発明のジャイロセンサ２を車両に組み込み、エアバックを作動させるために利用しても構わない。
【００６２】
また、連通溝形成工程の際に、上部ガラス基板１６を一方の面に接合した後、他方の面側からシリコン基板１５を貫通するように連通溝２５を形成したが、この場合に限られるものではなく、少なくとも排気溝２１よりも深い溝（例えば、深さが数μｍ以上、数百μｍ以下）の連通溝２５であれば良い。なお、この場合には排気溝形成工程の際に、同時に連通溝形成工程を行って、その後に上部ガラス基板１６を接合すれば良い。
【００６３】
また、封止工程の際に、ＣＶＤ法により薄膜２３を成膜したが、蒸着法やスパッタ法等で成膜を行っても構わない。また、薄膜２３の材質は、ＴＥＯＳに限られず、成膜できるものであれば自由に選択して構わない。但し、ＴＥＯＳを利用することで、強固に成膜でき、より確実に密閉室２０の真空封止を行えるので好ましい。
【００６４】
また、上記実施形態では、接合工程を行う際に陽極接合を行ったが、常温接合により接合を行っても構わない。この場合には、高真空状態でアルゴン等を利用して表面を活性化させて接合を行うので、陽極接合時とは異なり温度を上げる必要がない。即ち、常温で接合することが可能である。そのため、陽極接合時とは異なり、温度上昇に起因する酸素ガスが発生することがなく、密閉室２０内の真空度を低下させる恐れがない。そのため、より高感度なジャイロセンサ２を製造することができる。
【００６５】
また、上記実施形態では、連通溝２５が直交する各ポイント上に位置するように第２の排気孔２４を形成したが、この位置に限られず、連通溝２５上であれば任意の位置に形成して構わない。但し、上記実施形態のように連通溝２５が直交するポイント上に第２の排気孔２４を形成することで、縦方向（Ｌ１方向）に形成された連通溝２５と、横方向（Ｌ２方向）に形成された連通溝２５とが、均等にバランス良く第２の排気孔２４を介して外部に通じるので、真空引きを均等に行うことができ、好ましい。
【００６６】
ここで、第２の排気孔２４の変形例について、図１５及び図１６を参照して説明する。図１５は、排気溝２１及び連通溝２５を形成したシリコン基板１５に上部ガラス基板１６を重ね合わせた後、上部ガラス基板１６を上方から見た平面図である。図１６は、成膜後、図１５に示すＥ−Ｅ線に沿った断面図である。  
図１５に示すように、排気溝２１と連通溝２５とが交わるポイント上に第１の排気孔２２を含む大きさで第２の排気孔２４を形成しても構わない。つまり、上記実施形態のように、第１の排気孔２２と第２の排気孔２４とを別々に上部ガラス基板１６に形成するのではなく、第２の排気孔２４を第１の排気孔２２としても機能させても良い。
【００６７】
このようにしたとしても、上記第１実施形態と同様の作用効果を奏することができる。即ち、各密閉室２０は、排気溝２１及び連通溝２５を介して全て通じていると共に第２の排気孔２４を介して外部に連通しているので、各密閉室２０を均等に真空引きすることができる。よって、真空度のバラツキを極力なくすことができる。また、図１６に示すように、封止工程を行うと薄膜２３によって排気溝２１が埋まるので密閉室２０内が封止される。一方、連通溝２５は排気溝２１よりも深いので、薄膜２３によって塞がることがない。そのため、上記実施形態と同様に、上部ガラス基板１６が膜応力によって反ってしまうことを防止することができる。
【００６８】
更に、このような構成にした場合には、上記実施形態の場合と比べて、上部ガラス基板１６に形成する排気孔の数を減らすことができる。よって、ガラス基板自体の強度低下を防ぐことができ、強度的な信頼性をさらに向上することができる。また、ガラス基板の強度低下を防げるので、ガラス基板の厚みを薄くするもでき、更なる小型化、薄型化を図ることができる。
【００６９】
また、上記実施形態では、上部ガラス基板１６に第１の排気孔２２及び第２の排気孔２４を形成したが、連通溝２５がシリコン基板１５を貫通するように形成されている場合には、第２の排気孔２４を下部ガラス基板１７に形成しても構わない。
図１７は、第１の排気孔２２が形成された上部ガラス基板１６と、第２の排気孔２４が形成された下部ガラス基板１７と、排気溝２１及び連通溝２５が形成されたシリコン基板１５とを接合する前の状態を示す図である。
【００７０】
この図１７に示すように、第２の排気孔２４が形成された下部ガラス基板１７をシリコン基板１５に接合した後、真空工程を行っても構わない。この場合であっても、上記実施形態と同様の作用効果を奏することができる。但し、両ガラス基板１６、１７にそれぞれ孔を形成することになるので、ガラス基板の強度の点で上部ガラス基板１６に両排気孔２２、２４を集約することが好ましい。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施形態に係るジャイロセンサを有する電子機器の機能ブロック図である。
【図２】図１に示すジャイロセンサの断面図である。
【図３】図２に示すジャイロセンサの製造方法を示した工程図であって、ウエハ基板であるシリコン基板に複数の貫通孔を形成すると共に、該貫通孔内にセンサ部を形成した状態を示す平面図である。
【図４】図３に示す状態の後、隣接する貫通孔を結ぶように排気溝を形成した状態を示す図である。
【図５】図４に示すＡ−Ａ線に沿った断面図である。
【図６】図４に示すシリコン基板と、第１の排気孔及び第２の排気孔が形成された上部ガラス基板とを重ね合わせた後、上部ガラス基板側から見た平面図である。
【図７】図６に示す状態を、図５の視点で見た断面図である。
【図８】図４に示す状態の後、各貫通孔の周囲を囲むように連通溝を形成した状態を示す図である。
【図９】図８に示すＢ−Ｂに沿った断面図である。
【図１０】図９に示す状態の後、シリコン基板に下部ガラス基板を接合した状態を示す図である。
【図１１】図９に示す状態の後、両ガラス基板に接合されたシリコン基板をチャンバ内に入れた状態を示す図である。
【図１２】図１１に示す状態の後、上部ガラス基板上に薄膜を成膜した状態を示す図である。
【図１３】図１２に示す成膜後の状態を、図６に示すＣ−Ｃ線に沿って見た断面図である。
【図１４】図１２に示す成膜後の状態を、図６に示すＤ−Ｄ線に沿って見た断面図である。
【図１５】第２の排気孔の変形例を示す図であって、第１の排気孔を含む大きさの第２の排気孔を形成した上部ガラス基板と、シリコン基板とを重ね合わせた後、上部ガラス基板側から見た平面図である。
【図１６】成膜後の状態を、図１５に示すＥ−Ｅ線に沿って見た断面図である。
【図１７】第２の排気孔が形成された下部ガラス基板を利用したジャイロセンサの製造方法の変形例を示す図であって、第１の排気孔が形成された上部ガラス基板と、第２の排気孔が形成された下部ガラス基板と、シリコン基板とを接合する直前の状態を示す図である。
【図１８】従来の力学量センサの一例を示す断面図である。
【図１９】図１８に示す力学量センサの製造方法を示した工程図であって、センサ部、貫通孔及び排気溝が形成されたシリコン基板と、排気孔が形成されたガラス基板とを重ね合わせた後、ガラス基板側から見た平面図である。
【図２０】図１９に示すＦ−Ｆ線に沿った断面図である。
【図２１】図２０に示す状態をガラス基板側から見た図である。
【符号の説明】
【００７２】
１    電子機器
２    ジャイロセンサ（力学量センサ）
１５    シリコン基板（半導体基板）
１５ａ    フレーム（壁部）  
１６    上部ガラス基板（一方のガラス基板）
１７    下部ガラス基板（他方のガラス基板）
１８    センサ部
１９    貫通孔
２０    密閉室
２１    排気溝
２２    第１の排気孔
２４    第２の排気孔
２５    連通溝
【図１】
2008058005.tif 000003
【図２】
2008058005.tif 000004
【図３】
2008058005.tif 000005
【図４】
2008058005.tif 000006
【図５】
2008058005.tif 000007
【図６】
2008058005.tif 000008
【図７】
2008058005.tif 000009
【図８】
2008058005.tif 000010
【図９】
2008058005.tif 000011
【図１０】
2008058005.tif 000012
【図１１】
2008058005.tif 000013
【図１２】
2008058005.tif 000014
【図１３】
2008058005.tif 000015
【図１４】
2008058005.tif 000016
【図１５】
2008058005.tif 000017
【図１６】
2008058005.tif 000018
【図１７】
2008058005.tif 000019
【図１８】
2008058005.tif 000020
【図１９】
2008058005.tif 000021
【図２０】
2008058005.tif 000022
【図２１】
2008058005.tif 000023