(57)【要約】【課題】ＤＳＢ構造を有する半導体基板を製造する場合に、上層の半導体層の膜厚均一性を高く保持した半導体基板表面平坦化と、２枚のウェーハの界面の酸化膜除去を同一の熱処理で効率よく行うことを可能にする半導体基板の製造方法を提供する。【解決手段】第１および第２の半導体ウェーハを準備する工程と、これらを界面酸化膜が１０ｎｍ以下となるように接合する工程と、第２の半導体ウェーハの分割後に、その一部であって、第１の半導体ウェーハに接合される半導体基板上側層の膜厚が３００ｎｍ以下となり、かつ、半導体基板上側層の表面粗さのＲＭＳが３．５ｎｍ以上６．５ｎｍ以下となるように第２の半導体ウェーハを分割することによって、半導体基板を形成する工程と、分割後のウェーハ表面粗さが維持された半導体基板を、１１００℃以上１３５０℃以下の温度、不活性ガス等の雰囲気中で熱処理する工程を有することを特徴とする半導体基板の製造方法。【選択図】図１
2008205217.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体ウェーハと第２の半導体ウェーハとを準備する工程と、
前記第１の半導体ウェーハと前記第２の半導体ウェーハとを、ウェーハ間の界面酸化膜が１０ｎｍ以下となるように接合する工程と、
前記第２の半導体ウェーハの分割後に、前記第２の半導体ウェーハの一部であって、前記第１の半導体ウェーハに接合される半導体基板上側層の膜厚が３００ｎｍ以下となり、かつ、前記半導体基板上側層の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が３．５ｎｍ以上６．５ｎｍ以下となるように前記第２の半導体ウェーハを分割することによって、前記第１の半導体ウェーハと前記半導体基板上側層が接合された半導体基板を形成する工程と、
前記分割後のウェーハ表面粗さが維持された前記半導体基板を、１１００℃以上１３５０℃以下の温度、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する工程を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記熱処理の温度が１２００℃以上１３００℃以下であることを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記界面酸化膜が３ｎｍ以下であることを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
【請求項４】
前記熱処理の雰囲気がアルゴンガス雰囲気であることを特徴とする請求項１ないし請求項３記載の半導体基板の製造方法。
【請求項５】
前記第１の半導体ウェーハと前記第２の半導体ウェーハとがシリコンウェーハであって、前記第１の半導体ウェーハ表面の結晶面方位と前記第２の半導体ウェーハ表面の結晶面方位とのいずれか一方が、{１００}面に対して０度以上５度以下の傾斜角（オフ角）を有する範囲にあり、他方の結晶面方位が{１１０}面に対して０度以上５度以下の傾斜角（オフ角）を有する範囲にあることを特徴とする請求項１ないし請求項４記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関し、特に２枚のウェーハを接合することによって形成される半導体基板の製造方法に関する。
【背景技術】
【０００２】
現在の半導体製品の製造においては、一般に、表面が単一の結晶面方位を有するシリコンウェーハなどの半導体ウェーハが使用される。特に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成されるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）においては、結晶面方位が（１００）のシリコンウェーハを使用することが主流となっている。
【０００３】
シリコンウェーハにおいては、ＭＯＳＦＥＴのキャリアのうち、電子は（１００）結晶面方位で＜１１０＞方向が、正孔は（１１０）結晶面方位で＜１１０＞方向が高い移動度を有することが知られている。すなわち、（１００）結晶面方位での正孔移動度は、電子移動度にくらべて１／２〜１／４になる。このアンバランスを補うため、通常、正孔をキャリアとするｐＭＯＳＦＥＴのチャネル幅は、電子をキャリアとするｎＭＯＳＦＥＴに対し幅広くなるように設計されている。この設計により、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴの駆動電流のバランスが保たれ、均一な回路動作が保障されている。もっとも、幅広のｐＭＯＳＦＥＴによりＬＳＩのチップ面積が増大するという別の問題がある。
【０００４】
他方、（１１０）結晶面方位での正孔移動度は、（１００）結晶面方位での正孔移動度に比べて約２倍になる。したがって、（１１０）面上に形成されたｐＭＯＳＦＥＴは、（１００）面上に形成されたｐＭＯＳＦＥＴに比べて高い駆動電流を示す。しかし、残念ながら、（１１０）結晶面方位での電子移動度は、（１００）結晶面方位に比べて大幅に劣化するためｎＭＯＳＦＥＴの駆動能力は劣化する。
【０００５】
このように、表面が（１１０）結晶面方位を有するシリコンウェーハは、正孔移動度に優れるためｐＭＯＳＦＥＴにとって最適であるが、電子移動度に劣るためｎＭＯＳＦＥＴには適していない。逆に、表面が（１００）結晶面方位を有するシリコンウェーハは、電子移動度に優れるためｎＭＯＳＦＥＴにとって最適であるが、正孔移動度に劣るためｐＭＯＳＦＥＴには適していない。
【０００６】
そこで、２枚のシリコンウェーハの直接接合（貼り合わせ）によって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成し、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴをそれぞれ最適な結晶面方位の上に作成する様々な技術が提案されている。すなわち、例えば、シリコンウェーハ表面に（１００）面と（１１０）面の領域を作成し、（１００）面上にｎＭＯＳＦＥＴを、（１１０）面上にｐＭＯＳＦＥＴを形成することにより、高性能かつ高集積化されたＬＳＩの実現を可能とする技術が提案されている。
その技術の一つとして、異なる結晶面方位を表面に有するシリコンウェーハ同士を直接接合したのち、シリコン等のイオン注入によって、上層のシリコン単結晶層を下層との接合界面までアモルファス化し、アニールで下層の結晶方位情報をもとに再結晶化することによって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成する方法（ＡＴＲ法：Ａｍｏｒｐｈｉｚａｔｉｏｎ／Ｔｅｍｐｌａｔｅｄ  Ｒｅｃｒｙｓｔａｌｉｚａｔｉｏｎ法）が、例えば、特許文献１に開示されている。
なお、上述のように、２枚のシリコンウェーハを厚い酸化膜を介することなく直接張り合わせた構造は、ＤＳＢ構造（Ｄｉｒｅｃｔ  Ｓｉｌｉｃｏｎ  Ｂｏｎｄｉｎｇ  ｓｔｒｕｃｔｕｒｅ）と称される。
【０００７】
上記のように２枚のウェーハの接合によって、ＤＳＢ構造を有する半導体基板を形成する場合、一方の基板を薄膜化する必要が生ずる。
この薄膜化の方法として、２枚のウェーハを接合したのち、一方を機械研削および機械研磨することによって薄膜化する方法がある。もっとも、この方法では、厚いウェーハを機械研削および機械研磨によって薄膜化するため、上層の半導体層の膜厚均一性が悪化するという問題が生ずる。
【０００８】
そこで、上層の半導体層の膜厚均一性を向上させるいくつかの手法が考えられている。
例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の製法として開発されたいわゆるスマートカット（Ｓｍａｒｔ  Ｃｕｔ）法（例えば、特許文献２）、ナノクリーブ（Ｎａｎｏ  Ｃｌｅａｖｅ）法（例えば、特許文献３）あるいはエルトラン（ＥＬＴＲＡＮ）法（例えば、特許文献４）をＤＳＢ構造に適用する方法である。
これらの方法は、あらかじめ、一方のウェーハに微小気泡層や多孔質層等の境界層を設けておき、２枚のウェーハの接合後に、この境界層で分割（割断）を行う方法である。そのため、厚いウェーハを機械研削および機械研磨によって薄膜化する必要がなくなるため、上層の半導体層の膜厚均一性が向上する。
もっとも、割断後のウェーハ表面は、デバイス形成を行う観点からは粗すぎるため、表面平坦化のための機械研磨あるいはウェットエッチング等が必要であり、この平坦化処理によって、上層の半導体層の膜厚均一性の劣化は避けられなかった。
【０００９】
そこで、ＳＯＩ基板の製造方法についてではあるが、分割（割断）後の平坦化処理として、機械研磨あるいはウェットエッチング等でなく、熱処理のみによってウェーハ表面を平坦化する方法も提案されている（特許文献５）。
【特許文献１】ＵＳ  ７，０６０，５８５  Ｂ１
【特許文献２】特開２０００−１２４０９２号公報
【特許文献３】特表２００１−５２５９９１号公報
【特許文献４】特開平５−２１７８２１号公報
【特許文献５】特開平１１−３０７４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＤＳＢ構造の半導体基板を形成する上では、上述した分割後のウェーハ表面の平坦化に加え、接合する２枚のウェーハの界面の酸化膜を除去することが重要になってくる。これは、上述したＡＴＲ法の場合、２枚のウェーハの界面に酸化膜が残っていると、アモルファス化した際に、界面付近に酸化膜が残るため、後の結晶化において結晶欠陥が生じる要因となるからである。
この点、特許文献５のようにＳＯＩ基板の場合は、界面に酸化膜が存在すること、および上層の半導体層と酸化膜の界面の質が重要である。そのため、界面の酸化膜はできるだけ初期の状態に保つため分割後の製造工程で酸化膜が除去されない必要がある点で、ＤＳＢ構造の場合と大きく要請が異なっている。
【００１１】
界面の酸化膜の除去は、２枚のウェーハの接合後、半導体基板表面を平坦化した後に熱処理を行い、基板表面から酸素を外方拡散させることで行う方法が考えられる。しかしながら、このような追加熱処理は、半導体基板の製造工程の増大による製造コスト上昇につながるため望ましくない。
【００１２】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、２枚のウェーハの接合によりＤＳＢ構造を有する半導体基板を製造する場合に、上層の半導体層の膜厚均一性を高く保持した半導体基板表面平坦化と、２枚のウェーハの界面の酸化膜除去を同一の熱処理で行うことを可能にする半導体基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一態様の半導体基板の製造方法は、
第１の半導体ウェーハと第２の半導体ウェーハとを準備する工程と、
前記第１の半導体ウェーハと前記第２の半導体ウェーハとを、ウェーハ間の界面酸化膜が１０ｎｍ以下となるように接合する工程と、
前記第２の半導体ウェーハの分割後に、前記第２の半導体ウェーハの一部であって前記第１の半導体ウェーハに接合される半導体基板上側層の膜厚が３００ｎｍ以下となり、かつ、前記半導体基板上側層の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が３．５ｎｍ以上６．５ｎｍ以下となるように前記第２の半導体ウェーハを分割することによって、前記第１の半導体ウェーハと前記半導体基板上側層が接合された半導体基板を形成する工程と、
前記分割後のウェーハ表面粗さが維持された前記半導体基板を、１１００℃以上１３５０℃以下の温度、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する工程を有することを特徴とする。
【００１４】
ここで、前記熱処理の温度が１２００℃以上１３００℃以下であることが望ましい。
【００１５】
また、前記界面酸化膜が３ｎｍ以下であることが望ましい。
【００１６】
また、前記熱処理の雰囲気がアルゴンガス雰囲気であることが望ましい。
【００１７】
さらに、前記第１の半導体ウェーハと前記第２の半導体ウェーハとがシリコンウェーハであって、前記第１の半導体ウェーハ表面の結晶面方位と前記第２の半導体ウェーハ表面の結晶面方位とのいずれか一方が、{１００}面に対して０度以上５度以下の傾斜角（オフ角）を有する範囲にあり、他方の結晶面方位が{１１０}面に対して０度以上５度以下の傾斜角（オフ角）を有する範囲にあることが望ましい。
【発明の効果】
【００１８】
本発明によれば、２枚のウェーハの接合によりＤＳＢ構造を有する半導体基板を製造する場合に、上層の半導体層の膜厚均一性を高く保持した半導体基板表面平坦化と、２枚のウェーハの界面の酸化膜除去を同一の熱処理で行うことを可能にする半導体基板の製造方法を提供することが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る半導体基板の製造方法についての実施の形態につき、添付図面に基づき説明する。
なお、実施の形態においては、半導体ウェーハとしてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、本明細書中においては、（１００）面、（１１０）面と結晶学的に等価な面を代表する表記として、それぞれ、｛１００｝面、｛１１０｝面という表記を用いる。そして、〔１００〕方向、〔１１０〕方向と結晶学的に等価な方向を代表する表記として、それぞれ＜１００＞方向、＜１１０＞方向という表記を用いる。
【００２０】
〔第１の実施の形態〕
本発明の第１の実施の形態の半導体基板の製造方法は、表面の結晶面方位が（１００）面に対して０度以上５度以下の傾斜角（オフ角）を有する第１のシリコンウェーハと、表面の結晶面方位が（１１０）面に対して０度以上５度以下の傾斜角（オフ角）を有する第２のシリコンウェーハとを準備する工程と、前記第１のシリコンウェーハと前記第２のシリコンウェーハとをウェーハ間の界面酸化膜が１０ｎｍ以下となるように接合する工程と、前記第１のシリコンウェーハに接合される前記第２のシリコンウェーハの一部であるシリコン基板上側層が３００ｎｍ以下の厚さとなり、かつ、分割後のシリコン基板上側層の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が３．５ｎｍ以上６．５ｎｍ以下となるように前記第２のシリコンウェーハを分割し、前記第１のシリコンウェーハと前記シリコン基板上側層が接合されたシリコン基板を形成する工程と、前記分割後のウェーハ表面粗さが維持された前記シリコン基板を、１１００℃以上１３５０℃以下の温度、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する工程を有することを特徴とするシリコン基板の製造方法であって、前記分割をいわゆるスマートカット法（水素イオン注入剥離法）を用いて行うシリコン基板の製造方法である。
【００２１】
本実施の形態においては、界面酸化膜の膜厚、分割後の第２のシリコンウェーハの膜厚および第２のシリコンウェーハの表面粗さを限定することにより、その後、同一の熱処理で効率よくウェーハ表面の平坦化と界面酸化膜除去を実現することを最大の特徴とする。
【００２２】
以下、本実施の形態の半導体基板の製造方法について、図１の製造工程フロー図を参照しつつ、より具体的に記載する。
【００２３】
まず、図１（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位（１００）のシリコン単結晶インゴットを、所定の角度、例えば、（１００）面に対して０度以上５度以下、例えば、２度程度の傾斜角（オフ角）を有するようにスライスしてシリコンウェーハを作成する。続いて、このシリコンウェーハを、例えば、フッ化水素−硝酸での洗浄を行った後に、ミラー研磨する。そうすることによって、表面が（１００）面に対して所定の傾斜角（オフ角）を有するベースウェーハ（第１の半導体ウェーハ）１０２を準備する。
【００２４】
次に、やはり、図１（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位（１１０）のシリコン単結晶インゴットを、所定の角度、例えば、（１１０）面に対して０度以上５度以下、例えば、２度程度の傾斜角（オフ角）を有するようにスライスしてシリコンウェーハを作成する。続いて、このシリコンウェーハを、例えば、フッ化水素−硝酸での洗浄を行った後に、ミラー研磨する。そうすることによって、表面が（１１０）面に対して所定の傾斜角（オフ角）を有するボンドウェーハ（第２の半導体ウェーハ）１０４を準備する。
【００２５】
ここで、第１および第２のシリコンウェーハ双方または一方に、バッチ式縦型熱処理炉あるいは枚葉式のＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）装置等の熱処理装置を用いて、熱処理を行っても構わない。この熱処理は、１０２５℃以上１２５０℃以下の温度、３０秒以上２時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で行うことが好ましい。なぜなら、この熱処理によって、それぞれ、あるいは一方のシリコンウェーハ表面が平坦化され、２枚のウェーハの接合界面の平坦度が向上する。このため、接合後の界面における結晶欠陥の発生が抑制され、製造されたシリコン基板に対して、イオン注入によるアモルファス化と、アニールでの再結晶化（ＡＴＲ法）により基板表面に異なる結晶面方位を有する領域を作成する場合に、接合界面の結晶欠陥に起因する結晶欠陥の発生を抑制することが可能になるからである。
【００２６】
なお、（１００）面および（１１０）面に対する傾斜角を０度以上５度以下とするのは、この範囲を超えると、ｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴそれぞれについて、キャリアの移動度の増大効果を十分に享受できなくなる可能性があるためである。また、この範囲を超えると、上記記載した接合前の平坦化熱処理を付加した場合に、ウェーハ表面の平坦面が結晶面となる段差構造の形成が困難となるため、ウェーハ表面の平坦性が劣化し、十分な結晶欠陥抑制効果を発揮できなくなるおそれがあるからである。
【００２７】
次に、図１（ｂ）に示す工程で、ボンドウェーハ１０４の片面に対して水素イオンまたは希ガスイオン、ここでは水素イオンを３Ｅ１６〜１Ｅ１７ａｔｏｍｓ／ｃｍ２程度注入し、イオンの平均進入深さにおいて、ウェーハ表面に平行な微小気泡層（封入層）１０６を形成する。
【００２８】
次に、図１（ｃ）に示す工程で、水素イオンを注入したボンドウェーハ１０４の水素イオン注入面と、ベースウェーハ１０２を重ねて密着させる。密着前に、例えばＲＣＡ洗浄等の洗浄処理を行い、ウェーハ表面の付着物等を除去すると共に、１〜２ｎｍ程度の厚さの自然酸化膜（シリコン酸化膜）をそれぞれの表面に成長させる。この工程においては、常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくシリコンウェーハを接合させることが可能となる。ただし、一定のシリコン酸化膜が界面に無い場合には、接合は困難である。
この工程において、界面酸化膜１０８の厚さが、１０ｎｍ以下となるようにする。この界面酸化膜１０８の膜厚調整は、接合前のシリコンウェーハを酸素雰囲気中で加熱処理して酸化膜を形成したり、接合前の洗浄処理によって酸化膜を形成したりすれば良い。接合する２枚のウェーハの接合面に形成された酸化膜の厚さの和が所望の厚さを越えるような場合は、希弗酸（ＨＦ）による除去により酸化膜を溶解して厚さを薄くする。例えば、自然酸化膜の希弗酸（ＨＦ）による除去後、オゾン（Ｏ３）水洗浄を行ったウェーハを貼りあわせることによって、１０ｎｍ以下とすることが可能である。なお、ここで界面酸化膜１０８の厚さを１０ｎｍ以下とするのは、これ以上厚くなると後の熱処理により、界面酸化膜を除去することが極めて困難となるためである。
【００２９】
次に、図１（ｄ）に示す工程で、微小気泡層（封入層）１０６を境界として、剥離ウェーハ１１０と、シリコン基板１１４に分離する。シリコン基板１１４は、ボンドウェーハ１０４の一部であるシリコン基板上側層１１２と、ベースウェーハ１０２とが接合された基板である。そして、この工程においては、例えば、不活性ガス雰囲気中で、約５００℃以上の温度で熱処理を加えることにより、シリコン原子の再配列と、水素気泡の凝集により、剥離ウェーハ１１０とシリコン基板１１４に分割される。
なお、ここで分割とは、ボンドウェーハの表面におおむね平行な面でシリコン基板を物理的に２つに分離することをいう。
【００３０】
本実施の形態においては、ボンドウェーハ１０４が分割された後の一部であるシリコン基板上側層１１２の膜厚が、３００ｎｍ以下となるように制御する。この制御は、図１（ｂ）の工程において、注入する水素イオンの加速エネルギーを制御することによって可能となる。
このように、膜厚を３００ｎｍ以下とするのは、この範囲を超えると、後の平坦化・界面酸化膜除去熱処理により、界面酸化膜１０８を完全に除去することが困難となるからである。
【００３１】
そして、シリコン基板１１４表面のシリコン基板上側層１１２表面には、分割の際に生じた表面の凹凸、すなわち表面粗さが残存する。本実施の形態においては、この表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が、３．５ｎｍ以上６．５ｎｍ以下となるように制御する。この制御は、例えば、図１（ｂ）の工程において、微小気泡層（封入層）１０６を形成する際の、注入イオン種やイオン注入量、あるいは、図１（ｄ）の工程の熱処理温度、熱処理プロファイル等を制御することによって可能となる。
なお、ここでＲＭＳとは、表面粗さの指標であり、平均線から測定曲線までの偏差の二乗を平均した値の平方根で表される値である。シリコンウェーハの表面の粗さのＲＭＳは、例えば、ＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いることによって、容易に測定することが可能である。
なお、本明細書中のウェーハ表面のＲＭＳとは、ＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｐｒｏｂｅ）により、ウェーハ表面の任意の１辺が１０μｍ角の領域について４０ｎｍピッチで測定した値をいうものとする。
このように、表面粗さのＲＭＳを、３．５ｎｍ以上６．５ｎｍ以下と限定するのは、この範囲よりも表面の凹凸が大きくなると、シリコン基板表面の平坦化が困難になるためであり、この範囲よりも表面の凹凸が小さくなると、界面酸化膜の除去が困難になるためである。
【００３２】
次に、図１（ｅ）の工程において、図１（ｄ）の分割後のシリコン基板（ウェーハ）１１４のシリコン基板上側層１１２表面の表面粗さが維持された状態、すなわち、表面研磨等の積極的にウェーハ表面を平坦化する処理を行わない状態で、シリコン基板１１４を１１００℃以上１３５０℃以下の温度、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する。この熱処理は、シリコン基板１１４表面の平坦化および界面酸化膜１０８の除去を一括して行うための熱処理である。この熱処理は、例えば、ヒーター加熱による縦型熱処理炉を用いて行う。
【００３３】
この平坦化・界面酸化膜除去熱処理により、図１（ｆ）に示すように、表面が平坦化された結晶方位（１１０）のシリコン基板上側層１１２と、結晶方位（１００）のベースウェーハ１０２が、シリコン酸化膜のない界面１１６で接合されたシリコン基板１１４が形成される。
なお、本実施の形態においては、この平坦化・界面酸化膜除去熱処理が、ベースウェーハ１０２とシリコン基板上側層１１２との結合熱処理も兼ねている。シリコン基板１１４の製造工程を簡略化する観点からは、本実施の形態のように、結合熱処理を兼ねることが望ましいが、結合熱処理を別途平坦化・界面酸化膜除去熱処理の前に行うことを本発明は妨げるものではない。
【００３４】
以上、本実施の形態のシリコン基板の製造方法によれば、２枚のウェーハの接合によりＤＳＢ構造を有するシリコン基板を製造する場合に、上層のシリコン層の膜厚均一性を高く保持したシリコン基板表面平坦化と、２枚のウェーハの界面のシリコン酸化膜除去を同一の熱処理で効率よく行うことが可能になる。
このような、作用・効果が得られる理由および作用・効果の詳細について、以下記載する。
【００３５】
まず、平坦化・界面酸化膜除去熱処理において、ウェーハ分割後に残存する凹凸が平坦化されるのは、従来知られているように、熱エネルギーによりウェーハ表面のシリコン原子が再構成され、凹凸であるよりは表面エネルギーの小さくなる平坦面が構成されることによる。もっとも、酸化性雰囲気中では、ウェーハ表面が酸化されることによりシリコン原子の再構成が妨げられるため、熱処理は、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で行われなければならない。
【００３６】
また、平坦化・界面酸化膜除去熱処理において、界面のシリコン酸化膜が除去されるのは、シリコン酸化膜中の酸素が、シリコン基板上側層１１２中を拡散し、シリコン基板上側層１１２表面から雰囲気中に外方拡散することによる。
図２に、半導体（シリコン）基板上側層の膜厚と、熱処理による界面酸化膜（シリコン酸化膜）の減少厚さの関係を、温度をパラメータとして計算した結果を示す。
計算は、下記、フィックの第１法則に基づいて行った。
Ｊ＝−Ｄ（σＣ／σＸ）
＝Ｄ（Ｃｓ−０）／ｔ
Ｊ：酸素の流速
Ｄ：拡散係数
Ｃ：不純物濃度
Ｃｓ：酸素固溶限界
ｔ：半導体基板上側層膜厚
ここでの計算において、σＣ／σＸ＝Ｃｓ−０としたのは、シリコン酸化膜の酸素濃度を固溶限界とし、シリコン表面の酸素濃度を０と仮定したことによる。なお、界面酸化膜の減少量を求める上で、熱処理時間は６０分に固定した。図２から明らかなように、１１００℃より低い温度では、界面酸化膜の除去効果が極めて小さいため、熱処理温度は１１００℃以上であることが望ましい。特に、１２００℃以上では、界面酸化膜の除去効果が顕著になるため、熱処理温度は１２００℃以上であることが望ましい。
また、高温熱処理による炉材の劣化や、処理ウェーハへの金属汚染を減少させる観点から熱処理温度は１３５０℃以下であることが望ましく、１３００℃以下であることがより望ましい。
【００３７】
そして、図２から明らかように、半導体基板上側層膜厚が３００ｎｍより厚くなると、界面酸化膜の除去効果が特に１１００℃近傍では極めて低下するため、界面層酸化膜の除去を効率的に行うためには、半導体基板上側層膜厚は３００ｎｍ以下であることが望ましい。
【００３８】
図３に、平坦化・界面酸化膜除去の熱処理温度と、熱処理による界面酸化膜の減少厚さを、半導体基板上側層の厚さをパラメータとして実験により調べた結果を示す。上記計算結果から導かれるのと同様に、熱処理温度は１１００℃以上、半導体基板上側層膜厚は３００ｎｍ以下であることが望ましく、特に、１２００℃以上では、界面酸化膜の除去効果が顕著になるため、熱処理温度は１２００℃以上であることが望ましいことが実験においても明らかとなった。
なお、この実験においては、熱処理前のＲＭＳは０．３ｎｍ以下、熱処理時間は６０分、雰囲気はアルゴンガス雰囲気としている。
【００３９】
なお、ＳＯＩ基板の表面を平坦化する熱処理の場合には、埋め込み酸化膜（ＢＯＸ）が除去される条件下での熱処理は、ＳＯＩ層と埋め込み酸化膜層の界面品質を劣化させるため好ましくない。したがって、平坦化を実現させるための、高温かつ還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気での熱処理は、ＳＯＩ基板製造の観点からは、最低限にとどめることが望ましい。このため、ウェーハの分割後、平坦化熱処理前に、いったん、研磨やエッチング等の積極的にウェーハ表面を平坦化する工程を追加することが一般的である。
これに対し、本実施の形態においては、ＳＯＩ基板と異なり、界面酸化膜の除去という要請があるＤＳＢ構造を有するシリコン基板の製造において、平坦化と界面酸化膜の除去を同一の熱処理で行うという点に着目し、工程の簡略化を実現している点が一つの特徴である。
【００４０】
さらに、本実施の形態においては、分割後のボンドウェーハ（第２の半導体ウェーハ）の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）を３．５ｎｍ以上６．５ｎｍ以下に限定することにより、同一の熱処理でのウェーハ表面の平坦化・界面酸化膜の除去を効率的に実現している。
【００４１】
図４に、平坦化・界面酸化膜除去熱処理の熱処理温度と、熱処理後の表面粗さ（平坦度）との関係を熱処理前の表面粗さ（ＲＭＳ）をパラメータとして、実験により調べた結果を示す。なお、熱処理は、アルゴン雰囲気中で６０分行っている。
図４から明らかなように、熱処理前にＲＭＳが６．５ｎｍ以下の領域であれば、１１００℃の熱処理を行うことで、熱処理後にＲＭＳが４ｎｍ以下、さらに、１２００℃の熱処理を行うことによって、熱処理後にＲＭＳが１ｎｍ以下という極めて平坦度の高い表面状態が実現できる。
【００４２】
図５には、熱処理前のシリコン基板表面粗さと熱処理による界面酸化膜の減少厚さの関係を示す。なお、熱処理は、１２００℃のアルゴン雰囲気中で６０分行っている。図から明らかなように、熱処理前の表面粗さが粗いほど、界面酸化膜の減少厚さが大きくなっている。これは、シリコン基板表面が粗くなることによって、ウェーハ表面積が増大し、界面酸化膜からの酸素が効率的に雰囲気中に外方拡散するためであると考えられる。したがって、図５より上記外方拡散増大効果が顕著に見え始める、ＲＭＳにして３．５ｎｍ以上の表面粗さを、熱処理前に有していることが酸化膜除去を効率よく行う上で必要である。
【００４３】
以上より、平坦化・酸化膜除去熱処理前、すなわち分割後のボンドウェーハ（第２の半導体ウェーハ）の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）を、ウェーハ表面の平坦化および界面酸化膜除去を効率的に実現する観点から、３．５ｎｍ以上６．５ｎｍ以下に限定することが望ましい。
そして、上記範囲の表面粗さの実現は、上述のように、例えば、図１（ｂ）の工程において、微小気泡層（封入層）１０６を形成する際の、注入イオン種やイオン注入量、あるいは、図１（ｄ）の工程の熱処理温度、熱処理プロファイル等を制御することによって可能である。
【００４４】
そして、上記表面粗さの範囲に限定したプロセスで、熱処理時間を長時間化せずに、効率よく、かつ、再現性よく酸化膜除去を行うためには、界面酸化膜の膜厚が３ｎｍ以下であることが望ましい。
【００４５】
また、ＤＳＢ接合を有するシリコン基板等の半導体基板の口径は３００ｍｍ以上の口径が主流となる。そして、還元性ガス雰囲気中での高温熱処理では、還元性ガスおよびウェーハ重量による、熱処理炉部材の劣化が大きくなる。よって、例えば、アルゴンガス等の不活性ガス雰囲気中で熱処理が行われることがより望ましい。
【００４６】
以上のように、本実施の形態によれば、従来、ＤＳＢ構造のシリコン基板を形成する際、ウェーハ分割後の表面凹凸を除去するためおこなわれていた表面研磨工程を省略し、さらに、表面平坦化の熱処理と、界面酸化膜除去の熱処理を同一の熱処理で行うことにより、大幅な工程短縮化を実現している。また、表面研磨工程を省略することにより、上層の半導体層の膜厚均一性を高く保持することが可能になる。
さらに、単に表面研磨工程を省略しただけではなく、分割後に生ずるウェーハ表面の凹凸を、積極的に酸素外方拡散促進に利用して界面酸化膜除去効果をあげ、効率のよい平坦化・界面酸化膜除去熱処理を実現している。
【００４７】
〔第２の実施の形態〕
本発明の第２の実施の形態の半導体基板の製造方法は、第１のシリコンウェーハ表面の結晶面方位と第２のシリコンウェーハ表面の結晶面方位が、例えば、（１００）面同士、あるいは、（１１０）面同士と、同一であること以外は第１の実施の形態と同様であるので記述を省略する。
【００４８】
本実施の形態によれば、ＭＥＭＳ（メムス、Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍａｃｈｉｎａｒｙ  Ｓｙｓｔｅｍｓ）で用いられるような、同一面方位のパターン付きウェーハをＤＳＢ接合したシリコン基板の製造方法において、同一の熱処理で、効率よく表面の平坦化と界面酸化膜除去を実現できるという第１の実施の形態と同様の作用・効果を得ることが可能となる。また、同一面方位を有する２枚のウェーハを、円周方向の回転角を制御して貼り合わせ、ＤＳＢ接合することによって、その接合界面に形成される転位ネットワークの間隔を制御することも可能となる。
【００４９】
〔第３の実施の形態〕
本発明の第３の実施の形態の半導体基板の製造方法は、第１の実施の形態のスマートカット法（水素イオン注入剥離法）にかえて、いわゆるナノクリーブ（Ｎａｎｏ  Ｃｌｅａｖｅ）法を用いる以外は、第１の実施の形態と同様であるので記述を省略する。
【００５０】
図６に、本実施の形態の製造工程フロー図を示す。
図６（ａ）のベースウェーハ（第１の半導体ウェーハ）１０２とボンドウェーハ（第２のシリコンウェーハ）１０４を準備する工程は第１の実施の形態と同様である。
次に、第１の実施の形態同様、図６（ｂ）に示す工程で、ボンドウェーハ１０４の片面に対して水素イオンまたは希ガスイオンを注入し、イオンの平均進入深さにおいて、ウェーハ表面に平行な微小気泡層（封入層）１０６を形成する。ただし、本実施の形態では、
例えば、水素イオンを１Ｅ１７〜１Ｅ１８ａｔｏｍｓ／ｃｍ２程度と、第１の実施の形態よりも高いドーズ量を注入する。これは、本実施の形態のナノクリーブ法では、第１の実施の形態と異なり、加熱による発泡を利用するのではなく、物理的な、へき開動作によりウェーハを分割することからくる要請である。
【００５１】
次に、図６（ｃ）に示す工程で、第１の実施の形態同様、水素イオンを注入したボンドウェーハ１０４の水素イオン注入面と、ベースウェーハ１０２を重ねて密着させる。
次に、図１（ｄ）に示す工程で、微小気泡層（封入層）１０６を境界として、剥離ウェーハ１１０と、シリコン基板１１４に分離する。この工程においては、第１の実施の形態のような熱処理ではなく、微小気泡層（封入層）１０６の側面から、加圧した、気体あるいは液体等の流体、ここでは窒素（Ｎ２）ガスを噴射して、物理的な、へき開動作によりウェーハを分割する。
【００５２】
本実施の形態においても、第１の実施の形態同様、分割後の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が、３．５ｎｍ以上６．５ｎｍ以下となるように制御する。この制御は、例えば、図６（ｂ）の工程において、微小気泡層（封入層）１０６を形成する際の、注入イオン種やイオン注入量、あるいは、図６（ｄ）の工程で噴射する流体の種類、量、圧力等を制御することによって可能となる。
【００５３】
その後、第１の実施の形態同様、図６（ｅ）の平坦化・界面酸化膜除去熱処理工程を行い、図６（ｆ）に示すように、表面が平坦化された結晶方位（１１０）のシリコン基板上側層１１２と、結晶方位（１００）のベースウェーハ１０２が、シリコン酸化膜のない界面１１６で接合されたシリコン基板１１４が形成される。
【００５４】
以上、本実施の形態のシリコン基板の製造方法によれば、第１の実施の形態同様、２枚のウェーハの接合によりＤＳＢ構造を有するシリコン基板を製造する場合に、上層のシリコン層の膜厚均一性を高く保持したシリコン基板表面平坦化と、２枚のウェーハの界面のシリコン酸化膜除去を同一の熱処理で、効率よく行うことが可能になる。
【００５５】
〔第４の実施の形態〕
本発明の第４の実施の形態の半導体基板の製造方法は、第１の実施の形態のスマートカット法（水素イオン注入剥離法）にかえて、いわゆるエルトラン（ＥＬＴＲＡＮ）法を用いる以外は、第１の実施の形態と同様であるので記述を省略する。
【００５６】
図７に、本実施の形態の製造工程フロー図を示す。
図７（ａ）の工程において、ベースウェーハ（第１の半導体ウェーハ）１０２とボンドウェーハ（第２のシリコンウェーハ）１０４を準備する。ここで、ボンドウェーハの表面に弗酸を溶液とする陽極化成法（陽極酸化法）を用いて、多孔質シリコン層１１８を形成する。
次に、図７（ｂ）に示す工程で、多孔質シリコン層１１８表面にエピタキシャル成長により薄膜単結晶シリコン層１２０を形成する。
【００５７】
次に、図７（ｃ）に示す工程で、ボンドウェーハ１０４の薄膜単結晶シリコン層１２０面と、ベースウェーハ１０２を重ねて密着させる。
次に、図７（ｄ）に示す工程で、多孔質シリコン層１１８を境界として、剥離ウェーハ１１０と、シリコン基板１１４に分離する。この工程においては、第１の実施の形態のような熱処理ではなく、単結晶シリコンに対して、多孔質シリコン層１１８のみを選択的にエッチングできる弗酸やバッファード弗酸を用いるか、加圧した液体を多孔質シリコン層の側面に噴射することによりウェーハを分割する。
【００５８】
本実施の形態においても、第１の実施の形態同様、分割後の表面粗さのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平均二乗根）が、３．５ｎｍ以上６．５ｎｍ以下となるように制御する。この制御は、例えば、図７（ａ）の工程において、陽極化成法の弗酸溶液濃度等の条件、あるいは、図７（ｄ）の工程でのエッチング溶液濃度等を制御することによって可能となる。
【００５９】
その後、第１の実施の形態同様、図７（ｅ）の平坦化・界面酸化膜除去熱処理工程を行い、図７（ｆ）に示すように、表面が平坦化された結晶方位（１１０）のシリコン基板上側層１１２と、結晶方位（１００）のベースウェーハ１０２が、シリコン酸化膜のない界面１１６で接合されたシリコン基板１１４が形成される。
【００６０】
以上、本実施の形態のシリコン基板の製造方法によれば、第１の実施の形態同様、２枚のウェーハの接合によりＤＳＢ構造を有するシリコン基板を製造する場合に、上層のシリコン層の膜厚均一性を高く保持したシリコン基板表面平坦化と、２枚のウェーハの界面のシリコン酸化膜除去を同一の熱処理で、効率よく行うことが可能になる。
【００６１】
以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。
【００６２】
例えば、第１のシリコンウェーハと第２のシリコンウェーハの結晶面方位が異なる場合、実施の形態に記載した{１００}面と{１１０}面の組み合わせのみならず、その他の結晶面方位の組み合わせであってもかまわない。
【００６３】
また、例えば、上記実施の形態においては、第１の半導体ウェーハ、第２の半導体ウェーハともに半導体材料について、シリコン（Ｓｉ）を材料とする場合について説明した。しかし、その他、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ならびにＩＩＩ／Ｖ族またはＩＩ／ＶＩ族の複合半導体を含めた任意の半導体材料を選択することが可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板の製造方法は、本発明の範囲に包含される。
【図面の簡単な説明】
【００６４】
【図１】第１の実施の形態の製造工程フロー図。
【図２】第１の実施の形態の半導体（シリコン）基板上側層の膜厚と、熱処理による界面酸化膜（シリコン酸化膜）の減少厚さの関係を、温度をパラメータとして計算した結果を示す図。
【図３】第１の実施の形態の平坦化・界面酸化膜除去の熱処理温度と、熱処理による界面酸化膜の減少厚さを、半導体基板上側層の厚さをパラメータとして実験により調べた結果を示す図。
【図４】第１の実施の形態の平坦化・界面酸化膜除去熱処理の熱処理温度と、熱処理後の表面粗さ（平坦度）との関係を熱処理前の表面粗さ（ＲＭＳ）をパラメータとして、実験により調べた結果を示す図。
【図５】第１の実施の形態の熱処理前のシリコン基板表面粗さと熱処理による界面酸化膜の減少厚さの関係を示す図。
【図６】第３の実施の形態の製造工程フロー図。
【図７】第４の実施の形態の製造工程フロー図。
【符号の説明】
【００６５】
１０２      ベースウェーハ（第１の半導体ウェーハ）
１０４      ボンドウェーハ（第２の半導体ウェーハ）
１０６      微小気泡層（封入層）
１０８      界面酸化膜
１１０      剥離ウェーハ
１１２      シリコン基板上側層
１１４      シリコン基板
１１６      シリコン酸化膜のない界面
１１８      多孔質シリコン層
１２０      薄膜単結晶シリコン層
【図１】
2008205217.tif 000003
【図２】
2008205217.tif 000004
【図３】
2008205217.tif 000005
【図４】
2008205217.tif 000006
【図５】
2008205217.tif 000007
【図６】
2008205217.tif 000008
【図７】
2008205217.tif 000009