(57)【要約】【課題】エアギャップによる配線間寄生容量の低減による効果及び弊害、並びに歩留まりを考慮し必要最低限のエアギャップを生成するための半導体集積回路装置の配線構造並びにその設計方法及び設計装置を提供する。【解決手段】工程Ｓ７００３において、配線後の入力レイアウトデータ７００１の配線パターンの配線毎の配線幅を検出したり、配線領域毎の配線密度を検出する。そして、工程Ｓ７００４において、前記工程Ｓ７００３の検出結果に基づいて、プロセスによって決まる配線幅・配線密度条件７００５を用いて、ＣＭＰの際に段差が発生しやすい太幅配線や配線密度の高い領域を特定する。その後、工程Ｓ７００６において、前記工程Ｓ７００４により特定された太幅配線や配線領域の周辺領域に存在し、円錐部の高いエアギャップが形成される配線間隔箇所を検出し、工程Ｓ７００７において、その検出結果に基づいてエアギャップ生成領域を生成又は削除する。【選択図】図７
2008205283.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンの配線毎の配線幅を検出する配線幅検出工程と、
前記配線幅検出工程の検出結果に基づいて所定の配線幅以上の配線を特定する配線特定工程と、
前記配線特定工程により特定された配線と他の配線との配線間隔を検出する配線間隔検出工程と、
前記配線間隔検出工程の検出結果に基づいてエアギャップ禁止領域を生成又は削除するエアギャップ禁止領域生成削除工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項２】
半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンの配線領域毎の配線密度を検出する配線密度検出工程と、
前記配線密度検出工程の検出結果に基づいて所定の配線密度以上の配線領域を特定する領域特定工程と、
前記領域特定工程により特定された配線領域及びその周辺領域に対してエアギャップ禁止領域を生成又は削除するエアギャップ禁止領域生成削除工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項３】
半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、
太幅配線と他の配線との配線間隔が一定値以下の配線領域にのみエアギャップが存在する
ことを特徴とする配線構造。
【請求項４】
半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、
配線密度が一定値以下の配線領域にのみエアギャップが存在する
ことを特徴とする配線構造。
【請求項５】
半導体集積回路装置のある配線層の配線構造を設計する設計装置であって、
レイアウトデータの配線パターンの配線毎の平坦度を検出する平坦度検出手段と、
前記平坦度検出手段の検出結果に基づいて所定値以上の段差が発生する配線を特定する配線特定手段と、
前記配線特定手段により特定された配線の周辺領域に対してエアギャップ禁止領域を生成又は削除するエアギャップ禁止領域生成削除手段とを有する
ことを特徴とする配線構造の設計装置。
【請求項６】
半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、
前記配線間隔検出工程により検出された配線間隔の領域が所定の面積以上であるか否かを検出する面積検出工程と、
前記面積検出工程において前記領域が所定の面積以上であると検出されたとき、エアギャップとエアギャップ禁止領域とを前記領域に生成するエアギャップ生成工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項７】
半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、
前記配線層内の配線間には、エアギャップと絶縁膜とを備える
ことを特徴とする配線構造。
【請求項８】
エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、
多層配線層のうちの奇数層及び偶数層の何れか一方の配線層にのみエアギャップを有する
ことを特徴とする配線構造。
【請求項９】
エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、
多層配線層のうちの一部の領域において奇数層にのみエアギャップを有し、
前記多層配線層のうちの他の領域において偶数層にのみエアギャップを有する
ことを特徴とする配線構造。
【請求項１０】
多層配線構造の半導体集積回路装置の配線構造を設計する設計装置であって、
レイアウトデータの配線パターンに基づいて配線層毎のエアギャップ生成領域を抽出するエアギャップ生成領域抽出手段と、
前記エアギャップ生成領域抽出手段の抽出結果に基づいて、ある配線層を基準として、その基準層のエアギャップ生成領域と一層上又は一層下の配線層のエアギャップ生成領域との重なり箇所を検出するエアギャップ重なり箇所検出手段と、
前記エアギャップ重なり箇所検出手段により検出された重なり箇所に対して、基準層及び、一層上の配線層又は一層下の配線層の少なくとも一方の配線層のエアギャップ生成領域にエアギャップ禁止領域を生成するエアギャップ禁止領域生成手段とを有する
ことを特徴とする配線構造の設計装置。
【請求項１１】
エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、
エアギャップの上層に生成されたエアギャップ禁止領域は、その長さが前記エアギャップの幅と同一であると共に、その幅が前記エアギャップ禁止領域と同一配線層の最近接のエアギャップの幅と同一である
ことを特徴とする配線構造。
【請求項１２】
エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、
エアギャップの下層に生成されたエアギャップ禁止領域は、その長さが前記エアギャップの幅と同一であると共に、その幅が前記エアギャップ禁止領域と同一配線層の最近接のエアギャップの幅と同一である
ことを特徴とする配線構造。
【請求項１３】
多層配線構造の半導体集積回路装置の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、
前記配線間隔検出工程により検出された配線間隔の領域の上層に上層配線が存在するか否かを検出する上層配線検出工程と、
前記上層配線検出工程において前記領域の上層に上層配線が存在すると検出されたとき、前記上層配線をその同一配線層の絶縁膜上にある配線と接続する上層配線接続工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項１４】
エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、
エアギャップの上層に存在する上層配線は、当該上層配線と同一配線層の絶縁膜上にある配線と少なくとも１点で接続されている
ことを特徴とする配線構造。
【請求項１５】
多層配線構造の半導体集積回路の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、
前記配線間隔検出工程により検出された配線間隔の領域の上層に上層配線が存在するか否かを検出する上層配線検出工程と、
前記上層配線検出工程において前記領域の上層に上層配線が存在すると検出され、且つ、前記上層配線の少なくとも一辺の全部がエアギャップ生成領域の端部と重なるとき、前記上層配線の一辺が前記エアギャップ生成領域の端部と重ならないようにする重なり回避工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項１６】
エアギャップを有する多層配線構造の半導体集積回路の配線構造であって、
エアギャップの上層に存在する上層配線は、その少なくとも一辺の全部が下層のエアギャップの端部と重ならない
ことを特徴とする配線構造。
【請求項１７】
多層配線構造の半導体集積回路の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、
前記配線間隔検出工程により検出された配線間隔の領域の上層に上層配線が存在するか否か検出する上層配線検出工程と、
前記領域と前記上層配線との重なり面積を検出する重なり面積検出工程と、
前記重なり面積が所定の面積以上のとき、前記領域の一部にエアギャップ禁止領域を生成するエアギャップ禁止領域生成工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項１８】
エアギャップを有する多層配線構造の半導体集積回路の配線構造であって、
ある基準層のエアギャップ生成領域には、前記基準層の上層に存在する上層配線との重なり箇所に少なくとも１つの絶縁体が含まれる
ことを特徴とする配線構造。
【請求項１９】
半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、
エアギャップに隣接するビアに接続される配線は、前記エアギャップが存在する方向の突き出し量がその他の方向の突き出し量よりも大きい
ことを特徴とする配線構造。
【請求項２０】
半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンに基づいてエアギャップの生成領域を抽出するエアギャップ生成領域抽出工程と、
前記エアギャップ生成領域抽出工程により抽出されたエアギャップ生成領域に隣接するビアを特定する隣接ビア特定工程と、
前記隣接ビア特定工程により特定されたビアに接続される配線を検出し、その配線のうちの前記エアギャップ生成領域と接する辺を検出する配線辺検出工程と、
前記配線辺検出工程により検出された配線の辺を拡大して、前記ビアに接続される配線の突き出し量を拡大する配線突き出し量拡大工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項２１】
前記請求項２０記載の配線構造の設計方法において、
さらに、前記配線辺検出工程により検出された配線の辺を拡大する際に、前記配線の周辺の配線を移動させる周辺配線移動工程を有する
ことを特徴とする配線構造の設計方法。
【請求項２２】
半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、
レイアウトデータの配線パターンに基づいてエアギャップの生成領域を抽出するエアギャップ生成領域抽出工程と、
前記エアギャップ生成領域抽出工程により抽出されたエアギャップ生成領域に隣接するビアを特定する隣接ビア特定工程と、
前記隣接ビア特定工程により特定されたビアの位置を変更するビア位置変更工程とを有する
ことを特徴とする配線構造の設計方法。
【請求項２３】
半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、
レイアウトデータに基づいてビアを用いずに配線パターンを形成する配線の配線名を設定する配線名設定工程と、
前記配線名設定工程により設定した配線を形成する領域を指定する配線形成領域指定工程と、
前記レイアウトデータに基づいてエアギャップが形成される配線間隔の間隔情報を指定するエアギャップ形成間隔指定工程と、
前記エアギャップ形成間隔指定工程により指定した配線間隔以下で、前記配線形成領域指定工程により指定した領域内に、前記配線名設定工程により設定した配線の配線パターンを形成する配線パターン形成工程とを有する
ことを特徴とする配線構造の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化プロセスにおけるエアギャップを有する半導体集積回路装置の配線構造並びにその設計方法及び設計装置に関するものである。
【背景技術】
【０００２】
近年、半導体プロセスの微細化に伴い、半導体集積回路の高集積度化が著しく進んでいる。しかしながら、高集積度化のために配線間隔が極端に狭くなり、配線間の寄生容量が増加するという問題が生じている。配線間寄生容量の増加は、配線間で電気信号が漏れてしまうクロストーク現象や、配線のＲＣ遅延の増大、消費電力の増大につながる。
【０００３】
そのため、半導体製造技術の分野では、４５ｎｍ以降のプロセスに向けて、配線間寄生容量を減少させる低誘電率の層間絶縁膜（ｌｏｗ−ｋ膜）の研究が盛んに行なわれている。また、ｌｏｗ−ｋ膜ではなく、空気によって形成される空隙（以下、エアギャップと言う）を配線間の絶縁膜中に意図的に設ける配線構造が提案されている（例えば、特許文献１参照）。誘電率１の空気を用いるエアギャップは、ｌｏｗ−ｋ膜よりもさらに低い比誘電率が得られると言われている。
【０００４】
エアギャップはメタル層の上に堆積される絶縁膜が流れ落ちずにできる空隙である。このエアギャップを生成させる際には、絶縁膜に使用する材料に依存してエアギャップ生成領域の開口幅の上限値が存在する。そのため、半導体集積回路の配線構造の設計方法として、ダミーパターンを追加することにより配線間隔を縮小し、エアギャップの数を増加させる技術が提案されている（例えば、特許文献２参照）。
【０００５】
また、エアギャップを生成する製造方法としては、絶縁膜中にメタル層を挿入した後に、エアギャップ禁止領域をマスクするレジストパターンを用いて、エアギャップ生成箇所をエッチングするという技術がある。この際、半導体集積回路の製造の際に生じるアライメントずれによるエアギャップとビアとの貫通を防ぐために、ビアの周囲をエアギャップ禁止領域とすることが提案されている（例えば、特許文献３参照）。
【特許文献１】特許第２０８７５４７号公報
【特許文献２】特許第３４８１２２２号公報
【特許文献３】特開２００６−１２０９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のエアギャップの生成に関しては、以下の課題を有している。
【０００７】
第一に、エアギャップ禁止領域を生成するにあたり、配線幅や配線密度、配線の平坦度が考慮されていないという課題がある。配線幅の太い箇所や配線密度の高い箇所周辺は絶縁膜の研磨時に非常に研磨され易い箇所であり、エアギャップの上部が削り取られる可能性がある。また、配線密度と同様に配線の平坦度によっても研磨のされ易さに相違が生じる可能性がある。前記特許文献２記載の技術では、エアギャップ生成領域の開口幅がエアギャップを生成させるための上限値を超えないようにするために、ダミーパターンを追加することにより配線間隔を縮小して、エアギャップの数を増加させるように構成されているが、上記と同様に半導体集積回路内の配線の配線幅等が考慮されていない。
【０００８】
また、エアギャップの大きさに依存して、エアギャップが上層の絶縁膜を貫通する空隙となる危険が考慮されていないという課題がある。エアギャップの上部は、絶縁膜の堆積により円錐状の形状となっている。エアギャップを形成する配線間隔が大きく円錐部が高くなると、絶縁膜の研磨時にエアギャップの頂上部が削り取られる可能性がある。この空隙に上層膜が流れ込み、歩留まり低下の原因となる。
【０００９】
第二に、半導体集積回路の設計において、エアギャップを形成することによりエアギャップ上層の配線が滑落する可能性が考慮されていないという課題がある。エアギャップは、メタル層の上に堆積される絶縁膜が流れ落ちずにできる空隙である。前記特許文献３記載の技術では、半導体集積回路の製造の際に生じるアライメントずれによるエアギャップとビアとの貫通を防ぐために、ビアの周囲をエアギャップ禁止領域とするように構成されているが、配線に関しては考慮されていない。また、エアギャップ禁止領域を生成することによるマスクコストの増加に関しても考慮されていない。
【００１０】
第三に、前記特許文献３記載の技術では、半導体集積回路の製造の際に生じるアライメントずれによるエアギャップとビアとの貫通を防ぐために、ビアの周囲をエアギャップ禁止領域とするように構成されているが、ビアの周囲をエアギャップ禁止領域とすることによって配線性が悪化する可能性が考慮されていないという課題がある。配線性が悪化することにより、チップ面積が増大する可能性がある。また、上記と同様に、エアギャップ禁止領域の生成によるマスクコストの増加が考慮されていない。
【００１１】
本発明は、前記の課題に着目してなされたのもであり、その目的は、エアギャップによる配線間寄生容量の低減による効果及び弊害、並びに歩留まりを考慮し必要最低限のエアギャップを生成するための、また、エアギャップ禁止領域の生成を容易化するための半導体集積回路装置の配線構造並びにその設計方法及び設計装置を提供することにある。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明では、近傍にエアギャップが生成されることにより歩留まり低下の弊害を及ぼす要因となる配線パターンに対して、エアギャップの生成やエアギャップの禁止領域の生成を短期間で制御可能な構成を採用する。
【００１３】
具体的に、請求項１記載の発明の配線構造の設計方法は、半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、レイアウトデータの配線パターンの配線毎の配線幅を検出する配線幅検出工程と、前記配線幅検出工程の検出結果に基づいて所定の配線幅以上の配線を特定する配線特定工程と、前記配線特定工程により特定された配線と他の配線との配線間隔を検出する配線間隔検出工程と、前記配線間隔検出工程の検出結果に基づいてエアギャップ禁止領域を生成又は削除するエアギャップ禁止領域生成削除工程とを有することを特徴とする。
【００１４】
請求項２記載の発明の配線構造の設計方法は、半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、レイアウトデータの配線パターンの配線領域毎の配線密度を検出する配線密度検出工程と、前記配線密度検出工程の検出結果に基づいて所定の配線密度以上の配線領域を特定する領域特定工程と、前記領域特定工程により特定された配線領域及びその周辺領域に対してエアギャップ禁止領域を生成又は削除するエアギャップ禁止領域生成削除工程とを有することを特徴とする。
【００１５】
請求項３記載の発明の配線構造は、半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、太幅配線と他の配線との配線間隔が一定値以下の配線領域にのみエアギャップが存在することを特徴とする。
【００１６】
請求項４記載の発明の配線構造は、半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、配線密度が一定値以下の配線領域にのみエアギャップが存在することを特徴とする。
【００１７】
請求項５記載の発明の配線構造の設計装置は、半導体集積回路装置のある配線層の配線構造を設計する設計装置であって、レイアウトデータの配線パターンの配線毎の平坦度を検出する平坦度検出手段と、前記平坦度検出手段の検出結果に基づいて所定値以上の段差が発生する配線を特定する配線特定手段と、前記配線特定手段により特定された配線の周辺領域に対してエアギャップ禁止領域を生成又は削除するエアギャップ禁止領域生成削除手段とを有することを特徴とする。
【００１８】
請求項６記載の発明の配線構造の設計方法は、半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、前記配線間隔検出工程により検出された配線間隔の領域が所定の面積以上であるか否かを検出する面積検出工程と、前記面積検出工程において前記領域が所定の面積以上であると検出されたとき、エアギャップとエアギャップ禁止領域とを前記領域に生成するエアギャップ生成工程とを有することを特徴とする。
【００１９】
請求項７記載の発明の配線構造は、半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、前記配線層内の配線間には、エアギャップと絶縁膜とを備えることを特徴とする。
【００２０】
請求項８記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、多層配線層のうちの奇数層及び偶数層の何れか一方の配線層にのみエアギャップを有することを特徴とする。
【００２１】
請求項９記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、多層配線層のうちの一部の領域において奇数層にのみエアギャップを有し、前記多層配線層のうちの他の領域において偶数層にのみエアギャップを有することを特徴とする。
【００２２】
請求項１０記載の発明の配線構造の設計装置は、多層配線構造の半導体集積回路装置の配線構造を設計する設計装置であって、レイアウトデータの配線パターンに基づいて配線層毎のエアギャップ生成領域を抽出するエアギャップ生成領域抽出手段と、前記エアギャップ生成領域抽出手段の抽出結果に基づいて、ある配線層を基準として、その基準層のエアギャップ生成領域と一層上又は一層下の配線層のエアギャップ生成領域との重なり箇所を検出するエアギャップ重なり箇所検出手段と、前記エアギャップ重なり箇所検出手段により検出された重なり箇所に対して、基準層及び、一層上の配線層又は一層下の配線層の少なくとも一方の配線層のエアギャップ生成領域にエアギャップ禁止領域を生成するエアギャップ禁止領域生成手段とを有することを特徴とする。
【００２３】
請求項１１記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、エアギャップの上層に生成されたエアギャップ禁止領域は、その長さが前記エアギャップの幅と同一であると共に、その幅が前記エアギャップ禁止領域と同一配線層の最近接のエアギャップの幅と同一であることを特徴とする。
【００２４】
請求項１２記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、エアギャップの下層に生成されたエアギャップ禁止領域は、その長さが前記エアギャップの幅と同一であると共に、その幅が前記エアギャップ禁止領域と同一配線層の最近接のエアギャップの幅と同一であることを特徴とする。
【００２５】
請求項１３記載の発明の配線構造の設計方法は、多層配線構造の半導体集積回路装置の配線構造を設計する設計方法であって、レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、前記配線間隔検出工程により検出された配線間隔の領域の上層に上層配線が存在するか否かを検出する上層配線検出工程と、前記上層配線検出工程において前記領域の上層に上層配線が存在すると検出されたとき、前記上層配線をその同一配線層の絶縁膜上にある配線と接続する上層配線接続工程とを有することを特徴とする。
【００２６】
請求項１４記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路装置の配線構造であって、エアギャップの上層に存在する上層配線は、当該上層配線と同一配線層の絶縁膜上にある配線と少なくとも１点で接続されていることを特徴とする。
【００２７】
請求項１５記載の発明の配線構造の設計方法は、多層配線構造の半導体集積回路の配線構造を設計する設計方法であって、レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、前記配線間隔検出工程により検出された配線間隔の領域の上層に上層配線が存在するか否かを検出する上層配線検出工程と、前記上層配線検出工程において前記領域の上層に上層配線が存在すると検出され、且つ、前記上層配線の少なくとも一辺の全部がエアギャップ生成領域の端部と重なるとき、前記上層配線の一辺が前記エアギャップ生成領域の端部と重ならないようにする重なり回避工程とを有することを特徴とする。
【００２８】
請求項１６記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路の配線構造であって、エアギャップの上層に存在する上層配線は、その少なくとも一辺の全部が下層のエアギャップの端部と重ならないことを特徴とする。
【００２９】
請求項１７記載の発明の配線構造の設計方法は、多層配線構造の半導体集積回路の配線構造を設計する設計方法であって、レイアウトデータの配線パターンに基づいてエアギャップが形成可能な配線間隔を検出する配線間隔検出工程と、前記配線間隔検出工程により検出された配線間隔の領域の上層に上層配線が存在するか否か検出する上層配線検出工程と、前記領域と前記上層配線との重なり面積を検出する重なり面積検出工程と、前記重なり面積が所定の面積以上のとき、前記領域の一部にエアギャップ禁止領域を生成するエアギャップ禁止領域生成工程とを有することを特徴とする。
【００３０】
請求項１８記載の発明の配線構造は、エアギャップを有する多層配線構造の半導体集積回路の配線構造であって、ある基準層のエアギャップ生成領域には、前記基準層の上層に存在する上層配線との重なり箇所に少なくとも１つの絶縁体が含まれることを特徴とする。
【００３１】
請求項１９記載の発明の配線構造は、半導体集積回路装置のうちのエアギャップを有する配線層の配線構造であって、エアギャップに隣接するビアに接続される配線は、前記エアギャップが存在する方向の突き出し量がその他の方向の突き出し量よりも大きいことを特徴とする。
【００３２】
請求項２０記載の発明の配線構造の設計方法は、半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、レイアウトデータの配線パターンに基づいてエアギャップの生成領域を抽出するエアギャップ生成領域抽出工程と、前記エアギャップ生成領域抽出工程により抽出されたエアギャップ生成領域に隣接するビアを特定する隣接ビア特定工程と、前記隣接ビア特定工程により特定されたビアに接続される配線を検出し、その配線のうちの前記エアギャップ生成領域と接する辺を検出する配線辺検出工程と、前記配線辺検出工程により検出された配線の辺を拡大して、前記ビアに接続される配線の突き出し量を拡大する配線突き出し量拡大工程とを有することを特徴とする。
【００３３】
請求項２１記載の発明は、前記請求項２０記載の配線構造の設計方法において、さらに、前記配線辺検出工程により検出された配線の辺を拡大する際に、前記配線の周辺の配線を移動させる周辺配線移動工程を有することを特徴とする。
【００３４】
請求項２２記載の発明の配線構造の設計方法は、半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、レイアウトデータの配線パターンに基づいてエアギャップの生成領域を抽出するエアギャップ生成領域抽出工程と、前記エアギャップ生成領域抽出工程により抽出されたエアギャップ生成領域に隣接するビアを特定する隣接ビア特定工程と、前記隣接ビア特定工程により特定されたビアの位置を変更するビア位置変更工程とを有することを特徴とする。
【００３５】
請求項２３記載の発明の配線構造の設計方法は、半導体集積回路装置のある配線層の配線構造を設計する設計方法であって、レイアウトデータに基づいてビアを用いずに配線パターンを形成する配線の配線名を設定する配線名設定工程と、前記配線名設定工程により設定した配線を形成する領域を指定する配線形成領域指定工程と、前記レイアウトデータに基づいてエアギャップが形成される配線間隔の間隔情報を指定するエアギャップ形成間隔指定工程と、前記エアギャップ形成間隔指定工程により指定した配線間隔以下で、前記配線形成領域指定工程により指定した領域内に、前記配線名設定工程により設定した配線の配線パターンを形成する配線パターン形成工程とを有することを特徴とする。
【００３６】
以上により、前記請求項１〜７記載の発明では、半導体集積回路装置内の配線幅の太い箇所や配線密度の高い箇所周辺、配線の平坦度によって研磨され易い箇所やその周辺領域にエアギャップ禁止領域を生成して、円錐部の高いエアギャップが形成されることを抑制するので、エアギャップの形成不良による歩留り低下を抑制できる。また、配線間隔が大きくあいている箇所に関しても、その箇所全てをエアギャップ禁止領域とせずにエアギャップ及びエアギャップ禁止領域を形成するので、効率的にエアギャップを形成することができる。
【００３７】
また、前記請求項８〜１８記載の発明では、エアギャップを形成することによりエアギャップ上層の上層配線が滑落する可能性を考慮して、上層配線を同層の他の配線と接続したり、エアギャップの端部と上層配線の端部との重なりを回避したりするので、上層配線がエアギャップに滑落することによる歩留り低下を抑制することができると共に、上層配線の滑落防止の際にエアギャップ禁止領域を設けないので、エアギャップ禁止領域の生成によるマスクコストの増加を抑制することができる。
【００３８】
さらに、前記請求項１９〜２３記載の発明では、エアギャップに隣接するビアに接続される配線の突き出し量を拡大したり、そのビアの位置を変更したりするので、エアギャップにビアが欠落することによる歩留まり低下を抑制できる。また、ビア周囲部分にエアギャップ禁止領域に設けずに設計を行うので、配線性の悪化を低減してチップ面積の増大を抑制できると共に、エアギャップ禁止領域の生成によるマスクコストの増加を抑制することができる。
【発明の効果】
【００３９】
以上説明したように、請求項１〜２３記載の発明の半導体集積回路装置の配線構造並びにその設計方法及び設計装置によれば、自動配線処理工程及び配線処理後にエアギャップによる配線やビアの歩留まり低下を抑制した配線パターンの生成が可能となると共に、その配線パターンを短期間で生成することが可能となる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施形態の半導体集積回路装置の配線構造並びにその設計方法及び設計装置を図面に基づいて説明する。
【００４１】
（第１の実施形態）
以下、本発明の第１の実施形態に係る配線構造の設計方法及び設計装置並びにその設計装置を用いて得られる配線構造について説明する。
【００４２】
本実施形態は、段差発生箇所を特定してエアギャップ禁止領域を生成することで、ＣＭＰによるエアギャップ頂点部の除去防止を特徴とする。
【００４３】
図１は、本発明の第１の実施形態の配線構造の設計装置の概略構成を示す構成図である。
【００４４】
同図において、半導体集積回路装置の配線構造の設計装置は、配線後の入力レイアウトデータ１００１を入力する入力手段１００２と、前記入力レイアウトデータ１００１の配線パターンの配線毎の配線幅を検出する手段１００３と、前記手段１００３の検出結果に基づいてプロセスによって決まる配線幅条件１００５を用いて一定幅以上の配線を特定する手段１００４と、前記手段１００４により特定された配線と他の配線との配線間隔を検出する手段１００６と、前記手段１００６の検出結果に基づいてエアギャップ禁止領域を生成又は削除する手段１００７と、前記手段１００７により決定されたエアギャップ禁止領域を含む出力レイアウトデータ１００９を出力する出力手段１００８とを備えている。
【００４５】
以下、図２を用いて、本実施形態に係る半導体集積回路装置の配線構造について説明する。
【００４６】
図２（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図である。配線２００１は電源などで主に使用される太幅配線、配線２００２、２００３、２００４は信号配線などで主に使用される最小配線幅の配線である。同図（Ｂ）は、同図（Ａ）のＡ−Ａ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対するＣＭＰ後のＡ−Ａ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜２００６を堆積させエアギャップ２００５を生成したときの断面図である。
【００４７】
一般に、太幅配線２００１はＣＭＰの際に研磨されやすく、ＣＭＰ後の配線パターンは図２（Ｃ）のように太幅配線２００１が大きく削られて段差が発生する。この際、前記太幅配線２００１近傍の配線２００２、２００３の配線間隔が大きい場合、同図（Ｄ）のように段差近傍に円錐部の高いエアギャップ２００５が形成される。この状態で段差解消のために、絶縁膜２００６に対するＣＭＰを行うと、円錐部の高いエアギャップ２００５の頂点部が削り取られて空隙に上層膜が流れ込み、歩留まり低下の原因となる。
【００４８】
本実施形態では、まず、図１の手段１００４を用いて、研磨されやすい一定幅以上の太幅配線２００１を特定する。その後、手段１００６を用いて、前記太幅配線２００１の近傍に存在し円錐部の高いエアギャップ２００５が形成される配線間隔箇所を特定し、手段１００７を用いて、その箇所に対してエアギャップ禁止領域を生成する。
【００４９】
図３は、本実施形態の配線構造の設計装置を用いて設計された半導体集積回路装置のある配線層の配線構造を示す図である。
【００５０】
同図（Ａ）及び同図（Ｂ）は上記図２と同様であるので、その説明は省略する。同図（Ｃ）は、同図（Ａ）の配線パターンに対してエアギャップ禁止領域３００５を生成した配線パターンのＡ−Ａ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させたときの断面図である。
【００５１】
本実施形態の配線構造の設計装置を用いることによって、図３（Ｃ）のように段差発生箇所周辺にはエアギャップ禁止領域３００５が生成されて、その領域３００５にエアギャップが生成されない配線パターンが得られる。従って、ＣＭＰを行った場合であってもエアギャップの頂点部が削り取られることがなく、歩留まり低下を抑制することが可能となる。
【００５２】
また、本実施形態では、円錐部の高いエアギャップが生成される配線間隔箇所にのみエアギャップ禁止領域を生成して、エアギャップ生成可能領域を残しながらも歩留まりを確保することが可能である。
【００５３】
以下、本実施形態に係る他の配線構造の設計装置及びその設計装置を用いて得られる配線構造について説明する。
【００５４】
ＣＭＰの際に研磨されやすい他の形状としては太幅配線の他に、配線密度の高い領域が考えられる。
【００５５】
図４（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＢ−Ｂ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対するＣＭＰ後のＢ−Ｂ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜４００４を堆積させエアギャップ４００３、４００５を生成したときの断面図である。
【００５６】
領域α４００１を７０％の配線密度領域、領域β４００２を２０％の配線密度領域とした場合、ダマシンプロセスにおいては、ＣＭＰの際に前記領域α４００１は削られやすく、前記領域β４００２は削られにくい性質がある。この場合、前記領域α４００１と前記領域β４００２との間において、図４（Ｃ）に示すように段差が発生する。この段差近傍に同図（Ｄ）に示すように円錐部の高いエアギャップ４００３が形成された場合、この状態で絶縁膜４００４に対するＣＭＰを行うと、円錐部の高いエアギャップ４００３の頂点部が削り取られて空隙に上層膜が流れ込み、歩留まり低下の原因になる。
【００５７】
図５は、本実施形態の他の配線構造の設計装置における概略構成を示す構成図である。
【００５８】
同図において、半導体集積回路装置の配線構造の設計装置は、配線後の入力レイアウトデータ５００１を入力する入力手段５００２と、前記入力レイアウトデータ５００１の配線パターンの配線領域毎の配線密度を検出する手段５００３と、前記手段５００３の検出結果に基づいてプロセスによって決まる配線密度条件５００５を用いて一定密度以上の配線領域を特定する手段５００４と、前記手段５００４により特定された配線領域の周辺領域に存在し、円錐部の高いエアギャップが形成される配線間隔箇所を検出する手段５００６と、前記手段５００６の検出結果に基づいてエアギャップ禁止領域を生成又は削除する手段５００７と、前記手段５００７により決定されたエアギャップ禁止領域を含む出力レイアウトデータ５００９を出力する出力手段５００８とを備えている。
【００５９】
図６は、本実施形態の他の配線構造の設計装置を用いて設計された半導体集積回路装置のある配線層の配線構造を示す図である。
【００６０】
同図（Ａ）及び同図（Ｂ）は上記図４と同様であるので、その説明は省略する。同図（Ｃ）は、同図（Ａ）の配線パターンに対してエアギャップ禁止領域６００５、６００６を生成した配線パターンのＢ−Ｂ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜６００４を堆積させたときの断面図である。
【００６１】
本実施形態の配線構造の設計装置を用いることによって、図６（Ｃ）のように段差発生箇所周辺にはエアギャップ禁止領域６００５が生成されて、その領域６００５にエアギャップが生成されない配線構造が得られる。従って、ＣＭＰを行った場合であってもエアギャップの頂点部が削り取られることがなく、歩留まり低下を抑制することが可能となる。
【００６２】
また、本実施形態では、円錐部の高いエアギャップが生成される配線間隔箇所にのみエアギャップ禁止領域を生成して、エアギャップ生成可能領域を残しながらも歩留まりを確保することが可能である。
【００６３】
以下、本実施形態の半導体集積回路装置の配線構造の設計方法を説明する。
【００６４】
図７は、本実施形態の配線構造及び他の配線構造の設計方法における処理フローを示すフローチャート図である。
【００６５】
まず、入力工程Ｓ７００２において、配線後の入力レイアウトデータ７００１を入力する。次に、工程（配線幅検出工程、配線密度検出工程）Ｓ７００３において、前記入力工程Ｓ７００２に入力された入力レイアウトデータ７００１の配線パターンの配線毎の配線幅を検出したり、配線パターンの配線領域毎の配線密度を検出する。そして、工程（配線特定工程、領域特定工程）Ｓ７００４において、前記工程Ｓ７００３の検出結果に基づいてプロセスによって決まる配線幅・配線密度条件７００５を用いてＣＭＰの際に段差が発生しやすい太幅配線や配線密度の高い領域を特定する。
【００６６】
その後、工程（配線間隔検出工程、エアギャップ禁止領域生成削除工程）Ｓ７００６において、前記工程Ｓ７００４により特定された太幅配線や配線領域の周辺領域に存在し、円錐部の高いエアギャップが形成される配線間隔箇所を検出する。そして、工程（エアギャップ禁止領域生成削除工程）Ｓ７００７において、前記工程Ｓ７００６の検出結果に基づいてエアギャップ生成領域を生成又は削除する。
【００６７】
そして、出力工程Ｓ７００８において、前記工程Ｓ７００７により決定されたエアギャップ禁止領域を含む出力レイアウトデータ７００９を出力する。
【００６８】
以上説明したように、本実施形態の配線構造の設計方法及び設計装置では、太幅配線及び配線密度が高い領域並びにそれらの近傍の一定距離以内の配線間にはエアギャップが生成されない配線構造が得られるので、ＣＭＰの際にエアギャップの頂点部が削り取られることがなく、エアギャップ生成可能箇所を残しながら歩留まりを確保することが可能となる。
【００６９】
尚、太幅配線の一定値、配線密度の一定値や配線間隔はプロセスによって決定付けられる値である。
【００７０】
また、本実施形態では、エアギャップ禁止領域を生成する場合について記載したが、プロセスによって決まる配線幅や配線密度の条件によっては、既に配置されているエアギャップ禁止領域を削除してもよいのは勿論である。
【００７１】
（第２の実施形態)
以下、本発明の第２の実施形態に係る配線構造の設計装置及びその設計装置を用いて得られる配線構造について説明する。
【００７２】
上記第１の実施形態で示した配線構造の設計方法及び設計装置では、太幅配線、高密度配線領域及びそれらの近傍のエアギャップは全て禁止とするので、必要以上にエアギャップが生成されなくなり、ｌｏｗ−ｋ化を妨げる可能性がある。
【００７３】
本実施形態は、プロセスによって決まる一定条件のエアギャップを全て禁止するのではなく配線の段差状況を計算しながら、エアギャップを生成するか否かを決定することを特徴とする。
【００７４】
図８は、本発明の第２の実施形態の配線構造の設計装置の概略構成を示す構成図である。
【００７５】
同図において、半導体集積回路装置の配線構造の設計装置は、配線後の入力レイアウトデータ８００１を入力する入力手段８００２と、前記入力レイアウトデータ８００１の配線パターンから配線及び絶縁膜の段差量を検出する手段（平坦度検出手段）８００３と、前記手段８００３の検出結果に基づいてプロセスによって決まる段差条件８００５を用いて段差発生箇所（配線）を特定する手段（配線特定手段）８００４と、前記手段８００４により特定された箇所と他の配線との配線間隔を検出する手段（エアギャップ禁止領域生成削除手段）８００６と、前記手段８００６の検出結果に基づいてエアギャップ禁止領域を生成又は削除する手段（エアギャップ禁止領域生成削除手段）８００７と、前記手段８００７により決定されたエアギャップ禁止領域を含む出力レイアウトデータ８００９を出力する出力手段８００８を備えている。
【００７６】
上記第１の実施形態では、一定幅以上の配線や一定密度以上の配線領域を検出したが、本実施形態においては、一定値以上の段差量を有する段差発生箇所を検出することを特徴とする。
【００７７】
図９は、本実施形態の配線構造の設計装置を用いて設計された半導体集積回路装置のある配線層の配線構造を示す図である。
【００７８】
同図（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＢ−Ｂ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対してエアギャップ禁止領域９００８を生成した配線パターンのＢ−Ｂ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させたときの断面図である。
【００７９】
上記の図９（Ａ）及び同図（Ｂ）は、上記第１の実施形態で示した図４と同様の図である。第１の実施形態では、領域α４００１及びその周辺領域のエアギャップを全て禁止にした。
【００８０】
本実施形態では、まず、絶縁膜の研磨状況を計算し、領域α９００１及びその周辺領域に生成されたエアギャップの頂点部が削り取られるかどうかを判断する。削り取られると判断した箇所のエアギャップに対してのみエアギャップ禁止領域を生成する。
【００８１】
例えば、図９（Ｂ）において、エアギャップが生成可能な領域９００３、９００４、９００５、９００６、９００７のうち、絶縁膜の研磨によってエアギャップの頂点部が削り取られる箇所が９００４〜９００７であるとする。この場合、領域９００４〜９００７にはエアギャップ禁止領域９００８を生成させて、領域９００３のエアギャップ９００９のみを残す。
【００８２】
以上により、歩留まり低下箇所にのみエアギャップ禁止領域を生成させることが可能となるので、ｌｏｗ−ｋ化と歩留まり確保との両立が可能となる。
【００８３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【００８４】
本実施形態は、配線間の面積が一定値以上の箇所であっても全てをエアギャップ禁止領域とせずに、エアギャップ及びエアギャップ禁止領域を配線間に形成することで、配線間の面積が一定値以上の箇所にも効率的にエアギャップを形成することを特徴とする。
【００８５】
図１０は、本発明の第３の実施形態の配線構造の設計方法における処理フローを示すフローチャート図である。
【００８６】
以下、図１０に示す処理フローの流れを説明する。
【００８７】
まず、工程（配線間隔検出工程）Ｓ００１０＿００１において、配置前のレイアウトデータに基づいてチップ全体でエアギャップが形成可能な配線間隔（エアギャップ生成可能領域）を検出する。
【００８８】
次に、工程（面積検出工程）Ｓ００１０＿００２において、前記工程Ｓ００１０＿００１で検出されたエアギャップ生成可能領域にエアギャップを生成した際のエアギャップ生成領域の面積を検出する。そして、工程（面積検出工程）Ｓ００１０＿００３では、前記工程Ｓ００１０＿００２で検出された領域面積が予め指定された一定面積以上か否かを検出する。一定面積以下の場合はフローチャートを終了し、指定された面積以上の場合は次ステップに移る。
【００８９】
次ステップの工程（エアギャップ生成工程）Ｓ００１０＿００４では、対象となるエアギャップ生成領域において、前記工程Ｓ００１０＿００３で用いた予め指定された一定面積以下となるように、生成するエアギャップを分断するエアギャップ禁止領域を設定する。
【００９０】
図１１は、本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置のある配線層の配線構造のレイアウト図である。
【００９１】
同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図であり、配線００１１＿００１と配線００１１＿００２との間にエアギャップ生成可能領域００１１＿００３が存在している。同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図であり、同図(Ａ)のエアギャップ生成可能領域００１１＿００３が分断されて、絶縁体（エアギャップ禁止領域、絶縁膜）００１１＿００４とエアギャップ００１１＿００５とが形成されている。
【００９２】
以上説明したように、本実施形態の配線構造及びその設計方法では、従来では配線間のエアギャップ精製領域の面積が一定値以上の箇所は全てにエアギャップ禁止領域が生成されていたが、その箇所にエアギャップ禁止領域を全面に生成することなく、エアギャップを効率的に生成することが可能となる。
【００９３】
（第４の実施形態）
以下、本発明の第４の実施形態に係る配線構造について説明する。
【００９４】
エアギャップの生成箇所は絶縁膜が存在しないために、エアギャップを生成しない箇所に比べて強度が不足する。本実施形態は、多層配線構造において、奇数層及び偶数層の何れか一方の配線層にのみエアギャップが生成されていることを特徴とする。
【００９５】
図１２は、本発明の第４の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【００９６】
同図において、１２＿００１はＭｘ層（奇数層）配線、１２＿００２は（Ｍｘ＋１）層（偶数層）配線である。
【００９７】
図１３は、従来のエアギャップを有する多層配線構造の半導体集積回路装置の配線構造の平面図であり、図１４は、本発明のエアギャップを有する多層配線構造の半導体集積回路装置の配線構造の平面図である。
【００９８】
従来のエアギャップを有する配線構造では、図１３に示すように、ｌｏｗ−ｋ化を促進するために、エアギャップが生成できると判断される箇所全てに対して、Ｍｘ層エアギャップ１３＿００１及び（Ｍｘ＋１）層エアギャップ１３＿００２を生成していた。この場合、１３＿００３のようにＭｘ層エアギャップ１３＿００１と（Ｍｘ＋１）層エアギャップ１３＿００２とが重なる箇所が形成され、強度的に弱い箇所が複数点在することになり、歩留まりの低下要因となる。
【００９９】
そこで、図１４に示すように多層配線構造において、奇数層であるＭｘ層にはエアギャップの生成を許可し、偶数層である（Ｍｘ＋１）層にはエアギャップの生成を禁止することにより、エアギャップが連続して積層することがなく、強度不足を解消することができる。
【０１００】
この際、ｌｏｗ−ｋ化が望まれるセットアップタイミングの厳しいタイミングパスを奇数層（Ｍｘ層）で構成し、配線遅延増加が望まれるホールドタイミングの厳しいタイミングパスを偶数層（Ｍｘ＋１）層で構成する等、タイミングパスに応じて優先的に使用する配線層を決定することが望ましい。
【０１０１】
エアギャップ禁止が標準で、エアギャップ生成箇所に対してマスク追加を行うプロセスにおいては、奇数層及び偶数層の何れか一方の配線層にのみエアギャップ生成用のマスクを追加すればよく、マスクコストの低減にもつながる。
【０１０２】
尚、本実施形態では、奇数層（Ｍｘ層）をエアギャップ生成可能配線層、偶数層（（Ｍｘ＋１）層）をエアギャップ生成禁止配線層に設定したが、逆に設定されていてもよいのは勿論である。
【０１０３】
図１５は、本発明のエアギャップを有する他の多層配線構造の半導体集積回路装置の配線構造の平面図である。
【０１０４】
また、本実施形態では、チップ全体に対し奇数層はエアギャップ生成可能、偶数層はエアギャップ生成禁止としたが、図１５に示すように、領域α１５＿００４において、Ｍｘ層にはＭｘ層エアギャップ１５＿００５を生成して（Ｍｘ＋１）層はエアギャップの生成を禁止すると共に、領域β１５＿００３において、Ｍｘ層はエアギャップの生成を禁止して（Ｍｘ＋１）層には（Ｍｘ＋１）層エアギャップ１５＿００５を生成としても良く、タイミングパス及び回路の構成状況に応じて使い分ければよい。
【０１０５】
（第５の実施形態）
以下、本発明の第５の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【０１０６】
上記第４の実施形態で示した配線構造では、奇数層又は偶数層の何れか一方の配線層にのみエアギャップを生成することで強度を保つことが可能であるが、ｌｏｗ−ｋ化の限定及び配線効率の悪化につながる可能性がある。
【０１０７】
本実施形態では、奇数層又は偶数層と限定してエアギャップの生成を行うのではなく、エアギャップが連続して重なる箇所のみに対してエアギャップ禁止領域を生成することを特徴とする。
【０１０８】
図１６は、本発明の第５の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【０１０９】
同図において、Ｍｅｔａｌ２層で構成されるＭ２層配線１６＿００１−１６＿００２間、Ｍ２層配線１６＿００３−１６＿００４間、及び、Ｍｅｔａｌ３層で構成されるＭ３層配線１６＿００５−１６＿００６間はエアギャップが生成可能であり、Ｍｅｔａｌ３層で構成されるＭ３層配線１６＿００７−１６＿００８間はエアギャップが生成されないとする。
【０１１０】
上記の第４の実施形態と同様に、奇数層にのみエアギャップ生成を限定すると、Ｍ２層配線１６＿００１−１６＿００２間及びＭ２層配線１６＿００３−１６＿００４間は共にエアギャップの生成が禁止される。
【０１１１】
本実施形態においては、エアギャップが２層連続で生成される領域１６＿０１１に対してエアギャップ禁止領域が存在する。
【０１１２】
以下に、具体的手順を説明する。
【０１１３】
図１７（Ａ）及び同図（Ｂ）は、本実施形態の配線構造の設計方法の処理を示す図であり、図１８（Ａ）及び同図（Ｂ）は、本実施形態の配線構造の設計方法の図１７の次工程の処理を示す図である。
【０１１４】
図１９は、本実施形態のエアギャップを有する半導体集積回路装置の配線構造の平面図である。
【０１１５】
まず、図１７（Ａ）及び同図（Ｂ）に示すように、各層毎のエアギャップ生成領域を抽出する。Ｍｅｔａｌ２層に関しては、Ｍ２層エアギャップ１７＿００１及びＭ２層エアギャップ１７＿００２、Ｍｅｔａｌ３層に関してはＭ３層エアギャップ１７＿００３が抽出される。
【０１１６】
次に、図１８（Ａ）及び同図（Ｂ）に示すように、抽出したエアギャップ生成領域の重なり箇所を論理演算により抽出する。具体的には、Ｍ２層エアギャップ１７＿００１、Ｍ２層エアギャップ１７＿００２及びＭ３層エアギャップ１７＿００３の論理積（ＡＮＤ）を取る。そして、抽出したエアギャップ生成領域の重なり箇所に対し、エアギャップ禁止領域１７＿００４を生成する。
【０１１７】
この場合、Ｍｅｔａｌ２層及びＭｅｔａｌ３層の少なくとも一方のＭｅｔａｌ層にエアギャップ禁止領域を設定することが可能であり、本実施形態ではＭｅｔａｌ２層にエアギャップ禁止領域を生成する。
【０１１８】
これにより、図１９に示すように、Ｍ２層配線１６＿００１−１６＿００２間及びＭ２層配線１６＿００３−１６＿００４間と、Ｍ３層配線１６＿００５−１６＿００６間との重なり箇所には、エアギャップが連続して生成されることがない。また、その他の領域にはエアギャップ禁止領域を生成しないので、ｌｏｗ−ｋ化が保たれる。
【０１１９】
以上のように、エアギャップが連続して生成されるかどうかを判定する工程を設けることにより、強度不足に陥る箇所にのみエアギャップ禁止領域を生成することが可能となり、ｌｏｗ−ｋ化と歩留まり低下防止とを両立することが可能となる。
【０１２０】
（第６の実施形態）
以下、本発明の第６の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【０１２１】
図２０は、本発明の第６の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【０１２２】
以下、図２０に示す処理フローの流れを説明する。
【０１２３】
まず、工程（配線間隔検出工程）Ｓ００２０＿００１において、配置前の入力レイアウトデータに基づいてチップ全体でエアギャップが形成可能な配線間隔（エアギャップ生成可能領域）を検出する。
【０１２４】
次に、工程（上層配線検出工程）Ｓ００２０＿００２において、前記工程Ｓ００２０＿００１で検出されたエアギャップ生成可能領域にエアギャップを生成した際のエアギャップ生成領域の上層領域に上層配線が存在するかを検出する。前記工程Ｓ００２０＿００２で上層配線が検出されなければフローチャートを終了し、検出されれば次ステップに移る。
【０１２５】
次ステップの工程（上層配線接続工程）Ｓ００２０＿００３では、前記工程Ｓ００２０＿００２で検出された上層配線をその同一層にある同電位の配線かダミーメタルと接続する。
【０１２６】
図２１は、本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造のレイアウト図である。
【０１２７】
同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図であり、配線００２１＿００１と配線００２１＿００２との間にエアギャップ生成可能領域００２１＿００３が存在し、前記エアギャップ生成可能領域００２１＿００３の上層に上層配線００２１＿００４が存在している。
【０１２８】
同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図であり、前記図２１（Ａ）のエアギャップ生成可能領域００２１＿００３の上層の上層配線００２１＿００４が、ダミーメタル００２１＿００６を介して同一配線層に存在する同電位の配線００２１＿００５と接続されている。また、前記エアギャップ生成可能領域００２１＿００３には、エアギャップ００２１＿００７が生成されている。
【０１２９】
以上のように、本実施形態の配線構造の設計方法では、エアギャップの上層に存在する上層配線を、その同一配線層の配線等と接続することによって、上層配線がその下層のエアギャップに滑落することを防ぐことが可能となる。
【０１３０】
尚、ダミーメタルを介して接続する配線はダミーメタルか同電位の配線のどちらでも構わない。
【０１３１】
（第７の実施形態）
以下、本発明の第７の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【０１３２】
図２２は、本発明の第７の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【０１３３】
以下、図２２に示す処理フローの流れを説明する。
【０１３４】
まず、工程（配線間隔検出工程）Ｓ００２２＿００１において、配置前のレイアウトデータに基づいてチップ全体でエアギャップが形成可能な配線間隔（エアギャップ生成可能領域）を検出する。
【０１３５】
次に、工程（上層配線検出工程）Ｓ００２２＿００２において、前記工程Ｓ００２２＿００１で検出されたエアギャップ生成可能領域にエアギャップを生成した際のエアギャップ生成領域の上層領域に上層配線が存在するかを検出する。前記工程Ｓ００２２＿００２で上層配線が検出されなければフローチャートを終了し、検出されれば次ステップに移る。
【０１３６】
次ステップの工程（重なり回避工程）Ｓ００２２＿００３では、前記工程Ｓ００２２＿００２で検出された上層配線の少なくとも一辺の端部が前記エアギャップ生成領域の端部と重なるかを検出する。前記工程Ｓ００２２＿００３で重なりが検出されなければフローチャートを終了し、検出されれば次ステップに移る。
【０１３７】
次ステップの工程（重なり回避工程）Ｓ００２２＿００４では、前記工程Ｓ００２２＿００３で検出された上層配線の端部がエアギャップの端部と重ならないようにするために、前記上層配線の配線幅を太くして前記エアギャップ生成領域の端部との重なりを回避する。
【０１３８】
図２３は、本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造のレイアウト図である。
【０１３９】
同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図であり、配線００２３＿００１と配線００２３＿００２との間にエアギャップ生成可能領域００２３＿００３が存在し、前記エアギャップ生成可能領域００２３＿００３の上層に上層配線００２３＿００４が存在している。
【０１４０】
同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図であり、前記図２３(Ａ)のエアギャップ生成可能領域００２３＿００３の端部と上層配線００２３＿００４の端部とが重ならないように上層配線００２３＿００４の配線幅を太くすることで、前記エアギャップ生成可能領域００２３＿００３に生成されたエアギャップ００２１＿００７との重なりを回避している。
【０１４１】
以上のように、本実施形態の配線構造の設計方法では、エアギャップ００２３＿００５の上層に配置される上層配線００２３＿００４の配線幅を太くすることによって、前記エアギャップ００２３＿００５に前記上層配線００２３＿００４が滑落することを防ぐことが可能となる。
【０１４２】
尚、上層配線００２３＿００４の配線幅を太くしなくとも、エアギャップ００２３＿００５の端部の重なりが回避可能であれば他の方法であっても良いのは勿論である。
【０１４３】
（第８の実施形態）
以下、本発明の第８の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【０１４４】
図２４は、本発明の第８の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【０１４５】
以下、図２４に示す処理フローの流れを説明する。
【０１４６】
まず、工程（配線間隔検出工程）００２４＿００１において、チップ全体でエアギャップが生成可能な配線間隔（エアギャップ生成可能領域）を検出する。
【０１４７】
次に、工程（上層配線検出工程）００２４＿００２において、前記工程００２４＿００１で検出されたエアギャップ生成可能領域にエアギャップを生成した際のエアギャップ生成領域の上層領域に上層配線が存在するかを検出する。前記工程００２４＿００２で上層配線が検出されなければフローチャートを終了し、検出されれば次ステップに移る。
【０１４８】
次ステップの工程（重なり面積検出工程）００２４＿００３では、前記工程００２４＿００２で検出された上層配線とその重なり対象となっているエアギャップ生成領域との重なり面積を検出する。そして、工程（エアギャップ禁止領域生成工程）００２４＿００４では前記工程００２４＿００３で検出された重なり面積が予め指定された面積以上か否かを検出する。指定された面積以下の場合はフローチャートを終了し、指定された面積以上の場合は次ステップに移る。
【０１４９】
次ステップの工程（エアギャップ禁止領域生成工程）００２４＿００５では、対象となるエアギャップ生成領域において、前記工程００２４＿００３で用いた予め指定された面積以下となるようにエアギャップを分断するようにエアギャップ禁止領域を設定する。
【０１５０】
図２５は、本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造のレイアウト図である。
【０１５１】
同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図であり、配線００２５＿００１と配線００２５＿００２との間にエアギャップ生成可能領域００２５＿００３が存在し、前記エアギャップ生成可能領域００２５＿００３の上層に上層配線００２５＿００４が存在している。
【０１５２】
同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図であり、前記図２５(Ａ)のエアギャップ生成可能領域００２５＿００３内に絶縁体００２５＿００５が配置され、エアギャップ００２５＿００６を分断している。
【０１５３】
以上のように、本実施形態の配線構造の設計方法では、エアギャップ生成可能領域００２５＿００３内にエアギャップ００２５＿００６を分断する絶縁体００２５＿００５を設けることによって、エアギャップ００２５＿００６に上層配線００２５＿００４が滑落することを防ぐことが可能となる。
【０１５４】
（第９の実施形態）
以下、本発明の第９の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【０１５５】
図２６は、本発明の第９の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【０１５６】
同図において、メタル４層のＭ４層配線パターン００２ａ＿００４とメタル３層のＭ３層配線パターン００２ａ＿００３とがビア００２ａ＿００１によって接続されており、Ｍ３層配線パターン００２ａ＿００５が前記Ｍ３層配線パターン００２ａ＿００３及び前記ビア００２ａ＿００１の横に並走して配線されている。
【０１５７】
このような配線構造の場合は、Ｍ３層配線パターン００２ａ＿００３とＭ３層配線パターン００２ａ＿００５との間にエアギャップ００２ａ＿００６が生成される。このときに、半導体集積回路装置の製造の際に生じるアライメントずれによって、ビア００２ａ＿００１がエアギャップ００２ａ＿００６に滑落する可能性がある。
【０１５８】
一般的に、ビアの欠落防止対策は、ビアに接続される下層配線であるＭ３層配線パターン００２ａ＿００３とその近傍にある同層配線であるＭ３層配線パターン００２ａ＿００５との間の配線間００２ａ＿００２に一定の配線間隔を空けることで、エアギャップ００２ａ＿００６が生成されないようにする方法が考えられる。しかしながら、この配線間隔を空ける方法は、エアギャップ００２ａ＿００６が生成されない配線間隔が必要なため、配線資源を大きく消費してしまうという課題がある。また、配線の間隔によっては、円錐部が高くなるエアギャップが生成されてしまうことで、研磨時に穴が開いて、歩留まりを低下させることになる。
【０１５９】
一方で、エアギャップ禁止領域を指定する方法は、エアギャップ禁止膜が新たに必要であり、コストが増加するという問題がある。
【０１６０】
本発明は、エアギャップ禁止膜を設けることなく、過剰な配線資源を使用せずに、ビアの欠落を防止することを特徴とする。
【０１６１】
図２７は、本実施形態の配線構造の設計方法の処理フローを示すフローチャート図であり、ビアの下層配線の突き出し拡大を用いてビアの欠落防止対策手順を示したものである。
【０１６２】
以下、図２７に示す処理フローの流れを説明する。
【０１６３】
まず、工程（エアギャップ生成領域抽出工程）００２ｆ＿００１において、配線後のレイアウトデータの配線パターンに基づいてエアギャップの生成領域を抽出する。
【０１６４】
次に、工程（隣接ビア特定工程、配線辺検出工程、配線突き出し量拡大工程、周辺配線移動工程）００２ｆ＿００２において、前記工程００２ｆ＿００１で検出されたエアギャップ生成領域に隣接するビアを特定すると共に、前記ビアに接続される配線を検出し、その配線のうちの前記エアギャップ生成領域と接する辺を検出する。その後、前記配線の辺を拡大して、前記ビアに接続される配線の突き出し量を拡大する。また、突き出し量の拡大の際に、必要に応じて前記配線の周辺配線を移動させる。
【０１６５】
そして、工程００２ｆ＿００３において、前記工程００２ｆ＿００２で突き出し量を拡大した配線を含むレイアウトデータがデザインルールを満たすように違反箇所を発見・修正する。
【０１６６】
図２８は、本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造の平面図であり、図２９は、半導体集積回路装置の他の配線構造の平面図である。これらの配線構造は、上記図２６の配線構造に対して、本実施形態の配線構造の設計方法を適用したものである。図２８は、近傍配線の押しのけが必要ないケースであり、図２９は、近傍配線の押しのけが必要であるケースの配線構造を示している。
【０１６７】
以下、図２９を用いて、本実施形態の配線構造の特徴的な構造を示す。
【０１６８】
本発明は、ビア００２ｃ＿００１の下層配線であるＭ３層配線パターン００２ｃ＿００３の突き出し００２ｃ＿００２をエアギャップ００２ｃ＿００６が生成される方向のＭ３層配線パターン００２ｃ＿００５に向かって拡大することによって、前記エアギャップ００２ｃ＿００６に前記ビア００２ｃ＿００１が欠落することを防止する。
【０１６９】
ビアの下層配線の突き出し００２ｃ＿００２を拡大することで、並走するＭ３層配線パターン００２ｃ＿００５とのデザインルールのエラーが発生する場合は、配線の押しのけを実施する。上記図２６のＭ３層配線パターン００２ａ＿００５に対して、配線の押しのけを実施した配線パターンが図２９のＭ３層配線パターン００２ｃ＿００５である。
【０１７０】
以上のように、本実施形態では、ビア００２ｃ＿００２に接続される下層配線００２ｃ＿００３の突き出し００２ｃ＿００２を拡大して突き出し長を確保することによって、エアギャップ禁止領域を生成することなくエアギャップ００２ｃ＿００６へのビア００２ｃ＿００１の欠落を防止することが可能となる。
【０１７１】
尚、ビア００２ｃ＿００１の下層配線００２ｃ＿００３の突き出し００２ｃ＿００２の拡大は、配線前に予め実施しておいても良いのは勿論である。
【０１７２】
また、半導体集積回路装置内に配置された各ビアに接続される下層配線の突き出し長は、当該半導体集積回路装置の製造の際に生じるアライメントずれに依るエアギャップとビアとの貫通を防ぐエアギャップ禁止領域の最小値であり、半導体の製造プロセスに依存して決定される。
【０１７３】
（第１０の実施形態）
以下、本発明の第１０の実施形態に係る配線構造の設計方法及びその設計方法を用いて得られる配線構造について説明する。
【０１７４】
一般的にビアの欠落防止対策は、上記第９の実施形態にも記載のように、配線資源を大きく消費してしまうという課題がある。
【０１７５】
本発明は、エアギャップ禁止膜を設けることなく、過剰な配線資源を使用せずに、ビアの欠落を防止することを特徴とする。
【０１７６】
図３０は、本発明の第１０の実施形態に係る半導体集積回路装置の配線構造の平面図であり、図３１は、本実施形態の半導体集積回路装置の配線構造の平面図である。
【０１７７】
同図において、メタル４層のＭ４層配線パターン００２ｈ＿００４とメタル３層のＭ３層配線パターン００２ｈ＿００３とがビア００２ｈ＿００１により接続されており、メタル３層のＭ３層配線パターン００２ｈ＿００５が前記Ｍ３層配線パターン００２ｈ＿００３及び前記ビア００２ｈ＿００１の横に並走して配線されている。
【０１７８】
このような配線構造の場合は、Ｍ３層配線パターン００２ｈ＿００３とＭ３層配線パターン００２ｈ＿００５との間にエアギャップ００２ｈ＿００６が生成される。図３０のような配線形状においては、一般的に、配線資源の有効活用を考えて、メタル４層のＭ４層配線パターン００２ｈ＿００４とメタル３層のＭ３層配線パターン００２ｈ＿００３との交点にビア００２ｈ＿００１が配置される。
【０１７９】
本発明は、図３０のビア００２ｈ＿００１を図３１のビア００２ｅ＿００１の位置に移動させることによって、エアギャップ００２ｈ＿００６、００２ｅ＿００６にビアが欠落することを防止する。
【０１８０】
図３２は、本実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【０１８１】
以下、図３２に示す処理フローの流れを説明する。
【０１８２】
まず、工程（エアギャップ生成領域抽出工程）００２ｇ＿００１において、配線後のレイアウトデータの配線パターンに基づいてエアギャップの生成領域を抽出する。
【０１８３】
次に、工程（隣接ビア特定工程、ビア位置変更工程）００２ｇ＿００２において、前記工程００２ｇ＿００１で検出されたエアギャップ生成領域に隣接するビアを特定すると共に、前記ビアの位置を変更する。このビアの移動は配線処理の決定後に、ビア周辺にビアに接続される下層配線００２ｈ＿００３と、それに並走する配線００２ｈ＿００５があることを認識して実施される。
【０１８４】
そして、工程００２ｇ＿００３において、前記工程００２ｇ＿００２で位置を変更したビアを含むレイアウトデータがデザインルールを満たすように違反箇所を発見・修正する。
【０１８５】
以上のように、本実施形態では、エアギャップ及び隣接するビアの位置を変更することによって、ビアとエアギャップとの距離を確保して、エアギャップ禁止領域を生成することなくエアギャップへのビアの欠落を防止することが可能となる。
【０１８６】
尚、半導体集積回路装置内に配置された各ビアの移動は、当該半導体集積回路装置の製造の際に生じるアライメントずれに依るエアギャップとビアとの貫通を防ぐエアギャップ禁止領域の最小値を確保することが目的であり、その移動量は半導体製造プロセスに依存して決定される。
【０１８７】
（第１１の実施形態）
以下、本発明の第１１の実施形態に係る配線構造の設計方法について説明する。
【０１８８】
図３３は、本発明の第１１の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【０１８９】
まず、工程（配線形成領域指定工程）Ｓ００３３＿００１において、ビアなしで配線させたい領域を設定し、工程Ｓ００３３＿００２において、一般的な配置処理を行う。
【０１９０】
次に、工程（配線名設定工程）Ｓ００３３＿００３において、ビア乗り換えをしない領域を使用して配線したい配線名を設定し、工程（エアギャップ形成間隔指定工程）Ｓ００３３＿００４において、エアギャップが形成される配線間隔情報を指定する。
【０１９１】
そして、工程（配線パターン形成工程）Ｓ００３３＿００５において、前記工程Ｓ００３３＿００１で指定した領域と前記工程Ｓ００３３＿００３で指定した配線名を考慮して配線処理を行う。
【０１９２】
図３４は、本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造の平面図である。
【０１９３】
同図において、配線００３４＿００１〜００３４＿０１１が配置されている。また、図中の丸印は、配線と配線とをつなぐビアを表している。
【０１９４】
ここで、領域γ００３４＿０１２は、前記工程００３３＿００１で設定したビアを設けずに配線を行う領域であり、前記工程００３３＿００３で指定するビア乗り換えなしで配線したい配線名として、配線００３４＿００１〜００３４＿００３からなる配線と、配線００３４＿００４、００３４＿００５からなる配線と、配線００３４＿０１０、０１１からなる配線が指定されたとする。
【０１９５】
この場合、同図に示すように、指定された領域γ００３４＿０１２に存在する上記で指定された配線にはビアが使用されていないことが分かる。
【０１９６】
また、その他の配線００３４＿００６〜００３４＿００９で構成される配線は、ビアが使用されているが、上記の指定された配線との距離が離れており、ビアを形成してもエアギャップの有無には関係しない。
【０１９７】
ここで、指定された配線パターンに隣接して対象外の配線パターンが配線される場合には、それらの配線はビアなしで形成される。
【０１９８】
以上のように、本実施形態では、指定した領域で指定した配線をビアを用いずに配線処理を行うことで確実にエアギャップを発生させることができ、配線容量の削減、クロストークノイズの削減が期待できる。この効果を用いれば従来は困難であったバス配線の並走配線を可能にすることができる。
【０１９９】
尚、本実施形態では、一般的な配置処理を行う工程Ｓ００３３＿００２の前に、工程（配線形成領域指定工程）Ｓ００３３＿００１において、ビアなしで配線させたい領域を設定したが、工程（配線名設定工程）Ｓ００３３＿００３において、ビア乗り換えをしない領域を使用して配線したい配線名を設定した後に領域を設定してもよい。
【産業上の利用可能性】
【０２００】
以上説明したように、本発明は、自動配線処理工程及び配線処理後にエアギャップによる配線やビアの歩留まり低下を抑制した配線パターンの生成が可能となると共に、その配線パターンを短期間で生成することが可能となるので、特に半導体集積回路装置の配線構造並びにその設計方法及び設計装置等として有用である。
【図面の簡単な説明】
【０２０１】
【図１】本発明の第１の実施形態の配線構造の設計装置における概略構成を示す構成図である。
【図２】同図（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＡ−Ａ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対するＣＭＰ後のＡ−Ａ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させエアギャップを生成したときの断面図である。
【図３】同図（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＡ−Ａ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対してエアギャップ禁止領域を生成した配線パターンのＡ−Ａ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させたときの断面図である。
【図４】同図（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＢ−Ｂ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対するＣＭＰ後のＢ−Ｂ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させエアギャップを生成したときの断面図である。
【図５】本実施形態の他の配線構造の設計装置における概略構成を示す構成図である。
【図６】同図（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＢ−Ｂ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対してエアギャップ禁止領域を生成した配線パターンのＢ−Ｂ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させたときの断面図である。
【図７】本実施形態の配線構造及び他の配線構造の設計方法における処理フローを示すフローチャート図である。
【図８】本発明の第２の実施形態の配線構造の設計装置における概略構成を示す構成図である。
【図９】同図（Ａ）は、多層配線構造のある配線層における一般的な配線パターンの平面図、同図（Ｂ）は、同図（Ａ）のＢ−Ｂ’線における断面図、同図（Ｃ）は、同図（Ａ）の配線パターンに対してエアギャップ禁止領域を生成した配線パターンのＢ−Ｂ’線における断面図であり、同図（Ｄ）は、同図（Ｃ）の配線パターンに対して絶縁膜を堆積させたときの断面図である。
【図１０】本発明の第３の実施形態の配線構造の設計方法における処理フローを示すフローチャート図である。
【図１１】同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図、同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図である。
【図１２】本発明の第４の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【図１３】従来のエアギャップを有する半導体集積回路装置の配線構造の平面図である。
【図１４】本発明のエアギャップを有する半導体集積回路装置の配線構造の平面図である。
【図１５】本発明のエアギャップを有する他の半導体集積回路装置の配線構造の平面図である。
【図１６】本発明の第５の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【図１７】同図（Ａ）及び同図（Ｂ）は、本実施形態の配線構造の設計方法の処理を示す図である。
【図１８】同図（Ａ）及び同図（Ｂ）は、本実施形態の配線構造の設計方法の図１７の次工程の処理を示す図である。
【図１９】本実施形態のエアギャップを有する半導体集積回路装置の配線構造の平面図である。
【図２０】本発明の第６の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【図２１】同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図、同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図である。
【図２２】本発明の第７の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【図２３】同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図、同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図である。
【図２４】本発明の第８の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【図２５】同図（Ａ）は、本実施形態の配線構造の設計方法の実施前のレイアウト図、同図（Ｂ）は、本実施形態の配線構造の設計方法の実施後のレイアウト図である。
【図２６】本発明の第９の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【図２７】本実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【図２８】本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造の平面図である。
【図２９】同設計方法を用いて設計された半導体集積回路装置の他の配線構造の平面図である。
【図３０】本発明の第１０の実施形態に係る半導体集積回路装置の配線構造の平面図である。
【図３１】本実施形態の半導体集積回路装置の配線構造の平面図である。
【図３２】本実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【図３３】本発明の第１１の実施形態の配線構造の設計方法の処理フローを示すフローチャート図である。
【図３４】本実施形態の配線構造の設計方法を用いて設計された半導体集積回路装置の配線構造の平面図である。
【符号の説明】
【０２０２】
１００１、５００１、７００１、８００１      入力レイアウトデータ
１００２、５００２、８００２                入力手段
１００３                                    配線幅検出手段
１００４                                    配線特定手段
１００５、５００５、７００５、８００５      プロセス条件
１００６、５００６                          配線間隔検出手段
１００７、５００７、８００６、８００７      エアギャップ禁止領域生成削除手段
１００８、５００８、８００８                出力手段
１００９、５００９、７００９、８００９      出力レイアウトデータ
２００１、３００１                          太幅配線
２００２、２００３、２００４、
３００２、３００３、３００４、
００１１＿００１、００１１＿００２、
００２１＿００１、００２１＿００２、
００２１＿００５、００２３＿００１、
００２３＿００２、００２５＿００１、
００２５＿００２                          配線
２００５、４００３、４００５、９００９、
００２１＿００７、００２３＿００５、
００２５＿００６                          エアギャップ
２００６、３００６、４００４、６００４      絶縁膜
３００５、６００５、６００６、９００８、
００１１＿００５                          エアギャップ禁止領域
４００１、６００１、９００１、１５＿００３  領域α
４００２、６００２、９００２、１５＿００４  領域β
５００３                                    配線密度検出手段
５００４                                    領域特定手段
Ｓ７００２                                  入力工程
Ｓ７００３                                  配線幅検出工程、配線密度検出工程
Ｓ７００４                                  配線特定工程、領域特定工程
Ｓ７００６                                  配線間隔検出工程、
エアギャップ禁止領域生成削除工程
Ｓ７００７、
００２４＿００４、００２４＿００５        エアギャップ禁止領域生成削除工程
Ｓ７００８                                  出力工程
８００３                                    平坦度検出手段
８００４                                    配線特定手段
９００３、９００４、
９００５、９００６、９００７              エアギャップ生成可能領域（配線間隔）
Ｓ００１０＿００１、Ｓ００２０＿００１、
Ｓ００２２＿００１、００２４＿００１      配線間隔検出工程
Ｓ００１０＿００２、Ｓ００１０＿００３      面積検出工程
Ｓ００１０＿００４                          エアギャップ生成工程
００１１＿００３、００２１＿００３、
００２３＿００３、００２５＿００３        エアギャップ生成可能領域
００１１＿００４、００２５＿００５          絶縁体（エアギャップ禁止領域）
１２＿００１、１４＿００１、１５＿００１    Ｍｘ層配線
１２＿００２、１４＿００２、１５＿００２    （Ｍｘ+１）層配線
１３＿００１、１４＿００３、１５＿００５    Ｍｘ層エアギャップ
１３＿００２                                （Ｍｘ+１）層エアギャップ
１３＿００３                                エアギャップ重なり箇所
１６＿００１、１６＿００２、
１６＿００３、１６＿００４                Ｍ２層配線
１６＿００５、１６＿００６、
１６＿００７、１６＿００８                Ｍ３層配線
１６＿０１１、１７＿００４                  エアギャップ禁止領域
１６＿０１１                                領域
１７＿００１、１７＿００２、１９＿００１    Ｍ２層エアギャップ
１７＿００３、１９＿００２                  Ｍ３層エアギャップ
Ｓ００２０＿００２、Ｓ００２２＿００２、
００２４＿００２                          上層配線検出工程
Ｓ００２０＿００３                          上層配線接続工程
００２１＿００４、００２３＿００４、
００２５＿００４                          上層配線
００２１＿００６                            ダミーメタル
Ｓ００２２＿００３、Ｓ００２２＿００４      重なり回避工程
００２４＿００３                            重なり面積算出工程
００２ａ＿００１、００２ｂ＿００１、
００２ｃ＿００１、００２ｅ＿００１、
００２ｈ＿００１                          ビア
００２ａ＿００２                            配線間
００２ａ＿００３、００２ａ＿００５、
００２ｂ＿００３、００２ｂ＿００５、
００２ｃ＿００３、００２ｃ＿００５、
００２ｅ＿００３、００２ｅ＿００５、
００２ｈ＿００３、００２ｈ＿００５        Ｍ３層配線パターン
００２ａ＿００４、００２ｂ＿００４、
００２ｃ＿００４、００２ｅ＿００４、
００２ｈ＿００４                          Ｍ４層配線パターン
００２ａ＿００６、００２ｂ＿００６、
００２ｃ＿００６、００２ｅ＿００６、
００２ｈ＿００６                          エアギャップ
００２ｂ＿００２、００２ｃ＿００２          配線の突き出し
００２ｆ＿００１、００２ｇ＿００１          エアギャップ生成領域抽出工程
００２ｆ＿００２                            隣接ビア特定工程、配線辺検出工程、
配線突き出し量拡大工程、
周辺配線移動工程
００２ｆ＿００３、００２ｇ＿００３          デザインルールの修正工程
００２ｇ＿００２                            隣接ビア特定工程、ビア位置変更工程
Ｓ００３３＿００１                          配線形成領域指定工程
Ｓ００３３＿００２                          一般配置処理工程
Ｓ００３３＿００３                          配線名設定工程
Ｓ００３３＿００４                          エアギャップ形成間隔指定工程
Ｓ００３３＿００５                          配線パターン形成工程
００３４＿００１、００３４＿００２、
００３４＿００３、００３４＿００４、
００３４＿００５、００３４＿００６、
００３４＿００７、００３４＿００８、
００３４＿００９、００３４＿０１０、
００３４＿０１１                          配線
００３４＿０１２                            領域γ
【図１】
2008205283.tif 000003
【図２】
2008205283.tif 000004
【図３】
2008205283.tif 000005
【図４】
2008205283.tif 000006
【図５】
2008205283.tif 000007
【図６】
2008205283.tif 000008
【図７】
2008205283.tif 000009
【図８】
2008205283.tif 000010
【図９】
2008205283.tif 000011
【図１０】
2008205283.tif 000012
【図１１】
2008205283.tif 000013
【図１２】
2008205283.tif 000014
【図１３】
2008205283.tif 000015
【図１４】
2008205283.tif 000016
【図１５】
2008205283.tif 000017
【図１６】
2008205283.tif 000018
【図１７】
2008205283.tif 000019
【図１８】
2008205283.tif 000020
【図１９】
2008205283.tif 000021
【図２０】
2008205283.tif 000022
【図２１】
2008205283.tif 000023
【図２２】
2008205283.tif 000024
【図２３】
2008205283.tif 000025
【図２４】
2008205283.tif 000026
【図２５】
2008205283.tif 000027
【図２６】
2008205283.tif 000028
【図２７】
2008205283.tif 000029
【図２８】
2008205283.tif 000030
【図２９】
2008205283.tif 000031
【図３０】
2008205283.tif 000032
【図３１】
2008205283.tif 000033
【図３２】
2008205283.tif 000034
【図３３】
2008205283.tif 000035
【図３４】
2008205283.tif 000036