(57)【要約】【課題】フォトダイオード（光電変換部）の受光面とマイクロレンズとの距離を拡大することなく層内光学フィルタを配置し、受光感度の向上と光学特性の向上を両立する。【解決手段】裏面照射型の構造と層内光学フィルタ構造とを組み合わせ、シリコン基板２００の裏面上に、ＩＲカットフィルタ２１０及び層内レンズ２１１を形成し、その上面にカラーフィルタ２１３を介してマイクロレンズ２１４を配置する。ＩＲカットフィルタ２１０は、ＳｉＯ膜とＳｉＮ膜等を交互に複数層積層したものである。このような構造により、フォトダイオード２０１とマイクロレンズ２１４との間に多層配線構造の積層膜が存在しないため、フォトダイオード２０１の受光面とマイクロレンズ２１４との距離を短くし、感度の向上を達成する。【選択図】図１
2008060320.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第２面に沿って受光面が形成された光電変換部と、
前記半導体基板の第１面側に形成され、前記光電変換部によって生成された信号電荷を読み出す読み出し回路と、
前記半導体基板の第１面上に形成された配線及び絶縁膜を含む第１の積層膜と、
前記半導体基板の第２面上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む第２の積層膜と、
前記第２の積層膜上に配置されたレンズ層と、
を有することを特徴とする固体撮像素子。
【請求項２】
前記光電変換部は複数設けられ、前記層内光学フィルタは光電変換部の受光領域に対応して形成されていることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記レンズ層は複数の光電変換部毎に光を集光するマイクロレンズよりなることを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記読み出し回路は前記光電変換部で生成された信号電荷をフローティングデフュージョンに読み出す転送トランジスタと、前記フローティングデフュージョンに読み出された信号電荷を画素信号に変換する増幅トランジスタと、前記増幅トランジスタの出力を信号線に出力する選択トランジスタと、前記フローティングデフュージョンをリセットするリセットトランジスタとを含むことを特徴とする請求項２記載の固体撮像素子。
【請求項５】
前記層内光学フィルタは特定の波長光を遮光するフィルタであることを特徴とする請求項１記載の固体撮像素子。
【請求項６】
前記層内光学フィルタはシリコン窒化膜とシリコン酸化膜とを交互に複数層積層したフィルタであることを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記層内光学フィルタは入射面に凹凸を有することを特徴とする請求項１記載の固体撮像素子。
【請求項８】
半導体基板面に沿って受光面が形成された光電変換部と、
前記半導体基板面上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む積層膜と、
前記積層膜上に配置されたレンズ層とを有し、
前記層内光学フィルタは入射面に凹凸を有する、
ことを特徴とする固体撮像素子。
【請求項９】
前記光電変換部は複数設けられ、前記層内光学フィルタは光電変換部の受光領域に対応して形成されていることを特徴とする請求項８記載の固体撮像素子。
【請求項１０】
前記層内光学フィルタは特定の波長光を遮光するフィルタであることを特徴とする請求項９記載の固体撮像素子。
【請求項１１】
前記層内光学フィルタはシリコン窒化膜とシリコン酸化膜とを交互に複数層積層したフィルタであることを特徴とする請求項８記載の固体撮像素子。
【請求項１２】
前記凹凸は微細ドットパターン状に形成されていることを特徴とする請求項８記載の固体撮像素子。
【請求項１３】
半導体基板面に沿って受光面が形成された光電変換部と、
前記半導体基板面上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む積層膜と、
前記積層膜上に配置されたレンズ層とを有する固体撮像素子の製造方法であって、
前記層内光学フィルタの入射面上にレジストをパターニングしてエッチングを行うことにより、前記入射面に凹凸を形成する、
ことを特徴とする固体撮像素子の製造方法。
【請求項１４】
前記凹凸は微細ドットパターン状に形成することを特徴とする請求項１３記載の固体撮像素子の製造方法。
【請求項１５】
半導体基板面に沿って受光面が形成された光電変換部と、
前記半導体基板面上に形成された配線及び絶縁膜を含む第１の積層膜と、
前記第１の積層膜上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む第２の積層膜と、
前記第２の積層膜上に配置されたレンズ層とを有する固体撮像素子の製造方法であって、
前記第１の積層膜上に所定膜厚を有するエッチングストッパ膜を形成する第１の工程と、
前記第１の積層膜上のエッチングストッパ膜を下地として、前記層内光学フィルタとなる膜を積層する第２の工程と、
前記層内光学フィルタとなる膜の面上にレジストをパターニングしてエッチングを行うことにより、前記光電変換部の受光領域に対応した層内光学フィルタを形成する第３の工程と、
を有することを特徴とする固体撮像素子の製造方法。
【請求項１６】
前記層内光学フィルタはシリコン窒化膜とシリコン酸化膜とを交互に複数層積層して形成することを特徴とする請求項１５記載の固体撮像素子の製造方法。
【請求項１７】
前記エッチングストッパ膜はシリコン窒化膜より形成することを特徴とする請求項１５記載の固体撮像素子の製造方法。
【請求項１８】
前記エッチングストッパ膜はシリコン酸窒化膜より形成することを特徴とする請求項１５記載の固体撮像素子の製造方法。
【請求項１９】
前記エッチングストッパ膜はポリシリコン膜より形成することを特徴とする請求項１５記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部を設けた半導体基板上に配線や絶縁膜等の積層膜を設けた固体撮像素子に関し、特に積層膜中に光電変換部の受光領域に対応して層内光学フィルタを配置した固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、ＣＭＯＳイメージセンサやＣＣＤイメージセンサといった各種の固体撮像素子が提案されている。例えば、ＣＭＯＳイメージセンサは、同一チップ上に、フォトダイオード（光電変換部）を含む複数の画素を２次元方向に配置して画素アレイ部を構成した撮像領域と、この撮像領域の外部に形成された周辺回路領域とを設けたものであり、共通のＭＯＳプロセスによって作成される。
撮像領域には、各画素毎に、受光量に応じた信号電荷を生成するフォトダイオードと、このフォトダイオードの信号電荷をＦＤ（フローティングデフュージョン）に読み出す読み出しトランジスタ（転送ゲート）、ＦＤの電位に応じた画素信号を生成する増幅トランジスタ、画素信号を出力する画素を選択する選択トランジスタ、ＦＤをリセットするリセットトランジスタ等の各種画素トランジスタが設けられ、さらに、このような画素アレイ部と周辺回路領域との間で各種の信号や電源をやり取りするための配線やその他の素子が設けられている。
一方、周辺回路領域には、画素アレイ部に各種の制御パルスを供給して画素信号の読み出しを制御する駆動制御回路、読み出された画素信号に対して各種の信号処理を行う信号処理回路、駆動電源を生成する電源制御回路等が設けられている。
【０００３】
そして、このようなＣＭＯＳイメージセンサにおいて、例えば赤外線（ＩＲ）カットフィルタ等の層内光学フィルタを設けたものが知られている（例えば特許文献１参照）。
図４はこのような従来のＣＭＯＳイメージセンサの一例を示す部分断面図である。
図４において、シリコン基板１００上には、各種の配線や絶縁膜を積層した積層膜１１０が配置され、その上にカラーフィルタ１２１及びマイクロレンズ１２２が配置されている。また、シリコン基板１００の左側が撮像領域の一部を示し、右側が周辺回路領域の一部を示している。
シリコン基板１００の上層部には、素子分離部１０１によって分離された領域に、フォトダイオード（ＰＤ）１０２、ＦＤ１０３、各種トランジスタ（Ｔｒ）１０４等が形成されている。また、シリコン基板１００の上面には、ゲート絶縁膜１０５を介して各トランジスタ１０４のゲート電極１０４Ａが形成され、その上部に層間絶縁膜１１１を介して各種の配線１１２が多層構造で形成されている。また、シリコン基板１００の拡散領域、ゲート電極１０４Ａ、配線１１２の間には、コンタクトやビア等のプラグ１１３が適宜形成されている。
【０００４】
また、層間絶縁膜１１１の上層には、フォトダイオード１０２の受光領域に対応してＩＲカットフィルタ１１４が形成されている。このＩＲカットフィルタ１１４は、例えばシリコン窒化（ＳｉＮ）膜とプラズマシリコン酸化（Ｐ−ＳｉＯ）膜とを交互に積層した構造を有し、入射光中の赤外線成分をカットする。
また、周辺回路領域側には、層間絶縁膜１１１の上層にコネクタ用の電極部１１５等が形成されている。
さらに、このＩＲカットフィルタ１１４や電極部１１５の上層には層内レンズ１１６が形成され、その上に平坦化膜１１７を介してカラーフィルタ１２１、マイクロレンズ１２２が配置されている。
【０００５】
次に、ＩＲカットフィルタの製造方法について説明する。
図５はＩＲカットフィルタの形成工程を示す断面図である。
まず、図５（Ａ）において、下地の層間絶縁膜（例えばＰ−ＳｉＯ膜）１１１の上面（例えばＨＤＰ（高純度）シリコンコーティングによる平坦化面）に、ＩＲカットフィルタ１１４となるＳｉＮ／Ｐ−ＳｉＯ膜１１４Ａを積層する。例えば、約１００ｎｍのＳｉＮ膜と約１００ｎｍのＰ−ＳｉＯ膜を交互に５〜１０層程度積層する。
その後、このＳｉＮ／Ｐ−ＳｉＯ膜１１４Ａの上に、フォトレジスト１３０をパターニングし、フォトダイオード１０２の受光領域をマスクしてドライエッチングを行い、図５（Ｂ）に示すように、フォトダイオード１０２の受光領域に対応したＩＲカットフィルタ１１４を形成する。
【特許文献１】特開２００６−１９０９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のようなＩＲカットフィルタを層内に設けたイメージセンサでは、図４に示すように、ＩＲカットフィルタが約１μｍ程度の膜厚を有するため、フォトダイオード１０２の受光面とマイクロレンズ１２２との距離（矢印α）が大きくなり、その分、感度が低下するという問題がある。
【０００７】
また、上述したＩＲカットフィルタでは、入射光を平坦な面で受ける形状となっているため、いわゆるリップルが発生しやすくなるという問題がある。
図６は光の入射角度を変化させた場合の波長毎の反射率をシュミレーションした結果を示す説明図であり、縦軸は反射率Ｒ、横軸は波長亜λを示し、０°、１０°、２０°、３０°、４０°の各入射角度の波長毎の反射率を示している。
本図から分かるように、光がＩＲカットフィルタに入射する場合、その入射角度に応じて固有の波長−反射特性を有しており、特に短波長側では微細な波形特性（リップル成分）を有している。しかし、上記従来技術のようにＩＲカットフィルタの受光面が平坦である場合には、入射角度０°の光が主となり、この０°入射光の短波長側のリップル成分がそのまま画質に反映され、悪影響を及ぼすことになる。
【０００８】
また、図５に示す従来技術において、ＩＲカットフィルタをドライエッチングを行う場合、下地配線が露出しないように、十分な強度のストッパを設けることが必要になるが、プロセス条件によっては酸化膜はストッパの役目を果たすことが困難であるため、強力なストッパで正確に止める代わりに、そのまま下地のＰ−ＳｉＯ膜をエッチングで削って行き、膜の途中で止めるといった作業が必要になる。このため、下地のＰ−ＳｉＯ膜のおおよその必要膜厚の目安はエッチングレートの均一性±１０％を見込んでＩＲカットフィルタ１μｍに対し、３００ｎｍ程度は必要と考えられる。
また、Ｐ−ＳｉＯの残膜は、エッチングレートの面内均一性を反映して、ほぼそのままばらつくことになる。
この結果、図５に示す従来技術では、ＩＲカットフィルタの膜厚に対して、３０％程度の厚さのストッパ（下地追加分）が必要であり、トータルの膜厚が厚くなる。また、ＩＲカットフィルタ形成のためのエッチング後に、半導体ウエハ内で各画素のＰ−ＳｉＯ残膜がばらつき、その結果、撮像特性のばらつきに繋がるという問題がある。
【０００９】
そこで本発明の第１の目的は、光電変換部の受光面とマイクロレンズとの距離を拡大することなく層内光学フィルタを配置でき、受光感度の向上と光学特性の向上を両立できる固体撮像素子を提供することにある。
また、本発明の第２の目的は、層内光学フィルタによって生じるリップルを防止し、色感度等の画質の改善を図ることができる固体撮像素子及び製造方法を提供することにある。
さらに本発明の第３の目的は、層内光学フィルタの形成工程によって生じる絶縁膜の膜厚の増大や、画素間の残膜のばらつきを防止でき、素子の薄型化や均一性の向上を図ることが可能な固体撮像素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述の目的を達成するため、本発明は、半導体基板の第２面に沿って受光面が形成された光電変換部と、前記半導体基板の第１面側に形成され、前記光電変換部によって生成された信号電荷を読み出す読み出し回路と、前記半導体基板の第１面上に形成された配線及び絶縁膜を含む第１の積層膜と、前記半導体基板の第２面上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む第２の積層膜と、前記第２の積層膜上に配置されたレンズ層とを有することを特徴とする。
また本発明は、半導体基板面に沿って受光面が形成された光電変換部と、前記半導体基板面上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む積層膜と、前記積層膜上に配置されたレンズ層とを有し、前記層内光学フィルタは入射面に凹凸を有することを特徴とする。
【００１１】
また本発明は、半導体基板面に沿って受光面が形成された光電変換部と、前記半導体基板面上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む積層膜と、前記積層膜上に配置されたレンズ層とを有する固体撮像素子の製造方法であって、前記層内光学フィルタの入射面上にレジストをパターニングしてエッチングを行うことにより、前記入射面に凹凸を形成することを特徴とする。
また本発明は、半導体基板面に沿って受光面が形成された光電変換部と、前記半導体基板面上に形成された配線及び絶縁膜を含む第１の積層膜と、前記第１の積層膜上に形成され、前記光電変換部に入射する光を変調する層内光学フィルタを含む第２の積層膜と、前記第２の積層膜上に配置されたレンズ層とを有する固体撮像素子の製造方法であって、前記第１の積層膜上に所定膜厚を有するエッチングストッパ膜を形成する第１の工程と、前記第１の積層膜上のエッチングストッパ膜を下地として、前記層内光学フィルタとなる膜を積層する第２の工程と、前記層内光学フィルタとなる膜の面上にレジストをパターニングしてエッチングを行うことにより、前記光電変換部の受光領域に対応した層内光学フィルタを形成する第３の工程とを有することを特徴とする。
【発明の効果】
【００１２】
本発明の固体撮像素子によれば、光電変換部の受光面とは反対側に読み出し回路の配線を設けた、いわゆる裏面照射型の構造において、光電変換部に対応する層内光学フィルタを設け、その上にレンズ層を設けたことから、光電変換部の受光面とレンズ層との距離を拡大することなく層内光学フィルタを配置でき、受光感度の向上と光学特性の向上の両立を実現できる。
また、本発明の固体撮像素子及びその製造方法によれば、層内光学フィルタの入射面に凹凸を設けたことにより、入射光の反射角度を分散させることができるので、層内光学フィルタによって生じるリップルを防止し、色感度等の画質の改善を図ることができる。
また、本発明の固体撮像素子の製造方法によれば、層内光学フィルタをエッチングによって形成する場合に、予め下地にエッチングストッパ膜を設けたことから、層内光学フィルタの形成工程によって生じる絶縁膜の膜厚の増大や、画素間の残膜のばらつきを防止でき、素子の薄型化や均一性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１３】
まず、本発明の第１の実施の形態について説明する。
図１は本発明の第１の実施の形態による固体撮像素子を示す部分断面図であり、本発明をＣＭＯＳイメージセンサに適用した例を示している。
本形態のイメージセンサは、いわゆる裏面照射型イメージセンサにＩＲカットフィルタを設けることにより、フォトダイオードとマイクロレンズとの距離の短縮と層内光学フィルタ構造とを両立したものである。
図１に示すように、シリコン基板２００には、素子分離部（図１では省略）によって分離された領域に、フォトダイオード（ＰＤ）２０１や各種トランジスタ（Ｔｒ）２０２等が形成されているが、図示のように、フォトダイオード２０１の受光面はシリコン基板２００の裏面（図中上面＝第２面）側に形成され、各トランジスタ２０２の拡散領域はシリコン基板２００の表面（図中下面＝第１面）側の層に形成されている。
【００１４】
シリコン基板２００の表面上（図中下方）には、ゲート絶縁膜（ＳｉＯ膜等）２０３を介してゲート電極（poly−Ｓｉ膜等）２０４が設けられ、その上に複数層の層間絶縁膜（ＳｉＯ膜、ＳｉＮ膜等）２０５を介して各種の配線（poly−Ｓｉ膜、Ｃｕ膜等）２０６を積層した積層膜２０７が形成され、シリコン基板２００の拡散領域及び各配線間にはコンタクトやビアのプラグ２０８が設けられている。そして、このような積層膜２０７の最表面には、絶縁性の保護カバー２０９が設けられている。
一方、シリコン基板２００の裏面上（図中上方）には、ＩＲカットフィルタ（層内光学フィルタ）２１０及び層内レンズ２１１を含む積層膜２１２が形成され、その上面にカラーフィルタ２１３を介してマイクロレンズ２１４が配置されている。
ＩＲカットフィルタ２１０は、上述したようにＳｉＯ膜とＳｉＮ膜等を交互に複数層積層したものである。
【００１５】
以上のような構造のＣＭＯＳイメージセンサでは、裏面照射型の構造と層内光学フィルタ構造とを組み合わせることにより、フォトダイオード２０１とマイクロレンズ２１４との間に多層配線構造の積層膜が存在しないため、フォトダイオード２０１の受光面とマイクロレンズ２１４との距離（矢印β）が短くなり、図４に示した従来例に比較して、感度の向上を達成できる。一方、ＩＲカットフィルタによる機能については、図４に示した従来例と同様に得ることができ、フォトダイオードの受光領域（開口率）を大きくとることができるという裏面照射型センサの利点と相俟って、高感度、高画質のイメージセンサを実現することが可能である。
【００１６】
次に、本発明の第２の実施の形態について説明する。
図２は本発明の第２の実施の形態による固体撮像素子を示す部分断面図であり、本発明をＣＭＯＳイメージセンサに適用した例を示している。
本形態のイメージセンサは、図４に示した従来のＣＭＯＳイメージセンサにおいて、ＩＲカットフィルタの入射面に細かい凹凸を設けることにより、光の入射角度を分散させ、リップルを抑制するようにしたものである。
【００１７】
図２に示すように、シリコン基板３００の上層部には、素子分離部３０１によって分離された領域に、フォトダイオード３０２、ＦＤ３０３、各種トランジスタ３０４等が形成されている。また、シリコン基板３００の上面には、ゲート絶縁膜３０５を介して各トランジスタ３０４のゲート電極３０４Ａが形成され、その上部に層間絶縁膜３１１を介して各種の配線３１２が多層構造で形成されている。また、シリコン基板３００の拡散領域、ゲート電極３０４Ａ、配線３１２の間には、コンタクトやビア等のプラグ３１３が適宜形成されている。
また、層間絶縁膜３１１の上層には、フォトダイオード３０２の受光領域に対応してＩＲカットフィルタ３１４が形成されている。
また、周辺回路領域側には、層間絶縁膜３１１の上層にコネクタ用の電極部３１５等が形成されている。
さらに、このＩＲカットフィルタ３１４や電極部３１５の上層には層内レンズ３１６が形成され、その上に平坦化膜３１７を介してカラーフィルタ３２１、マイクロレンズ３２２が配置されている。
【００１８】
このようなＣＭＯＳイメージセンサにおいて、ＩＲカットフィルタ３１４の入射面に細かい凹凸３１４Ａを付けることで、光の入射角をばらばらにし、図６で示した短波長成分の光の反射率が打ち消され合い、平均化されるようにして、リップルに対して強い構造を実現する。
本例では、以下のようにしてＩＲカットフィルタ３１４の最上層膜をパターニングし、表面に凹凸を付けるものとする。なお、ＩＲカットフィルタ３１４の積層構造は、従来と同様に、例えば、ＳｉＮ膜とＰ−ＳｉＯ膜を交互に１００ｎｍ程度の膜厚で５〜１０層ずつ積層したものとする。
そして、凹凸３１４Ａを加工する方法としては、まず、最上層の膜（ここではＳｉＮ膜とする）を通常より厚めに成膜する。例えば、通常の膜厚が１００ｎｍの場合には、最上層の膜は１５０ｎｍ程度で成膜する。そして、この成膜後に、例えばドット状にフォトレジスト等をパターニングし、ドライエッチングで５０ｎｍ程度を彫って凹凸を付ける。この方法で、最上層に凹凸を付けることができる。なお、この後、ＩＲカットフィルタの膜をフォトダイオードの受光領域に応じたパターンに加工し、ＩＲカットフィルタ３１４を完成する。
なお、凹凸を付けるパターンとしては、ドットパターンの他に例えばストライプパターン（いわゆるＬｉｎｅ＆Ｓｐａｃｅパターン）を採用できる。また、フォトレジストをドット状にパターニングした後、高温でリフロー処理を行い、ドット状のパターンに丸みを付け、その後、エッチングを行うことにより、加工後の凹凸を丸みを帯びたレンズ状に形成することも可能である。
【００１９】
また、凹凸を形成する膜をＩＲカットフィルタ３１４の最上層のＳｉＮ膜としたが、それとは別に、新たにＳｉＮ／poly−Ｓｉ膜等を成膜して凹凸面を作ることができる。
また、本例では、最上膜を彫る深さを５０ｎｍ程度としているが、図６のシュミレーション結果から分かるように、入射角度が０〜２０°にばらつかせることができるように形状、深さなどを最適化することが好ましく、例えば各種の形状や深さについて試作や実験等を行い、最適な形状や深さを選択することが有効である。
なお、このような凹凸面を有するＩＲカットフィルタを図１に示した裏面照射型のイメージセンサにおけるＩＲカットフィルタに適用できることは勿論である。第１の実施の形態と第２の実施の形態との双方の効果を有するイメージセンサを提供できる。
【００２０】
次に、本発明の第３の実施の形態について説明する。
図３は本発明の第３の実施の形態による固体撮像素子のＩＲカットフィルタ形成工程を示す部分断面図であり、本発明をＣＭＯＳイメージセンサに適用した例を示している。
本例においても、シリコン基板４００の上層部には、素子分離部４０１によって分離された領域にフォトダイオード４０２等の要素が形成されており、また、シリコン基板４００の上面には、ゲート絶縁膜４０３を介して各トランジスタのゲート電極４０４が形成され、その上部に層間絶縁膜４０５を介して各種の配線４０６が多層構造で形成されている。また、シリコン基板４００の拡散領域、ゲート電極４０４、配線４０６の間には、コンタクトやビア等のプラグ４０７が適宜形成されている。なお、層間絶縁膜４０５の上層は、ＨＤＰシリコンコーティングによる平坦化面４０８が形成されている。
【００２１】
そして、この平坦化面４０８の上にＩＲカットフィルタの形成に用いるエッチングストッパ膜４０９が形成され、その上にＰ−ＳｉＯ膜４１０を介してＩＲカットフィルタとなるＳｉＮ膜とＰ−ＳｉＯ膜を交互に積層したＳｉＮ／Ｐ−ＳｉＯ膜４１１が形成されている。なお、このＳｉＮ／Ｐ−ＳｉＯ膜４１１は、例えば従来例と同様に、約１００ｎｍのＳｉＮ膜と約１００ｎｍのＰ−ＳｉＯ膜を交互に５〜１０層程度積層したものとする。
また、エッチングストッパ膜４０９としては、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）の他に、ポリシリコン膜（poly−Ｓｉ）等も採用できる。
【００２２】
さらに、このＳｉＮ／Ｐ−ＳｉＯ膜４１１の上に、フォトダイオードの受光領域に対応したフォトレジスト４２０をパターニングし、これをマスクとしてドライエッチングを行うことにより、ＩＲカットフィルタを完成する。
例えばＩＲカットフィルタは、ＳｉＮ膜１００ｎｍとＰ−ＳｉＯ膜１００ｎｍとを交互に５層ずつ積層するとして、トータルで１．０μｍとなる。また、ＳｉＮ／Ｐ−ＳｉＯ膜のエッチングレートの面内均一性、ウエハ間マージンを乗せて±１０％＝ｒａｎｇｅで２００ｎｍである。また、Ｏｘレート／ＳｉＮレート＝２０〜３０程度はとれるため、Ｐ−ＳｉＯ膜１００ｎｍ相当のオーバーエッチングをかけてもＳｉＮの削れは５ｎｍ程度となる。そこで、安全を見て、ストッパ膜４０９の膜厚が３０ｎｍ〜４０ｎｍもあれば、十分にエッチングを止めることができると予測される。
【００２３】
このように本例では、ＩＲカットフィルタを形成する際に、下地にエッチングストッパ膜を用いることにより、フィルタの膜厚を１μｍ程度とした場合、従来のＰ−ＳｉＯ膜を３００ｎｍ用いる構造に対して、Ｐ−ＳｉＯ膜２００ｎｍ＋ＳｉＮ膜４０ｎｍで済み、６０ｎｍ程度の薄膜化が可能となる。この結果、フォトダイオード上の層間膜の薄膜化により、感度の向上を図ることが可能となる。
また、面内のばらつきとして従来例では残膜が±１００ｎｍ程度は発生すると予測されるが、本例では、一律に成膜時レベルのＳｉＮ膜が残ることになり、ばらつきのない面を形成できる。これにより、製品の歩留まりを向上できる。
なお、このようなＩＲカットフィルタの製造方法は、上述した第１の実施の形態、第２の実施の形態に組み合わせることが可能であり、それぞれ相乗効果を期待できる。
【００２４】
なお、以上のような本発明の実施の形態において、層内レンズやマイクロレンズによる集光構造は、凹レンズや凸レンズの組み合わせを含め、適宜選択できるものであり、図示の例に限定されないものとする。
また、本例では、ＣＭＯＳイメージセンサ内にＩＲカットフィルタを設ける場合について説明したが、本発明は、これに限定されず、例えばＵＶカットフィルタ等の他の層内光学フィルタを設ける構成についても同様に適用でき、また、必ずしもＣＭＯＳイメージセンサに限定されず、層内光学フィルタを有する各種の固体撮像素子に広く適用できるものである。
また、層内光学フィルタとしては、上記の例ではＳｉＮ／ＳｉＯ２膜を用いたが、変形例としては、Ｓｉ／ＳｉＯ２膜やＨｆＯｘ／ＳｉＯ２膜等を用いることができ、原則的には、屈折率の異なる２層であれば可能である。ただし、そのときの厚さｄは、反射波長バンドの中心波長をλ、屈折率をｎとすると、ｄ＝λ／４ｎとなる。また、Ｓｉ使用の場合は、可視光の吸収があるため、層数を減らすなどの工夫が必要となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態による固体撮像素子を示す部分断面図である。
【図２】本発明の第２の実施の形態による固体撮像素子を示す部分断面図である。
【図３】本発明の第３の実施の形態による固体撮像素子のＩＲカットフィルタ形成工程を示す部分断面図である。
【図４】従来の固体撮像素子を示す部分断面図である。
【図５】従来の固体撮像素子におけるＩＲカットフィルタ形成工程を示す部分断面図である。
【図６】従来のＩＲカットフィルタのリップル特性を示す説明図である。
【符号の説明】
【００２６】
２００……シリコン基板、２０１……フォトダイオード、２０２……トランジスタ、２０３……ゲート絶縁膜、２０４……ゲート電極、２０５……層間絶縁膜、２０６……配線、２０７……積層膜、２０８……プラグ、２０９……保護カバー、２１０……ＩＲカットフィルタ、２１１……層内レンズ、２１２……積層膜、２１３……カラーフィルタ、２１４……マイクロレンズ。
【図１】
2008060320.tif 000003
【図２】
2008060320.tif 000004
【図３】
2008060320.tif 000005
【図４】
2008060320.tif 000006
【図５】
2008060320.tif 000007
【図６】
2008060320.tif 000008