(57)【要約】【課題】半導体素子の微細金属配線パターンの形成方法を提供する。【解決手段】絶縁膜を露出させるように絶縁膜上に第１レイアウトで配置される複数のモールドパターンを形成する。第１スペース内に金属ハードマスクパターンを形成し、モールドパターンを除去した後、金属ハードマスクパターンをエッチングマスクとして絶縁膜をエッチングして、第１レイアウトと同じレイアウトの陰刻パターンが形成された絶縁膜パターン１２０ａを形成する。絶縁膜パターン１２０ａに形成された第２スペース内に第１レイアウトと同じレイアウトを有する金属配線パターン１５０を形成する半導体素子の微細金属配線パターンの形成方法である。これにより、金属配線パターンでＲＣ遅延による問題を抑制でき、さらに安定な電気的特性が得られる。【選択図】図１５
2008205470.tif 000002
【特許請求の範囲】
【請求項１】
基板上に絶縁膜を形成するステップと、
第１スペースを通じて前記絶縁膜を露出させるように、前記絶縁膜上に第１レイアウトで配置される複数のモールドパターンを形成するステップと、
ダマシン工程により前記第１スペース内に金属ハードマスクパターンを形成するステップと、
前記モールドパターンを除去するステップと、
前記金属ハードマスクパターンをエッチングマスクとして前記絶縁膜をエッチングして前記絶縁膜を貫通する第２スペースを形成して、前記第１レイアウトと同じレイアウトの陰刻パターンが形成された絶縁膜パターンを形成するステップと、
ダマシン工程により前記第２スペース内に前記第１レイアウトと同じレイアウトを有する金属配線パターンを形成するステップと、を含むことを特徴とする半導体素子の微細金属配線パターンの形成方法。
【請求項２】
前記金属ハードマスクパターン及び前記金属配線パターンは、それぞれＣｕ、Ｗ及びＡｌからなる群から選択されるいずれか一つの金属を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３】
前記金属ハードマスクパターン及び前記金属配線パターンは、互いに同じ物質を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項４】
前記モールドパターンは、交互に反復して形成される複数の第１モールドパターン及び第２モールドパターンを備え、
前記モールドパターンを形成するステップは、
前記モールドパターンのピッチの１／２である第１ピッチで反復して形成される前記複数の第１モールドパターンを形成するステップと、
前記複数の第１モールドパターンのうち、互いに隣接した二つの第１モールドパターン間の空間に、前記第１モールドパターンと互いに離隔されている前記第２モールドパターンを形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項５】
前記モールドパターンを形成するステップは、
前記絶縁膜上に前記複数の第１モールドパターンを形成するステップと、
前記複数の第１モールドパターンのうち、互いに隣接した二つの第１モールドパターンの間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁を覆うバッファ層を形成するステップと、
前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に前記第２モールドパターンを形成するステップと、
前記第１モールドパターンと前記第２モールドパターンとの間にある前記バッファ層を除去するステップと、を含むことを特徴とする請求項４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項６】
前記モールドパターンを形成するステップは、
前記絶縁膜上にエッチング阻止層を形成するステップと、
前記第１エッチング阻止層上に前記複数の第１モールドパターンを形成するステップと、
前記複数の第１モールドパターンのうち、互いに隣接した二つの第１モールドパターンの間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁を覆うバッファ層を形成するステップと、
前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に前記第２モールドパターンを形成するステップと、
前記エッチング阻止層が露出するまで、前記第１モールドパターンと前記第２モールドパターンとの間にある前記バッファ層を除去するステップと、を含むことを特徴とする請求項４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項７】
前記モールドパターンを形成するステップは、
前記絶縁膜上に第１バッファ層を形成するステップと、
前記第１バッファ層上に前記複数の第１モールドパターンを形成するステップと、
前記複数の第１モールドパターンのうち、互いに隣接した二つの第１モールドパターン間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁及び前記第１バッファ層を覆う第２バッファ層を形成するステップと、
前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に前記第２モールドパターンを形成するステップと、
前記第１モールドパターンと前記第２モールドパターンとの間にある前記第２バッファ層及び前記第１バッファ層を除去するステップと、を含むことを特徴とする請求項４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項８】
前記モールドパターンを形成するステップは、
前記絶縁膜上にエッチング阻止層を形成するステップと、
前記エッチング阻止層上に第１バッファ層を形成するステップと、
前記第１バッファ層上に前記複数の第１モールドパターンを形成するステップと、
前記複数の第１モールドパターンのうち、互いに隣接した二つの第１モールドパターン間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁及び前記第１バッファ層を覆う第２バッファ層を形成するステップと、
前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に前記第２モールドパターンを形成するステップと、
前記エッチング阻止層が露出されるまで、前記第１モールドパターンと前記第２モールドパターンとの間にある前記第２バッファ層及び前記第１バッファ層を除去するステップと、を含むことを特徴とする請求項４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項９】
前記モールドパターンは、ポリシリコン膜、酸化膜または窒化膜からなることを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１０】
前記金属ハードマスクパターンを形成するステップは、
前記第１スペースの内壁及び前記モールドパターンの表面に第１バリヤー膜を形成するステップと、
前記第１バリヤー膜上に前記第１スペースを完全に満たす第１金属膜を形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１１】
前記第１金属膜を形成するために、ＰＶＤ工程を利用することを特徴とする請求項１０に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１２】
前記第１金属膜を形成するために、ＰＶＤ工程及び電気メッキ工程を利用することを特徴とする請求項１０に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１３】
前記第１金属膜は、Ｃｕ、Ｗ及びＡｌからなる群から選択されるいずれか一つの金属からなることを特徴とする請求項１０に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１４】
前記第１バリヤー膜は、Ｔａ，ＴａＮ，ＴｉＮ，ＴａＳｉＮ，ＴｉＳｉＮまたはそれらの組み合わせからなることを特徴とする請求項１０に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１５】
前記金属ハードマスクパターンを形成するステップは、
前記第１スペースの内壁及び前記モールドパターンの表面に第１バリヤー膜を形成するステップと、
前記第１バリヤー膜上に前記第１スペースを完全に満たすＣｕハードマスク層を形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１６】
前記Ｃｕハードマスク層を形成するステップは、
前記第１バリヤー膜上に第１Ｃｕハードマスク層をＰＶＤ工程により形成するステップを含むことを特徴とする請求項１５に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１７】
前記Ｃｕハードマスク層を形成するステップは、
前記第１バリヤー膜上に第１Ｃｕハードマスク層をＰＶＤ工程により形成するステップと、
前記第１Ｃｕハードマスク層上に第２Ｃｕハードマスク層を電気メッキ工程により形成するステップと、を含むことを特徴とする請求項１５に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１８】
前記金属ハードマスクパターンを形成するステップは、
前記Ｃｕハードマスクパターンを形成した後、前記モールドパターンの上面が露出するまで、前記Ｃｕハードマスク層の一部及び前記第１バリヤー膜の一部を除去するステップをさらに含むことを特徴とする請求項１５に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項１９】
前記Ｃｕハードマスク層の一部及び前記第１バリヤー膜の一部を除去するために、ＣＭＰ工程を利用することを特徴とする請求項１８に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２０】
前記Ｃｕハードマスク層の一部及び前記第１バリヤー膜の一部を除去するために、ウェットエッチング工程を利用することを特徴とする請求項１８に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２１】
前記Ｃｕハードマスク層の一部を除去するために、ウェットエッチング工程を利用し、前記第１バリヤー膜の一部を除去するために、ドライエッチング工程を利用することを特徴とする請求項１８に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２２】
前記絶縁膜を形成するステップは、
前記基板上にエッチング阻止用の絶縁膜を形成するステップと、
前記エッチング阻止用の絶縁膜上に配線間絶縁膜を形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２３】
前記絶縁膜パターンを形成するステップでは、前記エッチング阻止用の絶縁膜が露出されるまで前記配線間絶縁膜をエッチングすることを特徴とする請求項２２に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２４】
前記金属配線パターンを形成するステップは、
前記第２スペースの内壁に第２バリヤー膜を形成するステップと、
前記第２バリヤー膜上に前記第２スペースを完全に満たす第２金属膜を形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２５】
前記第２金属膜を形成するために、ＰＶＤ工程を利用することを特徴とする請求項２４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２６】
前記第２金属膜を形成するために、ＰＶＤ工程及び電気メッキ工程を利用することを特徴とする請求項２４に記載の半導体素子の微細金属配線パターンの形成方法。    
【請求項２７】
前記第２金属膜は、Ｃｕ、Ｗ及びＡｌからなる群から選択されるいずれか一つの金属からなることを特徴とする請求項２４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２８】
前記第２バリヤー膜は、Ｔａ，ＴａＮ，ＴｉＮ，ＴａＳｉＮ，ＴｉＳｉＮまたはそれらの組み合わせからなることを特徴とする請求項２４に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項２９】
前記金属配線パターンを形成するステップは、
前記第２スペースの内壁に第２バリヤー膜を形成するステップと、
前記第２バリヤー膜上に前記第２スペースを完全に満たすＣｕ配線層を形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３０】
前記Ｃｕ配線層を形成するステップは、
前記第２バリヤー膜上に第１Ｃｕ配線層をＰＶＤ工程により形成するステップを含むことを特徴とする請求項２９に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３１】
前記Ｃｕ配線層を形成するステップは、
前記第２バリヤー膜上に第１Ｃｕ配線層をＰＶＤ工程により形成するステップと、
前記第１Ｃｕ配線層上に第２Ｃｕ配線層を電気メッキ工程により形成するステップと、を含むことを特徴とする請求項２９に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３２】
前記Ｃｕ配線層を形成した後、前記絶縁膜の上面が露出されるまで、前記Ｃｕ配線層の一部及び前記第２バリヤー膜の一部を除去するステップをさらに含むことを特徴とする請求項２９に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３３】
前記絶縁膜の上面が露出されるまで、前記Ｃｕ配線層の一部及び前記第２バリヤー膜の一部を除去する間に、前記絶縁膜上にある前記金属ハードマスクパターンが共に除去されることを特徴とする請求項３２に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３４】
前記Ｃｕ配線層の一部及び前記第２バリヤー膜の一部を除去するために、ＣＭＰ工程を利用することを特徴とする請求項３２に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３５】
前記絶縁膜パターンを形成した後、前記金属配線パターンを形成する前に、前記金属ハードマスクパターンを除去するステップをさらに含むことを特徴とする請求項１に記載の半導体素子の微細金属配線パターンの形成方法。
【請求項３６】
前記金属ハードマスクパターンを除去するために、ウェットエッチング工程を利用することを特徴とする請求項３５に記載の半導体素子の微細金属配線パターンの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に微細ピッチで反復して形成される金属配線をダマシン工程により形成する半導体素子の微細金属配線パターンの形成方法に関する。
【背景技術】
【０００２】
高集積化された半導体素子の製造において、パターンの微細化が必須である。狭い面積に多くの素子を集積させるためには、個別素子のサイズを可能な限り小さく形成せねばならず、このためには、形成しようとするパターンそれぞれの幅と前記パターン間の間隔との和であるピッチを小さくしなければならない。最近、半導体素子のデザインルールが急激に減少するにつれて、半導体素子の具現に必要なパターンを形成するためのフォトリソグラフィ工程において解像限界により微細ピッチを有するパターンを形成するのに限界がある。特に、半導体メモリ素子の集積度が増加するにつれて、３０ｎｍ級のフィーチャーサイズを有する超高集積の半導体素子でビットラインとビットラインとの間のピッチが急激に減少した。このように、微細ピッチで反復して形成される複数のビットラインを形成するためにフォトリソグラフィ工程を利用する場合には、解像限界により所望のパターンを形成するのに限界がある。
【０００３】
また、これまで提案されたビットライン形成方法では、ビットラインの形成のための導電膜としてＷ膜のようにパターニングが容易な膜を利用した。すなわち、基板上にビットライン形成用の導電膜を形成した後、最終的に形成しようとするビットラインパターンに対応する陽刻のハードマスクパターンを前記導電膜上に形成し、前記ハードマスクパターンをエッチングマスクとして利用して前記導電膜をエッチングして、微細ピッチで反復される複数のビットラインを形成した。
【０００４】
しかし、半導体素子が超高集積化されるにつれて、ビットライン間のスペース幅も次第に減少してカップリングキャパシタによるＲＣ（Ｒｅｓｉｓｔａｎｃｅ  Ｃａｐａｃｉｔａｎｃｅ）遅延問題が深刻に叫ばれている。したがって、タングステンまたはアルミニウムに比べて比抵抗が低く、ＥＭ（Ｅｌｅｃｔｒｏ−Ｍｉｇｒａｔｉｏｎ）またはＳＭ（Ｓｔｒｅｓｓ−Ｍｉｇｒａｔｉｏｎ）に対して比較的安定的なＣｕを新たな金属配線材料として使用しようとする試みが行われている。
【０００５】
超高集積化された半導体素子において、Ｃｕ膜を利用してビットラインを形成する場合、比抵抗が低くて優秀な素子信頼性を提供できる。しかし、Ｃｕ膜は、エッチング特性が不良であるので、Ｗ膜の場合のように直接エッチングする方法ではパターニングできない。通常、Ｃｕ膜パターンを形成しようとする場合には、まず、絶縁膜に陰刻のビットラインパターンを形成した後、前記陰刻のパターン内にＣｕを満たすダマシン工程を利用する。しかし、超高集積の半導体素子に必要な微細ピッチで反復して形成される複数のＣｕ膜パターンを形成しようとする場合、ビットライン間のスペースの幅が数ｎｍから数十ｎｍと非常に狭いことを考慮すると、ダブルパターニング工程を利用する場合にも、前記ビットライン間のスペースに対応する幅を有する絶縁膜パターンを具現し難い。また、例えばセルアレイ領域のように微細ピッチで反復して形成される非常に小さい寸法の幅を有する配線パターンと、周辺回路領域のように多様なサイズを有する回路パターンとを絶縁膜に陰刻パターンで同時に具現し難い。したがって、従来技術での陰刻パターンを利用したＣｕ膜パターンの形成方法によれば、超高集積化された半導体素子のビットラインのような配線パターンを形成するのに限界がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ダマシン工程により微細ピッチで反復して形成される複数の配線パターンを形成できる半導体素子の微細金属配線パターンの形成方法を提供するところにある。
【課題を解決するための手段】
【０００７】
本発明による半導体素子の微細金属配線パターンの形成方法では、基板上に絶縁膜を形成する。第１スペースを通じて前記絶縁膜を露出させるように、前記絶縁膜上に第１レイアウトで配置される複数のモールドパターンを形成する。ダマシン工程により、前記第１スペース内に金属ハードマスクパターンを形成し、前記モールドパターンを除去する。前記金属ハードマスクパターンをエッチングマスクとして前記絶縁膜をエッチングして前記絶縁膜を貫通する第２スペースを形成して、前記第１レイアウトと同じレイアウトの陰刻パターンが形成された絶縁膜パターンを形成する。ダマシン工程により、前記第２スペース内に前記第１レイアウトと同じレイアウトを有する金属配線パターンを形成する。
【０００８】
前記金属ハードマスクパターン及び前記金属配線パターンは、互いに同じ物質を含む。
前記モールドパターンは、交互に反復して形成されている複数の第１モールドパターン及び第２モールドパターンを含む。このとき、前記モールドパターンを形成するステップは、前記モールドパターンのピッチの１／２である第１ピッチで反復して形成される複数の第１モールドパターンを形成するステップと、前記複数の第１モールドパターンのうち互いに隣接した二つの第１モールドパターン間の空間に、前記第１モールドパターンと互いに離隔されている第２モールドパターンを形成するステップと、を含む。
【０００９】
本発明による半導体素子の微細金属配線パターンの形成方法の一態様において、前記モールドパターンを形成するために、前記絶縁膜上に複数の第１モールドパターンを形成するステップと、前記複数の第１モールドパターンのうち互いに隣接した二つの第１モールドパターンの間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁を覆うバッファ層を形成するステップと、前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に第２モールドパターンを形成するステップと、前記第１モールドパターンと前記第２モールドパターンとの間にある前記バッファ層を除去するステップと、を含む。
【００１０】
また、本発明による半導体素子の微細金属配線パターンの形成方法の他の態様において、前記モールドパターンを形成するために、前記絶縁膜上にエッチング阻止層を形成するステップと、前記第１エッチング阻止層上に複数の第１モールドパターンを形成するステップと、前記複数の第１モールドパターンのうち互いに隣接した二つの第１モールドパターンの間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁を覆うバッファ層を形成するステップと、前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に第２モールドパターンを形成するステップと、前記エッチング阻止層が露出されるまで、前記第１モールドパターンと前記第２モールドパターンとの間にある前記バッファ層を除去するステップと、を含む。
【００１１】
また、本発明による半導体素子の微細金属配線パターンの形成方法のさらに他の態様において、前記モールドパターンを形成するために、前記絶縁膜上に第１バッファ層を形成するステップと、前記第１バッファ層上に複数の第１モールドパターンを形成するステップと、前記複数の第１モールドパターンのうち互いに隣接した二つの第１モールドパターンの間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁及び前記第１バッファ層を覆う第２バッファ層を形成するステップと、前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に第２モールドパターンを形成するステップと、前記第１モールドパターンと前記第２モールドパターンとの間にある前記第２バッファ層及び第１バッファ層を除去するステップと、を含む。
【００１２】
また、本発明による半導体素子の微細金属配線パターンの形成方法のさらに他の態様において、前記モールドパターンを形成するために、前記絶縁膜上にエッチング阻止層を形成するステップと、前記エッチング阻止層上に第１バッファ層を形成するステップと、前記第１バッファ層上に複数の第１モールドパターンを形成するステップと、前記複数の第１モールドパターンのうち互いに隣接した二つの第１モールドパターンの間で所定幅のリセス領域が残るように、前記第１モールドパターンそれぞれの両側壁及び前記第１バッファ層を覆う第２バッファ層を形成するステップと、前記互いに隣接した二つの第１モールドパターンの間にある前記リセス領域内に第２モールドパターンを形成するステップと、前記エッチング阻止層が露出されるまで、前記第１モールドパターンと前記第２モールドパターンとの間にある前記第２バッファ層及び第１バッファ層を除去するステップと、を含む。
【００１３】
前記金属ハードマスクパターンを形成するステップは、前記第１スペースの内壁及び前記モールドパターンの表面に第１バリヤー膜を形成するステップと、前記第１バリヤー膜上に前記第１スペースを完全に満たす第１金属膜を形成するステップと、を含む。
または、前記金属ハードマスクパターンを形成するステップは、前記第１スペースの内壁及び前記モールドパターンの表面に第１バリヤー膜を形成するステップと、前記第１バリヤー膜上に前記第１スペースを完全に満たすＣｕハードマスク層を形成するステップと、を含む。また、前記Ｃｕハードマスクパターンを形成した後、前記モールドパターンの上面が露出されるまで、前記Ｃｕハードマスク層の一部及び前記第１バリヤー膜の一部を除去するステップをさらに含む。
【００１４】
前記金属配線パターンを形成するステップは、前記第２スペースの内壁に第２バリヤー膜を形成するステップと、前記第２バリヤー膜上に前記第２スペースを完全に満たす第２金属膜を形成するステップと、を含む。
または、前記金属配線パターンを形成するステップは、前記第２スペースの内壁に第２バリヤー膜を形成するステップと、前記第２バリヤー膜上に前記第２スペースを完全に満たすＣｕ配線層を形成するステップと、を含む。また、前記Ｃｕ配線層を形成した後、前記絶縁膜の上面が露出されるまで、前記Ｃｕ配線層の一部及び前記第２バリヤー膜の一部を除去するステップをさらに含む。前記絶縁膜の上面が露出されるまで、前記Ｃｕ配線層の一部及び前記第２バリヤー膜の一部を除去する間に前記絶縁膜上にある金属ハードマスクパターンが共に除去される。
【００１５】
本発明による半導体素子の微細金属配線パターンの形成方法において、前記絶縁膜パターンを形成した後、前記金属配線パターンを形成する前に、前記金属ハードマスクパターンを除去するステップをさらに含む。
【００１６】
（発明の効果）
本発明による半導体素子の微細金属配線パターンの形成方法は、従来技術での問題点を解決しようとするものであって、ダマシン工程で配線パターンを形成するとき、陰刻パターンにのみに依存して配線パターンを形成する従来技術での問題点を克服するために、Ｗ膜パターンのように、陽刻パターンの形成方法により配線パターン形成が可能な導電膜をパターニングする時に使われる陽刻の配線パターン形成用のレイアウトをそのまま利用して、ダマシン工程により微細ピッチで反復して形成される複数の配線パターンを形成することができる。
本発明による半導体素子の微細金属配線パターンの形成方法では、高度に集積化された半導体素子で微細なピッチで反復して形成される金属配線パターンを形成するために、ダマシン工程で形成される金属ハードマスクパターンを利用して最終的に形成しようとする配線パターンのレイアウトと同じレイアウトの陰刻パターンを有する絶縁膜パターンを形成し、前記絶縁膜パターンを利用してダマシン工程により金属配線パターンを形成する。したがって、低い比抵抗特性を有するＣｕ膜を利用して配線パターンを形成する場合にも、ダマシン工程で要求される陰刻パターンの形成のための別途のレイアウトを新たに設計する必要なしに、既存の配線パターン形成工程で所定の導電層を陽刻パターンで直接パターニングするのに利用されるレイアウトをそのまま使用してダマシン工程を行っても、所望のレイアウトの金属配線パターンが得られる。したがって、ダマシン工程で微細ピッチの配線パターンを形成する場合にも、本発明による方法を利用することによって、セルアレイ領域及び周辺回路領域のように異なるサイズ及びピッチを有する多様なパターンを、さらに容易に具現できる。
【００１７】
また、前記絶縁膜パターンを形成するためのハードマスクとして金属ハードマスクを使用することによって、金属でない他の材料からなる通常のハードマスクに比べて絶縁膜のエッチング選択比をさらに高めることができる。したがって、半導体素子の製造工程に使われるハードマスクの厚さを薄め、縦横比が大きいスペースを形成するためのエッチング時、エッチング深さの増大によって絶縁膜パターンの側壁プロファイルが不良になることを防止でき、良好な側壁プロファイルを有する絶縁膜パターンを形成できる。そして、超高集積の半導体素子に必要な微細ピッチで反復して形成される複数の配線パターンの形成において、前記金属配線パターンを比較的低い比抵抗を有するＣｕで形成することによって、金属配線パターンでＲＣ遅延による問題を抑制でき、さらに安定な電気的特性が得られる。したがって、超高集積化された半導体素子の電気的特性及び製品信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
（一実施形態）
図１は、本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を利用して具現しようとする複数の配線パターンの一例であって、複数のビットライン１０のレイアウトを例示した構成図である。
図１において、形成しようとするビットライン１０は、それぞれ第１ピッチＰBで反復して配置されている。
【００２０】
図２から図１５は、本発明の一実施形態による図１のレイアウトによるビットライン１０を形成するための工程を説明するために工程順序によって示す断面図であり、図１のＡ−Ａ´線に対応する断面図である。
図２に示すように、半導体基板１００上に第１エッチング阻止層１１２、絶縁膜１２０及び第２エッチング阻止層１２２を順次に形成する。
【００２１】
半導体基板１００には、例えばトランジスタのような半導体素子の形成に必要な単位素子（図示せず）が形成されており、前記単位素子を覆っている層間絶縁膜（図示せず）が半導体基板１００の上面に形成されている。また、半導体基板１００の上面には、前記層間絶縁膜を通じて前記単位素子に電気的に連結可能な導電領域（図示せず）が露出されている。
【００２２】
第１エッチング阻止層１１２は、絶縁膜１２０がエッチングされるとき、エッチングストッパーの役割を行うように形成する。第１エッチング阻止層１１２は、例えばシリコン窒化膜、シリコン酸化窒化膜またはシリコン炭化膜からなり、約５００Åの厚さに形成される。
絶縁膜１２０は、配線パターン形成領域に対応する位置に開口が形成される絶縁膜である。絶縁膜１２０は、ＲＣ遅延を減少させるように比較的低い誘電定数を有する絶縁物質からなることが望ましい。例えば、絶縁膜１２０は、テトラエチルオルトシリケート（ＴＥＯＳ）、フッ化ケイ酸塩ガラス（ＦＳＧ）、ＳｉＯＣまたはＳｉＬＫからなりうる。
第２エッチング阻止層１２２は、後続工程でモールドパターンを形成するためのエッチング工程時、エッチングストッパーの役割を行うように形成する。第２エッチング阻止層１２２は、例えばポリシリコン膜からなり、約４００Åの厚さに形成される。
【００２３】
図３から図８は、図８に示すモールドパターン１３０を形成するための一連の工程を説明するための断面図である。モールドパターン１３０の形成のための一実施形態を詳細に後述する。一実地形態では、モールドパターン１３０が図１に例示されたビットライン１０のレイアウトと同じレイアウトで配置されるように形成され、モールドパターン１３０を形成するためにダブルパターニング工程を利用する。
【００２４】
まず、図３に示すように、第２エッチング阻止層１２２上に第１バッファ層１３２を形成する。そして、通常のフォトリソグラフィ工程を利用して、第１バッファ層１３２上に複数の第１モールドパターン１３４を形成する。
第１モールドパターン１３４は、最終的に形成しようとする、図８に示すモールドパターン１３０のピッチＰより２倍大きい第１ピッチ２Ｐを有するように形成される。ここで、モールドパターン１３０のピッチＰは、図１に例示されたビットライン１０のピッチＰBと同じである。第１モールドパターン１３４の第１幅Ｗ1は、第１ピッチ２Ｐの１／４値を有するように設計される。
【００２５】
第１バッファ層１３２及び第１モールドパターン１３４は、それぞれエッチング特性が異なる物質、すなわち所定のエッチング条件に対して異なるエッチング選択比を有する物質からなる。例えば、第１バッファ層１３２及び第１モールドパターン１３４は、それぞれ酸化膜、窒化膜及びポリシリコン膜からなる群から選択される異なる一つの物質からなりうる。
【００２６】
例えば、第１バッファ層１３２は、熱酸化膜、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜及びＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）酸化膜からなる群から選択される少なくとも一つの酸化膜からなりうる。または、第１バッファ層１３２は、窒化膜、例えばＳｉＯＮ，ＳｉＮ，ＳｉＢＮ及びＢＮからなる群から選択される少なくとも一つの膜からなってもよい。または、第１バッファ層１３２は、前記で例示された窒化膜のうち選択される一つの窒化膜と、前記で例示された酸化膜のうち選択される一つの酸化膜との積層構造からなってもよい。第１バッファ層１３２が酸化膜または窒化膜からなる場合、第１モールドパターン１３４は、ポリシリコン膜からなりうる。または、第１バッファ層１３２が窒化膜からなる場合、第１モールドパターン１３４は、平坦度特性に優れた酸化膜、例えばＳＯＧ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｇｌａｓｓ）膜またはＦＯＸ（Ｆｌｏｗａｂｌｅ  Ｏｘｉｄｅ）膜からなりうる。
【００２７】
図４に示すように、複数の第１モールドパターン１３４の間で露出される第１バッファ層１３２をその上面から第１厚さｄほど除去して、第１バッファ層１３２の上面に低い表面部１３２ａを形成する。
望ましくは、第１厚さｄは、第１モールドパターン１３４の第１幅Ｗ1と同じ寸法とする。
【００２８】
第１バッファ層１３２の上面に低い表面部１３２ａを形成するために、ドライエッチング工程を行うことができる。例えば、図３を参照して説明した第１モールドパターン１３４形成工程で、第１モールドパターン１３４の形成のためのドライエッチング工程時、第１モールドパターン１３４が形成された後、第１バッファ層１３２に対して連続的に過度エッチングを行って低い表面部１３２ａを形成させる。他の方法として、低い表面部１３２ａを形成するための別途のドライエッチング工程を行うこともできる。
低い表面部１３２ａの形成工程または第１バッファ層１３２の形成工程は、本発明による微細金属配線パターンの形成方法を実施するための必須工程ではなく、場合によって省略可能である。
【００２９】
図５に示すように、複数の第１モールドパターン１３４のうち互いに隣接した二つの第１モールドパターン１３４の間で所定幅のリセス領域１３６ａが残るように、第１モールドパターン１３４それぞれの両側壁を覆う第２バッファ層１３６を形成する。
【００３０】
第２バッファ層１３６は、第１モールドパターン１３４の上面及び側壁、第１バッファ層１３２の低い表面部１３２ａをそれぞれ均一な厚さに覆う膜で形成される。第２バッファ層１３６は、第１厚さｄと同じ厚さを有するように形成される。また、第２バッファ層１３６の上面により限定されるリセス領域１３６ａが第１幅Ｗ1と同じサイズの幅Ｗ2を有するように、第２バッファ層１３６の厚さを決定する。
【００３１】
第２バッファ層１３６は、第１バッファ層１３２と同一または類似したエッチング特性を有する物質からなりうる。例えば、第２バッファ層１３６は、第１バッファ層１３２の構成物質と同じ物質からなりうる。または、第２バッファ層１３６は、第１バッファ層１３２とエッチング特性は類似しているが、異なる物質からなることもある。例えば、第２バッファ層１３６は、酸化膜からなりうる。望ましくは、第２バッファ層１３６は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）方法により形成された酸化膜からなりうる。
【００３２】
図６に示すように、第２バッファ層１３６上に第２モールド層１３８を形成する。第２モールド層１３８は、第１モールドパターン１３４とエッチング特性が同一または類似した物質からなりうる。例えば、第１バッファ層１３２及び第２バッファ層１３６がそれぞれ酸化膜からなる場合、第２モールド層１３８は、ポリシリコン膜からなりうる。
【００３３】
第２モールド層１３８を形成することによって、リセス領域１３６ａは、第２モールド層１３８で満たされる。第２バッファ層１３６の厚さが第１ピッチ２Ｐの１／４値を有する場合、第２モールド層１３８のうちリセス領域１３６ａ内に満たされた部分の幅、すなわちリセス領域１３６ａの幅Ｗ2は、第１ピッチ２Ｐの１／４値、すなわち第１モールドパターン１３４の幅Ｗ1と同じ値となりうる。
【００３４】
図７に示すように、第２モールド層１３８の一部を除去して、リセス領域１３６ａ内にのみ第２モールドパターン１３８ａを残す。その結果、複数の第２モールドパターン１３８ａの間で第１モールドパターン１３４を覆っている第１バッファ層１３６が露出される。第２モールドパターン１３８ａは、互いに隣接した二つの第１モールドパターン１３４の間の空間で第１モールドパターン１３４と互いに離隔された状態でリセス領域１３６ａ内に形成されており、複数の第２モールドパターン１３８ａは、第１ピッチ２Ｐと同じピッチで反復して形成される。
【００３５】
第２モールド層１３８の一部を除去するとき、第２モールドパターン１３８ａの上面が第１モールドパターン１３４の上面とほぼ同じレベルになるように第２モールド層１３８のエッチング量を調節できる。例えば、第２モールド層１３８の一部を除去するためにウェットエッチング工程を利用できる。
【００３６】
前記のような工程で第２モールドパターン１３８ａを形成することによって、リセス領域１３６ａ内に形成されている第２モールドパターン１３８ａは、第１モールドパターン１３４とほぼ同じ水平面上に位置しうる。また、第２モールドパターン１３８ａは、第１モールドパターン１３４の延長方向と同じ方向に延びる複数のラインパターンを構成する。
【００３７】
図８に示すように、第１モールドパターン１３４及び第２モールドパターン１３８ａをエッチングマスクとして、それらの間で露出される第２バッファ層１３６及び第１バッファ層１３２を異方性ドライエッチングする。
その結果、第２エッチング阻止層１２２上には、第１モールドパターン１３４及び第２モールドパターン１３８ａを備える複数のモールドパターン１３０が形成される。複数のモールドパターン１３０において、第１モールドパターン１３４及び第２モールドパターン１３８ａの下部には、それぞれ第１バッファ層１３２の一部または第２バッファ層１３６の一部が残っている。図３を参照して説明する工程で、第１バッファ層１３２の形成工程を省略する場合、モールドパターン１３０には、第１バッファ層１３２が残らず、第１モールドパターン１３４の上面と第２モールドパターン１３８ａの上面との高さが異なって、それらの間に段差が存在しうる。
【００３８】
モールドパターン１３０を形成するためのエッチング工程が行われると、第１モールドパターン１３４及び第２モールドパターン１３８ａが一部エッチングされて、図８に示したように、第１モールドパターン１３４及び第２モールドパターン１３８ａの厚さが薄くなることがある。
第２バッファ層１３６及び第１バッファ層１３２のドライエッチング時、第２エッチング阻止層１２２をエッチングストッパーとして利用できる。第２エッチング阻止層１２２をエッチングストッパーとして利用することによって、モールドパターン１３０は良好な側壁プロファイルを有するように形成でき、したがってモールドパターン１３０のＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）偏差を減らすことができる。
【００３９】
複数のモールドパターン１３０は、交互に反復して形成されている第１モールドパターン１３４及び第２モールドパターン１３８ａにより、第１ピッチ２Ｐの１／２であるピッチＰで配置される構造を有する。複数のモールドパターン１３０は、図１に例示されたビットライン１０のレイアウトと同じレイアウトで配置され、モールドパターン１３０のピッチＰは、図１に例示された前記ビットラインのピッチＰBと同一になる。
【００４０】
図８に示したように、複数のモールドパターン１３０のうち互いに隣接した二つのモールドパターン１３０の間の第１スペース１３０ａを通じて第２エッチング阻止層１２２の上面が露出される。または、複数のモールドパターン１３０の形成のためのエッチング過程で露出される第２エッチング阻止層１２２が過度エッチングにより除去されることもある。この場合、第１スペース１３０ａを通じて絶縁膜１２０が露出される。一実施形態では、複数のモールドパターン１３０の間で第２エッチング阻止層１２２の少なくとも一部が残っている場合を例として説明する。
【００４１】
図９及び図１０は、ダマシン工程を利用して、第１スペース１３０ａ内に図１０に示す金属ハードマスクパターン１４０を形成する過程を説明するための断面図である。この過程をさらに詳細に後述する。
まず、図９に示すように、第１スペース１３０ａの内壁及びモールドパターン１３０の表面に第１バリヤー膜１４２を形成する。次いで、第１バリヤー膜１４２上に第１スペース１３０ａを完全に満たす第１金属膜１４４を形成する。
【００４２】
第１バリヤー膜１４２は、例えば第１スペース１３０ａの内部を満たす第１金属膜１４４の金属原子が、その周囲の他の膜に拡散することを防止するために形成する。第１バリヤー膜１４２は、第１スペース１３０ａの幅及び深さによって数Åから数百Åの厚さを有するように形成される。例えば、第１バリヤー膜１４２は、約５Åから１５０Åの厚さを有するように形成される。第１バリヤー膜１４２は、Ｔａ，ＴａＮ，ＴｉＮ，ＴａＳｉＮ，ＴｉＳｉＮまたはそれらの組み合わせからなり、ＣＶＤ工程またはスパッタリング工程を利用して形成される。第１バリヤー膜１４２を形成することは、本発明において必須的な工程ではなく、場合によって第１バリヤー膜１４２の形成工程は省略可能である。
【００４３】
第１金属膜１４４は、例えばＣｕ、Ｗ及びＡｌからなる群から選択されるいずれか一つの金属からなりうる。望ましくは、第１金属膜１４４は、比較的低い比抵抗を有するＣｕからなる。第１金属膜１４４を形成するために、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）工程または電気メッキ工程を利用できる。
【００４４】
第１金属膜１４４を形成するために、ＰＶＤ工程を利用する前記第１工程及び電気メッキ工程を利用する第２工程を経る。例えば、第１金属膜１４４をＣｕで形成する場合、第１金属膜１４４を形成するために、まず、第１バリヤー膜１４２上に第１Ｃｕ膜をＰＶＤ工程により形成した後、前記第１Ｃｕ膜をシード層としてＣｕ電気メッキ工程を行って第２Ｃｕ膜を形成できる。かかる工程を利用する場合、前記第１Ｃｕ膜が後続の電気メッキ工程での初期核生成位置を提供する役割をし、前記第１Ｃｕ膜上に電気メッキ工程により形成される第２Ｃｕ膜の均一性が向上する。前記第１Ｃｕ膜は、例えば約１００Åから５００Åの厚さに形成される。前記第２Ｃｕ膜は、第１スペース１３０ａを完全に満たすのに十分な厚さに形成される。例えば、前記第２Ｃｕ膜は、約１０００Åから１００００Åの厚さに形成される。
【００４５】
図１０に示すように、モールドパターン１３０の上面が露出されるまで第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去して、複数のモールドパターン１３０の間の第１スペース１３０ａ内に金属ハードマスクパターン１４０を形成する。図９及び図１０に例示された一実施形態においては、金属ハードマスクパターン１４０は、第１バリヤー膜１４２及び第１金属膜１４４からなる。
【００４６】
金属ハードマスクパターン１４０は、第１ピッチ２Ｐの１／２であるピッチＰで配置される構造を有する。金属ハードマスクパターン１４０のピッチＰは、図１に例示されたビットラインのピッチＰBとほぼ同じ寸法を有する。
【００４７】
第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去するために、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を利用できる。
または、第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去するために、ウェットエッチング工程を利用してもよい。例えば、第１金属膜１４４がＣｕ膜からなる場合、第１金属膜１４４の一部をウェットエッチング工程で除去するために、例えばＨＦ、Ｈ2Ｏ2及びＨ2Ｏの混合物からなるエッチング液を利用できる。このとき、ＨＦ、Ｈ2Ｏ2及びＨ2Ｏがそれぞれ１から５、１から５及び５０から３００の体積比で混合されたエッチング液を利用できる。または、第１金属膜１４４の一部をウェットエッチング工程で除去するために、Ｈ2ＳＯ4及びＨ2Ｏ2の混合物からなるエッチング液を利用してもよい。このとき、Ｈ2ＳＯ4及びＨ2Ｏ2が２：１から１０：１の体積比で混合されたエッチング液を利用できる。また、第１バリヤー膜１４２がＴａ、ＴａＮまたはそれらの組み合わせからなる場合、第１バリヤー膜１４２の一部をウェットエッチング工程で除去するために、例えばＮＨ3、Ｈ2Ｏ2及びＨ2Ｏがそれぞれ１から５、１から５及び５から３０の体積比で混合されたエッチング液を利用できる。第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去するためのウェットエッチング工程は、それぞれ常温で行われうる。
【００４８】
または、第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去するために、ウェットエッチング工程及びドライエッチング工程をそれぞれ利用できる。すなわち、第１金属膜１４４の一部は、前述したような方法でウェットエッチング工程を利用して除去し、その結果、露出される第１バリヤー膜１４２の一部を除去するためにドライエッチング工程を利用できる。第１バリヤー膜１４２がＴａ、ＴａＮまたはそれらの組み合わせからなる場合、第１バリヤー膜１４２の一部をドライエッチング工程により除去するために、例えばＣｌ2及びＢＣｌ3をエッチングガスとして使用してプラズマ方式のドライエッチング工程を行える。
【００４９】
図１１に示すように、金属ハードマスクパターン１４０の間に露出されるモールドパターン１３０を除去する。モールドパターン１３０を除去するために、金属ハードマスクパターン１４０をエッチングマスクとして利用する通常のドライエッチング工程を利用できる。
図１２に示すように、金属ハードマスクパターン１４０をエッチングマスクとして、第２エッチング阻止層１２２及び絶縁膜１２０をエッチングして絶縁膜パターン１２０ａを形成する。
【００５０】
絶縁膜１２０のエッチング時、第１エッチング阻止層１１２をエッチングストッパーとして利用して、第１エッチング阻止層１１２が露出するまで絶縁膜１２０の異方性ドライエッチング工程を行う。その結果、半導体基板１００の上面を露出させる第２スペース１２０ｂが形成された絶縁膜パターン１２０ａが得られる。絶縁膜パターン１２０ａには、第２スペース１２０ｂにより、図１に例示されたビットライン１０のレイアウトと同じ形状の陰刻パターンが形成される。
【００５１】
絶縁膜１２０のドライエッチング時、第２スペース１２０ｂを通じて露出される第１エッチング阻止層１１２を過度エッチングにより除去して、半導体基板１００に形成されている導電領域（図示せず）または層間絶縁膜（図示せず）を露出させる。
絶縁膜１２０のエッチング時、エッチングマスクとして使われる金属ハードマスクパターン１４０は、金属でない他の材料からなる通常のハードマスクに比べて絶縁膜１２０のエッチング選択比を大きくする。特に、金属ハードマスクパターン１４０がＣｕ膜からなる場合、Ｃｕ膜は、エッチングされにくい特性を有しているので、金属ハードマスクパターン１４０が比較的薄い場合にも、エッチングによる消耗がほとんどなく、絶縁膜１２０を構成する多様な膜質に対して非常に優れたエッチング選択比を提供できる。したがって、絶縁膜１２０をエッチングして第２スペース１２０ｂを形成するとき、絶縁膜１２０が厚くて第２スペース１２０ｂを形成するためのエッチング深さが増大する場合や、第２スペース１２０ｂの縦横比が非常に大きい場合にも、金属ハードマスクパターン１４０をエッチングマスクとして使用することによって、エッチングの深さが増大することによる絶縁膜パターン１２０ａの側壁プロファイルが不良になることを防止でき、良好な側壁プロファイルを有する絶縁膜パターン１２０ａを形成できる。
【００５２】
図１３に示すように、絶縁膜パターン１２０ａ上に残っている金属ハードマスクパターン１４０を除去する。金属ハードマスクパターン１４０を除去するために、例えばウェットエッチング工程を利用できる。金属ハードマスクパターン１４０の除去のためのさらに詳細な説明は、図１０を参照して説明した第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去するための方法を参照する。
【００５３】
図１３を参照して説明する金属ハードマスクパターン１４０の除去工程は省略可能である。すなわち、金属ハードマスクパターン１４０を除去せず、そのまま図１４及び図１５を参照して後述する後続工程を行うこともできる。一実施形態では、金属ハードマスクパターン１４０を除去する工程を含む場合を説明する。
【００５４】
図１４及び図１５は、ダマシン工程を利用して第２スペース１２０ｂ内に、図１５に示す金属配線パターン１５０を形成する過程を説明するための断面図である。この過程をさらに詳細に後述する。
まず、図１４に示すように、第２スペース１２０ｂの内壁に第２バリヤー膜１５２を形成する。次いで、第２バリヤー膜１５２上に第２スペース１２０ｂを完全に満たす第２金属膜１５４を形成する。
【００５５】
第２バリヤー膜１５２は、例えば第２スペース１２０ｂの内部を満たす第２金属膜１５４の金属原子が、その周囲の他の膜に拡散することを防止するために形成する。第２バリヤー膜１５２は、第２スペース１２０ｂの幅及び深さによって数Åから数百Åの厚さを有するように形成される。第２金属膜１５４は、Ｃｕ、Ｗ及びＡｌからなる群から選択されるいずれか一つの金属からなりうる。特に、第２金属膜１５４が比較的低い比抵抗を有するＣｕからなる場合、ＲＣ遅延による問題を抑制でき、さらに安定的な電気的特性が得られるという効果がある。
【００５６】
第２バリヤー膜１５２及び第２金属膜１５４は、それぞれ図９を参照して説明した第１バリヤー膜１４２及び第１金属膜１４４と同一または類似した方法で形成される。したがって、第２バリヤー膜１５２及び第２金属膜１５４についてのさらに詳細な説明は、図９を参照して説明した第１バリヤー膜１４２及び第１金属膜１４４についての説明を参照し、ここでは詳細な説明を省略する。
【００５７】
図１３を参照して説明した金属ハードマスクパターン１４０の除去工程を省略した場合には、第２バリヤー膜１５２は、第２スペース１２０ｂの内壁だけでなく、金属ハードマスクパターン１４０の表面にも形成され、第２金属膜１５４は、第２スペース１２０ｂの内部及び金属ハードマスクパターン１４０の上部で第２バリヤー膜１５２上に形成される。
【００５８】
図１５に示すように、絶縁膜パターン１２０ａが露出されるまで、第２金属膜１５４の一部及び第２バリヤー膜１５２の一部を除去して、絶縁膜パターン１２０ａに形成された第２スペース１２０ｂ内に金属配線パターン１５０を形成する。図１４及び図１５に例示された一実施形態において、金属配線パターン１５０は、第２バリヤー膜１５２及び第２金属膜１５４からなる。
【００５９】
第２金属膜１５４の一部及び第２バリヤー膜１５２の一部を除去するために、図１０を参照して説明した第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去する工程と同一または類似した工程を利用できる。したがって、第２金属膜１５４の一部及び第２バリヤー膜１５２の一部を除去する工程についてのさらに詳細な説明は、図１０を参照して説明した第１金属膜１４４の一部及び第１バリヤー膜１４２の一部を除去する工程についての説明を参照し、ここでは詳細な説明を省略する。
【００６０】
ここで、金属配線パターン１５０は、金属ハードマスクパターン１４０と同じ物質からなりうる。特に、金属配線パターン１５０の第２金属膜１５４は、金属ハードマスクパターン１４０の第１金属膜１４４と同じ物質からなりうる。この場合、図１３を参照して説明した金属ハードマスクパターン１４０の除去工程を別途に行わない場合にも、図１５を参照して説明するように、第２金属膜１５４の一部及び第２バリヤー膜１５２の一部を除去する間に金属ハードマスクパターン１４０も共に除去される。
【００６１】
金属配線パターン１５０は、図１に例示されたビットライン１０を構成できる。図１５において、金属配線パターン１５０は、第１ピッチ２Ｐの１／２であるピッチＰで配置される構造を有する。金属配線パターン１５０は、図１に例示されたビットライン１０のレイアウトと同じレイアウトで配置され、金属配線パターン１５０のピッチＰは、図１に例示された前記ビットラインのピッチＰBと同一になる。
【００６２】
本発明の実施形態は、色々な形態に変形され、本発明の範囲が実施形態に限定されるものと解釈されてはならない。本発明の実施形態は、本発明をさらに完全に説明するために提供されるものである。図面で、層及び領域の厚さは、明細書の明確性のために誇張されたものである。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者により色々な変形及び変更が可能である。
【産業上の利用可能性】
【００６３】
本発明は、半導体素子の製造関連の技術分野に適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を利用して具現できる複数のビットラインのレイアウトを示す構成図である。
【図２】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図３】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図４】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図５】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図６】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図７】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図８】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図９】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図１０】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図１１】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図１２】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図１３】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図１４】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【図１５】本発明の一実施形態による半導体素子の微細金属配線パターンの形成方法を説明するために示す、図１のＡ−Ａ´線に対応する断面図である。
【符号の説明】
【００６５】
１０：ビットライン、１００：半導体基板、１１２：エッチング阻止層、１２０：絶縁膜、１２０ａ：絶縁膜パターン、１２０ｂ：第２スペース、１２２：第２エッチング阻止層、１３０：モールドパターン、１３０ａ：第１スペース、１３２：第１バッファ層、１３２ａ：低い表面部、１３４：第１モールドパターン、１３６：第２バッファ層、１３６ａ：低い表面部、１３８：第２モールド層、１３８ａ：第２モールドパターン、１４０：金属ハードマスクパターン、１４２：第１バリヤー膜、１４４：第１金属膜、１５０：金属配線パターン、１５２：第２バリヤー膜、１５４：第２金属膜
【図１】
2008205470.tif 000003
【図２】
2008205470.tif 000004
【図３】
2008205470.tif 000005
【図４】
2008205470.tif 000006
【図５】
2008205470.tif 000007
【図６】
2008205470.tif 000008
【図７】
2008205470.tif 000009
【図８】
2008205470.tif 000010
【図９】
2008205470.tif 000011
【図１０】
2008205470.tif 000012
【図１１】
2008205470.tif 000013
【図１２】
2008205470.tif 000014
【図１３】
2008205470.tif 000015
【図１４】
2008205470.tif 000016
【図１５】
2008205470.tif 000017