(57)【要約】【課題】複数の周波数帯域の信号に対して効率的に動作する整合回路、及び、複数の周波数の信号を同時に効率良く増幅することができるマルチバンド増幅器を提供する。【解決手段】２以上の周波数帯域の信号を増幅する増幅素子１０と、周波数帯域ごとの信号に対してインピーダンス整合を行う整合回路４０を備える。一般に、整合回路は、増幅素子よりも動作周波数の幅が狭い。しかし、本発明のように、分波回路２０で分波した一方の信号（ｆ１）に対してインピーダンス整合を行うように整合ブロック３０を設計し、他方の信号（ｆ２）に対してインピーダンス整合を行うように整合ブロック３１を設計することにより、各整合ブロックを効率的に機能させることができる。その結果、高効率で、同時に２以上の周波数帯域の信号を処理する整合回路４０、マルチバンド増幅器１００を構成することができる。【選択図】図４
2008113202.tif 000002
【特許請求の範囲】
【請求項１】
２以上の周波数帯域の信号を増幅する増幅素子から出力された信号を、周波数帯域ごとの信号に分波して出力する分波回路と、
上記分波回路に接続され、入力された周波数帯域ごとの信号に対して当該入力された信号の周波数帯域でインピーダンス整合を行う２以上の整合ブロックと、
を備える整合回路。
【請求項２】
請求項１に記載の整合回路において、
上記分波回路は、帯域通過フィルタ又は帯域阻止フィルタを分波する周波数帯域の数だけ並列に接続させたものである、
ことを特徴とする整合回路。
【請求項３】
請求項１に記載の整合回路において、
上記分波回路は、帯域通過フィルタと帯域阻止フィルタとを組合せたフィルタを分波する周波数帯域の数だけ並列に接続させたものである、
ことを特徴とする整合回路。
【請求項４】
請求項１から３の何れかに記載の整合回路において、
上記フィルタの少なくともひとつは、通過させる周波数帯域及び／又は通過を阻止する周波数帯域を変化させることができる可変フィルタであり、
上記整合ブロックは、インピーダンス整合を行う周波数帯域を変化させることができる整合ブロックである、
ことを特徴とする整合回路。
【請求項５】
請求項１から４の何れかに記載の整合回路において、さらに、
上記整合ブロックの出力側の端子に、アイソレータを備える、
ことを特徴とする整合回路。
【請求項６】
請求項１から５の何れかに記載の整合回路において、さらに、
上記増幅素子と上記分波回路との間に、プリマッチ回路を備える、
ことを特徴とする整合回路。
【請求項７】
請求項１から６の何れかに記載の整合回路において、さらに、
各整合ブロックから入力された信号を合波して出力する合波回路、
を備えることを特徴とする整合回路。
【請求項８】
入力された周波数帯域ごとの信号に対して、当該入力された信号の周波数帯域でインピーダンス整合を行う２以上の整合ブロックと、
上記２以上の整合ブロックに接続され、各整合ブロックから入力された信号を合波して、２以上の周波数帯域の信号を増幅する増幅素子に出力する合波回路と、
を備える整合回路。
【請求項９】
請求項８に記載の整合回路において、
上記分波回路は、帯域通過フィルタ又は帯域阻止フィルタを分波する周波数帯域の数だけ並列に接続させたものである、
ことを特徴とする整合回路。
【請求項１０】
請求項８に記載の整合回路において、
上記分波回路は、帯域通過フィルタと帯域阻止フィルタとを組み合わせたフィルタを分波する周波数帯域の数だけ並列に接続させたものである、
ことを特徴とする整合回路。
【請求項１１】
請求項８から１０の何れかに記載の整合回路において、
上記フィルタの少なくともひとつは、通過させる周波数帯域及び／又は通過を阻止する周波数帯域を変化させることができる可変フィルタであり、
上記整合ブロックは、インピーダンス整合を行う周波数帯域を変化させることができる整合ブロックである、
ことを特徴とする整合回路。
【請求項１２】
請求項８から１１の何れかに記載の整合回路において、さらに、
上記増幅素子と上記合波回路との間に、プリマッチ回路を備える、
ことを特徴とする整合回路。
【請求項１３】
請求項８から１２の何れかに記載の整合回路において、さらに、
入力された信号を、周波数帯域ごとの信号に分波して、上記２以上の整合ブロックに出力する分波回路、
を備えることを特徴とする整合回路。
【請求項１４】
請求項１から７の何れかに記載の整合回路と、
２以上の周波数帯域の信号を増幅して、上記整合回路の分波回路に出力する増幅素子と、
を備えることを特徴とするマルチバンド増幅器。
【請求項１５】
請求項８から１３の何れかに記載の整合回路と、
上記整合回路の合波回路から入力された２以上の周波数帯域の信号を増幅して出力する増幅素子と、
を備えることを特徴とするマルチバンド増幅器。
【請求項１６】
請求項１から７の何れかに記載の整合回路（以下、出力整合回路とする。）と、
請求項８から１３の何れかに記載の整合回路（以下、入力整合回路とする。）と、
上記入力整合回路の合波回路と上記出力整合回路の分波回路に接続され、上記入力整合回路の合波回路から入力された異なる周波数帯域の信号を増幅して、上記出力整合回路の分波回路に出力する増幅素子と、
を備えるマルチバンド増幅器。
【請求項１７】
飽和出力電力が異なる２以上の増幅器と、
入力された信号の電力から、上記２以上の増幅器の中の１つを選択し、当該選択した増幅器のみを駆動状態にする制御手段と、
上記各増幅器が出力した信号のうち同じ周波数帯域の信号を合成して出力する合成回路と、
を備え、
上記２以上の増幅器はそれぞれ、請求項１４から１６の何れかに記載の増幅器である、
ことを特徴とするマルチバンド増幅器。
【請求項１８】
Ｂ（Ｂは任意の自然数。）個の信号が入力され、それらの信号の位相をずらし、等配分をしてＢ個の信号を出力する第一バトラーマトリクスと、
ｂを１からＢまでの整数とし、上記第一バトラーマトリクスが出力したｂ番目の信号が入力される請求項１３に記載の整合回路（以下、第ｂ入力整合回路とする。）と、上記第ｂ入力整合回路が出力した信号を増幅して出力する第ｂ増幅素子と、上記第ｂ増幅素子が出力した信号が入力される請求項７に記載の整合回路（以下、第ｂ出力整合回路とする。）とをＢ個備え、さらに、
上記各第ｂ出力整合回路が出力した信号のそれぞれの位相をずらし、等配分してＢ個の信号を出力する第二バトラーマトリクス、
を備えるマルチバンド増幅器。
【請求項１９】
Ｂ（Ｂは任意の自然数。）個の信号が入力され、それらの信号の位相をずらし、等配分をしてＢ個の信号を出力するバトラーマトリクスを複数備え、さらに、
ｂを１からＢまでの整数とし、上記各バトラーマトリクスが出力した信号のうちｂ番目の信号が入力される請求項８から１２の何れかに記載の整合回路（以下、第ｂ入力整合回路とする。）と、上記第ｂ入力整合回路が出力した信号を増幅して出力する第ｂ増幅素子と、上記第ｂ増幅素子が出力した信号が入力される請求項１から６の何れかに記載の整合回路（以下、第ｂ出力整合回路とする。）とをＢ個備え、さらに、
上記各第ｂ出力整合回路が出力した信号のうち同じ周波数帯域の信号が入力され、その入力された信号のそれぞれの位相をずらし、等配分してＢ個の信号を出力するバトラーマトリクスを複数備える、
ことを特徴とするマルチバンド増幅器。
【請求項２０】
入力された信号を２つに分配し、分配された一方の信号の位相を他方の信号の位相に対して９０度ずらして出力する入力側ドハティネットワークを複数備え、さらに、
上記各入力側ドハティネットワークが出力した信号のうち第一番目の信号が入力される請求項８から１２の何れかに記載の整合回路（以下、第一入力整合回路とする。）と
上記第一入力整合回路が出力した信号を増幅する 第一増幅素子と、
上記第一増幅素子が出力した信号が入力される請求項１から６の何れかに記載の整合回路（以下、第一出力整合回路とする。）と、
上記各入力側ドハティネットワークが出力した信号のうち第二番目の信号が入力される請求項８から１２の何れかに記載の整合回路（以下、第二入力整合回路とする。）と
上記第二入力整合回路が出力した信号を増幅する第二増幅素子と、
上記第二増幅素子が出力した信号が入力される請求項１から６の何れかに記載の整合回路（以下、第二出力整合回路とする。）と、
上記各出力整合回路が出力した信号のうち同じ周波数帯域の信号が入力され、入力された一方の信号の位相を他方の信号の位相に対して９０度ずらして出力する出力側ドハティネットワークを複数備える、
ことを特徴とするマルチバンド増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、効率的な増幅を行うために、増幅素子とその周辺回路との間のインピーダンス整合を図る整合回路に関する。また、整合回路を用いた、複数の周波数の信号をそれぞれまたは同時に増幅可能なマルチバンド対応のマルチバンド増幅器に関する。
【背景技術】
【０００２】
無線通信によって提供されるサービスの多様化に伴い、無線機には複数の周波数帯域の情報を処理するマルチバンド化が要求されている。無線機に含まれる不可欠な装置として電力増幅器がある。効率のよい増幅を行なうには、実際に信号を増幅する増幅素子とその周辺回路間とのインピーダンス整合を取る必要があり、この用途に整合回路が使われる。なお、周辺回路との接続に際し、周辺回路の入出力のインピーダンスをある一定の値に揃えることが一般的に行われている。以下、周辺回路の入出力のインピーダンスを「系のインピーダンスＺ０」と呼ぶことにする。
【０００３】
増幅器に用いられる増幅素子の入出力の反射係数（Ｓパラメータ）は図１のように測定でき、この反射係数と系のインピーダンスＺ０より、増幅素子の入出力インピーダンスが測定できる。ここで、Ｓ１１は増幅素子の入力側の反射係数、Ｓ２２は増幅素子の出力側の反射係数である。
増幅素子の入出力インピーダンスは図１に示されるような周波数特性をもち、増幅素子を用いて増幅器を設計する場合には、設計周波数における入出力インピーダンスに対してそれぞれ、系のインピーダンスであるＺ０とインピーダンス整合を行う必要がある。
【０００４】
したがって、マルチバンド電力増幅器を設計する場合には、複数の設計周波数における増幅素子の各入出力インピーダンスに対して、それぞれ、系のインピーダンスであるＺ０とインピーダンス整合を行う必要がある。
そこで、異なる周波数帯の信号を増幅する場合には、例えば“帯域共用移動機”内で用いられる増幅器（例えば、非特許文献１参照。）のように、異なる増幅素子と整合回路による増幅器を、使用する周波数帯の数だけ備え、使用周波数帯に応じて選択する方法が従来用いられている。また、整合回路自体を、動作周波数帯域全体に渡って整合を確立できるように広帯域設計する方法がある。さらに、整合回路の回路定数を変更する方法などがある。
【０００５】
以下、整合回路の回路定数を変更する方法について説明する。整合回路の回路定数を変更する手段として、可変デバイスを用いる方法などが考えられるが、損失の小さい整合回路の構成法の一つとして、図２に示す主整合ブロック７０１と、主整合ブロック７０１に一端が接続された遅延回路７０２と、副整合ブロック７０３と、遅延回路７０２の他端と副整合ブロック７０３の一端間に接続されたスイッチ素子７０４とを具備する整合回路７００が提案されている（例えば、非特許文献２参照。）。
【０００６】
図２に示される従来例は、ポートＰ２に接続された周波数特性を持つインピーダンスＺＬ（ｆ）の回路をポートＰ１から見てポートＰ１の入力インピーダンスＺ０に整合させる整合回路であり、例えば、図３に示される中心周波数Ｆ１，Ｆ２とする２つの周波数帯域の信号に対する整合回路として動作する。
【０００７】
図２の回路では、スイッチ素子がＯＦＦ状態のとき周波数Ｆ１の信号に対する整合回路として動作し、スイッチ素子をＯＮ状態の時、周波数Ｆ２の信号に対する整合回路として動作する。すなわち，１つのスイッチ素子の状態（ＯＮ／ＯＦＦ）を切り替えることで、２つの周波数帯域の信号に対する整合回路を構成することができる。ここで、スイッチ素子に例えば、ＭＥＭＳ技術を用いれば、広帯域に渡って、低挿入損失と高アイソレーションの両立が比較的容易にできるため、特性の優れるマルチバンド電力増幅器が構成できる。
【非特許文献１】千葉耕司他，“移動機”，ＮＴＴ  ＤｏＣｏＭｏテクニカルジャーナル，Ｖｏｌ．１０，Ｎｏ．１
【非特許文献２】福田敦史他，“ＭＥＭＳスイッチを用いたマルチバンド電力増幅器”，２００４年電子情報通信学会  総合大会Ｃ−２−４
【発明の開示】
【発明が解決しようとする課題】
【０００８】
異なる増幅素子と整合回路による増幅器を、使用する周波数帯域の数だけ備え、使用周波数に応じて選択する方法は、使用する周波数帯域ごとに異なる増幅素子と整合回路を設ける必要があり、回路が大きくなるという問題がある。
一方、広帯域設計された整合回路を用いる方法および整合回路の回路定数を変更する方法は増幅器自体を切り替える方法と比較して回路の小型化が可能であるなどの利点がある。
しかし、広帯域設計された整合回路を用いる場合には、整合回路を各動作周波数に対して最適に設計することが困難であり、特に、高効率動作が要求される電力増幅器の設計には支障がある。
【０００９】
一方、整合回路の回路定数を変更する方法は、整合回路を各動作周波数に対して最適に設計することが比較的容易であり、各動作周波数において、高出力、高効率動作が可能である。
しかし、複数の周波数帯域の信号を同時に効率良く増幅する場合には、広帯域整合の箇所で述べたものと同じ課題、すなわち整合回路を各動作周波数に対して最適に設計することが困難となり、特に、高効率動作が要求される電力増幅器の設計には支障があるという問題がある。すなわち、複数の周波数帯域の信号を同時に効率良く増幅することができないという問題がある。
【００１０】
本発明は、複数の周波数帯域の信号に対して効率的に動作する整合回路、及び、複数の周波数帯域の信号を同時に効率良く増幅することができるマルチバンド電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、２以上の周波数帯域の信号を増幅する増幅素子から出力された信号を、周波数帯域ごとの信号に分波して出力する分波回路と、上記分波回路に接続され、入力された周波数帯域ごとの信号に対して当該入力された信号の周波数帯域でインピーダンス整合を行う２以上の整合ブロックとを備える。
【００１２】
または、本発明は、入力された周波数帯域ごとの信号に対して、当該入力された信号の周波数帯域でインピーダンス整合を行う２以上の整合ブロックと、上記２以上の整合ブロックに接続され、各整合ブロックから入力された信号を合波して、２以上の周波数帯域の信号を増幅する増幅素子に出力する合波回路とを備える。
【００１３】
また、上記分波回路と整合ブロックに周波数可変機能を設けて、インピーダンス整合を行う周波数帯域を適宜変化できるようにしてもよい。また、飽和出力電力が異なる２以上の増幅器を設けて、入力された信号の電力に応じて動作させる増幅器を選択できるようにしてもよい。また、バトラーマトリクスを用いて、マルチポート型マルチバンド増幅器を構成してもよい。さらに、ドハティネットワークを用いて、ドハティ型増幅器を構成してもよい。
【発明の効果】
【００１４】
本発明によれば、複数の動作周波数において整合回路を最適に設計でき、その結果、複数の周波数の信号を同時に、効率良く、低雑音で増幅することができる。
また、分波回路と整合ブロックに周波数可変機能を設けることにより、多バンド化した、高効率・高出力のマルチバンド増幅器を設計することができる。また、飽和出力電力が異なる２以上の増幅器から、入力された信号の電力に応じて動作させる増幅器を選択させる構成にすることにより、より高効率なマルチバンド増幅器を設計することができる。また、バトラーマトリクスを用いることにより、増幅素子に入力される平均化することができるため、低コスト・高効率なマルチバンド増幅器を設計することができる。さらに、ドハティネットワークを用いることにより、より効率的なマルチバンド増幅器を設計することができる。
【発明を実施するための最良の形態】
【００１５】
［第一実施形態］
図４に、マルチバンド増幅器の出力側回路での実施例を示す。本発明による整合回路をマルチバンド増幅器の増幅素子の出力側に設けることにより、高効率・高性能なパワーアンプを設計することができる。図４に示したマルチバンド増幅器１００は、２つの周波数帯域ｆ１、ｆ２の信号を増幅するものである。マルチバンド増幅器１００は、増幅素子１０と整合回路４０で構成される。また、整合回路４０は、分波回路２０、整合ブロック３０及び整合ブロック３１で構成される。
【００１６】
第１の周波数帯域ｆ１の信号と第２の周波数帯域ｆ２の信号が混合された信号が、増幅素子１０に入力される。増幅素子１０は、この入力された信号を増幅して、分波回路２０に出力する。分波回路２０は、増幅素子１０によって増幅された信号を、周波数帯域ｆ１の信号と、周波数帯域ｆ２の信号とに分波して、それぞれの信号を異なる整合ブロックに出力する。この実施例では、周波数帯域ｆ１の信号は、整合ブロック３０に出力され、周波数帯域ｆ２の信号は、整合ブロック３１に出力される。
【００１７】
周波数帯域ｆ１の信号において増幅素子１０の出力端子から分波回路２０を介して整合ブロック３１側を見たインピーダンスは十分大きいためである。また、周波数帯域ｆ２の信号において増幅素子１０の出力端子から分波回路２０を介して整合ブロック３０側を見たインピーダンスは十分大きいためである。
そして、整合ブロック３０は、周波数帯域ｆ１の信号に対して分波回路２０側をみたインピーダンスと系のインピーダンスとの整合をとる。また、整合ブロック３１は周波数帯域ｆ２の信号に対して分波回路２０側をみたインピーダンスと系のインピーダンスとの整合をとる。
【００１８】
この場合、整合ブロック３０と整合ブロック３１はそれぞれ対応する周波数帯域の信号に対する整合を達成すればよい。また、各整合ブロックの設計は他の整合ブロックの構成に関係ないため、各整合ブロックをそれぞれ独立に設計することができ、各周波数帯域において最適な整合ブロックを構成できる。このため、各周波数帯域ｆ１、ｆ２で高出力、高効率設計が可能となり、高出力、高効率のマルチバンド増幅器を構成することができる。
また、２つの周波数帯域の信号が同時に入力された場合においても、各整合ブロックには、それぞれ対応した周波数帯域の信号のみが入力されることになるので、原理的には１つの周波数帯域が入力された場合と同様に例えば、高効率で高出力な増幅が可能となる。
【００１９】
周波数帯域ｆ１とｆ２の各幅は適宜設定することができる。例えば、周波数帯域ｆ１に含まれる周波数の数と、周波数帯域ｆ２に含まれる周波数の数が異なるようにしてもよい。また、周波数帯域ｆ１があるひとつの周波数Ｆ１で構成され、周波数帯域ｆ２があるひとつの周波数Ｆ２で構成されるようにしてもよい。周波数帯域の幅を小さくするほど、高出力、高効率なマルチバンド増幅器を設計が容易となる。また、周波数帯域ｆに含まれる周波数Ｆ１と周波数Ｆ２とが、それぞれ離散的な値を取る構成にしてもよい。
【００２０】
＜マルチバンド化１＞
上述したマルチバンド増幅器を、多バンド化、多バンド共用化へと拡張することができる。図５に、多バンド化したマルチバンド増幅器１０４の出力側回路での実施例を示す。
図５に示したマルチバンド増幅器１０４は、Ｍ個の周波数帯域ｆ１，…，ｆｍ，…，ｆＭの信号を増幅するものである。マルチバンド増幅器１０４は、増幅素子１１と整合回路４４で構成される。また、整合回路４４は、分波回路２１、Ｍ個の整合ブロック３２１，…，整合ブロック３２ｍ，…，整合ブロック３２Ｍで構成される。
【００２１】
第１の周波数帯域ｆ１の信号から第Ｍの周波数帯域ｆＭの信号までのＭ個の信号が混合された信号が、増幅素子１１に入力される。増幅素子１１は、この入力された信号を増幅して、分波回路２１に出力する。分波回路２１は、増幅素子１１によって増幅された信号を、周波数帯域ｆ１の信号から周波数帯域ｆＭの信号までのＭ個の信号に分波して、それぞれの周波数帯域ごとの信号を異なる整合ブロックに出力する。この実施例では、周波数帯域ｆ１の信号は整合ブロック３２１に出力され、周波数帯域ｆｍの信号は整合ブロック３２ｍに出力され、周波数帯域ｆMの信号は整合ブロック３２Ｍに出力される。
周波数帯域ｆｍの信号（１≦ｍ≦Ｍ）において増幅素子１１の出力端子から分波回路２１を介して整合ブロック３２ｍ以外の整合ブロック側を見たインピーダンスは十分大きいためである。
【００２２】
そして、各整合ブロック３２ｍ（１≦ｍ≦Ｍ）は、周波数帯域ｆｍの信号に対して分波回路２０側をみたインピーダンスと系のインピーダンスとの整合をとる。
この場合、各整合ブロックは対応する周波数帯域の信号に対する整合を達成すればよい。また、各整合ブロックの設計は他の整合ブロックの構成に関係ないため、各整合ブロックをそれぞれ独立に設計することができ、各周波数帯域においてそれぞれ最適な整合ブロックを構成できる。このため、各周波数帯域ｆｍ（１≦ｍ≦Ｍ）で高出力、高効率設計が可能となり、高出力、高効率なマルチバンド増幅器を構成することができる。
また、Ｍ個の周波数帯域の信号が同時に入力された場合においても、各整合ブロックには、それぞれ対応した周波数の信号のみ入力されることになるので、原理的には１周波数入力の場合と同様に例えば、高効率で高出力な増幅が可能となる。
【００２３】
＜マルチバンド化２＞
分波回路を構成するフィルタに周波数可変機能を持たせて、周波数帯域ｆｍに含まれる周波数（Ｆｍ１〜Ｆｍｐ）のうち、１つ又は複数の周波数の信号を通過させることができるようにしてもよい（ｐは、２以上の整数。）。すなわち、周波数帯域ｆｍに含まれる周波数（Ｆｍ１〜Ｆｍｐ）の一部の周波数の信号を通過させるようにしてもよい。
この場合には、整合ブロックに周波数可変機能を持たせるとよい。これにより、周波数可変フィルタが通過させた信号の周波数に合わせてインピーダンス整合を行うことができ、高出力・高効率の動作が可能となるためである。
【００２４】
図６に、周波数可変機能を有するフィルタを用いた分波回路と、周波数可変機能を有する整合ブロックを有するマルチバンド増幅器の例を示す。マルチバンド増幅器１０５は、増幅素子１２と、整合回路４５を有する。増幅素子１２は、周波数Ｆ１１と周波数Ｆ１２の２つの周波数を含む周波数帯域ｆ１の信号と、周波数Ｆ２１と周波数Ｆ２２の２つの周波数を含む周波数帯域ｆ２の信号とが混合された信号を増幅する。整合回路４５は、周波数可変機能を有する周波数可変フィルタ２８、２９を備える分波回路２２と、周波数可変機能を有する整合ブロック３３、３４を有する。
【００２５】
分波回路２２の周波数可変フィルタ２８は、周波数Ｆ１１と周波数Ｆ１２の何れか一方の周波数の信号を通過させる。同様に、分波回路２２の周波数可変フィルタ２９は、周波数Ｆ２１と周波数Ｆ２２の何れか一方の周波数の信号を通過させる。
整合ブロック３３は、周波数可変フィルタ２８が通過させた信号の周波数でインピーダンス整合を行うように予め設定してあり、当該周波数可変フィルタ２８が通過させた信号の周波数でインピーダンス整合を行う。同様に、整合ブロック３４も、周波数可変フィルタ２９が通過させた信号の周波数でインピーダンス整合を行うように予め設定してあり、当該周波数可変フィルタ２９が通過させた信号の周波数でインピーダンス整合を行う。
【００２６】
このようにすることで、本発明の実施者は、増幅しようとする信号の周波数を、周波数Ｆ１１と周波数Ｆ１２の何れか一方と、周波数Ｆ２１と周波数Ｆ２２の何れか一方とから選択することができる。
このように、分波回路２２のフィルタと、整合ブロックとに周波数可変機能を設けることにより、多バンド化、多バンド共用化した、高効率・高出力のマルチバンド増幅器を構成することができる。
【００２７】
＜プリマッチ回路＞
なお、図７に破線で示すように、増幅素子１０と分波回路２０の間にプリマッチ回路９を設けてもよい。プリマッチ回路9は、増幅素子１０の出力インピーダンスを分波回路２０や整合ブロック３０、３１が設計しやすい値に変更することや、高調波処理回路などを設けてマルチバンド増幅器１０１の高効率化を図るなど色々な用途に適用できる。
【００２８】
＜合波回路＞
また、図８に示すように、整合回路の中に合波回路６０を設けてもよい。合波回路６０は、整合ブロック３０から入力された周波数帯域ｆ１の信号と、整合ブロック３１から入力された周波数帯域ｆ２の信号を合成して出力する。このような構成にすることにより，１出力のマルチバンド増幅器１０３を達成することができる。
【００２９】
＜アイソレータ＞
また、図９−１に、整合回路４２の中にアイソレータ８、アイソレータ７を設けたマルチバンド増幅器１０２を示す。アイソレータ８は、周波数帯域ｆ１で動作するものであり、整合ブロック３０の出力端子に接続されている。アイソレータ７は、周波数帯域ｆ２で動作するものであり、整合ブロック３１の出力端子に接続されている。マルチバンド増幅器１０２で増幅された信号は、図示していないアンテナに給電されるが、アンテナのインピーダンスは利用条件に応じて変動することが予想される。この場合、マルチバンド増幅器１０２の出力インピーダンスが変動することになるため、マルチバンド増幅器１０２の整合状態が変わり、特性が劣化する。アイソレータ８、アイソレータ７を設けることにより、アンテナのインピーダンス変動の影響がマルチバンド増幅器１０２の増幅特性に影響しないようにすることができる。
【００３０】
安価なアイソレータは動作周波数範囲が狭いため、アイソレータを含めた無線回路部分の動作周波数帯域はアイソレータの特性に依存する場合がある。図９−１に記載したマルチバンド増幅器１０２では、周波数帯域ｆ１と周波数帯域ｆ２の間隔が、アイソレータの動作周波数と比較して広い場合においても、それぞれの周波数に対応するアイソレータを備えればよい。
また、図９−２に示すように、アイソレータ８、９がそれぞれ出力した信号を合波する合波回路６０を整合回路４６に設けることにより、１出力のマルチバンド増幅器１０６を構成することができる。
【００３１】
また、マルチバンドアイソレータもしくは広帯域なアイソレータを用いる場合には、図８に示すように、整合ブロック３０と整合ブロック３１の出力を合波する合波回路６０の出力端子にアイソレータ６を設ける。
なお、図９−２に示した他、上記説明したマルチバンド化１、２の手法、プリマッチ回路、合波回路、アイソレータは適宜組み合わせることが可能である。
【００３２】
＜分波回路＞
分波回路は、例えば、所定の周波数帯域の信号のみを通過させる帯域通過フィルタ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ：ＢＰＦ）、又は、所定の周波数帯域の信号の通過を阻止する帯域阻止フィルタ（Ｂａｎｄ  Ｅｌｉｍｉｎａｔｉｏｎ  Ｆｉｌｔｅｒ：ＢＥＦ）を並列に接続することにより構成することができる。また、分波回路は、帯域通過フィルタと帯域阻止フィルタを組み合わせたフィルタを並列に接続することにより構成することもできる。理想的な帯域通過フィルタの特性を図１０Ａに、理想的な帯域阻止フィルタの特性を図１０Ｂに示す。
【００３３】
図１１に、帯域阻止フィルタ（以下、ＢＥＦとする。）を用いた分波回路２３の例を示す。ＢＥＦ２３０は、周波数帯域ｆ２が阻止帯域となるように設計されているフィルタである。逆に、ＢＥＦ２３１は、周波数帯域ｆ１が阻止帯域となるように設計されているフィルタである。周波数帯域ｆ１の信号と周波数帯域ｆ２の信号が混合された信号が、ＢＥＦ２３０とＢＥＦ２３１に入力されると、上記のように阻止帯域が設定されているため、ＢＥＦ２３０は、周波数帯域ｆ１の信号を出力する。また、ＢＥＦ２３１は、周波数帯域ｆ２の信号を出力する。
【００３４】
図１２に、帯域通過フィルタ（以下、ＢＰＦとする。）を用いた分波回路２４の例を示す。ＢＰＦ２４１は、周波数帯域ｆ１が通過帯域となるように設定されているフィルタである。逆に、ＢＰＦ２４２は、周波数帯域ｆ２が通過帯域となるように設定されているフィルタである。周波数帯域ｆ１の信号と周波数帯域ｆ２の信号が混合された信号が、ＢＰＦ２４１とＢＰＦ２４２に入力されると、上記のように通過帯域が設定されているため、ＢＰＦ２４１は、周波数帯域ｆ１の信号を出力する。また、ＢＰＦ２４２は、周波数帯域ｆ２の信号を出力する。
【００３５】
図１１、図１２において、周波数帯域ｆ１と周波数帯域ｆ２の組み合わせによっては、何れか一方の周波数帯域の信号を反射させ、他方の周波数帯域の信号を通過させるようなフィルタの設計は困難となる。このような場合には、ＢＰＦとＢＥＦの何れか一方を並列に接続する方法に替えて、上記したＢＰＦとＢＥＦとを継続接続した構成を用いることで、設計が容易となる。
【００３６】
図１３に、ＢＰＦとＢＥＦとを継続接続したフィルタを用いた分波回路２７の例を示す。分波回路２７に入力された信号は、ＢＰＦ２４１とＢＥＦ２３０とから構成されるフィルタと、ＢＥＦ２３１とＢＰＦ２４２とから構成されるフィルタに入力される。上記のように通過帯域・阻止帯域が設定されているため、ＢＰＦ２４１とＢＥＦ２３０とから構成されるフィルタは、周波数帯域ｆ１の信号を出力する。また、ＢＥＦ２３１とＢＰＦ２４２とから構成されるフィルタは、周波数帯域ｆ２の信号を出力する。なお、図１３において、ＢＰＦとＢＥＦの接続の順序は特に問わない。また、必要に応じて、２以上のＢＰＦとＢＥＦを継続接続したフィルタを用いても構わない。
【００３７】
＜フィルタ＞
フィルタの構成例を図１４に示す。図１４に示したフィルタ９００はＢＥＦであり、阻止したい周波数の波長λの４分の１の長さの伝送線路９０１と、伝送線路の一端に接続された波長λの４分の１の長さの先端開放線路９０２によって構成される。
フィルタ９００の周波数特性を図１５に示す。ここで、阻止する周波数として２ＧＨｚを選択し、線路長がλ／４線路で構成した場合の反射係数Ｓ１１と透過係数Ｓ２１を示している。設計周波数（２ＧＨｚ）においてポート１から入射された信号はポート２へ伝達せず、反射している。
なお、伝送線路は、例えば、マイクロストリップ線路や、コプレーナ線路により構成することができる。また、集中乗数素子よりなる直列共振回路を通じて接地することにより、フィルタを構成しても良い。その他、フィルタは、フィルタ理論に基づいて任意の構成を用いることができる。
また、図１４に示したフィルタは容易に多バンド化が可能である。図１６に、スイッチ素子を用いた２バンドフィルタ９１０を示す。
【００３８】
２バンドフィルタ９１０は、伝送線路９１１と、先端開放線路９１２、先端開放線路９１３により構成される。周波数ｆ１、周波数ｆ２の波長をそれぞれλ１、λ２とした場合、各線路の長さは図１６に示される通りである。すなわち、先端開放線路９１２の長さはλ１／４であり、信号が入力される側の伝送線路の端から先端開放線路９１２が接続される部分までの長さはλ１／４であり、先端開放線路９１３の長さはλ２／４であり、信号が入力される側の伝送線路の端から先端開放線路９１３が接続される部分までの長さはλ２／４である。伝送線路９１１と先端開放線路９１２との間には、スイッチ素子ＳＷ１が設けられている。また、伝送線路９１１と先端開放線路９１３との間にも、スイッチ素子ＳＷ２が設けられている。これらのスイッチ素子を切り替えることにより、伝送線路９１１とそれぞれの先端開放線路を接続するかどうかを切り替えることができる。
【００３９】
スイッチ素子ＳＷ１をオン状態にしたとき、ｆ１が阻止周波数となり、スイッチ素子ＳＷ１をオン状態にしたとき、ｆ２が阻止周波数となる。
この２バンドフィルタ９１０を、図６に示したマルチバンド増幅器１０５の周波数可変フィルタ２８、２９として用いることができる。
この２バンドフィルタ９１０は、容易に２バンド以上についても拡張することができる。例えば、阻止しようとする周波数ｆiの波長をλiとすると、λi／４の長さの先端開放線路を、信号が入力される側の伝送線路の端からλi／４の長さだけ離れた場所に配置することを、すべての阻止しようとする周波数ｆiに対して行うことにより、多バンド化することができる。
【００４０】
なお、先端開放線路の、伝送線路に接続されていない側の端に可変コンデンサーを設置すると、この可変コンデンサーの値を変えることにより、通過を阻止する周波数について微調整が可能となる。
また、単一の増幅素子を用いて、１入力多出力スイッチ等を用いて整合回路を切り替えるという方法も考えられる。しかし、周波数の差が大きい場合や、スイッチの系統数が大きい場合には、一般に、良好なスイッチの挿入損失とアイソレーション特性の両立が困難となり、効率が良いスイッチを構成するのが難しい。
【００４１】
一方、本発明のように、スイッチではなく、エリミネーションタイプの分波回路を用いると、スイッチを用いる場合に比べて電力損失が少なくなり、回路を小型化することができるという有利な効果を奏する。なぜなら、エリミネーションタイプの分波回路は、構成がシンプルであり、これを用いると部品点数が少なくなるためである。また、多バンド化した際にも基本的に１入力１出力の単純なスイッチのみを使用するため、効率の良いスイッチで構成できる。
【００４２】
＜可変整合回路＞
図１７に、周波数可変機能を有する可変整合回路の構成例を示す。図１７に記載された可変整合回路は９２０は、非特許文献２で示されている可変整合回路であり、スイッチ素子ＳＷ３のオン／オフ状態を選択することにより、例えば、周波数ｆ１、周波数ｆ２の信号に対してそれぞれ、ターゲットインピーダンスと系のインピーダンスの整合をとれる。可変整合回路９２０は、伝送線路９２１と、先端開放線路９２２、先端開放線路９２３により構成される。図１７では、スイッチ素子ＳＷ３がオフ状態のときに周波数ｆ１の整合回路となり、スイッチ素子がオン状態のときに周波数ｆ２の整合回路となる。可変整合回路９２０は、例えば、図６に示したマルチバンド増幅器１０５の整合ブロック３３、３４として用いることができる。また、２バンド以上についても容易に拡張できる（例えば、非特許文献２参照。）。
【００４３】
［第二実施形態］
第一実施形態の整合回路、マルチバンド増幅器は出力側のものであったが、同様の整合回路を、マルチバンド増幅器の入力側に適用することができる。入力側に本発明による整合回路を設けることにより、例えば、高効率な増幅器を設計することができる。以下の説明において、第一実施形態と同じ部分については同じ符号を付けて説明を省略する。
図１８に、第１実施形態の整合回路をマルチバンド増幅器の入力側に適用したマルチバンド増幅器の例を示す。図１８に記載されたマルチバンド増幅器５００は、２つの周波数帯域ｆ１、ｆ２の信号を増幅するものである。マルチバンド増幅器５００は、増幅素子１０と整合回路５０１で構成される。また、整合回路５０１は、主に、合波回路６０、整合ブロック５３０、整合ブロック５３１で構成される。
【００４４】
マルチバンド増幅器５００に入力された周波数帯域ｆ１の信号と周波数帯域ｆ２の信号のうち周波数帯域ｆ１の信号が整合ブロック５３０に入力され、周波数帯域ｆ２の信号が整合ブロック５３１に入力される。整合ブロック５３０は、周波数帯域ｆ１の信号に対して合波回路６０側をみたインピーダンスと系のインピーダンスとの整合をとり、合波回路６０に出力する。また、整合ブロック３１は周波数帯域ｆ２の信号に対して合波回路６０側をみたインピーダンスと系のインピーダンスとの整合をとり、合波回路６０に出力する。
【００４５】
合波回路６０は、各整合ブロック５３０、５３１が出力した信号を合波して、周波数帯域ｆ１の信号と周波数帯域ｆ２の信号が混合された信号を増幅素子１０に出力する
この場合、整合ブロック５３０と整合ブロック５３１はそれぞれ対応する周波数帯域の信号に対する整合を達成すればよい。また、各整合ブロックの設計は他の整合ブロックの構成に関係ないため、各整合ブロックをそれぞれ独立に設計することができ、各周波数帯域において最適な整合ブロックを構成できる。このため、各周波数帯域ｆ１、ｆ２で高出力、高効率設計が可能となり、高効率のマルチバンド増幅器を構成することができる。
【００４６】
また、２つの周波数帯域の信号が同時に入力された場合においても、各整合ブロックには、それぞれ対応した周波数帯域の信号のみが入力されることになるので、原理的には１つの周波数帯域が入力された場合と同様の整合条件を満足する。
なお、第二実施形態のマルチバンド増幅器５００について、第一実施形態のマルチバンド増幅器の各変形例と同様の変形をすることができる。例えば、ターゲットインピーダンスが異なる複数の整合ブロックを設けることによりマルチバンド化を図ることができる。また、整合回路５０１に、分波回路２０を設けることにより一入力一出力のマルチバンド増幅器５００を設計することができる。また、その分波回路２０と各整合ブロックと合波回路に周波数可変機能を設けることができる。また、合波回路の出力端子にプリマッチ回路９を設けてもよい。さらに、これらの変形を組み合わせることもできる。
【００４７】
［第三実施形態］
第三実施形態のマルチバンド増幅器は、第一実施形態で説明した整合回路と、増幅素子と、第二実施形態で説明した整合回路を組み合わせたものである。例えば、図１９に記載したマルチバンド増幅器６００のように、第二実施形態で説明した整合回路５０１と、整合回路５０１が出力した信号を増幅する増幅素子１０と、増幅素子１０の出力した信号について周波数帯域ごとにインピーダンス整合を行う第一実施形態で説明した整合回路４０を設ける。
【００４８】
各部の構成・機能は、第一実施形態と第二実施形態で説明したものと同じであるため、同じ符号を付けて説明を省略する。また、第一実施形態と第二実施形態で説明したのと同様に、整合回路５０１と整合回路４０を、マルチバンド化をすることができ、分波回路２０、合波回路６０、アイソレータ８、７、プリマッチ回路９を適宜設けることができる。
入力側と出力側の両方に、本発明による整合回路を設けることにより、高効率・高出力・低雑音のマルチバンド増幅器を設計することができる。
【００４９】
［第四実施形態］
図２０に示した第四実施形態によるマルチバンド増幅器１０００は、第一実施形態で説明した２系統マルチバンド増幅器を２つ備え（以下、増幅器１００２、増幅器１００３とする。）、各系統の出力のうち同一の周波数帯域の信号出力をそれぞれ合成する合成回路７５、７６を備える。
ここで、増幅器１００２は飽和出力電力が大きく、増幅器１００３は飽和出力電力が小さいとする。一般に、増幅器は飽和出力電力付近で効率よく信号を増幅することができるため、例えば、飽和出力電力の大きい増幅器で低出力レベルの信号を増幅すると効率が劣化する。そこで、マルチバンド増幅器１０００では、出力電力レベルが大きい場合には第１の増幅器１００２をオン状態、小さい場合は第２の増幅器１００３をオン状態とすることにより、全出力レベルにおいて、高効率な動作が達成できる。
【００５０】
出力電力レベルの大小についての検出は、比較器７７と、スイッチ７２、７３と、電源７８とから構成される制御手段が行う。比較器７７は、入力信号の電力レベルが所定の値よりも大きいかどうかを比較する。入力信号は、分配回路１００４で分配されて比較器７７に入力される。所定の値は、例えば、増幅器１００２、１００３の飽和出力電力の間の値に予め設定しておく。
比較器７７は、入力信号の電力レベルが所定の値よりも大きい場合には、スイッチ７２をオンにして、スイッチ７３をオフにする。これにより、電源７８の電力を増幅器１００２の増幅素子１０に供給させ、増幅器１００２を動作させる。一方、比較器７７は、所定の値が入力信号の電力レベルよりも小さい場合には、スイッチ７３をオンにして、スイッチ７２をオフにする。これにより、電源７８の電力を増幅器１００３の増幅素子１０に供給させ、増幅器１００３を動作させる。
【００５１】
なお、出力レベルに応じてオン状態となる増幅器が異なるため、増幅器の出力インピーダンスも変化する。このような場合の合成回路７５、７６はそれぞれ増幅器１００２、１００３の出力インピーダンスを考慮して設計される。
ここで、各増幅器１００２、１００３に周波数帯域ごとの２系統の出力端子設け、各増幅器が出力した信号のうち同じ周波数帯域の信号について、各合成回路７５、７６でそれぞれ合成を行う。すなわち、増幅器１００２の整合ブロック３０と増幅器１００３の整合ブロック３０がそれぞれ出力した周波数帯域ｆ１の信号を合成回路７５が合成して出力し、増幅器１００２の整合ブロック３０と増幅器１００３の整合ブロック３１がそれぞれ出力した周波数帯域ｆ２の信号を合成回路７６が合成して出力をする。ここで、合成回路７５は各周波数帯域で設計したものを用いる。
【００５２】
また、図２０に破線で示したように、合成回路７５が出力した周波数帯域ｆ１の信号と合成回路７６が出力した周波数帯域ｆ２の信号を合波して出力する合波回路６０を設けてもよい。
さらに、第一実施形態と第二実施形態で説明したのと同様に、増幅器１００２と増幅器１００３を、マルチバンド化をすることができ、分波回路２０、合波回路６０、アイソレータ８、７、プリマッチ回路９を適宜設けることができる。
【００５３】
また、飽和出力電力が異なる２以上の増幅器を設けて、入力された信号の電力から、上記２以上の増幅器の中の１つを選択し、当該選択された増幅器のみを駆動状態させる制御手段を設けても良い。この制御手段は、例えば、比較器における閾値を複数用意し、それぞれの閾値に対応した増幅器を選択すればよい。例えば、飽和出力電力が異なるＮ個の増幅器Ａｎ（ｎ＝１，…，Ｎ）を用いる場合には、Ｎ−１個の異なる閾値ａｎ（ｎ＝１，…，Ｎ−１）を用意して、入力された信号の電力Ｗが、Ｗ＜ａ１の場合には増幅器Ａ１、ｋ＝２，…，Ｎ―１としａｋ−１＜Ｗ＜ａｋの場合には増幅器Ａｋ、ａＮ−１＜Ｗの場合には増幅器ＡＮを用いるように制御することができる。閾値ａｎは、適宜設定することができる 。
【００５４】
なお、図２０に示したマルチバンド増幅器１０００は、増幅器１００２、１００３の例として第一実施形態で説明した出力側のマルチバンド増幅器を用いている。しかし、増幅器１００２、１００３として、第二実施形態で説明した入力側のマルチバンド増幅器５００や、第三実施形態で説明したマルチバンド増幅器６００を用いてもよい。第二実施形態で説明した入力側のマルチバンド増幅器５００を増幅器１００２、１００３として用いる場合には、各マルチバンド増幅器５００の増幅素子１０（図２０参照）から出力された信号を合成回路７５、７６の何れか一方の合成回路が合成する構成にすればよい。
このように飽和出力電力が異なる２以上の増幅器を設けて、入力された信号の電力に応じて、最も適切な増幅器を選択することにより、さらに高効率・高出力なマルチバンド増幅器を設計することができる。
【００５５】
［第五実施形態］
複数の分配器と複数の本発明による増幅器と複数の合成器を縦続接続した構成により、各周波数の信号を対応する周波数で設計された各分配器で複数の信号に分配し、分配された信号を各系統の増幅器でそれぞれ増幅し、増幅された信号を対応する周波数で設計された各合成器で合成する。この構成により達成される増幅器として、マルチポート増幅器とドハティ増幅器を例にあげて説明する。第五実施形態として、マルチポート増幅器について説明する。ドハティ増幅器については後述する。
【００５６】
まず、マルチポート増幅器で、分配器、合成器として用いられるバトラーマトリクスについて説明する。最も簡単なバトラーマトリクスは、例えば、９０度ハイブリッドで構成される。９０度ハイブリッドの構成を図２１に示す。９０度ハイブリッドは４つのポート（ポート８０２〜８０５）を持つ回路である。ポート８０２から入力された信号は、９０度ハイブリッド８０１を通過した結果、９０度の位相差で等分配され、ポート８０４とポート８０５に出力される。同様に、ポート８０３から入力された信号は、９０度ハイブリッド８０１を通過した結果、９０度の位相差で等分配され、ポート８０４とポート８０５に出力される。
【００５７】
次に、同様なバトラーマトリクスをポート８０４、ポート８０５側に接続した場合を図２２に示す。ポート８０４が出力した信号はポート８１２に入力され、ポート８１４とポート８１５に出力される。また、同様に、ポート８０５が出力した信号はポート８１３に入力され、ポート８１４とポート８１５に出力される。このとき、ポート８１４にはポート８０３への入力信号が、ポート８１５にはポート８０２への入力信号が、損失なく伝送される。
【００５８】
一般的な、マルチポート増幅器の構成は図２２に破線で示すように、ポート８０４とポート８１２の間と、ポート８０５とポート８１３の間に同じ特性をもつ単位増幅器８２０、８２１を接続する。マルチポート増幅器では、ポート８０２とポート８０３に入力される信号電力が異なる場合においても、単位増幅器への入力電力、すなわち、ポート８０４とポート８０５における信号電力は平均化される。
【００５９】
図２２に破線で示した単位増幅器８２０、８２１に、本発明によるマルチバンド増幅器を用いることにより、マルチバンド対応のマルチポート増幅器が達成できる。具体的には、図２３に示すように、バトラーマトリクス８００とバトラーマトリクス８１０の間に、分波回路２０と合波回路６０を有する第三実施形態によるマルチバンド増幅器を２つ、単位増幅器８２０、単位増幅器８２１として設けることによるマルチポート型マルチバンド増幅器１１００を設計することができる。単位増幅器８２０、８２１の各部の構成・機能は、上述したものと同様であるため同じ符号を付けて説明を省略する。
【００６０】
マルチポート型マルチバンド増幅器１１００のバトラーマトリクス８００のポート８０２に、周波数帯域ｆ１の信号（以下、信号ｆ１１とする。）と周波数帯域ｆ２の信号（以下、信号ｆ２１とする。）とが混合された信号（以下、信号ｆ１１ｆ２１とする。）が入力され、ポート８０３に、周波数帯域ｆ１の信号（以下、信号ｆ１２とする。）と周波数帯域ｆ２の信号（以下、信号ｆ２２とする。）とが混合された信号（以下、信号ｆ１２ｆ２２ とする。）が入力される。
【００６１】
上記説明したバトラーマトリクスの特性から、バトラーマトリクス８００のポート８０４（第１の出力端子）からは、位相が９０度ずらされた信号ｆ１１信号２１と信号ｆ１２ｆ２２とが混合された信号ｆ１１ｆ１２ｆ２１ｆ２２（第１番目の信号）が出力される。また、ポート８０５（第２の出力端子）からは、信号ｆ１１信号２１と位相が９０度ずらされた信号ｆ１２ｆ２２とが混合された信号ｆ１１ｆ１２ｆ２１ｆ２２（第２番目の信号）が出力される。
単位増幅器８２０は入力された上記第１番目の信号ｆ１１ｆ１２ｆ２１ｆ２２を増幅して、バトラーマトリクス８１０のポート８１２に出力する。単位増幅器８２１は入力された上記第２番目の信号を増幅して、バトラーマトリクス８１０のポート８１３に出力する。
【００６２】
バトラーマトリクス８１０は、単位増幅器８２０から入力された信号ｆ１１ｆ１２ｆ２１ｆ２２の位相を９０度ずらした信号と、単位増幅器８２１から入力された信号ｆ１１ｆ１２ｆ２１ｆ２２とを混合することにより得た信号ｆ１２ｆ２２をポート８１４から出力する。また、単位増幅器８２０から入力された信号ｆ１１ｆ１２ｆ２１ｆ２２と、単位増幅器８２１から入力された信号ｆ１１ｆ１２ｆ２１ｆ２２の位相を９０度ずらした信号とを混合することにより得た信号ｆ１１ｆ２１ をポート８１５から出力する。すなわち、バトラーマトリクス８１０は、各単位増幅器の各整合回路が出力した信号のそれぞれの位相をずらし、等配分して出力する。
【００６３】
なお、単位増幅器８２０、８２１は、第一実施形態〜第三実施形態で説明したのと同様の方法で、マルチバンド化が可能であり、また、プリマッチ回路、アイソレータ、周波数可変機能を設けてもよい。
また、本実施形態で用いることができるバトラーマトリクスは、２入力２出力のものだけに限られない。入力ポートがＢ個あり、出力ポートがＢ個あるバトラーマトリクスにも適用することができる。例えば、出力ポートがＢ個ある場合には、入力側のバトラーマトリクスと出力側のバトラーマトリクスとの間に、出力ポートの数Ｂ個だけ単位増幅器を並列させればよい。
【００６４】
［第六実施形態］
また、９０度ハイブリッドで構成するような現実のバトラーマトリクスは周波数特性をもち、その場合、設計周波数でのみ上記の効果が得られる。そこで、図２４で示すように、分配器、合成器にそれぞれの周波数帯域で設計されたバトラーマトリクスを適用し、第三実施形態によるマルチバンド増幅器１２０１と増幅器１２０２を用いれば、増幅器１２０１と増幅器１２０２は複数の周波数帯域で共用することができるため、小型のマルチポート型マルチバンド増幅器が達成できる。
【００６５】
バトラーマトリクス９０、９１は、周波数帯域ｆ１で効率的に動作するように設計されており、バトラーマトリクス９２、９３は、周波数帯域ｆ２で効率的に動作するように設計されている。
【００６６】
バトラーマトリクス９０は、ポート９０１から入力された周波数帯域ｆ１の信号ｆ１１と、ポート９０２から入力された周波数帯域ｆ１の信号ｆ１２とを９０度ハイブリッドして、ポート９０３（第１の出力端子）から第１番目の信号ｆ１１ｆ１２を出力する。また、ポート９０４（第２の出力端子）から第２番目の信号ｆ１１ｆ１２を出力する。同様に、バトラーマトリクス９２は、ポート９２１から入力された周波数帯域ｆ２の信号ｆ２１と、ポート９２２から入力された周波数帯域ｆ２の信号ｆ２２とを９０度ハイブリッドして、ポート９２３（第１の出力端子）から第１番目の信号ｆ２１ｆ２２を出力する。また、ポート９２４（第２の出力端子）から第２番目の信号ｆ２１ｆ２２を出力する。
【００６７】
各バトラーマトリクスから出力された第１の信号ｆ１１ｆ１２とｆ２１ｆ２２は、増幅器１２０１の整合回路１３０３に入力される。また、各バトラーマトリクスから出力された第２の信号ｆ１１ｆ１２とｆ２１ｆ２２は、増幅器１２０２の整合回路１２０５に入力される。
【００６８】
各増幅器１２０１、１２０２は、入力された信号ｆ１１ｆ１２とｆ２１ｆ２２を増幅して、周波数帯域ごとの信号を出力する。増幅器１２０１、１２０２の各部の機能構成は第一実施形態〜第三実施形態で説明したものと同じであるため説明を省略する。
【００６９】
バトラーマトリクス９１には、増幅器１２０１の整合回路１２０４が出力した周波数帯域ｆ１の信号ｆ１１ｆ１２と、増幅器１２０２の整合回路１２０６が出力した周波数帯域ｆ１の信号ｆ１１ｆ１２が入力される。また、バトラーマトリクス９３には、増幅器１２０１の整合回路１２０４が出力した周波数帯域ｆ２の信号ｆ２１ｆ２２と、増幅器１２０２の整合回路１２０６が出力した周波数帯域ｆ２の信号ｆ２１ｆ２２が入力される。すなわち、各バトラーマトリクスには、各増幅器の整合回路（すなわち、各整合回路）が出力した信号のうち同じ周波数帯域の信号が入力される。
【００７０】
バトラーマトリクス９１は、入力された信号を９０度ハイブリッドして出力をすることにより、ポート９１３から信号ｆ１２を、ポート９１４から信号ｆ１１を出力する。また、バトラーマトリクス９３は、入力された信号を９０度ハイブリッドして出力することにより、ポート９３３から信号ｆ２２を、ポート９３４から信号ｆ２１を出力する。
【００７１】
なお、増幅器１２０１、１２０２は、第一実施形態〜第三実施形態で説明したのと同様の方法で、マルチポート化が可能であり、また、プリマッチ回路、アイソレータ、周波数可変機能を設けてもよい。
【００７２】
また、本実施形態で用いることができるバトラーマトリクスは、２入力２出力のものだけに限られない。入力ポートがＢ個あり、出力ポートがＢ個あるバトラーマトリクスにも適用することができる。例えば、出力ポートがＢ個ある場合には、入力側のバトラーマトリクスと出力側のバトラーマトリクスとの間に、出力ポートの数Ｂ個だけ第三実施形態による増幅器を並列させればよい。この場合には、上記実施形態と同様に、各入力側のバトラーマトリクスが出力した第１番目の信号は同一の増幅器に入力され、各入力側バトラーマトリクスが出力した第２番目の信号は、上記増幅器とは異なる増幅器に入力される。第３番目以降の信号についても同様である。すなわち、各入力側のバトラーマトリクスが出力した第１番目の信号は、…、第ｂ番目の信号、…、第Ｂ番目の信号はそれぞれ、異なる増幅器に入力される。また、各増幅器が出力した信号のうち同じ周波数帯域の信号は、上記と同様に、同一の出力側のバトラーマトリクスに入力される。
【００７３】
さらに、増幅しようとする周波数帯域の数を増やす場合には、入力側のバトラーマトリクスと出力側のバトラーマトリクスの数をそれぞれ、その周波数帯域の数と同数にすればよい。この場合には、各増幅器の整合ブロックの数を、その周波数帯域の数に応じて増やす必要がある。
【００７４】
［第七実施形態］
第七実施形態は、本発明による整合回路、マルチバンド増幅器を、ドハティ型増幅器に適用するものである。
図２５に、一般的なドハティ増幅器２５１の構成例を示す。ドハティ増幅器２５１は、例えば、入力側ドハティネットワーク２５２、出力側ドハティネットワーク２５３、キャリア増幅器２５４、ピーク増幅器２５５から構成される。
【００７５】
入力側ドハティネットワーク２５２は、１つの入力端子（ポート２５６）と、２つの出力端子（ポート２５７、ポート２５８）を備える。また、入力側ドハティネットワーク２５２は、ポート２５６から入力された信号を分配してポート２５７とポート２５８にそれぞれ出力する分配器２５９と、分配器２５９とポート２５８の間に設置され、ポート２５８に出力される信号の位相を９０度ずらすλ／４波長線路２６０とを備える。
【００７６】
出力側ドハティネットワーク２５３は、２つの入力端子（ポート２６２、ポート２６３）と、１つの出力端子（ポート２６４）を備える。また、出力側ドハティネットワーク２５３は、ポート２６２からの入力信号とポート２６３からの入力信号を合成する合成器２６６と、合成器２６６とポート２６２との間に設置され、ポート２６２から入力された信号の位相を９０度ずらして合成器２６６に出力するλ／４波長線路２６５を備える。
キャリア増幅器２５４は、ポート２５７とポート２６２の間に設置される。キャリア増幅器２５４は、例えば、キャリア増幅器はF級にバイアスされる。
【００７７】
ピーク増幅器２５５は、ポート２５８とポート２６３の間に設置される。ピーク増幅器２５５は、例えば、Ｃ級にバイアスされる。
ポート２５６から入力側ドハティネットワーク２５２に入力された信号は、分配器２５９で２つの経路に分配され、一方の信号がポート２５７から出力され、キャリア増幅器２５４で増幅される。他方の信号は、λ／４波長線路２６０を通過することにより、上記一方の信号に対して９０度位相がずらされた上で、ポート２５８から出力され、ピーク増幅器２５５で増幅される。
【００７８】
キャリア増幅器２５４で増幅された信号は、ポート２６２から出力側ドハティネットワーク２５３に入力され、λ／４波長線路２６５を通過することにより、ピーク増幅器２５５で増幅された信号に対して位相が９０度ずらされた上で、合成器２６６に出力される。ピーク増幅器２５５で増幅された信号は、ポート２６３から出力側ドハティネットワーク２５３に入力されて、合成器２６６に出力される。合成器２６６は、上記増幅された２つの入力信号を合成する。
キャリア増幅器２５４は、入力信号が存在する限りその信号を増幅して出力する。すなわち、瞬時入力信号が小さい場合であっても、その信号を増幅して出力する。
【００７９】
一方、ピーク増幅器２５５は、Ｃ級にバイアスされており、瞬時入力信号が小さい場合には、ピーク増幅器２５５をオン状態とするには十分な入力レベルがないため、オフ状態となり信号を出力しない。ここで、ピーク増幅器２５５の直流消費電力は十分に小さいので、ドハティ増幅器２５１全体としての効率も高い。一方、瞬時入力信号が大きい場合には、キャリア増幅器２５４だけではなく、ピーク増幅器２５５がオン状態となってピーク増幅器２５５においても信号を増幅し出力する。
【００８０】
すなわち、ドハティ増幅器２５１は、入力信号の電力が大きい場合にピーク増幅器２５５が動作することでキャリア増幅器２５４とピーク増幅器２５５の２つの出力電力が合成されて飽和電力が大きくなり、入力信号の電力が小さい場合と大きい場合とでキャリア増幅器２５４に与えられる見かけの負荷インピーダンスが変化して高効率に動作可能となることで、高効率な動作を実現する。
【００８１】
ここで、ドハティ増幅器２５１のλ／４波長線路２６０、２６５は周波数特性をもち、原理的に波長λの周波数でのみ上記の効果が得られる。そこで、図２６に示すように、それぞれの周波数帯域で設計された入力側ドハティネットワーク２５２１、２５２２を分配器として適用し、それぞれの周波数帯域で設計された出力側ドハティネットワーク２５３１、２５３２を合成器として適用し、入力側ドハティネットワークと出力側ドハティネットワークとの間に、第三実施形態のマルチバンド増幅器を、キャリア増幅器１３０１、ピーク増幅器として並列に接続することにより、小型なドハティ型マルチバンド増幅器１３００を構成することができる。
【００８２】
図２６に示したドハティネットワーク型マルチバンド増幅器１３００は、入力側ドハティネットワーク２５２１、入力側ドハティネットワーク２５２２、出力側ドハティネットワーク２５３１、出力側ドハティネットワーク２５３２と、キャリア増幅器１３０１、ピーク増幅器１３０２を備える。
【００８３】
入力側ドハティネットワーク２５２１は、周波数帯域ｆ１の信号が入力されるポート４０１と、ポート４０１から入力された信号を２つの経路に分波してポート４０２とポート４０３とにそれぞれ出力する分配器２５９１と、分配器２５９１とポート４０３の間に設けられ、通過する信号の位相を９０度ずらすλ／４波長線路２６０１とを有する。ここで、分波された信号のうち、ポート４０２から出力される信号を第１番目の信号、ポート４０３から出力される信号を第２番目の信号とする。
【００８４】
また、入力側ドハティネットワーク２５２２は、周波数帯域ｆ２の信号が入力されるポート４１１と、ポート４１１から入力された信号を２つの経路に分波してポート４１２とポート４１３とにそれぞれ出力する分配器２５９２と、分配器２５９２とポート４１３の間に設けられ、通過する信号の位相を９０度ずらすλ／４波長線路２６０２とを有する。ここで、分波された信号のうち、ポート４１２から出力される信号を第１番目の信号、ポート４１３から出力される信号を第２番目の信号とする。
【００８５】
入力側ドハティネットワーク２５２１のポート４０２から出力される第１番目の信号と、入力側ドハティネットワーク２５２２のポート４１２から出力される第１番目の信号は、キャリア増幅器１３０１の整合回路１３０３に入力される。すなわち、各入力側ドハティネットワークから出力される第１番目の信号は、キャリア増幅器１３０１の整合回路１３０３に入力される。
【００８６】
また、入力側ドハティネットワーク２５２１のポート４０３から出力される第２番目の信号と、入力側ドハティネットワーク２５２２のポート４１３から出力される第２番目の信号は、ピーク増幅器１３０２の整合回路１３０５に入力される。すなわち、各入力側ドハティネットワークから出力される第２番目の信号は、ピーク増幅器１３０２の整合回路１３０５に入力される。
【００８７】
キャリア増幅器１３０１は、たとえばＦ級にバイアスされており、入力側ドハティネットワーク２５２１が出力した第１番目の信号（周波数帯域ｆ１の信号）と、入力側ドハティネットワーク２５２２が出力した第１番目の信号（周波数帯域ｆ２の信号）とを増幅して、各周波数帯域の信号ごとに出力する。具体的には、キャリア増幅器１３０１の整合回路１３０４の整合ブロック３０が周波数帯域ｆ１の信号を出力し、キャリア増幅器１３０１の整合回路１３０４の整合ブロック３１が周波数帯域ｆ２の信号を出力する。キャリア増幅器１３０１の機能構成は、第一実施形態〜第三実施形態で説明したものと同様であるため説明を省略する。
【００８８】
ピーク増幅器１３０２は、たとえば、Ｃ級にバイアスされており、入力側ドハティネットワーク２５２１が出力した第２番目の信号（周波数帯域ｆ１の信号）と、入力側ドハティネットワーク２５２２が出力した第２番目の信号（周波数帯域ｆ２の信号）とを増幅して、各周波数帯域の信号ごとに出力する。具体的には、ピーク増幅器１３０２の整合回路１３０６の整合ブロック３０が周波数帯域ｆ１の信号を出力し、ピーク増幅器１３０２の整合回路１３０６の整合ブロック３１が周波数帯域ｆ２の信号を出力する。ピーク増幅器１３０２の機能構成は、第一実施形態〜第三実施形態で説明したものと同様であるため説明を省略する。
【００８９】
キャリア増幅器１３０１の整合回路１３０４の整合ブロック３０が出力した周波数帯域ｆ１の信号は、ポート４２１から、出力側ドハティネットワーク２５３１に入力される。ピーク増幅器１３０２の整合回路１３０６の整合ブロック３０が出力した周波数帯域ｆ１の信号は、ポート４２２から出力側ドハティネットワーク２５３１に入力される。また、キャリア増幅器１３０１の整合回路１３０４の整合ブロック３１が出力した周波数帯域ｆ２の信号は、ポート４３１から、出力側ドハティネットワーク２５３２に入力される。ピーク増幅器１３０２の整合回路１３０６の整合ブロック３１が出力した周波数帯域ｆ２の信号は、ポート４３２から、出力側ドハティネットワーク２５３２に入力される。すなわち、各増幅器の出力側の整合ブロックが出力した信号のうち同じ周波数帯域の信号は、同一の出力側ドハティネットワークに出力される。
【００９０】
出力側ドハティネットワーク２５３１は、λ／４波長線路２５９３と、合成器２６０３を有する。合成器２６０３は、ポート４２１から入力され、λ／４波長線路２５９３を通過することにより９０度位相がずらされた周波数帯域ｆ１の信号と、ポート４２２から入力された周波数帯域ｆ１の信号とを合成して、その合成した信号をポート４２３から出力する。
【００９１】
出力側ドハティネットワーク２５３２は、λ／４波長線路２５９４と、合成器２６０４を有する。合成器２６０４は、ポート４３１から入力され、λ／４波長線路２５９４を通過することにより９０度位相がずらされた周波数帯域ｆ１の信号と、ポート４３２から入力された周波数帯域ｆ２の信号とを合成して、その合成した信号をポート４３３から出力する。
【００９２】
さらに、増幅しようとする周波数帯域の数を増やす場合には、入力側ドハティネットワークの数と出力側ドハティネットワークの数をそれぞれ、その周波数帯域の数と同数にすればよい。この場合には、各増幅器の整合ブロックの数を、その周波数帯域の数に応じて増やす必要がある。
この場合には、上記実施形態と同様に、各入力側ドハティネットワークが出力した第１番目の信号はキャリア増幅器に入力され、各入力側ドハティネットワークが出力した第２番目の信号はピーク増幅器に入力される。また、各増幅器が出力した信号のうち同じ周波数帯域の信号は、上記と同様に、同一の出力側のドハティネットワークに入力される 。
また、第１の信号がピーク増幅器に入力され、第２の信号がキャリア増幅器に入力されるようにしてもよい。
【００９３】
ドハティ型マルチバンド増幅器１３００は、入力信号の電力が小さい場合にはピーク増幅器１３０２は動作せず飽和電力が小さいが、入力信号の電力が大きい場合にはピーク増幅器１３０２が動作することで飽和電力が大きくなる。このため、ドハティ型マルチバンド増幅器１３００は、入力信号の電力の大小に関わらず効率的に動作する。
なお、キャリア増幅器１３０１、ピーク増幅器１３０２は、第一実施形態〜第三実施形態で説明したのと同様の方法で、マルチバンド化が可能であり、また、プリマッチ回路、アイソレータ、周波数可変機能を設けることができる。
なお、ドハティネットワークは、各周波数帯域で設計されたものを複数用いることになり、その回路規模が問題となる場合があるが、例えば、図２７に示すように、分配器、合成器を多層基板の各層に構成することにより、小型化をすることが可能である。
【００９４】
［その他の実施形態］
なお、本発明による整合回路は、増幅器以外の用途にも当然に用いることができる。すなわち、周波数によりインピーダンスが変化する回路全般に、本発明による整合回路を用いることが可能である。
【００９５】
［実験例］
図２８に、１．５ＧＨｚ／２．５ＧＨｚ対応の本発明によるマルチバンド増幅器の設計例を示す。図２８に示したマルチバンド増幅器６０００は、整合回路６２３と、増幅素子６０１と、３．４２３ｍｍの長さの伝送線路６１４と、分波回路６０２と、２．５ＧＨｚの周波数帯域に対してインピーダンス整合を行う整合ブロック６０５と、１．５ＧＨｚの周波数帯域に対してインピーダンス整合を行う整合ブロック６０６を備える。
【００９６】
整合回路６２３は、４．８２３ｍｍの長さの先端開放線路６１０と、２．８８６ｍｍの長さの伝送線路６１１と、９．２０５ｍｍの先端開放線路６１２と、４．８２３ｍｍの長さの伝送線路とから構成し、各帯域で整合が取れるように設計した。
分波回路６０２は、フィルタ６０３とフィルタ６０４を備える。フィルタ６０３、６０４は、図１４の構成を基本に設計した。具体的には、フィルタ６０３は、１９．７５ｍｍの長さの伝送線路６１５と、１９．７５ｍｍの長さの先端開放線路６１６を備える。フィルタ６０４は、１１．８３ｍｍの長さの伝送線路６１７と、１１．８３ｍｍの長さの先端開放線路６１８を備える。
【００９７】
整合ブロック６０５、６０６は、伝送線路と先端開放線路によって各周波数の信号に対し、分波回路側をみたインピーダンスと系のインピーダンスが等しくなるように構成した。具体的には、整合ブロック６０５は、０．１４ｍｍの長さの伝送線路６１９と、１８．４５ｍｍの長さの先端開放線路６２０を備える。また、整合ブロック６０６は、０．０４ｍｍの長さの伝送線路６２１と、０．２ｍｍの長さの先端開放線路６２２を備える。
【００９８】
図２９に回路の周波数特性を示す。図２９は、ポート６０７からポート６０８への伝達特性としてＳ２１、ポート６０７からポート６０９への伝達特性としてＳ３１が示されている。図２９によれば、Ｓ２１は２．５ＧＨｚ付近で利得が最大となっており、２．５ＧＨｚ帯の増幅器として動作している。Ｓ３１は１．５ＧＨｚ付近で利得が最大となっており、１．５ＧＨｚ帯の増幅器として動作している。一方、Ｓ２１の１．５ＧＨｚ付近での利得は十分小さく、同様にＳ３１の２．５ＧＨｚ付近での利得は十分小さい。つまり、マルチバンド増幅器６０００への入力信号を２．５ＧＨｚと１．５ＧＨｚとした場合、各信号はポート６０８とポート６０９のそれぞれに増幅されて出力される。また、図２９より、上記２つの周波数の信号を同時に増幅することも可能であることが分かる。
【図面の簡単な説明】
【００９９】
【図１】増幅素子の入出力インピーダンスの周波数特性を示した図。
【図２】従来技術による回路定数を変更する整合回路の機能構成を例示した図。
【図３】従来技術による回路定数を変更する整合回路の機能構成の説明を補助する図。
【図４】第一実施形態によるマルチバンド増幅器１００の機能構成を例示した図。
【図５】多バンド化したマルチバンド増幅器１０４の機能構成を例示した図。
【図６】多バンド化したマルチバンド増幅器１０５の機能構成を例示した図。
【図７】プリマッチ回路を有するマルチバンド増幅器１０１の機能構成を例示した図。
【図８】合波回路を有するマルチバンド増幅器１０３の機能構成を例示した図。
【図９−１】アイソレータを有するマルチバンド増幅器１０２の機能構成を例示した図。
【図９−２】合波回路とアイソレータを有するマルチバンド増幅器１０２の機能構成を例示した図。
【図１０】Ａは、理想的な帯域通過フィルタの特性を示す図。Ｂは、理想的な帯域阻止フィルタの特性を示した図。
【図１１】分波回路が、帯域阻止フィルタにより構成される場合の機能構成を例示した図。
【図１２】分波回路が、帯域通過フィルタにより構成される場合の機能構成を例示した図。
【図１３】分波回路が、帯域通過フィルタと帯域阻止フィルタとを組み合わせたフィルタにより構成される場合の機能構成を例示した図。
【図１４】帯域阻止フィルタの構成を例示した図。
【図１５】フィルタ９００の周波数特性を示した図。
【図１６】スイッチ素子を用いた２バンドフィルタの構成を例示した図。
【図１７】可変整合回路の構成を例示した図。
【図１８】第二実施形態によるマルチバンド増幅器５００の機能構成を例示した図。
【図１９】第三実施形態によるマルチバンド増幅器６００の機能構成を例示した図。
【図２０】第四実施形態によるマルチバンド増幅器１０００の機能構成を例示した図。
【図２１】バトラーマトリクスの機能構成を例示した図。
【図２２】バトラーマトリクスを用いたマルチポート増幅器の構成例を示した図。
【図２３】第五実施形態によるマルチポート型マルチバンド増幅器１１００の機能構成を例示した。
【図２４】第六実施形態によるマルチポート型マルチバンド増幅器１２００の機能構成を例示した図。
【図２５】一般的なドハティ増幅器２５１の機能構成を例示した図。
【図２６】第七実施形態によるドハティ型マルチバンド増幅器１３００の機能構成を例示した図。
【図２７】多層基板の各層に分配器、合成器を構成する場合の構成例を示した図。
【図２８】実験で用いた１．５ＧＨｚ／２．５ＧＨｚ対応のマルチバンド増幅器６０００の機能構成を示した図。
【図２９】マルチバンド増幅器６０００の周波数特性を示した図。
【図１】
2008113202.tif 000003
【図２】
2008113202.tif 000004
【図３】
2008113202.tif 000005
【図４】
2008113202.tif 000006
【図５】
2008113202.tif 000007
【図６】
2008113202.tif 000008
【図７】
2008113202.tif 000009
【図８】
2008113202.tif 000010
【図９−１】
2008113202.tif 000011
【図９−２】
2008113202.tif 000012
【図１０】
2008113202.tif 000013
【図１１】
2008113202.tif 000014
【図１２】
2008113202.tif 000015
【図１３】
2008113202.tif 000016
【図１４】
2008113202.tif 000017
【図１５】
2008113202.tif 000018
【図１６】
2008113202.tif 000019
【図１７】
2008113202.tif 000020
【図１８】
2008113202.tif 000021
【図１９】
2008113202.tif 000022
【図２０】
2008113202.tif 000023
【図２１】
2008113202.tif 000024
【図２２】
2008113202.tif 000025
【図２３】
2008113202.tif 000026
【図２４】
2008113202.tif 000027
【図２５】
2008113202.tif 000028
【図２６】
2008113202.tif 000029
【図２７】
2008113202.tif 000030
【図２８】
2008113202.tif 000031
【図２９】
2008113202.tif 000032