(57)【要約】【課題】高域再生性能の劣化及び増幅効率の低下を抑えることができるようにすること。【解決手段】設定された受信周波数の放送波を受信するチューナ１０７からの入力信号を増幅するデジタルアンプ装置であって、入力信号を複数の帯域に分割する帯域分割部１０２と、帯域分割部１０２により分割されたそれぞれの帯域の入力信号に対してパルス幅変調方式で変調を行う高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂと、チューナ１０７の受信周波数を得て高域用パルス幅変調部１０３ａにおけるスイッチング周波数ｆｓａ及び低域用パルス幅変調部１０３ｂにおけるスイッチング周波数ｆｓｂをそれぞれ制御するスイッチング周波数制御部１０１と、高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂによりパルス幅変調された入力信号をそれぞれ増幅する高域用増幅部１０４ａ及び低域用増幅部１０４ｂと、を備える。【選択図】図１
2008060705.tif 000002
【特許請求の範囲】
【請求項１】
設定された受信周波数の放送波を受信するチューナからの入力信号を増幅するデジタルアンプ装置であって、
前記入力信号を複数の帯域に分割する帯域分割手段と、
前記帯域分割手段により分割されたそれぞれの帯域の入力信号に対してパルス幅変調方式で変調を行うパルス幅変調手段と、
前記チューナの受信周波数を得て前記パルス幅変調手段におけるスイッチング周波数をそれぞれ制御するスイッチング周波数制御手段と、
前記パルス幅変調手段によりパルス幅変調された入力信号をそれぞれ増幅する増幅手段と、を具備する、デジタルアンプ装置。
【請求項２】
前記帯域分割手段は、前記入力信号を低帯域および高帯域に分離し、
前記スイッチング周波数制御手段は、前記帯域分割手段により分割された前記低帯域側の入力信号用に、相対的に低い第１のスイッチング周波数を前記パルス幅変調手段に設定し、前記帯域分割手段により分割された高帯域側の入力信号用に、相対的に高い第２のスイッチング周波数を設定する、請求項１記載のデジタルアンプ装置。
【請求項３】
前記第１のスイッチング周波数及び前記第２のスイッチング周波数は、前記チューナの受信周波数に影響を与えない値である、請求項２に記載のデジタルアンプ装置。
【請求項４】
前記第１のスイッチング周波数及び前記第２のスイッチング周波数は、両スイッチング周波数及びそれぞれのｎ分のｍ倍（ｎ、ｍは整数）の周波数が前記チューナの受信周波数と重ならず、かつ、前記受信周波数のビートノイズがオーディオ帯域に影響を与えない周波数である、請求項３に記載のデジタルアンプ装置。
【請求項５】
前記帯域分割手段のカットオフ周波数を、前記チューナからの受信周波数に基づいて制御するカットオフ周波数制御手段をさらに備える、請求項１に記載のデジタルアンプ装置。
【請求項６】
前記帯域分割手段によって帯域分割された低域側の入力信号に対するスイッチング周波数を、互いに整数倍または整数分の１倍の関係になるように設定して、スイッチングに同期をとるスイッチング周波数同期手段をさらに備える、請求項１に記載のデジタルアンプ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくともチューナからの入力信号をＤ級増幅方式により増幅するデジタルアンプ装置に関する。
【背景技術】
【０００２】
例えば図１４に示すように、この種の従来のデジタルアンプ装置（以下、単に「デジタルアンプ」という）１０は、パルス幅変調部１１と、増幅部１２と、低域通過フィルタ（以下、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と略記する）１３とで構成されている。
【０００３】
図１４において、パルス幅変調部１１は、アンテナ１４に接続されたチューナ１５からの入力信号に対してパルス幅変調方式で変調を行う。
【０００４】
増幅部１２は、パルス幅変調部１１によりパルス幅変調された出力信号をスイッチングにより増幅する。
【０００５】
ＬＰＦ１３は、スイッチングによる高周波を除去して、デジタルアンプ装置１０に接続されたスピーカ１６に出力信号を出力する。
【０００６】
しかしながら、このような従来のデジタルアンプ１０においては、スイッチング周波数がチューナ１５の受信周波数帯域にある場合、スイッチング周波数がノイズ（以下、「スイッチングノイズ」という）となり、チューナ１５の受信不具合を引き起こすおそれがある。
【０００７】
このような不具合を解決するため、従来、図１５に示すような、チューナ１５から得られるチューニング検出信号に基づいてスイッチング周波数を可変制御するＳＷ周波数制御部２１を備えるデジタルアンプ２０が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００４−３６３７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来のデジタルアンプ２０では、チューナ１５の受信不具合を回避するためにスイッチング周波数を受信周波数に影響を与えない帯域に設定するしか方法がない。
【０００９】
このため、従来のデジタルアンプ２０では、スイッチング周波数を受信周波数に影響を与えない程度に低く設定した場合にはスピーカ１６から出力される高域の再生性能が劣化してしまうという問題があった。
【００１０】
また、従来のデジタルアンプ２０では、スイッチング周波数を受信周波数に影響を与えない程度に高く設定した場合には増幅装置としての増幅効率が低下してしまうという問題があった。
【００１１】
本発明は、かかる点に鑑みてなされたもので、スイッチングノイズによるチューナの受信不具合を解消して、高域再生性能の劣化及び増幅効率の低下を抑えることのできるデジタルアンプを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明のデジタルアンプ装置は、設定された受信周波数の放送波を受信するチューナからの入力信号を増幅するデジタルアンプ装置であって、入力信号を複数の帯域に分割する帯域分割手段と、帯域分割手段により分割されたそれぞれの帯域の入力信号に対してパルス幅変調方式で変調を行うパルス幅変調手段と、チューナの受信周波数を得て前記パルス幅変調手段におけるスイッチング周波数をそれぞれ制御するスイッチング周波数制御手段と、パルス幅変調手段によりパルス幅変調された入力信号をそれぞれ増幅する増幅手段と、を具備する構成を採る。
【発明の効果】
【００１３】
本発明によれば、入力信号を低域および高域に分離し、チューナ動作時のスイッチング周波数を、入力信号の低域部分に対しては受信周波数に影響を与えない程度に低く設定し、入力信号の高域部分に対しては受信周波数に影響を与えない程度に高く設定することができる。このようにスイッチング周波数を設定することにより、入力信号の全帯域を低い周波数でスイッチングする場合に比べ、スイッチング周波数を低くするのは低域部分のみとなり、高域部分の再生性能の劣化を抑えることができる。また、入力信号の全帯域を高い周波数でスイッチングする場合に比べ、低域部分のスイッチング周波数を低く設定することができ、増幅効率を向上することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態に係るデジタルアンプについて、図面を参照して詳細に説明する。なお、各図において同一の構成または機能を有する構成要素及び相当部分には、同一の符号を付してその説明は繰り返さない。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１に係るデジタルアンプの内部構成及びその周辺構成を示すブロック図である。
【００１６】
図１に示すように、本例のデジタルアンプ１００には、アンテナ１０６に接続されたチューナ１０７と、高域再生用のスピーカ１０８ａと、低域再生用のスピーカ１０８ｂとが接続される。
【００１７】
図１において、チューナ１０７は、例えばユーザにより指定されたチャンネル（周波数）の放送波を、アンテナ１０６を介して受信し、受信信号を復調した信号と、現在の受信周波数ｆｏを示す情報（以下、単に「受信周波数情報」という）とをデジタルアンプ１００に出力する。
【００１８】
本例のデジタルアンプ１００は、スイッチング周波数制御部１０１と、帯域分割部１０２と、高域用パルス幅変調部１０３ａと、低域用パルス幅変調部１０３ｂと、高域用増幅部１０４ａと、低域用増幅部１０４ｂと、高域用ＬＰＦ１０５ａと、低域用ＬＰＦ１０５ｂとを備える。
【００１９】
スイッチング周波数制御部１０１は、チューナ１０７からの受信周波数情報に基づいて、高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｂを決定し、高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂに通知する。このスイッチング周波数制御部１０１の詳細な処理については、図２を参照して後述する。
【００２０】
帯域分割部１０２は、チューナ１０７からの出力信号の高域成分を通過させる高域通過フィルタ（以下、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と略記する）１０２ａと、チューナ１０７からの出力信号の低域成分を通過させるＬＰＦ１０２ｂとを含む。
【００２１】
高域用パルス幅変調部１０３ａは、スイッチング周波数制御部１０１により指定された高域側のスイッチング周波数ｆｓａで動作し、帯域分割部１０２のＨＰＦ１０２ａの出力信号に対してパルス幅変調を行う。
【００２２】
高域用増幅部１０４ａは、高域用パルス幅変調部１０３ａの出力信号をＤ級増幅する。
【００２３】
高域用ＬＰＦ１０５ａは、スイッチングによる高周波を取り除くために、高域用増幅部１０４ａの出力信号に含まれる低域成分を通過させる。高域用ＬＰＦ１０５ａの出力信号は、高域再生用のスピーカ１０８ａに出力される。
【００２４】
高域再生用のスピーカ１０８ａは、入力信号に基づいて高域の音響を出力する。
【００２５】
一方、低域用パルス幅変調部１０３ｂは、スイッチング周波数制御部１０１により指定された低域側のスイッチング周波数ｆｓｂで動作し、帯域分割部１０２のＬＰＦ１０２ｂの出力信号に対してパルス幅変調を行う。
【００２６】
低域用増幅部１０４ｂは、低域用パルス幅変調部１０３ｂの出力信号をＤ級増幅する。
【００２７】
低域用ＬＰＦ１０５ｂは、スイッチングによる高周波を取り除くために、低域用増幅部１０４ｂの出力信号に含まれる低域成分を通過させる。低域用ＬＰＦ１０５ｂの出力信号は、低域再生用のスピーカ１０８ｂに出力される。
【００２８】
低域再生用のスピーカ１０８ｂは、入力信号に基づいて低域の音響を出力する。
【００２９】
次に、図２に示すフローチャートを用いて、本例のデジタルアンプ１００のスイッチング周波数制御部１０１の処理について説明する。
【００３０】
図２において、処理が開始されると、スイッチング周波数制御部１０１は、チューナ１０７から受信周波数情報を取得する（ステップＳＴ２０１）。
【００３１】
次いで、スイッチング周波数制御部１０１は、チューナ１０７から取得した受信周波数情報に基づいて、チューナ１０７の受信周波数に影響を与えない程度に高い高域側のスイッチング周波数ｆｓａを決定し、決定した高域側のスイッチング周波数ｆｓａを高域用パルス幅変調部１０３ａに通知する（ステップＳＴ２０２）。
【００３２】
また、スイッチング周波数制御部１０１は、チューナ１０７からの受信周波数情報に基づいて、チューナ１０７の受信周波数に影響を与えない程度に低い低域側のスイッチング周波数ｆｓｂを決定し、決定した低域側のスイッチング周波数ｆｓｂを低域用パルス幅変調部１０３ｂに通知する（ステップＳＴ２０３）。
【００３３】
ここで、受信周波数に影響を与えない高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｂとは、これらの周波数ｆｓａ，ｆｓｂ及びそのｎ分のｍ倍（ｎ、ｍは整数）の周波数が現在の受信周波数ｆｏと重ならず、また、周波数ｆｓａ，ｆｓｂ及びそのｎ分のｍ倍の周波数によるビートノイズがオーディオ帯域（２０Ｈｚ〜２０ｋＨｚ）に影響を与えない周波数である。
【００３４】
例えば、チューナ１０７の受信周波数ｆｏが９３０ｋＨｚであった場合には、高域側のスイッチング周波数ｆｓａを３８４ｋＨｚに設定し、低域側のスイッチング周波数ｆｓｂを受信周波数ｆｏよりも低い９６ｋＨｚに設定する。
【００３５】
このように、高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｂを設定することで、スイッチングノイズによるチューナ１０７への影響を抑えることができる。
【００３６】
このようなチューナ１０７への影響を抑えることができる高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｂの組み合わせは、受信周波数ｆｏに応じて予め定められている。
【００３７】
本例のデジタルアンプ１００においては、例えば図３に示すように、受信周波数ｆｏと、高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｂの組み合わせとが一対一に紐付けされたテーブルＴをスイッチング周波数制御部１０１が保持している。
【００３８】
そして、スイッチング周波数制御部１０１は、図２のステップＳＴ２０２及びステップＳＴ２０３において、チューナ１０７から受信周波数情報で示される受信周波数ｆｏに紐付けされた高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｂの組み合わせを選択して、高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂにスイッチング周波数ｆｓａ及びスイッチング周波数ｆｓｂを通知する。
【００３９】
かかる構成のデジタルアンプ１００においては、帯域分割部１０２のＨＰＦ１０２ａ及びＬＰＦ１０２ｂにより、チューナ１０７の受信信号を高域成分及び低域成分に分割する。
【００４０】
高域用パルス幅変調部１０３ａは、帯域分割部１０２のＨＰＦ１０２ａで分割された高域側の信号（図４参照）を、スイッチング周波数制御部１０１で決定されたスイッチング周波数ｆｓａでパルス幅変調する。
【００４１】
高域用増幅部１０４ａは、高域用パルス幅変調部１０３ａによりパルス幅変調された出力信号（図５参照）をスイッチングにより増幅する。
【００４２】
高域用ＬＰＦ１０５ａは、高域用増幅部１０４ａで増幅された信号（図６参照）からスイッチングによる高周波を除去して復調した信号（図７参照）を高域再生用のスピーカ１０８ａに出力する。
【００４３】
一方、低域用パルス幅変調部１０３ｂは、帯域分割部１０２のＬＰＦ１０２ｂで分割された低域側の信号（図８参照）を、スイッチング周波数制御部１０１で決定されたスイッチング周波数ｆｓａとは異なるスイッチング周波数ｆｓｂでパルス幅変調する。
【００４４】
低域用増幅部１０４ｂは、低域用パルス幅変調部１０３ｂによりパルス幅変調された出力信号（図９参照）をスイッチングにより増幅する。
【００４５】
低域用ＬＰＦ１０５ｂは、低域用増幅部１０４ｂで増幅された信号（図１０参照）からスイッチングによる高周波を除去して復調した信号（図１１参照）を低域再生用のスピーカ１０８ｂに出力する。
【００４６】
これにより、本例のデジタルアンプ１００においては、チューナ１０７の受信信号の高域側についてはチューナ１０７の受信周波数ｆｏに影響を与えない程度に高いスイッチング周波数ｆｓａでスイッチングして再生性能の劣化を抑え、低域側については受信周波数ｆｏに影響を与えない程度に低いスイッチング周波数ｆｓｂでスイッチングして増幅効率を向上させることができる。
【００４７】
なお、以上の説明では、帯域分割部１０２によりチューナ１０７の受信信号を高域と低域とに２分割する例について説明したが、帯域分割部１０２により分割する帯域分割数は３以上であってもよい。
【００４８】
また、以上の説明では、スイッチング周波数制御部１０１は、図３に示すようなテーブルＴを使ってスイッチング周波数ｆｓａ及びスイッチング周波数ｆｓｂを決定している。しかし、これに限らず、スイッチング周波数制御部１０１は、受信周波数ｆｏを変数とし、スイッチング周波数ｆｓａ及びスイッチング周波数ｆｓｂを求めるための数式を保持し、チューナ１０７からの受信周波数情報を受け取ると、これら数式に受信周波数ｆｏを代入して、スイッチング周波数ｆｓａ及びスイッチング周波数ｆｓｂを求めるようにしてもよい。
【００４９】
（実施の形態２）
図１２は、本発明の実施の形態２に係るデジタルアンプの内部構成及びその周辺構成を示すブロック図である。
【００５０】
図１２に示すように、本例のデジタルアンプ２００は、実施の形態１に係るデジタルアンプ１００と比較して、スイッチング周波数制御部１０１の代わりにスイッチング周波数制御部２０１を備える点と、帯域分割部１０２のＨＰＦ１０２ａ及びＬＰＦ１０２ｂの代わりに帯域分割部２０２のＨＰＦ２０２ａ及びＬＰＦ２０２ｂを備える点とで相違する。
【００５１】
また、本例のデジタルアンプ２００は、実施の形態１に係るデジタルアンプ１００と比較して、カットオフ周波数制御部２０３と、スイッチング周波数同期部２０４とをさらに備える点で相違する。
【００５２】
なお、本例のデジタルアンプ２００と実施の形態１に係るデジタルアンプ１００との、高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂ、高域用増幅部１０４ａ及び低域用増幅部１０４ｂ、高域用ＬＰＦ１０５ａ及び低域用ＬＰＦ１０５ｂは、それぞれ同じ処理機能を有しているので、それらの説明は省略する。
【００５３】
図１２において、スイッチング周波数制御部２０１は、チューナ１０７からの受信周波数に基づいて、高域側のスイッチング周波数ｆｓａ及び低域側のスイッチング周波数ｆｓｃを決定し、スイッチング周波数同期部２０４に与える。このスイッチング周波数制御部２０１の詳細な処理については、図１３を参照して後述する。
【００５４】
帯域分割部２０２のＨＰＦ２０２ａは、カットオフ周波数制御部２０３により設定されたカットオフ周波数ｆｃ以上の周波数帯域を通過させる。
【００５５】
帯域分割部２０２のＬＰＦ２０２ｂは、カットオフ周波数制御部２０３により設定されたカットオフ周波数ｆｃ以下の周波数帯域を通過させる。
【００５６】
カットオフ周波数制御部２０３は、チューナ１０７からの受信周波数ｆｏに基づいて、カットオフ周波数ｆｃを決定し、決定したカットオフ周波数ｆｃを帯域分割部２０２のＨＰＦ２０２ａ及びＬＰＦ２０２ｂにそれぞれ設定する。
【００５７】
スイッチング周波数同期部２０４は、スイッチング周波数制御部２０１で決定された高域側のスイッチング周波数ｆｓａを高域用パルス幅変調部１０３ａに設定し、スイッチング周波数制御部２０１で決定された低域側のスイッチング周波数ｆｓｃを低域用パルス幅変調部１０３ｂに設定する。
【００５８】
さらに、スイッチング周波数同期部２０４は、高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂにおけるスイッチングの同期をとる。
【００５９】
次に、図１３に示すフローチャートを用いて、本例のデジタルアンプ２００のスイッチング周波数制御部２０１、カットオフ周波数制御部２０３及びスイッチング周波数同期部２０４の処理について説明する。
【００６０】
図１３において、処理が開始されると、スイッチング周波数制御部２０１及びカットオフ周波数制御部２０３は、チューナ１０７から受信周波数情報を取得する（ステップＳＴ１３０１）。
【００６１】
次いで、カットオフ周波数制御部２０３は、チューナ１０７から取得した受信周波数情報に基づいてカットオフ周波数ｆｃを決定し、決定したカットオフ周波数ｆｃをＨＰＦ２０２ａ及びＬＰＦ２０２ｂに設定する（ステップＳＴ１３０２）。
【００６２】
その後、スイッチング周波数制御部２０１は、チューナ１０７から取得した受信周波数情報に基づいて、チューナ１０７の受信周波数に影響を与えない程度に高い高域側のスイッチング周波数ｆｓａを決定する。
【００６３】
スイッチング周波数制御部２０１で決定されたスイッチング周波数ｆｓａは、スイッチング周波数同期部２０４に送られ、高域用パルス幅変調部１０３ａに通知される（ステップＳＴ１３０３）。
【００６４】
また、スイッチング周波数制御部２０１は、チューナ１０７から取得した受信周波数情報に基づいて、チューナ１０７の受信周波数に影響を与えない程度に低いスイッチング周波数ｆｓｃを決定する。
【００６５】
ここで決定されるスイッチング周波数ｆｓｃは、高域用パルス幅変調部１０３ａ及び低域用パルス幅変調部１０３ｂの同期をとるために、スイッチング周波数ｆｓａの整数分の１である。
【００６６】
このようにして決定されたスイッチング周波数ｆｓｃは、スイッチング周波数同期部２０４に送られ、低域用パルス幅変調部１０３ｂに通知される（ステップＳＴ１３０４）。
【００６７】
上記の処理において、例えば受信周波数ｆｏが１０００ｋＨｚであった場合、２０次高調波までの影響を考慮すると、低域側のスイッチング周波数ｆｓｃは５０ｋＨｚ以下であることが好ましい。仮に、スイッチング周波数ｆｓｃの８分の１の周波数が音質を損なうことなく変調可能な音声帯域だとすると、カットオフ周波数ｆｃは６．２５ｋＨｚとすることができる。また、受信周波数ｆｏが６００ｋＨｚであった場合、カットオフ周波数ｆｃは３．７５ｋＨｚとなる。
【００６８】
なお、スイッチング周波数ｆｓａ及びｆｓｃは、実施の形態１に係るデジタルアンプ１００のスイッチング周波数制御部１０１と同様に、予め保持するテーブルＴを参照して決定してもよいし、予め定義された数式を用いて決定してもよい。
【００６９】
かかる構成のデジタルアンプ２００においては、実施の形態１に係るデジタルアンプ１００の奏する効果に加え、カットオフ周波数制御部２０３でカットオフ周波数ｆｃを調整することにより、受信周波数ｆｏに応じた最適なカットオフ周波数ｆｃを選択することができ、再生性能の劣化及び増幅効率の低下を抑えることができる。
【００７０】
また、このデジタルアンプ２００においては、スイッチング周波数同期部２０４によりスイッチングに同期をとることで、高域側と低域側のスイッチングノイズの干渉によってビートが発生して可聴帯域内のノイズとなることを防ぐことができる。
【００７１】
なお、以上の説明では、帯域分割部２０２は、入力信号を高域及び低域に帯域分割する例、つまり帯域分割数が２の場合について説明したが、帯域分割数は３以上であってもよい。
【００７２】
また、以上の説明では、カットオフ周波数制御部２０３は、単一のカットオフ周波数ｆｃを決定しているが、これに限らず、ＨＰＦ２０２ａ及びＬＰＦ２０２ｂ毎に異なる複数のカットオフ周波数を決定しても構わない。
【産業上の利用可能性】
【００７３】
本発明に係るデジタルアンプ装置は、高域再生性能の劣化及び増幅効率の低下を抑えることができるので、Ｄ級増幅方式により増幅するデジタルアンプ装置として有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態１に係るデジタルアンプの内部構成及びその周辺構成を示すブロック図
【図２】本発明の実施の形態１に係るデジタルアンプのスイッチング周波数制御部の処理を示すフローチャート
【図３】本発明の実施の形態１に係るデジタルアンプのスイッチング周波数制御部が保持するテーブルを示す図
【図４】本発明の実施の形態１に係るデジタルアンプの帯域分割部のＨＰＦの出力波形図
【図５】本発明の実施の形態１に係るデジタルアンプの高域用パルス幅変調部の出力波形図
【図６】本発明の実施の形態１に係るデジタルアンプの高域用増幅部の出力波形図
【図７】本発明の実施の形態１に係るデジタルアンプの高域用ＬＰＦの出力波形図
【図８】本発明の実施の形態１に係るデジタルアンプの帯域分割部のＬＰＦの出力波形図
【図９】本発明の実施の形態１に係るデジタルアンプの低域用パルス幅変調部の出力波形図
【図１０】本発明の実施の形態１に係るデジタルアンプの低域用増幅部の出力波形図
【図１１】本発明の実施の形態１に係るデジタルアンプの低域用ＬＰＦの出力波形図
【図１２】本発明の実施の形態２に係るデジタルアンプの内部構成及びその周辺構成を示すブロック図
【図１３】本発明の実施の形態２に係るデジタルアンプのスイッチング周波数制御部、カットオフ周波数制御部及びスイッチング周波数同期部の処理を示すフローチャート
【図１４】従来のデジタルアンプの構成を示すブロック図
【図１５】従来のチューナの受信不具合を回避するためのデジタルアンプの構成を示すブロック図
【符号の説明】
【００７５】
１００，２００  デジタルアンプ
１０１，２０１  スイッチング周波数制御部
１０２，２０２  帯域分割部
１０２ａ，２０２ａ  ＨＰＦ
１０２ｂ，２０２ｂ  ＬＰＦ
１０３ａ  高域用パルス幅変調部
１０３ｂ  低域用パルス幅変調部
１０４ａ  高域用増幅部
１０４ｂ  低域用増幅部
１０５ａ  高域用ＬＰＦ
１０５ｂ  低域用ＬＰＦ
１０６  アンテナ
１０７  チューナ
１０８ａ  高域再生用のスピーカ
１０８ｂ  低域再生用のスピーカ
ｆｃ  カットオフ周波数
ｆｓａ  高域側のスイッチング周波数
ｆｓｂ，ｆｓｃ  低域側のスイッチング周波数
Ｔ  テーブル
【図１】
2008060705.tif 000003
【図２】
2008060705.tif 000004
【図３】
2008060705.tif 000005
【図４】
2008060705.tif 000006
【図５】
2008060705.tif 000007
【図６】
2008060705.tif 000008
【図７】
2008060705.tif 000009
【図８】
2008060705.tif 000010
【図９】
2008060705.tif 000011
【図１０】
2008060705.tif 000012
【図１１】
2008060705.tif 000013
【図１２】
2008060705.tif 000014
【図１３】
2008060705.tif 000015
【図１４】
2008060705.tif 000016
【図１５】
2008060705.tif 000017