(57)【要約】【課題】金−半田接続でフリップチップ接続する際の半田の濡れ性の向上を図る。【解決手段】水素とドライエアーの混合ガスを燃焼させて形成した炎１４を、トーチ１３とパッケージ基板３の間に配置したマスク１２を介してパッケージ基板３の複数のフリップ用端子上の半田６にパッケージ基板３の表面温度が１６０〜１７０℃になるように照射する熱処理を行い、その後に金−半田接続でフリップチップ接続することで、半田６の表面に付着した有機物（カーボン等）を除去して半田６の濡れ性を確保して金−半田接続できる。【選択図】図６
2008244206.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）主面上に複数の電極が形成され、かつ前記複数の電極上に半田が塗布された配線基板を準備する工程と、
（ｂ）前記配線基板の前記複数の電極上の半田を、水素とドライエアーの混合ガスを用いてバーニングする工程と、
（ｃ）複数の表面電極を有し、かつ前記複数の表面電極に金バンプが接合された半導体チップを前記配線基板の主面上に配置し、その後に前記半田を加熱溶融して前記金バンプと前記半田とを接続して前記半導体チップを前記配線基板にフリップチップ接続する工程と、
（ｄ）前記半導体チップと前記配線基板の間にアンダーフィルを充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、バーニング用の炎を形成するトーチと前記配線基板との間にマスクを介在させて水素バーニングを行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程でバーニングする際、バーニング用の炎を形成するトーチを前記配線基板上で複数回往復移動させて前記配線基板の半田を徐々に加熱することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、前記（ｄ）工程のアンダーフィルの充填は、前記（ｃ）工程での金バンプ−半田接続時の温度雰囲気中で行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、前記金バンプと前記半田の接続後に、前記金バンプと前記半田の界面にはＡｕＳｎ2 以上の合金層が形成されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記金バンプと前記半田の接続後に、前記金バンプと前記半田の界面には融点が２６０℃を越えるＡｕＳｎ合金層が形成されることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、バーニングすることによって前記半田に付着しているカーボンを除去することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、前記配線基板の表面温度が１６０〜１７０℃になるようにバーニングすることを特徴とする半導体装置の製造方法。
【請求項９】
（ａ）主面上に複数の電極が形成され、かつ前記複数の電極上に半田が塗布された配線基板を準備する工程と、
（ｂ）前記配線基板を所望の雰囲気内に配置し、前記雰囲気内で第１のＡｒプラズマを形成して前記配線基板の主面の汚れを除去する工程と、
（ｃ）前記（ｂ）工程の後に、前記配線基板の前記複数の電極上の半田を、水素とドライエアーの混合ガスを用いてバーニングする工程と、
（ｄ）複数の表面電極を有し、かつ前記複数の表面電極に金バンプが接合された第１の半導体チップを前記配線基板の主面上に配置し、その後に前記半田を加熱溶融して前記金バンプと前記半田とを接続して前記第１の半導体チップを前記配線基板にフリップチップ接続する工程と、
（ｅ）前記第１の半導体チップと前記配線基板の間にアンダーフィルを充填する工程と、
（ｆ）前記第１の半導体チップ上に第２の半導体チップをその主面を上方に向けて搭載する工程と、
（ｇ）前記配線基板を所望の雰囲気内に配置し、前記雰囲気内で第２のＡｒプラズマを形成して前記配線基板の主面の複数のボンディングリードの汚れを除去する工程と、
（ｈ）前記（ｇ）工程の後に、前記第２の半導体チップの主面の複数の表面電極と、前記配線基板の主面の前記複数のボンディングリードとをそれぞれ導電性のワイヤによって電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、前記（ｂ）工程の前記第１のＡｒプラズマを形成するための出力は、前記（ｇ）工程の前記第２のＡｒプラズマを形成するための出力より小さいことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、前記（ｂ）工程で前記第１のＡｒプラズマを印加する時間は、前記（ｇ）工程で前記第２のＡｒプラズマを印加する時間より短いことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９記載の半導体装置の製造方法において、前記（ｃ）工程で、バーニング用の炎を形成するトーチと前記配線基板との間にマスクを介在させて水素バーニングを行うことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９記載の半導体装置の製造方法において、前記（ｃ）工程でバーニングする際、バーニング用の炎を形成するトーチを前記配線基板上で複数回往復移動させて前記配線基板の半田を徐々に加熱することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項９記載の半導体装置の製造方法において、前記（ｃ）工程で、前記配線基板の表面温度が１６０〜１７０℃になるように前記水素バーニングを行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、金−半田接続における半田改質プロセスに適用して有効な技術に関する。
【背景技術】
【０００２】
実装基板上に半田バンプを介してベアチップを接続する電子部品の実装において、半田バンプの表面に形成された酸化膜を擦過式のクリーナを用いて機械的、物理的に除去する技術がある（例えば、特許文献１参照）。
【０００３】
また、モールド樹脂によって樹脂封止されたパッケージを有する表面実装型の半導体装置において、パッケージの裏面にレーザ光を照射して、モールド樹脂表面のワックス成分を除去する技術がある（例えば、特許文献２参照）。
【特許文献１】特開２００２−２０３８７２号公報
【特許文献２】特開平１１−６８００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体チップが金−半田接続によって配線基板にフリップチップ接続されて成る半導体装置の組み立てにおいて、半導体チップが搭載される配線基板の電極には、予め半田が塗布されている。
【０００５】
しかしながら、この半田の表面には、酸化膜や有機汚染膜が形成されているため、半田の濡れ性（半導体チップに形成されたバンプへの濡れ性）を低下させてしまったり、濡れ性にバラツキを生じさせる。そこで、配線基板上に半導体チップをフリップチップ接続する際（金−半田接続）、まず、予め配線基板をベークし、さらにＡｒプラズマ処理を行っているが、このＡｒプラズマ処理だけでは半田の表面の有機膜を除去しきれない。そこで、半田の濡れ性を向上する（半田の表面を改質する）ために、様々な方法が考案されている。
【０００６】
以下に示す１）〜５）は、本願発明者が検討した半田の濡れ性を向上させるための方法とその問題点である。
【０００７】
１）配線基板の電極上の半田プリコートにフラックスを塗って半導体チップを実装する方法。この方法においては、フラックスにハロゲン物質が含まれており、このハロゲン物質によって配線基板の半田の表面に形成された酸化膜や有機汚染膜を除去することができる。ここで、配線基板の半田の表面に再び酸化膜や有機汚染膜が形成されないように、ハロゲン物質が残存した状態で半導体チップは配線基板上に実装される。しかしながら、半導体チップを配線基板上に実装した後にもフラックスが残存していると、半導体チップの主面に形成されたアルミニウム製のパッド（表面電極）を腐食してしまう。そのため、フラックスにより配線基板の半田の表面に形成された酸化膜や有機汚染膜を除去した後は、このフラックスを、例えば洗浄により除去することが必要である。
【０００８】
しかしながら、フリップチップ接続を適用する場合、この洗浄工程を行うことが困難である。その理由は、金−半田接続の場合、半導体チップに形成された金バンプと配線基板の電極との接合強度が相対的に低いため、半導体チップと配線基板の間にアンダーフィルを充填する必要がある。このアンダーフィルは、半導体チップの実装時の温度を下げずに充填される。もし、洗浄工程を行うとすれば、アンダーフィルを充填する前に洗浄する必要があり、洗浄のためにステージ（ヒータ）から一旦降ろさなければならない。しかしながら、ステージから降ろすと冷却されることで発生する熱収縮応力により半田の接続部が破壊されるという問題が起こる。したがって、フリップチップ接続後にフラックス洗浄を実施することはできないため、フラックスを塗布するという１）の方法は不可である。
【０００９】
２）Ｏ2 プラズマを用いて半田をクリーニングする方法。Ｏ2 プラズマは、有機物を除去する方法としては有効な手段である。しかしながら、配線基板上の絶縁膜であるソルダレジストには、ハロゲン物質が含まれており、配線基板にＯ2 プラズマを照射すると、ソルダレジストからハロゲンイオンが大量に放出される。配線基板の表層にハロゲンイオンを残した状態で樹脂モールディングが行われると、耐湿性のバイアス試験でハロゲンイオンが悪影響を及ぼし、様々な箇所で腐食が発生することが問題である。すなわち、製品（半導体装置）の耐湿性という点で２）の方法は不可である。
【００１０】
３）Ａｒプラズマを用いて半田をクリーニングする方法。Ａｒプラズマは、物理的にＡｒの原子を物質に衝突させてメカニカル的に対象物を飛ばす手法であるが、効果が小さく、さらに他の有機汚染が増加する場合がある。また、配線基板の温度が高くなるため、配線基板からガスが出て再汚染になる等の問題があり、これにより、３）の方法は不可である。
【００１１】
４）フラックスを塗布した後にリフローを行い、その後、洗浄（アルコール系）する方法。すなわち、金−半田接続を行う前に、予めフラックス洗浄する方法であるが、洗浄することで有機物が再付着することが問題であり、４）の方法も不可である。
【００１２】
５）４）のアルコール系による洗浄を水系による洗浄に置き換えた方法。有機物と酸化膜を同時に除去できないことが問題であり、５）の方法も不可である。
【００１３】
以上により、半田の濡れ性を向上させる方法として、本願発明者が検討した前記１）〜５）の方法は不可である。
【００１４】
また、前記特許文献１（特開２００２−２０３８７２号公報）には、半田バンプの表面に形成された酸化膜を擦過式のクリーナによって機械的、物理的に除去する技術が開示されているが、この場合、半田バンプに負荷がかかるため、半田バンプが破損し易いことが問題である。
【００１５】
また、前記特許文献２（特開平１１−６８００４号公報）には、パッケージの裏面にレーザ光を照射してワックス成分（有機膜）を除去する技術が開示されているが、この場合、レーザ光の照射対象がパッケージ（レジン）であるため、高温で、かつ一度の照射で有機膜を除去可能であるが、照射対象が配線基板の場合には、高温で、一度の照射で除去しようとすると、基板表面のソルダレジストが焼けるという問題が起こる。
【００１６】
さらに、配線基板の場合、半田バンプの周囲にはワイヤボンディング用のリード（電極）等が配置されているため、単に高温のレーザ光を照射すると、ワイヤボンディング用のリードも焼けるという不具合が発生する。
【００１７】
本発明の目的は、金−半田接続によってフリップチップ接続する際の半田の濡れ性の向上を図ることができる技術を提供することにある。
【００１８】
また、本発明の他の目的は、アンダーフィルの浸透性を向上しつつ、フリップチップ接続用の半田の濡れ性の向上を図ることができる技術を提供することにある。
【００１９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２１】
すなわち、本発明は、複数の電極上に半田が塗布された配線基板を準備する工程と、前記半田を、水素とドライエアーの混合ガスを用いた水素バーニングによって熱処理する工程と、複数の表面電極に金バンプが接合された半導体チップを配線基板上に配置し、その後に半田を加熱溶融して金バンプと半田を接続してフリップチップ接続する工程と、半導体チップと配線基板の間にアンダーフィルを充填する工程とを有するものである。
【００２２】
また、本発明は、複数の電極上に半田が塗布された配線基板を所望の雰囲気内に配置し、前記雰囲気内で第１のＡｒプラズマを形成して配線基板の主面の汚れを除去する工程と、前記除去の後に、配線基板の複数の電極上の半田を、水素とドライエアーの混合ガスを用いた水素バーニングによって熱処理する工程とを有するものである。さらに、複数の表面電極に金バンプが接合された第１の半導体チップを配線基板の主面上に配置し、その後に半田を加熱溶融して金バンプと半田を接続して第１の半導体チップをフリップチップ接続する工程と、第１の半導体チップと配線基板の間にアンダーフィルを充填する工程と、第１の半導体チップ上に第２の半導体チップをその主面を上方に向けて搭載する工程とを有するものである。さらに、配線基板を所望の雰囲気内に配置し、前記雰囲気内で第２のＡｒプラズマを形成して配線基板の主面の複数のボンディングリードの汚れを除去する工程と、前記除去の後に、第２の半導体チップの主面の複数の表面電極と、配線基板の主面の複数のボンディングリードとをそれぞれ導電性のワイヤによって電気的に接続する工程とを有するものである。
【発明の効果】
【００２３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２４】
水素とドライエアーの混合ガスを用いた水素バーニングにより配線基板の複数の電極上の半田を熱処理し、その後に金−半田接続でフリップチップ接続することで、半田の表面に付着した有機物を除去して半田の濡れ性を向上させ、良好な金−半田接続を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２６】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２７】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面を分かりやすくするために斜視図や平面図であってもハッチングを付す場合がある。
【００２９】
（実施の形態）
図１は本発明の実施の形態の半導体装置の製造方法の一例を示すプロセスフロー図、図２は図１に示す半導体装置の製造方法で用いられる配線基板の構造の一例を示す平面図、図３は図２に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図４は図１に示す半導体装置の製造方法における水素バーニング時のマスク配置状態の構造の一例を示す平面図、図５は図４に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。また、図６は図１に示す半導体装置の製造方法における水素バーニング状態の一例を示す概念図、図７は図１に示す半導体装置の製造方法におけるフリップチップ接続時の構造の一例を示す平面図、図８は図７に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図９は図１に示す半導体装置の製造方法における水素バーニング及びフリップチップ接続後のフリップチップ接続部の構造の一例を模式的に示す拡大断面図である。さらに、図１０は図１に示す半導体装置の製造方法におけるアンダーフィル充填時の構造の一例を示す平面図、図１１は図１０のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図１２は図１に示す半導体装置の製造方法における２段目のダイボンディング時の構造の一例を示す平面図、図１３は図１２のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。また、図１４は図１に示す半導体装置の製造方法におけるワイヤボンディング時の構造の一例を示す平面図、図１５は図１４のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図１６は図１に示す半導体装置の製造方法における樹脂封止後の構造の一例を示す断面図、図１７は図１に示す半導体装置の製造方法におけるボール付け後の構造の一例を示す断面図である。
【００３０】
本実施の形態は、半導体チップが、半導体チップに形成された金バンプと配線基板の電極（ボンディングリード）上に形成された半田との接続（金−半田接続）によって配線基板上にフリップチップ接続されて成る半導体装置の組み立てを説明するものであり、本実施の形態では、前記半導体装置の一例として、複数の半導体チップが組み込まれたＳＩＰ（System In Package)と呼ばれる半導体パッケージ７を取り上げて説明する。
【００３１】
前記ＳＩＰ（半導体パッケージ７）には、メモリ回路を有したメモリチップと、このメモリチップを制御するとともに半導体パッケージ７の外部との信号のやり取りを行うマイコンチップとが組み込まれており、本実施の形態では、図１７に示すような１つのマイコンチップ（第１の半導体チップ１）と、１つのメモリチップ（第２の半導体チップ２）が組み込まれた半導体パッケージ７を一例として取り上げるが、組み込まれる半導体チップの数は２つ以上であれば何個でもよい。また、半導体パッケージ７がＳＩＰではない場合、組み込まれる半導体チップの数は１つであってもよい。
【００３２】
すなわち、本実施の形態の半導体パッケージ７は、金−半田接続によって配線基板上にフリップチップ接続される半導体チップを少なくとも１つ有していればよく、図１７に示す半導体パッケージ７（ＳＩＰ）では、１段目の半導体チップである第１の半導体チップ（マイコンチップ）１が金−半田接続によって配線基板にフリップチップ接続され、さらに、２段目の第２の半導体チップ（メモリチップ）２が第１の半導体チップ１上に積層されている。なお、第２の半導体チップ２は、配線基板に対してワイヤ接続されている。
【００３３】
続いて、半導体パッケージ７の詳細構造について説明すると、半導体チップが搭載されるパッケージ基板（配線基板）３と、パッケージ基板３に金−半田接続によってフリップチップ接続されたマイコンチップである第１の半導体チップ１と、第１の半導体チップ１上に積層されたメモリチップである第２の半導体チップ２と、複数のワイヤ４と、封止用樹脂により形成された樹脂体１０と、複数の外部端子である半田ボール８とから成る。
【００３４】
パッケージ基板（配線基板）３は、チップ搭載面である主面３ａと、主面３ａと反対側の裏面３ｂとを有しており、主面３ａにはフリップチップ接続用の複数のフリップチップ接続用端子（ボンディングリード）３ｃと、ワイヤ４と接続する複数のワイヤ接続用端子（ボンディングリード）３ｄが形成されている。複数のフリップチップ接続用端子３ｃ及びワイヤ接続用端子３ｄは、主面３ａに形成された絶縁膜であるソルダレジスト３ｅから露出している。複数のフリップチップ接続用端子３ｃは、第１の半導体チップ１とフリップチップ接続可能なように第１の半導体チップ１の主面１ａの複数のパッド（電極）１ｃと同じ配列で形成されている。さらに、複数のワイヤ接続用端子（ボンディングリード）３ｄは、第１の半導体チップ１上の第２の半導体チップ２とワイヤ４を介して接続可能なように、第１の半導体チップ１のチップ搭載領域の外側、すなわちパッケージ基板３の主面３ａの縁部に沿って形成されている。
【００３５】
また、第１の半導体チップ１及び第２の半導体チップ２は、それぞれ主面１ａ，２ａ及び裏面１ｂ，２ｂを有しており、それぞれの主面１ａ，２ａには複数の電極であるパッド１ｃ，２ｃが形成されている。
【００３６】
なお、第１の半導体チップ１は、金−半田接続によって配線基板にフリップチップ接続されている。すなわち、第１の半導体チップ１の主面１ａとパッケージ基板３の主面３ａとが対向した状態で、第１の半導体チップ１のパッド１ｃとパッケージ基板３のフリップチップ接続用端子３ｃとが金バンプ５及び半田６を介してフリップチップ接続されている。
【００３７】
さらに、第１の半導体チップ１のフリップチップ接続部や第１の半導体チップ１とパッケージ基板３との間、およびチップ側面にはアンダーフィル９が充填されており、第１の半導体チップ１や前記フリップチップ接続部が保護されている。
【００３８】
一方、第２の半導体チップ２は、上方を向いた第１の半導体チップ１の裏面１ｂ上にフィルム状接着材１１等を介して固着されている。その際、第２の半導体チップ２はパッケージ基板３とワイヤ接続のため、その主面２ａを上方に向けて固着されている。すなわち、第２の半導体チップ２の裏面２ｂと第１の半導体チップ１の裏面１ｂとがフィルム状接着材１１等を介して接続している。
【００３９】
また、第２の半導体チップ２の主面２ａのパッド２ｃは、金線等のワイヤ４によってパッケージ基板３の主面３ａのワイヤ接続用端子３ｄと電気的に接続されている。
【００４０】
また、第１の半導体チップ１、第２の半導体チップ２及び複数のワイヤ４等は、パッケージ基板３の主面３ａ上に封止用樹脂によって形成された樹脂体１０によって覆われて封止されている。前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂である。
【００４１】
また、パッケージ基板３の裏面３ｂには半導体パッケージ７の外部端子となる複数の半田ボール８が設けられており、第１の半導体チップ１や第２の半導体チップ２は、パッケージ基板３のフリップチップ接続用端子３ｃやワイヤ接続用端子３ｄを介して、対応する半田ボール８と電気的に接続されている。
【００４２】
次に、本実施の形態の半導体装置の製造方法を、図１に示す製造プロセスフローに沿って説明する。
【００４３】
まず、図１のステップＳ１に示す基板準備を行う。ここでは、図２及び図３に示すように、主面３ａ上に複数の電極（フリップ用端子３ｃやワイヤ接続用端子３ｄ等）が形成され、かつ複数のフリップチップ接続用端子３ｃそれぞれの上に半田６が塗布されたパッケージ基板（配線基板）３を準備する。
【００４４】
その後、ステップＳ２に示す基板ベークを行う。ここで、基板ベークを行う１つの理由としては、半導体装置を組み立てるまで保管されていたパッケージ基板３が湿気の少ない環境下に置かれていたとしても、長時間保管されていると、吸湿していることがある。そのため、このステップＳ２に示す基板ベーク処理により、完全にパッケージ基板３内に取り込まれた水分を除去する。
【００４５】
その後、ステップＳ３に示す第１のＡｒ（アルゴン）プラズマ処理を行う。すなわち、パッケージ基板３を所望の雰囲気内に配置し、前記雰囲気内で第１のＡｒプラズマを形成してパッケージ基板３の主面３ａ、特に第１の半導体チップ１を搭載し、アンダーフィル９を充填する領域の汚れを除去する。これにより、後にアンダーフィル９で封止される領域内には、異物が取り込まれ難くなるため、半導体装置の信頼性を向上することができる。しかしながら、この半田６の表面に形成された酸化膜や有機膜汚染膜は、第１のＡｒ（アルゴン）プラズマ処理だけでは完全に除去することができない。
【００４６】
そのため、本実施の形態では、第１のＡｒ（アルゴン）プラズマ処理を施した後、図1のステップＳ４に示す水素バーニング（バーニング、熱処理）の工程を行う。
【００４７】
ここで、ステップＳ３に示す第１のＡｒプラズマ処理の工程と、ステップＳ４に示す水素バーニング（バーニング、熱処理）の工程のどちらを先に行った方が好ましいかについて説明する。
【００４８】
まず、半田６の濡れ性を向上させるためだけであるなら、水素バーニングを先に行ってもよいが、半導体パッケージ７の組み立て全般を考慮した際に、樹脂（アンダーフィル９）の浸透性を向上させるためにはＡｒプラズマ処理も重要である。
【００４９】
そこで、水素バーニングをＡｒプラズマ処理より先に行うと、水素バーニングにより一度清浄化された半田６が、その後のＡｒプラズマ処理により汚れて濡れ性が悪くなることを本願発明者は見出した。つまり、Ａｒプラズマ処理では、様々な物質が飛散するため、これらの物質が半田６に付着して半田６の濡れ性が悪くなる。
【００５０】
したがって、図１のフローに示すように、ステップＳ３で第１のＡｒプラズマ処理を行い、その後、ステップＳ４で水素バーニングを行うことが好ましい。
【００５１】
ただし、Ａｒプラズマ処理後に水素バーニングを行うと、Ａｒプラズマ処理を行った箇所の効果が少なくなってしまうため、水素バーニングをかけたくない箇所には、後述するようにパッケージ基板３上にマスク１２（図４及び図５参照）を配置して水素バーニングを行う。
【００５２】
これにより、Ａｒプラズマ処理後に水素バーニングを行っても、Ａｒプラズマ処理を行った箇所の効果が少なくなってしまうことは阻止できる。
【００５３】
また、水素バーニングを配線基板の電極以外の場所（絶縁膜）に施すと、配線基板の表面が焼きついてしまい、絶縁膜からアウトガスが発生してしまう恐れがある。
【００５４】
しかしながら、本実施の形態のように、マスク１２を介して水素バーニングを行うことで、半田６のみをバーニングすることができる。
【００５５】
前記理由により、水素バーニングを行う前に、Ａｒプラズマ処理を行うことが好ましい。
【００５６】
なお、ステップＳ３の第１のＡｒプラズマ処理を行う際には、後述するステップＳ８の第２のＡｒプラズマ処理に比較して、第１のＡｒプラズマを形成するための出力を、第２のＡｒプラズマを形成するための出力より小さくすることが好ましい。
【００５７】
さらに、ステップＳ３の第１のＡｒプラズマを印加する時間を、ステップＳ８の第２のＡｒプラズマを印加する時間より短くすることが好ましい。
【００５８】
例えば、ステップＳ３の第１のＡｒプラズマ処理では、出力３００ｗで、かつ３秒程度Ａｒプラズマを印加することが好ましい。
【００５９】
一方、ステップＳ８の第２のＡｒプラズマ処理では、出力５００ｗで、かつ２０秒程度Ａｒプラズマを印加することが好ましい。第２のＡｒプラズマ処理は、ステップＳ８の第２のＡｒプラズマ処理工程後のステップＳ９のワイヤボンディング工程でのワイヤ４とパッケージ基板３のワイヤ接続用端子３ｄとの接続性を高めるためにワイヤ接続用端子３ｄを洗浄するためのものであるが、組み立て工程が進行している分、パッケージ基板３の汚れ量も大きくなっているため、したがって、比較的大きなエネルギで第２のＡｒプラズマ処理を行う。
【００６０】
これに対して、ステップＳ３の第１のＡｒプラズマ処理工程では、組み立てがステップＳ８の第２のＡｒプラズマ処理ほど進行していない分、パッケージ基板３の汚れも少ない。したがって、大きなエネルギで第１のＡｒプラズマ処理を行うと、パッケージ基板３が余計に汚れるという問題が生じる。したがって、ステップＳ３の第１のＡｒプラズマ処理では、アンダーフィル９（樹脂）の浸透性を向上できる程度にパッケージ基板３をクリーンにする範囲のぎりぎりの弱い目のエネルギを印加してＡｒプラズマ処理を行うことが好ましい。
【００６１】
その後、ステップＳ４の水素バーニング（バーニング、熱処理）を行う。すなわち、ステップＳ３の第１のＡｒプラズマ処理後に、パッケージ基板３の複数のフリップチップ接続用端子３ｃ上の半田６を、水素とドライエアーの混合ガス（フォーミングガス）を用いた水素バーニングによって熱処理して半田６の濡れ性の向上を図る。その際、水素とドライエアーの混合比率は、例えば、水素：ドライエアー＝１：２である。
【００６２】
なお、水素バーニングでは、各フリップチップ接続用端子３ｃ上の半田６に水素とドライエアーの混合ガスを燃やした炎１４を当てることにより、主に、半田６に付着しているカーボン等の有機物を焼き払って除去することで半田６の濡れ性を向上させる。
【００６３】
また、本実施の形態の水素バーニングでは、図６に示すように、水素バーニング時に、水素バーニング用の炎１４を形成するトーチ１３とパッケージ基板３との間にマスク１２を介在させて水素バーニングを行う。つまり、トーチ１３とパッケージ基板３の間にマスク１２を介在させることで、水素バーニングを施したくない箇所には水素バーニングを行わず、水素バーニングを施したい箇所のみに施す。
【００６４】
ここでは、図４及び図５に示すように、パッケージ基板３のフリップチップ接続用端子３ｃの配列に対応した形状に開口部１２ａが形成されたマスク１２を準備し、このマスク１２をパッケージ基板３上に配置した状態で水素バーニングを行う。
【００６５】
これにより、水素バーニング時にトーチ１３から出る炎１４はフリップチップ接続用端子３ｃ上に仮固定された半田６のみを加熱することができ、半田６を熱処理することで半田６の濡れ性を向上させることができる。その際、マスク１２の開口部１２ａは、パッケージ基板３のフリップチップ接続用端子３ｃの配列に対応した形状に形成されており、それ以外の領域はマスク１２で覆われているため、ステップＳ３の第１のＡｒプラズマ処理の工程でＡｒプラズマによって清浄された基板表面に対して水素バーニングが施されることを阻止できる。したがって、ステップＳ３の第１のＡｒプラズマ処理の効果が水素バーニングを行ったことによって低減することを阻止できる。
【００６６】
また、マスク１２の開口部１２ａが、パッケージ基板３のフリップチップ接続用端子３ｃの配列に対応した形状に形成され、それ以外の領域はマスク１２で覆われているため、水素バーニングによって基板表面（主面３ａ）が焦げたり、基板表面に実装された電子部品が焦げて破損する等の事象を防止できる。
【００６７】
すなわち、本実施の形態の水素バーニングの対象は、パッケージ基板３上のフリップチップ接続用の半田６のみであり、それ以外の加熱したくない箇所（基板そのものや基板に実装された電子部品、さらには第１のＡｒプラズマ処理で清浄された箇所やワイヤ接続用端子３ｄ等）にはマスク１２を配置して加熱を行わずに半田６のみを加熱する。
【００６８】
また、本実施の形態では、水素バーニングを行う際に、水素バーニング用の炎１４を形成するトーチ１３をパッケージ基板３上で複数回往復移動させてパッケージ基板３の半田６を徐々に加熱する。その際、水素バーニングの管理条件としては、パッケージ基板３の表面温度が１６０〜１７０℃になるように水素バーニングを行うことが好ましい。
【００６９】
例えば、基板−トーチ間距離を７〜１６ｍｍとして、トーチ１３の炎１４を半田６に照射した状態で、パッケージ基板３上でトーチ１３を３〜１０回、好ましくは５回往復させることでパッケージ基板３の表面温度を１６０〜１７０℃になるようにする。ただし、基板−トーチ間距離やトーチ１３の往復回数等の照射条件は、一例であり、水素バーニングは、あくまでパッケージ基板３の表面温度が１６０〜１７０℃になるように管理しながら照射条件出しして行う。
【００７０】
このように、パッケージ基板３の表面温度が１６０〜１７０℃になるように水素バーニングを行うことで半田６の濡れ性を向上させることができるとともに、パッケージ基板３上でトーチ１３を複数回往復移動させて半田６を徐々に加熱することにより、後述するフリップチップ接続後の金バンプ５と半田６の界面に、強固な合金層を形成することができる。
【００７１】
水素バーニング終了後、図１のステップＳ５に示すフリップチップ接続を行う。ここでは、図７及び図８に示すように、複数のパッド（表面電極）１ｃを有し、かつ複数のパッド１ｃに金バンプ５が接合された第１の半導体チップ１をパッケージ基板３の主面３ａ上に配置し、その後に半田６を加熱溶融して金バンプ５と半田６とを接続して第１の半導体チップ１をパッケージ基板３にフリップチップ接続する。その際、図８に示すように、例えば、１５０〜２００℃の熱雰囲気１５中でチップ側から荷重１６を掛けながらフリップチップ接続を行う。このとき、第１の半導体チップ１に荷重１６を掛ける治具（図示しない）自体にも加熱機構が備えられており、直接、第１の半導体チップ１の温度を上昇させている。これにより、金バンプ５と半田６の接合部に熱が伝わり易くなり、接合信頼性を向上することができる。ここで、第１の半導体チップ１に熱をかけながら荷重１６を加える治具の加熱温度は、例えば２００℃である。
【００７２】
なお、本実施の形態では、金バンプ５と半田６のフリップチップ接続後に、図９に示すように、金バンプ５と半田６の界面には、パッケージ実装時のリフロー温度よりも高い融点を有する合金層が形成されていることが好ましい。パッケージ実装時のリフロー温度（ＭＡＸ）は２６０℃であるため、本実施の形態では例えばＡｕＳｎ2 の合金層６ａが形成されることが好ましい。前記ＡｕＳｎ2 の合金層６ａは、例えば、融点が２６０℃を越えるＡｕＳｎ合金層であり、３０９℃である。本実施の形態では、半導体パッケージ組み立て後のリフロー時（実装時）等に金バンプ５と半田６の界面にクラックが形成されないような強固な合金層を形成するために、水素バーニング時に、トーチ１３を複数回往復移動させて半田６を徐々に加熱する。
【００７３】
その結果、水素バーニング後のフリップチップ接続により、融点が２６０℃を越えるＡｕＳｎ合金層であるＡｕＳｎ2 を、金バンプ５と半田６の界面に形成することができる。その際、ＡｕＳｎ2 の合金層６ａの合金幅（Ｌ）を、例えば、Ｌ＝２２μｍ（ＭＩＮ）とすることにより、前記合金幅の安定化を図ることができる。
【００７４】
このように水素バーニングにおいてパッケージ基板３の表面温度が１６０〜１７０℃になるようにトーチ１３を複数回往復移動させて半田６を徐々に加熱し、その後のフリップチップ接続により金バンプ５と半田６の界面にＡｕＳｎ2 の合金層６ａを、合金幅２２μｍ（ＭＩＮ）で形成することで、半田６の濡れ性を向上させることができるとともに、耐リフロー性及び接続信頼性を向上させた金−半田接続を実現させることができる。
【００７５】
フリップチップ接続後、図１のステップＳ６に示すアンダーフィル充填を行う。ここでは、図１０及び図１１に示すように、第１の半導体チップ１とパッケージ基板３の間及び第１の半導体チップ１の周囲にアンダーフィル９（樹脂）を充填する。その際、金バンプ５−半田６接続時の温度雰囲気中で行う。
【００７６】
すなわち、本実施の形態の半導体装置の組み立てでは、熱を掛けた状態でフリップチップ接続し、その後、前記熱を掛けた状態を維持したまま直ぐにアンダーフィル９の充填を行う。つまり、フリップチップ接続時と同じ熱雰囲気１５中でアンダーフィル９の充填を行う。
【００７７】
これにより、フリップチップ接続した後に、第１の半導体チップ１が搭載された配線基板３をステージ（ヒータ）から降ろさずにアンダーフィル（樹脂）９を充填することができるため、熱収縮応力により金―半田の接続部が破壊されるという問題を抑制することができる。
【００７８】
アンダーフィル充填後、ステップＳ７に示す２段目のダイボンディングを行う。ここでは、図１２及び図１３に示すように、第１の半導体チップ１上に第２の半導体チップ２をその主面２ａを上方に向けて搭載する。すなわち、第１の半導体チップ１の裏面１ｂ上にフィルム状接着材１１を介して第２の半導体チップ２をダイボンディングする。その際、第２の半導体チップ２はパッケージ基板３とワイヤ接続であるため、表面電極であるパッド２ｃが形成された主面２ａを上方に向け、第１の半導体チップ１の裏面１ｂに対してフィルム状接着材１１を介して裏面２ｂを接続する。
【００７９】
その後、ステップＳ８に示す第２のＡｒプラズマ処理を行う。すなわち、パッケージ基板３を所望の雰囲気内に配置し、この雰囲気内で第２のＡｒプラズマを形成して第２のＡｒプラズマ処理を行う。その際、ステップＳ３の第１のＡｒプラズマ処理時の処理条件より高いエネルギで第２のＡｒプラズマ処理を行う。
【００８０】
例えば、ステップＳ３の第１のＡｒプラズマ処理では、出力３００ｗで、かつ３秒程度Ａｒプラズマを印加したのに対して、ステップＳ８の第２のＡｒプラズマ処理では、出力５００ｗで、かつ２０秒程度Ａｒプラズマを印加することが好ましい。第２のＡｒプラズマ処理は、ステップＳ８の第２のＡｒプラズマ処理工程後のステップＳ９のワイヤボンディング工程でのワイヤ４とパッケージ基板３のワイヤ接続用端子３ｄとの接続性を高めるためにワイヤ接続用端子３ｄを洗浄するものであるため、第１のＡｒプラズマ処理時の処理条件より高いエネルギでＡｒプラズマ処理を行う。
【００８１】
したがって、第２のＡｒプラズマ処理により、パッケージ基板３の主面３ａの複数のワイヤ接続用端子（ボンディングリード）３ｄの表面の汚れを除去することができる。
【００８２】
その後、ステップＳ９にワイヤボンディングを行う。すなわち、図１４及び図１５に示すように、第２の半導体チップ２の主面２ａの複数のパッド２ｃと、パッケージ基板３の主面３ａの複数のワイヤ接続用端子３ｄとをそれぞれ導電性のワイヤ４によって電気的に接続する。
【００８３】
その際、ステップＳ８の第２のＡｒプラズマ処理によって、パッケージ基板３のボンディングリードであるワイヤ接続用端子３ｄの洗浄が行われているため、ワイヤ４とワイヤ接続用端子３ｄとの接続性を高めることができる。
【００８４】
その後、ステップＳ１０に示す樹脂封止を行う。すなわち、図１６に示すように、樹脂モールディング等によって樹脂封止を行ってパッケージ基板３の主面３ａ上に樹脂体１０を形成し、この樹脂体１０によって、第１の半導体チップ１、第２の半導体チップ２及び複数のワイヤ４等を封止する。
【００８５】
その後、ステップＳ１１に示すボール付けを行う。ここでは、図１７に示すように、パッケージ基板３の裏面３ｂに複数の外部端子である半田ボール８を接合する。
【００８６】
その後、ステップＳ１２に示す個片化を行ってＳＩＰである半導体パッケージ７の組み立て完了となる。
【００８７】
本実施の形態の半導体装置の製造方法によれば、水素とドライエアーの混合ガスを用いた水素バーニングによりパッケージ基板３の複数のフリップチップ接続用端子３ｃ上の半田６を熱処理し、その後に金−半田接続でフリップチップ接続することで、半田６の表面に付着した有機物（カーボン等）を除去して半田６の濡れ性を向上させることができ、その結果、良好な金−半田接続を実現することができる。
【００８８】
さらに、フリップチップ接続後にフラックス洗浄を行うのではなく、予めパッケージ基板３上の半田６にバーニングを行うため、金−半田接続で熱を印加した状態でフリップチップ接続し、その後、すぐアンダーフィル９を充填することができる。
【００８９】
これにより、アンダーフィル９を充填してフリップチップ接続部を硬化させた後に常温に戻してフラックス洗浄を行うことで、フリップチップ接続部が破壊されることを防止できる。
【００９０】
また、半導体パッケージ７の組み立て工程の最初に水素バーニングによってパッケージ基板３の複数のフリップチップ接続用端子３ｃ上の半田６を熱処理することにより、外部から搬入したパッケージ基板３に対しても、その電極（フリップチップ接続用端子３ｃ）上の半田６の状態を管理することができ、製品（半導体パッケージ７）の組み立てにおける信頼性を向上させることができる。
【００９１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９２】
例えば、前記実施の形態では、半導体パッケージ７として、半導体チップを２段に積層する場合について説明したが、前記実施の形態の半導体装置は、少なくとも金−半田接続によるフリップチップ接続でパッケージ基板３上に実装される半導体チップを１つ有していれば、半導体チップの積層数は２段以上の複数段であってもよく、また、１段のみの単層であってもよい。
【産業上の利用可能性】
【００９３】
本発明は、金−半田接続によるフリップチップ接続に好適である。
【図面の簡単な説明】
【００９４】
【図１】本発明の実施の形態の半導体装置の製造方法の一例を示すプロセスフロー図である。
【図２】図１に示す半導体装置の製造方法で用いられる配線基板の構造の一例を示す平面図である。
【図３】図２に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図４】図１に示す半導体装置の製造方法における水素バーニング時のマスク配置状態の構造の一例を示す平面図である。
【図５】図４に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図６】図１に示す半導体装置の製造方法における水素バーニング状態の一例を示す概念図である。
【図７】図１に示す半導体装置の製造方法におけるフリップチップ接続時の構造の一例を示す平面図である。
【図８】図７に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図９】図１に示す半導体装置の製造方法における水素バーニング及びフリップチップ接続後のフリップチップ接続部の構造の一例を模式的に示す拡大断面図である。
【図１０】図１に示す半導体装置の製造方法におけるアンダーフィル充填時の構造の一例を示す平面図である。
【図１１】図１０のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１２】図１に示す半導体装置の製造方法における２段目のダイボンディング時の構造の一例を示す平面図である。
【図１３】図１２のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１４】図１に示す半導体装置の製造方法におけるワイヤボンディング時の構造の一例を示す平面図である。
【図１５】図１４のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１６】図１に示す半導体装置の製造方法における樹脂封止後の構造の一例を示す断面図である。
【図１７】図１に示す半導体装置の製造方法におけるボール付け後の構造の一例を示す断面図である。
【符号の説明】
【００９５】
１  第１の半導体チップ
１ａ  主面
１ｂ  裏面
１ｃ  パッド（表面電極）
２  第２の半導体チップ
２ａ  主面
２ｂ  裏面
２ｃ  パッド（表面電極）
３  パッケージ基板（配線基板）
３ａ  主面
３ｂ  裏面
３ｃ  フリップチップ接続用端子
３ｄ  ワイヤ接続用端子（ボンディングリード）
３ｅ  ソルダレジスト
４  ワイヤ
５  金バンプ
６  半田
６ａ  ＡｕＳｎ2 の合金層
７  半導体パッケージ（半導体装置）
８  半田ボール
９  アンダーフィル
１０  樹脂体
１１  フィルム状接着材
１２  マスク
１２ａ  開口部
１３  トーチ
１４  炎
１５  熱雰囲気
１６  荷重
【図１】
2008244206.tif 000003
【図２】
2008244206.tif 000004
【図３】
2008244206.tif 000005
【図４】
2008244206.tif 000006
【図５】
2008244206.tif 000007
【図６】
2008244206.tif 000008
【図７】
2008244206.tif 000009
【図８】
2008244206.tif 000010
【図９】
2008244206.tif 000011
【図１０】
2008244206.tif 000012
【図１１】
2008244206.tif 000013
【図１２】
2008244206.tif 000014
【図１３】
2008244206.tif 000015
【図１４】
2008244206.tif 000016
【図１５】
2008244206.tif 000017
【図１６】
2008244206.tif 000018
【図１７】
2008244206.tif 000019