(57)【要約】 【課題】  特別な装置を設置することなく位置合わせ時のアライメント不良を低減することにより、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体およびその製造方法を提供する。【解決手段】  半導体素子２の実装面にある複数の電極端子６上にバンプ４が形成された半導体素子２が、バンプ４がそれぞれ接続される複数の接続端子５または接続端子５上に形成された基板側バンプ３を有する配線基板１にフリップチップ方式により実装された半導体装置の実装構造体において、バンプ４は、バンプ４の接合面が一方方向に傾斜する第１のバンプと、第１のバンプ４の接合面とは反対方向に傾斜する接合面を有する第２のバンプ４とを含み、接続端子５または基板側バンプ３のバンプ４との接合面は接続すべきバンプ４の接合面とは反対方向に傾斜する形状であるようにする。【選択図】      図１
2008060483.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、前記バンプがそれぞれ接続される複数の接続端子を有する配線基板に、前記バンプと前記接続端子とを対向させて実装した半導体装置の実装構造体であって、前記バンプは、前記バンプの前記接続端子との接合面が一方方向に傾斜する第１のバンプと、前記第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含み、前記接続端子の前記バンプとの接合面は接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする半導体装置の実装構造体。
【請求項２】
前記接続端子上に基板側バンプが形成され、前記基板側バンプの接合面は、接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする請求項１に記載の半導体装置の実装構造体。
【請求項３】
前記バンプは、前記第１のバンプの接合面の傾斜方向に対して直交する方向に傾斜する接合面を有する第３のバンプと、前記第３のバンプの接合面とは反対方向に傾斜する接合面を有する第４のバンプとを含むことを特徴とする請求項１または２に記載の半導体装置の実装構造体。
【請求項４】
前記バンプは、少なくとも前記第１のバンプと前記第２のバンプとの組合せおよび前記第３のバンプと前記第４のバンプとの組合せのいずれか一方を複数含むことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の実装構造体。
【請求項５】
前記バンプは、前記半導体素子の実装面の各辺に沿って周方向に配列された複数の電極端子上に形成されることを特徴とする請求項４に記載の半導体装置の実装構造体。
【請求項６】
前記バンプの接合面および前記接続端子または基板側バンプの接合面が平面であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の実装構造体。
【請求項７】
前記バンプの半導体素子の実装面に対して平行な切断面の形状と前記接続端子または前記基板側バンプの配線基板の実装面に対して平行な切断面の形状とが同一であり、前記バンプおよび前記接続端子または前記基板側バンプの接合面の傾斜角度が同一であることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の実装構造体。
【請求項８】
半導体素子の実装面にある複数の電極端子上にバンプが形成され、前記バンプは、前記バンプの接続端子との接合面が一方方向に傾斜する第１のバンプと、前記第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含む半導体素子を準備する工程と、前記バンプがそれぞれ接続される複数の接続端子または前記接続端子上に形成された基板側バンプを有し、前記接続端子または前記基板側バンプの前記バンプとの接合面は接続すべき前記バンプとは反対方向に傾斜する形状である配線基板を準備する工程と、前記バンプと前記接続端子または前記基板側バンプとを対向させ、位置決めして前記半導体素子を前記配線基板に実装することを特徴とする半導体装置の実装構造体の製造方法。
【請求項９】
前記半導体素子を前記配線基板に実装する工程において、前記バンプと前記接続端子または前記基板側バンプとを接触させた後真空吸着を解除し、その後前記バンプの位置が固定された後に荷重をかけ、次いで加熱することにより製造されることを特徴とする請求項８に記載の半導体装置の実装構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を配線基板にフリップチップ実装することにより得られる半導体装置の実装構造体およびその製造方法に関する。
【背景技術】
【０００２】
現在、半導体装置のパッケージの一つとして、ＣＰＵ（中央演算処理装置）やメモリなどの複数のＬＳＩ（Large Scale Integration）デバイスを単一パッケージに形成してシステム化したＳＩＰ（System in Package）が知られている。ＳＩＰには、複数の半導体素子を共通の配線基板（インターポーザ）に実装してパッケージ形態にしたものがある。またＳＩＰの配線基板として、これに実装される半導体素子よりも大径の半導体素子を採用したＣＯＣ（Chip On Chip）型のＳＩＰもある。
【０００３】
近年では、多ピン化や狭ピッチ化に対応するために、このようなＳＩＰのパッケージの実装方法として、フリップチップ方式が実用化されている。フリップチップ方式では、半導体素子の電極上にバンプ（金属突起）を形成し、このバンプを介して当該半導体素子を配線基板に実装することから、バンプの形成方法や接合方法が重要な技術となっている。
【０００４】
またフリップチップ方式では、複数のバンプを形成した半導体素子を、同じく複数のバンプを形成した配線基板にフリップチップボンダーで実装する場合がある。このような実装構造をもつＳＩＰなどの半導体パッケージは、通常の有機基板を用いたパッケージに比べて、小型、薄型で、しかも低消費電力で高速動作するといった特長を有する。また、ＳＩＰは、ＣＰＵやメモリを一つの高性能チップ、たとえばＤＲＡＭ／ＬＯＧＩＣ混載のＬＳＩチップに盛り込むことによりシステム化を実現したＳＯＣ（System on Chip）などに比べて、コスト、開発ＴＡＴ（Turn Around Time）、動作速度などの点で優れることから、小型・軽量の携帯用電子機器だけにとどまらず、全てのエレクトロニクス機器に広く利用し得るものとなっている。
【０００５】
図９は従来の半導体装置の実装構造体の断面図、図１０は図９の従来の半導体装置の実装構造体における配線基板１１の平面図、図１１は図９の従来の半導体装置の実装構造体における半導体素子１２の平面図を示す図である。
【０００６】
図９〜図１１に示すＳＩＰに含まれる従来の半導体装置の実装構造体は、配線基板１１上の実装領域１２ａに半導体素子１２がフリップチップ方式により実装されている。
【０００７】
配線基板１１には、複数の接続端子１５上に形成された金属バンプ１３が半導体素子１２の金属バンプ１４に対応する配置で形成されている。
【０００８】
半導体素子１２には、複数の電極端子１６上に形成された金属バンプ１４が半導体素子１２の実装面の各辺に沿って周方向に配列されている。
【０００９】
上記図９〜図１１に示す従来の半導体装置の実装構造体の製造方法について図１２を参照しながら説明する。
【００１０】
まず、図１２（ａ）に示すように配線基板１１をフリップチップボンダーのステージ１７上に載置し、図示しない真空源による吸着により固定するとともに、半導体素子１２を図示しない真空源による吸着によりツール１８に保持させる。そして、ステージの上方に配線基板１１と対向する状態で半導体素子１２を配置する。このとき、金属バンプやパターンを用いた画像認識処理などによって半導体素子１２のバンプ１４と配線基板１１のバンプ１３との位置合わせ（アライメント）を行う。
【００１１】
次いで、図１２（ｂ）に示すように、ツール１８を下降させることにより、半導体素子１２のバンプ１４を配線基板１１のバンプ１３に接触させる。そして、この接触状態でツール８から荷重をかけるとともに、図示しないヒーターからの加熱によりツール１８を所定の温度に加熱してバンプ１３およびバンプ１４同士を接合させる。
【００１２】
このような従来の製造方法においては、フリップチップ実装を行う際に半導体素子１２と配線基板１１との位置合わせにずれが生じないよう、画像認識処理やダミーサンプルなどを用いて位置合わせの確認を行っている。しかし、図１３（ａ）に示すように、配線基板１１のバンプ１３の中心位置に対して半導体素子１２のバンプ１４の中心位置がずれていると、バンプ１３とバンプ１４との接触面積が小さくなるため、図１３（ｂ）に示すように、熱と荷重がかかった際に単位面積あたりの荷重が増大してバンプの変形量が大きくなり、配線基板１１のバンプ１３の中心位置に対する半導体素子１２のバンプ１４の中心位置のずれ、すなわち位置ずれが大きくなってしまう。さらに隣接間バンプ同士のリークなどの問題が発生する恐れもある。また接触面積の縮小によって抵抗値が高くなるなどの不良を招く恐れもある。このように、僅かな位置合わせのずれがバンプの接合性、さらには半導体装置の電気的な特性に大きな影響を与えてしまう。
【００１３】
一方、半導体素子の狭ピッチ化が進むに従い、半導体素子のバンプの狭ピッチ化に対応して、配線基板の接続端子の設置ピッチも狭くなってきている。
【００１４】
これらのことから僅かな位置合わせのずれがもたらすバンプの接合性および半導体装置の電気的特性の不具合を防止するために、位置合わせ時の位置合わせを極めて精度よく行う必要があり、また位置ずれを防止するために様々な検討がなされている。
【００１５】
たとえば、位置ずれを抑制する効果を有する構造の例として、特許文献１には半導体チップに形成したバンプ電極とパッケージ基板に形成したバンプ電極との接続部が傾斜を持って形成されている構造について開示されている。
【００１６】
また特許文献２には、一方の主面と非平行な複数の傾斜領域を他方の主面に有し、この傾斜領域に電極パッドが形成された絶縁性基盤を用いることで、ボール上電極によって相互に接合される各電極パッドが非平行に配置されている構造について開示されている。
【００１７】
また特許文献３には、１列に設けられた複数の接続端子に対して、少なくとも２つの接続端子がその列方向に沿って相反する方向に突出した突出部を相互に有する構造によって接続端子とバンプとの位置のずれを抑制できることが開示されている。
【００１８】
さらに、フリップチップ実装の際の位置ずれを補正する効果を有する例として、たとえば、特許文献４には、バンプ相互の位置ずれによって起こる接続不良をなくすために、バンプ近傍にバンプの形成面から突出し、かつバンプ側に向くガイド面を有する断面半円状の突状ガイドを形成することについて開示されている。
【００１９】
また特許文献５には、接続端子のバンプ対向位置に開口端から斜め下向きに内側へ傾斜した傾斜面を持った凹部を形成することにより、半導体素子のマウント時にバンプの先端部を傾斜面にて凹部内へと案内するセルフアライメント機能が得られることについて開示されている。
【００２０】
また安定な接続部を得るために、たとえば、特許文献６には、ワイヤーボンディングを行う際に、バンプ上方部に形成した突起部でワイヤーを支えてやることにより安定したボンディングが得られることについて開示されている。
【００２１】
また特許文献７には、バンプ形状をなし、先端面が傾斜してなる複数の電極を設けることで電極と配線等との接触面積を大きくし、これにより電気的な接続不良が生じにくく、かつ電気的接続が安定する集積回路チップを得られることについて開示されている。
【００２２】
また特許文献８には、バンプとインナーリードとの接触面積を縮小することなくバンプの半導体基板上の占有面積を減らすために、バンプに半導体基板の表面に対して傾斜している傾斜面を設け、ボンディング時にその傾斜面にインナーリードを添わせるように折り曲げてボンディングさせることについて開示されている。
【００２３】
【特許文献１】特開平９−２９８２１８号公報
【特許文献２】特開平１１−２５１４７３号公報
【特許文献３】特開２００４−１１９５５０号公報
【特許文献４】特開２００４−２６５８８８号公報
【特許文献５】特開２００５−３５３８５４号公報
【特許文献６】特開２００５−９３８０６号公報
【特許文献７】特開２００３−３３２３８６号公報
【特許文献８】特開平１０−１６３２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
前記特許文献１、特許文献２および特許文献３で開示された構造には、位置合わせ後の位置ずれを抑制する効果はあるものの、位置合わせ時における位置ずれを補正する効果、すなわち位置合わせ時におけるセルフアライメント効果を有しない。
【００２５】
前記特許文献４で開示された方法では、位置合わせ時におけるセルフアライメント効果はあるものの、突状ガイドを形成しなければならず、工数およびコストの面で好ましくない。
【００２６】
前記特許文献５で開示された方法においては、位置合わせ時におけるセルフアライメント効果はあるものの、図１４の両矢印に示すように、凹部の両側にそれぞれ凹部の幅の１／２分ずつ、すなわち合計で凹部の幅分のセルフアライメント効果を持つが、それ以上の効果は有しないため、実際の実装工程で発生するアライメント不良を低減するには不充分である。
【００２７】
前記特許文献６、特許文献７および特許文献８においては、バンプに突起部や傾斜面を設けることにより安定した接続部を得ているが、これらのバンプには位置ずれを抑制する効果および位置ずれを補正する効果は有しない。
【００２８】
本発明の目的は、上記課題を解決し、特別な装置を設置することなく位置合わせ時のアライメント不良を低減することにより、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体およびその製造方法を提供することである。
【課題を解決するための手段】
【００２９】
本発明は、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、前記バンプがそれぞれ接続される複数の接続端子を有する配線基板に、前記バンプと前記接続端子とを対向させて実装した半導体装置の実装構造体であって、前記バンプは、前記バンプの前記接続端子との接合面が一方方向に傾斜する第１のバンプと、前記第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含み、前記接続端子の前記バンプとの接合面は接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする半導体装置の実装構造体である。
【００３０】
また本発明の半導体装置の実装構造体は、前記接続端子上に基板側バンプが形成され、前記基板側バンプの接合面は、接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする。
【００３１】
また本発明の半導体装置の実装構造体は、前記バンプは、前記第１のバンプの接合面の傾斜方向に対して直交する方向に傾斜する接合面を有する第３のバンプと、前記第３のバンプの接合面とは反対方向に傾斜する接合面を有する第４のバンプとを含むことを特徴とする。
【００３２】
また本発明の半導体装置の実装構造体は、前記バンプは、少なくとも前記第１のバンプと前記第２のバンプとの組合せおよび前記第３のバンプと前記第４のバンプとの組合せのいずれか一方を複数含むことを特徴とする。
【００３３】
また本発明の半導体装置の実装構造体は、前記バンプは、前記半導体素子の実装面の各辺に沿って周方向に配列された複数の電極端子上に形成されることを特徴とする。
【００３４】
また本発明の半導体装置の実装構造体は、前記バンプの接合面および前記接続端子または基板側バンプの接合面が平面であることを特徴とする。
【００３５】
また本発明の半導体装置の実装構造体は、前記バンプの半導体素子の実装面に対して平行な切断面の形状と前記接続端子または前記基板側バンプの配線基板の実装面に対して平行な切断面の形状とが同一であり、前記バンプおよび前記接続端子または前記基板側バンプの接合面の傾斜角度が同一であることを特徴とする。
【００３６】
また本発明は、半導体素子の実装面にある複数の電極端子上にバンプが形成され、前記バンプは、前記バンプの接続端子との接合面が一方方向に傾斜する第１のバンプと、前記第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含む半導体素子を準備する工程と、前記バンプがそれぞれ接続される複数の接続端子または前記接続端子上に形成された基板側バンプを有し、前記接続端子または前記基板側バンプの前記バンプとの接合面は接続すべき前記バンプとは反対方向に傾斜する形状である配線基板を準備する工程と、前記バンプと前記接続端子または前記基板側バンプとを対向させ、位置決めして前記半導体素子を前記配線基板に実装することを特徴とする半導体装置の実装構造体の製造方法である。
【００３７】
また本発明の半導体装置の実装構造体の製造方法は、前記半導体素子を前記配線基板に実装する工程において、前記バンプと前記接続端子または前記基板側バンプとを接触させた後真空吸着を解除し、その後前記バンプの位置が固定された後に荷重をかけ、次いで加熱することにより製造されることを特徴とする。
【発明の効果】
【００３８】
本発明によれば、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、バンプがそれぞれ接続される複数の接続端子を有する配線基板に、バンプと接続端子とを対向させて実装した半導体装置の実装構造体において、バンプは、接続端子との接合面が一方方向に傾斜する第１のバンプを有し、また接続端子の接合面は、接続すべきバンプの接合面とは反対方向に傾斜する形状であることにより、位置ずれに対して接続端子の片側に、接続端子の接合面の低斜面方向への接続端子の幅分のアライメント効果が得られる。
【００３９】
また第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプを含むことにより、位置ずれに対して接続端子の片側に、第１のバンプによるアライメント効果とは反対方向への、接続端子の接合面の低斜面方向への接続端子の幅分のアライメント効果が得られる。したがって、第１のバンプと第２のバンプとを有することにより、位置ずれに対してそれぞれの接続端子の片側に、接続端子の幅分ずつの、すなわち合計で接続端子の幅２倍分のアライメント効果が得られる。
【００４０】
これにより、位置合わせ時において特別な装置を設置することなくアライメント不良を低減でき、これにより半導体素子と配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体が得られる。
【００４１】
また本発明によれば、接続端子上に基板側バンプが形成され、基板側バンプの接合面は、接続すべきバンプの接合面とは反対方向に傾斜する形状であることが好ましい。
【００４２】
上記のように接続端子上に基板側バンプを形成することにより、接続端子のみの場合と比較して接合面の加工が容易になり、工数を抑え、低コスト化に寄与できる。
【００４３】
また本発明によれば、バンプは、第１のバンプの接合面の傾斜方向に対して直交する方向に傾斜する接合面を有する第３のバンプと、この第３のバンプの接合面とは反対方向に傾斜する接合面を有する第４のバンプとを含むことにより、直交する二方向のアライメント効果を得ることができる。これにより、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【００４４】
また本発明によれば、バンプは、少なくとも第１のバンプと第２のバンプとの組合せおよび第３のバンプと第４のバンプとの組合せのいずれか一方を複数含むことにより、アライメント効果はより優れたものとなるため、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【００４５】
また本発明によれば、バンプは、半導体素子の実装面の各辺に沿って周方向に配列された複数の電極端子上に形成され、傾斜の方向が互いに直交するバンプの組合せを複数含むことによって、一方方向のみでなく、直交する二方向のさらに優れたアライメント効果を得ることができる。これにより、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【００４６】
また本発明によれば、バンプの接合面および接続端子または基板側バンプの接合面が平面であることにより、半導体素子と配線基板との位置合わせにずれが生じていても、双方の接合面が滑りやすくなるため、より効率的に位置ずれの補正を行うことが可能になる。
【００４７】
また本発明によれば、バンプの半導体素子の実装面に対して平行な切断面の形状と接続端子または基板側バンプの配線基板の実装面に対して平行な切断面の形状とが同一であり、バンプおよび接続端子または基板側バンプの接合面の傾斜角度が同一であることにより、バンプと接続端子または基板側バンプとの接合面における接触面積を完全に一致させることが可能となり、位置ずれが発生しにくくなる。また、バンプと接続端子または基板側バンプが接合面からはみ出したり、これらの一部が半導体素子や配線基板に接触してリークが発生するなどの問題をなくすことができる。
【００４８】
また本発明によれば、半導体素子の実装面にある複数の電極端子上にバンプが形成され、バンプは、バンプの接続端子との接合面が一方方向に傾斜する第１のバンプと、この第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含む半導体素子を準備する工程と、バンプがそれぞれ接続される複数の接続端子または接続端子上に形成された基板側バンプを有し、接続端子または基板側バンプのバンプとの接合面は接続すべきバンプとは反対方向に傾斜する形状である配線基板を準備する工程と、バンプと接続端子または基板側バンプとを対向させ、位置決めして半導体素子を配線基板に実装することを特徴とする半導体装置の実装構造体の製造方法を提供できる。
【００４９】
上記製造方法により、位置合わせ時において特別な装置を設置することなくアライメント不良を低減し、配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【００５０】
また本発明の半導体装置の実装構造体は、半導体素子を配線基板に実装する工程において、バンプと接続端子または基板側バンプとを接触させた後に真空吸着を解除し、その後バンプの位置が固定された後に荷重をかけ、次いで加熱することにより製造されることが好ましい。
【００５１】
荷重をかけるタイミングおよび加熱のタイミングを上記のようにすることにより、位置ずれの補正をより正確に行うことが可能になり、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【発明を実施するための最良の形態】
【００５２】
以下に、本発明について詳細に説明する。
本発明の半導体装置の実装構造体は、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子が、バンプがそれぞれ接続される複数の接続端子または接続端子上に形成された基板側バンプを有する配線基板にフリップチップ方式により実装されたものである。
【００５３】
本発明の半導体装置の実装構造体は、接続端子との接合面が一方方向に傾斜する第１のバンプを有し、また接続端子の接合面は接続すべきバンプの接合面とは反対方向に傾斜する形状であることにより、図１の矢印に示すように位置ずれに対して接続端子の片側に、接続端子の接合面の低斜面方向への接続端子の幅分のアライメント効果が得られる。
【００５４】
また第１のバンプと、第１のバンプの接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含むことにより、図１の両矢印に示すように位置ずれに対してそれぞれの接続端子の片側に、接続端子の幅分ずつの、すなわち合計で接続端子の幅２倍分のアライメント効果が得られる。
【００５５】
これにより、位置合わせ時において特別な装置を設置することなくアライメント不良を低減でき、したがって半導体素子と配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体が得られる。
【００５６】
また、実装におけるスループットを向上できるとともに、狭ピッチ化された半導体素子と配線基板とを用いる場合においても、電気的ショートや未接続などの電気的特性の不具合を防止することができ、実装における歩留りを向上できる。
【００５７】
本発明の半導体装置の実装構造体に用いる配線基板の構成材料としては、ガラス繊維にエポキシ樹脂を含浸させることで形成される有機基板、シリコンなどからなる半導体基板およびセラミックスからなる基板などが例示されるが特にこれらに限定されるものではない。
【００５８】
また本発明の半導体装置の実装構造体に用いる半導体素子の構成材料としては、シリコン、ゲルマニウムおよびガリウム砒素などが例示されるが特にこれらに限定されるものではない。
【００５９】
また本発明の半導体装置の実装構造体に用いるバンプの構成材料としてはＡｕ、Ｃｕなどが一般的であるが、特にこれらに限定されるものではない。またバンプ上にＳｎなどの異種金属がメッキされていてもよい。
【００６０】
図１は本発明の第１の実施形態における半導体装置の実装構造体の断面図、図２は図１の半導体装置の実装構造体における配線基板１の平面図、図３は図１の半導体装置の実装構造体における半導体素子２の平面図である。
【００６１】
本発明の第１の実施形態における図１〜図３に示す半導体装置の実装構造体は、ＣＯＣ構造の例を示すものであり、シリコンから構成される配線基板１上の実装領域２ａに、同じくシリコンから構成される半導体素子２がフリップチップ方式により実装されている。
【００６２】
配線基板１には、ペリフェラル状の複数の接続端子５上に電解Ａｕメッキなどによって形成された金バンプ３が、半導体素子２の金バンプ４に対応する配置で形成されている。この金バンプ３は図示しない配線基板１内の配線に接続されて、同じく図示しない外部接続端子を介して、外部回路と電気的に導通している。
【００６３】
配線基板１の接続端子５上に上記のように金バンプ３を形成することにより、接続端子５のみの場合と比較して接合面の加工が容易になり、工数を抑え、低コスト化に寄与できる。
【００６４】
半導体素子２には、複数の電極端子６上に電解Ａｕメッキなどによって形成された金バンプ４が、半導体素子２の実装面の各辺に沿って周方向に配列されている。
【００６５】
図２および図３に示すように、金バンプ３および金バンプ４の傾斜方向を矢印により示した。矢尻方向に向かって傾斜は低くなる。
【００６６】
金バンプ４の接合面は、半導体素子２の実装面の各辺の垂直二等分線のうちいずれか１本に向かって高くなるように一方方向に傾斜し、金バンプ３の接合面は、接合すべき金バンプ４の接合面とは反対方向に、すなわち配線基板１の実装面の各辺の垂直二等分線のうちいずれか１本に向かって低くなるように一方方向に傾斜している。たとえば、図２における金バンプ３ａと図３における金バンプ４ａとの関係のように、接続すべきバンプ同士の接合面が互いに反対方向に傾斜する接合面を有している。
【００６７】
金バンプ３および金バンプ４のバンプ幅およびバンプの各高さは一般的に用いられるものであればよい。ここでいうバンプの各高さとは、図４に示すバンプ高さ（Ｈ１）、傾斜部低位置までの高さ（Ｈ２）および傾斜部の高さ（Ｈ１−Ｈ２）を示す。なお、図４では、金バンプ３を例として用いたが、金バンプ４においても同様である。
【００６８】
第１の実施形態においてはバンプ幅が２０μｍ×２０μｍ、バンプ高さ（Ｈ１）が３０μｍであり、傾斜部低位置までの高さ（Ｈ２）が１５μｍ、傾斜部の高さ（Ｈ１−Ｈ２）が１５μｍである。
【００６９】
金バンプ３および金バンプ４の接合面は平面であり、これにより半導体素子２と配線基板１との位置合わせにずれが生じていても、金バンプ３および金バンプ４の接合面が滑りやすくなるため、より効率的に位置ずれの補正を行うことが可能になる。
【００７０】
本発明の効果は、半導体素子２を配線基板１にフリップチップ実装する際に、半導体素子２を押圧する際の荷重によって傾斜しているバンプの接合面に水平下向きにかかる力と、バンプ間に発生する摩擦力とを比較して、水平下向きにかかる力のほうが大きい場合に発揮される。したがってバンプの接合面の傾斜角度はバンプの材料やその表面状態によって変える必要がある。たとえば、第１の実施形態のように基板側バンプ３および半導体素子のバンプ４がともにＡｕからなる場合、測定結果によると静止摩擦係数は０．６であり、バンプ同士が滑るには傾斜角をθとすると、０．６＜ ｔａｎθとなればよい。したがって傾斜角度を概ね３０度以上に設定しておけば、発明の効果は発揮される。ただし実際にはバンプのサイズには設計上の制約があるため、たとえば、バンプ幅が２０μｍ×２０μｍ、バンプ高さ（Ｈ１）が３０μｍのバンプである場合、傾斜部の高さ（Ｈ１−Ｈ２）は１２μｍ以上で、その上限値はバンプ高さである３０μｍであることが望ましい。傾斜部の高さ（Ｈ１−Ｈ２）がバンプ高さである３０μｍの場合、傾斜部低位置までの高さ（Ｈ２）は０μｍである。
【００７１】
金バンプ４は、たとえば、図３における半導体素子２の金バンプ４ｂと金バンプ４ｃとの関係のように、その傾斜した接合面に対して反対方向に傾斜する接合面を有する金バンプと互いに向き合うようにして配置されている。そして金バンプ４ｂと金バンプ４ｃに対応する配置で、図２における配線基板１の金バンプ３ｂと金バンプ３ｃが配置されている。また、図２における金バンプ３ａと金バンプ３ｃとの関係のように互いの傾斜方向が直交するバンプが複数存在している。
【００７２】
このように金バンプ４は、半導体素子２の実装面の各辺に沿って周方向に配列されており、さらに傾斜の方向が互いに直交する金バンプ４の組合せを複数含むことによって、一方方向のみでなく、直交する二方向のさらに優れたアライメント効果を得ることができる。これにより、より優れた接続位置精度および接続信頼性を有する本発明の半導体装置の実装構造体を得ることができる。
【００７３】
また、金バンプ３の半導体素子２の実装面に対して平行な切断面の形状と金バンプ４の配線基板１の実装面に対して平行な切断面の形状とが同一であり、さらに金バンプ３および金バンプ４の接合面の傾斜角度が同一であり、約３５度である。
【００７４】
これにより、金バンプ３と金バンプ４との接合面における接触面積を完全に一致させることが可能となり、位置ずれが発生しにくくなる。また、金バンプ３または金バンプ４が接合面からはみ出したり、これらの一部が半導体素子２や配線基板１に接触してリークが発生するなどの問題をなくすことができる。
【００７５】
次に、金バンプ３および金バンプ４のように傾斜する接合面を有するバンプの製造方法の一例について図５を参照しながら説明する。
【００７６】
まず、図５（ａ）に示すように、電解メッキ法などにより従来技術と同様のバンプ長辺側の断面が長方形となるような突起形状の金バンプ３を作製する。このときバンプ短辺側の断面は円形でも四角形でもどちらでもかまわない。
【００７７】
次いで、図５（ｂ）に示すように、最終的な金バンプ３の接合面と同じ角度に傾斜したダイヤモンドバイト２０をスピンドル１９により回転させて、配線基板１の実装面の各辺に対応する各バンプ列の端からダイヤモンドバイト２０を走査することで、金バンプ３を所望の形状に形成していき、図５（ｃ）に示すような傾斜する接合面を有する目的の金バンプ３を作製する。なお、図５では金バンプ３を例として用いたが、金バンプ４においても同様に作製できる。
【００７８】
本発明におけるバンプの製造方法としては、上記のような切削法に限らず、フォトリソ工程とエッチング工程またはメッキ工程のいずれかとを組み合わせることによる方法などを用いてもよい。
【００７９】
次に、図１〜図３に示した本発明の半導体装置の実装構造体の製造方法について図６を参照しながら説明する。
【００８０】
まず、図６（ａ）に示すように、配線基板１を金バンプ３を上方に向けるようにしてフリップチップボンダーのステージ７上に載置し、図示しない真空源と接続されたステージ７の吸着穴を介して吸着により固定するとともに、半導体素子２を図示しない真空源に接続されたツール８の吸着穴を介して金バンプ４を下方に向けるようにして吸着保持する。
【００８１】
このとき、あらかじめ配線基板１と半導体素子２にアライメントパターンを認識させることによって実装基板１と半導体素子２との位置合わせ（アライメント）を行う。
【００８２】
次いで、ツール８を下降させていく。このとき配線基板１の金バンプ３と半導体素子２の金バンプ４との位置がずれている場合、図６（ｂ）に示すように金バンプ３ｄと金バンプ４ｄとの接触が先に始まる。この段階でツール８に設けられた図示しない吸着穴を介しての半導体素子２の真空吸着を解除する。
【００８３】
その後、金バンプ４ｄは金バンプ３ｄの接合面の傾斜に沿って矢印Ｄ１に示すように右下方向に移動する。そして金バンプ４ｄの移動とともに半導体素子２も右下方向に移動していく。このとき、ツール８も半導体素子２とともに移動させる。その結果金バンプ３ｅと金バンプ４ｅとの接触も始まり、最終的に図６（ｃ）のように位置が固定される。このような状態となった後、ツール８からさらに荷重をかけ、次いで図示しないヒーターからの加熱により金バンプ３と金バンプ４との接合温度を上昇させ、金バンプ３と金バンプ４との間に金属接合、あるいは金属間化合物を介した接合を形成させることで、半導体素子２を配線基板１に実装する。
【００８４】
本発明の半導体装置の実装構造体は、半導体素子２を配線基板１に実装する工程において、上記のように配線基板１の金バンプ３と半導体素子２の金バンプ４とを接触させた後に真空吸着を解除し、その後半導体素子２の金バンプ４の位置が固定された後に荷重をかけ、次いで加熱することにより製造されることが好ましい。荷重をかけるタイミングおよび加熱のタイミングを上記ようにすることにより、位置ずれの補正をより正確に行うことが可能になり、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【００８５】
なお、上記の第１の実施形態においては、配線基板１上に、半導体素子２の金バンプ４がそれぞれ接続される接合面を有する金バンプ３が形成されるようにしたが、これに限らず、第２の実施形態として、たとえば、図７に示すように、上記金バンプ３と同様の構成を有する接続端子５が形成されていてもよい。
【００８６】
また、上記の実施形態１において、金バンプ４の接合面は、半導体素子２の実装面の各辺の垂直二等分線のうちいずれか１本に向かう方向に向かって高くなるように傾斜していたが、これに限られるものではなく、たとえば中心方向およびその反対方向に傾斜していてもいい。
【００８７】
以下に図８を用いて、本発明の第３の実施形態〜第７の実施形態について説明する。
図８（ａ）は第３の実施形態を示す図である。図８（ａ）に示すように、半導体素子２の実装面の１辺に対して平行に配列する金バンプ４が属するグループ９ａがあり、このグループ９ａ中には接合面の傾斜方向が同じ金バンプ４のみが含まれている。この場合、位置ずれに対して配列方向に垂直な一方向のアライメント効果を得ることができる。
【００８８】
図８（ｂ）は第４の実施形態を示す図である。図８（ｂ）に示すように、半導体素子２の金バンプ４の中には、実装面の１辺に対して平行に配列する金バンプ４のグループ９ｂに属するものがあり、このグループ９ｂ中には接合面の傾斜方向が互いに直交する金バンプ４が混在している。この場合、位置ずれに対して配列方向に垂直および平行な、直交する二方向のアライメント効果を得ることができる。
【００８９】
図８（ｃ）は第５の実施形態を示す図である。図８（ｃ）に示すように、半導体素子２の実装面の各辺に対して平行に配列する金バンプ４が属するグループ９ｃおよびグループ９ｄ、すなわち配列方向が互いに直交するグループ９ｃおよびグループ９ｄがある。それぞれのグループ中には接合面の傾斜方向が同じ金バンプ４のみが含まれており、グループ９ｃに含まれる金バンプ４の傾斜方向とグループ９ｄに含まれる金バンプ４の傾斜方向とは互いに直交している。この場合、位置ずれに対してそれぞれのグループの配列方向に対して垂直な、直交する二方向のアライメント効果を得ることができる。
【００９０】
また図８（ｃ）に示すように、互いに反対方向に傾斜する接合面を有する金バンプ４の組合せを多く含むほど、アライメント効果はさらに優れたものになる。
【００９１】
図８（ｄ）は第６の実施形態を示す図である。図８（ｄ）に示すように、半導体素子２の実装面の各辺に対して平行に配列する金バンプ４が属するグループ９ｅおよびグループ９ｆ、すなわち配列方向が互いに直交するグループ９ｅおよびグループ９ｆがある。それぞれのグループ中には接合面の傾斜方向が同じ金バンプ４のみが含まれており、グループ９ｅに含まれる金バンプ４の傾斜方向とグループ９ｆに含まれる金バンプ４の傾斜方向とは互いに直交している。この場合、位置ずれに対してそれぞれのグループの配列方向に対して垂直な、直交する二方向のアライメント効果を得ることができる。
【００９２】
図８（ｅ）は第７の実施形態を示す図である。図８（ｅ）に示すように、半導体素子２の実装面の各対角線上に位置する２つの金バンプ４が属するグループ９ｇおよびグループ９ｈがある。グループ９ｇに含まれる金バンプ４の傾斜方向とグループ９ｈに含まれる金バンプ４の傾斜方向とは互いに直交している。この場合、位置ずれに対して各角の二等分線に対して垂直な、直行する二方向のアライメント効果を得ることができる。
【００９３】
また上記の実施形態においては、金バンプ４の接合面を平面としたが、これに限らず、たとえば曲面であってもよい。
【００９４】
また上記の実施形態においては、傾斜する接合面を有する金バンプ４のみが配置された半導体素子２について説明したが、傾斜していない接合面を有する金バンプ（以下、非傾斜金バンプとする。）が混在していてもよい。この場合、非傾斜金バンプのバンプ高さが、傾斜する接合面を有する金バンプ４のバンプ高さよりも低いことが好ましい。
【００９５】
以上に説明したように、本発明によれば、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、バンプがそれぞれ接続される複数の接続端子を有する配線基板に、バンプと接続端子とを対向させ、位置決めして実装した半導体装置の実装構造体において、バンプは、バンプの接合面が一方方向に傾斜する第１のバンプと、その傾斜した接合面とは反対方向に傾斜する接合面を有する第２のバンプとを含み、かつ接続端子の接合面が接続すべきバンプの接合面とは反対方向に傾斜する形状にしておくことによって、半導体素子と配線基板との位置ずれを低減することができる。これにより、配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
【００９６】
以上、本発明を実施形態に基づき具体的に説明したが、本発明はその要旨を越えない限り、特に限定されるものではない。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１の実施形態における半導体装置の実装構造体の断面図である。
【図２】図１の半導体装置の実装構造体における配線基板の平面図である。
【図３】図１の半導体装置の実装構造体における半導体素子の平面図である。
【図４】バンプの各高さについて説明する半導体装置の実装構造体における配線基板の一部の断面図である。
【図５】図１の半導体装置の実装構造体における金バンプの製造方法を説明する工程図である。
【図６Ａ】図１の半導体装置の実装構造体の製造方法を説明する工程図である。
【図６Ｂ】図１の半導体装置の実装構造体の製造方法を説明する工程図である。
【図７】第２の実施形態の本発明の半導体装置の実装構造体の断面図である。
【図８Ａ】第３〜第５の実施形態の本発明の半導体装置の実装構造体における半導体素子の平面図である。
【図８Ｂ】第６および第７の実施形態の本発明の半導体装置の実装構造体における半導体素子の平面図である。
【図９】従来の半導体装置の実装構造体の断面図である。
【図１０】図９の従来の半導体装置の実装構造体における配線基板の平面図である。
【図１１】図９の従来の半導体装置の実装構造体における半導体素子の平面図である。
【図１２】従来の半導体装置の実装構造体の製造方法を説明する工程図である。
【図１３】従来の半導体装置の実装構造体の製造方法における課題を説明する工程図である。
【図１４】特許文献５における発明のアライメント効果の程度を説明する従来の半導体装置の実装構造体の一部の断面図である。
【符号の説明】
【００９８】
１  配線基板
２  半導体素子
２ａ  半導体素子の実装領域
３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ  配線基板の金バンプ
４，４ａ，４ｂ，４ｃ，４ｄ，４ｅ  半導体素子の金バンプ
５  配線基板の接続端子
６  半導体素子の電極端子
７  ステージ
８  ツール
９ａ，９ｂ，９ｃ，９ｄ，９ｅ，９ｆ，９ｇ，９ｈ  金バンプのグループ
１９  スピンドル
２０  ダイヤモンドバイト
Ｈ１  バンプ高さ
Ｈ２  傾斜部低位置までの高さ
【図１】
2008060483.tif 000003
【図２】
2008060483.tif 000004
【図３】
2008060483.tif 000005
【図４】
2008060483.tif 000006
【図５】
2008060483.tif 000007
【図６Ａ】
2008060483.tif 000008
【図６Ｂ】
2008060483.tif 000009
【図７】
2008060483.tif 000010
【図８Ａ】
2008060483.tif 000011
【図８Ｂ】
2008060483.tif 000012
【図９】
2008060483.tif 000013
【図１０】
2008060483.tif 000014
【図１１】
2008060483.tif 000015
【図１２】
2008060483.tif 000016
【図１３】
2008060483.tif 000017
【図１４】
2008060483.tif 000018