(57)【要約】      （修正有）【課題】ＩＰタイプなどのパケット交換ネットワークに接続されるリモート通信装置におけるＰＬＬのロック又は同期を高速化する。【解決手段】クロック信号を表すカウンタ信号を生成する装置であって、リファレンスクロック周波数に従ってクロック信号を提供するクロック手段と、提供クロック信号の個数を表す周期的なランプの信号を提供するカウンタと、カウンタ信号を構成するため、選択されたサンプリング周波数によりランプ信号をサンプリングするサンプラとを有し、クロック手段は、リファレンスクロック周波数と異なる少なくとも１つの他の周波数のクロック信号を提供するよう構成し、さらに受信したコマンドに従って提供可能なクロック周波数の１つを選択し、選択されたクロック周波数とリファレンスクロック周波数との間のレシオの値と乗算されたリファレンスサンプリング周波数に等しいサンプリング周波数を規定する制御手段を有する装置を提供する。【選択図】図２
2008193702.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を表すカウンタ信号を生成する装置であって、
当該装置は、
リファレンスクロック周波数に従ってクロック信号を提供するよう構成されるクロック手段と、
提供されるクロック信号の個数を表す周期的なランプの信号を提供するよう構成されるカウンタと、
カウンタ信号を構成するため、選択されたサンプリング周波数により前記ランプ信号をサンプリングするよう構成されるサンプラと、
を有し、
前記クロック手段は、前記リファレンスクロック周波数と異なる少なくとも１つの他のクロック周波数に従ってクロック信号を提供するよう構成され、
当該装置はさらに、受信したコマンドに従って提供可能なクロック周波数の１つを選択し、前記選択されたクロック周波数と前記リファレンスクロック周波数との間のレシオの値と乗算されたリファレンスサンプリング周波数に等しいサンプリング周波数を規定するよう構成される制御手段を有する装置。
【請求項２】
前記クロック手段は、選択される２の累乗に等しい前記リファレンスクロック周波数とのレシオを有する少なくとも１つの他のクロック周波数に従ってクロック信号を提供するよう構成される、請求項１記載の装置。
【請求項３】
前記クロック手段は、前記リファレンスクロック周波数と前記他のクロック周波数とをそれぞれ有する各クロック信号を各出力に提供するよう構成される第１クロックと第２クロックとを少なくとも有し、
当該装置は、前記第１クロックと前記第２クロックの各出力にそれぞれ接続される第１入力と第２入力と、前記カウンタの入力に接続され、前記リファレンスクロック周波数又は前記他のクロック周波数を有するクロック信号を提供するため、選択的に及び前記制御手段からのコマンドに応じて前記第１入力又は前記第２入力に接続される出力とを有する選択手段を有する、請求項１又は２記載の装置。
【請求項４】
当該装置は、前記サンプラの出力に接続され、リモート通信装置にアドレス指定されるデータパケットであって、前記選択されたクロック周波数により規定される動作モードと前記制御手段により規定されるサンプリング周波数とを通知する指標とを有するデータパケットを生成するよう構成されるネットワークインタフェース手段を有する、請求項１乃至３何れか一項記載の装置。
【請求項５】
前記ネットワークインタフェース手段は、前記動作モードの指標を表す最上位ビットと、前記サンプラにより提供される直近のカウンタ信号を表す下位ビットとを有するカウンタフィールドを送信されるパケットに配設するよう構成される、請求項４記載の装置。
【請求項６】
請求項１乃至５何れか一項記載のカウンタ信号を生成する装置を有し、パケットフレームを送信するパケット交換通信ネットワークのための通信装置。
【請求項７】
選択されたクロック周波数に従ってクロック信号を再構成することを可能にするコンフィギュレーション値と選択されたサンプリング周波数とに応じたカットオフ周波数を有する位相同期ループを有するクロック信号を再構成する装置であって、
当該装置は、受信した動作モード指標に従って可変的なカットオフ周波数を前記位相同期ループに提供させるよう構成される制御手段を有し、
前記位相同期ループは、
外部のカウンタ信号とローカルなカウンタ信号とを比較し、該比較結果を表す比較信号を提供するよう構成される比較手段と、
前記比較信号から前記コンフィギュレーション値を決定するよう構成される訂正手段と、
前記コンフィギュレーション値により規定されるクロック周波数に従ってクロック信号を提供するよう構成されるクロック手段と、
前記クロック手段により提供されるクロック信号の個数を表す周期的なランプの信号を提供するよう構成されるカウンタと、
前記ローカルなカウンタ信号を提供するため前記選択されたサンプリング周波数に従って前記ランプ信号をサンプリングするよう構成されるサンプラと、
を有し、
前記制御手段は、受信した動作モード指標に応じたレシオ値と乗算されるリファレンスクロック周波数に等しいクロック周波数を有するクロック信号を前記クロック手段に提供させるコンフィギュレーション値を生成するように前記訂正手段を設定し、前記レシオ値と乗算されるリファレンスサンプリング周波数に等しい選択されたサンプリング周波数を前記サンプラに対して規定するよう構成される装置。
【請求項８】
前記レシオ値は、リファレンスクロック周波数による前記設定から生じる前記コンフィギュレーション値により規定されたクロック周波数の除算の結果に等しい、請求項７記載の装置。
【請求項９】
前記レシオ値は、選択される２の累乗に等しい、請求項７又は８記載の装置。
【請求項１０】
当該装置は、前記位相同期ループの入力に接続され、前記外部のカウンタ信号と前記動作モード指標とを有するデータパケットのフレームを受信するよう構成されるネットワークインタフェース手段を有する、請求項７乃至９何れか一項記載の装置。
【請求項１１】
前記動作モード指標を表す最上位ビットと外部のカウンタ信号を表す下位ビットとを有するカウンタフィールドを含む受信パケットが存在する場合、前記ネットワークインタフェース手段は、カウンタフィールドを含む各受信したパケットの最上位ビットの値を決定し、該最上位ビットの値を前記制御手段に送信するよう構成される、請求項１０記載の装置。
【請求項１２】
請求項７乃至１１何れか一項記載のクロック信号を再構成する装置を有し、パケットフレームを送信するためのパケット交換通信ネットワークのための通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケット交換通信ネットワークに関し、より詳細には、一方におけるリモート通信装置のためのクロック信号を表すカウンタ信号の生成と、他方におけるパケット交換通信ネットワークを介し送信されるカウンタ信号からのリモート通信装置内におけるクロック信号の再構成に関する。
【０００２】
本発明は、すべてのパケット交換通信ネットワークに関し、特に有線（イーサネット（登録商標）（ＩＥＥＥ８０２．３）など）又は無線（ＩＥＥＥ８０２．１６Ｄ−２００４など）に関わらず、ＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）パケット交換によるパケット交換通信ネットワークに関する。
【０００３】
ここでの“通信装置”という用語は、（通信）ネットワークの一部を構成し、又はそれに接続可能であって、内部クロックを必要とする何れかのタイプの通信装置であって、それのマスタ又はスレーブタイプ及びレートは、内部のデータ処理演算を実行するため、リモート送信機により設定される。例えば、それは、基地局（ＢＴＳ又はＮｏｄｅ  Ｂ）、アクセスポイント、固定若しくは携帯電話、固定若しくは携帯コンピュータ、携帯情報端末（ＰＤＡ）、通信カードを備えた“スマートフォン”、ビデオレコーダ又はカメラなどとすることができる。
【背景技術】
【０００４】
当業者が知っているように、上述したタイプのネットワークでは、通信装置の特定のアイテムは、それらに（ネットワークを介し）極めて正確なクロック信号を表す、いわゆるカウンタデジタル信号（又はＰＣＲ信号）が供給される必要があり、これらクロック信号をローカルに再構成することが可能となるような極めて高い精度を有するローカルクロックを有していない。
【０００５】
このようなカウンタ信号（ＰＣＲ）は、（パケット交換）ネットワークの通信装置のアイテムに配設又は接続される専用の生成装置によって（送信側において）生成される。このような装置は一般に、
・例えば、２７ＭＨｚなどのいわゆるリファレンスクロック信号に従って各クロック信号を配信するクロック手段と、
・クロック手段により配信されるクロック信号の個数を表す周期的なランプの信号を、当該期間によるゼロへのリセットと共に配信するカウンタと、
・クロック信号を表すカウンタ信号を配信するため、５ｍｓのサンプリング期間などに対応する選択されたサンプリング周波数によりランプ信号をサンプリングするサンプラと、
を有する。
【０００６】
このサンプリング周波数（又は期間）は、当業者がネットワークの（又はそれに付属する）すべての通信装置（又はステーション）に周期的に送信し（当該サンプリング期間に従って）、すべてのこのような装置に同一である“サンプリングパルス”と呼ぶものにより定義される。サンプリングパルスは、サンプリングインスタントを定義する。それはまた、ＩＥＥＥ８０２．１６−Ｄ規格のケースと同様に、フレームパルスを構成するとき、各装置（又はステーション）アイテムに対してフレームを送受信可能な時点を規定することが可能である。このタイプのサンプリングパルスは、例えば（また排除されることなく）、（有線）イーサネット（登録商標）ネットワークのためのＩＥＥＥ１５８８規格によって規定され、最近では（すべてのタイプの）無線ネットワークに拡張される。それは、ＰＴＰ（Ｐｒｅｃｉｓｉｏｎ  Ｔｉｍｅ  Ｐｒｏｔｏｃｏｌ）と呼ばれるクロック同期プロトコルと共に利用される。本発明は使用されるサンプリングパルスのタイプに関係なく適用されるということに留意されたい。
【０００７】
受信側では、（初期的な）クロック信号は、（パケット交換）ネットワークに接続される（又は一部を構成する）通信装置に配設又は接続される専用の再構成装置によって再構成される。このような装置は、
・受信した（外部の）カウンタ信号とローカルカウンタ信号を比較し、当該比較結果を表す比較信号を送信する比較手段（又はコンパレータ）と、
・選択されたクロック周波数に従ってクロック信号の再構成を可能にするためのコンフィギュレーション値を比較信号から決定する訂正手段（又はコレクタ）と、
・コンフィギュレーション値により規定されるクロック周波数に従って各クロック信号を生成するクロック手段と、
・クロック手段により送信されるクロック信号の個数を表す周期的なランプの信号を配信するカウンタと、
ローカルカウンタ信号を配信するため、選択されたサンプリング周波数に従ってランプ信号をサンプリングするサンプラと、
通常は有する位相同期ループ（ＰＬＬ）を有する。
【０００８】
規則的な間隔（サンプリング期間）により送信側でサンプリングされるカウンタ信号（ＰＣＲ）は、大部分はそれらの伝送（ＩＰなどを介した）により生じるジッタによって、受信側において不規則的な間隔により到来する。これらのＰＣＲ値は、規則的な間隔によりローカルに再び考慮される。ＰＬＬ（受信側の）は、異なる周波数（８０ＭＨｚなど）と同期したサンプリングパルスによって、クロック（２７ＭＨｚなどの周波数を有する）と同期したランプ信号の送信側でのサンプリングによってジッタをフィルタリングする。このため、一定でない誤差が存在する。位相同期ループ（ＰＬＬ）は、このジッタをフィルタリングするためのものであり、このため（受信側での）カウンタの出力では、送信側で生成されたランプ信号に厳密に同期して進化するランプ信号が再び存在することとなる。送信側と受信側のサンプリングインスタンスの間の不正確さは、適切な帯域幅を有するＰＬＬにより吸収される。このため、受信側で再構成されるクロック信号のレートは、周波数と位相の両方において送信側で生成されるものと同一なものとなる。
【０００９】
ローカルカウンタ信号（サンプラにより生成される、ときにはＰｃｒＬｏｃと呼ばれる）が、各サンプリング期間に対して受信された（外部の）カウンタ信号（ときにはＰｃｒ＿ｉｎと呼ばれる）と同一になるとき、すなわち、比較手段により送信される比較信号（又は誤差信号）がゼロになるとき、位相同期ループ（ＰＬＬ）は安定的なものとなる。
【００１０】
確定されたレートに到達するのに約２０００サンプリング期間を必要とし、又はサンプリング期間が５ｍｓになるときには約１０秒を要することを示すことができる。確定レートを取得するのに必要とされる上記時間は、ＰＬＬロッキング時間と呼ばれる。それは、ＰＬＬの帯域幅に直接的にリンクされる。この結果、ランプ信号（ＰＣＲカウンタ信号）のサンプリングにより生じるエラーに係るジッタがより効果的にフィルタリングされるに従って、ＰＬＬのカットオフ周波数はより低くなる必要がある。サンプリングパルス（ＩＰを介した）の生成における精度は、それがＩＰパケットの伝送により生じるジッタを提供する情報のＩＰを介した交換に依存するため、高くはない。
【特許文献１】ＥＰ０６２４９８２
【特許文献２】ＵＳ５６９９３９２
【特許文献３】ＵＳ７０２０７９１
【発明の開示】
【発明が解決しようとする課題】
【００１１】
クロック信号を再構成する装置の現在のアーキテクチャでは、ＰＬＬが低いカットオフ周波数を有する場合、ＰＬＬのロッキング時間を低減することは不可能である。ＰＬＬのロッキング時間は、実質的にそれのライズ時間にリンクし、このライズ時間自体は、カットオフ周波数に依存している。
【００１２】
従って、本発明の課題は、ＩＰタイプなどのパケット交換ネットワークに接続されるリモート通信装置におけるＰＬＬのロック又は同期（ｌｏｃｋｉｎｇ）を高速化することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明はまず、クロック信号を表すカウンタ信号を生成する装置であって、当該装置は、リファレンスクロック周波数に従ってクロック信号を提供するよう構成されるクロック手段と、提供されるクロック信号の個数を表す周期的なランプの信号を提供するよう構成されるカウンタと、カウンタ信号を構成するため、選択されたサンプリング周波数により前記ランプ信号をサンプリングするよう構成されるサンプラとを有し、前記クロック手段は、前記リファレンスクロック周波数と異なる少なくとも１つの他のクロック周波数に従ってクロック信号を提供するよう構成され、当該装置はさらに、（選択されたクロック周波数を有するクロック信号をカウンタに提供するため）受信したコマンドに従って提供可能なクロック周波数の１つを選択し、前記選択されたクロック周波数と前記リファレンスクロック周波数との間のレシオの値と乗算されたリファレンスサンプリング周波数に等しいサンプリング周波数を（サンプラのために）規定するよう構成される制御手段を有する装置を提供する。
【００１４】
本発明による生成装置は、以下のような他の特徴を有する。
【００１５】
一実施例では、前記クロック手段は、選択される２の累乗（Ｋ＝２ｎ）に等しい前記リファレンスクロック周波数とのレシオ（Ｋ）を有する少なくとも１つの他のクロック周波数に従ってクロック信号を提供するよう構成される。
【００１６】
一実施例では、前記クロック手段は、前記リファレンスクロック周波数と前記他のクロック周波数とをそれぞれ有する各クロック信号を各出力に提供するよう構成される第１クロックと第２クロックとを少なくとも有し、当該装置は、前記第１クロックと前記第２クロックの各出力にそれぞれ接続される第１入力と第２入力と、前記カウンタの入力に接続され、前記リファレンスクロック周波数又は前記他のクロック周波数を有するクロック信号を提供するため、選択的に及び前記制御手段からのコマンドに応じて前記第１入力又は前記第２入力に接続される出力とを有する選択手段を有する。
【００１７】
一実施例では、当該装置は、前記サンプラの出力に接続され、リモート通信装置にアドレス指定されるデータパケットであって、前記選択されたクロック周波数により規定される動作モードと前記制御手段により規定されるサンプリング周波数とを通知する指標とを有するデータパケットを生成するよう構成されるネットワークインタフェース手段を有する。
【００１８】
一実施例では、前記ネットワークインタフェース手段は、前記動作モードの指標を表す最上位ビットと、前記サンプラにより提供される直近のカウンタ信号を表す下位ビットとを有するカウンタフィールドを送信されるパケットに配設するよう構成される。
【００１９】
本発明はまた、上記カウンタ信号を生成する装置を有し、パケットフレームを送信するパケット交換通信ネットワークのための通信装置を提供する。
【００２０】
本発明はまた、選択されたクロック周波数に従ってクロック信号を再構成することを可能にするコンフィギュレーション値と選択されたサンプリング周波数とに応じたカットオフ周波数を有する位相同期ループ（ＰＬＬ）を有するクロック信号を再構成する装置であって、当該装置は、受信した動作モード指標に従って可変的なカットオフ周波数を前記位相同期ループに提供させるよう構成される制御手段を有し、前記位相同期ループは、外部のカウンタ信号とローカルなカウンタ信号とを比較し、該比較結果を表す比較信号を提供するよう構成される比較手段と、前記比較信号から前記コンフィギュレーション値を決定するよう構成される訂正手段と、前記コンフィギュレーション値により規定されるクロック周波数に従ってクロック信号を提供するよう構成されるクロック手段と、前記クロック手段により提供されるクロック信号の個数を表す周期的なランプの信号を提供するよう構成されるカウンタと、前記ローカルなカウンタ信号を提供するため前記選択されたサンプリング周波数に従って前記ランプ信号をサンプリングするよう構成されるサンプラとを有し、前記制御手段は、受信した動作モード指標に応じたレシオ値と乗算されるリファレンスクロック周波数に等しいクロック周波数を有するクロック信号を前記クロック手段に提供させるコンフィギュレーション値を生成するように前記訂正手段を設定し、前記レシオ値と乗算されるリファレンスサンプリング周波数に等しい選択されたサンプリング周波数を前記サンプラに対して規定するよう構成される装置を提供する。
【００２１】
一実施例では、前記レシオ値は、リファレンスクロック周波数による前記設定から生じる前記コンフィギュレーション値により規定されたクロック周波数の除算の結果に等しい。
【００２２】
一実施例では、前記レシオ値は、選択される２の累乗に等しい。
【００２３】
一実施例では、当該装置は、前記位相同期ループの入力に接続され、前記外部のカウンタ信号と前記動作モード指標とを有するデータパケットのフレームを受信するよう構成されるネットワークインタフェース手段を有する。
【００２４】
一実施例では、前記動作モード指標を表す最上位ビットと外部のカウンタ信号を表す下位ビットとを有するカウンタフィールドを含む受信パケットが存在する場合、前記ネットワークインタフェース手段は、カウンタフィールドを含む各受信したパケットの最上位ビットの値を決定し、該最上位ビットの値を前記制御手段に送信するよう構成される。
【００２５】
本発明はまた、上記クロック信号を再構成する装置を有し、パケットフレームを送信するためのパケット交換通信ネットワークのための通信装置を提供する。
【発明の効果】
【００２６】
本発明によると、ＩＰタイプなどのパケット交換ネットワークに接続されるリモート通信装置におけるＰＬＬのロック又は同期（ｌｏｃｋｉｎｇ）を高速化することが可能となる。
【発明を実施するための最良の形態】
【００２７】
本発明の課題は、付属する通信装置（又はステーション）のすべてのアイテムについてパケットフレームの送受信が可能となった時点を規定する１つ及び同一のサンプリングパルスを周期的に送信する機構を実現するパケット交換通信ネットワークに接続される（又はその一部を構成する）通信装置に配設又は接続されるクロック信号を再構成する装置の位相同期ループ（ＰＬＬ）のロッキング時間を低減することを可能にすることである。
【００２８】
その後、パケット交換通信ネットワークはＩＰアクセスを提供する有線ローカルエリアネットワーク（イーサネット（登録商標）８０２．３タイプなどの）であることが非限定的な実施例により仮定される。しかしながら、本発明は、このタイプのネットワークに限定されるものでない。実際には、それは、パケットの有線又は無線ミーンズフレーム（おそらくＩＰタイプのもの）により送信可能な何れかのタイプのパケット交換通信ネットワークに関する。
【００２９】
さらに以降では、非限定的な実施例により、サンプリングパルスを周期的に送信する機構は、ＩＥＥＥ１５８８規格（初期的には（有線）イーサネット（登録商標）ネットワークに専用のものであったが、最近では（すべてのタイプの）無線ネットワークに拡張される）により規定され、ＰＴＰ（Ｐｒｅｃｉｓｉｏｎ  Ｔｉｍｅ  Ｐｒｏｔｏｃｏｌ）と呼ばれるクロック同期プロトコルにより使用されるものであることが仮定される。しかしながら、本発明は、このタイプのサンプリングパルスに限定されない。実際に、それは使用されるサンプリングパルスのタイプに関係なく適用される。
【００３０】
本発明は、極めて正確なクロック信号（リモート装置により生成される）を再構成するのに必要な（通信）装置だけでなく、再構成されるクロック信号を生成するリモート装置にもまた関する。
【００３１】
本発明により影響を受ける装置は、例えば限定されることなく、カメラにより撮影されたビデオ画像を閲覧するのに利用可能であって、互い（カメラを含む）に同期される必要がある装置のアイテムを含み、特に固定又は携帯電話、固定又は携帯コンピュータ、携帯情報端末（ＰＤＡ）、ビデオレコーダ及びカメラを含む。
【００３２】
まず図１を参照して、再構成されるクロック信号の生成のための（通信）装置ＥＱ１が説明される。図示されるように、このような装置ＥＱ１は、本発明によるカウンタ信号Ｄ１を生成する装置を有する。一変形では、装置Ｄ１（カウンタ信号を生成するための）は、装置ＥＱ１の外部にあり、それに接続される要素（電子カードなど）とすることが可能であることに留意されたい。
【００３３】
装置（クロック信号を生成するための）Ｄ１は、少なくとも１つのクロックモジュールＭＨ１、１つのカウンタＣ１、１つのサンプラＥ１及び１つの制御モジュールＭＣ１を有する。
【００３４】
クロックモジュールＭＨ１は、少なくとも２つのクロックＨ１及びＨ２を有する。第１クロックＨ１は、いわゆるリファレンスクロック周波数ＦＨ１によりクロック信号を配信するためのものである。例えば、リファレンスクロック周波数ＦＨ１は２７ＭＨｚに等しい。第２クロックＨ２は、リファレンスクロック周波数ＦＨ１と異なる他のクロック周波数ＦＨ２に従ってクロック信号を配信するためのものである。好ましくは、当該他のクロック周波数ＦＨ２とリファレンスクロック周波数ＦＨ１との間のレシオＫは、選択された２の累乗に等しい。例えば、他のクロック周波数ＦＨ２は１０８ＭＨｚ（又はレシオＫ＝ＦＨ１／ＦＨ２＝４＝（２２））に等しい。
【００３５】
第１及び第２クロックＨ１及びＨ２は、例えば、互いに完全に同期し、このため、２００ＭＨｚなどの周波数を有する共通のクロック信号ｃｌｋから各自のクロック信号を構成するオシレータ（図４に示されるタイプのもの）の形態により実現される。
【００３６】
特に制御モジュールＭＣ１は、いわゆる“通常”モード又は“加速”モードにより処理を要求する受信コマンドＣｄに従って、クロックモジュールＭＨ１が送信可能なクロック周波数ＦＨ１及びＦＨ２の１つを選択するためのものである。通常モードは、ＰＬＬ同期段階の後にリファレンスクロック周波数ＦＨ１を有するクロック信号の通常の使用に対応する。加速モードは、高速ＰＬＬ同期段階中の他のクロック周波数ＦＨ２を有するクロック信号の使用に対応する。コマンドＣｄは、ネットワークからのものである可能性があり、又は可能な限り迅速にリファレンスクロック周波数ＦＨ１に従うクロック信号を有するため、それのＰＬＬを迅速に同期することを所望する通信装置のリモートアイテムからのものとすることが可能である。
【００３７】
図１に非限定的に示されるように、装置Ｄ１は、クロックモジュールＭＨ１のクロックと同数の入力と、カウンタＣ１の入力に接続される出力とを有する選択モジュールＭＳを有することが可能である。図示される実施例では、選択モジュールＭＳは、第１クロックＨ１と第２クロックＨ２の各出力にそれぞれ接続される第１入力と第２入力とを有する。選択モジュールＭＳの出力は、リファレンスクロック周波数ＦＨ１又は他のクロック周波数ＦＨ２の何れかを有するクロック信号Ｆｏｕｔを送信するため、選択的に及び制御モジュールＭＣ１（コマンドを受信すると）からのコマンドに応答して、それの第１入力又はそれの第２入力に接続することが可能である。ｎ（ｎ＝２）個の信号入力、コマンド入力及びｎ個の信号入力の１つに選択的に接続可能な出力とを有する場合、当業者に知られる何れかのタイプの選択モジュールＭＳが想起することが可能である。
【００３８】
カウンタＣ１は、直近のゼロへのリセットからのクロックモジュールＭＨ１により送信されたクロック信号Ｆｏｕｔの個数を各インスタントにおいて表す周期的なランプ信号Ｒｃ１を生成し、出力に送信するためのものである。すなわち、選択モジュールＭＳから受信される各信号Ｆｏｕｔ（ＦＨ１又はＦＨ２）に対して、カウンタＣ１の値が１単位ずつインクリメントされる。このカウンタＣ１の値が所定の最大値に到達すると、それはゼロにリセットされ、新たな期間がスタートする。
【００３９】
サンプラＥ１は、カウンタ信号Ｐｃｒ＿ｉｎを構成し、出力に送信するため、受信したコマンドＣｄに従って制御モジュールＭＣ１により選択されるサンプリング周波数Ｆｅｃｈに従って、ランプ信号Ｒｃ１（カウンタＣ１の出力により送信される）をサンプリングするためのものである。
【００４０】
より詳細には、制御モジュールＭＣ１は、乗数Ｋにより乗算されるリファレンスサンプリング周波数に等しいサンプリング周波数Ｆｅｃｈを規定し、その値は、それが選択したクロック周波数Ｆｏｕｔ（ＦＨ１又はＦＨ２）とリファレンスクロック周波数ＦＨ１又はＫ＝Ｆｏｕｔ／ＦＨ１との間のレシオのものとなる。リファレンスサンプリング周波数は、ネットワークによりすべての装置（又はステーション）に周期的に送信されるサンプリングパルスのサンプリング期間に対応するものに正確にはなる。例えば、リファレンスサンプリング期間は、５ｍｓに等しい。
【００４１】
図示されるように、サンプラＥ１により送信されるカウンタ信号Ｐｃｒ＿ｉｎは、制御モジュールＭＣ１により選択されるサンプリング周波数Ｆｅｃｈに従ってサンプリングされたランプ信号となる。
【００４２】
制御モジュールＭＣ１が通常モードにより処理を要求するコマンドＣｄを受信すると、それは、第１クロックＨ１（２７ＭＨｚなど）により送信されるクロック信号ＦＨ１（＝Ｆｏｕｔ）を選択し、リファレンスサンプリング周波数に等しいサンプリング周波数を規定する（レシオＦｏｕｔ／ＦＨ１（＝ＦＨ１／ＦＨ１）がここでは１に等しいため、１に等しい乗数Ｋ）。制御モジュールＭＣ１が加速モードにより処理を要求するコマンドＣｄを受信すると、それは、第２クロックＨ２（２７ＭＨｚなど）により送信されるクロック信号ＦＨ２（＝Ｆｏｕｔ）を選択し、リファレンスサンプリング周波数の４倍に等しいサンプリング周波数Ｆｅｃｈを規定する（レシオＦｏｕｔ／ＦＨ１（＝ＦＨ２／ＦＨ１）がここでは４に等しいため、４に等しい乗数Ｋ）。
【００４３】
すなわち、加速モードでは、カウンタ信号Ｐｃｒ＿ｉｎの生成は、サンプリング周波数Ｆｅｃｈ（Ｔｅｃｈ−１に等しい）と同一のレシオにより送信側（Ｔｘ）において加速される。選択された実施例では、これは、リファレンスサンプリング期間を４で割ることになり、それは１．２５ｍｓ（５ｍｓ／４）を与え、リファレンスクロック周波数を４と乗算することになり、それは１０８ＭＨｚ（２７ＭＨｚ＊４）を与える。このため、２つのサンプリングされたカウンタ値の間の差分は、常に５ｍｓのサンプリング期間の２つのリモートサンプリングパルスの間で１３５０００に等しいままとされる。
【００４４】
従って、加速モードでは、カウンタ信号Ｐｃｒ＿ｉｎは通常モードのものよりＫ倍（Ｋは、レシオＦｏｕｔ／ＦＨ１の値である）高いレートに従って受信側（Ｒｘ）に送信されることに留意されたい。装置Ｄ１は、それの制御モジュールＭＣ１が通常レート（ここでは２７ＭＨｚ）に対応する通常動作モードを要求するコマンドＣｄを受信するまで、加速モードを維持する。
【００４５】
カウンタ信号Ｐｃｒ＿ｉｎは、リモート装置ＥＱ２に送信するためのフレームの一部となるパケット（このケースではＩＰ）に内蔵される。この内蔵は、例えば、好ましくは装置Ｄ１の一部となるネットワークインタフェースモジュールＭＩ１により実行することが可能である。
【００４６】
装置Ｄ１において使用される動作モードをリモート装置ＥＱ２に通知するため、装置Ｄ１の制御モジュールＭＣ１は、例えば、選択されたクロック周波数Ｆｏｕｔと規定されたサンプリング周波数Ｆｅｃｈにより定義される選択された動作モード（通常又は加速）を通知する指標ＩＭをカウンタ信号Ｐｃｒ＿ｉｎを含むパケットに含めるようネットワークインタフェースモジュールＭＩ１に指示することが可能である。
【００４７】
例えば、カウンタ信号Ｐｃｒ＿ｉｎがパケットのカウンタフィールド（ＰＣＲフィールド）により送信されるとき、最上位ビット（ＭＳＢ）を使用して動作モード指標ＩＭを表し、他方では、下位ビットを使用してサンプラＥ１により送信された直近のカウンタ信号Ｐｃｒ＿ｉｎを表すことが可能となる。非限定的な実施例により、カウンタフィールドの最上位ビットが１に等しいとき、これは加速モードにより処理を示し、カウンタフィールドの最上位ビットが０に等しいとき、これは通常モードによる処理を示す。反対の状況もまた可能である。これらのケースでは、カウンタフィールドの最上位ビットが動作モード指標ＩＭについて保持されるため、カウンタ信号Ｐｃｒ＿ｉｎの適切な値は最新のものより１ビット少なく符号化される。
【００４８】
各要求に従って、例えば、２、４又は８倍の加速をリクエストするため、複数のビットに選択された加速レシオを符号化することが可能であることに留意されたい。これは、特定のアプリケーションに対してダイナミックな加速を提供することを可能にする。
【００４９】
クロックＨ１及びＨ２、ＰＣＲカウンタＣ１及びサンプラＥ１は、好ましくは、電子回路（ハードウェア）の形態により実現される。しかしながら、これらの少なくとも１つが、ソフトウェアモジュール（ソフトウェア）及び電子回路（ハードウェア）の組み合わせの形態により実現されることを想定することも可能である。
【００５０】
制御モジュールＭＣ１は、好ましくは、ソフトウェアモジュールの形態により実現される。しかしながら、それはソフトウェアモジュールと電子回路の組み合わせの形態により実現されることも想定可能である。
【００５１】
さらに、ＰＣＲ情報及びモード変更コマンド（通常又は加速モード）の復元は、ソフトウェアにより決定される。
【００５２】
図２〜８を参照して、本発明によるクロック信号を再構成する装置Ｄ２が説明される。図２に示されるように、当該装置Ｄ２は極めて正確なクロック信号を必要とする（通信）装置ＥＱ２により実現可能である。一変形では、装置Ｄ２（クロック信号を再構成するための）は、装置ＥＱ２の外部にあり、それに接続される要素（電子カードなど）とすることが可能であることに留意されたい。
【００５３】
装置Ｄ２（クロック信号を再構成するため）は、少なくとも１つの制御モジュールＭＣ２と、一方において選択されたクロック周波数Ｆｏｕｔ（装置Ｄ１により定義される）により初期クロック信号を再構成することを可能にするコンフィギュレーション値Ａｄｄｅｎｄと、他方において選択されたサンプリング周波数に従って可変的なカットオフ周波数Ｆｃを有する１つの位相同期ループ（ＰＬＬ）とを有する。
【００５４】
制御モジュールＭＣ２は、特にその値受信した動作モード指標ＩＭ（例えば、カウンタ信号Ｐｃｒ＿ｉｎを含むカウンタフィールドの最上位ビットにより規定される）に依存するカットオフ周波数Ｆｃを位相同期ループＢＶに有するようにさせるためのものである。すなわち、指標ＩＭが通常の動作モードを示すとき、制御モジュールＭＣ２は、位相同期ループＢＶに０．１Ｈｚなどのリファレンスカットオフ周波数を有するようにさせ、指標ＩＭが加速の動作モード（ＰＬＬ  ＢＶのロッキング段階）を示すとき、制御モジュールＭＣ２は、位相同期ループＢＶにＫ＊０．１Ｈｚに等しいカットオフ周波数を有するようにさせる（例えば、Ｆｏｕｔ＝４＊ＦＨ１である場合、Ｋ＝４）。この指標ＩＭは、例えば、パケットフレームを受信し（このケースではＩＰ）、そのコンテンツを解析するネットワークインタフェースモジュールＭＩ１によって制御モジュールＭＣ２に供給される。例えば、ネットワークインタフェースモジュールＭＩ２は、特定の（ＩＰ）パケットが有するカウンタフィールドの最上位ビットの値を決定するためのものである、図２に示されるように、ネットワークインタフェースモジュールＭＩ２は、再構成装置Ｄ２の一部とすることが可能である。しかしながら、一変形では、それは再構成装置Ｄ２の外部であって、それに接続することが可能である。
【００５５】
図２に示されるように、位相同期ループ（ＰＬＬ）ＢＶは、従来のアーキテクチャを有する。従って、それは、比較モジュールＭＣＮ、訂正モジュールＭＣＲ、クロックモジュールＭＨ２、カウンタＣ２及びサンプラＥ２を有する。
【００５６】
比較モジュールＭＣＮは、当該比較結果を表す比較信号Ｅｒを出力するため、ローカルカウンタ信号ＰｃｒＬｏｃと外部カウンタ信号Ｐｃｒ＿ｉｎ（装置Ｄ１をソースとする）とを比較するためのものである、図２に示されるように、比較モジュールＭＣＮは、例えば、外部カウンタ信号Ｐｃｒ＿ｉｎの値からローカルカウンタ信号ＰｃｒＬｏｃの値を減算し、この減算結果に等しい比較信号（又は誤差信号）Ｅｒ（Ｅｒ＝Ｐｃｒ＿ｉｎ−ＰｃｒＬｏｃ）をそれの出力に提供するコンパレータの形態により実現することが可能である。
【００５７】
ＰＬＬ  ＢＶでは、比較信号（又は誤差信号）Ｅｒは、極めて小さなジッタを有する入力信号の同期段階の終了時にゼロに等しくなることが理解されるであろう。１つのモードから他のモードにスイッチするための決定は、アルゴリズムから求められる必要がある。実際、エラーを観察及び利用して決定するため、エラーをフィルタリングすることが可能である。
【００５８】
訂正モジュールＭＣＲは、比較モジュールＭＣＮにより提供される比較信号ＥｒからクロックモジュールＭＨ２により適用される必要があるコンフィギュレーション値Ａｄｄｅｎｄと、制御モジュールＭＣ２から取得されるコマンドと（要求される動作モードに応じて）を決定するためのものである、
より詳細には、制御モジュールＭＣ２は、特に受信した動作モード指標ＩＭにより規定されるレシオＦｏｕｔ／ＦＨ１のものと等しい値を有する乗数Ｋと乗算されるリファレンスクロック周波数ＦＨ１に等しいクロック周波数Ｆｏｕｔを有するクロック信号をクロックモジュールＭＨ２に提供させるためのコンフィギュレーション値Ａｄｄｅｎｄを生成するため、コマンド（受信した指標ＩＭに応じて）により訂正モジュールＭＣＲを構成するためのものである。
【００５９】
図３において、訂正モジュールＭＣＲの非限定的な実施例が概略的に示される。図示される訂正モジュールＭＣＲは、そのインパルスレスポンスが秒単位となるＰＬＬ  ＢＶでは  ＢＶを有することを可能にする。それは、いわゆるＺｄａｎ法を実現している。（しかしながら、当業者に知られている他の方法もまた実現可能である。）このタイプの訂正モジュールＭＣＲは、サーボ制御の意味においてゼロのスピードエラーを有することを可能にする。
【００６０】
訂正モジュールＭＣＲのリファレンスａ１及びａ２は、選択されたダンピング係数ξを取得するよう選択される値を有する係数を示す。例えば、ａ１＝１２５０３７０、ａ２＝１２４７５９８である。リファレンスＩＮＴは、対象となるサンプリング期間Ｔｅｃｈ（ｎ）についてクロックモジュールＭＨ２により使用される必要があるコンフィギュレーション値Ｃｏｕｔ（ｎ）（又はＡｄｄｅｎｄ）を決定する統合モジュールを示す。この統合モジュールＩＮＴは、ゼロのスピードエラーを保証する。Ｅｒ（ｎ）は、現在のサンプリング期間Ｔｅｃｈ（ｎ）について比較モジュールＭＣＮによりちょうど決定された比較信号を示す。Ｅｒ（ｎ−１）は、先行するサンプリング期間Ｔｅｃｈ（ｎ−１）において比較モジュールＭＣＮにより決定された比較信号を示す。２つのＰＣＲ信号の間の差分がＴｅｃｈに関係なく常に１３５０００に等しいため、制御モジュールＭＣ２はＴｅｃｈの値を訂正モジュールＭＣＲに提供する必要がないことに留意されたい。
【００６１】
クロックモジュールＭＨ２は、訂正モジュールＭＣＲにより決定されるコンフィギュレーション値Ａｄｄｅｎｄ（Ｃｏｕｔ（ｎ））により規定されるクロック周波数Ｆｏｕｔに従ってクロック信号を提供するためのものである。
【００６２】
図４において、クロックモジュールＭＨ２の非限定的な実施例が概略的に示される。図示される電圧制御オシレータ（ＶＣＯ）タイプのデジタルクロックモジュールＭＨ２は、
【００６３】
【数１】
2008193702.tif 000003
に基づき、いわゆる累積原理を実現する。ここで、ｃｌｋは、アダーの動作周波数であり（２００ＭＨｚなどに等しい）、ｐ＿ｂｉｔ＿ａｃｃｕは、アキュムレータＡｃｃｕの幅である（４８ビットなどに等しい）。
【００６４】
前記関係から、クロック周波数Ｆｏｕｔは、
【００６５】
【数２】
2008193702.tif 000004
となる。
【００６６】
例えば、コンフィギュレーション値Ａｄｄｅｎｄが０ｘ２２８Ｆ５Ｃ２８Ｆ５Ｃ２に等しく、ｐ＿ｂｉｔ＿ａｃｃｕの幅が４８ビットに等しい場合、出力周波数Ｆｏｕｔは２７ＭＨｚに等しく、クロックモジュールＭＨ２のゲイン（Ａ＝Ｆｏｕｔ／Ａｄｄｅｄｎ＝ｃｌｋ／２ｐ＿ｂｉｔ＿ａｃｃｕ）は７．１０５４３＊１０−７となる。
【００６７】
各サンプリング期間Ｔｅｃｈに対して、コンフィギュレーション値Ａｄｄｅｎｄが更新されることに留意されたい。
【００６８】
クロックモジュールＭＨ２の出力は、クロック周波数Ｆｏｕｔを有する再構成されたクロック信号を装置ＥＱ２及びカウンタＣ２に提供する。
【００６９】
カウンタＣ２は、直近のゼロへのリセットからクロックモジュールＭＨ２により提供されたクロック信号Ｆｏｕｔの個数を各時点において表す周期的なランプ信号Ｒｃ２を生成し、出力に提供するためのものである。すなわち、クロックモジュールＭＨ２から受信する各クロック信号Ｆｏｕｔ（ＦＨ１又はＦＨ２）に対して、カウンタＣ２の値は１単位ずつインクリメントされる。このカウンタ値Ｃ２が所定の最大値（装置Ｄ１のカウンタＣ１のものに厳密に同一となる）に到達すると、それはリセットされ、新たな期間がスタートする。
【００７０】
サンプラＥ２は、比較モジュールＭＣＮにより使用されるローカルカウンタ信号を構成し、それを出力に提供するため、受信した動作モード指標ＩＭに従って制御モジュールＭＣ２により選択されるサンプリング周波数Ｆｅｃｈに従ってランプ信号Ｒｃ２（カウンタＣ２の出力により提供される）をサンプリングすることが要求される。
【００７１】
このため、制御モジュールＭＣ２はまた、サンプラＥ２についてサンプリング周波数Ｔｅｃｈを規定するためのものである。サンプリング周波数Ｔｅｃｈは、レシオＦｏｕｔ／ＦＨ１に等しい乗数Ｋと乗算されるリファレンスサンプリング周波数（５ｍｓなどに等しい）に等しい。
【００７２】
カウンタＣ２とサンプラＥ２を有するアセンブリは、現在のサンプリング期間Ｔｅｃｈに等しい期間において現在のクロック周波数Ｆｏｕｔに変更されるカウンタ値を維持することを可能にする。
【００７３】
クロックモジュールＭＨ２とカウンタＣ２を有するアセンブリがサーボ制御用のインテグレータを有することを示すことができる。このインテグレータは、ゼロのポジションエラーを保証する。ＰＬＬ  ＢＶにおけるこのインテグレータの存在は、以下の理由により強調することができる。
【００７４】
図５に示される３つのタイミング図が参照される場合、サンプリング期間Ｔｅｃｈ（ｎ）に対応するローカルカウンタ信号ＰｃｒＬｏｃ（ｎ）の値が、先行するサンプリング期間Ｔｅｃｈ（ｎ−１）に対応するローカルカウンタ信号ＰｃｒＬｏｃ（ｎ−１）の値と、当該先行するサンプリング期間Ｔｅｃｈ（ｎ−１）のクロックパルスＦｏｕｔの合計Ｎｂｃに依存することを確認することができる。
【００７５】
より詳細には、ＰｃｒＬｏｃ（ｎ）＝ＰｃｒＬｏｃ（ｎ−１）＋Ｎｂｃ（Ｔｅｃｈ（ｎ−１）の期間）という関係がある。Ｎｂｃ（Ｔｅｃｈ（ｎ−１））がＴｅｃｈ（ｎ−１）＊Ｆｏｕｔに等しいため、上述したＦｏｕｔの式が与えられた場合、
【００７６】
【数３】
2008193702.tif 000005
のようにＰｃｒＬｏｃ（ｎ）を書き換えることが可能である。
【００７７】
この最後のＺ変換関係は、上述されたクロックモジュールＭＨ２のゲインＡの式が与えられた場合、
【００７８】
【数４】
2008193702.tif 000006
のように書き換え可能である。
【００７９】
この最後の関係から、
【００８０】
【数５】
2008193702.tif 000007
を導くことができる。
【００８１】
項［１／（１−Ｚ−１）］は、上述したインテグレータを構成する。デジタルインテグレータは、例えば、入力信号がサンプリング期間だけ遅延した出力信号に加算されるアダーなどであることに留意すべきである。ＰＬＬループＢＶはインテグレータを有するため、サーボ制御の意味でゼロのポジションエラーを取得するため、それに１を加算する必要はない。
【００８２】
すなわち、上述した実施例では、制御モジュールＭＣ２がＰＬＬ  ＢＶに対して同期段階の開始をリクエストする指示を受信すると、サンプリング期間Ｔｅｃｈを係数（又はレシオ）Ｋ（ＦＨ２／ＦＨ１）により除算し、クロック周波数Ｆｏｕｔを当該係数Ｋと乗算する。例えば、リファレンスサンプリング期間が４（Ｋ＝４）により除される場合（例えば、５ｍｓから１．２５ｍｓへの変更など）、ＰＬＬ  ＢＶのリファレンスクロック周波数は、４の係数だけ増加される（２７ＭＨｚから１０８ＭＨｚなどへの変更）。これが、同期段階の期間を一時的に加速させることになるＰＬＬ  ＢＶの内部の値を計算する際の不連続性を回避することを留意することが重要である。
【００８３】
以下に与えられた具体例は、この加速原理を示している。
【００８４】
０．１Ｈｚに等しいカットオフ周波数Ｆｃが、５ｍｓのリファレンスサンプリング期間Ｔｅｃｈ、２７ＭＨｚのリファレンスクロック周波数Ｆｏｕｔ、４８ビットのクロックモジュールＭＨ２のアキュムレータ幅ｐ＿ｂｉｔ＿ａｃｃｕ、２００ＭＨｚのクロックモジュールＭＨ２のアダーの動作周波数、及び０．７０７のダンピング係数ξによって通常動作モードで使用される場合、１２５０３７０及び１２４７５９８にそれぞれ等しい係数ａ１及びａ２が、例えば、０ｘ２２８Ｆ５Ｃ２８Ｆ５Ｃ２に等しいコンフィギュレーション値Ａｄｄｅｎｄを取得するため、訂正モジュールＭＣＲにおいて使用される必要がある。
【００８５】
前のものより４倍大きな（Ｋ＝４）カットオフ周波数Ｆｃが、同一のアキュムレータ幅ｐ＿ｂｉｔ＿ａｃｃｕ（４８ビット）、クロックモジュールＭＨ２のアダーの同一の動作周波数（２００ＭＨｚ）並びに同一の係数ａ１及びａ２（それぞれ１２５０３７０及び１２４７５９８）、これにより同一のダンピング係数ξ（０．７０７）によって加速動作モードにおいて使用される場合、リファレンスのもの（又は１．２５ｍｓ）より４倍小さい（Ｋ＝４）Ｔｅｃｈと、前のもの（又は０ｘ８Ａ３Ｄ７０Ａ３Ｄ７０Ａ）より４倍大きい（Ｋ＝４）のコンフィギュレーション値Ａｄｄｅｎｄが、例えば、リファレンスのもの（又は１０８ＭＨｚ）より４倍大きな（Ｋ＝４）クロック周波数Ｆｏｕｔを取得するため、利用される必要がある。
【００８６】
確定されたレートに到達するためのサンプリング期間の個数Ｎ（Ｎ〜２０００＊Ｔｅｃｈ）が通常モード及び加速モードにおける同一の近似式により与えられる場合、加速モードにおけるＰＬＬ  ＢＶのロッキング時間は、通常モードの４倍速くなる（Ｋ＝４）ことが即座に導き出せる。これは、加速モードのサンプリング期間Ｔｅｃｈが、通常モードに使用されるリファレンスより４倍小さくなるためである。
【００８７】
加速モード期間では、カウンタ信号ＰｃｒＬｏｃが、５ｍｓ／ｋのサンプリング期間によって、２７＊Ｋ  ＭＨｚのクロック周波数に基づき生成されることに留意されたい。この結果は、通常モードと加速モードとの間で一定である、すなわち、１３５０００である（５ｍｓ毎に２７ＭＨｚによるクロック期間の個数又は５ｍｓ／Ｋ毎の２７＊Ｋ  ＭＨｚによるクロック期間の個数）、２つのサンプリングインスタンスの間のインクリメントである。このため、ＰＬＬ  ＢＶの訂正係数の値は一定のままとなる。クロック周波数Ｆｏｕｔ及びサンプリング期間Ｔｅｃｈの変更に従って、訂正モジュールＭＣＲの中間値を補間する必要がない。
【００８８】
また、Ｋが４に等しいとき、コンフィギュレーション値Ａｄｄｅｎｄは、通常モードから加速モードへの切替時には、インテグレータＩＮＴに含まれるＣｏｕｔ（ｎ）及びＣｏｕｔ（ｎ−１）の各値の２ビット左シフト（４との乗算）によって、又は加速モードから通常モードへの切替時には、インテグレータＩＮＴに含まれるＣｏｕｔ（ｎ）及びＣｏｕｔ（ｎ−１）の各値の２ビット右シフトによって、変更することができるということに留意されたい。シフトが実行される必要がある時点は、受信したサンプリングパルスによって与えられる。
【００８９】
コンフィギュレーション値Ａｄｄｅｎｄに対する処理なしに１つの動作モードから他の動作モードへの切替は、新たな同期段階においてＰＬＬ  ＢＶを再スタートさせる危険を伴う。
【００９０】
さらに、装置Ｄ２は、それの制御モジュールＭＣ２が通常動作モード（通常レート（ここでは、２７ＭＨｚ）に対応する）を指定した指標ＩＭを受信するまで、加速モード（加速レート（ここでは、１０８ＭＨｚ）に対応する）に留まることに留意されたい。
【００９１】
図６は、このようなレート変更を示す。より詳細には、図６において、
・信号“Ａ”は、送信側（装置Ｄ１におけるＴｘ）において生成されるカウンタ信号Ｐｃｒ＿ｉｎに対応し、
・信号“Ｂ”は、送信側（装置Ｄ１におけるＴｘ）におけるサンプリング信号（サンプリング期間Ｔｅｃｈの）に対応し、
・信号“Ｃ”は、受信側（装置Ｄ２におけるＲｘ）において受信されるカウンタ信号Ｐｃｒ＿ｉｎに対応し、
・信号“Ｄ”は、受信側（装置Ｄ２におけるＲｘ）において受信され、信号“Ｅ”により再び考慮されるカウンタ信号Ｐｃｒ＿ｉｎに対応し、
・信号“Ｅ”は、受信側（装置Ｄ２におけるＲｘ）においてサンプリング信号（サンプリング期間Ｔｅｃｈの）に対応し、
・信号“Ｆ”は、訂正モジュールＭＣＲのインテグレータＩＮＴの各値を４（Ｋ＝４）により除算するためのコマンドに対応する。
【００９２】
図６において、カウンタ信号Ｐｃｒ＿ｉｎは“Ｐｃｒ  ｍ”により参照され（ここで、ｍは正負又はゼロの整数である）、通常モードはモード１により参照され、加速モードはモード２により参照され、ＩＭ２は加速モードへのスイッチを要求する表示であり（ＭＳＢ＝１）、ＩＭ１は通常モードへのスイッチを要求する表示である（ＭＳＢ＝０）。
【００９３】
通常モードでは（２７ＭＨｚなどによるクロック信号）、装置Ｄ２（受信側）のＰＬＬ  ＢＶは信号“Ｄ”によりロックされる。送信（信号“Ａ”）と受信（ＰＬＬ  ＢＶがロックされる信号“Ｄ”）との間のカウンタ信号Ｐｃｒ＿ｉｎの値にはｎ＊Ｔｅｃｈの差がある。これは、送信側（Ｄ１）におけるカウンタ信号Ｐｃｒ＿ｉｎを考慮し、ＩＰネットワークを介しそれを転送し、及び受信側（Ｄ２）においてそれを考慮することからなる送信時間によるものである。この差は、受信側と同様に送信側においてカウンタ信号Ｐｃｒ＿ｉｎがサンプリングパルスについて考慮されるため、整数個のサンプリング期間Ｔｅｃｈに等しくなる。送信時間は非ゼロであるため、ｎは少なくとも１に等しくなる。図６に示される例では、ｎ＝２となり、これは平均的なケースに対応するものである。
【００９４】
１０８ＭＨｚのクロック信号による加速動作では、装置Ｄ２（受信側）のＰＬＬ  ＢＶは信号“Ｄ”においてロックされる。送信（信号“Ａ”）と受信（ＰＬＬ  ＢＶがロックされる信号“Ｄ”）との間にはカウンタ信号Ｐｃｒ＿ｉｎの各値に同じ時間差が依然として存在する。しかしながら、サンプリング期間Ｔｅｃｈは、４により除算されている（図示される非限定的な例ではＫ＝４）。しかしながら、送信側と受信側が加速モードにスイッチする時点は同一でない。これは、スイッチオーバーコマンド（最上位ビットなど）を含むカウンタ信号Ｐｃｒ＿ｉｎの送信時間によるものである、この結果、通常モードから加速モードにスイッチするとき、装置Ｄ１（送信）は、装置Ｄ２（受信）が消費するより４倍速く（Ｋ＝４）カウンタ信号Ｐｃｒ＿ｉｎを送信することを開始する。
【００９５】
超過したカウンタ信号Ｐｃｒ＿ｉｎは、例えば、装置Ｄ２のＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）タイプのメモリに格納される。それは、カウンタ信号Ｐｃｒ＿ｉｎに対するＦＩＦＯメモリへの強制的な通過であり、カウンタ信号Ｐｃｒ＿ｉｎの送信とそれの認識との間の時間差が依然として同一なままとなる（サンプリング期間Ｔｅｃｈは減少する）理由が説明される。カウンタ信号Ｐｃｒ１（信号“Ｄ”）が考慮される時点において、カウンタ信号Ｐｃｒ２（信号“Ｃ”）が受信され、カウンタ信号Ｐｃｒ３（信号“Ｄ”）が考慮される時点において、カウンタ信号Ｐｃｒ７（信号“Ｃ”）はすでに受信されている。この時点において、ＦＩＦＯメモリは、カウンタ信号Ｐｃｒ４、Ｐｃｒ５及びＰｃｒ６を含む。
【００９６】
このＦＩＦＯメモリは、加速モードから通常モードへの切替時に空にされる。
【００９７】
図７は、加速段階がない場合に、送信側（Ｔｘ）と受信側（Ｒｘ）におけるカウンタ信号Ｐｃｒ＿ｉｎの各値の合成された時間トレンドカーブを示す。１つは、一定の時間遅延（上述した例では、２＊Ｔｅｃｈ（ｎ＝２）に等しい）による他方のイメージである。
【００９８】
観察できるように、定数が受信側（Ｒｘ）においてカウンタ信号Ｐｃｒ＿ｉｎの値に加算され、これにより、２つのカーブは重乗される。送信タイムベース（送信側Ｔｘにおけるクロック信号）のイメージとして用いられるのは、加算された定数を有する当該カウンタ信号である。
【００９９】
図８は、加速段階がある場合に、送信側（Ｔｘ）と受信側（Ｒｘ）におけるカウンタ信号Ｐｃｒ＿ｉｎの各値の合成された時間トレンドカーブを表す。１つは、依然として一定の時間遅延（上記例では、２＊Ｔｅｃｈ（ｎ＝２）に等しい）による他方のイメージである。
【０１００】
送信が通常モードから加速モードにスイッチされる時点から、受信が加速モードから通常モードにスイッチされる時点前の期間中、上記２つのカーブは重乗しないことが観察できる。このため、当該期間中、送信タイムベース（送信側Ｔｘにおけるクロック信号）のイメージは位相シフトされ、当該イメージにより復号される各時点もまたシフトされる。この期間が同期段階に対応するため、それは、同期段階の外部において、２つのＰＣＲカウンタが実際に同相となり、本発明のケースとなるという問題を構成しない。
【０１０１】
好ましくは、クロックモジュール（ＶＣＯ）ＭＨ２、ＰＣＲカウンタＣ２及びサンプラＥ２は、電子回路（ハードウェア）の形態により実現される。
【０１０２】
好ましくは、ＰＬＬ  ＢＶ及び制御モジュールＭＣ２を構成するその他の要素は、ソフトウェアモジュールの形態により実現される。しかしながら、それらの少なくとも１つがソフトウェアモジュールと電子回路との組み合わせの形態により実現されることを想定することも可能である。
【０１０３】
サンプル形式により受信されるＰＣＲ値は、ソフトウェアモジュールによりＰＬＬ  ＢＶに書き込まれる。
【０１０４】
本発明が図１〜８を参照して上述した実現形態とは異なる方法により実現可能であるということに留意されたい。実際、一変形では、ＰＬＬ  ＢＶのカットオフ周波数は、訂正モジュールの係数値を直接的に変更することによって、同期段階中に増加させることが可能である。しかしながら、そのような手段はまた、ＰＬＬ  ＢＶの動作に固有のすべての中間値が直接的に変更されることを要求し、周波数の変更時の値の補間を必要とし、複雑な計算を招くこととなる。
【０１０５】
本発明は、カウンタ信号を生成する装置、クロック信号を再構成する装置及び上述した通信装置の各実施例に限定されるものでなく、請求項の記載から当業者に想到可能なすべての変形を含むものである。
【０１０６】
このため、上記説明では、通常モードと１つの加速モードがある本発明の一実現形態が説明された。しかしながら、通常モードと複数の加速モードが存在する実現形態もまた想定することが可能である。
【図面の簡単な説明】
【０１０７】
【図１】図１は、本発明によるカウンタ信号を生成する装置の実施例を構成する一例となる通信装置を概略的かつ機能的に示す。
【図２】図２は、本発明によるクロック信号を再構成する装置の実施例を構成する一例となる通信装置を概略的かつ機能的に示す。
【図３】図３は、本発明によるクロック信号を再構成する装置の訂正モジュールの実施例を概略的かつ機能的に示す。
【図４】図４は、本発明によるクロック信号を再構成する装置のクロックモジュールの実施例を概略的かつ機能的に示す。
【図５】図５は、ローカルカウンタ信号ＰｃｒＬｏｃ（中央部）のサンプリング信号Ｔｅｃｈ（上部）とぺーシング信号Ｎｂｃ（下部）の一例となるタイミング図を示す。
【図６】図６は、送信（ＴＸ，Ａ，Ｂ）及び受信（Ｒｘ，Ｃ−Ｆ）におけるレート変化の一例のタイミング図を示す。
【図７】図７は、本発明による加速モードを実現することなくクロック周波数が変化するときの送信（Ｔｘ）及び受信（Ｒｘ）のカウンタ信号（ＰＣＲ）の一例となる時間トレンド図を示す。
【図８】図８は、本発明による加速モードが実現されるときの送信（Ｔｘ）及び受信（Ｒｘ）のカウンタ信号（ＰＣＲ）の一例となる時間トレンド図を示す。
【符号の説明】
【０１０８】
Ｄ１，Ｄ２  装置
ＭＨ１，ＭＨ２  クロック手段
Ｃ１，Ｃ２  カウンタ
Ｅ１，Ｅ２  サンプラ
ＭＣ１，ＭＣ２  制御手段
Ｈ１，Ｈ２  クロック
ＭＳ  選択手段
ＥＱ１，ＥＱ２  通信装置
ＢＶ  位相同期ループ
ＭＣＮ  比較手段
ＭＣＲ  訂正手段
ＭＩ１，ＭＩ２  ネットワークインタフェース手段
【図１】
2008193702.tif 000008
【図２】
2008193702.tif 000009
【図３】
2008193702.tif 000010
【図４】
2008193702.tif 000011
【図５】
2008193702.tif 000012
【図６】
2008193702.tif 000013
【図７】
2008193702.tif 000014
【図８】
2008193702.tif 000015