(57)【要約】【課題】  基板のピンホールに起因する、インク供給口の開口幅のばらつきを抑え、精度良く安定して形成する。【解決手段】  Si基板を異方性エッチングしてインク供給口用の穴を形成する工程を含む、前記基板上に、インク吐出エネルギー発生素子と、該インク吐出エネルギー発生素子を電気的に駆動するための半導体電気回路素子と、該インク吐出エネルギー発生素子からのエネルギーをインクに作用させるための流路と、該エネルギーが作用したインクを吐出するための吐出口とを有し、該流路にインクを供給するための前記インク供給口を前記基板に有するインクジェット記録ヘッドにおいて、前記インク吐出エネルギー発生素子および前記半導体電気回路素子を作製した段階で前記基板の裏面に形成されている膜層を除去する除去進行速度が前記Si基板の除去進行速度よりも速い方法で前記膜層を除去する。【選択図】  図１
2008119957.tif 000002
【特許請求の範囲】
【請求項１】
Si基板上に、インク吐出エネルギー発生素子と、該インク吐出エネルギー発生素子を電気的に駆動するための半導体電気回路素子と、該インク吐出エネルギー発生素子からのエネルギーをインクに作用させるための流路と、該エネルギーが作用したインクを吐出するための吐出口とを有し、該流路にインクを供給するためのインク供給口を、前記基板を異方性エッチングして形成するインクジェットの記録ヘッドの製造方法において、前記インク吐出エネルギー発生素子および前記半導体電気回路素子を作製した段階で前記基板の裏面に形成されている膜層を除去する除去進行速度が前記Si基板の除去進行速度よりも速い方法で前記膜層を除去することを特徴とするインクジェット記録ヘッドの製造方法。
【請求項２】
前記Si基板の裏面に形成されている膜層の少なくとも1層がSiO2膜であることを特徴とする請求項1記載のインクジェット記録ヘッドの製造方法。
【請求項３】
前記Si基板の裏面に形成されている膜層の少なくとも1層がPoly-Si膜であることを特徴とする請求項1記載のインクジェット記録ヘッドの製造方法。
【請求項４】
前記Si基板の裏面に形成されている膜層を除去する除去進行速度が前記Si基板の除去進行速度よりも速い方法が、BHFを使用したウェットエッチングであることを特徴とする請求項１または２に記載のインクジェット記録ヘッドの製造方法。
【請求項５】
前記Si基板の裏面に形成されている膜層を除去する除去進行速度が前記Si基板の除去進行速度よりも速い方法が、O2, N2およびCF4の混合ガスを使用したドライエッチングであることを特徴とする請求項１または３に記載のインクジェット記録ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インク液滴を発生するためのインクジェット記録ヘッドの製造方法に関するものである。より詳しくは、インク供給のためのSi異方性エッチングによる貫通口を安定的に形成する方法により得られるインクジェット記録ヘッドの製造方法に関するものである。
【背景技術】
【０００２】
インクジェット記録ヘッドの中で、インク吐出エネルギー発生素子が形成された基板面に対して、垂直方向にインク液滴が吐出するものをサイドシューター型インクジェット記録ヘッドと称する。サイドシューター型インクジェット記録ヘッドは、インク吐出エネルギー発生素子が形成された基板にインク供給口である貫通口を設け、基板裏面よりインクを供給するのが一般的である。このようなインクジェット記録ヘッドの製造方法としては、特開昭62-264957号公報、USP4789425号公報に記載されている。すなわち、インク吐出エネルギー発生素子が形成された基板に、サンドブラスト、あるいは超音波研削加工等の機械的な加工により貫通口を形成する方法や、基板裏面より化学的にエッチングして形成する方法が公知である。特に、インク供給のための貫通口をSiの異方性エッチングによって形成する方法は、貫通口を精度良く形成可能なため最適である。インク供給口が精度良く形成されると、インク供給口からインク吐出エネルギー発生素子までの距離を短くすることができ、インクの吐出周波数を飛躍的に向上させることができる。しかしながら、異方性エッチングによる貫通口の形成においては、基板の裏面に形成されている膜層に発生したピンホールに起因するエッチング不良を生じることがあり、歩留まりを低下させる一因となっていた。
【特許文献１】特開昭62-264957号公報
【特許文献２】米国特許4789425号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
基板の裏面に形成されている膜層にピンホールが発生していた場合、異方性エッチングの際のエッチングマスクとなるSiO2膜以外の膜層をドライエッチングにより除去する工程において、ピンホール部分のSi面はオーバーエッチングにより深く削れてしまう。異方性エッチング時にこの部分もエッチングされてしまうため、インク供給口形成部の近傍にピンホールが発生した場合、インク供給口部とピンホール部の間のSiが異方性エッチングの過程でエッチングされて消失し、貫通口が大きく開口してしまう。そのため結果的に貫通口の開口幅がばらついてしまう。このような貫通口の開口幅のばらつきを抑えるためには、ピンホール部のSi面のオーバーエッチングを防ぐ必要がある。
【課題を解決するための手段】
【０００４】
本発明は、上記の問題に鑑みてなされたものである。
【０００５】
本発明は、Si基板を異方性エッチングしてインク供給口用の穴を形成する工程を含む、前記基板上に、インク吐出エネルギー発生素子と、該インク吐出エネルギー発生素子を電気的に駆動するための半導体電気回路素子と、該インク吐出エネルギー発生素子からのエネルギーをインクに作用させるための流路と、該エネルギーが作用したインクを吐出するための吐出口とを有し、該流路にインクを供給するための前記インク供給口を前記基板に有するインクジェット記録ヘッドにおいて、前記インク吐出エネルギー発生素子および前記半導体電気回路素子を作製した段階で前記基板の裏面に形成されている膜層を除去する除去進行速度が前記Si基板の除去進行速度よりも速い方法で前記膜層を除去することを特徴とするインクジェット記録ヘッドの製造方法である。
【発明の効果】
【０００６】
本出願にかかる発明の構成によれば、インク吐出エネルギー発生素子および半導体電気回路素子を作製した段階で基板の裏面に形成されている膜層を、Siとの選択比が大きい方法で除去する。そのため、ピンホール部のSi面のオーバーエッチングを防ぐことができ、結果的にインク供給のための貫通口を精度良く安定して形成可能となる。これにより、インク供給口からインク吐出エネルギー発生素子までの距離を短くすることができ、インクの吐出周波数を飛躍的に向上させることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態を図面に基づいて説明する。
【０００８】
図1（a）〜（f）は、本発明のインクジェット記録ヘッドの基本的な製造工程を示すための断面模式図である。図1（a）に示される基板1上には、発熱抵抗体等のインク吐出エネルギー発生素子3が複数個配置されている。また前記基板1の裏面はSiO2膜2を含め、複数の膜層で全面覆われている。この表面にポジ型レジストをスピンコート等により塗布、乾燥し、図1（b）に示すように、前記基板1の裏面のSi面に接する前記SiO2膜2以外の膜層をドライエッチング等により除去し、前記ポジ型レジストを剥離する。このSiO2膜2が異方性エッチングの際のエッチングマスクとなる。
【０００９】
次に図1（c）に示すように、前記SiO2膜2に密着するかたちでSiO2膜パターニングマスク層10を形成し、これが前記SiO2膜2をパターニングする際のパターニングマスクとなる。前記SiO2膜パターニングマスク層10の形成は次のとおりに行う。まず、前記SiO2膜2上にスピンコート等によりSiO2膜パターニングマスク層を全面塗布、熱硬化させる。その後、さらにポジ型レジストをスピンコート等により塗布、乾燥させ、紫外線、Deep UV光等による露光、現像を行う。前記ポジ型レジストのパターンをマスクとして、露出した前記SiO2膜パターニングマスク層をドライエッチング等により除去し、前記ポジ型レジストを剥離する。こうしてSiO2膜パターニングマスク層10を形成する。
【００１０】
次いでインク吐出エネルギー発生素子3を含む基板1上に、溶解可能な樹脂層でインク流路部となるパターン4を形成する。前記溶解可能な樹脂層4は、例えばドライフィルムのラミネート、スピンコート等による塗布の後、例えば紫外線、Deep UV光等による露光、現像を行ってパターン形成する。次に図1（d）に示すように、前記溶解可能な樹脂層4上に被覆樹脂層5をスピンコート等により形成する。前記被覆樹脂層5上には撥水層6がドライフィルムのラミネート等により形成されている。インク吐出口7は、例えば紫外線、Deep UV光等による露光、現像を行って形成する。次に図1（e）に示すように、前記溶解可能な樹脂層4および前記被覆樹脂層5等がパターン形成されている前記基板1の表面および側面をスピンコート等による塗布を行い、保護材8で覆う。前記保護材8は異方性エッチングを行う際に使用する強アルカリ溶液に十分耐えうる材料であり、そのため異方性エッチングを行うことによる前記撥水層6等の劣化等を防ぐことが可能となる。前記基板1の裏面のSiO2膜2は、前記SiO2膜パターニングマスク層10をマスクとしてウェットエッチング等によりパターニングされ、異方性エッチングの開始面となるSi面が露出される。次に前記基板1にインク供給口9を設ける。このインク供給口9は、基板を化学的にエッチング、例えばTMAH等の強アルカリ溶液による異方性エッチングにより形成する。続いて図1（f）に示すように、前記SiO2膜パターニングマスク層10および前記保護材8を除去する。さらに前記溶解可能な樹脂層4を、前記インク吐出口7および前記インク供給口9から溶出させることにより、インク流路および発泡室が形成される。前記溶解可能な樹脂層4の除去は、Deep UV光による全面露光を行った後、現像、乾燥を行えばよく、必要に応じて現像の際、超音波浸漬すれば十分である。以上の工程によりノズル部が形成された基板1を、ダイシングソー等により切断して、複数のチップに分離し、各チップインク吐出エネルギー発生素子3を駆動させるための電気的接合を行うことにより、インクジェット記録ヘッドが完成する。
【００１１】
図2は、インク供給口をSiの異方性エッチングにより形成したインクジェット記録ヘッドの断面模式図である。面方位<100>のSi基板1を用いインク供給のための貫通口9を異方性エッチングにより形成し、インク吐出エネルギー発生素子3によりインク液滴が、インク吐出口7を介して前記インク吐出エネルギー発生素子3に対して、垂直方向に吐出される。前記インク吐出エネルギー発生素子3および前記インク吐出口7は、インク供給口9をはさんで両側に半ピッチずらした状態で配置されている。<100>の面方位を有するSi基板1の異方性エッチングにおいては、<100>面、言い換えれば基板裏面に対して54.7°の角度をもって<111>面、言い換えればインク供給口壁面11が形成される。すなわちインク供給口の開口幅（表面）12はインク供給口の開口幅（裏面）13と基板厚さ14により規定される。前記インク供給口の開口幅（表面）12をL1、前記インク供給口の開口幅（裏面）13をL2、前記基板厚さ14をtとすると、前記インク供給口の開口幅（表面）L1は下記式（１）で規定される。
【００１２】
L1 = L2 - 2*（t / tan54.7°）・・・・・・式（１）
インク供給口形成部の近傍にピンホールが存在しない場合、図3に示すようにインク供給のための貫通口9は開口幅（表面）L1 12の幅をもって形成され、インク吐出エネルギー発生素子3との距離を正確に規定することが可能である。しかしインク供給口形成部の近傍にピンホールが発生した場合、インク供給口部とピンホール部の間のSiが異方性エッチングの過程でエッチングされて消失し、図4に示すように部分的に大きく開口してしまうエッチング不良が発生する。エッチング不良部の開口幅（表面） L3  16が大きくなり前記インク吐出エネルギー発生素子3付近まで開口してしまうと、発生したエネルギーがインク供給口 9方向に逃げてしまい、エネルギーをインクの吐出に有効に生かせない。また、前記エッチング不良部の開口幅（表面） L3  16がさらに大きくなり前記インク吐出エネルギー発生素子3にかかる付近まで開口してしまうと、電気的な信頼性も著しく低下してしまう。
【００１３】
このようなエッチング不良の発生メカニズムは図5（a）〜（c）に示すように想定される。図5（a）に示すように基板1の裏面にはインク吐出エネルギー発生素子3および半導体電気回路素子を作製する段階で膜層が形成されている。具体的な例を挙げれば、前記基板1の裏面のSi面にしているのはLOCOS酸化膜17である。同一半導体基板上に複数個の素子を作製する場合、素子同士が好ましくない影響（寄生効果）を及ぼしあわないように、電気的に分離する必要がある。これを素子分離と呼ぶ。素子分離の一例としてLOCOS分離法が挙げられる。LOCOSとはLocal Oxidation of Silicon（シリコン局所酸化法）の略称である。Si基板を熱酸化してSiO2膜を成長させ、その上にSi3N4膜を形成、パターニングし、このSi3N4膜をマスクとして熱酸化を行うと、Si3N4膜で覆われていない部分に厚いSiO2膜が成長する。これがLOCOS酸化膜である。LOCOS酸化膜で分離された活性領域に素子を作製していく。この際、前記基板1の表面と同様、裏面にも前記LOCOS酸化膜と同等の膜が形成される。これが前記LOCOS酸化膜17である。このように前記基板1の表面に前記インク吐出エネルギー発生素子3および半導体電気回路素子を作製する段階で、前記基板1の裏面に表面と同等の膜が形成される。そして、これらの膜が裏面に残った状態で半導体工程が進むと、前記基板1の裏面に膜層が形成されるのである。具体的な例を挙げれば、前記基板1の裏面に形成された膜層を構成するものとして、ゲート絶縁膜18やゲート電極膜19がある。MOSトランジスタのゲート絶縁膜としては一般的にSiO2膜が用いられている。またゲート電極には、N型またはP型にドープされた多結晶シリコン（Poly-Si）膜が用いられている。異方性エッチングの際のエッチングマスクとなるLOCOS酸化膜17以外の膜層をドライエッチングにより除去する際には、次のようにしてエッチング不良が生じ得る。すなわち、図5（a）に示すようにピンホール20が存在した場合、ドライエッチングの過程でピンホール20の露出したSi面がエッチングされ、図5（b）に示すようにSiエッチング部21が形成される。このような前記Siエッチング部21は大きさによっては、次のような問題が発生する。すなわち、図5（c）に示すように前記LOCOS酸化膜17をパターニングする際のパターニングマスクとなるSiO2膜パターニングマスク層10を前記LOCOS酸化膜17上にスピンコート等により全面塗布する際、前記Siエッチング部21を前記SiO2膜パターニングマスク層10で覆うことができずSi面が露出された状態になってしまう。このため、インク供給口開口のためのエッチング、より具体的には、エッチング液としてTMAH（テトラメチルアンモニウムハイドロオキサイド）22wt%水溶液を約80℃に加熱温調して使用し十数時間異方性エッチングを行う際、前記Siエッチング部21もエッチングされてしまう。また図6（c）に示すように前記LOCOS酸化膜17をパターニングする際のパターニングマスクとなるSiO2膜パターニングマスク層10を前記LOCOS酸化膜17上にスピンコート等により全面塗布する際、前記Siエッチング部21を前記SiO2膜パターニングマスク層10で覆うことができても、インク供給口開口のためのエッチング、より具体的には、エッチング液としてTMAH（テトラメチルアンモニウムハイドロオキサイド）22wt%水溶液を約80℃に加熱温調して使用し十数時間異方性エッチングを行う際、前記Siエッチング部21の空気の熱膨張により、図6（d）に示すように前記SiO2膜パターニングマスク層10が破裂してしまうことになる。そして、この際破裂部分からTMAH水溶液が浸入し、前記Siエッチング部21もエッチングされてしまう。このようなエッチング不良の発生を抑制するためには、ピンホール部のSi面のオーバーエッチングを防ぐ必要がある。具体的にはインク吐出エネルギー発生素子および半導体電気回路素子を作製した段階で基板の裏面に形成されている膜層を、Siとの選択比が大きい方法（すなわち、前記膜層の除去進行速度がSi基板の除去進行速度よりも速い除去方法）で除去する必要がある。
【実施例１】
【００１４】
本実施例においては、異方性エッチングの際のエッチングマスクとなるSiO2膜以外の膜層を除去する工程において、Siとの選択比ができるだけ大きい方法により各膜を除去し、図1に示す製造工程によりインクジェット記録ヘッドを作製する。ドライエッチングはO2、N2およびCF4の混合ガスを使用し、60Paの圧力下においてRF Power 800Wで行った。ウェットエッチングはBHF水溶液を使用して行った。基板の裏面に形成されている膜層はSiO2膜とPoly-Si膜とで構成される。これらの膜のドライエッチング速度 Vdとウェットエッチング速度 Vwを表1に示す。
【００１５】
【表１】
2008119957.tif 000003
SiO2膜はPoly-Si膜やSiと比較してVdの値が著しく小さい。SiO2膜をドライエッチングにより除去するには長時間要するため、ピンホールが存在した場合には露出したSi面がオーバーエッチングされ、Siエッチング部21が形成されてしまい、これがエッチング不良発生の原因になると考えられる。これに対してSiO2膜のVwの値はPoly-Si膜やSiと比較して大きい。そのため、SiO2膜をウェットエッチングにより除去すればピンホールが存在した場合でも露出したSi面のオーバーエッチングを防ぎ、Siエッチング部21の形成を抑えることができると考えられる。そこで異方性エッチングの際のエッチングマスクとなるSiO2膜以外の膜層を除去する工程において、SiO2膜はウェットエッチング、Poly-Si膜はドライエッチングにより除去した。インク吐出エネルギー発生素子3および半導体電気回路素子が作製された面方位<100>を有する6インチMCZ基板1にオリフィスプレート 5、インク吐出口7、インク供給口9を有するチップを適宜形成した。異方性エッチングは、LOCOS酸化膜17をマスクとして、TMAH 22wt%水溶液を約80℃に加熱温調して使用し十数時間行った。図1に示す工程によりノズル部が形成された各基板における、エッチング不良発生率（インク供給口の開口幅（表面）が規格値をはずれているチップの発生率）を表2に示す。
【００１６】
【表２】
2008119957.tif 000004
表2から明らかなように、Siとの選択比が大きい方法で基板の裏面に形成されている膜層を除去した場合、エッチング不良の発生率が激減することが理解できる。
【図面の簡単な説明】
【００１７】
【図１】本発明のインクジェット記録ヘッドの基本的な製造工程の一例を示す断面模式図である。
【図２】本発明のインクジェット記録ヘッドの断面模式図である。
【図３】本発明のインクジェット記録ヘッドの裏面の模式図である。
【図４】本発明のインクジェット記録ヘッドの裏面の模式図である。
【図５】本発明のインクジェット記録ヘッドのエッチング不良発生模式図である。
【図６】本発明のインクジェット記録ヘッドのエッチング不良発生模式図である。
【符号の説明】
【００１８】
１  基板
2  SiO2膜
3  インク吐出エネルギー発生素子
4  溶解可能な樹脂層（インク流路部型材）
5  被覆樹脂層（オリフィスプレート）
6  撥水層
7  インク吐出口
8  保護材
9  インク供給口
10  SiO2膜パターニングマスク層
11  インク供給口壁面
12  開口幅（表面）L1
13  開口幅（裏面）L2
14  基板厚さt
15  エッチング不良部
16  エッチング不良部の開口幅（表面）L3
17  LOCOS酸化膜
18  ゲート絶縁膜
19  ゲート電極膜
20  ピンホール
21  Siエッチング部
【図１】
2008119957.tif 000005
【図２】
2008119957.tif 000006
【図３】
2008119957.tif 000007
【図４】
2008119957.tif 000008
【図５】
2008119957.tif 000009
【図６】
2008119957.tif 000010