(57)【要約】【課題】表示手段の検査及び調整のオーバーヘッドをなくし、スループットを向上することである。【解決手段】ＦＥＤ１０の各電子放出素子に印加する印加電圧値を記憶するメモリ２５，２６と、メモリ２５，２６に記憶された印加電圧値に基づいて、ＦＥＤ１０に電圧を印加し電流を測定する電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙと、測定された電流の電流測定データを記憶するメモリ２７，２８と、記憶された印加電圧値の電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの転送と、コンピュータ１から転送される印加電圧値の記憶とを、メモリ２５，２６に対して交互に切り替えて行い、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙから転送される電流測定データの記憶と、記憶された電流測定データのコンピュータ１への転送とを、メモリ２７，２８に対して交互に切り替えて行うタイミング制御回路２９と、を備える。【選択図】図１
2008128950.tif 000002
【特許請求の範囲】
【請求項１】
表示手段の画素ごとに設けられた電子放出素子に印加する印加電圧値を記憶する第１のメモリ及び第２のメモリと、
前記第１のメモリ及び前記第２のメモリに記憶された印加電圧値に基づいて、前記表示手段の電子放出素子に電圧を印加し、当該電子放出素子の電流を測定する電圧印加電流測定器と、
前記測定された電流の電流測定データを記憶する第３のメモリ及び第４のメモリと、
前記記憶された印加電圧値の前記電圧印加電流測定器への転送と、外部機器から転送される印加電圧値の記憶とを、前記第１のメモリ及び前記第２のメモリに対して交互に切り替えて行い、前記電圧印加電流測定器から転送される電流測定データの記憶と、前記記憶された電流測定データの前記外部機器への転送とを、前記第３のメモリ及び前記第４のメモリに対して交互に切り替えて行う制御手段と、を備えることを特徴とする表示手段検査調整装置。
【請求項２】
タイミング信号を発生するタイミング発生器を備え、
前記電圧印加電流測定器は、前記タイミング信号に基づいて前記電圧の印加及び前記電流の測定を行い、
前記制御手段は、待ち要求の発生と、前記印加電圧値又は電流測定データの転送発生との少なくとも一つに応じて、前記タイミング信号発生の待ち要求を前記タイミング発生器に出力することを特徴とする請求項１に記載の表示手段検査調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示手段検査調整装置に関する。
【背景技術】
【０００２】
従来、画素ごとに電子放出素子を有するディスプレイであるＦＥＤ（Field Emission Display）を検査及び調整する装置が実施されている（例えば、特許文献１、２参照）。
【０００３】
図５を参照して、従来のＦＥＤ検査調整システム２００を説明する。図５に、ＦＥＤ検査調整システム２００の構成を示す。
【０００４】
ＦＥＤ検査調整システム２００は、コンピュータ１Ａと、測定制御回路２Ａと、タイミング発生器３１Ａと、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ（ｎ：任意の整数）と、電圧印加電流測定器５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍ（ｍ：任意の整数）と、リレー切替回路６Ｘ−１〜６Ｘ−ｎと、リレー切替回路７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍと、ＦＥＤ１０と、を備えて構成される。測定制御回路２Ａは、メモリ２５Ａ，２７Ａを備えて構成される。
【０００５】
複数の電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍは、コンピュータ１Ａから設定された印加電圧値の電圧をＦＥＤ１０の電子放出素子に印加し、その時の素子電流を測定する。タイミング発生器３１Ａは、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍに、電圧印加タイミング及び電流測定タイミングを与える。
【０００６】
メモリ２５Ａは、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍから電圧を発生するための印加電圧値を記憶する。メモリ２７Ａは、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍにより測定される電流測定データを記憶する。測定制御回路２Ａは、メモリ２５Ａ，２７Ａとコンピュータ１Ａとをインタフェースし、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍとメモリ２５Ａ，２７Ａとをインタフェースする。
【０００７】
コンピュータ１Ａは、予め設定された印加電圧値をメモリ２５Ａに転送し、また電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍで測定された電流測定データをメモリ２７Ａから受信し、この電流測定データを決められたアルゴリズムで計算し、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍで次に印加する電圧の印加電圧値を算出してメモリ２５Ａに転送する。
【０００８】
ＦＥＤ１０は、Ｘ方向、Ｙ方向にマトリクス状に多数配置された画素ごとに電子放出素子を有するディスプレイである。ＦＥＤ１０のＸ方向、Ｙ方向のライン数が非常に多いため、全てのラインに電圧印加電流測定器を持つことは、コストが大きく、ＦＥＤ検査調整システム２００の装置全体の大きさにも制限がある。このため、リレー切替回路６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍは、ＦＥＤ１０のＸ方向、Ｙ方向の各ラインにリレーを切り替えて接続可能であり、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍに接続されている。
【０００９】
次に、ＦＥＤ検査調整システム２００の動作を説明する。ＦＥＤ検査調整システム２００において、タイミング発生器３１Ａの電圧印加タイミングで、予めコンピュータ１Ａに設定されてメモリ２５Ａに記憶された印加電圧値が測定制御回路２Ａにより読み出される。そして、測定制御回路２Ａから印加電圧値が電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍに転送され、リレー切替回路６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍのリレー接続が切り替えられて、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍにより印加電圧値が発生される。
【００１０】
そして、その印加電圧値がリレー切替回路６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍを経由して、ＦＥＤ１０のＸＹ方向の交点にあたる電子放出素子に印加され、タイミング発生器３１Ａの電流測定タイミングで、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍにより、その素子の電流測定データが測定される。このように、リレー切替回路６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍを切替えながらＦＥＤ１０の全素子に電圧印加及び電流測定を行うことで、ＦＥＤ１０の検査及び調整における電流測定データが収集され、測定制御回路２Ａにより電流測定データがメモリ２７Ａに記憶される。
【００１１】
ＦＥＤ１０の調整では、上記工程により収集された電流測定データが測定制御回路２Ａによりコンピュータ１Ａに転送され、コンピュータ１Ａによりある決められたアルゴリズムにより全画素の輝度が一定となるように新たな全画素の電子放出素子分の印加電圧値が算出され、測定制御回路２Ａに転送される。測定制御回路２Ａによりコンピュータ１Ａから受信した新たな印加電圧値がメモリ２５Ａに記憶され、リレー切替回路６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍを切替えながら上記電圧印加及び電流測定がＦＥＤ１０の全素子に対して行われる。このようなＦＥＤ１０の全素子の電圧印加及び電流測定の工程を、設定された回数繰り返すことで、ＦＥＤ１０の検査及び調整が完了する。
【特許文献１】特開２００１−３６１０１号公報
【特許文献２】特開平１０−１６３４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のＦＥＤ検査調整システム２００において、ＦＥＤ１０の全素子の電圧印加及び電流測定が完了後、コンピュータ１Ａにメモリ２５Ａの電流測定データが転送され、コンピュータ１Ａにより計算が行われ算出された結果としての印加電圧値がメモリ２５Ａに転送される。このため、メモリ２７Ａからコンピュータ１Ａへのデータ転送時間＋コンピュータ１Ａの計算時間＋コンピュータ１Ａからメモリ２５Ａへのデータ転送時間が、ＦＥＤ１０全画素測定のオーバーヘッドとなる。この全素子の電流測定を複数回繰り返すために、このオーバーヘッド時間が全測定時間に占める割合が非常に大きく、測定時間が非常に長くなってしまっていた。
【００１３】
また、ＦＥＤ１０の検査及び調整の電圧印加及び電流測定において、タイミング発生器３１Ａのタイミング信号出力を待たせたり、タイミング信号出力を停止させることができなかった。コンピュータ１Ａは、オペレーティングシステム上で動作しているため、処理要求をしてから実際に処理を実行するまでの時間が大きくバラツクために、ＦＥＤ１０の検査及び調整の電圧印加及び電流測定中に、コンピュータ１Ａとやり取りすることができにくくなっていた。
【００１４】
また、コンピュータ１Ａとのやり取りができたとしても、常にコンピュータ１Ａのオーバーヘッドの最大値として処理することが必要となり、ＦＥＤ１０の検査及び調整のスループットを大幅に低下させていた。
【００１５】
本発明の課題は、表示手段の検査及び調整のオーバーヘッドをなくし、スループットを向上することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、請求項１に記載の表示手段検査調整装置は、
表示手段の画素ごとに設けられた電子放出素子に印加する印加電圧値を記憶する第１のメモリ及び第２のメモリと、
前記第１のメモリ及び前記第２のメモリに記憶された印加電圧値に基づいて、前記表示手段の電子放出素子に電圧を印加し、当該電子放出素子の電流を測定する電圧印加電流測定器と、
前記測定された電流の電流測定データを記憶する第３のメモリ及び第４のメモリと、
前記記憶された印加電圧値の前記電圧印加電流測定器への転送と、外部機器から転送される印加電圧値の記憶とを、前記第１のメモリ及び前記第２のメモリに対して交互に切り替えて行い、前記電圧印加電流測定器から転送される電流測定データの記憶と、前記記憶された電流測定データの前記外部機器への転送とを、前記第３のメモリ及び前記第４のメモリに対して交互に切り替えて行う制御手段と、を備えることを特徴とする。
【００１７】
請求項２に記載の発明は、請求項１に記載の表示手段検査調整装置において、
タイミング信号を発生するタイミング発生器を備え、
前記電圧印加電流測定器は、前記タイミング信号に基づいて前記電圧の印加及び前記電流の測定を行い、
前記制御手段は、待ち要求の発生と、前記印加電圧値又は電流測定データの転送発生との少なくとも一つに応じて、前記タイミング信号発生の待ち要求を前記タイミング発生器に出力することを特徴とする。
【発明の効果】
【００１８】
請求項１に記載の発明によれば、表示手段の検査及び調整のオーバーヘッドをなくし、スループットを向上できる。
【００１９】
請求項２に記載の発明によれば、待ち要求が終わるまで電圧印加及び電流測定を一時停止できる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明の実施の形態について説明する。但し、発明の範囲は図示例に限定されない。
【００２１】
図１〜図３を参照して、本発明に係る実施の形態を説明する。図１に、本実施の形態のＦＥＤ検査調整システム１００の構成を示す。
【００２２】
ＦＥＤ検査調整システム１００は、外部機器としてのコンピュータ１と、制御手段としての測定制御回路２と、ＩＣ（Integrated Circuit）テスタ３と、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ（ｎ：任意の整数），５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍ（ｍ：任意の整数）と、リレー切替回路６Ｘ−１〜６Ｘ−ｎと、リレー切替回路７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍと、表示手段としてのＦＥＤ１０と、を備えて構成される。
【００２３】
測定制御回路２は、スイッチ回路２１〜２４と、第１〜第４のメモリとしてのメモリ２５〜２８と、タイミング制御回路２９と、を備えて構成される。ＩＣテスタ３は、タイミング発生器３１を含んで構成される。
【００２４】
ＦＥＤ１０は、Ｘ方向、Ｙ方向にマトリクス状に多数（ｎ×ｍ）配置された画素ごとに電子放出素子を有するディスプレイであり、例えばＳＥＤ（Surface-condition Electron-emitter Display）である。ＦＥＤ１０のＸ方向、Ｙ方向のライン数が非常に多いため、全てのラインに電圧印加電流測定器を持つことは、コストが大きく、ＦＥＤ検査調整システム１００の装置全体の大きさにも制限がある。このため、リレー切替回路６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍは、ＦＥＤ１０のＸ方向、Ｙ方向の各ラインにリレーを切り替えて接続可能であり、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍに接続されている。
【００２５】
コンピュータ１は、予め設定された設定データ（印加電圧値及び切替回路データ）をメモリ２５，２６に転送し、また電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍで測定された電流測定データをメモリ２７，２８から受信し、この電流測定データを決められたアルゴリズムで計算し、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍで印加する電圧の印加電圧値と、電圧印加先に接続するためのリレー切替回路６Ｘ−１〜６Ｘ−ｍ，７１Ｙ−１〜７１Ｙ−ｎ、７２Ｙ−１〜７２Ｙ−ｎの切替回路データとを算出して設定データとしてメモリ２５，２６に転送する。
【００２６】
測定制御回路２は、メモリ２５〜２８とコンピュータ１とをインタフェースし、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍと、メモリ２５〜２８とをインタフェースする。
【００２７】
スイッチ回路２１は、コンピュータ１から受信した設定データを、メモリ２５，２６のどちらに書き込むかを切替制御する。スイッチ回路２２は、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍで測定された電流測定データを記憶したメモリ２７，２８のどちらに記憶された電流測定データからコンピュータ１へ転送するかを切替制御する。スイッチ回路２３は、メモリ２５，２６のどちらに記憶された設定データから電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍへ転送するかを切替制御する。スイッチ回路２４は、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍで測定された電流測定データをメモリ２７，２８のどちらに書き込むかを切替制御する。
【００２８】
タイミング制御回路２９は、ＩＣテスタのタイミング発生器３１が発生するタイミング信号（後述）に基づいて、電圧印加タイミング信号及び電流測定信号を発生して電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍへ転送する。また、タイミング制御回路２９は、タイミング発生器３１が発生するタイミング信号に基づいて、検査及び調整の状況に応じてスイッチ回路２１〜２４を切替制御する。また、タイミング制御回路２９は、印加電圧値の書き込み、電流測定データの読み込みの処理開始の指示をコンピュータ１に与え、コンピュータ１のオーバーヘッドに基づいてＷａｉｔ要求信号Ｓ５又は測定停止要求信号をタイミング発生器３１に出力する。
【００２９】
ＩＣテスタ３は、例えばＳＯＣ（System On Chip）のＩＣテスタであり、Ｗａｉｔ要求がある場合にタイミング信号の発生を一時停止するマッチ検出機能を有するものとする。タイミング発生器３１は、ＩＣテスタ３の操作部（図示せず）からのユーザ設定等により、プログラムされた時間設定及びパターン設定により様々な種類のタイミング信号を出力可能である。例えば、タイミング信号自体の幅や、ある時間からのタイミング信号の開始タイミングを変更して出力できる。ＩＣテスタ３は、Ｆｒａｍｅ信号Ｓ１、電圧印加電流測定器出力タイミング信号Ｓ２、電圧印加電流測定器測定タイミング信号Ｓ３、切替回路タイミング信号Ｓ４等のタイミング信号を出力する。また、タイミング発生器３１は、タイミング制御回路２９から入力されたＷａｉｔ要求信号Ｓ５に応じてタイミング信号の発生を一時停止し、タイミング制御回路２９から入力された測定停止要求信号に応じてタイミング信号の発生を停止する。
【００３０】
複数の電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎは、ＦＩＦＯ（First In First Out）メモリ、電流計を含み、メモリ２５，２６から転送される設定データをＦＩＦＯメモリに記憶し、その設定データの切替回路データに基づいて、リレー切替回路６Ｘ−１〜６Ｘ−ｎのリレー接続を切り替えて、同じく設定データの印加電圧値の電圧を発生してＦＥＤ１０のＸ方向の電子放出素子に印加する。また、電圧印加電流測定器４Ｘ−１〜４Ｘ−ｎは、その時のＦＥＤ１０の印加された画素の電子放出素子の素子電流を電流計により測定し、電流測定データとして測定制御回路２に転送する。
【００３１】
複数の電圧印加電流測定器５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍは、ＦＩＦＯメモリ、電流計を含み、メモリ２５，２６から転送される設定データをＦＩＦＯメモリに記憶し、その設定データの切替回路データに基づいて、リレー切替回路７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍの各リレー接続を切り替えて、同じく設定データの印加電圧値の電圧を発生してＦＥＤ１０の電子放出素子に印加する。また、電圧印加電流測定器５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍは、その時のＦＥＤ１０のＹ方向の画素の電子放出素子の素子電流を電流計により測定し、電流測定データとして測定制御回路２に転送する。リレー切替回路７１Ｙ−１〜７１Ｙ−ｍと、７２Ｙ−１〜７２Ｙ−ｍとで同時に切り替えられるラインとは、同一のラインである。また、Ｙ方向の同ライン上で、リレー切替回路７１Ｙ−１〜７１Ｙ−ｍを介して印加される電圧と、リレー切替回路７２Ｙ−１〜７２Ｙ−ｍを介して印加される電圧とは異なる値となる。
【００３２】
次に、図２〜図３を参照して、ＦＥＤ検査調整システム１００の動作を説明する。ＦＥＤ検査調整システム１００において、ＦＥＤ１０の検査及び調整で先ず、コンピュータ１により、ＦＥＤ１０内全画素の電子放出素子（全素子）の１／Ｎ（Ｎ：任意の整数）に相当する予め設定された電圧印加データ及び切替回路データがメモリ２５，２６に転送される。そして、タイミング制御回路２９により、スイッチ回路２１が切り替えられて、受信した電圧印加データ及び切替回路データがメモリ２５，２６に記憶される。Ｎは、電圧印加データ及び切替回路データがメモリ２５，２６に記憶が可能な容量に対応する。本実施の形態では、メモリ２５→２６に順に初期データが記憶されるケースとして、以下の動作を説明する。
【００３３】
図２に、メモリ２５，２６に記憶される設定データの一例を示す。図２に示すように、メモリ２５，２６に記憶される設定データの印加電圧値は、電圧印加電流測定器４Ｘ−１印加電圧値〜電圧印加電流測定器４Ｘ−ｎ印加電圧値、電圧印加電流測定器５１Ｙ−１，５２Ｙ−１印加電圧値〜電圧印加電流測定器５１Ｙ−ｍ，５２Ｙ−ｍ印加電圧値を有する。電圧印加電流測定器５１Ｙ−１，５２Ｙ−１印加電圧値〜電圧印加電流測定器５１Ｙ−ｍ，５２Ｙ−ｍ印加電圧値は、電圧印加電流測定器５１Ｙ−１〜５１Ｙ−ｍと電圧印加電流測定器５２Ｙ−１〜５２Ｙ−ｍとのそれぞれに対応する印加電圧値を含む。
【００３４】
メモリ２５，２６に記憶される設定データの切替回路データは、電圧印加電流測定器４Ｘ−１切替回路データ〜電圧印加電流測定器４Ｘ−ｎ切替回路データ、電圧印加電流測定器５１Ｙ−１，５２Ｙ−１切替回路データ〜電圧印加電流測定器５１Ｙ−ｍ，５２Ｙ−ｍ切替回路データを有する。電圧印加電流測定器５１Ｙ−１，５２Ｙ−１切替回路データ〜電圧印加電流測定器５１Ｙ−ｍ，５２Ｙ−ｍ切替回路データは、電圧印加電流測定器５１Ｙ−１〜５１Ｙ−ｎと電圧印加電流測定器５２Ｙ−１〜５２Ｙ−ｎとのそれぞれに対応する切替回路データを含む。
【００３５】
各回目の設定データは、リレー切替回路６Ｘ−１〜６Ｘ−ｎで同時にｎ個の電子放出素子を選択して電圧印加及び電流測定するためのデータとする。ｋ個の設定データ（１〜ｋ回目、又は（ｋ＋１）〜２ｋ回目、…）は、メモリ２５又は２６に一度に格納可能なデータとする。また、メモリ２５及び２６に一度に格納される２ｋ個の設定データが、ＦＥＤ１０の全素子の１／Ｎ個に対応する。また、全素子の検査及び調整に必要な設定データ数を３ｋ以上とする。
【００３６】
メモリ２５に１〜ｋ回目までの予め設定された設定データが記憶される。また、図２に示すように、設定データには、回数ごとに、データの最後を識別するための設定データＥＮＤ識別データが含まれる。
【００３７】
図２において、１回目の設定データ内で、電圧印加電流測定器４Ｘ−１切替回路データ〜電圧印加電流測定器４Ｘ−ｎ切替回路データ、電圧印加電流測定器５１Ｙ−１，５２Ｙ−１切替回路データ〜電圧印加電流測定器５１Ｙ−ｍ，５２Ｙ−ｍが２順しているのは、１回目の設定で、異なる２種の印加電圧値が電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙに設定されることを示す。これは、他の回数目の設定でも同様である。また、切替回路データは、同じ設定データ内の１順目、２順目で、同じ電子放出素子を選択するものとなる。
【００３８】
また、同様に、メモリ２６に（ｋ＋１）〜２ｋ回目までの予め設定された設定データが記憶される。
【００３９】
次いで、ＦＥＤ検査調整システム１００のメモリ２５，２６への最初の設定データ記憶以後の動作を説明する。図３に、本実施の形態におけるＦＥＤ検査調整システム１００の各種信号を示す。具体的には、電流測定開始以降に、タイミング発生器３１から発生されるタイミング信号と、タイミング制御回路２９から発生される信号と、動作状態を示す各回路信号とを示す。
【００４０】
先ず、メモリ２５，２６に設定データが記憶された状態で、図３のスイッチ回路２３動作信号Ｓ１３に示すように、タイミング制御回路２９により、スイッチ回路２３がメモリ２５側に切り替えられて、記憶された設定データのｒ（ｒ：ｒ＜ｋを満たす任意の整数）回の測定に必要な設定データが全て、対応する電圧印加電流測定器４Ｘ及び電圧印加電流測定器５１Ｙ，５２ＹのＦＩＦＯメモリに転送されて記憶される。
【００４１】
この時、タイミング制御回路２９は、メモリ２５のアドレスを進めながら、メモリ２５に記憶された設定データＥＮＤ識別データを検出し、ｒ回の設定データＥＮＤ識別データが検出されるまでメモリ２５のアドレスを進めて設定データを電圧印加電流測定器４Ｘ及び電圧印加電流測定器５１Ｙ，５２Ｙに転送する。このメモリ２５から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの設定データ転送は、図３のメモリ２５ｏｒ２６から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへのデータ転送時間Ｓ７で表される。
【００４２】
Ｆｒａｍｅ信号Ｓ１は、タイミング発生器３１から発生され、１回の測定期間Ｔｆ１を表すタイミング信号である。このタイミング信号を基準に他のタイミング信号が発生される。
【００４３】
切替回路タイミング信号Ｓ４は、タイミング発生器３１から発生され、リレー切替回路６Ｘ，７１Ｙ，７２Ｙの切替タイミングを示す。タイミング制御回路２９は、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙに、切替回路タイミング信号Ｓ４を出力する。電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙは、切替回路タイミング信号Ｓ４及び電圧印加電流測定器切替回路データに基づきリレー切替回路６Ｘ，７１Ｙ，７２Ｙを切替制御する。リレー切替回路６Ｘ，７１Ｙ，７２Ｙは、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙの制御により、切替回路をＯＮ，ＯＦＦ制御して、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙの出力をＦＥＤ１０の電子放出素子に接続する。
【００４４】
電圧印加電流測定器出力タイミング信号Ｓ２は、タイミング発生器３１から発生され、電圧印加電流測定器４Ｘ，５１Ｙ，５２ＹのＦＩＦＯメモリに記憶されている印加電圧値を読み出して、電圧印加電流測定器出力信号Ｓ６として出力するためのタイミング信号である。タイミング制御回路２９は、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙに、電圧印加電流測定器出力タイミング信号Ｓ２を出力する。電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙは、電圧印加電流測定器出力タイミング信号Ｓ２及び印加電圧データに基づき電圧印加電流測定器出力信号Ｓ６を発生してリレー切替回路６Ｘ，７１Ｙ，７２Ｙに出力する。このようにして、ＦＥＤ１０の電子放出素子が選択されて電圧が印加される。
【００４５】
電圧印加電流測定器測定タイミング信号Ｓ３は、タイミング発生器３１から発生され、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙが、電圧印加中の電子放出素子の素子電流を測定するためのタイミング信号である。タイミング制御回路２９は、電圧印加電流測定器測定タイミング信号Ｓ３を電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙに出力する。電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙは、上記電子放出素子への電圧印加とともに、電圧印加電流測定器測定タイミング信号Ｓ３に基づき、ＦＥＤ１０の電圧印加された素子電流を測定する。電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙは、次のＦｒａｍｅ信号Ｓ１のＯＮに応じて、電流測定データを、図３のスイッチ回路２４動作信号Ｓ１１に示すように、スイッチ回路２４で切り替えられているメモリ２７に転送する。
【００４６】
電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙからメモリ２７への電流測定データ転送は、図３の電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙからメモリ２７ｏｒ２８へのデータ転送時間Ｓ８で表され、測定期間Ｔｆ１よりも十分に小さな時間となる。
【００４７】
メモリ２５から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの１〜ｒ回目までの設定データ転送が完了すると、メモリ２５から電圧印加電流測定器４Ｘ，５１Ｙ，５２ＹのＦＩＦＯメモリに（ｒ＋１）回目〜の測定に必要なデータが転送されて記憶される。この転送時間もまた、メモリ２５ｏｒ２６から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへのデータ転送時間Ｓ７に示すように、測定期間Ｔｆ１よりも十分に小さな時間である。上記のような動作が、ＩＣテスタ３のタイミング発生器３１から出力されるタイミング信号に基づいて繰り返し実行される。
【００４８】
次いで、メモリ２５に記憶されているｋ回測定分の設定データが、電圧印加電流測定器４Ｘ，５１Ｙ，５２ＹのＦＩＦＯメモリに転送し終わった時点で、図３のスイッチ回路２３動作信号Ｓ１３、スイッチ回路２１動作信号Ｓ１４に示すように、タイミング制御回路２９は、スイッチ回路２３の接続をメモリ２６側に切り替え、同時に、スイッチ回路２１の接続をメモリ２５側に切り替える。そして、タイミング制御回路２９は、次のＦｒａｍｅ信号Ｓ１がＯＮされた時点で、メモリ２６に記憶された設定データを読み出して電圧印加電流測定器４Ｘ，５１Ｙ，５２ＹのＦＩＦＯメモリに転送する。
【００４９】
タイミング制御回路２９は、スイッチ回路２１の接続をメモリ２５側に切り替えると、（２ｋ＋１）〜３ｋ回目の測定に必要な設定データの要求をコンピュータ１に通知する。コンピュータ１は、この要求に応じて、メモリ２５に設定データを転送する処理を開始する。このコンピュータ１からメモリ２５への設定データ転送は、図３のコンピュータ１からメモリ２５ｏｒ２６のデータ転送時間Ｓ１０で表される。
【００５０】
コンピュータ１は、メモリ２６に記憶されている全ての電流測定データを電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙに転送する時間内に、メモリ２５に設定データを転送及び書き込みすることができれば、測定中に待ち時間を挿入することなく測定を継続できる。しかし、コンピュータ１の処理状況等により、その時間内で処理を行うことできない場合、タイミング制御回路２９は、Ｗａｉｔ要求信号Ｓ５をタイミング発生器３１に出力することにより、タイミング発生器３１のＦｒａｍｅ信号Ｓ１に待ち時間を挿入することができる。図３に示すように、（ｊ＋１）回目の電流測定において、Ｗａｉｔ要求信号Ｓ５がオンされると、Ｆｒａｍｅ信号Ｓ１の測定期間がＴｆ１→Ｔｆ２となる。
【００５１】
Ｗａｉｔ要求信号Ｓ５は、上記のように、コンピュータ１の処理状況、通信状況により、コンピュータ１からメモリ２５及び２６へのデータ転送が遅れ、メモリ２５，２６に記憶されている転送可能な設定データがなくなる場合以外にも、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙ（ＦＥＤ１０）とメモリ２５〜２８との間のデータ転送が混雑する場合や、コンピュータ１の処理状況、通信状況により、メモリ２７及び２８からコンピュータ１への電流測定データの転送が遅れ、メモリ２７，２８に記憶可能な電流測定データがなくなる場合等に、発生される。
【００５２】
このようにして、メモリ２５，２６では、メモリ２５，２６への最初の設定データ転送、記憶から、メモリ２５から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの設定データ転送→メモリ２６から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの設定データ転送及びコンピュータ１からメモリ２５への設定データ転送、記憶→メモリ２５から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの設定データ転送及びコンピュータ１からメモリ２６への設定データ転送、記憶→…のような処理が繰り返される。
【００５３】
同様に、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙで測定された電流測定データについて、予め決められた回数の測定データがメモリ２７に記憶されると、タイミング制御回路２９は、図３のスイッチ回路２４動作信号Ｓ１１，スイッチ回路２２動作信号Ｓ１２に示すように、スイッチ回路２４の接続をメモリ２８側に切り替え、同時に、スイッチ回路２２の接続をメモリ２７側に切り替える。
【００５４】
タイミング制御回路２９は、スイッチ回路２２の接続をメモリ２７側に切り替えると、コンピュータ１に通信要求を通知し、電流測定データをメモリ２７からコンピュータ１に転送する。このメモリ２７からコンピュータ１への設定データ転送は、図３のメモリ２７ｏｒ２８からコンピュータ１へのデータ転送時間Ｓ９で表される。
【００５５】
コンピュータ１は、受信した電流測定データに基づいて、決められたアルゴリズムに基づいて計算を開始し、次の設定データを算出する。なお、ＦＥＤ１０の電圧印加及び電流測定を予め設定された回数行い、次の設定データの算出が不要な場合に、例えば、コンピュータ１は、受信した電流測定データを記憶する。また、タイミング制御回路２９は、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙから転送された電流測定データを連続してメモリ２８に記憶する。
【００５６】
このようにして、メモリ２７，２８では、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙからメモリ２７への電流測定データ転送及び記憶→メモリ２７からコンピュータ１への電流測定データ転送、並びに電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙからメモリ２８への電流測定データ転送及び記憶→メモリ２８からコンピュータ１への電流測定データ転送、並びに電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙからメモリ２７への電流測定データ転送及び記憶→…のように処理が繰り返される。上記のようなメモリ２５〜２８等における処理が繰り返されることにより、ＦＥＤ１０の全素子の検査及び調整が完了する。
【００５７】
以上、本実施の形態によれば、メモリ２５，２６を設け、メモリ２５に記憶された設定データの電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの転送、並びにコンピュータ１から転送される設定データのメモリ２６への記憶と、メモリ２６に記憶された設定データの電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの転送、並びにコンピュータ１から転送される設定データのメモリ２５への記憶と、を交互に行う。また、メモリ２７，２８を設け、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙから転送される電流測定データのメモリ２７への記憶、並びにメモリ２８に記憶された電流測定データのコンピュータ１への転送と、電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙから転送される電流測定データのメモリ２８への記憶、並びにメモリ２７に記憶された電流測定データのコンピュータ１への転送と、を交互に行う。このため、ＦＥＤ１０の検査及び調整のオーバーヘッドをなくし、スループットを向上できる。
【００５８】
また、Ｗａｉｔ要求信号Ｓ５を発生するので、その待ち要求が終わるまで電圧印加及び電流測定を一時停止できる。また、Ｗａｉｔ要求信号Ｓ５による各種タイミング信号への待ち時間の挿入は、ＩＣテスタ３のマッチ検出機能により容易に実現できる。
【００５９】
（変形例）
図４を参照して、上記実施の形態の変形例を説明する。図４に、本変形例におけるＦＥＤ検査調整システム１００の各種信号を示す。
【００６０】
本変形例では、上記実施の形態と同様に、ＦＥＤ検査調整システム１００を用い、その動作を異にする。このため、上記実施の形態と異なる部分を主として説明する。
【００６１】
図４に示すように、本変形例では、タイミング発生器３１からＦｒａｍｅ信号Ｓ１ａと、電圧印加電流測定器出力タイミング信号Ｓ２ａと、電圧印加電流測定器測定タイミング信号Ｓ３ａと、切替回路タイミング信号Ｓ４ａと、を出力する。タイミング制御回路２９は、Ｗａｉｔ要求信号Ｓ５ａをタイミング発生器３１に出力する。また、メモリ２５ｏｒ２６から電圧印加電流測定器へのデータ転送時間Ｓ７ａと、メモリ２７ｏｒ２８からコンピュータ１へのデータ転送時間Ｓ８ａとは、図４のように表される。Ｆｒａｍｅ信号Ｓ１ａは、Ｗａｉｔ要求信号Ｓ５ａのＯＮに対応した測定期間を有し、その他の信号Ｓ２ａ〜Ｓ９ａがＦｒａｍｅ信号Ｓ１ａに対応している。
【００６２】
ＦＥＤ１０の素子電流の測定中に、大量のデータ転送（コンピュータ１からメモリ２５，２６への設定データ転送、メモリ２７，２８からコンピュータ１への電流測定データ転送）をする場合、データ転送をする回路が発生するノイズの影響で、測定値が安定しない等の問題が発生することがある。
【００６３】
本変形例では、タイミング制御回路２９内にモード切替レジスタを設け、タイミング制御回路２９が、メモリ２５，２６から電圧印加電流測定器４Ｘ，５１Ｙ，５２Ｙへの設定データ転送中と、メモリ２７，２８からコンピュータ１への電流測定データ転送中とに、必ずＷａｉｔ要求信号Ｓ５ａをオンしてタイミング発生器３１に出力するモードとし、電流測定中にデータ転送待ち時間を挿入することとした。
【００６４】
このため、本変形例によれば、上記実施の形態の効果を有するとともに、電流測定中にデータ転送をすることにより発生するノイズの影響を軽減できる。
【００６５】
なお、上記各実施の形態における記述は、本発明に係る表示手段検査調整装置の一例であり、これに限定されるものではない。
【００６６】
例えば、上記実施の形態及び変形例では、ＦＥＤ１０のＹ方向について、電圧印加電流測定器及びリレー切替回路を両側に設けて電圧印加及び電流測定を行う構成としたが、これに限定されるものではない。例えば、ＦＥＤ１０のＹ方向について、電圧印加電流測定器及びリレー切替回路を片側に設けて電圧印加及び電流測定を行う構成としてもよい。
【００６７】
また、ＦＥＤ１０の電圧印加及び電流測定の電子放出素子の選択手順は、上記実施の形態及び変形例のものに限定されない。少なくともＦＥＤ１０の全素子を選択できる手順であればよい。
【００６８】
その他、上記実施の形態及び変形例におけるＦＥＤ検査調整システム１００の細部構成及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る実施の形態のＦＥＤ検査調整システム１００の構成を示す図である。
【図２】メモリ２５，２６に記憶される設定データの一例を示す図である。
【図３】本発明に係る実施の形態におけるＦＥＤ検査調整システム１００の各種信号を示すタイミングチャートである。
【図４】本発明に係る実施の形態の変形例におけるＦＥＤ検査調整システム１００の各種信号を示すタイミングチャートである。
【図５】ＦＥＤ検査調整システム２００の構成を示す図である。
【符号の説明】
【００７０】
１００，２００  ＦＥＤ検査調整システム
１，１Ａ  コンピュータ
２，２Ａ  測定制御回路
２１〜２４  スイッチ回路
２５〜２８，２５Ａ，２７Ａ  メモリ
２９  タイミング制御回路
３  ＩＣテスタ
３１，３１Ａ  タイミング発生器
４Ｘ−１〜４Ｘ−ｎ，５１Ｙ−１〜５１Ｙ−ｍ，５２Ｙ−１〜５２Ｙ−ｍ  電圧印加電流測定器
６Ｘ−１〜６Ｘ−ｎ，７１Ｙ−１〜７１Ｙ−ｍ，７２Ｙ−１〜７２Ｙ−ｍ  リレー切替回路
１０  ＦＥＤ
【図１】
2008128950.tif 000003
【図２】
2008128950.tif 000004
【図３】
2008128950.tif 000005
【図４】
2008128950.tif 000006
【図５】
2008128950.tif 000007