(57)【要約】【課題】能動層として窒化ガリウム（ＧａＮ）系の化合物半導体層を採用して構成される化合物半導体装置について、電流をオフしやすくすること。【解決手段】トランジスタ構造を有する化合物半導体装置であって、基板１と、基板１の上に形成されたＧａＮ含有の第１層３と、第１層３より上に形成されて第１層３よりも格子定数の大きいＩｎＮ含有の第２層４と、第２層４より上に形成されて第２層４よりもエネルギーバンドギャップの小さいＧａＮ含有の第３層５と、第３層５の上に形成されるチャネル領域層２ＤＥＧを有している。【選択図】図１
2008252034.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ構造を有する化合物半導体装置であって、
基板と、
前記基板の上に形成されたＧａＮ含有の第１層と、
前記第１層より上に形成されて前記第１層よりも格子定数の大きいＩｎＮ含有の第２層と、
前記第２層より上に形成されて前記第２層よりもエネルギーバンドギャップの小さいＧａＮ含有の第３層と、
前記第３層の上に形成されるチャネル領域層と
を有することを特徴とする化合物半導体装置。
【請求項２】
前記第２層は、前記第３層よりも格子定数が大きいことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第２層の少なくとも上層部は、前記第３層よりも格子定数が小さいことを特徴とする請求項１に記載の化合物半導体装置。
【請求項４】
前記第２層は、膜厚方向に格子定数が変化していることを特徴とする請求項１乃至請求項３に記載の化合物半導体装置。
【請求項５】
前記チャネル領域層は、少なくとも一部に前記第３層を含むことを特徴とする請求項１乃至請求項４のいずれかに記載の化合物半導体装置。
【請求項６】
前記第２層は（ＩｎxＡｌ1-x）yＧａ1-yＮ層（０＜ｘ≦１、０＜ｙ≦１）であることを特徴とする請求項１乃至請求項５に記載の化合物半導体装置。
【請求項７】
組成ｘが上部に向かって低下していくことを特徴とする請求項６に記載の化合物半導体装置。
【請求項８】
前記チャネル領域層の上には、前記チャネル領域層との界面にピエゾ分極によるキャリアを発生させる第４層が形成されていることを特徴とする請求項１乃至請求項７に記載の化合物半導体装置。
【請求項９】
前記第４層にオーミック接触するソース電極と、
前記ソース電極から離れた領域で前記第４層にオーミック接触するドレイン電極と、
前記ソース電極と前記ドレイン電極の間に形成されて前記第４層にショットキー接触するゲート電極とを有することを特徴とする請求項１乃至請求項８に記載の化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置に関し、特に、能動層として窒化ガリウム（ＧａＮ）系の化合物半導体層を採用して構成される化合物半導体装置に関する。
【背景技術】
【０００２】
ＧａＮ系半導体装置として、基板上にＧａＮ層とＡｌＧａＮ層を順に結晶成長し、ＧａＮ層をチャネル層とする電子デバイスの開発が活発に行われている。ＧａＮ層が形成される基板として、例えば、サファイア基板、ＳｉＣ基板、ＧａＮ基板、シリコン基板等がある。
【０００３】
ＧａＮ層は、エネルギーバンドギャップが３．４ｅＶであってＧａＡｓの１．４ｅＶに比べて大きく、高耐圧での動作が期待されている。
【０００４】
高耐圧のＧａＮ電子デバイスとして、ＧａＮ−高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が下記の特許文献１などに記載されている。
【０００５】
ＧａＮ−ＨＥＭＴを増幅器として使用した場合に、ロードインピーダンスを大きくする負荷線を得ることができ、その結果、高効率動作が可能になる。
【０００６】
また、ＧａＮ−ＨＥＭＴは、パワー密度が大きいために、チップサイズを小さくでき、増幅器のロスを小さくすることができる。小型でロードインピーダンスが大きく、整合のとりやすい増幅器は低コスト化が可能である。
【０００７】
そのような利点から、ＧａＮ−ＨＥＭＴは、近年、より周波数の高いミリ波帯の通信システム用に開発が盛んに行われている。
【０００８】
ＧａＮ−ＨＥＭＴは、例えば図９に示すような構造を有している。
【０００９】
図９において、ＳｉＣ基板１０１上にはＡｌＮ層１０２、ＧａＮ層１０３、ｎ型ＡｌＧａＮ層１０４、ｎ型ＧａＮ層１０５が順に形成されている。なお、ＡｌＮ層１０２とＧａＮ層１０３の下層部はバッファ層を構成する。
【００１０】
また、ｎ型ＡｌＧａＮ層１０４には、間隔をおいて形成されるソース電極１０７ｓとドレイン電極１０７ｄがオーミック接触され、さらに、ｎ型ＧａＮ層１０５には、ソース電極１０７ｓとドレイン電極１０７ｄの間に間隔をおいて形成されるゲート電極１０８がショットキー接触している。
【００１１】
さらに、ソース電極１０７ｓとドレイン電極１０７ｄの間のｎ型ＧａＮ層１０５上には保護絶縁膜として窒化シリコン層１０６が形成されている。
【００１２】
【特許文献１】特開２００６−１１４６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ミリ波向けのＧａＮ−ＨＥＭＴを開発する場合に、ゲート電極１０８のゲート長を０．１μｍ程度まで短くすることが必要である。従来の携帯電話基地局に使用されるＨＥＭＴのゲート長は０．８μｍ程度であった。
【００１４】
しかし、ゲート長が短くなるにつれて、ＧａＮ層１０３のチャネル領域で加速されて高エネルギーを持った電子が、バッファ層であるＡｌＮ層１０２側に拡散してしまい、電流をオフしにくくなることがわかってきた。
【００１５】
そして、図１０に示すように、ゲート電圧Ｖｇｓの閾値、例えば−１Ｖでドレイン・ソース間電流Ｉｄｓをオフできない場合には、効率が低下してしまい、信頼性も低下する。
同時に温度を変化させた場合に、高温になるとさらに電子がバッファ側へ拡散するため、オフ電流が増加してしまい、より効率が低下してしまう。
【００１６】
本発明の目的は、電流をオフしやすい構造を有する化合物半導体装置を提供する。
【課題を解決するための手段】
【００１７】
本発明の１つの観点によれば、トランジスタ構造を有する化合物半導体装置であって、基板と、前記基板の上に形成されたＧａＮを含む第１層と、前記第１層より上に形成されて前記第１層よりも格子定数の大きいＩｎＮを含む第２層と、前記第２層より上に形成されて前記第２層よりもエネルギーバンドギャップの小さいＧａＮを含む第３層と、前記第３層の上に形成されるチャネル領域層とを有している。
【発明の効果】
【００１８】
本発明によれば、チャネル領域層の下方に形成される第２層は、チャネル領域により加速されたキャリアをその下の基板側に移動することを防止する。これにより、ソース・ドレイン間を流れる電流をゲート電圧によりオフすることが容易になる。また、温度を上昇させた場合もバッファ側への電子の移動を抑えることができる。
【発明を実施するための最良の形態】
【００１９】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
（第１の実施の形態）
図１（ａ）〜（ｃ）は、本発明の第１実施形態に係る化合物半導体装置及びその形成工程を示す断面図である。
【００２１】
次に、図１（ａ）に示すような層構造を形成するまでの工程を説明する。
【００２２】
まず、単結晶のＳｉＣ基板１上に、厚さ０．３μｍのＡｌＮ層２と厚さ２．５μｍのノンドープＧａＮ層３をバッファ層として形成する。続いて、ノンドープＧａＮ層３の上に、ノンドープＩｎx1Ａｌ1-x1Ｎ(ｘ1＝０．２)層４を２０ｎｍ、ノンドープＧａＮ層５を１００ｎｍ、ノンドープＡｌy1Ｇａ1-y1Ｎ層６を５ｎｍ、ｎ型Ａｌy1Ｇａ1-y1Ｎ層７を２０ｎｍ、およびｎ型ＧａＮ層８を７ｎｍの厚さに順に形成する。なお、Ａｌy1Ｇａ1-y1Ｎ層６、７の組成ｙ1を例えば０．３３とする。
【００２３】
ＡｌＮ層２からｎ型ＧａＮ層８までの層は、原料ガスを選択して有機金属化学気相エピタキシー（ＭＯＶＰＥ）法により連続的に形成される。
【００２４】
アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料、インジウム（Ｉｎ）の原料として、それぞれトリメチルアルミニウム、トリメチルガリウム、トリメチルインジウムを使用する。また、窒素（Ｎ）の原料として例えばアンモニア（ＮＨ3）を使用する。
【００２５】
ｎ型Ａｌy1Ｇａ1-y1Ｎ層７には、例えば濃度４×１０１８／ｃｍ−３でシリコン（Ｓｉ）がドープされている。また、ｎ型ＧａＮ層８には、例えば濃度５×１０１８／ｃｍ−３でＳｉがドープされている。Ｓｉは、ｎ型ドーパントであり、その原料として例えばシランが使用される。
【００２６】
その後に、ｎ型ＧａＮ層８の上に、保護絶縁膜となる窒化シリコン（ＳｉＮ）膜９をプラズマＣＶＤ法により例えば４０ｎｍ程度の厚さに形成する。
【００２７】
次に、図１（ｂ）に示す構造を形成するまでの工程について説明する。
【００２８】
まず、窒化シリコン膜９をフォトリソグラフィー法によりパターニングしてソース領域とドレイン領域にソース用開口部９ｓとドレイン用開口部９ｄを形成する。
【００２９】
さらに、ソース用開口部９ｓとドレイン用開口部９ｄを通してｎ型ＧａＮ層８をドライエッチングすることにより、ソース用開口部９ｓとドレイン用開口部９ｄからｎ型Ａｌy1Ｇａ1-y1Ｎ層７を露出させる。ドライエッチングに使用されるガスとして例えば塩素（Ｃｌ2）を使用する。
【００３０】
続いて、窒化シリコン膜９の上にフォトレジスト（不図示）を塗布し、これを露光、現像することによりソース用開口部９ｓとドレイン用開口部９ｄの上にそれぞれ窓（不図示）を形成する。その後に、フォトレジストの上とその窓の中に、蒸着によりＴｉ層を厚さ３０ｎｍ程度、Ａｌ層を厚さ２００ｎｍ程度に順に形成する。
【００３１】
さらに、フォトレジストを除去することにより、ソース用開口部９ｓとドレイン用開口部９ｄのそれぞれの中に残されたＴｉ層、Ａｌ層をソース電極１０ｓ、ドレイン電極１０ｄとする。
【００３２】
さらに、Ｔｉ層とＡｌ層を例えば６００℃でアニールすることにより、それらの層から構成されるソース電極１０ｓとドレイン電極１０ｄをｎ型ＡｌＧａＮ層７にオーミック接触させる。
【００３３】
次に、図１（ｃ）に示す構造を形成するまでの工程について説明する。
【００３４】
まず、窒化シリコン膜９をフォトリソグラフィー法によりパターニングすることにより、ソース電極１０ｓとドレイン電極１０ｄの間であってそれらの電極１０ｓ、１０ｄから間隔をおいた所定位置にゲート用開口部９ｇを形成する。
【００３５】
続いて、窒化シリコン膜９の上にフォトレジスト（不図示）を塗布し、これを露光、現像することによりゲート用開口部９ｇを含む領域に窓（不図示）を形成する。その後に、フォトレジストの上とその窓の中に、蒸着により厚さ３０ｎｍ程度のニッケル（Ｎｉ）層と厚さ４００ｎｍ程度の金（Ａｕ）層を順に形成する。
【００３６】
その後にフォトレジストを除去することにより、ゲート用開口部９ｇ内とその上に残されたＮｉ層、Ａｕ層をゲート電極１１として使用する。ゲート電極１１は、ｎ型ＧａＮ層８にショットキー接触する。
【００３７】
ゲート電極１１において、ソース電極１０ｓからドレイン電極１０ｄへの方向の長さ、即ちゲート長は例えば８０ｎｍ程度であり、また、ゲート長に直交する長さ、即ちユニットゲート幅は例えば４００μｍ程度である。
【００３８】
ＧＡ−ＨＥＭＴを周囲から分離する場合には、マスクを使用して素子の周囲をエッチングして素子分離用リセスを形成する。
【００３９】
これにより、ＧＡ−ＨＥＭＴの基本的な構造が形成される。
【００４０】
上記のＧａＮ−ＨＥＭＴにおけるゲート電極１１の下方のｎ型ＧａＮ層８からノンドープＧａＮ層３までの伝導帯エネルギーバンド構造は図２に示すようになる。
【００４１】
図２において、ノンドープＩｎx1Ａｌ1-x1Ｎ(ｘ1＝０．２)層４は、その上と下のノンドープＧａＮ層３、５よりもエネルギーバンドギャップが大きい。また、ノンドープＧａＮ層５は、その上のＡｌyＧａ1-yＮ層６、７よりもエネルギーバンドギャップが小さい。
【００４２】
また、ノンドープＧａＮ層５とノンドープＡｌyＧａ1-yＮ層６のヘテロ接合界面には、ピエゾ分極による高濃度のキャリアが発生して二次元電子ガスが形成され、そのヘテロ接合界面のうちノンドープＧａＮ層５側はチャネル領域となる。
【００４３】
ノンドープＩｎx1Ａｌ1-x1Ｎ(ｘ1＝０．２)層４は、その下のノンドープＧａＮ層３とヘテロ接合し、しかもノンドープＧａＮ層３よりも格子定数が大きい。また、ノンドープＧａＮ層３とノンドープＩｎx1Ａｌ1-x1Ｎ層４には格子不整合があり、そのヘテロ接合界面には負のピエゾチャージが発生してその界面のエネルギーバンドが持ち上がる。
【００４４】
また、ノンドープＧａＮ層５は、その下のノンドープＩｎx1Ａｌ1-x1Ｎ(ｘ1＝０．２)層４に対して格子不整合があり、しかもノンドープＩｎx1Ａｌ1-x1Ｎ(ｘ1＝０．２)層４よりも格子定数が小さい。
【００４５】
従って、ノンドープＧａＮ層５とノンドープＩｎx1Ａｌ1-x1Ｎ層４のヘテロ接合界面には正のピエゾチャージが発生してその界面のエネルギーバンドが下がる。これにより、ノンドープＧａＮ層５の下層部には二次元電子ガスが形成される。
【００４６】
以上により、ノンドープＩｎx1Ａｌ1-x1Ｎ層４とノンドープＡｌy1Ｇａ1-y1Ｎ層６の間のノンドープＧａＮ層５では、その上の層と下の層との各界面にそれぞれチャネル領域が発生し、これにより二次元電子ガス濃度が高くなる。
【００４７】
また、ノンドープＩｎx1Ａｌ1-x1Ｎ層４は、その上のノンドープＧａＮ層５よりもエネルギーバンドギャップが大きくてキャリアのバリア層となり、しかも、基板側でバンドが持ち上がっている。
【００４８】
これにより、ノンドープＧａＮ層５のチャネル領域で加速されて高エネルギーを持った電子が、バッファ層に向けて拡散できなくなり、ゲート電圧によるドレイン・ソース間電流のオフ制御が容易になる。
【００４９】
本実施形態に係るＧａＮ−ＨＥＭＴと図９に示した従来のＧａＮ−ＨＥＭＴのそれぞれについて、ゲート電圧Ｖgsとドレイン・ソース間電流Ｉdsの関係を調べたところ図３に示す特性線が得られた。
【００５０】
図３において、本実施形態のＧａＮ−ＨＥＭＴによれば、ノンドープＩｎx1Ａｌ1-x1Ｎ層を有しない従来の素子に比べて、ピンチオフでの曲線のプロファイルは急峻に変化している。しかも、ドレイン・ソース間電流Ｉdsの最大値が３０％増加した。
図４は、本発明の第１の実施形態における温度特性のデータで、ゲート電圧−１Ｖの場合のオフ電流の温度依存特性を示す。従来は高温時にオフ電流が増加しているが本発明ではオフ電流の増加を抑制できている。
【００５１】
（第２の実施の形態）
図５（ａ）、（ｂ）は、本発明の第２実施形態に係る化合物半導体装置とその形成工程を示す断面図である。
【００５２】
次に、図５（ａ）に示すような層構造を形成するまでの工程を説明する。
【００５３】
まず、単結晶のＳｉＣ基板１上に、厚さ０．３μｍのＡｌＮ層２と厚さ２．５μｍのノンドープＧａＮ層３をバッファ層として形成する。続いて、ノンドープＧａＮ層３の上に、厚み方向にＩｎ組成ｘ2が変化するノンドープＩｎx2Ａｌ1-x2Ｎ層１４を２０ｎｍ、ノンドープＧａＮチャネル層５を１００ｎｍ、ノンドープＡｌy1Ｇａ1-y1Ｎ層６を５ｎｍ、ｎ型Ａｌy1Ｇａ1-y1Ｎ層７を２０ｎｍ、およびｎ型ＧａＮ層８を７ｎｍの厚さに順に形成する。なお、Ａｌy1Ｇａ1-y1Ｎ層６、７の組成ｙ1を例えば０．３３とする。
【００５４】
ノンドープＩｎx2Ａｌ1-x2Ｎ層１４の組成ｘ2は、例えば、ノンドープＩｎx2Ａｌ1-x2Ｎ層１４の最下層で０．２、最上層で０．１５のように、下側よりも上側が小さくなるように変化している。その変化は、ここでは連続的な変化とするが、ステップ状の変化であってもよい。
【００５５】
ｎ型ＡｌＧａＮ層７には、例えば濃度４×１０１８／ｃｍ−３のＳｉがドープされている。また、ｎ型ＧａＮ層８には、例えば濃度５×１０１８／ｃｍ−３でＳｉがドープされている。
【００５６】
各層を構成するＡｌ、Ｇａ、Ｉｎ、Ａｌ、Ｎやドーパントは、第１実施形態において示したと同一の原料を使用して供給される。
【００５７】
その後に、ｎ型ＧａＮ層８の上に、保護膜として窒化シリコン膜９をプラズマＣＶＤ法により例えば４０ｎｍ程度の厚さに形成する。
【００５８】
次に、図５（ｂ）に示す構造を形成するまでの工程について説明する。
【００５９】
まず、窒化シリコン膜９をフォトリソグラフィー法によりパターニングしてソース領域とドレイン領域にソース用開口部９ｓ、ドレイン用開口部９ｄを形成する。
【００６０】
続いて、第１実施形態と同様な方法により、ソース用開口部９ｓ、ドレイン用開口部９ｄを通してｎ型ＧａＮ層８をエッチングしてｎ型ＡｌＧａＮ層７を露出する。
【００６１】
その後に、第１実施形態と同様な方法により、ｎ型ＡｌＧａＮ層７にオーミック接触するソース電極１０ｓとドレイン電極１０ｄを開口部９ｓ、９ｄ内に形成する。
【００６２】
さらに、第１実施形態と同様な方法により、ソース用開口部９ｓ、ドレイン用開口部９ｄの間にゲート用開口部９ｇを形成した後に、ゲート用開口部９ｇを通してｎ型ＧａＮ層８にショットキー接触するゲート電極１１を形成する。
【００６３】
ゲート電極１１は、例えばＮｉ層とＡｕ層の二層構造から構成され、第１実施形態と同様な大きさに形成される。また、ソース電極１０ｓとドレイン電極１０ｄは、それぞれＴｉ層、Ａｌ層の二層構造から構成される。
【００６４】
なお、ＧＡ−ＨＥＭＴを周囲から分離する場合には、マスクを使用して素子の周囲をエッチングして素子分離用リセスを形成する。
【００６５】
これにより、ＧＡ−ＨＥＭＴの基本的な構造が形成される。
【００６６】
上記のＧａＮ−ＨＥＭＴにおけるゲート電極１１の下方のｎ型ＧａＮ層８からノンドープＧａＮ層３までの伝導帯エネルギーバンド構造は図６に示すようになる。
【００６７】
図６において、ノンドープＧａＮ層５とノンドープＡｌy1Ｇａ1-y1Ｎ層６のヘテロ接合界面には、ピエゾ分極による高濃度のキャリアの生成により二次元電子ガスが形成され、そのヘテロ接合界面のうちノンドープＧａＮ層５側はチャネル領域となる。
【００６８】
また、ノンドープＩｎx2Ａｌ1-x2Ｎ層４の下層部における組成ｘ2は０．２であり、その上層部における組成比ｘ2は０．１５である。
【００６９】
従って、ノンドープＩｎx2Ａｌ1-x2Ｎ層４は、その下のノンドープＧａＮ層３よりも格子定数は大きいが、その上のノンドープＧａＮ層５よりも格子定数が小さい。また、ノンドープＩｎx2Ａｌ1-x2Ｎ層４は、その上下のノンドープＧａＮ層３、５よりもエネルギーバンドギャップが大きい。
【００７０】
このような格子定数の関係からノンドープＩｎx1Ａｌ1-x1Ｎ層４とその下のノンドープＧａＮ層３には格子不整合があり、そのヘテロ接合界面には負のピエゾチャージが発生してその界面のエネルギーバンドが持ち上がる。
【００７１】
また、ノンドープＩｎx1Ａｌ1-x1Ｎ層４とその上のノンドープＧａＮ層５にも格子不整合があるが、格子定数は、ノンドープＩｎx1Ａｌ1-x1Ｎ層４よりもノンドープＧａＮ層５の方が大きく、そのヘテロ接合界面にも負のピエゾチャージが発生してその界面のエネルギーバンドが持ち上がる。
【００７２】
このため、チャネル領域となるノンドープＧａＮ層５の下層部には二次元電子ガスは生成されないが、その下のノンドープＩｎx1Ａｌ1-x1Ｎ層４がバリアとなる。このため、チャネル領域で加速されて高エネルギーを持った電子がそのバリアによってバッファ層に向けて拡散できなくなり、ゲート電圧によるドレイン・ソース間電流のオフ制御が容易になる。
【００７３】
本実施形態に係るＧａＮ−ＨＥＭＴと図９に示した従来のＧａＮ−ＨＥＭＴのそれぞれについて、ゲート電圧Ｖgsとドレイン・ソース間電流Ｉdsの関係を調べたところ図７に示す特性線が得られた。
【００７４】
図７において、本実施形態のＧａＮ−ＨＥＭＴによれば、ノンドープＩｎx2Ａｌ1-x2Ｎ層を有しない従来の素子に比べて、ピンチオフでの曲線のプロファイルは急峻に変化している。
【００７５】
なお、ドレイン・ソース間電流Ｉdsの最大値は従来技術に係る素子の方が本実施形態の大きいが、第１実施形態に係るＧａＮ−ＨＥＭＴよりもさらに良好なピンチオフ特性を得ることができる。
【００７６】
（第３の実施の形態）
図８（ａ）は、本発明の第３実施形態に係る半導体装置を示す断面図、図８（ｂ）は、窒化物化合物半導体の格子定数とエネルギーバンドギャップの関係を示す図である。
【００７７】
図８（ａ）において、単結晶のＳｉＣ基板１の上には、厚さ０．３μｍのＡｌＮ層２、厚さ２．５μｍのノンドープＧａＮ層３、厚さ２０ｎｍのノンドープ（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４、厚さ１００ｎｍノンドープＧａＮ層５、厚さ５ｎｍのノンドープＡｌy1Ｇａ1-y1Ｎ層６、厚さ２０ｎｍのｎ型Ａｌy1Ｇａ1-y1Ｎ層７、および厚さ７ｎｍのｎ型ＧａＮ層８が順に形成されている。
【００７８】
また、ｎ型ＧａＮ層８の上には、保護膜として窒化シリコン膜９が例えば４０ｎｍ程度の厚さに形成されている。
【００７９】
さらに、窒化シリコン膜９及びｎ型ＧａＮ層８にはソース用開口部９ｓとドレイン用開口部９ｄが間隔をおいて形成され、それらの中にはそれぞれｎ型Ａｌy1Ｇａ1-y1Ｎ層７にオーミック接触するソース電極１０ｓとドレイン電極１０ｄが形成されている。
【００８０】
また、ソース電極１０ｓとドレイン電極１０ｄの間には、それらの電極から間隔をおいてゲート用開口部９ｇが窒化シリコン膜９に形成されている。そして、ゲート用開口部９ｇを通してｎ型ＧａＮ層８にはゲート電極１１がショットキー接触している。
【００８１】
本実施形態において、チャネル領域を有するノンドープＧａＮ層５の下に形成される（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４における構成元素の組成比ｘ、ｙは、０＜ｘ≦１、０＜ｙ≦１の関係にあり、少なくともＩｎＮを含んでＧａＮよりもエネルギーバンドギャップが大きい窒化物化合物半導体であることを条件とする。
【００８２】
また、（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４のうちバッファ層であるＡｌＮ層２に最も近い下層部は、ピエゾ分極により正のピエゾチャージを発生させないことが必要である。
【００８３】
例えば、組成ｘは０．１３〜０．２０が好ましく、また、組成ｙは０．９〜０．９５が好ましい。特に、組成ｘは、（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４に相分離が発生しない大きさとすることが好ましい。
【００８４】
（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４は、図８（ｂ）に示すエネルギーバンドギャップと格子定数の関係から破線で囲んだ領域にすることが好ましく、これによりその伝導帯エネルギーバンドは、図２と図６に示したと同等かそれらに近い状態となり、チャネル領域であるノンドープＧａＮ層５のチャネル領域で加速されたキャリアのバリア層側への移動が寄生されて、ソース・ドレイン電流のオフの制御が容易になる。
【００８５】
なお、ノンドープＧａＮ層３とノンドープ（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４の間、或いは、ノンドープ（ＩｎxＡｌ1-x）yＧａ1-yＮ層２４とノンドープＧａＮ層５の間にそれぞれ他の窒化物化合物半導体層を形成してもよい。
ところで、上記した第１〜第３実施形態において、チャネル領域とバッファ層をＧａＮ層で構成したが、それらにＩｎを含有した構造を形成してもよい。
【００８６】
以上の第１〜第３実施形態に係るＧａＮ−ＨＥＭＴをミリ波帯通信用増幅器に使用することにより高効率化が可能となり、ミリ波帯市場開拓に寄与する効果は絶大である。
【００８７】
なお、第１〜第３実施形態において、ＳｉＣ基板１の代わりに、アルミナ基板、シリコン基板、ＧａＮ基板を使用してもよい。
【００８８】
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
【００８９】
次に、本発明の実施形態について特徴を付記する。
【００９０】
（付記１）トランジスタ構造を有する化合物半導体装置であって、基板と、前記基板の上に形成されたＧａＮ含有の第１層と、前記第１層より上に形成されて前記第１層よりも格子定数の大きいＩｎＮ含有の第２層と、前記第２層より上に形成されて前記第２層よりもエネルギーバンドギャップの小さいＧａＮ含有の第３層と、前記第３層の上に形成されるチャネル領域層とを有することを特徴とする化合物半導体装置。
（付記２）前記第２層は、前記第３層よりも格子定数が大きいことを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記第２層の少なくとも上層部は、前記第３層よりも格子定数が小さいことを特徴とする付記１に記載の化合物半導体装置。
（付記４）前記第２層は、膜厚方向に格子定数が変化する層であることを特徴とする付記１乃至付記３のいずれかに記載の化合物半導体装置。
（付記５）前記格子定数は、上部に向かって前記格子定数が増加することを特徴とする付記４に記載の化合物半導体装置。
（付記６）前記格子定数は、上部に向かって前記格子定数が減少することを特徴とする付記４に記載の化合物半導体装置。
（付記７）前記チャネル領域層は、少なくとも一部に前記第３層を含むことを特徴とする付記１乃至付記６のいずれかに記載の化合物半導体装置。
（付記８）前記第２層は（ＩｎxＡｌ1-x）yＧａ1-yＮ層（０＜ｘ≦１、０＜ｙ≦１）であることを特徴とする付記１乃至付記７に記載の化合物半導体装置。
（付記９）前記（ＩｎxＡｌ1-x）yＧａ1-yＮ層はＩｎＡｌＮ層、前記第１層はＧａＮ層、前記第３層はＧａＮであることを特徴とする付記８に記載の化合物半導体装置。
（付記１０）組成ｘが上部に向かって低下していくことを特徴とする付記９に記載の化合物半導体装置。
（付記１１）前記チャネル領域層の上には、前記チャネル領域層との界面にピエゾ分極によるキャリアを発生させる第４層が形成されていることを特徴とする付記１乃至付記１０に記載の化合物半導体装置。
（付記１２）前記第４層にオーミック接触するソース電極と、
前記ソース電極から離れた領域で前記第４層にオーミック接触するドレイン電極と、
前記ソース電極と前記ドレイン電極の間に形成されて前記第４層にショットキー接触するゲート電極とを有することを特徴とする付記１乃至付記１０に記載の化合物半導体装置。
（付記１３）前記第４層は、ＡｌＧａＮ層であることを特徴とする付記１２に記載の化合物半導体装置。
（付記１４）前記第４層のうち前記ゲート電極が接触される上層部はＧａＮ層から構成されている付記１２又は付記１３に記載の化合物半導体装置。
（付記１５）前記第４層はｎ型ドーパントが含まれていることを特徴とする付記１２乃至付記１４のいずれかに記載の化合物半導体装置。
（付記１６）前記ゲート電極と前記ソース電極と前記ドレイン電極の間の領域には、前記第４層を覆う絶縁膜が形成されていることを特徴とする付記１２乃至付記１５のいずれかに記載の化合物半導体装置。
【図面の簡単な説明】
【００９１】
【図１】図１は、本発明の第１実施形態に係る化合物半導体装置とその形成工程を示す断面図である。
【図２】図２は、本発明の第１実施形態に係る化合物半導体装置を構成する化合物半導体層における伝導帯エネルギーバンド構造図である。
【図３】図３は、本発明の第１実施形態に係る化合物半導体装置のトランジスタ特性図である。
【図４】本発明の第１実施形態に係る化合物半導体装置の温度特性図である。
【図５】図５は、本発明の第２実施形態に係る化合物半導体装置とその形成工程を示す断面図である。
【図６】図６は、本発明の第２実施形態に係る化合物半導体装置を構成する化合物半導体層における伝導帯エネルギーバンド構造図である。
【図７】図７は、本発明の第２実施形態に係る化合物半導体装置のトランジスタ特性図である。
【図８】図８（ａ）は、本発明の第３実施形態に係る半導体装置を示す断面図、図８（ｂ）は、窒化物化合物半導体の格子定数とエネルギーバンドギャップの関係を示す図である。
【図９】図９は、従来技術に係る化合物半導体装置を示す断面図である。
【図１０】図１０は、従来技術に係る化合物半導体装置のトランジスタ特性図である。
【符号の説明】
【００９２】
１  ＳｉＣ基板
２  ＡｌＮ層
３  ノンドープＧａＮ層
４  ノンドープＩｎx1Ａｌ1-x1Ｎ層
５  ノンドープＧａＮ層
６  ノンドープＡｌＧａＮ層
７  ｎ型ＡｌＧａＮ層
８  ｎ型ＧａＮ層
９  窒化シリコン膜
１０ｓ  ソース電極
１０ｄ  ドレイン電極
１１  ゲート電極
１４  Ｉｎx2Ａｌ1-x2Ｎ層
２４  （ＩｎxＡｌ1-x）yＧａ1-yＮ層。
【図１】
2008252034.tif 000003
【図２】
2008252034.tif 000004
【図３】
2008252034.tif 000005
【図４】
2008252034.tif 000006
【図５】
2008252034.tif 000007
【図６】
2008252034.tif 000008
【図７】
2008252034.tif 000009
【図８】
2008252034.tif 000010
【図９】
2008252034.tif 000011
【図１０】
2008252034.tif 000012