(57)【要約】【課題】素子特性および製造歩留まりの変動を小さくできる構造を有する半導体受光素子を製造する方法を提供する。【解決手段】フォトリソグラフィ法でマスク４０に開口部４０ａと絶縁膜４６に開口部４６ａとを形成して、マスク４８を形成する。開口部４０ａ及び開口部４６ａは、単一のフォトリソグラフィ工程で形成される。マスク４８は、熱拡散法を用いて半導体多層膜に錫を導入する領域を規定する開口部４８ａを有する。マスク５０を備える中間生産物を、錫を含む雰囲気５２に晒すと、開口部５０ａから半導体多層膜に錫が拡散すると共にマスク５０の絶縁膜パターンが設けられた領域には錫は拡散されない。錫はｎ型ドーパントであるので、半導体多層膜中にｎ型半導体領域５０が形成される。ｎ型ドーパントは、ｎ型半導体領域５０がＩｎＧａＡｓ半導体層３４に到達するように導入される。【選択図】図４
2008193109.tif 000002
【特許請求の範囲】
【請求項１】
半導体受光素子を製造する方法であって、
複数のIII−V族化合物半導体層を半絶縁性基板上に成長して半導体多層膜部を形成する工程を備え、前記半導体多層膜部は、該III−V族化合物半導体層のうちの一半導体層が光吸収層を構成するように設けられており、
前記半導体多層膜部に錫を気相から熱拡散することによりｎ型半導体領域を形成する工程を備え、該ｎ型半導体領域は前記光吸収層に到達しており、
前記半導体多層膜部にｐ型ドーパントを導入してｐ型半導体領域を形成する工程を備え、該ｐ型半導体領域は前記光吸収層に到達しており、
前記ｎ型半導体領域上にカソード電極を形成する工程と、
前記ｐ型半導体領域上にアノード電極を形成する工程と
を備える方法。
【請求項２】
ｎ型半導体領域を形成する前記工程では、ＩｎＰ／Ｓｎ溶液から気相に提供される錫ドーパントを熱拡散することにより前記ｎ型半導体領域を形成するものであって、前記ＩｎＰ／Ｓｎ溶液はＳｎとＩｎとのモル比がＳｎ：Ｉｎ＝１：０から１：０．５までの範囲である、請求項１に記載の方法。
【請求項３】
前記基板は半絶縁性ＩｎＰ基板を含み、
前記光吸収層はＩｎＧａＡｓ半導体層およびＩｎＧａＡｓＰ半導体層の少なくともいずれか一方を含む、請求項１または請求項２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子を製造する方法に関する。
【背景技術】
【０００２】
光通信の分野においては、信号光として、所定の波長帯の波長成分の光が使用されている。この波長の光を電気信号に変換するために半導体受光素子が使用される。この半導体受光素子は、基板と、基板上に形成された半導体メサとを備える。半導体メサは、信号光を吸収して電子正孔対を生成する半導体層を有する。
【特許文献１】特開昭６３−２２６９７４号公報
【特許文献２】特開昭６４−４７０８０号公報
【特許文献３】特開平４−２９６０５４号公報
【特許文献４】特開平７−２２６４１号公報
【特許文献５】特開平５−２０６４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この半導体受光素子は、以下の工程により製造されている。ＦｅドープＩｎＰ基板上に、ｎ+型ＩｎＰ層、ｎ−型ＩｎＰ層、ｎ−型ＩｎＧａＡｓ受光層を順次にエピタキシャル成長する。これらのエピタキシャル層の上面から亜鉛を拡散してｐ＋型半導体領域を形成する。このｐ+型半導体領域上にアノード電極を形成する。ｐ+型半導体領域を周囲の領域をエッチングして、ｎ+型ＩｎＰ層を露出させる。露出されたｎ+型ＩｎＰ層上にカソード電極を形成する。
【０００４】
発明者は、このような半導体受光素子の開発に携わっている。上記のような構造の半導体受光素子の製造を注意深く観察すると、製造ロットによっては、受光素子の特性がばらついたり、製造歩留まりが低下したりしている。発明者は、この点に着目して、様々な実験を行った。この実験によれば、半導体メサを形成しているので、電極加工の工程およびそのフォトリソグラフィ工程に起因して製造歩留まりが低下していることが示された。また、半導体メサを作製するときに半導体膜のエッチング量のばらつきが生じていることが示された。エッチング量のばらつきにより受光素子の特性のばらつきが大きくなり、また製造歩留まりが低下している。
【０００５】
求められていることは、素子特性のばらつきが小さくでき、また製造歩留まりを向上可能な構造の半導体受光素子である。
【０００６】
そこで、本発明の目的は、素子特性および製造歩留まりの変動を小さくできる構造を有する半導体受光素子を製造する方法を提供することとした。
【課題を解決するための手段】
【０００７】
本発明の一側面は、半導体受光素子を製造する方法に係わる。この方法は、(ａ)複数のIII−V族化合物半導体層を半絶縁性基板上に成長して半導体多層膜部を形成する工程を備え、半導体多層膜部は、該III−V族化合物半導体層のうちの一半導体層が光吸収層を構成するように設けられており、(ｂ)半導体多層膜部に錫を気相から熱拡散することによりｎ型ドーパントを導入してｎ型半導体領域を形成する工程を備え、該ｎ型半導体領域は光吸収層に到達しており、(ｃ)半導体多層膜部にｐ型ドーパントを導入してｐ型半導体領域を形成する工程を備え、該ｐ型半導体領域は光吸収層に到達しており、(ｄ)ｎ型半導体領域上にカソード電極を形成する工程と、(ｅ)ｐ型半導体領域上にアノード電極を形成する工程とを備える。
【０００８】
ｎ型半導体領域は、光吸収層に到達するように半導体多層膜部にｎ型ドーパントを導入することより形成される。この形成により、半導体メサを形成することなく、光吸収層をカソード電極に接続することができる。
【０００９】
この製造方法では、上記工程(ｂ)は、錫(Ｓｎ)を気相から熱拡散することにより形成する工程を含むようにしてもよい。ｎ型半導体領域を形成する工程では、ＩｎＰ／Ｓｎ溶液から気相に提供されるＳｎドーパントを拡散することによりｎ型半導体領域を形成するものであって、ＩｎＰ／Ｓｎ溶液はＳｎとＩｎとのモル比がＳｎ：Ｉｎ＝１：０から１：０．５までの範囲であることが好ましい。
【００１０】
また、この製造方法では、上記工程(ｂ)は、イオン注入法でシリコンを導入することによりｎ型半導体領域を形成する工程を含むようにしてもよい。
【００１１】
この製造方法では、基板は、半絶縁性III−V族化合物基板を含むようにしてもよい。高速用の半導体受光素子を製造する方法に適用できる。
【００１２】
この製造方法では、基板は半絶縁性ＩｎＰ基板を含むようにできる。また、光吸収層は、ＩｎＧａＡｓ半導体層およびＩｎＧａＡｓＰ半導体層の少なくともいずれか一方を含むようにできる。
【００１３】
本発明の別の側面は、半導体受光素子に係わる。半導体受光素子は、電極面と、基板と、光吸収層と、ｐ型半導体領域と、ｎ型半導体領域とを備える。電極面上には、アノード電極およびカソード電極が設けられている。光吸収層は、電極面と基板との間に設けられIII−V族化合物半導体を含む。ｐ型半導体領域は、アノード電極に接続されており、電極面から光吸収層に到達するように設けられている。ｎ型半導体領域は、カソード電極に接続されており、電極面から光吸収層に到達するように設けられている。
【００１４】
電極面上にアノード電極及びカソード電極を設けて、プレーナー型構造を実現した。光吸収層において発生した電荷は、電極面から光吸収層に到達するように設けているｎ型半導体領域を介してカソード電極に導かれる構造を達成した。
【００１５】
本発明の別の側面は、半導体受光素子に係わる。半導体受光素子は、プレーナー型構造を有する。半導体受光素子は、基板と、光吸収層と、III−V族化合物半導体層と、アノード電極と、カソード電極と、ｐ型半導体領域と、ｎ型半導体領域とを備える。光吸収層は、基板の一対の面のうちの一方の面上に設けられたIII−V族化合物半導体を含む。III−V族化合物半導体層は、光吸収層上に設けられている。アノード電極及びカソード電極は、III−V族化合物半導体層上に設けられている。ｐ型半導体領域は、光吸収層及びIII−V族化合物半導体層に設けられ、アノード電極と接続されている。ｎ型半導体領域は、光吸収層及びIII−V族化合物半導体層内に設けられ、カソード電極と接続されている。
【００１６】
この半導体受光素子は、アノード電極及びカソード電極をIII−V族化合物半導体層上に設けると共に、光吸収層に到達するようにｎ型半導体領域を設ける構造を有している。この構造により、半導体メサを形成すること無く光吸収層に到達するように設けているｎ型半導体領域を介して光吸収層において発生した電荷をカソード電極に導くことができる。
【００１７】
半導体受光素子では、ｎ半導体領域は、ドーパントとして錫及びシリコンの少なくともいずれかを含むようにしてもよい。シリコンの導入は、イオン注入法で実現できる。また、錫の導入は、錫を気相からの拡散させる方法で実現できる。
【００１８】
半導体受光素子では、基板は半絶縁性III−V族化合物基板を含むようにしてもよい。メサ型構造を採用することなく、高速の光信号を受光できる。
【００１９】
半導体受光素子では、基板はＩｎＰ基板を含むことができる。また、光吸収層は、ＩｎＧａＡｓ半導体層およびＩｎＧａＡｓＰ半導体層の少なくともいずれか一方を含むことができる。
【００２０】
半導体受光素子は、反射防止膜を更に備えることができる。光吸収層は、反射防止膜と基板との間に位置している。この構造によれば、本半導体受光素子は、前面照射型の受光素子として動作できる。
【００２１】
半導体受光素子は、反射防止膜を更に備えることができる。基板は、反射防止膜と光吸収層との間に位置している。この構造によれば、本半導体受光素子は、裏面照射型の受光素子として動作できる。
【００２２】
本発明の上記の目的及び他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述からより容易に明らかになる。
【発明の効果】
【００２３】
以上説明したように、素子特性および製造歩留まりの変動を小さくできる構造を有する半導体受光素子を製造する方法が提供された。
【発明を実施するための最良の形態】
【００２４】
本発明は、添付図面と共に以下の詳細な記述を考慮することによって容易に理解される。図面に共通な同一要素を示すために、可能な場合には、同一の参照番号が使用される。
【００２５】
(第１の実施の形態)
図１は、本実施の形態に係わる半導体受光素子の斜視図である。半導体受光素子１ａは、ｐｉｎ型受光素子であって、前面照射型のプレーナー構造を備える。半導体受光素子１ａは、光電変換部２と、基板４と、絶縁膜６と、反射防止膜８と、アノード電極１０と、カソード電極１２と、金属膜１４とを備える。光電変換部２および基板４は、所定の軸方向に順に配置されている。基板４は、半絶縁性ＩｎＰ半導体基板といった半導体基板であることができる。基板４は、一対の面４ａおよび４ｂを備えており、これらの面４ａおよび４ｂは、互いに対向している。基板４の一方の面４ａ上には、光電変換部２が配置されている。基板４の一方の面４ｂ上には、その全面に金属膜１４が設けられている。金属膜１４は、半導体受光素子１ａをパッケージへのボンディングに役立つ。
【００２６】
光電変換部２は、基板４の一方の面４ａ上に配置されている。光電変換部２は、第１から第３のIII−V族化合物半導体層１６、１８、２０を含む。第１から第３のIII−V族化合物半導体層１６、１８、２０は、基板４の一方の面４ａ上に順に配置されている。第２のIII−V族化合物半導体層１８のバンドギャップは第１から第３のIII−V族化合物半導体層１６及び２０のバンドギャップより小さい。第２のIII−V族化合物半導体層１８は、光吸収層として機能するように構成されている。この光吸収層により吸収される光は、第２のIII−V族化合物半導体層１８のバンドギャップエネルギに対応する波長より短い波長を有する。
【００２７】
光電変換部２は、その内にｐ型半導体領域２２およびｎ型半導体領域２４を更に備える。ｐ型半導体領域２２およびｎ型半導体領域２４は、一方の面２ａから光吸収層１８に到達するように伸びる。半導体受光素子１ａでは、ｐ型半導体領域２２の周辺にｎ型半導体領域２４が位置している。ｎ型半導体領域２４は、ｎ型ドーパントしてシリコン(Ｓｉ)及び錫(Ｓｎ)の少なくともいずれかを含む。ドーパントのシリコンは、イオン注入法で導入できる。ドーパントの錫は、気相からの熱拡散により導入できる。ｐ型半導体領域２２は、ｐ型ドーパントして亜鉛(Ｚｎ)を含むが、これに限定されるものではない。
【００２８】
半導体受光素子１ａの構造を例示的に示すと以下の構造である。
基板４                    ：半絶縁性ＩｎＰ
３５０マイクロメートル
III−V族化合物半導体層１６：アンドープＩｎＰ、
２マイクロメートル
III−V族化合物半導体層１８：アンドープＩｎＧａＡｓ及びＩｎＧａＡｓＰ、
４マイクロメートル
III−V族化合物半導体層２０：アンドープＩｎＰ、
１．５マイクロメートル。
【００２９】
これらの半導体層１６、１８、２０のキャリア濃度は、１×１０15ｃｍ−３程度ある。しかしながら、これらの半導体層１６、１８、２０のキャリア濃度のキャリア濃度は、５×１０15ｃｍ−３以下であってもよい。半絶縁性ＩｎＰ基板は、Ｆｅドープ基板であることができる。好適な実施の形態では、半導体層１６はバッファ層として機能する。半導体層２０は、窓層として機能する。光吸収層として機能する半導体層１８は、III−V族半導体層２０を透過してきた光を吸収して電子正孔対を生成する。光吸収層は、バッファ層と窓層との間に配置されている。
【００３０】
光電変換部２の一方の面２ａ上には、シリコン・ナイトライド膜といった絶縁膜６が設けられている。また、一方の面２ａ上には、シリコン・オキシナイトライド膜といった反射防止膜８が設けられている。絶縁膜６及び反射防止膜８は、ｎ型半導体領域２４の位置に開口部６ａ及び８ａを有する。この開口部６ａ及び８ａには、カソード電極１２が設けられている。また、絶縁膜６は、ｐ型半導体領域２２の位置に開口部６ｂを有している。開口部６ｂは、光入射領域２６を含むように設けられている。また、反射防止膜８は、ｐ型半導体領域２２上に位置する開口部８ｂを有する。開口部８ｂは開口部６ｂの周縁に沿って位置しており、開口部６ｂは開口部８ｂと部分的に重なっている。開口部８ｂ上にはアノード電極１０が設けられている。つまり、アノード電極１０は、ｐ型半導体領域２２の周縁部上に位置しており、光入射領域２６を規定するように閉じた形状で設けられている。アノード電極１０に囲まれた領域には、反射防止膜８が位置しているけれども、絶縁膜６は除かれている。故に、この領域は光入射面として機能する。反射防止膜８の厚さ及び屈折率は、検出する光の波長に関連して決定される。
【００３１】
図２(ａ)は、半導体受光素子１ａを示す平面図である。この平面図には、アノード電極１０およびカソード電極１２の形状および配置が示されている。また、図２(ｂ)は、ｐ型半導体領域２２およびｎ型半導体領域２４の形状および配置を示す模式図である。図２(ｂ)では、電極１０および１２が破線で描かれている。
【００３２】
再び図１を参照すると、光Ａは光入射面の反射防止膜を透過して、それから光電変換部２に入射する。この光Ａは、光吸収層１８において多数の電子正孔対を生成する。生成された正孔Ｈは、ｐ型半導体領域２２に向けて移動する。生成された電子Ｅは、ｎ型半導体領域２４に向けて移動する。
【００３３】
半導体受光素子１ａは、プレーナー構造を採用すると共にｎ型半導体領域２４を備えているので、ｎ型電極を設けるために半導体メサを形成する必要がない。故に、半導体メサを形成することによる素子特性のばらつきが生じないだけでなく、半導体メサを形成した面上に電極を形成することに起因する歩留まり低下も生じない。また、半導体受光素子１ａは、ｐ型半導体領域２２及びｎ型半導体領域２４が半導体受光素子の一方の面上に有する構造を備えるので、半絶縁性基板を利用できる。故に、光信号に対して高速に応答可能な素子が実現できる。
【００３４】
(第２の実施の形態)
図３(ａ)〜３(ｃ)、４(ａ)、４(ｂ)、５(ａ)、５(ｂ)、および図６を参照しながら、前面照射型の半導体受光素子を製造する方法を説明する。
【００３５】
(エピタキシャル成長工程)
図３(ａ)を参照しながら、III−V族化合物半導体多層膜を基板上にエピタキシャル成長する工程を説明する。ＦｅドープＩｎＰ基板といった半絶縁性のＩｎＰ基板３０を準備する。ＩｎＰ基板３０は一対の面３０ａ及び３０ｂを有する。基板３０の一方の面３０ａ上に、ＩｎＰ半導体層３２、ＩｎＧａＡｓ半導体層３４、およびＩｎＰ半導体層３６を順に成長して、半導体多層膜を形成する。これらの半導体層３２，３４、３６は、有機金属気相エピタキシャル成長 (ＯＭＶＰＥ)法といった気相成長法で成長されることができる。また、これらの半導体層３２，３４、３６は、ドーパントを意図的に添加することなく成長される。このような半導体層は、アンドープ半導体層と呼ばれたり、ｉ型半導体層と呼ばれたりする。半導体多層膜が形成されると、中間生産物２８ａが得られる。
【００３６】
なお、本実施の形態では、ＩｎＰ半導体層３２とＩｎＰ半導体層３６との間に位置する半導体層の材料として、ＩｎＧａＡｓ半導体を用いたけれども、ＩｎＧａＡｓＰ半導体を用いることができる。また、アンドープ半導体層３２，３４および３６に替えて、あるいは、キャリア濃度が５×１０15ｃｍ-3以下であるような半導体層を形成してもよい。
【００３７】
(絶縁膜マスク形成工程)
図３(ｂ)を参照しながら、半導体多層膜上に絶縁膜を形成する工程を説明する。半導体多層膜上の全面には、窒化シリコン膜といった絶縁性シリコン化合物膜３８を形成する。窒化シリコン膜は、例えばプラズマ化学的気相成長(ｐＣＶＤ)法で形成される。絶縁膜の膜厚は１００ナノメートル以上であることが好ましい。この絶縁膜は、後の工程でｐ型ドーパントを拡散させるためのマスク層として利用される。
【００３８】
フォトリソグラフィ法で絶縁膜３８に開口部３８ａを形成して、マスク４０を形成する。マスク４０は、半導体多層膜において亜鉛を導入する領域を規定する。開口部３８ａが形成されると、中間生産物２８ｂが得られる。
【００３９】
(ｐ型ドーパント拡散工程)
図３(ｃ)を参照しながら、半導体多層膜にドーパントを導入してｐ型半導体領域を形成する工程を説明する。本実施の形態では、ドーパントとして亜鉛を用いる。中間生産物２８ｂは、半導体多層膜上にマスク４０が形成されている。本実施の形態では熱拡散法を採用する。亜鉛を含む雰囲気４２に中間生産物２８ｂを晒すと、開口部３８ａから半導体多層膜に亜鉛が固相拡散すると共にマスク４０の絶縁膜パターンが設けられた領域には亜鉛は拡散されない。亜鉛はｐ型ドーパントであるので、半導体多層膜中にｐ型半導体領域４４が形成される。ｐ型ドーパントは、ｐ型半導体領域４４がＩｎＧａＡｓ半導体層３４に到達するように導入される。ｐ型半導体領域４４が形成されると、中間生産物２８ｃが得られる。
【００４０】
(反射防止膜形成工程)
図４(ａ)を参照すると、中間生産物２８ｃ上の全面に絶縁膜４６を形成する。絶縁膜４６は、半導体受光素子１ａが検知する波長成分の光を透過可能な材料であると共に、絶縁膜の厚さは半導体受光素子１ａが検知する波長帯に光透過ウインドウを形成するように決定される。絶縁膜４６は、マスク４０を取り除くことなく、マスク４０上に形成される。本実施の形態では、絶縁膜４６は、シリコン・オキシナイトライド(ＳｉＯＮ)膜といった絶縁性シリコン化合物膜を含むことができる。例えば、ＳｉＯＮ膜は化学的気相成長法(ＣＶＤ)で形成される。
【００４１】
マスク４０は、ｐ型半導体領域４４上に開口部３８ａを備えている。絶縁膜４６は、ｐ型半導体領域４４上に形成され、この開口部３８aを入射する光に対して反射防止膜として機能する。反射防止膜が形成されると、中間生産物２８ｄが得られる。
【００４２】
(ｎ型ドーパント導入工程)
図４(ｂ)を参照すると、半導体多層膜にｎ型ドーパントを導入してｎ型半導体領域を形成する工程を説明する。本実施の形態では、ｎ型ドーパントとして錫を用いる。
【００４３】
フォトリソグラフィ法でマスク４０に開口部４０ａと絶縁膜４６に開口部４６ａとを形成して、マスク４８を形成する。開口部４０ａおよび開口部４６ａは、単一のフォトリソグラフィ工程で形成される。マスク４８は、半導体多層膜において錫を導入する領域を規定する開口部４８ａを有する。
【００４４】
本実施の形態では、熱拡散法を採用する。マスク５０を備える中間生産物を錫を含む雰囲気５２に晒すと、開口部５０ａから半導体多層膜に錫が拡散すると共にマスク５０の絶縁膜パターンが設けられた領域には錫は拡散されない。錫はｎ型ドーパントであるので、半導体多層膜中にｎ型半導体領域５０が形成される。ｎ型ドーパントは、ｎ型半導体領域５０がＩｎＧａＡｓ半導体層３４に到達するように導入される。ｎ型半導体領域５０が形成されると、中間生産物２８ｅが得られる。
【００４５】
(アノード電極形成工程)
図５(ａ)を参照しながら、アノード電極を形成する工程を説明する。本実施の形態では、アノード電極５４をリフトオフ法で形成する。中間生産物２８ｅ上の絶縁膜４０及び／又は４６に開口部を形成する。この開口部は、ｐ型半導体領域４４上に形成されている。本実施の形態では、開口部は、マスク４０に設けられている開口部３８ａの周縁に沿って形成される。次いで、中間生産物２８ｅ上にレジスト膜を形成する。このレジスト膜に開口部を形成して電極パターンを有するレジストマスクを形成する。このレジストマスク上に、ｐ型半導体領域４４にオーミック接触が形成可能な金属膜を形成する。レジストマスクを除去すると、アノード電極５４が形成される。アノード電極５４が形成されると、中間生産物２８ｆが得られる。
【００４６】
(カソード電極形成工程)
図５(ｂ)を参照しながら、カソード電極を形成する工程を説明する。本実施の形態では、カソード電極５６をリフトオフ法で形成する。中間生産物２８ｆ上にレジスト膜を形成する。このレジスト膜に開口部を形成して電極パターンを有するレジストマスクを形成する。本実施の形態では、開口部は、マスク５０に設けられている開口部５０ａの位置に形成される。このレジストマスク上に、ｎ型半導体領域５０にオーミック接触が形成可能な金属膜を形成する。レジストマスクを除去すると、カソード電極５６が形成される。カソード電極５６は、ｎ型半導体領域５０上に形成されている。カソード電極５６が形成されると、中間生産物２８ｇが得られる。
【００４７】
(裏面メタル形成工程)
図６を参照しながら、裏面にメタル層を形成する工程を説明する。本実施の形態では、中間生産物２８ｇの基板３０の他方の面(裏面)の全面にメタル層５８を形成する。メタル層５８は、当該半導体受光素子をハウジングの搭載部上にボンディングするために利用される。
【００４８】
上記の全工程により、半導体受光素子２８ｈが完成した。半導体受光素子２８ｈは、第１の実施に形態において説明された半導体受光素子１ａと同様に、前面照射型のｐｉｎ構造を有する。
【００４９】
本製造方法によれば、半導体メサを形成するためのエッチング工程を行うことがない。つまり、本実施の形態によればプレーナー型半導体受光素子が製造される。故に、エッチング量の変動に起因する素子特性の個体差が生じる可能性がない。また、このエッチング工程において形成される凹部または凹部上に電極を形成することがないので、半導体受光素子の歩留まりを低下させる可能性がない。
【００５０】
錫蒸気を含む気相からｎ型ドーパントを固相拡散により導入している。錫ドーパントは、錫が添加された溶融ＩｎＰから供給される。故に、高価な製造装置を用いることない製造プロセスを構成できる。
【００５１】
(第３の実施の形態)
図７は、本実施の形態に係わる半導体受光素子の斜視図である。半導体受光素子１ｂは、ｐｉｎ型受光素子であって、背面照射型のプレーナー構造を備える。半導体受光素子１ｂは、光電変換部２と、基板４と、絶縁膜７と、反射防止膜９と、アノード電極１１と、カソード電極１３と、金属膜１５とを備える。光電変換部２および基板４は、所定の軸方向に順に配置されている。基板４は、半絶縁性ＩｎＰ半導体基板といった半導体基板であることができる。基板４の一方の面４ａ上には、光電変換部２が配置されている。
【００５２】
光電変換部２は、基板４の一方の面４ａ上に配置されている。光電変換部２は、第１の実施の形態と同様に、第１から第３のIII−V族化合物半導体層１６、１８、２０を含む。光電変換部２は、その内にｐ型半導体領域２２およびｎ型半導体領域２５を有する。ｎ型半導体領域２５は、ｎ型半導体領域２４と同様に、一方の面２ａから光吸収層に到達するように伸びる。半導体受光素子１ｂでは、ｐ型半導体領域２２の周囲を囲むようにｎ型半導体領域２５が位置している。ｎ型半導体領域２５は、ｎ型ドーパントしてシリコン及び錫の少なくともいずれかを含む。
【００５３】
光電変換部２の一方の面２ａ上には、シリコン・ナイトライド膜といった絶縁膜５．７が設けられている。絶縁膜５及び７は、ｎ型半導体領域２４の位置に開口部５ｂ及び７ｂを有する。この開口部５ｂ及び７ｂにはカソード電極１３が設けられている。また、絶縁膜５は、ｐ型半導体領域２２の位置に開口部５ａを有している。また、絶縁膜７は、ｐ型半導体領域２２上に位置する開口部７ａを有する。開口部７ａは開口部５ａの周縁に沿って位置しているので、開口部５ａは開口部５ａと部分的に重なっている。開口部７ａ上には、アノード電極１１が設けられている。アノード電極１１は、ｐ型半導体領域２２上に位置している。
【００５４】
図８(ａ)は、半導体受光素子１ｂを示す平面図である。この平面図には、アノード電極１１およびカソード電極１３の形状および配置が示されている。また、図８(ｂ)は、ｐ型半導体領域２２およびｎ型半導体領域２５の形状および配置を示す模式図である。図８(ｂ)では、電極１１および１３が破線で描かれている。
【００５５】
再び図７を参照すると、基板４の一方の面４ｂ上には、金属膜１５が設けられている。金属膜１５は、半導体受光素子１ｂをパッケージへのボンディングに役立つ。金属膜１５は、ｐ型半導体領域２２の位置に合わせて開口部１５ａを有している。開口部１５ａは、光入射面２７を含むように設けられている反射防止膜８を有する。開口部１５ａは、光入射方向を規定する軸が開口部１５ａおよびｐ型半導体領域２２を通過するように設けられている。アノード電極１１に囲まれた領域には、反射防止膜８が配置されているけれども、絶縁膜６は除かれている。故に、この領域は、光入射面として機能する。反射防止膜９の厚さおよび屈折率は、検出する光の波長に関連して決定される。
【００５６】
半導体受光素子１ｂにおいて、光Ｂは光入射面２７の反射防止膜９を透過して、それから基板４を介して光電変換部２に入射する。この光Ｂは、光吸収層１８において多数の電子正孔対を生成する。生成された正孔Ｈは、ｐ型半導体領域２２に向けて移動する。生成された電子Ｅは、ｎ型半導体領域２５に向けて移動する。
【００５７】
半導体受光素子１ｂは、プレーナー構造を採用すると共にｎ型半導体領域２５を備えているので、ｎ型電極を設けるために半導体メサを形成する必要がない。故に、半導体メサを形成することによる素子特性のばらつきが生じないだけでなく、半導体メサを形成した面上に電極を形成することに起因する歩留まり低下も生じない。また、半導体受光素子１ｂは、ｐ型半導体領域２２およびｎ型半導体領域２５が半導体受光素子の一方の面上に有する構造を備えるので、半絶縁性基板を利用できる。故に、光信号に対して高速に応答可能な素子が実現できる。
【００５８】
(第４の実施の形態)
図９(ａ)〜９(ｃ)及び図１０(ａ)〜１０(ｃ)を参照しながら、背面照射型の半導体受光素子を製造する方法を説明する。図３(ａ)〜３(ｃ)を参照しながら説明した製造工程に引き続いて引き続く工程を実施することにより背面照射型の半導体受光素子を得ることができるが、この製造方法に限定されるものではない。
【００５９】
(絶縁膜形成工程)
図９(ａ)を参照すると、中間生産物２８ｃ上の全面に絶縁膜６０を形成する。絶縁膜６０は、後の工程でｎ型ドーパントを導入するためのマスクとして利用できる。絶縁膜６０は、マスク４０を取り除くことなく、マスク４０上に形成される。本実施の形態では、絶縁膜６０は、シリコン・ナイトライド(ＳｉＮ)膜といった絶縁性シリコン化合物膜を含むことができる。例えば、ＳｉＮ膜はプラズマ化学的気相成長法(ＣＶＤ)で形成されることができる。反射防止膜が形成されると、中間生産物２８ｊが得られる。
【００６０】
(ｎ型ドーパント導入工程)
図９(ｂ)を参照すると、半導体多層膜にｎ型ドーパントを導入してｎ型半導体領域を形成する工程を説明する。本実施の形態では、ｎ型ドーパントとして錫を用いる。
【００６１】
マスク４０に開口部４０ｂと絶縁膜６０に開口部６０ａとを形成して、マスク６２を形成する。マスク６２は、半導体多層膜において錫を導入する領域を規定する開口部６２ａを有する。本実施の形態では、熱拡散法を採用する。マスク６２を備える中間生産物を錫を含む雰囲気５２に晒すと、開口部６２ａから半導体多層膜に錫が拡散すると共にマスク６２の絶縁膜パターンが設けられた領域には錫は拡散されない。錫はｎ型ドーパントであるので、半導体多層膜中にｎ型半導体領域６４が形成される。ｎ型ドーパントは、ｎ型半導体領域６４がＩｎＧａＡｓ半導体層３４に到達するように導入される。ｎ型半導体領域６４が形成されると、中間生産物２８ｋが得られる。
【００６２】
本工程においては、錫蒸気を含む気相からｎ型ドーパントを固相拡散により導入している。錫ドーパントは、錫が添加された溶融ＩｎＰから供給される。
【００６３】
(アノード電極形成工程)
図９(ｃ)を参照しながら、アノード電極を形成する工程を説明する。本実施の形態では、アノード電極６８をリフトオフ法で形成する。まず、中間生産物２８ｋ上の絶縁膜４０に開口部を形成する。この開口部は、ｐ型半導体領域４４上に形成されている。本実施の形態では、開口部は、絶縁膜６２のほぼ中央に設けられている。次いで、この中間生産物上にレジスト膜を形成する。このレジスト膜に開口部を形成して電極パターンを有するレジストマスクを形成する。このレジストマスク上に、ｐ型半導体領域４４にオーミック接触が形成可能な金属膜を形成する。レジストマスクを除去すると、アノード電極５４が形成される。アノード電極５４が形成されると、中間生産物２８ｍが得られる。
【００６４】
(カソード電極形成工程)
図１０(ａ)を参照しながら、カソード電極を形成する工程を説明する。本実施の形態では、カソード電極７０をリフトオフ法で形成する。中間生産物２８ｍ上にレジスト膜を形成する。このレジスト膜に開口部を形成して電極パターンを有するレジストマスクを形成する。本実施の形態では、開口部は、絶縁膜６２に設けられている開口部６２ａを含むように形成される。このレジストマスク上に、ｎ型半導体領域６４にオーミック接触が形成可能な金属膜を形成する。レジストマスクを除去すると、カソード電極７０が形成される。カソード電極７０は、ｎ型半導体領域６４上に形成されている。カソード電極７０が形成されると、中間生産物２８ｎが得られる。
【００６５】
(反射防止膜形成工程)
図１０(ｂ)を参照すると、中間生産物２８ｎ上の他方の面(背面)の全面に絶縁膜７２を形成する。絶縁膜７２は、半導体受光素子１ｂが検知する波長成分の光を透過可能な材料であると共に、絶縁膜の厚さは半導体受光素子１ｂが検知する波長帯に光透過ウインドウを形成するように決定される。絶縁膜７２は、基板３０の裏面上に形成される。本実施の形態では、絶縁膜７２は、シリコン・オキシナイトライド(ＳｉＯＮ)膜といった絶縁性シリコン化合物膜を含むことができる。絶縁膜７２は、基板３０の裏面から入射する光に対して反射防止膜として機能する。反射防止膜が形成されると、中間生産物２８ｐが得られる。
【００６６】
(裏面メタル形成工程)
図１０(ｃ)を参照しながら、裏面にメタル層を形成する工程を説明する。まず、光入射領域を残して反射防止膜を取り除く。光入射領域は、ｐ型半導体領域４４の位置に合わされている。つまり、光入射領域の位置は、光入射領域を通過した光がｐ型半導体領域４４に到達するように決定されている。本実施の形態では、裏面メタルをリフトオフ法で形成する。中間生産物上にレジスト膜を形成する。このレジスト膜に開口部を形成してボンディングメタルパターンを有するレジストマスクを形成する。基板の裏面の全面にメタル膜を形成する。レジストマスクを除去すると、裏面メタル層７４が形成される。裏面メタル層７４は、当該半導体受光素子をハウジングの搭載部上にボンディングするために利用される。
【００６７】
上記の全工程により、半導体受光素子２８ｑが完成した。半導体受光素子２８ｑは、第３の実施に形態において説明された半導体受光素子１ｂと同様に、背面照射型のｐｉｎ構造を有する。
【００６８】
本製造方法によっても、本実施の形態によればプレーナー型半導体受光素子が製造される。つまり、半導体メサを形成するためのエッチング工程を行うことがないので、エッチング量の変動に起因する素子特性の個体差が生じる可能性がない。また、このエッチング工程において形成される凹部または凹部上に電極を形成することがないので、半導体受光素子の歩留まりを低下させる可能性がない。
【００６９】
(第５の実施の形態)
図１１は、錫拡散を行う具体的な方法を示す図面である。本実施の形態では、液相から気相に提供された錫ドーパントを錫拡散源として利用している。つまり、錫ドーパントは、気相から半導体部に提供される。錫ドーパントを液相から直接に提供する方法を採用する場合、半導体部が液相と接触して、接触後にも半導体表面に液相部が残留する。この残留液相部を除去することは容易ではなく、気相から錫ドーパントを提供すれば、この除去を行う必要がない。液相は、ＳｎをＩｎＰ溶液に溶かしてＩｎＰ／Ｓｎ溶液として形成されている。発明者は、気相の錫ドーパントの濃度(蒸気圧)を制御する必要があると考えており、この制御のための手法を検討した。発明者は、ＩｎＰ／Ｓｎ溶液にＩｎを加えて燐(Ｐ)の蒸気圧と錫(Ｓｎ)の蒸気圧とを調整するという手法を思いついた。ＩｎＰ／Ｓｎ溶液へのＩｎ添加量を増加していくと燐(Ｐ)の蒸気圧が上昇すると共に、錫の蒸気圧が相対的に低くなる。発明者は、錫拡散に用いるＩｎＰ／Ｓｎ溶液では、ＳｎとＩｎとのモル比がＳｎ：Ｉｎ＝１：０から１：０．５までの範囲であることが好ましいこと、さらに、ＳｎとＩｎとのモル比がＳｎ：Ｉｎ＝１：０．６５から１：１．３までの範囲であると錫が拡散しないことを発見した。
【００７０】
図１１を参照しながら、錫拡散の具体的な方法について説明する。錫拡散装置８０として、電気炉８２を用いる。電気炉８２内には、石英管８４が配置されている。石英管８４内には、カーボン製の治具８６が配置されている。治具８６は、被拡散基板８８を収容する凹部といった基板収容部８６ａと、収容部８６ａ上に配置されている溶液容器部８６ｂとを備える。溶液容器部８６ｂが基板収容部８６ａ上に配置されると、溶液容器部８６ｂには、ＩｎＰ固相９０ｂおよびＩｎＰ／Ｓｎ溶液９０ａが蓄積されている。基板収容部８６ａと溶液容器部８６ｂとの間に空間８６ｃが形成される。基板収容部８６ａの底部８６ｅには、複数の貫通孔８６ｄが設けられている。貫通孔８６ｄの径は、この孔を通して液体容器部８６ａ内のＩｎＰ／Ｓｎ溶液が被拡散基板８８上に滴下しない程度の大きさである。空間８６ｃは、溶液容器部８６ｂ内の溶液から提供されるＩｎ、Ｐ、Ｓｎを含む蒸気９２が満ちている。この蒸気９２内のＳｎが被拡散基板８８の表面から基板内へ固相拡散していく。図１１を参照しながら錫拡散の具体的な方法について説明したが、錫を気相拡散する方法はこれに限定されるものではない。
【００７１】
拡散条件を例示すれば、温度６００℃で、上記の拡散蒸気に数分間(拡散時間)程度晒すことにより数マイクロメートルの深さの固相拡散が実現される。拡散中の温度としては、温度５００℃以上７００℃以下であってもよい。
【００７２】
空間８６ｃは、温度上昇中および温度降下中には、被拡散基板８８から燐(Ｐ)が蒸発しないように十分な燐の蒸気圧が維持される状態に保たれることが好ましい。この状態は、例えば、基板収容部８６ａ上にＩｎＰ基板で覆うことにより実現される。
【００７３】
発明の詳細な説明において説明した半導体受光素子はプレーナー構造を備えているけれども、従来のメサ構造半導体受光素子の特性に同等またはそれ以上の高速応答特性および暗電流特性が達成された。また、本実施の形態の半導体受光素子はメサ構造ではないので、高歩留まりが達成された。
【００７４】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、ｎ型ドーパントとして、シリコンを利用できる。シリコンはイオン注入法で導入できる。また、製造工程および素子構造の詳細は、必要なように変更されることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００７５】
【図１】図１は、本実施の形態の半導体受光素子の斜視図である。
【図２】図２(ａ)は、第１の実施の形態の半導体受光素子のｐ型およびｎ型半導体領域を示す平面面であり、図２(ｂ)は、アノード電極およびカソード電極を示す平面図である。
【図３】図３(ａ)〜３(ｃ)は、半導体受光素子を製造するために製造工程を示す図面である。
【図４】図４(ａ)および４(ｂ)は、半導体受光素子を製造するために製造工程を示す図面である。
【図５】図５(ａ)および５(ｂ)は、半導体受光素子を製造するために製造工程を示す図面である。
【図６】図６は、半導体受光素子を製造するために製造工程を示す図面である。
【図７】図７は、本実施の形態の半導体受光素子の斜視図である。
【図８】図８(ａ)は、第１の実施の形態の半導体受光素子のｐ型およびｎ型半導体領域を示す平面面であり、図８(ｂ)は、アノード電極およびカソード電極を示す平面図である。
【図９】図９(ａ)〜９(ｃ)は、半導体受光素子を製造するために製造工程を示す図面である。
【図１０】図１０(ａ)〜１０(ｃ)は、半導体受光素子を製造するために製造工程を示す図面である。
【図１１】図１１は、錫拡散に用いる電気炉を示す模式図である。
【符号の説明】
【００７６】
１ａ、１ｂ…半導体受光素子、２…光電変換部、４…基板、６…絶縁膜、８、２７…反射防止膜、１０、１１…アノード電極、１２、１３…カソード電極、１４、１５…メタル層、１６、２０…III−V族化合物半導体層、１８…光吸収層、２２…ｐ型半導体層、２４、２５…ｎ型半導体層
【図１】
2008193109.tif 000003
【図２】
2008193109.tif 000004
【図３】
2008193109.tif 000005
【図４】
2008193109.tif 000006
【図５】
2008193109.tif 000007
【図６】
2008193109.tif 000008
【図７】
2008193109.tif 000009
【図８】
2008193109.tif 000010
【図９】
2008193109.tif 000011
【図１０】
2008193109.tif 000012
【図１１】
2008193109.tif 000013