(57)【要約】【課題】  半導体基板との界面特性が良好で、物理膜厚が大きく、誘電率が高いゲート絶縁膜を備える半導体装置及びその製造方法を提供する。【解決手段】  絶縁層１２は、シリコン基板１１上に酸化シリコン層２４を形成した後に、酸化シリコン層２４上に金属元素（ハフニウム）と酸素とを含む酸化金属層２５を形成する第１処理と、酸化シリコン層２４及び酸化金属層２５を窒化雰囲気下において加熱する第２処理とを行うことによって形成され、第1処理と第２処理とは、交互に複数回繰り返される。【選択図】  図２
2008205136.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電層とを備えた半導体装置であって、
前記絶縁層は、金属元素の濃度が、前記半導体基板側から前記導電層側に向けて徐々に高くなっている中間領域を有し、
前記絶縁層は、前記半導体基板上にシリコンと酸素とを含む酸化シリコン層を形成した後に、前記酸化シリコン層上に前記金属元素と酸素とを含む酸化金属層を形成する第１処理と、前記酸化シリコン層及び前記酸化金属層を窒化雰囲気において加熱する第２処理とを行うことによって形成され、
前記第1処理と前記第２処理とは、交互に複数回繰り返されることを特徴とする半導体装置。
【請求項２】
前記半導体基板上には、シリコンと酸素とのみによって構成される酸化シリコン層が残存している
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電層とを備えた半導体装置の製造方法であって、
シリコンと酸素とを含む酸化シリコン層を、前記半導体基板上に形成するステップＡと、
金属元素と酸素とを含む酸化金属層を、前記酸化シリコン層上に形成するステップＢと、
前記酸化シリコン層と前記酸化金属層とを窒化雰囲気において加熱処理するステップＣとを含み、
前記ステップＢと前記ステップＣとは、交互に複数回繰り返され、
前記絶縁層は、前記金属元素の濃度が、前記半導体基板側から前記導電層側に向けて徐々に高くなっている中間領域を有する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高誘電率材料を含むゲート絶縁膜を備える半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路に用いられるＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタとして、高誘電率材料を含むゲート絶縁膜を備えるＭＯＳ型トランジスタが知られている。このようなゲート絶縁膜を利用すれば、酸化シリコン膜に換算した等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）増加を抑えつつ物理膜厚を大きくすることができる。
【０００３】
ここで、シリコン基板上に高誘電率材料を含むゲート絶縁膜を直接形成すると、ゲート絶縁膜とシリコン基板との界面における界面準位密度が増大することに起因して、ＭＯＳ型トランジスタとしての電流駆動力が低下する。
【０００４】
このような問題を解決するために、特許文献１では、シリコン基板上に形成された酸化シリコン層と、酸化シリコン層上に形成されたシリコンと高誘電率材料とを含む酸化金属シリケート層とから構成されるゲート絶縁膜、及びゲート絶縁膜上に形成されたゲート電極（導電層）とに加熱処理を施すことが提案されている。
【０００５】
これによれば、熱処理を施すことにより酸化金属シリケート層に含まれる高誘電率材料が酸化シリコン層に拡散されるため、絶縁層における高誘電率材料の濃度は、シリコン基板側において低く、ゲート電極側において高くなる。その結果、ゲート絶縁膜とシリコン基板との界面特性を維持させることができる。
【特許文献１】特開2003-158262号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、シリコンを含む酸化金属シリケート層を用いているため、もともとの誘電率が低いという問題があった。
【０００７】
そこで、本発明は、上述した課題を解決するためになされたものであり、半導体基板との界面特性が良好で、物理膜厚が大きく、誘電率の高いゲート絶縁膜を備える半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の特徴に係る半導体装置は、半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電層とを備えた半導体装置であって、前記絶縁層は、金属元素の濃度が、前記半導体基板側から前記導電層側に向けて徐々に高くなっている中間領域を有し、前記絶縁層は、前記半導体基板上にシリコンと酸素とを含む酸化シリコン層を形成した後に、前記酸化シリコン層上に前記金属元素と酸素とを含む酸化金属層を形成する第１処理と、前記酸化シリコン層及び前記酸化金属層を窒化雰囲気において加熱する第２処理とを行うことによって形成され、前記第1処理と前記第２処理とは、交互に複数回繰り返されることを要旨とする。
【０００９】
かかる特徴によれば、半導体基板と絶縁層との良好な界面特性を確保することができる。また、第１処理と第2処理とを交互に複数回繰り返し行うことにより中間領域を形成しているため、酸化シリコン層への金属元素の拡散を正確に制御することができる。その結果、第１処理と第2処理とのサイクル回数によって、半導体基板上に残存する酸化シリコン層の厚みを正確に制御することが可能となる。また、第２処理により金属シリケートにより構成される中間領域を形成しているため、絶縁層中に不純物が残留することはなく、欠陥密度の低減が図られる。
【００１０】
また、第2処理における熱処理は窒化雰囲気下において行われるため、中間領域２２中に窒素を選択的に導入することができる。その結果、金属元素の化学結合を安定させることができる。
【００１１】
本発明の第２の特徴は、本発明の第１の特徴に係り、前記半導体基板上には、シリコンと酸素とのみによって構成される酸化シリコン層が残存していることを要旨とする。
【００１２】
本発明の第３の特徴に係る半導体装置の製造方法は、半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電層とを備えた半導体装置の製造方法であって、シリコンと酸素とを含む酸化シリコン層を、前記半導体基板上に形成するステップＡと、金属元素と酸素とを含む酸化金属層を、前記酸化シリコン層上に形成するステップＢと、前記酸化シリコン層と前記酸化金属層とを窒化雰囲気において加熱処理するステップＣとを含み、前記ステップＢと前記ステップＣとは、交互に複数回繰り返され、前記絶縁層は、前記金属元素の濃度が、前記半導体基板側から前記導電層側に向けて徐々に高くなっている中間領域を有することを要旨とする。
【発明の効果】
【００１３】
本発明によれば、半導体基板との界面特性が良好で、物理膜厚が大きく、誘電率が高いゲート絶縁膜を備える半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１５】
《半導体装置の構成》
以下において、本発明の一実施形態に係るＭＯＳ型トランジスタ１０の構成について説明する。図１は、本発明の一実施形態に係るＭＯＳ型トランジスタ１０の構成を示す断面図である。
【００１６】
図１に示すように、ＭＯＳ型トランジスタ１０は、シリコン基板１１、絶縁膜１２、ゲート電極１３を備えている。
【００１７】
シリコン基板１１は、単結晶シリコンに不純物が拡散された薄板状の半導体基板である。
【００１８】
絶縁膜１２は、シリコン基板１１上に形成されている。本実施形態に係る絶縁膜１２は、図２（ａ）に示すように、シリコンＳｉと酸素Ｏとを含む酸化シリコン領域２１と、ハフニウムＨｆとシリコンＳｉと酸素Ｏと窒素Ｎとを含む中間領域２２と、ハフニウムＨｆと酸素Ｏとを含む酸化金属領域２３とを有する。中間領域２２は、ハフニウムＨｆを構成元素とするハフニウムシリケート（ＨｆＳｉＯＮ）である。ハフニウムシリケートは高誘電率材料であり、酸化シリコンの誘電率よりも高い誘電率を有する。なお、高誘電率材料である金属元素としては、ハフニウムＨｆのほかジルコニウムＺｒなどを用いてもよい。
【００１９】
ここで、Ｈｆの濃度は、図２（ｂ）に示すように、中間領域２２において、シリコン基板１１側からゲート電極１３側に向けて徐々に高くなっている。一方、Ｓｉの濃度は、中間領域２２において、シリコン基板１１側からゲート電極１３側に向けて徐々に低くなっている。従って、絶縁層１２の全体としても、シリコン基板１１側からゲート電極１３側に向けて、Ｈｆの濃度は徐々に高くなっており、Ｓｉの濃度は徐々に低くなっている。このような濃度傾斜を形成する方法は、本発明の特徴にかかるため後に詳説する。
【００２０】
ゲート電極１３は、絶縁層１２上に形成されている。ゲート電極１３としては、ＣＶＤ（Chemical vapor deposition）法により形成される多結晶シリコンのほか、高融点金属材料（ＳｉＧｅ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ等）やその窒化物、又は、ＮｉＳｉ等のシリサイド材料を用いることができる。
【００２１】
《半導体装置の製造方法》
本発明の一実施形態に係るＭＯＳ型トランジスタ１０の製造方法について、図面を参照しながら説明する。図３は、本発明の一実施形態に係るＭＯＳ型トランジスタ１０の製造方法を示すフロー図である。
【００２２】
図３に示すように、ステップ１０において、シリコン基板１１を準備する。希フッ酸溶液処理によりシリコン基板１１の主面上の自然酸化膜を除去し水素終端する。
【００２３】
ステップ２０において、ＳｉとＯとを含む酸化シリコン層２４をシリコン基板１１上に形成する。図４（ａ）は、酸化シリコン層２４がシリコン基板１１上に形成された状態を示す断面図である。本実施形態では、熱処理を行うことにより、酸化シリコン層２４として、ＳｉＯ２又はＳｉＯＮを形成する。酸化シリコン層２４は、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置を用いて、Ｎ２又はＨ２とＯ２との混合雰囲気において、処理温度約７００〜１０５０℃の範囲内で形成することができる。ここで、形成するＳｉＯ２の膜厚は、1.0nm以上であることが好ましい。なお、酸化シリコン層２４は、薬液（ＨＣｌとＨ２Ｏ２との混合液等）処理やプラズマ酸化処理等によって形成してもよい。
【００２４】
ステップ３０において、ＨｆとＯとを含む酸化金属層２５を、酸化シリコン層２４上に形成する（第１処理）。図４（ｂ）は、酸化金属層２５が酸化シリコン層２４上に形成された状態を示す断面図である。本実施形態では、酸化金属層２５として、ＨｆＯ２を形成する。ＨｆＯ２は0.1nm程度形成することが好ましい。本ステップは、ＡＬＤ装置により行う。即ち、Ｈｆを含んだ有機金属材料と酸化剤であるＨ２Ｏとを交互に供給することによりＨｆＯ２を形成することができる。Ｈｆを含んだ有機金属材料としては、ＴＤＭＡ（Tetrakis-Di-Methyl-Amino-Hafnium；Ｈｆ〔Ｎ（ＣＨ３）２〕４）の他、ＴＥＭＡＨ（Ｈｆ〔Ｎ（Ｃ２Ｈ５）２〕４）、ＴＤＥＡＨ（Ｈｆ〔Ｎ（ＣＨ３）（Ｃ２Ｈ５）〕４）、ＨｆＣｌ４を用いることができる。また、酸化剤には、Ｏ３を用いてもよい。なお、酸化金属層２５の形成には、間欠型ＣＶＤ法を使用してもよい。
【００２５】
ステップ４０において、酸化シリコン層２４と酸化金属層２５とを窒化雰囲気下において加熱する（第２処理）。本ステップは、ＲＴＡ装置により行うことができる。例えば、熱処理は、約７００〜８００℃、２０秒程度の条件で行われる。これにより、図４（ｃ）に示すように、ＳｉＯ２中にＨｆＯ２が拡散した領域に窒素も拡散され、ハフニウムシリケートＨｆＳｉＯＮにより構成される金属シリケート層２６が形成される。
【００２６】
次に、ステップ３０における第１処理と、ステップ４０における第２処理とを交互に２０回繰り返し行う。これにより、酸化シリコン層２４を徐々にシリケート化させながら金属シリケート層２６が形成される。即ち、第１処理と第２処理とを交互に繰り返し行うことにより、金属シリケート層２６が徐々に形成されて、図２（ａ）に示した中間領域２２が形成される。なお、本実施形態では、第１処理と第２処理とを２０回繰り返し行うこととしたが、シリコン基板１１と絶縁層１２との界面においてＳｉＯ２が残存していれば、それ以上の回数を繰り返しても良いし、絶縁層１２の高誘電率を確保することができれば、それ以下の回数を繰り返すこととしてもよい。
【００２７】
以上により、Ｈｆの濃度がシリコン基板１１側からゲート電極１３側に向けて徐々に高くなっている中間領域２２を有する絶縁層１２が形成される（図２参照）。また、上述の通り、中間領域２２におけるシリコンの濃度は、シリコン基板１１側からゲート電極１３側に向けて徐々に低くなっている。
【００２８】
ステップ５０において、ＡＬＤ装置を用いて、中間領域２２上にＨｆＯ２を形成して、絶縁層１２が作成される。
【００２９】
なお、ＲＴＡ装置とＡＬＤ装置とは、Ｌｏａｄ  Ｌｏｃｋ室を介して真空状態で接続されており、搬送装置によりウェハを移動することにより、ステップ２０からステップ５０までを連係して行うことができる。
【００３０】
ステップ６０において、ゲート電極１３を絶縁層１２上に形成する。本実施形態では、ゲート電極１３として、ＣＶＤ法により多結晶シリコンを形成する。
【００３１】
《作用及び効果》
本発明の一実施形態に係る半導体装置によれば、絶縁層１２は、シリコン基板１１上に酸化シリコン層２４を形成した後に、酸化シリコン層２４上に金属元素（ハフニウム）と酸素とを含む酸化金属層２５を形成する第１処理と、酸化シリコン層２４及び酸化金属層２５を窒化雰囲気下において加熱する第２処理とを行うことによって形成され、第1処理と第２処理とは、交互に複数回繰り返される。
【００３２】
このようにして形成された絶縁層１２は、Ｈｆの濃度が、シリコン基板１１側からゲート電極１３側に向けて徐々に高くなっている中間領域２２を有する。また、シリコン基板１１上には、酸化シリコン領域２１が残存している。従って、シリコン基板１１と絶縁層１２との良好な界面特性を確保することができる。
【００３３】
また、第１処理と第2処理とを交互に複数回繰り返し行うことにより中間領域２２を形成しているため、酸化シリコン層２４へのＨｆの拡散を正確に制御することができる。その結果、第１処理と第2処理とを繰り返す回数によって、シリコン基板１１上に残存する酸化シリコン領域２１の厚みを正確に制御することが可能となる。
【００３４】
また、第２処理を行うことにより、ハフニウムシリケートから構成される中間領域２２を形成しているため、絶縁層１２中には、第１処理中での有機金属原料に起因した不純物が残留せず、内部の欠陥密度を低減することができ、電気特性の向上が図られる。
【００３５】
また、第2処理における熱処理は窒化雰囲気において行われるため、中間領域２２中に窒素を選択的に導入することができる。その結果、ハフニウムシリケートの化学結合を安定させることができる。
【００３６】
《実施例》
本発明の実施例に係る半導体装置を以下のように製造した。
【００３７】
まず、酸化雰囲気で熱処理することにより、シリコン基板上に膜厚１．０ｎｍのＳｉＯ２膜を形成した。形成条件は、Ｏ２ガスを用いて、処理温度９００℃、処理時間２０sec、処理圧力２０Ｔｏｒｒとした。
【００３８】
次に、ＡＬＤ法により膜厚０．１ｎｍのＨｆＯ２をＳｉＯ２膜上に成膜した（第１処理）。成膜条件は、Ｈｆ原料としてＴＤＭＡＨを用い、また、酸化剤としてH2Oを用いて、ヒーター温度２５０℃、成膜圧力約１３Paとした。
【００３９】
次に、窒化雰囲気で熱処理を行った（第２処理）。処理条件は、処理温度７５０℃、処理時間２０sec、処理圧力２０Ｔｏｒｒとした。
【００４０】
そして、第１処理と第２処理とを交互に２０回繰り返し行った。
【００４１】
このようにして製造した実施例の断面ＴＥＭ（Transmission Electron Microscope）写真を図６に示す。図６に示すように、膜厚１．０ｎｍで形成されたＳｉＯ２膜の膜厚は、第１処理と第２処理とを交互に２０回繰り返し行った結果、０．４ｎｍまで薄膜化されていることが確認された。
【００４２】
〈絶縁層１２の組成〉
次に、実施例に係る絶縁層を酸化金属層側から逐次エッチング処理を行うことにより、その組成を評価した。
【００４３】
評価結果を図７乃至図９に示す。図７に示すように、ＨｆＯは処理開始から２４秒後には検出されなくなった。また、図８に示すように、ＳｉＮは処理開始から２４秒後には検出されなくなり、それに代わってＳｉＯが検出された。従って、絶縁層はＨｆの濃度が、ゲート電極側から半導体基板側に向けて徐々に低くなり、半導体基板上には酸化シリコン層が残存していることが確認された。
【００４４】
また、図９に示すように、Ｈｆが検出されなくなる時間（処理開始から２４秒後）には、Ｎも検出されなくなった。従って、Ｎがハフニウムシリケートによって構成される中間領域にのみ存在することが確認された。
【００４５】
〈ゲートリーク電流密度〉
実施例のゲートリーク電流密度とＥＯＴとの関係を図１０に示す。実施例のゲートリーク電流の大きさは、中間層が無い一般的なＨｆＯ２とＳｉＯ２との二層構造と比較すると、１／１００程度に低減されていることが確認された。
【００４６】
このような結果が得られたのは、実施例に係る絶縁膜が、ＥＯＴを抑えつつ物理膜厚が大きく形成されており、また、内部の欠陥密度が低いためである。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図２】本発明の一実施形態に係る絶縁層１２の構成を示す断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方法を示すフロー図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方法に用いるＡＬＤ装置の概略図である。
【図６】本発明の実施例に係る半導体装置の断面ＴＥＭ写真である。
【図７】本発明の実施例に係る絶縁層１２の組成を示す図である（その１）。
【図８】本発明の実施例に係る絶縁層１２の組成を示す図である（その２）。
【図９】本発明の実施例に係る絶縁層１２の組成を示す図である（その３）。
【図１０】本発明の実施例に係る絶縁層１２のリーク電流密度を示す図である。
【符号の説明】
【００４８】
１０…ＭＯＳ型トランジスタ
１１…シリコン基板
１２…絶縁層
１３…ゲート電極
２１…酸化シリコン領域
２２…中間領域
２３…酸化金属領域
２４…酸化シリコン層
２５…酸化金属層
２６…金属シリケート層
【図１】
2008205136.tif 000003
【図３】
2008205136.tif 000004
【図４】
2008205136.tif 000005
【図５】
2008205136.tif 000006
【図７】
2008205136.tif 000007
【図８】
2008205136.tif 000008
【図９】
2008205136.tif 000009
【図１０】
2008205136.tif 000010
【図２】
2008205136.tif 000011
【図６】
2008205136.tif 000012