(57)【要約】【課題】インダクタ部とバリスタ部との剥離を低減し、且つ高周波特性の低下を抑制することが可能な積層型フィルタを提供する。【解決手段】本発明の一実施形態に係る積層型フィルタ１は、インダクタ部７とバリスタ積層部９とが界面Ｐを形成するように配置されている積層型フィルタであって、バリスタ層８１〜８４は、ＺｎＯを主成分とし、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌを含有しており、インダクタ層６１〜６９は、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有しておらず、インダクタ拡散層６Ｄは、Ｌｉを含有しており、インダクタ導体部１２１〜１２８は、界面Ｐから２０μｍ以上離れた位置に配置されており、バリスタ導体部１６，１７は、界面Ｐから４０μｍ以上離れた位置に配置されている。【選択図】図３
2008244824.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ層内にインダクタ導体部が形成されたインダクタ部と、バリスタ層内にバリスタ導体部が形成されたバリスタ部とが界面を形成するように配置されている積層型フィルタであって、
前記バリスタ層は、ＺｎＯを主成分とし、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌを含有しており、
前記インダクタ層は、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有しておらず、
前記インダクタ層における前記界面側に形成される拡散層は、Ｌｉを含有しており、
前記インダクタ導体部は、前記界面から２０μｍ以上離れた位置に配置されており、
前記バリスタ導体部は、前記界面から４０μｍ以上離れた位置に配置されている、
積層型フィルタ。
【請求項２】
表面から前記インダクタ導体部の拡散層へ前記Ｌｉを拡散させるために、前記インダクタ導体部における該表面への引き出し導体部の厚さは３μｍ以上である、請求項１に記載の積層型フィルタ。
【請求項３】
前記インダクタ導体部と前記界面との離間距離は、１００μｍ以下である、
請求項１又は２に記載の積層型フィルタ。
【請求項４】
前記バリスタ導体部は、前記インダクタ導体部の両端にそれぞれ接続された一対のホット電極とグランド電極とを有しており、
前記一対のホット電極は、前記バリスタ層内の同一平面上に１００μｍ以上離間して配置されている、
請求項１〜３の何れか１項に記載の積層型フィルタ。
【請求項５】
前記バリスタ導体部は、前記インダクタ導体部に接続されたホット電極と一対のグランド電極とを有しており、
前記ホット電極は、前記インダクタ部及び前記バリスタ部の積層方向に前記一対のグランド電極と対向して、前記一対のグランド電極の間に配置されている、
請求項１〜３の何れか１項に記載の積層型フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型フィルタに関するものである。
【背景技術】
【０００２】
近年、電子機器では、高速動作のための伝送信号の高周波化や、省電力化のための低電圧化等が進められている。このような状況下、電子機器においては、優れた信頼性を確保する観点から、ノイズやサージ等を除去する技術がますます重要になってきている。そこで、ノイズ及びサージの両方を一つのチップで除去し得る素子として、バリスタ部及びインダクタ部が積層されてなる積層型フィルタが注目を集めている。
【０００３】
このような積層型フィルタとしては、半導体磁器と磁性材料磁器とを接合し、これを一体焼結して得られた複合機能素子が知られている（例えば、特許文献１参照）。
【特許文献１】特開平７−２２０９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の積層型フィルタでは、バリスタ部とインダクタ部とで積層体を構成している材料が異なっているため、焼結時における両者の体積変化の程度が大きく異なり、このため、一体焼結の際に両者の境に応力が発生し易い傾向にあった。そして、これに起因して、バリスタ部とインダクタ部とが剥離し易いという問題があった。
【０００５】
そこで、本発明者らは、まず、積層型フィルタにおいて、バリスタ部とインダクタ部との剥離を低減するために、インダクタ部を、バリスタ部を構成している積層体と同じ材料により形成することを試みた。その結果、一体焼結を行った場合であっても、バリスタ部とインダクタ部との剥離が極めて生じ難くなることが判明した。
【０００６】
ところが、通常バリスタ部の積層体を構成している材料は、極めて低抵抗であるという特性を有していることからインダクタの材料としては適しておらず、このような積層型フィルタは、高周波用途への適用が困難なものであった。
【０００７】
本発明者らは、このような知見に基づいて更に研究を進めた結果、インダクタ部をバリスタ部の構成材料と同じ積層体から構成するとともに、両構成材料の添加物を異ならせることによって、インダクタ部の積層体の高抵抗化が図れることを見出した。しかしながら、実際にこのような積層型フィルタを試作したところ、高周波特性が低下してしまう場合があることが判明した。
【０００８】
そこで、本発明は、インダクタ部とバリスタ部との剥離を低減し、且つ高周波特性の低下を抑制することが可能な積層型フィルタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の積層型フィルタは、インダクタ層内にインダクタ導体部が形成されたインダクタ部と、バリスタ層内にバリスタ導体部が形成されたバリスタ部とが界面を形成するように配置されている積層型フィルタであって、（ａ）バリスタ層は、ＺｎＯを主成分とし、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌを含有しており、（ｂ）インダクタ層は、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有しておらず、（ｃ）インダクタ層における界面側に形成される拡散層は、Ｌｉを含有しており、（ｄ）インダクタ導体部は、界面から２０μｍ以上離れた位置に配置されており、（ｅ）バリスタ導体部は、界面から４０μｍ以上離れた位置に配置されている。
【００１０】
この積層型フィルタによれば、インダクタ層及びバリスタ層が同じ材料（ＺｎＯ）を主成分としているので、これらの層を一体焼結する際に、両層の間に積層体の体積変化率の相違に基づく応力等が発生し難い。したがって、インダクタ部とバリスタ部との剥離を大幅に低減することができる。
【００１１】
インダクタ層を構成している材料、すなわち、主成分としてＺｎＯを含み、Ｃｏ及びＡｌを実質的に含有していない材料は、ＺｎＯ単体や、上記バリスタ層の構成材料（ＺｎＯにＰｒ又はＢｉ、Ｃｏ及びＡｌを添加したもの）と比較して、極めて高抵抗率であり、低誘電率であるという特性を有している。したがって、この積層型フィルタによれば、インダクタ部が優れたインダクタ特性を有することとなる。
【００１２】
インダクタ部とバリスタ部とを一体焼結する際、バリスタ層に含有されたＣｏ及びＡｌがインダクタ層へ拡散されると、Ｃｏは誘電率を高くするように作用し、Ａｌは抵抗率を低くするように作用するので、インダクタ層におけるバリスタ層との界面側の拡散層では、誘電率（換言すれば、静電容量）が増加し、抵抗率が低下してしまう。その結果、インダクタ部のインダクタ特性が低下してしまい、積層型フィルタの高周波特性が低下してしまう。この場合、インダクタ部のインダクタ特性の低下を抑制するためには、インダクタ導体部を界面から１００μｍ以上離さなければならないことが、本発明者らの研究より分かっている。
【００１３】
しかしながら、この積層型フィルタによれば、インダクタ層における拡散層にＬｉが含有されているので、拡散層の誘電率の増加を抑制することができる。その結果、インダクタ導体部を界面から２０μｍまで近づけても、Ｃｏ及びＡｌの拡散に起因するインダクタ部のインダクタ特性の低下を抑制することができる。したがって、この積層型フィルタによれば、高周波特性の低下を抑制することができ、且つ小型化を実現することができる。
【００１４】
一方、バリスタ層におけるインダクタ層との界面側の拡散層では、インダクタ部とバリスタ部とを一体焼結する際にＣｏ及びＡｌが減少するので、誘電率（換言すれば、静電容量）が低下し、バリスタ機能を実質的に発現できない。この積層型フィルタによれば、バリスタ導体部を界面から４０μｍ以上離しているので、バリスタ層における拡散層を避けてバリスタ導体部を配置することができる。したがって、バリスタ部のバリスタ特性の低下を抑制することができ、積層型フィルタの高周波特性の低下を抑制することができる。
【００１５】
上記した積層型フィルタでは、表面からインダクタ導体部の拡散層へ前記Ｌｉを拡散させるために、インダクタ導体部における該表面への引き出し導体部の厚さは３μｍ以上であることが好ましい。
【００１６】
この構成によれば、インダクタ導体部の引き出し導体部の厚さが３μｍ以上と厚いので、インダクタ導体部の周囲の隙間を通して、表面からインダクタ導体部の拡散層へＬｉを適切に拡散させることができる。
【００１７】
上記した積層型フィルタでは、インダクタ導体部と界面との離間距離は、１００μｍ以下であることが好ましい。
【００１８】
インダクタ導体部とバリスタ導体部との間では電界結合が生じている。そのために、複数のフィルタ素子が並列に設けられるアレイ状の積層型フィルタでは、外側のフィルタ素子に比べて内側のフィルタ素子ほど、電界分布の分布幅が大きい傾向がある。その結果、寄生する静電容量の素子ばらつき（チャンネル間ばらつき）が増大し、高周波特性の素子ばらつき（チャンネル間ばらつき）が増大してしまう。
【００１９】
しかしながら、この構成によれば、インダクタ導体部と界面との離間距離が１００μｍ以下と短いので、すなわち、インダクタ導体部とバリスタ導体部との離間距離が小さいので、特に内側のフィルタ素子における電界分布の分布幅の増加を低減することができる。したがって、寄生する静電容量値の素子ばらつきが低減され、高周波特性の素子ばらつきが低減される。
【００２０】
上記したバリスタ導体部は、インダクタ導体部の両端にそれぞれ接続された一対のホット電極とグランド電極とを有しており、一対のホット電極は、バリスタ層内の同一平面上に１００μｍ以上離間して配置されていることが好ましい。
【００２１】
この構成によれば、π型の積層型フィルタにおけるバリスタ部の一対のホット電極がバリスタ層内の同一平面上に配置されているので、バリスタ部の層数を削減することができる。したがって、積層型フィルタの更なる小型化を実現することができる。
【００２２】
また、一対のホット電極は１００μｍ以上離間しているので、π型の積層型フィルタの入出力間に寄生する静電容量の増加を低減することができる。したがって、積層型フィルタの高周波特性の低下をより抑制することができる。
【００２３】
上記したバリスタ導体部は、インダクタ導体部に接続されたホット電極と一対のグランド電極とを有しており、ホット電極は、インダクタ部及びバリスタ部の積層方向に一対のグランド電極と対向して、一対のグランド電極の間に配置されていることが好ましい。
【００２４】
この構成によれば、バリスタ部のホット電極が一対のグランド電極の間に配置されているので、バリスタ部のホット電極側に寄生する静電容量の増加を低減することができる。その結果、積層型フィルタの高周波特性の低下をより抑制することができる。
【発明の効果】
【００２５】
本発明によれば、インダクタ部とバリスタ部との剥離を低減し、且つ高周波特性の低下を抑制することが可能な積層型フィルタが得られる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
【００２７】
図１は、第１の実施形態に係る積層型フィルタを示す斜視図であり、図２は、第１の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。また、図３は、第１の実施形態に係る積層型フィルタの中央断面を示す断面図であり、図４は、第１の実施形態に係る積層型フィルタの回路図である。なお、図３における断面は、積層体２の長手方向及び積層方向と平行な面である。
【００２８】
図１に示されるように、積層型フィルタ１は、直方体状の積層体２を備えている。積層体２において、その長手方向における両端部には、入力端子電極３及び出力端子電極４が形成されており、その長手方向と直交する方向における両端面には、一対のグランド端子電極５が形成されている。
【００２９】
図２及び図３に示されるように、積層体２は、複数のインダクタ層６１〜６９が積層されてなるインダクタ積層部（インダクタ部）７と、複数のバリスタ層８１〜８４が積層されてなるバリスタ積層部（バリスタ部）９とを含む。インダクタ積層部７とバリスタ積層部９とは、界面Ｐを形成するように配置されている。積層体２において、インダクタ層６９とバリスタ層８１との間に界面Ｐが形成されている。
【００３０】
インダクタ層６１〜６９は、電気的絶縁性を有する材料により長方形薄板状に形成されており、入力端子電極３が形成される縁部から時計回りに縁部６ａ，６ｂ，６ｃ，６ｄを有している。インダクタ層６１〜６９は、ＺｎＯを主成分とするセラミック材料から構成されている。
【００３１】
インダクタ層６１〜６９を構成するセラミック材料は、ＺｎＯのほか、添加物としてＰｒ、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、Ｐｒを添加すると特に好ましい。Ｐｒの添加により、インダクタ層６１〜６９とバリスタ層８１〜８４との体積変化率の差を容易に低減することができる。また、インダクタ層６１〜６９には、バリスタ積層部９との接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。
【００３２】
インダクタ層６１〜６９中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ層６１〜６９に含まれる添加物の好適な含有量は、当該インダクタ層に含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。
【００３３】
また、インダクタ層６１〜６９は、後述するバリスタ層８１〜８４に含まれるＣｏ及びＡｌを実質的に含有していないものである。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ層６１〜６９を形成する際に原料として意図的に含有させなかった場合の状態をいうものとする。例えば、バリスタ積層部９からインダクタ積層部７への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ層６１〜６９は、上述した条件を満たす限り、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。
【００３４】
バリスタ層８１〜８４は、長方形薄板状に形成されており、入力端子電極３が形成される縁部から時計回りに縁部８ａ，８ｂ，８ｃ，８ｄを有している。バリスタ層８１〜８４は、ＺｎＯを主成分とするセラミック材料から構成されている。
【００３５】
このセラミック材料中には、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌが更に含まれている。ここで、バリスタ層８１〜８４は、Ｐｒに加えてＣｏを含むことから、優れた電圧非直線特性、高い誘電率（ε）を有するものとなる。また、Ａｌを更に含むことから、低抵抗となる。
【００３６】
バリスタ層８１〜８４の添加物としての金属元素は、バリスタ層８１〜８４において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層８１〜８４は、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。
【００３７】
このように、インダクタ層６１〜６９とバリスタ層８１〜８４との構成材料と同じ構成とすることにより、インダクタ積層部７とバリスタ積層部９との間の剥離を防止することができる。引き続いて、より詳細にインダクタ層６１〜６９とバリスタ層８１〜８４について説明する。
【００３８】
インダクタ層６１〜６８は、Ｃｏ及びＡｌを添加せず、Ｃｏ及びＡｌを含有しないように形成される。よって、インダクタ層６１〜６８は、誘電率が小さく、しかも抵抗率が高いため、インダクタ層の構成材料として極めて好適な特性を有している。
【００３９】
インダクタ層６９は、インダクタ層６１〜６８と同様に、Ｃｏ及びＡｌを添加せず、Ｃｏ及びＡｌを含有しない材料から形成される。しかし、製造工程において、インダクタ層６９となるインダクタグリーンシートには、バリスタ層８１となるバリスタグリーンシートに含まれるＣｏ及びＡｌが拡散する。すなわち、インダクタ層６９は、界面Ｐに沿ってＣｏ及びＡｌを含有するインダクタ拡散層６Ｄを有する。
【００４０】
インダクタ拡散層６Ｄは、更にＬｉを含有している。ただし、このＬｉは、原料としてこれらの層に添加されたものではなく、後述するような製造方法において、インダクタ積層部７及びバリスタ積層部９を備える積層体２を形成した後に、この積層体２の表面にＬｉを含む原料を付着させ、これが拡散することによって添加されたものである。
【００４１】
インダクタ拡散層６Ｄでは、Ｃｏ及びＡｌを含有することによって、誘電率がインダクタ層６１〜６８における誘電率よりも高く、インダクタ機能が阻害されうることとなるが、更にＬｉを含有することによって、誘電率の増加が抑制され、インダクタ機能の阻害が抑制されることとなる。
【００４２】
なお、Ｌｉは、インダクタ積層部７におけるインダクタ層６１〜６９全体に拡散されていてもよい。これによって、インダクタ積層部７におけるインダクタ特性が向上することとなる。
【００４３】
一方、バリスタ層８１は、バリスタ層８２〜８４と同様な材料から作成される。しかし、製造工程において、バリスタ層８１となるバリスタグリーンシートでは、含有するＣｏ及びＡｌがインダクタ層６９となるインダクタグリーンシートへ拡散する。すなわち、バリスタ層８１は、界面Ｐに沿ってＣｏ及びＡｌの含有率がバリスタ層８２〜８４の含有率よりも低下したバリスタ拡散層８Ｄを有する。
【００４４】
バリスタ拡散層８Ｄでは、Ｃｏ及びＡｌの含有率が低下することによって、誘電率がバリスタ層８２〜８４の誘電率よりも低く、バリスタ機能が低下することとなる。
【００４５】
なお、バリスタ積層部９においては、ホット電極１６及びグランド電極１７に挟まれたバリスタ層８２の領域にはＬｉはできるだけ含まれないことが望ましい。そして、本実施形態においては、上述のように積層体２の表面からＬｉを拡散させていることから、バリスタ層８２の上記領域までＬｉが拡散されることが極めて少なく、当該領域にはＬｉが実質的に含まれない状態となっている。
【００４６】
インダクタ積層部７において、インダクタ層６３，６７上のそれぞれには、縁部６ｂ、縁部６ｃ及び縁部６ｄに沿って延在するインダクタ導体部１２１，１２２が形成されており、インダクタ層６５上には、縁部６ｄ、縁部６ａ及び縁部６ｂに沿って延在するインダクタ導体部１２３が形成されている。また、インダクタ層６４，６８上のそれぞれには、縁部６ａ、縁部６ｂ及び縁部６ｃに沿って延在するインダクタ導体部１２４，１２５が形成されており、インダクタ層６６上には、縁部６ｃ、縁部６ｄ及び縁部６ａに沿って延在するインダクタ導体部１２６が形成されている。更に、インダクタ層６２上には、入力端子電極３と接続されたインダクタ導体部１２７が形成されており、インダクタ層６９上には、出力端子電極４と接続されたインダクタ導体部１２８が形成されている。
【００４７】
そして、インダクタ導体部１２１の縁部６ｄ側且つ縁部６ａ側の端部とインダクタ導体部１２４の縁部６ｄ側且つ縁部６ａ側の端部とは、インダクタ層６３に形成されたスルーホールを介して電気的に接続されている。また、インダクタ導体部１２４の縁部６ｃ側且つ縁部６ｄ側の端部とインダクタ導体部１２３の縁部６ｃ側且つ縁部６ｄ側の端部とは、インダクタ層６４に形成されたスルーホールを介して電気的に接続されており、インダクタ導体部１２３の縁部６ｂ側且つ縁部６ｃ側の端部とインダクタ導体部１２６の縁部６ｂ側且つ縁部６ｃ側の端部とは、インダクタ層６５に形成されたスルーホールを介して電気的に接続されている。更に、インダクタ導体部１２６の縁部６ａ側且つ縁部６ｂ側の端部とインダクタ導体部１２２の縁部６ａ側且つ縁部６ｂ側の端部とは、インダクタ層６６に形成されたスルーホールを介して電気的に接続されており、インダクタ導体部１２２の縁部６ｄ側且つ縁部６ａ側の端部とインダクタ導体部１２５の縁部６ｄ側且つ縁部６ａ側の端部とは、インダクタ層６７に形成されたスルーホールを介して電気的に接続されている。
【００４８】
また、インダクタ導体部１２７とインダクタ導体部１２１の縁部６ａ側且つ縁部６ｂ側の端部とは、インダクタ層６２に形成されたスルーホールを介して電気的に接続されており、インダクタ導体部１２８とインダクタ導体部１２５の縁部６ｃ側且つ縁部６ｄ側の端部とは、インダクタ層６８に形成されたスルーホールを介して電気的に接続されている。
【００４９】
以上により、積層型フィルタ１は、インダクタ積層部７内に形成された複数のインダクタ導体部１２１〜１２８が電気的に接続されることにより構成されたコイルを含むインダクタ１０を備える。一連のインダクタ導体部１２１〜１２８は、一端が入力端子電極３と電気的に接続されると共に、他端が出力端子電極４と電気的に接続されることになる。なお、インダクタ導体部１２１〜１２８は、Ａｇ及びＰｄを含む材料により形成されている。
【００５０】
バリスタ積層部９において、バリスタ層８３上には、その中央部を縁部８ｂに沿って延在し、一端が縁部８ｃに到達して出力端子電極４と電気的に接続されたホット電極（バリスタ導体部）１６が形成されている。また、バリスタ層８２上には、その中央部を縁部８ａに沿って延在し、両端が縁部８ｂ及び縁部８ｄに到達してグランド端子電極５と電気的に接続されたグランド電極（バリスタ導体部）１７が形成されている。
【００５１】
これにより、積層型フィルタ１は、出力端子電極４と電気的に接続されたホット電極１６、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８２を挟んでバリスタ部内に形成されることにより構成された１対のバリスタ電極を含むバリスタ２０を備えることになる。なお、ホット電極１６及びグランド電極１７は、Ａｇ及びＰｄを含む材料により形成されている。
【００５２】
インダクタ導体部１２１〜１２８は、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上離れた位置に形成されている。すなわち、インダクタ導体部１２８とバリスタ積層部９との間に位置するインダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上である。
【００５３】
ホット電極１６及びグランド電極１７は、バリスタ層８２を挟んで形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、グランド電極１７とインダクタ積層部７との間に位置するバリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。
【００５４】
また、インダクタ導体部１２７とインダクタ導体部１２８とは、インダクタ導体部１２１〜１２８において積層体２の表面への引き出し配線部として機能しており、インダクタ導体部１２８の積層方向の厚さＤ３が３μｍ以上である。これによって、インダクタ導体部１２８の周囲の隙間を通って、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易くなる。なお、インダクタ導体部１２７の積層方向の厚さも３μｍ以上であってもよい。これによって、インダクタ導体部１２７の周囲の隙間を通って、積層体２の表面からインダクタ層６２〜６９へＬｉが拡散し易くなる。
【００５５】
次に、上述した積層型フィルタ１の製造方法について説明する。
【００５６】
まず、インダクタ層６１〜６９となるインダクタグリーンシートを用意する。このインダクタグリーンシートは、例えば、ＺｎＯ、Ｐｒ6Ｏ11、Ｃｒ2Ｏ3、ＣａＣＯ3、ＳｉＯ2及びＫ2ＣＯ3の混合粉を原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。
【００５７】
インダクタ層６１〜６８となるインダクタグリーンシートは、例えば、厚さが２０μｍ程度となるように塗布することで形成される。インダクタ層６９となるインダクタグリーンシートは、焼成後の厚さ寸法Ｄ１が２０μｍ以上となるように、厚さ２０μｍ程度に塗布して形成したインダクタグリーンシートを適宜重ねて形成される。
【００５８】
また、バリスタ層８１〜８４となるバリスタグリーンシートを用意する。このバリスタグリーンシートは、例えば、ＺｎＯ、Ｐｒ6Ｏ11、ＣｏＯ、Ｃｒ2Ｏ3、ＣａＣＯ3、ＳｉＯ2、Ｋ2ＣＯ3及びＡｌ2Ｏ3の混合粉を原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。
【００５９】
バリスタ層８２〜８４となるバリスタグリーンシートは、例えば、厚さが３０μｍ程度となるように塗布することで形成される。バリスタ層８１となるバリスタグリーンシートは、焼成後の厚さ寸法Ｄ２が４０μｍ以上となるように、厚さ３０μｍ程度に塗布して形成したバリスタグリーンシートを適宜重ねて形成される。
【００６０】
続いて、インダクタ層６２〜６８となるインダクタグリーンシートの所定の位置（すなわち、インダクタ導体部１２１〜１２７に対してスルーホールを形成すべき位置）に、レーザー加工等によってスルーホールを形成する。
【００６１】
続いて、インダクタ層６２〜６９となるインダクタグリーンシート上に、インダクタ導体部１２１〜１２８に対応する導体パターンを形成する。この導体パターンは、Ａｇ及びＰｄを主成分とする導体ペーストをインダクタグリーンシート上にスクリーン印刷することで形成される。引き出し配線として機能するインダクタ導体部１２１，１２８は、焼成後の厚さが３μｍ以上となるように形成される。その他のインダクタ導体部１２２〜１２７は、例えば、焼成後の厚さが８μｍ程度となるように形成される。なお、インダクタ層６２〜６８となるインダクタグリーンシートに形成されたスルーホール内には、インダクタグリーンシート上への導体ペーストのスクリーン印刷によって、導体ペーストが充填される。
【００６２】
また、バリスタ層８２，８３となるバリスタグリーンシート上に、ホット電極１６及びグランド電極１７に対応する導体パターンを形成する。この導体パターンは、Ａｇ及びＰｄを主成分とする導体ペーストをバリスタグリーンシート上にスクリーン印刷することで、例えば、焼成後の厚さが１．５μｍ程度となるように形成される。
【００６３】
続いて、インダクタ層６１〜６９となるインダクタグリーンシートと、バリスタ層８１〜８４となるバリスタグリーンシートとを所定の順序で積層して圧着し、チップ単位に切断する。その後、所定の温度（例えば、１１００〜１２００℃程度の温度）で焼成して、積層体２を得る。
【００６４】
その際に、インダクタグリーンシートと隣り合って積層されたバリスタグリーンシートからインダクタグリーンシートへＣｏ及びＡｌが拡散して、インダクタグリーンシート及びバリスタグリーンシートの界面Ｐ付近にそれぞれ拡散層が形成される。すなわち、Ｃｏ及びＡｌを含有するインダクタ拡散層６Ｄと、Ｃｏ及びＡｌを含有率が低下したバリスタ拡散層とが形成されることとなる。
【００６５】
続いて、得られた積層体２の表面からインダクタ層６１〜６９に、インダクタ導体部１２１，１２８の周囲の隙間を通してＬｉを拡散させる。特に、積層体２の表面からインダクタ拡散層６Ｄに、インダクタ導体１２８の周囲の隙間を通してＬｉを拡散させる。ここでは、得られた積層体２の表面にＬｉ化合物を付着させた後、熱処理等を行う。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することによりＬｉが積層体２の表面からその内部に拡散できる化合物であり、例えば、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。
【００６６】
このようにして、インダクタ拡散層６Ｄは、Ｃｏ及びＡｌに加えてＬｉを含有することとなる。また、インダクタ導体部１２１〜１２８は、界面Ｐから２０μｍ以上離れた位置に配置され、ホット電極１６及びグランド電極１７は、界面Ｐから４０μｍ以上離れた位置に配置されることとなる。
【００６７】
続いて、積層体２の外表面に、入力端子電極３、出力端子電極４及びグランド端子電極５を形成して、積層型フィルタ１を完成させる。各端子電極３〜５は、積層体２の外表面に、Ａｇを主成分とする導体ペーストを転写して所定の温度（例えば、７００℃〜８００℃の温度）で焼付けを行い、更に、Ｎｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ／Ａｇ、又はＮｉ／Ａｇを用いた電気めっきを施すことで、形成される。積層型フィルタ１の完成寸法は、長さ１．０ｍｍ、幅０．５ｍｍ、厚さ０．５ｍｍである。
【００６８】
以上説明したように、積層型フィルタ１は、図４に示されるように、インダクタ１０及びバリスタ２０によってＬ型の回路を構成し、インダクタ１０は、４Ω〜１００Ωの直流抵抗を有することになる。これにより、バリスタ電圧を越える高い電圧のノイズが入力に印加された際に、バリスタ効果によって急激に流れた電流がノイズとなって通過するのを阻止することができる。
【００６９】
このように、第１の実施形態の積層型フィルタ１によれば、隣り合うインダクタ積層部７とバリスタ積層部９とが互いに同じ成分ＺｎＯを主成分として含有するので、インダクタ積層部７とバリスタ積層部９との間に生じる剥離を防止することができる。
【００７０】
積層体２を一体焼結する際、バリスタ拡散層８Ｄに含有されたＣｏ及びＡｌがインダクタ拡散層６Ｄへ拡散されると、Ｃｏは誘電率を高くするように作用し、Ａｌは抵抗率を低くするように作用するので、インダクタ拡散層６Ｄでは、誘電率（換言すれば、静電容量）が増加し、抵抗率が低下してしまう。その結果、インダクタ積層部７のインダクタ特性が低下してしまい、積層型フィルタ１の高周波特性が低下してしまう。この場合、インダクタ積層部７のインダクタ特性の低下を抑制するためには、インダクタ導体部１２１〜１２８を界面Ｐから１００μｍ以上離さなければならないことが、本発明者らの研究より分かっている。
【００７１】
しかしながら、第１の実施形態の積層型フィルタ１によれば、インダクタ拡散層６ＤにＬｉが含有されているので、インダクタ拡散層６Ｄの誘電率の増加を抑制することができる。その結果、インダクタ導体部１２１〜１２８を界面Ｐから２０μｍまで近づけても、Ｃｏ及びＡｌの拡散に起因するインダクタ積層部７のインダクタ特性の低下を抑制することができる。したがって、この積層型フィルタ１によれば、高周波特性の低下を抑制することができ、且つ小型化を実現することができる。
【００７２】
一方、バリスタ拡散層８Ｄでは、インダクタ積層部７とバリスタ積層部９とを一体焼結する際にＣｏ及びＡｌが減少するので、誘電率（換言すれば、静電容量）が低下し、バリスタ機能を実質的に発現できない。第１の実施形態の積層型フィルタ１によれば、バリスタ導体部１６，１７を界面から４０μｍ以上離しているので、バリスタ拡散層８Ｄを避けてバリスタ導体部１６，１７を配置することができる。したがって、バリスタ積層部９のバリスタ特性の低下を抑制することができ、積層型フィルタ１の高周波特性の低下を抑制することができる。
【００７３】
また、第１の実施形態の積層型フィルタ１によれば、引き出し導体として機能するインダクタ導体部１２８の厚さが３μｍ以上と厚いので、インダクタ導体部１２８の周囲の隙間を通して、積層体２の表面からインダクタ拡散層６ＤへＬｉを適切に拡散させることができる。また、インダクタ導体部１２８の幅は変更しないので、インダクタ導体部１２８に寄生する静電容量、すなわちインダクタ導体部１２１〜１２８に寄生する静電容量が増加することがない。その結果、インダクタ積層部７のインダクタ特性を阻害することなく、積層型フィルタ１の高周波特性を阻害することがない。
【００７４】
上記実施形態では、積層型フィルタ１の外形寸法が長さ１．０ｍｍ、幅０．５ｍｍ、厚さ０．５ｍｍであるとしたが、この寸法に限られない。外形寸法が長さ３．２ｍｍ、幅１．６ｍｍ、厚さ０．８５ｍｍの大きさより小さい小型の積層型フィルタにおいて上記効果が有効である。
［第２の実施形態］
【００７５】
図５は、第２の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図であり、図６は、第２の実施形態に係る積層型フィルタの回路図である。第２の実施形態に係る積層型フィルタ１は、バリスタ２０の構成において第１の実施形態に係る積層型フィルタ１と相違している。
【００７６】
すなわち、図５に示されるように、バリスタ積層部９は、バリスタ層８１とバリスタ層８４との間に複数のバリスタ層８３、８２、８５が順に積層されて構成されている。バリスタ層８３上には、その中央部を縁部８ｂに沿って延在し、一端が縁部８ｃに到達して出力端子電極４と電気的に接続されたホット電極１６１が形成されており、バリスタ層８５上には、その中央部を縁部８ｂに沿って延在し、一端が縁部８ａに到達して入力端子電極３と電気的に接続されたホット電極１６２が形成されている。また、バリスタ層８２上には、その中央部を縁部８ａに沿って延在し、両端が縁部８ｂ及び縁部８ｄに到達してグランド端子電極５と電気的に接続されたグランド電極１７が形成されている。
【００７７】
これにより、積層型フィルタ１は、出力端子電極４と電気的に接続されたホット電極１６１、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８３を挟んでバリスタ積層部９内に形成されることにより構成されたバリスタ２０１と、入力端子電極３と電気的に接続されたホット電極１６２、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８２を挟んでバリスタ積層部９内に形成されることにより構成されたバリスタ２０２とを備えることになる。
【００７８】
また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されており、インダクタ拡散層６ＤはＬｉを含有している。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。
【００７９】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【００８０】
ホット電極１６１，１６２及びグランド電極１７は、バリスタ層８３、８５、８２に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。
【００８１】
以上のように構成された積層型フィルタ１は、図６に示されるように、インダクタ１０及びバリスタ２０１，２０２によってπ型の回路を構成する。これにより、バリスタ電圧を越える高い電圧のノイズが入力に印加された際に、バリスタ効果によって急激に流れた電流がノイズとなって通過するのを阻止することができる。
【００８２】
この第２の実施形態の積層型フィルタ１でも、第１の実施形態の積層型フィルタ１と同様の利点を得ることができる。
［第３の実施形態］
【００８３】
図７は、第３の実施形態に係る積層型フィルタを示す斜視図であり、図８は、第３の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。また、図９は、第３の実施形態に係る積層型フィルタの回路図である。第３の実施形態に係る積層型フィルタ１は、アレイ状に構成されている点で第１の実施形態に係る積層型フィルタ１と相違している。
【００８４】
すなわち、図７に示されるように、積層体２において、その長手方向と直交する方向における両端面には、４つの一対の入出力端子電極３，４が並設されている。そして、図８に示されるように、インダクタ積層部７内には、４組のインダクタ導体部１２１〜１２８が並設されており、バリスタ積層部９内には、４つのホット電極１６と一対のグランド電極１７１，１７２とが配置されている。
【００８５】
バリスタ積層部９は、バリスタ層８１とバリスタ層８４との間に複数のバリスタ層８２、８３、８５が順に積層されて構成されている。バリスタ層８３上には、４つのホット電極１６が並設されている。バリスタ層８２，８５上には、それぞれ、平面状のグランド電極１７１，１７２が形成されている。すなわち、ホット電極１６は、積層体２の積層方向に一対のグランド電極１７１，１７２と対向して、一対のグランド電極１７１，１７２の間に挟みこまれている。
【００８６】
これより、４つのバリスタ２０は、それぞれ、出力端子電極４と電気的に接続されたホット電極１６と、グランド端子電極５と電気的に接続されたグランド電極１７１，１７２と、これらの電極に挟まれたバリスタ層８２、８３とによって形成されることとなる。
【００８７】
また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されており、インダクタ拡散層６ＤはＬｉを含有している。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。
【００８８】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上１００μｍ以下離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上１００μｍ以下である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【００８９】
ホット電極１６及びグランド電極１７１，１７２は、バリスタ層８２、８３、８５に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。
【００９０】
以上のように構成された積層型フィルタ１は、図９に示されるように、インダクタ１０及びバリスタ２０によって４組のＬ型の回路を構成することになる。このようにアレイ状に構成された積層型フィルタ１によっても、ダンピング効果が奏される。
【００９１】
この第３の実施形態の積層型フィルタ１でも、第１の実施形態の積層型フィルタ１と同様の利点を得ることができる。
【００９２】
ここで、複数のフィルタ素子が並列に設けられるアレイ状の積層型フィルタでは、外側のフィルタ素子に比べて内側のフィルタ素子ほど、電界分布の分布幅が大きい傾向がある。その結果、寄生する静電容量の素子ばらつき（チャンネル間ばらつき）が増大し、高周波特性の素子ばらつき（チャンネル間ばらつき）が増大してしまう。
【００９３】
しかしながら、第３の実施形態の積層型フィルタ１によれば、インダクタ導体部１２１〜１２８と界面Ｐとの離間距離が１００μｍ以下と短いので、すなわち、インダクタ導体部１２１〜１２８とバリスタ導体部１７１との離間距離が小さいので、特に内側のフィルタ素子における電界分布の分布幅の増加を低減することができる。したがって、寄生する静電容量値の素子ばらつきが低減され、高周波特性の素子ばらつきが低減される。
【００９４】
また、第３の実施形態の積層型フィルタ１によれば、バリスタ積層部９のホット電極１６が一対のグランド電極１７１，１７２の間に配置されているので、バリスタ積層部９のホット電極１６側に寄生する静電容量の増加を低減することができる。その結果、積層型フィルタ１の高周波特性の低下をより抑制することができる。
［第４の実施形態］
【００９５】
図１０は、第４の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図であり、図１１は、第４の実施形態に係る積層型フィルタの回路図である。第４の実施形態に係る積層型フィルタ１は、バリスタ２０の構成において第３の実施形態に係る積層型フィルタ１と相違している。
【００９６】
すなわち、図１０に示されるように、バリスタ積層部９は、バリスタ層８１とバリスタ層８４との間に複数のバリスタ層８２、８３、８５が順に積層されて構成されている。バリスタ層８３上には、４つの一対のホット電極１６１，１６２が形成されている。ホット電極１６１は、バリスタ層８３上における長手方向に交差する方向の中央部から縁部８ｂに沿って延在し、一端が縁部８ｃに到達して出力端子電極４と電気的に接続されており、ホット電極１６２は、バリスタ層８３上における長手方向に交差する方向の中央部から縁部８ｂに沿って延在し、一端が縁部８ａに到達して入力端子電極３と電気的に接続されている。ホット電極１６１とホット電極１６２とは、長手方向に交差する方向に１００μｍ以上離間して配置されている。一対のホット電極１６１，１６２は、長手方向に４つ並設されている。
【００９７】
４つの一対のホット電極１６１、１６２は、グランド電極１７１，１７２に挟みこまれている。これにより、出力端子電極４と電気的に接続されたホット電極１６１、及びグランド端子電極５と電気的に接続されたグランド電極１７１，１７２がバリスタ層８２、８３を挟んで形成されることにより構成されたバリスタ２０１が４つ形成され、入力端子電極３と電気的に接続されたホット電極１６２、及びグランド端子電極５と電気的に接続されたグランド電極１７１，１７２がバリスタ層８２、８３を挟んで形成されることにより構成されたバリスタ２０２が４つ形成されることとなる。
【００９８】
また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されており、インダクタ拡散層６ＤはＬｉを含有している。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。
【００９９】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上１００μｍ以下離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上１００μｍ以下である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【０１００】
ホット電極１６１，１６２及びグランド電極１７１，１７２は、バリスタ層８３、８２、８５に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。
【０１０１】
以上のように構成された積層型フィルタ１は、図１１に示されるように、インダクタ１０及びバリスタ２０１，２０２によって４組のπ型の回路を構成することになる。このようにアレイ状に構成された積層型フィルタ１によっても、ダンピング効果が奏される。
【０１０２】
第４の実施形態の積層型フィルタ１でも、第３の実施形態の積層型フィルタ１と同様な利点を得ることができる。
【０１０３】
第４の実施形態の積層型フィルタ１によれば、π型の積層型フィルタにおけるバリスタ積層部９の一対のホット電極１６１，１６２がバリスタ層８３上の同一平面上に配置されているので、バリスタ積層部９の層数を削減することができる。したがって、積層型フィルタ１の更なる小型化を実現することができる。
【０１０４】
また、一対のホット電極１６１，１６２は１００μｍ以上離間しているので、π型の積層型フィルタの入出力端子電極３，４間に寄生する静電容量の増加を低減することができる。したがって、積層型フィルタ１の高周波特性の低下をより抑制することができる。
［第５の実施形態］
【０１０５】
図１２は、第５の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。第５の実施形態に係る積層型フィルタ１は、バリスタ２０の構成において第４の実施形態に係る積層型フィルタ１と相違している。換言すれば、第５の実施形態に係る積層型フィルタ１は、アレイ状に構成されている点で第２の実施形態に係る積層型フィルタ１と相違している。
【０１０６】
すなわち、図１２に示されるように、バリスタ積層部９は、バリスタ層８１とバリスタ層８４との間に複数のバリスタ層８３、８２、８６が順に積層されて構成されている。バリスタ層８３上には、４つのホット電極１６１が並設されており、バリスタ層８６上には、４つのホット電極１６２が並設されている。バリスタ層８２上には、平面状のグランド電極１７が形成されている。
【０１０７】
これにより、出力端子電極４と電気的に接続されたホット電極１６１、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８３を挟んで形成されることにより構成されたバリスタ２０１が４つ形成され、入力端子電極３と電気的に接続されたホット電極１６２、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８２を挟んで形成されることにより構成されたバリスタ２０２が４つ形成されることとなる。
【０１０８】
また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されており、インダクタ拡散層６ＤはＬｉを含有している。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。
【０１０９】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上１００μｍ以下離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上１００μｍ以下である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【０１１０】
ホット電極１６１，１６２及びグランド電極１７１，１７２は、バリスタ層８３、８２、８５に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。
【０１１１】
以上のように構成された積層型フィルタ１は、図１１に示されるように、インダクタ１０及びバリスタ２０１，２０２によって４組のπ型の回路を構成することになる。このようにアレイ状に構成された積層型フィルタ１によっても、ダンピング効果が奏される。
【０１１２】
第５の実施形態の積層型フィルタ１でも、第４の実施形態の積層型フィルタ１と同様な利点を得ることができる。
【０１１３】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
【実施例１】
【０１１４】
以下、本発明を実施例により更に詳細に説明するが、本発明は本実施例に限定されるものではない。
［実施例１］
（積層型フィルタの作製）
【０１１５】
まず、上述した積層型フィルタ１の製造方法に従い、積層型フィルタの各サンプルを製造した。まず、ＺｎＯにＰｒ６Ｏ１１、ＣｏＯ、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２、Ｋ２ＣＯ３及びＡｌ２Ｏ３を添加したバリスタ層形成用ペーストを準備するとともに、ＺｎＯにＰｒ６Ｏ１１、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２及びＫ２ＣＯ３を添加したインダクタ層形成用のペーストを準備した。
【０１１６】
続いて、これらのペーストを用いて、バリスタグリーンシート及びインダクタグリーンシートを製造した。その後、各シート上に、それぞれ図２に示すようなパターンとなるように、スクリーン印刷法によりホット電極及びグランド電極（バリスタ導体部）又はインダクタ導体（インダクタ導体部）形成用の導体ペーストを塗布した。なお、ホット電極、グランド電極、及びインダクタ導体形成用のペーストとしては、Ｐｄを主成分として含むものを用いた。
【０１１７】
次に、導体ペーストが塗布された各シート（バリスタグリーンシート及びインダクタグリーンシート）を、図２に示す順序で積層し、圧着して、焼成することにより積層体を形成させた。その後、この積層体の表面にＬｉ化合物を付着させ、熱処理を行うことによって、積層体の表面からインダクタ拡散層に、インダクタ導体における引き出し導体の周囲の隙間を通してＬｉを拡散させた。そして、この積層体に、Ａｇペーストを焼き付けることにより入出力電極及びグランド電極を形成して、図１、２及び３に示す構造を有する積層型フィルタのサンプルを得た。
【０１１８】
なお、この実施例１においては、インダクタ積層部７及びバリスタ積層部９における誘電率の特性評価を行うために、評価用の積層型フィルタＳ１を作成した。すなわち、各積層型フィルタにおけるインダクタ積層部７及びバリスタ積層部９中に、積層方向において平行に配置された一対の内部電極をそれぞれ設けて積層型フィルタＳ１を作成した。図１３は、インダクタ積層部及びバリスタ積層部に２対の内部電極が設けられた状態の積層型フィルタＳ１の断面構造を模式的に示す図である。なお、図１３においては、インダクタ導体部及びバリスタ電極対を省略している。
【０１１９】
インダクタ積層部７中には、１対の内部電極３１，３２が形成されている。内部電極３２が、バリスタ積層部９側に形成されている。内部電極３１は、入力端子電極３が形成された積層体２の面に露出するように設けられて、内部電極３１と入力端子電極３とは電気的に接続されている。内部電極３２は、出力端子電極４が形成された積層体２の面に露出するように設けられて、内部電極３２と出力端子電極４とは電気的に接続されている。内部電極３１，３２は、インダクタ導体部とは接しないように設けられている。
【０１２０】
バリスタ積層部９中には、１対の内部電極３３，３４が形成されている。内部電極３３が、インダクタ積層部７側に形成されている。内部電極３３は、入力端子電極３が形成された積層体２の面に露出するように設けられて、内部電極３３と入力端子電極３とは電気的に接続されている。内部電極３４は、出力端子電極４が形成された積層体２の面に露出するように設けられて、内部電極３４と出力端子電極４とは電気的に接続されている。内部電極３３，３４は、バリスタ電極対とは接しないように設けられている。
【０１２１】
インダクタ積層部７中のバリスタ積層部９側に形成された内部電極３２と界面Ｐとの間の距離ＤＳ１、及び内部電極３２の厚さを変化させた積層型フィルタＳ１を複数作成した。また、バリスタ積層部９中のインダクタ積層部７側の内部電極３３と界面Ｐとの間の距離ＤＳ２を変化させた積層型フィルタＳ１を複数作成した。各積層型フィルタＳ１における、内部電極３１と内部電極３２との間の距離、及び重なる面積と、内部電極３３と内部電極３４との間の距離、及び重なる面積とが、同じになるように形成されている。
（インダクタ積層部及びバリスタ積層部の誘電率の評価）
【０１２２】
各積層型フィルタＳ１に形成された内部電極による静電容量を測定した。インピーダンスアナライザ（４２８４Ａ、ヒューレットパッカード社製）を用いて、１ＭＨｚ、入力信号レベル（測定電圧）１Ｖｒｍｓの条件において静電容量を測定した。各１対の内部電極間における比誘電率は、ε´＝Ｃｄ／ε０Ｓの式より静電容量Ｃの値から評価できる。なお、式中、ε０は真空の誘電率、ｄは１対の内部電極間の距離、Ｓは１対の内部電極間の重なり面積である。
【０１２３】
上記の測定の結果を図１４，図１５に示す。図１４は、インダクタ積層部７における内部電極３２と界面Ｐとの間の距離ＤＳ１と、内部電極３２と内部電極３１との間のインダクタ層の比誘電率に依存する静電容量との関係を、内部電極３２の厚さＤＳ３をパラメータとして示す図である。図１５は、バリスタ積層部９における内部電極３３と界面Ｐとの間の距離ＤＳ２と、内部電極３３と内部電極３４との間のインダクタ層の比誘電率に依存する静電容量との関係を示す図である。
【０１２４】
図１４に示すように、内部電極３２の厚さＤＳ３が１．１μｍと薄い場合、静電容量が比較的高く、距離ＤＳ１の値に対して誘電率の変化が大きい。これより、インダクタ積層部７において、積層体２の表面からインダクタ拡散層６ＤへのＬｉの拡散が少なく、インダクタ拡散層６ＤにおけるＬｉの含有量が少ないので、インダクタ層の機能が実質的に阻害されていると予想される。この場合、静電容量の値を比較的低く、距離ＤＳ１の値に対して安定させるためには、距離ＤＳ１を８８μｍ、より好ましくは、９７μｍまで大きくする必要がある。すなわち、インダクタ積層部７において、界面Ｐからの距離を１００μｍ以上とする必要がある。
【０１２５】
一方、内部電極３２の厚さＤＳ３が１．９μｍ、２．８μｍ、４．４μｍと厚くなると、静電容量が比較的低くなり、距離ＤＳ１の値に対して誘電率の変化が小さくなる。厚さＤＳ３＝２．８μｍでは、距離ＤＳ１を２０μｍまで小さくしても静電容量が比較的低く、距離ＤＳ１の値に対して安定する。これより、インダクタ積層部７において、積層体２の表面からインダクタ拡散層６ＤへのＬｉの拡散が適切に行われ、インダクタ拡散層６ＤにおけるＬｉの含有量が適切となるので、インダクタ層の機能の低下が抑制されていると予想される。すなわち、インダクタ積層部７において、インダクタ導体部１２１〜１２８における引き出し導体部１２８の厚さが３μｍ以上であり、且つ界面Ｐからの距離が２０μｍ以上のインダクタ層は、比誘電率の値が低く、界面Ｐからの距離に対して安定している。
【０１２６】
図１５に示すように、距離ＤＳ２が０〜２７μｍの範囲では、静電容量が比較的低く、バリスタ層の機能を実質的に発現できない。また、距離ＤＳ２の値に対して誘電率の変化が大きい。距離ＤＳ２が４０μｍ以上において、静電容量の値が比較的高く、距離ＤＳ２の値に対して安定する。すなわち、バリスタ積層部９において、界面Ｐからの距離が約４０μｍ以上のバリスタ層は、比誘電率の値が高く、界面Ｐからの距離に対して安定している。
（インダクタ積層部とバリスタ積層部との間の剥離の評価）
【０１２７】
各積層型フィルタＳ１を観察したところ、いずれもインダクタ積層部７とバリスタ積層部９との間における剥離は認められなかった。
【０１２８】
よって、ＺｎＯを主成分とし、添加物としてＰｒ、Ｃｏ及びＡｌを含むバリスタ層と、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有していないインダクタ層を有する積層型フィルタにおいては、バリスタ部とインダクタ部との剥離が極めて生じ難いことが確認された。また、この積層型フィルタにおいてインダクタ導体部が形成されたインダクタ層は、比誘電率が５０を下回り、また、抵抗率が１ＭΩを超えることから、インダクタとして十分に実用可能であることが確認された。
［実施例２］
（積層型フィルタの作製）
【０１２９】
上述した積層型フィルタ１の製造方法に従い、実施例１と同様に、図７，８に示すアレイ状の構造を有する積層型フィルタのサンプルを作成した。なお、この実施例２においても、インダクタ積層部７及びバリスタ積層部９における誘電率の特性評価を行うために、評価用の積層型フィルタＳ２を作成した。すなわち、図１３に示すように、インダクタ積層部７及びバリスタ積層部９中に、２対の内部電極３１〜３４を４つ並設したアレイ状の積層型フィルタＳ２を作成した。この積層型フィルタＳ２の寸法は、長さ２．０ｍｍ×幅１．０ｍｍ×厚さ０．８ｍｍとした。また、積層型フィルタＳ２における各ホット電極の寸法は０．６３ｍｍ×０．２３５ｍｍとした。
【０１３０】
インダクタ積層部７中のバリスタ積層部９側に形成された内部電極３２と界面Ｐとの間の距離ＤＳ１を変化させた積層型フィルタＳ２を複数作成した。
（インダクタ積層部及びバリスタ積層部の誘電率の評価）
【０１３１】
実施例１と同様に、各積層型フィルタＳ２に形成された内部電極による静電容量を測定した。この測定の結果を図１６に示す。図１６は、インダクタ積層部７におけるインダクタ導体部１２１〜１２８と界面Ｐとの間の距離ＤＳ１と、インダクタ導体部１２１〜１２８とバリスタ導体部１６，１７との間のインダクタ層の比誘電率に依存する静電容量との関係をチャンネル（アレイ状のフィルタ素子）ごとに示す図である。
【０１３２】
図１６に示すように、距離ＤＳ１が８６μｍ未満では、静電容量のチャンネル間ばらつき（素子ばらつき）が比較的大きい。また、距離ＤＳ１が８６μｍ以上、より好ましくは、１０７μｍ以上において、静電容量のチャンネル間ばらつき（素子ばらつき）が比較的小さい。すなわち、インダクタ積層部７において、インダクタ導体部１２１〜１２８と界面Ｐとの離間距離を１００μｍ以下とすることによって、静電容量のチャンネル間ばらつき（素子ばらつき）が比較的小さくなっている。
【０１３３】
第１の実施形態、第２の実施形態、第５の実施形態ではバリスタ部のグランド電極は１層であったが、２層でも良い。また、第３の実施形態、第４の実施形態ではバリスタ部のグランド電極は２層であったが、１層でも良い。
【図面の簡単な説明】
【０１３４】
【図１】第１の実施形態に係る積層型フィルタを示す斜視図である。
【図２】第１の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。
【図３】第１の実施形態に係る積層型フィルタの中央断面を示す断面図である。
【図４】第１の実施形態に係る積層型フィルタの回路図である。
【図５】第２の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。
【図６】第２の実施形態に係る積層型フィルタの回路図である。
【図７】第３の実施形態に係る積層型フィルタを示す斜視図である。
【図８】第３の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。
【図９】第３の実施形態に係る積層型フィルタの回路図である。
【図１０】第４の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。
【図１１】第４の実施形態に係る積層型フィルタの回路図である。
【図１２】第５の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。
【図１３】インダクタ積層部及びバリスタ積層部に評価用の２対の内部電極が設けられた状態の実施例１に係る積層型フィルタの断面構造を模式的に示す図である。
【図１４】実施例１の積層型フィルタの静電容量の評価結果を示す図である。
【図１５】実施例１の積層型フィルタの静電容量の評価結果を示す図である。
【図１６】実施例２の積層型フィルタの静電容量の評価結果を示す図である。
【符号の説明】
【０１３５】
１…積層型フィルタ、２…積層体、３…入力端子電極、４…出力端子電極、５…グランド端子電極、６１〜６９…インダクタ層、６Ｄ…インダクタ拡散層、７…インダクタ積層部（インダクタ部）、８１〜８４…バリスタ層、８Ｄ…バリスタ拡散層、９…バリスタ積層部、１０…インダクタ、１２１〜１２８…インダクタ導体部、１６，１６１，１６２…ホット電極（バリスタ導体部）、１７，１７１，１７２…グランド電極（バリスタ導体部）、２０，２０１，２０２…バリスタ、Ｐ…界面。
【図１】
2008244824.tif 000003
【図２】
2008244824.tif 000004
【図３】
2008244824.tif 000005
【図４】
2008244824.tif 000006
【図５】
2008244824.tif 000007
【図６】
2008244824.tif 000008
【図７】
2008244824.tif 000009
【図８】
2008244824.tif 000010
【図９】
2008244824.tif 000011
【図１０】
2008244824.tif 000012
【図１１】
2008244824.tif 000013
【図１２】
2008244824.tif 000014
【図１３】
2008244824.tif 000015
【図１４】
2008244824.tif 000016
【図１５】
2008244824.tif 000017
【図１６】
2008244824.tif 000018
【手続補正書】
【提出日】平成20年2月8日(2008.2.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
表面から前記インダクタ層の拡散層へ前記Ｌｉを拡散させるために、前記インダクタ導体部における該表面への引き出し導体部の厚さは３μｍ以上である、請求項１に記載の積層型フィルタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
インダクタ導体部１２１〜１２８は、インダクタ層６２〜６９に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上離れた位置に形成されている。すなわち、インダクタ導体部１２８とバリスタ積層部９との間に位置するインダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６９に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６９に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上１００μｍ以下離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上１００μｍ以下である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６９に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上１００μｍ以下離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上１００μｍ以下である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６９に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから２０μｍ以上１００μｍ以下離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、２０μｍ以上１００μｍ以下である。また、インダクタ導体部１２８の厚さは、積層体２の表面からインダクタ拡散層６ＤへＬｉが拡散し易いように３μｍ以上である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正の内容】
【０１３２】
図１６に示すように、距離ＤＳ１が１０７μｍより大きい場合では、静電容量のチャンネル間ばらつき（素子ばらつき）が比較的大きい。また、距離ＤＳ１が１０７μｍ以下、より好ましくは、８６μｍ以下において、静電容量のチャンネル間ばらつき（素子ばらつき）が比較的小さい。すなわち、インダクタ積層部７において、インダクタ導体部１２１〜１２８と界面Ｐとの離間距離を１００μｍ以下とすることによって、静電容量のチャンネル間ばらつき（素子ばらつき）が比較的小さくなっている。