(57)【要約】【課題】  ベース板１下にデジタル系回路部を構成する半導体構成体３を配置し、半導体構成体３の周囲におけるベース板１下に絶縁層２１を設け、半導体構成体３および絶縁層２１下に設けた最下層絶縁膜３２下に半田ボール３４を設け、ベース板１上に設けた最上層絶縁膜４９上にアナログ系回路部を構成する半導体構成体６１およびチップ部品８１を搭載した半導体装置において、半導体構成体３からの放射雑音が半導体構成体６１およびチップ部品８１に与える妨害を軽減する。【解決手段】  半導体構成体６１およびチップ部品８１は封止膜８３によって覆われ、封止膜８３等の表面にはシールド金属膜８５が設けられている。これにより、半導体構成体３からの放射雑音が半導体構成体６１およびチップ部品８１に与える妨害を軽減することができる。【選択図】  図１
2008244037.tif 000002
【特許請求の範囲】
【請求項１】
ベース板と、前記ベース板下に設けられ、デジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上に前記上層配線に接続されて設けられたアナログ系回路部を構成する電子部品と、前記電子部品を含む前記ベース板上に設けられた封止膜と、前記封止膜の表面に設けられたシールド金属膜とを具備することを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線の少なくとも一部と前記上層配線の少なくとも一部とを接続するように設けられていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の発明において、前記シールド金属膜は、前記上層配線のうちのグラウンド配線に接続されていることを特徴とする半導体装置。
【請求項４】
請求項３に記載の発明において、前記シールド金属膜は、前記封止膜の側面側に露出された前記グラウンド配線の端面に接続されていることを特徴とする半導体装置。
【請求項５】
請求項３に記載の発明において、前記シールド金属膜は、前記ベース板、前記絶縁層および前記下層絶縁膜の側面に前記グラウンド配線に接続されて設けられたグラウンド用の側面上下導通部の上面に接続されていることを特徴とする半導体装置。
【請求項６】
請求項３に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた金属部材の側面に接続されていることを特徴とする半導体装置。
【請求項７】
請求項３に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた柱状の金属部材の上面に接続されていることを特徴とする半導体装置。
【請求項８】
請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
【請求項９】
請求項１に記載の発明において、前記下層配線の接続パッド部下に半田ボールが設けられていることを特徴とする半導体装置。
【請求項１０】
ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられ、そのうちの、個片化するための切断ラインの両側における相隣接する前記半導体装置形成領域に設けられたグラウンド配線が前記切断ラインおよびその両側に対応する部分において互いに接続された、当該グラウンド配線を含む上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品とを備えたものを用意する工程と、
前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、
前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド配線を切断して、その切断面を前記凹部を介して露出させる工程と、
前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド配線の切断面に接続させて形成する工程と、
前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品と、個片化するための切断ラインおよびその両側に対応する部分における前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に設けられたグラウンド用の上下導通部とを備えたものを用意する工程と、
前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、
前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド用の上下導通部の上面を露出させる工程と、
前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド用の上下導通部の上面に接続させて形成する工程と、
前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、ベース板上に一の半導体構成体を配置し、ベース板下に他の半導体構成体を配置したものがある（例えば、特許文献１参照）。この場合、半導体基板および該半導体基板上に設けられた柱状電極を有する一の半導体構成体は、それよりも平面サイズの大きいベース板上に配置されている。一の半導体構成体の周囲におけるベース板上には絶縁層が設けられている。一の半導体構成体および絶縁層上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が一の半導体構成体の柱状電極に接続されて設けられている。上層配線の接続パッド部上には半田ボールが設けられている。ベース板下には下層配線が設けられている。下層配線の接続パッド部下には他の半導体構成体が配置されている。
【０００３】
【特許文献１】特開２００５−１４２４６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような半導体装置において、絶縁層等の絶縁材によって覆われた一の半導体構成体によってデジタル系回路部を構成し、外部に露出された他の半導体構成体によってアナログ系回路部を構成した場合には、デジタル系回路部を構成する一の半導体構成体からの放射雑音がアナログ系回路部を構成する他の半導体構成体に妨害を与えるという問題がある。
【０００５】
そこで、この発明は、デジタル系回路部を構成する一の半導体構成体からの放射雑音がアナログ系回路部を構成する他の半導体構成体等からなる電子部品に与える妨害を軽減することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明に係る半導体装置は、ベース板と、前記ベース板下に設けられ、デジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上に前記上層配線に接続されて設けられたアナログ系回路部を構成する電子部品と、前記電子部品を含む前記ベース板上に設けられた封止膜と、前記封止膜の表面に設けられたシールド金属膜とを具備することを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線の少なくとも一部と前記上層配線の少なくとも一部とを接続するように設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記シールド金属膜は、前記上層配線のうちのグラウンド配線に接続されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記シールド金属膜は、前記封止膜の側面側に露出された前記グラウンド配線の端面に接続されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記シールド金属膜は、前記ベース板、前記絶縁層および前記下層絶縁膜の側面に前記グラウンド配線に接続されて設けられたグラウンド用の側面上下導通部の上面に接続されていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた金属部材の側面に接続されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた柱状の金属部材の上面に接続されていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線の接続パッド部下に半田ボールが設けられていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられ、そのうちの、個片化するための切断ラインの両側における相隣接する前記半導体装置形成領域に設けられたグラウンド配線が前記切断ラインおよびその両側に対応する部分において互いに接続された、当該グラウンド配線を含む上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品とを備えたものを用意する工程と、前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド配線を切断して、その切断面を前記凹部を介して露出させる工程と、前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド配線の切断面に接続させて形成する工程と、前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、を有することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品と、個片化するための切断ラインおよびその両側に対応する部分における前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に設けられたグラウンド用の上下導通部とを備えたものを用意する工程と、前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド用の上下導通部の上面を露出させる工程と、前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド用の上下導通部の上面に接続させて形成する工程と、前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、を有することを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、アナログ系回路部を構成する電子部品を封止膜で覆い、封止膜の表面にシールド金属膜を設けているので、デジタル系回路部を構成する半導体構成体からの放射雑音がアナログ系回路部を構成する電子部品に与える妨害を軽減することができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の下面には銅箔からなるグラウンド層２がべた状に設けられている。グラウンド層２の下面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体３の上面がダイボンド材からなる接着層４を介して接着されている。
【０００９】
半導体構成体３は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）５を備えている。シリコン基板５の上面は接着層４を介してグラウンド層２の下面に接着されている。シリコン基板５の下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が集積回路に接続されて設けられている。この場合、集積回路はデジタル系回路部を構成している。
【００１０】
接続パッド６の中央部を除くシリコン基板５の下面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。絶縁膜７の下面にはポリイミド系樹脂等からなる保護膜９が設けられている。絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
【００１１】
保護膜９の下面には配線１１が設けられている。配線１１は、保護膜９の下面に設けられた銅等からなる下地金属層１２と、下地金属層１２の下面に設けられた銅からなる上部金属層１３との２層構造となっている。配線１１の一端部は、絶縁膜７および保護膜９の開口部８、１０を介して接続パッド６に接続されている。
【００１２】
配線１１の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１４が設けられている。配線１１を含む保護膜９の下面にはエポキシ系樹脂等からなる封止膜１５がその下面が柱状電極１４の下面と面一となるように設けられている。
【００１３】
半導体構成体３の周囲におけるグラウンド層２を含むベース板１の下面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等の無機材料からなる補強材を分散させた材料、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
【００１４】
半導体構成体３および絶縁層２１の下面には第１の下層絶縁膜２２がその下面を平坦とされて設けられている。第１の下層絶縁膜２２は、例えば、ガラス布やガラス繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させた材料、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。半導体構成体３の柱状電極１４の下面中央部に対応する部分における第１の下層絶縁膜２２には開口部２３が設けられている。
【００１５】
第１の下層絶縁膜２２の下面には第１の下層配線２４が設けられている。第１の下層配線２４は、第１の下層絶縁膜２２の下面に設けられた銅等からなる下地金属層２５と、下地金属層２５の下面に設けられた銅からなる上部金属層２６との２層構造となっている。第１の下層配線２４の一端部は、第１の下層絶縁膜２２の開口部２３を介して半導体構成体３の柱状電極１４の下面に接続されている。
【００１６】
第１の下層配線２４を含む第１の下層絶縁膜２２の下面には、第１の下層絶縁膜２２と同一の材料からなる第２の下層絶縁膜２７がその下面を平坦とされて設けられている。第１の下層配線２４の接続パッドの少なくとも一部に対応する部分における第２の下層絶縁膜２７には開口部２８が設けられている。
【００１７】
第２の下層絶縁膜２７の下面には第２の下層配線２９が設けられている。第２の下層配線２９は、第２の下層絶縁膜２７の下面に設けられた銅等からなる下地金属層３０と、下地金属層３０の下面に設けられた銅からなる上部金属層３１との２層構造となっている。第２の下層配線２９の少なくとも一部の一端部は、第２の下層絶縁膜２７の開口部２８を介して第１の下層配線２４の接続パッド部に接続されている。
【００１８】
第２の下層配線２９を含む第２の下層絶縁膜２７の下面にはソルダーレジスト等からなる最下層絶縁膜３２が設けられている。第２の下層配線２９の接続パッド部に対応する部分における最下層絶縁膜３２には開口部３３が設けられている。最下層絶縁膜３２の開口部３３内およびその下方には半田ボール３４が第２の下層配線２９の接続パッド部に接続されて設けられている。
【００１９】
ベース板１の上面には第１の上層配線４１が設けられている。第１の上層配線４１は、ベース板１の上面に設けられた銅等からなる下地金属層４２と、下地金属層４２の上面に設けられた銅からなる上部金属層４３との２層構造となっている。第１の上層配線４１を含むベース板１の上面には、第１の下層絶縁膜２２と同一の材料からなる上層絶縁膜４４がその上面を平坦とされて設けられている。第１の上層配線４１の接続パッド部に対応する部分における上層絶縁膜４４には開口部４５が設けられている。
【００２０】
上層絶縁膜４４の上面には第２の上層配線４６が設けられている。第２の上層配線４６は、上層絶縁膜４４の上面に設けられた銅等からなる下地金属層４７と、下地金属層４７の上面に設けられた銅からなる上部金属層４８との２層構造となっている。第２の上層配線４６の少なくとも一部の一端部は、上層絶縁膜４４の開口部４５を介して第１の上層配線４１の接続パッド部に接続されている。
【００２１】
第２の上層配線４６を含む上層絶縁膜４４の上面にはソルダーレジスト等からなる最上層絶縁膜４９が設けられている。第２の上層配線４６の接続パッド部に対応する部分における最上層絶縁膜４９には第１、第２の開口部５０、５１が設けられている。
【００２２】
第２の下層配線２９の少なくとも一部と第２の上層配線４６の少なくとも一部とは、第２の下層絶縁膜２７、第１の下層絶縁膜２２、絶縁層２１、グラウンド層２、ベース板１および上層絶縁膜４４の所定の箇所に設けられた貫通孔５２の内壁面に設けられた上下導通部５３を介して接続されている。上下導通部５３は、貫通孔５２の内壁面に設けられた銅等からなる下地金属層５４と、下地金属層５４の内面に設けられた銅からなる上部金属層５５との２層構造となっている。上下導通部５３内にはソルダーレジスト等からなる充填材５６が充填されている。
【００２３】
最上層絶縁膜４９の上面の各所定の箇所には半導体構成体６１およびコンデンサや抵抗等からなるチップ部品８１が搭載されている。この場合、半導体構成体６１およびチップ部品８１はアナログ系回路部を構成している。
【００２４】
半導体構成体６１はシリコン基板（半導体基板）６２を備えている。シリコン基板６２の下面は所定の機能の集積回路が（図示せず）が設けられ、下面周辺部には複数の接続パッド６３が集積回路に接続されて設けられている。この場合、集積回路はアナログ系回路部を構成している。
【００２５】
接続パッド６３の中央部を除くシリコン基板６２の下面には酸化シリコン等からなる絶縁膜６４が設けられ、接続パッド６３の中央部は絶縁膜６４に設けられた開口部６５を介して露出されている。絶縁膜６４の下面にはポリイミド系樹脂等からなる保護膜６６が設けられている。絶縁膜６４の開口部６５に対応する部分における保護膜６６には開口部６７が設けられている。
【００２６】
保護膜６６の下面には配線６８が設けられている。配線６８は、保護膜６６の下面に設けられた銅等からなる下地金属層６９と、下地金属層６９の下面に設けられた銅からなる上部金属層７０との２層構造となっている。配線６８の一端部は、絶縁膜６４および保護膜６６の開口部６５、６７を介して接続パッド６３に接続されている。配線６８を含む保護膜６６の下面にはソルダーレジスト等からなるオーバーコート膜７１が設けられている。配線６８の接続パッド部に対応する部分におけるオーバーコート膜７１には開口部７２が設けられている。
【００２７】
そして、半導体構成体６１は、そのオーバーコート膜７１の開口部７２の部分あるいは最上層絶縁膜４９の第１の開口部５０の部分に設けられた半田層７３を介して、その配線６８の接続パッド部が第２の上層配線４６の接続パッド部に接合されていることにより、最上層絶縁膜４９の上面に搭載されている。
【００２８】
チップ部品８１は、その両電極（図示せず）が最上層絶縁膜４９の第２の開口部５１内に設けられた半田層８２を介して第２の上層配線４６の接続パッド部に接合されていることにより、最上層絶縁膜４９の上面に搭載されている。
【００２９】
半導体構成体６１およびチップ部品８１を含む最上層絶縁膜４９の上面にはエポキシ系樹脂等からなる封止膜８３がその上面を平坦とされて設けられている。ここで、上層絶縁膜４４、最上層絶縁膜４９および封止膜８３の周辺部には凹部８４が設けられている。そして、第２の上層配線４６のうちのグラウンド配線４６ａの端面は凹部８４を介して露出されている。
【００３０】
上層絶縁膜４４、最上層絶縁膜４９および封止膜８３の凹部８４を介して露出された露出面および封止膜８３の上面にはシールド金属膜８５が設けられている。シールド金属膜８５は、銅等からなる下地金属層８６と銅からなる上部金属層８７との２層構造となっている。シールド金属膜８５の下端部内面の所定の箇所は、グラウンド配線４６ａの凹部８４を介して露出された端面に接続されている。
【００３１】
このように、この半導体装置では、アナログ系回路部を構成する半導体構成体６１およびチップ部品８１等からなる電子部品を封止膜８３で覆い、封止膜８３の表面等にシールド金属膜８５を設けているので、デジタル系回路部を構成する半導体構成体３からの放射雑音がアナログ系回路部を構成する別の半導体構成体６１およびチップ部品８１に与える妨害を軽減することができる。
【００３２】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すものを用意する。この場合、ベース板１のサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。そして、ベース板１の下面の複数の半導体装置形成領域にはグラウンド層２が形成されている。
【００３３】
グラウンド層２の下面には半導体構成体３が搭載されている。半導体構成体３の周囲におけるグラウンド層２を含むベース板１の下面には格子状の絶縁層２１が形成されている。半導体構成体３および絶縁層２１の下面には第１の下層絶縁膜２２、第１の下層配線２４、第２の下層絶縁膜２７、第２の下層配線２９および最下層絶縁膜３２が形成されている。
【００３４】
ベース板１の上面には第１の上層配線４１、上層絶縁膜４４、第２の上層配線４６および最上層絶縁膜４９が形成されている。第２の下層配線２９の少なくとも一部と第２の上層配線４６の少なくとも一部とは、第２の下層絶縁膜２７、第１の下層絶縁膜２２、絶縁層２１、グラウンド層２、ベース板１および上層絶縁膜４４に形成された貫通孔５２の内壁面に形成された上下導通部５３を介して接続されている。上下導通部５３内には充填材５６が充填されている。最上層絶縁膜４９の上面の各半導体装置形成領域には半導体構成体６１およびチップ部品８１が搭載されている。
【００３５】
なお、図２において、符号９１で示す領域は、個片化するための切断ラインに対応する領域である。そして、切断ライン９１の両側における相隣接する半導体装置形成領域に形成された第２の上層配線４６のうちのグラウンド配線４６ａは、切断ライン９１およびその両側に対応する部分において互いに接続されている。
【００３６】
さて、図２に示すものを用意したら、次に、図３に示すように、半導体構成体６１およびチップ部品８１を含む最上層絶縁膜４９の上面に、スクリーン印刷法、スピンコート法等によりエポキシ系樹脂等を塗布することにより、封止膜８３を形成する。次に、必要に応じて、封止膜８３の上面側を研磨し、封止膜８３の上面を平坦化する。
【００３７】
次に、図４に示すように、切断ライン９１およびその両側に対応する部分における封止膜８３、最上層絶縁膜４９および上層絶縁膜４４に、ダイサー等を用いて、凹部８４を形成する。このとき、切断ライン９１およびその両側における相隣接する半導体装置形成領域に形成されたグラウンド配線４６ａは、凹部８４の部分において切断され、その切断面が凹部８４を介して露出される。
【００３８】
次に、図５に示すように、凹部８４内を含む封止膜８３の上面に下地金属層８６を形成する。この場合、下地金属層８６は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００３９】
次に、下地金属層８６をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層８６の上面に上部金属層８７を形成する。この状態では、下地金属層８６および上部金属層８７からなるシールド金属膜８５は、グラウンド配線４６ａの凹部８４を介して露出された切断面（端面）に接続されている。
【００４０】
次に、図６に示すように、最下層絶縁膜３２の開口部３３内およびその下方に半田ボール３４を第２の下層配線２９の接続パッド部に接続させて形成する。次に、図７に示すように、シールド金属膜８５、上層絶縁膜４４、ベース板１、絶縁層２１、第１、第２の下層絶縁膜２２、２７および最下層絶縁膜３２を切断ライン９１に沿って切断すると、図１に示す半導体装置が複数個得られる。
【００４１】
ところで、上記製造方法では、図１に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、封止膜８３、凹部８４およびシールド金属膜８５の形成を一括して行ない、その後に切断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、シールド金属膜８５を形成するだけで、シールド金属膜８５をグラウンド配線４６ａの凹部８４を介して露出された端面に接続させることができるので、それ専用の工程を行なう必要がない。
【００４２】
（第２実施形態）
図８はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、上層絶縁膜４４、ベース板１、絶縁層２１および第１、第２の下層絶縁膜２２、２７の側面に溝９２を設け、溝９２内に下地金属層９４および上部金属層９５からなる上下導通部９３を設け、上下導通部９３の上面にシールド金属膜８５の下端面を接続させた点である。この場合、上下導通部９３は、第２の上層配線４６のうちのグラウンド配線４６ａと第２の下層配線２９のうちのグラウンド配線２９ａとに接続されている。上下導通部９３内には充填材９６が設けられている。
【００４３】
次に、この半導体装置の製造方法の一例について説明する。まず、図９に示すものを用意する。この用意したものにおいて、図２に示す場合と異なる点は、切断ライン９１およびその両側に対応する部分における上層絶縁膜４４、ベース板１、絶縁層２１および第１、第２の下層絶縁膜２２、２７に貫通孔９２ａが形成され、貫通孔９２ａの内壁面に下地金属層９４および上部金属層９５からなる上下導通部９３が形成され、上下導通部９３内に充填材９６が充填されて形成された点である。この場合、上下導通部９３は、第２の上層配線４６のうちのグラウンド配線４６ａと第２の下層配線２９のうちのグラウンド配線２９ａとに接続されている。
【００４４】
さて、図９に示すものを用意したら、次に、図１０に示すように、半導体構成体６１およびチップ部品８１を含む最上層絶縁膜４９の上面に、スクリーン印刷法、スピンコート法等によりエポキシ系樹脂等を塗布することにより、封止膜８３を形成する。次に、必要に応じて、封止膜８３の上面側を研磨し、封止膜８３の上面を平坦化する。
【００４５】
次に、図１１に示すように、切断ライン９１およびその両側に対応する部分における封止膜８３および最上層絶縁膜４９に、ダイサー等を用いて、凹部８４を上下導通部９３の上面が少なくとも露出するまで形成する。したがって、この状態では、上下導通部９３の上面は凹部８４を介して露出されている。
【００４６】
次に、図１２に示すように、凹部８４内を含む封止膜８３の上面に、無電解メッキ等により、銅等からなる下地金属層８６を形成する。次に、下地金属層８６をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層８６の上面に上部金属層８７を形成する。この状態では、下地金属層８６および上部金属層８７からなるシールド金属膜８５は、凹部８４を介して露出された上下導通部９３の上面に接続されている。
【００４７】
次に、図１３に示すように、最下層絶縁膜３２の開口部３３内およびその下方に半田ボール３４を第２の下層配線２９の接続パッド部に接続させて形成する。次に、図１４に示すように、シールド金属膜８５、上下導通部９３、充填材９６、最上層絶縁膜４９、上層絶縁膜４４、ベース板１、絶縁層２１、第１、第２の下層絶縁膜２２、２７および最下層絶縁膜３２を切断ライン９１に沿って切断すると、図８に示す半導体装置が複数個得られる。
【００４８】
ところで、上記製造方法でも、図８に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、封止膜８３、凹部８４およびシールド金属膜８５の形成を一括して行ない、その後に切断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、シールド金属膜８５を形成するだけで、シールド金属膜８５を凹部８４を介して露出された上下導通部９３の上面に接続させることができるので、それ専用の工程を行なう必要がない。
【００４９】
（第３実施形態）
図１５はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、最上層絶縁膜４９の上面周辺部に金属部材９７を最上層絶縁膜４９の開口部９８内に設けられた半田層９９を介してグラウンド配線４６ａの接続パッド部に接続させて設け、金属部材９７を封止膜８３で覆い、凹部８４を介して露出された金属部材９７の側面にシールド金属膜８５の下端部内面を接続させた点である。
【００５０】
（第４実施形態）
図１６はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１５に示す半導体装置と異なる点は、最上層絶縁膜４９の上面周辺部に柱状の金属部材９７を最上層絶縁膜４９の開口部９８内に設けられた半田層９９を介してグラウンド配線４６ａの接続パッド部に接続させて設け、柱状の金属部材９７の周囲を封止膜８３で覆い、柱状の金属部材９７の上面にシールド金属膜８５の内面を接続させた点である。
【００５１】
（その他の実施形態）
半導体構成体３は、半導体構成体６１のように、配線の接続パッド部（外部接続用電極）がオーバーコート膜の開口部を介して露出された構造であってもよい。また、半導体構成体６１は、半導体構成体３のように、柱状電極を有する構造であってもよい。さらに、半導体構成体３、６１のうちの少なくとも一方は、シリコン基板の下面に設けられた接続パッド下に柱状電極が形成された構造であってもよい。また、シールド金属膜は、無電解メッキやスパッタのみにより形成されたものであってもよい。
【図面の簡単な説明】
【００５２】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】この発明の第２実施形態としての半導体装置の断面図。
【図９】図８に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】この発明の第３実施形態としての半導体装置の断面図。
【図１６】この発明の第４実施形態としての半導体装置の断面図。
【符号の説明】
【００５３】
１  ベース板
２  グラウンド層
３  半導体構成体
２１  絶縁層
２２  第１の下層絶縁膜
２４  第１の下層配線
２７  第２の下層絶縁膜
２９  第２の下層配線
３２  最下層絶縁膜
３４  半田ボール
４１  第１の上層配線
４４  上層絶縁膜
４６  第２の上層配線
４９  最上層絶縁膜
５２  貫通孔
５３  上下導通部
６１  半導体構成体
８１  チップ部品
８３  封止膜
５４  凹部
８５  シールド金属膜
【図１】
2008244037.tif 000003
【図２】
2008244037.tif 000004
【図３】
2008244037.tif 000005
【図４】
2008244037.tif 000006
【図５】
2008244037.tif 000007
【図６】
2008244037.tif 000008
【図７】
2008244037.tif 000009
【図８】
2008244037.tif 000010
【図９】
2008244037.tif 000011
【図１０】
2008244037.tif 000012
【図１１】
2008244037.tif 000013
【図１２】
2008244037.tif 000014
【図１３】
2008244037.tif 000015
【図１４】
2008244037.tif 000016
【図１５】
2008244037.tif 000017
【図１６】
2008244037.tif 000018