(57)【要約】【課題】電気的に高性能、安価並びに低温形成可能なアモルファス絶縁体膜及び薄膜トランジスタを提供する。【解決手段】Si酸化物アモルファス絶縁体膜中にＡｒを含有し、その膜中のＡｒ量がＳｉに対して原子数比で３％以上(Ar/Si ≧ 3 at.%)である膜を作製する。また望ましくは前記絶縁体膜中のＡｒ量が、Ｓｉに対して原子数比で１７％以下(Ar/Si ≦ 17 at.%)の膜を作製する。また、そのアモルファス絶縁体膜を薄膜トランジスタのゲート絶縁膜に用いる。【選択図】図１
2008205098.tif 000002
【特許請求の範囲】
【請求項１】
シリコン（Ｓｉ）酸化物を含むアモルファス絶縁体膜であって、前記絶縁体膜中にＡｒが含有されており、該Ａｒ含有量がＳｉに対して原子数比で３原子％以上であることを特徴とするアモルファス絶縁体膜。
【請求項２】
前記絶縁体膜中のＡｒ量が、Ｓｉに対して原子数比で１７原子％以下であることを特徴とする、請求項１に記載のアモルファス絶縁体膜。
【請求項３】
前記絶縁体膜中のＡｒ量が、Ｓｉに対して原子数比で１６原子％以下であることを特徴とする、請求項１又は２に記載のアモルファス絶縁体膜。
【請求項４】
前記絶縁体膜の電流電圧特性において、絶縁体膜に1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下であることを特徴とする、請求項１から３のいずれか１項に記載のアモルファス絶縁体膜。
【請求項５】
前記絶縁体膜の電流電圧特性において、絶縁体膜に1MV/cmの電界を印加した際の電流密度が3×10-7A/cm2以下であることを特徴とする、請求項１から４のいずれか１項に記載のアモルファス絶縁体膜。
【請求項６】
前記アモルファス絶縁体膜はスパッタ法で製造されていることを特徴とする請求項１乃至５のいずれか１項に記載のアモルファス絶縁体膜。
【請求項７】
請求項１乃至６のいずれか１項に記載のアモルファス絶縁体膜をゲート絶縁膜として用いることを特徴とする薄膜トランジスタ。
【請求項８】
チャネルが酸化物半導体であることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
チャネルがアモルファス酸化物半導体であることを特徴とする請求項７又は８に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アモルファス絶縁体膜及びそれを用いた薄膜トランジスタに関するものである。
【背景技術】
【０００２】
近年、液晶、プラズマ或いは有機ＥＬを用いたディスプレイの開発が大型小型問わずに盛んに行われている。それらの画素の駆動デバイスとしての薄膜トランジスタ(ＴＦＴ)にアモルファスシリコン、低温ポリシリコン及び酸化物半導体薄膜を用いることが試みられている。特に、アモルファス酸化物半導体をチャネルに用いたＴＦＴは室温形成によるプラスティック基板を用いたフレキシブルディスプレイへの適用が可能であるため、非特許文献１にあるように、盛んに研究開発が行われている。
【非特許文献１】Applied Physics Letters, Volume 89, 112123-1 〜 3ページ
【特許文献１】特開平２−９０５６８号公報
【非特許文献２】Journal of Applied Physics, Volume 78, 962 〜 968ページ
【発明の開示】
【発明が解決しようとする課題】
【０００３】
非特許文献１のＴＦＴでは、アモルファス酸化物半導体チャネル層としてアモルファスＩｎＧａＺｎＯ４薄膜がスパッタ法で堆積して用いられている。また同様に、ゲート絶縁膜としてＹ２Ｏ３膜がスパッタ法で堆積して用いられている。ゲート絶縁膜であるＹ２Ｏ３は、ＴＦＴのゲート絶縁膜として一般に用いられる酸化シリコン（ＳｉＯ２）などと比較するとコストが高く、ＳｉＯ２等のシリコン系アモルファス絶縁体膜への転換が期待されている。
【０００４】
ＳｉＯ２などのシリコン系アモルファス絶縁体膜（絶縁膜ともいう）は一般的に化学気相成長法(ＣＶＤ法)で製造されることが多い。ＣＶＤ法で絶縁性能が良好な絶縁体膜を得るには、一般的に３００℃以上の成膜温度が必要であり、プラスティック基板上への形成が困難である。
【０００５】
一方、ＴＦＴに用いるアモルファス酸化物半導体は、前述のように、スパッタ法により３００℃以下の成膜温度で形成することが可能である。従って、絶縁体膜の形成工程もアモルファス酸化物半導体と同様にスパッタ法で形成することができれば、プラスティック基板等の耐熱性の低い基板が採用できることから望ましい。
【０００６】
しかしながら、スパッタ法で堆積した従来のシリコン系アモルファス絶縁体膜は、ＣＶＤ法による同膜より絶縁特性に劣るため、これまで実用に供さなかった。このため、プラスティック基板上に素子を形成する場合などはＣＶＤ法による成膜時の温度以下の温度での絶縁体膜形成が求められており、特許文献１にあるように、スパッタ法による絶縁体膜形成の高性能化が望まれている。
【０００７】
本発明の目的は、Ｓｉの酸化物から成るアモルファス絶縁体膜において、良好な特性の絶縁体膜並びにそれを用いた薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
本願発明者らは、上記従来の課題を解決するため、スパッタ法によるシリコン酸化物アモルファス絶縁体膜について鋭意検討を行った。そして絶縁体膜中のＡｒ量と絶縁特性の相関についての知見を得、絶縁特性が良好なシリコン酸化物アモルファス絶縁体膜を発明するに至ったものである。
【０００９】
本発明は上記知見に基づいて完成に至ったものであり、その骨子とするところは、シリコン（Ｓｉ）酸化物を含むアモルファス絶縁体膜であって、前記絶縁体膜中にＡｒが含有されており、該Ａｒ含有量がＳｉに対して原子数比で３原子％以上であることを特徴とするものである。
【発明の効果】
【００１０】
本発明によれば、絶縁特性の優れた絶縁体膜を得ることができる。また本発明の絶縁体膜を用いることで従来より高性能で、低コストの薄膜トランジスタを低温の製造プロセスにて得ることができる。
【発明を実施するための最良の形態】
【００１１】
次に、発明を実施するための最良の形態について説明する。従来は上記特許文献１にあるように、スパッタ法により作製したシリコン酸化物膜の絶縁性低下はスパッタ中のＡｒ粒子が膜にダメージを与えるためであると考えられている。そして、スパッタガス中のＡｒガスをなるべく少なくし、酸素ガスをできるだけ多くした条件で成膜することが、シリコン酸化物膜の絶縁性向上の方法としてとられていた。すなわち、膜中のＡｒ量も少ないほど良しとされた。
【００１２】
しかしながら、スパッタガス中のＡｒ対酸素の比率と絶縁性の関係は、シリコン酸化物膜の成膜条件の記載が十分でなく、成膜条件の一貫性に疑問が生じる。また、成膜したシリコン酸化物膜中のＡｒ量とシリコン酸化物膜の絶縁性の相関を詳細に調べた文献は見当たらない。
【００１３】
そこで本発明者らはスパッタ法によるシリコン酸化物膜を種々の条件で作製し、その膜中のＡｒ量と絶縁性に関して相関があることを見出した。さらにはスパッタガス中のＡｒ量がたとえ１００％（酸素ガスなし）であっても、成膜条件を調整し、Ａｒガスがある特定の範囲内にあるものに関しては、良好な絶縁性を示すことを見いだした。
【００１４】
よって、スパッタ中のＡｒ量を減らすことを良しとした従来のシリコン酸化物膜の成膜方法にとらわれず、膜中のＡｒ量を最適範囲内にすることで、絶縁性が良好なシリコン酸化物膜を得ることができることを見出すに至ったわけである。
【００１５】
即ち、本発明は、Ｓｉの酸化物から成るアモルファス絶縁体膜において、前記絶縁体膜中にＡｒが含有されており、その膜中のＡｒ量がＳｉに対して原子数比で特定の範囲であるシリコン酸化物アモルファス絶縁体膜を用いるものである。それによって良好な特性の絶縁体膜を得ることができる。更にそれを用いることで、良好な特性を有する薄膜トランジスタ等のデバイスを得ることができる。
【００１６】
本発明に係るアモルファス絶縁体膜は、Ｓｉ酸化物アモルファス絶縁体膜である。そしてその絶縁体膜中にＡｒが含有されており、その膜中のＡｒ量がＳｉに対して原子数比で３原子％以上(Ar/Si ≧ 3 at.%)である。
【００１７】
その比は、望ましくは、Ar/Si ≧ 4 at.%であり、さらに望ましくは、Ar/Si ≧ 5 at.%である。
【００１８】
膜中のＡｒ量の上限は、望ましくはAr/Si ≦ 17 at.%であり、さらに望ましくはAr/Si ≦ 16 at.%である。
【００１９】
シリコン酸化物アモルファス絶縁体膜は、成膜時の基板および基板ホルダーの電位などの成膜パラメータを調整することで、上記の量のＡｒを含有し、かつ良好な絶縁特性を有する。それにより、シリコン酸化物アモルファス絶縁体膜に1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下となる絶縁体膜を得ることができる。さらに、絶縁体膜に1MV/cmの電界を印加した際の電流密度が3×10-7A/cm2以下と絶縁体膜を得ることができる。
【００２０】
本発明のアモルファス絶縁体膜を形成する方法としては、スパッタ法を用いることが望ましい。スパッタ法のうち、ｒｆマグネトロンスパッタ法を用いることがさらに望ましい。また、本発明のアモルファス絶縁体膜は３００℃以下の温度で成膜することが望ましく、さらに室温で成膜することが望ましい。成膜時の基板または基板ホルダーまたはその両方の電位が接地電位に対して正、あるいは接地から浮かしたオープンの状態で成膜を行うのが望ましい形態である。
【００２１】
本発明のアモルファス絶縁体膜を用いたデバイスとしてはＴＦＴが挙げられる。アモルファス絶縁体膜を用いたＴＦＴは、上記アモルファス絶縁体膜をゲート絶縁膜として用いるものである。
【００２２】
そのＴＦＴにおいては、チャネル層として酸化物半導体膜を用いるのが望ましい。さらにアモルファス酸化物半導体膜を用いるのが望ましい形態である。チャネル層はスパッタ法で形成することが望ましい。またはＰＬＤ（Pulsed Laser Deposition）法を含めた真空蒸着法で形成することも望ましい形態の１つである。
【００２３】
以上により、本発明は絶縁特性の優れたアモルファス絶縁体膜が得られ、それを用いることで従来より高性能で、且つ、低コストのＴＦＴを従来より低温の製造プロセスにて得ることができる。
【００２４】
例えば、酸化物半導体薄膜をチャネル層に用いたＴＦＴにおいて性能が高く安定性及び信頼性の高い素子を低コストで提供することが可能となる。また、上記素子をプラスティック基板上など、製造工程中に高温にできない状況下であっても低温で形成することが可能となる。
【００２５】
（実験例）
次に、本発明を実験例によりさらに詳細に説明する。本発明者らは、上記従来の課題を解決するため、スパッタ法によるシリコン酸化物アモルファス絶縁体膜の研究を行い、特に絶縁体膜中のＡｒ量と絶縁特性の相関を調べた。スパッタ装置は平行平板型ｒｆマグネトロンスパッタ装置を用い、ターゲットとして直径７５ｍｍのＳｉＯ２板を用いた。成膜時の設定基板温度は室温設定で行った。
【００２６】
基板はガラス基板上に電極としてTi/Au/Ti積層膜を成膜したものを用いた。基板および基板ホルダーの電位は接地から浮かしたオープン状態で成膜を行った。変化させた成膜パラメータは基板位置（ターゲット鉛直上設置およびターゲット斜め上方設置）、成膜圧力（0.06〜2Pa）、成膜時ガス組成(0≦O2/(Ar+O2)≦0.50)、ターゲット電力(10W〜400W)であった。
【００２７】
作製したシリコン酸化物アモルファス絶縁体膜の膜中のＡｒ量を蛍光Ｘ線分析により測定した。膜中のAr/Si比は成膜パラメータとして成膜ガス組成のAr/O2比を小さくすることで制御した。例えば、成膜ガス中のO2の割合を増すことでAr/Si比を増加させた。また、O2を導入しないArのみの成膜条件時においても、ターゲット電力を小さくすることでAr/Si比は顕著に増加させることができる。
【００２８】
作製した絶縁体膜上に直径0.3ｍｍのAu(40nm)/Ti(5nm)積層電極を形成し、図２に示すような平行平型のキャパシタ素子を作製し、その電流電圧特性を測定した。図１に測定した絶縁体膜の電流電圧測定結果から得られた1MV/cm印加時の電流密度のAr/Si比依存性を示す。
【００２９】
図１から読み取れるようにAr/Si ≧ 3 at.%のものは1MV/cm印加時の電流密度1×10-6A/cm2以下のリーク電流特性が得られた。このリーク電流特性を有する膜を図３に示す構造のTFTのゲート絶縁体膜に適用した。その結果、作製プロセス時のエラーによる不良および低抵抗のチャネル半導体層を用いたデバイスを除くと、図４に示すようなTFTの伝達特性のオフ電流値が10-12A以下になり、良好なTFT特性を示した。
【００３０】
よってAr/Si ≧ 3 at.%はＳｉ酸化物アモルファス絶縁体膜にとって、良好な絶縁特性を示す膜のひとつの指標になりえる。また図1のグラフより、Ar/Si = 4 at.%を境にAr/Siの小さい領域ではAr量の増加に伴いリーク電流値が減少している。そして、Ar/Si ≧ 4 at.%ではリーク電流値はAr量に対してほぼ一定となる。
【００３１】
このことから、Ar/Si比が4 at.%以上の領域で、Ar量増加に伴うリーク電流の低減の効果が最大になることを示している。ここで図１の曲線の変曲点であるAr/Si = 4 at.%は、実験値のプロットに適当な曲線を描いたときの変極点である。実験データのプロット点からAr/Si比の領域を定義すると、Ar/Si ≧ 5 at.%となる。よって、Ar/Si ≧ 5 at.%の領域がAr量増加に伴うリーク電流の低減の効果がより高い確率で得られる領域として定義できる。
【００３２】
Ar/Si比の上限値を設定するために、可能な限り高いAr/Si比を有する膜を得るために、スパッタ電力を50,20,10Wと小さくし、Si酸化物アモルファス絶縁体膜を作製した。得られた膜中のAr/Si比は、50W作製膜>10W作製膜>20W作製膜であり、20W以上のスパッタ電力ではスパッタ電力の低下に伴いAr/Si比は増加した。
【００３３】
一方、スパッタ電力10Wでは20WよりAr/Si比が小さくなり、20W作製膜中のAr/Si比0.162が膜中Ar/Si比の最大値と考えられる。また、Ar/Si比0.162の膜（20W作製膜）においても、絶縁特性は良好であった。よって本発明のAr/Si比の上限値はAr/Si ≦ 17 at.%と考えられる。実験によるAr/Si比の最大値を小数第3位を切り捨て、実験データのプロットで領域を定義するとAr/Si ≦ 16 at.%となり、リーク電流の低減の効果がより高い確率で得られる領域として定義できる。
【００３４】
ArがSi酸化物アモルファス膜中に比較的多量に含まれることで絶縁特性が向上する理由としては必ずしも解明されていないが、本発明者らは以下のように考察した。非特許文献２にあるように、蒸着等の気相からの成膜手法によりSi酸化物膜を成膜した場合、膜内部には多量の微小空隙が生成される。
【００３５】
従って、成膜後に真空チャンバーから取り出して大気に晒すだけで、水分子が膜中に浸透し、微小空隙内にとどまる。このような膜中の水分子が膜の絶縁特性を劣化させる（膜中の電気の導通に寄与する）ものと考えられる。
【００３６】
本発明の絶縁体膜は真空チャンバー内での成膜中に、微小空隙内にArが導入され、その結果膜中に水分子が浸透すること抑制する。X線反射率測定により本実験例の絶縁体膜の密度を測定したところ、Ar量（Ar/Si比）が増加するにしたがって密度が増加する。このことはArが膜中に導入されることによる絶縁体膜の体積変化はない、もしくは少ないということを意味している。
【００３７】
即ち、膜中の微小空隙内にArが存在するという上述のモデルと矛盾しない。よって、絶縁体膜中の微小空隙にあらかじめArを導入することで、真空チャンバーから取り出しで大気に晒すことによる水分子の膜中への浸透を抑えることができ、良好な絶縁特性を維持できたものであると考えられる。
【００３８】
上述の成膜条件で作製したSi酸化物アモルファス絶縁体膜中のAr/Si比と絶縁特性の相関をとり、上記Ar/Si比の領域において絶縁特性が良好な膜を得ることができる。しかし、例えばより高エネルギーArイオンが膜に照射される条件などを用いて成膜した場合には、従来例にあるようなArイオン衝撃によりSi-O結合が破壊され、絶縁特性のよくない膜が形成されるものと考えられる。
【００３９】
よって、上述のAr/Si比の領域で特性良好な膜が得られるには成膜条件が重要となる。本発明者が用いた条件に準じた成膜条件での絶縁体膜は、上述のAr/Si比を有していれば、1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下、好ましくは3×10-7A/cm2以下である。よって、本発明の絶縁体膜は、従来の成膜条件（高エネルギーArイオン照射条件など）で作製した膜とは異なり、上述のAr/Si比を有し、かつ上述の絶縁特性（電流密度）を有する膜である。
【実施例】
【００４０】
次に、本発明を実施例によって具体的に説明するが、本発明はこれらの記載によって何ら限定されるものではない。
【００４１】
（実施例１：アモルファス絶縁体膜）
実施例１では、まず、ガラス基板上にそれぞれ５ｎｍ、４０ｎｍ、５ｎｍの厚さのＴｉ,Ａｕ,Ｔｉ積層膜を形成し下部電極とした。その上にｒｆマグネトロンスパッタ装置により厚さ１００ｎｍのＳｉＯ２膜を作製した。成膜条件を以下に記す。基板はターゲット中心鉛直方向から約５５度傾いた方向に基板中心があり、ターゲット中心から基板中心までの距離が約１３０ｍｍになる位置に配置した。
【００４２】
基板および基板ホルダーは電気的に絶縁状態（オープン状態）にした。成膜ガスはArのみで、その圧力は0.1Pa、スパッタ電力は20Wであった。成膜時の温度設定ならびに温度計表示温度は２０℃であった。下部電極付きの基板のほかに、蛍光X線によるAr/Si組成分析用のSi基板も同時に配置し、これらの基板に同時に成膜を行った。
【００４３】
成膜した膜上に直径０．３ｍｍのＡｕ（４０ｎｍ）／Ｔｉ（５ｎｍ）積層電極を形成し、図２に示すような平行平型のキャパシタ素子を作製した。図２において、１はガラス基板、２は下部電極（Ｔｉ／Ａｕ／Ｔｉ）、３はＳｉＯ２膜、４は上部電極（φ０．３ｍｍ、Ｔｉ／Ａｕ／Ｔｉ）である。
【００４４】
次に、それらの素子の電流−電圧（Ｉ−Ｖ）特性を電圧挿印による電流測定により評価した。一方、Ar/Si比評価用Si基板上のＳｉＯ２膜は蛍光X線（ＸＲＦ）分析によりＡｒ量とＯ量を評価し、別途カーボン基板上のＳｉＯ２膜のＳｉ及びＯのＸＲＦ分析より求めた値を用いて膜中Ｓｉ原子数に対するＡｒ原子数（Ａｒ／Ｓｉ比）を求めた。
【００４５】
図１は作製したＳｉＯ２膜のＡｒ／Ｓｉ比と１ＭＶ／ｃｍ電界印加時の電流密度の相関を示す。図１中の一番右にプロットされた点が本実施例により得られたSiO2膜の値である。このように1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下のかつ3×10-7A/cm2以下の良好な絶縁特性の値を示すことが分かった。
【００４６】
（実施例２：ＴＦＴ素子）
実施例２では、本発明のアモルファス絶縁体膜を用いて図３に示すボトムゲート型ＴＦＴ素子を作製した。
【００４７】
図３に示すようにガラス基板１１上にゲート電極１２として電子ビーム蒸着によりＴｉ（５ｎｍ）／Ａｕ（４０ｎｍ）／Ｔｉ（５ｎｍ）積層膜を形成し、これをフォトリソグラフィー法とリフトオフ法により成形した。
【００４８】
その上にゲート絶縁体膜１３として厚さ１００ｎｍのＳｉＯ２膜をｒｆマグネトロンスパッタ装置用いて成膜した。成膜条件はスパッタ電力４００Ｗ、スパッタガス圧力０．１Ｐａ、スパッタガス組成Ａｒ／０２＝５０／５０、室温成膜とした。その条件でのＳｉＯ２膜中のＡｒ量はＡｒ／Ｓｉ比で４．９％であった。その後、ＳｉＯ２膜１３をフォトリソグラフィー法とエッチング法により成形した。
【００４９】
次に、チャネル層１４としてＩｎＧａＯ３（ＺｎＯ）ターゲットを用いたｒｆマグネトロンスパッタにより、厚さ４０ｎｍのＩｎｘＧａｙＺｎｚＯｖ膜を室温で成膜した。得られたＩｎｘＧａｙＺｎｚＯｖ膜はアモルファスであった。
【００５０】
次に、ＩｎｘＧａｙＺｎｚＯｖ膜１４を必要な大きさにエッチング加工した後、ソース電極１５並びにドレイン電極１６をフォトリソグラフィー法及びリフトオフ法を用いて形成した。
【００５１】
電極材料はＡｕ（１５０ｎｍ）／Ｔｉ（５ｎｍ）積層膜であり、成膜方法は電子ビーム蒸着法である。以上の工程を経てＴＦＴ素子を作製した。得られたＴＦＴ素子のうち、ゲート長１０μｍ、ゲート幅６０μｍのＴＦＴ素子の伝達特性（ドレイン電流−ゲート電圧特性）を測定したところ、図４に示す特性が得られた。図４に示すように、高電圧印加においてもゲートリーク電流値が小さく、良好な特性を示すＴＦＴ素子が得られた。
【００５２】
以上のよう本発明のアモルファス絶縁体膜をＴＦＴのゲート絶縁膜に用いることで、良好な特性のアモルファス酸化物半導体チャネルＴＦＴ素子を室温プロセスで得ることができた。これは、室温プロセスのみならず温度を上げたプロセスにおいても有効である。中でもＣＶＤプロセスが適用できない３００℃以下のプロセスにおいて特に効果的である。また、ＴＦＴチャネルとして結晶性の酸化物半導体を用いたＴＦＴにおいても同様の効果が得られる。
【産業上の利用可能性】
【００５３】
本発明のアモルファス絶縁体膜は、各種ディスプレイ等の電子デバイスの部品材料として幅広く利用できる。特に、それを用いたＴＦＴはＬＣＤや有機ＥＬディスプレイ等のスイッチング素子、受光素子、センサ素子等のマトリクスデバイスのスイッチング素子として幅広く利用できる。更にＩＣカードやＩＤタグ等にも幅広く利用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明のアモルファス絶縁体膜のＡｒ／Ｓｉ比と１ＭＶ／ｃｍ印加時の電流密度の相関を示す図である。
【図２】本発明の実験例および実施例１で用いたＩ−Ｖ特性評価用の平行平板キャパシタ素子の構造を示す模式図である。
【図３】本発明の実験例および実施例２で用いたボトムゲート型ＴＦＴの構造を示す模式図である。
【図４】本発明のアモルファス絶縁体膜をゲート絶縁膜として用いたボトムゲート型アモルファス酸化物チャネルＴＦＴの伝達特性を示す図である。
【符号の説明】
【００５５】
１  ガラス基板
２  下部電極
３  ＳｉＯ２膜
４  上部電極
１１  ガラス電極
１２  ゲート電極
１３  ゲート絶縁膜
１４  チャネル層
１５  ドレイン電極
１６  ソース電極
【図１】
2008205098.tif 000003
【図２】
2008205098.tif 000004
【図３】
2008205098.tif 000005
【図４】
2008205098.tif 000006