(57)【要約】【課題】フローティングディフュージョンＦＤのリセット時に、フローティングディフュージョンＦＤで発生する電流リークを抑制し、白傷を低減した撮像装置とその制御方法およびカメラを提供することにある。【解決手段】フローティングノードＮＤ５６のリセット時に、明暗判定部４７で撮像画像の明暗を判定し、撮像画像が暗と判定された場合には、電圧発生回路ＶＧＥＮ４８で素子を駆動する電圧ＶＤＤよりも低いリセット時電圧ＶＲＳＴをリセットトランジスタ５５のドレインに印加する。【選択図】図６
2008141471.tif 000002
【特許請求の範囲】
【請求項１】
光電変換で発生した信号電荷を電圧に変換して読み出し、リセット時に前記信号電荷が伝送されるノードによりリセット時電圧が印加される電荷電圧変換部と、
前記電荷電圧変換部の読み出し信号により画像の明暗を判定する明暗判定部と、
を有し、
前記明暗判定部は、
前記明暗の判定結果に応じて前記リセット時電圧を制御する
撮像装置。
【請求項２】
前記明暗判定部は、
前記リセット時に、暗時のリセット時電圧を明時のリセット時電圧より低く設定する
請求項１記載の撮像装置。
【請求項３】
前記撮像装置は、
前記リセット時電圧の供給源と他の素子を駆動する駆動電圧の供給源とを共有する
請求項１記載の撮像装置。
【請求項４】
前記明暗判定部は、
前記リセット時に同期して、前記リセット時電圧の供給源を制御する  
請求項３記載の撮像装置。
【請求項５】
前記明暗判定部は、
前記画像の明暗によってフレーム単位で、前記リセット時電圧の供給源を制御する
請求項１記載の撮像装置。
【請求項６】
前記撮像装置は、
１つの前記ノードに対して複数の光学素子が接続されている
請求項１記載の撮像装置。
【請求項７】
リセット時電圧と、
前記駆動電圧を共通に生成する電圧発生回路と、を有し、
前記電圧発生回路は、
前記明暗判定部の判定に応じて発生電圧を設定可能で、暗の時は、前記駆動電圧レベルより低い電圧を発生し、前記駆動電圧をリセット時電圧としてリセット終了時に前記発生電圧を前記駆動電圧に設定する
請求項１記載の撮像装置。
【請求項８】
明の時は、前記駆動電圧を前記リセット時電圧に設定する
請求項７記載の撮像装置。
【請求項９】
ウェルが第１導電型で形成され、
前記信号電荷を電圧に変換する拡散層が第２導電型で形成され、
暗時の前記電荷電圧変換部のリセット時電圧が明時のリセット時電圧より低い
請求項１記載の撮像装置。
【請求項１０】
光電変換で発生した信号電荷を電圧に変換して読み出す第１ステップと、
前記第１ステップと読み出した信号により画像の明暗を判定する第２ステップと、
リセット時に前記信号電荷が転送されるノードにリセット時電圧を印加する第３ステップと、
を有し、
前記第３ステップにおいて、前記第２ステップの判定結果に応じて前記リセット時電圧を設定する
撮像装置の制御方法。
【請求項１１】
撮像装置と、
上記撮像装置の撮影エリアに対して入射光を導く光学系と、
電圧発生回路を含み、
前記撮像装置は、
光電変換で発生した信号電荷を電圧に変換して読み出し、リセット時に前記信号電荷が伝送されるノードによりリセット時電圧が印加される電荷電圧変換部と、
前記電荷電圧変換部の読み出し信号により画像の明暗を判定する明暗判定部と、
を有し、
前記明暗判定部は、
前記明暗の判定結果に応じて前記リセット時電圧を制御する
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ型イメージセンサ等の撮像装置とその制御方法およびカメラに関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子は、カメラ等の撮像装置の撮像素子として使われ、ＣＣＤ（Charge Coupled Device）撮像素子では困難な一部読み出し等の機能を有する。
【０００３】
撮像素子を用いた撮像装置において、白傷と呼ばれる暗時の画質低下が発生する。
その白傷は主にＣＭＯＳ撮像素子やＣＣＤ撮像素子を構成するフォトダイオードＰＤで発生し、フォトダイオードＰＤの結晶欠陥や入射光による過剰な電荷発生等が原因である。このフォトダイオードＰＤで発生する白傷の問題を解決するＣＭＯＳ撮像素子やＣＣＤ撮像素子の製造方法が提案されている（たとえば特許文献１、２参照）。  
【０００４】
フォトダイオードＰＤ以外で発生する白傷の発生原因に、フォトダイオードＰＤで発生した信号電荷を電圧に変換するフローティングディフュージョンＦＤ（または、電荷電圧変換部）での電流リークによるものがある。
このフローティングディフュージョンＦＤで発生するリーク電流による白傷の発生について図１、図２および図３を参照しながら説明する。
【０００５】
図１は、一般的なＣＭＯＳ撮像装置の構造を説明するための図である。
図１に示すＣＭＯＳ撮像装置は、たとえば、各画素に光電変換素子としてのフォトダイオード（ＰＤ）１１、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、およびセレクトトランジスタ１５を有する。
なお、図１に示す例では、ＣＭＯＳ撮像装置を用いている。
また、ＣＭＯＳ撮像装置の構成によっては、セレクトトランジスタ１５を有しない場合もある。
【０００６】
フォトダイオードＰＤ１１のアノードは接地され、カソードは転送トランジスタ１２のソースに接続されている。
転送トランジスタ１２は、ドレインがフローティングノードＮＤ１６に接続され、ゲートが転送選択線ＴＲＦＬに接続され、ソースがフォトダイオードＰＤ１１のカソードに接続されている。
リセットトランジスタ１３は、ソースがフローティングノードＮＤ１６に接続され、ドレインに所定の電圧ＶＤＤ１が印加され、ゲートがリセット線ＲＳＴＬに接続されている。
増幅トランジスタ１４は、ソースがセレクトトランジスタ１５のドレインに接続され、ドレインに所定の電圧ＶＤＤ２が印加され、ゲートがフローティングノードＮＤ１６に接続されている。
セレクトトランジスタ１５は、ソースは所定の信号線に接続され、ドレインが増幅トランジスタ１４のソースに接続され、ゲートがセレクト線ＳＥＬＬに接続されている。
【０００７】
フォトダイオードＰＤ１１は、入射光の光量に応じた信号電荷を光電変換により発生させ蓄積する。
転送トランジスタ１２は、転送選択線ＴＲＦＬにハイレベルの電圧が印加されるとスイッチがオン（導通状態）に切り替り、信号電荷はフローティングノードＮＤ１６に転送される。
リセットトランジスタ１３は、リセット線ＲＳＴＬにハイレベルの電圧が印加されるとスイッチがオンに切り替わり、フローティングノードＮＤ１６の電位を電圧ＶＤＤ１にリセットする。
増幅トランジスタ１４は、フローティングノードＮＤ１６の電位がハイレベルに切り替わるとスイッチがオンに切り替わり、フローティングノードＮＤ１６の電位を増幅して信号を信号線ＳＧＮＬへ伝達させる。
セレクトトランジスタ１５は、セレクト線ＳＥＬＬにハイレベルの電圧が印加されるとスイッチがオンに切り替わり、フォトダイオードＰＤ１１で発生した信号電荷を所定の水平転送回路へ伝達させる。
【０００８】
図２は、フローティングディフュージョンＦＤで発生するリーク電流を説明するための図である。
なお、図２は説明の簡略化のために、図１のフォトダイオードＰＤ１１、転送トランジスタ１２、およびリセットトランジスタ１３のみを示す。
【０００９】
図２（ａ）は、図１に示すＣＭＯＳ撮像装置の断面構造を示す図である。
フォトダイオードＰＤ２１は、ｐ型ウェル領域２１２がｎ型電荷蓄積領域２１１を囲むように形成される。
転送トランジスタＴＴＲはゲートＴＲＦＧ２２を有し、フォトダイオード２１とフローティングディフュージョンＦＤ２３となるソース・ドレイン領域間にトランジスタ絶縁膜２２１を介して転送トランジスタ電極２２２が形成される。
フローティングディフュージョンＦＤ２３は、ｐ型ウェル領域２３１の上部に拡散層であるｎ型半導体２３２が形成される。
リセットトランジスタＲＴＲはゲートＲＳＴＧ２４を有し、ｐ型ウェル領域２５１の上部にｎ型電荷蓄積領域２５２が形成された領域２５とフローティングディフュージョンＦＤ２３となるソース・ドレイン領域間にトランジスタ絶縁膜２４１を介して転送トランジスタ電極２４２が形成される。
リセットトランジスタＲＴＲのドレイン２６は、電圧ＶＤＤ１が印加される。
【００１０】
図２（ｂ）は、フォトダイオード２１で蓄積された信号電荷の読み出し時における、図２（ａ）に示すＣＭＯＳ撮像装置の断面構造に対応づけたポテンシャルを示す図である。
フォトダイオードＰＤ２１において信号電荷の蓄積後、リセットトランジスタＲＴＲのゲート２４に所定の電圧が印加され、リセットトランジスタＲＴＲはオン（導通状態）となり、リセットトランジスタＲＴＲの電位ポテンシャルは電位ポテンシャルＲＳＴφｌから電位ポテンシャルＲＳＴφｈに低下し、フローティングディフュージョン２３の電圧は電位ＶＤＤ１にリセットされる。このときの信号は、基準信号ＳＧＬＢとして読み出される。
基準信号ＳＧＬＢの読み出し完了後、リセットトランジスタＲＴＲのゲート２４に所定の電圧が印加され、リセットトランジスタＲＴＲはオフ（非導通状態）となる。
転送トランジスタＴＴＲは、転送トランジスタＴＴＲのゲート２２に所定の電圧が印加されてオンとなり、転送トランジスタＴＴＲの電位ポテンシャルは電位ポテンシャルＴＲＦφｌから電位ポテンシャルＴＲＦφｈに低下し、信号電荷はフォトダイオードＰＤ２１からフローティングディフュージョン２３へ転送される。
信号電荷は、ポテンシャルウェルＷＥＬに蓄積され、この転送された信号電荷（転送電荷）による電位面は図２（ｂ）に図示するＰφのようになる。
信号電荷がフローティングディフュージョン２３に蓄積された時点で、フローティングディフュージョン２３の電圧の読み出しが行われ、この読み出し時の電圧と先に読み出しが行われた基準信号ＳＧＬＢの電圧との差分を転送電荷による転送信号ＳＧＬＲとする。
【００１１】
フローティングディフュージョン２３で発生する電流のリークは、基準信号ＳＧＬＢの読み出しが完了し、転送トランジスタＴＴＲがオンに切り替わり、フォトダイオードＰＤ２１に蓄積された信号電荷がフローティングディフュージョン２３に転送され、フローティングディフュージョン２３の転送信号ＳＧＬＲの読み出しが開始されるまでの期間に、拡散層のｎ型半導体２３２とｐ型ウェル領域２３１において発生する。
【００１２】
図３は、フローティングディフュージョンＦＤのリセット時におけるリセット時電位とフローティングディフュージョンＦＤで発生する電流リークによる白傷の出力レベルとの関係を示す図である。
【００１３】
図３によれば、フローティングディフュージョンＦＤのリセット時に印加するリセット時電圧が高くなるほど、白傷の出力レベルが高くなることを示唆している。フローティングディフュージョンＦＤで発生する白傷は、フローティングディフュージョンＦＤのリセット時電圧に依存することが分かる。
【００１４】
このように、フローティングディフュージョンＦＤで発生する白傷は、フローティングディフュージョンＦＤのリセット時から信号電荷の読み出しまでの短時間に発生するリーク電流であるため、白傷の出力レベルは小さい。このような白傷が撮像画像で認識されるのは主に暗い撮像画像においてである。撮像画像が暗い場合は、フローティングディフュージョンＦＤへの信号電荷の注入量は少ないため、フローティングディフュージョンＦＤの電位は浅くてもよい。
【００１５】
そこで、フローティングディフュージョンＦＤで発生する電流リークによる白傷を抑制するために、フローティングディフュージョンＦＤのリセット時にフローティングディフュージョンＦＤ周辺の電界強度を下げておく。
【００１６】
フローティングディフュージョンＦＤのリセット時電圧を下げるため、たとえばＣＭＯＳ撮像装置のデバイス構造の設計により白傷を抑制する方法が提案されている（たとえば特許文献３を参照）。
【００１７】
【特許文献１】特開平６−１１２４６４号公報
【特許文献２】特開２００６−９３３１９号公報
【特許文献３】特開２００４−１７２２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
フローティングディフュージョンＦＤで発生する電流リークによる白傷は、特に複数のスイッチ素子を有する撮像装置では群傷となる。この群傷は、群傷の発生している隣接画素の信号の補間信号で置き換えられることで補正される。しかし、群傷は白傷よりも目立ち、欠陥のある画素が連続する場合には、補正箇所が隣接して色が正常に表現できない等の理由により補正は困難である。
【００１９】
白傷を抑制する別の方法として、リセット時電圧を下げるために電源電圧自体を下げる方法もあるが、ＣＭＯＳ撮像装置にとっては容易ではない。それは、ＣＭＯＳ撮像装置の駆動電圧が、たとえばＣＣＤ撮像装置とくらべて低電圧であるためである。また、信号電荷をフォトダイオードＰＤに蓄積し、フローティングディフュージョンＦＤにすべての信号電荷を転送するには、フォトダイオードＰＤとフローティングディフュージョンＦＤとの間に電位差が図２（ｂ）に示すように少なくとも０．５Ｖ以上必要である。
なお、このフローティングディフュージョンＦＤへの信号電荷の転送に必要な電位差は、フローティングディフュージョンＦＤにおける信号振幅、フォトダイオードＰＤの空乏電位および信号電荷の転送に必要な電位差から決定される。
【００２０】
本発明は、フローティングディフュージョンＦＤの電圧リセット時に発生する電流リークを低減させ、画質向上を図ることができる撮像装置とその制御方法およびカメラを提供することにある。
【課題を解決するための手段】
【００２１】
本発明の第１の観点の撮像装置は、光電変換で発生した信号電荷を電圧に変換して読み出し、リセット時に前記信号電荷が伝送されるノードによりリセット時電圧が印加される電荷電圧変換部と、前記電荷電圧変換部の読み出し信号により画像の明暗を判定する明暗判定部と、を有し、前記明暗判定部は、前記明暗の判定結果に応じて前記リセット時電圧を制御する。
【００２２】
好適には、前記明暗判定部は、前記リセット時に、暗時のリセット時電圧を明時のリセット時電圧より低く設定する。
【００２３】
好適には、前記撮像装置は、前記リセット時電圧の供給源と他の素子を駆動する駆動電圧の供給源とを共有する。
【００２４】
好適には、前記明暗判定部は、前記電荷電圧変換部のリセット時に同期して、前記リセット時電圧の供給源を制御する。
【００２５】
好適には、前記明暗判定部は、前記画像の明暗によってフレーム単位で、前記リセット時電圧の供給源を制御する。
【００２６】
好適には、前記撮像装置は、１つの前記ノードに対して複数の光学素子が接続されている。
【００２７】
好適には、リセット時電圧と、前記駆動電圧を共通に生成する電圧発生回路を有し、前記電圧発生回路は、前記明暗判定部の判定に応じて発生電圧を設定可能で、暗の時は、前記駆動電圧レベルより低い電圧を発生し、前記駆動電圧をリセット時電圧としてリセット終了時に前記発生電圧を前記駆動電圧に設定する。
【００２８】
好適には、明の時は、前記駆動電圧を前記リセット時電圧とする。
【００２９】
好適には、ウェルが第１導電型で形成され、前記信号電荷を電圧に変換する拡散層が第２導電型で形成され、暗時の前記電荷電圧変換部のリセット時電圧が明時のリセット時電圧より低い。
【００３０】
本発明の第２の観点における撮像装置の制御方法は、光電変換で発生した信号電荷を電圧に変換して読み出す第１ステップと、前記第１ステップと読み出した信号により画像の明暗を判定する第２ステップと、リセット時に前記信号電荷が転送されるノードにリセット時電圧を印加する第３ステップと、を有し、前記第３ステップにおいて、前記第２ステップの判定結果に応じて前記リセット時電圧を設定する。
【００３１】
本発明の第３の観点のカメラは、撮像装置と、上記撮像装置の撮影エリアに対して入射光を導く光学系と、電圧発生回路を含み、前記撮像装置は、光電変換で発生した信号電荷を電圧に変換して読み出し、リセット時に前記信号電荷が伝送されるノードによりリセット時電圧が印加される電荷電圧変換部と、前記電荷電圧変換部の読み出し信号により画像の明暗を判定する明暗判定部と、を有し、前記明暗判定部は、前記明暗の判定結果に応じて前記リセット時電圧を制御する。
【００３２】
本発明によれば、明暗判定手段にて撮像画像の明暗を判定し、撮像画像が暗い場合には、電荷電圧変換部の電圧を所定の電圧にリセットする電圧リセット時に、電荷電圧変換部の電圧を撮像画像の明暗によって制御する。
【発明の効果】
【００３３】
本発明によれば、撮像装置およびカメラの画質向上を図ることができる。
【発明を実施するための最良の形態】
【００３４】
〈第１実施形態〉
以下、本発明の第１実施形態を図面に関連づけて説明する。
【００３５】
図４は、本発明の第１実施形態に係る撮像装置の要部の一構成例を示すブロック図である。
【００３６】
本撮像装置４０は、画素アレイ部４１、画素回路５０、水平スキャン回路ＨＳＣＮ４３、アンプ４３１、垂直スキャン回路ＶＳＣＮ４４、信号処理回路４５、出力バッファ４６、明暗判定部４７、電圧発生回路ＶＧＥＮ４８、タイミング制御部ＴＧ４９、および記憶装置４１０を有する。
【００３７】
画素アレイ部４１は、たとえば画素回路５０が所定の配列形態をもってアレイ状に配列されている。
また、画素アレイ部４１には、垂直スキャン回路４４と画素配列の各行（ロウ）にリセット線ＲＳＴＬ、転送選択線ＴＲＦＬ、およびセレクト線ＳＥＬＬが接続され、画素配列の各行（カラム）に信号線ＳＧＮＬが配列されている。
水平スキャン回路４３は、その内部に各信号線ＳＧＮＬに接続されたアンプ４３１を有する。なお、アンプ４３１の代わりに、アナログデジタル変換器が用いることができる。
信号処理回路４５は、水平スキャン回路４３から入力される信号を処理し、出力バッファ４６に処理された信号を出力する。なお、出力バッファ４６の代わりに、アンプもしくはアナログデジタル変換器が用いることができる。
出力バッファ４６は、入力側が信号処理回路４５と接続され、出力側が明暗判定部４７と記憶装置４１０に接続されている。
明暗判定部４７は、出力バッファ４６から入力された信号基づいて、画像の明暗を判定し、その判定結果を電圧発生回路４８に出力する。なお、明暗判定部４７は、任意の配置が可能である。
電圧発生回路ＶＧＥＮ４８は、明暗判定部４７から入力される判定結果に基づいたリセット時電圧を発生させ、画素アレイ部４１に出力する。なお、電圧発生回路は、任意の配置が可能である。
タイミング制御部ＴＧ４９は、水平スキャン回路４３、垂直スキャン回路４４の駆動タイミングを制御する。
記憶装置４１０は、出力バッファ４６の出力側と接続され、画像データが記憶される。
【００３８】
図５は、本発明に係る第１実施形態の単位画素回路の一例を示す回路図である。図５では、ＣＭＯＳ撮像装置を一例として示している。
【００３９】
図５の画素回路５０は、フォトダイオードＰＤ５１、転送トランジスタ５２、増幅トランジスタ５３、セレクトトランジスタ５４、リセットトランジスタ５５、およびフローティングノードＮＤ５６を有する。
【００４０】
フォトダイオードＰＤ５１は、入射光をその光量に応じた電荷量の信号電荷（たとえば電子）に光電変換して蓄積する。
転送トランジスタ５２は、フォトダイオードＰＤ５１のカソードとフローティングノードＮＤ５６との間に接続され、ゲートが転送選択線ＴＲＦＬに接続され、オンすることにより、フォトダイオードＰＤ５１に蓄積されている信号電荷をフローティングノードＮＤ５６に転送する機能を有している。
増幅トランジスタ５３とセレクトトランジスタ５４は、電源電圧ＶＤＤと信号線ＳＧＮＬとの間に直列に接続されている。
増幅トランジスタ５３は、ゲートがフローティングノードＮＤ５６に接続され、フローティングノードＮＤ５６の電位を増幅し、セレクトトランジスタ５４を介して信号線ＳＧＮＬに出力する。
セレクトトランジスタ５４のゲートは、セレクト線ＳＥＬＬに接続されている。
リセットトランジスタ５５は、ソースがフローティングノードＮＤ５６に接続され、ドレインがフローティングノードＮＤ５６をリセットするための電圧発生回路４８に接続され、ゲートがリセット線ＲＳＴＬに接続され、フローティングノードＮＤ５６の電位をリセットする機能を有している。
【００４１】
画素配列の各行に配線される転送選択線ＴＲＦＬ、セレクト線ＳＥＬＬ、リセット線ＲＳＴＬは、垂直スキャン回路４４により選択的に駆動され、信号線ＳＧＮＬは水平スキャン回路４３に画素から読み出した信号を選択的転送する。
水平スキャン回路４３、垂直スキャン回路４４は、タイミング制御部４９により駆動タイミングが制御される。
【００４２】
次に、本発明に係る第１実施形態およびその動作を図６と図７に関連づけて説明する。
【００４３】
図６は、本発明の第１実施形態に係るブロック図の一例である。図６では、ＣＭＯＳ撮像装置を一例として示している。
【００４４】
図６の撮像装置６０は、画素回路５０、明暗判定部４７、および電圧発生回路ＶＧＥＮ４８を有する。なお、画素回路５０は、図５に図示するフォトダイオードＰＤ５１、転送トランジスタ５２、増幅トランジスタ５３、セレクトトランジスタ５４、リセットトランジスタ５５、およびフローティングノードＮＤ５６で構成されている。
【００４５】
画素回路５０では、リセットトランジスタ５５のドレインと電圧発生回路４８の出力側が信号線ＦＤＬで接続され、信号線ＳＧＮＬと明暗判定部４７の入力側が、ノードＮＤ６３を介して接続されている。
明暗判定部４７は、入力側が信号線ＳＧＮＬとノード６１を介して接続され、出力側が電圧発生回路４８の入力側と接続されている。
電圧発生回路４８は、入力側が明暗判定部４７の出力側と接続され、出力側がリセットトランジスタ５５のドレインと信号線ＦＤＬで接続され、また一端が基準電位ＧＮＤに接地される。
なお、電圧発生回路６２の設置場所は、撮像装置の内部あるいは外部で任意の場所に設置できる。
【００４６】
画素回路５０は、撮像画像のデータを信号線ＳＧＮＬに伝送し、ノード６１を介して明暗判定部４７に出力する。またリセットトランジスタ５５のドレインは、フローティングノードＮＤ５６のリセット時に、電圧発生回路４８からリセット時電圧が印加される。
明暗判定部４７は、フローティングノードＮＤ５６のリセット時に、撮像画像のデータの明暗を判定する。具体的には明暗判定部４７は、画素回路５０から入力される信号の平均レベルから撮像画像の明暗を判定し、撮像画像を明と判断した場合には、リセット時電圧ＶＤＤを発生する制御信号を電圧発生回路４８に出力し、撮像画像を暗と判断した場合には、電圧ＶＤＤより低いリセット時電圧ＶＲＳＴを発生する制御信号を電圧発生回路４８に出力する。
電圧発生回路４８は、フローティングノードＮＤ５６のリセット時に、明暗判定部４７から入力される制御信号に基づいたリセット時電圧を発生する。明暗判定部４７の判定結果が明の場合には、電圧ＶＤＤを発生し、判定結果が暗の場合には、電圧ＶＤＤより低い電圧ＶＲＳＴを発生する。この明暗判定部４７からの判定結果に応じて発生させた電圧ＶＤＤもしくは電圧ＶＲＥＳＴのリセット時電圧を信号線ＦＤＬに出力し、リセットトランジスタ５５のドレインに印加する。
電圧ＶＤＤは、たとえば、転送トランジスタ５２など素子の駆動が可能な電圧である。
【００４７】
図７は、第１実施形態に係る図６の撮像装置の動作を説明するためのタイミングチャートである。
【００４８】
図７（ａ）は、セレクトトランジスタ５４を制御するセレクト信号ＳＥＬのタイミングを示す図で、図７（ｂ）は、リセットトランジスタ５５を制御するリセット信号ＲＳＴのタイミングを示す図で、図７（ｃ）は、転送トランジスタ５２を制御する転送信号ＴＲＦのタイミングを示す図である。
なお、図７では、画素回路５０のリセットトランジスタ５５、転送トランジスタ５２、およびセレクトトランジスタ５４のタイミングチャートのみを図示している。
【００４９】
時刻ｔ１では、撮像装置のシャッタが開き、撮像装置のレンズを通して結像された入射光がフォトダイオードＰＤ５１に入射される。この時、転送トランジスタ５２、リセットトランジスタ５５およびセレクトトランジスタ５４は、オフの状態にある。
【００５０】
時刻ｔ１から時刻ｔ２では、フォトダイオードＰＤ５１で光電効果により信号電荷が発生し、この信号電荷は、リセットトランジスタ５５がオンに切り替わる時刻ｔ２までフォトダイオードＰＤ５１に蓄積される。この時刻ｔ１から時刻ｔ２までの期間を信号電荷の蓄積時間とする。
【００５１】
時刻ｔ２では、垂直スキャン回路４４からハイレベルのセレクト信号ＳＥＬがセレクト線ＳＥＬＬに伝達され、セレクトトランジスタ５４はオンに切り替わる。時刻ｔ２から時刻ｔ１０まで、セレクトトランジスタ５４はオンの状態が保持される。このことにより、信号は信号線ＳＧＮＬに伝達されて、図４に図示する水平スキャン回路４３に入力され、図４に図示する信号処理回路４５で画像の信号処理が行われた後、明暗判定部４７に入力される。
また時刻ｔ２では、明暗判定部４７は、信号線ＳＧＮＬからノード６１を介して信号が入力され、撮像画像の明暗を判定する。明暗判定部４７は、撮像画像を明と判断した場合には、電圧ＶＤＤを発生し、判定結果を暗と判断した場合には、電圧ＶＤＤより低い電圧ＶＲＳＴを発生する。この明暗判定部４７からの判定結果に応じて発生させた電圧ＶＤＤもしくは電圧ＶＲＥＳＴのリセット時電圧を信号線ＦＤＬに供給し、リセットトランジスタ５５のドレインにリセット時電圧をリセットが完了する時刻ｔ３まで印加する。
さらに時刻ｔ２では、フローティングノードＮＤ５６のリセットを行う。リセットトランジスタ５５は、垂直スキャン回路４４からハイレベルのリセット信号ＲＳＴがリセット線ＲＳＴＬに伝達され、リセットトランジスタ５５はオンに切り替わり、フローティングノードＮＤ５６の電圧がリセット時電圧にリセットされる。明暗判定部４７が、撮像画像を明と判断した場合には、リセット時電圧ＶＤＤでフローティングノードＮＤ５６をリセットし、撮像画面を暗と判断した場合には、電圧ＶＤＤより低いリセット時電圧ＶＲＳＴでフローティングノードＮＤ５６をリセットする。
【００５２】
時刻ｔ３では、垂直スキャン回路４４からのローレベルのリセット信号ＲＳＴがリセット線ＲＳＴＬに伝達され、リセットトランジスタ５５はオフに切り替わり、フローティングノードＮＤ５６のリセットが完了し、フローティングノードＮＤ５６の電圧が、リセット時電圧に設定される。
【００５３】
時刻ｔ４から時刻ｔ５では、フローティングノードＮＤ５６の電位を基準信号ＳＧＬＢとして読み出しされる。この電位の読み出し期間をＲｅａｄ１とする。
【００５４】
時刻ｔ６では、垂直スキャン回路４４からハイレベルの転送信号ＴＲＦが転送信号線ＴＲＦＬに伝達され、転送トランジスタ５２はオンに切り替わり、フォトダイオードＰＤ５１に蓄積された信号電荷は、フローティングノードＮＤ５６に転送される。
また、転送トランジスタ５２は、時刻ｔ６から時刻ｔ７まで、オンの状態が保持される。
【００５５】
時刻ｔ７では、垂直スキャン回路４４からローレベルの転送信号ＴＲＦが転送信号線ＴＲＦＬに伝達され、転送トランジスタ５２はオフに切り替わる。
【００５６】
時刻ｔ８から時刻ｔ９では、フローティングノードＮＤ５６の電圧と読み出し期間Ｒｅａｄ１で読み出しされた基準信号ＳＧＬＢの電圧との差分は、フローティングノードＮＤ５６から転送された信号電荷による信号として読み出しされる。この信号電荷の読み出し期間をＲｅａｄ２とする。また、この期間Ｒｅａｄ２において増幅トランジスタ５３はオンとなる。
【００５７】
時刻ｔ１０では、垂直スキャン回路４４からローレベルのセレクト信号ＳＥＬがセレクト線ＳＥＬＬに伝達され、セレクトトランジスタ５４はオフに切り替わり、水平スキャン回路４３への信号の出力が終了する。
【００５８】
時刻ｔ１１において、撮像装置のシャッタが開く前に、垂直スキャン回路４４からハイレベルのリセット信号ＲＳＴがリセット線ＲＳＴＬに伝達され、リセットトランジスタ５５はオンに切り替わり、フローティングノードＮＤ５６の電位が基準電圧ＶＤＤにリセットされる。
また同時に、垂直スキャン回路４４からハイレベルの転送信号ＴＲＦが転送信号線ＴＲＦＬに伝達され、転送トランジスタ５２はオンに切り替わる。
【００５９】
フローティングディフュージョンＦＤにおけるリーク電流は、基準信号ＳＧＬＢの読み出しを終えた時刻ｔ５からフローティングノードＮＤ５６から転送された信号電荷による信号として読み出しされる前の時刻ｔ８で発生する。
【００６０】
図８は、本発明の第１実施形態に係る撮像装置の制御方法を説明するためのブロック図の一例である。
【００６１】
本発明の第１実施形態では、通常の制御系８０は、たとえば、駆動制御装置８０１、撮像装置８０２、画像処理プロセッサ８０３、および記憶装置４１０で構成される。
駆動制御装置８０１は、たとえばタイミング制御部４９を有する。
撮像装置８０２は、たとえば、画素アレイ部４１、水平スキャン回路４３、および垂直スキャン回路４４を有する。
画像処理プロセッサ８０３は、たとえば、信号処理回路４５や明暗判定部４７、あるいは露出制御機構（ＡＥ）を有する。
電圧発生回路ＶＧＥＮ４８は通常の制御系８０の外部にある。
【００６２】
駆動制御装置８０１は、所定のクロックを生成して撮像装置８０２に出力する。また、画像処理プロセッサ８０２からフィードバックされる情報などを基にカメラのシャッタ速度や露光時間を調節する制御信号を撮像装置８０２に出力する。
撮像装置８０２は、被写体の像を光信号から電気信号に変換し、画像データを画像処理プロセッサ８０３に出力する。
画像処理プロセッサ８０３は、撮像装置８０２から入力された画像データを基に画像処理を行い、処理された画像データを記憶装置４１０に出力する。
また、画像処理プロセッサ８０３は、画像データの平均の信号レベルからの撮像画像の明暗を判定し、判定結果を制御信号として駆動制御装置８０１にフィードバックし、さらに電圧発生回路４８に出力する。
記憶装置４１０は、画像処理プロセッサ８０３から入力された画像データを記録する。
【００６３】
電圧発生回路４８は、画像処理プロセッサ８０３から入力される撮像画像の明暗判定結果に応じたリセット時電圧を発生させ、撮像装置８０２の内部にあるフローティングディフュージョンＦＤのリセット時電圧を発生させ、撮像装置８０２にリセット時電圧を出力する。
画像処理プロセッサ８０３内部の明暗判定部４７が撮像画面を明と判断した場合は、リセット時電圧ＶＤＤでフローティングノードＮＤ５６をリセットし、撮像画面を暗と判断した場合には、電圧ＶＤＤより低い電圧ＶＲＳＴでフローティングノードＮＤ５６をリセットする。
電圧ＶＤＤは、たとえば、転送トランジスタ５２の駆動が可能な電圧である。
【００６４】
ところで、ＣＭＯＳ撮像装置のリセット時電圧は、画素回路の構成要素などによって設定方法が異なる。
ＣＭＯＳ撮像装置などは多数の画素がアレイ状に配列されているため、画素同士を接続する配線数を抑制するためにも、たとえばリセットトランジスタ５５のドレインは増幅トランジスタ５３のドレインと共通の電源線に接続する方が効率がよい。
【００６５】
次に、本発明に係る第２実施形態について説明する。
【００６６】
〈第２実施形態〉
本実施形態は、リセットトランジスタの駆動に同期して、フローティングディフュージョンＦＤのリセット時電圧を制御する。
図９は、本発明に係る第２実施形態の単位画素回路の一例を示す回路図である。図９では、ＣＭＯＳ撮像装置を一例として示している。
【００６７】
図９の画素回路５０は、フォトダイオードＰＤ５１、転送トランジスタ５２、増幅トランジスタ５３ａ、セレクトトランジスタ５４、リセットトランジスタ５５、およびフローティングノードＮＤ５６を有する。
【００６８】
増幅トランジスタ５３ａのドレインは、リセットトランジスタ５５のドレインと共通電圧発生回路ＶＧＥＮ４８に接続されている。
その他の素子については、第１実施形態に係る図５と構成が同様であるため、説明を省略する。
【００６９】
次に、本発明に係る第２実施形態およびその動作を図１０と図１１に関連づけて説明する。
【００７０】
図１０は、本発明の第２実施形態に係るブロック図の一例である。図１０では、ＣＭＯＳ撮像装置を一例として示している。
【００７１】
図１０の撮像装置１００は、画素回路５０、明暗判定部４７、および電圧発生回路ＶＧＥＮ４８を有する。なお、画素回路５０は、図９に図示するフォトダイオードＰＤ５１、転送トランジスタ５２、増幅トランジスタ５３ａ、セレクトトランジスタ５４、リセットトランジスタ５５、およびフローティングノードＮＤ５６で構成されている。
【００７２】
本発明の第２実施形態に係る撮像装置１００では、リセットトランジスタ５５のドレインと増幅トランジスタ５３ａのドレインが共通の信号線ＦＤＬで接続され、フローティングノードＮＤ５６のリセット時には、共通の電圧発生回路４８からリセット時電圧が供給される。
第２実施形態では、上記に述べた、リセットトランジスタ５５のドレインと増幅トランジスタ５３ａのドレインが共通の信号線ＦＤＬで接続されている以外は、第１実施形態と同様の構成であるため、説明を省略する。
【００７３】
図１１は、第２実施形態に係る図１０の撮像装置の動作を説明するためのタイミングチャートである。
【００７４】
図１１（ａ）は、セレクトトランジスタ５４を制御するセレクト信号ＳＥＬのタイミングを示す図で、図１１（ｂ）は、リセットトランジスタ５５を制御するリセット信号ＲＳＴのタイミングを示す図で、図１１（ｃ）は、転送トランジスタ５２を制御する転送信号ＴＲＦのタイミングを示す図で、図１１（ｄ）は、電圧発生回路ＶＧＥＮ４８の電源電圧のタイミングを示す図である。
なお、図１１は、画素回路５０のリセットトランジスタ５５、転送トランジスタ５２、およびセレクトトランジスタ５４のタイミングチャートのみを図示している。
また、図１１は、明暗判定部４７が撮像画像を暗であると判断した場合についてのタイミングチャートであり、以降図１１のタイミングチャートに基づいて説明する。
【００７５】
時刻ｔ１では、撮像装置のシャッタが開き、撮像装置のレンズを通して結像された入射光がフォトダイオードＰＤ５１に入射される。この時、転送トランジスタ５２、リセットトランジスタ５５およびセレクトトランジスタ５４は、オフの状態にある。
【００７６】
時刻ｔ１から時刻ｔ３では、フォトダイオードＰＤ５１で光電効果により信号電荷が発生し、この信号電荷は、リセットトランジスタ５５がオンに切り替わる時刻ｔ３までフォトダイオードＰＤ５１に蓄積される。この時刻ｔ１から時刻ｔ３までの期間を信号電荷の蓄積時間とする。
【００７７】
時刻ｔ２では、明暗判定部４７が、たとえば、前フレームの撮像画像を用いて撮像画像の明暗を判定する。明暗判定部４７が撮像画像を暗であると判断したため、リセット時電圧ＶＲＳＴを発生させる制御信号を電圧発生回路ＶＧＥＮ４８に出力する。
電圧発生回路ＶＧＥＮ４８は、フローティングノードＮＤ５６のリセットが完了する時刻ｔ４までの期間リセット時電圧ＶＲＳＴを発生させ、信号線ＦＤＬに電圧ＶＲＳＴを供給する。
【００７８】
時刻ｔ３では、垂直スキャン回路４４からハイレベルのセレクト信号ＳＥＬがセレクト線ＳＥＬＬに供給され、セレクトトランジスタ５４はオンに切り替わり、時刻ｔ３から時刻ｔ１１の期間、セレクトトランジスタ５４はオンの状態が保持される。また同時刻ｔ３に、垂直スキャン回路４４からハイレベルのリセット信号ＲＳＴがリセット線ＲＳＴＬに供給され、リセットトランジスタ５５がオンに切り替わり、フローティングノードＮＤ５６の電圧のリセットが開始される。
【００７９】
時刻ｔ４では、垂直スキャン回路４４からのローレベルのリセット信号ＲＳＴがリセット線ＲＳＴＬに伝達され、リセットトランジスタ５５はオフに切り替わり、フローティングノードＮＤ５６の電圧のリセットが完了する。この時、フローティングノードＮＤ５６の電圧はリセット時電圧ＶＲＳＴに設定されている。
また同時刻ｔ４に、フローティングノードＮＤ５６の電位を増幅させる増幅トランジスタ５３ａを駆動させるため、電圧発生回路４８は、増幅トランジスタ５３ａが駆動可能な電圧ＶＤＤを発生させ、信号線ＦＤＬに電圧ＶＤＤを供給する。
【００８０】
なお、フローティングディフュージョンＦＤにおけるリーク電流は、基準信号ＳＧＬＢの読み出しを終えた時刻ｔ６からフローティングノードＮＤ５６から転送された信号電荷による信号として読み出しされる前の時刻ｔ９の間に発生する。
【００８１】
時刻ｔ５以降は、第１実施形態における動作と同様であるので、説明を省略する。
【００８２】
このようにして、リセットトランジスタ５５をオンにするタイミングに合わせて、リセット時電圧を電圧ＶＤＤから電圧ＶＲＳＴに下げておき、リセット完了後、信号線ＦＤＬの電圧を元の電圧ＶＤＤに戻すことで、増幅トランジスタ５３ａのドレインとリセットトランジスタ５５のドレインに印加する電圧を共通の電源回路から供給できる。
【００８３】
本発明の第２実施形態によれば、フローティングディフュージョンＦＤのリセット時電圧と増幅トランジスタ５３ａの駆動時における電位差は、電源電圧ＶＤＤに対して十分に小さくてもよいため、電源負荷やデジタル雑音といった問題が解消される。
【００８４】
〈第３実施形態〉
また、本発明に係る第３実施形態は、電圧生成回路で発生させる電源電圧をフレーム単位で調整する。その結果、本発明による効果と同等の効果を得ることができる。
【００８５】
〈第４実施形態〉
本発明に係る第４実施形態は、１つのフローティングディフュージョンＦＤに対して複数のフォトダイオードＰＤ等の光学素子が接続されている撮像装置である。
【００８６】
図１２は、第４実施形態の一実施例を示す図である。図１２では、ＣＭＯＳ撮像装置を一例として示している。
【００８７】
図１２の画素回路１２０は、フォトダイオードＰＤ５１と転送トランジスタ５２ａを含むフォトダイオード部１２０１〜１２０４が、フローティングノードＮＤ５６にそれぞれ接続されている。
増幅トランジスタ５３ｂのドレインは、セレクトトランジスタ５４ａのソースに接続され、ソースは所定の信号線に接続され、ゲートはフローティングノードＮＤ５６に接続されている。
セレクトトランジスタ５４ａのドレインは電源電圧ＶＤＤに接続され、ソースは増幅トランジスタ５３ｂのドレインに接続されている。
【００８８】
第４実施形態は、４個のフォトダイオードＰＤ５１が共通のフローティングノードＮＤ５６に接続されている場合である。複数のフォトダイオードＰＤが接続されている画素回路においても、フローティングディフュージョンＦＤのリセット時電圧の制御方法は、実施形態１あるいは実施形態２と同様の方法で実行でき、本発明による効果と同等の効果を得ることができる。
【００８９】
以上説明したように、フローティングディフュージョンＦＤにおけるリーク電流は、基準信号ＳＧＬＢの読み出しを終えた時刻からフローティングノードＮＤ５６から転送された信号電荷による信号として読み出しされる時刻の間に発生する。
そこで、本発明の実施形態によれば、フローティングノードＮＤ５６のリセット時に、撮像画像の明暗によりフローティングディフュージョンＦＤのリセット時電圧を変化させる。
すなわち、撮像画像の明暗を判定し、撮像画像が暗い場合は、フローティングディフュージョンＦＤのリセット時電圧を他の素子を駆動させる駆動電圧よりも下げ、撮像画像が明るい場合は、フローティングディフュージョンＦＤの電圧を通常の素子の駆動電圧に設定することで、フローティングディフュージョンＦＤでのリーク電流は抑制され、白傷の発生を抑圧できる。
【００９０】
また、フローティングディフュージョンＦＤに印加する電圧をデバイスの外部から制御するため、デバイスに何等の改良を加えることなく容易に白傷の効果を抑制できる。
本発明に係る実施形態は、デバイスの開発と組み合わせることにより、白傷のさらなる改善が得られる。
【００９１】
なお、本発明に係る実施形態では、４トランジスタ型と呼ばれる選択ゲートを有する構成のＣＭＯＳ撮像装置を用いたが、３トランジスタ型と呼ばれる選択ゲートを有しない構成のＣＭＯＳ撮像装置や、フローティングディフュージョンＦＤを用いて信号電荷を検出する回路全般に関しては、本発明に係る実施形態と同様の効果を得ることができ、雑音低減の効果を応用することができる。
【図面の簡単な説明】
【００９２】
【図１】一般的なＣＭＯＳ撮像装置の構造を説明するための図である。
【図２】フローティングディフュージョンＦＤで発生するリーク電流を説明するための図である。
【図３】フローティングディフュージョンＦＤのリセット時におけるリセット時電位とフローティングディフュージョンＦＤで発生する電流リークによる白傷の出力レベルとの関係を示す図である。
【図４】本発明の第１実施形態に係る撮像装置の要部の一構成例を示すブロック図である。
【図５】本発明に係る第１実施形態の単位画素回路の一例を示す回路図である。
【図６】本発明の第１実施形態に係るブロック図の一例である。
【図７】第１実施形態に係る図６の撮像装置の動作を説明するためのタイミングチャートである。
【図８】本発明の第１実施形態に係る撮像装置の制御方法を説明するためのブロック図の一例である。
【図９】本発明に係る第２実施形態の単位画素回路の一例を示す回路図である。
【図１０】本発明の第２実施形態に係るブロック図の一例である。
【図１１】第２実施形態に係る図１０の撮像装置の動作を説明するためのタイミングチャートである。
【図１２】第４実施形態の一実施例を示す図である。
【符号の説明】
【００９３】
４０…撮像装置、５１…画素回路、６１…フォトダイオードＰＤ、６２…転送トランジスタ、６３…リセットトランジスタ、６４…増幅トランジスタ、６５…セレクトトランジスタ、６６…明暗判定部、６７…電圧発生回路、ＴＲＦＬ…転送選択線、ＲＳＴＬ…リセット線、ＳＥＬＬ…セレクト線、ＳＥＬ…セレクト信号、ＲＳＴ…リセット信号、ＴＲＦ…転送信号、ＦＤ…フローティングディフュージョン。
【図１】
2008141471.tif 000003
【図２】
2008141471.tif 000004
【図３】
2008141471.tif 000005
【図４】
2008141471.tif 000006
【図５】
2008141471.tif 000007
【図６】
2008141471.tif 000008
【図７】
2008141471.tif 000009
【図８】
2008141471.tif 000010
【図９】
2008141471.tif 000011
【図１０】
2008141471.tif 000012
【図１１】
2008141471.tif 000013
【図１２】
2008141471.tif 000014