(57)【要約】【課題】スタック構造の半導体装置において、一の半導体チップの応力に敏感な回路素子部分が他の半導体チップから応力を受けることのないようにする【解決手段】互いに重なり合う関係にある第１および第２の半導体チップ２および３において、第１の半導体チップ２の保護層４上の第２の半導体チップ３の重ね合わせ場所に、過敏回路素子領域を除外して塗布する。その上で第１の半導体チップ２上に第２の半導体チップ３を重ね合わせて接着層６により接着すれば、第２の半導体チップ３と第１の半導体チップ２の過敏回路素子領域との間には空間Ｓが生ずるので、当該過敏回路素子領域に応力が作用することがない。【選択図】図１
2008205016.tif 000002
【特許請求の範囲】
【請求項１】
互いに重なり合う関係に配置される第１および第２の半導体チップを備えた半導体装置において、
前記第１および第２の半導体チップを互いに重なり合うように配置したとき、これら両半導体チップの重なり部分間の所定範囲に空間を生じさせるための隔離手段が設けられていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記隔離手段は、前記第１および第２の半導体チップの間に、前記所定範囲を除外して設けられたスペーサ層からなることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記隔離手段は、
前記第１および第２の半導体チップのうち、一方の半導体チップの回路素子が形成された表面上に重ねられる他方の半導体チップにおいて、当該他方の半導体チップの裏面の前記所定範囲に形成された切除部であることを特徴とする半導体装置。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置において、
前記第１および第２の半導体チップのうち、一方の半導体チップの回路素子が形成された表面上に他方の半導体チップの端縁が位置され、
前記所定範囲には前記他方の半導体チップの前記一方の半導体チップの前記表面上に位置される前記端縁を含むことを特徴とする半導体装置。
【請求項５】
請求項３記載の半導体装置において、
前記他方の半導体チップの端縁が前記所定範囲に含まれており、
前記切除部は、前記所定範囲に含まれる前記他方の半導体チップの前記端縁に向って前記一方の半導体チップの前記表面から次第に離れるように傾斜面または円弧凸面に形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに重なり合う関係に配置される第１および第２の半導体チップを備えた半導体装置に関する。
【背景技術】
【０００２】
複数の半導体チップを樹脂封止した構造（樹脂パッケージ型）の半導体装置がある。この半導体装置において、複数の半導体チップを平面的に配置したのでは、半導体装置全体として大型化する。この大型化を避けるために、スタック構造、つまり複数の半導体チップを互いに重なり合うように配置した構造の半導体装置がある。
なお、スタック構造の半導体装置ではないが、特許文献１には、樹脂封止される半導体チップの角部を傾斜面に形成することにより、角部に加わるモールド樹脂からの応力を緩和して半導体チップの信頼性を向上させることが開示されている。
【特許文献１】特開２００４−２６４１１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
スタック構造の半導体装置においては、互いに重なり合う関係にある２個の半導体チップのうち、下側となる半導体チップにおいては、上に載せられる相手の半導体チップから応力を受けることとなる。このとき、応力を受ける部分に形成された回路素子によっては、その応力を受けることによって素子間のバランスが崩れ、特性が変化することがある。
このような応力による特性変化を防止するには、上側の半導体チップの搭載（マウント）位置を変更し、その搭載位置が応力に敏感な回路素子の形成部分から外れるようにすればよい。しかしながら、搭載位置の決定には、マウント設備の位置精度を考慮して十分な余裕をもたせる必要があり、また、上下の半導体チップのボンディングワイヤどうしの接触の問題もあって搭載位置を変更することは容易ではない。勿論、このような特性変化は、特許文献１に記載された半導体チップの角部を傾斜面にする技術では防止することはできない。
【０００４】
本発明は上記の事情に鑑みてなされたもので、その目的は、互いに重なり合う関係に配置される第１および第２の半導体チップを備えた半導体装置において、第１および第２の両半導体チップの重ね合わせ位置に変更を加えることなく、一方の半導体チップの応力に敏感な回路素子部分が他方の半導体チップから応力を受けることのないようにして特性変化の発生を防止するところにある。
【課題を解決するための手段】
【０００５】
請求項１では、互いに重なり合う関係にある第１および第２の半導体チップにおいて、第１の半導体チップの上に前記第２の半導体チップを配置したとき、これら両半導体チップの重なり部分間の所定範囲、即ち応力が加わると素子間のバランスが崩れて特性変化を起こす恐れのある応力に敏感な回路素子形成部分に空間を生じさせるための隔離手段が設けられているので、上に載せられる半導体チップから応力を受けることがなく、特性変化を生ずる恐れがない。
【０００６】
この場合、前記隔離手段を、請求項２のように、第１および第２の半導体チップの間に、前記所定範囲を除外して設けられたスペーサ層から構成すれば、両半導体チップの重なり部分の所定範囲に容易に空間を生じさせることができる。
【０００７】
請求項３では、隔離手段を、一方の半導体チップの上に載せられる他方の半導体チップの裏面の前記所定範囲に形成された切除部から構成するので、スペーサ層を設けるなどしなくとも済み、両半導体チップの重ね合わせのための工程数を減少することができる。
【０００８】
請求項４では、一方の半導体チップの応力に敏感な回路素子の形成部分に他方の半導体チップの端縁が重なるような場合、その端縁が隔離手段によって下側の一方の半導体チップから離されるので、半導体チップの端縁からは特に大きな応力を受け易いという事情があっても特性変化を効果的に防止できる。
【０００９】
請求項５では、一方の半導体チップの表面に載せられる他方の半導体チップの切除部が端縁に向って一方の半導体チップから次第に離れるように傾斜面または円弧凸面に形成されているので、切除部の開始端部分が鈍角状または円弧状になるので、切除部の開始端縁が下側の第１の半導体チップに与える応力を小さくすることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施形態により具体的に説明する。
（第１の実施形態）
図１および図２は、本発明の第１の実施形態を示す。図１に示すように、半導体装置１は、図示しない基板上に実装される第１の半導体チップ２上に、更に第２の半導体チップ３を搭載（マウント）して構成されるスタック構造のものである。そして、これら半導体チップ２，３はボンディングワイヤにより基板に接続され、或いは両半導体チップ２，３どうしは、半田またはボンディングワイヤによって接続される。この半導体装置１は、最終的には、樹脂封止されて樹脂パッケージ型半導体装置として完成される。
【００１１】
さて、互いに重なり合う関係にある第１および第２の両半導体チップ２および３のうち、第１の半導体チップ（一方の半導体チップ）２の表面には、この表面側に形成された回路素子（図示せず）を保護するための保護膜４が塗布されている。ここで、第１の半導体チップ２の表面側に回路素子のうち、図１および図２に二点鎖線Ａで囲まれた領域（図１に二点鎖線の斜線を付して示した領域。）の回路素子は、応力に敏感で、過度の応力が加わると素子間のバランスが崩れて特性変化を生ずる恐れがある。以下の説明では、この応力に敏感な回路素子が存在する領域を過敏回路素子領域ということとする。
【００１２】
一方、第２の半導体チップ（他方の半導体チップ）３の表面には、当該表面側に形成された回路素子（図示せず）を保護するための保護膜５が塗布されている。また、第２の半導体チップ３の裏面には、第１の半導体チップ２に固着するための接着層６が塗布されている。なお、接着層６は、例えば熱硬化性接着剤からなる。この第２の半導体チップ３は、図２に示すように、第１の半導体チップ２の表面のうち、過敏回路素子領域を含む場所に重ね合わされるようにして配置される。この場合、第２の半導体チップ３は、その一端縁が当該過敏素子領域を横切っている。
【００１３】
このため、第２の半導体チップ３をそのまま第１の半導体チップ２上に固定すると、第１の半導体チップ２の過敏回路素子領域に第２の半導体チップ３が重ね置かれこととなるので、過敏回路素子領域は、第２の半導体チップ３から大きな応力を受けることとなる。特に、第２の半導体チップ３の端縁は、大きな応力を第１の半導体チップ２に及ぼすが、本実施形態の場合、第２の半導体チップ３の一端縁の中央部分が第１の半導体チップ２の過敏回路素子領域にかかっているので、過敏回路素子領域が特性変化を起こす危険性が高い。
【００１４】
そこで、本実施形態では、第１の半導体チップ２の表面うち、第２の半導体チップ３が重ね置かれる場所に、過敏回路素子領域と重なる部分（所定範囲）を除外してスペーサ層７（隔離手段）を塗布している。スペーサ層７の塗布範囲を図２に斜線を付して示した。このスペーサ層７は、例えばＰｉＱ（高耐熱ポリイミド）からなり、保護層４上に塗布されている。そして、第２の半導体チップ３は、このスペーサ層７上に重ね置かれ、接着層６により第１の半導体チップ２に固着される。
【００１５】
このようにしてスペーサ層７上に固着された第２の半導体チップ３は、スペーサ層７が過敏回路素子領域と重なる部分（所定範囲）を除外して塗布されていることにより、過敏回路素子領域とは空間Ｓを隔てて重ね置かれたこととなる。このため、最終的に半導体装置１が樹脂封止されても、第１の半導体チップ２の過敏回路素子領域と第２の半導体チップ３との間の空間Ｓには樹脂が充填されるだけで、第２の半導体チップ３は過敏回路素子領域からは離されるので、過敏回路素子領域が第２の半導体チップ３から過度の応力を受けることがなく、特性変化の発生が防止される。
【００１６】
（第２の実施形態）
図３は本発明の第２の実施形態を示す。この実施形態では、第２の半導体チップ３は、第１の半導体チップ２の過敏回路領域の全体を含む場所に重ね置かれるようになっている。そして、この実施形態では、第１の半導体チップ２の表面に、過敏回路素子領域を除外して保護膜４を塗布している。これにより、第２の半導体チップ３を第１の半導体チップ２上に固着したとき、第１の半導体チップ２の過敏回路素子領域と第２の半導体チップ３との間に空間Ｓが生ずるようにしている。従って、保護膜４は、隔離手段としての機能、具体的にはスペーサ層としての機能を有する。
なお、保護膜４を過敏回路素子領域を除外して塗布すると、過敏回路素子領域の保護がなされなくなるので、この実施形態では、配線となるアルミ膜形成時に、過敏回路素子領域をアルミ膜（配線としては機能しない。）８により覆うようにしている。
【００１７】
（第３の実施形態）
図４は本発明の第３の実施形態を示す。この実施形態では、上記の第２の実施形態と同様に、第２の半導体チップ３は、第１の半導体チップ２の過敏回路領域の全体を含む場所に重ね置かれるようになっている。
この実施形態では、第１の半導体チップ２の表面には、第１の実施形態と同様、その全体にわたって保護膜４が塗布されている。そして、この保護膜４上に、ＰｉＱなどからなるスペーサ層９が過敏回路素子領域を除外して塗布されている。これにより、第２の半導体チップ３を第１の半導体チップ２上に固着したとき、第１の半導体チップ２の過敏回路素子領域と第２の半導体チップ３との間に空間Ｓが生ずるようになっている。
【００１８】
（第４の実施形態）
図５は本発明の第４の実施形態を示す。この実施形態では、前述の第１の実施形態と同様に、第２の半導体チップ３が第１の半導体チップ２の表面上に、当該第２の半導体チップ３の端縁が第１の半導体チップ２の過敏回路素子領域を横切るようにして搭載される。そして、この実施形態では、第２の半導体チップ３の裏面のうち、過敏回路素子領域に重なる部分を、凹状に切除し、この切除部１０によって第２の半導体チップ３と第１の半導体チップ２の過敏回路素子領域との間に空間が生ずるようにしている。
【００１９】
（第５の実施形態）
図６は本発明の第５の実施形態を示す。この実施形態では、第４の実施形態と同様に、第２の半導体チップ３の裏面側に切除部１１を形成するようにしている。この実施形態では、切除部１１の上面が、その最奥部から第２の半導体チップ３の端縁に向って上方に傾く傾斜面となるように切除部１１を形成している。
このように切除部１１の上面を傾斜面とすれば、切除部１１の第１の半導体チップ２と接する最奥部が鈍角部分となるので、仮に切除部１１の最奥部が過敏回路素子領域のごく近くに存在したとしても、過敏回路素子領域に大きな応力が及ぶことはない。
【００２０】
（第６の実施形態）
図７は本発明の第６の実施形態を示す。この実施形態では、第５の実施形態と同様の目的で、切除部１２の上面を円弧凸面状としたものである。
【００２１】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、以下のような拡張或いは変更が可能である。
第１の半導体チップ２の過敏回路素子領域が第２の半導体チップ３の重ね合わせ場所の一部を含む場合、図８に示すように、過敏回路素子領域の幅の方が第２の半導体チップ３の重ね合わせ場所の幅よりも広い場合にも本発明を適用できる。このような形態に対し、第１の実施形態のようにスペーサ層を塗布する場合、図８に斜線を付した部分がその塗布範囲となる。また、第２の半導体チップ３に切除部を形成する手段を採用する場合、その切除部は、凹状ではなく、単に第２の半導体チップ３の一端側をその幅方向全体にわたって切除する階段形状或いは傾斜面形状或いは円弧凸面形状になる。
半導体チップを３個以上重ね配置する場合にも本発明を適用できる。この場合には、互いに重なり合う関係にある２個の半導体チップのうち下側になるものを第１の半導体チップ、上側になるものを第２の半導体チップとして本発明を適用すればよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態を示す断面図
【図２】スペーサ層の塗布領域を示す平面図
【図３】本発明の第２の実施形態を示す断面図
【図４】本発明の第３の実施形態を示す断面図
【図５】本発明の第４の実施形態を示す断面図
【図６】本発明の第５の実施形態を示す断面図
【図７】本発明の第６の実施形態を示す断面図
【図８】本発明の他の適用対象を示す図２相当図
【符号の説明】
【００２３】
図中、１は半導体装置、２は第１の半導体チップ、３は第２の半導体チップ、４は保護幕、６は接着層、７はスペーサ層（隔離手段）、９はスペーサ層（隔離手段）、１０〜１２は切除部を示す。
【図１】
2008205016.tif 000003
【図２】
2008205016.tif 000004
【図３】
2008205016.tif 000005
【図４】
2008205016.tif 000006
【図５】
2008205016.tif 000007
【図６】
2008205016.tif 000008
【図７】
2008205016.tif 000009
【図８】
2008205016.tif 000010