(57)【要約】【課題】ＭＯＳトランジスタを構成する材料によって熱処理温度が制限される半導体装置の層間絶縁膜の形成において、ＣＭＰ平坦化処理工程でスクラッチの発生を抑制することが可能な比較的低温のプロセスで形成されるＯ3／ＴＥＯＳ系の熱−ＵＳＧ膜からなる層間絶縁膜を有する半導体装置の製造方法を得ること。【解決手段】ソース／ドレイン領域となる拡散層１６および／またはゲート電極１３上にシリサイド膜１４，１７を有する電界効果型トランジスタがシリコン基板１上に形成された半導体基材上に、熱ＣＶＤ法によって不純物が導入されていないシリコン酸化膜からなる層間絶縁膜２２を形成する工程と、シリサイド膜１４，１７に影響を与えない程度の温度で、シリコン酸化膜中に混入したガス状反応生成物を除去する工程と、を含む。【選択図】        図２−６
2008205033.tif 000002
【特許請求の範囲】
【請求項１】
ソース／ドレイン領域および／またはゲート電極上にシリサイド層を有する電界効果型トランジスタが半導体基板上に形成された半導体基材上に、熱ＣＶＤ法によって不純物が導入されていないシリコン酸化膜を形成するシリコン酸化膜形成工程と、
前記シリサイドに影響を与えない程度の温度で、前記シリコン酸化膜形成工程で前記シリコン酸化膜中に混入したガス状反応生成物を除去するシリコン酸化膜硬化工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン酸化膜硬化工程で、前記シリコン酸化膜に紫外光を照射して、前記シリコン酸化膜から前記ガス状反応生成物を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコン酸化膜硬化工程で、前記シリコン酸化膜が形成された半導体装置を真空中において、前記シリサイドに影響を与えない程度の温度で熱処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記シリコン酸化膜硬化工程で、前記シリコン酸化膜が形成された半導体装置を酸化剤となるガスを含む雰囲気下において、前記シリサイドに影響を与えない程度の温度で、プラズマ処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記シリコン酸化膜硬化工程で、酸化剤と正珪酸四エチルを原料に用いた熱ＣＶＤ法により層間絶縁膜の成膜を行うことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記シリコン酸化膜形成工程では、最終的な層間絶縁膜の厚さよりも薄い厚さで前記シリコン酸化膜を形成し、
前記シリコン酸化膜の厚さが、最終的な層間絶縁膜の厚さとなるまで、前記シリコン酸化膜形成工程と前記シリコン酸化膜硬化工程を繰り返し実行することを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
半導体基板上に形成されたソース／ドレイン領域および／またはゲート電極上にシリサイド層を有する電界効果型トランジスタを有する半導体基材と、
前記半導体基材上に形成される不純物が導入されていない１層のシリコン酸化膜からなる層間絶縁膜と、
を備えることを特徴とする半導体装置。
【請求項８】
前記層間絶縁膜は、酸化剤と正珪酸四エチルを原料に用いた熱ＣＶＤ法によって形成されたシリコン酸化膜からなることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記層間絶縁膜は、硬化処理が施されたシリコン酸化膜であることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
請求項１〜６のいずれか１つに記載の半導体装置の製造方法で製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、層間絶縁膜を有する半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
従来の半導体装置において、ロジックデバイスを構成する電界効果型トランジスタ（以下、ＭＯＳ（Metal-Oxide Semiconductor）トランジスタという）のゲートと第１配線の間には、複数層のＵＳＧ（Undoped Silicate Glass）膜からなる層間絶縁膜が形成されている。
【０００３】
一般的な半導体装置の製造工程においては、層間絶縁膜を形成した後、ＣＭＰ（Chemical Mechanical Polishing）で平坦化処理が行われる。この際、低硬度の層間絶縁膜が用いられると、ＣＭＰ平坦化処理の際にスクラッチが発生し易くなり問題となる。そのため、層間絶縁膜はＣＭＰ平坦化処理の際にスクラッチが発生しない硬度を有することが必要となる。
【０００４】
一般的に、熱ＣＶＤ（Chemical Vapor Deposition）法で形成したＵＳＧ膜は埋め込み特性が良い反面、プラズマＣＶＤ法で形成したＵＳＧ膜に比して低硬度となる。一方、プラズマＣＶＤ法で形成したＵＳＧ膜は熱ＣＶＤ法で形成したＵＳＧ膜に比して高硬度であるが、埋め込み特性が良くない。このような理由によって、図４に示されるように、従来の層間絶縁膜１２０は、下層を埋め込み特性のよい熱による常圧または準常圧ＣＶＤ法（以下、熱ＣＶＤ法という）で形成したＯ3／ＴＥＯＳ（Tetraethyl orthosilicate）膜（以下、熱−ＵＳＧ膜という）１２２とし、上層をプラズマＣＶＤ法で形成した高硬度の酸化シリコン膜（以下、Ｐ−ＵＳＧ膜という）１２４とした構造のものが一般的となっている（たとえば、特許文献１参照）。このとき、上層のＰ−ＵＳＧ膜１２４はＣＭＰ研磨処理時の被研磨膜として用いられる。なお、複数層のＵＳＧ膜とは、製法の異なる複数のＵＳＧ膜が順に積層されてなることをいう。
【０００５】
【特許文献１】特開２００６−４１１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体装置の微細化が進行すると層間絶縁膜下層のエッチングストッパ層が薄くなる。このため層間絶縁膜自体を薄くする必要があるのに加えて、ＣＭＰ平坦化処理後の層間絶縁膜の膜厚のばらつきを小さくする必要がある。たとえば、特許文献１ではＣＭＰ研磨膜となるプラズマＣＶＤ法によって成膜したＵＳＧ膜があるため、プラズマＣＶＤ法による成膜時の膜厚の面内分布と、ＣＭＰ平坦化処理時の研磨量の面内のばらつきとを加味しなければならない。そのため、層間絶縁膜が複数のＵＳＧ膜からなる場合には、薄膜化や膜厚分布の均一化が困難であるという問題点があった。
【０００７】
図５−１〜図５−２は、層間絶縁膜が複数層からなる場合の問題点を説明するための図である。図５−１に示されるように、シリコン基板１０１の表面から上面までの厚さが１５０ｎｍの熱−ＵＳＧ膜１２２が、ＭＯＳトランジスタが形成されたシリコン基板１０１上に形成されている。そして、この熱−ＵＳＧ膜１２２上の全面にＰ−ＵＳＧ膜１２４が形成される。この形成されたＰ−ＵＳＧ膜１２４の膜厚分布は、２７０ｎｍ〜３３０ｎｍであるとする。
【０００８】
ＣＭＰ平坦化処理後に、最も薄い部分でも５０ｎｍのＰ−ＵＳＧ膜１２４を残すものとする。この場合、ＣＭＰによるＰ−ＵＳＧ膜１２４の研磨量の最大値は、Ｐ−ＵＳＧ膜１２４の最も薄い部分が５０ｎｍとなることを考えると、２７０ｎｍ−５０ｎｍ＝２２０ｎｍとなる。ここでＣＭＰによる研磨量のばらつきを、１８０〜２２０ｎｍ程度と考えると、平坦化処理後のＰ−ＵＳＧ膜１２４の最も厚い部分は、最も厚く堆積した位置で最もＣＭＰの研磨量が少なかった場合であるので、３３０ｎｍ−１８０ｎｍ＝１５０ｎｍの膜厚となる。このように、Ｐ−ＵＳＧ膜１２４の堆積とそのＣＭＰによる研磨の相乗効果によって、ＣＭＰ平坦化処理後のＰ−ＵＳＧ膜１２４の厚さは、５０〜１５０ｎｍの範囲でばらつきが生じてしまう。このようなばらつきが存在することで、層間絶縁膜１２０の薄膜化や膜厚分布の均一化は困難となっていた。
【０００９】
このように層間絶縁膜が複数層からなる場合には、その薄膜化や膜厚分布の均一化が困難であるので、層間絶縁膜を単層にすれば、上記のような問題は発生しないことになる。たとえば、熱−ＵＳＧ膜の成膜後に、高温熱処理を行うことで熱−ＵＳＧ膜の密度が増大し、硬度が上がることが知られている。そのため、この高温熱処理した１層の熱−ＵＳＧ膜を層間絶縁膜として使用することが期待できる。
【００１０】
しかしながら、近年、基板コンタクトに用いられているニッケルシリサイドに代表される新材料は耐熱性に乏しく、その後の層間絶縁膜の形成工程以降に多くの熱処理をかけることができないという問題点があった。つまり、ニッケルシリサイドなどの材料が用いられているＭＯＳトランジスタが形成された半導体装置には、高温熱処理した１層の熱−ＵＳＧ膜を使用することができない。その結果、低温で成膜した脆弱な熱−ＵＳＧ膜を用いることになり、ＣＭＰ平坦化処理によってスクラッチが発生する可能性があるという問題点があった。
【００１１】
この発明は、上記に鑑みてなされたもので、ＭＯＳトランジスタを構成する材料によって熱処理温度が制限される半導体装置の層間絶縁膜の形成において、ＣＭＰ平坦化処理工程でスクラッチの発生を抑制することが可能な比較的低温のプロセスで形成されるＯ3／ＴＥＯＳ系の熱−ＵＳＧ膜からなる層間絶縁膜を有する半導体装置とその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、この発明の一実施の形態にかかる半導体装置の製造方法は、ソース／ドレイン領域および／またはゲート電極上にシリサイド層を有する電界効果型トランジスタが半導体基板上に形成された半導体基材上に、まず、熱ＣＶＤ法によって不純物が導入されていないシリコン酸化膜を形成する。その後、半導体基材中のシリサイドに影響を与えない程度の温度で、シリコン酸化膜中に混入したガス状反応生成物を除去するようにしている。
【発明の効果】
【００１３】
この発明の一実施の形態によれば、埋め込み特性のよい熱ＣＶＤで、正珪酸四エチル／オゾン系のＵＳＧ膜（シリコン酸化膜）からなる層間絶縁膜を形成した後、ＵＳＧ膜に混入したガス状生成反応物を除去するようにしたので、半導体装置全体を高温にすることなく、短い時間で層間絶縁膜の硬度を増大させることができるという効果を有する。
【発明を実施するための最良の形態】
【００１４】
以下に添付図面を参照して、この発明にかかる半導体装置とその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００１５】
実施の形態１．
図１は、この発明にかかる半導体装置の実施の形態１の断面構造を模式的に示す図である。この半導体装置は、シリコン基板１上の所定の位置に電界効果型トランジスタ（以下、ＭＯＳトランジスタという）が形成される構造を有する。このＭＯＳトランジスタは、シリコン基板１上の所定の位置にゲート構造１１が形成され、ゲート構造１１の下部のチャネル領域を挟んだシリコン基板１表面には、所定の導電型の不純物原子が拡散された、ソース／ドレイン領域となる拡散層１６が形成され、さらにその上部にはニッケルシリサイドなどからなるシリサイド膜１７が形成される。ゲート構造１１は、シリコン基板１上に酸化シリコンなどからなるゲート絶縁膜１２と、ポリシリコンからなるゲート電極１３と、ニッケルシリサイドなどのシリサイド膜１４とからなる所定の形状の積層体と、この積層体の線幅方向両側側面に形成される、主にシリコン窒化膜からなるサイドウォール１５と、からなる。
【００１６】
このＭＯＳトランジスタが形成されたシリコン基板１の上面には、シリコン窒化膜からなるエッチングストッパ膜２１と、Ｏ3／ＴＥＯＳ系のＰやＢなどの不純物が人為的に導入されていない酸化シリコン膜（以下、ＵＳＧ膜という）からなる層間絶縁膜２２が順に形成される。この層間絶縁膜２２は、熱による常圧または準常圧ＣＶＤ法（以下、熱ＣＶＤ法という）によって形成されたＯ3／ＴＥＯＳ系のＵＳＧ膜に紫外光の照射を行って形成されたものである。この層間絶縁膜２２上には、図示しないが第１配線が形成されている。つまり、層間絶縁膜２２は、１層のＯ3／ＴＥＯＳ系のＵＳＧ膜からなることを特徴とする。
【００１７】
このＯ3／ＴＥＯＳ系のＵＳＧ膜は、後述するように熱ＣＶＤ法によってオゾンと正珪酸四エチル（Ｓｉ（ＯＣ2Ｈ5）4）を原料として形成された後、紫外光の照射を所定の時間行う。この紫外光の照射によって、熱ＣＶＤ法の成膜過程でＵＳＧ膜中に残留した水素基や水酸基が活性化され、相対的に低い温度や短い時間で水分（Ｈ2Ｏ）やＣＯ2、Ｈ2などのガス状反応生成物を脱離させる。そして、脱離の際に新たにシリコン−酸素―シリコンの網目構造に類する結合が生成し、ＵＳＧ膜の硬度が増大する。
【００１８】
つぎに、この発明にかかる半導体装置の製造方法について説明する。図２−１〜図２−６は、この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、従来公知の方法によって、素子分離絶縁膜の形成やウェル注入など所定の処理を施したシリコン基板１を酸素と水分を含む雰囲気化で熱処理する。これにより、シリコン基板１の表面が酸化され、シリコン基板１の表面にシリコン酸化膜１２Ａが作製される（図２−１）。ここでは、たとえば約９５０℃の温度で酸化処理を行って、約８ｎｍのシリコン酸化膜１２Ａを形成する。
【００１９】
ついで、シリコン酸化膜１２Ａの表面上に多結晶シリコン膜を形成し、一般的なフォトリソグラフィ技術とプラズマエッチング技術を用いて、所定の形状にパターニングを行い、ゲート電極１３を形成する（図２−２）。ここでは高さ１８０ｎｍのゲート電極１３を形成する。
【００２０】
ついで、ゲート電極１３を形成したシリコン基板１上の全面にシリコン窒化膜を形成する。その後、プラズマエッチング技術を用いて、ゲート電極１３の上面とシリコン基板１の表面のシリコン窒化膜をエッチングして除去する。また、このときゲート電極１３の形成位置以外のシリコン酸化膜１２Ａもシリコン基板１の表面が露出するまで除去する。これにより、ゲート電極１３の線幅方向の両側側面にサイドウォール１５が形成され、シリコン基板１上の所定の位置にゲート絶縁膜１２とゲート電極１３とサイドウォール１５とからなるゲート構造１１が形成される。ここでは熱ＣＶＤ法によってシリコン窒化膜を２０ｎｍ成膜した後、一般的なプラズマエッチバックを行う。その後、ゲート構造１１をマスクとして、隣接するゲート構造１１間に露出したシリコン基板１表面に所定の導電型の不純物をイオン注入し、活性化させてソース／ドレイン領域となる拡散層１６を形成する（図２−３）。
【００２１】
ついで、シリコン基板１の表面にシリコンと反応してシリサイドを形成するニッケルなどの金属膜を形成した後、熱処理を行ってゲート電極１３上と拡散層１６上にシリサイド膜１４，１７を形成する（図２−４）。ここでは、ニッケルをスパッタ法によって１０ｎｍ堆積し、その後５００℃で熱処理することによってニッケルシリサイドを形成する。
【００２２】
その後、シリコン基板１上のゲート構造１１およびシリサイド膜１４を覆う様にシリコン窒化膜からなるエッチングストッパ膜２１を形成する。このとき、隣接するＭＯＳトランジスタのゲート構造１１間の空間がエッチングストッパ膜２１で埋め尽くされてしまわない程度に、エッチングストッパ膜２１を形成する。ここでは、エッチングストッパ膜となるシリコン窒化膜はプラズマＣＶＤ法により４５０℃で４０ｎｍ成膜する。ついで、熱ＣＶＤ法によって、オゾンと正珪酸四エチルを原料として、エッチングストッパ膜２１上にＢやＰなどの不純物が導入されていない酸化シリコン膜（ＵＳＧ膜）からなる層間絶縁膜２３を形成する（図２−５）。ここでは、オゾンと正珪酸四エチルを原料とした熱ＣＶＤ法により４５０℃で８００ｎｍのＵＳＧ膜を成膜する。
【００２３】
ついで、層間絶縁膜２３をシリサイド膜１４，１７の特性に影響を与えない程度の温度、たとえばシリサイド膜１４，１７がニッケルシリサイド膜である場合には４００℃程度に加熱しながら、層間絶縁膜２３に紫外光を１時間照射する。これによって、熱ＣＶＤ法による成膜中に層間絶縁膜２３中に混入したガス状反応生成物が除去され、シリコン−酸素−シリコンの結合が増えるので、硬度が増大した層間絶縁膜２２が得られる（図２−６）。この紫外光照射による硬度の増大によって、層間絶縁膜２２の体積は収縮する。
【００２４】
その後、従来公知の技術によって、ＣＭＰ法で層間絶縁膜２２を所定の厚さとなるように研磨し、平坦化させることで、図１に示される半導体装置が得られる。なお、ここでは図示しないが、層間絶縁膜２２にコンタクトホールを開口し、上部の配線構造が形成される。
【００２５】
この実施の形態１によれば、熱ＣＶＤ法によるＵＳＧ膜の形成後に、シリサイド膜の特性に影響を与えない低温での紫外光の照射によるＵＳＧ膜の硬化工程が入っているため、熱に弱いニッケルシリサイドなどのシリサイド膜の特性を損なうことなく、ＣＭＰ平坦化処理時のスクラッチに強い層間絶縁膜を形成することができるという効果を有する。また、熱ＣＶＤ法によるＵＳＧ膜１層のみで層間絶縁膜を形成することができるので、従来のように上部にプラズマＣＶＤ法によるシリコン酸化膜（Ｐ−ＵＳＧ膜）を積み足す場合と異なり、層間絶縁膜の膜厚を薄くすることができるとともに、次工程のコンタクトホールの開口が容易になるという効果も有する。
【００２６】
実施の形態２．
実施の形態１では、熱ＣＶＤ法で形成したＵＳＧ膜に、シリサイド膜の特性に影響を与えない低温で紫外光を照射して、ＵＳＧ膜中のガス状反応生成物の除去を行っていた。しかし、シリサイド膜の特性に影響を与えない低温でＵＳＧ膜中のガス状反応生成物の除去が可能であれば、他の処理方法を用いてもよい。
【００２７】
たとえば、実施の形態１の図２−５で熱ＣＶＤ法によってＯ3／ＴＥＯＳ系のＵＳＧ膜からなる層間絶縁膜２３を形成した後、半導体装置を真空槽中に配置し、真空槽内を低い圧力状態（真空）にして、シリサイド膜１４，１７の特性に影響を与えない程度の低い温度で熱処理を行う減圧熱処理を行ってもよい。これによって、ＵＳＧ膜（硬化処理前の層間絶縁膜２３）中の水分が除去されるので、ＵＳＧ膜（硬化処理後の層間絶縁膜）の硬度を上昇させることができる。
【００２８】
さらに、実施の形態１の図２−５で熱ＣＶＤ法によってＯ3／ＴＥＯＳ系のＵＳＧ膜からなる層間絶縁膜２３を形成した後、シリサイド膜１４，１７の特性に影響を与えない程度の低い温度で、酸素などの酸化剤となるガスを含む雰囲気下でプラズマ処理を行うようにしてもよい。これによって、ＵＳＧ膜（硬化処理前の層間絶縁膜２３）中の水分だけでなく、ＣＯ2やＨ2などのガス状反応生成物も除去することができる。
【００２９】
この実施の形態２によれば、減圧熱処理によって、熱ＣＶＤ法で形成したＯ3／ＴＥＯＳ系のＵＳＧ膜の水分を除去することができる。また、酸化剤となるガスを含む雰囲気下でのプラズマ処理によって、熱ＣＶＤ法で形成したＯ3／ＴＥＯＳ系のＵＳＧ膜の水分やＣＯ2やＨ2などのガス状反応生成物を除去することができる。その結果、層間絶縁膜の膜硬度を増大させることができるという効果を有する。
【００３０】
実施の形態３．
実施の形態１では、熱ＣＶＤ法で形成したＵＳＧ膜を１度で形成し、その後にシリサイド膜の特性に影響を与えない低温で紫外光を照射して、ＵＳＧ膜中のガス状反応生成物の除去を行っていた。この実施の形態３では、実施の形態１における紫外光照射の効果や実施の形態２における減圧熱処理や酸化剤となるガスを含む雰囲気下でのプラズマ処理の効果を増大させるために、ＵＳＧ膜（層間絶縁膜）を分割して成膜し、成膜するごとにＵＳＧ膜の硬化処理を行う方法について説明する。
【００３１】
図３−１〜図３−４は、この発明による半導体装置の製造方法の実施の形態３の手順の一例を模式的に示す断面図である。なお、図２−４に示されるように、シリコン基板１上のＭＯＳトランジスタのゲート電極１３上と拡散層１６上にシリサイド膜１４，１７を形成する工程までは、実施の形態１と同一であるので、その説明を省略する。
【００３２】
図２−４に示されるように、ゲート電極１３上と拡散層１６上にシリサイド膜１４，１７を形成した後、ゲート電極１３上のシリサイド膜１４、サイドウォール１５および拡散層１６上のシリサイド膜１７を覆う様にシリコン窒化膜からなるエッチングストッパ膜２１を形成する。ついで、熱ＣＶＤ法によって、オゾンと正珪酸四エチルを原料として、エッチングストッパ膜２１上にＢやＰなどの不純物が導入されていない酸化シリコン膜（ＵＳＧ膜）からなる第１の層間絶縁膜２３Ａを、最終的な層間絶縁膜の膜厚よりも薄い厚さで形成する（図３−１）。
【００３３】
ついで、第１の層間絶縁膜２３Ａをシリサイド膜１４，１７の特性に影響を与えない程度の温度、たとえば４００℃程度に加熱しながら、第１の層間絶縁膜２３Ａに紫外光を所定の時間照射する。これによって、熱ＣＶＤ法による成膜中に第１の層間絶縁膜２３Ａ中に混入したガス状反応生成物が除去され、シリコン−酸素−シリコンの結合が増えるので、硬度が増大した第１の層間絶縁膜２２Ａが得られる（図３−２）。
【００３４】
その後、図３−１〜図３−２に示したように、所定の厚さのＵＳＧ膜を堆積した後に、所定の温度で紫外光を照射するという工程を、繰り返し行って、全体として所定の厚さの層間絶縁膜を形成していく。図３−３は、このようにして硬化処理が施された第４の層間絶縁膜２２Ｄを形成し、その上に硬化処理前の第５の層間絶縁膜２３Ｅを形成した状態を示す図である。第１〜第５の層間絶縁膜２３Ａ〜２３Ｅはいずれも１回あたり１００ｎｍの膜厚で成膜処理を行ったものとする。その後、第５の層間絶縁膜２３Ｅに対して、所定の温度で紫外光を照射して、硬化した層間絶縁膜２２Ｅを形成する（図３−４）。以上によって、層間絶縁膜の形成が終了する。
【００３５】
なお、上述した説明では、硬化処理として、Ｏ3／ＴＥＯＳ系のＵＳＧ膜に所定の温度で紫外光を照射する場合を例に挙げたが、実施の形態２に示したように、層間絶縁膜を形成した半導体装置を減圧熱処理してもよいし、酸化剤となるガスを含む雰囲気下でプラズマ処理してもよいし、水分の少ない雰囲気下で熱処理を行ってもよい。特に、プラズマ処理による硬化など、被処理膜の表面近傍のみ効果があるような手法に対して特に効果的である。また、各成膜工程と硬化処理工程は同一内容である必要はなく、異なる膜厚や処理方法を組み合わせてもよい。さらに、上述した説明では、硬化処理の対象をＭＯＳトランジスタ上に形成される層間絶縁膜の形成について説明してきたが、層間絶縁膜の形成過程において耐熱性が要求される構造であれば、トランジスタ上に形成される層間絶縁膜以外の層間絶縁膜でも同様に有効である。
【００３６】
また、この例では、層間絶縁膜を５回に分けて形成していく場合を示したが、各回で形成される第１〜第５の層間絶縁膜は、どれも熱ＣＶＤ法で形成されたＯ3／ＴＥＯＳ系のＵＳＧ膜であるので、最終的に形成された層間絶縁膜は、１層の構成とみなすことができる。つまり、互いに同じ製造方法で形成され、同じ組成を有する層間絶縁膜が、複数層積層されて構成されている場合には、組成が同じであるので成分的に単層であるとみなすものとする。
【００３７】
この実施の形態３によれば、１層の層間絶縁膜の形成を複数回に分割して行うようにしたので、各回の層間絶縁膜の厚さを薄くできる。その結果、層間絶縁膜を形成するＯ3／ＴＥＯＳ系のＵＳＧ膜に含まれるガス状反応生成物の除去を、実施の形態１，２の場合に比して効率的に行うことができるという効果を有する。
【産業上の利用可能性】
【００３８】
以上のように、この発明にかかる半導体装置は、下層配線と上層配線を電気的に絶縁する層間絶縁膜を有する半導体装置に有用である。
【図面の簡単な説明】
【００３９】
【図１】この発明による半導体装置の実施の形態１の断面構造を模式的に示す図である。
【図２−１】この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である（その１）。
【図２−２】この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である（その２）。
【図２−３】この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である（その３）。
【図２−４】この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である（その４）。
【図２−５】この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である（その５）。
【図２−６】この発明による半導体装置の製造方法の手順の一例を模式的に示す断面図である（その６）。
【図３−１】この発明による半導体装置の製造方法の実施の形態３の手順の一例を模式的に示す断面図である（その１）。
【図３−２】この発明による半導体装置の製造方法の実施の形態３の手順の一例を模式的に示す断面図である（その２）。
【図３−３】この発明による半導体装置の製造方法の実施の形態３の手順の一例を模式的に示す断面図である（その３）。
【図３−４】この発明による半導体装置の製造方法の実施の形態３の手順の一例を模式的に示す断面図である（その４）。
【図４】従来の層間絶縁膜が２層のＵＳＧ膜で構成される半導体装置の断面構造を模式的に示す図である。
【図５−１】層間絶縁膜が複数層からなる場合の問題点を説明するための図である。
【図５−２】層間絶縁膜が複数層からなる場合の問題点を説明するための図である。
【符号の説明】
【００４０】
１  シリコン基板
１１  ゲート構造
１２  ゲート絶縁膜
１３  ゲート電極
１４，１７  シリサイド膜
１５  サイドウォール
１６  拡散層
２１  エッチングストッパ膜
２２，２２Ａ〜２２Ｅ  硬化処理後の層間絶縁膜
２３，２３Ａ，２３Ｅ  硬化処理前の層間絶縁膜
【図１】
2008205033.tif 000003
【図２−１】
2008205033.tif 000004
【図２−２】
2008205033.tif 000005
【図２−３】
2008205033.tif 000006
【図２−４】
2008205033.tif 000007
【図２−５】
2008205033.tif 000008
【図２−６】
2008205033.tif 000009
【図３−１】
2008205033.tif 000010
【図３−２】
2008205033.tif 000011
【図３−３】
2008205033.tif 000012
【図３−４】
2008205033.tif 000013
【図４】
2008205033.tif 000014
【図５−１】
2008205033.tif 000015
【図５−２】
2008205033.tif 000016