(57)【要約】【課題】効率的な変調により消費電力を低減することができる変調回路を提供することを課題とする。【解決手段】入力信号に応じたパルス幅のパルス信号を生成するパルス変換回路（１０１）と、搬送波信号を生成する搬送波生成回路（１０２，１０３）と、前記生成されたパルス信号を前記搬送波信号に同期させた信号に応じて変調信号を生成する変調信号生成回路（１０４）とを有することを特徴とする変調回路が提供される。【選択図】図１
2008113081.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じたパルス幅のパルス信号を生成するパルス変換回路と、
搬送波信号を生成する搬送波生成回路と、
前記生成されたパルス信号を前記搬送波信号に同期させた信号に応じて変調信号を生成する変調信号生成回路と
を有することを特徴とする変調回路。
【請求項２】
前記変調信号生成回路は、相互に位相が異なりかつ同一周波数の第１及び第２の搬送波信号を生成し、
前記パルス変換回路は、前記入力信号が正電圧のときには前記入力信号に応じたパルス幅の第１のパルス信号を生成し、前記入力信号が負電圧のときには前記入力信号に応じたパルス幅の第２のパルス信号を生成し、
前記変調信号生成回路は、前記第１のパルス信号を前記第１の搬送波信号に同期させた信号と、前記第２のパルス信号を前記第２の搬送波信号に同期させた信号とを合成することにより変調信号を生成することを特徴とする請求項１記載の変調回路。
【請求項３】
前記変調信号生成回路は、前記合成した信号をフィルタリングするためのバンドパスフィルタを有することを特徴とする請求項２記載の変調回路。
【請求項４】
前記変調信号生成回路は、相互に位相が異なりかつ同一周波数の第１〜第４の搬送波信号を生成し、
前記入力信号はデジタル信号であり、
前記パルス変換回路は、前記入力信号の一部のビットに応じたパルス幅の第１及び第２のパルス信号を生成し、前記入力信号の他部のビットに応じたパルス幅の第３及び第４のパルス信号を生成し、
前記変調信号生成回路は、前記第１のパルス信号を前記第１の搬送波信号に同期させた信号と、前記第２のパルス信号を前記第２の搬送波信号に同期させた信号と、前記第３のパルス信号を前記第３の搬送波信号に同期させた信号と、前記第４のパルス信号を前記第４の搬送波信号に同期させた信号とを合成することにより変調信号を生成することを特徴とする請求項１記載の変調回路。
【請求項５】
前記変調信号生成回路は、前記合成した信号をフィルタリングするためのバンドパスフィルタを有することを特徴とする請求項４記載の変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調回路に関する。
【背景技術】
【０００２】
無線機は、送信データを変調するための変調回路を有し、変調した信号を無線送信する。アナログ回路により変調回路を構成すると、高周波パワーアンプの効率が悪くなる。
【０００３】
下記の特許文献１には、相互に直交する第１ベースバンドデジタル信号及び第２ベースバンドデジタル信号を、ローカル周波数のｎ倍の搬送波周波数の情報に基づいて得られるデジタル余弦情報及びデジタル正弦情報で変調する直交振幅変調部と、直交振幅変調部の入力側に設けられ、ローカル周波数とベースバンド周波数との差に相当する差分周波数を用いて、上記の第１ベースバンドデジタル信号及び第２ベースバンドデジタル信号に位相回転を施す位相回転部とをそなえて構成するデジタル変調装置が記載されている。
【０００４】
また、下記の特許文献２には、次のデジタル変調器が記載されている。ＣＰＵは、１スロットごとに、ＢＰＳＫ，π／４シフトＱＰＳＫ，１６ＱＡＭのうちの１の変調方式を指定するモード選択信号を出力する。タイミング信号発生回路は、モード選択信号によって指定される変調方式のデータレートと等速のクロック信号ＣＬＫ１と、シンボル周期のクロック信号ＣＬＫ２とを発生する。シリアル／パラレル変換回路は、クロック信号ＣＬＫ１，ＣＬＫ２に応答してベースバンド信号を４ビットのパラレルデータに変換する。マッピング回路は、パラレルデータに対して、指定される変調方式に応じたシンボルマッピングデータを一意的に与える。デジタルフィルタは、Ｉ相およびＱ相のシンボルマッピングデータを時分割多重的に帯域制限して、搬送波信号との乗算を行なう。
【０００５】
【特許文献１】特開２０００−３６８４６号公報
【特許文献２】特開２００５−１２４１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
無線機の変調回路をアナログ回路により構成すると、高周波パワーアンプの効率が悪くなり、変調信号の電力は変調に必要な電力の約４０％程度になる。
【０００７】
本発明の目的は、効率的な変調により消費電力を低減することができる変調回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、入力信号に応じたパルス幅のパルス信号を生成するパルス変換回路と、搬送波信号を生成する搬送波生成回路と、前記生成されたパルス信号を前記搬送波信号に同期させた信号に応じて変調信号を生成する変調信号生成回路とを有することを特徴とする変調回路が提供される。
【発明の効果】
【０００９】
パルス信号を用いて変調信号を生成することにより、効率を高くし、消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態によるデジタル変調回路の構成例を示すブロック図である。パルスデューティ変換器１０１は、入力信号ＩＮをパルスデューティに変換し、パルス信号を出力する。具体的には、パルスデューティ変換器１０１は、入力信号ＩＮに応じたパルス幅のパルス信号を生成するパルス変換回路である。その詳細は、後述する。発振器１０２は、所定周波数の搬送波信号を生成する。遅延回路１０３は、発振器１０２が生成する搬送波信号を遅延し、相互に位相が異なりかつ同一周波数の複数の搬送波信号を生成する。発振器１０２及び遅延回路１０３は、相互に位相が異なりかつ同一周波数の複数の搬送波信号を生成する搬送波生成回路を構成する。セレクタ１０４は、パルスデューティ変換器１０１が出力するパルス信号に応じて複数の搬送波信号のうちから１つを選択し、上記のパルス信号をその選択した搬送波信号に同期させた信号に応じて変調信号ＯＵＴを生成する変調信号生成回路である。変調信号ＯＵＴは、無線機のアンテナを介して無線送信することができる。
【００１１】
（第２の実施形態）
図２は、本発明の第２の実施形態によるデジタル変調回路の構成例を示す回路図であり、図１を具体的に示した回路を示す。発振器１０２ａ及び１０２ｂは、図１の発振器１０２及び遅延回路１０３に対応する。変調信号生成回路１０４は、論理積（ＡＮＤ）回路２０１，２０２、電界効果トランジスタ２０３，２０４、インダクタＬ、容量Ｃ及びバンドパスフィルタ２０５を有する。負荷抵抗Ｚは、出力信号ＯＵＴの端子に接続される。
【００１２】
論理積回路２０１は、入力端子が信号Ｓ１，Ｓ２，ｆ０に接続され、出力端子がトランジスタ２０３のゲートに接続される。論理積回路２０２は、入力端子が信号Ｓ１及びＳ２の論理反転信号並びに搬送波信号ｆ１８０に接続され、出力端子がトランジスタ２０４のゲートに接続される。トランジスタ２０３及び２０４は、ソースがグランド電位に接続され、ドレインがインダクタＬを介して電源電圧ＶＤＤに接続される。トランジスタ２０３，２０４のドレインの相互接続点は、容量Ｃ及びバンドパスフィルタ２０５を介して出力信号ＯＵＴの端子に接続される。抵抗Ｚは、出力信号ＯＵＴの端子及びグランド電位間に接続される。
【００１３】
図３は、図２のデジタル変調回路の動作例を示すタイミングチャートである。発振器１０２ａ及び１０２ｂは、相互に位相が異なりかつ同一周波数の第１の搬送波信号ｆ０及び第２の搬送波信号ｆ１８０を生成する搬送波生成回路である。発振器１０２ａは、０°位相の搬送波信号ｆ０を生成する。発振器１０２ｂは、１８０°位相の搬送波信号ｆ１８０を生成する。搬送波信号ｆ０及びｆ１８０は、相互に位相が反転しかつ同一周波数である。
【００１４】
入力信号ＩＮは、＋１Ｖ〜−１Ｖの範囲のアナログ電圧である。パルスデューティ変換器１０１は、入力信号ＩＮに応じたパルス幅のパルス信号Ｓ１，Ｓ２を生成する。パルス信号Ｓ１及びＳ２は、２ビットのデジタル信号である。
【００１５】
期間Ｔ１及びＴ４において、入力信号ＩＮが０Ｖのとき、パルス信号Ｓ１はローレベル（「０」を示す）を維持し、パルス信号Ｓ２はハイレベル（「１」を示す）を維持する。期間Ｔ２において、入力信号ＩＮが＋１Ｖのとき、パルス信号Ｓ１及びＳ２はハイレベルを維持する。期間Ｔ３において、入力信号ＩＮが＋０．５Ｖのとき、パルス信号Ｓ１は搬送波ｆ０のサイクルでローレベル及びハイレベルを交互に繰り返し、パルス信号Ｓ２はハイレベルを維持する。期間Ｔ５において、入力信号ＩＮが−１Ｖのとき、パルス信号Ｓ１及びＳ２はローレベルを維持する。期間Ｔ６において、入力信号ＩＮが−０．５Ｖのとき、パルス信号Ｓ１はローレベルを維持し、パルス信号Ｓ２は搬送波ｆ１８０のサイクルでハイレベル及びローレベルを交互に繰り返す。
【００１６】
例えば、搬送波信号ｆ０，ｆ１８０の４サイクルを１フレームとして考える。パルス信号Ｓ１は、入力信号ＩＮが０Ｖ以下のときに正のパルスが０個分のパルス幅、入力信号ＩＮが＋０．５Ｖのときに正のパルスが２個分のパルス幅、入力信号ＩＮが＋１Ｖのときに正のパルスが４個分のパルス幅である。パルス信号Ｓ２は、入力信号ＩＮが０Ｖ以上のときに負のパルスが０個分のパルス幅、入力信号ＩＮが−０．５Ｖのときに負のパルスが２個分のパルス幅、入力信号ＩＮが−１Ｖのときに負のパルスが４個分のパルス幅である。
【００１７】
パルスデューティ変換器１０１は、入力信号ＩＮが正電圧のときには入力信号ＩＮに応じたパルス幅の第１のパルス信号Ｓ１を生成し、入力信号ＩＮが負電圧のときには入力信号ＩＮに応じたパルス幅の第２のパルス信号Ｓ２を生成する。
【００１８】
論理積回路２０１は、パルス信号Ｓ１、Ｓ２及び搬送波信号ｆ０の論理積信号Ｓ３を出力する。論理積信号Ｓ３は、入力信号ＩＮが０Ｖ以下のフレームＴ１、Ｔ４、Ｔ５及びＴ６では正のパルス数が０、入力信号ＩＮが＋０．５ＶのフレームＴ３では正のパルス数が２、入力信号ＩＮが＋１ＶのフレームＴ２では正のパルス数が４である。信号Ｓ３は、パルス信号Ｓ１を搬送波信号ｆ０に同期させた信号である。
【００１９】
論理積回路２０２は、パルス信号Ｓ１の論理反転信号、パルス信号Ｓ２の論理反転信号、及び搬送波信号ｆ１８０の論理積信号Ｓ４を出力する。論理積信号Ｓ４は、入力信号ＩＮが０Ｖ以上のフレームＴ１〜Ｔ４では正のパルス数が０、入力信号ＩＮが−０．５ＶのフレームＴ６では正のパルス数が２、入力信号ＩＮが−１ＶのフレームＴ５では正のパルス数が４である。信号Ｓ４は、パルス信号Ｓ２を搬送波信号ｆ１８０に同期させた信号である。
【００２０】
ｎチャネル電界効果トランジスタ２０３は、ゲート信号Ｓ３がハイレベルになるとオンになり、ゲート信号Ｓ３がローレベルになるとオフになる。ｎチャネル電界効果トランジスタ２０４は、ゲート信号Ｓ４がハイレベルになるとオンになり、ゲート信号Ｓ３がローレベルになるとオフになる。信号Ｓ５は、信号Ｓ３及びＳ４の否定論理和信号（合成信号）である。すなわち、信号Ｓ５は、信号Ｓ３及びＳ４が共にローレベルのときにハイレベルとなり、信号Ｓ３及び／又はＳ４がハイレベルのときにローレベルとなる。
【００２１】
バンドパスフィルタ２０５は、信号Ｓ５のうち、搬送波信号ｆ０の周波数付近の周波数帯域の信号成分のみを通過させ、出力信号ＯＵＴを出力する。出力信号ＯＵＴは、入力信号ＩＮに対する振幅（ＡＭ）変調信号となる。
【００２２】
入力信号ＩＮの絶対値が大きい＋１ＶのフレームＴ２及び−１ＶのフレームＴ５では、信号Ｓ５の負のパルス数が４個と多くなり、出力信号ＯＵＴの振幅が最大振幅になる。入力信号ＩＮの絶対値が中間値の＋０．５ＶのフレームＴ３及び−０．５ＶのフレームＴ６では、信号Ｓ５の負のパルス数が２個と少なくなり、出力信号ＯＵＴの振幅が最大振幅の中間値になる。入力信号ＩＮが０ＶのフレームＴ１及びＴ４では、信号Ｓ５の負のパルス数が０個となり、出力信号ＯＵＴの振幅が０Ｖになる。
【００２３】
入力信号ＩＮが正電圧である＋１Ｖ及び＋０．５ＶのフレームＴ２及びＴ３では、搬送波信号ｆ０を選択し、選択した搬送波信号ｆ０を用いて変調し、出力信号ＯＵＴが生成される。これに対し、入力信号ＩＮが負電圧である−１Ｖ及び−０．５ＶのフレームＴ５及びＴ６では、搬送波信号ｆ１８０を選択し、選択した搬送波信号ｆ１８０を用いて変調し、出力信号ＯＵＴが生成される。その結果、＋１ＶのフレームＴ２の出力信号ＯＵＴと−１ＶのフレームＴ５の出力信号ＯＵＴとは、相互に位相が反転している。また、＋０．５ＶのフレームＴ３の出力信号ＯＵＴと−０．５ＶのフレームＴ６の出力信号ＯＵＴとは、相互に位相が反転している。
【００２４】
以上のように、変調信号生成回路１０４は、第１のパルス信号Ｓ１を第１の搬送波信号ｆ０に同期させた信号Ｓ３と、第２のパルス信号Ｓ２を第２の搬送波信号ｆ１８０に同期させた信号Ｓ４とを合成することにより変調信号ＯＵＴを生成する。
【００２５】
本実施形態のデジタル変調回路は、入力信号ＩＮをパルス信号Ｓ１及びＳ２に変換し、トランジスタのスイッチング動作によりデジタル的に変調を行うので、効率を高くし、消費電力を低減することができる。
【００２６】
仮に、アナログ回路の変調回路により変調信号ＯＵＴを生成する場合には、高周波パワーアンプの効率が悪いために、変調信号ＯＵＴの電力は変調に必要な電力の約４０％程度になる。
【００２７】
これに対し、本実施形態によれば、トランジスタによりデジタル的にオン／オフ変調するので、パワーアンプを高効率化することができ、変調信号ＯＵＴの電力は変調に必要な電力の約８０％程度になると考えられる。なぜならば、トランジスタのスイッチングロスがなければ、原理的には、バンドパスフィルタ２０５でカットされる搬送波の高調波成分（３ｆ０、５ｆ０、・・・）のエネルギだけが損失となるので、変調及び増幅の高効率化が可能となる。
【００２８】
（第３の実施形態）
図４は、本発明の第３の実施形態によるデジタル変調回路の構成例を示す回路図であり、図１を具体的に示した回路を示す。パルスデューティ変換器１０１Ｉ及び１０１Ｑは、図１のパルスデューティ変換器１０１に対応する。発振器１０２ａ〜１０２ｄは、図１の発振器１０２及び遅延回路１０３に対応する。変調信号生成回路１０４は、論理積回路４０２〜４０５、論理和（ＯＲ）回路４０６、電界効果トランジスタ４０７、インダクタＬ、容量Ｃ及びバンドパスフィルタ２０５を有する。負荷抵抗Ｚは、出力信号ＯＵＴの端子に接続される。Ａ／Ｄ変換器４０１は、アナログ入力信号ＩＮを４ビットのデジタル信号Ｓ１１〜Ｓ１４に変換する。なお、入力信号ＩＮが４ビットのデジタル信号Ｓ１１〜Ｓ１４と同じときには、Ａ／Ｄ変換器４０１は不要である。
【００２９】
図５は、図４のデジタル変調回路の動作例を示すタイミングチャートである。発振器１０２ａ〜１０２ｄは、相互に位相が異なりかつ同一周波数の搬送波信号ｆ０，ｆ９０，ｆ１８０及びｆ２７０を生成する搬送波生成回路である。発振器１０２ａは、０°位相の搬送波信号ｆ０を生成する。発振器１０２ｂは、９０°位相の搬送波信号ｆ９０を生成する。発振器１０２ｃは、１８０°位相の搬送波信号ｆ１８０を生成する。発振器１０２ｄは、２７０°位相の搬送波信号ｆ２７０を生成する。
【００３０】
信号Ｓ１３及びＳ１４は、２ビットのＩ相信号である。信号Ｓ１１及びＳ１２は、２ビットのＱ相信号である。パルスデューティ変換器１０１Ｉは、２ビットのＩ相信号Ｓ１３及びＳ１４に応じたパルス幅の２ビットパルス信号Ｓ１７及びＳ１８を生成する。パルスデューティ変換器１０１Ｑは、２ビットのＱ相信号Ｓ１１及びＳ１２に応じたパルス幅の２ビットパルス信号Ｓ１５及びＳ１６を生成する。
【００３１】
搬送波信号ｆ０は、周期Ｔ１１〜Ｔ１８を有する。デジタル変調回路は、８個の周期Ｔ１１〜Ｔ１８を１周期ＴＴとして、周期ＴＴを繰り返して処理する。周期ＴＴは、Ｉ相周期ＴＩ及びＱ相周期ＴＱを有する。Ｉ相周期ＴＩは、４個の周期Ｔ１１〜Ｔ１４を有する。Ｑ相周期ＴＱは、４個の周期Ｔ１５〜Ｔ１８を有する。
【００３２】
図６は、本実施形態による１６ＱＡＭ（Quadrature Amplitude Modulation）の変調方法のコンスタレーションを示す図である。例えば、スペクトラム拡散変調回路により、入力信号をＩ相信号及びＱ相信号に変調することができる。横軸がＩ相を示し、縦軸がＱ相を示す。１６個のポイントは、４ビット信号Ｓ１１〜Ｓ１４で表され、Ｉ相及びＱ相の座標で表される。以下、座標を（Ｉ，Ｑ）で示す。下位２ビット信号Ｓ１１及びＳ１２はＱ相信号を示し、上位２ビット信号Ｓ１３及びＳ１４はＩ相信号を示す。
【００３３】
「００００」は（−３，−３）、「０００１」は（−３，−１）、「００１０」は（−３，＋１）、「００１１」は（−３，＋３）、「０１００」は（−１，−３）、「０１０１」は（−１，−１）、「０１１０」は（−１，＋１）、「０１１１」は（−１，＋３）、「１０００」は（＋１，−３）、「１００１」は（＋１，−１）、「１０１０」は（＋１，＋１）、「１０１１」は（＋１，＋３）、「１１００」は（＋３，−３）、「１１０１」は（＋３，−１）、「１１１０」は（＋３，＋１）、「１１１１」は（＋３，＋３）である。
【００３４】
このコンスタレーションのビット配置は、説明の簡単化のための便宜上の配置である。実際には、隣り合うポイントで複数ビットの変化が発生しないように配置（グレイ符号化）するような工夫を行う。
【００３５】
信号Ｓ１５及びＳ１７の基本レベルはローレベル、信号Ｓ１６及びＳ１８の基本レベルはハイレベルである。信号Ｓ１５〜Ｓ１８は、信号Ｓ１１〜Ｓ１４に応じて、以下のレベルに変化する。
【００３６】
Ｉ相信号Ｓ１４，Ｓ１３が「００」のときは、Ｉ相の座標値「−３」に対応し、Ｉ相信号Ｓ１８はＩ相周期ＴＩにおいて負のパルスが３個分のパルス幅になる。
【００３７】
Ｉ相信号Ｓ１４，Ｓ１３が「０１」のときは、Ｉ相の座標値「−１」に対応し、Ｉ相信号Ｓ１８はＩ相周期ＴＩにおいて負のパルスが１個分のパルス幅になる。
【００３８】
Ｉ相信号Ｓ１４，Ｓ１３が「１０」のときは、Ｉ相の座標値「＋１」に対応し、Ｉ相信号Ｓ１７はＩ相周期ＴＩにおいて正のパルスが１個分のパルス幅になる。
【００３９】
Ｉ相信号Ｓ１４，Ｓ１３が「１１」のときは、Ｉ相の座標値「＋３」に対応し、Ｉ相信号Ｓ１７はＩ相周期ＴＩにおいて正のパルスが３個分のパルス幅になる。
【００４０】
Ｑ相信号Ｓ１２，Ｓ１１が「００」のときは、Ｑ相の座標値「−３」に対応し、Ｑ相信号Ｓ１５はＱ相周期ＴＱにおいて正のパルスが３個分のパルス幅になる。
【００４１】
Ｑ相信号Ｓ１２，Ｓ１１が「０１」のときは、Ｑ相の座標値「−１」に対応し、Ｑ相信号Ｓ１５はＱ相周期ＴＱにおいて正のパルスが１個分のパルス幅になる。
【００４２】
Ｑ相信号Ｓ１２，Ｓ１１が「１０」のときは、Ｑ相の座標値「＋１」に対応し、Ｑ相信号Ｓ１６はＱ相周期ＴＱにおいて負のパルスが１個分のパルス幅になる。
【００４３】
Ｑ相信号Ｓ１２，Ｓ１１が「１１」のときは、Ｑ相の座標値「＋３」に対応し、Ｑ相信号Ｓ１６はＱ相周期ＴＱにおいて負のパルスが３個分のパルス幅になる。
【００４４】
図５では、信号Ｓ１４，Ｓ１３，Ｓ１２，Ｓ１１が「１１０１」の場合を例に説明する。Ｉ相周期ＴＩではＩ相信号Ｓ１７は正のパルスが３個分のパルス幅、Ｑ相周期ＴＱではＱ相信号Ｓ１５は正のパルスが１個分のパルス幅になる。
【００４５】
論理積回路４０２は、Ｑ相信号Ｓ１５の論理反転信号、Ｑ相信号Ｓ１６の論理反転信号、及び搬送波信号ｆ９０の論理積信号Ｓ１９を出力する。
【００４６】
論理積回路４０３は、Ｑ相信号Ｓ１５、Ｑ相信号Ｓ１６号、及び搬送波信号ｆ２７０の論理積信号Ｓ２０を出力する。例えば、信号Ｓ２０は、Ｑ相信号Ｓ１５の１個分のパルス幅に対応し、Ｑ相信号Ｓ１５が搬送波信号ｆ２７０に同期した１個のパルスになる。
【００４７】
論理積回路４０４は、Ｉ相信号Ｓ１７の論理反転信号、Ｉ相信号Ｓ１８の論理反転信号、及び搬送波信号ｆ１８０の論理積信号Ｓ２１を出力する。
【００４８】
論理積回路４０５は、Ｉ相信号Ｓ１７、Ｉ相信号Ｓ１８、及び搬送波信号ｆ０の論理積信号Ｓ２２を出力する。例えば、信号Ｓ２２は、Ｉ相信号Ｓ１７の３個分のパルス幅に対応し、Ｉ相信号Ｓ１７が搬送波信号ｆ０に同期した３個のパルスになる。
【００４９】
論理和回路４０６は、４個の信号Ｓ１９〜Ｓ２２の論理和信号Ｓ２３を出力する。ｎチャネル電界効果トランジスタ４０７は、ゲートが信号Ｓ２３に接続され、ソースがグランド電位に接続され、ドレインがインダクタＬを介して電源電圧ＶＤＤに接続される。トランジスタ４０７はインバータを構成し、トランジスタ４０７のドレインの信号Ｓ２４は信号Ｓ２３の論理反転信号になる。
【００５０】
論理和回路４０６及びトランジスタ４０７は、図２のトランジスタ２０３及び２０４に対応する。論理和回路４０６及び４０７の代わりに、図２のトランジスタ２０３及び２０４のように複数のトランジスタにより信号Ｓ２４を生成してもよい。また、図２においては、トランジスタ２０３及び２０４の代わりに、論理和回路及びトランジスタを用いて信号Ｓ５を生成してもよい。
【００５１】
出力信号ＯＵＴの端子は、バンドパスフィルタ２０５及び容量Ｃを介して、トランジスタ４０７のドレインに接続される。抵抗Ｚは、出力信号ＯＵＴの端子及びグランド電位間に接続される。
【００５２】
信号Ｓ２４は、相互に位相が異なる４個の搬送波信号ｆ０，ｆ９０，ｆ１８０，ｆ２７０に同期した信号Ｓ１９〜Ｓ２２を合成した信号である。信号Ｓ１９〜Ｓ２１は、入力信号Ｓ１１〜Ｓ１４に応じたパルス数を有する。出力信号ＯＵＴは、信号Ｓ２４のパルス数及び位相に応じた振幅及び位相を有する変調信号である。本実施形態によれば、図６の１６ＱＡＭの１６個のポイントを変調した信号ＯＵＴを生成することができる。
【００５３】
本実施形態は、第２の実施形態と同様に、入力信号Ｓ１１〜Ｓ１４をパルス信号Ｓ１５〜Ｓ１８に変換し、トランジスタのスイッチング動作によりデジタル的に変調を行うので、効率を高くし、消費電力を低減することができる。
【００５４】
入力信号が複数系統（例えばＩ相信号及びＱ相信号）ある場合は、Ｉ相周期ＴＩ及びＱ相周期ＴＱのように時分割多重化して、周期ＴＴを繰り返せばよい。周期ＴＴ内での周期ＴＩとＴＱの配置は任意である。例えば、周期ＴＴを８個のパルスで形成する場合を例にとると、図５のようにＩＩＩＩＱＱＱＱとしてもよいし、ＩＱＩＱＩＱＩＱとしてもよい。
【００５５】
入力信号ＩＮがアナログの場合は、アナログ／デジタル変換器４０１を設ければよい。アナログ／デジタル変換器４０１は、一定間隔で、単純にアナログ／デジタル変換しても良いし、１回のアナログ／デジタル変換残差を次回のアナログ／デジタル変換に反映させるような積分型でも良い。この場合、デジタル化の最下位ビット未満のアナログ量を数サンプル累積して補償するとなおよい。また、入力がある最大値を超えた場合に、その誤差を次サンプルに加算するようにしてもよい。
【００５６】
入力信号ＩＮがデジタルの場合、その入力信号ＩＮの分解能がパルスデューティ変換器１０１の分解能より低い場合は問題ないが、その入力信号ＩＮの分解能がパルスデューティ変換器１０１の分解能より高い場合は、上記のように、数サンプル累積して補償してもよい。
【００５７】
異なる位相の搬送波信号を生成する手段として、例えば、一つの搬送波信号から４相生成する手段、又は搬送波信号の４倍のクロック信号からデジタル的に４相の搬送波信号を生成する手段がある。また、搬送波信号が高周波であれば、伝送遅延などを利用して、位相が異なる搬送波信号を生成してもよい。
【００５８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態によるデジタル変調回路の構成例を示すブロック図である。
【図２】本発明の第２の実施形態によるデジタル変調回路の構成例を示す回路図である。
【図３】図２のデジタル変調回路の動作例を示すタイミングチャートである。
【図４】本発明の第３の実施形態によるデジタル変調回路の構成例を示す回路図である。
【図５】図４のデジタル変調回路の動作例を示すタイミングチャートである。
【図６】１６ＱＡＭの変調方法のコンスタレーションを示す図である。
【符号の説明】
【００６０】
１０１  パルスデューティ変換器
１０２  発振器
１０３  遅延回路
１０４  セレクタ（変調信号生成回路）
２０１，２０２  論理積回路
２０３，２０４  トランジスタ
２０５  バンドパスフィルタ
４０１  アナログ／デジタル変換器
４０２〜４０５  論理積回路
４０６  論理和回路
４０７  トランジスタ
【図１】
2008113081.tif 000003
【図２】
2008113081.tif 000004
【図３】
2008113081.tif 000005
【図４】
2008113081.tif 000006
【図５】
2008113081.tif 000007
【図６】
2008113081.tif 000008