(57)【要約】【課題】従来の電源入力レベル切替回路は、部品点数が多く、回路規模が大きいため、携帯電話機などの回路の配置面積が小さく制限されている電子機器に適用する場合に問題である。【解決手段】ＡＮＤゲート２０１、抵抗器２０２、２０３、Ｐチャネル型ＦＥＴ２０４の４点の部品点数からなる小規模な回路構成の電源入力レベル切替回路２００により負荷デバイス１０１への電源レベルを切り替えることができる。すなわち、トリガー信号１５０がローレベルの時はＦＥＴ２０４がオンとされ抵抗器２０３がバイパスされるため、負荷デバイス１０１には電源１００と略同電位が印加されるが、トリガー信号１５０がハイレベルに切り替わるとＦＥＴ２０４がオフとされ、その結果電源１００からの電位は抵抗器２０３により減衰されて負荷デバイス１０１に印加されるため、電位レベルが低下する。【選択図】図１
2008067485.tif 000002
【特許請求の範囲】
【請求項１】
負荷デバイスに印加される電源入力レベルを切り替える電源入力レベル切替回路において、
電源と前記負荷デバイスとの間に接続された減衰用素子と、
オン時に前記減衰用素子をバイパスし、オフ時は前記減衰用素子による電圧降下分、前記負荷デバイスへの電源入力レベルを低下させるスイッチング素子と、
前記電源と２値のトリガー信号とが入力され、それらの論理演算結果を前記スイッチング素子にスイッチング信号として供給して該スイッチング素子をオン又はオフに制御する論理回路と
を有することを特徴とする電源入力レベル切替回路。
【請求項２】
前記スイッチング素子は、Ｐチャネル型電界効果トランジスタであり、そのドレインとソースが前記減衰用素子に並列接続されていることを特徴とする請求項１記載の電源入力レベル切替回路。
【請求項３】
前記論理回路は、ＡＮＤゲート又はＮＡＮＤゲートであることを特徴とする請求項１記載の電源入力レベル切替回路。
【請求項４】
ソースが前記電源と前記減衰用素子の接続点に接続されると共に、ゲートが前記論理回路の出力端子に接続されている前記Ｐチャネル型電界効果トランジスタのソース・ゲート間に動作保証用の減衰用素子が接続されていることを特徴とする請求項２又は３記載の電源入力レベル切替回路。
【請求項５】
前記トリガー信号は第１のデバイスの駆動電圧であり、前記負荷デバイスは第２のデバイスであることを特徴とする請求項１乃至４のうちいずれか一項記載の電源入力レベル切替回路。
【請求項６】
前記トリガー信号は携帯端末のマイクの駆動電圧であり、前記負荷デバイスは該携帯端末のキーバックライトであり、該マイクの駆動電圧が印加されたときは、前記論理回路からのスイッチング信号により前記スイッチング素子はオフとされ、前記キーバックライトの輝度を低下させることを特徴とする請求項１乃至４のうちいずれか一項記載の電源入力レベル切替回路。
【請求項７】
マイクにより収音した送話音声信号を相手端末へ送信し、前記相手端末からの受話音声信号を受信処理してスピーカより受話音声を発音する通話機能を備えると共に、所望の情報の入出力処理のための透光型の複数のキーに対して背面側から光を照射して該複数のキーの視認効果を高めるためのキーバックライトを備えた携帯端末において、
電源と前記キーバックライトの電源端子との間に接続された減衰用素子と、
オン時に前記減衰用素子をバイパスし、オフ時は前記減衰用素子による電圧降下分、前記キーバックライトへの電源入力レベルを低下させるスイッチング素子と、
前記マイクの駆動電圧が入力されたときは前記電源と該マイクの駆動電圧との論理演算結果に基づいて前記スイッチング素子をオフとし、前記マイクの駆動電圧が入力されない時は前記電源と該マイクの駆動電圧非入力時のレベルとの論理演算結果に基づいて前記スイッチング素子をオンとする論理回路と
を有することを特徴とする携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源入力レベル切替回路及び携帯端末に係り、特に基板上に回路を構成する電子機器における電源入力レベル切替回路及びその電源入力レベル切替回路を備えた携帯電話機等の携帯端末に関する。
【背景技術】
【０００２】
図５に示すように、電源１００が負荷デバイス１０１に直結されているような電子機器においては、ある機能の動作をトリガーとして負荷デバイス１０１への電源１００の入力レベルを制御する場合、一般にソフトウェアによる制御がなされている。
【０００３】
しかし、ソフトウェアにて負荷デバイス１０１の電源入力レベルの切替制御を実施した場合は、制御方法等の変更の際にソフトウェア仕様の変更が必要となり、多大な作業労力が必要であり、また、ソフトウェア仕様の煩雑化の問題がある。
【０００４】
そこで、上記の電源入力レベルの切替制御をハードウェア制御にすることで、ソフトウェア仕様変更の際の作業労力を軽減することが考えられる。ハードウェア制御で電源入力レベルの切替制御を行う方法は従来から知られている（例えば、特許文献１、特許文献２参照）。
【０００５】
上記の特許文献１には、電源電位をレベルシフトしてＥＣＬの高レベル電位を第１のノードへ供給すると共に、ＥＣＬの低レベル電位を第２のノードへ供給するレベルシフト回路と、ＣＭＯＳレベルの入力によって相補的にオン、オフ動作する第１及び第２のＰチャネルＭＯＳトランジスタを有し、第１のＰチャネルＭＯＳトランジスタを通して第１のノードの電位を出力端子へ出力すると共に、第２のＰチャネルＭＯＳトランジスタを通して第２のノードの電位を出力端子へ出力するレベル切替回路とを備えたＣＭＯＳ−ＥＣＬレベル変換回路において、出力端子には負荷デバイスとして抵抗が接続されている。  このＣＭＯＳ−ＥＣＬレベル変換回路では、レベル切替回路の入力信号がＣＭＯＳレベルの低レベルの時には第１のＰチャネルＭＯＳトランジスタをオンとして第１のノードの電位を出力端子へ出力し、上記入力信号がＣＭＯＳレベルの高レベルの時には第２のＰチャネルＭＯＳトランジスタをオンとして第２のノードの電位を出力端子へ出力する構成が開示されており、負荷デバイスの電源電位に相当する出力端子の電位はレベル切替回路の入力信号レベルに応じて切替制御される。
【０００６】
また、上記の特許文献２には、交流を整流するブリッジ回路と、ブリッジ回路で整流された電圧を変圧して出力するトランスと、トランスの出力電圧に比例して変動する検出電圧を出力する補助コイルと、補助コイルからの検出電圧を減衰させた減衰検出電圧を生成する減衰抵抗と、減衰検出電圧と検出電圧の一方を選択する選択切替回路と、選択切替回路によって選択された減衰検出電圧又は検出電圧に基づいて出力電圧の状態を判断し、過大な出力電圧が発生した時は電源回路の動作を強制的に停止させる過電圧保護回路とを有する構成の電源回路が開示されており、選択切替回路の入力信号である検出電圧のレベルに応じて、選択切替回路から負荷デバイスである制御ＩＣへ供給される電位（電源電位）が減衰検出電圧又は減衰されていない検出電圧に切替制御される。
【０００７】
【特許文献１】特開平５−３３５４９８号公報
【特許文献２】特許第３３３８３０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかるに、特許文献１及び特許文献２に記載された電源入力レベル切替回路は、電源入力レベルの切替制御をソフトウェアを行っていないので、ソフトウェア仕様変更の際の作業労力を軽減できるものの、切替回路の構成が部品点数が多く、回路規模が大きいという問題がある。この回路規模が大きいという問題は、携帯電話機などの回路の配置面積が小さく制限されている電子機器に適用する場合に、特に問題となる。
【０００９】
本発明は以上の点に鑑みなされたもので、部品点数少なく回路規模が小さな構成の電源入力レベル切替回路及び携帯端末を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、第１の発明は負荷デバイスに印加される電源入力レベルを切り替える電源入力レベル切替回路において、電源と負荷デバイスとの間に接続された減衰用素子と、オン時に減衰用素子をバイパスし、オフ時は減衰用素子による電圧降下分、負荷デバイスへの電源入力レベルを低下させるスイッチング素子と、電源と２値のトリガー信号とが入力され、それらの論理演算結果をスイッチング素子にスイッチング信号として供給してスイッチング素子をオン又はオフに制御する論理回路とを有することを特徴とする。
【００１１】
この発明では、トリガー信号の論理値に応じてスイッチング素子をオン又はオフに制御することができるため、トリガー信号の論理値に応じて負荷デバイスの電源入力レベルを切り替えることができる。
【００１２】
また、上記の目的を達成するため、第２の発明は第１の発明におけるスイッチング素子を、Ｐチャネル型電界効果トランジスタとし、そのドレインとソースが減衰用素子に並列接続した構成であることを特徴とする。また、上記の論理回路は、ＡＮＤゲート又はＮＡＮＤゲートであってもよい。
【００１３】
また、本発明は上記の目的を達成するため、ソースが電源と減衰用素子の接続点に接続されると共に、ゲートが論理回路の出力端子に接続されているＰチャネル型電界効果トランジスタのソース・ゲート間に動作保証用の減衰用素子が接続されていることを特徴とする。この発明では、ＡＮＤゲート又はＮＡＮＤゲートの出力保証がされていない場合、ＡＮＤゲート又はＮＡＮＤゲートのハイレベルの出力電位がＰチャネル型電界効果トランジスタのソース電位と同電位とならない場合、Ｐチャネル型電界効果トランジスタのゲートの電位補完を行い動作を保証することができる。
【００１４】
また、本発明は上記のトリガー信号は第１のデバイスの駆動電圧であり、負荷デバイスは第２のデバイスであることを特徴とする。この発明では、第１のデバイスの駆動電圧をトリガー信号として、負荷デバイスの電源入力レベルを下げることができる。
【００１５】
また、本発明は上記の目的を達成するため、トリガー信号を携帯端末のマイクの駆動電圧とし、負荷デバイスを携帯端末のキーバックライトとし、マイクの駆動電圧が印加されたときは、論理回路からのスイッチング信号によりスイッチング素子をオフとし、キーバックライトの輝度を低下させることを特徴とする。この発明では、携帯端末のマイクの駆動電圧が印加されたとき、すなわちマイク使用時はキーバックライトの輝度を低下させることができる。
【００１６】
また、上記の目的を達成するため、本発明の携帯端末は、マイクにより収音した送話音声信号を相手端末へ送信し、相手端末からの受話音声信号を受信処理してスピーカより受話音声を発音する通話機能を備えると共に、所望の情報の入出力処理のための透光型の複数のキーに対して背面側から光を照射して複数のキーの視認効果を高めるためのキーバックライトを備えた携帯端末において、電源とキーバックライトの電源端子との間に接続された減衰用素子と、オン時に減衰用素子をバイパスし、オフ時は減衰用素子による電圧降下分、キーバックライトへの電源入力レベルを低下させるスイッチング素子と、マイクの駆動電圧が入力されたときは電源とマイクの駆動電圧との論理演算結果に基づいてスイッチング素子をオフとし、マイクの駆動電圧が入力されない時は電源とマイクの駆動電圧非入力時のレベルとの論理演算結果に基づいてスイッチング素子をオンとする論理回路とを有することを特徴とする。
【００１７】
この発明では、マイクの非使用時はスイッチング素子をオンとしてキーバックライトには電源から直接に電源レベルが入力されるために所定の輝度でキーバックライトを発光動作させることができ、また、マイクの使用時はスイッチング素子をオフとしてキーバックライトには電源からの電源レベルを減衰用素子の電圧降下分低下させた電圧が入力されるため、キーバックライトの輝度を低下させ、低消費電力とすることができる。
【発明の効果】
【００１８】
本発明によれば、電源と負荷デバイスとの間に接続された減衰用素子と、減衰用素子に並列接続されたスイッチング素子と、スイッチング素子をオン又はオフに制御する論理回路とを少なくとも備えた極めて部品点数の少ないハードウェア構成により、負荷デバイスへの電源入力レベルを切り替えることができるため、従来に比べて小規模な回路構成により電源入力レベルを切り替えることができ、負荷デバイスへの電源入力レベルを低くする事により、消費電流の削減や負荷デバイスからの放射電力低減によるノイズ対策などの効果を期待でき、また電源入力レベルの切替制御をソフトウェアで行っていないので、ソフトウェア仕様変更の際の作業労力を不要にできる。
【００１９】
また、本発明によれば、小規模な回路構成により電源入力レベルを切り替えることができるため、特に回路の実装面積が限られている携帯端末に適用して好適であり、マイク使用時にはキーバックライトの輝度を低下させることで低消費電力を実現することができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面と共に説明する。
【００２１】
図１は本発明になる電源入力レベル切替回路の一実施の形態の回路図を示す。同図において、電源入力レベル切替回路２００は、電源（電源電圧）１００とトリガー信号１５０とが印加される２入力ＡＮＤゲート２０１と、抵抗器２０２及び２０３と、ゲートがＡＮＤゲート２０１の出力端子に接続され、ソースが抵抗器２０２及び２０３と電源１００との接続点に接続され、ドレインが抵抗器２０３と負荷デバイス１０１との接続点に接続されたＰチャネル型電界効果トランジスタ（ＦＥＴ）２０４とから構成されている。また、電源１００は抵抗器２０３を直列に介して負荷デバイス１０１に接続され、抵抗器２０２はＦＥＴ２０４のソース・ゲート間に接続されている。
【００２２】
次に、本実施の形態の動作について図２のタイミングチャートを併せ参照して説明する。トリガー信号１５０は図２（Ａ）に示すように、時刻ｔ１でローレベルからハイレベルに変化したものとする。ここでは、トリガー信号１５０がローレベルであるとは、ＡＮＤゲート２０１のローレベル入力の範囲内である場合をいい、トリガー信号１５０がハイレベルであるとは、ＡＮＤゲート２０１のハイレベル入力の閾値を上回る場合をいうものと定義する。また、電源１００はＡＮＤゲート２０１のハイレベル入力の閾値を上回るハイレベルである。
【００２３】
トリガー信号１５０が図２（Ａ）に時刻ｔ０で示すときのようなローレベルであるときには、ＡＮＤゲート２０１の２入力の一方がローレベルであるので、図２（Ｂ）に示すようにＡＮＤゲート２０１の出力信号はローレベルとなる。ＡＮＤゲート２０１の出力信号がローレベルの場合、Ｐチャネル型ＦＥＴ２０４のソース・ゲート間の電位差が閾値よりも大きくなるため、Ｐチャネル型ＦＥＴ２０４がオンとなり、ソース・ドレイン間が通電する。
【００２４】
そのため、抵抗器２０３はＰチャネル型ＦＥＴ２０４によりバイパスされ、電源１００は抵抗器２０３を通る事なくＰチャネル型ＦＥＴ２０４のソース・ゲート間を通して負荷デバイス１０１へ入力されるため、図５に示した従来と同等の動作となる。このときには、負荷デバイス１０１の電源入力レベルは、図２（Ｃ）に示すように、ハイレベルとなる。
【００２５】
なお、このときは電源１００から抵抗器２０２を通してＡＮＤゲート２０１のパスで電流リークが発生するため、その対策のため、抵抗器２０２は十分に大きな抵抗値（例えば、１００ｋΩ〜１ＭΩ程度）に設定されている。
【００２６】
次に、トリガー信号１５０が図２（Ａ）に示すように時刻ｔ１でハイレベルになったものとする。この場合、ＡＮＤゲート２０１の２入力の両方がハイレベルであるので、図２（Ｂ）に示すようにＡＮＤゲート２０１の出力信号は時刻ｔ１でハイレベルとなる。また、ＡＮＤゲート２０１の駆動電源がＰチャネル型ＦＥＴ２０４のソース電圧と同電位のため、ＡＮＤゲート２０１の出力レベルもＰチャネル型ＦＥＴ２０４のソース電圧とほぼ同電位となる。この場合、Ｐチャネル型ＦＥＴ２０４のソース・ゲート間の電位がほぼ同電位のためにＰチャネル型ＦＥＴ２０４がオフとなり、ソース・ドレイン間が遮断状態となる。
【００２７】
これにより、電源１００は抵抗器２０３により減衰された後負荷デバイス１０１に印加される。従って、負荷デバイス１０１の電源入力レベルは図２（Ｃ）に示すように、時刻ｔ１以前よりも低下する。ここで、例えば電源１００を１０Ｖ、負荷デバイス１０１の消費電流を５００ｍＡ、抵抗器２０３の抵抗値を１０Ωとした場合、抵抗器２０３により５（＝１０×０.５）Ｖの電圧降下が発生するので、負荷デバイス１０１には５（＝１０−５）Ｖが印加されることになる。すなわち、負荷デバイス１０１の電源入力レベルは時刻ｔ１以前よりも５Ｖ低下する。
【００２８】
なお、実際には、上記の場合、負荷デバイス１０１の電源入力レベルは、抵抗器２０３の抵抗値とオフ時のＰチャネル型ＦＥＴ２０４のソース・ドレイン間抵抗との並列合成抵抗値に、電源１００から供給される電流を乗算した電圧降下分、低下するが、オフ時のＰチャネル型ＦＥＴ２０４のソース・ドレイン間抵抗は極めて大きいので、上記の計算ではオフ時のＰチャネル型ＦＥＴ２０４のソース・ドレイン間抵抗を無視している。
【００２９】
なお、トリガー信号１５０がハイレベルの時にＡＮＤゲート２０１の出力信号レベルはＰチャネル型ＦＥＴ２０４のソース電圧と同電位になるが、ＡＮＤゲート２０１の出力特性によっては同電位にならないケースがある。その場合、Ｐチャネル型ＦＥＴ２０４のソース・ゲート間に電位差が発生し、ソース・ドレイン間が絶縁されず、電源１００からの出力が抵抗器２０３を通らないために負荷デバイス１０１への入力レベルは設計通りに切り替わらない。その対策として抵抗器２０２を挿入することにより、Ｐチャネル型ＦＥＴ２０４のゲートの電位補完を行い、動作保証とする。
【００３０】
このように、本実施の形態によれば、負荷デバイス１０１への入力電圧切替を、ＡＮＤゲート２０１、抵抗器２０２、２０３及びＰチャネル型ＦＥＴ２０４の４点のみの部品点数からなる従来よりも小型な回路規模により行うことができるため、実装面積を比較的必要とせず、特に携帯電話機などの実装面積が制限されている電子機器に適用して好適である。また、負荷デバイス１０１への入力電圧を低くする事により、消費電流の削減や負荷デバイス１０１からの放射電力低減によるノイズ対策などの効果も期待できる。
【００３１】
次に、本発明の他の実施の形態について説明する。図３は本発明になる電源入力レベル切替回路の他の実施の形態の回路図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図３に示す実施の形態は、電源入力レベル切替回路２１０が電源（電源電圧）１００とトリガー信号１６０とが印加される２入力ＮＡＮＤゲート２１１と、抵抗器２０２及び２０３と、ゲートがＮＡＮＤゲート２１１の出力端子に接続され、ソースが抵抗器２０２及び２０３と電源１００との接続点に接続され、ドレインが抵抗器２０３と負荷デバイス１０１との接続点に接続されたＰチャネル型ＦＥＴ２０４とから構成されている。また、電源１００は抵抗器２０３を直列に介して負荷デバイス１０１に接続され、抵抗器２０２はＦＥＴ２０４のソース・ゲート間に接続されている。すなわち、本実施の形態の電源入力レベル切替回路２１０は、図１の電源入力レベル切替回路２００と比較すると、ＡＮＤゲート２０１の替わりにＮＡＮＤゲート２１１が設けられている点に特徴がある。
【００３２】
次に、本実施の形態の動作について図４のタイミングチャートを併せ参照して説明する。トリガー信号１６０は図４（Ａ）に示すように、時刻ｔ１０でハイレベルからローレベルに変化したものとする。ここでは、トリガー信号１６０がローレベルであるとは、ＮＡＮＤゲート２１１のローレベル入力の範囲内である場合をいい、トリガー信号１６０がハイレベルであるとは、ＮＡＮＤゲート２１１のハイレベル入力の閾値を上回る場合をいうものと定義する。また、電源１００はＮＡＮＤゲート２１１のハイレベル入力の閾値を上回るハイレベルである。
【００３３】
トリガー信号１６０が図４（Ａ）に時刻ｔ１０で示すときのようなハイレベルであるときには、ＮＡＮＤゲート２１１の２入力の両方がハイレベルであるので、図４（Ｂ）に示すようにＮＡＮＤゲート２１１の出力信号はローレベルとなる。ＮＡＮＤゲート２１１の出力信号がローレベルの場合、Ｐチャネル型ＦＥＴ２０４のソース・ゲート間の電位差が閾値よりも大きくなるため、Ｐチャネル型ＦＥＴ２０４がオンとなり、ソース・ドレイン間が通電する。
【００３４】
そのため、抵抗器２０３はＰチャネル型ＦＥＴ２０４によりバイパスされ、電源１００は抵抗器２０３を通る事なくＰチャネル型ＦＥＴ２０４のソース・ゲート間を通して負荷デバイス１０１へ入力されるため、図５に示した従来と同等の動作となる。このときには、負荷デバイス１０１の電源入力レベルは、図４（Ｃ）に示すように、ハイレベルとなる。
【００３５】
次に、トリガー信号１６０が図４（Ａ）に示すように時刻ｔ１１でローレベルになったものとする。この場合、ＮＡＮＤゲート２１１の２入力の一方がローレベルであるので、図４（Ｂ）に示すようにＮＡＮＤゲート２１１の出力信号は時刻ｔ１１でハイレベルとなる。また、ＮＡＮＤゲート２１１の駆動電源がＰチャネル型ＦＥＴ２０４のソース電圧と同電位のため、ＮＡＮＤゲート２１１の出力レベルもＰチャネル型ＦＥＴ２０４のソース電圧とほぼ同電位となる。この場合、Ｐチャネル型ＦＥＴ２０４のソース・ゲート間の電位がほぼ同電位のためにＰチャネル型ＦＥＴ２０４がオフとなり、ソース・ドレイン間が遮断状態となる。
【００３６】
これにより、電源１００は抵抗器２０３により減衰された後負荷デバイス１０１に印加される。従って、負荷デバイス１０１の電源入力レベルは図４（Ｃ）に示すように、時刻ｔ１１以前よりも低下する。
【００３７】
このように、本実施の形態によれば、図１の実施の形態と同様に、負荷デバイス１０１への入力電圧切替を、ＮＡＮＤゲート２１１、抵抗器２０２、２０３及びＰチャネル型ＦＥＴ２０４の４点のみの部品点数からなる従来よりも小型な回路規模により行うことができるため、実装面積を比較的必要とせず、特に携帯電話機などの実装面積が制限されている電子機器に適用して好適である。また、負荷デバイス１０１への入力電圧を低くする事により、消費電流の削減や負荷デバイス１０１からの放射電力低減によるノイズ対策などの効果も期待できる。
【００３８】
また、上記の図１、図３の実施の形態において、トリガー信号１５０、１６０をあるデバイスＡの駆動電圧とした場合は、この駆動電圧により他のデバイスＢへの電源入力レベルを切り替えることができる。これにより、消費電流削減やデバイスＢからの放射電力を抑える事によるノイズ削減などが期待できる。上記の例としては、例えば、携帯電話機のマイクの駆動電圧をトリガー信号としてキーバックライトの電源入力レベルを下げる事により、輝度を低くすることが考えられる。
【００３９】
すなわち、マイクにより収音した送話音声信号を相手端末へ送信し、相手端末からの受話音声信号を受信処理してスピーカより受話音声を発音する通話機能を備えると共に、所望の情報の入出力処理のための透光型の複数のキーに対して背面側から光を照射して複数のキーの視認効果を高めるためのキーバックライトを備えた携帯電話機において、電源とキーバックライトの電源端子との間に抵抗器２０３を接続し、マイク非使用時はマイク駆動電圧が入力されずＰチャネル型ＦＥＴ２０４がオンとされてキーバックライトには所定の電源レベルが供給されてキーバックライトを所定の輝度で発光動作させるが、マイク使用時にはマイク駆動電圧が印加されてＰチャネル型ＦＥＴ２０４がオフとされることによりキーバックライトが暗くなり、マイク使用時のキーバックライトによる消費電流の削減が期待できる。
【００４０】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、上記の各実施の形態では減衰用素子として抵抗器２０３を用いたが、その他の素子（ダイオード等）を用いての実現も可能である。また、図１、図３に示したＡＮＤゲート２０１、ＮＡＮＤゲート２１１の出力特性が保証されたものであれば、抵抗器２０５は省略できる。また、本発明は携帯電話機のみならず、ノートパソコン、ＰＤＡ、カーナビ等の携帯性を持った携帯端末に適用可能である。また、スイッチング素子としてＰチャネル型ＦＥＴを用いたが、バイポーラトランジスタも使用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施の形態の回路図である。
【図２】図１の動作説明用タイミングチャートである。
【図３】本発明の他の実施の形態の回路図である。
【図４】図３の動作説明用タイミングチャートである。
【図５】従来の電源入力レベル切替回路の一例の構成図である。
【符号の説明】
【００４２】
１００  電源
１０１  負荷デバイス
１５０、１６０  トリガー信号
２００、２１０  電源入力レベル切替回路
２０１  ＡＮＤゲート
２０２、２０３  抵抗器
２０４  Ｐチャネル型電界効果トランジスタ（ＦＥＴ）
２１１  ＮＡＮＤゲート
【図１】
2008067485.tif 000003
【図２】
2008067485.tif 000004
【図３】
2008067485.tif 000005
【図４】
2008067485.tif 000006
【図５】
2008067485.tif 000007