(57)【要約】【課題】スイッチング回路をフェーズシフト型のＰＷＭ制御により動作させ、その際に発熱等のロスの影響が少ない高効率の電源装置を提供すること。【解決手段】交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、変換された直流電圧が入力され、各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、スイッチング回路をフェーズシフト型ＰＷＭ制御する制御部とを具備し、制御部は、スイッチング素子のオン・オフサイクルにおいて、複数のスイッチング素子が全てオフとなるタイミングを挿入する。【選択図】図８
2008113473.tif 000002
【特許請求の範囲】
【請求項１】
交流電流を直流に変換する交流／直流変換部と、
複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力されるパルス状電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部と
を具備し、
前記制御部は、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入することを特徴とする電源装置。
【請求項２】
交流電流を直流に変換する交流／直流変換部と、
複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部と
を具備し、
前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が前記所定値以上の場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入しないことを特徴とする電源装置。
【請求項３】
交流電流を直流に変換する交流／直流変換部と、
複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部と
を具備し、
前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記各スイッチング素子のオン・オフサイクルの周波数を相対的に高くし、前記デューティー比が前記所定値以上の場合に前記オン・オフサイクルの周波数を相対的に低くすることを特徴とする電源装置。
【請求項４】
交流電流を直流に変換する交流／直流変換部と、
複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部と
を具備し、
前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が所定値以上の場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入せず、かつ前記オン・オフサイクルの周波数を前記デューティー比が前記所定値よりも小さい場合の周波数よりも低くなるようにすることを特徴とする電源装置。
【請求項５】
前記制御部は、前記デューティー比が前記所定値以上の場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することを特徴とする請求項３または請求項４に記載の電源装置。
【請求項６】
前記制御部は、前記デューティー比が所定値よりも小さい場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することを特徴とする請求項５に記載の電源装置。
【請求項７】
交流電流を直流に変換する交流／直流変換部と、
複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部と
を具備し、
前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が第１の値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が第１の値以上で前記第１の値よりも大きい第２の値より小さい場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入せず、前記デューティー比が前記第２の値以上の場合に前記オン・オフサイクルの周波数を前記デューティー比が前記第２の値よりも小さい場合の周波数よりも低くすることを特徴とする電源装置。
【請求項８】
前記制御部は、前記デューティー比が前記第２の値以上の場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することを特徴とする請求項７に記載の電源装置。
【請求項９】
前記制御部は、前記デューティー比が前記第１の値以上で前記第２の値よりも小さい場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することを特徴とする請求項８に記載の電源装置。
【請求項１０】
前記制御部は、前記デューティー比が前記第１の値よりも小さい場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することを特徴とする請求項９に記載の電源装置。
【請求項１１】
前記スイッチング回路は、前記スイッチング素子を４個有し、これらがフルブリッジ回路を構成していることを特徴とする請求項１から請求項１０のいずれか１項に記載の電源装置。
【請求項１２】
前記４個のスイッチング素子のオン・オフサイクルのデューティー比が同じであることを特徴とする請求項１１に記載の電源装置。
【請求項１３】
前記スイッチング素子は、ＭＯＳ  ＦＥＴあるいはＩＧＢＴであることを特徴とする請求項１から請求項１２のいずれか１項に記載の電源装置。
【請求項１４】
前記スイッチング回路から出力された電圧を昇圧させる昇圧トランスをさらに具備することを特徴とする請求項１から請求項１３のいずれか１項に記載の電源装置。
【請求項１５】
請求項１から請求項１４のいずれかの電源装置と、
前記電源装置から給電されてマイクロ波を発振させるマイクロ波発振部と
を具備することを特徴とするマイクロ波発生装置。
【請求項１６】
前記マイクロ波発振部は、真空に保持されるチャンバと、前記チャンバ内に配置された熱電子を放出させる、陰極として機能するフィラメントと、前記チャンバ内に前記フィラメントに対向して設けられ、前記電源装置から給電された際に前記フィラメントとの間に電界を形成するための陽極と、前記チャンバの外側に前記電界に直交する磁場を印加するための磁場発生手段とを有するマグネトロンを備えることを特徴とする請求項１５に記載のマイクロ波発生装置。
【請求項１７】
交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力されるパルス状電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、
前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入する手段と
を有することを特徴とするコンピュータプログラム。
【請求項１８】
交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、
前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が前記所定値以上の場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入しない手段と
を有することを特徴とするコンピュータプログラム。
【請求項１９】
交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、
前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記各スイッチング素子のオン・オフサイクルの周波数を相対的に高くし、前記デューティー比が前記所定値以上の場合に前記オン・オフサイクルの周波数を相対的に低くする手段と
を有することを特徴とするコンピュータプログラム。
【請求項２０】
交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、
前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、
前記スイッチング回路から出力されるパルス状電圧のデューティー比が第１の値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が第１の値以上で前記第１の値よりも大きい第２の値より小さい場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入せず、前記デューティー比が前記第２の値以上の場合に前記オン・オフサイクルの周波数を前記デューティー比が前記第２の値よりも小さい場合の周波数よりも低くする手段と
を有することを特徴とするコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェーズシフト型のＰＷＭ制御によるスイッチング動作を行うスイッチング回路を有する電源装置およびそれを用いたマイクロ波発生装置、ならびに上記電源装置のスイッチング回路を制御するためのコンピュータプログラムに関する。
【背景技術】
【０００２】
半導体デバイスや液晶表示装置の製造工程においては、半導体ウエハやガラス基板といった被処理基板にエッチング処理や成膜処理等のプラズマ処理を施すために、プラズマエッチング装置やプラズマＣＶＤ成膜装置等のプラズマ処理装置が用いられる。
【０００３】
プラズマ処理装置におけるプラズマの発生方式としては、平行平板電極が配置されたチャンバ内に処理ガスを供給し、この平行平板電極に所定の電力を供給して、電極間の容量結合によってプラズマを発生させる方式が多用されてきたが、近時、高プラズマ密度と低電子温度を実現することができるプラズマとしてマイクロ波を利用したものが注目されつつある。
【０００４】
このようなマイクロ波を利用したプラズマ源としては、マグネトロンを備えたマイクロ波発生装置を用いたものが一般的である。マグネトロンは、陰極（カソード）としてのフィラメントの周囲に、空洞共振器を有する陽極（アノード）を同軸状に対向して配置し、これらの両電極間に対して軸方向に直流電界をかけた状態で高周波の発振を行わせることにより陰極を加熱して熱電子を放出させ、両電極間に加える電界（電圧）によって流れる電流を制御し、これと同時に、この電界に対して直交する方向に加えられている磁界によって熱電子に回転運動を生じさせて発振させ、その結果としてマイクロ波を発生するようになっている。
【０００５】
マグネトロンをマイクロ波発振器に用いる場合には、大容量の高電圧電源が必要となる。大容量の直流電源のスイッチング回路は、通常、４つのトランジスタを用いたフルブリッジ回路で構成されており、これによりスイッチング素子を構成するトランジスタ（ＦＥＴ）にかかる電圧を低下させて、トランス巻き数により自由に電圧・電流を設定することができるようにしている。
【０００６】
このようなスイッチング回路による電源のパワー制御は、一般的にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御により行われている。このような制御は、従来、トランジスタのオン・オフの時間（デューティサイクル）を調整することにより行っていたが、全てのトランジスタがオフになる時間が長いので負荷のラインの電位が不安定となり、スイッチングロスが増加してしまう。
【０００７】
このような不都合を回避する技術としては、各トランジスタのゲート信号のデューティー比を一定として位相（フェーズ）をシフトすることにより各トランジスタのＯＮ時間を制御するフェーズシフト型のＰＷＭ制御が知られている（例えば非特許文献１）。フェーズシフト型のＰＷＭ制御を行うことにより、共振回路をつくりやすく効率のよいスイッチング動作を行わせることができる。
【０００８】
一方、このようなフルブリッジ回路を用いてフェーズシフト型のＰＷＭ制御を行う場合には、スイッチング効率の高いＭＯＳ型トランジスタが多用されているが、オフ時間が長いとき、すなわちこの回路から出力され負荷に印加される電圧信号のデューティー比が小さいときには、オンになっていたトランジスタのソース・ドレイン間の寄生容量部分に電荷が十分に蓄積されないため、これをオフにした後にこのトランジスタに直列に接続されている他のトランジスタをオンにしたときに、オフにしたトランジスタの容量部分を通ってオン状態のトランジスタに大きな突入電流が流れ、これらトランジスタが発熱して大きなロスが生じてしまう。
【０００９】
一方、負荷に印加される電圧信号のデューティー比が大きい場合においては、より大きなパワーが求められるが、通常のフェーズシフト制御では効率が低下してパワーが十分とれない場合も生じる。
【非特許文献１】トランジスタ技術  ２００４年６月号  ２２８〜２３５ページ
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明はかかる事情に鑑みてなされたものであって、スイッチング回路をフェーズシフト型のＰＷＭ制御により動作させ、その際に発熱等のロスの影響が少ない高効率の電源装置およびそれを用いたマイクロ波発生装置を提供することを目的とする。また、スイッチング回路をフェーズシフト型のＰＷＭ制御により動作させ、その際に高効率と高パワーを兼備した電源装置およびそれを用いたマイクロ波発生装置を提供することを目的とする。さらに、このような電源装置のスイッチング回路を制御するためのコンピュータプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の第１の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力されるパルス状電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部とを具備し、前記制御部は、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入することを特徴とする電源装置を提供する。
【００１２】
本発明の第２の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部と
を具備し、前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が前記所定値以上の場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入しないことを特徴とする電源装置を提供する。
【００１３】
本発明の第３の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部とを具備し、前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記各スイッチング素子のオン・オフサイクルの周波数を相対的に高くし、前記デューティー比が前記所定値以上の場合に前記オン・オフサイクルの周波数を相対的に低くすることを特徴とする電源装置を提供する。
【００１４】
本発明の第４の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部とを具備し、前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が所定値以上の場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入せず、かつ前記オン・オフサイクルの周波数を前記デューティー比が前記所定値よりも小さい場合の周波数よりも低くなるようにすることを特徴とする電源装置を提供する。
【００１５】
上記第３または第４の観点において、前記制御部は、前記デューティー比が前記所定値以上の場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することができる。また、前記デューティー比が所定値よりも小さい場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することもできる。
【００１６】
本発明の第５の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路と、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行う制御部とを具備し、前記制御部は、前記スイッチング回路から出力されるパルス状電圧のデューティー比が第１の値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が第１の値以上で前記第１の値よりも大きい第２の値より小さい場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入せず、前記デューティー比が前記第２の値以上の場合に前記オン・オフサイクルの周波数を前記デューティー比が前記第２の値よりも小さい場合の周波数よりも低くすることを特徴とする電源装置を提供する。
【００１７】
上記第５の観点において、前記制御部は、前記デューティー比が前記第２の値以上の場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することができる。この場合に、前記制御部は、前記デューティー比が前記第１の値以上で前記第２の値よりも小さい場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御するようにすることもできる。また、この場合に、前記制御部は、前記デューティー比が前記第１の値よりも小さい場合に、前記デューティー比が大きくなるにつれて前記オン・オフサイクルの周波数が小さくなるように制御することもできる。
【００１８】
また、上記第１から第５の観点において、前記スイッチング回路としては、前記スイッチング素子を４個有し、これらがフルブリッジ回路を構成しているものを用いることができる。この場合に、前記４個のスイッチング素子として、オン・オフサイクルのデューティー比が同じであるものが好ましい。また、前記スイッチング素子としては、ＭＯＳ  ＦＥＴあるいはＩＧＢＴであることができる。さらに、前記スイッチング回路から出力された電圧を昇圧させる昇圧トランスをさらに具備するようにすることができる。
【００１９】
本発明の第６の観点では、上記いずれかの電源装置と、前記電源装置から給電されてマイクロ波を発振させるマイクロ波発振部とを具備することを特徴とするマイクロ波発生装置を提供する。
【００２０】
上記第６の観点において、前記マイクロ波発振部は、真空に保持されるチャンバと、前記チャンバ内に配置された熱電子を放出させる、陰極として機能するフィラメントと、前記チャンバ内に前記フィラメントに対向して設けられ、前記電源装置から給電された際に前記フィラメントとの間に電界を形成するための陽極と、前記チャンバの外側に前記電界に直交する磁場を印加するための磁場発生手段とを有するマグネトロンを備えるものを用いることができる。
【００２１】
本発明の第７の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力されるパルス状電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入する手段とを有することを特徴とするコンピュータプログラムを提供する。
【００２２】
本発明の第８の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が前記所定値以上の場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入しない手段とを有することを特徴とするコンピュータプログラムを提供する。
【００２３】
本発明の第９の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、前記スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記各スイッチング素子のオン・オフサイクルの周波数を相対的に高くし、前記デューティー比が前記所定値以上の場合に前記オン・オフサイクルの周波数を相対的に低くする手段とを有することを特徴とするコンピュータプログラムを提供する。
【００２４】
本発明の第１０の観点では、交流電流を直流に変換する交流／直流変換部と、複数のスイッチング素子を有し、前記変換された直流電圧が入力され、前記各スイッチング素子にオン・オフサイクルを生じさせ、これら各スイッチング素子の組み合わせにより所定のパルス状電圧を出力するスイッチング回路とを具備する電源装置において、前記スイッチング回路を制御するためにコンピュータを機能させるコンピュータプログラムであって、前記各スイッチング素子のオン・オフサイクルの位相を変化させることにより前記スイッチング回路から出力される電圧のパルス幅を制御するフェーズシフト型ＰＷＭ制御を行わせる手段と、前記スイッチング回路から出力されるパルス状電圧のデューティー比が第１の値よりも小さい場合に、前記スイッチング素子のオン・オフサイクルにおいて、前記複数のスイッチング素子が全てオフとなるタイミングを挿入し、前記デューティー比が第１の値以上で前記第１の値よりも大きい第２の値より小さい場合に、前記複数のスイッチング素子が全てオフとなるタイミングを挿入せず、前記デューティー比が前記第２の値以上の場合に前記オン・オフサイクルの周波数を前記デューティー比が前記第２の値よりも小さい場合の周波数よりも低くする手段とを有することを特徴とするコンピュータプログラムを提供する。
【発明の効果】
【００２５】
本発明によれば、スイッチング回路をフェーズシフト型ＰＷＭ制御が行われるように制御する制御部により、スイッチング素子のオン・オフサイクルにおいて、複数のスイッチング素子が全てオフとなるタイミングを挿入するので、動作途中においてスイッチングトランジスタの寄生容量を充電することができ、スイッチングトランジスタに電荷が少ないことに起因する突入電流の発生を防止することができる。このため、突入電流によるロスおよびトランジスタの発熱を抑制することができる。
【００２６】
また、制御部が、スイッチング回路から出力され負荷に印加されるパルス状電圧のデューティー比が所定値よりも小さい場合に、スイッチング素子のオン・オフサイクルにおいて、複数のスイッチング素子が全てオフとなるタイミングを挿入し、デューティー比が前記所定値以上の場合に、複数のスイッチング素子が全てオフとなるタイミングを挿入しないように制御するので、高デューティー比領域におけるスイッチングロスを低減して、より効率の高い制御を行うことができる。
【００２７】
さらに、制御部は、スイッチング回路から出力されるパルス状電圧のデューティー比が所定値よりも小さい場合に、前記各スイッチング素子のオン・オフサイクルの周波数を相対的に高くし、デューティー比が所定値以上の場合に前記オン・オフサイクルの周波数を相対的に低くするように制御するので、低パワーモードにおいては良好なパワー制御が達成されるとともに、高パワーモードにおいては高い効率を得ることができる。
【００２８】
さらにまた、これらを適宜組み合わせることにより、よりきめ細かな制御を行うことができ、効率とパワー制御性をより高いレベルで両立させることができる。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照して本発明の一実施形態について詳細に説明する。図１は本発明の一実施形態に係る高電圧電源（電源装置）を搭載したマイクロ波発生装置を用いたマイクロ波プラズマ処理装置を示すブロック図、図２はその内部構成を説明するための概略図である。
【００３０】
このマイクロ波プラズマ処理装置１００は、マイクロ波発生装置１と、マイクロ波伝送部２と、プラズマ処理部３と、これら各部を制御する上位の制御部である全体制御部４とを具備している。
【００３１】
マイクロ波発生装置１は、高電圧電源１１とマイクロ波発振部１２とを備えている。高電圧電源１１は、３相２００Ｖの交流を直流に変換し、昇圧して所定の直流電圧をマイクロ波発振部１２に供給するためのものであり、安全回路１３と、ＡＣ／ＤＣ変換部１４と、スイッチング回路１５と、高耐圧昇圧トランス１６と、整流回路１７と、主にスイッチング回路１５を制御する高電圧電源コントローラ１８とを有している。ＡＣ／ＤＣ変換部１４は整流回路２１と平滑回路２２を有している。そして、ＡＣ／ＤＣ変換部１４で変換された２８０Ｖの直流を高電圧電源コントローラ１８からの指令に基づいてスイッチング回路１５によってスイッチングし、高耐圧昇圧トランス１６で所望の電圧に昇圧し、整流回路１７を経てマイクロ波発振部１２に供給する。また、マイクロ波発振部１２へ供給される高圧直流の電圧・電流は、電圧・電流モニタ２０でモニタされ、その情報が高電圧電源コントローラ１８に送られる。
【００３２】
マイクロ波発振部１２は、マイクロ波を発振させるマグネトロン２３と、マグネトロン２３のフィラメントに電圧を供給するフィラメント電源２４と、マイクロ波発振部コントローラ２５とを有している。マグネトロン２３は、真空に保持される容器内に陰極（カソード）としてのフィラメント２６と陽極（アノード）２７とを有しており、フィラメント２６に電圧を印加して熱電子を放出させ、両電極間に上記高電圧電源１１から所定の電圧を加えることによって流れる電流を制御し、この際に生じる電界に対して直交する方向に磁界を加えて熱電子に回転運動を生じさせて発振させ、結果として例えば２．４５ＧＨｚのマイクロ波を発生する。フィラメント電源２４は、２００Ｖの３相交流から取り出された２００Ｖの交流を降圧する高耐圧降圧トランス２８と、ＡＣ／ＤＣ変換回路２９と、スイッチング回路３０とを有しており、高耐圧降圧トランス２８とＡＣ／ＤＣ変換回路２９で形成された７Ｖの直流電圧をマイクロ波発振部コントローラ２５からの指令に基づいてスイッチング回路３０で制御して０〜７Ｖの範囲の所定の電圧をマグネトロン２３のフィラメント２６に印加する。また、フィラメント２６へ供給される直流の電圧・電流は、電圧・電流モニタ３１でモニタされ、その情報がマイクロ波発振部コントローラ２５に送られる。
【００３３】
マイクロ波伝送部２は、マイクロ波発生装置１で発生されたマイクロ波をプラズマ処理部３に導くためのものであり、マイクロ波発生装置１で発生したマイクロ波（μ波）を導く導波管３２と、反射マイクロ波を分離するためのアイソレータ３３と、マイクロ波のパワーを検出するパワーセンサ３４と、インピーダンス調整を行うチューナ３５と、伝送されたマイクロ波をプラズマ処理部３へ放射するためのアンテナ３６と、マイクロ波伝送部２の各構成部を制御する伝送部コントローラ３７と有している。アンテナ３６には、マイクロ波を放射するためのスロットが形成されている。パワーセンサ３４で検出されたマイクロ波のパワーはパワーモニタ３８によりモニタされ、その信号は高電圧電源コントローラ１８に送信される。
【００３４】
プラズマ処理部３は、気密に構成されたチャンバ３９と、チャンバ３９内でプラズマ処理が施される被処理基板Ｓを載置する載置台４０と、アンテナ３６から放射されたマイクロ波をチャンバ３９内に透過させるための誘電体材料からなる天板４１と、チャンバ３９内に処理ガスを供給するガス供給部４２と、ガス供給部４２からのガスをチャンバ３９内に導入するガス導入部材４３と、チャンバ３９の底部に設けられた排気口４４と、排気口４４を介してチャンバ３９内を排気する排気部４５と、プラズマ処理部３の各構成部を制御する処理部コントローラ４６とを有しており、チャンバ３９の被処理基板Ｓの上方空間にマイクロ波が放射されることによりその空間に処理ガスのプラズマが形成され、そのプラズマにより被処理基板Ｓに酸化処理やエッチング等の所定のプラズマ処理が施される。
【００３５】
全体制御部４は、高電圧電源コントローラ１８、マイクロ波発振部コントローラ２５、伝送部コントローラ３７、処理部コントローラ４６を制御するマイクロプロセッサ（コンピュータ）からなる上位コントローラ４７と、制御に必要な各種プログラムや、処理条件等が記憶されて所定の処理を実行する制御プログラム、いわゆるレシピが格納された記憶部４８と、高電圧電源のパワー等の各種設定を行う設定部や、ステータスおよび警報等を表示する表示部等を有する外部インターフェース４９とを有している。前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものとすることができる。そして、全体制御部４と、高電圧電源コントローラ１８、マイクロ波発振部コントローラ２５、伝送部コントローラ３７、処理部コントローラ４６で制御部を構成している。
【００３６】
次に、高電圧電源１１について詳細に説明する。
図３は、高電圧電源１１を詳細に示す回路図である。図３（ａ）に示すように、２００Ｖ３相交流がまず安全回路１３を経てＡＣ／ＤＣ変換部１４に至る。安全回路１３は、ブレーカー５０と、ノイズフィルタ５１と、マグネティックコンタクタ５２とを有しており、これを経た交流電流が整流回路２１により直流に変換され、その直流電流がコンデンサ２２ａを有する平滑回路２２により平滑化されて、２８０Ｖの直流とされる。
【００３７】
スイッチング回路１５は、４つのスイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４がフルブリッジ回路（Ｈブリッジとも称す）を構成してなっており、高電圧電源コントローラ１８によりフェーズシフト型のＰＷＭ制御を行うようになっている。スイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４には、高電圧電源コントローラ１８からそれぞれ位相（フェーズ）が制御されたデューティー比５０％のゲートドライブ信号Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４が入力され、これらが合成されてパルス状電圧がスイッチング回路１５から出力され、トランス一次側電圧として取り出される。スイッチングトランジスタＱ１〜Ｑ４のうち、トランジスタＱ１、Ｑ４が正出力、トランジスタＱ２、Ｑ３が負出力である。スイッチングトランジスタとしては、効率の観点から電界効果型トランジスタを用いることができ、ＭＯＳ型のものが好ましくパワーＭＯＳ  ＦＥＴが好適である。またＭＯＳ  ＦＥＴに比べ高耐圧であり高パワー用に適しているＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いることもできる。また、スイッチング回路１５の負荷である昇圧トランス１６は、直列に接続されたトランジスタＱ１とＱ２の間およびトランジスタＱ３とＱ４の間からそれぞれ延びる配線に接続されている。スイッチングトランジスタＱ１〜Ｑ４と並列に共振コンデンサＣｒ／２が挿入され、トランジスタＱ１とＱ２の間から昇圧トランス１６に至る配線には共振インダクタＬｒが挿入されている。ここで共振コンデンサＣｒ／２は、トランジスタの寄生容量とトランジスタに並列に接続される追加コンデンサとの合成容量であり、共振インダクタＬｒは、トランス１６の漏れインダクタンスとトランスに直列に接続される追加インダクタとの合成インダクタンスである。昇圧トランス１６では２８０Ｖが−８０００Ｖまで昇圧される。すなわち０〜−８０００Ｖの間の電圧の直流電流が整流回路１７で整流されてマグネトロン２３に供給される。
【００３８】
次に、マイクロ波発振部１２の主構成部であるマグネトロン２３について、図４の断面図を参照して説明する。
このマグネトロン２３は、真空に保持された例えば金属製のケース６１内に陰極としてのフィラメント２６と、これに対向するように配置された陽極２７とが配置された構成となっている。実際には、フィラメント２６は円筒状に成形され、その周囲を囲むようにして陽極２７が同軸円筒状に配置して成形されているが、図４ではマグネトロン２３の構造を模式的に記載している。陽極２７のフィラメント２６に対向する面には、複数の空洞共振器６２が設けられている。
【００３９】
上記ケース６１の側面（図中の上下面）６６は、非磁性材料で形成され、その外側に永久磁石６７が配置されている。これにより、陰極としてのフィラメント２６と陽極２７との間の空間に、これらの両電極の対向方向と直交するように強力な磁界が形成される。また、フィラメント２６には前記フィラメント電源２４から電圧が印加されて熱電子が放出されるようになっており、また、陰極として機能するフィラメント２６と陽極２７との間には前記高電圧電源１１から所定の電圧が印加され、これによって電流が制御される。この際に生じる電界に対して上記磁界が電界と直交する方向に加えられるので、この直交電磁界によってフィラメント２６から放出された熱電子に回転運動が生じて発振され、結果として例えば２．４５ＧＨｚのマイクロ波が発生される。
【００４０】
陽極２７には、絶縁材６３を介してケース６１を貫通するアンテナリード６４が接続され、このアンテナリード６４の先端部はアンテナ６５が接続されており、発生したマイクロ波をこのアンテナ６５から導波管３２内へ伝搬させるようになっている。
【００４１】
次に、このように構成されるマイクロ波プラズマ処理装置における処理動作について説明する。
まず、外部インターフェース４９の設定部において、高電圧電源のパワー等の各種設定を行う。そして、プラズマ処理部３のチャンバ３９内に図示しない搬入出口から被処理基板Ｓを搬入し、ガス供給部４２からガス導入部材４３を介して所定の処理ガスをチャンバ３９内に導入し、マイクロ波発生装置１によりマイクロ波を発生させ、マイクロ波伝送部２を経てチャンバ３９内にマイクロ波を放射させる。これにより、チャンバ３９内で処理ガスがプラズマ化され、このマイクロ波プラズマにより所定のプラズマ処理が実行される。
【００４２】
このとき、発生するマイクロ波の制御は、マイクロ波発生装置１の高電圧電源１１のスイッチング回路１５を高電圧電源コントローラ１８により制御することにより行われる。すなわち、高電圧電源コントローラ１８は、外部インターフェース４９からの設定信号に基づいて、スイッチング回路１５の各スイッチングトランジスタのスイッチング周波数および位相（フェーズ）等を制御し、上述したように、フェーズシフト型のＰＷＭ制御によるスイッチング動作を行わせる。このとき、電流・電圧モニタ２０からの電流および電圧の信号、ならびにパワーモニタ３８によりモニタされるマイクロ波伝送部２のパワーセンサ３４により検出されたパワーの信号をフィードバックし、設定されたパワーが供給されるように、スイッチング回路１５の各スイッチングトランジスタが制御される。
【００４３】
通常のフェーズシフト型のＰＷＭ制御によるスイッチング動作は、スイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のゲート信号を例えばデューティー比５０％に固定し、これらの位相（フェーズ）をシフトさせるとともに、適宜のデッドタイムを挿入することにより、昇圧トランス１６一次側の電圧波形を制御することにより行われる。すなわち、トランス１６の一次側に印加される電圧波形におけるデューティー比が小さければ出力が小さく、デューティー比が大きければ出力が大きくなる。このときの各スイッチングトランジスタのゲート信号とトランス一次側電圧波形の例を図５に模式的に示す。また、この際の１サイクルのスイッチング動作を模式的に図６に示す。なお図６では、簡略化のため、スイッチングトランジスタＱ１〜Ｑ４を単なる開閉スイッチとして描いており、トランスを箱で示している。図５の（１）〜（８）の部分が図６の（１）〜（８）の状態に対応している。ここでデッドタイムとは図５において、（２）、（４）、（６）、（８）の状態でありフェーズシフト型のＰＷＭ制御においてはこれを省略することもできる。しかしこれを省略した場合、例えば図６の（１）から（３）にトランジスタが切り換わることになる。この場合、トランジスタはＯＮする時よりもＯＦＦする時の方が時間がかかるため、瞬間的にＱ３とＱ４を通して短絡電流が流れる可能性があり、この点からもデッドタイムを設けることが好ましい。
【００４４】
また、実際に各スイッチングトランジスタＱ１〜Ｑ４をフェーズシフトさせてトランス一次側電圧のデューティー比を変化させた場合のデューティー比２０％、５０％、９０％の実波形が図７に示されており、図中においてＱ１とＱ４が共にＯＮ、Ｑ２とＱ３が共にＯＮしている時間は斜線部で示されている。
【００４５】
このようなフェーズシフト型のＰＷＭ制御において、スイッチングトランジスタとしてＭＯＳ型トランジスタを用いると、オフ時間が長いとき、すなわちこの回路から出力されトランス１６に印加される電圧（出力電圧）のデューティー比が小さいときには、オンになっていたトランジスタのソース・ドレイン間の寄生容量部分に電荷が十分に蓄積されない。例えば、図６の状態（１）〜（３）までにスイッチングトランジスタＱ２はオン状態であるが、デューティー比が小さい場合にＱ２の寄生容量部分にはほとんど電荷が蓄積されない。これをオフにした後にこのスイッチングトランジスタＱ２に直列に接続されているスイッチングトランジスタＱ１を（５）でオンにしたときに、オフにしたトランジスタＱ２の容量部分を通ってトランジスタＱ１に大きな突入電流が流れ、このトランジスタが発熱して大きなロスが生じてしまう。同様なことが（１）の時にも発生し、この場合にはオフにしたトランジスタＱ１の容量部分を通ってトランジスタＱ２に大きな突入電流が流れ大きなロスが生じる。つまり、スイッチング回路１５からの出力電圧のデューティー比が小さい場合に、スイッチングトランジスタＱ１とＱ２に大きな電流が流れて熱が発生し大きなロスが発生する。
【００４６】
そこで、本実施形態では、図８に示すように、状態（４）と（８）において全てのスイッチングトランジスタがオフとなるオールオフタイムが設けられるように、高電圧電源コントローラ１８によりスイッチング回路を制御する。すなわち、状態（４）ではスイッチングトランジスタＱ２，Ｑ４を一時的にオフにして全てのスイッチングトランジスタをオフにすることによりスイッチングトランジスタＱ２の寄生容量に電荷が溜まり、（５）においてトランジスタＱ１への突入電流が流れず、また状態（８）ではスイッチングトランジスタＱ１，Ｑ３を一時的にオフにして全てのスイッチングトランジスタをオフにすることによりスイッチングトランジスタＱ１の寄生容量に電荷が溜まり、（１）においてトランジスタＱ２への突入電流が流れない。このため、スイッチングトランジスタＱ１，Ｑ２での突入電流によるロスを解消することができる。なお図８においては、図６の（４）、（８）に相当する期間を省略して、トランジスタのスイッチングの回数を減らしている。またトランジスタがスイッチングすれば必ずトランジスタ、スイッチング回路においてロスが発生するため、１サイクル（図８の（１）〜（８）に相当）中におけるスイッチング回数は極力少なくすることが望ましく、この観点から全てのトランジスタがＯＦＦする期間は、負荷に電流を流す期間（１）、（５）の直前に設けることが好ましい。
【００４７】
またオールオフタイムがない図６と、これを設けた図８において、実際にトランジスタをこのように動作させ比較実験をおこなった。実験では、スイッチング回路１５からの出力電圧のデューティー比を変化させ、またヒートシンクに取付けられたトランジスタの金属ケースの温度を測定したが、温度が１００℃を超えるとトランジスタが故障するので、この近辺で実験は終了している。この結果を以下の表１に示す。
【００４８】
【表１】
2008113473.tif 000003
【００４９】
このようにオールオフタイムを設けることで、スイッチングに伴うトランジスタの発熱が抑制されることが確認された。
【００５０】
次に、他の実施形態について説明する。
上記実施形態においては、全てのスイッチングトランジスタを全てオフにするオールオフタイムを設けたが、この場合には１サイクル当たりのスイッチング動作が２回増加することになるので、出力電圧のデューティー比を大きくして大電力を供給する場合にはスイッチングロスによりかえってトータルのロスが大きくなるおそれがある。
【００５１】
そこで、本実施形態においては、予めスイッチングトランジスタＱ１、Ｑ２のスイッチング動作の効率特性を調べておき、負荷の状況等に応じて、高電圧電源コントローラ１８により、図９に示すように、出力電圧のデューティー比が小さい領域においては上述したような全てのスイッチングトランジスタをオフにするタイミングを形成するモードのフェーズシフト型ＰＷＭ制御を行い、所定のデューティー比に達すると通常のフェーズシフト型制御に切り替えるような制御を行う。これにより、よりロスの少ない電源制御を行うことができる。
【００５２】
次に、さらに他の実施形態について説明する。
上記スイッチング回路１５においては、極力高い効率を維持すべく、上述のように共振コンデンサＣｒ／２と共振インダクタＬｒを挿入して共振回路を構成しており、トランスの銅損を低下させて全体のロスを少なくする目的で各スイッチングトランジスタのスイッチング周波数（ゲート信号の周波数）を例えば１０〜５００ｋＨｚに設定する。しかしながら、このように高い周波数において、ゲート信号のデューティー比が小さい場合であってかつトランジスタのＯＦＦ時に、複数次（高次）の共振が起こることがある。図１０はその時の様子を示したもので、ゲート電圧は正常であっても、トランジスタのＯＦＦ時にトランス一次側に共振電流が流れてしまっている。このためトランス二次側においても電圧が出力され、正常なフェーズシフト型ＰＷＭ制御が行われていない。このパワー制御性の悪化を防止するため、共振周波数を低めに設定する必要がある。共振周波数ｆｒは、ｆｒ＝１／（２π（ＬｒＣｒ）１／２）なので、Ｌｒ，Ｃｒを大きめに設定する必要がある。しかしＣｒを大きくすると、既述のように、これが充電していない時にこれと直列に接続されているトランジスタに大きな突入電流が流れ発熱を起こすので好ましくない。そこでＬｒを大きくすると、ゲート電圧波形のデューティー比が大きい大電力モード（高パワーモード）において、トランス１６に直列に接続された共振インダクタの影響により、十分なパワーが得られないおそれがある。
【００５３】
このような大電力モードの場合には、スイッチング周波数を低下させることにより、得られるパワーを上昇させることができる。つまり、周波数によってインピーダンスが変化するから、周波数を低下させれば共振インダクタの影響を受け難くなり、より大きなパワーを得ることができる。
【００５４】
そこで、本実施形態においては、効率を重視する必要がある低デューティー比、例えば５０％未満の低パワーモードの場合には周波数を高く、例えば５０〜１００ｋＨｚ程度とし、パワーを重視する必要がある高デューティー比、例えば５０％以上の高パワーモードの場合には周波数を低く、例えば１〜５０ｋＨｚ程度とするように制御することが好ましい。これにより、パワー制御性が問題となる低パワーモードにおいても共振が起こらずに動作させることができ、パワーが重視される高パワーモードにおいては共振インダクタのインダクタンスを小さくすることで高い効率を得ることができる。この場合に、図１１に示すように、あるデューティー比以上、例えば５０％以上で周波数を一定値に低下したり、図１２に示すように、パワーの小さい低デューティー比では高い周波数で固定とし、あるデューティー比以上、例えば５０％以上の高パワーモードにおいてはデューティー比が上昇するにつれて周波数を低下するように制御したり、図１３に示すように、所定のデューティー比よりも小さい領域においてもデューティー比が大きくなるにつれて周波数を低下するように制御することも好ましい。これにより、極力効率を低下させずに大きなパワーを得ることができる。
【００５５】
次に、別の実施形態について説明する。
本実施形態は、従前の実施形態を組み合わせたものであり、例えば、図１４に示すように、デューティー比が所定値よりも小さい低デューティー比においては上述のような全てのスイッチングトランジスタをオフにするタイミングを設ける制御を行い、この所定のデューティー比以上においては通常のフェーズシフト型制御に切り替えるとともに、周波数を低下させる制御方式を挙げることができる。この場合には、図１４の（ａ）に示すように、デューティー比が所定値以上において、周波数を一定値に低下させてもよいし、図１４の（ｂ）に示すように、デューティー比に応じて周波数を変化させるようにしてもよい。また、デューティー比が所定値より小さいときに、デューティー比に応じて周波数を変化させるようにしてもよい。
【００５６】
次に、さらに別の実施形態について説明する。
本実施形態では、図１５に示すように、第１のデューティー比Ａよりも小さい低デューティー比においてスイッチングトランジスタをオフにするタイミングを設ける制御を行い、第１のデューティー比Ａ以上で第２のデューティー比Ｂより小さい中デューティー比において通常のフェーズシフト型制御を行い、第２のデューティー比Ｂ以上の高デューティー比においては中デューティー比の時よりも周波数を小さくする制御を加えることにより、よりきめの細かい制御を行うことができる。この場合の第２のデューティー比以上における周波数の変化は、図１５ではデューティー比に応じて周波数を変化させているが、周波数を一定値に低下させてもよい。また、第１のデューティー比以上で第２のデューティー比よりも小さい領域において、第１のデューティー比よりも小さい領域における周波数よりも小さい周波数に制御してもよい。第１のデューティー比以上で第２のデューティー比よりも小さい領域において、デューティー比が大きくなるにつれて周波数を低下するようにしてもよく、この場合に、第１のデューティー比より小さい領域においてデューティー比が大きくなるにつれて周波数を低下するようにしてもよい。
【００５７】
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態においては、本発明をマイクロ波発生装置に用いたが、これに限らず、高電圧が必要な他の用途の電源にも適用可能である。また、上記実施形態では、スイッチング回路として４つのスイッチングトランジスタを搭載したフルブリッジ回路を用いたが、これに限らず例えばハーフブリッジ回路であってもよい。
【産業上の利用可能性】
【００５８】
本発明は、マイクロ波プラズマ処理装置に用いられるマイクロ波発生装置等、大電力が要求される電源に好適である。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態に係る高電圧電源を搭載したマイクロ波発生装置を用いたマイクロ波プラズマ処理装置を示すブロック図。
【図２】図１のマイクロ波プラズマ処理装置の内部構成を説明するための概略図。
【図３】本発明の一実施形態に係る高電圧電源を詳細に示す回路図。
【図４】図１のマイクロ波プラズマ処理装置におけるマイクロ波発振部の主構成部であるマグネトロンを示す断面図。
【図５】通常のフェーズシフト型ＰＷＭ制御における各スイッチングトランジスタのゲート信号とトランス一次側電圧波形の例を示す図。
【図６】図５の場合の１サイクルのスイッチング動作を模式的に示す図。
【図７】実際のフェーズシフト型ＰＷＭ制御において、トランス一次側電圧のデューティー比を変化させた場合のデューティー比２０％、５０％、９０％の実波形を示す図。
【図８】本発明の一実施形態に係る高電圧電源のスイッチング回路における１サイクルのスイッチング動作を模式的に示す図。
【図９】本発明の他の実施形態のスイッチング回路の動作状態を示す模式図。
【図１０】高い周波数において、ゲート信号のデューティ比が小さい場合であってかつトランジスタのＯＦＦ時に複数次（高次）の共振が起こった際における、ゲート電圧、トランス一次側電流、トランス二次側電流の波形を示す図。
【図１１】本発明のさらに他の実施形態におけるスイッチング回路の動作状態の例を示す模式図。
【図１２】本発明のさらに他の実施形態におけるスイッチング回路の動作状態の他の例を示す模式図。
【図１３】本発明のさらに他の実施形態におけるスイッチング回路の動作状態のさらに他の例を示す模式図。
【図１４】本発明の別の実施形態におけるスイッチング回路の動作状態を示す模式図。
【図１５】本発明のさらに別の実施形態におけるスイッチング回路の動作状態を示す模式図。
【符号の説明】
【００６０】
１；マイクロ波発生装置
２；マイクロ波伝送部
３；プラズマ処理部
４；全体制御部
１１；高電圧電源
１２；マイクロ波発振部
１４；ＡＣ／ＤＣ変換部
１５；スイッチング回路
１６；高耐圧昇圧トランス
１８；高電圧電源コントローラ
２３；マグネトロン
２４；フィラメント電源
２５；マイクロ波発振部コントローラ
３４；パワーセンサ
３５；チューナ
３８；パワーモニタ
１００：マイクロ波プラズマ処理装置
Ｑ１〜Ｑ４；スイッチングコンデンサ
Ｓ；被処理基板
【図１】
2008113473.tif 000004
【図２】
2008113473.tif 000005
【図３】
2008113473.tif 000006
【図４】
2008113473.tif 000007
【図５】
2008113473.tif 000008
【図６】
2008113473.tif 000009
【図７】
2008113473.tif 000010
【図８】
2008113473.tif 000011
【図９】
2008113473.tif 000012
【図１０】
2008113473.tif 000013
【図１１】
2008113473.tif 000014
【図１２】
2008113473.tif 000015
【図１３】
2008113473.tif 000016
【図１４】
2008113473.tif 000017
【図１５】
2008113473.tif 000018