(57)【要約】【課題】半導体レーザ素子の導波路の劈開面の平坦性を向上させることが可能な半導体レーザ素子を提供する。【解決手段】この半導体レーザ素子では、支持基板１と、Ｂ方向に延びる導波路８０の端部８０ａが設けられた一対の共振器面６０を有する半導体レーザ素子部５０と、支持基板１と半導体レーザ素子部５０とを接着する半田層１４とを備えている。また、半田層１４は、共振器面６０の近傍において、導波路８０の端部８０ａ近傍の領域に形成された空隙部７０を有し、共振器面６０の近傍では、支持基板１と半導体レーザ素子部５０とが導波路８０の端部８０ａ近傍の領域以外の領域に形成された接着層１４を介して接着されている。【選択図】図２
2008252030.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
第１の方向に延びる導波路の端部が設けられた一対の共振器面を有する半導体レーザ素子部と、
前記支持基板と前記半導体レーザ素子部とを接着する接着層とを備え、
前記接着層は、前記共振器面の近傍において、前記導波路の端部近傍の領域に形成された空隙部を有し、
前記共振器面の近傍では、前記支持基板と前記半導体レーザ素子部とが前記導波路の端部近傍の領域以外の領域に形成された前記接着層を介して接着されている、半導体レーザ素子。
【請求項２】
前記空隙部の前記第１の方向と垂直な第２の方向の幅は、前記導波路の端部の前記第２の方向の幅よりも大きい、請求項１に記載の半導体レーザ素子。
【請求項３】
前記半導体レーザ素子部は、窒化物系半導体層を含む、請求項１または２に記載の半導体レーザ素子。
【請求項４】
前記半導体レーザ素子部の前記空隙部の近傍の表面には、第１段差部が設けられている、請求項１〜３のいずれか１項に記載の半導体レーザ素子。
【請求項５】
前記支持基板の前記空隙部の近傍の表面には、第２段差部が設けられている、請求項１〜４のいずれか１項に記載の半導体レーザ素子。
【請求項６】
支持基板と第１の方向に延びる導波路を有する半導体レーザ素子部とを、接着層を介して接着する工程と、
前記導波路の端部となる領域に一対の共振器面を形成する工程とを備え、
前記接着する工程は、
前記支持基板と前記半導体レーザ素子部との間の前記共振器面となる領域の近傍において、前記導波路の端部となる領域の近傍の領域に空隙部を有する前記接着層を形成する工程と、
前記共振器面となる領域の近傍の前記導波路の端部となる領域以外の領域において、前記支持基板と前記半導体レーザ素子部とを前記接着層を介して接着する工程とを含む、半導体レーザ素子の製造方法。
【請求項７】
前記空隙部の前記第１の方向と垂直な第２の方向の幅は、前記導波路の端部の前記第２の方向の幅よりも大きい、請求項６に記載の半導体レーザ素子の製造方法。
【請求項８】
前記空隙部を有する前記接着層を形成する工程は、前記接着層を、前記支持基板の表面上の前記空隙部となる領域以外の領域に形成することにより形成する工程を含む、請求項６または７に記載の半導体レーザ素子の製造方法。
【請求項９】
成長用基板を用いて前記半導体レーザ素子部を形成する工程と、
前記接着する工程の後に前記成長用基板と前記半導体レーザ素子部とを剥離する工程とをさらに備える、請求項６〜８のいずれか１項に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子およびその製造方法に関し、特に、半導体レーザ素子部と支持基板とを接着することにより形成された半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体レーザ素子部と支持基板とを接着した後、半導体レーザ素子部が形成された基板を各素子に分割することにより形成される半導体レーザ素子およびその製造方法が知られている（たとえば、非特許文献１参照）。
【０００３】
上記非特許文献１には、レーザリフトオフ（ＬＬＯ）法を用いて製造された半導体レーザ素子および半導体レーザ素子の製造方法が記載されている。
【０００４】
図２８は、上記非特許文献１に開示された従来の半導体レーザ素子を示した断面図である。図２８を参照して、従来の半導体レーザ素子では、支持基板としてのＧａＡｓ基板３０１上に、下層から上層に向かって、Ｔｉ層とＡｕ層とからなるコンタクトメタル層３０２が形成されている。コンタクトメタル層３０２上には、Ｓｎからなる第１融着層３０３が形成されている。第１融着層３０３上には、Ａｕからなる第２融着層３０４が形成されている。第２融着層３０４上には、下側に突出したリッジ部３０５を有する半導体素子層３０６が形成されている。半導体素子層３０６上には、ＧａＮ層３０７が形成されている。なお、ＧａＡｓ基板３０１とＧａＮ層３０７とは、それぞれの劈開面が一致するように形成されている。ＧａＮ層３０７上には、Ｔｉ層、Ａｌ層、Ｔｉ層およびＡｕ層からなる電極３０８が形成されている。また、ＧａＡｓ基板３０１の裏面側には、Ｔｉ層とＡｕ層とからなる電極３０９が形成されている。
【０００５】
図２９〜図３１は、上記非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。図２８〜図３１を参照して、従来の半導体レーザ素子の製造方法では、図２９に示すように、まず、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相堆積）法を用いて、成長用基板としてのサファイア基板３１０の（０００１）面上に、ＧａＮ層３０７を成長させる。次に、ＧａＮ層３０７上に、リッジ部３０５を有する半導体素子層３０６を成長させる。その後、半導体素子層３０６上に、Ａｕからなる第２融着層３０４を形成する。
【０００６】
次に、図３０に示すようにＧａＡｓ基板３０１上に、Ｔｉ層とＡｕ層とからなるコンタクトメタル層３０２を形成する。コンタクトメタル層３０２上に、Ｓｎからなる第１融着層３０３を形成する。そして、第１融着層３０３と第２融着層３０４とを接着する。この際、ＧａＡｓ基板３０１の劈開面とＧａＮ層３０７の劈開面とが一致するように接着する。その後、接着した半導体レーザ素子を、窒素雰囲気中において、約３１０℃の温度に約１０分間保持する。これにより、第１融着層３０３のＳｎと第２融着層３０４のＡｕとが合金化して、図３１に示すように、サファイア基板３１０上のＧａＮ層３０７とＧａＡｓ基板３０１とが貼り合わされる。
【０００７】
その後、サファイア基板３１０側から波長２６６ｎｍのＮｄ−ＹＡＧレーザ第４高調波を照射することによって、照射した際に発生する熱により、サファイア基板３１０とＧａＮ層３０７との界面のＧａＮをＧａ金属と窒素とに融解する。これによりＧａＮ層３０７からサファイア基板３１０を除去する。なお、サファイア基板３１０を除去した後のＧａＮ層３０７表面に付着したＧａ金属は、塩酸洗浄によって除去する。そして、図２８に示すように、ＧａＮ層３０７側に、下層から上層に向かって、Ｔｉ層、Ａｌ層、Ｔｉ層およびＡｕ層からなる電極３０８を形成するとともに、ＧａＡｓ基板３０１の裏面側に、上層から下層に向かって、Ｔｉ層とＡｕ層とからなる電極３０９を形成する。
【０００８】
最後に、ＧａＮ層３０７の劈開面に沿って劈開することにより、半導体レーザ素子を分割する。これにより、半導体レーザ素子の共振器面を形成する。このようにして、非特許文献１に開示された従来の半導体レーザ素子が製造される。この製造方法において、成長用基板としての劈開性の乏しいサファイア基板３１０を除去することが可能となるので、窒化物系半導体レーザ素子の劈開性を向上させることが可能となる。また、成長用基板としてサファイア基板３１０の代わりにＧａＮ基板を用いる場合には、ＧａＮ基板が高価なためにＧａＮ基板を分離して再利用することでコストダウンが図れる。このため、半導体レーザ素子部と支持基板とを接着する技術を半導体レーザ素子部の製造方法に適用することは有効である。
【０００９】
【非特許文献１】電子情報通信学会技術研究報告Ｖｏｌ．１０２                    ＬＱＥ２００２−８５  ｐｐ．５５−５７
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、非特許文献１に開示された従来の半導体レーザ素子では、劈開性を有さないＡｕからなる第２融着層３０４を介して、半導体素子層３０６をＧａＡｓ基板３０１上に接着しているので、ＧａＡｓ基板３０１が劈開性を有するとしても、ＧａＡｓ基板３０１とＧａＮ層３０７との間に形成された劈開性を有さないＡｕからなる第２融着層３０４の存在によって、半導体レーザ素子の導波路の劈開面の平坦性が低下するという問題点がある。また、支持基板として、劈開性を有するＧａＡｓ基板３０１の代わりに、劈開性を有さないＣｕ−Ｗなどの金属を用いる場合には、さらに半導体レーザ素子の導波路の劈開面の平坦性が低下するという問題点がある。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体レーザ素子の導波路の劈開面の平坦性を向上させることが可能な半導体レーザ素子およびその製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【００１２】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子は、支持基板と、第１の方向に延びる導波路の端部が設けられた一対の共振器面を有する半導体レーザ素子部と、支持基板と半導体レーザ素子部とを接着する接着層とを備え、接着層は、共振器面の近傍において、導波路の端部近傍の領域に形成された空隙部を有し、共振器面の近傍では、支持基板と半導体レーザ素子部とが導波路の端部近傍の領域以外の領域に形成された接着層を介して接着されている。
【００１３】
この第１の局面による半導体レーザ素子では、上記のように、接着層に、共振器面の近傍において、導波路の端部近傍の領域に形成された空隙部を設けることによって、導波路の端部近傍の領域において、半導体レーザ素子部を、接着層を介することなく支持基板から離した状態で配置することができるので、半導体レーザ素子部の導波路を、支持基板の劈開性の影響を受けることなく劈開することができる。これにより、半導体レーザ素子部の導波路の劈開面の平坦性を向上させることができる。また、共振器面の近傍において、支持基板と半導体レーザ素子部とを導波路の端部近傍の領域以外の領域に形成された接着層を介して接着することによって、空隙部を設けた場合にも、支持基板と半導体レーザ素子部との接着面積が減少するのを抑制することができるので、半導体レーザ素子部にクラックが発生するのを抑制することができる。
【００１４】
上記第１の局面による半導体レーザ素子において、好ましくは、空隙部の第１の方向と垂直な第２の方向の幅は、導波路の端部の第２の方向の幅よりも大きい。このように構成すれば、半導体レーザ素子部の導波路を、支持基板の劈開性の影響をより受けることなく劈開することができる。
【００１５】
上記第１の局面による半導体レーザ素子において、好ましくは、半導体レーザ素子部は、窒化物系半導体層を含む。このような窒化物系半導体層を含む半導体レーザ素子部を備えた窒化物系半導体レーザ素子において、上記第１の局面の構成を適用すれば、窒化物系半導体レーザ素子の導波路の劈開面の平坦性を向上させることができる。
【００１６】
上記第１の局面による半導体レーザ素子において、好ましくは、半導体レーザ素子部の空隙部の近傍の表面には、第１段差部が設けられている。このように構成すれば、支持基板の半導体レーザ素子部側の表面全体に接着層を形成したとしても、半導体レーザ素子部の支持基板側の表面に設けた第１段差部により、導波路の端部近傍の領域において、支持基板と半導体レーザ素子部との間に、空隙部を容易に形成することができる。
【００１７】
上記第１の局面による半導体レーザ素子において、好ましくは、支持基板の空隙部の近傍の表面には、第２段差部が設けられている。このように構成すれば、支持基板の半導体レーザ素子部側の表面全体に接着層を形成したとしても、支持基板の半導体レーザ素子部側の表面に設けた第２段差部により、導波路の端部近傍の領域において、支持基板と半導体レーザ素子部との間に、空隙部を容易に形成することができる。
【００１８】
この発明の第２の局面による半導体レーザ素子の製造方法は、支持基板と第１の方向に延びる導波路を有する半導体レーザ素子部とを、接着層を介して接着する工程と、導波路の端部となる領域に一対の共振器面を形成する工程とを備え、接着する工程は、支持基板と半導体レーザ素子部との間の共振器面となる領域の近傍において、導波路の端部となる領域の近傍の領域に空隙部を有する接着層を形成する工程と、共振器面となる領域の近傍の導波路の端部となる領域以外の領域において、支持基板と半導体レーザ素子部とを接着層を介して接着する工程とを含む。
【００１９】
この第２の局面による半導体レーザ素子の製造方法では、上記のように、支持基板と半導体レーザ素子部との間の共振器面となる領域の近傍において、導波路の端部となる領域の近傍の領域に空隙部を有する接着層を形成する工程を設けることによって、導波路の端部近傍の領域において、半導体レーザ素子部を、接着層を介することなく支持基板から離した状態で配置することができるので、半導体レーザ素子部の導波路を、支持基板の劈開性の影響を受けることなく劈開することができる。これにより、半導体レーザ素子部の導波路の劈開面の平坦性を向上させることができる。また、共振器面となる領域の近傍の導波路の端部となる領域以外の領域において、支持基板と半導体レーザ素子部とを接着層を介して接着する工程を設けることによって、空隙部を設けた場合にも、支持基板と半導体レーザ素子部との接着面積が減少するのを抑制することができるので、半導体レーザ素子部にクラックが発生するのを抑制することができる。
【００２０】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、空隙部の第１の方向と垂直な第２の方向の幅は、導波路の端部の第２の方向の幅よりも大きい。このように構成すれば、半導体レーザ素子部の導波路を、支持基板の劈開性の影響をより受けることなく劈開することができる。
【００２１】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、空隙部を有する接着層を形成する工程は、接着層を、支持基板の表面上の空隙部となる領域以外の領域に形成することにより形成する工程を含む。このように構成すれば、支持基板の表面上に接着層が存在しない領域を形成することができるので、支持基板と半導体レーザ素子部とを接着した際に、支持基板と半導体レーザ素子部との間に、空隙部を容易に形成することができる。
【００２２】
上記第２の局面による半導体レーザ素子の製造方法において、好ましくは、成長用基板を用いて半導体レーザ素子部を形成する工程と、接着する工程の後に成長用基板と半導体レーザ素子部とを剥離する工程とをさらに備える。このように構成すれば、成長用基板の劈開性が乏しい場合でも、容易に、半導体レーザ素子部を劈開することができる。また、共振器面となる領域の近傍の導波路の端部となる領域以外の領域において、支持基板と半導体レーザ素子部とを接着層を介して接着する工程を設けることによって、空隙部を設けた場合にも、支持基板と半導体レーザ素子部との接着面積が減少するのを抑制することができるので、成長用基板を半導体レーザ素子部から剥離する際に、半導体レーザ素子部にクラックが発生するのを抑制することができる。
【００２３】
なお、本発明の半導体レーザ素子では、好ましくは、支持基板は、共振器面と平行な方向の面に劈開性を有さない。このように構成しても、支持基板が劈開性を有していないことの影響を受けにくくなるので、半導体レーザ素子部の導波路の劈開面の平坦性を、容易に向上させることができる。
【００２４】
また、本発明の半導体レーザ素子では、好ましくは、支持基板および接着層は、導電性を有する。このように構成すれば、導電性を有する接着層を介して、導電性を有する支持基板と半導体レーザ素子部とを接着することができるので、半導体レーザ素子部と支持基板とを電気的に接続することができる。
【００２５】
また、本発明の半導体レーザ素子では、好ましくは、共振器面は、劈開面である。このように構成すれば、劈開面によって、容易に共振器面を形成することができる。
【００２６】
また、本発明の半導体レーザ素子の製造方法では、好ましくは、共振器面を形成する工程の後に、支持基板を分割する工程を備える。このように構成すれば、共振器面の形成時に、支持基板が細かく分割されていないので、スクライブなどの劈開に必要な工程を容易に行うことができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を図面に基づいて説明する。
【００２８】
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子の平面図である。図２は、図１に示した第１実施形態による半導体レーザ素子の１０００−１０００線に沿った断面図である。図３は、図１に示した第１実施形態による半導体レーザ素子の１５００−１５００線に沿った断面図である。図４は、図１に示した第１実施形態による半導体レーザ素子の２０００−２０００線に沿った断面図である。図５は、図１に示した第１実施形態による半導体レーザ素子の２５００−２５００線に沿った断面図である。図６は、図１に示した第１実施形態による半導体レーザ素子の発光層の構造を示した断面図である。まず、図１〜図６を参照して、第１実施形態による半導体レーザ素子の構造について説明する。
【００２９】
第１実施形態による半導体レーザ素子では、図１および図２に示すように、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板１と半導体レーザ素子部５０とが、ＡｕＳｎからなる導電性の半田層１４を介して接着されている。なお、半田層１４は、本発明の「接着層」の一例である。また、半導体レーザ素子部５０には、Ａ方向に延びる劈開面からなる一対の共振器面６０が形成されている。なお、Ａ方向は、本発明の「第２の方向」の一例である。また、図１に示すように、Ｂ方向の半導体レーザ素子の長さ（共振器長）Ｌ１は、約６００μｍであり、Ａ方向の幅Ｗ１は、約４００μｍである。なお、Ｂ方向は、本発明の「第１の方向」の一例である。
【００３０】
ここで、第１実施形態では、図２および図５に示すように、支持基板１と半導体レーザ素子部５０との間の半導体レーザ素子部５０の共振器面６０の近傍において、後述する導波路８０（図１参照）の端部８０ａの近傍の領域であって導波路８０の端部８０ａの上方（矢印Ｕ方向）に位置する平面領域Ｒ１に空隙部７０が形成されている。なお、この半田層１４が存在しない領域である空隙部７０は、図１に示すように、共振器面６０の延長線に対して、内側に約２５μｍの間隔（Ｌ２）を隔てるとともに、導波路８０を中心に約５０μｍの幅（Ｃ１）に形成されている。すなわち、第１実施形態では、空隙部７０のＡ方向の幅（Ｃ１＝約５０μｍ）は、導波路８０のＡ方向の後述する幅（Ｃ２＝約１．５μｍ）よりも大きい。
【００３１】
また、第１実施形態では、図１および図３に示すように、支持基板１と半導体レーザ素子部５０との間の半導体レーザ素子部５０の共振器面６０近傍では、導波路８０の端部８０ａの近傍の領域以外の領域である平面領域Ｒ２において、支持基板１と半導体レーザ素子部５０とが半田層１４を介して接着されている。加えて、図１および図２に示すように、空隙部７０に対してＢ方向に隣接する部分および平面領域Ｒ２に対してＢ方向に隣接する部分において、支持基板１と半導体レーザ素子部５０とが半田層１４を介して接着されている。
【００３２】
また、支持基板１の側端面は、後述する素子分割時のダイシングにより、共振器面６０の延長線に対して、内側に約２０μｍの長さ（Ｌ３）分だけずれた位置に形成されている。
【００３３】
また、図２および図４に示すように、約５μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＧａＮからなるｎ型コンタクト層２上に、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、支持基板１の幅より小さい約４．５μｍの幅を有する発光層４が形成されている。
【００３４】
この発光層４は、図６に示すように、ｎ型クラッド層３上に、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のＳｉがドープされた約５×１０１８ｃｍ−３のキャリア濃度を有するＡｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層４ａが形成されている。ｎ型キャリアブロック層４ａ上には、約１００ｎｍの厚みを有するＳｉがドープされたＧａＮからなるｎ型光ガイド層４ｂが形成されている。ｎ型光ガイド層４ｂ上には、約２０ｎｍの厚みを有するアンドープのＩｎ０．０２Ｇａ０．９８Ｎからなる４つの障壁層４ｃと、約３ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子井戸層４ｄとが交互に積層された多重量子井戸（ＭＱＷ）活性層４ｅが形成されている。そして、ｎ型キャリアブロック層４ａ、ｎ型光ガイド層４ｂおよびＭＱＷ活性層４ｅによって、発光層４が構成されている。
【００３５】
また、発光層４の障壁層４ｃ上には、図４および図６に示すように、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＧａＮからなるｐ型光ガイド層５が形成されている。ｐ型光ガイド層５上には、図４に示すように、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされたＡｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層６が形成されている。また、ｐ型キャップ層６上には、凸部を有する約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層７が形成されている。このｐ型クラッド層７の凸部の膜厚は、約４００ｎｍであり、ｐ型クラッド層７の凸部以外の平坦部の膜厚は、約８０ｎｍである。ｐ型クラッド層７の凸部の上面上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のＭｇがドープされた約５×１０１７ｃｍ−３のキャリア濃度を有するＩｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層８が形成されている。ｐ型クラッド層７の凸部と、ｐ型コンタクト層８とによって、電流通路となるリッジ部９が構成されている。このリッジ部９は、約１．５μｍの幅を有するとともに、約３８０ｎｍの高さを有している。ｐ型コンタクト層８上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とから構成されるｐ側オーミック電極１０が形成されている。ここで、リッジ部９の下方に位置する発光層４およびｐ型光ガイド層５の約１．５μｍの幅（Ｃ２）の領域を含む部分には、共振器面６０に対して垂直な方向（Ｂ方向）に延びる導波路８０が形成されている。
【００３６】
また、図４に示すように、ｎ型クラッド層３の上面上と、発光層４、ｐ型光ガイド層５、ｐ型キャップ層６、リッジ部９およびｐ側オーミック電極１０の側面上とに、約２５０ｎｍの厚みを有するＳｉＮＸからなる絶縁膜１１が形成されている。絶縁膜１１の上面およびｐ側オーミック電極１０の上面上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなるｐ側パッド電極１２が、約１２５μｍの幅で形成されている。ｐ側パッド電極１２上には、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜１３が形成されている。この絶縁膜１３は、半田層１４とｐ型オーミック電極１０との反応を抑制する機能を有している。このようにして、半導体レーザ素子部５０が構成されるとともに、半導体レーザ素子部５０と支持基板１とが、半田層１４を介して、接着されている。
【００３７】
また、図４に示すように、ｎ型コンタクト層２の裏面側には、ｎ型コンタクト層２側からｎ側オーミック電極、ｎ側バリア金属およびｎ側パッド金属からなるｎ側電極１５が形成されている。また、ｎ側電極１５を構成するｎ側オーミック電極は、Ａｌを用いており、ｎ側バリア金属は、ＰｔまたはＴｉなどを用いている。また、ｎ側バリア金属は、ｎ側オーミック電極とｎ側パッド電極との反応を抑制する機能を有している。
【００３８】
第１実施形態では、上記のように、接着層１４に、共振器面６０の近傍において、導波路８０の端部８０ａ近傍の領域に形成された空隙部７０を設けることによって、導波路８０の端部８０ａに対応する平面領域Ｒ１において、半導体レーザ素子部５０を、半田層１４を介することなく支持基板１から離した状態で配置することができるので、半導体レーザ素子部５０の導波路８０を、支持基板１の劈開性の影響を受けることなく劈開することができる。これにより、半導体レーザ素子部５０の導波路８０の劈開面の平坦性を向上させることができる。また、共振器面６０の近傍において、支持基板１と半導体レーザ素子部５０とを導波路８０の端部８０ａ近傍以外の領域に形成された半田層１４を介して接着することによって、空隙部を設けた場合にも、支持基板と半導体レーザ素子部との接着面積が減少するのを抑制することができるので、後述する製造プロセスにおいて、成長用基板としてのサファイア基板２０を半導体レーザ素子部５０から剥離する際などに、半導体レーザ素子部５０にクラックが発生するのを抑制することができる。
【００３９】
また、第１実施形態では、支持基板１および半田層１４を、導電性を有するように構成することによって、導電性を有する半田層１４を介して、導電性を有する支持基板１と半導体レーザ素子部５０とを接着することができるので、半導体レーザ素子部５０と支持基板１とを電気的に接続することができる。
【００４０】
図７〜図１５は、図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。次に、図１、図６〜図１５を参照して、第１実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図７、図９、図１０、図１２および図１３には、図４と同じ方向の断面が示されており、図１１および図１５には、図２と同じ方向の断面が示されている。
【００４１】
まず、図７に示すように、ＭＯＣＶＤ法を用いて、成長用基板としてのサファイア基板２０上に、バッファ層２１およびＧａＮ層２２を順次成長させる。なお、サファイア基板２０は、本発明の「成長用基板」の一例である。
【００４２】
具体的には、サファイア基板２０を約６００℃の成長温度に保持した状態で、サファイア基板２０の（０００１）面上に、約２０ｎｍの厚みを有するＧａＮからなるバッファ層２１を成長させる。次に、サファイア基板２０を約１０５０℃の成長温度に保持した状態で、バッファ層２１上に、約２μｍの厚みを有するＧａＮ層２２を成長させる。次に、ＧａＮ層２２上に、ＳｉＯ２膜からなるマスク２３を形成する。このマスク２３は、図８に示すように、通常のリソグラフィ技術を用いて、直径約２μｍの開口部２３ａを約１０μｍの間隔の周期で三角格子状のパターンを形成することによって構成されている。そして、サファイア基板２０、バッファ層２１、ＧａＮ層２２およびマスク２３によって、選択成長下地２４が構成されている。
【００４３】
次に、図９に示すように、ＭＯＣＶＤ法を用いて、選択成長下地２４上に、サファイア基板２０を約６００℃の成長温度に保持した状態で、約２０ｎｍの厚みを有するＩｎ０．３５Ｇａ０．６５Ｎからなる剥離のための層２５を成長させる。ここで、剥離のための層２５は活性層４ｅ（図６参照）よりバンドギャップが小さい材料からなる。第１実施形態において、より具体的には、剥離のための層２５は、活性層４ｅのＩｎＧａＮよりＩｎ組成の高いＩｎＧａＮからなる。そして、サファイア基板２０を約１１００℃の成長温度に保持した状態で、剥離のための層２５上に、ｎ型コンタクト層２およびｎ型クラッド層３を順次成長させる。次に、サファイア基板２０を約８００℃の成長温度に保持した状態で、ｎ型クラッド層３上に発光層４、ｐ型光ガイド層５およびｐ型キャップ層６を順次成長させる。次に、サファイア基板２０を約１１００℃の成長温度に保持した状態で、ｐ型キャップ層６上に約４００ｎｍの厚みを有するｐ型クラッド層７を成長させる。そして、サファイア基板２０を約８００℃の成長温度に保持した状態で、ｐ型クラッド層７上にｐ型コンタクト層８を成長させる。ここで、ＧａＮ層２２からｐ型コンタクト層８までの各層は、サファイア基板２０側が窒素面の極性を有し、結晶成長の進む方向はＧａ面の極性を有している。また、剥離のための層２５をマスク２３上に横方向成長させることにより、剥離のための層２５の転位密度が低減する。その結果、剥離のための層２５上に形成されるｎ型コンタクト層２からｐ型コンタクト層８の転位密度が低減する。その後、サファイア基板２０を約８００℃の成長温度に保持した状態で、Ｎ２雰囲気中においてアニールすることにより、ｐ型窒化物半導体層のアクセプタを活性化し、所定の正孔濃度を得る。
【００４４】
次に、真空蒸着法などを用いて、ｐ型コンタクト層８の表面上に、ｐ側オーミック電極１０（図１０参照）および約０．２５μｍの厚みを有するＳｉＯ２からなる絶縁膜（図示せず）を順次形成した後、パターニングすることにより、ｐ型コンタクト層８の表面上の所定の領域に形成されたｐ側オーミック電極１０および絶縁膜（図示せず）が得られる。なお、ｐ側オーミック電極１０は、ｐ型コンタクト層８側から、約５μｍの厚みを有するＰｔ層と、約１００μｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とが積層されて構成されている。
【００４５】
次に、サファイア基板２０を約２００℃に保持した状態で、絶縁膜（図示せず）をマスクとして、Ｃｌ２系ガスによるドライエッチングを行うことにより、ｐ型コンタクト層８およびｐ型クラッド層７の一部を除去することによって、リッジ部９（図１０参照）を形成する。このリッジ部９の幅は、約１．５μｍであり、リッジ部９の高さは約３８０ｎｍである。次に、フォトリソグラフィ技術とドライエッチング技術とを用いて、発光層４、光ガイド層５、ｐ型キャップ層６およびｐ型クラッド層７の平坦部の一部をエッチングすることにより、発光層４、光ガイド層５、ｐ型キャップ層６およびｐ型クラッド層７を幅約４．５μｍにパターニングする。その後、ｎ型クラッド層３の上面、発光層４の側面、ｐ型光ガイド層５の側面、ｐ型キャップ層６の側面およびｐ型クラッド層７の平坦部の側面、ｐ型クラッド層７の平坦部の上面、リッジ部９の側面および絶縁膜（図示せず）の上面を覆うように、約２５０ｎｍの厚みを有するＳｉＮＸからなる絶縁膜１１（図１０参照）を形成した後、ｐ側オーミック電極１０上の絶縁膜１１のみを除去する。
【００４６】
次に、ｐ側オーミック電極１０および絶縁膜１１（図１０参照）上に、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層、約１００ｎｍの厚みを有するＰｄ層および約３０００ｎｍの厚みを有するＡｕ層からなるｐ側パッド電極１２（図１０参照）を形成する。次に、ｐ側パッド電極１２上に、約１００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜１３（図１０参照）を形成する。その後、図１０に示すように、約５μｍの厚みを有するＡｕＳｎからなる半田層１４を介して、半導体レーザ素子部５０を支持基板１に接着する。
【００４７】
ここで、第１実施形態では、図１４に示すように、半田層１４は、支持基板１の半導体レーザ素子部５０側の表面上において、導波路８０の端部８０ａ（図１参照）となる領域の近傍の領域である平面領域Ｒ１以外の領域（図１４のハッチング領域）に予め形成されている。また、半導体レーザ素子部５０と支持基板１との接着（融着）の際に、図１１および図１２に示すように、半田層１４が存在しない領域である空隙部７０が存在するように接着する。また、図１２に示すように、空隙部７０がリッジ部９の上部に位置するように、半導体レーザ素子部５０を支持基板１に接着する。その後、剥離のための層２５に５３２ｎｍのレーザ光を照射し、剥離のための層２５を分解および蒸発させることにより、図１３に示すように、半導体レーザ素子部５０から選択成長下地２４（図１０参照）を剥離する。また、５３２ｎｍのレーザ光は、剥離のための層２５において吸収される一方、支持基板１や半導体レーザ素子部５０では吸収されない。なお、第１実施形態の剥離のための層２５は、半導体層よりバンドギャップの小さい材料からなり、半導体層と比較して分解しやすい。また、剥離のための層２５に、半導体層と比較して融点や沸点が低い材料を用いることにより、半導体レーザ素子部５０から選択成長下地２４を剥離しやすくしてもよい。このようにして、支持基板１と接合された半導体レーザ素子部５０をサファイア基板２０（選択成長下地２４）（図１０参照）から剥離して、ｎ型コンタクト層２の支持基板１と反対側の全面を露出させることにより、図１３および図１５に示すような形状が得られる。ここで、図１２に示すように、空隙部７０に対してＡ方向に隣接する平面領域Ｒ２において、半田層１４を介して支持基板１と半導体レーザ素子部５０とが接着されているので、半導体レーザ素子部５０をサファイア基板２０（選択成長下地２４）から剥離する際に、半導体レーザ素子部５０にクラックが発生するのを抑制することが可能である。
【００４８】
その後、図１５に示すように、ｎ型コンタクト層２の裏面に、ｎ型コンタクト層２側から約１０ｎｍの厚みを有するＡｌからなるｎ型オーミック電極、約２０ｎｍの厚みを有するＰｔからなるｎ側バリア金属および約３００ｎｍの厚みを有するＡｕからなるｎ側パッド電極を含むｎ側電極１５を形成する。
【００４９】
そして、図１４に示すように、共振器面６０（図１参照）となる領域において、半田層１４が存在する部分と空隙部７０の一部とを、長さＳ１およびＳ２に亘って、半導体レーザ素子部５０を貫通するようにスクライブ溝９０を設ける。スクライブ溝９０は、レーザスクライブや機械式スクライブにより行う。その後、超音波により半導体レーザ素子部５０の（１−１００）面で劈開を行う。
【００５０】
最後に、図１４および図１５に示すように、支持基板１のみを、約４０μｍの幅（Ｌ４）でダイシングすることにより、半導体レーザ素子部５０の素子分割を行う。このようにして、図１に示した第１実施形態による半導体レーザ素子が形成される。
【００５１】
共振器面を形成する工程の前に、支持基板を分割する工程を備える場合と比較して、第１実施形態では、上記のように、半導体レーザ素子部５０に一対の共振器面６０を形成する工程の後に、支持基板１を分割する工程を備えるように構成することによって、共振器面６０の形成時に支持基板１が分割されていないので、スクライブ溝９０を形成する際のアライメントが容易になるなどの劈開に必要な工程を容易に行うことができる。
【００５２】
（第２実施形態）
図１６は、本発明の第２実施形態による半導体レーザ素子の平面図である。図１７は、図１６に示した第２実施形態による半導体レーザ素子の３０００−３０００線に沿った断面図である。図１８は、図１６に示した第２実施形態による半導体レーザ素子の３５００−３５００線に沿った断面図である。図１９は、図１６に示した第２実施形態による半導体レーザ素子の分割前の平面図である。図１６〜図１９を参照して、この第２実施形態では、上記第１実施形態と異なり、劈開面を形成するリッジ部９およびリッジ部９の下方の領域のみを半導体レーザ素子部５０ａの側端面から突出させて劈開面（共振器面６１）を形成する例について説明する。第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００５３】
この第２実施形態では、上記第１実施形態における半導体レーザ素子部５０と共振器面６１以外は同一の構造を有する半導体レーザ素子部５０ａが、ＡｕＳｎからなる導電性の半田層１４を介して、劈開性を有しないＣｕ−Ｗからなる導電性の支持基板１に接着されている。
【００５４】
ここで、第２実施形態では、図１６に示すように、半導体レーザ素子部５０ａの側端面のリッジ部９の下方に形成された導波路８１を含む幅Ｗ２の領域が、半導体レーザ素子部５０ａの側端面からリッジ部９の延びる方向（図１６のＢ方向）に突出するように形成されている。なお、幅Ｗ２は、約１０μｍである。また、図１７および図１９に示すように、半導体レーザ素子部５０ａのリッジ部９およびリッジ部９の下方の領域を劈開することによって、リッジ部９およびリッジ部９の下方の領域の側面に劈開面からなる共振器面６１が形成されている。また、図１６および図１７に示すように、支持基板１と半導体レーザ素子部５０ａとの間の半導体レーザ素子部５０ａの共振器面６１の近傍において、導波路８１の端部８１ａの近傍の領域であって導波路８１の端部８１ａの上方（矢印Ｕ方向）に位置する平面領域Ｒ３には、半田層１４が存在しない空隙部７１が形成されている。この空隙部７１は、共振器面６１の延長線に対して、内側に約３０μｍの間隔（Ｌ５）を隔てるとともに、導波路８１を中心に約５０μｍの幅（Ｃ１）に形成されている。また、図１６および図１８に示すように、上記第１実施形態と同様、支持基板１と半導体レーザ素子部５０ａとの間の半導体レーザ素子部５０ａの共振器面６１近傍では、導波路８１の端部８１ａの近傍の領域以外の領域である平面領域Ｒ４において、支持基板１と半導体レーザ素子部５０ａとが半田層１４を介して接着されている。また、空隙部７１に対してＢ方向に隣接する部分および平面領域Ｒ４に対してＢ方向に隣接する部分において、支持基板１と半導体レーザ素子部５０ａとが半田層１４を介して接着されている。
【００５５】
なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。
【００５６】
第２実施形態では、上記のように、リッジ部９およびリッジ部９の下方の領域を、半導体レーザ素子部５０ａの側端面からリッジ部９の延びる方向に突出させるとともに、リッジ部９およびリッジ部９の下方の領域の側端面に、共振器面６１を形成することによって、リッジ部９の延びる方向に突出した劈開する幅が狭いリッジ部９およびリッジ部９の下方の領域を劈開することにより、リッジ部９の側端面に劈開面からなる共振器面６１を容易に形成することができる。
【００５７】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００５８】
次に、図１６、図１８および図１９を参照して、第２実施形態による半導体レーザ素子の製造方法について説明する。
【００５９】
まず、上記第１実施形態と同様の製造プロセスにより、半導体レーザ素子部５０ａと支持基板１とを、半田層１４を介して接着する。そして、図１８および図１９に示すように、半導体レーザ素子部５０ａの領域９１（図１９参照）を、電極１５（図１８参照）側から絶縁膜１１（図１８参照）が露出するまでエッチングする。領域９１は、図１９に示すように、半導体レーザ素子部５０ａに形成する劈開面の延長線上における部分において、空隙部７１に対してＡ方向に隣接する半田層１４の下方の領域９１ａと、空隙部７１の下方の領域９１ｂとからなる。その後、領域９１ｂに、ノッチ９１ｃを形成する。この結果、導波路８１を含む領域が、Ｗ２の幅に形成されるとともに、領域９１ａが、Ｗ３の幅に形成される。その後、支持基板１の主表面と垂直な（１−１００）面で半導体レーザ素子部５０ａの幅Ｗ２の領域を劈開する。ここで、ノッチ９１ｃを形成することにより、ノッチ９１ｃが形成された部分で劈開されやすくなるので、劈開位置の制御が可能となる。
【００６０】
次に、上記第１実施形態と同様に、支持基板１のみを、約４０μｍの幅でダイシングすることにより素子分割を行う。このようにして、図１６に示した、第２実施形態による半導体レーザ素子が形成される。
【００６１】
なお、第２実施形態のその他の製造プロセスは、上記第１実施形態と同様である。
【００６２】
（第３実施形態）
図２０は、本発明の第３実施形態による半導体レーザ素子の平面図である。図２１は、図２０に示した第３実施形態による半導体レーザ素子の４０００−４０００線に沿った断面図である。図２２は、図２０に示した第３実施形態による半導体レーザ素子の４５００−４５００線に沿った断面図である。図２０〜図２２を参照して、この第３実施形態では、上記第１〜第２実施形態と異なり、半導体レーザ素子部１５０の支持基板１０１側の表面にエッチングにより段差部１５０ａ（図２１参照）が設けられた構造について説明する。なお、段差部１５０ａは、本発明の「第１段差部」の一例である。
【００６３】
第３実施形態による半導体レーザ素子では、図２０〜図２２に示すように、支持基板１０１と半導体レーザ素子部１５０とが、半田層１０２を介して接着されている。なお、半田層１０２は、本発明の「接着層」の一例である。また、図２０および図２１に示すように、半導体レーザ素子部１５０には、劈開面からなる一対の共振器面１６０が形成されている。また、半導体レーザ素子部１５０には、Ｃ２（図２０参照）の幅を有する導波路１８０が形成されている。
【００６４】
ここで、第３実施形態では、支持基板１０１と半導体レーザ素子部１５０との間の半導体レーザ素子部１５０の共振器面１６０の近傍において、導波路１８０の端部１８０ａの近傍の領域であって導波路１８０の端部１８０ａの上方（矢印Ｕ方向）に位置する平面領域Ｒ５における、半導体レーザ素子部１５０の支持基板１０１側の表面には、段差部１５０ａが設けられている。この段差部１５０ａは、導波路１８０に垂直な方向（Ａ方向）にＣ１の幅を有する。また、段差部１５０ａは、共振器面１６０の延長線に対して内側にＬ１２の間隔を隔てた位置に形成されている。また、段差部１５０ａは、導波路１８０の上方に位置するように形成されている。
【００６５】
また、第３実施形態では、上記第１実施形態と同様、平面領域Ｒ５には、支持基板１０１と半導体レーザ素子部１５０との間に、半田層１０２が存在しない領域である空隙部１７０が形成されている。また、図２０および図２２に示すように、支持基板１０１と半導体レーザ素子部１５０との間の半導体レーザ素子部１５０の共振器面１６０近傍では、導波路１８０の端部１８０ａの近傍の領域以外の領域である平面領域Ｒ６において、支持基板１０１と半導体レーザ素子部１５０とが、半田層１０２を介して接着されている。
【００６６】
なお、第３実施形態のその他の構造は、上記第１実施形態と同様である。
【００６７】
第３実施形態では、上記のように、平面領域Ｒ５において、半導体レーザ素子部１５０の支持基板１０１側の表面に、段差部１５０ａを設け、段差部１５０ａにより、支持基板１０１と半導体レーザ素子部１５０との間に半田層１０２が存在しない領域である空隙部１７０を形成することによって、支持基板１０１の半導体レーザ素子部１５０側の表面全体に半田層１０２を形成したとしても、半導体レーザ素子部１５０の支持基板１０１側の表面に設けた段差部１５０ａにより、平面領域Ｒ５において、支持基板１０１と半導体レーザ素子部１５０との間に、半田層１０２が存在しない領域である空隙部１７０を容易に形成することができる。
【００６８】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【００６９】
図２３は、図２０に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための４０００−４０００線に沿った断面図である。次に、図２０〜図２３を参照して、第３実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図２３には、図２１と同じ方向の断面が示されている。
【００７０】
まず、上記第１実施形態と同様に成長用基板（図示せず）上に作製された半導体レーザ素子部１５０（図２１参照）に、段差部１５０ａとなる凹部１５０ｂ（図２３参照）を導波路１８０（図２１参照）の上方に位置するように形成する。そして、支持基板１０１（図２１参照）の半導体レーザ素子部１５０側の表面全体に、半田層１０２（図２１参照）を形成する。その後、半田層１０２を介して、支持基板１０１と、半導体レーザ素子部１５０とを接着する。このとき、平面領域Ｒ５（図２１参照）近傍において、凹部１５０ｂ（段差部１５０ａ）により、支持基板１０１と半導体レーザ素子部１５０との間に、半田層１０２が存在しない空隙部１７０が形成される。そして、成長用基板（図示せず）を半導体レーザ素子部１５０から剥離することにより、図２３に示すような断面形状が得られる。
【００７１】
その後、支持基板１０１の主表面に対して垂直となる半導体レーザ素子部１５０の面にスクライブ溝（図示せず）を設けて、半導体レーザ素子部１５０の劈開を行う。最後に、上記第１実施形態と同様に、支持基板１０１のみをダイシングなどで分離することにより、半導体レーザ素子部１５０の素子分割を行う。これにより、図２０〜図２２に示した段差部１５０ａを有する第３実施形態による半導体レーザ素子が形成される。
【００７２】
なお、第３実施形態のその他の製造プロセスは、上記第１実施形態と同様である。
【００７３】
（第４実施形態）
図２４は、本発明の第４実施形態による半導体レーザ素子の平面図である。図２５は、図２４に示した第４実施形態による半導体レーザ素子の５０００−５０００線に沿った断面図である。図２６は、図２４に示した第４実施形態による半導体レーザ素子の５５００−５５００線に沿った断面図である。図２４〜図２６を参照して、この第４実施形態では、上記第３実施形態と異なり、支持基板２０１の半導体レーザ素子部２５０側の表面に段差部２０１ａが設けられた構造について説明する。なお、段差部２０１ａは、本発明の「第２段差部」の一例である。
【００７４】
第４実施形態による半導体レーザ素子では、図２４〜図２６に示すように、支持基板２０１と半導体レーザ素子部２５０とが、半田層２０２を介して、接着されている。なお、半田層２０２は、本発明の「接着層」の一例である。また、図２４および図２５に示すように、半導体レーザ素子部２５０には、劈開面からなる一対の共振器面２６０が形成されている。また、半導体レーザ素子部２５０には、Ｃ２（図２４参照）の幅を有する導波路２８０が形成されている。
【００７５】
ここで、第４実施形態では、支持基板２０１と半導体レーザ素子部２５０との間の半導体レーザ素子部２５０の共振器面２６０の近傍において、導波路２８０の端部２８０ａの近傍の領域であって導波路２８０の端部２８０ａの上方（矢印Ｕ方向）に位置する平面領域Ｒ７における、支持基板２０１の半導体レーザ素子部２５０側の表面には、段差部２０１ａが設けられている。この段差部２０１ａは、導波路２８０に垂直な方向（Ａ方向）にＣ１の幅を有する。また、段差部２０１ａは、共振器面２６０の延長線に対して内側にＬ１２の間隔を隔てた位置に形成されている。これにより、支持基板２０１の半導体レーザ素子部２５０側の半田層２０２にも段差部が形成されている。また、段差部２０１ａは、導波路２８０の上方に位置するように配置されている。
【００７６】
また、第４実施形態では、上記第１および第３実施形態と同様、平面領域Ｒ７には、支持基板２０１と半導体レーザ素子部２５０との間に、半田層２０２が存在しない領域である空隙部２７０が形成されている。また、図２４および図２６に示すように、支持基板２０１と半導体レーザ素子部２５０との間の半導体レーザ素子部２５０の共振器面２６０近傍では、導波路２８０の端部２８０ａの近傍の領域以外の領域である平面領域Ｒ８において、支持基板２０１と半導体レーザ素子部２５０とが、半田層２０２を介して接着されている。
【００７７】
なお、第４実施形態のその他の構造は、上記第１および第３実施形態と同様である。
【００７８】
第４実施形態では、上記のように、平面領域Ｒ７において、支持基板２０１の半導体レーザ素子部２５０側の表面に、段差部２０１ａを設け、段差部２０１ａにより、支持基板２０１と半導体レーザ素子部２５０との間に半田層２０２が存在しない領域である空隙部２７０を形成することによって、支持基板２０１の半導体レーザ素子部２５０側の表面全体に半田層２０２を形成したとしても、支持基板２０１の半導体レーザ素子部２５０側の表面に設けた段差部２０１ａにより、平面領域Ｒ７において、支持基板２０１と半導体レーザ素子部２５０との間に、半田層２０２が存在しない領域である空隙部２７０を容易に形成することができる。
【００７９】
なお、第４実施形態のその他の効果は、上記第１および第３実施形態と同様である。
【００８０】
図２７は、図２４に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための５０００−５０００線に沿った断面図である。次に、図２４〜図２７を参照して、第３実施形態による半導体レーザ素子の製造プロセスについて説明する。なお、図２７には、図２５と同じ方向の断面が示されている。
【００８１】
まず、半導体レーザ素子部２５０側の表面に段差部２０１ａとなる凹部２０１ｂ（図２７参照）を有する支持基板２０１（図２５参照）の半導体レーザ素子部２５０側の表面全体に、半田層２０２（図２５参照）を形成する。そして、半田層２０２を介して、支持基板２０１と、上記第１実施形態と同様に成長用基板（図示せず）上に作製された半導体レーザ素子部２５０とを接着する。このとき、導波路２８０が凹部２０１ｂ（段差部２０１ａ）の下方に位置するように、支持基板２０１と半導体レーザ素子部２５０とを位置合わせする。これにより、平面領域Ｒ７（図２５参照）近傍において、凹部２０１ｂ（段差部２０１ａ）により、支持基板２０１と半導体レーザ素子部２５０との間に、半田層２０２が存在しない空隙部２７０が形成される。その後、成長用基板（図示せず）を半導体レーザ素子部２５０から剥離することにより、図２７に示すような断面形状が得られる。
【００８２】
そして、支持基板２０１の主表面に対して垂直となる半導体レーザ素子部２５０の面にスクライブ溝（図示せず）を設けて、半導体レーザ素子部２５０の劈開を行う。最後に、上記第１および第３実施形態と同様に、支持基板２０１のみを、ダイシングなどで分離することにより、半導体レーザ素子部２５０の素子分割を行う。これにより、図２４〜図２６に示した段差部２０１ａを有する第４実施形態による半導体レーザ素子が形成される。
【００８３】
なお、第４実施形態のその他の製造プロセスは、上記第１および第３実施形態と同様である。
【００８４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８５】
たとえば、上記第１〜第４実施形態では、本発明を窒化物系半導体からなる素子に適用した例を示したが、本発明はこれに限らず、ＺｎＯなどの酸化物系半導体に適用してもよい。また、半導体の結晶構造としては、ウルツ鉱型であっても、閃亜鉛鉱型構造であってもよい。さらに、結晶成長の面方位は、［０００１］に限るものではなく、［１１−２０］および［１−１００］であってもよい。
【００８６】
また、上記第１〜第４実施形態では、接着層としてＡｕＳｎからなる半田層を用いた例を示したが、本発明はこれに限らず、ＡｕＳｎ以外からなる半田層を接着層として用いてもよい。たとえば、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉ、ＳｎＺｎＢｉなどからなる半田を接着層として用いてもよい。また、導電性ペーストなどの材料を接着層として用いてもよい。
【００８７】
また、上記第１〜第４実施形態では、支持基板として劈開性を有しないＣｕ−Ｗからなる導電性基板を用いた例を示したが、本発明はこれに限らず、劈開性のある導電性基板を用いてもよい。たとえば、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＺｎＯなどの半導体基板を用いてもよい。また、Ａｌ、Ｆｅ−Ｎｉなどの金属板や、金属などの導電性の微粒子を分散させた導線性樹脂フィルム、金属・金属酸化物の複合材料などを用いてもよい。
【００８８】
また、上記第１〜第４実施形態では、ＭＱＷ構造を有する活性層を用いた例を示したが、本発明はこれに限らず、量子効果を有しない厚膜の単層または単一量子井戸（ＳＱＷ）構造を有する活性層を用いるようにしてもよい。
【００８９】
また、上記第１〜第４実施形態では、選択成長下地をドライエッチング技術により除去する例を示したが、本発明はこれに限らず、ＬＬＯ法などのドライエッチング技術以外の方法で選択成長下地を除去するようにしてもよい。
【００９０】
また、上記第１および第２実施形態では、支持基板の表面に半田層をパターニングで形成した例を示したが、本発明はこれに限らず、パターニング以外の方法で半田層を支持基板の表面に形成するようにしてもよい。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１実施形態による半導体レーザ素子の平面図である。
【図２】図１に示した第１実施形態による半導体レーザ素子の１０００−１０００線に沿った断面図である。
【図３】図１に示した第１実施形態による半導体レーザ素子の１５００−１５００線に沿った断面図である。
【図４】図１に示した第１実施形態による半導体レーザ素子の２０００−２０００線に沿った断面図である。
【図５】図１に示した第１実施形態による半導体レーザ素子の２５００−２５００線に沿った断面図である。
【図６】図１に示した第１実施形態による半導体レーザ素子の発光層の構造を示した断面図である。
【図７】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図８】図１に示した第１実施形態による半導体レーザ素子の三角格子状パターンの説明をするための平面図である。
【図９】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１０】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１１】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための１０００−１０００線に沿った断面図である。
【図１２】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２５００−２５００線に沿った断面図である。
【図１３】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための２０００−２０００線に沿った断面図である。
【図１４】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１５】図１に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための１０００−１０００線に沿った断面図である。
【図１６】本発明の第２実施形態による半導体レーザ素子の平面図である。
【図１７】図１６に示した第２実施形態による半導体レーザ素子の３０００−３０００線に沿った断面図である。
【図１８】図１６に示した第２実施形態による半導体レーザ素子の３５００−３５００線に沿った断面図である。
【図１９】図１６に示した第２実施形態による半導体レーザ素子の分割前の平面図である。
【図２０】本発明の第３実施形態による半導体レーザ素子の平面図である。
【図２１】図２０に示した第３実施形態による半導体レーザ素子の４０００−４０００線に沿った断面図である。
【図２２】図２０に示した第３実施形態による半導体レーザ素子の４５００−４５００線に沿った断面図である。
【図２３】図２０に示した第３実施形態による半導体レーザ素子の製造プロセスを説明するための４０００−４０００線に沿った断面図である。
【図２４】本発明の第４実施形態による半導体レーザ素子の平面図である。
【図２５】図２４に示した第４実施形態による半導体レーザ素子の５０００−５０００線に沿った断面図である。
【図２６】図２４に示した第４実施形態による半導体レーザ素子の５５００−５５００線に沿った断面図である。
【図２７】図２４に示した第４実施形態による半導体レーザ素子の製造プロセスを説明するための５０００−５０００線に沿った断面図である。
【図２８】非特許文献１に開示された従来の半導体レーザ素子を示した断面図である。
【図２９】非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。
【図３０】非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。
【図３１】非特許文献１に開示された従来の半導体レーザ素子の製造方法（ＬＬＯ法）を説明するための断面図である。
【符号の説明】
【００９２】
１、１０１、２０１                      支持基板
１４、１０２、２０２                    半田層（接着層）
２０                                    サファイア基板（成長用基板）
５０、５０ａ、１５０、２５０            半導体レーザ素子部
６０、６１、１６０、２６０              共振器面
７０、７１、１７０、２７０              空隙部
８０、８１、１８０、２８０              導波路
８０ａ、８１ａ、１８０ａ、２８０ａ      端部
１５０ａ                                段差部（第１段差部）
２０１ａ                                段差部（第２段差部）
【図１】
2008252030.tif 000003
【図２】
2008252030.tif 000004
【図３】
2008252030.tif 000005
【図４】
2008252030.tif 000006
【図５】
2008252030.tif 000007
【図６】
2008252030.tif 000008
【図７】
2008252030.tif 000009
【図８】
2008252030.tif 000010
【図９】
2008252030.tif 000011
【図１０】
2008252030.tif 000012
【図１１】
2008252030.tif 000013
【図１２】
2008252030.tif 000014
【図１３】
2008252030.tif 000015
【図１４】
2008252030.tif 000016
【図１５】
2008252030.tif 000017
【図１６】
2008252030.tif 000018
【図１７】
2008252030.tif 000019
【図１８】
2008252030.tif 000020
【図１９】
2008252030.tif 000021
【図２０】
2008252030.tif 000022
【図２１】
2008252030.tif 000023
【図２２】
2008252030.tif 000024
【図２３】
2008252030.tif 000025
【図２４】
2008252030.tif 000026
【図２５】
2008252030.tif 000027
【図２６】
2008252030.tif 000028
【図２７】
2008252030.tif 000029
【図２８】
2008252030.tif 000030
【図２９】
2008252030.tif 000031
【図３０】
2008252030.tif 000032
【図３１】
2008252030.tif 000033