(57)【要約】【課題】フォトダイオードによって生成された電荷を高い効率で転送可能でであり、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去するための信号（信号レベル、リセットレベル）を簡易な回路で提供可能な、イメージセンサ用画素を提供する。【解決手段】画素１１では、転送スイッチ１７は、電子シャッタ動作のための転送信号ＴＸに応答してフォトダイオード１３からの電荷を浮遊半導体領域１７に転送する。リセットスイッチ１９はリセット信号Ｒに応答して浮遊半導体領域１７をリセットし、リセットスイッチ２５はリセット信号Ｒに応答して反転増幅器２１の出力２１ｂにリセット電圧を与える。キャパシタ２７は、リセット動作により生じるオフセット電荷を格納する。電子シャッタ動作が完了したとき、ホールド回路２３にはリセットレベルに対応する電荷が格納され、浮遊半導体領域１７にはフォトダイオード１３からの電荷が格納される。【選択図】図１
2008252695.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサのための画素であって、
フォトダイオードと、
電子シャッタ動作のための転送信号に応答して前記フォトダイオードからの電荷を浮遊半導体領域に転送するための転送スイッチと、
リセット動作のための信号に応答して前記浮遊半導体領域をリセットするための第１のリセットスイッチと、
前記浮遊半導体領域からの信号を受ける入力と出力とを有する反転増幅器と、
前記反転増幅器の前記出力に接続されており電荷を保持するためのホールド回路と、
前記リセット動作のための信号に応答して前記反転増幅器の出力ノードにリセット電圧を与えるための第２のリセットスイッチと、
前記反転増幅器の前記入力と前記出力との間に接続されており、前記リセット動作により生じるオフセット電荷を格納するための第１のキャパシタと、
選択信号に応答して、前記ホールド回路に格納された電荷に対応するデータを信号線に提供するための出力回路とを備え、
前記電子シャッタ動作が完了したとき、前記ホールド回路にはリセットレベルに対応する電荷が格納されると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納される、画素。
【請求項２】
前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第２のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を提供するための第２の転送スイッチとを備え、
前記電子シャッタ動作の後に、前記第２のキャパシタは前記リセットレベルに対応する電荷を保持する共に、前記浮遊半導体領域は前記フォトダイオードからの電荷を保持し、
前記出力回路を介して前記リセットレベルを読み出した後に、前記第２のキャパタは前記第２の転送スイッチを介して信号レベルに対応する電荷を受ける、請求項１に記載された画素。
【請求項３】
前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第３のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を前記第３のキャパシタに提供するための第３の転送スイッチとを更に含み、
電子シャッタ動作が完了したとき、前記第２のキャパシタにはリセットレベルに対応する電荷が格納されていると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納されており、
前記電子シャッタ動作の後に、前記第２及び第３のキャパシタの一方は前記リセットレベルに対応する電荷を保持すると共に、前記第２及び第３のキャパシタの他方は、信号レベルに対応する電荷を保持し、  前記出力回路は、前記選択信号に応答して、前記第３のキャパシタに格納された電荷に対応するデータを別の信号線に提供する、請求項１に記載された画素。
【請求項４】
前記第３の転送スイッチは、前記第２のキャパシタの一端と前記第３のキャパシタの一端との間に接続されており、
前記第３のキャパシタにはリセットレベルに対応する電荷が格納され、前記第２のキャパシタには前記信号レベルに対応する電荷が格納される、請求項３に記載された画素。
【請求項５】
前記反転増幅器の前記入力には第１のリセット電圧が前記第１のリセットスイッチを介して第１のリセット線から供給され、前記反転増幅器の前記出力には第２のリセット電圧が前記第２のリセットスイッチを介して第２のリセット線から供給され、
前記第１のリセット電圧は前記第２のリセット電圧より異なり、
前記第２のリセットスイッチは電界効果トランジスタを含む、請求項１〜請求項４のいずれか一項に記載された画素。
【請求項６】
前記第１のリセットスイッチは、ディプリーション型ｎチャネル電界効果トランジスタを含む、請求項１〜請求項５のいずれか一項に記載された画素。
【請求項７】
前記第１のリセットスイッチは、エンハンスメント型ｐチャネル電界効果トランジスタを含む、請求項１〜請求項５のいずれか一項に記載された画素。
【請求項８】
イメージセンサのための画素であって、
フォトダイオードと、
電子シャッタ動作のための転送信号に応答して、前記フォトダイオードからの信号電荷を前記浮遊半導体領域に転送するための転送スイッチと、
前記浮遊半導体領域に接続された入力と出力とを有し、前記転送スイッチによる信号電荷の転送に応答して前記浮遊半導体領域からの信号を増幅する反転増幅器と、
前記反転増幅器の前記入力と前記出力との間に接続されたキャパシタと、
前記反転増幅器の出力ノードからの電荷を格納するためのホールド手段と、
前記反転増幅器の前記出力ノード及び前記浮遊半導体領域をそれぞれリセットすることによって、前記キャパシタの両端にオフセット電圧を発生させるリセット手段と、
選択信号に応答して、前記ホールド手段に格納された電荷に対応するデータを信号線に提供するための出力手段と
を備える、画素。
【請求項９】
前記反転増幅器は、前記浮遊半導体領域からの信号を受けるゲートを有するエンハンスメント型ｐチャネル電界効果トランジスタと、前記エンハンスメント型ｐチャネル電界効果トランジスタに接続された負荷とを含み、
前記リセットが完了したとき、前記反転増幅器の前記出力の電位は、前記反転増幅器の前記入力の電位よりも小さい、請求項１〜請求項８のいずれか一項に記載された画素。
【請求項１０】
前記負荷は、バイアス線に接続されたゲートを有するｎチャネル電界効果トランジスタを含み、
前記反転増幅器の前記出力のリセットのための電圧は、前記バイアス線から提供される、請求項９に記載された画素。
【請求項１１】
前記反転増幅器はカスコード型増幅回路を有する、請求項９または請求項１０に記載された画素。
【請求項１２】
前記フォトダイオードは埋め込みフォトダイオードである、請求項１〜請求項１１のいずれか一項に記載された画素。
【請求項１３】
ロウとカラムに配列された複数の画素を含む画素アレイと、
各カラムに含まれる前記画素の各々がカラム線を介して信号を受ける信号処理回路と、
電子シャッタ動作のために前記転送信号を生成する制御回路とを備え、
前記画素の各々は、請求項１〜請求項１２のいずれか一項に記載されたものであり、
前記信号処理回路は、前記画素の前記リセットレベルと前記信号レベルとの差をキャンセルする、イメージセンサデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサのための画素及びイメージセンサデバイスに関する。
【背景技術】
【０００２】
非特許文献１には、電子シャッタ機能を持つＣＭＯＳイメージセンサのための画素が記載されている。電子シャッタ動作の際に、フォトダイオードに接続されたスイッチ用ＭＯＳトランジスタを全画素において同時に導通させて、浮遊拡散層からの電荷をサンプルキャパシタＣＳＨに転送している。スイッチ用ＭＯＳトランジスタにより、ＣＭＯＳイメージセンサに電子シャッタの機能を与えている。
【０００３】
特許文献１には、電子シャッタ機能をもつ画素回路が記載されている。この画素回路は、フォトダイオードによって発生された電荷を全画素において同時に転送するためのトランジスタと、アンプの入力及び出力の間に接続されたリセットトランジスタと、アンプの入力及び出力の間に接続されたキャパシタとを含む。転送電荷はキャパシタとアンプを用いて検出されると共に、２個のサンプルキャパシタは信号レベルとリセットレベルをそれぞれサンプルする。これらの信号レベルとリセットレベルを用いてリセットノイズの低減を可能にすることに加えて、電子シャッタ機能を実現している。
【非特許文献１】N.  Stevanovic,  M.  Hillebrand,  B.  J.  Hosticka,  A.  Teuner,  "A  CMOS  image  sensor  for  high-speed  imaging",  IEEE  International Solid-State  Circuits  Conference,  vol.  XLIII,  pp.  104 - 105,  February  2000.
【特許文献１】特開２００４−２６６５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非特許文献１では、フォトダイオードからサンプルキャパシタＣＳＨに十分な量の電荷転送（好ましくは、完全転送）を行えないので、サンプルキャパシタＣＳＨとフォトダイオードのキャパシタンスＣＤとの容量比による増幅を行うことができない。このため、フォトダイオードの面積が大きくなると、高い電荷−電圧変換利得が得られない。また、フォトダイオードからの信号を受ける浮遊拡散層やサンプルキャパシタＣＳＨを初期化した際のリセットノイズを除去できないので、回路構成は非常に簡単である一方で、画素のノイズが大きい。
【０００５】
特許文献１の回路では、リセットトランジスタを用いてアンプの入出力を接続することによって、アンプの動作点を決めている。しかし、フォトダイオードに埋め込みフォトダイオードを用いて十分に多数の電荷の転送（好ましくは、完全転送）を行うには該アンプの入力の動作電圧が低すぎる。このため、高効率転送が提供されない可能性がある。また、アンプの入力の動作電圧が低いので、アンプへの入力をｎチャネルＭＯＳトランジスタで受けている。ｎチャネルＭＯＳトランジスタを用いることによって、アンプの出力における信号振幅を得ている。
【０００６】
本発明は、フォトダイオードによって生成された電荷を高い効率で転送可能であると共に、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去するための信号レベルおよびリセットレベルの２つの信号を簡易な回路で提供可能な、イメージセンサのための画素を提供することを目的とする。また、本発明は、画素のフォトダイオードによって生成された電荷の高い転送効率および電子シャッタ機能を提供可能であり、画素のリセットノイズを除去可能なイメージセンサデバイスを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面は、イメージセンサのための画素である。この画素は、（ａ１）フォトダイオードと、（ｂ１）電子シャッタ動作のための転送信号に応答して前記フォトダイオードからの電荷を浮遊半導体領域に転送するための転送スイッチと、（ｃ１）リセット動作のための信号に応答して前記浮遊半導体領域をリセットするための第１のリセットスイッチと、（ｄ１）前記浮遊半導体領域からの信号を受ける入力と出力とを有する反転増幅器と、（ｅ１）前記反転増幅器の前記出力からの電荷を保持するためのホールド回路と、（ｆ１）前記リセット動作のための信号に応答して前記反転増幅器の前記出力にリセット電圧を与えるための第２のリセットスイッチと、（ｇ１）前記反転増幅器の前記入力と前記出力との間に接続されており、前記リセット動作により生じるオフセット電荷を格納するための第１のキャパシタと、（ｈ１）選択信号に応答して、前記ホールド回路に格納された電荷に対応するデータを信号線に提供するための出力回路とを備える。前記電子シャッタ動作が完了したとき、前記ホールド回路にはリセットレベルに対応する電荷が格納されると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納される。
【０００８】
この画素によれば、第１及び第２のリセットスイッチを用いて浮遊半導体領域及び反転増幅器の出力にそれぞれリセット電圧を与えるので、フォトダイオードからの電荷が十分に転送されるように浮遊半導体領域をリセット可能であるだけでなく、反転増幅器の出力において大きな振幅が得られるように反転増幅器の出力にリセット電圧を付与できる。また、反転増幅器の入力と出力との間にリセットの際に電位差が生じ、この電位差はオフセット電荷として第１のキャパシタに格納される。さらに、リセットレベルに対応する電荷をホールド回路に格納すると共に、信号レベルに対応する電荷を浮遊半導体領域に格納することによって、電子シャッタ動作と共にノイズキャンセル用信号を生成する。
【０００９】
本発明に係る画素では、前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第２のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を提供するための第２の転送スイッチとを備えることができる。前記電子シャッタ動作の後に、前記第２のキャパシタはリセットレベルに対応する電荷を保持する共に、前記浮遊半導体領域は前記フォトダイオードからの電荷を保持し、前記出力回路を介して前記リセットレベルを読み出した後に、前記第２のキャパタは前記第２の転送スイッチを介して信号レベルに対応する電荷を受ける。
【００１０】
この画素によれば、リセット動作の際に第２の転送スイッチを導通させることによって、リセットレベルに対応する電荷が第２のキャパシタに格納される。第２の転送スイッチを非導通にすることによって、その電荷が第２のキャパシタに保持される。電子シャッタ動作による光信号をこの保持中に生成すると共に、リセットレベルおよび信号レベルに対応する２つの信号を出力回路を介して読み出し可能である。
【００１１】
本発明に係る画素では、前記ホールド回路は、前記反転増幅器の前記出力ノードからの電荷を格納するための第３のキャパシタと、前記反転増幅器の前記出力ノードからの電荷を前記第３のキャパシタに提供するための第３の転送スイッチとを更に含むことができる。電子シャッタ動作が完了したとき、前記第２のキャパシタにはリセットレベルに対応する電荷が格納されていると共に、前記浮遊半導体領域には前記フォトダイオードからの電荷が格納されており、前記電子シャッタ動作の後に、前記第２及び第３のキャパシタの一方は前記リセットレベルに対応する電荷を保持すると共に、前記第２及び第３のキャパシタの他方は、信号レベルに対応する電荷を保持し、前記出力回路は、前記選択信号に応答して前記第３のキャパシタに格納された電荷に対応するデータを別の信号線に提供する。
【００１２】
この画素によれば、リセット動作の際に、例えば第２の転送スイッチを導通させることによって、リセットレベルに対応する電荷が第２のキャパシタに格納される。第２の転送スイッチを非導通にすることによって、その電荷が第２のキャパシタに保持される。また、電子シャッタ動作のための転送において、浮遊半導体領域における電圧は、反転増幅器によって増幅される。反転僧服器の出力からの電荷は例えば第３のキャパシタに格納された第３の転送スイッチを開いて保持される。このため、浮遊半導体領域を信号電荷の保持のために使用する時間を短縮でき、浮遊半導体領域のｐｎ接合への光の漏れ込みによって発生されるノイズ電荷の影響を低減可能であり、信号光に対応した高精度の信号生成が可能になる。
【００１３】
本発明に係る画素では、前記第３の転送スイッチは、前記第２のキャパシタの一端と前記第３のキャパシタの一端との間に接続されており、前記第３のキャパシタにはリセットレベルに対応する電荷が格納され、前記第２のキャパシタには信号レベルに対応する電荷が格納される。
【００１４】
この画素によれば、リセット動作の際に、リセットレベルに対応する電荷が第２及び第３のキャパシタの各々に格納される。電子シャッタ動作が完了した後に、第３のキャパシタはリセットレベルに対応する電荷を保持すると共に、第３のキャパシタはリセットレベルに対応する電荷を保持する。
【００１５】
本発明に係る画素では、前記反転増幅器の前記入力の第１のリセット電圧は前記第１のリセットスイッチを介して第１のリセット線から供給され、前記反転増幅器の前記出力の第２のリセット電圧は前記第２のリセットスイッチを介して第２のリセット線から供給される。前記第１のリセット電圧は前記第２のリセット電圧より大きく、前記第２のリセットスイッチは電界効果トランジスタを含む。この画素によれば、第１及び第２のリセット電圧は、それぞれ、第１及び第２のリセット線上の電圧によって別個に決定される。
【００１６】
本発明に係る画素では、前記第１のリセットスイッチは、ディプリーション型ｎチャネル電界効果トランジスタを含むことができる。ディプリーション型ｎチャネル電界効果トランジスタによって浮遊半導体領域のリセット電位を高くできる。或いは、本発明に係る画素では、前記第１のリセットスイッチは、エンハンスメント型ｐチャネル電界効果トランジスタを含むことができる。エンハンスメント型ｐチャネル電界効果トランジスタによって浮遊半導体領域のリセット電位を高くできる。また、可能な場合には、前記第１のリセットスイッチは、エンハンスメント型ｎチャネル電界効果トランジスタを含むようにできる。
【００１７】
本発明に係る画素は、（ａ２）フォトダイオードと、（ｂ２）電子シャッタ動作のための転送信号に応答して、前記フォトダイオードからの信号電荷を前記浮遊半導体領域に転送するための転送スイッチと、（ｃ２）前記浮遊半導体領域に接続された入力と出力とを有し、前記転送スイッチによる信号電荷の転送に応答して前記浮遊半導体領域からの信号を増幅する反転増幅器と、（ｄ２）前記反転増幅器の前記出力ノードからの電荷を格納するためのホールド手段と、（ｅ２）前記反転増幅器の前記入力と前記出力ノードとの間に接続されたキャパシタと、（ｆ２）前記反転増幅器の前記出力及び前記浮遊半導体領域をそれぞれリセットすることによって前記キャパシタの両端にオフセット電圧を発生させるリセット手段と、（ｇ２）選択信号に応答して、前記ホールド手段に格納された電荷に対応する画素データを信号線に提供するための出力手段とを備える。
【００１８】
この画素によれば、リセット手段を用いて浮遊半導体領域及び反転増幅器の出力ノードにそれぞれのリセット電圧を与えるので、フォトダイオードからの電荷が十分に転送されるように浮遊半導体領域をリセット可能であるだけでなく、反転増幅器において大きな振幅が得られるように反転増幅器の出力ノードにリセット電圧を付与できる。また、この電位差は、オフセット電荷としてキャパシタに格納される。転送スイッチによる電荷の転送に応答して、キャパシタ及び反転増幅器を用いて、増幅された信号が生成される。
【００１９】
本発明に係る画素では、前記反転増幅器は、前記浮遊半導体領域からの信号を直接に受ける駆動トランジスタと、前記駆動トランジスタに接続された負荷とを含むことができる。好ましくは、前記反転増幅器は、前記浮遊半導体領域からの信号を受けるゲートを有するエンハンスメント型ｐチャネル電界効果トランジスタと、前記エンハンスメント型ｐチャネル電界効果トランジスタに接続された負荷とを含むことができる。この画素では、エンハンスメント型ｐチャネル電界効果トランジスタが浮遊半導体領域からの信号を受けるので、反転増幅器の利得を低下させることなく浮遊半導体領域の電位を高くすることができる。
【００２０】
本発明に係る画素では、前記負荷は、バイアス線に接続されたゲートを有するｎチャネル電界効果トランジスタを含み、前記反転増幅器の前記出力のリセットのための電圧は、前記バイアス線から提供される。リセット電圧及び負荷トランジスタのバイアス電圧をバイアス線を介して提供できるので、ラインの兼用による画素のサイズ増加を抑制しながら、キャパシタの両端にオフセット電圧を発生させるように反転増幅器の出力ノード及び浮遊半導体領域をそれぞれリセットすることができる。
【００２１】
本発明に係る画素では、前記反転増幅器はカスコード型増幅回路を有することができる。この増幅回路に流れる電流は、負荷トランジスタに与えるバイアス電圧によって決定される。このため、画素の動作モードに応じてこのバイアス電流を変更することによって、イメージセンサの消費電流を低減することに役立つ。例えば、カスコード型増幅回路の電流を信号蓄積時に低減できる。
【００２２】
本発明の画素では、前記フォトダイオードは埋め込みフォトダイオードであることが好ましい。この埋め込みフォトダイオードでは、フォトダイオードの暗電流を低減できる。
【００２３】
本発明に係る別の側面はイメージセンサデバイスである。このイメージセンサデバイスは、ロウとカラムに配列された複数の画素を含む画素アレイと、各カラムに含まれる前記画素の各々にカラム線を介して信号を受ける信号処理回路と、前記画素アレイに転送信号を電子シャッタ動作のために生成する制御回路とを備える。前記画素の各々は、これまでに説明された様々な構造を有することができる。前記信号処理回路は、前記画素の前記リセットレベルと前記信号レベルとの差をキャンセルする。このイメージセンサデバイスによれば、リセットレベルと信号レベルとの差を求めることができるので、リセットノイズを低減でき、また電子シャッタ動作を行わせる。
【００２４】
本発明のイメージセンサデバイスでは、前記信号処理回路は、前記リセットレベルに対応した信号及び前記信号レベルに対応した信号を保持するためのサンプル・ホールド回路を含む。このイメージセンサデバイスによれば、リセットレベルと信号レベルとの差を求めるために、サンプル・ホールド回路にリセットレベルと信号レベルを格納できる。
【００２５】
本発明の上記の目的及び、他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２６】
以上説明したように、本発明によれば、イメージセンサのための画素が提供され、このイメージセンサは、フォトダイオードによって生成された電荷を高い効率で転送可能であると共に、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去するための信号レベルよびリセットレベルの２つの信号を簡易な回路で提供可能である。また、本発明によれば、イメージセンサデバイスが提供され、このイメージセンサデバイスは、画素のフォトダイオードによって生成された電荷を高い効率で転送可能であると共に、電子シャッタ機能を提供可能であり、画素のリセットノイズを除去可能である。
【発明を実施するための最良の形態】
【００２７】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のイメージセンサのための画素及びイメージセンサデバイスに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２８】
図１は、本実施の形態に係る、イメージセンサのための画素の回路を示す図面である。この画素１１は、フォトダイオード１３と、転送スイッチ１５と、浮遊半導体領域１７と、第１のリセットスイッチ１９と、反転増幅器２１と、ホールド回路２３と、第２のリセットスイッチ２５と、第１のキャパシタ２７と、出力回路２９とを含む。転送スイッチ１７は、電子シャッタ動作のための転送信号ＴＸに応答してフォトダイオード１３からの電荷を浮遊半導体領域１７に転送する。第１のリセットスイッチ１９は、リセット動作のためのリセット信号Ｒに応答して浮遊半導体領域１７をリセットする。反転増幅器２１は入力２１ａ及び出力２１ｂを有しており、また、入力２１ａは浮遊半導体領域１７からの信号を受ける。ホールド回路２３は、反転増幅器２１の出力ノードからの電荷を保持する。第２のリセットスイッチ２５は、リセット動作のためのリセット信号Ｒに応答して反転増幅器２１の出力ノードにリセット電圧を与える。第１のキャパシタ２７は、入力２１ａに接続された一端２７ａと出力２１ｂに接続された他端２７ｂとを有しており、またリセット動作により生じるオフセット電荷ＱＯＦＦＳＥＴを格納する。キャパシタ２７は、反転増幅器２１の帰還キャパシタＣＳとして働く。出力回路２９は、選択信号Ｓ（ｉ）に応答して、ホールド回路２３に格納された電荷ＱＳＨに対応するデータを信号線に提供する。
【００２９】
この画素１１は、電源線を介して電源ＶＤＤ（例えば３．３ボルト）に接続されている。浮遊半導体領域１７は、フォトダイオード１３から転送された電荷を格納するためのキャパシタＣＦＤを有しており、このキャパシタＣＦＤは、半導体集積回路に含まれるｐｎ接合の空乏層キャパシタによって提供される。フォトダイオード１３は、ｐｎ接合による空乏層キャパシタＣＤを有する。フォトダイオード１３は、アノード１３ａ及びカソード１３ｂを有する埋め込みフォトダイオードＰＤであることが好ましい。この埋め込みフォトダイオードＰＤでは、フォトダイオード１３の暗電流を低減できる。
【００３０】
図２は、埋め込みフォトダイオードの一例の構造を示す。この埋め込みフォトダイオードＰＤは、半導体基板（ｐ−ｓｕｂ）の表面に設けられ比較的浅いｐ＋型半導体領域ＡＮと、半導体基板（ｐ−ｓｕｂ）の表面に設けられ比較的深いｎ型半導体領域ＫＤとを含む。ｐ＋型半導体領域ＡＮとｎ型半導体領域ＫＤとはｐｎ接合Ｊを形成する。このｐｎ接合Ｊは半導体基板内に位置し埋め込まれているので、フォトダイオードＰＤの暗電流が非常に小さい。ｐ＋型半導体領域ＡＮは、半導体基板（ｐ−ｓｕｂ）を介して接地線に接続される。ｎ型半導体領域ＫＤはトランジスタ（ＭＴ）のソース領域と共用されており、このため、フォトダイオードＰＤはトランジスタ（ＭＴ）に接続されている。
【００３１】
信号光ＬＳを受光したフォトダイオードＰＤはｐｎ接合Ｊにおいて電荷対を生成する。トランジスタ（ＭＴ）は、制御端子への信号ＴＸに応答して、フォトダイオードＰＤの電荷をトランジスタ（ＭＴ）の他方の半導体領域ＦＤ（例えばｎ型）に転送する。転送に先立って、ドーパントが添加された半導体領域ＦＤはトランジスタ（ＭＲ）を用いてリセットされている。半導体領域ＦＤは浮遊半導体領域１７として用いられる。
【００３２】
転送トランジスタがターンオンからターンオフに変化して電子シャッタ動作が完了したとき、ホールド回路２３にはリセットレベルＶＲＳに対応する電荷が格納されると共に、浮遊半導体領域１７にはフォトダイオード１３からの電荷が格納される。つまり、信号レベルを記憶するための追加のサンプル・ホールドキャパシタを用いずに、反転増幅器２１の入力２１ａに接続された浮遊半導体領域１７に信号レベルＶＳＧを記憶できる。したがって、この画素１１は、リセットノイズをキャンセルするための２つの電圧レベルを提供できる。
【００３３】
この画素１１によれば、リセットスイッチ１９、２５を用いて浮遊半導体領域１７及び反転増幅器２１の出力２１ｂにそれぞれリセット電圧を与えるので、フォトダイオード１３からの電荷が十分に転送されるように浮遊半導体領域１７をリセット可能であるだけでなく、反転増幅器２１の出力振幅が大きくなるように反転増幅器２１の出力ノードにリセット電圧を付与できる。また、反転増幅器２１の入出力間２１ａ、２１ｂにリセットの際に電位差が生じる。この電位差はオフセット電荷ＱＯＦＦＳＥＴとしてキャパシタ２７に格納されるので、信号レベルＶＳＧにも反映される。画素１１からの信号を受ける回路において、リセットノイズをキャンセルの際に一緒にキャンセルされる。さらに、微小な帰還キャパシタを用いることによって、高感度なイメージセンサの画素回路を提供可能である。一例の画素では、キャパシタンスＣＦＤは5ｆＦであり、キャパシタンスＣＤは10ｆＦであり、キャパシタンスＣＳは2ｆＦであり、キャパシタンスＣＳＨは50ｆＦである。帰還キャパシタのキャパシタンスＣＳはキャパシタＣＤより小さく、好適には、キャパシタＣＤ／ＣＳは5以上である。電荷転送を行わないタイプでは、電荷−電圧変換ゲインがフォトダイオードの容量（キャパシタンス）で決まってしまい、例えば、キャパシタンスＣＤが１０ｆＦでありこれが支配的だとすると、１６μＶ／電子である。電荷転送型の画素では、転送先の容量（キャパシタンス）で決めることができ、一般的には浮遊拡散層の容量ＣＦＤになります。キャパシタンスＣＦＤ=２ｆＦであると、電荷−電圧変換ゲインは、８０μＶ／電子となり、高感度になります。本実施の形態の回路では、アンプの負帰還の効果で、フォトダイオードから転送されるすべての電荷は、キャパシタＣＳに転送され、変換ゲインは、キャパシタＣＳで決まる。つまり、本回路で、電荷転送を行わない方式に比べて、どれだけ良いかという意味で、ＣＤ／ＣＳをより大きくすることが好ましい。
【００３４】
画素１１では、ホールド回路２３は、第２のキャパシタ３１及び第２の転送スイッチ３３を備えることができる。このキャパシタ３１は、反転増幅器２１の出力２１ｂからの電荷を格納する。転送スイッチ３３は、サンプル・ホールド信号ＳＨ（ｉ）に応答して反転増幅器２１の出力ノードからの電荷をキャパシタ３１に提供する。電子シャッタ動作の後に、キャパシタ３１はリセットレベルＶＲＳに対応する電荷を保持する共に、浮遊半導体領域１７はフォトダイオード１３からの電荷（電圧ＶＦＤ）を保持する。
【００３５】
この画素１１によれば、リセット動作の際に転送スイッチ３３を導通させることによって、リセットレベルＶＲＳに対応する電荷がキャパシタ３１に格納される。転送スイッチ３３の非導通にすることによって、その電荷がキャパシタ３１に保持される。電子シャッタ動作による光信号をこの保持中に生成できる。また、出力回路２９を介してリセットレベルＶＲＳに対応する信号を読み出し可能である。この後に、ホールド回路２３を介して信号レベルＶＳＧを読み出す。
【００３６】
この画素１１では、スイッチ１５、１９、２５、３３の各々は、絶縁ゲート電界効果トランジスタを含むことができる。例えば、スイッチ１５はＭＩＳ型トランジスタＭ２を含むことができ、トランジスタＭ２は制御端子（ゲート）１５ａ、電流端子（ソース、ドレイン）１５ｂ、１５ｃを有する。スイッチ２５はＭＩＳ型トランジスタＭ５を含むことができ、トランジスタＭ５は制御端子（ゲート）２５ａ、電流端子（ソース、ドレイン）２５ｂ、２５ｃを有する。スイッチ３３はＭＩＳ型トランジスタＭ６を含むことができ、トランジスタＭ６は制御端子（ゲート）３３ａ、電流端子（ソース及びドレイン）３３ｂ、３３ｃを有する。好適な実施例では、スイッチ１５、２５、３３はｎチャネルＭＯＳ型トランジスタである。なお、浮遊半導体領域１７のリセット電位を所望の値程度に高くできる場合には、リセットスイッチ１９としてエンハンスメント型ｎチャネル電界効果トランジスタを用いてもよい。
【００３７】
また、画素１１では、リセットスイッチ１９はディプリーション型絶縁ゲート電界効果トランジスタＭ１を含むことができる。ディプリーション型ｎチャネルＭＩＳ型トランジスタによって浮遊半導体領域のリセット電位を高くできる。トランジスタＭ１は制御端子（ゲート）１９ａ、電流端子（ソース及びドレイン）１９ｂ、１９ｃを有する。或いは、リセットスイッチ１９は、エンハンスメント型ｐチャネル絶縁ゲート電界効果トランジスタを含むことができる。エンハンスメント型ｐチャネルＭＩＳ型トランジスタによって浮遊半導体領域のリセット電位を高くできる。ｐチャネルトランジスタのゲートには、ｎチャネルトランジスタの制御信号を反転した制御信号が与えられる。
【００３８】
以上説明したように、十分に大きな転送率で電荷転送（好ましくは、完全転送）がフォトダイオード１３から浮遊半導体領域１７に生じるように、浮遊半導体領域１７の動作電圧を高くする設定する。また、反転増幅器２１の入力２１ａと出力２１ｂにそれぞれ別々のスイッチ１９、２５を接続して、個々の電圧にリセットする。これによって、リセットする際にオフセット電荷を帰還キャパシタ２７に設定する。フォトダイオード１３からの電荷転送に応答して、反転増幅器２１の出力に十分な信号振幅が得られる。
【００３９】
このようなリセットを実現するためには、反転増幅器２１の入力２１ａは、第１のリセット電圧Ｖ１に設定され、反転増幅器２１の出力２１ｂは、第２のリセット電圧Ｖ２に設定される。リセット電圧Ｖ１は、リセットスイッチ１９を介して第１のリセット線ＶＲ１から供給される。リセット電圧Ｖ２は、リセットスイッチ２５を介して第２のリセット線Ｖｂｉａｓから供給される。第１のリセット電圧Ｖ１は第２のリセット電圧Ｖ２より大きい。これらのリセット電圧Ｖ１、Ｖ２は、それぞれ、第１及び第２のリセット線ＶＲ１、ＶＲ２上の電圧Ｖ１、Ｖｂｉａｓによって別個に決定される。
【００４０】
反転増幅器２１は駆動トランジスタ３５及び負荷３７を含むことができる。駆動トランジスタ３５は、浮遊半導体領域１７からの信号を直接に受ける。負荷３７は、駆動トランジスタ３５に接続されている。好ましくは、駆動トランジスタ３５はエンハンスメント型ｐチャネル絶縁ゲート電界効果トランジスタＭ４であり、このトランジスタＭ４のゲート３５ａは、浮遊半導体領域１７からの信号を受け、またドレイン３５ｂは負荷３７の一端及び出力２１ｂに接続され、ソース３５ｃは、電源線を介して電源ＶＤＤに接続されている。ｐチャネル電界効果トランジスタＭ４を用いるので、浮遊半導体領域１７の電位を高く設定するともに、反転増幅器２１の利得を低下させることない。負荷３７はｎチャネル絶縁ゲート電界効果トランジスタＭ３を含み、バイアス線Ｖｂｉａｓをゲート３７ａに受けて電流源になり、ドレイン３７ｂは、トランジスタＭ４のドレイン３５ｂ及び出力２１ｂに接続され、ソース３７ｃは、接地線に接続されている。
【００４１】
反転増幅器２１の出力２１ｂのリセットのための電圧は、バイアス線Ｖｂｉａｓから提供される。バイアス線Ｖｂｉａｓを介してリセット電圧及び負荷トランジスタＭ３のバイアス電圧を提供できるので、画素のサイズの変化を抑制しながら、キャパシタ２７の両端にオフセット電圧を発生させるように反転増幅器２１の出力２１ｂ及び浮遊半導体領域１７をそれぞれリセットできる。
【００４２】
反転増幅器２１は、上記のソース接地増幅回路に限定されることなく、例えばカスコード型増幅回路が反転増幅器２１として採用される。図３は、反転増幅器に用いられるカスコード型増幅回路の一例を示す。カスコード型増幅回路３９は、電源線ＶＤＤと出力ＯＵＴとの間に直列に接続された複数のｐチャネル電界効果トランジスタ（例えばトランジスタM４１、M４２）を含み、また接地線と出力ＯＵＴとの間に直列に接続された複数のｎチャネル電界効果トランジスタ（例えばトランジスタM３１、M３２）を含む。
【００４３】
トランジスタM４２のゲートは浮遊半導体領域１７からの信号Ｖｉｎを受ける。トランジスタM４１のゲートは、カスコード動作のためのバイアス電圧ＰＳ（例えば、電源３．３ボルトのとき、２．０ボルトである）を受ける。画素の動作モード（例えば、パワーダウンモード）に応じて、カスコード型増幅回路の電流を信号蓄積時に低減するために、バイアス電圧ＰＳを制御してもよい。トランジスタM３１、M３２のゲートは、電流源の出力特性を決定するためのバイアス電圧Ｖｂ１、Ｖｂ２（それぞれ、例えば１．２ボルト、０．８ボルト）を受ける。
【００４４】
出力回路２９はスイッチ２９ａ、２９ｂを含み、より具体的には、選択信号Ｓ（ｉ）に応答するトランジスタＭ８と、ホールド回路２３からの信号に応答するトランジスタＭ７とを含む。トランジスタＭ７、Ｍ８は直列に接続されており、出力回路２９はソースフォロア回路を含むので、バッファアンプとして動作する。選択信号Ｓ（ｉ）に応答してトランジスタＭ８が導通しているとき、トランジスタＭ７は、ホールド回路２３に格納された電荷ＱＳＨに対応した信号を信号線Ｃｊに提供する。
【００４５】
以上説明したように、フォトダイオードＰＤからの電荷を浮遊半導体領域１７に格納すると共に、ホールド手段としてホールド回路２３を用いて、電子シャッタ動作期間中に反転増幅器２１の出力ノードのリセット電圧を格納する。このため、この画素は、リセットレベル及び信号レベルの両方を生成できる。また、リセット手段としてリセット回路４１を用いて、反転増幅器２１の出力２１ｂ及び浮遊半導体領域１７をそれぞれリセットする。このため、リセットが完了したとき、例えば、反転増幅器２１の出力２１ｂの電位が入力２１ａの電位よりも小さくできる。これにより、フォトダイオードＰＤから浮遊半導体領域１７へ転送される電荷量を増大させるようにできる。上記のリセットによってキャパシタ２７の両端にオフセット電圧が格納される。このため、浮遊半導体領域１７へ転送される電荷に応答して反転増幅器２１が動作するとき、反転増幅器２１の出力振幅の変化を大きくできる。つまり、フォトダイオードＰＤからの電荷が十分に転送されるように浮遊半導体領域１７をリセット可能であるだけでなく、反転増幅器２１の出力２１ｂにおいて大きな振幅が得られるように反転増幅器２１の出力２１ｂにリセット電圧を付与できる。
【００４６】
図４は、本実施の形態に係るイメージセンサデバイスの構成を概略的に示す図面である。このイメージセンサデバイス５１は、画素アレイ５３、信号処理回路５５及び制御回路５７を含む。画素アレイ５３は、ロウとカラムに配列された複数の画素（例えば、画素１１）を含み、画素の構造は、これまでに説明された構造に限定されることない。信号処理回路５５は、各カラムに含まれる画素１１の各々にカラム線Ｃ１〜ＣＭを介して信号を受ける。例えば、カラム線Ｃ１には、Ｎ個の画素１１が接続されている。また、カラム線Ｃ１〜ＣＭの各々には電源流のためのトランジスタＭＣＳが接続されている。信号処理回路５５は、カラム線毎に設けられたＣＤＳ回路５５ａを含み、ＣＤＳ回路５５ａは、例えばサンプル・ホールド回路５５ｂ及び／又はノイズキャンセル回路５５ｃを含むことができる。サンプル・ホールド回路５５ｂは、リセットレベルに対応した信号及び信号レベルに対応した信号を保持し、ノイズキャンセル回路５５ｃはリセットレベルと信号レベルとの差を生成する。このため、信号処理回路５５は、画素１１のリセットノイズをキャンセルできる。また、制御回路５７は、電子シャッタ動作のための転送信号ＴＸを生成して画素アレイ５３に提供する。このイメージセンサデバイス５１によれば、リセットノイズが低減され、また電子シャッタ動作が可能になる。
【００４７】
イメージセンサデバイス５１では、第１のシフトレジスタ（例えば、垂直シフトレジスタ）５９は、サンプル・ホールド信号ＳＨ（ｉ）及び選択信号Ｓ（ｉ）を画素アレイ５３に提供する（ｉ＝１〜Ｎ）。第２のシフトレジスタ（例えば、水平シフトレジスタ）６１は、信号処理回路５５内のＣＤＳ回路５５ａに水平転送信号を送り、該ＣＤＳ回路５５ａから映像信号出力回路６３に読み出し信号を転送する。映像信号出力回路６３は、信号増幅及び／または信号処理のための回路６３ａを含むことができる。タイミング発生回路６５は、シフトレジスタ５９、６１のために信号ＳＨ、ＳＶ、ΦＲ、ΦＳ等のタイミング信号を生成する。リセット生成回路６６は、画素アレイ５３の画素１１のために、信号Ｒ（必要な場合には＿Ｒ（Ｒの反転信号））、信号Ｒ１、信号Ｖｂｉａｓ等を生成する。また、バイアス電圧回路６７は、電流源トランジスタＭＣＳのための制御信号を生成する。
【００４８】
イメージセンサデバイス５１は一例であり、これと異なる回路構成、例えば信号処理回路５５がカラム毎にＡ／Ｄ変換器を設ける構成であることができる。Ａ／Ｄ変換器を用いれば、ディジタル化した信号を読み出すことができる。或いは、全画素同時シャッタは、科学計測用の高速度イメージセンサに有用であるので、並列のディジタルバスで高速に読み出ししても良い。
【００４９】
図５は、図４に示されたイメージセンサデバイスの動作を示すタイミングチャートを示す図面である。図１に示された画素回路は、全画素同時シャッタ機能を有する。１フレームＴＦの周期は、電子シャッタ動作の期間ＴＥＳと信号読み出しの期間ＴＲＯに分けられる。フォトダイオードＦＤには、図２に示された埋め込みフォトダイオードを用いることが好ましい。
【００５０】
まず、フォトダイオードＰＤは、受けた光によって生成された電子を蓄積する。その電子による電荷を、転送信号ＴＸに応答するトランジスタＭ２を導通させて、浮遊半導体領域１７に転送する。転送信号ＴＸによる転送の前に、リセット信号Ｒに応答するリセット回路４１を用いて、反転増幅器２１の入力２１ａに接続された浮遊半導体領域１７をリセットすると共に反転増幅器２１の出力２１ｂに電圧Ｖｂｉａｓを与える。このリセット動作は、リセット用トランジスタＭ１、Ｍ５によって行われる。このときにリセットノイズが発生する。このリセットノイズは浮遊半導体領域１７に電荷として格納される。また、リセット用トランジスタＭ１、Ｍ５を非導通にする際に、反転増幅器２１の入力２１ａの電位と反転増幅器２１の出力２１ｂの電位との電位差に依存したオフセット電圧Ｖｏｆｆｓｅｔが帰還キャパシタ２７に格納される。キャパシタ２７の一端２７ａ（反転増幅器２１の入力２１ａ）の電圧が大きく、他端２７ｂ（反転増幅器２１の出力２１ｂ）の電圧が小さい。
【００５１】
トランジスタＭ１、Ｍ５を非導通にした直後において、反転増幅器２１の入力２１ａにおける電圧ＶＦＢ（０）及び出力２１ｂの電圧Ｖａ（０）は、それぞれ、式（１）、（２）で表される電圧
【００５２】
【数１】
2008252695.tif 000003
【００５３】
【数２】
2008252695.tif 000004
【００５４】
に設定される。
【００５５】
「ＶＴｐ」はｐチャネルＭＯＳトランジスタＭ３のしきい値電圧（負値）であり、「Ｉｂｉａｓ」はｐチャネルＭＯＳトランジスタＭ３のバイアス電流であり、「ｇｍｐ」は、ｐチャネルＭＯＳトランジスタＭ３の相互コンダクタンスである。具体例として、ＶＤＤ＝３ボルト、ＶＴＰ＝−０．８ボルト、Ｉｂｉａｓ＝１μＡ、ｇｍｐ＝１０−５ｍｈｏと設定する。このとき、電圧ＶＦＢ（０）＝２ボルト及び電圧Ｖａ（０）＝１ボルトである。このような設定によれば、浮遊半導体領域１７の動作電圧を高い値、例えば２ボルトに設定でき、引き続く動作として行われるフォトダイオードＦＤからの転送電荷量が増大する。また、反転増幅器２１の出力２１ｂのリセット電圧を低く、例えば１ボルトに設定でき、フォトダイオードＦＤからの電荷転送に応答する反転増幅器の出力振幅の変化を大きくできる。
【００５６】
次いで、転送信号ＴＸに応答して転送トランジスタＭ２を導通させてフォトダイオードＦＤの電荷を転送すると、反転増幅器２１の出力２１ｂは、式（３）で表される電圧
【００５７】
【数３】
2008252695.tif 000005
【００５８】
に設定される。「ｑ」は素電荷であり、「Ｎｓ」は転送電子数である。つまり、反転増幅器２１の出力２１ｂの電圧は、転送前の初期値Ｖａ（０）を基準として信号電荷に比例して上昇する。また、その電圧変化量は帰還キャパシタＣＳに反比例するので、帰還キャパシタＣＳを小さくすることによって反転増幅器２１の感度が向上する。さらに、信号電荷によって出力電圧が上昇するので、十分に大きな信号振幅を得るためには初期電圧を低く設定することが好適であり、上記のようなオフセット電荷を与えることが有効である。
【００５９】
図１に示される画素１１では、まず、リセット信号Ｒによって帰還キャパシタＣＳをリセットした電圧Ｖａ（０）をホールド回路２３に記憶する。この記憶のために、トランジスタＭ６をターンオンにした後に、ターンオフにする。この電圧Ｖａ（０）は、リセットしたとき発生するリセットノイズに対応する電荷も考慮されている。トランジスタＭ２を導通させたとき、反転増幅器２１の出力２１ｂは、式（３）)の電圧が記憶される。転送トランジスタＭ２による電荷転送は、画素アレイ５１内の全画素１１で一斉に行なわれるので、すべての画素でのタイミングが一致して全画素同時の電子シャッタ動作が行える。これまでの動作が、タイミングチャートにおいて電子シャッタ動作期間ＴＥＳ中に行われる。リセットノイズのキャンセルは、画素アレイ５１から外部に読み出しを行うときになされる。
【００６０】
画素アレイ５１のある画素カラム（例えばｉ行目カラム）の読み出しを説明する。信号読み出し動作期間ＴＲＤの１水平周期ＴＨにおいて、まず、制御信号Ｓ（ｉ）に応答して画素選択トランジスタＭ８が導通になり、まずホールドキャパシタＣＳＨに記憶されリセットレベルに対応する信号が、ｉ行目カラムのためのサンプル・ホールド回路のキャパシタにクロックΦＲに応答して格納される。次いで、画素内のトランジスタＭ６を再びターンオンにした後にターンオフにすることによって、反転増幅器２１の出力２１ｂの電圧をホールドキャパシタＣＳＨに記憶する。この後に、制御信号Ｓ（ｉ）を用いて画素選択トランジスタＭ８を導通させると、ホールドキャパシタＣＳＨに記憶され信号レベルに対応する信号が、ｉ行目カラムのためのサンプル・ホールド回路のキャパシタにクロックΦＳに応答して格納される。これらのカラムの信号処理回路の２つのサンプル・ホールドキャパシタに保持された電圧値の差を、例えば水平読み出し後求めることによって、ノイズキャンセルが行われる。ノイズキャンセルによれば、リセットノイズや、画素１１の出力回路（例えば、バッファアンプ）等によって発生される固定パターンノイズが低減され、ノイズが低減された信号が読み出される。この後に、信号読み出し動作期間ＴＲＤ内の次の１水平周期ＴＨの動作が信号Ｓ（ｉ＋１）に応答して行われる。
【００６１】
図１に示された画素回路では、電子シャッタ動作に応答して信号電荷がフォトダイオードＦＤから浮遊半導体領域１７に転送され、反転増幅器２１は、浮遊半導体領域１７からの信号レベルに応じて動作する。浮遊半導体領域１７に光の漏れこみが生じると、漏れこむノイズ光による電荷が浮遊半導体領域１７のｐｎ接合に発生する。この電荷量は、浮遊半導体領域１７をリセットしてから読み出されるまでの時間にほぼ比例する。電子シャッタ動作が完了して後に、画素アレイ５３のロウを順に選択して画素データを読み出す。このため、ノイズ光を受ける量が選択順序に応じて異なり、フォトダイオード１３に蓄積された信号電荷とは別に電荷が画像に加わる。高精度の画像が必要とされ場合には、微小なノイズ光にも配慮が必要である。この追加のノイズ電荷は、画像にひずみを生じさせる。このような場合、ノイズ光の影響を受けにくい画素回路を用いることが好適である。図６は、本実施の形態に係る変形例の画素を概略的に示す図面である。画素１１ａは、ホールド回路２３及び出力回路２９に替えて、それぞれ、ホールド回路２４及び出力回路３０を含む。ホールド回路２４は、キャパシタ３１及び転送スイッチ（トランジスタＭ６）３３に加えて、キャパシタ７１及び転送スイッチ（トランジスタＭ９）７３を含む。キャパシタ７１は、反転増幅器２１の出力２１ｂからの電荷を格納する。転送スイッチ７３は、出力２１ｂからの電荷をキャパシタ７１に提供する。転送スイッチ３３、７３は、それぞれ、制御信号ＳＳ（ｉ）、ＳＲ（ｉ）に応じて動作する。転送スイッチＭ２が閉じられたとき、キャパシタ３３、７３にはリセットレベルに対応する電荷が格納されていると共に、浮遊半導体領域１７にはフォトダイオード１３からの電荷が格納されている。電子シャッタ動作の後に、キャパシタ３１、７１の一方はリセットレベルに対応する電荷を保持すると共に、キャパシタ３１、７１の他方は、信号レベルに対応する電荷を保持する。
【００６２】
出力回路３０はスイッチ３０ａ、３０ｂを更に含み、より具体的には、トランジスタＭ７、Ｍ８に加えてトランジスタＭ９、Ｍ１０を含む。出力回路３０は、選択信号Ｓ（ｉ）に応答して、キャパシタ７３に格納された電荷に対応するデータをカラムＣｊに提供する。本実施例では、カラムＣｊは例えば２本の信号線を含む。トランジスタＭ９、Ｍ１０は直列に接続されておりソースフォロア回路を構成するので、出力回路３０はバッファアンプとして動作する。
【００６３】
図７は、図６に示された画素を含むイメージセンサデバイスの動作を示すタイミングチャートを示す図面である。画素１１ａの転送スイッチ７３は、キャパシタ３１の一端とキャパシタ７１の一端との間に接続されている。画素１１ａのためのイメージセンサデバイスでは、イメージセンサデバイス５１において、信号ＳＨ（ｉ）に替えて信号ＳＳ（ｉ）及びＳＲ（ｉ）を生成するように垂直シフトレジスタを変更することが求められる。各カラムに含まれる各信号線に電流源トランジスタＭＣＳを接続することが求められる。
【００６４】
図７を参照しながら、具体的に、画素１１ａの動作の一例を説明する。リセット動作の際に、転送スイッチＭ６、Ｍ９が導通しているとき、リセットレベルに対応する電荷がキャパシタ３１、７１に格納される。転送スイッチＭ６、Ｍ９の非導通にすることによって、その電荷がキャパシタ３１、７１に保持される。電子シャッタ動作が完了した後に、浮遊半導体領域１７における電圧は反転増幅器２１によって増幅され、転送スイッチＭ６を介して、反転増幅器２１からの信号はキャパシタ３１及びに格納される。転送スイッチＭ６を非導通にすると、キャパシタ３１は、信号レベルに対応する電荷を保持する。水平周期期間ＴＨ中に、リセットレベル及び信号レベルが読み出され、読み出された信号をクロックΦＲ、ΦＳに応答して信号処理回路５５が取り込む。この後に、制御信号Ｓ（ｉ＋１）に対応する次の水平周期期間ＴＨの動作が行われる。ホールド回路２４が信号レベルをクロックΦＳにより信号レベルを読み出しできる。また、当該水壁周期期間ＴＨ中であれば、クロックΦＲによりリセットレベルを読み出しできる。各カラムが２本の信号線を含むイメージセンサデバイスでは、図７のように信号ラッチのタイミングの一例である。
【００６５】
画素１１ａによれば、浮遊半導体領域１７を信号電荷の保持のために使用する時間を短縮でき、信号光に対応した高精度の信号を生成できる。サンプルホールド回路２４のおけるホールドキャパシタンスＣＳＳ、ＣＳＲは、また浮遊半導体領域１７のｐｎ接合キャパシタンスに比べて大きいので、浮遊半導体領域１７のｐｎ接合への光の漏れ込みによって発生されるノイズ電荷の影響を低減可能である。
【００６６】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。
【産業上の利用可能性】
【００６７】
ＣＣＤでは、全画素同時に電子シャッタを行う機能は容易に実現できる。しかし、例えば特殊な高速度イメージセンサ等のＣＭＯＳイメージセンサでは、全画素同時電子シャッタが実現されているけれども、通常はローリングシャッタ動作のみが可能である。ＣＭＯＳ高速度イメージセンサの全画素同時電子シャッタは、ノイズや感度といった性能が十分ではない。ＣＭＯＳイメージセンサにおける性能向上のためには、埋め込みフォトダイオードを用いることは有効であるが、現在実用になっている全画素同時電子シャッタをもつＣＭＯＳ高速度イメージセンサでは、埋め込みフォトダイオードは採用されていない。しかし、高速度イメージセンサにおいても、埋め込みフォトダイオードを用いることが好ましいが、それでも電子シャッタ機能の実現しながら、埋め込みフォトダイオードの利点を活かした高感度・低ノイズの画素回路あるいはイメージセンサデバイスの実現は容易ではない。このような状況に鑑み、本発明は、製造コストの増大を抑制しながら、高感度化と低ノイズ化を可能にする画素回路を提供する。画素内の増幅にチャージアンプを用いることより高感度を実現する。相関二重サンプリングによるリセットノイズの除去のための信号を画素から提供することにより、低ノイズを実現する。このような構成により、埋め込みフォトダイオードの特徴を生かすことができる。例えば、画素のトランジスタ数が多くなるが、これによるフォトダイオード開口率の低下はマイクロレンズを利用して補える。
【図面の簡単な説明】
【００６８】
【図１】図１は、本実施の形態に係るイメージセンサ用の画素回路を示す図面である。
【図２】図２は、埋め込みフォトダイオードの一例の構造を示す図面である。
【図３】図３は、反転増幅器のためのカスコード型増幅回路の一例を示す図面である。
【図４】図４は、本実施の形態に係るイメージセンサデバイスの構成を概略的に示す図面である。
【図５】図５は、図４に示されたイメージセンサデバイスの動作を示すタイミングチャートを示す図面である。
【図６】図６は、本実施の形態の変形例に係るイメージセンサのための画素回路を示す図面である。
【図７】図７は、図６に示された画素回路を用いるイメージセンサデバイスの動作を示すタイミングチャートを示す図面である。
【符号の説明】
【００６９】
１１、１１ａ…画素、１３…フォトダイオード、１５…転送スイッチ、１７…浮遊半導体領域、１９、２５…リセットスイッチ、２１…反転増幅器、２３、２４…ホールド回路、２７…キャパシタ、２９、３０…出力回路、３１、７１…キャパシタ、ＱＯＦＦＳＥＴ…オフセット電荷、ＣＳ…帰還キャパシタ、Ｓ（ｉ）、ＳＳ（ｉ）、ＳＲ（ｉ）…選択信号、ＱＳＨ…格納電荷、ＣＦＤ…キャパシタ、ＰＤ…埋め込みフォトダイオード、ＫＤ…ｎ型半導体領域、ＡＮ…ｐ＋型半導体領域、Ｊ…埋め込みフォトダイオードのｐｎ接合、ＴＸ…転送信号、ＳＨ（ｉ）…サンプル・ホールド信号、ＶＲＳ…リセットレベル、ＶＳＧ…信号レベル、ＣＤ…浮遊半導体領域のキャパシタ、１５、１９、２５、２９ａ、２９ｂ、３０ａ、３０ｂ、３３、７３…スイッチ、４１…リセット回路、Ｖｂｉａｓ…バイアス線、５１…イメージセンサデバイス、５３…画素アレイ、５５…信号処理回路、５７…制御回路、Ｃ１〜ＣＭ…カラム線、５５ａ…ＣＤＳ回路、５５ｂ…サンプル・ホールド回路、５５ｃ…ノイズキャンセル回路、６３…映像信号出力回路、６３ａ…信号増幅及び／または信号処理のための回路、６５…タイミング発生回路、ＳＨ、ＳＶ、ΦＲ、ΦＳ…シフトレジスタのために信号、６６…リセット生成回路、６７…バイアス電圧回路
【図１】
2008252695.tif 000006
【図２】
2008252695.tif 000007
【図３】
2008252695.tif 000008
【図４】
2008252695.tif 000009
【図５】
2008252695.tif 000010
【図６】
2008252695.tif 000011
【図７】
2008252695.tif 000012