(57)【要約】【課題】動作電源電圧を低減でき、かつ、トランス等を用いることなく差動入力にも単一入力にも対応できるようにする。【解決手段】差動増幅器を構成する差動対トランジスタＮ１，Ｎ２の各ソース側に定電流源用トランジスタＮ３，Ｎ４をそれぞれカスコード接続するとともに、差動対トランジスタＮ１，Ｎ２および定電流源用トランジスタＮ３，Ｎ４に対して同電位のバイアス電圧Ｖgsを与えるようにバイアス回路１０を構成することにより、無信号時における差動対トランジスタＮ１，Ｎ２に対するバイアス電圧が定電流源用トランジスタＮ３，Ｎ４に対するバイアス電圧と同じＶgsであっても、各トランジスタＮ１〜Ｎ４に流れるドレイン電流がバイアス回路１０を流れる基準電流Ｉrと等価な電流となるようにして、差動増幅器を正常に動作させることができるようにする。【選択図】        図１
2008141452.tif 000002
【特許請求の範囲】
【請求項１】
１組の差動対トランジスタから成る差動増幅器と、
上記１組の差動対トランジスタのそれぞれのソース側にカスコード接続された複数の定電流源用トランジスタと、
上記１組の差動対トランジスタおよび上記定電流源用トランジスタに対して同電位のバイアス電圧を与えるバイアス回路とを備えたことを特徴とするミキサ回路。
【請求項２】
上記バイアス回路は、入力した基準電流が流れる入力回路および上記基準電流と同じ向きの電流が出力される出力回路から成るカレントミラー回路と、上記カレントミラー回路の入力回路と同一に構成された擬似入力回路とを備えて構成されており、
上記１組の差動対トランジスタのバイアス点を上記擬似入力回路の入力点に接続し、上記定電流源用トランジスタのバイアス点を上記出力回路の出力点に接続したことを特徴とする請求項１に記載のミキサ回路。
【請求項３】
上記バイアス回路は、入力した基準電流が流れる入力回路および上記基準電流と同じ向きの電流が出力される出力回路から成るカレントミラー回路を備えて構成されており、
上記１組の差動対トランジスタのバイアス点を上記入力回路の入力点に接続し、上記定電流源用トランジスタのバイアス点を上記出力回路の出力点に接続したことを特徴とするミキサ回路。
【請求項４】
上記入力回路の入力点にバイパスコンデンサを接続したことを特徴とする請求項３に記載のミキサ回路。
【請求項５】
上記バイアス回路は、カスコード接続された２つのトランジスタを備え、一方のトランジスタのゲートが他方のトランジスタのドレインにダイオード接続されており、
上記１組の差動対トランジスタのバイアス点を上記カスコード接続の入力点に接続し、上記定電流源用トランジスタのバイアス点を上記カスコード接続の出力点に接続したことを特徴とするミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はミキサ回路（周波数変換回路）に関し、例えば、ダブルバランス型のミキサ回路に用いて好適なものである。
【背景技術】
【０００２】
図４は、従来のダブルバランス型ミキサ回路の構成例を示す図である。図４に示すように、ダブルバランス型ミキサ回路は、一対の入力信号ＶＩＮ１，ＶＩＮ２の入力端子対の間に、１組の差動対トランジスタ（Ｎ１，Ｎ２）から成る差動増幅器５１を備えている。この差動増幅器５１は、差動対トランジスタ（Ｎ１，Ｎ２）の各ソースが共通に接続されたコモンソースの構成となっており、そのコモンソース点には定電流源としてのトランジスタＮ３が接続されている。
【０００３】
また、一対のローカル信号Ｖ１，Ｖ２の入力端子対の間に、２組の差動対トランジスタ｛（Ｎ５，Ｎ６），（Ｎ７，Ｎ８）｝から成るダブルバランス回路５２が配置されている。ダブルバランス回路５２は、具体的には以下のように構成されている。
【０００４】
すなわち、一方の差動対トランジスタ（Ｎ５，Ｎ６）のドレイン同士および他方の差動対トランジスタ（Ｎ７，Ｎ８）のドレイン同士がそれぞれ共通接続されている。また、トランジスタＮ５のゲートとトランジスタＮ８のゲートとが共通に接続され、この共通ゲートに一方のローカル信号Ｖ１が入力されるようになっている。また、トランジスタＮ６のゲートとトランジスタＮ７のゲートとが共通に接続され、この共通ゲートに他方のローカル信号Ｖ２が入力されるようになっている。
【０００５】
また、トランジスタＮ５のソースとトランジスタＮ７のソースとが共通に接続され、この共通ソースに一方の出力端子ＯＵＴ１が接続されている。また、トランジスタＮ６のソースとトランジスタＮ８のソースとが共通に接続され、この共通ソースに他方の出力端子ＯＵＴ２が接続されている。また、各トランジスタＮ５〜Ｎ８のドレインは抵抗を介して電源ＶＤＤに接続されている。
【０００６】
さらに、上述の差動増幅器５１は、具体的には以下のように構成されている。すなわち、一方のトランジスタＮ１は、そのドレインが一方の差動対トランジスタ（Ｎ５，Ｎ６）の共通ソースに接続され、ソースがトランジスタＮ３に接続されている。ゲートには一方の入力信号ＶＩＮ１が入力されるようになっている。また、他方のトランジスタＮ２は、そのドレインが他方の差動対トランジスタ（Ｎ７，Ｎ８）の共通ソースに接続され、ソースがトランジスタＮ３に接続されている。ゲートには他方の入力信号ＶＩＮ２が入力されるようになっている。
【０００７】
差動増幅器５１のバイアスは、バイアス回路５３から供給される。このバイアス回路５３において、一方の定電流源Ｉｒ１にトランジスタＮ２１が接続されている。また、他方の定電流源Ｉｒ２には、縦続接続されたトランジスタＮ２２，Ｎ２３が接続され、それぞれのトランジスタＮ２２，Ｎ２３は自身のゲートとドレインとがダイオード接続されている。
【０００８】
そして、差動対トランジスタＮ１，Ｎ２のゲートに対するバイアス電圧が、縦続接続されたトランジスタＮ２２，Ｎ２３によって供給される。また、定電流源用のトランジスタＮ３のゲートに対するバイアス電圧が、トランジスタＮ２１によって供給されるようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような構成では、１つのトランジスタのゲート−ソース間電圧をＶgsとすると、差動増幅器５１（トランジスタＮ１，Ｎ２）のバイアス電圧として２Ｖgsが必要となる。これは以下の理由による。
【００１０】
すなわち、トランジスタＮ１，Ｎ２のバイアス電圧をＶgsにすると、トランジスタＮ３のドレイン−ソース間電圧が０[Ｖ]になり、トランジスタＮ３は正常な動作領域（飽和領域）から外れてしまう。このため、トランジスタＮ３に流れるドレイン電流が、トランジスタＮ２１に流れる基準電流とは相関のないものになってしまう。よって、トランジスタＮ３とトランジスタＮ２１とがカレントミラー回路として正常に動作するためには、トランジスタＮ１，Ｎ２のバイアス電圧として２Ｖgsが必要となるのである。
【００１１】
この場合、差動増幅器５１のコモンソースの電位はＶgsとなり、差動増幅器５１が正常に動作するドレイン電圧は約２Ｖgs以上必要となる。したがって、差動増幅器５１を構成するトランジスタＮ１，Ｎ２のドレインに接続されたダブルバランス回路５２を構成する差動対トランジスタＮ５〜Ｎ８のゲートに入力されるローカル信号Ｖ１，Ｖ２の平均直流電圧は、約３Ｖgs以上必要となる。
【００１２】
ここで、ローカル信号Ｖ１，Ｖ２は、図示しない局部発振回路から出力される矩形波の信号である。例えば、Ｖgs＝０．７[Ｖ]と仮定すると、ローカル信号Ｖ１，Ｖ２の矩形波の上側電位としては少なくとも、３Ｖgs＋０．２＝２．３[Ｖ]が必要となる。また、プロセスのバラつきによりＶgsはバラつくため、ある程度のマージンをとる必要がある。その結果、最小動作電源電圧として２．４[Ｖ]程度は必要となり、例えば１．８[Ｖ]のような低電圧動作を実現することは困難となる。そこで本発明は、ダブルバランス型ミキサ回路の動作電源電圧を低減できるようにすることを目的とする。
【００１３】
なお、低電圧電源の使用を可能にするために、差動対のそれぞれのバイアス電流を最小バイアス電位で供給する技術が存在する（例えば、特許文献１参照）。この特許文献１の図５に示す例では、基準電流源とバッファ回路とを用いて最小電圧で差動対のバイアス電流を生成している。
【特許文献１】特表平１１−５１３２３５号公報
【００１４】
しかしながら、上記特許文献１に記載された従来のミキサ回路は、バイポーラトランジスタにより構成されており、差動増幅器（差動対トランジスタ）のエミッタは抵抗を介してグランドに接続されている。このため、差動増幅器への入力信号は差動入力でなければ動作できず、単一入力の信号は扱えないという問題があった。また、差動入力に対応するために、入力段にトランス等が必要になるという問題もあった。
【００１５】
そこで本発明は、単に動作電源電圧を低減できるようにするだけでなく、トランス等を用いることもなく、差動入力にも単一入力にも対応できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
上記した課題を解決するために、本発明では、差動増幅器を構成する１組の差動対トランジスタの各ソース側に定電流源用トランジスタをそれぞれ接続する。そして、差動対トランジスタおよび定電流源用トランジスタに対して同電位のバイアス電圧を与えるようにしている。ここで用いる各トランジスタは、ＭＯＳトランジスタである。
【発明の効果】
【００１７】
上記のように構成した本発明によれば、差動増幅器を構成する１組の差動対トランジスタの各ソース側にそれぞれカスコード接続された定電流源用トランジスタに対してそれぞれバイアス回路からカレントミラーの関係でバイアス電圧が供給される形態なので、無信号時における差動増幅器に対するバイアス電圧が定電流源用トランジスタに対するバイアス電圧と同じ大きさであっても（従来のように２倍の大きさを要することなく）、１組の差動対トランジスタおよびこれにカスコード接続された複数の定電流源用トランジスタに流れるドレイン電流が、バイアス回路を流れる基準電流と等価な電流となるようにすることができる。
【００１８】
このため、無信号時における差動増幅器に対するバイアス電圧を定電流源用トランジスタに対するバイアス電圧と同じ大きさに落としても、差動増幅器を正常に動作させることができる。これにより、差動増幅器のバイアス電圧を低くできる分だけ、ミキサ回路全体で必要な動作電源電圧の大きさも下げることができる。また、本発明のミキサ回路はＭＯＳトランジスタにより構成されており、差動増幅器のソース点はグランドではなく定電流源に接続されているので、トランス等を用いることなく差動入力にも単一入力にも対応可能となる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
以下、本発明の一実施形態を図面に基づいて説明する。図１は、第１の実施形態によるミキサ回路の構成例を示す図である。図１において、図４に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。なお、図１に示す本実施形態のミキサ回路は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスまたはＢｉ−ＣＭＯＳ（Bipolar-CMOS）プロセスにより１つのＩＣチップに集積化されている。
【００２０】
図１において、Ｎ１，Ｎ２はミキサ回路の入力差動増幅器を構成する１組の差動対トランジスタであり、Ｎ３，Ｎ４は定電流源を構成する複数の定電流源用トランジスタである。定電流源用トランジスタＮ３，Ｎ４は、１組の差動対トランジスタＮ１，Ｎ２のそれぞれのソース側にカスコード接続されている。このように、本実施形態では、トランジスタＮ１，Ｎ３をカスコード接続するとともに、トランジスタＮ２，Ｎ４をカスコード接続し、差動対トランジスタＮ１，Ｎ２をコモンソース接続している点で、図４に示す従来例と異なっている。
【００２１】
入力差動増幅器を構成する差動対トランジスタＮ１，Ｎ２およびこれにカスコード接続された定電流源用トランジスタＮ３，Ｎ４のバイアスは、バイアス回路１０から供給される。本実施形態のバイアス回路１０は、差動対トランジスタＮ１，Ｎ２および定電流源用トランジスタＮ３，Ｎ４に対して同電位のバイアス電圧を与えるものである。与えるバイアス電圧の大きさはＶgsである。
【００２２】
バイアス回路１０の内部において、４つのトランジスタＮ１１〜Ｎ１４は低電圧カスコードカレントミラー回路を構成している。このうち２つのトランジスタＮ１３，Ｎ１４は、入力した基準電流Ｉrが流れる入力回路を構成する。残り２つのトランジスタＮ１１，Ｎ１２は、基準電流Ｉrと同じ向きの電流が出力される出力回路を構成する。
【００２３】
上述の入力回路は、２つのトランジスタＮ１３，Ｎ１４がカスコード接続されており、各トランジスタＮ１３，Ｎ１４のゲートが、カスコード接続の上側に位置するトランジスタＮ１３のドレインにダイオード接続され、そのドレインが出力回路のトランジスタＮ１１のゲートにカレントミラー接続されている。
【００２４】
また、出力回路は、２つのトランジスタＮ１１，Ｎ１２がカスコード接続されており、カスコード接続の下側（グランド側）に位置するトランジスタＮ１２のゲートが、上側に位置するトランジスタＮ１１のドレインにダイオード接続されている。そして、このドレイン（出力回路の出力点）が定電流源用トランジスタＮ３，Ｎ４のゲートにそれぞれ接続されている。
【００２５】
バイアス回路１０を構成する残り２つのトランジスタＮ１５，Ｎ１６は、低電圧カスコードカレントミラー回路の入力回路と同一の回路構成を持つ擬似入力回路である。本実施形態では、上述した差動対トランジスタＮ１，Ｎ２のバイアス点Ｖａを擬似入力回路の入力点（トランジスタＮ１５のドレイン）に接続し、定電流源用トランジスタＮ３，Ｎ４のバイアス点Ｖｂを出力回路の出力点（トランジスタＮ１１のドレイン）に接続している。
【００２６】
ここで、カレントミラーの入力回路と出力回路とを構成する各トランジスタＮ１１〜Ｎ１４が全て飽和領域で正常に動作するためには、トランジスタＮ１１，Ｎ１３のオーバードライブ電圧がしきい値電圧１個分よりも小さくなるようにトランジスタＮ１２，Ｎ１４のサイズを選ぶ必要がある。すなわち、各トランジスタＮ１１〜Ｎ１４の全てが飽和状態にあり、Ｖａ＝Ｖｂ＝Ｖgsとなるように、各トランジスタＮ１１〜Ｎ１４のサイズを適切に選ぶ。また、擬似入力回路を構成するトランジスタＮ１５，Ｎ１６のサイズは、入力回路を構成するトランジスタＮ１３，Ｎ１４のサイズと同じにする。
【００２７】
例えば、出力回路を構成するトランジスタＮ１１，Ｎ１２のトランジスタサイズと、入力回路および擬似入力回路を構成するトランジスタＮ１３〜Ｎ１６のトランジスタサイズとの比率は、前者を（Ｌ＝０．５，Ｗ＝１０）、後者を（Ｌ＝１，Ｗ＝１０）としてある。Ｌはチャネル長、Ｗはチャネル幅である。なお、ここに示したトランジスタサイズ比は単なる一例であって、このサイズ比に限定されるものではない。
【００２８】
トランジスタＮ１１〜Ｎ１４はカレントミラー回路を構成するので、入力回路のトランジスタＮ１３，Ｎ１４を流れる基準電流Ｉrと同じ電流が出力回路のトランジスタＮ１１，Ｎ１２にも流れる。また、擬似入力回路は入力回路と同一の回路構成を持つので、擬似入力回路のトランジスタＮ１５，Ｎ１６にも同じ電流Ｉrが流れる。すなわち、バイアス回路１０の各トランジスタＮ１１〜Ｎ１６には同一電流Ｉｒが供給される。
【００２９】
バイアス回路１０のトランジスタＮ１１〜Ｎ１４を図１のように構成し、それぞれのトランジスタサイズを上述のように設定することにより、バイアス回路１０のトランジスタＮ１１〜Ｎ１４と、ミキサ回路のトランジスタＮ１〜Ｎ４とをカレントミラーの関係にすることができる。この場合、各トランジスタＮ１〜Ｎ４のドレイン−ソース間電圧ＶonはＶgs−Ｖt（Ｖtはしきい値電圧）で、０[Ｖ]にはならない。よって、各トランジスタＮ１〜Ｎ４は全て飽和領域で正常に動作する。
【００３０】
以上のようにミキサ回路を構成した場合、定電流源用トランジスタＮ３，Ｎ４のバイアス電圧は約Ｖgs、入力差動増幅器を構成する差動対トランジスタＮ１，Ｎ２のバイアス電位も約Ｖgs、ドレイン電圧はＶgsとなる。このため、ダブルバランス回路を構成する差動対トランジスタＮ５〜Ｎ８のゲートに入力されるローカル信号Ｖ１，Ｖ２の平均直流電圧は、約２Ｖgsとなる。
【００３１】
ここで、ローカル信号Ｖ１，Ｖ２は、図示しない局部発振回路から出力される矩形波の信号である。例えば、Ｖgs＝０．７[Ｖ]と仮定すると、ローカル信号Ｖ１，Ｖ２の矩形波の上側電位としては少なくとも、２Ｖgs＋０．２＝１．６[Ｖ]が必要となる。そのため、プロセスのバラつきを考慮してもミキサ回路の最小動作電源電圧は１．７[Ｖ]程度で済む。したがって、従来例よりも０．７[Ｖ]低い電源電圧まで動作するダブルバランス型ミキサ回路を提供できる。
【００３２】
本実施形態のミキサ回路は、差動対トランジスタＮ１，Ｎ２の各ソース側にそれぞれ定電流源用トランジスタＮ３，Ｎ４をカスコード接続し、２つの定電流源用トランジスタＮ３，Ｎ４に対してそれぞれバイアス回路１０からカレントミラーの関係でバイアス電圧Ｖgsが印加される形態なので、差動増幅器に入力される信号が無いときに、差動対トランジスタＮ１，Ｎ２に対するバイアス電圧が定電流源用トランジスタＮ３，Ｎ４に対するバイアス電圧と同じＶgsであっても、カスコード接続されたトランジスタＮ１，Ｎ３またはＮ２，Ｎ４に流れるドレイン電流が、バイアス回路１０を流れる基準電流Ｉrと等価な電流となるようにすることができる。
【００３３】
このため、無信号時における差動対トランジスタＮ１，Ｎ２に対するバイアス電圧をＶgsに落としても、差動増幅器を正常に動作させることができる。また、本実施形態のミキサ回路はＭＯＳトランジスタにより構成されており、差動増幅器のソース点はグランドではなく定電流源用トランジスタＮ３，Ｎ４に接続されているので、トランス等を用いることなく差動入力にも単一入力にも対応することが可能となる。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態を図面に基づいて説明する。図２は、第２の実施形態によるミキサ回路の構成例を示す図である。図２に示すミキサ回路も、例えばＣＭＯＳプロセスまたはＢｉ−ＣＭＯＳプロセスにより１つのＩＣチップに集積化されている。図１に示した第１の実施形態との相違点は、バイアス回路２０の構成および入力差動増幅器を構成する差動対トランジスタＮ１，Ｎ２のバイアス点Ｖａのとり方である。
【００３５】
第２の実施形態では、図１に示した擬似入力回路のトランジスタＮ１５，Ｎ１６を備えていない。すなわち、第２の実施形態のバイアス回路２０は、入力した基準電流Ｉrが流れる入力回路と、基準電流Ｉrと同じ向きの電流が出力される出力回路とから成る低電圧カスコードカレントミラー回路を備えて構成されている。差動対トランジスタＮ１，Ｎ２のバイアス点Ｖａは、入力回路の入力点（トランジスタＮ１３のドレイン）に接続している。
【００３６】
ここで、差動対トランジスタＮ１，Ｎ２のバイアス電圧を与える入力回路の入力点は、出力回路のトランジスタＮ１１のゲートに接続されている。出力回路では定電流源用トランジスタＮ３，Ｎ４のバイアス電圧を発生しているため、入力回路の入力点を交流的に低インピーダンスにしておかないと、定電流源用トランジスタＮ３，Ｎ４のバイアス点Ｖｂに入力信号が重畳されてしまうことがある。そのため、入力回路の入力点とグランドとの間にバイパスコンデンサＣを接続するのが好ましい。
【００３７】
以上、第１の実施形態および第２の実施形態について説明したが、ここに示したバイアス回路１０，２０の構成は例示であって、これに限定されるものではない。図３は、例えば図２に示したバイアス回路２０の代わりに適用することが可能な回路の構成例を示す図である。なお、この図３において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。
【００３８】
図３（ａ）の例は、カレントミラー回路の入力回路を１つのトランジスタＮ１３だけで構成したものである。この図３（ａ）の例においても図２の例と同様に、差動対トランジスタＮ１，Ｎ２のバイアス点Ｖａを入力回路の入力点に接続し、定電流源用トランジスタＮ３，Ｎ４のバイアス点Ｖｂを出力回路の出力点に接続する。
【００３９】
図３（ｂ）の例は、カレントミラー回路の構成はとらず、カスコード接続された２つのトランジスタＮ１１，Ｎ１２によってバイアス回路を構成したものである。この図３（ｂ）の例では、差動対トランジスタＮ１，Ｎ２のバイアス点Ｖａを上側のトランジスタＮ１１のゲートに接続し、定電流源用トランジスタＮ３，Ｎ４のバイアス点Ｖｂを下側のトランジスタＮ１２のゲートに接続する。また、両バイアス点Ｖａ，Ｖｂの間は抵抗Ｒで接続する。
【００４０】
図３（ｃ）の例は、カスコード接続の構成はとらず、差動対トランジスタＮ１，Ｎ２にカレントミラー接続されたトランジスタＮ１３と、定電流源用トランジスタＮ３，Ｎ４にカレントミラー接続されたトランジスタＮ１１とによってバイアス回路を構成したものである。この図３（ｃ）の例では、差動対トランジスタＮ１，Ｎ２のバイアス点ＶａをトランジスタＮ１３のドレインに接続し、定電流源用トランジスタＮ３，Ｎ４のバイアス点ＶｂをトランジスタＮ１１のドレインに接続する。
【００４１】
なお、図３に示す構成のバイアス回路（ただし、バイパスコンデンサＣを除く部分）は、図１に示した第１の実施形態のバイアス回路１０にも適用することが可能である。図１のバイアス回路１０に適用する場合、図３（ａ）の場合は入力回路のトランジスタＮ１３、図３（ｂ）の場合はカスコード接続されたトランジスタＮ１１，Ｎ１２、図３（ｃ）の場合はトランジスタＮ１３と同一構成の擬似入力回路を設け、当該擬似入力回路の入力点に差動対トランジスタＮ１，Ｎ２のバイアス点Ｖａを接続する。
【００４２】
また、上記実施形態ではダブルバランス型のミキサ回路を例に挙げたが、これに限定されない。
【００４３】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００４４】
本発明は、中間周波数に周波数変換を行うミキサ回路に有用である。
【図面の簡単な説明】
【００４５】
【図１】第１の実施形態によるミキサ回路の構成例を示す図である。
【図２】第２の実施形態によるミキサ回路の構成例を示す図である。
【図３】図２に示したバイアス回路の代わりに適用することが可能な回路の構成例を示す図である。
【図４】従来のミキサ回路の構成例を示す図である。
【符号の説明】
【００４６】
１０，２０  バイアス回路
Ｎ１，Ｎ２  差動対トランジスタ（差動増幅器）
Ｎ３，Ｎ４  定電流源用トランジスタ
Ｎ５〜Ｎ８  ダブルバランス回路
Ｎ１１，Ｎ１２  カスコードカレントミラー回路の出力回路
Ｎ１３，Ｎ１４  カスコードカレントミラー回路の入力回路
Ｎ１５，Ｎ１６  入力回路と同一の構成を持つ擬似入力回路
Ｃ  バイパスコンデンサ
【図１】
2008141452.tif 000003
【図２】
2008141452.tif 000004
【図３】
2008141452.tif 000005
【図４】
2008141452.tif 000006