(57)【要約】【課題】簡単な回路構成によって、出力直流電圧のスパイク電圧の大きさを小さくし、ワイドレンジ対応とするスイッチング電源回路を提供する。【解決手段】１次巻線Ｎ１と２次巻線Ｎ２とが磁気的に０．７程度の疎結合とされるコンバータトランスＰＩＴと、１次側回路と定電圧の出力直流電圧Ｅｏを供給する２次側回路と、を備える。１次側回路は、１次側並列共振コンデンサＣ１を有する１次側並列共振回路と、力率改善回路と、スイッチング素子Ｑ１がオフ状態のときにオン状態とされる補助スイッチング素子Ｑ２を有するアクテイブクランプ回路とを具備し、２次側回路は２次側並列共振コンデンサＣ２と２次側直列共振コンデンサＣ３とを有する２次側並列共振回路と２次側直列共振回路と、高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏとで構成される降圧コンバータとを具備した。【選択図】図１
2008193878.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流回路で得られた直流電力を入力して交流電力を発生する１次側回路と、
前記１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、
前記２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路であって、
前記１次側回路は、
前記出力直流電圧を定電圧とするように制御され前記１次巻線に交流電力を供給するスイッチング素子と、
前記コンバータトランスの１次巻線に生じるリーケージインダクタンスと、前記スイッチング素子に並列接続される１次側並列共振コンデンサのキャパシタンスとで１次側並列共振周波数が支配されるようにして形成される１次側並列共振回路と、
前記１次側整流回路と前記１次側回路との間に介在して力率を改善する力率改善回路と、
前記スイッチング素子がオフ状態のときにオン状態とされる補助スイッチング素子と電圧クランプ用コンデンサとの直列接続回路によって形成され、前記スイッチング素子の両端の電圧をクランプするアクテイブクランプ回路と、を具備し、
前記２次側回路は、
前記コンバータトランスの２次巻線に生じるリーケージインダクタンスと、前記２次巻線に直接または交流的に並列接続される２次側並列共振コンデンサのキャパシタンスとで２次側並列共振周波数が支配されるようにして形成される２次側並列共振回路と、
前記コンバータトランスの２次巻線に生じるリーケージインダクタンスと、前記２次巻線に直接または交流的に直列接続される２次側直列共振コンデンサのキャパシタンスとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、
前記２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側直流出力電圧生成手段と、を具備し、
前記２次側直流出力電圧生成手段は、
前記２次側直列共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成されることを特徴とするスイッチング電源回路。
【請求項２】
前記アクテイブクランプ回路は、
ＭＯＳ―ＦＥＴによって補助スイッチング素子が形成され、
前記電圧クランプ用コンデンサの電荷を、ゲート・ドレイン間容量を介してゲート・ソース間に接続される抵抗に流し、
ゲート・ソース間に電圧を発生させて、前記スイッチング素子のオフ状態において、前記補助スイッチング素子をオン状態とすることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記アクテイブクランプ回路は、
ＭＯＳ―ＦＥＴによって補助スイッチング素子が形成され、
前記コンバータトランスに巻回される補助巻線に発生する電圧を前記ＭＯＳ―ＦＥＴのゲート・ソース間に印加して、
前記スイッチング素子のオフ状態において、前記補助スイッチング素子をオン状態とすることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
前記２次側直流出力電圧生成手段は、
第１の降圧コンバータとして機能させるための第１の高速ダイオードと第１のインダクタと２次側平滑コンデンサＣｏとを具備し、
第２の降圧コンバータとして機能させるための第２の高速ダイオード第２のインダクタと前記２次側平滑コンデンサとを具備することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項５】
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すために、前記１次側整流素子と前記１次巻線とに各々の端子が接続される高速ダイオードと、
前記１次側回路に流れる共振電流を前記１次側平滑コンデンサに対して一方向に流すために、前記１次巻線と前記１次側平滑コンデンサとに各々の端子が接続されるインダクタと、を有することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項６】
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すために、前記１次側整流素子と前記コンバータトランスに巻回される３次巻線の一方の巻端との間にインダクタと高速ダイオードの直列接続回路が接続され、
前記１次側回路に流れる共振電流を前記１次側平滑コンデンサに対して一方向に流すために、前記コンバータトランスに巻回される前記３次巻線の他方の巻端に前記１次側平滑コンデンサが接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項７】
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すために、力率改善トランスの１次巻線に接続される高速ダイオードと、
前記１次側回路に流れる共振電流を前記１次側平滑コンデンサに対して一方向に流すために、前記コンバータトランスの前記１次巻線と前記１次側平滑コンデンサとの間に前記力率改善トランスの２次巻線が接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項８】
前記２次側並列共振回路は、
前記２次側並列共振コンデンサにさらに抵抗を直列接続して形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
近年、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路とされている。スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用されている。
【０００３】
ＤＣ−ＤＣコンバータの方式としては、種々の方式、例えば、スイッチング素子を２個とするハーフブリッジ方式、スイッチング素子を４個とするフルブリッジ方式、スイッチング素子を２個とするプッシュプル方式のＤＣ−ＤＣコンバータが用いられ、さらには、スイッチング素子を１個とする方式も用いられている。
【０００４】
スイッチング素子を１個とする方式のスイッチング電源回路の回路例としては、例えば、１次側に電圧共振形コンバータ（特許文献１を参照）を備え、２次側には直列共振回路を備えた複合共振コンバータが知られている。図２１に示す回路は、このような１個のスイッチング素子を用い、１次側に電圧共振回路を備え、２次側には電流共振回路を備え、高速ダイオードＤｏ１、高速ダイオードＤｏ２による倍電圧整流を備えた、多重共振形コンバータとして構成されるスイッチング電源回路の回路例である。
【０００５】
コンバータトランスＰＩＴは、１次巻線Ｎ１と２次巻線Ｎ２とを巻回して形成されている。ここで、１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、結合係数は、０．８以下である。このために、１次巻線Ｎ１にはリーケージインダクタＬ１が生じ、２次巻線Ｎ２にはリーケージインダクタＬ２が生じることとなる。
【０００６】
この多重共振コンバータは、交流電源ＡＣからの電力を、コモンモードフィルタを形成するフィルタコンデンサＣＬ１、コモンモードチョークコイルＣＭＣおよびフィルタコンデンサＣＬ２を介して、１次側整流素子Ｄｉに供給する。１次側整流素子Ｄｉは、ダイオードＤｉ１、ダイオードＤｉ２、ダイオードＤｉ３およびダイオードＤｉ４から構成されるブリッジ接続回路とされており、このブリッジ接続回路の出力側には、１次側平滑コンデンサＣｉが接続され、１次側平滑コンデンサＣｉの両端から直流電力が得られるようになされている。
【０００７】
スイッチング素子Ｑ１は直流電力を断続して交流に変換して１次巻線Ｎ１に供給して、さらに、交流電力を２次巻線Ｎ２に供給する。１次側並列共振コンデンサＣ１は、リーケージインダクタＬ１とともに１次側並列共振回路を形成する。２次巻線Ｎ２には２次側直列共振コンデンサＣ３が直列に接続され、リーケージインダクタＬ２とともに２次側直列共振回路を構成する。また、２次側は高速ダイオードＤｏ１、高速ダイオードＤｏ２を有する倍電圧整流回路を構成するものとされており、２次側平滑コンデンサＣｏの両端には出力直流電圧Ｅｏが得られる。
【０００８】
この出力直流電圧Ｅｏは、制御回路１に入力され、制御回路１に接続される発振・ドライブ回路２は、スイッチング素子Ｑ１を制御して、出力直流電圧Ｅｏを定電圧となるように制御する。ここで、スイッチング素子Ｑ１は、ＭＯＳ−ＦＥＴであり、発振・ドライブ回路２はＭＯＳ−ＦＥＴのゲートを制御する。ボディダイオードＤＤ１はＭＯＳ−ＦＥＴに内蔵されるダイオードである。
【０００９】
図２２はこのスイッチング電源回路の要部の波形を示すものである。図２２の上段から下段に向かい、電圧Ｖ１（図２１を参照）、電流Ｉ２１（図２１を参照）、電流Ｉ２２（図２１を参照）、出力直流電圧Ｅｏに含まれる交流電圧成分ΔＥｏの各々を、スイッチング素子Ｑ１のスイッチング周期で示すものである。このときの入力交流電圧ＶＡＣは１００Ｖ、負荷電力は３００Ｗ、出力直流電圧Ｅｏは１７５Ｖとした。
【００１０】
図２２から見て取れるように、高速ダイオードＤｏ１に流れる電流Ｉ２１、高速ダイオードＤｏ２に流れる電流Ｉ２２のいずれもが、正弦波状の滑らかな電流波形を有している。しかしながら、高速ダイオードＤｏ１、高速ダイオードＤｏ２は、導通状態から切断状態へ変化するターンオフ時において、逆回復時間（ｔｒｒ）を有するので、この逆回復時間の影響によって、２次側平滑コンデンサＣｏの両端から得られる出力直流電圧Ｅｏには、スパイク電圧が発生する。このスパイク電圧は、スイッチング素子Ｑ１がスイッチングする周期であるスイッチング周期毎に発生するもので、図２２に示す交流電圧成分ΔＥｏに示すように、略２．５Ｖの電圧である。
【００１１】
このスパイク電圧は、出力直流電圧Ｅｏが供給される図示しない負荷に悪影響を与える。すなわち、負荷が電子回路である場合には回路における誤動作を引き起こす場合もあり、このスパイク電圧によって処理特性の劣化等の悪影響を引き起こす場合もある。
【００１２】
図２３に示す回路は、別の多重共振形コンバータとして構成されるスイッチング電源回路の回路例であり、この回路の２次側は出力直流電圧Ｅｏに含まれるスパイク電圧の影響を軽減するように、図２１に示す回路における２次側平滑コンデンサＣｏのみを有する回路に替えて、インダクタＬｏ、２次側平滑コンデンサＣｏ１、２次側平滑コンデンサＣｏ２、を有して形成されるＬＣフィルタの回路が採用され、２次側の平滑回路は、全体としてはパイ（π）型のフィルタを構成している。この結果として、２次側平滑コンデンサＣｏ１から得られる出力直流電圧Ｅｏに含まれるスパイク電圧の大きさは略０．１Ｖ程度と小さなものとなっている。
【００１３】
また、図２３に示す多重共振形コンバータの回路では、入力交流電圧ＶＡＣの範囲が、例えば、実効値として８５Ｖ（ボルト）から２６４Ｖの範囲である。所謂、ワイドレンジ対応とされている。この場合においては、スイッチング素子Ｑ１の耐圧を例えば９００Ｖ以下とするために、補助スイッチング素子Ｑ２と電圧クランプ用コンデンサＣ４によるアクテイブクランプ回路を用いている。
【００１４】
ここで、補助スイッチング素子Ｑ２の耐圧は、例えば、耐圧９００Ｖであり、補助スイッチング素子Ｑ２はボディダイオードＤＤ２を内蔵するＭＯＳ−ＦＥＴとされている。この補助スイッチング素子Ｑ２のオンとオフとの制御はコンバータトランスＰＩＴに補助巻線Ｎｇを設けておこなっている。すなわち、この補助巻線Ｎｇに発生する電圧を抵抗Ｒｇ１と抵抗Ｒｇ２とで分圧して補助スイッチング素子Ｑ２のゲートに電圧Ｖｇｓとして加えて、スイッチング素子Ｑ１がオフとなるときに補助スイッチング素子Ｑ２をオンとなるようにしている。ここで、補助巻線Ｎｇは、例えば１Ｔ（ターン）の巻数とされ、アクテイブクランプ回路を構成する補助スイッチング素子Ｑ２は補助巻線Ｎｇからの電圧によってオンとオフとを繰り返す自励ドライブ方式とされている。
【００１５】
図２４にこのアクテイブクランプ回路に関係する各部の動作波形を、スイッチング素子Ｑ１のスイッチング周期について示す。図２４の上段から、電圧Ｖ１（図２３を参照）、電圧Ｖｇｓ（図２３を参照）、電圧Ｖ２（図２３を参照）、電流Ｉｃ１（図２３を参照）、電流ＩＱ２（図２３を参照）の各々を示すものである。
【００１６】
また、図２３に示す多重共振形コンバータの回路では、電源高調波歪規制に対応するために、コンデンサＣＮ、高速ダイオードＤ１、インダクタＬｉから構成される電圧帰還方式力率改善回路を有している。ここで、コンデンサＣＮはノーマルモードノイズ抑制のためのコンデンサとしても機能する。
【００１７】
このような力率改善回路を備えることによって、入力交流電圧ＶＡＣの値が１００Ｖ系である場合には日本国の規制値、入力交流電圧ＶＡＣの値が２００Ｖ系である場合には欧州の規制値の各々をクリアするようにインダクタＬｉのインダクタンスの値を設定している。
【００１８】
図２５は、図２３に示す多重共振形コンバータの回路における入力交流電圧ＶＡＣ（図２３を参照）と入力交流電流ＩＡＣ（図２３を参照）とを入力交流電圧ＶＡＣの周期について示すものである。図２５から見て取れるように入力交流電流ＩＡＣの流通角は拡大して、力率が改善されている。図２５に示す例では力率（ＰＦ）は０．９程度に向上している。
【特許文献１】特開２００６−２７１１７２号公報
【特許文献２】特開２００６−２７１１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上述したスイッチング電源回路では、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさは小さなものとなり、入力交流電圧ＶＡＣの範囲が広いワイドレンジ対応となるものであるが、スパイク電圧の大きさを小さなものとするために、２次側の平滑回路はパイ型の構成とされ、ワイドレンジ対応とするアクテイブクランプ回路は、補助巻線Ｎｇと抵抗Ｒｇ１および抵抗Ｒｇ２とを用いる構成となっており、回路を構成する部品点数は多いものであった。
【００２０】
本発明は、上述した課題を解決して、簡単な回路構成によって、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさを小さくし、入力交流電圧ＶＡＣの範囲はワイドレンジ対応とするスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明のスイッチング電源回路は、交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流回路で得られた直流電力を入力して交流電力を発生する１次側回路と、前記１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、前記２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路であって、前記１次側回路は、前記出力直流電圧を定電圧とするように制御され前記１次巻線に交流電力を供給するスイッチング素子と、前記コンバータトランスの１次巻線に生じるリーケージインダクタンスと、前記スイッチング素子に並列接続される１次側並列共振コンデンサのキャパシタンスとで１次側並列共振周波数が支配されるようにして形成される１次側並列共振回路と、前記１次側整流回路と前記１次側回路との間に介在して力率を改善する力率改善回路と、前記スイッチング素子がオフ状態のときにオン状態とされる補助スイッチング素子と電圧クランプ用コンデンサとの直列接続回路によって形成され、前記スイッチング素子の両端の電圧をクランプするアクテイブクランプ回路と、を具備し、前記２次側回路は、前記コンバータトランスの２次巻線に生じるリーケージインダクタンスと、前記２次巻線に直接または交流的に並列接続される２次側並列共振コンデンサのキャパシタンスとで２次側並列共振周波数が支配されるようにして形成される２次側並列共振回路と、前記コンバータトランスの２次巻線に生じるリーケージインダクタンスと、前記２次巻線に直接または交流的に直列接続される２次側直列共振コンデンサのキャパシタンスとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、前記２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側直流出力電圧生成手段と、を具備し、前記２次側直流出力電圧生成手段は、前記２次側直列共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続されるインダクタと、前記インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成される。
【００２２】
このスイッチング電源回路では、１次側整流回路で交流電力を直流電力に変換し、１次側整流回路で得られた直流電力を入力して交流電力を発生する１次側回路を備える。また、交流電力を２次巻線に伝送する１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスを備える。また、２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路を備える。１次側回路は、スイッチング素子と、１次側並列共振回路と、力率改善回路と、アクテイブクランプ回路と、を具備する。また、２次側回路は、２次側並列共振回路と、２次側直列共振回路と、２次側直流出力電圧生成手段と、を具備する。このような構成を有するので、このスイッチング電源回路は、１次側並列共振回路、２次側並列共振回路および２次側直列共振回路の作用によってソフトスイッチング動作をし、力率改善回路の作用によって良好な力率特性を有し、アクテイブクランプ回路の作用によってスイッチング素子の耐電圧を低いものとしワイドレンジ対応とできる。そして、２次側直流出力電圧生成手段は、ダイオードと、インダクタと、２次側平滑コンデンサと、を有して、降圧コンバータとして構成されているので、この降圧コンバータによって定電圧の出力直流電圧を得るとともに、このインダクタンスと２次側平滑コンデンサとで形成されるローパスフィルタの作用で出力直流電圧に含まれるスパイク電圧を含む交流電圧成分を減衰させることができる。
【発明の効果】
【００２３】
本発明によれば、簡単な回路構成によって、スパイク電圧の大きさを小さなものとし、入力交流電圧ＶＡＣの範囲はワイドレンジ対応とするスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面に沿って発明を実施するための最良の形態である実施形態について説明をする。まず図１に沿って、基本となる実施形態のスイッチング電源回路の説明をした後、種々の変形例の実施形態について説明をする。
【００２５】
図１に示すスイッチング電源回路の概要を説明する。図１に示すスイッチング電源回路は、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとを有して形成される１次側整流回路で交流電源ＡＣからの交流電力を直流電力に変換する。この直流電力は１次側回路において交流電力に再び変換される。ここで、変換される交流電力の周波数は交流電源ＡＣから得られる交流電力の周波数に較べて、例えば、１０００倍以上高い周波数とされている。また、１次側回路で発生した交流電力を伝送するための１次巻線Ｎ１と２次巻線Ｎ２とが磁気的に疎結合とされて形成されるコンバータトランスＰＩＴを備えている。ここで、疎結合とは磁気的な結合係数が０．８以下であることをいうものである。また、２次巻線Ｎ２に発生する交流電力を直流電力に変換して、図示しない負荷に定電圧の出力直流電圧Ｅｏを供給する２次側回路を備える。
【００２６】
ここで、１次側回路は、出力直流電圧Ｅｏを定電圧とするように制御され１次巻線Ｎ１に交流電力を供給するスイッチング素子Ｑ１を具備する。また、リーケージインダクタＬ１として機能するコンバータトランスＰＩＴの１次巻線Ｎ１に生じるリーケージインダクタンスと、スイッチング素子Ｑ１に並列接続される１次側並列共振コンデンサＣ１のキャパシタンスとで１次側並列共振周波数が支配されるようにして形成される１次側並列共振回路を具備する。また、１次側整流回路とこの１次側回路との間に介在して力率を改善する力率改善回路を具備する。また、スイッチング素子Ｑ１がオフ状態のときにオン状態とされる補助スイッチング素子Ｑ２と電圧クランプ用コンデンサＣ４との直列接続回路によって形成され、スイッチング素子Ｑ１の両端の電圧をクランプするアクテイブクランプ回路を具備する。
【００２７】
２次側回路は、リーケージインダクタＬ２として機能するコンバータトランスＰＩＴの２次巻線Ｎ２に生じるリーケージインダクタンスと、２次巻線Ｎ２に直接または交流的に並列接続される２次側並列共振コンデンサＣ２のキャパシタンスとで２次側並列共振周波数が支配されるようにして形成される２次側並列共振回路を具備する。また、２次巻線Ｎ２に生じるリーケージインダクタンスと、２次巻線Ｎ２に直接または交流的に直列接続される２次側直列共振コンデンサＣ３のキャパシタンスとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路を具備する。また、２次巻線Ｎ２に得られる交流電力を直流電力に変換して出力直流電圧Ｅｏを得る２次側直流出力電圧生成手段を具備する。この２次側直流出力電圧生成手段は、２次側直列共振コンデンサＣ３と２次巻線Ｎ１との直列接続回路に並列に接続される高速ダイオードＤｏと、高速ダイオードＤｏに一端が接続されるインダクタＬｏと、インダクタＬｏの他端に接続される２次側平滑コンデンサＣｏとを有して構成されており、所謂、降圧コンバータと同様な回路である。
【００２８】
図１に示すスイッチング電源回路について、入力側から出力側に至る電力経路についてより、詳細に順に説明する。まず、商用の交流電源ＡＣに対しては、フィルタコンデンサＣＬ１およびフィルタコンデンサＣＬ２とコモンモードチョークコイルＣＭＣとによるコモンモードノイズフィルタが形成されている。
【００２９】
そして、コモンモードノイズフィルタの出力側には、ダイオードＤｉ１、ダイオードＤｉ２、ダイオードＤｉ３およびダイオードＤｉ４をブリッジ接続として形成される１次側整流素子Ｄｉと、１次側平滑コンデンサＣｉと、から成る全波整流回路が１次側整流平滑回路として接続されている。この全波整流回路の入力側である、ダイオードＤｉ３のカソードとダイオードＤｉ１のアノードとの接続点と、ダイオードＤｉ４のカソードとダイオードＤｉ２のアノードとの接続点との各々に、商用の交流電源ＡＣからの交流電力を入力して、ダイオードＤｉ１のカソードとダイオードＤｉ３のカソードとの接続点と、ダイオードＤｉ４のアノードとダイオードＤｉ３のアノードとの接続点との各々から整流された電力が得られるようになされている。
【００３０】
図１に示す回路では、力率改善回路が１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとの間に接続されており、直接に１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとは接続されてはいない。力率改善回路は、図１においては、破線内で示す回路であり、力率改善回路については後述する。上述したように１次側整流素子Ｄｉが全波整流動作を行うことによって、１次側平滑コンデンサＣｉの両端には整流平滑された直流電圧が得られる。この場合の直流の電圧Ｅｉの値は、入力交流電圧ＶＡＣの波高値と略等しいレベルとなる。すなわち、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとは、交流電力を整流し平滑して直流電力を発生する１次側整流回路として機能することとなる。
【００３１】
１次側平滑コンデンサＣｉの両端に得られた電力は、力率改善回路を介して、コンバ−タ部に供給される。コンバ−タ部は、多重共振コンバ−タとアクテイブクランプ回路とを具備して構成されている。多重共振コンバ−タは、１次側に電圧共振回路（１次側並列共振回路）を有し、２次側には電圧共振回路（２次側並列共振回路）と電流共振（２次側直列共振回路）とを有して構成されており、アクテイブクランプ回路は、１次側のスイッチング素子に発生する電圧をクランプするようになされている。このように多重共振コンバ−タは、１次側回路と２次側回路とから形成されており、コンバータトランスＰＩＴを介して、１次側回路と２次側回路とを分離するようになされている。以下、１次側回路、２次側回路、アクテイブクランプ回路の順に説明をする。
【００３２】
多重共振コンバ−タの１次側回路は、以下のように構成されている。力率改善回路を形成するインダクタＬｉと高速ダイオードＤ１との接続点にコンバータトランスＰＩＴの１次巻線Ｎ１の一端とが接続され、１次巻線Ｎ１の他端にはスイッチング素子Ｑ１が接続され、直流の電圧Ｅｉは、１次巻線Ｎ１を介して１次巻線Ｎ１の他端に接続されるスイッチング素子Ｑ１に供給されるようになされている。スイッチング素子Ｑ１は、ＭＯＳ−ＦＥＴとされており、そのドレイン−ソース間に対しては、ボディダイオードＤＤ１が並列に接続されている。ボディダイオードＤＤ１のアノードはスイッチング素子Ｑ１のソース、ボディダイオードＤＤ１のカソードはスイッチング素子Ｑ１のドレインと接続されている。ボディダイオードＤＤ１は、ＭＯＳ−ＦＥＴの製造プロセス上、付随して形成される素子である。
【００３３】
また、スイッチング素子Ｑ１をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動（ドライブ）回路を有しており、例えばこの場合には、汎用のＩＣを用いることができる。発振・ドライブ回路２の発振回路は、所要周波数の発振信号を発生させ、駆動回路は、スイッチング素子Ｑ１としてのＭＯＳ−ＦＥＴをスイッチング駆動するためのゲート電圧であるスイッチング駆動信号を生成して、ゲートに印加するようにされる。これにより、スイッチング素子Ｑ１は、スイッチング駆動信号の周期（スイッチング周波数の逆数）で、連続的にスイッチング動作を行う。
【００３４】
制御回路１は、出力直流電圧Ｅｏをスイッチング周波数制御方式により安定化するために設けられる。この場合の制御回路１は、検出入力である出力直流電圧Ｅｏと、安定化するべき基準の電圧との差として得られる誤差電圧のレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにしてスイッチング素子Ｑ１を駆動する。このためには、発振・ドライブ回路２の内部の発振回路により生成する発振信号の周波数を可変することになる。スイッチング素子Ｑ１のスイッチング周波数が可変されることで、１次側並列共振回路の共振インピーダンスが変化し、コンバータトランスＰＩＴの１次巻線Ｎ１から２次巻線Ｎ２側に伝送される電力量が変化するが、これにより出力直流電圧Ｅｏのレベルを安定化させるように動作する。なお、１次側回路と２次側回路とを絶縁分離するために、制御回路１にはフォトカプラ等を用いることもできる。
【００３５】
コンバータトランスＰＩＴは、直流電力をスイッチング素子Ｑ１でスイッチングすることによって、再び交流にされた電力を２次側回路に伝送するために設けられる。ここで、再び交流電力とされたスイッチング出力の周波数は、例えば、商用の交流電源ＡＣの周波数の１０００倍以上に選ばれるので、コンバータトランスＰＩＴのサイズは小さなものとできる。このコンバータトランスＰＩＴは、図２に断面図を示す構造を有して構成されている。コンバータトランスＰＩＴは、フェライトを材料とするＥ字形状コア（図２に示す断面方向およびこれと直交する断面のいずれもが矩形であるコア、または、図２に示す断面方向は矩形であり、これと直交する断面は円形であるコア）を有している。コンバータトランスＰＩＴは、このように、フェライト材によるＥ字形状コアであるコアＣＲ１およびコアＣＲ２を組合せたＥＥ型コア（コア断面のいずれもが矩形である上述したコアを組み合わせたコア）またはＥＥＲ型コア（コア断面の一方が円形である上述したコアを組み合わせたコア）を備え、１次側と２次側とで巻装部位を分割したうえで、１次巻線Ｎ１と、２次巻線Ｎ２を、ＥＥ型コアまたはＥＥＲ型コアの中央磁脚を覆うボビンＢの上に巻装している。
【００３６】
ここで、１次巻線Ｎ１と２次巻線Ｎ２とは、磁気的に疎結合とされている。磁気的に疎結合とは、１次巻線Ｎ１に鎖交する磁束と２次巻線Ｎ２に鎖交する磁束とのすべてが共通するものではなく、１次巻線Ｎ１または２次巻線Ｎ２のいずれかにのみ鎖交する磁束が存在することをいうものである。このように、疎結合とすることによって、１次巻線Ｎ１はリーケージインダクタＬ１として機能し、２次巻線Ｎ２はリーケージインダクタＬ２として機能することとなる。ここで、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合を疎結合とするためのコンバータトランスＰＩＴは、図２に示すコアＣＲ１、コアＣＲ２の内磁脚を、２本の外磁脚よりも短くすることで実現することができる。
【００３７】
実施形態では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１に所定のインダクタンス値のリーケージインダクタＬ１を生じさせ、２次巻線Ｎ２に所定のインダクタンス値のリーケージインダクタＬ２を生じさせる。また、１次巻線Ｎ１と２次巻線Ｎ２とは加極性接続とされている（図１の巻線端に付与された黒丸を参照）。
【００３８】
そして、リーケージインダクタＬ１と１次側並列共振コンデンサＣ１とによって１次側並列共振周波数が支配される１次側並列共振回路を形成する。１次側並列共振周波数が支配されるとは、リーケージインダクタＬ１と１次側並列共振コンデンサＣ１とによって１次側並列共振周波数が略定められることをいうものであり、例えば、この共振回路に含まれる１次側平滑コンデンサＣｏは、共振周波数に影響を与えないことをいうものである。その理由はスイッチング素子Ｑ１がスイッチングするスイッチング周波数においては、１次側平滑コンデンサＣｏは短絡とみなせるので、スイッチング素子Ｑ１と並列に接続される１次側並列共振コンデンサＣ１は、交流的には１次巻線Ｎ１と並列に接続されていることとなり、１次巻線Ｎ１のリーケージインダクタＬ１と１次側並列共振コンデンサＣ１のキャパシタンスとで１次側並列共振回路が形成されることになるからである。ここで、１次巻線Ｎ１の巻数は５５Ｔ（ターン）とした。また、１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦ（ピコ・ファラッド）とした。このようにして、図１に示す実施形態のスイッチング電源回路の１次側は、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側並列共振コンデンサＣ１とで１次側並列共振回路が形成される。
【００３９】
次に、２次側回路について説明をする。コンバータトランスＰＩＴの２次巻線Ｎ２には、並列に２次側並列共振コンデンサＣ２が接続され、リーケージインダクタＬ２と２次側並列共振コンデンサＣ２とで電圧共振回路が形成される。２次巻線Ｎ２の巻き数は４５Ｔとされている。また、２次側並列共振コンデンサＣ２のキャパシタンスの値は０．０２２μＦとされている。
【００４０】
また、スイッチング電源回路の２次側には、電流共振回路として作用する２次側直列共振回路が設けられており、この２次側直列共振回路は、リーケージインダクタＬ２のインダクタンスの値と２次側直列共振コンデンサＣ３のキャパシタンスの値とで略２次側直列共振周波数が支配されるようにして形成される。２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０１２μＦとしている。
【００４１】
また、スイッチング電源回路の２次側には、高速ダイオードＤｏとローパスフィルタとして機能するインダクタＬｏおよび２次側平滑コンデンサＣｏを備える。インダクタＬｏのインダクタンスの値は、４００μＨとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。インダクタＬｏは、例えば、図２に示すコンバータトランスと同様の構造を有し、巻線としては、１の巻線のみがボビンＢに巻装されている構造を採用することができる。ここで、高速ダイオードＤｏ、インダクタＬｏおよび２次側平滑コンデンサＣｏは、周知技術である降圧コンバータと同様な構成を有しており、電圧を降圧する機能を有する。
【００４２】
ここで、インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流電圧成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。
【００４３】
次に、アクテイブクランプ回路について説明をする。このアクテイブクランプ回路は、スイッチング素子Ｑ１がオフとなる場合に生じるスイッチング素子Ｑ１の両端の電圧をクランプしてスイッチング素子Ｑ１の耐電圧を低いものとする効果を有している。アクテイブクランプ回路は、補助スイッチング素子Ｑ２と電圧クランプ用コンデンサＣ４とを直列接続した直列接続回路を主要な構成部品として形成されている。さらに、アクテイブクランプ回路は、ＭＯＳ−ＦＥＴで形成される補助スイッチング素子Ｑ２のゲートとソースとの間に接続される抵抗Ｒｇを有している。
【００４４】
図３は、一般的なＭＯＳ−ＦＥＴの等価回路である。このようなＭＯＳ―ＦＥＴは、本実施形態では、スイッチング素子Ｑ１、補助スイッチング素子Ｑ２として用いられている。図３は、ドレインとソース間で形成されるスイッチング素子部ＱとボディダイオードＤＤと各部に生じるコンデンサと等価な機能を有する容量とを示している。ＭＯＳ−ＦＥＴでは、ゲート（ｇ）、ソース（ｓ）、ドレイン（ｄ）の各々の電極の相互間に、ゲート・ドレイン間の容量Ｃｇｄ、ゲート・ソース間の容量Ｃｇｓ、ドレイン・ソース間の容量Ｃｄｓの各々の静電容量を有するものである。そして、入力容量として、容量Ｃｇｓと容量Ｃｇｄとの和で表される容量Ｃｉｉを有し、出力容量として、容量Ｃｄｓと容量Ｃｇｄとの和で表される容量Ｃｏｓｓとを有し、帰還容量として容量Ｃｇｄと等しい値の容量Ｃｒｓｓを有する。ここで、容量Ｃｇｓと容量Ｃｇｄとの各々は、チップサイズとシリコンゲート酸化膜の厚さとで決定され容量Ｃｉｉ＞容量Ｃｏｓｓ＞容量Ｃｒｓｓの関係が通常は成立する。
【００４５】
すなわち、本実施形態のアクテイブクランプ回路は、ＭＯＳ―ＦＥＴによって補助スイッチング素子Ｑ２が形成され、電圧クランプ用コンデンサＣ４の電荷を、ＭＯＳ―ＦＥＴのゲート・ドレイン間容量を介してゲート・ソース間に接続される抵抗Ｒｇに流し、ゲート・ソース間に電圧Ｖｇｓを発生させて、スイッチング素子Ｑ１のオフ状態において、補助スイッチング素子Ｑ２をオン状態とするものである。
【００４６】
図４はアクテイブクランプ回路の各部の動作波形を示す図である。図４に示す波形は、上段から下段に向かい、電圧Ｖ１（図１を参照）、電流ＩＱ１（図１を参照）、電圧Ｖｇｓ（図１を参照）、電流Ｉｇ（図１を参照）、電流ＩＱ２（図１を参照）、電流Ｉｃ１（図１を参照）、電圧Ｖｄｓ（図１を参照）、電圧Ｖ２（図１を参照）の各々を示すものである。ここで、図４に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００４７】
図３に示す等価回路、図４に示す各部の動作波形を引用して、アクテイブクランプ回路の動作を説明する。
【００４８】
スイッチング素子Ｑ１がターンオフ（切断）すると、インダクタＬｉとリーケージインダクタＬ１とに流れていた電流は、１次側並列共振コンデンサＣ１と１次側平滑コンデンサＣｏとに短時間流れ（図４の電流Ｉｃ１を参照）、電圧Ｖ１が上昇して、インダクタＬｉ、リーケージインダクタＬ１、ボディダイオードＤＤ２、電圧クランプ用コンデンサＣ４の経路に電流が流れ（図４の電流ＩＱ２を参照）、同時に抵抗Ｒｇ、容量Ｃｇｄ、電圧クランプ用コンデンサＣ４の経路に電流が流れる（図４の電流Ｉｇを参照）。このようにして、インダクタＬｉとリーケージインダクタＬ１に蓄えられた磁気エネルギーとに基づく電流が、電圧クランプ用コンデンサＣ４の充電を完了する（図４の電流ＩＱ２を参照）。そして、電圧クランプ用コンデンサＣ４に充電された電荷は、容量Ｃｇｄ、抵抗Ｒｇを介して流れ（図４の電流Ｉｇを参照）、電圧Ｖｇｓが上昇する（図４の電圧Ｖｇｓを参照）。ここで、電圧Ｖｇｓは補助スイッチング素子Ｑ２のゲート（ｇ）とソース（ｓ）間の電圧である。
【００４９】
補助スイッチング素子Ｑ２がオン（導通）となるゲート（ｇ）とソース（ｓ）との間の電圧である閾値電圧Ｖｔｈを、電圧Ｖｇｓが越える場合には、補助スイッチング素子Ｑ２はオンとなる（図４の電流ＩＱ２を参照）。また、閾値電圧Ｖｔｈを電圧Ｖｇｓが下回る場合には、補助スイッチング素子Ｑ２はオフとなる（図４の電流ＩＱ２を参照）。補助スイッチング素子Ｑ２がオンとなる場合には、電流は、電圧クランプ用コンデンサＣ４、補助スイッチング素子Ｑ２、リーケージインダクタＬ１、インダクタＬｉの経路で流れ（図４の電流ＩＱ２を参照）、補助スイッチング素子Ｑ２がオフとなる場合には、電流は、1次側並列共振コンデンサＣ１を流れる（図４の電流Ｉｃ１を参照）。
【００５０】
かくして、図４に示すように、スイッチング素子Ｑ１に印加される電圧Ｖ１（図１を参照）のピ−ク電圧は略４００Ｖに抑えられ、補助スイッチング素子Ｑ２に印加される電圧Ｖ２（図１を参照）のピ−ク電圧は略４００Ｖに抑えられる。ここで、電圧クランプ用コンデンサＣ４のキャパシタンスの値は０．１μＦとし、抵抗Ｒｇの値は１００Ω（オ−ム）とした。ここで、抵抗Ｒｇの値を大きくするとスイッチング素子Ｑ１のオフ期間は拡大して、アクテイブクランプ電圧を低下させることができる。
【００５１】
次に力率改善回路について説明をする。力率改善回路は、高速ダイオードＤ１、インダクタＬｉ、コンデンサＣＮとから形成されている。この力率改善回路は、１次側回路に流れる共振電流を１次側整流素子Ｄｉに対して一方向に流すために、１次側整流素子Ｄｉと１次巻線Ｎ１とに各々の端子であるカソードとアノードとが接続される高速ダイオードＤ１と、１次側回路に流れる共振電流を１次側平滑コンデンサＣｉに対して一方向に流すために、１次巻線Ｎ１と１次側平滑コンデンサＣｉとに各々の端子が接続されるインダクタＬｉと、を有するものである。ここで、インダクタＬｉは５３μＨ（マイクロヘンリ）とし、コンデンサＣＮのキャパシタンスは１μＦとした。
【００５２】
図５は力率改善回路の動作を説明するための各部の波形を示す図である。図５に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図１を参照）、入力交流電流ＩＡＣ（図１を参照）、電圧Ｖ１（図１を参照）、電流Ｉ１（図１を参照）、電圧Ｖ３（図１を参照）、出力直流電圧Ｅｏに含まれる交流電圧成分ΔＥｏの各々を示すものである。ここで、図４に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００５３】
図５を参照して、力率改善回路の動作を説明する。１次側に流れる共振電流は、高速ダイオードＤ１で整流され、電流Ｉ１として高速ダイオードＤ１を流れる。この電流Ｉ１はスイッチング周期でオン、オフされており、スイッチング周期の高周波成分を含んでいる。この高周波成分はコンデンサＣＮで除去され、電流Ｉ１の包絡線と略等しい電流が１次側整流素子Ｄｉに流れる。この１次側整流素子Ｄｉに流れる電流は、１次側整流素子Ｄｉの流通角を拡大して、入力交流電流ＩＡＣが流れる時間を拡大して力率を改善する。インダクタＬｉは、入力交流電流ＩＡＣを１次側平滑コンデンサＣｉに流すために設けられている。このようにして、共振電流に応じた電圧を１次側平滑コンデンサＣｉに帰還する電圧帰還方式の力率改善回路によって力率の改善はなされる。
【００５４】
図６は、図１に示す実施形態のスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、１次側平滑コンデンサＣｉの両端の電圧Ｅｉ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦ、力率ＰＦの各々を示している。図６において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。この場合の出力直流電圧Ｅｏの値は１７５Ｖとした。
【００５５】
図５に示す、実験結果から得られた事実から以下のことが分かる。図５と図２１とに示す各々の回路におけるリップル電圧の値を比較する。図２１に示す回路においては、電圧Ｅｏ１を出力直流電圧とする場合には、図２２に示す電圧Ｅｏ１から見て取れるようにリップル電圧の値は０．５Ｖ程度である。一方、図１に示す回路においては、図５に示す交流電圧成分ΔＥｏから見て取れるようにリップル電圧の値は０．１Ｖ程度と小さなものとなっている。またスパイク電圧の大きさは、図２２に示す電圧Ｅｏ１から見て取れるように２．５Ｖ程度であるが、図５に示す交流電圧成分ΔＥｏから見て取れるように、スパイク電圧の大きさは、ほとんど検知することができない程小さなものとなっている。このことは、図２３に示すようなパイ型（π型）のフィルタを用いなくても、図１に示すスイッチング電源回路においては良好なるリップル特性とスパイク特性とが得られることを示している。すなわち、インダクタＬｏと２次側平滑コンデンサＣｏとによって形成される実施形態のフィルタは、部品点数が少なく、良好なる交流電圧成分ΔＥｏの減衰特性を呈することを示している。
【００５６】
実施形態として図１に示すスイッチング電源回路では、１次側は、電圧共振シングルエンデッドコンバータ、２次側は、電圧共振回路と電流共振回路とを組み合わせ、１次側と２次側とで、多重共振コンバータを構成し、さらに、降圧形コンバータとして構成している。このように構成することによって、交流電圧成分ΔＥｏに含まれるスイッチング周期のリップル電圧の大きさを小さくできる。また、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさも小さくできる。したがって、背景技術におけるようなパイ型のフィルタの構成は不要とできる。
【００５７】
また、実施形態として示すスイッチング電源回路では、スイッチング素子がオフのときに発生する電圧をクランプするアクテイブクランプ回路を備え、このアクテイブクランプ回路の作用によって低耐圧のスイッチング素子を用いて、広範囲な入力交流電圧ＶＡＣに対応が可能となり、ワイドレンジ化が可能となった。このときに、アクテイブクランプ回路を形成する補助スイッチング素子のドライブ回路については、セルフターンオン方式の自励ドライブ回路を用いているので、１個の抵抗、補助スイッチング素子および電圧クランプ用コンデンサを備えるものとすれば良いものであり、背景技術として図２３に示すような、補助スイッチング素子を制御するための特別な巻線である補助巻線を必要とせず、また、電圧分圧用の２個の抵抗を必要とすることがなく、回路の簡略化が図れる。
【００５８】
また、実施形態として図１に示すスイッチング電源回路では、電圧帰還方式の力率改善回路を備え、簡単な回路構成を採用して、入力交流電圧の範囲が広範囲に変化する場合においても、良好なる力率改善の効果が得られ、力率の観点からも、ワイドレンジ化を図ることができる。すなわち、交流電源ＡＣが１００Ｖ系である場合、２００Ｖ系である場合のいずれの場合においても良好な力率を有するものとできる。
【００５９】
このように、実施形態として図１に示すスイッチング電源回路では、電圧帰還方式の力率改善回路によって、力率改善を図り、アクテイブクランプ回路によってスイッチング素子の耐電圧を低いものとすることができ、２次側を降圧コンバータと等価な回路構成として平滑インダクタを電流連続領域で作動することによって、上述した、力率の改善、ワイドレンジ対応、出力直流電圧に含まれるリップル電圧およびスパイク電圧の抑制の各々を達成することができるのみならず、１種類のスイッチング周波数のみで、すべての回路を働かせることができるものである。このために、複数の周波数でスイッチング動作をする場合のようなビートが発生するという問題も生じない。また、各部がソフトスイッチング動作をすることによって、高調波の発生量も少なく電源高調波歪規制に対する対策も容易である。
【００６０】
また、上述したスイッチング電源回路では、１次側整流素子Ｄｉおよび１次側平滑コンデンサＣｉから成る全波整流回路を備え、交流電源ＡＣからの電力を直流電力に変換する構成を採用したが、このような全波整流回路および力率改善回路を備えることなく、例えば、蓄電池、太陽電池等の直流電力を発生する直流電力供給手段からの直流電力をコンバータトランスＰＩＴの１次巻線Ｎ１に直接、供給することによっても、上述したアクテイブクランプはスイッチング素子の耐圧を低いものとする効果を生じ、降圧コンバータとして機能する多重共振コンバータの２次側回路は、リップル電圧およびスパイク電圧を小さくする効果を生じさせることができるものである。
【００６１】
例えば、図１に示す回路において、蓄電池を用い、力率改善回路を採用しない場合においては、高速ダイオードＤ１、インダクタＬｉ、コンデンサＣＮの各々を接続線に置き換え、１次側整流素子Ｄｉとこの接続線とを切り離し、１次側平滑コンデンサＣｉに替えて蓄電池を配置することになる。
【００６２】
「実施形態の変形例」
以下において、実施形態のスイッチング電源回路の種々の変形例を示す。以下の説明における各部について、図１に示すと同様の部分には図１と同一の符号を付して説明を省略する。
【００６３】
図７に示す回路は、図１に示す回路の変形例のスイッチング電源回路である。図７では、コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との極性の関係が、図１におけるものとは、異なっている。すなわち、図１においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は加極性とされたが、図７においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は減極性とされている（１次巻線Ｎ１および２次巻線Ｎ２に付された黒丸を参照）。また、図７に示す回路においては、力率改善回路に共振電流を付与するための３次巻線Ｎ３をコンバータトランスＰＩＴに設けている。さらに、アクテイブクランプ回路を駆動するための補助巻線Ｎｇを設けている。
【００６４】
また、本実施形態の力率改善回路は、１次側回路に流れる共振電流を１次側整流素子Ｄｉに対して一方向に流すために、１次側整流素子Ｄｉとコンバータトランスに巻回される３次巻線Ｎ３の一方の巻端との間にインダクタＬｉと高速ダイオードＤ１との直列接続回路が接続され、１次側回路に流れる共振電流を１次側平滑コンデンサＣｉに対して一方向に流すために、コンバータトランスＰＩＴに巻回される３次巻線Ｎ３の他方の巻端に１次側平滑コンデンサＣｉが接続されている。
【００６５】
図７に示す回路は図１に示すものに較べて、３次巻線Ｎ３、補助巻線Ｎｇおよび分圧抵抗である抵抗Ｒｇ１と抵抗Ｒｇ２とを備える点において、より複雑なものとなっている。しかしながら、図１に示す回路の有する、力率改善の作用、アクテイブクランプの作用、２次側の降圧コンバータとしての作用のすべてを有するものである。
【００６６】
図８に示す回路は、図１に示す回路の変形例のスイッチング電源回路である。図８では、２次側並列共振コンデンサＣ２の配置される位置が図１における位置とは異なり、２次側直列共振コンデンサＣ３を介して２次巻線Ｎ２と並列に接続されている。また、力率改善回路に採用されるインダクタＬｉに替えて、力率改善トランスＶＦＴを用いている。力率改善トランスＶＦＴは１次巻線ＬＴ１と２次巻線ＬＴ２とを有し、図２に示すコンバータトランスＰＩＴと同様の構造を有している。このように、１次巻線ＬＴ１と２次巻線ＬＴ２とを有することによって、力率改善回路の設計の自由度をさらに向上させている。
【００６７】
すなわち、本実施形態の力率改善回路は、１次側回路に流れる共振電流を１次側整流素子Ｄｉに対して一方向に流すために、力率改善トランスＶＦＴの１次巻線ＬＴ１に接続される高速ダイオードＤ１と、１次側回路に流れる共振電流を１次側平滑コンデンサＣｉに対して一方向に流すために、コンバータトランスＰＩＴの１次巻線Ｎ１と１次側平滑コンデンサＣｉとの間に力率改善トランスＶＦＴの２次巻線ＬＴ２が接続されている。
【００６８】
図９に示すスイッチング電源回路は、１次側の接続態様については、図１に示す回路と同様であり、２次側の接続態様が図１に示す回路とは異なるものである。
【００６９】
図９に示す回路では、コンバータトランスＰＩＴはセンタータップによって各々の巻線が接続される２次巻線Ｎ２（第１の２次巻線Ｎ２）と２次巻線Ｎ２’（第２の２次巻線Ｎ２’）とを有して形成されている。この２次巻線Ｎ２および２次巻線Ｎ２’の各々は、１次巻線Ｎ１と疎結合とされており、この結果として、２次側回路は、２次巻線Ｎ２に生じるリーケージインダクタＬ２および２次巻線Ｎ２’生じるリーケージインダクタＬ２’を有するものとなされる。
【００７０】
２次側回路は、上述した、２次巻線Ｎ２と２次巻線Ｎ２’の直列接続の両端に接続される２次側並列共振コンデンサＣ２とで２次側並列共振周波数が支配されるようにして形成される２次側並列共振回路を具備する。ここで、２次側並列共振回路を形成するインダクタンスの値は、リーケージインダクタＬ２およびリーケージインダクタＬ２’に加えて、２次巻線Ｎ２と２次巻線Ｎ２’によって生じる相互インダクタンスが加算されるものとなり、２次巻線Ｎ２と２次巻線Ｎ２’との接続点がセンタータップとして形成されることによって、２次巻線Ｎ２と２次巻線Ｎ２’とは加極性接続とされる。すなわち、上述した相互インダクタンスの値は正の値となる。
【００７１】
また、２次側回路は、リーケージインダクタＬ２（第１の２次側リーケージインダクタ）と２次巻線Ｎ２（第１の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３（第１の２次側直列共振コンデンサ）とで２次側直列共振周波数（第１の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第１の２次側直列共振回路）を具備し、リーケージインダクタＬ２’（第２の２次側リーケージインダクタ）と２次巻線Ｎ２’（第２の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３’（第２の２次側直列共振コンデンサ）とで２次側直列共振周波数（第２の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第２の２次側直列共振回路）を具備する。本実施形態では、リーケージインダクタＬ２とリーケージインダクタＬ２’との各々のインダクタンスの値を等しく設定し、２次側直列共振コンデンサＣ３と２次側直列共振コンデンサＣ３’との各々のキャパシタンスの値を等しく設定し、第１の２次側直列共振周波数と第２の２次側直列共振回路との各々の共振周波数を等しく設定している。
【００７２】
また、２次側回路は、降圧コンバータ（第１の降圧コンバータ）として機能させるための高速ダイオードＤｏ（第１の高速ダイオード）とインダクタＬｏ（第１のインダクタ）と２次側平滑コンデンサＣｏとを具備している。また、２次側回路は、降圧コンバータ（第２の降圧コンバータ）として機能させるための高速ダイオードＤｏ’（第２の高速ダイオード）とインダクタＬｏ’（第２のインダクタ）と上述した２次側平滑コンデンサＣｏとを具備している。ここで、２次側平滑コンデンサＣｏを２つの降圧コンバータ（第１の降圧コンバータと第２の降圧コンバータ）で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。
【００７３】
このようにして、図９に示すスイッチング電源回路は、１次側は、電圧共振形シングルエンデッドコンバータとして形成され、２次側は、センタータップによって直列接続される２つの２次巻線の両端に２次側並列共振コンデンサＣ２を接続し、各々の２次巻線と直列に２次側直列共振コンデンサＣ３および２次側直列共振コンデンサＣ３’を接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、２次側には、高速ダイオードＤｏとインダクタＬｏと２次側平滑コンデンサＣｏと、高速ダイオードＤｏ’とインダクタＬｏ’と２次側平滑コンデンサＣｏとから構成される降圧形コンバータを有して形成されている。
【００７４】
この２次側回路の作用を説明する。２次巻線Ｎ２に生じる電圧が負であるときには、２次巻線Ｎ２から高速ダイオードＤｏ、２次側直列共振コンデンサＣ３に対して電流が流れるとともに、２次巻線Ｎ２’に生じる電圧が正となって２次巻線Ｎ２から２次巻線Ｎ２’、２次側並列共振コンデンサＣ２に電流が流れ、さらに、２次巻線Ｎ２’から２次側直列共振コンデンサＣ３’、インダクタＬｏ’、２次側平滑コンデンサＣｏに対して電流Ｉ４が流れる。
【００７５】
また、２次巻線Ｎ２’に生じる電圧が負であるときには、２次巻線Ｎ２’から高速ダイオードＤｏ’、２次側直列共振コンデンサＣ３’に対して、電流が流れるとともに、２次巻線Ｎ２’から２次巻線Ｎ２、２次側並列共振コンデンサＣ２に電流が流れ、さらに、２次巻線Ｎ２から２次側直列共振コンデンサＣ３、インダクタＬｏ、２次側平滑コンデンサＣｏに対して電流が流れる。
【００７６】
２次側回路の各部については、２次巻線Ｎ２の巻き数は３０Ｔ、２次巻線Ｎ２’の巻き数は３０Ｔとされている。また、２次側並列共振コンデンサＣ２のキャパシタンスの値は０．０１５μＦとしている。また、２次側直列共振コンデンサＣ３のキャパシタンスおよび２次側直列共振コンデンサＣ３’の各々のキャパシタンスの値は０．０３３μＦである。また、インダクタＬｏおよびインダクタＬｏ’の各々のインダクタンスの値は４００μＨ、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。
【００７７】
ここで、インダクタＬｏおよびインダクタＬｏ’の各々のインダクタンスの値をリーケージインダクタＬ２およびリーケージインダクタＬ２’の各々のインダクタンスの値よりも大きく選定すると、インダクタＬｏおよびインダクタＬｏ’に流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の交流電圧成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏおよび高速ダイオードＤｏ’の逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の値も大幅に減少させることができる。
【００７８】
１次側回路については、図１に示す回路と同様の接続態様を有し、その作用についても同様であるので作用の説明を省略し、具体的な諸定数について説明する。
【００７９】
図９に示すスイッチング電源回路では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値、１次巻線Ｎ１と２次巻線Ｎ２’との磁気的な結合係数ｋの値は、各々、０．７の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１に所定のリーケージインダクタＬ１を生じさせ、２次巻線Ｎ２に所定のリーケージインダクタＬ２を生じさせ、２次巻線Ｎ２’に所定のリーケージインダクタＬ２’を生じさせる。
【００８０】
ここで、１次巻線Ｎ１の巻数は４３Ｔとした。また、１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦとした。また、コンデンサＣＮのキャパシタンスの値は１μＦ、電圧クランプ用コンデンサＣ４のキャパシタンスの値は０．１μＦ、抵抗Ｒｇの値は１００Ω、インダクタＬｉのインダクタンスの値は３３μＨとした。
【００８１】
図１０、図１１は、図９に示した電源回路の各部の動作波形を示している。これらの図において、最大の負荷電力である負荷電力Ｐｏ＝３００Ｗにおける動作波形を示している。なお、これらの図では、入力交流電圧ＶＡＣ＝１００Ｖとした場合の実験結果を示している。図１０はスイッチング周期における主要部の波形であり、図１１は交流電源の周期における主要部の波形である。
【００８２】
図１０では上段から下段に向かい以下の各々の波形を示している。電圧Ｖ１（図９を参照）は、スイッチング素子Ｑ１の両端電圧である。電流ＩＱ１（図９を参照）はスイッチング素子Ｑ１の電流である。電圧Ｖｇｓ（図９を参照）は、補助スイッチング素子Ｑ２のゲートとソース間の電圧である。電流Ｉｇ（図９を参照）は抵抗Ｒｇに流れる電流である。電流ＩＱ２（図９を参照）は補助スイッチング素子Ｑ２の電流である。電流Ｉｃ１は１次側並列共振コンデンサＣ１に流れる電流である。電圧Ｖｄｓは補助スイッチング素子Ｑ２のドレインとソース間の電圧である。電圧Ｖ２は補助スイッチング素子Ｑ２のドレインの電圧である。
【００８３】
図１１では上段から下段に向かい以下の各々の波形を示している。最上段は入力交流電圧ＶＡＣ（図９を参照）を示すものである。次段は入力交流電流ＩＡＣ（図９を参照）を示すものである。さらに、以下順に、電圧Ｖ４（図９を参照）は１次側整流素子Ｄｉの出力側の電圧である。電流Ｉ１（図９を参照）は高速ダイオードＤ１に流れる電流である。電圧Ｖ３（図９を参照）は１次巻線Ｎ１と力率改善回路との接続点の電圧である。交流電圧成分ΔＥｏは、出力直流電圧Ｅｏ（図９を参照）に含まれる交流電圧成分である。
【００８４】
図１２は、図９に示すスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、１次側平滑コンデンサＣｉの両端の電圧Ｅｉ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦ、力率ＰＦの各々を示している。ここで、出力直流電圧Ｅｏは１７５Ｖとした。図１２における実線で示すグラフは、入力交流電圧が１００Ｖにおける場合を示し、図１２における点線で示すグラフは、入力交流電圧が２３０Ｖにおける場合を示すものである。
【００８５】
図１０ないし図１２に示す、実験結果から得られた事実から見て取れるように、リップル電圧、スパイク電圧の大きさは、図２１に示す回路におけるものよりも小さなものとなっている。このことは、図２３に示すようなパイ型（π型）のフィルタを用いなくても、良好なるリップル特性とスパイク特性とが得られることを示している。
【００８６】
図１３に示すのは、図９の回路図に示す回路の変形例であり、多重コンバータとしての１次側回路は図７に示すと同様であり、２次側回路は図９に示す回路と同様である。
【００８７】
図１４に示すのは、図９の回路図に示す回路の変形例であり、図９に示す回路の一部を置き換える回路である。図１４では、インダクタＬｏとインダクタＬｏ’と個別の部品として構成することなく、複合チョークコイルとして同一コアに第１の巻線と第２の巻線とを施し、第１の巻線と第２の巻線とを磁気的に疎結合としてインダクタＬｏおよびインダクタＬｏ’として機能させるものである。また、１次側回路については、力率改善回路はインダクタＬｉに替えて、１次巻線ＬＴ１と２次巻線ＬＴ２とを有する力率改善トランスＶＦＴを具備するものとした。
【００８８】
図１５に示すスイッチング電源回路は、図１に示すスイッチング電源回路の変形例である。図１５に示す回路では、１次側の接続態様については、図１のスイッチング電源回路と同様であり、２次並列共振回路についての変形例である。図１５に示す回路では、２次側並列共振コンデンサＣ２と直列に抵抗Ｒ２を接続し、２次側並列共振コンデンサＣ２と直列に抵抗Ｒ２との直列接続回路は、２次側回路に生じるスパイク電圧を吸収するスナバー回路としても機能するものである。ここで、抵抗Ｒ２の抵抗値は、スナバー回路として機能するに十分低い抵抗値とされており、２次側共振回路の機能に影響を与えることがないように設定されている。また、１次巻線Ｎ１と２次巻線Ｎ２とのまき方向の関係は、図１に示す回路では加極性であったが、図１５に示す回路では１次巻線Ｎ１と２次巻線Ｎ２とのまき方向の関係が、減極性となる関係とされている。
【００８９】
図１５に示す回路における、具体的な諸定数について説明する。
【００９０】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は４３Ｔとし、１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦ、電圧クランプ用コンデンサＣ４のキャパシタンスの値は０．１μＦとし、抵抗Ｒｇの抵抗値は１００Ωとし、インダクタＬｉのインダクタンスの値は３３μＨとし、コンデンサＣＮのキャパシタンスの値は１μＦとした。
【００９１】
２次巻線Ｎ２の巻き数は６０Ｔとされ、２次側並列共振コンデンサＣ２のキャパシタンスの値は２２００ｐＦとし、抵抗Ｒ２の抵抗値は１ｋΩ（キロオーム）とし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０１２μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。
【００９２】
ここで、スナバー回路に流れる電流について説明する。この電流の大きさは、２次巻線Ｎ２に生じる電圧の正負に関わらず、小さなものである。このようなスナバー回路を採用することによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の発生を防止することができる。
【００９３】
図１６、図１７は、図１５に示した電源回路の各部の動作波形を示している。これらの図においては、最大の負荷電力である負荷電力Ｐｏ＝２５０Ｗにおける動作波形を示している。なお、これらの図では、入力交流電圧ＶＡＣ＝１００Ｖとした場合の実験結果を示している。
【００９４】
図１６はスイッチング周期における主要部の波形を示すものである。図１６の上段から下段に向かって、電圧Ｖ１（図１５を参照）、電流ＩＱ１（図１５を参照）、電圧Ｖｇｓ（図９を参照）、電流Ｉｇ（図１５を参照）、電流ＩＱ２（図１５を参照）、電流Ｉｃ１（図１５を参照）、電圧Ｖｄｓ（図１５を参照）の各々を示すものである。
【００９５】
図１７は入力交流電圧ＶＡＣの周期における主要部の波形を示すものである。図１７の上段から下段に向かって、入力交流電圧ＶＡＣ（図１５を参照）、入力交流電流ＩＡＣ（図１５を参照）、電圧Ｖ４（図１５を参照）、電流Ｉ１（図１５を参照）、電圧Ｖ３（図１５を参照）、交流電圧成分ΔＥｏの各々を示すものである。
【００９６】
図１８は、図１５に示すスイッチング電源回路の、負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、１次側平滑コンデンサＣｉの両端の電圧Ｅｉ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１のドレインとソースとがオン（導通）となる期間である期間ＴＯＮ、スイッチング素子Ｑ１のドレインとソースとがオフ（切断）となる期間である期間ＴＯＦＦ、力率ＰＦの各々を示している。ここで、出力直流電圧Ｅｏは１７５Ｖとした。図１８における実線で示すグラフは、入力交流電圧が１００Ｖにおける場合を示し、図１８における点線で示すグラフは、入力交流電圧が２３０Ｖにおける場合を示すものである。
【００９７】
図１５に示すスイッチング電源回路では、スナバー回路を有するので、スパイク電圧の発生を抑制することができる。
【００９８】
図１９に示すのは、スイッチング電源回路の変形例であり、図１５の回路図に示す２次側回路と、図１３に示す１次側回路とを組み合わせた回路である。
【００９９】
図２０に示すのは、スイッチング電源回路の変形例であり、図１５の回路図に示す２次側回路と、図１４に示す１次側回路とを組み合わせた回路である。
【０１００】
実施形態として例を挙げた上述の種々のスイッチング電源回路は、多重コンバータ回路と、力率改善回路と、この多重コンバータに付加されるアクテイブクランプ回路を含むものとして、説明し、また、多重コンバータ回路の１次側回路、多重コンバータ回路の２次側回路についても種々な回路例を例として挙げたが、これらの回路を種々に組み合わせることが可能である。
【０１０１】
また、上述した実施形態の説明においては、１次側整流素子Ｄｉおよび１次側平滑コンデンサＣｉから成る全波整流回路を備え、力率改善回路を備え、降圧コンバータとして機能する２次側回路を備え、アクテイブクランプ回路を備えるものとして説明をしてきたが、これらのすべての回路部分を備えることなく、その一部の回路部分を備える構成も可能であり、その一部を備える回路構成に応じた効果を得ることができるものである。
【０１０２】
例えば、上述したスイッチング電源回路では、１次側整流素子Ｄｉおよび１次側平滑コンデンサＣｉから成る全波整流回路を備え、交流電源ＡＣからの電力を直流電力に変換する構成を採用したが、このような全波整流回路および力率改善回路を備えることなく、例えば、蓄電池、太陽電池等の直流電力を発生する直流電力供給手段からの直流電力をコンバータトランスＰＩＴの１次巻線Ｎ１に直接、供給することによっても、上述したアクテイブクランプはスイッチング素子の耐圧を低いものとする効果を生じ、降圧コンバータとして機能する多重共振コンバータの２次側回路は、リップル電圧およびスパイク電圧を小さくする効果を生じさせることができるものである。
【０１０３】
さらに、図１、図８、図９、図１４、図１５、図２０に示すアクテイブクランプ回路を採用する場合には、全波整流回路を備えるか蓄電池を備えるか否か、多重共振コンバータの２次側回路を降圧コンバータとして機能させるか否かに拘わらず、アクテイブクランプ回路を簡略化できるという効果を生じさせることができるものである。
【０１０４】
また、本発明としては、上記各実施形態として示した構成に限定されるものではない。例えば、メインスイッチング素子（および補助スイッチング素子）については、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｉｔｏｒ）、バイポーラトランジスタなど、ＭＯＳ−ＦＥＴ以外の素子を選定することも考えられる。
【図面の簡単な説明】
【０１０５】
【図１】実施形態のスイッチング電源回路の構成を示す図である。
【図２】実施形態の電源回路に用いられるコンバータトランスの断面図を示す図である。
【図３】ＭＯＳ−ＦＥＴの等価回路を示す図である。
【図４】実施形態の各部の動作波形を示す図である。
【図５】実施形態の力率改善回路の各部の波形を示す図である。
【図６】実施形態の電源回路の負荷電力に対する、１次側平滑コンデンサの電圧、電力変換効率、スイッチング素子がオンとなる期間、オフとなる期間、力率の各々を示す図である。
【図７】実施形態のスイッチング電源回路の構成を示す図である。
【図８】実施形態のスイッチング電源回路の構成を示す図である。
【図９】実施形態のスイッチング電源回路の構成を示す図である。
【図１０】実施形態の電源回路の各部の動作波形を示す図である。
【図１１】実施形態の電源回路の各部の動作波形を示す図である。
【図１２】実施形態の電源回路の負荷電力に対する、１次側平滑コンデンサの電圧、電力変換効率、スイッチング素子がオンとなる期間、オフとなる期間、力率の各々を示す図である。
【図１３】実施形態のスイッチング電源回路の構成を示す図である。
【図１４】実施形態のスイッチング電源回路の構成を示す図である。
【図１５】実施形態のスイッチング電源回路の構成を示す図である。
【図１６】実施形態の電源回路の各部の動作波形を示す図である。
【図１７】実施形態の電源回路の各部の動作波形を示す図である。
【図１８】実施形態の電源回路の負荷電力に対する、１次側平滑コンデンサの電圧、電力変換効率、スイッチング素子がオンとなる期間、オフとなる期間、力率の各々を示す図である。
【図１９】実施形態のスイッチング電源回路の構成を示す図である。
【図２０】実施形態のスイッチング電源回路の構成を示す図である。
【図２１】背景技術のスイッチング電源回路の構成を示す図である。
【図２２】背景技術の電源回路の各部の動作波形を示す図である。
【図２３】背景技術のスイッチング電源回路の構成を示す図である。
【図２４】背景技術の各部の動作波形を示す図である。
【図２５】背景技術の各部の動作波形を示す図である。
【符号の説明】
【０１０６】
１  制御回路、２  発振・ドライブ回路、ＡＣ  交流電源、Ｂ  ボビン、Ｃ１  １次側並列共振コンデンサ、Ｃ２  ２次側並列共振コンデンサ、Ｃ３  ２次側直列共振コンデンサ、Ｃ４  電圧クランプ用コンデンサ、Ｃｄｓ、Ｃｇｄ、Ｃｇｓ、Ｃｉｉ、Ｃｏｓｓ  容量、Ｃｉ  １次側平滑コンデンサ、ＣＬ１、ＣＬ２  フィルタコンデンサ、ＣＭＣ  コモンモードチョークコイル、ＣＮ  コンデンサ、Ｃｏ、Ｃｏ１、Ｃｏ２  ２次側平滑コンデンサ、ＣＲ１、ＣＲ２  コア、Ｄ１  高速ダイオード、ＤＤ１、ＤＤ２  ボディダイオード、Ｄｉ  １次側整流素子、Ｄｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４  ダイオード、Ｄｏ、Ｄｏ１、Ｄｏ２  高速ダイオード、Ｅｏ  出力直流電圧、ＩＡＣ  入力交流電流、
Ｌ１、Ｌ２  リーケージインダクタ、Ｌｉ、Ｌｏ  インダクタ、ＬＴ１  （ＶＦＴの）１次巻線、ＬＴ２  （ＶＦＴの）２次巻線、Ｎ１  （ＰＩＴの）１次巻線、Ｎ２  （ＰＩＴの）２次巻線、Ｎ３  （ＰＩＴの）３次巻線、Ｎｇ  （ＰＩＴの）補助巻線、ＰＩＴ  コンバータトランス、Ｑ１  スイッチング素子、Ｑ２  補助スイッチング素子、Ｒ２、Ｒｇ、Ｒｇ１、Ｒｇ２  抵抗、ＶＡＣ  入力交流電圧、ＶＦＴ  力率改善トランス
【図１】
2008193878.tif 000003
【図２】
2008193878.tif 000004
【図３】
2008193878.tif 000005
【図４】
2008193878.tif 000006
【図５】
2008193878.tif 000007
【図６】
2008193878.tif 000008
【図７】
2008193878.tif 000009
【図８】
2008193878.tif 000010
【図９】
2008193878.tif 000011
【図１０】
2008193878.tif 000012
【図１１】
2008193878.tif 000013
【図１２】
2008193878.tif 000014
【図１３】
2008193878.tif 000015
【図１４】
2008193878.tif 000016
【図１５】
2008193878.tif 000017
【図１６】
2008193878.tif 000018
【図１７】
2008193878.tif 000019
【図１８】
2008193878.tif 000020
【図１９】
2008193878.tif 000021
【図２０】
2008193878.tif 000022
【図２１】
2008193878.tif 000023
【図２２】
2008193878.tif 000024
【図２３】
2008193878.tif 000025
【図２４】
2008193878.tif 000026
【図２５】
2008193878.tif 000027