(57)【要約】【課題】ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜を得ることができる半導体装置の製造方法を提供する。【解決手段】Ｓｉ基板の表面に、素子分離絶縁膜、ｎウェル及びｐウェルを形成した後、前処理として、Ｓｉ基板の洗浄を行う（ステップＳ１）。その後、下地酸化として、Ｓｉ基板の表面をＲＴＯ法により熱酸化することにより、シリコン酸化膜を形成する（ステップＳ２）。続いて、シリコン酸化膜に対してプラズマ窒化を行う（ステップＳ３）。このプラズマ窒化の結果、活性窒素の導入によりシリコン酸化膜が窒化され、シリコン酸窒化膜が得られる。次に、アンモニア雰囲気中でアニールを行う（ステップＳ４）。この結果、シリコン酸窒化膜中の表面近傍に、更に窒素が導入される。次いで、後アニール（ポストアニール）として、窒素及び酸素を含有する雰囲気中でアニールを行う（ステップＳ５）。【選択図】図１
2008205127.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に絶縁膜を形成する工程と、
前記絶縁膜に活性窒素を導入する工程と、
前記活性窒素が導入された絶縁膜に対して、窒素原子を含有する非酸化系のガスの雰囲気中で熱処理を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板としてシリコン基板を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程は、前記シリコン基板の表面を酸化することにより、シリコン酸化膜を形成する工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記活性窒素を導入する工程は、前記絶縁膜に対しプラズマ窒化を行う工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記窒素原子を含有する非酸化系のガスとして、ＮＨ3ガスを用いることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記熱処理を行う工程の後に、酸素原子を含有するガスの雰囲気中でアニールを行う工程を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記酸素原子を含有するガスとして、Ｏ2ガス、Ｎ2Ｏガス及びＮＯガスからなる群から選択された少なくとも１種を用いることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記活性窒素の導入を、前記絶縁膜の表面にダメージが生じない条件下で行うことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記熱処理を、前記絶縁膜中の窒素が表面に残存する条件下で行うことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、半導体基板内に不純物を導入する工程と、
を有し、
前記ゲート絶縁膜を形成する工程は、
シリコン酸化膜を形成する工程と、
前記シリコン酸化膜に、活性窒素を導入する工程と、
次いで、窒素原子を含むガスの雰囲気中で、加熱する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化に好適な半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化が進められており、半導体装置を構成するＭＩＳトランジスタの微細化が必要とされている。このため、ＭＩＳトランジスタを構成するゲート絶縁膜の薄膜化が進められている。従来、ゲート絶縁膜としてシリコン酸化膜が用いられている。ところが、シリコン酸化膜を薄膜化すると、ゲート電極に含まれる不純物がチャネルまで拡散しやすくなるという問題が生じる。そこで、ゲート絶縁膜として、シリコン酸窒化膜を用いる技術が採用されつつある。
【０００３】
シリコン酸窒化膜を形成する方法としては、シリコン酸化膜にプラズマ窒化又はアンモニアアニールを行うという方法が挙げられる。但し、アンモニアアニールを行う方法では、シリコン酸窒化膜のチャネルとの界面近傍に多くの窒素が存在しやすくなり、この窒素の影響によりトランジスタの移動度及び閾値が変動することがある。このため、シリコン酸窒化膜の形成には、主にプラズマ窒化を行う方法が採用されている。
【０００４】
しかしながら、プラズマ窒化をシリコン酸化膜に行った場合には、形成されたシリコン酸窒化膜の表面近傍にダメージが残存しやすい。このため、ゲート電極に含まれる不純物の拡散を十分に抑制できる程度の窒素をプラズマ窒化により導入すると、信頼性が低下したり、リーク電流が増加したりする。このような不具合があるため、現状では、窒素の導入量を、ダメージが許容される程度の範囲内に抑えている。
【０００５】
【特許文献１】特開２００６−２７８７５２号公報
【特許文献２】特開２００４−２２９０２号公報
【特許文献３】特表２００２−５２３８９７号公報
【特許文献４】国際公開第２００４／９７９２５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜を得ることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明者は、前記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明に想到した。
【０００８】
本発明に係る半導体装置の製造方法では、半導体基板の表面に絶縁膜を形成し、その後、前記絶縁膜に活性窒素を導入する。そして、前記活性窒素が導入された絶縁膜に対して、窒素原子を含有する非酸化系のガスの雰囲気中で熱処理を行う。
【発明の効果】
【０００９】
本発明によれば、活性窒素の導入と適切な雰囲気中での熱処理との組み合わせにより、窒素が表面側に多く位置するゲート絶縁膜を得ることができる。従って、ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を確保することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る半導体装置の製造方法の概要を示すフローチャートである。また、図２Ａ乃至図２Ｋは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１１】
本実施形態では、先ず、図２Ａに示すように、Ｓｉ基板１の表面に、素子活性領域を区画する素子分離絶縁膜２を形成する。素子分離絶縁膜２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成する。次に、ｐチャネル型ＭＯＳトランジスタを形成する予定の素子活性領域内にｎ型不純物を導入することにより、ｎウェル３ｎを形成し、ｎチャネル型ＭＯＳトランジスタを形成する予定の素子活性領域内にｐ型不純物を導入することにより、ｐウェル３ｐを形成する。
【００１２】
次いで、前処理として、Ｓｉ基板１の洗浄を行う（ステップＳ１）。この洗浄としては、例えばＲＣＡ洗浄を行う。
【００１３】
その後、図２Ｂに示すように、下地酸化として、Ｓｉ基板１の表面をＲＴＯ（Rapid Thermal Oxidation）法により熱酸化することにより、シリコン酸化膜４を形成する（ステップＳ２）。この熱酸化では、例えば、チャンバ内の雰囲気を酸素雰囲気とし、Ｓｉ基板１の温度を９００℃とし、チャンバ内の圧力を６６６．６Ｐａ（５Ｔｏｒｒ）とする。この条件下で５秒間の熱酸化を行うと、厚さが約０．９ｎｍのシリコン酸化膜４が得られる。
【００１４】
続いて、シリコン酸化膜４に対してプラズマ窒化を行う（ステップＳ３）。このプラズマ窒化としては、例えば、チャンバ内の雰囲気を窒素及びヘリウムを含有する雰囲気とし、Ｓｉ基板１の温度を５００℃とし、パワーを１５００Ｗとし、３０秒間のリモートプラズマ窒化を行う。このようなプラズマ窒化の結果、図２Ｃに示すように、活性窒素の導入によりシリコン酸化膜４が窒化され、シリコン酸窒化膜５が得られる。但し、プラズマ窒化により得られたシリコン酸窒化膜５中では、窒素の多くは表面近傍に位置しており、ｎウェル３ｎ又はｐウェル３ｐとの界面近傍の窒素濃度は低い。
【００１５】
次に、図２Ｄに示すように、アンモニア雰囲気中でアニールを行う（ステップＳ４）。このアニールでは、例えば、Ｓｉ基板１の温度を８００℃とし、チャンバ内の圧力を６６６．６Ｐａ（５Ｔｏｒｒ）とし、時間を５分間とする。この結果、シリコン酸窒化膜５中の表面近傍に、更に窒素が導入される。
【００１６】
次いで、図２Ｅに示すように、後アニール（ポストアニール）として、窒素及び酸素を含有する雰囲気中でアニールを行う（ステップＳ５）。このアニールでは、例えば、窒素ガス及び酸素ガスの混合ガス、Ｎ2Ｏガス又はＮＯガス等を使用する。また、例えば、Ｓｉ基板１の温度を８５０℃とし、時間を１０秒間とする。シリコン酸窒化膜５中に、ＳｉとＮとが互いに十分に結合していない部分があったとしても、この後アニールにより、これらが強く結合するようになる。
【００１７】
その後、図２Ｆに示すように、例えばＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸窒化膜５上に多結晶シリコン膜６を形成する。
【００１８】
続いて、リソグラフィ技術及びエッチング技術により、図２Ｇに示すように、多結晶シリコン膜６及びシリコン酸窒化膜５をパターニングすることにより、ゲート電極７及びゲート絶縁膜１４を形成する。
【００１９】
次に、図２Ｈに示すように、ゲート電極７及びレジストパターン（図示せず）をマスクとして、ｎウェル３ｎの表面にｐ型不純物を導入することにより、ｐ型不純物拡散層８ｐを形成し、ｐウェル３ｐの表面にｎ型不純物を導入することにより、ｎ型不純物拡散層８ｎを形成する。なお、レジストパターンは、ｐ型不純物の導入とｎ型不純物の導入とで相異なるものを用いる。
【００２０】
次いで、図２Ｉに示すように、ゲート電極７の側方にサイドウォール絶縁膜９を形成する。
【００２１】
その後、図２Ｊに示すように、ゲート電極７、サイドウォール絶縁膜９及びレジストパターン（図示せず）をマスクとして、ｎウェル３ｎの表面にｐ型不純物を導入することにより、ｐ型不純物拡散層１０ｐを形成し、ｐウェル３ｐの表面にｎ型不純物を導入することにより、ｎ型不純物拡散層１０ｎを形成する。但し、この時の不純物の導入量は、ｐ型不純物拡散層８ｐ及びｎ型不純物拡散層８ｎを形成する時のものよりも多くする。この結果、ソース・ドレイン領域が形成される。なお、レジストパターンは、ｐ型不純物の導入とｎ型不純物の導入とで相異なるものを用いる。
【００２２】
なお、不純物拡散層の形成の際等にゲート電極７に、閾値電圧の調整等を目的として不純物を導入してもよい。
【００２３】
続いて、図２Ｋに示すように、全面に層間絶縁膜１１を形成する。次に、この層間絶縁膜１１に、ソース・ドレイン領域等まで到達するコンタクトホールを形成し、このコンタクトホール内にコンタクトプラグ１２を形成する。次いで、層間絶縁膜１１上に、コンタクトプラグ１２に接する配線１３を形成する。その後、更に上層の配線等を形成する。
【００２４】
このようにして、ＣＭＯＳトランジスタを備えた半導体装置が完成する。
【００２５】
このような実施形態によれば、ゲート絶縁膜１４の形成に当たり、シリコン酸化膜４に、プラズマ窒化（ステップＳ３）を行った後にアンモニアアニール（ステップＳ４）を行っているので、ダメージが残存するほどのプラズマ窒化を行わずとも、十分な量の窒素をゲート絶縁膜１４の表面に含ませることができる。なお、詳細は後述するが、本願発明者の実験によれば、プラズマ窒化後のアンモニアアニールによっても、不具合が生じるほどの量の窒素がチャネル（ｎウェル３ｎ、ｐウェル３ｐ）との界面近傍までは拡散しないことが確認されている。従って、第１の実施形態によれば、ゲート電極７からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜１４を得ることができるといえる。
【００２６】
なお、活性窒素の導入に当たり、プラズマ窒化以外の方法を採用してもよい。例えば触媒を用いて活性窒素を発生させてもよい。また、アンモニアアニールの代わりに、窒素原子を含有する非酸化系のガスを用いたアニールとして、窒素アニール等を行ってもよい。但し、ばらつき及び信頼性を考慮すると、アンモニアアニールが最も好ましい。なお、酸化系のガスを用いたアニールでは、窒化の効率が低くなり、十分な窒化を行おうとすると、窒素がチャネルとの界面近傍まで拡散する可能性がある。
【００２７】
また、アンモニアアニール等の熱処理を行う際の基板温度は、プラズマ窒化等の活性窒素の導入時の基板温度よりも高くすることが好ましい。これは、ダメージを低くするためには、活性窒素の導入時の基板温度は低めにすることが好ましいが、熱処理をこれよりも低くすると、窒素を十分に導入し難くなるためである。
【００２８】
また、ポストアニールを行う際の基板温度は、アンモニアアニール等の熱処理を行う際の基板温度よりも高くすることが好ましい。これは、ポストアニールを熱処理よりも低温で行うと、十分な効果が得られないことがあるからである。
【００２９】
次に、本願発明者が実際に行った実験の内容及び結果について説明する。
【００３０】
この実験では、上述の実施形態に倣って、後アニール（ステップＳ５）までの処理を行うことにより、試料Ｃを作製した。また、比較のために、試料Ａ及び試料Ｂを作製した。試料Ａの作製に当たっては、Ｓｉ基板上にシリコン酸化膜を形成した後に、プラズマ窒化を行わずに、アンモニアアニールによってシリコン酸化膜を窒化させることにより、シリコン酸窒化膜を形成した。そして、試料Ｃと同様に、後アニールを行った。試料Ｂの作製に当たっては、シリコン酸化膜にプラズマ窒化を行うことにより、シリコン酸窒化膜を形成した。そして、アンモニアアニールを行わずに、後アニールを行った。なお、試料Ａ又はＢを作製するに当たり、このようなプラズマ窒化又はアンモニアアニールの省略以外の条件については、試料Ｃのものと同一とした。
【００３１】
そして、各試料について、シリコン酸窒化膜中の窒素濃度の測定、フラットバンド電圧（Ｖｆｂ）の測定、界面欠陥密度の測定、及び容量換算膜厚（ＣＥＴ：Capacitance Equivalent Thickness）の測定を行った。窒素濃度の測定結果を図３に示し、フラットバンド電圧（Ｖｆｂ）の測定結果を図４に示し、界面欠陥密度の測定結果を図５に示し、容量換算膜厚（ＣＥＴ）の測定結果を図６に示す。
【００３２】
図３に示すように、シリコン酸窒化膜全体の窒素濃度は、試料Ｃにおいて最大となった。
【００３３】
フラットバンド電圧は、シリコン酸窒化膜のチャネルとの界面近傍の電荷の量を反映し、この実験の条件では、−０．４程度で電荷がほとんど存在しないことを意味する。図４に示すように、試料Ｃにおいてフラットバンド電圧が最も−０．４に近かった。このことは、試料Ｃにおいて、シリコン酸窒化膜のチャネルとの界面近傍の電荷の量が最も少なかったこと、つまり窒素の量が最も少なかったことを意味する。
【００３４】
界面欠陥密度は、シリコン酸窒化膜のチャネルとの界面近傍の欠陥の密度を反映し、この欠陥には窒素の存在も含まれる。図５に示すように、試料Ｃにおいて界面欠陥密度が最も低くなった。このことは、試料Ｃにおいて、シリコン酸窒化膜のチャネルとの界面近傍の欠陥の密度が最も少なかったこと、つまり窒素の密度が最も少なかったことを意味する。
【００３５】
容量換算膜厚は、実効的なゲート絶縁膜の厚さを反映する。図６に示すように、試料Ｃにおいても、試料Ａ及びＢと同等の結果が得られた。このことは、試料Ｃにおいても、実効的なゲート絶縁膜の厚さが不必要に変動していないことを意味している。
【００３６】
このように、本願発明の技術的範囲に属する試料Ｃでは、従来技術に相当する試料Ａ及びＢと比較して、極めて良好な結果が得られた。
【００３７】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３８】
（付記１）
半導体基板の表面に絶縁膜を形成する工程と、
前記絶縁膜に活性窒素を導入する工程と、
前記活性窒素が導入された絶縁膜に対して、窒素原子を含有する非酸化系のガスの雰囲気中で熱処理を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【００３９】
（付記２）
前記半導体基板としてシリコン基板を用いることを特徴とする付記１に記載の半導体装置の製造方法。
【００４０】
（付記３）
前記絶縁膜を形成する工程は、前記シリコン基板の表面を酸化することにより、シリコン酸化膜を形成する工程を有することを特徴とする付記２に記載の半導体装置の製造方法。
【００４１】
（付記４）
前記活性窒素を導入する工程は、前記絶縁膜に対しプラズマ窒化を行う工程を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００４２】
（付記５）
前記窒素原子を含有する非酸化系のガスとして、ＮＨ3ガスを用いることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００４３】
（付記６）
前記熱処理を行う工程の後に、酸素原子を含有するガスの雰囲気中でアニールを行う工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００４４】
（付記７）
前記酸素原子を含有するガスとして、Ｏ2ガス、Ｎ2Ｏガス及びＮＯガスからなる群から選択された少なくとも１種を用いることを特徴とする付記６に記載の半導体装置の製造方法。
【００４５】
（付記８）
前記熱処理を行う際の前記半導体基板の温度を、前記活性窒素を導入する際の前記半導体基板の温度よりも高くすることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【００４６】
（付記９）
前記アニールを行う際の前記半導体基板の温度を、前記熱処理を行う際の前記半導体基板の温度よりも高くすることを特徴とする付記６乃至８のいずれか１項に記載の半導体装置の製造方法。
【００４７】
（付記１０）
前記活性窒素の導入を、前記絶縁膜の表面にダメージが生じない条件下で行うことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
【００４８】
（付記１１）
前記熱処理を、前記絶縁膜中の窒素が表面に残存する条件下で行うことを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【００４９】
（付記１２）
前記熱処理を行う工程の後に、前記絶縁膜の上にゲート電極を形成する工程を有することを特徴とする付記１乃至１１のいずれか１項に記載の半導体装置の製造方法。
【００５０】
（付記１３）
前記ゲート電極として、不純物を含有する多結晶シリコンからなるものを形成することを特徴とする付記１２に記載の半導体装置の製造方法。
【００５１】
（付記１４）
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、半導体基板内に不純物を導入する工程と、
を有し、
前記ゲート絶縁膜を形成する工程は、
シリコン酸化膜を形成する工程と、
前記シリコン酸化膜に、活性窒素を導入する工程と、
次いで、窒素原子を含むガスの雰囲気中で、加熱する工程と、
を有することを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係る半導体装置の製造方法の概要を示すフローチャートである。
【図２Ａ】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｂ】図２Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｃ】図２Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｄ】図２Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｅ】図２Ｄに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｆ】図２Ｅに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｇ】図２Ｆに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｈ】図２Ｇに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｉ】図２Ｈに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｊ】図２Ｉに引き続き、半導体装置の製造方法を示す断面図である。
【図２Ｋ】図２Ｊに引き続き、半導体装置の製造方法を示す断面図である。
【図３】窒素濃度の測定結果を示すグラフである。
【図４】フラットバンド電圧（Ｖｆｂ）の測定結果を示すグラフである。
【図５】界面欠陥密度の測定結果を示すグラフである。
【図６】容量換算膜厚（ＣＥＴ）の測定結果を示すグラフである。
【符号の説明】
【００５３】
１：Ｓｉ基板
４：シリコン酸化膜
５：シリコン酸窒化膜
１４：ゲート絶縁膜
【図１】
2008205127.tif 000003
【図２Ａ】
2008205127.tif 000004
【図２Ｂ】
2008205127.tif 000005
【図２Ｃ】
2008205127.tif 000006
【図２Ｄ】
2008205127.tif 000007
【図２Ｅ】
2008205127.tif 000008
【図２Ｆ】
2008205127.tif 000009
【図２Ｇ】
2008205127.tif 000010
【図２Ｈ】
2008205127.tif 000011
【図２Ｉ】
2008205127.tif 000012
【図２Ｊ】
2008205127.tif 000013
【図２Ｋ】
2008205127.tif 000014
【図３】
2008205127.tif 000015
【図４】
2008205127.tif 000016
【図５】
2008205127.tif 000017
【図６】
2008205127.tif 000018