(57)【要約】【課題】容量性の振動子の駆動に際して静音化と電力効率向上をバランス良く実現する。【解決手段】容量性の振動子の駆動を制御する振動子駆動制御回路において、半波整流電源電圧であるソース側電源電圧とシンク側電源電圧間に配設した第１のソース側駆動トランジスタと第１のシンク側駆動トランジスタによる第１の直列接続体の接続部と、当該ソース側電源電圧と当該シンク側電源電圧間に配設した第２のソース側駆動トランジスタと第２のシンク側駆動トランジスタによる第２の直列接続体の接続部との間に、前記振動子を配設するＨブリッジ回路と、前記第１のソース側駆動トランジスタ及び前記第２のシンク側駆動トランジスタと、前記第２のソース側駆動トランジスタ及び前記第１のシンク側駆動トランジスタと、を所定周期で交互に飽和駆動するための駆動制御信号を生成するＨブリッジ制御回路と、を有する。【選択図】図１
2008067530.tif 000002
【特許請求の範囲】
【請求項１】
容量性の振動子の駆動を制御する振動子駆動制御回路において、
半波整流電源電圧であるソース側電源電圧とシンク側電源電圧間に配設した第１のソース側駆動トランジスタと第１のシンク側駆動トランジスタによる第１の直列接続体の接続部と、当該ソース側電源電圧と当該シンク側電源電圧間に配設した第２のソース側駆動トランジスタと第２のシンク側駆動トランジスタによる第２の直列接続体の接続部との間に、前記振動子を配設するＨブリッジ回路と、
前記第１のソース側駆動トランジスタ及び前記第２のシンク側駆動トランジスタと、前記第２のソース側駆動トランジスタ及び前記第１のシンク側駆動トランジスタと、を所定周期で交互に飽和駆動するための駆動制御信号を生成するＨブリッジ制御回路と、
を有することを特徴とする振動子駆動制御回路。
【請求項２】
直流電源の昇圧動作並びに降圧動作を前記所定周期で交互に繰り返して前記半波整流電源電圧を生成する半波整流電源発生回路に対して、
当該半波整流電源電圧を帰還入力させる入力端子と、
当該帰還入力された半波整流電源電圧のレベルに応じて前記所定周期で当該昇圧動作並びに当該降圧動作を切り替える制御を行うための昇圧制御信号並びに降圧制御信号を出力する出力端子と、
を有することを特徴とする請求項１に記載の振動子駆動制御回路。
【請求項３】
正弦波信号を発生する正弦波発生回路と、
前記正弦波信号と前記帰還入力された半波整流電源電圧との誤差信号をもとに当該正弦波信号と当該半波整流電源電圧とをイマジナリーショートさせる誤差増幅器と、
第１のピークレベルと第１のボトムレベル間の振幅を有した昇圧用三角波信号並びに当該第１のボトムレベルよりも低い第２のピークレベルと第２のボトムレベル間の振幅を有した降圧用三角波信号を発生する三角波発生回路と、
前記誤差信号と前記昇圧用三角波信号の比較により前記昇圧制御信号を出力する昇圧用コンパレータと、
前記誤差信号と前記降圧用三角波信号の比較により前記降圧制御信号を出力する降圧用コンパレータと、
を有することを特徴とする請求項２に記載の振動子駆動制御回路。
【請求項４】
前記Ｈブリッジ制御回路は、前記駆動制御信号の前記所定周期毎に、前記第１及び前記第２のソース側駆動トランジスタをオフし且つ前記第１及び前記第２のシンク側駆動トランジスタをオンする期間を設定すること、を特徴とする請求項３に記載の振動子駆動制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動子駆動制御回路に関する。
【背景技術】
【０００２】
容量性の振動子は、２枚の電極と、両電極の間に厚さ方向に分極させた誘電体（圧電セラミック素子、電歪セラミック素子等）と、によって構成され、両電極それぞれに電圧を印加した場合に、それらの印加電圧の電位差に応じた電気エネルギーを、超音波振動を発生するための機械エネルギーに変換するものである。詳述すると、図５（ａ）に示すように２枚の電極２０２、２０３の間に分極させた誘電体２０１に、図５（ｂ）に示す極性の電圧を印加した場合、外部電荷のプラスと誘電体２０１の分極のプラスとが反発するとともに、外部電荷のマイナスと誘電体２０１の分極のマイナスとが反発する。この電荷の反発によって、誘電体２０１は厚さ方向に縮み、その結果として、振動子２００全体としては長さ方向に伸びることになる。一方、図５（ｃ）に示すように印加電圧の極性が逆になると、外部電荷のマイナスと誘電体２０１の分極のプラスは引き合うとともに、外部電荷のプラスと誘電体２０１の分極のマイナスは引き合う。この電荷の引き合いによって、誘電体２０１は厚さ方向に伸び、その結果として、振動子２００全体としては長さ方向に縮むことになる。よって、電極２０２、２０３に交流電圧を印加すれば、その交流電圧の周波数で振動子２００が歪み、超音波振動が発生することが分かる。超音波モータや超音波アクチュエータは、このような振動子２００の特性を利用したものであり、交流電圧を印加することで振動子２００を超音波振動させて、振動子２００の表面に接触した移動子（モータの回転子等）を駆動することになる。
【０００３】
振動子の駆動を具体的に実現する方式としては、モータ駆動方式において一般的に用いられるＨブリッジ回路の採用が考えられる（例えば、以下に示す特許文献１を参照）。尚、Ｈブリッジ回路とは、例えば、図６に示すように、ソース側電源電圧ＶＨＢとシンク側電源電圧ＧＮＤ間に配設した第１のソース側駆動トランジスタＵ１と第１のシンク側駆動トランジスタＤ１による第１の直列接続体の接続部ＯＵＴＦと、ソース側電源電圧ＶＨＢとシンク側電源電圧ＧＮＤ間に配設した第２のソース側駆動トランジスタＵ２と第２のシンク側駆動トランジスタＤ２による第２の直列接続体の接続部ＯＵＴＲとの間に、振動子２００を配設したアルファベットのＨ字状の構成を呈する回路である。
【特許文献１】特開２００５−２３７１４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、Ｈブリッジ回路を用いて矩形波で飽和駆動する場合（図７中に示す実線参照）、振動子２００の振動量を大きくするためには振動子２００の両電極２０２、２０３への印加電圧をより高レベルにする必要があるが、その一方で、印加電圧に比例した振動子２００の騒音が大きくなるという問題が生じ得る。そこで、静音化の点を重視し、振動子２００の両電極２０２、２０３を、Ｈブリッジ回路を用いて正弦波で非飽和駆動する場合が考えられる（図７中に示す一点鎖線参照）。しかし、非飽和駆動の場合、前述した飽和駆動の場合と対比して、Ｈブリッジ回路を構成する各駆動トランジスタの電力効率の低下（図７中に示す斜線部参照）が生じ得る。このように、飽和駆動の場合には騒音の問題が生じ、非飽和駆動の場合には各駆動トランジスタの電力効率の低下という問題が生じるので、単純にＨブリッジ回路を採用することができなかった。
【課題を解決するための手段】
【０００５】
前記課題を解決するための主たる発明は、容量性の振動子の駆動を制御する振動子駆動制御回路において、半波整流電源電圧であるソース側電源電圧とシンク側電源電圧間に配設した第１のソース側駆動トランジスタと第１のシンク側駆動トランジスタによる第１の直列接続体の接続部と、当該ソース側電源電圧と当該シンク側電源電圧間に配設した第２のソース側駆動トランジスタと第２のシンク側駆動トランジスタによる第２の直列接続体の接続部との間に、前記振動子を配設するＨブリッジ回路と、前記第１のソース側駆動トランジスタ及び前記第２のシンク側駆動トランジスタと、前記第２のソース側駆動トランジスタ及び前記第１のシンク側駆動トランジスタと、を所定周期で交互に飽和駆動するための駆動制御信号を生成するＨブリッジ制御回路と、を有することとする。
【発明の効果】
【０００６】
本発明によれば、容量性の振動子の駆動に際して静音化と電力効率向上をバランス良く実現することが可能な振動子駆動制御回路を提供することができる。
【発明を実施するための最良の形態】
【０００７】
＜＜振動子駆動制御回路の構成＞＞
図１をもとに、本発明の一実施形態に係る容量性の振動子２００の駆動を制御する振動子駆動制御回路１００について説明する。尚、振動子２００は、図５を用いて説明したとおり、２枚の電極２０２、２０３と、両電極２０２、２０３の間に厚さ方向に分極させた誘電体（圧電セラミック素子、電歪セラミック素子等）２０１と、によって構成され、両電極２０２、２０３それぞれに電圧を印加した場合に、それらの印加電圧の電位差に応じた電気エネルギーを、超音波振動を発生するための機械エネルギーに変換するものである。
【０００８】
＝＝＝入出力端子＝＝＝
振動子駆動制御回路１００が有する入出力端子について説明する。  
ＨＢＯＵＴＦ端子は、Ｈブリッジ回路１０における第１のソース側駆動トランジスタＵ１と第１のシンク側駆動トランジスタＤ１による第１の直列接続体の接続部ＯＵＴＦから振動子２００の一方の電極２０２に向けて電圧ＨＢＯＵＴＦを印加する端子である。  
ＨＢＯＵＴＲ端子は、Ｈブリッジ回路１０における第２のソース側駆動トランジスタＵ２と第２のシンク側駆動トランジスタＤ２による第２の直列接続体の接続部ＯＵＴＲから振動子２００の他方の電極２０３に向けて電圧ＨＢＯＵＴＲを印加する端子である。
【０００９】
ＶＨＢ端子は、Ｈブリッジ回路１０に対してソース側電源電圧ＶＨＢを印加する電源端子であり、第１及び第２のソース側駆動トランジスタＵ１及びＵ２の共通接続部（ソース電極）と接続される。  
ＨＢＧＮＤ端子は、Ｈブリッジ回路１０に対してシンク側電源電圧ＨＢＧＮＤを印加するＧＮＤ端子であり、第１及び第２のシンク側駆動トランジスタＤ１及びＤ２の共通接続部（ソース電極）と接続される。
【００１０】
ＥＯ端子は、誤差増幅器５０から出力される誤差信号ＥＯを出力する端子である。  
ＦＢＶＨＢ端子は、Ｈブリッジ回路１０に対するソース側電源電圧ＶＨＢを抵抗素子Ｒ１、Ｒ２によって抵抗分圧させた帰還信号ＦＢＶＨＢを、誤差増幅器５０の反転入力へと帰還入力させる端子である。
【００１１】
ＯＳＣ１端子は、三角波発生回路７０における三角波発振用の容量素子Ｃ１を接続するための端子である。  
ＯＳＣ２端子は、発振回路２０における基準クロックＣＬＫ発振用の容量素子Ｃ２を接続するための端子である。
【００１２】
ＵＰＰＤ端子並びにＤＷＰＤ端子は、ＦＢＶＨＢ端子に帰還入力された半波整流電源電圧のレベルに応じて所定周期で当該昇圧動作並びに当該降圧動作を切り替える制御を行うための昇圧制御信号ＵＰＰＤ並びに降圧制御信号ＤＷＰＤを出力する端子である。詳述すると、ＵＰＰＤ端子は、昇圧側プリドライバ９０から昇圧回路３１０の昇圧制御用トランジスタＭ２のゲート電極に向けて昇圧制御信号ＵＰＰＤを出力する端子であり、ＤＷＰＤ端子は、降圧側プリドライバ９５から降圧回路３２０の昇圧制御用トランジスタＭ２のゲート電極に向けて降圧制御信号ＤＷＰＤを出力する端子である。
【００１３】
＝＝＝周辺回路構成＝＝＝
振動子駆動制御回路１００の振動子２００以外の周辺回路について説明する。  
半波整流電源発生回路３００は、Ｈブリッジ回路１０におけるソース電源ＶＨＢとして利用される半波整流電源を発生するための回路である。詳述すると、直流電源Ｖｉｎをもとに、昇圧回路３１０における昇圧動作並びに降圧回路３２０における降圧動作を、Ｈブリッジ回路１０の通電タイミングと同期を合わせて所定周期で交互に繰り返すことで、半波整流電源電圧を生成する。
【００１４】
昇圧回路３１０は、直流電源Ｖｉｎ、インダクタンスＬ２、昇圧制御用トランジスタＭ２によって構成され、ＶＨＢ端子に印加させるソース電源ＶＨＢの昇圧を行う回路である。詳述すると、インダクタンスＬ２の一方の端子には直流電源Ｖｉｎと接続され、インダクタンスＬ２の他方の端子にはソース接地の昇圧制御用トランジスタＭ２のドレイン電極並びにダイオード素子Ｄ２のアノード電極と接続される。また、昇圧制御用トランジスタＭ２のゲート電極はＵＰＰＤ端子と接続される。尚、本実施形態における昇圧制御用トランジスタＭ２は、ＮＭＯＳトランジスタを採用するが、これに限定されず、ＰＭＯＳトランジスタ等であってもよい。
【００１５】
ここで、昇圧制御用トランジスタＭ２をオンすると、直流電源Ｖｉｎ、インダクタンスＬ２並びに昇圧制御用トランジスタＭ２を経由した経路が形成され、直流電源ＶｉｎをもとにインダクタンスＬ２に磁気エネルギーが蓄積される。一方、昇圧制御用トランジスタＭ２がオフすると、インダクタンスＬ２に蓄積された磁気エネルギーが降圧回路３２０のダイオード素子Ｄ２に向けて放電される。この結果、直流電源Ｖｉｎによって提供されるソース電源ＶＨＢの昇圧がなされるとともに、第１のソース側駆動トランジスタＵ１又はＵ２を介して振動子２００の誘電体２０１に電荷が充電されていく。尚、振動子２００は、電流を消費しない容量性の負荷であるため、誘電体２０１に充電された電荷が放電されない限り、振動子２００の印加電圧は現状維持となる。
【００１６】
降圧回路３２０は、ダイオード素子Ｄ１、インダクタンスＬ１、抵抗素子Ｒ４、降圧制御用トランジスタＭ１によって構成され、ＶＨＢ端子に印加させるソース電源ＶＨＢの降圧を行う回路である。詳述すると、ダイオード素子Ｄ２のカソード電極にはインダクタンスＬ１の一方の端子と接続され、インダクタンスＬ１の他方の端子には抵抗素子Ｒ４の一方の端子が接続され、抵抗素子Ｒ４の他方の端子にはソース接地の降圧制御用トランジスタＭ１のドレイン電極が接続される。また、ダイオード素子Ｄ２のカソード電極と抵抗素子Ｒ４の他方の端子の間にはインダクタンスＬ１の回生用ダイオード素子Ｄ１が配設される。尚、本実施形態における降圧制御用トランジスタＭ１は、ＮＭＯＳトランジスタを採用するが、これに限定されず、ＰＭＯＳトランジスタ等であってもよい。
【００１７】
ここで、降圧制御用トランジスタＭ１をオフすると、昇圧回路３１０によって昇圧されたソース電源ＶＨＢがそのままＶＨＢ端子に印加される。一方、降圧制御用トランジスタＭ１をオンすると、振動子２００から第１のソース側駆動トランジスタＵ１又はＵ２、インダクタンスＬ１、抵抗素子Ｒ４並びに降圧制御用トランジスタＭ１を経由した放電経路が形成され、昇圧の際に振動子２００の誘電体２０１に充電された電荷が放電される。
【００１８】
抵抗分圧器４００は、抵抗素子Ｒ１、Ｒ２による直列接続体で構成され、それぞれの抵抗値を変えることによって、誤差増幅器５０における正弦波信号ＶＣＴＬＩＮに追従させる帰還信号ＦＢＶＨＢを生成する。尚、帰還信号ＦＢＶＨＢは、つぎの式（１）で表されるように、ソース側電源電圧ＶＨＢを分圧比「Ｒ１／（Ｒ１＋Ｒ２）」によって分圧させた電圧となる。  
ＦＢＶＨＢ  ＝  ＶＨＢ  ×  Ｒ１  ÷  （Ｒ１＋Ｒ２）  ・・・  式（１）
【００１９】
容量素子Ｃ５並びに抵抗素子Ｒ３は、ＥＯ端子とＦＢＶＨＢ端子間に配設され、誤差増幅器５０における負帰還経路上の積分回路を構成する。  
容量素子Ｃ１は、ＯＳＣ１端子に接続され、三角波発生回路７０における発振動作に用いられ、容量素子Ｃ２は、ＯＳＣ２端子に接続され、発振回路２０における発振動作に用いられる。
【００２０】
＝＝＝内部構成＝＝＝
Ｈブリッジ回路１０は、ＶＨＢ端子を介して印加されたソース側電源電圧ＶＨＢとＨＢＧＮＤ端子を介して印加されたシンク側電源電圧ＧＮＤ間に配設した第１のソース側駆動トランジスタＵ１と第１のシンク側駆動トランジスタＤ１による第１の直列接続体の接続部ＯＵＴＦと、電源電位ＶＨＢと接地電位ＧＮＤ間に配設した第２のソース側駆動トランジスタＵ２と第２のシンク側駆動トランジスタＤ２による第２の直列接続体の接続部ＯＵＴＲとの間に、振動子２００を配設したアルファベットのＨ字状の構成を呈する回路である。
【００２１】
発振回路２０は、ＯＳＣ２端子に接続された容量素子Ｃ２への充放電によって発振動作が行われることで基準クロックＣＬＫを生成する回路である。  
正弦波発生回路３０は、発振回路２０において生成された基準クロックＣＬＫをもとに所定周期でアップダウンカウントを繰り返すことで疑似正弦波を生成し、さらには、その疑似正弦波をフィルタリングすることで滑らかな正弦波信号ＶＣＴＬＩＮを生成する回路である。
【００２２】
誤差増幅器５０は、差動オペアンプと、その差動オペアンプの負帰還経路上に容量素子Ｃ５、抵抗素子Ｒ３を設けることで、いわゆる積分回路を構成している。また、かかる差動オペアンプの非反転入力には正弦波発生回路３０において生成された正弦波信号ＶＣＴＬＩＮが入力され、反転入力にはＦＢＶＨＢ端子に入力された帰還信号ＦＢＶＨＢが入力される。
【００２３】
誤差増幅器５０は、正弦波信号ＶＣＴＬＩＮと帰還信号ＦＢＶＨＢの差分であり且つ積分された誤差信号Ｅ０が出力される。ここで、差動オペアンプの非反転入力と反転入力はイマジナリーショートされ、正弦波信号ＶＣＴＬＩＮと帰還信号ＦＢＶＨＢは概略同レベルとなる。そして、この場合、帰還信号ＦＢＶＨＢは、式（１）のとおり、ソース側電源電圧ＶＨＢを分圧させた電圧であるので、ソース側電源電圧ＶＨＢの波形は、つぎの式（２）で表現されるように、正弦波信号ＶＣＴＬＩＮの波形に対応した半波正弦波となる。換言すると、このソース側電源電圧ＶＨＢの半波正弦波が、直流電源Ｖｉｎを半波整流した電源電圧の波形となる。  
ＶＨＢ  ＝  ＶＣＴＲＬＩＮ  ×  （Ｒ１＋Ｒ２）  ÷  Ｒ１  ・・・式（２）
【００２４】
Ｈブリッジ制御回路４０は、発振回路２０において生成された基準クロックＣＬＫをもとに、第１のソース側駆動トランジスタＵ１及び第２のシンク側駆動トランジスタＤ２と、第２のソース側駆動トランジスタＵ２及び第１のシンク側駆動トランジスタＤ１と、を所定周期で交互に飽和駆動するための駆動制御信号ＨＢＣＴＬを生成する。尚、飽和駆動とは、第１のソース側駆動トランジスタＵ１、Ｕ２並びに第１のシンク側駆動トランジスタＤ１、Ｄ２を、いわゆるフルスイングした矩形波状の飽和電圧で駆動する方式のことである。飽和駆動を採用することで、第１のソース側駆動トランジスタＵ１及び第２のシンク側駆動トランジスタＤ２と、第２のソース側駆動トランジスタＵ２及び第１のシンク側駆動トランジスタＤ１は、最大限の電力効率が補償できる。
【００２５】
Ｈブリッジ用プリドライバ６０は、Ｈブリッジ駆動制御信号ＨＢＣＴＬをもとに、第１のソース側駆動トランジスタＵ１、Ｕ２並びに第１のシンク側駆動トランジスタＤ１、Ｄ２を駆動する回路である。
【００２６】
例えば、Ｈブリッジ用プリドライバ６０が、Ｈブリッジ制御回路４０において生成された駆動制御信号ＨＢＣＴＬをもとに、第１のソース側駆動トランジスタＵ１及び第２のシンク側駆動トランジスタＤ２をオンし、第２のソース側駆動トランジスタＵ２及び第１のシンク側駆動トランジスタＤ１をオフする場合、接続部ＯＵＴＦの電位はソース側電源電圧ＶＨＢ（Ｈレベル）に引っ張られ、接続部ＯＵＴＲの電位はシンク側電源電圧ＧＮＤ（Ｌレベル）に引っ張られる。一方、第１のソース側駆動トランジスタＵ１及び第２のシンク側駆動トランジスタＤ２をオフし、第２のソース側駆動トランジスタＵ２及び第１のシンク側駆動トランジスタＤ１をオンする場合、接続部ＯＵＴＦの電位はシンク側電源電圧ＧＮＤ（Ｌレベル）に引っ張られ、接続部ＯＵＴＲの電位はソース側電源電圧ＶＨＢ（Ｈレベル）に引っ張られる。
【００２７】
三角波発生回路７０は、ＯＳＣ１端子に接続された容量素子Ｃ１への充放電を行うことで、昇圧制御用トランジスタＭ１及び降圧制御用トランジスタＭ２をパルス幅変調によってオン・オフさせるための昇圧用三角波信号ＵＷＡＶＥ及び降圧用三角波信号ＤＷＡＶＥを生成する回路である。尚、昇圧用三角波信号ＵＷＡＶＥは、ピークレベルＶＨＵＷＡＶＥとボトムレベルＶＬＵＷＡＶＥ間の振幅を有しており、降圧用三角波信号ＤＷＡＶＥは、ボトムレベルＶＬＵＷＡＶＥよりもレベルの低いピークレベルＶＨＤＷＡＶＥとボトムレベルＶＬＤＷＡＶＥ間の振幅を有する
昇圧用コンパレータ８０は、昇圧制御用トランジスタＭ１の昇圧制御信号ＵＰＰＤを生成するための差動コンパレータであり、その反転入力には誤差信号Ｅ０が入力され、その非反転入力には昇圧用三角波信号ＵＷＡＶＥが入力される。よって、昇圧用コンパレータ８０は、昇圧用三角波信号ＵＷＡＶＥよりも誤差信号Ｅ０の方が高レベルの場合にはＨレベルの昇圧制御信号ＵＰＰＤを出力し、昇圧用三角波信号ＵＷＡＶＥよりも誤差信号Ｅ０の方が低レベルの場合にはＬレベルの昇圧制御信号ＵＰＰＤを出力する。
【００２８】
昇圧用プリドライバ９０は、昇圧用コンパレータ８０において生成された昇圧制御信号ＵＰＰＤをもとに昇圧制御用トランジスタＭ１をオン・オフする回路である。
【００２９】
降圧用コンパレータ８５は、降圧制御用トランジスタＭ２の降圧制御信号ＤＷＰＤを生成するための差動コンパレータであり、その反転入力には誤差信号Ｅ０が入力され、その非反転入力には降圧用三角波信号ＤＷＡＶＥが入力される。よって、降圧用コンパレータ８５は、降圧用三角波信号ＤＷＡＶＥよりも誤差信号Ｅ０の方が高レベルの場合にはＨレベルの降圧制御信号ＤＷＰＤを出力し、降圧用三角波信号ＤＷＡＶＥよりも誤差信号Ｅ０の方が低レベルの場合にはＬレベルの降圧制御信号ＤＷＰＤを出力する。
【００３０】
降圧用プリドライバ９５は、降圧用コンパレータ８５において生成された降圧制御信号ＤＷＰＤをもとに降圧制御用トランジスタＭ２をオン・オフする回路である。
【００３１】
＜＜振動子駆動制御回路の動作＞＞
図２乃至図４を参照しつつ、振動子駆動制御回路１００の動作について説明する。  
まず、正弦波発生回路３０は、周期Ｔの１／２周期毎に、半波整流電源発生回路３００において昇圧・降圧が繰り返し行われるべく、周期Ｔの正弦波信号ＶＣＴＬＩＮを生成する。例えば、図２（ａ）に示すように、時刻Ｔ０〜Ｔ２並びに時刻Ｔ２〜Ｔ４を周期Ｔとした場合、時刻Ｔ０〜Ｔ１の間は昇圧、時刻Ｔ１〜Ｔ２の間は降圧、時刻Ｔ２〜Ｔ３の間は昇圧、時刻Ｔ３〜Ｔ４の間は降圧とする。
【００３２】
また、Ｈブリッジ制御回路４０は、周期Ｔ毎に、ＨＢＯＵＴＦ端子とＨＢＯＵＴＲ端子のレベルを交互に切り替えるべく、第１及び第２のソース側駆動トランジスタＵ１及びＵ２並びに第１及び第２のシンク側駆動トランジスタＤ１及びＤ２を飽和駆動するための駆動制御信号ＨＢＣＴＬを生成する。例えば、図２（ｂ）に示すように、時刻Ｔ０〜Ｔ２の間は、ＨＢＯＵＴＦ端子をＨレベル且つＨＢＯＵＴＲ端子はＬレベルとし、時刻Ｔ２〜Ｔ４の間は、ＨＢＯＵＴＦ端子をＬレベル且つＨＢＯＵＴＲ端子はＨレベルとする。
【００３３】
尚、周期Ｔ毎（時刻Ｔ０、Ｔ２、Ｔ４）に、振動子２００の印加電圧の補正を行うために、ＨＢＯＵＴＦ端子及びＨＢＯＵＴＲ端子をともにＬレベルとする補正期間ＴＡを設定しておく。補正期間ＴＡの間では、第１のソース側駆動トランジスタＵ１、Ｕ２をオフし且つ第１のシンク側駆動トランジスタＤ１、Ｄ２をオンするので、振動子２００の両電極２０２、２０３に印加される電圧はＧＮＤレベルに引っ張られる。よって、振動子２００の印加電圧は、より理想的な正弦波状の波形となる。
【００３４】
さらに、三角波発生回路７０は、昇圧用コンパレータ８０及び降圧用コンパレータ８５に対して昇圧用三角波信号ＵＷＡＶＥ及び降圧用三角波信号ＤＷＡＶＥを生成する。例えば、図２（ｃ）に示すように、昇圧用三角波信号ＵＷＡＶＥは、ピークレベルＶＨＵＷＡＶＥからボトムレベルＶＬＵＷＡＶＥまでの間の振幅を有し、降圧用三角波信号ＤＷＡＶＥは、ピークレベルＶＨＤＷＡＶＥからボトムレベルＶＬＤＷＡＶＥまでの振幅を有する。ここで、昇圧用三角波信号ＵＷＡＶＥのボトムレベルＶＬＵＷＡＶＥは、降圧用三角波信号ＤＷＡＶＥのピークレベルＶＨＤＷＡＶＥよりも高レベルとしておき、昇圧用三角波信号ＵＷＡＶＥのボトムレベルＶＬＵＷＡＶＥから降圧用三角波信号ＤＷＡＶＥピークレベルＶＨＤＷＡＶＥまでの間にいわゆる不感帯を設定しておく。
【００３５】
従って、図３（ａ）、（ｂ）に示すような昇圧用三角波信号ＵＷＡＶＥ、降圧用三角波信号ＤＷＡＶＥ並びに誤差信号Ｅ０の関係が成立している場合、誤差信号Ｅ０が、昇圧用三角波信号ＵＷＡＶＥのピークレベルＶＨＵＷＡＶＥからボトムレベルＶＬＵＷＡＶＥまでの間のレベルを示す場合には、図３（ｃ）、（ｄ）に示すように、昇圧用コンパレータ８０より出力される昇圧制御信号ＵＰＰＤの方は昇圧用三角波信号ＵＷＡＶＥと誤差信号Ｅ０との比較によりＨレベル又はＬレベルを示すが、降圧用コンパレータ８５より出力される降圧制御信号ＤＷＰＤの方はＬレベルに固定される。すなわち、この場合、昇圧制御用トランジスタＭ２はオン・オフされるが、降圧制御用トランジスタＭ１はオフに固定されるので、半波整流電源発生回路３００において昇圧のみが行われる。
【００３６】
誤差信号Ｅ０が、前述した不感帯の範囲内のレベルを示す場合には、図３（ｃ）、（ｄ）に示すように、昇圧制御信号ＵＰＰＤ、ＤＷＰＤはともにＬレベルに固定される。
【００３７】
誤差信号Ｅ０が、降圧用三角波信号ＤＷＡＶＥのピークレベルＶＨＤＷＡＶＥからボトムレベルＶＬＤＷＡＶＥまでの間のレベルを示す場合には、図３（ｃ）、（ｄ）に示すように、昇圧用コンパレータ８０より出力される昇圧制御信号ＵＰＰＤの方はＬレベルに固定されるが、降圧用コンパレータ８５より出力される降圧制御信号ＤＷＰＤの方は、降圧用三角波信号ＤＷＡＶＥと誤差信号Ｅ０との比較によりＨレベル又はＬレベルを示す。すなわち、この場合、昇圧制御用トランジスタＭ１はオフに固定されるが、降圧制御用トランジスタＭ１はオン・オフするので、半波整流電源発生回路３００において降圧のみが行われる。
【００３８】
このように、昇降圧がなされた結果、誤差増幅器５０における反転入力と非反転入力間のイマジナリーショートによって、帰還信号ＦＢＶＨＢは正弦波信号ＶＣＴＬＩＮの波形に追従するので、ソース側電源電圧ＶＨＢは、図２（ｄ）に示すように、正弦波信号ＶＣＴＬＩＮに比例した半波正弦波となる。換言すると、このソース側電源電圧ＶＨＢの半波正弦波が、直流電源Ｖｉｎを半波整流した電源電圧となる。
【００３９】
図４（ａ）、（ｂ）は、第１のソース側駆動トランジスタＵ１、Ｕ２並びに第１のシンク側駆動トランジスタＤ１、Ｄ２を飽和駆動させる駆動制御信号ＨＢＣＴＬと、半波整流電源電圧の波形を成すソース側電源電圧ＶＨＢと、によって、Ｈブリッジ回路１０が駆動された場合の接続部ＯＵＴＦ、ＯＵＴＲの各電位の波形を示す。図４（ａ）、（ｂ）に示すように、接続部ＯＵＴＦ、ＯＵＴＲの各電位は、飽和駆動ではあるものの、ソース側電源電圧ＶＨＢの半波正弦波に追従した波形となる。尚、補正期間ＴＡの間は、ソース側電源電圧ＶＨＢはＧＮＤレベルまで下がらないが、接続部ＯＵＴＦ、ＯＵＴＲの各電位はＧＮＤレベルまで下がる。
【００４０】
図４（ｃ）は、図４（ａ）、（ｂ）に対応した接続部ＯＵＴＦ、ＯＵＴＲの各電位の電位差（ＯＵＴＦ−ＯＵＴＲ）の波形を示す図である。図４（ｃ）に示すように、電位差（ＯＵＴＦ−ＯＵＴＲ）は、略正弦波状の波形となり、振動子２００の両電極２０２、２０３の間に電位差（ＯＵＴＦ−ＯＵＴＲ）が印加される。この結果、振動子駆動制御回路１００は、容量性の振動子２００を駆動するに際して、静音化と電力効率向上をバランス良く実現することができる。
【００４１】
以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態に係る振動子駆動制御回路の構成を示す図である。
【図２】本発明の一実施形態に係る振動子駆動制御回路の動作を説明するための主要信号の波形図である。
【図３】本発明の一実施形態に係る昇圧用コンパレータ並びに降圧用コンパレータの動作を説明するための主要信号の波形図である。
【図４】本発明の一実施形態に係る振動子の印加電圧の波形を示す図である。
【図５】容量性の振動子の圧電効果を説明するための図である。
【図６】Ｈブリッジ回路の一例を示す図である。
【図７】飽和駆動並びに非飽和駆動の場合の振動子の印加電圧の波形を示す図である。
【符号の説明】
【００４３】
１０  Ｈブリッジ回路
１００  振動子駆動制御回路
２００  振動子
２０１  誘電体
２０２、２０３  電極
２０  発振回路
３０  正弦波発生回路
４０  Ｈブリッジ制御回路
５０  誤差増幅器
６０  Ｈブリッジ用プリドライバ
７０  三角波発生回路
８０  昇圧用コンパレータ
８５  降圧用コンパレータ
９０  昇圧側プリドライバ
９５  降圧側プリドライバ
３００  半波整流電源発生回路
３１０  昇圧回路
３２０  降圧回路
【図１】
2008067530.tif 000003
【図２】
2008067530.tif 000004
【図３】
2008067530.tif 000005
【図４】
2008067530.tif 000006
【図５】
2008067530.tif 000007
【図６】
2008067530.tif 000008
【図７】
2008067530.tif 000009