(57)【要約】【課題】  昇圧動作停止時に、昇圧型スイッチングレギュレータが出力電圧を確実に出力しないようにする。【解決手段】  ＰＭＯＳのトランジスタＱ１のゲートにハイ信号が印加されてトランジスタＱ１がオフする場合、入力電圧ＶＤＤと出力電圧ＶＯＵＴとにおける高い方の電圧が電源電圧としてバッファ１７１に供給され、そのバッファ１７１によってトランジスタＱ１のゲートに高い方の電圧が印加されるので、トランジスタＱ１が確実にオフすることができる。よって、昇圧型スイッチングレギュレータによる昇圧動作停止時では、出力電圧ＶＯＵＴを出力するトランジスタＱ１が確実にオフするようにでき、また、スイッチ３によってトランジスタＱ１のバックゲートに入力電圧ＶＤＤに基づいた電圧が印加されるので、トランジスタＱ１による寄生バイポーラトランジスタはオンしない。【選択図】  図１
2008193866.tif 000002
【特許請求の範囲】
【請求項１】
チョッパ方式の昇圧型スイッチングレギュレータにおいて、
入力端子に一端が接続されたコイルの他端と出力端子との間に設けられ、前記出力端子から出力電圧を出力する第一トランジスタと、
前記コイルの他端とグランドとの間に設けられた第二トランジスタと、
前記出力端子と前記グランドとの間に設けられた分圧回路と、
前記分圧回路からの出力電圧に基づき、前記出力端子の出力電圧を一定の電圧にするよう前記第一トランジスタを駆動する第一バッファと、
前記分圧回路からの出力電圧に基づき、前記出力端子の出力電圧を一定の電圧にするよう前記第二トランジスタを駆動する第二バッファと、
前記入力端子の入力電圧と前記出力端子の出力電圧とを比較する比較回路と、
前記比較回路の比較結果に基づき、前記入力端子の入力電圧と前記出力端子の出力電圧とにおける高い方の電圧を電源電圧として前記第一バッファに供給する第一スイッチと、
前記比較回路の比較結果に基づき、前記高い方の電圧を電源電圧として前記第二バッファに供給する第二スイッチと、
前記第一トランジスタのバックゲートを前記コイルの他端または前記出力端子に接続する第三スイッチと、
を備えていることを特徴とする昇圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チョッパ方式の昇圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
従来の昇圧型スイッチングレギュレータについて説明する。図２は、従来の昇圧型スイッチングレギュレータを示すブロック図である。
【０００３】
この昇圧型スイッチングレギュレータでは、バッファ１８１によって制御されたトランジスタＱ１１がオフし、バッファ１８２によって制御されたトランジスタＱ１２がオンし、入力電源３５からの電流がコイルＬ１０及びトランジスタＱ１２を介してグランドに流れる。この時、エネルギがコイルＬ１０に蓄積される。その後、トランジスタＱ１２がオフしてから、トランジスタＱ１１がオンし、コイルＬ１０に蓄積されたエネルギがトランジスタＱ１１を介して出力端子に接続されたコンデンサＣ１０に蓄積される。出力端子の出力電圧ＶＯＵＴは、抵抗（図示せず）を介して制御回路１８に伝達され、その電圧に基づき、制御回路１８は、出力電圧ＶＯＵＴを入力電源３５の入力電圧ＶＤＤよりも高い一定の電圧にするように、トランジスタＱ１１及びトランジスタＱ１２を制御する（例えば、特許文献１参照）。
【０００４】
バッファ１８１は、入力電圧ＶＤＤと出力電圧ＶＯＵＴとの間でスイングした電圧をトランジスタＱ１１に出力し、バッファ１８２は、入力電圧ＶＤＤとグランド電圧との間でスイングした電圧をトランジスタＱ１２に出力している。
【０００５】
また、トランジスタＱ１１のバックゲート電圧は、出力電圧ＶＯＵＴになっている。
【特許文献１】特開２００５−１６０１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の昇圧型スイッチングレギュレータでは、昇圧動作停止時に入力電圧ＶＤＤが印加されると、コイルＬ１０及びバックゲート電圧が不定のトランジスタＱ１１の寄生バイポーラトランジスタにより、入力電圧ＶＤＤに基づいた出力電圧ＶＯＵＴが出力されてしまう可能性がある。
【０００７】
また、昇圧動作停止時に出力電圧ＶＯＵＴが出力されていない場合、バッファ１８１への電源供給がなくなるので、トランジスタＱ１１がオンしてしまう可能性がある。すると、入力電圧ＶＤＤが印加されると、コイルＬ１０及びトランジスタＱ１１により、入力電圧ＶＤＤに基づいた出力電圧ＶＯＵＴが出力されてしまう可能性がある。
【０００８】
本発明は、上記課題に鑑みてなされ、昇圧動作停止時に出力電圧を確実に出力しない昇圧型スイッチングレギュレータを提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、チョッパ方式の昇圧型スイッチングレギュレータにおいて、入力端子に一端が接続されたコイルの他端と出力端子との間に設けられ、前記出力端子から出力電圧を出力する第一トランジスタと、前記コイルの他端とグランドとの間に設けられた第二トランジスタと、前記出力端子と前記グランドとの間に設けられた分圧回路と、前記分圧回路からの出力電圧に基づき、前記出力端子の出力電圧を一定の電圧にするよう前記第一トランジスタを駆動する第一バッファと、前記分圧回路からの出力電圧に基づき、前記出力端子の出力電圧を一定の電圧にするよう前記第二トランジスタを駆動する第二バッファと、前記入力端子の入力電圧と前記出力端子の出力電圧とを比較する比較回路と、前記比較回路の比較結果に基づき、前記入力端子の入力電圧と前記出力端子の出力電圧とにおける高い方の電圧を電源電圧として前記第一バッファに供給する第一スイッチと、前記比較回路の比較結果に基づき、前記高い方の電圧を電源電圧として前記第二バッファに供給する第二スイッチと、前記第一トランジスタのバックゲートを前記コイルの他端または前記出力端子に接続する第三スイッチと、を備えていることを特徴とする昇圧型スイッチングレギュレータを提供する。
【発明の効果】
【００１０】
本発明では、トランジスタのゲートにハイ信号が印加されてそのトランジスタがオフする場合、入力電圧と出力電圧とにおける高い方の電圧が電源電圧として第一バッファ及び第二バッファに供給され、それらのバッファによってトランジスタのゲートに高い方の電圧が印加されるので、トランジスタが確実にオフすることができる。よって、昇圧型スイッチングレギュレータによる昇圧動作停止時では、出力電圧を出力するトランジスタが確実にオフするようにできるので、昇圧型スイッチングレギュレータは出力電圧を確実に出力しない。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を、図面を参照して説明する。
【００１２】
まず、チョッパ方式の昇圧型スイッチングレギュレータの構成について説明する。図１は、昇圧型スイッチングレギュレータを示すブロック図である。
【００１３】
昇圧型スイッチングレギュレータは、入力端子に入力電圧ＶＤＤが印加され、出力端子から出力電圧ＶＯＵＴを出力する。
【００１４】
この昇圧型スイッチングレギュレータは、入力端子に入力電源２５が接続され、出力端子に出力容量Ｃが接続されている。また、昇圧型スイッチングレギュレータは、入力端子と出力端子との間にコイルＬが設けられている。
【００１５】
昇圧型スイッチングレギュレータは、抵抗Ｒ１、抵抗Ｒ２、ＰＭＯＳのトランジスタＱ１、ＮＭＯＳのトランジスタＱ２、スイッチ１、スイッチ２、スイッチ３、比較回路４及び制御回路１７を備えている。制御回路１７は、入力端子１７１Ａを有するバッファ１７１、入力端子１７２Ａを有するバッファ１７２及びバッファ制御回路（図示せず）を備えている。
【００１６】
次に、昇圧型スイッチングレギュレータの動作について説明する。
【００１７】
バッファ１７１によって制御されたトランジスタＱ１がオフし、バッファ１７２によって制御されたトランジスタＱ２がオンし、入力電源２５からの電流がコイルＬ及びトランジスタＱ２を介してグランドに流れる。この時、エネルギがコイルＬに蓄積される。その後、トランジスタＱ２がオフしてから、トランジスタＱ１がオンし、コイルＬに蓄積されたエネルギがトランジスタＱ１を介して出力端子に接続されたコンデンサＣに蓄積される。出力端子の出力電圧ＶＯＵＴは、抵抗Ｒ１及び抵抗Ｒ２（分圧回路）を介して制御回路１７に伝達され、その分圧回路からの出力電圧に基づき、制御回路１７は、出力電圧ＶＯＵＴを入力電源２５の入力電圧ＶＤＤよりも高い一定の電圧にするように、トランジスタＱ１及びトランジスタＱ２を駆動する。
【００１８】
スイッチ1、スイッチ２及び比較回路４は、入力電圧ＶＤＤと出力電圧ＶＯＵＴとの両方が供給されている。比較回路４は、入力電圧ＶＤＤと出力電圧ＶＯＵＴとを比較し、入力電圧ＶＤＤと出力電圧ＶＯＵＴとの中から高い方の電圧を検出し、その高い方の電圧をスイッチ１及びスイッチ２に対して指定する。スイッチ1及びスイッチ２は、その高い方の電圧を電源電圧としてバッファ１７１及びバッファ１７２にそれぞれ供給する。この高い方の電圧により、バッファ１７１及びバッファ１７２がそれぞれ駆動する。つまり、入力電圧ＶＤＤ＞出力電圧ＶＯＵＴの場合、バッファ１７１またはバッファ１７２の電源電圧はスイッチ１またはスイッチ２のオン抵抗による電圧降下後の入力電圧ＶＤＤであり、入力電圧ＶＤＤ＜出力電圧ＶＯＵＴの場合、バッファ１７１及びバッファ１７２の電源電圧はスイッチ１またはスイッチ２のオン抵抗による電圧降下後の出力電圧ＶＯＵＴである。この時、バッファ１７１の入力端子１７１Ａの電圧がハイまたはローになると、バッファ１７１の出力電圧（トランジスタＱ１のゲート電圧）がハイまたはローになる。また、バッファ１７２の入力端子１７２Ａの電圧がハイまたはローになると、バッファ１７２の出力電圧（トランジスタＱ２のゲート電圧）がハイまたはローになる。
【００１９】
バッファ制御回路が、制御回路１７内部の出力段のバッファ１７１及びバッファ１７２を制御し、バッファ１７１及びバッファ１７２は、トランジスタＱ１及びトランジスタＱ２をそれぞれ駆動する。トランジスタＱ１とトランジスタＱ２とは交互にオンし、トランジスタＱ１はトランジスタＱ１とトランジスタＱ２とのオンオフのタイミング及び入力電圧ＶＤＤに基づいて出力端子から直流の出力電圧ＶＯＵＴを出力する。この出力電圧ＶＯＵＴは、昇圧されているので、入力電圧ＶＤＤよりも電圧値が高くなっている。
【００２０】
次に、スイッチ３の動作について説明する。
【００２１】
昇圧型スイッチングレギュレータによる昇圧動作停止時では、スイッチ３は、トランジスタＱ１のバックゲートを入力端子側のコイルＬに接続する。バッファ１７１がハイ信号をトランジスタＱ１に出力してトランジスタＱ１はオフし、バッファ１７２がロー信号をトランジスタＱ２に出力してトランジスタＱ２はオフし、出力電圧ＶＯＵＴが出力されない。この時、比較回路4が、入力電圧ＶＤＤと出力電圧ＶＯＵＴとを比較し、高い方の電圧である入力電圧ＶＤＤを検出し、入力電圧ＶＤＤをスイッチ１及びスイッチ２に対して指定している。スイッチ１及びスイッチ２は、入力電圧ＶＤＤをバッファ１７１及びバッファ１７２にそれぞれ供給している。この高い方の電圧である入力電圧ＶＤＤにより、バッファ１７１及びバッファ１７２がそれぞれ駆動している。よって、バッファ１７１からのハイ信号は高い方の電圧である入力電圧ＶＤＤになり、バッファ１７２からのロー信号はグランド電圧になっている。
【００２２】
このようにすると、ＰＭＯＳのトランジスタＱ１のゲートにハイ信号が印加されてトランジスタＱ１がオフする場合、入力電圧ＶＤＤと出力電圧ＶＯＵＴとにおける高い方の電圧が電源電圧としてバッファ１７１に供給され、そのバッファ１７１によってトランジスタＱ１のゲートに高い方の電圧が印加されるので、トランジスタＱ１が確実にオフすることができ、トランジスタＱ１とトランジスタＱ２とが同時にオンしなくなる。よって、昇圧型スイッチングレギュレータによる昇圧動作停止時では、出力電圧ＶＯＵＴを出力するトランジスタＱ１が確実にオフするようにできるので、昇圧型スイッチングレギュレータは出力電圧ＶＯＵＴを確実に出力しない。
【００２３】
また、昇圧型スイッチングレギュレータによる昇圧動作停止時では、スイッチ３によってトランジスタＱ１のバックゲートに入力電圧ＶＤＤに基づいた電圧が印加されるので、トランジスタＱ１による寄生バイポーラトランジスタはオンしない。
【００２４】
また、スイッチ１及びスイッチ２が設けられ、これらにバッファ１７１及びバッファ１７２がそれぞれ接続されるので、バッファ１７１またはバッファ１７２の電源電圧はスイッチ１またはスイッチ２のオン抵抗による電圧降下後の入力電圧ＶＤＤと出力電圧ＶＯＵＴとにおける高い方の電圧になる。よって、バッファ１７１の電源電圧は、スイッチ２のオン抵抗と関係なく、スイッチ１のオン抵抗のみに依存し、バッファ１７２の電源電圧は、スイッチ１のオン抵抗と関係なく、スイッチ２のオン抵抗のみに依存する。よって、例えば、バッファ１７２が駆動し、大きな電流がスイッチ２に流れ、スイッチ２のオン抵抗に発生する電圧が高くなっても、バッファ１７１の電源電圧はスイッチ２のオン抵抗に発生する電圧と関係ないので、バッファ１７１の電源電圧は変動せず、バッファ１７１は誤作動しない。
【００２５】
昇圧型スイッチングレギュレータによる昇圧動作時では、スイッチ３は、トランジスタＱ１のバックゲートを出力端子に接続する。バッファ１７１がハイ信号をトランジスタＱ１に出力してトランジスタＱ１がオフする場合バッファ１７２もハイ信号をトランジスタＱ２に出力してトランジスタＱ２がオンし、バッファ１７１がロー信号をトランジスタＱ１に出力してトランジスタＱ１がオンする場合バッファ１７２もロー信号をトランジスタＱ２に出力してトランジスタＱ２がオフし、トランジスタＱ１とトランジスタＱ２とは交互にオンし、出力電圧ＶＯＵＴが出力される。この時、比較回路4が、入力電圧ＶＤＤと出力電圧ＶＯＵＴとを比較し、高い方の電圧である出力電圧ＶＯＵＴを検出し、出力電圧ＶＯＵＴをスイッチ１及びスイッチ２に対して指定している。スイッチ１及びスイッチ２は、出力電圧ＶＯＵＴをバッファ１７１及びバッファ１７２にそれぞれ供給している。この高い方の電圧である出力電圧ＶＯＵＴにより、バッファ１７１及びバッファ１７２がそれぞれ駆動している。よって、バッファ１７１またはバッファ１７２からのハイ信号は高い方の電圧である出力電圧ＶＯＵＴになり、バッファ１７１またはバッファ１７２からのロー信号はグランド電圧になっている。
【００２６】
このようにすると、ＰＭＯＳのトランジスタＱ１及びＮＭＯＳのトランジスタＱ２のゲートにハイ信号が印加されてトランジスタＱ１がオフしてトランジスタＱ２がオンする場合、トランジスタＱ１及びトランジスタＱ２のゲートに入力電圧ＶＤＤと出力電圧ＶＯＵＴとにおける高い方の電圧が印加されるので、トランジスタＱ１及びトランジスタＱ２が確実にオンオフすることができ、トランジスタＱ１とトランジスタＱ２とが同時にオンしなくなる。よって、昇圧型スイッチングレギュレータによる昇圧動作時に、トランジスタＱ１とトランジスタＱ２とは正常に交互にオンし、昇圧型スイッチングレギュレータは正常に昇圧動作することができる。
【００２７】
また、昇圧型スイッチングレギュレータによる昇圧動作時に、トランジスタＱ２のゲートに入力電圧ＶＤＤと出力電圧ＶＯＵＴとにおける高い方の電圧が印加されるので、トランジスタＱ２のオン抵抗が小さくなる。よって、入力端子、コイルＬ、トランジスタＱ２及びグランドの経路において、コイルＬによる電力変換効率が高くなる。
【００２８】
なお、バッファ１７１及びバッファ１７２は、バッファでなくてインバータでも良い。この時、バッファ１７１及びバッファ１７２を制御する制御回路は、バッファでなくてインバータを制御するよう回路設計される。
【図面の簡単な説明】
【００２９】
【図１】昇圧型スイッチングレギュレータを示すブロック図である。
【図２】従来の昇圧型スイッチングレギュレータを示すブロック図である。
【符号の説明】
【００３０】
１、２、３……スイッチ    ４……比較回路    １７……制御回路    ２５……入力電源
１７１……バッファ    １７１Ａ……入力端子    １７２……バッファ
１７２Ａ……入力端子    Ｑ１、Ｑ２……トランジスタ    Ｌ……コイル
Ｃ……出力容量    ＶＤＤ……入力電圧    ＶＯＵＴ……出力電圧    Ｒ１、Ｒ２……抵抗
【図１】
2008193866.tif 000003
【図２】
2008193866.tif 000004