(57)【要約】【課題】従来例に比較し容易に製造でき、閾値電圧の制御を高精度に行うことができるノーマリ＋オフ動作に近いノーマリオン特性又はノーマリオフ特性を有する高電子移動度トランジスタ及びその製造方法を提供する。【解決手段】本発明の高電子移動度トランジスタは、第１の化合物半導体からなる第１の層と、第１の層の上に、自発分極を有する第２の化合物半導体からなる第２の層と、上方から見て前記第２の層の間であって第１の層の上に、第２の化合物半導体を構成元素に含み、且つ第２の層よりも結晶性が低下している第３の層と、第３の層の上に形成されたゲート電極と、第２の層の上に形成されたドレイン電極と、上方から見たときにゲート電極をドレイン電極と挟むように第２の層の上に形成されたソース電極と、を有し、第１の層と第２の層との界面近傍に２次元キャリアガス層が生じている。【選択図】図１
2008244419.tif 000002
【特許請求の範囲】
【請求項１】
第１の化合物半導体からなる第１の層と、
該第１の層の上に、自発分極を有する第２の化合物半導体からなる第２の層と、
上方から見て前記第２の層の間であって前記第１の層の上に、前記第２の化合物半導体を構成元素に含み、且つ前記第２の層よりも結晶性が低下している第３の層と、
前記第３の層の上に形成されたゲート電極と、
第２の層の上に形成されたドレイン電極と、
上方から見たときに前記ゲート電極を前記ドレイン電極と挟むように第２の層の上に形成されたソース電極と、
を有し、
前記第１の層と前記第２の層との界面近傍に２次元キャリアガス層が生じている高電子移動度トランジスタ。
【請求項２】
前記第３の層は第２の層に比べて結晶性が緩和していることを特徴とする請求項１の高電子移動度トランジスタ。
【請求項３】
第１の化合物半導体からなる第１の層と、
該第１の層の上に、該第１の化合物半導体とヘテロ接合し、自発分極を有する第２の化合物半導体からなる第２の層と、
上方から見て前記第２の層の間であって前記第１の層の上に前記第２の層よりも結晶性が緩和している第３の層と、
前記第３の層の上に形成されたゲート電極と、
第２の層の上に形成されたドレイン電極と、
上方から見たときに前記ゲート電極を前記ドレイン電極と挟むように第２の層の上に形成されたソース電極と、
を有し、
前記第１の層と前記第２の層との界面近傍に２次元キャリアガス層が生じている高電子移動度トランジスタ。
【請求項４】
前記第３の層と前記ゲート電極との間に絶縁膜が挟まれていることを特徴とする請求項１〜３何れか１項に記載の高電子移動度トランジスタ。
【請求項５】
前記第３の層と前記第１の層との間に前記第２の層の第１の部分が形成されており、
前記第２の層の第１の部分は前記第３の層を側方から挟むように形成された前記第２の層の第２の部分よりも薄いことを特徴とする請求項１〜４いずれかに記載の高電子移動度トランジスタ。
【請求項６】
前記第１及び第２の化合物半導体は窒化物系化合物半導体であって、前記第３の層は数原子以上の厚みを有している事を特徴とする請求項１〜５いずれかに記載の高電子移動度トランジスタ。
【請求項７】
前記第３の層は多結晶層又はアモルファスの結晶層であることを特徴とする請求項１〜６いずれかに記載の高電子移動度トランジスタ。
【請求項８】
第１の化合物半導体からなる第１の層の上に、該第１の化合物半導体とヘテロ接合をし、自発分極を有する第２の化合物半導体で構成される第２の層を形成し、前記第１の層と前記第２の層の界面近傍に２次元キャリアガス層を生じさせる工程と、
前記第２の層の結晶性を低下させて形成する第３の層を上方から見て前記第２の層の間になるように形成し、第３の層直下の第１の層の上面側に生じる２次元キャリアガス層を前記第２の層と前記第１の層との界面近傍に生じる２次元キャリアガス層よりも低減させる工程と、
前記第３の層の上にゲート電極を形成し、当該ゲート電極を挟むようにドレイン電極とソース電極を形成する工程と、
を有する高電子移動度トランジスタの製造方法。
【請求項９】
第１の化合物半導体からなる第１の層の上に、該第１の化合物半導体とヘテロ接合をし、自発分極を有する第２の化合物半導体で構成される第２の層を形成し、前記第１の層と前記第２の層の界面近傍に２次元キャリアガス層を生じさせる工程と、
前記第２の層の結晶性を緩和させて形成する第３の層を上方から見て前記第２の層の間になるように形成し、第３の層直下の第１の層の上面側に生じる２次元キャリアガス層を前記第２の層と前記第１の層との界面近傍に生じる２次元キャリアガス層よりも低減させる工程と、
前記第３の層の上にゲート電極を形成し、当該ゲート電極を挟むようにドレイン電極とソース電極を形成する工程と、
を有する高電子移動度トランジスタの製造方法。
【請求項１０】
前記第３の層を形成する工程は、
前記第２の層の上に第３の層の厚みを制御する厚み制御膜を設けた後、
前記厚み制御膜の上方から貫通するようにイオン注入若しくはプラズマ照射により前記第２の層の結晶性を低下させて前記第３の層を形成することを特徴とする請求項８又は９の高電子移動度トランジスタの製造方法。
【請求項１１】
第１の化合物半導体からなる第１の層の上に、該第１の化合物半導体とヘテロ接合をし、自発分極性を有する第２の化合物半導体からなる第２の層を結晶性が低下又は緩和した状態となる温度で形成する工程と、
第３の層を上方から見て前記第２の層の両側に対向するように、前記第２の層をアニールして第３の層直下の前記第１の層の上面側の界面近傍に２次元キャリアガス層を生じさせる工程と、
ゲート電極を前記第３の層の上に形成し、ドレイン電極及びソース電極各々を、前記第３の層を介して対向する前記第２の層各々の上に形成する工程と、
を有する高電子移動度トランジスタの製造方法。
【請求項１２】
前記第１の層と第２の層との間に、該第１の層と格子整合し、前記第２の層よりも高い温度にて、前記第２の化合物半導体の第４の層を形成する工程をさらに有することを特徴とする請求項１１に記載の高電子移動度トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタとその製造方法に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（High Electron Mobility Transistor、以下、ＨＥＭＴと記載）において、バンドギャップの異なる異種の半導体材料を接合することにより、その界面に２次元電子ガス層（２ＤＥＧ層）を含む２次元キャリアガス層を、不純物がドーピングされていない電子走行層に発生させることができる。これにより、不純物に衝突せずに電子が移動するため、電子の移動速度が高速となり、スイッチング速度及び感度を向上させることができる。なお、ＨＥＭＴはその構造からヘテロ接合電界効果トランジスタ（ＨＦＥＴ）ともいう。
また、ＧａＮ，ＩｎＧａＮ，ＡｌＩｎＧａＮ等の窒化物系化合物半導体材料は、ＧａＡｓ系の材料に比較してバンドギャップエネルギーが大きいため、この材料を用いた電子デバイスは耐圧性・効率等で優れている。
【０００３】
例えば、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成することにより、ＧａＡｓ系デバイスと同様に２次元電子ガス層が得られ、電子の移動度は非常に高くなる。このＡｌＧａＮとＧａＮとの間に発生する格子ひずみによるピエゾ分極と自発分極との相乗効果により、きわめて高濃度の電子ガスが容易に得られる。これより、シリコン（Ｓi）材料の限界を大きく上回る低オン抵抗が実現されている。
図７（ａ）に示すＧａＮを用いたＨＥＭＴにおいては、例えばアルミナ単結晶基板１上に、ＧａＮからなるバッファ層２，アンドープＧａＮからなる電子走行層３、及び該電子走行層３よりも薄く形成されたアンドープＡｌＧａＮからなる電子供給層４が順次形成されたヘテロ接合の多層構造を有している。そして、電子供給層４上にソース電極７，ゲート電極６及びドレイン電極８が形成されている。
【０００４】
また、上記図７（ａ）に示したＨＥＭＴの場合、アンドープＧａＮからなる電子走行層３のバンドギャップエネルギーはアンドープＡｌＧａＮからなる電子供給層４のバンドギャップエネルギーよりも小さい。
一方、アンドープＧａＮは自発分極とピエゾ効果を生じる二元結晶であるが、アンドープＡｌＧａＮは自発分極とピエゾ効果を生じる三元結晶であり、アンドープＧａＮとは結晶格子の定数が異なっている。
このため、電子走行層３と電子供給層４とのヘテロ接合界面において、結晶格子の定数の異なりに基づく結晶歪みによるピエゾ圧電効果で生じるピエゾ電界と電子走行層３と電子供給層４それぞれを構成する結晶格子の自発分極による電界の相乗効果が発生し、両者の接合界面の直下に２次元電子ガス層２００を形成することとなる。
【０００５】
このＨＥＭＴにおいて、電子供給層４は電子走行層３へ電子を供給する層として機能する。そして、ソース電極７とドレイン電極８との間に電位差を与えることにより、電子走行層３に供給された電子は２次元電子ガス層２００中で高速移動する。
このとき、ゲート電極６に所定の電圧（閾値電圧以上の電圧）を加えて、当該ゲート電極６の直下に発生させる所望の広がり（幅）の空乏層により、電子走行層３における２次元電子ガス層２００を分断（遮断）して、ソース電極７とドレイン電極８との間を走行する電子の流れを制御する。
【０００６】
すなわち、一般的なＨＥＭＴは、電子走行層３と電子供給層４のヘテロ接合構造の接合界面の電子走行層３側において、ピエゾ分極及び自発分極による電界の作用により常時２次元電子ガス層２００が生じることになるため、一般的なＨＥＭＴはノーマリオン構造である。すなわち、このヘテロ接合構造を有する高電子移動度トランジスタは、ゲート電極６に閾値電圧以上の電圧を加えない状態では、ソース電極７とドレイン電極８間に電流が流れ続ける、いわゆるノーマリーオンの動作を行っている。
そこで、ＨＥＭＴをオフ状態とするため、ゲート電極６に対して、閾値電圧以上の電圧を印加して空乏層を生じさせ、２次元電子ガス層２００の電流経路を遮断させている。言い換えると、ゲート電極６に電圧を加えない状態で、ソース電極７とドレイン電極８間に電流が流れない、いわゆるノーマリーオフの動作は実現できない。
【０００７】
しかしながら、Ｓi材料を用いた半導体回路等に通常使用されている半導体素子はノーマリオフのデバイスであり、そのような半導体回路等にノーマリオンであるＨＥＭＴを容易に置き換えることができない。
そこで、ノーマリオフ構造のＨＥＭＴとしては図７（ｂ）以下に示す構造が用いられている（たとえば、特許文献１参照）。
基板１上にＧａＮ系化合物半導体からなる電子供給層４と電子走行層３とがヘテロ接合により形成され、電子供給層４が電子走行層３に比較して薄く形成されている。ここで、ゲート電極６直下の領域の電子供給層４を、ゲート電極６直下を除く他の電子供給層４の領域に比較してさらに薄く形成した構造（リセスゲート構造）が採用されている。
【０００８】
リセスゲート構造では、ゲート電極６直下の電子供給層４の厚みを、ゲート電極６直下を除く電子供給層４の領域に比較して薄くすることによって、その部分のピンチオフ電圧が上昇する。そのため、ゲート電極６に電圧を加えていない状態においては、その部分の2次元電子ガス層が消失して空乏化する。これによりゲート電極に電圧を加えない状態ではソース電極７とドレイン電極８との間に電流が流れない、いわゆるノーマリオフの動作をする高電子移動度トランジスタが実現する。
【特許文献１】特開２００５−１８３７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に示すリセスゲート構造のＨＥＭＴの製造方法において、エッチングによりゲート電極直下の電子供給層を薄くする加工を必要とするため、元々薄い電子供給層をエッチングすることにより、電子供給層の下に設けられた電子走行層のゲート電極直下及びその周囲の領域に対するダメージが大きく、半導体素子特性に影響を与える欠点がある。
また、上記特許文献１に示す製造方法でノーマリオフ動作を実現するためには、非常に高い精度にてゲート電極直下の電子供給層の原子レベルの厚みを制御するエッチング技術が必要であり、形成されたゲート電極直下の電子供給層の厚さがばらついたり、ＨＥＭＴの閾値電圧が一様に制御できず、閾値電圧の規格をはずれるＨＥＭＴやノーマリオフ動作とならないＨＥＭＴが作成されたりすることにより、歩留まりが低下する問題がある。
【００１０】
本発明は、このような事情に鑑みてなされたもので、従来例に比較し容易に製造でき、閾値電圧の制御を高精度に行うことができるノーマリオフ動作に近いノーマリオン特性又はノーマリオフ特性を有する高電子移動度トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の高電子移動度トランジスタは、第１の化合物半導体からなる第１の層と、該第１の層の上に、自発分極を有する第２の化合物半導体からなる第２の層と、上方から見て前記第２の層の間であって前記第１の層の上に、前記第２の化合物半導体を構成元素に含み、且つ前記第２の層よりも結晶性が低下している第３の層と、前記第３の層の上に形成されたゲート電極と、第２の層の上に形成されたドレイン電極と、上方から見たときに前記ゲート電極を前記ドレイン電極と挟むように第２の層の上に形成されたソース電極と、を有し、前記第１の層と前記第２の層との界面近傍に２次元キャリアガス層が生じている。
【００１２】
本発明の高電子移動度トランジスタは、前記第３の層は第２の層に比べて結晶性が緩和していることを特徴とする。
【００１３】
本発明の高電子移動度トランジスタは、第１の化合物半導体からなる第１の層と、該第１の層の上に、該第１の化合物半導体とヘテロ接合し、自発分極を有する第２の化合物半導体からなる第２の層と、上方から見て前記第２の層の間であって前記第１の層の上に前記第２の層よりも結晶性が緩和している第３の層と、前記第３の層の上に形成されたゲート電極と、第２の層の上に形成されたドレイン電極と、上方から見たときに前記ゲート電極を前記ドレイン電極と挟むように第２の層の上に形成されたソース電極と、を有し、前記第１の層と前記第２の層との界面近傍に２次元キャリアガス層が生じている。
【００１４】
本発明の高電子移動度トランジスタは、上記何れかに記載の高電子移動度トランジスタであり、前記第３の層と前記ゲート電極との間に絶縁膜が挟まれていることを特徴とする。
【００１５】
本発明の高電子移動度トランジスタは、上記何れかに記載の高電子移動度トランジスタであり、前記第３の層と前記第１の層との間に前記第２層の第１の部分が形成されており、前記第２の層の第１の部分は前記第３の層を側方から挟むように形成された前記第２の層の第２の部分よりも薄いことを特徴とする。
【００１６】
本発明の高電子移動度トランジスタは、上記何れかに記載の高電子移動度トランジスタであり、前記第１及び第２の化合物半導体は窒化物系化合物半導体であって、前記第３の層は数原子以上の厚みを有している事を特徴とする。
本発明の高電子移動度トランジスタは、上記何れかに記載の高電子移動度トランジスタであり、前記第３の層は多結晶層又はアモルファスの結晶層又は第２の層よりも欠陥を多く含む結晶層であることを特徴とする。
【００１７】
本発明の高電子移動度トランジスタの製造方法は、第１の化合物半導体からなる第１の層の上に、該第１の化合物半導体とヘテロ接合をし、自発分極を有する第２の化合物半導体で構成される第２の層を形成し、前記第１の層と前記第２の層の界面近傍に２次元キャリアガス層を生じさせる工程と、前記第２の層の結晶性を低下させて形成する第３の層を上方から見て前記第２の層の間になるように形成し、第３の層直下の第１の層の上面側に生じる２次元キャリアガス層を前記第２の層と前記第１の層との界面近傍に生じる２次元キャリアガス層よりも低減させる工程と、前記第３の層の上にゲート電極を形成し、当該ゲート電極を挟むようにドレイン電極とソース電極を形成する工程と、を有する。
【００１８】
本発明の高電子移動度トランジスタの製造方法は、第１の化合物半導体からなる第１の層の上に、該第１の化合物半導体とヘテロ接合をし、自発分極を有する第２の化合物半導体で構成される第２の層を形成し、前記第１の層と前記第２の層の界面近傍に２次元キャリアガス層を生じさせる工程と、前記第２の層の結晶性を緩和させて形成する第３の層を上方から見て前記第２の層の間になるように形成し、第３の層直下の第１の層の上面側に生じる２次元キャリアガス層を前記第２の層と前記第１の層との界面近傍に生じる２次元キャリアガス層よりも低減させる工程と、前記第３の層の上にゲート電極を形成し、当該ゲート電極を挟むようにドレイン電極とソース電極を形成する工程と、を有する。
【００１９】
本発明の高電子移動度トランジスタの製造方法は、前記第３の層を形成する工程は、前記第２の層の上に第３の層の厚みを制御する厚み制御膜を設けた後、前記厚み制御膜の上方から貫通するようにイオン注入若しくはプラズマ照射により前記第２の層の結晶性を低下させて前記第３の層を形成することを特徴とする。
【００２０】
本発明の高電子移動度トランジスタの製造方法は、第１の化合物半導体からなる第１の層の上に第２の化合物半導体で構成される第２の層を形成する工程と、前記第２の層の上方から前記第２の層の結晶性を低下させて第２の層に挟まれるように形成された第３の層を形成する工程と、第３の層の上に制御電極を形成する工程とを有することを特徴とする。
【００２１】
本発明の高電子移動度トランジスタの製造方法は、第１の化合物半導体からなる第１の層の上に、該第１の化合物半導体とヘテロ接合をし、自発分極性を有する第２の化合物半導体からなる第２の層を結晶性が低下又は緩和した状態となる温度で形成する工程と、第３の層を上方から見て前記第２の層の両側に対向するように、前記第２の層をアニールして第３の層直下の前記第１の層の上面側の界面近傍に２次元キャリアガス層を生じさせる工程と、ゲート電極を前記第３の層の上に形成し、ドレイン電極及びソース電極各々を、前記第３の層を介して対向する前記第２の層各々の上に形成する工程と、を有する。
【００２２】
本発明の高電子移動度トランジスタの製造方法は、前記第１の層と第２の層との間に、該第１の層と格子整合し、前記第２の層よりも高い温度にて、前記第２の化合物半導体の第４の層を形成する工程をさらに有することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、第１の層と第２の層との界面近傍に２次元キャリアガス層が生じている。さらに、第１の層の上であって、上方から見て第２の層の間に形成された第３の層は、第２の層よりも結晶性が低い。その結果、第３の層において構成される結晶の自発分極、第３の層と第１の層との間に生じるピエゾ分極はともに低い。よって、第３の層と第１の層との間にはピエゾ分極と自発分極のいずれか又は両方に基づく電界強度が低下し、そこに生じる２次元キャリアガス層は第１の層と第２の層との界面近傍に生じている２次元キャリアガス層よりも少なくなる。その結果、ゲート電極を第３の層の上に設けることで、ノーマリオフ動作に近いノーマリオン特性又はノーマリオフ特性を有する高電子移動度トランジスタを提供する事ができる。
【発明を実施するための最良の形態】
【００２４】
本発明は化合物半導体を用い、ヘテロ接合を有する第１及び第２の層からなる高電子移動度トランジスタにおいて、イオン注入やプラズマ照射等により、自発分極を有する第２の層におけるゲート電極直下の結晶性をゲート電極周辺の第２の層の部分に比べて低下させて第３の層を形成し、第３の層の自発分極を第２の層よりも結晶性を低下させる。その結果、第３の層の自発分極とピエゾ分極が第２の層よりも低下し、第３の層と第１の層との界面近傍に生じる２次元電子ガス層の濃度（若しくは幅）が第２の層と第１の層との界面近傍に比べて低下若しくは消滅する。
【００２５】
また、イオン注入やプラズマ照射により、第３の層と第１の層との結晶性を第２の層と第１の層との結晶性よりも緩和させ、第３の層を構成する結晶を本来の格子間隔に戻させることで第３の層に歪みを生じないようにする。その結果、第３の層のピエゾ分極が第２の層よりも低下し、第３の層と第１の層との界面近傍に生じる２次元電子ガス層の濃度（若しくは幅）が第２の層と第１の層との界面近傍に比べて低下若しくは消滅する。
以上の事柄から、ゲート電極直下の界面における２次元電子ガス層の濃度（若しくは幅）を低下若しくは消滅させノーマリオフ動作に近いノーマリオン特性又はノーマリオフ特性の高電子移動度トランジスタを提供するものである。
【００２６】
以下、図面を参照し、本発明の実施形態による高電子移動度トランジスタを説明する。
以下の図面の記載において、同一の部分については同一の符号を付している。但し、図面は模式的に示すものであり、以下に示す本発明の実施形態は本発明の技術的思想を具体化するためのものであって、特許請求の範囲において種々の変更を加える事ができる。
図１は本発明の実施形態における高電子移動度トランジスタの断面構造を示す概念図である。
基板１は、Ｓi（シリコン）、ＳiＣ（シリコンカーバイト）、ＧaＡs（ガリウム砒素）、ＧaＮ(窒化ガリウム)等のシリコン系又は化合物系半導体又はアルミナのようなセラミックなどの絶縁性材料にて形成されている。
ここで、基板１は、例えば本発明の実施形態において、３５０μｍ〜１０００μｍ程度の厚みを有し、バッファ層２、電子走行層３及び電子供給層４に対して線膨張係数が小さく、且つ格子定数が上記各層と異なる単結晶シリコンから形成されている。
【００２７】
バッファ層（緩衝層）２は、単結晶シリコンの基板１と、例えばＧaＮにて形成される第１の半導体層３との格子不整合による格子歪みを緩和するため、基板１と第１の半導体層３との間に挿入されている。ここで、バッファ層２は周知の低温バッファ構造或いはＡlＮ(アルミナイトライド)層とＧaN層とが交互に積層された多層バッファ構造となっている。
第１の半導体層３は、電子走行層に対応し、上記バッファ層２の上に形成されており、電子が移動する２次元電子ガス層２００が生じる層である。第１の半導体層３は例えば不純物が添加されていないイントリンシックなGaNにて１μｍ〜３μｍの厚さを有している。
なお、第１の半導体層３はＧaＮ以外の化合物半導体としても良い。また、第１の半導体層３は自発分極を有しない化合物半導体であっても良い。
【００２８】
第２の半導体層４は、電子供給層に対応し、第１の半導体層３とヘテロ接合となるように形成されている。第２の半導体層４は、第１の半導体層３に比較して広いバンドギャップを有し、自発分極を有する化合物半導体からなる。第２の半導体層４は、例えば、ＡｌｘＩnｙＧa１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）を満足する組成の窒化物系化合物半導体であり、より好ましくはＡｌｘＧa１−ｘＮ（０．２≦ｘ≦０．４）、更に好ましくはＡl０．３Ｇa０．７Ｎである。
第２の半導体層４は５ｎｍ〜５０ｎｍの厚みに形成され、本実施形態においては２０ｎｍ程度の厚みに形成されている。
【００２９】
図２に示すように、第１の半導体層３と第２の半導体層４との格子不整合によるピエゾ分極又は／且つ第２の半導体層４の結晶性に起因する自発分極による電界が高電子移動度トランジスタ（素子）の縦方向、即ち第１の半導体層３から第２の半導体層４の方向に向かって発生し、この電界により第１の半導体層３の界面近傍に２次元電子ガス層２００が生じている。
第２の半導体層４はさらにＮ型の不純物を添加しても良い。また、第２の半導体層４は第１の半導体層３を構成する化合物半導体と異なる格子定数を有する化合物半導体で形成しても良いが、第１の半導体層３を構成する化合物半導体と同じ格子定数を有する窒化物系化合物半導体を用いても良い。例えば、ＡlＩnＮ系化合物半導体ではピエゾ分極よりも自発分極の方が大きいため、ＡlＩnＮ系化合物半導体の結晶性を壊して自発分極を弱める事によって後述する第3の半導体層５を形成することができる。そして、ＡlＩnＮ系化合物半導体で第２の半導体層４を形成しても、第2の半導体層４の自発分極によって第１の半導体層３と第２の半導体層４との界面近傍に2次元電子ガス層２００を生じさせることができる。
【００３０】
上方から見て、第２の半導体層４に側方から挟まれるように、請求項における第３の層に対応する第３の半導体層５が第１の半導体層３上に形成されている。第３の半導体層５は数原子層以上の厚みを有し、例えば１０ｎｍ〜５０ｎｍの厚さを有する。なお、第３の半導体層５は第２の半導体層４とほぼ等しい厚みとしても良い。第３の半導体層５は第２の半導体層４を構成する化合物半導体を構成する元素を含み、第２の半導体層４に比べて結晶性を低下させる。その結果、第３の半導体層５の自発分極とピエゾ分極が第２の半導体層４よりも低下し、第３の半導体層５と第１の半導体層３との界面近傍に生じる２次元電子ガス層の濃度（若しくは幅）が第１の半導体層３と第２の半導体層４との界面近傍に生じている２次元電子ガス層２００に比べて低下若しくは消滅している。
【００３１】
なお、後述するように、第３の半導体層５は第２の半導体層４にイオン注入若しくはプラズマ照射を行なって形成するため、イオン種（イオン源）が揮発せず、第３の半導体層５は第２の半導体層４にイオン種（イオン源）を含んだ半導体層でも良い。
また、第１の半導体層３から第２の半導体層４へと連続するコヒーレントな結晶状態が崩れ、第３の半導体層５を構成する結晶を本来の格子間隔へと戻させる。つまり、第１の半導体層３を構成する結晶との格子歪みが緩和され、第３の半導体層５に歪みを生じない又は第２の半導体層４に比べて歪みを抑制した状態となる。その結果、第３の半導体層５のピエゾ分極が第２の半導体層４よりも低下し、第３の半導体層５と第１の半導体層３との界面近傍に生じる２次元電子ガス層２００の濃度（若しくは幅）が第１の半導体層３と第２の半導体層４との界面近傍に比べて低下若しくは消滅している。
【００３２】
第３の半導体層５の上にＡl（アルミニウム）又はポリシリコンなどの導電性膜で形成されたゲート電極（制御電極）６を有する。なお、図６に示すように、ゲート電極６は第３の半導体層５とＭＩＳ構造となるように、絶縁膜１２を第3の半導体層５との間に挟んでも良い。
また、上方から見て、ゲート電極６を挟んで第２の半導体層４上に形成されたソース電極７及びドレイン電極８はＴi（チタン）の上にＡl（アルミニウム）を蒸着するなど、第２の半導体層４と低抵抗（オーミック）接触するように形成されている。
よって、本発明の実施形態による高電子移動度トランジスタによれば、ゲート電極６直下の２次元電子ガス層２００を低減又は消滅させており、ノーマリオフ動作に近いノーマリオン特性の構造、又はノーマリオフ特性の構造を有する高電子移動度トランジスタを提供する事ができる。
【００３３】
なお、本実施形態の高電子移動度トランジスタは、ソース電極７及びドレイン電極８に電位差を与えた状態にて、ゲート電極６に閾値電圧よりも大きい負の電圧を印加することによって、第１の半導体層３と第３の半導体層５との界面近傍に電子が生じさせ、高電子移動度トランジスタをオン状態とすることができる。
【００３４】
また、第３の半導体層５は結晶性を低下させるため、結果的に第３の半導体層５が多結晶、アモルファス状態、第２の半導体層４よりも欠陥を多く含む結晶となっていてもよい。
【００３５】
また、図３に示す本発明の他の実施形態の構造のように、第３の半導体層５と第１の半導体層３が接しておらず、第２の半導体層４が間に挟まれていても良い。これは、後述する本実施形態の製造方法において、第３の半導体層５の下面が第１の半導体層３に達しないように、第２の半導体層４の厚み未満の所定の深さまで第３の半導体層５として第２の半導体層４の一部を残すことでも、本発明の効果を得ることができる。更に、第３の半導体層５を形成する際に第１の半導体層３に生じるダメージを低減し、第３の半導体層５直下及びその近傍の結晶性を確保し、比較的高い電子移動度を有する高電子移動度トランジスタ、つまりオン抵抗が増加することを抑制した高電子移動度トランジスタを提供する事ができる。
【００３６】
さらに、図３に示す本発明の他の実施形態の構造では、第３の半導体層５の厚みを制御する事によって、リセスゲート構造と同様にピンチオフ電圧の制御を行なう事ができる。ここで、第３の半導体層５直下の第２の半導体層４の第１の部分は第３の半導体層５が直下に設けられていない第２の半導体層４の第２の部分よりも薄く形成されている。
また、第２の半導体層４と第３の半導体層５が同じ化合物系半導体層から形成されている場合、第１の半導体層３との界面近傍に比べてその上方で多くの結晶性が低下又は緩和のいずれか又はその両方している構造となっている。
【００３７】
また、第１の半導体層３と第２の半導体層４との間にＡlＮ（アルミナイトライド）等の薄い絶縁膜を挟むことにより、２次元電子ガス層２００が第２の半導体層４側への染み出しを抑制して合金拡散を抑え、高電子移動度トランジスタの移動度を向上することができる。
また、第２の半導体層４とソース電極７間、第２の半導体層４とドレイン電極８間の少なくとも一方にＮ型不純物を添加した例えばＧaＮからなる化合物半導体層１１を設けて、第２の半導体層４とソース電極７間，第２の半導体層４とドレイン電極８間におけるコンタクト特性を向上させても良い。
【００３８】
次に、図４を用いて、本発明の実施形態における高電子移動度トランジスタの製造方法を説明する。図４は本発明の実施形態における高電子移動度トランジスタの製造過程毎の断面構造を示す概念図である。
基板１の主面１ａの上に周知のバッファ層２を形成した後、バッファ層２の上に第１の半導体層３と第２の半導体層４を順にヘテロエピタキシャル成長させる（図４（ａ））。
第２の半導体層４の上にソース電極７とドレイン電極８となる導電材料をスパッタ法又は真空蒸着法により形成し、フォトグラフィによりレジストパターンを形成した後、レジストパターンをマスクとしてスパッタ又は真空蒸発によりソース電極７とドレイン電極８を形成し、レジストパターンを除去する（図４（ｂ））。
【００３９】
次に、レジストを全面に塗布し、フォトグラフィにより、ソース電極７とドレイン電極８が形成された領域から離間し且つ上方から見てソース電極７とドレイン電極８とで挟まれ且つゲート電極６の形成される第２の半導体層４の部分、すなわち第３の半導体層５となる部分が露出されるようにレジストパターン１００を形成する（図４（ｃ））。
そして、レジストパターン１００をマスクとして、Ａr（アルゴン），Ｎe（ネオン），Ｘe（キセノン）等の不活性ガス、又は第２の半導体層４を絶縁化させるような材料からなるイオン種を第２の半導体層４の上面側からイオン注入又はプラズマ照射を行い、第３の半導体層５となる（図４（ｄ））。
【００４０】
なお、ドライエッチングでは欠陥が深い部分まで入るので、第３の半導体層５の厚みを良好に制御できないが、イオン注入やプラズマ照射の場合、注入深さを制御する事によって、深さ方向の結晶性の状態を良好に制御できる。特に、制御性の良いイオン注入法を用いれば、注入する電荷と加速電圧を制御することによって第３の半導体層５の厚み（注入深さ）を良好に調整することができるので好ましい。また、イオン注入においては加速電圧及びイオン種、プラズマ照射においてはバイアス電圧及びイオン種などの条件を第２及び第３の半導体層４，５の厚み及び材料の種類に対応して変更してもよい。例えば、図３に示すように、第３の半導体層５の下面が第１の半導体層３に達しないように、第２の半導体層４の上面から第２の半導体層４の厚み未満の所定の深さまでを第３の半導体層５とし、第３の半導体層５と第１の半導体層３との間に第２の半導体層４の一部を残しても良い。
【００４１】
次に、レジストパターンを除去し、新たにレジストを塗布し、フォトグラフィにてゲート電極６をリフトオフにより形成するためのレジストパターン、すなわち第３の半導体層５の上面が露出するレジストパターンを形成する。なお、第３の半導体層５を形成する際に使用したレジストパターンをそのまま使用しても良い。
そして、第３の半導体層５の上面にスパッタ等によりゲート電極６となる導電材料を形成し、リフトオフすることによって第３の半導体層５の上にゲート電極６が形成される（図４（ｅ））。
【００４２】
なお、局所的に第３の半導体層５の結晶性が低下又は緩和した状態を保持させるため、局所的に第３の半導体層５を除く第２の半導体層４に対してレーザアニールによる熱処理を行なう。なお、第３の半導体層５の結晶性が緩和した状態を保持できるのであれば、第３の半導体層５の領域に対してもアニール処理しても構わない。例えば、第３の半導体層５の結晶性が緩和した状態を保持した状態で、第３の半導体層５の表面領域のみアニール処理しても良い。
本発明によれば、第３の半導体層５は数原子以上の厚みを有するので、第１の半導体層１にダメージを与える事を抑制することができ、閾値電圧の制御を高い精度にて行なえ、歩留まりを向上し、生産性を向上することができる。
【００４３】
また、第３の半導体層５を形成する際、第２の半導体層４が薄く、イオン注入の最低エネルギーにしてもイオンが第１の半導体層３に達してしまうことがある。そこで、図４（ｂ）のソース電極７及びドレイン電極８を形成した後、図４（ｄ）の第３の半導体層５を形成するまでのプロセスを以下のようにしても良い。まず、スパッタにより酸化膜等からなる厚み制御膜９を露出した上面に形成する（図５（ａ））。
そして、レジストを厚み制御膜９の上面のほぼ全面に塗布し、フォトグラフィにより、第３の半導体層５が形成される領域上の厚み制御膜９が露出するようにレジストパターン１００を形成する（図５（ｂ））。
【００４４】
次に、レジストパターン１００をマスクとして、Ａr（アルゴン），Ｎe（ネオン），Ｘe（キセノン）等の不活性ガス、又は第３の半導体層５を絶縁化させるような材料からなるイオン種を厚み制御膜９の上面側からイオン注入又はプラズマ照射を行い、厚み制御膜９直下の第２の半導体層４の領域が第３の半導体層５となる（図５（ｃ））。次に、図４（ｄ）以降の場合と同様に、ゲート電極６を形成する。つまり、レジストパターン１００を除去し、新たにレジストを塗布し、フォトリソグラフィにてゲート電極６をリフトオフにより形成するためのレジストパターンを形成する。そして全面にスパッタなどによりゲート電極となる導電性膜を形成し、上記レジストパターンを除去することにより第３の半導体層５上の厚み制御膜９の領域上にゲート電極６が形成される（図５（ｄ））。
【００４５】
この製造方法によれば、第２の半導体層４の上に厚み制御膜９を設け、厚み制御膜９の厚みを制御することにより、予め設定された厚みの第３の半導体層５を容易に形成することができる。さらに、第３の半導体層５直下及びその近傍の第１の半導体層上面側の結晶に対してダメージを与えることなく又は抑制する事ができる。
【００４６】
また、図６に示すように、第3の半導体層５とゲート電極６との間に絶縁膜１２を有するＭＩＳゲート構造としても良い。ここで、図６で示す高電子移動度トランジスタの製造方法は、図４（ｄ）までのプロセスは同様であり、第３の半導体層５を形成した後、スパッタにより酸化膜１０を第２の半導体層４及び第３の半導体層５の上面のほぼ全面に形成する。
そして、レジストを塗布し、フォトリソグラフィにて、ゲート電極６をリフトオフにより形成するレジストパターン、すなわち第３の半導体層５の上に形成された酸化膜１０が露出されるレジストパターンを形成する。
【００４７】
そして上面の全面にスパッタなどにより導電性膜を形成し、レジストパターンを除去する事により、第３の半導体層５上に絶縁膜１２が形成され、絶縁膜１２上にゲート電極６が形成される。このようにゲート電極６と第３の半導体層５との間に絶縁膜１２を形成することにより、第３の半導体層５を介してゲート電極６と電子走行層３との間にリーク電流が流れることを抑制する事ができる。
図１、図３、図６で示す本発明の実施形態における高電子移動度トランジスタの断面構造において、ゲート電極６直下のほぼ全域にわたって第３の半導体層５が形成されているように図示しているが、上方から見て、第３の半導体層５はゲート電極６直下の全域にわたって形成されていなくても良く、ゲート電極６直下を含む一部分にのみ形成されていても良い。
【００４８】
また、第３の半導体層５は第２の半導体層４を形成する半導体材料と同じ半導体材料であっても良い。
また、第１の半導体層３と第２の半導体層４との界面近傍には２次元電子ガス層２００が生じる例を示したが、第１の半導体層３と第２の半導体層４との界面近傍に２次元正孔ガス層が生じる高電子移動度トランジスタに適応しても、本発明の効果を得ることができる。よって、２次元電子ガス層２００と２次元正孔ガス層のいずれかすなわち２次元キャリアガス層が第１の半導体層３と第２の半導体層４との界面近傍に生じている場合に適応しても本発明の効果を得ることができる。
【００４９】
次に、図８を用いて、本発明の実施形態における高電子移動度トランジスタ（図１）の他の製造方法を説明する。図８は本発明の実施形態における高電子移動度トランジスタの製造過程毎の断面構造を示す概念図である。
基板１の主面１ａの上に周知のバッファ層２を形成した後、バッファ層２の上に第１の半導体層３を順にヘテロエピタキシャル成長させ、第１の半導体層３の上に対し、第４の半導体層４０を成長させる。
ここで、第１の半導体層３は例えばＧａＮであり、ＧａＮ形成温度（９００℃〜１２００℃）にて形成する。
【００５０】
そして、この第１の半導体層３の上に、上記ＧａＮの形成温度より低く、半導体層が結晶化されずに非晶質あるいは微結晶の構造の結晶性が低下又は緩和された構造にて形成される温度、例えば５００℃の温度により、ＡｌＸＩｎＹＧａ１−Ｘ−ＹＮからなる第４の半導体層４０を形成する（図８（ａ））。
この第４の半導体層４０の結晶性が低下又は緩和された構造において、第４の半導体層４０の結晶性に起因する自発分極又は／且つ第１の半導体層３と第４の半導体層４０とのピエゾ分極による電界が低いため、第１の半導体層３と第４の半導体層４０との間の界面近傍には、２次元電子ガス層は生じない又は従来に比べて低減されている。
【００５１】
そして、ゲート電極を形成する領域（領域４０Ａ）に光が照射されないように、領域４０Ａの部分をマスク１００にて遮蔽する。そして、ゲート電極を形成する領域４０Ａを保護した状態にて、第４の半導体層４０の領域４０Ｂの表面に対し、所定のエネルギを有するレーザ光を照射してアニールを行い、光が照射された領域４０Ｂが単結晶化されて第２の半導体層４となる。
【００５２】
ここで、本実施形態におけるアニールによる単結晶化処理において、後述する局所的に単結晶化のためのアニールが行える手段であれば、レーザアニールに限定することなく電子線照射等を使用できる。これにより、第４の半導体層４０の表面に対して垂直方向から見た平面視において、領域４０Ｂによって領域４０Ａが挟まれた構造として形成されることになる。
【００５３】
このとき、第４の半導体層４０において、結晶化されたために第２の半導体層４の結晶性に起因する自発分極又は／且つ第１の半導体層３と第２の半導体層４とのピエゾ分極による電界が上記アニール前に比べて増加し、第２の半導体層４と第１の半導体層３との界面近傍に良好な２次元電子ガス層２００が形成され、一方、単結晶化されずに結晶性が緩和又は低下された構造のままの領域４０Ａは第３の半導体層５に相当し第３の半導体層５と第１の半導体層３との界面近傍に２次元電子ガス層２００が形成されない。又は領域４０Ｂと第１の半導体層３との界面近傍に比べて十分に２次元電子ガス層２００の濃度又は幅が小さい。
【００５４】
次に、第３の半導体層５の上にゲート電極６、第２の半導体層４の上にソース電極７及びドレイン電極８となる導電材料をスパッタ法又は真空蒸着法により形成し、フォトグラフィによりレジストパターンを形成した後、レジストパターンをマスクとしてスパッタ又は真空蒸発により、ゲート電極６、ソース電極７及びドレイン電極８を形成し、レジストパターンを除去する（図８（ｃ））。
【００５５】
ここで、上記単結晶化のアニールのため照射する光について説明する。照射する光の光源としては、例えば、低圧水銀ランプ、高圧水銀ランプ、超高圧水銀ランプ、亜鉛ランプ、ハロゲンランプ、エキシマランプ及びキセノンランプが挙げられる。また、エキシマレーザ、アルゴンイオンレーザ、クリプトンイオンレーザ、Ｎｄ：ＹＶＯ４レーザ、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＬＦレーザ、Ｔｉ:サファイアレーザ、半導体レーザ、色素レーザなどのレーザーの基本波及び上記のレーザーの基本波の非線型光学効果により得られる光を用いることもできる。
【００５６】
また、照射光が第４の半導体層４０において強く吸収されて熱エネルギに変換されることが好ましい。このため、この照射光としては紫外域またはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、Ｎｄ：ＹＡＧレーザの高調波などの光を用いることが特に好ましい。
ここで、第４の半導体層４０の膜厚が薄い場合、波長の短いエキシマレーザが光源として適しており、逆に膜厚が厚い場合は波長の長いＮｄ：ＹＡＧレーザの第２高調波が光源として適しているが、おおむね波長が６００ｎｍ以下のレーザー光が上記の条件を満たしている。
【００５７】
上記レーザ光照射は第４の半導体層４０の温度を例えば室温（２５℃）程度から４００℃程度の間として、例えば窒素雰囲気中にて行う。
第４の半導体層４０に対してパルスレーザを用いてレーザ光の照射を行うと、第４の半導体層４０の照射された領域に吸収された光エネルギにより熱が発生し、ごく短時間に温度上昇が起こる。
照射されるレーザのパルス幅は５００ｎｓ以下が好ましい。その際発生した熱が拡散するため、レーザ光の照射される第４の半導体層４０（領域４０Ｂ）は短時間で冷却されることになる。レーザ光の照射エネルギが第４の半導体層４０を溶融するのに十分な場合には、第４の半導体層４０における領域４０Ｂは溶融し、冷却過程において単結晶化する。また、照射エネルギを増加させると、領域４０Ｂの深い部分まで溶融され、あるエネルギ以上では完全溶融してしまうので、それ以下であることが望ましい。
【００５８】
本実施形態によれば、図４に示す製造方法に比較し、図４（ｅ）におけるレーザアニール処理を省くことができ、かつゲート電極、ソース電極及びドレイン電極を同一工程において形成することができるため、工程数を削減して製造コストを低下させて、図４の製造方法と同様の図３のＨＥＭＴ構造を形成することができる。
また、第１の半導体層３と第２の半導体層４との界面近傍には２次元電子ガス層２００が生じる例を示したが、第１の半導体層３と第２の半導体層４との界面近傍に２次元正孔ガス層が生じる高電子移動度トランジスタに適応しても、本発明の効果を得ることができる。よって、２次元電子ガス層２００と２次元正孔ガス層のいずれかすなわち２次元キャリアガス層が第１の半導体層３と第２の半導体層４との界面近傍に生じている場合に適応しても本発明の効果を得ることができる。
【００５９】
次に、図９を用いて、本発明の他の実施形態における高電子移動度トランジスタ（図３）の他の製造方法を説明する。図９は本発明の他の実施形態における高電子移動度トランジスタ（図３）の他の製造方法の過程毎の断面構造を示す概念図である。
基板１の主面１ａの上に周知のバッファ層２を形成した後、バッファ層２の上に第１の半導体層３を順に成長させる。
ここで、第１の半導体層３は例えばＧａＮであり、ＧａＮ形成温度（９００℃〜１２００℃）にて形成する。続いてこの第１の半導体層３の上に対し、ＧａＮ形成温度にてＡｌＸＩｎＹＧａ１−Ｘ−ＹＮからなる第５の半導体層６０を５〜１０ｎｍ程度の厚さでヘテロエピタキシャル成長させる。
このとき、第１の半導体層３と界面を接している第５の半導体層６０が第１の半導体層３に格子整合している単結晶の構造であるため、第１の半導体層３と第５の半導体層６０との間の界面近傍には、２次元電子ガス層２００が生じる。
ここで、第５の半導体層６０の厚さを制御することにより、第５の半導体層６０の自発分極、第５の半導体層６０と第１の半導体層３との間のピエゾ分極の強度を調整し、第５の半導体層６０と第１の半導体層３の界面近傍に形成される２次元電子ガス層２００の濃度を調整することができる。
【００６０】
次に、上記第５の半導体層６０の上に、上記第５の半導体層６０及び第１の半導体層３の形成温度より低く、半導体層が結晶化されずに結晶性が低下又は緩和された構造にて形成される温度、例えば５００℃の温度により、ＡｌＸＩｎＹＧａ１−Ｘ−ＹＮからなる第６の半導体層７０を例えば厚さ１０〜２０ｎｍ程度形成する。
【００６１】
そして、ゲート電極を形成する領域（領域７０Ａ）に光が照射されないように（マスク１００により領域７０Ａが遮蔽された状態にて）所定の照射エネルギを有するレーザ光を、第６の半導体層７０の表面に対して照射し、この照射されたレーザ光のエネルギによりアニールを行い、レーザ光が照射された領域７０Ｂの単結晶化の処理を行う（図９（ｂ））。
ここで、本実施形態においては、レーザアニールよる第６の半導体層７０の単結晶化処理において、第６の半導体層７０の領域７０Ｂが第２の半導体層４となる。また、図９（ｃ）や９（ｃ）で示すように第６の半導体層７０と第５の半導体層６０が同一の半導体材料からなり、同一の単結晶構造の半導体層８０としても良い。
【００６２】
また、本実施形態における光の照射エネルギのアニールによる単結晶化処理において、後述する局所的に単結晶化のためのアニールが行える手段であれば、レーザアニールに限定することなく使用できる。第６の半導体層７０（半導体層８０及び領域７０Ａ）の表面に対して垂直方向から見た平面視において、半導体領域８０の中に領域７０Ａが領域７０Ｂに狭まれ縞状に形成されている。
したがって、レーザ光が照射されていない領域７０Ａの部分のみ、結晶性が低下又は緩和された構造のまま残り、この領域７０Ａの直下には第５の半導体層６０（又は第２の半導体層４）が存在している。
【００６３】
このため、上に領域７０Ａが形成されていない第１の半導体層３の領域における界面近傍の２次元電子ガス層２００の厚さは、第３の半導体層５直下の第１の半導体層３の領域における界面近傍の２次元電子ガス層２００の濃度又は幅に比較して高く又は厚く生成されることとなる。
【００６４】
次に、第３の半導体層５の上にゲート電極６、第２の半導体層４の上にソース電極７及びドレイン電極８となる導電材料をスパッタ法又は真空蒸着法により形成し、フォトグラフィによりレジストパターンを形成した後、レジストパターンをマスクとしてスパッタ又は真空蒸発により、ゲート電極６、ソース電極７及びドレイン電極８を形成し、レジストパターンを除去する（図９（ｃ））。ここで、ゲート電極６は、ソース電極７及びソース電極８に挟まれている。
【００６５】
この本実施形態においても、第３の半導体層５のピエゾ分極が第２の半導体層４対して弱いため、ゲート電極６が形成される第３の半導体層５直下の第２の半導体層４と第１の半導体層３との界面近傍に形成される２次元電子ガス層２００の濃度が、単結晶化された第２の半導体層４と第１の半導体層３との界面近傍に形成される２次元電子ガス層２００に対して、低下しているかあるいは消滅した状態となっているかのいずれかであり、図３のＨＥＭＴと同様な効果を得ることができる。
【００６６】
また、第１の半導体層３と第２の半導体層４との界面近傍には２次元電子ガス層２００が生じる例を示したが、第１の半導体層３と第２の半導体層４との界面近傍に２次元正孔ガス層が生じる高電子移動度トランジスタに適応しても、本発明の効果を得ることができる。よって、２次元電子ガス層２００と２次元正孔ガス層のいずれかすなわち２次元キャリアガス層が第１の半導体層３と第２の半導体層４との界面近傍に生じている場合に適応しても本発明の効果を得ることができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態による高電子移動度トランジスタの断面構造を示す概念図である。
【図２】本発明の実施形態による歪み緩和層５を形成する効果について説明する概念図である。
【図３】本発明の実施形態による高電子移動度トランジスタの断面構造を示す概念図である。
【図４】本発明の実施形態による高電子移動度トランジスタの製造方法を説明する、素子の断面を示す概念図である。
【図５】本発明の実施形態による高電子移動度トランジスタの他の製造方法を説明する、素子の断面を示す概念図である。
【図６】本発明の他の実施形態による高電子移動度トランジスタの断面構造を示す概念図である。
【図７】従来例による高電子移動度トランジスタの断面構造を示す概念図である。
【図８】本発明の実施形態による高電子移動度トランジスタの他の製造方法を説明する、素子の断面を示す概念図である。
【図９】本発明の実施形態による高電子移動度トランジスタの他の製造方法を説明する、素子の断面を示す概念図である。
【符号の説明】
【００６８】
１…基板
１ａ…主面
２…バッファ層
３…第１の半導体層
４…第２の半導体層
５…第３の半導体層
６…ゲート電極
７…ソース電極
８…ドレイン電極
９…厚み制御膜
１０…酸化膜
１１…化合物半導体層
１２…絶縁膜
４０…第４の半導体層
４０Ａ、４０Ｂ，７０Ａ…領域
６０…第５の半導体層
７０…第６の半導体層
１００…レジスト
２００…２次元電子ガス層
【図１】
2008244419.tif 000003
【図２】
2008244419.tif 000004
【図３】
2008244419.tif 000005
【図４】
2008244419.tif 000006
【図５】
2008244419.tif 000007
【図６】
2008244419.tif 000008
【図７】
2008244419.tif 000009
【図８】
2008244419.tif 000010
【図９】
2008244419.tif 000011