(57)【要約】【課題】比較的周囲温度の影響を受けない、シリコンのバンドギャップ電圧以下の基準電圧を供給することが可能な基準電圧発生回路を提供する。【解決手段】電流を発生する電流発生回路１０と、電流発生回路１０で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路２０とを備える基準電圧発生回路であって、電流発生回路１０は、電流発生回路１０の周囲温度に応じて値が変化する電流を発生し、電流電圧変換回路２０は、電流発生回路１０で発生した電流が流され、電圧変換を行う抵抗２６及び抵抗２７を有し、抵抗２６及び抵抗２７のいずれか一方は、正の温度係数を持ち、抵抗２６及び抵抗２７のいずれか他方は、負の温度係数を持つ。【選択図】図２
2008108009.tif 000002
【特許請求の範囲】
【請求項１】
電流を発生する電流発生回路と、前記電流発生回路で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路とを備える基準電圧発生回路であって、
前記電流発生回路は、該電流発生回路の周囲温度に応じて値が変化する電流を発生し、
前記電流電圧変換回路は、前記電流発生回路で発生した電流が流される第一の抵抗体及び第二の抵抗体を有し、
前記第一の抵抗体及び第二の抵抗体のうち、一方は正の温度係数を持ち、他方は負の温度係数を持つ
ことを特徴とする基準電圧発生回路。
【請求項２】
前記電流発生回路は、第一のノードと接地ノードとの間に直列に接続された第一のダイオードと、第二のノードと接地ノードとの間に直列に接続された第二のダイオード及び第三の抵抗体と、電源ノードと前記第一のノード及び第二のノードとの間に直列に接続され、前記第一のノードの電位と前記第二のノードの電位とを等しくするように制御するフィードバック回路とを有し、
前記電流電圧変換回路は、さらに、基準電圧を発生する基準電圧ノードと電源ノードとの間に直列に接続され、前記電流発生回路で発生した電流が入力される入力回路を有し、
前記第一の抵抗体は、前記基準電圧ノードと第三のノードとの間に直列に接続され、
前記第二の抵抗体は、前記第三のノードと接地ノードとの間に直列に接続される
ことを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
前記第一の抵抗体及び前記第二の抵抗体の少なくとも一方は、非飽和領域で動作するトランジスタで構成される
ことを特徴とする請求項２記載の基準電圧発生回路。
【請求項４】
前記第三の抵抗体は、非飽和領域で動作するトランジスタで構成される
ことを特徴とする請求項２記載の基準電圧発生回路。
【請求項５】
前記電流発生回路は、第一のノード及び第二のノードと電源ノードとの間に直列に接続され、前記第二のノードを流れる電流が前記第一のノードを流れる電流の整数倍となるように制御するカレントミラー回路と、前記第二のノードと接地ノードとの間に直列に接続された第四の抵抗体とを有し、
前記電流電圧変換回路は、さらに、基準電圧を発生する基準電圧ノードと電源ノードとの間に直列に接続され、前記カレントミラー回路のミラー電流が入力される入力回路を有し、
前記第一の抵抗体は、前記基準電圧ノードと第三のノードとの間に直列に接続され、
前記第二の抵抗体は、前記第三のノードと接地ノードとの間に直列に接続される
ことを特徴とする請求項１記載の基準電圧発生回路。
【請求項６】
電流を発生する電流発生回路と、前記電流発生回路で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路とを備える基準電圧発生回路であって、
前記電流発生回路は、該電流発生回路の周囲温度に応じて値が変化する電流を発生する回路であって、第一のノードと接地ノードとの間に直列に接続された第一のダイオードと、第二のノードと接地ノードとの間に直列に接続された第二のダイオード及び第三の抵抗体と、電源ノードと前記第一のノード及び第二のノードとの間に直列に接続され、前記第一のノードの電位と前記第二のノードの電位を等しくするように制御するフィードバック回路とを有し、
前記電流電圧変換回路は、第四のノードと電源ノードとの間に直列に接続され、前記電流発生回路で発生した電流が入力される第一の入力回路と、反転入力端子が前記第四のノードに接続された演算増幅器と、前記演算増幅器の非反転入力端子と電源ノードとの間に直列に接続され、前記電流発生回路で発生した電流が入力される第二の入力回路と、前記演算増幅器の反転入力端子と出力端子との間に接続された第五の抵抗体と、前記演算増幅器の非反転入力端子と接地ノードとの間に直列に接続された第六の抵抗体と、前記第四のノードと接地ノードとの間に直列に接続された第七の抵抗体と、前記第四のノードと前記演算増幅器の反転入力端子との間に直列に接続された第八の抵抗体とを有し、
前記第五の抵抗体、第六の抵抗体、第七の抵抗体及び第八の抵抗体の少なくとも１つは、正の温度係数を持ち、それ以外の少なくとも１つは、負の温度係数を持つ
ことを特徴とする基準電圧発生回路。
【請求項７】
前記正の温度係数を持つ抵抗体及び前記負の温度係数を持つ抵抗体の少なくとも一方は、可変抵抗器及びトリミング回路のいずれかにより構成される
ことを特徴とする請求項１〜６のいずれか１項に記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタより構成された基準電圧発生回路に関する。
【背景技術】
【０００２】
近年、基準電圧発生回路は、温度変化、電源電圧変化に影響しない安定基準電圧を提供するために利用されている。基準電圧発生回路には様々な種類の回路が存在するが、半導体材料のバンドギャップ電圧を利用したバンドギャップリファレンス回路がしばしば用いられている（例えば、特許文献１参照）。バンドギャップリファレンス回路は、半導体材料のバンドギャップ電圧特性を利用し安定な基準電圧を生成する。以下、バンドギャップリファレンス回路について説明する。
【０００３】
半導体材料のバンドギャップ電圧は絶対零度において物理定数であり、例えばシリコンのバンドギャップ電圧は約１．２４Ｖを示す。半導体材料の温度が絶対零度から上がるにつれて、半導体材料のバンドギャップエネルギーは減少し負の温度係数が現れる。従って、Ｐ型半導体とＮ型半導体とを接合したＰＮ接合の順方向バイアス電圧は、半導体材料の温度が上がるにつれて下がり、その減少率はＰＮ接合の断面積及び使用されている半導体材料に依存する。その結果、同じ半導体材料からなり、異なるＰＮ接合断面積を有する順方向にバイアスされた２つのＰＮ接合では、各々のＰＮ接合の温度が変化すると、異なる率で順方向バイアス電圧が変化する。バンドギャップリファレンス回路は、これらの順方向にバイアスされた２つのＰＮ接合間の電圧関係を利用し、比較的温度に鈍感な基準電圧を出力する。
【０００４】
図８を用いて、バンドギャップリファレンス回路の動作を説明する。図８は、従来のバンドギャップリファレンス回路を用いた定電圧回路の回路図である。
【０００５】
バンドギャップリファレンス回路１００は、図８に示されるように、電流発生回路１４と電流電圧変換回路２４とを有する。
【０００６】
電流発生回路１４は、第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ１２及びＭＰ１３と、第二のカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭＮ９及びＭＮ１０と、ダイオードＤ３及びＤ４と、抵抗値Ｒ１０の抵抗１５とを有する。ここで、電流発生回路１４が発生する電流を求める。ボルツマン定数をｋ、絶対温度をＴ、電子の素電荷量をｑ、ダイオードＤ３及びＤ４の接合面積ＳをそれぞれＳ３及びＳ４とし、その面積比Ｓ４／Ｓ３をＮとすると、ＰチャネルＭＯＳトランジスタＭＰ１２及びＭＰ１３のドレイン・ソース間電流ＩＰ１３は、
ＩＰ１３＝（１／Ｒ１０）・（ｋＴ／ｑ）・ｌｎ（Ｎ） ・・・（１）
で表される。
【０００７】
電流電圧変換回路２４は、ＰチャネルＭＯＳトランジスタＭＰ１４、抵抗値Ｒ１１の抵抗１６、ダイオードＤ５及び演算増幅器７１を有し、電流発生回路１４から供給された定電流ＩＰ１３を電圧に変換する機能を持つ。
【０００８】
上記構成のバンドギャップリファレンス回路１００では、電流電圧変換後の出力電圧を抵抗１６とＰチャネルＭＯＳトランジスタＭＰ１４のドレイン端子とが接続されたノードから取り出すことができる。このノードの電圧を基準電圧（バンドギャップ出力電圧）Ｖｒｅｆとし、ダイオードＤ５の順方向電圧をＶＦとすると、基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝（Ｒ１１／Ｒ１０）・（ｋＴ／ｑ）・ｌｎ（Ｎ）＋ＶＦ・・・（２）
で表される。
【０００９】
バンドギャップリファレンス回路１００は周囲温度変化に対して安定であることを特徴とするため、次に周囲温度に対する基準電圧Ｖｒｅｆの変化について説明する。周囲温度Ｔに対する基準電圧Ｖｒｅｆの変化の関係式は、
∂Ｖｒｅｆ／∂Ｔ＝Ｒ１１／Ｒ１０・（ｋ／ｑ）・ｌｎ（Ｎ）+∂ＶＦ／∂Ｔ・・・（３）
で表される。式（３）において、抵抗１５及び１６の抵抗値と、ダイオードＤ３及びＤ４の接合面積比Ｎの値とを適切な値に選ぶことによって、比較的温度の影響を受けない出力電圧としての基準電圧Ｖｒｅｆを得ることができる。すなわち、式（３）の右辺第二項のダイオードＤ５のＰＮ接合に関係する負の温度係数を式（３）の右辺第一項のＰＮ接合の差に関係する正の温度係数と釣り合わせることによって、温度の影響を受けない基準電圧Ｖｒｅｆを得ることができる。
【００１０】
この種のトランジスタ、ダイオードから構成される回路を設計する場合、トランジスタ、ダイオードの特性が使用するプロセスにより変化する。素子の特性がばらつくと基準電圧の安定性が損なわれる可能性がある。このため、電圧精度が要求される場合はヒューズトリミング回路構成による基準電圧の較正が必要となる。従って、図８の定電圧回路では、電流電圧変換回路２４にヒューズトリミング回路４５が接続されている。すなわち、抵抗値Ｒ１２及びＲ１３のトリミング抵抗１７及び１８が校正用の抵抗として設けられている。ヒューズトリミング後の電圧Ｖｔｒｉｍは、演算増幅器７１の出力電圧をＶｂｇｒとして、
Ｖｔｒｉｍ＝｛Ｒ１３／（Ｒ１２＋Ｒ１３）｝・Ｖｂｇｒ ・・・（４）
で表される。ここで、演算増幅器７１はインピーダンス変換素子であり、基準電圧Ｖｒｅｆと出力電圧Ｖｂｇｒとは演算増幅器７１のオフセット電圧を除くと同じ値を示す。その結果、抵抗１７及び１８の抵抗値を可変とすることで、プロセス変動によるばらつきを校正し、また基準電圧Ｖｒｅｆ以下の電圧を出力させることができる。このとき、演算増幅器７１の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｔｒｉｍ=｛Ｒ１３／（Ｒ１２＋Ｒ１３）｝・｛（Ｒ１１／Ｒ１０）・（ｋＴ／ｑ）・ｌｎ（Ｎ）＋ＶＦ｝・・・（５）
で表される。
【００１１】
なお、図８の定電圧回路では、出力電圧Ｖｔｒｉｍを次段に伝えるためにインピーダンス変換器としての演算増幅器７２が設けられている。しかし、次段回路の入力インピーダンスが十分高い場合には演算増幅器７２が設けられなくてもよい。
【特許文献１】特開平１１−４５１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、図８に示すようなバンドギャップリファレンス回路を用いた従来の定電圧回路においては、基準電圧Ｖｒｅｆはシリコンのバンドギャップ電圧にほぼ固定される。従って、シリコンのバンドギャップ電圧以下の電圧を取り出すために、演算増幅器７１及び７２や抵抗１７及び１８等が設けられる。その結果、定電圧回路のレイアウト占有面積が大きくなってしまう。
【００１３】
そこで、本発明は、上記の問題を解決すべくなされたものであり、比較的周囲温度の影響を受けない、シリコンのバンドギャップ電圧以下の基準電圧を供給することが可能な基準電圧発生回路の提供を目的とする。
【課題を解決するための手段】
【００１４】
上記目的の達成を図るために、本発明の基準電圧発生回路は、電流を発生する電流発生回路と、前記電流発生回路で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路とを備える基準電圧発生回路であって、前記電流発生回路は、該電流発生回路の周囲温度に応じて値が変化する電流を発生し、前記電流電圧変換回路は、前記電流発生回路で発生した電流が流される第一の抵抗体及び第二の抵抗体を有し、前記第一の抵抗体及び第二の抵抗体のうち、一方は正の温度係数を持ち、他方は負の温度係数を持つことを特徴とする。ここで、前記電流発生回路は、第一のノードと接地ノードとの間に直列に接続された第一のダイオードと、第二のノードと接地ノードとの間に直列に接続された第二のダイオード及び第三の抵抗体と、電源ノードと前記第一のノード及び第二のノードとの間に直列に接続され、前記第一のノードの電位と前記第二のノードの電位とを等しくするように制御するフィードバック回路とを有し、前記電流電圧変換回路は、さらに、基準電圧を発生する基準電圧ノードと電源ノードとの間に直列に接続され、前記電流発生回路で発生した電流が入力される入力回路を有し、前記第一の抵抗体は、前記基準電圧ノードと第三のノードとの間に直列に接続され、前記第二の抵抗体は、前記第三のノードと接地ノードとの間に直列に接続されてもよい。
【００１５】
また、本発明は、電流を発生する電流発生回路と、前記電流発生回路で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路とを備える基準電圧発生回路であって、前記電流発生回路は、該電流発生回路の周囲温度に応じて値が変化する電流を発生する回路であって、第一のノードと接地ノードとの間に直列に接続された第一のダイオードと、第二のノードと接地ノードとの間に直列に接続された第二のダイオード及び第三の抵抗体と、電源ノードと前記第一のノード及び第二のノードとの間に直列に接続され、前記第一のノードの電位と前記第二のノードの電位を等しくするように制御するフィードバック回路とを有し、前記電流電圧変換回路は、第四のノードと電源ノードとの間に直列に接続され、前記電流発生回路で発生した電流が入力される第一の入力回路と、反転入力端子が前記第四のノードに接続された演算増幅器と、前記演算増幅器の非反転入力端子と電源ノードとの間に直列に接続され、前記電流発生回路で発生した電流が入力される第二の入力回路と、前記演算増幅器の反転入力端子と出力端子との間に接続された第五の抵抗体と、前記演算増幅器の非反転入力端子と接地ノードとの間に直列に接続された第六の抵抗体と、前記第四のノードと接地ノードとの間に直列に接続された第七の抵抗体と、前記第四のノードと前記演算増幅器の反転入力端子との間に直列に接続された第八の抵抗体とを有し、前記第五の抵抗体、第六の抵抗体、第七の抵抗体及び第八の抵抗体の少なくとも１つは、正の温度係数を持ち、それ以外の少なくとも１つは、負の温度係数を持つことを特徴とする基準電圧発生回路とすることもできる。
【００１６】
これによって、比較的周囲温度の影響を受けない、シリコンのバンドギャップ電圧以下の基準電圧を供給する基準電圧発生回路を実現することができる。その結果、バンドギャップリファレンス回路を用いる場合と比較して定電圧回路のレイアウト専有面積を小さくすることができる。
【００１７】
また、前記第一の抵抗体及び前記第二の抵抗体の少なくとも一方は、非飽和領域で動作するトランジスタで構成されてもよい。
【００１８】
これによって、第一の抵抗体及び第二の抵抗体を比較的チップ上で大きなレイアウト面積を必要としないトランジスタで構成可能であるので、チップ面積の低減が可能となる。
【００１９】
また、前記第三の抵抗体は、非飽和領域で動作するトランジスタで構成されてもよい。
これによって、第三の抵抗体及び第二の抵抗体を比較的チップ上で大きなレイアウト面積を必要としないトランジスタで構成可能であるので、チップ面積の低減が可能となる。
【００２０】
また、前記電流発生回路は、第一のノード及び第二のノードと電源ノードとの間に直列に接続され、前記第二のノードを流れる電流が前記第一のノードを流れる電流の整数倍となるように制御するカレントミラー回路と、前記第二のノードと接地ノードとの間に直列に接続された第四の抵抗体とを有し、前記電流電圧変換回路は、さらに、基準電圧を発生する基準電圧ノードと電源ノードとの間に直列に接続され、前記カレントミラー回路のミラー電流が入力される入力回路を有し、前記第一の抵抗体は、前記基準電圧ノードと第三のノードとの間に直列に接続され、前記第二の抵抗体は、前記第三のノードと接地ノードとの間に直列に接続されてもよい。
【００２１】
これによって、定電流源発生回路に従来必要であったダイオード素子を削減できるため、チップ面積の低減が可能となる。ただし、電流発生回路の電流値はトランジスタの製造プロセスのばらつきの変動を受ける。
【００２２】
また、前記正の温度係数を持つ抵抗体及び前記負の温度係数を持つ抵抗体の少なくとも一方は、可変抵抗器及びトリミング回路のいずれかにより構成されてもよい。
【００２３】
これによって、第一の抵抗体及び第二の抵抗体の抵抗値を変更できるので、基準電圧がシリコンのバンドギャップ電圧以下の電圧となるように容易に調整できる。
【発明の効果】
【００２４】
本発明の基準電圧発生回路によれば、周囲温度に影響されにくいシリコンのバンドギャップ電圧以下の電圧を出力できる。これにより、従来の定電圧回路と比較して、レイアウト専有面積を小さくすることが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下に本発明の実施の形態における基準電圧発生回路について、図面を参照しながら具体的に説明する。
【００２６】
（第１の実施の形態）
図１は本実施の形態の基準電圧発生回路の概略構成を示す図であり、図２は同基準電圧発生回路の回路図である。
【００２７】
この基準電圧発生回路は、電流発生回路１０の周囲温度に応じて値が変化する電流を発生する電流発生回路１０と、電流発生回路１０で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路２０とから構成される。
【００２８】
電流発生回路１０は、第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ１及びＭＰ２と、第二のカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭＮ１及びＭＮ２と、ＮチャネルＭＯＳトランジスタＭＮ１のソースとグランド間に接続されたダイオードＤ１と、ＮチャネルＭＯＳトランジスタＭＮ２のソースとグランド間に直列に接続された抵抗値Ｒ１の抵抗２５及びダイオードＤ２とから構成される。なお、ダイオードＤ２は、並列に接続されたＮ個のダイオードから構成される。ダイオードＤ１及びダイオードＤ２の接合面積をそれぞれＳ１、Ｓ２とし、その面積比Ｓ２／Ｓ１をＮとする。
【００２９】
ここで、ダイオードＤ１は第一のノードＮ３と接地ノードとの間に直列に接続され、ダイオードＤ２及び抵抗２５は第二のノードＮ４と接地ノードとの間に直列に接続される。第一及び第二のカレントミラー回路は、電源ノードと第一のノードＮ３及び第二のノードＮ４との間に直列に接続され、第二のノードＮ４を流れる電流が第一のノードＮ３を流れる電流の整数倍となるように制御する。第一及び第二のカレントミラー回路は、第一のノードＮ３の電位と第二のノードＮ４の電位とを等しくするように制御するフィードバック回路を構成する。なお、抵抗２５は、本発明の第三の抵抗体の一例である。ダイオードＤ１及びＤ２は、それぞれ本発明の第一のダイオード及び第二のダイオードの一例である。
【００３０】
電流電圧変換回路２０は、電流発生回路１０のＰチャネルＭＯＳトランジスタＭＰ２のゲート電圧及びドレイン電圧と同電位のゲート端子を持つＰチャネルＭＯＳトランジスタＭＰ３と、ＰチャネルＭＯＳトランジスタＭＰ３のドレインとグランド間に直列に接続され、電流発生回路１０で発生した電流が流される抵抗値Ｒ２の抵抗２６及び抵抗値Ｒ３の抵抗２７と、インピーダンス変換に用いられる演算増幅器７０とから構成される。電流電圧変換回路２０は、ＰチャネルＭＯＳトランジスタＭＰ３のドレインからの出力を基準電圧Ｖｒｅｆとすると、この基準電圧Ｖｒｅｆを演算増幅器７０によるインピーダンス変換器を通して出力する。演算増幅器７０の出力を出力電圧Ｖｏｕｔとし、演算増幅器７０のオフセット電圧が無いものとして考えると出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとは等しい電圧となる。
【００３１】
ここで、ＰチャネルＭＯＳトランジスタＭＰ３は、基準電圧Ｖｒｅｆの基準電圧ノードＮ５と電源ノードとの間に直列に接続され、電流発生回路１０のカレントミラー回路のミラー電流が入力される入力回路を構成する。抵抗２６は基準電圧ノードＮ５と第三のノードＮ２との間に直列に接続され、抵抗２７は第三のノードＮ２と接地ノードとの間に直列に接続される。なお、抵抗２６及び２７は、それぞれ本発明の第一の抵抗体及び第二の抵抗体の一例である。
【００３２】
以下で、上記構成を有する基準電圧発生回路における基準電圧Ｖｒｅｆの関係式を求める。ここで前提として、電流発生回路１０の第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ１及びＭＰ２のゲート長及びゲート幅の大きさは等しく、第二のカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭＮ１及びＭＮ２のゲート長及びゲート幅の大きさは等しいとする。
【００３３】
ボルツマン定数をｋ、絶対温度をＴ、電子の素電荷量をｑとすると、ＰチャネルＭＯＳトランジスタＭＰ２のソース・ドレイン間電流Ｉ２は、
Ｉ２＝（ｋＴ／ｑ）・ｌｎ（Ｎ）／Ｒ１・・・（６）
で表される。この電流Ｉ２は電源電圧に依存せず、物理定数、抵抗値Ｒ１並びにダイオードＤ１及びダイオードＤ２の接合面積比Ｎによって決定される。
【００３４】
電流Ｉ２は、第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ３によって抵抗２６及び２７にも供給される。従って、基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／Ｒ１・（ｋＴ／ｑ）・ｌｎ（Ｎ）・・・（７）
で表される。
【００３５】
抵抗２５、２６及び２７が温度特性を持つとすると、基準電圧Ｖｒｅｆの温度特性は、
∂Ｖｒｅｆ／∂Ｔ＝［（Ｒ２＋Ｒ３）／Ｒ１］・（ｋ／ｑ）・ｌｎ（Ｎ）＋∂［（Ｒ２＋Ｒ３）／Ｒ１］／∂Ｔ・（ｋＴ／ｑ）・ｌｎ（Ｎ）・・・（８）
で表される。
【００３６】
ここで、抵抗２６及び２７のいずれか一方の温度係数が正となり、他方が負となるような材質を選択し、抵抗２６及び２７の温度係数の和を極力小さく設定することで、基準電圧Ｖｒｅｆを周囲温度Ｔに影響され難いものにすることができる。
【００３７】
例えば、Ｒ１＝３．０ｋΩ、Ｒ２＝１２ｋΩ、Ｒ３＝１１ｋΩ、抵抗２５、２６及び２７の温度傾斜をそれぞれ１０Ω／℃、５Ω／℃、−５Ω／℃とし、接合面積比Ｎを８とすると、３００Ｋでの基準電圧Ｖｒｅｆは０．４Ｖとなる。
【００３８】
以上のように本実施の形態の基準電圧発生回路によれば、基準電圧Ｖｒｅｆは例えば０．４Ｖとなり、シリコンのバンドギャップ電圧１．２４Ｖ以下となる。従って、シリコンのバンドギャップ電圧以下の基準電圧を供給することができる。
【００３９】
また、本実施の形態の基準電圧発生回路によれば、基準電圧Ｖｒｅｆの温度特性は式（８）のように表され、抵抗２６及び２７の温度係数の和が極力小さくなるようにされる。従って、周囲温度Ｔに対する基準電圧Ｖｒｅｆの変化（∂Ｖｒｅｆ／∂Ｔ）が小さくなるので、比較的周囲温度の影響を受けない基準電圧Ｖｒｅｆを供給することができる。
【００４０】
なお、本実施の形態の基準電圧発生回路では、演算増幅器７０をインピーダンス変換器としてＰチャネルＭＯＳトランジスタＭＰ３と抵抗２６とが接続された基準電圧ノードＮ５に接続している。これは次段の入力インピーダンスが低い場合に次段に電圧を伝播するのに有効である。しかしながら、次段の入力インピーダンスが高い場合には、演算増幅器７０は接続されなくてもよい。
【００４１】
（第２の実施の形態）
図３は本実施の形態の基準電圧発生回路の回路図である。なお、図３において、図１と同様の要素については同一の符号を付して、その詳細な説明を省略する。
【００４２】
この基準電圧発生回路は、電流電圧変換回路が抵抗２６では無くＮチャネルＭＯＳトランジスタＭＲ１を有するという点で第１の実施の形態の基準電圧発生回路と異なり、電流発生回路１０と、電流発生回路１０で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路２１とから構成される。
【００４３】
電流電圧変換回路２１は、ＰチャネルＭＯＳトランジスタＭＰ３と、ＰチャネルＭＯＳトランジスタＭＰ３のドレインに接続され、電流発生回路１０で発生した電流が流されるＮチャネルＭＯＳトランジスタＭＲ１と、ＮチャネルＭＯＳトランジスタＭＲ１のソースとグランド間に接続され、電流発生回路１０で発生した電流が流される抵抗値Ｒ４の抵抗２８と、演算増幅器７０とから構成される。電流電圧変換回路２１は、ＰチャネルＭＯＳトランジスタＭＰ３のドレインからの出力を基準電圧Ｖｒｅｆとすると、この基準電圧Ｖｒｅｆを演算増幅器７０によるインピーダンス変換器を通して出力する。演算増幅器７０の出力を出力電圧Ｖｏｕｔとし、演算増幅器７０のオフセット電圧が無いものとして考えると出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとは等しい電圧となる。
【００４４】
ここで、ＮチャネルＭＯＳトランジスタＭＲ１は、非飽和領域で動作するものとし、ドレイン・ソース間の抵抗値Ｒｄｓ１、つまりＯＮ抵抗の抵抗値Ｒｄｓ１はゲート電圧によって変更できる構成になっており、そのゲート電圧はバイアス回路によって制御される。ＮチャネルＭＯＳトランジスタＭＲ１は基準電圧ノードＮ５と第三のノードＮ２との間に直列に接続され、抵抗２８は第三のノードＮ２と接地ノードとの間に直列に接続される。なお、ＮチャネルＭＯＳトランジスタＭＲ１及び抵抗２８は、それぞれ本発明の第一の抵抗体及び第二の抵抗体の一例である。
【００４５】
以下で、上記構成を有する基準電圧発生回路における基準電圧Ｖｒｅｆの関係式を求める。
【００４６】
ＮチャネルＭＯＳトランジスタＭＲ１のＯＮ抵抗の抵抗値Ｒｄｓ１は、ＮチャネルＭＯＳトランジスタＭＲ１のゲート長をＬ１、ゲート幅をＷ１、移動度と単位面積当たりの酸化膜容量との積をＫ１、ゲート・ソース間電圧をＶｇｓ１、閾値電圧をＶｔ１とすると、
Ｒｄｓ１＝Ｌ１／｛Ｋ１・Ｗ１・（Ｖｇｓ１−Ｖｔ１）｝・・・（９）
で表される。一方、電流電圧変換回路２１の基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝（Ｒ４＋Ｒｄｓ１）／Ｒ１・（ｋＴ／ｑ）・ｌｎ（Ｎ）・・・（１０）
となる。
【００４７】
抵抗２５及び２８と、ＮチャネルＭＯＳトランジスタＭＲ１のＯＮ抵抗とが温度特性を持つとすると、基準電圧Ｖｒｅｆの温度特性は、
∂Ｖｒｅｆ／∂Ｔ＝［（Ｒ４＋Ｒｄｓ１）／Ｒ１］・（ｋ／ｑ）・ｌｎ（Ｎ）＋∂［（Ｒ４＋Ｒｄｓ１）／Ｒ１］／∂Ｔ・（ｋＴ／ｑ）・ｌｎ（Ｎ）・・・（１１）
となる。
【００４８】
ここで、ＮチャネルＭＯＳトランジスタＭＲ１のＯＮ抵抗の温度特性は、閾値Ｖｔ並びに移動度及び単位面積当たりの酸化膜容量の積Ｋの温度特性に依存し、一般的に非飽和領域で動作するトランジスタのＯＮ抵抗は正の温度係数を持つ。よって、抵抗２８を負の温度係数を持つ材料で構成することで、基準電圧Ｖｒｅｆを周囲温度に鈍感なものにすることができる。
【００４９】
例えば、Ｒ１=１ｋΩ、Ｒ４=１．９ｋΩ、ＮチャネルＭＯＳトランジスタＭＲ１のゲート幅Ｗ１を１．６μｍ、ゲート長Ｌ１を０．６μｍ、移動度と単位面積当たりの酸化膜容量との積Ｋを１００μＡ／Ｖ2、ゲート・ソース間電圧Ｖｇｓ１を１．５Ｖ、閾値電圧Ｖｔ１を０．５Ｖとし、抵抗２５、ＮチャネルＭＯＳトランジスタＭＲ１のオン抵抗及び抵抗２８の温度傾斜をそれぞれ４Ω／℃、−９Ω／℃、４Ω／℃、接合面積比Ｎを８とすると、３００Ｋでの基準電圧Ｖｒｅｆは０．３Ｖとなる。
【００５０】
以上のように本実施の形態の基準電圧発生回路によれば、基準電圧Ｖｒｅｆは例えば０．３Ｖとなり、シリコンのバンドギャップ電圧１．２４Ｖ以下となる。従って、シリコンのバンドギャップ電圧以下の基準電圧を供給することができる。
【００５１】
また、本実施の形態の基準電圧発生回路によれば、基準電圧Ｖｒｅｆの温度特性は式（１１）のように表され、ＮチャネルＭＯＳトランジスタＭＲ１のドレイン・ソース間の抵抗及び抵抗２８の温度係数の和が小さくなるようにされる。従って、周囲温度Ｔに対する基準電圧Ｖｒｅｆの変化（∂Ｖｒｅｆ／∂Ｔ）が小さくなるので、比較的周囲温度の影響を受けない基準電圧Ｖｒｅｆを供給することができる。
【００５２】
また、本実施の形態の基準電圧発生回路によれば、第１の実施の形態の基準電圧発生回路における抵抗２６は非飽和領域で動作するＮチャネルＭＯＳトランジスタＭＲ１に置き換えられる。従って、チップ上で大きな面積を必要とする抵抗素子を比較的面積の小さなトランジスタに置き換えることができるので、チップ面積の低減が可能となる。
【００５３】
なお、本実施の形態の基準電圧発生回路では、演算増幅器７０をインピーダンス変換器としてＰチャネルＭＯＳトランジスタＭＰ３とＮチャネルＭＯＳトランジスタＭＲ１とが接続された基準電圧ノードＮ５に接続している。これは次段の入力インピーダンスが低い場合に次段に電圧を伝播するのに有効である。しかしながら、次段の入力インピーダンスが高い場合には、演算増幅器７０は接続されなくてもよい。
【００５４】
また、本実施の形態の基準電圧発生回路では、非飽和領域で動作するトランジスタとしてＮチャネルＭＯＳトランジスタを用いているが、ＰチャネルＭＯＳトランジスタを用いても良い。
【００５５】
（第３の実施の形態）
図４は本実施の形態の基準電圧発生回路の回路図である。なお、図４において、図２と同様の要素については同一の符号を付して、その詳細な説明を省略する。
【００５６】
この基準電圧発生回路は、電流発生回路が抵抗Ｒ１では無くＮチャネルＭＯＳトランジスタＭＲ２を有するという点で第１の実施の形態の基準電圧発生回路と異なり、電流発生回路１０の周囲温度に応じて値が変化する電流を発生する電流発生回路１１と、電流電圧変換回路２０とから構成される。
【００５７】
電流発生回路１１は、ＰチャネルＭＯＳトランジスタＭＰ１及びＭＰ２と、ＮチャネルＭＯＳトランジスタＭＮ１及びＭＮ２と、ダイオードＤ１と、ＮチャネルＭＯＳトランジスタＭＮ２のソースとグランド間に直列に接続されたＮチャネルＭＯＳトランジスタＭＲ２及びダイオードＤ２とから構成される。
【００５８】
ここで、ＮチャネルＭＯＳトランジスタＭＲ２は、非飽和領域で動作するものとし、ドレイン・ソース間の抵抗値Ｒｄｓ２、つまりＯＮ抵抗の抵抗値Ｒｄｓ２はゲート電圧によって変更できる構成になっており、そのゲート電圧はバイアス回路によって制御される。ＮチャネルＭＯＳトランジスタＭＲ２は、第二のノードＮ４と接地ノードとの間に直列に接続される。なお、ＮチャネルＭＯＳトランジスタＭＲ２は、本発明の第三の抵抗体の一例である。
【００５９】
以下で、上記構成を有する基準電圧発生回路における基準電圧Ｖｒｅｆの関係式を求める。
【００６０】
ＮチャネルＭＯＳトランジスタＭＲ２のＯＮ抵抗の抵抗値Ｒｄｓ２は、ＮチャネルＭＯＳトランジスタＭＲ２のゲート長をＬ２、ゲート幅をＷ２、移動度と単位面積当たりの酸化膜容量との積をＫ２、ゲート・ソース間電圧をＶｇｓ２、閾値電圧をＶｔ２とすると、
Ｒｄｓ２＝Ｌ２／｛Ｋ２・Ｗ２・（Ｖｇｓ２−Ｖｔ２）｝・・・（１２）
で表される。一方、電流電圧変換回路の基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／Ｒｄｓ２・（ｋＴ／ｑ）・ｌｎ（Ｎ）・・・（１３）
となる。
【００６１】
抵抗２６及び２７と、ＮチャネルＭＯＳトランジスタＭＲ２のＯＮ抵抗とが温度特性を持つとすると、基準電圧Ｖｒｅｆの温度特性は、
∂Ｖｒｅｆ／∂Ｔ＝［（Ｒ２＋Ｒ３）／Ｒｄｓ２］・（ｋ／ｑ）・ｌｎ（Ｎ）＋∂［（Ｒ２＋Ｒ３）／Ｒｄｓ２］／∂Ｔ・（ｋＴ／ｑ）・ｌｎ（Ｎ）・・・（１４）
となる。
【００６２】
ここで、抵抗２６及び２７の温度係数の和を極力小さく設定することで、基準電圧Ｖｒｅｆを周囲温度Ｔに影響されにくいものにすることができる。
【００６３】
例えば、Ｒ２＝１．９ｋΩ、Ｒ３＝３．７５ｋΩ、ＮチャネルＭＯＳトランジスタＭＲ２のゲート幅Ｗ２を６μｍ、ゲート長Ｌ２を０．６μｍ、移動度と単位面積当たりの酸化膜容量との積Ｋを１００μＡ／Ｖ2、ゲート・ソース間電圧Ｖｇｓ２を１．５Ｖ、閾値電圧Ｖｔ２を０．５Ｖとし、抵抗２６、２７及びＮチャネルＮチャネルＭＯＳトランジスタＭＲ２のＯＮ抵抗の温度傾斜をそれぞれ−２Ω／℃、４Ω／℃、−４Ω／℃、接合面積比Ｎを８とすると、３００Ｋでの出力電圧Ｖｒｅｆは０．３Ｖとなる。
【００６４】
以上のように本実施の形態の基準電圧発生回路によれば、基準電圧Ｖｒｅｆは例えば０．３Ｖとなり、シリコンのバンドギャップ電圧１．２４Ｖ以下となる。従って、シリコンのバンドギャップ電圧以下の基準電圧を供給することができる。
【００６５】
また、本実施の形態の基準電圧発生回路によれば、第１の実施の形態の基準電圧発生回路と同様の理由により、比較的周囲温度の影響を受けない基準電圧Ｖｒｅｆを供給することができる。
【００６６】
また、本実施の形態の基準電圧発生回路によれば、第１の実施の形態の基準電圧発生回路における抵抗２５は非飽和領域で動作するＮチャネルＭＯＳトランジスタＭＲ２に置き換えられる。従って、チップ上で大きな面積を必要とする抵抗素子を、比較的面積の小さなトランジスタに置き換えることができるので、チップ面積の低減が可能となる。
【００６７】
なお、本実施の形態の基準電圧発生回路では、非飽和領域で動作するトランジスタとしてＮチャネルＭＯＳトランジスタを用いているが、ＰチャネルＭＯＳトランジスタを用いても良い。
【００６８】
（第４の実施の形態）
図５は、本実施の形態の基準電圧発生回路の回路図である。なお、図５において、図２と同様の要素については同一の符号を付して、その詳細な説明を省略する。
【００６９】
この基準電圧発生回路は、第１の実施の形態の電流発生回路１０と異なる構成の電流発生回路を有し、電流発生回路１２の周囲温度に応じて値が変化する電流を発生する電流発生回路１２と、電流電圧変換回路２０とから構成される。
【００７０】
電流発生回路１２は、第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ４及びＭＰ５と、第二のカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭＮ３及びＭＮ４と、ＮチャネルＭＯＳトランジスタＭＮ４のソースとグランド間に直列に接続された抵抗値Ｒ５の抵抗３５とから構成される。なお、第二のカレントミラー回路のＮチャネルＭＯＳトランジスタＭＮ３に対するＮチャネルＭＯＳトランジスタＭＮ４のミラー比をＭとする。
【００７１】
ここで、抵抗３５は、第二のノードＮ４と接地ノードとの間に直列に接続される。なお、抵抗３５は、本発明の第四の抵抗体の一例である。
【００７２】
以下で、上記構成を有する基準電圧発生回路における基準電圧Ｖｒｅｆの関係式を求める。
【００７３】
ＮチャネルＭＯＳトランジスタＭＮ４を流れる電流Ｉ１は、ＮチャネルＭＯＳトランジスタＭＮ４のゲート長をＬ、ゲート幅をＷ、移動度と単位面積当たりの酸化膜容量との積をＫとすると、
【数１】
2008108009.tif 000003
で表される。この電流Ｉ１は第一のカレントミラー回路によって電流電圧変換回路２０に供給される。従って、基準電圧Ｖｒｅｆは、
【数２】
2008108009.tif 000004
となる。
【００７４】
抵抗２６、２７及び３５が温度特性を持つとすると、基準電圧Ｖｒｅｆの温度特性は、
【数３】
2008108009.tif 000005
で表される。
【００７５】
ここで、抵抗２６及び２７の温度係数の和を極力小さく設定することで、基準電圧Ｖｒｅｆを周囲温度Ｔに影響されにくいものにすることができる。
【００７６】
以上のように本実施の形態の基準電圧発生回路によれば、第１の実施の形態の基準電圧発生回路と同様の理由により、比較的周囲温度の影響を受けない、シリコンのバンドギャップ電圧以下の基準電圧を供給することができる。
【００７７】
また、実施の形態の基準電圧発生回路によれば、第１の実施の形態の電流発生回路に必要であったダイオードを削減でき、抵抗とトランジスタのみで基準電圧発生回路を構成できる。従って、チップ面積の低減が可能となる。ただし、この場合には、式（１５）で示されるようにトランジスタの製造プロセスのばらつきにより、電流発生回路の電流値は変動を受けるため、出力電圧及び出力電圧の温度特性についても製造プロセスのばらつきの影響を受ける。
【００７８】
（第５の実施の形態）
図６は、本実施の形態の基準電圧発生回路の回路図である。なお、図６において、図２と同様の要素については同一の符号を付して、その詳細な説明を省略する。
【００７９】
この基準電圧発生回路は、第１の実施の形態の電流電圧変換回路２０と異なる構成の電流電圧変換回路を有し、電流発生回路１０と、電流発生回路１０で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路２２とから構成される。
【００８０】
電流電圧変換回路２２は、電流発生回路１０のＰチャネルＭＯＳトランジスタＭＰ２のゲート電圧及びドレイン電圧と同電位のゲート端子を持つＰチャネルＭＯＳトランジスタＭＰ１５及びＭＰ１６と、ＰチャネルＭＯＳトランジスタＭＰ１５のドレインとグランド間に接続され、電流発生回路１０で発生した電流が流される抵抗値Ｒ７の抵抗２９と、ＰチャネルＭＯＳトランジスタＭＰ１６のドレインとグランド間に接続され、電流発生回路１０で発生した電流が流される抵抗値Ｒ６の抵抗３０と、ＰチャネルＭＯＳトランジスタＭＰ１５のドレインと演算増幅器７０の反転入力端子間に接続され、電流発生回路１０で発生した電流が流される抵抗値Ｒ８の抵抗３１と、演算増幅器７０の反転入力端子と演算増幅器７０の出力端子間に接続された抵抗値Ｒ９の抵抗３２とから構成される。演算増幅器７０の非反転入力端子にはＰチャネルＭＯＳトランジスタＭＰ１６のドレインが接続されている。
【００８１】
ここで、ＰチャネルＭＯＳトランジスタＭＰ１５は、第四のノードＮ６と電源ノードとの間に直列に接続され、電流発生回路１０のカレントミラー回路のミラー電流が入力される第一の入力回路を構成する。ＰチャネルＭＯＳトランジスタＭＰ１６は、演算増幅器７０の非反転入力端子と電源ノードとの間に直列に接続され、電流発生回路１０のカレントミラー回路のミラー電流が入力される第二の入力回路を構成する。演算増幅器７０の反転入力端子は、第四のノードＮ６に接続される。抵抗３０は、演算増幅器７０の非反転入力端子と接地ノードとの間に直列に接続される。抵抗２９は、第四のノードＮ６と接地ノードとの間に直列に接続される。抵抗３１は、演算増幅器７０の反転入力端子と第四のノードＮ６との間に直列に接続される。なお、抵抗３２、３０、２９及び３１は、それぞれ本発明の第五、第六、第七及び第八の抵抗体の一例である。
【００８２】
上記構成を有する基準電圧発生回路における出力電圧Ｖｒｅｆは、
Ｖｒｅｆ＝［（Ｒ２＋Ｒ４＋Ｒ５）・Ｒ３／（Ｒ２＋Ｒ４）−Ｒ５・Ｒ４／（Ｒ２＋Ｒ４）］・（１／Ｒ１）・ｋＴ／ｑ・ｌｎ（Ｎ）・・・（１８）
で表される。
【００８３】
抵抗２５、２９、３０、３１及び３２が温度特性を持つとすると、基準電圧Ｖｒｅｆの温度特性は、
∂Ｖｒｅｆ／∂Ｔ＝∂［｛（Ｒ７＋Ｒ８＋Ｒ９）・Ｒ６／（Ｒ７＋Ｒ８）−Ｒ９・Ｒ８／（Ｒ７＋Ｒ８）｝・（１／Ｒ１）］／∂Ｔ・ｋＴ／ｑ・ｌｎ（Ｎ）＋［（Ｒ７＋Ｒ８＋Ｒ９）・Ｒ６／（Ｒ７＋Ｒ８）−Ｒ９・Ｒ８／（Ｒ７＋Ｒ８）］・（１／Ｒ１）・ｋ／ｑ・ｌｎ（Ｎ）・・・（１９）
で表される。
【００８４】
ここで、式（１９）において、抵抗３２、３０、２９及び３１の少なくとも１つの温度係数が正となり、それ以外の少なくとも１つの温度係数が負となるような材質を選択し、式（１９）の∂Ｖｒｅｆ／∂Ｔの値を極力小さく設定することで、基準電圧Ｖｒｅｆを周囲温度Ｔに影響されにくいものにすることができる。例えば、抵抗３０及び３１を正の温度係数を持つ材料で構成し、抵抗２９及び３２を負の温度係数を持つ材料で構成する、又は抵抗２９、３０及び３２を正の温度係数を持つ材料で構成し、抵抗３１を負の温度係数を持つ材料で構成することが考えられる。
【００８５】
以上のように本実施の形態の基準電圧発生回路によれば、第１の実施の形態の基準電圧発生回路と同様の理由により、比較的周囲温度の影響を受けない、シリコンのバンドギャップ電圧以下の基準電圧を供給することができる。
【００８６】
また、実施の形態の基準電圧発生回路によれば、抵抗２９、３０、３１及び３２の４つの抵抗値を変更することによって出力電圧を調整できるので、抵抗値を選択する際の自由度を増やすことができる。
【００８７】
（第６の実施の形態）
図７は、本実施の形態の基準電圧発生回路の回路図である。なお、図７において、図２と同様の要素については同一の符号を付して、その詳細な説明を省略する。
【００８８】
この基準電圧発生回路は、カレントミラー回路の精度を向上させることを目的として電流発生回路のカレントミラー回路をカスコードカレントミラー構成としているという点で第１の実施の形態の基準電圧発生回路と異なり、電流発生回路１０の周囲温度に応じて値が変化する電流を発生する電流発生回路１３と、電流発生回路１３で発生した電流を電圧変換して基準電圧を発生する電流電圧変換回路２３とから構成される。
【００８９】
電流発生回路１３は、第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ６、ＭＰ７、ＭＰ９及びＭＰ１０と、第二のカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＭＮ５、ＭＮ６、ＭＮ７及びＭＮ８と、ＮチャネルＭＯＳトランジスタＭＮ５のソースとグランド間に接続されたダイオードＤ１と、ＮチャネルＭＯＳトランジスタＭＮ６のソースとグランド間に直列に接続された抵抗値Ｒ１の抵抗２５及びダイオードＤ２とから構成される。
【００９０】
ここで、第一及び第二のカレントミラー回路は、電源ノードと第一のノードＮ３及び第二のノードＮ４との間に直列に接続され、第二のノードＮ４を流れる電流が第一のノードＮ３を流れる電流の整数倍となるように制御する。第一及び第二のカレントミラー回路は、第一のノードＮ３の電位と第二のノードＮ４の電位とを等しくするように制御するフィードバック回路を構成する。
【００９１】
電流電圧変換回路２３は、第一のカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＭＰ８及びＭＰ１１と、抵抗値Ｒ２の抵抗２６及び抵抗値Ｒ３の抵抗２７と、演算増幅器７０とから構成される。電流電圧変換回路２３は、ＰチャネルＭＯＳトランジスタＭＰ１１のドレインの出力を基準電圧Ｖｒｅｆとすると、この基準電圧Ｖｒｅｆを演算増幅器７０によるインピーダンス変換器を通して出力する。
【００９２】
ここで、ＰチャネルＭＯＳトランジスタＭＰ６、ＭＰ７及びＭＰ８のドレイン電圧変動を抑えるために、ＰチャネルＭＯＳトランジスタＭＰ６、ＭＰ７及びＭＰ８には、ＰチャネルＭＯＳトランジスタＭＰ９、ＭＰ１０、ＭＰ１１がカスコード接続される。ＰチャネルＭＯＳトランジスタＭＰ９、ＭＰ１０及びＭＰ１１のゲート電圧は、第一のカレントミラー回路が飽和領域で動作するように、別回路であるバイアス回路によって調整される。
【００９３】
また同様に、第二のカレントミラー回路の精度向上のために、ＮチャネルＭＯＳトランジスタＭＮ５及びＭＮ６には、ＮチャネルＭＯＳトランジスタＭＮ７及びＭＮ８がカスコード接続される。また、ＮチャネルＭＯＳトランジスタＭＮ７及びＭＮ８のゲート電圧は、第二のカレントミラー回路が飽和領域で動作するように、別回路であるバイアス回路によって調整される。
【００９４】
また、ＰチャネルＭＯＳトランジスタＭＰ８及びＭＰ１１は、基準電圧ノードＮ５と電源ノードとの間に直列に接続され、電流発生回路１３のカレントミラー回路のミラー電流が入力される入力回路を構成する。
【００９５】
通常カレントミラー回路にはミラーロスΔＩｅがあり基準電流Ｉｒｅｆに対してミラー
された電流はＩｒｅｆ＋ΔＩｅとなる。このミラーロスの発生要因はカレントミラー回路
を構成する二つのトランジスタのドレイン電圧が動作時に異なることにより発生するものである。従って、第一及び第二のカレントミラー回路をカスコードカレントミラー回路とすることで、第一及び第二のカレントミラー回路を構成するトランジスタのドレイン電圧の変動を抑制することができる。その結果、第一及び第二のカレントミラー回路において、ΔＩｅを低減し、ミラー精度の向上及び出力電圧の精度の向上を実現することができる
。
【００９６】
上記構成を有する基準電圧発生回路における基準電圧Ｖｒｅｆは、式（７）と同様の式で表され、その温度特性は式（８）と同様の式で表される。従って、抵抗２６及び２７のいずれか一方の温度係数が正となり、他方が負となるような材質を選択し、抵抗２６及び２７の温度係数の和を極力小さく設定することで、基準電圧Ｖｒｅｆを周囲温度Ｔに影響されにくいものにすることができる。
【００９７】
以上のように、本実施の形態の基準電圧発生回路によれば、第１の実施の形態の基準電圧発生回路と同様の理由により、比較的周囲温度の影響を受けない、シリコンのバンドギャップ電圧以下の基準電圧を供給することができる。
【００９８】
なお、本実施の形態の基準電圧発生回路では、第一及び第二のカレントミラー回路のカスコードカレントミラー構成は、第一及び第二のカレントミラー回路を構成するトランジスタのドレイン電圧の変動を抑制するものであれば、図７に示される構成に限られない。
【００９９】
以上、本発明の基準電圧発生回路について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【０１００】
例えば、温度係数が正の抵抗及び温度係数が負の抵抗は、それぞれ可変抵抗器及びトリミング回路のいずれかにより構成されてもよい。
【産業上の利用可能性】
【０１０１】
本発明は、基準電圧発生回路に有用であり、特に電源回路や低電圧回路を構成する基準電圧発生回路等に有用である。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１の実施の形態の基準電圧発生回路の概略構成を示す図である。
【図２】同実施の形態の基準電圧発生回路の構成を示す回路図である。
【図３】本発明の第２の実施の形態の基準電圧発生回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態の基準電圧発生回路の構成を示す回路図である。
【図５】本発明の第４の実施の形態の基準電圧発生回路の構成を示す回路図である。
【図６】本発明の第５の実施の形態の基準電圧発生回路の構成を示す回路図である。
【図７】本発明の第６の実施の形態の基準電圧発生回路の構成を示す回路図である。
【図８】従来の基準電圧発生回路の構成を示す回路図である。
【符号の説明】
【０１０３】
１０、１１、１２、１３、１４    電流発生回路
２０、２１、２２、２３、２４    電流電圧変換回路
１５、１６、１７、１８、２５、２６、２７、２８、２９、３０、３１、３２、３５    抵抗
４５    トリミング回路
７０、７１、７２    演算増幅器
１００    バンドギャップリファレンス回路
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５    ダイオード
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５、ＭＮ６、ＭＮ７、ＭＮ８、ＭＮ９、ＭＮ１０、ＭＲ１、ＭＲ２    ＮチャネルＭＯＳトランジスタ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、ＭＰ７、ＭＰ８、ＭＰ９、ＭＰ１０、ＭＰ１１、ＭＰ１２、ＭＰ１３、ＭＰ１４、ＭＰ１５、ＭＰ１６    ＰチャネルＭＯＳトランジスタ
Ｎ２    第三のノード
Ｎ３    第一のノード
Ｎ４    第二のノード
Ｎ５    基準電圧ノード
Ｎ６    第四のノード
【図１】
2008108009.tif 000006
【図２】
2008108009.tif 000007
【図３】
2008108009.tif 000008
【図４】
2008108009.tif 000009
【図５】
2008108009.tif 000010
【図６】
2008108009.tif 000011
【図７】
2008108009.tif 000012
【図８】
2008108009.tif 000013