(57)【要約】【課題】本発明は、シーケンス制御を行うことなく調整用信号とフィードバック信号のタイミングを合わせることのできる歪補償装置の提供を目的とする。【解決手段】上記目的を達成するために、フィードバック信号の遅延を調整する遅延調整部４を、歪補償調整部５とは独立に設けたことを特徴とする。遅延調整部５が独立してフィードバック信号の遅延を調整するので、シーケンス制御を行うことなく調整用信号とフィードバック信号のタイミングを合わせることができる。特に、遅延調整部４が、フィードバック信号と調整用信号との遅延差に対する、フィードバック信号と調整用信号のいずれか一方をあらかじめ定められた遅延量だけ遅延させた信号との遅延差の、当該遅延差同士の差分値を算出することで、調整用信号に対するフィードバック信号の遅れ又は進みを検出することを特徴とする。【選択図】図１
2008205759.tif 000002
【特許請求の範囲】
【請求項１】
調整用信号が入力される入力端子と、
前記入力端子に入力された調整用信号の歪みを、前記入力端子に入力される信号に対する歪補償量を記憶した歪補償テーブルに従って補償する歪補償回路と、
前記歪補償回路によって歪みを補償した調整用信号をＤ／Ａ変換した後、直交変調して直交変調信号を出力する変調回路と、
前記変調回路の出力する直交変調信号を増幅する送信電力増幅器と、
前記送信電力増幅器の増幅した直交変調信号を復調した後、Ａ／Ｄ変換してフィードバック信号を出力する復調回路と、
前記復調回路の復調した前記フィードバック信号を記憶する信号記憶回路と、
前記調整用信号と前記信号記憶回路の出力するフィードバック信号との遅延差を検出し、前記フィードバック信号が前記信号記憶回路から出力されるタイミングを前記遅延差に応じて調整する遅延調整部と、
前記調整用信号に対する前記信号記憶回路の出力するフィードバック信号の歪みを検出し、前記歪補償テーブルに前記歪補償量を書き込む歪補償調整部と、
を備えることを特徴とする歪補償装置。
【請求項２】
前記遅延調整部は、
前記信号記憶回路の出力するフィードバック信号と前記調整用信号との遅延差を検出する第１遅延検出回路と、
前記信号記憶回路の出力するフィードバック信号と前記調整用信号のいずれか一方をあらかじめ定められた遅延量だけ遅延させた信号との遅延差を検出する第２遅延検出回路と、
前記第１遅延検出回路の検出する遅延差と前記第２遅延検出回路の検出する遅延差との差分値を出力する減算器と、
前記歪補償回路、前記歪補償調整部、前記第１遅延検出回路、前記第２遅延検出回路及び前記減算器を動作させるディジタル系動作クロックに対する前記復調回路のＡ／Ｄ変換を動作させる駆動クロックの位相を、前記減算器の出力する差分値に応じて進ませるか又は遅らせるクロック調整部と、を備えることを特徴とする請求項１に記載の歪補償装置。
【請求項３】
前記クロック調整部は、
前記減算器の出力する差分値の符号に応じて発振周波数を上昇又は下降させ、前記減算器の出力する差分値の量に応じて発振周波数を上昇又は下降させる大きさを制御して、前記駆動クロックを出力する電圧制御発振器を備えることを特徴とする請求項２に記載の歪補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送信装置に利用される歪補償装置に係り、特に、電力増幅器とフィードバックループで生じる遅延を調整する歪補償装置に関する。
【背景技術】
【０００２】
従来の遅延調整回路の第１例を図５に示す（例えば、特許文献１参照。）。図５に示す遅延調整回路は、遅延調整フィルタ７０を調整用信号に入力し、遅延調整フィルタ７０のタップを変えて遅延調整を行う。遅延時間調整用のタップ係数をメモリとして持ち、最も近い遅延差のタップを選択することで遅延調整を行う。
【０００３】
従来の遅延調整回路の第２例を図６に示す（例えば、特許文献２参照。）。図６に示す遅延調整回路は、遅延の疎調整を行うために、複数サンプル信号の相関にて遅延を検出する。また、遅延の微調整を行うために、フィードバック信号のＡＤ検出クロック位相を制御する。この際、歪みを検出する歪検出回路７１によって誤差を検出する。
【特許文献１】特開２００４−１５７６９号公報
【特許文献２】特願２００２−５８４４８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
送信ＰＡ出力の一部をフィードバックして、そのフィードバック信号と調整用信号との誤差を送信ＰＡの非線形歪み量として歪みの逆特性を求める歪補償装置において、フィードバック信号の遅延は歪み検出感度を劣化させる要因となる。また、フィードバック信号のパス遅延時間は回路形式により様々であり、且つ、温度、経年などにより変動するため、遅延誤差補償制御を最適化制御した後、歪み補償制御を行うといったシーケンス制御を必要とした。
【０００５】
そこで、本発明は、シーケンス制御を行うことなく調整用信号とフィードバック信号のタイミングを合わせることのできる歪補償装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するために、フィードバック信号の遅延を調整する遅延調整部を、歪補償調整部とは独立に設けたことを特徴とする。遅延調整部が独立してフィードバック信号の遅延を調整するので、シーケンス制御を行うことなく調整用信号とフィードバック信号のタイミングを合わせることができる。
【０００７】
本発明に係る歪補償装置では、前記遅延調整部は、前記信号記憶回路の出力するフィードバック信号と前記調整用信号との遅延差を検出する第１遅延検出回路と、前記信号記憶回路の出力するフィードバック信号と前記調整用信号のいずれか一方をあらかじめ定められた遅延量だけ遅延させた信号との遅延差を検出する第２遅延検出回路と、前記第１遅延検出回路の検出する遅延差と前記第２遅延検出回路の検出する遅延差との差分値を出力する減算器と、前記歪補償回路、前記歪補償調整部、前記第１遅延検出回路、前記第２遅延検出回路及び前記減算器を動作させるディジタル系動作クロックに対する前記復調回路のＡ／Ｄ変換を動作させる駆動クロックの位相を、前記減算器の出力する差分値に応じて進ませるか又は遅らせるクロック調整部と、を備えることが好ましい。遅延調整部が、第１遅延検出回路の出力する信号と第２遅延検出回路の出力する信号との差分値を算出することで、調整用信号に対するフィードバック信号の遅れ又は進みを検出してフィードバック信号の遅延を調整することができる。これにより、シーケンス制御を行わずに、遅延量を少なくする方向に調整することができる。また、調整用信号に対するフィードバック信号の遅れ又は進みに応じて、ディジタル信号処理系のクロックの進み又は遅れを制御するので、フィードバック信号の遅延量を調整することができる。
【０００８】
本発明に係る歪補償装置では、前記クロック調整部は、前記減算器の出力する差分値の符号に応じて発振周波数を上昇又は下降させ、前記減算器の出力する差分値の量に応じて発振周波数を上昇又は下降させる大きさを制御して、前記駆動クロックを出力する電圧制御発振器を備えることが好ましい。電圧制御発振器を利用して簡単に遅延を調整することができる。
【発明の効果】
【０００９】
本発明によれば、無線送信装置に利用される歪補償装置において、遅延調整部が独立に設けられているので、シーケンス制御を行うことなく調整用信号とフィードバック信号のタイミングを合わせることができる。さらに、シーケンス制御の不要な遅延調整部が独立に設けられているので、フィードバック信号の遅延量を遅延検出の度に調整することができる。よって、歪補償の精度を向上することができる。
【発明を実施するための最良の形態】
【００１０】
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。図１は、本実施形態に係る歪補償装置の概略構成図である。図１に示す歪補償装置９０は、入力された送信信号を無線送信する無線送信装置に利用される。歪補償装置９０は、入力端子１と、歪補償回路５２と、変調回路２と、送信電力増幅器６１と、復調回路３と、信号記憶回路１７と、遅延調整部４と、歪補償調整部５と、を備える。
【００１１】
図１に示す入力端子１は、ディジタル形式の調整用信号が入力される。調整用信号は、送信信号とは別に入力される歪補償及び遅延調整用の信号である。ここで、調整用信号は、歪補償装置９０で発生する歪みが正確に検出できるよう、理想的な信号波形をディジタル化したものであることが好ましい。また、調整用信号が定期的に入力端子１に入力されることで、季節や時間帯等による経時変化に対する歪補償及び遅延調整を行うことができる。
【００１２】
図１に示す歪補償回路５２は、入力端子１に入力された調整用信号を、歪補償テーブルに従って補償する。測定した歪量を歪補償テーブルに書き込み、歪みと逆特性の補償を行うことによって歪みを補償する。例えば、後述する変調回路２及び送信電力増幅器６１で加わる歪みと逆の歪み特性を調整用信号に印加し、送信電力増幅器６１の出力する直交変調信号の歪みを補償する。歪補償テーブルは、予め記憶されたテーブルであり、歪補償調整部５によって変更可能である。
【００１３】
図１に示す変調回路２は、歪補償回路５２によって歪みを補償した調整用信号をＤ／Ａ変換した後、直交変調して直交変調信号を出力する。変調回路２は、後述する図２に示すように、例えば、９０°位相差分波器５９と、ミキサー５８Ｉ、５８Ｑと、加算器６０と、Ｄ／Ａ変換回路５３Ｉ、５３Ｑと、を備える。
【００１４】
図１に示す送信電力増幅器６１は、変調回路２の出力する直交変調信号を増幅する。直交変調信号が外部に放射されることで、入力端子１に入力された送信信号を外部に無線送信することができる。
【００１５】
図１に示す復調回路３は、送信電力増幅器６１の増幅した直交変調信号を復調してＡ／Ｄ変換したフィードバック信号を出力する。復調回路３は、例えば、後述する図２に示すように、分配器６３と、９０°位相差分波器６４と、復調器６５Ｉ、６５Ｑと、Ａ／Ｄ変換回路６８Ｉ、６８Ｑと、を備える。
【００１６】
図１に示す信号記憶回路１７は、復調回路３の出力するフィードバック信号を記憶する。信号記憶回路１７は、アドレスごとに出力するタイミングを調整することのできることが好ましく、例えばＤＰ  ＲＡＭ（Ｄｕａｌ  Ｐｏｒｔ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。
【００１７】
図１に示す歪補償調整部５は、調整用信号に対する信号記憶回路１７の出力するフィードバック信号の歪みを検出し、歪補償回路５２の参照する歪補償テーブルを前記歪みに応じて変更する。フィードバック信号の歪みの検出は、例えば、調整用信号の振幅に対する調整用信号とフィードバック信号との振幅差を算出することで行う。歪補償調整部５は、例えば、後述する図２に示すように、歪検出回路１０と、歪量補償値変更回路２１と、歪量補償値記憶回路２２と、を備える。
【００１８】
遅延調整部４は、調整用信号と信号記憶回路１７の出力するフィードバック信号との遅延差を検出し、フィードバック信号が信号記憶回路１７から出力されるタイミングを前記遅延差に応じて調整する。調整用信号は、入力端子１からの信号である。フィードバック信号は、復調回路３が復調してＡ／Ｄ変換した信号である。信号記憶回路１７からフィードバック信号を出力するタイミングを調整することで、歪補償調整部５の検出する調整用信号とフィードバック信号とのタイミングを合わせることができる。例えば、フィードバック信号のアドレスごとに出力タイミングを調整することで、フィードバック信号の遅延をクロック単位で調整することができる。また、Ａ／Ｄ変換回路６８Ｉ、６８ＱのＡ／Ｄ変換及び信号記憶回路１７の書き込みは、遅延調整部４が調整した駆動クロックで動作するので、駆動クロックのクロック位相を進ませたり遅らせたりすることで、信号記憶回路１７の出力するフィードバック信号のタイミングの微調整を行うことができる。遅延調整部４は、例えば、後述する図２に示すように、遅延粗調整回路２０と、相関検出回路１８と、アドレス制御回路１９と、第１遅延検出回路１１と、遅延微調整回路１２と、第２遅延検出回路１３と、減算器１４と、ＬＰＦ１５と、クロック調整部１６と、を備える。
【００１９】
図２は、本実施形態に係る歪補償装置の具体例を示す構成図である。図２に示す歪補償装置９１は、送信信号を無線送信するための構成を備える。例えば、歪補償装置９１は、入力端子１と、調整用信号出力回路５１と、Ｄ／Ａ変換回路５３Ｉ、５３Ｑと、低域通過フィルタ（ＬＰＦ）５４Ｉ、５４Ｑと、局部発振器５５と、分配器５６と、９０°位相差分波器５９と、ミキサー５８Ｉ、５８Ｑと、加算器６０と、送信電力増幅器６１と、直交変調信号出力端子６２と、を備える。送信信号を無線送信するための構成については、従来技術を用いることができる。
【００２０】
歪補償装置９１は、さらに、フィードバック制御を行うための構成を備える。例えば、歪補償装置９１は、分配器６３と、９０°位相差分波器６４と、復調器６５Ｉ、６５Ｑと、低域通過フィルタ（ＬＰＦ）６６Ｉ、６６Ｑと、増幅器６７Ｉ、６７Ｑと、Ａ／Ｄ変換回路６８Ｉ、６８Ｑと、信号記憶回路１７と、を備える。
【００２１】
歪補償装置９１は、さらに、歪補償を行うための歪補償調整部５を備える。例えば、歪補償装置９１は、歪検出回路１０と、歪量補償値変更回路２１と、歪量補償値記憶回路２２と、歪補償回路５２と、を備える。
【００２２】
歪補償装置９１は、さらに、遅延調整を行うための遅延調整部４を備える。例えば、歪補償装置９１は、遅延粗調整回路２０と、相関検出回路１８と、アドレス制御回路１９と、第１遅延検出回路１１と、遅延微調整回路１２と、第２遅延検出回路１３と、減算器１４と、ＬＰＦ１５と、クロック調整部１６と、を備える。
【００２３】
入力端子１は、ディジタル形式の送信信号や調整用信号が入力される。調整用信号出力回路５１は、入力端子１に入力された調整用信号を、送信信号と同様に、２系統の信号に変換する。調整用信号出力回路５１は、２系統のベースバンドの調整用信号を出力する。２系統のベースバンドの調整用信号は、同相成分（Ｉ）の調整用信号と直交成分（Ｑ）の調整用信号である。この２系統の信号が調整用信号として、遅延調整部４及び歪補償調整部５で用いられる。歪補償回路５２は、調整用信号出力回路５１の出力した調整用信号の歪みを、歪量補償値記憶回路２２に記憶されている歪補償テーブルに従って補償する。Ｄ／Ａ変換回路５３Ｉ、５３Ｑは、歪補償回路５２の歪補償した調整用信号をディジタル信号からアナログ信号に変換する。ＬＰＦ５４Ｉ、５４Ｑは、Ｄ／Ａ変換器５３Ｉ、５３Ｑからの２系統それぞれの調整用信号の高周波ノイズを除去する。
【００２４】
９０°位相差分波器５９は、分配器５６からの搬送波を２系統に分岐し、当該２系統の搬送波が直交するように位相差を整える。ここで、分配器５６は、局部発振器５５からの搬送波を２系統に分岐する。ミキサー５８Ｉ、５８Ｑは、９０°位相差分波器５９からの所定周波数の搬送波を、ＬＰＦ５４Ｉ、５４Ｑからの２系統それぞれの調整用信号で直交変調する。加算器６０は、ミキサー５８Ｉ及びミキサー５８Ｑからの直交変調信号を合波する。送信電力増幅器６１は、加算器６０の合波した直交変調信号を増幅する。直交変調信号出力端子６２は、送信電力増幅器６１の増幅した直交変調信号を出力して、外部に無線送信する。例えば、送信電力増幅器６１の増幅した直交変調信号を出力するアンテナである。
【００２５】
分配器６３は、送信電力増幅器６１の出力する直交変調信号の一部を分配する。９０°位相差分波器６４は、局部発振器５５からの搬送波を２系統に分岐し、２系統の搬送波が直交するように位相差を整える。復調器６５Ｉ、６５Ｑは、分配器６３からの直交変調信号を９０°位相差分波器６４からの搬送波で復調し、フィードバック信号を出力する。ベースバンドのＩ、Ｑ信号を再現したフィードバック信号を得ることができる。
【００２６】
ＬＰＦ６６Ｉ、６６Ｑは、復調器６５Ｉ、６５Ｑからのフィードバック信号の高周波ノイズを除去する。増幅器６７Ｉ、６７Ｑは、ＬＰＦ６６Ｉ、６６Ｑの出力するフィードバック信号を増幅する。Ａ／Ｄ変換回路６８Ｉ、６８Ｑは、増幅器６７Ｉ、６７Ｑの増幅するフィードバック信号をアナログ形式からディジタル形式に変換して出力する。
【００２７】
信号記憶回路１７は、Ａ／Ｄ変換回路６８Ｉ、６８Ｑのディジタル化したフィードバック信号を記憶する。信号記憶回路１７は、アドレス制御回路１９によって指定されたタイミングで、記憶しているフィードバック信号を、歪検出回路１０と、第１遅延検出回路１１と、遅延微調整回路１２と、相関検出回路１８と、に出力する。フィードバック信号を出力するタイミングを調整することで、フィードバック信号の遅延を粗調整することができる。また、Ａ／Ｄ変換回路６８Ｉ、６８ＱのＡ／Ｄ変換及び信号記憶回路１７の書き込みが、クロック調整部１６の出力する駆動クロックによって駆動されているので、フィードバック信号の遅延を微調整することができる。
【００２８】
歪検出回路１０は、遅延粗調整回路２０の出力する調整用信号と、信号記憶回路１７の出力するフィードバック信号と、の差又は誤差を検出する。歪検出回路１０は、例えば、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）演算回路である。誤差は、例えば、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）である。歪量補償値記憶回路２２は、調整用信号の歪量補償テーブルを記憶する。歪量補償値変更回路２１は、調整用信号とフィードバック信号の差がゼロとなるように歪量補償値記憶回路２２の記憶している歪量補償テーブルを変更する。歪補償回路５２は、調整用信号出力回路５１の出力する調整用信号を、歪量補償値記憶回路２２に記憶されている歪量補償テーブルに従って補償する。
【００２９】
遅延粗調整回路２０は、フィードバックループで生じる信号パスの遅延時間を予め遅延させる。遅延粗調整回路２０は、例えばシフトレジスタである。遅延粗調整回路２０からの出力は、歪検出回路１０、第１遅延検出回路１１、相関検出回路１８及び遅延微調整回路１２へ入力される。調整用信号出力回路５１が調整用信号を出力してからフィードバック信号として出力されるまでの凡その所要時間は予め決まっているので、その所要時間を遅延粗調整回路２０にて調整する。
【００３０】
相関検出回路１８は、信号記憶回路１７の出力するフィードバック信号と遅延粗調整回路２０の出力する調整用信号の相関検出を行う。相関検出回路１８は、例えば、フィードバック信号と調整用信号との複数サンプルの相関にて誤差が最小となるタイミングを検出する。アドレス制御回路１９は、信号記憶回路１７がフィードバック信号を出力するタイミングを、相関検出回路１８の相関検出の結果に応じて調整する。調整用信号とフィードバック信号との相関が最小になるように、信号記憶回路１７がフィードバック信号を出力するタイミングを合わせることで、ディジタル処理系の１クロック以上の遅延を調整することができる。
【００３１】
第１遅延検出回路１１は、調整用信号とフィードバック信号との遅延量を検出する。遅延量は、例えば、調整用信号とフィードバック信号の差又は誤差である。遅延微調整回路１２は、調整用信号をあらかじめ定められた遅延量だけ遅延させる。遅延微調整回路１２は、例えば、固定タップのＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタを利用することができる。ここで、あらかじめ定められた遅延量は、例えば、ディジタル処理系の１クロック以下の遅延量である。第２遅延検出回路１３は、遅延微調整回路１２によって調整用信号をあらかじめ定められた遅延量だけ遅延させた信号とシフトレジスタ２３によってクロックの整数倍遅延させたフィードバック信号との遅延量を検出する。ここで、誤差は、例えば、ＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）である。減算器１４は、第１遅延検出回路１１の検出する遅延量と第２遅延検出回路１３の検出する遅延量との差分値を出力する。ＬＰＦ１５は、減算器１４の算出する遅延差信号を平均化する。第１遅延検出回路１１又は第２遅延検出回路１３のいずれかに入力する調整用信号を、遅らせるか又は進ませることで、減算器１４からの差分の大きさから、フィードバック信号が調整用信号に対して進んでいるのか又は遅れているのかを判別することができる。
【００３２】
なお、本実施形態では遅延微調整回路１２が調整用信号を遅延させる場合について説明したが、遅延微調整回路１２を備える代わりに、第１遅延検出回路１１に入力されるフィードバック信号を遅延させる遅延微調整回路を備えていてもよい。これにより、本実施形態と同様に、減算器１４からの差分から、フィードバック信号が調整用信号に対して進んでいるのか又は遅れているのかを判別することができる。
【００３３】
本実施形態における遅延検出について、図３及び図４を用いて詳しく説明する。図３は、遅延差対誤差検出レベルの特性を示す説明図である。「出力１」は、図２に示す第１遅延検出回路１１の検出した誤差検出レベルの一例であり、「出力２」は、図２に示す第２遅延検出回路１３の検出した誤差検出レベルの一例である。
【００３４】
誤差検出レベルは、遅延差の絶対値が大きくなるほど高くなる。このため、第２遅延検出回路１３のタイミングを第１遅延検出回路１１よりも遅らせておくことで、誤差検出レベルの比較結果によって、遅れと進みのいずれかを判別することができる。例えば、図３に示すように、出力２の誤差検出レベルが出力１の誤差検出レベルよりも大きい場合、調整用信号よりもフィードバック信号が進んでいるので、駆動クロックの位相を遅らせる方向に制御することで、遅延差を小さくすることができる。逆に、図示しないが、出力２の方が出力１よりも誤差検出レベルが小さい場合、調整用信号よりもフィードバック信号が遅れているので、駆動クロックの位相を進ませる方向に制御する。このように、図２に示す減算器１４によって第１遅延検出回路１１と第２遅延検出回路１３の出力の大小関係を算出することで、遅延差の遅れ又は進みを検出することができるので、駆動クロックの位相制御が可能となる。
【００３５】
図４は、非線形歪みが大きい場合の遅延差対誤差検出レベルの特性と、非線形歪みが小さい場合の遅延差対誤差検出レベルの特性と、を比較した説明図である。実線１０１は非線形歪みが小さい時を示し、破線１０２は非線形歪みが大きい時を示す。歪み補償の制御が進むに従って遅延差対誤差検出レベル特性の検出特性の傾きは大きくなり、遅延誤差制御のばらつきが少なくなっていく。このため、遅延調整部と歪補償調整部とを協働させることで、シーケンス制御を不要とするだけでなく、さらに、送信信号の歪補償を正確にかつ効率的に行うことができる。
【００３６】
上記より、図２に示すように、遅延調整部４は、前記歪補償回路５２、前記歪補償調整部５、前記第１遅延検出回路１１、前記第２遅延検出回路１３及び前記減算器１４を動作させるディジタル系動作クロックに対するＡ／Ｄ変換回路６８Ｉ、６８ＱのＡ／Ｄ変換及び信号記憶回路１７の書き込みを動作させる駆動クロックの位相を、減算器１４の出力する差分値に応じて進ませるか又は遅らせるクロック調整部１６を備えることが好ましい。駆動クロックの位相を制御して信号記憶回路１７の出力するフィードバック信号のタイミングを微調整する。例えば、調整用信号よりもフィードバック信号が遅れている場合には駆動クロックの位相を進ませ、調整用信号よりもフィードバック信号が進んでいる場合には駆動クロックの位相を遅らせることで、遅延差をゼロに近づけることができる。駆動クロックの位相を調整することで、ディジタル処理における１クロック以下の遅れや進みといった遅延差を、ゼロに近づけるように効率的に合わせることができる。
【００３７】
クロック調整部１６は、減算器１４の出力する差分値の符号に応じて発振周波数を上昇させ又は下降させ、減算器１４の出力する差分値の量によって発振周波数を上昇又は下降させる大きさを決定して駆動クロックを出力する電圧制御発振器（ＶＣＯ）３６を備える。クロック調整部１６は、例えば、Ｄ／Ａ変換回路３１と、演算増幅器３５と、電圧制御発振器３６と、を備える。クロック調整部１６は、本実施形態にて示すように、ディジタル系動作クロックに対する駆動クロックの位相を制御することで、位相の微調整を行うことができる。
【００３８】
具体的な動作を説明する。Ｄ／Ａ変換回路３１は、ＬＰＦ１５の平均化した遅延差信号を、ディジタル信号からアナログ信号に変換する。発振器３２は、予め定められた周波数のディジタル系動作クロック信号を出力し、少なくとも相関検出回路１８、第１遅延検出回路１１及び第２遅延検出回路１３に供給する。演算増幅器３５は、減算器１４の出力する差分値に対して、参照レベルと比較して差分増幅した演算信号を出力する。例えば、フィードバック信号の位相が調整用信号の位相よりも進んでいるときに減算器１４の出力する差分値が正の値を示す場合は、演算増幅器３５の出力電圧を差分値に応じて減らし、ＶＣＯ３６の発振周波数を下降させる。微視的にはＶＣＯ３６の発振信号の位相を遅らせることになる。その結果、フィードバック信号の位相を遅らせることができる。逆に、減算器１４の出力する差分値が負の値を示せば、演算増幅器３５の出力電圧を差分値に応じて増やし、ＶＣＯ３６の発振周波数を上昇させる。微視的にはＶＣＯ３６の発振信号の位相を進ませることになる。その結果、フィードバック信号の位相を進ませることができる。また、参照レベルを調整することによって駆動クロックの位相オフセットを可変することができる。
【００３９】
また、フィードバック信号の位相が調整用信号の位相よりも遅れているときに減算器１４の出力する差分値が正の値を示す場合は、演算増幅器３５の出力電圧を差分値に応じて増やし、ＶＣＯ３６の発振周波数を上昇させる。微視的にはＶＣＯ３６の発振信号の位相を進ませることになる。その結果、フィードバック信号の位相を進ませることができる。逆に、減算器１４の出力する差分値が正の値を示せば、演算増幅器３５の出力電圧を差分値に応じて減らし、ＶＣＯ３６の発振周波数を下降させる。微視的にはＶＣＯ３６の発振信号の位相を遅らせることになる。その結果、フィードバック信号の位相を遅らせることができる。また、参照レベルを調整することによって駆動クロックの位相オフセットを可変することができる。
【００４０】
このように、ＶＣＯ３６が、Ａ／Ｄ変換回路６８Ｉ、６８ＱのＡ／Ｄ変換及び信号記憶回路１７の書き込みを動作させる駆動クロックのクロック位相を微調整することで、調整用信号とフィードバック信号との１クロック未満の遅延差をゼロに近づけることができる。
【産業上の利用可能性】
【００４１】
無線通信の高効率伝送に用いられる歪補償装置として利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本実施形態に係る歪補償装置の概略構成図である。
【図２】本実施形態に係る歪補償装置の具体例を示す構成図である。
【図３】遅延差対誤差検出レベルの特性を示す説明図である。
【図４】非線形歪みが大きい場合の遅延差対誤差検出レベルの特性と、非線形歪みが小さい場合の遅延差対誤差検出レベルの特性と、を比較した説明図である。
【図５】従来の遅延調整回路の第１例を示す構成図である。
【図６】従来の遅延調整回路の第２例を示す構成図である。
【符号の説明】
【００４３】
１  入力端子
２  変調回路
３  復調回路
４  遅延調整部
５  歪補償調整部
１０  歪検出回路
１１  第１遅延検出回路
１２  遅延微調整回路
１３  第２遅延検出回路
１４  減算器
１５  ＬＰＦ
１６  クロック調整部
１７  信号記憶回路
１８  相関検出回路
１９  アドレス制御回路
２０  遅延粗調整回路
２１  歪量補償値変更回路
２２  歪量補償値記憶回路
２３  シフトレジスタ
３１  Ｄ／Ａ変換回路
３２  発振器
３５  演算増幅器
３６  電圧制御発振器（ＶＣＯ）
５２  歪補償回路
５１  調整用信号出力回路
５３Ｉ、５３Ｑ  Ｄ／Ａ変換回路
５４Ｉ、５４Ｑ  低域通過フィルタ（ＬＰＦ）
５５  局部発振器
５６  分配器
５８Ｉ、５８Ｑ  ミキサー
５９  ９０°位相差分波器
６０  加算器
６１  送信電力増幅器
６２  直交変調信号出力端子
６３  分配器
６４  ９０°位相差分波器
６５Ｉ、６５Ｑ  復調器
６６Ｉ、６６Ｑ  低域通過フィルタ（ＬＰＦ）
６７Ｉ、６７Ｑ  増幅器
６８Ｉ、６８Ｑ  Ａ／Ｄ変換回路
７０  遅延調整フィルタ
７１  歪検出回路
７２  コントローラ
７３  歪量補償値変更回路
７４  歪量補償値記憶回路
７５  コントローラ
７６  タイミング調整部
７７  相関検出回路
７８  コントローラ
７９  ＤＰ  ＲＡＭ
９０、９１  歪補償装置
１０１  非線形歪みが小さい場合の遅延差対誤差検出レベル特性
１０２  非線形歪みが大きい場合の遅延差対誤差検出レベル特性
【図１】
2008205759.tif 000003
【図２】
2008205759.tif 000004
【図３】
2008205759.tif 000005
【図４】
2008205759.tif 000006
【図５】
2008205759.tif 000007
【図６】
2008205759.tif 000008