(57)【要約】      （修正有）【課題】故障診断における故障候補数を指定された数まで絞り込める確率を高くすることができるテストポイント挿入法に基づく回路設計処理をコンピュータに実行させる回路設計プログラムを提供する。【解決手段】回路設計処理は、（Ａ）複数の等価故障ｆｊを抽出するステップ、（Ｂ）探索対象等価故障ｆｊと等価な関係となる等価故障の数が所定数となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索するステップ、（Ｃ）回路中に単一縮退故障が発生した場合に当該単一縮退故障が探索対象等価故障ｆｊを含む等価故障の集合に含まれる確率ｐ（ｆｊ）を算出するステップ、（Ｄ）式：ｅ（ｆｊ）＝ｐ（ｆｊ）／ｎ（ｆｊ）で与えられるパラメータｅ（ｆｊ）を算出するステップ、（Ｅ）算出されたパラメータｅ（ｆｊ）のうち最大値が得られる挿入位置Ｇ（ｆｍａｘ）を、テストポイントが挿入される位置として決定するステップ、を有する。【選択図】図２
2008101925.tif 000002
【特許請求の範囲】
【請求項１】
テストポイント挿入（Test Point Insertion）法を用いた回路設計処理をコンピュータに実行させる回路設計プログラムであって、
前記回路設計処理は、
（Ａ）回路のネットリストを参照して、前記回路で発生し得る全ての縮退故障から、互いに等価な関係にある複数の等価故障ｆｊを抽出するステップと、
（Ｂ）前記複数の等価故障ｆｊの各々を探索対象等価故障として、前記探索対象等価故障ｆｊと等価な関係となる等価故障の数が所定数となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索するステップと、
（Ｃ）前記回路中に単一縮退故障が発生した場合に当該単一縮退故障が少なくとも前記探索対象等価故障ｆｊを含む等価故障の集合に含まれる確率ｐ（ｆｊ）を算出するステップと、
（Ｄ）前記挿入位置Ｇ（ｆｊ）のパターンのそれぞれに関して、式：ｅ（ｆｊ）＝ｐ（ｆｊ）／ｎ（ｆｊ）で与えられるパラメータｅ（ｆｊ）を算出するステップと、
（Ｅ）前記算出されたパラメータｅ（ｆｊ）のうち最大値が得られる前記挿入位置Ｇ（ｆｍａｘ）を、前記テストポイントが挿入される位置として決定するステップと、
（Ｆ）前記決定された挿入位置Ｇ（ｆｍａｘ）に対して、前記ｎ（ｆｍａｘ）個のテストポイントをそれぞれ挿入するステップと
を有する
回路設計プログラム。
【請求項２】
請求項１に記載の回路設計プログラムであって、
前記所定数は１であり、
前記（Ｂ）ステップにおいて、前記探索対象等価故障ｆｊが独立故障となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）が探索される
回路設計プログラム。
【請求項３】
請求項２に記載の回路設計プログラムであって、
前記回路設計処理は、更に、（Ｘ）前記探索対象等価故障ｆｊに関する前記挿入位置Ｇ（ｆｊ）に前記テストポイントが挿入された際に同時に独立故障となる前記等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出するステップを有し、
前記（Ｃ）ステップにおいて、前記単一縮退故障が前記集合Ｆｓ（ｆｊ）に含まれる確率が、前記確率ｐ（ｆｊ）として算出される
回路設計プログラム。
【請求項４】
請求項１に記載の回路設計プログラムであって、
前記所定数は２以上の整数Ｎであり、
Ｎ個の等価故障が互いに隣接するノードに位置し、且つ、他の故障との等価関係が解消されている場合、当該Ｎ個の等価故障は独立故障集団と参照され、
前記（Ｂ）ステップにおいて、前記探索対象等価故障ｆｊが独立故障集団の１要素となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）が探索される
回路設計プログラム。
【請求項５】
請求項４に記載の回路設計プログラムであって、
前記回路設計処理は、更に、（Ｙ）前記探索対象等価故障ｆｊに関する前記挿入位置Ｇ（ｆｊ）に前記テストポイントが挿入された際に同時に独立故障集団の要素となる前記等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出するステップを有し、
前記（Ｃ）ステップにおいて、前記単一縮退故障が前記集合Ｆｓ（ｆｊ）に含まれる確率が、前記確率ｐ（ｆｊ）として算出される
回路設計プログラム。
【請求項６】
請求項４又は５に記載の回路設計プログラムであって、
前記整数Ｎは２である
回路設計プログラム。
【請求項７】
請求項１に記載の回路設計プログラムであって、
前記（Ｃ）ステップにおいて、前記単一縮退故障が前記探索対象等価故障ｆｊと一致する確率が、前記確率ｐ（ｆｊ）として算出される
回路設計プログラム。
【請求項８】
テストポイント挿入（Test Point Insertion）法に基づく回路設計システムであって、
回路のネットリストが格納される記憶部と、
前記ネットリストを参照して、前記回路で発生し得る全ての縮退故障から、互いに等価な関係にある複数の等価故障ｆｊを抽出する等価故障抽出部と、
前記複数の等価故障ｆｊの各々を探索対象等価故障として、前記探索対象等価故障ｆｊと等価な関係となる等価故障の数が所定数となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する挿入位置探索部と、
前記回路中に単一縮退故障が発生した場合に当該単一縮退故障が少なくとも前記探索対象等価故障ｆｊを含む等価故障の集合に含まれる確率ｐ（ｆｊ）を算出する故障確率算出部と、
前記挿入位置Ｇ（ｆｊ）のパターンのそれぞれに関して、式：ｅ（ｆｊ）＝ｐ（ｆｊ）／ｎ（ｆｊ）で与えられるパラメータｅ（ｆｊ）を算出し、前記算出されたパラメータｅ（ｆｊ）のうち最大値が得られる前記挿入位置Ｇ（ｆｍａｘ）を探索する判断部と、
前記挿入位置Ｇ（ｆｍａｘ）に前記ｎ（ｆｍａｘ）個のテストポイントをそれぞれ挿入するテストポイント挿入部と
を備える
回路設計システム。
【請求項９】
請求項８に記載の回路設計システムであって、
前記所定数は１であり、
前記挿入位置探索部は、前記探索対象等価故障ｆｊが独立故障となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する
回路設計システム。
【請求項１０】
請求項９に記載の回路設計システムであって、
更に、前記探索対象等価故障ｆｊに関する前記挿入位置Ｇ（ｆｊ）に前記テストポイントが挿入された際に同時に独立故障となる前記等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出する独立故障抽出部を備え、
前記故障確率算出部は、前記単一縮退故障が前記集合Ｆｓ（ｆｊ）に含まれる確率を、前記確率ｐ（ｆｊ）として算出する
回路設計システム。
【請求項１１】
請求項８に記載の回路設計システムであって、
前記所定数は２以上の整数Ｎであり、
Ｎ個の等価故障が互いに隣接するノードに位置し、且つ、他の故障との等価関係が解消されている場合、当該Ｎ個の等価故障は独立故障集団と参照され、
前記挿入位置探索部は、前記探索対象等価故障ｆｊが独立故障集団の１要素となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する
回路設計システム。
【請求項１２】
請求項１１に記載の回路設計システムであって、
更に、前記探索対象等価故障ｆｊに関する前記挿入位置Ｇ（ｆｊ）に前記テストポイントが挿入された際に同時に独立故障集団の要素となる前記等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出する独立故障集団抽出部を備え、
前記故障確率算出部は、前記単一縮退故障が前記集合Ｆｓ（ｆｊ）に含まれる確率を、前記確率ｐ（ｆｊ）として算出する
回路設計システム。
【請求項１３】
請求項１１又は１２に記載の回路設計システムであって、
前記整数Ｎは２である
回路設計システム。
【請求項１４】
請求項８に記載の回路設計システムであって、
前記故障確率算出部は、前記単一縮退故障が前記探索対象等価故障ｆｊと一致する確率を、前記確率ｐ（ｆｊ）として算出する
回路設計システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計技術に関する。特に、本発明は、テストポイント挿入（Test Point Insertion）法に基づいて回路設計処理を行う回路設計システム及び回路設計プログラムに関する。
【背景技術】
【０００２】
半導体集積回路の分野において、生産された製品にはある割合で不良品が含まれる可能性がある。よって、テスト工程において不良品が除去され、良品のみが出荷される。このときの良品率は歩留まりと呼ばれる。歩留まりを向上させるためには、故障解析（failure analysis）により故障の原因を明らかにし、製造プロセスを改善することが必要である。
【０００３】
しかしながら、近年、集積回路の微細化に伴い、その故障解析は困難になってきている。それは、故障解析装置の分解能が、集積回路中の素子サイズに対して不足しつつあるためである。例えば、従来、故障解析装置として、エミッション顕微鏡、ＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）装置、ＬＶＰ（Laser Voltage Probe）といった光学的故障解析装置が用いられてきた。このような光学的故障解析装置は、赤外領域の長波長光を用いており、回折限界の影響により、コンマ数ミクロン以下の分解能は得られない。
【０００４】
上述の光学的故障解析装置よりも高い分解能を有する装置として、電子ビーム（ＥＢ：Electron Beam）解析装置も知られている。ＥＢ解析装置の場合、解析対象の配線に電子ビームを直接照射する必要がある。しかしながら、配線層数が８層前後まで増加している現状では、解析対象の配線が露出していないケースが多いため、ＥＢ解析装置の適用はやはり困難である。
【０００５】
また、スキャンテスト等のＬＳＩテストの結果に基づいて故障箇所を推測する故障診断（fault diagnosis）も広く用いられている。しかしながら、故障箇所が多くの等価故障（equivalent faults）を含んでいる場合、故障診断では真の故障箇所を特定することができず、複数の故障候補が抽出されてしまう。その場合、やはり測定を通して、複数の故障候補から真の故障箇所を特定する必要がある。そのためには、収束イオンビーム（ＦＩＢ：Focused Ion Beam）装置を用い、測定対象の配線を露出させる必要がある。そして、配線露出加工が実施された後に、ＥＢ解析装置を用いて測定が行われる。しかしながら、故障候補の数が非常に多くなると、莫大な工数が必要となり、故障解析に要する作業時間は増大してしまう。
【０００６】
このような故障解析を容易化するテスト容易化設計（ＤＦＴ：Design For Testability）の一つとして、「テストポイント挿入（Test Point Insertion）」が知られている。ＴＰＩによれば、テスタビリティ（制御性、観測性）を高めるために、設計対象の回路にテストポイントと呼ばれるレジスタが挿入される（例えば、特許文献１、特許文献２を参照）。
【０００７】
このうち特許文献２（特願２００５−３１３９５３号公報）には、本願発明者によって先に発明された故障解析容易化技術が記載されている。尚、この先の出願は、現段階では未公開であることに留意されたい。先の出願に係る故障解析容易化技術（以下、「従来方式」と参照される）によれば、観測ポイント（テストポイント）の挿入位置の決定に工夫がなされ、より少ない観測ポイントで故障解析容易性を効率良く向上させることが可能となる。
【０００８】
図１には、例として、従来方式のある実施の形態に係る回路設計システムの構成が示されている。その回路設計システムは、入力部１１０１、記憶部１１０３、回路配置部１１０５、セル間距離抽出部１１０７、故障候補抽出部１１０９、判断部１１１１、観測ポイント挿入部１１１３、回路配線部１１１５、及び出力部１１１７を備えている。判断部１１１１は、故障解析容易性評価部１１１９及び挿入位置決定部１１２１を含んでいる。その回路設計システムの動作は次の通りである。
【０００９】
まず、ネットリストＮＥＴが、入力部１１０１により入力され、記憶部１１０３に格納される。回路配置部１１０５は、そのネットリストＮＥＴを参照し、セル群の配置を行う。セル配置を示すセル配置データＡＲＲは、記憶部１１０３に格納され、また、セル間距離抽出部１１０７に出力される。セル間距離抽出部１１０７は、配置データＡＲＲを参照し、セル間の距離情報を抽出・算出する。得られたセル間距離を示すセル間距離データＤＩＳは、判断部１１１１に出力される。
【００１０】
故障候補抽出部１１０９は、ネットリストＮＥＴを参照して、等価故障群（equivalent fault class）を抽出する。等価故障群は、等価な関係を有する複数の故障候補からなり、外部からの測定では等価故障群中の故障箇所は特定できない。例えば、等価故障群Ｇ１,Ｇ２…ＧＩ（Ｉは１以上の整数）が抽出されるとする。各々の等価故障群Ｇｉ（ｉは１以上Ｉ以下の整数）は、複数の等価故障ノードＮｉ１，Ｎｉ２…ＮｉＪｉ（以下、単にノードと参照される）を含んでいる。Ｊｉは、等価故障群Ｇｉに含まれるノード数（故障候補数）である。故障候補抽出部１１０９は、抽出された等価故障群Ｇｉを示す故障候補データＣＡＮを、判断部１１１１に出力する。
【００１１】
判断部１１１１は、故障候補データＣＡＮとセル間距離データＤＩＳに基づいて、観測ポイントが挿入されるべき「対象ノード」を複数のノードから決定する。具体的には、まず、判断部１１１１の故障解析容易性評価部１１１９は、次の式（１）で与えられるパラメータＭを算出する。
【００１２】
【数１】
2008101925.tif 000003
【００１３】
上記式（１）において、パラメータＰｉは、単一の縮退故障（stuck-at fault）が発生する際に当該縮退故障が等価故障群Ｇｉに含まれる確率を表す。セル間の距離が大きい回路領域では、セル間を接続する配線も長くなるため、故障が発生する確率が高くなる。従って、単一縮退故障が等価故障群Ｇｉに含まれる確率Ｐｉは、例えば、次の式（２）で与えられる。
【００１４】
【数２】
2008101925.tif 000004
【００１５】
上記式（２）において、Ｌａｌｌは、全ての等価故障群Ｇ１〜ＧＩ、あるいは、回路全体に含まれる全配線の長さの合計である。Ｌｉｊは、ある等価故障群Ｇｉに含まれる複数のノードＮｉ１，Ｎｉ２…ＮｉＪｉのそれぞれの配線長である（ｊは１以上Ｊｉ以下の整数）。ここで、故障解析容易性評価部１１１９は、セル間距離データＤＩＳで示されるセル間の距離を参照することによって、各配線長Ｌｉｊを推測することができる。
【００１６】
上記式（１）で示されるように、パラメータＭは、全ての等価故障群Ｇ１〜ＧＩに対するパラメータＪｉ・Ｐｉの和で与えられる。このパラメータＭは、回路中の任意の場所で単一縮退故障が発生した場合の等価故障ノード数（故障候補数）の“平均値”を意味する。故障解析を容易にするためには、故障発生時の故障候補数の平均値、すなわち、パラメータＭを減少させればよい。その意味で、パラメータＭは、「故障解析容易性」と参照される。故障解析容易性Ｍを向上させるためには、つまり、パラメータＭを減少させるためには、観測ポイントを適当な位置に挿入すればよい。
【００１７】
判断部１１１１の挿入位置決定部１１２１は、故障解析容易性Ｍが“効率良く”向上するような観測ポイント挿入位置（対象ノード）を決定する。例えば、挿入位置決定部１１２１は、パラメータＭが最も減少するように対象ノードを決定する。例えば、最大のノード数Ｊｉを有する１つの等価故障群Ｇｉは、大きなパラメータＪｉ・Ｐｉを有しており、パラメータＭに大きく寄与している。従って、その１つの等価故障群Ｇｉに含まれる等価故障ノードＮｉ１，Ｎｉ２…ＮｉＪｉから対象ノードを選択することによって、パラメータＭを大きく下げることができる。多くの等価故障ノードを有する等価故障群に観測ポイントを優先的に挿入することによって、故障解析容易性Ｍを効率よく向上させることが可能となる。
【００１８】
このようにして、判断部１１１１は、観測ポイントが挿入されるべき対象ノードを決定し、決定された対象ノードを示す観測ポイント挿入位置データＰＮＴを生成する。観測ポイント挿入部１１１３は、ネットリストＮＥＴ及び観測ポイント挿入位置データＰＮＴを参照し、対象ノードに少なくとも１つの観測ポイントを挿入する。これにより、ネットリストＮＥＴは更新される。
【００１９】
必要に応じて、上述の処理が繰り返される。必要な観測ポイントの挿入処理が終了すると、回路配線部１１１５は、記憶部１１０３からネットリストＮＥＴと配置データＡＲＲを読み出す。そして、回路配線部１１１５は、ネットリストＮＥＴ及び配置データＡＲＲに基づいて、配線処理（routing）を行う。これにより、設計対象回路のレイアウトを示すレイアウトデータＬＡＹが作成される。レイアウトデータＬＡＹは、出力部１１１７により出力される。
【００２０】
以上に説明されたように、従来方式によれば、ノード数Ｊｉに基づいて対象ノードが決定される。例えば、最大のノード数Ｊｉを有する等価故障群Ｇｉで故障が発生する確率は、全ての等価故障群のうちで最も高い可能性がある。よって、最大のノード数Ｊｉを有する１つの等価故障群Ｇｉから対象ノードが選択され、その対象ノードに観測ポイントが優先的に挿入される。これにより、回路中の任意の場所で単一縮退故障が発生した場合の故障候補数の平均値（パラメータＭ）が、効率的に低減される。すなわち、より少ない観測ポイントの挿入数で、故障解析容易性Ｍを向上させることが可能となる。
【００２１】
【特許文献１】特開２００５−１３５２２６号公報
【特許文献２】特願２００５−３１３９５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従来方式によれば、故障が発生した際の故障候補数の“平均値”が低減され、それにより故障解析が容易になる。しかし、それは必ずしも故障診断を通して故障箇所が１ノードに絞り込まれることを意味しない。その理由は、故障候補数が大きい等価故障群に対して優先的に観測ポイント（テストポイント）が挿入されるからである。故障発生時の故障候補数の“平均値”は低減されるものの、故障候補の数は必ずしも１になるとは限らない。
【００２３】
「故障解析容易性の向上」は、様々な観点から考えることができる。ある観点では、故障解析容易性の向上とは、従来方式のように故障発生時の故障候補数の平均値を低減することであろう。また他の観点として、故障箇所を絞り込みやすくすることも、故障解析容易性の向上に寄与すると考えられる。故障が発生した際に、故障候補数を少なくとも指定された数まで絞り込める確率が高くなるような技術が望まれる。
【課題を解決するための手段】
【００２４】
本発明の第１の観点において、テストポイント挿入法を用いた回路設計処理をコンピュータに実行させる回路設計プログラムが提供される。その回路設計処理は、（Ａ）回路のネットリストを参照して、回路で発生し得る全ての縮退故障から、互いに等価な関係にある複数の等価故障ｆｊを抽出するステップと、（Ｂ）複数の等価故障ｆｊの各々を探索対象等価故障として、探索対象等価故障ｆｊと等価な関係となる等価故障の数が所定数となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索するステップと、（Ｃ）回路中に単一縮退故障が発生した場合に当該単一縮退故障が少なくとも探索対象等価故障ｆｊを含む等価故障の集合に含まれる確率ｐ（ｆｊ）を算出するステップと、（Ｄ）挿入位置Ｇ（ｆｊ）のパターンのそれぞれに関して、式：ｅ（ｆｊ）＝ｐ（ｆｊ）／ｎ（ｆｊ）で与えられるパラメータｅ（ｆｊ）を算出するステップと、（Ｅ）算出されたパラメータｅ（ｆｊ）のうち最大値が得られる挿入位置Ｇ（ｆｍａｘ）を、テストポイントが挿入される位置として決定するステップと、（Ｆ）決定された挿入位置Ｇ（ｆｍａｘ）に対して、ｎ（ｆｍａｘ）個のテストポイントをそれぞれ挿入するステップと、を有する。
【００２５】
例えば、上記所定数は１である。その場合、上記（Ｂ）ステップにおいて、探索対象等価故障ｆｊが「独立故障」となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）が探索される。ここで、独立故障とは、等価な関係となる等価故障が自分自身だけである故障のことであり、他の故障との等価関係が解消された故障のことである。すなわち、独立故障の位置は、故障診断によって特定することができる。単一縮退故障が発生した際、その単一縮退故障が独立故障であるならば、故障診断によりその故障箇所を１ノードに絞り込むことができる。よって、単一縮退故障が発生する確率が高いノードを、優先的に独立故障ノードにすることが好ましい。
【００２６】
次に、挿入位置Ｇ（ｆｊ）へのテストポイント挿入により、探索対象等価故障ｆｊと同時に独立故障となる等価故障ｆｊの集合Ｆｓ（ｆｊ）が求められる。集合Ｆｓ（ｆｊ）は、探索対象等価故障ｆｊを含む複数の等価故障ｆｊから構成され得る。単一縮退故障が発生した際、当該縮退故障が独立故障の集合Ｆｓ（ｆｊ）に含まれていれば、故障診断により故障箇所を１ノードに絞り込むことができる。よって、上記（Ｃ）ステップにおいて、単一縮退故障が集合Ｆｓ（ｆｊ）に含まれる確率ｐ（ｆｊ）が算出される。挿入位置Ｇ（ｆｊ）にテストポイントが挿入されていれば、確率ｐ（ｆｊ）で集合Ｆｓ（ｆｊ）に縮退故障が発生したとしても、故障箇所を特定することができる。言い換えれば、挿入位置Ｇ（ｆｊ）にテストポイントを挿入することによって、確率ｐ（ｆｊ）に応じた分だけ、故障解析容易性が改善する。その意味で、確率ｐ（ｆｊ）を「解析容易性改善度」と呼ぶことができる。
【００２７】
テストポイント挿入による効果を大きくするためには、高い解析容易性改善度ｐ（ｆｊ）が得られる挿入位置Ｇ（ｆｊ）にテストポイントを挿入することが好適である。但し、必要なテストポイントの数ｎ（ｆｊ）は様々であるので、解析容易性改善度ｐ（ｆｊ）をテストポイントの数ｎ（ｆｊ）で規格化することが便利である。そのため、上記（Ｄ）ステップにおいて、式：ｅ（ｆｊ）＝ｐ（ｆｊ）／ｎ（ｆｊ）に従ってパラメータｅ（ｆｊ）が算出される。パラメータｅ（ｆｊ）は、規格化された解析容易性改善度であり、テストポイント一つあたりの「解析容易性改善率」と呼ぶことができる。
【００２８】
本発明によれば、最大の解析容易性改善率ｅ（ｆｍａｘ）が得られる挿入位置Ｇ（ｆｍａｘ）が、最終的なテストポイント挿入位置として決定される。そして、その挿入位置Ｇ（ｆｍａｘ）に対して、ｎ（ｆｍａｘ）個のテストポイントがそれぞれ挿入される。その結果、故障が発生した際に故障診断により故障箇所を１ノードに絞り込める確率が、従来方式よりも高くなる。
【００２９】
尚、上記所定数は、１に限られない。上記所定数は、２以上の整数であってもよい。その場合、故障が発生した際に故障候補数を少なくとも指定された数まで絞り込める確率が、従来方式よりも高くなる。
【００３０】
本発明の第２の観点において、テストポイント挿入法に基づく回路設計システムが提供される。その回路設計システムは、記憶部と、等価故障抽出部と、挿入位置探索部と、故障確率算出部と、判断部と、テストポイント挿入部とを備える。記憶部には、回路のネットリストが格納される。等価故障抽出部は、ネットリストを参照して、回路で発生し得る全ての縮退故障から、互いに等価な関係にある複数の等価故障ｆｊを抽出する。挿入位置探索部は、複数の等価故障ｆｊの各々を探索対象等価故障として、探索対象等価故障ｆｊと等価な関係となる等価故障の数が所定数となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する。故障確率算出部は、回路中に単一縮退故障が発生した場合に当該単一縮退故障が少なくとも探索対象等価故障ｆｊを含む等価故障の集合に含まれる確率ｐ（ｆｊ）を算出する。判断部は、挿入位置Ｇ（ｆｊ）のパターンのそれぞれに関して、式：ｅ（ｆｊ）＝ｐ（ｆｊ）／ｎ（ｆｊ）で与えられるパラメータｅ（ｆｊ）を算出し、算出されたパラメータｅ（ｆｊ）のうち最大値が得られる挿入位置Ｇ（ｆｍａｘ）を探索する。テストポイント挿入部は、挿入位置Ｇ（ｆｍａｘ）にｎ（ｆｍａｘ）個のテストポイントをそれぞれ挿入する。
【発明の効果】
【００３１】
本発明によれば、故障が発生した際に故障候補数を少なくとも指定された数まで絞り込める確率が高くなる。その結果、故障解析容易性が向上する。
【発明を実施するための最良の形態】
【００３２】
添付図面を参照して、本発明に係る回路設計技術（故障解析容易化技術）を説明する。本発明において、回路設計はＴＰＩ手法に基づいて行われる。
【００３３】
１．第１の実施の形態
１−１．構成及び処理の概要
図２は、本発明の第１の実施の形態に係る回路設計システムの構成を示すブロック図である。その回路設計システムは、記憶部１、レイアウト部２、及びテストポイント処理部３を備えている。記憶部１には、設計対象の回路の接続情報を示すネットリストＮＥＴや、そのレイアウトを示すレイアウトデータＬＡＹが格納される。レイアウト部２は、レイアウト処理を行い、ネットリストＮＥＴからレイアウトデータＬＡＹを作成する。
【００３４】
テストポイント処理部３は、テストポイントの挿入処理を行う。テストポイントの挿入は、レイアウト処理の前に行われる。あるいは、テストポイントの挿入は、一旦レイアウトデータＬＡＹが作成された後に行われてもよい。その場合、レイアウト部２は、テストポイント挿入処理後に、再度レイアウトデータＬＡＹを作成する。このテストポイント処理部３は、縮退故障抽出部１０、等価故障抽出部２０、挿入位置探索部３０、独立故障抽出部４０、故障確率算出部５０、判断部９０、及びテストポイント挿入部８０を含んでいる。判断部９０は、改善効果算出部６０と挿入位置決定部７０とを有している。
【００３５】
図３は、本実施の形態に係るテストポイント挿入処理を要約的に示すフローチャートである。図２及び図３を参照して、本実施の形態に係るテストポイント挿入処理を概略的に説明する。
【００３６】
まず、テストポイント処理部３は、記憶部１からネットリストＮＥＴを読み出す（ステップＳ１）。次に、縮退故障抽出部１０は、ネットリストＮＥＴを参照して、設計対象回路で発生し得る全ての縮退故障ｆｉを抽出する（ステップＳ１０）。次に、等価故障抽出部２０は、全ての縮退故障ｆｉから互いに等価な関係にある複数の等価故障ｆｊを抽出する（ステップＳ２０）。等価故障ｆｊの集合は、縮退故障ｆｉの集合の一部である。
【００３７】
次に、挿入位置探索部３０は、等価故障ｆｊの各々（以下、探索対象等価故障ｆｊと参照される）に関して、次のような処理を行う。すなわち、挿入位置探索部３０は、探索対象等価故障ｆｊが「独立故障」となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する（ステップＳ３０）。独立故障とは、等価な関係となる等価故障が自分自身だけである故障のことであり、他の故障との等価関係が解消された故障のことである。つまり、挿入位置探索部３０は、探索対象等価故障ｆｊと等価な関係となる等価故障の数が「１」となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する。
【００３８】
上述の挿入位置Ｇ（ｆｊ）にテストポイントが挿入された場合、探索対象等価故障ｆｊだけでなく、他の等価故障ｆｊも同時に独立故障となる可能性がある。本実施の形態によれば、そのような他の等価故障ｆｊも考慮に入れられる。そのため、独立故障抽出部４０は、挿入位置Ｇ（ｆｊ）にテストポイントが挿入された際に同時に独立故障となる等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出する（ステップＳ４０）。
【００３９】
単一縮退故障が発生した際、当該縮退故障が独立故障の集合Ｆｓ（ｆｊ）に含まれていれば、故障診断により故障箇所（故障候補）を１ノードに絞り込むことができる。よって、故障確率算出部５０は、単一縮退故障が発生した場合に当該単一縮退故障が上記集合Ｆｓ（ｆｊ）に含まれる確率ｐ（ｆｊ）を算出する（ステップＳ５０）。セル間の距離が大きい回路領域では、セル間を接続する配線も長くなるため、故障が発生する確率が高くなる。従って、単一縮退故障が集合Ｆｓ（ｆｊ）に含まれる確率ｐ（ｆｊ）は、例えば、次の式（３）で与えられる。
【００４０】
【数３】
2008101925.tif 000005
【００４１】
上記式（３）において、ｌＡＬＬは、設計対象回路全体に含まれる全配線の長さの合計である。ｌｓ（ｆｊ）は、集合Ｆｓ（ｆｊ）に含まれる等価故障ｆｊのノードの配線長の合計であり、次の式（４）で与えられる。
【００４２】
【数４】
2008101925.tif 000006
【００４３】
上記式（４）において、ｌ（ｊ）は、各等価故障ｆｊのノードの配線長である。配線長ｌ（ｊ）は、例えば、セル間の距離（ユークリッド距離やマンハッタン距離）から近似的に求めることが可能である。セル間の距離に関する情報の取得は、例えば、レイアウト部２の一機能として提供される。具体的には、図２に示されるように、レイアウト部２は配線長取得部５を有している。その配線長取得部５は、セル配置処理の結果に基づいて、配線長ｌ（ｊ）を近似的に算出することができる。あるいは、配線長取得部５は、レイアウト処理の結果に基づいて、配線長ｌ（ｊ）を正確に算出することもできる。算出された配線長ｌ（ｊ）を示す配線長データＬＥＮは、テストポイント処理部３に供給される。故障確率算出部５０は、その配線長データＬＥＮを参照することによって、上記確率ｐ（ｆｊ）を算出することができる。
【００４４】
次に、判断部９０は、どの挿入位置Ｇ（ｆｊ）にテストポイントを挿入するべきかを判断する。挿入位置Ｇ（ｆｊ）にテストポイントが挿入されている場合、確率ｐ（ｆｊ）で集合Ｆｓ（ｆｊ）に縮退故障が発生したとしても、故障箇所を特定することができる。言い換えれば、挿入位置Ｇ（ｆｊ）にテストポイントを挿入することによって、確率ｐ（ｆｊ）に応じた分だけ、故障解析容易性が改善する。その意味で、確率ｐ（ｆｊ）を「解析容易性改善度」と呼ぶこともできる。テストポイント挿入による効果を大きくするためには、高い解析容易性改善度ｐ（ｆｊ）が得られる挿入位置Ｇ（ｆｊ）にテストポイントを挿入することが好適である。但し、必要なテストポイントの数ｎ（ｆｊ）は様々であるので、解析容易性改善度ｐ（ｆｊ）をテストポイントの数ｎ（ｆｊ）で規格化することが便利である。そのため、判断部９０の改善効果算出部６０は、次式（５）で与えられるパラメータｅ（ｆｊ）を算出する。
【００４５】
【数５】
2008101925.tif 000007
【００４６】
このパラメータｅ（ｆｊ）は、規格化された解析容易性改善度であり、テストポイント一つあたりの「解析容易性改善率」と呼ぶことができる。改善効果算出部６０は、挿入位置Ｇ（ｆｊ）のパターンのそれぞれに関して、解析容易性改善率ｅ（ｆｊ）を算出する（ステップＳ６０）。そして、挿入位置決定部７０は、算出されたｅ（ｆｊ）のうち最大の解析容易性改善率ｅ（ｆｍａｘ）が得られる挿入位置Ｇ（ｆｍａｘ）を、最終的なテストポイント挿入位置として決定する（ステップＳ７０）。このようにして、判断部９０は、テストポイントが挿入されるべき位置Ｇ（ｆｍａｘ）を決定する。
【００４７】
テストポイント挿入部８０は、決定された挿入位置Ｇ（ｆｍａｘ）に対してｎ（ｆｍａｘ）個のテストポイントをそれぞれ挿入する（ステップＳ８０）。その結果、ネットリストＮＥＴが更新される。テストポイントが挿入されたネットリストＮＥＴは、記憶部１に格納される。
【００４８】
更にテストポイントの挿入が必要な場合（ステップＳ９０；Ｙｅｓ）、上述の処理Ｓ１〜Ｓ８０が繰り返される。必要なテストポイントの挿入が終了すると（ステップＳ９０；Ｎｏ）、テストポイント処理部３による処理は終了する。その後、レイアウト部２は、記憶部１からネットリストＮＥＴを読み出し、レイアウト処理を行う。作成されたレイアウトデータＬＡＹは記憶部１に格納される。そして、そのレイアウトデータＬＡＹに基づいて、設計された半導体集積回路が製造される。その結果、故障解析が容易な半導体集積回路が得られる。
【００４９】
１−２．テストポイント挿入処理の詳細
次に、例を挙げることによって、本実施の形態に係るテストポイント挿入処理を詳細に説明する。
【００５０】
ステップＳ１：ネットリストの入力
テストポイント処理部３は、記憶部１からネットリストＮＥＴを読み出す。図４は、ゲートレベルのネットリストＮＥＴで示される論理回路の一例を概念的に示している。図４に示される論理回路は、ＮＡＮＤ素子、ＮＯＲ素子、インバータ素子、及び６個のノードＮＡ〜ＮＦを有している。ＮＡＮＤ素子の入力は、ノードＮＡ及びＮＢに接続されており、その出力はノードＮＣに接続されている。インバータ素子の入力はノードＮＤに接続されており、その出力はノードＮＥに接続されている。ＮＯＲ素子の入力はノードＮＣ及びＮＥに接続されており、その出力はノードＮＦに接続されている。各ノードの脇の括弧（）内の数値は、各ノードの配線長を表している。以下、図４で示された論理回路に対する処理が例示される。
【００５１】
ステップＳ１０：縮退故障の抽出
縮退故障抽出部１０は、ネットリストＮＥＴから、設計対象回路で発生し得る全ての縮退故障ｆｉを抽出する。図５は、抽出された縮退故障ｆ１〜ｆ１２のリストを示している。図５に示されるように、各ノードにおいて「０縮退故障（stuck-at-0 fault）」及び「１縮退故障（stuck-at-1 fault）」の両方が発生し得る。
【００５２】
ステップＳ２０：等価故障の抽出
「等価故障（equivalent fault）」とは、故障診断では場所の特定が不可能な故障のことである。例えば、ノードＮＣで１縮退故障が発生した場合、ノードＮＦの論理は常に「０」に縮退する。よって、故障ｆ６（ノードＮＣの１縮退故障）と故障ｆ１１（ノードＮＦの０縮退故障）とは互いに等価であり、どちらが真の故障かを故障診断で判別することは不可能である。つまり、故障ｆ６と故障ｆ１１はいずれも等価故障である。
【００５３】
一方、自分自身以外に等価故障をひとつも持たない故障は、「独立故障（independent fault）」と参照される。つまり、独立故障とは、等価な関係となる等価故障が自分自身だけである故障のことであり、他の故障との等価関係が解消された故障のことである。独立故障の位置は、故障診断によって特定することができる。
【００５４】
等価故障抽出部２０は、全ての縮退故障ｆｉから等価故障ｆｊを抽出する。図６は、抽出された等価故障ｆｊを示している。ここで、互いに等価な関係を有する一連の故障群は、「等価故障群（equivalent fault class）」と参照される。第１等価故障群は、互いに等価な故障ｆｊ＝｛ｆ１，ｆ３，ｆ６，ｆ７，ｆ１０，ｆ１１｝から構成されている。第２等価故障群は、互いに等価な故障ｆｊ＝｛ｆ８，ｆ９｝から構成されている。これら以外の故障は、独立故障である。
【００５５】
図６で示された等価故障のうちいずれかが発生した場合、故障診断だけで真の故障箇所を特定することはできない。故障診断の精度を向上させるためには、回路にテストポイントを挿入する必要がある。図４中の符号Ｐ１〜Ｐ７は、テストポイントの挿入位置の候補を表している。ここで、説明を単純化するために、セル内で故障は発生しないとする。また、挿入位置Ｐ１〜Ｐ７は、素子の入出力端子の直近に位置するとする。また、インバータ素子に関しては、入力と出力のいずれかにテストポイントを挿入すれば十分であり、本例ではノードＮＤにはテストポイントは挿入されないとする。
【００５６】
以下、挿入位置Ｐ１〜Ｐ７のうちどこにテストポイントが挿入されるべきかを決定する処理が行われる。
【００５７】
ステップＳ３０：独立故障化に必要なテストポイントの数及び挿入位置の探索
挿入位置探索部３０は、等価故障ｆｊの各々（以下、探索対象等価故障ｆｊと参照される）に関して、次のような処理を行う。すなわち、挿入位置探索部３０は、探索対象等価故障ｆｊと他の等価故障ｆｊとの等価関係を調べ、その等価関係を解消するのに必要なテストポイントの挿入位置Ｇ（ｆｊ）を探索する。つまり、挿入位置探索部３０は、探索対象等価故障ｆｊが独立故障となるために必要なテストポイントの挿入位置Ｇ（ｆｊ）を探索する。必要な挿入位置Ｇ（ｆｊ）が決まれば、必要なテストポイントの数ｎ（ｆｊ）も自動的に決まる。
【００５８】
図７は、等価故障ｆｊのそれぞれに関する挿入位置Ｇ（ｆｊ）及び個数ｎ（ｆｊ）を示している。例えば、故障ｆ１（ノードＮＡの０縮退故障）を独立故障にするためには、図４中の位置Ｐ１にテストポイントを挿入する必要がある。故障ｆ６（ノードＮＣの１縮退故障）を独立故障にするためには、図４中の位置Ｐ３とＰ５の２箇所にテストポイントを挿入する必要がある。また、位置Ｐ４に１つのテストポイントが挿入される場合、等価故障ｆ７、ｆ８、ｆ９の各々が独立故障となることが分かる。つまり、Ｇ（ｆ７）＝Ｇ（ｆ８）＝Ｇ（ｆ９）＝Ｐ４という関係がある。
【００５９】
ステップＳ４０：独立故障となる等価故障の集合の抽出
次に、独立故障抽出部４０は、挿入位置Ｇ（ｆｊ）にテストポイントが挿入された際に、探索対象等価故障ｆｊと同時に独立故障となる等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出する。例えば、図７で示されたように、故障ｆ７を独立故障化するためには、位置Ｐ４にテストポイントを挿入する必要がある。この時、故障ｆ７だけでなく、故障ｆ８及びｆ９も独立故障となる。従って、挿入位置Ｇ（ｆ７）に対応する集合Ｆｓ（ｆ７）＝｛ｆ７，ｆ８，ｆ９｝である。また、挿入位置が同じであるため、故障ｆ８及びｆ９に関しても同じ集合Ｆｓ＝｛ｆ７，ｆ８，ｆ９｝が得られる。
【００６０】
このように、ある挿入位置Ｇ（ｆｊ）に対して、集合Ｆｓ（ｆｊ）は一意に定まる。挿入位置Ｇ（ｆｊ）のパターンには重複が存在し得るため、等価故障ｆｊ毎ではなく、挿入位置Ｇ（ｆｊ）のパターン毎に集合Ｆｓ（ｆｊ）を求めることが便利である。図７から、挿入位置Ｇ（ｆｊ）のパターンは、（１）Ｐ１のみ、（２）Ｐ２のみ、（３）Ｐ３及びＰ５、（４）Ｐ４のみ、（５）Ｐ４及びＰ６、（６）Ｐ７のみ、の６種類に集約されることが分かる。それらパターンをＧ（ｋ）とする（ｋ＝１〜６）。
【００６１】
図８は、挿入位置Ｇ（ｋ）のパターンのそれぞれに対して求められた集合Ｆｓ（ｋ）を示している。図８に示されるように、挿入位置Ｇ（１）に対応する集合Ｆｓ（１）の要素は、故障ｆ１だけである。挿入位置Ｇ（４）に対応する集合Ｆｓ（４）の要素は、故障ｆ７，故障ｆ８，及び故障ｆ９である。
【００６２】
ステップＳ５０：故障発生確率の算出
次に、故障確率算出部５０は、単一縮退故障が発生した場合に当該単一縮退故障が上記集合Ｆｓ（ｆｊ）に含まれる確率ｐ（ｆｊ）を算出する。確率ｐ（ｆｊ）は、既出の式（３）及び式（４）に基づいて算出される。この時、上述の理由と同じ理由により、等価故障ｆｊ毎ではなく、挿入位置Ｇ（ｋ）のパターン毎に確率ｐ（ｋ）を算出することが便利である。その場合、“ｆｊ”を単に“ｋ”に置き換えればよく、確率ｐ（ｋ）は、次の式（６）及び式（７）で与えられる。
【００６３】
【数６】
2008101925.tif 000008
【００６４】
【数７】
2008101925.tif 000009
【００６５】
式（６）及び式（７）は、既出の式（３）及び式（４）のそれぞれと等価である。確率ｐ（ｋ）は、集合Ｆｓ（ｋ）に含まれる故障の発生確率であり、また、挿入位置Ｇ（ｋ）によって得られる「解析容易性改善度」である。
【００６６】
図９は、パターン（ｋ）のそれぞれに関して、式（６）及び式（７）を用いて算出された確率ｐ（ｋ）を示している。設計対象回路に含まれる全配線の配線長の合計ｌＡＬＬは、２０である（図４参照）。例えば、“パターン１”の場合、配線長ｌｓ（１）は３である。従って、確率ｐ（１）は７．５０％である。また、“パターン４”の場合、集合Ｆｓ（４）は故障ｆ７、ｆ８、ｆ９を含んでおり、総配線長ｌｓ（４）は７（＝２＋２＋３）である。従って、確率ｐ（４）は１７．５％である。
【００６７】
ステップＳ６０：解析容易性改善率の算出
次に、改善効果算出部６０は、上記確率ｐ（ｋ）と上記個数ｎ（ｋ）に基づいて、テストポイント１個あたりの解析容易性改善率ｅ（ｋ）を算出する。解析容易性改善率ｅ（ｋ）は、既出の式（５）と等価な次の式（８）で与えられる。
【００６８】
【数８】
2008101925.tif 000010
【００６９】
図１０は、パターン（ｋ）のそれぞれに関して、式（８）を用いて算出された解析容易性改善率ｅ（ｋ）を示している。“パターン５”に対する解析容易性改善度ｐ（５）は最大（＝２５％）であったが、その場合２個のテストポイントが必要なので、解析容易性改善率ｅ（ｋ）は１２．５０％となる。一方、“パターン４”に対する解析容易性改善度ｐ（４）は１７．５％（＜２５％）であったが、必要なテストポイントは１個なので、解析容易性改善率ｅ（ｋ）は１７．５％のままである。結果、図１０に示されるように、“パターン４”の場合、すなわち、位置Ｐ４に１個のテストポイントが挿入される場合に、解析容易性改善率が最大となる。
【００７０】
ステップＳ７０：テストポイント挿入位置の決定
テストポイント挿入による効果を大きくするためには、高い解析容易性改善率ｅ（ｋ）が得られる挿入位置Ｇ（ｋ）にテストポイントを挿入することが好適である。本実施の形態において、挿入位置決定部７０は、最大の解析容易性改善率ｅ（ｆｍａｘ）が得られる挿入位置Ｇ（ｆｍａｘ）を、最終的なテストポイント挿入位置として決定する。本例の場合、挿入位置Ｇ（４）＝Ｐ４が、テストポイント挿入位置として決定される。
【００７１】
ステップＳ８０：テストポイントの挿入
テストポイント挿入部８０は、決定された挿入位置Ｇ（ｆｍａｘ）に対してｎ（ｆｍａｘ）個のテストポイントをそれぞれ挿入する。本例の場合、図４中の位置Ｐ４に、１個のテストポイントが挿入される。
【００７２】
ステップＳ９０：
引き続きテストポイントの挿入が行われる場合には、処理はステップＳ１に戻り、同様の処理が繰り返される。例えば、上記ステップＳ８０において位置Ｐ４にテストポイントが挿入されると、故障ｆ７，ｆ８，ｆ９が独立故障となり、これらのノード及びこれらに隣接する故障ノードの解析容易性改善率ｅ（ｆｊ）が変化する。そのため、解析容易性改善率ｅ（ｆｊ）の再算出が必要になる。
【００７３】
以上に説明された手順でテストポイントの挿入を行うことにより、故障診断で故障候補を１ノードに絞り込める確率が高くなる。また、少ないテストポイントで実現されるため、故障診断で故障候補を１ノードに絞り込める確率が効率的に向上する。
【００７４】
１−３．評価
次に、本発明による効果を検証するために、ゲート数が約１００万の製品の設計データが用意された。そして、本発明に係るアルゴリズムに従ってテストポイントが挿入された場合と、従来方式に係るアルゴリズムに従ってテストポイントが挿入された場合との比較が行われた。図１１〜図１３は、製品回路の任意の配線で単一縮退故障が発生した際の故障候補（等価故障）の数の分布を示している。その分布は、各配線での故障確率を積算することによって算出された（式（３）を参照）。
【００７５】
図１１は、テストポイントが挿入される前の分布を示している。例えば、白色の領域は、等価故障数が１である独立故障を表しており、その割合は約７３％である。つまり、単一縮退故障が発生した場合、当該縮退故障は約７３％の確率で独立故障である。また、図１１より、等価故障数が５以上となる確率は約５％であることが分かる。
【００７６】
図１２は、従来方式に係るアルゴリズムに基づいてテストポイントが挿入された場合の、等価故障数の分布の変化を表している。一方、図１３は、本発明に係るアルゴリズムに基づいてテストポイントが挿入された場合の、等価故障数の分布の変化を表している。図１２及び図１３において、横軸は、テストポイントの挿入数を示している。
【００７７】
図１２及び図１３に示されるように、テストポイントの挿入数が増加するにつれて、等価故障数は小さくなっていく。これは、テストポイント挿入により故障間の等価関係が解消されるためである。また、図１２と図１３との比較により、本発明の方が従来方式よりも、等価故障数が１になる確率が高くなることがわかる。例えば、テストポイントの挿入数が５万の場合を考える。従来方式では、独立故障の割合は７７％程度であるのに対し、本発明では、独立故障の割合は８３％程度となる。つまり、同数のテストポイントが挿入された場合、縮退故障発生時に当該縮退故障が独立故障である確率は、本発明の方が高い。すなわち、本発明によれば、故障診断により故障候補を１ノードに絞り込める確率が、従来方式よりも高くなる。
【００７８】
但し、縮退故障発生時に多くの等価故障（故障候補）が存在する確率は、従来方式の方が小さくなる。例えば、テストポイントの挿入数が５万の場合を考える。従来方式では、等価故障数が１０を上回る確率はほぼ０になるのに対し、本発明では、その確率は数％である。このように、本発明によれば、等価故障数が少ない故障を中心にテストポイントが挿入されており、等価故障数が多い故障にはテストポイントが挿入されにくい。そのため、等価故障数が多いせいで故障解析が困難になる確率は、従来方式よりも高くなる。
【００７９】
１−４．効果
本発明によれば、故障が発生した際に、故障診断により故障候補を１ノードに絞り込める確率が効率的に向上する。特に、解析すべき不良サンプルが大量に存在する場合に、解析効率が格段に向上するという効果が得られる。以下、その理由を説明する。
【００８０】
故障診断において複数のノードが故障候補として挙げられた場合、真の故障箇所を特定するためには、ＦＩＢ装置を用いた配線露出加工とＥＢ解析装置を用いた観測を繰り返す必要がある。それには、莫大な工数と費用が要求される。逆に、故障診断のみで故障箇所を１ノードに絞り込むことができる故障サンプルは、解析が容易であるといえる。
【００８１】
新しい製造ラインや製品を立ち上げる際などで不良サンプル数が多い場合、全ての不良サンプルの故障解析は不可能である。よって、短時間で故障原因を特定できそうなサンプルのみを抽出することによって、故障解析の効率化が図られている。そのような解析容易なサンプルが多くなるほど、より多くの故障解析を行うことが可能となり、全体的な解析効率が向上する。従って、本発明に係る手法を用いることによって故障箇所を絞り込める確率を高くすると、不良サンプル数が大量に存在する場合でも解析容易なサンプルの割合が高くなる。結果として、全体的な解析効率が向上するという効果が得られる。
【００８２】
但し、本発明によれば、故障箇所を絞り込める確率を高くするために、故障候補数が少ない故障を中心にテストポイントが挿入される傾向があり、故障候補数が多い故障にはテストポイントが挿入されにくい。そのため、クレーム解析などで故障サンプル数が少ない場合であって、且つ、故障候補数が多い場合には、故障解析が不可能になる可能性がある。自動車や航空宇宙分野向けなどの高い信頼性が求められるＬＳＩでは、１個の市場クレーム品に対して故障解析を確実に実施することが求められる。故障解析が不可能になるケースが考えられる本手法は、このような高信頼製品の市場クレーム解析の容易化には向かない。このような高信頼製品の市場クレーム解析の容易化には、従来方式の方が適している。状況に応じて、本発明と従来方式を使い分けることが好適である。
【００８３】
２．第２の実施の形態
２−１．構成
第１の実施の形態では、等価故障ｆｊが独立故障となるようにテストポイントが挿入される。一方、第２の実施の形態では、等価故障ｆｊが「独立故障ペア」の１要素となるようにテストポイントが挿入される。ここで、独立故障ペアとは、互いに隣接するノードに位置し、且つ、他の故障との等価関係が解消されている１組の等価故障を意味する。すなわち、ある独立故障ペアは、互いに等価な２個の等価故障から構成され、それら２個の等価故障は隣接するノードに位置する。従って、第１の実施の形態では故障箇所が１ノードに絞り込まれるのに対し、第２の実施の形態では故障箇所が２ノードまで絞り込まれる。
【００８４】
図１４は、本発明の第２の実施の形態に係る回路設計システムの構成を示すブロック図である。本実施の形態において、第１の実施の形態と同様の構成には同じ符号が付され、重複する説明は適宜省略される。
【００８５】
本実施の形態によれば、第１の実施の形態と比較して、挿入位置探索部３０の代わりに、挿入位置探索部３０’が設けられている。また、独立故障抽出部４０の代わりに、独立故障ペア抽出部４０’が設けられている。挿入位置探索部３０’は、探索対象等価故障ｆｊが独立故障ペアの１要素となるために必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を探索する。独立故障ペア抽出部４０’は、挿入位置Ｇ（ｆｊ）にテストポイントが挿入された際に同時に独立故障ペアの要素となる等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出する。
【００８６】
２−２．処理
図１５は、本実施の形態に係るテストポイント挿入処理を要約的に示すフローチャートである。第１の実施の形態と同様の処理に関する説明は、適宜省略される。ステップＳ１〜Ｓ２０は、第１の実施の形態と同様である。
【００８７】
ステップＳ３０’：独立故障ペア化に必要なテストポイントの数と挿入位置の探索
挿入位置探索部３０’は、既出の図６で示された等価故障ｆｊの各々（探索対象等価故障ｆｊ）に関して、次のような処理を行う。すなわち、挿入位置探索部３０’は、探索対象等価故障ｆｊが独立故障ペアの１要素となるために必要なテストポイントの挿入位置Ｇ（ｆｊ）を探索する。必要な挿入位置Ｇ（ｆｊ）が決まれば、必要なテストポイントの数ｎ（ｆｊ）も自動的に決まる。
【００８８】
図１６は、決定された挿入位置Ｇ（ｆｊ）及び個数ｎ（ｆｊ）を示している。例えば、ノードＮＡでの故障ｆ１を考える。この時、論理ゲートを挟んで隣接するノードは、ノードＮＢ及びＮＣである（図４参照）。それらノードＮＢ、ＮＣに位置し、故障ｆ１と等価な関係を有する等価故障ｆｊは、故障ｆ３、ｆ６である。よって、独立故障ペア｛ｆ１，ｆ３｝あるいは独立故障ペア｛ｆ１，ｆ６｝が得られるようなテストポイントの挿入位置Ｇ（ｆ１）が探索される。図１６に示されるように、例えば位置Ｐ３にテストポイントを挿入することによって、故障ｆ１とｆ３は独立故障ペアとなる。
【００８９】
また、ノードＮＤでの故障ｆ７を考える。この時、論理ゲートを挟んで隣接するノードは、ノードＮＥある。そのノードＮＥに位置し、故障ｆ７と等価な関係を有する等価故障ｆｊは、故障ｆ１０である。よって、独立故障ペア｛ｆ７，ｆ１０｝が得られるようなテストポイントの挿入位置Ｇ（ｆ７）が探索される。図１６に示されるように、位置Ｐ６、あるいは、位置Ｐ５及びＰ７にテストポイントを挿入することによって、故障ｆ７とｆ１０は独立故障ペアとなる。
【００９０】
更に、ノードＮＦでの故障ｆ１１を考える。図１６に示されるように、例えば位置Ｐ３及びＰ６にテストポイントを挿入することによって、故障ｆ１１とｆ６は独立故障ペアとなる。この場合、位置Ｐ３へテストポイントが挿入されるため、上述の独立故障ペア｛ｆ１，ｆ３｝も同時に得られる。また、位置Ｐ６へテストポイントが挿入されるため、上述の独立故障ペア｛ｆ７，ｆ１０｝も得られる。図１７は、その状況を概念的に示している。位置Ｐ３及びＰ６にテストポイントが挿入される場合、図１７に示されるように、３つの独立故障ペアＦｓ１１＝｛ｆ１，ｆ３｝、Ｆｓ１２＝｛ｆ７，ｆ１０｝、Ｆｓ１３＝｛ｆ６，ｆ１１｝が得られる。それら独立故障ペアの各々において、各故障は論理ゲートを挟んで隣接しており、また、他の等価故障ｆｊとの等価関係が解消されている。
【００９１】
ステップＳ４０’：独立故障ペアとなる等価故障の集合の抽出
次に、独立故障ペア抽出部４０’は、挿入位置Ｇ（ｆｊ）にテストポイントが挿入された際に同時に独立故障ペアの１要素となる等価故障ｆｊの集合Ｆｓ（ｆｊ）を抽出する。図１８には、挿入位置Ｇ（ｋ）のパターンのそれぞれに対して求められた集合Ｆｓ（ｋ）が示されている。例えば、位置Ｐ３及びＰ６にテストポイントが挿入されるパターンＧ（１）の場合、３つの独立故障ペアＦｓ１１＝｛ｆ１，ｆ３｝、Ｆｓ１２＝｛ｆ７，ｆ１０｝、Ｆｓ１３＝｛ｆ６，ｆ１１｝が得られる（図１７参照）。すなわち、集合Ｆｓ（１）＝｛ｆ１，ｆ３，ｆ６，ｆ７，ｆ１０，ｆ１１｝が得られる。
【００９２】
その後の処理（ステップＳ５０〜Ｓ８０）は、第１の実施の形態と同じである。つまり、故障確率算出部５０は、単一縮退故障が発生した場合に当該単一縮退故障が上記集合Ｆｓ（ｋ）に含まれる確率ｐ（ｋ）を算出する（式（３）及び（４）、あるいは、式（６）及び（７）参照）。改善効果算出部６０は、確率ｐ（ｋ）と上記個数ｎ（ｋ）に基づいて、テストポイント１個あたりの解析容易性改善率ｅ（ｋ）を算出する（式（５）あるいは式（８）参照）。図１８には、挿入位置Ｇ（ｋ）のパターンのそれぞれに関する総配線長ｌｓ（ｋ）、確率ｐ（ｋ）、解析容易性改善率ｅ（ｋ）が示されている。図１８から、位置Ｐ３及びＰ６にテストポイントが挿入された場合（ｋ＝１）に、最大の解析容易性改善率が得られることが分かる。
【００９３】
２−３．効果
第２の実施の形態によれば、第１の実施の形態と同様の効果が得られる。すなわち、故障が発生した際に、故障診断により故障候補を２ノードまで絞り込める確率が効率的に向上する。
【００９４】
更に、第２の実施の形態によれば、故障解析が容易化される確率が第１の実施形態よりも高くなる。第１の実施の形態では、故障箇所を１ノード単位で絞り込めるようにテストポイントが挿入される。そのため、特にテストポイント数が少ない場合、一部の回路領域に集中的にテストポイントが挿入され、残りの大多数の領域にはテストポイントが挿入されない。その結果、故障がテストポイント近傍で発生する確率が低くなり、故障解析がテストポイント挿入によって容易化される確率も低くなる可能性がある。これに対し本実施の形態によれば、最低でも１ノード間隔でテストポイントが挿入される。従って、より広い領域にテストポイントが分散され、結果としてテストポイント挿入によって故障解析が容易化される確率が高くなる。但し、本実施の形態では、故障診断のみで故障箇所を１ノードに絞り込むことはできないので、その故障診断の後、故障解析装置を用いることによって故障箇所を特定する必要がある。
【００９５】
尚、本実施の形態において、故障箇所は、２ノードではなく３ノード以上に絞り込まれてもよい。つまり、等価故障ｆｊが「独立故障集団」の１要素となるようにテストポイントが挿入されてもよい。ここで、独立故障集団とは、論理ゲートを挟んで互いに隣接するノードに位置し、且つ、他の故障との等価関係が解消されているＮ個（Ｎは２以上の整数）の等価故障を意味する。その場合、故障箇所が指定された数Ｎまで絞り込まれるように、テストポイントが挿入される。但し、絞り込みの分解能が荒くなり過ぎると、故障箇所の特定に要する工数が増大するので、注意が必要である。
【００９６】
３．第３の実施形態
３−１．構成
図１９は、本発明の第３の実施の形態に係る回路設計システムの構成を示すブロック図である。本実施の形態において、第１の実施の形態と同様の構成には同じ符号が付され、重複する説明は適宜省略される。
【００９７】
本実施の形態によれば、第１の実施の形態と比較して、独立故障抽出部４０が省かれている。また、故障確率算出部５０の代わりに、故障確率算出部５０’が設けられている。この故障確率算出部５０’は、単一縮退故障が発生した場合に当該縮退故障が等価故障ｆｊと一致する確率を算出する。そして、算出された確率が、上述の確率ｐ（ｆｊ）として用いられる。
【００９８】
３−２．処理
図２０は、本実施の形態に係るテストポイント挿入処理を要約的に示すフローチャートである。第１の実施の形態と同様の処理に関する説明は、適宜省略される。ステップＳ１〜Ｓ３０は、第１の実施の形態と同様である。ステップＳ４０は行われない。
【００９９】
ステップＳ５０’：故障発生確率の算出
故障確率算出部５０’は、単一縮退故障が発生した場合に当該縮退故障が等価故障ｆｊと一致する確率ｐ（ｆｊ）を算出する。つまり、故障確率算出部５０’は、等価故障ｆｊの各々が発生する確率ｐ（ｆｊ）を算出する。本実施の形態において、確率ｐ（ｆｊ）は、下記式（９）で与えられる。第１の実施の形態で用いられた式（３）と比較して、集合Ｆｓ（ｆｊ）に含まれる全故障ノードの総配線長ｌｓ（ｆｊ）が、各故障ノードの配線長ｌ（ｆｊ）に置き換えられている。
【０１００】
【数９】
2008101925.tif 000011
【０１０１】
図２１は、第１の実施の形態で挙げられたものと同じ回路例（図４参照）に対する計算結果を示している。より詳細には、図２１には、等価故障ｆｊのそれぞれに関する挿入位置Ｇ（ｆｊ）、個数ｎ（ｆｊ）、配線長ｌ（ｆｊ）、確率ｐ（ｆｊ）、解析容易性改善率ｅ（ｆｊ）が示されている。挿入位置Ｇ（ｆｊ）及び個数ｎ（ｆｊ）は、既出の図７で示されたものと同じである。配線長ｌ（ｆｊ）は、各等価故障ｆｊのノードの配線長である。総配線長ｌＡＬＬは２０である。図２１に示されるように、故障ｆ６の発生確率ｐ（ｆｊ）が、１７．５０％と最も大きい。それは、故障ｆ６が発生するノードＮＣの配線長が最も大きいからである。
【０１０２】
ステップＳ６０：解析容易性改善率の算出
次に、改善効果算出部６０は、第１の実施の形態と同様に、上記確率ｐ（ｆｊ）と上記個数ｎ（ｆｊ）に基づいて、テストポイント１個あたりの解析容易性改善率ｅ（ｆｊ）を算出する（式（５）参照）。図２１から、Ｇ（ｆ６）の場合に解析容易性改善率ｅ（ｆｊ）が最も大きくなることがわかる。つまり、図４中の位置Ｐ３及びＰ５のそれぞれに対して２個のテストポイントを挿入した場合に、解析容易性改善率ｅ（ｆｊ）が最大となる。この結果は、第１の実施の形態における結果と異なっていることに留意されたい。
【０１０３】
３−３．効果
第３の実施の形態によれば、第１の実施の形態と同じ効果が得られる。すなわち、故障が発生した際に、故障診断により故障候補を１ノードに絞り込める確率が効率的に向上する。更に、第１の実施の形態と比較して、処理が簡略化されるというメリットがある。それは、上述のステップＳ４０が省略されるからである。一方、本実施の形態では、各等価故障ｆｊだけの発生確率ｐ（ｆｊ）が参酌されているため、解析容易性改善率ｅ（ｆｊ）の算出精度が低下する可能性がある。
【０１０４】
４．第４の実施形態
第４の実施の形態は、既出の第１〜第３の実施の形態のいずれかに係る方式と従来方式との組み合わせである。本発明に係る方式は、不良サンプル数が多い場合に特に効果を発揮する。一方、従来方式は、不良サンプル数が少ない場合に効果を発揮する。第４の実施の形態によれば、それら両方の方式を組み合わせることによって、テストポイントの配置が決定される。それにより、不良サンプル数の多少に拘わらず、故障解析を容易化することが可能となる。
【０１０５】
図２２は、本実施の形態に係るテストポイント挿入処理の一例を示すフローチャートである。まず、本発明に係る方式に基づいて、テストポイントが挿入される（ステップＳ１００）。次に、従来方式に基づいて、テストポイントが挿入される（ステップＳ２００）。引き続きテストポイントを挿入する場合（ステップＳ３００；Ｙｅｓ）、処理はステップＳ１００に戻る。尚、図２２に示されたフローでは、本発明に係る方式と従来方式とが１回ずつ交互に実行されるが、組み合わせ方はそれに限られない。実行回数の比率は１：１に限られず、任意の比率で構わない。
【０１０６】
５．ＣＡＤシステム
上記実施の形態に係る回路設計システムは、コンピュータ上で実現される。コンピュータ上での回路設計システム（ＣＡＤシステム）は、当業者により適宜構成され得る。図２３には、そのシステム構成の一例が示されている。図２３に示される回路設計システム１００は、記憶装置１１０、演算処理装置１２０、入力装置１３０、及び出力装置１４０を備えている。また、回路設計システム１００は、演算処理装置１２０によって実行されるコンピュータプログラムである回路設計プログラム１５０を含んでいる。
【０１０７】
記憶装置１１０としてＲＡＭが例示される。記憶装置１１０は上述の記憶部１に対応しており、この記憶装置１１０にはネットリストＮＥＴやレイアウトデータＬＡＹが格納される。入力装置１３０としては、キーボードやマウスが例示される。出力装置１４０としては、ディスプレイが例示される。ユーザは、出力装置１４０から出力される情報を参照しながら、入力装置１３０を用いることによってデータの編集やコマンドの入力を行うことができる。
【０１０８】
回路設計プログラム１５０は、コンピュータが読み取り可能な記録媒体に記録されている。その回路設計プログラム１５０は、既出の実施の形態で示された回路設計処理をコンピュータに実行させる。
【０１０９】
６．まとめ
本発明によれば、故障が発生した際に故障候補数を少なくとも指定された数まで絞り込める確率が高くなる。その結果、故障解析容易性が向上する。本発明は、例えば、半導体集積回路のうちＣＭＯＳ論理回路の故障解析容易性を向上させるために用いられる。また、バイポーラ、ＮＭＯＳ、化合物半導体素子等で構成された論理回路の場合にも、本発明を適用することが可能である。更に、本発明は、半導体集積回路以外にも、配線層の多層化が近年著しいプリント配線板の故障解析容易性を向上させるために用いられてもよい。更に、本発明は、光スイッチ素子を用いた光論理回路など、あらゆる種類の論理回路の故障解析容易化に適用され得る。
【図面の簡単な説明】
【０１１０】
【図１】図１は、本願発明者による先行出願（特願２００５−３１３９５３）に記載された発明の構成を示すブロック図である。
【図２】図２は、本発明の第１の実施の形態に係る回路設計システムの構成を示すブロック図である。
【図３】図３は、第１の実施の形態に係る回路設計方法を示すフローチャートである。
【図４】図４は、本発明に係る回路設計処理の説明で用いられる回路例を示す回路図である。
【図５】図５は、縮退故障ｆｉの一覧を示すテーブルである。
【図６】図６は、等価故障群ｆｊを示すテーブルである。
【図７】図７は、独立故障化に必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を示すテーブルである。
【図８】図８は、挿入位置のパターンＧ（ｋ）のそれぞれに関して、テストポイント挿入により独立故障となる等価故障の集合Ｆｓ（ｋ）を示すテーブルである。
【図９】図９は、挿入位置のパターンＧ（ｋ）のそれぞれに関して、集合Ｆｓ（ｋ）における故障発生確率ｐ（ｋ）を示すテーブルである。
【図１０】図１０は、挿入位置のパターンＧ（ｋ）のそれぞれに関して、解析容易性改善率ｅ（ｋ）を示すテーブルである。
【図１１】図１１は、製品回路において単一縮退故障が発生した際の故障候補（等価故障）の数の分布を示すグラフ図である。
【図１２】図１２は、先行出願（特願２００５−３１３９５３）に記載されたアルゴリズムに基づいたテストポイント挿入による、図１１で示された分布の変化を示すグラフ図である。
【図１３】図１３は、本発明に係るアルゴリズムに基づいたテストポイント挿入による、図１１で示された分布の変化を示すグラフ図である。
【図１４】図１４は、本発明の第２の実施の形態に係る回路設計システムの構成を示すブロック図である。
【図１５】図１５は、第２の実施の形態に係る回路設計方法を示すフローチャートである。
【図１６】図１６は、独立故障ペア化に必要なテストポイントの数ｎ（ｆｊ）と挿入位置Ｇ（ｆｊ）を示すテーブルである。
【図１７】図１７は、複数の独立故障ペアの一例を示す回路図である。
【図１８】図１８は、挿入位置のパターンＧ（ｋ）のそれぞれに関して、集合Ｆｓ（ｋ）、故障発生確率ｐ（ｋ）、及び解析容易性改善率ｅ（ｋ）を示すテーブルである。
【図１９】図１９は、本発明の第３の実施の形態に係る回路設計システムの構成を示すブロック図である。
【図２０】図２０は、第３の実施の形態に係る回路設計方法を示すフローチャートである。
【図２１】図２１は、等価故障ｆｊのそれぞれに関して、挿入位置Ｇ（ｆｊ）、個数ｎ（ｆｊ）、故障発生確率ｐ（ｆｊ）、及び解析容易性改善率ｅ（ｆｊ）を示すテーブルである。
【図２２】図２２は、本発明の第４の実施の形態に係る回路設計方法を示すフローチャートである。
【図２３】図２３は、本発明に係るＣＡＤシステムの構成の一例を示すブロック図である。
【符号の説明】
【０１１１】
１    記憶部
２    レイアウト部
３    テストポイント処理部
５    配線長取得部
１０    縮退故障抽出部
２０    等価故障抽出部
３０    挿入位置探索部
３０’  挿入位置探索部
４０    独立故障抽出部
４０’  独立故障ペア抽出部
５０    故障確率算出部
５０’  故障確率算出部
６０    改善効果算出部
７０    挿入位置決定部
８０    テストポイント挿入部
９０    判断部
１００    回路設計システム
１１０    記憶装置
１２０    演算処理装置
１３０    入力装置
１４０    出力装置
１５０    回路設計プログラム
ＮＥＴ    ネットリスト
ＬＡＹ    レイアウトデータ
ＬＥＮ    配線長データ
【図１】
2008101925.tif 000012
【図２】
2008101925.tif 000013
【図３】
2008101925.tif 000014
【図４】
2008101925.tif 000015
【図５】
2008101925.tif 000016
【図６】
2008101925.tif 000017
【図７】
2008101925.tif 000018
【図８】
2008101925.tif 000019
【図９】
2008101925.tif 000020
【図１０】
2008101925.tif 000021
【図１１】
2008101925.tif 000022
【図１２】
2008101925.tif 000023
【図１３】
2008101925.tif 000024
【図１４】
2008101925.tif 000025
【図１５】
2008101925.tif 000026
【図１６】
2008101925.tif 000027
【図１７】
2008101925.tif 000028
【図１８】
2008101925.tif 000029
【図１９】
2008101925.tif 000030
【図２０】
2008101925.tif 000031
【図２１】
2008101925.tif 000032
【図２２】
2008101925.tif 000033
【図２３】
2008101925.tif 000034