(57)【要約】【課題】実装面積が小さいＩＣチップ上に、アンテナ構造の巻き数を増やし、実装密度を上げるため積層させたインダクタ回路を有する電子回路部品の製造方法及びその電子回路部品を提供する。【解決手段】インダクタ回路２０を有するアンテナ構造にするのに、電子回路および半導体基板、樹脂回路等の絶縁基板１１に直接、平行に形成された１対の電極配線２１、２２を形成し、この電極配線の対角上及び電極配線の中心を越えた位置に引出部を露出させ、その電極配線の上に絶縁体層２３、２４を形成し、さらに、前記電極配線２１、２２と前記絶縁体層２３、２４とを所定の角度で回転させながら繰り返し形成して多層化し、上下の電極配線２１、２２と電極配線２１、２２との間を引回配線１４、１５、１６で接続してインダクタ回路２０を形成する。【選択図】      図３
2008205754.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ回路を有する電子回路部品の製造方法において、
平行に配置された１対の電極配線を形成し、
この電極配線の対角上及び電極配線の中心を越えた位置に引出部を露出させるように電極配線の上に絶縁体層を形成し、
さらに、前記電極配線と前記絶縁体層とを所定の角度で回転させながら繰り返し形成して多層化してインダクタ回路を形成する
ことを特徴とする電子回路部品の製造方法。
【請求項２】
請求項１に記載の電子回路部品の製造方法において、
前記インダクタ回路は、複数の多層化された電極配線を備え、その多層化された電極配線間が引出配線で接続される
ことを特徴とする電子回路部品の製造方法。
【請求項３】
インダクタ回路を有する電子回路部品において、
平行に配置された１対の電極配線と、
この電極配線の対角上及び電極配線の中心を越えた位置に引出部を露出させるように電極配線の上に形成された絶縁体層を、所定の角度で回転させながら繰り返し形成して多層化したインダクタ回路を備える
ことを特徴とする電子回路部品。
【請求項４】
請求項３に記載の電子回路部品において、
前記インダクタ回路は、複数の多層化された電極配線を備え、その多層化された電極配線間を接続する引回配線を備える
ことを特徴とする電子回路部品。
【請求項５】
請求項３又は４に記載の電子回路部品において、
前記電子回路部品は、情報読み取り可能な半導体素子の直上にインダクタ回路を備える
ことを特徴とする電子回路部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナ構造を有する電子回路部品に関するもので、ＩＣタグ等の素子の直上に直接インダクタ回路によるアンテナ構造を形成する電子回路部品の製造方法及びその電子回路部品に関する。
【背景技術】
【０００２】
近年、ＩＣタグを中心とした通信用技術として、非接触型ＩＣタグ用アンテナの小型化、通信距離等の性能向上および簡易実装が望まれている。非接触型ＩＣカードは、リーダ・ライタに非接触であっても近接されることにより、そのリーダ・ライタから発せられている電磁波によって、アンテナコイルにはそのループを通る電磁波成分により起電力が発生する。これにより、ＩＣチップが起動し、非接触型ＩＣカードは、リーダ・ライタとの間でアンテナコイルを介して通信が可能になる。非接触型ＩＣカードとリーダ・ライタとの間で通信を行うことにより、非接触型ＩＣカードに記憶されている情報を読み出して情報処理装置に送ったり、情報処理装置から送られた情報を非接触型ＩＣカードに記憶させたりすることができる。
従来のＩＣタグは、カード、タグ等の媒体にアンテナ形成し、この媒体をＩＣチップ等の半導体素子に接続させた構造である。例えば、特許文献１には、絶縁体膜の表面にアンテナコイルを設け、このコイルに電気的に接続するように基板の表面にＩＣチップを設ける。そして、基板を貫通する孔を介してアンテナコイルに接続するように基板の裏面上に基板を挟んでコイルと対向するジャンパー線を設ける非接触型ＩＣタグが開示されている。しかし、特許文献１に開示の技術では、基板上に渦巻き状にコイルを周回させているアンテナが多く用いられている。
また、特許文献２には、基板上に設けられたＩＣチップに接続する一対のダイポールアンテナの第１アンテナと第２アンテナをＩＣチップに対して直交する略Ｌ字状に形成し、この第１アンテナと第２アンテナのいずれか一方のアンテナの長手方向水平面からの捕捉できない電波が到来しても、他方のアンテナの向きがこの電波に対して長手方向垂直面となるようにして、全ての方向からの電波を漏れなく捕捉するＩＣタグが開示されている。この中で、アンテナは、銀ペーストで印刷したり、銅めっきをエッチングして形成されることが記載されている。しかし、この方法では、媒体に導電性ペースト印刷等によるアンテナ配線形成後、ＩＣチップをアンテナに接合実装し、仕上げのラミネーティング等のパッケージを行う必要があるため、部品単価は安価であるが、製造工程が複雑で実装面でのコストが高くなる。
【０００３】
また、非特許文献１には、簡易実装のできるＩＣタグとして、アンテナを素子に直接形成したＩＣタグが開示されている。図９は、ＩＣタグの内蔵型小型アンテナ技術の構成と製造方法とを示す図である。図９（１）に示すように、このＩＣタグ５０は、アンテナ５１とチップ５３との間に、低誘電率材料（ポリイミド）を入れた絶縁層５２を形成し、寄生キャパシタを低減し、その分インダクタンスを増大させ、通信距離１ｍｍを達成している。また、このＩＣタグ５０では、これまでのＩＣタグ構造と異なり、媒体にＩＣタグ素子を埋設するだけで、通信が可能になる。このＩＣタグ５０は、例えば、図９（２）に示す製造方法で製造される。図９（２）のフローチャートに示すように、チップ５３の上にスピンコート法でポリイミドを塗布する（ステップＳ‘１）。このポリイミドを感光層として用いて、露光・現像して、下部にあるチップと接続するためのスルーホールを形成する（ステップＳ‘２）。次に、アニール処理してポリイミドを硬化させて絶縁層５２を形成する（ステップＳ‘３）。その上に、スパッタリング法で導電性のシード層を形成する（ステップＳ‘４）。その上に、レジストをスピンコート法で塗布し、露光・現像して、アンテナとなる電極配線を形成するための溝を形成する（ステップＳ‘５）。これを、めっき槽でめっきする（ステップＳ‘６）。エッチング槽でエッチングして周回するアンテナ５１を形成する（ステップＳ‘７）。多層化する場合には、この工程を繰り返すことで積層させたアンテナ５１を製造することができる。
【０００４】
【特許文献１】特開２００２−０４９９０３号公報
【特許文献２】特開２００４−０８６６８３号公報
【非特許文献１】http://www.axcel.k.u-tokyo.ac.jp/165/e-files/20040416/usami.pdf
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、非特許文献１に開示されている技術では、実装面積が小さい素子上にアンテナを形成しているため、インダクタ配線の巻き数が制限され、通信距離がと短いという問題がある。また、アンテナ構造の巻き数を増やし、実装密度を上げるため多層化する方法があるが、半導体素子のＩＣチップ上に薄膜技術で多層化する場合、各層毎のパターニング工程が必要になるため、コストが高く歩留まりも悪いという問題がある。
【０００６】
そこで、本発明は上記問題に鑑みてなされたものであり、その課題は、実装面積が小さいＩＣチップ上に、アンテナ構造の巻き数を増やし、実装密度を上げるため積層させたインダクタ回路を有する電子回路部品の製造方法及びその電子回路部品を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決する手段である本発明の特徴を以下に挙げる。
本発明の電子回路部品の製造方法は、インダクタ回路を有するアンテナ構造にするのに、電子回路および半導体基板、樹脂回路等に直接、平行に形成された１対の電極配線を形成し、この電極配線の対角上及び電極配線の中心を越えた位置に引出部を露出させ、その電極配線の上に絶縁体層を形成し、さらに、前記電極配線と前記絶縁体層とを所定の角度で回転させながら繰り返し形成して多層化し、対角上に設けられた引出部で接続させて周回させ、さらに、上下の電極配線と電極配線との間を引回配線で接続して、一つの同じ方向に向いたインダクタ回路を形成する。これは、フォトプロセス、エッチングプロセス等の工程を繰り返すことなく連続して多層化できるため、作製工程時間が短縮し，歩留まりに寄与することが大きい。
また、本発明の電子回路部品は、電磁波を送受信するためのインダクタ回路からなるアンテナ構造を有する電子回路部品において、電極配線と絶縁層とを積層させた積層構造であって、電極配線の対角上及び電極配線の中心を越えた位置に引出部を露出させて接続されていて、かつ、上下層の電極配線を接続されたインダクタ回路を備えている。ここでは、電極配線のすぐ後に絶縁層を形成し、これを周回させることでインダクタ回路とすることで、小型で高密度のインダクタ回路を有する電子回路部品を得ることができる。さらに、メモリ等を有するＩＣチップの上に設けることで、小型のＩＣタグに適用する。
【発明の効果】
【０００８】
以上説明したように、本発明の電子回路部品の製造方法及びその電子回路部品によれば、アンテナ構造を有する電子回路部品を半導体集積回路素子の直上に形成でき、高密度に実装することができる。また、このアンテナ構造を有する電子回路部品を簡易なマスクにより、連続して多層化できるため、作製工程時間が短縮し、歩留まりが良く、生産効率を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。本発明は、基板上に、引出配線及び引回配線と、平行に形成された１対以上のインダクタ配線を形成し、インダクタ配線の対角上及びインダクタ配線の中心を越えた位置に引出部を形成し、引出部を除くインダクタ配線の上に絶縁体層を形成し、インダクタ配線とインダクタ配線との間と、インダクタ配線と引出配線及び引回配線との間を引出部で接続して周回するアンテナ構造を形成する電子回路部品である。
図１は、本発明の電子回路部品の構成を示す概略図である。本発明の電子回路部品１は、インダクタ回路２０を有するもので、インダクタ回路２０は絶縁体膜１１の上に形成されている。アンテナ構造のインダクタ回路２０は、インダクタ回路２０に電流を流すインプット用の第１引出配線１２とアウトプット用の第２引出配線１３とが設けられている。第１引出配線１２と第２引出配線１３との間に形成されているインダクタ回路２０は、積層させた電極配線２１、２２と絶縁層２３、２４とが多層化されることで形成されていて、さらに、積層させた電極配線２１、２２のそれぞれの上下層を接続し、多層化し電極配線２１、２２と絶縁層２３、２４とを接続する引回配線１４、１５、１６を備えている。さらに、この電子回路部品１の下には、送受信したデータを処理するＩＣチップ９が設けられていても良い。この電子回路部品１は、電磁波をとらえるセンサに適用することができる。
【００１０】
図２−１、図２−２、図２−３は、本発明の電子回路部品の製造方法の一実施形態を示す概略図である。ここでは、積層されて積層構造となった金属電極２１ａ、２１ｂ、２２ａ、２２ｂが内側と外側との２つの場合で説明する。
図２に示すように、初めに、アンテナ構造としてのインダクタ回路２０は、シリコンやガラス等の平滑性を有する支持基板としてＩＣチップ９等の半導体素子上に無機膜、有機樹脂膜等の絶縁体膜１１を形成する。絶縁体膜１１は、光、熱が加えられることがあることから、光又は熱に対する耐久性があることが望ましい。また、絶縁体膜１１としては、ＳｉＯ２、Ａｌ２Ｏ３等の無機絶縁膜、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等の有機樹脂が用いられる。この絶縁体膜１１には、外部リーダ／ライタと各種データの送受信を行なう通信回路と各種データを格納するメモリとが内蔵された電子回路等を有するＩＣチップ９の直上に、インダクタ回路２０を形成する。インダクタ回路２０には、この絶縁体膜１１に導通部分として引出配線１２、１３を設け、さらに、後で形成するインダクタ回路２０を接続するための引回配線１４、１５、１６の一部である引回配線下層部１４１、１５１、１６１を形成する（図２（１））。
【００１１】
次に、後述する細線パターンのあるフォトマスク３０を用いて、平行に形成された２対電極配線２１、２２で外側の電極配線２１ａ、２１ｂと内側の電極配線２２ａ、２２ｂをスパッタリング法で形成する（図２（２））。ここでは、２対の電極配線２１、２２を示しているが、１対以上であればいくらでもよい。後で、この電極配線２１、２２は、接続して周回させるために、引出配線１２、引回配線１４、１５、１６となる引出配線下層部１４１、１５１、１６１に接続させておく。配線形成方法は、スパッタリング法の他に、真空蒸着法、ＣＶＤ法等の蒸着法でも、めっき法、スピンコート法等の印刷法であっても良い。インダクタ配線は、導電性であればよいので、その材料としては、例えばＣｕ、Ａｕ、Ａｇ、Ｔｉ、Ｃｒ等の金属を用いるのが好ましい。
次に、平行に形成された１対以上の細線を設けた電極配線２１、２２の上に幅が少し広めの絶縁層２３、２４用の細線パターンを設けるためのフォトマスク３０を用いてスパッタリング法で絶縁層を形成する。絶縁層２３、２４の長さは電極配線２１、２２の長さに比べ短い必要は無く、配置が積層方向の反対にずれることが必要である。これは、積層時の引出部２５を露出させるためであり、反対の配線端部となる引出部２５を含め電極配線２１、２２を絶縁するためである。また、絶縁層２３、２４は短くても良いが、電極配線２１、２２を被覆するための長さは必要である。さらに、絶縁層２３、２４の幅は、積層時の引出部２５等の電極配線２１、２２の接続部の開口が確保できれば、幅に制限は無く、対向パターンと繋がっていても良い。
この絶縁層２３、２４は、それぞれ外側の電極配線２１ａ、２１ｂと内側の電極配線２２ａ、２２ｂの上に、外側の絶縁層２３ａ、２３ｂと内側の絶縁層２４ａ、２４ｂが設けられる。この絶縁層２３、２４は、電極配線２１、２２の全てを被覆すると、電極配線２３、２４を周回させることができないために、インダクタ回路２０を形成することができない。周回させて電極配線２１、２２を接続するために、電極配線２１、２２の対角上及び電極配線２１、２２の中心を越えた位置に引出部２５を残して被覆する（図２（３））。絶縁層形成方法は、スパッタリング法の他に、真空蒸着法、ＣＶＤ法等の蒸着法でも、めっき法、スピンコート法統の印刷法であっても良い。絶縁層２３、２４は、ＳＴＯ（ＳｒＴｉＯ３）、ＢＳＴ（酸化物ＢａｘＳｒ１−ｘＴｉＯ３）等の酸化物誘電体材料、Ａｌ２Ｏ３、ＳｉＯ２等の無機酸化物、ＡｌＮ、Ｓｉ３Ｎ４等の絶縁性窒化物を用いる。
【００１２】
次に、絶縁層２３、２４を被覆することで周回させるための接続部となる引出部２５を形成した絶縁体膜１１上に、電極配線用の細線パターン３１、３２が形成されたフォトマスク３０を、例えば平面図上時計方向に９０度回転させた状態で載置して形成される電極配線２１、２２が先の引出部２５に重なるようにマスキングし、例えば先と同様に、スパッタリング法で電極配線２１、２２で外側の電極配線２１ａ、２１ｂと内側の電極配線２２ａ、２２ｂを形成する（図２（４））。さらに、先と同様にして、絶縁層用の細線パターン３３、３４が形成されたフォトマスク３０で、それぞれ異なる方向の端部に電極配線２１、２２が露出した引出部２５が形成されるように、絶縁層２３、２４を、例えばスパッタリング法で形成する（図２（５））。
ここで、絶縁層２３、２４の長さは、電極配線２１、２２より短い必要性はなく、配置が積層方向の反対にずれていれば良い。これは、積層させるときの引出部２５を露出させるためである。しかし、積層してインダクタ回路を形成するには、電極配線を接続させる部分と反対の電極配線端部を含め、電極配線を絶縁するために絶縁層をずらす必要がある。
以下、この電極を配線する工程を繰り返して電極配線層を積層すことによって、形成された電極配線２１、２２がその前工程によって形成された電極配線２１、２２と、例えばそれぞれ平面図上、角度９０度だけずれた、対向する２つの接触部で順次電気的に接触するように接続して複数の周回するインダクタ回路２０を形成し、その後、最後の電極配線２１、２２を絶縁層２３、２４の上に形成する（図２（６））。
次に、引出配線１３と引回配線上層部１４２、１５２、１６２を形成して引回配線下層部１４１、１５１、１６１と接続させて引回配線１４、１５、１６をスパッタリング法で形成して電極配線２１、２２と接続させる。さらに、アウトプット用の引出配線１３で、インプット用の引出配線１２との間で、外側に積層された電極配線２１からなる回路と内側に積層された電極配線２２からなる回路を電気的に接続させてして周回させ、それぞれ周回する電極配線２１、２２をまとめて、同じ方向を向いた一つの大きなインダクタ回路２０を形成する（図２（７））。
このように、形成する配線を平行に複数設けることでコイル状の電極配線を複数形成することができ、電極配線２１ａ、２１ｂ及び２２ｃ、２２ｄ間を接続することで高密度なインダクタ回路２０が形成できる。
【００１３】
図３は、本発明の電子回路部品の製造方法の一実施形態に用いたフォトマスクの構造を示す概略図である。
図３に示すように、このフォトマスク３０としては、ここでは２対の平行な導電路である電極配線２１、２２を形成するための細線パターン３１、３２を有するを有する配線用フォトマスク３０ａと、これに対応する絶縁層２３、２４を形成する細線パターン３３、３４を有する絶縁用フォトマスク３０ｂとの２つが少なくとも必要になる。
図３（１）に示すように、この配線用フォトマスク３０ａは、インダクタ回路２０の中心に対して対称になっている。これによって、回転して電極配線２１、２２を形成したときに接続させることができ、また、複数層を積層させることができる。
一方、図３（２）に示すように、絶縁用フォトマスク３０ｂは、インダクタ回路２０の中心に対して点対称になっている。これによって、回転して絶縁層２３、２４を形成したときに一部が完全に重ならないことから、電極配線２１、２２の引出部２５を形成することができる。
図４は、インダクタ回路の電極配線と絶縁層との構造を説明するために示す概略図である。
図４（１）に示すように、フォトマスク３０ａを用いて形成した電極配線２１、２２と、フォトマスク３０ｂを用いて形成した、電極配線２１、２２より幅広の絶縁層２３、２４とを重ねて形成する。
次に、図４（２）に示すように、フォトマスク３０ａ、３０ｂを、インダクタ回路２０の中心で、それぞれ９０°回転させて、同様に、電極配線２１、２２と絶縁層２３、２４とを形成する。また、絶縁層２３、２４は、一部重ならないようにしている引出部２５で上層にある階層の回路に接続する。絶縁層２３、２４が重なっている部分の接続部２６では、同じ階層の電極配線２１、２２に接続させることができる。
なお、図３（３）に示すように、絶縁用フォトマスク３０ｂの代わりに絶縁用フォトマスク３０ｃのような形態であっても良い。絶縁用フォトマスク３０ｃは、電極配線２１、２２のみを被覆する形態ではなく、全体を被覆するものであっても良い。その場合は、引出部２５を形成するために、電極配線２１、２２の一部が露出するようになっていればよい。
【００１４】
図５は、インダクタ回路を形成する回転の状況を説明するために概略図である。
このフォトマスク３０ａ、ｂ（以下、特に示さない限り、単にフォトマスク３０と記す。）を用いると、図５（１）に示したように、フォトマスク３０ａを用いたスパッタリングによって電極配線２１、２２を形成した後、フォトマスク３０ａを、例えば、９０°回転させた後、再度スパッタリングすることによって、導電路を周回させてインダクタ回路２０を形成することができる。そして、フォトマスク３０ａを用いて形成した電極配線２１、２２のそれぞれの上に、同様の手法で、フォトマスク３０ｂを用いたスパッタリング等で絶縁層２３、２４を形成する。
また、１対の細線パターンで、回転角度と回転数を組み合わせることで、同様に、導電路を周回させてインダクタ回路２０を形成することができる。
例えば、図５（２）に示すように、１対の平行な細線パターンを６回回転させることで、周回する６角形状の４系統のインダクタ回路２０を形成することができる。
また、図５（３）に示すように、回転角度に相当する位置（６０°）に、細線パターンを均等配置し、交互に任意角度に回転させることで、周回する６角形状の６系統のインダクタ回路２０を形成することができる。
さらに、図５（４）に示すように、配置角を増やすことで、系統を増やすことができる。また、図５（５）に示すように、パターンを回転することなく隣接パターンもしくは別マスクで回転済みの任意の角度のパターンを用いこれを交互に形成することで、積層したインダクタ回路２０を形成することができる。
しかし、回転回数が多くなると位置合わせする回数も増加するために、精度の良い回転させなければならず生産効率が低下する。また、絶縁層を被覆するための細線パターンが、引出部２５を形成するパターンと引出部２５を形成しないパターンとの２通り必要になり使い分けが煩雑で生産効率が低下する。また、１本の細線パターンであっても、複数回回転させることで、周回するインダクタ回路を形成することができる。
しかしながら、１対の細線パターンが形成されたフォトマスク３０であることが好ましい。１対の細線パターンが形成されたフォトマスク３０であれば、例えば９０度回転させて２回、例えばスパッタリングによって電極配線２１、２２を形成することによって容易に周回するインダクタ回路２０を形成することができ、位置決め精度、生産効率の点でより好ましい。
【００１５】
本発明の電子回路部品の製造方法として、絶縁層２３、２４および電極配線２１、２２が形成できるスパッタ装置にパターン形成するためのフォトマスク３０と位相をずらすための回転および位置決め機構を有する装置を用いる。これにより、フォトプロセス、エッチングプロセス等の工程を繰り返すことなく連続して多層化できる。とくに、ポリイミド系薄膜多層化に必要な絶縁層２３、２４および電極配線２１、２２の層の各工程を個別に行うことなく簡易に作製できる。また、形成するパタ−ンの構成が連続し、独立した部位かないため、メッシュにより独立部位を保持する特殊仕様のメタルマスクを用いることなく、通常のメタルマスクを用いることができる。また、ＩＣタグの形成部材であるＳｉ基板（熱膨張差による位置ずれが生じにくい）を用いたフォトマスク３０で製造することができる。
【００１６】
また、図６は、本発明の電子回路部品におけるインダクタ回路で周回していることを説明するための概略図である。図６（１）は平面図で、図６（２）は、（１）中の引出配線１２、１３と引回配線１５を二点鎖線Ａ、Ｂ、Ｃの方向に切断して、高さ方向に沿った断面を示す図である。図１では電極配線２１と絶縁層２３とが積層させた２つの積層構造体を形成しているが、これが１つの場合で説明する。
図６（１）では、インダクタ回路の左側に、インダクタ回路２０に電流を流すインプット用の第１引出配線１２とアウトプット用の第２引出配線１３とが設けられており、インダクタ回路２０の右側に、引回配線１５が設けられている。
また、図６（２）に示すように、第１引出配線はインダクタ回路の１辺Ａの最下層の電極配線２１ａの地点ａに最初に接続されている。ここから、同じ模様で示しているインダクタ回路２０ａを周回して電極配線２１ａの地点ａ‘に到達する。次に、引回配線１５を上下層の電極配線２１ａの接続に用い電極配線２１ｂの地点ｂに接続される。引回配線１５は、第１層の電極配線２１ｂに接続させるために最初に形成された引回配線１５１と最後に形成された地点ａの電極配線２１ａに接続させ、さらに、引回配線１５１に接続させる引回配線１５２とから構成されている。
【００１７】
次に、この地点ｂから、同じ模様で示しているインダクタ回路２０ｂを周回して電極配線２１ｂの地点ｂ’に到達して、アウトプット用の第２引出配線１３から、例えば、ＩＣチップ９等の半導体装置に接続している。ここに示したように、１つのインダクタ回路２０ａともう１つ内蔵しているインダクタ回路２０ｂとを併せて大きな１つのインダクタ回路２０を形成している。
これは、この電極配線２１の対角上及び電極配線２１の中心を越えた位置に電極配線２１を周回させて接続させる引出部２５を露出させていて、その引出部２５を除いた電極配線２１の上に絶縁層２３を形成したことによるものである。引出部２５を電極配線２１の対角上の片側のみに設けたことに達成できた。例えば、引出部２１を全ての角部に設けたのでは、全てが同時に接続されるために周回するインダクタ回路２０を形成することができない。また、このような周回するインダクタ回路２０は、２段以上に積層すれば形成することができる。引出配線１２、１３及び引回配線１５での接続を前提にすれば、２回以上のパターニングで形成可能である。積層する階層が、偶数でも奇数階でも周回するインダクタ回路２０を形成することができる。
【００１８】
また、図７は、本発明の電子回路部品における２つの積層構造にした電極配線によるインダクタ回路で、大きさが異なる二つずつの回路、合計４個を接続したインダクタ回路で周回していることを説明するための概略図である。図８は、図７中の二点鎖線Ａ、Ｂ、Ｃ、Ｄ、Ｅで切断して、高さ方向に沿った断面を示す図である。
図７では、インダクタ回路２０に電流を流すインプット用の第１引出配線１２とアウトプット用の第２引出配線１３とが図の左側にある。電極配線２１と絶縁層２３とを積層させた積層構造体とその内側にある電極配線２２と絶縁層２４とを積層構造にした電極配線２１、２２とを接続させるための複数の引回配線１４、１５、１６があり、それぞれ第１引回配線１４、第２引回配線１５、第３引回配線１６とがある。これらの第１引回配線１４、第２引回配線、第３引回配線は、最初に形成した第１層目の電極配線に接続している配線１４１、１５１、１６１と、最後に再度上から金属を被覆させて、上下層又は積層構造体間の金属配線間を接続する配線１４２、１５２、１６２との２重構造になっている。
図８において、インダクタ回路２０は、ここでは説明上４層になっていて、最上層の４層目の電極配線２１、２２は絶縁層２３、２４を被覆させていない。もちろん、４層に限定されるものではない。電極配線２１、２２としては７回のスパッタリングを行い、さらに、最上層の電極配線２１、２２は被覆されていないので、絶縁層２３、２４としては６回のスパッタリングでインダクタ回路２０を形成している。
しかも、電極配線２１、２２の内の４層目は、断面図に直交する方向に電極配線２１、２２は設けられているが、平行な方向の電極配線２１、２２は設けられていない。このために、一方の最上層の電極配線２１、２２を上下に接続する引回配線１４、１５、１６で最下層２１１、２２１に接続させるか又は隣接するインダクタ回路２０ａ、２０ｂ、２０ｃ、２０ｄに接続することで連続した大きなインダクタ回路２０を形成している。
【００１９】
図８に示すように、最初に、図８Ａに示すように、第１引出配線１２に入った電流は、インダクタ回路２０の最初に電極配線２１ａの１層目の地点ａに入る。それから、地点ａからインダクタ回路２０のうち電極配線２１ａを周回しながら、図８Ｃに示すように、第２引回配線１５の電極配線２１の４層目の地点ａ‘に行き、地点ａ’から第２引回配線１５で内側にある積層された電極配線２２の１層目の電極配線２２ａに行き、そこから内側にある積層された電極配線２２のインダクタ回路ｂを周回して、図８Ｅに示すように、電極配線２２ａの地点ａ‘に行き、地点ａ’から第１引回配線１４で電極配線２２の１層目の地点ｂに行く。
ここから、次のインダクタ回路２０に入る。地点ｂから内側にある積層された電極配線２２ｂを周回して、図８Ｄに示すように、地点ｂ‘に行き、さらに、地点ｂ’から第３引出配線１６で、再度外側にある積層された電極配線２１の地点ｂに行き、地点ｂから外側にある積層された電極配線２１のインダクタ回路２０を周回して、図８Ｂに示すように、地点Ｂ‘に行き、アウトプット用の第２引出配線１３で直下にあるＩＣチップ９等の電子部品に流れて行く。
これによって、上下を絶縁層２３、２４と電極配線２１、２２にはさみこまれた２組２対の計4ラインのインダクタ回路２０として、外周：１．５回転×２ライン、内周：１．５回転×２ラインが形成されていることがわかる。
【００２０】
これは、この電極配線２１、２２の対角上及び電極配線２１、２２の中心を越えた位置に引出部２５を露出させ、その電極配線２１、２２の上に絶縁層２３、２４を形成したことによるものである。引出部を電極配線の対角上の片側のみに設けたことに達成できた。また、このような周回するインダクタ回路２０は、２段以上に積層すれば形成することができる。積層する階層が、偶数でも奇数階でも周回するインダクタ回路２０を形成することができる。
このインダクタ回路２０によって、インプット用の第１引出配線１２とアウトプット用の第２引出配線１３との間に形成したアンテナ構造のインダクタ回路２０を周回することで電波を発生させる。また、もちろん、これによって、特定波長の電波を読み取るセンサとして用いることができる。特に、小型であり、非接触での読取・書き込みが可能である。
本発明の電子回路部品のインダクタ回路は、電極の引回部を引出電極として用いることができることから、任意の巻き数のインダクタ回路が選べる。また、スライド式のスイッチ機構を設けることで、可変式のインダクタ部品として使用することも可能である。
【００２１】
また、本発明の電子回路部品１の製造方法で製造されるアンテナ構造のインダクタ回路２０は、ＩＣチップ９の直上に設ける。ＩＣチップ９は、ＣＰＵ、ＲＡＭ、ＲＯＭ、不揮発性メモリなどを含み、これらのメモリと通信制御回路を内蔵している。例えば、データの送受信、データの処理などをすることができる。
ＩＣチップ９とインダクタ回路２０を有する電子回路部品１との間には、絶縁体膜１１が設けられており、この間を接続する引出配線１２、１３が設けられている。
また、本発明の電子回路部品１の製造方法で製造されるアンテナ構造としてのインダクタ回路２０の中に、金属部分又は磁性体部分を設けても良い。インダクタ回路２０の中に、金属又は磁性体を挿入することで、不要エネルギーを吸収し、インダクタ回路のＱ値が低くし不要な共振を起こさない等の特性を向上させることができる。このときに、インダクタ回路の中になる絶縁体膜１１の中に、金属又は磁性体粉末を含有させても良い。
【実施例】
【００２２】
以下に、本発明をさらに具体的に説明する。
本発明の電子回路部品の製造方法では、シリコンウェハ上（ＳｉＯ２：５０００Å）に、 ポリイミド樹脂１０μｍの絶縁層を、３００ｒｐｍの回転数で、スピンコートで塗布し、その後に、Ｎ２中で、５００℃、２時間でベークした。
次に、引き出し電極用メタルマスクをセットし、下部電極材料として、Ｔｉ（０．３μｍ）／Ｃｕ（０．７μｍ）をスパッタリングにより成膜した。Ｃｕのスパッタリングの際、ＤＣスパッタ装置を用い、基板バイアス（２００Ｗ〜３００Ｗ）を印加しながらスパッタリングを行なった。
次に、配線電極用メタルマスクをセットし成膜した。次に、絶縁体用メタルマスクをセットし、絶縁体材料として、Ａｌ２Ｏ３をスパッタリング法により形成した。製膜条件は、基板温度２００℃、ガス圧力０．１Ｐａ、Ａｒ／Ｏ２の混合比４／１で、印加電力５００Ｗ、３０分のレートで成膜した。
さらに、電極用メタルマスクを９０°位相をずらした状態でセットし，前述と同じ条件で電極を形成し、絶縁層も同様に位相ずらし形成し、これを交互に繰り返し、配線用の導電路用の金属配線７回、その上を被覆する絶縁層形成のためのスパッタリング６回の多層化することで、外周：１．５回転×２ライン、内周：１．５回転×２ラインが形成される。
次に、上部に露出した電極部と引回し用電極を接続することで、4ラインの回路を一つにまとめた構造のインダクタ回路を形成する。
【図面の簡単な説明】
【００２３】
【図１】本発明の電子回路部品の構成を示す概略図である。
【図２−１】本発明の電子回路部品の製造方法の一実施形態を示す概略図（１）である。
【図２−２】本発明の電子回路部品の製造方法の一実施形態を示す概略図（２）である。
【図２−３】本発明の電子回路部品の製造方法の一実施形態を示す概略図（３）である。
【図３】本発明の電子回路部品の製造方法の一実施形態に用いたフォトマスクの構造を示す概略図である。
【図４】インダクタ回路の電極配線と絶縁層との構造を説明するために示す概略図である。
【図５】インダクタ回路を形成する回転の状況を説明するために概略図である。
【図６】本発明の電子回路部品におけるインダクタ回路で周回していることを説明するための概略図である。
【図７】本発明の電子回路部品における２つの積層構造にした電極配線によるインダクタ回路で、大きさが異なる二つずつの回路、合計４個を接続したインダクタ回路で周回していることを説明するための概略図である。
【図８】図７中の二点鎖線Ａ、Ｂ、Ｃ、Ｄ、Ｅで切断して、高さ方向に沿った断面を示す図である。
【図９】ＩＣタグの内蔵型小型アンテナ技術の構成と製造方法とを示す図である。
【符号の説明】
【００２４】
１  電子回路部品
９  ＩＣチップ
１１  絶縁体膜
１２、１３  引出配線
１４、１５、１６  引回配線
１４１、１５１、１６１  引回配線下層部
１４２、１５２、１６２  引回配線上層部
２０  インダクタ回路
２１、２２  電極配線
２３、２４  絶縁層
２５  引出部
２６  接続部
３０  フォトマスク
３１、３２  電極配線の細線パターン
３３、３４  絶縁層の細線パターン
【図１】
2008205754.tif 000003
【図２−１】
2008205754.tif 000004
【図２−２】
2008205754.tif 000005
【図２−３】
2008205754.tif 000006
【図３】
2008205754.tif 000007
【図４】
2008205754.tif 000008
【図５】
2008205754.tif 000009
【図６】
2008205754.tif 000010
【図７】
2008205754.tif 000011
【図８】
2008205754.tif 000012
【図９】
2008205754.tif 000013