(57)【要約】【課題】交互に書き込みと読込み動作を行なう二つのフレームメモリの、書込みと読込みの開始及び完了時点を互いに一致させるために、外部垂直同期化信号と内部垂直同期化信号とを一致させるデジタル駆動方式の有機電界発光表示装置及び駆動方法を提供する。【解決手段】走査線に走査信号を順次に供給する走査駆動部と、データのそれぞれに第１または第２データ信号を供給するデータ駆動部と、走査信号が供給されるときに選択され、第１または第２データ信号が供給され発光または非発光が制御される複数の画素が備えられる画素部と、走査駆動部及びデータ駆動部を制御し、データ駆動部に所定のデータを供給するタイミング制御部と、タイミング制御部に備えられる二つのフレームメモリに対し書き込みの完了時点、及び読込みの開始時点を一致させるために、内部垂直同期信号と外部垂直同期信号との位相差を一致させる垂直同期信号の同期化回路とを備える。【選択図】図６
2008058916.tif 000002
【特許請求の範囲】
【請求項１】
デジタル方式で駆動される有機電界発光表示装置において、
走査線に走査信号を順次に供給する走査駆動部と、
データのそれぞれに第１データ信号または第２データ信号を供給するデータ駆動部と、
前記走査信号が供給されるときに選択され、前記第１データ信号または第２データ信号が供給され発光または非発光が制御される複数の画素が備えられる画素部と、
前記走査駆動部及びデータ駆動部を制御し、前記データ駆動部に所定のデータを供給するタイミング制御部と、
前記タイミング制御部に備えられる二つのフレームメモリに対し書き込み（Ｗｒｉｔｅ）の完了時点、及び読込み（Ｒｅａｄ）の開始時点を一致させるように、内部垂直同期信号Ｖｓｙｎｃと外部垂直同期信号との位相差を一致させる垂直同期信号の同期化回路とを備えることを特徴とする有機電界発光表示装置。
【請求項２】
前記タイミング制御部は、
外部から外部垂直同期信号Ｖｓｙｎｃ及び外部データＤａｔａが受信され、前記外部データＤａｔａを第１または第２フレームメモリに格納する書き込みメモリ制御端と、
内部垂直同期信号Ｖｓｙｎｃに同期して第２または第１フレームメモリに既に格納されたデータを読込み、それを前記データ駆動回路に伝達する読込みメモリ制御端と、
前記外部データの読込みと書き込み動作を交互に行なう第１及び第２フレームメモリとを有することを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記第１フレームメモリが書き込み動作を行なうときに前記第２フレームメモリは読込み動作を行い、前記第１フレームメモリが読込み動作を行うときに第２フレームメモリは書き込む動作を行なうことを特徴とする請求項２に記載の有機電界発光表示装置。
【請求項４】
前記読込みメモリ制御端は、メインカウンタとして前記データ駆動部及び／または走査駆動部にメインクロックを提供することを特徴とする請求項２に記載の有機電界発光表示装置。
【請求項５】
前記メインクロックにより前記メインクロックに同期する内部垂直同期信号が生成されることを特徴とする請求項４に記載の有機電界発光表示装置。
【請求項６】
前記読込みメモリ制御端は、内部垂直同期信号及び前記内部垂直同期信号を１／２分周した信号を前記垂直同期信号の同期化回路に提供することを特徴とする請求項２に記載の有機電界発光表示装置。
【請求項７】
前記垂直同期信号の同期化回路は、外部垂直同期信号と内部垂直同期信号との位相差を比較して、前記外部垂直同期信号と位相差が一致する内部垂直同期信号を生成するようにメインクロックの周波数を調節し、前記周波数が調節されたメインクロックを前記読込みメモリ制御端にフィードバックすることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項８】
前記垂直同期信号の同期化回路は、
外部垂直同期信号が入力され、それを１／２分周して出力するＤ−フリップフロップと、
前記タイミング制御部から内部垂直同期信号及び１／２分周された内部垂直同期信号が入力され、９０°シフトして１／２分周された内部垂直同期信号を出力する第１排他的論理和（ＥＸ−ＯＲ）ゲートと、
前記第１ＥＸ−ＯＲゲートの出力信号及び前記Ｄ−フリップフロップの出力信号の位相を比較する第２排他的論理和（ＥＸ−ＯＲ）ゲートと、
前記第２ＥＸ−ＯＲゲートの出力信号の直流ＤＣ成分のみを出力するフィルタと、
前記第２ＥＸ−ＯＲゲート６３０の結果に応じて発振周波数が調節され、周波数が調節されたメインクロックを前記タイミング制御部にフィードバックする電圧制御発振器とを有して構成されることを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項９】
デジタル駆動方式の有機電界発光表示装置における外部垂直同期信号と内部垂直同期信号との位相差を一致させる有機電界発光表示装置の駆動方法において、
前記外部垂直同期信号が入力され、それを１／２分周してデューティ（ｄｕｔｙ）比５０％で周波数が前記外部垂直同期信号の１／２である信号（第１出力信号）が出力され、
前記内部垂直同期信号及び１／２分周された内部垂直同期信号が入力され、前記両信号の位相を比較して９０°シフトして１／２分周された内部垂直同期信号（第２出力信号）が出力され、
前記出力された両信号の位相比較を行い、
前記出力された両信号の位相差が一致するようにメインクロックの周波数を調節することを特徴とする有機電界発光表示装置の駆動方法。
【請求項１０】
前記メインクロックの周波数調節は、
前記第１出力信号の位相が第２出力信号の位相より進んでいる場合は、電圧制御発振器ＶＣＯの周波数制御電圧入力が上昇し、メインクロックＲＤ＿ＣＬＫ＿ＯＵＴ周波数が高くなり両信号の位相差が一致することを特徴とする請求項９に記載の有機電界発光表示装置の駆動方法。
【請求項１１】
前記メインクロックの周波数調節は、
前記第２出力信号の位相が第１出力信号の位相より進んでいる場合は、電圧制御発振器ＶＣＯの周波数制御電圧入力が下降し、メインクロックＲＤ＿ＣＬＫ＿ＯＵＴ周波数が低くなり両信号の位相差が一致することを特徴とする請求項９に記載の有機電界発光表示装置の駆動方法。
【請求項１２】
前記出力された両信号は位相比較された後、フィルタを通って直流電圧にフィルタリングされることを特徴とする請求項９に記載の有機電界発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機電界発光表示装置に関し、特にデジタル駆動方式の有機電界発光表示装置に関するものである。
【背景技術】
【０００２】
近年、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重量と体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置には、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、及び有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。
【０００３】
平板表示装置のうち有機電界発光表示装置は、電子と正孔の再結合によって光を発生する有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）を用いて画像を表示する。このような有機電界発光表示装置は、速い応答速度を有すると同時に、低消費電力で駆動することができる。
【０００４】
図１は、従来の有機電界発光表示装置の画素を示す回路図である。
【０００５】
図１に示すように、従来の有機電界発光表示装置の画素４は、有機発光ダイオードＯＬＥＤと、データ線Ｄｍ及び走査線Ｓｎに接続され、有機発光ダイオードＯＬＥＤを制御するための画素回路２を備えている。
【０００６】
有機発光ダイオードＯＬＥＤのアノード電極は画素回路２に接続されており、カソード電極は第２電源ＥＬＶＳＳに接続されている。このような有機発光ダイオードＯＬＥＤは、画素回路２から供給される電流に対応して所定輝度の光を生成する。
【０００７】
画素回路２は、走査線Ｓｎに走査信号が供給されるとき、データ線Ｄｍに供給されるデータ信号に対応して有機発光ダイオードＯＬＥＤに供給される電流量を制御する。そのために、画素回路２は、第１電源ＥＬＶＤＤと有機発光ダイオードＯＬＥＤの間に接続される第２トランジスタＭ２と、第２トランジスタＭ２、データ線Ｄｍ及び走査線Ｓｎの間に接続される第１トランジスタＭ１と、第２トランジスタＭ２のゲート電極と第１電極の間に接続されるストレージキャパシタＣｓｔを備える。
【０００８】
第１トランジスタＭ１のゲート電極は走査線Ｓｎに接続されており、第１電極はデータ線Ｄｍに接続されている。そして、第１トランジスタＭ１の第２電極は、ストレージキャパシタＣｓｔの一側端子に接続されている。ここで、第１電極は、ソース電極及びドレイン電極のうちいずれか一つに設定され、第２電極は、第１電極と異なる電極に設定される。たとえば、第１電極がソース電極に設定されれば、第２電極はドレイン電極に設定される。走査線Ｓｎ及びデータ線Ｄｍに接続される第１トランジスタＭ１は、走査線Ｓｎから走査信号が供給されるときに導通状態になり、データ線Ｄｍから供給されるデータ信号をストレージキャパシタＣｓｔに供給する。この際、ストレージキャパシタＣｓｔはデータ信号に対応する電圧を充電する。
【０００９】
第２トランジスタＭ２のゲート電極は、ストレージキャパシタＣｓｔの一側端子に接続されており、第１電極は、ストレージキャパシタＣｓｔの他側端子及び第１電源ＥＬＶＤＤに接続されている。そして、第２トランジスタＭ２の第２電極は、有機発光ダイオードＯＬＥＤのアノード電極に接続されている。このような第２トランジスタＭ２は、ストレージキャパシタＣｓｔに格納された電圧値に対応して第１電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤに流れる電流量を制御する。この際、有機発光ダイオードＯＬＥＤは、第２トランジスタＭ２から供給される電流量に対応する光を生成する。
【００１０】
しかしながら、このような従来の有機電界発光表示装置の画素は、ストレージキャパシタＣｓｔに格納された電圧を利用して階調を表示するため、所望の階調を正確に表現することが困難である（アナログ駆動）。実際に、ストレージキャパシタＣｓｔに格納し得る所定電圧を利用して複数の階調を表現しなければならず、隣接する階調間の輝度差を正確に表現することが難しい。
【００１１】
また、従来の有機電界発光表示装置に備えられる第２トランジスタＭ２は、工程偏差によって画素４ごとにしきい電圧及び電子移動度などが異なるように設定される。このように、画素４ごとに第２トランジスタＭ２のしきい電圧及び電子移動度の偏差が生じると、同一の階調電圧に対し互いに異なる階調の光が生成され、均一な輝度の画像が得られないという問題点がある。
【特許文献１】韓国特許公開第２００５−００７８３３２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、本発明の目的は、デジタル駆動方式の有機電界発光表示装置において、交互に書き込み（Ｗｒｉｔｅ）と読込み（Ｒｅａｄ）動作を行なう二つのフレームメモリに対し、前記書込みと読込みの開始及び完了時点を互いに一致させるために、外部垂直同期化信号Ｖｓｙｎｃと内部垂直同期化信号を一致させる有機電界発光表示装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【００１３】
前述した目的を達成するための本発明に係る有機電界発光表示装置は、デジタル方式で駆動される有機電界発光表示装置において、走査線に走査信号を順次に供給する走査駆動部と、データのそれぞれに第１データ信号または第２データ信号を供給するデータ駆動部と、前記走査信号が供給されるときに選択され、前記第１データ信号または第２データ信号が供給され発光または非発光が制御される複数の画素が備えられる画素部と、前記走査駆動部及びデータ駆動部を制御し、前記データ駆動部に所定のデータを供給するタイミング制御部と、前記タイミング制御部に備えられる二つのフレームメモリに対し書き込み（Ｗｒｉｔｅ）の完了時点、及び読込み（Ｒｅａｄ）の開始時点を一致させるために、内部垂直同期信号Ｖｓｙｎｃと外部垂直同期信号の位相差を一致させる垂直同期信号の同期化回路とを備えることを特徴とする。
【００１４】
また、本発明による有機電界発光表示装置の駆動方法は、デジタル駆動方式の有機電界発光表示装置における外部垂直同期信号と内部垂直同期信号との位相差を一致させる有機電界発光表示装置の駆動方法において、前記外部垂直同期信号が入力され、これを１／２分周してデューティ（ｄｕｔｙ）比５０％で周波数が前記外部垂直同期信号の１／２である信号（第１出力信号）が出力され、前記内部垂直同期信号及び１／２分周した内部垂直同期信号が受信され、前記両信号の位相を比較して９０°シフトして１／２分周された内部垂直同期信号（第２出力信号）が出力され、前記出力された両信号が位相比較され、前記出力された両信号の位相差が一致するようにメインクロックの周波数を調節することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、交互に書き込みと読込み動作を行なう二つのフレームメモリに対し前記書き込みと読込みの開始及び完了時点を互いに一致させることによって、画面の一部に欠陥が発生する問題点を解決できるという効果がある。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態によるデジタル駆動方式の有機電界発光表示装置の説明に先立って、一般的なデジタル駆動方式の有機電界発光表示装置について説明する。
【００１７】
図２は、一般的なデジタル駆動方式の有機電界発光表示装置の構成ブロック図である。
【００１８】
図２に示すように、一般的なデジタル駆動方式の有機電界発光表示装置は、走査線Ｓ１乃至Ｓｎ及びデータ線Ｄ１乃至Ｄｍと、複数の画素４０を含む画素部３０と、走査線Ｓ１乃至Ｓｎを駆動するための走査駆動部１０と、データ線Ｄ１乃至Ｄｍを駆動するためのデータ駆動部２０と、走査駆動部１０及びデータ駆動部２０を制御するためのタイミング制御部５０を備えている。
【００１９】
タイミング制御部５０は、外部から供給される垂直同期信号Ｖｓｙｎｃに対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０で生成されるデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され、走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。
【００２０】
そして、タイミング制御部５０は、外部から供給されるデータＤａｔａをデータ駆動部２０に供給する。
【００２１】
データ駆動部２０は、一つのフレームに含まれる複数のサブフレーム期間ごとにデータ線Ｄ１乃至Ｄｍにデータ信号を供給する。ここで、データ信号は、画素４０が発光する第１データ信号と、画素４０が発光しない第２データ信号に分けられる。すなわち、データ駆動部２０は、それぞれのサブフレーム期間に走査信号が供給されるたびに、画素４０の発光または非発光を制御する第１データ信号及び／または第２データ信号をデータ線Ｄ１乃至Ｄｍに供給する。
【００２２】
走査駆動部１０はそれぞれのサブフレーム期間ごとに走査線Ｓ１乃至Ｓｎに走査信号を供給する。走査線Ｓ１乃至Ｓｎに走査信号が供給されると、画素４０がラインごとに選択される。この際、走査信号により選択された画素４０は、データ線Ｄ１乃至Ｄｍから第１データ信号または第２データ信号が供給される。
【００２３】
画素部３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳが供給され、それぞれの画素４０に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳが供給される画素４０のそれぞれは、走査信号が供給されるときにデータ信号（第１データ信号または第２データ信号）が供給され、供給されるデータ信号に対応してそれぞれのサブフレーム期間に発光または非発光する。例えば、走査信号が供給される際に、第１データ信号が供給される画素４０は当該サブフレーム期間に発光し、第２データ信号が供給される画素４０は当該サブフレーム期間に非発光する。なお、前記画素４０は、前記図１で説明した画素の構造と同様であってもよい。
【００２４】
前記デジタル駆動において、一つのフレーム１Ｆは、複数のサブフレーム（例えば、ＳＦ１〜ＳＦ８）に分割されて駆動される。ここで、それぞれのサブフレームＳＦ１〜ＳＦ８は、走査信号を順次に供給するための走査期間、走査期間に第１データ信号が供給される画素４０が発光する発光期間、及び画素４０が非発光状態に切り換わるリセット期間に分けて駆動される。
【００２５】
また、前記サブフレームＳＦ１〜ＳＦ８のそれぞれにおける発光期間は互いに異なるように設定される。例えば、２５６階調で画像を表示しようとする場合、一つのフレームで８個のサブフィールドＳＦ１乃至ＳＦ８に分割され、８個のサブフィールドＳＦ１乃至ＳＦ８のそれぞれにおける発光期間は２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。すなわち、それぞれのサブフレームで画素４０の発光を制御し所定階調の画像を表示することになり、前記サブフレーム期間における前記画素が発光する時間の合計を利用して一つのフレーム期間に所定の階調を表現する。
【００２６】
このように、デジタル駆動は、各画素に備えられる駆動トランジスタのオンまたはオフ状態を利用して階調を表現するため、トランジスタのばらつきと無関係に均一な輝度の画像を表示することができ、しかも、時間を分割して階調を表現（デジタル駆動）するため、所定電圧範囲を利用して階調を表現（アナログ駆動）する方式に比べてより正確な階調を表現することができる。
【００２７】
また、前記タイミング制御部５０には、二つのフレームメモリ（図示せず）が備えられており、これは交互に書き込み（Ｗｒｉｔｅ）と読込み（Ｒｅａｄ）動作を行なう。すなわち、一つのフレームメモリが外部から供給されるデータを書き込む（Ｗｒｉｔｅ）間に他のフレームメモリは既に格納されたデータを読込みて（Ｒｅａｄ）前記データ駆動部２０に転送する。
【００２８】
この際、前記外部データは、前記外部垂直同期信号により同期して書き込み動作を行なうフレームメモリに格納され、前記データ駆動部２０は、内部垂直同期信号に同期して読込み動作を行なうフレームメモリから既に格納されたデータを読込みて画素部３０に備えられる複数の画素に転送する。このような書き込みと読込み動作は、前記二つのフレームメモリの間で交互に行なわれる。
【００２９】
しかしながら、このような動作において前記外部垂直同期信号と内部垂直同期信号とが互いに同期せず位相が異なる場合、前記二つのフレームメモリにおける書き込みと読込みの開始及び完了時点が互いに異なるようになり、画面の一部に欠陥が発生するという問題がある。
【００３０】
図３は、外部垂直同期信号と内部垂直同期信号との位相が一致しない場合に生じる問題を示す図である。
【００３１】
図３に示すように、外部垂直同期信号Ｖｓｙｎｃと内部垂直同期信号Ｖｓｙｎｃとが互いに同期せず位相差が生じる場合、前記内部垂直同期信号の下降エッジで各フレームメモリの読込み／書き込み動作が切り換わるため、前記二つのフレームメモリにおける書き込みと読込みの開始及び完了時点が互いに異なるようになり、画面の一部に欠陥が発生する。
【００３２】
すなわち、正常であれば、前記外部垂直同期信号に同期して外部データに対する書き込み動作が行なわれる第１フレームメモリＭｅｍｏｒｙ１は、Ｎフレーム期間に対する全データの書き込み動作が完了した後、Ｎ＋１フレームで読込み動作に切り換えられるべきであるが、図示するように、内部垂直同期信号が外部垂直同期信号と同期せず位相差が生じる場合、書き込み動作が行なわれる第１フレームメモリＭｅｍｏｒｙ１がＮフレーム期間に読込み動作に切り換えられ、このためＮフレーム期間に読込み動作が行われるべき第２フレームメモリＭｅｍｏｒｙ２は、前記内部垂直同期信号によりＮフレーム期間に書き込み動作に切り換えられる。その結果、前記フレームに相応する画面の一部に欠陥が発生する。
【００３３】
このような問題は、図示されるように、前記外部垂直同期信号と内部垂直同期信号とが同期しない場合に各フレームごとに持続的に発生する。
【００３４】
そこで、本発明は前記問題点に鑑みてなされたものであって、タイミング制御部と接続される垂直同期信号の同期化回路が備えられ、交互に書き込みと読込み動作を行なう二つのフレームメモリに対し前記書き込みと読込みの開始及び完了時点を互いに一致させることができることを特徴とする。
【００３５】
次に、本発明に係る実施の形態を図面を参照しながら説明する。
【００３６】
図４は、本発明の実施形態による有機電界発光表示装置の構成ブロック図である。
【００３７】
図４に示すように、本発明の実施形態による有機電界発光表示装置は、走査線Ｓ１乃至Ｓｎ及びデータ線Ｄ１乃至Ｄｍと、複数の画素４００を含む画素部３００と、走査線Ｓ１乃至Ｓｎを駆動するための走査駆動部１００と、データ線Ｄ１乃至Ｄｍを駆動するためのデータ駆動部２００と、走査駆動部１００及びデータ駆動部２００を制御するためのタイミング制御部５００、及び前記タイミング制御部に備えられる二つのフレームメモリに対し書き込みの完了時点と読込みの開始時点を一致させるように、内部垂直同期信号Ｖｓｙｎｃと外部垂直同期信号との位相差を一致させる垂直同期信号の同期化回路６００を備えて構成される。
【００３８】
ここで、前記タイミング制御部５００は、外部から供給される垂直同期信号Ｖｓｙｎｃに対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成し、前記データ駆動制御信号ＤＣＳはデータ駆動部２００に供給され、走査駆動制御信号ＳＣＳは走査駆動部１００に供給される。さらに、前記外部垂直同期信号に同期して外部から供給されるデータＤａｔａをデータ駆動部２００に供給する。
【００３９】
また、前記タイミング制御部５００には二つのフレームメモリ（図示せず）が備えられており、これは交互に書き込みと読込み動作を行なう。すなわち、一つのフレームメモリが外部から供給されるデータを書き込む間に他のフレームメモリは既に格納されたデータを読込みて前記データ駆動部２００に転送する。
【００４０】
この際、前記外部データは、前記外部垂直同期信号により同期されて書き込み動作を行なうフレームメモリに格納され、前記データ駆動部２００は、内部垂直同期信号に同期して読み動作を行なうフレームメモリから既に格納されたデータを読込みて画素部３００に備えられる複数の画素４００にそれを転送する。このような書き込みと読込み動作は、前記二つのフレームメモリ間で交互に行なわれる。
【００４１】
従来、上述したように、前記外部垂直同期信号と内部垂直同期信号とが互いに非同期で位相が異なる場合、前記二つのフレームメモリにおける書き込みと読込みの開始及び完了時点が互いに異なるようになり、画面の一部に欠陥が発生したが、本発明の実施形態では、このような問題を解決するために、前記内部垂直同期信号を外部垂直同期信号と同期させて位相を一致させる垂直同期信号の同期化回路６００が備えられることを特徴とする。
【００４２】
前記タイミング制御部５００及び垂直同期信号の同期化回路６００の詳細な構成及び動作について、図５乃至図７を参照して詳細に説明する。
【００４３】
また、前記データ駆動部２００は、一つのフレームに含まれる複数のサブフレーム期間ごとにデータ線Ｄ１乃至Ｄｍにデータ信号を供給する。ここで、データ信号は、画素４００が発光する第１データ信号と、画素４００が発光しない第２データ信号に分けられる。すなわち、データ駆動部２００は、それぞれのサブフレーム期間に走査信号が供給されるたびに画素４００の発光または非発光を制御する第１データ信号及び／または第２データ信号をデータ線Ｄ１乃至Ｄｍに供給する。
【００４４】
走査駆動部１００は、それぞれのサブフレーム期間ごとに走査線Ｓ１乃至Ｓｎに走査信号を供給する。走査線Ｓ１乃至Ｓｎに走査信号が供給されると、画素４００がラインごとに選択される。この際、走査信号により選択された画素４００は、データ線Ｄ１乃至Ｄｍから第１データ信号または第２データ信号の供給を受ける。
【００４５】
画素部３００は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受け、それぞれの画素４００に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳが供給される画素４００のそれぞれは、走査信号が供給されるときにデータ信号（第１データ信号または第２データ信号）の供給を受け、供給されるデータ信号に対応してそれぞれのサブフレーム期間に発光または非発光する。例えば、走査信号が供給されるとき、第１データ信号が供給される画素４００は当該サブフレーム期間に発光し、第２データ信号が供給される画素４００は当該サブフレーム期間に非発光する。なお、前記画素４００の構造は、前記図１に示した画素構造と同様の構造であってもよい。
【００４６】
図５は、図４に示されるタイミング制御部の構成をより詳細に示した図である。
【００４７】
図５に示すように、前記タイミング制御部５００は、外部から外部垂直同期信号Ｖｓｙｎｃ及び外部データＤａｔａが受信され、前記外部データＤａｔａを第１フレームメモリ５２０に格納する書き込みメモリ制御端５１０と、内部垂直同期信号Ｖｓｙｎｃに同期して第２フレームメモリ５３０に既に格納されたデータを読込み、それをデータ駆動回路（図４の２００）に伝達する読込みメモリ制御端５４０と、前記外部データの読込みと書き込み動作を交互に行なう第１及び第２フレームメモリ５２０、５３０を有して構成される。
【００４８】
前記書き込みメモリ制御端５１０は、外部から外部垂直同期信号及び前記外部垂直同期信号に同期して入力される外部データが伝達され、前記外部データを書き込む動作が行なわれるフレームメモリに格納する役割を有する。
【００４９】
この際、前記フレームメモリは、第１または第２フレームメモリ５２０、５３０となり得るものであって、前記第１フレームメモリ５２０が書き込み動作を行なうときには前記第２フレームメモリ５３０は読込み動作を行い、反対に第１フレームメモリ５２０が読込み動作を行なうときには第２フレームメモリ５３０は書き込み動作を行なう。
【００５０】
すなわち、前記書き込みメモリ制御端５１０は、書き込み動作を行なうフレームメモリに、前記外部データ及び前記外部同期信号により生成される書き込みアドレス信号ＷＲ ＡＤＤを提供し、これにより、前記フレームメモリには前記外部同期信号に同期して順次に一つのフレームに相当するデータが格納される。
【００５１】
また、前記読込みメモリ制御端５４０は、内部垂直同期信号により生成される読込みアドレス信号ＲＤ ＡＤＤを読み出す動作が行なわれるフレームメモリ、すなわち、以前のフレームに書き込み動作が行なわれてデータが既に格納されたフレームメモリに提供し、前記フレームメモリから前記既に格納されたデータを読込み、それをデータ駆動回路に伝達する。
【００５２】
この際、前記読込みメモリ制御端５４０は、メインカウンタとしてパネルの駆動回路にメインクロックを提供する役割を有し、前記内部垂直同期信号は、前記メインクロックにより生成される。
【００５３】
ただし、本発明においては、前記内部垂直同期信号が垂直同期信号の同期化回路６００によって前記外部垂直同期信号の位相に同期化された信号、すなわち、前記外部垂直同期信号と位相差のない信号であることを特徴とする。
【００５４】
そのために、前記読込みメモリ制御端５４０は、内部で生成される内部垂直同期信号及び前記内部垂直同期信号を１／２分周した信号を前記垂直同期信号の同期化回路６００に提供し、それを外部垂直同期化信号と位相比較して、前記外部垂直同期信号と位相差が一致する内部垂直同期信号を生成するようにメインクロックの周波数を調節し、前記周波数が調節されたメインクロックを再び前記読込みメモリ制御端５４０にフィードバックする。
【００５５】
このように、前記読込みメモリ制御端５４０でフレームメモリに格納されたデータを読み取るのに使用される内部垂直同期信号は、前記書き込みメモリ制御端５１０でフレームメモリにデータを書き込むのに使用される外部垂直同期信号との位相差がないため、上述のような問題点、すなわち、前記二つのフレームメモリにおける書き込みと読込みの開始及び完了時点が互いに異なるようになり、画面の一部に欠陥が発生するという問題点を解決することができる。
【００５６】
図６は図４に示す垂直同期信号の同期化回路の構成を示すブロック図であり、図７は図６に示す垂直同期信号の同期化回路の駆動波形図である。
【００５７】
図６及び図７に示すように、前記垂直同期信号の同期化回路６００は、外部垂直同期信号が入力され、これを１／２分周して出力するＤ−フリップフロップ６１０と、前記読込みメモリ制御端５４０から内部垂直同期信号、及び１／２分周された内部垂直同期信号が受信され、９０°シフトして１／２分周された内部垂直同期信号を出力する第１排他的論理和（ＥＸ−ＯＲ）ゲート６２０と、前記第１ＥＸ−ＯＲゲート６２０の出力信号及び前記Ｄ−フリップフロップの出力信号６１０の位相を比較する第２排他的論理和（ＥＸ−ＯＲ）ゲート６３０と、前記第２ＥＸ−ＯＲゲート６３０の出力信号の直流ＤＣ成分のみを出力するフィルタ６４０と、前記第２ＥＸ−ＯＲゲート６３０の結果に応じて発振周波数を調節する電圧制御発振器ＶＣＯ６５０とを有して構成される。
【００５８】
上述したように、外部データは、外部垂直同期信号ＶＳＹＮＣ＿ＷＲに同期して前記タイミング制御部の書き込みメモリ制御端（図５の５１０）に入力され、そこで前記タイミング制御部の読込みメモリ制御端５４０は、前記外部垂直同期信号ＶＳＹＮＣ＿ＷＲと同様のタイミングで同期され読込み動作が行なわれるフレームメモリから既に格納されたデータを読込み、それを各画素に転送する必要がある。
【００５９】
そのために、本発明は、前記垂直同期信号の同期化回路６００により外部から入力される外部垂直同期信号ＶＳＹＮＣ＿ＷＲと、タイミング制御部内のメインカウンタ（Ｍａｉｎ Ｃｏｕｎｔｅｒ）、すなわち、読込みメモリ制御部５４０で生成される内部垂直同期信号（例えば６０Ｈｚ＿ＲＤ）を互いに位相比較し、その位相が互いに一致するようメインクロック周波数を調節して両信号の位相を一致させる方法を使用する。
【００６０】
前記垂直同期信号の同期化回路６００の詳細な動作について図６及び図７を参照して説明する。
【００６１】
外部垂直同期信号ＶＳＹＮＣ＿ＷＲが入力されるＤ−フリップフロップ６１０により前記信号を１／２分周し、デューティ比５０％で、たとえば、周波数が３０Ｈｚの信号ＶＳＹＮＣ＿ＷＲ／２を出力する。
【００６２】
また、読込みメモリ制御端５４０から出力される内部垂直同期信号６０Ｈｚ＿ＲＤ及び１／２分周された内部垂直同期信号３０Ｈｚ＿ＲＤが入力される第１ＥＸ−ＯＲゲート６２０により前記両信号を位相比較して、９０°シフトして１／２分周された内部垂直同期信号３０Ｈｚ＿ＲＤ＿９０ｓｈｉｆｔを出力する。
【００６３】
前記入力される両信号をＥＸ−ＯＲゲートを用いて比較する場合、両信号の位相差が９０°のときにフェーズロックされるため、３０Ｈｚ＿ＲＤを９０°シフトして得られた３０Ｈｚ＿ＲＤ＿９０ｓｈｉｆｔが出力されることになる。
【００６４】
そこで、前記Ｄ−フリップフロップ６１０の出力信号ＶＳＹＮＣ＿ＷＲ／２及び第１ＥＸ−ＯＲゲート６２０の出力信号３０Ｈｚ＿ＲＤ＿９０ｓｈｉｆｔは、第２ＥＸ−ＯＲゲート６３０に入力されて位相比較される。
【００６５】
前記ＶＳＹＮＣ＿ＷＲ／２と３０Ｈｚ＿ＲＤ＿９０ｓｈｉｆｔとの位相が互いに一致する場合は、位相比較する第２ＥＸ−ＯＲゲート６３０の出力におけるＡ（ｌｏｗ区間）とＢ（ｈｉｇｈ区間）の割合が５０％になり、ＶＳＹＮＣ＿ＷＲ／２の位相が進んでいる場合はＡ＜Ｂとなり、３０Ｈｚ＿ＲＤ信号の位相が進んでいる場合はＡ＞Ｂとなる。また、前記第２ＥＸ−ＯＲゲート６３０に接続され備えられるフィルタ（たとえば、ｌｏｗ ｐａｓｓフィルタ）６４０は、前記第２ＥＸ−ＯＲゲート６３０出力信号の直流ＤＣ成分のみをフィルタリングしてそれを出力する。
【００６６】
これにより、前記ＶＳＹＮＣ＿ＷＲ／２の位相が３０Ｈｚ＿ＲＤ＿９０ｓｈｉｆｔの位相より進んでいる場合は、電圧制御発振器ＶＣＯ６５０の周波数制御電圧入力が上昇し、メインクロックＲＤ＿ＣＬＫ＿ＯＵＴ周波数を上げることによって両信号の位相差を一致させる。
【００６７】
これに対し、３０Ｈｚ＿ＲＤの位相が進んでいる場合は、前記ＶＣＯ６５０の周波数制御電圧が下降し、メインクロックＲＤ＿ＣＬＫ＿ＯＵＴ周波数を下げることによって両信号の位相差を一致させる。
【００６８】
このように、周波数が調節されたメインクロックがフィードバックされ、前記タイミング制御部のメインカウンタ（Ｍａｉｎ Ｃｏｕｎｔｅｒ）、すなわち、読込みメモリ制御端５４０に入力されることによって、前記外部垂直同期信号と位相差のない内部垂直同期信号が生成され、前記内部垂直同期信号により読込み動作が行なわれることで、前記二つのフレームメモリにおける書き込みと読込みの開始及び完了時点が互いに異なるようになり、画面の一部に欠陥が発生する問題を解決できる。
【００６９】
図８は、外部垂直同期信号と内部垂直同期信号との位相が一致する場合を示す図である。
【００７０】
図８に示すように、外部垂直同期信号Ｖｓｙｎｃと内部垂直同期信号Ｖｓｙｎｃが互いに同期して位相差がない場合は、前記外部垂直同期信号と同一のタイミングを有する内部垂直同期信号の下降エッジで各フレームメモリの読込み／書き込み動作が切り換えられるため、前記二つのフレームメモリの書き込みと読込みの開始及び完了時点が互いに一致し、その結果、各フレームごとに発生する画面欠陥のないディスプレイが得られる。
【００７１】
すなわち、前記外部垂直同期信号に同期して外部データに対する書き込み動作が行なわれる第１フレームメモリＭｅｍｏｒｙ１は、Ｎフレーム期間に対し全データの書き込み動作が完了した後、Ｎ＋１フレームで読込み動作に切り換えられ、これと同様に、前記外部垂直同期信号と同一のタイミングを有する内部同期信号に同期して既に格納されたデータに対する読込み動作が行なわれる第２フレームメモリＭｅｍｏｒｙ２は、Ｎフレーム期間に対し全データの読込み動作が完了した後、Ｎ＋１フレームで書き込み動作に切り換えられる。
【００７２】
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７３】
【図１】従来の有機電界発光表示装置の画素を示す回路図。
【図２】一般的なデジタル駆動方式の有機電界発光表示装置の構成ブロック図。
【図３】外部垂直同期信号と内部垂直同期信号の位相が一致しない場合に生じる問題点を示す図。
【図４】本発明の実施形態による有機電界発光表示装置の構成を示すブロック図。
【図５】図４のタイミング制御部の構成をより詳細に示した図。
【図６】図４の垂直同期信号の同期化回路の構成を示すブロック図。
【図７】図６の垂直同期信号の同期化回路の駆動波形図。
【図８】外部垂直同期信号と内部垂直同期信号との位相が一致する場合を示す図。
【符号の説明】
【００７４】
５００…タイミング制御部
５１０…書き込みメモリ制御端
５２０…第１フレームメモリ
５３０…第２フレームメモリ
５４０…読込みメモリ制御端
６００…垂直同期信号同期化回路
６１０…Ｄ−フリップフロップ（ＦＦ）
６２０…第１ＥＸ−ＯＲゲート
６３０…第２ＥＸ−ＯＲゲート            
６４０…フィルタ
６５０…電圧制御発振器（ＶＣＯ）
【図１】
2008058916.tif 000003
【図２】
2008058916.tif 000004
【図３】
2008058916.tif 000005
【図４】
2008058916.tif 000006
【図５】
2008058916.tif 000007
【図６】
2008058916.tif 000008
【図７】
2008058916.tif 000009
【図８】
2008058916.tif 000010