(57)【要約】【課題】従来のＦＥＴにおいては、AlGaAs電子供給層とInGaPエッチングストップ層との界面にAlGaAsP層等の変成層が形成され、それによりショットキー特性の劣化が生じる。【解決手段】ＦＥＴ１は、AlGaAsからなる電子供給層１４と、電子供給層１４上に設けられた、Alを含まない界面安定化層１５と、界面安定化層１５上に設けられた、InGaPからなるエッチングストップ層１６と、エッチングストップ層１６上に設けられた、GaAsからなるコンタクト層１７と、を備えている。【選択図】図１
2008060397.tif 000002
【特許請求の範囲】
【請求項１】
ＡｌＧａＡｓからなる電子供給層と、
前記電子供給層上に設けられた、Ａｌを含まない界面安定化層と、
前記界面安定化層上に設けられた、ＩｎＧａＰからなるエッチングストップ層と、
前記エッチングストップ層上に設けられた、ＧａＡｓからなるコンタクト層と、
を備えることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタにおいて、
前記界面安定化層の厚みは、０．５６ｎｍ以上３ｎｍ以下である電界効果トランジスタ。
【請求項３】
請求項１または２に記載の電界効果トランジスタにおいて、
前記界面安定化層は、ＧａＡｓ層またはＩｎＰ層である電界効果トランジスタ。
【請求項４】
請求項１乃至３いずれかに記載の電界効果トランジスタにおいて、
前記エッチングストップ層および前記コンタクト層に形成されたリセス部を備え、
前記リセス部内にゲート電極が設けられている電界効果トランジスタ。
【請求項５】
請求項４に記載の電界効果トランジスタにおいて、
前記リセス部は、前記界面安定化層を貫通して前記電子供給層まで達している電界効果トランジスタ。
【請求項６】
ＡｌＧａＡｓからなる電子供給層上に、Ａｌを含まない界面安定化層、ＩｎＧａＰからなるエッチングストップ層およびＧａＡｓからなるコンタクト層を順に形成する工程と、
前記エッチングストップ層をエッチングストッパとして前記コンタクト層の一部をエッチングすることにより、当該コンタクト層に第１の開口部を形成する工程と、
前記第１の開口部を形成する工程よりも後に、前記エッチングストップ層の一部をエッチングすることにより、当該エッチングストップ層に、前記第１の開口部と連設された第２の開口部を形成する工程と、
を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項７】
請求項６に記載の電界効果トランジスタの製造方法において、
前記第１の開口部を形成する工程では、硫酸またはリン酸を含む水溶液をエッチング液として用い、
前記第２の開口部を形成する工程では、塩酸を含む水溶液をエッチング液として用いる電界効果トランジスタの製造方法。
【請求項８】
請求項６または７に記載の電界効果トランジスタの製造方法において、
前記第１および第２の開口によって構成されたリセス部内に、ゲート電極を形成する工程を含む電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ（FET）およびその製造方法に関する。
【背景技術】
【０００２】
数GHzから数十GHzの高周波帯で動作するトランジスタとして、リセス部を有するGaAs系ヘテロ接合FETが広く用いられている。このトランジスタにおいて、リセス部の深さはしきい値電圧等の特性を左右する重要なパラメータである。ドライエッチング技術により制御性良くリセス部を形成する例も報告されているが、製品用途によってはゲート電極を蒸着・リフトオフ法により形成する必要があり、したがってドライエッチング技術が適用できず、ウェットエッチング技術によりリセス部を形成しなければならない場合がある。そうした場合、GaAsコンタクト層とAlGaAs電子供給層との間にInGaPエッチングストップ層を挿入する方法が広く用いられている（例えば特許文献１）。
【０００３】
図７は、特許文献１に記載されたGaAs系ヘテロ接合FETを示す断面図である。ＦＥＴ１００においては、半絶縁性GaAs基板１０１上に、バッファ用半導体層１０２、AlGaAs電子供給層１０３、チャネル層１０４、AlGaAs電子供給層１０５、InGaPエッチングストップ層１０６およびGaAsコンタクト層１０７が順に形成されている。つまり、AlGaAs電子供給層１０５とGaAsコンタクト層１０７との間に、InGaPエッチングストップ層１０６が設けられている。
【０００４】
さらに、GaAsコンタクト層１０７およびInGaPエッチングストップ層１０６の一部が除去されることによりリセス部が形成されており、そのリセス部内のAlGaAs電子供給層１０５上にゲート電極１０９が形成されている。このように、ソース−ドレイン電極１０８が接触抵抗低減のためにGaAsコンタクト層１０７上に形成されるのに対し、ゲート電極１０９は、良好なショットキー特性を確保するためにAlGaAs電子供給層１０５上に形成される。
【０００５】
かかる構造のＦＥＴ１００は、以下のようにして製造される。まず、半絶縁性GaAs基板１０１上に、バッファ用半導体層１０２、AlGaAs電子供給層１０３、チャネル層１０４、AlGaAs電子供給層１０５、InGaPエッチングストップ層１０６およびGaAsコンタクト層１０７を順に形成する。その後、ホトレジスト等をマスクとして用い、硫酸系のエッチング液にて、GaAsコンタクト層１０７の一部を下地のInGaPエッチングストップ層１０６に対して選択的にエッチング除去する。
【０００６】
続いて、塩酸系のエッチング液にて、InGaPエッチングストップ層１０６の一部を下地のAlGaAs電子供給層１０５に対して選択的にエッチング除去する。これにより、リセス部が形成される。その後、リセス部内にゲート電極１０９を形成する。このように、InGaPエッチングストップ層１０６を導入することで、ウェットエッチング技術を用いて、深さ方向の制御性良くリセス部を形成することができる。その結果、製造されるＦＥＴの特性ばらつきを低減でき、高い歩留まりを得ることができる。
【０００７】
なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２および非特許文献１が挙げられる。
【特許文献１】特開平７−３３５８６７号公報
【特許文献２】特開平１０−２７０４６７号公報
【非特許文献１】Ｑ. ヤング他、コンパウンド・セミコンダクタに関する国際会議（1997年9月8-11日）、pp.95-98
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図７に示した構造では、非特許文献１で指摘されているように、AlGaAs電子供給層１０５とInGaPエッチングストップ層１０６との界面に、AlGaAsP層等の変成層が生じる。これは、AsとPとが置換されることに起因する。すなわち、AlGaAs層上にP系半導体を成長させる際には、AlとPとの間の強い結合力が原因でAlGaAs中にPが侵入し、それにより上記変成層が形成されるのである。
【０００９】
通常、InGaP層のようにV族元素としてPのみを含む結晶は塩酸等のエッチング液で除去されるが、AlGaAsP層のようにV族元素としてAsおよびPを共に含む結晶は塩酸等のエッチング液では除去されない。そのため、AlGaAsP変成層は、InGaPエッチングストップ層１０６の除去後も、AlGaAs電子供給層１０５上に残留する。このAlGaAsP層のみを、下地のAlGaAs層に対して選択的に除去することは難しい。また、Pを含む層は酸化されやすいために、AlGaAsP層上にゲート電極１０９が形成された場合、ショットキー特性の劣化を招いてしまう。このことは、製造されるＦＥＴの信頼性の低下につながる。
【課題を解決するための手段】
【００１０】
本発明によるＦＥＴは、AlGaAsからなる電子供給層と、上記電子供給層上に設けられた、Alを含まない界面安定化層と、上記界面安定化層上に設けられた、InGaPからなるエッチングストップ層と、上記エッチングストップ層上に設けられた、GaAsからなるコンタクト層と、を備えることを特徴とする。
【００１１】
このＦＥＴにおいては、AlGaAs電子供給層とInGaPエッチングストップ層との間に、Alを含まない界面安定化層が設けられている。これにより、このＦＥＴの製造の際に、電子供給層とエッチングストップ層との界面で、AlGaAsP層等の変成層が発生するのを抑制することができる。その結果、エッチングストップ層の除去後に変成層が残留しないため、良好なショットキー特性を確保できる。
【００１２】
また、本発明によるＦＥＴの製造方法は、AlGaAsからなる電子供給層上に、Alを含まない界面安定化層、InGaPからなるエッチングストップ層およびGaAsからなるコンタクト層を順に形成する工程と、上記エッチングストップ層をエッチングストッパとして上記コンタクト層の一部をエッチングすることにより、当該コンタクト層に第１の開口部を形成する工程と、上記第１の開口部を形成する工程よりも後に、上記エッチングストップ層の一部をエッチングすることにより、当該エッチングストップ層に、上記第１の開口部と連設された第２の開口部を形成する工程と、を含むことを特徴とする。
【００１３】
この製造方法においては、AlGaAs電子供給層とInGaPエッチングストップ層との間に、Alを含まない界面安定化層を形成する。これにより、電子供給層とエッチングストップ層との界面で、AlGaAsP層等の変成層が発生するのを抑制することができる。その結果、エッチングストップ層の除去後に変成層が残留しないため、良好なショットキー特性を確保できる。
【発明の効果】
【００１４】
本発明によれば、良好なショットキー特性を有するＦＥＴおよびその製造方法が実現される。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しつつ、本発明によるＦＥＴおよびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
【００１６】
図１は、本発明によるＦＥＴの第１実施形態を示す断面図である。ＦＥＴ１は、GaAs系へテロ接合FETであり、AlGaAsからなる電子供給層１４と、電子供給層１４上に設けられた、Alを含まない界面安定化層１５と、界面安定化層１５上に設けられた、InGaPからなるエッチングストップ層１６と、エッチングストップ層１６上に設けられた、GaAsからなるコンタクト層１７と、を備えている。
【００１７】
より詳細には、半絶縁性のGaAs基板１１上に、GaAsからなるバッファ層１２、InGaAsからなるチャネル層１３、電子供給層１４、界面安定化層１５、エッチングストップ層１６およびコンタクト層１７が順に形成されている。本実施形態において界面安定化層１５は、GaAs層である。この界面安定化層１５の厚みは、２分子層厚（０．５６ｎｍ程度）以上３ｎｍ以下であることが好ましい。
【００１８】
コンタクト層１７上には、ソース−ドレイン電極１８が形成されている。さらに、エッチングストップ層１６およびコンタクト層１７には、リセス部２０が形成されている。リセス部２０は、コンタクト層１７に形成された開口部２０ａ（第１の開口部）と、エッチングストップ層１６に形成された開口部２０ｂ（第２の開口部）とによって構成されている。このリセス部２０は、界面安定化層１５を貫通して電子供給層１４まで達していることが好ましい。リセス部２０内には、ゲート電極１９が設けられている。
【００１９】
本発明によるＦＥＴの製造方法の一実施形態として、ＦＥＴ１の製造方法の一例を説明する。まず、GaAs基板１１上に、バッファ層１２、チャネル層１３、電子供給層１４、界面安定化層１５、エッチングストップ層１６およびコンタクト層１７を順に形成する。その後、エッチングストップ層１６をエッチングストッパとしてコンタクト層１７の一部をエッチングすることにより、当該コンタクト層１７に開口部２０ａを形成する。続いて、エッチングストップ層１６の一部をエッチングすることにより、当該エッチングストップ層１６に、開口部２０ａと連設された開口部２０ｂを形成する。次に、これにより形成されるリセス部２０内にゲート電極１９を形成する。
【００２０】
開口部２０ａ，２０ｂを形成する際のエッチングは、ウェットエッチングにより行われる。開口部２０ａを形成する工程では硫酸またはリン酸を含む水溶液をエッチング液として用い、開口部２０ｂを形成する工程では塩酸を含む水溶液をエッチング液として用いることが好ましい。
【００２１】
本実施形態の効果を説明する。例えば固体ソース分子線エピタキシー法（MBE: Molecular Beam Epitaxy）法にてAlGaAs電子供給層上にInGaPエッチングストップ層を成長する場合に、AlGaAsP等の変成層が生じる原因は、最表面のAl原子とP原子との間の結合力が強いために、AlGaAs層中にPが引き込まれることにある。したがって、変成層の発生を抑制するためには、AlとPとの結合を抑制することが肝要である。この点、ＦＥＴ１においては、電子供給層１４とエッチングストップ層１６との間に、界面安定化層１５が設けられている。これにより、電子供給層１４とエッチングストップ層１６との界面で変成層が発生するのを抑制することができる。その結果、エッチングストップ層１６の除去後に変成層が残留しないため、良好なショットキー特性を確保できる。
【００２２】
本実施形態によれば、数GHzから数十GHzの高周波帯で動作するトランジスタとして用いられるリセス部を有するGaAs系ヘテロ接合FETにおいて、良好な初期静特性および高い信頼性を確保しながら、特性ばらつきを抑制することができるので、コスト低減が可能となる。
【００２３】
図２は、本実施形態に係るＦＥＴ１と従来技術に係るＦＥＴとの間で静特性を比較した結果を示すグラフである。実線が界面安定化層１５を設けた場合、すなわち本実施形態のＦＥＴ１についての結果を表し、破線が界面安定化層１５を設けない場合、すなわち従来技術のＦＥＴについての結果を表している。このグラフからわかるように、ＦＥＴ１は良好なショットキー特性を有することが確認された。一方、従来技術のＦＥＴでは、AlGaAs電子供給層の表面に残留したAlGaAsP変成層のために、ゲート電圧が低い領域でリーク電流が発生することがわかる。その他の静特性上の差異は見られなかった。
【００２４】
図３（ａ）および図３（ｂ）は、それぞれ本実施形態に係るＦＥＴ１および従来技術に係るＦＥＴについての信頼性試験における特性変動を示すグラフである。図３（ａ）からわかるように、高温バイアスストレス試験において、本実施形態のＦＥＴ１では特性劣化が殆ど見られなかった。一方、図３（ｂ）からわかるように、従来技術のＦＥＴでは、AlGaAs電子供給層の表面に残留したAlGaAsP変成層の劣化を反映して、デバイス特性の劣化が見られた。
【００２５】
界面安定化層１５の厚みが２分子層厚程度である場合、エッチングストップ層１６をエッチングする際に、オーバーエッチングによって界面安定化層１５を除去することが可能である。これにより、電子供給層１４まで達するリセス部２０を形成することができる。その場合、ゲート電極１９と電子供給層１４とが直接に接することになるので、特に良好なショットキー特性が得られる。
【００２６】
界面安定化層１５の厚みが２分子層厚以上である場合、電子供給層１４中のAlとエッチングストップ層１６中のPとを充分に分離することができる。また、界面安定化層１５の厚みが３ｎｍ以下であれば、エッチングストップ層１６の除去後に界面安定化層１５が残留したとしても、その厚みは充分に薄いためショットキー特性は殆ど劣化しない。その後の信頼性試験においても、劣化は殆ど見られない。
【００２７】
図４は、順方向立上がり電圧と界面安定化層１５の厚みとの関係を調べた結果を示すグラフである。界面安定化層１５の厚みが３ｎｍ（３０Å）以下の領域ではショットキー特性の劣化が殆ど見られないことが確認された。
（第２実施形態）
【００２８】
図５は、本発明によるＦＥＴの第２実施形態を示す断面図である。ＦＥＴ２においては、界面安定化層２５としてInP層が用いられている。この界面安定化層２５の厚みも、図１のＦＥＴ１における界面安定化層１５と同様に、２分子層厚（０．５６ｎｍ程度）以上３ｎｍ以下であることが好ましい。ＦＥＴ２のその他の構成は、ＦＥＴ１と同様である。また、ＦＥＴ２も、ＦＥＴ１と同様にして製造することができる。
【００２９】
図６は、ＦＥＴ２におけるAlGaAs電子供給層１４とInGaPエッチングストップ層１６との界面付近の様子を模式的に示す断面図である。固体ソースMBE法等でAlGaAs電子供給層１４を成長させた後の最表面はAsで覆われている。この状態でIn原子を照射すると、As面はInで覆われて安定する。この後にPを照射すれば、InAs面によってAlとPとの結合が遮られる。それにより、PがAlGaAs層中に取り込まれるのが抑制されるため、上述の変成層の発生を防ぐことができる。その結果、エッチングストップ層１６の除去後に変成層が残留しないため、良好なショットキー特性を確保できる。ＦＥＴ２のその他の効果は、ＦＥＴ１と同様である。
【００３０】
本発明によるＦＥＴおよびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明によるＦＥＴの第１実施形態を示す断面図である。
【図２】実施形態の効果を説明するためのグラフである。
【図３】（ａ）および（ｂ）は、実施形態の効果を説明するためのグラフである。
【図４】実施形態の効果を説明するためのグラフである。
【図５】本発明によるＦＥＴの第２実施形態を示す断面図である。
【図６】図５のＦＥＴにおけるAlGaAs電子供給層とInGaPエッチングストップ層との界面付近の様子を模式的に示す断面図である。
【図７】従来のＦＥＴを示す断面図である。
【符号の説明】
【００３２】
１    ＦＥＴ
２    ＦＥＴ
１１    GaAs基板
１２    バッファ層
１３    チャネル層
１４    電子供給層
１５    界面安定化層
１６    エッチングストップ層
１７    コンタクト層
１８    ソース−ドレイン電極
１９    ゲート電極
２０    リセス部
２０ａ    開口部
２０ｂ    開口部
２５    界面安定化層
【図１】
2008060397.tif 000003
【図２】
2008060397.tif 000004
【図３】
2008060397.tif 000005
【図４】
2008060397.tif 000006
【図５】
2008060397.tif 000007
【図６】
2008060397.tif 000008
【図７】
2008060397.tif 000009