(57)【要約】【課題】  部品内蔵基板の製造方法に関し、部品内蔵基板に内蔵する電子部品の接続端子と多層回路基板の内層回路の接続電極とを低荷重且つ低温で接続する。【解決手段】  接続端子２と接続電極５との間に平均粒径が５０ｎｍ〜２００ｎｍのナノ粒径の金属粒子６を介在させ、金属粒子６を焼結させて接続端子２と接続電極５との電気的接続を得る。【選択図】          図１
2008244191.tif 000002
【特許請求の範囲】
【請求項１】
電子部品の接続端子と多層回路基板の内層回路の接続電極とを接続するとともに、前記電子部品を覆うように多層配線構造を設けた部品内蔵基板の製造方法において、前記接続端子と前記接続電極との間に平均粒径が５０ｎｍ〜２００ｎｍのナノ粒径の金属粒子を介在させる工程と、前記金属粒子を焼結させて前記接続端子と前記接続電極との電気的接続を得る工程とを有することを特徴とする部品内蔵基板の製造方法。
【請求項２】
上記金属粒子として、上記接続端子及び接続電極の少なくとも一方と合金化する金属粒子を使用することを特徴とする請求項１記載の部品内蔵基板の製造方法。
【請求項３】
上記金属粒子を上記接続端子と上記接続電極との間に介在させる工程において、前記金属粒子を合成樹脂中に分散させた材料を前記接続端子に転写することを特徴とする請求項１または２に記載の部品内蔵基板の製造方法。
【請求項４】
上記接続端子と上記接続電極とを接続した後に、上記電子部品と上記多層回路基板との間に封止用の合成樹脂を注入する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の部品内蔵基板の製造方法。
【請求項５】
上記接続端子と上記接続電極とを接続する前に、上記多層回路基板上に封止用の合成樹脂を予め形成しておき、前記接続端子を上記金属粒子を介して前記接続電極に圧接させたのち、前記接続端子と前記接続電極との接続及び前記合成樹脂の硬化とを同時的に行うことを特徴とする請求項１乃至３のいずれか１項に記載の部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は部品内蔵基板の製造方法に関するものであり、電子部品、特に、半導体素子を内蔵した部品内蔵基板における電子部品の実装密度を高めるための構成に特徴のある部品内蔵基板の製造方法に関するものである。
【背景技術】
【０００２】
近年の携帯情報機器等の小型化・高性能化に伴って、携帯情報機器等に搭載する半導体装置モジュール等の小型化・高密度実装化が求められており、それに伴って半導体素子等の電子部品自体も小型化され、電子部品に設けるバンプ電極等の間隔が狭くなっている。
【０００３】
このような高密度実装の要請に応えるために、半導体チップや受動部品を多層回路基板の表面に実装していた従来の表面実装に代えて、半導体チップ等を多層回路基板の中に埋め込む部品内蔵基板が開発されている（例えば、特許文献１参照）。
【０００４】
この部品内蔵基板においては、表面実装に比べて電子部品を配置する自由度が高くなるとともに、電子部品間の配線の最適化により高周波特性を改善することができる等の利点がある。
【０００５】
現在は、このような部品内蔵基板は、高密度実装の要請の大きな携帯電話機器に、携帯電話に求められる各種の機能の内の一部の機能を切り出したモジュールとして使用されているが、内蔵する電子部品の種類を増やすことによって、メインボード等への適用も可能になる。
【０００６】
また、この部品内蔵基板においては、多層回路基板上に電子部品を実装する場合には、フリップチップ方式が採用されており、このフリップチップ方式の接合の一つとして、接着剤を硬化させると同時に高荷重を印加してＡｕスタッドバンプを押し潰すことにより多層回路基板の内層回路電極とをコンタクトさせる圧接方式がある（例えば、特許文献２参照）。
【０００７】
この接合方式は、接着剤を硬化させるときの収縮力と、Ａｕスタッドバンプと多層回路基板の内層回路電極を押しつぶしたときの反発力を利用して、接触を維持させることにより電気的接続を維持するものである。
【特許文献１】特開２００６−３４４６３１号公報
【特許文献２】特開２００３−２８２７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年の半導体素子の高性能化に伴い、Ａｕスタッドバンプが挟ピッチ化されており、これに伴いＡｕスタッドバンプのサイズも小さくなる傾向にある。
このことにより、接合時に高荷重を必要とする圧接方式では、ファインピッチ用の小さなバンプを潰すことにより、半導体素子と多層回路基板の内層回路間のクリアランスが狭くなるため、製造中のパーティクルを挟み込み、チップ回路を破損するという問題が生じている。
【０００９】
一方、荷重を低くし、クリアランスを確保すると、Ａｕスタッドバンプと多層回路基板の内層回路電極を押しつぶしたときの反発力が不足し、金属スタッドバンプが浮き上がって多層回路基板の内層回路電極間で断線するという問題が生じる。
【００１０】
このように、圧接方式をファインピッチなＡｕスタッドバンプが形成されている半導体素子に用いると、金属スタッドバンプが浮き上ることによる接続不良や、互いに隣接するＡｕスタッドバンプが潰されて変形することにより接触する短絡等の接合限界が生じるという問題がある。
【００１１】
そこで、本出願人は、鋭意研究の結果、Ａｕスタッドバンプの表面に低温での合金接合が可能なＡｇナノ粒子やＳｎナノ粒子を転写して合金接合で半導体チップを多層回路基板上に表面実装することを提案している（必要ならば、特願２００６−０２６３２９参照）。
【００１２】
しかし、半導体集積回路装置等の電子部品の小型化による半導体モジュールの高密度実装化は表面実装型の半導体モジュールに限られるものではなく、電子部品を内蔵した部品内蔵基板にも求められている。
【００１３】
したがって、本発明は、部品内蔵基板に内蔵する電子部品の接続端子と多層回路基板の内層回路の接続電極とを低荷重且つ低温で接続することを目的とする。
【課題を解決するための手段】
【００１４】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、電子部品１の接続端子２と多層回路基板３の内層回路４の接続電極５とを接続するとともに、電子部品１を覆うように多層配線構造８を設けた部品内蔵基板の製造方法において、接続端子２と接続電極５との間に平均粒径が５０ｎｍ〜２００ｎｍのナノ粒径の金属粒子６を介在させる工程と、金属粒子６を焼結させて接続端子２と接続電極５との電気的接続を得る工程とを有することを特徴とする。
【００１５】
このように、金属粒子６を用いてフリップチップボンディングすることによって、低荷重且つ低温での接合が可能になるため、半導体素子と多層回路基板３の内層回路４間のクリアランスを損なうことなく確実な電気的接続が可能になり、それによって、部品内蔵基板の高密度実装化と信頼性の向上が可能になる。
【００１６】
この場合の金属粒子６としては、Ａｇからなる金属粒子６或いは接続端子２及び接続電極５の少なくとも一方と合金化する金属粒子６、例えば、Ｓｎ、Ｂｉ、Ｚｎ、Ｎｉ、Ｉｎの内の少なくとも一種類の金属からなる金属粒子６を使用することが、低温における接合のために必要になる。
【００１７】
また、上述の金属粒子６を用いた場合には、金属粒子６を焼結させる工程における焼結温度を２５０℃以下にしても接合が可能になる。
即ち、ナノサイズの金属粒子６を用いた場合には、その金属の融点以下で金属粒子間がセラミックのように焼結して、バルクに近い状態になるため、低温での結合が可能になる。
【００１８】
例えば、Ａｇナノ粒子を用いた場合には、Ａｇの融点９６０．８℃に対して２００℃での接合が可能になり、荷重を与えなくても良好な電気的接触状態を実現することができる。
なお、ミクロンサイズのＡｇフィラーを用いた場合には、接続端子２の下に補足されたＡｇフィラーに高荷重をかけてＡｇフィラー間の接触面積を大きくしなければ良好な接触状態を確保することができない。
【００１９】
この場合、金属粒子６を接続端子２と接続電極５との間に介在させる方法としては、金属粒子６を合成樹脂中に分散させた材料を接続端子２に転写することが最も典型的な方法であり、多層回路基板３の内層回路４上に特別な処理を施すことなく、ファインピッチの接続端子２に対して均一な量の金属粒子６の供給が可能になる。
【００２０】
また、このように、金属粒子６をエポキシ樹脂等の合成樹脂に分散させることによって、金属が焼結したときの材料強度だけでなく、合成樹脂が硬化したときの強度を加えることにより、接合強度を上げることが可能となる。
【００２１】
また、アンダーフィル樹脂を設ける工程としては、接続端子２と接続電極５とを接続した後に、電子部品１と多層回路基板３との間に封止用の合成樹脂を注入する工程でも良く、樹脂封止工程が簡単になる。
【００２２】
或いは、接続端子２と接続電極５とを接続する前に、多層回路基板３上に封止用の合成樹脂を予め形成しておき、接続端子２を金属粒子６を介して接続電極５に圧接させたのち、接続端子２と接続電極５との接続及び合成樹脂の硬化とを同時的に行う工程であっても良い。
【００２３】
この場合、封止樹脂７の硬化工程において発生する電子部品１と多層回路基板３の内層回路４の熱膨張係数の差から生じる接合部に加わる応力を封止樹脂７内に分散させ、接続端子２の破断が生ずることがないので、接合信頼性を向上することができる。
【００２４】
また、電子部品１を覆う多層回路構造を形成するためには、アンダーフィル樹脂となる合成樹脂を硬化させたのち、プリプレグを用いて電子部品１を覆うように、内層回路４と電気的に接続する多層配線構造８を形成することが望ましい。
【００２５】
上述の部品内蔵基板の製造方法を用いて部品内蔵基板を製造することによって、信頼性の高い高実装密度の部品内蔵基板の実現が可能になる。
【発明の効果】
【００２６】
本発明によれば、低荷重で接合を行っても、Ａｕスタッドバンプと多層回路基板の内層回路電極は、良好な接合状態を維持でき、また、半導体素子等の電子部品と多層回路基板の内層回路間のクリアランスを確保できるため、部品内蔵基板の高信頼性化及び高密度実装化に寄与するところが大きい。
【発明を実施するための最良の形態】
【００２７】
ここで、図２乃至図４を参照して、本発明の実施の形態における接合原理を説明する。
図２参照  
まず、半導体チップ等の電子部品１１に設けたＡｕスタッドバンプ１２の先端に金属ナノ粒子１４を含んだ接点材料１３を設ける。
この場合の接点材料１３はエポキシ樹脂等の合成樹脂１５中に平均粒径が５０ｎｍ〜２００ｎｍの金属ナノ粒子１４を分散させたものであり、典型的には転写法によってＡｕスタッドバンプ１２の先端に付着させる。
【００２８】
また、金属ナノ粒子１４としては、Ａｇナノ粒子或いはＳｎナノ粒子が典型的なものであるが、Ａｇ、Ｓｎ以外にＢｉ、Ｚｎ、Ｎｉ、或いはＩｎからなる金属ナノ粒子を用いても良く、さらには、Ａｇ−Ｓｎナノ粒子等のそれらの合金ナノ粒子を用いても良いものである。
【００２９】
次いで、先端に接点材料１３を付着させたＡｕスタッドバンプ１２を多層回路基板２１の内層回路に設けたＣｕ層、又は、Ｃｕ層／Ｎｉ／Ａｕ構造（表面がＡｕ）のバンプ電極２２に圧接させたのち、２５０℃以下で金属ナノ粒子１４同士を溶融接合させる。
【００３０】
この時、Ｃｕ層／Ｎｉ／Ａｕ構造（表面がＡｕ）のバンプ電極２２に対してＳｎ等のＡｕとの合金化が可能な金属ナノ粒子１４を用いた場合には、Ａｕスタッドバンプ１２及びバンプ電極２２の表面のＡｕ層との間でＡｕＳｎ合金等の合金化により接合が行われることになる。
また、Ｃｕ層／Ｎｉ／Ａｕ構造（表面がＡｕ）のバンプ電極２２の代わりにＣｕ層からなるバンプ電極を用いた場合も同様に、Ｓｎ等の合金化により接合が行われる。
【００３１】
図３参照  
図３は、Ａｇナノ粒子を用いた場合の接合部の概念的要部断面図であり、Ａｕスタッドバンプ１２とバンプ電極２２を構成するＡｕ層２４との間にＡｇナノ粒子が焼結化したＡｇ焼結層２５が介在して良好な電気的接触状態を実現している。
【００３２】
図４参照  
図４は、Ｓｎナノ粒子を用いた場合の接合部の概念的要部断面図であり、Ａｕスタッドバンプ１２とバンプ電極２２を構成するＡｕ層２４との間にＳｎナノ粒子が合金化したＡｕＳｎ層２７が形成され合金化により強固で良好な電気的接触状態を実現している。
なお、この場合、Ａｕスタッドバンプ１２の周辺部においては合金化せずに焼結化したＳｎ焼結層２６が存在する。
【００３３】
このような、接合を形成したのち、以降は、従来の部品内蔵基板の製造程度と同様にアンダーフィル樹脂を充填したのち、プリプレグを用いた多層配線基板の製造工程を利用して上部の多層配線構造を形成することによって部品内蔵基板が完成する。
【実施例１】
【００３４】
次に、図５及び図６を参照して本発明の実施例１の部品内蔵基板の製造工程を説明する。
図５参照  
まず、平均粒径が５０ｎｍ〜２００ｎｍ、例えば、１００ｎｍのＡｇナノ粒子をエポキシ樹脂に分散させた接点材料３２を転写ステージ３１上に形成する。
この場合に、転写ステージ３１にはスキージ（図示を省略）が取り付けられており、スキージと転写ステージ３１のギャップを調整することにより、接点材料３２の厚さを例えば、１０μｍとする。
【００３５】
次いで、接点材料３２が未乾燥・未硬化の状態で半導体素子４０を例えば、５００ｇの荷重で転写ステージ３１上に押しつけ、半導体素子４０に設けたＡｕスタッドバンプ４１の先端部に接点材料３２を転写する。
なお、この場合の半導体素子４０は、例えば、８．５ｍｍ角のサイズであり、また、Ａｕスタッドバンプ４１の高さは例えば、３０μｍであり、このＡｕスタッドバンプ４１を例えば、５０μｍの間隔で６８０個形成している。
【００３６】
次いで、例えば、フリップチップボンダＦＣＢ−２Ｍ（パナソニックＦＳエンジニアリング製商品型番）を用いて、接点材料３２を転写後の半導体素子４０を厚さが０．３５ｍｍの多層回路基板の内層回路５０に設けたＣｕ／Ｎｉ／Ａｕ構造のパッド５１と位置合わせし、次いで、２５０℃以下、例えば、２００℃の加熱温度で、荷重２ｋｇの条件で１０秒間接合を行う。
【００３７】
この時、上述のように、接点材料３２中のＡｇナノ粒子同士が２００℃の温度においてセラミックのように焼結して接合するとともに、接点材料３２の母材となるエポキシ樹脂が硬化して接合をより強固なものにする。
【００３８】
次いで、シアネート系の合成樹脂５３、例えば、Ｕ８４４３（ナミックス製商品型番）を、例えば、６０℃に加熱したホットプレート上で半導体素子４０と内層回路５０との間にシリンジ５２を用いて注入する。
【００３９】
図６参照  
次いで、恒温槽を用いて、例えば、１５０℃で２時間の加熱処理を行うことによって合成樹脂５３を硬化させて封止樹脂５４とする。
【００４０】
以降は、半導体素子４０の実装部に対応する開口部を形成したプリプレグ５５を介して、後で接続ビア５６となる突起状の銀ペーストバンプを形成した内層回路５０に、接続ビア、及び、配線パターンを形成した積層体を積層し、多層配線構造５７を形成することによって、本発明の実施例１の部品内蔵基板が完成する。
【００４１】
この実施例１の部品内蔵基板に対して、接合信頼性の試験として、接合信頼性試験項目である吸湿−リフロー性評価を模擬的に行う模擬吸湿リフロー試験を行った。 
この模擬吸湿−リフローの評価方法は、実装後のサンプルを温度８５℃、湿度８５％、で１２時間吸湿させた後、リフロー工程の最大温度である２５０℃にしたホットプレート上で２分間放置して、疑似吸湿−リフロー後の電気的導通の変化を測定した。
【００４２】
このときの合否判定は、導通抵抗の上昇率が５％以下の場合を合格としたが、実施例１の部品内蔵基板の場合には、サンプル数を５０とした場合に、導通抵抗の上昇率が５％以下であり、良好な接合信頼性が得られた。
【００４３】
また、この実施例１の部品内蔵基板に対して、超音波映像装置ＦＳ２００（日立建機ファインテック製商品型番）を用いて接合部の観察を行ったところ、各サンプルに接合部に剥離が観察されず、また、このときの半導体素子４０と多層回路基板の内層回路５０のクリアランスは約１４μｍであり、接合信頼性および半導体素子４０と多層回路基板の内層回路５０のクリアランスの確保が両立できた。
【実施例２】
【００４４】
次に、図７及び図８を参照して本発明の実施例２の部品内蔵基板の製造工程を説明する。
図７参照  
まず、実施例１と同様に、平均粒径が５０ｎｍ〜２００ｎｍ、例えば、１００ｎｍのＳｎナノ粒子をエポキシ樹脂に分散させた接点材料３２を転写ステージ３１上に形成する。
この場合に、転写ステージ３１にはスキージ（図示を省略）が取り付けられており、スキージと転写ステージ３１のギャップを調整することにより、接点材料３２の厚さを例えば、１０μｍとする。
【００４５】
次いで、接点材料３２が未乾燥・未硬化の状態で半導体素子４０を例えば、５００ｇの荷重で転写ステージ３１上に押しつけ、半導体素子４０に設けたＡｕスタッドバンプ４１の先端部に接点材料３２を転写する。
なお、この場合の半導体素子４０は、例えば、８．５ｍｍ角のサイズであり、また、Ａｕスタッドバンプ４１の高さは例えば、３０μｍであり、このＡｕスタッドバンプ４１を例えば、５０μｍの間隔で６８０個形成している。
【００４６】
次いで、例えば、１２０℃で予備加熱処理することによって、転写した接点材料中の溶剤成分を除去するとともに、Ｓｎナノ粒子の仮焼成を行う。
【００４７】
次いで、例えば、塗布機ＦＡＤ３２０ｓ（武蔵エンジニアリング製商品型番）を用いて、例えば、厚さが０．２ｍｍの多層回路基板の内層回路６０上に封止樹脂となる合成樹脂６２、例えば、ＵＦＲ１０７（ナガセケムテックス製商品型番）を例えば、１００μｍの厚さに塗布し、フリップチップボンダ、例えば、ＦＣＢ−２Ｍ（パナソニックＦＳエンジニアリング製商品型番）を用いて、転写後の半導体素子４０のＡｕスタッドバンプ４１を内層回路６０に設けたＣｕ／Ｎｉ／Ａｕ構造のパッド６１と位置合わせする。
【００４８】
図８参照  
次いで、加熱温度２００℃、荷重２ｋｇの条件で１０秒間接合を行う。
この時、接点材料３２は１２０℃における予備加熱により溶剤成分が除去されており、また、Ｓｎナノ粒子も仮焼成されているので、荷重２ｋｇで押圧した際に、塗布されている合成樹脂６２をパッド６１上から押し出す際に、接点材料３２が押し出されることがなく、接点材料３２中のＳｎナノ粒子同士の接合を介してパッド６１とＡｕスタッドバンプ４１が接合されるとともに、接点材料３２の母材となるエポキシ樹脂が硬化して接合をより強固なものにする。
【００４９】
次いで、恒温槽を用いて、例えば、１５０℃で２時間の加熱処理を行うことによって合成樹脂６２を硬化させて封止樹脂６３とする。
【００５０】
以降は、半導体素子４０の実装部に対応する開口部を形成したプリプレグ６４を介して、後で接続ビア６５となる突起状の銀ペーストバンプを形成した内層回路６０に、接続ビア、及び、配線パターンを形成した積層体を積層し、多層配線構造６６を形成することによって、本発明の実施例２の部品内蔵基板が完成する。
【００５１】
この実施例２においては、封止樹脂６３の硬化工程において発生する半導体素子４０と多層回路基板の内層回路６０の熱膨張係数の差から生じる接合部に加わる応力を封止樹脂６３内に分散させることができ、それによって、Ａｕスタッドバンプ４１の破断が生ずることがないので、接合信頼性をさらに向上することができる。
【００５２】
この実施例２の部品内蔵基板に対して、上述の模擬吸湿リフロー試験を行ったところ、サンプル数を５０とした場合に、実施例２の部品内蔵基板における導通抵抗の上昇率は５％以下であり、良好な接合信頼性が得られていることが確認された。
【００５３】
また、この実施例２の部品内蔵基板に対して、上述の超音波映像装置による接合部の観察を行ったところ、各サンプルの接合部に剥離が観察されず、また、このときの半導体素子４０と多層回路基板の内層回路６０のクリアランスは約１４μｍであり、接合信頼性および半導体素子４０と多層回路基板の内層回路６０のクリアランスの確保が両立できた。
【実施例３】
【００５４】
次に、図９乃至図１２を参照して本発明の実施例３の部品内蔵基板の製造工程を説明する。
図９参照
まず、実施例１と同様に、平均粒径が５０ｎｍ〜２００ｎｍ、例えば、１５０ｎｍのＡｇナノ粒子をエポキシ樹脂に分散させた接点材料３２を転写ステージ３１上に形成する。
この場合に、転写ステージ３１にはスキージ（図示を省略）が取り付けられており、スキージと転写ステージ３１のギャップを調整することにより、接点材料３２の厚さを例えば、１０μｍとする。
【００５５】
次いで、接点材料３２が未乾燥・未硬化の状態で半導体素子４０を例えば、５００ｇの荷重で転写ステージ３１上に押しつけ、半導体素子４０に設けたＡｕスタッドバンプ４１の先端部に接点材料３２を転写する。
なお、この場合の半導体素子４０は、例えば、８．５ｍｍ角のサイズであり、また、Ａｕスタッドバンプ４１の高さは例えば、３０μｍであり、このＡｕスタッドバンプ４１を例えば、５０μｍの間隔で６８０個形成している。
【００５６】
次いで、例えば、１２０℃で予備加熱処理することによって、転写した接点材料中の溶剤成分を除去するとともに、Ａｇナノ粒子の仮焼成を行う。
【００５７】
次いで、例えば、塗布機ＦＡＤ３２０ｓ（武蔵エンジニアリング製商品型番）を用いて、例えば、厚さが０．２ｍｍの多層回路基板を構成するコア基板７０上に封止樹脂となる合成樹脂７２、例えば、ＵＦＲ１０７（ナガセケムテックス製商品型番）を例えば、１００μｍの厚さに塗布し、フリップチップボンダ、例えば、ＦＣＢ−２Ｍ（パナソニックＦＳエンジニアリング製商品型番）を用いて、転写後の半導体素子４０のＡｕスタッドバンプ４１をコア基板７０に設けたＣｕからなるパッド７１と位置合わせする。
【００５８】
図１０参照  
次いで、加熱温度２００℃、荷重２ｋｇの条件で１０秒間接合を行う。
この時、接点材料３２は１２０℃における予備加熱により溶剤成分が除去されており、また、Ａｇナノ粒子も仮焼成されているので、荷重２ｋｇで押圧した際に、塗布されている合成樹脂７２をパッド７１上から押し出す際に、接点材料３２が押し出されることがなく、接点材料３２中のＡｇナノ粒子同士の接合を介してパッド７１とＡｕスタッドバンプ４１が接合されるとともに、接点材料３２の母材となるエポキシ樹脂が硬化して接合をより強固なものにする。
【００５９】
次いで、恒温槽を用いて、例えば、１５０℃で２時間の加熱処理を行うことによって合成樹脂７２を硬化させて封止樹脂７３とする。
【００６０】
次いで、半導体素子４０の実装部に対応する開口部を形成したプリプレグ７４を介して、両側から銅箔７７，７８に樹脂７９，８０を付着させた樹脂付き銅箔７５，７６を積層する。
【００６１】
図１１参照  
次いで、樹脂７９，８０を硬化させる。
次いで、次に、ドリルを用いてスルーホール８１，８２を形成したのち、無電解Ｃｕメッキ及び電解Ｃｕメッキを用いて、スルーホール８１，８２にメッキを施すとともに、銅箔７７，７８の表面にもメッキを施してＣｕメッキ層８３を形成する。
【００６２】
図１２参照  
次いで、レジストパターン（図示は省略）を用いて、Ｃｕメッキ層８３及び銅箔７７，７８を所定形状にエッチングすることによって配線８４を形成する。
最後にソルダーレジスト８５を形成することによって、本発明の実施例３の部品内蔵基板が完成する。
【００６３】
この実施例３においては、封止樹脂７３の硬化工程において発生する半導体素子４０と多層回路基板のコア基板７０の熱膨張係数の差から生じる接合部に加わる応力を封止樹脂７３内に分散させることができ、それによって、Ａｕスタッドバンプ４１の破断が生ずることがないので、接合信頼性をさらに向上することができる。
【００６４】
この実施例３の部品内蔵基板に対して、上述の模擬吸湿リフロー試験を行ったところ、サンプル数を５０とした場合に、実施例３の部品内蔵基板における導通抵抗の上昇率は５％以下であり、良好な接合信頼性が得られていることが確認された。
【００６５】
また、この実施例３の部品内蔵基板に対して、上述の超音波映像装置による接合部の観察を行ったところ、各サンプルの接合部に剥離が観察されず、また、このときの半導体素子４０と多層回路基板のコア基板７０のクリアランスは約１５μｍであり、接合信頼性および半導体素子４０と多層回路基板のコア基板７０のクリアランスの確保が両立できた。
【００６６】
次に、本発明の効果を確認するための比較実験を行ったので説明する。
〔比較例１〕
この比較例１においては、フリップチップボンディング工程において、Ａｕスタッドバンプに荷重をかけると同時に、接着剤の硬化を行う圧接方式を用いた。
具体的には、実施例１と同様の部材を用いて、塗布機ＦＡＤ３２０ｓ（武蔵エンジニアリング製商品型番）を用いて、厚さ０．３５ｍｍの多層回路基板の内層回路上に封止樹脂ＵＦＲ１０７（ナガセケムテックス製商品型番）を塗布し、フリップチップボンダＦＣＢ−２Ｍ（パナソニックＦＳエンジニアリング製商品型番）を用いて、半導体素子を位置合わせした後、加熱温度２００℃、荷重２ｋｇで１０秒間接合を行い、最後に恒温槽を用いて１５０℃で２時間硬化させた。
【００６７】
この比較例１の部品内蔵基板に対して、上述の模擬吸湿リフロー試験を行ったところ、５０サンプル中２８サンプルが不良となった。
【００６８】
この比較例１の部品内蔵基板の不良サンプルを断面研磨し、観察した結果、Ａｕスタッドバンプと多層回路基板の内層回路電極の接触部に浮きが見られた。
これは、Ａｕスタッドバンプの潰れ量が少なかったため、接合荷重不足により、接合部が断線したものと推測される。
また、このときの半導体素子と内層回路のクリアランスは平均で１３μｍであった。
【００６９】
〔比較例２〕
また、比較例２においては、接合工程における荷重を８ｋｇとした以外は、上述の比較例１と全く同じ条件で部品内蔵基板を作製した。
この比較例１の部品内蔵基板に対して、上述の模擬吸湿リフロー試験を行ったところ、５０サンプル中３サンプルが不良となった。
【００７０】
この比較例２の部品内蔵基板に対して、上述の超音波映像装置による接合部の観察を行ったところ、接合部の半導体素子中央部に剥離が観察された。
さらに、この接合サンプルを断面研磨し、ＳＥＭ（走査型電子顕微鏡）を用いて観察した結果、接合部の中央は異物を起点とした剥離が生じていた。
また、この時の半導体素子と多層回路基板の内層回路のクリアランスは、４μｍしかなかった。
【００７１】
以上の比較実験から明らかなように、同じ加圧条件及び加熱条件であっても、金属ナノ粒子を用いることによって接合部が焼結した金属或いは合金化した金属による金属間結合による接合が形成されるため、単なる、封止樹脂による圧接方式に比べてクリアランスを損なうことなく良好な電気的接触を実現することができる。
【００７２】
また、接合に際しては過大の荷重をかける必要がないため、Ａｕスタッドバンプが押し潰されて隣接するＡｕスタッドバンプと接触して短絡が発生することもないので、歩留り或いは信頼性が向上する。
【００７３】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記半導体チップのサイズ或いはＡｕスタッドバンプのサイズ及びピッチは単なる一例であり、各種のサイズの半導体チップに適用されるものである。
【００７４】
また、上記の各実施例においては、接点材料を構成する金属ナノ粒子としてＡｇナノ粒子を用いているが、Ａｇナノ粒子に限られるものではなく、Ｓｎナノ粒子を用いても良いものであり、この場合には、Ａｕと合金化するので、Ａｕスタッドバンプ及びパッドの表面のＡｕ層と合金化して接合が強固になる。
【００７５】
また、金属ナノ粒子は、Ａｇ、Ｓｎに限られるものではなく、Ｂｉ、Ｚｎ、Ｎｉ或いはＩｎからなるナノ粒子を用いても良いものであり、さらには、Ａｇ−Ｓｎ合金ナノ粒子等のこれらの金属の合金ナノ粒子を用いても良いものである。
【００７６】
また、上記の各実施例においては、接点材料の転写工程において、接点材料が未乾燥・未硬化の状態で行っているが、予めプリベークにより、例えば、１２０℃のプリベークにより半乾燥・予備焼結した状態転写を行っても良いものである。
【００７７】
ここで、再び、図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  電子部品１の接続端子２と多層回路基板３の内層回路の接続電極５とを接続するとともに、前記電子部品１を覆うように多層配線構造８を設けた部品内蔵基板の製造方法において、前記接続端子２と前記接続電極５との間に平均粒径が５０ｎｍ〜２００ｎｍのナノ粒径の金属粒子６を介在させる工程と、前記金属粒子６を焼結させて前記接続端子２と前記接続電極５との電気的接続を得る工程とを有することを特徴とする部品内蔵基板の製造方法。
（付記２）  上記金属粒子６として、上記接続端子２及び接続電極５の少なくとも一方と合金化する金属粒子６を使用することを特徴とする付記１記載の部品内蔵基板の製造方法。
（付記３）  上記金属粒子６が、Ａｇ、Ｓｎ、Ｂｉ、Ｚｎ、Ｎｉ、Ｉｎの内の少なくとも一種類の金属からなることを特徴とする付記１または２に記載の部品内蔵基板の製造方法。
（付記４）  上記金属粒子６を焼結させる工程における焼結温度が２５０℃以下であることを特徴とする付記１乃至３のいずれか１に記載の部品内蔵基板の製造方法。
（付記５）  上記金属粒子６を上記接続端子２と上記接続電極５との間に介在させる工程において、前記金属粒子６を合成樹脂中に分散させた材料を前記接続端子２に転写することを特徴とする付記１乃至４のいずれか１に記載の部品内蔵基板の製造方法。
（付記６）  上記接続端子２と上記接続電極５とを接続した後に、上記電子部品１と上記多層回路基板３との間に封止用の合成樹脂を注入する工程を有することを特徴とする付記１乃至３のいずれか１に記載の部品内蔵基板の製造方法。
（付記７）  上記接続端子２と上記接続電極５とを接続する前に、上記多層回路基板３上に封止用の合成樹脂を予め形成しておき、前記接続端子２を上記金属粒子６を介して前記接続電極５に圧接させたのち、前記接続端子２と前記接続電極５との接続及び前記合成樹脂の硬化とを同時的に行うことを特徴とする付記１乃至３のいずれか１に記載の部品内蔵基板の製造方法。
（付記８）  上記合成樹脂を硬化させたのち、プリプレグを用いて上記電子部品１を覆うように、上記内層回路と電気的に接続する多層配線構造８を形成する工程を有することを特徴とする付記１乃至５のいずれか１に記載の部品内蔵基板の製造方法。
（付記９）  付記１乃至８のいずれか１に記載の部品内蔵基板の製造方法を用いて製造された部品内蔵基板。
【産業上の利用可能性】
【００７８】
本発明の活用例としては、半導体集積回路チップを内蔵した部品内蔵基板が典型的なものであるが、内蔵される電子部品は半導体集積回路チップに限られるものではなく、Ｌ，Ｃ，Ｒ等の受動部品でも良く、或いは、薄膜ＳＡＷデバイス等でも良く、内蔵される電子部品は限定されないものである。
【図面の簡単な説明】
【００７９】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の接合方法の説明図である。
【図３】Ａｇナノ粒子を用いた場合の接合部の概念的要部断面図である。
【図４】Ｓｎナノ粒子を用いた場合の接合部の概念的要部断面図である。
【図５】本発明の実施例１の部品内蔵基板の途中までの製造工程の説明図である。
【図６】本発明の実施例１の部品内蔵基板の図５以降の製造工程の説明図である。
【図７】本発明の実施例２の部品内蔵基板の途中までの製造工程の説明図である。
【図８】本発明の実施例２の部品内蔵基板の図７以降の製造工程の説明図である。
【図９】本発明の実施例３の部品内蔵基板の途中までの製造工程の説明図である。
【図１０】本発明の実施例３の部品内蔵基板の図９以降の途中までの製造工程の説明図である。
【図１１】本発明の実施例３の部品内蔵基板の図１０以降の途中までの製造工程の説明図である。
【図１２】本発明の実施例３の部品内蔵基板の図１１以降の製造工程の説明図である。
【符号の説明】
【００８０】
１  電子部品
２  接続端子
３  多層回路
４  内層回路
５  接続電極
６  金属粒子
７  封止樹脂
８  多層配線構造
１１  電子部品
１２  Ａｕスタッドバンプ
１３  接点材料
１４  金属ナノ粒子
１５  合成樹脂
２１  多層回路基板
２２  バンプ電極
２３  Ｎｉ層
２４  Ａｕ層
２５  Ａｇ焼結層
２６  Ｓｎ焼結層
２７  ＡｕＳｎ層
３１  転写ステージ
３２  接点材料
４０  半導体素子
４１  Ａｕスタッドバンプ
５０  内層回路
５１  パッド
５２  シリンジ
５３  合成樹脂
５４  封止樹脂
５５  プリプレグ
５６  接続ビア
５７  多層配線構造
６０  内層回路
６１  パッド
６２  合成樹脂
６３  封止樹脂
６４  プリプレグ
６５  接続ビア
６６  多層配線構造
７０  コア基板
７１  パッド
７２  合成樹脂
７３  封止樹脂
７４  プリプレグ
７５，７６  樹脂付き銅箔
７７，７８  銅箔
７９，８０  樹脂
８１，８２  スルーホール
８３  Ｃｕメッキ層
８４  配線
８５  ソルダーレジスト
【図１】
2008244191.tif 000003
【図２】
2008244191.tif 000004
【図３】
2008244191.tif 000005
【図４】
2008244191.tif 000006
【図５】
2008244191.tif 000007
【図６】
2008244191.tif 000008
【図７】
2008244191.tif 000009
【図８】
2008244191.tif 000010
【図９】
2008244191.tif 000011
【図１０】
2008244191.tif 000012
【図１１】
2008244191.tif 000013
【図１２】
2008244191.tif 000014