(57)【要約】【課題】高い誘電定数と大きいエネルギーバンドギャップとを有するブロッキング絶縁膜を有する電荷トラップ型メモリ素子及びその製造方法を提供する。【解決手段】基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷トラップ層と、電荷トラップ層上にランタン族元素を含む物質からなるブロッキング絶縁膜と、を備える電荷トラップ型メモリ素子である。ブロッキング絶縁膜は、アルミニウム及び酸素をさらに含み、この時のランタン族元素とアルミニウムとの比率は、１より大きい。すなわち、ランタン族元素とアルミニウムとの比率は、約１.５ないし約２.０でありうる。電荷トラップ型メモリ素子は、電荷トラップ層とブロッキング絶縁膜との間に提供されたバッファ層と、ブロッキング絶縁膜上に提供されたゲート電極とをさらに備えうる。【選択図】図１
2008193095.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された電荷トラップ層と、
前記電荷トラップ層上にランタン族元素を含む物質からなるブロッキング絶縁膜と、を備える電荷トラップ型メモリ素子。
【請求項２】
前記ブロッキング絶縁膜は、アルミニウム（Ａｌ）をさらに含むことを特徴とする請求項１に記載の電荷トラップ型メモリ素子。
【請求項３】
前記ブロッキング絶縁膜は、ランタン族元素の比率がアルミニウム比率より高く形成されたことを特徴とする請求項２に記載の電荷トラップ型メモリ素子。
【請求項４】
前記ブロッキング絶縁膜は、ランタン族元素とアルミニウムとの組成比が約１.５ないし２となるように形成されたことを特徴とする請求項３に記載の電荷トラップ型メモリ素子。
【請求項５】
前記ブロッキング絶縁膜は、酸素（Ｏ）をさらに含むことを特徴とする請求項３に記載の電荷トラップ型メモリ素子。
【請求項６】
前記ブロッキング絶縁膜は、ＬａＡｌＯ及びＬａＡｌＯＮのうち何れか一つからなることを特徴とする請求項５に記載の電荷トラップ型メモリ素子。
【請求項７】
前記ランタン族元素は、ランタン（Ｌａ）を含むことを特徴とする請求項２に記載の電荷トラップ型メモリ素子。
【請求項８】
ＬａとＡｌとの組成比は、約１.５ないし約２となるように形成されたことを特徴とする請求項７に記載の電荷トラップ型メモリ素子。
【請求項９】
前記ブロッキング絶縁膜上にゲート電極をさらに備えることを特徴とする請求項１に記載の電荷トラップ型メモリ素子。
【請求項１０】
前記電荷トラップ層と前記ブロッキング絶縁膜との間に、バッファ層をさらに備えることを特徴とする請求項１に記載の電荷トラップ型メモリ素子。
【請求項１１】
前記バッファ層は、高誘電率絶縁物質、遷移金属窒化物またはこれらのうち何れか一つの酸化物であることを特徴とする請求項１０に記載の電荷トラップ型メモリ素子。
【請求項１２】
前記バッファ層は、ＡｌＯ、ＨｆＯ、ＺｒＯ、ＴｉＯ、ＴａＯ、ＳｃＯ、ＧｄＯ、ＬｕＯ、ＳｍＯ及びＴｉＮ、ＡｌＮまたはこれらのうち何れか一つの酸化物で形成されることを特徴とする請求項１１に記載の電荷トラップ型メモリ素子。
【請求項１３】
前記電荷トラップ層は、ポリシリコン、窒化物、ナノドット及びｈｉｇｈ−ｋ誘電体のうち何れか一つを含んで形成されることを特徴とすることを特徴とする請求項１に記載の電荷トラップ型メモリ素子。
【請求項１４】
前記ブロッキング絶縁膜上にゲート電極をさらに備えることを特徴とすることを特徴とする請求項１０に記載の電荷トラップ型メモリ素子。
【請求項１５】
基板上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に電荷トラップ層を形成する工程と、
前記電荷トラップ層上にランタン族元素を含む物質からなるブロッキング絶縁膜を形成する工程と、を含む電荷トラップ型メモリ素子の製造方法。
【請求項１６】
前記ブロッキング絶縁膜は、アルミニウムをさらに含むことを特徴とする請求項１５に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１７】
前記ブロッキング絶縁膜は、ランタン族元素の比率がアルミニウム比率より高く形成されたことを特徴とする請求項１６に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１８】
前記ブロッキング絶縁膜は、酸素をさらに含むことを特徴とする請求項１６に記載の電荷トラップ型メモリ素子の製造方法。
【請求項１９】
前記電荷トラップ層と前記ブロッキング絶縁膜との間にバッファ層を形成する工程をさらに含むことを特徴とする請求項１５に記載の電荷トラップ型メモリ素子の製造方法。
【請求項２０】
前記ブロッキング絶縁膜上にゲート電極を形成する工程をさらに含むことを特徴とする請求項１５に記載の電荷トラップ型メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブロッキング絶縁膜を有する電荷トラップ型メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
一般的なＳＯＮＯＳ型メモリ素子は、ソース領域とドレイン領域との間の半導体基板上に、すなわち、チャンネル領域上に両端がソース及びドレイン領域と接触するように形成されたトンネル絶縁膜として第１シリコン酸化膜（ＳｉＯ２）を備えうる。第１シリコン酸化膜は、電荷のトンネリングのための膜である。第１シリコン酸化膜上に、電荷トラップ層としてシリコン窒化膜（Ｓｉ３Ｎ４）が形成される。シリコン窒化膜は、データが保存可能な物質膜であって、第１シリコン酸化膜をトンネリングした電荷がトラップされる。このようなシリコン窒化膜上に、前記電荷がシリコン窒化膜を通過して上側に移動することを遮断するためのブロッキング絶縁膜として第２シリコン酸化膜が形成される。第２シリコン酸化膜上には、ゲート電極が形成される。
【０００３】
したがって、このような一般的なＳＯＮＯＳ型メモリ素子において、シリコン窒化膜とシリコン酸化膜とは、誘電率が比較的低く、シリコン窒化膜内にトラップサイト密度が比較的低くて、高い動作電圧が必要となる。加えて、データを記録する速度（すなわち、プログラム速度）と垂直・水平方向の電荷リテンション時間が比較的短い。
【０００４】
しかし、前記ブロッキング絶縁膜として、シリコン酸化膜の代わりに、このシリコン酸化膜より大きい誘電定数を有するアルミニウム酸化膜（Ａｌ２Ｏ３）を使用するとき、プログラム速度及びリテンション特性が改善される。アルミニウム酸化膜材質は、シリコン酸化膜材質に比べて、誘電定数が約２倍大きくなって、プログラム速度の向上に有利である。例えば、シリコン酸化物（ＳｉＯ２）は、約３.９の誘電定数を有しうる一方、アルミニウム酸化物（Ａｌ２Ｏ３）は、約９の誘電定数を有しうる。
【０００５】
したがって、プログラム速度を向上させようとすれば、トンネル絶縁膜に大きい電圧を印加せねばならないが、ブロッキング絶縁膜材質の誘電定数が大きいほど、印加可能な電圧も大きくなりうる。
【０００６】
シリコン酸化膜は、誘電定数が小さいため、プログラム速度を向上させるのに不利である。
【０００７】
一方、ブロッキング絶縁膜にアルミニウム酸化物を使用する場合には、アルミニウム酸化物がシリコン酸化物に比べて誘電定数が約２倍大きいため、それほどトンネル絶縁膜に印加可能な電圧の大きさを増大させて、プログラム速度を向上させうる。
【０００８】
一方、ブロッキング絶縁膜の形成に使われた物質の誘電定数が大きければ、このような大きい誘電定数は、消去特性に肯定的に作用する。これは、誘電定数が大きい物質を使用すれば、ブロッキング絶縁膜の物理的な厚さを大きくでき、結果的に、消去動作時にブロッキング絶縁膜にかかる電圧は下げつつ、トンネリング絶縁膜にかかる電圧は上げられるためである。ブロッキング絶縁膜にかかる電圧が低ければ、ゲート電極から越えてくる電子数が減少し、消去特性に肯定的に作用する。また、トンネリング絶縁膜にかかる電圧が上昇すれば、基板側から正孔がさらに強く越えてくることができて、消去特性に肯定的に作用する。
【０００９】
しかし、物質の誘電定数が大きくなれば、逆にエネルギーバンドギャップが小さくなるが、このような小さなエネルギーバンドギャップは、消去特性を半減させる。これは、小さなエネルギーバンドギャップに起因して、消去動作時に加えられるネガティブバイアス電圧によって、ゲート電極から電子がかえって電荷トラップ層に流入されうるためである。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする課題は、高い誘電定数と大きいエネルギーバンドギャップとを有するブロッキング絶縁膜を備える電荷トラップ型メモリ素子及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の実施形態による電荷トラップ型メモリ素子は、基板上に提供されたトンネル絶縁膜を備えうる。前記トンネル絶縁膜上には、電荷トラップ層が提供される。前記電荷トラップ層上にランタン族元素を含みうる物質からなるブロッキング絶縁膜が提供される。したがって、本発明の実施形態は、高い誘電定数と大きいエネルギーバンドギャップとを有するブロッキング絶縁膜を備える電荷トラップ型メモリ素子を提供しうる。
【００１２】
前記ブロッキング絶縁膜は、ランタン族元素（Ｌｎ）とアルミニウム（Ａｌ）とを含む物質で形成される。加えて、前記ブロッキング絶縁膜は、ランタン族元素の比率がアルミニウム比率より高く形成される。
【００１３】
例えば、前記ブロッキング絶縁膜は、ランタン族元素とアルミニウムとの組成比が約１.５ないし約２となるように形成される。
【００１４】
前記ブロッキング絶縁膜は、Ｌｎ（ランタン族元素）−Ａｌ−Ｏの組合わせを含む物質で形成される。
【００１５】
例えば、前記ブロッキング絶縁膜は、Ｌａ−Ａｌ−Ｏの組合わせを含む物質で形成される。
【００１６】
このとき、前記ブロッキング絶縁膜は、ＬａとＡｌとの組成比が１以上、例えば、約１.５ないし約２となるように形成される。
【００１７】
前記電荷トラップ層と前記ブロッキング絶縁膜との間に、前記電荷トラップ層と前記ブロッキング絶縁膜との間の界面反応を減らすか、または防止するように、バッファ層をさらに備えうる。
【００１８】
このとき、前記バッファ層は、ｈｉｇｈ−ｋ絶縁物質、遷移金属窒化物またはこれらのうち何れか一つの酸化物で形成される。
【００１９】
例えば、前記バッファ層は、ＡｌＯ、ＨｆＯ、ＺｒＯ、ＴｉＯ、ＴａＯ、ＳｃＯ、ＧｄＯ、ＬｕＯ、ＳｍＯ及びＴｉＮ、ＡｌＮまたはこれらのうち一つの酸化物で形成される。
【００２０】
前記電荷トラップ層は、ポリシリコン、窒化物、ナノドット及びｈｉｇｈ−ｋ誘電体のうち何れか一つを含んで形成される。
【００２１】
前記ブロッキング絶縁膜上にゲート電極をさらに備えうる。
【００２２】
本発明の実施形態による電荷トラップ型メモリ素子の製造方法は、基板上にトンネル絶縁膜を形成する工程を含みうる。電荷トラップ層は、前記トンネル絶縁膜上に形成され、ランタン族元素を含みうるブロッキング絶縁膜は、前記電荷トラップ層上に形成される。
【発明の効果】
【００２３】
本発明の実施形態による電荷トラップ型メモリ素子によれば、ブロッキング絶縁膜をランタン族元素を含む物質で形成することにより、高い誘電定数と大きいバンドギャップとを同時に確保できるため、プログラム特性及び消去特性が何れも良好な電荷トラップ型メモリ素子を実現しうる。
【発明を実施するための最良の形態】
【００２４】
以下、添付された図面を参照しつつ、本発明による電荷トラップ型メモリ素子の望ましい実施形態を詳細に説明する。実施形態を示した図面では、各層や領域の厚さは、明確性のために誇張して示されている。
【００２５】
図１は、本発明の望ましい一実施形態による電荷トラップ型メモリ素子１０を概略的に示す。
【００２６】
図１を参照すれば、電荷トラップ型メモリ素子１０は、基板１１と、この基板１１上に形成されたゲート構造体２０と、を備えうる。
【００２７】
前記基板１１には、所定の導電性不純物がドーピングされた第１及び第２不純物領域１３,１５が形成されている。第１及び第２不純物領域１３,１５のうち一つは、ドレイン（Ｄ）、残りの一つは、ソース（Ｓ）として使われる。
【００２８】
前記ゲート構造体２０は、基板１１上に形成されたトンネル絶縁膜２１、このトンネル絶縁膜２１上に形成された電荷トラップ層２３及びこの電荷トラップ層２３上に形成されたブロッキング絶縁膜２５を備える。ブロッキング絶縁膜２５上には、ゲート電極２７が形成される。スペーサ１９は、ゲート構造体２０の側壁に形成される。
【００２９】
前記トンネル絶縁膜２１は、電荷のトンネリングのための膜であって、第１及び第２不純物領域１３,１５と接触するように前記基板１１上に形成される。前記トンネリング絶縁膜２１は、トンネリング酸化膜であって、例えば、ＳｉＯ２または多様なｈｉｇｈ−ｋ酸化物で形成されるか、またはこれらの組合わせからなる酸化物で形成される。
【００３０】
代案として、前記トンネル絶縁膜２１は、シリコン窒化膜（Ｓｉ３Ｎ４）で形成されることもある。このとき、シリコン窒化膜は、不純物濃度が高くなく（すなわち、不純物の濃度がシリコン酸化膜と比肩され）、シリコンとの界面特性に優れるように形成されることが望ましい。このような良質のシリコン窒化膜を形成するために、前記トンネル絶縁膜２１を形成するシリコン窒化膜は、ジェット気相蒸着のような特殊な製法を使用して形成される。
【００３１】
また、代案として、前記トンネル絶縁膜２１は、シリコン窒化膜と酸化膜との二重層構造からなることもある。
【００３２】
したがって、前記トンネル絶縁膜２１は、酸化物または窒化物の断層構造からなるか、または異なるエネルギーバンドギャップを有する物質で複数層構造に形成されることもある。
【００３３】
前記電荷トラップ層２３は、情報を保存するように電荷をトラップしうる。この電荷トラップ層２３は、ポリシリコン、窒化物、高い誘電率を有するｈｉｇｈ−ｋ誘電体及びナノドットのうち何れか一つを含むように形成される。
【００３４】
例えば、電荷トラップ層２３は、Ｓｉ３Ｎ４、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＨｆＳｉＯＮ、ＨｆＯＮまたはＨｆＡｌＯで形成される。
【００３５】
また、前記電荷トラップ層２３は、電荷トラップサイトであって不連続的に配された複数のナノドットを含みうる。例えば、前記ナノドットは、微小結晶体の形態からなる。
【００３６】
前記ゲート電極２７は、金属膜で形成される。例えば、前記ゲート電極２７は、アルミニウム（Ａｌ）で形成され、それ以外にも、通常的に、半導体メモリ素子のゲート電極として使われるＲｕ、ＴａＮ金属またはＮｉＳｉなどのシリサイド物質で形成されることもある。
【００３７】
前記ブロッキング絶縁膜２５は、電荷トラップ層２３を通過して上側に電荷が移動することを遮断しうる。前記ブロッキング絶縁膜２５は、高い誘電定数と大きいエネルギーバンドギャップとを同時に確保できるようにランタン族元素（Ｌａｎｔｈａｎｉｄｅ：Ｌｎ）を含む物質で形成される。
【００３８】
ここで、ランタン族元素は、５７番元素であるランタン（Ｌａ）から７１番元素であるルテニウム（Ｌｕ）までの１５元素である。したがって、ランタン族元素は、ランタン（Ｌａ）まで含む１５元素のうち少なくとも何れか一元素を意味すると見なされる。
【００３９】
前記ブロッキング絶縁膜２５は、ランタン族元素（Ｌｎ）とアルミニウム（Ａｌ）とを含む物質で形成される。このとき、ランタン族元素（Ｌｎ）の比率がアルミニウム（Ａｌ）の比率より高く形成される。例えば、ランタン族元素（Ｌｎ）とアルミニウム（Ａｌ）との組成比率（Ｌｎ／ＡＬ）は、約１より大きく（すなわち、約１.５ないし約２またはそれ以上）なるように形成される。
【００４０】
ブロッキング絶縁膜２５は、Ｌｎ−Ａｌ−Ｏの組合わせからなる高誘電率絶縁物質でありうる。このとき、Ｌｎは、Ｌａでありうる。例えば、前記ブロッキング絶縁膜２５は、ＬａＡｌＯ及びＬａＡｌＯＮのうち何れか一つで形成される。このとき、ＬａとＡｌとの組成比（Ｌａ／Ａｌ）が約１以上（すなわち、約１.５ないし約２またはそれ以上）となるように形成される。例えば、前記ブロッキング絶縁膜２５は、ランタン（Ｌａ）とアルミニウム（Ａｌ）との組成比率が２であるＬａ４Ａｌ２Ｏ９で形成される。
【００４１】
ＬａＡｌＯ物質は、相対的に大きいエネルギーバンドギャップを有し、かつアルミニウム酸化物（Ａｌ２Ｏ３）より大きい誘電定数を有しうる。例えば、アルミニウム酸化物（Ａｌ２Ｏ３）は、６.１〜６.２ｅＶのエネルギーバンドギャップ、９ほどの誘電定数を有しうる。一方、Ｌａ／Ａｌ組成比が１であるＬａＡｌＯ３化合物は、約５.６５ｅＶのエネルギーバンドギャップを有し、約１２の誘電定数を有し、Ｌａ／Ａｌ組成比が２であるＬａ４Ａｌ２Ｏ９化合物は、約５.９５ｅＶのエネルギーバンドギャップ、約２０の誘電定数を有しうる。このように、ＬａＡｌＯ３化合物やＬａ４Ａｌ２Ｏ９化合物は、アルミニウム酸化物と類似に大きいエネルギーバンドギャップを示し、かつ誘電定数は、アルミニウム酸化物に比べて大きい値を有するということが分かる。図２は、約０.５のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＡＥＳ結果を示す。図３は、約１のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＡＥＳ結果を示す。図４は、約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＡＥＳ結果を示す。図２ないし図４のＡＥＳ結果は、Ｌａ／Ａｌ組成比がそれぞれ約０.５、１、２である薄膜を準備しうるということを示す。
【００４２】
図５は、Ｌａ／Ａｌ組成比によるＬａＡｌＯ薄膜に対するＲＥＥＬＳ分析法を利用して得られたエネルギーバンドギャップ測定結果を示す。図５での約１及び約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜のエネルギーバンドギャップを得るためのＲＥＥＬＳ分析結果は、図６Ａ及び図６Ｂに示される。
【００４３】
図６Ａは、約１のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＲＥＥＬＳ分析結果を示す。図６Ｂは、約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＲＥＥＬＳ分析結果を示す。
【００４４】
図５ないし図６Ｂから、Ｌａ／Ａｌ組成比が約１であるＬａＡｌＯのエネルギーバンドギャップ（Ｅｇ）は、約５.６５ｅＶであり、Ｌａ／Ａｌ組成比が約２であるＬａＡｌＯのエネルギーバンドギャップ（Ｅｇ）は、約５.９５ｅＶであるということが分かる。
【００４５】
前記のように、ＬａＡｌＯ化合物でＬａ／Ａｌ組成比率が１より大きくなるほど、誘電定数だけでなく、エネルギーバンドギャップも大きくなりうる。
【００４６】
前記のように、ランタン族元素を含む物質、例えば、Ｌｎ−Ａｌ−Ｏ組合わせの高誘電率絶縁膜をブロッキング絶縁膜２５として使用する電荷トラップ型メモリ素子の特性を向上させうる。すなわち、プログラム／消去特性のようなメモリ特性だけでなく、動作電圧の降下による信頼性も向上させうる。これは、Ｌｎ−Ａｌ−Ｏ組合わせの高誘電率絶縁膜は、Ｌｎ−Ａｌ成分比によって高い誘電定数と大きいエネルギーバンドギャップとを同時に確保できるという長所があるためである。プログラム／消去時に必要な動作電圧が降下する理由は、ブロッキング絶縁膜２５を誘電定数がアルミニウム酸化物よりもはるかに大きい材質で形成するので、ブロッキング絶縁膜２５にかかる電圧を下げられ、動作に必要な全体電圧が降下しうるためである。言い換えれば、誘電定数の大きい高誘電率絶縁膜をブロッキング絶縁膜２５として使用する場合、ブロッキング絶縁膜２５にかかる電圧が降下するので、動作電圧を上昇しなくてもトンネル絶縁膜２１にかかる電圧を大きく維持しうる。これは、プログラム／消去特性の向上を招ける。もし、プログラム／消去特性を維持しようとすれば、トンネル絶縁膜２１の厚さを増大させればよく、これは、電荷トラップ型メモリ素子の信頼性を向上させる。したがって、数回の書き込み／消去後に、相対的に高温で現れる深刻な電荷の漏れ現象を減らせる。
【００４７】
したがって、高い誘電定数と大きいバンドギャップとを同時に確保できるランタン族元素を含む物質、例えば、Ｌｎ−Ａｌ−Ｏの組合わせからなるブロッキング絶縁膜２５を適用する場合、プログラム速度も良く、かつ消去特性も良い電荷トラップ型メモリ素子１０を実現しうる。
【００４８】
図７は、本発明の他の実施形態による電荷トラップ型メモリ素子５０を概略的に示す。図７のメモリ素子５０は、図１のメモリ素子１０と比較するとき、電荷トラップ層２３とブロッキング絶縁膜２５との間に、前記電荷トラップ層２３とブロッキング絶縁膜２５との間の界面反応を調節するバッファ層３５をさらに備える。ここで、図１と同じ部材は、同じ参照符号で表し、反復的な説明を省略する。
【００４９】
前記バッファ層３５は、薄膜の形態に多様な材質で形成される。前記バッファ層３５は、ｈｉｇｈ−ｋ絶縁物質、遷移金属窒化物またはこれらのうち何れか一つの酸化物で形成される。例えば、前記バッファ層３５は、ＡｌＯ、ＨｆＯ、ＺｒＯ、ＴｉＯ、ＴａＯ、ＳｃＯ、ＧｄＯ、ＬｕＯ、ＳｍＯのようなｈｉｇｈ−ｋ絶縁物質、ＴｉＮ、ＡｌＮのような遷移金属窒化物またはこれらのうち何れか一つの酸化物で形成される。
【００５０】
図７のように、電荷トラップ層２３とブロッキング絶縁膜２５との間にバッファ層３５をさらに備えれば、二つの層間の滑らかな界面を有する電荷トラップ型メモリ素子３０を備えうる。
【００５１】
ランタン族元素を含む物質、例えば、Ｌｎ−Ａｌ−Ｏの組合わせの高誘電率絶縁膜をブロッキング絶縁膜２５として使用するとき、ランタン族元素の相対的に大きい反応性によって下部層の電荷トラップ層２３とブロッキング絶縁膜２５とのインターミキシングが生じうる。このような界面反応は、メモリ素子の動作特性を低下させる可能性がある。しかし、本発明の他の実施形態によるメモリ素子３０は、このような界面反応の発生を減らすか、または防止できて、前記のインターミキシングによるメモリ素子の動作特性の低下可能性を減らすか、または除去することによって、Ｌｎ−Ａｌ−Ｏに高誘電率絶縁膜の長所である高い誘電定数と大きいエネルギーバンドギャップとを活用して、メモリ素子の動作特性をさらに向上させうる。図８Ａ及び図８Ｂは、ＳｉＮ電荷トラップ層２３上にＬａ−Ａｌ−Ｏ（ＬＡＯ）高誘電率絶縁膜をブロッキング絶縁膜２５で蒸着した時のＴＥＭ分析写真である。図８Ａは、バッファ層３５のない本発明の実施形態によるサンプル（すなわち、図１に示されたメモリ素子１０の一実施形態）を示し、図８Ｂは、バッファ層３５が挿入された本発明の実施形態によるサンプル（すなわち、図７に示されたメモリ素子３０の一実施形態）を示す。
【００５２】
図８Ａ及び図８ＢのＴＥＭ分析写真は、各サンプルを約８００℃で２分間熱処理した後の写真である。ここで、サンプルを熱処理してその界面状態を見た理由は、実際にメモリ素子の製造時には、ソース及びドレインとして使われるドーピング領域を形成するために熱処理過程が必須的に使われるためである。このようなソース／ドレインを形成するのに熱処理過程が必要であるため、特に、メモリ素子は、熱的安定性が相対的に重要である。
【００５３】
図８Ａは、Ｌａ−Ａｌ−Ｏの組合わせの高誘電率絶縁膜をブロッキング絶縁膜として適用する時に生じる界面反応を示す図面であって、下部層であるＳｉＮ電荷トラップ層２３とその上に蒸着されたＬａ−Ａｌ−Ｏの高誘電率絶縁膜との間に界面層が確実に観察されている。しかし、図８Ｂのように、ＳｉＮ電荷トラップ層２３とＬａ−Ａｌ−Ｏ高誘電率絶縁膜との間にバッファ層を挿入した場合には、界面層が観察されていない。
【００５４】
図８Ａと図８Ｂとの比較によって分かるように、電荷トラップ層２３とランタン族元素を含む物質からなるブロッキング絶縁膜２５との間にバッファ層３５をさらに備えれば、界面反応を減らすか、または防止できて、メモリ素子の動作特性をさらに向上させうる。
【００５５】
図９Ａ及び図９Ｂは、図８Ｂのように、ＳｉＮ電荷トラップ層２３とＬａ−Ａｌ−Ｏ高誘電率絶縁膜との間にバッファ層３５が存在する場合の蒸着されたＬａ−Ａｌ−Ｏ高誘電率絶縁膜のＡＥＳ組成分析結果を示す。ＡＥＳ分析結果、蒸着された高誘電率絶縁膜は、Ｌａ／Ａｌ組成が約１（図９Ａ）と約２（図９Ｂ）とであるＬａ−Ａｌ−Ｏ組合わせであるということが分かった。このようなＬａとＡｌとの組成は、任意に調節、例えば、２以上に調節して蒸着可能である。
【００５６】
図１０Ａ及び図１０Ｂは、それぞれ本発明の他の実施形態によるメモリ素子３０のプログラム特性及び消去特性を示す。
【００５７】
図１０Ａ及び図１０Ｂの結果を得るために、前記メモリ素子３０のサンプルとしてサンプル１、２を使用した。サンプル１は、ブロッキング絶縁膜２５をＬａ／Ａｌ組成比が約２であるＬａ４Ａｌ２Ｏ９高誘電率絶縁膜で形成し、バッファ層３５をＡｌ２Ｏ３で形成して８００℃で熱処理したものである。サンプル２は、ブロッキング絶縁膜２５をＬａ／Ａｌ組成比が約２であるＬａ４Ａｌ２Ｏ９高誘電率絶縁膜で形成し、バッファ層３５をＨｆＯ２で形成して８００℃で熱処理したものである。図１０Ａ及び図１０Ｂで、ＭＡＮＯＳ Ｓｔｒ.は、比較サンプルを表すものであって、電荷トラップ型メモリ素子の一般的な層構造（Ａｌ２Ｏ３／ＳｉＮ／ＳｉＯ２／Ｓｉ）を有する。図１０Ａで、横軸は、プログラム時間を表し、図１０Ｂで、横軸は、消去時間を表す。図１０Ａ及び図１０Ｂで、縦軸は、フラット−バンド電圧ＶＦＢを表す。
【００５８】
図１０Ａを参照すれば、プログラム速度は、アルミニウム酸化膜をブロッキング絶縁膜として使用した比較サンプル（ＭＡＮＯＳ Ｓｔｒ.）に比べて、Ｌａ−Ａｌ−Ｏ組合わせの高誘電率絶縁膜をブロッキング絶縁膜にした場合より速いと観察された。これは、Ｌａ４Ａｌ２Ｏ９の高い誘電定数によってＬａ４Ａｌ２Ｏ９ブロッキング絶縁膜にかかる電圧は降下し、逆に、トンネル絶縁膜にかかる電圧は上昇して、基板からさらに多数の電子が越えてきて電荷トラップ層のトラップサイトにトラップされるためである。また、バッファ層３５の種類とは関係なく、さらに速いプログラム速度がＬａ４Ａｌ２Ｏ９高誘電率絶縁膜をブロッキング絶縁膜として使用する場合に観察された。すなわち、電荷トラップ層２３とランタン族元素を含む物質からなるブロッキング絶縁膜２５との間にバッファ層３５を備えて界面反応を調節すれば、さらに速いプログラム速度が得られるということが分かる。
【００５９】
図１０Ｂを参照すれば、Ｌａ／Ａｌ組成比を１より大きくしたＬａＡｌＯブロッキング絶縁膜を使用する場合（サンプル１、２）、Ａｌ２Ｏ３ブロッキング絶縁膜を使用する場合（比較サンプル）と類似した消去速度特性が得られるということが分かる。
【００６０】
したがって、本発明の他の実施形態によるメモリ素子３０のように、電荷トラップ層とブロッキング絶縁膜との間にバッファ層３５を備える場合、本発明の一実施形態によるメモリ素子１０と同様に、プログラム速度と消去特性とが良く、かつ電荷トラップ層２３とブロッキング絶縁膜２５との間の滑らかな界面を有する電荷トラップ型メモリ素子を具現しうる。
【００６１】
図１１Ａ及び図１１Ｂは、Ｌａ／Ａｌ組成比のみがそれぞれ約１と約２とにし、残りの条件を同一に形成した本発明の実施形態によるサンプルのＴＥＭ写真を示す。図１１ＢのＴＥＭ写真は、図８ＢのＴＥＭイメージ写真と同じである。図１２Ａは、図１１Ａのサンプルに対するゲート電圧Ｖｇとキャパシタンスとの関係を示す。図１２Ｂは、図１１Ｂのサンプルに対するゲート電圧Ｖｇとキャパシタンスとの関係を示す。
【００６２】
図１１ＡのＴＥＭイメージで、ＬＡＯの物理的な厚さは、約２２.１ｎｍであり、図１２Ａのグラフで蓄積キャパシタンス値が約２５ｐＦ／１０４μｍ２であるということが分かった。これを利用して、Ｌａ／Ａｌ組成比が約１であるとき、バッファ層３５を含むブロッキング絶縁膜２５の誘電定数を計算すれば、約１２となるということが分かる。
【００６３】
図１１ＢのＴＥＭイメージで、ＬＡＯの物理的な厚さは、約２５.３ｎｍであり、図１２Ｂのグラフで蓄積キャパシタンス値が約３０ｐＦ／１０４μｍ２であるということが分かった。これを利用して、Ｌａ／Ａｌ組成比が約２であるとき、バッファ層３５を含むブロッキング絶縁膜２５の誘電定数を計算すれば、約２０となるということが分かる。
【００６４】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。  
【産業上の利用可能性】
【００６５】
本発明は、メモリ素子関連の技術分野に適用可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態による電荷トラップ型メモリ素子を概略的に示す図面である。
【図２】約０.５のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＡＥＳ結果を示す図面である。
【図３】約１のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＡＥＳ結果を示す図面である。
【図４】約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＡＥＳ結果を示す図面である。
【図５】Ｌａ／Ａｌ組成比によるＬａＡｌＯ薄膜に対するＲＥＥＬＳ分析法を利用して得られたエネルギーバンドギャップ測定結果を示す図面である。
【図６Ａ】約１のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＲＥＥＬＳ分析結果を示す図面である。
【図６Ｂ】約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ薄膜に対するＲＥＥＬＳ分析結果を示す図面である。
【図７】本発明の他の実施形態による電荷トラップ型メモリ素子を概略的に示す図面である。
【図８Ａ】ＳｉＮ電荷トラップ層上にＬａ−Ａｌ−Ｏ（ＬＡＯ）絶縁膜をブロッキング絶縁膜で蒸着した時のＴＥＭ分析写真である。
【図８Ｂ】ＳｉＮ電荷トラップ層上にＬａ−Ａｌ−Ｏ（ＬＡＯ）絶縁膜をブロッキング絶縁膜で蒸着した時のＴＥＭ分析写真である。
【図９Ａ】図８Ｂのように、ＳｉＮ電荷トラップ層とＬａ−Ａｌ−Ｏ絶縁膜との間にバッファ層が存在する場合の蒸着されたＬａ−Ａｌ−Ｏ高誘電率絶縁膜のＡＥＳ組成分析結果を示し、Ｌａ／Ａｌ組成比が約１である場合である。
【図９Ｂ】図８Ｂのように、ＳｉＮ電荷トラップ層とＬａ−Ａｌ−Ｏ絶縁膜との間にバッファ層が存在する場合の蒸着されたＬａ−Ａｌ−Ｏ高誘電率絶縁膜のＡＥＳ組成分析結果を示し、Ｌａ／Ａｌ組成比が約２である場合である。
【図１０Ａ】本発明の他の実施形態による約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ膜をブロッキング絶縁膜として使用したメモリ素子のプログラム特性を、アルミニウム酸化膜（ＡｌＯ）がブロッキング絶縁膜として使われた素子（比較例）と比較して示す図面である。
【図１０Ｂ】本発明の他の実施形態による約２のＬａ／Ａｌ組成比を有するＬａＡｌＯ膜をブロッキング絶縁膜として使用したメモリ素子の消去特性を、アルミニウム酸化膜（ＡｌＯ）がブロッキング絶縁膜として使われた素子（比較例）と比較して示す図面である。
【図１１Ａ】Ｌａ／Ａｌ組成比のみを約１にし、残りの条件を同一に形成した本発明の実施形態によるサンプルのＴＥＭ写真を示すである。
【図１１Ｂ】Ｌａ／Ａｌ組成比のみを約２にし、残りの条件を同一に形成した本発明の実施形態によるサンプルのＴＥＭ写真を示すである。
【図１２Ａ】図１１Ａの実施形態によるサンプルに対するゲート電圧（Ｖｇ）とキャパシタンスとの関係を示す図面である。
【図１２Ｂ】図１１Ｂの実施形態によるサンプルに対するゲート電圧（Ｖｇ）とキャパシタンスとの関係を示す図面である。
【符号の説明】
【００６７】
１０    電荷トラップ型メモリ素子
１１    基板
１３    第１不純物領域
１５    第２不純物領域
１９    スペーサ
２０    ゲート構造体
２１    トンネル絶縁膜
２３    電荷トラップ層
２５    ブロッキング絶縁膜
２７    ゲート電極
【図１】
2008193095.tif 000003
【図２】
2008193095.tif 000004
【図３】
2008193095.tif 000005
【図４】
2008193095.tif 000006
【図５】
2008193095.tif 000007
【図６Ａ】
2008193095.tif 000008
【図６Ｂ】
2008193095.tif 000009
【図７】
2008193095.tif 000010
【図９Ａ】
2008193095.tif 000011
【図９Ｂ】
2008193095.tif 000012
【図１０Ａ】
2008193095.tif 000013
【図１０Ｂ】
2008193095.tif 000014
【図１２Ａ】
2008193095.tif 000015
【図１２Ｂ】
2008193095.tif 000016
【図８Ａ】
2008193095.tif 000017
【図８Ｂ】
2008193095.tif 000018
【図１１Ａ】
2008193095.tif 000019
【図１１Ｂ】
2008193095.tif 000020