(57)【要約】【課題】より大きなＱのインダクタを必要とせず、従来技術に比較してより小さいサイズでかつより高い発振周波数で発振させることができる高周波発振回路を提供する。【解決手段】帰還型高周波発振回路は、短絡スタブ用伝送線路に接続されたゲートと、発振出力端子に接続されたドレインとを有する電界効果トランジスタ１と、電界効果トランジスタ１のソースに接続されたドレインを有するソース接地の電界効果トランジスタ２とを含み構成され、短絡スタブ用伝送線路１１及び電界効果トランジスタ２を帰還回路として発振する。また、電界効果トランジスタ２のゲートと、電界効果トランジスタ１のドレインとの間に帰還用キャパシタを接続する。【選択図】図１
2008244557.tif 000002
【特許請求の範囲】
【請求項１】
短絡スタブ用伝送線路に接続されたゲートと、発振出力端子に接続されたドレインとを有する第１の電界効果トランジスタと、
上記第１の電界効果トランジスタのソースに接続されたドレインを有するソース接地の第２の電界効果トランジスタとを備え、
上記短絡スタブ用伝送線路及び上記第２の電界効果トランジスタを帰還回路として発振することを特徴とする高周波発振回路。
【請求項２】
上記第２の電界効果トランジスタのゲートと、上記第１の電界効果トランジスタのドレインとの間に接続された帰還用キャパシタをさらに備えたことを特徴とする請求項１記載の高周波発振回路。
【請求項３】
上記第２の電界効果トランジスタのゲートに接続された可変リアクタンス素子をさらに備え、
上記可変リアクタンス素子のリアクタンス値を変化することにより、発振周波数を変化させることを特徴とする請求項１又は２記載の高周波発振回路。
【請求項４】
電圧制御型発振回路を備えた位相同期ループ回路において、
上記電圧制御型発振回路は、請求項３記載の高周波発振回路であることを特徴とする位相同期ループ回路。
【請求項５】
請求項４記載の位相同期ループ回路を備えたことを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置を備えたことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばマイクロ波、準ミリ波又はミリ波などの高周波信号を発生する高周波発振回路と、それを用いた位相同期ループ回路（以下、ＰＬＬ回路という。）と、上記位相同期ループ回路を用いた半導体装置と、上記半導体装置を用いた通信装置に関する。
【背景技術】
【０００２】
図１２は第１の従来例に係る高周波発振回路２０１の回路図である。高周波発振回路２０１はクロス結合型マルチバイブレータを用いた発振回路であって、図１２に示すように、２個の電界効果トランジスタ５１，５２と、キャパシタＣ１と、インダクタＬ１，Ｌ２と、直流電圧源２２を備えて構成され、負性抵抗を発現して発振動作を達成している。
【０００３】
図１３は第２の従来例に係る高周波発振回路２０２の回路図である。高周波発振回路２０２はゲート及びソース帰還型発振回路であって、図１３に示すように、１個の電界効果トランジスタ１と、それぞれ短絡スタブ帰還回路を構成する２本の伝送線路１１，１２（半導体基板や誘電体基板では、一般にマイクロストリップ線路やコプレナ線路で構成される。）と、高周波阻止用インダクタＬｃ１と、２個の直流電圧源２１，２２とを備えて構成され、負性抵抗を発現して発振動作を達成している。当該高周波発振回路２０２においては、電界効果トランジスタ１のドレインに接続された出力端子Ｔｏから電界効果トランジスタ１を見たときの入力インピーダンスＺｉｎが、次式を満たすときに発振動作を行う。
【０００４】
［数１］
Ｒｅ（Ｚｉｎ）＋ＲＬ＜０      （１）
［数２］
Ｉｍ（Ｚｉｎ）＝０      （２）
【０００５】
ここで、Ｒｅ（・）は引数の実数部を表し、Ｉｍ（・）は引数の虚数部を表し、以下同様である。また、ＲＬは負荷抵抗値である。
【０００６】
【特許文献１】特開平７−２２１５４５号公報。
【特許文献２】特開平８−１０７３０９号公報。
【特許文献３】特開平１０−２０９７５２号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１４は図１２の高周波発振回路２０１のシミュレーション結果であって、インダクタのＱに対する規格化発振周波数を示すグラフである。なお、規格化のための基準発振周波数は５０ＧＨｚである。図１４から明らかなように、高周波発振回路２０２では、比較的高いＱを有するインダクタが必要であるという問題点があった。
【０００８】
また、図１３の高周波発振回路２０２では、電界効果トランジスタ１のゲート及びソースに接続された伝送線路１１，１２の線路長が比較的長くなり（例えば、線路幅１４μｍのマイクロストリップ線路を用いた３０ＧＨｚの発振回路で、各伝送線路１１，１２の線路長は１．５ｍｍ程度である。）、当該高周波発振回路２０２の面積が大きくなり、短絡スタブ帰還回路の損失が増大して、回路のＱが低下するという問題点があった。
【０００９】
さらに、特許文献１においては、回路から充分に大きな負性抵抗特性を引き出せて、発振出力が大きなカスコード接続型の電圧制御発振器が開示されている。当該電圧制御発振器では、電源から流れ出る直流電流が、まず、発振アンプ部のトランジスタに流れ、次にバッファアンプ部のトランジスタに流れる縦続接続であり、かつその直流電流を決定する抵抗が、発振アンプ部の帰還ループの外部にあるバッファアンプ部のトランジスタに接続されているので、回路の直流電流を決定する抵抗が、発振アンプ部の帰還ループの損失抵抗とはならないので、回路から充分に大きな負性抵抗特性を引き出すことができ、発振出力が大きなカスコード接続型の電圧制御発振器となる。当該電圧制御発振器では、発振アンプ部のトランジスタのソースには、帰還回路ではなく、発振アンプ部のトランジスタが接続され、そのドレインから発振信号が出力される構成となっている。
【００１０】
また、特許文献２では、外部にリップルフィルタ等を接続する必要がなく、装置内電源回路出力の低周波雑音に対応することができる電圧制御発振回路が開示されている。当該電圧制御発振回路では、バッファアンプ回路部の増幅用トランジスタのベースを低周波交流的に接地するコンデンサを設け、バッファアンプ回路部に電源端子から加わる低周波雑音に対してはリップルフィルタとみなせるようにし、発振回路部から加わる信号については、通常の増幅動作を行わせたことを特徴としている。当該電圧制御発振回路では、バッファアンプ部の増幅用トランジスタのソースには、帰還回路ではなく、発振回路部のトランジスタが接続される構成となっている。
【００１１】
さらに、特許文献３では、共振回路の共振周波数を広い周波数範囲で選択する場合でも、選択した周波数で最適な発振状態が得られるようにするためのマイクロ波集積回路化発振回路が開示されている。当該マイクロ波集積回路化発振回路では、発振用電界効果トランジスタのゲートには、外付け用端子が配置され、この端子に共振回路が接続され、この電界効果トランジスタのソースと接地との間に、第１帰還容量と第１スイッチ用電界効果トランジスタを直列に接続したもの、第２帰還容量と第２スイッチ用電界効果トランジスタを直列に接続したものを、並列に配置し、これによれば、これら２つのスイッチ用電界効果トランジスタをゲート制御電圧でオンオフさせることにより、例えば帰還容量値を３種類に変化させ、３種類の共振周波数に最適な発振状態を得ることができる。当該マイクロ波集積回路化発振回路においては、発振用電界効果トランジスタのソースは、周波数選択スイッチ用の電界効果トランジスタが接続される構成となっている。
【００１２】
以上のいずれの特許文献１−３の発振回路においても、より面積が小さくかつより高い発振周波数で発振させることが難しいという問題点があった。
【００１３】
本発明の目的は以上の問題点を解決し、より大きなＱのインダクタを必要とせず、従来技術に比較してより小さいサイズでかつより高い発振周波数で発振させることができる高周波発振回路と、上記高周波発振回路を用いたＰＬＬ回路と、上記ＰＬＬ回路を用いた半導体装置と、上記半導体装置を用いた通信装置とを提供することにある。
【課題を解決するための手段】
【００１４】
第１の発明に係る高周波発振回路は、
短絡スタブ用伝送線路に接続されたゲートと、発振出力端子に接続されたドレインとを有する第１の電界効果トランジスタと、
上記第１の電界効果トランジスタのソースに接続されたドレインを有するソース接地の第２の電界効果トランジスタとを備え、
上記短絡スタブ用伝送線路及び上記第２の電界効果トランジスタを帰還回路として発振することを特徴とする。
【００１５】
上記高周波発振回路において、上記第２の電界効果トランジスタのゲートと、上記第１の電界効果トランジスタのドレインとの間に接続された帰還用キャパシタをさらに備えたことを特徴とする。
【００１６】
また、上記高周波発振回路において、上記第２の電界効果トランジスタのゲートに接続された可変リアクタンス素子をさらに備え、
上記可変リアクタンス素子のリアクタンス値を変化することにより、発振周波数を変化させることを特徴とする。
【００１７】
第２の発明に係るＰＬＬ回路は、電圧制御型発振回路を備えたＰＬＬ回路において、上記電圧制御型発振回路は、上記高周波発振回路であることを特徴とする。
【００１８】
第３の発明に係る半導体装置は、上記位相同期ループ回路を備えたことを特徴とする。
【００１９】
第４の発明に係る通信装置は、上記半導体装置を備えたことを特徴とする。
【発明の効果】
【００２０】
本発明に係る高周波発振回路によれば、より大きなＱのインダクタを必要とせず、従来技術に比較してより小さいサイズでかつより高い発振周波数で発振させることができる。また、上記高周波発振回路を用いたＰＬＬ回路やそれを用いた通信装置を構成することにより、例えば数十ギガヘルツ帯の局部発振信号を発生することができ、高速でかつ大容量の情報伝送を実現できるほか、小型化等の要求を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００２２】
第１の実施形態．
図１は本発明の第１の実施形態に係る高周波発振回路１０１の回路図である。第１の実施形態に係る高周波発振回路１０１は、図１３の高周波発振回路２０２に比較して、電界効果トランジスタ２のソースに接続される伝送線路１２に代えて、帰還回路として動作する電界効果トランジスタ２を接続したことを特徴としている。
【００２３】
図１において、発振用電界効果トランジスタ１のゲートは、特性インピーダンスＺ０及び遅延時間τｇを有する短絡スタブ用伝送線路１１及びゲートバイアス電圧Ｖｇ１を印加する可変直流電圧源２１を介して接地され、発振用電界効果トランジスタ１のドレインは、高周波阻止用インダクタＬｃ１及び直流電圧Ｖｄを印加する直流電圧源２２を介して接地される。また、発振用電界効果トランジスタ１のソースは帰還回路用のソース接地の電界効果トランジスタ２のドレインに接続され、電界効果トランジスタ２のゲートは、インダクタＬｃ２及びゲートバイアス電圧Ｖｇ２を印加する可変直流電圧源２３を介して接地される。さらに、電界効果トランジスタ１のドレインから出力される発振信号は、出力端子Ｔｏ及び結合用キャパシタＣｃを介して負荷抵抗ＲＬを介して接地される。
【００２４】
以上のように構成された高周波発振回路１０１においては、図５乃至図１０のシミュレーション結果を参照して詳細後述するように、以下の特有の作用効果を有する。
（１）ソース伝送線路を電界効果トランジスタ２により置き換えた線路長の短縮の効果により、従来技術に比較してより高い発振周波数で発振しかつ回路面積を小さくすることができる。
（２）また、インダクタＬｃ２のインダクタンスの変化に対する発振周波数の変化をきわめて小さくすることができ、プロセスのバラツキがあっても、発振周波数のずれを小さくすることができる。言い換えれば、インダクタンスの依存性が小さくなり、実際値と設計値の間のマージンを大きくとれ、設計が容易となる。
【００２５】
第２の実施形態．
図２は本発明の第２の実施形態に係る高周波発振回路１０２の回路図である。第２の実施形態に係る高周波発振回路１０２は、図２に示すように、図１の高周波発振回路１０１に比較して、電界効果トランジスタ２のゲートと、電界効果トランジスタ１のドレインとの間に、発振出力信号を電界効果トランジスタ２に帰還させるためのキャパシタＣｆを挿入したことを特徴としている。ここで、帰還用キャパシタＣｆとインダクタＬｃ２により、高域通過フィルタ回路を構成している。
【００２６】
以上のように構成された高周波発振回路１０２においては、図５乃至図１０のシミュレーション結果を参照して詳細後述するように、高周波発振回路１０１と同様の作用効果を有するとともに、高周波発振回路１０１に比較してより高い発振周波数で発振動作を行うことができるとともに、上述のインダクタＬｃ２のインダクタンスの変化に対する発振周波数の変化をさらに小さくすることができ、プロセスのバラツキがあっても、発振周波数のずれをさらに小さくすることができる。
【００２７】
第３の実施形態．
図３は本発明の第３の実施形態に係る電圧制御型高周波発振回路１０３の回路図である。第３の実施形態に係る電圧制御型高周波発振回路１０３は、図３に示すように、図２の高周波発振回路１０２に比較して、電界効果トランジスタ２のゲートと、直流電圧源２１との間に、可変容量ダイオードＤ１を挿入したことを特徴としている。ここで、伝送線路１１の一端は電界効果トランジスタ１のゲートに接続される一方、その他端は可変容量ダイオードＤ１のカソードに接続され、そのアノードは接地される。また、可変容量ダイオードＤ１のカソードは高周波阻止用インダクタＬｃ３を介して可変直流電圧源２１に接続される。可変直流電圧源２１はインダクタＬｃ３、可変容量ダイオードＤ１及び電界効果トランジスタ１に対して直流バイアス電圧Ｖｇ１を印加する。可変直流電圧源２１の直流バイアス電圧Ｖｇ１を変化することにより、可変容量ダイオードＤ１の容量値を変化させ、これにより、電界効果トランジスタ１のゲートに接続される帰還回路の電気長を変化させ、当該高周波発振回路１０３の発振周波数を変化させることができる。
【００２８】
以上のように構成された電圧制御型高周波発振回路１０３においては、上述の高周波発振回路１０１，１０２と同様の作用効果を有するとともに、直流バイアス電圧Ｖｇ１を変化することにより、当該高周波発振回路１０３の発振周波数を容易に変化させることができる。
【００２９】
以上の実施形態においては、可変容量ダイオードＤ１を用いているが、本発明はこれに限らず、リアクタンス値を変化することができる可変リアクタンス素子であればよい。また、帰還用キャパシタＣｆは省略してもよい。
【００３０】
第４の実施形態．
図４は本発明の第４の実施形態に係る、高周波発振回路１０３を備えたＰＬＬ回路の回路図である。図４において、基準発振器３１により発生される基準発振周波数を有する基準発振信号は位相比較器３２に入力される一方、電圧制御型高周波発振回路１０３からの高周波発振信号は、入力信号を分周比Ｎで分周する１／Ｎ分周器３４を介して位相比較器３２に入力される。位相比較器３２は、入力される２つの信号の位相比較結果を示す信号を低域通過フィルタ（ＬＰＦ）３３を介して電圧制御型高周波発振回路（ＶＣＯ）１０３に出力する。電圧制御型高周波発振回路１０３はその高周波発振信号を出力端子Ｔｏ及び結合用キャパシタＣｃを介して負荷抵抗ＲＬに出力するとともに、１／Ｎ分周器３４に出力する。なお、図３においては、直流バイアス電圧Ｖｇ２が低域通過フィルタ（ＬＰＦ）３３の出力電圧に対応する。
【００３１】
以上のように構成されたＰＬＬ回路では、公知の通り、発振周波数精度が高い基準発振器３１により発生される基準発振信号に同期しかつその周波数のＮ倍の周波数を有する高周波発振信号を発振して出力することができる。
【実施例】
【００３２】
次いで、上述の従来技術及び本実施形態に係る高周波発振回路１０１，１０２，２０１，２０２を０．１８μｍプロセスで形成したＣＭＯＳ集積回路のシミュレーション及びその結果について以下に説明する。
【００３３】
図５は第１の従来技術に係る図１２の高周波発振回路２０１のシミュレーション結果であって、インダクタンスＬ１＝Ｌ２に対する規格化発振周波数を示すグラフであり、図６は第２の従来技術に係る図１３の高周波発振回路２０２のシミュレーション結果であって、ソース側の伝送線路１２の遅延時間τｓに対する規格化発振周波数を示すグラフである。また、図７は図１の高周波発振回路１０１のシミュレーション結果であって、インダクタＬｃ２のインダクタンスに対する規格化発振周波数を示すグラフであり、図８は図２の高周波発振回路１０２のシミュレーション結果であって、インダクタＬｃ２のインダクタンスに対する規格化発振周波数を示すグラフである。なお、図５乃至図８において、規格化のための基準発振周波数は５０ＧＨｚである。
【００３４】
図７の高周波発振回路１０１の発振周波数は、図６の高周波発振回路の発振周波数と同程度であるが、図８の高周波発振回路１０２の発振周波数は、図５の高周波発振回路２０１の発振周波数に比較して約１．２倍であり、図６の高周波発振回路２０２の発振周波数に比較して約１．５倍となっており、第１及び第２の実施形態に係る高周波発振回路１０１，１０２はより高い周波数で発振することができる。また、特に、図８の高周波発振回路１０２においては、インダクタＬｃ２のインダクタンスの変化に対する発振周波数の変化をきわめて小さくすることができ、プロセスのバラツキがあっても、発振周波数のずれを小さくすることができる。言い換えれば、インダクタンスの依存性が小さくなり、実際値と設計値の間のマージンを大きくとれ、設計が容易となる。
【００３５】
図１１は、実施形態に係る各高周波発振回路１０１，１０２，１０３の発振回路部に対応する一般的なＲＬＣ直列発振回路１０５に負荷抵抗ＲＬが接続された回路において、その出力端子Ｔｏにおいて発振回路１０５を見たときの入力インピーダンスＺｉｎを説明するための回路図である。この一般的な発振回路において、発振条件は上記式（１）及び式（２）と同様であり、上記式（２）の左辺の値が負から正に転ずるときの周波数が発振周波数となる。
【００３６】
図９は高周波発振回路１０１のシミュレーション結果であって、インピーダンスの周波数特性を示す図であり、図１０は高周波発振回路１０２のシミュレーション結果であって、インピーダンスの周波数特性を示す図である。図９の６１においては、虚数部Ｉｍ（Ｚｉｎ）＝０であるが、実数部Ｒｅ（Ｚｉｎ）＋ＲＬ＞０なので、上述の発振条件を満たさない。すなわち、図９の高周波発振回路１０１で帰還容量がないときは、発振条件を満たすためには、ゲートの伝送線路１１の線路長を長くする必要があり、発振周波数が低下するという問題点があった。この問題点を解決するために、図２の高周波発振回路１０２では、帰還用キャパシタＣｆを挿入することにより、図１０から明らかなように、負性抵抗が増強するとともに、発振周波数がより高くなる。
【００３７】
以上説明したように、本発明に係る実施形態の高周波発振回路１０１，１０２，１０３によれば、ゲート及びソース帰還型発振回路において発振条件を満たすゲート伝送線路長より短い線路長でも発振条件を満たすようになり、すなわち、より高周波でも発振条件を満たすことが可能となる。また、ゲートの伝送線路１１の短縮とソースの伝送線路１２の電界効果トランジスタ２への置き換えにより小面積化を達成することができる。
【００３８】
なお、図２の高周波発振回路１０２において帰還用キャパシタＣｆとインダクタＬｃ２により構成される高域通過フィルタ回路のインダクタＬｃ２のインダクタンスは０．１ｎＨ以下であり、面積増は小さい。また、回路のインダクタンス及び容量に対する発振周波数の変化は小さく、発振周波数はゲート伝送線路長で決まるため、設計性、再現性に優れている。さらに、下層配線を接地としたマイクロストリップ線路を伝送線路に採用することにより例えばＳｉ半導体基板のＳｉの影響を除去できる。
【００３９】
以上のように構成された各実施形態に係る高周波発振回路１０１，１０２，１０３及びそれを用いたＰＬＬ回路は例えばＣＭＯＳ半導体集積回路などの半導体装置において形成され、また、上記ＰＬＬ回路は、例えば数十ギガヘルツ帯の局部発振信号を発生することができ、上記ＰＬＬ回路を用いた無線通信装置において、高速かつ大容量の情報伝送を実現できるほか、小型化等の要求を実現することができる。なお、上記無線通信装置としては、携帯電話機等が挙げられ、上記無線通信装置に備えられる半導体装置としては、ＵＷＢ(Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄ)等のアプリケーションや６０ＧＨｚ帯を扱う高速通信向けトランシーバー用ＬＳＩが挙げられる。
【産業上の利用可能性】
【００４０】
以上詳述したように、本発明に係る高周波発振回路によれば、より大きなＱのインダクタを必要とせず、従来技術に比較してより小さいサイズでかつより高い発振周波数で発振させることができる。また、上記高周波発振回路を用いたＰＬＬ回路やそれを用いた通信装置を構成することにより、例えば数十ギガヘルツ帯の局部発振信号を発生することができ、高速でかつ大容量の情報伝送を実現できるほか、小型化等の要求を実現することができるという効果を奏する。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係る高周波発振回路１０１の回路図である。
【図２】本発明の第２の実施形態に係る高周波発振回路１０２の回路図である。
【図３】本発明の第３の実施形態に係る高周波発振回路１０３の回路図である。
【図４】本発明の第４の実施形態に係る、高周波発振回路１０３を備えたＰＬＬ回路の回路図である。
【図５】第１の従来技術に係る図１２の高周波発振回路２０１のシミュレーション結果であって、インダクタンスＬ１＝Ｌ２に対する規格化発振周波数を示すグラフである。
【図６】第２の従来技術に係る図１３の高周波発振回路２０２のシミュレーション結果であって、ソース側の伝送線路１２の遅延時間τｓに対する規格化発振周波数を示すグラフである。
【図７】図１の高周波発振回路１０１のシミュレーション結果であって、インダクタＬｃ２のインダクタンスに対する規格化発振周波数を示すグラフである。
【図８】図２の高周波発振回路１０２のシミュレーション結果であって、インダクタＬｃ２のインダクタンスに対する規格化発振周波数を示すグラフである。
【図９】高周波発振回路１０１のシミュレーション結果であって、インピーダンスの周波数特性を示す図である。
【図１０】高周波発振回路１０２のシミュレーション結果であって、インピーダンスの周波数特性を示す図である。
【図１１】実施形態に係る各高周波発振回路１０１，１０２，１０３の発振回路部に対応する一般的なＲＬＣ直列発振回路１０５に負荷抵抗ＲＬが接続された回路において、その出力端子Ｔｏにおいて発振回路１０５を見たときの入力インピーダンスＺｉｎを説明するための回路図である。
【図１２】第１の従来例に係る高周波発振回路２０１の回路図である。
【図１３】第２の従来例に係る高周波発振回路２０２の回路図である。
【図１４】図１２の高周波発振回路２０１のシミュレーション結果であって、インダクタのＱに対する規格化発振周波数を示すグラフである。
【符号の説明】
【００４２】
１，２…電界効果トランジスタ、
１１，１２…伝送線路、
２１，２２，２３…可変直流電圧源、
３１…基準発振器、
３２…位相比較器、
３３…低域通過フィルタ（ＬＰＦ）、
３４…１／Ｎ分周器、
Ｃｃ…結合用キャパシタ、
Ｃｆ…帰還用キャパシタ、
Ｄ１…可変容量ダイオード、
Ｌｃ１，Ｌｃ２，Ｌｃ３…インダクタ、
ＲＬ…負荷抵抗、
Ｔｏ…出力端子。
【図１】
2008244557.tif 000003
【図２】
2008244557.tif 000004
【図３】
2008244557.tif 000005
【図４】
2008244557.tif 000006
【図５】
2008244557.tif 000007
【図６】
2008244557.tif 000008
【図７】
2008244557.tif 000009
【図８】
2008244557.tif 000010
【図９】
2008244557.tif 000011
【図１０】
2008244557.tif 000012
【図１１】
2008244557.tif 000013
【図１２】
2008244557.tif 000014
【図１３】
2008244557.tif 000015
【図１４】
2008244557.tif 000016