(57)【要約】【課題】従来技術よりもさらに高い熱放出効果を有するヒートシンクを設けたＴＦＴを作製し、信頼性の高い半導体装置を実現することを課題とする。【解決手段】活性層に一対の不純物領域１０２、１０３を形成する際にマスクによって串型形状の真性または実質的に真性な半導体領域１０４を形成する。この領域１０４は実効的にチャネル領域として機能する箇所とチャネルが形成されずにヒートシンクとして機能する箇所とで構成される。即ち、チャネル形成領域と同一材料でヒートシンクを形成することで放熱効果が向上する。【選択図】図８
2008060611.tif 000002
【特許請求の範囲】
【請求項１】
結晶性珪素膜と、ゲイト絶縁膜と、当該ゲイト絶縁膜を介して前記結晶性珪素膜と重なるゲイト電極を有する半導体装置であって、
前記結晶性珪素膜は、一導電性の不純物領域と、真性または実質的に真性な領域とを有し、
前記真性または実質的に真性な領域は、チャネル長方向と略垂直な方向に延在して設けられた、前記ゲイト電極と重なる第１の領域と、前記チャネル長方向と略平行な方向に前記第１の領域から突出して設けられた、複数の第２の領域とを有し、
前記不純物領域は、前記第１の領域及び複数の第２の領域により、前記チャネル長方向と垂直な方向に複数に分割され、
前記複数の不純物領域の各々にコンタクトホールが配置されていることを特徴とする半導体装置。
【請求項２】
請求項１において、前記結晶性珪素膜は単結晶薄膜又は多結晶薄膜であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記第１の領域は前記ゲイト電極をマスクとして自己整合的に形成され、前記第２の領域はフォトリソグラフィにより形成されていることを特徴とする半導体装置。
【請求項４】
結晶性珪素膜の上方に絶縁膜を介してゲイト電極を形成し、
前記ゲイト電極と交差して当該ゲイト電極の長手方向と略直角に１つ又は複数の島状パターンを形成し、
前記ゲイト電極及び前記島状パターンをマスクとして前記結晶性珪素膜に一導電性の不純物を添加することにより、チャネル長方向と略垂直な方向に延在して設けられた、前記ゲイト電極と重なる第１の領域と、前記チャネル長方向と略平行な方向に前記第１の領域から突出して設けられた、複数の第２の領域と、前記第１の領域及び複数の第２の領域により、前記チャネル長方向と垂直な方向に複数に分割された不純物領域を形成し、
前記複数に分割された不純物領域の各々にコンタクトホールを配置することを特徴とする半導体装置の作製方法。
【請求項５】
ゲイト電極を形成し、
前記ゲイト電極の上方に絶縁膜を介して結晶性珪素膜を形成し、
前記結晶性珪素膜の上方に前記ゲイト電極と重なる第１の領域及び当該ゲイト電極の長手方向と略直角に前記第１の領域から突出して設けられた第２の領域でなる絶縁膜パターンを形成し、
前記絶縁膜パターンをマスクとして前記結晶性珪素膜に一導電性の不純物を添加することにより、前記ゲイト電極の長手方向に複数に分割された不純物領域を形成し、
前記複数に分割された不純物領域及び前記絶縁膜パターン上に層間絶縁膜を形成し、
前記層間絶縁膜に前記複数に分割された不純物領域の各領域内に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、前記絶縁膜パターンは、酸化珪素膜又は窒化珪素膜であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項５又は６において、前記層間絶縁膜は有機性樹脂膜であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項４乃至請求項７のいずれか一において、前記結晶性珪素膜は、単結晶薄膜又は多結晶薄膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は薄膜半導体を用いた薄膜素子、特に薄膜トランジスタ（以下、ＴＦＴと略す）の構成に関する。また、その薄膜トランジスタで構成した電気光学装置や半導体回路等の半導体装置の構成に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイ（ＬＣＤ）の普及に伴ってアクティブマトリクス型液晶表示装置（以下、ＡＭＬＣＤと略す）の高性能化が求められている。しかしながら、高性能化を求める上で様々な問題点が挙げられている。
【０００３】
高性能化の一つとして動作速度の向上が挙げられるが、動作速度が向上するとそれに追随してＴＦＴの自己発熱（セルフヒーティング）が大きくなることが知られている。この事はＩＣでも同様に問題となっている。
【０００４】
特に、大電流を流す必要のあるドライバー回路（バッファ、アナログスイッチ等）の様に非常にチャネル幅（Ｗ）の大きいＴＦＴで構成される回路では個々のＴＦＴの自己発熱が大きく、回路全体の温度が異常に高くなってしまう。場合によっては数百℃まで上がってしまうという報告もある。
【０００５】
この様な自己発熱はＴＦＴの特性変化や劣化を招き、信頼性の高い製品の実現が困難なものとなる。そこで、従来はチャネル幅の大きいＴＦＴの自己発熱を抑制するために次の様な技術が開示されている。
【０００６】
ここで図２（Ａ）はＴＦＴの活性層（薄膜半導体層）を拡大した模式図であり、図２（Ａ）は上面図、図２（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ図２（Ａ）をＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’で切った断面図である。
【０００７】
図２（Ａ）において、２０１は絶縁表面を有する基板、２０２、２０３はそれぞれ半導体薄膜でなる活性層に対してＮ型またはＰ型の不純物を添加して形成された一対の不純物領域である。なお、一対の不純物領域２０２、２０３はソース領域またはドレイン領域として機能する。
【０００８】
また、一対の不純物領域２０２、２０３はゲイト電極２０４をマスクとして自己整合的に形成される。その時、ゲイト電極２０４の下には不純物が添加されず、チャネル形成領域２０５が形成される（図２（Ｂ）、（Ｄ））。
【０００９】
この時、図２に示す従来例の特徴は、活性層をパターン形成する際に活性層内部に開口部２０６が設けられ、チャネル形成領域が複数に分割されている点にある。即ち、チャネル形成領域が複数に分割され、実質的に複数のＴＦＴが並列に配置された構成となる。
【００１０】
そして、この開口部２０６がチャネル形成領域２０５で発生したジュール熱を逃がすためのヒートシンクとして機能する。即ち、チャネル形成領域の自己発熱によって発生するジュール熱を効率良く逃がすことで、ＴＦＴの発熱量を抑制し、信頼性を確保するという技術が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図２に示した様な構成の従来の技術では、ヒートシンクとして用いる領域がゲイト絶縁膜２０７で構成されている。つまり開口部２０６はゲイト絶縁膜２０７が覆われているため複数のチャネル形成領域２０５はゲイト絶縁膜２０７によって絶縁分離される。
【００１２】
従って、チャネル形成領域２０５で発生したジュール熱はゲイト絶縁膜（代表的には酸化珪素膜）２０７に逃がされることになる。しかしながら、珪素（シリコン）の熱伝導率（約 150W/mK）に対して酸化珪素の熱伝導率（約 1.4W/mK）は二桁程度も小さいため、熱放出の効率はあまり高いものではない。そのため、高い放熱効果を得ることができないという問題がある。
【００１３】
そこで本願発明では、上記従来技術よりもさらに高い熱放出効果を有するヒートシンクを設けたＴＦＴを作製し、信頼性の高い半導体装置を実現することを課題とする。
【課題を解決するための手段】
【００１４】
本明細書で開示する発明の構成は、
薄膜半導体を活性層とする複数の薄膜トランジスタで形成された半導体回路を構成に含む半導体装置であって、
前記活性層はＮ型またはＰ型を呈する一対の不純物領域と当該一対の不純物領域に挟まれた真性または実質的に真性な領域とを含み、
前記真性または実質的に真性な領域は第１の領域と当該第１の領域から突出して設けられた第２の領域とで構成され、前記第１の領域のみゲイト電極と重なっていることを特徴とする。
【００１５】
本願発明の特徴は上記構成において、前記第１の領域はゲイト電極をマスクとして自己整合的に形成され、前記第２の領域はフォトリソグラフィにより意図的に形成されている点にある。
【００１６】
また、他の発明の構成は、
薄膜半導体を活性層とする複数の薄膜トランジスタで形成された半導体回路を構成に含む半導体装置であって、
前記活性層はＮ型またはＰ型を呈する一対の不純物領域と当該一対の不純物領域に挟まれた真性または実質的に真性な領域とを含み、
前記真性または実質的に真性な領域はチャネル方向とほぼ垂直な幹部とチャネル方向とほぼ平行な枝部を有する串型形状に形成され、当該幹部のみゲイト電極と重なっていることを特徴とする。
【００１７】
なお、上記二つの構成において、前記薄膜半導体としては珪素（シリコン）または珪素を含む化合物半導体を用いることができる。
【００１８】
また、他の発明の構成は、
薄膜半導体をパターン形成して活性層を形成する工程と、
前記活性層の上方に絶縁膜を介してゲイト電極を形成する工程と、
前記ゲイト電極と交差して当該ゲイト電極の長手方向と直角に１本乃至複数本の島状マスクパターンを形成する工程と、
前記ゲイト電極及びマスクパターンをマスクとして前記活性層中にＮ型またはＰ型を呈する不純物を添加する工程と、
を含むことを特徴とする。
【００１９】
また、他の発明の構成は、
ゲイト電極を形成する工程と、
前記ゲイト電極の上方に絶縁膜を介して薄膜半導体でなる活性層を形成する工程と、
前記活性層の上方に串型形状の絶縁膜パターンを形成する工程と、
前記絶縁膜パターンをマスクとして前記活性層中にＮ型またはＰ型を呈する不純物を添加する工程と、
を含むことを特徴とする。
【００２０】
なお、上記構成では前記Ｎ型またはＰ型を呈する不純物の添加工程により形成される一対の不純物領域は櫛歯形状を示し、歯に相当する部分が向かい合った状態で配置される。即ち、前記Ｎ型またはＰ型を呈する不純物の添加工程でマスクが設けられた領域の下には串型形状の真性または実質的に真性な領域が形成されることになる。
【００２１】
以上の様な構成でなる本願発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【発明の効果】
【００２２】
本願発明を利用することで、ＴＦＴ動作に伴うジュール熱の発生に対して効果的な放熱対策が施され、熱の蓄積によって生じるＴＦＴの熱劣化を防ぐことができる。その結果、自己発熱に強い信頼性の高い回路及びその様な回路を構成として含む信頼性の高い電子機器を実現できる。
【発明を実施するための最良の形態】
【００２３】
本願発明の実施の形態について図１を用いて説明する。図１（Ａ）に示すのは本願発明を利用した活性層の上面図、図１（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ図１（Ａ）をＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’で切った断面図である。
【００２４】
図１（Ａ）において、１０１は絶縁表面を有する基板、１０２、１０３はそれぞれ半導体薄膜でなる活性層に対してＮ型またはＰ型の不純物を添加して形成された一対の不純物領域（ソースまたはドレイン領域）である。
【００２５】
そして、一対の不純物領域１０２、１０３で挟まれて真性または実質的に真性な半導体領域１０４が形成されている。なお、真性な半導体領域とは、一導電性を呈する不純物が全く添加されていない完全に中性な半導体領域を意味する。
【００２６】
また、実質的に真性な半導体領域とは、しきい値電圧の制御が可能な範囲（Ｎ型またはＰ型を呈する不純物濃度が 1×1017atoms/cm3 以下、好ましくは 1×1016atoms/cm3 以下）でＮ型またはＰ型を呈する領域または導電型を意図的に相殺した領域を意味する。
【００２７】
この真性または実質的に真性な領域１０４のみに注目して図３に示す。図３に示す様に、領域１０４はチャネル方向とほぼ垂直な幹部（以下、第１の領域と呼ぶ）１０４ａとチャネル方向とほぼ平行な枝部（以下、第２の領域と呼ぶ）１０４ｂとを有する串型形状に形成される（そのため一対の不純物領域１０２、１０３は櫛歯形状となる）。
【００２８】
また、第１の領域１０４ａは図１（Ａ）においてゲイト電極１０５の真下にゲイト絶縁膜１０６を介して存在する領域で、ソース／ドレイン領域を形成する際にゲイト電極をマスクとすることで自己整合的に形成される。
【００２９】
一方、第２の領域１０４ｂは第１の領域１０４ａから突出して（好ましくはほぼ垂直に）設けられ、フォトリソグラフィにより意図的に形成される。
【００３０】
また、図１（Ａ）からも明らかな様に、第１の領域１０４ａのみがゲイト電極１０５と重なる様な配置となるため、ＴＦＴ動作時に形成されるチャネル領域は第１の領域１０４ａのみに形成される。そういった意味で第１の領域１０４ａはチャネル形成領域と呼ぶこともできる。
【００３１】
一方で第２の領域１０４ｂはゲイト電極１０５と重ならないため常に真性または実質的に真性な半導体領域となる。即ち、この部分だけは高抵抗であるためソース／ドレインとしても機能せず、チャネルも形成されない。
【００３２】
その代わり本願発明において第２の領域１０４ｂは、チャネル形成領域で発生するジュール熱を逃がすヒートシンクとしての役割と、チャネル形成領域を実質的に複数に分割する役割とを持っている。
【００３３】
即ち、第２の領域１０４ｂを設けることでチャネル形成領域が複数に分割され、それぞれのチャネル形成領域で発生したジュール熱を第２の領域へと逃がす（結果的にはゲイト電極またはソース／ドレイン電極へと逃がす）ことが可能となる。その結果、活性層へのジュール熱の蓄積（特に中央付近に蓄積しやすい）を効果的に防ぐことが可能である。
【００３４】
従来例では活性層に開口部を設けて放熱を行う場合を例に挙げたが、それでは熱伝導率の差が大きすぎて効率の良い放熱効果が得られない。その点、本願発明の構成ではヒートシンクはチャネル形成領域と同じ半導体層で形成されるので、熱伝導率の差は無視でき、非常に効率良く放熱が行われる。
【００３５】
ここで図４を参照してチャネル長とチャネル幅を定義する。図４は図１（Ａ）に示した活性層に注目した図である。
【００３６】
本明細書中では、図４において一対の不純物領域１０２と１０３とを結ぶ最短距離（ゲイト電極幅に相当する）をチャネル長（Ｌ）と定義する（このチャネル長に沿った方向をチャネル方向と呼ぶ）。また、それと直角な方向のチャネル形成領域の幅をチャネル幅（Ｗ）と定義する。
【００３７】
ところでゲイト電極の直下は全体的にチャネルが形成されるためチャネル形成領域は第１の領域（幹部）１０４ａとなる。従って、上述の定義を踏まえるとチャネル領域（キャリアの移動経路と考える）はチャネル長がＬ、チャネル幅がＷとなる。
【００３８】
しかし実際にはキャリアは一対の不純物領域１０２、１０３が最も近接した領域を優先的に移動すると考えられるので、有効に働く実効チャネル領域は点線で囲まれた領域４０１となる。即ち、ヒートシンクとして機能する枝部１０４ｂに挟まれたチャネル形成領域は、殆どキャリアの移動には寄与せず、ヒートシンクの一部としての機能が主であると言える。
【００３９】
従って、チャネル形成領域として考えればチャネル幅はＷであるが、実効チャネル幅（実際にキャリアの移動に寄与するチャネル幅）は実効チャネル領域４０１のチャネル幅の和として表される。
【００４０】
以上の様に、本願発明を利用したＴＦＴは活性層に串型形状の真性または実質的に真性な領域を有し、且つ、その一部はキャリアの移動に寄与するチャネル形成領域として利用され、他の部分が発生したジュール熱を放出するヒートシンクとして利用される点に特徴がある。
【００４１】
最も重要なことは、ヒートシンクとして利用する領域がチャネル形成領域と同じ半導体層で形成されている点であり、熱伝導率の差をなくして放熱効果を向上させた点にある。
【００４２】
次に、本願発明を実施するための具体的な実施例について、以下に記載する。
【実施例１】
【００４３】
本願発明を利用したＴＦＴの作製工程について図５を用いて説明する。なお、図５では二つの切り口から見た断面について説明する。即ち、図５（Ａ）〜（Ｅ）は図１（Ａ）をＢ−Ｂ’で切った切り口であり、図５（Ａ’）〜（Ｅ’）は図１（Ａ）をＣ−Ｃ’で切った切り口である。
【００４４】
図５（Ａ）、（Ａ’）において、５０１は絶縁表面を有する基板であり、下地膜を設けたガラス基板、シリコン基板、ガラスセラミクス基板等を用いることができる。また、石英基板ならば下地膜を特に設けなくても構わない。
【００４５】
次に、基板５０１の上に結晶性珪素膜でなる活性層５０２を形成する。結晶性珪素膜としては、単結晶薄膜、多結晶薄膜のどちらでも用いることができる。単結晶薄膜を用いるならば公知のＳＩＭＯＸやＵＮＩＢＯＮＤ等のＳＯＩ基板を用いれば良い。
【００４６】
また、多結晶薄膜を用いるならば公知の手段で得られる多結晶薄膜であればどの様なプロセスで作製された膜であっても良い。通常は非晶質珪素膜をレーザー処理またはファーネスアニール処理によって結晶化する。また、珪素膜以外にもSix Ge1-x (0<X<1) で示される様な珪素を含む化合物半導体を用いても良い。
【００４７】
次に、活性層５０２を覆って 120nm厚のゲイト絶縁膜５０３を形成し、その上に金属膜または導電性を有する珪素膜でゲイト電極５０４を形成する。（図５（Ｂ）、（Ｂ’））
【００４８】
ゲイト電極５０４を形成したら、次にゲイト電極５０４と交差してゲイト電極５０４の長手方向と直角に（チャネル方向とほぼ平行に）１本乃至複数本のレジストマスク５０５を形成する。このレジストマスク５０５は島状にパターン形成されて配置される。
【００４９】
そして、その状態でゲイト電極５０４及びレジストマスク５０５をマスクとして活性層５０２中にＮ型またはＰ型を呈する不純物を添加し、一対の不純物領域５０６、５０７を形成する。なお、Ｎ型にするならリンまたは砒素を添加し、Ｐ型にするならボロンを添加すれば良い。
【００５０】
この時、図５（Ｃ）に示す様に意図的にレジストマスク５０５が設けられた部分はゲイト電極の幅よりも広い幅で真性または実質的に真性な領域５０８が形成される。一方、図５（Ｃ’）に示す様にレジストマスク５０５が配置されない部分では、ゲイト電極５０４のみをマスクとして自己整合的に真性または実質的に真性な領域５０８が形成されることになる。
【００５１】
なお、図５（Ｃ）に示す真性または実質的に真性な領域５０８のうち、ゲイト電極の直下は第１の領域（幹部）であり、それ以外の領域は第２の領域（枝部）となる。そして、この切り口で見える領域５０８は実質的に全てがヒートシンクとして機能する。
【００５２】
また、図５（Ｃ’）に示す真性または実質的に真性な領域５０８は第１の領域であり、全て実効チャネル領域として機能する。
【００５３】
こうして一対の不純物領域（ソース／ドレイン領域）と串型形状の真性または実質的に真性な半導体領域を形成したら、不純物の活性化を行い、層間絶縁膜５０９を形成する。（図５（Ｄ）、（Ｄ’））
【００５４】
次に、コンタクトホールを開けてソースまたはドレイン電極５１０、５１１電極を形成し、最後に水素化を行って図５（Ｅ）、（Ｅ’）に示す様な構造のＴＦＴが完成する。
【００５５】
なお、本実施例で最も重要なことは図１を用いて説明した様な構成の活性層を用いることであって、それ以外の構造や構成に関しては本実施例に何ら限定されるものではない。
【００５６】
従って、本願発明で示す活性層の構成が実施されるのであれば、他の構造のＴＦＴや他の作製方法で作製されるＴＦＴにおいても本願発明を利用することは十分に可能である。
【００５７】
例えば、ソース／ドレイン領域とチャネル形成領域との間に低濃度不純物領域（ＬＤＤ領域）やオフセット領域を設ける様な構造であっても、基本的な構成は変わらないので本願発明を実施する妨げにはならない。
【実施例２】
【００５８】
実施例１ではＮ型のＴＦＴ（ＮＴＦＴ）またはＰ型のＴＦＴ（ＰＴＦＴ）について説明したが、両者を相補的に組み合わせてＣＭＯＳ回路を構成することは有効である。特に、アクティブマトリクス型ＬＣＤにおいてドライバー回路やその他の信号処理回路はＣＭＯＳ回路で構成することが望ましい。
【００５９】
本願発明の効果はＮＴＦＴにもＰＴＦＴでも同様に得られるのでＣＭＯＳ回路で構成された半導体回路に適用することで、信頼性の高い半導体回路を実現することが可能である。
【００６０】
また、ＮＴＦＴのみに適用したり、ＰＴＦＴのみに適用するといった使い分けも可能であり、回路としての用途に応じて自由に組み合わせることができる。
【００６１】
さらに、アクティブマトリクス型ＬＣＤでは同一基板上に複数の回路が形成されるが、全てがジュール熱を問題としているわけでない。実際には大電流を流す必要のある回路（バッファ回路、アナログスイッチ回路、レベルシフタ回路等）がジュール熱に大きく影響される。
【００６２】
従って、本願発明をその様な深刻な大電流を流す必要のある（ジュール熱を発生しやすい）回路にのみ適用するといった構成でも良い。
【実施例３】
【００６３】
実施例１、２では本願発明をトップゲイト型ＴＦＴ（代表的にはプレーナ型ＴＦＴ）に適用する例を示したが、本願発明はボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴに適用することも可能である。
【００６４】
本願発明を逆スタガ型ＴＦＴに適用した場合の例について図６を用いて説明する。図６（Ａ）に示すのは本願発明を利用した活性層の上面図、図６（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ図６（Ａ）をＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’で切った断面図である。
【００６５】
図６（Ａ）において、６０１は絶縁表面を有する基板、６０２、６０３はそれぞれ半導体薄膜でなる活性層に対してＮ型またはＰ型の不純物を添加して形成された一対の不純物領域（ソースまたはドレイン領域）である。また、６０４は一対の不純物領域を形成する際にマスクとした絶縁膜パターンである。
【００６６】
逆スタガ型ＴＦＴの場合、基板６０１上にゲイト電極６０５、ゲイト絶縁膜６０６と積層され、その上に薄膜半導体でなる活性層が形成される。そのため、本願発明を実施するためには絶縁膜（酸化珪素膜または窒化珪素膜）を串型形状にパターン形成して、それをマスクとしてＮ型またはＰ型を呈する不純物を添加することになる。
【００６７】
串型形状の絶縁膜パターン６０４をマスクとして不純物添加を行った結果、その下には串型形状の真性または実質的に真性な領域６０７が形成される。この領域６０７もゲイト電極６０５と重なる幹部にチャネルが形成され、その他の部分（枝部）はヒートシンクとして機能する。その他の詳細な説明は実施例１で説明したのでここでは省略する。
【００６８】
本実施例で説明する様に、串型形状の絶縁膜パターンを用いれば逆スタガ型ＴＦＴに本願発明を適用することは容易である。なお、本実施例の場合には実効チャネル領域を自己整合的に形成できないが、裏面露光技術と組み合わせれば実効チャネル領域を自己整合的に形成することも可能である。
【００６９】
次に、本願発明を利用した逆スタガ型ＴＦＴの作製工程を図７を用いて説明する。なお、図７でも二つの切り口から見た断面について説明する。即ち、図７（Ａ）〜（Ｅ）は図６（Ａ）をＢ−Ｂ’で切った切り口であり、図７（Ａ’）〜（Ｅ’）は図６（Ａ）をＣ−Ｃ’で切った切り口である。
【００７０】
まず、絶縁表面を有する基板として酸化珪素膜でなる下地膜を設けたガラス基板７０１を用意し、その上にタンタル膜でなるゲイト電極７０２を形成する。そしてその上に窒化珪素膜と酸化珪素膜と積層膜でなるゲイト絶縁膜７０３を形成する。（図７（Ａ）、（Ａ’））
【００７１】
次に、非晶質珪素膜（Six Ge1-x 膜でも良い）をレーザー結晶化させて多結晶珪素膜を形成し、活性層７０４を形成する。（図７（Ｂ）、（Ｂ’））
【００７２】
次に、串型形状（図６（Ａ）に示すような形状）の絶縁膜パターン７０５を酸化珪素膜で形成する。この膜厚は不純物添加の際に十分マスクとして機能しうる程度が必要であり、好ましくは 100〜200 nmとすれば良い。
【００７３】
こうして絶縁膜パターン７０５を形成したら、Ｎ型またはＰ型を呈する不純物を添加して一対の不純物領域７０６、７０７を形成する。また同時に真性または実質的に真性な半導体領域７０８が串型形状に形成される。（図７（Ｃ）、（Ｃ’））
【００７４】
こうして一対の不純物領域（ソース／ドレイン領域）７０６、７０７と串型形状の真性または実質的に真性な半導体領域７０８を形成したら、不純物の活性化を行い、層間絶縁膜７０９を形成する。（図７（Ｄ）、（Ｄ’））
【００７５】
なお、不純物の添加工程で用いた絶縁膜パターンは真性または実質的に真性な領域７０８を保護する役目を果たす。特に層間絶縁膜として有機性樹脂膜を用いる場合には有機物汚染を防ぐ上で有効である。
【００７６】
次に、コンタクトホールを開けてソースまたはドレイン電極７１０、７１１電極を形成し、最後に水素化を行って図７（Ｅ）、（Ｅ’）に示す様な構造のＴＦＴが完成する。
【００７７】
なお、本実施例も実施例１と同様に、ＴＦＴ構造や構成に関しては本実施例に何ら限定されるものではない。従って、他の構造のボトムゲイト型ＴＦＴや他の作製方法で作製される買うボトムゲイト型ＴＦＴにおいても本願発明を利用することは十分に可能である。勿論、ＬＤＤ領域やオフセット領域を設ける様な構造であっても本願発明を実施する妨げにはならない。
【００７８】
なお、本願発明の逆スタガ型ＴＦＴも、実施例２に示した様にＣＭＯＳ回路を構成したり、部分的に使い分けたりといった構成をとっても良いことは言うまでもない。
【実施例４】
【００７９】
実施例１または実施例３では真性または実質的に真性な半導体領域の枝部（第２の領域）を形成するにあたって意図的にレジストマスク等のマスクパターンを設ける必要があるが、ゲイト電極自体を串型形状にして自己整合的に串型形状の真性または実質的に真性な領域を形成することもできる。
【００８０】
即ち、ゲイト電極を串型形状にパターン形成しておくことでソース／ドレイン領域の形成と真性または実質的に真性な領域の形成とが完全に自己整合的に行われる。
【００８１】
なお、実施例３のボトムゲイト型ＴＦＴの場合、裏面露光を用いることでゲイト電極と同形状のレジストパターンを形成することができるので、それをマスクとすることで自己整合的に不純物添加を行うことができる。
【００８２】
本実施例の場合、ＴＦＴ動作時（オン状態にある時）には真性または実質的に真性な半導体領域の全ての領域においてチャネルが形成される。しかしながら、ソース／ドレイン領域の抵抗に対してチャネル領域の抵抗は１桁以上高いため、キャリアはソース／ドレイン領域が最も近接した部分を優先的に移動する。
【００８３】
そのため、結果的には実施例１で説明した様な本願発明の効果を得ることが可能となる。勿論、実施例１に示した構成の様に、第２の領域には全くゲイト電圧が印加しないで完全な抵抗体として機能させた方が発熱量を抑えるという意味で好ましい。
【００８４】
ただじ、本実施例の構成を実施すればゲイト電極のみをマスクとした完全な自己整合プロセスで不純物添加工程を行うことができるので、実施例１よりもパターニング回数を減らすことができるというメリットが得られる。
【実施例５】
【００８５】
実施例１〜４では一対の不純物領域の両方（ソース／ドレイン領域の両方）に対して枝部（第２の領域）を設ける構成としているが、どちらか片方のみに枝部が存在する様な形状としても良い。
【００８６】
特に、ドレイン接合部（チャネル領域とドレイン領域との接合部）が最も発熱しやすい部分であるので、ドレイン領域側のみに第２の領域を設け、ソース領域側には第２の領域を設けない構成とすることも可能である。
【００８７】
また、第２の領域の幅や長さは全て同一である必要はなく、必要に応じて異なるものとすることも可能である。例えば、ジュール熱の蓄積しやすい活性層の中央付近は第２の領域を太くし、活性層の端部に設ける第２の領域は中央付近のものよりも細くするなどとしても良い。
【実施例６】
【００８８】
本実施例ではソース／ドレイン電極を形成するためのコンタクトホールの配置に関して図８を用いて説明する。
【００８９】
まず、図８（Ａ）は図１に示した構造のＴＦＴにおけるコンタクトホールの配置例を示している（図１（Ａ）と同じ部分は同一符号で示す）。この場合、不純物領域１０２は活性層の側端部において全て繋がっており、その部分にコンタクトホール８０１が形成される。
【００９０】
また、同様に不純物領域１０３の方でも側端部側で全て活性層が繋がっており、その部分にコンタクトホール８０２が形成される。
【００９１】
この様な構成は、第２の領域８０３同士の間隔が狭い場合に有効である。この間隔が３μｍ以下といった様に狭い場合、その間にはコンタクトホールを設けるだけのマージンがないのでコンタクトホールを形成するためのスペースを確保しなければならない。
【００９２】
また、第２の領域同士の間隔が３μｍ以上（好ましくは５μｍ以上）といった様に広い場合、その間にコンタクトホールを設けることが可能となるので図８（Ｂ）に示す様な構造が可能となる。
【００９３】
図８（Ｂ）に示す構造の場合、不純物領域８０４、８０５は複数本の第２の領域８０６によって完全に分割され、それぞれ複数のソース領域（またはドレイン領域）として機能する。
【００９４】
そして、コンタクトホール８０７、８０８は複数に分割された不純物領域８０４、８０５の個々の領域内に配置され、実質的に複数のＴＦＴが直列に接続された構成を実現する。
【００９５】
この様な構成では第２の領域８０６のヒートシンクとしての機能が有効に利用できるため、放熱効果が高いという利点が得られる。
【実施例７】
【００９６】
実施例１〜６に示した本願発明の構成を有するＴＦＴを利用して回路を構成することで様々な半導体回路を構成することができる。そして、その様な回路を同一基板上に一体形成することでアクティブマトリクス型ＬＣＤに代表される電気光学装置を作製することが可能である。
【００９７】
また、他の電気光学装置としてはＥＬ表示装置やイメージセンサといったスイッチング素子としてＴＦＴを用いる様な電気光学装置に対して本願発明を利用することは有効である。
【００９８】
また、動作速度の速いＴＦＴで高周波回路やプロセッサー回路などの半導体回路を作製する場合においても、本願発明の構成を有するＴＦＴを利用することは有効である。
【００９９】
これらの電気光学装置や半導体回路（これらはまとめて半導体装置に含まれる）を作製する際に本願発明の構成を有するＴＦＴを用いることで回路全体の熱劣化が小さくなり、信頼性（耐久性）の高い半導体装置を実現できる。
【実施例８】
【０１００】
実施例７に示した様な電気光学装置及び半導体回路は様々な電子機器に組み込むことが可能である。
【０１０１】
液晶表示装置やＥＬ表示装置はパーソナルコンピュータ、携帯端末機器（モバイルコンピュータ、携帯電話等）、プロジェクター表示装置、デジタル（ビデオ）カメラなどの表示ディスプレイとして利用することができる。
【０１０２】
また、イメージセンサはスキャナ、デジタル（ビデオ）カメラ等の撮像部品として利用することができる。
【０１０３】
また、高周波回路やプロセッサー回路などの半導体回路はパーソナルコンピュータや日常家電製品等のコンピュータ制御機能を有する電子機器に利用することができる。
【０１０４】
この様に、薄膜半導体を利用して形成されたＴＦＴでもって構成される半導体装置を内部に組み込んで動作する電子機器ならば、あらゆる電子機器に対して本願発明を利用することが可能である。
【図面の簡単な説明】
【０１０５】
【図１】活性層の構成を示す図。
【図２】従来の活性層の構成を示す図。
【図３】真性または実質的に真性な領域の構成を示す図。
【図４】チャネル長及びチャネル幅の定義を説明するための図。
【図５】ＴＦＴの作製工程を示す図。
【図６】活性層の構成を示す図。
【図７】ＴＦＴの作製工程を示す図。
【図８】コンタクトホールの配置を示す図。
【図１】
2008060611.tif 000003
【図２】
2008060611.tif 000004
【図３】
2008060611.tif 000005
【図４】
2008060611.tif 000006
【図５】
2008060611.tif 000007
【図６】
2008060611.tif 000008
【図７】
2008060611.tif 000009
【図８】
2008060611.tif 000010