(57)【要約】【課題】ＰＷＭ信号の変化タイミングを短い間隔で調整する。【解決手段】ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、所定周波数の発振信号に基づいてカウント値を更新するカウンタと、カウンタのカウント値が第１の所定値に応じたカウント値になるとＰＷＭ信号を一方の論理レベルに変化させ、カウンタのカウント値が第２の所定値に応じたカウント値になるとＰＷＭ信号を他方の論理レベルに変化させる出力回路と、を備える。【選択図】図１
2008244841.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
所定周波数の発振信号に基づいてカウント値を更新するカウンタと、
前記カウンタの前記カウント値が第１の所定値に応じたカウント値になると前記ＰＷＭ信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が第２の所定値に応じたカウント値になると前記ＰＷＭ信号を他方の論理レベルに変化させる出力回路と、
を備えることを特徴とするＰＷＭ信号生成回路。
【請求項２】
請求項１に記載のＰＷＭ信号生成回路であって、
前記第１及び第２の所定値を記憶する記憶回路を更に備えること、
を特徴とするＰＷＭ信号生成回路。
【請求項３】
請求項２に記載のモータ駆動ＰＷＭ信号生成回路であって、
前記記憶回路には、第３の所定値が更に記憶され、
前記出力回路は、
前記カウンタの前記カウント値が前記第１の所定値になると前記ＰＷＭ信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が前記第２の所定値になると前記ＰＷＭ信号を他方の論理レベルに変化させ、
前記カウンタは、
前記カウント値が前記記憶回路に記憶された前記第３の所定値になると前記カウント値がリセットされること、
を特徴とするＰＷＭ信号生成回路。
【請求項４】
請求項３に記載のモータ駆動ＰＷＭ信号生成回路であって、
前記出力回路は、
前記カウンタの前記カウント値と、前記記憶回路に記憶された前記第１〜第３の所定値との比較信号を出力する比較回路と、
前記比較信号に応じて、前記カウンタの前記カウント値が前記第１の所定値になると前記ＰＷＭ信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が前記第２の所定値になると前記ＰＷＭ信号を他方の論理レベルに変化させるＰＷＭ信号制御回路と、
を含んで構成され、
前記カウンタは、
前記比較信号に基づいて、前記カウンタの前記カウント値が前記第３の所定値になると前記カウント値がリセットされること、
を特徴とするＰＷＭ信号生成回路。
【請求項５】
請求項４に記載のＰＷＭ信号生成回路であって、
前記ＰＷＭ信号制御回路は、
前記比較信号と、前記発振信号とに基づいて、前記カウンタの前記カウント値が前記第１又は第２の所定値になるとパルス信号を生成するパルス信号生成回路と、
前記パルス信号生成回路によって生成される前記パルス信号に応じて、前記ＰＷＭ信号の論理レベルを変化させる切り替え回路と、
を含んで構成されること、
を特徴とするＰＷＭ信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ信号生成回路に関する。
【背景技術】
【０００２】
モータ等の負荷を駆動するための信号として、ＰＷＭ（Pulse Width Modulation）信号が用いられている。図５は、モータコイルを駆動するＨブリッジ回路の構成例を示す図である。このＨブリッジ回路は、ソース側のＰチャネルＭＯＳＦＥＴ１０１，１０２及びシンク側のＮチャネルＭＯＳＦＥＴ１０３，１０４により構成されており、例えば、ＰチャネルＭＯＳＦＥＴ１０１，１０２のゲートにＰＷＭ信号を入力することにより、モータコイルをＰＷＭ駆動することができる。例えば、ＮチャネルＭＯＳＦＥＴ１０４をオンとし、ＰチャネルＭＯＳＦＥＴ１０１のゲートにＰＷＭ信号を入力すると、ＰＷＭ信号がＬレベルの間にモータコイルにエネルギーが蓄積され、ＰＷＭ信号がＨレベルの間にモータコイルのエネルギーが放出されることにより、モータコイルがＰＷＭ駆動される。
【特許文献１】特開平１１−５３００８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このように、図５に示したＨブリッジ回路では、ＰチャネルＭＯＳＦＥＴ１０１，１０２のゲートに入力されるＰＷＭ信号のＬレベルのデューティー比に応じてモータコイルが駆動されることとなるが、デューティー比が同じ場合、周期が長くなると駆動効率が悪くなってしまう。すなわち、ＰＷＭ信号の周期が長いと、ＰチャネルＭＯＳＦＥＴ１０１，１０２のオフ状態が継続される時間が長くなり、モータコイルに蓄積されたエネルギーの損失が大きくなってしまう。そのため、駆動効率を上げるためには、ＰＷＭ信号の周期を短くすることが必要となる。
【０００４】
ところが、カウンタのカウント値が所定値に到達すると割り込み処理が実行されてＰＷＭ信号の論理レベルを変化させる一般的な方法では、割り込み処理に数サイクル要するため、ＰＷＭ信号の論理レベルを変化させるタイミングを短い時間で調整することができず、周期を十分に短くすることができない（例えば特許文献１参照）。また、割り込み処理を用いずに、所定の処理を複数回繰り返し実行することにより実現されるソフトウェアタイマを用いてＰＷＭ信号の論理レベルを変化させることも可能であるが、処理負荷が高くなり、他の処理への影響が大きくなってしまうため、現実的ではない。
【０００５】
本発明は上記課題を鑑みてなされたものであり、ＰＷＭ信号の変化タイミングを短い間隔で調整可能なＰＷＭ信号生成回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明のＰＷＭ信号生成回路は、ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、所定周波数の発振信号に基づいてカウント値を更新するカウンタと、前記カウンタの前記カウント値が第１の所定値に応じたカウント値になると前記ＰＷＭ信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が第２の所定値に応じたカウント値になると前記ＰＷＭ信号を他方の論理レベルに変化させる出力回路と、を備えることとする。
【発明の効果】
【０００７】
ＰＷＭ信号の変化タイミングを短い間隔で調整可能なＰＷＭ信号生成回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明の一実施形態であるＰＷＭ信号生成回路を含んで構成されるモータ駆動回路の構成例を示す図である。モータ駆動回路は、駆動回路１０、ＰチャネルＭＯＳＦＥＴ（Ｐ１，Ｐ２）、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ２）を含んで構成されている。また、駆動回路１０は、ＰＷＭ信号を生成するＰＷＭ信号生成回路２０を含んで構成されている。ＰチャネルＭＯＳＦＥＴ（Ｐ１，Ｐ２）及びＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ２）は、モータコイルＬの導電を制御するＨブリッジ回路を構成している。
【０００９】
モータ駆動回路では、例えば、ＰチャネルＭＯＳＦＥＴ（Ｐ１）及びＮチャネルＭＯＳＦＥＴ（Ｎ２）がオン、ＰチャネルＭＯＳＦＥＴ（Ｐ２）及びＮチャネルＭＯＳＦＥＴ（Ｎ１）がオフの場合、ＰチャネルＭＯＳＦＥＴ（Ｐ１）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ２）の向きに電流が流れ、モータコイルＬにエネルギーが蓄積される。また、例えば、ＰチャネルＭＯＳＦＥＴ（Ｐ２）及びＮチャネルＭＯＳＦＥＴ（Ｎ１）がオン、ＰチャネルＭＯＳＦＥＴ（Ｐ１）及びＮチャネルＭＯＳＦＥＴ（Ｎ２）がオフの場合、ＰチャネルＭＯＳＦＥＴ（Ｐ２）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ１）の向きに電流が流れ、モータコイルＬにエネルギーが蓄積される。
【００１０】
そして、駆動回路１０は、ＰＷＭ信号生成回路２０によって生成されるＰＷＭ信号を用いて、モータコイルＬをＰＷＭ駆動する。例えば、シンク側のＮチャネルＭＯＳＦＥＴ（Ｎ２）をオンのままとしておき、ソース側のＰチャネルＭＯＳＦＥＴ（Ｐ１）をＰＷＭ信号に応じて間欠的にオンオフさせることにより、モータコイルＬを流れる電流をＰＷＭ信号のデューティー比に応じた電流量とすることができる。
【００１１】
このように、ＰチャネルＭＯＳＦＥＴ（Ｐ１）をＰＷＭ信号により間欠的にオンオフさせる場合、ＰチャネルＭＯＳＦＥＴ（Ｐ１）がオフの期間においてもモータコイルＬは蓄積されたエネルギーによって電流を流し続けようとする。そのため、ＮチャネルＭＯＳＦＥＴ（Ｎ１）がオフであれば、ＮチャネルＭＯＳＦＥＴ（Ｎ１）の寄生ダイオード、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ２）のループを電流が流れることとなる。ところが、ＮチャネルＭＯＳＦＥＴ（Ｎ１）の寄生ダイオードを介して電流を流すと、エネルギーの損失が大きくなってしまうため、ＰチャネルＭＯＳＦＥＴ（Ｐ１）がオフの期間に、ＮチャネルＭＯＳＦＥＴ（Ｎ１）をオンとし、ＮチャネルＭＯＳＦＥＴ（Ｎ１）、モータコイルＬ、ＮチャネルＭＯＳＦＥＴ（Ｎ２）のループを電流が流れるようにすることにより、エネルギーの損失を抑制する同期整流という制御が行われることが多い。
【００１２】
図２は、同期整流によってモータコイルを駆動する場合のＰＷＭ信号の一例を示す図である。例えば、ＰチャネルＭＯＳＦＥＴ（Ｐ１）をＰＷＭ信号により間欠的にオンオフさせ、ＮチャネルＭＯＳＦＥＴ（Ｎ２）をオンとする場合について説明する。この場合、ＰチャネルＭＯＳＦＥＴ（Ｐ１）は、ＰＷＭ信号生成回路２０によって生成されるＰＷＭ信号ＳＲＣに応じて間欠的にオンオフされる。具体的には、ＰチャネルＭＯＳＦＥＴ（Ｐ１）は、ＰＷＭ信号ＳＲＣがＬレベルの期間にオンとなり、ＰＭＷ信号ＳＲＣがＨレベルの期間にオフとなる。また、ＰＷＭ信号生成回路２０は、ＰチャネルＭＯＳＦＥＴ（Ｐ１）がオフのときにＮチャネルＭＯＳＦＥＴ（Ｎ１）をオンとするためのＰＷＭ信号ＳＩＮＫを生成する。具体的には、ＮチャネルＭＯＳＦＥＴ（Ｎ１）は、ＰＷＭ信号ＳＩＮＫがＨレベルの期間にオンとなり、ＰＷＭ信号ＳＩＮＫがＬレベルの期間にオフとなる。なお、ＰチャネルＭＯＳＦＥＴ（Ｐ１）及びＮチャネルＭＯＳＦＥＴ（Ｎ１）が同時にオンの状態になると貫通電流が発生してしまう。そのため、ＰＷＭ信号生成回路２０は、ＰＷＭ信号ＳＲＣがＬレベルからＨレベルに変化した後、ＰＷＭ信号ＳＩＮＫをＬレベルからＨレベルに変化させるまでの間にデッドタイムを設けている。同様に、ＰＷＭ信号ＳＩＮＫがＨレベルからＬレベルに変化した後、ＰＷＭ信号ＳＲＣがＨレベルからＬレベルに変化するまでの間にもデッドタイムが設けられている。
【００１３】
図３は、ＰＷＭ信号生成回路２０の構成例を示す図である。ＰＷＭ信号生成回路２０は、クロック生成回路３０、カウンタ３１、レジスタ３２〜３６、コンパレータ３７〜４１、Ｄフリップフロップ（Ｄ−ＦＦ）５０〜５７、ＡＮＤ回路６０〜６３、ＯＲ回路６５，６６、Ｔフリップフロップ（Ｔ−ＦＦ）７０，７１、及びセレクタ８０，８１を含んで構成されている。
【００１４】
クロック生成回路３０は、所定周波数のクロック信号ＣＬＫを生成する。カウンタ３１は、クロック信号ＣＬＫがＬレベルからＨレベルに変化するたびにカウント値を１ずつ増加させ、リセット端子ＲにＨレベルの信号が入力されるとカウント値をゼロにリセットする。レジスタ３２〜３６（記憶回路）は、ＰＷＭ信号の変化タイミングを決定するための時間が設定される回路である。なお、レジスタ３２〜３６に格納されるデータは、ＣＰＵ（不図示）等によって変更することができる。コンパレータ３７〜４１（比較回路）は、それぞれ、カウンタ３１から出力されるカウント値ＣＮＴと、レジスタ３２〜３６に設定された時間とを比較する回路であり、カウント値ＣＮＴと設定された時間とが一致するとＨレベルの信号を出力する。Ｄ−ＦＦ５０〜５７は、クロック信号ＣＬＫがＨレベルからＬレベルに変化するタイミングで、入力端子Ｄに入力される信号を取りこむ回路である。Ｔ−ＦＦ７０，７１（切り替え回路）は、入力端子Ｔに入力される信号がＬレベルからＨレベルに変化するたびに、出力信号の論理レベルを反転させる回路である。セレクタ８０，８１は、選択信号ＳＥＬ１，ＳＥＬ２に基づいて、入力される２つの信号の何れか一方を出力する回路である。
【００１５】
なお、レジスタ３２〜３６、コンパレータ３７〜４１、Ｄ−ＦＦ５０〜５７、ＡＮＤ回路６０〜６３、ＯＲ回路６５，６６、及びＴ−ＦＦ７０，７１により構成される回路が本発明の出力回路に相当する。また、Ｄ−ＦＦ５０〜５７、ＡＮＤ回路６０〜６３、ＯＲ回路６５，６６、及びＴ−ＦＦ７０，７１により構成される回路が本発明のＰＷＭ信号制御回路に相当する。また、Ｄ−ＦＦ５０〜５７、ＡＮＤ回路６０〜６３、及びＯＲ回路６５，６６により構成される回路が本発明のパルス信号生成回路に相当する。
【００１６】
図４は、ＰＷＭ信号生成回路２０の動作の一例を示すタイミングチャートである。本実施形態では、レジスタ３３には、時間Ｔａ１として“５”が設定され、レジスタ３４には、時間Ｔｂ１として“１０”が設定されていることとする。また、レジスタ３５には、時間Ｔａ２として“６”が設定され、レジスタ３６には、時間Ｔｂ２として“９”が設定されていることとする。また、レジスタ３２には、時間Ｔｃとして“１５”が設定されていることとする。
【００１７】
まず、ＰＷＭ信号ＳＲＣの変化について説明する。図４に示すように、クロック信号ＣＬＫがＬレベルからＨレベルに変化するたびに、カウンタ３１から出力されるカウント値ＣＮＴが１ずつ増加していく。そして、カウント値ＣＮＴが“５”になると、コンパレータ３８から出力される信号Ａ１がＨレベルとなる。そして、クロック信号ＣＬＫがＬレベルに変化すると、Ｄ−ＦＦ５０の出力端子Ｑから出力される信号Ａ２がＨレベルとなる。このとき、Ｄ−ＦＦ５１の反転出力端子／Ｑから出力される信号Ａ３もＨレベルであるため、ＡＮＤ回路６０から出力される信号Ａ４がＨレベルとなる。これにより、Ｔ−ＦＦ７０の入力端子Ｔに入力される信号がＨレベルに変化し、Ｔ−ＦＦ７０の出力端子Ｑから出力される信号ＯＵＴ１がＨレベルに変化し、反転出力端子／Ｑから出力される信号／ＯＵＴ１がＬレベルに変化する。そして、選択信号ＳＥＬ１がＨレベルの場合は、信号ＯＵＴ１がソース側のトランジスタを駆動するＰＷＭ信号ＳＲＣとしてセレクタ８０から出力され、選択信号ＳＥＬ１がＬレベルの場合は、信号／ＯＵＴ１がシンク側のトランジスタを駆動するＰＷＭ信号ＳＲＣとしてセレクタ８０から出力される。なお、本実施形態では、図１に示したように、ソース側のトランジスタがＰチャネルＭＯＳＦＥＴ（Ｐ１，Ｐ２）であるため、信号／ＯＵＴ１がＰＷＭ信号ＳＲＣとして用いられることとなる。そして、クロック信号ＣＬＫがＬレベルに変化すると、Ｄ−ＦＦ５１の反転出力端子／Ｑから出力される信号Ａ３がＬレベルとなり、ＡＮＤ回路６０から出力される信号Ａ４がＬレベルとなる。
【００１８】
続いて、カウント値ＣＮＴが“１０”になると、コンパレータ３９から出力される信号Ｂ１がＨレベルとなる。そして、クロック信号ＣＬＫがＬレベルに変化すると、Ｄ−ＦＦ５２の出力端子Ｑから出力される信号Ｂ２がＨレベルとなる。このとき、Ｄ−ＦＦ５３の反転出力端子／Ｑから出力される信号Ｂ３もＨレベルであるため、ＡＮＤ回路６１から出力される信号Ｂ４がＨレベルとなる。これにより、Ｔ−ＦＦ７０の入力端子Ｔに入力される信号がＨレベルに変化し、Ｔ−ＦＦ７０の出力端子Ｑから出力される信号ＯＵＴ１がＬレベルに変化し、反転出力端子／Ｑから出力される信号／ＯＵＴ１がＨレベルに変化する。そして、クロック信号ＣＬＫがＬレベルに変化すると、Ｄ−ＦＦ５２の反転出力端子／Ｑから出力される信号Ｂ３がＬレベルとなり、ＡＮＤ回路６１から出力される信号Ｂ４がＬレベルとなる。
【００１９】
ＰＷＭ信号ＳＩＮＫについても、レジスタ３５，３６に設定された時間によって、ＰＷＭ信号ＳＲＣの場合と同様に変化する。具体的には、カウンタ３１のカウント値ＣＮＴが“６”になると信号ＯＵＴ２がＨレベルに変化し、信号／ＯＵＴ２がＬレベルに変化する。また、カウント値３が“９”になると信号ＯＵＴ２がＬレベルに変化し、信号／ＯＵＴ２がＨレベルに変化する。そして、選択信号ＳＥＬ２がＨレベルの場合は、信号ＯＵＴ２がシンク側のトランジスタを駆動するＰＷＭ信号ＳＩＮＫとしてセレクタ８１から出力され、選択信号ＳＥＬ２がＬレベルの場合は、信号／ＯＵＴ２がシンク側のトランジスタを駆動するＰＷＭ信号ＳＩＮＫとしてセレクタ８１から出力される。なお、本実施形態では、図１に示したように、シンク側のトランジスタがＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ２）であるため、信号ＯＵＴ２がＰＷＭ信号ＳＩＮＫとして用いられることとなる。
【００２０】
その後、カウンタ３１のカウント値ＣＮＴが“１５”になると、コンパレータ３７から出力される信号Ｃ１がＨレベルとなり、カウンタ３１のカウント値ＣＮＴが“０”にリセットされる。そして、カウント値ＣＮＴが“０”にリセットされると、コンパレータ３７の出力信号Ｃ１はＬレベルとなる。
【００２１】
このように、本実施形態のＰＷＭ信号生成回路２０では、例えば、カウント値ＣＮＴが“５”（第１の所定値）になるとＰＷＭ信号ＳＲＣがＬレベルに変化し、カウント値ＣＮＴが“１０”（第２の所定値）になるとＰＷＭ信号ＳＲＣがＨレベルに変化する。また、例えば、カウント値ＣＮＴが“６”（第１の所定値）になるとＰＷＭ信号ＳＩＮＫがＨレベルに変化し、カウント値ＣＮＴが“９”（第２の所定値）になるとＰＷＭ信号ＳＩＮＫがＬレベルに変化する。つまり、ＰＷＭ信号生成回路２０は、ＰＷＭ信号の論理レベルが変化するタイミングを、クロック信号ＣＬＫの１周期という短い間隔で制御することができる。したがって、図４に示したように、ＰＷＭ信号ＳＲＣとＰＷＭ信号ＳＩＮＫとの間のデッドタイムを、例えば、クロック信号ＣＬＫの１周期程度の短い時間とすることが可能となり、同期整流の効率を高めることができる。また、ＰＷＭ信号のパルス幅をクロック信号ＣＬＫの１周期や２周期程度の短い幅とすることも可能となり、モータコイルＬの駆動効率を高めることもできる。
【００２２】
また、ＰＷＭ信号生成回路２０では、ＰＷＭ信号の論理レベルを変化させるための時間をレジスタ３３〜３６に設定可能である。すなわち、レジスタ３３〜３６に設定された時間をＣＰＵ等から変更することにより、ＰＷＭ信号のデューティー比や周期をクロック信号ＣＬＫの周期単位で変更することが可能となる。
【００２３】
また、ＰＷＭ信号生成回路２０では、レジスタ３２に設定する時間（第３の所定値）によって、ＰＷＭ信号の周期を定めることが可能である。
【００２４】
そして、ＰＷＭ信号生成回路２０は、各レジスタ３２〜３６に設定された時間と、カウンタ３１のカウント値ＣＮＴとを比較するコンパレータ３７〜４１を含んで構成され、コンパレータ３７〜４１から出力される比較信号に応じてＰＷＭ信号を変化させることができる。
【００２５】
また、ＰＷＭ信号生成回路２０は、コンパレータ３８〜４１から出力される比較信号と、クロック信号ＣＬＫとに基づいて、ＡＮＤ回路６０〜６３からパルス信号を出力することができる。そして、ＰＷＭ信号生成回路２０では、ＡＮＤ回路６０〜６３から出力されるパルス信号に応じて、ＰＷＭ信号の論理レベルを変化させることができる。
【００２６】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態であるＰＷＭ信号生成回路を含んで構成されるモータ駆動回路の構成例を示す図である。
【図２】同期整流によってモータコイルを駆動する場合のＰＷＭ信号の一例を示す図である。
【図３】ＰＷＭ信号生成回路の構成例を示す図である。
【図４】ＰＷＭ信号生成回路の動作の一例を示すタイミングチャートである。
【図５】モータコイルを駆動するＨブリッジ回路の構成例を示す図である。
【符号の説明】
【００２８】
１０  駆動回路
２０  ＰＭＷ信号生成回路
３０  クロック生成回路
３１  カウンタ
３２〜３６  レジスタ
３７〜４１  コンパレータ
５０〜５７  Ｄフリップフロップ
６０〜６３  ＡＮＤ回路
６５，６６  ＯＲ回路
７０，７１  Ｔフリップフロップ
８０，８１  セレクタ
Ｐ１，Ｐ２  ＰチャネルＭＯＳＦＥＴ
Ｎ１，Ｎ２  ＮチャネルＭＯＳＦＥＴ
Ｌ  モータコイル
【図１】
2008244841.tif 000003
【図２】
2008244841.tif 000004
【図３】
2008244841.tif 000005
【図４】
2008244841.tif 000006
【図５】
2008244841.tif 000007