(57)【要約】【課題】低コストで製造し、有害環境問題を解決し、性能を向上させることができるうえ、特定類型の電子機器に広く適用できるようにする、酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造を提供すること。【解決手段】本発明に係る薄膜トランジスタは、基板と、前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層と、前記活性層上に形成される絶縁膜とを含む。また、本発明に係る薄膜トランジスタの製造方法は、基板を形成する段階と、前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階と、前記活性層上に絶縁膜を形成する段階とを含む。【選択図】図１ｂ
2008252097.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層と、
前記活性層上に形成される絶縁膜とを含むことを特徴とする、薄膜トランジスタ。
【請求項２】
前記絶縁膜上に形成されるゲート電極と、
前記基板上に形成され、前記活性層で覆われているソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記絶縁膜上に形成されるゲート電極と、
前記活性層上に形成され、前記絶縁膜で覆われているソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項４】
前記活性層は、Ｔｉ原子を前記多結晶ないし非晶質の酸化チタニウム（ＴｉＯｘ、０＜ｘ≦２）に拡散させ、その拡散結果として生成されたＴｉドープトＴｉＯｘを用いて形成されることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項５】
前記活性層は、Ｔｉ層を前記酸化チタニウムに熱蒸着法で積層し、これを熱処理し、生成されたＴｉドープトＴｉＯｘを用いて形成されることを特徴とする、請求項４に記載の薄膜トランジスタ。
【請求項６】
前記Ｔｉ層は、前記酸化チタニウムの間または上部または下部に前記熱蒸着法で積層されることを特徴とする、請求項５に記載の薄膜トランジスタ。
【請求項７】
前記酸化チタニウムは、チタニウムを酸化させて生成される全種類の酸化物であって、ＴｉＯｘ、Ｏ＜ｘ≦２を意味することを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項８】
前記活性層は、前記酸化チタニウムに一定の割合で酸化物または金属を混合する不純物ドーピング方法によって形成されるｎ型またはｐ型酸化チタニウムを用いて形成されることを特徴とする、請求項７に記載の薄膜トランジスタ。
【請求項９】
前記活性層は、前記酸化チタニウムの酸素欠損を調節して形成されることを特徴とする、請求項７に記載の薄膜トランジスタ。
【請求項１０】
前記活性層は、スピンコーティング、ディップコーティング、インプリンティング、ステンピング、プリンティング、転写（ｔｒａｎｓｆｅｒ  ｐｒｉｎｔｉｎｇ）、セルフアセンブリ技法、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、常温または高温蒸着法、熱および電子ビーム蒸着、スパッタリング、ＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、並びにＰＬＤ（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）から選ばれたいずれか一つを用いて形成されることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項１１】
前記基板は、シリコン基板、半導体基板、ガラス基板、プラスチック基板、金属箔、織物、紙、および木から選ばれたいずれか一つを用いて形成されることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項１２】
基板と、
前記基板上に形成される絶縁膜と、
前記絶縁膜上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層とを含むことを特徴とする、薄膜トランジスタ。
【請求項１３】
前記基板上に形成され、前記絶縁膜で覆われているゲート電極と、
前記活性層上に形成されるソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１２に記載の薄膜トランジスタ。
【請求項１４】
前記基板上に形成され、前記絶縁膜で覆われているゲート電極と、
前記絶縁膜上に形成されるソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１２に記載の薄膜トランジスタ。
【請求項１５】
基板と、
前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層を含むことを特徴とする、薄膜トランジスタ。
【請求項１６】
前記活性層上に形成されるゲート電極と、
前記基板上に形成され、前記活性層で覆われているソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１５に記載の薄膜トランジスタ。
【請求項１７】
前記活性層上に形成されるゲート電極と、
前記ゲート電極の一側と他側それぞれに所定の離隔距離を持つように前記活性層上に形成されるソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１５に記載の薄膜トランジスタ。
【請求項１８】
前記基板上に形成され、前記活性層で覆われているゲート電極と、
前記活性層上に形成されるソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１５に記載の薄膜トランジスタ。
【請求項１９】
前記基板上に形成され、前記活性層で覆われているゲート電極と、
前記ゲート電極の一側と他側それぞれに所定の離隔距離を持つように前記基板上に形成され、前記活性層で覆われているソース電極およびドレイン電極とをさらに含むことを特徴とする、請求項１５に記載の薄膜トランジスタ。
【請求項２０】
基板を形成する段階と、
前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階と、
前記活性層上に絶縁膜を形成する段階とを含むことを特徴とする、薄膜トランジスタの製造方法。
【請求項２１】
前記基板上にソース電極およびドレイン電極を形成する段階と、
前記絶縁膜上にゲート電極を形成する段階とをさらに含み、
前記ソース電極と前記ドレイン電極は前記活性層で覆われていることを特徴とする、請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２２】
前記活性層上にソース電極とドレイン電極を形成する段階と、
前記絶縁膜上にゲート電極を形成する段階とをさらに含み、前記ソース電極と前記ドレイン電極は前記絶縁膜で覆われていることを特徴とする、請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２３】
前記活性層は、
Ｔｉ原子を前記多結晶ないし非晶質の酸化チタニウム（ＴｉＯｘ、０＜ｘ≦２）に拡散させ、その拡散結果として生成されたＴｉドープトＴｉＯｘを用いて形成されることを特徴とする、請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２４】
前記活性層は、Ｔｉ層を前記酸化チタンに熱蒸着法で積層し、これを熱処理し、生成されたＴｉドープトＴｉＯｘを用いて形成されることを特徴とする、請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記Ｔｉ層は、前記酸化チタニウムの間または上部または下部に前記熱蒸着法で積層されることを特徴とする、請求項２４に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記酸化チタニウムは、チタニウムを酸化させて生成される全種類の酸化物であって、ＴｉＯｘ、Ｏ＜ｘ≦２を意味することを特徴とする、請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２７】
前記活性層は、前記酸化チタニウムに一定の割合で酸化物または金属を混合する不純物ドーピング方法によって形成されるｎ型またはｐ型酸化チタニウムを用いて形成されることを特徴とする、請求項２６に記載の薄膜トランジスタの製造方法。
【請求項２８】
前記活性層は、前記酸化チタニウムの酸素欠損を調節して形成されることを特徴とする、請求項２６に記載の薄膜トランジスタの製造方法。
【請求項２９】
前記活性層は、スピンコーティング、ディップコーティング、インプリンティング、ステンピング、プリンティング、転写（ｔｒａｎｓｆｅｒ  ｐｒｉｎｔｉｎｇ）、セルフアセンブリ技法、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、常温または高温蒸着法、熱および電子ビーム蒸着、スパッタリング、ＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、並びにＰＬＤ（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）から選ばれたいずれか一つを用いて形成されることを特徴とする、請求項２０に記載の薄膜トランジスタの製造方法。
【請求項３０】
前記基板は、シリコン基板、半導体基板、ガラス基板、プラスチック基板、金属箔、織物、紙、および木から選ばれたいずれか一つを用いて形成されることを特徴とする、請求項２０に記載の薄膜トランジスタの製造方法。
【請求項３１】
基板を形成する段階と、
前記基板上に絶縁膜を形成する段階と、
前記絶縁膜上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階とを含むことを特徴とする、薄膜トランジスタの製造方法。
【請求項３２】
前記基板上にゲート電極を形成する段階と、
前記活性層上にソース電極およびドレイン電極を形成する段階とをさらに含み、
前記ゲート電極は前記絶縁膜で覆われていることを特徴とする、請求項３１に記載の薄膜トランジスタの製造方法。
【請求項３３】
前記基板上にゲート電極を形成する段階と、
前記絶縁膜上にソース電極およびドレイン電極を形成する段階とをさらに含み、
前記ゲート電極は前記絶縁膜で覆われていることを特徴とする、請求項３１に記載の薄膜トランジスタの製造方法。
【請求項３４】
基板を形成する段階と、
前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階とを含むことを特徴とする、薄膜トランジスタの製造方法。
【請求項３５】
前記基板上にソース電極およびドレイン電極を形成する段階と、
前記活性層上にゲート電極を形成する段階とをさらに含み、
前記ソース電極および前記ドレイン電極は前記活性層で覆われていることを特徴とする、請求項３４に記載の薄膜トランジスタの製造方法。
【請求項３６】
前記活性層上にゲート電極を形成する段階と、
前記ゲート電極の一側と他側それぞれに所定の離隔距離を持つように、前記活性層上にソース電極およびドレイン電極を形成する段階とをさらに含むことを特徴とする、請求項３４に記載の薄膜トランジスタの製造方法。
【請求項３７】
前記基板上にゲート電極を形成する段階と、
前記活性層上にソース電極およびドレイン電極を形成する段階とをさらに含み、
前記ゲート電極は前記活性層で覆われていることを特徴とする、請求項３４に記載の薄膜トランジスタの製造方法。
【請求項３８】
前記基板上にゲート電極を形成する段階と、
前記ゲート電極の一側と他側それぞれに所定の離隔距離を持つように、前記基板上に形成されるソース電極およびドレイン電極をさらに含み、前記ゲート電極、前記ソース電極、および前記ドレイン電極は前記活性層で覆われていることを特徴とする、請求項３４に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）に係り、特に、低コストで製造し、有害環境問題を解決し、性能を向上させることができるうえ、特定類型の電子機器に広く適用できるようにする、酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造に関する。
【背景技術】
【０００２】
携帯性および両方向の意思疎通などを考慮して、製品が軽いうえ、使用するときは大きく拡大し、使用しないときは保存される多目的ディスプレイ機器が脚光を浴びている。特に、柔軟性ディスプレイ（ｆｌｅｘｉｂｌｅ  ｄｉｓｐｌａｙ）として、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）または液晶（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）および電気泳動（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ）によるディスプレイの開発が行われている。
【０００３】
柔軟性ディスプレイの駆動装置として、有機薄膜トランジスタが注目を浴びている。有機薄膜トランジスタに使われている有機半導体は、シリコン半導体に比べて機械的な柔軟性に優れる。有機半導体は、電荷移動度が通常０．００１〜数ｃｍ２／Ｖ・ｓｅｃ以内であり且つ多量の電流を必要としないディスプレイにのみ局限されて使用されている。
【０００４】
有機薄膜トランジスタは、限られた電荷移動度のため、電流駆動力に限界を持つ。このため、有機薄膜トランジスタは、チャネルの幅：長さの比率を高めて一定の程度まで電流駆動力を高めることはできる。ところが、この場合、単位ディスプレイピクセル当り実際発光部が占める領域の比率（開口率）が低くなる。
【０００５】
また、有機半導体は、空気中の酸素または水分に非常に弱く、完全な封止（ｐａｃｋａｇｉｎｇ）の実現に困難さがある。有機半導体は、柔軟性基板の酸素および水分の透過率がガラス基板などに比べて非常に高いため、これを使用する柔軟性ディスプレイの場合に封止がさらに難しくなる。
【０００６】
一方、トランジスタには、非晶質シリコンまたは低温ポリシリコンを基にしたトランジスタがある。非晶質シリコンを基にしたトランジスタは、低い電荷移動度とトランジスタしきい電圧の時変特性が良くないという欠点がある。低温ポリシリコンを基にしたトランジスタは、高い処理温度によってプラスチック基板などには使用できないという欠点がある。
【０００７】
かかる問題点を克服するために、金属酸化物半導体、特に酸化亜鉛（ＺｎＯ）系を基にしたトランジスタが提示されている。ところが、金属酸化物半導体を基にしたトラジスタは、高い電荷移動度を持たせるために、高価のインジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）などが添加された場合が多い。
【０００８】
このようなＭＯｘＴＦＴ（ｍｅｔａｌ−ｏｘｉｄｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ）は、例えばアクティブマトリックスディスプレイおよびＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグなどの応用分野において、コスト、性能および工程難易度の理想的なバランスを取ることができるため、Ｓｉおよび有機を基にしたＴＦＴに対する代案として最近大きな関心を受けている。また、ＭＯｘＴＦＴは、透明性（ｔｒａｎｓｐａｒｅｎｃｙ）を活用する新規のアプリケーションに適用できるものと期待されている。
【０００９】
ところが、前述したように、いままでほぼ全てのＭＯｘＴＦＴは、ＺｎＯまたはその混成物を基にして製作されてきた。しかも、大部分の成功的なＭＯｘＴＦＴは、インジウムを混合するため、材料および工程費用が非常に高くなるという欠点がある。この場合、ＲＦＩＤタグのように超低コストを目指す分野では特に大きな問題となる。
【００１０】
したがって、性能に優れながらも価格要件の良い薄膜トランジスタを実現するための新規の基盤物質を発掘し、それに相応しい製造方法および構造を提示するための努力が続けられなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明は、上述した問題点を解決するためのもので、その目的とするところは、地球上に豊富な酸化チタニウムを使用し、特に薄膜上に極めて製造し易い多結晶ないし非晶質の酸化チタニウムを薄膜トランジスタの活性層として形成することにより、低コストで薄膜トランジスタを製造することを可能にする、酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造を提供することにある。
【００１２】
本発明の他の目的は、親環境物質である酸化チタニウムを薄膜トランジスタの活性層として形成することにより、既存の薄膜トランジスタが持っている有害環境問題を解決することを可能にする、酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造を提供することにある。
【００１３】
本発明の別の目的は、酸化チタニウムを薄膜トランジスタの活性層として形成することにより、高い電荷移動度および空気または水分に対する安定性などを含む薄膜トランジスタの性能を向上させることを可能にする、酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造を提供することにある。
【００１４】
本発明の別の目的は、透明性を持つ酸化チタニウムを薄膜トランジスタの活性層として形成することにより、電子素子が見えないようにしなければならない特殊用途の電子機器に広く適用できるようにする、酸化チタニウムを活性層として有する薄膜トランジスタの製造方法およびその構造を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明のある観点によれば、基板と、前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層と、前記活性層上に形成される絶縁膜とを含むことを特徴とする、薄膜トランジスタを提供する。
【００１６】
また、本発明の他の観点によれば、基板と、前記基板上に形成される絶縁膜と、前記絶縁膜上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層とを含むことを特徴とする、薄膜トランジスタを提供する。
また、本発明の別の観点によれば、基板と、前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて形成される活性層とを含むことを特徴とする、薄膜トランジスタを提供する。
【００１７】
また、本発明の別の観点によれば、基板を形成する段階と、前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階と、前記活性層上に絶縁膜を形成する段階とを含むことを特徴とする、薄膜トランジスタの製造方法を提供する。
【００１８】
また、本発明の別の観点によれば、基板を形成する段階と、前記基板上に絶縁膜を形成する段階と、前記絶縁膜上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階とを含むことを特徴とする、薄膜トランジスタの製造方法を提供する。
【００１９】
また、本発明の別の観点によれば、基板を形成する段階と、前記基板上に多結晶ないし非晶質の酸化チタニウムを用いて活性層を形成する段階とを含むことを特徴とする、薄膜トランジスタの製造方法を提供する。
【００２０】
前記目的以外に、本発明の他の目的および特徴は添付図面を参照した実施例についての説明によって明確になるであろう。
【発明の効果】
【００２１】
本発明は、地球上に豊富な酸化チタニウムを使用し、特に薄膜上に極めて製造し易い多結晶ないし非晶質の酸化チタニウムを薄膜トランジスタの活性層として形成することにより、低コストで薄膜トランジスタを製造することができるという効果がある。
【００２２】
本発明は、親環境物質の酸化チタニウムを薄膜トランジスタの活性層として形成することにより、既存の薄膜トランジスタが持っている有害環境問題を解決することができるという効果がある。
【００２３】
本発明は、酸化チタニウムを薄膜トランジスタの活性層として形成することにより、高い電荷移動度および空気または水分に対する安定性などを含む薄膜トランジスタの性能を向上させることができるという効果がある。
【００２４】
また、本発明は、透明性を持つ酸化チタニウムを薄膜トランジスタの活性層として形成することにより、電子素子が見えないようにしなければならない特殊用途の電子機器に広く適用できるという効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の一実施例に係る薄膜トランジスタを製造するための方法およびその構造について図１ａ〜図２ｄを参照して詳細に説明する。
【００２６】
本発明は、酸化チタニウムを薄膜トランジスタの非晶質活性層として形成する方法について提案する。酸化チタニウムは、チタニウムを酸化させて生成される全種類の酸化物、すなわちＴｉＯｘ（０＜ｘ≦２）を意味し、代表的なものとしてＴｉＯ２、ＴｉＯなどを含むことができる。
【００２７】
本発明の一実施例に係る薄膜トランジスタは、絶縁膜が形成されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と、絶縁膜が形成されないＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に区分される。
【００２８】
本発明の一実施例に係る薄膜トランジスタは、基板、活性層、絶縁層、ゲート電極、ソース電極、およびドレイン電極の一部または全部を含むことができる。これにより、本発明はこれらの構成方法によって様々な形態の薄膜トランジスタを構成することができる。
【００２９】
まず、絶縁膜が形成されるＭＩＳＦＥＴの構造について図１ａ〜図１ｄを参照して説明する。
【００３０】
図１ａ〜図１ｄは本発明の一実施例に係るＭＩＳＦＥＴの構造を示す断面図である。
【００３１】
図１ａに示すように、本発明の一実施例に係る薄膜トランジスタは、基板１１０が形成され、前記基板１１０上にソース電極１２０およびドレイン電極１３０が形成され、前記基板１１０、前記ソース電極１２０および前記ドレイン電極１３０上に活性層１４０が形成され得る。
【００３２】
この際、基板１１０は、シリコン基板、半導体基板、ガラス基板、プラスチック基板、金属箔、織物、紙および木などを用いて形成できる。
【００３３】
その後、活性層１４０に絶縁膜１５０が形成され、絶縁膜１５０上にゲート電極１６０が形成される。ここで、ゲート電極１６０は、その幅がソース電極１２０およびドレイン電極１３０間の間隔よりやや大きくなるように形成できる。
【００３４】
このような理由は、ゲート電極１６０の幅と、ソース電極１２０およびドレイン電極１３０間の幅とが一致することが最も理想的であるが、実際製作マージンを考慮しなければならないためである。
【００３５】
この際、本発明は、酸化チタニウムを既存の様々なコーティング方法によって多結晶ないし非晶質活性層として形成することを提案する。すなわち、活性層１４０は、酸化チタニウムの微細粒子が分散したコロイド溶液および酸化チタニウム前駆体からなるゾル−ゲルで構成された液相からスピンコーティング、ディップコーティング、ナノインプリンティングなどのインプリンティング、ステンピング、プリンティング、転写（ｔｒａｎｓｆｅｒ  ｐｒｉｎｔｉｎｇ）、セルフアセンブリ技法などでコートでき、或いはその気相または固相からＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、レーザー転写などの常温または高温蒸着法、熱および電子ビーム蒸着、スパッタリング、ＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、並びにＰＬＤ（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）などを用いて形成できる。
【００３６】
このような理由は、酸化チタニウムを単結晶（ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ）活性層として形成することは製造が難しいうえ、単結晶活性層が形成されたトランジスタは大量生産が難しく、他の電子装置との集積化または柔軟性電子装置などに活用することが難しいためである。
【００３７】
また、酸化チタニウム活性層１４０は、通常ｎ型であるが、ｐ型酸化チタニウムの場合、既存の半導体ドーピング方法のように不純物を添加または混合して形成でき、ｎ型の場合も、ドーピングによって伝導度を調節することができる。活性層１４０は、酸化チタニウムに一定の割合で他の酸化物または金属、例えばＳｎＯ２、ＩｎＯ、ＺｎＯ、Ａｌなどを混合して形成されることも可能である。
【００３８】
このような理由は、酸化チタニウムを活性層として形成する薄膜トランジスタの性能を改善するためである。
【００３９】
図１ｂに示すように、本発明の一実施例に係る薄膜トランジスタは、基板１１０が形成され、基板１１０上に活性層１４０が形成され、活性層１４０上にソース電極１２０およびドレイン電極１３０が形成される。その後、活性層１４０、ソース電極１２０およびドレイン電極１３０上に絶縁膜１５０が形成され、絶縁膜上にゲート電極１６０が形成され得る。
【００４０】
図１ｃに示すように、本発明の一実施例に係る薄膜トランジスタは、基板１１０が形成され、基板１１０上にゲート電極１６０が形成される。その後、基板１１０およびゲート電極１６０上に絶縁膜１５０が形成され、絶縁膜１５０上に活性層１４０が形成され、活性層１４０上にソース電極１２０およびドレイン電極１３０が形成され得る。
【００４１】
図１ｄに示すように、本発明の一実施例に係る薄膜トランジスタは、基板１１０が形成され、基板１１０上にゲート電極１６０が形成される。基板１１０およびゲート電極１６０上に絶縁膜１５０が形成され、絶縁膜１５０上にソース電極１２０およびドレイン電極１３０が形成される。その後、絶縁膜１５０、ソース電極１２０およびドレイン電極１３０上に活性層１４０が形成され得る。
【００４２】
次に、絶縁膜が形成されないＭＥＳＦＥＴの構造について図２ａ〜図２ｄを参照して説明する。
【００４３】
図２ａ〜図２ｄは本発明の一実施例に係るＭＥＳＦＥＴの構造を示す断面図である。
【００４４】
図２ａに示すように、本発明の一実施例に係る薄膜トランジスタは、基板２１０が形成され、基板２１０上にソース電極２２０およびドレイン電極２３０が形成される。その後、基板２１０、ソース電極２２０およびドレイン電極２３０上に活性層２４０が形成され、活性層２４０上にゲート電極２６０が形成され得る。ここで、ソース電極２２０とドレイン電極２３０間の間隔はゲート電極２６０の幅以上にすることができる。
【００４５】
図２ｂに示すように、本発明の一実施例に係る薄膜トランジスタは、基板２１０が形成され、基板２１０上に活性層２４０が形成され、活性層２４０上にゲート電極が形成される。その後、活性層２４０上にゲート電極２６０の一側と他側それぞれに所定の離隔距離を持つようにソース電極２２０およびドレイン電極２３０が形成され得る。
【００４６】
図２ｃに示すように、本発明の一実施例に係る薄膜トランジスタは、基板２１０が形成され、基板２１０上にゲート電極２６０が形成され、基板２１０およびゲート電極２６０上に活性層２４０が形成される。その後、活性層２４０上にソース電極２２０およびドレイン電極２３０が形成され得る。
【００４７】
図２ｄに示すように、本発明の一実施例に係る薄膜トランジスタは、基板２１０が形成され、基板２１０上にゲート電極２６０が形成される。基板２１０上にゲート電極２６０の一側と他側それぞれに所定の離隔距離を持つようにソース電極２２０およびドレイン電極２３０が形成される。その後、基板２１０、ゲート電極２６０、ソース電極２２０およびドレイン電極２３０上に活性層２４０が形成され得る。
【００４８】
次に、このような活性層、特にＴｉＯ２活性層、ＴｉＯ２活性チャネル、またはＴｉＯ２活性チャネル層を持つように実際実験に基づいて生成された薄膜トランジスタの製造原理およびその実験結果を図３ａ〜図７ｄを参照して説明する。
【００４９】
本発明は、溶液工程によって加工されたＴｉＯ２活性チャネル層を基にして低コストの新しい金属−酸化物透明性薄膜トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ  ｔｒａｎｓｐａｒｅｎｔ  ＴＦＴ）を提供しようとする。ＴｉをＴｉＯ２チャネル層に拡散させる簡単な処理をさらに加えることにより、０．１２ｃｍ２Ｖ−１ｓｅｃ−１の電荷移動度および１１Ｖのしきい電圧を持つｎ型ＴＦＴが実現できることが実際の実験によって確認された。本発明を適用することにより、ＭＯｘＴＦＴのための材料の選択範囲を広めるうえ、一般にＭＯｘＴＦＴの性能を改善するために使用可能な新しい概念の接近方式までも提供することができる。
【００５０】
ＴｉＯ２は、非常に低いコストで大量生産することができ、例えば色素（ｐｉｇｍｅｎｔｓ）、紫外線吸収剤（ＵＶ−ａｂｓｏｒｂｅｒｓ）、光触媒（ｐｈｏｔｏｃａｔａｌｙｓｔ）、光学コーティング（ｏｐｔｉｃａｌ  ｃｏａｔｉｎｇｓ）、ガスセンサ（ｇａｓ  ｓｅｎｓｏｒｓ）などの多様な分野で重要に応用されている材料である。これはＴＦＴのための高誘電定数（ｈｉｇｈ−ｋ）絶縁体、または染料感応および有機太陽電池の電子輸送層として電子分野においても研究されている。
【００５１】
ところが、ＴｉＯ２を活性チャネル材料として用いて実際適用可能なＴＦＴ素子を実現した例は未だ報告されたことがない。本発明者は、ＴｉＯ２が、最もよく使われるＺｎＯと類似な、エネルギーギャップ、伝導バンドおよび価電子バンドの位置などといった電子のエネルギーバンド様相を示し、高いホール電荷移動度（ｈｉｇｈ  Ｈａｌｌ  ｍｏｂｉｌｉｔｙ）を示すうえ、低コストで大量生産が可能であり、前述した通りに多様な応用分野に適用できることに着目し、酸化チタニウムをＴＦＴチャネルの活性層に適用した素子が実現された場合に期待することが可能な高い技術的および経済的可能性に注目して本発明に至ることになった。
【００５２】
ＴｉＯ２薄膜または単結晶を使用する効果的なトランジスタを実現するときに直面する実際の難しさは、ＴｉＯ２の高抵抗率と高トラップ密度に起因するものと思われる。特にトラップが多い場合、ゲート電圧によって誘起されたキャリアの相当数が効果的に自由キャリアになれないため、チャネル層において非充填トラップ密度（ｕｎｆｉｌｌｅｄ  ｔｒａｐ  ｄｅｎｓｉｔｙ）を減らすことは非常に重要である。抵抗率および非充填トラップ密度は電荷キャリアの外部ドーピングによって減少できる。
【００５３】
酸化チタニウムの場合、酸素欠損（ｏｘｙｇｅｎ  ｖａｃａｎｃｙ）、格子間チタニウム（Ｔｉ−ｉｎｔｅｒｓｔｉｔｉａｌｓ）、およびドーパント（ｄｏｐａｎｔｓ）などの因子によって、絶縁体範囲の抵抗率（１０１２Ωｃｍ）から導体範囲の抵抗率（０．００１〜１Ωｃｍ）まで非常に広い範囲で抵抗率を調節することができる。抵抗率があまり高い膜或いは伝導度があまり高い膜は、ＴＦＴ活性チャネルに好ましくない。よって、実際応用可能なＴＦＴの実現に成功するための鍵は、工程の複雑性をさらに加えずに容易な方法で最適のドーピングレベルを調節することが可能な工程を確立することにある。
【００５４】
このように、本発明に係る活性層は、Ｔｉ原子を酸化チタニウムに拡散させ、生成された酸化チタニウムを用いて形成できるが、このようなＴｉ拡散処理過程なしで、酸化チタニウムの酸素欠損のみを調節することにより、生成された酸化チタニウムを用いて形成されることも可能である。
【００５５】
このために、本発明では、図６に示すように、ＴｉＯ２のナノ粒子コロイド溶液（ｎａｎｏｐａｒｔｉｃｌｅ  ｃｏｌｌｏｉｄａｌ  ｓｏｌｕｔｉｏｎ）をＳｉＯ２（１００ｎｍ）／Ｓｉ基板またはガラス基板上に２回スピンコートして薄膜ＴｉＯ２層（２０〜３０ｎｍ）を形成し、その上部に熱蒸着法（ｔｈｅｒｍａｌ  ｅｖａｐｏｒａｔｉｏｎ）によって非常に薄いＴｉ層（１〜１０ｎｍ）を追加した後、これを５５０〜８００℃の温度で数分間ＲＴＡ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）処理してＴｉをＴｉＯ２層に拡散させることにより、Ｔｉドープト（ｄｏｐｅｄ）ＴｉＯ２膜を得る方法を開発した。図３ａおよび図３ｂに示すように、ＲＴＡ処理以前（図３ａ）とＲＴＡ処理以後（図３ｂ）にＴｉ／ＴｉＯ２層のＨＲＴＥＭ（ｈｉｇｈ  ｒｅｓｏｌｕｔｉｏｎ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｙ）イメージを対比すると、ＲＴＡ（５５０℃、４分）処理以前に厚さ略７ｎｍのＴｉ層が存在したが、これに基づいてＲＴＡ処理以後にはＴｉ原子の拡散が起こったのを確認することができた。
【００５６】
図３ａおよび図３ｂは本発明の一実施例に係る拡散過程を裏付ける試験結果の例示図である。
【００５７】
図３ａおよび図３ｂに示すように、ＲＴＡ処理以前に、Ｔｉ層はＨＲＴＥＭイメージにおいてＴｉＯ２層から明確に区分できる（図３ａ）。すなわち、図３ａの上部に表現されたＴｉ層のＳＥＤ（ｓｅｌｅｃｔｅｄ  ｅｌｅｃｔｒｏｎ  ｄｉｆｆｒａｃｔｉｏｎ）パターンは、典型的な非晶質相（ａｍｏｒｐｈｏｕｓ  ｐｈａｓｅ）のパターン特性を示し、図３ａの下部に表現された非晶質相と混合された多結晶相（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｐｈａｓｅ）のＳＥＤパターン特性を示すＴｉＯ２層と対照を成している。
【００５８】
ＲＴＡ処理以後に、Ｔｉ層はＴｉＯ２層から区分されず、膜の上部に対するＳＥＤパターンはそれ以上非晶質相とは見られない（図３ｂ）。
【００５９】
上述したようなＲＴＡ処理以前および以後に、ガラス基板上に準備されたＴｉ（１ｎｍ）／ＴｉＯ２（２５ｎｍ）のＵＶ／ＶＩＳ光学的透過率データ（ｏｐｔｉｃａｌ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｄａｔａ）の比較は明確な差異を示すが、これを図４に基づいて説明する。
【００６０】
図４は本発明の一実施例に係る光特性変化を説明するための試験結果の例示図である。
【００６１】
図４に示すように、純粋ＴｉＯ２膜は可視光領域で約９８％の透過率を示すが、ＲＴＡ前のＴｉ／ＴｉＯ２膜は表面の金属Ｔｉ層からの反射によって透過率が９８％から９４％に減少する。ところが、ＲＴＡによってＴｉが拡散したＴｉＯ２層はほぼ純粋なＴｉＯ２層だけ高い透過率を示すことが分かる。また、純粋なＴｉＯ２膜（３．４ｅＶ）に対して、光の吸収が０．４ｅＶだけ少ないエネルギーに該当する波長から始めることが分かる。前者の場合は、ＲＴＡによってＴｉがそれ以上別途の層を成さずにＴｉＯ２層に拡散していくことを意味し、後者の場合は、そのようなＴｉ拡散によるドナーエネルギー準位が形成されたことを意味する。
【００６２】
また、このようなＴｉ拡散を活用して、実際に実現されたＴＦＴ素子の構造およびその製造原理を図５ａ〜図６を参照して詳細に説明する。
【００６３】
図５ａおよび図５ｂは本発明の一実施例に係るトップゲート（ｔｏｐ−ｇａｔｅ）構造を持つＴＦＴ素子を説明するための例示図である。
【００６４】
図５ａおよび図５ｂに示したＴｉＯ２チャネル層は、前述したように、「スピンコーティング、Ｔｉ超薄膜蒸着、ＲＴＡによるＴｉ拡散」という３過程によって基板上に簡単に形成できる。図５ａおよび図５ｂに示した例では、厚さ１００ｎｍ程度の熱成長二酸化シリコン膜（ｔｈｅｒｍａｌｌｙ  ｇｒｏｗｎ  ｓｉｌｉｃｏｎ  ｄｉｏｘｉｄｅ）を持つＳｉウエハー上に形成された。この場合、熱成長二酸化シリコン膜は、単にダミー絶縁層として使用され、５５０℃〜８００℃範囲のＲＴＡ温度に損傷を負わない限りはガラスなどの多様な種類の基板が使用できる。
【００６５】
その後、Ｔｉ（５ｎｍ）／Ａｕ（１５０ｎｍ）層がソース／ドレインコンタクトのために熱蒸着法によって形成されるが、パターニングは公知のフォトリソグラフィー方法を用いるリフトオフ（ｌｉｆｔ−ｏｆｆ）工程によって行われる。勿論、このようなリソグラフィーパターニング工程の代わりにプリンティングまたはシャドウマスキングなどによって直接ソースとドレイン電極パターンが形成されることも可能である。ソース／ドレインコンタクトの形成後、厚さ１００ｎｍのＳｉＯ２層がＰＥＣＶＤ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によってゲート誘電層（ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）として形成できる。また、Ｔｉ（５０ｎｍ）／Ａｕ（１５０ｎｍ）層がゲート金属としてゲート絶縁体の上部に形成され、ソース／ドレインの接点と同一の方法を用いてパターニングできる。
【００６６】
図６は本発明の一実施例に係るＴＦＴ装置の製造過程を一目瞭然に説明する例示図である。
【００６７】
図６に示すように、例えば、まずＴｉＯ２薄膜は、ＳｉＯ２／ｐ＋−Ｓｉ基板またはガラス基板上に３０秒間５０００ｒｐｍで前記ＴｉＯ２コロイド溶液を２回スピンコートして形成することができる。溶液は、スピンコーティングの前に０．２μｍ−ＰＴＦＥシリンジフィルターを用いて不純物などをろ過させることができる。その後、サンプルは、残留水分および溶媒を除去するために、１５０℃のオーブンで１時間乾燥する。次いで、非常に薄いチタニウム（Ｔｉ）膜を０．２Å／ｓｅｃの基本圧力８×１０−７ｔｏｒｒでＴｉＯ２膜上に熱蒸着することができる。その後、ＲＴＡ処理を４分間５５０℃、または３分間８００℃などの適切な条件で行うことができる。
【００６８】
ソース／ドレイン電極は、一例として、次のようにフォトリソグラフィーリフトオフ処理（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃ  ｌｉｆｔ−ｏｆｆ）を用いて形成できる。フォトレジストは、例えば３０秒間５０００ｒｐｍ程度でＴｉＯ２膜／基板上にスピンコートし、１分間９０℃のホットプレート上で乾燥できる。パターニングの前に、フォトレジストでコートされたサンプルは、フォトレジストフィルムの表面領域にオーバーハング構造を実現するために、５分間クロロベンゼンに浸漬できる。上述したオーバーハング構造は、リフトオフ工程をより容易に行うことができる。また、このようなサンプルは、接触式マウスアライナー（ｃｏｎｔａｃｔ  ｍａｓｋ  ａｌｉｇｎｅｒ）を用いてフォトマスクに対して整列できる（例えば、約９秒間ＵＶ露光）。
【００６９】
デベロッパーを用いてフォトレジストのソース／ドレインパターンを作った後、Ｔｉ（５ｎｍ）／Ａｕ（１５０ｎｍ）層を熱蒸着法で付着させ、その後、アセトンを用いたリフトオフ工程によってパターニングすることができる。厚さ１００ｎｍのＳｉＯ２膜をゲート絶縁体層と同様に５ｎｍ／ｓｅｃの比率でＰＥＣＶＤによって蒸着することができる。Ｔｉ（５０ｎｍ）／Ａｕ（１５０ｎｍ）層はＴｉがＳｉＯ２層に接するように形成され、ゲート金属として用いられるように蒸着され、ソース／ドレイン電極の場合のようにフォトリソグラフィー工程がゲート金属のパターニングのために使用できる。
【００７０】
このように製造過程によって生成されるＴＦＴ素子の電気特性は、パラメータ分析器を用いて測定できる。これを図７ａ〜図７ｄに基づいて説明する。
【００７１】
図７ａ〜図７ｄは本発明の一実施例に係るＴＦＴの電気特性を説明するための例示図である。
【００７２】
図７ａおよび図７ｂに示すように、これはＴｉ拡散過程のために用いられた厚さ１ｎｍのＴｉ層と５５０℃での４分ＲＴＡ処理によってＴＦＴ素子（素子Ａ）の電気特性を示す。このようなＴＦＴ素子は、ｎチャネルエンハンスメントモード（ｅｎｈａｎｃｅｍｅｎｔ−ｍｏｄｅ）特性を示すが、ピンチオフ（ｐｉｎｃｈ−ｏｆｆ）と飽和特性がよく現れている。特に、電流飽和特性は、ＡＭＯＬＥＤ（ａｃｔｉｖｅ−ｍａｔｒｉｘ  ｏｒｇａｎｉｃ  ｄｉｓｐｌａｙ）内に集積された駆動ＴＦＴのように電流ソースとして用いられる場合に非常に重要である。もう１回強調すると、トランジスタ特性を得るために重要なことは、前述したようなＴｉ拡散処理が必須的であるという点である。そのようなＴｉ拡散工程を経ず、純粋なＴｉＯ２のみからなっている活性層チャネルを持つＴＦＴ素子は、ゲート電圧の変化によるモジュレーション特性を示していない。
【００７３】
また、所望のＴＦＴを実現するための拡散処理において、初期Ｔｉ層の最適厚さが重要であるという点が観測された。例えば、全ての工程パラメータにおいて素子Ａと同一であるが、厚さ７ｎｍのＴｉ層を持つＴＦＴ素子は、ゲートモジュレーション特性を示すが、ピンチオフまたは飽和特性は示さない。これはあまり高い濃度のＴｉ原子を持つＴｉＯ２膜の移動電荷（ｍｏｂｉｌｅ  ｃｈａｒｇｅ）によるバルク伝導効果（ｂｕｌｋ  ｃｏｎｄｕｃｔａｎｃｅ  ｅｆｆｅｃｔ）のためであると思われる。
【００７４】
図７ｂは前述した素子Ａのゲート電圧：ソース−ドレイン間の電流特性を示す、いわゆるトランジスタ伝達特性（ｔｒａｎｓｆｅｒ  ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）カーブであって、これにより０．１２ｃｍ２Ｖ−１ｓｅｃ−１の電界効果移動度（ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｍｏｂｉｌｉｔｙ）と１７．５Ｖのしきい電圧が算定される。また、オン／オフ電流比率は５×１０３と測定される。
【００７５】
図７ｃおよび図７ｄに示したデータは、素子Ａと同一の工程を経たが、拡散のためのＲＴＡのみを用いて５５０℃（４分）の代わりに８００℃（３分）で形成されたＴＦＴ「素子Ｂ」の電気的特性を示す。これらのデータから抽出されたμｅおよびＶｔｈはそれぞれ０．１２ｃｍ２Ｖ−１ｓｅｃ−１および１１Ｖであり、オン／オフ電流比率は４×１０３である。他のパラメータは、ほぼ同一に維持された反面、素子ＡのＶｔｈに比べて素子Ｂでは確然と低下したＶｔｈを注目することができる。これは高温のＲＴＡ処理によってトラップ密度が減少したことを意味する。
【００７６】
本発明の実施例で提示される薄膜トランジスタは、活性チャネル層として薄膜ＴｉＯ２を有する最初の成功的な実現であった。このための主要方法は、上部に位置する非常に薄いＴｉ層をアニーリング処理してＴｉ原子をＴｉＯ２層に拡散させることである。このようなＴｉ原子によって提供されたキャリアは、トラップを充填するため、ゲート電圧によって誘起されたキャリアの相当部分がチャネルの伝導に寄与することができる。そして、しきい電圧の著しい減少は高温のＲＴＡ処理の際に観察されたが、これもアニーリング処理による初期トラップ密度の減少から影響を受けることができる。
【００７７】
このような研究結果によって、ＭＯｘＴＦＴ技術のための材料の選択範囲を広め且つＭＯｘＴＦＴの性能を改善するために使用可能な新しい接近方式も提供することができる。ＴｉＯ２の大量生産が可能な親環境物質として非常に安価であるという点、およびナノ粒子分散の溶液工程可能性を考慮するとき、本発明の実施例において見せた結果は多くの分野で応用でき、また透明性電子素子などの一部の新しい分野にも応用できるものと予想される。酸化チタニウムを基にしたＴＦＴの性能は、製造工程の最適化を実現し、ＴｉＯ２薄膜成膜のための多数の成長技術（ｇｒｏｗｔｈ  ｔｅｃｈｎｉｑｕｅ）などを活用すると、さらに向上できる。例えば、ＴｉＯ２ナノワイヤなどを用いて、これをソースとドレイン間のチャネルに並んで配列すると、スキャッタリングの少ない電荷輸送が可能になるので、電荷移動度が一層増加する。
【００７８】
本発明に係る、薄膜トランジスタを製造するための方法およびその構造は、本発明の技術的思想の範囲内で多様な形態に変形、応用可能であり、これらの実施例に限定されない。
【００７９】
また、前記実施例と図面は発明の内容を詳細に説明するためのもので、本発明の技術的思想の範囲を限定するものではない。以上説明した本発明は、本発明の属する技術分野で通常の知識を有する者であれば、本発明の技術的思想から逸脱しない範疇内において、各種置換、変形および変更を加えることが可能なので、前記実施例および添付図面に限定されるのではなく、請求の範囲だけでなく、請求の範囲の均等範囲を含んで判断されるべきである。
【図面の簡単な説明】
【００８０】
【図１ａ】本発明の一実施例に係るＭＩＳＦＥＴの構造を示す断面図である。
【図１ｂ】本発明の一実施例に係るＭＩＳＦＥＴの構造を示す断面図である。
【図１ｃ】本発明の一実施例に係るＭＩＳＦＥＴの構造を示す断面図である。
【図１ｄ】本発明の一実施例に係るＭＩＳＦＥＴの構造を示す断面図である。
【図２ａ】本発明の一実施例に係るＭＥＳＦＥＴの構造を示す断面図である。
【図２ｂ】本発明の一実施例に係るＭＥＳＦＥＴの構造を示す断面図である。
【図２ｃ】本発明の一実施例に係るＭＥＳＦＥＴの構造を示す断面図である。
【図２ｄ】本発明の一実施例に係るＭＥＳＦＥＴの構造を示す断面図である。
【図３ａ】本発明の一実施例に係る拡散過程を裏付ける試験結果の例示である。
【図３ｂ】本発明の一実施例に係る拡散過程を裏付ける試験結果の例示である。
【図４】本発明の一実施例に係る光特性変化を説明するための試験結果の例示図である。
【図５ａ】本発明の一実施例に係るトップゲート構造を持つＴＦＴ素子を説明するための例示図である。
【図５ｂ】本発明の一実施例に係るトップゲート構造を持つＴＦＴ素子を説明するための例示図である。
【図６】本発明の一実施例に係るＴＦＴ装置の製造過程を一目瞭然に説明する例示図である。
【図７ａ】本発明の一実施例に係るＴＦＴ素子の電気特性を説明するための例示図である。
【図７ｂ】本発明の一実施例に係るＴＦＴ素子の電気特性を説明するための例示図である。
【図７ｃ】本発明の一実施例に係るＴＦＴ素子の電気特性を説明するための例示図である。
【図７ｄ】本発明の一実施例に係るＴＦＴ素子の電気特性を説明するための例示図である。
【符号の説明】
【００８１】
１１０、２１０    基板
１２０、２２０    ソース電極
１３０、２３０    ドレイン電極
１４０、２４０    活性層
１５０    絶縁膜
１６０、２６０    ゲート電極
【図１ａ】
2008252097.tif 000003
【図１ｂ】
2008252097.tif 000004
【図１ｃ】
2008252097.tif 000005
【図１ｄ】
2008252097.tif 000006
【図２ａ】
2008252097.tif 000007
【図２ｂ】
2008252097.tif 000008
【図２ｃ】
2008252097.tif 000009
【図２ｄ】
2008252097.tif 000010
【図３ａ】
2008252097.tif 000011
【図３ｂ】
2008252097.tif 000012
【図４】
2008252097.tif 000013
【図５ａ】
2008252097.tif 000014
【図５ｂ】
2008252097.tif 000015
【図６】
2008252097.tif 000016
【図７ａ】
2008252097.tif 000017
【図７ｂ】
2008252097.tif 000018
【図７ｃ】
2008252097.tif 000019
【図７ｄ】
2008252097.tif 000020