(57)【要約】【課題】暗電流の低減を図りつつ、フォトダイオードの縮小化に伴う感度低下を抑制した固体撮像装置を提供することにある。【解決手段】ゲート絶縁膜７及びゲート電極８からなる転送ゲート部１６は、半導体基板１内に埋め込まれて形成された電荷蓄積部３の上方に形成され、電荷検出部１０は、電荷蓄積部３の上方であって、転送ゲート部の一方の端部に隣接する半導体基板１表面に形成されている。電荷検出部１０の下方であって、電荷蓄積部３の上方の半導体基板１内には、埋込絶縁膜９が形成され、この埋込絶縁膜９は、転送ゲート部の下方領域（チャネル領域）まで延出されて半導体基板１内に形成されている。【選択図】図１
2008205021.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域内に埋め込まれた電荷蓄積部、該電荷蓄積部に蓄積された電荷を検出する電荷検出部、及び前記電荷蓄積部に蓄積された電荷を前記電荷検出部に転送する転送ゲート部を備えた複数の画素部を有する固体撮像装置であって、
前記転送ゲート部は、前記電荷蓄積部の上方であって、前記半導体領域上に形成され、
前記電荷検出部は、前記電荷蓄積部の上方であって、前記転送ゲート部の一方の端部に隣接する前記半導体領域表面に形成されており、
前記電荷検出部と前記電荷蓄積部との間の前記半導体領域内に埋込絶縁膜が形成され、該埋込絶縁膜が、前記転送ゲート部の少なくとも一部の下方領域まで延出されていることを特徴とする、固体撮像装置。
【請求項２】
前記各画素部は、前記半導体領域に形成された素子分離領域で互いに分離されており、
前記電荷蓄積部は、前記素子分離領域に隣接して形成されている、請求項１に記載の固体撮像装置。
【請求項３】
前記電荷蓄積部と前記素子分離領域との界面の前記半導体領域に、暗電流流入阻止用の不純物拡散層が形成されている、請求項２に記載の固体撮像装置。
【請求項４】
前記転送ゲート部は、前記素子分離領域で画定された前記画素部の中央部に形成されている、請求項２に記載の固体撮像装置。
【請求項５】
前記電荷蓄積部は、前記電荷検出部と同一導電型の不純物拡散層からなり、該不純物拡散層の不純物濃度が、その上面から深さ方向に薄くなる勾配をなして形成されている、請求項１に記載の固体撮像装置。
【請求項６】
前記転送ゲート部は、電界効果トランジスタからなり、
前記転送ゲート部直下の前記半導体領域表面に、前記電界効果トランジスタの閾値電圧制御用の不純物拡散層が形成されている、請求項１に記載の固体撮像装置。
【請求項７】
前記半導体領域の表面に段差部が設けられており、
前記転送ゲート部は、前記段差部における前記半導体領域上に形成され、
前記電荷検出部は、前記段差部より低部側の前記半導体領域表面に形成されている、請求項１に記載の固体撮像装置。
【請求項８】
前記段差部の高部側であって、前記電荷蓄積部上の前記半導体領域内に、前記電荷蓄積部と接続し、かつ該電荷蓄積部と同導電型の電荷吸出し用の不純物拡散層が形成されている、請求項７に記載の固体撮像装置。
【請求項９】
第１導電型の半導体領域内に、第２導電型の第１の不純物拡散層からなる電荷蓄積部を形成する工程（ａ）と、
前記電荷蓄積部の上方の前記半導体領域内の一部に、埋込絶縁膜を形成する工程（ｂ）と、
前記電荷蓄積部の上方の前記半導体領域上に、ゲート絶縁膜及びゲート電極からなる転送ゲート部を形成する工程（ｃ）と、
前記埋込絶縁膜の上方であって、前記転送ゲート部の一方の端部に隣接する前記半導体領域表面に、第２導電型の第２の不純物拡散層からなる電荷検出部を形成する工程（ｄ）とを含み、
前記埋込絶縁膜は、前記電荷検出部の下方領域から前記転送ゲート部の少なくとも一部の下方領域まで延出して、前記半導体領域内に形成されていることを特徴とする、固体撮像装置の製造方法。
【請求項１０】
前記工程（ｂ）において、前記埋込絶縁膜は、前記半導体領域内に酸素を選択的にイオン注入することによって形成される、請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
前記工程（ｂ）において、前記埋込絶縁膜は、ＳＯＩ基板のシリコン層及び酸化層の一部を選択的に除去した後、前記ＳＯＩ基板上にシリコン層をエピタキシャル成長させることによって形成される、請求項９に記載の固体撮像装置の製造方法。
【請求項１２】
前記工程（ｂ）の後、前記工程（ｃ）の前に、前記半導体領域に、前記画素部を分離する素子分離領域を形成する工程（ｂ１）をさらに含み、
前記電荷蓄積部は、前記素子分離領域に隣接して形成される、請求項９に記載の固体撮像装置。
【請求項１３】
前記工程（ｂ１）は、
前記半導体領域に溝部を形成する工程と、
前記溝部の表面に第１導電型の不純物が添加された多結晶シリコン膜を堆積した後、前記半導体領域を熱処理することにより、前記溝部の前記半導体領域表面に第１導電型の暗電流流入阻止用の第３の不純物拡散層を形成する工程と、
前記溝部内部に絶縁膜を埋め込む工程と
を含む、請求項１２に記載の固体撮像装置。
【請求項１４】
前記工程（ｂ）の後、前記工程（ｃ）の前に、前記半導体領域に段差部を形成する工程（ｂ２）をさらに含み、
前記工程（ｃ）において、前記転送ゲート部は、前記段差部における前記半導体領域上に形成され、
前記工程（ｄ）において、前記電荷検出部は、前記段差部より低部側の前記半導体領域表面に形成される、請求項９に記載の固体撮像装置の製造方法。
【請求項１５】
前記工程（ｂ）の後、前記工程（ｃ）の前に、前記段差部の高部側であって、前記電荷蓄積部上の前記半導体領域内に、前記電荷蓄積部と接続する電荷吸出し用の第２導電型の第４の不純物拡散層が形成される、請求項１４に記載の固体撮像装置の製造方法。
【請求項１６】
前記工程（ｂ２）は、
前記半導体領域の前記段差部を形成する領域にＬＯＣＯＳ酸化膜を形成する工程と、    前記ＬＯＣＯＳ酸化膜を除去する工程と
を含む、請求項１４に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関し、特に素子が微細化されても画像特性の劣化のない固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、固体撮像装置の１つで、ＣＭＯＳＬＳＩプロセスを用いシステムオンチップ化が容易なＣＭＯＳイメージセンサが注目されている。最近では、画素の一層の微細化が進む一方、暗電流の低減等より高画質を目指した技術が開発されている。
【０００３】
例えば、転送ゲート部の端部における局所的な応力に起因する暗電流を低減する技術が、特許文献１に記載されている。
【０００４】
図９は、特許文献１に記載された固体撮像装置の断面図で、ｐ型半導体基板１０１の内部にｎ型の電荷蓄積部１０３が形成された、いわゆる埋込フォトダイオード構造をなしている。半導体基板１０１表面には、電荷蓄積部１０３で蓄積された電荷を検出するｎ型の電荷検出部１０４が形成されている。半導体基板１０１上には、電荷蓄積部１０３で蓄積された電荷を電荷検出部（浮遊拡散層）１０４に転送する、ゲート絶縁膜１０５及びゲート電極１０６からなる転送ゲート部が形成されている。また、半導体基板１０１表面には、基板表面で発生する暗電流の発生を抑制するｐ型の拡散層１０８が形成されている。さらに、ゲート電極１０６直下のチャネル領域には、電荷検出部１０４と同じ導電型のｎ型拡散層１０７が形成されている。このｎ型拡散層１０７は、ゲート電極１０６に対してオフセットされて形成されており、その端部はｐ型拡散層１０８まで伸長されている。さらに、半導体基板１０１には、側面と下面がｐ型拡散層１０８に接する絶縁体１０２が形成されている。
【０００５】
ところで、ゲート電極１０６は、多結晶シリコンやシリサイド等で形成されるため、ゲート電極１０６の端部には局所的な応力が発生し、これにより、半導体基板１０１の表面にキャリア発生準位が誘発される場合がある。このキャリア発生準位から発生した電子が、電荷蓄積部１０３に流入することにより暗電流が発生する。
【０００６】
図９に示した構成によれば、チャネル領域に形成されたｎ型拡散層１０７が、ゲート電極１０６から所定の距離離れた位置まで伸長しているため、ゲート電極１０６の端部で発生した暗電流は、ｎ型拡散層１０７を通して電荷検出部１０４に流出するため、電荷蓄積部１０３に流入することはない。これにより、暗電流の発生を抑制することができる。
【特許文献１】特開２００３−１８８３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載された固体撮像装置の構成は、暗電流の発生を抑制する点では有効であるが、素子の微細化に伴いフォトダイオードも縮小されることによって、画素当たりの信号電荷の蓄積容量が十分取れなくなり、感度が低下するという課題がある。
【０００８】
また、微細化を図るために、電荷蓄積部１０３と電荷検出部１０４との間隔を縮小しようとすると、両者を電気的に分離する半導体基板１０１の不純物濃度を濃くする必要があるが、この場合、基板１０１及び電荷検出部１０４間の耐圧が低下するとともに、転送ゲート部となるゲート電極１０６の閾値電圧も増加するという問題が生じる。
【０００９】
また、電荷蓄積部１０３及び電荷検出部１０４間の基板１０１領域のみの不純物濃度を部分的に濃くすることも考えられるが、この場合、電荷蓄積部１０３及びｎ型拡散層（チャネル領域）１０７間の電荷吸出し経路がピンチオフされ、蓄積電荷の吸出し効率が低下するという問題が生じる。
【００１０】
本発明は、かかる点に鑑みなされたもので、その主な目的は、暗電流の低減を図りつつ、フォトダイオードの縮小化に伴う感度低下を抑制した固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明に係わる固体撮像装置は、埋込フォトダイオード構造において、電荷蓄積部を電荷検出部の下方領域まで伸長させて形成するとともに、電荷蓄積部と電荷検出部との間に埋込絶縁膜を形成した構成を採用する。
【００１２】
すなわち、本発明に係わる固体撮像装置は、半導体領域内に埋め込まれた電荷蓄積部、電荷蓄積部に蓄積された電荷を検出する電荷検出部、及び電荷蓄積部に蓄積された電荷を電荷検出部に転送する転送ゲート部を備え、該転送ゲート部は、電荷蓄積部の上方であって半導体領域上に形成され、電荷検出部は、電荷蓄積部の上方であって転送ゲート部の一方の端部に隣接する半導体領域表面に形成されており、電荷検出部と電荷蓄積部との間の半導体領域内に埋込絶縁膜が形成され、該埋込絶縁膜が転送ゲート部の少なくとも一部の下方領域まで延出されていることを特徴とする。
【００１３】
このような構成によれば、転送ゲート部下方の少なくとも一部（チャネル領域の一部）及び電荷検出部が、埋込絶縁膜により電荷蓄積部と絶縁されているため、電荷蓄積部から空乏層が伸びることにより生じるパンチスルーを抑制できるため、閾値電圧制御の不純物濃度、すなわち転送ゲート部の閾値電圧と、電荷蓄積部及び電荷検出部間の耐圧とを独立に設定することができる。これにより、素子の微細化が進んでも、蓄積電荷の吸出し効率の低下を抑制することができ、かつ、電荷蓄積部を電荷検出部の下方領域まで伸長させて形成することができるため、感度の低下を抑制することができる。
【００１４】
また、各画素部は、半導体基板に形成された素子分離領域で互いに分離されており、電荷蓄積部は素子分離領域に隣接して形成されていることが好ましい。これにより、電荷蓄積部が画素部全域に形成されるため、感度の低下をより抑制することができる。
【００１５】
さらに、転送ゲート部は、素子分離領域で画定された画素部の中央部に形成されていることが好ましい。これにより、素子分離領域からの応力の影響を少なくすることができ、暗電流の発生をより低減することができる。
【発明の効果】
【００１６】
本発明に係る固体撮像装置によれば、素子の微細化が進んでも、蓄積電荷の吸出し効率の低下を抑制することができ、かつ、電荷蓄積部を電荷検出部の下方領域まで伸長させて形成することができるため、感度の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態における固体撮像装置の構成を模式的に示した断面図で、半導体領域内に埋め込まれた電荷蓄積部３、電荷蓄積部３に蓄積された電荷を検出する電荷検出部１０、及び、電荷蓄積部３に蓄積された電荷を電荷検出部１０に転送する、半導体領域上に形成された転送ゲート部１６を備えた、いわゆる埋込フォトダイオード構造をなしている。なお、本実施形態における半導体領域は、半導体基板１及び半導体基板１上に形成されている半導体層を総称して半導体領域と呼んでいる。
【００１９】
図１に示すように、本実施形態に係る固体撮像装置は、ｎ型半導体基板１上に形成されたｐ型不純物拡散層２と、ｐ型不純物拡散層２上に形成されたｎ型不純物拡散層からなる電荷蓄積部３と、電荷蓄積部３上に形成されたｐ型不純物拡散層６と、電荷蓄積部３の上方における半導体領域の表面上に形成されたゲート絶縁膜７及びゲート電極８からなる転送ゲート部１６と、半導体領域における転送ゲート部１６の直下に形成された閾値制御用のｐ型不純物拡散層１２と、半導体領域における転送ゲート部１６の一側方側の領域に形成されたｎ型不純物拡散層からなる電荷検出部１０と、半導体領域における転送ゲート部１６の他側方側の領域に形成された暗電流抑制用のｐ型不純物拡散層１１と、電荷検出部１０とｐ型不純物拡散層６との間に形成された酸化膜からなる埋込絶縁膜９とを有している。そして、電荷検出部１０は、電荷蓄積部３の上方であって転送ゲート部１６の一方の端部下にオーバーラップして設けられており、下面が埋込絶縁膜９に接し、転送ゲート部１６側の側面がｐ型不純物拡散層１２に接している。
【００２０】
また、ｐ型不純物拡散層１１は、電荷蓄積部３の上方であって転送ゲート部１６の他方の端部下にオーバーラップして設けられており、下面がｐ型不純物拡散層６に接し、転送ゲート部１６側の側面がｐ型不純物拡散層１２に接している。また、ｐ型不純物拡散層１２は、一方の側面が電荷検出部１０に接し、他方の側面がｐ型不純物拡散層１２に接し、下面がｐ型不純物拡散層６及び埋込絶縁膜９に接している。
【００２１】
また、埋込絶縁膜９は、転送ゲート部１６の下方領域（チャネル領域）まで延出されて、上面が電荷検出部１０及びｐ型不純物拡散層１２に接し、下面がｐ型不純物拡散層６に接している。ここで、埋込絶縁膜９と電荷蓄積部３との間におけるｐ型不純物拡散層６は必ずしも必要ではなく、電荷蓄積部３の上面に接して埋込絶縁膜９を形成しても良い。
【００２２】
また、電荷蓄積部３、転送ゲート部１６、及び電荷検出部１０からなる画素部は、半導体領域に形成された素子分離領域５で互いに分離されており、電荷蓄積部３は、素子分離領域５によって取り囲まれている。また、電荷蓄積部３と素子分離領域５との界面の半導体領域には、暗電流流入防止用のｐ型不純物拡散層４が形成されている。さらに、転送ゲート部１６直下のｐ型不純物拡散層（チャネル領域）６の表面には、電界効果トランジスタの閾値電圧制御用のｐ型不純物拡散層１２が形成されている。なお、転送ゲート部１６は、素子分離領域５で画定された画素部の中央部に形成されている。
【００２３】
このように構成された本実施形態における固体撮像装置は、転送ゲート部１６下方の少なくとも一部（チャネル領域の一部）及び電荷検出部１０が、埋込絶縁膜９により電荷蓄積部３と絶縁されているため、電荷蓄積部３から空乏層が伸びることにより生じるパンチスルーを抑制できるため、転送ゲート部１６の閾値電圧と、電荷蓄積部３及び電荷検出部１０間の耐圧とを独立に設定することができる。これにより、素子の微細化が進んでも、蓄積電荷の吸出し効率の低下を抑制することができ、かつ、電荷蓄積部３を電荷検出部１０の下方領域まで伸長させて形成することができるため、感度の低下を抑制することができる。
【００２４】
さらに、電荷蓄積部３を素子分離領域５にｐ型不純物拡散層４を介して隣接して形成することによって、電荷蓄積部３が画素部全域に形成することができるため、感度の低下をより抑制することができる。
【００２５】
加えて、転送ゲート部１６を、素子分離領域５で画定された画素部の中央部に形成することによって、素子分離領域５からの応力の影響を少なくすることができ、暗電流の発生をより低減することができる。
【００２６】
なお、転送ゲート部１６の電荷検出部１０とは反対の端部を覆うように、ｐ型不純物拡散層６の上に、暗電流抑制用のｐ型不純物拡散層１１を形成することによって、転送ゲート部１６の端部における局所的な応力に起因する暗電流を低減することができる。
【００２７】
また、電荷蓄積部３を構成するｎ型不純物拡散層の不純物濃度を、その上面から深さ方向に薄くなる勾配をなして形成することによって、電荷転送時、電荷蓄積部内の電位勾配により蓄積電荷を速やかに放出することができる。
【００２８】
次に、図２〜図３に示した工程断面図を参照しながら、本実施形態における固体撮像装置の製造方法を説明する。
【００２９】
まず、図２（ａ）に示すように、シリコンからなるｎ型半導体基板１の表面に、ｐ型不純物拡散層２を形成する。次に、図２（ｂ）に示すように、半導体基板１の表面に、エピタキシャル成長によりｎ型電荷蓄積部３を形成した後、ｎ型電荷蓄積部３の表面に、イオン注入またはエピタキシャル成長によりｐ型不純物拡散層６を形成する。このとき、ｎ型電荷蓄積部３の不純物濃度は、ｐ型不純物拡散層２側が薄く、ｎ型電荷蓄積部３の表面側が濃くなるような濃度勾配をもって形成する。
【００３０】
次に、図２（ｃ）に示すように、ｐ型不純物拡散層６中の一部に、酸素をイオン注入し、その後、１３５０℃、６時間程度の熱処理を行うことにより、ｐ型不純物拡散層６中に、酸化膜からなる埋込絶縁膜９を選択的に形成する。このとき、埋込絶縁膜９の厚さは、１０ｎｍ〜３０ｎｍ程度が望ましい。
【００３１】
次に、図２（ｄ）に示すように、ｐ型不純物拡散層６及びｎ型電荷蓄積部３を貫通しｐ型不純物拡散層２に到達する溝部１３を形成する。このとき、溝部１３は、溝部１３内に埋込絶縁膜９の側面が露出するように形成する。その後、図２（ｅ）に示すように、半導体領域上に、溝部１３内の表面を覆うｐ型不純物を添加した多結晶シリコン膜１４を形成する。このとき、図２（ｅ）では、ｐ型不純物拡散層６の上面に接して多結晶シリコン膜１４を形成しているが、ｐ型不純物拡散層６の上面と多結晶シリコン膜１４との間に絶縁膜が形成されていても良い。
【００３２】
次に、図３（ａ）に示すように、酸化熱処理により、溝部１３内で多結晶シリコン膜１４と接しているｐ型不純物拡散層２、ｎ型電荷蓄積部３、及びｐ型不純物拡散層６の表面に、多結晶シリコン膜１４中のｐ型不純物を拡散してｐ型不純物拡散層４を形成するとともに、多結晶シリコン膜１４を完全に酸化し、さらに溝部１３内のｐ型不純物拡散層２、ｎ型電荷蓄積部３、及びｐ型不純物拡散層６の表面を酸化して、酸化膜１５を形成する。このとき、溝部１３の底部下方に拡散したｐ型不純物の深さは、ｐ型不純物拡散層２まで達している。また、図３（ａ）では、ｐ型不純物拡散層６の上面にｐ型不純物拡散層４及び酸化膜１５を形成しているが、必ずしも形成する必要はない。なお、多結晶シリコン膜１４は、酸化時の体積膨張による厚さが溝部１３の幅より小さくなる厚さにすることが望ましい。
【００３３】
次に、図３（ｂ）に示すように、溝部１３内部にＴＥＯＳ等の絶縁膜を充填した後、表面を平坦化して、ｐ型不純物拡散層６を露出させる。このとき、ｐ型不純物拡散層６の上面に形成されているｐ型不純物拡散層４及び酸化膜１５は除去してｐ型不純物拡散層６を露出させる。これにより、溝部１３内に絶縁膜が埋め込まれた素子分離領域５が形成される。
その後、図３（ｃ）に示すように、ｐ型不純物拡散層６の上部に、ｐ型不純物をイオン注入して閾値電圧制御用のｐ型不純物拡散層１２を形成する。
【００３４】
次に、図３（ｄ）に示すように、半導体領域におけるｐ型不純物拡散層１２の表面上に、酸化膜及び多結晶シリコン膜を順に形成した後、選択的エッチングにより、ゲート絶縁膜７及びゲート電極８からなる転送ゲート部１６を形成する。
【００３５】
最後に、図３（ｅ）に示すように、ゲート電極８をマスクに、半導体領域における転送ゲート部１６の一側方側の領域にｎ型不純物（例えば、Ａｓ）をイオン注入して埋込絶縁膜９上にｎ型不純物拡散層からなる電荷検出部１０を形成する。さらに、ゲート電極８をマスクに、半導体領域における転送ゲート部１６の他側方側の領域にｐ型不純物（例えば、Ｂ）をイオン注入して暗電流抑制用のｐ型不純物拡散層１１を形成して、図１に示した固体撮像装置を完成する。
【００３６】
（第２の実施形態）
図４は、本発明の第２の実施形態における固体撮像装置の構成を模式的に示した断面図である。図１に示した第１の実施形態における固体撮像装置とは、転送ゲート部が、半導体基板表面に設けられた段差部上に形成されている点が異なる。
【００３７】
第１の実施形態にける固体撮像装置では、図１に示すように、蓄積電荷の経路幅Ｘを大きくするには、ゲート幅Ｗ１を大きくする必要があるのに対し、本実施形態における固体撮像装置では、図４に示すように、ゲート幅Ｗ２を変えずに段差を大きくすることにより、蓄積電荷の経路幅Ｙを大きくでき、素子の微細化が進んでも、蓄積電荷の吸出し効率を向上させることができる。
【００３８】
以下、図４を参照しながら、本実施形態における固体撮像装置の構成を説明する。なお、本実施形態における半導体領域は、半導体基板２１及び半導体基板２１上に形成されている半導体層を総称して半導体領域と呼んでいる。
【００３９】
図４に示すように、半導体領域の表面に段差部Ａが設けられており、ゲート絶縁膜２７及びゲート電極２８からなる転送ゲート部３９は、段差部Ａにおける半導体領域上に形成されている。そして、電荷検出部３０は、段差部Ａより低部側Ｂの半導体領域の表面に形成されており、転送ゲート部３９及び電荷検出部３０の下方の半導体領域内に、酸化膜からなる埋込絶縁膜２９が形成されている。
【００４０】
電荷蓄積部２３、転送ゲート部３９、及び電荷検出部３０からなる画素部は、半導体領域に形成された素子分離領域２５で互いに分離されており、電荷蓄積部２３は、素子分離領域２５に隣接して形成されている。また、電荷蓄積部２３と素子分離領域２５との界面の半導体領域には、暗電流流入防止用の不純物拡散層２４が形成されている。さらに、転送ゲート部３９直下の半導体領域における段差部を含むチャネル領域には、電界効果トランジスタの閾値電圧制御用の不純物拡散層３３が形成されている。
【００４１】
なお、段差部Ａより高部側Ｃの半導体領域においては、チャネル領域と電荷蓄積部２３との距離が離れるため、電荷蓄積部２３と同導電型の電荷吸出し用の不純物拡散層３１、３４を、電荷蓄積部２３と接続して形成しておくことが好ましい。
【００４２】
次に、図５〜図８に示した工程断面図を参照しながら、本実施形態における固体撮像装置の製造方法を説明する。
【００４３】
まず、図５（ａ）に示すように、シリコンからなるｎ型半導体基板２１、酸化膜からなる埋込絶縁膜２９、及びシリコンからなるｐ型半導体層３５で構成されたＳＯＩ基板を用意し、図５（ｂ）に示すように、半導体基板２１における埋込絶縁膜２９との界面近傍に、ｐ型不純物のイオン注入及び熱処理により、ｐウェルからなるｐ型不純物拡散層２２を形成する。次に、図５（ｃ）に示すように、ｐ型不純物拡散層２２中に、ｎ型不純物のイオン注入及び熱処理により、ｎウェルからなるｎ型電荷蓄積部２３を形成する。これにより、ｎ型電荷蓄積部２３は、上面及び下面をｐ型不純物拡散層２２によって挟まれた構成となる。
【００４４】
次に、図５（ｄ）に示すように、ｐ型半導体層３５及び埋込絶縁膜２９を選択的にエッチングして、半導体基板２１の一部を露出する。その後、図５（ｅ）に示すように、露出した半導体基板２１上に部分エピタキシャル成長によりｐ型半導体層を再成長した後、表面を平坦化してｐ型半導体層２６を形成する。ここで、埋込絶縁膜２９上のｐ型半導体層３５は、ｐ型半導体層２６の一部を構成する。
【００４５】
次に、図６（ａ）に示すように、ｐ型半導体層２６における上部にｎ型不純物拡散層３１を形成した後、図６（ｂ）に示すように、埋込絶縁膜２９が形成されていない領域であってｎ型不純物拡散層３１とｎ型電荷蓄積部２３との間に、ｎ型不純物のイオン注入を行ってｎ型不純物拡散層３４を形成する。その後、図６（ｃ）に示すように、ｎ型不純物拡散層３４が形成されていない領域であって埋込絶縁膜２９の上方の一部を含むｐ型半導体層２６上にＬＯＣＯＳ法により酸化膜３６を形成する。このとき、酸化膜３６の下面は、ｎ型不純物拡散層３１の下面より深く、かつ埋込絶縁膜２９に達しないように形成する。また、ｎ型不純物拡散層３４を熱拡散させて、ｎ型不純物拡散層３１およびｎ型電荷蓄積部２３と重なるようにする。これにより、埋込絶縁膜２９上には、ｐ型半導体層２６を介して酸化膜３６が形成されている領域と、ｐ型半導体層２６を介してｎ型不純物拡散層３１が形成されて領域とが存在する。
【００４６】
次に、図６（ｄ）に示すように、酸化膜３６を除去することにより、埋込絶縁膜２９の上方にｐ型半導体層２６の上面とｎ型不純物拡散層３１の上面との間に段差部３７を形成した後、図６（ｅ）に示すように、素子分離領域を形成するために、ｎ型不純物拡散層３１、ｐ型半導体層２６、ｎ型不純物拡散層３４及びｎ型電荷蓄積部２３を貫通し、ｎ型電荷蓄積部２３下のｐ型不純物拡散層２２に到達する溝部３８を形成する。このとき、溝部３８は、溝部３８内に埋込絶縁膜２９の側面が露出するように形成する。
【００４７】
次に、図７（ａ）に示すように、溝部３８の側壁および下面に、イオン注入によりｐ型不純物拡散層２４を形成した後、図７（ｂ）に示すように、ＴＥＯＳ等の絶縁膜で溝部３８内を充填した後、平坦化を行ってｎ型不純物拡散層３１及びｐ型半導体層２６の表面を露出する。これにより、溝部３８内に絶縁膜が埋め込まれた素子分離領域２５が形成される。その後、図７（ｃ）に示すように、ｎ型不純物拡散層３１及びｐ型半導体層２６に、閾値電圧制御用のｐ型不純物をイオン注入して、ｐ型不純物拡散層３３を形成する。これにより、ｎ型不純物拡散層３１における上部及び段差部にｐ型不純物拡散層３３が形成されるとともに、埋込絶縁膜２９上のｐ型半導体層２６はｐ型不純物拡散層３３となる。
【００４８】
次に、図８（ａ）に示すように、半導体領域上に酸化膜及び多結晶シリコン膜を形成した後、酸化膜及び多結晶シリコン膜をエッチングして、半導体領域における段差部３７を跨ぐ領域上に、ゲート絶縁膜２７及びゲート電極２８からなる転送ゲート部３９を形成する。その後、図８（ｂ）に示すように、ゲート電極２８をマスクに、半導体領域における転送ゲート部３９の一側方側の領域にｎ型不純物（例えば、Ａｓ）をイオン注入して埋込絶縁膜２９上にｎ型不純物拡散層からなる電荷検出部３０を形成する。さらに、ゲート電極２８をマスクに、半導体領域における転送ゲート部１６の他側方側の領域にｐ型不純物（例えば、Ｂ）をイオン注入して暗電流抑制用のｐ型不純物拡散層３２を形成して、図４に示した固体撮像装置を完成する。
【００４９】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記第１の及び第２の実施形態において、素子分離領域５、２５と電荷蓄積部３、２３との界面に設けられるｐ型不純物拡散層４、２４、あるいは埋込絶縁膜９、２９は、それぞれ異なる方法により形成したが、どちらの方法を用いて形成しても構わない。
【産業上の利用可能性】
【００５０】
本発明によれば、暗電流の低減を図りつつ、フォトダイオードの縮小化に伴う感度低下を抑制した固体撮像装置を提供することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態における固体撮像装置の構成を示した断面図である。
【図２】（ａ）〜（ｅ）は、第１の実施形態における固体撮像装置の製造方法を示した工程断面図である。
【図３】（ａ）〜（ｅ）は、第１の実施形態における固体撮像装置の製造方法を示した工程断面図である。
【図４】本発明の第２の実施形態における固体撮像装置の構成を示した断面図である。
【図５】（ａ）〜（ｅ）は、第２の実施形態における固体撮像装置の製造方法を示した工程断面図である。
【図６】（ａ）〜（ｅ）は、第２の実施形態における固体撮像装置の製造方法を示した工程断面図である。
【図７】（ａ）〜（ｃ）は、第２の実施形態における固体撮像装置の製造方法を示した工程断面図である。
【図８】（ａ）〜（ｂ）は、第２の実施形態における固体撮像装置の製造方法を示した工程断面図である。
【図９】従来の固体撮像装置の構成を示した断面図である。
【符号の説明】
【００５２】
１      ｎ型半導体基板
２      ｐ型不純物拡散層
３      電荷蓄積部（ｎ型エピタキシャル層）
４      ｐ型不純物拡散層（暗電流流入防止用）
５      素子分離領域
６      ｐ型不純物拡散層
７      ゲート絶縁膜
８      ゲート電極
９      埋込絶縁膜
１０    電荷検出部（ｐ型不純物拡散層）
１１    ｐ型不純物拡散層（暗電流抑制用）
１２    ｐ型不純物拡散層（閾値電圧制御用）
１３    溝部
１４    多結晶シリコン膜
１５    酸化膜
１６    転送ゲート部
２１    ｎ型半導体基板
２２    ｐ型不純物拡散層（ｐウェル）
２３    電荷蓄積部（ｎウェル）
２４    ｐ型不純物拡散層（暗電流流入防止用）
２５    素子分離領域
２６    ｐ型半導体層
２７    ゲート絶縁膜
２８    ゲート電極
２９    埋込絶縁膜
３０    電荷検出部（ｐ型不純物拡散層）
３１、３４    ｎ型不純物拡散層（電荷吸出し用）
３２    ｐ型不純物拡散層（暗電流抑制用）
３３    ｐ型不純物拡散層（閾値電圧制御用）
３５    ｐ型半導体層
３６    酸化膜
３７    段差部
３８    溝部
３９    転送ゲート部
【図１】
2008205021.tif 000003
【図２】
2008205021.tif 000004
【図３】
2008205021.tif 000005
【図４】
2008205021.tif 000006
【図５】
2008205021.tif 000007
【図６】
2008205021.tif 000008
【図７】
2008205021.tif 000009
【図８】
2008205021.tif 000010
【図９】
2008205021.tif 000011