(57)【要約】【課題】通過帯域以外での阻止特性を改善させ、全体の大きさを減らすことが出来る積層型帯域通過フィルターを提供する。【解決手段】積層型帯域通過フィルターは、誘電体層１０１ｄに形成されたインダクタパターン１０２a，１０２ｂと、これらと少なくとも一部重畳して誘電体層１０１ｅに形成されたキャパシタパターン１０３a，１０３ｂをそれぞれ有する共振器と、誘電体層１０１ｃに形成され共振器にそれぞれ電気的に容量結合された負荷キャパシタパターン１０５ａ，１０５ｂと、誘電体層１０１ａ，１０１ｆにそれぞれ形成された接地面１０７a，１０７ｂとを含み、インダクタパターン１０２a，１０２ｂはそれぞれ幅広ラインで形成された低インピーダンス部Ｌ１ａ,Ｌ２ｂ及びそれらからメアンダ型の幅狭ラインで形成された高インピーダンス部Ｌ１ｂ，Ｌ２ｂで構成されていることを特徴とする。【選択図】図３
2008113432.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１乃至第４誘電体層が順次積層された積層構造と、前記第１誘電体の下面に積層された第５誘電体とを含むセラミック積層体と、
前記第２誘電体層の上面に形成された互いに対称な形状の第１及び第２インダクタパターンと、前記第１及び第２インダクタパターンと少なくとも一部重畳して前記第１誘電体層に形成された互いに対称な形状の第１及び第２キャパシタパターンを有する第１及び第２共振器と、
前記第３誘電体層の上面に形成され、前記第１及び第２共振器にそれぞれ電気的に容量結合された第１及び第２負荷キャパシタパターンと、
前記第４及び第５誘電体層の上面にそれぞれ形成された第１及び第２接地面とを含み、
前記第１及び第２インダクタパターンはそれぞれ幅広ラインで形成された低インピーダンス部及び前記第２接地面と接地され前記低インピーダンス部からメアンダ型の幅狭ラインで形成された高インピーダンス部で構成されていることを特徴とする積層型帯域通過フィルター。
【請求項２】
少なくとも第１乃至第４誘電体層が順次積層された積層構造と、前記第１誘電体の下面に積層された第５誘電体とを含むセラミック積層体と、
前記第２誘電体層の上面に形成された互いに対称な形状の第１及び第２インダクタパターンと、前記第１及び第２インダクタパターンと少なくとも一部重畳して前記第１誘電体層に形成された互いに対称な形状の第１及び第２キャパシタパターンを有する第１及び第２共振器と、
前記第３誘電体層の上面に形成され、前記第１及び第２共振器の一端にそれぞれ電気的に容量結合された第１及び第２負荷キャパシタパターンと、
前記第１誘電体層の上面に形成され前記第１及び第２共振器の他端にそれぞれ電気的に容量結合された第１及び第２ノッチ用キャパシタパターンと、
前記第４及び第５誘電体層の上面にそれぞれ形成された第１及び第２接地面とを含み、
前記第１及び第２インダクタパターンはそれぞれ幅広ラインで形成された低インピーダンス部及び前記低インピーダンス部からメアンダ型の幅狭ラインで形成された高インピーダンス部で構成されることを特徴とする積層型帯域通過フィルター。
【請求項３】
前記第１及び第２ノッチ用キャパシタは、それぞれ前記第１及び第２共振器の高インピーダンス部に連結され、前記第２接地面に連結されていることを特徴とする請求項２に記載の積層型帯域通過フィルター。
【請求項４】
前記第１及び第２共振器の一端にはそれぞれ前記第１誘電体層の上面に形成された入出力端電極と直接連結されるタップ形態の入出力端子が設けられていることを特徴とする請求項１から３のいずれか１つに記載の積層型帯域通過フィルター。
【請求項５】
前記セラミック積層体は、低温同時焼成基板であることを特徴とする請求項１から４のいずれか１つに記載の積層型帯域通過フィルター。
【請求項６】
前記第３誘電体層と前記第４誘電体層との間及び前記第１誘電体層と前記第５誘電体層との間の少なくとも一方に、少なくとも一つの厚さ調節用誘電体層がさらに挿入されていることを特徴とする請求項１から５のいずれか１つに記載の積層型帯域通過フィルター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型帯域通過フィルターに関するもので、さらに詳しくは、キャパシタパターンとインダクタパターンを有する共振器を備える積層型帯域通過フィルターに関する。
【背景技術】
【０００２】
一般的に、帯域通過フィルター（ｂａｎｄ  ｐａｓｓ  ｆiｌｔｅｒ）は、周波数信号の入出力を担当する入出力端、複数の電極パターン及び周波数選択特性を有する複数の共振器を組合せて構成されたＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）素子であって、移動通信システムに使用される周波数信号のうち通過帯域内の周波数信号のみを通過させるフィルターである。
【０００３】
携帯電話などの無線通信機器では、小型化、薄型化の要求が強いため、高密度で基板内に部品を内蔵する技術が必要とされ、このため、ストリップラインのような伝送線を用いて共振器とカップリングを調整するパターンなどを多層基板上に形成することも提案されている。
【０００４】
図１は、従来の積層型帯域通過フィルターの構造を説明するための図面であって、積層型帯域通過フィルターの本体はセラミック誘電材料で形成された複数の誘電体層１〜５を積層することで製造されるが、第１誘電体層１と第５誘電体層５の上面にはそれぞれ第１接地面６と第２接地面１３が形成され、第２誘電体層２の上面には共振器と並列に連結された結合キャパシタＣcを構成するための電極パターン１１及び共振器と第１接地面６との間に形成される負荷キャパシタＣLを構成するための電極パターン１２ａ，１２ｂが圧膜印刷され、第３誘電体層３の上面には第１及び第２ストリップライン共振器１０ａ，１０ｂが圧膜印刷され、第４誘電体層４の上面には共振器と入出力端との間に形成される入出力結合キャパシタＣ01を構成するための電極パターン８ａ，８ｂと共振器と第２接地面１３との間に形成される負荷キャパシタＣLを構成するための電極パターン９ａ，９ｂが印刷されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の積層型帯域通過フィルターに使用されている共振器は、同一幅を有する直線状の共振器であり、λ／４の全長を有する必要があるため周波数が低いほど実現されるフィルターの全体の体積が大きくなるという問題がある。
【０００６】
また、入出力端子の形態が、キャパシタ形態で共振器と連結された構造になっているため、多層構造において工程上の変動、即ち上／下層間の高さの変動や位置の変動によりフィルターの挿入損失が増加することがあり、結局、無線通信システム全体の性能を低下させる結果をもたらす恐れがある。
【０００７】
本発明は、上記の問題点を解決するために成されたもので、本発明の目的は、通過帯域以外の部分での阻止特性を改善させることができ、また、全体の大きさを縮小することが出来る積層型帯域通過フィルターを提供することである。
【０００８】
本発明の他の目的は、構成要素の位置を調節して減衰特性を改善させることが出来る積層型帯域通過フィルターを提供することである。
【０００９】
本発明のさらに他の目的は、下端帯域の付加成分に対する阻止特性を改善させることである。
【課題を解決するための手段】
【００１０】
上記の目的を達成すべく、本発明の一実施態様による積層型帯域通過フィルターは、少なくとも第１乃至第４誘電体層が順次積層された積層構造と、上記第１誘電体の下面に積層された第５誘電体とを含むセラミック積層体と、上記第２誘電体層の上面に形成された互いに対称な形状の第１及び第２インダクタパターンと、上記第１及び第２インダクタパターンと少なくとも一部重畳して上記第１誘電体層に形成された互いに対称な形状の第１及び第２キャパシタパターンを有する第１及び第２共振器と、上記第３誘電体層の上面に形成され上記第１及び第２共振器にそれぞれ電気的に容量結合された第１及び第２負荷キャパシタパターンと、上記第４及び第５誘電体層の上面にそれぞれ形成された第１及び第２接地面とを含み、上記第１及び第２インダクタパターンはそれぞれ幅広ラインで形成された低インピーダンス部及び上記第２接地面と接地され、上記低インピーダンス部からメアンダ型の幅狭ラインで形成された高インピーダンス部で構成されていることを特徴とする。
【００１１】
本発明の他の実施態様による積層型帯域通過フィルターは、少なくとも第１乃至第４誘電体層が順次積層された積層構造と、前記第１誘電体の下面に積層された第５誘電体とを含むセラミック積層体と、上記第２誘電体層の上面に形成された互いに対称な形状の第１及び第２インダクタパターンと、上記第１及び第２インダクタパターンと少なくとも一部重畳して上記第１誘電体層に形成された互いに対称な形状の第１及び第２キャパシタパターンを有する第１及び第２共振器と、上記第３誘電体層の上面に形成され上記第１及び第２共振器の一端にそれぞれ電気的に容量結合された第１及び第２負荷キャパシタパターンと、上記第１誘電体層の上面に形成され上記第１及び第２共振器の他端にそれぞれ電気的に容量結合された第１及び第２ノッチ用キャパシタパターンと、上記第４及び第５誘電体層の上面にそれぞれ形成された第１及び第２接地面とを含み、上記第１及び第２インダクタパターンはそれぞれ幅広ラインで形成された低インピーダンス部及び上記低インピーダンス部からメアンダ型の幅狭ラインで形成された高インピーダンス部で構成されていることを特徴とする。
【発明の効果】
【００１２】
本発明では、ステップインピーダンス共振器を用いて高インピーダンス部分と低インピーダンス部分の比を一定に維持することにより、即ち高インピーダンス部と低インピーダンス部のインピーダンス比、各部分の相対的な長さの比を適切に設定することによって高調波減衰特性を改善させて通過帯域以外の部分で阻止特性を改善させることができ、接地に連結される高インピーダンス部分をメアンダ型に構成することにより、全体の大きさを小さくすることが出来る。
【００１３】
また、本発明では入出力部が直接共振器にタップ形態で連結されるようにすることで、共振器でタップの位置を調節して減衰特性を改善させることができ、また、ノッチ用キャパシタの容量値を適切に設定することによって下端帯域の阻止特性を改善させることが出来る。
【００１４】
また、本発明の積層型帯域通過フィルターは、実現しようとするシステムモジュール内に内蔵して、その上に能動素子や受動素子などを実装して製作することができ、これによって、システム全体の大きさを小さくすることが出来るという効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な形態に変形することができ、本発明の範囲は、以下に説明する実施形態に限定されるものではない。本発明の実施形態は、当業界において平均的な知識を有している者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、複数の図面において同一符号で示された要素は同一要素である。
【００１６】
図３は本発明の一実施形態による積層型帯域通過フィルターの構造を説明するための図面で、図４は図３に図示したフィルターの等価回路図である。
【００１７】
本実施形態による積層型帯域通過フィルターは、セラミック誘電体材料からなる複数の誘電体層１０１ａ〜１０１ｆを積層して一体に焼成したセラミック積層体内に、互いに並列に第１及び第２段の共振器Ｑ１，Ｑ２を配置したものである。
【００１８】
第１段の共振器Ｑ１は、誘電体層１０１ｄの上面に形成されたインダクタパターン１０２ａと、このインダクタパターン１０２ａと少なくとも一部重畳して誘電体層１０１ｅに形成されたキャパシタパターン１０３ａとを有する。
【００１９】
第２段の共振器Ｑ２は、誘電体層１０１ｄの上面に形成されたインダクタパターン１０２ｂと、このインダクタパターン１０２ｂと少なくとも一部重畳して誘電体層１０１ｅに形成されたキャパシタパターン１０３ｂとを有する。
【００２０】
上記インダクタパターン１０２ａとインダクタパターン１０２ｂ及び上記キャパシタパターン１０３ａとキャパシタパターン１０３ｂは、互いに対称な形状を有し平行に配置されている。
【００２１】
ここで、上記キャパシタパターン１０３ａとキャパシタパターン１０３ｂは相互連結されて容量性キャパシタを構成している。
【００２２】
従来技術では、共振器同士の間隔を調節して通過帯域の幅を決定していたが、本実施形態ではキャパシタパターン１０３ａとキャパシタパターン１０３ｂのカップリングの程度を調節して通過帯域の幅を決定することが可能になる。
【００２３】
特に、上記インダクタパターン１０２ａ，１０２ｂは、それぞれ幅広ラインで形成された低インピーダンス部及び上記低インピーダンス部からメアンダ型の幅狭ラインで形成された高インピーダンス部で構成されている。
【００２４】
即ち、第１段の共振器Ｑ１のインダクタンスＬ１は、幅広ラインで形成された低インピーダンス部Ｌ１ａ及び上記低インピーダンス部Ｌ１ａからメアンダ型の幅狭ラインで形成された高インピーダンス部Ｌ１ｂで構成されている。
【００２５】
また、第２段の共振器Ｑ２のインダクタンスＬ２は、幅広ラインで形成された低インピーダンス部Ｌ２ａ及び上記低インピーダンス部Ｌ２ａからメアンダ型の幅狭ラインで形成された高インピーダンス部Ｌ２ｂで構成されている。
【００２６】
このように、幅広ライン及び幅狭ラインからなるステップインピーダンス共振器が使用されているため、高インピーダンス部と低インピーダンス部の比を一定に維持することにより、通過帯域以外の部分での阻止特性を改善させることが出来る。そして、高インピーダンス部がメアンダ型に形成されているためフィルターの全体としての大きさを小さくすることが出来る。
【００２７】
即ち、本発明による共振器は信号を通過させようとする周波数に対応するλ／４の長さを、均一な幅を有する構造によってではなく、一定の長さの比を有する広い幅の部分と狭い幅の部分を連結した構造によって確保している。この構成によれば、一般的に均一な幅を有する共振器で構成されたフィルターに比べて、中心周波数を中心に上端帯域の阻止特性に優れるため追加の構造が不要であると同時に、狭い幅の部分をメアンダ型に形成することによって、物理的な大きさを大幅に小さくすることが出来るという効果が得られる。
【００２８】
以上の第１及び第２段の共振器Ｑ１，Ｑ２は、負荷キャパシタＣL１，ＣL２により電気的に結合している。即ち、共振器Ｑ１，Ｑ２の低インピーダンス部Ｌ１ａ，Ｌ２ａの線路端は、負荷キャパシタＣL１，ＣL２を介して第１接地面１０７ａに連結している。負荷キャパシタＣL１，ＣL２は誘電体層１０１ｃに形成された負荷キャパシタパターン１０５ａ，１０５ｂにより構成されている。
【００２９】
このように、負荷キャパシタＣL１，ＣL２を共振器Ｑ１，Ｑ２の低インピーダンス部分に連結すると、上端帯域の阻止特性を改善させることが出来ると同時にλ/４の長さの共振器の長さを短くすることが出来るようになる。即ち、キャパシタを増加させると物理的な長さは減らす代わりに、電気的な長さを増加させて長さを減少させる効果が得られる。
【００３０】
上記積層体１００の一番上の誘電体層１０１ａと一番下の誘電体層１０１ｆの上面には、それぞれ第１及び第２接地面１０７ａ，１０７ｂが印刷されている。ここで、第１接地面１０７ａは負荷キャパシタＣL１，ＣL２の一端と連結され、第２接地面１０７ｂは高インピーダンス部Ｌ１ｂ，Ｌ２ｂの一端と連結されている。
【００３１】
上記第１及び第２共振器Ｑ１，Ｑ２の一端には、それぞれ誘電体層１０１ａの上面に形成された入出力端電極１０８ａ，１０８ｂと連結されているタップ形態の入出力端子１０６ａ，１０６ｂが備えられている。ここで、入出力端電極１０８ａ，１０８ｂは、第１接地面１０７ａの一部を“口”状に除去して第１接地面１０７ａから絶縁することによって形成されている。
【００３２】
このように、入出力部が従来のようにキャパシタに連結されず、直接共振器にタップ形態で連結されているため、共振器でタップの位置を調節して減衰特性を改善させることが可能になる。即ち、共振器に直接連結された入出力部分をタップ形態に構成してその位置によって、上端帯域の付随成分を阻止できる周波数を決定することができ、上端帯域の阻止特性を改善させることが出来る。
【００３３】
上記複数の誘電体層は、低温同時焼成（ＬＴＣＣ）基板により製造することが好ましい。
【００３４】
また、誘電体層１０１ａと誘電体層１０１ｃとの間には厚さ確保のために、パターンが印刷されない少なくとも一つの誘電体層１０１ｂをさらに挿入することが出来る。図示してはいないが、誘電体層１０１ｅと誘電体層１０１ｆとの間にも厚さ確保のために、パターンが印刷されない少なくとも一つの誘電体層をさらに挿入することが出来る。
【００３５】
このような本発明の実施形態によるフィルターにおいて、上記共振器Ｑ１，Ｑ２は１つのλ／４の共振器として機能する。
【００３６】
図５は本発明の一実施形態によるフィルターを構成する負荷キャパシタＣL１、及び入出力端と連結された共振器Ｑ１を示し、図６は図５による共振器のインピーダンス比Ｒ（＝Ｚａ／Ｚｂ）及び高インピーダンス部と低インピーダンス部の相対的な長さの比ｕ（＝ｄ／（Ｌ−ｄ））に応じた阻止周波数の特性を示している。実線はＲ＝0.2、一点鎖線はＲ＝0.3、破線はＲ＝0.5の場合を示している。
【００３７】
図６を参照すると、インピーダンス比Ｒと相対的な長さの比ｕを調整すると阻止周波数の特性が改善されることが分かる。
【００３８】
図７は、本発明の一実施形態によってタップ形態の入出力端子が連結されている共振器の、入出力端子の連結位置による影響を説明するための図面である。
【００３９】
図７において、ＺａとＺｂはタップの位置から各端に向かう入力インピーダンスを表し、タップの位置は全体の長さＬに対して低インピーダンス部の端からの距離ｄで特定される。ｄを変化させることによってタップの位置が変わり、これにより上端帯域の阻止特性が決まる。
【数１】
2008113432.tif 000003
【数２】
2008113432.tif 000004
【００４０】
式１と式２はそれぞれ入力インピーダンスＺａとＺｂを求めたもので、ここでｖは電波速度で、ωは角周波数である。入力インピーダンス（ＺａまたはＺｂ）が０になると、上端帯域に阻止特性があらわれ、この阻止周波数ｆｐは次の式３及び式４により定められる。ここで、Ｎは０，１，２．．のような整数を意味している。
【数３】
2008113432.tif 000005
【数４】
2008113432.tif 000006
【００４１】
図８は本発明の一実施形態において入出力端子の位置の変化に応じた上端帯域の阻止周波数ｆｐに対する阻止特性の変化を示しており、特に、ｄの値を徐々に増加させる度にあらわれる阻止帯域の減衰特性を示している。図８において、ａの曲線はｄの値が最も大きいときで、ｃの曲線は最も小さいときである。
【００４２】
図８を参照すると、阻止帯域の特性は変わっても通過帯域の挿入損失には影響がないことが分かる。
【００４３】
本実施形態における負荷キャパシタは、多段共振器の低インピーダンス部分と連結して共振器の物理的な長さを減らす働きをすると同時に、上端帯域の阻止特性を改善させる。
【００４４】
下記の式５は、上端帯域の特定周波数に対して阻止をするためのＣＬ値を計算することが出来る式である。
【数５】
2008113432.tif 000007
【００４５】
上記式５からθｒに対応する共振器の物理的長さの値とＣLとの相関関係が分かる。
【００４６】
しかし、ＣLを大きくするほど負荷キャパシタのインピーダンスが小さくなり多くの信号が抜け出る。これにより、入力される信号の挿入損失が増加して無線通信システム全体の性能が落ちることになる。
【００４７】
従って、本発明では上端帯域の阻止特性及び物理的長さを決定するＣLの値を挿入損失との間に最適の値を実験を通して決定し、阻止特性が足りない分については、上記に記述した入出力端子の位置の調整によって特定周波数の阻止特性を改善させている。
【００４８】
図９は、本発明の一実施形態において負荷キャパシタの容量値を増加させた時の上端帯域の阻止特性及び阻止周波数の変化を示している。
【００４９】
図９において、（ｄ）の場合が、容量が最も大きい値であり、阻止周波数が中心周波数と近い値を示しているが、挿入損失と反射損失の値が悪くなっているのが示されている。従って、本実施形態で提案している通り、負荷キャパシタの容量値の効果を、タップ形態の入出力端子の位置により補償するのが好ましい。
【００５０】
一方、図１０は本発明の他の実施形態による積層型帯域通過フィルターの構造を説明するための図面で、図１１は図１０に図示したフィルターの等価回路図である。
【００５１】
本実施形態による積層型帯域通過フィルターは、図３の実施形態による積層型帯域通過フィルターにおいてノッチ用キャパシタＣｎ１，Ｃｎ２が追加された構造として理解でき、図３と同一符号で表示した構成要素は同一要素である。従って、本実施形態に関しては上記ノッチ用キャパシタＣｎ１，Ｃｎ２についてのみ説明する。
【００５２】
本実施形態において、共振器Ｑ１，Ｑ２の他端にはそれぞれノッチ用キャパシタＣｎ１，Ｃｎ２が電気的に容量結合されている。この場合、上記ノッチ用キャパシタＣｎ１，Ｃｎ２は誘電体層１０１ｅに形成されたノッチ用キャパシタパターンにより構成されている。
【００５３】
好ましくは、上記ノッチ用キャパシタＣｎ１，Ｃｎ２は共振器Ｑ１，Ｑ２の高インピーダンス部Ｌ１ｂ，Ｌ２ｂにそれぞれ連結され、第２接地面１０７ｂに連結されて接地される。
【００５４】
このように、共振器Ｑ１，Ｑ２の高インピーダンス部Ｌ１ｂ，Ｌ２ｂに連結されたノッチ用キャパシタＣｎ１，Ｃｎ２の構成は、フィルターの下端帯域の阻止特性を向上させるためのものである。
【００５５】
即ち、高インピーダンス部にキャパシタを連結し、キャパシタの端を接地した構造では、共振器とキャパシタとの関係によって、後述する式６を満足する周波数ωｓで共振が発生し、それによって阻止特性を改善させることが出来る。
【００５６】
このように、本実施形態による積層型帯域通過フィルターは、下端帯域の阻止特性を向上させるため、共振器の高インピーダンス部に連結されたノッチ用キャパシタを設けているが、高インピーダンス部にキャパシタを連結し端を接地した構造で、共振器とキャパシタの関係によって、下記の式６を満足する周波数ωｓで共振が発生するようにすることで、フィルターの阻止特性を改善させることが可能になる。
【数６】
2008113432.tif 000008
【００５７】
図１２は、本実施形態による帯域通過フィルターの阻止特性を表したグラフである。
【００５８】
図１２を参照すると、ｇの曲線は、タップ形態の入出力端子の位置と負荷キャパシタ容量値を適切に調整することによって実現される上端帯域の阻止特性を示し、ｈの曲線は、ノッチ用キャパシタの容量値を適切に設置することによって実現される下端帯域の阻止特性を示している。
【００５９】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有している者には自明である。
【図面の簡単な説明】
【００６０】
【図１】従来の積層型帯域通過フィルターの構造を説明するための図である。
【図２】図１に示したフィルターの等価回路図である。
【図３】本発明の一実施形態による積層型帯域通過フィルターの構造を説明するための図である。
【図４】図３に示したフィルターの等価回路図である。
【図５】本発明の一実施形態によるフィルターを構成する負荷キャパシタ、及び入出力端と連結された共振器を示す図である。
【図６】図５による共振器のインピーダンス比Ｒ及び高インピーダンス部と低インピーダンス部の相対的な長さの比ｕに応じた阻止周波数の特性の変化を示すグラフである。
【図７】本発明の一実施形態において、タップ形態の入出力端子が共振器に連結される位置による影響を説明するための図である。
【図８】本発明の一実施形態による入出力連結端子の位置の変化に応じた上端帯域の阻止周波数に対する阻止特性の変化を示すグラフである。
【図９】本発明の実施形態による負荷キャパシタの容量値を増加させることによる上端帯域の阻止特性及び阻止周波数の変化を示すグラフである。
【図１０】本発明の他の実施形態による積層型帯域通過フィルターの構造を説明するための図である。
【図１１】図１０に図示したフィルターの等価回路図である。
【図１２】図１０に図示した実施形態による帯域通過フィルターの阻止特性を示すグラフである。
【符号の説明】
【００６１】
１０１ａ〜１０１ｆ    誘電体層
１０２ａ，１０２ｂ    インダクタパターン
１０３ａ，１０３ｂ    キャパシタパターン
１０５ａ，１０５ｂ    負荷キャパシタパターン
１０７ａ，１０７ｂ    接地面
【図１】
2008113432.tif 000009
【図２】
2008113432.tif 000010
【図３】
2008113432.tif 000011
【図４】
2008113432.tif 000012
【図５】
2008113432.tif 000013
【図６】
2008113432.tif 000014
【図７】
2008113432.tif 000015
【図８】
2008113432.tif 000016
【図９】
2008113432.tif 000017
【図１０】
2008113432.tif 000018
【図１１】
2008113432.tif 000019
【図１２】
2008113432.tif 000020