(57)【要約】【課題】スクリーン印刷法により、インクの滲みや裏周りが防止され、印刷形状が安定化されたパターン形成方法およびこれを用いた半導体装置の製造方法を提供する。【解決手段】基板１１上に、ソース・ドレイン電極１２と、ゲート絶縁膜と、有機半導体層と、ゲート電極とをこの順に積層してなる半導体装置の製造方法において、基板１１上に導電性膜１２’を介して撥液層Ａ1を形成した後、スクリーン印刷法により、レジストインクＲ1’を印刷することで、撥液層Ａ1上にレジストパターンＲ1を形成し、このレジストパターンＲ1をマスクに用いて、導電性膜１２’をエッチングすることで、ソース・ドレイン電極１２を形成することを特徴とするパターン形成方法および半導体装置の製造方法である。【選択図】図１
2008205144.tif 000002
【特許請求の範囲】
【請求項１】
基板上に撥液性を有する撥液層を形成する第１工程と、
スクリーン印刷法により、前記撥液層上にインクを印刷することで、パターンを形成する第２工程とを有する
ことを特徴とするパターン形成方法。
【請求項２】
請求項１記載のパターン形成方法において、
前記第１工程では、前記基板の表面にフッ素含有表面処理剤またはシリコン含有表面処理剤を塗布することで、前記撥液層を形成する
ことを特徴とするパターン形成方法。
【請求項３】
請求項１記載のパターン形成方法において、
前記基板の表面側には導電性膜が設けられており、
前記第２工程では、前記撥液層上にレジストインクを印刷することで、レジストパターンを形成し、
前記第２工程の後に、前記レジストパターンをマスクに用いて、前記撥液層と前記導電性膜をエッチングすることで、導電性パターンを形成した後、前記レジストパターンと前記撥液層を除去する工程を行う
ことを特徴とするパターン形成方法。
【請求項４】
請求項１記載のパターン形成方法において、
前記第２工程では、前記撥液層上に導電性インクを印刷することで、導電性パターンを形成する
ことを特徴とするパターン形成方法。
【請求項５】
請求項４記載のパターン形成方法において、
前記撥液層は絶縁膜で構成されている
ことを特徴とするパターン形成方法。
【請求項６】
基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置の製造方法において、
前記ソース・ドレイン電極または前記ゲート電極を形成する工程では、
下地層上に導電性膜を介して撥液性を有する撥液層を形成した後、スクリーン印刷法により、前記撥液層上にレジストインクを印刷することで、レジストパターンを形成し、このレジストパターンをマスクに用いて、前記導電性膜をエッチングすることで、前記ソース・ドレイン電極または前記ゲート電極を形成した後、前記レジストパターンと前記撥液層を除去する
ことを特徴とする半導体装置の製造方法。
【請求項７】
基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置の製造方法において、
前記ソース・ドレイン電極または前記ゲート電極を形成する工程では、
下地層上に撥液性を有する撥液層を形成した後、スクリーン印刷法により、当該撥液層上に導電性インクを印刷することで、前記ソース・ドレイン電極または前記ゲート電極を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法および半導体装置の製造方法に関し、さらに詳しくは、有機半導体層を有する薄膜トランジスタの電極パターン形成方法およびこれを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の真空プロセスやフォトリソグラフィーを用いて製造されている半導体層としてシリコン系材料を用いたシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）に代わり、塗布・印刷プロセスを用いて作製することのできる有機ＴＦＴの研究開発が盛んになってきている。その有機ＴＦＴアレイの配線印刷プロセスの候補の一つとして、ＰＤＰ（Plasma Display Panel)の量産にも採用されているスクリーン印刷法が検討されている（例えば、特許文献１参照）。
【０００３】
スクリーン印刷法では、高分解メッシュを用いることで、１０μｍ〜２０μｍ程度の微細配線の印刷が可能となってきているが、高分解メッシュは高価格であるため、量産の際に用いることが難しい。
【０００４】
そこで、スクリーン印刷版の乳剤部の被印刷物に対する面に撥水性の処理を施すことにより、インクの滲みや裏周りを防止し、印刷したパターン形状の安定化を図る方法が報告されている（例えば、特許文献２〜５参照）。
【０００５】
【特許文献１】特開２００６−１３４３３号公報
【特許文献２】特開昭６０−２０８８９０号公報
【特許文献３】特開平５−８０５２２号公報
【特許文献４】特開平８−１５６４３９号公報
【特許文献５】特開２００５−９６４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述した特許文献２〜５に記載された方法では、インクの滲みや裏周りの防止が不十分であり、１０μｍ〜２０μｍ程度の微細な電極パターンを、寸法制御性よく安定して形成することは難しい、という問題がある。
【０００７】
上述したような課題を解決するために、本発明は、スクリーン印刷法により、インクの滲みや裏周りを確実に防止し、微細なパターンを寸法制御性よく安定して形成することが可能なパターン形成方法およびこれを用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述したような目的を達成するために、本発明のパターン形成方法は、基板上に撥液性を有する撥液層を形成する第１工程と、スクリーン印刷法により、前記撥液層上にインクを印刷することで、パターンを形成する第２工程とを有することを特徴としている。
【０００９】
このようなパターン形成方法によれば、スクリーン印刷法により、基板上に設けられた撥液層上にインクを印刷して、パターンを形成することから、背景技術で説明した被印刷物に対する面に撥水性の処理が施されたスクリーン印刷版を用いる場合と比較して、スクリーン印刷版を被印刷面から離間した後も撥液状態が維持されるため、より確実にインクの滲みや裏周りを防止することが可能となる。これにより、微細なパターンを寸法制御性よく、安定して形成することが可能となる。
【００１０】
また、本発明における半導体装置の第１の製造方法は、基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置の製造方法において、ソース・ドレイン電極またはゲート電極を形成する工程では、下地層上に導電性膜を介して撥液性を有する撥液層を形成した後、スクリーン印刷法により、撥液層上にレジストインクを印刷することで、レジストパターンを形成し、このレジストパターンをマスクに用いて、導電性膜をエッチングすることで、ソース・ドレイン電極またはゲート電極を形成した後、レジストパターンと撥液層とを除去することを特徴としている。
【００１１】
このような半導体装置の第１の製造方法によれば、ソース・ドレイン電極またはゲート電極を形成する工程において、スクリーン印刷法により、導電性膜上に設けられた撥液層上にレジストインクを印刷することで、レジストパターンを形成するため、スクリーン印刷版を被印刷面から離間した後も撥液状態が維持され、より確実にレジストインクの滲みや裏回りを防止することが可能となる。これにより、微細なレジストパターンを寸法制御性よく、安定して形成することが可能となるため、このレジストパターンをマスクに用いた、導電性膜のエッチングにより、ソース・ドレイン電極またはゲート電極を形成することで、ソース・ドレイン電極またはゲート電極が寸法制御性よく、安定して形成される。
【００１２】
また、本発明における半導体装置の第２の製造方法は、基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置の製造方法において、ソース・ドレイン電極またはゲート電極を形成する工程では、下地層上に撥液性を有する撥液層を形成した後、スクリーン印刷法により、撥液層上に導電性インクを印刷することで、ソース・ドレイン電極またはゲート電極を形成することを特徴としている。
【００１３】
このような半導体装置の第２の製造方法によれば、ソース・ドレイン電極またはゲート電極を形成する工程において、スクリーン印刷法により、撥液層上に導電性インクを印刷することで、ソース・ドレイン電極またはゲート電極を形成するため、スクリーン印刷版を被印刷面から離間した後も撥液状態が維持され、より確実に導電性インクの滲みや裏周りを防止することが可能となる。これにより、ソース・ドレイン電極またはゲート電極からなる微細なパターンが寸法制御性よく、安定して形成される。
【発明の効果】
【００１４】
以上、説明したように、本発明のパターン形成方法によれば、より確実にインクの滲みや裏周りが防止されるため、微細なパターンを寸法制御性よく、安定して形成することが可能となる。このため、これを用いた半導体装置の製造方法によれば、ソース・ドレイン電極またはゲート電極を寸法制御性よく、安定して形成することができる。したがって、スクリーン印刷法により、半導体装置の微細な電極パターンを形成することができ、製造工程を簡略化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
（第１実施形態）
本発明のパターン形成法に係わる実施の形態の一例を、トップゲート・ボトムコンタクト型の薄膜トランジスタからなる半導体装置の製造方法を例にとり、図１の製造工程断面図によって説明する。ここでは、塗布法により下地層上の全域に導電性膜を形成した後に、導電性膜上にレジストパターンを形成し、このレジストパターンをマスクに用いたエッチングにより導電性パターンを形成する「サブトラクティブ法」について説明する。
【００１７】
まず、図１（ａ）に示すように、例えばガラス基板からなる基板１１上には、例えば銀（Ａｇ）からなる導電性膜１２’が５０ｎｍの膜厚で設けられている。
【００１８】
上記基板１１としては、上述したガラス基板の他に、石英基板、プラスチック基板、絶縁性被膜のコートされた金属シートが用いられる。また、導電性膜１２’としては、上述したＡｇ以外に、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはニッケル（Ｎｉ）等の金属、またはその合金もしくはＩＴＯ（Indium Thin Oxide)が用いられ、膜厚は２０ｎｍ〜１μｍの範囲であることとする。
【００１９】
次に、上記導電性膜１２’の表面に、撥液性を有する表面処理剤を塗布することで、撥液層Ａ1を形成する。これにより、導電性膜１２’の表面が撥液層Ａ1で覆われるため、表面張力が低下する。ここで、撥液性を有する表面処理剤としては、フッ素含有表面処理剤またはシリコン含有表面処理剤が挙げられる。ここでは、上記導電性膜１２’の表面に、例えばパーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液からなるフッ素含有表面処理剤を塗布することとする。その後、１００℃で１０分加熱処理することで、撥液性を有する撥液層Ａ1が形成される。
【００２０】
上記撥液層Ａ1は、水に対する接触角が９０°以上、望ましくは１００°以上、表面張力が２０ｍＮ／ｍ以下となるように形成されることが好ましく、これにより、後工程で、スクリーン印刷を行う際のインクの滲みや裏回りを確実に防止し、寸法制御性よく、安定してパターンを形成することが可能となる。また、この撥液層Ａ1は後工程で除去することから、撥液性を呈する範囲で薄膜である方が好ましく、５ｎｍ以下の膜厚、さらには、１ｎｍ程度の膜厚で塗布されていることが好ましい。なお、撥液層Ａ1の表面の撥液性が維持されれば、撥液層Ａ1中に数μｍ程度の多少のボイド（空隙）があっても構わない。
【００２１】
上記以外のフッ素含有表面処理剤としては、上記以外のパーフルオロアルキル基含有オリゴマー（例えば大日本インキ化学工業社製Ｒ−０８、Ｒ−３０）や、フッ素含有樹脂からなるフッ素化合物の含有溶液が挙げられ、フッ素含有樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ）、非晶質のパーフルオロ樹脂（例えば旭硝子製サイトップ）、フッ素化ポリイミドが挙げられる。また、フッ素含有表面処理剤として、住友スリーエム株式会社製、３ＭノベックＥＧＣ−１７００エレクトロニックコーティング剤を用いることも可能である。
【００２２】
また、シリコン含有表面処理剤としては、シロキサンポリマーの含有溶液（例えばビックケミー・ジャパン株式会社製ＢＹＫシリーズ）が挙げられる。さらには、フッ素含有樹脂とシロキサンのグラフトポリマー含有溶液でもよい。
【００２３】
一方、スクリーン印刷に用いるスクリーン印刷版２０は、例えば５００メッシュのスクリーンメッシュ２１を備えており、スクリーンメッシュ２１には、インクの通過を阻止する乳剤２２がパターン形成されている。すなわち、スクリーンメッシュ２１における乳剤２２の非形成領域２３を通過したインクが転写されるように構成されており、印刷されたパターンの膜厚は乳剤２２の厚みにより規定される。
【００２４】
そして、図１（ｂ）に示すように、上述したようなスクリーン印刷版２０の一主面側を、撥液層Ａ1の表面に接触させて、スクレッパー（図示省略）により、スクリーン印刷版２０の乳剤２２の非形成領域２３にレジストインクＲ1’を充填する。その後、スキージ２４を一定圧力で掃引することで、余剰なレジストインクＲ1’を除去する。
【００２５】
ここで、上記レジストインクＲ1’は、ノボラック樹脂、ポリビニルフェノール樹脂などのフェノール樹脂、マレイン酸樹脂、ビニル樹脂、アクリル樹脂、エポキシ樹脂を主成分として構成される。
【００２６】
続いて、図１（ｃ）に示すように、上記スクリーン印刷版２０（前記図１（ｂ）参照）を基板１１から離間させることで、撥液層Ａ1上にレジストインクＲ1’（前記図１（ｂ）参照）が印刷され、レジストパターンＲ1が形成される。この際、撥液層Ａ1上にレジストインクＲ1’が印刷されることで、スクリーン印刷版２０を被印刷面から離間した後も撥液状態が維持され、撥液層Ａ1のレジストインクＲ1’に対する撥液性が維持された状態となり、インクの滲みや裏周りが確実に防止され、レジストパターンＲ1が寸法制御性よく、安定して形成される。
【００２７】
次いで、図１（ｄ）に示すように、レジストパターンＲ1をマスクに用いて、上記撥液層Ａ1と導電性膜１２’（前記図１（ｃ）参照）をエッチングすることで、ソース・ドレイン電極１２（導電性パターン）を形成する。この場合には、レジストパターンＲ1が設けられた状態の基板１１をＡｇのエッチング液（例えば関東化学社製  混酸ＳＥＡ−１）に浸漬させることにより、レジストパターンＲ1から露出された撥液層Ａ1および導電性膜１２’を除去することで、ソース・ドレイン電極１２が形成される。なお、このエッチングにより、上記撥液層Ａ1もパターニングされるが、上述したように、撥液層Ａ1は５ｎｍ以下の薄膜で形成されるため、導電性膜１２’のエッチングの障害になることはない。
【００２８】
その後、図２（ｅ）に示すように、例えばＮ−メチル−２−ピロリドン溶液を用いてレジストパターンＲ1（前記図１（ｄ）参照）と撥液層Ａ1（前記図１（ｄ）参照）を除去する。ここで、上記撥液層Ａ1が除去されることで、ソース・ドレイン電極１２と、後工程でソース・ドレイン電極１２上に形成される有機半導体層との間に生じる撥液層Ａ1の残存による密着性の低下を防止することができる。なお、撥液層Ａ1の除去は、ソース・ドレイン電極１２表面の水に対する接触角を測定することで確認することができ、Ｎ−メチル−２−ピロリドン溶液を用いた場合には、ソース・ドレイン電極１２の水に対する接触角が、撥液層Ａ1を形成する前の値に戻ることが確認されている。
【００２９】
また、ここでは、レジストパターンＲ1と撥液層Ａ1とを除去する溶剤として、Ｎ−メチル−２−ピロリドン溶液を用いた例について説明したが、３重量％水酸化ナトリウム溶液を用いてもよい。また、ここでは、レジストパターンＲ1と撥液層Ａ1とを同一工程で除去する例について説明したが、２段階でそれぞれ除去してもよい。ただし、レジストパターンＲ1と撥液層Ａ1とを同一工程で除去する方が工程が簡略化されるため、好ましい。例えば、レジストパターンＲ1を除去する溶剤としては、炭化水素系溶剤、アルコール系溶剤、エーテル系溶剤、エステル系溶剤、ケトン系溶剤などがあるため、これに、上記撥液層Ａ1の構成材料が溶解可能な溶剤を添加してもよい。また、上記に列記した溶剤の中から、上記撥液層Ａ1の構成材料が溶解可能な溶剤を選択して用いてもよい。
【００３０】
以上のようにして、基板１１上にソース・ドレイン電極１２を形成した後、図２（ｆ）に示すように、ソース・ドレイン電極１２を覆う状態で、基板１１上に、有機半導体層１３を形成する。ここでは、例えばスピンコート法により、ペンタセン誘導体の１ｗｔ％トルエン溶液を塗布した後、１００℃で溶媒を揮発させて５０ｎｍの有機半導体層１３を形成する。
【００３１】
ここで、有機半導体層１３としては、上記ペンタセン誘導体の他に、ポリチオフェン、フルオレン−チオフェンコポリマー、ポリアリルアミン等の高分子材料、または、ルブレン、チオフェンオリゴマー、ナフタセン誘導体等の低分子材料を用いてもよい。
【００３２】
また、有機半導体層１３の形成方法としては、上記スピンコート法の他に、インクジェット法、ディスペンサー法、フレキソ印刷法、グラビア印刷法、オフセット印刷法等の印刷方法により形成してもよい。なお、ここでは、有機半導体層１３をベタ膜状に形成する例について説明するが、各種印刷法により有機半導体層１３を各素子毎にパターンニングしてもよく、シャドウマスクを用いた真空蒸着法により有機半導体層１３をパターン形成してもよい。
【００３３】
次いで、有機半導体層１３上に、例えばポリビニルフェノール（ＰＶＰ）からなるゲート絶縁膜１４を４μｍの膜厚で形成する。ゲート絶縁膜１４としては、上記ＰＶＰの他に、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリイミド、ポリビニルアルコール（ＰＶＡ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリイソブチレン（ＰＩＢ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレンテレフタラート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ベンゾシクロブテン（ＢＣＢ）等を用いることができる。
【００３４】
次に、ソース・ドレイン電極１２と同様の方法により、ゲート絶縁膜１４上にゲート電極を形成する。すなわち、図２（ｆ）に示すように、ゲート絶縁膜１４上に、例えばＡｇからなる導電性膜１５’を形成した後、導電性膜１５’の表面にパーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液を塗布し、１００℃で１０分加熱処理することで、撥液層Ａ2を形成する。続いて、スクリーン印刷法により、撥液層Ａ2に、レジストインク（図示省略）を印刷することで、レジストパターンＲ2を形成する。
【００３５】
次いで、図２（ｇ）に示すように、レジストパターンＲ2をマスクに用いて、上記撥液層Ａ2と導電性膜１５’（前記図２（ｆ）参照）をエッチングすることで、ゲート電極１５（導電性パターン）を形成する。ここでは、レジストパターンＲ2が設けられた状態の基板１１をＡｇのエッチング液（例えば関東化学社製  混酸ＳＥＡ−１）に浸漬させることにより、レジストパターンＲ2から露出された撥液層Ａ2および導電性膜１５’を除去することで、ゲート電極１５を形成する。
【００３６】
その後、図２（ｈ）に示すように、例えばＮ−メチル−２−ピロリドン溶液を用いてレジストパターンＲ2（前記図１（ｄ）参照）と撥液層Ａ2（前記図１（ｄ）参照）を除去する。ここで、上記撥液層Ａ2が除去されることで、ゲート電極１５と、ゲート電極１５上に形成される層間絶縁膜（図示省略）との間に生じる撥液層Ａ2の残存による密着性の低下を防止することができる。
【００３７】
なお、上述した図２（ｆ）〜（ｈ）を用いて説明した工程において、導電性膜１５’、撥液層Ａ2およびレジストインク、撥液層Ａ2と導電性膜１５’のエッチング液、レジストパターンＲ2と撥液層Ａ2の除去溶剤には、図１（ａ）〜図２（ｅ）を用いて説明した導電性膜１２’、撥液層Ａ1およびレジストインクＲ1、撥液層Ａ1と導電性膜１２’のエッチング液、レジストパターンＲ1と撥液層Ａ1の除去溶剤と同一の材料をそれぞれ用いることが可能である。
【００３８】
以上のようにして、基板１１上にソース・ドレイン電極１２、有機半導体層１３、ゲート絶縁膜１４、ゲート電極１５がこの順に積層されたトップゲート・ボトムコンタクト型の薄膜トランジスタが形成される。
【００３９】
このようなパターン形成方法および半導体装置の製造方法によれば、スクリーン印刷法により撥液層Ａ1、Ａ2上にレジストパターンＲ1、Ｒ2が形成されるため、レジストインクの滲みおよび裏回りを防止し、レジストパターンＲ1、Ｒ2を寸法制御性よく、安定して形成することができる。よって、このレジストパターンＲ1、Ｒ2をマスクに用いたエッチングにより、ソース・ドレイン電極１２およびゲート電極１５を形成することで、これらを寸法制御性よく安定して形成することができる。なお、本実施形態の製造方法を用いることで、１０ｎｍ〜２０ｎｍの微細な電極パターンを形成可能であることが確認されている。
【００４０】
また、本実施形態のパターン形成方法および半導体装置の製造方法によれば、撥液層Ａ1、Ａ2を除去することから、撥液層Ａ1、Ａ2の残存に起因する密着性の低下を防止することができる。
【００４１】
（第２実施形態）
本実施形態においては、直接金属ペーストを印刷するアディティブ法について、図３〜図４の製造工程断面図を用いて説明する。
【００４２】
まず、図３（ａ）に示すように、例えばガラス基板からなる基板３１上に、撥液性を有する表面処理剤を塗布することで、撥液層Ｂ1を形成する。ここでは、撥液性を有する表面処理剤として、パーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液を塗布し、１００℃で１０分加熱処理することで、撥液層Ｂ1を形成する。
【００４３】
ここで、表面処理剤としては、第１実施形態の撥液層Ａ1と同様のものを用いることが可能であるが、本実施形態においては、後工程で撥液層Ｂ1を除去しないため、撥液層Ｂ1の残存による基板１１とソース・ドレイン電極との密着性が低下する可能性がある。このため、上述した撥液性を有するフッ素含有表面処理剤またはシリコン含有表面処理剤における、フッ素化合物またはシリコン化合物の濃度を０．０１wt％〜０．５wt％の範囲に調整することが好ましい。上記範囲でフッ素化合物またはシリコン化合物を含む表面処理剤を用いることで、後工程でスクリーン印刷を行う際のインクの滲みおよび裏回りが防止できるだけでなく、撥液層Ｂ1の残存による基板１１とソース・ドレイン電極との密着性の低下を防止することが可能となる。
【００４４】
次に、上述したようなスクリーン印刷版２０の一主面側を、撥液層Ｂ1の表面に接触させて、スクレッパー（図示省略）により、スクリーン印刷版２０の乳剤２２の非形成領域２３に例えば銀ペーストからなる導電性インク３２’を充填する。その後、スキージ２４を一定圧力で掃引することで、余剰な導電性インク３２’を除去する。また、導電性インク３２’は銀の他に金、白金、パラジウム等の金属や、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］、ポリアニリン（ＰＡＮＩ）からなる導電性有機材料を用いることもできる。
【００４５】
次いで、図３（ｂ）に示すように、上記スクリーン印刷版２０（前記図３（ａ）参照）を基板１１から離間させることで、撥液層Ｂ1上に導電性インク３２’（前記図３（ａ）参照）が印刷され、ソース・ドレイン電極３２（導電性パターン）が形成される。この際、撥液層Ｂ1上に導電性インク３２’が印刷されることで、スクリーン印刷版２０を被印刷面から離間した後も撥液状態が維持され、導電性インク３２’の滲みや裏回りが確実に防止され、ソース・ドレイン電極３２が寸法制御性よく形成される。
【００４６】
その後、図３（ｃ）に示すように、ソース・ドレイン電極３２をマスクに用いて、上記撥液層Ｂ1をエッチングする。この場合には、ソース・ドレイン電極３２が設けられた状態の基板３１を例えばＮ−メチル−２−ピロリドン溶液に浸漬させることにより、ソース・ドレイン電極３２の直下以外の撥液層Ｂ1を除去する。
【００４７】
続いて、図３（ｄ）に示すように、ソース・ドレイン電極３２を覆う状態で、基板３１上に、有機半導体層３３を形成する。ここでは、例えばスピンコート法により、ペンタセン誘導体の１ｗｔ％トルエン溶液を塗布した後、１００℃で溶媒を揮発させて５０ｎｍの有機半導体層１３を形成する。
【００４８】
次いで、有機半導体層３３上に、例えばＰＶＰからなるゲート絶縁膜３４を４μｍの膜厚で形成する。
【００４９】
次に、上述したソース・ドレイン電極３２と同様の方法により、ゲート絶縁膜３４上にゲート電極を形成する。すなわち、図４（ｅ）に示すように、ゲート絶縁膜３４上に、撥液性を有する表面処理剤を塗布することで、撥液層Ｂ2を形成する。ここでは、撥液性を有する表面処理剤として、パーフルオロアルキル基含有オリゴマー（例えば、大日本インキ化学工業社製ディフェンサＭＣＦ３５０ＳＦ）の０．５wt％プロピレングリコールモノメチルエーテルアセテート溶液を塗布し、１００℃で１０分加熱処理することで、撥液層Ｂ2を形成する。ここで、表面処理剤としては、上述した撥液層Ｂ1と同一材料を同一の濃度範囲で用いることができる。
【００５０】
次に、図４（ｆ）に示すように、スクリーン印刷法により、例えば銀ペーストからなる導電性インク（図示省略）を印刷することで、ゲート電極３５（導電性パターン）を形成する。
【００５１】
その後、図４（ｇ）に示すように、例えばＮ−メチル−２−ピロリドン溶液に浸漬させることにより、ゲート電極３５の直下以外の撥液層Ｂ2を除去する。
【００５２】
以上のようにして、基板３１上にソース・ドレイン電極３２、有機半導体層３３、ゲート絶縁膜３４、ゲート電極３５がこの順に積層されたトップゲート・ボトムコンタクト型の薄膜トランジスタが形成される。なお、基板３１、有機半導体層３３、ゲート絶縁膜３４の構成材料としては、第１実施形態で図１〜図２を用いて説明した、基板１１、有機半導体層１３、ゲート絶縁膜１４と同一の材料を用いることができる。
【００５３】
このようなパターン形成方法および半導体装置の製造方法によれば、ソース・ドレイン電極３２またはゲート電極３５を形成する工程において、スクリーン印刷法により、撥液層Ｂ1、Ｂ2上に導電性インクを印刷することで、ソース・ドレイン電極３２またはゲート電極３５を形成するため、より確実に導電性インクの滲みや裏周りを防止することができる。これにより、ソース・ドレイン電極３２またはゲート電極３５を寸法制御性よく、安定して形成することができる。なお、本実施形態の製造方法を用いることで、１０ｎｍ〜２０ｎｍの微細な電極パターンを形成可能であることが確認されている。
【００５４】
（変形例１）
また、第２実施形態の図４（ｅ）を用いて説明した工程において、ゲート絶縁膜３４が撥液層Ｂ2を兼ねてもよい。
【００５５】
この場合には、図５（ａ）に示すように、ゲート絶縁膜３４の構成材料として用いるＰＶＰに、撥液性を有する表面処理剤を添加することで、撥液性を有するゲート絶縁膜３４’を形成する。この場合には、表面処理剤として、フッ素含有表面処理剤またはシリコン含有表面処理剤を０．０１wt％〜０．５wt％の範囲で添加することで、撥液性を有するゲート絶縁膜３４’を形成する。
【００５６】
その後、図５（ｂ）に示すように、スクリーン印刷法により、ゲート絶縁膜３４’上に、例えば銀ペーストからなる導電性インクを印刷することで、ゲート電極３５を形成してもよい。
【００５７】
このようなパターン形成方法および半導体装置の製造方法によれば、スクリーン印刷法により、撥液性を有するゲート絶縁膜３４’上に導電性インクを印刷することで、ゲート電極３５を形成することから、第２実施形態と同様の効果を奏することができる。
【００５８】
また、本変形例のパターン形成方法および半導体装置の製造方法によれば、ゲート絶縁膜３４’が撥液層を兼ねることで、製造工程を簡略化することができる。
【００５９】
なお、上述した第１、第２実施形態および変形例１で説明した半導体装置の製造方法において、スクリーン印刷版２０の被印刷面と接する側に、撥液性を有する表面処理剤を塗布することで、本発明の効果をさらに向上させることができる。また、スクリーン印刷版２０に、８４０メッシュ以上の高分解メッシュを用いた場合には、さらなる微細な導電性パターンの形成が可能となる。
【００６０】
また、上述した第１、第２実施形態および変形例１では、トップゲート・ボトムコンタクト型のトランジスタ構造を有する半導体装置の製造方法の例について説明したが、トップゲート・トップコンタクト型、ボトムゲート・ボトムコンタクト型のボトムゲート・トップコンタクト型、のトランジスタ構造を製造する場合であっても適用可能である。さらに、本発明のパターン形成方法は、薄膜トランジスタの電極パターンの形成方法に限定されず、プリント配線板、ＲＦ−ＩＤタグ、様々なディスプレイ基板の電極パターンの形成にも適用可能である。
【実施例】
【００６１】
さらに、本発明の具体的な実施例について説明する。
【００６２】
（実施例１）
第１実施形態で、図１（ａ）〜図２（ｅ）を用いて説明した方法と同様の方法で、基板４１上に導電性パターン４２を、配線／配線間隔が３０μｍ／３０μｍとなるように形成した。
【００６３】
（比較例１）
上記実施零１に対する比較例１として、撥液層を形成しないこと以外は、実施例１と同様に基板４１上に導電性パターン４２’を配線／配線間隔が３０μｍ／３０μｍとなるように形成した。
【００６４】
実施例１および比較例１で形成した導電性パターンの光学顕微鏡写真を図５に示す。図５（ａ）に示す実施例１の導電性パターン４２は、図５（ｂ）に示す比較例１の導電性パターン４２’と比較して、滲みがなく、３０μｍ／３０μｍの間隔で導電性パターンを寸法制御性よく形成されることが確認された。また、比較例１では導電性パターン４２’の滲みやパターン形状の広がりが確認された。
【図面の簡単な説明】
【００６５】
【図１】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。
【図２】本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。
【図３】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図である（その２）。
【図４】本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図である（その２）。
【図５】本発明の半導体装置の製造方法に係る第２実施形態の変形例１を説明するための製造工程断面図である。
【図６】本発明の半導体装置の製造方法を用いて導電性パターンを形成した場合の    写真である。
【符号の説明】
【００６６】
１１…基板、１２，３２…ソース・ドレイン電極、１３，３３…有機半導体層、１４，３４…ゲート絶縁膜、１５，３５…ゲート電極、３２’…導電性インク、Ａ1，Ａ2，Ｂ1，Ｂ2…撥液層、Ｒ1’…レジストインク，Ｒ1，Ｒ2…レジストパターン、
【図１】
2008205144.tif 000003
【図２】
2008205144.tif 000004
【図３】
2008205144.tif 000005
【図４】
2008205144.tif 000006
【図５】
2008205144.tif 000007
【図６】
2008205144.tif 000008