(57)【要約】【課題】島状の半導体層を用いた場合でも、簡素な構成で半導体層の側面に寄生ＭＯＳトランジスタに発生することを確実に防止することができる半導体装置、電気光学装置および半導体装置の製造方法を提供すること。【解決手段】半導体装置１０ｘにおいて、電界効果型トランジスタ３０ｘは、下地絶縁層１２の上方に形成された島状の半導体層１ｔと、半導体層１ｔに形成されたソース領域１ｘ、チャネル領域１ｚ、およびドレイン領域１ｙと、半導体層１ｔの上面を覆うゲート絶縁層２ｙと、このゲート絶縁層２ｙの上層で半導体層１ｔと交差するように形成されたゲート電極３ｘとを備えており、半導体層１ｔの少なくともチャネル幅方向における側面１ｕは、サイドウォールからなる絶縁膜４ｘで覆われている。このため、側面１ｕは絶縁膜４ｘによってゲート電極３ｘに対してゲート絶縁層２ｙの膜厚よりも長い距離を隔てている。【選択図】図１
2008205247.tif 000002
【特許請求の範囲】
【請求項１】
下地絶縁層の上方に電界効果型トランジスタを有する半導体装置において、
前記電界効果型トランジスタは、前記下地絶縁層の上方に形成された島状の半導体層と、該半導体層に形成されたソース領域およびドレイン領域と、前記半導体層の上面を覆うゲート絶縁層と、該ゲート絶縁層の上層に形成されたゲート電極と、を備え、
前記半導体層の少なくともチャネル幅方向における側面は絶縁膜で覆われているとともに、当該側面は前記絶縁膜によって前記ゲート電極に対して前記ゲート絶縁層の膜厚よりも長い距離を隔てていることを特徴とする半導体装置。
【請求項２】
前記絶縁膜は、外側表面が断面円弧状に形成されたサイドウォールであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜は、前記下地絶縁層の上層に対して前記半導体層と同一の厚さに積層されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
請求項１乃至３の何れか一項に記載の半導体装置を備えた電気光学装置であって、
前記半導体装置は、複数の画素の各々に前記電界効果型トランジスタを画素スイッチング素子として備えた素子基板であることを特徴とする電気光学装置。
【請求項５】
下地絶縁層の上方に電界効果型トランジスタを有する半導体装置の製造方法において、
前記電界効果型トランジスタを形成するにあたっては、
前記下地絶縁層の上方に島状の半導体層を形成する半導体層形成工程と、
前記半導体層の表面側に当該半導体層よりも膜厚が厚い絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜のうち、前記半導体層の上面を覆う絶縁膜を除去する一方、当該絶縁膜を前記半導体層の少なくともチャネル幅方向における側面を覆うように残す絶縁膜部分除去工程と、
前記半導体層の上面を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、
ゲート電極を形成するゲート電極形成工程と、
を行なうことを特徴とする半導体装置の製造方法。
【請求項６】
前記絶縁膜部分除去工程では、前記絶縁膜に異方性エッチングを行なって当該絶縁膜を除去することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜部分除去工程では、前記絶縁膜に化学機械研磨を行なって当該絶縁膜を除去することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタを有する半導体装置、この半導体装置を素子基板として用いた電気光学装置、および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化に伴い、低消費電力で高速動作性を実現できる半導体装置として、ＳＯＩ（Silicon On Insulator）層に形成された層に形成された電界効果型トランジスタが注目されている。このように、絶縁層上に形成された半導体層を素子分離する方法の一つにメサ（ＭＥＳＡ）型の素子分離方法がある。メサ型による素子分離では、絶縁層上の半導体層を絶縁層が露出するまで部分的に除去することにより、絶縁層上に島状の半導体層を形成することで素子分離を行なう（例えば、特許文献１）。
【０００３】
このような構成の電界効果型トランジスタは、例えば、図１０（ａ）、（ｂ）、（ｃ）に示すように、下地絶縁層１２と、この下地絶縁層の上方に形成された島状の半導体層１ｔと、半導体層１ｔに形成されたソース領域１ｘ、チャネル領域１ｚ、およびドレイン領域１ｙと、半導体層１ｔの全面を覆うゲート絶縁層２ｘと、このゲート絶縁層２ｘの上層で半導体層１ｔと交差するように形成されたゲート電極３ｘとを備えている。
【０００４】
しかしながら、メサ型の素子分離方法により島状の半導体層１ｔを形成した場合、島状の半導体層１ｔのチャネル幅方向の側面１ｕにおいて、寄生ＭＯＳ（Metal Oxide Semiconductor）トランジスタが生じてしまうことがある。このように寄生ＭＯＳトランジスタが生じる一因としては、次のようなことが考えられる。島状の半導体層１ｔに対してゲート電極３ｘを形成したとき、ゲート電極３ｘはゲート絶縁層２ｘを介し、半導体層１ｔの上面１ｗと側面１ｕとを覆うため、側面１ｕの上端部１ｖは、上方からの電界と側面１ｕからの電界の影響を受けることになり、電界集中により、チャネルが形成されやすくなり、通常の閾値電圧より低い閾値電圧を持つ寄生ＭＯＳが発生するのである。
【０００５】
そこで、図１０（ａ）、（ｃ）に点線で示すように、島状の半導体層１ｔの外周端部に対して、側面１ｕに沿ってソース領域１ｘおよびドレイン領域１ｙと異なる導電型の不純物領域を形成することが提案されている（特許文献２参照）。
【特許文献１】特開平６−２６８２２４号公報
【特許文献２】特開２００５−３１１２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に係る構成では、島状の半導体層１ｔに対して、ソース領域１ｘおよびドレイン領域１ｙと異なる導電型の不純物を導入するためのマスクをゲート絶縁層２ｘの上に形成した後、マスクをエッチングにより除去する必要があり、ゲート絶縁層２ｘが汚染されるという問題点がある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、島状の半導体層を用いた場合でも、簡素な構成で半導体層の側面に寄生ＭＯＳトランジスタに発生することを確実に防止することができる半導体装置、電気光学装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、下地絶縁層の上方に電界効果型トランジスタを有する半導体装置において、前記電界効果型トランジスタは、前記下地絶縁層の上方に形成された島状の半導体層と、該半導体層に形成されたソース領域およびドレイン領域と、前記半導体層の上面を覆うゲート絶縁層と、該ゲート絶縁層の上層に形成されたゲート電極と、を備え、前記半導体層の少なくともチャネル幅方向における側面は絶縁膜で覆われているとともに、当該側面は前記絶縁膜によって前記ゲート電極に対して前記ゲート絶縁層の膜厚よりも長い距離を隔てていることを特徴とする。
【０００９】
上記課題を解決するために、本発明では、下地絶縁層の上方に電界効果型トランジスタを有する半導体装置の製造方法において、前記電界効果型トランジスタを形成するにあたっては、前記下地絶縁層の上方に島状の半導体層を形成する半導体層形成工程と、前記半導体層の表面側に当該半導体層よりも膜厚が厚い絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜のうち、前記半導体層の上面を覆う絶縁膜を除去する一方、当該絶縁膜を前記半導体層の少なくともチャネル幅方向における側面を覆うように残す絶縁膜部分除去工程と、前記半導体層の上面を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、ゲート電極を形成するゲート電極形成工程と、を有することを特徴とする。
【００１０】
島状の半導体層を用いて電界効果型トランジスタを形成すると、島状の半導体層のチャネル幅方向における側面の上端部は、上方からの電界と、側面からの電界の双方の影響を受けるため、電界が集中し、チャネルが形成されやすくなるので、通常の閾値電圧より低い閾値電圧を持つ寄生ＭＯＳが発生することになるが、本発明では、半導体層の少なくともチャネル幅方向における側面が絶縁膜で覆われ、この絶縁膜によって、側面はゲート電極に対して、ゲート絶縁層の厚さよりも長い距離を隔てている。従って、島状の半導体層のチャネル幅方向における側面の上端部には、側面からの電界の影響が及ばないので、寄生ＭＯＳが発生しない。それ故、歪みのない電流−電圧特性を備えた電界効果型トランジスタを実現することができる。
【００１１】
本発明において、前記絶縁膜は、例えば、外側表面が断面円弧状に形成されたサイドウォールである。この場合、本発明に係る半導体装置の製造方法では、前記絶縁膜部分除去工程において、前記絶縁膜に異方性エッチングを行なって当該絶縁膜を除去する。
【００１２】
本発明において、前記絶縁膜は、前記下地絶縁層の上層に対して前記半導体層と同一の厚さに積層されている構成を採用してもよい。この場合、本発明に係る半導体装置の製造方法では、前記絶縁膜部分除去工程において、前記絶縁膜に化学機械研磨（ＣＭＰ／Chemical Mechanical Polishing）を行なって当該絶縁膜を除去する。
【００１３】
本発明に係る半導体装置は、液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置に用いることができ、この場合、前記半導体装置は、複数の画素の各々に前記電界効果型トランジスタを画素スイッチング素子として備えた素子基板として構成される。
【発明を実施するための最良の形態】
【００１４】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明では、図１０を参照して説明した構成との対応関係が分かりやすいように、共通する機能を有する部分には同一の符号を付してある。
【００１５】
［実施の形態１］
図１（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の電界効果型トランジスタの平面図、Ａ１−Ａ１′断面図、およびＢ１−Ｂ１′断面図である。
【００１６】
図１（ａ）、（ｂ）、（ｃ）に示すように、本形態の半導体装置１０ｘは、基板１０ｙの上面に下地絶縁層１２を備えているとともに、この下地絶縁層１２の上方に電界効果型トランジスタ３０ｘを備えている。本形態において、電界効果型トランジスタ３０ｘは、下地絶縁層１２の上方に形成された島状の半導体層１ｔと、半導体層１ｔに形成されたソース領域１ｘ、チャネル領域１ｚ、およびドレイン領域１ｙと、半導体層１ｔの上面を覆うゲート絶縁層２ｙと、このゲート絶縁層２ｙの上層で半導体層１ｔと交差するように形成されたゲート電極３ｘとを備えている。ゲート電極３ｘの上層には層間絶縁膜７が形成されており、層間絶縁膜７の上層に形成されたソース電極６ｘおよびドレイン電極６ｙは各々、層間絶縁膜７およびゲート絶縁層２ｙを貫通するコンタクトホール７ｘ、７ｙを介してソース領域１ｘおよびドレイン領域１ｙに電気的に接続されている。
【００１７】
また、本形態では、半導体層１ｔの少なくともチャネル幅方向における側面１ｕは絶縁膜４ｘで覆われている。このため、側面１ｕは絶縁膜４ｘによってゲート電極３ｘに対してゲート絶縁層２ｙの膜厚よりも長い距離を隔てている。ここで、絶縁膜４ｘは、半導体層１ｔの側面１ｕを覆うように形成された円弧状の表面形状を有するサイドウォールであり、下地絶縁層１２上の他の領域からは除去されている。なお、本形態では、半導体層１ｔのチャネル長方向における側面１ｕも絶縁膜４ｘ（サイドウォール）で覆われている。
【００１８】
（製造方法）
図２を参照して、本形態の半導体装置１０ｘの製造工程のうち、電界効果型トランジスタ３０ｘを形成する工程を中心に説明する。図２（ａ）〜（ｆ）は、本形態の半導体装置１０ｘの製造方法を示す工程断面図である。
【００１９】
まず、半導体層形成工程では、図２（ａ）に示すように、基板１０ｘに対して下地絶縁膜１２を挟んで、単結晶シリコン層、アモルファスシリコン層、多結晶シリコン層、シリコンゲルマニウム層などからなる半導体層１が形成されたＳＯＩ基板を準備する。本形態において、半導体層１は単結晶シリコン層であり、基板１０ｘは石英基板やハードガラスである。次に、図２（ｂ）に示すように、フォトリソグラフィ技術を用いて、半導体層１をパターニングし、島状の半導体層１ｔを形成する。
【００２０】
次に、絶縁膜形成工程では、図２（ｃ）に示すように、半導体層１ｔの表面側に半導体層１ｔよりも膜厚が厚い絶縁膜４を形成する。具体的には、常圧または減圧ＣＶＤ法や、ＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜などからなる絶縁膜４を形成する。
【００２１】
次に、絶縁膜部分除去工程では、図２（ｄ）に示すように、絶縁膜４のうち、半導体層１ｔの上面を覆う絶縁膜４を除去する一方、絶縁膜４を半導体層１ｔの少なくともチャネル幅方向における側面１ｕを覆うように残す。その際、半導体層１ｔの上面を露出させる。より具体的には、異方性エッチングにより、絶縁膜４に対してエッチバックを行い、絶縁膜４を除去する。その結果、半導体層１ｔの側面１ｕには、サイドウォールからなる絶縁層膜４ｘが残る。
【００２２】
次に、ゲート絶縁層形成工程では、図２（ｅ）に示すように、半導体層１ｔの上面1ｗを覆うようにゲート絶縁層２ｙを形成する。より具体的には、半導体層１ｔの上面1ｗに対して、例えば、約８５０〜１３００℃の温度で熱酸化を行なうことにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜かならなるゲート絶縁層２ｙを形成する。
【００２３】
次に、ゲート電極形成工程では、基板１０ｘの全面に導電膜を形成した後、パターニングし、ゲート電極３ｘを形成する。導電膜としては、不純物がドープされた導電化ポリシリコン膜や、導電化ポリシリコンに対してチタン、タングステン、モリブデンなどを積層したものなどを用いることができる。
【００２４】
その後は、図示を省略するが、ゲート電極３ｘをマスクにして、半導体層１ｔに不純物イオンを導入し、図１（ｂ）に示すように、ソース領域１ｘおよびドレイン領域１ｙを形成する。ここで、電界効果型トランジスタ３０ｘをＬＤＤ（Lightly Doped Drain）構造に構成する場合には、ゲート電極３ｘをマスクにしての低濃度不純物の導入工程と、ゲート電極３ｘを広めに覆うマスクを形成した状態での高濃度不純物の導入工程とを行う。次に、層間絶縁膜７を形成した後、フォトリソグラフィ技術により、層間絶縁膜７にコンタクトホール７ｘ、７ｙを形成する。次に、基板１０ｘの全面に導電膜を形成した後、パターニングし、ソース電極６ｘおよびドレイン電極６ｙを形成する。
【００２５】
（本形態の主な効果）
図３は、本発明を適用したＴＦＴの電流電圧特性を従来のＴＦＴと比較して示す説明図である。以上説明したように、本形態では、島状の半導体層１ｔを用いて電界効果型トランジスタ３０ｘを形成している。このような構造では、従来、島状の半導体層１ｔのチャネル幅方向における側面１ｕの上端部１ｖは、上方からの電界と、側面からの電界の双方の影響を受けるため、電界が集中し、チャネルが形成されやすくなるので、通常の閾値電圧より低い閾値電圧を持つ寄生ＭＯＳが発生することになる。その結果、図３に一点鎖線で示すように、電界効果型トランジスタの電流−電圧特性において、不自然な変曲点が発生する。
【００２６】
しかるに本形態では、半導体層１ｔの少なくともチャネル幅方向における側面１ｕを絶縁膜４ｘで覆い、この絶縁膜４ｘによって、半導体層１ｔの側面１ｕはゲート電極３ｘに対して、ゲート絶縁層２ｙの厚さよりも長い距離を隔てている構造になっている。従って、島状の半導体層１ｔのチャネル幅方向における側面１ｕの上端部１ｖには、側面からの電界の影響が及ばないので、寄生ＭＯＳが発生しない。それ故、図３に実線Ｌ１で示すように、本形態の電界効果型トランジスタ３０ｘでは、不自然な変曲点が発生しない。
【００２７】
また、本形態では、半導体層１ｔの側面を覆う絶縁膜４ｘを形成するにあたって、絶縁膜４に対するエッチバックを利用したため、所定箇所に絶縁膜４ｘを容易に残すことができ、製造コストを低減することができる。
【００２８】
［実施の形態２］
図４（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の電界効果型トランジスタの平面図、Ａ２−Ａ２′断面図、およびＢ２−Ｂ２′断面図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には同一の符号を付してある。
【００２９】
図４（ａ）、（ｂ）、（ｃ）に示すように、本形態の半導体装置１０ｘは、実施の形態１と同様、基板１０ｙの上面に下地絶縁層１２を備えているとともに、この下地絶縁層１２の上方に電界効果型トランジスタ３０ｘを備えている。本形態において、電界効果型トランジスタ３０ｘは、下地絶縁層１２の上方に形成された島状の半導体層１ｔと、半導体層１ｔに形成されたソース領域１ｘ、チャネル領域１ｚ、およびドレイン領域１ｙと、半導体層１ｔの上面を覆うゲート絶縁層２ｙと、このゲート絶縁層２ｙの上層で半導体層１ｔと交差するように形成されたゲート電極３ｘとを備えている。また、ゲート電極３ｘの上層には層間絶縁膜７が形成されており、層間絶縁膜７の上層に形成されたソース電極６ｘおよびドレイン電極６ｙは各々、層間絶縁膜７およびゲート絶縁層２ｙを貫通するコンタクトホール７ｘ、７ｙを介してソース領域１ｘおよびドレイン領域１ｙに電気的に接続されている。
【００３０】
本形態では、半導体層１ｔの少なくともチャネル幅方向における側面１ｕは絶縁膜４ｙで覆われている。本形態では、半導体層１ｔの形成領域を除く全面に、半導体層１ｔと同一の膜厚を備えた絶縁膜４yが形成されている。このため、側面１ｕは絶縁膜４ｙによってゲート電極３ｘに対してゲート絶縁層２ｙの膜厚よりも長い距離を隔てている。
【００３１】
（製造方法）
図５を参照して、本形態の半導体装置１０ｘの製造工程のうち、電界効果型トランジスタ３０ｘを形成する工程を中心に説明する。図５（ａ）〜（ｆ）は、本形態の半導体装置１０ｘの製造方法を示す工程断面図である。
【００３２】
まず、半導体層形成工程では、図５（ａ）に示すように、基板１０ｘに対して下地絶縁膜１２を挟んで、シリコンなどの半導体層１が積層されたＳＯＩ基板を準備する。次に、図５（ｂ）に示すように、フォトリソグラフィ技術を用いて、半導体層１をパターニングし、島状の半導体層１ｔを形成する。
【００３３】
次に、絶縁膜形成工程では、図５（ｃ）に示すように、半導体層１ｔの表面側に半導体層１ｔよりも膜厚が厚い絶縁膜４を形成する。
【００３４】
次に、絶縁膜部分除去工程では、図５（ｄ）に示すように、絶縁膜４のうち、半導体層１ｔの上面を覆う絶縁膜４を除去する一方、絶縁膜４を半導体層１ｔの少なくともチャネル幅方向における側面１ｕを覆うように残す。その際、半導体層１ｔの上面1ｗを露出させる。より具体的には、絶縁膜４に対して化学機械研磨を行い、半導体層１ｔの上面1ｗが露出するまで絶縁膜４を除去すると、半導体層１ｔの形成領域を除く全面に、半導体層１ｔと同一の膜厚を備えた絶縁膜４yが残る。その結果、半導体層１ｔの側面１ｕは、半導体層１ｔと同一の厚さの絶縁膜４ｙで覆われた状態となる。このような化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と基板１０xとの相対移動によって、高速で平滑な研磨面を得ることができる。
【００３５】
次に、ゲート絶縁層形成工程では、図５（ｅ）に示すように、半導体層１ｔの上面1ｗを覆うようにゲート絶縁層２ｙを形成する。より具体的には、半導体層１ｔの上面1ｗに対して熱酸化法により、シリコン酸化膜からなるゲート絶縁層２ｙを形成する。
【００３６】
次に、ゲート電極形成工程では、基板１０ｘの全面に導電膜を形成した後、パターニングし、ゲート電極３ｘを形成する。その後は、図示を省略するが、ゲート電極３ｘをマスクにして、半導体層１ｔに不純物イオンを導入し、図４（ｂ）に示すように、ソース領域１ｘおよびドレイン電極１ｙを形成する。次に、層間絶縁膜７を形成した後、フォトリソグラフィ技術により、層間絶縁膜７にコンタクトホール７ｘ、７ｙを形成する。次に、基板１０ｘの全面に導電膜を形成した後、パターニングし、ソース電極６ｘおよびドレイン電極６ｙを形成する。
【００３７】
（本形態の主な効果）
以上説明したように、本形態では、島状の半導体層１ｔを用いて電界効果型トランジスタ３０ｘを形成している。このような構造では、島状の半導体層１ｔのチャネル幅方向における側面１ｕの上端部１ｖは、上方からの電界と、側面からの電界の双方の影響を受けるため、電界が集中し、チャネルが形成されやすくなるので、通常の閾値電圧より低い閾値電圧を持つ寄生ＭＯＳが発生することになるが、本形態では、半導体層１ｔの少なくともチャネル幅方向における側面１ｕを絶縁膜４ｙで覆い、この絶縁膜４ｙによって、半導体層１ｔの側面１ｕはゲート電極３ｘに対して、ゲート絶縁層２ｙの厚さよりも長い距離を隔てている構造になっている。従って、実施の形態１と同様、島状の半導体層１ｔのチャネル幅方向における側面１ｕの上端部１ｖには、側面からの電界の影響が及ばないので、寄生ＭＯＳが発生しない。
【００３８】
また、本形態では、半導体層１ｔの側面を覆う絶縁膜４ｙを形成するにあたって、絶縁膜４に対する化学機械研磨を採用したため、所定箇所に絶縁膜４ｙを容易に残すことができ、製造コストを低減することができる。
【００３９】
［電気光学装置への適用］
上記実施の形態１、２に係る半導体装置は、例えば、以下に説明する液晶装置などといった電気光学装置の素子基板として用いることができる。以下、電気光学装置として、ＴＦＴアクティブマトリクス駆動形式の液晶装置に本発明を適用した例を説明する。
【００４０】
（全体構成）
図６は、本発明を適用した液晶装置（電気光学装置）の電気的構成を示すブロック図である。図６に示すように、電気光学装置１００は、概ね、液晶パネル１００ｐ、画像処理回路２０２、タイミング発生回路２０３および電源回路２０１によって構成されており、画像処理回路２０２、タイミング発生回路２０３および電源回路２０１は、液晶パネル１００ｐに接続されたフレキシブル基板（図示せず）に実装されたＩＣなどにより構成されている。タイミング発生回路２０３では、液晶パネル１００ｐの各画素１００ａを駆動するためのドットクロックが生成され、このドットクロックに基づいて、クロック信号ＶＣＫ、ＨＣＫ、反転クロック信号ＶＣＫＢ、ＨＣＫＢ、転送開始パルスＨＳＰ、ＶＳＰが生成される。画像処理回路２０２は、外部から入力画像データが入力されると、この入力画像データに基づいて画像信号を生成し、液晶パネル１００ｐに供給する。電源回路２０１は、複数の電源ＶＤＤ、ＶＳＳ、ＶＨＨ、ＶＬＬを生成して液晶パネル１００ｐに供給する。
【００４１】
液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された画素領域１０ｂを備えている。かかる液晶パネル１００ｐにおいて、後述する素子基板１０には、画素領域１０ｂの内側で複数本のデータ線６ａおよび複数本の走査線３ａが縦横に延びており、それらの交点に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、画素スイッチング素子としての電界効果型トランジスタ３０および画素電極９ａが形成されている。電界効果型トランジスタ３０のソースにはデータ線６ａが電気的に接続され、電界効果型トランジスタ３０のゲートには走査線３ａが電気的に接続され、電界効果型トランジスタ３０のドレインには画素電極９ａが電気的に接続されている。
【００４２】
素子基板１０において、画素領域１０ｂの外側領域には走査線駆動回路１０４およびデータ線駆動回路１０１が構成されている。データ線駆動回路１０１は各データ線６ａの一端に電気的に接続しており、画像処理回路２０２から供給される画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は、各走査線３ａに電気的に接続しており、走査信号を各走査線３ａに順次供給する。
【００４３】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号がリークするのを防ぐために、液晶容量５０ａと並列に保持容量６０が付加されている。本形態では、保持容量６０を構成するために、走査線３ａと並列するように容量線３ｂが形成されており、かかる容量線３ｂは共通電位線ＣＯＭに接続され、所定の電位に保持されている。なお、保持容量６０は前段の走査線３ａとの間に形成される場合もある。
【００４４】
（液晶パネルおよび素子基板の構成）
図７（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００の液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図７（ａ）、（ｂ）に示すように、電気光学装置１００の液晶パネル１００ｐでは、所定の隙間を介して素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の縁に沿うように配置されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００４５】
素子基板１０において、シール材１０７の外側領域では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する一辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０９が形成されている。
【００４６】
詳しくは後述するが、素子基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。また、対向基板２０では、素子基板１０の画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ（Indium Tin Oxide）膜からなる対向電極２１が形成されている。なお、画素領域１０ｂには、額縁１０８と重なる領域にダミーの画素が構成される場合があり、この場合、画素領域１０ｂのうち、ダミー画素を除いた領域が画像表示領域１０ａとして利用されることになる。
【００４７】
このように形成した電気光学装置１００は、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルタ（図示せず）や保護膜が形成される。また、対向基板２０および素子基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。電気光学装置１００は、透過型に限らず、反射型および半透過反射型として構成される場合があり、この場合、例えば、素子基板１０には光反射層が形成される。電気光学装置１００は、投射型表示装置（液晶プロジェクタ）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルタは形成されない。また、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成すれば、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００４８】
（各画素の構成）
図８（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置１００を切断したときの断面図である。
【００４９】
図８（ａ）、（ｂ）に示すように、素子基板１０には、ガラスなどからなる透明基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａに隣接する位置にＮチャネル型の電界効果型トランジスタ３０が形成されている。電界効果型トランジスタ３０は、島状の半導体層１ａに対して、チャネル形成領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ構造を備えている。低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃは、走査線３ａをマスクとして、例えば、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｎ型の不純物イオン（リンイオン）を導入することにより形成された半導体領域であり、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅは、レジストマスクを用いて、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｎ型の不純物イオン（リンイオン）を導入することにより形成された半導体領域である。
【００５０】
電界効果型トランジスタ３０の上層側には、層間絶縁膜７、８が形成されている。層間絶縁膜７の表面にはデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜７に形成されたコンタクトホール７ａを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜８の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜７、８およびゲート絶縁層２ｙに形成されたコンタクトホール８ａを介して高濃度ドレイン領域１eに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁層２ｙと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。
【００５１】
このように構成した素子基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材１０７（図７（ａ）、（ｂ）参照）により囲まれた空間内に電気光学物質としての液晶５０が封入されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６、２２により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００５２】
このように構成した電界効果型トランジスタ３０においては、実施の形態１で説明した構成が採用されており、半導体層１ａの側面にはサイドウォールからなる絶縁膜４ｘが形成されている。なお、絶縁膜４ｘに代えて、実施の形態２で説明した絶縁膜４ｙを形成してもよい。
【００５３】
（駆動回路の構成）
再び図７（ａ）において、本形態の電気光学装置１００では、素子基板１０の表面側のうち、画素領域１０ｂの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４などの内部回路が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、図９（ａ）、（ｂ）に示すように、Ｐチャネル型の電界効果型トランジスタ８０とＮチャネル型の電界効果型トランジスタ９０とを備えた相補回路などを有しており、このような相補回路の構成を簡単に説明する。図９（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成した相補型電界効果型トランジスタの平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。
【００５４】
図９（ａ）、（ｂ）において、駆動回路のトランジスタは、Ｐチャネル型の電界効果型トランジスタ８０とＮチャネル型の電界効果型トランジスタ９０とからなる相補型電界効果型トランジスタとして構成されている。このような電界効果型トランジスタ８０、９０は、画素スイッチング用の電界効果型トランジスタ３０の製造工程の一部を利用して形成されたものであり、電界効果型トランジスタ８０、９０を構成する半導体層１ｈ、１ｎは、電界効果型トランジスタ３０を構成する半導体層１ａと同じく単結晶シリコン層である。
【００５５】
Ｎチャネル型の電界効果型トランジスタ９０は、チャネル形成領域１ｏの両側にＮ型のソース領域（高濃度ソース領域１ｓおよび低濃度ソース領域１ｑ）、およびドレイン領域（高濃度ドレイン領域１ｒおよび低濃度ドレイン領域１ｐ）を備えており、これらの領域は、電界効果型トランジスタ３０のソース領域およびドレイン領域と同時形成された領域である。Ｐチャネル型の電界効果型トランジスタ８０は、チャネル形成領域１ｉの両側にＰ型のソース領域（高濃度ソース領域１ｌおよび低濃度ソース領域１ｊ）、およびドレイン領域（高濃度ドレイン領域１ｍおよび低濃度ドレイン領域１ｋ）を備えている。高濃度ソース領域１ｌおよび高濃度ドレイン領域１ｍは、ゲート電極３ｅをマスクにして、約０．１×１０15／ｃｍ2〜約１０×１０15／ｃｍ2のドーズ量で高濃度Ｐ型の不純物イオン（ボロンイオン）が導入された半導体領域であり、低濃度ソース領域１ｊおよび低濃度ドレイン領域１ｋは、レジストマスクをマスクにして、約０．１×１０13／ｃｍ2〜約１０×１０13／ｃｍ2のドーズ量で低濃度Ｐ型の不純物イオン（ボロンイオン）が導入された半導体領域である。
【００５６】
電界効果型トランジスタ８０、９０では、高電位線６ｅと低電位線６ｇが層間絶縁膜７およびゲート絶縁層２ｙを貫通するコンタクトホール７ｅ、７ｇを介して、半導体層１ｈ、１ｎの高濃度ソース領域１ｌ、１ｓに電気的に接続されている。また、出力配線６ｆは、層間絶縁膜７およびゲート絶縁層２ｙを貫通するコンタクトホール７ｆ、７ｋを介して半導体層１ｈ、１ｎの高濃度ドレイン領域１ｍ、１ｒに電気的にそれぞれ接続されている。また、入力配線６ｈは、層間絶縁膜７を貫通するコンタクトホール７ｈを介して共通のゲート電極３ｅに接続されている。
【００５７】
このように構成した電界効果型トランジスタ８０、９０においては、実施の形態１で説明した構成が採用されており、半導体層１ｈ、１ｎの側面にはサイドウォールからなる絶縁膜４ｘが形成されている。なお、絶縁膜４ｘに代えて、実施の形態２で説明した絶縁膜４ｙを形成してもよい。
【００５８】
［その他の実施の形態］
上記形態では、半導体層が単結晶シリコンの例であったが、半導体層がアモルファスシリコン、ポリシリコンである半導体装置や電気光学装置に本発明を適用してもよい。また、上記形態では、本発明に係る半導体装置を液晶装置に適用した例であったが、有機エレクトロルミネッセンス装置でも、電界効果型トランジスタが画素スイッチング素子として用いられていることから、本発明に係る半導体装置は、有機エレクトロルミネッセンス装置の素子基板として用いてもよい。
【００５９】
［電子機器への搭載例］
本発明に係る電気光学装置１００は、パーソナルコンピュータ、携帯電話機、情報携帯端末（ＰＤＡ：Personal Digital Assistants）などの機器の他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などに用いることができる。
【図面の簡単な説明】
【００６０】
【図１】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る半導体装置の電界効果型トランジスタの平面図、Ａ１−Ａ１′断面図、およびＢ１−Ｂ１′断面図である。
【図２】（ａ）〜（ｆ）は、図１に示す半導体装置の製造方法を示す工程断面図である。
【図３】本発明を適用したＴＦＴの電流電圧特性を従来のＴＦＴと比較して示す説明図である。
【図４】（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態２に係る半導体装置の電界効果型トランジスタの平面図、Ａ２−Ａ２′断面図、およびＢ２−Ｂ２′断面図である。
【図５】（ａ）〜（ｆ）は、図４に示す半導体装置の製造方法を示す工程断面図である。
【図６】本発明を適用した電気光学装置の電気的構成を示すブロック図である。
【図７】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置を各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図８】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置を切断したときの断面図である。
【図９】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成した相補型電界効果型トランジスタの平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。
【図１０】（ａ）、（ｂ）、（ｃ）は各々、従来の電界効果型トランジスタの平面図、Ａ３−Ａ３′断面図、およびＢ３−Ｂ３′断面図である。
【符号の説明】
【００６１】
１ｔ・・島状の半導体層、１ｕ・・半導体層の側面、２ｙ・・ゲート絶縁層、３ｘ・・ゲート電極、４ｘ、４ｙ・・半導体層の側面を覆う絶縁膜、１０ｘ・・半導体装置、１２・・下地絶縁層、３０ｘ・・電界効果型トランジスタ
【図１】
2008205247.tif 000003
【図２】
2008205247.tif 000004
【図３】
2008205247.tif 000005
【図４】
2008205247.tif 000006
【図５】
2008205247.tif 000007
【図６】
2008205247.tif 000008
【図７】
2008205247.tif 000009
【図８】
2008205247.tif 000010
【図９】
2008205247.tif 000011
【図１０】
2008205247.tif 000012