(57)【要約】【課題】直接拡散方式のスペクトラム拡散通信装置における自動周波数制御を高速に行うことができる自動周波数制御装置を提供する。【解決手段】デジタル制御発振器６０＿ｋ（但し、ｋ＝１、２、…、８）は、周波数制御回路６４が出力する周波数制御信号ＳＣに発振周波数を制御され、Ｉ／Ｑ信号の８タップ・シフトレジスタ５７における遅延時間を考慮し、位相回転器５９＿ｋの位相回転量が、周波数制御回路６４が出力する更新された周波数制御信号（更新された周波数偏差情報）により８タップ・マッチドフィルタ５５に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθのｋ倍のｋΔθとなるように位相回転器５９＿ｋの位相回転量を制御する。【選択図】図１
2008060685.tif 000002
【特許請求の範囲】
【請求項１】
受信信号をシフトするシフトレジスタを有するマッチドフィルタを備える自動周波数制御装置であって、
前記シフトレジスタの出力側の所定信号に、前記シフトレジスタにおける遅延時間を考慮し、自動周波数制御に必要な位相回転量を与える位相回転部を備えることを特徴とする自動周波数制御装置。
【請求項２】
前記位相回転部は、前記シフトレジスタの出力信号に前記位相回転量を与えるものであることを特徴とする請求項１記載の自動周波数制御装置。
【請求項３】
前記マッチドフィルタは、前記シフトレジスタの出力信号をグループ化し、各グループの出力信号に対応させて複数の相関器を有し、
前記位相回転部は、各相関器の出力信号に前記位相回転量を与えるものであることを特徴とする請求項１記載の自動周波数制御装置。
【請求項４】
前記位相回転部として、複数の位相回転部を有し、
前記複数の位相回転部は、それぞれ、前記シフトレジスタの出力信号に他の位相回転部とは異なる位相回転量を与えるものであることを特徴とする請求項１記載の自動周波数制御装置。
【請求項５】
前記マッチドフィルタは、前記シフトレジスタの出力信号をグループ化し、各グループの出力信号に対応させて複数の相関器を有すると共に、前記位相回転部として、前記複数の相関器の全体に対応させて複数の位相回転部を有し、
前記複数の位相回転部は、それぞれ、各相関器の出力信号に他の位相回転部とは異なる位相回転量を与えるものであることを特徴とする請求項１記載の自動周波数制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直接拡散方式によるスペクトラム拡散通信装置に使用して好適な自動周波数制御装置に関する。
【背景技術】
【０００２】
図６は直接拡散方式によるスペクトラム拡散通信装置であるＣＤＭＡ用無線機の一例の構成図である。図１中、１はアンテナ、２は送信部、３は受信部、４はアンテナ１を送信部２と受信部３で共用するためのデュプレクサ（アンテナ共用器）である。
【０００３】
送信部２において、５は送信データを符号化するエンコーダ、６はエンコーダ５が出力する符号化データを入力してマッピングおよび拡散処理を行い、Ｉ／Ｑ信号を生成するマッピング・拡散回路、７はマッピング・拡散回路６が出力するＩ／Ｑ信号の波形成形を行う波形成形フィルタである。
【０００４】
８は波形成形フィルタ７が出力するＩ／Ｑ信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換回路、９はＤ／Ａ変換回路８が出力するＩ／Ｑ信号を直交変調する直交変調回路、１０は直交変調回路９が出力する直交変調信号（ＩＦ信号）を送信信号（ＲＦ信号）に変換するＲＦ／ＩＦ回路である。
【０００５】
受信部３において、１１はデュプレクサ４が出力する受信信号（ＲＦ信号）をＩＦ信号に変換するＲＦ／ＩＦ回路、１２はＲＦ／ＩＦ回路１１が出力するＩＦ信号を入力して直交検波を行い、Ｉ／Ｑ信号を出力する直交検波回路、１３は直交検波回路１２が出力するＩ／Ｑ信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換回路である。
【０００６】
１４はＡ／Ｄ変換回路１３が出力するＩ／Ｑ信号を入力してレイク（Rake）合成のためのパスサーチを行うパスサーチ回路、１５はＡ／Ｄ変換回路１３が出力するＩ／Ｑ信号を入力し、パスサーチ回路１４によるパスサーチ結果に基づいてデータ復調を行う復調回路、１６は復調回路１５が出力する復調データを復号して受信データを出力するデコーダである。
【０００７】
図７は図６に示すＣＤＭＡ用無線機の受信部３などに使用される従来の自動周波数制御装置（ＡＦＣ）の一例の構成図である。図７中、２０はＲＦ／ＩＦ回路（図示せず）が出力するＩＦ信号を入力して直交検波を行う直交検波回路であり、２１はＩＦ信号を２分岐するハイブリッド、２２は後述する再生キャリア生成回路が出力する再生キャリアをπ／２だけ移相するπ／２移相回路である。
【０００８】
２３はハイブリッド２１が出力するＩＦ信号とπ／２移相回路２２が出力する再生キャリアとを掛け合わせるミキサ、２４はミキサ２３の出力信号から不要成分を除去してＩ信号を出力するローパスフィルタである。２５はハイブリッド２１が出力するＩＦ信号と後述する再生キャリア生成回路が出力する再生キャリアとを掛け合わせるミキサ、２６はミキサ２５の出力信号から不要成分を除去してＱ信号を出力するローパスフィルタである。
【０００９】
２７は直交検波回路２０が出力するＩ／Ｑ信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換回路、２８はＡ／Ｄ変換回路２７が出力するＩ／Ｑ信号を入力して、予測される符号（拡散符号又は拡散符号を反転させた符号）と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、２９は予測される符号を８タップ・マッチドフィルタ２８に供給する符号発生器である。
【００１０】
８タップ・マッチドフィルタ２８において、３０はＡ／Ｄ変換回路２７が出力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、３１は８タップ・シフトレジスタ３０の出力信号と符号発生器２９から与えられる予想される符号との相関を検出して相関値信号を出力する８タップ相関器である。
【００１１】
３２は８タップ相関器３１が検出した相関値を電力変換する電力変換回路、３３は電力変換回路３２による電力変換結果をソートするソート回路、３４はソート回路３３によるソート結果に基づいて、後述する基準発振器の発振周波数を制御する周波数制御信号ＳＣを出力する周波数制御回路である。
【００１２】
３５は周波数制御回路３４が出力する周波数制御信号ＳＣをデジタル信号からアナログ信号に変換するＤ／Ａ変換回路、３６はＤ／Ａ変換回路３５が出力する周波数制御信号により発振周波数が制御される温度補償付き水晶発振器（ＴＣＸＯ）からなる基準発振器である。
【００１３】
３７は直交検波回路２０に供給する再生キャリアを生成する再生キャリア生成回路であり、３８はＰＬＬ（位相同期ループ）、３９は電圧制御発振器（ＶＣＯ）である。ＰＬＬ３８は、基準発振器３６が出力する発振信号を基準信号、電圧制御発振器３９が出力する発振信号を比較信号として動作し、電圧制御発振器３９の発振信号を分周したものを再生キャリアとして出力するように構成されている。
【００１４】
図８は図６に示すＣＤＭＡ用無線機の受信部３などに使用される従来の自動周波数制御装置の他の例の構成図である。図８中、４０は受信信号を周波数変換して直交検波して得られるＩ／Ｑ信号をデジタル信号に変換してなるＩ／Ｑ信号を位相回転させて受信周波数の調整を行う位相回転部であり、４１はＩ／Ｑ信号を位相回転させる位相回転器、４２は位相回転器４１における位相回転量を制御するデジタル制御発振器である。
【００１５】
４３は位相回転器４１が出力するＩ／Ｑ信号を入力して、予測される符号と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、４４は予測される符号を８タップ・マッチドフィルタ４３に供給する符号発生器である。
【００１６】
８タップ・マッチドフィルタ４３において、４５は位相回転器４１が出力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、４６は８タップ・シフトレジスタ４５の出力信号と符号発生器４４から与えられる予想される符号との相関を検出して相関値信号を出力する８タップ相関器である。
【００１７】
４７は８タップ相関器４６が検出した相関値を電力変換する電力変換回路、４８は電力変換回路４７による電力変換結果をソートするソート回路、４９はソート回路４８によるソート結果に基づいて、デジタル制御発振器４２の発振周波数を制御する周波数制御信号ＳＣを出力する周波数制御回路である。
【００１８】
図７に示す従来の自動周波数制御装置では、基準発振器３６の発振周波数の調整により受信周波数制御が行われ、図８に示す従来の自動周波数制御装置では、デジタル制御発振器４２の発振周波数の調整により受信周波数制御が行われるが、両者の本質的な差は小さい。周波数弁別手法としては、どちらも、相関値電力のピークを得る基準周波数偏差（Δｆｃ）を挿引して求めるという手法を採用している。
【００１９】
即ち、図７に示す従来の自動周波数制御装置も、図８に示す従来の自動周波数制御装置も、受信信号の初期捕捉時、受信周波数を低い側から高い側へ（もしくは高い側から低い側へ）掃引し、図９に示すように、相関値電力のピークを得る受信周波数ｆｃが受信信号周波数となるように制御して自動周波数制御を行うとするものである。
【００２０】
ちなみに、表１は位相回転による拡散利得の劣化を示すものである。ここでは、周波数偏差によって拡散利得がどの程度劣化するのかについて、定量的な評価がしやすいように、拡散シンボル内では均等に周波数変動し、かつ、各チップの振幅も一定としてモデルを単純化している。また、拡散率を大きくしていくことで、相互の偏差間の劣化量は漸近するので、拡散率（ＳＦ）として１２８を例にしている。
【００２１】
【表１】
2008060685.tif 000003
【００２２】
なお、図７や図８に示す従来の自動周波数制御装置のように、相関値のピークを得る基準周波数偏差（Δｆｃ）を挿引して周波数弁別を行う自動周波数制御装置のほかに、逆拡散後の位相回転の時間変化によって周波数弁別を行うタイプの自動周波数制御装置も存在する。
【特許文献１】特開２００２−９６７１号公報
【特許文献２】特開２００２−９４５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
相関値のピークを得る基準周波数偏差（Δｆｃ）を挿引して周波数弁別を行う自動周波数制御装置では、レプリカに相当する信号部分が受信されたときに相関値が速やかに得られるように、図７および図８に示すように、相関器にマッチドフィルタを用いる構成がよく用いられるが、逆拡散後の位相回転の時間変化によって周波数弁別を行うタイプの自動周波数制御装置の場合でも、マッチドフィルタによって逆拡散タイミングを検出後にシンボル間の位相回転検出を行う必要がある。
【００２４】
しかしながら、これらの場合、マッチドフィルタは、シフトレジスタに過去の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号を保持することで速やかに相関値を得るように構成されているが、周波数偏差情報を更新する場合には、更新された周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号でシフトレジスタの内容を更新する必要があり、これに要する時間分だけ、自動周波数制御の速度が低下するという問題点があった。
【００２５】
本発明は、かかる点に鑑み、直接拡散方式のスペクトラム拡散通信装置における自動周波数制御を高速に行うことができるようにした自動周波数制御装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明は、受信信号をシフトするシフトレジスタを有するマッチドフィルタを備える自動周波数制御装置であって、前記シフトレジスタの出力側の所定信号に、前記シフトレジスタにおける遅延時間を考慮し、自動周波数制御に必要な位相回転量を与える位相回転部を備えるものである。
【発明の効果】
【００２７】
本発明によれば、前記位相回転部により、前記シフトレジスタの出力側の所定信号に、前記シフトレジスタにおける遅延時間を考慮し、自動周波数制御に必要な位相回転量を与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で前記シフトレジスタ内を更新するという工程を必要としない。
【００２８】
即ち、本発明によれば、周波数偏差情報の変更直後から前記シフトレジスタの出力側の所定信号を自動周波数制御に有効に使うことができるので、直接拡散方式のスペクトラム拡散通信装置における自動周波数制御を高速に行うことができる。
【発明を実施するための最良の形態】
【００２９】
以下、図１〜図５を参照して、本発明の第１実施形態〜第５実施形態について、図６に示すＣＤＭＡ用無線機の受信部などに使用して好適な自動周波数制御装置を例にして説明する。
【００３０】
（第１実施形態）
図１は本発明の第１実施形態の構成図である。図１中、５５は受信したＣＤＭＡ信号を周波数変換して直交検波して得られるＩ／Ｑ信号をアナログ信号からデジタル信号に変換してなるＩ／Ｑ信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、５６は予測される符号を８タップ・マッチドフィルタ５５に供給する符号発生器である。
【００３１】
８タップ・マッチドフィルタ５５において、５７は８タップ・マッチドフィルタ５５に入力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、５８は８タップ・シフトレジスタ５７の出力信号を位相回転させて受信周波数の調整を行う位相回転部であり、５９＿１、５９＿８は位相回転器、６０＿１、６０＿８はデジタル制御発振器である。
【００３２】
位相回転器５９＿１は、８タップ・シフトレジスタ５７の１タップ目の出力信号を位相回転させるものであり、デジタル制御発振器６０＿１は、位相回転器５９＿１の位相回転量を制御するものである。位相回転器５９＿８は、８タップ・シフトレジスタ５７の８タップ目の出力信号を位相回転させるものであり、デジタル制御発振器６０＿８は、位相回転器５９＿８の位相回転量を制御するものである。
【００３３】
なお、８タップ・シフトレジスタ５７の２タップ目〜７タップ目の出力信号に対応して設けられている位相回転器５９＿２〜５９＿７、および、位相回転器５９＿２〜５９＿７に対応して設けられているデジタル制御発振器６０＿２〜６０＿７は、図示を省略している。
【００３４】
本発明の第１実施形態では、デジタル制御発振器６０＿ｋ（但し、ｋ＝１、２、…、８であり、以下、同様である。）は、後述する周波数制御回路が出力する周波数制御信号ＳＣに発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ５７における遅延時間を考慮し、位相回転器５９＿ｋの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号ＳＣ（更新された周波数偏差情報）により８タップ・マッチドフィルタ５５に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθのｋ倍のｋΔθとなるように位相回転器５９＿ｋの位相回転量を制御する。
【００３５】
即ち、８タップ・シフトレジスタ５７の１タップ目から８タップ目までの遅延時間を考慮すると、仮に８タップ・シフトレジスタ５７に入力するＩ／Ｑ信号に位相回転量Δθを与えた場合には、ｋタップ目の出力信号の位相回転量はｋΔθとなる。そこで、本発明の第１実施形態では、位相回転器５９＿ｋにおける位相回転量がｋΔθとなるようにしている。
【００３６】
また、６１は位相回転器５９＿１〜５９＿８の出力信号と符号発生器５６から供給される予測される符号との相関値を検出して相関値信号を出力する８タップ相関器、６２は８タップ相関器６１が検出した相関値を電力変換する電力変換回路、６３は電力変換回路６２による電力変換結果をソートするソート回路、６４はソート回路６３によるソート結果に基づいて、デジタル制御発振器６０＿１〜６０＿８の発振周波数を制御する周波数制御回路である。
【００３７】
本発明の第１実施形態では、周波数制御回路６４は、デジタル制御発振器６０＿１〜６０＿８の発振周波数を低い側から高い側（もしくは高い側から低い側）へ掃引する。そして、電力変換回路６２は、８タップ相関器６１が検出した相関値を電力変換し、ソート回路６３は、電力変換回路６２が出力する相関値電力がピークとなる受信周波数を検出し、周波数制御回路６４は、ソート回路６３が検出した相関値電力がピークとなる受信周波数に基づいてデジタル制御発振器６０＿１〜６０＿８の発振周波数を制御する。
【００３８】
即ち、周波数制御回路６４は、キャリア周波数と受信周波数との周波数偏差がΔｆｃの場合に、この周波数偏差Δｆｃがなくなるように、周波数制御信号ＳＣをデジタル制御発振器６０＿ｋに与え、デジタル制御発振器６０＿ｋは、８タップ・シフトレジスタ５７のｋタップ目の出力信号周波数と受信周波数との偏差がｋΔｆｃであるとして、この周波数偏差ｋΔｆｃをなくすために、位相回転器５９＿ｋの位相回転量がｋΔθとなるように位相回転器５９＿ｋを制御する。
【００３９】
以上のように、本発明の第１実施形態によれば、位相回転部５８により、８タップ・シフトレジスタ５７の１タップ目〜８タップ目の出力信号に、８タップ・シフトレジスタ５７における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ〜８Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で前記シフトレジスタ内を更新するという工程を必要としない。
【００４０】
即ち、本発明の第１実施形態によれば、周波数偏差情報の変更直後から８タップ・シフトレジスタ５７内の受信信号を自動周波数制御に有効に使うことができるので、ＣＤＭＡ通信装置における自動周波数制御を高速に行うことができる。
【００４１】
（第２実施形態）
図２は本発明の第２実施形態の構成図である。図２中、７０は受信したＣＤＭＡ信号を周波数変換して直交検波して得られるＩ／Ｑ信号をアナログ信号からデジタル信号に変換してなるＩ／Ｑ信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、７１は予測される符号を８タップ・マッチドフィルタ７０に供給する符号発生器である。
【００４２】
８タップ・マッチドフィルタ７０において、７２は８タップ・マッチドフィルタ７０に入力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、７３＿１、７３＿２は４タップ相関器である。４タップ相関器７３＿１は、８タップ・シフトレジスタ７２の１タップ目〜４タップ目の出力信号と予想される符号との相関値を検出して相関値私語を出力するものである。４タップ相関器７３＿２は、８タップ・シフトレジスタ７２の５タップ目〜８タップ目の出力信号と予想される符号との相関値を検出して相関値信号を出力するものである。
【００４３】
７４は４タップ相関器７３＿１、７３＿２が出力する相関値信号を位相回転させて受信周波数の調整を行う位相回転部であり、７５＿１、７５＿２は位相回転器、７６＿１、７６＿２はデジタル制御発振器である。位相回転器７５＿１は、４タップ相関器７３＿１が出力する相関値信号を位相回転させるものであり、デジタル制御発振器７６＿１は、位相回転器７５＿１の位相回転量を制御するものである。位相回転器７５＿２は、４タップ相関器７３＿２が出力する相関値信号を位相回転させるものであり、デジタル制御発振器７６＿２は、位相回転器７５＿２の位相回転量を制御するものである。
【００４４】
本発明の第２実施形態では、デジタル制御発振器７６＿１は、後述する周波数制御回路が出力する周波数制御信号ＳＣに発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ７２における遅延時間を考慮し、位相回転器７５＿１の位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号ＳＣ（更新された周波数偏差情報）により８タップ・マッチドフィルタ７０に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθの２.５倍の２.５Δθとなるように位相回転器７５＿１の位相回転量を制御する。
【００４５】
ここで、８タップ・シフトレジスタ７２の１タップ目から４タップ目までの遅延時間を考慮すると、８タップ・シフトレジスタ７２に入力するＩ／Ｑ信号に位相回転量Δθを与えると、１タップ目の出力信号の位相回転量はΔθ、２タップ目の出力信号の位相回転量は２Δθ、３タップ目の出力信号の位相回転量は３Δθ、４タップ目の出力信号の位相回転量は４Δθとなり、これを平均すると、（Δθ＋２Δθ＋３Δθ＋４Δθ）／４＝２.５Δθとなる。そこで、本発明の第２実施形態では、位相回転器７５＿１における位相回転量を２.５Δθとしている。
【００４６】
また、デジタル制御発振器７６＿２は、後述する周波数制御回路が出力する周波数制御信号ＳＣに発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ７２における遅延時間を考慮し、位相回転器７５＿２の位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号ＳＣ（更新された周波数偏差情報）により８タップ・マッチドフィルタ７０に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθの６.５倍の６.５Δθとなるように位相回転器７５＿２の位相回転量を制御する。
【００４７】
ここで、８タップ・シフトレジスタ７２の５タップ目から８タップ目までの遅延時間を考慮すると、８タップ・シフトレジスタ７２に入力するＩ／Ｑ信号に位相回転量Δθを与えると、５タップ目の出力信号の位相回転量は５Δθ、６タップ目の出力信号の位相回転量は６Δθ、７タップ目の出力信号の位相回転量は７Δθ、８タップ目の出力信号の位相回転量は８Δθとなり、これを平均すると、（５Δθ＋６Δθ＋７Δθ＋８Δθ）／４＝６.５Δθとなる。そこで、本発明の第２実施形態では、位相回転器７５＿２における位相回転量を６.５Δθとしている。
【００４８】
７７は位相回転器７５＿１の出力信号と位相回転器７５＿２の出力信号を入力して相関値信号を出力する２タップ相関器、７８は８タップ相関器７７が検出した相関値を電力変換する電力変換回路、７９は電力変換回路７８による電力変換結果をソートするソート回路、８０はソート回路７９によるソート結果に基づいて、デジタル制御発振器７６＿１、７６＿２の発振周波数を制御する周波数制御回路である。
【００４９】
本発明の第２実施形態では、周波数制御回路８０は、デジタル制御発振器７６＿１、７６＿２の発振周波数を低い側から高い側（もしくは高い側から低い側）へ掃引する。そして、電力変換回路７８は、２タップ相関器７７が検出した相関値を電力変換し、ソート回路７９は、電力変換回路７８が出力する相関値電力がピークとなる受信周波数を検出し、周波数制御回路８０は、ソート回路７９が検出した相関値電力がピークとなる受信周波数に基づいてデジタル制御発振器７６＿１、７６＿２を制御する。
【００５０】
即ち、周波数制御回路８０は、キャリア周波数と受信周波数との周波数偏差がΔｆｃの場合に、この周波数偏差Δｆｃがなくなるように、周波数制御信号ＳＣをデジタル制御発振器７６＿１、７６＿２に与え、デジタル制御発振器７６＿１は、位相回転器７５＿１の位相回転量が２.５Δθとなるように位相回転器７５＿１を制御し、位相回転器７５＿２の位相回転量が６.５Δθとなるように位相回転器７５＿２を制御する。
【００５１】
本発明の第２実施形態によれば、位相回転部７４により、４タップ相関器７３＿１が出力する相関値信号に、８タップ・シフトレジスタ７２における１タップ目〜４タップ目の遅延時間を考慮し、自動周波数制御に必要な位相回転量２.５Δθを与えることができると共に、４タップ相関器７３＿２が出力する相関値信号に８タップ・シフトレジスタ７２における５タップ目〜８タップ目の遅延時間を考慮し、自動周波数制御に必要な位相回転量６.５Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で８タップ・シフトレジスタ７２内を更新するという工程を必要としない。
【００５２】
即ち、本発明の第２実施形態によれば、周波数偏差情報の変更直後から８タップ・シフトレジスタ７２内の受信信号を自動周波数制御に有効に使うことができるので、ＣＤＭＡ通信装置における自動周波数制御を高速に行うことができると共に、位相回転処理における。処理量の増加を抑制することができる。
【００５３】
（第３実施形態）
図３は本発明の第３実施形態の構成図である。図３中、８５は受信したＣＤＭＡ信号を周波数変換して直交検波して得られるＩ／Ｑ信号をアナログ信号からデジタル信号に変換してなるＩ／Ｑ信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、８６＿１、８６＿２は予測される符号を８タップ・マッチドフィルタ８５に供給する符号発生器である。
【００５４】
８タップ・マッチドフィルタ８５において、８７は８タップ・マッチドフィルタ８５に入力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、８８＿１、８８＿２は８タップ・シフトレジスタ８７の出力信号を位相回転させて受信周波数の調整を行う位相回転部である。また、位相回転部８８＿１において、８９＿１、８９＿８は位相回転器、９０＿１、９０＿８はデジタル制御発振器であり、位相回転部８８＿２において、９１＿１、９１＿８は位相回転器、９２＿１、９２＿８はデジタル制御発振器である。
【００５５】
位相回転器８９＿１は、８タップ・シフトレジスタ８７の１タップ目の出力信号を位相回転させるものであり、デジタル制御発振器９０＿１は、位相回転器８９＿１の位相回転量を制御するものである。位相回転器８９＿８は、８タップ・シフトレジスタ８７の８タップ目の出力信号を位相回転させるものであり、デジタル制御発振器９０＿８は、位相回転器８９＿８の位相回転量を制御するものである。
【００５６】
なお、８タップ・シフトレジスタ８７の２タップ目〜７タップ目の出力信号に対応して設けられている位相回転器８９＿２〜８９＿７、および、位相回転器８９＿２〜８９＿７に対応して設けられているデジタル制御発振器９０＿２〜９０＿７は、図示を省略している。
【００５７】
本発明の第３実施形態では、デジタル制御発振器９０＿ｋは、後述する周波数制御回路が出力する周波数制御信号ＳＣ１に発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ８７における遅延時間を考慮し、位相回転器８９＿ｋの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号（更新された周波数偏差情報）により８タップ・マッチドフィルタ８５に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθ１のｋ倍のｋΔθ１となるように位相回転器８９＿ｋの位相回転量を制御する。
【００５８】
また、位相回転器９１＿１は、８タップ・シフトレジスタ８７の１タップ目の出力信号を位相回転させるものであり、デジタル制御発振器９２＿１は、位相回転器９１＿１の位相回転量を制御するものである。位相回転器９１＿８は、８タップ・シフトレジスタ８７の８タップ目の出力信号を位相回転させるものであり、デジタル制御発振器９２＿８は、位相回転器９１＿８の位相回転量を制御するものである。
【００５９】
なお、８タップ・シフトレジスタ８７の２タップ目〜７タップ目の出力信号に対応して設けられている位相回転器９１＿２〜９１＿７、および、位相回転器９１＿２〜９１＿７に対応して設けられているデジタル制御発振器９２＿２〜９２＿７は、図示を省略している。
【００６０】
本発明の第３実施形態では、デジタル制御発振器９２＿ｋは、後述する周波数制御回路が出力する周波数制御信号ＳＣ２に発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ８７における遅延時間を考慮し、位相回転器９１＿ｋの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号ＳＣ（更新された周波数偏差情報）により８タップ・マッチドフィルタ８５に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθ２のｋ倍のｋΔθ２となるように位相回転器９１＿ｋの位相回転量を制御する。
【００６１】
また、９３＿１は位相回転器８９＿１〜８９＿８の出力信号と符号発生器８６＿１から供給される予想される符号との相関値を検出して相関値信号を出力する８タップ相関器、９３＿２は位相回転器９１＿１〜９１＿８の出力信号と符号発生器８６＿２から供給される予想される符号との相関値を検出して相関値信号を出力する８タップ相関器である。
【００６２】
９４＿１は８タップ相関器９３＿１が検出した相関値を電力変換する電力変換回路、９４＿２は８タップ相関器９３＿２が検出した相関値信号を電力変換する電力変換回路、９５は電力変換回路９４＿１、９４＿２による電力変換結果をソートするソート回路、９６はソート回路９５によるソート結果に基づいて、デジタル制御発振器９０＿１〜９０＿８、９２＿１〜９２＿８の発振周波数を制御する周波数制御回路である。
【００６３】
本発明の第３実施形態においては、周波数制御回路９６は、デジタル制御発振器９０＿ｋ、９２＿ｋの発振周波数（但し、デジタル制御発振器９０＿ｋの発振周波数＜デジタル制御発振器９２＿ｋの発振周波数）を低い側から高い側（もしくは高い側から低い側）へ掃引する。
【００６４】
そして、電力変換回路９４＿１は、８タップ相関器９３＿１が検出した相関値を電力変換し、電力変換回路９４＿２は、８タップ相関器９３＿２が検出した相関値を電力変換し、ソート回路９５は、電力変換回路９４＿１、９４＿２が出力する相関値電力がピークとなる受信周波数を検出し、周波数制御回路９６は、ソート回路９５が検出した相関値電力がピークとなる受信周波数に基づいてデジタル制御発振器９０＿ｋ、９２＿ｋの発振周波数を制御する。
【００６５】
即ち、周波数制御回路９６は、ソート回路９５が検出した相関値電力がピークとなる受信周波数に基づいて、２個の周波数制御信号ＳＣ１、ＳＣ２を出力し、２種の周波数偏差Δｆｃ１、Δｆｃ２に対する相関の検出を可能とし、位相回転部８８＿１又は位相回転部８８＿２のいずれかで受信信号周波数と受信周波数との一致が図られるように、デジタル制御発振器９０＿１〜９０＿８、９２＿１〜９２＿８を制御する。
【００６６】
以上のように、本発明の第３実施形態によれば、位相回転部８８＿１により、８タップ・シフトレジスタ８７の１タップ目〜８タップ目の出力信号に、８タップ・シフトレジスタ８７における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ１〜８Δθ１を与えることができると共に、位相回転部８８＿２により、８タップ・シフトレジスタ８７の１タップ目〜８タップ目の出力信号に、８タップ・シフトレジスタ８７における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ２〜８Δθ２を与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で８タップ・シフトレジスタ８７内を更新するという工程を必要としない。
【００６７】
即ち、本発明の第３実施形態によれば、周波数偏差情報の変更直後から８タップ・シフトレジスタ８７内の受信信号を自動周波数制御に有効に使うことができるので、ＣＤＭＡ通信装置における自動周波数制御を高速に行うことができると共に、位相回転処理における処理量の増加を抑制することができる。
【００６８】
なお、本発明の第３実施形態では、２種の周波数偏差Δｆｃ１、Δｆｃ２に対する相関を検出可能としているが、３種以上の周波数偏差に対する相関の検出を可能に構成することもできる。また、本発明の第２実施形態を改良し、位相回転部、２タップ相関器および電力変換回路の組を２組以上設けると共に、２種以上の周波数偏差に対する相関の検出を可能とする周波数制御回路を設けることにより、本発明の第２実施形態以上の自動周波数制御の高速化を図ることができる。
【００６９】
（第４実施形態）
図４は本発明の第４実施形態の構成図である。図４中、１００は受信したＣＤＭＡ信号を周波数変換して直交検波して得られるＩ／Ｑ信号をアナログ信号からデジタル信号に変換してなるＩ／Ｑ信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、１０１は予測される符号を８タップ・マッチドフィルタ１００に供給する符号発生器である。
【００７０】
８タップ・マッチドフィルタ１００において、１０２は８タップ・マッチドフィルタ１００に入力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、１０３は８タップ・シフトレジスタ１０２の出力信号を位相回転させて受信周波数の調整を行う位相回転部であり、１０４＿１、１０４＿８は位相回転器、１０５＿１、１０５＿８はデジタル制御発振器である。
【００７１】
位相回転器１０４＿１は、８タップ・シフトレジスタ１０２の１タップ目の出力信号を位相回転させるものであり、デジタル制御発振器１０５＿１は、位相回転器１０４＿１の位相回転量を制御するものである。位相回転器１０４＿８は、８タップ・シフトレジスタ１０２の８タップ目の出力信号を位相回転させるものであり、デジタル制御発振器１０５＿８は、位相回転器１０４＿８の位相回転量を制御するものである。
【００７２】
なお、８タップ・シフトレジスタ１０２の２タップ目〜７タップ目の出力信号に対応して設けられている位相回転器１０４＿２〜１０４＿７、および、位相回転器１０４＿２〜１０４＿７に対応して設けられているデジタル制御発振器１０５＿２〜１０５＿７は、図示を省略している。
【００７３】
本発明の第４実施形態では、デジタル制御発振器１０５＿ｋは、後述する周波数制御回路が出力する周波数制御信号ＳＣに発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ１０２における遅延時間を考慮し、位相回転器１０４＿ｋの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号ＳＣ（更新された周波数偏差情報）により８タップ・マッチドフィルタ１００に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθのｋ倍のｋΔθとなるように位相回転器１０４＿ｋの位相回転量を制御する。
【００７４】
また、１０６は位相回転器１０４＿１〜１０４＿８の出力信号と符号発生器１０１から供給される予測される符号との相関値を検出して相関値信号を出力する８タップ相関器、１０７は８タップ相関器１０６が検出した相関値を電力変換する電力変換回路、１０８は電力変換回路１０７による電力変換結果をソートするソート回路、１０９はソート回路１０８によるソート結果から逆拡散タイミング信号を出力する逆拡散タイミング制御回路である。
【００７５】
１１０は受信したＣＤＭＡ信号を周波数変換して直交検波して得られるＩ／Ｑ信号をアナログ信号からデジタル信号に変換してなるＩ／Ｑ信号を位相回転させる受信周波数の調整を行う位相回転部であり、１１１は位相回転器、１１２はデジタル制御発振器である。デジタル制御発振器１１２は、後述する周波数制御回路が出力する周波数制御信号ＳＣに発振周波数を制御されるものであり、受信信号周波数と受信周波数との一致を図るために、位相回転器１１１の位相回転量を制御するものである。
【００７６】
１１３は逆拡散部であり、１１４は符号発生器、１１５は位相回転器１１１が出力するＩ／Ｑ信号と符号発生器１１４が出力する符号を掛け合わせるミキサである。また、１１６は加算器、１１７、１１８は遅延器であり、加算器１１６は、ミキサ１１５の出力信号と遅延器１１７の出力信号を加算するものである。
【００７７】
１１９はデジタル制御発振器１０５＿１〜１０５＿８、１１２の発振周波数を制御する周波数制御部であり、１２０、１２１は遅延器、１２２は遅延器１２０、１２１の出力信号から受信信号周波数と受信周波数との間の周波数偏差Δｆｃを検出する周波数偏差検出回路、１２３は周波数偏差検出回路１２２が検出した周波数偏差Δｆｃに基づいて、周波数偏差Δｆｃがなくなるように、デジタル制御発振器１０５＿１〜１０５＿８、１１２の発振周波数を制御する周波数制御信号ＳＣを出力する周波数制御回路である。
【００７８】
本発明の第４実施形態では、周波数制御回路１２３は、デジタル制御発振器１０５＿１〜１０５＿８、１１２の発振周波数を低い側から高い側（もしくは高い側から低い側）へ掃引する。そして、周波数偏差検出回路１２２は、逆拡散部１１３が出力する逆拡散後のシンボル間位相差に基づいて周波数偏差Δｆｃを検出し、周波数制御回路１２３は、周波数偏差検出回路１２２が検出した周波数偏差Δｆｃに基づいて、デジタル制御発振器１０５＿１〜１０５＿８、１１２の発振周波数を制御し、受信周波数の引き込みを行う。
【００７９】
以上のように、本発明の第４実施形態によれば、位相回転部１０３により、８タップ・シフトレジスタ１０２の１タップ目〜８タップ目の出力信号に８タップ・シフトレジスタ１０２における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ〜８Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で８タップ・シフトレジスタ１０２内を更新するという工程を必要としない。
【００８０】
即ち、本発明の第４実施形態によれば、周波数偏差情報の変更直後から８タップ・シフトレジスタ１０２内の受信信号を自動周波数制御に有効に使うことができるので、ＣＤＭＡ通信装置における自動周波数制御を高速に行うことができると共に、パスサーチャ機能の性能劣化を生じている時間を最小とすることができる。
【００８１】
（第５実施形態）
図５は本発明の第５実施形態の構成図である。図５中、１３０は受信したＣＤＭＡ信号を周波数変換してなるＩＦ信号を入力して直交検波を行う直交検波回路であり、１３１はＩＦ信号を２分岐するハイブリッド、１３２は後述する再生キャリア生成回路が出力する再生キャリアをπ／２だけ移相するπ／２移相回路である。
【００８２】
１３３はハイブリッド１３１が出力するＩＦ信号とπ／２移相回路１３２が出力する再生キャリアとを掛け合わせるミキサ、１３４はミキサ１３３の出力信号から不要成分を除去してＩ信号を出力するローパスフィルタである。
【００８３】
１３５はハイブリッド１３１が出力するＩＦ信号と後述する再生キャリア生成回路が出力する再生キャリアとを掛け合わせるミキサ、１３６はミキサ１３５の出力信号から不要成分を除去してＱ信号を出力するローパスフィルタである。
【００８４】
１３７は直交検波回路１３０が出力するＩ／Ｑ信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換回路、１３８はＡ／Ｄ変換回路１３７が出力するＩ／Ｑ信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する８タップ・マッチドフィルタ、１３９は予測される符号を８タップ・マッチドフィルタ１３８に供給する符号発生器である。
【００８５】
８タップ・マッチドフィルタ１３８において、１４０は８タップ・マッチドフィルタ１３８に入力するＩ／Ｑ信号を順にシフトする８タップ・シフトレジスタ、１４１は８タップ・シフトレジスタ１４０の出力信号を位相回転させて受信周波数の調整を行う位相回転部であり、１４２＿１、１４２＿８は位相回転器、１４３＿１、１４３＿８はデジタル制御発振器である。
【００８６】
位相回転器１４２＿１は、８タップ・シフトレジスタ１４０の１タップ目の出力信号を位相回転させるものであり、デジタル制御発振器１４３＿１は、位相回転器１４２＿１の位相回転量を制御するものである。位相回転器１４２＿８は、８タップ・シフトレジスタ１４０の８タップ目の出力信号を位相回転させるものであり、デジタル制御発振器１４３＿８は、位相回転器１４２＿８の位相回転量を制御するものである。
【００８７】
なお、８タップ・シフトレジスタ１４０の２タップ目〜７タップ目の出力信号に対応して設けられている位相回転器１４２＿２〜１４２＿７、および、位相回転器１４２＿２〜１４２＿７に対応して設けられているデジタル制御発振器１４３＿２〜１４３＿７は、図示を省略している。
【００８８】
本発明の第５実施形態では、デジタル制御発振器１４３＿ｋは、後述する周波数制御回路が出力する周波数制御信号ＳＣに発振周波数を制御されるものであり、Ｉ／Ｑ信号の８タップ・シフトレジスタ１４０における遅延時間を考慮し、位相回転器１４２＿ｋの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号（更新された周波数偏差情報）により８タップ・マッチドフィルタ１３８に入力するＩ／Ｑ信号を位相回転させるとした場合に必要とされる位相回転量Δθのｋ倍のｋΔθとなるように位相回転器１４２＿ｋの位相回転量を制御する。
【００８９】
また、１４４は位相回転器１４２＿１〜１４２＿８の出力信号と符号発生器１３９から供給される予測される符号との相関値を検出して相関値信号を出力する８タップ相関器、１４５は８タップ相関器１４４が検出した相関値を電力変換する電力変換回路、１４６は電力変換回路１４５による電力変換結果をソートするソート回路、１４７はソート回路１４６のソート結果から逆拡散タイミング信号を出力する逆拡散タイミング制御回路である。
【００９０】
１４８は逆拡散部であり、１４９は符号発生器、１５０はＡ／Ｄ変換回路１３７が出力するＩ／Ｑ信号と符号発生器１４９が出力する符号を掛け合わせるミキサである。また、１５１は加算器、１５２、１５３は遅延器であり、加算器１５１は、ミキサ１５０の出力信号と遅延器１５２の出力信号を加算するものである。
【００９１】
１５４はデジタル制御発振器１４３＿１〜１４３＿８および後述する基準発振器の発振周波数を制御する周波数制御部であり、１５５、１５６は遅延器、１５７は遅延器１５５、１５６の出力信号から受信信号周波数と受信周波数との間の周波数偏差Δｆｃを検出する周波数偏差検出回路、１５８は周波数偏差検出回路１５７が出力する周波数偏差Δｆｃに基づいて、デジタル制御発振器１４３＿１〜１４３＿８および後述する基準発振器の発振周波数を制御する周波数制御信号ＳＣを出力する周波数制御回路である。
【００９２】
本発明の第５実施形態では、周波数制御回路１５８は、デジタル制御発振器１４３＿１〜１４３＿８および後述する基準発振器の発振周波数を低い側から高い側（もしくは高い側から低い側）へ掃引する。そして、周波数偏差検出回路１５７は、逆拡散部１４８が出力する逆拡散後のシンボル間位相差に基づいて周波数偏差Δｆｃを検出し、周波数制御回路１５８は、周波数偏差検出回路１５７が検出した周波数偏差Δｆｃに基づいて、デジタル制御発振器１４３＿１〜１４３＿８および後述する基準発振器の発振周波数を制御し、受信周波数の引き込みを行う。
【００９３】
また、１５９は周波数制御回路１５８が出力する周波数制御信号ＳＣを入力するループフィルタ、１６０はループフィルタ１５９の出力をアナログ信号に変換するＤ／Ａ変換器、１６１はＤ／Ａ変換器１６０の出力値に発振周波数が制御される温度補償付き水晶発振器（ＴＣＸＯ）からなる基準発振器である。
【００９４】
１６２は直交検波回路１３０に供給する再生キャリアを生成する再生キャリア生成回路であり、１６３はＰＬＬ（位相同期ループ）、１６４は電圧制御発振器（ＶＣＯ）である。ＰＬＬ１６３は、基準発振器１６１が出力する発振信号を基準信号、電圧制御発振器１６４が出力する発振信号を比較信号として動作し、電圧制御発振器１６４の発振信号を分周したものを再生キャリアとして出力するように構成されている。
【００９５】
ところで、本発明の第５実施形態においては、本発明の第１実施形態〜第４実施形態の場合と異なり、自動周波数制御のために基準発振器１６１を制御するとしているので、更新された周波数偏差情報により直交検波された受信信号がＡ／Ｄ変換回路１３７を介して８タップ・マッチドフィルタ１３８と逆拡散部１４８に共通に入力される構成となっている。
【００９６】
このため、本発明の第１実施形態〜第４実施形態の場合には、自動周波数制御のための位相回転器を制御するデジタル制御発振器は、周波数弁別結果を元に新しい制御値で処理することで十分であるが、本発明の第５実施形態においては、更新された周波数偏差情報により直交検波された受信信号の８タップ・シフトレジスタ１４０への入力に対応させて位相回転部１４１による位相回転量を徐々に減じ、更新された周波数偏差情報により直交検波された受信信号が８タップ・シフトレジスタ１４０に取り込まれて８タップ・シフトレジスタ１４０の内容が更新されたときには、位相回転部１４１による位相回転量を０にする必要がある。
【００９７】
ここで、変更前後の周波数偏差情報により直交検波された受信信号の周波数差は、８タップ・マッチドフィルタ１３８の最小時間単位（サンプルまたはチップに相当）では１倍で、８タップ・シフトレジスタ１４０におけるシフトによる遅延時間に比例して増加しているとみなせる。
【００９８】
そこで、本発明の第５実施形態では、位相回転器１４２＿１〜１４２＿８の位相回転量を、検出した周波数偏差Δfｃずつ、元の位相回転量から減じてゆき、更新された周波数偏差情報により直交検波された受信信号が８タップ・シフトレジスタ１４０に入力される時間が経過すると、位相回転部１４１による位相回転量が０になるように、デジタル制御発振器１４３＿１〜１４３＿８の発振周波数が周波数制御回路１５８により制御される。なお、８タップ・シフトレジスタ１４０の出力信号の位相回転量を０にすると、従来と同様の動作となる。
【００９９】
以上のように、本発明の第５実施形態によれば、位相回転部１４１により、８タップ・シフトレジスタ１４０の１タップ目〜８タップ目の出力信号に８タップ・シフトレジスタ１４０における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ〜８Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波した受信信号で８タップ・シフトレジスタ１４０内を更新し終わるのを待つ必要はない。
【０１００】
即ち、本発明の第５実施形態によれば、周波数偏差情報の変更直後から８タップ・シフトレジスタ１４０内の受信信号を自動周波数制御に有効に使うことができる。また、更新された周波数偏差情報により直交検波された受信信号が８タップ・シフトレジスタ１４０に取り込まれたときには、位相回転部１４１による位相回転量を０にすることができる。
【０１０１】
したがって、自動周波数制御のために基準発振器を介して再生キャリア周波数を制御するタイプのＣＤＭＡ通信装置における受信周波数の自動制御の高速化を図ることができると共に、パスサーチャ機能の性能劣化を生じている時間を最小とすることができる。
【０１０２】
ここで、本発明の自動周波数制御装置を整理すると、本発明の自動周波数制御装置には、少なくとも、以下の自動周波数制御装置が含まれる。
【０１０３】
（付記１）受信信号をシフトするシフトレジスタを有するマッチドフィルタを備える自動周波数制御装置であって、前記シフトレジスタの出力側の所定信号に、前記シフトレジスタにおける遅延時間を考慮し、自動周波数制御に必要な位相回転量を与える位相回転部を備えることを特徴とする自動周波数制御装置。
【０１０４】
（付記２）前記位相回転部は、前記シフトレジスタの出力信号に前記位相回転量を与えるものであることを特徴とする付記１記載の自動周波数制御装置。
【０１０５】
（付記３）前記マッチドフィルタは、前記シフトレジスタの出力信号をグループ化し、各グループの出力信号に対応させて複数の相関器を有し、前記位相回転部は、各相関器の出力信号に前記位相回転量を与えるものであることを特徴とする付記１記載の自動周波数制御装置。（３）
【０１０６】
（付記４）前記位相回転部として、複数の位相回転部を有し、前記複数の位相回転部は、それぞれ、前記シフトレジスタの出力信号に他の位相回転部とは異なる位相回転量を与えるものであることを特徴とする付記１記載の自動周波数制御装置。
【０１０７】
（付記５）前記マッチドフィルタは、前記シフトレジスタの出力信号をグループ化し、各グループの出力信号に対応させて複数の相関器を有すると共に、前記位相回転部として、前記複数の相関器の全体に対応させて複数の位相回転部を有し、前記複数の位相回転部は、それぞれ、各相関器の出力信号に他の位相回転部とは異なる位相回転量を与えるものであることを特徴とする付記１記載の自動周波数制御装置。
【０１０８】
（付記６）前記位相回転部は、前記マッチドフィルタの出力信号を利用して取得した周波数偏差情報に基づいて前記位相回転量を制御されることを特徴とする付記１〜５のいずれか一の付記に記載の自動周波数制御装置。
【０１０９】
（付記７）前記位相回転部は、逆拡散部の出力信号を利用して取得した周波数偏差情報に基づいて前記位相回転量を制御されることを特徴とする付記１〜５のいずれか一の付記に記載の自動周波数制御装置。
【０１１０】
（付記８）前記マッチドフィルタは、前記周波数偏差情報に基づいて直交検波された受信信号を入力するものであり、前記位相回転部は、更新された周波数偏差情報に基づいて直交検波された受信信号が前記シフトレジスタに入力するに対応させて位相回転量を減ずるように制御されることを特徴とする付記７記載の自動周波数制御装置。
【図面の簡単な説明】
【０１１１】
【図１】本発明の第１実施形態の構成図である。
【図２】本発明の第２実施形態の構成図である。
【図３】本発明の第３実施形態の構成図である。
【図４】本発明の第４実施形態の構成図である。
【図５】本発明の第５実施形態の構成図である。
【図６】ＣＤＭＡ用無線機の一例の構成図である。
【図７】従来の自動周波数制御装置の一例の構成図である。
【図８】従来の自動周波数制御装置の他の例の構成図である。
【図９】相関値電力の周波数特性を示す図である。
【符号の説明】
【０１１２】
（図６）
１…アンテナ、２…送信部、３…受信部、４…デュプレクサ（アンテナ共用器）、５…エンコーダ、６…マッピング・拡散回路、７…波形成形フィルタ、８…Ｄ／Ａ変換回路、９…直交変調回路、１０…ＲＦ／ＩＦ回路、１１…ＲＦ／ＩＦ回路、１２…直交検波回路、１３…Ａ／Ｄ変換回路、１４…パスサーチ回路、１５…復調回路、１６…デコーダ
（図７）
２０…直交検波回路、２１…ハイブリッド、２２…π／２移相回路、２３…ミキサ、２４…ローパスフィルタ、２５…ミキサ、２６…ローパスフィルタ、２７…Ａ／Ｄ変換回路、２８…８タップ・マッチドフィルタ、２９…符号発生器、３０…８タップ・シフトレジスタ、３１…８タップ相関器、３２…電力変換回路、３３…ソート回路、３４…周波数制御回路、３５…Ｄ／Ａ変換回路、３６…基準発振器、３７…再生キャリア生成回路、３８…ＰＬＬ、３９…電圧制御発振器
（図８）
４０…位相回転部、４１…位相回転器、４２…デジタル制御発振器、４３…８タップ・マッチドフィルタ、４４…符号発生器、４５…８タップ・シフトレジスタ、４６…８タップ相関器、４７…電力変換回路、４８…ソート回路、４９…周波数制御回路
（図１）
５５…８タップ・マッチドフィルタ、５６…符号発生器、５７…８タップ・シフトレジスタ、５８…位相回転部、５９＿１、５９＿８…位相回転器、６０＿１、６０＿８…デジタル制御発振器、６１…８タップ相関器、６２…電力変換回路、６３…ソート回路、６４…周波数制御回路
（図２）
７０…８タップ・マッチドフィルタ、７１…符号発生器、７２…８タップ・シフトレジスタ、７３＿１、７３＿２…４タップ相関器、７４…位相回転部、７５＿１、７５＿２…位相回転器、７６＿１、７６＿２…デジタル制御発振器、７７…２タップ相関器、７８…電力変換回路、７９…ソート回路、８０…周波数制御回路
（図３）
８５…８タップ・マッチドフィルタ、８６＿１、８６＿２…符号発生器、８７…８タップ・シフトレジスタ、８８＿１、８８＿２…位相回転部、８９＿１、８９＿８…位相回転器、９０＿１、９０＿８…デジタル制御発振器、９１＿１、９１＿８…位相回転器、９２＿１、９２＿８…デジタル制御発振器、９３＿１、９３＿２…８タップ相関器、９４＿１、９４＿２…電力変換回路、９５…ソート回路、９６…周波数制御回路
（図４）
１００…８タップ・マッチドフィルタ、１０１…符号発生器、１０２…８タップ・シフトレジスタ、１０３…位相回転部、１０４＿１、１０４＿８…位相回転器、１０５＿１、１０５＿８…デジタル制御発振器、１０６…８タップ相関器、１０７…電力変換回路、１０８…ソート回路、１０９…逆拡散タイミング制御回路、１１０…位相回転部、１１１…位相回転器、１１２…デジタル制御発振器、１１３…逆拡散部、１１４…符号発生器、１１５…ミキサ、１１６…加算器、１１７、１１８…遅延器、１１９…周波数制御部、１２０、１２１…遅延器、１２２…周波数偏差検出回路、１２３…周波数制御回路
（図５）
１３０…直交検波回路、１３１…ハイブリッド、１３２…π／２移相回路、１３３…ミキサ、１３４…ローパスフィルタ、１３５…ミキサ、１３６…ローパスフィルタ、１３７…Ａ／Ｄ変換回路、１３８…８タップ・マッチドフィルタ、１３９…符号発生器、１４０…８タップ・シフトレジスタ、１４１…位相回転部、１４２＿１、１４２＿８…位相回転器、１４３＿１、１４３＿８…デジタル制御発振器、１４４…８タップ相関器、１４５…電力変換回路、１４６…ソート回路、１４７…逆拡散タイミング制御回路、１４８…逆拡散部、１４９…符号発生器、１５０…ミキサ、１５１…加算器、１５２、１５３…遅延器、１５４…周波数制御部、１５５、１５６…遅延器、１５７…周波数偏差検出回路、１５８…周波数制御回路、１５９…ループフィルタ、１６０…Ｄ／Ａ変換器、１６１…基準発振器、１６２…再生キャリア生成回路、１６３…ＰＬＬ、１６４…電圧制御発振器
【図１】
2008060685.tif 000004
【図２】
2008060685.tif 000005
【図３】
2008060685.tif 000006
【図４】
2008060685.tif 000007
【図５】
2008060685.tif 000008
【図６】
2008060685.tif 000009
【図７】
2008060685.tif 000010
【図８】
2008060685.tif 000011
【図９】
2008060685.tif 000012