(57)【要約】  【課題】小型軽量化の要求を満たし、且つ信頼性の高いＣＯＦ用配線基板とその製造方法、並びにこれを用いたＣＯＦを提供する。  【解決手段】絶縁フィルム１の片側面に金属配線が形成され、前記金属配線は、半導体素子７と接合するためのインナーリード９と、外部基板と接合するためのアウターリードを有しているＣＯＦ用配線基板において、半導体素子７が搭載される領域で且つインナーリード９が存在しない領域の絶縁フィルム１の厚さが、半導体素子７が搭載されない領域の絶縁フィルム１の厚さよりも薄く形成されている。【選択図】図１
2008205141.tif 000002
【特許請求の範囲】
【請求項１】
絶縁フィルムの片側面に金属配線が形成されており、前記金属配線は半導体素子の電極パッドと接合するためのインナーリード及び外部基板と接合するためのアウターリードを有しているＣＯＦ用配線基板において、前記半導体素子が搭載される領域で且つ前記インナーリードが存在しない領域の前記絶縁フィルムの厚さが、前記半導体素子が搭載されない領域の前記絶縁フィルムの厚さよりも薄く形成したことを特徴とするＣＯＦ用配線基板。
【請求項２】
前記絶縁フィルムの材質がポリイミドであることを特徴とする請求項１に記載のＣＯＦ用配線基板。
【請求項３】
請求項１または２に記載のＣＯＦ用配線基板を用いて組み立てられたＣＯＦ。
【請求項４】
前記ＣＯＦ基板において、金属配線が形成されていない側より化学エッチング法によって絶縁フィルムをハーフエッチングすることにより、半導体素子が搭載される領域で且つインナーリードが存在しない領域の絶縁フィルムの厚さを他の領域の厚さよりも薄くすることを特徴とする請求項１に記載のＣＯＦ用配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の電機機器に使用される半導体パッケージ用配線基板とその製造方法、特に薄型ディスプレイなどに使用されるＣＯＦ用配線基板とその製造方法に関する。
【背景技術】
【０００２】
ＣＯＦ（Chip on Film）用配線基板は、ポリイミドフィルム等の絶縁フィルムの片側面に、一端にインナーリードを他端にアウターリードを有する金属配線を形成してなる薄型フィルム基板であり、主として液晶ディスプレイのドライバ半導体装置の配線材料として用いられる。
【０００３】
従来、このＣＯＦ用配線基板は、図３に示す如き方法で製造される。
先ず、ポリイミドフィルム１と銅箔２からなる基材の表面にフォトレジスト層３を形成する（図３（a））。
次に、形成されたフォトレジスト層３にマスクを介して紫外線を照射し、所望のパターンに感光させる（図３（b））。
次に、フォトレジスト層３を現像してフォトレジストパターン４を形成する（図３（c））。
次に、フォトレジストパターン４の開口部に露出する銅箔２をエッチングして、銅配線パターン５を形成し、その後フォトレジストパターン４を除去する（図３（d））。
次に、銅配線パターン５の表面に、搭載される半導体素子の電極パッドと接合するためにスズめっきや金めっき６を施す（図３（e））。
そして、最後にインナーリードとアウターリードとを露出させるようにし、所望の保護レジスト膜を形成する（図示せず）。
【０００４】
このようにして製造されたＣＯＦ用配線基板を用いてＣＯＦを得るには、図４に示したように、半導体素子７の電極パッドに形成されたバンプ８とインナーリード９とを接合し、更に封止樹脂１０で封止する。従って、半導体素子７の電極パッド側表面は、封止樹脂１０とポリイミドフィルム１で覆われた構造となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、半導体素子７は動作することで熱を発生するが、正常に動作するためには、発生した熱をＣＯＦの外部へ放出して、半導体素子７の温度が高温にならないようにしなければならない。半導体素子が高温になると、誤動作を起こすばかりか極端な場合には破損してしまうからである。
半導体素子の動作により発生した熱の一部は、半導体素子の電極パッド側表面とは反対側の裏面から外部へ放熱され、他の一部はバンプ８、インナーリード及びアウターリードを介して、ＣＯＦが搭載された配線板から外部へ放熱される。そして残部が半導体素子７の表面から封止樹脂１０とポリミドフィルム１に伝わり、ポリミドフィルム１より外部へ放熱される。
【０００６】
近年のディスプレイの大型化、高解像度化によって、ＣＯＦの半導体素子に加えられる駆動電圧及び動作周波数は高く、これによって半導体素子からの発熱量は大きく増加している。同時にＣＯＦ用配線基板の配線は、小型化、高密度化の要求により微細化し、インナーリードの幅は１５μｍ程度にまで細くなってきている。このため、上記のバンプ、インナーリード及びアウターリードを介しての放熱の効率は低下し、半導体素子の放熱対策が深刻な問題となっている。
【０００７】
このような半導体素子の放熱問題を改善するために、絶縁フィルムの半導体素子搭載側と反対側の絶縁フィルム面に放熱板を配置し、絶縁フィルム側からの放熱効率を改善する方法が特許文献１に提案されている。この方法では、放熱効率の改善は期待できるものの、放熱板を配置することによりＣＯＦの厚みと重量が増加してしまい、ＣＯＦの小型、軽量化の要求に逆行することになる。
【０００８】
また、半導体素子の反対側の絶縁フィルム面を半導体素子よりも大きい範囲でハーフエッチングを行ない、当該部位に凹部を形成する方法が特許文献２に提案されている。この提案は、半導体素子の電極とインナーリドとをバンプを介して熱圧着する際に、絶縁フィルム側からの加熱のための加熱ツールと絶縁フィルムとの融着を無くすためのものである。即ち、こうすることにより加熱ツールからインナーリードに熱が伝わり易くし、それによって加熱ツールの温度を、絶縁フィルムと融着しない温度まで低下させようとするものである。従って、前記部位には必ずインナーリードが形成される、或いは形成された領域を含まなければならない。
とはいえ、絶縁フィルムの厚さを薄くし、加熱ツールからの温度が半導体素子側ヘ伝わり易くしている点では、絶縁フィルムの熱抵抗を低下させており、放熱性を改善しているとも云える。
【０００９】
ところで、前記したように、近年のＣＯＦ用配線基板は微細化が進んでいる。その結果、隣り合う接合部との間で接合不良を発生させないようにするために、半導体素子の電極に設けられたバンプとインナーリードとを接合する際に、各接合部を均一に加圧しなければならず、絶縁フィルム層には高い平坦性が求められる。絶縁フィルムの厚さをハーフエッチングして薄くした領域では、フィルム自身の持つ厚さのばらつきに、絶縁層を薄くするための加工ばらつきが加わり、平坦性が損なわれることから、全接合部の接合信頼性が低いという問題がある。
【特許文献１】特開２００６−１０８３５６号公報
【特許文献２】特開２００４−００６５２３号公報
【００１０】
本発明は、上記の実情に鑑みてなされたものであり、その目的とするところは、ＣＯＦに求められる小型軽量化の要求を満たし、且つ微細配線のインナーリードとバンプとの接合においても、従来と変らない信頼性の高いＣＯＦ用配線基板とその製造方法、並びにこれを用いたＣＯＦを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明によるＣＯＦ用配線基板は、絶縁フィルムの片側面に金属配線が形成されており、前記金属配線は半導体素子の電極パッドと接合するためのインナーリード及び外部基板と接合するためのアウターリードを有しているＣＯＦ用配線基板において、前記半導体素子が搭載される領域で且つ前記インナーリードが存在しない領域の前記絶縁フィルムの厚さが、前記半導体素子が搭載されない領域の前記絶縁フィルムの厚さよりも薄く形成したことを特徴とする。
【００１２】
本発明によれば、前記絶縁フィルムの材質がポリイミドであることを特徴とする。
【００１３】
本発明によるＣＯＦは、上記のＣＯＦ用配線基板を用いて組み立てられている。
【００１４】
本発明によるＣＯＦ用配線基板の製造方法は、上記ＣＯＦ用配線基板において、金属配線が形成されていない側より化学エッチング法によって絶縁フィルムをハーフエッチングすることにより、半導体素子が搭載される領域で且つインナーリードが存在しない領域の絶縁フィルムの厚さを他の領域の厚さよりも薄くしたことを特徴としている。
【発明の効果】
【００１５】
本発明によれば、ＣＯＦ用配線基板の半導体素子が搭載される領域で且つインナーリードが位置しない領域の絶縁フィルム部分のみをハーフエッチングして薄くしたため、組み立てられた半導体パッケージは、半導体素子の表面を被覆する絶縁フィルム部分が薄くなり、その結果、放熱性の良い半導体パッケージ並びにそのためのＣＯＦ用配線基板を提供することができる。インナーリードが形成された領域はハーフエッチングされないため、絶縁フィルムの加工ばらつきが発生することはなく、従って接合信頼性を損なうことがない。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を用いて説明する。
図１は本発明による配線基板の製造工程の一例を示している。図中、従来例で説明したのと実質上同一の部材及び部分には、同一符号を用いて説明することにする。
【００１７】
先ず、図１（a）に示すように、従来の技術と同様に絶縁フィルムとしてのポリイミドフィルム１と銅箔２からなる基材の銅箔表面にフォトレジスト層３を形成する。使用できるポリイミドフィルムとしては、例えば、宇部興産株式会社製のユーピレックス、東レデュポン株式会社製のカプトン等が挙げられる。
【００１８】
次に、図１（b）に示すように、形成されたフォトレジスト層３にマスクを介して紫外線を照射し、所望のパターンを感光させる。
【００１９】
次に、図１（c）に示すように、フォトレジストを現像し、レジストパターン４を形成する。
【００２０】
次に、図１（d）に示すように、フォトレジストパターン４から露出する銅箔部分をエッチングしてインナーリード９を含む銅配線パターン５を形成し、その後レジストを除去する。
【００２１】
次に、図１（e）に示すように、ポリイミドフィルム１の銅箔２が形成された面とは反対側の表面にフォトレジスト層１１を形成する。ここで使用するフォトレジストは、ポリイミドエッチング液に耐えるものを選択しなければならない。例えば、市販のポリイミドエッチング液であるＴＰＥ−３０００（東レエンジニアリング株式会社製）を使用する場合は、ドライフィルムレジストＡＱ−３０５８（旭化成株式会社製）を使用することができる。
【００２２】
次に、図１（f）に示すように、フォトレジスト層１１を露光、現像し、ポリイミドフィルム１の銅配線パターン５が形成された側とは反対側にフォトレジスト開口部１１aを形成する。ここで形成するフォトレジスト開口部１１aは搭載される半導体素子が位置する領域であり、且つインナーリード９よりも内側に形成しなくてはならない。この場合、銅配線パターン５が形成された側は、ポリイミドエッチング液による侵食から保護するために、製品となる領域の全面をフォトレジストで覆うようにする。
【００２３】
次に、図１（g）に示すように、フォトレジスト開口部１１aに露出するポリイミドフィルムをハーフエッチングし、その後フォトレジストを剥離する。ハーフエッチングによって薄くする部分１aのポリイミドフィルムの厚さは、半導体素子の放熱性を考慮すると薄いほど良いが、薄過ぎるとフィルムの強度が不足してしまい、フィルム破損が生じ易くなる。このため、ハーフエッチングによって残すフィルムの厚さは５μｍ以上とすることが望ましい。例えば、厚さ３８μｍのポリイミドフィルムを原材料として使用する場合には、ハーフエッチング後のフィルム厚は５〜３０μｍの範囲で選択すると良い。
【００２４】
また、ポリイミドフィルムのハーフエッチングには、上述した市販のポリイミドエッチング液（ＴＰＥ−３０００）やドラジン系の水溶液が使用できる。例えば、ポリイミドエッチング液（ＴＰＥ−３０００）を使用して、ポリイミドフィルム、カプトンＥＮ（東レデュポン株式会社製）をハーフエッチングする場合には、液温６０〜８０℃、浸漬時間３０〜１２０秒の範囲で５〜３０μｍのポリイミドフィルム厚を得ることができる。
【００２５】
次に、銅配線パターンの表面に、半導体素子の電極パッドとの接合のためのスズ、金等のめっき層を形成する。
【００２６】
そして、最後にインナーリードとアウターリードを露出させるようにし、所望の保護レジスト膜を形成する。
【００２７】
このようにして製造されたＣＯＦ用配線基板を用いた半導体パッケージの断面構造が図２に示されている。半導体素子７は、電極パッドに形成されたバンプ８と配線基板のインナーリード９が接合されており、ポリイミドフィルム１と半導体素子７の隙間には封止樹脂１０が充填され、バンプ８とインナーリード９との接合部及び半導体素子表面が保護された構造となる。
【００２８】
かくして得られた本発明によるＣＯＦ用配線基板を用いた半導体パッケージは、図２に示すように、半導体素子が搭載さた領域を被覆するポリイミドフィルムが薄い構造となる。
【００２９】
ハーフエッチングによって形成されたポリイミドフィルムの薄い領域は、ハーフエッチングされない領域よりも放熱経路が短くなり、半導体素子の表面からポリイミドフィルムを伝導して外部へ放出される経路の放熱効率が良くなる。また、インナーリードが形成される部分のポリイミドフィルムの厚さは、原材料のフィルムの厚さのままで、ハーフエッチングによる加工ばらつきが加わることはないから、インナーリードと半導体素子の電極パッドとの接合性を損なうことはない。
【図面の簡単な説明】
【００３０】
【図１】本発明によるＣＯＦ用配線基板の製造工程の一例を示す工程図である。
【図２】図１に示すＣＯＦ用配線基板を用いた半導体パッケージの一例を示す断面図である。
【図３】従来のＣＯＦ用配線基板の製造工程の一例を示す工程図である。
【図４】従来のＣＯＦ用配線基板を用いた半導体パッケージの一例を示す断面図である。
【符号の説明】
【００３１】
１                          ポリイミドフィルム
１a                        ハーフエッチングによって薄くする部分
２                          銅箔
３、１１                    フォトレジスト層
４                          フォトレジストパターン
５                          銅配線パターン
６                          めっき
７                          半導体素子
８                          バンプ
９                          インナーリード
１０                        封止樹脂
１１a                       フォトレジスト開口部
【図２】
2008205141.tif 000003
【図３】
2008205141.tif 000004
【図１】
2008205141.tif 000005
【図４】
2008205141.tif 000006