(57)【要約】【課題】基板配線の間隔を狭小化する場合であっても、半田による基板配線間のショート不良を防止して半導体装置の製造歩留まりを向上することができる技術を提供する。【解決手段】配線基板３の大部分の領域にはソルダレジスト８が形成されている。そして、ソルダレジスト８が形成されていない領域からは、基板配線６の一部が露出している。この基板配線６は、通常の引き回し配線として機能する配線部１０とバンプ電極を搭載するためのバンプ電極搭載部１１を有している。バンプ電極搭載部１１は、半導体チップに形成されているバンプ電極と半田を介して接合する領域であり、バンプ電極搭載部１１に半導体チップのバンプ電極を接合することにより、配線基板３上に半導体チップを搭載する。バンプ電極搭載部１１の幅は、配線部１０の幅よりも大きく形成されており、さらに、バンプ電極搭載部１１の幅方向には凹部が設けられている。【選択図】図４
2008060159.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）配線基板と、
（ｂ）前記配線基板の素子搭載面上に搭載された半導体チップとを備え、
前記配線基板上に形成された基板配線と前記半導体チップに形成されたバンプ電極とを接続する半導体装置であって、
前記基板配線は、配線部とバンプ電極搭載部とを有し、
前記バンプ電極搭載部の幅は前記配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向には凹部が形成されていることを特徴とする半導体装置。
【請求項２】
（ａ）配線基板と、
（ｂ）前記配線基板の素子搭載面上に搭載された半導体チップとを備え、
前記配線基板上に形成された基板配線と前記半導体チップに形成されたバンプ電極とを接続する半導体装置であって、
前記基板配線は、配線部とバンプ電極搭載部とを有し、
前記バンプ電極搭載部の幅は前記配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向にはくびれ部が形成されていることを特徴とする半導体装置。
【請求項３】
（ａ）配線基板と、
（ｂ）前記配線基板の素子搭載面上に搭載された半導体チップとを備え、
前記配線基板上に形成された基板配線と前記半導体チップに形成されたバンプ電極とを接続する半導体装置であって、
前記基板配線は、配線部とバンプ電極搭載部とを有し、
前記バンプ電極搭載部の幅は前記配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向には凹部が形成され、
前記バンプ電極搭載部上には半田が形成され、前記半田を介して前記バンプ電極搭載部と前記バンプ電極が接続されていることを特徴とする半導体装置。
【請求項４】
（ａ）基板配線が形成された配線基板上に半田ペーストを塗布する工程と、
（ｂ）熱処理を加えることにより、前記基板配線のバンプ電極搭載部に半田を固着する工程と、
（ｃ）前記バンプ電極搭載部に半導体チップのバンプ電極を接続することにより、前記配線基板上に前記半導体チップを搭載する工程とを備え、
前記バンプ電極搭載部の幅は、前記基板配線の配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向に凹部を有することを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）基板配線が形成された配線基板上に半田ペーストを塗布する工程と、
（ｂ）熱処理を加えることにより、前記基板配線のバンプ電極搭載部に半田を固着する工程と、
（ｃ）前記バンプ電極搭載部に半導体チップのバンプ電極を接続することにより、前記配線基板上に前記半導体チップを搭載する工程とを備え、
前記バンプ電極搭載部の幅は、前記基板配線の配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向にくびれ部を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、配線基板上に形成された基板配線と半導体チップに形成されたバンプ電極とを半田を介して接続する半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２０００−７７４７１号公報（特許文献１）には、接続媒体を介して電子部品に設けられたバンプ電極がフリップチップ実装されるフリップチップ実装基板に関し、接続媒体瘤を接続パッド上に安定して形成することにより実装信頼性の向上を図る技術が記載されている。
【０００３】
具体的には、回路基板上に、半田を介して半導体チップに設けられたバンプ電極がフリップチップ実装される導体パターンを形成してなるフリップチップ実装基板において、導体パターンを配線パターンと、バンプ電極が接合される接続パッドにより構成する。更に、配線パターンの幅寸法に対し、接続パッドの幅寸法を大きくなるよう構成するとしている。
【０００４】
特開２００５−１１９０２号公報（特許文献２）には、実装用基板に設けられる接続パッドの配置ピッチがきわめて狭くなった場合であっても、接続パッドを所定の形状に形成することができ、半導体素子を確実に実装することができる技術が記載されている。
【０００５】
具体的には、接続電極として金属バンプ電極を備える半導体素子をフリップチップ実装するフリップチップ実装用基板において、半導体素子を実装する実装面に、金属バンプ電極の配置ピッチと一致する配置ピッチで、金属バンプ電極が接合される接続パッドと接続パッドに接続して設けられた引き出し線とからなる導体パターンを複数形成する。そして、各々の導体パターンに形成される接続パッドが、各々の導体パターンの一方の側縁から導体パターンの一方の側にのみ接続パッドの側縁を延出させて設けられているとしている。
【特許文献１】特開２０００−７７４７１号公報
【特許文献２】特開２００５−１１９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に、半導体チップを配線基板に実装する場合、予め配線基板に形成されている基板配線に接続媒体として半田を配設しておく。そして、この基板配線に半導体チップに設けられているバンプ電極を接合することにより、半導体チップを配線基板に実装することが行なわれている。
【０００７】
ここで、基板配線を通常の配線を構成する配線部とバンプ電極と接合するバンプ電極搭載部から構成する技術がある。この技術によれば、バンプ電極搭載部の幅を配線部の幅よりも大きくすることによってバンプ電極搭載部に半田がよく集まるように構成している。したがって、半田を介したバンプ電極搭載部と半導体チップのバンプ電極との接合信頼性を向上することができる。つまり、配線基板上に半田ペーストを塗布した後、熱処理（リフロー）を施す。これにより、半田の表面張力によって半田が幅の大きいバンプ電極搭載部に集まる。このため、バンプ電極搭載部と半導体チップのバンプ電極とを接合する半田を確保することができ、接続信頼性を向上することができる。図２１に、通常の配線を構成する配線部とバンプ電極と接合するバンプ電極搭載部とを設けた基板配線の例を示す。図２１において、配線基板１００の表面には、ソルダレジスト１０１が形成され、このソルダレジスト１０１の形成されていない領域に基板配線１０２が露出している。露出している基板配線１０２は、配線部１０３とバンプ電極搭載部１０４から構成されており、配線部１０３の幅よりもバンプ電極搭載部１０４の幅が大きくなるように形成されている。これにより、配線基板１００上に半田ペーストを塗布した後、熱処理を施すことにより、半田がバンプ電極搭載部１０４に集まる。このことから、バンプ電極搭載部１０４に接続を行なうのに充分な半田を確保することができ、バンプ電極搭載部１０４と半導体チップのバンプ電極との接続信頼性を向上することができる。
【０００８】
近年、半導体チップの微細化に伴い、半導体チップに形成されるバンプ電極間のピッチも狭くなってきている。このバンプ電極間のピッチの狭小化に伴い、図２２に示すように、バンプ電極に接続する基板配線１０２のピッチも狭くなってきている。基板配線１０２のピッチの狭小化を実現するために、幅の狭い配線部１０３と幅の広いバンプ電極搭載部１０４を有する基板配線１０２において、隣接するバンプ電極搭載部１０４を千鳥状に配置することにより、基板配線１０２のピッチを狭めている。
【０００９】
しかし、図２３に示すように、幅の広いバンプ電極搭載部１０４には半田が集まるため、バンプ電極搭載部１０４からはみ出すようにして半田１０５が形成されるおそれがある。すると、隣接するバンプ電極搭載部１０４と配線部１０３の間で半田ブリッジが形成され、ショート不良が発生する問題点がある。また、図２４に示すように、バンプ電極搭載部１０４を千鳥状に配置しない場合では特に、バンプ電極搭載部１０４から半田１０５がはみ出すことにより隣接するバンプ電極搭載部１０４間で半田ブリッジが形成され、ショート不良が発生する問題点がある。
【００１０】
本発明の目的は、基板配線の間隔を狭小化する場合であっても、半田による基板配線間のショート不良を防止して半導体装置の製造歩留まりを向上することができる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明による半導体装置は、（ａ）配線基板と、（ｂ）前記配線基板の素子搭載面上に搭載された半導体チップとを備え、前記配線基板上に形成された基板配線と前記半導体チップに形成されたバンプ電極とを接続する半導体装置に関するものである。そして、前記基板配線は、配線部とバンプ電極搭載部とを有し、前記バンプ電極搭載部の幅は前記配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向には凹部が形成されていることを特徴とする。
【００１４】
また、本発明による半導体装置の製造方法は、（ａ）基板配線が形成された配線基板上に半田ペーストを塗布する工程と、（ｂ）熱処理を加えることにより、前記基板配線のバンプ電極搭載部に半田を固着する工程と、（ｃ）前記バンプ電極搭載部に半導体チップのバンプ電極を接続することにより、前記配線基板上に前記半導体チップを搭載する工程とを備える。そして、前記バンプ電極搭載部の幅は、前記基板配線の配線部の幅よりも大きく、かつ、前記バンプ電極搭載部の幅方向に凹部を有することを特徴とする。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
配線基板上に形成された配線部とバンプ電極搭載部を有する基板配線において、配線部の幅よりもバンプ電極搭載部の幅を大きくし、かつ、バンプ電極搭載部の幅方向に凹部を設けるように構成したので、半田による基板配線間のショート不良を防止して半導体装置の製造歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００１７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１８】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２０】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２１】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２２】
（実施の形態１）
本実施の形態１では、パッケージ形態がＢＧＡ（Ball Grid Array）である半導体装置について説明する。図１は、本実施の形態１における半導体装置１を上部から見た上面図である。図１に示すように、本実施の形態１における半導体装置１は、上面から見ると矩形形状をしており、樹脂２によって封止されていることがわかる。図２は、本実施の形態１における半導体装置を下部から見た下面図である。図２に示すように、本実施の形態１における半導体装置１は、下面から見ると矩形形状の配線基板３に複数の半田ボール４が形成されていることがわかる。
【００２３】
次に、図３は、本実施の形態１における半導体装置１の一断面を示す断面図である。図３に示すように、本実施の形態１における半導体装置は、配線基板３の下面に複数の半田ボール４が形成され、下面と反対側の上面（素子搭載面）には、半導体チップ５が搭載されている。この半導体チップ５は、配線基板３の素子搭載面に形成されている基板配線６と半田を介して接続されている。基板配線６と半導体チップ５との接続は、半導体チップ５に設けられたバンプ電極７によって行なわれる（フリップチップ接続）。これにより、半導体チップ５と基板配線６は電気的に接続されることになる。
【００２４】
配線基板３の素子搭載面に形成されている基板配線６は、配線基板３の内部を介して下面（裏面）に形成されている半田ボール４と電気的に接続されている。一方、半導体チップ５の内部にはトランジスタおよび配線などからなる集積回路が形成されており、配線の外部接続端子がバンプ電極７となっている。したがって、半導体チップ５の内部に形成された集積回路は、バンプ電極７を介して配線基板３の基板配線６に接続されている。このバンプ電極７と基板配線６との接続は、半田を介して行なわれている。基板配線６は、配線基板３の内部に形成された内部配線を介して配線基板３の下面に形成されている半田ボール４に接続されている。このため、半導体チップ５の内部に形成された集積回路は、バンプ電極７および基板配線６を介して配線基板３の下面に形成されている半田ボール４と電気的に接続されている。すなわち、半導体チップ５は、半田ボール４を介して外部との電気的な接続ができるようになっている。
【００２５】
そして、半導体チップ５を搭載した配線基板３の上面は、半導体チップ５を物理的衝撃や水分などの浸入から保護するため、レジンなどの樹脂２で封止されている。
【００２６】
次に、配線基板３上に形成された基板配線６の形状について説明する。図４は、配線基板３上に形成されている基板配線６の一部を示す図である。図４に示すように配線基板３の素子搭載面の大部分はソルダレジスト８で覆われており、ソルダレジスト８で覆われていない領域に基板配線６が露出している。この基板配線６は、通常の引き回し配線を構成する配線部１０とバンプ電極を搭載するバンプ電極搭載部１１を有している。この基板配線６のバンプ電極搭載部１１に半導体チップに形成されたバンプ電極を搭載することにより、半導体チップと基板配線６とを電気接続するようになっている。すなわち、図４において、基板配線６のバンプ電極搭載部１１上にバンプ電極が搭載されるように半導体チップが配線基板３上に配置される。
【００２７】
基板配線６は、配線部１０とバンプ電極搭載部１１から構成されるが、バンプ電極搭載部１１の幅は、配線部１０の幅よりも大きくなるように形成されている。これは、バンプ電極搭載部１１に半田をより集まりやすくするためである。つまり、配線基板３上に半田ペーストを塗布した後、リフロー（熱処理）することにより、バンプ電極搭載部１１に半田が固着する。リフロー時、半田の表面張力により配線部１０よりも幅の大きいバンプ電極搭載部１１に半田が集まって固着する。このようにバンプ電極と接続するバンプ電極搭載部１１に半田がより集まるようにするため、バンプ電極搭載部１１の幅を配線部１０の幅よりも大きくしている。すなわち、バンプ電極搭載部１１は、半導体チップのバンプ電極が配置される領域であり、バンプ電極搭載部１１とバンプ電極を充分に接続するため、接続部材である半田をバンプ電極搭載部１１上により集める必要がある。このため、バンプ電極搭載部１１の幅を配線部の幅よりも大きくしている。
【００２８】
しかし、バンプ電極搭載部１１の幅を大きくすると、以下に示す問題点が発生する。つまり、半導体チップの微細化に伴ってバンプ電極間のピッチが狭くなることから、バンプ電極と接続する基板配線６間のピッチも狭くなってきている。このとき、バンプ電極搭載部１１の幅は配線部１０の幅よりも大きくなるように形成されている。このため、隣接するバンプ電極搭載部１１間の距離は、隣接する配線部１０間の距離よりも小さくなる。このような状況下でバンプ電極搭載部１１上に半田を集めると、バンプ電極搭載部１１からはみ出すように半田が形成される。例えば、バンプ電極搭載部１１は矩形形状をしているため、バンプ電極搭載部１１に集まった半田は幅方向に膨らんでバンプ電極搭載部１１の周囲からはみ出すように形成される。特に、バンプ電極搭載部１１の中央部で半田のはみ出しが大きくなる。すると、はみ出した半田が隣接するバンプ電極搭載部１１間で接続してしまう、いわゆる半田ブリッジが発生してしまう。半田ブリッジが発生すると、隣接するバンプ電極搭載部１１間にショート不良が発生してしまい半導体装置の製造歩留まりが低下する。
【００２９】
そこで、本実施の形態１では、図４に示すように、バンプ電極搭載部１１の幅を配線部１０の幅よりも大きくする一方、バンプ電極搭載部１１の幅方向に凹部を設けている。これにより、バンプ電極搭載部１１からの半田のはみ出しを抑制することができ、隣接するバンプ電極搭載部１１間のショート不良を防止することができる、したがって、本実施の形態１によれば、半導体装置の製造歩留まりを向上することができる。
【００３０】
このように本実施の形態１の特徴の１つは、バンプ電極搭載部１１の幅方向に凹部を設けている点にある。以下に、この特徴点について説明する。図５は、隣接する基板配線６を示した図である。図５において、基板配線６は、配線部１０とこの配線部１０よりも幅の大きいバンプ電極搭載部１１を有している。そして、本実施の形態１において、バンプ電極搭載部１１は、幅方向に凹部を有している。すなわち、図５に示すように、バンプ電極搭載部１１は、幅方向にくびれ部を有している。このため、バンプ電極搭載部１１上に半田が集まって固着する場合であっても、バンプ電極搭載部１１からはみ出す半田を低減することができる。つまり、バンプ電極搭載部１１に凹部（くびれ部）が形成されているので、バンプ電極搭載部１１から半田がはみ出した場合であっても、バンプ電極搭載部１１の幅方向に半田が膨れることを低減できる。したがって、隣接するバンプ電極搭載部１１間の半田ブリッジによるショート不良を防止できる。特に、バンプ電極搭載部１１の中央部に凹部が設けられているので、特に半田ブリッジが生じやすいバンプ電極搭載部１１の中央部での半田の膨らみを抑制することができる。
【００３１】
一方、本実施の形態１では、バンプ電極搭載部１１の幅は、配線部１０の幅よりも大きくなるように形成されているので、バンプ電極搭載部１１上に接続に充分な半田を集めることができる。すなわち、本実施の形態１では、バンプ電極搭載部１１の幅を配線部１０の幅よりも大きし、かつ、バンプ電極搭載部１１の幅方向に凹部を設けるように構成しているので、バンプ電極搭載部１１上に充分な半田を確保しながら、バンプ電極搭載部１１からの半田の膨らみを防止できる。したがって、バンプ電極搭載部１１と半導体チップのバンプ電極との接続信頼性を確保しながら、隣接するバンプ電極搭載部１１間のショート不良を低減することができる。さらに、隣接するバンプ電極搭載部１１間の半田ブリッジを抑制することができるため、基板配線６間のピッチを狭くすることができ、半導体装置の小型化を推進することができる。
【００３２】
なお、バンプ電極搭載部１１に設ける凹部形状は、図５に示したものに限らず、種々変更することが可能である。例えば、図６〜図８に示すような凹部形状をバンプ電極搭載部１１に設けることによっても半田の膨らみを抑制できる効果が得られる。重要なことは、バンプ電極搭載部１１の幅方向に任意形状の凹部を設けることにより、半田の幅方向の膨らみを抑制できることにある。また、本実施の形態１では、バンプ電極搭載部１１の両側に凹部を設けるように構成したが、バンプ電極搭載部１１の片側にだけ凹部を設けるようにしてもよい。ただし、バンプ電極搭載部１１の両側に凹部を形成することにより、バンプ電極搭載部１１の形状が対称となるため、バンプ電極搭載部１１の両側に凹部を形成すると、バンプ電極搭載部１１上に半田を均一に形成することができる。
【００３３】
本実施の形態１における半導体装置は上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。
【００３４】
まず、図９に示すように、素子搭載面に基板配線２１を形成した配線基板２０を用意する。基板配線２１は、例えば、銅配線より形成されている。そして、基板配線２１を形成した配線基板２０上に半田ペースト２２をスキージで塗布する。
【００３５】
次に、図１０に示すように、配線基板２０に対して熱処理（リフロー）を施すことにより、基板配線２１に半田２３を集めて固着させる。すなわち、熱処理によって、半田ペースト２２に含まれる半田２３が基板配線２１に固着する。ここで、図１１に示すように半田２３は、表面張力により基板配線２１のうち幅の小さい配線部２４よりも幅の大きいバンプ電極搭載部２５により集まって固着する。このとき、バンプ電極搭載部２５は、幅方向に凹部が形成されているため、半田２３がバンプ電極搭載部２５の幅方向に膨らむことを抑制できる。したがって、隣接するバンプ電極搭載部２５間での半田ブリッジの形成を防止することができ、半導体装置の製造歩留まりを向上することができる。
【００３６】
続いて、図１２に示すように、洗浄することにより、配線基板２０上に形成されている余分な半田を除去する。
【００３７】
そして、図１３に示すように、ディスペンサ２６を用いて、配線基板２０上にＮＣＰ（Non Conductive Paste）硬化材２７を形成する。このＮＣＰ硬化材２７は、半導体チップと配線基板２０との間に設けられ、このＮＣＰ硬化材の硬化時における圧縮力で、半導体チップのバンプ電極と配線基板２０の基板配線２１とを圧接接合するために使用される。
【００３８】
次に、図１４に示すように、半導体チップ２８を配線基板２０上に搭載する。このとき、半導体チップ２８に形成されているスタッドバンプ電極２９が半田２３を介して基板配線２１と接触するように、搭載ツール３０で半導体チップ２８を配線基板２０上に搭載する。
【００３９】
続いて、図１５に示すように、半導体チップ２８上にテフロン（登録商標）シート３１を介して圧着ツール３２を高温で押し付けることにより、ＮＣＰ硬化材２７を硬化させるとともに、スタッドバンプ電極２９を基板配線２１に半田２３を介して熱圧着させる。これにより、半導体チップ２８と基板配線２１が電気的に接続される。
【００４０】
このようにして、配線基板２０上に複数の半導体チップ２８を搭載した後、図１６に示すように、複数の半導体チップ２８を搭載した配線基板２０を樹脂３３で一括してモールドする。この一括モールドには、例えば、トランスファモールド法が使用される。
【００４１】
次に、図１７に示すように、配線基板２０の裏面に半田ボール３４を形成する。これにより、半導体チップ２８が電気的に半田ボール３４と接続され、この半田ボール３４を介して半導体チップ２８と外部との接続を行なうことができる。
【００４２】
続いて、図１８に示すように、複数の半導体チップ２８を搭載した配線基板２０をブレード３５でダイシングすることにより個片化する。これにより、パッケージ形態がＢＧＡである個々の半導体装置を製造することができる。
【００４３】
本実施の形態１によれば、バンプ電極搭載部２５の幅を配線部２４の幅よりも大きくし、かつ、バンプ電極搭載部２５の幅方向に凹部を設けるように構成している。このため、基板配線２１上に半田２３を固着する工程において、バンプ電極搭載部２５上に充分な半田２３を確保しながら、半田２３によるバンプ電極搭載部２５の幅方向への膨らみを防止できる。したがって、バンプ電極搭載部２５と半導体チップ２８のスタッドバンプ電極２９との接続信頼性を確保しながら、隣接するバンプ電極搭載部２５間のショート不良を低減することができる。さらに、隣接するバンプ電極搭載部２５間の半田ブリッジを抑制することができるため、基板配線２１間のピッチを狭くすることができ、半導体装置の小型化を推進することができる。
【００４４】
（実施の形態２）
本実施の形態２では、基板配線の狭ピッチ化に伴い、隣接するバンプ電極搭載部を千鳥状に配置する例について説明する。
【００４５】
図１９は、本実施の形態２における配線基板３の一部を示す平面図である。図１９において、配線基板３の素子搭載面の大部分はソルダレジスト８で覆われており、ソルダレジスト８で覆われていない領域に基板配線６が露出している。この基板配線６は、通常の引き回し配線を構成する配線部１０とバンプ電極を搭載するバンプ電極搭載部１１を有している。この基板配線６のバンプ電極搭載部１１に半導体チップに形成されたバンプ電極を搭載することにより、半導体チップと基板配線６とを電気接続するようになっている。すなわち、図１９において、基板配線６のバンプ電極搭載部１１上にバンプ電極が搭載されるように半導体チップが配線基板３上に配置される。
【００４６】
基板配線６は、配線部１０とバンプ電極搭載部１１から構成されるが、バンプ電極搭載部１１の幅は、配線部１０の幅よりも大きくなるように形成されている。これは、バンプ電極搭載部１１に半田をより集まりやすくするためである。つまり、配線基板３上に半田ペーストを塗布した後、リフロー（熱処理）することにより、バンプ電極搭載部１１に半田が固着する。リフロー時、半田の表面張力により配線部１０よりも幅の大きいバンプ電極搭載部１１に半田が集まって固着する。このようにバンプ電極と接続するバンプ電極搭載部１１に半田がより集まるようにするため、バンプ電極搭載部１１の幅を配線部１０の幅よりも大きくしている。すなわち、バンプ電極搭載部１１は、半導体チップのバンプ電極が配置される領域であり、バンプ電極搭載部１１とバンプ電極を充分に接続するため、接続部材である半田をバンプ電極搭載部１１上により集める必要がある。このため、バンプ電極搭載部１１の幅を配線部の幅よりも大きくしている。
【００４７】
ここで、本実施の形態２では、基板配線６間のピッチを狭くするため、基板配線６を構成するバンプ電極搭載部１１を隣接する基板配線６間で千鳥状に配置している。このように、バンプ電極搭載部１１は千鳥状に配置されているが、個々のバンプ電極搭載部１１は、前記実施の形態１と同様に、バンプ電極搭載部１１の幅方向に凹部を有するように構成されている。このため、図２０に示すように、半田１２によるバンプ電極搭載部１１の幅方向への膨らみを防止できる。したがって、隣接するバンプ電極搭載部１１と配線部１０とのショート不良を低減することができる。さらに、隣接するバンプ電極搭載部１１と配線部１０間の半田ブリッジを抑制することができるため、基板配線６間のピッチを狭くすることができ、半導体装置の小型化を推進することができる。このことから、バンプ電極搭載部１１を千鳥状に形成した基板配線６においても、バンプ電極搭載部１１の幅方向に凹部を設けることにより、ショート不良を低減することができ、半導体装置の製造歩留まりを向上することができる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
前記実施の形態では、半導体装置のパッケージ形態としてＢＧＡを例に挙げて説明したが、これに限らず、例えば、半導体装置のパッケージ形態がＬＧＡ（Land Grid Array）などにも適用することができる。すなわち、本発明は、配線基板の基板配線と半導体チップのバンプ電極とを半田で接続する（フリップチップ接続）半導体装置に幅広く適用することができる。
【産業上の利用可能性】
【００５０】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１における半導体装置を上面から見た上面図である。
【図２】実施の形態１における半導体装置を下面から見た下面図である。
【図３】実施の形態１における半導体装置の一断面を示す断面図である。
【図４】実施の形態１における配線基板の一部分を示す平面図である。
【図５】隣接するバンプ電極搭載部に半田を塗布した例を示す図である。
【図６】基板配線を構成するバンプ電極搭載部の一例を示す図である。
【図７】基板配線を構成するバンプ電極搭載部の一例を示す図である。
【図８】基板配線を構成するバンプ電極搭載部の一例を示す図である。
【図９】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１０】図９に続く半導体装置の製造工程を示す断面図である。
【図１１】隣接するバンプ電極搭載部に半田を塗布した例を示す図である。
【図１２】図１０に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す断面図である。
【図１８】図１７に続く半導体装置の製造工程を示す断面図である。
【図１９】実施の形態２における配線基板の一部分を示す平面図である。
【図２０】バンプ電極搭載部に半田を塗布した例を示す図である。
【図２１】本発明者が検討した配線基板の一部分を示す平面図である。
【図２２】本発明者が検討した配線基板の一部分を示す平面図である。
【図２３】バンプ電極搭載部に半田を塗布した例を示す図である。
【図２４】バンプ電極搭載部に半田を塗布した例を示す図である。
【符号の説明】
【００５２】
１  半導体装置
２  樹脂
３  配線基板
４  半田ボール
５  半導体チップ
６  基板配線
７  バンプ電極
８  ソルダレジスト
１０  配線部
１１  バンプ電極搭載部
１２  半田
２０  配線基板
２１  基板配線
２２  半田ペースト
２３  半田
２４  配線部
２５  バンプ電極搭載部
２６  ディスペンサ
２７  ＮＣＰ硬化材
２８  半導体チップ
２９  スタッドバンプ電極
３０  搭載ツール
３１  テフロン（登録商標）シート
３２  圧着ツール
３３  樹脂
３４  半田ボール
３５  ブレード
【図１】
2008060159.tif 000003
【図２】
2008060159.tif 000004
【図３】
2008060159.tif 000005
【図４】
2008060159.tif 000006
【図５】
2008060159.tif 000007
【図６】
2008060159.tif 000008
【図７】
2008060159.tif 000009
【図８】
2008060159.tif 000010
【図９】
2008060159.tif 000011
【図１０】
2008060159.tif 000012
【図１１】
2008060159.tif 000013
【図１２】
2008060159.tif 000014
【図１３】
2008060159.tif 000015
【図１４】
2008060159.tif 000016
【図１５】
2008060159.tif 000017
【図１６】
2008060159.tif 000018
【図１７】
2008060159.tif 000019
【図１８】
2008060159.tif 000020
【図１９】
2008060159.tif 000021
【図２０】
2008060159.tif 000022
【図２１】
2008060159.tif 000023
【図２２】
2008060159.tif 000024
【図２３】
2008060159.tif 000025
【図２４】
2008060159.tif 000026