(57)【要約】【課題】珪化タングステンの欠損を抑制すること。【解決手段】本発明は、半導体層１０上に、半導体層１０の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜１４を形成する工程と、絶縁膜１４及び開口部内に庇を有するショットキ電極３０を形成する工程であって、少なくとも絶縁膜１４が接触する領域に酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層２０を形成する工程を含むショットキ電極３０を形成する工程と、絶縁膜１４を弗酸を含む溶液で除去する工程と、を有する電界効果トランジスタの製造方法及び電界効果トランジスタである。【選択図】図３
2008193004.tif 000002
【特許請求の範囲】
【請求項１】
半導体層上に、該半導体層の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜を形成する工程と、
前記絶縁膜及び前記開口部内に庇を有するショットキ電極を形成する工程であって、少なくとも前記絶縁膜が接触する領域に酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層を形成する工程を含む前記ショットキ電極を形成する工程と、
前記絶縁膜を弗酸を含む溶液で除去する工程と、を有することを特徴とする電界効果トランジスタの製造方法。
【請求項２】
半導体層上に、該半導体層の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜を形成する工程と、
前記絶縁膜及び前記開口部内に庇を有するショットキ電極を形成する工程であって、少なくとも前記絶縁膜が接触する領域に酸素を含有する珪化タングステンからなる第１接触層を形成する工程と、前記第１接触層上に前記第１接触層より酸素含有量の低い珪化タングステンからなる第２接触層を形成する工程と、を含む前記ショットキ電極を形成する工程と、
前記絶縁膜を弗酸を含む溶液で除去する工程と、を有することを特徴とする電界効果トランジスタの製造方法。
【請求項３】
前記第２接触層を形成する工程は前記第１接触層を形成する工程より高いスパッタ圧力で珪化タングステンをスパッタすることを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項４】
前記第１接触層の膜厚は０．０３μｍ以上であることを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項５】
前記第１接触層は酸素含有量が２．６％以上の珪化タングステンからなることを特徴とする請求項２記載の電界効果トラインジスタの製造方法。
【請求項６】
前記第１接触層を形成する工程は、前記絶縁膜の表面をスパッタリングし前記絶縁膜中の酸素を取り込むことにより酸素を含有する珪化タングステンからなる第１接触層を形成することを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項７】
前記ショットキ電極を形成する工程は、第１接触層を形成する工程の後、熱処理を行う工程を有することを特徴とする請求項６記載の電界効果トランジスタの製造方法。
【請求項８】
前記第１障壁層を形成する工程及び前記第２障壁層を形成する工程は、高い酸素含有量から低い酸素含有量に連続的に変化するように前記第１障壁層及び前記第２障壁層を形成することを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項９】
半導体層と、
前記半導体層上に設けられ庇を有するショットキ電極であって、前記半導体層の表面に接触する領域、及び前記庇の下部に、酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層を有するショットキ電極と、を具備することを特徴とする電界効果トランジスタ。
【請求項１０】
半導体層と、
前記半導体層上に設けられ庇を有するショットキ電極であって、前記庇の下部に酸素を含有する珪化タングステンからなる第１接触層と、前記第１接触層上に設けられ前記第１接触層より酸素含有量の低い第２接触層と、を有するショットキ電極と、を具備することを特徴とする電界効果トランジスタ。
【請求項１１】
前記第１接触層は、前記半導体層に接する領域にも設けられていることを特徴とする請求項１０記載の電界効果トランジスタ。
【請求項１２】
前記第２接触層は、前記半導体層に接する領域にも設けられていることを特徴とする請求項１０記載の電界効果トランジスタ。
【請求項１３】
前記第１接触層及び前記第２接触層の酸素含有量は、前記庇の下部から上部にかけて連続的に減少していることを特徴とする請求項１０記載の電界効果トランジスタ。
【請求項１４】
前記第１接触層の膜厚は０．０３μｍ以上であることを特徴とする請求項１０記載の電界効果トランジスタの製造方法。
【請求項１５】
前記第１接触層は酸素含有量が２．６％以上の珪化タングステンからなることを特徴とする請求項１０記載の電界効果トラインジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタ及びその製造方法に関し、特に、半導体層上に接触する接触層として珪化タングステンを有する電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
半導体基板に接触するショットキ電極を有する電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）として、ＭＥＳ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ等がある。図１（ａ）及び図１（ｂ）は例えば特許文献１に記載されているＧａＡｓ（砒化ガリウム）を含む半導体基板１０に接触するショットキ電極を形成した従来のＦＥＴの断面模式図である。図１（ａ）を参照に、半導体基板１０にはリセス１２が設けられている。半導体基板１０上に酸化シリコン（ＳｉＯ）膜１４が開口部を有し形成されている。開口部内に珪化タングステン（ＷＳｉ）からなる接触層２０と金（Ａｕ）からなる金属層とで形成されるショットキ電極３０が設けられている。ショットキ電極３０はリセス１２内で半導体基板１０に接触しＦＥＴのゲート電極として機能する。しかしながら、半導体基板１０とショットキ電極３０との間に、誘電体膜である酸化シリコン膜１４に起因した寄生容量Ｃｆが生じてしまう。そこで、図１（ｂ）のように、酸化シリコン膜１４を除去し、半導体基板１０とショットキ電極３０との間の寄生容量Ｃｆを削減することが行われる。
【特許文献１】特開平６−１６３６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、例えば図１（ｂ）に示した酸化シリコン膜１４の除去を弗酸を含む溶液で行なう場合、接触層２０の珪化タングステンが欠損するという課題が生じる。接触層２０に欠損が生じると、ショットキ電極の信頼性を損ねる、またはＦＥＴ等の特性が劣化してしまう。
【０００４】
本発明は、上記課題に鑑み、接触層の欠損を抑制することが可能な電界効果トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、半導体層上に、該半導体層の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜を形成する工程と、前記絶縁膜及び前記開口部内に庇を有するショットキ電極を形成する工程であって、少なくとも前記絶縁膜が接触する領域に酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層を形成する工程を含む前記ショットキ電極を形成する工程と、前記絶縁膜を弗酸を含む溶液で除去する工程と、を有することを特徴とする電界効果トランジスタの製造方法である。本発明によれば、接触層の絶縁膜に接触する領域に酸素含有量が２．６％以上の珪化シリコン層を含むため、絶縁膜を弗酸を含む溶液で除去する際の接触層である珪化タングステンの欠損を抑制することができる。
【０００６】
本発明は、半導体層上に、該半導体層の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜を形成する工程と、前記絶縁膜及び前記開口部内に庇を有するショットキ電極を形成する工程であって、少なくとも前記絶縁膜が接触する領域に酸素を含有する珪化タングステンからなる第１接触層を形成する工程と、前記第１接触層上に前記第１接触層より酸素含有量の低い珪化タングステンからなる第２接触層を形成する工程と、を含む前記ショットキ電極を形成する工程と、前記絶縁膜を弗酸を含む溶液で除去する工程と、を有することを特徴とする電界効果トランジスタの製造方法である。本発明によれば、接触層の絶縁膜に接触する領域に酸素含有量が高い珪化シリコン層を含むため、絶縁膜を弗酸を含む溶液で除去する際の接触層である珪化タングステンの欠損を抑制することができる。さらに、第２接触層は酸素含有量が小さいため抵抗の増大を抑制することができる。
【０００７】
前記第２接触層を形成する工程は前記第１接触層を形成する工程より高いスパッタ圧力で珪化タングステンをスパッタする構成とすることができる。この構成によれば、第１接触層の酸素含有量を第２接触層より大きくすることができる。
【０００８】
上記構成において、前記第１接触層の膜厚は０．０３μｍ以上である構成とすることができる。この構成によれば、珪化タングステンの欠損を一層抑制することができる。
【０００９】
上記構成において、前記第１接触層は酸素含有量が２．６％以上の珪化タングステンからなる構成とすることができる。この構成によれば、珪化タングステンの欠損を一層抑制することができる。
【００１０】
上記構成において、前記第１接触層を形成する工程は、前記絶縁膜の表面をスパッタリングし前記絶縁膜中の酸素を取り込むことにより酸素を含有する珪化タングステンからなる第１接触層を形成する構成とすることができる。この構成によれば、安定に酸素を接触層に取り込むことができる。また、新たなガスを要さず製造コストを削減することができる。
【００１１】
上記構成において、前記ショットキ電極を形成する工程は、第１接触層を形成する工程の後、熱処理を行う工程を有する構成とすることができる。この構成によれば、接触層を形成するために半導体層内に導入されたダメージを回復させることができる。
【００１２】
上記構成において、前記第１障壁層を形成する工程及び前記第２障壁層を形成する工程は、高い酸素含有量から低い酸素含有量に連続的に変化するように前記第１障壁層及び前記第２障壁層を形成する構成とすることができる。この構成によれば、接触層の抵抗の増大を抑制することができる。
【００１３】
本発明は、半導体層と、前記半導体層上に設けられ庇を有するショットキ電極であって、前記半導体層の表面に接触する領域、及び前記庇の下部に、酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層を有するショットキ電極と、を具備することを特徴とする電界効果トランジスタである。本発明によれば、接触層の絶縁膜に接触する領域に酸素含有量が２．６％以上の珪化シリコン層を含むため、絶縁膜を弗酸を含む溶液で除去する際の接触層である珪化タングステンの欠損を抑制することができる。
【００１４】
本発明は、半導体層と、前記半導体層上に設けられ庇を有するショットキ電極であって、前記庇の下部に酸素を含有する珪化タングステンからなる第１接触層と、前記第１接触層上に設けられ前記第１接触層より酸素含有量の低い第２接触層と、を有するショットキ電極と、を具備することを特徴とする電界効果トランジスタである。本発明によれば、接触層の絶縁膜に接触する領域に酸素含有量が高い珪化シリコン層を含むため、絶縁膜を弗酸を含む溶液で除去する際の接触層である珪化タングステンの欠損を抑制することができる。さらに、第２接触層は酸素含有量が小さいため抵抗の増大を抑制することができる。
【００１５】
上記構成において、前記第１接触層は、前記半導体層に接する領域にも設けられている構成とすることができる。また、上記構成において、前記第２接触層は、前記半導体層に接する領域にも設けられている構成とすることもできる。
【００１６】
上記構成において、前記第１接触層及び前記第２接触層の酸素含有量は、前記庇の下部から上部にかけて連続的に減少している構成とすることができる。この構成によれば、接触層の抵抗の増大を抑制することができる。
【００１７】
上記構成において、前記第１接触層の膜厚は０．０３μｍ以上である構成とすることができる。この構成によれば、珪化タングステンの欠損を一層抑制することができる。
【００１８】
上記構成において、前記第１接触層は酸素含有量が２．６％以上の珪化タングステンからなる構成とすることができる。この構成によれば、珪化タングステンの欠損を一層抑制することができる。
【発明の効果】
【００１９】
本発明によれば、接触層の絶縁膜に接触する領域に酸素含有量が高い珪化シリコン層を含むため、絶縁膜を弗酸を含む溶液で除去する際の接触層である珪化タングステンの欠損を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、図面を用い本発明の実施例について説明する。
【実施例１】
【００２１】
図２（ａ）から図３（ｂ）を用い、実施例１に係るＦＥＴの製造方法について説明する。図２（ａ）を参照に、ＧａＡｓ基板上にＩｎＧａＡｓ（砒化インジウムガリウム）をチャネル層（不図示）、ＡｌＧａＡｓ（砒化アルミニウムガリウム）を電子供給層（不図示）とするエピタキシャル層を成長し半導体基板１０（半導体層）を形成する。半導体基板１０にリセス１２を形成する。半導体基板１０上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い酸化シリコン膜１４（絶縁膜）を形成する。酸化シリコン膜１４のリセス内に開口部１６を形成する。これにより、半導体基板１０上に半導体基板１０の表面が露出するような開口部１６を有する酸化シリコン膜１４が形成される。酸化シリコン膜１４の膜厚は約３００ｎｍ、開口部１６における半導体基板１０に接する底面の開口長は約０．２μｍである。半導体基板１０に接する底面の開口長は酸化シリコン膜１４の上面の開口長より短く形成されている。これは、サイドウォール法を用いて開口部１６を形成したためである。
【００２２】
図２（ｂ）を参照に、ＤＣ（直流）スパッタ法を用い酸化シリコン膜１４上及び開口部１６内に接触層２０として膜厚が約０．１５μｍの珪化タングステンを成膜する。図２（ｂ）において接触層２０として成膜する珪化タングステンの膜質を調査した。スパッタパワーが２ｋＷ、スパッタガスはアルゴン（Ａｒ）を用い、スパッタ装置内のスパッタガスの圧力であるスパッタ圧力を変化させ、珪化タングステン内の酸素含有量（モル％）及びアルゴン（Ａｒ）含有量を評価した熱処理温度が５００℃、熱処理時間が３０分の熱処理を行う。
【００２３】
図２（ｃ）を参照に、メッキ法を用い接触層２０上に金（Ａｕ）からなる金属層２８を形成する。金属層２８をマスクに接触層２０を除去し、接触層２０及び金属層２８からなるショットキ電極３０が完成する。
【００２４】
図３（ａ）を参照に、酸化シリコン膜１４の所定領域を除去し、蒸着法を用いオーミック電極としてソース電極３２及びドレイン電極３４を形成する。
【００２５】
図３（ｂ）を参照に、酸化シリコン膜１４を弗酸（ＨＦ）系水溶液として、弗酸とフッ化アンモニウムの緩衝弗酸を用い除去する。このとき、ショットキ電極３０の庇３１下の酸化シリコン膜１４も完全に除去されるようにする。以上によりＦＥＴが完成する。
【００２６】
図４はスパッタ圧力に対する酸素含有量及びアルゴン含有量を示した図である。接触層２０内にはスパッタガスであるアルゴン（Ａｒ）とともに酸素（Ｏ２）が含有している。これは、スパッタ装置のチャンバ内に残存していた酸素が珪化タングステンに取り込まれたものである。また、スパッタ圧力を小さくするとアルゴン含有量が増加するとともに酸素含有量も増加する。
【００２７】
図５及び図６は、図４において、スパッタ圧力がそれぞれ２．０Ｐａ及び１．０Ｐａの条件で接触層２０を成膜し、ＦＥＴを作製したサンプルＡ（酸素含有量２．６％）及びサンプルＢ（酸素含有量２．０％）のゲート電極付近の断面模式図である。図５を参照に、サンプルＡにおいては、接触層２０に珪化タングステンの欠損５０が観測される。一方、図６を参照に、サンプルＢにおいては、接触層２０に珪化タングステンの欠損は観測されない。サンプルＡのように珪化タングステンが欠損すると、ショットキ電極３０の信頼性に影響を及ぼす、また電気的特性が劣化する。サンプルＢは珪化タングステンの欠損がなくショットキ電極の信頼性や電気的特性が安定している。
【００２８】
以上のように、珪化タングステン内の酸素含有量が増加すると、珪化タングステンの欠損が抑制される理由は例えば以下のように考えている。
【００２９】
ＨＦによるＳｉＯ２のエッチングは以下の反応式（１）（２）で表される。
２ＨＦ＋Ｈ２Ｏ→Ｈ３Ｏ＋＋ＨＦ２−                        （１）
ＳｉＯ２＋２Ｈ３Ｏ＋＋２ＨＦ２−→ＳｉＦ４＋４Ｈ２Ｏ        （２）
式（１）よりＨ２Ｏがなければ反応は進まず、式（２）より反応が進めばＨ２Ｏが生成される。
【００３０】
ここで、液相のＨ２Ｏに何らかの要因で電子ｅ−が供給されると、空気中の酸素を取り込むことで以下の式（３）の反応によりＯＨ−が生成される。
Ｏ２＋２Ｈ２Ｏ＋４ｅ−→４ＯＨ−                        （３）
式（３）で生成されたＯＨ−と式（１）で生じたＨＦ２−とから、以下の式（４）の反応によってＷＳｉがエッチングされると考えられる。
ＷＳｉ＋４ＨＦ２−＋４ＯＨ−→ＷＦ４＋ＳｉＦ４＋４Ｈ２Ｏ    （４）
【００３１】
半導体基板１０表面が弗酸系水溶液に曝されている場合には、伝導帯の電子が半導体基板表面から水溶液中に浸み出し式（３）の反応が生じる。よって、式（２）及び（４）の反応が生じうる。式（２）及び式（４）のうちいずれの反応が速いかを調査するため、サンプルＣとしてサンプルＡと同じ条件で接触層２０を成膜し、図２（ｃ）において酸化シリコン膜１４を庇下の途中までエッチングした。
【００３２】
図７はサンプルＣの断面模式図である。接触層２０の庇３１下に酸化シリコン膜１４が残存している。（図７中の５２）。図７においては、図５のような珪化タングステンの欠損は観測されない。この結果より、式（４）の反応より式（２）の反応が速いため、ＳｉＯ２が残存している間は、式（１）で生成された４ＨＦ２−は式（２）の反応に費やされ、式（４）の反応は生じず珪化タングステンがエッチングされないものと考えられる。
【００３３】
図２（ｂ）の接触層２０を形成した際に珪化タングステン中に混入した酸素は、熱処理により珪化タングステンのシリコンと反応し酸化シリコンを形成する。よって、サンプルＡの接触膜中には珪化タングステンとともに酸化シリコンが含まれている。酸化シリコンの量（つまり酸素含有量）が多い場合、先の推測のように、４ＨＦ２−が酸化シリコンとの反応に用いられ、珪化タングステンがエッチングされないものと考えられる。しかしながら、サンプルＡにおいては、接触層２０である珪化タングステン中の酸化シリコンの量が十分ではなく、図５のように、珪化タングステンの欠損５０が生じたものと推測できる。
【００３４】
このように、酸化シリコン膜１４が接触する領域（つまり、庇の下部）の領域に酸素含有量が２．６％である珪化タングステンからなる接触層２０を形成する。これにより、図３（ｂ）のように、開口部１６の側面に形成された酸化シリコン膜１４を弗酸を含む溶液で除去しても、図６のように、接触層２０の珪化タングステンは欠損しない。よって、ショットキ電極３０の信頼性及び電気的特性が安定する。なお、酸素含有量は２．６％以上であれば珪化タングステンの欠損を抑制することができる。また、少なくとも酸化シリコン膜１４が接触する領域の一部分の珪化タングステンの酸素含有量が２．６％以上であればよい。珪化タングステンの欠損を一層抑制するためには、酸化シリコン膜１４に接触する領域は全て酸素含有量が２．６％以上であることが好ましい。さらに、半導体基板１０と接触する領域も酸素含有量が２．６％以上であってもよい。
【００３５】
実施例１は、ショットキ電極３０（接触層２０）が庇を有する例であり、図３（ｂ）において、接触層２０の庇３１下の酸化シリコン膜１４を除去する例であった。ショットキ電極３０の形状は矩形でもよい。しかしながら、庇を有するショットキ電極３０の場合は、矩形形状を有するショットキ電極と比較し図１（ａ）のようにショットキ電極３０と半導体基板１０との寄生容量Ｃｆが大きくなる。よって、ショットキ電極３０に接する酸化シリコン膜１４を除去する要請が強い。このため、接触層２０である珪化タングステンの欠損が生じ易く、珪化タングステンに酸素を含有させることが特に有効である。
【００３６】
また、図２（ｃ）のように、接触層２０上に金属層２８を形成している。金属層２８はショットキ電極３０の抵抗を下げる目的で形成されている。しかしながら、接触層２０と金属層２８とが異なる材料の場合、電気親和力の違いから接触層２０と金属層２８との界面に起電力が生じる。すると、式（３）の反応が進み易い。よって、珪化タングステンの欠損が生じ易い。このため、珪化タングステンに酸素を含有させることが特に有効である。特に金属層２８が金からなる場合は、接触層２０と金属層２８との界面に起電力が生じ易く、珪化タングステンに酸素を含有させることが特に有効である。
【００３７】
さらに、図３（ｂ）のように、酸化シリコン膜１４を除去する際、半導体基板１０にオーミック電極であるソース電極３２及びドレイン電極３４が接触している。この場合、オーミック電極から電子が供給されうるため式（３）の反応が進み易い。よって、珪化タングステンの欠損が生じ易い。このため、珪化タングステンに酸素を含有させることが特に有効である。
【実施例２】
【００３８】
実施例２は接触層の酸素含有量を変化させる例である。図８（ａ）は実施例１の図２（ｂ）の製造工程に相当し、接触層２０である珪化タングステンを形成する工程の図である。酸化シリコン膜１４上及び開口部１６内に、膜厚ｔ１が０．０３μｍの第１接触層２２を成膜する。第１接触層２２上に膜厚が０．１２μｍの第２接触層２４を成膜する。第１接触層２２及び第２接触層２４の成膜条件はそれぞれ図４で説明したサンブルＢ及びサンプルＡと同じ条件である。図８（ｂ）のように、接触層２０ａ内の酸素含有量は第１接触層２２内では高く、第２接触層２４内では低い。
【００３９】
実施例２においては、接触層２０ａとして、酸化シリコン膜１４が接触する領域（酸化シリコン膜１４の上面Ｓ１及び開口部１６の側面Ｓ２に接する領域）に酸素を含む珪化タングステンからなる第１接触層２２が設けられ、第１接触層２２上に第１接触層２２より酸素含有量の低い珪化タングステンからなる第２接触層２４が設けられている。サンプルＢの条件で成膜した珪化タングステンは酸素含有量が多く、珪化タングステンの欠損の抑制の効果が大きいが、膜中に酸素やアルゴン等の不純物が多く含まれている。このため、抵抗率が高い。そこで、図３（ｂ）において、弗酸系水溶液に触れる酸化シリコン膜１４及び半導体基板１０に接する領域は酸素含有量が多い第１接触層２２とし、前記領域から離れた第２接触層２４の酸素含有量を少なくする。これにより、接触層２０ａの抵抗の増大を抑制しかつ珪化タングステンの欠損を抑制することができる。
【００４０】
珪化タングステンの欠損を抑制するためには、第１接触層２２の酸素含有量は２．６％以上であることが好ましい。第１接触層２２は少なくとも酸化シリコン膜１４が接触する領域に形成されていればよい。珪化タングステンの欠損を一層抑制するためには、酸化シリコン膜１４に接触する領域は全て第１接触層２２であることが好ましい。さらに、第１接触層２２は、半導体基板１０と接触する領域にも設けられていてもよい。また、後述する実施例２の変形例のように、第２接触層２４が半導体基板１０と接触する領域に設けられていてもよい。さらに、珪化タングステンの欠損を抑制するためには、第１接触層２２の膜厚は０．０３μｍ以上であることが好ましい。
【００４１】
第２接触層２４は第１接触層２２を形成する場合よりも高いスパッタ圧力で珪化タングステンをスパッタすることが好ましい。これにより、図４のように、第１接触層２２の酸素含有量を第２接触層２４より大きくすることができる。
【００４２】
図９（ａ）は実施例２の変形例に係るＦＥＴの製造程の断面図である。接触層２０ｂを成膜する際にスパッタ圧力を徐々に大きくしていく、そうすると、図４のように酸素含有量が成膜とともに徐々に少なくなる。したがって、図９（ｂ）のように、接触層２０ｂの高さに対する酸素含有量は一様に減少する。
【００４３】
実施例２の変形例のように、接触層２０ｂ内の酸素含有量を酸化シリコン膜１４及び半導体基板１０に接する領域から離れるに従い徐々に減少するように設定する。つまり、第１接触層２２ｂ及び第２接触層２４ｂを形成する際に、高い酸素含有量から低い酸素含有量に連続的に変化するようにする。これにより、第１接触層２２ｂ及び第２接触層２４ｂの酸素含有量は庇の下部から上部にかけて連続的に減少する。よって、実施例２と同様に、接触層２０ｂの抵抗の増大を抑制しかつ珪化タングステンの欠損を抑制することができる。なお、図９（ａ）では、接触層２０ｂを実施例２のように、第１接触層２２ｂと第２接触層２４ｂとで記載しているが、実質的には、図９（ｂ）のように連続的に酸素含有量が変化している。しかしながら、第１接触層２２ｂと第２接触層２４ｂとの境界で、酸素含有量が不連続に変化してもよい。
【００４４】
実施例２及びその変形例において、接触層２０aまたは２０ｂを形成する際に、酸化シリコン膜１４及び半導体基板１０に接する領域（図８（ｂ）及び図９（ｂ）の高さ０付近の領域）を形成する際のスパッタ圧力を、酸化シリコン膜１４及び半導体基板１０に接する領域から離れた領域（図８（ｂ）及び図９（ｂ）の高さｔ２付近の領域）を形成するスパッタ圧力より低くする。これにより、酸化シリコン膜１４及び半導体基板１０に接する領域の酸素含有量を、酸化シリコン膜１４及び半導体基板１０に接する領域から離れた領域より多くすることができる。また、スパッタ圧力を低くする代わりにスパッタパワーを高くしても同様の効果を得ることができる。さらに、スパッタ圧力を低くする代わりにスパッタガスに酸素ガスを添加し、酸素ガスの濃度を高くしてもよい。
【実施例３】
【００４５】
実施例３は接触層２０内に酸化シリコン膜１４中の酸化シリコンを取り込む例である。図１０は接触層として珪化タングステンを成膜途中の模式図である。ＷＳｉ分子５４が酸化シリコン膜１４に衝突した際、ＷＳｉ分子５４の運動エネルギが大きいとＳｉＯ２分子５６がスパッタされる。
【００４６】
図１１は実施例３に係るＦＥＴの製造工程の断面図である。酸化シリコン膜１４からＳｉＯ２分子５６がスパッタされるため、酸化シリコン膜１４との界面付近の接触層２０ｃは酸素を多く含有する領域である第１接触層２２ｃを有している。つまり、酸化シリコン膜１４の表面をスパッタリングし、酸化シリコン膜１４中の酸素（例えば酸化シリコン分子）を取り込むことにより、酸化シリコン膜１４に接する領域（酸化シリコン膜１４の上面Ｓ１及び開口部１６の側面Ｓ２に接する領域）に酸素を含む第１接触層２２ｃを形成することができる。図３（ｃ）において、酸化シリコン膜１４を除去する際に弗酸系水溶液に曝される接触層の領域は、酸化シリコン膜１４に接する領域である。よって、実施例３においても、珪化タングステンの欠損を抑制することができる。さらに、酸化シリコン膜１４の酸化シリコンを接触層に取り込むため、実施例１のようにスパッタ装置のチャンバ内に残存していた酸素を用いる場合に比べ安定に酸素を接触層２０に取り込むことができる。また、酸素ガスをスパッタガスとする場合のように新たなガスを要さず製造コストを削減することができる。
【００４７】
図１０において、ＷＳｉ分子５４の運動エネルギを大きくするためには、ＷＳｉ分子５４がターゲットから高エネルギでスパッタされることが求められる。しかし、図１１を参照にＳｉＯ２分子５６が取り込まれた第１接触層２２ｃが形成された後はスパッタパワーを高くしても酸化シリコン膜１４は既に成膜された珪化タングステンに被覆されている。よって、第１接触層２２ｃ上の第２接触層２４ｃの酸素含有量は大きくならない。さらに、スパッタパワーが大きいと、スパッタガスである例えばアルゴンが接触層２０ｃ内に取り込まれ抵抗が高くなる。よって、接触層２０ｃを形成する際に、酸化シリコン膜１４に接する領域を形成する際のスパッタパワーを、酸化シリコン膜１４に接する領域から離れた領域を形成するスパッタパワーより大きくすることが好ましい。また、スパッタパワーを大きくする代わりにスパッタ圧力を低くしてもよい。
【００４８】
接触層２０ｃをスパッタパワーが大きい状態で行うと半導体基板１０内にダメージが生じる。そこで、第１接触層２２ｃを形成した後、第１接触層２２ｃを形成する工程により開口部１６の底面の半導体基板１０表面に生じたダメージを回復するための熱処理を行うことが好ましい。この熱処理は、例えば５００℃、３０分で行うことができる。この熱処理は、第２接触層２４ｃを形成する前に行ってもよいし、第２接触層２４ｃを形成した後に行ってもよい。
【００４９】
実施例１及び実施例２に係るＦＥＴは、接触層２０の側面（つまり、酸化シリコン膜１４と接していた面）及び底面（半導体基板１０と接している面）にシリコンと反応した酸素を含有している。一方、実施例３に係るＦＥＴは、接触層２０の側面（つまり、酸化シリコン膜１４と接していた面）にはシリコンと反応した酸素を多く含有しているが、底面にはシリコンと反応した酸素を多くは含んでいない。酸化シリコン膜１４を除去する際に弗酸系水溶液に曝される接触層２０の領域は、接触層２０の側面である。よって、少なくとも接触層２０の側面がシリコンと反応した酸素を含有していればよい。
【００５０】
以上のように、図２（ｂ）において、接触層２０として、少なくとも酸化シリコン膜１４及び半導体基板１０に接触する領域に酸素を含むように接触層２０を形成すれば、珪化タングステンの欠損を抑制することができる。
【００５１】
実施例１から実施例３はＧａＡｓ基板を用いたＦＥＴの例であったが、ＦＥＴ以外のショットキ電極を有する半導体装置であってもよい。また、半導体層としてＧａＡｓ基板にエピタキシャル成長した層を有する半導体基板の例であった。半導体層は、ＡｌＧａＡｓ基板、ＧａＡｓ基板やＳｉ基板等の半導体基板であってもよい。つまり半導体層の表面はこれらの基板表面でもよい。弗酸を含む溶液は実施例で示した弗酸とフッ化アンモニウムの緩衝弗酸以外にも、例えば弗酸水溶液を用いることができる。絶縁膜として酸化シリコン膜１４を例に説明したが、弗酸を含む溶液で除去できる酸化シリコンを含む絶縁膜であればよい。例えば酸化窒化シリコン膜でもよい。
【００５２】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５３】
【図１】図１（ａ）及び図１（ｂ）は従来のＦＥＴの断面模式図である。
【図２】図２（ａ）から図２（ｃ）は実施例１に係るＦＥＴの製造工程を示す断面図（その１）である。
【図３】図３（ａ）及び図３（ｂ）は実施例１に係るＦＥＴの製造工程を示す断面図（その２）である。
【図４】図４はＷＳｉ中のスパッタ圧力に対する酸素含有量及びアルゴン含有量を示す図である。
【図５】図５はサンプルＡの断面模式図である。
【図６】図６はサンプルＢの断面模式図である。
【図７】図７はサンプルＣの断面模式図である。
【図８】図８（ａ）は実施例２に係るＦＥＴの製造工程を示す断面図、図８（ｂ）は接触層の高さに対する酸素含有量を示す図である。
【図９】図９（ａ）は実施例３に係るＦＥＴの製造工程を示す断面図、図９（ｂ）は接触層の高さに対する酸素含有量を示す図である。
【図１０】図１０は実施例３において、ＷＳｉをスパッタする際の模式図である。
【図１１】図１１は実施例３に係るＦＥＴの製造工程を示す断面図である。
【符号の説明】
【００５４】
１０              半導体基板
１２              リセス
１４              酸化シリコン膜
１６              開口部
２０              接触層
２８              金属層
３０              ショットキ電極
３２              ソース電極
３４              ドレイン電極
【図１】
2008193004.tif 000003
【図２】
2008193004.tif 000004
【図３】
2008193004.tif 000005
【図４】
2008193004.tif 000006
【図５】
2008193004.tif 000007
【図６】
2008193004.tif 000008
【図７】
2008193004.tif 000009
【図８】
2008193004.tif 000010
【図９】
2008193004.tif 000011
【図１０】
2008193004.tif 000012
【図１１】
2008193004.tif 000013
【手続補正書】
【提出日】平成20年4月10日(2008.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層上に、該半導体層の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜を形成する工程と、
前記絶縁膜及び前記開口部内に庇を有するショットキ電極を形成する工程であって、少なくとも前記絶縁膜が接触する領域に酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層を形成する工程を含む前記ショットキ電極を形成する工程と、
前記絶縁膜を弗酸を含む溶液で除去する工程と、を有することを特徴とする電界効果トランジスタの製造方法。
【請求項２】
半導体層上に、該半導体層の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜を形成する工程と、
前記絶縁膜及び前記開口部内に庇を有するショットキ電極を形成する工程であって、少なくとも前記絶縁膜が接触する領域に酸素を含有する珪化タングステンからなる第１接触層を形成する工程と、前記第１接触層上に前記第１接触層より酸素含有量の低い珪化タングステンからなる第２接触層を形成する工程と、を含む前記ショットキ電極を形成する工程と、
前記絶縁膜を弗酸を含む溶液で除去する工程と、を有することを特徴とする電界効果トランジスタの製造方法。
【請求項３】
前記第２接触層を形成する工程は前記第１接触層を形成する工程より高いスパッタ圧力で珪化タングステンをスパッタすることを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項４】
前記第１接触層の膜厚は０．０３μｍ以上であることを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項５】
前記第１接触層は酸素含有量が２．６％以上の珪化タングステンからなることを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項６】
前記第１接触層を形成する工程は、前記絶縁膜の表面をスパッタリングし前記絶縁膜中の酸素を取り込むことにより酸素を含有する珪化タングステンからなる第１接触層を形成することを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【請求項７】
前記ショットキ電極を形成する工程は、第１接触層を形成する工程の後、熱処理を行う工程を有することを特徴とする請求項６記載の電界効果トランジスタの製造方法。
【請求項８】
前記第１障壁層を形成する工程及び前記第２障壁層を形成する工程は、高い酸素含有量から低い酸素含有量に連続的に変化するように前記第１障壁層及び前記第２障壁層を形成することを特徴とする請求項２記載の電界効果トランジスタの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は電界効果トランジスタの製造方法に関し、特に、半導体層上に接触する接触層として珪化タングステンを有する電界効果トランジスタの製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明は、上記課題に鑑み、接触層の欠損を抑制することが可能な電界効果トランジスタの製造方法を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
【図１】図１（ａ）及び図１（ｂ）は従来のＦＥＴの断面模式図である。
【図２】図２（ａ）から図２（ｃ）は実施例１に係るＦＥＴの製造工程を示す断面図（その１）である。
【図３】図３（ａ）及び図３（ｂ）は実施例１に係るＦＥＴの製造工程を示す断面図（その２）である。
【図４】図４はＷＳｉ中のスパッタ圧力に対する酸素含有量及びアルゴン含有量を示す図である。
【図５】図５はサンプルＡの断面模式図である。
【図６】図６はサンプルＢの断面模式図である。
【図７】図７はサンプルＣの断面模式図である。
【図８】図８（ａ）は実施例２に係るＦＥＴの製造工程を示す断面図、図８（ｂ）は接触層の高さに対する酸素含有量を示す図である。
【図９】図９（ａ）は実施例２に係るＦＥＴの製造工程を示す断面図、図９（ｂ）は接触層の高さに対する酸素含有量を示す図である。
【図１０】図１０は実施例３において、ＷＳｉをスパッタする際の模式図である。
【図１１】図１１は実施例３に係るＦＥＴの製造工程を示す断面図である。