(57)【要約】【課題】着信待機中のＣＰＵの消費電流を削減することにより着信待ち受け時間を延長した携帯無線端末を提供すること。【解決手段】低速クロック信号による低速クロック動作と高速クロック信号による高速クロック動作を自分でスイッチング動作するＣＰＵを具備した携帯無線端末において、ＣＰＵに割り込み動作によりキーマトリックス回路に入力される外部信号を検知する検知手段を設け、外部信号発生時、検知手段は外部信号を検知し、ＣＰＵが高速クロック回路を動作させるスイッチをオンし発振素子を動作させ、高速クロック信号による高速クロック動作に切り替えて外部信号の監視処理をするとともに、監視処理が終了した際に、低速クロック信号による低速クロック動作に切替え、スイッチをオフし発振素子を停止させる監視処理手段を設けた。【選択図】図１
2008113456.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に並べられた押しボタンと、
外部信号によって制御されるオン／オフ素子と、
電源ラインと前記オン／オフ素子に接続され、前記マトリックス状に並べられた押しボタンの行の配列に対応する第１のライン群と、
前記マトリックス状に並べられた押しボタンの列の配列に対応する第２のライン群からなるキーマトリックス回路と、
低速クロック信号による低速クロック動作と高速クロック信号による高速クロック動作を自分でスイッチング動作するＣＰＵと、
前記ＣＰＵに割り込み動作により前記キーマトリックス回路に入力される外部信号を検知する検知手段を有し、
外部信号発生時、前記検知手段は該外部信号を検知し、
前記ＣＰＵが高速クロック回路を動作させるスイッチをオンし発振素子を動作させ、高速クロック信号による高速クロック動作に切り替えて該外部信号の監視処理をするとともに、前記監視処理が終了した際に、低速クロック信号による低速クロック動作に切替え、前記スイッチをオフし前記発振素子を停止させる監視処理手段を設けたことを特徴とする携帯無線端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＤＭＡ（code-division multiple access）方式の携帯無線端末に関し、特に着信待ち受け時（着信待機時）の消費電流を極力低減させた携帯無線端末に関するものである。
【背景技術】
【０００２】
従来より、ＣＤＭＡ方式携帯無線端末では高速クロックで作動するＣＰＵが備えられ、着信待ち受け時間中（着信待機中）でもベースバンド処理の他に規格（ＡＲＩＢＴ５３）に規定された外部信号監視を周期的に処理している。一般にバッテリを駆動電源として作動する携帯端末では小型軽量化が要求され、バッテリの容量も制限されるため、消費電流を低減することが求められている。消費電流を低減する方法の一つとしてキーマトリックスを用いた割り込み処理が用いられている（例えば、特許文献１）。
【特許文献１】特開平１０−２８３１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した従来の周期的に処理する方法では無用な処理回数が多く、携帯端末の着信待ち受け時間中（着信待機中）のＣＰＵの消費電流を減少させることが難しい。また、監視処理等の軽い処理でもＣＰＵは高速クロックで作動しているため、消費電流を減少させることが難しいという問題があった。さらに、特許文献１におけるキーマトリックスを用いた割り込み処理においては、電源オンキーやシステムキーからの入力といった従来キーマトリックスにおいて処理を行わない入力信号を処理するためには新たにキーマトリックスの構成を追加する必要があった。
【課題を解決するための手段】
【０００４】
本発明の携帯無線端末は、上述した事情に鑑みてなされたものであり、マトリックス状に並べられた押しボタンと、外部信号によって制御されるオン／オフ素子と、電源ラインと前記オン／オフ素子に接続され、マトリックス状に並べられた押しボタンの行の配列に対応する第１のライン群と、マトリックス状に並べられた押しボタンの列の配列に対応する第２のライン群からなるキーマトリックス回路と、低速クロック信号による低速クロック動作と高速クロック信号による高速クロック動作を自分でスイッチング動作するＣＰＵと、ＣＰＵに割り込み動作によりキーマトリックス回路に入力される外部信号を検知する検知手段を有し、外部信号発生時、検知手段は外部信号を検知し、ＣＰＵが高速クロック回路を動作させるスイッチをオンし発振素子を動作させ、高速クロック信号による高速クロック動作に切り替えて外部信号の監視処理をするとともに、監視処理が終了した際に、低速クロック信号による低速クロック動作に切替え、スイッチをオフし発振素子を停止させる監視処理手段を設けたことを特徴とする。
【発明の効果】
【０００５】
本発明の携帯端末によれば、ＣＰＵに割込み動作により外部信号を検知する検知手段を有し、外部信号発生時、検知手段は外部信号を検知し、ＣＰＵは高速クロック信号による高速クロック動作に切り替え外部信号の監視処理をする監視処理手段を設けたので、ＣＰＵは外部信号が発生したときのみ高速クロック動作し、従来の大きな消費電流を必要とする高速クロック動作で周期的に行なう外部信号監視処理を省略できるので、消費電流を大幅に低減できる。
【０００６】
さらに、マトリックス状に並べられた押しボタンと、外部信号によって制御されるオン／オフ素子と、電源ラインとオン／オフ素子に接続され、マトリックス状に並べられた押しボタンの行の配列に対応する第１のライン群と、マトリックス状に並べられた押しボタンの列の配列に対応する第２のライン群からなるキーマトリックス回路を設けたので、第１のライン群と第２のライン群をスキャンすることによって、どのボタンが押されたのか検出できるのみならず、外部信号の入力の有無も検出することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態例を図面に基づいて詳細に説明する。図１は本発明の携帯無線端末の監視操作部の構成例を示す図である。図示するように、本発明の携帯無線端末はＣＰＵ（中央処理装置）１、高速クロック回路２、メモリ３、表示部４、キーマトリックス回路５を具備する。
【０００８】
ＣＰＵ１は高速クロック回路２の出力信号による高速クロック動作、または、低速クロック信号Ｃによる低速クロック動作で動作する。高速クロック動作では定期的に処理するベースバンド処理、及び割込み信号発生時に外部信号監視処理を行なう。また、スリープ時は低速クロックで動作しクロックをカウントし定周期のタイマーを生成すると共に、割り込み監視を行なう。また、ＣＰＵ１はキー監視回路１−１を有し、キーの押下及び拡張用キーからの信号を割込みで検知する。
【０００９】
高速クロック回路２はスイッチ２−１及び発振素子２−２を有し、ＣＰＵ１のコマンドにより、発振／停止を行なうようになっている。メモリ３はＲＯＭ部（図では省略）にプログラムが格納され、ＲＡＭ部（図では省略）に表示データその他の必要なデータが格納されている。
【００１０】
表示部４ではＬＣＤ表示器４−２で情報が表示されるが、紫外線を受けて発生する“文字化け”を修正するためにリフレッシュ回路４−１を設け周期的にメモリ３のデータで表示をリフレッシュしている。なお、このリフレッシュ回路４−１はオートリフレッシュ機能を有し、ＤＭＡ（direct memory access）転送によりＣＰＵ１を介さずリフレッシュが行なわれるようになっている。
【００１１】
キーマトリックス回路５は抵抗器５−１及びオン／オフ素子５−２とマトリックス状に並べられた押しボタンａ11〜ａ54を有し、押しボタンの横の位置を示す信号Ｓｘ、及び縦の位置を示す信号Ｓｙから、キー監視回路１−１は押下された押しボタンを該信号による割込み動作で検知できるようになっている。また、オン／オフ素子５−２は外部信号ａ〜ｄやイヤホーン等のジャックの操作信号ｅによりオン／オフされ信号Ｓｙを発生し、キー監視回路１−１はこれを割込み動作で検知できるようになっている。
【００１２】
図２は本発明の携帯無線端末の割込み発生時の動作フローを示す図である。図２に従って割込み発生時の動作を説明する。携帯無線端末が交信終了し着信の待機状態にあるとき（ステップＳＴ１１）、キー監視回路１−１が割込みを検知すると（ステップＳＴ１２）、ＣＰＵ１はクロック回路を切替る（ステップＳＴ１３）。割込みフラグを照合し処理が必要であれば（ステップＳＴ１４）、スイッチ２−１をオンし発振素子２−２を作動させ高速クロック回路２を動作させる（ステップＳＴ１５）。
【００１３】
続いて、割込みに対応して所定のデコード処理を行ない（ステップＳＴ１６）、処理終了後スリープコマンドを出力し（ステップＳＴ１７）、低速クロック回路に切替え、スイッチ２−１をオフし発振素子２−２を停止し高速クロック回路２を停止する（ステップＳＴ１８）。他に割込み信号が有ればステップＳＴ１３から繰り返し処理する（ステップＳＴ１９）。
【００１４】
上述したように本発明の実施の形態例によれば外部信号監視は割込み処理で行なうので低消費電流化が図れる。  なお、上記割込み動作により外部信号を検知する検知手段は簡単なハードで済みソフト変更も簡単に済む。
【図面の簡単な説明】
【００１５】
【図１】本発明の携帯無線端末の監視操作部の構成例を示す図である。
【図２】本発明の携帯無線端末の割込み発生時の動作フローを示す図である。
【符号の説明】
【００１６】
１ ＣＰＵ（中央処理装置）
１−１ キー監視回路
２ 高速クロック回路
２−１ スイッチ
２−２ 発振素子
３ メモリ
４ 表示部
４−１ リフレッシュ回路
４−２ ＬＣＤ表示器
５ キーマトリックス回路
５−１ 抵抗器
５−２ オン／オフ素子
【図１】
2008113456.tif 000003
【図２】
2008113456.tif 000004