(57)【要約】【課題】インバータ回路のしきい値の調整やコンデンサを必要とせずに論理回路のみで構成し、狭パルスに対応したワンショットパルスを出力する。【解決手段】複数段のインバータ回路１〜６、および所定段数のインバータ回路の出力信号Ｖ１〜Ｖ４を入力するＯＲ回路７からなる遅延回路２０と、インバータ回路の出力信号Ｖ１〜Ｖ３と入力信号Ｖｉを入力するＮＡＮＤ回路８と、入力信号Ｖｉのインバータ回路９を介した反転信号Ｖ６とＯＲ回路７の出力信号Ｖ５との論理積信号Ｖ７を出力するＡＮＤ回路１０と、ＮＡＮＤ回路８の出力信号Ｖ８と最終段インバータ回路６の出力信号Ｖ４との論理積信号Ｖ９を出力するＡＮＤ回路１１と、論理積信号Ｖ７と信号Ｖ９との論理和信号Ｖｏを出力するＯＲ回路１２からなる。入力信号が狭パルスや、Ｌレベルの期間が短い広パルスであっても、入力信号の立ち下がりに対応したワンショットパルスを所定パルス幅で確保して生成できる。【選択図】図１
2008193461.tif 000002
【特許請求の範囲】
【請求項１】
インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数での各出力の論理和または否定論理和を生成する論理和回路とを有することを特徴とするワンショットパルス発生回路。
【請求項２】
インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数での各出力の論理積または否定論理積を生成する論理積回路とを有することを特徴とするワンショットパルス発生回路。
【請求項３】
インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理和を生成する論理和回路と、前記多段インバータ回路の所定段数の各出力から否定論理積を生成する論理積回路と、
前記多段インバータ回路に入力する入力信号の反転出力と前記論理和回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理積回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。
【請求項４】
インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理和を生成する論理和回路と、前記多段インバータ回路の所定段数の各出力から否定論理積を生成する論理積回路と、
前記多段インバータ回路に入力する入力信号と前記論理和回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理積回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。
【請求項５】
インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理積を生成する論理積回路と、前記多段インバータ回路の所定段数の各出力から否定論理和を生成する論理和回路と、
前記多段インバータ回路に入力する入力信号の反転出力と前記論理積回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理和回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。
【請求項６】
インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理積を生成する論理積回路と、前記多段インバータ回路の所定段数の各出力から否定論理和を生成する論理和回路と、
前記多段インバータ回路に入力する入力信号と前記論理積回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理和回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の立ち上がり、立ち下がりに対してパルス信号を出力するワンショットパルス発生回路に関するものである。
【背景技術】
【０００２】
従来のワンショットパルス発生回路は、図４に示すように、１つの入力信号からインバータ回路を用いて応答速度の異なる２つの信号線経路を作成し、その応答速度差を利用して２つの信号線経路それぞれの信号の論理積により、入力信号の立ち上がり、立ち下がりに対してワンショットパルスを発生させる。図４において、入力端子４１に入力された入力信号は、インバータ回路３１を介する経路Ａと、インバータ回路３２，３３およびコンデンサ３４によって遅延する経路Ｂとに分岐された後にＡＮＤ回路３５へ入力される。この構成により、入力信号の立ち下がりに応じたオフパルスを出力端子４２から出力する。
【０００３】
また、インバータ回路３１の出力は、インバータ回路３６を介する経路Ｃと、インバータ回路３７，３８およびコンデンサ３９によって遅延する経路Ｄとに分岐された後にＡＮＤ回路４０へ入力されることにより、入力信号の立ち上がりに応じたオンパルスを出力端子４３から出力する。
【０００４】
ここで、入力信号が狭いパルス幅の信号であった場合、入力信号の立ち上がり時にインバータ回路３２によってコンデンサ３４が十分放電されないタイミングで入力信号が立ち下がると、コンデンサ３４の電位は高電位で増減し、そのためインバータ回路３３の出力はしきい値に達せず、ＡＮＤ回路３５の出力はＬレベルのままとなる。結果的に入力信号の立ち下がりに応じたオフパルスを出力することができない。
【０００５】
以上のような入力信号の信号幅狭化に対して、インバータ回路のしきい値を適宜設定することにより、入力信号に対応したパルスを出力可能としたワンショットパルス発生回路が、特許文献１に開示されている。具体的には、インバータ回路３１〜３３，３６〜３８のしきい値を以下、
「インバータ回路３３のしきい値＜インバータ回路３２のしきい値＜インバータ回路３１のしきい値、インバータ回路３８のしきい値＜インバータ回路３７のしきい値＜インバータ回路３６のしきい値」
のように規定している。
【０００６】
このようにインバータ回路のしきい値を設定することにより、コンデンサ３４の電位が高電位で増減しても、インバータ回路３３の出力はＨレベルに上昇し、ＡＮＤ回路３５から入力信号の立ち下がりに応じたオフパルスを出力することができる。これらのしきい値は、インバータ回路を構成するＭＯＳトランジスタのＷ／Ｌ（チャネル幅／チャネル長さ）サイズによって調整する。
【特許文献１】特開２００３−２４３９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような構成のワンショットパルス発生回路の場合、狭パルスに対応するためのインバータ回路おけるしきい値の調整が難しく、またインバータ回路のしきい値とコンデンサの充放電を用いた遅延回路なので遅延時間の制御が難しいといった問題があった。
【０００８】
本発明は、前記従来技術の問題を解決することに指向するものであり、インバータ回路のしきい値の調整やコンデンサを必要とせずに論理回路のみで構成できるとともに、狭パルスに対応したワンショットパルスを出力することができるワンショットパルス発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明に係る請求項１に記載したワンショットパルス発生回路は、インバータ回路を直列接続した多段インバータ回路と、多段インバータ回路の所定段数での各出力の論理和または否定論理和を生成する論理和回路とを有することを特徴とする。
【００１０】
また、請求項２に記載したワンショットパルス発生回路は、インバータ回路を直列接続した多段インバータ回路と、多段インバータ回路の所定段数での各出力の論理積または否定論理積を生成する論理積回路とを有することを特徴とする。
【００１１】
また。請求項３，４に記載したワンショットパルス発生回路は、インバータ回路を直列接続した多段インバータ回路と、多段インバータ回路の所定段数の各出力から論理和を生成する論理和回路と、多段インバータ回路の所定段数の各出力から否定論理積を生成する論理積回路と、多段インバータ回路に入力する入力信号の反転出力と論理和回路の出力信号との論理積、および多段インバータ回路の最終段出力と論理積回路の出力信号との論理積から論理和を求める論理回路を有すること、または、多段インバータ回路に入力する入力信号と論理和回路の出力信号との論理積、および多段インバータ回路の最終段出力と論理積回路の出力信号との論理積から論理和を求める論理回路を有することを特徴とする。
【００１２】
また、請求項５，６に記載したワンショットパルス発生回路は、インバータ回路を直列接続した多段インバータ回路と、多段インバータ回路の所定段数の各出力から論理積を生成する論理積回路と、多段インバータ回路の所定段数の各出力から否定論理和を生成する論理和回路と、多段インバータ回路に入力する入力信号の反転出力と論理積回路の出力信号との論理積、および多段インバータ回路の最終段出力と論理和回路の出力信号との論理積から論理和を求める論理回路を有すること、または、多段インバータ回路に入力する入力信号と論理積回路の出力信号との論理積、および多段インバータ回路の最終段出力と論理和回路の出力信号との論理積から論理和を求める論理回路を有することを特徴とする。
【００１３】
前記構成によれば、インバータ回路のしきい値の調整や容量を必要とせずに論理回路のみで遅延信号を生成でき、入力信号が狭パルスであっても、Ｌレベルの期間が短い広パルスであっても、入力信号の立ち上がり、立ち下がりに対応したワンショットパルスを出力することができる。
【発明の効果】
【００１４】
本発明によれば、インバータ回路のしきい値の調整や容量を必要とせず、複数段のインバータ回路と論理和回路、論理積回路の組み合わせにより遅延回路を構成するため、入力信号の立ち上がり、立ち下がりに対してワンショットパルスを発生させるワンショットパルス発生回路において、入力信号が信号幅狭化しても最終的に入力信号に対応したワンショットパルスを発生させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１６】
図１は本発明の実施形態におけるワンショットパルス発生回路の構成を示す回路図である。図１において、まず入力信号Ｖｉを遅延回路２０とインバータ回路９に入力し、それぞれの出力信号Ｖ５と出力信号Ｖ６をＡＮＤ回路１０に入力し、論理積の出力信号Ｖ７を取ることにより狭パルス入力信号の立ち下がりに対応したワンショットパルス回路を構成している。
【００１７】
この構成により、狭パルス入力信号の立ち下がりに対応したワンショットパルスが生成できることを図２の各動作波形の左側を用いて説明する。遅延回路２０は複数段のインバータ回路１〜６とＯＲ回路７により構成されている。ここで、複数段のインバータ回路１〜６の出力信号をＶ１〜Ｖ４とする。狭パルス入力信号のパルス幅時間をｔ１とし、インバータ回路１段の遅延時間をｔｄとすると、出力信号Ｖ１は入力信号Ｖｉを２段のインバータ回路に入力した出力信号であるため、入力信号Ｖｉから（２×ｔｄ）だけ遅延した信号となる。
【００１８】
また、出力信号Ｖ２は出力信号Ｖ１から、さらに、（２×ｔｄ）だけ遅延した信号となるので、入力信号Ｖｉから（４×ｔｄ）だけ遅延した信号となる。インバータ回路をｎ段接続した出力信号をＶ４とすると、出力信号Ｖ３は出力信号Ｖ４からインバータ回路２段前の出力信号であるため、入力信号Ｖｉから（（ｎ−２）×ｔｄ）だけ遅延した信号となり、出力信号Ｖ４は入力信号Ｖｉから（ｎ×ｔｄ）だけ遅延した信号となる。
【００１９】
ｎ段接続されたインバータ回路１〜６のそれぞれの出力信号Ｖ１〜Ｖ４をＯＲ回路７に入力し、得られる出力信号をＶ５とすると、出力信号Ｖ５は入力信号Ｖｉの立ち上がり後の（２×ｔｄ）で立ち上がり、入力信号Ｖｉの立ち上がり後の（ｔ１＋ｎ×ｔｄ）で立ち下がる信号となる。入力信号Ｖｉをインバータ回路９に入力し、得られた出力信号をＶ６とし、出力信号Ｖ６と遅延回路２０の出力信号Ｖ５をＡＮＤ回路１０に入力し、得られた出力信号をＶ７とすると、出力信号Ｖ７は（ｔ１＋ｎ×ｔｄ−ｔ１＝ｎ×ｔｄ）のパルス幅時間を持つ信号となる。
【００２０】
以上のように、入力信号Ｖｉのパルス幅時間ｔ１によらず、入力信号Ｖｉの立ち下がり検出後に（ｎ×ｔｄ）のパルス幅時間を持つ出力信号Ｖ７を得ることができる。
【００２１】
また、図１において、入力信号Ｖｉと複数段のインバータ回路の出力信号Ｖ１〜Ｖ３をＮＡＮＤ回路８に入力し、その出力信号Ｖ８と最終段のインバータ回路の出力信号Ｖ４とをＡＮＤ回路１１に入力して論理積の出力信号Ｖ９を取ることにより、入力信号ＶｉのＬレベルの期間が短い広パルスでの立ち下がりにも対応できるように構成している。
【００２２】
この構成により、入力信号ＶｉのＬレベルの期間（ｔ２）が短い広パルスでの立ち下がりにも対応できることを図２の各動作波形の右側を用いて説明する。前記図１に示す複数段のインバータ回路１〜ｎ−２段目までの出力信号Ｖ１〜Ｖ３および入力信号ＶｉをＮＡＮＤ回路８に入力し、得られた出力信号をＶ８とすると、出力信号Ｖ８は（ｔ２＋（ｎ−２）×ｔｄ）のパルス時間を持つ信号となる。この出力信号Ｖ８と最終段のインバータ回路６の出力信号Ｖ４をＡＮＤ回路１１に入力し、得られた出力信号をＶ９とすると、出力信号Ｖ９は（ｔ２＋（ｎ−２）×ｔｄ−（ｔ２−２×ｔｄ）＝ｎ×ｔｄ）のパルス時間を持つ信号となる。
【００２３】
以上のように、入力信号ＶｉのＬレベルの期間ｔ２が短い場合においても、ｔ２によらず、入力信号Ｖｉの立ち下がり検出後に（ｎ×ｔｄ）のパルス幅時間を持つ出力信号Ｖ９を得ることができる。
【００２４】
さらに図１では、狭パルス入力信号の立ち下がりに対応した出力信号Ｖ７と、入力信号ＶｉのＬレベルの期間（ｔ２）が短い広パルスでの立ち下がりに対応した回路の出力信号Ｖ９とをＯＲ回路１２に入力し、論理和を取ることにより出力信号Ｖｏとして、広狭のパルスを有する入力信号の立ち下がりに対し、（ｎ×ｔｄ）のワンショットパルスを生成することができる。
【００２５】
なお、前記の実施形態によるワンショットパルス発生回路では入力信号の立ち下がりに対応したワンショットパルスを生成したが、従来のワンショットパルス発生回路同様、入力信号をインバータ回路で反転して前記の実施形態によるワンショットパルス発生回路に入力することにより、あるいは、図３に示すように、立ち下がりに対応したワンショットパルス発生回路（図１参照）の構成において、入力端子１３と遅延回路２０間、および入力端子１３とＡＮＤ回路１０間にてインバータ回路を加減した構成とすることにより、広狭のパルスを有する入力信号の立ち上がりに対応したワンショットパルスを生成するワンショットパルス発生回路を構成できることは自明である。
【００２６】
以上のように、本発明のワンショットパルス発生回路の要諦は、入力信号が狭パルスであっても、Ｌレベルの期間が短い広パルスであっても、入力信号の立ち上がりあるいは立ち下がりに対応したワンショットパルスを、所定のパルス幅を確保しながら生成するために、複数段のインバータ回路から偶数段数の各出力の論理和または論理積を取ることにある。もちろん、全てのインバータ回路から偶数段数の各出力である必要はなく、インバータ回路から偶数段数の各出力のうち、間隙なくワンショットパルスを生成できるように選択されたものの論理和または論理積を取っても構わない。
【００２７】
また、複数段のインバータ回路から偶数段数の各出力の論理和または否定論理和が、複数段のインバータ回路から奇数段数の各出力の否定論理積または論理積と論理的に等価であることは周知であり、このような回路構成を有するワンショットパルス発生回路も本発明に包含される。
【産業上の利用可能性】
【００２８】
本発明に係るワンショットパルス発生回路は、インバータ回路のしきい値の調整や容量を必要とせず、複数段のインバータ回路と論理和回路、論理積回路の組み合わせにより遅延回路を構成するため、入力信号の立ち上がり、立ち下がりに対してワンショットパルスを発生させる回路において、入力信号が信号幅狭化しても最終的に入力信号に対応したワンショットパルスを発生させることができ、入力信号の立ち上がり、立ち下がりに対してパルス信号を出力する回路として有用である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る入力信号の立ち下がりに対応したワンショットパルス発生回路を示す図
【図２】本実施形態に係るワンショットパルス発生回路の動作波形図
【図３】本実施形態に係る入力信号の立ち上がりに対応したワンショットパルス発生回路を示す図
【図４】従来のワンショットパルス発生回路を示す図
【符号の説明】
【００３０】
１，２，３，４，５，６，９，９ａ  インバータ回路
７，１２  ＯＲ回路
８  ＮＡＮＤ回路
１０，１１  ＡＮＤ回路
１３  入力端子
１４  出力端子
２０  遅延回路
【図１】
2008193461.tif 000003
【図２】
2008193461.tif 000004
【図３】
2008193461.tif 000005
【図４】
2008193461.tif 000006