(57)【要約】【課題】処理時間が短く、かつ処理温度を高温にしなくてもトランジスタのゲート絶縁膜と半導体基板の界面に水素を十分に供給することができる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１の表面にトランジスタを形成する工程と、半導体基板１の表面上及びトランジスタ上に層間絶縁膜９，１２及び配線層１０，１３を形成する工程と、最上層の配線層１３上及び層間絶縁膜１２上にパッシベーション膜１４を形成する工程と、半導体基板１の裏面を研削又は研磨する工程と、半導体基板１の裏面から、トランジスタのゲート絶縁膜と半導体基板１の界面に水素を供給する工程とを具備する。【選択図】図２
2008108769.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面にトランジスタを形成する工程と、
前記半導体基板の表面上及び前記トランジスタ上に層間絶縁膜及び配線層をそれぞれ少なくとも一層形成する工程と、
最上層の配線層及び層間絶縁膜それぞれ上にパッシベーション膜を形成する工程と、
前記半導体基板の裏面を研削又は研磨する工程と、
前記半導体基板の裏面から前記半導体基板内に水素を拡散させることにより、前記トランジスタのゲート絶縁膜と前記半導体基板の界面に水素を供給する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記半導体基板の裏面を研削する工程の前に、前記半導体基板の裏面には膜が形成される請求項１に記載の半導体装置の製造方法。
【請求項３】
前記トランジスタを形成する工程は、
ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上及びその周囲に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックすることにより前記ゲート電極の側壁を覆うサイドウォールを形成する工程と、
を具備し、
前記絶縁膜を形成する工程において、前記半導体基板の裏面に前記膜が形成される請求項２に記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜及び配線層を形成する工程の前に、金属不純物が前記半導体基板を介して前記トランジスタに拡散することを防止するために、前記半導体基板の裏面に前記膜を形成する工程を具備する請求項２に記載の半導体装置の製造方法。
【請求項５】
前記パッシベーション膜は窒化シリコン膜を有する請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記層間絶縁膜及び前記配線層は、それぞれ２層以上形成され、
前記層間絶縁膜及び前記配線層を形成する工程は、
第１の前記層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に第２の前記層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に溝を形成し、かつ前記エッチングストッパー膜をストッパーとしたエッチングにより前記溝の底面に接続孔を形成する工程と、
前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程と、
を具備する請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記エッチングストッパー膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜の少なくとも一つを含む請求項６に記載の半導体装置の製造方法。
【請求項８】
前記溝の底面に接続孔を形成する工程と、前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程の間に、少なくとも前記溝の側壁に拡散防止膜を形成する工程を具備する請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記拡散防止膜は、Ｔｉ膜及びＴｉＮ膜、Ｔａ膜及びＴａＮ膜、若しくはＭｎＳｉＯ膜を含む請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板の裏面から前記トランジスタのゲート界面に水素を供給する工程は、枚葉式の処理装置を用いて行われる請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを有する半導体装置の製造方法に関する。特に本発明は、処理温度が低くてもトランジスタのゲート絶縁膜と半導体基板の界面に水素を十分に供給することができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図６は、水素シンター処理が行われる従来の半導体装置の断面図である。水素シンター処理は、トランジスタのゲート絶縁膜とシリコン基板の界面に水素を供給し、欠陥（シリコンダングリングボンド）を低減する処理である。水素シンター処理は、半導体装置の表面側から行われるのが一般的である（例えば特許文献１参照）。
【０００３】
図６に示す半導体装置は、シリコン基板１００の表面に、ゲート絶縁膜１０３を有するトランジスタが形成されている。トランジスタ及びシリコン基板１００の上には１層目の層間絶縁膜１０９及び２層目の層間絶縁膜１１２が、この順に積層されている。１層目の層間絶縁膜１０９の表面にはタングステンプラグと１層目のＣｕ配線１１０が埋め込まれており、２層目の層間絶縁膜１１２の表面には２層目のＣｕ配線１１３が埋め込まれている。層間絶縁膜１１２及びＣｕ配線１１３はパッシベーション膜１１４で覆われている。パッシベーション膜１１４は、例えば窒化シリコン膜などの水素が透過しにくい膜を有している。
【０００４】
層間絶縁膜１０９，１１２には、Ｃｕ配線１１０，１１３を埋め込むための溝がエッチングにより形成されている。層間絶縁膜１０９，１１２それぞれの中には、溝形成の為のエッチング処理におけるエッチングストッパー膜１０９ｂ，１１２ｂが設けられている。エッチングストッパー膜１０９ｂ，１１２ｂには、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜などの水素が透過しにくい膜が用いられる。
【０００５】
また、Ｃｕ配線１１０を埋め込む為の溝の底面には、Ｃｕ配線１１０とトランジスタ（例えばゲート電極１０４）を接続する為の接続溝が形成されており、Ｃｕ配線１１３を埋め込む為の溝の底面には、Ｃｕ配線１１０とＣｕ配線１１３を接続する為の接続孔が形成されている。これらの接続孔はエッチングにより形成されている。層間絶縁膜１０９上には、接続孔形成の為のエッチング処理におけるエッチングストッパー膜１１１が形成されている。エッチングストッパー膜１１１には、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜などの水素が透過しにくい膜が用いられる。
【０００６】
また、Ｃｕ配線１１０，１１３が埋め込まれる溝及び接続孔の側壁は、Ｃｕの拡散を防止する為の拡散防止膜１１０ａ，１１３ａで覆われている。拡散防止膜１１０ａ，１１３ａには、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＭｎＳｉＯなどの水素が透過しにくい膜が用いられる。
【０００７】
また、Ｃｕ配線１１０，１１３は、層間絶縁膜１０９，１１２に形成された溝及び接続孔内、層間絶縁膜１０９，１１２にＣｕ膜をスパッタリング法及びめっき法により形成した後、層間絶縁膜１０９，１１２上に位置するＣｕ膜をＣＭＰで研磨除去することにより形成される。Ｃｕ膜を形成する処理においてシリコン基板１００の裏面にＣｕが付着すると、シリコン中のＣｕの拡散係数は高いため、ゲート絶縁膜１０３とシリコン基板１００の界面にＣｕが供給され、トランジスタの特性が劣化する。これを防止する為に、層間絶縁膜１０９を形成する前に、シリコン基板１００の裏面には拡散防止膜１０８が形成される。
【０００８】
【特許文献１】特開平９−６４１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記したように、トランジスタの上にはエッチングストッパー膜、拡散防止膜、及びパッシベーション膜など、水素が透過しにくい膜が複数形成されている。このため、従来のように半導体基板の上からゲート絶縁膜と半導体基板の界面に十分な量の水素を供給するためには、処理温度を高くする必要があった。処理温度が高温になると、半導体装置を構成する部品（例えば配線）に負荷が加わってしまう。
【００１０】
本発明は上記のような事情を考慮してなされたものであり、その目的は、処理温度が低くてもトランジスタのゲート絶縁膜と半導体基板の界面に水素を十分に供給することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板の表面にトランジスタを形成する工程と、
前記半導体基板の表面上及び前記トランジスタ上に層間絶縁膜及び配線層をそれぞれ少なくとも一層形成する工程と、
最上層の配線層及び層間絶縁膜それぞれ上にパッシベーション膜を形成する工程と、
前記半導体基板の裏面を研削又は研磨する工程と、
前記半導体基板の裏面から前記半導体基板内に水素を拡散させることにより、前記トランジスタのゲート絶縁膜と前記半導体基板の界面に水素を供給する工程とを具備する。
【００１２】
この半導体装置の製造方法によれば、前記水素を供給する工程において前記半導体基板の裏面には膜が存在しない為、処理温度を高温にしなくても前記半導体基板の裏面から前記界面に十分な量の水素を供給することができる。また、前記半導体基板を裏面研削により薄くできるが、前記半導体基板を薄くすると水素を供給する為に必要な処理時間を短くすることができる。
【００１３】
前記パッシベーション膜は窒化シリコン膜を有していてもよい。また、前記半導体基板の裏面を研削する工程の前に、前記半導体基板の裏面には膜が形成されていてもよい。
【００１４】
前記トランジスタを形成する工程は、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上及びその周囲に絶縁膜を形成する工程と、前記絶縁膜をエッチバックすることにより前記ゲート電極の側壁を覆うサイドウォールを形成する工程とを具備してもよい。この場合、前記絶縁膜を形成する工程において、前記半導体基板の裏面に前記膜が形成される。
【００１５】
前記層間絶縁膜及び配線層を形成する工程の前に、金属不純物が前記半導体基板を介して前記トランジスタに拡散することを防止するために、前記半導体基板の裏面に前記膜を形成する工程を具備してもよい。
【００１６】
前記層間絶縁膜及び前記配線層は、それぞれ２層以上形成されてもよい。この場合、前記層間絶縁膜及び前記配線層を形成する工程は、第１の前記層間絶縁膜を形成する工程と、前記第１の層間絶縁膜上にエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上に第２の前記層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に溝を形成し、かつ前記エッチングストッパー膜をストッパーとしたエッチングにより前記溝の底面に接続孔を形成する工程と、前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程とを具備してもよい。更にこの場合、前記エッチングストッパー膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜の少なくとも一つを含んでいてもよい。
【００１７】
前記溝の底面に接続孔を形成する工程と、前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程の間に、少なくとも前記溝の側壁に拡散防止膜を形成する工程を具備してもよい。この場合、前記拡散防止膜は、Ｔｉ膜及びＴｉＮ膜、Ｔａ膜及びＴａＮ膜、若しくはＭｎＳｉＯ膜を含んでいてもよい。
【００１８】
前記半導体基板の裏面から前記トランジスタのゲート界面に水素を供給する工程は、例えば枚葉式の処理装置を用いて行われる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の図である。本実施形態は、シリコン基板の表面に半導体装置を形成し、次いでシリコン基板の裏面を研磨又は研削した後に、枚葉式の水素シンター処理装置を用いて水素シンター処理を行うことにより、シリコン基板の裏面から水素をシリコン基板内に拡散させて、トランジスタのゲート絶縁膜と半導体基板の界面に水素を供給する方法である。
【００２０】
まず、図１（Ａ）の断面図に示すように、トレンチアイソレーション法を用いて、シリコン基板１の表面に素子分離膜２を埋め込み、トランジスタが形成される素子領域を他の領域から分離する。素子分離膜２はシリコン酸化膜により形成されている。なお、素子分離膜２はＬＯＣＯＳ酸化法により形成されても良い。次いで、シリコン基板１を熱酸化する。これにより、素子領域に位置するシリコン基板１にはゲート絶縁膜３が形成される。
【００２１】
次いで、ゲート絶縁膜３上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート絶縁膜３上にはゲート電極４が形成される。なお、ポリシリコン膜を形成する工程において、シリコン基板１の裏面１ｂにもポリシリコン膜（図示せず）が形成される。
【００２２】
次いで、素子分離膜２及びゲート電極４をマスクとして、シリコン基板１に不純物を導入する。これにより、シリコン基板１には低濃度不純物領域６が形成される。次いで、ゲート電極４上を含む全面上に絶縁膜（例えば酸化シリコン膜及び窒化シリコン膜の積層膜）を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４の側壁はサイドウォール５で覆われる。なお、サイドウォールとなる絶縁膜を形成する工程において、シリコン基板１の裏面１ｂにも絶縁膜が形成される。
【００２３】
次いで、素子分離膜２、ゲート電極４、及びサイドウォール５をマスクとしてシリコン基板１に不純物を導入する。これにより、シリコン基板１にはソース及びドレインとなる２つの不純物領域７が形成される。
このようにして、シリコン基板１の表面にはトランジスタが形成される。
【００２４】
次いで、図１（Ｂ）の断面図に示すように、シリコン基板１の裏面１ｂに拡散防止膜８を形成する。拡散防止膜８は、例えば酸化シリコン膜及び窒化シリコン膜をこの順に積層した膜であり、後述する配線形成工程においてシリコン基板１の裏面１ｂに付着したＣｕ等の金属不純物がシリコン基板１中を拡散することを防止する為の膜である。
【００２５】
次いで、トランジスタ上を含む全面上に、層間絶縁膜９を構成する絶縁膜９ａを形成する。次いで絶縁膜９ａ上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜９ａをエッチングする。これにより絶縁膜９ａにはトランジスタ上（例えばゲート電極４上）に位置する接続孔が形成される。その後、レジストパターンを除去する。次いで、接続孔内及び絶縁膜９ａ上にバリアメタル膜を形成し、さらにバリアメタル膜上にタングステン膜を形成する。次いで、絶縁膜９ａ上に位置するバリアメタル膜及びタングステン膜をＣＭＰ法により研磨除去する。これにより、接続孔内にはバリアメタル膜１５ａ及びタングステンプラグ１５が埋め込まれる。
【００２６】
次いで、タングステンプラグ１５上及び絶縁膜９ａ上にエッチングストッパー膜９ｂを形成し、さらにエッチングストッパー膜９ｂ上に層間絶縁膜９を構成する絶縁膜９ｃを形成する。次いで絶縁膜９ｃ上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜９ｃをエッチングし、さらにエッチング条件を変えてエッチングストッパー膜９ｂをエッチングする。これにより、絶縁膜９ｃにはタングステンプラグ１５上に位置する溝が形成される。この溝の底部ではタングステンプラグ１５が露出している。その後、レジストパターンを除去する。
【００２７】
次いで、溝内及び絶縁膜９ｃ上にバリアメタル膜１０ａを形成し、さらにバリアメタル膜１０ａ上にＣｕ膜をスパッタリング法とめっき法により形成する。次いで、絶縁膜９ｃ上に位置するバリアメタル膜１０ａ及びＣｕ膜をＣＭＰ法により研磨除去する。これにより溝内には、バリアメタル膜１０ａ及びＣｕ配線１０が埋め込まれる。
【００２８】
次いで、図１（Ｃ）の断面図に示すように、絶縁膜９ｃ上及び配線１０上に、エッチングストッパー膜１１を形成する。エッチングストッパー膜１１は、例えば窒化シリコン膜、炭化シリコン膜、又は炭窒化シリコン膜である。次いでエッチングストッパー膜１１上に、第２層目の層間絶縁膜１２を構成する絶縁膜１２ａ、エッチングストッパー膜１２ｂ、及び絶縁膜１２ｃをこの順に形成する。
【００２９】
次いで、絶縁膜１２ｃに溝を形成し、さらにエッチングストッパー膜１２ｂ及び絶縁膜１２ａに接続孔を形成する。この溝及び接続孔の形成方法は、バリアメタル膜及びタングステンプラグ膜を形成する工程が省かれている点を除いて、層間絶縁膜９に溝及び接続孔を形成する方法と同様である。なお、接続孔を形成する工程において、エッチングストッパー膜１１がエッチングストッパーとして機能する。次いで、層間絶縁膜１２の溝及び接続孔に拡散防止膜１３ａを形成し、さらに第２層目の配線１３を埋め込む。拡散防止膜１３ａ及び配線１３の形成方法は、拡散防止膜１０ａ及び配線１０の形成方法と略同様である。ただし、配線１３及び拡散防止膜１３ａは、絶縁膜１２ａに形成された接続孔内にも埋め込まれる。
【００３０】
次いで、層間絶縁膜１２及び配線１３上にパッシベーション膜１４を形成する。パッシベーション膜１４は、例えば酸化シリコン膜及び窒化シリコン膜をこの順に積層した膜である。
【００３１】
次いで、図１（Ｄ）に示すように、シリコン基板１の裏面１ｂを研削又は研磨し、シリコン基板１を薄くする。この処理において、シリコン基板１の裏面１ｂに形成された膜（拡散防止膜８を含む）は全て除去される。
【００３２】
次いで、図２（Ａ）の縦断面図に示すように、シリコン基板１を枚葉式の水素シンター処理装置５０のステージ５１上に配置し、水素シンター処理を行う。このとき、シリコン基板１の表面側がステージ５１と対向するようにして、裏面１ｂが雰囲気に晒されるようにする。
【００３３】
図２（Ｂ）の断面図は、水素シンター処理における水素が拡散する様子を説明する為の半導体装置の断面図である。上記したように、水素シンター処理装置において、シリコン基板１の裏面１ｂが雰囲気に晒されている。また、シリコン基板１の裏面に形成された膜は、裏面研磨又は研削により全て除去されている。また、シリコン中の水素の拡散係数は十分に大きい。このため、水素はシリコン基板１の裏面から拡散し、ゲート絶縁膜３とシリコン基板１の界面には十分な量の水素が供給される。
【００３４】
図３は、本実施形態に示した方法により水素シンター処理を行った場合の、界面準位の処理温度依存性を示すグラフである。処理時間は例えば３０分である。なお、比較の為、シリコン基板１の裏面１ｂを研削又は研磨しなかった場合の、界面準位の処理温度依存性も示している。縦軸は、水素シンター処理を行わなかった場合の界面準位を１とした相対的な値である。
【００３５】
シリコン基板１の裏面の膜を除去しなかった場合、界面準位を０．３以下にする為には処理温度を４００℃以上にする必要がある。これに対して、本実施形態によれば、処理温度が３５０℃以下であっても界面準位が０．３以下になっている。本図から、本実施形態によれば、処理温度を従来と比較して低温にできることが分かる。
【００３６】
図４は、本実施形態に示した方法により水素シンター処理を行った場合の、界面準位の処理時間依存性を示すグラフである。なお、処理温度は例えば４００度である。本グラフに示すように、シリコン基板１の厚さが７５０μｍのとき、処理時間が２０分では界面準位の低下はほとんど見られず、界面準位が０．３以下にするためには処理時間が３０分以上必要である。しかし、シリコン基板１の厚さが３００μｍの場合は、界面準位が０．３以下にするためには処理時間が１０分でよく、シリコン基板１の厚さが１００μｍの場合は、界面準位が０．３以下にするためには処理時間が５分でよい。
本図から、シリコン基板１を薄くする（例えば３００μｍ以下）ことにより、シリコン基板１の裏面から水素シンターを行う場合の処理時間を短くできることが分かる。
【００３７】
以上、本発明の第１の実施形態によれば、水素シンター処理を行う前に、シリコン基板１の裏面に形成された膜は全て除去されている。このため、水素はシリコン基板１の裏面から拡散し、水素シンター処理を高温で行わなくても、ゲート絶縁膜３とシリコン基板１の界面には十分な量の水素が供給される。また、シリコン基板１を薄くすることにより、シリコン基板１の裏面から水素シンターを行う場合の処理時間を短くできる。
【００３８】
図５は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置の製造方法は、層間絶縁膜９，１２の中にエッチングストッパー膜を形成しない点、層間絶縁膜９に溝を形成しないで接続孔のみを形成する点、層間絶縁膜９に形成された接続孔にタングステンプラグ１０ｂを埋め込んでトランジスタと配線１０を電気的に接続する点、層間絶縁膜１２に形成された接続孔にタングステンプラグ１３ｂを埋め込んで配線１０，１３を相互に電気的に接続する点、配線１０，１３が層間絶縁膜９，１２に埋め込まれておらずＡｌ合金を用いて形成されている点、及び接続孔の側壁及びシリコン基板１の裏面に拡散防止膜が形成されない点が、第１の実施形態と異なる。以下、第１の実施形態と同様の構成については同一の符号を付して、説明を省略する。
【００３９】
本実施形態においてタングステンプラグ１０ｂ，１３ｂは、接続孔中及び層間絶縁膜９，１２上にタングステン膜を形成した後、層間絶縁膜９，１２上に位置するタングステン膜をＣＭＰ法により研磨除去することにより形成される。配線１０は、層間絶縁膜９及びタングステンプラグ１０ｂ上にＡｌ合金膜をスパッタリング法により形成したのち、このＡｌ合金膜を選択的に除去することにより形成される。配線１３も、配線１０と同様の方法により形成される。
【００４０】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、配線１０，１３をＣｕと比較して融点が低いＡｌ合金で形成しているため、本発明の優位性がさらに顕著になる。
【００４１】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態では配線層及び層間絶縁膜を各２層としたが、それぞれを３層以上にしてもよい。このような場合、半導体装置の表面側から水素がさらに拡散しにくくなる為、本発明の優位性がさらに顕著になる。また、上記した実施形態において水素シンター処理は、枚葉式の水素シンター処理装置を用いて行ったが、バッチ式の熱拡散炉を用いてもよい。
【図面の簡単な説明】
【００４２】
【図１】（Ａ），（Ｂ），（Ｃ），（Ｄ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図２】（Ａ）は水素シンター処理を行うときの水素シンター処理装置５０の縦断面図、（Ｂ）は水素シンター処理における水素が拡散する様子を説明する為の半導体装置の断面図。
【図３】第１の実施形態に示した方法により水素シンター処理を行った場合の、界面準位の処理温度依存性を示すグラフ。
【図４】第１の実施形態に示した方法により水素シンター処理を行った場合の、界面準位の処理時間依存性を示すグラフ。
【図５】第２の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図６】水素シンター処理が行われる従来の半導体装置の断面図。
【符号の説明】
【００４３】
１，１００…シリコン基板、１ｂ…裏面、２…素子分離膜、３，１０３…ゲート絶縁膜、４，１０４…ゲート電極、５…サイドウォール、６…低濃度不純物領域、７…不純物領域、８，１０ａ，１３ａ，１１０ａ，１１３ａ…拡散防止膜、９，１２，１０９，１１２…層間絶縁膜、９ａ，９ｃ，１２ａ，１２ｃ…絶縁膜、９ｂ，１１，１２ｂ，１０９ｂ，１１２ｂ，１１１…エッチングストッパー膜、１０，１３…配線、１４，１１４…パッシベーション膜、５０…水素シンター処理装置、５１…ステージ、１１０，１１３…Ｃｕ配線
【図１】
2008108769.tif 000003
【図２】
2008108769.tif 000004
【図３】
2008108769.tif 000005
【図４】
2008108769.tif 000006
【図５】
2008108769.tif 000007
【図６】
2008108769.tif 000008