(57)【要約】【課題】少ない部品点数でスイッチング素子を逆バイアス状態とし、スイッチング素子でのスイッチングロスを有効に抑制することが可能なスイッチング電源装置を提供する。【解決手段】スイッチング素子のスイッチング動作により直流入力電力を電力変換して直流出力電力を生成するように構成されたスイッチング電源装置であって、スイッチング動作用のパルス信号が１次巻線に供給されたパルストランス（ＴＰ１，ＴＰ２）と、前記パルストランスの２次巻線に誘起された電圧に応答して前記スイッチング素子の制御電極を駆動する駆動回路（ＤＲＨ，ＤＲＬ）と、前記パルストランスの２次巻線に誘起された電圧に基づき前記駆動回路を介して前記スイッチング素子を逆バイアスする逆バイアス回路（ＲＢＨ，ＲＢＬ）とを備える。【選択図】図２
2008067475.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のスイッチング動作により直流入力電力を電力変換して直流出力電力を生成するように構成されたスイッチング電源装置であって、
スイッチング動作用のパルス信号が１次巻線に供給されたパルストランスと、
前記パルストランスの２次巻線に誘起された電圧に応答して前記スイッチング素子の制御電極を駆動する駆動回路と、
前記パルストランスの２次巻線に誘起された電圧に基づき前記駆動回路を介して前記スイッチング素子を逆バイアスする逆バイアス回路と
を備えたスイッチング電源装置。
【請求項２】
スイッチング素子のスイッチング動作により直流入力電力を電力変換して直流出力電力を生成するように構成されたスイッチング電源装置であって、
スイッチング動作用のパルス信号が１次巻線に供給されたパルストランスと、
前記パルストランスの２次巻線に誘起された電圧に応答して前記スイッチング素子の制御電極を駆動する駆動回路と、
前記パルストランスの２次巻線の一端にカソードが接続されると共に前記駆動回路のグランドノードにアノードが接続されたダイオードと、
前記駆動回路のグランドノードと前記パルストランスの２次巻線の他端との間に接続されたコンデンサと
を備えたスイッチング電源装置。
【請求項３】
前記スイッチング素子はＮ型ＭＯＳトランジスタであり、
前記絶縁トランスの２次巻線の一端が前記駆動回路の入力部に接続されると共に前記２次巻線の他端が前記Ｎ型ＭＯＳトランジスタのソースに接続され、
前記逆バイアス回路は、
前記パルストランスの２次巻線の一端にカソードが接続されると共に前記駆動回路のグランドノードにアノードが接続されたダイオードと、
前記駆動回路のグランドノードと前記パルストランスの２次巻線の他端との間に接続されたコンデンサと
を備えたことを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記ダイオードと直列接続され、前記コンデンサの充電電流を調整するための抵抗を更に備えたことを特徴とする請求項２または３の何れか１項記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特にスイッチング電源装置が備える絶縁トランスの１次巻線を駆動するためのスイッチング用トランジスタのオン／オフを制御する技術に関する。
【背景技術】
【０００２】
図１を援用して、従来のスイッチング電源装置を説明する。
同図に示すように、スイッチング電源装置が備える絶縁トランスＴの１次側には、スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４からなるフルブリッジ回路が接続され、絶縁トランスＴの２次側には、ダイオードＤ１１，Ｄ１２らなる整流回路と、出力インダクタＬｏｕｔ及び出力コンデンサＣｏｕｔからなる平滑回路が接続されている。Ｃｉｎは入力コンデンサであり、直流入力電圧Ｖｉｎを安定化させるためのものである。
【０００３】
このスイッチング電源装置によれば、入力端子ＴＩＮ１，ＴＩＮ２に印加された直流入力電圧Ｖｉｎがスイッチング素子Ｓ１〜Ｓ４のスイッチング動作により交流電力に変換されて絶縁トランスＴの１次巻線Ｌ１に供給され、その２次巻線Ｌ１１，Ｌ１２には巻線比に応じた所望の交流電圧が誘起される。この交流電圧は、主ダイオードＤ１１，Ｄ１２により整流された後、出力巻線Ｌｏｕｔ及び出力コンデンサＣｏｕｔにより平滑されて出力端子ＴＯＵＴ１，ＴＯＵＴ２を介して出力される。
【０００４】
ここで、一般に、上述のスイッチング素子Ｓ１〜Ｓ４はＭＯＳトランジスタを用いて構成され、このＭＯＳトランジスタのゲートはパルストランスを介して駆動されるようになっている。しかしながら、このパルストランスを介して駆動する手法によれば、スイッチング素子Ｓ１〜Ｓ４のゲート波形が鈍るため、スイッチング素子Ｓ１〜Ｓ４におけるスイッチングロスが大きくなるという問題がある。このような問題を回避するための従来技術として、スイッチング素子をオフさせる場合にスイッチング素子を逆バイアス状態に駆動する技術が知られている（特許文献１参照）。
【特許文献１】特開平１１−２２０８７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のスイッチング素子を逆バイアス状態とする従来技術によれば、スイッチング素子の出力電圧をフィードバックさせることにより逆バイアス状態を作り出しているため、スイッチング素子が逆バイアス状態となるまでにタイムラグが発生し、その間、スイッチングロスが発生し、しかも部品点数が多いという問題がある。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、少ない備品点数でスイッチング素子を逆バイアス状態とし、スイッチング素子でのスイッチングロスを有効に抑制することが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング電源装置は、スイッチング素子のスイッチング動作により直流入力電力を電力変換して直流出力電力を生成するように構成されたスイッチング電源装置であって、スイッチング動作用のパルス信号が１次巻線に供給されたパルストランスと、前記パルストランスの２次巻線に誘起された電圧に応答して前記スイッチング素子の制御電極を駆動する駆動回路と、前記パルストランスの２次巻線に誘起された電圧に基づき前記駆動回路を介して前記スイッチング素子を逆バイアスする逆バイアス回路とを備えたスイッチング電源装置の構成を有する。
【０００８】
本発明に係るスイッチング電源装置は、スイッチング素子のスイッチング動作により直流入力電力を電力変換して直流出力電力を生成するように構成されたスイッチング電源装置であって、スイッチング動作用のパルス信号が１次巻線に供給されたパルストランスと、前記パルストランスの２次巻線に誘起された電圧に応答して前記スイッチング素子の制御電極を駆動する駆動回路と、前記パルストランスの２次巻線の一端にカソードが接続されると共に前記駆動回路のグランドノードにアノードが接続されたダイオードと、前記駆動回路のグランドノードと前記パルストランスの２次巻線の他端との間に接続されたコンデンサとを備えたスイッチング電源装置の構成を有する。
【０００９】
上記スイッチング電源装置において、前記スイッチング素子はＮ型ＭＯＳトランジスタであり、前記絶縁トランスの２次巻線の一端が前記駆動回路の入力部に接続されると共に前記２次巻線の他端が前記Ｎ型ＭＯＳトランジスタのソースに接続され、前記逆バイアス回路は、前記パルストランスの２次巻線の一端にカソードが接続されると共に前記駆動回路のグランドノードにアノードが接続されたダイオードと、前記駆動回路のグランドノードと前記パルストランスの２次巻線の他端との間に接続されたコンデンサとを備えたことを特徴とする。
【００１０】
上記スイッチング電源装置において、前記ダイオードと直列接続され、前記コンデンサの充電電流を調整するための抵抗を更に備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、スイッチング素子をなすトランジスタをオンさせる場合に所定の電源電圧で該トランジスタのゲートを駆動すると共に、該トランジスタをオフさせる場合にはパルストランスの２次巻線に誘起された電圧でコンデンサを充電し、このコンデンサの端子間電圧を利用して該トランジスタのゲートを駆動するようにしたので、少ない部品点数でスイッチング素子を逆バイアス状態とし、スイッチング素子でのスイッチングロスを有効に抑制することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して、本発明の実施形態を説明する。
図１に、本実施形態に係るスイッチング電源装置の全体構成を示す。本スイッチング電源装置は、直流入力電力をスイッチング素子のスイッチング動作により電力変換して直流出力電力を生成するように構成されたものであって、同図に示すように、入力コンデンサＣｉｎ、スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４、絶縁トランスＴ、整流用ダイオードＤ１１，Ｄ１２、出力インダクタＬｏｕｔ、出力コンデンサＣｏｕｔ、スイッチング制御回路ＳＣを備えて構成される。
【００１３】
ここで、スイッチング素子Ｓ１〜Ｓ４は、トランスＴの１次巻線Ｌ１を駆動するためのフルブリッジ型のスイッチング回路を構成する。また、ダイオードＤ１１，Ｄ１２は、トランスＴの２次巻線Ｌ１１，Ｌ１２に誘起された各電圧を整流するための整流回路を構成し、出力インダクタＬｏｕｔ及び出力コンデンサＣｏｕｔは、整流された電力を平滑するための平滑回路を構成する。スイッチング制御回路ＳＣは、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作を制御するためのものである。
【００１４】
図２に、スイッチング制御回路ＳＣの詳細な構成を示す。図２において、１対のＮ型ＭＯＳトランジスタＱ１，Ｑ２は、上述の図１に示す１対のスイッチング素子Ｓ１，Ｓ２または１対のスイッチング素子Ｓ３，Ｓ４の何れかに相当するものである。Ｎ型ＭＯＳトランジスタＱ１のドレインは電源ＶＰＰ（例えば１００Ｖ）に接続され、そのソースはＮ型ＭＯＳトランジスタＱ２のドレインに接続され、このＮ型ＭＯＳトランジスタＱ２のソースは接地される。
【００１５】
Ｎ型ＭＯＳトランジスタＱ１のソースとＮ型ＭＯＳトランジスタＱ２のドレインとの接続点Ａには図１に示す絶縁トランスＴの１次巻線Ｌ１の一端が接続される。これらＮ型ＭＯＳトランジスタＱ１，Ｑ２が相補的にスイッチング動作することにより、絶縁トランスＴの１次巻線Ｌ１の一端が、Ｎ型ＭＯＳトランジスタＱ１を介して電源ＶＰＰの電圧（ハイレベル）に駆動され、Ｎ型ＭＯＳトランジスタＱ２を介して接地電圧（ローレベル）に駆動されるようになっている。
【００１６】
本スイッチング制御回路ＳＣは、上述のハイレベルを出力するＮ型ＭＯＳトランジスタＱ１のゲート（制御電極）を駆動するためのハイサイド回路系として、Ｎ型ＭＯＳトランジスタＱ３、Ｐ型ＭＯＳトランジスタＱ４、ｎｐｎトランジスタＱ７、ｐｎｐトランジスタＱ８、パルストランスＴＰ１、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ１１、抵抗Ｒ１，Ｒ３，Ｒ４，Ｒ５を備える。
【００１７】
このうち、ｎｐｎトランジスタＱ７及びｐｎｐトランジスタＱ８は、図示しないパルス生成回路から出力されたスイッチング動作用のパルス信号をパルストランスＴＰ１の１次巻線に供給してこれを駆動するためのものであり、電源ＶＣＣ（例えば１２Ｖ）が給電される。これらｎｐｎトランジスタＱ７とｐｎｐトランジスタＱ８との接続部は、保護用抵抗Ｒ５を介してパルストランスＴＰ１の１次巻線の一端に接続され、この１次巻線の他端はコンデンサＣ３を介して接地される。
【００１８】
パルストランスＴＰ１の２次巻線の一端Ｐ１は、保護用抵抗Ｒ４を介して、Ｎ型ＭＯＳトランジスタＱ３及びＰ型ＭＯＳトランジスタＱ４の各ゲートに接続される。ここで、Ｎ型ＭＯＳトランジスタＱ３のドレインは電源ノードＨＮに接続され、このＮ型ＭＯＳトランジスタＱ３のソースは、Ｐ型ＭＯＳトランジスタＱ４のソースに接続され、このＰ型ＭＯＳトランジスタＱ４のドレインはグランドノードＬＮに接続される。
なお、本発明では、「グランドノード」なる用語は、必ずしもグランド電位（０Ｖ）に固定されたノードを意味するものではなく、電源ノードの電位を動作電源としたときに、この動作電源の基準となる任意の電位を与えるノードを意味する。ちなみに、本実施形態では、ハイサイド回路系については、グランドノードは接続点Ａの電位と等しく、後述のローサイド回路系についてはグランド電位（０Ｖ）に等しいものとなる。
【００１９】
上述のＮ型ＭＯＳトランジスタＱ３とＰ型ＭＯＳトランジスタＱ４はトーテムポール型の駆動回路ＤＲＨを構成し、このＮ型ＭＯＳトランジスタＱ３のソースとＰ型ＭＯＳトランジスタＱ４のドレインとの間の接続部は駆動回路ＤＲＨの出力部とされ、これらのゲートは駆動回路ＤＲＨの入力部とされる。駆動回路ＤＲＨの出力部は、保護用抵抗Ｒ１を介してＮ型ＭＯＳトランジスタＱ１のゲート（制御電極）に接続され、このＮ型ＭＯＳトランジスタＱ１のソース（接続点Ａ）には、パルストランスＴＰ１の２次巻線の他端が接続される。
【００２０】
パルストランスＴＰ１の２次巻線の一端Ｐ１と上述のグランドノードＬＮとの間には、抵抗Ｒ３とダイオードＤ１が直列接続され、グランドノードＬＮと２次巻線の他端Ｐ２との間にはコンデンサＣ１が接続される。これら抵抗Ｒ３、ダイオードＤ１、コンデンサＣ１は、本スイッチング電源装置の特徴部に係る逆バイアス回路ＲＢＨを構成する。即ち、ダイオードＤ１のカソードは、抵抗Ｒ３および保護抵抗Ｒ４を介してパルストランスＴＰ１の２次巻線の一端Ｐ１に接続され、このダイオードＤ１のアノードは上述のグランドノードＬＮに接続される。また、グランドノードＬＮには、コンデンサＣ１の一方の電極が接続され、このコンデンサＣ１の他方の電極は、パルストランスＴＰ１の２次巻線の他端Ｐ２に接続される。
【００２１】
ダイオードＤ２及びコンデンサＣ２は、ハイサイド回路系の動作電源を生成するためのチャージポンプ回路を構成する。ここで、ダイオードＤ２のアノードは、電源ＶＣＣ２（例えば１０〜１５Ｖ）に接続され、このダイオードＤ２のカソードは上述の電源ノードＨＮに接続される。また、コンデンサＣ２の一方の電極はダイオードＤ２のカソードと共に電源ノードＨＮに接続され、このコンデンサＣ３の他方の電極は、コンデンサＣ１の他方の電極と共に接続点Ａに接続される。このチャージポンプ回路によれば、接続点ＡがＮ型ＭＯＳトランジスタＱ２によりローレベル（グランド電位）に駆動されたときにダイオードＤ２を介して電源ＶＣＣ２により充電され、このコンデンサＣ２から、ハイサイド回路系の動作電源電圧として、電源ＶＣＣ２に相当する電圧が電源ノードＨＮに供給される。
【００２２】
また、本スイッチング制御回路ＳＣは、ローレベルを出力するＮ型ＭＯＳトランジスタＱ２のゲート（制御電極）を駆動するためのローサイド回路系として、Ｎ型ＭＯＳトランジスタＱ５、Ｐ型ＭＯＳトランジスタＱ６、ｎｐｎトランジスタＱ９、ｐｎｐトランジスタＱ１０、パルストランスＴＰ２、コンデンサＣ４，Ｃ５，Ｃ６，Ｃ２１、抵抗Ｒ６，Ｒ８，Ｒ９，Ｒ１０を備える。このローサイド回路系の構成については、Ｎ型ＭＯＳトランジスタＱ５及びＰ型ＭＯＳトランジスタＱ６からなるトーテムポール型の駆動回路ＤＲＬの電源ノードが電源ＶＣＣ２に接続され、そのグランドノードが接地された点を除いて上述のハイサイド回路系と同様であるので、その説明を省略する。
なお、コンデンサＣ１１，Ｃ２１は電源電圧安定化用コンデンサである。
【００２３】
次に、本実施形態の動作について、Ｎ型ＭＯＳトランジスタＱ１のスイッチング動作を例とし、逆バイアス回路ＲＢＨに着目してハイサイド回路系の動作を説明する。
図２において、図示しないパルス生成回路によって生成されたパルス信号は、トランジスタＱ７，Ｑ８からなるドライバを介してパルストランスＴＰ１の１次巻線に供給され、パルストランスＴＰ１は、その巻線比に応じた電圧を２次巻線に誘起する。この２次巻線に誘起された電圧に応答して、駆動回路ＤＲＨがＮ型ＭＯＳトランジスタＱ１のゲートを駆動する。
【００２４】
ここで、パルストランスＴＰ１の２次巻線の他端Ｐ２に対して（即ち他端Ｐ２を基準にして）一端Ｐ１の電位が高くなる向きに電圧が誘起されると、駆動回路ＤＲＨを構成するＮ型ＭＯＳトランジスタＱ３がオン状態となり、Ｐ型ＭＯＳトランジスタＱ４がオフ状態となる。これにより、Ｎ型ＭＯＳトランジスタＱ３を介してＮ型ＭＯＳトランジスタＱ１のゲートに電源ノードＨＮの電圧が印加され、このＮ型ＭＯＳトランジスタＱ１がオン状態となる。
【００２５】
逆に、パルストランスＴＰ１の２次巻線の他端Ｐ２に対して一端Ｐ１の電位が低くなる向きに電圧が誘起されると、駆動回路ＤＲＨを構成するＮ型ＭＯＳトランジスタＱ３がオフ状態となり、Ｐ型ＭＯＳトランジスタＱ４がオン状態となる。このとき、パルストランスＴＰ１の２次巻線に誘起された電圧によりコンデンサＣ１が充電され、Ｎ型ＭＯＳトランジスタＱ１のソース（接続点Ａ）に接続されたコンデンサＣ１の電極に対して、駆動回路ＤＲＨのグランドノードＬＮに接続された電極の電位が低くなる。このときのコンデンサＣ１の充電電流は抵抗Ｒ３により任意に調整可能であり、これによりグランドノードＬＮの電位が適切に設定される。
【００２６】
コンデンサＣ１が充電されることによって定まるグランドノードＬＮの上記電位は、オン状態にあるＰ型ＭＯＳトランジスタＱ４を介してＮ型ＭＯＳトランジスタＱ１のゲートに供給される。これにより、Ｎ型ＭＯＳトランジスタＱ１のゲートがソース（接続点Ａ）に対して低い電位にバイアスされ、Ｎ型ＭＯＳトランジスタＱ１が逆バイアス状態とされる。このように、Ｎ型ＭＯＳトランジスタＱ１をオフさせる際、逆バイアス回路ＲＢＨは、パルストランスＴＰ１の２次巻線に誘起された電圧に基づきＮ型ＭＯＳトランジスタＱ１のソースの対して低い電圧を生成し、これを、駆動回路ＤＲＨを介してＮ型ＭＯＳトランジスタＱ１のゲートに供給することにより、このＮ型ＭＯＳトランジスタＱ１を逆バイアスする。
【００２７】
一方のローサイド回路系によるＮ型ＭＯＳトランジスタＱ２のスイッチング動作についても同様に説明される。
従って、本スイッチング電源装置によれば、Ｎ型ＭＯＳトランジスタＱ１またはＮ型ＭＯＳトランジスタＱ２は瞬時にオフ状態に移行し、そのスイッチングの過程でＮ型ＭＯＳトランジスタＱ１またはＮ型ＭＯＳトランジスタＱ２を流れる電流に起因するスイッチングロスを有効に抑えることができる。
なお、上述の実施形態において、電源ＶＣＣ，ＶＣＣ２，ＶＰＰの各電圧値は一例に過ぎず、これに限定されない。
【００２８】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で変形可能である。
例えば、上述の実施形態では、充電電流調整用の抵抗Ｒ３，Ｒ８を備えるものとしたが、必要に応じてこれを省略することも可能である。充電電流調整用の抵抗Ｒ１，Ｒ４，Ｒ５，Ｒ６，Ｒ９，Ｒ１０についても同様である。
【００２９】
また、上述の実施形態では、Ｎ型ＭＯＳトランジスタＱ１およびＱ２のスイッチングを担うハイサイド回路系とローサイド回路系との両方を備えるものとしたが、必要に応じて一方を省略してもよい。
また、パルストランスＴＰ１，ＴＰ２の１次側の回路の形式については、上述の例に限定されない。絶縁トランスＴの１次側のスイッチング回路と、その２次側の整流回路の形式についても上述の例に限定されない。即ち、上述の実施形態では、フルブリッジ型のスイッチング電源装置を例として説明したが、これに限らず、本発明は例えばハーフブリッジ型等の他の形式のスイッチング電源装置にも適用することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態に係るスイッチング電源装置の全体構成を示す回路図である。
【図２】本実施形態に係るスイッチング制御回路の詳細な構成を示す回路図である。
【符号の説明】
【００３１】
Ｃｉｎ；入力コンデンサ、Ｓ１〜Ｓ４；スイッチング素子、Ｔ；絶縁トランス、Ｄ１１，Ｄ１２；ダイオード（整流用）、Ｌｏｕｔ；出力インダクタ、Ｃｏｕｔ；出力コンデンサ、ＳＣ；スイッチング制御回路、Ｑ１，Ｑ２；Ｎ型ＭＯＳトランジスタ（スイッチング素子）、Ｑ３，Ｑ５；Ｎ型ＭＯＳトランジスタ、Ｑ４，Ｑ６；Ｐ型ＭＯＳトランジスタ、Ｑ７，Ｑ９；ｎｐｎトランジスタ、Ｑ８，Ｑ１０；ｐｎｐトランジスタ、Ｒ１，Ｒ４，Ｒ５，Ｒ６，Ｒ９，Ｒ１０；抵抗（保護用）、Ｒ３，Ｒ８；抵抗（充電電流調整用）、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ１１，Ｃ２１；コンデンサ、Ｄ１，Ｄ３；ダイオード、Ｄ２；ツェナーダイオード。
【図１】
2008067475.tif 000003
【図２】
2008067475.tif 000004