(57)【要約】【課題】高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置を提供する。【解決手段】半導体基板と、この半導体基板上に設けられたアンチヒューズと、このアンチヒューズを覆うように設けられた層間絶縁膜と、この層間絶縁膜を介して前記アンチヒューズの直上に設けられ、このアンチヒューズに並列に接続されたヒューズを有する半導体装置。【選択図】図２
2008205096.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられたアンチヒューズと、
前記アンチヒューズを覆うように設けられた層間絶縁膜と、
前記層間絶縁膜を介して前記アンチヒューズの直上に設けられ、該アンチヒューズに並列に接続されたヒューズを有する半導体装置。
【請求項２】
前記ヒューズは導電膜からなる請求項１に記載の半導体装置。
【請求項３】
前記ヒューズは、基板平面における前記アンチヒューズの形成領域全体を覆うように設けられている請求項２に記載の半導体装置。
【請求項４】
前記アンチヒューズは、前記半導体基板に設けられた拡散層、絶縁膜および導電層からなる積層構造を有し、前記絶縁膜を破壊することにより非導通状態から導通状態に移行できるものであり、前記ヒューズは、前記拡散層および前記導電層に電気的に接続されている請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記層間絶縁膜と前記ヒューズとの間に、基板平面における前記アンチヒューズの形成領域全体を少なくとも覆うように窒化膜を有する請求項１から４のいずれかに記載の半導体装置。
【請求項６】
半導体基板と、
前記半導体基板に設けられた拡散層、絶縁膜および第１導電層からなる積層構造と、
前記積層構造を覆うように設けられた第１層間絶縁膜と、
前記第１層間絶縁膜上に設けられ、該第１層間絶縁膜を貫通する第１コンタクトプラグを介して前記第１導電層と電気的に接続された第２導電層と、
前記第１層間絶縁膜上に設けられ、該第１層間絶縁膜を貫通する第２コンタクトプラグを介して前記拡散層と電気的に接続された第３導電層と、
前記第２導電層および第３導電層を覆うように前記第１層間絶縁膜上に設けられた第２層間絶縁膜と、
前記第２層間絶縁膜を貫通し、第２導電層と電気的に接続する第１ビアプラグと、
前記第２層間絶縁膜を貫通し、第３導電層と電気的に接続する第２ビアプラグと、
前記第１ビアプラグ及び第２ビアプラグと電気的に接続され、前記第１導電層の直上に設けられた第４導電層とを有する半導体装置。
【請求項７】
前記第４導電層は、基板平面における前記第１導電層の形成領域全体を覆うように設けられている請求項６に記載の半導体装置。
【請求項８】
前記第１導電層は、ポリシリコンからなる請求項６又は７に記載の半導体装置。
【請求項９】
前記第４導電層は、金属からなる請求項６から８のいずれかに記載の半導体装置。
【請求項１０】
前記第１層間絶縁膜と第４導電層との間に、基板平面における前記第１導電層の形成領域全体を少なくとも覆うように窒化膜を有する請求項６から９のいずれかに記載の半導体装置。
【請求項１１】
請求項６に記載の半導体装置の製造方法であって、
半導体基板に拡散層を形成する工程と、
前記拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成し、パターニングして第１導電層を形成する工程と、
全面に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜を貫通し、前記第１導電層に電気的に接続する第１コンタクトプラグ及び前記拡散層に電気的に接続する第２コンタクトプラグを形成する工程と、
前記第１層間絶縁膜上に導電膜を形成し、パターニングして、前記第１コンタクトプラグに電気的に接続する第２導電層および前記第２コンタクトプラグに電気的に接続する第３導電層を形成する工程と、
全面に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜を貫通し、前記第２導電層に電気的に接続する第１ビアプラグ及び前記第３導電層に電気的に接続する第２ビアプラグを形成する工程と、
前記第１導電層の直上に、前記第１ビアプラグ及び前記第２ビアプラグと電気的に接続する第４導電層を形成する工程を有する半導体装置の製造方法。
【請求項１２】
前記第４導電層を形成する工程の前に、基板平面における前記第１導電層の形成領域全体を少なくとも覆うように窒化膜を形成する工程を有する請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にヒューズ及びアンチヒューズを有する配線構造に関する。
【背景技術】
【０００２】
ヒューズとは、導通状態から非導通状態への移行を可能にするものであり、冗長回路等へ利用されている。ヒューズは、アルミニウム等の金属やポリシリコンなどの導電性材料から形成され、レーザートリミングなどのレーザーの照射や電流の印加により溶解、破断させることにより、導通状態から非導通状態へ移行させることができる。
【０００３】
一方、アンチヒューズとは、非導通状態から導通状態への移行を可能にするものであり、例えば、半導体基板の拡散層上に絶縁膜および導電体膜を順次積層した構造をもつＭＯＳキャパシタから形成される。このＭＯＳキャパシタに高電圧を印加することで絶縁膜を破壊し、非導通状態から導通状態へ移行させることができる。
【０００４】
ヒューズとアンチヒューズを並列に接続することで、一度切断した導通経路を再度接続することができる。
【０００５】
特開平０７−３１２３９０号公報や特開２０００−１７４２１１号公報には、ヒューズとアンチヒューズを並列接続した構造が開示されている。
【特許文献１】特開平７−３１２３９０号公報
【特許文献２】特開２０００−１７４２１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ヒューズとアンチヒューズを組み合わせて使用する場合、従来、同一平面上に形成されるため、基板表面に平行な平面（以下「基板平面」）における占有面積が増える問題があった。
【０００７】
そこで本発明の目的は、高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、以下の半導体装置およびその製造方法を提供することができる。
【０００９】
（１）半導体基板と、
前記半導体基板上に設けられたアンチヒューズと、
前記アンチヒューズを覆うように設けられた層間絶縁膜と、
前記層間絶縁膜を介して前記アンチヒューズの直上に設けられ、該アンチヒューズに並列に接続されたヒューズを有する半導体装置。
【００１０】
（２）前記ヒューズは導電膜からなる上記１項に記載の半導体装置。
【００１１】
（３）前記ヒューズは、基板平面における前記アンチヒューズの形成領域全体を覆うように設けられている上記２項に記載の半導体装置。
【００１２】
（４）前記アンチヒューズは、前記半導体基板に設けられた拡散層、絶縁膜および導電層からなる積層構造を有し、前記絶縁膜を破壊することにより非導通状態から導通状態に移行できるものであり、前記ヒューズは、前記拡散層および前記導電層に電気的に接続されている上記１項から３項のいずれかに記載の半導体装置。
【００１３】
（５）前記層間絶縁膜と前記ヒューズとの間に、基板平面における前記アンチヒューズの形成領域全体を少なくとも覆うように窒化膜を有する上記１項から４項のいずれかに記載の半導体装置。
【００１４】
（６）半導体基板と、
前記半導体基板に設けられた拡散層、絶縁膜および第１導電層からなる積層構造と、
前記積層構造を覆うように設けられた第１層間絶縁膜と、
前記第１層間絶縁膜上に設けられ、該第１層間絶縁膜を貫通する第１コンタクトプラグを介して前記第１導電層と電気的に接続された第２導電層と、
前記第１層間絶縁膜上に設けられ、該第１層間絶縁膜を貫通する第２コンタクトプラグを介して前記拡散層と電気的に接続された第３導電層と、
前記第２導電層および第３導電層を覆うように前記第１層間絶縁膜上に設けられた第２層間絶縁膜と、
前記第２層間絶縁膜を貫通し、第２導電層と電気的に接続する第１ビアプラグと、
前記第２層間絶縁膜を貫通し、第３導電層と電気的に接続する第２ビアプラグと、
前記第１ビアプラグ及び第２ビアプラグと電気的に接続され、前記第１導電層の直上に設けられた第４導電層とを有する半導体装置。
【００１５】
（７）前記第４導電層は、基板平面における前記第１導電層の形成領域全体を覆うように設けられている上記６項に記載の半導体装置。
【００１６】
（８）前記第１導電層は、ポリシリコンからなる上記６項又は７項に記載の半導体装置。
【００１７】
（９）前記第４導電層は、金属からなる上記６項から８項のいずれかに記載の半導体装置。
【００１８】
（１０）前記第１層間絶縁膜と第４導電層との間に、基板平面における前記第１導電層の形成領域全体を少なくとも覆うように窒化膜を有する上記６項から９項のいずれかに記載の半導体装置。
【００１９】
（１１）上記６項に記載の半導体装置の製造方法であって、
半導体基板に拡散層を形成する工程と、
前記拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成し、パターニングして第１導電層を形成する工程と、
全面に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜を貫通し、前記第１導電層に電気的に接続する第１コンタクトプラグ及び前記拡散層に電気的に接続する第２コンタクトプラグを形成する工程と、
前記第１層間絶縁膜上に導電膜を形成し、パターニングして、前記第１コンタクトプラグに電気的に接続する第２導電層および前記第２コンタクトプラグに電気的に接続する第３導電層を形成する工程と、
全面に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜を貫通し、前記第２導電層に電気的に接続する第１ビアプラグ及び前記第３導電層に電気的に接続する第２ビアプラグを形成する工程と、
前記第１導電層の直上に、前記第１ビアプラグ及び前記第２ビアプラグと電気的に接続する第４導電層を形成する工程を有する半導体装置の製造方法。
【００２０】
（１２）前記第４導電層を形成する工程の前に、基板平面における前記第１導電層の形成領域全体を少なくとも覆うように窒化膜を形成する工程を有する上記１１項に記載の半導体装置の製造方法。
【発明の効果】
【００２１】
本発明によれば、高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
本発明によれば、互いに接続するヒューズとアンチヒューズを異なる層に設け、一方を他方の直上（あるいは直下）に配置することで、基板平面における占有面積を抑えることができる。その際、基板平面のレイアウトにおいて、ヒューズ及びアンチヒューズの一方を他方の占有領域内に収まるように配置することが効果的である。
【００２３】
ヒューズはアルミニウム等の金属、ポリシリコン、その他の導電性材料からなる導電膜で形成することができ、アンチヒューズはＭＯＳキャパシタにより形成することができる。この場合、ヒューズはレーザー等の照射による熱融解により導通状態から非導通状態へ移行させることができ、アンチヒューズはＭＯＳ構造の絶縁破壊により非導通状態から導通状態へ移行させることができる。このＭＯＳ構造やヒューズの導電膜に用いられるポリシリコンは、ゲートに使用される場合と同様の一般的な濃度の不純物導入により導電性を付与することができる。
【００２４】
このような配線構造においては、アンチヒューズ直上にヒューズを配置することができる。ヒューズとアンチヒューズは、基板平面におけるレイアウトにおいて、ヒューズの形成領域がアンチヒューズの形成領域全体を覆うことができるように、すなわち、ヒューズの形成領域内にアンチヒューズの形成領域が収まるように、形状や面積が設定され、配置されることが好ましい。
【００２５】
本発明によれば、ヒューズとアンチヒューズの組み合わせの数を効率良く増やすことができる。また、ヒューズとアンチヒューズを並列に接続していることにより、一度切断した導通経路を再度接続することができ、１度だけ書き込み直せるＲＯＭ等に利用できる。
【００２６】
以下、図面を用いて本発明の一実施形態の配線構造を説明する。
【００２７】
図１は、本実施形態の配線構造を模式的に示す平面図、図２は図１のＡ−Ａ線に沿った断面模式図である。
【００２８】
Ｎ型のシリコン基板１００（あるいはＮウェル）には、素子分離絶縁膜１０４とＰ型不純物が導入されたＰ＋拡散層１０１が形成されている。この拡散層１０１と、その上に設けられた酸化膜１０２と、その上に設けられたポリシリコン（Ｐｏｌｙ−Ｓｉ）層１０３によりＭＯＳキャパシタが形成されている。このＭＯＳ構造がアンチヒューズとして機能する。ここで、拡散層１０１は、その上面側にポリシリコン層１０３が設けられていない領域を有している。
【００２９】
シリコン基板１００上に第１層間絶縁膜１１０が設けられ、この層間絶縁膜を貫通するコンタクトホールにタングステン（Ｗ）が埋め込まれたコンタクトプラグ１１１が形成されている。第１層間絶縁膜１１０上には、Ｗ配線１１２が形成され、コンタクトプラグ１１１と接続されている。
【００３０】
第１層間絶縁膜１１０上に第２層間絶縁膜１２０が設けられ、この第２層間絶縁膜を貫通するスルーホールにＷが埋め込まれたビアプラグ１２１が形成されている。第２層間絶縁膜上にはアルミニウムからなるヒューズ１２２及び第３層間絶縁膜１３０が設けられ、ヒューズ１２２はビアプラグ１２１と接続されている。第３層間絶縁膜１３０上には、酸窒化膜からなるパッシベーション膜１３１が設けられ、このパッシベーション膜１３１は、ヒューズ１２２が露出するように開口が形成されている。
【００３１】
ヒューズ１２２は、アンチヒューズを構成するポリシリコン層１０３の直上に配置され、ビアプラグ及びコンタクトプラグを介して拡散層１０１及びポリシリコン層１０３に電気的に接続されている。図１に示すように、平面レイアウトにおいては、ヒューズの形成領域がポリシリコン層１０３の形成領域全体を覆うように形成されている。なお、図１は構成要素を部分的に透視できるように描いている。
【００３２】
この構造において、アンチヒューズ（ＭＯＳ構造）とヒューズ１２２は並列に接続されており、ヒューズを切断しても、アンチヒューズの酸化膜１０２を破壊することで、ヒューズの切断により非導通となった経路を再び導通させることができる。ヒューズを切断させないでヒューズに電流を流す場合は、アンチヒューズの酸化膜が破壊しないような電圧を印加する。
【００３３】
上記の構成は、図３に示すように、Ｐ型基板（あるいはＰウェル）を用いる場合も、拡散層にＮ型不純物を導入してＮ＋拡散層とする以外は、同様な構造をとることができる。
【００３４】
以下に、図１及び図２に示す上述の配線構造の製造方法を説明する。
【００３５】
まず、Ｎ型シリコン基板１００に、酸化膜を成膜し、続いて窒化膜を成膜する。フォトリソグラフィ技術とドライエッチング技術により窒化膜をパターニングする。次いで、この窒化膜をマスクにしてシリコン基板をドライエッチングしてトレンチを形成し、このトレンチを埋め込むように酸化膜を成膜し、ＣＭＰ（化学的機械的研磨）及びウエットエッチングにより余剰の酸化膜および窒化膜を除去して、素子分離領域（ＳＴＩ）１０４を形成する（図４）。
【００３６】
次に、酸化膜（不図示）を成膜し、ホウ素（Ｂ）を全面に注入してＰ＋拡散層１０１を形成する（図５）。
【００３７】
次に、酸化膜をウエットエッチングにより除去し、次いで、酸化膜１０２を成膜し、ポリシリコン（Ｐｏｌｙ−Ｓｉ）を成膜する。この膜を、フォトリソグラフィ技術とドライエッチング技術によりパターニングし、ポリシリコン層１０３を形成する（図６）。
【００３８】
次に、シリコン酸化膜からなる第１層間酸化膜１１０を成膜する。次いで、フォトリソグラフィ技術とドライエッチング技術により、拡散層１０１に達するコンタクトホールを形成する。同様にして、ポリシリコン層１０３に達するコンタクトホールを形成する。次に、コンタクト部にＢ注入を行なった後、アニール処理を行う。窒化チタンの成膜後、コンタクトホールを埋め込むようにＷを成膜し、続いてエッチバック又はＣＭＰを行ない、余剰の窒化チタン及びＷを除去してコンタクトプラグ１１１を形成する（図７）。
【００３９】
次に、Ｗを成膜し、フォトリソグラフィ技術とドライエッチング技術により、Ｗ膜をパターニングし、Ｗ配線１１２を形成する（図７）。
【００４０】
次に、シリコン酸化膜からなる第２の層間酸化膜１２０を成膜する。次いで、フォトリソグラフィ技術とドライエッチング技術により、Ｗ配線１１２に達するスルーホールを形成する。窒化チタンの成膜後、Ｗを成膜し、続いてエッチバック又はＣＭＰを行い、余剰の窒化チタン及びＷを除去してビアプラグ１２１を形成する（図８）。
【００４１】
次に、窒化チタンを成膜した後、アルミを成膜し、フォトリソグラフィ技術とドライエッチング技術により、窒化チタン膜およびアルミ膜をパターニングし、ヒューズ１２２を形成する。このとき、ヒューズ１２２が、アンチヒューズを構成するポリシリコン層１０３の直上に配置され、その形成領域の全体を覆うようにパターニングする。次に、シリコン酸化膜からなる第３層間酸化膜１３０を成膜し、続いてパッシベーション膜として酸窒化膜１３１を成膜し、次いでフォトリソグラフィ技術とドライエッチング技術により、ヒューズ１２２が露出する開口を形成する。このようにして図２に示す構造を形成できる。
【００４２】
Ｐ型のシリコン基板を用いる場合は、拡散層の形成時のＢ注入に代えてＰ注入を行えば、上述のＮ型シリコン基板を用いた場合と同様にして、図３に示す構造を形成することができる。
【００４３】
以上に説明した実施の形態において、図９に示すように、ヒューズ１２２と第２層間絶縁膜１２０との間にシリコン窒化膜あるいはシリコン酸窒化膜からなる保護絶縁膜１４０を設けてもよい。この構成によれば、ヒューズ１２２をレーザーにより切断する際、ヒューズ直下にあるアンチヒューズを保護することができる。この保護絶縁膜の厚みは、十分な保護効果が得られるように適宜設定することができ、また、その形成領域は、少なくともアンチヒューズを覆うように配置され、十分な保護効果が得られるように適宜配置することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の半導体装置の一実施形態を模式的に示す平面図。
【図２】本発明の半導体装置の一実施形態を模式的に示す断面図。
【図３】本発明の半導体装置の他の実施形態を模式的に示す断面図。
【図４】本発明の半導体装置の製造方法を説明するための断面模式図。
【図５】本発明の半導体装置の製造方法を説明するための断面模式図。
【図６】本発明の半導体装置の製造方法を説明するための断面模式図。
【図７】本発明の半導体装置の製造方法を説明するための断面模式図。
【図８】本発明の半導体装置の製造方法を説明するための断面模式図。
【図９】本発明の半導体装置の他の実施形態を模式的に示す断面図。
【符号の説明】
【００４５】
１００  シリコン基板
１０１  拡散層
１０２  酸化膜
１０３  ポリシリコン層
１１０  第１層間絶縁膜
１１１  コンタクトプラグ
１１２  Ｗ配線
１２０  第２層間絶縁膜
１２１  ビアプラグ
１２２  ヒューズ
１３０  第３層間絶縁膜
１３１  パッシベーション膜
１４０  保護絶縁膜（窒化膜）
【図１】
2008205096.tif 000003
【図２】
2008205096.tif 000004
【図３】
2008205096.tif 000005
【図４】
2008205096.tif 000006
【図５】
2008205096.tif 000007
【図６】
2008205096.tif 000008
【図７】
2008205096.tif 000009
【図８】
2008205096.tif 000010
【図９】
2008205096.tif 000011