(57)【要約】【課題】充分な昇圧電圧を確保しながら、挿入損失の低下を防ぐことによりアンテナスイッチの高調歪みを低減させる。【解決手段】制御端子Ｔｘ１ｃＬにオン電圧が印加されて、アンテナ端子と送信端子Ｔｘ１との間に設けられたアンテナスイッチ部がオンとなり、ＰＣＳ／ＤＣＳ方式の送信信号が送信端子Ｔｘ１からアンテナ端子を通過する。その際、送信信号の一部分が供給された昇圧回路３０は、ダイオード３２，３３の整流作用により制御部から出力される制御電圧よりも高い昇圧電圧を出力端子ＤＣｇａｔｅに発生させ、アンテナスイッチ部のトランジスタ回路のゲートに印加する。この昇圧回路３０では、抵抗３６が出力端子ＤＣｇａｔｅに接続されているので入力された送信電力のＲＦ信号経路における抵抗通過が１個だけとなり、送信信号の減衰を小さく抑えて挿入損失特性を良好にする。【選択図】図４
2008205794.tif 000002
【特許請求の範囲】
【請求項１】
アンテナに結合される第１の端子と、
送信回路に結合される複数の第２の端子と、
前記第１の端子と複数の前記第２の端子との間にそれぞれ設置され、前記第１の端子と前記第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、
前記切り替え用トランジスタ回路の制御信号よりも高い昇圧電圧を生成して出力する昇圧回路とを備え、
前記昇圧回路は、
前記切り替え用トランジスタ回路の制御信号が入力される制御端子と、
昇圧電圧を出力する昇圧端子と、
前記制御端子に制御信号が入力された際に前記切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、前記昇圧端子を介して前記切り替え用トランジスタ回路の制御端子に印加する昇圧部と、
前記第２の端子と前記昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなることを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記昇圧部は、
前記第２の端子に、一方の接続部が接続された第１の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第１の抵抗と、
カソードが、前記第１の抵抗の他方の接続部に接続された第１のダイオードと、
一方の接続部が、前記第１のダイオードのアノードに接続された第２の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第２の抵抗と、
アノードが、前記第２の抵抗の他方の接続部に接続され、カソードが、前記第２の静電容量素子の他方の接続部に接続された第２のダイオードと、
一方の接続部が、前記制御端子、および前記第１のダイオードのアノードに接続され、他方の接続部が、前記昇圧端子に接続された第３の抵抗とよりなり、
前記損失改善用抵抗は、
前記第１の静電容量素子の他方の接続部と前記昇圧端子との間に接続されたことを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記送信回路に結合される第２の端子は、
ＧＳＭ、ＰＣＳ、またはＤＣＳの少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されることを特徴とする半導体集積回路装置。
【請求項４】
アンテナ接続切り替え回路と、
送信回路から送信信号を受け取り、増幅された送信信号を前記アンテナ接続切り替え回路に供給する高周波電力増幅器と、
前記アンテナ接続切り替え回路に制御信号を出力し、前記アンテナ接続切り替え回路を制御する制御部とを備え、
前記アンテナ接続切り替え回路は、
アンテナに結合される第１の端子と、
送信回路に結合される複数の第２の端子と、
前記第１の端子と複数の前記第２の端子との間にそれぞれ設置され、前記第１の端子と前記第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、
前記切り替え用トランジスタ回路の制御信号よりも高い昇圧電圧を生成して出力する昇圧回路とを備え、
前記昇圧回路は、
前記切り替え用トランジスタ回路の制御信号が入力される制御端子と、
昇圧電圧を出力する昇圧端子と、
前記制御端子に制御信号が入力された際に前記切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、前記昇圧端子を介して前記切り替え用トランジスタ回路の制御端子に印加する昇圧部と、
前記第２の端子と前記昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなることを特徴とする高周波電力増幅モジュール。
【請求項５】
請求項４記載の高周波電力増幅モジュールにおいて、
前記昇圧部は、
前記第２の端子に、一方の接続部が接続された第１の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第１の抵抗と、
カソードが、前記第１の抵抗の他方の接続部に接続された第１のダイオードと、
一方の接続部が、前記第１のダイオードのアノードに接続された第２の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第２の抵抗と、
アノードが、前記第２の抵抗の他方の接続部に接続され、カソードが、前記第２の静電容量素子の他方の接続部に接続された第２のダイオードと、
一方の接続部が、前記制御端子、および前記第１のダイオードのアノードに接続され、他方の接続部が、前記昇圧端子に接続された第３の抵抗とよりなり、
前記損失改善用抵抗は、
前記第１の静電容量素子の他方の接続部と前記昇圧端子との間に接続されたことを特徴とする高周波電力増幅モジュール。
【請求項６】
請求項４または５記載の高周波電力増幅モジュールにおいて、
前記送信回路に結合される第２の端子は、
ＧＳＭ、ＰＣＳ、またはＤＣＳの少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されることを特徴とする高周波電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器などに搭載されるアンテナスイッチの高性能化技術に関し、特にマルチバンドで使用されるアンテナスイッチの低歪み化に有効な技術に関する。
【背景技術】
【０００２】
携帯電話システムは、第２世代携帯電話での音声通信、無線インターネットに加え、第３世代携帯電話の登場により、ＴＶ電話、無線インターネットによる音声（音楽）・ビデオ配信が可能となるなど、より高い機能の実現に向け発展を続けており、マルチバンド・マルチモード化が携帯端末の必須の条件となっている。
【０００３】
携帯電話のマルチバンド・マルチモード化に伴い、アンテナスイッチは、ＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｕａｌ  Ｔｈｒｕ）から、ＳＰ４ＴやＳＰ６Ｔなどの高機能化がすすんでいる。
【０００４】
携帯電話において、アンテナスイッチでの主要な技術課題は、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ｒａｔｅ  ｆｏｒ  ＧＳＭ  Ｅｖｏｌｕｔｉｏｎ）モードなどのディジタル変調方式の導入により高線形性が求められ、低歪み化技術が重要になっている。
【０００５】
この種の携帯電話におけるアンテナスイッチの歪低減としては、ＳＰＤＴスイッチを構成するＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を多段接続構成（たとえば、マルチゲート化、またはシングル３段構成）するものがある（特許文献１参照）。この場合、特許文献１の図７（ｂ）に示すように、多段接続を行うことで１段当たりの印加ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）電圧が分散され、擬似オン状態は解消できる。また、多段接続することでＦＥＴにかかるＲＦ電圧が分散され、１段あたりのＲＦ電圧を小さくすることができる。高調波歪の発生要因であるゲート−ソース間容量（Ｃｇｓ）、ゲート−ドレイン間容量（Ｃｇｄ）、オン抵抗にかかるＲＦ電圧が小さくなるので、高調波歪を低減することができる。
【０００６】
しかし、さらなる高調波歪の低減には多段接続だけでは限界があり、新たな回路的工夫が必要である。
【０００７】
さらなる高調歪みの低減技術としては、アンテナスイッチに昇圧回路を設け、該昇圧回路より発生させた昇圧電圧をスイッチブロックのＦＥＴのゲート電極に加えることで、オフＦＥＴのゲート−ソース間電圧Ｖｇｓをより大きくするものがある（特許文献２参照）。
【０００８】
特許文献２の図１０に示される昇圧回路は、送信電力の一部を該昇圧回路に入力し、２つのダイオード４１１，４１２の整流作用により容量４０２に電圧を発生させ、昇圧回路の出力端子から、ＦＥＴの制御電圧のであるコントロール電圧Ｖｃ１よりも高い電圧を出力するものである。
【特許文献１】特願２００６−１７８９２８号明細書
【特許文献２】米国特許出願公開第２００４／０２２９５７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところが、上記のようなアンテナスイッチにおける高調波歪みの低減技術では、次のような問題点があることが本発明者により見い出された。
【００１０】
すなわち、前述した特許文献２（図１０）の昇圧回路では、２本の抵抗を通過することによる損失が発生してしまい、スイッチ特性の重要項目である送信信号端子からアンテナ出力端子間の挿入損失の低下が発生してしまうという問題がある。
【００１１】
本発明の目的は、充分な昇圧電圧を確保しながら、挿入損失の低下を防ぐことによりアンテナスイッチの高調歪みを低減させることのできる技術を提供することにある。
【００１２】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明による半導体集積回路装置は、アンテナに結合される第１の端子と、送信回路に結合される複数の第２の端子と、第１の端子と複数の第２の端子との間にそれぞれ設置され、第１の端子と第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、該切り替え用トランジスタ回路の制御信号をよりも高い昇圧電圧を生成して出力する昇圧回路とを備え、該昇圧回路は、切り替え用トランジスタ回路の制御信号が入力される制御端子と、昇圧電圧を出力する昇圧端子と、制御端子に制御信号が入力された際に切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、昇圧端子を介して切り替え用トランジスタ回路の制御端子に印加する昇圧部と、第２の端子と昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなるものである。
【００１５】
また、本発明による半導体集積回路装置は、前記昇圧部が、第２の端子に、一方の接続部が接続された第１の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第１の抵抗と、カソードが第１の抵抗の他方の接続部に接続された第１のダイオードと、一方の接続部が第１のダイオードのアノードに接続された第２の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第２の抵抗と、アノードが第２の抵抗の他方の接続部に接続され、カソードが第２の静電容量素子の他方の接続部に接続された第２のダイオードと、一方の接続部が制御端子および第１のダイオードのアノードに接続され、他方の接続部が昇圧端子に接続された第３の抵抗とよりなり、損失改善用抵抗が、第１の静電容量素子の他方の接続部と昇圧端子との間に接続されたものである。
【００１６】
さらに、本発明による導体集積回路装置は、前記送信回路に結合される第２の端子が、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｅｒｖｉｃｅ）、またはＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）の少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されるものである。
【００１７】
また、本願のその他の発明の概要を簡単に示す。
【００１８】
本発明による高周波電力増幅モジュールは、アンテナ接続切り替え回路と、送信回路から送信信号を受け取り、増幅された送信信号をアンテナ接続切り替え回路に供給する高周波電力増幅器と、該アンテナ接続切り替え回路に制御信号を出力し、アンテナ接続切り替え回路を制御する制御部とを備え、該アンテナ接続切り替え回路は、アンテナに結合される第１の端子と、送信回路に結合される複数の第２の端子と、第１の端子と複数の第２の端子との間にそれぞれ設置され、第１の端子と第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、該切り替え用トランジスタ回路の制御信号よりも高い昇圧電圧を生成して出力する昇圧回路とを備え、該昇圧回路は、切り替え用トランジスタ回路の制御信号が入力される制御端子と、昇圧電圧を出力する昇圧端子と、制御端子に制御信号が入力された際に切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、昇圧端子を介して切り替え用トランジスタ回路の制御端子に印加する昇圧部と、第２の端子と昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなるものである。
【００１９】
また、本発明の高周波電力増幅モジュールは、前記昇圧部が、第２の端子に、一方の接続部が接続された第１の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第１の抵抗と、カソードが第１の抵抗の他方の接続部に接続された第１のダイオードと、一方の接続部が第１のダイオードのアノードに接続された第２の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第２の抵抗と、アノードが第２の抵抗の他方の接続部に接続され、カソードが第２の静電容量素子の他方の接続部に接続された第２のダイオードと、一方の接続部が制御端子および第１のダイオードのアノードに接続され、他方の接続部が昇圧端子に接続された第３の抵抗とよりなり、損失改善用抵抗は、第１の静電容量素子の他方の接続部と昇圧端子との間に接続されたものである。
【００２０】
さらに、本発明の高周波電力増幅モジュールは、前記送信回路に結合される第２の端子が、ＧＳＭ、ＰＣＳ、またはＤＣＳの少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されるものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
（１）昇圧回路における挿入損失を大幅に改善することができる。
【００２３】
（２）上記（１）により、アンテナスイッチの高調歪みを低減させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
図１は、本発明の一実施の形態による高周波電力増幅モジュールの構成を示すブロック図、図２は、図１の高周波電力増幅モジュールに設けられたアンテナスイッチの構成を示すブロック図、図３は、図２のアンテナスイッチに設けられたアンテナスイッチ部、および昇圧回路の構成を示す説明図、図４は、図３に示した昇圧回路の構成を示す回路図、図５は、図４の昇圧回路に用いられるダイオードの一例を示すレイアウト図、図６は、図４の昇圧回路に用いられる抵抗の製造工程例を示す断面図、図７は、図４の昇圧回路に用いられるダイオードの製造工程例を示す断面図、図８は、図７に続く製造工程例を示す断面図である。
【００２６】
本実施の形態において、高周波電力増幅モジュール１は、たとえば、通信システムである携帯電話の送信用電力増幅モジュールである。高周波電力増幅モジュール１は、図１に示すように、電力増幅部２、信号処理部３、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタ４〜６、Ｗ−ＣＤＭＡ（Ｗｉｄｅ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）用のパワーアンプ７，８、ならびにデュプレクサ９，１０から構成される。
【００２７】
電力増幅部２は、高周波電力増幅器として機能するパワーアンプ１１，１２、ローパスフィルタ１３，１４、制御部１５、およびアンテナスイッチ１６を備えている。信号処理部３は、ローノイズアンプ１７〜２１を備えている。
【００２８】
アンテナ接続切り替え回路として機能するアンテナスイッチ１６は、アンテナＡｔが接続されるアンテナ端子ＡＮＴに対して７つの信号端子（送信端子Ｔｘ１，Ｔｘ２、受信端子Ｒｘ２〜Ｒｘ４、送受信端子ＴＲｘ１，ＴＲｘ５）のいずれかを接続する、所謂ＳＰ７Ｔの構成となっている。
【００２９】
このいずれを接続するかは、制御部１５が、高周波電力増幅モジュール１の後段に接続されるベースバンド回路からの制御信号に基づいて選択する。
【００３０】
１．７１ＧＨｚ〜１．９１ＧＨｚ帯を用いるＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｅｒｖｉｃｅ）方式またはＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）方式の送信信号は、パワーアンプ１１で増幅され、ローパスフィルタ１３を介して第２の端子となる送信端子Ｔｘ１に入力される。
【００３１】
９００ＭＨｚ帯を用いるＧＳＭ方式の送信信号は、パワーアンプ１２で増幅され、ローパスフィルタ１４を介して第２の端子となる送信端子Ｔｘ２に入力される。そして、これらの送信信号は、制御部１５からの選択によってアンテナＡｔを介して出力される。
【００３２】
なお、この際、制御部１５は、ベースバンド回路からの制御信号に基づいて、パワーアンプ１１またはパワーアンプ１２の増幅率なども制御する。
【００３３】
また、制御部１５の選択によってアンテナＡｔから受信端子Ｒｘ４に入力された受信信号は、ＳＡＷフィルタ４によって特定周波数（ＰＣＳ：１．９ＧＨｚ帯）の信号が選択され、ローノイズアンプ１７によって増幅後、後段の復調回路などに出力される。
【００３４】
同様に、受信端子Ｒｘ３に入力された受信信号は、ＳＡＷフィルタ５で特定周波数（ＤＣＳ：１．８ＧＨｚ帯）の選択後にローノイズアンプ１８で増幅される。
【００３５】
受信端子Ｒｘ２に入力された受信信号は、ＳＡＷフィルタ６で特定周波数（ＧＳＭ：９００ＭＨｚ帯）の選択後にローノイズアンプ２１で増幅される。そして、これらの増幅信号は、復調回路などに出力される。
【００３６】
２．１ＧＨｚ帯を用いるＷ−ＣＤＭＡ方式の送信信号は、パワーアンプ７で増幅後、デュプレクサ９による送受信信号の分別を経て送受信端子ＴＲｘ１に入力され、制御部１５からの選択によってアンテナＡｔを介して出力される。
【００３７】
一方、アンテナＡｔから送受信端子ＴＲｘ１に入力された受信信号は、デュプレクサ９による分別を経てローノイズアンプ１９で増幅され、復調回路などに出力される。同様に、９００ＭＨｚ帯を用いるＷ−ＣＤＭＡ方式の送信信号は、パワーアンプ８で増幅後、デュプレクサ１０による送受信信号の分別を経て送受信端子ＴＲｘ５に入力され、制御部１５からの選択によってアンテナＡｔを介して出力される。
【００３８】
また、アンテナＡｔから送受信端子ＴＲｘ５に入力された受信信号は、デュプレクサ１０による分別を経てローノイズアンプ２０で増幅され、復調回路などに出力される。
【００３９】
図２は、アンテナスイッチ１６の構成を示すブロック図である。
【００４０】
アンテナスイッチ１６は、図示するように、アンテナスイッチ部２２〜２９、および昇圧回路３０，３１から構成されいる。これらアンテナスイッチ部２２〜２９は、制御部１５の制御に基づいて送受信する信号の切り替えを行う。
【００４１】
アンテナスイッチ部２２は、第１の端子となるアンテナ端子ＡＮＴと送信端子Ｔｘ１との間に設けられており、アンテナスイッチ部２３は、アンテナ端子ＡＮＴと送信端子Ｔｘ２との間に設けられている。
【００４２】
アンテナスイッチ部２４〜２６の一方の接続部には、受信端子Ｒｘ２〜Ｒｘ４がそれぞれ接続されており、これらアンテナスイッチ部２４〜２６の他方の接続部には、アンテナスイッチ部２７の一方の接続部に共通接続されている。アンテナスイッチ部２７の他方の接続部には、アンテナ端子ＡＮＴが接続されている。
【００４３】
昇圧回路３０は、送信端子Ｔｘ１からの送信信号を取り込んで昇圧電圧を発生させ、アンテナスイッチ部２２の切り替え用のトランジスタ回路Ｑ１（図３）のゲートに該昇圧電圧を印加する。
【００４４】
昇圧回路３１は、同様に、送信端子Ｔｘ２からの送信信号を取り込んで昇圧電圧を発生させ、アンテナスイッチ部２３の切り替え用トランジスタの制御端子に該昇圧電圧を印加する。
【００４５】
図３は、アンテナスイッチ部２２の構成、および昇圧回路３０との接続構成を示す説明図である。
【００４６】
アンテナスイッチ部２２は、トランジスタ回路Ｑ１，Ｑ２、抵抗Ｒｄ１〜Ｒｄ６、抵抗Ｒｄｄ１〜Ｒｄｄ４、Ｒｇ１〜Ｒｇ６，Ｒｇｇ１〜Ｒｇｇ４、および静電容量素子Ｃ１〜Ｃ５から構成されている。
【００４７】
切り替え用トランジスタ回路として機能するトランジスタ回路Ｑ１は、２段接続のトリプルゲートトランジスタＱ１1 ，Ｑ１2 から構成されており、トランジスタ回路Ｑ２は、２段接続のダブルゲートトランジスタＱ２1 ，Ｑ２2 から構成されている。
【００４８】
送信端子Ｔｘ１とアンテナ端子ＡＮＴとの間には、トランジスタ回路Ｑ１が接続されており、送信端子Ｔｘ１とグランド（基準電位）端子ＧＮＤとの間には、トランジスタ回路Ｑ２が接続されている。
【００４９】
トランジスタＱ１1 の一方の接続部と他方の接続部との間（ソース／ドレイン間）には、抵抗Ｒｄ１〜Ｒｄ３が直列にそれぞれ接続されおり、トランジスタＱ１2 の他方の接続部と一方の接続部との間（ソース／ドレイン間）には、抵抗Ｒｄ４〜Ｒｄ６が直列にそれぞれ接続されている。
【００５０】
また、抵抗Ｒｄ１と抵抗Ｒｄ２との接続ノード、ならびに抵抗Ｒｄ２と抵抗Ｒｄ３の接続ノードから、トランジスタＱ１1 における２箇所のゲート−ゲート間中点にバイアスがそれぞれ供給されている。
【００５１】
同様に抵抗Ｒｄ４と抵抗Ｒｄ５の接続ノードと抵抗Ｒｄ５と抵抗Ｒｄ６の接続ノードから、トランジスタＱ１2 における２箇所のゲート−ゲート間中点にバイアスがそれぞれ供給されている。
【００５２】
トランジスタＱ１1 の３本のゲートには、抵抗素子Ｒｇ１〜Ｒｇ３が一方の接続部がそれぞれ接続されており、これら抵抗素子Ｒｇ１〜Ｒｇ３の他方の接続部には、昇圧回路３０の出力部となる出力端子ＤＣｇａｔｅ（図４）がそれぞれ接続されている。
【００５３】
また、Ｑ１1 のソース／ドレインの一端（アンテナ端子ＡＮＴ側）と、これに最も近いゲートとの間には静電容量素子Ｃ３が接続されている。
【００５４】
トランジスタＱ１2 の３本のゲートは、抵抗Ｒｇ４〜Ｒｇ６の一方の接続部がそれぞれ接続されており、これら抵抗Ｒｇ４〜Ｒｇ６の他方の接続部には、制御端子Ｔｘ１ｃＬが接続されている。トランジスタＱ１2 のソース／ドレインの一端（送信端子Ｔｘ１側）と、これに最も近いゲートとの間には静電容量素子Ｃ４が接続されている。
【００５５】
制御端子Ｔｘ１ｃＬには、制御部１５（図１）から制御端子Ｔｘ１ｃに入力された制御電圧が、ダイオードＤｉ（Ｔｘ１ｃ側がアノード、Ｔｘ１ｃＬ側がカソード）を介して印加される。このダイオードＤｉは、トランジスタ回路Ｑ１のゲートからの逆流を防止する機能を担う。
【００５６】
さらに、送信端子Ｔｘ１には大電力が入力されるため、トランジスタ回路Ｑ１のゲートと送信端子との間には、昇圧回路３０が接続されている。この昇圧回路３０により、トランジスタ回路Ｑ１がオンする際のゲート電圧を昇圧させることが可能となる。
【００５７】
トランジスタ回路Ｑ２において、トランジスタＱ２1 の一方の接続部には、静電容量素子Ｃ１を介して送信端子Ｔｘ１が接続されており、トランジスタＱ２2 の他方の接続部には、静電容量素子Ｃ３を介してグランド（基準電位）に接続されている。
【００５８】
また、トランジスタＱ２1 の他方の接続部とトランジスタＱ２2 の一方の接続部は、共通接続されている。トランジスタＱ２1 ，Ｑ２2 の各々のゲートは、抵抗Ｒｇｇ１，Ｒｇｇ２、抵抗Ｒｇｇ３，Ｒｇｇ４を介してグランドにそれぞれ接続されている。
【００５９】
トランジスタＱ２1 のソース／ドレインの一端（送信端子Ｔｘ１側）と、これに近いゲートとの間には静電容量素子Ｃ２が接続されており、トランジスタＱ２2 のソース／ドレインの一端（ＧＮＤ側）と、これに近いゲートとの間には静電容量素子Ｃ５が接続されている。
【００６０】
トランジスタＱ２1 ，Ｑ２2 のソース−ドレイン間には、抵抗Ｒｄｄ１，Ｒｄｄ２、抵抗Ｒｄｄ３，Ｒｄｄ４がそれぞれ直列接続されており、この接続ノードから各ゲート−ゲート間中点にバイアスが供給される。
【００６１】
このトランジスタ回路Ｑ２は、制御端子Ｔｘ１ｃＬに‘Ｈｉ’レベル電圧が印加されてトランジスタ回路Ｑ１がオンとなった際にはオフとなり、制御端子Ｔｘ１ｃＬに‘Ｌｏ’レベル電圧が印加されてトランジスタ回路Ｑ１がオフとなった際にはオンとなる。
【００６２】
図４は、昇圧回路３０の接続構成を示す説明図である。
【００６３】
昇圧回路３０は、図示するように、ダイオード３２，３３、抵抗３４〜３７、および静電容量素子３８，３９から構成されている。そして、ダイオード３２，３３、抵抗３４，３５，３７、ならびに静電容量素子３８，３９によって昇圧部が構成されている。
【００６４】
第１の静電容量素子となる静電容量素子３８の一方の接続部には、送信端子Ｔｘ１が接続されており、該静電容量素子３８の他方の接続部には、抵抗３４〜３６の一方の接続部がそれぞれ接続されている。
【００６５】
第１の抵抗である抵抗３４の他方の接続部には、第１のダイオードとなるダイオード３２のカソードが接続されており、第２の抵抗である抵抗３５の他方の接続部には、第２のダイオードとなるダイオード３３のアソードが接続されている。ダイオード３２のアノードには、第２の静電容量素子となる静電容量素子３９の一方の接続部が接続されており、ダイオード３３のカソードには、静電容量素子３９の他方の接続部が接続されている。
【００６６】
また、静電容量素子３９の他方の接続部には、第３の抵抗である抵抗３７の一方の接続部、および制御端子Ｔｘ１ｃＬがそれぞれ接続されている。抵抗３７，３６の他方の接続部には、昇圧電圧が出力される出力端子ＤＣｇａｔｅが接続されており、昇圧回路３０の出力端子となる。
【００６７】
なお、図３、図４では、アンテナスイッチ部２２、および昇圧回路３０の構成について説明したが、アンテナスイッチ部２３、および昇圧回路３１における構成も、図３，図４と同様となっている。
【００６８】
次に、本実施の形態における昇圧回路３０（，３１）の作用について説明する。
【００６９】
制御端子Ｔｘ１ｃＬにオン電圧が印加されて、アンテナスイッチ部２２がオンとなり、ＲＦ信号（送信信号）が送信端子Ｔｘ１からアンテナ端子ＡＮＴを通過する。
【００７０】
その際、送信信号の一部分が昇圧回路３０（，３１）に供給される。昇圧回路３０（，３１）は、その送信電力を取り込み、ダイオード３２，３３の整流作用によって制御部１５から出力される制御電圧よりも高い電圧となる昇圧電圧を出力端子ＤＣｇａｔｅに発生させ、トランジスタ回路Ｑ１のゲートに印加する。
【００７１】
その結果、トランジスタ回路Ｑ１以外のオフしているトランジスタ回路におけるトランジスタのゲート−ソース間容量Ｃｇｓには、より高いアンテナ電圧となり、より深いオフ状態とすることができる。
【００７２】
この場合、損失改善用抵抗となる抵抗３６が出力端子ＤＣｇａｔｅに接続された構成とすることにより入力された送信電力のＲＦ信号経路における抵抗通過が、抵抗３６の１個だけとなるので、送信信号の減衰を小さく抑えて挿入損失特性の劣化を防ぐことができる。
【００７３】
図５は、昇圧回路３０（，３１）のダイオード３２（，３３）のレイアウト例を示す説明図である。
【００７４】
図５の右側に示すダイオード３２（，３３）は、図５の左側に示すように、たとえば、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴのドレイン電極Ｄとソース電極Ｓとが共通接続、いわゆるダイオード接続された構成となっている。
【００７５】
そしてドレイン電極Ｄとソース電極Ｓとの共通接続部がダイオード３２（，３３）のカソードとなり、該ＭＯＳトランジスタＴのゲート電極Ｇがダイオード３２（，３３）のアノードとなる。
【００７６】
次に、昇圧回路３０（，３１）に用いられる抵抗３４（〜３７）、およびダイオード３２（，３３）の製造工程について説明する。
【００７７】
図６は、抵抗３４（〜３７）の断面図を示したものである。
【００７８】
まず、図６に示すように、半絶縁性ガリウムヒ素（ＧａＡｓ）からなる半導体基板ＳＵＢ上にＧａＡｓのエピタキシャル層ＥＰを形成し、このエピタキシャル層ＥＰの上面に、バッファ層ＬＹ１を形成する。
【００７９】
続いて、バッファ層ＬＹ１の上面に、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）層ＬＹ２を形成し、その上面に、ｎ型ガリウムヒ素（ＧａＡｓ）層ＬＹ３を形成する。
【００８０】
そして、図６の右側のアルミニウムガリウムヒ素層ＬＹ２、およびｎ型ガリウムヒ素層ＬＹ３をエッチングした後、たとえば、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）／ＳｉＯからなる絶縁膜ＩＳを形成する。
【００８１】
絶縁膜ＩＳ上において、アルミニウムガリウムヒ素層ＬＹ２、ｎ型ガリウムヒ素層ＬＹ３ＬＹ３をエッチングした位置に、たとえば、ＷＳｉＮからなる抵抗素子３４（〜３７）を形成する。
【００８２】
また、図７、図８は、ダイオード３２（，３３）を構成するＭＯＳトランジスタＴの断面図である。
【００８３】
図６に示す抵抗３４（〜３７）を形成した後、図７に示すように、ソース／ドレイン配線ＳＤ１，ＳＤ２が配置される位置の絶縁膜ＩＳをエッチングし、メタル配線などによってこのソース／ドレイン配線ＳＤ１，ＳＤ２を形成する。
【００８４】
そして、図８に示すように、ソース／ドレイン配線ＳＤ１，ＳＤ２に挟まれた領域において、ゲート配線Ｇ１が配置される位置の絶縁膜ＩＳ、およびｎ型ガリウムヒ素層ＬＹ３をエッチングし、メタル配線などによってゲート配線Ｇ１を形成し、ダイオード３２（，３３）となるトランジスタが形成される。
【００８５】
それにより、本実施の形態によれば、昇圧回路３０，３１により、安定した昇圧電圧を発生させながら、アンテナスイッチ１６における高調波歪みを大幅に低減することができる。
【００８６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８７】
たとえば、前記実施の形態では、マルチバンド対応の携帯電話システムなどに用いられるアンテナスイッチの例で説明を行ったが、これに限らず、例えば複数バンド（例えば２．４ＧＨｚ帯、５ＧＨｚ帯）に対応した無線ＬＡＮ用アンテナスイッチなどを含め各種無線通信システムに対して同様に適用することが可能である。
【産業上の利用可能性】
【００８８】
本発明は、半導体集積回路装置および高周波モジュールにおけるアンテナスイッチおよびそれを含む携帯電話向け高周波モジュールや無線ＬＡＮ用のアンテナスイッチなどに適している。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施の形態による高周波電力増幅モジュールの構成を示すブロック図である。
【図２】図１の高周波電力増幅モジュールに設けられたアンテナスイッチの構成を示すブロック図である。
【図３】図２のアンテナスイッチに設けられたアンテナスイッチ部、および昇圧回路の構成を示す説明図である。
【図４】図３に示した昇圧回路の構成を示す回路図である。
【図５】図４の昇圧回路に用いられるダイオードの一例を示すレイアウト図である。
【図６】図４の昇圧回路に用いられる抵抗の製造工程例を示す断面図である。
【図７】図４の昇圧回路に用いられるダイオードの製造工程例を示す断面図である。
【図８】図７に続く製造工程例を示す断面図である。
【符号の説明】
【００９０】
１  高周波電力増幅モジュール
２  電力増幅部
３  信号処理部
４〜６  ＳＡＷフィルタ
７，８  パワーアンプ
９，１０  デュプレクサ
１１，１２  パワーアンプ
１３，１４  ローパスフィルタ
１５  制御部
１６  アンテナスイッチ
１７〜２１  ローノイズアンプ
Ａｔ  アンテナ
ＡＮＴ  アンテナ端子
Ｔｘ１，Ｔｘ２  送信端子
Ｒｘ２〜Ｒｘ４  受信端子
ＴＲｘ１，ＴＲｘ５  送受信端子
２２〜２９  アンテナスイッチ部
３０，３１  昇圧回路
３２，３３  ダイオード
３４〜３７  抵抗
３８，３９  静電容量素子
Ｑ１  トランジスタ回路
Ｑ１1   トランジスタ
Ｑ１2   トランジスタ
Ｑ２  トランジスタ回路
Ｑ２1   トランジスタ
Ｑ２2   トランジスタ
Ｒｄ１〜Ｒｄ６  抵抗
Ｒｄｄ１〜Ｒｄｄ４  抵抗
Ｒｇ１〜Ｒｇ６  抵抗
Ｒｇｇ１〜Ｒｇｇ４  抵抗
Ｃ１〜Ｃ５  静電容量素子
Ｔｘ１ｃＬ  制御端子
ＤＣｇａｔｅ  出力端子
Ｄｉ  ダイオード
Ｔ  トランジスタ
Ｄ  ドレイン電極
Ｓ  ソース電極
ＳＵＢ  半導体基板
ＥＰ  エピタキシャル層
ＬＹ１  バッファ層
ＬＹ２  アルミニウムガリウムヒ素層
ＬＹ３  ｎ型ガリウムヒ素層
ＩＳ  絶縁膜
ＳＤ１，ＳＤ２  ソース／ドレイン配線
Ｇ１  ゲート配線
【図１】
2008205794.tif 000003
【図２】
2008205794.tif 000004
【図３】
2008205794.tif 000005
【図４】
2008205794.tif 000006
【図５】
2008205794.tif 000007
【図６】
2008205794.tif 000008
【図７】
2008205794.tif 000009
【図８】
2008205794.tif 000010