(57)【要約】【課題】小型化及び高密度実装を実現することができるＳＡＷ素子パッケージを提供する。【解決手段】セラミックス基板２と、セラミックス基板に実装されたＳＡＷ素子３と、セラミックス基板及びＳＡＷ素子との間隙を密閉封止する樹脂材４とを備えるＳＡＷ素子パッケージ１において、セラミックス基板とＳＡＷ素子の周辺領域との間隙の少なくとも一部に樹脂材を充填する。【選択図】図１
2008108928.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板と所定の間隙を介して同基板に実装された半導体素子と、
前記基板と前記半導体素子との間隙を密閉封止する封止材とを備える半導体装置において、
前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材が充填された
ことを特徴とする半導体装置。
【請求項２】
前記半導体素子の側面が露出した
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は弾性表面波素子である
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
基板に導電性バンプを形成する工程と、
前記基板に前記導電性バンプを介して半導体素子を実装する工程と、
前記基板と前記半導体素子との間隙を封止材により密閉封止する工程とを備える半導体装置の製造方法において、
前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材を充填する
ことを特徴とする半導体装置の製造方法。
【請求項５】
複数の基板が形成された基体に導電性バンプを形成する工程と、
前記基体に前記導電性バンプを介して半導体素子を実装する工程と、
前記基体の各基板と前記半導体素子との間隙を封止材により密閉封止して複数の半導体装置が一体的に形成された半導体装置集合体を形成する工程と、
該半導体装置集合体を各半導体装置に個片化する工程とを備える半導体装置の製造方法において、
前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材を充填する
ことを特徴とする半導体装置の製造方法。
【請求項６】
基板に第１の導電性バンプ及び第２の導電性バンプを形成する工程と、
前記基板に前記第１の導電性バンプを介して半導体素子を実装する工程と、
前記基板と前記半導体素子との間隙を封止材により密閉封止する工程と、
前記第２の導電性バンプを被覆した前記封止材を除去して第２の導電性バンプ表面を露出させる工程と、
前記基板に前記第２の導電性バンプを介して実装部品を実装する工程とを備える半導体装置の製造方法において、
前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材を充填する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関する。詳しくは、基板に対して所定の間隙を介して半導体素子が実装された半導体装置及びその製造方法に係るものである。
【背景技術】
【０００２】
近年、弾性表面波（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ：以下「ＳＡＷ」と略する）素子が移動体通信分野で幅広く用いられており、高性能、小型、量産性等の点で優れた特徴を有することから特に携帯電話等に多く用いられている（例えば、特許文献１参照。）。
【０００３】
以下、上記したＳＡＷ素子が実装された半導体装置の一例であるＳＡＷ素子パッケージについて図面を参照して説明を行なう。
図６は従来のＳＡＷ素子パッケージを説明するための模式図であり、ここで示すＳＡＷ素子パッケージ１０１は、セラミックス基板１０２、ＳＡＷ素子１０３及び樹脂材１０４から成り、ＳＡＷ素子はセラミックス基板上にバンプ１０５を通して電気的に連結された状態で配置されている。また、樹脂材はＳＡＷ素子の側面及び上面を被覆する様にＳＡＷ素子を封止することで、ＳＡＷ素子とセラミックス基板との間隙を密閉しており、ＳＡＷ素子の周囲に形成されている樹脂材の幅（図６中符合Ｌで示す幅であり、以下「シール幅」と称する。）は約４００μｍである。
【０００４】
上記の様に構成されたＳＡＷ素子パッケージを製造する際には、先ず、図７（ａ）で示す様に、複数のセラミックス基板が形成されたセラミックス基板集合体１０６上にＳＡＷ素子を実装するためのバンプ１０５を形成し、続いて、各セラミックス基板にＳＡＷ素子１０３を実装する（図７（ｂ）参照。）。
【０００５】
次に、ＳＡＷ素子とセラミックス基板との間隙を樹脂材で密閉封止することで複数のＳＡＷ素子パッケージが一体となったＳＡＷ素子パッケージ集合体１０７を形成し（図７（ｃ）参照。）、その後にＳＡＷ素子パッケージ集合体を各ＳＡＷ素子パッケージに個片化することで、ＳＡＷ素子パッケージを得ることができる（図７（ｄ）参照。）。
【０００６】
ところで、ＳＡＷ素子はその機能面（図６及び図７ではＳＡＷ素子の下面）とセラミックス基板との間隙を密閉状態の中空部とする必要があり、こうした密閉空間形成のためにＳＡＷ素子の側面及び上面を被覆する様にＳＡＷ素子を樹脂材で封止している。
【０００７】
【特許文献１】特開２００５−７３２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＳＡＷ素子の側面及び上面を被覆する様にＳＡＷ素子を樹脂材で封止した場合には、ＳＡＷ素子の実装面積は本来のＳＡＷ素子のサイズ（ベアチップのサイズ）よりも大きくなってしまい、近年求められている小型化，高密度実装といった要求を満足できなくなってきている。
【０００９】
なお、ＳＡＷ素子の実装面積の低減を実現すべく、シール幅を縮小した場合には、樹脂材による封止の機能が低下し、（１）ＳＡＷ素子の剥離が生じたり、（２）密閉空間と外部とのリークが生じたりしてしまう。なお、密閉空間と外部とのリークが生じると密閉空間内に水分が入り込む原因となり、こうした水分がクラックを生じることで耐熱性の低下を招いてしまう。
【００１０】
本発明は以上の点に鑑みて創案されたものであって、小型化及び高密度実装を実現することができる半導体装置を提供することを目的とするものである。また、こうした半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る半導体装置は、基板と、該基板と所定の間隙を介して同基板に実装された半導体素子と、前記基板と前記半導体素子との間隙を密閉封止する封止材とを備える半導体装置において、前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材が充填されている。
【００１２】
ここで、基板と半導体素子の周辺領域との間隙の少なくとも一部に封止材が充填されたことによって、封止材による封止機能を向上させることができ、半導体素子の剥離を抑制することができると共に封止材により形成される密閉空間と外部とのリークの発生を抑制することができる。即ち、基板と半導体素子の周辺領域との間隙の少なくとも一部に封止材が充填されたことによって、半導体素子の剥離や密閉空間と外部とのリークを生じることなくシール幅の縮小が可能となる。
【００１３】
なお、封止材を充填する領域を基板と半導体素子の周辺領域との間隙としているのは、一般にＳＡＷ素子等の半導体素子の中央領域に稼動部があり、かかる稼動部（中央領域）を中空状態で封止する必要があるためである。即ち、封止材を充填したとしても、半導体素子の機能に悪影響を及ぼさない領域に封止材を充填したのである。
【００１４】
また、上記の目的を達成するために、本発明に係る半導体装置の製造方法は、基板に導電性バンプを形成する工程と、前記基板に前記導電性バンプを介して半導体素子を実装する工程と、前記基板と前記半導体素子との間隙を封止材により密閉封止する工程とを備える半導体装置の製造方法において、前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材を充填する。
【００１５】
ここで、基板と半導体素子の周辺領域との間隙の少なくとも一部に封止材を充填することによって、封止材による封止機能を向上させることができ、半導体素子の剥離や密閉空間と外部とのリークが生じ難いために、シール幅を縮小した状態で基板と半導体素子との間隙を密閉封止が可能となる。
【００１６】
また、本発明に係る半導体装置の製造方法は、複数の基板が形成された基体に導電性バンプを形成する工程と、前記基体に前記導電性バンプを介して半導体素子を実装する工程と、前記基体の各基板と前記半導体素子との間隙を封止材により密閉封止して複数の半導体装置が一体的に形成された半導体装置集合体を形成する工程と、該半導体装置集合体を各半導体装置に個片化する工程とを備える半導体装置の製造方法において、前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材を充填する。
【００１７】
ここで、基板と半導体素子の周辺領域との間隙の少なくとも一部に封止材を充填することによって、封止材による封止機能を向上させることができ、半導体素子の剥離や密閉空間と外部とのリークが生じ難いために、半導体装置集合体を個片化する際のマージンを確保することができる。即ち、個片化後の半導体装置のシール幅が縮小されたとしても半導体素子の剥離や密閉空間と外部とのリークが生じ難いために、個片化する際の分割位置のズレの許容領域が増加することとなる。
【００１８】
また、本発明に係る半導体装置の製造方法は、基板に第１の導電性バンプ及び第２の導電性バンプを形成する工程と、前記基板に前記第１の導電性バンプを介して半導体素子を実装する工程と、前記基板と前記半導体素子との間隙を封止材により密閉封止する工程と、前記第２の導電性バンプを被覆した前記封止材を除去して第２の導電性バンプ表面を露出させる工程と、前記基板に前記第２の導電性バンプを介して実装部品を実装する工程とを備える半導体装置の製造方法において、前記基板と前記半導体素子の周辺領域との間隙の少なくとも一部に前記封止材を充填する。
【００１９】
ここで、基板と半導体素子の周辺領域との間隙の少なくとも一部に封止材を充填することによって、封止材による封止機能を向上させることができ、半導体素子の剥離や密閉空間と外部とのリークが生じ難いために、第２の導電性バンプを被覆した封止材を除去する際のマージンを確保することができる。即ち、第２の導電性バンプ表面を露出させるべく行う封止材の除去によってシール幅が縮小されたとしても半導体素子の剥離や密閉空間と外部とのリークが生じ難いために、封止材の除去位置のズレの許容領域が増加することとなる。
【発明の効果】
【００２０】
上記した本発明の半導体装置では、半導体素子の剥離や密閉空間と外部とのリークを生じることなくシール幅の縮小が可能となるために、小型化及び高密度実装が可能となる。
また、上記した本発明の半導体装置の製造方法では、半導体素子の剥離や密閉空間と外部とのリークが生じ難いために、シール幅を縮小した状態で基板と半導体素子との間隙の密閉封止が可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１（ａ）は本発明を適用した半導体装置の一例であるＳＡＷ素子パッケージを説明するための模式図であり、ここで示すＳＡＷ素子パッケージ１（半導体装置の一例）は、セラミックス基板２（基板の一例）、ＳＡＷ素子３（半導体素子の一例）及び樹脂材４（封止材の一例）から成り、ＳＡＷ素子はセラミックス基板上にその機能面１６を下（セラミックス基板側）に向けたフェイスダウン方式で実装されている。
【００２２】
また、ＳＡＷ素子は複数の導電性バンプ５（例えば、はんだバンプ、金スタッドバンプ等）を介してセラミックス基板に形成された配線層（図示せず）に電気的に接続されており、導電性バンプの高さ分（例えば数十μｍ）の間隙がセラミックス基板とＳＡＷ素子の機能面との間に形成されている。
【００２３】
ここで、本実施例で使用しているＳＡＷ素子は、図２で示す様に、ＬｉＴａＯ３、ＬｉＮｂＯ３、水晶等でなる圧電基板６の機能面に例えばＡｌ，Ａｕ等であるすだれ状電極（ＩＤＴ；Ｉｎｔｅｒｄｉｇｉｔａｌ  Ｔｒａｎｓｄｕｃｅｒ）７，８が形成されて構成されており、入力用のすだれ状電極に接続する電極パッド９に高周波電圧を印加すると、すだれ状電極が形成された圧電基板の表面が歪んで弾性表面波を発生する。この弾性表面波は圧電基板の表面を伝播し、出力用のすだれ状電極が形成された表面に到達し、これを受けて出力用のすだれ状電極に接続された電極パッド１０から帯域制限された出力が得られる様に構成されている。
【００２４】
また、樹脂材はＳＡＷ素子の側面及び上面を被覆すると共に、セラミックス基板とＳＡＷ素子の周辺領域との間隙を充填する様にＳＡＷ素子を封止することで、ＳＡＷ素子の機能面とセラミックス基板との間隙を外部から気密に隔てており、シール幅Ｌは約２００μｍとなる様に形成されている。
【００２５】
なお、上記の様に構成されたＳＡＷ素子パッケージは、セラミックス基板のＳＡＷ素子の実装面とは反対面に形成されると共に、セラミックス基板に形成された配線層と電気的に接続された外部端子１７を介して実装基板１８に実装されることとなる（図１（ｂ）参照。）。
【００２６】
以下、上記の様に構成されたＳＡＷ素子パッケージの製造方法について説明を行なう。即ち、本発明を適用した半導体装置の製造方法の一例について説明を行う。
本発明を適用した半導体装置の製造方法の一例では、先ず、図３（ａ）で示す様に、複数のセラミックス基板が形成されたセラミックス基板集合体１１上にＳＡＷ素子を実装するための導電性バンプ５及び外部端子１７を形成し、続いて、各セラミックス基板上にその機能面を下に向けたフェイスダウン方式でＳＡＷ素子を実装する（図３（ｂ）参照。）。
【００２７】
次に、ＳＡＷ素子が実装されたセラミックス基板集合体を加圧ステージ１２に配置すると共に樹脂シート１３をセラミックス基板集合体上に載置し、温度：４０℃、荷重：１００ｋｇｆ、真空度：約１００Ｐａ（約１／１０００気圧）の条件で緩衝材１４を介して樹脂シートをセラミックス基板集合体に押圧装置３３を用いて押圧し、ＳＡＷ素子の機能面とセラミックス基板との間隙を外部から気密に隔てる様に樹脂材で密閉封止することで複数のＳＡＷ素子パッケージが一体となったＳＡＷ素子パッケージ集合体を形成する（図３（ｃ）参照。）。その後、ダイシング処理によってＳＡＷ素子パッケージ集合体を各ＳＡＷ素子パッケージに個片化することで、上記したＳＡＷ素子パッケージを得ることができる（図３（ｄ）参照。）。
【００２８】
図４（ａ）は本発明を適用した半導体装置の他の一例であるＳＡＷ素子パッケージを説明するための模式図であり、ここで示すＳＡＷ素子パッケージ２１（半導体装置の一例）は、セラミックス基板２２（基板の一例）、第１のＳＡＷ素子２３（半導体素子の一例）、第２のＳＡＷ素子２４（半導体素子の一例）、中継基板３０（実装部品の一例）、第１の実装部品２５（実装部品の一例）、第２の実装部品２６（実装部品の一例）及び樹脂材２７（封止材の一例）から成り、第１のＳＡＷ素子及び第２のＳＡＷ素子はセラミックス基板上にその機能面２８をセラミックス基板側に向けたフェイスダウン方式でセラミックス基板の一方の面に実装されている。なお、以下では説明の便宜上、第１のＳＡＷ素子及び第２のＳＡＷ素子を実装するための導電性バンプを第１の導電性バンプと称し、中継基板を実装するための導電性バンプを第２の導電性バンプと称する。
【００２９】
また、第１のＳＡＷ素子及び第２のＳＡＷ素子は複数の導電性バンプ２９（例えば、はんだバンプ、金スタッドバンプ等）を介してセラミックス基板に形成された配線層（図示せず）に電気的に接続されており、導電性バンプの高さ分（例えば数十μｍ）の間隙がセラミックス基板と第１のＳＡＷ素子の機能面及びセラミックス基板と第２のＳＡＷ素子の機能面との間に形成されている。
【００３０】
なお、本実施例で使用している第１のＳＡＷ素子及び第２のＳＡＷ素子は、上記した本発明を適用した半導体装置の一例で使用したＳＡＷ素子と同様のものである。
【００３１】
更に、セラミックス基板の一方の面（第１のＳＡＷ素子及び第２のＳＡＷ素子が実装された面）には中継基板が実装され、導電性バンプを介してセラミックス基板に形成された配線層（図示せず）と電気的に接続されている。
【００３２】
また、セラミックス基板の他方の面（第１のＳＡＷ素子、第２のＳＡＷ素子及び中継基板が実装された面とは反対の面）には第１の実装部品及び第２の実装部品が実装され、導電性バンプを介してセラミックス基板に形成された配線層（図示せず）と電気的に接続されている。
【００３３】
また、樹脂材は第１のＳＡＷ素子の側面及び上面、第２のＳＡＷ素子の側面及び上面を被覆すると共に、セラミックス基板と第１のＳＡＷ素子の周辺領域との間隙及びセラミックス基板と第２のＳＡＷ素子の周辺領域との間隙を充填する様に第１のＳＡＷ素子及び第２のＳＡＷ素子を封止することで、第１のＳＡＷ素子の機能面とセラミックス基板との間隙及び第２のＳＡＷ素子の機能面とセラミックス基板との間隙を外部から気密に隔てており、シール幅は約２００μｍとなる様に形成されている。
【００３４】
なお、上記の様に個性されたＳＡＷ素子パッケージは、中継基板を介して実装基板３１に実装されることとなる（図４（ｂ）参照。）。
【００３５】
以下、上記の様に構成されたＳＡＷ素子パッケージの製造方法について説明を行なう。即ち、本発明を適用した半導体装置の製造方法の他の一例について説明を行なう。
本発明を適用した半導体装置の製造方法の他の一例では、先ず、図５（ａ）で示す様に、複数のセラミックス基板が形成されたセラミックス基板集合体３２上に第１のＳＡＷ素子、第２のＳＡＷ素子及び中継基板を実装するための導電性バンプ２９を形成し、続いて、各セラミックス基板上にその機能面を下に向けてフェイスダウン方式で第１のＳＡＷ素子及び第２のＳＡＷ素子を第１の導電性バンプを介してセラミックス基板に実装する（図５（ｂ）参照。）。
【００３６】
次に、上記した本発明を適用したＳＡＷ素子パッケージの製造方法の一例と同様に、第１のＳＡＷ素子及び第２のＳＡＷ素子が実装されたセラミックス基板集合体を加圧ステージに配置すると共に樹脂シートをセラミックス基板集合体上に載置し、温度：４０℃、荷重：１００ｋｇｆ、真空度：約１００Ｐａ（約１／１０００気圧）の条件で緩衝材を介して樹脂シートをセラミックス基板集合体に押圧することで、第１のＳＡＷ素子の機能面とセラミックス基板との間隙及び第２のＳＡＷ素子の機能面とセラミックス基板との間隙を外部から気密に隔てる様に樹脂材で密閉封止を行なう（図５（ｃ））。
【００３７】
続いて、上記した第１のＳＡＷ素子及び第２のＳＡＷ素子を樹脂材にて封止する際に第２の導電性バンプも同時に樹脂材で被覆されることとなるために、ダイシングブレードによるハーフカットダイシング処理を行なうことによって、第２の導電性バンプ表面を露出させる（図５（ｄ）参照。）。この際に、シール幅が２００μｍ程度となるまでハーフカットダイシングを行なう。
【００３８】
続いて、セラミックス基板集合体を反転させ、第１のＳＡＷ素子及び第２のＳＡＷ素子の実装面とは反対の面に第１の実装部品及び第２の実装部品を実装するための導電性バンプを形成し、続いて、各セラミックス基板上に第１の実装部品及び第２の実装部品を導電性バンプを介してセラミックス基板に実装する（図５（ｅ）参照。）。
【００３９】
その後、セラミックス基板集合体を各セラミックス基板に個片化し（図５（ｆ）参照。）、第２の導電性バンプに中継基板を実装することで、上記したＳＡＷ素子パッケージを得ることができる（図５（ｇ）参照。）。
【００４０】
上記した本発明を適用したＳＡＷ素子パッケージでは、セラミックス基板とＳＡＷ素子の周辺領域との間隙に樹脂材が充填されているために、樹脂材による封止機能を向上させることができ、シール幅を従来の４００μｍから２００μｍ程度に縮小することが可能となり、ＳＡＷ素子パッケージの小型化及び高密度実装が実現する。
【００４１】
また、上記した本発明を適用したＳＡＷ素子パッケージの製造方法の一例では、密閉封止時にセラミックス基板とＳＡＷ素子の周辺領域との間隙に樹脂材を充填しているために、シール幅の縮小が可能であり、ダイシング処理による個片化処理時において、ダイシングマージンを充分に確保することができる。
【００４２】
同様に、上記した本発明を適用したＳＡＷ素子パッケージの製造方法の他の一例では、密閉封止時にセラミックス基板とＳＡＷ素子（第１のＳＡＷ素子及び第２のＳＡＷ素子）の周辺領域との間隙に樹脂材を充填しているために、シール幅の縮小が可能であり、ハーフカットダイシング処理時において、ダイシングマージンを充分に確保することができる。
【００４３】
なお、上記した本実施例では、シール幅を設けた場合を例に挙げて説明を行なっているが、セラミックス基板とＳＡＷ素子の周辺領域との間隙に樹脂材を充填することによって充分に密閉空間を形成することができ、封止機能も充分に確保することができる場合には、シール幅を設けることなく、即ち、ＳＡＷ素子の側面を露出する様に構成しても良い。
【００４４】
以下に、「セラミックス基板とＳＡＷ素子との間隙に樹脂材を充填しなかった場合」と「セラミックス基板とＳＡＷ素子との間隙に樹脂材を充填した場合」について、はんだ耐熱試験を行なった結果を表１に示す。なお、はんだ耐熱試験とは、［１］吸湿処理（温度：３０℃、湿度：７０％、時間：４８時間の条件で吸湿を行う）、［２］加熱処理（平均温度２１５℃（最高温度２５５℃）の条件でリフロー処理を行なう）、［３］測定処理（中空部と外部とのリークを確認すると共に、セラミックス基板とＳＡＷ素子との電気的接続を確認する）とを繰り返し行なうものである。
【００４５】
【表１】
2008108928.tif 000003
【００４６】
上記した表１から、セラミックス基板とＳＡＷ素子との間隙に樹脂材を充填しなかった場合（従来のＳＡＷ素子パッケージの構造）には、シール幅が１００μｍの場合には１回目のはんだ耐熱試験でリークが確認され、シール幅が１５０μｍ、２００μｍの場合には２回目のはんだ耐熱試験でリークが確認された。一方、セラミックス基板とＳＡＷ素子との間隙に樹脂材を充填（具体的にはＳＡＷ素子の端部から１００μｍ〜１５０μｍ程度樹脂材を充填）した場合（本発明を適用したＳＡＷ素子パッケージの場合）には、シール幅が０μｍの場合（ＳＡＷ素子の側面が露出した状態）には４回目のはんだ耐熱試験まではリーク及び電気的接続には異常は無く５回目のはんだ耐熱試験でリーク及び電気的接続の異常が確認され、シール幅が４００μｍの場合には８回目のはんだ耐熱試験まではリーク及び電気的接続には異常が無く９回目のはんだ耐熱試験で電気的接続の異常が確認された。なお、本発明を適用したＳＡＷ素子パッケージについては、シール幅が０μｍの場合、４００μｍの場合を各々４つのＳＡＷ素子パッケージについて評価を行なった。
このことからも、セラミックス基板とＳＡＷ素子との間隙に樹脂材を充填することによって、樹脂材による封止機能を向上させることができることが分かる。
【図面の簡単な説明】
【００４７】
【図１】本発明を適用した半導体装置の一例であるＳＡＷ素子パッケージを説明するための模式図である。
【図２】ＳＡＷ素子を説明するための模式図である。
【図３】図１に示すＳＡＷ素子パッケージの製造方法を説明するための模式図である。
【図４】本発明を適用した半導体装置の他の一例であるＳＡＷ素子パッケージを説明するための模式図である。
【図５】図４に示すＳＡＷ素子パッケージの製造方法を説明するための模式図である。
【図６】従来のＳＡＷ素子パッケージを説明するための模式図である。
【図７】従来のＳＡＷ素子パッケージの製造方法を説明するための模式図である。
【符号の説明】
【００４８】
１    ＳＡＷ素子パッケージ
２    セラミックス基板
３    ＳＡＷ素子
４    樹脂材
５    導電性バンプ
６    圧電基板
７    すだれ状電極
８    すだれ状電極
９    電極パッド
１０    電極パッド
１１    セラミックス基板集合体
１２    加圧ステージ
１３    樹脂シート
１４    緩衝材
１６    機能面
１７    外部端子
１８    実装基板
２１    ＳＡＷ素子パッケージ
２２    セラミックス基板
２３    第１のＳＡＷ素子
２４    第２のＳＡＷ素子
２５    第１の実装部品
２６    第２の実装部品
２７    樹脂材
２８    機能面
２９    導電性バンプ
３０    中継基板
３１    実装基板
３２    セラミックス基板集合体
３３    押圧装置
【図１】
2008108928.tif 000004
【図２】
2008108928.tif 000005
【図３】
2008108928.tif 000006
【図４】
2008108928.tif 000007
【図５】
2008108928.tif 000008
【図６】
2008108928.tif 000009
【図７】
2008108928.tif 000010