(57)【要約】【課題】  高精度のフォトマスク、高信頼性の半導体装置を実現すること。【解決手段】  本発明は、第１の転写領域と第２の転写領域とを、基板の主面上のフォトレジスト膜の１つの領域に対して重ねて露光するためのフォトマスク作成装置であって、第１の転写領域におけるデバイスパターンの被覆率を計算して、その結果を生成する露光領域の被覆率計算部と、前記露光領域被覆率計算部により生成された計算結果に基づいて、第２の転写領域に形成されるダミーマスクパターンを決定する遮光領域のダミーマスクパターン決定部と、遮光領域のダミーマスクパターン決定部の決定内容に基づいて、第２の転写領域に形成されるダミーマスクパターンのデータと第１の転写領域のレイアウトデータとを合成してダミーマスクを作成するダミーマスク作成部と、作成されたダミーマスクのデータを出力するデータ出力部と、を備える。【選択図】  図１
2008058428.tif 000002
【特許請求の範囲】
【請求項１】
第１の転写領域と第２の転写領域とを、基板の主面上のフォトレジスト膜の１つの領域に対して重ねて露光するためのフォトマスク作成装置であって、
前記第１の転写領域における被覆率を計算して、その結果を生成する露光領域被覆率計算部と、
前記露光領域被覆率計算部により生成された計算結果に基づいて、前記第２の転写領域に形成されるダミーマスクパターンを決定する遮光領域のダミーマスクパターン決定部と、
前記遮光領域のダミーマスクパターン決定部の決定内容に基づいて、前記第２の転写領域に形成されるダミーマスクパターンのデータと前記第１の転写領域のレイアウトデータとを合成してマスクのレイアウトデータを作成し、当該マスクのレイアウトデータに基づいてダミーマスクを作成するダミーマスク作成部と、
作成された前記ダミーマスクのデータを出力するデータ出力部と、を備えたフォトマスク作成装置。
【請求項２】
前記第２の転写領域に形成される前記ダミーマスクパターンは、前記第１の転写領域における被覆率と前記第２の転写領域における被覆率との格差が一定の範囲内に収まるように形成されることを特徴とする請求項１に記載のフォトマスク作成装置。
【請求項３】
請求項１乃至２により作成されるフォトマスクを用いて、シリコンウエーハ上にパターン転写を行うリソグラフィ工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
第１の転写領域と第２の転写領域とを、基板の主面上のフォトレジスト膜の１つの領域に対して重ねて露光するためのフォトマスク作成方法であって、
前記第１の転写領域における被覆率を計算してその結果を生成し、
生成された前記計算結果に基づいて、前記第２の転写領域に形成されるダミーマスクパターンを決定し、
決定された前記第２の転写領域に形成するダミーマスクパターンのデータと前記第１の転写領域のレイアウトデータとを合成してマスクのレイアウトデータを作成し、
前記マスクのレイアウトデータに基づいてダミーマスクを作成することを特徴とするフォトマスクの作成方法。
【請求項５】
第１の転写領域と第２の転写領域とを備え、
前記１の転写領域における被覆率と前記第２の転写領域における被覆率との格差が一定の範囲内に収まるように、前記第２の転写領域のデバイスパターン上又はダミーデバイスパターン上にダミーマスクパターンが形成されていることを特徴とするフォトマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造工程で用いられるフォトマスクに係り、特に多重露光技術において用いるフォトマスク、フォトマスクの作成装置及び作成方法、フォトマスクを用いる半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般的な半導体装置の製造工程においては、半導体集積回路のデバイスパターンが形成されているフォトマスク又はレチクル（以下、「マスク」という。）を用いてシリコンウエーハ（以下、「ウエーハ」という。）上にデバイスパターンを転写する。近年の技術進歩に伴いデバイスパターンも微細なパターンを含むようになってきているが、この微細なデバイスパターンをウエーハ上に転写するには露光装置（アライナー）の解像性能が不十分な場合がある。そのような場合、デバイスパターン形成領域を一定の区域ごとに分割した複数のマスクを作成し、これらのマスクをウエーハ上に転写して、分割されたデバイスパターンをウエーハ上で合成するという手法が採られることがある。
【特許文献１】特開２００３−２０９０４９号公報
【特許文献２】特開２００４−６９８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような多重露光技術においては、露光する領域以外は一律に遮光する手法が採られるのが一般的である。これは、フォトレジスト（以下、「レジスト」という。）に光が当たるとレジストの分子構造が破壊され、その後は何度光が当たっても変化しないというレジストの特性を考慮したものである。そのため、多重露光技術により作成されるマスクでは、露光領域と遮光領域とで、被覆率に著しい格差が生ずることとなる。ここで、被覆率とは、デバイスパターン形成領域全体の面積のうち、露光光が透過可能な領域（透過部）が占める面積の割合をいう。
【０００４】
露光領域と遮光領域とで被覆率に著しい格差があると、マスクを作成した時に露光領域と遮光領域とが近接する部分等で、設計者が意図したデバイスパターンと実際にマスク上に形成されたデバイスパターンとの間で寸法に差異が生じる場合がある。マスク上のデバイスパターンに寸法差異が生じると、半導体装置内部に組み込まれる様々な微細な半導体素子等が所望の精度で形成されず、半導体装置の品質が劣化し、歩留まりが低下する。
【０００５】
そこで、本発明は、多重露光技術を用いてマスクを作成する際に、遮光領域にダミーパターンを形成して、露光領域と遮光領域との被覆率格差を調整することで、マスク上に形成されるデバイスパターンに寸法差異が生ずるのを防止し、寸法精度が向上されたマスク、及びそのようなマスクを作成できるマスクの作成装置及び作成方法を提供することを目的とする。また、本発明は、このようなマスクを用いることにより、微細な半導体素子等を高い精度で形成して、高信頼性、高歩留まりの半導体集装置を実現する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係るマスク作成装置によれば、第１の転写領域と第２の転写領域とを、基板の主面上のフォトレジスト膜の１つの領域に対して重ねて露光するためのフォトマスク作成装置であって、前記第１の転写領域におけるデバイスパターンの被覆率を計算して、その結果を生成する露光領域被覆率計算部と、前記露光領域被覆率計算部により生成された計算結果に基づいて、前記第２の転写領域に形成されるマスクダミーパターンを決定する遮光領域のダミーパターン決定部と、前記遮光領域のダミーマスクパターン決定部の決定内容に基づいて、前記第２の転写領域に形成されるダミーパターンのデータと前記第１の転写領域のレイアウトデータとを合成してダミーマスクを作成するダミーマスク作成部と、作成された前記ダミーマスクのデータを出力するデータ出力部と、を備えたフォトマスク作成装置が提供される。
【発明の効果】
【０００７】
本発明の一実施形態によれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【発明を実施するための最良の形態】
【０００８】
マスクの作成にあたって、微細なデバイスパターンを含まず、１枚のマスクにデバイスパターン形成領域の全体を形成できる場合には、デバイスパターン形成領域全体について被覆率が一定の範囲内にあるように調整すれば、寸法差異の発生を防止することが可能である。この被覆率の調整は、微細なパターンを有するメモリセル領域の被覆率に合わせることが望ましい。
【０００９】
ただし、デバイスパターン形成領域とデバイスパターンが形成されないその外周部とで被覆率に著しい格差がある場合のように、局所的に被覆率に著しい格差がある場合には、デバイスパターン形成領域の終端部の寸法に差異が生じ、所望の寸法精度を得られなくなるおそれがある。そこで、図１８及び図１９に示すようなダミーマスクパターン１２００を、デバイスパターン形成領域１１００の外周部１３００に形成して被覆率格差を緩和し、デバイスパターン形成領域１１００の終端部の寸法差異を防止する技術が用いられることがある（特許文献２）。このように、デバイスパターン形成領域全体を１枚のマスクに形成する場合は、上述のような技術等を用いて寸法差異を防止できる。
【００１０】
近年の技術の進歩に伴い、デバイスパターンにも微細なパターンが含まれるようになってきているが、半導体装置の先端品開発時においては、露光装置等の製造装置も開発段階にあることが多く、微細なパターンに対応できるだけの解像性能を露光装置に求めることは困難な場合が多い。そこで、露光装置の解像性能の不足をカバーするために、微細なパターンを含む半導体装置については、多重露光技術が用いられる場合がある。
【００１１】
この多重露光技術は、例えば、デバイスパターンを、微細な寸法を有するメモリセル領域と比較的寸法が緩和されている周辺回路領域とに分割して複数のマスクを作成し、これら複数のマスクに形成されたパターンをウエーハ上に順次転写して、分割されたデバイスパターンをウエーハ上で合成するというのが一般的な手法である。
【００１２】
デバイスパターンを２枚のマスクに分割して露光する、いわゆる二重露光の場合について、図２０及び図２１を用いて説明する。図２０は、メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。図２１は、周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。図２０においては、メモリセル領域１００が露光され、デバイスパターン形成領域のうち、メモリセル領域１００のデバイスパターンがマスク上に形成されているが、その際、周辺回路領域３００は一律に遮光されている。また、図２１においては、周辺回路領域３００が露光され、デバイスパターン形成領域のうち、周辺回路領域３００のデバイスパターンがマスク上に形成されているが、その際、メモリセル領域１００は一律に遮光されている。このように、露光領域以外の部分を一律に遮光するのは、レジストの特性を考慮したことによることは、上述したとおりである。そして、このようにして作成した２枚のマスクを順次ウエーハに露光して、分割されたデバイスパターンをウエーハ上で合成している。このような多重露光技術によれば、微細なデバイスパターンを含む半導体装置についても、マスク上に形成されるデバイスパターンの精度を維持することができる。しかしながら、多重露光技術を用いて作成されるマスクは、露光領域と遮光領域とで被覆率に著しく格差があるため、双方の領域が近接する部分等で寸法差異が生じやすいという問題が生じることを近時本発明者らは見出した。
【００１３】
そこで、本発明者らは、遮光領域内にダミーパターンを形成して露光領域と遮光領域との被覆率格差を調整することで、多重露光技術を用いて作成されるマスクについて、被覆率格差による寸法差異の発生を防止することが可能となることを見出した。
【００１４】
以下、本発明の一実施形態に係るマスクの作成装置及び作成方法について、図面を参照しながら詳細に説明する。なお、以下の実施形態においては、本発明の一実施形態に係るマスク、マスクの作成装置及び作成方法、半導体装置の製造方法の例を示しており、本発明の一実施形態に係るマスクの作成装置及び作成方法は、それら実施形態に限定されるわけではない。
【００１５】
また、以下の説明では、多重露光技術のうち、２枚のマスクを組み合わせてデバイスパターンをウエーハに転写する場合（二重露光）を例に説明するが、本発明の一実施形態に係るマスクの作成装置及び作成方法は、３枚以上のマスクを組み合わせて、デバイスパターンをウエーハに転写する場合にも有効であることは言うまでもない。また、本発明は、レジストの特性に変化が生じた場合においても同様に有効である。
【００１６】
（実施形態１）
本実施形態１を、図１乃至図５を用いて説明する。図１は、本実施形態１に係るマスクの作成装置１の構成を示すブロック図である。図２は、本実施形態１に係るマスクの作成方法のフローチャートである。図３は、本実施形態１に係るマスクの面内の一部を構成する各領域の位置関係を模式的に示す平面図である。図４は、周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。図５は、メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。なお、遮光領域のデバイスパターンは、本来マスク面内には形成されないが、図４及び図５においては、説明の便宜上、遮光領域についてもデバイスパターンを示してある。
【００１７】
図１に示す、本発明の一実施形態に係るマスク作成装置１は、設計者が作成したマスクのレイアウトデータ１０、そして、設計者が決定したレイアウトデータ１０の露光領域の情報２０に基づいて、露光領域の被覆率を計算する露光領域の被覆率計算部３０、露光領域の被覆率計算部３０による計算結果に基づいて遮光領域のダミーマスクパターンの寸法、形状、配置等を決定する遮光領域のダミーマスクパターン決定部４０と、遮光領域のダミーマスクパターン決定部４０の決定内容に基づいて、レイアウトデータ１０から抽出した露光領域のレイアウトデータに遮光領域のダミーマスクパターンを合成してダミーマスクを作成するダミーマスク作成部５０と、作成されたダミーマスクのデータを出力するデータ出力部６０と、を備える。なお、本発明に係るマスク作成装置１の構成及びデータの流れは、図１で示すものに限定されるものではない。例えば、本実施形態１においては、設計者が露光領域を決定した上でその情報２０をマスク作成装置１に与えているが、このような動作をマスク作成装置１内において行うこととし、且つその動作は露光領域決定部２０が担うと構成することも可能である。
【００１８】
また、図３で示す本発明の一実施形態に係るマスク面内の一部は、メモリセル領域１００と周辺回路領域３００とから構成される。メモリセル領域１００は、メモリセルアレイ２００とダミーデバイスパターン５００とから構成される。また、周辺回路領域３００は、周辺回路を構成するトランジスタ群４００と何らのデバイスパターンも形成されていないオープン領域６００とから構成される。
【００１９】
次に、本発明の一実施形態に係るマスク作成装置１の動作フローについて、図面を参照して詳細に説明する。
【００２０】
図２で示すとおり、まず設計者がマスクのレイアウトデータを作成する。（マスクのレイアウトデータ１０、ステップＳ１０１）。このレイアウトデータ１０には、デバイスパターンをマスクに形成するための各種情報、具体的には、デバイスパターンの寸法、形状、配置等に関する情報が記述されている。
【００２１】
例えば、これを図３を用いて説明すると、本実施形態１において、設計者は、図３に示すとおり、マスク面内の一部にメモリセル領域１００と、その周囲に形成される周辺回路形成領域３００とからなるデバイスパターンのレイアウトデータを作成する。なお、本実施形態１に係るレイアウトデータには、図４で示すとおりオープン領域６００にダミーデバイスパターン６１０を形成している。ここで、ダミーデバイスパターンとは、マスクに形成されているデバイスパターンのうち、基板上における実際の半導体装置の作成には用いられないパターンを言う。
【００２２】
このようなダミーデバイスパターン６１０を形成するのは、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程で発生するディッシングを防止するためである。このＣＭＰ工程とは、半導体製造において用いられる、ウエーハ平坦化又はウエーハ表面から過剰物質を取り除くためのプロセスを言う。また、ディッシングとは、ＣＭＰ工程においてパッドで研磨している間に凹部ができてしまう現象を言う。ディッシングは、極度にウエーハの平坦性を悪くし、フォトリソグラフィ工程で焦点深度の問題を引き起こす。
【００２３】
次に、設計者が、設計したレイアウトデータ１０のうち、マスク原版にデバイスパターンを形成する領域、すなわち露光領域を決定し、この情報２０をマスク作成装置１に与える（ステップＳ１０２）。
【００２４】
例えば、図４においては、設計者が、周辺回路領域３００を露光領域とし、メモリセル領域１００を遮光領域とすることを決定し、このデータをマスク作成装置１に与える。また、図５においても同様に、設計者が、メモリセル領域１００を露光領域とし、周辺回路領域３００を遮光領域とすることを決定し、このデータをマスク作成装置１に与える。
【００２５】
次に、露光領域の被覆率計算部３０が、ステップＳ１０２で決定された露光領域の情報２０に基づいて露光領域の被覆率を計算する（ステップＳ１０３）。ここで、露光領域の被覆率とは、露光領域全体の面積のうち、露光光が透過可能な領域（透過部）が占める面積の割合をいう。
【００２６】
例えば、図４の場合は、周辺回路領域３００が露光されるため、露光領域の被覆率計算部３０が、周辺回路領域３００全体の面積のうち、露光光が透過可能な領域（透過部）が占める面積の割合を計算する。具体的には、露光領域とされた周辺回路領域３００全体の面積に対して、周辺回路領域３００内に形成されるデバイスパターンの図形の種類及び数等に基づいて算出可能なデバイスパターンの透過部の面積の割合として算出される。同様の説明は、図５の場合にもあてはまる。なお、微細な寸法のデバイスパターンが形成されるメモリセル領域１００の方が、比較的寸法が緩和されたデバイスパターンが形成される周辺回路領域３００よりも被覆率が高いのが一般的である。
【００２７】
次に、露光領域の被覆率計算部３０が計算した露光領域の被覆率に基づいて、遮光領域のダミーマスクパターン決定部４０が、露光領域と遮光領域とで被覆率の格差が一定の範囲内となるように、遮光領域に形成するマスクダミーパターンの形成領域及び面積等を決定する（ステップＳ１０４）。すなわち、ダミーマスクパターンが形成されると、露光領域の被覆率は不変であるが、遮光領域の被覆率はダミーマスクパターンの面積に比例して上昇する。そこで、露光領域の被覆率と遮光領域の被覆率との格差が一定の範囲内の収まるようにダミーマスクパターンを形成する。ここで、遮光領域の被覆率とは、遮光領域全体の面積のうち、露光光が透過可能な領域、すなわちダミーマスクパターンが占める面積の割合をいう。
【００２８】
このダミーマスクパターンは、遮光領域のデバイスパターンの上に形成される。このようにダミーマスクパターンをデバイスパターンの上に形成するのは、デバイスパターン以外の部分が露光されてレジストが変化し、設計者の意図したレイアウトデータどおりにマスクが作成されなくなるのを防止するためである。
【００２９】
また、本実施形態１に係るマスク作成装置１においては、二重露光技術を用いてマスクを作成する際に、デバイスパターンであるとダミーデバイスパターンであるとを問わず、遮光領域のデバイスパターンに一定量のオフセットを設け、ダミーマスクパターンを遮光領域のデバイスパターンの一定内側に形成する。これにより、露光領域と遮光領域との被覆率格差を低減すると共に、遮光領域のデバイスパターンに近接する部分が露光されてレジストが変化し設計者の意図したレイアウトデータ通りにマスクが作成されなくなるのを防止する。
【００３０】
次に、ダミーマスク作成部５０が、遮光領域のダミーマスクパターン決定部４０により決定された内容に基づいて、露光領域のレイアウトデータと遮光領域に形成されるダミーマスクパターンとを合成して、マスクレイアウトデータを完成する（ステップＳ１０５）。
【００３１】
例えば、図４の場合は、露光領域の被覆率計算部３０の計算結果に基づいて、遮光領域のダミーマスクパターン決定部４０が、露光領域と遮光領域とで被覆率の格差が一定の範囲内となるように、遮光領域であるメモリセル領域１００に図４で示すとおりのダミーマスクパターン７１０を形成することを決定する。具体的には、遮光領域とされたメモリセル領域１００全体の面積に対して、メモリセル領域１００内に形成されるダミーマスクパターン７１０の図形の種類及び数等に基づいて算出可能なダミーマスクパターン７１０の透過部の面積の割合として算出される。次いで、ダミーマスクパターン作成部５０は、ダミーマスクパターン決定部４０により決定された遮光領域のダミーマスクパターン７１０と露光領域である周辺回路領域３００のレイアウトデータとを合成し、マスクレイアウトデータを完成させる。以上の説明は、図５の場合にも同様にあてはまる。このようにして２つのマスクレイアウトデータが完成する。
【００３２】
次に、ダミーマスク作成部５０が、作成された２つのマスクレイアウトデータをそれぞれマスク原版に露光して、２枚のダミーマスクを完成させる（ステップＳ１０６）。例えば、以下に述べる方法により、レイアウトデータをマスク原版に形成する。すなわち、先ず、マスク原版に電子ビーム用レジストを塗布し、マスクレイアウトデータに基づいて、電子ビーム描画装置を用いてマスク基板上のレジストにパターンを描画する。次に、レジストを現像することにより、所望のマスクパターン、すなわちレジストパターンを形成する。次に、得られたレジストパターンをマスクとしてマスク原版をエッチングすることにより、透過部を形成する。これにより、デバイスパターン及びダミーパターンから構成される所望のマスクパターンをマスクに形成する。
【００３３】
次に、ダミーマスク作成部５０は、完成した２枚のマスクのデータをデータ出力部６０に与える。このデータ出力部６０は、表示装置又はプリンタで構成され、完成されたマスクを表示装置に表示し又はプリントアウトして、マスクのデータを出力する（ステップＳ１０７）。
【００３４】
次に、本発明の一実施形態に係る半導体装置の製造方法について説明する。本発明の一実施形態に係る半導体装置の製造方法は、実施形態１により作成されたマスクを用いてパターン転写を行うリソグラフィ工程等を含むものである。上述したように、本発明の一実施形態に係るマスクには、寸法精度が向上されたデバイスパターンが形成されている。これにより、微細なデバイスパターンを高い精度で転写できる。ひいては、高い精度で転写されたデバイスパターンに基づいて、半導体装置の内部に組み込まれる各種の微細な半導体素子などを高い精度で形成することができる。したがって、この半導体装置の製造方法によれば、微細な半導体素子などを高い精度で形成して、半導体装置の信頼性及び歩留まりを向上することが可能となる。
【００３５】
以上に説明したとおり、本発明の一実施形態に係るマスクの作成装置及び作成方法によれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００３６】
（実施形態２）
ＣＭＰ工程によるディッシングは、デバイスパターンが形成されていないオープン領域で発生することが多い。一方、オープン領域に一定面積以上の広く平坦なダミーデバイスパターンを形成した場合には、ＣＭＰ工程による残渣が懸念される。この残渣は配線をショートさせ、半導体装置の故障の原因となる。そこで、本実施形態２においては、露光領域の露光時にマスク上の遮光領域に精度の要求されないダミーパターンを形成することで、寸法に差異が生じることを防止しつつ、ＣＭＰ工程による不具合の発生をも防止する。
【００３７】
本実施形態２においても、図１及び図２を用いて説明する。本実施形態２と実施形態１とではステップＳ１０４の動作を除いてその余の動作が同様であるため、本実施形態２においては、ステップＳ１０４についてのみ説明する。
【００３８】
図６乃至図９は、本実施形態２に係るデバイスパターンの形成領域の一部を拡大して示す平面図である。図６及び図９は、メモリセル領域１００が露光領域とされた場合のデバイスパターンの形成領域の一部を拡大して示す平面図である。また、図７及び図８は、周辺回路領域３００が露光領域とされた場合のデバイスパターンの形成領域の一部を拡大して示す平面図である。なお、遮光領域のデバイスパターンは本来マスク面内では示されないが、図６乃至図９においては、説明の便宜上、遮光領域についてもデバイスパターンを示してある。
【００３９】
本実施形態２においては、図６及び図９のいずれか一つと図７及び図８のいずれか一つとを組み合わせてウエーハ上にパターンを形成する。なお、本実施形態２に係るレイアウトデータには、実施形態１とは異なり、オープン領域６００にダミーデバイスパターン６１０が形成されていない。
【００４０】
次に、本実施形態２に係るマスク及びマスクの作成方法について説明する。設計者によりメモリセル領域１００が露光領域と決定された場合、遮光領域のダミーマスクパターン決定部４０は、遮光領域である周辺回路領域３００に図６に示すとおり、精度の要求されないダミーマスクパターン７３０を形成することを決定する（ステップＳ１０４）。このように、周辺回路領域３００に精度の要求されないダミーマスクパターン７３０を形成することで、露光領域と遮光領域との被覆率格差を調整してマスク上に形成されるデバイスパターンに寸法差異が生じることを防止しつつ、ＣＭＰ工程による不具合の発生をも防止することが可能となる。
【００４１】
一方、本実施形態２において、周辺回路領域３００が露光領域とされた場合のマスクの一例を示すと、図７及び図８のとおりとなる。
【００４２】
本実施形態２においては、メモリセル領域１００を露光する時のマスクにダミーマスクパターン７３０が形成されているため、周辺回路領域３００の露光時には、図７のようにダミーマスクパターン７３０を形成する必要がない場合がある。
【００４３】
これに対し、周辺回路領域３００を露光する時のマスクにも重ねてダミーマスクパターン７３０を形成した場合を示したのが図８である。このように、本実施形態２のマスクダミーパターンは、精度が要求されないことから、メモリセル領域１００を露光する時のマスクと周辺回路領域３００を露光する時のマスクの双方で形成することが可能である。
【００４４】
また、メモリセル領域１００を露光するマスクにおいて、図８のようにダミーマスクパターン７３０の全てを形成する方法によらずに、ダミーマスクパターン７３０の個数を調整することで被覆率の調整を行うことも可能である。また、ダミーマスクパターン７３０の全てを形成する場合でも、ダミーマスクパターン７３０の面積を調整することで被覆率の調整を行うことも可能である。すなわち、例えば、図９に示すダミーマスクパターン７４０にように、ダミーマスクパターン７４０の内側に遮光部分を設けて被覆率を調整することも可能である。
【００４５】
そして、このようにして寸法精度が向上されたマスクを用いて半導体装置を製造することにより、高信頼性、高歩留まりの半導体装置を実現することが可能となる。半導体装置の具体的な製造方法については、実施形態１と同様であるため、本実施形態２においては説明を省略する。
【００４６】
以上に説明したとおり、本発明の一実施形態に係るマスクの作成装置及び作成方法によれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００４７】
（実施形態３）
デバイスパターン形成領域全体における被覆率格差のほかに、局所的な領域間における被覆率格差によっても寸法差異が生じる場合がある。特に、メモリセル領域１００については、その中央部のみならず、周辺部についても微細な寸法が要求されているため、中央部と周辺部とで被覆率の格差が一定の範囲内にあるように被覆率を調整して寸法差異を防止する必要がある。そこで、本実施形態３においては、局所的な領域間について被覆率を調整し、被覆率格差による寸法差異の発生を防止する。
【００４８】
本実施形態３においても、図１及び図２を用いて説明する。本実施形態３と実施形態１とではステップＳ１０４の動作を除いてその余の動作が同様であるため、本実施形態３においては、ステップＳ１０４についてのみ説明する。
【００４９】
図１０乃至図１３は、本実施形態３に係るメモリセル領域１００とこれに近接する領域の一部を拡大して示す平面図である。
【００５０】
本実施形態３においては、遮光領域のダミーマスクパターン決定部４０は、メモリセル領域１００の中央部と周辺部との被覆率格差が一定の範囲内に収まるように、メモリセル領域１００の外側に形成するダミーマスクパターン７５０の寸法、形状、配置等を決定する（ステップＳ１０４）。
【００５１】
通常、露光装置の解像性能は、斜め方向よりも平行又は垂直を強調して露光する技術が進んでいる。そこで、メモリセル領域１００のデバイスパターンと平行又は垂直となるように形成した方がデバイスパターンの制御性に優れる場合がある。そこで、露光装置の解像性能によっては、図１０及び図１１に示すとおり、露光領域であるメモリセル領域１００のデバイスパターンに対して垂直又は平行の向きとなるように、遮光領域にダミーマスクパターン７５０を形成することが望ましい場合もある。
【００５２】
ここで、本実施形態３に係るマスクについて、図１０を用いて詳細に説明する。図１０において、メモリセルアレイ２００の１単位の幅Ｗとメモリセルアレイ２００脇に配置されたダミーデバイスパターン５００の１単位の幅とは、概ね２対１の関係にある。そして、ダミーマスクパターン７５０は、メモリセルアレイ２００の最小線幅１本分の配線と同じ向きに形成し、また、ダミーマスクパターン７５０の幅及び間隔（ライン・アンド・スペース）が、例えば、メモリセルアレイ２００の主要デバイスパターンの１倍以上、１０倍以下にあるように形成する。このようにダミーマスクパターン７５０を形成することで、露光領域であるメモリセル領域１００のデバイスパターンの寸法精度について制御性を向上することが可能となる。
【００５３】
メモリセル領域１００内の被覆率は不変であるのに対し、ダミーマスクパターン７５０が形成されると、遮光領域内の被覆率が上昇する。そこで、メモリセル領域１００の周辺部の所定のデバイスパターンの面積とダミーマスクパターン７５０の面積とを合わせた範囲内における被覆率と、メモリセル領域１００の中央部の被覆率との格差が一定の範囲内の収まるようにダミーマスクパターン７５０を形成する。具体的には、メモリセル領域１００の周辺部のうち概略全ての局所的領域の被覆率が、メモリセル領域１００の中央部の被覆率と概略同程度になるまでダミーマスクパターン７５０を形成する。すなわち、メモリセル領域１００とダミーマスクパターン７５０とを合わせたパターンの被覆率が、露光領域であるメモリセル領域１００内において概略均一な大きさになるようにダミーマスクパターン７５０を形成する。このように、メモリセル領域１００の被覆率とダミーマスクパターン７５０の被覆率は概略同一の関係にあることが望ましいが、プロセス条件により、例えば、０．９５以上、１．０５以下というような一定の範囲にあれば被覆率格差による寸法差異を防止することが可能である。また、ダミーマスクパターン７５０を形成するにあたっては、一定の間隔で形成し、またその幅をメモリセルアレイ２００の１単位の幅Ｗ以上とすることが、メモリセル領域１００のデバイスパターンの寸法精度の制御性を向上させる観点からは望ましい。
【００５４】
このように、メモリセル領域１００の外側にダミーマスクパターン７５０を形成し、メモリセル領域１００の中央部と周辺部との被覆率を調整することにより、メモリセル領域１００の中央部と周辺部との間における、デバイスパターンの寸法差異を防止することが可能となる。つまり、メモリセル領域１００のデバイスパターンとダミーマスクパターン７５０とを合わせた露光領域内のパターン形成領域において、何れの局所的な領域においてもパターンの寸法は概略均一な大きさになる。それとともに、メモリセル領域１００全体の寸法精度も向上される。
【００５５】
また、本発明の一実施形態に係るマスクの作成においては、所定の領域間における被服率格差が一定の範囲内にあれば、寸法差異を防止することが可能であるため、本実施形態３に係るダミーマスクパターン７５０は、メモリセル領域１００のデバイスパターンに対する向き、幅及び間隔（ライン・アンド・スペース）に規則性がなくとも、同様の効果を得ることができる。したがって、図１２乃至図１３に示すように、メモリセル領域１００のデバイスパターンの方向に対して、斜め方向にダミーマスクパターン７５０を形成した場合でも、寸法差異を防止することが可能である。
【００５６】
そして、このようにして精度が向上されたマスクを用いて半導体装置を製造することにより、高信頼性、高歩留まりの半導体装置を実現することが可能となる。半導体装置の具体的な製造方法については、実施形態１と同様であるため、本実施形態３においては説明を省略する。
【００５７】
以上に説明したとおり、本実施形態３によれば、被覆率が一定で、かつ高精度が要求されるパターンを含む領域の被覆率とメモリセル領域の被覆率との格差が一定範囲内にあるように調整することで、メモリセル領域の周辺部分の精度が特に要求される半導体装置についても、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いることにより微細な半導体素子等を高い精度で形成して、半導体装置の高信頼性及び高歩留まりを実現できる。
【００５８】
（実施形態４）
実施形態１乃至３において、ある一定値以上の寸法値でデバイスパターンが形成される箇所に対して、寸法値の大きなダミーマスクパターンを形成するような場合、ダミーマスクパターンの面積によっては、ウエーハへの露光時にダミーマスクパターンが既定の寸法値よりも大きく転写され、寸法に差異が生ずる場合がある。そのため、ダミーマスクパターンの寸法値を個別に補正することが必要な場合がある。
【００５９】
そこで、本実施形態４においては、ダミーパターンとしてサブレゾリューション補助構造体（Ｓｕｂ−Ｒｅｓｏｌｕｔｉｏｎ  Ａｓｓｉｓｔ  Ｆｅａｔｕｒｅ。以下、「ＳＲＡＦ」と言う。）を用いる。ここで、ＳＲＡＦとは、マスク上に形成されるが、ウエーハ上には形成されないパターンを言う。本実施形態４によれば、一定の寸法値でＳＲＡＦを形成することで、遮光領域のデバイスパターンの縁に対して、常に一定の距離をおいてダミーマスクパターンを形成することが可能となるため、ウエーハへの露光時にダミーマスクパターンが既定の寸法値よりも大きく転写され、寸法に差異が生ずるのを防止することが可能となる。また、ＳＲＡＦを用いることで、実施形態１乃至３では被覆率格差の調整が難しいパターン領域についても、被覆率を調整し、寸法差異を防止することも可能となる。
【００６０】
本実施形態４においても、図１及び図２を用いて説明する。本実施形態４と実施形態１とではステップＳ１０４の動作を除いてその余の動作が同様であるため、本実施形態３においては、ステップＳ１０４についてのみ説明する。
【００６１】
図１４及び図１５は、本実施形態４に係るデバイスパターンの形成領域の一部を拡大して示す平面図である。図１４が、メモリセル領域１００が露光領域とされた場合のデバイスパターンの形成領域の一部を拡大して示す平面図である。また、図１５が、周辺回路領域３００が露光領域とされた場合のデバイスパターンの形成領域の一部を拡大して示す平面図である。なお、遮光領域のデバイスパターンは本来マスク面内では示されないが、図１４及び図１５においては、説明の便宜上、遮光領域についてもデバイスパターンを示してある。
【００６２】
本実施形態４において、遮光領域のダミーマスクパターン決定部４０は、露光領域と遮光領域との被覆率格差が一定の範囲内に収まるようにＳＲＡＦを用いたダミーマスクパターンの寸法、形状、配置等を決定する（ステップＳ１０４）。例えば、図１４においては、メモリセル領域１００が露光領域とされており、遮光領域である周辺回路領域３００のデバイスパターン全体の上に、ＳＲＡＦを用いたダミーマスクパターン７６０を形成する。また、図１５においては、周辺回路領域３００が露光領域とされており、遮光領域であるメモリセル領域１００のデバイスパターン全体の上にＳＲＡＦを用いたダミーマスクパターン７７０を形成する。このように、ＳＲＡＦを用いたダミーマスクパターン７６０、７７０を遮光領域のデバイスパターン全体の上に形成することで、実施形態１乃至３と異なり、透過部の面積が少ないような箇所でも、ダミーマスクパターンを形成することが可能となる。
【００６３】
そして、このようにして精度が向上されたマスクを用いて半導体装置を製造することにより、高信頼性、高歩留まりの半導体装置を実現することが可能となるが、半導体装置の具体的な製造方法については、実施形態１と同様であるため、本実施形態４においては説明を省略する。なお、本実施形態４により作成されたマスクと、実施形態１乃至３により作成されたマスクを組み合わせて、ウエーハにデバイスパターンを形成することが可能である。
【００６４】
以上に説明したとおり、本発明の一実施形態に係るマスクの作成装置及び作成方法によれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００６５】
（実施形態５）
実施形態４では、遮光領域のデバイスパターン上にＳＲＡＦを用いたダミーマスクパターン７６０、７７０を形成しているが、本実施形態５においては、ＳＲＡＦが転写されないパターンであることに鑑み、図１６及び図１７に示すとおり、マスク上の遮光領域全面にＳＲＡＦを用いたダミーマスクパターンを形成することが可能である。図１６は、メモリセル領域１００の露光時に、遮光領域である周辺回路領域３００全体に、ＳＲＡＦを用いたダミーマスクパターン７８０を形成している場合のマスク面内の一部を拡大して示した平面図である。また、図１７は、周辺回路領域３００の露光時に、遮光領域であるメモリセル領域１００全体に、ＳＲＡＦを用いたダミーマスクパターン７９０を形成している場合のマスク面内の一部を拡大して示した平面図である。このように、ＳＲＡＦを用いたダミーマスクパターン７８０、７９０を遮光領域全体の上に形成することで、実施形態１乃至３と異なり、透過部の面積が少ないような箇所でも、ダミーマスクパターンを形成して、被覆率を調整することが可能となる。その余の説明については、実施形態４と同様であるため、本実施形態５においては説明を省略する。
【００６６】
なお、本実施形態５により作成されたマスクと、実施形態１乃至３により作成されたマスクを組み合わせて、ウエーハにデバイスパターンを形成することが可能である。
【００６７】
以上に説明したとおり、本発明の一実施形態に係るマスクの作成装置及び作成方法によれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００６８】
なお、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、前記第２の転写領域のデバイスパターン上又はダミーデバイスパターン上に形成されることを特徴とするフォトマスク作成装置が提供される。
【００６９】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００７０】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、前記ダミーマスクパターンの形成領域と前記第１の転写領域の周辺部の所定の領域とを合わせた領域の被覆率と、前記第１の転写領域の中央部の被覆率との格差が一定の範囲内に収まるように形成されることを特徴とするフォトマスク作成装置が提供される。
【００７１】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００７２】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、フォトマスク上にはデバイスパターンが形成されるが、基板上にはデバイスパターンが形成されない性質を有するサブレゾリューション補助構造体（ＳＲＡＦ）を用いることを特徴とするフォトマスク作成装置が提供される。
【００７３】
これによれば、被覆率格差の調整が難しいパターン領域についても、被覆率を調整し、寸法差異を防止することも可能となるため、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００７４】
また、本発明の一実施形態によれば、前記第２の転写領域に形成されるダミーマスクパターンは、幅及び間隔を任意に選択して前記第１の転写領域と前記第２の転写領域との被覆率の格差が一定の範囲内にあるように形成することを特徴とするフォトマスク作成装置が提供される。
【００７５】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００７６】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、前記第１の転写領域における被覆率と前記第２の転写領域における被覆率との格差が一定の範囲内に収まるように形成されることを特徴とするフォトマスクの作成方法が提供される。
【００７７】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００７８】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、前記第２の転写領域のデバイスパターン上又はダミーデバイスパターン上に形成されることを特徴とするフォトマスクの作成方法が提供される。
【００７９】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００８０】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、前記ダミーマスクパターンの形成領域と前記第１の転写領域の周辺部の所定の領域とを合わせた領域の被覆率と、前記第１の転写領域の中央部の被覆率との格差が一定の範囲内に収まるように形成されることを特徴とするフォトマスクの作成方法が提供される。
【００８１】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００８２】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、フォトマスク上にはデバイスパターンが形成されるが、基板上にはデバイスパターンが形成されない性質を有するサブレゾリューション補助構造体（ＳＲＡＦ）を用いることを特徴とするフォトマスクの作成方法が提供される。
【００８３】
これによれば、被覆率格差の調整が難しいパターン領域についても、被覆率を調整し、寸法差異を防止することも可能となるため、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００８４】
また、本発明の一実施形態によれば、前記第２の転写領域に形成されるダミーマスクパターンは、幅及び間隔を任意に選択して前記第１の転写領域と前記第２の転写領域との被覆率の格差が一定の範囲内にあるように形成することを特徴とするフォトマスクの作成方法が提供される。
【００８５】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００８６】
また、本発明の一実施形態によれば、本発明により作成されるフォトマスクを用いて、シリコンウエーハ上にパターン転写を行うリソグラフィ工程を含むことを特徴とする半導体装置の製造方法が提供される。
【００８７】
これによれば、高精度のマスクを用いて半導体装置を製造し、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００８８】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、前記ダミーマスクパターンの形成領域と前記第１の転写領域の周辺部の所定の領域とを合わせた領域の被覆率と、前記第１の転写領域の中央部の被覆率との格差が一定の範囲内に収まるように形成されていることを特徴とするフォトマスクが提供される。
【００８９】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００９０】
また、本発明の一実施形態によれば、前記第２の転写領域に形成される前記ダミーマスクパターンは、フォトマスク上にはデバイスパターンが形成されるが、基板上にはデバイスパターンが形成されない性質を有するサブレゾリューション補助構造体（ＳＲＡＦ）が用いられていることを特徴とするフォトマスクが提供される。
【００９１】
これによれば、多重露光技術を用いてマスクを作成する際に、高精度のマスクを作成することが可能となる。また、このような高精度のマスクを用いて半導体装置を製造することで、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【００９２】
また、本発明の一実施形態によれば、本発明により作成されるフォトマスクを用いて、シリコンウエーハ上にパターン転写を行うリソグラフィ工程を含むことを特徴とする半導体装置の製造方法が提供される。
【００９３】
これによれば、高精度のマスクを用いて半導体装置を製造し、高信頼性、高歩留まりの半導体装置を実現することが可能となる。
【図面の簡単な説明】
【００９４】
【図１】本発明の一実施形態に係るマスクの作成装置の構成を示すブロック図である。
【図２】本発明の一実施形態に係るマスクの作成方法のフローチャートである。
【図３】本発明の一実施形態に係るマスクの面内の一部を構成する各領域を模式的に示す平面図である。
【図４】周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図５】メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図６】メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図７】周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図８】周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図９】メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図１０】メモリセル領域とこれに近接する領域の一部を拡大して示す平面図である。
【図１１】メモリセル領域とこれに近接する領域の一部を拡大して示す平面図である。
【図１２】メモリセル領域とこれに近接する領域の一部を拡大して示す平面図である。
【図１３】メモリセル領域とこれに近接する領域の一部を拡大して示す平面図である。
【図１４】メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図１５】周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図１６】メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図１７】周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図１８】デバイスパターン形成領域とその外側にダミーパターンが形成されたマスクを示す平面図である。
【図１９】図１８のマスクに形成するダミーマスクパターンの一部分（Ａ）を拡大して示す平面図である。
【図２０】メモリセル領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【図２１】周辺回路領域が露光されている時のマスク面内の一部を拡大して示す平面図である。
【符号の説明】
【００９５】
１  マスク作成装置
１０  レイアウトデータ
２０  決定された露光領域の情報
３０  露光領域被覆率計算部
４０  遮光領域のダミーマスクパターン決定部
５０  ダミーマスク作成部
６０  データ出力部
１００  メモリセル領域
２００  メモリセルアレイ
３００  周辺回路領域
４００  トランジスタ群
５００  メモリセル領域に形成されるダミーデバイスパターン
６００  オープン領域
６１０  オープン領域に形成されるダミーデバイスパターン
７１０〜７９０、１２００  ダミーマスクパターン
１０００  マスクの外形
１１００  デバイスパターン形成領域
１３００  デバイスパターン形成領域１１００の外周部
【図１】
2008058428.tif 000003
【図２】
2008058428.tif 000004
【図１８】
2008058428.tif 000005
【図３】
2008058428.tif 000006
【図４】
2008058428.tif 000007
【図５】
2008058428.tif 000008
【図６】
2008058428.tif 000009
【図７】
2008058428.tif 000010
【図８】
2008058428.tif 000011
【図９】
2008058428.tif 000012
【図１０】
2008058428.tif 000013
【図１１】
2008058428.tif 000014
【図１２】
2008058428.tif 000015
【図１３】
2008058428.tif 000016
【図１４】
2008058428.tif 000017
【図１５】
2008058428.tif 000018
【図１６】
2008058428.tif 000019
【図１７】
2008058428.tif 000020
【図１９】
2008058428.tif 000021
【図２０】
2008058428.tif 000022
【図２１】
2008058428.tif 000023