(57)【要約】【課題】安定した特性が得られる半導体装置及びその製造方法を提供する。【解決手段】シリコン酸化膜と、前記シリコン酸化膜の上に設けられ、前記シリコン酸化膜よりも誘電率が高い金属シリケート絶縁膜と、前記金属シリケート絶縁膜の上に設けられたゲート電極と、を備え、前記金属シリケート絶縁膜における、前記ゲート電極と接する側の金属元素の組成比率が、前記シリコン酸化膜と接する側の金属元素の組成比率よりも低い。【選択図】図１
2008205065.tif 000002
【特許請求の範囲】
【請求項１】
シリコン酸化膜と、
前記シリコン酸化膜の上に設けられ、前記シリコン酸化膜よりも誘電率が高い金属シリケート絶縁膜と、
前記金属シリケート絶縁膜の上に設けられたゲート電極と、
を備え、
前記金属シリケート絶縁膜における、前記ゲート電極と接する側の金属元素の組成比率が、前記シリコン酸化膜と接する側の金属元素の組成比率よりも低いことを特徴とする半導体装置。
【請求項２】
前記金属シリケート絶縁膜における前記ゲート電極と接する側の、金属元素／（金属元素＋シリコン元素）比は、１パーセント以上６パーセント以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
金属シリケート絶縁膜と、
前記金属シリケート絶縁膜の上に設けられ、少なくとも一部の領域にボロンを含んだニッケルシリサイドゲート電極と、
を備え、
前記金属シリケート絶縁膜における前記ニッケルシリサイドゲート電極と接する側の、金属元素／（金属元素＋シリコン元素）比が、０パーセントより大きく３０パーセント以下であることを特徴とする半導体装置。
【請求項４】
金属シリケート絶縁膜と、
前記金属シリケート絶縁膜の上に設けられたシリコン窒化膜と、
前記シリコン窒化膜の上に設けられ、少なくとも一部の領域にボロンを含んだニッケルシリサイドゲート電極と、
を備えたことを特徴とする半導体装置。
【請求項５】
シリコン酸化膜の表面に、金属原料ガスとシリコン原料ガスと酸素原料ガスとを供給して、前記シリコン酸化膜の上に、前記シリコン酸化膜よりも誘電率が高い金属シリケート絶縁膜を堆積させ、前記金属シリケート絶縁膜の上にゲート電極を形成する半導体装置の製造方法であって、
前記金属シリケート絶縁膜を堆積させていく途中で、前記金属原料ガスの供給量を減らすことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にゲート絶縁膜に金属シリケート絶縁膜を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
大規模集積回路の微細化に伴いゲート絶縁膜の薄膜化が要求されている。従来用いられてきたシリコン酸化膜やシリコン酸窒化膜では、薄膜化によりリーク電流が増大するため、薄膜化に限界がある。そこで、誘電率が、シリコン酸化膜やシリコン酸窒化膜よりも高い金属シリケート膜あるいはこの窒化膜をゲート絶縁膜に用いて、物理膜厚を厚くすることによりリーク電流を抑制しつつ、トランジスタの電流駆動能力低下の抑制を図らんとすることが提案されている。金属シリケート膜の中でも、ハフニウムシリケート膜はその高い耐熱性、高キャリア移動度において他の材料より優れており、研究開発が進められている。例えば、特許文献１には、ＨｆＳｉＯＮ膜を用いたゲート絶縁膜が開示されている。
【０００３】
しかし、ＨｆＳｉＯＮ膜をゲート絶縁膜として用い、ゲート電極として多結晶シリコンを用いた場合に、ハフニウムとシリコンとが反応してゲート電極がシリサイド化することで、しきい値電圧が変動してしまう問題が懸念されている。
【０００４】
また、微細化が進むにつれ、多結晶シリコンに代わり、ゲート空乏層の生じないニッケルシリサイドゲート電極を採用することも提案されている。しかし、不純物としてボロンを含むニッケルシリサイドゲート電極と、ハフニウムシリケート絶縁膜とを組み合わせると、ゲート電極中のニッケルがゲート絶縁膜を突き抜けてシリコン基板中へ拡散し、ゲートリーク電流が増大するという問題がある。
【特許文献１】特開２００５−２１７２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、安定した特性が得られる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、シリコン酸化膜と、前記シリコン酸化膜の上に設けられ、前記シリコン酸化膜よりも誘電率が高い金属シリケート絶縁膜と、前記金属シリケート絶縁膜の上に設けられたゲート電極と、を備え、前記金属シリケート絶縁膜における、前記ゲート電極と接する側の金属元素の組成比率が、前記シリコン酸化膜と接する側の金属元素の組成比率よりも低いことを特徴とする半導体装置が提供される。
【０００７】
また、本発明の他の一態様によれば、金属シリケート絶縁膜と、前記金属シリケート絶縁膜の上に設けられ、少なくとも一部の領域にボロンを含んだニッケルシリサイドゲート電極と、を備え、前記金属シリケート絶縁膜における前記ニッケルシリサイドゲート電極と接する側の、金属元素／（金属元素＋シリコン元素）比が、０パーセントより大きく３０パーセント以下であることを特徴とする半導体装置が提供される。
【０００８】
また、本発明のさらに他の一態様によれば、金属シリケート絶縁膜と、前記金属シリケート絶縁膜の上に設けられたシリコン窒化膜と、前記シリコン窒化膜の上に設けられ、少なくとも一部の領域にボロンを含んだニッケルシリサイドゲート電極と、を備えたことを特徴とする半導体装置が提供される。
【０００９】
また、本発明のさらに他の一態様によれば、シリコン酸化膜の表面に、金属原料ガスとシリコン原料ガスと酸素原料ガスとを供給して、前記シリコン酸化膜の上に、前記シリコン酸化膜よりも誘電率が高い金属シリケート絶縁膜を堆積させ、前記金属シリケート絶縁膜の上にゲート電極を形成する半導体装置の製造方法であって、前記金属シリケート絶縁膜を堆積させていく途中で、前記金属原料ガスの供給量を減らすことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、安定した特性が得られる半導体装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照し、本発明の実施形態について説明する。
【００１２】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置における要部断面構造を例示する模式図である。図１は、例えば酸化シリコンからなる素子分離領域４によって他の素子と絶縁分離されたひとつの素子の断面構造を表す。
【００１３】
本実施形態に係る半導体装置は、シリコン層（シリコン基板）１上に、ゲート絶縁膜５〜７を介してゲート電極８が設けられたＭＩＳ（Metal Insulator Semiconductor）構造を有する。
【００１４】
シリコン層１の表層部には、この表層部と逆の導電型の深い不純物拡散領域２ａ及び浅い不純物拡散２ｂが選択的に形成されている。これら不純物拡散領域２ａ、２ｂは、ＭＩＳ構造部をマスクとしたイオン注入工程及びこの後の熱拡散工程により自己整合的に形成される。不純物拡散領域２ａはソース／ドレイン領域として機能し、その表面には低抵抗化のために金属のシリコン化合物領域３が形成されている。
【００１５】
不純物拡散領域２ｂ間のシリコン層１表層部は、チャネル形成領域として機能し、このチャネル形成領域の上に、ゲート絶縁膜５〜７を介してゲート電極８が設けられている。ゲート電極８及びゲート絶縁膜５〜７の側壁には、例えば酸化シリコンからなるサイドウォール絶縁膜９が設けられている。
【００１６】
本実施形態では、ゲート絶縁膜として、シリコン酸化膜と、シリコン酸化膜よりも誘電率が高いいわゆるｈｉｇｈ−ｋ膜として金属シリケート絶縁膜（窒化されたものも含む）を用いている。金属シリケート絶縁膜は、例えばハフニウムシリケート絶縁膜であり、さらに詳しくは窒素を含むＨｆＳｉＯＮ膜である。
【００１７】
チャネル形成領域の表面上には、例えば熱酸化法で形成されたシリコン酸化膜５が形成されている。シリコン酸化膜５の上には、Ｈｆ／（Ｈｆ＋Ｓｉ）比が例えば５０パーセント以上のＨｆＳｉＯＮ膜６が形成され、ＨｆＳｉＯＮ膜６の上には、ＨｆＳｉＯＮ膜６よりもＨｆ／（Ｈｆ＋Ｓｉ）比が低いＨｆＳｉＯＮ膜７が形成されている。ＨｆＳｉＯＮ膜７の上に、例えば多結晶シリコンからなるゲート電極８が形成されている。
【００１８】
ＨｆＳｉＯＮ膜６、７は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法にて、ＨｆＳｉＯ膜を形成した後、そのＨｆＳｉＯ膜を窒化処理して得られる。
【００１９】
例えば６５０℃に加熱されたシリコンウェーハ（表面にシリコン酸化膜５が形成されている）を、サセプタ上に置き、そのウェーハ表面に、ハフニウム原料ガスとして例えばテトラジエチルアミノハフニウムガスと、シリコン原料ガスとして例えばジエチルシランガスと、酸素ガスと、を供給することにより、まず、Ｈｆ組成比率の高いＨｆＳｉＯ膜を形成し、途中で、ハフニウム原料ガスの供給量を減らすことで、Ｈｆ組成比率の高いＨｆＳｉＯ膜上に、これよりもＨｆ組成比率が低いＨｆＳｉＯ膜を連続的に形成する。
【００２０】
このプロセスの場合、ハフニウム原料ガスの供給量の変化だけでＨｆ組成比率の高いＨｆＳｉＯ膜上に、Ｈｆ組成比率の低いＨｆＳｉＯ膜を形成することができ、先に形成されるＨｆ組成比率の高いＨｆＳｉＯ膜にダメージを与えない。なお、ＨｆＳｉＯ膜は、ＭＯＣＶＤ法に限らず、ＡＬＤ（Atomic Layer Deposition）法、スパッタ法などで形成してもよい。
【００２１】
ＨｆＳｉＯ膜の形成後、これを窒化処理する。例えばプラズマ窒化法、もしくは加熱したウェーハ表面にアンモニアガスを供給するアンモニア窒化法などで、ＨｆＳｉＯ膜中に窒素を導入し、その後、例えば、酸素ガスを０．１パーセントの割合で含む窒素ガス中でアニール処理を行い、ＨｆＳｉＯＮ膜６、７が得られる。
【００２２】
図２は、本実施形態に係る半導体装置におけるＭＩＳ構造部のＴＥＭ（Transmission Electron Microscope）像を表す。  
Ｈｆ組成比率の高いＨｆＳｉＯＮ膜６から、シリコン酸化膜５及びＨｆ組成比率の低いＨｆＳｉＯＮ膜７へのハフニウム原子の拡散は見られず、シリコン酸化膜５、ＨｆＳｉＯＮ膜６およびＨｆＳｉＯＮ膜７の比較的はっきりとした境界の３層構造が確認できる。
【００２３】
図３は、ＲＢＳ（Rutherford Backscattering Spectrometory）法により測定したゲート絶縁膜５〜７中の原子プロファイルを表す。  
横軸は、ゲート電極８と、Ｈｆ組成比率の低いＨｆＳｉＯＮ膜７との境界を基準（ゼロ）とした場合における基板方向への深さ（ｎｍ）を表し、縦軸は、Ｓｉ、Ｏ、Ｈｆ、Ｎの各原子の原子パーセントを表す。また、図３中、［Low-Hf層］はＨｆ組成比率の低いＨｆＳｉＯＮ膜７を表し、［High-Hf層］はＨｆ組成比率の高いＨｆＳｉＯＮ膜６を表し、ＳｉＯ２膜はシリコン酸化膜５を表す。
【００２４】
本実施形態によれば、シリコン酸化膜５の上に、シリコン酸化膜５よりも誘電率が高いＨｆＳｉＯＮ膜６、７を設けているため、リーク電流を抑制するべく厚い絶縁膜厚（物理膜厚）としつつ、薄い酸化膜と同等の電気的換算膜厚を実現し、電流駆動能力の低下を抑制できる。この観点から、シリコン酸化膜５と接する側のＨｆ組成比率の高いＨｆＳｉＯＮ膜６における、Ｈｆ／（Ｈｆ＋Ｓｉ）比は、５０パーセント以上とすることが望ましい。
【００２５】
そして、本実施形態では、ゲート電極８と接する側のＨｆＳｉＯＮ膜７におけるＨｆ組成比率を、シリコン酸化膜５と接する側のＨｆＳｉＯＮ膜６におけるＨｆ組成比率よりも低くすることで、ハフニウムと、ゲート電極材料である多結晶シリコン（ポリシリコン）との反応を抑制できる。この結果、ゲート電極８のシリサイド化によるしきい値電圧の変動（上昇）を抑制できる。
【００２６】
本発明者等は、鋭意検討の結果、ＨｆＳｉＯＮ膜７における、Ｈｆ／（Ｈｆ＋Ｓｉ）比を６パーセント以下とすれば、しきい値電圧の変動抑制に十分な効果が得られるとの知見を得た。また、ＨｆＳｉＯＮ膜７における、Ｈｆ／（Ｈｆ＋Ｓｉ）比が１パーセントより小さくなると、リーク電流の増大をまねくとの知見も得た。したがって、ゲート電極８と接する側のＨｆＳｉＯＮ膜７における、Ｈｆ／（Ｈｆ＋Ｓｉ）比は、１パーセント以上６パーセント以下が望ましい。
【００２７】
前述したように、ＨｆＳｉＯＮ膜６、７は、Ｈｆ組成比率の異なる２層のＨｆＳｉＯ膜を先に形成した後、それらＨｆＳｉＯ膜を窒化して得られるが、窒素はシリコンと結合しやすい傾向があるため、ポリシリコンからなるゲート電極８に接しシリコン含有量のより多いＨｆＳｉＯＮ膜７に窒素が多くパイルアップした構造が得られる。すなわち、窒素をチャネル形成領域から遠ざけることができ、チャネルにおけるキャリア移動度を向上させることができる。
【００２８】
図４は、ゲート絶縁膜として、Ｈｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）７をゲート電極と接する側に設けた場合（本実施形態）、Ｈｆ組成の低いＨｆＳｉＯＮ膜７を設けなかった場合、シリコン酸化膜（ＳｉＯ２膜）５のみとした場合のそれぞれについて、電子移動度を表すグラフ図である。横軸は、実効移動度Ｅｅｆｆ（ＭＶ／ｃｍ）を表し、縦軸は、電界効果移動度μｅｆｆ（ｃｍ２／Ｖ・ｓ）を表す。
【００２９】
図４より、Ｈｆ組成比率の低いＨｆＳｉＯＮ膜７をゲート電極と接する側に設けた方が、設けない場合よりも電子移動度が向上する。これは、移動度の低下要因である窒素が基板（チャネル形成領域）から遠ざけられた効果によるものである。また、ゲート絶縁膜表面のハフニウム濃度が低下することにより、フェルミレベルエネルギーのピニング抑制効果も得られる。
【００３０】
図５は、ｐ型ＭＩＳのＩＶ特性図である。横軸は、ゲート電圧Ｖｇ（Ｖ）を表し、縦軸は、ドレイン電流Ｉｄ（Ａ）を表す。  
Ｈｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）７をゲート電極と接する側に設けることで、ハフニウムと、ゲート電極の多結晶シリコンとの反応が抑制され、ｐ型ＭＩＳのしきい値電圧が正方向にシフトし、フェルミレベルエネルギーのピニングが抑制されていることがわかる。
【００３１】
図６は、ｎ型ＭＩＳにおいて、ストレス電圧Ｖｇ（Ｖ）をかけてしきい値電圧Ｖｔｈが５０（ｍＶ）変動するまでの時間（寿命）を表すＰＢＴＩ（positive bias temperature instabilities）特性図である。  
図７は、ｐ型ＭＩＳにおいて、ストレス電圧Ｖｇ（Ｖ）をかけてしきい値電圧Ｖｔｈが５０（ｍＶ）変動するまでの時間（寿命）を表すＮＢＴＩ（negative bias temperature instabilities）特性図である。  
図８は、ストレス電圧Ｖｇ（Ｖ）をかけたときのゲート絶縁膜の経時的破壊寿命を表すＴＤＤＢ（time dependent dielectric breakdown）特性図である。
【００３２】
これら図６〜８より、Ｈｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）７をゲート電極と接する側に設けた方が、設けない場合よりも、寿命を向上でき、長期信頼性に優れていることがわかる。
【００３３】
なお、ゲート電極８としては、多結晶シリコン以外にも、例えば、タングステン（Ｗ）、ルテニウム（Ｒｕ）、炭化タンタル（ＴａＣ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、レニウム（Ｒｅ）などを用いてもよい。
【００３４】
［第２の実施形態］
図９は、本発明の第２の実施形態に係る半導体装置における要部断面構造を例示する模式図である。図９は、例えば酸化シリコンからなる素子分離領域２４によって絶縁分離されて隣接するｎ型ＭＩＳ４０ａ及びｐ型ＭＩＳ４０ｂの断面構造を表す。  
図１０は、同半導体装置におけるＭＩＳ構造部の拡大模式断面図である。
【００３５】
本実施形態に係る半導体装置は、シリコン層（シリコン基板）２１上に、ゲート絶縁膜２６、２７を介してゲート電極３８が設けられたＭＩＳ（Metal Insulator Semiconductor）構造を有する。
【００３６】
シリコン層２１の表層部には、この表層部と逆の導電型の深い不純物拡散領域２２及び浅い不純物拡散２０が選択的に形成されている。これら不純物拡散領域２２、２０は、ＭＩＳ構造部をマスクとしたイオン注入工程及びこの後の熱拡散工程により自己整合的に形成される。不純物拡散領域２２はソース／ドレイン領域として機能し、その表面には低抵抗化のために金属のシリコン化合物領域２３が形成されている。
【００３７】
ｎ型ＭＩＳ４０ａにおいては、シリコン層２１表層部はｐ型に形成され、その表面にｎ型の不純物拡散領域（ソース／ドレイン領域）２２が形成される。ｐ型ＭＩＳ４０ｂにおいては、シリコン層２１表層部はｎ型に形成され、その表面にｐ型の不純物拡散領域（ソース／ドレイン領域）２２が形成される。
【００３８】
不純物拡散領域２０間のシリコン層２１表層部は、チャネル形成領域として機能し、このチャネル形成領域の上に、ゲート絶縁膜２６、２７を介してゲート電極３８が設けられている。ゲート電極３８及びゲート絶縁膜２６、２７の側壁には、例えば酸化シリコンからなるサイドウォール絶縁膜２９が設けられ、そのサイドウォール絶縁膜２９を覆うように層間絶縁膜３０が設けられている。
【００３９】
本実施形態では、ゲート絶縁膜として、シリコン酸化膜よりも誘電率が高いいわゆるｈｉｇｈ−ｋ膜として金属シリケート絶縁膜（窒化されたものも含む）を用いている。金属シリケート絶縁膜は、例えばハフニウムシリケート絶縁膜であり、さらに詳しくは窒素を含むＨｆＳｉＯＮ膜である。
【００４０】
チャネル形成領域の表面上には、図１０に表すように、例えば熱酸化法で形成されたシリコン酸化膜２５が形成されている。シリコン酸化膜２５の上には、ＨｆＳｉＯＮ膜２６、２７が形成されている。ＨｆＳｉＯＮ膜２６、２７において、ゲート電極３８と接する側のＨｆＳｉＯＮ膜２７のＨｆ／（Ｈｆ＋Ｓｉ）比は、シリコン酸化膜２５と接する側のＨｆＳｉＯＮ膜２６のＨｆ／（Ｈｆ＋Ｓｉ）比よりも低い。ゲート電極３８と接する側のＨｆＳｉＯＮ膜２７のＨｆ／（Ｈｆ＋Ｓｉ）比は、例えば、０パーセントより大きく３０パーセント以下である。
【００４１】
ＨｆＳｉＯＮ膜２７の上には、ゲート電極３８が形成されている。ゲート電極３８は、多結晶シリコンを堆積・加工した後に、上部からニッケルを拡散させてシリサイド化反応を起こさせて得られるニッケルシリサイドゲート電極である。
【００４２】
図１１〜図１３は、本実施形態に係る半導体装置の製造方法を表す工程断面図である。
【００４３】
まず、シリコン層（シリコン基板）２１の表層部に、素子分離領域２４を形成する。これは以下のようにして形成される。
【００４４】
シリコン層２１表面上にバッファ膜を介してマスクとなるシリコン窒化膜を堆積させる。次に、パターニングされたレジストを用いて、シリコン窒化膜、バッファ膜、シリコン層２１を所定の深さまで選択的にエッチングする。レジストを除去した後、全面にシリコン酸化膜を堆積させた後、例えばＣＭＰ（Chemical Mechanical Polishing）法などで平坦化する。この後、シリコン窒化膜マスクを除去することで、ＳＴＩ（Shallow Trench Isolation）構造の素子分離領域２４が得られる。
【００４５】
次に、希釈フッ酸前処理を行った後、基板表面をわずかに酸化してシリコン酸化膜からなる界面層を形成する。次に、例えば、例えばＭＯＣＶＤ法により、Ｈｆ／（Ｈｆ＋Ｓｉ）比が５０パーセント以上のハフニウムシリケート（ＨｆＳｉＯＮ）膜を３（ｎｍ）程度堆積させる。必要に応じて、酸素を含んだアニール等の熱処理、窒化処理により、堆積したハフニウムシリケート膜の膜質を改質し、ＨｆＳｉＯＮ膜２６が形成される。次に、Ｈｆ／（Ｈｆ＋Ｓｉ）比が１０パーセント程度のハフニウムシリケート膜を１（ｎｍ）程度、同様の成膜方法でＨｆＳｉＯＮ膜２６上に堆積させ、必要に応じて熱処理などの膜質改善を行い、ＨｆＳｉＯＮ膜２７が形成される。
【００４６】
次に、ＨｆＳｉＯＮ膜２７全面に、多結晶シリコン膜２８を堆積させる。多結晶シリコン膜２８の厚さは、例えば１００（ｎｍ）である。なお、多結晶シリコンに代えて、非結晶（アモルファス）シリコンを用いてもよい。
【００４７】
次に、例えばシリコン窒化膜からなるマスク３２を用いて、図１１に表すように、マスク３２、多結晶シリコン膜２８、ＨｆＳｉＯＮ膜２７、２６を加工し、ゲートパターンを形成する。
【００４８】
次に、エクステンション領域（ＬＤＤ：Lightly Doped Drain領域）用のイオン注入を行った後、ゲートパターンの側壁にサイドウォール絶縁膜２９（図１２）を形成し、この後、ソース／ドレイン領域用のイオン注入を行う。このとき、ｐ型ＭＩＳでは、ゲート電極中に不純物であるボロンが注入される。
【００４９】
続いて、イオン注入のダメージ回復と不純物の活性化のためのアニールを行うことで、図１２に表すように、浅い不純物拡散領域（エクステンション領域）２０及び深い不純物拡散領域（ソース／ドレイン領域）２２が形成される。次に、必要に応じて、ソース／ドレイン領域２２の低抵抗化のために、ソース／ドレイン領域２２の表面をシリサイド化して、その表面に金属のシリコン化合物領域２３を形成する。
【００５０】
次に、全面に、シリコン窒化膜ライナーを薄く堆積させ、さらに酸化膜などの絶縁膜３０（図１３）を堆積させた後、ＣＭＰ法等により平坦化を行う。このとき、ゲートパターン上のシリコン窒化膜マスク３２の上面が露出する。そのマスク３２を、異方性エッチング処理し、図１３に表すように、多結晶シリコン層２８を露出させる。その露出した多結晶シリコン層２８表面を前処理により表面処理（洗浄処理）した後、シリサイド材料としてニッケルを全面に堆積させる。この後、例えば、５００〜６５０℃程度の熱工程により多結晶シリコンとニッケルとをゲート絶縁膜界面まで全領域で反応させ、さらに未反応の余剰のニッケルを、硫酸と過酸化水素との混合液を用いて除去し、ニッケルフルシリサイドゲート電極３８（図９）が得られる。
【００５１】
ゲート絶縁膜としてハフニウムシリケート絶縁膜を採用した場合において、多結晶シリコンにニッケルを拡散させてシリサイド化反応させるとき、例えばｐ型ＭＩＳにおけるゲート電極に含まれているボロンがゲート絶縁膜界面に偏積し、その界面付近のボロン濃度が上昇し、これによって、図１６のＴＥＭ（Transmission Electron Microscope）像に表されるように、ゲート電極中のニッケルがゲート絶縁膜を突き抜けてシリコン基板中に拡散し、ゲートリーク電流が増大する問題がある。
【００５２】
しかし、本実施形態では、ゲート絶縁膜におけるゲート電極と接する側に、Ｈｆ組成比率の低い（Ｈｆ／（Ｈｆ＋Ｓｉ）比が３０パーセント以下の）ＨｆＳｉＯＮ膜２７を設けているため、ゲート電極に含まれるニッケルがゲート絶縁膜を突き抜けてシリコン基板中に拡散することを抑制でき、ゲートリークなどの不良が生じない。この結果、低リーク電流を確保しつつ薄膜化されたゲート構造を歩留まりよく形成することができる。
【００５３】
［第３の実施形態］
本実施形態では、ハフニウムシリケート膜の形成にあたって、まず、シリコン基板表面を露出させ、界面酸化膜を形成した後、ハフニウムシリケート膜を堆積させる。このとき、ハフニウム原料ガスの供給流量をコントロール（徐々に減らす）ことで、ゲート電極との界面となる表面側のＨｆ組成比率を低下させたハフニウムシリケート膜を形成することができる。ハフニウムシリケート膜において、Ｈｆ組成比率が表面側で低いが、膜厚としては厚くなるため、膜質改善の熱処理は例えば熱処理時間や窒化時間をコントロールすることで、Ｈｆが一定濃度のハフニウムシリケート絶縁膜と同等の性能を持たせることができる。
【００５４】
また、ハフニウム原料ガスの供給量のコントロールだけで、ハフニウムシリケート膜中のＨｆ組成比率を変えるため、膜ダメージを抑制できる。
【００５５】
本実施形態においても、ゲート絶縁膜におけるゲート電極と接する側のＨｆ組成比率が低いため、ゲート電極に含まれるニッケルがゲート絶縁膜を突き抜けてシリコン基板中に拡散することを抑制でき、ゲートリークなどの不良が生じない。
【００５６】
［第４の実施形態］
図１４は、本発明の第４の実施形態に係る半導体装置におけるＭＩＳ構造部の拡大模式断面図である。
【００５７】
本実施形態では、ゲート絶縁膜として、シリコン酸化膜よりも誘電率が高いいわゆるｈｉｇｈ−ｋ膜としてハフニウムシリケート絶縁膜（窒化されたものも含む）及びシリコン窒化膜を用いている。
【００５８】
チャネル形成領域の表面上には、図１４に表すように、例えば熱酸化法で形成されたシリコン酸化膜２５が形成されている。シリコン酸化膜２５の上には、ＨｆＳｉＯＮ膜２６が形成されている。ＨｆＳｉＯＮ膜２６におけるＨｆ／（Ｈｆ＋Ｓｉ）比は、例えば５０パーセント以上である。ＨｆＳｉＯＮ膜２６の上には、シリコン窒化膜３７が形成されている。シリコン窒化膜３７は、ＨｆＳｉＯＮ膜２６を形成した後に、例えば０．５（ｎｍ）程度堆積される。
【００５９】
シリコン窒化膜３７の上には、ゲート電極３８が形成されている。ゲート電極３８は、多結晶シリコンを堆積・加工した後に、上部からニッケルを拡散させてシリサイド化反応を起こさせて得られるニッケルシリサイドゲート電極である。
【００６０】
本実施形態によれば、ゲート絶縁膜におけるゲート電極と接する側に、ハフニウムを含まないシリコン窒化膜を設けたため、ゲート電極に含まれるニッケルがゲート絶縁膜を突き抜けてシリコン基板中に拡散することを抑制でき、ゲートリークなどの不良が生じない。また、シリコン窒化膜は、トランジスタのチャネルプロファイルをできるだけ急峻に保つべく低温で成膜できる利点を有する。
【００６１】
本発明者等は、ゲート絶縁膜においてゲート電極と接する側にＨｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）２７を設けた構造（第２、３の実施形態）、ゲート絶縁膜においてゲート電極と接する側にシリコン窒化膜３７を設けた構造（第４の実施形態）、第２の実施形態のゲート絶縁膜においてＨｆ組成比率の低いＨｆＳｉＯＮ膜２７を設けなかった構造（比較例）の各構造についてリーク電流の測定を行った。
【００６２】
図１５は、その結果を表すグラフ図であり、横軸はゲート電圧（Ｖ）を、縦軸はリーク電流（Ａ／ｃｍ２）を表す。  
この結果より、ゲート絶縁膜においてゲート電極と接する側に、Ｈｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）２７や、シリコン窒化膜３７を設けることで、これらを設けなかった場合（比較例）に比べて、大幅にリーク電流を低減できている。
【００６３】
前述した第２〜第３の実施形態において、ゲート電極のシリサイド化の方法については特に制限はない。例えば、シリサイド化の熱工程は１回のアニールだけでなく、複数回のアニールに分けて行ってもよい。この場合、ニッケルとシリコンの必要量は１ステップアニールの場合と異なる場合がある。また、ニッケルの必要量は、形成するシリサイド組成と多結晶シリコンとの関係によるが、特に依存性はない。また、ゲート電極のすべての部分が完全にシリサイド化（フルシリサイド化）されている必要はなく、一部分でニッケルが基板表面に接し、かつボロンが存在する構造でもよい。その場合は必ずしもトランジスタのゲート電極としての役割をしなくてもよい。
【００６４】
図１３に表す層間絶縁膜（酸化膜）３０の平坦化工程では、ゲートパターン上部の多結晶シリコンまたはシリコン窒化膜マスクを直接露出させずに、酸化膜３０をわずかに残した状態でＣＭＰ法によるエッチングをストップさせ、その後、ＲＩＥ等のエッチングでゲートパターンを露出させてもよい。
【００６５】
基板は通常のシリコン基板だけでなく、絶縁膜上にシリコン活性層を形成したＳＯＩ（Silicon On Insulator）基板を用いることができる。基板の面方位も限定せず、シリコン基板を種にシリコンを成長させた基板でもよい。
【００６６】
また、本発明は、平面型トランジスタに限らず、フィン型などのチャネル・ゲート電極部分が立体構造を持ったトランジスタにも適用できる。また、ＭＩＳ構造部の側壁構造も特に限定することはない。
【００６７】
また、本発明において、金属シリケート絶縁膜における金属としては、ハフニウム（Ｈｆ）以外にも、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）などを用いることができる。それら金属のシリケート絶縁膜を用いた場合でも、前述したハフニウムシリケート絶縁膜を用いた場合と同様の効果が得られると推測される。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態に係る半導体装置における要部断面構造を例示する模式図である。
【図２】同第１の実施形態に係る半導体装置におけるＭＩＳ構造部のＴＥＭ（Transmission Electron Microscope）像を表す図である。
【図３】ＲＢＳ（Rutherford Backscattering Spectrometory）法により測定した、同第１の実施形態に係る半導体装置におけるゲート絶縁膜中の原子プロファイルを表す図である。
【図４】ゲート絶縁膜として、Ｈｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）をゲート電極と接する側に設けた場合、Ｈｆ組成の低いＨｆＳｉＯＮ膜を設けなかった場合、シリコン酸化膜のみとした場合のそれぞれについて、電子移動度を表すグラフ図である。
【図５】ｐ型ＭＩＳのＩＶ特性図である。
【図６】ｎ型ＭＩＳにおいて、ストレス電圧Ｖｇ（Ｖ）をかけてしきい値電圧Ｖｔｈが５０（ｍＶ）変動するまでの時間（寿命）を表すＰＢＴＩ（positive bias temperature instabilities）特性図である。
【図７】ｐ型ＭＩＳにおいて、ストレス電圧Ｖｇ（Ｖ）をかけてしきい値電圧Ｖｔｈが５０（ｍＶ）変動するまでの時間（寿命）を表すＮＢＴＩ（negative bias temperature instabilities）特性図である。
【図８】ストレス電圧Ｖｇ（Ｖ）をかけたときのゲート絶縁膜の経時的破壊寿命を表すＴＤＤＢ（time dependent dielectric breakdown）特性図である。
【図９】本発明の第２の実施形態に係る半導体装置における要部断面構造を例示する模式図である。
【図１０】同第２の実施形態に係る半導体装置におけるＭＩＳ構造部の拡大模式断面図である。
【図１１】同第２の実施形態に係る半導体装置の製造方法を表す工程断面図である。
【図１２】図１１に続く工程断面図である。
【図１３】図１２に続く工程断面図である。
【図１４】本発明の第４の実施形態に係る半導体装置におけるＭＩＳ構造部の拡大模式断面図である。
【図１５】ゲート絶縁膜においてゲート電極と接する側にＨｆ組成比率の低いＨｆＳｉＯＮ膜（Low-Hf層）を設けた構造、ゲート絶縁膜においてゲート電極と接する側にシリコン窒化膜を設けた構造、ゲート絶縁膜においてＨｆ組成比率の低いＨｆＳｉＯＮ膜２７を設けなかった構造の各構造についてリーク電流の測定を行った結果を表すグラフ図である。
【図１６】ゲート電極中のニッケルがゲート絶縁膜を突き抜けてシリコン基板中に拡散した状態を表すＴＥＭ（Transmission Electron Microscope）像である。
【符号の説明】
【００６９】
５…シリコン酸化膜、６…ＨｆＳｉＯＮ膜、７…ＨｆＳｉＯＮ膜、８…ゲート電極、２５…シリコン酸化膜、２６…ＨｆＳｉＯＮ膜、２７…ＨｆＳｉＯＮ膜、３７…シリコン窒化膜、３８…ニッケルシリサイドゲート電極、４０ａ…ｎ型ＭＯＳ、４０ｂ…ｐ型ＭＯＳ
【図１】
2008205065.tif 000003
【図３】
2008205065.tif 000004
【図４】
2008205065.tif 000005
【図５】
2008205065.tif 000006
【図６】
2008205065.tif 000007
【図７】
2008205065.tif 000008
【図８】
2008205065.tif 000009
【図９】
2008205065.tif 000010
【図１０】
2008205065.tif 000011
【図１１】
2008205065.tif 000012
【図１２】
2008205065.tif 000013
【図１３】
2008205065.tif 000014
【図１４】
2008205065.tif 000015
【図１５】
2008205065.tif 000016
【図２】
2008205065.tif 000017
【図１６】
2008205065.tif 000018