(57)【要約】【課題】小型化および高性能化に適した電子部品モジュールおよびその製造方法を提供する。【解決手段】本発明の電子部品モジュールＸ１は、配線基板１０と、配線基板１０上にて形成された受動素子２１，２２を含む受動素子群２０と、配線基板１０に実装されたデバイスチップ４１，４２とを備える。本発明の電子部品モジュール製造方法は、複数の電子部品モジュール形成区画を有する配線基板ウエハを作製する工程と、電子部品モジュール形成区画の各々において配線基板ウエハ上にて複数の受動素子２１，２２を形成する工程と、電子部品モジュール形成区画の各々において配線基板ウエハにデバイスチップ４１，４２を搭載する工程と、配線基板ウエハを分割する工程とを含む。【選択図】図１
2008060342.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板上にて形成された複数の受動素子を含む受動素子群と、
前記配線基板に実装された少なくとも一つのデバイスチップと、を備える電子部品モジュール。
【請求項２】
前記複数の受動素子は、前記配線基板上にて形成された多段コイルインダクタを含み、当該多段コイルインダクタは、多段配置された複数のコイルを有し、且つ、隣り合うコイル導線が空隙を介して離隔している、請求項１に記載の電子部品モジュール。
【請求項３】
前記多段コイルインダクタは、空隙を介して互いに離隔する複数のスパイラルコイルを有する、請求項２に記載の電子部品モジュール。
【請求項４】
更に立体配線を備え、当該立体配線は、前記配線基板に接して延びる第１配線部と、前記配線基板から離隔して当該配線基板に沿って延びる第２配線部と、前記配線基板の厚み方向に延びる第３配線部とを含む、請求項１から３のいずれか一つに記載の電子部品モジュール。
【請求項５】
前記デバイスチップは、前記受動素子群の上位に位置する、請求項１から４のいずれか一つに記載の電子部品モジュール。
【請求項６】
前記配線基板は、少なくとも一つの内部配線層を有する多層配線基板である、請求項１から５のいずれか一つに記載の電子部品モジュール。
【請求項７】
前記多層配線基板は、積層された複数のセラミック層を含む多層セラミック配線基板である、請求項６に記載の電子部品モジュール。
【請求項８】
前記配線基板は、当該配線基板を貫通するビアを有する、請求項１から７のいずれか一つに記載の電子部品モジュール。
【請求項９】
配線基板と、前記配線基板上に設けられた複数の受動素子を含む受動素子群と、前記配線基板に実装された少なくとも一つのデバイスチップと、を備える電子部品モジュールを製造するための方法であって、
複数の電子部品モジュール形成区画を有する配線基板ウエハを作製する工程と、
前記電子部品モジュール形成区画の各々において前記配線基板ウエハ上にて複数の受動素子を形成する工程と、
前記電子部品モジュール形成区画の各々において前記配線基板ウエハにデバイスチップを搭載する工程と、
前記配線基板ウエハを分割する工程と、を含む電子部品モジュール製造方法。
【請求項１０】
前記電子部品モジュール形成区画の各々において前記配線基板ウエハに封止キャップを搭載する工程を更に含む、請求項９に記載の電子部品モジュール製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば複数のデバイスチップおよび複数の受動部品を構成要素として含む、いわゆる電子部品モジュール、並びに、その製造方法に関する。
【背景技術】
【０００２】
情報社会を支える大型コンピュータ、パーソナルコンピュータ、および移動通信端末などの情報処理装置においては、処理速度の高速化、並びに、装置の小型化、多機能化、および小消費電力化などが進められている。このような性能向上は、主に、装置に組み込まれる多数の半導体デバイスの高集積化や高性能化（高速化、高機能化等）により図られるところ、半導体デバイスの高集積化や高性能化を図るための手段として、マルチチップモジュール（ＭＣＭ）技術が知られている。ＭＣＭ技術については、例えば下記の特許文献１，２に記載されている。
【０００３】
【特許文献１】特開平１０−２９４４２１号公報
【特許文献２】特開２０００−３６６５７号公報
【０００４】
ＭＣＭは、一般に、モジュール全体のベース基板たる配線基板と、ベアチップの状態で当該配線基板に実装された複数のデバイスチップと、複数の受動部品（キャパシタ、インダクタ、抵抗等）とを有する。また、ＭＣＭとしては、ＭＣＭ−Ｌ（MCM-Laminated）、ＭＣＭ−Ｃ（MCM-Ceramic）、およびＭＣＭ−Ｄ（MCM-Deposited）が知られている。これら３種類は、ベース基板たる配線基板の構成の違いに基づいて分類されたものである。
【０００５】
ＭＣＭ−Ｌは、樹脂材料のラミネート成形により得られた樹脂基板を用いて作製された配線基板を、モジュール全体のベース基板として有する。この配線基板は、樹脂基板の表面や内部に配線が作り込まれた構造を有し、このような配線基板に対してデバイスチップがベアチップの状態で実装される。受動部品は、一般に、表面実装部品として個別に製造されたうえで配線基板に実装される。受動部品は、配線基板内に設けられる場合もある。
【０００６】
ＭＣＭ−Ｌにおいて、表面実装部品として個別に製造された受動部品が配線基板に実装される構成を採用すると、当該モジュールについて充分に小型化することができない場合がある。表面実装型の受動部品は、所定の基板上ないし基板内に個別に作り込まれてチップ化されたものであるために比較的大きいからである。
【０００７】
また、ＭＣＭ−Ｌにおいて、受動部品が配線基板内に設けられる構成を採用すると、当該モジュールについて充分な性能が得られない場合がある。配線基板内の受動素子や配線の間、および、配線基板内の各キャパシタの一対の電極間には、配線基板を構成する樹脂材料（誘電体材料）が介在するところ、配線基板内のキャパシタにとっては、大きな静電容量を得るために当該樹脂材料の誘電率は大きい方が好ましいが、配線基板内における他の受動素子（特にインダクタ）と配線にとっては、受動素子や配線の間に生じ得る寄生容量を抑制するために当該樹脂材料の誘電率は小さい方が好ましい。このように、高性能化を図るうえで、矛盾する二つの特性が配線基板構成樹脂材料に要求される。加えて、配線基板内のインダクタにおいては、寄生容量の発生はＱ値の低下を招く。したがって、受動部品が配線基板内に設けられた構成を有するＭＣＭ−Ｌについては、充分な性能が得られない場合があるのである。
【０００８】
ＭＣＭ−Ｃは、セラミック基板を用いて製造された配線基板を、モジュール全体のベース基板として有する。ＭＣＭ−Ｃ用の配線基板としては、単層のセラミック基板上に厚膜配線が形成されたものや、表面に配線パターンが印刷された複数のセラミック基板が同時焼成により一体化されたものがあり、このような配線基板に対してデバイスチップがベアチップの状態で実装される。受動部品は、一般に、表面実装部品として個別に製造されたうえで配線基板に実装される。受動部品は、配線基板内に作り込まれる場合もある。
【０００９】
ＭＣＭ−Ｃにおいて、表面実装部品として個別に製造された受動部品が配線基板に実装される構成を採用すると、当該モジュールについて充分に小型化することができない場合がある。表面実装型の受動部品は、上述のように、所定の基板上ないし基板内に個別に作り込まれてチップ化されたものであり、比較的大きいからである。
【００１０】
また、ＭＣＭ−Ｃにおいて、受動部品が配線基板内に作り込まれる構成を採用すると、当該モジュールについて充分な性能が得られない場合がある。配線基板内の受動素子や配線の間、および、配線基板内の各キャパシタの一対の電極間には、配線基板を構成するセラミック材料（誘電体材料）が介在するところ、配線基板内のキャパシタにとっては、大きな静電容量を得るために当該セラミック材料の誘電率は大きい方が好ましいが、配線基板内における他の受動素子（特にインダクタ）と配線にとっては、受動素子や配線の間に生じ得る寄生容量を抑制するために当該セラミック材料の誘電率は小さい方が好ましい。このように、高性能化を図るうえで、矛盾する二つの特性が配線基板構成セラミック材料に要求される。加えて、配線基板内のインダクタにおいては、寄生容量の発生はＱ値の低下を招く。したがって、受動部品が配線基板内に作り込まれた構成を有するＭＣＭ−Ｃについては、充分な性能が得られない場合があるのである。
【００１１】
ＭＣＭ−Ｄは、セラミックや、シリコン、ガラスなどよりなる基材の上に薄膜積層技術により形成された多層配線構造を有する配線基板を、モジュール全体のベース基板として有する。多層配線構造は、一般に、複数の薄膜配線層、配線層間ごとの絶縁層、および配線層間を接続するビアを有する。このような多層配線構造を有する配線基板に対してデバイスチップがベアチップの状態で実装される。受動部品は、表面実装部品として個別に製造されたうえで配線基板に実装されるか、或は、多層配線構造内に作り込まれる。
【００１２】
ＭＣＭ−Ｄにおいて、表面実装部品として個別に製造された受動部品が配線基板に実装される構成を採用すると、上述のように表面実装部品が比較的大きいため、当該モジュールについて充分に小型化することができない場合がある。
【００１３】
また、ＭＣＭ−Ｄにおいて、受動部品が多層配線構造内に作り込まれる構成を採用すると、当該モジュールについて充分な性能が得られない場合がある。多層配線構造内の受動素子や配線の間、および、多層配線構造内の各キャパシタの一対の電極間には、絶縁層を構成する絶縁材料（誘電体材料）が介在するところ、多層配線構造内のキャパシタにとっては、大きな静電容量を得るために当該絶縁材料の誘電率は大きい方が好ましいが、多層配線構造内における他の受動素子（特にインダクタ）と配線にとっては、受動素子や配線の間に生じ得る寄生容量を抑制するために当該絶縁材料の誘電率は小さい方が好ましい。このように、高性能化を図るうえで、矛盾する二つの特性が多層配線構造内の絶縁材料に要求される。加えて、配線基板内のインダクタにおいては、寄生容量の発生はＱ値の低下を招く。したがって、受動部品が多層配線構造内に作り込まれた構成を有するＭＣＭ−Ｄについては、充分な性能が得られない場合があるのである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、以上のような事情の下で考え出されたものであり、小型化および高性能化に適したＭＣＭないし電子部品モジュール、およびその製造方法を提供することを、目的とする。
【００１５】
本発明の第１の側面によると電子部品モジュールが提供される。この電子部品モジュールは、配線基板と、配線基板上にて形成された複数の受動素子を含む受動素子群と、配線基板に実装された少なくとも一つのデバイスチップとを備える。配線基板上にて形成された複数の受動素子とは、表面実装部品として個別に製造されたうえで各々が配線基板に対して搭載された複数の受動素子ではなく、例えばマイクロマシニング技術を用いて、配線基板上に各受動素子の各部が順次形成されることにより、基板表面に直接的に形成された複数の受動素子である。また、本電子部品モジュールは、目的とする機能に応じて、インダクタや、キャパシタ、抵抗を受動素子として含んで設計される。
【００１６】
本電子部品モジュールの各受動素子は、配線基板上にて形成されたものあり、比較的大きな表面実装部品の形態で配線基板に対して搭載されたものではない。そのため、本電子部品モジュールは、各受動素子を基板表面の小領域内に設けるのに適し、従って、これら受動素子を含んで所定の受動回路を構成することのできる受動素子群を、基板表面の小領域内に設けるのに適する。このような電子部品モジュールは、モジュール自体の小型化に適する。
【００１７】
本電子部品モジュールの各受動素子は、樹脂材料やセラミック材料など誘電体材料内に埋め込まれたものではない。受動素子と受動素子の間や受動素子と配線（例えば配線基板表面に設けられている配線）の間には誘電体材料は介在しない。そのため、本電子部品モジュールでは、受動素子と受動素子の間や受動素子と配線の間に生じ得る寄生容量を抑制することができる。このような寄生容量の抑制は、各受動素子の高性能化の観点から好ましく、複数の受動素子がインダクタを含む場合には、当該インダクタのＱ値向上の観点から特に好ましい。このように、本電子部品モジュールは高性能化に適する。また、本電子部品モジュールでは、複数の受動部品がキャパシタを含む場合、キャパシタにおける一対の電極間に設けるべき誘電体層について、誘電率の高い材料を自由度高く選択することが可能である。このような点においても、本電子部品モジュールは高性能化に適する。
【００１８】
このように、本発明の第１の側面に係る電子部品モジュールは、小型化に適するとともに、高性能化に適するのである。このような電子部品モジュールは、情報処理装置など電子装置全体の小型化および高性能化に資する。
【００１９】
本電子部品モジュールにおける複数の受動素子がインダクタを含む場合、当該インダクタは、好ましくは、配線基板上にて形成された多段コイルインダクタである。好ましくは、当該多段コイルインダクタは、多段配置された複数のコイルを有し、且つ、隣り合うコイル導線が空隙を介して離隔している。より好ましくは、多段コイルインダクタは、空隙を介して互いに離隔する複数のスパイラルコイルを有する。このような多段コイルインダクタは、インダクタについて大きなインダクタンスを得るうえで好適であり、且つ、インダクタについて高いＱ値を得るうえで好適である。
【００２０】
好ましくは、本電子部品モジュールは更に立体配線を備え、当該立体配線は、配線基板に接して延びる第１配線部と、配線基板から離隔して当該配線基板に沿って延びる第２配線部と、配線基板の厚み方向に延びる第３配線部とを含む。これら３種類の配線部（第１〜第３配線部）の適宜の組み合せにより、受動素子と受動素子の間や、受動素子とデバイスチップの間を、自由度高く接続することが可能である。すなわち、本電子部品モジュールでは、配線基板上の各コンポーネント（受動素子，デバイスチップ）間の配線設計における自由度が高いのである。配線基板上での配線設計の自由度が高いことは、各コンポーネント間の配線長の最短化を実現するうえで好適であり、配線どうしの交差および配線と受動素子の交差を回避するうえで好適である。各コンポーネント間の配線長の最短化は、配線の高周波抵抗を抑制するのに好ましく、また、配線どうしの交差および配線とコイル導線の交差の回避は、当該交差構造に起因して電磁場相互誘導により配線やインダクタに誘導電流が生じてしまうのを抑制するのに、資する。これら、高周波抵抗の抑制および誘導電流の抑制は、各コンポーネント間を接続するための配線における損失を抑制するのに適している。そして、配線損失の抑制は、本電子部品モジュール全体において高いＱ値を実現して高性能化を達成するのに好適である。
【００２１】
好ましい実施の形態においては、デバイスチップは受動素子群の上位に位置する。本電子部品モジュールにおいては、配線基板上の所定領域内に複数の受動素子を受動素子群として高密度に配置することが可能であるところ、そのような受動素子群の上位にデバイスチップを配置することにより、配線基板上における受動素子群形成領域とデバイスチップ形成領域とを重複させることができる。したがって、デバイスチップが受動素子群の上位に位置する構成は、電子部品モジュールの小型化に資する。
【００２２】
他の好ましい実施の形態においては、配線基板は凹部を有し、デバイスチップは当該凹部に位置する。他の好ましい実施の形態においては、デバイスチップは配線基板の内部に位置する。これらの構成も、電子部品モジュールの小型化に資する。
【００２３】
好ましくは、少なくとも一つのデバイスチップは高周波フィルタを含む。高周波フィルタは、好ましくは、ＳＡＷフィルタ、ＦＢＡＲフィルタ、およびマイクロ機械振動型フィルタからなる群より選択される単一または複数のフィルタにより構成される。また、好ましくは、少なくとも一つのデバイスチップは半導体デバイスを含む。半導体デバイスは、信号を増幅するための増幅器を有してもよい。
【００２４】
好ましくは、配線基板は、少なくとも一つの内部配線層を有する多層配線基板である。このような構成は、デバイスチップおよび受動素子を配線基板上において高密度に配置するうえで好ましい。好ましい実施の形態では、多層配線基板は、積層された複数のセラミック層を含む多層セラミック配線基板である。他の好ましい実施の形態では、多層配線基板は、積層された複数の樹脂層を含む。多層配線基板たる配線基板は、好ましくは、内部配線層に接続するビアを有する。このビアは、例えば内部配線層間を電気的に接続する。
【００２５】
配線基板は、当該配線基板を貫通するビアを有してもよい。この場合、配線基板については、内部配線層を有しない構成を採用してもよい。
【００２６】
本電子部品モジュールは、更に封止用キャップを備えてもよい。本電子部品モジュールは、必要に応じて、配線基板上のデバイスチップおよび受動素子群などを封止するための封止用キャップを備える。
【００２７】
本発明の第２の側面によると、配線基板と、配線基板上に設けられた複数の受動素子を含む受動素子群と、配線基板に実装された少なくとも一つのデバイスチップと、を備える電子部品モジュールを製造するための方法が提供される。この方法は、複数の電子部品モジュール形成区画を有する配線基板ウエハを作製する工程と、電子部品モジュール形成区画の各々において配線基板ウエハ上にて複数の受動素子を形成する工程と、電子部品モジュール形成区画の各々において配線基板ウエハにデバイスチップを搭載する工程と、配線基板ウエハを分割する工程とを含む。
【００２８】
本方法によると、本発明の第１の側面に係る電子部品モジュールを適切に製造することができる。また、従来のシリコンウエハなどに代えて配線基板ウエハが用いられる本方法は、本発明の第１の側面に係る電子部品モジュールを大量生産するのに適する。
【００２９】
好ましくは、電子部品モジュール形成区画の各々において配線基板ウエハに封止キャップを搭載する工程を更に含む。このようにウエハレベルで封止工程を行うことは、電子部品モジュールの製造効率向上の観点から好ましい。
【発明を実施するための最良の形態】
【００３０】
図１は、本発明の第１の実施形態に係る電子部品モジュールＸ１の断面図である。電子部品モジュールＸ１は、配線基板１０と、受動素子群２０と、立体配線３０と、デバイスチップ４１，４２とを備える。
【００３１】
配線基板１０は、いわゆる多層セラミック配線基板であり、絶縁層１１と、配線パターン１２と、ビア１３と、外部接続用のパッド部１４とを有する。各絶縁層１１は、例えばＡｌ2Ｏ3よりなるセラミック層である。各配線パターン１２は、例えばＣｕ、Ａｇ、Ｗ、またはＭｏよりなり、所定のパターン形状を有して絶縁層１１間に埋設されている。各ビア１３は、例えばＣｕ、Ａｇ、Ｗ、またはＭｏよりなり、絶縁層１１を貫通して配線パターン１２に接続する。一部のビア１３は、配線パターン１２間を接続する。各パッド部１４は、例えばＣｕよりなり、配線基板１０における一方の面上に設けられている。各パッド部１４は、Ｎｉ母体およびその表面を被覆するＡｕ膜により構成されてもよい。複数のパッド部１４は、配線基板１０における、受動素子群２０が設けられている側とは反対の側にて、例えば図２に示すようにアレイ状に配されている。本発明における配線基板としては、このような多層セラミック配線基板たる配線基板１０に代えて多層プリント配線板を採用してもよい。多層プリント配線板を採用する場合、絶縁層は、ガラスクロスやカーボンファイバなどの基材とこれを包容する樹脂材料とからなり、このような絶縁層間に配線パターンが埋設される。
【００３２】
受動素子群２０は、配線基板１０上にて形成された複数のキャパシタ２１および複数のインダクタ２２を含む。各キャパシタ２１は、図１に示すように、第１電極２１ａと、第２電極２１ｂと、これらの間の誘電体層２１ｃとからなる積層構造を有する。第１電極２１ａは、配線基板１０上に設けられ、第２電極２１ｂは、配線基板１０から離隔して配線基板１０に沿って設けられている。第１電極２１ａは、例えば、所定の多層構造を有し、当該多層構造の各層には、Ｃｕ、Ａｕ、Ａｇ、およびＡｌから選択される金属が含まれる。第１電極２１ａの厚さは例えば０.２〜３μｍである。第２電極２１ｂは、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。第２電極２１ｂの厚さは例えば０.２〜１５μｍである。誘電体層２１ｃは、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる。誘電体層２１ｃの厚さは例えば０.１〜１μｍである。
【００３３】
各インダクタ２２は、多段コイルインダクタであり、各々、二段に配されたスパイラルコイル２２ａ，２２ｂと、これらを直列に接続する連絡部２２ｃとからなる。スパイラルコイル２２ａは、配線基板１０表面にパターン形成されたものであり、スパイラルコイル２２ｂは、配線基板１０から離隔している。図３は、多段コイルインダクタたるインダクタ２２の分解平面図である。インダクタ２２の各々において、スパイラルコイル２２ａ，２２ｂは、各々を流れる電流の方向が同一旋回方向となるような巻形状を有する。また、インダクタ２２の各々においては、隣り合うコイル導線は空隙を介して離隔している。スパイラルコイル２２ａ，２２ｂの厚さは好ましくは３μｍ以上であり、スパイラルコイル２２ａ，２２ｂ間の離隔距離は例えば１〜１００μｍである。このようなインダクタ２２は、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。
【００３４】
受動素子群２０は、配線基板１０上にて形成された受動素子として、これらキャパシタ２１およびインダクタ２２に加え、所定の高抵抗材料からなる抵抗を含んでもよい。
【００３５】
立体配線３０は、配線基板１０上の各コンポーネント（キャパシタ２１，インダクタ２２，デバイスチップ４１，４２）間および各コンポーネントと配線基板１０の間を電気的に接続するための配線であり、配線基板１０に接して延びる部位を有する第１配線部３１と、配線基板１０から離隔して配線基板１０に沿って延びる第２配線部３２と、配線基板１０の厚さ方向に延びる第３配線部３３と、パッド部３４とからなる。立体配線３０は、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。また、第１配線部３１および第２配線部３２の厚さは好ましくは３μｍ以上である。
【００３６】
デバイスチップ４１，４２の各々は、ベアチップの状態で配線基板１０に実装されたものであり、そのバンプ電極と立体配線３０のパッド部３４とが接合されている。本実施形態では、デバイスチップ４１，４２は受動素子群２０の上位に位置する。すなわち、配線基板１０上における受動素子群２０の形成領域と、デバイスチップ４１，４２の各々の形成領域とは、重複している。また、デバイスチップ４１，４２は、電子部品モジュールＸ１の設計に応じた所定の機能を有する。例えば、デバイスチップ４１，４２は高周波フィルタである。当該高周波フィルタは、例えば、ＳＡＷフィルタ、ＦＢＡＲフィルタ、およびマイクロ機械振動型フィルタからなる群より選択される単一または複数のフィルタにより構成される。デバイスチップ４１，４２は半導体デバイスであってもよい。当該半導体デバイスは、例えば、信号を増幅するための増幅器を有する。
【００３７】
図４から図９は、電子部品モジュールＸ１の製造方法の一例を表す。図４から図９においては、電子部品モジュールＸ１の製造過程を断面の変化で表す。当該断面は、加工が施されるウエハにおける単一の電子部品モジュール形成区画に含まれる複数の所定箇所の断面を、モデル化して連続断面としたものである。
【００３８】
電子部品モジュールＸ１の製造においては、まず、図４（ａ）に示すような配線基板ウエハ１０’を作製する。配線基板ウエハ１０’は、絶縁層１１、配線パターン１２、およびビア１３を含む多層配線構造を有するウエハであり、複数の電子部品モジュール形成区画を有する。また、電子部品モジュールＸ１は、例えば、一辺が１〜１０ｍｍの矩形形状を有し、５００〜１０００μｍの厚さを有する。配線基板ウエハ１０’において上述の受動素子群２０が形成される側の表面粗さＲｚは０.２μｍ以下である。
【００３９】
配線基板ウエハ１０’の作製においては、まず、グリーンシートたる複数のセラミック基板の各々において、ビア用の開口部を形成した後、当該ビア用開口部に導電ペーストを充填するとともに、セラミック基板表面に導電ペーストで配線パターンを印刷する。このような工程を経て用意された所定枚数のセラミック基板を積層し、当該積層体を加熱下にて厚み方向にプレスする。その後、所定の加熱処理により、当該積層体を一体焼成し、プリ配線基板ウエハ１０’’を得る（一体焼成を経ることにより、配線パターン１２およびビア１３が形成される）。
【００４０】
配線基板ウエハ１０’の作製においては、次に、プリ配線基板ウエハ１０’’の両面を研磨処理する。研磨処理の手法は、例えば、所定の研磨剤（薬液）を使用して行う機械的研磨を採用することができる。この研磨処理により、プリ配線基板ウエハ１０’’の反り及びうねりを低減する。本研磨処理では、反りについては好ましくは４０μｍ以下まで低減し、うねりについては充分になくなるまで低減する。
【００４１】
配線基板ウエハ１０’の作製においては、次に、プリ配線基板ウエハ１０’’において上述の受動素子群２０が形成される側の面を平滑化処理する。上述のようにして得られたプリ配線基板ウエハ１０’’の表面には凹凸（構成セラミック粒子のサイズや研磨剤による研磨作用に起因して生ずると考えられる）が存在するところ、セラミック材質の選定および研磨方法を最適化しても、プリ配線基板ウエハ１０’’表面の表面粗さＲｚは５μｍを大きくは下回らない。このような凹凸を有する表面には、上述の受動素子群２０に含まれる小サイズの各受動素子を適切に形成することはできない。例えば、表面粗さＲｚ５μｍ程度の凹凸を有する表面にキャパシタ２１を形成することを想定すると、上述のように相当程度に薄い第１電極２１ａおよび誘電体層２１ｃについて、当該凹凸表面においては適切な平坦性を確保しつつ形成することができず、従って、誘電体層２１ｃについて均等な厚さを実現することができず、その結果、キャパシタ２１について充分な耐圧特性を確保することが阻まれる。このような問題が生ずるのを回避するため、配線基板ウエハ１０’の作製においては、上述の研磨処理の後に所定の平滑化処理が必要なのである。
【００４２】
図１０は平滑化処理を表す。図１０では、平滑化処理が施されるプリ配線基板ウエハ１０’’の表面付近の部分拡大断面を示す。本平滑化処理では、上述の研磨処理を経たプリ配線基板ウエハ１０’’ないし表面の絶縁層１１における図１０（ａ）に示すような凹凸表面に、まず、図１０（ｂ）に示すように、薄い絶縁膜１６’を形成する。絶縁膜１６’の形成においては、プリ配線基板ウエハ１０’’の表面に絶縁コーティング液を薄く塗布して焼成する。絶縁コーティング液としては、例えばＳＯＧ（Spin-on-Glass）を用いることができる。塗布される絶縁コーティング液の厚さは例えば１μｍ以下である。このようして薄い絶縁膜１６’を形成することにより、プリ配線基板ウエハ１０’’表面における凹凸の程度を低減することができる。この後、このような絶縁膜形成工程を所定回数繰り返し、図１０（ｃ）に示すように、プリ配線基板ウエハ１０’’のセラミック素地表面の凸部を、絶縁膜１６’を重ねて形成された絶縁膜１６に埋没させる（図１０以外の図面では絶縁膜１６を表さない）。図１０に示すこのような方法により、プリ配線基板ウエハ１０’’において受動素子群２０が形成される側の面全体の表面粗さＲｚを０.０２μｍ以下に低減することができる。上述の研磨処理の後にこのような平滑化処理を行うことにより、配線基板ウエハ１０’を得ることができる。
【００４３】
図１１は他の平滑化処理を表す。図１１では、平坦化が施されるプリ配線基板ウエハ１０’’の表面付近の部分拡大断面を示す。本平坦化処理では、上述の研磨処理を経たプリ配線基板ウエハ１０’’ないし表面の絶縁層１１における図１１（ａ）に示すような凹凸表面に、まず、図１１（ｂ）に示すように厚い金属膜１７’を形成する。金属膜１７’は、上述の受動素子群２０に含まれる各受動素子を形成すべき箇所にて、例えば無電解めっき法や電気めっき法により形成される。金属膜１７’の厚さは例えば２０μｍである。このようにして、プリ配線基板ウエハ１０’’のセラミック素地表面の凸部を金属膜１７’に埋没させる。次に、金属膜１７’に研磨処理を施して、図１１（ｃ）に示すように、表面が平坦化された金属膜１７を形成する（図１１以外の図面では金属膜１７を表さない）。研磨処理の手法は、例えば、所定の研磨剤（薬液）を使用して行う機械的研磨を採用することができる。図１１に示すこのような方法によると、プリ配線基板ウエハ１０’’の表面において各受動素子を形成すべき箇所の表面粗さＲｚを０.０２μｍ以下に低減して配線基板ウエハ１０’を得ることができる。
【００４４】
電子部品モジュールＸ１の製造においては、次に、上述のようにして作製した配線基板ウエハ１０’の片面に、図４（ｂ）に示すようにパッド部１４を形成する。例えば、スパッタリング法により所定の金属材料を配線基板ウエハ１０’上に成膜した後、所定のウェットエッチングまたはドライエッチングにより当該金属膜をパターニングすることによって、パッド部１４を形成することができる。或は、パッド部１４の形成においては、無電解めっき法や電気めっき法を採用してもよい。
【００４５】
次に、図４（ｃ）に示すように、キャパシタ２１の第１電極２１ａを配線基板ウエハ１０’上に形成する。例えば、スパッタリング法により所定の金属材料を配線基板ウエハ１０’上に成膜した後、所定のウェットエッチングまたはドライエッチングにより当該金属膜をパターニングすることによって、第１電極２１ａを形成することができる。
【００４６】
次に、図４（ｄ）に示すように、キャパシタ２１の誘電体層２１ｃを第１電極２１ａ上に形成する。例えば、スパッタリング法により所定の誘電体材料を少なくとも第１電極２１ａ上に成膜した後、所定のウェットエッチングまたはドライエッチングにより当該誘電体膜をパターニングすることによって、誘電体層２１ｃを形成することができる。
【００４７】
次に、図５（ａ）に示すように、第１電極２１ａおよび誘電体層２１ｃを覆うように、電気めっき用のシード層１０１（太線で表す）を配線基板ウエハ１０’上に形成する。シード層１０１は、例えば、Ｔｉ膜およびその上のＡｕ膜からなる積層構造、Ｃｒ膜およびその上のＡｕ膜からなる積層構造、Ｔｉ膜およびその上のＣｕ膜からなる積層構造、または、Ｃｒ膜およびその上のＣｕ膜からなる積層構造を有する。シード層１０１の形成手法としては、例えば蒸着法やスパッタリング法を採用することができる。
【００４８】
次に、図５（ｂ）に示すように、１段目肉厚導体部形成用のレジストパターン１０２を形成する。１段目肉厚導体部には、キャパシタ２１の第２電極２１ｂ、インダクタ２２のスパイラルコイル２２ａ、および立体配線３０の第１配線部３１が含まれる。レジストパターン１０２は、１段目肉厚導体部のパターン形状に対応する開口部１０２ａを有する。レジストパターン１０２の形成においては、まず、配線基板ウエハ１０’上に、液状のフォトレジストをスピンコーティングにより成膜する。次に、露光処理およびその後の現像処理を経て、当該フォトレジスト膜をパターニングする。フォトレジストとしては、例えば、ＡＺＰ４２１０（ＡＺエレクトロニックマテリアルズ製）やＡＺ１５００（ＡＺエレクトロニックマテリアルズ製）を使用することができる。後出のレジストパターンについても、このようなフォトレジストの成膜ならびにその後の露光処理および現象処理を経て、形成することができる。
【００４９】
次に、図５（ｃ）に示すように、電気めっき法により、レジストパターン１０２の開口部１０２ａにて、１段目肉厚導体部（第２電極２１ｂ、スパイラルコイル２２ａ、および第１配線部３１を含む）を形成する。当該電気めっき時には、シード層１０１が通電される。
【００５０】
次に、図６（ａ）に示すように、レジストパターン１０２の上位に、２段目肉厚導体部形成用のレジストパターン１０３を形成する。２段目肉厚導体部には、インダクタ２２の連絡部２２ｃおよび立体配線３０の第３配線部３３が含まれる。レジストパターン１０３は、２段目肉厚導体部のパターン形状に対応する開口部１０３ａを有する。
【００５１】
次に、図６（ｂ）に示すように、電気めっき法により、レジストパターン１０３の開口部１０３ａにて、２段目肉厚導体部（連絡部２２ｃおよび第３配線部３３を含む）を形成する。当該電気めっき時には、シード層１０１が通電される。
【００５２】
次に、図６（ｃ）に示すように、例えば剥離液を作用させることによりレジストパターン１０２，１０３を除去し、そして、当該除去の後にシード層１０１において露出している箇所を除去する（シード層１０１において露出していない箇所は、図６（ｃ）以降の工程図では省略する）。剥離液としては、例えばＡＺリムーバ７００（ＡＺエレクトロニックマテリアルズ製）を使用することができる。後出のレジストパターンの除去手法については、レジストパターン１０２，１０３の当該除去手法と同様である。
【００５３】
次に、図７（ａ）に示すようにレジストパターン１０４を形成する。レジストパターン１０４は、２段目肉厚導体部の上位に３段目肉厚導体部を形成するための犠牲層として機能するものである。３段目肉厚導体部には、インダクタ２２のスパイラルコイル２２ｂおよび立体配線３０の第２配線部３２が含まれる。
【００５４】
次に、図７（ｂ）に示すように、レジストパターン１０４の表面、および、２段目肉厚導体部において露出する表面にわたり、シード層１０５（太線で表す）を形成する。シード層１０５の構成および形成手法は、上述のシード層１０１の構成および形成手法と同様である。
【００５５】
次に、図７（ｃ）に示すように、３段目肉厚導体部形成用のレジストパターン１０６を形成する。レジストパターン１０６は、３段目肉厚導体部（スパイラルコイル２２ｂおよび第２配線部３２を含む）のパターン形状に対応する開口部１０６ａを有する。
【００５６】
次に、図８（ａ）に示すように、電気めっき法により、レジストパターン１０６の開口部１０６ａにて、３段目肉厚導体部（スパイラルコイル２２ｂおよび第２配線部３２を含む）を形成する。当該電気めっき時には、シード層１０５が通電される。
【００５７】
次に、図８（ｂ）に示すようにレジストパターン１０７を形成する。レジストパターン０１７は、立体配線３０のパッド部３４を形成するための開口部１０７ａを有する。
【００５８】
次に、図８（ｃ）に示すように、電気めっき法により、レジストパターン１０７の開口部１０７ａ内にパッド部３４を形成する。当該電気めっき時には、シード層１０５が通電される。
【００５９】
次に、図９（ａ）に示すように、レジストパターン１０６，１０７を除去し、そして、当該除去の後にシード層１０５において露出している箇所を除去する（シード層１０５において露出していない箇所については、図９（ａ）以降の工程図で省略する）。この後、図９（ｂ）に示すように、レジストパターン１０４を除去する。
【００６０】
次に、図９（ｃ）に示すように、デバイスチップ４１，４２の実装工程を行う。本工程では、デバイスチップごとに、そのバンプ電極とパッド部３４とを位置合わせした後、当該バンプ電極とパッド部３４とを接合する。デバイスチップ４１，４２のバンプ電極が例えばＡｕスタッドバンプにより構成される場合、当該接合には、超音波を利用したボンディングを採用する。デバイスチップ４１，４２のバンプ電極が例えばハンダバンプにより構成される場合、当該接合の際には、所定の加熱処理を経る。
【００６１】
次に、ダイシング工程を実行し、配線基板ウエハ１０’を分割して複数の電子部品モジュールＸ１を得る。以上のようにして、複数の電子部品モジュールＸ１を一括して製造することができる。
【００６２】
電子部品モジュールＸ１における受動素子たるキャパシタ２１およびインダクタ２２は、配線基板１０上にて形成されたものであり、比較的大きな表面実装部品の形態で配線基板１０に対して搭載されたものではない。そのため、電子部品モジュールＸ１は、各受動素子を基板表面の小領域内に設けるのに適し、従って、これら受動素子を含んで所定の受動回路を構成することのできる受動素子群２０を、基板表面の小領域内に設けるのに適する。このような電子部品モジュールＸ１は、モジュール自体の小型化に適する。
【００６３】
電子部品モジュールＸ１における受動素子たるキャパシタ２１およびインダクタ２２ならびに立体配線３０は、樹脂材料やセラミック材料など誘電体材料内に埋め込まれたものではない。受動素子と受動素子の間や受動素子と立体配線３０の間には誘電体材料は介在しない。そのため、電子部品モジュールＸ１では、受動素子と受動素子の間や受動素子と立体配線３０の間に生じ得る寄生容量を抑制することができる。このような寄生容量の抑制は、各受動素子の高性能化の観点から好ましく、特にインダクタ２２のＱ値向上の観点から好ましい。加えて、電子部品モジュールＸ１では、キャパシタ２１における誘電体層２１ｃについて、誘電率の高い材料を自由度高く選択することが可能である。したがって、電子部品モジュールＸ１は高性能化に適する。
【００６４】
このように、電子部品モジュールＸ１は、小型化に適するとともに、高性能化に適するのである。このような電子部品モジュールＸ１は、これが組み込まれる情報処理装置など電子装置全体の小型化および高性能化に資する。
【００６５】
加えて、電子部品モジュールＸ１は、受動素子群２０が設けられている側とは反対の側に外部接続用のパッド部１４を有する配線基板１０を、モジュール全体のベース基板として備えるため、別の配線基板（例えば多層配線基板）を仲介せずに、当該モジュールを組み込むべきシステム全体を支持するためのシステム基板ないしマザー基板に実装することができる。このような電子部品モジュールＸ１は、システムの小型化に資する。
【００６６】
図１２は、本発明の第２の実施形態に係る電子部品モジュールＸ２の断面図である。電子部品モジュールＸ２は、封止用キャップ５１を更に備える点において、電子部品モジュールＸ１と異なる。封止用キャップ５１は、例えば金属材料やセラミック材料よりなり、封止用キャップ５１により、配線基板１０上の受動素子群２０、立体配線３０、およびデバイスチップ４１，４２が気密封止されている。
【００６７】
電子部品モジュールＸ２は、図９（ｃ）を参照して上述したデバイスチップ実装工程の後であってダイシング工程の前に配線基板ウエハ１０’に封止用キャップ５１を搭載する工程（封止工程）を行う以外は、電子部品モジュールＸ１と同様の方法により製造することができる。封止工程では、封止材５２を介して封止用キャップ５１を配線基板ウエハ１０’（配線基板１０）に接合する。封止材５２は、例えば、ハンダ、フリットガラス、または樹脂材料よりなる。このようにウエハレベルで封止工程を行うことは、電子部品モジュールＸ２の製造効率の観点から好ましい。
【００６８】
このような電子部品モジュールＸ２においては、電子部品モジュールＸ１に関して上述したのと同様の技術的利点を享受することができる。加えて、電子部品モジュールＸ２においては、上述のように、封止用キャップ５１により、配線基板１０上の受動素子群２０、立体配線３０、およびデバイスチップ４１，４２が気密封止される。
【００６９】
図１３は、本発明の第３の実施形態に係る電子部品モジュールＸ３の断面図である。電子部品モジュールＸ３は、デバイスチップ４１，４２に代えてデバイスチップ４３を備え、且つ、周壁部５３を更に備える点において、電子部品モジュールＸ１と異なる。デバイスチップ４３は、複数のデバイスチップ（例えばデバイスチップ４１，４２）がワンチップ化されたものであり、配線基板１０上の受動素子群２０および立体配線３０の全体を覆うように設けられている。周壁部５３は、配線基板１０上において受動素子群２０の周囲を包囲するように形成されたものである。デバイスチップ４３は、立体配線３０に加えて周壁部５３を介して、配線基板１０に固定されている。周壁部５３は例えば金属材料よりなる。このようなデバイスチップ４３および周壁部５３により、配線基板１０上の受動素子群２０および立体配線３０が気密封止されている。実質的に、デバイスチップ４３が封止用キャップとしての機能をも担う。
【００７０】
電子部品モジュールＸ３は、周壁部５３を形成し、且つ、実装工程においてデバイスチップ４１，４２に代えてデバイスチップ４３を実装する以外は、電子部品モジュールＸ１と同様の方法により製造することができる。周壁部５３は、立体配線３０の形成過程と併行して配線基板ウエハ１０’上に形成することができる。実装工程では、デバイスチップ４３のバンプ電極とパッド部３４とを接合するとともに、封止材５４を介してデバイスチップ４３を周壁部５３に接合する。封止材５４は、例えば、ハンダ、フリットガラス、または樹脂材料よりなる。実装工程と封止工程とが同時に実行されることとなる。また、このようにウエハレベルで封止工程を行うことは、電子部品モジュールＸ３の製造効率の観点から好ましい。
【００７１】
このような電子部品モジュールＸ３においては、電子部品モジュールＸ１に関して上述したのと同様の技術的利点を享受することができる。加えて、電子部品モジュールＸ３においては、上述のように、実質的にデバイスチップ４３が封止用キャップとしての機能も担い、このようなデバイスチップ４３および周壁部５３により、配線基板１０上の受動素子群２０および立体配線３０が気密封止されている。
【００７２】
図１４は、本発明の第４の実施形態に係る電子部品モジュールＸ４の断面図である。電子部品モジュールＸ４は、配線基板１０に設けられた所定の凹部内に搭載されたデバイスチップ４４を更に備える点において、電子部品モジュールＸ１と異なる。本発明の電子部品モジュールは、デバイスチップの実装態様について、このような構成を有してもよい。
【００７３】
図１５は、本発明の第５の実施形態に係る電子部品モジュールＸ５の断面図である。電子部品モジュールＸ５は、配線基板１０に内蔵されたデバイスチップ４５を更に備える点において、電子部品モジュールＸ２と異なる。本発明の電子部品モジュールは、デバイスチップの実装態様について、このような構成を有してもよい。
【００７４】
図１６は、本発明の第６の実施形態に係る電子部品モジュールＸ６の断面図である。電子部品モジュールＸ６は、配線基板１０と、受動素子群２０と、立体配線３０と、デバイスチップ４１，４２，４６とを備える。電子部品モジュールＸ６は、配線基板１０に設けられた所定の凹部内に搭載されたデバイスチップ４６を更に備える点以外は、電子部品モジュールＸ１と略同様の構成を有する。
【００７５】
図１７は、本発明の第７の実施形態に係る電子部品モジュールＸ７の断面図である。電子部品モジュールＸ７は、封止用キャップ５１を更に備える点において、電子部品モジュールＸ６と異なる。封止用キャップ５１の構成材料、および、配線基板１０に対する封止用キャップ５１の接合態様は、電子部品モジュールＸ２の封止用キャップ５１と同様である。
【００７６】
図１８は、本発明の第８の実施形態に係る電子部品モジュールＸ８の断面図である。電子部品モジュールＸ８は、配線基板１０と、受動素子群２０と、立体配線３０と、デバイスチップ４７とを備える。デバイスチップ４７は、立体配線３０を介さずに直接的に配線基板１０に搭載されている。本発明の電子部品モジュールは、デバイスチップの実装態様について、このような構成を有してもよい。
【００７７】
図１９は、本発明の第９の実施形態に係る電子部品モジュールＸ９の断面図である。電子部品モジュールＸ９は、封止用キャップ５５を更に備える点において、電子部品モジュールＸ８と異なる。封止用キャップ５５の構成材料、および、配線基板１０に対する封止用キャップ５５の接合態様は、電子部品モジュールＸ２の封止用キャップ５１と同様である。
【００７８】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【００７９】
（付記１）配線基板と、
前記配線基板上にて形成された複数の受動素子を含む受動素子群と、
前記配線基板に実装された少なくとも一つのデバイスチップと、を備える電子部品モジュール。
（付記２）前記複数の受動素子は、前記配線基板上にて形成された多段コイルインダクタを含み、当該多段コイルインダクタは、多段配置された複数のコイルを有し、且つ、隣り合うコイル導線が空隙を介して離隔している、付記１に記載の電子部品モジュール。
（付記３）前記多段コイルインダクタは、空隙を介して互いに離隔する複数のスパイラルコイルを有する、付記２に記載の電子部品モジュール。
（付記４）前記複数の受動素子は、前記配線基板上にて形成されたキャパシタおよび／または抵抗を含む、付記１から３のいずれか一つに記載の電子部品モジュール。
（付記５）更に立体配線を備え、当該立体配線は、前記配線基板に接して延びる第１配線部と、前記配線基板から離隔して当該配線基板に沿って延びる第２配線部と、前記配線基板の厚さ方向に延びる第３配線部とを含む、付記１から４のいずれか一つに記載の電子部品モジュール。
（付記６）前記デバイスチップは、前記受動素子群の上位に位置する、付記１から５のいずれか一つに記載の電子部品モジュール。
（付記７）前記配線基板は凹部を有し、前記デバイスチップは当該凹部に位置する、付記１から５のいずれか一つに記載の電子部品モジュール。
（付記８）前記デバイスチップは前記配線基板の内部に位置する、付記１から５のいずれか一つに記載の電子部品モジュール。
（付記９）前記少なくとも一つのデバイスチップは高周波フィルタを含む、付記１から８のいずれか一つに記載の電子部品モジュール。
（付記１０）前記高周波フィルタは、ＳＡＷフィルタ、ＦＢＡＲフィルタ、およびマイクロ機械振動型フィルタからなる群より選択される単一または複数のフィルタにより構成される、付記９に記載の電子部品モジュール。
（付記１１）前記少なくとも一つのデバイスチップは半導体デバイスを含む、付記１から１０のいずれか一つに記載の電子部品モジュール。
（付記１２）前記半導体デバイスは、信号を増幅するための増幅器を有する、付記１１に記載の電子部品モジュール。
（付記１３）前記配線基板は、少なくとも一つの内部配線層を有する多層配線基板である、付記１から１２のいずれか一つに記載の電子部品モジュール。
（付記１４）前記多層配線基板は、積層された複数のセラミック層を含む多層セラミック配線基板である、付記１３に記載の電子部品モジュール。
（付記１５）前記多層配線基板は、積層された複数の樹脂層を含む、付記１３に記載の電子部品モジュール。
（付記１６）前記配線基板は、内部配線層に接続するビアを有する、付記１３から１５のいずれか一つに記載の電子部品モジュール。
（付記１７）前記配線基板は、当該配線基板を貫通するビアを有する、付記１から１６のいずれか一つに記載の電子部品モジュール。
（付記１８）更に封止用キャップを備える、付記１から１７のいずれか一つに記載の電子部品モジュール。
（付記１９）配線基板と、前記配線基板上に設けられた複数の受動素子を含む受動素子群と、前記配線基板に実装された少なくとも一つのデバイスチップと、を備える電子部品モジュールを製造するための方法であって、
複数の電子部品モジュール形成区画を有する配線基板ウエハを作製する工程と、
前記電子部品モジュール形成区画の各々において前記配線基板ウエハ上にて複数の受動素子を形成する工程と、
前記電子部品モジュール形成区画の各々において前記配線基板ウエハにデバイスチップを搭載する工程と、
前記配線基板ウエハを分割する工程と、を含む電子部品モジュール製造方法。
（付記２０）前記電子部品モジュール形成区画の各々において前記配線基板ウエハに封止キャップを搭載する工程を更に含む、付記１９に記載の電子部品モジュール。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１の実施形態に係る電子部品モジュールの断面図である。
【図２】配線基板の平面図である。
【図３】多段コイルインダクタの分解平面図である。
【図４】第１の実施形態に係る電子部品モジュールの製造方法における一部の工程を表す。
【図５】図４の後に続く工程を表す。
【図６】図５の後に続く工程を表す。
【図７】図６の後に続く工程を表す。
【図８】図７の後に続く工程を表す。
【図９】図８の後に続く工程を表す。
【図１０】平滑化処理を表す。
【図１１】他の平滑化処理を表す。
【図１２】本発明の第２の実施形態に係る電子部品モジュールの断面図である。
【図１３】本発明の第３の実施形態に係る電子部品モジュールの断面図である。
【図１４】本発明の第４の実施形態に係る電子部品モジュールの断面図である。
【図１５】本発明の第５の実施形態に係る電子部品モジュールの断面図である。
【図１６】本発明の第６の実施形態に係る電子部品モジュールの断面図である。
【図１７】本発明の第７の実施形態に係る電子部品モジュールの断面図である。
【図１８】本発明の第８の実施形態に係る電子部品モジュールの断面図である。
【図１９】本発明の第９の実施形態に係る電子部品モジュールの断面図である。
【符号の説明】
【００８１】
Ｘ１〜Ｘ９      電子部品モジュール
１０      配線基板
１０’      配線基板ウエハ
１０’’      プリ配線基板ウエハ
１１      絶縁層
１２      配線パターン
１３      ビア
１４      パッド部
２０      受動素子群
２１      キャパシタ
２１ａ      第１電極
２１ｂ      第２電極
２１ｃ      誘電体層
２２      インダクタ
２２ａ，２２ｂ      スパイラルコイル
３０      立体配線
３１      第１配線部
３２      第２配線部
３３      第３配線部
３４      パッド部
４１，４２，４３，４４，４５，４６，４７      デバイスチップ
５１，５５      封止用キャップ
５２，５４      封止材
５３      周壁部
【図１】
2008060342.tif 000003
【図２】
2008060342.tif 000004
【図３】
2008060342.tif 000005
【図４】
2008060342.tif 000006
【図５】
2008060342.tif 000007
【図６】
2008060342.tif 000008
【図７】
2008060342.tif 000009
【図８】
2008060342.tif 000010
【図９】
2008060342.tif 000011
【図１０】
2008060342.tif 000012
【図１１】
2008060342.tif 000013
【図１２】
2008060342.tif 000014
【図１３】
2008060342.tif 000015
【図１４】
2008060342.tif 000016
【図１５】
2008060342.tif 000017
【図１６】
2008060342.tif 000018
【図１７】
2008060342.tif 000019
【図１８】
2008060342.tif 000020
【図１９】
2008060342.tif 000021