(57)【要約】【課題】クロック信号の周波数を増加させずに、周期の短いパルス信号を生成する。【解決手段】エラー信号ＥＲＲ２のビット数がｎであり、エラー信号ＥＲＲ２の大きさが１０進数表記でａ（ａは整数）であるとき、パルス幅変調器１４は、ＰＷＭ信号Ｓｐｗｍを連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成する。さらに、パルス幅変調器１４は、ｋ個のサブパルスを、それらのデューティ比の平均値が、略ａ／２ｎとなるように生成する。【選択図】図１
2008067584.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象のモータの現在の駆動状態と、その目標とする駆動状態との偏差を示すデジタル値を有するエラー信号を受け、前記モータを駆動するモータ駆動回路であって、
入力されたクロック信号を利用して、前記エラー信号に応じたデューティ比を有するパルス信号を生成するパルス変調器と、
前記パルス変調器から出力される前記パルス信号にもとづいて、前記モータの通電状態を制御するスイッチング回路と、
を備え、
前記パルス変調器は、前記パルス信号を連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成し、かつ、前記ｋ個のサブパルスのデューティ比の平均値を、前記エラー信号にもとづいて決定することを特徴とするモータ駆動回路。
【請求項２】
前記パルス変調器は、前記エラー信号のビット数がｎ（ｎは自然数）、前記エラー信号の大きさが１０進数表記でａ（ａは整数）であるとき、ｋ個のサブパルスのデューティ比の平均値が、略ａ／２ｎとなるように生成することを特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
前記ｋは、ｋ＝２ｍ（ｍは、ｍ＜ｎを満たす自然数）であることを特徴とする請求項２に記載のモータ駆動回路。
【請求項４】
前記ｋ（＝２ｍ）個のサブパルスそれぞれが、前記クロック信号の周期の２（ｎ−ｍ）倍の周期を有し、かつ、前記ｋ個のサブパルスのオン時間の合計が、前記クロック信号の周期のａ倍となるように前記ｋ個のサブパルスを生成することを特徴とする請求項３に記載のモータ駆動回路。
【請求項５】
前記パルス変調器は、
前記エラー信号の下位ｍビットの値が１０進数表記でｂ（ｂは整数）であり、
前記エラー信号を、ｍビット分、下位にシフトして得られる値が１０進数表記でｃ（ｃは整数）であるとき、
前記ｋ（＝２ｍ）個のサブパルスのうち、ｂ個のサブパルスのオン時間を、前記クロック信号を、（ｃ＋１）回カウントすることにより設定し、
残りの（ｋ−ｂ）個のサブパルスのオン時間を、前記クロック信号を、ｃ回カウントすることにより設定することを特徴とする請求項４に記載のモータ駆動回路。
【請求項６】
前記エラー信号は、前記モータの回転数を検出する速度センサの出力信号と、回転数の目標値に応じた基準クロック信号の周波数偏差に応じたデジタル信号を出力する速度ディスクリミネータからの出力に応じた信号であることを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。
【請求項７】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。
【請求項８】
駆動対象のモータの回転数に応じた周波数を有する速度信号を生成する速度センサと、
前記モータの回転数の目標値に応じた周波数を有する基準クロック信号を生成するクロック信号生成部と、
前記速度センサから出力される速度信号と、前記基準クロック信号を受け、２つの信号の周波数偏差に応じたデジタル値を有するエラー信号を出力する速度ディスクリミネータと、
前記速度ディスクリミネータから出力される前記エラー信号にもとづき、前記モータを駆動する請求項１から５のいずれかに記載のモータ駆動回路と、
を備えることを特徴とするモータ駆動装置。
【請求項９】
モータと、
前記モータを駆動する請求項８に記載のモータ駆動装置と、
前記モータによって位置が変化する可動部と、
を備えることを特徴とする電子機器。
【請求項１０】
入力されたデジタル信号にもとづいて、負荷を駆動する負荷駆動装置であって、
前記入力されたデジタル信号に応じたデューティ比を有するパルス信号を生成するパルス変調器と、
前記パルス変調器から出力される前記パルス信号にもとづいて、前記負荷をスイッチング駆動する駆動部と、
を備え、
前記デジタル信号のビット数がｎであり、その大きさが１０進数表記でａであるとき、
前記パルス変調器は、前記パルス信号を連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成し、かつ、前記ｋ個のサブパルスを、それらのデューティ比の平均値が、略ａ／２ｎとなるように生成することを特徴とする負荷駆動装置。
【請求項１１】
クロック信号をカウントすることにより、入力されたデジタル信号に応じたデューティ比を有するパルス信号を生成するパルス変調方法であって、
前記デジタル信号のビット数がｎであり、その下位ｍビット（ｍは、ｍ＜ｎを満たす自然数）の値が１０進数表記でｘ（ｘは整数）、前記デジタル信号を、ｍビット分、下位にシフトして得られる値が１０進数表記でｙ（ｙは整数）であるとき、
連続する２ｍ個のサブパルスを生成するステップと、
前記２ｍ個のサブパルスのうち、ｙ個のサブパルスについて、それらのオン時間を、前記クロック信号を、（ｘ＋１）回カウントし、それらのオフ時間を、前記クロック信号を（２ｎ−（ｘ＋１））回カウントすることにより設定するステップと、
残りの（２ｍ−ｙ）個のサブパルスについて、それらのオン時間を、前記クロック信号を、ｘ回カウントし、オフ時間を（２ｎ−ｘ）回、カウントすることにより設定するステップと、
を備えることを特徴とするパルス変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動技術に関し、特にデューティ比が変化するパルス信号にもとづいた負荷駆動技術に関する。
【背景技術】
【０００２】
直流モータやスピンドルモータを所望の回転数で駆動するモータ駆動装置においては、モータの回転数をモニタし、所望の目標値との偏差にもとづいて駆動信号を生成する。このようにしてモータを制御するモータ駆動装置では、たとえば特許文献１に記載の速度ディスクリミネータが用いられる場合がある。
【０００３】
速度ディスクリミネータには、現在のモータの回転数と所望の目標値となる回転数を比較し、その偏差に応じたエラー信号を、デジタル値として出力するものがある。このエラー信号は、ローパス型のデジタルフィルタを用いてエラー信号の高周波成分を除去した後に、エラー信号のデジタル値に応じたデューティ比を有するパルス幅変調信号を生成し、このパルス幅変調信号にもとづき、モータの通電時間をフィードバック制御して回転数を目標値に安定化させる。
【特許文献１】特開平６−３０５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
たとえば、パルス幅変調信号のデューティ比は、デジタルのエラー信号が最大値のとき１００％、エラー信号が０のとき０％となるように、クロック信号をカウントすることにより設定される。たとえば、エラー信号がｎビット、その値が１０進数でａであるとする。このとき、クロック信号の周期をＴｃｋとすると、パルス幅変調信号の周期は、２ｎ×Ｔｃｋに設定され、そのオン時間は、クロック信号Ｔｃｋを、２ａ回カウントすることにより設定される。
【０００５】
一方、モータを駆動回路には、駆動効率の観点から、パルス幅変調信号の周期を短くしたいという要請が存在する。ところが、上述の方法で、クロック信号を利用してパルス幅変調信号を生成する場合、パルス幅変調信号の周期を短くするためには、クロック信号の周期を短く、したがってクロック信号の周波数を高く設定する必要がある。ところが、周波数の高いクロック信号を生成すると、クロック信号のノイズとしての影響が大きくなるという問題がある。また、モータ駆動回路の内部で周波数の高いクロック信号を生成するのは回路面積等の制約から困難であり、また、外部に発振器を設ける場合にはコスト高になるという問題があった。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、クロック信号の周波数の増加を抑制しつつ、周期の短いパルス信号を生成する技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、駆動対象のモータの現在の駆動状態と、その目標とする駆動状態との偏差を示すデジタル値を有するエラー信号を受け、モータを駆動するモータ駆動回路に関する。このモータ駆動回路は、入力されたクロック信号を利用して、エラー信号に応じたデューティ比を有するパルス信号を生成するパルス変調器と、パルス変調器から出力されるパルス信号にもとづいて、モータの通電状態を制御するスイッチング回路と、を備える。パルス変調器は、パルス信号を連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成し、かつ、ｋ個のサブパルスのデューティ比の平均値を、エラー信号にもとづいて決定する。
【０００８】
この態様によると、ひとつのエラー信号の値に対して、複数ｋ個のサブパルスを生成し、それらのサブパルスのデューティ比の平均値を、エラー信号に応じて設定することにより、パルス信号の見かけ上の周期を、ひとつのエラー信号に対して１つのパルスを生成する場合に比べて、１／ｋ倍することができる。
【０００９】
パルス変調器は、エラー信号のビット数がｎ（ｎは自然数）であり、エラー信号の大きさが１０進数表記でａ（ａは整数）であるとき、ｋ個のサブパルスを、それらのデューティ比の平均値が、ａ／２ｎとなるように生成してもよい。
【００１０】
ｋ＝２ｍ（ｍは、ｍ＜ｎを満たす自然数）であってもよい。この場合、２進数を利用したデジタル信号処理との整合性を高めることができ、回路を簡素化することができる。
【００１１】
ある態様において、パルス変調器は、ｋ（＝２ｍ）個のサブパルスそれぞれが、クロック信号の周期の２（ｎ−ｍ）倍の周期を有し、かつ、ｋ個のサブパルスのオン時間の合計が、クロック信号の周期のａ倍となるようにｋ個のサブパルスを生成してもよい。
【００１２】
パルス変調器は、エラー信号の下位ｍビットの値が１０進数表記でｂ（ｂは整数）であり、エラー信号を、ｍビット分、下位にシフトして得られる値が１０進数表記でｃ（ｃは整数）であるとき、ｋ（＝２ｍ）個のサブパルスのうち、ｂ個のサブパルスのオン時間を、クロック信号を、（ｃ＋１）回カウントすることにより設定し、残りの（ｋ−ｂ）個のサブパルスのオン時間を、クロック信号を、ｃ回カウントすることにより設定してもよい。
【００１３】
ある態様において、エラー信号は、モータの回転数を検出する速度センサの出力信号と、回転数の目標値に応じたクロック信号の周波数偏差に応じたデジタル信号を出力する速度ディスクリミネータからの出力に応じた信号であってもよい。
【００１４】
モータ駆動回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。駆動回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。
【００１５】
本発明の別の態様は、モータ駆動装置に関する。このモータ駆動装置は、駆動対象のモータの回転数に応じた周波数を有する速度信号を生成する速度センサと、モータの回転数の目標値に応じた周波数を有する基準クロック信号を生成するクロック信号生成部と、速度センサから出力される速度信号と、基準クロック信号を受け、２つの信号の周波数偏差に応じたデジタル値を有するエラー信号を出力する速度ディスクリミネータと、速度ディスクリミネータから出力されるエラー信号にもとづき、モータを駆動する上記いずれかの態様のモータ駆動回路と、を備える。
この場合、パルス信号を生成するためのクロック信号の周波数を低く抑えつつ、パルス信号の見かけ上の周波数を上げることができ、モータの駆動効率を改善することができる。
【００１６】
本発明のさらに別の態様は、電子機器である。この電子機器は、モータと、モータを駆動する上述のモータ駆動装置と、モータによって位置が変化する可動部と、を備える。
【００１７】
本発明のさらに別の態様は、入力されたデジタル信号にもとづいて、負荷を駆動する負荷駆動装置に関する。この負荷駆動装置は、入力されたデジタル信号に応じたデューティ比を有するパルス信号を生成するパルス変調器と、パルス変調器から出力されるパルス信号にもとづいて、前記負荷をスイッチング駆動する駆動部と、を備える。デジタル信号のビット数がｎであり、その大きさが１０進数表記でａであるとき、パルス変調器は、パルス信号を連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成し、かつ、ｋ個のサブパルスを、それらのデューティ比の平均値が、略ａ／２ｎとなるように生成する。
この態様によれば、パルス信号を生成するためのクロック信号の周波数を上げることなく、負荷の駆動周波数を上げることができる。なお、ビット数の関係で、デューティ比の平均値を、ちょうどａ／２ｎに設定することができない場合が生じうるが、この場合であっても、デューティ比の平均値を、「略」ａ／２ｎとすることにより、駆動周波数を上げることができる。
【００１８】
本発明のさらに別の態様は、クロック信号をカウントすることにより、入力されたデジタル信号に応じたデューティ比を有するパルス信号を生成するパルス変調方法に関する。デジタル信号のビット数がｎであり、その下位ｍビット（ｍは、ｍ＜ｎを満たす自然数）の値が１０進数表記でｘ（ｘは整数）、デジタル信号をｍビット分、下位にシフトして得られる値が１０進数表記でｙ（ｙは整数）であるとき、この方法は、連続する２ｍ個のサブパルスを生成するステップと、２ｍ個のサブパルスのうち、ｙ個のサブパルスについて、それらのオン時間を、クロック信号を、（ｘ＋１）回カウントし、それらのオフ時間を、前記クロック信号を（２ｎ−（ｘ＋１））回カウントすることにより設定するステップと、残りの（２ｍ−ｙ）個のサブパルスについて、それらのオン時間を、クロック信号を、ｘ回カウントし、オフ時間を（２ｎ−ｘ）回、カウントすることにより設定するステップと、を備える。
【００１９】
この態様によれば、クロック信号の周波数を上げることなく、高い周波数の、したがって、短い周期のパルス信号を得ることができる。
【００２０】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、パルス信号を生成する際にカウントされるクロック信号の周波数を保ちつつ、周期の短いパルス信号を生成することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
図１は、実施の形態に係るモータ駆動装置１００の構成を示すブロック図である。図１には、モータ駆動装置１００とともに、駆動対象となるモータ１が示されている。モータ１およびモータ駆動装置１００は、可動部を有する電子機器に搭載される。モータ１は、電子機器の可動部に接続されており、その回転数をモータ駆動装置１００により制御することによって、可動部を動作させる。たとえば、電子機器はデジタルスチルカメラやデジタルビデオカメラなどであって、モータ１は、レンズやシャッタなどの可動に利用される。
【００２４】
このモータ駆動装置１００は、モータ１の駆動状態として、回転数をモニタしつつ、その回転数が所望の目標値に近づくようにモータを駆動する。なお、モータ駆動装置１００によりモニタされる量は、回転数ではなく、トルクであってもよい。この場合、モータのコイルに流れる電流がモニタされる。モータ駆動装置１００は、速度センサ２、速度ディスクリミネータ３、モータ駆動回路４を備える。
【００２５】
速度センサ２は、駆動対象のモータ１の回転数を検出し、モータ１の速度情報を、速度信号ＳＰＤとして出力する。たとえば、速度センサ２は、モータ１に流れる電流を検出して速度情報に変換してもよいし、ホール素子を用いた速度検出を行ってもよい。本実施の形態において、速度信号ＳＰＤは、モータ１の回転数に比例した周波数を有する周期信号である。
【００２６】
速度ディスクリミネータ３は、モータ１の出力信号である速度信号ＳＰＤと、モータの回転数の目標値に応じた周波数を有する基準クロック信号ＣＫｒｅｆを受ける。基準クロック信号ＣＫｒｅｆは、図示しないクロック信号生成部から供給される。速度ディスクリミネータ３は、基準クロック信号ＣＫｒｅｆの周波数と、速度信号ＳＰＤの周波数を比較し、２つの信号の周波数偏差に応じたデジタル値を有するエラー信号ＥＲＲ１を出力する。したがって、エラー信号ＥＲＲ１のデジタル値は、現在のモータ１の回転数と目標値の差が大きい程、大きくなる。速度ディスクリミネータ３により生成されたエラー信号ＥＲＲ１は、モータ駆動回路４へと出力される。
【００２７】
モータ駆動回路４は、速度ディスクリミネータ３から出力されるエラー信号ＥＲＲ１にもとづいて、モータ１を駆動する。モータ駆動回路４は、発振器１０、デジタルフィルタ１２、パルス幅変調器１４、プリドライバ１６、Ｈブリッジ回路１８を備え、ひとつの半導体基板上に、機能ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）として構成されている。
【００２８】
デジタルフィルタ１２は、速度ディスクリミネータ３から出力されたエラー信号ＥＲＲ１の高周波成分を除去するローパスフィルタである。高周波成分が除去されたエラー信号ＥＲＲ２は、パルス幅変調器１４に出力される。本実施の形態において、デジタルフィルタ１２の構成は特に限定されることはなく、無限インパルス応答（ＩＩＲ：Ｉｎｆｉｎｉｔｅ  Ｉｎｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）型、あるいは有限インパルス応答（ＦＩＲ：Ｆｉｎｉｔｅ  Ｉｎｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）型、もしくはこれらのハイブリッド型で構成することができる。
【００２９】
発振器１０は、所定の周波数を有するクロック信号ＣＫを生成し、パルス幅変調器１４へと出力する。パルス幅変調器１４は、クロック信号ＣＫをカウントすることにより、エラー信号ＥＲＲ２の値に応じたデューティ比を有するパルス幅変調信号（以下、ＰＷＭ信号という）Ｓｐｗｍを出力する。
【００３０】
プリドライバ１６、Ｈブリッジ回路１８は、パルス幅変調器１４により生成されたＰＷＭ信号Ｓｐｗｍにもとづいて、モータ１の通電状態を制御するスイッチング回路２０として機能する。プリドライバ１６は、ＰＷＭ信号Ｓｐｗｍにもとづいて、駆動信号Ｄ１〜Ｄ４を生成し、後段のＨブリッジ回路１８に供給する。ＰＷＭ信号Ｓｐｗｍのハイレベルもしくはローレベルに対応付けられたオン時間の間、プリドライバ１６によって、スイッチングトランジスタＭ１、Ｍ４のペア、あるいはＭ２、Ｍ３のペアがオンされる。したがって、モータ１は、ＰＷＭ信号Ｓｐｗｍのオン期間が長い程、大きなトルクで駆動され、高回転数で回転することになる。
【００３１】
Ｈブリッジ回路１８は、駆動対象のモータ１のコイルの両端に、電源電圧Ｖｄｄおよび接地電圧ＧＮＤのいずれかを交互に供給するスイッチング回路である。Ｈブリッジ回路１８は、第１〜第４スイッチングトランジスタＭ１〜Ｍ４を含む。
第１スイッチングトランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、第３スイッチングトランジスタＭ３はＮチャンネルＭＯＳＦＥＴであり、電源電圧Ｖｄｄが供給される電源ラインと、接地間に直列に接続される。第１スイッチングトランジスタＭ１および第３スイッチングトランジスタＭ３の接続点の電圧Ｖｓｗ１は、モータ１の端子Ｐ１に供給される。
【００３２】
同様に、第２スイッチングトランジスタＭ２および第４スイッチングトランジスタＭ４も、電源ラインと接地間に直列に接続されており、２つのトランジスタの接続点の電圧Ｖｓｗ２は、モータ１の端子Ｐ２に供給される。
【００３３】
第１〜第４スイッチングトランジスタＭ１〜Ｍ４は、それぞれ、プリドライバ１６によって生成された駆動信号Ｄ１〜Ｄ４によってオン、オフ状態が制御される。具体的には、モータ１のロータの位置に応じて、駆動相、すなわち、スイッチングトランジスタＭ１、Ｍ４のペア、あるいはスイッチングトランジスタＭ２、Ｍ３のペアのいずれが駆動されるかが決定される。さらに、駆動されるペアにおいて、ハイサイド側のスイッチングトランジスタＭ１（あるいはＭ２）が固定的にオンされ、ローサイド側のスイッチングトランジスタＭ４（あるいはＭ３）が、ＰＷＭ信号Ｓｐｗｍのデューティ比に応じてオン、オフされる。
【００３４】
このように、図１のモータ駆動装置１００では、モータ１、速度センサ２、速度ディスクリミネータ３、デジタルフィルタ１２、パルス幅変調器１４、プリドライバ１６、Ｈブリッジ回路１８の経路でフィードバックループが形成されており、フィードバックによって、モータ１の回転数が、目標値に近づくように、ＰＷＭ信号Ｓｐｗｍのデューティ比が調節される。
【００３５】
本実施の形態に係るモータ駆動装置１００は、パルス幅変調器１４によるＰＷＭ信号Ｓｐｗｍの生成方法にひとつの特徴がある。以下、ＰＷＭ信号Ｓｐｗｍの生成方法について詳細に説明する。
【００３６】
本実施の形態において、パルス幅変調器１４に入力されるエラー信号ＥＲＲ２のビット数はｎ（＝８）であり、パルス幅変調器１４が生成するパルス信号Ｓｐｗｍのデューティ比は、エラー信号ＥＲＲ２がオーバーフローした状態（すなわち１０進数で２５６）のとき最大値の１００％に設定され、エラー信号ＥＲＲ２が、２進数で［００００００００］（１０進数で０）のとき、最小値の０％に設定される。オーバーフローを示すビットを含めれば、エラー信号ＥＲＲは、９ビットの信号である。パルス幅変調器１４は、クロック信号ＣＫをカウントすることにより、ＰＷＭ信号Ｓｐｗｍを生成するから、ＰＷＭ信号Ｓｐｗｍの周期Ｔｐｗｍは、Ｔｃｋ×２ｎ＝Ｔｃｋ×２５６となる。ここでＴｃｋは、クロック信号ＣＫの周期である。
【００３７】
本実施の形態に係るパルス幅変調器１４は、ＰＷＭ信号Ｓｐｗｍを、周期の等しい、連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成する。以下、複数のサブパルスを、Ｐｓ１、Ｐｓ２、…、Ｐｋと記す。さらに、パルス幅変調器１４は、ｋ個のサブパルスを、それらのデューティ比（以下、Ｄ１、Ｄ２、…、Ｄｋと記す）の平均値が、略ａ／２ｎとなるように生成する。
【００３８】
本実施の形態において、パルス幅変調器１４は、デジタル回路で構成されることから、内部の信号処理を２進数で実行する。したがって、ｋは、ｋ＝２ｍ（ｍは、ｍ＜ｎを満たす自然数）を満たす、すなわち２のべき乗であることが望ましい。以下の説明では、ｍ＝２の場合、したがって、パルス幅変調器１４が、ｋ＝４個のサブパルスを生成する場合について説明する。
【００３９】
パルス幅変調器１４は、ｋ＝４個のサブパルスＳｐ１〜Ｓｐ４の周期Ｔｓは、すべて等しく、＝Ｔｃｋ×２（ｎ−ｍ）＝Ｔｃｋ×６４に設定する。すなわち、サブパルスの周期Ｔｓと、ＰＷＭ信号Ｓｐｗｍの周期Ｔｐｗｍの間には、Ｔｓ×ｋ＝Ｔｐｗｍの関係が成り立つ。
【００４０】
図２は、実施の形態に係るパルス幅変調器１４の構成例を示す図である。パルス幅変調器１４は、サブパルスデューティ比設定部２１、カウンタ２２を備える。
【００４１】
サブパルスデューティ比設定部２１には、エラー信号ＥＲＲ２が入力されている。いま、エラー信号ＥＲＲ２の大きさが、１０進数表記でａ（ａは整数）であるとする。サブパルスデューティ比設定部２１は、エラー信号ＥＲＲ２の値にもとづいて、ｋ＝４個のサブパルスＳｐ１〜Ｓｐ４のデューティ比ＤＲ１〜ＤＲ４を設定する。サブパルスデューティ比設定部２１からカウンタ２２に対して出力されるデューティ比設定信号Ｄｃ１〜Ｄｃ４は、カウンタ２２にクロック信号ＣＫのカウント数を指示する信号である。
【００４２】
サブパルスデューティ比設定部２１は、ａの値を、サブパルスの個数ｋ＝４に略均等に振り分ける。たとえば、サブパルスデューティ比設定部２１、エラー信号ＥＲＲ２の値ａをｋ＝４で除し、４つのサブパルスのデューティ比設定信号Ｄｃ１〜Ｄｃ４に設定する。
たとえば、エラー信号ＥＲＲ２が、［０１００００００］、すなわち、ａ＝６４の場合、Ｄｃ１＝Ｄｃ２＝Ｄｃ３＝Ｄｃ４＝１６に設定する。
また、たとえば、エラー信号ＥＲＲ２が、［００００００１１］、すなわち、ａ＝３の場合、Ｄｃ１＝０、Ｄｃ２＝Ｄｃ３＝Ｄｃ４＝１に設定する。つまり、ａがｋの倍数で無い場合、余りは、均等に割り付ける。
エラー信号ＥＲＲ２がオーバーフローして最大値をとる場合、すなわち、ａ＝２５６の場合、Ｄｃ１＝Ｄｃ２＝Ｄｃ３＝Ｄｃ４＝６４に設定する。
【００４３】
サブパルスデューティ比設定部２１による、デューティ比設定信号Ｄｃ１〜Ｄｃ４の算出は、次のように行ってもよい。
まず、２進数のエラー信号ＥＲＲ２を、下位側にｍ＝２ビット分だけシフトして得られる値を、デューティ比設定信号Ｄｃ１〜Ｄｃ４として設定する。下位にｍビットシフトすることは、ａを、ｋ（＝２ｍ）で割ることに相当する。エラー信号Ｅｒｒ２を下位にｍビットシフトして得られた値は、１０進数表記でｃ（ｃは整数）であるとする。
【００４４】
次に、エラー信号ＥＲＲ２の下位ｍ＝２ビットを、デューティ比設定信号Ｄｃ１〜Ｄｃ４に反映させる。２進数のエラー信号ＥＲＲ２の下位ｍ＝２ビットは、エラー信号Ｅｒｒ２をｋ（＝２ｍ）で割ったときの余りに相当する。いま、エラー信号Ｅｒｒ２の下位２ビットが１０進数表記でｂ（ｂは整数）であるとき、Ｄｃ１〜Ｄｃ４のうち、ｂ個について、１を加える。たとえば、下位２ビットが００（ｂ＝０）のとき、Ｄｃ１〜Ｄｃ４をそのままとする。下位２ビットが０１（ｂ＝１）のとき、Ｄｃ１〜Ｄｃ４のうち１個（たとえばＤｃ４）に１を加え、下位２ビットが１０（ｂ＝２）のとき、Ｄｃ１〜Ｄｃ４のうち２個（たとえばＤｃ３、Ｄｃ４）に１を加え、下位２ビットが１１（ｂ＝３）のとき、Ｄｃ１〜Ｄｃ４のうち３個（たとえばＤｃ２、Ｄｃ３、Ｄｃ４）に１を加える。
こうして生成されたデューティ比設定信号Ｄｃ１〜Ｄｃ４は、カウンタ２２に出力される。
【００４５】
カウンタ２２は、デューティ比設定信号Ｄｃ１〜Ｄｃ４に応じて、クロック信号ＣＫをカウントし、サブパルスＳｐ１〜Ｓｐ４を生成する。具体的には、カウンタ２２は、サブパルスＳｐ１〜Ｓｐ４のそれぞれの周期Ｔｓを、クロック信号を２（ｎ−ｍ）回カウントすることにより設定し、その周期Ｔｓのうち、クロック信号を、デューティ比設定信号Ｄｃ１〜Ｄｃ４回分、カウントする期間を、サブパルスＳｐ１〜Ｓｐ４それぞれのオン時間に設定する。
【００４６】
すなわち、上述したデューティ比設定信号Ｄｃ１〜Ｄｃ４の設定方法を考慮すると、カウンタ２２は、ｋ（＝２ｍ）個のサブパルスのうち、ｂ個のサブパルスのオン時間を、クロック信号を、（ｃ＋１）回カウントすることにより設定し、残りの（ｋ−ｂ）個のサブパルスのオン時間を、クロック信号を、ｃ回カウントすることにより設定する。
【００４７】
以上のように構成されたモータ駆動装置１００の動作について説明する。図３は、図１のモータ駆動装置１００の動作状態を示すタイムチャートである。図３は、上から順に、クロック信号ＣＫ、デューティ比設定信号Ｄｃ１〜Ｄｃ４、ＰＷＭ信号Ｓｐｗｍを示し、エラー信号Ｅｒｒ２が、００００００１１（ａ＝３）の場合を示している。なお、図３の最下段には、比較のため、従来のモータ駆動装置において生成されるＰＷＭ信号Ｓｐｗｍ’を示す。
【００４８】
エラー信号Ｅｒｒ２がａ＝３のとき、サブパルスデューティ比設定部２１は、上述のように、Ｄｃ１＝０、Ｄｃ２〜Ｄｃ４＝１に設定する。カウンタ２２は、デューティ比設定信号Ｄｃ１、Ｄｃ２、Ｄｃ３、Ｄｃ４を利用して、順次、サブパルスＳｐ１〜Ｓｐ４を生成する。すなわち、ｉ番目のサブパルスＳｐｉは、クロック信号ＣＫを、６４回カウントする１周期Ｔｓのうち、クロック信号ＣＫを、Ｄｃｉ回カウントする期間が、オン時間Ｔｏｎｉに設定される。
【００４９】
その結果、カウンタ２２からは４つのサブパルスＳｐ１〜Ｓｐ４が出力される。なお、図３の例では、サブパルスＳｐ１のデューティ比が０％に設定され、パルスの形状をなさないが、この場合であっても、ひとつのサブパルスと観念される。
【００５０】
一方、従来の技術では、エラー信号Ｅｒｒ２がａ＝３の場合、図３の最下段に示されるように、２５６×Ｔｃｋを一周期Ｔｐｗｍとして、オン時間Ｔｏｎが、Ｔｃｋ×３となる。したがって、周期Ｔｐｗｍの間に、ひとつのパルスのみが現れる。本実施の形態に係るＰＷＭ信号Ｓｐｗｍと、従来のＰＷＭ信号Ｓｐｗｍ’では、以下の関係が成り立つ。
Ｔｐｗｍ＝Ｔｓ×ｋ
Ｔｏｎ＝Ｔｏｎ１＋Ｔｏｎ２＋Ｔｏｎ３＋Ｔｏｎ４
ＤＲ＝Ｔｏｎ／Ｔｐｗｍ＝ａ／２ｎ
ＤＲ１＝Ｔｏｎ１／Ｔｓ、ＤＲ２＝Ｔｏｎ２／Ｔｓ、ＤＲ３＝Ｔｏｎ３／Ｔｓ、ＤＲ４＝Ｔｏｎ４／Ｔｓ、
ＡＶＥ（ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４）＝ＤＲ
ここでＡＶＥ（）は、平均を表す。すなわち、本実施の形態におけるＰＷＭ信号Ｓｐｗｍのデューティ比と、従来のＰＷＭ信号Ｓｐｗｍ’のデューティ比ＤＲは、等しく設定されることに注目すべきである。
【００５１】
本実施の形態に係るモータ駆動装置１００によれば、ひとつのエラー信号Ｅｒｒ２に対して、複数のサブパルスを生成することから、クロック信号ＣＫの周波数を上げることなく、ＰＷＭ信号Ｓｐｗｍの見かけ上の周波数を、従来に比べて高めることができる。
【００５２】
また、サブパルスの個数ｋを２のべき乗としたことにより、デューティ比設定信号Ｄｃ１〜Ｄｃｋを、ビットシフトにより簡易に算出することができる。
【００５３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５４】
実施の形態では、好適な例として、ｋ個のサブパルスのデューティ比ＤＲ１〜ＤＲｋが、ほぼ等しくなるように、デューティ比設定信号Ｄｃ１〜Ｄｃｋを演算する場合について説明した。しかしながら、デューティ比を不均等に割り当てても、ＰＷＭ信号の見かけ上の周波数を上げるという効果を奏することができる。
【００５５】
また、実施の形態では、ｋ個のサブパルスの周期を同一に設定したが、本発明はこれに限定されるものではない。たとえば、エラー信号Ｅｒｒ２が８ビットであって、オーバーフローまで考慮しない場合、パルス信号Ｓｐｗｍの周期は、Ｔｃｋ×２５５となる。この場合、サブパルスの周期を、６３×Ｔｃｋ、６４×Ｔｃｋ、６４×Ｔｃｋ、６４×Ｔｃｋとしてもよい。さらに、パルス幅変調器１４の演算能力が許容すれば、複数のサブパルスの周期を、それぞれ、全く異なる値に設定してもよい。
【００５６】
実施の形態に係るモータ駆動回路４は、速度ディスクリミネータ３によってモータ１の回転数と基準クロック信号ＣＫｒｅｆの周波数偏差に対応したエラー信号ＥＲＲにもとづいてモータ１を駆動した。変形例として、モータ１のコイル電流を電圧に変換し、この電圧と、モータの目標トルクに対応する目標電圧との誤差電圧をアナログデジタル変換した信号を、エラー信号としてもよい。
【００５７】
また、実施の形態では、Ｈブリッジ回路によって単相モータを駆動する場合について説明したが、多層モータを駆動する際の、ＰＷＭ信号の生成にも、本発明は有効である。
【００５８】
実施の形態において、モータ駆動回路４を構成する素子はすべて一体集積化されていてもよく、または別の集積回路に分けて構成されていてもよく、さらにはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。
【００５９】
また、本発明の用途は、モータのＰＷＭ駆動に限定されるものではなく、その他の負荷、たとえば、ＬＥＤ（Light Emitting Diode）や、スイッチングレギュレータ、直流交流変換を行うインバータ等の駆動にも利用することができる。
【００６０】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００６１】
【図１】実施の形態に係るモータ駆動装置の構成を示すブロック図である。
【図２】実施の形態に係るパルス幅変調器の構成例を示す図である。
【図３】図１のモータ駆動装置の動作状態を示すタイムチャートである。
【符号の説明】
【００６２】
１・・・モータ、２・・・速度センサ、３・・・速度ディスクリミネータ、４・・・モータ駆動回路、１０・・・発振器、１２・・・デジタルフィルタ、１４・・・パルス幅変調器、１６・・・プリドライバ、１８・・・Ｈブリッジ回路、２０・・・スイッチング回路、２１・・・サブパルスデューティ比設定部、２２・・・カウンタ、１００・・・モータ駆動装置。
【図１】
2008067584.tif 000003
【図２】
2008067584.tif 000004
【図３】
2008067584.tif 000005