(57)【要約】【課題】主スイッチング素子が直流オン状態になるのを防止することが可能なスイッチング電源装置を提供する。【解決手段】このスイッチング電源装置では、トランス１２の制御巻線１２ｃと主スイッチング素子であるＦＥＴ１１のゲートとの間に、抵抗素子２４およびコンデンサ２５からなる積分回路を設け、ＦＥＴ１１のゲート電圧の立上がりをなまらせて、ＦＥＴ１１がオンするのを遅延させる。したがって、ＦＥＴ１１を確実にオフさせることができ、ＦＥＴ１１が直流オン状態になるのを防止できる。【選択図】図３
2008067446.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線、２次巻線および制御巻線を含むトランスと、
第１の直流電圧が供給される１対の端子間に前記１次巻線と直列接続された主スイッチング素子と、
前記２次巻線の端子間電圧を整流および平滑化して第２の直流電圧を生成する整流平滑回路と、
前記制御巻線の端子間電圧に基づいて前記主スイッチング素子をオン／オフ制御する制御回路とを備え、
前記制御回路は、
前記主スイッチング素子の制御電極を充電してオンさせる充電回路と、
前記主スイッチング素子の制御電極が充電されるのを遅延させる積分回路と、
前記主スイッチング素子の制御電極を放電させてオフさせる放電回路とを含むことを特徴とする、スイッチング電源装置。
【請求項２】
前記積分回路は、
その第１の電極が前記制御巻線の一方端子に接続され、その第２の電極が前記充電回路を介して前記主スイッチング素子の制御電極に接続された第１の抵抗素子と、
その第１の電極が前記第１の抵抗素子の第２の電極に接続され、その第２の電極が前記制御巻線の他方端子に接続された第１のコンデンサとを含むことを特徴とする、請求項１に記載のスイッチング電源装置。
【請求項３】
前記充電回路は、前記第１の抵抗素子の第２の電極と前記主スイッチング素子の制御電極との間に直列接続された第２の抵抗素子および第２のコンデンサを含み、
前記放電回路は、
前記第１の抵抗素子の第２の電極と前記制御巻線の他方端子との間に直列接続された第３の抵抗素子および第３のコンデンサと、
その第１の電極が前記主スイッチング素子の制御電極に接続され、その第２の電極が前記制御巻線の他方端子に接続され、その制御電極が前記第３の抵抗素子および前記第３のコンデンサ間のノードに接続されたトランジスタとを含むことを特徴とする、請求項２に記載のスイッチング電源装置。
【請求項４】
前記第１のコンデンサは除去され、
前記第３の抵抗素子および前記第３のコンデンサは、前記放電回路および前記積分回路で共用されていることを特徴とする、請求項３に記載のスイッチング電源装置。
【請求項５】
前記第２の抵抗素子は除去され、
前記第１の抵抗素子は、前記充電回路および前記積分回路で共用されていることを特徴とする、請求項４に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はスイッチング電源装置に関し、特に、ＡＣ−ＤＣコンバータ、ＤＣ―ＤＣコンバータなどとして実施され、直流安定電圧を出力するスイッチング電源装置に関する。
【背景技術】
【０００２】
図９は、従来のＲＣＣ（リンギングチョークコンバータ）方式のスイッチング電源装置の構成を示す回路ブロック図である。
【０００３】
図９において、このスイッチング電源装置は、交流電源電圧ＶＡを受ける入力端子１，２と、過電流を遮断するヒューズ３と、ノイズフィルタを構成するコンデンサ４およびコイル５と、交流電源電圧ＶＡを全波整流して脈流電圧を生成する全波整流回路６と、脈流電圧を平滑化して直流電圧ＶＤ１を生成するコンデンサ７とを備える。また、このスイッチング電源装置は、直流電圧ＶＤ１を分圧する抵抗素子８〜１０と、抵抗素子９，１０間のノードＮ９にゲートが接続された主スイッチング素子であるＦＥＴ１１と、１次巻線１２ａ、２次巻線１２ｂおよび制御巻線１２ｃを含むトランス１２とを備える。
【０００４】
１次巻線１２ａの一方端子は全波整流回路６の高電位側出力端子６ａに接続され、その他方端子はＦＥＴ１１を介してノードＮ１１すなわち全波整流回路６の低電位側出力端子６ｂに接続される。制御巻線１２ｃの一方端子は抵抗素子１３およびコンデンサ１４を介してＦＥＴ１１のゲートに接続され、その他方端子はノードＮ１１に接続される。
【０００５】
また、制御巻線１２ｃの一方端子および他方端子間には、抵抗素子１５およびコンデンサ１６が直列接続される。フォトカプラのフォトトランジスタ１７は、ノードＮ９と抵抗素子１５およびコンデンサ１６間のノードＮ１５との間に接続される。ＮＰＮバイポーラトランジスタ１８のコレクタはノードＮ９に接続され、そのベースはノードＮ１５に接続され、そのエミッタはノードＮ１１に接続される。
【０００６】
また、２次巻線１２ｂの端子間には整流用のダイオード２０と平滑用のコンデンサ２１が直列接続され、コンデンサ２１には電圧検出回路２２と負荷回路２３が並列接続される。電圧検出回路２２は、フォトトランジスタ１７と光結合されるフォトダイオードを含み、コンデンサ２１の端子間の直流電圧ＶＤ２が所定の値になるようにフォトトランジスタ１７の抵抗値を制御する。
【０００７】
次に、このスイッチング電源装置の動作について説明する。このスイッチング電源装置は、トランス１２の１次巻線１２ａにＦＥＴ１１を直列接続し、トランス１２の制御巻線１２ｃ出力を、抵抗素子１３、コンデンサ１４などを介してＦＥＴ１１のゲートに帰還させて発振するように構成したものである。
【０００８】
交流電源電圧ＶＡが投入されて直流電圧ＶＤ１が上昇し、ノードＮ９の電圧がＦＥＴ１１のしきい値電圧を超えると、ＦＥＴ１１がオンし、１次巻線１２ａに励磁エネルギーが蓄積される。制御巻線１２ｃには、ＦＥＴ１１のオン時に、１次巻線１２ａと同一方向に電圧が誘起され、その誘起電流は抵抗素子１３および直流カット用のコンデンサ１４を介してＦＥＴ１１のゲートに与えられ、これによってＦＥＴ１１のオン状態が維持される。
【０００９】
ＦＥＴ１１のオン時に制御巻線１２ｃに誘起された電流は、抵抗素子１５およびフォトトランジスタ１７を介してコンデンサ１６に充電される。コンデンサ１６の端子間電圧がトランジスタ１８のしきい値電圧を超えると、トランジスタ１８がオンし、これによってＦＥＴ１１のゲート電圧が低下し、ＦＥＴ１１はオフされる。また、ＦＥＴ１１がオフすると、制御巻線１２ｃにＦＥＴ１１のゲートを負電圧にするような電圧が誘起され、抵抗素子１５を介してコンデンサ１６の電荷が引き抜かれ、ＦＥＴ１１の次のオン動作のための準備が行われる。
【００１０】
ＦＥＴ１１がオフした後、１次巻線１２ａに蓄積されていた励磁エネルギーの２次側への出力が終了すると、１次巻線１２ａの寄生容量と１次巻線１２ａのインダクタとの間で共振現象が発生してリンギング電圧が発生するが、このリンギング電圧は磁気的に結合した制御巻線１２ｃにも伝達される。制御巻線１２ｃに伝達されたリンギング電圧は、抵抗素子１３およびコンデンサ１４を介してＦＥＴ１１のゲートに伝達し、ＦＥＴ１１をオンさせる。このようにして、継続してＦＥＴ１１がオン／オフ駆動される（たとえば、特許文献１参照）。
【特許文献１】特開２０００−２０９８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、このようなＲＣＣ方式のスイッチング電源装置には、他励式のものに比べて回路構成が簡易で安価というメリットがある一方、制御系の回路定数によっては電源投入時や電源オフ時の過渡的に入力電圧が低い状態において、ＦＥＴ１１が確実にオフされず、いわゆる直流オン状態になってしまいという問題がある。ＦＥＴ１１が直流オンすると、ＦＥＴ１１に過大な電流が流れて電源が破壊される。
【００１２】
それゆえに、この発明の主たる目的は、主スイッチング素子が直流オン状態になるのを防止することが可能なスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１３】
この発明に係るスイッチング電源装置は、１次巻線、２次巻線および制御巻線を含むトランスと、第１の直流電圧が供給される１対の端子間に１次巻線と直列接続された主スイッチング素子と、２次巻線の端子間電圧を整流および平滑化して第２の直流電圧を生成する整流平滑回路と、制御巻線の端子間電圧に基づいて主スイッチング素子をオン／オフ制御する制御回路とを備え、制御回路は、主スイッチング素子の制御電極を充電してオンさせる充電回路と、主スイッチング素子の制御電極が充電されるのを遅延させる積分回路と、主スイッチング素子の制御電極を放電させてオフさせる放電回路とを含むことを特徴とする。
【００１４】
好ましくは、積分回路は、その第１の電極が制御巻線の一方端子に接続され、その第２の電極が充電回路を介して主スイッチング素子の制御電極に接続された第１の抵抗素子と、その第１の電極が第１の抵抗素子の第２の電極に接続され、その第２の電極が制御巻線の他方端子に接続された第１のコンデンサとを含む。
【００１５】
また好ましくは、充電回路は、第１の抵抗素子の第２の電極と主スイッチング素子の制御電極との間に直列接続された第２の抵抗素子および第２のコンデンサを含み、放電回路は、第１の抵抗素子の第２の電極と制御巻線の他方端子との間に直列接続された第３の抵抗素子および第３のコンデンサと、その第１の電極が主スイッチング素子の制御電極に接続され、その第２の電極が制御巻線の他方端子に接続され、その制御電極が第３の抵抗素子および第３のコンデンサ間のノードに接続されたトランジスタとを含む。
【００１６】
また好ましくは、第１のコンデンサは除去され、第３の抵抗素子および第３のコンデンサは、放電回路および積分回路で共用されている。
【００１７】
また好ましくは、第２の抵抗素子は除去され、第１の抵抗素子は、充電回路および積分回路で共用されている。
【発明の効果】
【００１８】
この発明に係るスイッチング電源装置では、制御回路は、主スイッチング素子の制御電極を充電してオンさせる充電回路と、主スイッチング素子の制御電極が充電されるのを遅延させる積分回路と、主スイッチング素子の制御電極を放電させてオフさせる放電回路とを含む。したがって、主スイッチング素子がオンするのを遅延させることができ、主スイッチング素子がが直流オンするのを防止することができる。
【発明を実施するための最良の形態】
【００１９】
実施の形態について説明する前に、まず本発明の原理について説明する。
図１は、ＦＥＴ１１がオンしている際のトランス１２各部の極性とＦＥＴ１１のゲート端子への電流Ｉ１の流れを模式的に示す図である。ＦＥＴ１１がオンしている場合は、制御巻線１２ｃの一方端子が他方端子よりも高電位になり、図１中の破線で示すように、制御巻線１２ｃの一方端子から抵抗素子１３、コンデンサ１４およびＦＥＴ１１のゲート−ソース間容量１１ａを介して制御巻線１２ｃの他方端子に電流Ｉ１が流れる。これにより、ゲートーソース間容量１１ａに電荷が蓄積され、ＦＥＴ１１のソースに対するゲートの電圧が正電圧になる。ＦＥＴ１１のゲート電圧が上昇してしきい値を超えると、ＦＥＴ１１はオン状態に維持される。
【００２０】
また、図２は、ＦＥＴ１１がオフしている際のトランス１２各部の極性とＦＥＴ１１のゲート端子への電流Ｉ２の流れを模式的に示す図である。ＦＥＴ１１がオフしている場合は、制御巻線１２ｃの他方端子が一方端子よりも高電位になり、図２中の破線で示すように、制御巻線１２ｃの他方端子からＦＥＴ１１のゲート−ソース間容量１１ａ、コンデンサ１４および抵抗素子１３を介して制御巻線１２ｃの一方端子に電流Ｉ２が流れる。これにより、ゲートーソース間容量１１ａに電荷が蓄積され、ＦＥＴ１１のソースに対するゲートの電圧が負電圧になる。ＦＥＴ１１のゲート電圧が低下してしきい値を下回ると、ＦＥＴ１１はオフ状態に維持される。
【００２１】
直流オン状態とは、本来定められた周波数で定期的にオン／オフを繰り返さなければならないＦＥＴ１１がオフすべきときに完全にオフせず、次のオン期間に到るものである。ＦＥＴ１１が完全にオフしないのは、簡単に言えば、図１において容量１１ａをゲートがプラスとなる方向で充電する電流Ｉ１の量と、図２において容量１１ａをＦＥＴ１１のゲートがマイナスとなる方向で充電する電流Ｉ２の量とが一致せず、後者の電流Ｉ２の量が電流Ｉ１の量よりも相対的に少なくなるためである。そこで、本発明では、電流Ｉ１を遅延させてＩ２＞Ｉ１とし、ＦＥＴ１１の直流オンを防止する。
【００２２】
図３は、この発明の一実施の形態によるスイッチング電源装置の構成を示す回路ブロック図であって、図９と対比される図である。図３を参照して、このスイッチング電源装置が図９のスイッチング電源装置と異なる点は、抵抗素子２４およびコンデンサ２５が追加されている点である。
【００２３】
抵抗素子２４は、制御巻線１２ｃの一方端子と抵抗素子１３，１５間のノードＮ１３との間に接続される。コンデンサ２５は、ノードＮ１３と制御巻線１２ｃの他方端子との間に接続される。制御巻線１２ｃ側から見て、抵抗素子２４およびコンデンサ２５は積分回路を構成する。
【００２４】
図４は、積分回路の動作を示す図である。図４に示すように、積分回路に矩形波信号を入力すると、矩形波信号の立上がりおよび立下りをなまらせた信号が出力される。すなわち、矩形波信号が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、入力端子から抵抗素子２４を介してコンデンサ２５に電流が流れ、コンデンサ２５の端子間電圧が徐々に上昇する。次いで、矩形波信号が「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、コンデンサ２５から抵抗素子２４を介して入力端子に電流が流れ、コンデンサ２５の端子間電圧が徐々に下降する。したがって、積分回路の出力端子には、矩形波信号の立上がりおよび立下りをなまらせた信号が出力される。
【００２５】
図５（ａ）は従来のスイッチング電源装置のＦＥＴ１１のゲート電圧を示す波形図であり、図５（ｂ）は本願発明のスイッチング電源装置のＦＥＴ１１のゲート電圧を示す波形図である。図５（ａ）（ｂ）のゲート電圧は、ＦＥＴ１１のゲートーソース間容量１１ａの端子間電圧と等価である。図５（ａ）では、ＦＥＴ１１のゲート電圧は矩形波に近く、ＦＥＴ１１のゲートーソース間容量１１ａが＋側と−側もいずれの側に充電される場合も比較的速やかに充電が完了している。一方図５（ｂ）では、ＦＥＴ１１のゲートーソース間容量１１ａは＋側にはなだらかに充電されており、−側では急峻に充電されている。
【００２６】
ここで図１および図２に示したとおり、ＦＥＴ１１のゲートーソース間容量１１ａの充電と放電は同じ経路を電流が流れることにより実現されているため、積分回路を追加した効果は＋側でも−側でも等価に現れるはずであるが、図５（ａ）のゲート電圧の立下りに見られるように、元々、制御巻線１２ｃの端子間電圧の立下りはリンギングを含み過剰に急峻であるため、積分回路の効果は相殺されている。したがって、ＦＥＴ１１のゲートーソース間容量１１ａは、＋側には積分回路の効果が加味されてゆっくり充電され、−側には急峻に放電される。すなわち、本願発明では、従来技術に比べてＦＥＴ１１のゲート電圧はゆっくり上昇し、急峻に低下する。
【００２７】
これにより、従来技術に比べＦＥＴ１１のゲートーソース間容量１１ａの放電電流は充電電流よりも常に優勢となり、ＦＥＴ１１の動作状態が過渡的な場合においてもＦＥＴ１１はオフすべきタイミングで確実にオフされ、オン状態が継続することによるＦＥＴ１１の破壊は回避される。
【００２８】
なお、この実施の形態では、ＦＥＴ１１のゲート電圧の立上がりが顕著になまることにより、ＦＥＴ１１のドレインーソース間電圧が十分低下した後にＦＥＴ１１がオンする。したがって、ＦＥＴ１１のスイッチングの際に生じる電力損失が低減され、またスイッチングに伴うノイズの発生を抑えることができる。
【００２９】
図６（ａ）は、交流電源電圧ＶＡをオフした場合における従来のスイッチング電源装置のＦＥＴ１１のドレイン電流の時刻変化を示す波形図であり、図６（ｂ）は交流電源電圧ＶＡをオフした場合における本願発明のスイッチング電源装置のＦＥＴ１１のドレイン電流の時刻変化を示す波形図である。従来のスイッチング電源装置では、交流電源電圧ＶＡがオフされて直流電源電圧ＶＤ１が低い状態になると、図６（ａ）から分かるように、ＦＥＴ１１が所定周波数で確実にオフされなくなり、直流オンしてしまう。一方、本願発明のスイッチング電源装置では直流電源電圧ＶＤ１が低い状態になっても、図６（ｂ）から分かるように、ＦＥＴ１１が所定周波数で確実にオフされ、直流オン状態になることはない。
【００３０】
図７は、この実施の形態の変更例を示す回路ブロック図であって、図３と対比される図である。図７を参照して、このスイッチング電源装置が図３のスイッチング電源装置と異なる点は、コンデンサ２５が除去されている点である。抵抗素子２４，１５およびコンデンサ１６によって積分回路が構成されている。この変更例でも、実施の形態と同じ効果が得られる。
【００３１】
図８は、この実施の形態の他の変更例を示す回路ブロック図であって、図７と対比される図である。図８を参照して、このスイッチング電源装置が図７のスイッチング電源装置と異なる点は、抵抗素子１３が除去されている点である。抵抗素子１３の機能は抵抗素子２４に統合されている。この変更例でも、実施の形態と同じ効果が得られる。
【００３２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３３】
【図１】本願発明の原理を説明するための回路ブロック図である。
【図２】本願発明の原理を説明するための他の回路ブロック図である。
【図３】この発明の一実施の形態によるスイッチング電源装置の構成を示す回路ブロック図である。
【図４】図３に示した積分回路の動作を示す回路図である。
【図５】図３に示したスイッチング電源装置の効果を説明するための波形図である。
【図６】図３に示したスイッチング電源装置の効果を説明するための他の波形図である。
【図７】この実施の形態の変更例を示す回路ブロック図である。
【図８】この実施の形態の他の変更例を示す回路ブロック図である。
【図９】従来のスイッチング電源装置の構成を示す回路ブロック図である。
【符号の説明】
【００３４】
１，２  入力端子、３  ヒューズ、４，７，１４，１６，２１，２５  コンデンサ、５  コイル、６  全波整流回路、８〜１０，１３，１５，２４  抵抗素子、１１  ＦＥＴ、１１ａ  ゲート−ソース間容量、１２  トランス、１２ａ  １次巻線、１２ｂ  ２次巻線、１２ｃ  制御巻線、１７  フォトトランジスタ、１８  ＮＰＮバイポーラトランジスタ、２０  ダイオード、２２  電圧検出回路、２３  負荷回路。
【図１】
2008067446.tif 000003
【図２】
2008067446.tif 000004
【図３】
2008067446.tif 000005
【図４】
2008067446.tif 000006
【図５】
2008067446.tif 000007
【図６】
2008067446.tif 000008
【図７】
2008067446.tif 000009
【図８】
2008067446.tif 000010
【図９】
2008067446.tif 000011