(57)【要約】【課題】画素回路に対する検査を行なうための構成を小型化すること。【解決手段】Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、画素回路群毎に共通に接続され、画素回路群毎に個別に制御される複数の電源線１０と、各画素回路群に対応して設けられる複数の補助電源線１６と、電源線１０と補助電源線１６との間に介在され、両者間の電気的接続を制御する複数のスイッチングトランジスタＴ３と、各画素回路群に対応するスイッチングトランジスタＴ３の駆動を共通に制御するための制御信号を供給する複数の電源制御線１８と、複数の補助電源線１６に対して共通に直接接続される電源線入力パッド２０と、を備える。【選択図】        図９
2008058637.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、
前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、
前記各画素回路群に対応して設けられる複数の第１補助電源線と、
前記電源線と前記第１補助電源線との間に介在され、両者間の電気的接続を制御する複数のスイッチング手段と、
前記各画素回路群に対応する前記スイッチング手段の駆動を共通に制御するための制御信号を供給する複数の制御線と、
前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、
を備えたことを特徴とする画像表示装置。
【請求項２】
前記各画素回路は、発光手段と、該発光手段の発光を制御する駆動手段と、を備え、
前記スイッチング手段及び前記駆動手段は薄膜トランジスタにより構成され、
前記スイッチング手段のチャネル幅は、前記駆動手段のチャネル幅よりも小さいことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記第１補助電源線に対して交差するように形成され、前記第１補助電源線に対して電気的に接続される第２補助電源線をさらに備えたことを特徴とする請求項１または２に記載の画像表示装置。
【請求項４】
前記電源線と前記第１補助電源線の線幅が略等しいことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。
【請求項５】
前記第１補助電源線の線幅が前記電源線の線幅よりも大きいことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。
【請求項６】
前記第１補助電源線の線幅が前記第２補助電源線の線幅よりも大きいことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。
【請求項７】
前記画素回路を制御する駆動ＩＣを更に備え、
前記第１補助電源線は、一端側に前記駆動ＩＣが、他端側に前記検査用パッドがそれぞれ接続されていることを特徴とする請求項１〜６のいずれか１項に記載の画像表示装置。
【請求項８】
Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、を備えた画像表示装置を準備するステップと、
前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、
前記検査用パッドより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路の検査を行なうステップと、を備えたことを特徴とする画像表示装置の製造方法。
【請求項９】
前記画素回路の検査を行なった後に、前記画素回路に電気的に接続され、前記画素回路の駆動を制御する駆動ＩＣを実装するステップを更に備えたことを特徴とする請求項８に記載の画像表示装置の製造方法。
【請求項１０】
Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記電源線および前記第１補助電源線の少なくとも一方に接続される駆動ＩＣを備えた画像表示装置を準備するステップと、
前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、
前記駆動ＩＣより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路を駆動するステップと、を備えたことを特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及びその製造方法または駆動方法に関するものである。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。
【０００３】
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：以下「ＯＬＥＤ」という）などを有する複数の画素が行列状に配置された構成を有しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、画像表示装置を製造する際には、画素回路の画質検査を行なうことが多いが、かかる検査を行なうためには検査回路が必要である。ところが、かかる検査回路が大型化すると、それに応じて画像表示装置が大型化してしまい、小型化の要求に対応することが困難となる場合があるという問題がある。
【０００５】
本発明は、上記に鑑みてなされたものであって、画素回路に対する検査を行うことができる画像表示装置及びその製造方法、並びにその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するため、本発明にかかる画像表示装置は、Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両者間の電気的接続を制御する複数のスイッチング手段と、前記各画素回路群に対応する前記スイッチング手段の駆動を共通に制御するための制御信号を供給する複数の制御線と、前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、を備えたことを特徴とする。
【０００７】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記各画素回路は、発光手段と、該発光手段の発光を制御する駆動手段と、を備え、前記スイッチング手段及び前記駆動手段は薄膜トランジスタにより構成され、前記スイッチング手段のチャネル幅は、前記駆動手段のチャネル幅よりも小さいことを特徴とする。
【０００８】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第１補助電源線に対して交差するように形成され、前記第１補助電源線に対して電気的に接続される第２補助電源線をさらに備えたことを特徴とする。
【０００９】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記電源線と前記第１補助電源線の線幅が略等しいことを特徴とする。
【００１０】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第１補助電源線の線幅が前記電源線の線幅よりも大きいことを特徴とする。
【００１１】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第１補助電源線の線幅が前記第２補助電源線の線幅よりも大きいことを特徴とする。
【００１２】
また、つぎの発明にかかる画像表示装置は、上記の発明において、前記画素回路を制御する駆動ＩＣを更に備え、前記第１補助電源線は、一端側に前記駆動ＩＣが、他端側に前記検査用パッドがそれぞれ接続されていることを特徴とする。
【００１３】
また、つぎの発明にかかる画像表示装置の製造方法は、Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、を備えた画像表示装置を準備するステップと、前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、前記検査用パッドより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路の検査を行なうステップと、を備えたことを特徴とする。
【００１４】
また、つぎの発明にかかる画像表示装置の製造方法は、上記の発明において、前記画素回路の検査を行なった後に、前記画素回路に電気的に接続され、前記画素回路の駆動を制御する駆動ＩＣを実装するステップを更に備えたことを特徴とする。
【００１５】
また、つぎの発明にかかる画像表示装置の駆動方法は、Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記電源線および前記第１補助電源線の少なくとも一方に接続される駆動ＩＣを備えた画像表示装置を準備するステップと、前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、前記駆動ＩＣより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路を駆動するステップと、を備えたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、画素回路の検査を行なう検査回路の構成を小型化し、画像表示装置の大型化を抑制することができる。また、本発明によれば、補助電源線を設けているため、電源線に生じる電圧降下量を低減させ、クロストークの発生を抑制できる高画質の画像表示装置を実現できる。
【発明を実施するための最良の形態】
【００１７】
本発明にかかる画像表示装置を説明する前に、順次発光方式にて駆動される画像表示装置の基本的な構成および、その動作について説明する。
【００１８】
（画像表示装置に関する基礎技術）
図１は、順次発光方式にて駆動される画像表示装置の１画素に対応する画素回路の構成例を示す図である。同図に示す画素回路は、有機発光素子ＯＬＥＤ、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、容量Ｃｓと画像信号線１４との電気的接続を制御するスイッチングトランジスタＴ１、電源線１０と容量Ｃｓとの電気的接続を制御するスイッチングトランジスタＴ２を備えて構成される。このような画素回路は、画像表示装置の表示部にマトリックス状に配列されている。
【００１９】
図１において、駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するための素子である。また、閾値電圧検出用トランジスタＴｔｈは、オン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続する。その結果、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流が流れ、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が閾値電圧Ｖｔｈに近づくこととなる。
【００２０】
有機発光素子ＯＬＥＤは、アノード層と、カソード層と、アノード層及びカソード層の間に介在され、有機材料からなる発光層とを少なくとも備えた構造を有している。アノード層及びカソード層の材料としては、ＡｌまたはＡｌ及びＮｄとの合金、その他のＡｌ合金、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、Ｍｇ，Ｃａ，Ａｌ，ＩＺＯ等の金属材料が用いられ、例えば、アノード層としてＡｌが、カソード層としてＭｇ及びＣａの積層体が用いられる。また、発光層の材料としては、フタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機材料が用いられる。このような有機発光素子ＯＬＥＤは、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。
【００２１】
駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２は、例えば、薄膜トランジスタ（ＴＦＴ）により構成されている。なお、以下に参照される各図面において、各薄膜トランジスタのチャネル（Ｎ型またはＰ型）については、Ｎ型、Ｐ型のいずれのタイプを用いてもよい。
【００２２】
また、図１に示す画素回路は、電源線１０、Ｔｔｈ制御線１１、マージ線１２、走査線１３および画像信号線１４などの制御線を備えている。電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴ２に電圧を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴ２を制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴ１を制御するための信号を供給する。画像信号線１４は、有機発光素子ＯＬＥＤの発光輝度に対応する画像信号を供給する。
【００２３】
なお、図１では、有機発光素子ＯＬＥＤのアノード層側をグラウンド線に、カソード層側を電源線１０にそれぞれ接続するようにしているが、有機発光素子ＯＬＥＤのアノード層側を電源線１０に、カソード層側をグラウンド線にそれぞれ接続しても良いし、あるいは、有機発光素子ＬＥＤの両側に電源線を接続し、両電源線の電位を変動させてもよい。
【００２４】
図２は、図１における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。なお、同２においては、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１、有機発光素子ＯＬＥＤ自体が有する素子容量Ｃｏｌｅｄ、および電源線やマージ線以外の制御線などの回路要素の図示を省略している。
【００２５】
電源線１０やマージ線１２等の制御線は画素回路群に共通に接続されており、その一端側が駆動ＩＣ３０に接続されている。そして、駆動ＩＣ３０によって電源線１０やマージ線１２等の制御線の電位が制御されている。
【００２６】
つぎに、図２に示す画素回路群の動作について、図３を参照して説明する。図３は、図２に示す各画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。図３において、“ｎ”および“ｎ＋１”は、図２における各画素回路群を識別する行番号を示す。なお、図３に示すシーケンスは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の４つの期間を１サイクルとし、各行毎にサイクルがずれている。また、１サイクルの期間内における各画素回路群の動作は各行で同一であるため、ここでは、第ｎ行の画素回路群に着目し、その動作を説明する。
【００２７】
まず、準備期間では、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとされ、電源線１０（ｎ）→駆動トランジスタＴｄ→有機発光素子ＯＬＥＤという経路で電流が流れ、有機発光素子ＯＬＥＤに電荷が蓄積される。
【００２８】
つぎの閾値電圧検出期間では、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ２がオン、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。また、容量Ｃｓおよび有機発光素子ＯＬＥＤに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、理論的には、駆動トランジスタＴｄがオフとされるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。
【００２９】
つぎの書き込み期間では、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、さらに画像信号線１４よりデータ電位（−Ｖｄａｔａ）が容量Ｃｓに供給される。その結果、有機発光素子ＯＬＥＤに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｔｈ→容量Ｃｓという経路で電流が流れ、駆動トランジスタＴｄのゲート電位を所望電位に変化させる。
【００３０】
つぎの発光期間では、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。
【００３１】
（検査回路に関する関連技術）
上述のような画像表示装置を製造する際には、通常、画質検査を行なう。かかる画質検査を行なうための検査回路としては、例えば、図４に示す検査回路がある。この検査回路は、電源線入力パッド２０、マージ線入力パッド２２、検査制御パッド２５などの各検査パッドを有している（他の制御線にかかる検査パッドの図示は省略）。マージ線入力パッド２２は、スイッチングトランジスタＴｍを介してマージ線１２と接続される。電源線入力パッド２０は、スイッチングトランジスタＴｓを介して電源線１０と接続される。検査制御パッド２５は、スイッチングトランジスタＴｍ，Ｔｓの各ゲート電極に接続される。
【００３２】
図５は、図４に示す検査回路を用いて画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。図５に示すように、制御シーケンスそのものは、図３に示した制御シーケンスと同様である。すなわち、検査時においては、電源線１０への制御信号は電源線入力パッド２０から入力され、マージ線１２への制御信号はマージ線入力パッド２２から入力され、Ｔｔｈ制御線１１への制御信号はＴｔｈ制御線入力パッド２１から入力され、走査線１３への制御信号は走査線入力パッド２３から入力される。また、スイッチングトランジスタＴｓ，Ｔｍを導通させるために検査制御パッド２５が高電位（ＶｇＨ）とされる。さらに、画像信号電位（−Ｖｄａｔａ）は、画像信号線１４から入力される。
【００３３】
つぎに、図４に示す検査回路の問題点について説明する。
【００３４】
マージ線１２にはスイッチングトランジスタＴ２を制御する制御信号が供給されるが、該制御信号の供給によってマージ線１２に流れる電流量は小さいため、各マージ線１２に接続されるスイッチングトランジスタＴｍに流れる電流量は小さい。したがって、スイッチングトランジスタＴｍ1はスイッチングトランジスタＴ２と同様の大きさのＴＦＴを用いることができる。
【００３５】
一方、電源線１０には、電源線１０に接続される駆動トランジスタＴｄ（Ｔｄ11,…,Ｔｄ12,…,Ｔｄ13）に流れる電流の総和が流れるため、電源線１０に接続されるスイッチングトランジスタＴｓには大きな電流が流れる。それ故、スイッチングトランジスタＴｓは、電流容量の大きなＴＦＴで構成する必要がある。
【００３６】
ところが、ＴＦＴの電流容量を増大させるためには、ＴＦＴのチャネル幅を広げる必要がある。例えば各行に１００個の画素回路を配置した場合には、スイッチングトランジスタＴｓは駆動トランジスタＴｄの数に応じたチャネル幅を有している必要がある。しかしながら、このような巨大なＴＦＴを画素回路の周辺部に配置すると、画像表示装置自体が大型化するという課題が発生する。
【００３７】
本願発明者は、図４に示す画素回路の構成および作用に着目し、種々の検討を行うことによって、以下に示すような画像表示装置を見出すに至った。そこで、以下に、本発明にかかる画像表示装置の好適な実施の形態について詳細に説明する。なお、各行の電源線１０が互いに接続され、全電源線１０に対する電圧制御が同時に行なわれる場合、画像表示装置は全発光素子を同じタイミングで発光させる一括発光方式で駆動されることとなる。このような場合は、複数の電源線１０を個別に制御する必要がないため、電源線１０と電源線入力パッド２０との間にスイッチングトランジスタを介在させる必要がなく、上記課題は発生しない。
【００３８】
（実施の形態１）
＜画像表示装置の全体構成＞
本発明の実施の形態１に係る画像表示装置について図を用いて詳細に説明する。ここでは、基本的に、図１〜図５とは異なる構成について主に説明し、共通する構成については同一符号を付して示し、その説明を省略する。
【００３９】
図６は、本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。また図７は、図６における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。図７は、図２の場合と同様に、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１および有機発光素子ＯＬＥＤ自体が有する素子容量Ｃｏｌｅｄならびに電源線およびマージ線以外の制御線などの回路要素の図示を省略している。
【００４０】
本実施形態においては、図１〜５を用いて説明した画像表示装置とは異なり、電源線１０に加えて、補助電源線１６を設け、この補助電源線１６と電源線１０との間にスイッチングトランジスタＴ３を設けている。また、スイッチングトランジスタＴ３のゲート電極には電源制御線１８が接続される。また、各電源線１０、各補助電源線１６、各電源制御線１８およびマージ線１２は、その一端側が駆動ＩＣ３０に接続されている。
【００４１】
つぎに、図７に示す画素回路群の動作について、図８を参照して説明する。なお、各画素回路群の動作は、基本的には略同一であるため、第ｎ行の画素回路群に着目し、その動作を説明する。
【００４２】
図８は、図７に示す画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。
【００４３】
本実施形態における制御シーケンスは、電源制御線１８を制御するシーケンス（電源制御線１８（ｎ）、電源制御線１８（ｎ＋１））と、補助電源線１６を制御するシーケンス（補助電源線１６（ｎ）、補助電源線１６（ｎ＋１））とが付加されている点が図３に示したシーケンスと異なっており、補助電源線１６は、準備期間〜発光期間までの全期間において、略一定の電位（本実施形態ではマイナス電位（−ＶDD））に維持される。その他については、基本的に、図３に示したシーケンスと同様である。
【００４４】
準備期間では、電源線１０（ｎ）が高電位（Ｖｐ）、マージ線１２（ｎ）が高電位（ＶｇＨ）、Ｔｔｈ制御線１１（ｎ）が低電位（ＶｇＬ）、走査線１３（ｎ）が低電位（ＶｇＬ）、電源制御線１８（ｎ）がオフ電位（−ＶｇＬ）とされる。この制御により、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオン、スイッチングトランジスタＴ３がオフとなり、電源線１０（ｎ）→駆動トランジスタＴｄ→有機発光素子ＯＬＥＤという経路で電流が流れ、有機発光素子ＯＬＥＤに電荷が蓄積される。なお、この準備期間で有機発光素子ＯＬＥＤに電荷を蓄積する理由は、閾値電圧検出期間に駆動トランジスタＴｄのゲート電極・ソース電極間電圧を閾値電圧に近づける際に、有機発光素子ＯＬＥＤを駆動トランジスタＴｄのドレイン電極・ソース電極間に流す電流の供給源として作用させるためである。
【００４５】
つぎの閾値電圧検出期間では、電源線１０（ｎ）がゼロ電位（０Ｖ）、マージ線１２（ｎ）が高電位（ＶｇＨ）、Ｔｔｈ制御線１１（ｎ）が高電位（ＶｇＨ）、走査線１３（ｎ）が低電位（ＶｇＬ）、電源制御線１８（ｎ）がオフ電位（−ＶｇＬ）とされる。この制御により、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。また、容量Ｃｓおよび有機発光素子ＯＬＥＤに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート電極・ソース電極間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、理論的には、駆動トランジスタＴｄがオフとされるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。
【００４６】
つぎの書き込み期間では、電源線１０（ｎ）がゼロ電位、マージ線１２（ｎ）が低電位（ＶｇＬ）、Ｔｔｈ制御線１１（ｎ）が高電位（ＶｇＨ）、走査線１３（ｎ）が高電位（ＶｇＨ）、電源制御線１８（ｎ）がオフ電位（−ＶｇＬ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）とされる。この制御により、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなる。その結果、有機発光素子ＯＬＥＤに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｔｈ→容量Ｃｓという経路で電流が流れ、駆動トランジスタＴｄのゲート電極を所望電位に設定することができる。
【００４７】
つぎの発光期間では、電源線１０（ｎ）がマイナス電位（−ＶDD）、マージ線１２（ｎ）が高電位（ＶｇＨ）、Ｔｔｈ制御線１１（ｎ）が低電位（ＶｇＬ）、走査線１３（ｎ）が低電位（ＶｇＬ）、電源制御線１８（ｎ）がオン電位（０Ｖ）とされる。この制御により、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ３がオンとなる。その結果、有機発光素子ＯＬＥＤから電源線１０（ｎ）及び補助電源線１６（ｎ）に電流が流れ、有機発光素子ＯＬＥＤが発光する。
【００４８】
＜検査回路＞
図９は、実施の形態１にかかる検査回路及び画素回路群を示す図である。図９に示す検査回路は、画素回路群の周辺部に配置されており、電源線入力パッド２０、マージ線入力パッド２２、検査制御パッド２５、電源制御線入力パッド２６などの各検査パッドを有している（他の制御線にかかる検査パッドの図示は省略）。マージ線入力パッド２２は、例えばＴＦＴであるスイッチングトランジスタＴｍを介してマージ線１２と接続され、マージ線に供給される制御信号が入力される。また、検査制御パッド２５は、図４と同様に、スイッチングトランジスタＴｖ，Ｔｍの各ゲート電極に接続され、これらのトランジスタの駆動を制御するための信号が検査時に入力される。
【００４９】
一方、電源線入力パッド２０は、複数の補助電源線１６に対して共通に接続され、電源線入力パッド２０と補助電源線１６とはＴＦＴを介さずに直接接続される。この電源線入力パッド２０が接続される補助電源線１６には、検査時に大きな電流が流れるものの、補助電源線１６と電源線入力パッド２０とはＴＦＴを介さずに接続されているため、サイズの大きなＴＦＴが存在せず、検査回路の構成を簡略化することができる。その結果、画像表示装置が大型化することを良好に防止できる。
【００５０】
さらに、電源制御線入力パッド２６は、例えばＴＦＴであるスイッチングトランジスタＴｖを介して電源制御線１８と接続され、スイッチングトランジスタＴｖの駆動を制御するための信号が検査時に入力される。このような検査パッドは、補助電源線１６の他端側に設けられているため、駆動ＩＣ３０の実装前であっても、検査時において検査パッドを介して補助電源線１６やマージ線１２に電力を供給できる。マージ線１２に流れる電流は小さいため、マージ線１２に接続されるスイッチングトランジスタＴｍは、駆動トランジスタＴｄやスイッチングトランジスタＴ３よりも小さなチャネル幅を有するＴＦＴを用いることができる。
【００５１】
また、スイッチングトランジスタＴ３は発光時に電源線１０と補助電源線１６とを接続する機能を有していればよく、駆動トランジスタＴｄのように画像信号線に供給されるデータ電位に応じてゲート−ソース間に印加される電圧を可変する必要もない。したがって、スイッチングトランジスタＴ３は、発光期間において充分大きなゲート−ソース間電圧を供給することができるので、駆動トランジスタＴｄのチャネル幅よりも小さなチャネル幅を有するＴＦＴを用いても、駆動トランジスタＴｄと同程度の低抵抗を実現することができるというメリットがある。
【００５２】
図１０は、図９に示す画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。図１０に示すように、制御シーケンスそのものは、図８に示した制御シーケンスと同様である。すなわち、検査時において、電源線１０への電力供給は電源線入力パッド２０から入力され、マージ線１２への制御信号はマージ線入力パッド２２から入力され、Ｔｔｈ制御線１１への制御信号はＴｔｈ制御線入力パッド２１から入力され、走査線１３への制御信号は走査線入力パッド２３から入力される。また、スイッチングトランジスタＴｖ，Ｔｍを導通させるために検査制御パッド２５が高電位（ＶｇＨ）とされ、スイッチングトランジスタＴｖを介してスイッチングトランジスタＴ３を導通させるために電源制御線入力パッド２６が高電位（ＶｇＨ）とされる。さらに、画像信号電位（−Ｖｄａｔａ）は、画像信号線１４から入力される。
【００５３】
かかる制御によって、検査時において、全ての画素回路に対して電源線入力パッド２０や補助電源線１６を介して電力が供給され、有機発光素子ＯＬＥＤの発光状態を検査することができる。そして、有機発光素子ＯＬＥＤの発光状態に特に問題が無い場合は、駆動ＩＣが実装され、画像表示装置が完成することとなる。
【００５４】
＜クロストークの低減＞
図９に示す画素回路は、電源線に流れる電流が各行ごとに相違することによって生ずるクロストークの問題を改善する効果もある。そこで、以下、図１１および図１２の図面を参照して、かかるクロストークの問題およびその改善効果について説明する。図１１は、従来技術の画素回路に生ずるクロストークの問題を説明するための図であり、図１２は、行方向に生ずるクロストークの改善効果を説明するための図である。
【００５５】
図１１では、図２に示した画素回路に対して、図１２では、図７に示した画素回路に対して、それぞれ電源線１０が有する配線抵抗（Ｒ11,…,Ｒ12,…,Ｒ13,Ｒ21,…,Ｒ22,…,Ｒ23）と、発光時に駆動トランジスタＴｄから駆動ＩＣ３０に流れ込む電流の向きと、各画素回路の有機発光素子ＯＬＥＤに流れる所望の電流値と、駆動トランジスタＴｄと電源線１０との接続部における電位とを図示している。図１２では、補助電源線１６が有する配線抵抗（Ｒｕ11,…,Ｒｕ12,…,Ｒｕ21,…,Ｒｕ22）についても表示している。なお、図１１及び図１２に示された電流値は、各画素回路の有機発光素子ＯＬＥＤに流れる所望の電流値を示しており、実際に流れる電流値とは異なる。
【００５６】
図１１のような画素回路においては、通常、有機発光素子ＯＬＥＤの発光時に電源線１０に大きな電流が流れると、電源線１０には配線抵抗による電圧降下が生ずる。このため、容量Ｃｓに同一のデータ信号電位を与えたとき、すなわち有機発光素子ＯＬＥＤに流すべき所望の電流値を同じ値に設定したとしても、有機発光素子ＯＬＥＤに実際に流れる電流値は異なる。例えば上段部右側の画素回路Ｐ１３におけるＶｄｓと上段部中央の画素回路Ｐ１２におけるＶｄｓとでは、画素回路Ｐ１２におけるＶｄｓの方が小さいため、同一のデータ信号電位を容量Ｃｓに与えた場合でも、上段部中央の画素回路Ｐ１２に流れる電流の方が小さくなる。この電流差は、行方向のクロストーク（白画像の横方向に黒い帯が見える現象）として視認される。
【００５７】
一方、図１２における画素回路においては、有機発光素子ＯＬＥＤの発光時に駆動トランジスタＴｄに流れる電流は、電源線１０と補助電源線１６の両者に分けて流れるため、電源線１０に生じる電圧降下が小さくなり、図１１に示す画素回路と比べて、行方向のクロストークを小さくすることができる。
【００５８】
なお、電源線１０と補助電源線１６の線幅については、両者間で線幅が異なっていても良いが、例えば、電源線１０と補助電源線１６の間でほぼ等しくすれば(両者の線幅の差が±５％の範囲内)、従来の画素回路では電源線１０のみに流れていた電流を、電源線１０と補助電源線１６の両者でほぼ２分することができるので、駆動ＩＣに流すことのできる最大電流値のスペックを低減することができる。
【００５９】
一方、電源線１０よりも補助電源線１６の線幅を大きくすれば、電源線１０よりも補助電源線１６に流れる電流が大きくなるため、電源線１０に生じる電圧降下量をより小さくすることができる。その結果、行方向のクロストークをさらに小さくすることができる。
【００６０】
（実施の形態２）
＜画像表示装置の全体構成＞
本発明の実施の形態２に係る画像表示装置について図を用いて詳細に説明する。ここでは、基本的に、実施の形態１５とは異なる構成について主に説明し、共通する構成については同一符号を付して示し、その説明を省略する。
【００６１】
図１３は、本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。図６に示した実施の形態１にかかる画素回路では、駆動トランジスタＴｄに流れた電流が流れ込む電源線とは異なる補助電源線（第１の補助電源線）を設けるようにしていたが、この実施の形態の画素回路では、第１の補助電源線１６に加えて、列方向の画素回路間を接続する第２の補助電源線１７を隣接する画素回路間に備え、第１及び第２の補助電源線16,17が両者の交差領域で電気的に接続される。この第２の補助電源線１７は、電源線１０および第１の補助電源線１６に対して直交するように配置されている。
【００６２】
つぎに、図１３に示す画素回路の動作について、図１４を参照して説明する。図１４は、図１３の画素回路に基づいて構成した画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。
【００６３】
本実施形態における基本的なシーケンスは、図８に示した実施の形態１のシーケンスと同様に、準備期間、閾値電圧検出期間、書き込み期間および発光期間の４つの期間を１サイクルとしているが、第１の補助電源線１６および第２の補助電源線１７は、準備期間〜発光期間までの全期間において、略一定の電位（−ＶDD）に維持される。なお、補助電源線１６，１７に供給される電位は、略一定に維持すればよいので、駆動ＩＣを介して供給する必要はなく、検査用パッドを介して供給するようにしてもよい。
【００６４】
また、準備期間〜書き込み期間については、図８に示した実施の形態１にかかる画像表示装置の制御シーケンスと同一である。
【００６５】
発光期間では、電源線１０がマイナス電位（−ＶDD）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、電源制御線１８がオン電位（０Ｖ）とされる。この制御により、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ３がオンとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→スイッチングトランジスタＴ３→補助電源線１６→補助電源線１７という経路に電流が流れ、有機発光素子ＯＬＥＤが発光する。
【００６６】
図１５は、実施の形態２にかかる検査回路及び画素回路群の構成を示す図である。図１５に示すように、基本的な構成は、実施の形態１にかかる画像表示装置と同様である。
【００６７】
＜クロストークの低減＞
ところで、実施の形態１では、画像表示装置の行方向に生ずるクロストークの問題を改善することができる画素回路として、図９に示す画素回路を例に挙げて説明してきた。一方、図１３に示す画素回路は、行方向のみならず列方向に生ずるクロストークの問題を改善する効果もある。そこで、以下、図１６の図面を参照し、かかるクロストークの改善効果について説明する。なお、図１６は、行方向および列方向に生ずるクロストークの改善効果を説明するための図である。
【００６８】
図１６では、図１３の画素回路に基づいて構成した画素回路群の構成図に対して、電源線１０が有する配線抵抗（Ｒ11,…,Ｒ12,…,Ｒ13,Ｒ21,…,Ｒ22,…,Ｒ23）、第１の補助電源線１６が有する配線抵抗（Ｒｕ11,…,Ｒｕ12,…,Ｒｕ21,…,Ｒｕ22）および第２の補助電源線１７が有する配線抵抗（Ｒｖ11,…,Ｒｖ12,…,Ｒｖ13,Ｒｖ21,…,Ｒｖ22,…,Ｒｖ23）を各画素回路ごとに示している。また、図１６では、発光時に駆動トランジスタＴｄから駆動ＩＣ３０に流れ込む電流の向きと、各画素回路の駆動トランジスタＴｄに流れる所望の電流値や駆動トランジスタＴｄのソース電極の電位などを図示している。
【００６９】
本実施形態においても、実施の形態１と同様に、電源線１０において生じる電圧降下量を小さくすることができる。
【００７０】
しかも、実施の形態２においては、第２の補助電源線１７やスイッチングトランジスタＴ３を通じて、各行の第１の補助電源線１６同士および電源線１０同士が電気的に接続されているため、行方向のみならず列方向に対するクロストークの発生を実施の形態１よりも改善することができる。
【００７１】
また、隣接する画素回路間に発生する各電源線間の電位差は、行方向に比べて列方向の方が小さいため、第１の補助電源線１６に流れる電流よりも第２の補助電源線１７に流れる電流は小さい。それ故、第２の補助電源線１７の線幅を第１の補助電源線１６の線幅より小さくした場合であっても、隣接する列方向の画素回路間に発生する電源線間の電位差を小さくすることができる。
【００７２】
＜画素回路の平面構成＞
図１７は、実施の形態２にかかる画像表示装置における画素回路の概略平面図である。図１７に示す概略配置図では、任意の画素回路群の中から、行方向に配列された３つの画素を抽出して示している。なお、図１７は、第２補助電極線１７を省略している。
【００７３】
図１７に示す各画素は、図示を省略した素子基板上に形成されたゲート層４１〜４７、チャネル層５１〜５５およびソース／ドレイン（以下「Ｓ／Ｄ」と略記）層５６〜６１などを備えて構成される。また、Ｓ／Ｄ層５９の上部には平坦化膜（図示省略）が形成され、該平坦化膜には図示のように穴６２が形成されている。また、ゲート層４２，４５，４７上には絶縁膜（図示省略）が被着され、該絶縁膜には図示のように穴６３，６４，６５がそれぞれ形成されている。
【００７４】
本実施形態においては、各トランジスタＴｔｈ，Ｔｄ，Ｔ１，Ｔ２，Ｔ３は、ボトムゲート型の薄膜トランジスタである。閾値電圧検出用トランジスタＴｔｈは、ゲート層４１、チャネル層５１、およびＳ／Ｄ層５９，６０を含んで構成されている。また、駆動トランジスタＴｄは、ゲート層４２、チャネル層５２、およびＳ／Ｄ層５６，６０を含んで構成されている。スイッチングトランジスタＴ１は、ゲート層４４、チャネル層５４、およびＳ／Ｄ層５７，５８を含んで構成されている。スイッチングトランジスタＴ２は、ゲート層４３、チャネル層５３、およびＳ／Ｄ層５６，５７を含んで構成されている。スイッチングトランジスタＴ３は、ゲート層４６、チャネル層５５、およびＳ／Ｄ層５６，６１を含んで構成されている。また、容量Ｃｓは、ゲート層４２とＳ／Ｄ層５７を電極として用いている。
【００７５】
また、Ｔｔｈ制御線１１はゲート層４１によって構成され、マージ線１２はゲート層４３によって構成され、走査線１３はゲート層４４によって構成され、電源線１０はゲート層４５によって構成され、電源制御線１８はゲート層４６によって構成され、補助電源線１６はゲート層４７によって構成されている。画像信号線１４は、Ｓ／Ｄ層５８によって構成されている。
【００７６】
なお、不図示の有機発光素子ＯＬＥＤとＳ／Ｄ層６０とは、平坦化膜に形成される貫通穴６２を介して接続される。同様に、ゲート層４２とＳ／Ｄ層５９とは、絶縁膜に形成される貫通穴６３を介して接続される。電源線１０を形成するゲート層４５とＳ／Ｄ層５６とは、絶縁膜に形成される貫通穴６４を介して接続される。第１の補助電源線１６を形成するゲート層４７とＳ／Ｄ層６１とは、絶縁膜に形成される貫通穴６５を介して接続される。
【００７７】
また、図１７の概略配置図上では図示を省略しているが、第２の補助電源線１７は、例えば画像信号線と同様にＳ／Ｄ層に設けることができる。この場合、第２の補助電源線１７を第１の補助電源線１６に接続する場合には、例えばゲート層４７とＳ／Ｄ層６１とを接続する場合のように、ゲート層４７上の絶縁膜に形成される穴を介して接続すればよい。
【図面の簡単な説明】
【００７８】
【図１】順次発光方式にて駆動される画像表示装置の１画素に対応する画素回路の構成例を示す図である。
【図２】図１における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。
【図３】図２に示す画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。
【図４】画質検査を行うための検査回路および画素回路群（従来構成）を示す図である。
【図５】図４に示す画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。
【図６】本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。
【図７】図６における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。
【図８】図７に示す画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。
【図９】実施の形態１にかかる検査回路及び画素回路群を示す図である。
【図１０】図９に示す画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。
【図１１】従来技術の画素回路に生ずるクロストークの問題を説明するための図である。
【図１２】行方向に生ずるクロストークの改善効果を説明するための図である。
【図１３】本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。
【図１４】図１３の画素回路に基づいて構成した画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。
【図１５】実施の形態２にかかる検査回路および画素回路群を示す図である。
【図１６】行方向および列方向に生ずるクロストークの改善効果を説明するための図である。
【図１７】実施の形態２にかかる画像表示装置の画素回路の概略平面図である。
【符号の説明】
【００７９】
１０  電源線
１１  Ｔｔｈ制御線
１２  マージ線
１３  走査線
１４  画像信号線
１６  第１の補助電源線
１７  第２の補助電源線
１８  電源制御線
２０  電源線入力パッド
２１  制御線入力パッド
２２  マージ線入力パッド
２３  走査線入力パッド
２５  検査制御パッド
２６  電源制御線入力パッド
３０  駆動ＩＣ
ＯＬＥＤ  有機発光素子
Ｃｏｌｅｄ  素子容量
Ｃｓ  容量
Ｔｄ  駆動トランジスタ
Ｔｔｈ  閾値電圧検出用トランジスタ
Ｔ１，Ｔ２，Ｔ３，Ｔｓ，Ｔｍ，Ｔｖ  スイッチングトランジスタ
【図１】
2008058637.tif 000003
【図２】
2008058637.tif 000004
【図３】
2008058637.tif 000005
【図４】
2008058637.tif 000006
【図５】
2008058637.tif 000007
【図６】
2008058637.tif 000008
【図７】
2008058637.tif 000009
【図８】
2008058637.tif 000010
【図９】
2008058637.tif 000011
【図１０】
2008058637.tif 000012
【図１１】
2008058637.tif 000013
【図１２】
2008058637.tif 000014
【図１３】
2008058637.tif 000015
【図１４】
2008058637.tif 000016
【図１５】
2008058637.tif 000017
【図１６】
2008058637.tif 000018
【図１７】
2008058637.tif 000019