(57)【要約】      （修正有）【課題】一つのパッケージに複数の半導体素子を積み重ねて搭載する半導体装置において、搭載品の組立工程を簡略化し、安価に半導体装置を提供する。【解決手段】基板と、複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、それぞれの前記メモリセルと電気的に接続された第１の配線層と、前記メモリセルアレイ及び前記第１の配線層を保護する絶縁層と、前記絶縁層上部に形成された、他の半導体素子２を外部と電気的に接続するために使用する配線であって、両端に電極パッド８ａ、８ｂを有する複数の第２の配線７と、前記絶縁層及び前記複数の第２の配線７の上部に前記電極パッド８部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子１が提供される。【選択図】図１
2008205320.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、
それぞれの前記メモリセルと電気的に接続された第１の配線層と、
前記メモリセルアレイ及び前記第１の配線層を保護する絶縁層と、
前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第２の配線と、
前記絶縁層及び前記複数の第２の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子。
【請求項２】
前記複数の第２の配線は、ベアチップの大きさ及びボンディングワイヤ長を基準に予め設定された前記絶縁層上部の所定の位置の外周に配設されることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記複数の第２の配線は、該半導体素子上部に配設される半導体素子の外部接続端子数以上に設定されることを特徴とする請求項２に記載の半導体素子。
【請求項４】
基板と、
前記基板上に配設された第１の半導体素子と、
前記第１の半導体素子上面の所定の位置に配設された前記第１の半導体素子よりも小さい第２の半導体素子と、を有し、
前記基板は、該基板上面に電極パッドを有し且つ該基板下面に外部と接続する端子を有し前記電極パッドと前記端子とが該基板内部で電気的に接続されており、
前記第１の半導体素子は、基板と複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイとそれぞれの前記メモリセルと電気的に接続された第１の配線層と前記メモリセルアレイ及び前記第１の配線層を保護する絶縁層と、且つ前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第２の配線と前記絶縁層及び前記複数の第２の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜とを有し、
前記第２の半導体素子の外部接続端子と前記第１の半導体素子上面に配設された複数の第２の配線の一端の電極パッドとがボンディングワイヤで接続され、且つ、前記複数の第２の配線の他端の電極パッドと前記基板上面の電極パッドとがボンディングワイヤで接続されていることを特徴とする半導体装置。
【請求項５】
前記半導体装置は、マイクロＳＤカードであることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つのパッケージに複数の半導体素子を搭載する半導体装置に関し、特に表面実装型半導体装置に関する。
【背景技術】
【０００２】
近年、マルチチップモジュール（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ。以下、ＭＣＭと記す。）と呼ばれる複数の半導体素子を内蔵した半導体装置が開発され、さらに特許文献1に示されるように、実装面積の縮小化の要求に対応すべく、いわゆる積み重ねＭＣＭと呼ばれる複数の半導体素子を３次元的に、即ち立体的に積み重ねる半導体装置が開発されている。しかし、これらの半導体装置は、搭載する半導体素子が設計において単体のパッケージを基準に設計され、複数の半導体素子を積み重ねた上で配線を引き回すことを想定されていないため、積み重なる場合に、組み立て工数が非常に多くなり、また、高価な多層基板等を使用しなければならず、結果として製品が高価となる。
【０００３】
一方で、例えば携帯用電話機等で使用される半導体装置は、主としてメモリ等の半導体素子の上に、コントローラ等のほとんどベアチップに近い半導体素子を搭載した製品が使用される。かかる製品においては、何よりも安価であることが求められ、多層基板等製品価格の上昇に結びつくものの使用は望まれない。また、主としてメモリ等の半導体素子のサイズが実装面積の大部分を占めることから実装面積縮小に限界があり、かかる製品は、実装面積縮小の要請も強いものの、何よりも安価なことが優先される。
【０００４】
従って、かかる半導体装置においては、基本的に、基板上に一つの半導体素子を搭載し、前記半導体素子上に更に別の半導体素子を積み重ねて搭載して、一般的で価格の安価な実装方法であるワイヤボンディングによって電気的に接続する製造方法がとられる。一例を、一般的なＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置を例にとって説明する。基板裏面に複数の半田ボール（ＢＧＡボール）がマトリクス状に形成された基板上に、メモリ等のサイズの大きな半導体素子（以下、半導体素子（大）という。）を、ペーストを介してフェイスアップに搭載する。さらに半導体素子(大)上に、ペーストを介してサイズの小さい半導体素子（以下、半導体素子（小）という。）をフェイスアップで搭載する。そして、半導体素子（大）と基板及び半導体素子（小）と基板とをボンディングワイヤを介して接続する。以上が一般的な製造方法である。
【０００５】
しかし、上述した構成にかかる半導体装置において、半導体素子（大）と半導体素子（小）との大きさがある程度以上に異なり、例えば半導体素子（小）がベアチップのように小さいものである場合、問題が生じる。即ち、ボンディングワイヤはある程度余裕を持って引き回されるため、半導体素子（小）と基板とを接続するボンディングワイヤのワイヤ長が長くなり、いわゆるワイヤ倒れ等が発生して隣接するワイヤと接触する組み立て不良が発生するのである。
【０００６】
かかる組み立て不良は、製品歩留まりの低下に直結し、製品価格を押し上げることになり、安価な製品を求める要求に反することになる。この組み立て不良はワイヤ長が長くなることに起因しているため、特に携帯電話機等に搭載する、メモリ等のサイズの大きな半導体素子にコントローラ等のほとんどベアチップに近い半導体素子を搭載しただけの半導体装置においては、発生確率が高くなる。
【０００７】
かかるワイヤ倒れ等の発生を抑制するため、セラミック基板等の上に予め搭載する半導体素子に合わせて金属配線パターンを形成した、いわゆる配線基板と呼ばれる外部との電気信号等の入出力を媒介する基板を使用する対策が採られる。
【０００８】
かかる配線基板を使用する場合の製造方法の一例を説明する。基板上に、メモリ等の半導体素子（大）がペーストを介してフェイスアップで搭載され、さらにその上に、半導体素子（大）よりもサイズの小さい配線基板がペーストを介して搭載され、配線基板の上面の所定の位置に、ペーストを介して更に半導体素子（小）が接着される。半導体素子（小）と配線基板上の金属配線パターンの一端、及び金属配線パターンの他端と基板電極とがそれぞれワイヤボンディングされる。以上が一般的な製造方法であるが、かかる接続によって、半導体素子（小）は、配線基板上の金属配線パターンを介して基板の基板電極と電気的に接続される。
【０００９】
上述した配線基板を使用する対策によれば、２つのボンディングワイヤのワイヤ長が長くなることはなく、半導体素子（大）と半導体素子（小）とのサイズが大幅に異なっても、ワイヤ倒れ等の組み立て不良を抑制することができる。
【００１０】
しかし、予め搭載される半導体素子に合わせて、所定の位置に基板配線を施した配線基板を製造することが必要となり、配線基板自体の製造コストが上乗せされるため、製品としての半導体装置のコスト上昇を招く。
【００１１】
また、配線基板を使用する場合、半導体装置全体の高さが、配線基板及び配線基板を接着するペーストの厚さ分高くならざるを得ない。実装面積縮小の要請は平面的な縮小の要請のみならず、半導体装置の高さの縮小要請も含まれ、特に薄型、小型化が望まれる携帯電話等においてはこの要請が強い。
【特許文献１】特開平１１−２２００９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、かかる事情を考慮して成されたものであり、一つのパッケージに複数の半導体素子を積み重ねて搭載する半導体装置において、搭載品の組立工程を簡略化し、安価に半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一実施形態によれば、基板と、複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、それぞれの前記メモリセルと電気的に接続された第１の配線層と、前記メモリセルアレイ及び前記第１の配線層を保護する絶縁層と、前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第２の配線と、前記絶縁層及び前記複数の第２の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜と、を有することを特徴とする半導体素子が提供される。
【００１４】
また、本発明の一実施形態によれば、基板と、前記基板上に配設された第１の半導体素子と、前記第１の半導体素子上面の所定の位置に配設された前記第１の半導体素子よりも小さい第２の半導体素子と、を有し、前記基板は、該基板上面に電極パッドを有し且つ該基板下面に外部と接続する端子を有し前記電極パッドと前記端子とが該基板内部で電気的に接続されており、前記第１の半導体素子は、基板と複数の電気的に書き換え可能なメモリセルがマトリクス状に配置されたメモリセルアレイとそれぞれの前記メモリセルと電気的に接続された第１の配線層と前記メモリセルアレイ及び前記第１の配線層を保護する絶縁層と、且つ前記絶縁層上部に形成された、他の半導体素子を外部と電気的に接続するために使用する配線であって、両端に電極パッドを有する複数の第２の配線と前記絶縁層及び前記複数の第２の配線の上部に前記電極パッド部分が開口されるように形成された非導電性の保護膜とを有し、前記第２の半導体素子の外部接続端子と前記第１の半導体素子上面に配設された複数の第２の配線の一端の電極パッドとがボンディングワイヤで接続され、且つ、前記複数の第２の配線の他端の電極パッドと前記基板上面の電極パッドとがボンディングワイヤで接続されていることを特徴とする半導体装置が提供される。
【発明の効果】
【００１５】
本発明によれば、一つのパッケージに複数の半導体素子を積み重ねて搭載する半導体装置において、搭載品の組立工程を簡略化した安価な半導体装置が提供される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態に限定されるわけではない。また、各実施形態において、同様の構成については同じ符号を付し、改めて説明しない場合がある。
【００１７】
（第１の実施形態）
本発明は、一つのパッケージに複数の半導体素子が搭載される半導体装置において、配線基板を使用することなく、安価で、且つ組み立て不良の発生を抑制できる半導体装置の要求に鑑みて成されたものである。具体的には、一つのパッケージに複数の半導体素子が搭載される半導体装置において、サイズの大きい半導体素子（半導体素子（大））の上面に、該半導体素子の製造過程で、予め設定された範囲の外周の位置に、該半導体素子以外の半導体素子の使用に供するアルミニウム等の金属配線を配設することを特徴とする。前記あらかじめ設定される範囲は、該半導体素子上面に搭載される他の半導体素子（半導体素子（小））の種類やサイズにかかわらず、ベアチップ等のサイズを基に設定された範囲である。かかる半導体素子（大）を使用すれば、配線基板を使用せずに、組み立て不良の発生を抑制しながら半導体素子（小）をコストの安いワイヤボンディング法によって接続することができる。また、半導体素子（小）の種類やサイズにかかわらず半導体素子（大）を使用できるため、半導体素子（大）の量産化が可能であり、結果として安価な半導体装置を提供することができる。本発明の一実施形態にかかる半導体装置について、図に基づいて説明する。図１は、本発明の一実施形態にかかる半導体装置１００の（ａ）斜視図及び（ｂ）断面図であり、一部のモールド樹脂を取り除いて、半導体素子の状態がわかるように示した図である。
【００１８】
図１の（ｂ）断面図に示すように、半導体装置１００は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置であり、基板４の裏面には、複数の半田ボール（ＢＧＡボール）５と呼ばれる半田による小さいボール状電極がマトリックス状に形成されている。
【００１９】
基板４は、エポキシ樹脂等のプラスチック基板で、図示はしないが、内部には基板上面と下面とを繋ぐビアホールが設けられ、上面の基板電極パッド１２と、基板下面に設けられた外部接続用端子である半田ボール５がビアホールに設けられたビアコンタクトによって電気的に接続されている。なお、ビアホールを設けず内部配線によって基板電極パッド１２と半田ボール５と接続する方法であってもよい。
【００２０】
基板４上に、非導電性の接着剤であるペースト（図示せず）を介して半導体素子（大）１がフェイスアップで接着される。ここで、半導体素子（大）１はメモリであるが、これに限定されるわけではない。
【００２１】
半導体素子（大）１の上面には、所定の箇所に電極パッドＡ８ａ及び電極パッドＢ８ｂが設けられている。電極パッドＡ８ａと電極パッドＢ８ｂとの間は、
アルミニウム等の金属配線で接続され、基板配線７が形成される。但し、これは一例であってこれに限定されるわけではなく、比抵抗が低く、又融点が高くエレクトロマイグレーションが起きない銅等他の金属であってもよい。
【００２２】
基板配線７が形成された半導体素子（大）１の上面には、基板配線７を保護するための保護膜（図示せず）が形成される。この際、電極パッドＡ８ａ及び電極パッドＢ８ｂの部分のみ保護膜が除去されて電極パッドＡ８ａ及び電極パッドＢ８ｂが露出した状態とされる。なお、前記保護膜は、該保護膜の上に更に半導体素子（小）２が搭載されるため、上述した基板配線７を保護する耐熱性に優れた保護膜であることが要求される。例えば、保護膜として耐熱性に優れたポリイミド等が用いられる。
【００２３】
ここで、上述したように半導体素子（大）１に設けられる基板配線７は、半導体素子（大）１の所定の箇所に設けられた電極パッドＡ８ａと電極パッドＢ８とを、アルミニウム等の金属で接続して形成される。本発明の一実施形態においては、この所定の位置は、半導体素子（大）１に搭載される半導体素子（小）2のサイズに拘わらず設定される。図を基に説明する。図２は、本発明の一実施形態に係る半導体装置１００に搭載される半導体素子（大）１の電極パッド８及び基板配線７の概略図である。
【００２４】
本製品が使用される携帯電話機等においては、搭載する半導体素子（小）２は、その大半がコントローラ等のほとんどベアチップに近いものであり、各ユーザーの仕様がほぼ同じ様な仕様となる。そこで、ベアチップのサイズを基準にして、図２に示すように、更に所定のマージンを設けた上で半導体素子（小）２を搭載する位置（以下、チップ搭載エリア９という。）の位置決めがされる。即ち、チップ搭載エリア9のサイズは、ベアチップのサイズと所定のマージンを合わせたサイズである。そして、前記チップ搭載エリア９の外周の外側の位置に電極パッドＡ８ａが配設され、さらに半導体素子(大)の外縁近傍に電極パッドＢ８ｂが配設され、前記電極パッドＡ８ａと電極パッドＢ８ｂ間が基板配線７で接続される。なお、前記所定のマージンは、ベアチップよりもサイズの大きめな半導体素子が搭載されることも考慮して、その場合でもボンディングワイヤを、余裕を持ってワイヤボンディングできる大きさであること、一方で搭載する半導体素子（小）２と電極パッドＡ８ａとをワイヤボンディングした場合に、ワイヤ倒れを引き起こさないワイヤ長となるように一定の大きさ以下となることの２点を考慮して設定される。
【００２５】
一方、電極パッドＢ８ｂの位置は、ワイヤボンディングするために好適な半導体素子（大）１の外縁から一定距離内部側に入った部分に設定される。ボンディングワイヤ３のワイヤ長を極力短くするためにできるだけ外縁側に設定するのが望ましいが、ボンディングワイヤ３が半導体素子（大）１の外縁に接触しないように、ある程度のマージンをもって設定される。
【００２６】
このように、予め半導体素子（大）１にチップ搭載エリア９を設定し、該チップ搭載エリア９の外周の外側に電極パッドＡ８ａ、電極パッドＢ８ｂ及び基板配線７を配設する。従って、本発明の一実施形態に係る半導体装置１００の半導体素子（大）１は、搭載する半導体素子（小）２のサイズにあまり影響されず汎用品的に使用することができるため大量生産が可能であり、非常にコストを安くすることができる。この結果、完成品である半導体装置１００自体も低コストで提供することができる。
【００２７】
なお、図２においては、半導体素子（大）１の長辺方向に電極パッド８及び基板配線７を配設しているが、これに限定されるわけではなく、半導体素子（大）１の短辺方向に配設してもよい。また、半導体素子（大）１の長辺方向及び短辺方向の双方に、即ちチップ搭載エリア９の4辺の外周に配設してもよい。また、基板配線７の本数も、搭載する半導体素子（小）２の外部接続端子１１の数に限られず、余分に配線される。基板配線７は、詳細は後述するがフォト・エッチング・プロセスで形成されるため、配線本数によって製造工程が増加する等の影響はなく、また、使用されない配線の存在が影響を及ぼすこともないからである。これによって、半導体素子（大）1の汎用性が更に増大する。
【００２８】
電極パッドＡ８ａ、電極パッドＢ８ｂ及び基板配線７が配設された半導体素子（大）１の上部には、非導電性の接着剤であるペースト（図示せず）を介して半導体素子（小）２がフェイスアップで接着される。ここで、半導体素子（小）２は、例えば、コントローラ等のほとんどベアチップに近い半導体素子で、半導体素子（大）１に比して、そのサイズが相当程度小さい半導体素子である。但し、半導体素子（小）２は、コントローラ等に限定されるわけでなく、他の半導体素子であってもよい。
【００２９】
半導体素子（大）１の上面に搭載された半導体素子（小）２の外部との電気信号等のやり取りは、上述した半導体素子（大）１の上面に形成された基板配線７等を介して行われる。即ち、半導体素子（小）２の外部接続端子１１と半導体素子（大）１の電極パッドＡ８ａとが金線等のボンディングワイヤＡ３ａによって接続され、半導体素子（大）１の電極パッドＢ８ｂと基板４に設けられた基板電極パッド（図示せず）とが同様にボンディングワイヤＢ３ｂで接続される。従って、半導体素子（小）２は、ボンディングワイヤＡ３ａ、基板配線７、ボンディングワイヤＢ３ｂ、及び基板４の基板電極パッド１２と電気的に接続された基板下面の半田ボール（ＢＧＡボール）５、を介して外部と電気的に接続され電気信号のやり取りを行う。
【００３０】
上述したように、ボンディングワイヤＡ３ａ及びボンディングワイヤＢ３ｂは、基板配線７が間に配設されているため、それぞれのワイヤ長を長くする必要がなく、所定のマージンを取った最低限の長さとされる。従って、それぞれのボンディングワイヤＡ３ａ、Ｂ３ｂはワイヤ倒れの発生がなく隣接するボンディングワイヤＡ３ａ又はＢ３ｂとの接触が発生しないため、組み立て不良を引き起こすことがない。
【００３１】
更に、本発明の一実施形態に係る半導体装置１００においては、配線基板６を使用せずに、半導体素子（大）１の上面に直接半導体素子（小）２を搭載するため、配線基板６を使用した場合に比して半導体装置１００全体の高さを縮小することができる。半導体素子（大）１は、上面に該半導体素子（大）１以外の半導体素子の使用に供される基板配線７及び電極パッドＡ８ａ、電極パッドＢ８ｂが配設されている。従って、このような基板配線７等を配設していない同じ半導体素子（大）１に比して高さが高くなる。しかし、アルミ配線とそれを保護する保護膜を形成するだけであるため、配線基板６に比してその高さは低く、影響は少ない。従って、特に薄さが要求される半導体装置１００において効果的である。
【００３２】
次に、本発明の一実施形態に係る半導体装置１００の製造方法について説明する。まず、半導体素子（大）１の通常の製造工程の最終製造工程において、半導体素子（大）１の上面に、スパッタリング等の通常の方法でアルミニウム膜を形成する。アルニムウム膜の上に、所定のチップ搭載エリア９から計算された配線パターンのフォトレジストを形成し、フォト・エッチング・プロセスによって所望の配線パターンの基板配線７を形成する。次に、基板配線７の各配線の端部に、基板配線７と、基板４又は搭載する半導体素子（小）２とを電気的に接続するための電極パッドＡ８ａ、電極パッドＢ８ｂを形成する。次に、アルミ配線を形成した半導体素子（大）１の全面に、耐熱性に優れたポリイミド樹脂をコーティングし保護膜を形成する。次に、前記電極パッドＡ８ａ、電極パッドＢ８ｂ上の保護膜を除去し、前記電極パッドＡ８ａ、電極パッドＢ８ｂを露出させる。以上の工程によって、半導体装置１００に搭載される半導体素子（大）１が製造される。なお、基板配線７としてアルミニウムに比して比抵抗が低く、融点が高くエレクトロマイグレーションが起きない銅配線としてもよい。
【００３３】
続いて、図１の（ｂ）断面図に示したとおり、基板４上面に、接着剤として非導電性のペーストを塗布する。基板４裏面には、予め複数の半田ボール（ＢＧＡボール）５と呼ばれる半田による小さいボール状電極がマトリックス状に形成されている。次に、このペースト上に半導体素子（大）１をフェイスアップで搭載する。これによって、基板４と半導体素子（大）１とが接着される。続いて、半導体素子（大）１の上面のチップ搭載エリア９に、接着剤として非導電性のペーストを塗布する。次に、このペースト上に半導体素子（小）２をフェイスアップで搭載する。半導体素子（大）１と半導体素子（小）２とが接着される。上述した製造工程で半導体素子（大）１の上面にはポリイミドの保護膜が形成されているが、ポリイミドは低誘電率であるため、このポリイミド保護膜によって半導体素子（大）１と半導体素子（小）２との絶縁性が保たれる。次に、半導体素子（小）２の外部接続端子１１と、半導体素子（大）１上に形成され保護膜から露出された電極パッドＡ８ａとをボンディングワイヤＡ３ａでワイヤボンディングし、且つ半導体素子（大）１上に形成され保護膜から露出された電極パッドＢ８ｂと基板４上の基板電極パッド１２とをボンディングワイヤＢ３ｂでワイヤボンディングする。続いて、モールド樹脂にて封止して半導体装置１００が完成する。
【００３４】
以上説明したように、本発明の一実施形態に係る半導体装置１００は、一つのパッケージに複数の半導体素子を積み重ねて搭載するが、搭載する複数の半導体素子のうち、サイズの大きな半導体素子の上面に、該半導体素子以外のサイズの小さな半導体素子が外部と電気的に接続することを媒介する配線を形成することで、ボンディングワイヤ３のワイヤ長を必要最低限の長さとすることができる。従って、ワイヤ長が長くなることによって発生するワイヤ倒れに起因して、ボンディングワイヤ３が隣接するボンディングワイヤ３と接触する等の組み立て不良を防止できる。また、安価なワイヤボンディングによって前記複数の半導体素子１、２と外部との電気的接続を取ることができる。従って、安価な半導体装置１００の提供ができる。
【００３５】
また、本発明の一実施形態に係る半導体装置１００においては、高価な多層基板等の配線基板６を使用する必要がなく、複数の半導体素子を積み重ねてそれぞれの半導体素子の外部との電気的接続を、安価なワイヤボンディングによって取ることができ、この点で安価に半導体装置１００を提供することができる。
【００３６】
また、配線基板６を使用しないため、半導体装置１００自体の高さを最低限の高さに抑制することができ、特に携帯電話機等に使用される半導体装置の、薄型、小型化の要求に応えることができる。
【００３７】
更に、本発明の一実施形態に係る半導体装置１００においては、搭載する複数の半導体素子のうち半導体素子（大）１の上面に形成する半導体素子（小）２のための配線は、半導体素子（小）2の種類やサイズにかかわらず予め所定のマージンを持って設定されたチップ搭載エリア９の外周に配設されるため、汎用性があり量産が可能である。従って、製造上歩留まりがよく、製造コスト削減を図ることができる。この点でも安価な半導体装置１００を提供できる。
【００３８】
また更に、本発明の一実施形態に係る半導体装置１００においては、搭載する半導体素子（大）１の製造工程において、該半導体素子（大）１上面に基板配線７を設け、保護膜をコーティングする等の工程が増えるものの、上述した配線基板６を使用する場合に比して、組立工程の簡略化を図ることができる。即ち、上述した配線基板６を使用する場合、搭載する半導体素子（小）６０２のサイズに合わせて、その都度配線基板６上に形成する基板配線６０７の位置等を設計しなければならなかった。本発明の一実施形態に係る半導体装置１００においては、半導体素子（大）１上面に形成する基板配線７は、チップ搭載エリア９の外周の所定の位置に形成されるため、その都度設計する必要はない。また、この様な半導体素子（大）１を使用することにより、組み立て工程において、配線基板６を接着し、更にペーストを塗布する工程が省略できる。即ち、本発明の一実施形態に係る半導体装置１００においては、基板４にペーストを介して半導体素子（大）１を接着し、更に半導体素子（大）１上にペーストを介して半導体素子（小）２を接着し、ワイヤボンディングしてモールド樹脂で封止するだけである。従って、組み立て工程が簡略化できる。また、製造ラインの短縮化を図ることができる。
【００３９】
なお、上述した実施形態においては、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体装置１００について説明したが、本発明の一実施形態に係る半導体装置１００は、ＢＧＡタイプに限定されるわけではない。他の表面実装型の半導体装置であって、特に積み重ねる複数の半導体素子の大きさがある程度異なる半導体装置についても有効である。
【００４０】
（第２の実施形態）
上述したように、本発明の第1の実施形態に係る半導体装置１００は、一つのパッケージに複数の半導体素子が搭載される半導体装置において、サイズの大きい半導体素子の上面に、該半導体素子の製造過程において、予め設定された範囲の外周の位置に電極パッドを設けてアルミニウム等の金属配線を配設することを特徴とする。この技術を応用することによって、大量生産され、特に低コストが優先されるＳＤメモリカードやミニＳＤカード（ｍｉｎｉＳＤカード）、更にはマイクロＳＤカード（ｍｉｃｒｏＳＤカード）等のカード型記憶媒体において、組み立て不良の発生を抑制し、歩留まりを高めて低コストの製品を供給することができる。
【００４１】
近年、携帯電話機は単に通信機器としてだけでなく、カメラ機能や音楽再生機能等多様な機能を搭載し、付加価値を高めている。この様な機能を使用する際の映写した画像データやパソコン等でダウンロードした音楽データを記録し保存するメディアとして、ＳＤメモリカード、ミニＳＤカード、更にはマイクロＳＤカードが開発され、記憶容量も飛躍的に増大化している。
【００４２】
この様なカード型記憶媒体は、搭載機器自体の小型化に伴って、カード型記憶媒体自体も年々小型化されている。例えば、ＳＤメモリカードは、外形寸法がＷ２４．０×Ｄ３２．０×Ｈ２．１ｍｍであり、ＳＤメモリカードの超小型版であるマイクロＳＤカードは、外形寸法がＷ１１．０×Ｄ１５．０×Ｈ１．０ｍｍとＳＤメモリカードに比べると厚さが約半分、表面積が４．６５分の１となる。また、マイクロＳＤカードは、形状自体が概略長方形ではなく長方形の４隅のうち１隅が欠けた形状で、かつ、携帯電話等のスロットに挿入されたとき固定させるためのコの字型の切れ込みがある。従って、カード内の半導体装置搭載スペースは非常に狭く、また、特に高さが制限されるため、ワイヤボンディングする際のボンディングワイヤの高さが高くならないように制限しなければならない。従って、ボンディングワイヤ長を必要最低限に短くして高さが高くならないようにしなければならない。
【００４３】
本発明の第２の実施形態に係る半導体装置２００は、マイクロＳＤカードであることを特徴とする。本発明の第２の実施形態に係るマイクロＳＤカード２００について図をもとに説明する。図３は、本発明の第２の実施形態に係るマイクロＳＤカード２００の斜視図であり、モールド樹脂を取り除いて半導体素子の状態がわかるように示した図である。
【００４４】
図３に示すように、マイクロＳＤカード２００は、マイクロＳＤ基板２０４上に２個のキャパシタ２２６が配置され、さらにマイクロＳＤ基板２０４上に半導体素子（大）２０１及び半導体素子（小）２０２が搭載されている。
【００４５】
マイクロＳＤ基板２０４は図３に示すように、形状が長方形の４隅のうち１隅が欠けた形状で、かつ、前記１隅が欠けた部分の辺に、携帯電話等のスロットに挿入されたとき固定させるためのコの字型の切れ込みが設けられている。
【００４６】
マイクロＳＤ基板２０４上には、非導電性の接着剤であるペースト（図示せず）を介して半導体素子（大）２０１がフェイスアップで接着されている。また、図３に向かって右側のマイクロＳＤカードがスロットに挿入される際の後ろ側となる一辺に、２個のキャパシタ２２６がペーストで接着されている。
【００４７】
半導体素子（大）２０１の上面には、該半導体素子２０１の最終製造工程において、半導体素子（小）２０２のサイズに拘わらず予め汎用的に設定されたチップ搭載エリア２０９の外周に基板配線２０７が配設されている。該基板配線２０７は、半導体素子（大）２０１の製造工程において配線層等が形成されてＳｉＯ2やＳｉＮ膜等の最終保護膜が形成された後、前記最終保護膜の上にアルミニウム膜等の金属膜が形成され、フォト・エッチング・プロセスによって、所望の配線パターンに形成されたものである。又、各配線の両端に、外部と接続するための電極パッドＡ２０８ａ及び電極パッドＢ２０８ｂが形成されている。半導体素子（大）２０１の上面は、ポリイミド樹脂等の耐熱性に優れる樹脂でコーティングされて保護膜が形成されているが、電極パッドＡ２０８ａ及び電極パッドＢ２０８ｂの部分は、保護膜が除去されて該電極パッドＡ２０８ａ、Ｂ２０８ｂが露出している。なお、基板配線２０７はアルミニウム等に限定されず、銅等の配線であってもよい。
【００４８】
半導体素子（大）２０１の上面のチップ搭載エリア２０９内には、非導電性の接着剤であるペースト（図示せず）を介して半導体素子（小）２０２が接着されている。半導体素子（小）２０２の上面に形成された外部接続端子２１１と、露出された電極パッドＡ２０８ａとがボンディングワイヤ２０３ａでワイヤボンディングされている。また、マイクロＳＤ基板２０４と外部とを接続するためにマイクロＳＤ基板２０４上に設けられたマイクロＳＤパッド２１２と、電極パッドＢ２０８ｂとが同様にボンディングワイヤ２０３ｂによってワイヤボンディングされている。
【００４９】
上述した構成の本発明の第２の実施形態に係るマイクロＭＤカード２００は、搭載する半導体素子（大）２０１の上面に、半導体素子（小）２０２の使用に供する基板配線２０７等を有するため、ボンディングワイヤＡ２０３ａ及びボンディングワイヤＢ２０３ｂを最小限の長さに抑制することができる。一方、同じ構成のマイクロＳＤカードにおいて、半導体素子（小）２０２の外部接続端子２１１とマイクロＳＤパッド２１２とを直接ボンディングワイヤ２０３で接続した場合を、図４に示す。図４は、マイクロＳＤカード２００において、半導体素子２０２とマイクロＳＤパッドとを直接ワイヤボンディングした場合の斜視図である。図４に示すように、半導体素子（小）２０２の外部接続パッド２１１とマイクロＳＤパッド２１２とを直接接続した場合、ボンディングワイヤ２０３のワイヤ長が長くなる。従って、ワイヤ倒れ等により、ボンディングワイヤ２０３が隣接するボンディングワイヤ２０３と接触する等の組み立て不良の発生が増加する。また、ワイヤボンディングにおいては、金線等のボンディングワイヤ２０３のワイヤ切れ等を防止するため、ボンディングワイヤ２０３に引張圧力が掛からないようにある程度余裕を持ってワイヤボンディングする。従って、ワイヤ長が長くなると、ボンディングされたワイヤの高さが高くなり、特に高さに対して制限されるマイクロＳＤカード等の製造においては障害となる。本発明の第２の実施形態によれば、上述したようにボンディングワイヤＡ２０３ａ及びＢ２０３ｂのワイヤ長を最小限の長さとすることができ、ワイヤ倒れを抑制し、且つワイヤの高さが高くなることを防止できる。
【００５０】
本発明の第２の実施形態に係るマイクロＳＤカードにおいては、チップ搭載エリアが汎用的に所定の大きさに設定され、他の半導体素子の使用に供する基板配線２０７が予め配設された半導体素子（大）２０１を使用する。従って、本発明の第２の実施形態に係るマイクロＳＤカード２００は、パッケージにおいては、マイクロＳＤ基板２０４に半導体素子（大）２０１をペーストで接着し、更に半導体素子（大）２０１の前記チップ搭載エリア２０９内に半導体素子（小）２０２をペーストで接着した上で、所定のワイヤボンディングを行ってモールド樹脂で樹脂封止する工程で製造できる。この工程は、ワイヤボンディング箇所が増えるものの、図４に示した配線基板６を使用しないでワイヤボンディングによって製造されるマイクロＳＤカードの製造工程と基本において異なるところがない。従って、本発明の第２の実施形態に係るマイクロＳＤカード２００は、配線基板６を使用する製造方法に比して、組立工程を大幅に簡略化できる。
【００５１】
また、本発明の第２の実施形態に係るマイクロＳＤカード２００は、コストが掛かる配線基板６を使用する必要がなく、また、上述したように組立工程を簡略化できるため、安価に製造することができる。特に、本発明の第２の実施形態に係るマイクロＳＤカード２００は、半導体素子（大）２０１の上面に異なる種類の半導体素子（小）２０２の使用に供することができる基板配線２０７等を形成しているため、ある程度の汎用性を有するため大量生産ができ、この点でも安価に製造できる。
【００５２】
なお、本発明の第２の実施形態は、上述したマイクロＳＤカードに限定されるわけではなく、メモリ等の半導体素子の上に、コントローラ等のほとんどベアチップに近いサイズの小さい半導体素子を搭載して形成するカード型の半導体装置において実施することができる。例えば、ＳＤメモリカードや、ミニＳＤカード、更には、他の小型メモリカードにおいて実施することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態にかかる半導体装置の（ａ）斜視図及び（ｂ）断面図である。
【図２】本発明の一実施形態に係る半導体装置に搭載される半導体素子（大）の電極パッド及び基板配線の概略図である。
【図３】本発明の第２の実施形態に係るマイクロＳＤカードの斜視図である。
【図４】基板配線を有さない半導体素子（大）を使用したマイクロＳＤカードの斜視図である。
【符号の説明】
【００５４】
１：半導体素子（大）
２：半導体素子（小）
３、３ａ、３ｂ：ボンディングワイヤ
４：基板
５：半田ボール（ＢＧＡボール）
６：配線基板
７：基板配線
８、８ａ、８ｂ：電極パッド
９：チップ搭載エリア
１１：外部接続端子
１２：基板電極パッド
１００、４００、６００：半導体装置
２００：マイクロＳＤ
２０４：マイクロＳＤ基板
２０７：マイクロＳＤ基板配線
２１２：マイクロＳＤパッド
２２６：キャパシタ
【図１】
2008205320.tif 000003
【図２】
2008205320.tif 000004
【図３】
2008205320.tif 000005
【図４】
2008205320.tif 000006