(57)【要約】【課題】セキュリティを保ちながら、低コストで、容易に、ＩＰの使用可否や機能制限などを設定する。【解決手段】ヒューズ回路３には、製品毎に設定されたシリアルナンバーが記憶されている。中央処理装置２は、暗号化されたＩＰ活性化ソフトウェアを復号化して半導体メモリ７に展開し、暗号化プログラムによってヒューズ回路３に記憶されたシリアルナンバーを暗号化し、該シリアルナンバーと半導体メモリ７に展開された予め暗号化されたシリアルナンバーとが一致するか否かを判定する。一致の場合、暗号化された機能制限設定値を復号化プログラムを用いて復号化し、機能制限設定レジスタ５アクセスし、復号化された機能制限設定値を設定する。そして、機能制限設定レジスタ５設定された機能制限設定値に基づいて、周辺ＩＰ８1 〜８n の使用可否や機能や性能などの制限が設定される。【選択図】図２
2008141646.tif 000002
【特許請求の範囲】
【請求項１】
複数の周辺モジュールを有した半導体集積回路装置であって、
前記半導体集積回路装置の製品毎に付与された認識番号から、前記複数の周辺モジュールの使用可否、および前記複数の周辺モジュールの機能制限を設定する機能制限設定部を備えたことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記機能制限設定部は、
前記半導体集積回路装置の製品毎に付与された認識番号を記憶する識別番号記憶部と、
予め暗号化された前記認識番号と、前記複数の周辺モジュールの使用可否、および前記複数の周辺モジュールの機能制限を示す設定データからなる暗号化された機能制限設定値とが格納された設定データ格納部と、
復号化された前記機能制限設定値を格納する機能制限設定レジスタと、
前記識別番号記憶部に記憶された認識番号と前記設定データ格納部に格納された認識番号とが一致するか否かを判定し、一致する際に、前記設定データ格納部に格納された機能制限設定値を復号化し、前記機能制限設定レジスタに設定する一致判定設定部とよりなることを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記一致判定設定部は、
前記設定データ格納部に格納された認識番号を復号化する復号化部と、
前記識別番号記憶部に記憶された認識番号と前記復号化部に復号化された認識番号とが一致するか否かを判定する判定部と、
前記判定部が一致すると判定した際に、前記設定データ格納部に格納された機能制限設定値を復号化し、その復号化した前記機能制限設定値を前記機能制限設定レジスタに設定する復号化部とよりなることを特徴とする半導体集積回路装置。
【請求項４】
請求項２記載の半導体集積回路装置において、
前記一致判定設定部は、
前記識別番号記憶部に記憶された認識番号を暗号化する暗号化部と、
前記暗号化部が暗号化した認識番号と前記設定データ格納部に格納された認識番号とが一致するか否かを判定する判定部と、
前記判定部が一致すると判定した際に、前記設定データ格納部に格納された機能制限設定値を復号化し、その復号化した前記機能制限設定値を前記機能制限設定レジスタに設定する復号化部とよりなることを特徴とする半導体集積回路装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体集積回路装置において、
前記一致判定設定部は、中央処理装置であることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の仕様変更技術に関し、特に、カスタム用半導体集積回路装置における設計、製造コストの低減に有効な技術に関する。
【背景技術】
【０００２】
ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの少量多品種生産となる半導体集積回路装置、いわゆるカスタムＩＣの開発においては、コスト低減が求められている。通常、カスタムＩＣは、要求仕様に応じて製品毎に、設計、製造することが一般的であり、そのため、製品毎に設計費用やマスク費用が必要となる。
【０００３】
上記した費用を低減する技術として、本発明者が検討したところによれば、要求仕様に応じて、カスタムＩＣに搭載されたＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）の使用可否や、機能などを制限を行った後、ユーザに販売することが考えられる。
【０００４】
また、ＩＰの使用可否や機能などの制限する技術としては、設計やマスクなどを変更することによって実施するもの、中央処理装置に設けられたレジスタなどを設定することによりソフトウェア的に実施するもの、あるいは、カスタムＩＣの外部端子に任意の信号を入力し、ハードウェアにより実施するものなどが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のようなカスタムＩＣなどの半導体集積回路装置におけるＩＰの使用可否や機能などの制限の技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
すなわち、設計変更やマスク変更によってＩＰの使用可否や機能などを制限する技術では、設計費用やマスク費用などが必要となり、コストアップとなってしまうという問題がある。
【０００７】
また、中央処理装置のレジスタを用いて設定する場合、および外部端子に任意の信号を入力して設定する場合には、販売後もＩＰの使用可否や機能などを任意に変更することが可能となってしまい、セキュリティが保証されないという問題がある。
【０００８】
これにより、ユーザ側でＩＰの使用可否や機能などの制限を解除するＩＰの使用可否の改ざんなどが行われる恐れが生じてしまうことになる。
【０００９】
本発明の目的は、セキュリティを保ちながら、低コストで、容易に、ＩＰの使用可否や機能制限などを設定することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明は、複数の周辺モジュールを有した半導体集積回路装置であって、該半導体集積回路装置の製品毎に付与された認識番号から、それら複数の周辺モジュールの使用可否、および該複数の周辺モジュールの機能制限を設定する機能制限設定部を備えたものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
【００１４】
本発明は、前記機能制限設定部が、半導体集積回路装置の製品毎に付与された認識番号を記憶する識別番号記憶部と、予め暗号化された認識番号と、複数の周辺モジュールの使用可否、およびそれら複数の周辺モジュールの機能制限を示す設定データからなる暗号化された機能制限設定値とが格納された設定データ格納部と、復号化された機能制限設定値を格納する機能制限設定レジスタと、識別番号記憶部に記憶された認識番号と設定データ格納部に格納された認識番号とが一致するか否かを判定し、一致する際に、設定データ格納部に格納された機能制限設定値を復号化し、機能制限設定レジスタに設定する一致判定設定部とよりなるものである。
【００１５】
また、本発明は、前記一致判定設定部が、設定データ格納部に格納された認識番号を復号化する復号化部と、識別番号記憶部に記憶された認識番号と復号化部に復号化された認識番号とが一致するか否かを判定する判定部と、該判定部が一致すると判定した際に、設定データ格納部に格納された機能制限設定値を復号化し、その復号化した機能制限設定値を機能制限設定レジスタに設定する復号化部とよりなるものである。
【００１６】
さらに、本発明は、前記一致判定設定部が、識別番号記憶部に記憶された認識番号を暗号化する暗号化部と、該暗号化部が暗号化した認識番号と設定データ格納部に格納された認識番号とが一致するか否かを判定する判定部と、該判定部が一致すると判定した際に、設定データ格納部に格納された機能制限設定値を復号化し、その復号化した機能制限設定値を機能制限設定レジスタに設定する復号化部とよりなるものである。
【００１７】
また、本発明は、前記一致判定設定部が、中央処理装置よりなるものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
（１）セキュリティを保ちながら、容易に製品毎に対応する周辺ＩＰの使用可否などの機能制限を設定することができる。
【００２０】
（２）また、マスク変更や設計変更などが不要となり、低コストで、かつ短時間にカスタムの半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による半導体集積回路装置のブロック図、図２は、図１の半導体集積回路装置に設けられた機能制限設定部による処理例を示した説明図である。
【００２３】
本実施の形態において、半導体集積回路装置１は、たとえば、ＡＳＩＣなどのカスタムＩＣからなる。半導体集積回路装置１は、図１に示すように、中央処理装置２、ヒューズ回路３、シリアルナンバー格納レジスタ４、機能制限設定レジスタ５、半導体メモリ６，７、および複数の周辺ＩＰ８1 〜８n から構成されている。
【００２４】
また、中央処理装置２、ヒューズ回路３、シリアルナンバー格納レジスタ４、機能制限設定レジスタ５、ならびに半導体メモリ６により、機能制限設定部が構成されている。
【００２５】
一致判定設定部として機能する中央処理装置２は、半導体集積回路装置１におけるすべての制御を司る。識別番号記憶部となるヒューズ回路３は、半導体集積回路装置１の認識番号であるシリアルナンバーが保存される。シリアルナンバー格納レジスタ４は、ヒューズ回路３に保存されたシリアルナンバーを取り込み、一時的に格納する。機能制限設定レジスタ５は、機能制限設定値を格納する。この機能制限設定値は、周辺ＩＰ８1 〜８n の使用可否や周辺ＩＰ８1 〜８n における使用機能などを制限するデータからなる。
【００２６】
設定データ格納部となる半導体メモリ６は、フラッシュメモリになどに例示される不揮発性半導体メモリからなる。この半導体メモリ６には、カスタムＩＣの個々の製品毎に対応した暗号化されたＩＰ活性化ソフトウェアが格納されている。
【００２７】
中央処理装置２は、半導体メモリに格納されているＩＰ活性化ソフトウェアに基づいて、シリアルナンバーの暗号化、および機能制限設定レジスタ５に格納された機能制限設定値復号化と、該機能制限設定値の設定とを行い、半導体集積回路装置１が任意のカスタム仕様となるよう処理する。
【００２８】
半導体メモリ７は、たとえば、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの揮発性メモリからなり、プログラムやデータなどを一時的に格納する。周辺ＩＰ８1 〜８n は、たとえば、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｉｍａｇｅ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）などの画像圧縮伸張モジュール、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｃｅｓｏｒ）などの信号処理モジュール、インターネットやモデムなどの通信モジュール、ＳＣＩ（Ｓｅｒｉａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｉｎｔｅｒｆａｃｅ）、およびタイマなどの各種の機能ブロックから構成されている。
【００２９】
これら中央処理装置２、シリアルナンバー格納レジスタ４、機能制限設定レジスタ５、半導体メモリ６，７、ならびに複数の周辺ＩＰ８1 〜８n は、バスＢを介して相互に接続されている。
【００３０】
また、周辺ＩＰ８1 〜８n には、機能制限設定レジスタ５がそれぞれ接続されており、該機能制限設定レジスタ５に設定された機能制限設定値によって、任意の周辺ＩＰ８1 〜８n における使用可否や使用機能が設定される。
【００３１】
次に、本実施の形態における半導体集積回路装置１の機能制限設定部の作用について説明する。
【００３２】
図２は、機能制限設定部により処理例を示した説明図である。
【００３３】
まず、ヒューズ回路３には、半導体集積回路装置１の製造工程において、任意のヒューズを切断することにより、製品ごとに設定された半導体集積回路装置１のシリアルナンバーが記憶されている（ステップＳ１０１）。そして、シリアルナンバー格納レジスタ４は、ヒューズ回路３に記憶されたシリアルナンバーを格納する（ステップＳ１０２）。
【００３４】
続いて、中央処理装置２は、暗号化されたＩＰ活性化ソフトウェアを復号化して半導体メモリ７に展開する。この場合、展開されたソフトウェアは、暗号化プログラム、復号化プログラム、予め暗号化された該当する製品のシリアルナンバー、および予め暗号化されたその製品に対応する暗号化された機能制限設定値からなる。
【００３５】
そして、中央処理装置２は、暗号化プログラムによってヒューズ回路３に記憶されたシリアルナンバーを暗号化し（ステップＳ１０３）、該シリアルナンバーと半導体メモリ７に展開された予め暗号化されたシリアルナンバーとが一致するか否かを判定する（ステップＳ１０４）。
【００３６】
一致した場合、中央処理装置２は、半導体メモリ７に展開された暗号化された機能制限設定値を復号化プログラムを用いて復号化し、機能制限設定レジスタ５にアクセスし、復号化された機能制限設定値を設定する（ステップＳ１０５）。また、ステップＳ１０４の処理において、不一致の場合には、処理が終了となる。
【００３７】
そして、機能制限設定レジスタ５に設定された機能制限設定値に基づいて、任意の周辺ＩＰ８1 〜８n の使用可否や機能や性能などの制限が設定される。
【００３８】
それにより、本実施の形態によれば、セキュリティを保ちながら、容易に製品毎に対応する周辺ＩＰ８1 〜８n の機能制限などを行うことが可能となる。
【００３９】
また、半導体メモリ６のＩＰ活性化ソフトウェアを書き換えるだけで、多様な製品に対応する機能制限などが可能となるので、マスク変更や設計変更などが不要となり、低コストでカスタムＩＣを提供することができる。
【００４０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
たとえば、前記実施の形態では、シリアルナンバー格納レジスタ４に記憶されたシリアルナンバーを暗号化し、その暗号化されたシリアルナンバーと半導体メモリ７に展開された予め暗号化されたシリアルナンバーとが一致するか否かを判定する構成としたが、ヒューズ回路３に記憶されたシリアルナンバーを暗号化せずに一致判定するようにしてもよい。
【００４２】
図４は、ヒューズ回路３に記憶されたシリアルナンバーを暗号化せずに一致判定させる場合の処理例を示した説明図である。
【００４３】
この場合、前記実施の形態と異なるところは、ステップＳ１０３に相当する処理がなくなり、半導体メモリ７に展開された予め暗号化されたシリアルナンバーを復号化プログラムに基づいて復号化する処理（ステップＳ２０３）が追加され、復号化した該シリアルナンバーと、シリアルナンバー格納レジスタ４に記憶されたシリアルナンバーとを比較し、一致／不一致の判定を行う（ステップＳ２０４）点である。
【００４４】
その他の処理（ステップＳ２０１，Ｓ２０２，Ｓ２０５）にていては、図２におけるステップＳ１０１，Ｓ１０２，Ｓ１０５の処理と同様となっている。
【００４５】
また、前記実施の形態においては、ＩＰ活性化ソフトウェアを格納した半導体メモリ６が半導体集積回路装置１に内蔵されている構成としたが、この半導体メモリ６は、半導体集積回路装置１に外部接続される構成としてもよい。
【００４６】
さらに、本実施の形態では、中央処理装置２により周辺ＩＰ８1 〜８n の機能制限設定処理を行う構成としたが、中央処理装置２とは別に周辺ＩＰ８1 〜８n の機能制限設定処理を行う演算処理部を半導体集積回路装置に新たに設ける構成としてもよい。
【産業上の利用可能性】
【００４７】
本発明は、カスタム用の半導体集積回路装置において、セキュリティを保ちながら、低コストで、容易に、ＩＰの使用可否や機能制限などを設定する技術に適している。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施の形態による半導体集積回路装置のブロック図である。
【図２】図１の半導体集積回路装置に設けられた機能制限設定部による処理例を示した説明図である。
【図３】本発明の他の実施の形態による機能制限設定部による処理例を示した説明図である。
【符号の説明】
【００４９】
１  半導体集積回路装置
２  中央処理装置
３  ヒューズ回路
４  シリアルナンバー格納レジスタ
５  機能制限設定レジスタ
６  半導体メモリ
７  半導体メモリ
８1 〜８n   周辺ＩＰ
【図１】
2008141646.tif 000003
【図２】
2008141646.tif 000004
【図３】
2008141646.tif 000005