(57)【要約】      （修正有）【課題】小型で信頼性の高いセンサーユニットと、その簡便な製造方法を提供する。【解決手段】センサーユニット１は、センサー２と、能動素子内蔵モジュール５とを備えたものであり、センサー２はＳＯＩ基板１１からなり、枠部材２１と、この枠部材を貫通する複数の貫通電極２７と、枠部材２１から内側方向に突出する複数の梁２２と、梁により支持される錘２３と、梁に配設されたピエゾ抵抗素子１６と、このピエゾ抵抗素子に接続された配線１８とを有し、錘２３との間に所定の間隙を形成するように能動素子内蔵モジュール５がセンサー２の枠部材２１に接合され、能動素子内蔵モジュール５は、能動素子４５を内蔵して能動素子よりも外側の領域に複数の貫通電極３３を有する基板３１と、貫通電極と接続するように基板に配設された配線３４とを有し、この配線３４はセンサー２の貫通電極２７に接合されたものとする。【選択図】  図１
2008060135.tif 000002
【特許請求の範囲】
【請求項１】
ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、
前記センサーは、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩ基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、前記錘との間に所定の間隙を形成するように前記能動素子内蔵モジュールが前記枠部材に接合され、
前記能動素子内蔵モジュールは、能動素子を内蔵し該能動素子よりも外側の領域に複数の貫通電極を有する基板と、該貫通電極と接続するように前記基板に配設された配線と、を有し、該配線は前記センサーの貫通電極と接合されていることを特徴とするセンサーユニット。
【請求項２】
ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、
前記センサーは、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩ基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、
前記能動素子内蔵モジュールは、能動素子を内蔵する基板と、該基板に配設された配線と、を有し、該配線は前記センサーの配線と接合されていることを特徴とするセンサーユニット。
【請求項３】
前記センサーの貫通電極と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであることを特徴とする請求項１に記載のセンサーユニット。
【請求項４】
前記センサーの配線と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであることを特徴とする請求項２に記載のセンサーユニット。
【請求項５】
前記接合バンプは、Ａｕ、Ｓｎ−Ａｕ合金、Ｓｎ−Ａｇ合金のいずれかであり、接合バンプを挟持するようにＣｕ／Ｃｒ積層、Ｃｕ／Ｔｉ積層、Ａｌ／Ｃｒ積層、Ａｌ／Ｔｉ積層のいずれかの金属層が配設されていることを特徴とする請求項３または請求項４に記載のセンサーユニット。
【請求項６】
シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、
能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させ、該能動素子の外側の領域に複数の微細貫通孔を形成し、該微細貫通孔に導電材料を配設して貫通電極とし、該貫通電極に接続した配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、
前記センサーの前記錘と前記能動素子内蔵モジュールとの間に所定の間隙が形成されるように、前記能動素子内蔵モジュールの配線と前記センサーの貫通電極とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、
多面付けのセンサーユニットをダイシングする工程と、を有することを特徴とするセンサーユニットの製造方法。
【請求項７】
シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、
能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させるとともに配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、
前記能動素子内蔵モジュールの配線と前記センサーの配線とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、
多面付けのセンサーユニットをダイシングする工程と、を有することを特徴とするセンサーユニットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサーユニットに係り、特に抵抗素子を具備して圧力あるいは加速度を検出できるセンサーを搭載したセンサーユニットと、このセンサーユニットを簡便に製造する方法に関する。
【背景技術】
【０００２】
従来から、ＣＣＤ、ＣＭＯＳ等のイメージセンサー、加速度センサー等のセンサーと、このセンサーを制御する能動素子とを備えたセンサーユニットが種々の用途に用いられている。このようなセンサーユニットとしては、例えば、ワイヤボンディング、金属バンプ等の接続手段を用いて配線基板上にセンサー内蔵モジュールと能動素子内蔵モジュールを実装し、これらを樹脂封止して保護したものが知られている（特許文献１）。
一方、物体に作用する圧力、あるいは加速度を検出するセンサーとして種々のセンサーが開発されている（特許文献２、３）。
【特許文献１】特開２００３−２５９１６９号公報
【特許文献２】特開２００２−２２１４６３号公報
【特許文献３】特開２００４−６９４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述のような従来のセンサーユニットは、配線基板上に実装されたセンサー内蔵モジュールが、能動素子内蔵モジュールの実装部位とは別の部位に位置するため、配線基板の面方向の広がりが必要であった。このため、センサーユニットの小型化には限界があった。
また、配線基板上にセンサー内蔵モジュールと能動素子内蔵モジュールを個々に実装するため、個々のモジュールを配線基板の所定の位置に実装するための位置合せを正確に行なう必要があり、工程管理が煩雑であるとともに、実装位置のズレを生じた場合、センサーユニットの信頼性が低下するという問題があった。
さらに、実装時にセンサーが高温に曝されることがあり、センサーの特性の低下や、センサーユニットの信頼性低下を引き起こすことがあった。
本発明は、上記のような実情に鑑みてなされたものであり、小型で信頼性の高いセンサーユニットと、このようなセンサーユニットを簡便に製造するための製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
このような目的を達成するために、本発明のセンサーユニットは、ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、前記センサーは、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩ基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、前記錘との間に所定の間隙を形成するように前記能動素子内蔵モジュールが前記枠部材に接合され、前記能動素子内蔵モジュールは、能動素子を内蔵し該能動素子よりも外側の領域に複数の貫通電極を有する基板と、該貫通電極と接続するように前記基板に配設された配線と、を有し、該配線は前記センサーの貫通電極と接合されているような構成とした。
【０００５】
また、本発明のセンサーユニットは、ピエゾ抵抗素子を用いたセンサーと、該センサーに接合された能動素子内蔵モジュールとを備え、前記センサーは、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩ基板からなり、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有し、前記能動素子内蔵モジュールは、能動素子を内蔵する基板と、該基板に配設された配線と、を有し、該配線は前記センサーの配線と接合されているような構成とした。
【０００６】
本発明の他の態様として、前記センサーの貫通電極と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであるような構成とした。
本発明の他の態様として、前記センサーの配線と前記能動素子内蔵モジュールの配線との接合は、接合バンプを介したものであるような構成とした。
本発明の他の態様として、前記接合バンプは、Ａｕ、Ｓｎ−Ａｕ合金、Ｓｎ−Ａｇ合金のいずれかであり、接合バンプを挟持するようにＣｕ／Ｃｒ積層、Ｃｕ／Ｔｉ積層、Ａｌ／Ｃｒ積層、Ａｌ／Ｔｉ積層のいずれかの金属層が配設されているような構成とした。
【０００７】
本発明のセンサーユニットの製造方法は、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させ、該能動素子の外側の領域に複数の微細貫通孔を形成し、該微細貫通孔に導電材料を配設して貫通電極とし、該貫通電極に接続した配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、前記センサーの前記錘と前記能動素子内蔵モジュールとの間に所定の間隙が形成されるように、前記能動素子内蔵モジュールの配線と前記センサーの貫通電極とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、多面付けのセンサーユニットをダイシングする工程と、を有するような構成とした。
【０００８】
また、本発明のセンサーユニットの製造方法は、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩウエハを多面付けに区画し、各面付け毎に所望の加工を施して、枠部材と、該枠部材を貫通する複数の貫通電極と、前記枠部材から内側方向に突出する複数の梁と、該梁により支持される錘と、前記梁に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子と前記貫通電極とを接続する配線と、を有するセンサーを多面付けで作製する工程と、能動素子内蔵モジュール用ウエハを多面付けに区画し、各面付け毎に能動素子を内蔵させるとともに配線を形成して、能動素子内蔵モジュールを多面付けで作製する工程と、前記能動素子内蔵モジュールの配線と前記センサーの配線とを接合バンプにより接合して、多面付けのセンサーユニットとする工程と、多面付けのセンサーユニットをダイシングする工程と、を有するような構成とした。
【発明の効果】
【０００９】
このような本発明のセンサーユニットは、センサーと能動素子内蔵モジュールとを接合した構造であり、配線基板を備えておらず、さらに、センサー自体も保護基板を備えていないので、面積、高さともに大幅な小型化が可能となる。
また、本発明の製造方法は、ウエハレベルでセンサーと能動素子内蔵モジュールとの接合を行う一括アッセンブリーが可能であり、工程管理が容易で製造コストの低減が可能であり、また、接合が、接合バンプを用いたものであり、低温での接合が可能であるため、ピエゾ抵抗素子への熱の影響を阻止することができ、信頼性の高いセンサーユニットの製造が可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
［センサーユニット］
図１は、本発明のセンサーユニットの一実施形態を示す概略断面図である。図１において、本発明のセンサーユニット１は、センサー２と能動素子内蔵モジュール５とが接合バンプ６を介して接合されたものである。
センサーユニット１を構成するセンサー２は、ピエゾ抵抗素子を用いたセンサーであり、例えば、ＭＥＭＳ（Micro Electromechanical System）型の圧力センサー、加速度センサー等の従来公知のセンサーであってよく、特に制限はない。図示例では、センサー２は酸化シリコン層１３をシリコン層１２（活性層シリコン）とシリコン層１４（基板シリコン）で挟持した３層構造を有するＳＯＩ（Silicon On Insulator）基板１１からなる。
図２は、図１に示されるセンサーユニット１を構成するセンサー２のシリコン層１４（基板シリコン）側からの平面図であり、図３は、シリコン層１２（活性層シリコン）側からの平面図である。そして、図１に示されるセンサー２は、図２および図３におけるＩ−Ｉ線での縦断面形状を示している。
【００１１】
図１〜図３に示されるように、センサー２は、枠部材２１と、シリコン層１２（活性層シリコン）からなり枠部材２１から内側方向に突出する４本の梁２２と、これら４本の梁２２で支持された錘２３と、を備えている。したがって、枠部材２１と各梁２２、錘２３とで区画された空間領域２４（４箇所の領域２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ）が存在する。
枠部材２１は、４本の梁２２介して錘２３を変位可能に支持するものであり、また、能動素子内蔵モジュール５を接合するための部材である。図示例では、枠部材２１は回廊形状であるが、これに限定されるものではなく、例えば、円形状等であってもよい。この枠部材２１は、複数（図示例では４個）の微細貫通孔２６と、これらの微細貫通孔２６内に配設された貫通電極２７を備えている。また、貫通電極２７の能動素子内蔵モジュール５側の端部には端子２８が設けられている。
【００１２】
上記の微細貫通孔２６は、開口径が１〜５０μｍ、好ましくは５〜３０μｍ程度である。この微細貫通孔２６の形状は、図示例では厚み方向で内径がほぼ一定のストレート形状であるが、これに限定されず、一方の開口径が広いテーパー形状をなすもの、厚み方向のほぼ中央で内径が狭くなっているような形状等であってもよい。また、微細貫通孔２６内に配設された貫通電極２７は、微細貫通孔２６内に充填されたものであってもよく、また、微細貫通孔２６の内壁面に形成され、貫通孔が存在するようなものであってもよい。貫通電極２７の材質は、Ａｕ、Ａｇ、Ｃｕ、Ｓｎ等の導電材料とすることができる。
【００１３】
シリコン層１２（活性層シリコン）からなる梁２２は、それぞれピエゾ抵抗素子１６を能動素子内蔵モジュール５に対向する面と反対側の面に備えている。また、絶縁層１７を介して配設された配線１８によって所望のピエゾ抵抗素子１６と貫通電極２７とが接続されている。さらに、配線１８を被覆する保護層１９を備えている。尚、図３では、絶縁層１７、配線１８および保護層１９を省略している。ピエゾ抵抗素子１６は、例えば、シリコン層１２（活性層シリコン）にホウ素等の不純物をイオン注入あるいは熱拡散して形成したＰ型拡散層あるいはＮ型拡散層である。また、絶縁層１７は、例えば、酸化珪素、窒化珪素等からなるものであってよく、保護層１９としては、例えば、窒化珪素等からなるものを挙げることができる。
錘２３は、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造であるが、シリコン層１４（基板シリコン）の厚みが枠部材２１を構成するシリコン層１４（基板シリコン）よりも薄いものとなっている。これにより、枠部材２１に接合されている能動素子内蔵モジュール５と錘２３との間に所定の間隙が存在する。この間隙の大きさは、例えば、３〜２０μｍ程度の範囲で適宜設定することができる。
【００１４】
上述のようなセンサー２は、４本の梁２２で支持された錘２３に、Ｘ軸、Ｙ軸、あるいは、Ｚ軸（図１参照）方向に外力が作用すると、錘２３に変位が生じる。この変位により、梁２２に撓みが生じ、錘２３に作用した外力がピエゾ抵抗素子１６により検出される。
センサーユニット１を構成する能動素子内蔵モジュール５は、基板３１と、この基板３１に内蔵された能動素子４５と、この能動素子４５の外側の領域の基板３１に形成された複数の微細貫通孔３２と、これらの微細貫通孔３２内に配設された貫通電極３３とを備えている。
基板３１のセンサー２と対向する面には、配線３４が配設され、この配線３４を被覆するように絶縁層３７が配設されている。配線３４は、所定の貫通電極３３に接続されており、また、能動素子４５の図示していない端子に接続されている。上記の絶縁層３７は、配線３４の所望部位を露出するための開口部３７ａを有し、この開口部３７ａに露出している配線３４には接合バンプ６が接合されている。
【００１５】
また、基板３１のセンサー２と対向する面の反対側の面には、所定の貫通電極３３に接続している配線３８が配設され、この配線３８を被覆するように絶縁層４１が配設されている。この絶縁層４１には、ビア３９を介して配線４０が配設されており、配線４０の所望箇所には、外部端子としてのはんだバンプ４６が配設されている。
基板３１の材質は、例えば、シリコン、ガラス等を挙げることができる。また、微細貫通孔３２は、開口径が１〜５０μｍ、好ましくは５〜３０μｍ程度である。この微細貫通孔３２の形状は、図示例では厚み方向で内径がほぼ一定のストレート形状であるが、これに限定されず、一方の開口径が広いテーパー形状をなすもの、厚み方向のほぼ中央で内径が狭くなっているような形状等であってもよい。
【００１６】
上記のような微細貫通孔３２内に配設された貫通電極３３は、微細貫通孔３２内に充填されたものであってもよく、また、微細貫通孔３２の内壁面に形成され、貫通孔が存在するようなものであってもよい。貫通電極３３の材質は、Ａｕ、Ａｇ、Ｃｕ、Ｓｎ等の導電材料とすることができる。
このような能動素子内蔵モジュール５の配線３４は、接合バンプ６を介してセンサー２の枠部材２１の貫通電極２７（端子２８）に接合されている。
【００１７】
図４は、接合バンプ６を介したセンサー２の貫通電極２７（端子２８）と能動素子内蔵モジュール５の配線３４との接合の一例を説明するための部分拡大断面図である。図４に示される例では、金属層２８ａ、金属層２８ｂとの積層である端子２８と、金属層３４ａ、金属層３４ｂとの積層である配線３４は、接合バンプ６を介して接合されている。金属層２８ａ、金属層２８ｂとの積層である端子２８としては、例えば、Ａｌ／Ｃｒ積層、Ａｌ／Ｔｉ積層等とすることができる。また、金属層３４ａ、金属層３４ｂとの積層である配線３４としては、例えば、Ｃｕ／Ｃｒ積層、Ｃｕ／Ｔｉ積層等とすることができる。尚、端子２８、配線３４を所望の導電材料で形成し、接合バンプ６による接合部位に上記のような金属層を形成してもよい。例えば、端子２８をＡｌで形成し、接合バンプ６による接合部位にＣｒやＴｉ等の金属層を形成し、また、配線３４をＣｕで形成し、接合バンプ６による接合部位にＣｒやＴｉ等の金属層を形成してもよい
【００１８】
接合バンプ６の材質は、例えば、Ａｕ、Ｓｎ−Ａｕ合金、Ｓｎ−Ａｇ合金等とすることができる。接合バンプ６の形状は特に制限がなく、例えば、高さを５〜２０μｍ、太さを１０〜１００μｍの範囲で適宜設定することができる。このような接合バンプ６を介した貫通電極２７（端子２８）と配線３４の接合は、４００℃以下の温度で安定して行うことができる。
尚、本発明では、端子２８を介在させず貫通電極２７に接合バンプ６を接合してもよい。この場合、例えば、微細貫通孔２６に形成した貫通電極２７の先端部にＡｌ／Ｃｒ積層、Ａｌ／Ｔｉ積層等の金属層を形成して、この金属層を貫通電極２７の露出面（枠部材２１に露出する面）とすることができる。また、貫通電極２７をＡｌで形成し、先端部にＣｒやＴｉ等の金属層を形成して、この金属層が貫通電極２７の露出面（枠部材２１に露出する面）となるようにしてもよい。
【００１９】
図５は、本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図１相当の概略断面図である。図５に示されるセンサーユニット１′は、センサー２と能動素子内蔵モジュール５′とが接合バンプ６を介して接合されたものである。
センサーユニット１′を構成するセンサー２は、配線１８を被覆する保護層１９に開口部１９ａが形成され、この開口部１９ａには配線１８の所望部位が露出しており、この配線１８の部位に接合バンプ６が接合されている点を除いて、上述の実施形態のセンサー２と同様であり、同じ部材には同じ部材番号を付している。したがって、センサーユニット１′では、センサー２に対する能動素子内蔵モジュール５′の接合方向が、上述のセンサーユニット１におけるセンサー２に対する能動素子内蔵モジュール５の接合方向と反対となっている。尚、図示例では、センサー２の枠部材２１に配設された端子２８には、外部端子としてのはんだバンプ２９が配設されている。
【００２０】
また、センサーユニット１′を構成する能動素子内蔵モジュール５′は、基板３１と、この基板３１に内蔵された能動素子４５と、基板３１のセンサー２と対向する面に配設された配線３４を備えている。この配線３４は能動素子４５の図示していない端子に接続されており、また、配線３４を被覆するように絶縁層３７が配設されている。この絶縁層３７は、配線３４の所望部位を露出するための開口部３７ａを有し、この開口部３７ａに露出している配線３４には接合バンプ６が接合されている。基板３１の材質は、例えば、シリコン、ガラス等を挙げることができる。
このような能動素子内蔵モジュール５′の配線３４は、接合バンプ６を介してセンサー２の配線１８に接合されている。
【００２１】
図６は、接合バンプ６を介したセンサー２の配線１８と能動素子内蔵モジュール５′の配線３４との接合の一例を説明するための部分拡大断面図である。図６に示される例では、金属層１８ａ、金属層１８ｂとの積層である配線１８と、金属層３４ａ、金属層３４ｂとの積層である配線３４は、接合バンプ６を介して接合されている。金属層１８ａ、金属層１８ｂとの積層である配線１８としては、例えば、Ａｌ／Ｃｒ積層、Ａｌ／Ｔｉ積層等とすることができる。また、金属層３４ａ、金属層３４ｂとの積層である配線３４としては、例えば、Ｃｕ／Ｃｒ積層、Ｃｕ／Ｔｉ積層等とすることができる。尚、配線１８、配線３４を所望の導電材料で形成し、接合バンプ６による接合部位に上記のような金属層を形成してもよい。例えば、配線１８をＡｌで形成し、接合バンプ６による接合部位にＣｒやＴｉ等の金属層を形成し、また、配線３４をＣｕで形成し、接合バンプ６による接合部位にＣｒやＴｉ等の金属層を形成してもよい
接合バンプ６の材質は、例えば、Ａｕ、Ｓｎ−Ａｕ合金、Ｓｎ−Ａｇ合金等とすることができる。接合バンプ６の形状は特に制限がなく、例えば、高さを５〜２０μｍ、太さを１０〜１００μｍの範囲で適宜設定することができる。このような接合バンプ６を介したセンサー２の配線１８と能動素子内蔵モジュール５′の配線３４との接合は、４００℃以下の温度で安定して行うことができる。
【００２２】
図７は、本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図１相当の概略断面図であり、図８および図９は、図７に示されるセンサーの平面図であり、それぞれ図２、図３に相当する。尚、図７に示されるセンサーは、図８および図９におけるII−II線での縦断面形状を示している。
図７〜図９に示されるセンサー２′は、枠部材２１と各梁２２、錘２３とで区画された空間領域２４（４箇所の領域２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ）内に、シリコン層１２（活性層シリコン）からなる規制部材２５（４個の規制部材２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ）が存在する点、および、錘２３が、４本の梁２２で支持された中央部２３Ａと、４個の突出部２３Ｂからなる点を除いて、上述の実施形態のセンサー２と同様であり、同じ部材には同じ部材番号を付している。
【００２３】
このセンサー２′において、錘２３を構成する中央部２３Ａは、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造であるが、４個の突出部２３Ｂは、シリコン層１４（基板シリコン）からなっている。また、４個の突出部２３Ｂは、上記の空間領域２４（４箇所の領域２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ）内に突出し、かつ、これらの空間領域を超えて、４個の規制部材２５Ａ，２５Ｂ，２５Ｃ，２５Ｄが存在する領域にまで達している。そして、各突出部２３Ｂと、４個の規制部材２５Ａ，２５Ｂ，２５Ｃ，２５Ｄとの間には間隙が形成されている。これにより、４本の梁２２で支持された錘２３に、Ｘ軸、Ｙ軸、あるいは、Ｚ軸（図７参照）方向に外力が作用すると、錘２３に変位が生じる。しかし、錘２３に作用する外力が所定の許容範囲を超えた場合、錘２３の４個の突出部２３Ｂのいずれかが、４個の規制部材２５Ａ，２５Ｂ，２５Ｃ，２５Ｄのいずれかに接触して変位が規制される。このため、梁２２が過度の外力により破損することを防止することができる。
【００２４】
また、図１０は、本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図３相当の平面図である。
図１０に示されるセンサー２″は、４本の梁２２に配設されているピエゾ抵抗素子１６が１２個である点を除いて、上述の実施形態のセンサー２と同様であり、同じ部材には同じ部材番号を付している。このセンサー２″では、Ｘ軸方向の外力を検出する４個のピエゾ抵抗素子１６ｘと、Ｙ軸方向の外力を検出する４個のピエゾ抵抗素子１６ｙと、Ｚ軸方向の外力を検出する４個のピエゾ抵抗素子１６ｚとを備えている。
上述のセンサーユニットの実施形態は例示であり、本発明のセンサーユニットはこれらに限定されるものではない。例えば、能動素子内蔵モジュール５に内蔵される能動素子４５の位置が、基板３１のセンサー２と対向する面の反対側の面であってもよい。
【００２５】
［センサーユニットの製造方法］
次に、本発明のセンサーユニットの製造方法について説明する。
図１１および図１２は、図１に示されるセンサーユニット１を例とした本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。
本発明では、まず、多面付けでセンサー２を作製する。すなわち、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造を有するＳＯＩ（Silicon On Insulator）ウエハ１１Ａを多面付け（各面付け部を１Ａで示す）に区画する（図１１（Ａ））。そして、各面付け１Ａ毎に所望の加工を施して、センサー２を多面付けで作製する（図１１（Ｂ））。センサー２は、枠部材２１と、枠部材２１を貫通する複数の貫通電極２７と、この貫通電極２７に接続された端子２８と、枠部材２１から内側方向に突出する複数の梁２２と、梁２２により支持される錘２３と、梁２２に配設されたピエゾ抵抗素子１６と、このピエゾ抵抗素子１６と貫通電極２７とを接続する配線１８と、この配線１８を被覆する保護層１９とを有している。この多面付けのセンサー２の作製工程については、後述する。
【００２６】
また、本発明のセンサーユニットの製造方法では、センサー２と同様に、多面付けで能動素子内蔵モジュール５を作製する（図１１（Ｃ））。すなわち、能動素子内蔵モジュール用ウエハ５Ａを多面付け（各面付け部を１Ａで示す）に区画し、各面付け１Ａ毎に、後工程にて能動素子４５を埋設する部位の外側の領域に複数の微細貫通孔３２を形成し、これらの微細貫通孔３２に導電材料を配設して貫通電極３３とする。
微細貫通孔３２の形成は、例えば、マスクパターンを介してＩＣＰ−ＲＩＥ法により行うことができる。また、サンドブラスト法、ウエットエッチング法、フェムト秒レーザ法により微細貫通孔３２を形成することもできる。さらに、能動素子内蔵モジュール用ウエハ５Ａに、上述のいずれかの方法により、一方の面から所定の深さで微細孔を形成し、その後、能動素子内蔵モジュール用ウエハ５Ａの反対面を研磨して微細孔を露出させることにより、微細貫通孔３２を形成してもよい。この微細貫通孔３２の開口径は、１〜５０μｍ、好ましくは５〜３０μｍの範囲で設定することができる。
【００２７】
また、微細貫通孔３２内への貫通電極３３の形成は、例えば、プラズマＣＶＤ法等により下地導電薄膜を微細貫通孔３２内に形成し、その後、電解フィルドめっきにより、導電金属を析出させることにより行うことができる。これにより、ボイドのない貫通電極３３を得ることができる。また、導電性ペーストを微細貫通孔３２内に充填することにより貫通電極３３を形成することもできる。
次いで、各面付け１Ａ毎に、能動素子４５を埋設するための凹部を形成し、この凹部内に能動素子４５を埋設する。上記の凹部は、例えば、能動素子内蔵モジュール用ウエハ５Ａ上にマスクパターンを形成し、露出している能動素子内蔵モジュール用ウエハ５Ａに対して、ＩＣＰ−ＲＩＥ法により形成することができる。また、サンドブラスト法、ウエットエッチング法等によっても形成することができる。凹部の形状、寸法は、埋設する能動素子の形状、寸法に応じて適宜設定することができる。また、能動素子４５の埋設は、例えば、接着剤を用いて固着する方法、凹部に能動素子を嵌合する方法等、特に制限はない。
【００２８】
次いで、能動素子４５を埋設した面に配線３４を、反対面に配線３８を形成し、さらに、両面に酸化珪素、窒化珪素等の絶縁層３７，４１を形成する。その後、絶縁層３７に開口部３７ａを形成し、この開口部３７ａに露出している配線３４に接続バンプ６を形成する。また、絶縁層４１にビア３９を形成し、このビア３９に接続するように配線４０を形成し、配線４０の所望の箇所には外部端子としてのはんだバンプ４６を形成する。これにより、能動素子内蔵モジュール５が多面付けで作製される。
次いで、接合バンプ６を上記のセンサー２の端子２８に接合することにより、多面付けの能動素子内蔵モジュール５と多面付けのセンサー２とを接合する。これにより、多面付けのセンサーユニット１が得られる（図１２）。この接合バンプ６を介したセンサー２と能動素子内蔵モジュール５との接合は、上述の図４による説明のように行うことができる。
次いで、多面付けのセンサーユニット１をダイシングすることにより、図１に示されるようなセンサーユニット１が得られる。
【００２９】
図１３は、図５に示されるセンサーユニット１′を例とした本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。
本発明では、まず、多面付けでセンサー２を作製する。すなわち、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造を有するＳＯＩ（Silicon On Insulator）ウエハ１１Ａを多面付け（各面付け部を１Ａで示す）に区画し、各面付け１Ａ毎に所望の加工を施して、センサー２を多面付けで作製する（図１３（Ａ））。このセンサー２は、枠部材２１と、枠部材２１を貫通する複数の貫通電極２７と、この貫通電極２７に接続された端子２８と、枠部材２１から内側方向に突出する複数の梁２２と、梁２２により支持される錘２３と、梁２２に配設されたピエゾ抵抗素子１６と、このピエゾ抵抗素子１６と貫通電極２７とを接続する配線１８と、この配線１８を被覆する保護層１９とを有している。この保護層１９には、配線１８の所望部位が露出するように開口部１９ａを形成する。また、端子２８には、外部端子としてのはんだバンプ２９を形成する。この多面付けのセンサー２の作製工程については、後述する。
【００３０】
また、本発明のセンサーユニットの製造方法では、センサー２と同様に、多面付けで能動素子内蔵モジュール５′を作製する（図１３（Ｂ））。すなわち、能動素子内蔵モジュール用ウエハ５Ａを多面付け（各面付け部を１Ａで示す）に区画し、各面付け１Ａ毎に、後工程にて能動素子４５を埋設する。その後、この能動素子４５を埋設した面に配線３４を形成し、さらに、酸化珪素、窒化珪素等の絶縁層３７を形成する。この絶縁層３７には、配線３４の所望部位が露出するように開口部３７ａを形成し、この開口部３７ａに露出している配線３４に接続バンプ６を形成する。これにより、能動素子内蔵モジュール５′が多面付けで作製される。尚、基板３１への能動素子４５の埋設は、上述の実施形態と同様とすることができる。
【００３１】
次いで、接合バンプ６を上記のセンサー２の配線１８に接合することにより、多面付けの能動素子内蔵モジュール５′と多面付けのセンサー２とを接合する。これにより、多面付けのセンサーユニット１′が得られる（図１３（Ｃ））。この接合バンプ６を介したセンサー２の配線１８と能動素子内蔵モジュール５′の配線３４との接合は、上述の図５による説明のように行うことができる。
次いで、多面付けのセンサーユニット１′をダイシングすることにより、図１に示されるようなセンサーユニット１′が得られる。
【００３２】
ここで、多面付けのセンサー２の作製工程の一例を、図１４〜図１６を参照して説明する。
まず、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造を有するＳＯＩウエハ１１Ａに酸化処理を施して、ＳＯＩウエハ１１Ａの両面に酸化珪素層１２ａ，１４ａを形成し、その後、プラズマＣＶＤ法等により窒化珪素層１２ｂ、１４ｂを積層する（図１４（Ａ））。
次に、シリコン層１２（活性層シリコン）上の酸化珪素層１２ａと窒化珪素層１２ｂの所望部位に抵抗素子形成用の開口部１５を形成する（図１４（Ｂ））。この開口部１５の形成は、例えば、窒化珪素層１２ｂ上にマスクパターンを形成し、サンドブラスト法、ウエットエッチング法等により行うことができる。
【００３３】
次に、両面の窒化珪素層１２ｂ，１４ｂを除去し、その後、開口部１５に露出するシリコン層１２（活性層シリコン）にホウ素等の不純物をイオン注入あるいは熱拡散してＰ型あるいはＮ型の拡散層を形成してピエゾ抵抗素子１６とする（図１４（Ｃ））。
次いで、ピエゾ抵抗素子１６を被覆するように酸化珪素層１２ａ上に更に酸化珪素層を形成して絶縁層１７とし、その後、各ピエゾ抵抗素子１６が露出するようにコンタクト孔部１７ａを絶縁層１７に穿設する（図１４（Ｄ））。このコンタクト孔部１７ａの形成は、例えば、絶縁層１７上にマスクパターンを形成し、サンドブラスト法、ウエットエッチング法等により行うことができる。
【００３４】
次に、コンタクト孔部１７ａに導電材料を充填してビアを形成し、このビアに接続するように、絶縁層１７上に配線１８を形成する（図１５（Ａ））。次いで、配線１８を被覆するように保護層１９を形成し、また、枠部材２１が後工程で形成される部位の所定の複数箇所に微細貫通孔２６を形成し、これらの微細貫通孔２６に導電材料を配設して貫通電極２７とする（図１５（Ｂ））。保護層１９は、例えば、プラズマＣＶＤ法で形成された窒化珪素層等であってよい。また、ピエゾ抵抗素子１６と上記のビアとの接触抵抗を低減する目的で、熱処理を施してもよい。尚、センサーユニット１′に使用するセンサー２を作製する場合には、配線１８の所定部位が露出するように、保護層１９に開口部１９ａを形成する。この開口部１９ａの形成は、例えば、保護層１９上にマスクパターンを形成し、サンドブラスト法、ウエットエッチング法等により行うことができる。
【００３５】
微細貫通孔２６の形成は、例えば、シリコン層１４（基板シリコン）側からマスクパターンを介してＩＣＰ−ＲＩＥ法により配線１８に到達するように行うことができる。また、サンドブラスト法、ウエットエッチング法、フェムト秒レーザ法により微細貫通孔２６を形成することもできる。この微細貫通孔２６の開口径は、１〜５０μｍ、好ましくは５〜３０μｍの範囲で設定することができる。
また、微細貫通孔２６内への貫通電極２７の形成は、例えば、プラズマＣＶＤ法等により下地導電薄膜を微細貫通孔２６内に形成し、その後、電解フィルドめっきにより、導電金属を析出させることにより行うことができる。これにより、ボイドのない貫通電極２７を得ることができる。また、導電性ペーストを微細貫通孔２６内に充填することにより貫通電極２６を形成することもできる。
【００３６】
尚、微細貫通孔２６と貫通電極２７の形成は、説明している一連の工程の他の段階で行ってもよい。例えば、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造を有するＳＯＩウエハ１１Ａにピエゾ抵抗素子１６を形成する前に行なってもよく、あるいは、後述するように枠部材２１が形成された後に行ってもよい。
【００３７】
次に、上記の保護層１９上に、枠部材２１、梁２２、錘２３を形成するためのレジストパターンを形成し、このレジストパターンを介して保護層１９、絶縁層１７の所望の部位を除去して、シリコン層１２（活性層シリコン）を露出させる。保護層１９、絶縁層１７の除去は、例えば、プラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Inductively Coupled Plasma − Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）法により行うことができる。次いで、露出しているシリコン層１２（活性層シリコン）を、例えば、ディープＲＩＥ法等により除去して、図３に示されるように、枠部材２１、梁２２、錘２３を形成する（図１５（Ｃ））。この状態では、図３の空間領域２４（４箇所の領域２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ）は未だ形成されておらず、この空間領域２４には、酸化シリコン層１３が露出している。
【００３８】
次に、ＳＯＩウエハ１１Ａのシリコン層１４（基板シリコン）に、上述の錘２３と保護用蓋部材４との間隙を形成するための凹部１４′を形成する（図１５（Ｄ））。その後、枠部材２１と錘２３を形成するためのレジストパターンを介して、この凹部１４′側からシリコン層１４（基板シリコン）を、例えば、ディープＲＩＥ法等により除去する（図１６（Ａ））。この場合、酸化シリコン層１３がエッチングストッパーとして機能する。次いで、露出している酸化シリコン層１３を除去し、また、枠部材２１に露出している貫通電極２７に端子２８を形成する（図１６（Ｂ））。酸化シリコン層１３の除去は、例えば、反応性ガスによるドライエッチングにより行うことができる。これにより、シリコン層１２（活性層シリコン）からなる梁２２が形成され、図２、図３に示されるようなセンサー２が多面付けで得られる。
【００３９】
上述のような本発明のセンサーユニットの製造方法は、ウエハレベルでセンサーと能動素子内蔵モジュールとの接合を行う一括アッセンブリーが可能であり、工程管理が容易で製造コストの低減が可能である。また、接合が、接合バンプを用いたものであり、低温での接合が可能であるため、ピエゾ抵抗素子への熱の影響を阻止することができ、信頼性の高いセンサーユニットの製造が可能となる。
尚、上述のセンサーユニットの製造方法は例示であり、本発明はこれらの実施形態に限定されるものではない。
【産業上の利用可能性】
【００４０】
小型で高信頼性のセンサーユニットが要求される種々の分野において適用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明のセンサーユニットの一実施形態を示す概略断面図である。
【図２】図１に示されるセンサーのシリコン層（基板シリコン）側からの平面図である。
【図３】図１に示されるセンサーのシリコン層（活性層シリコン）側からの平面図である。
【図４】接合バンプを介したセンサーの貫通電極と能動素子内蔵モジュールの配線との接合の一例を説明するための部分拡大断面図である。
【図５】本発明のセンサーユニットの他の実施形態を示す概略断面図である。
【図６】図５に示されるセンサーユニットにおける接合バンプを介したセンサーの配線と能動素子内蔵モジュールの配線との接合の他の例を説明するための部分拡大断面図である。
【図７】本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図１相当の概略断面図である。
【図８】図７に示されるセンサーのシリコン層（基板シリコン）側からの平面図であり図２に相当する。
【図９】図７に示されるセンサーのシリコン層（活性層シリコン）側からの平面図であり図３に相当する。
【図１０】本発明のセンサーユニットの他の実施形態を構成するセンサーを示す図３相当の平面図である。
【図１１】本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。
【図１２】本発明のセンサーユニットの製造方法の一実施形態を示す工程図である。
【図１３】本発明のセンサーユニットの製造方法の他の実施形態を示す工程図である。
【図１４】本発明のセンサーユニットの製造方法におけるセンサーの作製例を示す工程図である。
【図１５】本発明のセンサーユニットの製造方法におけるセンサーの作製例を示す工程図である。
【図１６】本発明のセンサーユニットの製造方法におけるセンサーの作製例を示す工程図である。
【符号の説明】
【００４２】
１，１′…センサーユニット
２，２′，２″…センサー
５，５′…能動素子内蔵モジュール
６…接合バンプ
１１…ＳＯＩ基板
１６…ピエゾ抵抗素子
１８…配線
２１…枠部材
２２…梁
２３…錘
２７…貫通電極
２８…端子
３４…配線
４５…能動素子
５Ａ…能動素子内蔵モジュール用ウエハ
１１Ａ…ＳＯＩウエハ
【図１】
2008060135.tif 000003
【図２】
2008060135.tif 000004
【図３】
2008060135.tif 000005
【図４】
2008060135.tif 000006
【図５】
2008060135.tif 000007
【図６】
2008060135.tif 000008
【図７】
2008060135.tif 000009
【図８】
2008060135.tif 000010
【図９】
2008060135.tif 000011
【図１０】
2008060135.tif 000012
【図１１】
2008060135.tif 000013
【図１２】
2008060135.tif 000014
【図１３】
2008060135.tif 000015
【図１４】
2008060135.tif 000016
【図１５】
2008060135.tif 000017
【図１６】
2008060135.tif 000018