(57)【要約】【課題】ＩＣ化が可能なように、ＶＣＯの出力の位相雑音のうち、中心周波数から所望の離調周波数における位相雑音を軽減化した信号発生装置を提供することである。【解決手段】基準信号を出力する基準信号源１と、発振周波数を電圧制御可能な可変信号源３ａを有し、可変信号源の出力信号を基準信号に位相同期させる複数のＰＬＬ手段３１、３２、・・３）と、各ＰＬＬ手段の該各可変信号源の出力信号を合成する合成手段２と、各可変信号源の出力信号の位相が前記合成手段により合成後に同一となるように各可変信号源の出力信号の位相を調整する移相手段４１、４２、・・４Ｍとを備えた。【選択図】    図１
2008141657.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を入力する入力経路形成手段（１１）と、発振周波数を電圧制御可能な可変信号源（３ａ）を有し、該可変信号源の出力信号を該基準信号に位相同期させた出力信号を出力する複数の位相同期発振器（３１、３２、・・３Ｍ）と、該各位相同期発振器の出力信号を合成する合成手段（２）と、前記各位相同期発振器の出力信号の位相が前記合成手段により合成後に同一となるように各位相同期発振器の出力信号の位相を調整する、前記複数と同じ又はそれより少ない数の移相手段（４１、４２、・・４Ｍ）を備えたことを特徴とする信号発生装置。
【請求項２】
前記位相同期発振器は、前記可変信号源の出力信号の周波数を分周する分周手段（３ｂ）と、該分周手段の出力の位相と前記基準信号との位相を比較し、それらの位相が一致するように前記可変信号源を電圧制御する位相検出手段（３ｃ）とを備え、かつ前記移相手段は、該位相検出手段の前であって前記入力経路形成手段側、前記位相同期発振器と前記合成手段との間、又は前記位相同期発振器を構成する可変信号源と前記位相検出手段との間の何れかに備えたことを特徴とする請求項１に記載の信号発生装置。
【請求項３】
予め各移相手段を制御する制御量を周波数制御信号に対応づけて記憶する位相制御量記憶手段（６ｂ）を有し、該周波数制御信号を受けて該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御する位相制御手段を備えたことを特徴とする請求項２に記載の信号発生装置。
【請求項４】
前記合成手段が出力する合成された信号の振幅を検出する振幅検出手段（９）と、該振幅検出手段の出力を受けてその大きさが最大になるように、前記各移相手段を制御する位相制御手段（６）とを備え、前記振幅検出手段の出力の大きさが最大になるように制御することにより、前記合成手段により合成された前記各位相同期発振器の出力信号の位相が同一となるように調整することを特徴とする請求項１又は２に記載の信号発生装置。
【請求項５】
前記位相制御手段による移相手段の制御は、予め、動作初期時又は校正時期に行われ、該位相制御手段は、そのときに制御した制御量を記憶する位相制御量記憶手段（６ｂ）を有し、動作時には該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御することを特徴とする請求項４に記載の信号発生装置。
【請求項６】
一部の前記位相同期発振器と前記合成手段との間に出力信号の振幅を可変する振幅可変手段（１０１、１０２、・・１０Ｍ）を備え、該各ＰＬＬ手段からの出力信号の大きさが同一となるよう調整されることを特徴とする請求項１〜請求項５のいずれか一項に記載の信号発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）により周波数を安定化させた信号を出力する装置に関し、特に電圧制御発振器を基準信号の周波数にＰＬＬにより同期させ、周波数可変を可能にした周波数シンセサイザーであって、その出力信号の中心周波数から所定周波数だけ離調した点における位相雑音を改善した信号発生装置に関する。
【背景技術】
【０００２】
ＰＬＬを用いた信号発生装置は、通信システム或いはその測定器等に多く用いられる。その信号発生装置が出力する信号の位相雑音は、これら通信システム或いはその測定器等の性能を劣化させる要因の１つである。特に今日のように通信チャンネルが混み合ってくると、あるチャンネルに使用している発振器の位相雑音が隣接するチャンネルの使用帯域に漏洩すると通信品質が劣化すると言う問題が生じやすい。つまり、位相雑音は、発振器の性能を表す重要指標の１つである。
【０００３】
その周波数可変な発振器（ＰＬＬにより位相ロックされる発振器）には、一般に、ＹＴＯ（ＹＩＧ  Ｔｕｎｅｄｅ  Ｏｓｃｉｌａｔｅｒ）とＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｏｒｏｌ  Ｏｓｃｉｌａｔｅｒ）が用いられる。ＹＴＯは、電流駆動でコイルにより強い磁場をＹＩＧ球にかけて発振周波数を制御するものであって（特許文献１を参照）、構造自体が大きく（約１０ｃｃ）重く（約３０ｇ）、消費電力が大であった。また、ＹＩＧ球と発振器との結合ループ関係を調整するのに高度の技能を有する。さらに周波数を掃引する速度は１ＧＨｚ／ｍｓｅｃが限界である。しかし、位相雑音は良いものが得られる（１００ｋＨｚ離調で―１２０ｄＢｃ／Ｈｚ）。
【０００４】
これに対して、ＶＣＯは共振器を形成する可変容量ダイオードを電圧で駆動して発振周波数を可変するものであって、構造が小さく（約０．０２ｃｃ）軽く（８０ｍｇ）、消費電力も小さい。したがって、ＩＣ化に適する。周波数の掃引速度は、ＹＴＯの千倍以上早い。しかしながら、位相雑音は、ＹＴＯに比し約１００倍ほど悪い（１００ｋＨｚ離調で―１００ｄＢｃ／Ｈｚ）。
【０００５】
一方、今後の利用を考えた場合に、小型軽量で省資源化を図るために発振器のモノシリックＩＣ化が望まれる。
【０００６】
一般に、ＶＣＯを含むＰＬＬを用いた周波数シンセサイザーの構成は、図７（Ａ）のように示される。図７（Ａ）において、ＶＣＯ３ａの出力信号は、分周器３ｂにより分周比１／Ｎの周波数に変換され、位相検出器であるＰＤ３ｃが分周器３ｂの出力の位相と基準信号の位相とを比較し、それらの位相差に応じた電圧を発生して、ループフィルタ３ｄを介してＶＣＯ３ａを駆動して、その位相差が無くなるように負帰還させる。
【０００７】
この結果、ＶＣＯ３ａの出力信号ｚ（ｔ）＝ｅｊ２πｆｃｔ＋ｊψ(ｔ)は、
基準信号ｘ（ｔ）＝ｅｊ２πｆｒｔ＋ｊψｒ(ｔ)に同期し、その出力信号の周波数ｆｃは、基準信号の周波数ｆｒのＮ倍となる。このときの出力信号ｚ（ｔ）＝ｅｊ２πｆｃｔ＋ｊψ(ｔ) のスペクトラムの模擬的状態を示したのが図７（Ｂ）である。図７（Ｂ）で、実線はＶＣＯ３ａが位相同期する前に、自身が有するスペクトラムを示し、点線が位相同期後の出力信号ｚ（ｔ）＝ｅｊ２πｆｃｔ＋ｊψ(ｔ) のスペクトラムである。このように周波数ｆｃを中心として周波数ｆｃ±ｆｌの帯域内は、位相雑音が改善される。これはループフィルタ３ｄやループ利得に依存する。そして、周波数ｆｃ±ｆｌの帯域より外へ離調するにつれ、位相雑音が増え、その程度はＮ２Ｓψｒ(ｆ)で示される。つまり、ＰＬＬのループ帯域外の位相雑音は、基準信号に含まれる位相雑音｛Ｓψｒ(ｆ)｝のＮ２である。
【０００８】
【特許文献１】特開平７−２０９３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ＩＣ化が可能なように、ＶＣＯの出力の位相雑音のうち、中心周波数から所望の離調周波数における位相雑音を軽減化した信号発生装置を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を達成するため、次のような点に着眼した。つまり、ループ帯域外の位相雑音は、基準信号に含まれる位相雑音であり、相関性のないランダム雑音が多いので、時間的に重なり合う確率が多ければ消し合って減ずる性質を有する。また、所望の離調周波数は、ループ帯域外にあることが多い。
【００１１】
そこで、本発明では、ＰＬＬにより同一の基準信号に同期する複数Ｍ個のＶＣＯを備え、その出力信号を合成することによって、無相関な位相雑音を消し合わせる構成とした。
【００１２】
具体的な手段は、請求項１に記載の発明は、基準信号を入力する入力経路形成手段（１１）と、発振周波数を電圧制御可能な可変信号源（３ａ）を有し、該可変信号源の出力信号を該基準信号に位相同期させた出力信号を出力する複数の位相同期発振器（３１、３２、・・３Ｍ）と、該各位相同期発振器の出力信号を合成する合成手段（２）と、前記各位相同期発振器の出力信号の位相が前記合成手段により合成後に同一となるように各位相同期発振器の出力信号の位相を調整する、前記複数と同じ又はそれより少ない数の移相手段（４１、４２、・・４Ｍ）を備えた。
請求項２に記載の発明は、請求項１に記載の発明において、前記位相同期発振器は、前記可変信号源の出力信号の周波数を分周する分周手段（３ｂ）と、該分周手段の出力の位相と前記基準信号との位相を比較し、それらの位相が一致するように前記可変信号源を電圧制御する位相検出手段（３ｃ）とを備え、かつ前記移相手段は、該位相検出手段の前であって前記入力経路形成手段側、前記位相同期発振器と前記合成手段との間、又は前記位相同期発振器を構成する可変信号源と前記位相検出手段との間の何れかに備えた。
請求項３に記載の発明は、請求項２に記載の発明において、予め各移相手段を制御する制御量を周波数制御信号に対応づけて記憶する位相制御量記憶手段（６ｂ）を有し、該周波数制御信号を受けて該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御する位相制御手段を備えた。
請求項４に記載の発明は、請求項１又は２に記載の発明において、前記合成手段が出力する合成された信号の振幅を検出する振幅検出手段（９）と、該振幅検出手段の出力を受けてその大きさが最大になるように、前記各移相手段を制御する位相制御手段（６）とを備え、前記振幅検出手段の出力の大きさが最大になるように制御することにより、前記合成手段により合成された前記各位相同期発振器の出力信号の位相が同一となるように調整する構成とした。
請求項５に記載の発明は、請求項４に記載の発明において、前記位相制御手段による移相手段の制御は、予め、動作初期時又は校正時期に行われ、該位相制御手段は、そのときに制御した制御量を記憶する位相制御量記憶手段（６ｂ）を有し、動作時には該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御する構成とした。
請求項６に記載の発明は、請求項１〜５のいずれか一項に記載の発明において、一部の前記位相同期発振器と前記合成手段との間に出力信号の振幅を可変する振幅可変手段（１０１、１０２、・・１０Ｍ）を備え、該各ＰＬＬ手段からの出力信号の大きさが同一となるよう調整される構成とした。
【発明の効果】
【００１３】
本発明では、同一の基準信号に同期する複数Ｍ個のＶＣＯを備え、その出力信号を合成する構成であるから、ＰＬＬのループ帯域内の位相雑音の中心周波数の大きさに対する大きさは、単一のＶＣＯの特性と同じであるが、ループ帯域外の無相関な位相雑音はＶＣＯの個数Ｍに逆比例して減らせることができる。そして、ＩＣ化可能な周波数シンセサイザーの構成で、中心周波数からの所望の離調周波数において位相雑音を減らせる信号を出力できる。その結果、通信システムに用いられた場合は、位相雑音の漏洩による隣接チャンネルの通信品質の劣化を低減できる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態を図１〜図６を用いて説明する。図１は、第１の実施形態の構成を示す図である。図２は、第１の実施形態における移相手段の他の配置例を説明するための図である。図３は、移相手段の図２と異なる他の配置例を示す図である。図４は、第２の実施形態の構成を示す図である。図５は、第３の実施形態の構成を示す図である。図６は、本発明の効果を説明するための図で、本発明の実施形態における出力のスペクトラムを模擬的に示す図である。
【００１５】
［第１の実施形態］
図１を基に第１の実施形態について説明する。
【００１６】
基準信号源１は、位相雑音の少ない安定な基準信号を出力する信号源である。一般には水晶発振器等で構成されている。この基準信号は入力経路形成手段１１を介して各ＰＬＬ手段を用いて形成された位相同期発振器（以下、「ＰＬＬ」又は「ＰＬＬ手段」とも言う。）に送られる。基準信号源１は、内部に有しても良いし、外部のを利用しても良い。
【００１７】
図１における複数Ｍ個のＰＬＬ手段３１〜３Ｍ（以下、いずれも区別しないで表現するときは符号なしで「ＰＬＬ手段」と言うことがある。）を並列に配列されている。各ＰＬＬ手段の中の構成は、図７の（Ａ）と同じである。図１で図７（Ａ）と同一符号を付した構成要件は同一機能を有する。つまり、一つのＰＬＬ手段を例にすれば、ＶＣＯ（可変信号源）３ａの出力信号は、分周器３ｂにより分周比１／Ｎで分周され、１／Ｎされた信号と、各移相手段を経由した基準信号（周波数ｆｒ）との位相差がＰＤ（位相検出器）３ｃで検出されて、その位相差が無くなるようにＶＣＯ３ａが制御される。そのような動作により、ＶＣＯ３ａの出力信号の周波数ｆｃはＮｆｒで表される（なお、「ＰＬＬ手段の出力信号」と言ったときは、この「ＶＣＯ３ａの出力信号」を表す。）。ＰＬＬ手段３１〜３Ｍ内の各分周器３ｂの分周比は、全て同一に周波数制御手段５によって制御される。なお、Ｍ個のＰＬＬ手段の配列は実装上、注入同期が起こらないようシールドを良くして行うことが必要である。
【００１８】
合成手段２は、ＰＬＬ手段３１〜３ＭのＶＣＯ３ａの各出力信号Ｚ１〜ＺＭ各を加算し、その加算した合成信号Ｓ（ｔ）＝ΣＺｋ（ｋは、１〜Ｍの範囲にあり、Σはｋ＝１からｋ＝Ｍまでの積算を意味する。以下同じ。）を出力する。
【００１９】
各移相手段４１〜４Ｍ（以下、いずれも区別しないで表現するときは符号なしで「位相手段」と言うことがある。）は、合成手段２で合成された各出力信号Ｚ１〜ＺＭの位相差を無くすために、各出力信号Ｚ１〜ＺＭの位相を可変するものである。出力信号Ｚ１〜ＺＭの位相は、基準信号の位相に同期するので、基準信号の位相を可変すれば、出力信号Ｚ１〜ＺＭの位相も変化する。
【００２０】
各移相手段は、各出力信号Ｚ１〜ＺＭの位相変化が起きやすい箇所で制御が容易な箇所に設けられる。図１では、基準信号源１と各ＰＬＬ手段（ＰＤ３ｃ）との間に設けられているが、図２（Ａ）に示すように、各ＰＬＬ手段の分周器３ｂとＰＤ３ｃとの間であっても良いし、図２（Ｂ）に示すように、各ＰＬＬ手段の出力と合成手段２との間であっても良い。いずれも、これらの経路長やその間にある素子の影響で各出力信号Ｚ１〜ＺＭの位相変化が起きるためである。ただし、移相手段が図１或いは図２（Ａ）のような配置にある場合は、動作周波数帯がｆｒ付近であるから移相手段は低い周波数帯で動作可能な回路構成にすれば、良いが、図２（Ｂ）の場合は、高い周波数帯で位相変化できるものが必要になる。図３に移相手段の具体例を示す。図３（Ａ）で基準信号を通すカップリングコンデンサＣ1とＣ２の間に、バララクタダイオードＱ１と抵抗Ｒを設け、バララクタダイオードＱ１と抵抗Ｒの直流回路に移相制御信号として電圧を印加して、バラクタダイオードの容量を変化させて位相を変化させる。図３（Ｂ）は、増幅器Ｑ２が基準信号をサイン波で受けて位相制御信号で可変にされた電圧Ｅ１を閾値としてパルス成形した基準信号として出力することにより、その閾値に応じた位相変化を得ることができる。図３（Ｃ）は、遅延ケーブルＬ１の長さを位相制御信号により回路長を変えることにより、位相を変化させるものである。
【００２１】
図１では、移相手段４１〜４ＭのＭ個の移相手段を設けているが、例えば、出力信号Ｚ１の位相を基準にし、それに残りの各出力信号Ｚ２〜ＺＭの各位相を合わせるとすれば移相手段の数は、複数Ｍ個より少ない数となる。つまり、Ｍ個全てのＰＬＬ手段に備える必要はない。
【００２２】
位相制御手段６は、予め経験的に移相手段４１〜４Ｍにおける位相を変化させて調整して出力信号Ｚ１〜ＺＭの位相を合わせたときの制御量θ１〜θＭを記憶しておく。そして、実際の動作において、その記憶した制御量で各位相手段を制御する。各分周器３ｂの分周比（１／Ｎ）を可変して各出力信号Ｚ２〜ＺＭの周波数を可変したとき、各ＰＬＬ手段、合成手段２，或いはその他の回路に、出力信号Ｚ２〜ＺＭの位相が変化する場合、つまり位相変化が周波数特性に依存する場合は、各分周器３ｂの分周比に応じて、制御量を記憶しておいて、周波数制御手段５からの制御信号によって各出力信号Ｚ２〜ＺＭの合成手段２の合成後における各位相が一致するように制御する構成が望ましい。
【００２３】
このように、各ＰＬＬ手段で周波数設定され安定化された出力信号Ｚ１〜ＺＭが各移相手段により位相を合わせられて合成されることにより、図６に位相雑音が点線の特性から実線で示す特性のように改善される。図６は、スペクトラムを模擬的に示す図で、周波数ｆｇは、所望の離調周波数である。点線が合成前の出力信号Ｚ１〜ＺＭ、いずれかの特性である。これは、図７（Ｂ）で示すようにＰＬＬ手段のループ帯域外ではＮ２Ｓψｒ(ｆ)であるが、合成することにより平均化されほぼ基準信号の位相雑音Ｓψｒ(ｆ)に近づく。
【００２４】
結論的には、Ｍ個の位相同期しているＶＣＯを所定条件の元で第１実施形態のように合成したとき、合成信号Ｓ（ｔ）、その時の位相雑音ＳΦ（ｆ）は次のように表せる。
Ｍ個の位相同期しているＶＣＯの各出力：
Ｚｋ（ｔ）＝ｅｊ２πｆｃｔ＋ｊψｋ(ｔ) 、    （ｋ＝１，２・・・Ｍ）
条件１：測定時間においてψｋ(ｔ)≪π／２、（ｋ＝１，２・・・Ｍ）
条件２：各ψｋ(ｔ)は、無相関、つまり
ｌｉｍＴ→∞（１／Ｔ）∫0Ｔψｍ(τ) ψｎ(ｔ＋τ)ｄτ＝０，ｍ≠ｎ
合成信号  Ｓ（ｔ）＝ΣＺｋ(ｔ)＝Ｍｅｊ２πｆｃｔ｛１＋（ｊ／Ｍ)Σψ（ｔ)  ｝
＝Ｍｅｊ２πｆｃｔ｛１＋ｊΦ（ｔ)  ｝
位相雑音  ＳΦ（ｆ）＝ΣＳψｋ(ｆ)＝（１／Ｍ）Ｓψ(ｆ)、
但し、ＶＣＯ個々の位相雑音Ｓψｋ(ｆ)が同じとしたとき、つまり、
Ｓψｋ(ｆ)＝Ｓψ(ｆ)としたとき。
このような式からすると、Ｍ個のＶＣＯの合成出力の位相雑音は、１／Ｍになる。図７（Ｂ）で言えば、雑音Ｎ２Ｓψｒ(ｆ) なる無相関雑音が理想的には１／Ｍになる。
ここで、Ｓψｋ(ｆ)＝Ｓψ(ｆ)は、推定であるが、完全にＳψｋ(ｆ)＝Ｓψ(ｆ)がなりたたない場合であっても、発明としての効果はでる。
【００２５】
［第２の実施形態］
図４を基に第２の実施形態について説明する。
第２の実施形態は、第１の実施形態における位相制御手段をより具体的なに示すとともに、各ＰＬＬ手段と合成手段２との間に出力信号Ｚ１〜ＺＭの振幅を同一に合わせるための減衰器１０１〜１０Ｍを備えたものである。
【００２６】
（振幅の重み付け）
第１の実施形態では、出力信号Ｚ１〜ＺＭを同じレベルであつかったが、その振幅（強度）にはバラツキがある場合がある。そのときは、振幅に重み付けして合成することが望ましい。つまり、このように振幅にバラツキが出ると、位相雑音の平均化の程度に悪影響がでるおそれがあるからである。その影響について考察する。
【００２７】
ここで、出力信号Ｚ１〜ＺＭの振幅変動により次に示すように位相雑音のスペクトラムの大きさが違うものとする。
Ｓψｋ＝ＣｋＳψで（ｋ＝１，２・・・Ｍで、振幅の大きさによりＣｋの値が変わる。）それに対して、減衰器減衰器１０１〜１０ＭのそれぞれにＷ１〜ＷＭの重み付けして合成すると、次のように表せる。
個々のＶＣＯの出力信号  Ｚｋ（ｔ）＝ｅｊ２πｆｃｔ＋ｊψｋ(ｔ)
合成出力        Ｓ（ｔ）＝ΣＷｋＺｋ（ｔ）
＝Ａｅｊ２πｆｃｔ＋ｊΦ（ｔ）
ここで、Ａ＝ΣＷｋ、Φ（ｔ）＝（１／Ａ）ΣＷｋψｋ(ｔ)
位相雑音  ＳΦ（ｆ）＝（１／Ａ２）Σ（Ｗｋ２Ｃｋ）Ｓψ(ｆ)
そこで、（１／Ａ２）Σ（Ｗｋ２Ｃｋ）を最小になるように各重みＷ１〜ＷＭをコントロールすると、その重みは１／Ｃｋ１／２に相当する。
その場合、次のように表される。
合成出力の位相雑音  ＳΦ（ｆ）＝｛Ｍ／（Σ１／Ｃｋ１／２）２｝Ｓψ(ｆ)、
合成出力の振幅      Ａ＝Σ１／Ｃｋ１／２
つまり、合成出力の位相雑音  ＳΦ（ｆ）では、各ＶＣＯの出力信号の振幅が影響してくることが分かる。
【００２８】
そのため具体的には、図４のように、各ＰＬＬの出力合成手段２の間に減衰器１０１〜１０Ｍを設けて、出力信号Ｚ１〜ＺＭをそれぞれ重みＷ１〜ＷＭをかけて、ほぼ同一レベルになるよう調整したうえで合成している。調整は、振幅制御段７で行うが、出力信号Ｚ１〜ＺＭの中で振幅の一番低いのに他の出力信号の振幅を合わせるように行う。
【００２９】
この各ＶＣＯの出力信号Ｚ１〜ＺＭの振幅を調整するに当たっては、次の（イ）〜（ハ）が考えられる。
（イ）各ＶＣＯの出力の周波数毎に振幅を重み付け調整する。各ＶＣＯの出力周波数数帯域内での振幅変動の周波数依存性が高い場合に有効。ただし、その周波数の数だけ制御量を記憶するメモリが必要になる。
（ロ）各ＶＣＯの出力周波数帯域内を複数の帯域に分けて、分けた帯域毎に振幅を重み付け調整する。各ＶＣＯの出力周波数数帯域内で振幅変動の周波数依存性が複数帯域毎に一定の傾向を有するときは、その傾向毎に帯域を分けて重み付けするのに有効である。
（ハ）各ＶＣＯの出力信号Ｚ１〜ＺＭに周波数依存性をうち消す等化器（例えば、フィルタ）を設ける。この場合は、各ＶＣＯの出力信号Ｚ１〜ＺＭの出力周波数帯域が狭く、全体として一定傾向を有するような場合に有効である。なお、この場合は、図４で振幅制御手段７は、不要であるか、或いは等価器のパラメータ制御で済ませられる。この場合、図４の減衰器１０１〜１０Ｍの代わりに、それぞれの周波数依存性に対応する等化器を備えればよい。
【００３０】
図４で帯域テーブル８は、各ＶＣＯが発信する周波数帯域ＢＷを複数ｈに分け（例えばＮを帯域ＢＷをｈ個に分け、ＢＷ１からＢＷｈまで有するものとする。）、その帯域ＢＷｎ（ｎは１からｈの間の整数）に対応する周波数制御手段５からの制御情報Ｎを記憶しておき、実際に周波数制御手段５から周波数制御情報Ｎを受けて、所属する周波数帯域ＢＷｎを振幅制御手段７に送る。これは、上記（ロ）に対応して設けられたものであり、上記（イ）の場合は、帯域テーブル８は不要であり、周波数制御手段５からの周波数制御情報Ｎを直接に振幅制御手段７へ送れば良い。
【００３１】
振幅制御手段７は、振幅量調整手段７ａ、振幅制御量記憶手段７ｂ、スイッチ群７ｃ及びデジタルーアナログ変換を行い、減衰器の数と同じ数を有するＤＡＣ群７ｄを備え、次の手順で動作する。上記（ロ）の場合でＮを帯域ＢＷをｈ個に分け、Ｎ１からＮｈまで有するものとする。
【００３２】
（ａ）重み付け量Ｗ１〜ＷＭの取得
時期的には、実際使用する前、又は校正時点で行う。先ずスイッチ群７ｃを図４の上部側へ倒し、振幅調整手段７ａとＤＡＣ群７ｄを結合させる。そして、周波数制御手段５により周波数制御情報Ｎを設定し、その時の帯域テーブル８から帯域情報ＢＷｎを設定する。そして、合成手段２の出力でパワーメータ等で振幅を測定しながら、各ＶＣＯの出力信号Ｚ１〜ＺＭの振幅が同じになるように振幅調整手段７ａにより重み付けを可変して与える。そのとき、ＰＬＬ手段３１〜３Ｍを一個ずつ動作させて各重み付け調整量を決定し、そのときの値を制御量Ｗｎ１〜ＷｎＭとして、振幅制御量記憶手段７ｂに記憶する。これを帯域情報ＢＷ１からＢＷｈまで行い、全制御量Ｗｎ１〜ＷｎＭ（ｎ＝１，２，・・・ｈ）を取得し、記憶する。
【００３３】
（ｂ）発振動作
スイッチ群７ｃを下へ倒し、ＤＡＣ群７ｄと振幅制御量記憶手段７ｂとを接続する。そして、周波数制御手段５により周波数制御情報Ｎｘにより各ＰＬＬ手段を制御して、各ＶＣＯの出力信号Ｚ１〜ＺＭを所望の周波数に設定する。帯域テーブル８からはその周波数制御情報Ｎｘ（ｘ＝１，２，・・・，ｈ）が所属する帯域ＢＷｘを振幅制御量記憶手段７ｂへ送り、帯域ＢＷｘに対応して記憶されていた重み付け量Ｗｘ１〜ＷｘＭを読み出して、ＤＡＣ群７ｃでアナログ量に変換して、各減衰器１０１〜１０Ｍを制御して、それぞれの重み付け量をＷｘ１〜ＷｘＭにさせる。
【００３４】
（位相制御）
既に移相手段４１〜４Ｍを制御する必要があることは記載したが、これは、図４の位相制御手段６で制御する。この構成は、制御量が振幅の重み付けか、位相量であるかの違いはあるが振幅制御手段７と同様である。なお、各ＶＣＯの出力信号Ｚ１〜ＺＭの振幅の変化と位相の変化が同一傾向で対応づけが可能であれば帯域テーブル８を共用してもよいが、対応付けできないときは、別途専用に帯域テーブル８を持って、専用に帯域を分けるようにしても良い。以下、ここでは帯域テーブル８は共用できるものとして説明する。図４では、移相手段の配置は図２（Ａ）と同じにしたが、図１，図２（Ｂ）の構成であっても良い。
【００３５】
（Ｃ）位相制御量の取得
時期的には、実際使用する前、又は校正時点で行う。先ずスイッチ群６ｃを図４の上部側へ倒し、位相量調整手段６ａとＤＡＣ群６ｄを結合させる。そして、周波数制御手段５により周波数制御情報Ｎを設定し、その時の帯域テーブル８から帯域情報ＢＷｎを設定する。そして、合成手段２の出力で位相を測定しながら、各ＶＣＯの出力信号Ｚ１〜ＺＭの位相が同じになるように位相量調整手段６ａにより位相量を可変して制御量θｎ１〜θｎＭを決定する。そのとき、合成手段２の出力で振幅を測定しながら、例えば、ＰＬＬ手段３１〜３Ｍを動作させて移相手段４２〜４Ｍの一つ一つを順次、合成手段２の出力の振幅が最大になるように調整することによって、各移相手段４１〜４Ｍの制御量θｎ１〜θｎＭを決定しても良い（つまり、移相手段４１の制御量θｎ１を固定とし、移相手段４２を変化させて振幅が最大になるよう調整して制御量θｎ２を決定する。次に移相手段４１及び４２を固定し、移相手段４３を変化させて振幅が最大になるよう調整して制御量θｎ３を決定する。なお、順序はバラバラでも良い。）。このようにして決定された制御量θｎ１〜θｎＭを、位相制御量記憶手段６ｂに記憶する。これを帯域情報ＢＷ１からＢＷｈまで行い、全制御量θｎ１〜θｎＭ（ｎ＝１，２，・・・ｈ）を取得し、記憶する。
【００３６】
（Ｄ）発振動作
スイッチ群６ｃを下へ倒し、ＤＡＣ群６ｄと位相制御量記憶手段６ｂとを接続する。そして、周波数制御手段５により周波数制御情報Ｎｘにより各ＰＬＬ手段を制御して、所望の周波数各ＶＣＯの出力信号Ｚ１〜ＺＭを所望の周波数に設定する。帯域テーブル８からはその周波数制御情報Ｎｘ（ｘ＝１，２，・・・，ｈ）が所属する帯域ＢＷｘを位相制御量記憶手段６ｂへ送り、帯域ＢＷｘに対応して記憶されていた位相制御量θｘ１〜θｘＭを読み出して、ＤＡＣ群６でアナログ量に変換して、各移相手段４１〜４Ｍを制御して、各移相変化量をθｘ１〜θｘＭにさせる。
【００３７】
上記（Ｂ）と（Ｄ）は、別々に記載したが、本来、同時に動作する。これらの技術により、ＰＬＬ手段３１〜３Ｍにおける各ＶＣＯの出力信号Ｚ１〜ＺＭの位相の違い、振幅の違いを無くして合成することができるので、これらの特性による位相雑音への影響も軽減することができる。
【００３８】
［第３の実施形態］
第３の実施形態を図５に示す。図５は図４の振幅制御関係を省略し、移相手段４１〜４Ｍを制御する移相制御量を自動的に取得する構成を示す。つまり、上記（Ｃ）で位相制御量を取得したのを自動で行う方法である。上記（Ｃ）において、位相量調整手段６ａは、振幅検出手段９からの検出結果を受けて、その値が最大になるようＤＡＣ群６ｄを介して、各移相手段４１〜４Ｍの制御量θｎ２（θ１は固定とする）〜θｎＭのそれぞれを変化させて、最大値を示したときの制御量を決定する。そして、これを帯域情報ＢＷ１からＢＷｈまで行い、決定した全制御量θｎ１〜θｎＭ（ｎ＝１，２，・・・ｈ）を取得し、位相制御量記憶手段６ｂに記憶して、動作時は、上記（Ｄ）のように用いられる。なお振幅の最大値は、位相量調整手段６ａは、振幅検出手段９が検出した値の制御量に対する微分値を求めて極性が反転する直前（微分値がほぼゼロ）の値であるところ見つければ良い。
【００３９】
なお、位相制御量記憶手段６ｂを止め、スイッチ群６ｃは、上に倒したまま動作させ、位相量調整手段６ａが、設定された周波数制御情報Ｎおいて（或いはその帯域において）、リアルタイムでＤＡＣ群６ｃを介して各移相手段４１〜４Ｍを順次制御して、それぞれで振幅検出手段９が最大値となったところの制御量制御θ１〜θｎを決定し、周波数制御情報が変わるまで維持する構成としても良い。
【００４０】
以上のいずれの実施形態においても、離調周波数で特にＰＬＬのループ帯域外の位相雑音が軽減される。例えば、隣接チャンネル２０ＭＨｚ離調で、４０ｄＢを達成可能になった。
【図面の簡単な説明】
【００４１】
【図１】第１の実施形態の構成を示す図である。
【図２】第１の実施形態における移相手段の配置例を説明するための図である。
【図３】第１の実施形態における移相手段の例を示す図である。
【図４】第２の実施形態の構成を示す図である。
【図５】第３の実施形態の構成を示す図である。
【図６】本発明の効果を説明するための図で、本発明の実施形態における出力のスペクトラムを模擬的に示す図である。
【図７】従来技術を説明するための図である。
【符号の説明】
【００４２】
１  基準信号源、２  合成手段、３１〜３Ｍ  ＰＬＬ手段、３ａ  ＶＣＯ、３ｂ  分周器、３ｃ  ＰＤ、３ｄ  ループフィルタ、４１〜４Ｍ  移相手段、５  周波数制御手段、６  位相制御手段、６ａ  位相量調整手段、６ｂ  位相制御量記憶手段、６ｃ  スイッチ群、６ｄ  ＤＡＣ手段、７  振幅制御手段、７ａ  振幅量調整手段、７ｂ  振幅制御量記憶手段、７ｃ  スイッチ郡、７ｄ  ＤＡＣ群、８  帯域テーブル、９  振幅検出手段、１０  減衰器
【図１】
2008141657.tif 000003
【図２】
2008141657.tif 000004
【図３】
2008141657.tif 000005
【図４】
2008141657.tif 000006
【図５】
2008141657.tif 000007
【図６】
2008141657.tif 000008
【図７】
2008141657.tif 000009