(57)【要約】【課題】ゲート漏れ電流が小さいHEMT等の窒化物半導体装置が要求されている。【解決手段】本発明に従うHEMTは、電子走行層４と、この上に配置された電子供給層５と、ソース電極６と、ドレイン電極７と、電子供給層５にショットキー接触しているゲート電極８と、ゲートフィールドプレート１２と、第１及び第２の絶縁膜９，１０とを有している。第１の絶縁膜９は圧縮応力を生じるシリコン酸化物から成り、電子供給層５の上に配置されている。第２の絶縁膜１０は圧縮応力を生じるシリコン酸化物から成り、ゲート電極８とゲートフィールドプレート１２と第１の絶縁膜９との上に配置されている。第１及び第２の絶縁膜９，１０は圧縮応力を生じるので、ゲート電極８のショットキー障壁が高くなる。これによりゲート漏れ電流が小さくなる。【選択図】図１
2008244001.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体から成る少なくとも１つの半導体層を含んでいる主半導体領域と、
前記主半導体領域の一方の主面上にショットキー接触している第１の電極と、
前記主半導体領域の一方の主面上に前記第１の電極から離間して配置され且つ前記主半導体領域の一方の主面上にオーミック接触している第２の電極と、
前記主半導体領域の一方の主面における前記第１の電極と前記第２の電極との間の少なくとも一部上に配置され且つシリコン酸化物で形成されている第１の絶縁膜と、
少なくとも前記第１の電極の上に配置され且つシリコン酸化物で形成されている第２の絶縁膜と
を備えていることを特徴とする窒化物半導体装置。
【請求項２】
窒化物半導体から成る少なくとも１つの半導体層を含んでいる主半導体領域と、
前記主半導体領域の一方の主面上に配置されソース電極と、
前記主半導体領域の一方の主面上に前記ソース電極から離間して配置されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記主半導体領域の一方の主面における前記ソース電極と前記ドレイン電極との間に配置され且つ前記主半導体領域にショットキー接触しているゲート電極と、
前記主半導体領域の一方の主面における前記ソース電極と前記ドレイン電極との間の少なくとも一部上に配置され且つシリコン酸化物で形成されている第１の絶縁膜と、
少なくとも前記ゲート電極上に配置され且つシリコン酸化物で形成されている第２の絶縁膜と
を備えていることを特徴とする窒化物半導体装置。
【請求項３】
前記第１及び第２の絶縁膜はそれぞれプラズマＣＶＤで形成されたシリコン酸化物の膜であることを特徴とする請求項１又は２記載の窒化物半導体装置。
【請求項４】
前記第１及び第２の絶縁膜はそれぞれ３００〜８００ｎｍの範囲の厚みを有していることを特徴とする請求項１又は２又は３記載の窒化物半導体装置。
【請求項５】
更に、前記ゲート電極と前記ドレイン電極との間において前記第１の絶縁膜の上に配置され且つ前記ゲート電極に電気的に接続されているゲートフィールドプレートを有し、前記第２の絶縁膜は前記ゲートフィールドプレートの上にも配置されていることを特徴とする請求項２乃至４のいずれか１つに記載の窒化物半導体装置。
【請求項６】
更に、前記第１の絶縁膜の上に配置され且つ前記第１の電極に電気的に接続されているショットキーフィールドプレートを有し、前記第２の絶縁膜は前記ショットキーフィールドプレートの上にも配置されていることを特徴とする請求項１記載の窒化物半導体装置。
【請求項７】
更に、前記第２の絶縁膜の上に配置され且つ前記ソース電極に電気的に接続されているソースフィールドプレートを有していることを特徴とする請求項２乃至５のいずれか１つに記載の窒化物半導体装置。
【請求項８】
更に、前記第２の絶縁膜の上に配置され且つシリコン窒化物又はポリイミド樹脂で形成されている第３の絶縁膜を有していることを特徴とする請求項１乃至７のいずれか１つに記載の窒化物半導体装置。
【請求項９】
前記ソースフィールドプレートの上及び平面的に見て前記第２の絶縁膜の前記ソースフィールドプレートが設けられていない部分の上に配置され且つシリコン窒化物又はポリイミド樹脂で形成されている第３の絶縁膜を有していることを特徴とする請求項７記載の窒化物半導体装置。
【請求項１０】
前記主半導体領域は、第１の窒化物半導体層と、前記第１の窒化物半導体層との界面に沿って２次元キャリアガス層を形成することができるように前記第１の窒化物半導体層にヘテロ接合されている第２の窒化物半導体層とを有していることを特徴とする請求項１乃至９のいずれか１つに記載の窒化物半導体装置。
【請求項１１】
前記主半導体領域は、第１の窒化物半導体層と、前記第１の窒化物半導体層との界面に沿って２次元キャリアガス層を形成することができるように前記第１の窒化物半導体層にヘテロ接合されている第２の窒化物半導体層とから成り、
前記ソース電極及び前記ドレイン電極はそれぞれ前記２次元キャリアガス層に電気的に結合されていることを特徴とする請求項２乃至５のいずれか１つに記載の窒化物半導体装置。
【請求項１２】
前記主半導体領域は、更に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との間に配置された窒化物半導体から成るスペーサー層を有することを特徴とする請求項１０又は１１記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちMESFET（Metal Semiconductor Filed Effect Transistor）、高電子移動度トランジスタ即ちHEMT（High Electron Mobility Transistor）、及びショットキーバリアダイオード即ちＳＢＤ等の窒化物半導体装置に関する。
【背景技術】
【０００２】
典型的な従来のＨＥＭＴは、シリコン、サファイア等の基板の上にバッファ層を介して形成されたアンドープＧａＮから成る電子走行層と、ｎ型不純物がドープされた又はアンドープのＡｌＧａＮから成る電子供給層と、電子供給層の上に形成されたソース電極とドレイン電極とゲート電極（ショットキー電極）とを有している。電子走行層と電子供給層とはバンドギャプの異なる異種材料から成り、ヘテロ接合されている。従って、電子供給層のピエゾ分極と自発分極とのいずれか一方又は両方に基づいてヘテロ接合面に沿って周知の２次元電子ガス層即ち２ＤＥＧ層が生じる。２ＤＥＧ層は周知のようにドレイン電極とソース電極との間の電流通路（チャネル）として利用され、この電流通路を流れる電流はゲート電極に印加されるバイアス電圧で制御される。
【０００３】
ところで、窒化物半導体を用いたＨＥＭＴは高周波及び高耐圧特性において優れているが、例えば特開２００４−２００２４８号公報（特許文献１）に開示されているように、電流コラプスの問題及びゲート漏れ電流の問題を有する。電流コラプスは、周知のように高い電圧振幅を有する交流電圧が印加される交流回路、又はソース電極とドレイン電極との間に高い電圧が印加される回路にＨＥＭＴが使用されると、電子供給層おける表面準位（トラップ）に負電荷（電子）が捕獲され、この負電荷に起因して２ＤＥＧ層の電子濃度が減少し、ＨＥＭＴを交流回路で使用した時の最大ドレイン電流がＨＥＭＴを直流回路で使用した時の最大ドレイン電流よりも低減する現象、又はＨＥＭＴがオフ状態の時にソース電極とドレイン電極との間に高い電圧を印加し、その後にＨＥＭＴをオン状態にした時に最大ドレイン電流が低減する現象である。なお、ＨＥＭＴの最大ドレイン電流が低減すると言うことは、ＨＥＭＴのオン時におけるソース電極とドレイン電極との間の抵抗値（オン抵抗）が高くなることを意味する。
【０００４】
ＨＥＭＴの上記問題を解決するために、電子供給層の表面上に表面準位（トラップ）の低減が期待されるSiN膜（窒化シリコン膜）とSiO2膜（シリコン酸化膜）とからなる積層絶縁膜を形成し、この積層絶縁膜上にゲート電極近傍における電界集中を緩和するためのゲートフィールドプレートを設けることが特許文献１に開示されている。この場合、SiN膜の厚みは比較的薄い例えば５０ｎｍにされ、SiO2膜の厚みは例えば１５０ｎｍにされる。窒化物半導体から成る電子供給層の表面をSiN膜で覆うと、電子供給層の表面準位が低減し、電流コラプスが改善される。しかし、SiN膜は引っ張り応力（引っ張り歪）を発生し、この引っ張り応力が電子供給層の表面に加わると、電子供給層と電子走行層とのヘテロ接合の近傍に生じる２次元電子ガスが減少し、ソース電極とドレイン電極との間のオン抵抗が増大する。
また、ゲート電極の上に層間絶縁膜としてSiN膜を設けると、SiN膜の引っ張り応力（引っ張り歪）によってゲート電極のショットキー障壁の高さが低くなり、ゲート電極とソース電極との間のゲート漏れ電流が大きくなる。SiN膜の引っ張り応力による問題は、例えば特開２００６−８６３９８号公報（特許文献２）に開示されているようにソースフィールドプレートを設け、ゲート電極とソースフィールドプレートとの間に層間絶縁膜としてSiN膜を設けた構造においても生じる。即ち、ゲート電極の上にSiN膜を形成すると、SiN膜の引っ張り応力がゲート電極のショットキー障壁の高さを低くするようにゲート電極及び電子供給層に作用し、ゲート電極とソース電極との間のゲート漏れ電流が大きくなる。
なお、ゲート漏れ電流の問題はMESFET及びＳＢＤにもある。
【特許文献１】特開２００４―２００２４８号公報
【特許文献２】特開２００６−８６３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ゲート漏れ電流の低減が可能な窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するための本発明は、
窒化物半導体から成る少なくとも１つの半導体層を含んでいる主半導体領域と、
前記主半導体領域の一方の主面上にショットキー接触している第１の電極と、
前記主半導体領域の一方の主面上に前記第１の電極から離間して配置され且つ前記主半導体領域の一方の主面上にオーミック接触している第２の電極と、
前記主半導体領域の一方の主面における前記第１の電極と前記第２の電極との間の少なくとも一部上に配置され且つシリコン酸化物で形成されている第１の絶縁膜と、
少なくとも前記第１の電極の上に配置され且つシリコン酸化物で形成されている第２の絶縁膜と
を備えていることを特徴とする窒化物半導体装置に係わるものである。
【０００７】
なお、請求項２に示すように、窒化物半導体装置は、
窒化物半導体から成る少なくとも１つの半導体層を含んでいる主半導体領域と、
前記主半導体領域の一方の主面上に配置されソース電極と、
前記主半導体領域の一方の主面上に前記ソース電極から離間して配置されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記主半導体領域の一方の主面における前記ソース電極と前記ドレイン電極との間に配置され且つ前記主半導体領域にショットキー接触しているゲート電極と、
前記主半導体領域の一方の主面における前記ソース電極と前記ドレイン電極との間の少なくとも一部上に配置され且つシリコン酸化物で形成されている第１の絶縁膜と、
少なくとも前記ゲート電極上に配置され且つシリコン酸化物で形成されている第２の絶縁膜と
を備えていることが望ましい。
また、請求項３に示すように、前記第１及び第２の絶縁膜はそれぞれプラズマＣＶＤで形成されたシリコン酸化物の膜であることが望ましい。
また、請求項４に示すように、前記第１及び第２の絶縁膜はそれぞれ３００〜８００ｎｍの範囲の厚みを有していることが望ましい。
また、請求項５に示すように、更に、前記ゲート電極と前記ドレイン電極との間において前記第１の絶縁膜の上に配置され且つ前記ゲート電極に電気的に接続されているゲートフィールドプレートを有し、前記第２の絶縁膜は前記ゲートフィールドプレートの上にも配置されていることが望ましい。
また、請求項６に示すように、請求項１の窒化物半導体装置において、更に、前記第１の絶縁膜の上に配置され且つ前記第１の電極に電気的に接続されているショットキーフィールドプレートを有し、前記第２の絶縁膜は前記ショットキーフィールドプレートの上にも配置されていることが望ましい。
また、請求項７に示すように、更に、前記第２の絶縁膜の上に配置され且つ前記ソース電極に電気的に接続されているソースフィールドプレートを有していることが望ましい。
また、請求項８に示すように、更に、前記第２の絶縁膜の上に配置され且つシリコン窒化物又は又はポリイミド樹脂又はこれ等の両方で形成されている第３の絶縁膜を有していることが望ましい。
また、請求項９に示すように、前記ソースフィールドプレートの上及び平面的に見て前記第２の絶縁膜の前記ソースフィールドプレートが設けられていない部分の上に配置され且つシリコン窒化物又はポリイミド樹脂で形成されている第３の絶縁膜を有していることが望ましい。
また、請求項１０に示すように、前記主半導体領域は、第１の窒化物半導体層と、前記第１の窒化物半導体層との界面に沿って２次元キャリアガス層を形成することができるように前記第１の窒化物半導体層にヘテロ接合されている第２の窒化物半導体層とから成ることが望ましい。
また、請求項１１に示すように、前記主半導体領域は、第１の窒化物半導体層と、前記第１の窒化物半導体層との界面に沿って２次元キャリアガス層を形成することができるように前記第１の窒化物半導体層にヘテロ接合されている第２の窒化物半導体層とから成り、前記ソース電極及び前記ドレイン電極はそれぞれ前記２次元キャリアガス層に電気的に結合されていることことが望ましい。なお、前記ソース電極及び前記ドレイン電極はそれぞれ前記２次元キャリアガス層に電気的に結合とは、ソース電極及びドレイン電極をそれぞれ２次元キャリアガス層に直接的に接続すること、又は半導体又は導電体を介して２次元キャリアガス層に間接的に接続することを意味している。
また、請求項１２に示すように、前記主半導体領域は、更に、前記第１の窒化物半導体層と前記第２の窒化物半導体層との間に配置された窒化物半導体から成るスペーサー層を有することが望ましい。
【発明の効果】
【０００８】
本発明の窒化物半導体装置は、窒化物半導体から成る主半導体領域の一方の主面上にシリコン酸化物で形成された第１の絶縁膜と、主半導体領域にショットキー接触している第１の電極又はゲート電極上にシリコン酸化物で形成された第２の絶縁膜とを有している。第２の絶縁膜のシリコン酸化物は、圧縮応力（例えば４．００×１０9ｄｙｎ／ｃｍ2）を生じる性質を有する。これに対し、従来の窒化物半導体装置で使用されているシリコン窒化物（ＳｉＮ）は、引っ張り応力（例えば−６．１４×１０9ｄｙｎ／ｃｍ2）を生じる性質を有する。もし、シリコン酸化物からなる本発明に従う第２の絶縁膜の代りに従来のシリコン窒化物（ＳｉＮ）からなる第２の絶縁膜を設けると、引っ張り応力に基づいて第１の電極又はゲート電極のショットキー障壁の高さが低下し、ゲート漏れ電流又はダイオード漏れ電流が増加する。これに対し、本発明に従って第２の絶縁膜をシリコン酸化物で形成すると、第２の絶縁膜が圧縮応力を生じるので、第１の電極又はゲート電極のショットキー障壁の高さが低下しない。このため、本発明によれば、第１の電極と第２の電極との間、又はソース電極とドレイン電極との間がオフ状態の時に第１の電極又はゲート電極に流れる漏れ電流を低減させることができる。漏れ電流が低減すれば、窒化物半導体装置の漏れ電流に基づく電力損失も低減する。なお、第１の電極又はゲート電極の上に配置された第２の絶縁膜は、窒化物半導体装置の保護膜又は層間絶縁膜として機能する。
【発明を実施するための最良の形態】
【０００９】
次に、本発明の実施形態を図１〜図１２を参照して説明する。
【実施例１】
【００１０】
本発明の実施例１に従う窒化物半導体装置としてのＨＥＭＴは多数のセル（単位ＨＥＭＴ）の集まりから成るが、図１にはＨＥＭＴの一部即ち１つのセルのみが示されている。勿論、図１に示す１つのセルのみで１つのＨＥＭＴを構成することもできる。
図１のＨＥＭＴは、電界効果トランジスタの１種であって、単結晶シリコン半導体から成る基板１と、基板１の上に形成されたバッファ層２と、バッファ層２の上に形成された第１の半導体層としての電子走行層４及び第２の半導体層としての電子供給層５から成る主半導体領域３と、主半導体領域３の上に形成されたソース電極６、ドレイン電極７及びゲート電極８と、第１、第２及び第３の絶縁膜９，１０，１１と、ゲートフィールドプレート１２と、ソースフィールドプレート１３と、補助電極としての背面電極１４とを備えている。また、ソース電極６、ドレイン電極７、及びゲート電極８を外部回路に電気的に接続するために図２に概略的に示す周知のソースボンディングパッド電極２１、ドレインボンディングパッド電極２２、及びゲートボンディングパッド電極２３を有し、複数のソース電極６はソース接続導体２４を介してソースボンディングパッド電極２１に接続され、複数のドレイン電極７はドレイン接続導体２５を介してドレインボンディングパッド電極２２に接続され、複数のゲート電極８はゲート接続導体２６を介してゲートボンディングパッド電極２３に接続されている。図２では、平面的に見てソース接続導体２４とゲート接続導体２６とが交差しているが、本発明に従うシリコン酸化物からなる第２の絶縁膜１０が層間絶縁膜として機能しているので、互いに電気的に分離されている。また、図２では、ソース電極６、ドレイン電極７、及びゲート電極８の関係を明瞭にするためにゲートフィールドプレート１２及びソースフィールドプレート１３の図示が省略されている。
次に、ＨＥＭＴの各部を詳しく説明する。
【００１１】
基板１は、一方の主面１５とこれに対向する他方の主面１６とを有し、且つバッファ層２及び主半導体領域３をエピタキシャル成長させるための成長基板の機能と、これ等を機械的に支持するための支持基板の機能と、背面電極１４を設けるための導電性基板の機能とを有する。本実施例では、コストの低減を図るために基板１がシリコンで形成されている。しかし、基板１をシリコン以外のシリコンカーバイト（ＳｉＣ）、サファイア、セラミック等で形成することもできる。
【００１２】
基板１の一方の主面１５上のバッファ層２は、周知のＭＯＣＶＤ法等のエピタキシャル成長法で形成されている。図１では、図示を簡略化するためにバッファ層２が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ層２は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤ−（第１の副層）とＧａＮ（窒化ガリウム）から成る第２のサブレイヤー（第２の副層）とが交互に積層された多層構造バッファである。このバッファ層２はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、バッファ層２の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
【００１３】
主半導体領域３はバッファ層２の上に周知のＭＯＣＶＤ法等のエピタキシャル成長法で形成されている。この主半導体領域３における第１の窒化物半導体層としての電子走行層４は、この上の電子供給層５とのヘテロ接合面の近傍に電流通路（チャネル）としての２ＤＥＧ層１７（点線で示す）を得るためのものであって、不純物が添加されていないアンドープＧａＮ（窒化ガリウム）を例えば１〜１０μｍの厚さにエピタキシャル成長させたものである。なお、電子供給層５は、ＧａＮ以外の例えば
ＡｌaＧａ1-aＮ，
ここで、ａは０≦ａ＜１を満足する数値、
で示される窒化物半導体、又は別の窒化物化合物半導体で形成することもできる。
【００１４】
電子走行層４の上に形成された第２の窒化物半導体層としての電子供給層５は、２ＤＥＧ層１７（点線で示す）を得るために電子走行層４よりも大きいバンドギャプを有し且つ電子走行層４よりも小さい格子定数を有する例えば次式で示す窒化物半導体で形成される。
ＡｌxＧａ1-XＮ，
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
なお、電子供給層５を、アンドープのＡｌxＧａ1-xＮで形成する代りに、ｎ型（第１導電型）の不純物を添加したＡｌxＧａ1-xＮから成る窒化物半導体、又は別の組成の窒化物半導体で形成することもできる。
【００１５】
ソース電極６及びドレイン電極７は、主半導体領域３の一方の主面１８即ち電子供給層５の一方の主面に例えばチタン（Ｔｉ）を所望の厚み（例えば２５ｎｍ）に蒸着し、続いてアルミニウム（Ａｌ）を所望の厚み（例えば５００ｎｍ）に蒸着し、その後フォトリソグラフイ技術で所望のパターンにすることによってそれぞれ形成されている。この実施例のソース電極６及びドレイン電極７は、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体でそれぞれ形成されているが、これ以外の低抵抗性接触（オーミック接触）可能な金属で形成することもできる。なお、主半導体領域３の電子供給層５は極めて薄いので、この厚み方向の抵抗は無視できるほど小さい。従って、ソース電極６及びドレイン電極７は、２ＤＥＧ層１７に電気的に結合されている。
【００１６】
主半導体領域３の一方の主面１８即ち電子供給層５の一方の主面上に配置された第１の絶縁膜９は、プラズマＣＶＤ（化学気相成長法）で３００〜８００ｎｍ（好ましくは５００ｎｍ）の厚みに形成されたシリコン酸化物、即ちＳｉＯX（ここで、ｘは１〜２の数値を示し、好ましくは２である。）から成り、主半導体領域３の一方の主面１８におけるゲート電極８とドレイン電極７との間の全部及びソース電極６とゲート電極８との間の全部を覆っている。なお、主半導体領域３の一方の主面１８を安定化及び絶縁化するためにゲート電極８とドレイン電極７との間の全部及びソース電極６とゲート電極８との間の全部を第１の絶縁膜９で覆うことが望ましいが、一部を覆うように変形することができる。但し、図１の実施例のＨＥＭＴはゲートフィールドプレート１２を有するので、少なくともゲートフィールドプレート１２の下に第１の絶縁膜９を配置する必要がある。
ＳｉＯX又はＳｉＯ2から成る第１の絶縁膜９は圧縮応力（例えば４．００×１０9ｄｙｎ／ｃｍ2）が生じる性質を有する。これに対して、従来方法で主半導体領域の一方の主面に形成されていたＳｉＮ膜は、引っ張り応力（例えば−６．１４×１０9ｄｙｎ／ｃｍ2）が生じる性質を有する。既に説明したようにＨＥＭＴの表面にＳｉＮ膜を形成した従来例の場合には、ＳｉＮ膜の引っ張り応力が電子供給層の表面に加わり、ＳｉＮ膜が２次元電子ガス（２ＤＥＧ）を減少せるように作用し、ソース電極とドレイン電極との間のオン抵抗が増加する。これに対して、本実施例のシリコン酸化物から成る第１の絶縁膜９は圧縮応力を生じるので、従来のＳｉＮ膜の引っ張り応力に基づく欠点を解決することができ、オン抵抗の小さいＨＥＭＴを提供することができる。
【００１７】
本実施例のシリコン酸化物から成る第２の絶縁膜１０は、圧縮応力を生じるのでゲート電極８のショットキー障壁の高さを低減させない。これを詳しく説明すると、図３（Ａ）は本発明に従うシリコン酸化物から成る第２の絶縁膜１０を有しているＨＥＭＴにおけるＧａＮから成る電子走行層４とＡｌＧａＮから成る電子供給層５とのエネルギー準位を示す図である。図３（Ｂ）は比較のために図１の第２の絶縁膜１０をシリコン酸化物で形成する代りにシリコン窒化物（ＳｉＮ）で形成したＨＥＭＴ（以下、比較例ＨＥＭＴと言う。）におけるＧａＮから成る電子走行層とＡｌＧａＮから成る電子供給層とのエネルギー準位を示す図である。図３において、Ｅｃは伝導帯の最低レベル即ち伝導帯と禁止帯との境界を示し、ＥFはフェルミ準位を示す。この図３（Ａ）に示す本発明の実施例に従うＮｉ（ニッケル）から成るゲート電極８とＡｌＧａＮから成る電子供給層５の間の障壁（伝導帯の最低レベルＥｃの突出部分）は、図３（Ｂ）に示す比較例ＨＥＭＴの対応部分よりも高い。これは圧縮応力を生じるシリコン酸化物で第２の絶縁膜１０を形成することによって、従来の引っ張り応力を生じるシリコン酸化物（ＳｉＮ）によって第１及び第２の絶縁膜を形成することによる欠点（ショットキー障壁の高さの低下）を解決できることを意味する。
【００１８】
図３（Ａ）に示すようにゲート電極８とＡｌＧａＮから成る電子供給層５の間の障壁が高くなると、ＨＥＭＴのオフ状態におけるゲート電極８とソース電極６との間に流れるゲート漏れ電流Ｉｇｓが小さくなる。図４の特性線Ａは、本発明に従うＨＥＭＴのオフ時におけるドレイン・ソース間電圧Ｖｄｓとゲート漏れ電流Ｉｇｓとの関係を示し、図４の特性線Ｂは、比較例ＨＥＭＴのオフ時におけるドレイン・ソース間電圧Ｖｄｓとゲート漏れ電流Ｉｇｓとの関係を示す。なお、縦軸は対数目盛である。この図４から明らかなように本発明に従うＨＥＭＴのゲート漏れ電流Ｉｇｓ（ゲート・ソース間漏れ電流）は、比較例ＨＥＭＴのそれよりも大幅に低い。
上記第１の絶縁膜９の効果を得るために、第１の絶縁膜９の厚みを比較的厚い３００〜８００ｎｍにすることが望ましい。第１の絶縁膜９の厚みが３００ｎｍよりも薄くなると上記圧縮応力に基づく効果を十分に得ることができず、８００ｎｍよりも厚くなるとゲートフィールドプレート１２の効果を十分に得ることができない。
【００１９】
本実施例に従ってシリコン酸化物から成る第１の絶縁膜９をプラズマＣＶＤで形成すると、スパッタリング法で形成する場合に比べて、主半導体領域３の一方の主面１８の結晶ダメージが少なくなり、表面準位（トラップ）が少なくなり、電流コラプスを抑制することができる。
【００２０】
ゲート電極８及びゲートフィールドプレート１２を形成する時には先ず第１の絶縁膜９に周知のフォトリソグラフイ技術で所望の開口を形成する。なお、図１において第１の絶縁膜９のゲート電極８が配置されている開口の壁面の傾斜は、エッチング工程で必然的に生じたものである。次に、ゲート電極８及びゲートフィールドプレート１２を例えば周知のリフトオフ法で形成する。即ち、ゲート電極８及びゲートフィールドプレート１２に対応する開口を有するレジスト膜を形成し、Ｎｉ（ニッケル）を所望の厚み（例えば２５ｎｍ）に蒸着（例えばスパッタリング法で蒸着）し、その上にＡｕ（金）を所望の厚み（例えば２５０ｎｍ）に蒸着（例えばスパッタリング法で蒸着）し、しかる後レジスト膜を除去する。勿論、リフトオフ法の代りに、Ｎｉ（ニッケル）及びＡｕ（金）を非選択的に形成し、その後にこれ等を所望パターンにする別の方法を採用することもできる。これによって得られたゲート電極８は、主半導体領域３の一方の主面１８即ち電子供給層５の一方の主面にショットキー接触している。なお、ゲート電極８及びゲートフィールドプレート１２をＮｉとＡｕとの積層で形成する代りに、白金（Ｐｔ）と金（Ａｕ）との積層体等の別の金属で形成することもできる。また、図２の直線状のゲート電極８をソース電極６又はドレイン電極７を囲むようにリング状又はＵ字状又はコ字状に変形することができる。
【００２１】
ゲート電極８は、主半導体領域３の一方の主面１８即ち電子供給層５の一方の主面においてソース電極６とドレイン電極７との間に配置されており、ソース電極６とドレイン電極７との間を流れる電流の制御に使用される。本実施例のＨＥＭＴはノーマリオン型であるので、ゲート電極８にバイアス電圧を印加しないノーマリ状態でソース電極６とドレイン電極７との間がオン状態になる。ＨＥＭＴをオフ状態にするためにはソース電極６に対してゲート電極８の電位が負になるバイアス電圧をゲート電極８に印加する。
【００２２】
ゲートフィールドプレート１２は、ゲート電極８に一体的に形成され、ゲート電極８から第１の絶縁膜９の上に延在している。ここではゲート電極８が主半導体領域３の一方の主面１８に接触しているドレイン電極７側部分からゲートフィールドプレート１２のドレイン電極７側の端部迄をゲートフィールドプレート１２と呼んでいる。ゲート電極８とドレイン電極７との間の耐圧は、ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDに対して比例的に変化する。
図５の特性線Ａは、ゲート電極８とドレイン電極７との間の距離ＬGDを１６μｍに固定し、ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを変化させた時のゲート電極８とドレイン電極７との間の耐圧を示し、特性線Ｂは、ゲート電極８とドレイン電極７との間の距離ＬGDを２１．５μｍに固定し、ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを変化させた時のゲート電極８とドレイン電極７との間の耐圧を示す。なお、耐圧を測定するために、ＨＥＭＴをオフ状態に保持にするための電圧をゲート電極８とソース電極６との間に印加すると同時にソース電極６とドレイン電極７との間にソース・ドレイン間電圧を印加し、このソース・ドレイン間電圧を複数段階に切換え、各段階でゲート電極８とドレイン電極７との間を流れる漏れ電流を計測し、この漏れ電流の値が所定値になった時のソース・ドレイン間電圧からソース・ゲート間電圧を差引いた電圧をゲート電極８とドレイン電極７との間の耐圧とした。周知のように漏れ電流が大きくなると、半導体素子は破壊するおそれが大きくなる。このため、半導体の分野では漏れ電流に基づいて耐圧を決定することが多い。
【００２３】
ゲートフィールドプレート１２の長さＬGFは、ゲート電極８とドレイン電極７との間の距離ＬGDからゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを減算した値（ＬGF＝ＬGD―ＬGFD）を有する。図５の特性線Ａ及びＢにおいては、ゲート電極８とドレイン電極７との間の距離ＬGDを固定して、ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを増大させた時に、距離ＬGFDの増大に応じて耐圧が高くなっている。これから明らかなように耐圧向上のためにはゲートフィールドプレート１２の長さＬGFを比較的短く保つ必要がある。従って、ゲート電極８のドレイン電極７側端部近傍における電界集中を緩和できる範囲でゲートフィールドプレート１２の長さＬGFを短くすることが望ましい。
【００２４】
ゲートフィールドプレート１２の長さＬGFは、ソース電極６とドレイン電極７との間のオン抵抗ＰＲｏｎも考慮して決定される。図６はゲートフィールドプレート１２の長さLGFとゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDとの比LGF／ＬGFDの変化に対するオン抵抗ＰＲｏｎ（相対値）の変化を示す。なお、ここでのオン抵抗ＰＲｏｎは電流コラプスを発生させるためのパルス電圧をゲート電極８とソース電極６との間、及びソース電極６とドレイン電極７との間に印加した後のソース電極６とドレイン電極７との間のオン抵抗を示す。
これから明らかなようにLGF／ＬGFDの値が７０％以下においてはオン抵抗ＰＲｏｎが比較的小さく且つLGF／ＬGFDの変化に対するオン抵抗ＰＲｏｎ（相対値）の変化が比較的小さい。他方、LGF／ＬGFDの値が７０％よりも大きくなると、オン抵抗ＰＲｏｎが比較的大きくなり且つLGF／ＬGFDの変化に対するオン抵抗ＰＲｏｎ（相対値）の変化が比較的大きくなる。従って、ゲートフィールドプレート１２の長さLGFとゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDとの比LGF／ＬGFDを７０％以下にすることが好ましく、１〜５０％にすることがより好ましく、１〜２０％にすることが最も好ましく、図１の実施例では２０％にした。なお、ゲートフィールドプレート１２はゲート電極８の近傍の電界集中を抑制するものであるから、ゲートフィールドプレート１２の長さLGFは所望の電界集中緩和効果を得ることができる範囲内においてできるだけ短くすることが望ましい。LGF／ＬGFDの値が１％以上になると電界集中緩和効果を得ることができる。
【００２５】
第２の絶縁膜１０は、ソースフィールドプレート１３をゲート電極８及びゲートフィールドプレート１２から電気的に分離し、且つゲート電極８及びゲート接続導体２６をソース接続導体２４及びドレイン接続導体２６から電気的に分離するためのものであり、ゲート電極８、ゲートフィールドプレート１２及び第１の絶縁膜９の上に形成されている。更に詳しく説明すると、第２の絶縁膜１０は、プラズマＣＶＤで４００〜８００ｎｍ（好ましくは５００ｎｍ）の厚みに形成されたシリコン酸化物、即ちＳｉＯX（ここで、ｘは１〜２の数値を示し、好ましくは２である。）から成り、第１の絶縁膜９と同様に圧縮応力（例えば４．００×１０9ｄｙｎ／ｃｍ2）を生じる性質を有する。このため、シリコン酸化物から成る第２の絶縁膜１０は、第１の絶縁膜９と同様にオン抵抗の小さいＨＥＭＴの提供に寄与し、且つ図３及び図４で説明したようにゲート漏れ電流の低減に寄与する。
なお、第２の絶縁膜１０は、第１の絶縁膜９と同様にソース電極７及びドレイン電極８の上の一部に延在している。
【００２６】
ソースフィールドプレート１３は、ゲートフィールドプレート１２の先端近傍における電界集中を緩和するため、及び電流コラプスの原因になる主半導体領域３の一方の主面１８と第１の絶縁膜９との界面にトラップされた電子を除去（引き抜く）するためのものであって、第２の絶縁膜１０の上に配置され、且つソース電極６からゲート電極８及びゲートフィールドプレート１２を越えてドレイン電極８側に延在している。なお、ソース電極６の上にソース付加電極層１９が形成され、ドレイン電極８の上にドレイン付加電極層２０が形成され、ソースフィールドプレート１３はソース付加電極層１９と一体的に形成され、鎖線によってソース付加電極層１９と区別されている。ソース付加電極層１９及びドレイン付加電極層２０は電気的接続の抵抗低減に寄与する。なお、ソース電極６とソース付加電極層１９とを合わせてソース電極と呼ぶことも可能であり、この場合にはソース電極６がソース電極主部分となり、ソース付加電極層１９がソース電極付加（副）部分となる。また、ドレイン電極７とドレイン付加電極層２０とを合わせてドレイン電極と呼ぶことも可能であり、この場合にはドレイン電極７がドレイン電極主部分となり、ドレイン付加電極層２０がドレイン電極付加（副）部分となる
【００２７】
ソース付加電極層１９、ドレイン付加電極層２０及びソースフィールドプレート１３は同一の工程で作成され、図１では図示を簡略化するために単層構成で示されているが、実際には蒸着層（メッキ下地層）とメッキ層との積層構成である。これ等の製造方法を詳しく説明すると、先ず、第１及び第２の絶縁膜９、１０に開口を形成してソース電極６及びドレイン電極８の一部を露出させる。次に、ソース電極６、ドレイン電極８及び第２の絶縁膜１０の上にメッキ下地層のための金属としてＴｉ，Ｎｉ，Ａｕを順次に蒸着する。次に、ソース付加電極層１９、ドレイン付加電極層２０及びソースフィールドプレート１３に対応する開口を有するレジスト膜をメッキ下地層の上に形成する。次に、開口に露出しているメッキ下地層の上にＡｕの電解メッキ法によってメッキ層を好ましくは１〜２０μｍ、より好ましくは３〜１０μｍ、最も好ましくは約５μｍに形成する。次に、レジスト膜を除去した後、周知のウェットエットエッチング法によって残ったメッキ下地層を除去して所望パターンのソース付加電極層１９、ドレイン付加電極層２０及びソースフィールドプレート１３を得る。
なお、ウェットエットエッチング法の代りに、所望パターンのレジスト膜を形成し、その後に所望パターンのメッキ下地層を形成し、しかる後メッキ下地層の上にＡｕの電解メッキ法によってメッキ層を形成する別の方法を採用することもできる。
【００２８】
ソースフィールドプレート１３のドレイン電極８側の端部は、ゲートフィールドプレート１２のドレイン電極８側の端部の近傍の電界集中を緩和するためにゲートフィールドプレート１２のドレイン電極８側の端部とドレイン電極８との間に位置している。図１において、ソースフィールドプレート１３がゲートフィールドプレート１２からドレイン電極８側に突出している部分の長さＬSF、及びソースフィールドプレート１３のドレイン電極８側の端部とドレイン電極８との間の距離ＬSFDはＨＥＭＴの特性に重要な意味を有する。本件出願人による多くの実験によって、ソースフィールドプレート１３のゲートフィールドプレート１２からドレイン電極８側に突出している部分の長さＬSFが長過ぎると、ソース電極６とドレイン電極８との間のパルス耐圧が低下するのみではなく、オン抵抗が高くなることが確認された。また、ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離（ＬGFD）に対するソースフィールドプレート１３のドレイン電極７側端部とゲートフィールドプレート１２のドレイン電極７側端部との間の距離（ＬSF）の割合（ＬsF／ＬGFD）の好ましい範囲は１〜６０％であり、より好ましい範囲は１〜５０％であり、最も好ましい範囲は１〜２５％であることが判明した。
【００２９】
ソース電極６とドレイン電極７との間の耐圧は、ソースフィールドプレート１３のドレイン電極７側端部とドレイン電極７との間の距離ＬSFDに対して比例的に変化する。図７の特性線Ｃは、ゲート電極８とドレイン電極７との間の距離ＬGDを２１．５μｍに固定し、且つゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを１６μｍに固定し、ソースフィールドプレート１３のドレイン電極７側端部とドレイン電極７との間の距離ＬSFDを変化させた時のソース電極６とドレイン電極７との間の耐圧を示し、特性線Ｄは、ゲート電極８とドレイン電極７との間の距離ＬGDを２１．５μｍに固定し、且つゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを１９μｍに固定し、ソースフィールドプレート１３のドレイン電極７側端部とドレイン電極７との間の距離ＬSFDを変化させた時のソース電極６とドレイン電極７との間の耐圧を示す。なお、耐圧を測定するために、ＨＥＭＴをオフ状態に保にするための電圧をゲート電極８とソース電極６との間に印加すると同時にソース電極６とドレイン電極７との間にソース・ドレイン間電圧を印加し、このソース・ドレイン間電圧を複数段階に切換え、各段階でソース電極６とドレイン電極７との間を流れる漏れ電流を計測し、この漏れ電流の値が所定値になった時のソース・ドレイン間電圧をソース電極６とドレイン電極７との間の耐圧とした。
【００３０】
ソースフィールドプレート１３のゲートフィールドプレート１２からの突出部の長さＬSFは、ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDからソースフィールドプレート１３のドレイン電極７側端部とドレイン電極７との間の距離ＬSFDを減算した値（ＬGFD―ＬSFD）に相当する。従って、図７の特性線Ｃ及びＤに示すようにゲート電極８とドレイン電極７との間の距離ＬGDを固定し且つゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDを固定した場合において、ソースフィールドプレート１３のドレイン電極７側端部とドレイン電極７との間の距離ＬSFDを増大しても耐圧が僅かに高くなるのみであり、殆ど変化しないことは、耐圧はソースフィールドプレート１３の突出部の長さＬSFにあまり依存しないこと意味する。
【００３１】
ソースフィールドプレート１３の突出部の長さＬGFは、ソース電極６とドレイン電極７との間のオン抵抗ＰＲｏｎも考慮して決定される。図８はソースフィールドプレート１３の突出部の長さＬSFとゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDとの比ＬSF／ＬGFDの変化に対するオン抵抗ＰＲｏｎ（相対値）の変化を示す。
なお、ここでのオン抵抗ＰＲｏｎは電流コラプスを発生させるための所定のパルス電圧（例えば４００Ｖ）をソース電極６とドレイン電極７との間に印加した後のソース電極６とドレイン電極７との間の抵抗を示す。このパルス電圧の印加時にはソース電極６とゲート電極８との間に例えばー５Ｖを印加してＨＥＭＴをオフ状態に保った。また、パルス電圧の印加を所定回数（例えば５００回）繰り返した。
図８から明らかなようにＬSF／ＬGFDの値が６０％でオン抵抗ＰＲｏｎ（相対値）が最大になる。ＬSF／ＬGFDの値が６０％よりも小さくなった場合、及び大きくなった場合のいずれにおいてもオン抵抗ＰＲｏｎ（相対値）が小さくなる。オン抵抗ＰＲｏｎをできるだけ小さくし且つ所望のパルス耐圧を得るためには、ソースフィールドプレート１３の突出部の長さＬSFとゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDとの比ＬSF／ＬGFDを、既に説明したように、好ましくは１〜６０％、より好ましい範囲は１〜５０％、最も好ましい範囲は１〜２５％とする。ＬSF／ＬGFDが６０％よりも大きくなってもオン抵抗ＰＲｏｎは低下する。しかし、ＬSF／ＬGFDの値が６０％よりも大きくなように、ソースフィールドプレート１３の突出部の長さＬSFが長くなると、ソース電極６とドレイン電極７との間の耐圧が所望値よりも低くなる。
なお、ソースフィールドプレート１３はゲートフィールドプレート１２の先端近傍の電界集中を抑制するものであるから、ソースフィールドプレート１３の突出部の長さＬSFは所望の電界集中緩和効果を得ることができる範囲内においてできるだけ短く設定され、ＬSF／ＬGFDが１％以上になると、電界集中緩和効果を得ることができる。
【００３２】
第３の絶縁膜１１は、第２の絶縁膜１０及びこれよりも下の部分を外部から保護するためのものであり、第２の絶縁膜１０よりも耐湿性の高い材料で形成される。この実施例の第３の絶縁膜１１はソース付加電極層１９、ドレイン付加電極層２０、ソースフィールドプレート１３及び第２の絶縁膜１０を覆うＳｉＮ膜（シリコン窒化膜）から成る。第３の絶縁膜１１を形成する時には、プラズマＣＶＤ法によって好ましくは３００〜１０００ｎｍ、より好ましくは５００ｎｍの厚みを有するＳｉＮ膜をソース付加電極層１９、ドレイン付加電極層２０、ソースフィールドプレート１３及び第２の絶縁膜１０の上に形成し、次にソースボンディングパッド電極２１、ドレインボンディングパッド電極２２、及びゲートボンディングパッド電極２３を露出させるためのレジスト膜を形成し、第３の絶縁膜１１を選択的にエッチングすることによって第３の絶縁膜１１に開口を形成し、しかる後レジスト膜を除去する。
なお、第３の絶縁膜１１の上に更にポリイミド樹脂等の第４の絶縁膜を例えば５〜２０μｍの厚さに形成することができる。また、第３の絶縁膜１１のＳｉＮ膜の代りにポリイミド樹脂膜を設けることもできる。ポリイミド樹脂から成る絶縁膜は、ＳｉＮ膜と同様に引っ張り応力を生じる性質を有する。
【００３３】
背面電極１４は、ＨＥＭＴの動作の安定化を図るためのものであって、導電性を有する基板１の他方の主面１４に形成され、図示が省略された導体によってソース電極６に電気的に接続されている。
【００３４】
上述から明らかなように、本実施例のＨＥＭＴは次の効果を有する。
（１）窒化物半導体から成る主半導体領域３の一方の主面上にシリコン酸化物から成る第１の絶縁膜９が設けられ、且つ主半導体領域３にショットキー接触しているゲート電極８上にシリコン酸化物から成る第２の絶縁膜１０が設けられている。シリコン酸化物から成る第２の絶縁膜１０は圧縮応力を生じるので、ゲート電極８のショットキー障壁の高さが、従来の引っ張り応力を生じるシリコン窒化物（ＳｉＮ）で第１及び第２の絶縁膜を形成したＨＥＭＴのゲート電極のショットキー障壁の高さよりも高くなる。この結果、ゲート漏れ電流の低減を図ることができる。
（２）第１及び第２の絶縁膜９，１０の圧縮応力が主半導体領域３の一方の主面１８即ち電子供給層５の主面に作用すると、電子供給層５のピエゾ分極に基づく２ＤＥＧ層１７における電子が多くなる。これにより、オン抵抗の低いＨＥＭＴを提供することできる。
（３）シリコン酸化物よりも耐湿性が高いシリコン窒化物（ＳｉＮ）から成る第３の絶縁膜１１が第１及び第２の絶縁膜９，１０の上に設けられているので、耐湿性の高いＨＥＭＴを提供することできる。
（４）シリコン窒化物（ＳｉＮ）から成る第３の絶縁膜１１は、引っ張り応力を生じるが、第１及び第２の絶縁膜９，１０が比較的厚く形成されているので、第３の絶縁膜１１の引っ張り応力が主半導体領域３の一方の主面１８及びゲート電極８に及ぶことを抑制できる。
（５）シリコン窒化物（ＳｉＮ）から成る第３の絶縁膜１１と第２の絶縁膜１０との間に比較的厚いソーストフィールドプレート１３が配置されているので、シリコン窒化物（ＳｉＮ）から成る第３の絶縁膜１１の引っ張り応力が主半導体領域３の一方の主面１８及びゲート電極８に及ぶことを抑制できる。
（６）ゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDに対するゲートフィールドプレート１２の長さＬGFの割合ＬGF／ＬGFDを、１〜７０％に設定し、且つゲートフィールドプレート１２のドレイン電極７側端部とドレイン電極７との間の距離ＬGFDに対するソースフィールドプレート１３のドレイン電極７側端部とゲートフィールドプレート１２のドレイン電極７側端部との間の距離（ソースフィールドプレート１３のゲートフィールドプレート１２の端部からの突出部の長さ）ＬSFの割合ＬsF／ＬGFDを１〜６０％の範囲に設定することによって、ゲート電極８とドレイン電極７との間の耐圧向上、電流コラプス現象に起因するオン抵抗の増大の抑制、及びリーク電流の低減を図ることができる。
（７）ソースフィールドプレート１３は、ソース付加電極層１９及びドレイン付加電極層２０と同一工程で形成されている。従って、ソースフィールドプレート１３を容易に得ることができる。
（８）ソース付加電極層１９、ドレイン付加電極層２０及びソースフィールドプレート１３は、メッキ下地層を伴ったＡｕメッキ層で形成され且つソース電極６、ドレイン電極７よりも厚く形成されている。従って、ソース電極６とソースボンディングパッド電極２１との間、ドレイン電極７とドレイボンディングパッド電極２２との間、及びソースフィールドプレート１３の電気抵抗を小さくすることができる。
【実施例２】
【００３５】
次に、図９に示す実施例２に従うHEMTを説明する。但し、図９及び後述する図１０〜図１２において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図９のHEMTは、斜線を付して説明的に示す低抵抗接触性改善用のｎ型不純物注入領域２７、２８を主半導体領域３ａに付加し、且つ第３の絶縁膜１１を第２の絶縁膜１０の上にのみ設け、この他は図１に示されている実施例１のHEMTと実質的に同一に形成したものである。ｎ型不純物注入領域２７、２８は、電子走行層３と電子供給層４の形成後に、これ等のソース電極６及びドレイン電極７の下に相当する部分に例えばＳｉから成るｎ型不純物を注入することによって形成され、２ＤＥＧ層１７に電気的に接続されている。図９に示す実施例２は、図１に示す実施例１と同様な効果を有する他に、ソース電極６及びドレイン電極７がｎ型不純物注入領域２７、２８を介して２ＤＥＧ層１７に電気的に接続されているので、オン抵抗を低減できるという効果も有する。また、ソース付加電極層１９、ドレイン付加電極層２０及びソースフィールドプレート１３が露出しているので、ここを電気的接続に使用することができる。
【実施例３】
【００３６】
図１０の実施例３のHEMTは、主半導体領域３ｂにｎ型不純物を含むＡｌxＧａ1-xＮから成る電子供給層５ａを設け、このｎ型の電子供給層５ａとＧａＮから成る電子走行層４との間にアンドープAlNから成る周知のスペーサー層３０を配置し、且つソース電極６及びドレイン電極７と電子供給層５ａとの間に例えばｎ型AlGaNから成るコンタクト層３１，３２を配置し、この他は図１に示されている実施例１のHEMTと実質的に同一に形成したものである。スペーサー層３０は、電子供給層５ａの不純物又は元素が電子走行層４に拡散することを防ぎ、２ＤＥＧ層１７における電子の移動度の低下を抑制する。コンタクト層３１，３２は、ソース電極６及びドレイン電極７の接触抵抗の低減に寄与する。図１０のＨＥＭＴの主要部は図１と同様に構成されているので、図１０のＨＥＭＴは図１のＨＥＭＴと同様な効果も有する。
【実施例４】
【００３７】
図１１には実施例４に従う窒化物半導体を使用したショットキーバリアダイオード即ちＳＢＤが示されている。このＳＢＤは、図１のHEMTからソース電極６とソース付加電極層１９とソースフィールドプレート１３とを省き、図１のゲート電極８、ゲートフィールドプレート１２、ドレイン電極７及びドレイン付加電極層２０を、これ等と実質的に同一に形成された第１の電極８ａ、ショットキーフィールドプレート即ちアノードフィールドプレート１２ａ、第２の電極７ａ及びカソード付加電極層２０ａに置き換えたものに相当する。なお、図１１の第１、第２及び第３の絶縁膜９，１０，１１は図１で同一の参照符号で示すものと実質的に同一に形成されている。また、図１１において、第１及び第２の電極８ａ，７ａ間の距離はＬGD´で示され、アノードフィールドプレート１２ａの長さはＬGF´で示され、アノードフィールドプレート１２ａの第２の電極（カソード電極）７ａ側端部と第２の電極（カソード電極）７ａとの間の距離はＬGFD´で示めされている。図１１のＬGF´、ＬGD´、ＬGFD´は図１１のＬGF、ＬGD、ＬGFDに対応するものであり、ＬGF、ＬGD、ＬGFDと同様な条件で設定される。
【００３８】
図１１のＳＢＤはショットキー電極から成る第１の電極８ａに閾値よりも高い絶対値を有する負電圧が印加されている時に第１の電極８ａと第２の電極７ａとの間がオフ状態になり、第１の電極８ａに電圧が印加されていない時又は閾値以下の絶対値を有する負電圧又は正電圧が印加されている時に第１の電極８ａと第２の電極７ａとの間がオン状態になる。ＳＢＤのオン状態の時には、第１の電極８ａ、電子供給層５、２ＤＥＧ層１７、電子供給層５、第２の電極７ａ及びカソード付加電極層２０ａの経路に電流が流れる。
【００３９】
図１１のＳＢＤの主半導体領域３ｃは図１のHEMTの主半導体領域３と同一に形成され、図１１の第１、第２及び第３の絶縁膜９，１０，１１も図１で同一の参照符号で示すものと実質的に同一に形成されているので、図１のソースフィールドプレート１３の効果を除いて図１のHEMTと同様な効果を得ることができる。即ち、シリコン酸化物から成る第１及び第２の絶縁膜９，１０によって第１の電極８ａのショットキー障壁を高めて第１及び第２の電極８ａ，７ａ間の漏れ電流の低減、及び２ＤＥＧ層１７の電子の増大を図ることができる。
【実施例５】
【００４０】
図１２には実施例５に従う窒化物半導体を使用したＭＥＳＦＥＴが示されている。
このＭＥＳＦＥＴは、図１のＨＥＭＴの主半導体領域３の代わりに例えばＧａＮから成る半導体層４ａとこれにｎ型不純物（例えばＳｉ）をイオン注入法で注入することによって形成されたｎ型ＧａＮ層４ｂとから成る主半導体領域３ｄを設け、この他は図１に示されている実施例１のHEMTと実質的に同一に形成したものである。ｎ型ＧａＮ層４ｂはチャネル層即ち電流通路として機能する。
【００４１】
図１２のＭＥＳＦＥＴの場合も、主半導体領域３ｄにショットキー接触しているゲート電極８を有し、且つシリコン酸化物から成る第１及び第２の絶縁膜９、１０を有し、且つゲートフィールドプレート１２及びソースフィールドプレート１３が図１と同様に形成されているので、ゲート電極８のショットキー障壁を高める効果、ゲートフィールドプレート１２及びソースフィールドプレート１３による電界集中緩和効果を図１のＨＥＭＴと同様に得ることができる。
【００４２】
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１）主半導体領域３，３a、３ｂ、３ｃ、３ｄを、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ等の別の窒化物半導体で形成することもできる。
（２）  ＨＥＭＴ及びＳＢＤの実施例の電子供給層５，５ａをｐ型半導体から成る正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層１７に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。
（３）ＨＥＭＴ及びＳＢＤの実施例の主半導体領域３，３ａ、３ｂ、３ｃの最も上の電子供給層５，５ａに凹部（リセス）を設け、この凹部の中にゲート電極８又は第１の電極８ａを配置する方法等で、ゲート電極８、８ａに電圧を印加しない状態即ちノーマリ状態において、オフ状態になるノーマリオフ型のＨＥＭＴ又はＳＢＤに対しても本発明を適用することができる。
（４）  ＨＥＭＴのゲート電極８とゲートフィールドプレート１２とを分離し、これら相互間を別の導体によって接続することもできる。同様にＳＢＤの第１の電極８ａとアノードフィールドプレート１２ａとを分離し、これら相互間を別の導体によって接続することもできる。また、ＨＥＭＴのソース電極６とソースフィールドプレート１３とを分離し、これら相互間を別の導体によって接続することもできる。
（５）ドレイン電極７に接続されたドレインフィールドプレートを設けることができる。
（６）ゲートフィールドプレート１２の厚みをゲート電極８からドレイン電極７に向って傾斜を有して又は段階的に除々に薄くすることができる。
（７）ゲートフィールドプレート１２の下の第１の絶縁膜９の厚みをゲート電極８からドレイン電極７に向って傾斜を有して又は段階的に除々に厚くすることができる。
（８）図１０で鎖線で示すように主半導体領域３ｂの最も上に、ゲート電極８のショットキー接触を助けるため、又は表面電荷のコントロールのため等に例えばアンドープＡｌＧａＮから成るキャップ層３３を設けることができる。
（９）ゲートフィールドプレート１２とソースフィールドプレート１３とのいずれか一方又は両方を省くこともできる。
（１０）  主半導体領域３の一方の主面１８にけるソース電極６とゲート電極８との間の全部及びドレイン電極７とゲート電極８との間の全部をＳｉＯXから成る第１の絶縁膜９で覆う代りに、主半導体領域３の一方の主面１８のソース電極６とドレイン電極７との間の一部のみをＳｉＯXから成る絶縁膜で覆い、残りをＳｉＮ等の別の絶縁膜で覆うことができる。また、ゲート電極８、ゲートフィールドプレート１２、及び第１の絶縁膜９の上の全部をＳｉＯXから成る第２の絶縁膜１０で覆う代りに、少なくともゲート電極８の上をＳｉＯXから成る絶縁膜で覆い、残りをＳｉＮ等の別の絶縁膜で覆うことができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例１のＨＥＭＴの一部を示す断面図である。
【図２】実施例１のＨＥＭＴを複数のセルを含む状態で示す平面図である。
【図３】図１の実施例１のＨＥＭＴ及び従来のＨＥＭＴのゲート電極のショットキー障壁の高さを示すエネルギー準位図である。
【図４】図１の実施例１のＨＥＭＴ及び従来のＨＥＭＴのゲート漏れ電流を示す図である。
【図５】図１のＨＥＭＴのゲートフィールドプレートのドレイン電極側端部とドレイン電極との間の距離ＬGFDと耐圧との関係を示す図である。
【図６】図１のＨＥＭＴのゲートフィールドプレートのドレイン電極側端部とドレイン電極との間の距離ＬGFDとゲートフィールドプレートの長さLGFとの比LGF／ＬGFDの変化に対するオン抵抗ＰＲｏｎ（相対値）の変化を示す図である。
【図７】図１のＨＥＭＴのソースフィールドプレートのドレイン電極側端部とドレイン電極との間の距離ＬSFDと耐圧との関係を示す図である。
【図８】図１のＨＥＭＴのゲートフィールドプレートのドレイン電極側端部とドレイン電極との間の距離ＬGFDとソースフィールドプレートの長さLGFとの比ＬSF／ＬGFDの変化に対するオン抵抗ＰＲｏｎ（相対値）の変化を示す図である。
【図９】実施例２のＨＥＭＴを示す断面図である。
【図１０】実施例３のＨＥＭＴを示す断面図である。
【図１１】実施例４のＳＢＤを示す断面図である。
【図１２】実施例５のＭＥＳＥＦＴを示す断面図である。
【符号の説明】
【００４４】
１  基板
２  バッファ層
３  主半導体領域
４  電子走行層（第１の半導体層）
５  電子供給層（第２の半導体層）
６  ソース電極
７  ドレイン電極
８  ゲート電極
９  第１の絶縁膜
１０  第２の絶縁膜
１２  ゲートフィールドプレート
１３  ソースフィールドプレート
【図１】
2008244001.tif 000003
【図２】
2008244001.tif 000004
【図３】
2008244001.tif 000005
【図４】
2008244001.tif 000006
【図５】
2008244001.tif 000007
【図６】
2008244001.tif 000008
【図７】
2008244001.tif 000009
【図８】
2008244001.tif 000010
【図９】
2008244001.tif 000011
【図１０】
2008244001.tif 000012
【図１１】
2008244001.tif 000013
【図１２】
2008244001.tif 000014