(57)【要約】【課題】  従来技術によるインダクタ装置の構造や工程は、用途によっては複雑となる。このため、特定の構成をとった場合にＱ値が改善され、半導体加工またはＰＣＢ加工技術で容易に作製可能な構造を有するインダクタが求められている。【解決手段】インダクタ装置は、基板の第一の層の上の第一の導電性パターンと、基板の第二の層の上の第二の導電性パターンと、少なくともひとつの穴が前記第一の層と第二の層の間で連結される領域と、を備え、第一の導電性パターンまたは第二の導電性パターンのうちの少なくともひとつによって上記領域において誘起される磁場が、第一の導電性パターンまたは第二の導電性パターンうちの少なくともひとつによって第一の導電層と第二の導電層の間の別の領域において誘起される磁場より強力である。【選択図】図２Ａ
2008193059.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ装置であって、
少なくともひとつの基板層を有する基板と、
前記少なくともひとつの基板層の上に形成され、２つの端子を有し、前記２つの端子の間に複数の接続されたスパイラルを具備する導電性コイルと、
前記ひとつの基板層の表面上の、前記表面を貫通する穴を有し、前記導電性コイルの前記接続されたスパイラルの少なくともひとつによって囲まれる領域と、
を備えることを特徴とするインダクタ装置。
【請求項２】
請求項１に記載のインダクタ装置であって、
前記穴の断面形状は、ほぼスロット状、円形、三角形、長方形、多角形、楕円形のうちの少なくともひとつであることを特徴とするインダクタ装置。
【請求項３】
請求項１に記載のインダクタ装置であって、
前記領域おける誘電損失接線は、前記層の前記表面上の他の領域の誘電損失接線より小さいことを特徴とするインダクタ装置。
【請求項４】
請求項１に記載のインダクタ装置であって、
前記穴は、約１．１より大きい相対的透磁性を有する材料で充填されていることを特徴とするインダクタ装置。
【請求項５】
請求項１に記載のインダクタ装置であって、
前記穴は、約１．１より大きい相対的透磁性を有する材料でめっきされていることを特徴とするインダクタ装置。
【請求項６】
請求項１に記載のインダクタ装置であって、
前記穴は、約１．１より大きい相対的透磁性を有する材料で被覆されていることを特徴とするインダクタ装置。
【請求項７】
請求項１に記載のインダクタ装置であって、
さらに、前記層の前記表面上に、別の穴が設けられた別の領域を有し、前記別の領域は前記導電性コイルから離間されていることを特徴とするインダクタ装置。
【請求項８】
請求項１に記載のインダクタ装置であって、
前記穴の形態は、貫通穴、ビアホール、陥凹穴のひとつであることを特徴とするインダクタ装置。
【請求項９】
請求項１に記載のインダクタ装置であって、
前記接続されたスパイラルの形状は、ほぼ長方形、正方形、円形、楕円形のうちの少なくともひとつであることを特徴とするインダクタ装置。
【請求項１０】
インダクタ装置であって、
少なくともひとつの基板層を有する基板と、
前記基板層の上に延び、前記基板層の表面上のある領域を取り囲み、２つの端子を有し、複数の導電性巻線を具備する導電性パスと、
前記基板層の前記表面上の前記領域と、を備え、前記領域には前記表面を貫通して設けられる少なくともひとつ穴を有し、前記領域は前記複数の導電性巻線の少なくともひとつによってほぼ囲まれていることを特徴とするインダクタ装置。
【請求項１１】
請求項１０に記載のインダクタ装置であって、
前記領域での誘電損失接線が、前記層の前記表面上の他の領域での誘電損失接線より小さいことを特徴とするインダクタ装置。
【請求項１２】
請求項１０に記載のインダクタ装置であって、
前記少なくともひとつ穴の断面形状は、ほぼスロット状、円形、三角形、長方形、多角形、楕円形のうちの少なくともひとつであることを特徴とするインダクタ装置。
【請求項１３】
請求項１０に記載のインダクタ装置であって、
前記少なくともひとつの穴のひとつには、約１．１より大きい透磁性を有する材料が施されていることを特徴とするインダクタ装置。
【請求項１４】
請求項１０に記載のインダクタ装置であって、
さらに、前記層の前記表面上に、異なる穴が設けられた別の領域を有し、前記別の領域は、前記複数の導電性巻線から離間されていることを特徴とするインダクタ装置。
【請求項１５】
請求項１０に記載のインダクタ装置であって、
前記少なくともひとつの穴の形態は、貫通穴、ビアホール、陥凹穴のいずれかであることを特徴とするインダクタ装置。
【請求項１６】
インダクタ装置であって、
基板の第一の層の上の第一の導電性パターンと、
前記基板の第二の層の上の第二の導電性パターンは、
前記第一の層と前記第二の層の間に、前記第一の層と前記第二の層の間で少なくともひとつの穴が連結されている領域と、を備え、前記第一の導電性パターンまたは前記第二の導電性パターンのうちの少なくともひとつによって前記領域において誘起される磁場が、前記第一の導電性パターンまたは前記第二の導電性パターンのうちの少なくともひとつによって前記第一の層と前記第二の層の間の異なる領域において誘起される磁場より強力であることを特徴とするインダクタ装置。
【請求項１７】
請求項１６に記載のインダクタ装置であって、
前記領域における誘電損失接線が、前記異なる領域の誘電損失接線より小さいことを特徴とするインダクタ装置。
【請求項１８】
請求項１６に記載のインダクタ装置であって、
前記少なくともひとつの穴の断面形状は、ほぼスロット状、円形、三角形、長方形、多角形、楕円形のうちの少なくともひとつであることを特徴とするインダクタ装置。
【請求項１９】
請求項１６に記載のインダクタ装置であって、
前記少なくともひとつの穴のひとつには、約１．１より大きい相対的透磁性を有する材料が施されていることを特徴とするインダクタ装置。
【請求項２０】
請求項１６に記載のインダクタ装置であって、
少なくともひとつの穴が前記別の領域に設けられていることを特徴とするインダクタ装置。
【請求項２１】
請求項１６に記載のインダクタ装置であって、
前記少なくともひとつの穴の形態は、貫通穴、ビアホール、陥凹穴のうちのひとつであることを特徴とするインダクタ装置。
【請求項２２】
インダクタ装置であって、
第一の導電性コイルと、
第二の導電性コイルと、
少なくともひとつの穴が設けられたひとつの領域と、を備え、前記第一の導電性コイルまたは前記第二の導電性コイルのうちの少なくともひとつによって前記領域において誘起される磁場が、前記第一の導電性コイルまたは前記第二の導電性コイルのうちの少なくともひとつによって別の領域で誘起される磁場より強力であることを特徴とするインダクタ装置。
【請求項２３】
請求項２２に記載のインダクタ装置であって、
前記第一の導電性コイルと前記第二の導電性コイルは基板のひとつの層の上に形成されていることを特徴とするインダクタ装置。
【請求項２４】
請求項２３に記載のインダクタ装置であって、
前記領域は前記層の表面上に位置づけられていることを特徴とするインダクタ装置。
【請求項２５】
請求項２３に記載のインダクタ装置であって、
前記第一の導電性コイルの少なくとも一部と前記第二の導電性コイルの少なくとも一部が交互に配置されていることを特徴とするインダクタ装置。
【請求項２６】
請求項２３に記載のインダクタ装置であって、
前記第一の導電性コイルの少なくとも一部が、前記第二の導電性コイルの少なくとも一部によってほぼ囲まれていることを特徴とするインダクタ装置。
【請求項２７】
請求項２２に記載のインダクタ装置であって、
前記少なくともひとつの穴の断面形状は、ほぼスロット状、円形、三角形、長方形、多角形、楕円形のうちの少なくともひとつであることを特徴とするインダクタ装置。
【請求項２８】
請求項２２に記載のインダクタ装置であって、
前記少なくともひとつの穴には、約１．１より大きい相対的透磁性を有する材料が施されていることを特徴とするインダクタ装置。
【請求項２９】
請求項２８に記載のインダクタ装置であって、
前記材料は鉄、コバルト、ニッケルのうちの少なくともひとつのであることを特徴とするインダクタ装置。
【請求項３０】
請求項２２に記載のインダクタ装置であって、
前記第一の導電性コイルは基板の第一の層の上に形成され、前記第二の導電性コイルは前記基板の第二の層の上に形成されていることを特徴とするインダクタ装置。
【請求項３１】
請求項３０に記載のインダクタ装置であって、
前記領域は、前記第一の層と前記第二の層の間に配置されていることを特徴とするインダクタ装置。
【請求項３２】
請求項３０に記載のインダクタ装置であって、
前記第一の層と前記第二の層は、前記少なくともひとつの穴を通じて相互に連通していることを特徴とするインダクタ装置。
【請求項３３】
請求項２２に記載のインダクタ装置であって、
前記領域における誘電損失接線が、前記別の領域における誘電損失接線より小さいことを特徴とするインダクタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、インダクタ装置に関し、より詳しくはＱ値が改善された埋め込み型インダクタ構造に関する。
【背景技術】
【０００２】
インダクタは、共鳴装置、フィルタ、インピーダンス変換器等の回路において広く用いられている。従来のインダクタは、表面実装技術（ＳＭＴ）またはその他の複雑な工程を使って回路基板上に実装され、好ましくないことに、回路基板上の占有面積が大きく、あるいは高さも高くなることがある。小型化を図るために、埋め込み式のインダクタが開発された。図１Ａと図１Ｂは、先行技術における埋め込み式のスパイラル型インダクタの略図である。図１Ａは、先行技術におけるスパイラル型インダクタ１０の上面図である。図１Ａを参照すると、スパイラル型インダクタ１０が多層基板１１上に形成され、このインダクタ１０は、多層基板１１の異なる層の中に形成された導電性パス１４を通じてポート１Ａからポート２Ａへと延びる導電性コイル１３を有する。図１Ｂは、図１Ａに示すスパイラル型インダクタの線Ａ１に沿った断面図である。図１Ｂに示されているように、スパイラル型インダクタ１０の導電性コイル１３は、多層基板１１の層１１１の上に形成され、導電性パス１４は層１１２の上に形成されて、導電性ビアＶ１１，Ｖ１２を通じて層１１１と電気的に接続されている。
【０００３】
インダクタのクオリティ・ファクタ（Ｑ値）は通信品質を決定する。たとえば、Ｑ値の低いインダクタにおいては、フィルタの通過帯域で大きな挿入損失が発生し、またフィルタの帯域幅を拡張させ、その結果、システムにノイズが発生しやすくなる。さらに、Ｑ値が低いインダクタの場合、好ましくないことに、共鳴装置に位相ノイズが発生することがあり、これが通信システムの品質を低下させる。
【０００４】
Ｑ値を改善するために、多くのインダクタ構造が提案されてきた。こうしたインダクタ構造の例は、以下のような先行技術に見られる。”Multilayered wiring board having printed inductor”と題する上村の米国特許第５，３７３，１１２号が開示する多層配線基板は、接地層または電源供給層の上に、誘電層を介して形成された印刷インダクタを備え、接地層または電源供給層だけにおいて、印刷インダクタの直下およびその隣接領域に除去部分を設け、誘電層には除去部分がない。”Suspended printed inductor and LC-type filter constructed therefrom”と題するモストフとレチオンの米国特許第６，１７５，７２７号と”LC filter with suspended printed inductor and compensating interdigital capacitor”と題するモストフとレチオンの米国特許第６，４４８，８７３号は、インダクタのＱ値を改善するための懸架構造の印刷インダクタを提案している。”High-frequency module device”と題する小瀬村他の米国特許第６，８００，９３６号は、ビルトアップ多層基板上に形成されたインダクタの下の金属導電部をエッチングによって除去し、インダクタのＱ値を改善するために寄生効果を低減させたデバイスを開示している。
【０００５】
【特許文献１】米国特許第５，３７３，１１２号明細書
【特許文献２】米国特許第６，１７５，７２７号明細書
【特許文献３】米国特許第６，４４８，８７３号明細書
【特許文献４】米国特許第６，８００，９３６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の先行技術の構造や工程は、用途によっては複雑となる。したがって、特定の構成をとった場合にＱ値が改善され、半導体加工またはＰＣＢ加工技術で容易に作製可能な構造を有するインダクタが求められている。
【課題を解決するための手段】
【０００７】
本発明の実施例としては、少なくともひとつの基板層を有する基板と、少なくともひとつの基板層のうちのひとつの上に形成され、２つの端子を有し、２つの端子の間に複数の接続されたスパイラルを有する導電性コイルと、ひとつの基板層の表面上の、この表面を貫通する穴が設けられた領域と、を備え、この領域は、導電性コイルの接続されたスパイラルのうちの少なくともひとつによって囲まれているインダクタがある。
【０００８】
本発明のいくつかの実施例としてはまた、少なくともひとつの基板層を有する基板と、基板層の上に延び、基板層の表面を取り囲み、２つの端子を有し、複数の導電性巻線を備える導電性パスと、基板の表面上の、この表面を貫通する穴が設けられた領域と、を備え、この領域は複数の導電性巻線のうちの少なくともひとつによってほぼ囲まれているインダクタ装置もある。
【０００９】
本発明の実施例としてはさらに、基板の第一の層の上の第一の導電性パターンと、基板の第二の層の上の第二の導電性パターンと、第一と第二の層の間にあり、第一と第二の層の間で連結される少なくともひとつの穴を有する領域と、を備え、第一の導電性パターンまたは第二の導電性パターンのうちの少なくともひとつによって上記領域において誘起される磁場が、第一の導電性パターンまたは第二の導電性パターンのうちの少なくともひとつによって、第一の導電層と第二の導電層の間の異なる領域において誘起される磁場より強力なインダクタ装置がある。
【００１０】
本発明の実施例としてはまた、第一の導電性コイルと、第二の導電性コイルと、少なくともひとつの穴が設けられた領域を備え、第一の導電性コイルまたは第二の導電性コイルのうちの少なくともひとつによって上記領域において誘起される磁場が、第一の導電性コイルまたは第二の導電性コイルのうちの少なくともひとつによって異なる領域において誘起される磁場より強力なインダクタ装置がある。
【００１１】
本発明のその他の特徴と利点は、以下の説明に記載されているもののほか、説明から明らかであるか、あるいは本発明を実施することによってわかるであろう。本発明の特徴と利点は、付属の特許請求範囲に明記された要素と組み合わせによって実現され、達成される。
【００１２】
上記の概要説明と以下の詳細な説明はどちらも例示と説明を目的としたものにすぎず、特許請求範囲で請求されている本発明を限定するものではない。
【発明の効果】
【００１３】
本発明に係るインダクタ装置を用いることにより特定の構成をとった場合にＱ値が改善され、半導体加工またはＰＣＢ加工技術で容易に作製可能であるという効果がある。
【発明を実施するための最良の形態】
【００１４】
本発明の上記の概要と以下の詳細な説明は、添付の図面を参照しながら読むとさらによく理解されるであろう。本発明を説明することを目的として、図には好ましい例が示されている。しかしながら、本発明は、図に示された正確な配置と手段に限定されるものではないと理解すべきである。
【００１５】
以下、添付の図面に示される本発明の実施例を詳しく見る。可能なかぎり、すべての図面を通じて、同一または同様の部分には同じ参照番号を使用する。
【００１６】
図２Ａ、図２Ｂ、図２Ｃは、本発明の実施例による埋め込み式スパイラル型インダクタの略図である。図２Ａは、本発明の実施例によるスパイラル型インダクタの上面図である。図２Ａを参照すると、スパイラル型インダクタ２０は、多層基板２１の上に形成され、導電性パス２４を通じてポート１Ｂからポート２Ｂに延びる導電性コイル２３を備える。ひとつの例において、導電性コイル２３は、ポート１Ｂと２Ｂの間に複数の接続されたスパイラルを備える。この例において、導電性コイル２３とポート１Ｂ，２Ｂは、多層基板２１の上面に形成される。別の例では、図２Ｃに示されるように、導電性コイル２３とポート１Ｂ，２Ｂは、多層基板２１の中間層の中に形成される。スパイラル型インダクタ２０の導電性パス２４は、多層基板２１の異なる層の上面の下に形成される。導電性コイル２３は、多層基板２１の上のある領域に開けられた穴２９を囲む。穴２９は、ビアホール、陥凹穴、貫通穴のひとつとすることができる。ある例において、穴２９は多層基板２１の中の、導電性コイル２３により誘起される磁場または磁力が比較的強力な領域の上またはその中に設けられる。当業者は、導電性パスのパターンによって、ひとつの層の上の穴を設ける領域が決定されることを理解できるであろう。コイル構造２３の一例として、コイル２３の中心領域、つまり目において、その層の他の領域より強力な磁場を発生させることができる。ある例において、接続されたスパイラルは、ほぼ長方形、正方形、関係および楕円形の少なくともひとつの形状とすることができる。
【００１７】
図２Ｂは、本発明の実施例によるスパイラル型インダクタ２０−１の断面図である。図２Ｂを参照すると、スパイラル型インダクタ２０−１は、図２Ａに示されるスパイラル型インダクタ２０の線Ａ２に沿った図と類似している。図２Ｂに示されるように、スパイラル型インダクタ２０−１の導電性コイル２３は、多層基板２１の層２１１の上に形成され、導電性パス２４は層２１２の上に形成される。導電性パス２４は、ビアＶ２１，Ｖ２２を通じてコイル２３に電気的に接続されている。穴２９は、導電性コイル２３によって誘起される磁力が比較的強力な領域を貫通する。
【００１８】
図２Ｃは、本発明の別の実施例によるスパイラル型インダクタ２０−２の断面図である。図２Ｃを参照すると、スパイラル型インダクタ２０−２は、図２Ｂに示されるスパイラル型インダクタと似ているが、導電性コイル２３と導電性パス２４がそれぞれ多層基板２１の中間層２１３と２１４の上に形成されている点が異なる。破線の円は、スパイラル型インダクタ２０−２の導電性コイル２３により誘起される磁場の磁力線を示す。導電性コイル２３は、図２Ｃに示されるような円形でもよいし、別の例では長方形、多角形、楕円形のいずれでもよい。シミュレーション実験では、基板内に設けられた穴により、このような穴がない場合と比較して、スパイラル型インダクタのクオリティ・ファクタ（Ｑ値）が改善する。
【００１９】
インダクタ２０，２０−１，２０−２は、プリントされたインダクタであってもよい。多層基板２１は、プリント回路基板（ＰＣＢ）、セラミック基板および集積回路基板のいずれでもよく、これにさらに誘電層のスタックを含めることができる。また、多層基板２１は、インダクタの堅牢性を改善するために、誘電損失が比較的低い材料としてもよい。たとえば、この材料は、誘電損失接線が０．０３、さらには０．０１より小さいものとすることができる。基板２１には、いずれもＡｒｌｏｎ社（米国カリフォルニア州）から入手可能なＡｒｌｏｎ  ２５、Ａｒｌｏｎ  ＡＲ６００積層基板、ＧＩＬ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社（米国テネシー州）から入手可能なＧＭＬ１０００基板およびＩｓｏｌａ  ＵＳＡ社（米国アリゾナ州）から入手可能なＧｉｇａｖｅｒ２１０基板がある。さらに、本発明の実施例において、穴２９が層内に設けられる領域は、その層の他の領域より誘電損失が少ない。
【００２０】
別の例において、穴２９には透磁性の比較的高い材料を充填し、インダクタンスを増大させてもよい。また別の例において、穴２９の側壁面を、透磁性が比較的高い材料でめっきまたは被覆してもよい。さらに別の例において、穴２９は、透磁性が比較的高い材料でめっきまたは被覆し、その後充填すれば、さらにインダクタンスを高められる。たとえば、この材料は、透磁性が１．１より大きいものとし、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のいずれかから選択できる。また別の実施例において、穴２９には銅を充填して、基板の堅牢性を改善してもよい。さらに、スパイラル型インダクタ２０，２０−１，２０−２の穴２９の断面は、ほぼ円形、三角形、長方形、多角形、楕円形の少なくともいずれかまたはその他の適当な形状とすることができる。
【００２１】
図３Ａ，３Ｂ，３Ｃは、本発明の実施例による埋め込み式のメアンダ型インダクタの略図である。図３Ａは、本発明の実施例によるメアンダ型インダクタ３０の上面図である。図３Ａを見ると、メアンダ型インダクタ３０は、多層基板３１の上に形成され、複数の巻線（番号付けされていない）を含むパターンでポート１Ｃからポート２Ｃまで蛇行して、あるいは巻いて延びるメアンダ型の導電性パス３３を備える。複数の穴３９−１，３９−２，３９−３が、メアンダ型導電性パス３３の複数の巻線により画定される領域に設けられる。特に、穴３９−１，３９−２の各々は、層の上の、磁場がその層の別の領域より強力な領域に設けられる。
【００２２】
図３Ｂは、本発明の実施例によるメアンダ型インダクタ３０−１の断面図である。図３Ｂを参照すると、メアンダ型インダクタ３０−１は、図３Ａのメアンダ型インダクタ３０の線Ａ３に沿ったものに類似している。メアンダ型インダクタ３０−１のメアンダ型導電性パス３３は、多層基板３１の層３１１の上に形成されている。点線の円は、メアンダ型インダクタ３０−１の導電性パス３３により誘起される磁場の磁力線を示す。穴３９−１，３９−２，３９−３は、伝導性パス３３により誘起される磁場が比較的強力な領域において、多層基板３１を貫通する。本発明のひとつの実施例において、穴３９−１，３９−２，３９−３が設けられる領域は、その層の他の領域より誘電損失接線が小さい領域である。
【００２３】
図３Ｃは、本発明の別の実施例によるメアンダ型インダクタ３０−２の断面図である。図３Ｃを見ると、メアンダ型インダクタ３０−２は、図３Ｂに示すメアンダ型インダクタ３０−１と同様であるが、メアンダ型インダクタ３０−２の導電性パス３３が多層基板３１の中間層３１２の中に埋め込まれている点が異なる。
【００２４】
図４Ａ，４Ｂは、本発明の実施例によるらせん型インダクタ４０の略図である。図４Ａは、本発明の実施例によるらせん型インダクタ４０の透視図である。図４Ａを見ると、らせん型インダクタ４０は、第一の層１、第二の層２、第三の層３を有する多層基板（番号付けされていない）上に形成される。らせん型インダクタ４０は、第一の層１の上に形成された第一の導電性パターン４３−１と、第二の層２の上に形成された第二の導電性パターン４３−２と、第三の層３の上に形成された第三の導電性パターン４３−３と、ポート１Ｄとポート２Ｄを備える。第一の導電性パターン４３−１は第一のビアＶ４１によって第二の導電性パターン４３−２に電気的に接続され、第二の導電性パターン４３−２は、ビアＶ４２によって第三の導電性パターン４３−３に電気的に接続されている。３つの層１，２，３と連通する穴４９を、３つの導電性パターン４３−１，４３−２，４３−３によって画定される領域に設ける。ある例において、第一、第二、第三の導電性パターン４３−１，４３−２，４３−３の各々は、円形、長方形、多角形、楕円形のひとつとすることができる。別の例において、穴が設けられる領域は、多層基板の他の領域より誘電損失接線が小さい領域である。
【００２５】
図４Ｂは、図４Ａに示すらせん型インダクタ４０の断面図である。図４Ｂを参照すると、らせん型インダクタ４０の第一の導電性パターン４３−１、第二の導電性パターン４３−２、第三の導電性パターン４３−３は、多層基板の第一の層１と第二の層２と第三の層３の各々の表面上に形成される。点線の円は、らせん型インダクタ４０の導電性パターン４３−１，４３−２，４３−３により誘起される磁場の磁力線を示す。
【００２６】
図５Ａ，５Ｂは、本発明の実施例によるインダクタの略図である。図５Ａは、メアンダ型インダクタ５０の略図である。図５Ａを参照すると、メアンダ型インダクタ５０は、図３Ａに示すメアンダ型インダクタ３０と似ているが、穴３９−１，３９−２，３９−３に加えて、少なくともひとつの穴５９−１が磁場の比較的強力な最適領域に設けられている点が異なる。少なくともひとつの穴５９−１の各々は、最適領域以外の領域に設けられたとしても、Ｑ値を改善するのに役立つ。
【００２７】
図５Ｂは、スパイラル型インダクタ５１の略図である。図５Ｂを参照すると、スパイラル型インダクタ５１は、図２Ａに示すスパイラル型インダクタ２０と似ているが、穴２９に加え、少なくともひとつの穴５９−２が磁場の比較的強力な最適領域に設けられている点が異なる。少なくともひとつの穴５９−２の各々は、最適領域以外の領域に設けられたとしても、Ｑ値を改善するのに役立つ。さらに、コイル２３は、数回巻かれ、または曲げられてもよく、少なくともひとつの穴５９−３を、この巻きまたは曲げの間の領域に設けることができる。
【００２８】
図６Ａ，６Ｂは、本発明の他の実施例によるインダクタの略図である。図６Ａは、メアンダ型インダクタ６０の略図である。図６Ａを参照すると、メアンダ型インダクタ６０は、図３Ａに示されるメアンダ型インダクタ３０と似ているが、少なくともひとつのスロット状の穴、つまりスロット穴６９−１が穴３９−１のほかに設けられている点が異なる。少なくともひとつのスロット穴６９−１は、磁場の比較的強力な最適領域に設けられる。
【００２９】
図６Ｂは、メアンダ型インダクタ６１の略図である。図６Ｂを参照すると、メアンダ型インダクタ６１は、図６Ａに示されるメアンダ型インダクタ６０と似ているが、少なくともひとつのスロット穴６９−２が少なくともひとつのスロット穴６９−１のほかに設けられている点が異なる。少なくともひとつのスロット穴６９−２は、最適領域以外の領域に設けられる。さらに、別の例において、少なくともひとつのスロット穴６９−３が設けられ、これが少なくともひとつのスロット穴６９−１に接続される。
【００３０】
図７Ａ，７Ｂは、本発明のさらに別の実施例によるインダクタの略図である。図７Ａは、スパイラル型インダクタ７０の略図である。図７Ａを参照すると、スパイラル型インダクタ７０は図２Ａに示されるスパイラル型インダクタ２０に類似しているが、少なくともひとつのスロット穴７９−１が、誘起される磁場の比較的強力な最適領域に設けられる点が異なる。
【００３１】
図７Ｂは、スパイラル型インダクタ７１の略図である。図７Ｂを参照すると、スパイラル型インダクタ７１は、図７Ａに示されるスパイラル型インダクタ７０に類似しているが、少なくともひとつのスロット穴７９−２が少なくともひとつの穴７９−１に接続され、コイル構造を形成する点が異なる。
【００３２】
図８Ａ，８Ｂ，８Ｃはそれぞれ、本発明の他の実施例によるインダクタの略図である。図８Ａは、多層または積層基板である基板のひとつの層８５の上に形成されたインダクタ８１の略図である。図８Ａを参照すると、インダクタ８１は、第一のコイル８１−１と第二のコイル８１−２を備える。穴８９は、層８５の上の、第一のコイル８１−１または第二のコイル８１−２のいずれかによって誘起される磁場が比較的強力な領域に設けられる。穴８９は、基板に設けられた貫通穴、基板内に設けられた陥凹穴、あるいは基板内に埋め込まれたビアホールとすることができる。さらに、穴８９の断面形状をスロット状、円形、三角形、長方形、多角形、楕円形の少なくともひとつとすることができる。第一のコイル８１−１を変換器の一次巻線とし、第二のコイル８１−２を変換器の二次巻線とすることができ、またその逆でもよい。この実施例において、第一のコイル８１−１の少なくとも一部と第二のコイル８１−２の少なくとも一部は、相互に互い違いになっている。
【００３３】
図８Ｂは、インダクタ８２の略図である。図８Ｂを参照すると、インダクタ８２は、図８Ａに示されるインダクタ８１と似ているが、第三のコイル８２−１と第四のコイル８２−２を有する点が異なる。第三のコイル８２−１を変換器の一次巻線とし、第四のコイル８２−２を変換器の二次巻線とすることができ、またその逆でもよい。この実施例において、第四のコイル８２−２の少なくとも一部は、第三のコイル８２−１の少なくとも一部によって囲まれる。
【００３４】
図８Ｃは、インダクタ８３の略図である。図８Ｃを参照すると、インダクタ８３は、層８５の上に形成された第五のコイル８３−１と、基板の別の層（図示せず）の上に形成された第六のコイル８３−２を有する。第五のコイル８３−１を変換器の一次巻線とし、第六のコイル８３−２を変換器の二次巻線とすることができ、またその逆でもよい。
【００３５】
本発明の代表的な例を説明する中で、本明細書は本発明の方法または工程を、特定のシーケンスのステップとして述べた。しかしながら、この方法と工程が本明細書に記された特定のステップ順序に依存しないかぎり、方法と工程は、紹介された特定のステップシーケンスに限定されない。当業者であれば理解できるように、その他のステップシーケンスも可能である。したがって、本明細書に記した特定のステップ順序は、特許請求範囲を限定するものと解釈すべきではない。さらに、本発明の方法または工程に関する特許請求範囲は、本明細書に記された順番でのステップの実行には限定されず、当業者は、シーケンスは変更でき、それも本発明の精神と範囲の中にとどまることを容易に理解できる。
【００３６】
当業者は、上記の例には、その発明性のある広い概念から逸脱することなく、変更を加えることができると理解するであろう。したがって、本発明は、開示された特定の例に限定されるのではなく、付属の特許請求範囲によって定義される本発明の精神と範囲に含まれる変更もカバーするものである。
【図面の簡単な説明】
【００３７】
【図１Ａ】先行技術におけるスパイラル型インダクタの上面図である。
【図１Ｂ】図１Ａに示されるスパイラル型インダクタの線Ａ１に沿った断面図である。
【図２Ａ】本発明の実施例によるスパイラル型インダクタの上面図である。
【図２Ｂ】本発明の実施例によるスパイラル型インダクタの断面図である。
【図２Ｃ】本発明の別の実施例によるスパイラル型インダクタの断面図である。
【図３Ａ】本発明の実施例によるメアンダ型インダクタの上面図である。
【図３Ｂ】本発明の実施例によるメタンダ型インダクタの断面図である。
【図３Ｃ】本発明の別の実施例によるメアンダ型インダクタ３０−２の断面図である。
【図４Ａ】本発明の実施例によるらせん型インダクタの透視図である。
【図４Ｂ】図４Ａに示すらせん型インダクタの断面図である。
【図５Ａ】本発明の実施例によるインダクタの略図である。
【図５Ｂ】本発明の実施例によるインダクタの略図である。
【図６Ａ】本発明の別の実施例によるインダクタの略図である。
【図６Ｂ】本発明の別の実施例によるインダクタの略図である。
【図７Ａ】本発明のまた別の実施例によるインダクタの略図である。
【図７Ｂ】本発明のまた別の実施例によるインダクタの略図である。
【図８Ａ】本発明のさらに別の実施例によるインダクタの略図ある。
【図８Ｂ】本発明のさらに別の実施例によるインダクタの略図ある。
【図８Ｃ】本発明のさらに別の実施例によるインダクタの略図ある。
【符号の説明】
【００３８】
１Ｂ，２Ｂ，１Ｃ，２Ｃ，１Ｄ，２Ｄ  ポート、２０，５１  スパイラル型インダクタ、２１，３１，７０  多層基板、２３  導電性コイル、４３  導電性パターン、２４，３３  導電性パス、２９，３９，５９，６９，７９，８９  穴、３０，５０，６０，６１  メアンダ型インダクタ、４０  らせん型インダクタ、２１１，２１２，２１３，２１４，３１１，３１２，８５  基板内の層、Ｖ２１，Ｖ２２，Ｖ４１，Ｖ４２  ビア、８１，８２，８３  インダクタ、８１−１，８１−２，８２−１，８２−２，８３−１，８３−２  コイル。
【図１Ａ】
2008193059.tif 000003
【図１Ｂ】
2008193059.tif 000004
【図２Ａ】
2008193059.tif 000005
【図２Ｂ】
2008193059.tif 000006
【図２Ｃ】
2008193059.tif 000007
【図３Ａ】
2008193059.tif 000008
【図３Ｂ】
2008193059.tif 000009
【図３Ｃ】
2008193059.tif 000010
【図４Ａ】
2008193059.tif 000011
【図４Ｂ】
2008193059.tif 000012
【図５Ａ】
2008193059.tif 000013
【図５Ｂ】
2008193059.tif 000014
【図６Ａ】
2008193059.tif 000015
【図６Ｂ】
2008193059.tif 000016
【図７Ａ】
2008193059.tif 000017
【図７Ｂ】
2008193059.tif 000018
【図８Ａ】
2008193059.tif 000019
【図８Ｂ】
2008193059.tif 000020
【図８Ｃ】
2008193059.tif 000021
【手続補正書】
【提出日】平成19年12月25日(2007.12.25)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は一般に、インダクタ装置に関し、より詳しくはＱ値が改善された埋め込み型インダクタ構造に関する。なお、本願は、２００７年２月７日出願の米国特許仮出願第６０／９００，１９９号の優先権の利益を主張する。