(57)【要約】      （修正有）【課題】半田接合部に加わる応力を緩和することができる、実装信頼性の高い半導体パッケージ基板及び半導体装置を提供する。【解決手段】半導体パッケージ基板１は、半導体素子と電気的に接続する第１の回路導体層２と、外部部品と電気的に接続するための接続端子を有する第２の回路導体層３と、第１及び第２の回路導体層２、３の間に設けられた絶縁層５と、絶縁層５を貫通し、第１の回路導体層２と第２の回路導体層３とを電気的に接続するビア６とを備え、絶縁層５が２層構造を有し、第２の回路導体層３側に設けられた第2の絶縁層５ｂのヤング率が、第１の回路導体層２側に設けられた第１の絶縁層５ａのヤング率よりも小さい。【選択図】図１
2008244311.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と電気的に接続する第１の回路導体層と、
外部部品と電気的に接続するための接続端子を有する第２の回路導体層と、
前記第１及び第２の回路導体層の間に設けられた絶縁層と、
前記絶縁層を貫通し、前記第１の回路導体層と前記第２の回路導体層とを電気的に接続するビアと
を備えた半導体パッケージ基板であって、
前記絶縁層が２層構造を有し、
前記第２の回路導体層側に設けられた第2の絶縁層のヤング率が、前記第１の回路導体層側に設けられた第１の絶縁層のヤング率よりも小さいことを特徴とする半導体パッケージ基板。
【請求項２】
前記第２の絶縁層のヤング率が５０ＭＰａ以下であることを特徴とする請求項１に記載の半導体パッケージ基板。
【請求項３】
前記第１の絶縁層が、ポリイミド系樹脂、ポリエチレン系樹脂、エポキシ系樹脂、フェノール系樹脂、アラミド系樹脂、エンジニアリングプラスチック樹脂、スーパーエンジニアリングプラスチック樹脂、及びこれらの混合物もしくは変性物から選択される１種以上の樹脂からなることを特徴とする請求項１又は請求項２に記載の半導体パッケージ基板。
【請求項４】
前記エンジニアリングプラスチック樹脂は、ポリフェニレンエーテル、ポリカーボネート、ポリアセタール、又はポリブチレンテレフタレートであり、スーパーエンジニアリングプラスチック樹脂は、ポリサルホン、ポリエーテルサルホン、ポリフェニレンサルファイド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルニトリル、又は液晶ポリマーであることを特徴とする請求項３に記載の半導体パッケージ基板。
【請求項５】
前記第２の絶縁層が、エポキシ系樹脂、アクリル系樹脂、ゴム系樹脂、シリコン系樹脂、ウレタン系樹脂、オレフィン系樹脂、及びこれらの混合物もしくは変性物から選択される１種以上の樹脂からなることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体パッケージ基板。
【請求項６】
前記第１の回路導体の前記第１の絶縁層と反対側に設けられた接着層をさらに有することを特徴とする請求項１から５のいずれか１項に記載の半導体パッケージ基板。
【請求項７】
請求項１から６のいずれかに記載の半導体パッケージ基板と、
前記半導体パッケージ基板の前記第１の回路導体層と電気的に接続した半導体素子と
を有することを特徴とする半導体装置。
【請求項８】
前記半導体素子の外部接続用金属パッドに形成された金属バンプと、前記半導体パッケージ基板の前記第１の回路導体層に形成された金属バンプとの接続により、半導体素子がフリップチップ接続されたことを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ基板及び半導体装置に関し、特に、半田接合部に加わる応力を緩和することができる、実装信頼性の高い半導体パッケージ基板及びそれを使用した半導体装置に関する。
【背景技術】
【０００２】
半導体パッケージを構成する半導体パッケージ基板として、絶縁層と、この絶縁層を挟んで設けられた２層の回路導体層とを有する２メタル回路基板が実用化されている。この２メタル回路基板は、絶縁層の片面に設けられた第１の回路導体層が、半導体チップに電気的に接続され、絶縁層の他の面に設けられた第２の回路導体層が、外部実装部材に電気的に接続される。そして、第１の回路導体層と第２の回路導体層とは、絶縁層を貫通する接続ビアによって電気的に接続される。
【０００３】
上記構成の２メタル回路基板においては、第２の回路導体層に設けられた接続端子が、半田ボールを介して、外部実装部材であるマザーボード等と半田接合される。これにより、半導体チップは、２メタル回路基板を介して、実装部材であるマザーボードに電気的に接続され、実装されることになる。
【特許文献１】（特開２００１−１５６１２１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような構成の２メタル回路基板においては、半導体チップとマザーボードとの線膨張係数の差が大きいことから、使用時の熱によって、両者の線膨張係数の差に起因する熱歪みが生じ、半田接合部において半田クラックや断線不良が発生するという問題がある。特に、近年、半導体パッケージの薄型化に対する要求が強く、半導体パッケージの構成部材である２メタル回路基板も薄くなる傾向にあることから、半導体チップとマザーボードの線膨張係数の差に起因する熱歪みを吸収し難くなってきており、半田接合部において半田クラックや断線不良が発生しやすい。このため、半田接合部に加わる応力を緩和できる構造が求められている。
【０００５】
本発明の目的は、半田接合部に加わる応力を緩和することができる、実装信頼性の高い半導体パッケージ基板及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決するための本発明の第１の態様は、半導体素子と電気的に接続する第１の回路導体層と、外部部品と電気的に接続するための接続端子を有する第２の回路導体層と、前記第１及び第２の回路導体層の間に設けられた絶縁層と、前記絶縁層を貫通し、前記第１の回路導体層と前記第２の回路導体層とを電気的に接続するビアとを備えた半導体パッケージ基板であって、前記絶縁層が２層構造を有し、前記第２の回路導体層側に設けられた第2の絶縁層のヤング率が、前記第１の回路導体層側に設けられた第１の絶縁層のヤング率よりも小さいことを特徴とする半導体パッケージ基板である。
【０００７】
本発明の第２の態様は、前記第１の態様に係る半導体パッケージ基板において、前記第２の絶縁層のヤング率が５０ＭＰａ以下であることを特徴とする。
【０００８】
本発明の第３の態様は、前記第１又は第２の態様に係る半導体パッケージ基板において、前記第１の絶縁層が、ポリイミド系樹脂、ポリエチレン系樹脂、エポキシ系樹脂、フェノール系樹脂、アラミド系樹脂、エンジニアリングプラスチック樹脂、スーパーエンジニアリングプラスチック樹脂、及びこれらの混合物もしくは変性物から選択される１種以上の樹脂からなることを特徴とする。
【０００９】
本発明の第４の態様は、前記第３の態様に係る半導体パッケージ基板において、前記エンジニアリングプラスチック樹脂は、ポリフェニレンエーテル、ポリカーボネート、ポリアセタール、又はポリブチレンテレフタレートであり、スーパーエンジニアリングプラスチック樹脂は、ポリサルホン、ポリエーテルサルホン、ポリフェニレンサルファイド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルニトリル、又は液晶ポリマーであることを特徴とする。
【００１０】
本発明の第５の態様は、前記第１から第４のいずれかの態様に係る半導体パッケージ基板において、エポキシ系樹脂、アクリル系樹脂、ゴム系樹脂、シリコン系樹脂、ウレタン系樹脂、オレフィン系樹脂、及びこれらの混合物もしくは変性物から選択される１種以上の樹脂からなることを特徴とする。
【００１１】
本発明の第６の態様は、前記第１から第５の態様のいずれかに係る半導体パッケージ基板において、前記第１の回路導体の前記第１の絶縁層と反対側に設けられた接着層をさらに有することを特徴とする。
【００１２】
本発明の第７の態様は、前記第１から第６の態様のいずれかに係る半導体パッケージ基板と、前記半導体パッケージ基板の前記第１の回路導体層と電気的に接続した半導体素子とを有することを特徴とする半導体装置である。
【００１３】
本発明の第８の態様は、前記第７の態様に係る半導体装置において、前記半導体素子の外部接続用金属パッドに形成された金属バンプと、前記半導体パッケージ基板の前記第１の回路導体層に形成された金属バンプとの接続により、半導体素子がフリップチップ接続されたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、第１及び第２の回路導体層の間に介在する絶縁層が２層構造を有し、且つ、外部部品に近い側の第２の絶縁層のヤング率が、半導体素子に近い側の第１の絶縁層のヤング率よりも小さいので、使用時の半導体素子と外部部品の線膨張係数の差に起因する熱歪みを、比較的柔らかい第２の絶縁層が撓むことによって吸収することができる。したがって、第２の回路導体層に形成された接続端子と外部部品との接合部である半田接合部に加わる応力を緩和することができ、実装信頼性を向上させることが可能になる。しかも、第１の絶縁層については、第２の絶縁層よりもヤング率が高く、一定以上の硬さが確保されているので、第１の絶縁層によって、半導体パッケージ基板の構造を保持することができる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
図１は、本発明の半導体パッケージ基板の一実施形態を示す断面図である。
【００１６】
半導体パッケージ基板１は、半導体チップと電気的に接続する第１の回路導体層２と、外部部品と電気的に接続するための接続端子部４を有する第２の回路導体層３と、第１の回路導体層２と第２の回路導体層３との間に設けられた絶縁層５と、絶縁層５を貫通し、第１の回路導体層２と第２の回路導体層３とを電気的に接続するビア６とを備えている。なお、図中符号７は、半導体チップと接続するための金属バンプを示し、符号8は、ソルダーレジストを示す。
【００１７】
絶縁層５は、第１の回路導体層２側に設けられた第１の絶縁層５ａと、第２の回路導体層３側に設けられた第2の絶縁層５ｂとからなる２層構造であり、第２の絶縁層５ｂは、第１の絶縁層よりも小さいヤング率を有する。これにより、使用時の半導体素子と外部部品の線膨張係数の差に起因する熱歪みを、比較的柔らかい第２の絶縁層５ｂが撓むことによって吸収することができ、第２の回路導体層３に形成された接続端子部４と図示しない外部部品との接合部である半田接合部に加わる応力を緩和することができる。また、第１の絶縁層５ａは、第２の絶縁層５ｂよりもヤング率が高く、一定以上の硬さが確保されているので、第１の絶縁層によって、半導体パッケージ基板の構造を保持することができる。
【００１８】
第２の絶縁層５ｂのヤング率としては、５０ＭＰａ以下が好ましい。このような範囲のヤング率を有することで、上記のように、使用時の半導体素子と外部部品の線膨張率の差に起因する熱歪みを吸収することが可能となる。
【００１９】
第２の絶縁層５ｂを構成する材料としては、エポキシ樹脂、アクリル樹脂、ゴム系樹脂、シリコン系樹脂、ウレタン系樹脂、オレフィン系樹脂、及びこれらの混合物もしくは変性物から選択される１種以上の樹脂を用いることができる。
第２の絶縁層５ｂの厚さは、特に制限はないが、応力緩和の効果を大きく発現するには１０μｍ以上が望ましい。
【００２０】
第１の絶縁層５ａのヤング率は特に限定されないが、第１の絶縁層５ａが半導体パッケージ基板１の構造を保持可能な硬さを有するように設定すればよい。
【００２１】
第１の絶縁層５ａを構成する材料としては、ポリイミド系樹脂、ポリエチレン系樹脂、エポキシ系樹脂、フェノール系樹脂、アラミド系樹脂、エンジニアリングプラスチック樹脂、スーパーエンジニアリングプラスチック樹脂、及びこれらの混合物もしくは変性物から選択される１種以上の樹脂を用いることができる。
前記エンジニアリングプラスチック樹脂としては、ポリフェニレンエーテル（ＰＰＥ）、ポリカーボネート（ＰＣ）、ポリアセタール（ＰＯＭ）、又はポリブチレンテレフタレート（ＰＢＴ）等が挙げられる。
また、前記スーパーエンジニアリングプラスチック樹脂としては、ポリサルホン（ＰＳＦ）、ポリエーテルサルホン（ＰＥＳ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルニトリル（ＰＥＮ）、又は液晶ポリマー等を挙げることができる。
【００２２】
第１の絶縁層５ａの厚さは、特に制限はないが絶縁性の点を鑑みると１０μｍ以上（５ｂの層と合わせて２０μｍ以上）が望ましい。
【００２３】
前記第１の回路導体層を構成する材料としては、一般的にＣｕが用いられることが多いが、電気信号を伝える性能を有していれば特に制限はなく、Ａｌ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｆｅ、ステンレス等の金属及び合金を単層または積層したものを使用しても問題はない。
また、第１の回路導体層の厚さは特に制限はないが、例えば４．５〜３５μｍの範囲に設定される。
【００２４】
前記第２の回路導体層を構成する材料としては、第１の回路導体層と同様に一般的にＣｕが用いられることが多いが、電気信号を伝える性能を有していれば特に制限はなく、Ａｌ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｆｅ、ステンレス等の金属及び合金を単層また、例えばＮｉＣｒ層などのバリアメタル層、Ｃｕシード層、及びＣｕメッキ層の積層構造であってもよい。
また、第２の回路導体層の厚さは特に制限はないが、例えば４．５〜３５μｍの範囲に設定される。
【００２５】
次に、図２を参照して、本発明の半導体パッケージ基板の製造方法の一例について説明する。
図２は、本発明の半導体パッケージの製造工程を示す断面図である。
【００２６】
まず、図２（ａ）に示すように、第１の絶縁層５ａの片面に、第１の回路導体層２を形成する。
【００２７】
次に、図２（ｂ）に示すように、第１の絶縁層５ａの、第１の回路導体層２が形成された面とは反対の面に、硬化後のヤング率が第１の絶縁層５ａよりも小さくなる樹脂積層し、加熱硬化して、第２の絶縁層５ｂを形成する。
【００２８】
次に、図２（ｃ）に示すように、第１の絶縁層５ａ及び第２の絶縁層５ｂを貫通し、第１の回路導体層２と第２の回路導体層３とを電気的に接続するためのビアを形成するための孔２０を形成する。
【００２９】
次に、図２（ｄ）に示すように、第２の絶縁層５ｂの表面及び孔２０内部に、第２の回路導体層３を形成する。
【００３０】
次に、図２（ｅ）に示すように、第１の回路導体層２上の所定の位置に、半導体チップとの接続用の、例えばＳｎＡｇからなるビア７を形成する。その後、図２（ｆ）に示すように、第１の回路導体層２及び第２の回路導体層３を、フォトリソグラフィー技術とエッチングプロセスを用いてパターニングする。
【００３１】
以上のような工程により、本実施形態の半導体パッケージ基板が形成される。
【００３２】
次に、図３を用いて、本発明の半導体パッケージ基板を用いた半導体装置について説明する。
図３は、本発明の半導体装置の製造工程を示す断面図である。
【００３３】
まず、図３（ａ）に示すように、半導体パッケージ基板の第２の回路導体層３表面の、外部部品と電気的に接続するための接続端子部４となる領域の除いた部分に、ソルダーレジスト８を形成する。
【００３４】
次に、図３（ｂ）に示すように、第１の回路導体層２上に、半導体チップを接着するための絶縁性樹脂からなる接着層３０を形成する。
【００３５】
次に、図３（ｃ）に示すように、例えばＡｕからなるスタッドバンプ４１が形成された半導体チップ４０を、接着層３０に押圧し、半導体パッケージ基板に接着固定する。このとき、第１の回路導体層２に形成されたバンプ７と、半導体チップ側のスタッドバンプ４１とが接合（フリップチップ接合）することにより、半導体チップ４０と第１の回路導体層２とが電気的に接続される。
【００３６】
以上のような工程により、本実施形態の半導体装置が得られる。
半導体装置は、その後、図３（ｄ）に示すように、半導体パッケージ基板の接続端子部４上に形成された半田ボール４２を介して、マザーボードに接続され、実装される。
【００３７】
本実施形態によれば、上述したように、比較的ヤング率の高い第１の絶縁層５ａで半導体パッケージ基板の構造を保持しつつ、比較的ヤング率の高い第２の絶縁層５ｂで使用時の半導体チップ４０とマザーボードの線膨張係数の差に起因する熱歪みを吸収することができるので、実装信頼性を向上させることができる。
【００３８】
図４に、絶縁層２のヤング率と、半導体装置とマザーボードとを接続する半田ボール部に掛かる最大歪みとの関係を、シミュレーションにより求めた結果を示す。シミュレーション結果からも明らかなように、絶縁層２のヤング率が５０ＭＰａ以下であると半田ボールの歪み量が著しく低減し、信頼性に大きな効果があることがわかる。
【００３９】
次に、本発明の効果を確認した実験結果について説明する。
（実施例１）
硬化後のヤング率が１６６０ＭＰａである新日鉄化学社製ポリイミドフィルムＳＰＢ−Ａ（第１の絶縁層）の片面に、直接、古河サーキットフォイル社製Ｆ２-ＷＳ電解Ｃｕ箔層（第１の回路導体層）を形成した２層ＣＣＬ（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）材料を準備した。ポリイミドフィルムの厚さは３５μｍであり、Ｃｕ層の厚さは１２μｍである。
次に、ポリイミドフィルムの他面に、硬化後のヤング率が１５ＭＰａであるフィルム状のエポキシ樹脂層（第２の絶縁層：ソニーケミカル＆インフォメーションデバイス社製Ｄ３４３０）２２μｍをラミネートした。エポキシ樹脂層を１５０℃で６０分加熱硬化した後、炭酸ガスレーザーを用いて所定の位置にブラインドホールを形成し、過マンガン酸系の薬剤を用いてブラインドホール底部のスミアを除去した。
次に、スパッタリング法により、２０ｎｍのＮｉＣｒ層及び２０ｎｍのＣｕシード層を順次形成した後、電解Ｃｕメッキにて厚み１２μｍのＣｕ層を形成した（積層構造である第２の回路導体層）。その後、両面のＣｕ層に一般的なフォトリソグラフィー技術とエッチングプロセスを用いて回路パターンを形成し、実施例１の半導体パッケージ基板を得た。
【００４０】
（実施例２）
実施例１のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が５０ＭＰａであるフィルム状エポキシ樹脂層（第２の絶縁層：日立化成ポリマー製ハイボン１０−８０８）２５μｍをラミネートしたこと以外は実施例１と同様にして、実施例２の半導体パッケージ基板を得た。
【００４１】
（比較例１）
実施例１のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が５００ＭＰａであるフィルム状エポキシ樹脂層（第２の絶縁層：日東電工社製Ｂ−ＥＬ１０）２５μｍをラミネートしたこと以外は実施例１と同様にして、比較例１の半導体パッケージ基板を得た。
【００４２】
（比較例２）
実施例１のフィルム状エポキシ樹脂層に代えて、硬化後のヤング率が１００ＭＰａであるフィルム状に作成したシリコン系ゴムで変性したエポキシ樹脂層２５μｍをラミネートしたこと以外は実施例１と同様にして、比較例２の半導体パッケージ基板を得た。
【００４３】
実施例１、２及び比較例１、２で作成した半導体パッケージ基板に、半導体チップを接着するための接着層を形成した後、Ａｕからなるスタッドバンプが形成された半導体チップ４０を、接着層に押圧して、半導体パッケージ基板に接着固定するとともに、半導体パッケージ基板側のバンプと、半導体チップ側のスタッドバンプ４１とを接合した。更に、各半導体パッケージ基板の接続端子部上に半田ボール形成し、この半田ボールを介して、マザーボードに接続させることでデイジーチェーン回路を形成して、実施例１、２及び比較例１、２について、それぞれ試験用サンプルを得た。
【００４４】
以上にようにして作製された試験サンプル（各サンプル数Ｎ＝２２）を用いて、−４０℃〜＋１２５℃（各７分保持）、サイクル数１０００の条件で、温度サイクル試験を行った。そして、温度サイクル試験において、デイジーチェーン回路の抵抗値から、半導体パッケージ基板Ａ〜Ｃの各回路導体層の破断の有無をモニターした。結果を表１に示す。
【００４５】
【表１】
2008244311.tif 000003
【図面の簡単な説明】
【００４６】
【図１】図１は、本発明の実施形態に係る半導体パッケージ基板を示す断面図である。
【図２】図２は、本発明の実施形態に係る半導体パッケージ基板の製造工程を示す断面図である。
【図３】図３は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】図４は、絶縁層のヤング率と半田ボール部に掛かる最大歪みとの関係を求めたシミュレーション結果である。
【符号の説明】
【００４７】
１：半導体パッケージ基板
２：第１の回路導体層
３：第２の回路導体層
４：接続端子部
５：絶縁層
５ａ：第１の絶縁層
５ｂ：第２の絶縁層
６：ビア
７：金属バンプ
８：ソルダーレジスト
２０：ビア形成用孔
３０：接着層
４０：半導体チップ
４１：スタッドバンプ
４２：半田ボール
【図１】
2008244311.tif 000004
【図２】
2008244311.tif 000005
【図３】
2008244311.tif 000006
【図４】
2008244311.tif 000007