(57)【要約】      （修正有）【課題】トランジスタとキャパシタとを備える半導体装置に関し、好適なコンタクト加工を実現する手法の提供。【解決手段】ゲート絶縁膜１３１と、電極層１２３Ａから形成されたゲート電極１３２とを含むトランジスタと、前記電極層から形成された第１のキャパシタ電極１４１と、前記第１のキャパシタ電極上に形成された第１のキャパシタ絶縁膜と、前記第１のキャパシタ絶縁膜上に形成された第２のキャパシタ電極１４３と、前記第２のキャパシタ電極上に形成された第２のキャパシタ絶縁膜と、前記第２のキャパシタ絶縁膜上に形成された第３のキャパシタ電極１４５とを含むキャパシタと、前記トランジスタ用のコンタクトプラグ２０１と、前記第１のキャパシタ電極用のコンタクトプラグ２０２と、前記第２のキャパシタ電極用のコンタクトプラグ２０３と、前記第３のキャパシタ電極とに接している配線パターン２１１とを備えることを特徴とする半導体装置。【選択図】図１
2008205121.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の絶縁膜を堆積し；
前記第１の絶縁膜上に第１の電極層を堆積し；
前記第１の電極層上に第２の絶縁膜を堆積し；
前記第２の絶縁膜上に第２の電極層を堆積し；
前記第２の電極層上に第３の絶縁膜を堆積し；
前記第３の絶縁膜上に第３の電極層を堆積し；
前記第１乃至第３の絶縁膜と前記第１乃至第３の電極層とを加工して、
前記第１の絶縁膜から形成されたゲート絶縁膜と、
前記第１の電極層から形成されたゲート電極と、
を含むトランジスタと、
前記第１の電極層から形成された第１のキャパシタ電極と、
前記第２の絶縁膜から形成された第１のキャパシタ絶縁膜と、
前記第２の電極層から形成された第２のキャパシタ電極と、
前記第３の絶縁膜から形成された第２のキャパシタ絶縁膜と、
前記第３の電極層から形成された第３のキャパシタ電極と、
を含むキャパシタとを形成し；
前記トランジスタと前記キャパシタとを覆う層間絶縁膜を堆積し；
前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとを、前記層間絶縁膜に形成し；
前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとにコンタクトプラグ材料を埋め込み；
前記コンタクトプラグ材料を平坦化して、前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグとを形成すると共に、前記第３のキャパシタ電極を露出させ；
前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグと、前記第３のキャパシタ電極とを覆う配線層を堆積し；
前記配線層を加工して、前記配線層から形成された配線パターンを形成することを特徴とする半導体装置の製造方法。
【請求項２】
基板上に第１の絶縁膜を堆積し；
前記第１の絶縁膜上に第１の電極層を堆積し；
前記第１の電極層上に第２の絶縁膜を堆積し；
前記第２の絶縁膜上に第２の電極層を堆積し；
前記第２の電極層上に第３の絶縁膜を堆積し；
前記第３の絶縁膜上に第３の電極層を堆積し；
前記第１乃至第３の絶縁膜と前記第１乃至第３の電極層とを加工して、
前記第１の絶縁膜から形成されたゲート絶縁膜と、
前記第１の電極層から形成されたゲート電極と、
を含むトランジスタと、
前記第１の電極層から形成された第１のキャパシタ電極と、
前記第２の絶縁膜から形成された第１のキャパシタ絶縁膜と、
前記第２の電極層から形成された第２のキャパシタ電極と、
前記第３の絶縁膜から形成された第２のキャパシタ絶縁膜と、
前記第３の電極層から形成された第３のキャパシタ電極と、
を含むキャパシタとを形成し；
前記トランジスタと前記キャパシタとを覆う第１の層間絶縁膜を堆積し；
前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとを、前記第１の層間絶縁膜に形成し；
前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとにコンタクトプラグ材料を埋め込み；
前記コンタクトプラグ材料を平坦化して、前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグとを形成し；
前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグとを覆う第２の層間絶縁膜を堆積し；
前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグと、前記第３のキャパシタ電極とを露出させる配線溝パターンを、前記第２の層間絶縁膜に形成し；
前記配線溝パターンに配線材料を埋め込み；
前記配線材料を平坦化して、前記配線材料から形成された配線パターンを形成することを特徴とする半導体装置の製造方法。
【請求項３】
基板上に第１の絶縁膜を堆積し；
前記第１の絶縁膜上に第１の電極層を堆積し；
前記第１の電極層上に第２の絶縁膜を堆積し；
前記第２の絶縁膜上に第２の電極層を堆積し；
前記第２の電極層上に第３の絶縁膜を堆積し；
前記第３の絶縁膜上に第３の電極層を堆積し；
前記第１乃至第３の絶縁膜と前記第１乃至第３の電極層とを加工して、
前記第１の絶縁膜から形成されたゲート絶縁膜と、
前記第１の電極層から形成されたゲート電極と、
を含むトランジスタと、
前記第１の電極層から形成された第１のキャパシタ電極と、
前記第２の絶縁膜から形成された第１のキャパシタ絶縁膜と、
前記第２の電極層から形成された第２のキャパシタ電極と、
前記第３の絶縁膜から形成された第２のキャパシタ絶縁膜と、
前記第３の電極層から形成された第３のキャパシタ電極と、
を含むキャパシタとを形成し；
前記トランジスタと前記キャパシタとを覆う１層以上の層間絶縁膜を堆積し；
前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとを、前記層間絶縁膜に形成し；
前記第３のキャパシタ電極を露出させる配線溝パターンを、前記層間絶縁膜に形成し；
前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールと、前記配線溝パターンとに配線材料を埋め込み；
前記配線材料を平坦化して、前記配線材料から形成された配線パターンを形成することを特徴とする半導体装置の製造方法。
【請求項４】
基板上に堆積された絶縁膜から形成されたゲート絶縁膜と、
前記絶縁膜上に堆積された電極層から形成されたゲート電極と、
を含むトランジスタと；
前記電極層から形成された第１のキャパシタ電極と、
前記第１のキャパシタ電極上に形成された第１のキャパシタ絶縁膜と、
前記第１のキャパシタ絶縁膜上に形成された第２のキャパシタ電極と、
前記第２のキャパシタ電極上に形成された第２のキャパシタ絶縁膜と、
前記第２のキャパシタ絶縁膜上に形成された第３のキャパシタ電極と、
を含むキャパシタと；
前記トランジスタ用のコンタクトプラグと；
前記第１のキャパシタ電極用のコンタクトプラグと；
前記第２のキャパシタ電極用のコンタクトプラグと；
前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグと、前記第３のキャパシタ電極とに接している配線パターンとを備えることを特徴とする半導体装置。
【請求項５】
基板上に堆積された絶縁膜から形成されたゲート絶縁膜と、
前記絶縁膜上に堆積された電極層から形成されたゲート電極と、
を含むトランジスタと；
前記電極層から形成された第１のキャパシタ電極と、
前記第１のキャパシタ電極上に形成された第１のキャパシタ絶縁膜と、
前記第１のキャパシタ絶縁膜上に形成された第２のキャパシタ電極と、
前記第２のキャパシタ電極上に形成された第２のキャパシタ絶縁膜と、
前記第２のキャパシタ絶縁膜上に形成された第３のキャパシタ電極と、
を含むキャパシタと；
前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグとを兼ねており、前記第３のキャパシタ電極に接している配線パターンとを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
トランジスタとキャパシタとを同一基板上に混載する場合、コンタクト加工の困難性が問題となる事が多い（特許文献１）。トランジスタ用のコンタクトホールのアスペクト差とキャパシタ用のコンタクトホールのアスペクト差が、大きく異なる事が多いからである。両者間のアスペクト差の開きが大きい場合、これらのコンタクトホールを同時に加工するのは困難であり、これらのコンタクトホールは別々に加工する必要がある。しかし、このようなコンタクト加工は、半導体製造プロセスのＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）を悪化させてしまう。
【０００３】
キャパシタの高さが増せば増すほど、両者間のアスペクト差の開きは大きくなる。そのため、キャパシタの高さが増せば増すほど、トランジスタ用のコンタクトホールとキャパシタ用のコンタクトホールの同時加工は困難になる。
【特許文献１】特開２０００−３５７７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、トランジスタとキャパシタとを備える半導体装置及びその製造方法に関し、好適なコンタクト加工を実現するための手法を提案することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の実施例は例えば、基板上に第１の絶縁膜を堆積し、前記第１の絶縁膜上に第１の電極層を堆積し、前記第１の電極層上に第２の絶縁膜を堆積し、前記第２の絶縁膜上に第２の電極層を堆積し、前記第２の電極層上に第３の絶縁膜を堆積し、前記第３の絶縁膜上に第３の電極層を堆積し、前記第１乃至第３の絶縁膜と前記第１乃至第３の電極層とを加工して、前記第１の絶縁膜から形成されたゲート絶縁膜と、前記第１の電極層から形成されたゲート電極と、を含むトランジスタと、前記第１の電極層から形成された第１のキャパシタ電極と、前記第２の絶縁膜から形成された第１のキャパシタ絶縁膜と、前記第２の電極層から形成された第２のキャパシタ電極と、前記第３の絶縁膜から形成された第２のキャパシタ絶縁膜と、前記第３の電極層から形成された第３のキャパシタ電極と、を含むキャパシタとを形成し、前記トランジスタと前記キャパシタとを覆う層間絶縁膜を堆積し、前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとを、前記層間絶縁膜に形成し、前記トランジスタ用のコンタクトホールと、前記第１のキャパシタ電極用のコンタクトホールと、前記第２のキャパシタ電極用のコンタクトホールとにコンタクトプラグ材料を埋め込み、前記コンタクトプラグ材料を平坦化して、前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグとを形成すると共に、前記第３のキャパシタ電極を露出させ、前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグと、前記第３のキャパシタ電極とを覆う配線層を堆積し、前記配線層を加工して、前記配線層から形成された配線パターンを形成することを特徴とする半導体装置の製造方法に係る。
【０００６】
本発明の実施例は例えば、基板上に堆積された絶縁膜から形成されたゲート絶縁膜と、前記絶縁膜上に堆積された電極層から形成されたゲート電極と、を含むトランジスタと、前記電極層から形成された第１のキャパシタ電極と、前記第１のキャパシタ電極上に形成された第１のキャパシタ絶縁膜と、前記第１のキャパシタ絶縁膜上に形成された第２のキャパシタ電極と、前記第２のキャパシタ電極上に形成された第２のキャパシタ絶縁膜と、前記第２のキャパシタ絶縁膜上に形成された第３のキャパシタ電極と、を含むキャパシタと、前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグと、前記トランジスタ用のコンタクトプラグと、前記第１のキャパシタ電極用のコンタクトプラグと、前記第２のキャパシタ電極用のコンタクトプラグと、前記第３のキャパシタ電極とに接している配線パターンとを備えることを特徴とする半導体装置に係る。
【発明の効果】
【０００７】
本発明は、トランジスタとキャパシタとを備える半導体装置及びその製造方法に関し、好適なコンタクト加工を実現するための手法を提案するものである。
【発明を実施するための最良の形態】
【０００８】
（第１実施例）
図１は、第１実施例の半導体装置１０１の側方断面図である。図１の半導体装置１０１は、ＭＯＳＦＥＴであるトランジスタ１１１と、占有面積を抑制するよう、３層のキャパシタ電極層と２層のキャパシタ絶縁膜からなるキャパシタ１１２とを備える。
【０００９】
半導体装置１０１は、基板１２１と、基板１２１上に堆積された第１の絶縁膜１２２Ａと、第１の絶縁膜１２２Ａ上に堆積された第１の電極層１２３Ａと、第１の電極層１２３Ａ上に堆積された第２の絶縁膜１２２Ｂと、第２の絶縁膜１２２Ｂ上に堆積された第２の電極層１２３Ｂと、第２の電極層１２３Ｂ上に堆積された第３の絶縁膜１２２Ｃと、第３の絶縁膜１２２Ｃ上に堆積された第３の電極層１２３Ｃとを備える。
【００１０】
基板１２１はここでは、半導体基板、具体的には、シリコン基板である。第１の絶縁膜１２２Ａはここでは、シリコン酸化膜である。第２及び第３の絶縁膜１２２Ｂ及びＣはここではそれぞれ、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる３層膜である。第１乃至第３の電極層１２３Ａ乃至Ｃはここではそれぞれ、ポリシリコン層又はメタル層である。
【００１１】
トランジスタ１１１は、第１の絶縁膜１２２Ａから形成されたゲート絶縁膜１３１と、第１の電極層１２３Ａから形成されたゲート電極１３２とを含んでいる。キャパシタ１１２は、第１の電極層１２３Ａから形成された第１のキャパシタ電極１４１と、第２の絶縁膜１２２Ｂから形成された第１のキャパシタ絶縁膜１４２と、第２の電極層１２３Ｂから形成された第２のキャパシタ電極１４３と、第３の絶縁膜１２２Ｃから形成された第２のキャパシタ絶縁膜１４４と、第３の電極層１２３Ｃから形成された第３のキャパシタ電極１４５とを含んでいる。
【００１２】
半導体装置１０１は更に、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３とを具備する。半導体装置１０１は更に、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３と、第３のキャパシタ電極１４５とに接している配線パターン２１１を具備する。配線パターン２１１は、コンタクトプラグ２０１に接している配線パターン２１１Ｘと、コンタクトプラグ２０２と第３のキャパシタ電極１４５とに接している配線パターン２１１Ｙと、コンタクトプラグ２０３に接している配線パターン２１１Ｚとを含む。
【００１３】
コンタクトプラグ２０１，２０２，２０３はここでは、底面及び側壁側から３層の積層構造（Ｔｉ層／ＴｉＮ層／Ｗ層）となっている。Ｔｉ層はそれぞれ２０１Ａ，２０２Ａ，２０３Ａで示し、ＴｉＮ層はそれぞれ２０１Ｂ，２０２Ｂ，２０３Ｂで示し、Ｗ層はそれぞれ２０１Ｃ，２０２Ｃ，２０３Ｃで示す。配線パターン２１１Ｘ乃至Ｚはここでは、底面側から３層の積層構造（第１のバリアメタル層／メタル層／第２のバリアメタル層）となっている。第１のバリアメタル層はそれぞれ２１１ＸＡ，２１１ＹＡ，２１１ＺＡで示し、メタル層はそれぞれ２１１ＸＢ，２１１ＹＢ，２１１ＺＢで示し、第２のバリアメタル層はそれぞれ２１１ＸＣ，２１１ＹＣ，２１１ＺＣで示す。第１のバリアメタル層はここでは、ＴｉＮ層である。メタル層はここでは、Ａｌ層（アルミニウム層）である。第２のバリアメタル層はここでは、ＴｉＮ層である。
【００１４】
第１のキャパシタ電極１４１と第３のキャパシタ電極１４５は共に、キャパシタ１１２の一方の電極を構成しており、第２のキャパシタ電極１４３は、キャパシタ１１２の他方の電極を構成している。第１のキャパシタ電極１４１には、配線パターン２１１Ｙからコンタクトプラグ２０２を介して電位が供給される。第２のキャパシタ電極１４３には、配線パターン２１１Ｚからコンタクトプラグ２０３を介して電位が供給される。第３のキャパシタ電極１４５には、配線パターン２１１Ｙから直接電位が供給される。第１のキャパシタ電極１４１と第３のキャパシタ電極１４５には、配線パターン２１１Ｙから同電位が供給される。
【００１５】
図２Ａ乃至Ｈは、第１実施例の半導体装置１０１の製造工程図である。
【００１６】
先ず、シリコン基板である基板１２１上に、素子分離層１５１を形成する。素子分離層１５１はここでは、シリコン酸化物からなるＳＴＩ層である。次に、Ｎ型ＭＯＳ領域にＢイオンを注入し、Ｐ型ＭＯＳ領域にＰイオンを注入する。これにより、基板１２１内に、Ｐ型ウェル１６１ＰとＮ型ウェル１６１Ｎとが形成される（図２Ａ）。
【００１７】
次に、シリコン酸化物からなる第１の絶縁膜１２２Ａを、基板１２１上に堆積し、ポリシリコンからなる第１の電極層１２３Ａを、第１の絶縁膜１２２Ａ上に堆積する。次に、リソグラフィーによりレジストマスクをパターニングし、イオン注入により第１の電極層１２３Ａにリンをドープする。これにより、後に形成される第１のキャパシタ電極の電極抵抗の値が調整される（図２Ｂ）。
【００１８】
次に、順次堆積されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる第２の絶縁膜１２２Ｂを、第１の電極層１２３Ａ上に形成し、ポリシリコンからなる第２の電極層１２３Ｂを、第２の絶縁膜１２２Ｂ上に堆積する。次に、リソグラフィーによりレジストマスクをパターニングし、イオン注入により第２の電極層１２３Ｂにリンをドープする。これにより、後に形成される第２のキャパシタ電極の電極抵抗の値が調整される（図２Ｂ）。
【００１９】
次に、順次堆積されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる第３の絶縁膜１２２Ｃを、第２の電極層１２３Ｂ上に形成し、ポリシリコンからなる第３の電極層１２３Ｃを、第３の絶縁膜１２２Ｃ上に堆積する。次に、リソグラフィーによりレジストマスクをパターニングし、イオン注入により第３の電極層１２３Ｃにリンをドープする。これにより、後に形成される第２のキャパシタ電極の電極抵抗の値が調整される（図２Ｂ）。
【００２０】
次に、リソグラフィー及び異方性エッチングによって、第３の電極層１２３Ｃをパターニングする。これにより、第３の電極層１２３Ｃが加工され、第３の電極層１２３Ｃから第３のキャパシタ電極１４５が形成される。次に、ＨＦ系薬液と燐酸とを用いたウェットエッチングにより、露出している第３の絶縁膜１２２Ｃを除去する。これにより、第３の絶縁膜１２２Ｃが加工され、第２のキャパシタ絶縁膜１４４が形成される（図２Ｃ）。
【００２１】
次に、リソグラフィー及び異方性エッチングによって、第２の電極層１２３Ｂをパターニングする。これにより、第２の電極層１２３Ｂが加工され、第２の電極層１２３Ｂから第２のキャパシタ電極１４３が形成される。次に、ＨＦ系薬液と燐酸とを用いたウェットエッチングにより、露出している第２の絶縁膜１２２Ｂを除去する。これにより、第２の絶縁膜１２２Ｂが加工され、第１のキャパシタ絶縁膜１４２が形成される（図２Ｃ）。
【００２２】
次に、リソグラフィー及び異方性エッチングによって、第１の電極層１２３Ａをパターニングする。これにより、第１の電極層１２３Ａが加工され、第１の電極層１２３Ａから第１のキャパシタ電極１４１とゲート電極１３２とが形成される。次に、ＨＦ系薬液を用いたウェットエッチングにより、露出している第１の絶縁膜１２２Ａを除去する。これにより、第１の絶縁膜１２２Ａが加工され、ゲート絶縁膜１３１が形成される（図２Ｄ）。
【００２３】
以上によって、トランジスタ１１１がウェル１６１上に形成され、キャパシタ１１２が素子分離層１５１上に形成される。図２Ｄでは、Ｐウェル１６１Ｐ上にＰ型ＭＯＳＦＥＴが形成されており、Ｎウェル１６１Ｎ上にＮ型ＭＯＳＦＥＴが形成されている。
【００２４】
次に、ゲート電極１３２をマスクとするイオン注入により、ウェル１６１内に不純物を導入する。次に、ＲＴＰ技術を利用したアニーリングにより、ウェル１６１内にエクステンション拡散層１６２を形成する。次に、シリコン窒化膜を堆積し、シリコン窒化膜からなるサイドウォールスペーサ１５２をゲート電極１３２の側壁に形成する。次に、ゲート電極１３２とサイドウォールスペーサ１５２とをマスクとするイオン注入により、ウェル１６１内に不純物を導入する。次に、ＲＴＰ技術を利用したアニーリングにより、ウェル１６１内にソースドレイン拡散層１６３を形成する（図２Ｅ）。
【００２５】
次に、ＨＦ系薬液を用いたウェットエッチングにより、ソースドレイン拡散層１６３とゲート電極１３２と第１のキャパシタ電極１４１と第２のキャパシタ電極１４３と第３のキャパシタ電極１４５とを露出させる。次に、これらの露出面上にコバルト等の金属膜を堆積し、これらの露出面と金属膜との反応が起こる温度でアニールを行う。これにより、ソースドレイン拡散層１６３とゲート電極１３２と第１のキャパシタ電極１４１と第２のキャパシタ電極１４３と第３のキャパシタ電極１４５の表面に、金属シリサイド膜１５３が自己整合的に形成させる（図２Ｆ）。
【００２６】
次に、シリコン窒化物からなるエッチストッパ膜３０１とシリコン酸化物からなる層間絶縁膜３１１を、全面に順次堆積する。これにより、トランジスタ１１１及びキャパシタ１１２が、エッチストッパ膜３０１及び層間絶縁膜３１１で覆われる。次に、層間絶縁膜３１１をＣＭＰ（化学機械研磨）により平坦化する。次に、リソグラフィー及び異方性エッチングにより、トランジスタ１１１用のコンタクトホールＨと、第１のキャパシタ電極１４１用のコンタクトホールＨ１と、第２のキャパシタ電極１４３用のコンタクトホールＨ２とを、層間絶縁膜３１１に同時に形成する。該異方性エッチングは、エッチストッパ膜３０１が露出するまで継続される。次に、異方性エッチングにより、コンタクトホールＨ、Ｈ１、及びＨ２内に露出しているエッチストッパ膜３０１を除去する。該異方性エッチングは、金属シリサイド膜１５３が露出するまで継続される。これにより、コンタクトホールＨ、Ｈ１、及びＨ２が完成する（図２Ｇ）。
【００２７】
次に、トランジスタ１１１用のコンタクトホールＨと、第１のキャパシタ電極１４１用のコンタクトホールＨ１と、第２のキャパシタ電極１４３用のコンタクトホールＨ２とにコンタクトプラグ材料を埋め込む。当該コンタクトプラグ材料は、スパッタリングにより堆積されたＴｉ層と、ＣＶＤにより堆積されたＴｉＮ層と、ＣＶＤにより堆積されたＷ層からなる３層構造となっている。次に、当該コンタクトプラグ材料をＣＭＰにより平坦化する。これにより、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３とが形成されると共に、第３のキャパシタ電極１４５（具体的には第３のキャパシタ電極１４５の金属シリサイド膜１５３）が露出する（図２Ｈ）。
【００２８】
なお、第３のキャパシタ電極１４５の表面に、ここでは金属シリサイド膜１５３が形成されているとするが、金属シリサイド膜１５３が形成されていなくても構わない。第３のキャパシタ電極１４５を構成するポリシリコンのＣＭＰ研磨速度は、層間絶縁膜３１１を構成するシリコン酸化物のＣＭＰ研磨速度よりも遅いからである。
【００２９】
次に、配線層を全面に堆積する。これにより、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３と、第３のキャパシタ電極１４５とが、当該配線層で覆われる。当該配線層は、ＣＶＤにより堆積された第１のＴｉＮ層と、スパッタリングにより堆積されたＡｌ層と、ＣＶＤにより堆積された第２のＴｉＮ層からなる３層構造となっている。次に、リソグラフィー及び異方性エッチングによって、当該配線層をパターニングする。これにより、当該配線層が加工され、当該配線層から形成された配線パターン２１１（２１１Ｘ乃至Ｚ）が形成される（図２Ｈ）。
【００３０】
このようにして、本実施例では、トランジスタ１１１とキャパシタ１１２とが同一基板１２１上に混載される。本実施例のキャパシタ１１２は、３層のキャパシタ電極層と２層のキャパシタ絶縁膜からなる多層型のキャパシタとなっている。本実施例のキャパシタ１１２は、２層のキャパシタ電極層と１層のキャパシタ絶縁膜からなる単層型のキャパシタよりも、キャパシタの占有面積は小さくなるが、キャパシタの高さは増してしまう。そのため、従来の単層型のキャパシタよりも高さのある本実施例のキャパシタ１１２を従来の方法で作製すると（特許文献１参照）、コンタクト加工の困難性が問題となる。
【００３１】
そこで、本実施例では、第３のキャパシタ電極１４５と配線パターン２１１とを、直接接続している。即ち、本実施例では、第３のキャパシタ電極１４５と配線パターン２１１とを、コンタクトプラグを介さずに接続している。よって、本実施例では、トランジスタ１１１用のコンタクトホール（Ｈ）とキャパシタ１１２用のコンタクトホール（Ｈ１及びＨ２）とを作製する前に、層間絶縁膜３１１の平坦化を、第３のキャパシタ電極１４５が露出するまで又は露出する直前まで行う事ができる（図２Ｇ参照）。これにより、本実施例では、コンタクトホールＨとコンタクトホールＨ１及びＨ２との間のアスペクト差の開きを抑える事ができる。これにより、本実施例では、コンタクトホールＨ、Ｈ１、及びＨ２の同時加工が可能となり、半導体製造プロセスの簡略化が実現される（図２Ｇ参照）。
【００３２】
ここで、第３のキャパシタ電極１４５が露出するまで平坦化を行う場合と、第３のキャパシタ電極１４５が露出する直前まで平坦化を行う場合とを比較する。前者には、後者に比べ、アスペクト差の開きをより抑える事ができるという利点がある。後者には、前者に比べ、第３のキャパシタ電極１４５を傷つけるおそれが少ないという利点がある。なお、従来、キャパシタを覆う層間絶縁膜を比較的厚くしていたのは、このような傷を懸念した事が主な理由である。なお、前者の場合、第３の電極層１２３Ｃを堆積する際に、第３の電極層１２３Ｃの厚さを第３のキャパシタ電極１４５の厚さの設計値より厚くしておき、上記平坦化の際に、第３のキャパシタ電極１４５の表面をある程度削ってもよい。
【００３３】
本実施例は、Ｎ＋１層のキャパシタ電極層とＮ層のキャパシタ絶縁膜からなる多層型のキャパシタにも適用可能である（Ｎは３以上の整数）。この場合、最上層のキャパシタ電極が、第３のキャパシタ電極１４５に相当し、その他のＮ個のキャパシタ電極が、第１及び第２のキャパシタ電極１４１及び１４３に相当する。最上層のキャパシタ電極と配線パターンは、コンタクトプラグを介さず接続され、その他のＮ個のキャパシタ電極と配線パターンは、コンタクトプラグを介して接続される。
【００３４】
以下、第２及び第３実施例について説明する。これらの実施例は第１実施例の変形例であり、これらの実施例については第１実施例との相違点を中心に説明する。
【００３５】
（第２実施例）
図３は、第２実施例の半導体装置１０１の側方断面図である。図３の半導体装置１０１は、トランジスタ１１１と、キャパシタ１１２とを備える。
【００３６】
半導体装置１０１は、基板１２１と、第１の絶縁膜１２２Ａと、第１の電極層１２３Ａと、第２の絶縁膜１２２Ｂと、第２の電極層１２３Ｂと、第３の絶縁膜１２２Ｃと、第３の電極層１２３Ｃとを備える。
【００３７】
トランジスタ１１１は、第１の絶縁膜１２２Ａから形成されたゲート絶縁膜１３１と、第１の電極層１２３Ａから形成されたゲート電極１３２とを含んでいる。キャパシタ１１２は、第１の電極層１２３Ａから形成された第１のキャパシタ電極１４１と、第２の絶縁膜１２２Ｂから形成された第１のキャパシタ絶縁膜１４２と、第２の電極層１２３Ｂから形成された第２のキャパシタ電極１４３と、第３の絶縁膜１２２Ｃから形成された第２のキャパシタ絶縁膜１４４と、第３の電極層１２３Ｃから形成された第３のキャパシタ電極１４５とを含んでいる。
【００３８】
半導体装置１０１は更に、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３とを具備する。半導体装置１０１は更に、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３と、第３のキャパシタ電極１４５とに接している配線パターン２１１を具備する。配線パターン２１１は、コンタクトプラグ２０１に接している配線パターン２１１Ｘと、コンタクトプラグ２０２と第３のキャパシタ電極１４５とに接している配線パターン２１１Ｙと、コンタクトプラグ２０３に接している配線パターン２１１Ｚとを含む。
【００３９】
コンタクトプラグ２０１，２０２，２０３はここでは、底面及び側壁側から３層の積層構造（Ｔｉ層／ＴｉＮ層／Ｗ層）となっている。Ｔｉ層はそれぞれ２０１Ａ，２０２Ａ，２０３Ａで示し、ＴｉＮ層はそれぞれ２０１Ｂ，２０２Ｂ，２０３Ｂで示し、Ｗ層はそれぞれ２０１Ｃ，２０２Ｃ，２０３Ｃで示す。配線パターン２１１Ｘ乃至Ｚはここでは、底面及び側壁側から３層の積層構造（バリアメタル層／シード層／メタル層）となっている。バリアメタル層はそれぞれ２１１ＸＡ，２１１ＹＡ，２１１ＺＡで示し、シード層はそれぞれ２１１ＸＢ，２１１ＹＢ，２１１ＺＢで示し、メタル層はそれぞれ２１１ＸＣ，２１１ＹＣ，２１１ＺＣで示す。バリアメタル層はここでは、Ｔａ層（タンタル層）である。シード層はここでは、Ｃｕ層（銅層）である。メタル層はここでは、Ｃｕ層（銅層）である。配線パターン２１１はここでは、シングルダマシン配線となっている。
【００４０】
第１のキャパシタ電極１４１と第３のキャパシタ電極１４５は共に、キャパシタ１１２の一方の電極を構成しており、第２のキャパシタ電極１４３は、キャパシタ１１２の他方の電極を構成している。第１のキャパシタ電極１４１には、配線パターン２１１Ｙからコンタクトプラグ２０２を介して電位が供給される。第２のキャパシタ電極１４３には、配線パターン２１１Ｚからコンタクトプラグ２０３を介して電位が供給される。第３のキャパシタ電極１４５には、配線パターン２１１Ｙから直接電位が供給される。第１のキャパシタ電極１４１と第３のキャパシタ電極１４５には、配線パターン２１１Ｙから同電位が供給される。
【００４１】
図４Ａ乃至Ｉは、第２実施例の半導体装置１０１の製造工程図である。
【００４２】
先ず、シリコン基板である基板１２１上に、素子分離層１５１を形成する。次に、基板１２１内に、Ｐ型ウェル１６１ＰとＮ型ウェル１６１Ｎとを形成する（図４Ａ）。
【００４３】
次に、シリコン酸化物からなる第１の絶縁膜１２２Ａを、基板１２１上に堆積し、ポリシリコンからなる第１の電極層１２３Ａを、第１の絶縁膜１２２Ａ上に堆積する。次に、順次堆積されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる第２の絶縁膜１２２Ｂを、第１の電極層１２３Ａ上に形成し、ポリシリコンからなる第２の電極層１２３Ｂを、第２の絶縁膜１２２Ｂ上に堆積する。次に、順次堆積されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる第３の絶縁膜１２２Ｃを、第２の電極層１２３Ｂ上に形成し、ポリシリコンからなる第３の電極層１２３Ｃを、第３の絶縁膜１２２Ｃ上に堆積する（図４Ｂ）。
【００４４】
次に、リソグラフィー及び異方性エッチングによって、第３の電極層１２３Ｃをパターニングする。これにより、第３の電極層１２３Ｃが加工され、第３の電極層１２３Ｃから第３のキャパシタ電極１４５が形成される。次に、ＨＦ系薬液と燐酸とを用いたウェットエッチングにより、露出している第３の絶縁膜１２２Ｃを除去する。これにより、第３の絶縁膜１２２Ｃが加工され、第２のキャパシタ絶縁膜１４４が形成される（図４Ｃ）。
【００４５】
次に、リソグラフィー及び異方性エッチングによって、第２の電極層１２３Ｂをパターニングする。これにより、第２の電極層１２３Ｂが加工され、第２の電極層１２３Ｂから第２のキャパシタ電極１４３が形成される。次に、ＨＦ系薬液と燐酸とを用いたウェットエッチングにより、露出している第２の絶縁膜１２２Ｂを除去する。これにより、第２の絶縁膜１２２Ｂが加工され、第１のキャパシタ絶縁膜１４２が形成される（図４Ｃ）。
【００４６】
次に、リソグラフィー及び異方性エッチングによって、第１の電極層１２３Ａをパターニングする。これにより、第１の電極層１２３Ａが加工され、第１の電極層１２３Ａから第１のキャパシタ電極１４１とゲート電極１３２とが形成される。次に、ＨＦ系薬液を用いたウェットエッチングにより、露出している第１の絶縁膜１２２Ａを除去する。これにより、第１の絶縁膜１２２Ａが加工され、ゲート絶縁膜１３１が形成される（図４Ｄ）。
【００４７】
以上によって、トランジスタ１１１がウェル１６１上に形成され、キャパシタ１１２が素子分離層１５１上に形成される。図４Ｄでは、Ｐウェル１６１Ｐ上にＰ型ＭＯＳＦＥＴが形成されており、Ｎウェル１６１Ｎ上にＮ型ＭＯＳＦＥＴが形成されている。
【００４８】
次に、ウェル１６１内にエクステンション拡散層１６２を形成する。次に、サイドウォールスペーサ１５２を形成する。次に、ウェル１６１内にソースドレイン拡散層１６３を形成する（図４Ｅ）。
【００４９】
次に、ＨＦ系薬液を用いたウェットエッチングにより、ソースドレイン拡散層１６３とゲート電極１３２と第１のキャパシタ電極１４１と第２のキャパシタ電極１４３と第３のキャパシタ電極１４５とを露出させる。次に、ソースドレイン拡散層１６３とゲート電極１３２と第１のキャパシタ電極１４１と第２のキャパシタ電極１４３と第３のキャパシタ電極１４５の表面に、金属シリサイド膜１５３を自己整合的に形成する（図４Ｆ）。
【００５０】
次に、シリコン窒化物からなるエッチストッパ膜３０１とシリコン酸化物からなる第１の層間絶縁膜３１１Ａを、全面に順次堆積する。これにより、トランジスタ１１１及びキャパシタ１１２が、エッチストッパ膜３０１及び第１の層間絶縁膜３１１Ａで覆われる。次に、第１の層間絶縁膜３１１ＡをＣＭＰにより平坦化する。次に、リソグラフィー及び異方性エッチングによって、トランジスタ１１１用のコンタクトホールＨと、第１のキャパシタ電極１４１用のコンタクトホールＨ１と、第２のキャパシタ電極１４３用のコンタクトホールＨ２とを、第１の層間絶縁膜３１１Ａに同時に形成する。該異方性エッチングは、エッチストッパ膜３０１が露出するまで継続される。次に、異方性エッチングによって、コンタクトホールＨ、Ｈ１、及びＨ２内に露出しているエッチストッパ膜３０１を除去する。該異方性エッチングは、金属シリサイド膜１５３が露出するまで継続される。これにより、コンタクトホールＨ、Ｈ１、及びＨ２が完成する（図４Ｇ）。
【００５１】
次に、トランジスタ１１１用のコンタクトホールＨと、第１のキャパシタ電極１４１用のコンタクトホールＨ１と、第２のキャパシタ電極１４３用のコンタクトホールＨ２とにコンタクトプラグ材料を埋め込む。当該コンタクトプラグ材料は、スパッタリングにより堆積されたＴｉ層と、ＣＶＤにより堆積されたＴｉＮ層と、ＣＶＤにより堆積されたＷ層からなる３層構造となっている。次に、当該コンタクトプラグ材料をＣＭＰにより平坦化する。これにより、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３とが形成される（図４Ｈ）。
【００５２】
次に、シリコン酸化物からなる第２の層間絶縁膜３１１Ｂを全面に堆積する。これにより、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３とが、第２の層間絶縁膜３１１Ｂで覆われる。次に、リソグラフィー及び異方性エッチングによって、第２の層間絶縁膜３１１Ｂをパターニングする。これにより、トランジスタ１１１用のコンタクトプラグ２０１と、第１のキャパシタ電極１４１用のコンタクトプラグ２０２と、第２のキャパシタ電極１４３用のコンタクトプラグ２０３と、第３のキャパシタ電極１４５（具体的には第３のキャパシタ電極１４５の金属シリサイド膜１５３）とを露出させる配線溝パターンＰが、第２の層間絶縁膜３１１Ｂに形成される（図４Ｈ）。
【００５３】
なお、第３のキャパシタ電極１４５の表面に、ここでは金属シリサイド膜１５３が形成されているとするが、金属シリサイド膜１５３が形成されていなくても構わない。第３のキャパシタ電極１４５を構成するポリシリコンのＣＭＰ研磨速度は、第１及び第２の層間絶縁膜３１１Ａ及び３１１Ｂを構成するシリコン酸化物のＣＭＰ研磨速度よりも遅いからである。
【００５４】
次に、配線溝パターンＰに配線材料を埋め込む。当該配線材料は、スパッタリングにより堆積されたＴａ層と、メッキ法のシード層として堆積されたＣｕ層と、メッキ法により堆積されたＣｕ層からなる３層構造となっている。次に、摂氏３００度程度の温度下での熱処理により、Ｃｕ層の体積を収縮させて、Ｃｕ層を緻密化する。次に、当該配線材料をＣＭＰにより平坦化する。これにより、当該配線材料から形成された配線パターン２１１（２１１Ｘ乃至Ｚ）が形成される（図４Ｉ）。
【００５５】
このようにして、本実施例では、トランジスタ１１１とキャパシタ１１２とが同一基板１２１上に混載される。本実施例のキャパシタ１１２は、３層のキャパシタ電極層と２層のキャパシタ絶縁膜からなる多層型のキャパシタとなっている。本実施例のキャパシタ１１２は、２層のキャパシタ電極層と１層のキャパシタ絶縁膜からなる単層型のキャパシタよりも、キャパシタの占有面積は小さくなるが、キャパシタの高さは増してしまう。そのため、従来の単層型のキャパシタよりも高さのある本実施例のキャパシタ１１２を従来の方法で作製すると（特許文献１参照）、コンタクト加工の困難性が問題となる。
【００５６】
そこで、本実施例では、第３のキャパシタ電極１４５と配線パターン２１１とを、直接接続している。即ち、本実施例では、第３のキャパシタ電極１４５と配線パターン２１１とを、コンタクトプラグを介さずに接続している。よって、本実施例では、トランジスタ１１１用のコンタクトホール（Ｈ）とキャパシタ１１２用のコンタクトホール（Ｈ１及びＨ２）とを作製する前に、第１の層間絶縁膜３１１Ａの平坦化を、第３のキャパシタ電極１４５が露出するまで又は露出する直前まで行う事ができる（図４Ｇ参照）。これにより、本実施例では、コンタクトホールＨとコンタクトホールＨ１及びＨ２との間のアスペクト差の開きを抑える事ができる。これにより、本実施例では、コンタクトホールＨ、Ｈ１、及びＨ２の同時加工が可能となり、半導体製造プロセスの簡略化が実現される（図４Ｇ参照）。また、本実施例では、配線パターン２１１がダマシンにより形成されるため、段差を抑えた平坦な配線を形成しやすくなると共に、Ｃｕ等のメッキ法に適した配線材料を採用しやすくなる。
【００５７】
なお、図４Ｇの配線溝パターンＰは、第２の層間絶縁膜３１１Ｂのみに形成される場合と、第２の層間絶縁膜３１１Ｂと第１の層間絶縁膜３１１Ａとにわたって形成される場合とがある。前者の例としては、第１の層間絶縁膜３１１Ａの平坦化を、第３のキャパシタ電極１４５が露出するまで行う場合の配線溝パターンが挙げられる。後者の例としては、第１の層間絶縁膜３１１Ａの平坦化を、第３のキャパシタ電極１４５が露出する直前まで行う場合の配線溝パターンが挙げられる。
【００５８】
（第３実施例）
図５は、第３実施例の半導体装置１０１の側方断面図である。図５の半導体装置１０１は、トランジスタ１１１と、キャパシタ１１２とを備える。
【００５９】
半導体装置１０１は、基板１２１と、第１の絶縁膜１２２Ａと、第１の電極層１２３Ａと、第２の絶縁膜１２２Ｂと、第２の電極層１２３Ｂと、第３の絶縁膜１２２Ｃと、第３の電極層１２３Ｃとを備える。
【００６０】
トランジスタ１１１は、第１の絶縁膜１２２Ａから形成されたゲート絶縁膜１３１と、第１の電極層１２３Ａから形成されたゲート電極１３２とを含んでいる。キャパシタ１１２は、第１の電極層１２３Ａから形成された第１のキャパシタ電極１４１と、第２の絶縁膜１２２Ｂから形成された第１のキャパシタ絶縁膜１４２と、第２の電極層１２３Ｂから形成された第２のキャパシタ電極１４３と、第３の絶縁膜１２２Ｃから形成された第２のキャパシタ絶縁膜１４４と、第３の電極層１２３Ｃから形成された第３のキャパシタ電極１４５とを含んでいる。
【００６１】
半導体装置１０１は更に、トランジスタ１１１用のコンタクトプラグと、第１のキャパシタ電極１４１用のコンタクトプラグと、第２のキャパシタ電極１４３用のコンタクトプラグとを兼ねており、第３のキャパシタ電極１４５に接している配線パターン２１１を具備する。配線パターン２１１は、トランジスタ１１１用のコンタクトプラグを兼ねている配線パターン２１１Ｘと、第１のキャパシタ電極１４１用のコンタクトプラグを兼ねており、第３のキャパシタ電極１４５に接している配線パターン２１１Ｙと、第２のキャパシタ電極１４３用のコンタクトプラグを兼ねている配線パターン２１１Ｚとを含む。
【００６２】
配線パターン２１１はここでは、底面及び側壁側から３層の積層構造（バリアメタル層／シード層／メタル層）となっている。バリアメタル層はそれぞれ２１１ＸＡ，２１１ＹＡ，２１１ＺＡで示し、シード層はそれぞれ２１１ＸＢ，２１１ＹＢ，２１１ＺＢで示し、メタル層はそれぞれ２１１ＸＣ，２１１ＹＣ，２１１ＺＣで示す。バリアメタル層はここでは、Ｔａ層（タンタル層）である。シード層はここでは、Ｃｕ層（銅層）である。メタル層はここでは、Ｃｕ層（銅層）である。配線パターン２１１はここでは、デュアルダマシン配線となっている。
【００６３】
第１のキャパシタ電極１４１と第３のキャパシタ電極１４５は共に、キャパシタ１１２の一方の電極を構成しており、第２のキャパシタ電極１４３は、キャパシタ１１２の他方の電極を構成している。第１のキャパシタ電極１４１には、配線パターン２１１Ｙから直接電位が供給される。第２のキャパシタ電極１４３には、配線パターン２１１Ｚから直接電位が供給される。第３のキャパシタ電極１４５には、配線パターン２１１Ｙから直接電位が供給される。第１のキャパシタ電極１４１と第３のキャパシタ電極１４５には、配線パターン２１１Ｙから同電位が供給される。
【００６４】
図６Ａ乃至Ｈは、第３実施例の半導体装置１０１の製造工程図である。
【００６５】
先ず、シリコン基板である基板１２１上に、素子分離層１５１を形成する。次に、基板１２１内に、Ｐ型ウェル１６１ＰとＮ型ウェル１６１Ｎとを形成する（図６Ａ）。
【００６６】
次に、シリコン酸化物からなる第１の絶縁膜１２２Ａを、基板１２１上に堆積し、ポリシリコンからなる第１の電極層１２３Ａを、第１の絶縁膜１２２Ａ上に堆積する。次に、順次堆積されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる第２の絶縁膜１２２Ｂを、第１の電極層１２３Ａ上に形成し、ポリシリコンからなる第２の電極層１２３Ｂを、第２の絶縁膜１２２Ｂ上に堆積する。次に、順次堆積されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜からなる第３の絶縁膜１２２Ｃを、第２の電極層１２３Ｂ上に形成し、ポリシリコンからなる第３の電極層１２３Ｃを、第３の絶縁膜１２２Ｃ上に堆積する（図６Ｂ）。
【００６７】
次に、リソグラフィー及び異方性エッチングによって、第３の電極層１２３Ｃをパターニングする。これにより、第３の電極層１２３Ｃが加工され、第３の電極層１２３Ｃから第３のキャパシタ電極１４５が形成される。次に、ＨＦ系薬液と燐酸とを用いたウェットエッチングにより、露出している第３の絶縁膜１２２Ｃを除去する。これにより、第３の絶縁膜１２２Ｃが加工され、第２のキャパシタ絶縁膜１４４が形成される（図６Ｃ）。
【００６８】
次に、リソグラフィー及び異方性エッチングによって、第２の電極層１２３Ｂをパターニングする。これにより、第２の電極層１２３Ｂが加工され、第２の電極層１２３Ｂから第２のキャパシタ電極１４３が形成される。次に、ＨＦ系薬液と燐酸とを用いたウェットエッチングにより、露出している第２の絶縁膜１２２Ｂを除去する。これにより、第２の絶縁膜１２２Ｂが加工され、第１のキャパシタ絶縁膜１４２が形成される（図６Ｃ）。
【００６９】
次に、リソグラフィー及び異方性エッチングによって、第１の電極層１２３Ａをパターニングする。これにより、第１の電極層１２３Ａが加工され、第１の電極層１２３Ａから第１のキャパシタ電極１４１とゲート電極１３２とが形成される。次に、ＨＦ系薬液を用いたウェットエッチングにより、露出している第１の絶縁膜１２２Ａを除去する。これにより、第１の絶縁膜１２２Ａが加工され、ゲート絶縁膜１３１が形成される（図６Ｄ）。
【００７０】
以上によって、トランジスタ１１１がウェル１６１上に形成され、キャパシタ１１２が素子分離層１５１上に形成される。図６Ｄでは、Ｐウェル１６１Ｐ上にＰ型ＭＯＳＦＥＴが形成されており、Ｎウェル１６１Ｎ上にＮ型ＭＯＳＦＥＴが形成されている。
【００７１】
次に、ウェル１６１内にエクステンション拡散層１６２を形成する。次に、サイドウォールスペーサ１５２を形成する。次に、ウェル１６１内にソースドレイン拡散層１６３を形成する（図６Ｅ）。
【００７２】
次に、ＨＦ系薬液を用いたウェットエッチングにより、ソースドレイン拡散層１６３とゲート電極１３２と第１のキャパシタ電極１４１と第２のキャパシタ電極１４３と第３のキャパシタ電極１４５とを露出させる。次に、ソースドレイン拡散層１６３とゲート電極１３２と第１のキャパシタ電極１４１と第２のキャパシタ電極１４３と第３のキャパシタ電極１４５の表面に、金属シリサイド膜１５３を自己整合的に形成する（図６Ｆ）。
【００７３】
次に、シリコン窒化物からなるエッチストッパ膜３０１とシリコン酸化物からなる第１の層間絶縁膜３１１Ａを、全面に順次堆積する。これにより、トランジスタ１１１及びキャパシタ１１２が、エッチストッパ膜３０１及び第１の層間絶縁膜３１１Ａで覆われる。次に、第１の層間絶縁膜３１１ＡをＣＭＰにより平坦化する。次に、シリコン酸化物からなる第２の層間絶縁膜３１１Ｂを全面に堆積する。これにより、トランジスタ１１１及びキャパシタ１１２が、エッチストッパ膜３０１、第１の層間絶縁膜３１１Ａ、及び第２の層間絶縁膜３１１Ｂで覆われる（図６Ｇ）。
【００７４】
次に、リソグラフィー及び異方性エッチングにより、トランジスタ１１１用のコンタクトホールＨと、第１のキャパシタ電極１４１用のコンタクトホールＨ１と、第２のキャパシタ電極１４３用のコンタクトホールＨ２とを、第２の層間絶縁膜３１１Ｂ及び第１の層間絶縁膜３１１Ａに同時に形成する。該異方性エッチングは、エッチストッパ膜３０１が露出するまで継続される。次に、異方性エッチングにより、コンタクトホールＨ、Ｈ１、及びＨ２内に露出しているエッチストッパ膜３０１を除去する。該異方性エッチングは、金属シリサイド膜１５３が露出するまで継続される。これにより、コンタクトホールＨ、Ｈ１、及びＨ２が完成する（図６Ｇ）。
【００７５】
次に、リソグラフィー及び異方性エッチングにより、第３のキャパシタ電極１４５（具体的には第３のキャパシタ電極１４５の金属シリサイド膜１５３）を露出させる配線溝パターンＰを、第２の層間絶縁膜３１１Ｂに形成する（図６Ｇ）。
【００７６】
なお、第３のキャパシタ電極１４５の表面に、ここでは金属シリサイド膜１５３が形成されているとするが、金属シリサイド膜１５３が形成されていなくても構わない。第３のキャパシタ電極１４５を構成するポリシリコンのＣＭＰ研磨速度は、第１及び第２の層間絶縁膜３１１Ａ及び３１１Ｂを構成するシリコン酸化物のＣＭＰ研磨速度よりも遅いからである。
【００７７】
次に、トランジスタ１１１用のコンタクトホールＨと、第１のキャパシタ電極１４１用のコンタクトホールＨ１と、第２のキャパシタ電極１４３用のコンタクトホールＨ２と、配線溝パターンＰとに配線材料を埋め込む。当該配線材料は、スパッタリングにより堆積されたＴａ層と、メッキ法のシード層として堆積されたＣｕ層と、メッキ法により堆積されたＣｕ層からなる３層構造となっている。次に、摂氏３００度程度の温度下での熱処理により、Ｃｕ層の体積を収縮させて、Ｃｕ層を緻密化する。次に、当該配線材料をＣＭＰにより平坦化する。これにより、当該配線材料から形成された配線パターン２１１（２１１Ｘ乃至Ｚ）が形成される（図６Ｈ）。
【００７８】
このようにして、本実施例では、トランジスタ１１１とキャパシタ１１２とが同一基板１２１上に混載される。本実施例のキャパシタ１１２は、３層のキャパシタ電極層と２層のキャパシタ絶縁膜からなる多層型のキャパシタとなっている。本実施例のキャパシタ１１２は、２層のキャパシタ電極層と１層のキャパシタ絶縁膜からなる単層型のキャパシタよりも、キャパシタの占有面積は小さくなるが、キャパシタの高さは増してしまう。そのため、従来の単層型のキャパシタよりも高さのある本実施例のキャパシタ１１２を従来の方法で作製すると（特許文献１参照）、コンタクト加工の困難性が問題となる。
【００７９】
そこで、本実施例では、第１及び第２実施例と同様のコンタクト構造を、デュアルダマシンにより実現している。即ち、本実施例の配線パターン２１１は、第１及び第２実施例のコンタクトプラグ２０１、２０２、及び２０３と配線パターン２１１とを兼ねた構造になっている（図６Ｈ参照）。これにより、本実施例では、コンタクトホールＨとコンタクトホールＨ１及びＨ２との間のアスペクト差の開きを抑える事ができる。これにより、本実施例では、コンタクトホールＨ、Ｈ１、及びＨ２の同時加工が可能となり、半導体製造プロセスの簡略化が実現される（図６Ｇ参照）。また、本実施例では、配線パターン２１１がダマシンにより形成されるため、段差を抑えた平坦な配線を形成しやすくなると共に、Ｃｕ等のメッキ法に適した配線材料を採用しやすくなる。本実施例では更に、配線パターン２１１がデュアルダマシンにより形成されるため、コンタクトプラグ形成処理と配線パターン形成処理の一元化が実現される。
【００８０】
なお、図６Ｇの配線溝パターンＰは、第２の層間絶縁膜３１１Ｂのみに形成される場合と、第２の層間絶縁膜３１１Ｂと第１の層間絶縁膜３１１Ａとにわたって形成される場合とがある。前者の例としては、第１の層間絶縁膜３１１Ａの平坦化を、第３のキャパシタ電極１４５が露出するまで行う場合の配線溝パターンが挙げられる。後者の例としては、第１の層間絶縁膜３１１Ａの平坦化を、第３のキャパシタ電極１４５が露出する直前まで行う場合の配線溝パターンが挙げられる。
【００８１】
なお、トランジスタ１１１及びキャパシタ１１２を覆う層間絶縁膜（第１及び第２の層間絶縁膜３１１Ａ及び３１１Ｂ）は、ここでは２回に分けて堆積しているが、１回でまとめて堆積してもよい。
【図面の簡単な説明】
【００８２】
【図１】第１実施例の半導体装置の側方断面図である。
【図２Ａ】第１実施例の半導体装置の製造工程図（１／８）である。
【図２Ｂ】第１実施例の半導体装置の製造工程図（２／８）である。
【図２Ｃ】第１実施例の半導体装置の製造工程図（３／８）である。
【図２Ｄ】第１実施例の半導体装置の製造工程図（４／８）である。
【図２Ｅ】第１実施例の半導体装置の製造工程図（５／８）である。
【図２Ｆ】第１実施例の半導体装置の製造工程図（６／８）である。
【図２Ｇ】第１実施例の半導体装置の製造工程図（７／８）である。
【図２Ｈ】第１実施例の半導体装置の製造工程図（８／８）である。
【図３】第２実施例の半導体装置の側方断面図である。
【図４Ａ】第２実施例の半導体装置の製造工程図（１／９）である。
【図４Ｂ】第２実施例の半導体装置の製造工程図（２／９）である。
【図４Ｃ】第２実施例の半導体装置の製造工程図（３／９）である。
【図４Ｄ】第２実施例の半導体装置の製造工程図（４／９）である。
【図４Ｅ】第２実施例の半導体装置の製造工程図（５／９）である。
【図４Ｆ】第２実施例の半導体装置の製造工程図（６／９）である。
【図４Ｇ】第２実施例の半導体装置の製造工程図（７／９）である。
【図４Ｈ】第２実施例の半導体装置の製造工程図（８／９）である。
【図４Ｉ】第２実施例の半導体装置の製造工程図（９／９）である。
【図５】第３実施例の半導体装置の側方断面図である。
【図６Ａ】第３実施例の半導体装置の製造工程図（１／８）である。
【図６Ｂ】第３実施例の半導体装置の製造工程図（２／８）である。
【図６Ｃ】第３実施例の半導体装置の製造工程図（３／８）である。
【図６Ｄ】第３実施例の半導体装置の製造工程図（４／８）である。
【図６Ｅ】第３実施例の半導体装置の製造工程図（５／８）である。
【図６Ｆ】第３実施例の半導体装置の製造工程図（６／８）である。
【図６Ｇ】第３実施例の半導体装置の製造工程図（７／８）である。
【図６Ｈ】第３実施例の半導体装置の製造工程図（８／８）である。
【符号の説明】
【００８３】
１０１  半導体装置
１１１  トランジスタ
１１２  キャパシタ
１２１  基板
１２２  絶縁膜
１２３  電極層
１３１  ゲート絶縁膜
１３２  ゲート電極
１４１  第１のキャパシタ電極
１４２  第１のキャパシタ絶縁膜
１４３  第２のキャパシタ電極
１４４  第２のキャパシタ絶縁膜
１４５  第３のキャパシタ電極
１５１  素子分離層
１５２  サイドウォールスペーサ
１５３  金属シリサイド膜
１６１  ウェル
１６２  エクステンション拡散層
１６３  ソースドレイン拡散層
２０１  トランジスタ用のコンタクトプラグ
２０２  第１のキャパシタ電極用のコンタクトプラグ
２０３  第２のキャパシタ電極用のコンタクトプラグ
２１１  配線パターン
３０１  エッチストッパ膜
３１１  層間絶縁膜
【図１】
2008205121.tif 000003
【図２Ａ】
2008205121.tif 000004
【図２Ｂ】
2008205121.tif 000005
【図２Ｃ】
2008205121.tif 000006
【図２Ｄ】
2008205121.tif 000007
【図２Ｅ】
2008205121.tif 000008
【図２Ｆ】
2008205121.tif 000009
【図２Ｇ】
2008205121.tif 000010
【図２Ｈ】
2008205121.tif 000011
【図３】
2008205121.tif 000012
【図４Ａ】
2008205121.tif 000013
【図４Ｂ】
2008205121.tif 000014
【図４Ｃ】
2008205121.tif 000015
【図４Ｄ】
2008205121.tif 000016
【図４Ｅ】
2008205121.tif 000017
【図４Ｆ】
2008205121.tif 000018
【図４Ｇ】
2008205121.tif 000019
【図４Ｈ】
2008205121.tif 000020
【図４Ｉ】
2008205121.tif 000021
【図５】
2008205121.tif 000022
【図６Ａ】
2008205121.tif 000023
【図６Ｂ】
2008205121.tif 000024
【図６Ｃ】
2008205121.tif 000025
【図６Ｄ】
2008205121.tif 000026
【図６Ｅ】
2008205121.tif 000027
【図６Ｆ】
2008205121.tif 000028
【図６Ｇ】
2008205121.tif 000029
【図６Ｈ】
2008205121.tif 000030