(57)【要約】【課題】一次元成長結晶を用いて作成したＴＦＴよりも電気特性値が良好で、かつばらつきも小さくすることができることを課題とする。【解決手段】基板上に設けられた非単結晶半導体薄膜にレーザ光を照射して形成された，中心部から放射状に横方向に結晶成長された結晶成長領域と、この結晶成長領域に設けられた第１導電型の領域と、この第１導電型の領域に設けられた第２導電型のソール領域１３及びドレイン領域１４と、これらソース領域１３とドレイン領域１４間のチャネル領域上にゲート絶縁膜を介して設けられたゲート電極１７を有する薄膜トランジスタであって、前記チャネル領域のチャネル長方向Ｌ１は前記結晶成長の方向と平行となるように配置されていることを特徴とする。【選択図】      図１
2008205046.tif 000002
【特許請求の範囲】
【請求項１】
平面上に二次元方向に結晶成長された結晶成長領域と、
この結晶成長領域に設けられた第１導電型の領域と、この第１導電型の領域に設けられた第２導電型のソース領域及びドレイン領域と、これらソース領域とドレイン領域間のチャネル領域上にゲート絶縁膜を介して設けられたゲート電極を有する薄膜トランジスタであって、
前記チャネル領域のチャネル長方向は前記結晶成長の方向と平行となるように配置されていることを特徴とする薄膜トランジスタ。
【請求項２】
一つの前記結晶成長領域内であって各前記チャネル長方向が各位置での夫々異なる結晶成長方向と平行に複数の前記薄膜トランジスタがそれぞれ配置され、回路接続されていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記複数の薄膜トランジスタの各チャネル位置は、結晶成長開始点からの距離が夫々同じであることを特徴とする請求項２記載の薄膜トランジスタ。
【請求項４】
前記結晶成長領域の１つの結晶成長方向と平行となるように前記チャネル長方向を位置合わせした複数の薄膜トランジスタが設けられていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項５】
前記平面上に二次元方向に結晶成長された結晶成長領域が、放射状に結晶成長されていることを特徴とする請求項１乃至４いずれかに記載の薄膜トランジスタ。
【請求項６】
平面上に二次元方向に結晶成長された結晶成長領域を形成する工程と、この結晶成長領域に第１導電型の領域を形成する工程と、この第１導電型の領域に第２導電型のソール領域及びドレイン領域を形成する工程と、これらソース領域とドレイン領域間のチャネル領域上にゲート絶縁膜を介してゲート電極を形成する工程を具備する薄膜トランジスタの製造方法であって、薄膜トランジスタを製造するに際し、前記チャネル領域のチャネル長方向は前記結晶成長の方向と平行となるように位置合わせすることを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記平面上に二次元方向に結晶成長された結晶成長領域が、放射状に結晶成長されていることを特徴とする請求項６記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（以下、ＴＦＴと呼ぶ）、薄膜トランジスタ回路および薄膜トランジスタの製造方法に関する。  
本発明の薄膜トランジスタは、例えば液晶ディスプレイやエレクトロルミネッセンス等の表示装置の表示部、或いは走査部、制御部等に用いられることが期待され、これにより高性能な表示装置が作製される。
【背景技術】
【０００２】
従来、液晶表示装置などの表示装置の駆動回路を構成するＴＦＴは、ガラス基板上に成膜された非晶質半導体膜に形成されていた。また、ＩＴ市場の拡大により、取り扱う情報がデジタル化され、高速化されるため、表示装置も高画質化が要求されている。この要求を満足する手段としては、例えば各画素を切換えるスイッチングトランジスタの少なくともチャネル領域を一つの単結晶領域に形成することが挙げられる。これにより、スイッチング速度が高速化され、高画質化が可能となる。
【０００３】
ところで、ガラス基板上に形成された非晶質シリコン層を結晶化する手段としては、エキシマレーザアニール法（ＥＬＡ法）が知られている。しかしながら、このＥＬＡ法により得られた結晶化された領域の粒径は、０．１μｍ程度である。この結晶化された領域に薄膜トランジスタ（ＴＦＴ）を形成した場合、１個の薄膜トランジスタのチャネル領域に多数の結晶粒界が存在することになる。そのため、移動度特性が２００ｃｍ２／Ｖｓ、オン・オフ電流比特性が１０７程度と、単結晶Ｓｉウエハに形成したＭＯＳトランジスタの各特性と比較すると大幅に劣る。
【０００４】
さらに、各薄膜トランジスタのチャネル領域に形成される結晶粒界数が異なるため、各薄膜トランジスタの特性のばらつきが大きくなる。従って、特に、表示装置の画素選択用スイッチング回路においては、一表示面における薄膜トランジスタ特性の均一化が要求されている。
【０００５】
この点に対処するための第１の手段としては、結晶粒界と一致する方向に電流が流れるようにチャネル領域を形成したＴＦＴが特許文献１に提案されている。  
第２の手段としては、少なくとも各薄膜トランジスタのチャネル領域に相当する面積以上の単結晶化領域が予め定められた画素選択領域に位置合わせして形成できる結晶化技術が要求されている。
【０００６】
本出願人等は、先に非晶質シリコン層の予め定められた位置にレーザ光を照射することにより、少なくとも１個の薄膜トランジスタを形成できる程度以上の大きな結晶粒を形成する技術を開発している。単一の大きな結晶粒内にＴＦＴを形成することは、チャネル領域内に結晶粒界が存在しないため結晶粒界による悪影響がなく、ＴＦＴ特性が大幅に改善された、プロセッサ、メモリ、センサなどの機能素子を形成できることを可能にする。このような結晶化方法として、例えば非特許文献１に記載された方法が提案されている。
【０００７】
非特許文献１には、ＳｉＯＮ／ＳｉＯ２キャップ層やＳｉＯ２キャップ層を介して非晶質シリコン膜にフルエンスが１Ｊ／ｃｍ２の位相変調したレーザ光を照射することにより、ラテラル（横）方向に結晶成長した大粒径結晶粒アレイを形成する非晶質シリコン膜の結晶化方法が記載されている。この非特許文献１に記載されているように、ラインアンドスペース構造の位相シフトパターンがマトリックス状に配列された位相シフタを透過したレーザ光を非晶質シリコン膜に照射して結晶化した場合、各位相シフトパターンにより結晶化された形状は、結晶成長開始部である結晶核が点となり、この点状結晶核から横方向に拡大した台形状結晶化領域のアレイが形成される。
【０００８】
非特許文献１に記載された方法では、台形状結晶化領域の三角形部において隣合う結晶化領域間で結晶化されない非晶質シリコン膜部分が大面積となって残る課題があった。この課題を改善した結晶化技術として非特許文献２には、結晶化領域を略円形状にし、この略円形状結晶化領域のアレイが提案されている。
【特許文献１】再公表特許WO2003/081676
【非特許文献１】Jpn.J.Appl.Phys.Vol.41(2002)1909〜1914
【非特許文献２】表面化学Vol.21,No.5,pp.278-287,2000
【発明の開示】
【発明が解決しようとする課題】
【０００９】
非特許文献２に記載された円形状結晶化領域のアレイでも隣合う結晶化領域間には、結晶化されない非晶質シリコン膜（非単結晶半導体膜）部分が大面積に残る課題があった。この結晶化されない非晶質シリコン膜部分には、同類の特性の薄膜トランジスタを形成することができず、集積度に課題があった。  
また、残った非単結晶半導体膜部分には、結晶化領域に形成されたＴＦＴと同一特性のＴＦＴを製造することができない課題があった。
【００１０】
本発明はこうした事情を考慮してなされたもので、隣合う結晶化領域間の結晶化されない非晶質シリコン膜部分をより小面積にし、より良好な電気特性の薄膜トランジスタをより高集積度に形成することができる薄膜トランジスタおよびその製造方法を提供することを目的としたものである。
【課題を解決するための手段】
【００１１】
本発明に係る薄膜トランジスタは、平面上に二次元方向に結晶成長された結晶成長領域と、この結晶成長領域に設けられた第１導電型の領域と、この第１導電型の領域に設けられた第２導電型のソース領域及びドレイン領域と、これらソース領域とドレイン領域間のチャネル領域上にゲート絶縁膜を介して設けられたゲート電極を有する薄膜トランジスタであって、前記チャネル領域のチャネル長方向は前記結晶成長の方向と平行となるように配置されていることを特徴とする。
【００１２】
本発明に係る薄膜トランジスタの製造方法は、平面上に二次元方向に結晶成長された結晶成長領域を形成する工程と、この結晶成長領域に第１導電型の領域を形成する工程と、この第１導電型の領域に第２導電型のソール領域及びドレイン領域を形成する工程と、これらソース領域とドレイン領域間のチャネル領域上にゲート絶縁膜を介してゲート電極を形成する工程を具備する薄膜トランジスタの製造方法であって、薄膜トランジスタを製造するに際し、前記チャネル領域のチャネル長方向は前記結晶成長の方向と平行となるように位置合わせすることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、隣合う結晶化領域間の結晶化されない非単結晶半導体膜部分をより小面積にし、より良好な電気特性の薄膜トランジスタをより高集積度に形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の薄膜トランジスタ（ＴＦＴ）の実施の形態について説明する。  
この実施形態の薄膜トランジスタは、平面上に二次元方向に結晶成長された結晶成長領域と、この結晶成長領域に設けられた第１導電型の領域と、この第１導電型の領域に設けられた第２導電型のソース領域及びドレイン領域と、これらソース領域とドレイン領域間のチャネル領域上にゲート絶縁膜を介して設けられたゲート電極を有し、前記チャネル領域のチャネル長方向は前記結晶成長の方向と平行となるように配置されていることを特徴とする。
【００１５】
このＴＦＴの実施例は、基板上に設けられた非単結晶半導体薄膜にレーザ光を照射して中心部から放射状に横方向に結晶成長された結晶成長領域例えば略４角形状に結晶成長領域を形成し、この結晶成長領域の結晶成長の方向と平行となるようにチャネル領域のチャネル長方向が位置合わせされた薄膜トランジスタが設けられたものである。
【００１６】
この実施形態の特徴は、非単結晶半導体薄膜に形成する結晶化領域を４角形状に結晶化し、この４角形状結晶化領域をマトリックス状に配列することにより、隣合う結晶化領域間の結晶化されない非単結晶半導体膜部分をより小面積にすることである。次の特徴は、この４角形状の結晶化領域の結晶成長の方向にＴＦＴのチャネル長方向を位置合わせしてＴＦＴを形成することにより、良好な特性のＴＦＴを形成することである。ここで、ＴＦＴのチャネル長方向とは、ゲート電極下のチャネル領域でソース領域とドレイン領域間を結ぶ長さ方向である。
【００１７】
非単結晶半導体薄膜に形成される４角形状の結晶化領域は、図１に示されているように、１パルスレーザ光の照射により４角形状の結晶化領域Ｃが数十個形成される。このパルスレーザ光の照射位置を順次変えて照射することにより、例えば２ｍ角の非単結晶半導体薄膜に結晶化領域を形成できる。なお、図１において、符号Ｌ１はＴＦＴ１１のチャネル長方向、符号Ｌ２は結晶成長方向、符号Ｓ１は結晶成長開始点付近、符号Ｓ２はＴＦＴのチャネル部の全領域（斜線部）、符号Ｓ３は結晶成長終了点付近、符号Ｗはソース領域（Ｓ）１３又はドレイン領域（Ｄ）の幅、符号Ｌはチャネル領域１５の長さ即ちチャネル長、符番16はゲート絶縁膜、符番１７はゲート電極を示す。
【００１８】
本発明者等は、この４角形状の結晶化領域ＣとＴＦＴ特性との相関について、ＴＦＴをどのように配置するのが最良かについて究明した。図２に示されているように４角形状の一つの結晶化領域Ｃの４箇所にＴＦＴ１〜４を形成し、各位置での移動度特性、閾値電圧特性の測定結果は、夫々図３、図４に示すような特性であった。ここで、図３はＴＦＴのチャネル位置をＸ座標、Ｙ座標ともに−４［μｍ］から＋４［μｍ］まで１．０［μｍ］おきに変えて配置した状態を示す。図３は、Ｘ軸上は各ＴＦＴのチャネル長方向をＸ軸に平行に形成し、Ｙ軸上は各ＴＦＴのチャネル幅方向を平行にＹ軸に平行に形成し、Ｘ軸とＴ軸間は各ＴＦＴのチャネル長方向を結晶成長方向に交差するように形成した状態を説明するための平面図である。図３中の符号ＰはＴＦＴのチャネル中央位置を、符号Ｌ２は結晶成長方向を示す。４角形状の結晶化領域Ｃは、中心部０から放射状に横方向に結晶成長された結晶成長領域の平面形状である。従って、Ｘ，Ｙ軸、符号Ｌ２などは結晶成長方向を示す。
【００１９】
図３は、ＸＹ座標とμmax（ゲート電圧に対して最大の移動度）との関係（ＴＦＴ特性を評価し、各座標に対しＮ＝１１の平均値を二次元プロット）を示し、符号Ｓ１は結晶成長開始点付近、符号Ｓ２はラテラル成長領域（結晶成長領域）、符号Ｓ３は結晶成長終了点（粒界）付近を示す。また、図３において、μmax値が、符号ａは２５０−３００、符号ｂは２００−２５０、符号ｃは１５０−２００、符号ｄは１００−１５０、符号ｅは５０−１００、符号ｆは０−５０（単位は全てｃｍ２／ｖ・ｓ）の各特性を示す領域を示す。即ち、図３は、Ｘ軸方向（結晶成長方向）に平行な方向にチャネル長方向を設けたＴＦＴが大きいμmax特性であることを示している。
【００２０】
図４はＸＹ方向の位置とドレイン電流が流れ始めるゲート電圧即ち閾値電圧（Ｖｔｈ）との関係（ＴＦＴ特性を評価し、各座標に対しＮ＝１１の平均値を二次元プロット）を示す。各符号は図３の場合と同様である。但し、図４において、Ｖthが、符号ａは１．５−１．６、符号ｂは１．４−１．５、符号ｃは１．３−１．４、符号ｄは１．２−１．３、符号ｅは１．１−１．２、符号ｆは１．０−１．１（単位は全てＶ）の各特性を示す領域を示す。即ち、図４は、Ｘ軸方向に平行な方向にチャネル長方向を設けたＴＦＴが大きいＶth特性であることを示している。
【００２１】
図３、図４において、原点(結晶成長開始点)を中心として同心円状に特性が分布していることがわかる。これは、前述の結晶開始点付近の微粒子からなる多結晶領域、ラテラル方向（横方向）に結晶成長した結晶成長領域、結晶成長終了点付近の結晶状態の違いを反映しているものと考えられる。但し、ＴＦＴ特性の分布は完全な同心円状ではなく、Ｘ軸方向とＹ軸方向で異方性がある。例えばμmaxでみると、Ｙ軸上ではラテラル結晶成長領域でも１００［ｃｍ２／ｖ・ｓ］＜μmax＜１５０［ｃｍ２／ｖ・ｓ］程度であるのに対し、Ｘ軸上に近くなるにつれて大きくなっていき、Ｘ軸上では２５０［ｃｍ２／ｖ・ｓ］＜μmax＜３００［ｃｍ２／ｖ・ｓ］程度と最も高い値を示している。これは、結晶成長方向Ｌ２とＴＦＴのチャネル長(Ｌ)方向との相対的な関係に起因するものと考えられる。即ち、図３、図４は、結晶成長領域であってＸ軸上、Ｙ軸上に関係なく結晶成長方向に平行となるようにＴＦＴのチャネル長(Ｌ)方向を位置合わせしてＴＦＴを配置することにより、高い移動度特性、大きいＶth特性を得ることを示している。
【００２２】
そこで、図３、図４に示すような相関を説明するためのモデルを示す説明図を図５に示す。図５は、８×８μｍ座布団型結晶の場合を示す。  
ＴＦＴのチャネル長方向Ｌ１は、ＴＦＴのソ−ス端子からドレイン端子に向かって電流が流れる向きと平行な方向なので、電流が流れる方向と置き換えることができる。図５において、Ｘ軸上では、結晶成長方向Ｌ２とＴＦＴのチャネル長方向Ｌ１とは常に平行方向である。図５において、Ｙ軸上では結晶成長方向と電流の流れる方向（チャネル長方向）が垂直であるといえる。同じラテラル結晶成長領域でも結晶成長方向と平行方向に電流が流れるようにＴＦＴを形成した方が、結晶成長方向と垂直方向に電流が流れるようにＴＦＴを形成した場合よりもＴＦＴ特性(μmax、Ｖth)が良いことが説明できる。結晶成長方向は、Ｘ軸上、Ｙ軸上以外のＸ，Ｙ軸間の領域も同様に考えると、ＴＦＴの電流の流れる方向が結晶成長方向に平行な方向に近づくに連れてＴＦＴ特性が良くなっていることが説明できる。なお、図５において、符号θはチャネル長方向Ｌ１と結晶成長方向Ｌ２とのなす角を示す。ここで、θがチャネル位置によって変わると、ＴＦＴに流れる電流に対して阻害の程度が変わる。
【００２３】
本発明の実施形態は、下記の構成を要件としている。  
（１）結晶成長方向が中心部から放射状に横方向に結晶成長された平面上を二次元方向に広がっている二次元結晶成長領域を有する第１導電型の半導体膜と、この半導体膜の上記二次元結晶成長領域に形成された第２導電型のソース領域及びドレイン領域と、これらソース領域とドレイン領域間のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極を有する薄膜トランジスタであり、結晶成長方向にチャネル長方向を平行となるように配置した薄膜トランジスタ。このように構成した構成のＴＦＴは、より高い移動度特性や閾値電圧特性を得ることができる。
【００２４】
（２）上記（１）において、中心部から放射状に横方向に結晶成長した二次元結晶成長領域の一つの結晶成長領域内に複数の薄膜トランジスタを配置する際に、一つの二次元結晶粒内に放射状に複数の異なる結晶成長方向が存在し、各結晶成長方向が各チャネル長方向と平行を保つように複数の薄膜トランジスタをそれぞれ配置することが好ましい。  
これにより、異なる結晶粒間の結晶性のばらつきがＴＦＴの電気特性に及ぼす影響を最小限に抑制でき、かつ前記結晶成長方向が各ＴＦＴの電気特性に及ぼす影響を最小限に抑制することができる。更に、中心部から放射状に横方向に結晶成長された結晶成長領域に複数のＴＦＴを形成する場合、複数のＴＦＴは結晶成長開始点（中心部）からの距離を最適な値に配置することにより、最良の特性値及び最小のばらつきのＴＦＴ回路を実現できる。
【００２５】
（３）各薄膜トランジスタのチャネル位置は、結晶成長開始点からの距離が夫々同じであることが好ましい。これにより、より均一な特性の薄膜トランジスタの集積回路を形成することができる。
【００２６】
［ＴＦＴの製造方法］  
次に、本発明に係る薄膜トランジスタの一製造方法例について図６（Ａ）〜（Ｇ），図７（Ｈ）〜（Ｏ)及び図８（Ｐ）〜（Ｕ）を参照して説明する。但し、本発明は、下記の製造方法に限定されない。  
１）まず、液晶ディスプレィ作成用のガラス基板２１上に、プラズマＣＶＤ法によって基板温度例えば５００℃、堆積時間例えば４０分間の条件で、例えば８００ｎｍの膜厚を有する下地絶縁膜例えば下地酸化膜（ＳｉＯ２膜）２２を形成する（図６（Ａ）参照）。下地酸化膜２２は、ガラス基板からのNaなどの不純物が浸透するのを防止するための膜である。
【００２７】
次に、下地酸化膜２２上に酸化処理ガス例えばＳｉ２Ｈ６ガスを流速例えば１５０ｃｃｃｍ、圧力例えば８Ｐａの条件で供給している間に、ＬＰ（low pressure）−ＣＶＤ法によって、基板温度例えば４５０℃、堆積時間例えば７０分間の条件で、例えば１００ｎｍの膜厚を有する、ＴＦＴなどの回路形成用のａ−Ｓｉ（アモルファスシリコン）膜２３を成膜する。その後、ａ−Ｓｉ膜２３にドーパントして例えばボロンをイオンシャワードーピング法によりドーピングする(図６（Ｂ）参照)。
【００２８】
次にａ−Ｓｉ膜２３上に大粒径の結晶化領域を形成するためにキャップ膜を形成する。このキャップ膜は、結晶化用のレーザ光を一部吸収する絶縁膜例えばＳｉＯｘ膜が望ましい。キャップ膜は、１層に限らず２層例えばＳｉＯx膜上にＳｉＯ２膜を成膜した構造でもよい。
【００２９】
２）次に、ＫｒＦ（フッ化クリプトン）エキシマレーザ光２４を、上記キャップ膜を介してａ−Ｓｉ膜２３に例えば３５０ｍＪ／ｃｍ２の強度でパルス状に照射する（図６（ｃ）参照）。ここで、このレーザ光２４は、中心で弱くかつ周辺方向に暫時強くなるレーザ光強度分布領域を隣接してマトリックス状に数十有するパターンの光である。このようなレーザ光２４をａ−Ｓｉ膜２３に照射することにより、上記レーザ光強度分布領域毎に大きな粒径を有する結晶粒からなる円板状の多結晶シリコン膜２５を形成する。
【００３０】
即ち、中心で弱くかつ周辺方向に強くなるレーザ光強度分布のレーザ光を領域ａ−Ｓｉ膜２３に照射する。この結果、ａ−Ｓｉ膜２３の受光領域は、溶融し、この溶融温度がキャップ膜に蓄熱される。パルスレーザ光が遮断されたとき溶融領域は、常温方向降温するが、この降温速度は、キャップ膜に蓄熱された温度によりゆっくり降温（降温速度を緩和）する。この降温位置は、上記レーザ光強度分布の弱の位置から順次凝固温度を通過する。
【００３１】
この順次ゆっくり凝固温度を通過する際、結晶化が行われレーザ光強度の強の方向に順次結晶化位置が移動する。この移動方向をラテラル（横）方向と説明している。さらに、レーザ光の光強度分布は、中心で弱くかつ周辺方向に強くなるレーザ光強度分布であるため、結晶化の現象は、中心から放射状に周辺方向に進み４角形状に結晶化領域が形成される。この４角形状に結晶化領域は、１回のレーザ光の照射で、マトリックス状に数十個配列される。この結晶化工程をガラス基板上に設けられたａ−Ｓｉ膜２３の予め定められた位置または前面に照射することによりａ−Ｓｉ膜２３の結晶化工程を終了する。
【００３２】
このようにして形成された結晶化領域の大きさは、７μｍ角程度の大粒径の結晶粒からなる多結晶シリコン膜２５となる。一つのＴＦＴのチャネル領域は、１〜２μｍ程度であるため結晶化領域にチャネル領域を形成するのに充分な大きさである。
【００３３】
次に、上記キャップ膜をエッチング除去すると多結晶シリコン膜２５が露出する。つづいて、ＬＰ−ＣＶＤ法によって基板温度例えば５００℃、堆積時間例えば１０分間の条件で、多結晶シリコン膜２５上に例えば１０ｎｍの膜厚を有する保護酸化膜（ＳｉＯ２膜）２６を形成する（図６（Ｄ）参照）。
【００３４】
３）次に、保護酸化膜２６上にレジスト材を塗布し、露光及び現像を行ってパターニングされたレジスト膜２７を形成する（図６（Ｅ）参照）。つづいて、レジスト膜２７をマスクとして、保護酸化膜２６及び多結晶シリコン膜２５を、ＢＣｌ３＋ＣＨ４ガスを用いたドライエッチング法により選択的に除去する（図６（Ｆ）参照）。この後、レジスト膜２７を除去する（図６（Ｇ）図示）。
【００３５】
４）次に、ＬＰ−ＣＶＤ法によって基板温度５００℃、堆積時間６０分間の条件で、１００ｎｍの膜厚を有するゲート酸化膜（ＳｉＯ２膜）２８を形成する（図７（Ｈ)参照）。つづいて、スパッタリング法によって基板温度１００℃、堆積時間１０分間の条件で、１００ｎｍの膜厚を有する、ゲート電極形成用のＭｏ（モリブデン）膜２９をゲート酸化膜２８上に形成する（図７（Ｉ）参照）。この後、Ｍｏ膜２９上にレジスト材を塗布し、露光及び現像を行って、パターニングされたレジスト膜３０を形成する（図７（Ｊ）参照）。
【００３６】
５）次に、レジスト膜３０をマスクとして、ＢＣｌ３＋ＣＨ４ガスを用いたドライエッチング法によりＭｏ膜２９を選択的に除去し、ゲート電極３１を形成する（図７（Ｋ）参照）。つづいて、図７（Ｌ）に示すようにレジスト膜３０を除去した後、プラズマＣＶＤによって基板温度５００℃、堆積時間２０分間の条件で、２００ｎｍの膜厚を有するパッシベーション膜（ＳｉＯ２膜）３２を形成する（図７（Ｍ)参照）。
【００３７】
６）次に、パッシベーション膜３２上にレジスト材を塗布した後、上記結晶化領域の結晶成長方向に平行となるようにチャネル領域のチャネル長方向を位置合わせして露光及び現像を行って、パターニングされたレジスト膜３３を形成する（図７（Ｎ)参照）。つづいて、レジスト膜３３をマスクとして、ＣＨＦ３＋Ｏ２ガスを用いたドライエッチング法によりコンタクトホール３４を形成する（図７（Ｏ)参照）。
【００３８】
７）次に、図８（Ｐ)に示すようにレジスト膜３３を除去する。つづいて、リン３５のイオンドーピングを行った後、５００℃の窒素雰囲気中でドーパントの活性化アニールを３時間行って、上記コンタクトホール３４の底部にソール領域３６及びドレイン領域３７を形成する（図８（Ｑ)参照）。なお、符番３８はソース領域３６とドレイン領域３７との間のチャネル領域を示す。換言すれば、このチャネル領域のチャネル長方向は、結晶化領域の結晶成長方向に平行となるように位置合わせされたことになる。  
更に、スパッタリング法によって基板温度１００℃、堆積時間１０分間の条件で、１００ｎｍの膜厚を有する、電極用Ａｌ膜３９を形成する（図８（Ｒ）参照）。
【００３９】
８）次に、Ａｌ膜３９上にレジスト材を塗布した後、露光及び現像を行って、パターニングされたレジスト膜４０を形成する（図８（Ｓ)参照）。つづいて、レジスト膜４０をマスクとして、ＢＣｌ３＋ＣＨ４ガスを用いたドライエッチング法によりＡｌ膜３９を選択的に除去し、ソース電極４１、ドレイン電極４２及びゲート電極（ゲート電極３１の取り出し電極）４３を形成する（図８（Ｔ）参照）。更に、レジスト膜４０を除去し、薄膜トランジスタ４４を形成する（図８（Ｕ)参照）。
【００４０】
［結晶化装置の説明］  
次に、本発明のＴＦＴが形成される中心部から放射状に横方向に結晶成長された結晶成長領域を形成するための結晶化装置について図９及び図１０を参照して説明する。但し、本発明における結晶成長方法は、下記の方式に限定されない。ここで、図９は結晶化装置の構成を概略的に示す図であり、図１０は図９の照明系の内部構成を概略的に示す図である。
【００４１】
図９及び図１０に示すように、この実施例で使用される結晶化装置５０は、均一な光強度分布を有する入射光束を位相変調して所定の強弱を有する光強度分布を有する光束を形成するための位相変調素子５１と、入射光束を偏光状態の異なる非干渉性の２つの光束に分割するための光束分割素子５２と、結像光学系５４とを備えている。ここで、位相変調素子５１は、その位相パターン面（段差を有する面）が光束分割素子５２と対向するように、光束分割素子５２と近接して配置されている。但し、位相変調素子５１と光束分割素子５２とを一体に構成してもよい。位相変調素子５１及び光束分割素子５２の構成及び作用については後述する。
【００４２】
前記結晶化装置５０は、位相変調素子５１を照明するための照明系５３を更に備えている。照明系５３は、例えば図１０に示す光学系で２４８ｎｍの波長を有する光を供給するＫｒＦエキシマレーザ光源５３ａを備えている。光源５３ａとしては、ＸｅＣｌエキシマレーザ光源やＹＡＧレーザ光源のような被結晶化処理体例えばａ−Ｓｉ膜２３の照射領域の少なくとも一部を溶融するエネルギー光線を出射する性能を有する他の適当な光源を用いることもできる。光源５３ａから供給されたレーザ光は、ビームエキスパンダ５３ｂを介して拡大された後、均一な光強度分布のレーザ光にするためのホモジナイザに入射する。このホモジナイザは、まず第１フライアイレンズ５３ｃに入射する。こうして、第１フライアイレンズ５３ｃの後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第１コンデンサー光学系５３ｄを介して、第２フライアイレンズ５３ｅの入射面を重畳的に照明する。
【００４３】
その結果、第２フライアイレンズ５３ｅの後側焦点面には、第１フライアイレンズ５３ｃの後側焦点面よりも多くの複数の光源が形成される。第２フライアイレンズ５３ｅの後側焦点面に形成された複数の光源からの光束は、第２コンデンサー光学系５３ｆおよび絞り５３ｇを介して、位相変調素子５１を重畳的に照明する。ここで、第１フライアイレンズ５３ｃ及び第１コンデンサー光学系５３ｄは、第１ホモジナイザを構成し、この第１ホモジナイザにより光源５３ａから供給されたレーザ光について位相変調素子５１上での入射角度に関する均一化が図られる。
【００４４】
また、第２フライアイレンズ５３ｅ及び第２コンデンサー光学系５３ｆは、第２ホモジナイザを構成する。この第２ホモジナイザにより、第１ホモジナイザからの入射角度が均一化されたレーザ光について位相変調素子５１上での面内各位置での光強度に関する均一化が図られる。なお、第１フライアイレンズ５３ｃ又は第２フライアイレンズ５３ｅに代えて、一対のシリンドリカルフライアイレンズを用いることもできる。ここで、シリンドリカルフライアイレンズは、ある平面において屈折力を有し且つその平面と直交する平面において無屈折力の複数のシリンドリカルレンズ要素により構成されている。
【００４５】
こうして、照明系５３は、ほぼ均一な光強度分布を有するレーザ光により位相変調素子５１を照射する。この結果、位相変調素子５１で位相変調されたレーザ光は、結像光学系５４を介して、被処理基板５５に入射する。ここで、結像光学系５４は、位相変調素子５１の位相パターン面と被処理基板５５とを光学的に共役に配置している。換言すれば、被処理基板５５は、位相変調素子５１の位相パターン面と光学的に共役な面（結像光学系５４の像面）に設定されている。結像光学系５４は、正レンズ群５４ａと正レンズ群５４ｂとの間に開口絞り５４ｃを備えている。
【００４６】
開口絞り５４ｃは、開口部（光透過部）の大きさの異なる複数の開口絞りを有し、これらの複数の開口絞り５４ｃは光路に対して交換可能に構成されていてもよい。あるいは、開口絞り５４ｃは、開口部の大きさを連続的に変化させることのできる虹彩絞りを有していてもよい。いずれにしても、開口絞り５４ｃの開口部の大きさは、後述するように、被処理基板５５の半導体膜上において所要の光強度分布を発生させるように設定されている。なお、結像光学系５４は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
【００４７】
位相変調素子５１は、中心部から放射状に横方向に結晶成長された結晶成長領域を形成するための光強度分布を形成するための光学素子である。この位相変調素子５１の構成を、図１１を参照して説明する。この位相変調素子５１は、所定の周期で二次元的に配置されて互いに同じパターンを有する複数の単位領域５７ａにより構成されている。図１１には、隣り合う２つの正方形状の単位領域５７ａを示している。各単位領域５７ａの一辺は、結像光学系５４の像面における換算値で５μｍである。
【００４８】
単位領域５７ａは、一定の位相を有する基準面（図中空白の部分）５７aaと、単位領域５７ａの中心近傍に配置された第１位相領域５７abおよび第２位相領域５７acと、第１位相領域５７abおよび第２位相領域５７acの周囲に配置された複数のドット領域５７adとを備えている。ここで、第１位相領域５７abおよび第２位相領域５７acは、半径が例えば０．５μｍの円を４等分して得られる扇形形状のパターンであり、その頂点同士が単位領域５７ａの中心で接するように配置されている。
【００４９】
各単位セルの中に１つのドット領域５７adが選択的に設けられている。単位セル中のドット領域５７adの占有面積率は、第１位相領域５７abと第２位相領域５７acとの接点（単位領域５７ａの中心）から離れるにしたがって小さくなるように構成されている。また、第１位相領域５７ab、第２位相領域５７acおよびすべてのドット領域５７adは、基準面５７aaに対して＋９０度の位相（基準面５７aaでの位相（変調量）を０度と基準化したときの相対的な位相差）を有する。
【００５０】
ここで、結像光学系５４に対して様々な位置に位置決めされた被処理基板５の表面において単位領域５７ａの中央を横断する線Ｘ−Ｘに対応する横断線に沿って形成される光強度分布に着目する。まず、結像光学系５４の計算上のフォーカス位置（焦点位置）から５μｍだけ結像光学系５４へ近づく方向（図９中上側）にデフォーカス（＋５μｍのデフォーカス）して位置決めされた被処理基板５５の表面には、単位領域５７ａの横断線Ｘ−Ｘに対応する横断線に沿って図１２（Ａ）に示すような光強度分布が形成される。また、結像光学系５４の計算上のフォーカス位置に位置決めされた被処理基板５５の表面には、単位領域５７ａの横断線Ｙ−Ｙに対応する横断線に沿って図１２（Ｂ）に示すような光強度分布が形成される。
【００５１】
また、結像光学系５４の計算上のフォーカス位置から５μｍだけ結像光学系５４から遠ざかる方向（図９中下側）にデフォーカス（−５μｍのデフォーカス）して位置決めされた被処理基板５５の表面には、単位領域５７ａの横断線Ｚ−Ｚに対応する横断線に沿って図１２（Ｃ）に示すような光強度分布が形成される。
【００５２】
両側にテレセントリックな結像光学系５４の倍率が１／５であり、その像側開口数ＮＡが０．１３であり、照明シグマ値（照明系の開口数／結像光学系５４の物体側開口数）が０．４３に設定されている。また、図１２において、縦軸は光強度であってその最大値を１に規格化としたときの相対値を示し、横軸は単位領域５７ａの中心に対応する点からの距離（μｍ）を示している。
【００５３】
また、被処理基板５５は、基板上に、下層絶縁膜、半導体薄膜、上層絶縁膜の順に成膜することにより構成されている。即ち、被処理基板５５は、例えば液晶ディスプレイ用板ガラスの上に化学気相成長法（ＣＶＤ）により下地絶縁膜、非単結晶膜例えば非晶質シリコン膜およびキャップ膜が順次形成されたものである。下地絶縁膜およびキャップ膜は、絶縁膜例えばＳｉＯ2である。下地絶縁膜は、非晶質シリコン膜とガラス基板が直接接触してＮａなどの異物が非晶質シリコン膜に混入するのを防止し、非晶質シリコン膜の溶融温度が直接ガラス基板に伝熱されるのを防止する。非晶質シリコン膜は、結晶化される半導体膜である。
【００５４】
キャップ膜は、非晶質シリコン膜が入射光を吸収して熱となりその一部が伝わることにより加熱され、この熱を蓄熱する。この蓄熱効果は、光ビームの入射が遮断されたとき、非晶質シリコン膜の被照射面において高温部が相対的に急速に降温するが、この降温勾配を緩和させ、大粒径の横方向の結晶成長を促進させる。被処理基板５５は、真空チャックや静電チャックなどにより基板ステージ５６上において予め定められた所定の位置に位置決めされて保持されている。
【００５５】
上記したような位相変調素子５１を透過したレーザ光を被処理基板５５の非晶質シリコン膜に照射することにより中心部から放射状に横方向に結晶成長された結晶成長領域を形成することができる。
【００５６】
［実施形態の説明］
次に、本発明の実施形態を、図面を参照して説明する。但し、本発明は下記に述べる形態に限定されない。  
（第１の実施形態）  
図１（Ａ），（Ｂ），（Ｃ）を参照する。ここで、図１（Ａ）は図１１に示す位相変調素子５１の正方形状の単位領域１ａの透過光による結晶化領域即ち１つの二次元成長結晶粒内にＴＦＴを配置した例を示す平面図、図１（Ｂ）は図１（Ａ）のＴＦＴを拡大した平面図、図１（Ｃ）は図１（Ｂ）の概略的な断面図を示す。また、本実施形態は、中心部から放射状に横方向に結晶成長された結晶成長領域で例えば８×８μｍ座布団型結晶の場合を示し、ＴＦＴのチャネル部の全領域がラテラル結晶成長領域内に配置されている例を示す。なお、図１（Ａ）において、符号Ｓ１は中心部で結晶成長開始点付近、符号Ｓ２（斜線部分）はラテラル結晶成長領域と重なるＴＦＴのチャネル領域、符号Ｓ３は結晶成長終了点付近、符号Ｐはチャネル中央位置、符号Ｌ１はＴＦＴ１１のチャネル領域のチャネル長方向、符号Ｌ２は結晶成長方向を示す。図１（Ａ）には、ＴＦＴ１１のチャネル領域のチャネル長方向がＸ軸上において結晶成長方向に平行に位置合わせして設けられた状態が示されている。この実施例では、結晶成長方向にＴＦＴ１１の電流の流れる方向を一致させている。ＴＦＴ１１の電流方向は、結晶成長方向に対して平行であればよく、逆方向でもよい。
【００５７】
ＴＦＴ１１は、図１（Ｃ）に示すように、第１導電型（ｐ型）の薄い半導体膜１２と、この半導体膜１２に互に離間して形成された第２導電型（ｎ型）のソース領域１３，ドレイン領域１４と、これら領域１３，１４間のチャネル領域１５上にゲート絶縁膜１６を介して形成されたゲート電極１７を有した構成となっている。
【００５８】
図１（Ａ）において、ＴＦＴ１１のチャネル領域１５は二次元成長結晶の一つの結晶粒内のラテラル結晶成長領域内でかつＸ軸上に配置され、しかもＴＦＴ１１の結晶成長方向Ｌ２はＴＦＴ１１のチャネル方向Ｌ１と平行である。従って、第１の実施形態のＴＦＴ１１は、最も電気特性的に有利な配置であるといえる。
【００５９】
（第２の実施形態）  
図１３を参照する。図１３は第２の実施形態における二次元成長結晶の一つの結晶粒内にＴＦＴを配置する際の配置方法を示す説明図である。但し、図１と同部材又は同符号は同符番又は同符号を付して説明し、説明を省略する。  
図２において、ＴＦＴのチャネル領域は二次元成長結晶の一つの結晶粒内のラテラル結晶成長領域内に配置されており、かつＸ軸上にもＹ軸上にもない。即ち、ＴＦＴ１１のチャネル長方向Ｌ１はＸ軸に平行ではなく、ＴＦＴ１１のチャネル領域がある位置での結晶成長方向に平行な方向になるように、Ｘ軸に対して角度（４５度）を持たせて配置している。また、ＴＦＴ１１の結晶成長方向Ｌ２はＴＦＴ１１のチャネル方向Ｌ１と平行である。
【００６０】
従って、第２の実施形態の場合も、第１の実施形態と同様に最も電気特性的に有利な配置であるといえる。しかも、第１の実施形態の位置よりもラテラル結晶成長領域が長くなる可能性が高いため、配置ずれに対するマ−ジンが大きくなる分、ばらつきは低減する可能性がある。
【００６１】
（第３の実施形態）  
図１４を参照する。図１４は第３の実施形態における二次元成長結晶の一つの結晶粒内に複数のＴＦＴを配置する際の配置方法を示す説明図である。但し、図１と同部材又は同符号は同符番又は同符号を付して説明し、説明を省略する。  
図１４は、二次元成長結晶の一つの結晶粒内に２つのＴＦＴ１１１，１１２を配置した例であり、そのうちの一つのＴＦＴ１１１は図１に示した第１の実施形態の配置方法と同じである。もう一つのＴＦＴ１１２は同じ結晶粒内のラテラル結晶成長領域内に配置されており、かつＸ軸上にあるが、結晶成長方向Ｌ１は互いに正反対の方向になっている。更に、２つのＴＦＴ１１１，１１２のＴＦＴチャネル位置の結晶成長開始点からの距離は同じになっている。  
第３の実施形態によれば、上述したような配置にすることによって、特性も良好で、二つのＴＦＴ１１１，１１２間のばらつきを低減できる。
【００６２】
（第４の実施形態）  
図１５を参照する。図１５は第４の実施形態における二次元成長結晶の一つの結晶粒内に複数のＴＦＴを配置する際の配置方法を示す説明図である。但し、図１と同部材又は同符号は同符番又は同符号を付して説明し、説明を省略する。  
図１５は、第４の実施形態における二次元成長結晶の一つの結晶粒内に４つのＴＦＴ１１１，１１２，１１３，１１４を配置する際の配置方法を示す説明図である。図１５は、二次元成長結晶の一つの結晶粒内に４つのＴＦＴ１１１〜１１４を配置した例であり、そのうちの二つのＴＦＴ１１１，１１２は図１４に示した第３の実施形態の配置方法と同じである。残りの二つのＴＦＴ１１３，１１４は同じ結晶粒内のラテラル結晶成長領域Ｓ２内に配置されており、かつＹ軸上にあるが、結晶成長方向Ｌ２（但し、図１５では便宜上Ｘ，Ｙ軸上の結晶成長方向は図示されていない）は互いに正反対の方向になっている。ここで、ＴＦＴ１１３，１１４のチャネル方向Ｌ１はＹ軸に平行な方向になるように配置されている。
【００６３】
第４の実施形態によれば、上述したような配置にすることによって、特性も良好で、４つのＴＦＴ１１１〜１１４間のばらつきも低減できる。
【００６４】
（第５の実施形態）  
図１６を参照する。図１６は第５の実施形態における二次元成長結晶の一つの結晶粒内に複数のＴＦＴを配置する際の配置方法を示す説明図である。但し、図１と同部材又は同符号は同符番又は同符号を付して説明し、説明を省略する。  
図１６は、二次元成長結晶の一つの結晶粒内に２つのＴＦＴ１１１，１１２を配置した例であり、ＴＦＴ１１１，１１２のチャネルは二次元成長結晶の一つの結晶粒内のラテラル結晶成長領域内に配置されており、かつＸ軸上にあるという点では、図１４に示した第３の実施形態の配置方法と同じである。但し、第３の実施形態の場合は２つのＴＦＴ１１１，１１２の間で異なる結晶成長方向軸上に配置されているのに対し、本実施形態では同一の結晶成長方向軸上に配置されている点が異なる。
【００６５】
ところで、第３の実施形態の配置方法では、一つの結晶成長方向軸上に一つのＴＦＴのみ配置しているので、ラテラル結晶成長領域内にＴＦＴのチャネル部を配置する際に、領域に充分な余裕があるために、結晶性、及び位置ずれマ−ジンの点で最も有利な位置に配置できるという利点がある。しかし、第３の実施形態の場合、異なる結晶成長方向軸上に配置しているので、成長方向によって結晶性、面方位等が異なった場合にＴＦＴ特性にばらつきが生じる可能性があるという欠点がある。
【００６６】
それに対して、第５の実施形態では、一つの結晶成長方向軸上に二つのＴＦＴ１１１，１１２を配置しているので、ラテラル結晶成長領域内にＴＦＴのチャネル部を配置する際に、領域に充分な余裕がないために、結晶性、及び位置ずれマ−ジンの点で最も有利な位置に必ずしも配置できないという欠点がある。しかし、同一の結晶成長方向軸上に配置しているので、成長方向が異なることに起因する結晶性、面方位等のばらつき要因が除かれているのでＴＦＴ特性のばらつきがより低減される可能性があるという利点がある。
【００６７】
どちらの配置方法が総合的に見て最適かは、どちらの特性劣化およびばらつき要因が支配的かによって異なる。しかし、一つの結晶粒が小さい場合は、第５の実施形態の方法ではＴＦＴ配置が不可能、もしくは配置できたとしても、ラテラル結晶成長領域内の最適配置が困難であることに起因する特性劣化及びばらつきがより支配的になるために、むしろ第３の実施形態の方法の方が適しているといえる。一方、一つの結晶粒が比較的大きい場合は、第５の実施形態の方法でも、ラテラル結晶成長領域が充分領域が確保されているために、複数のＴＦＴに対してほぼ最適に近い配置が可能となる。従って、第５の実施形態の場合、ラテラル結晶成長領域内の最適配置からずれることに起因する特性劣化及びばらつきがほとんど無視できる。以上より、第５の実施形態の方法の利点を生かせられるため、その場合には第５の実施形態の方が適しているといえる。
【産業上の利用可能性】
【００６８】
本発明の薄膜トランジスタは、例えば液晶ディスプレイやエレクトロルミネッセンス等の表示装置の表示部、或いは走査部、制御部等に用いられることが期待され、高性能な表示装置を作製するために利用されるものである。
【００６９】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施形態における一つの二次元成長結晶粒内にＴＦＴを配置する際の配置方法を示す説明図。
【図２】従来における一つの二次元成長結晶粒内に複数のＴＦＴを配置する際の配置例を示す説明図。
【図３】図２におけるＴＦＴのＸＹ座標とμｍａｘとの相関を示す特性図。
【図４】図２におけるＴＦＴのＸＹ座標とＶthとの相関を示す特性図。
【図５】ＴＦＴ特性とＴＦＴチャネル部の二次元成長結晶粒内位置との相関を説明するモデル図。
【図６】本発明に係るＴＦＴを製造する方法を工程順に示す一部の断面図。
【図７】本発明に係るＴＦＴを製造する方法を工程順に示す一部の断面図。
【図８】本発明に係るＴＦＴを製造する方法を工程順に示す一部の断面図。
【図９】本発明のＴＦＴが形成される二次元成長結晶を有する半導体膜を形成するための結晶化装置の構成を概略的に示す図。
【図１０】図９の結晶化装置の照明系の内部構成を概略的に示す図。
【図１１】図９の結晶化装置の位相変調素子の構成を示す図。
【図１２】図１１の単位領域の横断線Ｘ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚに夫々対応する光強度分布を示す図。
【図１３】本発明の第２の実施形態における一つの二次元成長結晶粒内にＴＦＴを配置する際の配置方法を示す説明図。
【図１４】本発明の第３の実施形態における一つの二次元成長結晶粒内にＴＦＴを配置する際の配置方法を示す説明図。
【図１５】本発明の第４の実施形態における一つの二次元成長結晶粒内にＴＦＴを配置する際の配置方法を示す説明図。
【図１６】本発明の第５の実施形態における一つの二次元成長結晶粒内にＴＦＴを配置する際の配置方法を示す説明図。
【符号の説明】
【００７１】
１１，１１１〜１１４…薄膜トランジスタ、１２…半導体層、１３…ソース領域、１４…ドレイン領域、１５…チャネル領域、１７…ゲート電極。
【図１】
2008205046.tif 000003
【図２】
2008205046.tif 000004
【図３】
2008205046.tif 000005
【図４】
2008205046.tif 000006
【図５】
2008205046.tif 000007
【図６】
2008205046.tif 000008
【図７】
2008205046.tif 000009
【図８】
2008205046.tif 000010
【図９】
2008205046.tif 000011
【図１０】
2008205046.tif 000012
【図１１】
2008205046.tif 000013
【図１２】
2008205046.tif 000014
【図１３】
2008205046.tif 000015
【図１４】
2008205046.tif 000016
【図１５】
2008205046.tif 000017
【図１６】
2008205046.tif 000018