(57)【要約】      （修正有）【課題】占有体積を縮小化した半導体装置の製造方法及び半導体装置を提供する。【解決手段】第１リードフレームのリード線は、電極に電気的に接続可能に第１軸Ｘ上に所定間隔で先端部が配置され、第１軸Ｘと第１軸Ｘに直交する第２軸Ｙとからなる面内で、先端部１３１から第２軸Ｙと平行な第１方向に延びると共に第２軸Ｙ対称に第１軸と平行な第２方向と第３方向とに延びる中間部１３２を形成し、第１軸Ｘ及び第２軸Ｙに直交する第３軸Ｚと平行な方向に中間部１３２から湾曲して延び、他の電線と接続可能な端子部１３３を形成されており、第２リードフレームのリード線は、第１リードフレームの中間部１３２を第１軸Ｘ中心に反転した形状に形成されており、半導体チップの電極と、第１リードフレーム及び第２リードフレームのいずれか一方の先端部１３１とを電気的に接続する工程を有する。【選択図】図８
2008205361.tif 000002
【特許請求の範囲】
【請求項１】
複数のリード線からなるリードフレームに半導体チップを実装して、前記リード線に前記半導体チップが有する端子を接続することにより半導体装置を製造する半導体装置の製造方法において、  
前記半導体チップがパッケージの表面側に実装される上面配置技術が用いられる第１の場合においては、
前記複数のリード線を、前記半導体チップが有する端子と接続される先端部が第１軸の方向に沿って等間隔に配置され、信号の入出力のための端子部が前記第２軸の方向に沿って等間隔に配置され、かつ前記先端部と前記端子部とを接続する中間部が前記先端部と前記端子部との間で湾曲させた形状を有し、前記複数のリード線の半数と、前記複数のリード線の残りの半数が、前記第２軸を中心に線対称の形状を有するように形成し、
前記半導体チップが前記パッケージの裏面側に実装される裏面配置技術が用いられる第２の場合においては、前記第１の場合における前記リードフレームの複数のリード線の平面形状を、前記上面側から見た場合に前記第１軸中心に反転した形状とする
ことを特徴とする半導体装置の製造方法。
【請求項２】
基板と、前記基板の一方の面に設けられた第１半導体チップと、前記基板の他方の面に設けられた第２半導体チップと、前記基板中に設けられると共に前記第１半導体チップ及び前記第２半導体チップに電気的に接続された複数本のリードから構成されるリードフレームとを備える半導体装置であって、
前記リードフレームは、複数のリード線から構成される第１のリードフレームと、第２のリードフレームとを備え、
前記第１リードフレームの複数のリード線は、
その先端部が第１軸に平行に等間隔に配置され、先端部と繋がる末端部は、先端部から第１軸に直交する第２軸と平行な方向の延びた後湾曲して第１軸方向に延びて形成され、当該複数のリード線の半数と、当該複数のリード線の残りの半数は、第２軸を中心に線対称の形状を与えられており、
前記第２リードフレームの複数のリード線は、
前記第１リードフレームを前記第１軸中心に反転した形状に形成されており、前記各リード線が、前記第１リードフレームのリード線に接続されている
ことを特徴とする半導体装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップをリードフレームに実装する半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
従来、半導体チップをパッケージ内に封止する場合、半導体チップをリードフレーム上（或いは下）に実装する構成となる（特許文献１）。半導体チップにおける、最適なボンディングパッドの並び順は、パッケージの種類や、実装の方法等の条件によって決まり、各条件において異なるものである。したがって、パッケージの種類や、実装の方法等の条件により、例えば、半導体チップのメタル層を切り換える等して、各パッケージ専用の半導体チップを用意することが多い。
【０００３】
ＴＳＯＰ（Thin Small Outline Package)パッケージは、最も広く使われている半導体チップのパッケージの一つである。その為、半導体製造業者の多くは、このＴＳＯＰパッケージを採用している。また、半導体製造業者は、そのＴＳＯＰパッケージの組立工程におけるコストを下げる為、外部の組立業者に委託することが多い。
【０００４】
このように、組立工程を外部委託する場合、組立業者の選出が非常に重要となる。半導体製造業者は、できる限り、組立コストを安価に抑えたい。ただし、組立コストが安価である組立業者であっても、半導体製造業者の要求する技術を持っていなければ、半導体製造業者は、その組立業者を採用することができない。また、半導体製造業者が要求する以上の、優れた技術（例えば、リードフレームに対し、半導体チップを上面及び下面に取り付ける技術）を持つ組立メーカは、往々にしてコストが高い。つまり、半導体製造業者が組立工程コストをできるかぎり抑える為には、どのような組立技術にも対応できるような、半導体装置の製造方法を提供する必要がある。また、どのような組立工程にも対応可能なように、ＴＳＯＰパッケージ内に封止される半導体チップの回路を構成すれば、その半導体チップの占有体積は増大する。
【特許文献１】特開平０７−７４１９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、どのような組立技術にも対応でき、占有体積を縮小化した半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、複数のリード線からなるリードフレームに半導体チップを実装して、前記リード線に前記半導体チップが有する端子を接続することにより半導体装置を製造する半導体装置の製造方法において、前記半導体チップがパッケージの表面側に実装される上面配置技術が用いられる第１の場合においては、前記複数のリード線を、前記半導体チップが有する端子と接続される先端部が第１軸の方向に沿って等間隔に配置され、信号の入出力のための端子部が前記第２軸の方向に沿って等間隔に配置され、かつ前記先端部と前記端子部とを接続する中間部が前記先端部と前記端子部との間で湾曲させた形状を有し、前記複数のリード線の半数と、前記複数のリード線の残りの半数が、前記第２軸を中心に線対称の形状を有するように形成し、前記半導体チップが前記パッケージの裏面側に実装される裏面配置技術が用いられる第２の場合においては、前記第１の場合における前記リードフレームの複数のリード線の平面形状を、前記上面側から見た場合に前記第１軸中心に反転した形状とすることを特徴とする。
【０００７】
また、本発明の一態様に係る半導体装置は、基板と、前記基板の一方の面に設けられた第１半導体チップと、前記基板の他方の面に設けられた第２半導体チップと、前記基板中に設けられると共に前記第１半導体チップ及び前記第２半導体チップに電気的に接続された複数本のリードから構成されるリードフレームとを備える半導体装置であって、前記リードフレームは、複数のリード線から構成される第１のリードフレームと、第２のリードフレームとを備え、前記第１リードフレームの複数のリード線は、その先端部が第１軸に平行に等間隔に配置され、先端部と繋がる末端部は、先端部から第１軸に直交する第２軸と平行な方向の延びた後湾曲して第１軸方向に延びて形成され、当該複数のリード線の半数と、当該複数のリード線の残りの半数は、第２軸を中心に線対称の形状を与えられており、前記第２リードフレームの複数のリード線は、前記第１リードフレームを前記第１軸中心に反転した形状に形成されており、前記各リード線が、前記第１リードフレームのリード線に接続されていることを特徴とする。
【発明の効果】
【０００８】
この発明によれば、どのような組立技術にも対応でき、占有体積を縮小化した半導体装置の製造方法、及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
先ず、図１〜図５を参照して、ＴＳＯＰパッケージ内に一枚の半導体チップ、又は、複数枚の半導体チップを積層して、一つのＴＳＯＰパッケージに収める場合の一例を説明する。
【００１０】
図１は、半導体チップ３１の上面図であり、図２は、リードフレーム３３の上面図であり、図３は、そのリードフレーム３３の側面図である。
【００１１】
半導体チップ３１は、図１に示すように、矩形板状であり、その一方の面の端部近傍には、直線配列された１２個のボンディングパッド３１Ｐ１〜３１Ｐ１２が形成されている。また、この半導体チップ３１のボンディングパッド３１Ｐ１〜３１Ｐ１２には、各々入力回路３１１と、保護回路３１２と、出力回路３１３とが接続されている。つまり、ボンディングパッド３１Ｐ１〜３１Ｐ１２は、入力回路３１１と、保護回路３１２と、出力回路３１３との全てを有している。
【００１２】
図２、及び図３に示すように、リードフレーム３３の長手方向に平行に延びる軸を第１軸Ｘとし、リードフレーム３３の中心を通り第１軸Ｘに直交する軸を第２軸Ｙとする。また、第１軸Ｘ及び第２軸Ｙに直交する軸を第３軸Ｚとする。なお、図２においては、封止されるパッケージを二点鎖線で示している。
【００１３】
リードフレーム３３は、１２本のリード線３３Ａ１〜３３Ａ１２から構成されている。各々のリード線３３Ａ１〜３３Ａ１２は、その先端部３３１が第１軸Ｘに平行に、且つ等間隔にパッケージの長辺に沿って配置され、ボンディングパッド３１Ｐ１〜３１Ｐ１２に電気的に接続され得るようにされている。また、各々のリード線３３Ａ１〜３３Ａ１２は、先端部３３１と繋がる中間部３３２と端子部３３３を有している。中間部３３２は、第１軸Ｘと第２軸Ｙとからなる面内において、先端部３３１と端子部３３３とを接続するように形成されている。すなわち中間部３３２は、先端部３３１から第２軸Ｙと平行な方向の延びた後湾曲して第１軸Ｘ方向に延びて端子部３３３に到達するように構成されている。端子部３３３は、第２軸Ｙに平行に且つ等間隔に、パッケージの短辺に沿って配置されている。端子部３３３は、第３軸Ｚ方向に、すなわち図２における紙面垂直方向に湾曲され、パッケージの下面側に突出するように形成されている。
【００１４】
リード線３３Ａ１〜３３Ａ１２のうち、３３Ａ１〜３３Ａ６は、その端子部３３３が、図２においてパッケージの左側短辺に沿って配置されており、一方、３３Ａ７〜３３Ａ１２は、パッケージの右側短辺に沿って配置されている。従って、リード線３３Ａ１〜Ａ６と、リード線３３Ａ７〜３３Ａ１２とは、第２軸Ｙを中心として線対称の形状を与えられている。
【００１５】
また、リード線３３Ａ１及びリード線３３Ａ６は、その端子部３３３から半導体チップ３１の制御信号が入力される制御信号端子として機能し、リード線３３Ａ７及びリード線３３Ａ１２は、その端子部３３３から入出力されるデータのやり取りに使用されるＩ／Ｏ端子として機能する。
【００１６】
次に、リードフレーム３３の上面又は下面に半導体チップ３１を配置した状態を説明する。図４は、半導体チップ３１をリードフレーム３３の上面に取り付ける上面配置技術を用いた場合におけるパッケージの上面図であり、図５は、半導体チップ３１をリードフレーム３３の下面に取り付ける下面配置技術を用いた場合におけるパッケージの上面図である。パッド３１Ｐ１〜３１Ｐ１２と、複数のリード線３３Ａ１〜３３Ａ１２とはボンディングワイヤにより接続されている。なお、図４、及び図５に示す状態から、さらに、この半導体チップ３１及びリードフレーム３３を封止樹脂で覆うことにより、半導体チップ３１のパッケージが完了する。
【００１７】
ここで、リード線３３Ａ１が、図１の半導体チップ３１のボンディングパッド３１Ｐ１に接続されていることを、符号として標記を３３Ａ１（３１Ｐ１）のように表現することとする。すると、図４に示すように、半導体チップ１１を上面配置技術を用いて図２に示すようなリードフレーム３３に接続した場合の接続関係は、３３Ａ１（３１Ｐ７）、・・・、３３Ａ６（３１Ｐ１２）、３３Ａ７（３１Ｐ６）、・・・、３３Ａ１２（３３Ｐ１）となる。
【００１８】
一方、図５の半導体チップ１１を下面配置技術を用いて図２に示すようなリードフレーム３３に接続した場合の接続関係は、３３Ａ１（３１Ｐ６）、・・・、３３Ａ６（３１Ｐ１）、３３Ａ７（３１Ｐ７）、・・・、３３Ａ１２（３１Ｐ１２）となる。
【００１９】
このように、上記の半導体装置の製造方法にあっては、半導体チップをリードフレームの上面に配置するか、或いは下面に配置するかにより、半導体チップのボンディングパッド３１Ｐ１〜３１Ｐ１２とリード線３２Ａ１〜３２Ａ１２との接続関係が反転する構成となる。したがって、上記図１に示したように、半導体チップ３１は、ボンディングパッド３１Ｐ１〜３１Ｐ１２に、各々入力回路３１１と、保護回路３１２と、出力回路３１３とを全て接続させてなければならず、半導体チップ３１の占有体積の肥大化及び、製造コストの増大を招く。
【００２０】
また、この占有体積の肥大化を回避するため、半導体チップ３１のボンディングパッド３１Ｐ１及び３１Ｐ６に、入力回路３１１及び保護回路３１２のみを接続し、ボンディングパッド３１Ｐ７及び３１Ｐ１２に、入力回路３１１と、保護回路３１２と、出力回路３１３とを接続する構成、或いは、その反対の構成とすることも考えられる。
【００２１】
しかしながら、半導体チップ３１をこのような構成とすれば、物理的にボンディングパッドとリード線の先端部との距離が離れ、その配線長が延びるので、配線の寄生抵抗が増え、動作速度が低下する問題が生じる。或いは、配線長が伸びるので、その配線が接触する虞、インダクタンスの増加等が生じる。
【００２２】
次に、図６を参照して、本発明の一実施形態に係る半導体装置の製造方法の概略を説明する。図６は、第１実施形態に係る半導体装置の製造方法の概略図である。
【００２３】
本発明に係る半導体装置の製造方法は、図６に示すように、半導体チップ１１と共に第１リードフレーム１３及び第２リードフレーム１５の少なくともいずれか一方を用いて半導体装置を製造するものである。すなわち、第１リードフレーム１３を選択した場合、半導体チップ１１を第１リードフレーム１３の下面に取り付け、第２リードフレーム１５を選択した場合、半導体チップ１１をリードフレーム１５の上面に取り付けるものとする。以下、このような構成とするため、半導体チップ１１及び第１及び第２リードフレーム１３，１５の形状、及びそれらの接続関係を詳細に説明する。
【００２４】
図７は、半導体チップ１１の上面図である。なお、図７において、半導体チップ１１は、図７に示すように、矩形板状であり、その一方の面の端部近傍には、直線配列された１２個のボンディングパッド１１Ｐ１〜１１Ｐ１２が形成されている。また、この半導体チップ１１のボンディングパッド１１Ｐ１〜１１Ｐ６には、各々入力回路１１１と、保護回路１１２とが接続されており（出力回路１１３は接続されていない）、ボンディングパッド１１Ｐ７〜１１Ｐ１２には、各々入力回路１１１と、保護回路１１２と、出力回路１１３とが接続されている。
【００２５】
図８は、第１リードフレーム１３の上面図である。なお、図８の二点鎖線は、封止されるパッケージを示している。第１リードフレーム１３は、図８に示すように、１２本のリード線１３Ａ１〜１３Ａ１２から構成されている。第１リードフレーム１３は、図２に示したリードフレーム３３と同一の形状を有する。すなわち、各々のリード線１３Ａ１〜１３Ａ１２は、その先端部１３１が第１軸Ｘ上に平行に、且つ等間隔にパッケージの長辺に沿って配置され、ボンディングパッド１１Ｐ１〜１１Ｐ１２に電気的に接続され得るようにされている。
【００２６】
また、各々のリード線１３Ａ１〜１３Ａ１２は、先端部１３１と繋がる中間部１３２と端子部１３３を有している。中間部１３２は、第１軸Ｘと第２軸Ｙとからなる面内において、先端部１３１と端子部１３３とを接続するように形成されている。すなわち中間部１３２は、先端部１３１から第２軸Ｙと平行な方向の延びた後湾曲して第１軸Ｘ方向に延びて端子部１３３に到達するように構成されている。
【００２７】
端子部１３３は、第２軸Ｙに平行に且つ等間隔に、パッケージの短辺に沿って配置されている。端子部１３３は、第３軸Ｚ方向に、すなわち図７における紙面垂直方向に湾曲され、パッケージの下面側に突出するように形成されている。
【００２８】
リード線１３Ａ１〜１３Ａ１２のうち、１３Ａ１〜１３Ａ６は、その端子部３３３が、図８においてパッケージ基板１２の左側短辺に沿って配置されており、一方、１３Ａ７〜１３Ａ１２は、パッケージ基板１２の右側短辺に沿って配置されている。従って、リード線１３Ａ１〜１３Ａ６と、リード線１３Ａ７〜Ａ１２とは、第２軸Ｙを中心として線対称の形状を与えられている。なお、リード１３Ａ１〜１３Ａ６は、厳密にリード線１３Ａ７〜Ａ１２に対して第２軸Ｙを中心として線対称の形状となっている必要はない。つまり、先端部１３１及び端子部１３３の配置が図８に示す位置関係であれば、中間部１３２は、半導体チップ１１を載置可能な形状で良い。
【００２９】
また、リード線１３Ａ１及びリード線１３Ａ６は、その端子部１３３から半導体チップ１１の制御信号が入力される制御信号端子として機能し、リード線１３Ａ７及びリード線１３Ａ１２は、その端子部１３３から入出力されるデータのやり取りに使用されるＩ／Ｏ端子として機能する。
【００３０】
図９は、第２リードフレーム１５の上面図である。なお、図９の二点鎖線は、封止されるパッケージを示している。第２リードフレーム１５は、図９に示すように、１２本のリード線１５Ａ１〜１５Ａ１２から構成されている。各々のリード線１５Ａ１〜１５Ａ１２は、第１リードフレーム１３の中間部１３２を第１軸Ｘ対称に反転した形状の中間部１５２を有する。また、第２リードフレーム１５は、第１リードフレーム１３と同様に、先端部１５２及び端子部１５３を備える。先端部１５１は、第１リードフレーム１３と異なり、パッケージ長辺の反対側（図９中で上辺）に設けられている。
【００３１】
次に、図１０〜図１２を参照して、第１リードフレーム１３の下面に、半導体チップ１１を下面配置技術により配置した状態を説明する。なお、図１０及び図１２の二点鎖線は、封止されるパッケージを示している。図１０は、第１リードフレーム１３の下面に半導体チップ１１を配置した上面図であり、図１１は、その側面図であり、図１２は、その下面図である。ここで、リード線１３Ａ１が、ボンディングパッド１１Ｐ６に接続されていることを示す標記を１３Ａ１（１１Ｐ６）とすると、図１０〜図１２に示す接続関係は、１３Ａ１（１１Ｐ６）、・・・、１３Ａ６（１１Ｐ１）、１３Ａ７（１１Ｐ７）、・・・、１３Ａ１２（１１Ｐ１２）となる。
【００３２】
次に、図１３〜図１５を参照して、第２リードフレーム１５の上面に、半導体チップ１１を上面配置技術により配置した状態を説明する。なお、図１３及び図１５の二点鎖線は、封止されるパッケージを示している。図１３は、第２リードフレーム１５の上面に半導体チップ１１を配置した上面図であり、図１４は、その側面図であり、図１５は、その下面図である。ここで、リード線１５Ａ１が、ボンディングパッド１１Ｐ１に接続されていることを示す標記を１５Ａ１（１１Ｐ１）とすると、図１３〜図１５に示す接続関係は、１５Ａ１（１１Ｐ１）、・・・、１５Ａ６（１１Ｐ６）、１５Ａ７（１１Ｐ７）、・・・、１５Ａ１２（１１Ｐ１２）となる。
【００３３】
上記のように、本実施形態においては、半導体チップ１１を下面配置或いは上面配置のいずれにするかにより、第１リードフレーム１３及び第２リードフレーム１５のいずれかを選択して半導体チップ１１に取り付ける。第１リードフレーム１３と、第２リードフレーム１５とは上述のような上下に反転した形状を有しており、リード線と、それに対応するボンディングパッドの接続関係は、反転することがない。したがって、図７に示すように、半導体チップ１１のボンディングパッド１１Ｐ１〜１１Ｐ６には、入力回路１１１及び保護回路１１２のみを接続する構成であればよく、上述した半導体チップと比較し、回路構成を省略することが可能となり、半導体チップの占有体積は、縮小化される。
【００３４】
なお、上記の例とは逆に、第１リードフレーム１３の上面に半導体チップ１１を配置し、第２リードフレーム１５の下面に半導体チップ１１を配置してもよい。
【００３５】
次に、図１６〜図１８を参照して、本発明の一実施形態に係る半導体装置について説明する。図１６は、本発明の一実施形態に係る半導体装置の上面図であり、図１７は、その側面図であり、図１８は、その下面図である。
【００３６】
図１６〜図１８に示すように、半導体装置は、基板２１と、基板２１の両面に設けられた半導体チップ２２，２２と、基板２１中に設けられると共に半導体チップ２２，２２に電気的に接続された複数本のリードから構成されたリードフレーム２３とを備える。
【００３７】
半導体チップ２２は、各々矩形板状であり、その一方の面の端部近傍には、直線配列された１２個のボンディングパッド２２Ｐ１〜２２Ｐ１２が形成されている。また、この半導体チップ２２のボンディングパッド２２Ｐ１，２２Ｐ６には、各々入力回路と、保護回路とが接続されており、ボンディングパッド２２Ｐ７，２２Ｐ１２には、各々入力回路と、保護回路と、出力回路とが接続されている（図示略）。
【００３８】
ここで、基板２１の中心の端部近傍に長手方向に平行に伸びる軸を第１軸Ｘとし、基板２１の中心を通り第１軸Ｘに直交する短手方向に平行に延びる軸を第２軸Ｙとする。また、第１軸Ｘ及び第２軸Ｙに直交する軸を第３軸Ｚとする。
【００３９】
リードフレーム２３は、複数のリード線から構成される第１リードフレーム２４と、第２リードフレーム２５とから構成されている。
【００４０】
第１リードフレーム２４は、図１６〜図１８に示すように、１２本のリード線２４Ａ１〜２４Ａ１２から構成されている。各々のリード線２４Ａ１〜２４Ａ１２は、その先端部２４１が第１軸Ｘ上に平行に、且つ等間隔に配置され、ボンディングパッド２１に電気的に接続されている。また、第１リードフレーム２４は、第１軸Ｘと第２軸Ｙとからなる面内で、先端部２４１から第２軸Ｙと平行な第１方向に延びると共に第２軸Ｙ対称に第１軸Ｘと平行な第２方向と、第２方向と反対方向の第３方向とに延び、その末端に各々端子部２４２を形成している。この端子部２４２は、基板２１の表面から、露出するように形成されている。
【００４１】
第２リードフレーム２５は、第１リードフレーム２４を第１軸Ｘ中心に反転した形状を有する１２本のリード線２５Ａ１〜２５Ａ１２から構成されている。なお、第２リードフレーム２５も、第１リードフレーム２４と同様に、先端部２５１及び端子部２５２を有している。また、各リード線２５Ａ１〜２５Ａ１２の先端部２５１は、半導体チップ２２のボンディングパッド２２Ｐ１〜２２Ｐ１２に接続されている。
【００４２】
また、第２リードフレーム２５の各リード線２５Ａ１〜２５Ａ１２と、第１リードフレーム２５の各リード線２５Ａ１〜２５Ａ１２とが、接続されている。
【００４３】
上記のように、第２リードフレーム２５が、第１リードフレーム２４を第２軸Ｙ中心に反転して形成されたものであるので、リードフレームと、半導体チップとの接続関係が反転することはない。したがって、回路構成が簡略化された半導体チップ２２を、基板２１の両面に配置した半導体装置を提供することが可能となる。また、第１及び第２リードフレーム２４，２５は、その占有面積も小さく形成されているので、より小型化された半導体装置を提供することが可能となる。
【符号の説明】
【００４４】
１１，２２・・・半導体チップ、１３…第１リードフレーム、１５…第２リードフレーム、２１…基板、２３…リードフレーム。
【図面の簡単な説明】
【００４５】
【図１】半導体装置の製造工程の一例に用いられる半導体チップを示す上面図である。
【図２】半導体装置の製造工程の一例に用いられるリードフレームを示す上面図である。
【図３】半導体装置の製造工程の一例に用いられるリードフレームを示す側面図である。
【図４】半導体装置の製造工程の一例により半導体チップをリードフレームの上面に取り付けた状態を示す上面図である。
【図５】半導体装置の製造工程の一例により半導体チップをリードフレームの下面に取り付けた状態を示す上面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方法の概略図である。
【図７】本発明の一実施形態に係る半導体装置の製造工程に用いる半導体チップを示す上面図である。
【図８】本発明の一実施形態に係る半導体装置の製造工程に用いる第１リードフレームを示す上面図である。
【図９】本発明の一実施形態に係る半導体装置の製造工程に用いる第２リードフレームを示す上面図である。
【図１０】本発明の一実施形態に係る半導体装置の製造工程により半導体チップを第１リードフレームの下面に取り付けた状態を示す上面図である。
【図１１】本発明の一実施形態に係る半導体装置の製造工程により半導体チップを第１リードフレームの下面に取り付けた状態を示す側面図である。
【図１２】本発明の一実施形態に係る半導体装置の製造工程により半導体チップを第１リードフレームの下面に取り付けた状態を示す下面図である。
【図１３】本発明の一実施形態に係る半導体装置の製造工程により半導体チップを第２リードフレームの上面に取り付けた状態を示す上面図である。
【図１４】本発明の一実施形態に係る半導体装置の製造工程により半導体チップを第２リードフレームの上面に取り付けた状態を示す側面図である。
【図１５】本発明の一実施形態に係る半導体装置の製造工程により半導体チップを第２リードフレームの上面に取り付けた状態を示す下面図である。
【図１６】本発明の一実施形態に係る半導体装置の上面図である。
【図１７】本発明の一実施形態に係る半導体装置の側面図である。
【図１８】本発明の一実施形態に係る半導体装置の下面図である。
【図１】
2008205361.tif 000003
【図２】
2008205361.tif 000004
【図３】
2008205361.tif 000005
【図４】
2008205361.tif 000006
【図５】
2008205361.tif 000007
【図６】
2008205361.tif 000008
【図７】
2008205361.tif 000009
【図８】
2008205361.tif 000010
【図９】
2008205361.tif 000011
【図１０】
2008205361.tif 000012
【図１１】
2008205361.tif 000013
【図１２】
2008205361.tif 000014
【図１３】
2008205361.tif 000015
【図１４】
2008205361.tif 000016
【図１５】
2008205361.tif 000017
【図１６】
2008205361.tif 000018
【図１７】
2008205361.tif 000019
【図１８】
2008205361.tif 000020