(57)【要約】【課題】相互間でデータの授受を行い得るように結合されるＩＣベアチップ（回路モジュール）間の通信におけるコイルの小型化を図り、装置全体として従来に比し一層の小型化を可能にすると共に、消費電力の低減を図ることのできる電子回路装置を提供する。【解決手段】第１の回路モジュール１１０と第２の回路モジュール１２０とを、両者間のデータの授受を行うインターフェース回路部１３０で結び、このインターフェース回路部１３０を磁気抵抗素子を含み前記磁気抵抗素子に係る磁気抵抗効果を利用してデータの授受を行うように構成する。この構成により、非接触で、且つ、比較的大きいコイル等の小型化を阻害するような要素を含まずに電子回路装置を構成できる。【選択図】図１
2008060443.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路モジュールと、第２の回路モジュールと、前記第１の回路モジュールおよび第２の回路モジュール間のデータの授受を行うインターフェース回路部とを含む電子回路装置であって、前記インターフェース回路部は、磁気抵抗素子を含み前記磁気抵抗素子に係る磁気抵抗効果を利用してデータの授受を行うように構成されていることを特徴とする電子回路装置。
【請求項２】
前記第１の回路モジュールは、送信するデジタルデータに応じて変化する磁界を前記インターフェース回路部の磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路を備えていることを特徴とする請求項１に記載の電子回路装置。
【請求項３】
前記第２の回路モジュールは、前記第１の回路モジュールから送信されるデジタルデータに対応した磁界によって変化する前記インターフェース回路部の磁気抵抗素子における抵抗値の変化を検出する抵抗値検出用信号変換回路を備えていることを特徴とする請求項１に記載の電子回路装置。
【請求項４】
前記インターフェース回路部は、送信するデジタルデータに応じて変化する磁界を前記磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、前記磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を含む抵抗値検出素子部と、を含んで構成されていることを特徴とする請求項１に記載の電子回路装置。
【請求項５】
前記インターフェース回路部は、送信するデジタルデータに応じて変化する磁界を前記磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、前記磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を有する抵抗値検出素子部との素子対を含んで構成される送受信系統を複数系統備えていることを特徴とする請求項４に記載の電子回路装置。
【請求項６】
前記磁界発生素子部は前記第１の回路モジュールと一体的に構成され、且つ、前記抵抗値検出素子部は前記第２の回路モジュールと一体的に構成されていることを特徴とする請求項４に記載の電子回路装置。
【請求項７】
前記第１の回路モジュールは、送信するデジタルデータに応じて変化する磁界を前記インターフェース回路部の第２の磁気抵抗素子に作用させるための駆動電流を生起する第１の駆動電流生成用信号変換回路と、前記第２の回路モジュールから送信されるデジタルデータに対応した磁界によって変化する前記インターフェース回路部の第１の磁気抵抗素子における抵抗値の変化を検出する第１の抵抗値検出用信号変換回路とを備え、且つ、前記第２の回路モジュールは、送信するデジタルデータに応じて変化する磁界を前記インターフェース回路部の第１の磁気抵抗素子に作用させるための駆動電流を生起する第２の駆動電流生成用信号変換回路と、前記第１の回路モジュールから送信されるデジタルデータに対応した磁界によって変化する前記インターフェース回路部の第２の磁気抵抗素子における抵抗値の変化を検出する第２の抵抗値検出用信号変換回路とを備えて構成されていることを特徴とする請求項１に記載の電子回路装置。
【請求項８】
前記インターフェース回路部は、前記第１の駆動電流生成用信号変換回路によって駆動されて磁界を発生する第１の磁界発生素子部と、前記第２の磁気抵抗素子およびこの第２の磁気抵抗素子の抵抗値を検出するための導体部等を有する第１の抵抗値検出素子部との第１の素子対と、前記第２の駆動電流生成用信号変換回路によって駆動されて磁界を発生
する第２の磁界発生素子部と、前記第１の磁気抵抗素子およびこの第１の磁気抵抗素子の抵抗値を検出するための導体部等を有する第２の抵抗値検出素子部との第２の素子対との双方の素子対を含んで構成される送受信系統を複数系統備えていることを特徴とする請求項７に記載の電子回路装置。
【請求項９】
前記磁気抵抗素子は、ＴＭＲ、ＧＭＲ、ＣＰＰ−ＧＭＲの何れかであることを特徴とする請求項１乃至８の何れか一項に記載の電子回路装置。
【請求項１０】
前記第１の回路モジュールはマイクロプロセッサであることを特徴とする請求項１乃至８の何れか一項に記載の電子回路装置。
【請求項１１】
前記第２の回路モジュールはメモリであることを特徴とする請求項１乃至８の何れか一項に記載の電子回路装置。
【請求項１２】
前記第２の回路モジュールはＡＳＩＣであることを特徴とする請求項１乃至８の何れか一項に記載の電子回路装置。
【請求項１３】
前記第２の回路モジュールはアナログＩＣであることを特徴とする請求項１乃至８の何れか一項に記載の電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路モジュールを組合わせて構成される電子回路装置に関し、特に、これらの回路モジュール間の信号の授受を行うインターフェース部の改良に関する。
【背景技術】
【０００２】
ＩＣベアチップやＰＣＢ等の３以上の基板を３次元実装して基板をまたがって信号を伝送する場合でも効率良く信号を伝送することができる電子回路が提案されている。この提案における電子回路は、基板上の配線により形成される第１コイルを有する第１基板と、基板上の配線により前記第１コイルと対応する位置に形成され第１コイルと誘導結合する第２コイルを有する第２基板とを備える。
【０００３】
前記第１基板は、送信用のデジタルデータが変化した時に前記第１コイルに信号を出力する送信回路を更に有することで、消費電力を少なくすることができる。また、前記第２基板は、前記第２コイルの両端を抵抗を介して所定の電圧源に接続する受信回路を更に有することで、信号受信時に受信コイル両端に生じる電圧振幅の中心電圧を、信号増幅に最適な電圧値とすることができる。
ここに、前記第１コイルは、複数の第２基板の第２コイルと誘導結合していることで、３以上の基板にまたがるバスを形成することができる。また、前記第２基板は、周期的な所定の期間だけ信号を受信する受信回路を更に有することで、ＳＮ比を高くすることができるとされている（特許文献１）。
【０００４】
また、複数の半導体チップを三次元方向に積層可能な半導体装置において、高密度実装が可能で、信頼性が高く、汎用性に富んだ半導体装置及びその組立方法についての提案もある。このうち半導体装置に関する提案では、実装基板と、実装基板上の実装側電極と、実装側電極に接続されたチップ側突起電極と、チップ側突起電極が素子面に接続された半導体チップと、半導体チップの裏面を固定し、実装基板に対向する第１主面を有する第１基板と、第１主面上に配置された基板側下部電極と、基板側下部電極とチップ側突起電極とを接続するボンディングワイヤと、半導体チップの周囲の封止樹脂とを備える半導体装置であることを要旨とする。
【０００５】
また、半導体装置の組立方法に関する提案では、第１基板の第１主面に半導体チップの裏面を固定するステップと、第１主面に基板側下部電極を配置するステップと、基板側下部電極と半導体チップの素子面をボンディングワイヤにより接続し、素子面にチップ側突起電極を接続するステップと、第１主面を実装基板に対向させ、実装基板の実装側電極とチップ側突起電極とを接続するステップと、半導体チップの周囲を封止樹脂で封止するステップとを含む半導体装置の組立方法であることを要旨とする。
【０００６】
このような技術によれば、複数の半導体チップを三次元方向に積層可能な半導体装置においても高密度実装が可能で、信頼性が高く、汎用性に富んだ半導体装置及びその組立方法が提供できるとされている（特許文献２）。
【特許文献１】特開２００５−２２８９８１号公報（段落０００９〜段落００１７、図１）
【特許文献２】特開２００６−１７９６０８号公報（段落０００５〜段落０００７、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に提案の技術では、次に列記するような技術課題を残す。即ち、
（ａ）受信側における感度の問題：送信側においてはコイルに流し込む電流を大きくすることにより、受信側の感度に合わせた送信信号を作ることが可能であるが、チップ面積の有効利用を考えるとコイルの小型化は必須である。この場合、この小型化に対して送信側は流し込む電流によりある程度の調整が可能であるが、受信側はその受信感度がコイルの形状に依存するため、大きく感度が低下する。よって更なる送信電力が必要となり、更にエネルギーの到達距離も小さくなる。
【０００８】
（ｂ）小型化の限界の問題：使用するコイルは薄膜導体により形成されており、一般的に１ミクロン程度の導体であり、またその幅についても数ミクロン程度であるので、実質的に流せる電流量にも限界がある。通常１ミクロン幅の導体に対して１ｍＡが一般的によく言われる限度の目安とされている。それ以上の電流になると、導体に熱が生じ、熱による導体のマイグレーションにより導体間の短絡等の不具合が生じる。よって必然的に送信側コイルの小型化（微細線化）の限界が生じる。更に、コイルの形態による限界（磁芯領域（空芯であっても）を形成して導体を旋回構造にする）により小型化に限界が生じる。
【０００９】
（ｃ）各コイルのコア部に磁性体（磁芯）を設ける方法における問題：ＩＣチップ上に形成される導体等は基本的に薄膜技術を用いて形成されるため、チップ上に形成されたコイルの磁芯も薄膜形態の磁性体となる。しかしながら使用される磁界はその薄膜形態の磁芯に対して垂直方向（厚み方向）に磁界が形成される。一般に磁性体は磁場が形成される方向の厚みが薄くなると侵入する磁界に対して大きな反磁場を形成するため、有効に磁界が侵入しない。そのため磁性体を使用しても良好な効果を期待することはできない。
【００１０】
また一方、上記特許文献２に提案の技術では、第１基板の下部電極と半導体チップの素子面をボンディングワイヤにより接続し、素子面にチップ側突起電極を接続するステップと、第１基板の第１主面を実装基板に対向させ、実装基板の実装側電極とチップ側突起電極とを接続するステップとを含むことを必須とするものであり、電気的接触部を設けることを前提とした方法であるため、小型化に限界が生じる。
本発明は上述のような状況に鑑みてなされたものであり、ＩＣベアチップ（回路モジュール）間の通信におけるコイルの小型化を図り、装置全体として従来に比して一層の小型化を可能にすると共に、消費電力の低減を図ることのできる電子回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）第１の回路モジュールと、第２の回路モジュールと、前記第１の回路モジュールおよび第２の回路モジュール間のデータの授受を行うインターフェース回路部とを含む電子回路装置であって、前記インターフェース回路部は、磁気抵抗素子を含み前記磁気抵抗素子に係る磁気抵抗効果を利用してデータの授受を行うように構成されていることを特徴とする電子回路装置。
【００１２】
上記（１）の電子回路装置では、第１の回路モジュールと第２の回路モジュールとが、両者間のデータの授受を行うインターフェース回路部で結ばれ、このインターフェース回路部は磁気抵抗素子を含み前記磁気抵抗素子に係る磁気抵抗効果を利用してデータの授受を行うように構成されているため、非接触で、且つ、比較的大きいコイル等の小型化を阻害するような要素を含まずに構成できるため、全体として小型化が図られ、且つ、省電力化も図ることができる。
【００１３】
（２）前記第１の回路モジュールは、送信するデジタルデータに応じて変化する磁界を前記インターフェース回路部の磁気抵抗素子に作用させるための駆動電流を生起する駆動
電流生成用信号変換回路を備えていることを特徴とする（１）の電子回路装置。
上記（２）の電子回路装置では、（１）の電子回路装置において特に、第１の回路モジュールは、送信するデジタルデータに応じて変化する磁界をインターフェース回路部の磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路を備えているため、この駆動電流生成用信号変換回路によって生起された駆動電流で生じた磁界を磁気抵抗素子に作用させて、送信するデジタルデータに応じてこの磁界を、従って、この磁界の変化に応じた磁気抵抗素子における抵抗値を、変化させて（抵抗値を変調して）
後段の回路モジュール（第２の回路モジュール）へと非接触でデジタルデータを伝送することが可能になる。
【００１４】
（３）前記第２の回路モジュールは、前記第１の回路モジュールから送信されるデジタルデータに対応した磁界によって変化する前記インターフェース回路部の磁気抵抗素子における抵抗値の変化を検出する抵抗値検出用信号変換回路を備えていることを特徴とする（１）の電子回路装置。
上記（３）の電子回路装置では、（１）の電子回路装置において特に、第２の回路モジュールは、第１の回路モジュールから送信されるデジタルデータに対応した磁界によって変化するインターフェース回路部の磁気抵抗素子における抵抗値の変化を検出する抵抗値検出用信号変換回路を備えているため、デジタルデータに対応する磁界に応じて変化する磁気抵抗素子における抵抗値を抵抗値検出用信号変換回路で検出することによって、前段の回路モジュール（第１の回路モジュール）から伝送されてくるデジタルデータを非接触で受信することができる。
【００１５】
（４）前記インターフェース回路部は、送信するデジタルデータに応じて変化する磁界を前記磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、前記磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を含む抵抗値検出素子部と、を含んで構成されていることを特徴とする（１）の電子回路装置。
【００１６】
上記（４）の電子回路装置では、（１）の電子回路装置において特に、インターフェース回路部は、送信するデジタルデータに応じて変化する磁界を磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を含む抵抗値検出素子部と、を含んで構成されているため、例えば駆動電流を流す導線である磁界発生素子部で生起された磁界によって磁気抵抗素子に発生する抵抗値の変化がこの磁気抵抗素子を含む抵抗値検出素子部から検出され、前段側回路モジュールから後段側回路モジュールへと信号（デジタルデータ）の伝送が非接触で行なわれる。
【００１７】
（５）前記インターフェース回路部は、送信するデジタルデータに応じて変化する磁界を前記磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、前記磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を有する抵抗値検出素子部との素子対を含んで構成される送受信系統を複数系統備えていることを特徴とする（４）の電子回路装置。
【００１８】
上記（５）の電子回路装置では、（４）の電子回路装置において特に、インターフェース回路部は、送信するデジタルデータに応じて変化する磁界を前記磁気抵抗素子に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を有する抵抗値検出素子部との素子対を含んで構成される送受信系統を複数系統備えているため、これら複数の素子対を含んで構成される複数系統の伝送路によって前段側回路モジュールから後段側回路モジュールへと信号（デジタルデータ）の伝送が並列
に且つ非接触で行なわれ得る。両回路モジュール間で高速のデータ授受が行われ得る。
【００１９】
（６）前記磁界発生素子部は前記第１の回路モジュールと一体的に構成され、且つ、前記抵抗値検出素子部は前記第２の回路モジュールと一体的に構成されていることを特徴とする（４）の電子回路装置。
上記（６）の電子回路装置では、（４）の電子回路装置において特に、磁界発生素子部は第１の回路モジュールと一体的に構成され、且つ、抵抗値検出素子部は第２の回路モジュールと一体的に構成されているため、全体として小型化が図られる。
【００２０】
（７）前記第１の回路モジュールは、送信するデジタルデータに応じて変化する磁界を前記インターフェース回路部の第２の磁気抵抗素子に作用させるための駆動電流を生起する第１の駆動電流生成用信号変換回路と、前記第２の回路モジュールから送信されるデジタルデータに対応した磁界によって変化する前記インターフェース回路部の第１の磁気抵抗素子における抵抗値の変化を検出する第１の抵抗値検出用信号変換回路とを備え、且つ、前記第２の回路モジュールは、送信するデジタルデータに応じて変化する磁界を前記インターフェース回路部の第１の磁気抵抗素子に作用させるための駆動電流を生起する第２の駆動電流生成用信号変換回路と、前記第１の回路モジュールから送信されるデジタルデータに対応した磁界によって変化する前記インターフェース回路部の第２の磁気抵抗素子における抵抗値の変化を検出する第２の抵抗値検出用信号変換回路とを備えて構成されていることを特徴とする（１）の電子回路装置。
【００２１】
上記（７）の電子回路装置では、（１）の電子回路装置において特に、第１の回路モジュール側では、第１の駆動電流生成用信号変換回路を通して送信するデジタルデータに応じて第２の磁気抵抗素子に作用させる磁界に変調を与えるようにして送信するデジタルデータを送り出す一方、第１の抵抗値検出用信号変換回路を通して第２の回路モジュールから送信されるてくるデジタルデータを第１の磁気抵抗素子における抵抗値の変化として検出することによって当該デジタルデータを受信する。
【００２２】
同様に、第２の回路モジュール側では、第２の駆動電流生成用信号変換回路を通して送信するデジタルデータに応じて第１の磁気抵抗素子に作用させる磁界に変調を与えるようにして送信するデジタルデータを送り出す一方、第２の抵抗値検出用信号変換回路を通して第１の回路モジュールから送信されるてくるデジタルデータを第２の磁気抵抗素子における抵抗値の変化として検出することによって当該デジタルデータを受信する。
以上のようにして、第１の回路モジュール側と第２の回路モジュール側とで、双方向の信号（デジタルデータ）の授受が行われ得る。
【００２３】
（８）前記インターフェース回路部は、前記第１の駆動電流生成用信号変換回路によって駆動されて磁界を発生する第１の磁界発生素子部と、前記第２の磁気抵抗素子およびこの第２の磁気抵抗素子の抵抗値を検出するための導体部等を有する第１の抵抗値検出素子部との第１の素子対と、前記第２の駆動電流生成用信号変換回路によって駆動されて磁界を発生する第２の磁界発生素子部と、前記第１の磁気抵抗素子およびこの第１の磁気抵抗素子の抵抗値を検出するための導体部等を有する第２の抵抗値検出素子部との第２の素子対との双方の素子対を含んで構成される送受信系統を複数系統備えていることを特徴とする（７）の電子回路装置。
【００２４】
上記（８）の電子回路装置では、（７）の電子回路装置において特に、インターフェース回路部は、第１の駆動電流生成用信号変換回路によって駆動されて磁界を発生する第１の磁界発生素子部と、第２の磁気抵抗素子およびこの第２の磁気抵抗素子の抵抗値を検出するための導体部等を有する第１の抵抗値検出素子部との第１の素子対と、第２の駆動電流生成用信号変換回路によって駆動されて磁界を発生する第２の磁界発生素子部と、第１
の磁気抵抗素子およびこの第１の磁気抵抗素子の抵抗値を検出するための導体部等を有する第２の抵抗値検出素子部との第２の素子対との双方の素子対を含んで構成される送受信系統を複数系統備えているため、これら複数の素子対を含んで構成される複数系統の伝送路によって第１の回路モジュール側と第２の回路モジュール側とで、双方向の信号（デジタルデータ）の伝送が並列に且つ非接触で行なわれ得る。両回路モジュール間で高速のデータ授受が行われ得る。
【００２５】
（９）前記磁気抵抗素子は、ＴＭＲ、ＧＭＲ、ＣＰＰ−ＧＭＲの何れかであることを特徴とする（１）乃至（８）の何れか一の電子回路装置。
上記（９）の電子回路装置では、（１）乃至（８）の何れか一の電子回路装置において特に、磁気抵抗素子は、ＴＭＲ、ＧＭＲ、ＣＰＰ−ＧＭＲの何れかであるため、効率の良い信号（デジタルデータ）の伝送が行われ得る。
【００２６】
（１０）前記第１の回路モジュールはマイクロプロセッサであることを特徴とする（１）乃至（８）の何れか一の電子回路装置。
上記（１０）の電子回路装置では、（１）乃至（８）の何れか一の電子回路装置において特に、第１の回路モジュールたるマイクロプロセッサと他の第２の回路モジュールとの間で的確且つ効率の良い信号（デジタルデータ）の伝送が行われ得る。
【００２７】
（１１）前記第２の回路モジュールはメモリであることを特徴とする（１）乃至（８）の何れか一の電子回路装置。
上記（１１）の電子回路装置では、（１）乃至（８）の何れか一の電子回路装置において特に、第２の回路モジュールたるメモリと、例えばマイクロプロセッサであり得る第１の回路モジュールとの間で的確且つ効率の良い信号（デジタルデータ）の伝送が行われ得る。
【００２８】
（１２）前記第２の回路モジュールはＡＳＩＣであることを特徴とする（１）乃至（８）の何れか一の電子回路装置。
上記（１２）の電子回路装置では、（１）乃至（８）の何れか一の電子回路装置において特に、第２の回路モジュールたる部分的にアナログ回路を含み得るＡＳＩＣと、例えばマイクロプロセッサであり得る第１の回路モジュールとの間で的確且つ効率の良い信号（デジタルデータ）の伝送が行われ得る。
【００２９】
（１３）前記第２の回路モジュールはアナログＩＣであることを特徴とする（１）乃至（８）の何れか一に記載の電子回路装置。
上記（１３）の電子回路装置では、（１）乃至（８）の何れか一の電子回路装置において特に、第２の回路モジュールたるアナログＩＣ（ＡＤコンバータ、ＤＡコンバータを含み得る）と、例えばマイクロプロセッサであり得る第１の回路モジュールとの間で的確且つ効率の良い信号（デジタルデータ）の伝送が行われ得る。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図においては、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至省略されている。
図１は、本発明の実施の形態としての電子回路装置を表す図である。図１において、この電子回路装置１０は、マイクロプロセッサ１１１を主体に構成された第１の回路モジュール１１０と、メモリ１２１を主体に構成された第２の回路モジュール１２０とが、両者間のデータの授受を行うインターフェース回路部１３０（各個のインターフェース回路部１３１−１，１３１−２，…，１３１−ｎで構成されている）で結ばれて構成されている。
【００３１】
各個のインターフェース回路部１３１−１，１３１−２，…，１３１−ｎは、それぞれ、後に図面を参照して詳述するように磁気抵抗素子を含みこの磁気抵抗素子に係る磁気抵抗効果を利用してデータの授受を行うように構成されている。
第１の回路モジュール１１０は、マイクロプロセッサ（図中、ＣＰＵと表記）１１１からメモリ１２１に向けて送信するデジタルデータに応じて変化する磁界をインターフェース回路部１３０の磁気抵抗素子に作用させるための駆動電流を生起する各駆動電流生成用信号変換回路１１２を備えている。尚、この駆動電流生成用信号変換回路１１２は、図中単に信号変換回路と略記された各個の駆動電流生成用信号変換回路１１２−１，１１２−２，…１１２−ｎの集合体として構成されている。
【００３２】
一方、第２の回路モジュール１２０は、第１の回路モジュール１１０から送信されるデジタルデータに対応した磁界によって変化するインターフェース回路部１３０の磁気抵抗素子における抵抗値の変化を検出する各抵抗値検出用信号変換回路１２２を備えている。
尚、この抵抗値検出用信号変換回路１２２は、図中単に信号変換回路と略記された各個の抵抗値検出用信号変換回路１２２−１，１２２−２，…１２２−ｎの集合体として構成されている。
【００３３】
また、インターフェース回路部１３０は、第１の回路モジュール１１０（そのマイクロプロセッサ１１１）から送信するデジタルデータに応じて変化する磁界を磁気抵抗素子に作用させるための駆動電流を生起する上述の駆動電流生成用信号変換回路１１２−１，１１２−２，…１１２−ｎによって駆動されて磁界を発生する各磁界発生素子部１３Ｐ−１，１３Ｐ−２，…１３Ｐ−ｎと、磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を含む各抵抗値検出素子部１３Ｓ−１，１３Ｓ−２，…１３Ｓ−ｎと、を含んで構成されている。
インターフェース回路部１３０では、各磁界発生素子部１３Ｐ−１，１３Ｐ−２，…１３Ｐ−ｎおよび各抵抗値検出素子部１３Ｓ−１，１３Ｓ−２，…１３Ｓ−ｎは、上述の順に各対応して素子対を構成し、これらの素子対による信号（デジタルデータ）の送受信系統が複数系統備えられている。
【００３４】
図２は、例えば、第１の回路モジュール１１０から第２の回路モジュール１２０へといった如く、一方向へデータを転送する場合に適用される信号変換回路（駆動電流生成用信号変換回路および抵抗値検出用信号変換回路）およびインターフェース部の構成を表す概念図である。
図２における構成は、図１の構成における複数系統の信号伝送（転送）路のうちの一つを代表的に表しており、駆動電流生成用信号変換回路１１２から送出された信号がインターフェース回路部１３０を通して抵抗値検出用信号変換回路１２２側に転送される部分に該当する。
【００３５】
駆動電流生成用信号変換回路１１２には、２つの定電流電源ＣＣＳ１およびＣＣＳ２が設けられ、これら２つの定電流電源ＣＣＳ１およびＣＣＳ２から各対応する接地電位に向けて流れる電流の方向が各定電流電源ＣＣＳ１、ＣＣＳ２に対応して設けられた切換スイッチＣＯＳ１およびＣＯＳ２によって切り換えられる。この切り換えは、切換制御回路１１４によって制御される。切換制御回路１１４における切換え制御動作は、データ入力端子ＩＮに供給される第１の回路モジュール１１０から送出される信号（デジタルデータの「０」「１」の切換り）に応じて行われる。
このように切り換え制御される電流は、上述の駆動電流として、インターフェース回路部１３０の磁界発生素子部１３Ｐとしての導体１３Ｐｗを流れ、この導体１３Ｐｗの周囲に電流の向きと大きさに対応した磁界が発生する。
【００３６】
このように生起した磁界は、磁気抵抗素子ＭＲ２およびこの磁気抵抗素子ＭＲ２の抵抗値を検出する回路である２本の導体１３Ｓｗ１および１３Ｓｗ２を含む抵抗値検出素子部１３Ｓにおける当該磁気抵抗素子ＭＲ２に作用し、その抵抗値が磁界の状態に応じて変化する。この抵抗値の変化が抵抗値検出用信号変換回路１２２で検出され、磁気抵抗素子ＭＲ２の抵抗値に関する変調として信号（データ）の伝送が行われる。
抵抗値検出用信号変換回路１２２には、既述の２本の導体１３Ｓｗ１および１３Ｓｗ２を通して磁気抵抗素子ＭＲ２の抵抗値を検出するセンスアンプ１２２ａが設けられ、このセンスアンプ１２２ａの出力端子が受信信号の出力端子たるデータ出力端子ＯＵＴとされている。
【００３７】
図３は、例えば、第１の回路モジュール１１０から第２の回路モジュール１２０へ、および、第２の回路モジュール１２０から第１の回路モジュール１１０へ、といった如く、双方向へデータを転送する場合に適用される信号変換回路（駆動電流生成用信号変換回路および抵抗値検出用信号変換回路）およびインターフェース部の構成を表す概念図である。
図３における構成も、図２について上述したところと同様に、図１の構成における複数系統の信号伝送（転送）路のうちの一つを代表的に表している。
【００３８】
但し、この図３の構成では、第１の回路モジュール１１０側の駆動電流生成用信号変換回路１１２から送出された信号がインターフェース回路部１３０を通して第２の回路モジュール１２０側の抵抗値検出用信号変換回路１２２側に転送される一方向の信号の伝送と、これと反対向きの、第２の回路モジュール１２０側の駆動電流生成用信号変換回路１６２から送出された信号がインターフェース回路部１３０を通して第１の回路モジュール１２０側の抵抗値検出用信号変換回路１４１に伝送される系統が併設されて、双方向での信号の伝送が行われるように構成されている。
【００３９】
図３において、図２との対応部は同一の参照符号を附して示し、解説を俟たない事項については各個の説明は省略する。
第１の回路モジュール１１０側の駆動電流生成用信号変換回路１１２から送出された信号がインターフェース回路部１３０を通して第２の回路モジュール１２０側の抵抗値検出用信号変換回路１２２側に転送される一方向の信号の伝送系統については、図２を参照して説明した構成と略同様であるが、双方向のデータの授受を行うための構成について若干相違する。
【００４０】
即ち、駆動電流生成用信号変換回路１１２には、２つの定電流電源ＣＣＳ１およびＣＣＳ２が設けられ、これら２つの定電流電源ＣＣＳ１およびＣＣＳ２から各対応する接地電位に向けて流れる電流の方向が各定電流電源ＣＣＳ１、ＣＣＳ２に対応して設けられた切換スイッチＣＯＳ１およびＣＯＳ２によって切り換えられる。
この切り換えは、切換制御回路１１４によって制御される。切換制御回路１１４における切換え制御動作は、入出力切換え制御回路ＣＯＣ１から供給される信号に応じて実行される。入出力切換え制御回路ＣＯＣ１はデータ入力端子ＩＮ１とデータ出力端子ＯＵＴ１とを有しこれらの端子を通してのデータの入出力に関する切換え制御動作を行うように構成されている。
【００４１】
即ち、第１の回路モジュール１１０側から第２の回路モジュール１２０側へと信号を伝送する（第１の回路モジュール１１０側から見て）送信モード時には、データ入力端子ＩＮ１に供給される第１の回路モジュール１１０から送出されるべき信号（デジタルデータの「０」「１」の切換り）が入出力切換え制御回路ＣＯＣ１を通して切換制御回路１１４に供給され、切換制御回路１１４は、該供給された信号に基づいて、図２を参照して既述のように、磁界発生素子部１３Ｐとしての導体１３Ｐｗを流れる駆動電流を当該信号に対
応した方向に切換える。
【００４２】
このように送出すべきデータに応じて電流の向きが反転するように変調される駆動電流によって、発生する磁界も変化し、該磁界の変化に応じて抵抗値が変化する磁気抵抗素子ＭＲ２の抵抗値が変調されて、第２の回路モジュール１２０側へと信号が伝送される。
この場合、磁気抵抗素子ＭＲ２の抵抗値は、磁気抵抗素子ＭＲ２およびこの磁気抵抗素子ＭＲ２の抵抗値を検出する回路である２本の導体１３Ｓｗ１および１３Ｓｗ２を含む抵抗値検出素子部１３Ｓにおける当該磁気抵抗素子ＭＲ２の抵抗値が抵抗値検出用信号変換回路１２２（同回路におけるセンスアンプ１２２ａ）で検出されることによって信号（データ）の伝送が行われる。
【００４３】
抵抗値検出用信号変換回路１２２（センスアンプ１２２ａ）の出力は、入出力切換え制御回路ＣＯＣ２を通して切換えられて選択的に受信側（例えば、第２の回路モジュール１２０側）で受信されることになる。
この入出力切換え制御回路ＣＯＣ２も既述の入出力切換え制御回路ＣＯＣ１と同様に、データ入力端子ＩＮ２とデータ出力端子ＯＵＴ２とを有しこれらの端子を通してのデータの入出力に関する切換え制御動作を行う。
【００４４】
即ち、第２の回路モジュール１２０側に視座を転ずれば、第１の回路モジュール１１０側から第２の回路モジュール１２０側へと信号を伝送する（第２の回路モジュール１２０側から見て）受信モード時には、センスアンプ１２２ａから出力されるデータがデータ出力端子ＯＵＴ２から出力され第２の回路モジュール１２０側に受信データとして供給される。
【００４５】
次に、第１の回路モジュール１１０側に視座を戻せば、第２の回路モジュール１２０側から第１の回路モジュール１１０側へと信号を伝送する（第１の回路モジュール１１０側から見て）受信モード時には、データ入力端子ＩＮ２に供給される第２の回路モジュール１２０から送出されるべき信号（デジタルデータの「０」「１」の切換り）が入出力切換え制御回路ＣＯＣ２を通して切換制御回路１２４に供給され、切換制御回路１２４は該供給された信号に基づいて、磁界発生素子部１３Ｓとして機能するときの導体１３Ｓｗ２を当該信号に対応した方向に切換りながら駆動電流が流れ、この駆動電流によって発生する磁界に応じて抵抗値が変化する磁気抵抗素子ＭＲ１の抵抗値が変調されて第１の回路モジュール１１０側へと信号が伝送される。
【００４６】
このように流れる方向が切換る駆動電流を発生する第２の回路モジュール１２０側の駆動電流生成用信号変換回路１６２には、２つの定電流電源ＣＣＳ１−ａおよびＣＣＳ２−ａが設けられ、これら２つの定電流電源ＣＣＳ１−ａおよびＣＣＳ２−ａから各対応する接地電位に向けて流れる電流の方向が各定電流電源ＣＣＳ１−ａ、ＣＣＳ２−ａに対応して設けられた切換スイッチＣＯＳ１−ａおよびＣＯＳ２−ａによって切り換えられる。
【００４７】
この切り換えは、切換制御回路１２４によって制御される。切換制御回路１２４における切換え制御動作は、データ入力端子ＩＮ２とデータ出力端子ＯＵＴ２とを有しこれらの端子を通してのデータの入出力に関する切換え制御動作を行う入出力切換え制御回路ＣＯＣ２から供給される信号（データ入力端子ＩＮ２を通して供給される信号）に応じて実行される。
【００４８】
上述のようにしてデータ入力端子ＩＮ２を通して供給される信号に応じて変調される磁気抵抗素子ＭＲ１の抵抗値は、磁気抵抗素子ＭＲ１およびこの磁気抵抗素子ＭＲ１の抵抗値を検出する回路である２本の導体１３Ｐｗ１および１３Ｐｗ２を含む抵抗値検出素子部１３Ｐにおける当該磁気抵抗素子ＭＲ２の抵抗値が抵抗値検出用信号変換回路１４１（同
回路におけるセンスアンプ１４１ａ）で検出されることによって信号（データ）の伝送が行われる。
抵抗値検出用信号変換回路１４１（センスアンプ１４１ａ）の出力は、入出力切換え制御回路ＣＯＣ１を通して切換えられて選択的に受信側（この場合は、第１の回路モジュール１１０側）で受信されることになる。
【００４９】
図４は、２つの半導体チップと該半導体チップ間に形成されたインターフェース回路部とを含んで構成される本発明の実施の形態を表す概念図である。図４において、向かい合わせて配置する２つの半導体チップのうちの一方は、例えば、図１乃至図２を参照して説明した本発明の電子回路装置における第１の回路モジュールに相応する第１の半導体チップ１１であり、他方は、図１乃至図２を参照して説明した本発明の電子回路装置における第２の回路モジュールに相応する第２の半導体チップ２１である。
【００５０】
第１の半導体チップ１１から第２の半導体チップ２１に種々のデータを伝送するべく、第１の半導体チップ１１および第２の半導体チップ２１の両者における各対応部位に形成された複数の線条の導体でなるＩ／Ｏライン１２−１，１２−２，…，１２−ｎ、および、２１−１，２１−２，…，２１−ｎの各部において、チップ１１、２１は図中矢線図示のように両者を変位させて相互に対応するＩ／Ｏライン同士が対向するように重ね合わされる。
【００５１】
第１の半導体チップ１１側にはデータが伝送されるＩ／Ｏラインが配置されているだけであるが、第２の半導体チップ２１側には磁気抵抗素子としての、磁気抵抗比の大きい、例えばＴＭＲ（Tunneling Magneto Resistance）素子ＭＲ２−１，ＭＲ２−２，…，ＭＲ２−ｎが各対応するＩ／Ｏラインに附加されている。
相互に対応するＩ／Ｏライン同士が対向するように重ね合わさられた状態で、第１の半導体チップ１１側の各Ｉ／Ｏライン１２−１，１２−２，…，１２−ｎは、図２を参照して説明した磁界発生素子部に該当し、また、第２の半導体チップ２１側の各Ｉ／Ｏライン２１−１，２１−２，…，２１−ｎとこれらに各附加された磁気抵抗素子ＭＲ２−１，ＭＲ２−２，…，ＭＲ２−ｎが図２を参照して説明した抵抗値検出素子部に該当する。
【００５２】
図５は、図４における第１の半導体チップ１１および第２の半導体チップ２１が重ね合わされた状態を断面方向から見た図である。即ち、図５（Ａ）は、図４を参照して説明したＩ／Ｏライン１２−１，１２−２，…，１２−ｎ、および、２１−１，２１−２，…，２１−ｎ同士が対向している状況を示している。
第１の半導体チップ１１側では半導体基板上にＩ／Ｏライン１２−１，１２−２，…，１２−ｎ（図５では代表的に１２−ｍ）が形成されるが、第２の半導体チップ２１側では半導体基板上に２本のＩ／Ｏラインが積層方向に２本（図２では、１３ＳＷ１，１３ＳＷ２）形成されており、これら２本のライン（１３ＳＷ１，１３ＳＷ２）の間にＴＭＲ素子ＭＲ２が形成されている。
【００５３】
第１の半導体チップ１１のＩ／Ｏライン（１２−ｍ）と第２の半導体チップ２１のＩ／Ｏライン（１３ＳＷ１）との両者が対向する各面には、それぞれ、保護層１２ｇ，１３ｇが形成されている。
図５（Ｂ）は、図５（Ａ）のＴＭＲ素子部を拡大してその構造について説明するための図である。図示の、２つの金属磁性体層、即ち、フリー層ＦＬおよびピンド層ＰＬを絶縁層ＢＬを介して積層された構造になっており、ピンド層ＰＬは磁区が一定方向に固定されている磁性体であり、フリー層ＦＬは外部磁界により容易に磁区方向を変化させることが可能な磁性体である。
【００５４】
図５（Ａ）において上向きの実線図示の矢線は第１の半導体チップ１１側から第２の半
導体チップ２１側へデータ「０」を伝送する場合に、第１の半導体チップ１１側のＩ／Ｏライン（１２−ｍ）に流す駆動電流の方向を表している。
実線の矢線図示のように上向き方向に駆動電流が流れた場合には、データ「０」を表すものとし、この駆動電流によって磁界が生起することによって（円弧状に実線で矢線図示）、第２の半導体チップ２１側のＴＭＲ素子（ＭＲ２）では該生起した磁界を感知して、ＴＭＲ素子（ＭＲ２）のフリー層ＦＬの磁区が該磁界に従って向けられる。
【００５５】
上記の実線の矢線図示のように駆動電流を想定した場合ではＴＭＲ素子のピンド層ＰＬの磁区とフリー層ＦＬの磁区とが同一方向の平行状態となるため２本のライン１３ＳＷ１，１３ＳＷ２間の抵抗値は低くなる。磁気抵抗素子ＭＲ２の抵抗値を検出する回路である２本のライン（導体）１３Ｓｗ１および１３Ｓｗ２間の抵抗値Ｒａをセンスアンプ等で測定することにより、データ「０」を検出することができる。
【００５６】
一方、図５（Ａ）において下向きの破線図示の矢線は第１の半導体チップ１１側から第２の半導体チップ２１側へデータ「１」を伝送する場合に、第１の半導体チップ１１側のＩ／Ｏライン（１２−ｍ）に流す駆動電流の方向を表している。
破線の矢線図示のように下向き方向に駆動電流が流れた場合には、データ「１」を表すものとし、この駆動電流によって磁界が生起することによって（円弧状に破線で矢線図示）、第２の半導体チップ２１側のＴＭＲ素子（ＭＲ２）では該生起した磁界を感知して、ＴＭＲ素子（ＭＲ２）のフリー層ＦＬの磁区が該磁界に従って向けられる。
上記の破線の矢線図示のように駆動電流を想定した場合ではＴＭＲ素子のピンド層ＰＬの磁区とフリー層ＦＬの磁区とが反対方向の反平行状態となるため２本のライン１３ＳＷ１，１３ＳＷ２間の抵抗値は高くなる。磁気抵抗素子ＭＲ２の抵抗値を検出する回路である２本のライン（導体）１３Ｓｗ１および１３Ｓｗ２間の抵抗値Ｒｂをセンスアンプ等で測定することにより、データ「１」を検出することができる。
上記において、ＴＭＲ素子の特性上、必ずＲｂ＞Ｒａとなる。
【００５７】
図６は、図３におけるように第１の半導体チップ１１および第２の半導体チップ２１間で双方向で信号（データ）の授受を行い得るように構成した場合の磁界発生素子部および抵抗値検出素子部の近傍を含む部分を断面方向から見た図である。
図６において、既述の図３乃至図５との対応部は同一の参照符号を附して示し、これらについての説明は省略するが、この構成により第１の半導体チップ１１および第２の半導体チップ２１間の双方で信号（データ）の送受信が可能となる。尚、図３では便宜上、送信する側の信号に応じた駆動電流を流すについて相手方から遠い方の導体に電流を流す如く図示したが、変換効率を考慮すれば、駆動電流を流すには相手側に近い側のライン（１３ＰＷ１，１３ＳＷ１）を用いることが好ましい。
【００５８】
以上、図面を参照して説明した本発明の実施の形態としての電子回路装置では、第１の回路モジュール（１１０）と第２の回路モジュール（１２０）とが、両者間のデータの授受を行うインターフェース回路部（１３０）で結ばれ、このインターフェース回路部（１３０）は磁気抵抗素子（ＭＲ２）を含み磁気抵抗素子に係る磁気抵抗効果を利用してデータの授受を行うように構成されているため、非接触で、且つ、比較的大きいコイル等の小型化を阻害するような要素を含まずに構成できるため、全体として小型化が図られ、且つ、省電力化も図ることができる。
また、駆動電流を流す導線である磁界発生素子部（１３Ｐａ）で生起された磁界によって磁気抵抗素子（ＭＲ２）に発生する抵抗値の変化がこの磁気抵抗素子を含む抵抗値検出素子部（１３Ｓ−ｍ）から検出され、前段側回路モジュールから後段側回路モジュールへと信号（デジタルデータ）の伝送が非接触で行なわれる。
【００５９】
また、一つの実施の形態では、インターフェース回路部１３０は、送信するデジタルデ
ータに応じて変化する磁界を記磁気抵抗素子（ＭＲ２）に作用させるための駆動電流を生起する駆動電流生成用信号変換回路によって駆動されて磁界を発生する磁界発生素子部と、前記磁気抵抗素子およびこの磁気抵抗素子の抵抗値を検出するための導体部等を有する抵抗値検出素子部との素子対を含んで構成される送受信系統を複数系統備えているため、これら複数の素子対を含んで構成される複数形等の信号（デジタルデータ）伝送路によって前段側回路モジュールから後段側回路モジュールへと信号（デジタルデータ）の伝送が並列に且つ非接触で行なわれ得、且つ、両回路モジュール間で高速のデータ授受が行われ得る。
【００６０】
図７は、複数の回路モジュールをインターフェース部で結合させた本発明の電子回路装置における種々の実施の形態を表す概念図である。
図７（Ａ）は、第１の回路モジュール１１０としてマイクロプロセッサ１１１を主体に構成された半導体モジュールＳＣＭ上に白抜きの矢線で象徴的に表されたインターフェース回路部１３０を介してメモリ１２１を主体に構成された第２の回路モジュール１２０として半導体モジュールＭＤＭが結合（該当する両者が物理的に固定された関係に接合される場合に限定されず、情報の授受を行い得る状態に設定される意を包摂する。以下同様。）された例である。
【００６１】
図７（Ｂ）は、第１の回路モジュール１１０としてマイクロプロセッサ１１１を主体に構成された半導体モジュールＳＣＭ上に白抜きの矢線で象徴的に表されたインターフェース回路部１３０を介してアナログＩＣを主体に構成された第２の回路モジュール１２０としての半導体モジュールＡＤＭが結合された例である。
図７（Ｃ）は、第１の回路モジュール１１０としてマイクロプロセッサ１１１を主体に構成された半導体モジュールＳＣＭ上に白抜きの矢線で象徴的に表されたインターフェース回路部１３０をそれぞれ介してメモリ１２１を主体に構成された第２の回路モジュール１２０として、半導体モジュールＭＤＭ、および、アナログ回路を含んで構成されることを可とするＡＳＩＣ（Application Specific Integrated Circuit）ＡＳCとが結合された例である。
【００６２】
以上、図７を参照して説明した例では、回路モジュール間での効率の良い信号（デジタルデータ）の伝送が行われ得る。
次に、本発明の実施の形態における磁気抵抗素子を利用した信号（データ）の伝送（転送乃至情報的結合）の特質に関して附言する。
従来チップ間のデータ通信についてはコイルを対向させて行っていたが（既述の特許文献１等）、受信側について磁気抵抗素子を使用したことを特徴としている。磁気抵抗素子は現在ＧＭＲ、ＴＭＲといわれるものが特にハードディスク装置で使用されている。尚、本発明にはＣＰＰ−ＧＭＲを適用してもよい。
【００６３】
ＧＭＲは、基板の面方向に対して金属軟磁性体、良導体、金属硬磁性体を並べた構造で面方向において外部磁場に対して抵抗変化を起こす。
ＴＭＲは、基板に対して垂直方向に金属軟磁性体、絶縁体、金属硬磁性体を積層した構造で積層方向において外部磁場に対して抵抗変化を起こす。
これらの磁気抵抗素子は外部磁場に対して２０〜２００％の抵抗変化を起こすので、この抵抗変化をセンスアンプで検出してデジタル信号に変換し、受信データとする。
【００６４】
この場合、センスアンプとしては簡単な構成としてはオペアンプによる反転増幅等が使用できる。
また、特にこれらの磁気抵抗素子はきわめて小さい磁界を検出できることが特長であり、送信側のコイルに流す電流値を小さくすることが可能となる。また、通信間距離を大きくすることも可能である。更に、磁界を生起させるために駆動電流を流す導体の形態につ
いても、条件により旋回型のコイルでなくても単なる直線上の配線導体であってもよく、これによりコイルパターンの小型化が可能となる。
【００６５】
尚、以上においてはＩＣベアチップ間のデータ通信について述べたが、この例にとどまらず、ＰＣＢ等の基板上に回路モジュールを搭載するように構成してもよい。更にまた、磁気抵抗素子のみ独立して基板に形成し、このような基板をＩＣベアチップ、あるいはＰＣＢ等に搭載して使用することも可能である。
【００６６】
本発明の実施の形態によって次のような効果が得られる。即ち、
（ａ）ＩＣベアチップ間の通信部に形成される素子面積を小型化できる。
（ｂ）小型化により更なるデータ通信の並列化が可能になり更なる高速通信が可能となる。
（ｃ）ＧＭＲ素子、ＴＭＲ素子等は磁気感度が高いため送信側の電力消費を低下させることが可能であり、且つ、通信間の距離を長くすることも可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態としての電子回路装置を表す図である。
【図２】本発明の実施の形態において一方向へデータを転送する場合に適用される信号変換回路およびインターフェース部の構成を表す図である。
【図３】本発明の実施の形態において双方向へデータを転送する場合に適用される信号変換回路およびインターフェース部の構成を表す図である。
【図４】２つの半導体チップと該半導体チップ間に形成されたインターフェース回路部とを含んで構成される本発明の実施の形態を表す図である。
【図５】図４の実施の形態を断面方向から見た様子を表す図である。
【図６】本発明の実施の形態における磁界発生素子部および抵抗値検出素子部の近傍を含む部分を断面方向から見た様子を表す図である。
【図７】複数の回路モジュールをインターフェース部で結合させた本発明の電子回路装置における種々の実施の形態を表す図である。
【符号の説明】
【００６８】
１０…電子回路装置  １１…第１の半導体チップ  １２−１〜１２−ｎ…Ｉ／Ｏライン  １３Ｐ，１３Ｐ−１〜１３Ｐ−ｎ…磁界発生素子部  １３Ｐｗ…磁界発生素子部  １３ＰＷ１，１３ＰＷ２…導体  １３Ｓ，１３Ｓ−１〜１３Ｓ−ｎ…抵抗値検出素子部  １３ＳＷ１，１３ＳＷ２…Ｉ／Ｏライン  ２１…第２の半導体チップ  ２１−１〜２１−ｎ…Ｉ／Ｏライン  １１０…第１の回路モジュール  １１１…マイクロプロセッサ  １１２，１１２−１〜１１２−ｎ…駆動電流生成用信号変換回路  １１４…切換制御回路  １２０…第２の回路モジュール  １２１…メモリ  １２２，１２２−１〜１２２−ｎ…抵抗値検出用信号変換回路  １２２ａ…センスアンプ  １２４…切換制御回路  １３０，１３１−１〜１３１−ｎ…インターフェース回路部  １４１…抵抗値検出用信号変換回路  １４１ａ…センスアンプ  ＣＯＣ１，ＣＯＣ２…入出力切換え制御回路    ＭＲ１，ＭＲ２，ＭＲ２−１〜ＭＲ２−ｎ…磁気抵抗素子
【図１】
2008060443.tif 000003
【図２】
2008060443.tif 000004
【図３】
2008060443.tif 000005
【図４】
2008060443.tif 000006
【図５】
2008060443.tif 000007
【図６】
2008060443.tif 000008
【図７】
2008060443.tif 000009