(57)【要約】      （修正有）【課題】半導体素子の微細パターンを形成する方法であって、現状露光設備における解像度能力を上回って、より微細なパターンの形成が可能となるようにする。【解決手段】半導体基板１００の上部にエッチング対象膜１０１、ハードマスク膜１０２及び第１補助パターン１０４ａを形成し、それらハードマスク膜と第１補助パターンの上部に絶縁膜１１０と第２補助膜１１２を形成する。第１のエッチング工程を実施し、第２補助膜１１２が第１補助パターン１０４ａ間に残留して第２補助パターン１１２ａとなる。続いて絶縁膜１１０を除去し、第２のエッチング工程で第１，第２補助パターンをエッチングマスクとしてハードマスクパターンを形成し、それをエッチングマスクとして第３のエッチング工程でエッチング対象膜１０１をエッチングする。【選択図】図１Ｄ
2008244417.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部にエッチング対象膜、ハードマスク膜及び第１補助パターンを形成する工程と、
前記ハードマスク膜と前記第１補助パターンの上部に絶縁膜及び第２補助膜を形成する工程と、
前記第２補助膜が前記第１補助パターンの間の前記絶縁膜上に残留され、第２補助パターンになるように第１のエッチング工程を実施する工程と、
前記第１補助パターンの上部と前記第１，第２補助パターンの間の前記絶縁膜を除去する工程と、
前記第１，第２補助パターンをエッチングマスクとして用いる第２のエッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
前記ハードマスクパターンをエッチングマスクとして用いる第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項２】
セルゲート領域、選択トランジスタ領域及び周辺回路領域が設定された半導体基板の上部にエッチング対象膜、ハードマスク膜及び第１補助パターンを形成する工程と、
前記ハードマスク膜と前記第１補助パターンの上部に絶縁膜及び第２補助膜を形成する工程と、
前記選択トランジスタ領域及び周辺回路領域に形成された前記絶縁膜と第２補助膜を除去する工程と、
前記セルゲート領域に形成された前記第２補助膜が前記第１補助パターンの間の前記絶縁膜上に残留され、第２補助パターンになるように第１のエッチング工程を実施する工程と、
前記セルゲート領域から前記第１補助パターンの上部と前記第１，第２補助パターンの間の前記絶縁膜を除去する工程と、
前記第１，第２補助パターンをエッチングマスクとして用いる第２のエッチング工程で前記ハードマスク膜をエッチングし、ハードマスクパターンを形成する工程と、
前記ハードマスクパターンをエッチングマスクとして用いる第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項３】
前記エッチング対象膜は、絶縁膜、導電膜または層間絶縁膜の膜質からなっていることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項４】
前記エッチング対象膜は、タングステンシリサイドで形成することを特徴とする請求項２に記載の半導体素子の微細パターン形成方法。
【請求項５】
前記エッチング対象膜と半導体基板の間には、トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜が積層された構造で形成されることを特徴とする請求項２に記載の半導体素子の微細パターン形成方法。
【請求項６】
前記ハードマスク膜は、アモルファス膜及びシリコン酸化窒化膜が積層された構造で形成することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項７】
前記第１補助膜は、ポリシリコン膜、SiO2、タングステン膜またはSOG物質で形成することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項８】
前記第１補助パターンの臨界寸法は、最終工程で形成された微細パターンのピッチの半分程度になるようにすることを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項９】
前記絶縁膜は、アモルファス膜、SiO2、タングステン膜またはSOG物質で形成することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１０】
前記絶縁膜は、前記第２補助膜と前記第１補助パターン物質に対してエッチング選択比を有する物質で形成することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１１】
前記第１補助パターンの側面に蒸着された前記絶縁膜の厚さは、最終工程で形成された微細パターンのピッチの半分程度になるようにすることを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１２】
前記第２補助膜は、導電物質または絶縁物質で形成することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１３】
前記第２補助膜は、SOG物質、多機能ハードマスク膜のようにシリコンが含まれた有機下部反射防止膜、SiO2、タングステン膜またはポリシリコンで形成することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１４】
前記SOG物質を用いる場合、蒸着工程後に熱処理工程をさらに実施することを特徴とする請求項１３に記載の半導体素子の微細パターン形成方法。
【請求項１５】
前記選択トランジスタ領域及び周辺回路領域に形成された前記第２の補助膜除去工程時に前記絶縁膜をエッチング停止膜として用い、乾式エッチング工程で除去することを特徴とする請求項２に記載の半導体素子の微細パターン形成方法。
【請求項１６】
前記選択トランジスタ領域及び周辺回路領域に形成された前記絶縁膜除去工程時に前記ハードマスク膜をエッチング停止膜として用い、乾式エッチング工程で除去することを特徴とする請求項２に記載の半導体素子の微細パターン形成方法。
【請求項１７】
前記第2の補助膜は、エッチバック工程でエッチングすることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１８】
前記セルゲート領域に形成された前記第２の補助膜エッチング工程時、前記選択トランジスタ領域に残留する前記第２補助膜も除去されることを特徴とする請求項２に記載の半導体素子の微細パターン形成方法。
【請求項１９】
前記選択トランジスタ領域に残留する前記第２補助膜は、エッチバック工程でエッチングすることを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
【請求項２０】
前記第１のエッチング工程時に前記第２補助パターンは、前記第１補助パターンの高さまで残留することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２１】
前記絶縁膜は、O2プラズマを用いた乾式エッチング工程で除去することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項２２】
前記第１のエッチング工程及び前記絶縁膜除去工程時に前記絶縁膜は、前記第１補助パターン物質と前記第２補助膜に対してエッチング選択比を有することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２３】
前記セルゲート領域に形成された前記絶縁膜除去工程時、前記選択トランジスタ領域に残留する前記絶縁膜も除去されることを特徴とする請求項２に記載の半導体素子の微細パターン形成方法。
【請求項２４】
前記選択トランジスタ領域に残留する前記絶縁膜は、O2プラズマを用いた乾式エッチング工程で除去することを特徴とする請求項２３に記載の半導体素子の微細パターン形成方法。
【請求項２５】
前記第２補助パターンは、前記第１補助パターンの間に形成されることを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２６】
前記第２のエッチング工程は、乾式エッチング工程で実施することを特徴とする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２７】
前記第３のエッチング工程時に前記エッチング対象膜と半導体基板の間に形成された前記トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成することを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の微細パターン形成方法に関するものである。
【背景技術】
【０００２】
半導体素子の高集積化に伴って線幅サイズもますます狭小化、縮小化されつつある。しかし、そうした半導体素子の高集積化が要求されているにもかかわらず、微細線幅を実現するために満足すべき露光装備の技術的進展が追いついていないのが実情である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特に、現段階で既存する露光装備を用いて50nm以下の微細線幅を実現しようとする場合、その露光装備に備わる解像度能力では限界がある。
【０００４】
かかる現状に鑑み、本発明の目的は、現状露光設備における解像度能力を上回って、より微細なパターンの形成が可能な半導体素子の微細パターン形成方法を提供する。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明の代表的な半導体素子の微細パターン形成方法は、半導体基板の上部にエッチング対象膜、ハードマスク膜及び第１補助パターンを形成する工程と、前記ハードマスク膜と前記第１補助パターンの上部に絶縁膜及び第２補助膜を形成する工程と、前記第２補助膜が前記第１補助パターン間の前記絶縁膜上に残留して第２補助パターンとなるように第１のエッチング工程を実施する工程と、前記第１補助パターンの上部と前記第１，第２補助パターン間の前記絶縁膜を除去する工程と、前記第１，第２補助パターンをエッチングマスクとして用いる第２のエッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、前記ハードマスクパターンをエッチングマスクとして用いる第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、を含むことを特徴とする.
【発明の効果】
【０００６】
本発明の半導体素子の微細パターン形成方法によれば、第１補助パターンと第２補助パターン形成工程のみで微細パターンを形成することで所要の臨界寸法を有する微細パターンを形成できる。加えて、スペーサ形成工程を省いて工程時間が短縮できる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明に係る半導体素子の微細パターン形成方法についてその実施形態をセルゲート領域に限定して工程順に示す各図を参照して詳細に説明する。
【０００８】
≪第１実施形態≫
図１Ａ〜図１Ｆは、本発明の第１実施形態による形成工程を順に示す。
【０００９】
まず、図１Ａに示す工程において、半導体基板(100)上部にエッチング対象となるターゲットの膜(101)と、ハードマスク膜(102)及び第１補助膜(104)を順次形成する。この時、ハードマスク膜(102)は、アモルファス膜(102a)及びシリコン酸化窒化膜(SiON; 102b)が積層された構造で形成し、第１補助膜(104)は、ポリシリコン膜、SiO2、タングステン(W)膜またはSOG(Spin on Glass)のような物質で形成する。上記エッチング対象膜(101)としては、絶縁膜、導電膜または層間絶縁膜などの膜質からなる。
【００１０】
その後、第１補助膜(104)の上部に下部反射防止膜(Bottom Anti Reflective Coating; BARC; 106)及びフォトレジストパターン(108)を形成する。この時、フォトレジストパターン(108)は、最終工程で微細パターンのピッチの２倍になるピッチを有するように形成する。
【００１１】
つぎに、図１Ｂに示す工程において、フォトレジストパターン(108)をエッチングマスクにして下部反射防止膜(BARC;106)及び第１補助膜(104)をエッチングし、第１補助パターン(104a)を形成する。この時、第１補助膜(104)のエッチング工程時、ハードマスク膜(102)中にシリコン酸化窒化膜(SiON;102b)の上部が過度にエッチングされることがある。これは、第１補助膜(104)の一部がハードマスク膜(102)の上部に残留し、後続工程でブリッジを誘発させないようにするために実施するものである。
【００１２】
その後、フォトレジストパターン(108)を除去する。この時、フォトレジストパターン(108)の除去工程時に下部反射防止膜(BARC;106)も共に除去することが望ましい。第１補助パターン(104a)の臨界寸法(Critical Dimension; CD)は、最終工程で形成された微細パターンのピッチの半分程度になるようにする。
【００１３】
つぎに、図１Ｃに示す工程において、ハードマスク膜(102)と第１補助パターン(104a)の上部の表面に絶縁膜(110)を形成する。この時、絶縁膜(110)としては、アモルファス膜、SiO2、タングステン(W)膜またはSOG物質で形成することが望ましい。ここで、絶縁膜(110)としてアモルファス膜を用いる理由は、アモルファス膜が次の後工程で形成される第２補助膜(112)と第１補助パターン(104a)物質のエッチング選択比を有していて、後続工程であるアモルファス膜である絶縁膜(110)の除去工程で第１補助パターン(104a)が損傷しないで十分に除去され得るためである。
【００１４】
したがって、上記絶縁膜(110)としては、第２補助膜(112)と第１補助パターン(104a)物質に対してエッチング選択比を有する物質を用いることができる。第１補助パターン(104a)の側面に蒸着された絶縁膜(110)の厚さは、最終工程で形成された微細パターンのピッチの半分程度になるようにする。
【００１５】
その後、第１補助パターン(104a)の間が満たされるように絶縁膜(110)の上部に第２補助膜(112)を形成する。この時、第２補助膜(112)は、導電物質または絶縁物質で形成するが、望ましくは、ギャップフィル(gap-fill)の特性が良好なSOG物質、多機能ハードマスク膜のようにシリコン(Si)が含まれた有機下部反射防止膜、SiO2、タングステン(W)膜またはポリシリコンで形成する。SOG物質は、内部に不純物と水分が多く含まれているため、SOG物質を用いる場合、これを除去するために蒸着工程後に熱処理工程を実施しなければならない。
【００１６】
つぎに、図１Ｄに示す工程において、エッチング工程で絶縁膜(110)の上部が露出されるまで第２補助膜(112)をエッチングする。この時、エッチング工程はエッチバック(etch back)工程で実施する。第２補助膜(112)の除去工程時、絶縁膜(110)の間に形成された第２補助膜(112)は、第１補助パターン(104a)の高さまで残留するようにする。
【００１７】
その後、第２補助膜(112)のエッチング工程によって露出させた絶縁膜(110)と第１補助パターン(104a)及び第２補助膜(112)の間に形成された絶縁膜(110)を除去し、第２補助膜(112)の下部にのみ絶縁膜(110)を残留させる。そうすることによって、第２補助パターン(112a)を形成する。この時、絶縁膜(110)は、O2プラズマを用いた乾式エッチング工程で除去する。第２補助膜(112)のエッチング工程と絶縁膜(110)の除去工程時、絶縁膜(110)は第１補助パターン(104a)物質と第２補助膜(112)に対してエッチング選択比を有する。このように、第１補助パターン(104a)の間に第２補助パターン(112a)を形成することにより、所望のピッチを有することができる。
【００１８】
つぎに、図１Ｅに示す工程において、第１補助パターン(104a)と第２補助パターン(112a)をエッチングマスクにしてハードマスク膜(102)をエッチングし、所望のラインとスペースを有するハードマスクパターン(102a)を形成する。この時、ハードマスク膜(102)は乾式エッチング工程で除去する。第１補助パターン(104a)、絶縁膜(110)及び第２補助パターン(112a)を除去し、ハードマスクパターン(102c)からなる微細パターンを形成する。
【００１９】
そして、図１Ｆに示す工程では、所要のラインとスペースを有するハードマスクパターン(102c)をエッチングマスクにしてエッチング対象膜(101)をエッチングし、エッチング対象パターン(101a)を形成する。ハードマスクパターン(102c)を除去する。
【００２０】
以上から明らかなように、第１実施形態によれば、第１補助パターン(104a)と第２補助パターン(112a)形成工程のみで微細パターンを形成する。それによって、所要の臨界寸法(CD)を有する微細パターンを形成することができる。また、従前使用してきたスペーサの形成工程を省略して工程時間を短縮できる利点がある。
【００２１】
≪第２実施形態≫
つぎに、図２Ａ〜図２Ｈは、本発明に係る半導体素子の微細パターン形成方法について、NAND型のフラッシュメモリ素子の製造方法に適用した場合の第２実施形態の工程順を示す。
【００２２】
まず、図２Ａに示す工程において、セルゲート領域(A)、選択トランジスタ領域(B)及び周辺回路領域(C)が設定された半導体基板(200)の上部にエッチング対象膜(201)を形成する。この時、エッチング対象膜(201)は、タングステンシリサイド(WSix)で形成するが、タングステンシリサイド膜(WSix)膜と半導体基板(200)の間にはトンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜が積層された構造で形成される。エッチング対象膜(201)の上部にハードマスク膜(202)及び第１補助膜(204)を順次形成する。この時、ハードマスク膜(202)は、アモルファス膜(202a)及びシリコン酸化窒化膜(SiON;202b)が積層された構造で形成し、第１補助膜(204)はポリシリコン膜、SiO2、タングステン(W)膜またはSOGのような物質で形成する。
【００２３】
その後、第１補助膜(204)の上部に下部反射防止膜(BARC; 206)及び第１のフォトレジストパターン(208)を形成する。この時、第１のフォトレジストパターン(208)は、最終工程でセルゲート領域(A)に形成されるゲートラインのピッチより２倍になるピッチを有するように形成する。
【００２４】
つぎに、図２Ｂに示す工程において、第１のフォトレジストパターン(208)をエッチングマスクにして下部反射防止膜(BARC;206)及び第１補助膜(204)をエッチングし、第１補助パターン(204a)を形成する。この時、第１補助膜(204)のエッチング工程時、ハードマスク膜(202)中にシリコン酸化窒化膜(SiON;202b)の上部が過度にエッチングされることができる。これは、第１補助膜(204)の一部がハードマスク膜(202)の上部に残留し、後続工程でブリッジを誘発させないようにするために実施するものである。
【００２５】
その後、第１のフォトレジストパターン(208)を除去する。この時、第１のフォトレジストパターン(208)の除去工程時に下部反射防止膜(BARC;206)も共に除去することが望ましい。第１補助パターン(204a)の臨界寸法(CD)は、最終工程で形成された微細パターンのピッチの半分程度になるようにする。
【００２６】
つぎに、図２Ｃに示す工程において、ハードマスク膜(202)と第１補助パターン(204a)の上部の表面に絶縁膜(210)を形成する。この時、絶縁膜(210)としては、アモルファス膜、SiO2、タングステン(W)膜またはSOGのような物質で形成することが望ましい。ここで、絶縁膜(210)としてアモルファス膜を用いる理由は、アモルファス膜が後続工程で形成される第２補助膜(212)と第１補助パターン(204a)物質のエッチング選択比を有していて、後続工程であるアモルファス膜である絶縁膜(210)の除去工程で第１補助パターン(204a)が損傷しないで十分に除去され得るためである。
【００２７】
したがって、絶縁膜(210)は第２補助膜(212)と第１補助パターン(204a)物質に対し、エッチング選択比を有する物質を用いることができる。第１補助パターン(204a)の側面に蒸着された絶縁膜(210)の厚さは最終工程で形成された微細パターンのピッチの半分程度になるようにする。
【００２８】
その後、第１補助パターン(204a)の間が満たされるように絶縁膜(210)の上部に第２補助膜(212)を形成する。この時、第２補助膜(212)は導電物質または絶縁物質で形成するが、望ましくはギャップフィル特性がよいSOG物質、多機能ハードマスク膜のようにシリコン(Si)が含まれた有機下部反射防止膜(OBARC)、SiO2、タングステン(W)膜またはポリシリコンで形成する。SOG物質は、内部に不純物と水分が多く含まれているため、SOG物質を用いる場合、これを除去するために蒸着工程後に熱処理工程を実施しなければならない。
【００２９】
つぎに、図２Ｄに示す工程において、選択トランジスタ領域(B)と周辺回路領域(C)がオープンされるようにセルゲート領域(A)の第２補助膜(212)の上部に第２のフォトレジストパターン(214)を形成する。
【００３０】
つぎに、図２Ｅに示す工程において、第２のフォトレジストパターン(214)をエッチングマスクにして選択トランジスタ領域(B)と周辺回路領域(C)に形成された第２補助膜(212)と絶縁膜(210)をエッチングする。この時、エッチング工程時にハードマスク膜(202)中の一つのシリコン酸化窒化膜(SiON;202b)の上部が損失するのを防止するために絶縁膜(210)をエッチング停止膜として用い、第２補助膜(112)を乾式エッチング工程で除去した後、シリコン酸化窒化膜(SiON;202b)をエッチング停止膜として用い、絶縁膜(110)を乾式エッチング工程で除去する。第２のフォトレジストパターン(214)を除去する。
【００３１】
つぎに、図２Ｆに示す工程において、エッチング工程で絶縁膜(210)の上部が露出されるまでセルゲート領域(A)に形成された第２補助膜(212)をエッチングする。この時、エッチング工程は、エッチバック(etch back)工程で実施する。セルゲート領域(A)に形成された第２補助膜(212)エッチング工程時、絶縁膜(210)の間に形成された第２補助膜(212)は第１補助パターン(204a)の高さまで残留するようにし、セルゲート領域(A)に形成された第２補助膜(212)エッチング工程時、選択トランジスタ領域(B)に形成された第２補助膜(212)も絶縁膜(110)の上部が露出されるまで除去する。
【００３２】
その後、セルゲート領域(A)から第２補助膜(212)エッチング工程で露出された絶縁膜(210)と第１補助パターン(204a)及び第２補助膜(212)の間に形成された絶縁膜(210)を除去し、第２補助膜(212)の下部にのみ絶縁膜(210)を残留させることにより、セルゲート領域(A)に第２補助パターン(212a)を形成する。この時、絶縁膜(210)は、O2プラズマを用いた乾式エッチング工程で除去する。ここで、第２補助膜(212)エッチング工程と絶縁膜(210)除去工程時に絶縁膜(210)は第１補助パターン(204a)物質と第２補助膜(212)に対してエッチング選択比を有する。セルゲート領域(A)に形成された絶縁膜(210)の除去工程時、選択トランジスタ領域(B)に残留する絶縁膜(210)も除去する。このように第１補助パターン(204a)の間に第２補助パターン(212a)を形成することにより、所望のピッチを有することができる。
【００３３】
つぎに、図２Ｇに示す工程において、第１補助パターン(204a)と第２補助パターン(212a)をエッチングマスクにしてハードマスク膜(202)をエッチングし、所望のライン及びスペースを有するハードマスクパターン(202c)を形成する。この時、ハードマスク膜(202)は、乾式エッチング工程で除去する。第１補助パターン(204a)、絶縁膜(210)及び第２補助パターン(212a)を除去し、ハードマスクパターン(202c)からなる微細パターンを形成する。
【００３４】
そして、図２Ｈに示す工程では、所望のライン及びスペースを有するハードマスクパターン(202c)をエッチングマスクにしてエッチング対象膜(201)をエッチングし、エッチング対象パターン(201a)を形成する。この時、エッチング対象膜(201)のエッチング工程時にエッチング対象膜(201)と半導体基板(200)の間に形成されたトンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する。ハードマスクパターン(202c)を除去する。
【００３５】
上記のように、第１補助パターン(204a)と第２補助パターン(212a)の形成工程のみで微細パターンを形成することにより、所望の臨界寸法(CD)を有する微細パターンを形成することができる。また、これまで用いたスペーサ形成工程を省略することにより、工程時間を短縮することができる。また、選択トランジスタ領域(B)と周辺回路領域(C)に形成された第２補助膜(212)と絶縁膜(210)のエッチング工程時、第２補助膜(212)の下部に第２補助膜(212)と第１補助パターン(204a)物質のエッチング選択比がある絶縁膜(210)が形成されているため、第１補助パターン(204a)とハードマスク膜(202)中の一つのシリコン酸化窒化膜(SiON;202b)の上部が損失するのを防止することができる。
【００３６】
以上、本発明に係る半導体素子の微細パターン形成方法の実施形態について説明したが、本発明はそうした実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内でその他の実施形態、応用例、変形例、そしてそれらの組み合わせも可能である。
【図面の簡単な説明】
【００３７】
【図１Ａ】本発明による半導体素子の微細パターン形成方法の第１実施形態としてその工程順を示す素子の断面図。
【図１Ｂ】同第１実施形態における次工程を示す断面図。
【図１Ｃ】同第１実施形態における次工程を示す断面図。
【図１Ｄ】同第１実施形態における次工程を示す断面図。
【図１Ｅ】同第１実施形態における次工程を示す断面図。
【図１Ｆ】同第１実施形態における次工程を示す断面図。
【図２Ａ】本発明による半導体素子の微細パターン形成方法について、NAND型のフラッシュメモリ素子の製造方法に適用した場合の第２実施形態の工程順を示す素子の断面図。
【図２Ｂ】同第２実施形態における次工程を示す断面図。
【図２Ｃ】同第２実施形態における次工程を示す断面図。
【図２Ｄ】同第２実施形態における次工程を示す断面図。
【図２Ｅ】同第２実施形態における次工程を示す断面図。
【図２Ｆ】同第２実施形態における次工程を示す断面図。
【図２Ｇ】同第２実施形態における次工程を示す断面図。
【図２Ｈ】同第２実施形態における次工程を示す断面図。
【符号の説明】
【００３８】
100, 200      半導体基板
101, 201      エッチング対象膜
101a, 201a    エッチング対象パターン
102, 202      ハードマスク膜
102c, 202c    ハードマスクパターン
102a, 202a    アモルファス膜
102b, 202b    シリコン酸化窒化膜
104, 204      第１補助膜
104a, 204a    第１補助パターン
106, 206      下部反射防止膜
108           フォトレジストパターン
208           第１のフォトレジストパターン
110, 210      絶縁膜
112, 212      第２補助膜
112a, 212a    第２補助パターン
214           第２のフォトレジストパターン
【図１Ａ】
2008244417.tif 000003
【図１Ｂ】
2008244417.tif 000004
【図１Ｃ】
2008244417.tif 000005
【図１Ｄ】
2008244417.tif 000006
【図１Ｅ】
2008244417.tif 000007
【図１Ｆ】
2008244417.tif 000008
【図２Ａ】
2008244417.tif 000009
【図２Ｂ】
2008244417.tif 000010
【図２Ｃ】
2008244417.tif 000011
【図２Ｄ】
2008244417.tif 000012
【図２Ｅ】
2008244417.tif 000013
【図２Ｆ】
2008244417.tif 000014
【図２Ｇ】
2008244417.tif 000015
【図２Ｈ】
2008244417.tif 000016