(57)【要約】【課題】半導体チップと容易に電気的に接続され、その後のパッケージ工程の品質及び信頼度を確保する半導体パッケージ基板構造を提供する。【解決手段】少なくとも一つの表面に複数の第１の電気接続パッドを有する回路板と、前記第１の電気接続パッドの表面に形成された導電柱と、前記回路板の表面に形成され、前記導電柱を完全に露出するように開孔が形成された絶縁保護層とを備えた半導体パッケージ基板構造において、前記導電柱が、前記絶縁保護層の表面に突出している。【選択図】図４Ｉ
2008193068.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの表面に複数の第１の電気接続パッドを有する回路板と、
前記第１の電気接続パッドの表面に形成された導電柱と、
前記回路板の表面に形成され、前記導電柱を完全に露出するように開孔が形成された絶縁保護層と、
を備えることを特徴とする半導体パッケージ基板構造。
【請求項２】
前記回路板の表面に、回路を更に備えることを特徴とする請求項１に記載の半導体パッケージ基板構造。
【請求項３】
前記導電柱の外径が、前記第１の電気接続パッドに等しいまたはそれより小さいことを特徴とする請求項１に記載の半導体パッケージ基板構造。
【請求項４】
前記第１の電気接続パッドが、半田パッドであることを特徴とする請求項１に記載の半導体パッケージ基板構造。
【請求項５】
前記回路板の表面に、複数の第２の電気接続パッドを更に備えることを特徴とする請求項１に記載の半導体パッケージ基板構造。
【請求項６】
前記絶縁保護層に、前記第２の電気接続パッドを露出するように他の開孔が更に形成されていることを特徴とする請求項５に記載の半導体パッケージ基板構造。
【請求項７】
前記第２の電気接続パッドが、ワイヤボンディングパッドであり、前記絶縁保護層の表面よりも低いことを特徴とする請求項５に記載の半導体パッケージ基板構造。
【請求項８】
前記導電柱の表面に形成された接着層を更に備えることを特徴とする請求項１に記載の半導体パッケージ基板構造。
【請求項９】
前記導電柱及び前記第２の電気接続パッドの表面に形成された接着層を更に備えることを特徴とする請求項５に記載の半導体パッケージ基板構造。
【請求項１０】
前記接着層の材料が、化学蒸着のニッケル／金、化学蒸着の錫、化学蒸着のニッケル／パラジウム／金、メッキのニッケル／金、メッキの錫、メッキの錫／鉛、有機半田付け層、直接金めっきのいずれか一つであることを特徴とする請求項８に記載の半導体パッケージ基板構造。
【請求項１１】
前記接着層の材料が、化学蒸着のニッケル／金、ニッケル／パラジウム／金のいずれか一つであることを特徴とする請求項９に記載の半導体パッケージ基板構造。
【請求項１２】
前記導電柱の表面に形成された導電素子を更に備えることを特徴とする請求項１に記載の半導体パッケージ基板構造。
【請求項１３】
前記導電素子が、半田バンプであることを特徴とする請求項１２に記載の半導体パッケージ基板構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ基板構造に関し、特に回路板表面の電気接続パッドに外部と電気的に接続される導電素子が形成される製造方法に関するものである。
【背景技術】
【０００２】
現行のフリップチップ（Ｆｌｉｐ  Ｃｈｉｐ）技術においては、集積回路（ＩＣ）の半導体チップの能動面に電極パッドを有し、有機回路板にも前記電極パッドに対応する電気接続パッドを有し、前記半導体チップの電極パッドと回路板の電気接続パッドとの間に半田構造又は他の導電接着材料が形成され、前記半田構造又は導電接着材料により、前記半導体チップと前記回路板とが電気的・機械的に接続される。
【０００３】
図１に示すように、フリップチップ技術としては、複数の金属バンプ１１を半導体チップ１２の電極パッド１２１に形成し、また、複数の半田材料からなるプリ半田構造１３を回路板１４の電気接続パッド１４１に形成し、半導体チップ１２の金属バンプ１１をフリップチップにより回路板１４のプリ半田構造１３に対応して、前記プリ半田構造１３を溶融させるだけのリフロー温度の条件で、プリ半田構造１３をそれに対応する金属バンプ１１にリフローすることで、前記半導体チップ１２を前記回路板１４に電気的に接続する。
【０００４】
図２Ａ乃至図２Ｄは、従来の回路板に半田構造を予め形成した製法を模式的に示した断面図である。
【０００５】
図２Ａは、表面に電気接続パッド２０１を有する回路板２０を示す。
【０００６】
図２Ｂに示すように、回路板２０の表面に半田マスクのような絶縁保護層２１が形成され、露光現像工程により電気接続パッド２０１を露出する。
【０００７】
次に、図２Ｃに示すように、回路板２０表面の電気接続パッド２０１に接着層２２が形成され、メッキ又はプリントによりプリ半田２３が形成される。ただし、フリップチップ技術には依然としていくつかの問題が存在している。例えば、チップサイズパッケージ用のフリップチップ基板（Ｆｌｉｐ−Ｃｈｉｐ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ，ＦＣＣＳＰ）では、該フリップチップ基板の厚みが非常に薄いので、反りが発生しやすく、又、短冊状の回路板表面に複数の基板ユニットを有しているため、表面にプリ半田を形成する工程が複雑で、歩留まりが低く、しかもサイクルタイム（Ｃｙｃｌｅ  ｔｉｍｅ）が長くなる等の問題がある。なお、電気接続パッド２０１表面のプリ半田２３の高さが全て同一の水平高度にあるわけでなく、一部のプリ半田２３’は正常のプリ半田２３の高さより低く又は高く、それらの導電素子２３、２３’の間には高度差ｅがある。
【０００８】
次に、図２Ｄに示すように、回路板２０表面にある導電素子２３の高さのバラツキの問題を解決するために、コイニング（ＣＯＩＮＩＮＧ）の工程を行う。押圧することによりそれらのプリ半田２３の高さが好ましい平坦性を有するようにするが、１回のコイニング工程だけで回路板２０表面の全ての導電素子２３を平滑にすることができず、コイニングを一部ずつ順次に行う必要がある。このようにして、一部の平坦性の問題を解決できるものの、極めて手間やコストが掛かる。
【０００９】
図３は、半導体チップ３１をフリップチップにより回路板３２に電気的に接続することを模式的に示した図である。回路板３２の表面に電気接続パッド３２１を有し、回路板３２の表面に絶縁保護層３３が形成され、絶縁保護層３３に電気接続パッド３２１の一部の表面を露出するための開孔３３０が形成され、電気接続パッド３２１の表面に接着層３２２が形成されているが、その高さが絶縁保護層３３の表面よりも低い。半導体チップ３１には電極パッド３１１を有し、電極パッド３１１の表面に金属バンプ３４が形成され、半導体チップ３１の金属バンプ３４を回路板３２の電気接続パッド３２１に対応させ、金属バンプ３４が回路板３２の電気接続パッド３２１の表面に電気的に接続されるようにリフロー工程を行う。
【００１０】
但し、絶縁保護層３３の高さが完全に平坦であるわけではなく、一部の高さが平均高度よりも高い又は低いため、異なる領域の絶縁保護層３３の表面の間に高度差ｅ’が生じ、また、絶縁保護層３３に電気接続パッド３２１を露出するための開孔３３０が形成され、半導体チップ３１の金属バンプ３４が電気接続パッド３２１に接続されることにより、位置ずれ又は電気的接続の不具合が生じしやすくなり、とりわけ非半田マスク定義（Ｎｏｎ  Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ，  ＮＳＭＤ、即ち、半田パッドが絶縁保護層に被覆されていない）の製品はもっとも深刻である。
【００１１】
従って、従来技術では導電素子の高さのバラツキ、絶縁保護層の高さの不均一により半導体チップとパッケージ基板との間に位置ずれや電気的接続の不具合が生じたという欠点を回避することができる半導体パッケージ基板電気的接続構造及び製法を提供することは、当業界において特に解決すべき課題となっている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記した従来技術の種々な問題に鑑み、本発明は、主に、平坦な導電柱を形成することで、プリ半田のバラツキによる後のパッケージの信頼性への影響を回避することができる半導体パッケージ基板構造を提供することを課題とする。
【００１３】
また、本発明は、高さが絶縁保護層よりも高い導電柱を形成することで、チップ側のバンプに容易に電気的に接続するための半導体パッケージ基板構造を提供することを課題とする。
【課題を解決するための手段】
【００１４】
上記した課題を解決するために、本発明では、少なくとも一つの表面に複数の第１の電気接続パッドを有する回路板と、前記第１の電気接続パッドの表面に形成された導電柱と、前記回路板の表面に形成され、前記導電柱を完全に露出するように開孔が形成された絶縁保護層とを備え、前記導電柱が前記絶縁保護層の表面に突出する半導体パッケージ基板構造を提供する。
【００１５】
また、本発明では、前記回路板と前記第１の電気接続パッドとの間に形成された導電層を更に備え、前記導電層の材料が、銅、錫、ニッケル、クロム、チタン、及び銅・クロム合金からなる群のいずれか一つから選ばれ、若しくは前記導電層の材料が、導電性高分子であり、特に銅箔又は無電解メッキ銅であるのが好ましい。
【００１６】
また、本発明では、前記回路板の表面に回路と第２の電気接続パッドを更に備え、前記回路板と回路との間に、前記回路板と前記第１の電気接続パッドとの間に、及び、前記回路板と前記第２の電気接続パッドとの間に導電層を有している。
【００１７】
前記第１の電気接続パッドは、半田パッド（ｓｏｌｄｅｒ  ｐａｄ）であり、その表面に導電柱を有し、前記第２の電気接続パッドは、ワイヤボンディングパッド（ｗｉｒｅ  ｂｉｎｄｉｎｇ  ｐａｄ）であり、前記絶縁保護層の表面よりも低い。前記導電柱及び前記第２の電気接続パッドの表面に酸化現象が生じないようにその他の素子に接続する性能を増強するため第２の接着層を有し、若しくは前記導電柱の表面に直接に導電素子を形成している。
【００１８】
前記絶縁保護層の材料は、例えば、半田マスク（ｓｏｌｄｅｒ  ｍａｓｋ）のような感光性誘電材料であり、前記感光性誘電材料は、液体またはドライ膜であり、前記液体の感光性誘電材料は、プリント又は非プリントにより前記回路板の表面に形成されている。前記非プリントとしては、ローラ塗布法（ｒｏｌｌｅｒ  ｃｏａｔｉｎｇ）、滴下式のスプレー塗布（ｓｐｒａｙ  ｃｏａｔｉｎｇ）、ディッピング塗布（ｄｉｐｐｉｎｇ  ｃｏａｔｉｎｇ）、又はスピン式塗布（ｓｐｉｎ  ｃｏａｔｉｎｇ）のいずれか一つであってよく、前記ドライ膜の感光性誘電材料は、貼り合せ法により前記回路板の表面に形成され、前記絶縁保護層には、前記第２の電気接続パッドを露出するための他の開孔が更に形成されている。
【００１９】
また、本発明では、表面に複数の第１の電気接続パッド及び回路がメッキによって形成された回路板と、前記第１の電気接続パッドの表面にメッキによって形成された導電柱と、前記回路板の表面及び前記導電柱の表面に形成され、前記導電柱を完全に露出するための開孔が形成され、前記導電柱が表面に突出する絶縁保護層と、を備える半導体パッケージ基板構造の製造方法を提供する。
【００２０】
前記回路板の表面に、回路及び第２の電気接続パッドが更に形成されており、前記回路板の表面に形成された第１の、第２の電気接続パッド及び回路の製法は、前記回路板の少なくとも一つの表面に導電層を形成した工程と、前記導電層の表面に形成され、一部の導電層を露出するための開口が形成された第１のレジスト層を形成した工程と、前記第１のレジスト層の開口における導電層の表面に第１の、第２の電気接続パッド及び回路を形成した工程とを備える。
【００２１】
前記第１の電気接続パッドの表面に導電柱を形成した製法は、前記第１のレジスト層、第１の電気接続パッド及び回路の表面に形成され、前記第１の電気接続パッドの表面を露出するための開口が形成された第２のレジスト層を形成した工程と、第１の電気接続パッドの表面に導電柱をメッキにより形成した工程と、前記第１の、第２のレジスト層及び導電層を除去した工程とを備え、前記第２のレジスト層の開口において、前記第１の電気接続パッドの上表面の全体または上表面の一部が露出し、導電柱の外径が前記第１の電気接続パッドに等しい又はそれより小さい。
【００２２】
前記第１の電気接続パッドは、半田パッド（ｓｏｌｄｅｒ  ｐａｄ）であり、その表面に導電柱を有し、前記第２の電気接続パッドは、ワイヤボンディングパッド（ｗｉｒｅ  ｂｉｎｄｉｎｇ  ｐａｄ）であり、前記絶縁保護層の表面よりも低い。前記導電柱及び前記第２の電気接続パッドの表面に酸化現象が生じないように他の素子に接続する品質を増進するため第２のの接着層を有し、若しくは前記導電柱の表面に直接に導電素子を形成している。
【００２３】
絶縁保護層の材料は、例えば、半田マスク（ｓｏｌｄｅｒ  ｍａｓｋ）のような感光性誘電材料であり、前記感光性誘電材料は、液体またはドライ膜の一つであり、前記液体の感光性誘電材料は、プリント又は非プリントにより前記回路板の表面に形成されている。非プリントの方式としては、ローラ塗布法（ｒｏｌｌｅｒ  ｃｏａｔｉｎｇ）、滴下式のスプレー塗布（ｓｐｒａｙ  ｃｏａｔｉｎｇ）、ディッピング塗布（ｄｉｐｐｉｎｇ  ｃｏａｔｉｎｇ）、又はスピン式塗布（ｓｐｉｎ  ｃｏａｔｉｎｇ）の一つであってよい。前記ドライ膜の感光性誘電材料は、貼り合せ法により前記回路板の表面に形成され、前記絶縁保護層には、前記第２の電気接続パッドを露出するように他の開孔が更に形成されている。
【発明の効果】
【００２４】
上述のように、本発明に係る半導体パッケージ基板構造は、まず、回路板の表面に導電層を形成し、前記導電層により電気接続パッド及び導電柱をメッキにより形成し、前記導電層を除去した後、前記回路板及び導電柱の表面に絶縁保護層を形成しており前記導電柱が、前記回路板の表面よりも高いため、前記絶縁保護層がパターンニング化された後、前記導電柱が完全に露出し、非半田マスク定義（Ｎｏｎ  Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ，  ＮＳＭＤ）パッドとなり、前記導電柱が前記絶縁保護層の表面に突出することにより、チップ側のバンプに容易に電気的に接続され、後のパッケージ工程の品質及び信頼性が確保される。
【発明を実施するための最良の形態】
【００２５】
以下において特定の具体的な実施例により本発明の実施形態を説明する。明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点及び効果を容易に理解できるものである。
【実施例１】
【００２６】
図４Ａ乃至図４Ｊは、本発明に係る半導体パッケージ基板構造の第１の実施例の製法を模式的に示した断面図である。
【００２７】
図４Ａに示すように、まず、回路板４０を用意し、回路板４０の表面に導電層４１が形成され、前記導電層の材料は、銅、錫、ニッケル、クロム、チタン、及び銅・クロム合金からなる群のいずれか一つから選ばれ、若しくは前記導電層４１の材料は、導電性高分子であり、特に銅箔又は無電解メッキ銅であるのが好ましい。
【００２８】
図４Ｂに示すように、導電層４１の表面にドライ膜または液体フォトレジストである第１のレジスト層４２が形成され、第１のレジスト層４２に一部の導電層４１を露出するように開口４２０が形成されている。
【００２９】
図４Ｃに示すように、導電層４１をメッキの電流伝導径路とすることによって、第１のレジスト層の開口４２０における導電層４１の表面に少なくとも第１の電気接続パッド４３ａ及び回路４３ｂが形成され、第１の電気接続パッド４３ａは、後の工程において半田パッド（ｓｏｌｄｅｒ  ｐａｄ）とすることができる。
【００３０】
図４Ｄに示すように、第１のレジスト層４２、第１の電気接続パッド４３ａ及び回路４３ｂの表面にドライ膜または液体フォトレジストである第２のレジスト層４４が形成され、第２のレジスト層４４に第１の電気接続パッド４３ａを露出するように開口４４０が形成され、第２のレジスト層４４の開口４４０は、第１の電気接続パッド４３ａの上表面の全体を露出する。
【００３１】
図４Ｅに示すように、導電層４１をメッキの電流伝導径路とすることにより、第２のレジスト層の開口４４０における第１の電気接続パッド４３ａの表面に導電柱４５がメッキにより形成されている。
【００３２】
図４Ｆに示すように、ストリップ（Ｓｔｒｉｐ）及びエッチング等により第２のレジスト層４４、第１のレジスト層４２、及び第１のレジスト層により被覆された導電層４１を除去することで、導電柱４５を完全に露出する。第１のレジスト層４２、第２のレジスト層４４、及び導電層４１を除去する工程は従来のものであるため、ここでは詳しい説明を省略する。
【００３３】
次に、図４Ｇに示すように、回路板４０表面及び導電柱４５表面に絶縁保護層４６が形成されている。絶縁保護層４６の材料は、例えば、半田マスク（ｓｏｌｄｅｒ  ｍａｓｋ）のような感光性誘電材料であり、前記感光性誘電材料は、液体またはドライ膜であり、前記液体の感光性誘電材料は、プリント又は非プリントの方式により回路板４０の表面に形成されている。非プリントの方式としては、ローラ塗布法（ｒｏｌｌｅｒ  ｃｏａｔｉｎｇ）、滴下式のスプレー塗布（ｓｐｒａｙ  ｃｏａｔｉｎｇ）、ディッピング塗布（ｄｉｐｐｉｎｇ  ｃｏａｔｉｎｇ）、又はスピン式塗布（ｓｐｉｎ  ｃｏａｔｉｎｇ）のいずれか一つであってよく、前記ドライ膜の感光性誘電材料は、貼り合せ法により回路板４０の表面に形成されている。
【００３４】
図４Ｈに示すように、絶縁保護層４６に対して露光現像を行うことにより開孔４６０を形成し、前記導電柱４５を完全に露出し、非半田マスク定義（Ｎｏｎ  Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ，  ＮＳＭＤ）パッドとなる。導電柱４５表面の絶縁保護層４６を除去した後、導電柱４５は、絶縁保護層４６の表面よりも高く、前記絶縁保護層４６の表面に突出する。又、導電柱４５の外径は、第１の電気接続パッド４３ａに等しい。
【００３５】
図４Ｉに示すように、導電柱４５の表面に接着層４８が形成されている。接着層４８の材料は、化学蒸着のニッケル／金（Ｎｉ／Ａｕ）、化学蒸着の錫（Ｓｎ）、化学蒸着のニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）、メッキのニッケル／金（Ｎｉ／Ａｕ）、メッキの錫（Ｓｎ）、メッキの錫／鉛（Ｓｎ／Ｐｂ）、有機半田付け層（ＯＳＰ）、および直接金めっき（ＤＩＧ）のいずれか一つである。
【００３６】
図４Ｊに示すように、導電柱４５の表面に導電素子４９がメッキまたは印刷により直接形成され、他の電子装置に電気的に接続されてもよい。導電素子４９は、半田バンプ（Ｓｏｌｄｅｒ  Ｂｕｍｐ）であり、前記半田バンプの材料は、錫（Ｓｎ）、錫−銀（Ｓｎ−Ａｇ）、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）、錫−鉛（Ｓｎ−Ｐｂ）、及び錫−銅（Ｓｎ−Ｃｕ）のいずれか一つである。
【００３７】
本発明に係る半導体パッケージ基板構造は、少なくとも一つの表面に複数の第１の電気接続パッド４３ａを有する回路板４０と、第１の電気接続パッド４３ａの表面に形成された導電柱４５と、回路板４０の表面に形成され、導電柱４５を完全に露出するように開孔４６０が形成された絶縁保護層４６とを備え、導電柱４５が絶縁保護層４６の表面に突出し、導電柱４５の外径は、第１の電気接続パッド４３ａに等しい。
【００３８】
回路板４０は、回路４３ｂと、回路板４０、第１の電気接続パッド４３ａ、回路４３ｂの間に形成された導電層４１とを更に備え、導電層４１の材料が、銅、錫、ニッケル、クロム、チタン、及び銅・クロム合金からなる群のいずれか一つから選ばれ、若しくは導電層４１の材料が、導電性高分子である。導電柱４５の表面に接着層４８を有し、接着層４８の材料が、化学蒸着のニッケル／金（Ｎｉ／Ａｕ）、化学蒸着の錫（Ｓｎ）、化学蒸着のニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）、メッキのニッケル／金（Ｎｉ／Ａｕ）、メッキの錫（Ｓｎ）、メッキの錫／鉛（Ｓｎ／Ｐｂ）、有機半田付け層（ＯＳＰ）、直接金めっき（ＤＩＧ）のいずれか一つである。若しくは導電柱４５の表面に導電素子４９を有し、導電素子４９が、半田バンプ（Ｓｏｌｄｅｒ  Ｂｕｍｐ）であり、前記半田バンプの材料は、錫（Ｓｎ）、錫−銀（Ｓｎ−Ａｇ）、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）、錫−鉛（Ｓｎ−Ｐｂ）、または錫−銅（Ｓｎ−Ｃｕ）のいずれか一つでである。
【実施例２】
【００３９】
図５Ａ乃至図５Ｊは、本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【００４０】
本実施例の図５Ａ乃至図５Ｊの製造工程及び構造について、図５Ａ乃至図５Ｃは、第１の実施例の図４Ａ乃至図４Ｃに示した製法と同じであるが、図５Ｄ以降は第１の実施例と異なっており、第１のレジスト層４２、第１の電気接続パッド４３ａ及び回路４３ｂの表面にドライ膜または液体フォトレジストである第２のレジスト層４４が形成され、第２のレジスト層４４に第１の電気接続パッド４３ａを露出するように開口４４０が形成され、第２のレジスト層４４の開口４４０は、第１の電気接続パッド４３ａの上表面の一部を露出する。図５Ｅ乃至図５Ｇに示すように、第２のレジスト層の開口４４０に導電柱４５をメッキによって形成することで、図５Ｈ、５Ｉ、５Ｊに示すように導電柱４５の外径が第１の電気接続パッド４３ａより小さい構造を形成することができる。
【実施例３】
【００４１】
図６Ａ乃至図６Ｉは、本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。第３の実施例が第１の、第２の実施例と異なる点は、該回路板の表面に第１のまた第２の電気接続パッド及び回路を備えることである。
【００４２】
図６Ａに示すように、まず、回路板４０を用意し、回路板４０の表面に導電層４１が形成されている。
【００４３】
図６Ｂに示すように、導電層４１の表面に第１のレジスト層４２が形成され、第１のレジスト層４２に一部の導電層４１を露出するように開口４２０が形成されている。
【００４４】
図６Ｃに示すように、導電層４１をメッキの電流伝導径路とすることによって、第１のレジスト層の開口４２０における導電層４１の表面に少なくとも第１の電気接続パッド４３ａ、回路４３ｂ、及び第２の電気接続パッド４３Ｃが形成され、その後の工程において、前記第１の電気接続パッド４３ａを半田パッド（ｓｏｌｄｅｒ  ｐａｄ）、前記第２の電気接続パッド４３Ｃをワイヤボンディングパッド（ｗｉｒｅ  ｂｉｎｄｉｎｇ  ｐａｄ）とすることができる。
【００４５】
図６Ｄに示すように、第１のレジスト層４２、導電層４１、第１の電気接続パッド４３ａ、回路４３ｂ、及び第２の電気接続パッド４３Ｃの表面に第２のレジスト層４４が形成され、第２のレジスト層４４に第１の電気接続パッド４３ａだけを露出するように開口４４０が形成され、、第２のレジスト層４４の開口４４０は、第１の電気接続パッド４３ａの上表面の全体を露出する。
【００４６】
図６Ｅに示すように、前記導電層４１をメッキの電流伝導径路とすることによって、メッキで第２のレジスト層の開口４４０における第１の電気接続パッド４３ａの表面に導電柱４５が形成されている。
【００４７】
図６Ｆに示すように、ストリップ（Ｓｔｒｉｐ）及びエッチング等の方法で第２のレジスト層４４、第１のレジスト層４２、及び第１のレジスト層４２に被覆された導電層４１を除去し、導電柱４５、回路４３ｂ、及び第２の電気接続パッド４３Ｃを完全に露出する。
【００４８】
次に、図６Ｇに示すように、回路板４０の表面、導電柱４５及び第２の電気接続パッド４３Ｃの表面に絶縁保護層４６が形成されている。絶縁保護層４６の材料は、例えば、半田マスク（ｓｏｌｄｅｒ  ｍａｓｋ）のような感光性誘電材料であり、前記感光性誘電材料は、液体またはドライ膜であり、前記液体の感光性誘電材料は、プリント又は非プリントにより前記回路板４０の表面に形成され、非プリントとしてはは、ローラ塗布法（ｒｏｌｌｅｒ  ｃｏａｔｉｎｇ）、滴下式のスプレー塗布（ｓｐｒａｙ  ｃｏａｔｉｎｇ）、ディッピング塗布（ｄｉｐｐｉｎｇ  ｃｏａｔｉｎｇ）、又はスピン式塗布（ｓｐｉｎ  ｃｏａｔｉｎｇ）のいずれか一つであってよく、前記ドライ膜の感光性誘電材料は、貼り合せ法により前記回路板４０の表面に形成されている。
【００４９】
そして、図６Ｈに示すように、前記絶縁保護層４６に対して露光現像を行うことにより開孔４６０を形成し、導電柱４５を完全に露出し、且つ、第２の電気接続パッド４３Ｃをも露出する。導電柱４５表面の絶縁保護層４６を除去した後、導電柱４５は、絶縁保護層４６の表面よりも高く、絶縁保護層４６の表面に突出する。また、導電柱４５の外径は、前記第１の電気接続パッド４３ａに等しく、第２の電気接続パッド４３Ｃは、絶縁保護層４６の表面よりも低い。
【００５０】
図６Ｉに示すように、導電柱４５及び第２の電気接続パッド４３Ｃの表面に接着層４８が形成され、接着層４８は、化学蒸着のニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）、又はニッケル／金（Ｎｉ／Ａｕ）からなる。
【００５１】
本発明に係る半導体パッケージ基板構造は、少なくとも一つの表面に複数の第１の電気接続パッド４３ａ及び第２の電気接続パッド４３Ｃを有する回路板４０と、第１の電気接続パッド４３ａの表面に形成された導電柱４５と、回路板４０の表面に形成され、導電柱４５を完全に露出するように開孔４６０が形成された絶縁保護層４６とを備え、導電柱４５が絶縁保護層４６の表面に突出する。
【００５２】
回路板４０表面には回路４３ｂを更に備え、第１の電気接続パッド４３ａは、半田パッド（Ｓｏｌｄｅｒ  Ｂｕｍｐ）であり、その表面に導電柱４５を有し、第２の電気接続パッド４３Ｃはワイヤボンディングパッド（ｗｉｒｅ  ｂｉｎｄｉｎｇ  ｐａｄ）である。前記回路板４０、第１の、第２の電気接続パッド４３ａ、４３Ｃと回路４３ｂとの間に形成された導電層４１を更に備え、導電柱４５及び第２の電気接続パッド４３Ｃの表面に接着層４８が形成され、接着層４８は、ニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）、又はニッケル／金（Ｎｉ／Ａｕ）として化学蒸着により形成される。
【実施例４】
【００５３】
図７Ａ乃至図７Ｉは、本発明に係る半導体パッケージ基板構造の第４の実施例の製造工程を模式的に示した断面図である。
【００５４】
本実施例の図７Ａ乃至図７Ｉの製造工程及び構造について、図７Ａ乃至図７Ｃは、第３の実施例の図６Ａ乃至図６Ｃと同じであるが、図７Ｄ以降の工程は、第３の実施例と異なっており、第１のレジスト層４２、第１の電気接続パッド４３ａ及び回路４３ｂの表面にドライ膜または液体フォトレジストである第２のレジスト層４４が形成され、前記第２のレジスト層４４に第１の電気接続パッド４３ａを露出するための開口４４０が形成され、前記第２のレジスト層４４の開口４４０は、前記第１の電気接続パッド４３ａの上表面の一部を露出する。図７Ｅ乃至図７Ｇに示すように、第２のレジスト層の開口４４０に導電柱４５をメッキによって形成することで、図７Ｈ、７Ｉに示すような導電柱４５の外径が第１の電気接続パッド４３ａより小さい構造を形成することができる。
【００５５】
前述のように、本発明に係る半導体パッケージ基板構造では、まず、回路板の表面に導電層を形成し、前記導電層が回路、第１の電気接続パッド及び導電柱をメッキにより形成し、若しくは第２の電気接続パッドを形成し、前記導電層を除去した後、前記回路板及び導電柱の表面に絶縁保護層を形成し、前記導電柱を完全に露出するように前記絶縁保護層に開口が形成された後、前記導電柱が前記絶縁保護層の表面よりも高く、非半田マスク定義（Ｎｏｎ  Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ，  ＮＳＭＤ）パッドとなり、前記導電柱が前記絶縁保護層の表面よりも高いため、チップ側のバンプに容易に電気的に接続され、その後のパッケージ工程の品質及び信頼性が確保される。
【００５６】
上記の実施例は、本発明の原理及びその効果を例示的に説明するものだけであり、本発明を限定するものではない。本発明の精神や範疇を逸脱しないで、当業者は前記実施例に対して修飾や変更が行われる。よって、本発明の特許請求の範囲は、前述のように記載されているものである。
【図面の簡単な説明】
【００５７】
【図１】従来のフリップチップ構造を模式的に示した図である。
【図２Ａ】従来の回路板に半田構造を予め形成した製法を模式的に示した断面図である。
【図２Ｂ】従来の回路板に半田構造を予め形成した製法を模式的に示した断面図である。
【図２Ｃ】従来の回路板に半田構造を予め形成した製法を模式的に示した断面図である。
【図２Ｄ】従来の回路板に半田構造を予め形成した製法を模式的に示した断面図である。
【図３】従来の半導体チップをフリップチップにより回路板に電気的に接続することを模式的に示した図である。
【図４Ａ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｂ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｃ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｄ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｅ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｆ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｇ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｈ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｉ】本発明に係る半導体パッケージ基板構造の第１の実施例を模式的に示した断面図である。
【図４Ｊ】図４Ｉの他の実施例を模式的に示した断面図である。
【図５Ａ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｂ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｃ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｄ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｅ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｆ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｇ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｈ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｉ】本発明に係る半導体パッケージ基板構造の第２の実施例の製法を模式的に示した断面図である。
【図５Ｊ】図５Ｉの他の実施例を模式的に示した断面図である。
【図６Ａ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｂ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｃ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｄ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｅ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｆ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｇ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｈ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図６Ｉ】本発明に係る半導体パッケージ基板構造の第３の実施例の製法を模式的に示した断面図である。
【図７Ａ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｂ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｃ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｄ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｅ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｆ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｇ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｈ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【図７Ｉ】本発明に係る半導体パッケージ基板構造の第４の実施例の製法を模式的に示した断面図である。
【符号の説明】
【００５８】
１１、３４  金属バンプ
１２、３１  半導体チップ
３１１  電極パッド
１３  プリ半田構造
１４、２０、３２、４０  回路板
１４１、２０１、３２１  電気接続パッド
２１、３３、４６  絶縁保護層
２２、４８、３２２  接着層
２３、２３’  プリ半田（導電素子）
３３０、４６０  開孔
４１  導電層
４２  第１のレジスト層
４２０、４４０  開口
４３ａ  第１の電気接続パッド
４３ｂ  回路
４３Ｃ  第２の電気接続パッド
４４  第２のレジスト層
４５  導電柱
４９  導電素子
ｅ、ｅ’  高度差
【図１】
2008193068.tif 000003
【図２Ａ】
2008193068.tif 000004
【図２Ｂ】
2008193068.tif 000005
【図２Ｃ】
2008193068.tif 000006
【図２Ｄ】
2008193068.tif 000007
【図３】
2008193068.tif 000008
【図４Ａ】
2008193068.tif 000009
【図４Ｂ】
2008193068.tif 000010
【図４Ｃ】
2008193068.tif 000011
【図４Ｄ】
2008193068.tif 000012
【図４Ｅ】
2008193068.tif 000013
【図４Ｆ】
2008193068.tif 000014
【図４Ｇ】
2008193068.tif 000015
【図４Ｈ】
2008193068.tif 000016
【図４Ｉ】
2008193068.tif 000017
【図４Ｊ】
2008193068.tif 000018
【図５Ａ】
2008193068.tif 000019
【図５Ｂ】
2008193068.tif 000020
【図５Ｃ】
2008193068.tif 000021
【図５Ｄ】
2008193068.tif 000022
【図５Ｅ】
2008193068.tif 000023
【図５Ｆ】
2008193068.tif 000024
【図５Ｇ】
2008193068.tif 000025
【図５Ｈ】
2008193068.tif 000026
【図５Ｉ】
2008193068.tif 000027
【図５Ｊ】
2008193068.tif 000028
【図６Ａ】
2008193068.tif 000029
【図６Ｂ】
2008193068.tif 000030
【図６Ｃ】
2008193068.tif 000031
【図６Ｄ】
2008193068.tif 000032
【図６Ｅ】
2008193068.tif 000033
【図６Ｆ】
2008193068.tif 000034
【図６Ｇ】
2008193068.tif 000035
【図６Ｈ】
2008193068.tif 000036
【図６Ｉ】
2008193068.tif 000037
【図７Ａ】
2008193068.tif 000038
【図７Ｂ】
2008193068.tif 000039
【図７Ｃ】
2008193068.tif 000040
【図７Ｄ】
2008193068.tif 000041
【図７Ｅ】
2008193068.tif 000042
【図７Ｆ】
2008193068.tif 000043
【図７Ｇ】
2008193068.tif 000044
【図７Ｈ】
2008193068.tif 000045
【図７Ｉ】
2008193068.tif 000046