(57)【要約】【課題】電流ロビング発振器を提供する。【解決手段】電流ロビング発振器１０は、リング状に接続した複数の反転形遅延素子１２，１４，１６，１８，２０を備える。各反転形遅延素子は、出力ノード２４を有するインバータ４４を備える。また、発振器は、インバータの出力ノードから可変の量の電流を奪い取ることによりこの遅延素子に関連した遅延周期τの持続時間を制御するよう動作可能なプログラマブル電流回路５０を備える。【選択図】図１
2008252943.tif 000002
【特許請求の範囲】
【請求項１】
リング状に接続した複数の反転形遅延素子を含み、
各反転形遅延素子が、
出力ノードを有するインバータと、
該インバータの前記出力ノードから可変の量の電流を奪い取ることにより該遅延素子に関係した遅延周期の持続時間を制御するよう動作可能なプログラマブル電流回路と、
を含むこと、を特徴とする発振器。
【請求項２】
電気信号を遅延させ反転させる方法であって、
インバータの入力ノードにおいて第１の値を有する電気信号を受けるステップであって、前記インバータが出力ノードを有する、前記ステップと、
前記入力ノードに前記電気信号を受けたことに応答して前記第１の値の補数に前記出力ノードを遷移させるステップであって、その遷移はある時間周期にわたって生起する、前記ステップと、
前記出力ノードから可変の量の電流を奪い取ることにより、前記出力ノードを前記第１の値の前記補数に遷移させるのに必要な前記時間周期を設定するステップと、
から成る前記方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には発振器に関し、詳細には電流ロビング発振器（current robbing oscillator）およびその方法に関するものである。
【背景技術】
【０００２】
最近の電子回路は、従来から、種々の理由で、クロック信号の発生を含む発振器を使用している。発振信号を発生する１つの方法は、奇数個の反転遅延段を直列に接続すること、そしてその最後の反転遅延段の出力を最初の反転遅延段の入力に供給することを含む。遅延段数は奇数であるため、このような発振器の出力は、ハイからローへそしてハイへと循環し、その周期は各遅延段の遅延に遅延段数の２倍を乗じたものに等しい。したがって、このような発振器の周波数は、１つの段の遅延と段数の２倍との積の逆数である。
【０００３】
上記のデバイスがハイの値とグランドとの間で発振する発振信号を発生する場合、このデバイスは、シングルエンデッド発振器と呼ばれている。シングルエンデッド発振器は、基板および熱ノイズの影響を比較的受けないので、望ましいものであるが、差動形の発振器よりも電源ノイズの影響を受けやすい。したがって、シングルエンデッド発振器は、デジタル応用においては特に望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シングルエンデッド発振器の周波数を制御する従来のアプローチは、この発振器の遅延段内のインバータの駆動力（drive strength）を増加させることにより発振器の周波数を大きくすることである。これは、並列のインバータの数を増やすことにより、あるいは制御した量のキャパシタンスを電圧制御形の抵抗器を介して各段の出力ノードに付加することにより行っている。これらアプローチは、有効ではあるが、欠点もある。第１に、そのような発振器を作るのに必要なシリコン領域は驚くほど大きくなる。第２に、その制御−範囲（control versus range）が、あまり線形でないことである。
【０００５】
したがって、発振器およびその方法を改良する必要性が高まってきている。本発明では、従来技術のシステムおよび方法の欠点に対処する、電流ロビング発振器および方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の１つの形態によれば、発振器は、リング状に接続した複数の反転形遅延素子を含み、各反転形遅延素子が、出力ノードを有するインバータと、そのインバータの出力ノードから可変の量の電流を奪い取ることにより遅延素子に関係した遅延周期の持続時間を制御するよう動作可能なプログラマブル電流回路と、を備えている。
【０００７】
本発明の別の形態によれば、電気信号を遅延させ反転させる方法は、インバータの入力ノードにおいて第１の値を有する電気信号を受けることを含む。インバータは、出力ノードを有する。この方法はまた、入力ノードに電気信号を受けたことに応答して第１の値の補数に出力ノードを充電または放電させており、さらに、出力ノードから可変の量の電流を吸い込みまたは供給することにより、出力ノードを第１の値の補数に充電または放電させるのに必要な時間周期を設定している。
【０００８】
本発明は、種々の技術的利点をもたらす。例えば、本発明は、デジタル的に制御するのが容易な発振器を提供する。加えて、本発明は、その最も高い動作周波数において最も少ない量の電力しか利用しないですむ発振器を提供する。これは有利であるが、その理由は、回路は従来、周波数が高くなるにつれより大きな電力を必要とするからである。したがって、この発振器に関連した付加的回路に対する電力要求が最も高いとき、発振器自体の電力要求は、最も低くなる。さらに、本発明は、発振器の周波数が多数の設定制御ビットに対して線形となるような制御範囲をもつ発振器を提供する。したがって、発振器の周波数に対して線形の制御範囲を実現することができる。
【０００９】
その他の技術的利点については、以下の図面および説明、並びに特許請求の範囲から当業者には容易に明らかとなる。制御領域の線形性は、遅延素子内のインバータの出力ノードから電流を奪い取ることに起因する。インバータから奪い取る電流量は、このインバータの出力ノードにおけるハイの電圧からローの電圧への遷移が完了するまで、一定である。これと対照的に、従来の発振器は、インバータを通る動的な電流を利用するものであり、これは、非線形の制御につながるものである。
【実施例】
【００１０】
本発明およびその利点のより完全な理解のため、添付の図面を参照して以下に説明する。
本発明の実施形態およびその利点については、図面の図１から図６を参照することにより良く理解できる。尚、種々の図面の同様の部分および対応する部分には、同じ番号を付してある。
【００１１】
図１は、本発明の教示事項による電流ロビング発振器１０のブロック図である。電流ロビング発振器１０は、複数の反転形遅延素子１２，１４，１６，１８および２０をリング状に接続している。反転形遅延素子１２，１４，１６，１８および２０の各々が発生する出力信号は、その入力信号の補数であり、しかも時間周期τだけ遅延している。この記述実施形態においては、反転形遅延素子１２，１４，１６，１８および２０は、同じ時間遅延τを生成する。
【００１２】
反転形遅延素子１２は、入力ノード２２と出力ノード２４を有している。反転形遅延素子１４は、反転形遅延素子１２の出力ノードである入力ノード２４を有している。反転形遅延素子１４はまた、出力ノード２６を有し、これはまた反転形遅延素子１６の入力ノードでもある。反転形遅延素子１６は、出力ノード２８を有し、これはまた、反転形遅延素子１８の入力ノードでもある。反転形遅延素子１８は、出力ノード３０を有し、これはまた、反転形遅延素子２０の入力ノードでもある。反転形遅延素子２０が有する出力ノード２２は、反転形遅延素子１２の入力ノードでもある。
【００１３】
反転形遅延素子１２はまた、反転形遅延素子１４の出力ノード２６からのフィードバック信号３２を受ける。同様に、反転形遅延素子１４は、反転形遅延素子１６の出力ノード２８からのフィードバック信号３４を受ける。反転形遅延素子１６は、反転形遅延素子１８の出力ノード３０からのフィードバック信号３６を受け、そして反転形遅延素子１８は、反転形遅延素子２０の出力ノード２２からのフィードバック信号３８を受ける。さらに、反転形遅延素子２０は、反転形遅延素子１２の出力ノード２４からのフィードバック信号３９を受ける。
【００１４】
動作については、電流ロビング発振器１０は、以下のように、ノード２２，２４，２６，２８および３０に発振信号を発生する。反転形遅延素子の入力ノード２２は、論理ハイにあると仮定する。反転形遅延素子１２は、入力ノード２２のこの論理ハイを、時間周期τの間遅延させる。時間周期τの後、反転形遅延素子は、ノード２４に論理ハイの補数（これは論理ローである）を発生する。１つの実施形態によれば、論理ローはグランドである。ノード２４の論理ローは、次に、反転形遅延素子１４により時間周期τの間遅延させて、ノード２６に論理ハイを発生する。ノード２６の論理ハイは、反転形遅延素子１６により時間周期τの間遅延させることにより、ノード２８に論理ローを発生する。ノード２８のこの論理ローは、反転形遅延素子１８により時間周期τの間遅延させて、ノード３０に論理ハイを発生する。ノード３０のこの論理ハイは、時間周期τの間遅延させて、ノード２２に論理ローを発生する。したがって、ノード２２は、５τの時間周期にわたって論理ハイから論理ローに遷移する。同様に、ノード２２は、別の５τの時間周期にわたって論理ローから論理ハイに遷移する。したがって、電流ロビング発振器１０は、１０τの周期で発振する信号をノード２２に発生することができる。
【００１５】
フィードバック信号３２，３４，３６，３８および３９は、本発明の１実施形態においては、ある特定の利点を得るのに利用することができる。フィードバック信号３２，３４，３６，３８および３９の動作については、図３で説明する。
【００１６】
図２は、反転形遅延素子１２の回路図である。反転形遅延素子１２は、１つのインバータ４０を備えている。インバータ４０は、Ｐチャンネル電界効果トランジスタ４２と、Ｎチャンネル電界効果トランジスタ４４を含んでいる。Ｐチャンネル電界効果トランジスタ４２とＮチャンネル電界効果トランジスタ４４の両方とも、ゲート、ソースおよびドレインを備えている。ノード２２は、Ｐチャンネル電界効果トランジスタ４２とＮチャンネル電界効果トランジスタ４４のゲートに接続している。Ｐチャンネル電界効果トランジスタ４２およびＮチャンネル電界効果トランジスタ４４のドレインは、ノード２４に接続している。Ｐチャンネル電界効果トランジスタ４２のソースは、電圧源Ｖ１に接続し、Ｎチャンネル電界効果トランジスタ４４のソースはグランドに接続する。
【００１７】
動作については、インバータ４０は、ノード２２に印加された電圧信号を反転させ、そしてその結果をノード２４に出す。ノード２２が論理ハイにされた場合、トランジスタ４２は、これがＰチャンネル電界効果トランジスタでありまたゲート−ソース電圧がゼロであるため、ターンオフする。Ｐチャンネル電界効果トランジスタは、ゲート−ソース電圧がゼロの場合導通しない。逆に、Ｎチャンネル電界効果トランジスタ４４は、これがＮチャンネル電界効果トランジスタでありしかもゲート−ソース電圧が正であるため、ターンオンする。Ｎチャンネル電界効果トランジスタは、ゲート−ソース電圧が正の場合に、電流を導く。したがって、ノード２２が論理ハイにされると、電流がノード２４からグランドに流れ、ノード２４をハイ電圧からロー電圧に放電させ、そしてノード２４は最終的にロー電圧をとる。このように、ノード２４の電圧は、遅延時間周期τの後に、ノード２２の電圧の補数となる。
【００１８】
ノード２２にロー電圧が印加された場合、Ｐチャンネル電界効果トランジスタ４２は、これがＰチャンネル・デバイスでありまたゲート−ソース電圧が負であるため、ターンオンする。Ｐチャンネル電界効果トランジスタは、ゲート−ソース電圧が負のときに電流を導く。加えて、Ｎチャンネル電界効果トランジスタ４４は、これがＮチャンネル電界効果トランジスタでありまたゲート−ソース電圧がゼロであるため、ターンオフする。Ｎチャンネル電界効果トランジスタは、ゲート−ソース電圧がゼロのときには電流を導かない。したがって、電流は電圧源Ｖ１からノード２４に流れ、そしてノード２４がローの値からハイの値へと充電を始め、そして最終的には、ほぼＶ１の電圧をとる。
【００１９】
ノード２４の充電および放電は、反転形遅延素子１２の寄生容量（仮想のキャパシタ４６で表す）のため、瞬間的なものではない。ノード２４を充電するのに必要な時間は、仮想キャパシタ４６のキャパシタンスに比例し、ノード２４を通る電流４８に反比例する。したがって、仮想キャパシタ４６の固定のキャパシタンスに対しては、ノード２４を充電する時間は、変動する電流４８により変化することになる。
【００２０】
例えば、ノード２２がローのとき、Ｐチャンネル電界効果トランジスタ４２はノード２４の充電を開始する。しかし、もしスイッチ５２が閉じておりかつプログラマブル電流シンク５０がノード２４から電流を吸い込む場合、ノード２４は、電流が充電中のノード２４から奪い取られるため、その充電がより遅くなり、したがって反転形遅延素子１２の遅延を大きくする。
【００２１】
上記の代替として、あるいは上記の追加として、電流ソース５１で、ノード２４からの電流４８に供給してノード２４の放電を遅くし、これによりノード２４からの電流を奪い取る。このような電流ロビング（current robbing）は、ノード２２の電圧がハイの時間中、反転形遅延素子１２の遅延を大きくする。高インピーダンスの抵抗器５３は、スイッチ５５が開いているときに電流を受けるため、反転形遅延素子１２と並列のものとして図示している。ノード２４の充電および放電に必要な時間を変化させることにより、反転形遅延素子１２の遅延時間τを調節することができる。反転形遅延素子１２，１４，１６，１８および２０の各々の遅延時間τを調節することにより、電流ロビング発振器のノード２２，２４，２６，２８および３０における電圧の発振周波数を変化させることができる。したがって、電流ロビング発振器１０のノード２２，２４，２６，２８および３０の発振周波数は、各遅延素子のノード２４のような出力ノードから奪い取る電流４８のような電流の量を変化させることにより、変えることができる。
【００２２】
本発明の教示内容によれば、電流シンク５０は、出力ノード２４を通る電流４８を、ノード２４からの電流を吸い込むすなわち奪い取ることにより変更する。電流シンク５０は、大きなインピーダンスの抵抗器５４と並列のものとして図示している。本発明の１実施形態によれば、ノード２４の電圧がローのときのみ、電流をノード２４から電流シンク５０が奪い取る。ノード２４の出力がローのときにのみ電流を奪い取る１つの方法は、スイッチ５２を設けることにより行う。ノード２４の電圧がローからハイに充電中のときスイッチ５２を閉じる（“ＯＮ”状態に対応）。逆に、ノード２４の電圧がハイからローに放電中のときには、スイッチ５２を開くすなわち“ＯＦＦ”にする。もしスイッチ５２が開いた場合、電流シンク５０は、高インピーダンス抵抗器５２の両端の電流を吸い込む。スイッチ５２を閉じた場合すなわち“ＯＮ”の場合、電流シンク５０は、ノード２４からの電流を吸い込んで、ノード２４から電流を奪い取り、したがってキャパシタ４６を充電する電流量を減少させる。スイッチ５５は、ノード２４が放電中のときに電流ソース５１によるノード２４からの電流の奪い取りを上記と同様に制御することができる。
【００２３】
上述のように、寄生容量すなわち仮想キャパシタ４６のキャパシタンスを充電する時間は、ノード２４を流れる電流量に反比例している。したがって、ノード２４を通る電流量を減少させることにより、ハイの値からローの値へのノード２４の放電に要する時間は減少する。このため、反転形遅延素子１２の遅延周期τも変更することができる。電流シンク５０により吸い込むあるいは電流ソース５１により供給する電流の量を変更することにより、反転形遅延素子１２のチューン可能な遅延を生成することができる。
【００２４】
図３は、反転形遅延素子１２の例示的な実現例を示している。反転形遅延素子１４，１６，１８および２０も、これと同様に構成することができる。反転形遅延素子１２は、インバータ４０、プログラマブル電流シンク５０、スイッチ５２、遮断デバイス５６を備えている。インバータ４０は、図２に関連して上述した。プログラマブル電流シンク５０は、複数のＮチャンネル電界効果トランジスタ５８を備えている。この複数のＮチャンネル電界効果トランジスタ５８は、電界効果トランジスタ６０，６２，６４，６６，６８，７０，７２および７４を含んでいる。複数の電界効果トランジスタ５８は、グランドに接続したソースと、ノード７６に接続したドレインを有している。複数のトランジスタ５８のゲートは、複数の制御ノード７７に接続している。複数の制御ノード７７は、制御ノード７８，８０，８２，８４，８６，８８，９０および９２を含んでいる。トランジスタ９３は、スイッチ５２として作用して、ノード２４をノード７６に選択的に接続する。トランジスタ９４は、Ｎチャンネル電界効果トランジスタである。トランジスタ９４のゲートは、遮断デバイス５６に接続している。図３に示した反転形遅延素子１２の実現例では、電流ソース５１のような電流ソースは、利用しない。したがって、ノード２４の充電のみ、ノード２４からの電流を奪い取ることにより遅延させる。しかし、本発明のその他の実施形態では、電流ソース５１のような電流ソースを利用するようにできる。このため、反転形遅延素子１２，１４，１６，１８および２０の各々の遅延周期τは、ハイからローへの遷移よりもローからハイへの遷移に対していくぶん異なることになる。
【００２５】
遮断デバイス５６は、１対のインバータ９４，９６を備えている。インバータ９４は、Ｐチャンネル電界効果トランジスタ９８とＮチャンネル電界効果トランジスタ１００とを含む。Ｐチャンネル電界効果トランジスタ９８とＮチャンネル電界効果トランジスタのゲートは、ノード１０２に接続している。電界効果トランジスタ９８，１００のドレインは、出力ノード１０４に接続し、そしてこのノードは、スイッチ５２内のトランジスタ９３のゲートに接続している。したがって、遮断デバイス５６の出力ノード１０４における電圧は、スイッチ５２を制御する。
【００２６】
インバータ９６は、Ｐチャンネル電界効果トランジスタ１０６と、Ｎチャンネル電界効果トランジスタ１０８とを含んでいる。Ｐチャンネル電界効果トランジスタ１０６とＮチャンネル電界効果トランジスタ１０８のゲートは、ノード１１０に接続し、そしてこのノードは、反転形遅延素子１４の出力ノード２６に接続している。したがって、ノード１１０は、次の反転形遅延素子（本例では、反転形遅延素子１４）の出力における電圧をもつフィードバック信号３２を受ける。Ｐチャンネル電界効果トランジスタ１０６とＮチャンネル電界効果トランジスタ１０８のドレインは、ノード１１２に接続し、そしてこのノードはノード１０２に接続している。
【００２７】
動作については、遮断デバイス５６は、反転形遅延素子１４の出力ノード２６から、ノード１１０にてフィードバック信号３２を受ける。インバータ９６は、１１０のこの電圧を反転して出力電圧をノード１１２に発生し、そしてこの電圧は、インバータ９４に対しノード１０２の入力電圧として供給する。インバータ９４は、ノード１０２のこの電圧を反転することにより、ノード２６の電圧と同じ電圧をノード１０４に発生する。ノード１０４の電圧は、トランジスタ９４のゲートに供給し、したがってスイッチ５２の状態を制御する。スイッチ５２内のトランジスタ９３はＮチャンネル電界効果トランジスタであるため、トランジスタ９３の正のゲート−ソース電圧は、スイッチ５２をターンオンさせ、負のゲート−ソース電圧はスイッチ５２をターンオフさせる。このため、ノード１０４の電圧がハイのときには、スイッチ５２はＯＮであり、ノード１０４の電圧がローのときには、スイッチ５２はＯＦＦである。このスイッチ５２および５６を設けた結果、出力ノード２４の電圧が充電中のときのみ電流を吸い込むため、電力を節約することができる。遮断デバイス５６は、トランジスタ９３のゲートをノード２６に直接接続するのではなく、インバータ９４，９６を備えているが、それには２つの理由がある。第１は、インバータ９６を低い強度のインバータとすることができることである。このため、インバータ９６は、次の段に対し大きな負荷を与えない。第２の理由は、スイッチ５２が活性化あるいは不活性化される前にノード２４が完全に遷移することができることである。
【００２８】
動作については、プログラマブル電流シンク５０内の複数のトランジスタ５８の各トランジスタは、その複数の制御ノードの各々に適当な電圧の印加により、電流を吸い込むためにターンオンまたはターンオフさせることができる。複数の電界効果トランジスタ５８はＮチャンネル・デバイスであるため、これらトランジスタのゲートに印加する正のゲート−ソース電圧は、これらトランジスタをターンオンさせる。したがって、複数の制御ノード７７の各々にハイの電圧を印加することにより、最大の電流をプログラマブル電流シンク５０により吸い込むことができ、そして複数の制御ノード７７の各々にローの電圧を印加することにより、プログラマブル電流シンク５０による電圧の吸い込みがないようにすることができる。複数の制御ノード７７の各々を選択的に制御することにより、可変の量の電流をプログラマブル電流シンク５０により吸い込むことができる。１つの実施形態においては、トランジスタ６０，６２，６４，６６，６８，７０，７２および７４が発生する電流は、その重み付けを行うことにより、トランジスタ６０が発生する電流がｋ２７、トランジスタ６２が発生する電流がｋ２６、トランジスタ６４が発生する電流がｋ２５、トランジスタ６６が発生する電流がｋ２４、トランジスタ６８が発生する電流がｋ２３、トランジスタ７０が発生する電流がｋ２２、トランジスタ７２が発生する電流がｋ２１、トランジスタ７４が発生する電流がｋ２０となるようにし、ここで、ｋは定数である。したがって、制御ノード７７は、８ビット制御ワードによりデジタル的に制御することができる。上述の電流ロビング発振器１０の動作の結果は、図４−６を参照して以下に述べる。
【００２９】
図４は、制御ワードの最上位４ビット（制御ノード７８，８０，８２，８４に対応）に対しての電流ロビング発振器１０の遅延−制御ワードのグラフである。各制御ノードは、プログラマブル電流シンク５０が吸い込む電流のステップ変化に対応している。図４の左端は、プログラマブル電流シンク５０が電流を全く吸い込んでいないことに対応しており、そして図５の右端は、最大の電流をプログラマブル電流シンク５０が吸い込んでいることに対応している。図示のように、電流ロビング発振器１０の遅延すなわち周期は、プログラマブル電流シンク５０が吸い込む電流に対してかなり線形であると共に、制御ワードに対しても線形である。図５は、制御ワード（これは、プログラマブル電流シンク５０が吸い込む電流の量に対応）に対する電流ロビング発振器１０の周波数のグラフである。電流ロビング発振器１０の周波数と制御ワードとの間の関係は、６０−２６０ＭＨｚの範囲にわたってかなり線形であり、これは望ましいものである。この制御領域の線形性は、インバータ４０内のノード２４のような、遅延素子１２，１４，１６，１８および２０の各々内のインバータの出力ノードから、電流を奪い取ることに起因するものである。インバータ４０から奪い取る電流量は、ノード２４におけるハイ電圧からロー電圧への遷移が完了するまでは、一定である。これとは対照的に、従来の発振器では、インバータを通る動的電流を利用しており、これは、非線形な制御につながっている。さらに、反転形遅延素子１２のインバータ４０は駆動長制御とカスケードにする必要がないため、本発明の教示による発振器１０は、在来の発振器と比べより高い周波数の発振周波数を生成することができる。
【００３０】
図６は、制御ワードの最上位４ビット（これはプログラマブル電流シンク５０が吸い込む電流量に対応）に対する電流ロビング発振器１０の電力消費−制御ワードのグラフである。図６のこのグラフの左端は、００００の制御ワード（これはプログラマブル電流シンク５０が電流を全く吸い込まないことを表す）に対応し、そして図６の右端は、１１１１の制御ワード（プログラマブル電流シンク５０が大きな電流を吸い込むことを表す）に対応している。図示の通り、電流ロビング発振器１０の電力消費は、プログラマブル電流シンク５０が電流を全く吸い込まないときに最も高くなり、プログラマブル電流シンク５０が最大の電流量を吸い込むときに最も低くなる。これは、電流ロビング発振器１０の低い周波数で最大となり、電流ロビング発振器１０の最も高い周波数で最低となる電力消費に対応している。このような電力消費−周波数特性は望ましいが、理由は、従来では回路の電力消費は、周波数が高くなるにつれ大きくなるからである。したがって、本発明は、高い周波数において全体の電力消費を低くする。
【００３１】
以上、本発明並びにその利点について詳細に説明したが、種々の変更、置換、改変が、添付の特許請求の範囲で定めた本発明の要旨および範囲から逸脱せずに行うことができる、ということは理解されるべきである。
【００３２】
以上の説明に関してさらに以下の項を開示する。
（１）  発振器であって、
リング状に接続した複数の反転形遅延素子を含み、
各反転形遅延素子が、
出力ノードを有するインバータと、
該インバータの前記出力ノードから可変の量の電流を奪い取ることにより該遅延素子に関係した遅延周期の持続時間を制御するよう動作可能なプログラマブル電流回路と、
を含むこと、を特徴とする発振器。
（２）  第１項記載の発振器において、前記インバータは、さらに、
ゲートとソースとドレインとを有するＰチャンネル電界効果トランジスタであって、該Ｐチャンネル電界効果トランジスタの前記ドレインが前記出力ノードに接続した、前記のＰチャンネル電界効果トランジスタと、
ゲートとソースとドレインとを有するＮチャンネル電界効果トランジスタであって、該Ｎチャンネル電界効果トランジスタの前記ゲートが前記Ｐチャンネル電界効果トランジスタの前記ゲートに接続し、前記Ｎチャンネル電界効果トランジスタの前記ドレインが前記出力ノードに接続した、前記のＮチャンネル電界効果トランジスタと、
を含むこと、を特徴とする発振器。
（３）  第１項記載の発振器において、前記プログラマブル電流回路は、前記出力ノードに接続したこと、を特徴とする発振器。
（４）  第１項記載の発振器において、前記プログラマブル電流回路は、さらに、
複数の電流ソースと、
該複数の電流ソースと一対一の形式で接続した複数の制御ノードであって、該複数の制御ノードの各々が、前記複数の電流ソースの１つを制御するよう動作可能である、前記の複数の制御ノードと、
を含むこと、を特徴とする発振器。
（５）  第１項記載の発振器において、前記遅延素子の各々は、さらに、前記プログラマブル電流回路が前記出力ノードから電流を奪い取るかあるいは電流を奪い取るのを阻止できるように動作可能なスイッチを含むこと、を特徴とする発振器。
（６）  第１項記載の発振器において、前記プログラマブル電流回路は、さらに、前記出力ノードから電流を供給するよう動作可能なプログラマブル電流ソースを含むこと、を特徴とする発振器。
（７）  第１項記載の発振器において、前記複数の遅延素子は第１の遅延素子と第２の遅延素子を含み、前記第２遅延素子は、前記第１遅延素子からの入力信号を受け、前記第２遅延素子は出力信号を発生し、前記第１遅延素子は前記第２遅延素子から前記出力信号を受け、前記第２遅延素子からの前記出力信号は、前記プログラマブル電流回路が前記出力ノードから電流を奪い取ることができるようにするかあるいは電流を奪い取るのを阻止できるようにするかを制御すること、を特徴とする発振器。
（８）  第１項記載の発振器において、前記プログラマブル電流回路は、さらに、前記出力ノードから電流を吸い込むよう動作可能なプログラマブル電流シンクを含むこと、を特徴とする発振器。
【００３３】
（９）  入力信号に可変の遅延を生成する可変遅延反転形遅延素子であって、
入力ノードと出力ノードとを有するインバータであって、前記出力ノードは、前記入力ノードにおけるローの値をもつ入力信号を該インバータが受けたことに応答して、ある時間周期にわたってローの値からハイの電圧に充電するよう動作可能である、前記のインバータと、および
前記入力ノードにおける前記入力信号を受けたことに応答して、前記出力ノードから電流を吸い込んで、前記出力ノードを充電するのに要する前記時間周期に影響を与えるよう動作可能なプログラマブル電流シンクと、
から成る可変遅延反転形遅延素子。
（１０）  第９項記載の遅延素子であって、前記プログラマブル電流シンクが前記出力ノードから電流を吸い込むのを選択的に阻止するスイッチを含むこと、を特徴とする可変遅延反転形遅延素子。
（１１）  第９項記載の遅延素子において、前記プログラマブル電流シンクは、複数の電流シンクから成ること、を特徴とする可変遅延反転形遅延素子。
【００３４】
（１２）  電気信号を遅延させ反転させる方法であって、
インバータの入力ノードにおいて第１の値を有する電気信号を受けるステップであって、前記インバータが出力ノードを有する、前記のステップと、
前記入力ノードに前記電気信号を受けたことに応答して前記第１値の補数に前記出力ノードを遷移させるステップであって、前記の遷移はある時間周期にわたって生起する、前記のステップと、および
前記出力ノードから可変の量の電流を奪い取ることにより、前記出力ノードを前記第１値の前記補数に遷移させるのに必要な前記時間周期を設定するステップと、
から成る方法。
（１３）  第１２項記載の方法において、前記の可変の量の電流を奪い取るステップは、前記出力ノードから電流を吸い込むよう動作可能なプログラマブル電流シンクを設けること、を含むことを特徴とする方法。
（１４）  第１２項記載の方法において、前記の可変の量の電流を奪い取るステップは、前記出力ノードからの電流を供給するよう動作可能なプログラマブル電流ソースを設けること、を含むことを特徴とする方法。
（１５）  第１３項記載の方法であって、前記プログラマブル電流シンクに制御信号を供給するステップを含み、前記制御信号は、前記プログラマブル電流シンクが吸い込む電流の量を変化させるよう動作可能であること、を特徴とする方法。
（１６）  第１２項記載の方法において、前記の入力ノードにおける第１の値を有する電気信号を受けるステップは、第１のトランジスタのゲートにおいておよび第２のトランジスタのゲートにおいて前記電気信号を受けることを含むこと、を特徴とする方法。
（１７）  第１２項記載の方法において、前記の可変の量の電流を奪い取るステップは、プログラマブル電流シンクとプログラマブル電流ソースを設けることを含み、前記プログラマブル電流シンクは、前記出力ノードが充電中のときに前記出力ノードからの電流を吸い込むよう動作可能であり、前記プログラマブル電流ソースは、前記出力ノードが放電中のときに前記出力ノードからの電流を供給するよう動作可能であること、を特徴とする方法。
（１８）  第１２項記載の方法において、前記の電流を奪い取るステップは、さらに、プログラマブル電流シンクとスイッチとを設けることを含み、前記スイッチは、前記出力ノードが充電中のときに前記プログラマブル電流シンクが電流を吸い込めるようにすること、を特徴とする方法。
（１９）  第１２項記載の方法において、前記の電流を奪い取るステップは、さらに、プログラマブル電流ソースとスイッチとを設けることを含み、前記スイッチは、前記出力ノードが放電中のときに前記プログラマブル電流ソースが電流を供給できるようにすること、を特徴とする方法。
【００３５】
（２０）  発振器は、リング状に接続した複数の反転形遅延素子を備える。各反転形遅延素子は、出力ノードを有するインバータを備える。また、発振器は、インバータの出力ノードから可変の量の電流を奪い取ることによりこの遅延素子に関連した遅延周期の持続時間を制御するよう動作可能なプログラマブル電流回路を備える。
【図面の簡単な説明】
【００３６】
【図１】本発明の教示事項による電流ロビング発振器のブロック図。
【図２】図１に示した電流ロビング発振器の１つの遅延段を示す回路図。
【図３】図２に示した遅延段の例示的な実現例を示す回路図。
【図４】図１に示した電流ロビング発振器のための遅延周期−制御ワードを示すグラフ。
【図５】図１に示した電流ロビング発振器のための周波数−制御ワードを示すグラフ。
【図６】図１に示した電流ロビング発振器のための電流消費−制御ワードを示すグラフ。
【符号の説明】
【００３７】
１０  電流ロビング発振器
１２，１４，１６，１８，２０  反転形遅延素子
２２，２４，２６，２８、３０  ノード
３２，３４，３６，３８、３９  フィードバック信号
４０  インバータ
４２，４４  電界効果トランジスタ
４６  仮想キャパシタ
４８  電流
５０  プログラマブル電流シンク
５２  スイッチ
５４  抵抗器
５６  遮断デバイス
５８  複数の電界効果トランジスタ
６０，６２，６４，６６，６８，７０，７２，７４  電界効果トランジスタ
７７  複数の制御ノード
７８，８０，８２，８４，８６，８８，９０，９２  制御ノード
１０２  ノード
１０４  出力ノード
【図１】
2008252943.tif 000003
【図２】
2008252943.tif 000004
【図３】
2008252943.tif 000005
【図４】
2008252943.tif 000006
【図５】
2008252943.tif 000007
【図６】
2008252943.tif 000008