(57)【要約】【課題】高い寸法精度でリッジ部を形成することが可能な半導体レーザの製造方法を提供することを目的とする。【解決手段】本発明による半導体レーザの製造法によれば、第１マスク層形成工程において形成されたリッジ形成領域Ａに、第１成膜工程において各半導体層を選択成長することで半導体レーザのリッジ部１１０を形成するため、リッジ部１１０を高い寸法精度で形成することができる。よって、製造された半導体レーザの特性に大きなばらつきは生じることはなく、歩留まり良く安定して半導体レーザを製造することができる。【選択図】図１
2008060254.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に開口部を有するマスク層を形成するマスク形成工程と、
前記マスク形成工程後に、前記開口部にｎ型クラッド層と活性層とｐ型クラッド層とを有するリッジ部を形成するリッジ部形成工程と、
を有することを特徴とする半導体レーザの製造方法。
【請求項２】
半導体基板上に開口部を有するマスク層を形成するマスク形成工程と、
前記マスク形成工程後に、前記開口部にｎ型クラッド層と活性層とｐ型クラッド層とを有するリッジ部を形成するリッジ部形成工程と、
前記リッジ部形成工程後に、前記マスク層を除去する除去工程と、
除去工程によって前記マスク層が除去された範囲に、前記リッジ部の段差を埋めるように、ブロック層を形成するブロック層形成工程と、
を有することを特徴とする半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザの製造方法に関し、特に寸法精度の高いリッジ部を形成することが可能な半導体レーザの製造方法に関するものである。
【背景技術】
【０００２】
特定の波長のレーザ光を発生する半導体レーザは、レーザプリンタ用の光源、バーコードリーダ、レーザ光を用いた計測機器等、医療用、民生用、産業用と幅広い分野で利用されている。特に、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖａｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ-Ｒ、ＤＶＤ-Ｒ、ＣＤ-ＲＷ、ＤＶＤ-ＲＷ、ＤＶＤ-ＲＡＭ等の光記録媒体に、情報信号を記録する又は記録された情報信号を再生ためのレーザ光源として使用される半導体レーザは、光記録媒体の普及に伴ってその需要も増加傾向にある。
【０００３】
これら光記録媒体に対しては高記録容量化が求められており、その手法の一つとして光記録媒体に形成されるピット等の凹凸パターンを微細化し、光記録媒体の一面上における記録密度を高めるというものがある。このような光記録媒体の高記録密度化に対応するため、半導体レーザに対してはレーザ光の短波長化が要求されており、従来の７８０ｎｍ帯の波長のレーザ光を発生するＡｌＧａＡｓ系の半導体レーザから、６５０ｎｍ帯の波長のレーザ光を発生するＡｌＧａＩｎＰ系の半導体レーザへと需要が移行している。
【０００４】
こうした半導体レーザは、実質的な光子の誘導放出を起こす活性層を、電流注入のためのｐ型クラッド層とｎ型クラッド層との間に配置するダブルへテロ構造をとるものが多い。また、これらダブルへテロ構造の半導体レーザにリッジ部を形成することでさらに高い電流注入効率を得ることができる。
【０００５】
半導体レーザの各半導体層を形成する一般的な手法としては、ＭＯＣＶＤ法（Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）がある。ＭＯＣＶＤ法によれば、例えばアルミニウム（Ａｌ）の原料としてトリメチルアルミニウム、ガリウム（Ｇａ）の原料としてトリエチルガリウム、インジウム（Ｉｎ）の原料としてトリメチルインジウム、リン（Ｐ）の原料としてフォスフィン等の有機金属を用い、これらの有機金属原料を熱分解して、結晶格子定数がほぼ同等であるＧａＡｓ基板上に所定の（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ混晶を成長させることができる。このようなＭＯＣＶＤ法を用いた半導体レーザの製造方法として下記[特許文献１]には、図４、図５に示すような、半導体レーザの製造方法が記載されている。
【０００６】
図４、図５に示す半導体レーザの製造方法によれば、先ず図４（ａ）に示すように、ｎ型ＧａＡｓ基板１の上面に厚さ０．５μｍのｎ型ＧａＡｓバッファ層２、厚さ１．５μｍのｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層３、厚さ９６ｎｍのアンドープ（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ／ＧａＩｎＰ三重量子井戸活性層４、厚さ０．２μｍのｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層５、厚さ５ｎｍのｐ型Ｇａ0.5Ｉｎ0.5Ｐエッチングストッパ層６、厚さ１．２５μｍのｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層７、厚さ０．０２μｍのｐ型（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ第１ポテンシャルバリア抑制層１５、厚さ０．０２μｍのｐ型（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐ第２ポテンシャルバリア抑制層１６、厚さ０．０６μｍのＰ−Ｇａ0.5Ｉｎ0.5Ｐバンド不連続緩和層８、厚さ０．４μｍのｐ型ＧａＡｓキャップ層９、を順次ＭＯＣＶＤ法により成長させる。次に、ｐ型ＧａＡｓキャップ層９上に例えばＳｉＯ２からなる選択成長マスク１０を所定の幅に形成する。
【０００７】
次に、図４（ｂ）に示すように、選択成長マスク１０に覆われていない領域の各半導体層をｐ型Ｇａ0.5Ｉｎ0.5Ｐエッチングストッパ層６の上面まで、硫酸過水系の混合液を用いたウエットエッチング法により除去する。これにより、略台形の断面を有するリッジ部１１が形成される。
【０００８】
次に、図４（ｃ）に示すように、選択成長マスク１０で覆われていないリッジ部１１の両側の領域に、再度ＭＯＣＶＤ法を用いてアンドープＧａＡｓブロック層１２、ｎ型ＧａＡｓブロック層１３を順次成長させる。
【０００９】
次に、図５（ａ）に示すように、選択成長マスク１０を除去する。尚、選択成長マスク１０の除去には、一般的にフッ酸系水溶液によるウエットエッチングによって行われる場合が多い。その後、図５（ｂ）に示すように、再びＭＯＣＶＤ法を用いて厚さ２．５μｍのｐ型ＧａＡｓコンタクト層１４を成長させる。最後に、ｐ型ＧａＡｓコンタクト層１４上に図示しないｐ側電極を、またｎ型ＧａＡｓ基板１裏面に図示しないｎ側電極を形成し、半導体レーザが作製される。
【００１０】
【特許文献１】特開平１１−８７８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、[特許文献１]に記載されている半導体レーザの製造方法では、３回のＭＯＣＶＤ工程を必要とし、製造工程が複雑であるという問題がある。
【００１２】
また、リッジ部を有する半導体レーザでは、所定の特性を得るためにリッジ部の幅等の寸法を厳密に制御する必要がある。しかしながら、[特許文献１]に記載されている半導体レーザの製造方法では、リッジ部１１の形成にウエットエッチング法を用いており、ウエットエッチング法によるエッチングは通常等方性エッチングなので、リッジ部１１を構成する各半導体層の幅方向と厚さ方向とのエッチング速度を独立して管理することが困難なため、リッジ部１１の特に幅方向の寸法を高精度に制御することが難しい。更に、ウエットエッチングに用いている硫酸系水溶液は経時変化による硫酸濃度の変動が大きいため、場合によってはサイドエッチング等の不具合が生じる可能性がある。従ってウエットエッチング法を用いて形成されたリッジ部１１は寸法精度が悪く、閾値電流、非点格差、水平放射角などの、半導体レーザの重要な特性が大きくばらつくという問題点があり、更なる改善が望まれる。
【００１３】
本発明は、上記事情に鑑みてなされたものであり、高い寸法精度でリッジ部を形成することが可能な半導体レーザの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、
半導体基板１００上に開口部を有するマスク層を形成するマスク形成工程と、
前記マスク形成工程後に、前記開口部にｎ型クラッド層と活性層とｐ型クラッド層とを有するリッジ部１１０を形成するリッジ部形成工程と、
を有することを特徴とする半導体レーザの製造方法を提供することにより、上記課題を解決する。
また、半導体基板１００上に開口部を有するマスク層を形成するマスク形成工程と、
前記マスク形成工程後に、前記開口部にｎ型クラッド層と活性層とｐ型クラッド層とを有するリッジ部１１０を形成するリッジ部形成工程と、
前記リッジ部形成工程後に、前記マスク層を除去する除去工程と、
除去工程によって前記マスク層が除去された範囲に、前記リッジ部１１０の段差を埋めるように、ブロック層を形成するブロック層形成工程と、
を有することを特徴とする半導体レーザの製造方法を提供することにより、上記課題を解決する。
【発明の効果】
【００１５】
本発明に係る半導体レーザの製造方法は、上記のような構成のため、
（１）２回の成膜工程で半導体レーザを製造可能なため、製造工程の簡素化が可能となる。
（２）リッジ部の形成にウエットエッチング法を用いないため、寸法精度の高いリッジ部を形成することが可能となり、半導体レーザの特性ばらつきを低減することが可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明に係る半導体レーザの製造方法の実施の形態について図面に基づいて説明する。図１、図２、図３は本発明に係る半導体レーザの製造方法の概略を説明する図である。尚、ＡｌＧａＩｎＰ系の半導体レーザを構成する半導体層の原子量の比率は（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰの関係を満たすことが好ましく、本形態においては、ｘ＝０．７、ｙ＝０．５としたＡｌＧａＩｎＰ系の半導体レーザを例として半導体レーザの製造方法の説明を行うものとする。ただし、本発明は上記の原子量の比率に限定されないことは勿論である。
【００１７】
先ず、マスク形成工程である第１マスク層形成工程において、図１（ａ）に示すように、半導体基板であるｎ型ＧａＡｓ基板１００上に、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着法）及びフォトリソグラフィ法等を用いて第１マスク層２０１を形成する。第１マスク層２０１には所定の幅寸法を有する帯状の開口部であるリッジ形成領域Ａを有しており、このリッジ形成領域Ａにおいてはｎ型ＧａＡｓ基板１００の表面が露出した状態となる。第１マスク層２０１及び、後述する第２マスク層２０９の材料としては、ＳｉＯ２（二酸化珪素）、ＳｉＣ（炭化珪素）、ＳｉＮ（窒化珪素）等の誘電体材料が用いられ、中でもＳｉＯ２を用いることが特に好ましい。
【００１８】
次に、リッジ部形成工程である第１成膜工程において、図１（ｂ）に示すように、ｎ型ＧａＡｓ基板１００上のリッジ形成領域Ａに、ｎ型ＧａＡｓバッファ層１０１（Ｓｉドープ濃度が１×１０１８ｃｍ−３、膜厚が３０００Å）、ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１０２（Ｓｉドープ濃度が５×１０１７ｃｍ−３、膜厚が７５００Å）、活性層１０３としてアンドープ（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ／ＧａＩｎＰ三重量子井戸活性層（膜厚が５００Å）、ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層１０４（Ｚｎドープ濃度が５×１０１７ｃｍ−３、膜厚が２５００Å）、ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層１０５（Ｚｎドープ濃度が１×１０１８ｃｍ−３、膜厚が７５００Å）、ｐ型ＧａＩｎＰ中間層１０６（Ｚｎドープ濃度が１×１０１８ｃｍ−３、膜厚が１０００Å）、及びｐ型ＧａＡｓキャップ層１０７（Ｚｎドープ濃度が１×１０１９ｃｍ−３、膜厚が３０００Å）、を順次ＭＯＣＶＤ法により連続して選択成長させる。これにより、ｎ型ＧａＡｓ基板１００上のリッジ形成領域Ａに、各半導体層が積層されたストライプ状のリッジ部１１０が形成される。
【００１９】
このとき各半導体層の厚みは、各半導体層の成長に用いられるＭＯＣＶＤ装置における温度、時間等の条件設定により高精度に制御される。また、各半導体層の幅は、第１マスク層２０１によりリッジ形成領域Ａの所定の幅に制限されているため、これも高い寸法精度で形成が可能である。従って、第１成膜工程により形成されるリッジ部１１０は、半導体レーザが所定の特性を得るのに十分な高い寸法精度を有している。
【００２０】
第１成膜工程における各半導体層を形成する原料としては、アルミニウム（Ａｌ）の原料としてトリメチルアルミニウム（ＴＭＡ）、ガリウム（Ｇａ）の原料としてトリエチルガリウム（ＴＭＧ）、インジウム（Ｉｎ）の原料としてトリメチルインジウム（ＴＭＩ）、砒素（Ａｓ）の原料としてアルシン（ＡｓＨ３）、リン（Ｐ）の原料としてフォスフィン（ＰＨ３）を用いた。また、半導体層をｎ型、ｐ型にするための添加剤には、使用する材料系との組み合わせを考慮して公知のものを用いることができるが、本形態においては、亜鉛（Ｚｎ）の原料としてジメチルジンク（ＤＭＺ）、珪素（Ｓｉ）の原料としてシラン（ＳｉＨ４）を用いた。
【００２１】
次に、除去工程である第１マスク層除去工程において、図１（ｃ）に示すように、第１マスク層２０１を除去する。第１マスク層２０１及び、後述する第２マスク層２０９の除去には、プラズマエッチング、反応性イオンエッチング等のドライエッチング法を用いることが好ましく、中でも特に真空中でＣＦ４（フレオン）ガスを用いたＣＦ４プラズマエッチングを用いることが好ましい。
【００２２】
次に、第２マスク層形成工程において、図２（ａ）に示すように、ｐ型ＧａＡｓキャップ層１０７上に、第１マスク層形成工程と同様、ＣＶＤ法及びフォトリソグラフィ法を用いてＳｉＯ２からなる第２マスク層２０９を選択的に形成する。
【００２３】
次に、ブロック層形成工程である第２成膜工程において、図２（ｂ）に示すように、第２マスク層２０９の形成されていない領域に、リッジ部１１０に効率良く電流を流すためのブロック層としてｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層１０８（Ｚｎドープ濃度が１×１０１８ｃｍ−３、膜厚が１μｍ）を選択成長させる。
【００２４】
次に、第２マスク層除去工程において、図２（ｃ）に示すように、第２マスク層２０９を第１マスク層除去工程と同様にドライエッチング法により除去する。
【００２５】
最後に、電極形成工程において、図３に示すように、ｎ型ＧａＡｓ基板１００上に形成されたｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層１０８及びリッジ部１１０を覆うようにｐ側電極２１０を、またｎ型ＧａＡｓ基板１００のリッジ部１１０が形成されていない面にｎ側電極２１１を蒸着法等により形成する。これにより半導体レーザが作製される。
【００２６】
尚、作製された半導体レーザは、活性層１０３がｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１０２、ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層１０４とで挟まれたダブルへテロ構造をとると共に、これらの半導体層がリッジ部１１０に形成されているため無効電力が少なく、半導体レーザとしての消費電力を低減することができる。
【００２７】
以上のことから、本発明による半導体レーザの製造法によれば、第１マスク層形成工程において形成されたリッジ形成領域Ａに、第１成膜工程において各半導体層を選択成長することで半導体レーザのリッジ部１１０を形成するため、リッジ部１１０を高い寸法精度で形成することができる。よって、製造された半導体レーザの特性に大きなばらつきは生じることはなく、歩留まり良く安定して半導体レーザを製造することができる。
【００２８】
また、ＭＯＣＶＤ法による半導体層の成長工程が２回で済むために、半導体レーザの製造工程の簡略化を図ることができる。更に、半導体レーザの重要な構成部分であるｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１０２、活性層１０３、ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層１０４、ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層１０５、を含むリッジ部１１０の形成は第１成膜工程で連続して行われるため、信頼性の低下要因となる不純物等が入り込む可能性が低いため、本発明の半導体レーザの製造方法によって製造された半導体レーザは、高い信頼性を得ることができる。
【００２９】
尚、本形態ではＩｎＧａＡｓＰ系材料を用いた半導体レーザを例にして製造方法の説明を行ったが、特にこれに限定する必要はなく、例えばＧａＮ系材料を用いた青紫発光の半導体レーザやＡｌＧａＡｓ系材料を用いた半導体レーザについても適用することが可能である。更に、本発明は本発明の要旨を逸脱しない範囲で変更して実施することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る半導体レーザの製造方法の概略を説明する図である。
【図２】本発明に係る半導体レーザの製造方法の概略を説明する図である。
【図３】本発明に係る半導体レーザの製造方法の概略を説明する図である。
【図４】従来の半導体レーザの製造方法の概略を説明する図である。
【図５】従来の半導体レーザの製造方法の概略を説明する図である。
【符号の説明】
【００３１】
１００    ｎ型ＧａＡｓ基板１００
１０１    ｎ型ＧａＡｓバッファ層
１０２    ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層
１０３    活性層
１０４    ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層
１０５    ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層
１０６    ｐ型ＧａＩｎＰ中間層
１０７    ｐ型ＧａＡｓキャップ層
１０８    ｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層
１１０    リッジ部
２０１    第１マスク層
２０９    第２マスク層
２１０    ｐ側電極
２１１    ｎ側電極
Ａ    リッジ形成領域
【図１】
2008060254.tif 000003
【図２】
2008060254.tif 000004
【図３】
2008060254.tif 000005
【図４】
2008060254.tif 000006
【図５】
2008060254.tif 000007