(57)【要約】【課題】正確な温度を検出することができる温度検出回路及び半導体装置を提供すること。【解決手段】温度検出回路１０は、直列接続されたダイオード群１１と、ダイオード群１１に接続された定電流源Ｉ１と、ＢＧＲ回路１３と、そのＢＧＲ電圧を増幅する増幅部１４と、増幅部１４の出力である参照電圧からダイオード群１１により生成された比較電圧ＶＤを減算する加算器１２と、加算器１２の出力電圧を電流に変換する電圧電流変換部１５と、その出力電流を電圧に変換するための抵抗Ｒ２とを有する。参照電圧ＶＡ２は、所定の温度Ｔ１における比較電圧ＶＤと同一の電圧にＢＧＲ電圧ＶＢＧＲが増幅されたものである。【選択図】図１
2008058298.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された１以上のダイオードと、
前記１以上のダイオードに接続された定電流源と、
前記１以上のダイオードにより生成される比較電圧と、参照電圧との電圧差に応じた電圧又は電流を出力する出力部とを有することを特徴とする温度検出回路。
【請求項２】
前記出力部は、前記参照電圧から前記比較電圧を減算する減算器と、前記減算器の出力
電圧を電流変換する電圧電流変換部と、前記電圧電流変換部から出力された電流を電圧に
変換する電流電圧変換部とを有することを特徴とする請求項１記載の温度検出回路。
【請求項３】
前記出力部は、
一端に前記参照電圧が印加される第１の抵抗と、
反転入力端子が前記第１の抵抗の他端と接続され、非反転入力端子に前記比較電圧が入
力される第１の演算増幅器と、
前記第１の演算増幅器に接続され、前記参照電圧から前記比較電圧を減算した電圧を電
流に変換する電圧電流変換回路と、
入力端子に前記電圧電流変換回路が接続され、共通端子に電源電圧が入力される第１の
カレントミラー回路と、
前記第１のカレントミラー回路と出力端子との間に一端が接続され他端が接地された第
２の抵抗とを有することを特徴とする請求項１項記載の温度検出回路。
【請求項４】
直列接続された１以上のダイオードと、
前記１以上のダイオードに接続された定電流源と、
一端に参照電圧が印加される第１の抵抗と、
反転入力端子に前記第１の抵抗の他端が接続され、非反転入力端子に前記１以上のダイ
オードにより生成される比較電圧が入力される第１の演算増幅器と、
前記第１の演算増幅器に接続され、前記参照電圧から前記比較電圧を減算した電圧を電
流に変換する電圧電流変換回路と、
入力端子に前記電圧電流変換回路が接続され、共通端子に電源電圧が入力される第１の
カレントミラー回路と、
前記第１のカレントミラー回路と出力端子との間に一端が接続され他端が接地された第
２の抵抗とを有する温度検出回路。
【請求項５】
前記第１の演算増幅器は、差動対を構成する第１及び第２のトランジスタと、前記第１
又は第２のトランジスタに制御される出力トランジスタとを有し、第１及び第２の入力が
夫々前記第１及び第２のトランジスタに入力され前記第１のトランジスタの出力に基づき
前記出力トランジスタを制御する第１のモードと、前記第１及び第２の入力が夫々前記第
２及び第１のトランジスタに入力され前記第２のトランジスタの出力に基づき前記出力ト
ランジスタを制御する第２のモードとを切り替えるオフセットキャンセル機能を有する
ことを特徴とする請求項３又は４項記載の温度検出回路。
【請求項６】
前記電圧電流変換回路は第２のカレントミラー回路であって、入力端子に前記第１の演
算増幅器の反転入力端子が接続され、共通端子に前記第１の演算増幅器の出力端子が接続
されることを特徴とする請求項３又は４項記載の温度検出回路。
【請求項７】
前記電圧電流変換回路は、制御端子が共通接続された第３及び第４のトランジスタであ
って、前記第１の演算増幅器の出力端子に前記第３のトランジスタの制御端子が接続され
、前記第４のトランジスタから前記電流を出力することを特徴とする請求項３又は４項記載の温度検出回路。
【請求項８】
バンドギャップリファレンス回路と、前記バンギャップリファレンス回路から出力され
るバンドギャップリファレンス電圧を増幅して前記参照電圧を生成する第２の演算増幅器
とを更に有することを特徴とする請求項１乃至７のいずれか１項記載の温度検出回路。
【請求項９】
前記第２の演算増幅器は、差動対を構成する第１及び第２のトランジスタと、前記第１
又は第２のトランジスタに制御される出力トランジスタとを有し、第１及び第２の入力が
夫々前記第１及び第２のトランジスタに入力され前記第１のトランジスタの出力に基づき
前記出力トランジスタを制御するモードと、前記第１及び第２の入力が夫々前記第２及び
第１のトランジスタに入力され前記第２のトランジスタの出力に基づき前記出力トランジ
スタを制御するモードとを切り替えるオフセットキャンセル機能を有することを特徴とする請求項８項記載の温度検出回路。
【請求項１０】
前記出力部はローパスフィルタを有し、当該ローパスフィルタから前記検出温度に応じ
た電圧を出力することを特徴とする請求項５又は９記載の温度検出回路。
【請求項１１】
前記出力部は、前記参照電圧から前記比較電圧を減算する減算器と、前記減算器の出力
電圧を増幅する増幅部とを有することを特徴とする請求項１記載の温度検出回路。
【請求項１２】
前記比較電圧を入力電圧とするボルテージフォロアと、
バンドギャップリファレンス回路と、
前記バンギャップリファレンス回路から出力されるバンドギャップリファレンス電圧を
増幅して前記参照電圧を生成する第２の演算増幅器とを更に有し、
前記出力部は、前記ボルテージフォロアの出力に一端が接続された第３の抵抗と、反転
入力端子に前記第３の抵抗の他端が接続され非反転入力端子に前記参照電圧が入力される
第３の演算増幅器と、前記第３の演算増幅器の出力端子と反転端子との間に接続された第
４の抵抗とを有する請求項１記載の温度検出回路。
【請求項１３】
温度検出回路を搭載した複数のチップを有し、
前記各温度検出回路は、夫々の出力端子が共通に接続されたものであって、
直列接続された１以上のダイオードと、
前記１以上のダイオードに接続された定電流源と、
前記１以上のダイオードにより生成される比較電圧と、所定の温度における前記比較電
圧と同一電圧からなる参照電圧との電圧差に基づき検出温度に応じた電流を出力する電圧
電流変換部と、
前記電圧電流変換部と前記出力端子との間に一端が接続され他端が接地された抵抗とを
有する半導体装置。
【請求項１４】
温度検出回路を搭載した複数のチップと、
複数の前記温度検出回路に接続された最大値／最小値検出回路とを有し、
前記温度検出回路は、
直列接続された１以上の温度検出用ダイオードと、
前記１以上の温度検出用ダイオードに接続された定電流源と、
前記１以上の温度検出用ダイオードにより生成される比較電圧と、所定の温度における
前記比較電圧と同一電圧からなる参照電圧との電圧差に基づき検出温度に応じた電圧を出
力する出力部とを有し、
前記最大値／最小値検出回路は、前記複数の温度検出回路の出力電圧のうち最小値又は
最大値を出力する半導体装置。
【請求項１５】
温度依存性を有する出力信号を出力する第１の回路と、
一定の出力信号を出力する第２の回路と、
前記第１の回路の出力信号と前記第２の回路の出力信号との差に応じた出力信号を出力
する第３の回路とを有する温度検出回路。
【請求項１６】
前記第１の回路は、ダイオードを含むことを特徴とする請求項１５記載の温度検出回路。
【請求項１７】
前記第２の回路は、バンドギャップリファレンス回路を含むことを特徴とする請求項１５記載の温度検出回路。
【請求項１８】
前記第３の回路は、アナログ加算器又はアナログ減算器を含むことを特徴とする請求項１５記載の温度検出回路。
【請求項１９】
前記第１の回路及び前記第２の回路を発熱源の近傍に配置することを特徴とする請求項１５記載の温度検出回路。
【請求項２０】
前記第１の回路を発熱源の近傍に配置し、
前記第２の回路を前記発熱源から離隔した位置に配置することを特徴とする請求項１５記載の温度検出回路。
【請求項２１】
前記出力部は、所定温度までは電圧又は電流を出力せず、所定温度から温度により生じる比較電圧と参照電圧との電圧差に基づき電圧又は電流を出力することを特徴とする請求項１記載の温度検出回路。
【請求項２２】
単調な温度依存性を有する出力信号を出力する第１の回路と、
一定の出力信号を出力する第２の回路と、
前記第１の回路の出力信号を一端に入力し、前記第２の回路の出力信号を抵抗を介して他端に入力する演算増幅器と、該演算増幅器は前記抵抗の電位差に応じて出力信号を出力することを特徴とする温度検出回路。
【請求項２３】
所定の温度において第１の回路の出力信号と、第２の回路の出力信号とを同一信号としたことを特徴とする請求項２２記載の温度検出回路。
【請求項２４】
前記出力部は、所定の温度のとき前記比較電圧と前記参照電圧とが同じ電圧を受けることを特徴とする請求項１記載の温度検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーＩＣ等チップにおける消費電力が大きく、何らかの方法でチップ温度
を検出する必要がある場合等に、チップ温度に比例した電圧、又は電流を出力する温度検
出回路及びこれを搭載した半導体装置に関する。
【背景技術】
【０００２】
昨今、ＬＳＩは集積化が進み、１チップ内に多くの回路を搭載することが多くなってき
ている。この場合は回路の規模に比例して消費電力が増加する。または多くの回路を搭載
していなくてもパワーＩＣのように元々消費電力が大きい回路も存在する。このような場
合、チップ温度が上昇し、最悪の場合はチップを破壊する可能性がある。これを避けるた
め、半導体装置のチップ温度を何らかの方法で検出し、その検出結果を基にその半導体装
置が搭載されているシステムを制御して、結果としてチップを保護するようなことが考え
られている。例えば、半導体装置に温度センサに相当する装置を搭載することなどである
。この場合、温度センサとしては、半導体チップ温度に比例した電圧、又は電流を出力す
る回路（温度検出回路）を搭載する等する。
【０００３】
図１７は横軸がチップ温度、縦軸が出力電圧を表し、チップ温度と出力電圧とが正比例
関係にある場合を示すグラフ図である。図１７に示すように、チップ温度が２５℃のとき
に出力電圧は０Ｖ、７５℃のときに出力電圧はＶ１、１２５℃のときに出力電圧はＶ２に
なっている。
【０００４】
図１７の特性を実現する回路としては例えば特許文献１に記載の温度検出回路がある。
図１８は、特許文献１に記載の温度検出回路を示す回路図である。図１８に示すように、
従来の温度検出回路２１０は、バンドギャップリファレンス回路（以下、ＢＧＲ回路とい
う。）２１３、第１及び第２の演算増幅器Ａ３１、Ａ３２、第１乃至第４の抵抗Ｒ２１〜
Ｒ２４、第１及び第２のダイオードＤ１１、Ｄ１２、電流源Ｉ１１を有する。
【０００５】
演算増幅器Ａ３２は、非反転入力端子（正転入力端子）にＢＧＲ回路１１３の出力電圧
が入力され、反転入力端子とＧＮＤとの間に抵抗Ｒ２１が接続され、さらに反転入力端子
と出力端子との間に抵抗Ｒ２２が接続されている。
【０００６】
また、第１のダイオードＤ１１は、そのアノードが第２の演算増幅器Ａ３２の出力端子
に接続されそのカソードは、第２のダイオードＤ１２のアノードと接続されている。電流
源Ｉ１１は、一端が第２のダイオードＤ１２のカソードに接続され、他端がＧＮＤに接続
されている。演算増幅器Ａ３１は、非反転入力端子が第２のダイオードＤ１２のカソード
に接続され、反転入力端子とＧＮＤとの間に抵抗Ｒ２３が接続され、さらに反転入力端子
と出力端子ＶＯＵＴとの間に抵抗Ｒ２４が接続されている。この演算増幅器Ａ３１の出力
端子が最終の出力端子ＯＵＴとなっている。
【０００７】
この従来の温度検出回路２１０は、ＢＧＲ回路２１３の電圧をＶＢＧＲとすると、演算
増幅器Ａ３２の出力電圧ＶＲＥＦは、下記式（１）で表すことができる。
【０００８】
【数１】
2008058298.tif 000003
【０００９】
出力電圧ＶＲＥＦが２個の直列接続されたダイオードＤ１１、Ｄ１２のアノード側に印
加され、電流源Ｉ１１でバイアスされているので、電流源Ｉ１１に流れる電流Ｉ１１とす
ると、ダイオードＤ１２のカソード電圧ＶＤ１２ｋは、下記式（２）で表すことができる
。
【００１０】
【数２】
2008058298.tif 000004
ここで、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷、ＩＳ：ダイオードの逆方
向飽和電流を示す。
【００１１】
ところで、ダイオード１個分の温度特性は約−２ｍＶ／℃の温度特性を有することが一
般的に知られている。また、ＢＧＲ回路１１３は正しく設計すれば、温度特性はダイオー
ドの温度特性と比較してほぼ無視できる程度まで小さくすることが可能である。従って上
記式（２）の温度特性を調べるには式(２)を温度Ｔで微分すると、ダイオードの電圧(Ｋ
Ｔ／ｑ)ｌｎ(Ｉ１１／ＩＳ)が−２ｍＶ／℃として、下記式（３）となる。
【００１２】
【数３】
2008058298.tif 000005
このＶＤ１２Ｋの電圧を演算増幅器Ａ３１と、抵抗Ｒ２３と抵抗Ｒ２４により決定される
閉ループ利得で増幅した結果、最終の出力電圧Ｖｏｕｔは下記となる。
【００１３】
【数４】
2008058298.tif 000006
【００１４】
また、このＶＤ１２Ｋの温度特性は式(３)で示す特性を有するので、出力電圧Ｖｏｕｔ
は下記となる。
【００１５】
【数５】
2008058298.tif 000007
すなわち、抵抗Ｒ２３と抵抗Ｒ２４とにより決定される所望の正の傾きをもった温度検出
回路を実現することができる。
【特許文献１】特開平１１−２５８０６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１に記載の温度検出回路２１０は、出力電圧が０Ｖ近辺の電圧
出力の精度が得られないという問題点がある。これは、電流源Ｉ１１をトランジスタで構
成する場合、入力電圧が０Ｖ近辺では定電流源として動作させることができないからであ
る。また、ダイオード２個分の温度特性を演算増幅器Ａ３１で増幅して得ているため、ダ
イオードの温度特性に元々誤差成分があれば、演算増幅器Ａ３１と、抵抗Ｒ２３、Ｒ２４
により決定される増幅率でその誤差成分が増幅されてしまうという問題点もある。
【課題を解決するための手段】
【００１７】
本発明に係る温度検出回路は、直列接続された１以上のダイオードと、前記１以上のダイオードに接続された定電流源と、前記１以上のダイオードにより生成される比較電圧と、参照電圧との電圧差に応じた電圧又は電流を出力する出力部とを有する。
【００１８】
本発明に係る温度検出回路は、直列接続された１以上のダイオードと、前記１以上のダ
イオードに接続された定電流源と、一端に参照電圧が印加される第１の抵抗と、反転入力
端子と前記第１の抵抗の他端とが接続され、非反転入力端子に前記１以上のダイオードに
より生成される比較電圧が入力される第１の演算増幅器と、前記第１の演算増幅器に接続
され、前記参照電圧から前記比較電圧を減算した電圧を電流に変換する電圧電流変換回路
と、入力端子が前記電圧電流変換回路と接続され、共通端子に電源電圧が入力される第１
のカレントミラー回路と、前記第１のカレントミラー回路と出力端子との間に一端が接続
され他端が接地された第２の抵抗とを有するものである。
【００１９】
本発明においては、１以上のダイオードにより生成される比較電圧と、参照電圧との電
圧差に基づいた電圧又は電流を出力することで、検出温度に応じた電圧を０Ｖ近辺から精
度よく出力することができると共に、ダイオードの温度特性の誤差成分を取り除くことが
できる。
【００２０】
本発明にかかる半導体装置は、温度検出回路を搭載した複数のチップを有し、前記各温
度検出回路は、夫々の出力端子が共通に接続されたものであって、直列接続された１以上
のダイオードと、前記１以上のダイオードに接続された定電流源と、前記１以上のダイオ
ードにより生成される比較電圧と、所定の温度における前記比較電圧と同一電圧の参照電
圧との電圧差に基づき検出温度に応じた電流を出力する電圧電流変換部と、前記電圧電流
変換部と前記出力端子との間に一端が接続され他端が接地された抵抗とを有するものであ
る。
【００２１】
本発明においては、複数のチップのそれぞれに搭載された温度検出回路の出力端子を共
通に接続することで、各チップの平均温度に対応する電圧を出力する半導体装置を得るこ
とができる。
【００２２】
本発明にかかる半導体装置は、温度検出回路を搭載した複数のチップと、複数の前記温
度検出回路に接続された最大値／最小値検出回路とを有し、前記温度検出回路は、直列接
続された１以上の温度検出用ダイオードと、前記１以上の温度検出用ダイオードに接続さ
れた定電流源と、前記１以上の温度検出用ダイオードにより生成される比較電圧と、所定
の温度における前記比較電圧と同一電圧からなる参照電圧との電圧差に基づき検出温度に
応じた電圧を出力する出力部とを有し、前記最大値／最小値検出回路は、前記複数の温度
検出回路の出力電圧のうち最小値又は最大値を出力するものである。
【００２３】
本発明においては、複数のチップのそれぞれに搭載された温度検出回路のそれぞれに、
最大値／最小値検出回路を接続したので、各温度検出回路が出力する検出電圧のうち最小
値又は最大値を出力させることができる。
【００２４】
本発明にかかる温度検出回路は、温度依存性を有する出力信号を出力する第１の回路と、一定の出力信号を出力する第２の回路と、前記第１の回路の出力信号と前記第２の回路の出力信号との差に応じた出力信号を出力する第３の回路とを有するものである。
【００２５】
本発明にかかる温度検出回路は、単調な温度依存性を有する出力信号を出力する第１の回路と、一定の出力信号を出力する第２の回路と、前記第１の回路の出力信号を一端に入力し、前記第２の回路の出力信号を抵抗を介して他端に入力する演算増幅器と、該演算増幅器は前記抵抗の電位差に応じて出力信号を出力することができる。
【発明の効果】
【００２６】
本発明によれば、正確な温度を検出することができる温度検出回路及び半導体装置を提
供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明
する。本発明は、半導体チップの温度を検出するための温度検出回路であり、チップ温度
に比例した電圧、又は電流を出力するものである。本実施の形態においては温度係数を作
り出す素子としてダイオードを使用し、所望の温度係数を得るため、このダイオードを複
数個直列接続する。また、ある温度での出力電流又は出力電圧を零にするため、ダイオー
ドで発生した電圧をうち消すためにバンドギャップリファレンス（ＢＧＲ）回路の電圧を
増幅した電圧を使用する。
【００２８】
ここで、加算器により、負の温度係数を持ったダイオードの特性から正の温度係数をも
った出力電圧に変換するための引き算処理と、出力電流又は出力電圧を零にするためのＢ
ＧＲ回路の電圧の加算処理を行う。そして演算処理した結果得られた電圧を電圧電流変換
回路により電流に変換する。このときこの電流は正の温度特性をもったものになっている
。この電流を抵抗で再び電圧に変換する。このとき、前述した電圧電流変換回路の変換係
数と電流を電圧に変換するための抵抗の値とを適切に設計することにより、所望の特性を
得ることが可能になる。更に、後述するように、加算器と電圧電流変換回路にオフセット
キャンセル回路を搭載すると共に、最終出力にローパスフィルタを挿入してオフセットキ
ャンセルのノイズ成分を除去することで、更に高精度な温度検出回路を実現することがで
きる。
【００２９】
実施の形態１．  
先ず、本発明の実施の形態１にかかる温度検出回路について説明する。図１は、本発明
の実施の形態１にかかる温度検出回路を示すブロック図である。図１に示すように、温度
検出回路１０は、直列接続された１以上のダイオードからなるダイオード群１１と、ダイ
オード群１１に接続された定電流源Ｉ１と、ダイオード群１１により生成される比較電圧
と参照電圧との電圧差に基づき検出温度に応じた電圧又は電流を出力する出力部とを有す
る。
【００３０】
本実施の形態にかかる出力部は、加算器１２、電圧電流変換部１５、及び第２の抵抗と
しての抵抗Ｒ２から構成され、検出温度に応じた電圧ＶＯＵＴを出力する。温度検出回路
１０は、さらに、バンドギャップリファレンス電圧（ＢＧＲ電圧）を生成するＢＧＲ回路
１３及びそのＢＧＲ電圧を増幅する増幅部１４を有し、ＢＧＲ電圧を増幅した電圧を参照
電圧として加算器１２に入力する。
【００３１】
加算器１２は、定電流源Ｉ１でバイアスされたダイオード群１１により生成された直列
電圧（比較電圧）ＶＤをマイナス加算し、ＢＧＲ回路１３のＢＧＲ電圧ＶＢＧＲを増幅し
た参照電圧ＶＡ２をプラス加算する。電圧電流変換部１５は、加算器１２の出力電圧を電
圧電流変換部１５で出力電流ＩＯＵＴに変換する。この電圧電流変換部１５は、抵抗Ｒ１
を有し、この抵抗Ｒ１により加算器１２の出力電圧を電流に変換する際の変換係数が決定
される。
【００３２】
第２の抵抗Ｒ２は、電圧電流変換部１５の出力と基準電位ＧＮＤ間に接続され、電圧電
流変換部１５の出力電流ＩＯＵＴを出力電圧ＶＯＵＴに変換する電流電圧変換部として機
能する。そして、電圧電流変換部１５の出力と抵抗Ｒ２との共通接続点が出力端子ＯＵＴ
となっており、検出温度に応じた電圧ＶＯＵＴを出力する。
【００３３】
ここで、ダイオード群１１及び定電流源Ｉ１から、単調な温度依存性を有する出力信号
を出力する第１の回路が構成される。また、ＢＧＲ回路１３及び増幅部１４から一定の出力信号を出力する第２の回路が構成される。また、出力部は、第１の回路の出力信号と第２の回路の出力信号との差に応じた出力信号を出力する第３の回路として機能する。なお、ここでいう単調とは、温度（ｘ）と出力信号（ｆ（ｘ））の関係がｘ１＜ｘ２  ならば  ｆ（ｘ１）＜ｆ（ｘ２）の単調関数になるという意味である。第１の回路と第２の回路のそれぞれの温度と出力信号の関係が単調関数であることと同時に、第３の回路の出力信号が第１および第２の回路の温度に対して単調関数になる特性を有するように構成する。
【００３４】
次に、本実施の形態にかかる温度検出回路の動作について説明する。温度検出回路１０
においては、ある温度（Ｔ＝Ｔ１）における出力電流ＩＯＵＴが零になるように、ＢＧＲ
回路１３の出力電圧ＶＢＧＲを増幅部１４で増幅する。すなわち、ある温度Ｔ１のときの
ｎ個直列接続されたダイオード群１１で生じる比較電圧をＶＤ（Ｔ１）、ダイオード群１
１のバイアス電流をＩ１とすると、比較電圧ＶＤ（Ｔ１）は下記のように表すことができ
る。
【００３５】
【数６】
2008058298.tif 000008
ここで、ｋ：ボルツマン定数、ｑ：電子の電荷、ＩＳ(Ｔ１)：温度Ｔ１のときのダイオー
ドの逆方向飽和電流を示す。
【００３６】
そして、ＢＧＲ電圧をＶＢＧＲ、増幅部１４の電圧増幅率をＡ２とすると、増幅部１４
の出力電圧（参照電圧）ＶＡ２は、下記となる。
【００３７】
【数７】
2008058298.tif 000009
ここで加算器１２でこの増幅部１４の出力電圧ＶＡ２を足し算し、ダイオード群１１の電
圧（比較電圧）ＶＤを引き算するため、加算器１２の出力電圧Ａａｄｄは下記となる。
【００３８】
【数８】
2008058298.tif 000010
この加算器１２の出力電圧Ａａｄｄを電圧電流変換部１５において抵抗値Ｒ１の変換係数
で電流に変換した出力電流Ｉｏｕｔは、下記となる。
【００３９】
【数９】
2008058298.tif 000011
そして出力電圧Ｖｏｕｔは、Ｉｏｕｔにより抵抗Ｒ２で電圧に変換されて下記となる。
【００４０】
【数１０】
2008058298.tif 000012
ここで、Ａ２ＶＢＧＲ＝ＶＤ（Ｔ１）とすると、温度Ｔ１のときに出力電圧ＶＯＵＴが零
になる。そしてこの出力電圧ＶＯＵＴの温度係数は、ダイオード１個分の温度係数が約−
２（ｍＶ／℃）であることから、ｎ個ダイオードが直列接続されれば、その温度係数は−
２ｎ（ｍＶ／℃）となる。従って出力電圧Ｖｏｕｔの温度係数は、下記となる。
【００４１】
【数１１】
2008058298.tif 000013
すなわち、ダイオード群１１を構成するダイオードの個数ｎと抵抗Ｒ１とＲ２の比とで温
度係数を決定することが可能になる。
【００４２】
次に、本実施の形態にかかる具体例について説明する。図２は図１に示す温度検出回路
の具体例を示す回路図である。なお、本具体例において、図１に示す温度検出回路と同一
構成要素には同一の符号を付してその詳細な説明は省略する。
【００４３】
本具体例にかかる温度検出回路２０は、直列接続された５つのダイオードＤ１〜Ｄ５か
らなるダイオード群２１と、ダイオード群２１に接続された定電流源Ｉ１とを有する。さ
らに、ＢＧＲ電圧ＶＢＧＲを生成するＢＧＲ回路１３及びＢＧＲ電圧を増幅する増幅部２
４を有する。増幅部２４は、演算増幅器Ａ２と、演算増幅器Ａ２の閉ループ利得を決定す
る抵抗Ｒ１１、Ｒ１２を有する。演算増幅器Ａ２は、正転入力端子にＢＧＲ回路１３の出
力が接続されている。抵抗Ｒ１１は、演算増幅器Ａ２の反転入力端子と接地との間に接続
され、抵抗Ｒ１２は、演算増幅器Ａ２の反転入力端子と出力端子との間に接続されている
。
【００４４】
さらに、第１及び第２の抵抗Ｒ１、Ｒ２、第１の演算増幅器Ａ１、カレントミラー回路
ＣＭ１、ＣＭ２を有する。抵抗Ｒ１は、一端に演算増幅器Ａ２の出力端子が接続され他端
に第１の演算増幅器Ａ１の反転入力端子が接続される。第１の演算増幅器Ａ１は、その正
転入力端子とダイオード群２１の最高電位側とが接続され、その反転入力端子は第２のカ
レントミラー回路ＣＭ２の入力端子と接続され、その出力端子は第２のカレントミラー回
路ＣＭ２の共通端子と接続されている。カレントミラー回路ＣＭ２の出力端子はカレント
ミラー回路ＣＭ１の入力端子と接続されている。抵抗Ｒ１、演算増幅器Ａ１、及びカレン
トミラー回路ＣＭ２により電圧電流変換部が構成され、抵抗Ｒ１により、電圧電流変換の
変換係数が決定される。また、第１のカレントミラー回路ＣＭ１は、その入力端子がカレ
ントミラー回路ＣＭ２の出力端子と接続され、その共通端子に電源電圧が入力され、第２
のカレントミラー回路ＣＭ２の出力電流を反転する。そして、第１のカレントミラー回路
ＣＭ１の出力端子は、抵抗Ｒ２の一端に接続されると共に出力端子ＯＵＴとなっている。
抵抗Ｒ２の他端はＧＮＤに接続されている。抵抗Ｒ２は、第１のカレントミラー回路ＣＭ
１の出力電流を電圧に変換する電流電圧変換部として機能する。
【００４５】
次に、本実施の形態にかかる温度検出回路の動作について説明する。温度検出回路２０
のＢＧＲ回路１３の出力電圧をＶＢＧＲとすると、第２の演算増幅器Ａ２の出力端子の電
圧ＶＡ２は、下記となる。
【００４６】
【数１２】
2008058298.tif 000014
また、ある温度Ｔ１のときのダイオード群２１で生成される電圧（比較電圧）ＶＤ（Ｔ１
）は、ダイオード群２１のバイアス電流、すなわち電流源Ｉ１の電流をＩ１とすると下記
となる。
【００４７】
【数１３】
2008058298.tif 000015
ここでｋ：ボルツマン定数、ｑ：電子の電荷、ＩＳ（Ｔ１）：温度Ｔ１のときのダイオー
ドの逆方向飽和電流である。
【００４８】
すなわち、第１の演算増幅器Ａ１の非反転入力電圧は上記式（１３）で示す値になる。
一方、演算増幅器Ａ１の反転入力電圧は、非反転入力端子とイマジナリーショートの関係
にあるので、同じく上記式（１３）で示した値になる。従って、抵抗Ｒ１の両端電圧ＶＲ
１は下記となる。
【００４９】
【数１４】
2008058298.tif 000016
また、抵抗Ｒ１に流れる電流ＩＲ１は、下記となる。
【００５０】
【数１５】
2008058298.tif 000017
【００５１】
この式（１５）の電流は全て第２のカレントミラー回路ＣＭ２の入力電流になる。これ
は第１の演算増幅器Ａ１の入力端子には電流が流れないことに起因する。すなわち、上記
式（１５）で示した電流がそのまま第２のカレントミラー回路ＣＭ２の出力電流になり、
さらには第１のカレントミラー回路ＣＭ１の入力電流になる。従って、第１のカレントミ
ラー回路ＣＭ１の出力電流も式（１５）で示した電流値となる。この電流が抵抗Ｒ２によ
り電圧に変換され、下記に示す最終の出力電圧ＶＯＵＴとなる。
【００５２】
【数１６】
2008058298.tif 000018
【００５３】
ここで、ＶＢＧＲ＝ＶＤ（Ｔ１）とすると、温度Ｔ１のときに出力電圧Ｖｏｕｔが零に
なる。そしてこの出力電圧ＶＯＵＴの温度係数は、ダイオード１個分の温度係数が約−２
（ｍＶ／℃）であることから、５個ダイオードが直列接続されれば、その温度係数は約−
１０（ｍＶ／℃）となる。従って出力電圧Ｖｏｕｔの温度係数は、下記となる。
【００５４】
【数１７】
2008058298.tif 000019
すなわち、上記式（１１）と同様、温度検出回路２０においても、抵抗Ｒ１とＲ２の比と
で温度係数を決定することが可能になる。以上ＶＤ（Ｔ１）≦ＶＡ２の場合で説明した。また、ＶＤ（Ｔ１）＞ＶＡ２のときには第２のカレントミラー回路ＣＭ２が動作せず、従って抵抗Ｒ１には電流が流れない。この為に第１の演算増幅器Ａ１の反転入力端子にはＶＤ（Ｔ１）より低電位のＶＡ２がそのまま印加され、ＶＤとの差電圧から第１の演算増幅器Ａ１の出力端子がハイに固定されて、第２のカレントミラー回路ＣＭ２の不動作状態が維持される。つまり、ある温度（Ｔ１）まではＶＯＵＴは０Ｖに固定され、ある温度（Ｔ１）以上では（１０）式に従って出力電圧ＶＯＵＴが出力されることになる（図３）。この結果、本実施の形態では、従来技術で実現できなかった０Ｖ付近での特性が精度良く実現できる。当然この場合には、ＶＤ（Ｔ１＝ ２５℃ ）＝ＶＡ２とすれば良い。また、参考に、本実施の形態の一例として、第１の演算増幅器Ａ１、第２のカレントミラー回路ＣＭ２の具体的な回路例を（図４）にて示す。
【００５５】
次に、本実施の形態における変形例について説明する。図５は、本実施の形態の変形例
にかかる温度検出回路を示す回路図である。本変形例にかかる温度検出回路３０は、図２
に示す温度検出回路２０における第２のカレントミラー回路ＣＭ２に換えて２つのＭＯＳ
トランジスタで電圧電流変換回路を実現したものである。なお、本変形例において、図２
に示す温度検出回路と同一構成要素には同一の符号を付してその詳細な説明は省略する。
【００５６】
図５に示すように、第２のカレントミラー回路ＣＭ２の換わりに、ソース同士、ゲート
同士が各々共通接続された第１及び第２のＮチャンネルＭＯＳトランジスタＭＮ１、ＭＮ
２が挿入されている。その共通接続されたゲートは第１の演算増幅器Ａ１の出力端に接続
されている。またその共通接続されたソースは接地ＧＮＤに接続されている。また、第１
のＮチャンネルＭＯＳトランジスタのドレインは第１の演算増幅器Ａ１の非反転入力端子
、及び抵抗Ｒ１３の一端に共通接続されている。さらに第２のＮチャンネルＭＯＳトラン
ジスタＭＮ２のドレインは第１のカレントミラー回路ＣＭ１の入力端に接続されている。
その他の接続は図２に示す温度検出回路２０と同様である。
【００５７】
次に、本変形例の動作について説明する。第１のＮチャンネルＭＯＳトランジスタＭＮ
１のゲートとドレインは逆位相の関係にある。そのため、帰還をかける入力端子の極性は
図２のそれと逆になる。すなわちゲートが演算増幅器Ａ１の出力に接続されているＮチャ
ンネルＭＯＳトランジスタのＭＮ１のドレインから非反転入力端子へ帰還されている。そ
して反転入力端子に比較電圧ＶＤが入力電圧として入力される。この演算増幅器Ａ１で電
圧から電流へ変換される式は上述と全く同じになる。ここでＮチャンネルＭＯＳトランジ
スタＭＮ１とＭＮ２は各々のゲート同士、及び各々のソース同士が共通接続されているの
で、各々のドレイン電流は同じになる。従って、演算増幅器Ａ１とＮチャンネルＭＯＳト
ランジスタＭＮ１により電圧から電流に変換されたのと同じ電流がＮチャンネルＭＯＳト
ランジスタＭＮ２に流れる。これ以外の動作は図２に示す温度検出回路２０と同様である
。
【００５８】
本実施の形態においては、温度検出回路１０、２０は、直列接続した複数のダイオード
の温度特性を利用し、ある温度Ｔ１で出力電圧を０Ｖに設定する。そして、温度依存性が
ない一定値が保証されたＢＧＲ回路１３を使用してダイオードで発生する比較電圧をうち消すように構成することで正確な温度検出をすることができる。なお、本実施例における一定値とは、拡散ばらつき等の製造ばらつきを許容する値であって、通常のＢＧＲ回路において出力される値を一定値としている。すなわち、出力電圧が０Ｖ近辺であっても正確な温度検出をすることができ、かつダイオード群１１又は２１の温度特性に誤差成分があってもそれを取り除くことができる。さらに、図２、及び図５に示すように演算増幅器Ａ１、Ａ２の各入力電圧はトランジスタの閾値電圧より高い電圧でかつ正電源ＶＤＤから十分低い電圧が入力されるので、Ｒａｉｌ−ｔｏ−Ｒａｉｌの回路構成にする必要がなく、回路設計が容易になる。
【００５９】
実施の形態２．  
次に、本発明の実施の形態２について説明する。本実施の形態にかかる温度検出回路は
、上述の例えば図２に示す温度検出回路２０に対し、第１及び第２の演算増幅器Ａ１、Ａ
２のオフセット電圧が問題になる場合に、その対策を施したものである。図６は、本実施
の形態にかかる温度検出回路を示す図である。なお、図６に示す本実施の形態にかかる温
度検出回路において、図２に示す温度検出回路と同一構成要素には同一の符号を付してそ
の詳細な説明は省略する。
【００６０】
図６に示すように、本実施の形態にかかる温度検出回路４０は、図２に示す第１及び第
２の演算増幅器Ａ１、Ａ２をオフセットキャンセル回路付き演算増幅器Ａ１１、Ａ１２と
し、その制御信号をデューティ５０％の空間オフセットキャンセル信号Ｓで制御するもの
である。更に、出力端子ＯＵＴの前段にローパスフィルタＬＰＦを挿入する。
【００６１】
ここで、オフセットキャンセルを演算増幅器で実現するための具体的な回路構成を図７
（ａ）、図７（ｂ）に示す。以下の説明において「メーク型のスイッチ」とは制御信号を
入力したときにスイッチが閉じる（ＯＮする）タイプをいい、「ブレーク型スイッチ」と
は制御信号を入力したときにスイッチが開く（ＯＦＦする）タイプのものをいう。
【００６２】
演算増幅器Ａ１１、Ａ１２は同様に構成される。すなわち、演算増幅器Ａ１１、Ａ１２
は図７（ａ）に示すように、オフセットキャンセル付演算回路差動対を構成する２つのＰ
チャンネルＭＯＳトランジスタＭＰ１１、ＭＰ１２（第１、第２のトランジスタ）を有す
る。さらに、この差動対をバイアスする定電流源Ｉ１１を有する。定電流源Ｉ１１は、Ｐ
チャンネルＭＯＳトランジスタＭＰ１１及びＭＰ１２の共通に接続されたソースと、正電
源ＶＤＤとの間に接続されている。さらに、差動対には、能動負荷でかつ差動からシング
ル変換を兼ねたカレントミラー構成のＮチャンネルＭＯＳトランジスタＭＮ１１、ＭＮ１
２が接続されている。さらに、２段目の増幅回路を構成するＮチャンネルＭＯＳトランジ
スタＭＮ１３（出力トランジスタ）と、このＮチャンネルＭＯＳトランジスタＭＮ１３の
能動負荷の働きをする定電流源Ｉ１２とを有する。定電流源Ｉ１２は、正電源ＶＤＤとＮ
チャンネルＭＯＳトランジスタＭＮ１３のドレインとの間に接続されている。さらに、Ｎ
チャンネルＭＯＳトランジスタＭＮ１３のゲートとドレイン間に位相補償容量Ｃが接続さ
れている。
【００６３】
差動対を構成する一方のＰチャンネルＭＯＳトランジスタＭＰ１１のドレインはＮチャ
ンネルＭＯＳトランジスタＭＮ１１のドレインに接続され、差動対を構成する他方のＰチ
ャンネルＭＯＳトランジスタＭＰ１２のドレインはＮチャンネルＭＯＳトランジスタＭＮ
１２のドレインに接続されている。
【００６４】
さらに、演算増幅器Ａ１１、Ａ１２は、ブレーク型のスイッチＳＷ１、ＳＷ４、ＳＷ６
、ＳＷ８と、メーク型のスイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ７を有する。これらスイ
ッチ群ＳＷ１〜ＳＷ８は全て連動して制御され、ブレーク型のスイッチＳＷ１、ＳＷ４、
ＳＷ６、ＳＷ８がＯＮのとき、メーク型のスイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ７がＯ
ＦＦし（図７（ａ）参照）、ブレーク型のスイッチＳＷ１、ＳＷ４、ＳＷ６、ＳＷ８がＯ
ＦＦのとき、メーク型のスイッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ７がＯＮする（図７（ａ
）参照）。
【００６５】
ここで、ブレーク型のスイッチＳＷ１は、ＮチャンネルＭＯＳトランジスタＭＮ１１の
ゲートとドレイン間に接続され、メーク型スイッチＳＷ２は、ＮチャンネルＭＯＳトラン
ジスタＭＮ１２のゲートとドレイン間に接続され、メーク型のスイッチＳＷ３は、Ｎチャ
ンネルＭＯＳトランジスタＭＮ１１のドレインとＮチャンネルＭＯＳトランジスタＭＮ１
３のゲート間に接続され、ブレーク型のスイッチＳＷ４は、ＮチャンネルＭＯＳトランジ
スタＭＮ１２のドレインとＮチャンネルＭＯＳトランジスタＭＮ１３のゲート間に接続さ
れている。また、メーク型のスイッチＳＷ５は、ＰチャンネルＭＯＳトランジスタＭＰ１
２のゲートと反転入力端子Ｖｉｎ−間に接続され、ブレーク型のスイッチＳＷ６は、Ｐチ
ャンネルＭＯＳトランジスタＭＰ１１のゲートと反転入力端子Ｖｉｎ−間に接続され、メ
ーク型のスイッチＳＷ７は、ＰチャンネルＭＯＳトランジスタＭＰ１のゲートと非反転入
力端子Ｖｉｎ＋間に接続され、ブレーク型のスイッチＳＷ８は、ＰチャンネルＭＯＳトラ
ンジスタＭＰ１２のゲートと入力端子Ｖｉｎ＋間に接続されている。
【００６６】
これらのスイッチのＯＮ、ＯＦＦにより、入力Ｖｉｎ−がＰチャンネルＭＯＳトランジ
スタＮＰ１１に入力され、入力Ｖｉｎ＋がＰチャンネルトランジスタＮＰ１２に入力され
、ＰチャンネルトランジスタＮＰ１２の出力に基づき出力トランジスタであるＮチャンネ
ルＭＯＳトランジスタＭＮ１３を制御する第１のモードと、入力Ｖｉｎ−がＰチャンネル
ＭＯＳトランジスタＮＰ１２に入力され、入力Ｖｉｎ＋がＰチャンネルトランジスタＮＰ
１１に入力され、ＰチャンネルトランジスタＮＰ１１の出力に基づきＮチャンネルＭＯＳ
トランジスタＭＮ１３を制御する第２のモードとを切り替えることができる。
【００６７】
次に、このオフセットキャンセル回路付き演算増幅器の動作について説明する。オフセ
ットキャンセル回路付き演算増幅器Ａ１１、Ａ１２はＰチャンネルＭＯＳトランジスタＭ
Ｐ１１とＭＰ１２で差動対を構成し、その能動負荷として差動からシングルエンド変換機
能を兼ねたカレントミラー構成のＮチャンネルＭＯＳトランジスタＭＮ１とＭＮ２を有す
る。ここでスイッチＳＷ１が閉じたときはＮチャンネルＭＯＳトランジスタＭＮ１２のド
レインがそのシングルエンド出力となり、スイッチＳＷ２が閉じたときはＮチャンネルＭ
ＯＳトランジスタＭＮ１１のドレインがシングルエンド出力となる。
【００６８】
このように出力端子がスイッチＳＷ１とＳＷ２のＯＮ／ＯＦＦ状態で変わることから出
力選択のためにスイッチＳＷ３とＳＷ４が設けられている。このスイッチＳＷ３とＳＷ４
を介してシングル変換された信号がＮチャンネルＭＯＳトランジスタで出力トランジスタ
となっているＭＮ１３のゲートに入力される。このとき、定電流源Ｉ１２がＮチャンネル
ＭＯＳトランジスタＭＮ１３の能動負荷として働く。そしてＮチャンネルＭＯＳトランジ
スタＭＮ１３のドレインが出力端子ＯＵＴとなる。容量Ｃはミラー容量として位相補償の
働きをする。
【００６９】
スイッチＳＷ１〜ＳＷ４を切り替えると反転入力がＰチャンネルＭＯＳトランジスタＭ
Ｐ１１のゲートになったりＰチャンネルＭＯＳトランジスタＭＰのゲートになったりする
。したがって、これを切り替えるためスイッチＳＷ５、ＳＷ６が設けられている。すなわ
ち、図７（ａ）に示すように、スイッチＳＷ１とＳＷ４が閉じたときは反転入力がＰチャ
ンネルＭＯＳトランジスタＭＰ１１のゲート端子となり、このときスイッチＳＷ６を閉じ
ることにより反転入力端子Ｖｉｎ−とＰチャンネルＭＯＳトランジスタＭＰ１１のゲート
端子が接続される。そして正転入力はＰチャンネルＭＯＳトランジスタＭＰ１２のゲート
端子となるのでスイッチＳＷ８を閉じて非反転入力端子Ｖｉｎ＋に接続する。
【００７０】
一方、図７（ｂ）に示すように、スイッチＳＷ２とＳＷ３が閉じたときは反転入力がＰ
チャンネルＭＯＳトランジスタＭＰ２のゲート端子となり、このときはスイッチＳ５を閉
じることにより反転入力端子Ｖｉｎ−とＰチャンネルＭＯＳトランジスタＭＰ１２のゲー
ト端子が接続される。そして正転入力はＰチャンネルＭＯＳトランジスタのＭＰ１１のゲ
ート端子となるのでスイッチＳ７を閉じて非反転入力端子Ｖｉｎ＋に接続する。
【００７１】
次に、このオフセットキャンセル回路付き演算増幅器（アンプ）の反転入力端子Ｖｉｎ
−と出力端子Ｖｏｕｔとを共通接続する、いわゆるボルテージフォロワ接続にした場合、
各スイッチの状態によって変化する演算増幅回路のオフセット電圧について説明する。演
算増幅回路としてオフセット電圧が発生する主要因として挙げられるのは、Ｐチャンネル
ＭＯＳトランジスタＭＰ１１とＭＰ１２で構成される差動トランジスタ対の閾値（ＶＴ）
相対バラツキと、能動負荷の働きをするＮチャンネルＭＯＳトランジスタＭＮ１１とＭＮ
１２から構成されるカレントミラー回路のトランジスタ対の閾値（ＶＴ）相対バラツキで
ある。スイッチ群ＳＷ１〜ＳＷ８のスイッチ状態が２つあり、その各々をＡとＢとすると
、仮にスイッチ状態がＡの場合にこれらの閾値（ＶＴ）相対バラツキが原因で生じるオフ
セット電圧をＶＯＳとし、そのときのアンプの入力電圧をＶＩＮ、出力電圧をＶＯとする
と、
ＶＯ＝ＶＩＮ＋ＶＯＳ
となる。
【００７２】
次に、スイッチを切り替え、スイッチの状態をＢにしたとすると、スイッチの状態がＡ
のときと逆極性の方向にオフセット電圧が出力される結果、出力電圧は
ＶＯ＝ＶＩＮ−ＶＯＳ
となる。このように、スイッチを切り替えることにより出力電圧ＶＯは理想出力電圧値Ｖ
ＩＮに対し、対称的に電圧出力されることがわかる。従って、ＡとＢの二つの状態をこれ
らデューティ５０％の周期をもったスイッチで切り替えて、その平均値をとれば、結果と
してオフセット電圧が零になりオフセットキャンセルすることができる。
【００７３】
図８は、オフセット電圧を零とした理想出力電圧を説明するための図である。スイッチ
群ＳＷ１〜ＳＷ８をある周期でスイッチングすると出力端子ＶＯＵＴの波形は図８（ａ）
に示すように、理想電圧に対し、対称的にオフセット電圧分だけの振幅値をもったパルス
状の波形になる。このとき、このスイッチング周波数の周期をデューティ５０％に設定し
、その平均値をとると、オフセット電圧に相当する分が平均化されて零となり、ほぼ理想
の値が得られることがわかる。本実施の形態においては、この平均化のためにローパスフ
ィルタＬＰＦを用いる。ローパスフィルタを実現する回路として、例えば、図８（ｂ）に
示すように抵抗Ｒを入出力間に挿入し、出力側とＧＮＤとの間に容量Ｃを挿入する。この
ＣＲの時定数が１／（スイッチング周波数）より十分に大きく、かつデューティ５０％で
あれば、オフセット電圧に相当するリップル成分を取り除くことが可能になり、図８（ｃ
）のように理想出力電圧を得ることが可能になる。
【００７４】
次に、スイッチの具体例について説明する。先ず、メーク型のスイッチについて説明す
る。図９（ａ）に示すスイッチの具体的構成として、図９（ｂ）乃至図９（ｄ）に示すス
イッチＳＷ１１、ＳＷ１２、ＳＷ１３がある。すなわち、図９（ｂ）、図９（ｃ）に示す
ように、その両端が、ＮチャンネルＭＯＳトランジスタ又はＰチャンネルＭＯＳトランジ
スタの各々ドレイン／ソースに対応するものである。この場合、スイッチのＯＮ／ＯＦＦ
の制御はゲートで行う。ここでＮチャンネルＭＯＳトランジスタの場合はゲートがハイレ
ベルのときにスイッチＳＷ１１がＯＮし、ゲートがローレベルのときにスイッチＳＷ１１
がＯＦＦする。ＰチャンネルＭＯＳトランジスタの場合はその逆で、ゲートがローレベル
のときにスイッチＳＷ１２がＯＮし、ゲートがハイレベルのときにスイッチＳＷ１２がＯ
ＦＦする。
【００７５】
また、図９（ｄ）に示すように、Ｎチャンネル及びＰチャンネルを使用してスイッチを
構成することも可能である。すなわち、スイッチＳＷ１３は、ＮチャンネルＭＯＳトラン
ジスタＭＮ２１、ＰチャンネルＭＯＳトランジスタＭＰ２１、及びインバータ５１から構
成される。この場合、ＮチャンネルＭＯＳトランジスタＭＮ２１とＰチャンネルＭＯＳト
ランジスタＭＰ２１の各々のドレインとソースを共通接続し、各々のゲート間は、インバ
ータ５１を介して接続する。これにより、各ゲートに逆位相の信号を入力して駆動する。
【００７６】
このように構成されたスイッチＳＷ１３は、ＮチャンネルＭＯＳトランジスタＭＮ２１
のゲートがハイレベルのときＰチャンネルＭＯＳトランジスタＮＰ２１のゲートはインバ
ータによりローレベルとなり、その両方がＯＮする。すなわちスイッチがＯＮする。逆に
ＮチャンネルＭＯＳトランジスタＭＮ２１のゲートがローレベルのときＰチャンネルＭＯ
ＳトランジスタＮＰ２１のゲートはインバータによりハイレベルとなり、その両方がＯＦ
Ｆする。すなわちスイッチがＯＦＦする。
【００７７】
ここでスイッチとしてＮチャンネルＭＯＳトランジスタのスイッチＳＷ１１を使用する
か、ＰチャンネルＭＯＳトランジスタのスイッチＳＷ１２を使用するか、またはＮチャン
ネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの抱き合わせ回路からなるス
イッチＳＷ１３を使用するかの判断基準はスイッチにかかる電位による。例えば、電源電
圧をＶＤＤとすると、スイッチにかかる電圧がほぼＶＤＤ／２より高い場合はＰチャンネ
ルＭＯＳトランジスタ（ＳＷ１１）を使用し、逆にスイッチにかかる電圧がほぼＶＤＤ／
２より低い場合はＮチャンネルＭＯＳトランジスタ（ＳＷ１２）を使用し、ＶＳＳ（ＧＮ
Ｄ）からＶＤＤまで全入力電圧範囲で動作させる必要がある場合はスイッチＳＷ１３を使
用する。
【００７８】
ブレーク型のスイッチの場合には、上述のメーク型のスイッチと相反の関係にあり、ゲ
ート電圧制御の論理を逆にすればよい。すなわち前述のメーク型スイッチのゲート制御に
１段分のインバータを追加することで実現することができる。すなわち制御電圧がローレ
ベルのときにスイッチがＯＮし、ハイレベルのときにスイッチがＯＦＦする。
【００７９】
本実施の形態においても、温度Ｔ１での出力電圧を零にするため、ダイオード群１１又
は２１で発生した比較電圧を、ＢＧＲ電圧を増幅した参照電圧により減算することで、出
力電圧が０Ｖ近辺であっても正確な温度検出をすることができる。また、ダイオード群１
１又は２１の温度特性に誤差成分があってもそれを取り除くことができる。さらに、オフ
セットキャンセル機能によりオフセットをキャンセルさせることで、各演算増幅器Ａ３１
、Ａ３２が有するオフセット電圧が入力抵抗と帰還抵抗で決まる閉ループ利得分だけ増幅
されることがない。
【００８０】
実施の形態３．  
次に、本発明の実施の形態３について説明する。図１０は本実施の形態にかかる温度検出回路を示すブロック図である。図１０に示すように、本実施の形態にかかる温度検出回路６０は、図１に示す温度検出回路１０における増幅部１４及び抵抗Ｒ２の代わりに、増幅部６５を設けたものである。実施の形態１と同様に定電流源Ｉ１でバイアスされた複数個の直列接続されたダイオード群１１の直列電圧（比較電圧）ＶＤを加算器１２でマイナス加算し、ＢＧＲ電圧ＶＢＧＲを増幅部１４で増幅した電圧（参照電圧）ＶＡ２をプラス加算する。そして、この加算器１２の出力電圧を増幅部６５で電圧増幅し、温度検出回路６０の出力端子となっているその出力端子ＯＵＴから増幅した電圧を出力する。
【００８１】
次に、本実施の形態にかかる温度検出回路の動作について説明する。基本的な動作は図
１に示す実施の形態１の温度検出回路１０と同様である。温度検出回路１０は、加算器の
出力を一旦電流変換し、その電流を抵抗で再度電圧に変換するものであるが、本実施の形
態にかかる温度検出回路６０においては、加算器１２の出力を直接増幅部６５により増幅
する。
【００８２】
次に、本実施の形態における具体例について説明する。図１１は、本実施の形態の具体例にかかる温度検出回路を示す回路図である。温度検出回路７０は、５つの直列接続されたダイオードＤ１〜Ｄ５からなるダイオード群２１と、このダイオード群２１をバイアスする定電流源Ｉ１と、ＢＧＲ回路１３と、そのＢＧＲ電圧を増幅する増幅部２４とを有する。増幅部２４は、演算増幅器Ａ２と、演算増幅器Ａ２の閉ループ利得を決定する第１及び第２の抵抗Ｒ１１及びＲ１２とから構成される。
【００８３】
更に、本実施の形態にかかる温度検出回路７０は、ダイオード群２１の電圧をバッファ
するボルテージフォロワ接続された演算増幅器Ａ２２と、第３の演算増幅器Ａ２３と、こ
の第３の演算増幅器Ａ２３の閉ループ利得を決定する第３及び第４の抵抗Ｒ１３及びＲ１
４とから構成される。演算増幅器Ａ２３、抵抗Ｒ１３、Ｒ１４は、加算器１２及び増幅部
６５として機能する。ボルテージフォロワ接続とは演算増幅器の反転入力端子と出力端子
を共通に接続し、非反転入力端子に入力信号を入力するもので、この場合、演算増幅器は
、電圧的には入力された電圧と同じ電圧を出力する。すなわち、演算増幅器（ボルテージ
フォロワ）２２は、入力電圧である比較電圧ＶＤと同一の電圧を出力する。
【００８４】
演算増幅器Ａ２は、非反転入力端子にＢＧＲ回路１３の出力が接続され、反転入力端子
とＧＮＤとの間に第１の抵抗Ｒ１１が接続され、反転入力端子と出力端子との間には第２
の抵抗Ｒ１２が接続されている。また、演算増幅器Ａ２２は、非反転入力端子に、ダイオ
ード群２１の最高電位側が接続され、反転入力端子は上述したように出力端子と接続され
て、いわゆるボルテージフォロワ接続を構成している。また演算増幅器Ａ２３は、その非
反転入力端子が演算増幅器Ａ２の出力端子と接続されている。さらに、演算増幅器Ａ２３
の反転入力端子と演算増幅器Ａ２２の出力端子との間に第３の抵抗Ｒ１３が接続されてい
る。演算増幅器Ａ２３の反転入力端子と出力端子との間には第４の抵抗Ｒ１４が接続され
ている。そして、演算増幅器Ａ２３の出力端子が出力端子ＯＵＴとなっている。
【００８５】
次に、温度検出回路７０の動作について説明する。ＢＧＲ回路１３の出力電圧をＶＢＧ
Ｒとすると、演算増幅器Ａ２の出力端子の電圧ＶＡ２は、上述の式（１２）と同一となる
。また、ある温度Ｔ１のときのダイオード群２１の電圧をＶＤ（Ｔ１）とした場合、その
値は上述の式（１３）となる。したがって、ボルテージフォロワ接続された演算増幅器Ａ
２２の出力電圧ＶＡ２２も上記（１３）と同一になる。ここで、演算増幅器Ａ２３の出力
電圧をＶｏｕｔとすると下記のようになる。
【００８６】
【数１８】
2008058298.tif 000020
従ってこの式（１８）は、式（１２）及び式（１３）から下記のようになる。
【００８７】
【数１９】
2008058298.tif 000021
ここで、温度Ｔ１のとき出力電圧Ｖｏｕｔが零になるように設定するには、式（１９）に
おいて第１項＝第２項になるように抵抗Ｒ１１〜抵抗Ｒ１４の値を設定すればよい。そし
てこの式（１９）で表される出力電圧ＶＯＵＴの温度係数は、ダイオード１個分の温度係
数が約−２（ｍＶ／℃）であることから、５つのダイオードが直列接続されれば、その温
度係数は約−１０（ｍＶ／℃）となる。従って出力電圧ＶＯＵＴの温度係数は下記となる
。
【００８８】
【数２０】
2008058298.tif 000022
すなわち、本実施の形態にかかる温度検出回路７０は、抵抗Ｒ１３とＲ１４との比で温度
係数を決定することが可能になる。
【００８９】
本実施の形態においては、ダイオード群１１又は２１で発生した比較電圧を、ＢＧＲ電
圧ＶＢＧＲを増幅した参照電圧により減算することで、出力電圧ＶＯＵＴの精度を維持す
ることができ、ダイオード群１１又は２１の温度特性に誤差成分があってもそれを取り除
くことができる。さらに、抵抗Ｒ１３、Ｒ１４の抵抗値を適宜設定することで増幅率を１
以下にすることができ、よって入力電圧範囲を出力電圧範囲が超えることがない。このこ
とにより、チップが高温動作している場合に出力電圧が電源電圧いっぱいに振り切れて誤
動作することを防止することができる。
【００９０】
実施の形態４.  
次に、本発明の実施の形態について説明する。図１２は本発明にかかる半導体装置を示
すブロック図である。本実施の形態にかかる半導体装置８０は、ｎ個の半導体チップＬ１
〜Ｌｎを有し、各半導体チップに、例えば図１に示した温度検出回路１０と同様の温度検
出回路１０ｎが搭載されている。各温度検出回路１０ｎは、その出力端子が出力端子ＯＵ
Ｔ（Ｔｏｔａｌ）に共通に接続されている。
【００９１】
このように、出力端子ＯＵＴ（Ｔｏｔａｌ）を共通に接続すると、各々の半導体チップ
Ｌｎにおける上記式（９）で示す電流出力は加算され。すなわち、その各々の半導体チッ
プＬｎの電流出力をそれぞれＩｏｕｔ(１)〜Ｉｏｕｔ(ｎ)とし、その加算された電流値を
Ｉｏｕｔ(ｔｏｔａｌ)とすると、下記のように表すことができる。
【００９２】
【数２１】
2008058298.tif 000023
また、図１に示す抵抗Ｒ２は、ｎ個の半導体チップＬｎを共通接続することにより、並列
接続になる。この並列接続の抵抗値Ｒ２(ｔｏｔａｌ)は下記となる。
【００９３】
【数２２】
2008058298.tif 000024
従って、並列接続された出力端子の出力電圧Ｖout(total)は下記となる。
【００９４】
【数２３】
2008058298.tif 000025
この出力電圧Ｖｏｕｔ(ｔｏｔａｌ)は複数個の個々の半導体チップの温度の平均値を示す
。すなわち、複数の半導体チップのそれぞれに温度検出回路１０を搭載し、出力端子を共
通接続することで、各半導体チップの平均温度を求めることができる。
【００９５】
本実施の形態においては、簡単な回路構成の温度検出回路１０を使用して半導体チップ
の温度に対応した高精度な出力電圧を得ることができる。そして、複数個の半導体チップ
に温度検出回路１０を搭載しその出力を各チップ分ワイアードオア接続するだけで、それ
らの平均値に対応した電圧出力を得ることが可能である。
【００９６】
実施の形態５.  
図１３は、本発明の実施の形態５にかかる半導体装置を示すブロック図である。本実施
の形態にかかる半導体装置９０ａは、ｎ個の半導体チップＬ１〜Ｌｎを有し、各半導体チ
ップＬｎに、例えば図１に示した温度検出回路１０と同様の温度検出回路１０ｎが搭載さ
れている。各温度検出回路１０ｎは、その出力に直列に、最大値検出用ダイオード９１ｎ
が接続されている。ここで、ダイオード９１ｎは、そのカソードが各温度検出回路１０ｎ
の出力に接続され、アノードが半導体チップＬｎの温度検出出力端子（不図示）に接続さ
れ、その各半導体チップＬｎの温度検出出力端子が出力端子ＯＵＴ（Ｍａｘ）に共通に接
続されている。
【００９７】
このように、出力端子ＯＵＴ（Ｍａｘ）をダイオード９１ｎを介して共通に接続すると
、出力端子ＯＵＴには各半導体チップＬｎの温度検出出力Ｖｏｕｔのうち最大の値よりダ
イオード９１ｎの順方向電圧降下ＶＦ分下がった電圧値ＶＯＵＴ（Ｍａｘ）が出力される
。すなわち、これらダイオード９１ｎは、最大値検出回路として機能する。
【００９８】
この出力値ＶＯＵＴ（Ｍａｘ）を使用すれば、全半導体チップＬｎのうち最も温度が高
い半導体チップの温度に合わせた制御が可能となり、半導体装置全体の信頼性を向上する
ことが可能になる。
【００９９】
実施の形態６.  
図１４は、本発明の実施の形態６にかかる半導体装置を示すブロック図である。本実施
の形態にかかる半導体装置９０ｂは、ｎ個の半導体チップＬ１〜Ｌｎを有し、各半導体チ
ップＬｎに、例えば図１に示した温度検出回路１０と同様の温度検出回路１０ｎが搭載さ
れている。各温度検出回路１０ｎは、その出力に直列に、最小値検出用ダイオード９２ｎ
が接続されている。ここで、ダイオード９１ｎは、そのアノードが各温度検出回路１０ｎ
の出力に接続され、カソードが半導体チップＬｎの温度検出出力端子に接続され、その各
半導体チップＬｎの温度検出出力端子が出力端子ＯＵＴ（Ｍｉｎ）に共通に接続されてい
る。
【０１００】
このように、出力端子ＯＵＴ（Ｍｉｎ）をダイオード９２ｎを介して共通に接続すると
、出力端子ＯＵＴには各半導体チップＬｎの温度検出出力Ｖｏｕｔのうち最小の値よりダ
イオード９２ｎの順方向電圧降下ＶＦ分下がった電圧値ＶＯＵＴ（Ｍｉｎ）が出力される
。これらダイオード９２ｎは、最小値検出回路として機能する。
【０１０１】
この出力値ＶＯＵＴ（Ｍｉｎ）を使用すれば、全半導体チップＬｎのうち最も温度が低
い半導体チップに合わせた制御が可能となり、例えば、半導体装置全体の特性を揃えるた
めの制御が可能になる。
【０１０２】
実施の形態７．
図１５は、本発明の実施の形態７にかかる温度検出回路を搭載した半導体チップのチッ
プレイアウトの概略図である。半導体チップ１００上の発熱源１０１の近傍に温度検出回
路１０２を配置する。温度検出回路１０２は、第１の回路１０３、第２の回路１０４、及
び第３の回路１０５を有する。第１の回路１０３及び第２の回路は、単調な温度依存性を
有する出力信号を出力するものであって、第２の回路１０４の温度依存性は、第１の回路
１０３の温度依存性より小さい。ここで、第１の回路１０３は、例えば、図１に示すダイ
オード群１１及び定電流源Ｉ１から構成され、環境温度に応じた出力信号を生成する。ま
た、第２の回路は、図１に示すＢＲＧ回路１３及び増幅部１４から構成され、基準となる
信号として例えば基準電圧を生成する。また、第３の回路は、図１に示す出力部から構成
され、第１の回路１０３の出力信号と第２の回路１０４の出力信号との差に応じた出力信
号を出力する。本実施の形態においては、この第１の回路１０３、第２の回路１０４を発
熱源１０１の近傍に配置する。第３の回路は、環境温度の影響を受けにくいため、いずれ
の領域に配置してもよい。
【０１０３】
温度検出回路１０２において第１の回路１０３、第２の回路１０４をいずれも発熱源１
０１の近傍に配置する構成は、特に、半導体チップ１００上で発熱源１０１が占める面積
が大きい等、チップ全面が温度上昇をする場合に好適である。本実施の形態においては、
第１の回路１０３及び第２の回路１０４を、いずれも発熱源１０１の近傍に配置すること
で、２つの回路の環境温度を略同一温度として扱うことができる。
【０１０４】
実施の形態８．
図１６は、本発明の実施の形態８にかかる温度検出回路を搭載した半導体チップのチッ
プレイアウトの概略図である。なお、図１６において、図１５に示す半導体チップと同一
構成要素には同一の符号を付しその詳細な説明は省略する。本実施の形態においては、上
述の実施の形態７と同様、半導体チップ１１０上の発熱源１０１の近傍に第１の回路１０
３を配置する。一方、第２の回路１０４は発熱源１０１からなるべく離れた位置に配置す
る。なお、第３の回路１０５は、環境温度の影響を受けにくいため、発熱源１０１の近傍
であっても、離れた位置であっても、いずれに配置してもよい。
【０１０５】
温度検出回路１１２において第１の回路１０３は発熱源１０１の近傍に、第２の回路１
０４は発熱源１０１からできるだけ離れた位置に配置する構成は、特に、半導体チップ１
１０上で発熱源１０１の占める面積が小さい等、チップ１１０の温度ムラが大きく、一部
の領域の温度上昇が他の領域より高い場合に好適である。本実施の形態においては、第１
の回路１０３は発熱源１０１とほぼ同じ温度環境におき、第２の回路１０４は環境温度の
変動を更に小さくすることで、温度検出回路１１２の出力精度を高くすることができる。
【０１０６】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸
脱しない範囲において種々の変更が可能であることは勿論である。例えば、上述の実施の
形態４においては、半導体チップに温度検出回路１０を搭載するものとして説明したが、
温度検出回路２０、３０又は４０を搭載しても同様の効果を奏する。また、本実施の形態
においては、検出温度に応じた電圧を出力するものとして説明したが、電流を出力するよ
うにしてもよい。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施の形態１にかかる温度検出回路を示すブロック図である。
【図２】本発明の実施の形態１にかかる温度検出回路の具体例を示す回路図である。
【図３】本発明のチップ温度と出力電圧との関係を示す図である。
【図４】本発明の実施の形態１にかかる温度検出回路の更なる具体例を示す回路図である。
【図５】本発明の実施の形態１の変形例にかかる温度検出回路を示す回路図である。
【図６】本発明の実施の形態２にかかる温度検出回路を示す図である。
【図７】（ａ）及び（ｂ）は、本発明の実施の形態２におけるオフセットキャンセル    機能を有する演算増幅器を示す回路図であって、それぞれスイッチのＯＮ／ＯＦＦの    異なる状態を示す図である。
【図８】オフセット電圧を零とした理想出力電圧を説明するための図である。
【図９】（ａ）はスイッチを示す図、（ｂ）乃至（ｄ）は、スイッチの具体的構成を    示す図である。
【図１０】本発明の実施の形態３にかかる温度検出回路を示すブロック図である。
【図１１】本発明の実施の形態３の具体例にかかる温度検出回路を示す回路図である。
【図１２】本発明の実施の形態４にかかる半導体装置を示すブロック図である。
【図１３】本発明の実施の形態５にかかる半導体装置を示すブロック図である。
【図１４】本発明の実施の形態６にかかる半導体装置を示すブロック図である。
【図１５】本発明の実施の形態７にかかる温度検出回路を搭載した半導体チップのチ    ップレイアウトの概略図である。
【図１６】本発明の実施の形態８にかかる温度検出回路を搭載した半導体チップのチ    ップレイアウトの概略図である。
【図１７】チップ温度と出力電圧とが正比例関係にある場合を示すグラフ図である。
【図１８】特許文献１に記載の温度検出回路を示す回路図である。
【符号の説明】
【０１０８】
１０、１０ｎ、２０、３０、４０、６０、７０、１０２、１１２、２１０  温度検出回路
１１、２１  ダイオード群
１２  加算器
１３、２１３  ＢＧＲ回路
１４、２４、６５  増幅部
１５  電圧電流変換部
５１  インバータ
８０、９０ａ、９０ｂ  半導体装置
９１ｎ、９２ｎ  ダイオード
１００、１１０  半導体チップ
１０１  発熱源
１０３  第１の回路
１０４  第２の回路
１０５  第３の回路
【図１】
2008058298.tif 000026
【図２】
2008058298.tif 000027
【図３】
2008058298.tif 000028
【図４】
2008058298.tif 000029
【図５】
2008058298.tif 000030
【図６】
2008058298.tif 000031
【図７】
2008058298.tif 000032
【図８】
2008058298.tif 000033
【図９】
2008058298.tif 000034
【図１０】
2008058298.tif 000035
【図１１】
2008058298.tif 000036
【図１２】
2008058298.tif 000037
【図１３】
2008058298.tif 000038
【図１４】
2008058298.tif 000039
【図１５】
2008058298.tif 000040
【図１６】
2008058298.tif 000041
【図１７】
2008058298.tif 000042
【図１８】
2008058298.tif 000043