(57)【要約】【課題】データ信号からクロックを復調する際に、周波数ロックがはずれることを防ぎ、再生装置の再生品質を高める。【解決手段】ＰＬＬ回路２００は位相追従ループと周波数追従ループを備える。周波数追従ループは、周波数比較器２０２とローパスフィルタＬＰＦ２２５とを備える。周波数比較器２０２は、復調クロックＣＬＫとデータ信号Ｓ１との周波数差を検出し、検出結果に応じた周波数誤差信号を出力する。ＬＰＦ２２５は、周波数誤差信号に応じて充放電するコンデンサ２２６の充放電により周波数誤差信号を平滑して周波数制御電圧信号ＦＶＣを得る。第１の制御部２４０と第２の制御部２５０は、周波数ロック状態において、周波数比較器２０２からＬＰＦ２２５への出力が遮断されるオフ期間と遮断されないオン期間が交互に繰り返されるように制御し、オフ期間においてリーク電流に起因するＦＶＣの変動を補正する。【選択図】図２
2008252764.tif 000002
【特許請求の範囲】
【請求項１】
復調クロックを生成する復調クロック生成部と、
クロックが重畳されたデータ信号と前記復調クロックとの位相差をなくすように前記復調クロック生成部を制御する位相制御信号を生成する位相追従ループと、
前記データ信号と前記復調クロックとの周波数差をなくすように前記復調クロック生成部を制御する周波数制御信号を生成する周波数追従ループと、
前記位相制御信号と前記周波数制御信号を混合して前記復調クロック生成部に出力する混合器とを備えたＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であって、
前記周波数追従ループは、
前記復調クロックと前記データ信号との周波数差を検出し、検出結果に応じた周波数誤差信号を出力する周波数比較器と、
該周波数比較器からの前記周波数誤差信号に応じて充放電するコンデンサの充放電により前記周波数誤差信号を平滑して得た前記周波数制御信号を前記混合器に出力するローパスフィルタと、
前記周波数差が所定の判定値より小さくなった周波数ロック状態において、前記周波数比較器から前記ローパスフィルタへの出力が遮断されるオフ期間と遮断されないオン期間が交互に繰り返されるようにし、前記オフ期間においてリーク電流に起因する前記ローパスフィルタの出力の変動を補正するリーク補正部とを備えることを特徴とするＰＬＬ回路。
【請求項２】
前記オフ期間と前記オン期間は、それぞれ一定の長さの期間であることを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記オフ期間の長さは、前記オン期間より長いことを特徴とする請求項２に記載のＰＬＬ回路。
【請求項４】
前記リーク補正部は、前記周波数差が前記判定値より小さくなったときの前記ローパスフィルタの出力である基準出力と、前記ローパスフィルタのその後の出力との差を監視し、前記オフ期間において該差が所定の第１の閾値に達したときに前記オン期間に切り替え、前記オン期間において該差が前記第１の閾値より小さい第２の閾値に達したときに前記オフ期間に切り替えることを特徴とする請求項１に記載のＰＬＬ回路。
【請求項５】
前記第１の閾値は、前記判定値以下であることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項６】
デジタル記録されたデータ信号を記録ディスクから読み出す読出部と、
前記データ信号に重畳されたクロックを復調して復調クロックを得るＰＬＬ回路と、
該ＰＬＬ回路により得られた前記復調クロックを用いて、前記データ信号を復号するデコーダとを備えた再生装置であって、
前記ＰＬＬ回路は、請求項１から５のいずれか１項に記載のＰＬＬ回路であることを特徴とする再生装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックが重畳されたデータ信号からクロックを復調する技術、特に、記録ディスクにデジタル記録されたデータ信号を再生する際のクロック復調技術に関する。
【背景技術】
【０００２】
データ信号をデジタル記録する記録ディスクとして、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）や、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ／Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの光ディスクが用いられており、データ信号は通常、変調されてこれらの記録ディスクに記録される。変調方式として、例えば、ＣＤの場合にＥＦＭ（Ｅｉｇｈｔ  ｔｏ  Ｆｏｕｒｔｅｅｎ  Ｍｏｄｕｌａｔｉｏｎ）が用いられ、ＤＶＤの場合にはＥＳＭ（Ｅｉｇｈｔ  ｔｏ  Ｓｉｘｔｅｅｎ  Ｍｏｄｕｌａｔｉｏｎ）が用いられる。
【０００３】
このように記録されたデータ信号を再生するプレイヤにおいて、記録ディスクから読み出したデータ信号に重畳されたクロックを復調するＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が知られている。
【０００４】
一般的なＰＬＬ回路は位相制御に基づくものである。このようなＰＬＬ回路において、電圧制御発振器（ＶＯＣ）により生成した復調クロックをデータ信号と共に位相比較器に入力し、位相比較器によりデータ信号と復調クロックの位相差を検出する。そして、位相比較器により検出された位相差をなくすようにＶＯＣに出力する電圧を制御する。こうすることによって、ＶＯＣが生成した復調クロックの位相が、データ信号に重畳されたクロックの位相に追従し、所望の復調クロックを得ることができる。
【０００５】
しかし、位相制御のみに基づくＰＬＬ回路では、データ信号と復調クロックの周波数差が周波数引き込み範囲（キャップレンジ）を超えた場合、位相比較器による上記制御は、位相差を減少する方向にできなくなり、データ信号に重畳されたクロックの位相と復調クロックの位相とが離れた状態（アンロック）はいつまでも続いてしまうという問題がある。
【０００６】
そのためにＰＬＬ回路のキャップレンジを大きくすると、位相の微小な変動に追従できなくなるため、上記問題は相変わらず存在する。
【０００７】
特許文献１には、上記問題を解決できるＰＬＬ回路が開示されている。図９を参照してこのＰＬＬ回路を説明する。
図９は、特許文献１の図１である。図９に示すＰＬＬ回路は、電圧制御発振回路（ＶＯＣ）５と分周回路６により生成された復調クロックＣＫは、データ信号ＩＤと共に位相比較器１と周波数比較器２に入力される。位相比較器１と、チャージポンプ回路７と、ローパスフィルタ（ＬＰＦ）３は、位相追従ループを構成し、周波数比較器２、チャージポンプ回路８と、ローパスフィルタ（ＬＰＦ）４は、周波数追従ループを構成する。位相追従ループは、復調クロックＣＫとデータ信号ＩＤの位相差を検出して、この位相差をなくすように作用する制御電圧信号ＰＶＣを生成する。周波数追従ループは、復調クロックＣＫを反転した反転復調クロックＣＫＢとデータ信号ＩＤの周波数差を検出して、この周波数差をなくすように作用する制御電圧信号ＦＶＣを生成する。加算器９は、制御電圧信号ＰＶＣと制御電圧信号ＦＶＣを加算して制御信号ＶＣを生成してＶＯＣに出力する。ＶＯＣ５は制御信号ＶＣに比例した発振周波数の発振信号ＯＦを生成し、分周回路６は発振信号ＯＦを所定の分周比で分周して復調クロックＣＫを生成する。
【０００８】
このようなＰＬＬ回路において、周波数追従ループにより大きな位相差すなわち周波数差をなくし、位相追従ループにより微小な位相差をなくすため、アンロックがいつまでも続いてしまうことを防ぐことができる。
【特許文献１】特開平１１−１２２０９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、記録ディスクの大容量化に伴い、記録ディスクに記録できるデータ信号の量も多くなっているため、１枚の記録ディスクを用いた長時間再生が可能になっている。しかし、記録ディスクの表面のゴミや傷などの存在により、その部分から読み出したデータ信号の周波数が大きく変動してしまうことがあり、これは、再生時間が長いほど多く生じる傾向にある。
【００１０】
このような周波数変動がノイズであるため、ＰＬＬ回路が反応しないことは望まれる。しかし、図９に示すＰＬＬ回路において、周波数追従ループが常時作動しているので、データ信号の周波数と復調クロックの周波数が予め定めた所定値以下になった周波数ロック状態で記録ディスクの傷などに起因してデータ信号の周波数が大きく変動した場合、周波数ロックが外れ、周波数引き込みが再度行われることになる。これでは、傷などの箇所の直後のデータ信号の再生が途切れたり、または再生品質が劣化したりする。
【００１１】
そのため、位相追従ループと周波数追従ループの両方を用いてクロックを復調するＰＬＬ回路に対して、一旦周波数ロック状態になれば、スイッチにより周波数比較器の出力をオフすることが行われている。この手法は、周波数比較器の出力がオフされている間、周波数追従ループのＬＰＦから出力される制御電圧信号は、周波数比較器の出力がオフされた時点の制御電圧信号値に保持されることに着目し、周波数ロック後に、周波数追従ループがデータ信号の周波数変動に反応しないようにすることによって、記録ディスクの傷などによるデータ信号の周波数の大きな変動に起因する周波数ロックの外れを防止する。
【００１２】
ところで、近年、半導体チップの微細化が進む背景において、スイッチは通常トランジスタなどの論理素子により構成されている。このようなスイッチにより周波数比較器の出力をオフする構成では、周波数比較器の出力が完全にオフできず、リーク電流が存在する。
【００１３】
また、ＬＰＦを構成するコンデンサのサイズが比較的に大きいので、ＬＰＦは、周波数比較器とチャージポンプのチップの外部に設けられ、露出した接続ピンによりチャージポンプと接続されることが多い。そのため、接続ピンにＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）素子を接続する静電気対策が通常なされている。周波数比較器の出力がオフされているときに静電気が生じた場合、リーク電流が発生するため、ＬＰＦ内のコンデンサが充放電し、ＬＰＦから出力される制御電圧信号の値は変動する。図１０は、周波数ロックになった後、周波数比較器の出力がオフされる構成のＰＬＬ回路において、周波数比較器がオフされる前後において、周波数追従ループのＬＰＦから出力される制御電圧信号ＦＶＣと、加算器から出力される制御信号ＶＣの例を示す。この例では、復調クロックの周波数がデータ信号の周波数より低いときからスタートしている。
【００１４】
タイミングｔ０までは、周波数比較器の出力がオンにされている。そのため、ＬＰＦの出力ＦＶＣは、復調クロックの周波数を高くするように上昇する。
【００１５】
タイミングｔ０において、周波数ロック状態になったとする。ここで、周波数比較器の出力をオフにすると、ＬＰＦは、周波数比較器の出力がオフにされた時（ｔ０）の制御電圧信号ＦＶＣに保持し、ＬＰＦからの出力は図中点線Ｌで示すように一定のままのはずである。
【００１６】
ところで、上述したリーク電流の影響で、周波数比較器の出力のオフ後においてＬＰＦのコンデンサが充放電をするため、ＬＰＦの出力ＦＶＣが図示のように一定ではない。図１０は、ＦＶＣが下がる例を示しているが、上がる場合もありえる。このような変動は、電圧制御発振器ＶＯＣに出力される制御信号ＶＣに反映される。周波数ロックに入った直後は、出力ＦＶＣの変動量がまだ小さいので、位相追従ループの働きにより制御信号ＶＣのレベルが維持される一方、出力ＦＶＣが下降し続けると、復調クロックの周波数は小さくなる一方で、いずれ周波数ロックが外れてしまう。
【００１７】
すなわち、周波数比較器の出力を常時オンにすると、記録ディスクの傷などに起因するノイズの影響で周波数ロックが外れてしまう可能性がある。一方、周波数ロック後に周波数比較器の出力をオフにするようにしても、リーク電流の影響により周波数ロックがはずれてしまう可能性がある。
【課題を解決するための手段】
【００１８】
本発明の一つの態様は、ＰＬＬ回路である。このＰＬＬ回路は、復調クロックを生成する復調クロック生成部と、クロックが重畳されたデータ信号と復調クロックとの位相差をなくすように復調クロック生成部を制御する位相制御信号を生成する位相追従ループと、データ信号と復調クロックとの周波数差をなくすように前調クロック生成部を制御する周波数制御信号を生成する周波数追従ループと、位相制御信号と周波数制御信号を混合して復調クロック生成部に出力する混合器とを備える。
【００１９】
周波数追従ループは、復調クロックとデータ信号との周波数差を検出し、検出結果に応じた周波数誤差信号を出力する周波数比較器と、該周波数比較器からの周波数誤差信号に応じて充放電するコンデンサの充放電により周波数誤差信号を平滑して得た周波数制御信号を混合器に出力するローパスフィルタと、周波数差が所定の判定値より小さくなった周波数ロック状態において、周波数比較器からローパスフィルタへの出力が遮断されるオフ期間と遮断されないオン期間が交互に繰り返されるようにし、オフ期間においてリーク電流に起因するローパスフィルタの出力の変動を補正するリーク補正部を備える。
【００２０】
なお、上記ＰＬＬ回路を適用した再生装置、または上記ＰＬＬ回路を装置や方法、システムとして表現したものも、本発明の態様としては有効である。
【発明の効果】
【００２１】
本発明の技術によれば、周波数ロックのはずれを防ぎ、データ信号の再生品質を高めることができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の実施の形態について説明する。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態にかかる再生装置１００を示す。この再生装置１００は、記録ディスク１１０からデータ信号を読み出して再生するものであり、読出部１２０と、ＰＬＬ回路２００と、デコーダ１３０と、ＣＰＵ１４０と、サーボコントローラ１５０を有する。
【００２３】
読出部１２０は、光ヘッドやディスクモータを有し、記録ディスク１１０からデータ信号Ｓ１を読み出してＰＬＬ回路２００とデコーダ１３０に出力する。なお、本実施の形態において、例として、記録ディスク１１０はＣＤであり、データ信号はＥＦＭ変調されたものである。
【００２４】
ＰＬＬ回路２００は、データ信号Ｓ１からクロックを復調して復調クロックＣＬＫを得てデコーダ１３０に供する。
【００２５】
デコーダ１３０は、復調クロックＣＬＫを用いてデータ信号Ｓ１を復号してデータＳ２を得る。
【００２６】
ＣＰＵ１４０は、デコーダ１３０により得られたデータＳ２に対して、図示しない表示装置や音声出力装置へ出力するための処理を行う。また、ＣＰＵ１４０は、記録ディスク１１０からデータ信号Ｓ１を読み出すための種々の制御も行い、制御信号をサーボコントローラ１５０に出力する。
【００２７】
サーボコントローラ１５０は、ＣＰＵ１４０からの制御信号に従って、読出部１２０における光ヘッドやディスクモータを制御し、読出しを行わせる。
【００２８】
図２は、ＰＬＬ回路２００を示す。ＰＬＬ回路２００は、データ信号Ｓ１の位相を追従し、位相制御電圧信号ＰＶＣを得る位相追従ループと、データ信号Ｓ１の周波数を追従し、周波数制御電圧信号ＦＶＣを得る周波数追従ループと、位相制御電圧信号ＰＶＣと周波数制御電圧信号ＦＶＣを混合して制御電圧信号ＶＣを得る混合器２３０と、制御電圧信号ＶＣが入力され、それに応じたクロック信号を生成する電圧制御発振器（ＶＯＣ）２３１と、ＶＯＣ２３１により生成されたクロック信号を分周して復調クロックＣＬＫを得る分周器２３２を備える。ＶＯＣ２３１と分周器２３２は、復調クロック生成部として機能する。なお、復調クロックＣＬＫは、位相追従ループと周波数追従ループに出力されると共に、デコーダ１３０にも出力される。
【００２９】
位相追従ループは、位相比較器２０１と、スイッチＳＷ１と、チャージポンプ２１１と、ローパスフィルタ（ＬＰＦ）２２１を有する。周波数追従ループは、周波数比較器２０２と、スイッチＳＷ２と、チャージポンプ２１２と、ＬＰＦ２２５を有する。位相追従ループと周波数追従ループは、第１の制御部２４０を共有し、周波数追従ループはさらに第２の制御部２５０を備える。
【００３０】
まず、位相追従ループを説明する。
位相比較器２０１は、データ信号Ｓ１と復調クロックＣＬＫの位相差を検出し、検出した位相差に応じた位相誤差信号を生成する。本実施の形態において、位相誤差信号は、ＣＬＫの位相を進めるべきか遅らせるべきかを示すＰＣＵＰとＰＣＤＮである。位相比較器２０１は、データ信号Ｓ１の位相がＣＬＫの位相より進んでいるときには、ＣＬＫの位相を進めるべくＰＣＵＰにハイ出力する。一方、データ信号Ｓ１の位相がＣＬＫの位相より遅れているときには、ＣＬＫの位相を遅らせるべくＰＣＤＮにハイ出力する。
【００３１】
ＳＷ１は、オンされているときに、位相比較器２０１からの位相誤差信号をチャージポンプ２１１に出力し、オフされているときに位相比較器２０１からの位相誤差信号を遮断する。ＳＷ１は２つの論理積回路を有し、位相誤差信号ＰＣＵＰとＰＣＤＮはそれぞれの論理積回路に入力される。ＳＷ１のオン／オフは第１の制御部２４０により制御され、第１の制御部２４０からの制御信号Ｑ１は、インバータにより反転されてＳＷ１の２つの論理積回路にそれぞれ入力される。
以下の説明において、ＳＷ１のオン／オフを、位相比較器２０１の出力のオン／オフと同じ意味で用いる。
【００３２】
チャージポンプ２１１は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを１つずつ有し、ＳＷ１から出力された信号Ｑ２とＱ３に応じて、ＬＰＦ２２１に備えられるコンデンサ２２２を充電または放電させる。具体的には、Ｑ２とＱ３が「ハイ、ロウ」であるときに、チャージポンプ２１１のＰＭＯＳトランジスタが導通し、コンデンサ２２２がチャージする。これによってＬＰＦ２２１の出力である位相制御電圧信号ＰＶＣが上昇する。また、Ｑ２とＱ３が「ロウ、ハイ」であるときに、チャージポンプ２１１のＮＭＯＳトランジスタが導通し、コンデンサ２２２がディスチャージする。これによって位相制御電圧信号ＰＶＣが下降する。また、Ｑ２とＱ３が共にロウであるときには、コンデンサ２２２は、充放電をせず、位相制御電圧信号ＰＶＣが一定に維持される。このとき、実際には、リーク電流の影響で、コンデンサ２２２は充放電し、位相制御電圧信号ＰＶＣは変動するが、これについて後述する。
【００３３】
ＬＰＦ２２１は、このようにして、コンデンサ２２２の充放電により位相誤差信号を平滑して位相制御電圧信号ＰＶＣを得る。
【００３４】
次に、周波数追従ループを説明する。
周波数比較器２０２は、データ信号Ｓ１と復調クロックＣＬＫの周波数差を検出し、検出した周波数差に応じた周波数誤差信号を生成する。本実施の形態において、周波数誤差信号は、ＣＬＫの周波数を進めるべきか遅らせるべきかを示すＦＣＵＰとＦＣＤＮである。周波数比較器２０２は、データ信号Ｓ１の周波数がＣＬＫの周波数より進んでいるときには、ＣＬＫの周波数を進めるべくＦＣＵＰにハイ出力する。一方、データ信号Ｓ１の周波数がＣＬＫの周波数より遅れているときには、ＣＬＫの周波数を遅らせるべくＦＣＤＮにハイ出力する。
【００３５】
ＳＷ２は、オンされているときに、周波数比較器２０２からの周波数誤差信号をチャージポンプ２１２に出力し、オフされているときに周波数比較器２０２からの周波数誤差信号を遮断する。ＳＷ２は２つの論理積回路を有し、周波数誤差信号ＦＣＵＰとＦＣＤＮはそれぞれの論理積回路に入力される。ＳＷ２のオン／オフは論理和回路２６０からの制御信号Ｑ５より制御され、制御信号Ｑ５は、ＳＷ２の２つの論理積回路にそれぞれ入力される。論理和回路２６０への入力、および論理和回路２６０から出力される制御信号Ｑ５については後述する。
以下の説明において、ＳＷ２のオン／オフを、周波数比較器２０２の出力のオン／オフと同じ意味で用いる。
【００３６】
チャージポンプ２１２およびＬＰＦ２２５の動作は、位相追従ループにおけるチャージポンプ２１１およびＬＰＦ２２１とそれぞれ同じであるので、ここで詳細な説明を省略する。ＬＰＦ２２５は、コンデンサ２２６の充放電により周波数誤差信号を平滑して周波数制御電圧信号ＦＶＣを得る。
【００３７】
ＳＷ２を制御する制御信号Ｑ５は、第１の制御部２４０、第２の制御部２５０と、論理和回路２６０により生成される。具体的には、第１の制御部２４０は、ＳＷ１へ出力する制御信号Ｑ１と同じ制御信号を論理和回路２６０に出力し、第２の制御部２５０は制御信号Ｑ４を論理和回路２６０に出力する。論理和回路２６０は、制御信号Ｑ１と制御信号Ｑ４の論理積となる制御信号Ｑ５をＳＷ２の２つの論理積回路にそれぞれ出力する。
【００３８】
周波数比較器２０２は、データ信号Ｓ１と復調クロックＣＬＫの周波数差が予め定められた判定値以下になったときに、周波数ロック状態に入ったとして、周波数ロック信号ＦＬにロウ出力する。なお、周波数ロック状態以外（アンロック）は、周波数ロック信号ＦＬにハイ出力する。
【００３９】
周波数ロック信号ＦＬは、第１の制御部２４０と第２の制御部２５０に入力され、第１の制御部２４０と第２の制御部２５０は、周波数ロック信号ＦＬに応じた制御信号Ｑ１と制御信号Ｑ４を出力する。
【００４０】
図３と図４を参照して、位相追従ループおよび周波数追従ループにおける各機能ブロックの動作、および各信号をより詳細に説明する。
【００４１】
図３に示すように、周波数アンロックの状態において、周波数比較器２０２から出力される周波数ロック信号ＦＬがハイである。周波数ロック信号ＦＬがハイであるときに、第１の制御部２４０はＱ１にハイ出力する。この制御信号Ｑ１は、ＳＷ１に入力される。
【００４２】
位相比較器２０１からの位相誤差信号ＰＣＵＰとＰＣＤＮは、「ハイ、ロウ」か「ロウ、ハイ」である。図示のように、このとき、ＰＣＵＰとＰＣＤＮの値にかかわらず、ＳＷ１からの信号Ｑ２とＱ３は、「ロウ、ロウ」である。すなわち、位相比較器２０１の出力とＳＷ１はオフにされている。この場合、理論上、ＬＰＦ２２１のコンデンサが充放電せず、位相制御電圧信号ＰＶＣは一定に保持されることになる。しかし、実際には、前述したリーク電流の存在により、位相比較器２０１の出力が遮断されているにもかかわらず、ＬＰＦ２２１のコンデンサは充放電し、位相制御電圧信号ＰＶＣの変動は生じる。
【００４３】
周波数ロックの状態において、周波数比較器２０２が周波数ロック信号ＦＬにロウ出力する。周波数ロック信号ＦＬがロウであるときに、第１の制御部２４０はＱ１にロウ出力する。
【００４４】
この場合、位相比較器２０１からの位相誤差信号ＰＣＵＰとＰＣＤＮが「ハイ、ロウ」であるときに、ＳＷ１から出力される信号Ｑ２とＱ３は、それらに対応して「ハイ、ロウ」となる。すなわち、位相比較器２０１の出力とＳＷ１はオンにされる。また、ＬＰＦ２２１のコンデンサ２２２はチャージし、位相制御電圧信号ＰＶＣは上昇する。ＰＣＵＰとＰＣＤＮが「ロウ、ハイ」であるときに、ＳＷ１から出力される信号Ｑ２とＱ３は、それらに対応して「ロウ、ハイ」となり、位相比較器２０１の出力とＳＷ１はオンにされる。また、コンデンサ２２２はディスチャージし、位相制御電圧信号ＰＶＣは下降する。
【００４５】
すなわち、位相追従ループにおいて、周波数アンロックの状態では、位相比較器２０１の出力はオフにされ、位相制御電圧信号ＰＶＣはリーク電流に起因する分だけ変動する。周波数ロックの状態では、位相比較器２０１の出力はオンにされ、位相制御電圧信号ＰＶＣは、位相比較器２０１の出力に応じて、データ信号Ｓ１と復調クロックＣＬＫの位相差をなくすように上昇または下降する。
【００４６】
図４に移る。図４に示すように、周波数アンロックの状態において、周波数比較器２０２は周波数ロック信号ＦＬにハイ出力する。周波数ロック信号ＦＬがハイであるときに、第１の制御部２４０も制御信号Ｑ１にハイ出力する。この制御信号Ｑ１は、ＳＷ２と論理和回路２６０に入力される。そのため、第２の制御部２５０からの制御信号Ｑ４がハイとロウのいずれであっても、論理和回路２６０は制御信号Ｑ５にハイ出力する。
【００４７】
周波数比較器２０２からの周波数誤差信号ＦＣＵＰとＦＣＤＮは、「ハイ、ロウ」か「ロウ、ハイ」である。ＦＣＵＰとＦＣＤＮが「ハイ、ロウ」であるときに、ＳＷ２から出力される信号Ｑ６とＱ７も、それらに対応して「ハイ、ロウ」となる。すなわち、周波数比較器２０２の出力とＳＷ２はオンにされる。また、ＬＰＦ２２５のコンデンサ２２６はチャージし、周波数制御電圧信号ＦＶＣは上昇する。ＦＣＵＰとＦＣＤＮが「ロウ、ハイ」であるときに、ＳＷ２から出力された信号Ｑ６とＱ７は、それらに対応して「ロウ、ハイ」となり、周波数比較器２０２の出力とＳＷ２はオンにされる。また、コンデンサ２２６はディスチャージし、周波数制御電圧信号ＦＶＣは下降する。
【００４８】
前述したように、周波数ロックの状態において、周波数比較器２０２は周波数ロック信号ＦＬにロウ出力し、第１の制御部２４０はＱ１にロウ出力する。このとき、周波数比較器２０２の出力およびＳＷ２のオン／オフは、第２の制御部２５０から出力される制御信号Ｑ４に左右される。制御信号Ｑ５がハイであるとき、論理和回路２６０が制御信号Ｑ４にハイ出力するため、ＳＷ２から出力される信号Ｑ６とＱ７は、周波数誤差信号ＦＣＵＰとＦＣＤＮと同様の「ハイ、ロウ」または「ロウ、ハイ」であり、周波数比較器２０２の出力とＳＷ２はオンにされる。また、ＬＰＦ２２５のコンデンサ２２６は、周波数誤差信号ＦＣＵＰとＦＣＤＮに応じてチャージまたはディスチャージし、周波数制御電圧信号ＦＶＣは上昇または下降する。
【００４９】
一方、制御信号Ｑ５がロウであるとき、論理和回路２６０は制御信号Ｑ４にロウ出力するため、ＳＷ２から出力される信号Ｑ６とＱ７は、周波数誤差信号ＦＣＵＰとＦＣＤＮの値にかかわらず「ロウ、ロウ」である。すなわち、周波数比較器２０２の出力とＳＷ２はオフにされる。この場合、理論上、ＬＰＦ２２５のコンデンサ２２６が充放電せず、周波数制御電圧信号ＦＶＣは一定に保持される。しかし、実際には、前述したリーク電流の存在により、周波数比較器２０２の出力が遮断されているにもかかわらず、ＬＰＦ２２５のコンデンサ２２６は充放電し、周波数制御電圧信号ＦＶＣは変動する。
【００５０】
すなわち、周波数追従ループにおいて、周波数アンロックの状態では、周波数比較器２０２の出力はオンにされ、周波数制御電圧信号ＦＶＣは、周波数比較器２０２の出力に応じて、データ信号Ｓ１と復調クロックＣＬＫの周波数差をなくすように上昇または下降する。
【００５１】
周波数ロックの状態では、周波数比較器２０２の出力のオン／オフは、第２の制御部２５０からの制御信号Ｑ４により制御される。周波数比較器２０２の出力がオンにされている場合には、周波数制御電圧信号ＦＶＣは、周波数比較器２０２の出力に応じて、データ信号Ｓ１と復調クロックＣＬＫの周波数差をなくすように変動する。一方、周波数比較器２０２の出力がオフにされている場合には、周波数制御電圧信号ＦＶＣはリーク電流の影響で変動する。
【００５２】
第２の制御部２５０を説明する。前述したように、周波数アンロックの状態において、第２の制御部２５０はハイとロウのいずれを制御信号Ｑ４に出力しても、周波数比較器２０２の出力がオンにされるので、この場合における第２の制御部２５０の出力は、任意である。本実施の形態において、周波数アンロックの状態において、第２の制御部２５０は例えば制御信号Ｑ４にロウ出力する。
【００５３】
周波数ロックの状態において、第２の制御部２５０は、制御信号Ｑ４にハイとロウを交互に出力する。このような動作が周波数制御電圧信号ＦＶＣに与える影響を、図５に示す例で説明する。
【００５４】
図５の例において、タイミングｔ０以前は周波数アンロック状態である。周波数アンロック状態では、位相比較器２０１の出力はオフにされており、周波数比較器２０２の出力はオンにされている。周波数比較器２０２の働きにより、タイミングｔ０で周波数ロック状態になったとする。タイミングｔ０から、第１の制御部２４０からの制御信号Ｑ１がハイになり、位相比較器２０１の出力はオンにされるままである。
【００５５】
周波数ロック状態に入った直後、第２の制御部２５０からの制御信号Ｑ４がロウのままであるため、周波数比較器２０２の出力はオフにされている。前述したように、リーク電流の影響で周波数制御電圧信号ＦＶＣが変動するため、周波数比較器２０２の出力をオンにしたままでは、いずれ周波数ロックがはずれてしまう。なお、図示の例では、周波数比較器２０２の出力がオフにされているときに周波数制御電圧信号ＦＶＣが下降するように変動するが、周波数制御電圧信号ＦＶＣが上昇するように変動する場合について同じである。以下の説明において、リーク電流に起因して周波数制御電圧信号ＦＶＣが下降するように変動する場合を例にする。
【００５６】
第２の制御部２５０は、リーク補正部として機能し、周波数ロック状態に入ってから所定の時間（図示Ｔ１。以下周波数比較器オフ期間という）が経過すると、制御信号Ｑ４をハイに切り替えて周波数比較器２０２の出力をオンにする。これにより、周波数比較器２０２の出力がオンにされ、周波数制御電圧信号ＦＶＣは上昇する。そして、所定の時間（図示Ｔ２。以下周波数比較器オン期間という）が経過すると、制御信号Ｑ４を再びロウに切り替えて周波数比較器２０２の出力をオフにする。周波数ロック状態において、第２の制御部２５０は、このようにして、制御信号Ｑ４にハイとロウを交互に出力することによって、周波数比較器オフ期間に、周波数制御電圧信号ＦＶＣが下降した分は、周波数比較器２０２のオン期間に補正される。
【００５７】
そのため、周波数ロックがはずれてしまうことを防ぐことができる。図５に示すように、本実施の形態において、周波数制御電圧信号ＦＶＣの変動範囲が小さく、周波数制御電圧信号ＦＶＣと位相制御電圧信号ＰＶＣを混合して得た制御電圧信号ＶＣは、周波数がロックしたまま復調クロックＣＬＫの位相を追従するように生成される。
【００５８】
周波数比較器オフ期間Ｔ１の長さが長いほどリーク電流の影響で周波数ロックがはずれる可能性は大きくなる一方、記録ディスクの傷などの影響で周波数ロックがはずれる可能性は小さくなる。また、周波数比較器オン期間Ｔ２の長さが長いほど記録ディスクの傷などの影響で周波数ロックがはずれる可能性は大きくなる。Ｔ１とＴ２の長さは、これらの事情を考慮し、周波数ロックがはずれる可能性が少ないことを前提に、記録ディスクの種類、データ信号Ｓ１の種類およびＰＬＬ回路を構成する各チップの性能などに応じて決めればよい。記録ディスクの傷などの影響で周波数ロックがはずれる可能性をできるだけ小さくするために、周波数比較器オフ期間Ｔ１を周波数比較器オン期間Ｔ２より長くすることが望ましい。
【００５９】
第２の制御部２５０の具体的な構成例を説明する。第２の制御部２５０は、例えば周波数比較器オフ期間用のタイマ（タイマ１）と周波数比較器オン期間用タイマ（タイマ２）を備え、この２つのタイマを用いてそれぞれの期間の経過時間を監視し、監視結果に応じて制御信号Ｑ４の切り替えを行えればよい。
【００６０】
図６は、図２に示すＰＬＬ回路２００によるクロック復調動作を示すフローチャートである。図示のように、クロック復調の開始時に、周波数比較器２０２の出力がオンにされ位相比較器２０１の出力がオフにされる（Ｓ１０）。周波数比較器２０２による周波数引き込みが周波数ロック状態になるまで続き（Ｓ２０：Ｎｏ）、周波数ロック状態に入る（Ｓ２０：Ｙｅｓ）と、周波数比較器２０２の出力はオフにされ位相比較器２０１の出力はオンにされ、第２の制御部２５０に備えられた、周波数比較器オフ期間用のタイマ１はスタートする（Ｓ３０）。タイマ１の時間がＴ１に達してタイムアウトする（Ｓ４０：Ｙｅｓ）と、周波数比較器２０２の出力はオンにされ位相比較器の出力はオンのままである。また、第２の制御部２５０に備えられた、周波数比較器オン期間用のタイマ２はスタートする（Ｓ５０）。タイマ２の時間がＴ２に達してタイムアウトする（Ｓ６０：Ｙｅｓ）と、ステップＳ３０に戻り、周波数比較器２０２の出力はオフにされ位相比較器２０１の出力はオンにされ、タイマ１はスタートする（Ｓ３０）。再生装置１００による再生が終わるまで、ステップＳ３０からの処理が繰り返される。
【００６１】
このように、本実施の形態の再生装置１００によれば、ＰＬＬ回路２００がデータ信号Ｓ１からクロックを復調する際に、周波数ロックの状態に入った後、周波数比較器２０２の出力のオン／オフを交互に切り替える。そのため、周波数比較器オフ期間の存在により、記録ディスクの傷などに起因するノイズの影響で周波数ロックがはずれてしまう可能性は小さくなる。また、周波数比較器オン期間の存在により、リーク電流に起因する周波数ロックのはずれを防ぐことができる。結果として、周波数ロックの状態を維持することができ、再生の途切れまたは再生品質の劣化を防ぐことができる。
【００６２】
なお、本実施の形態において、周波数アンロックの状態において位相比較器２０１の出力をオフにするのは、位相比較器２０１の影響をなくし、周波数を速く引き込むためである。また、位相比較器２０１の出力がオフにされているときに、リーク電流に起因する位相制御電圧信号ＰＶＣの変動量に対して特に対策を講じてないのは、位相制御電圧信号ＰＶＣは、周波数制御電圧信号ＦＶＣより小さく、変動があっても周波数引き込みにほとんど影響を与えないためである。
＜第２の実施の形態＞
【００６３】
図７は、本発明の第２の実施の形態にかかるＰＬＬ回路３００を示す。このＰＬＬ回路３００は、図２に示すＰＬＬ回路２００の代わりに図１に示す再生装置１００に適用することができる。また、ＰＬＬ回路３００における第３の制御部３５０と、ＰＬＬ回路における第２の制御部２５０の構成が異なる点を除き、ＰＬＬ回路３００とＰＬＬ回路２００は同じ構成を有するため、図７において、図２に示すＰＬＬ回路２００と同様の構成を有する部分に対して同一の符号を付与すると共に、これらについての詳細な説明を省略する。
【００６４】
第３の制御部３５０は、リーク補正部として機能する。図７に示すように、第３の制御部３５０は、Ａ／Ｄ変換器３５２と、レジスタ３５４と、コンパレータ３５６を有する。コンパレータ３５６は、周波数アンロックの状態において制御信号Ｑ４にハイ出力し、周波数ロックの状態において、Ａ／Ｄ変換器３５２の出力とレジスタ３５４に記憶された後述の基準ＦＶＣ値とを比較し、比較結果に応じて制御信号Ｑ４にハイまたはロウを出力する。
【００６５】
Ａ／Ｄ変換器３５２は、周波数ロック状態に入ったときから動作し、ＬＰＦ２２５から出力される周波数制御電圧信号ＦＶＣをデジタル値に変換してコンパレータ３５６とレジスタ３５４に出力する。レジスタ３５４は、周波数ロック状態に入ったときにおける周波数制御電圧信号ＦＶＣのデジタル値を基準ＦＶＣ値として記憶する。コンパレータ３５６は、Ａ／Ｄ変換器３５２から出力されてきたＦＶＣのデジタル値と、レジスタ３５４に記憶された基準ＦＶＣ値とを比較する。コンパレータ３５６は、ＦＶＣのデジタル値と基準ＦＶＣ値との差（変動量）が所定の閾値Ａに達したときに制御信号Ｑ４にハイ出力し、周波数比較器２０２の出力をオンにする。その後、ＦＶＣのデジタル値と基準ＦＶＣ値との差（変動量）が所定の閾値Ａより小さい閾値Ｂに達したときに制御信号Ｑ４にロウ出力し、周波数比較器２０２の出力をオフにする。このように、周波数比較器２０２の出力がオフにされているときに、ＦＶＣの変動量が閾値Ａに達すれば周波数比較器２０２の出力をオンにし、周波数比較器２０２の出力がオンにされているときに、ＦＶＣの変動量が閾値Ｂに達すれば周波数比較器２０２の出力をオフにする。
【００６６】
閾値Ａは、ＦＶＣの変動量がそれ以下であれば周波数ロックの状態が維持できる値であり、周波数比較器２０２が周波数ロック状態に入ったことを判断するために予め定められた判定値以下の任意の値とすることができる。ただし、閾値Ａが小さすぎると、周波数比較器２０２の出力がオフにされる期間が長くなり、記録ディスクの傷などに影響される可能性が大きくなるため、閾値Ａ上記判定値の近傍に設定することが望ましい。
【００６７】
閾値Ｂは、閾値Ａより小さい任意の値である。ただし、閾値Ｂと閾値Ａが近すぎると、周波数比較器２０２の出力がオン／オフ間で頻繁に切り替えられるため、閾値Ｂと閾値Ａの差を大きくしたほうが好ましい。
【００６８】
図８は、図７に示すＰＬＬ回路３００によるクロック復調動作を示すフローチャートである。図示のように、クロック復調の開始時に、周波数比較器２０２の出力はオンにされ位相比較器２０１の出力はオフにされる（Ｓ１１０）。周波数比較器２０２による周波数引き込みが周波数ロック状態になるまで続き（Ｓ１２０：Ｎｏ）、周波数ロック状態に入る（Ｓ１２０：Ｙｅｓ）と、第３の制御部３５０におけるＡ／Ｄ変換器３５２は、このときの周波数制御電圧信号ＦＶＣをデジタル値に変換し、レジスタ３５４は、このデジタル値を基準ＦＶＣ値として記憶する（Ｓ１３０）。また、コンパレータ３５６によるＦＶＣの変動量の検出は開始され（Ｓ１４０）、周波数比較器２０２の出力はオフにされ位相比較器２０１の出力はオンにされる（Ｓ１５０）。変動量が閾値Ａに達する（Ｓ１６０：Ｙｅｓ）と、周波数比較器２０２の出力はオンにされ位相比較器の出力はオンのままである（Ｓ１７０）。また、コンパレータ３５６によるＦＶＣ変動量の検出が続き、この変動量が閾値Ｂに達する（Ｓ１８０：Ｙｅｓ）と、ステップＳ１５０に戻り、周波数比較器２０２の出力はオフにされ位相比較器２０１の出力はオンにされる（Ｓ１５０）。再生装置１００による再生が終わるまで、ステップＳ１５０からの処理が繰り返される。
【００６９】
このように、本実施の形態にかかるＰＬＬ回路３００によれば、周波数ロックの状態に入った後、周波数制御電圧信号ＦＶＣと、周波数ロックの状態に入ったときの基準ＦＶＣ値との差が閾値Ａと閾値Ｂの間に維持されるため、第１の実施の形態の再生装置１００におけるＰＬＬ回路２００と同じ効果を得ることができる。また、実際の変動量を監視して周波数比較器２０２のオン／オフの制御を行っているので、ＰＬＬ回路３００を実装した再生装置の動作環境などに変更があっても、確実に周波数ロック状態を維持することができる。
【００７０】
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態にかかる再生装置を示す図である。
【図２】図１に示す再生装置におけるＰＬＬ回路を示す図である。
【図３】図２に示すＰＬＬ回路における位相追従ループを詳細に説明するための図である。
【図４】図２に示すＰＬＬ回路における周波数追従ループを詳細に説明するための図である。
【図５】図２に示すＰＬＬ回路における周波数追従ループから出力される周波数制御電圧信号の変動を示す図である。
【図６】図２に示すＰＬＬ回路による処理の流れを示すフローチャートである。
【図７】本発明の第２の実施の形態にかかるＰＬＬ回路を示す図である。
【図８】図７に示すＰＬＬ回路による処理の流れを示すフローチャートである。
【図９】従来技術によるＰＬＬ回路の例を示す図である。
【図１０】本発明の課題を説明するための図である。
【符号の説明】
【００７２】
１００  再生装置  １１０  記録ディスク
１２０  読出部  １３０  デコーダ
１５０  サーボコントローラ  ２００  ＰＬＬ回路
２０１  位相比較器  ２０２  周波数比較器
２１１  チャージポンプ  ２１２  チャージポンプ
２２１  ローパスフィルタ  ２２２  コンデンサ
２２５  ローパスフィルタ  ２２６  コンデンサ
２３０  混合器  ２３２  分周器
２４０  第１の制御部  ２５０  第２の制御部
２６０  論理和回路  ３００  ＰＬＬ回路
３５０  第３の制御部  ３５２  Ａ／Ｄ変換器
３５４  レジスタ  ３５６  コンパレータ
ＣＬＫ  復調クロック  ＦＬ  周波数ロック信号
ＦＶＣ  周波数制御電圧信号  ＰＶＣ  位相制御電圧信号
ＳＷ１  スイッチ  ＳＷ２  スイッチ
Ｔ１  周波数比較器オフ期間  Ｔ２  周波数比較器オン期間
【図１】
2008252764.tif 000003
【図２】
2008252764.tif 000004
【図３】
2008252764.tif 000005
【図４】
2008252764.tif 000006
【図５】
2008252764.tif 000007
【図６】
2008252764.tif 000008
【図７】
2008252764.tif 000009
【図８】
2008252764.tif 000010
【図９】
2008252764.tif 000011
【図１０】
2008252764.tif 000012