(57)【要約】【課題】低い電源電圧まで広いダイナミックレンジで動作する電流ミラー回路を有する半導体集積回路装置を提供する。【解決手段】上記入力端子に供給される入力電流をダイオード形態の第１ＭＯＳＦＥＴに流すようにする。上記第１ＭＯＳＦＥＴと電流ミラー形態にされた第２ＭＯＳＦＥＴと、上記第２ＭＯＳＦＥＴのドレインと出力端子との間に直列形態に設けられ、上記入力電流に対応した電流が流れるようにされた第３ＭＯＳＦＥＴを設けて電流ミラー回路を構成する。【選択図】図１
2008067042.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
上記入力端子に供給される入力電流が流れるようにされたダイオード形態の第１ＭＯＳＦＥＴと、
上記第１ＭＯＳＦＥＴと電流ミラー形態にされた第２ＭＯＳＦＥＴと、
上記第２ＭＯＳＦＥＴのドレインと出力端子との間に直列形態に設けられ、上記入力電流に対応した電流が流れるようにされた第３ＭＯＳＦＥＴとを含む第１電流ミラー回路を有する半導体集積回路装置。
【請求項２】
請求項１において、
上記第１乃至第３ＭＯＳＦＥＴは、第１導電型のＭＯＳＦＥＴであり、
上記第１ＭＯＳＦＥＴと電流ミラー形態にされた第１導電型の第４ＭＯＳＦＥＴと、
第２導電型の第５，第６ＭＯＳＦＥＴで構成され、上記第４ＭＯＳＦＥＴのドレイン電流に対応した電流を形成する第２電流ミラー回路と、
上記第２電流ミラー回路の電流が流れるようにされたダイオード形態の第１導電型第７ＭＯＳＦＥＴとを更に有し、
上記第７ＭＯＳＦＥＴと上記第３ＭＯＳＦＥＴとは電流ミラー形態にされる半導体集積回路装置。
【請求項３】
請求項４において、
上記第１乃至第４ＭＯＳＦＥＴは、同じアスペクト比にされ、
上記第５ＭＯＳＦＥＴと第６ＭＯＳＦＥＴは、同じアスペクト比にされ、
上記第７ＭＯＳＦＥＴは、上記第１乃至第４ＭＯＳＦＥＴに対して１／２のアスペクト比にされる半導体集積回路装置。
【請求項４】
請求項２において、
上記第１ＭＯＳＦＥＴのゲートとドレインとの間に、第１導電型第８ＭＯＳＦＥＴを更に有し、
上記第８ＭＯＳＦＥＴは、上記第３ＭＯＳＦＥＴとは電流ミラー形態にされ、上記第３ＭＯＳＦＥＴと同じアスペクト比にされる半導体集積回路装置。
【請求項５】
請求項３において、
上記入力端子には、最小値と最大値との電流差が１０倍を超える可変電流が入力される半導体集積回路装置。
【請求項６】
請求項１において、
ＣＭＯＳインバータ回路からなるリングオシレータを更に備え、
上記出力端子は、上記リングオシレータを構成するＣＭＯＳインバータ回路の第１導電型ＭＯＳＦＥＴのソースに共通に接続される半導体集積回路装置。
【請求項７】
請求項６において、
電流出力方式のデジタル／アナログ変換回路を更に備え、
上記入力端子には、上記デジタル／アナログ変換回路の出力電流が入力される半導体集積回路装置。
【請求項８】
請求項７において、
上記第１導電型は、Ｎチャネル型であり、
上記第２導電型は、Ｐチャネル型であり、
上記第１、第２及び第４ＭＯＳＦＥＴのソースは、回路の接地電位が与えられ、
上記第５、第６ＭＯＳＦＥＴのソースは、電源電圧が与えられ、
上記第１乃至第７ＭＯＳＦＥＴは、微細ＣＭＯＳプロセスで形成され、
上記電源電圧は、低電圧である半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、例えば低電圧動作が求められる微細ＣＭＯＳプロセスで形成される電流ミラー回路を有するものに利用して有効な技術に関するものである。
【背景技術】
【０００２】
ＭＯＳカスケード構成の電流ミラー回路の例として、米国特許第４，５５０，２８４号及びD.Johns and K.Martin, 「１Analog Integrated Circuit Design」０.  New York:John Wiley & Sons, Inc., 1997.（p.256〜P.258）がある。
【特許文献１】米国特許第４，５５０，２８４号
【非特許文献１】D.Johns and K.Martin, 「１Analog Integrated Circuit Design」０.  New York:John Wiley & Sons, Inc., 1997.（p.256〜P.258）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＤＶＤドライブ等におけるデータ復号ＬＳＩにおいては、ＤＣＯ（Digital Controled Oscillator）というデジタルの制御コードによって周波数を可変できる発振器モジュールが必要となっている。ＤＣＯの構成は図５に示すように、電流出力方式のＤ／Ａ変換器ＩＤＡＣと電流制御発振器ＣＣＯ（Current Controled Oscillator）およびカレントブースタＣＢＭからなる。入力のデジタル制御コードをＩＤＡＣによって電流に変換して、カレントブースタを介してＣＣＯへ伝え、ＣＣＯの発振周波数を制御している。ここでカレントブースタはカレントミラー回路を基本とするが、メディア（ＣＤ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＡＭ等）や倍速設定（ＣＤなら〜５２×、ＤＶＤなら〜１６×）に応じた電流利得を与えられ、ＣＣＯに入力する電流のレンジを調節している。
【０００４】
上記ＤＣＯに要求される仕様として特徴的なものは、入力デジタルコードの最小値・最大値に対して発振周波数を最大１２倍程度と大きく可変できなければならないことである。しかし、一般にＣＣＯの発振特性は図６の例に示されるように制御電流の増加に対する発振周波数の増加率が高周波になるほど鈍くなるため、発振周波数を１２倍にするためにカレントブースタにおいては２０倍以上ものダイナミックレンジでのカレントミラー動作が必要となる。この点が約１Ｖ程度の低電圧の微細ＣＭＯＳプロセスでＤＣＯを実現する上でネックとなる。
【０００５】
例えばＤＶＤ−ＲＡＭ１６倍速動作ではＤＣＯの発振周波数は最大１ＧＨｚ〜２ＧＨｚ以上におよぶ。ＳＯＣ（システム・オン・チップ）のようなマルチチップモジュールの一部品として許容しうる消費電力でこのような周波数に対応するにはコア論理と同じ低耐圧の薄膜ＭＯＳで回路を構成することが必須である。しかし薄膜ＭＯＳはドレイン−ソース間の出力抵抗ｒdsが低いため、カレントブースタの出力抵抗を低下させる。このためＤＣＯ発振周波数の電源依存性を悪化させてしまう。
【０００６】
カレントブースタ（カレントミラー）の出力抵抗を改善するには、前記特許文献１及び非特許文献１のようにトランジスタを縦積みするカスコード化が有効である。このようなカスコードカレントミラーは入出力ともに比較的低い電圧まで動作させることができるため広く利用されている。図７には、前記公知技術に基づいて本願発明者において、先に検討されたカスコードカレントミラーが示されている。ＤＣＯのカレントブースタでは前述のように入出力電流が最大／最小比で２０倍以上も可変しなければならないためカスコードＭＯＳ（Ｍ１、Ｍ４）のゲートバイアス電圧Ｖbis をＰＶＴばらつき（プロセス・電源・温度ばらつき）の全ての条件で適切な値に収めることが困難となることが本願発明者において見出された。
【０００７】
つまり、前記図７のようなカスコードカレントミラーでそれを実現するには、あらかじめ最悪条件を見込んでＶbis を必要最小限のレベルよりも大きめに設計せざるを得ない。このマージンをΔＶとすると、カスコード接続のＭＯＳＦＥＴＭ１を飽和領域に保つために出力電圧範囲がΔＶ（約０．２〜０．３）も損なわれてしまう。電源電圧ＶＤＤが１Ｖ前後と低い微細ＣＭＯＳにおいて、上記出力電圧範囲の損失は許容できない。以上のように、低い電源電圧でも広いダイナミックレンジに対応できるカスコードカレントミラーの開発が課題となる。なお、これはＤＣＯに限らず微細ＣＭＯＳで高精度なアナログ回路を設計する上で共通の問題でもある。
【０００８】
本発明の目的は、低い電源電圧まで広いダイナミックレンジで動作する電流ミラー回路を有する半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、上記入力端子に供給される入力電流をダイオード形態の第１ＭＯＳＦＥＴに流すようにする。上記第１ＭＯＳＦＥＴと電流ミラー形態にされた第２ＭＯＳＦＥＴと、上記第２ＭＯＳＦＥＴのドレインと出力端子との間に直列形態に設けられ、上記入力電流に対応した電流が流れるようにされた第３ＭＯＳＦＥＴを設けて電流ミラー回路を構成する。
【発明の効果】
【００１０】
低い電源電圧でも広いダイナミックレンジで動作する電流ミラー回路を実現できる。
【発明を実施するための最良の形態】
【００１１】
図１には、この発明に係る電流ミラー回路の一実施例の回路図が示されている。この実施例では、ＮチャネルＭＯＳＦＥＴＭ２とＭ３でカレントミラーを構成し、入力側となるダイオード接続したＮチャネルＭＯＳＦＥＴＭ３に入力電流Ｉinを供給し、出力側となるＭＯＳＦＥＴＭ２のドレインにカスコードＭＯＳＦＥＴとしてのＮチャネルＭＯＳＦＥＴＭ１が接続されている。出力電流Ｉout は、上記ＭＯＳＦＥＴＭ１のドレインから得ている。このカスケードＭＯＳＦＥＴＭ１のゲートのバイアス電位Ｖbis を生成するために、新しく追加した回路がＮチャネルＭＯＳＦＥＴＭ４、Ｍ５およびＰチャネルＭＯＳＦＥＴＭ６とＭ７である。
【００１２】
上記ＭＯＳＦＥＴＭ５は、上記ＭＯＳＦＥＴＭ２と同様にＭＯＳＦＥＴＭ３とカレントミラーのペアを成し、入力電流ＩinをコピーしてＰチャネルＭＯＳＦＥＴＭ６、Ｍ７とからならるカレントミラー回路の入力電流Ｉ１を供給する。この入力電流はさらにＰチャネルＭＯＳＦＥＴＭ６、Ｍ７によって電流Ｉ2 としてコピーされ、ダイオード接続したＮチャネルＭＯＳＦＥＴＭ４へ入力することによって、入力電流Ｉinに対して適応的に制御されたカスコードバイアスＶbis を得る。
【００１３】
図１における各ＭＯＳＦＥＴのアスペクト比（Ｗ／Ｌ比：ゲート幅Ｗとゲート長Ｌの比）を以下のように選ぶ。
Ｍ１            ：  ( Ｗ／Ｌ）／ｎ2 
Ｍ２、Ｍ３、Ｍ５：    Ｗ／Ｌ
Ｍ４            ：  ( Ｗ/ Ｌ）／（ｎ＋１）2 
Ｍ６、Ｍ７      ：  ( Ｗp ／Ｌp ）
【００１４】
以上の各素子を飽和領域で動作するように保てばＭＯＳＦＥＴＭ２、Ｍ３、Ｍ５同士およびＭＯＳＦＥＴＭ６、Ｍ７同士が同一サイズであることからＩ1 ＝Ｉ2 ＝Ｉinとなる。したがって、ＭＯＳＦＥＴＭ２、Ｍ３、Ｍ５のしきい値電圧をＶth、ゲートオーバードライブ電圧をＶov（≡Ｖgs−Ｖth）とおくと次式が成り立つ。
Ｖbis ＝Ｖth＋（ｎ＋１）・Ｖov          ・・・（１）
Ｖgs1 ＝Ｖth＋ｎ・Ｖov                  ・・・（２）
【００１５】
ここで、Ｖgs1 は、ＭＯＳＦＥＴＭ１のゲート・ソース間電圧である。したがって、ＭＯＳＦＥＴＭ２のドレイン・ソース間電圧Ｖds2 ＝Ｖovとなり、ＭＯＳＦＥＴＭ２は飽和で動作可能な最小限のドレイン・ソース間電圧を保っている。また、ＭＯＳＦＥＴＭ１の飽和を維持できる出力電圧は次式のようになる。
Ｖout ≧Ｖbis−Ｖth＝（ｎ＋１）・Ｖov  ・・・（３）
【００１６】
したがって、ｎ＝１とすればＶout ≧２・Ｖovとなり、広い出力電圧範囲に渡って出力電流Ｉout 一定を保つことができる。本実施例では前記の式（１）、（２）の関係をＰＶＴコーナーのどの条件でも入力電流Ｉinと無関係に保てるので出力電圧範囲を損なうことなく、入力電流のダイナミックレンジを広くとることが出来る。
【００１７】
ちなみに、前記図７に示したようにカスコードカレントミラーにおいては、固定されたバイアス電流Ｉbis によってカスコードＭＯＳのゲートバイアスＶbis を生成しているために、出力電圧範囲を大きくとろうとすると、あらかじめ最悪条件を見込んでＶbis を必要最小限のレベルよりも大きめに設計せざるを得ないために入力電流Ｉinのダイナミックレンジを広げにくくなっていた。これに対して、図１の実施例では、入力電流Ｉinのレベルに応じて適応的にカスコードバイアスＶbis を生成することによって入力電流Ｉinが広範囲に変化しても、ＰＶＴばらつき（プロセス・電源・温度ばらつき）のあらゆるコーナー条件で常に安定に動作するカスコードカレントミラーを実現することができるものである。また出力電圧範囲の悪化を防ぐことができるので、例えば約１Ｖ程度の低電源電圧での動作に好適となる。
【００１８】
言い換えるならば、この実施例回路では、入力電流Ｉinの大きさにリンクしてカスコードＭＯＳＦＥＴＭ１のバイアスＶbis を決めるためＰＶＴばらつきに関係なく常にカスコードＭＯＳＦＥＴＭ１のゲートバイアスＶbis を最適な電位に制御することができる。つまり、図７のような固定されたバイアス電流Ｉbis を用いつつ、広い入力電流範囲に対応させるには、最悪条件を見込んで前記ΔＶのように必要以上のマージンを与えることを余儀なくされ、その結果出力電圧範囲の損失を招くものである。これに対して、図１の実施例回路の方式では図７のような固定バイアスＶbis を用いたカスコードカレントミラーよりも出力電圧範囲のロスを抑えることができ、低電源電圧への応用に好適となる。
【００１９】
図２には、この発明に係る電流ミラー回路の他の一実施例の回路図が示されている。この実施例では、入力側のＭＯＳＦＥＴＭ３にもカスコードＭＯＳＦＥＴＭ８が設けられる。つまり、ＭＯＳＦＥＴＭ３のゲートとドレインとの間には、ＮチャネルＭＯＳＦＥＴＭ８が設けられ、ゲートには上記バイアスＶbis が供給される。上記ＭＯＳＦＥＴＭ８のアスペクト比はＭＯＳＦＥＴＭ１と同じく (Ｗ／Ｌ）／ｎ2 としている。このようなＭＯＳＦＥＴＭ８を追加することで前記の式（１）（２）の関係を維持しつつ、ＭＯＳＦＥＴＭ３のドレイン・ソース間電圧Ｖds3 ＝Ｖds2 とすることができ、ＭＯＳＦＥＴの有限出力抵抗による入力電流Ｉinと出力電流Ｉout とのミラー誤差を小さくすることが出来る。
【００２０】
図３には、この発明が適用されたＤＣＯの一実施例の回路図が示されている。ＤＣＯ（Digital Controled Oscillator）は、前記のようにデジタルの制御コードによって周波数を可変できる発振器モジュールであり、ＤＶＤドライブ等におけるデータ復号ＬＳＩに搭載される。この実施例のＤＯＣは、電流出力方式のＤ／Ａ変換器ＩＤＡＣと電流制御発振器ＣＣＯ（Current Controled Oscillator）およびカレントブースタＣＢＭからなる。入力のデジタル制御コードＤ［ｎ：０］をＩＤＡＣによって電流Ｉinに変換して、カレントブースタＣＭＢを介してＣＣＯへ伝え、ＣＣＯの発振周波数ｆout を制御している。ここでカレントブースタＣＭＢは、前記図１又は図２に示したようなＭＯＳＦＥＴＭ１、Ｍ２及びＭ３及びカスケードＭＯＳＦＥＴＭ１のゲートバイアスＶbis を形成する回路を含んでいる。
【００２１】
ＣＣＯは、ＰチャネルＭＯＳＦＥＴＭ１０，Ｍ１２，Ｍ１４及びＮチャネルＭＯＳＦＥＴＭ１１，Ｍ１３，Ｍ１５からなる３つのＣＭＯＳインバータ回路で構成されたリングオシレータである。上記Ｐチャネル１０，Ｍ１２，Ｍ１４のドレインは、電源電圧ＶＤＤが供給され、上記ＮチャネルＭＯＳＦＥＴＭ１１，Ｍ１３，Ｍ１５のソースは、上記カレントブースタＣＭＢの出力端子に接続されて、上記デジタル制御コードＤ［ｎ：０］に対応された出力電流Ｉout が流れるようにされる。
【００２２】
図４には、ＤＶＤリードチャネルシステムの一実施例のブロック図が示されている。ＤＶＤリードチャネルシステムは、ディスクからピックアップで読み出した信号をデジタル信号に変換し、デジタル信号処理を行う回路系である。ＡＦＥは、アナログフロントエンドであり、ピックアップから読み出したアナログ信号にフィルタ処理を行う。フィルタされた信号は、ＡＤＣ（Ａ／Ｄ変換器）によってデジタル化され、つづくＰＲＭＬ（Partial Responce Maximum Likelihood）及びＤata ＰＬＬ論理によってディスクに記録されたビット情報を正しく再生するためのデジタル信号処理を行う。上記Ｄata ＰＬＬとして同期クロックを発生するためのデジタルの制御コードを生成し、本発明を応用するＤＣＯへ入力する。ＤＣＯはこの制御コードに対応した周波数のクロックを前記ＡＤＣの変換クロックとして出力する。
【００２３】
このようなＤＣＯに要求される仕様としては、入力デジタルコードの最小値・最大値に対して発振周波数を最大１２倍程度と大きく可変できなければならないことである。しかし、図３のようなＣＣＯの発振特性は、前記図６の例に示されるように制御電流の増加に対する発振周波数の増加率が高周波になるほど鈍くなる傾向にある。このような高周波での発振周波数の増加率を補うべくＤＣＯのカレントブースタＣＭＢにおいては動作電流に最大２０倍以上ものダイナミックレンジが必要となる。しかし、一般にＣＣＯの発振特性は図３の例に示されるように制御電流の増加に対する発振周波数の増加率が高周波になるほど鈍くなるため、カレントブースタにおいては動作電流に最大２０倍以上ものダイナミックレンジが必要となる。この実施例の電流ミラー回路では、入力電流Ｉinの大きさにリンクしてカスコードＭＯＳＦＥＴＭ１のバイアスＶbis を決めるためＰＶＴばらつきに関係なく常にカスコードＭＯＳＦＥＴＭ１のゲートバイアスＶbis を最適な電位に制御することができるので、約１Ｖのような低電圧の微細ＣＭＯＳプロセスでのＤＣＯを実現することができる。
【００２４】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、ＭＯＳＦＥＴＭ１〜Ｍ８のアスペクト比は、前記実施例に限定されず、前記式（１）〜（３）のｎの値を１以外に対応して変更可能である。ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとは、逆に構成してもよい。つまり、ＰチャネルＭＯＳＦＥＴを用いて入力電流Ｉinに対応した出力電流Ｉout を形成するようにしてもよい。本発明は、低電圧まで動作が求められる微細ＣＭＯＳプロセスにおいて電流源を利用するアナログ回路を備えた半導体集積回路装置全般に適用できる。
【図面の簡単な説明】
【００２５】
【図１】この発明に係る電流ミラー回路の一実施例を示す回路図である。
【図２】この発明に係る電流ミラー回路の他の一実施例を示す回路図である。
【図３】この発明が適用されたＤＣＯの一実施例を示す回路図である。
【図４】この発明が適用されたＤＶＤリードチャネルシステムの一実施例を示すブロック図である。
【図５】この発明に先立って検討されたＤＣＯのブロック図である。
【図６】図５のＣＣＯを説明するための発振特性図である。
【図７】本願発明に先立って検討されたカスコードカレントミラー回路の回路図である。
【符号の説明】
【００２６】
Ｍ１〜Ｍ１５…ＭＯＳＦＥＴ、ＩＤＡＣ…電流出力方式のＤ／Ａ変換器、ＣＭＢ…カレントブースタ（カレントミラー）、ＣＣＯ…電流制御発振器。
【図１】
2008067042.tif 000003
【図２】
2008067042.tif 000004
【図３】
2008067042.tif 000005
【図４】
2008067042.tif 000006
【図５】
2008067042.tif 000007
【図６】
2008067042.tif 000008
【図７】
2008067042.tif 000009