(57)【要約】      （修正有）【課題】簡易な構造で効率的に共振器間の結合容量を可変にすることができ、かつ集積化に適したチューナブルフィルタを提供する。【解決手段】チューナブルフィルタ１０は、２以上の共振器１２ａ、１２ｂと、前記共振器１２ａ、１２ｂと同一基板上に形成され、互いに隣接する共振器１２ａ、１２ｂの間に設けられる可変容量結合部Ａを配置し、可変容量結合部Ａに直流バイアスを印加することにより、容量を変化させ共振器１２ａ、１２ｂ間の結合を変えてチューナブルフィルタ１０の帯域周波数を制御する。【選択図】  図１
2008252340.tif 000002
【特許請求の範囲】
【請求項１】
２以上の共振器と、
前記共振器と同一基板上に形成され、互いに隣接する共振器の間に設けられる可変容量結合部と、
を有することを特徴とするチューナブルフィルタ。
【請求項２】
前記可変容量結合部は、直流電源に接続されていることを特徴とする請求項１に記載のチューナブルフィルタ。
【請求項３】
前記可変容量結合部は、前記互いに隣接する共振器の開放端に設けられる容量結合素子で構成されることを特徴とする請求項１又は２に記載のチューナブルフィルタ。
【請求項４】
前記可変容量結合部は、薄膜誘電体を用いた容量結合素子と、前記チューナブルフィルタ全体のキャパシタンスを一定に保つ補助キャパシタとを含むことを特徴とする請求項１又は２に記載のチューナブルフィルタ。
【請求項５】
前記可変容量結合部は、前記互いに隣接する共振器の開放端にそれぞれ設けられるインターデジタルキャパシタと、これらのインターデジタルキャパシタの間に接続される薄膜キャパシタと、を含むことを特徴とする請求項１又は２に記載のチューナブルフィルタ。
【請求項６】
前記可変容量結合素子と前記直流電源の間に位置する交流成分除去フィルタ、
をさらに有することを特徴とする請求項１に記載のチューナブルフィルタ。
【請求項７】
前記共振器は、超伝導材料で形成されていることを特徴とする請求項１〜６のいずれかに記載のチューナブルフィルタ。
【請求項８】
前記交流成分除去フィルタは、前記共振器および容量結合素子と同一平面上に位置することを特徴とする請求項６〜７のいずれかに記載のチューナブルフィルタ。
【請求項９】
２以上の共振器パターンと、前記２以上の共振器パターンの間に位置する容量結合素子の電極パターンと、前記容量結合素子にバイアス電圧を印加するための配線パターンとを、同一基板上に同一プロセスで形成することを特徴とするチューナブルフィルタの作製方法。
【請求項１０】
請求項１〜８のいずれかに記載のチューナブルフィルタの入出力フィーダが、同軸コネクタを介して外部に接続されるようにパッケージ内に収容されているチューナブルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信等の分野で用いられる高周波回路素子に関し、特に、所望の周波数のみを通過させる共振器を用いたチューナブルバンドパスフィルタと、その作製方法に関する。
【背景技術】
【０００２】
近年、携帯電話の普及、発展に伴い、高速・大容量の伝送技術が不可欠になってきている。高速・大容量の通信を実現するために、広い周波数帯域を確保する必要があり、無線通信で用いる周波数帯が高周波の方向にシフトしている。そのため、移動通信の基地局用のフィルタとしても、高周波帯域において所望の周波数のみを効率よく通過させるバンドパスフィルタが必要となる。超伝導体は、高周波領域においても、通常の電気的良導体に０比べて表面抵抗が非常に小さいので、低損失、高Ｑ値の共振器が期待でき、移動通信の基地局用のフィルタとして有望視されている。
【０００３】
一方、高周波回路素子を移動通信の用途で用いる場合、周波数のチューニング（同調）能力が要求される。たとえば、高周波バンドパスフィルタを同調可能とするために、超伝導の共振器パターンと誘電体薄膜を組み合わせて、フィルタ特性を調整可能とすることが考えられる。誘電体薄膜は、ＤＣバイアスの印加によりその誘電率を大きく変化させることができ、フィルタやフェーズシフタ等、高周波回路のチューナブルデバイスへの応用が検討されている。
【０００４】
しかし、誘電体薄膜は、一般に誘電損失が大きいため、共振を用いたフィルタ素子に用いた場合には、高いＱ値のフィルタ特性を得ることが難しい。誘電損失を防止し、無負荷Ｑの劣化を防止するために、電流または電界の集中箇所を避けて、バラクタ素子（容量可変素子）を配置することが提案されている（たとえば、特許文献１参照）。しかし、この方法でも、共振器の一部にバラクタ素子があるために、Ｑ値の低下が見込まれる。
【０００５】
また、共振器間の結合を制御する目的で、共振素子間のギャップに誘電体材料からなる誘電体を対向配置し、誘電体に電圧を印加することにより結合を変化させる方法が提案されている。この方法では誘電体を共振器と対向させる必要があるため、構造的に集積化に不向きである。
【特許文献１】特開平６−０４５８１２号公報
【特許文献２】特開２００１−１０２８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで本発明は、簡単な構成で効率的に共振器間の結合容量を可変にすることができ、かつ集積化に適したチューナブルフィルタを提供することを課題とする。
【０００７】
また、そのようなチューナブルフィルタの作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、良好な実施形態では、少なくとも２個の共振器（たとえばヘアピン型共振器）の結合間に容量結合素子を配置し、これにＤＣバイアスを印加することによって容量結合素子の容量を変化させて、ヘアピン共振器間の結合を変化させる。
【０００９】
より具体的には、第１の側面では、容量可変のチューナブルフィルタを提供する。このチューナブルフィルタは、（ａ）２以上の共振器と、（ｂ）前記共振器と同一基板上に形成され、互いに隣接する共振器の間に設けられる可変容量結合部と、を有する。
【００１０】
良好な構成例では、可変容量結合部は、互いに隣接する共振器の開放端に設けられる容量結合素子を含む。
【００１１】
たとえば、可変容量結合部は、薄膜誘電体を用いた容量結合素子と、チューナブルフィルタ全体のキャパシタンスを一定に保つ補助キャパシタとを含む。或いは、可変容量結合部は、互いに隣接する共振器の開放端にそれぞれ設けられるインターデジタルキャパシタと、これらのインターデジタルキャパシタの間に接続される薄膜キャパシタと、を含む。
【００１２】
別の態様のチューナブルフィルタとして、上述したチューナブルフィルタの入出力フィーダが、同軸コネクタを介して外部に接続されるようにパッケージ内に収容されているチューナブルフィルタも提供される。
【００１３】
第２の側面では、チューナブルフィルタの作製方法を提供する。この作製方法は、２以上の共振器パターンと、前記２以上の共振器パターンの間に位置する容量結合素子の電極パターンと、前記容量結合素子にバイアス電圧を印加するための配線とを、同一基板上に同一プロセスで形成することを特徴とする。
【発明の効果】
【００１４】
簡単な構成で、共振器間の結合容量を効果的に変化させることができる。また共振器パターンと容量結合素子の電極パターンを同一プロセスで容易に作製することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。図１は、本発明の一実施形態に係るチューナブルフィルタ１０の構成図である。図１（ａ）は平面図、図１（ｂ）は共振器間の可変容量結合部Ａの拡大図、図１（ｃ）は、共振器間の容量結合素子として用いられる薄膜キャパシタの断面図である。チューナブルフィルタ１０は、たとえば、５ＧＦｚ帯のバンドフィルタとして用いられる。
【００１６】
実施形態のチューナブルフィルタ１０は、２つのヘアピン型共振器１２ａ、１２ｂと、これら２つの間に設けられる可変容量結合部Ａと、直流電源３１と、可変容量結合部Ａを直流配線３１に接続するバイアス印加配線１４と、を含む。チューナブルフィルタ１０はまた、共振器１２ａ、１２ｂに信号を供給する入力フィーダ１３ａと、共振器１２ａ、１２ｂからの出力信号を伝送する出力フィーダ１３ｂを有する。入出力フィーダ１３ａ、１３ｂは、共振器１２ａ、１２ｂと空間的にカップリングする。ヘアピン型共振器１２ａ、１２ｂの線幅は、たとえば５００μｍであり、長さは実効波長λの１／２である。また、ヘアピン型共振器１２とフィーダ１３との間隔は、たとえば、５００μｍである。
【００１７】
直流電源３１に接続されるバイアス印加配線１４の途中に、扇型のスタブ３２が配置されている。スタブ３２は、交流成分（高周波成分）を除去するフィルタとして機能する。スタブ３２は、可変容量結合部Ａの端部からλ／４の距離に配置されている。ここで、λは伝送する信号の実効波長である。
【００１８】
図１（ｂ）は、可変容量結合部Ａの拡大図である。可変容量結合部Ａは、２つのインターデジタルキャパシタ２５ａ、２５ｂと、これらの間に直列に接続される容量結合素子としての薄膜キャパシタ２１を有する。この構成例では、インターデジタルキャパシタ２５ａ、薄膜キャパシタ２１、インターデジタルキャパシタ２５ｂがこの順で直列接続されている。インターデジタルキャパシタ２５ａ、２５ｂの各々は、共振器１２の開放端に形成された櫛歯電極１５と、この櫛歯電極１５と交指状に対向する櫛歯電極１６とで、構成される。対向する櫛歯電極１６は、バイアス印加配線１４の先端に形成されている。櫛歯電極１５、１６の櫛歯状の突起部の幅は、たとえば２５μｍ程度である。
【００１９】
一方、薄膜キャパシタ２１は、図１（ｃ）に示すように、下部電極２２と、上部電極２４と、これら一対の電極間に挟持される薄膜誘電体２３を含む。薄膜誘電体２３の材料としては、ＳｒＴｉＯ3（以下、適宜「ＳＴＯ」と称する）、（Ｂａ，Ｓｒ）ＴｉＯ3（以下、適宜「ＢＳＴ」と称する）、Ｂｉ1.5Ｚｎ1Ｎｂ1.5Ｏ7（以下、適宜「ＢＺＮ」と称する）等が好適に用いられる。
【００２０】
薄膜キャパシタ２１の薄膜誘電体２３に、直流電源３１からバイアス電圧を印加することで誘電率を変化させ、２つの共振器１２ａ、１２ｂ間の結合を変化させる。薄膜キャパシタ２１の両側に接続されるインターデジタルキャパシタ２５ａ、２５ｂは、共振器１２ａ、１２ｂに直流バイアス電圧が入り込まないようにブロックするとともに、バイアス電圧が印加されてもチューナブルフィルタ全体でのキャパシタンスの変化をなるべく小さく抑える補助キャパシタとしての役割を果たす。共振器間の結合調節用の薄膜キャパシタ２１のキャパシタンスは、なるべく小さいほうが望ましい。キャパシタンスが大きいと、カプリングが強くなりすぎるからである。薄膜キャパシタ２１の両側に比較的大きなインターデジタルキャパシタ２５ａ、２５ｂを設けることで、論理的に非常に小さな結合用キャパシタ２１を共振器１２ａ、１２ｂの間に挿入したことになり、バイアス電圧の印加で共振器１２間の結合を変化させても、フィルタ全体のキャパシタンスはほぼ一定に保つことができる。
【００２１】
良好な実施形態では、共振器１２ａ、１２ｂ、インターデジタルキャパシタ２５ａ、２５ｂ、薄膜キャパシタ２１の下部電極２２、バイアス印加用配線１４は、同一プロセスで同一平面上に形成される。これらのコンポーネントの材料としては、任意の導体材料を用いてもよいし、また、超伝導材料を用いてもよい。超伝導材料を用いる場合は、ＹＢＣＯ（Ｙ−Ｂａ−Ｃｕ−Ｏ）、ＲＢＣＯ（Ｒ−Ｂａ−Ｃｕ−Ｏ；Ｒ元素としてＹに代えて、Ｎｄ、Ｇｄ、Ｓｍ、Ｈｏを用いる）、ＢＳＣＣＯ（Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ）、ＰＢＳＣＣＯ（Ｐｂ−Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ）、ＣＢＣＣＯ（Ｃｕ−Ｂａp−Ｃａq−Ｃｕr−Ｏx、1.5<ｐ<2.5、2.5<ｑ<3.5、3.5<ｒ<4.5）等を用いることができる。
【００２２】
また、フィーダ１３やスタブ３２も、同一工程内で、同一平面上に形成することができる。バイアス印加用配線１４を直流電源３１に電気的に接続して、チューナブルフィルタが出来上がる。動作時には、バイアス印加ポートにＤＣバイアスを印加して薄膜キャパシタ２１の容量を変化させることによって、チューナブルフィルタ１０の帯域周波数を制御する。
【００２３】
図２に、図１のチューナブルフィルタの実装例を示す。図２（ａ）はパッケージ内に収容されたチューナブルフィルタの斜視図、図２（ｂ）は、パッケージを冷却装置の断熱真空容器内にセットした状態を示す概略図である。
【００２４】
図２（ａ）に示すように、チューナブルフィルタ１０を金属パッケージ４０に入れ、入出力フィーダ１３ａ、１３ｂが接続される接続電極４５と、同軸コネクタ４１の中心導体（不図示）とを接続する。この際の接合方法は、超音波熱圧着によるワイヤボンディング、テープボンディング、はんだ接合等、任意の方法を用いることができる。同軸コネクタ４１と接続電極４５の接続がとれると、パッケージ蓋（不図示）をかぶせて密閉する。フィルタリングされる信号は、同軸コネクタ４１に接続される同軸ケーブル（図２（ｂ）参照）からチューナブルフィルタ１０に入力され、フィルタ出力は、出力側の同軸ケーブルへと取り出される。
【００２５】
チューナブルフィルタの共振器１２を超伝導材料で形成する場合は、パッケージされたチューナブルフィルタを、図２（ｂ）に示すように、冷却装置内に保持する。より具体的には、冷却装置の断熱真空容器５０内のコールドプレート５１上にパッケージ４０をセットし、１０Ｐａ〜３Ｐａまで真空引きした後、所定の温度（たとえば７０Ｋ）まで冷却する。冷却は、冷凍機膨張部５５と冷凍機圧縮部５６を組み合わせて行う。
【００２６】
パッケージ４０の同軸コネクタ４１と、断熱真空容器５０のハーメチック同軸コネクタ５８との間を、同軸ケーブル５４で接続して、断熱真空容器５０の外部と信号の入出力を行う。なお、チューナブルフィルタ１０の可変容量部Ａに接続される直流電源は、断熱真空容器５０の外部に、電圧制御部（不図示）とともに設けられてもよい。
【００２７】
図３及び図４は、図１のチューナブルフィルタ１０のバイアス印加ポートにＤＣバイアスを印加することによる、フィルタ特性の変化を示すグラフである。図３では、ＤＣバイアスが印加されない状態（容量３６９ｆＦ）から、異なるレベルでＤＣバイアスを印加して容量を変化させたときのフィルタ特性のシミュレーション結果である。隣接する共振器１２ａ、１２ｂ間に配置される薄膜キャパシタ２１にＤＣバイアス電圧を印加して、結合容量を可変にすることによって、フィルタ特性が変化することがわかる。また、結合容量が小さくなりすぎると良好なフィルタ特性を得ることができないので、共振器１２のサイズ、間隔、薄膜キャパシタ２１のサイズ、誘電体２３の膜厚等に応じて、フィルタ特性を制御するのに適切な印加電圧の範囲を設定することが必要である。
【００２８】
図４は、図３と同様に、可変容量結合部Ａの薄膜キャパシタ２１に対するＤＣバイアス電圧の印加がないときと、一定のＤＣバイアス電圧を印加して結合容量を変えたときのフィルタ特性の制御例である。薄膜キャパシタ２１の誘電体２３に適切なレベルのＤＣバイアスを印加することによって、挿入損失の絶対値を増大させることなく、帯域幅と中心周波数の双方を制御することが可能である。
【００２９】
図５は、図１のチューナブルフィルタの可変容量結合部Ａの薄膜キャパシタ２１の作製工程図である。まず、図５（ａ）に示すように、たとえば厚さ０．５ｍｍのＭｇＯ誘電体ベース基板１１の両面に、膜厚５００ｎｍのＹＢＣＯ膜をエピタキシャル成長する。裏面に形成されるＹＢＣＯ膜は、グランド膜２６となり、表面のＹＢＣＯ膜は、ヘアピン共振器１２、信号入出力フィーダ１３、バイパス印加用配線１４、可変容量結合部Ａの電極パターンの加工用の超伝導材料膜２８となる。
【００３０】
図５（ｂ）に示すように、フォトリソグラフィにより図示しないレジストマスクを形成し、エッチングにより表側の超伝導材料膜２８をパターニングして、共振器１２ａ、１２ｂ、フィーダ１３、バイアス印加用配線１４と同時に、薄膜キャパシタの下部電極２２を形成する。下部電極２２の右側に残るＹＢＣＯ膜２７は、バイアス印加用配線１４につながる部分である。このときのエッチングで、共振器１２ａ、１２ｂの開放端と、バイアス印加用配線１４の先端部に、一対の対向する櫛歯電極１５、１６も同時に作り込む。
【００３１】
図５（ｃ）に示すように、全面にＳＴＯ薄膜３３を、膜厚３００ｎｍで形成する。次いで、図５（ｄ）に示すように、フォトリソグラフィによりレジストマスク（不図示）を形成してＳＴＯ薄膜３３をエッチングし、キャパシタ用の薄膜誘電体２３とする。その後、全面に電極材料膜３４を形成する。
【００３２】
最後に、図５（ｅ）に示すように、電極材料膜３４を加工して上部電極２４を形成し、薄膜キャパシタ２１が完成する。
【００３３】
このようなチューナブルフィルタでは、２以上の共振器の開放端を、薄膜キャパシタによりフィルタ素子と同一平面上で容量結合させ、さらに外部からの直流バイアス電圧の印加により、薄膜キャパシタの誘電体の容量を変化させることによって、共振器間の結合を変化させることができる。これにより、バンドパスフィルタの通過帯域の帯域幅および中心周波数を可変にすることができる。
【００３４】
なお、ストリップ型共振器１２の形状は、ヘアピン形状に限定されず、直線のストリップ形状、コの字型等、任意のストリップ形状をとることができる。また、３以上のストリップ型共振器が配置される場合も、各共振器の間に、容量結合用の微細な薄膜キャパシタが挿入される。このときも、隣接する共振器の開放端にインターデジタルキャパシタがそれぞれ形成されて、これらのインターデジタルキャパシタの間に、容量結合用の薄膜キャパシタが直列接続されるのが望ましい。
【００３５】
最後に以上の記載に対して、以下の付記を記載する。
（付記１）
２以上の共振器と、
前記共振器と同一基板上に形成され、互いに隣接する共振器の間に設けられる可変容量結合部と、
を有することを特徴とするチューナブルフィルタ。
（付記２）
前記可変容量結合部は、直流電源に接続されていることを特徴とする付記１に記載のチューナブルフィルタ。
（付記３）
前記可変容量結合部は、前記互いに隣接する共振器の開放端に設けられる容量結合素子で構成されることを特徴とする付記１又は２に記載のチューナブルフィルタ。
（付記４）
前記可変容量結合部は、薄膜誘電体を用いた容量結合素子と、前記チューナブルフィルタ全体のキャパシタンスを一定に保つ補助キャパシタとを含むことを特徴とする付記１又は２に記載のチューナブルフィルタ。
（付記５）
前記可変容量結合部は、前記互いに隣接する共振器の開放端にそれぞれ設けられるインターデジタルキャパシタと、これらのインターデジタルキャパシタの間に接続される薄膜キャパシタと、を含むことを特徴とする付記１又は２に記載のチューナブルフィルタ。
（付記６）
前記可変容量結合素子と前記直流電源の間に位置する交流成分除去フィルタ、
をさらに有することを特徴とする付記１に記載のチューナブルフィルタ。
（付記７）
前記薄膜キャパシタは、誘電体材料としてＳｒＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｂｉ1.5Ｚｎ1Ｎｂ1.5Ｏ7のいずれかを用いることを特徴とする付記１〜６のいずれかに記載のチューナブルフィルタ。
（付記８）
前記共振器は、ヘアピン共振器であることを特徴とする付記１〜７のいずれかに記載のチューナブルフィルタ。
（付記９）
前記共振器は、超伝導材料で形成されていることを特徴とする付記１〜８のいずれかに記載のチューナブルフィルタ。
（付記１０）
前記交流成分除去フィルタは、前記共振器および容量結合素子と同一平面上に位置することを特徴とする付記６〜９のいずれかに記載のチューナブルフィルタ。
（付記１１）
２以上の共振器パターンと、前記２以上の共振器パターンの間に位置する容量結合素子の電極パターンと、前記容量結合素子にバイアス電圧を印加するための配線パターンとを、同一基板上に同一プロセスで形成することを特徴とするチューナブルフィルタの作製方法。
（付記１２）
付記１〜１０のいずれかに記載のチューナブルフィルタの入出力フィーダが、同軸コネクタを介して外部に接続されるようにパッケージ内に収容されているチューナブルフィルタ。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態のチューナブルフィルタの構造を示す図である。
【図２】図１のチューナブルフィルタの実装例を示す図である。
【図３】図１のチューナブルフィルタに直流バイアス電圧を印加したときと、印加しないときのＳ１１特性とＳ２１特性をそれぞれ示すシミュレーショングラフである。
【図４】図１のチューナブルフィルタに直流バイアス電圧を印加したときと、印加しないときのＳ１１特性とＳ２１特性をそれぞれ示すシミュレーショングラフである。
【図５】図１のチューナブルフィルタで用いられる容量結合用の薄膜キャパシタの作製工程図である。
【符号の説明】
【００３７】
１０  チューナブルフィルタ
１１  ＭｇＯ誘電体ベース基板
１２  共振器
１３ａ、１３ｂ  信号入力フィーダおよび出力フィーダ
１４  バイアス印加用配線
１５、１６  櫛歯電極
２１  容量結合用の薄膜キャパシタ
２２  下部電極
２３  薄膜誘電体
２４  上部電極
２５ａ、２５ｂ  インターデジタルキャパシタ（補助キャパシタ）
３１  直流電源
３２  スタブ
４０  パッケージ
Ａ  可変容量結合部
５０  断熱真空容器
【図１】
2008252340.tif 000003
【図３】
2008252340.tif 000004
【図４】
2008252340.tif 000005
【図５】
2008252340.tif 000006
【図２】
2008252340.tif 000007