(57)【要約】【課題】  上層配線が半導体層に接続された薄膜トランジスタにおいて、コンタクトホール形成部の層間絶縁膜の厚さを薄くし、均一なコンタクトホールの形成を可能とする。【解決手段】  多結晶半導体層３を活性層とし、層間絶縁膜６に形成されたコンタクトホール７を介して配線が多結晶半導体層３に接続されている。多結晶半導体層３に接続される配線は、複層配線のうちの２層目以上の上層配線（第２配線８）である。コンタクトホール７に対応する位置に所定の厚さを有する下地パターン１０が形成され、この下地パターン１０上に多結晶半導体層３の第２配線８との接続部分（ソース領域３ａ及びドレイン領域３ｂ）が形成されている。【選択図】  図１
2008205333.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を活性層とし、層間絶縁膜に形成されたコンタクトホールを介して配線が前記半導体層に接続されてなる薄膜トランジスタであって、
前記半導体層に接続される配線が複層配線のうちの２層目以上の上層配線であり、
前記コンタクトホールに対応する位置に所定の厚さを有する下地パターンが形成され、この下地パターン上に前記半導体層の前記上層配線との接続部分が形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記層間絶縁膜の少なくとも一部が平坦化材料により形成されていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記下地パターンが導電材料により形成されており、下地パターン上に前記半導体層が直接接する形で形成されていることを特徴とする請求項１または２記載の薄膜トランジスタ。
【請求項４】
前記下地パターン上にアンダーコート層を介して前記半導体層が形成されていることを特徴とする請求項１または２記載の薄膜トランジスタ。
【請求項５】
半導体層を活性層とし、層間絶縁膜に形成されたコンタクトホールを介して複層配線のうちの２層目以上の上層配線が前記半導体層に接続されてなる薄膜トランジスタの製造方法であって、
基板上のコンタクトホールに対応する位置に所定の厚さを有する下地パターンを形成する工程と、
前記下地パターン上に上層配線との接続部分が重なるように半導体層を形成する工程と、
前記半導体層を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールを介して半導体層と接続される上層配線を形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法に関するものであり、特に、複層配線のうちの上層配線がコンタクトホールを介して半導体層に接続されてなる薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリックス型液晶表示素子においては、１画素の液晶を駆動するのに１つの薄膜トランジスタが必要であり、多結晶シリコン（ポリシリコン）をチャンネル層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。プロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
【０００３】
多結晶シリコン膜を用いた液晶表示パネルの製造においては、前記の通りドライバー回路や電源回路等、駆動回路を構成する薄膜トランジスタを基板上に作り込むことが行われており、例えば外付け集積回路（ＩＣ）として設置していた駆動回路についても、液晶表示パネルの額縁領域に作り込むようになってきている。
【０００４】
この場合、液晶表示パネルの周囲に配線形成等のために必要となる額縁領域の狭小化が大きな課題となる。液晶トランジスタアレイにおいて回路内蔵を行おうとすると、薄膜トランジスタ個数及び配線数が大きくなるため、前記額縁領域の幅を大きくせざるを得ない。従来のように信号線を１層構造の配線で形成した場合、配線を平行にレイアウトするしかなく、配線の占める面積が大きくなり、額縁領域を縮小することは難しい。額縁領域の狭小化を実現するためには、例えば配線を微細化することが考えられるが、配線を微細化すると配線抵抗の増加が問題になるおそれがある。
【０００５】
そこで、配線を多層化（２層化）することが検討されている（例えば、特許文献１等を参照）。特許文献１には、表示部と額縁部を有するアレイ基板を備え、前記表示部は、複数の配線と、前記配線と接続された複数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回路を備え、前記配線は、第１配線材料によって形成された第１配線層と、第１配線層上に形成された第２配線層とを備える画像表示装置が開示されている。特許文献１記載の発明では、配線を第１配線層と第２配線層とから構成するとともに、これら配線層において微細化に適した材料及び低抵抗な材料を役割に応じて使い分けることで、狭額縁化を実現している。
【特許文献１】特開２００２−２９７０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、配線を半導体層と接続する場合、層間絶縁膜にコンタクトホールを形成し、ここに配線を形成することで半導体層との接続を図るのが一般的である。多層配線のうちの上層配線を接続する場合も同様であるが、この場合には、下層配線と半導体層を接続する場合や配線間の接続を行う場合に比べて層間絶縁膜の厚さが厚くなり、均一なコンタクトホールの形成が困難であるという問題がある。下層配線と半導体層の接続と上層配線と半導体層の接続が混在した場合、層間絶縁膜の膜厚差が大きくなり、これが原因で均一なコンタクトホールの形成が困難になる。その結果、例えばコンタクトホールの底部に層間絶縁膜が残存すると、接続不良の原因となる。
【０００７】
本発明は、前述の従来の実情に鑑みて提案されたものであり、上層配線を半導体層に接続する場合にもコンタクトホール形成部の層間絶縁膜の厚さを薄くすることができ、均一なコンタクトホールの形成が可能で、接続不良等が発生することのない薄膜トランジスタを提供することを目的とし、さらにはその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前述の目的を達成するために、本発明の薄膜トランジスタは、半導体層を活性層とし、層間絶縁膜に形成されたコンタクトホールを介して配線が前記半導体層に接続されてなる薄膜トランジスタであって、前記半導体層に接続される配線が複層配線のうちの２層目以上の上層配線であり、前記コンタクトホールに対応する位置に所定の厚さを有する下地パターンが形成され、この下地パターン上に前記半導体層の前記上層配線との接続部分が形成されていることを特徴とする。
【０００９】
また、本発明の薄膜トランジスタの製造方法は、半導体層を活性層とし、層間絶縁膜に形成されたコンタクトホールを介して複層配線のうちの２層目以上の上層配線が前記半導体層に接続されてなる薄膜トランジスタの製造方法であって、基板上のコンタクトホールに対応する位置に所定の厚さを有する下地パターンを形成する工程と、前記下地パターン上に上層配線との接続部分が重なるように半導体層を形成する工程と、前記半導体層を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して半導体層と接続される上層配線を形成する工程とを有することを特徴とする。
【００１０】
本発明においては、下地パターンによって半導体層の上層配線との接続部分が底上げされた形になっており、その結果、半導体層の上層配線との接続部分上に形成される層間絶縁膜の厚さが周囲に比べて薄くなる。層間絶縁膜の厚さが薄くなれば、コンタクトホールの形成が容易になる。また、例えば最下層である第１配線と半導体層とが接続される薄膜トランジスタと、その上の第２配線（上層配線）と半導体層とが接続される薄膜トランジスタとが混在する場合に、層間絶縁膜の膜厚差が小さくなるので、コンタクトホールを同時形成した場合にも均一なコンタクトホールの形成が可能となる。第１配線と第２配線間を接続するコンタクトホールと、第２配線と半導体層間を接続するコンタクトホールについても同様のことが言える。
【発明の効果】
【００１１】
本発明によれば、上層配線と接続するためのコンタクトホール形成部の層間絶縁膜の厚さを薄くすることができ、下層配線と接続するためのコンタクトホール形成部や配線間における層間絶縁膜との膜厚差を緩和することができるので、これら各部のコンタクトホールを同時形成しても均一なコンタクトホールの形成が可能である。したがって、接続不良等が発生することのない信頼性の高い薄膜トランジスタを提供することが可能である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を適用した薄膜トランジスタ及びその製造方法の実施形態について、図面を参照して詳細に説明する。
【００１３】
（第１の実施形態）
本実施形態は、半導体層を底上げするための下地パターンが導電材料により形成されており、下地パターン上に前記半導体層が直接接する形で形成された実施形態である。
【００１４】
本実施形態の薄膜トランジスタは、図１に示すように、ガラス基板１上にアンダーコート層２を介して多結晶半導体層（ポリシリコン層）３を形成し、当該多結晶半導体層３を活性層（チャンネル層）として利用してなるものである。
【００１５】
前記アンダーコート層２上に形成される多結晶半導体層３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層３は、エッチングにより島状に素子分離されている。また、前記多結晶半導体層３には、不純物注入によりソース領域３ａ及びドレイン領域３ｂ、さらには必要に応じてＬＤＤ領域（低濃度不純物拡散領域）が形成されている。
【００１６】
一方、前記多結晶半導体層３上には、ゲート絶縁膜４を介してゲート電極５が所定の線幅で形成されている。前記ゲート絶縁膜４は、前記ゲート電極５と多結晶半導体層３の間に介在する形で形成されており、また、多結晶半導体層３はゲート絶縁膜４で覆われる形になっている。
【００１７】
前記ゲート絶縁膜４及びゲート電極５は、さらに層間絶縁膜６によって覆われており、この層間絶縁膜６に形成されたコンタクトホール７を介して第２配線８が多結晶半導体層３（ソース領域３ａ及びドレイン領域３ｂ）に接続されている。本実施形態においては、前記第２配線８は、複数配線のうちの下から２層目の配線であり、上層配線に該当する。第２配線８の表面は、保護膜９により覆われている。
【００１８】
第２配線８を多結晶半導体層３のソース領域３ａ、ドレイン領域３ｂと接続する場合、層間絶縁膜６にコンタクトホール７を形成する必要があるが、第２配線８と多結晶半導体層３の間の層間絶縁膜６は、第１配線を形成するための第１層間絶縁膜６ａと、第１配線上に第２配線８を形成するための第２層間絶縁膜６ｂとから構成されている。
【００１９】
したがって、何らかの対策を施さないと、図２（ａ）に模式的に示すように、前記コンタクトホール７を形成する部分における層間絶縁膜６全体の厚さＬ１が厚くなり、コンタクトホール７を他のコンタクトホール（例えば第１配線と多結晶半導体層３間のコンタクトホールや、第１配線と第２配線８間のコンタクトホール等）と同時に均一に形成することは難しい。例えば、第１配線と多結晶半導体層３間の第１層間絶縁膜６ａの膜厚Ｌ２や、第１配線と第２配線８間の第２層間絶縁膜６ｂの膜厚Ｌ３に比べ、コンタクトホール７が形成される層間絶縁膜６全体の厚さＬ１は２倍近いからである。
【００２０】
そこで、本実施形態においては、多結晶半導体層３のコンタクトホール７形成部、すなわちソース領域３ａ及びドレイン領域３ｂに対応して下地パターン１０を形成し、この部分を底上げし、他の部分に比べて高さを高くしている。本実施形態の場合、多結晶半導体層３と直接接する形で下地パターン１０を形成し、また導電材料により下地パターン１０を形成している。
【００２１】
このような下地パターン１０を形成した場合、図２（ｂ）に模式的に示すように、コンタクトホール７形成部の層間絶縁膜６の厚さＬ４が先の厚さＬ１に比べて薄くなり、膜厚差が緩和される。その結果、第１配線と多結晶半導体層３間のコンタクトホールや、第１配線と第２配線８間のコンタクトホール等と同時にコンタクトホール７を形成した場合にも、均一なコンタクトホール形成が可能となり、例えばエッチング不足による接続不良等が発生することはない。
【００２２】
なお、前記のように層間絶縁膜６の膜厚差を緩和するためには、第２層間絶縁膜６ｂを平坦化材料で形成することが好ましい。第２層間絶縁膜６ｂを平坦化材料で形成すれば、段差を平坦化する形で第２層間絶縁膜６ｂが形成され、段差部上（下地パターン１０上）に形成される第２層間絶縁膜６ｂの膜厚が相対的に薄くなる。平坦化材料からなる第２層間絶縁膜６ｂとしては、塗布膜、流動性ＣＶＤ膜、リフロー膜等を挙げることができる。
【００２３】
前述の通り、下地パターン１０の形成は、コンタクトホール７の均一な形成に有効であるが、本実施形態の場合、下地パターン１０が導電材料により形成されているので、電気的な接続の信頼性も十分に確保することが可能である。通常、コンタクトホール７の形成による接続では、第２配線８と多結晶半導体層３との接続は、底面コンタクトによる接続（第２配線８の底面と多結晶半導体層３の上面が接触することによる接続）か、あるいは側壁コンタクト（第２配線８の外周面がコンタクトホール７の側壁に臨む多結晶半導体層３と接触することによる接続）である。コンタクトホール７が多結晶半導体層３を貫通する形で形成された場合、後者の接続形態となり、接触面積が小さいが故に接続抵抗が大きくなるおそれがある。接続抵抗等を考えた場合、コンタクトホール７を多結晶半導体層３の中途位置まで形成するのが好ましいが、多結晶半導体層３の厚さが極めて薄いことから、このような状態にエッチングを制御することは難しい。
【００２４】
これに対して、下地パターン１０を導電材料により形成しておけば、コンタクトホール７をオーバーエッチングにより形成した場合にも、十分な接触が確保され、接続抵抗の増加を防ぐことができる。すなわち、コンタクトホール７が多結晶半導体層３を貫通する形で形成された場合であっても、第２配線８は前記側壁コンタクトに加えて下地パターン１０とも接触する。下地パターン１０は導電材料により形成されており、また多結晶半導体層３と直接接して形成されているので、第２配線８が十分な接触面積をもって多結晶半導体層３と接触しているのと等価であり、十分な導電性が確保される。
【００２５】
次に、前述の構造を有する薄膜トランジスタの製造方法について説明する。
【００２６】
図３は、図１に示す薄膜トランジスタの製造プロセスを工程順に従って示す図面である。図１に示す薄膜トランジスタを作製するには、先ず、ガラス基板１上にアンダーコート層２を形成し、図３（ａ）に示すように、アンダーコート層２上に下地材料層１１を形成する。本実施形態の場合、下地材料層１１を導電材料により形成する。また、下地材料層１１の厚さによって下地パターン１０の高さが決まるので、層間絶縁膜６の厚さ等を考慮して適宜その厚さを設定すればよい。
【００２７】
次に、図３（ｂ）に示すように、下地材料層１１を所定のパターンでエッチングして下地パターン１０を形成する。下地パターン１０は、多結晶半導体層３のコンタクトホール７形成部に対応する位置に形成する。
【００２８】
下地パターン１０の形成の後、通常のプロセスにしたがって多結晶半導体層３等を形成する。前記多結晶半導体層３は、例えばＣＶＤ等の手法によりアモルファスシリコン膜を形成し、これをレーザアニール等の手法によって多結晶化することにより形成する。多結晶半導体層３は、図３（ｃ）に示すように、薄膜トランジスタの配列に応じてエッチングし、島状に分離する。
【００２９】
多結晶半導体層３を島状に分離した後、図３（ｄ）に示すように、これら多結晶半導体層３を覆って、ゲート絶縁膜４及び金属膜を全面に成膜する。なお、前記金属膜はゲート電極に対応するものである。次に、金属膜をエッチングしてゲート電極５を形成する。ここで、金属膜は、ゲート電極５のパターン形状に対応したレジストをマスクとしてエッチングする。前記ゲート絶縁膜４のエッチングの後、多結晶半導体層３に対してゲート電極５をマスクとして不純物注入を行い、ソース領域３ａ及びドレイン領域３ｂ、さらにはＬＤＤ領域（低濃度不純物拡散領域）を形成する。
【００３０】
次に、図３（ｅ）に示すように、第１層間絶縁膜６ａを全面に形成し、さらに第１配線（図示は省略する。）を形成した後、第２層間絶縁膜６ｂを形成する。第１層間絶縁膜６ａは、例えばシリコン酸化物やシリコン窒化物をＣＶＤ等の手法により成膜すればよい。第１配線は、金属膜を全面に成膜した後、フォトリソ技術によりパターニング形成する。第２層間絶縁膜６ｂは、平坦化材料により形成することが好ましい。例えば塗布膜や流動性ＣＶＤ膜、リフロー膜等を第２層間絶縁膜６ｂとして形成すればよい。第２層間絶縁膜６ｂを平坦化材料で形成することにより、段差を埋める形で第２層間絶縁膜６ｂが形成され、段差上（下地パターン１０上）に形成される第２層間絶縁膜６ｂの膜厚を薄くすることができる。
【００３１】
以上により層間絶縁膜６（第１層間絶縁膜６ａ及び第２層間絶縁膜６ｂ）を形成した後、図３（ｆ）に示すように、層間絶縁膜６にコンタクトホール７を形成し、第２層間絶縁膜６ｂ上に形成される第２配線８と多結晶半導体層３（ソース領域３ａ及びドレイン領域３ｂ）との電気的な接続を図る。コンタクトホール７の形成は、フォトリソ技術によるレジストパターンの形成、及びこれをマスクとするエッチングにより行う。
【００３２】
コンタクトホール７の形成の後、図３（ｇ）に示すように、第２配線８を形成し、多結晶半導体層３との接続を図る。コンタクトホール７を均一に形成することができ、エッチング残り等が発生することがないので、信頼性の高い接続状態を実現することが可能である。さらに、保護膜９を成膜して薄膜トランジスタを完成する。
【００３３】
前述の薄膜トランジスタは、液晶表示装置等の表示装置における駆動トランジスタ等として用いることが可能である。例えば、液晶表示装置においては、額縁領域の狭小化が大きな課題となっており、多層配線化が検討されている。多層配線化された液晶表示装置において、本発明の薄膜トランジスタ構造を採用することにより、信頼性の高い接続状態を維持することができ、額縁領域の狭小化を進める上で有効である。
【００３４】
以下、本発明が適用される液晶表示装置の一例について説明すると、液晶表示装置は、図４に示すように、アレイ基板２２と対向基板２３により構成される液晶表示パネル２１を備え、これらアレイ基板２２と対向基板２３の間の液晶層をアレイ基板２２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
【００３５】
ここで、表示領域Ｈにおいては、アレイ基板２２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
【００３６】
一方、アレイ基板２２の周辺領域（液晶表示パネル２１の額縁領域）には、アレイ基板２２に配列形成される信号線に駆動信号を供給する信号線駆動回路２４や、走査線に駆動信号を供給する走査線駆動回路２５等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される複数配線等から構成されているが、前記薄膜トランジスタとして前述の構造の薄膜トランジスタを採用することにより、信頼性の高い液晶表示装置を実現することができる。
【００３７】
（第２の実施形態）
本実施形態では、下地パターン１０上にアンダーコート層２を介して多結晶半導体層３が形成されている。その他の構成は先の第１の実施形態と同様である。
【００３８】
図５は本実施形態の薄膜トランジスタの構造を示すものであり、図６はコンタクトホール形成部を拡大して示す模式図である。本実施形態の場合、ガラス基板１上に直接下地パターン１０が形成されており、その上にアンダーコート層２を介して多結晶半導体層３が形成されている。
【００３９】
本実施形態の薄膜トランジスタでは、下地パターン１０と多結晶半導体層３の間に絶縁膜であるアンダーコート層２が存在するので、第２配線８と多結晶半導体層３の接続は側壁コンタクトが前提となる。したがって、下地パターン１０は、導電材料である必要はなく、厚さ（高さ）が確保でき、熱履歴に耐え得る材料であれば如何なる材料により形成してもよい。ただし、例えば下地パターン１０をＳｉ材料により形成した場合には、エッチング時の選択比が小さく加工マージンが狭くなるという問題が生ずるおそれがある。このような観点から、下地パターン１０の材料として、ＴｉやＭｏ、Ｗ等が好ましい。ＴｉやＭｏ、Ｗ等の方がＳｉ系材料に比べてエッチング時の選択比が大きく、加工マージンが広いという利点がある。
【００４０】
本実施形態の薄膜トランジスタにおいても、下地パターン１０を形成し、その上に多結晶半導体層３のコンタクトホール形成部を形成しているので、均一なコンタクトホール形成が可能であり、例えばエッチング不足による接続不良等が発生することはない。
【図面の簡単な説明】
【００４１】
【図１】第１の実施形態の薄膜トランジスタの構造を示す概略断面図である。
【図２】（ａ）は下地パターンが存在しない薄膜トランジスタのコンタクトホール近傍を拡大して示す模式図であり、（ｂ）は下地パターンが存在する薄膜トランジスタのコンタクトホール近傍を拡大して示す模式図である。
【図３】第１の実施形態の薄膜トランジスタの製造プロセスを示す概略断面図であり、（ａ）は下地材料層形成工程、（ｂ）は下地パターン形成工程、（ｃ）は多結晶半導体層形成工程、（ｄ）はゲート絶縁電極形成工程、（ｅ）は層間絶縁膜形成工程、（ｆ）はコンタクトホール形成工程、（ｇ）は第２配線形成工程を示す。
【図４】液晶表示パネルの概略構成を示す斜視図である。
【図５】第２の実施形態の薄膜トランジスタの構造を示す概略断面図である。
【図６】第２の実施形態の薄膜トランジスタのコンタクトホール近傍を拡大して示す模式図である。
【符号の説明】
【００４２】
１  ガラス基板、２  アンダーコート層、３  多結晶半導体層、３ａ  ソース領域、３ｂ  ドレイン領域、４  ゲート絶縁膜、５  ゲート電極、６  層間絶縁膜、６ａ  第１層間絶縁膜、６ｂ  第２層間絶縁膜、７  コンタクトホール、８  第２配線、９  保護膜、１０  下地パターン、２１  液晶表示パネル、２２  アレイ基板、２３  対向基板、２４  信号線駆動回路、２５  走査線駆動回路
【図１】
2008205333.tif 000003
【図２】
2008205333.tif 000004
【図３】
2008205333.tif 000005
【図４】
2008205333.tif 000006
【図５】
2008205333.tif 000007
【図６】
2008205333.tif 000008