(57)【要約】【課題】単一の演算増幅器を用いつつも、良好な伝送特性を有する多重帰還型３次ローパスフィルタを提供する。【解決手段】多重帰還型ローパスフィルタ１は、演算増幅器１１と、入力端子１０と節点Ｎ１間に接続された抵抗素子１５と、節点Ｎ１と節点Ｎ２間に接続された抵抗素子１７と、節点Ｎ２と反転入力端子（−）間に接続された抵抗素子１９と、節点Ｎ１に接続されたキャパシタ１６と、節点Ｎ２に接続されたキャパシタ１８と、反転入力端子（−）に接続されたキャパシタ１２と、節点Ｎ２に接続された抵抗素子１３と、節点Ｎ１に接続された抵抗素子１４と、を備える。【選択図】図２
2008252213.tif 000002
【特許請求の範囲】
【請求項１】
入力端子への入力信号をフィルタリングする多重帰還型ローパスフィルタであって、
基準電位に維持された非反転入力端子を有する演算増幅器と、
前記入力端子と第１節点との間に接続された第１抵抗素子と、
前記第１節点と第２節点との間に接続された第２抵抗素子と、
前記第２節点と前記演算増幅器の反転入力端子との間に接続された第３抵抗素子と、
一端に基準電位が与えられ且つ他端が前記第１節点に接続された第１キャパシタと、
一端に基準電位が与えられ且つ他端が前記第２節点に接続された第２キャパシタと、
前記演算増幅器の出力端子から前記反転入力端子までの第１の帰還経路において前記反転入力端子に接続された第３キャパシタと、
前記演算増幅器の出力端子から前記第２節点までの第２の帰還経路において前記第２節点に接続された第４抵抗素子と、
前記演算増幅器の出力端子から前記第１節点までの第３の帰還経路において前記第１節点に接続された第５抵抗素子と、
を備えることを特徴とする多重帰還型ローパスフィルタ。
【請求項２】
請求項１記載の多重帰還型ローパスフィルタであって、前記第４抵抗素子の抵抗値が前記第５抵抗素子の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項３】
請求項１または２記載の多重帰還型ローパスフィルタであって、前記第１抵抗素子と前記第５抵抗素子とを並列接続したときに得られる合成抵抗値が前記第２抵抗素子の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項４】
請求項１から３のうちのいずれか１項に記載の多重帰還型ローパスフィルタであって、前記第２抵抗素子と前記第５抵抗素子とを並列接続したときに得られる合成抵抗値が前記第３抵抗素子の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項５】
請求項１から４のうちのいずれか１項に記載の多重帰還型ローパスフィルタであって、バターワース特性を有することを特徴とする多重帰還型ローパスフィルタ。
【請求項６】
第１入力端子および第２入力端子を有する多重帰還型ローパスフィルタであって、
反転入力端子および非反転入力端子を有する演算増幅器と、
前記第１入力端子と第１節点との間に接続された第１抵抗素子と、
前記第１節点と第２節点との間に接続された第２抵抗素子と、
前記第２節点と前記反転入力端子との間に接続された第３抵抗素子と、
前記第１節点と第３節点との間に接続された第１キャパシタと、
前記第２節点と第４節点との間に接続された第２キャパシタと、
前記演算増幅器の出力端子から前記反転入力端子までの第１の帰還経路において前記反転入力端子に接続された第３キャパシタと、
前記演算増幅器の出力端子から前記第２節点までの第２の帰還経路において前記第２節点に接続された第４抵抗素子と、
前記演算増幅器の出力端子から前記第１節点までの第３の帰還経路において前記第１節点に接続された第５抵抗素子と、
前記第２入力端子と前記第３節点との間に接続された第６抵抗素子と、
前記第３節点と前記第４節点との間に接続された第７抵抗素子と、
前記第４節点と前記非反転入力端子との間に接続された第８抵抗素子と、
一端に基準電位が与えられ且つ他端が前記第３節点に接続された第９抵抗素子と、
一端に基準電位が与えられ且つ他端が前記第４節点に接続された第１０抵抗素子と、
前記非反転入力端子に接続された第４キャパシタと、
を備えることを特徴とする多重帰還型ローパスフィルタ。
【請求項７】
請求項６記載の多重帰還型ローパスフィルタであって、前記第４抵抗素子の抵抗値が前記第５抵抗素子の抵抗値に等しく、前記第５抵抗素子の抵抗値が前記第９抵抗素子の抵抗値に等しく、且つ、前記第９抵抗値の抵抗値が前記第１０抵抗値の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項８】
請求項６または７記載の多重帰還型ローパスフィルタであって、前記第１抵抗素子と前記第５抵抗素子とを並列接続したときの合成抵抗値が前記第２抵抗素子の抵抗値に等しく、且つ、前記第１抵抗素子の抵抗値が前記第６抵抗値の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項９】
請求項６から８のうちのいずれか１項に記載の多重帰還型ローパスフィルタであって、前記第２抵抗素子と前記第５抵抗素子とを並列接続したときに得られる合成抵抗値が前記第３抵抗素子の抵抗値に等しく、且つ、前記第２抵抗値の抵抗値が前記第７抵抗素子の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項１０】
請求項６から９のうちのいずれか１項に記載の多重帰還型ローパスフィルタであって、前記第３抵抗素子の抵抗値が前記第８抵抗素子の抵抗値に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項１１】
請求項６から１０のうちのいずれか１項に記載の多重帰還型ローパスフィルタであって、前記第４キャパシタの静電容量が前記第３キャパシタの静電容量に等しいことを特徴とする多重帰還型ローパスフィルタ。
【請求項１２】
請求項６から１１のうちのいずれか１項に記載の多重帰還型ローパスフィルタであって、バターワース特性を有することを特徴とする多重帰還型ローパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器などの能動素子を用いた多重帰還型ローパスフィルタに関し、特に３次の多重帰還型ローパスフィルタに関する。
【背景技術】
【０００２】
多重帰還型のローパスフィルタでは、当該ローパスフィルタの出力を入力側に負帰還させる複数の経路が存在する。能動素子である演算増幅器を使用するフィルタはアクティブフィルタと呼ばれており、多重帰還型ローパスフィルタの多くはアクティブフィルタとして構成されている。２次の伝達関数を持つ多重帰還型ローパスフィルタについては、たとえば非特許文献１（アナログ・デバイゼズ社，「ＯＰアンプ大全第３巻  ＯＰアンプによるフィルタ回路の設計」ＣＱ出版社）などの多数の文献に記載されているが、３次の伝達関数を持つ多重帰還型ローパスフィルタ（以下「多重帰還型３次ローパスフィルタ」と呼ぶ。）については、あまり知られていない。
【非特許文献１】アナログ・デバイゼズ社，「ＯＰアンプ大全第３巻  ＯＰアンプによるフィルタ回路の設計」，ＣＱ出版社（ISBN:4-7898-3613-4）。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
多重帰還型３次ローパスフィルタは、たとえば、２次のローパスアクティブフィルタと１次のローパスアクティブフィルタとを縦続接続することで容易に構成できる。図１は、この種の多重帰還型３次ローパスフィルタ１００の等価回路の一例を示す図である。図１に示されるように多重帰還型３次ローパスフィルタ１００は、第１演算増幅器１１１を用いる多重帰還型２次ローパスフィルタ１０１と、第２演算増幅器１２０を用いる単帰還型１次ローパスフィルタ１０２とを縦続接続することで構成されている。前段の２次ローパスフィルタ１０１では、第１演算増幅器１１１の非反転入力端子（＋）は接地されており、入力端子１１０と第１演算増幅器１１１の反転入力端子（−）との間に抵抗素子１１４，１１６が直列接続されている。これら抵抗素子１１４，１１６間の節点Ｎ１にはキャパシタ１１５が接続されている。また、第１演算増幅器１１１の出力は、抵抗素子１１３を介して入力側の節点Ｎ１に帰還されるとともに、キャパシタ１１２を介して入力側の抵抗素子１１６と非反転入力端子（−）との間の節点Ｎ２に帰還されている。後段の１次ローパスフィルタ１０２では、第１演算増幅器１１１の出力端子と第２演算増幅器１２０の反転入力端子（−）との間に抵抗素子１２３が接続され、第２演算増幅器１２０の非反転入力端子（＋）は接地されている。また、第２演算増幅器１２０の出力端子１２４と反転入力端子（−）との間に抵抗素子１２２とキャパシタ１２１とが並列接続されている。
【０００４】
図１に示した３次ローパスフィルタ１００には、２個の演算増幅器１１１，１２０を使用しているが故にフィルタの伝送特性の劣化が大きいという問題がある。すなわち、一般に演算増幅器には、１）電源電圧による出力電圧の制限、２）雑音電圧の発生、３）利得の非線形性による高調波歪みの発生、という好ましくない性質があるので、アクティブフィルタに使用される演算増幅器の個数が増えるほどに伝送特性の劣化が大きくなる。特に、高忠実度再生を目的とするオーディオ回路に使用されるローパスフィルタには、演算増幅器の個数を最小限に留めることが重要な設計目標である。
【０００５】
しかしながら、単一の演算増幅器を用いる多重帰還型３次ローパスフィルタの構成には多数のバリエーションがあり得、良好且つ所望の伝送特性を有するフィルタ回路を設計することは難しい。単一の演算増幅器を用いつつも、所望の伝達関数を有し、しかも安定した直流利得を有する多重帰還型３次ローパスフィルタを設計することは難しかった。
【０００６】
上記に鑑みて本発明の主な目的は、単一の演算増幅器を用いつつも、良好な伝送特性を有する多重帰還型３次ローパスフィルタを提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく、請求項１記載の発明は、入力端子への入力信号をフィルタリングする多重帰還型ローパスフィルタであって、基準電位に維持された非反転入力端子を有する演算増幅器と、前記入力端子と第１節点との間に接続された第１抵抗素子と、前記第１節点と第２節点との間に接続された第２抵抗素子と、前記第２節点と前記演算増幅器の反転入力端子との間に接続された第３抵抗素子と、一端に基準電位が与えられ且つ他端が前記第１節点に接続された第１キャパシタと、一端に基準電位が与えられ且つ他端が前記第２節点に接続された第２キャパシタと、前記演算増幅器の出力端子から前記反転入力端子までの第１の帰還経路において前記反転入力端子に接続された第３キャパシタと、前記演算増幅器の出力端子から前記第２節点までの第２の帰還経路において前記第２節点に接続された第４抵抗素子と、前記演算増幅器の出力端子から前記第１節点までの第３の帰還経路において前記第１節点に接続された第５抵抗素子と、を備えることを特徴とする。
【０００８】
請求項６記載の発明は、第１入力端子および第２入力端子を有する多重帰還型ローパスフィルタであって、反転入力端子および非反転入力端子を有する演算増幅器と、前記第１入力端子と第１節点との間に接続された第１抵抗素子と、前記第１節点と第２節点との間に接続された第２抵抗素子と、前記第２節点と前記反転入力端子との間に接続された第３抵抗素子と、前記第１節点と第３節点との間に接続された第１キャパシタと、前記第２節点と第４節点との間に接続された第２キャパシタと、前記演算増幅器の出力端子から前記反転入力端子までの第１の帰還経路において前記反転入力端子に接続された第３キャパシタと、前記演算増幅器の出力端子から前記第２節点までの第２の帰還経路において前記第２節点に接続された第４抵抗素子と、前記演算増幅器の出力端子から前記第１節点までの第３の帰還経路において前記第１節点に接続された第５抵抗素子と、前記第２入力端子と前記第３節点との間に接続された第６抵抗素子と、前記第３節点と前記第４節点との間に接続された第７抵抗素子と、前記第４節点と前記非反転入力端子との間に接続された第８抵抗素子と、一端に基準電位が与えられ且つ他端が前記第３節点に接続された第９抵抗素子と、一端に基準電位が与えられ且つ他端が前記第４節点に接続された第１０抵抗素子と、前記非反転入力端子に接続された第４キャパシタと、を備えることを特徴とする。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の種々の実施例について説明する。
【００１０】
図２は、本発明の第１実施例に係る多重帰還型３次アクティブローパスフィルタ１（以下、「３次アクティブフィルタ１」と呼ぶ。）の等価回路を示す図である。この３次アクティブフィルタ１は、単一の演算増幅器１１を有しており、入力端子１０への入力信号の高域成分を遮断または減衰させて当該入力信号の低域成分のみを出力端子２０から出力する伝送回路である。
【００１１】
演算増幅器１１の非反転入力端子（＋）には基準電位（接地電位）が印加されている。入力端子１０と演算増幅器１１の反転入力端子（−）との間には、抵抗値Ｒ1を持つ抵抗素子１５、抵抗値Ｒ3を持つ抵抗素子１７、および抵抗値Ｒ4を持つ抵抗素子１９が直列接続されている。抵抗素子１５と抵抗素子１７との間の接続点である節点Ｎ１には静電容量Ｃ1を持つキャパシタ１６が接続されており、このキャパシタ１６の一端に基準電位（接地電位）が印加され、その他端が節点Ｎ１に接続されている。また、抵抗素子１７と抵抗素子１９との間の接続点である節点Ｎ２には静電容量Ｃ2を持つキャパシタ１８が接続されており、このキャパシタ１８の一端に基準電位（接地電位）が印加され、その他端が節点Ｎ２に接続されている。よって、３次アクティブフィルタ１は、抵抗素子１５とキャパシタ１６とからなる１次ローパスフィルタと、抵抗素子１７とキャパシタ１８とからなる１次ローパスフィルタとを含む。
【００１２】
３次アクティブフィルタ１は、演算増幅器１１の出力を入力側に負帰還させる３つの帰還経路を有している。すなわち、演算増幅器１１の出力端子から反転入力端子（−）までの第１の帰還経路においては、静電容量Ｃ3を持つキャパシタ１２の一端が当該出力端子に接続され、その他端が反転入力端子（−）に接続されている。また、演算増幅器１１の出力端子から第２節点Ｎ２までの第２の帰還経路においては、抵抗値Ｒ5を持つ抵抗素子１３の一端が当該出力端子に接続され、その他端が第２節点Ｎ２に接続されている。さらに演算増幅器１１の出力端子から第１節点Ｎ１までの第３の帰還経路においては、抵抗値Ｒ2を持つ抵抗素子１４の一端が当該出力端子に接続され、その他端が第１節点Ｎ１に接続されている。
【００１３】
このような３次アクティブフィルタ１につき、ラプラス変換の変数ｓ＝ｊω（ここで、ｊは虚数単位、ωは角周波数）を用いて表現される伝達関数Ｔ（ｓ）を導出する。演算増幅器１１の入力インピーダンスが略無限大であり、演算増幅器１１のオープンループゲインも略無限大であるとする。また、図２に示されるように、入力端子１０の電位をＶ1、節点Ｎ１の電位をＶ2、節点Ｎ２の電位をＶ3、出力端子２０の電位をＶ4とする。このとき、節点Ｎ１に関し、次式（１−１）および（１−２）が成立する。
【００１４】
【数１】
2008252213.tif 000003
【００１５】
ここで、３次アクティブフィルタ１の所望の特性を得るために、抵抗素子１５と抵抗素子１４とを並列接続したときに得られる合成抵抗値が抵抗素子１７の抵抗値Ｒ3と等しいとの束縛条件を与える。このとき、次式（２）で与えられる束縛条件に対して、上式（１−２）は次式（１−３）に変形される。
【００１６】
【数２】
2008252213.tif 000004
【００１７】
さらに節点Ｎ２に関して、次式（３−１）および（３−２）が成立する。
【００１８】
【数３】
2008252213.tif 000005
【００１９】
ここで、３次アクティブフィルタ１の所望の特性を得るために、抵抗素子１３の抵抗値Ｒ5が抵抗素子１４の抵抗値Ｒ2に等しく、且つ、抵抗素子１４と抵抗素子１７とを並列接続したときに得られる合成抵抗値が抵抗素子１９の抵抗値Ｒ4に等しいとの束縛条件を与える。このとき、次式（４）および（５）で与えられる束縛条件に対して、上式（３−２）は次式（３−３）に変形される。
【００２０】
【数４】
2008252213.tif 000006
【００２１】
さらに、演算増幅器１１の反転入力端子（−）に関し、次式（６）が成立する。
【００２２】
【数５】
2008252213.tif 000007
【００２３】
上式（１−３），（３−３）および（６）からなる３元連立方程式を解くことによって、次式（７）の伝達関数Ｔ（ｓ）が与えられる。
【００２４】
【数６】
2008252213.tif 000008
【００２５】
角周波数ω＝０（すなわち、ｓ＝ｊω＝０）とすれば、上式（７）から直流電圧利得を求めることができる。すなわち、直流電圧利得Ｔ（ｓ＝０）は次式（８）で与えられる。
【００２６】
【数７】
2008252213.tif 000009
【００２７】
式（８）に基づいて、所要の直流電圧利得と抵抗値Ｒ1とに対する抵抗値Ｒ2を決定することができる。さらに上式（２）および（５）に基づいて、抵抗値Ｒ3，Ｒ4を決定することが可能である。
【００２８】
また、キャパシタ１６，１８，１２の静電容量Ｃ1，Ｃ2，Ｃ3から、３次アクティブフィルタ１の通過周波数帯域および遮断周波数帯域に関する特性を決定することができる。いま、３次アクティブフィルタ１の周波数特性が、通過域の振幅特性が平坦であり且つ遮断特性が緩やかなバターワース特性であるとする。３次アクティブフィルタ１の伝達関数Ｔ（ｓ）が正規化バターワース特性の振幅特性を持つ場合、その３次正規化伝達関数は一般に次式（９）で定義される。
【００２９】
【数８】
2008252213.tif 000010
【００３０】
遮断角周波数をωCで表現するとき、式（９）の分母の多項式（３次バターワース多項式）のｓ2の項、ｓの項および定数項それぞれを上式（７）と比較すれば、次式（１０），（１１）および（１２）を得ることができる。
【００３１】
【数９】
2008252213.tif 000011
【００３２】
静電容量Ｃ1を導出するために、Ｘ＝１／Ｃ1として変数Ｘを定義すれば、上式（１０），（１１）および（１２）から、次式（１３）のＸに関する３次方程式が導出される。
【００３３】
【数１０】
2008252213.tif 000012
【００３４】
式（１３）の実数解Ｘ＝Ｐを算出することができる。この実数解を用いて、次式（１４），（１５）および（１６）に示されるように静電容量Ｃ1，Ｃ2，Ｃ3を導出することができる。
【００３５】
【数１１】
2008252213.tif 000013
【００３６】
なお、バターワース特性以外の他の特性（たとえば、チェビシェフ特性あるいはベッセル特性）についても、当該他の特性の正規化伝達関数に基づいて静電容量Ｃ1，Ｃ2，Ｃ3を導出することが可能である。
【００３７】
上記の通り、図２に示した３次アクティブフィルタ１は、単一の演算増幅器１１を用いる多重帰還型ローパスフィルタでありながら、３次の減衰特性（−１８ｄＢ／ｏｃｔ）を得ることが可能である。また、信号品質の劣化を極力抑制することができる。このような３次アクティブフィルタ１は、あらゆるアナログ回路に適用することができる。特に、Ｄ／Ａ変換器を内蔵するオーディオ機器やビデオ機器において、これらオーディオ機器やビデオ機器の出力信号に含まれるノイズを、振幅特性および群遅延特性に実質的な影響を与えることなく減衰あるいは除去し得るフィルタとして３次アクティブフィルタ１を使用することが可能である。
【００３８】
次に、本発明の第２実施例に係る多重帰還型３次ローパスフィルタについて以下に説明する。図３は、第２実施例に係る多重帰還型アクティブローパスフィルタ２（以下、「３次アクティブフィルタ２」と呼ぶ。）の等価回路を示す図である。この３次アクティブフィルタ２は、第１実施例に係る３次アクティブフィルタ１（図２）と同様に単一の演算増幅器１１を有しており、第１入力端子１０Ａおよび第２入力端子１０Ｂへの差動入力信号の高域成分を遮断または減衰させて当該差動入力信号の低域成分のみを出力端子２０から出力する伝送回路であり、平衡−不平衡変換回路を構成している。
【００３９】
第１入力端子１０Ａと演算増幅器１１の反転入力端子（−）との間には、抵抗値Ｒ1を持つ抵抗素子１５、抵抗値Ｒ3を持つ抵抗素子１７、および抵抗値Ｒ4を持つ抵抗素子１９が直列接続されている。また、第２入力端子１０Ｂと演算増幅器１１の非反転入力端子（＋）との間には、抵抗値Ｒ1を持つ抵抗素子３１、抵抗値Ｒ3を持つ抵抗素子３３、および抵抗値Ｒ4を持つ抵抗素子３５が直列接続されている。また、演算増幅器１１の非反転入力端子（＋）には、静電容量Ｃ3を持つキャパシタ３６の一端が接続されており、このキャパシタ３６の他端には基準電位（接地電位）が印加されている。
【００４０】
３次アクティブフィルタ２は、上記第１実施例に係る３次アクティブフィルタ１と同様に、演算増幅器１１の出力を入力側に負帰還させる３つの帰還経路を有している。すなわち、演算増幅器１１の出力端子から反転入力端子（−）までの第１の帰還経路においては、静電容量Ｃ3を持つキャパシタ１２の一端が当該出力端子に接続され、その他端が反転入力端子（−）に接続されている。また、演算増幅器１１の出力端子から第２節点Ｎ２までの第２の帰還経路においては、抵抗値Ｒ5を持つ抵抗素子１３の一端が当該出力端子に接続され、その他端が第２節点Ｎ２に接続されている。さらに演算増幅器１１の出力端子から第１節点Ｎ１までの第３の帰還経路においては、抵抗値Ｒ2を持つ抵抗素子１４の一端が当該出力端子に接続され、その他端が第１節点Ｎ１に接続されている。
【００４１】
抵抗素子１５と抵抗素子１７との間の接続点である節点Ｎ１には静電容量Ｃ1を持つキャパシタ１６の一端が接続されており、このキャパシタ１６の他端は、抵抗素子３１と抵抗素子３３との間の接続点である節点Ｎ３に接続されている。また、抵抗素子１７と抵抗素子１９との間の接続点である節点Ｎ２には静電容量Ｃ2を持つキャパシタ１８の一端が接続されており、このキャパシタ１８の他端は、抵抗素子３３と抵抗素子３５との間の接続点である節点Ｎ４に接続されている。さらに、節点Ｎ３には抵抗素子３２の一端が接続され、この抵抗素子３２の他端には基準電位（接地電位）が印加されている。節点Ｎ４には抵抗素子３４の一端が接続され、この抵抗素子３４の他端には基準電位（接地電位）が印加されている。
【００４２】
このような３次アクティブフィルタ２につき、ラプラス変換の変数ｓ＝ｊωを用いて表現される伝達関数Ｋ（ｓ）を導出する。演算増幅器１１の入力インピーダンスが略無限大であり、演算増幅器１１のオープンループゲインも略無限大であるとする。また、図３に示されるように、第１入力端子１０Ａの電位をＶ1、第２入力端子１０Ｂの電位を−Ｖ1、節点Ｎ１の電位をＶ2、節点Ｎ２の電位をＶ3、節点Ｎ３の電位を−Ｖ2、節点Ｎ４の電位を−Ｖ3、出力端子２０の電位をＶ4とする。このとき、節点Ｎ１，Ｎ３に関し、次式（２４−１）および（２４−２）が成立する。
【００４３】
【数１２】
2008252213.tif 000014
【００４４】
上式（２４−１）および（２４−２）より、次式（２４−３）が導出される。
【００４５】
【数１３】
2008252213.tif 000015
【００４６】
第１実施例に係る３次アクティブフィルタ１と同様に上式（２）の束縛条件を適用すると、上式（２４−３）は次式（２４−４）に変形される。
【００４７】
【数１４】
2008252213.tif 000016
【００４８】
一方、節点Ｎ２，Ｎ４に関し、次式（２５−１）および（２５−２）が成立する。
【００４９】
【数１５】
2008252213.tif 000017
【００５０】
上式（２５−１）および（２５−２）より、次式（２５−３）が導出される。
【００５１】
【数１６】
2008252213.tif 000018
【００５２】
第１実施例に係る３次アクティブフィルタ１と同様に上式（５）の束縛条件を適用すると、上式（２５−３）は次式（２５−４）に変形される。
【００５３】
【数１７】
2008252213.tif 000019
【００５４】
さらに、反転入力端子（−）に関し、次式（２６−１）および（２６−２）が成立する。
【００５５】
【数１８】
2008252213.tif 000020
【００５６】
上式（２６−１）および（２６−２）より、次式（２６−３）が導出される。
【００５７】
【数１９】
2008252213.tif 000021
【００５８】
上式（２４−４），（２５−４）および（２６−３）からなる３元連立方程式を解くことによって、伝達関数Ｋ（ｓ）＝Ｖ４／Ｖ１が次式（２７）によって与えられる。
【００５９】
【数２０】
2008252213.tif 000022
【００６０】
角周波数ω＝０（すなわち、ｓ＝ｊω＝０）とすれば、上式（２７）から直流電圧利得を求めることができる。すなわち、直流電圧利得Ｋ（ｓ＝０）は次式（２８）で与えられる。
【００６１】
【数２１】
2008252213.tif 000023
【００６２】
よって、第２実施例に係る３次アクティブフィルタ２の直流電圧利得Ｋ（ｓ＝０）は、第１実施例に係る３次アクティブフィルタ１の直流電圧利得Ｔ（ｓ＝０）の２倍になる。また、上式（７）の静電容量Ｃ1を２Ｃ1に変換し、静電容量Ｃ2を２Ｃ2に変換することによって、上式（２７）が得られることが分かる。上記第１実施例の場合と同様に、静電容量Ｃ1，Ｃ2，Ｃ3から、３次アクティブフィルタ２の通過周波数帯域および遮断周波数帯域に関する特性を決定することができる。
【００６３】
上記の通り、第２実施例に係る３次アクティブフィルタ２は、第１実施例に係る３次アクティブフィルタ１と同様に、単一の演算増幅器１１を用いる多重帰還型ローパスフィルタでありながら、３次の減衰特性（−１８ｄＢ／ｏｃｔ）を得ることが可能である。また、信号品質の劣化を極力抑制することができる。第２実施例に係る３次アクティブフィルタ２は、さらに、差動出力信号源に対応した、平衡入力および不平衡出力が可能なフィルタを構成することができる。
【図面の簡単な説明】
【００６４】
【図１】多重帰還型３次ローパスフィルタの等価回路の一例を示す図である。
【図２】本発明の第１実施例に係る多重帰還型３次アクティブローパスフィルタの等価回路を示す図である。
【図３】本発明の第２実施例に係る多重帰還型３次アクティブローパスフィルタの等価回路を示す図である。
【符号の説明】
【００６５】
１，２  多重帰還型３次アクティブローパスフィルタ
１１  演算増幅器
１２，１６，１８，３６  キャパシタ
【図１】
2008252213.tif 000024
【図２】
2008252213.tif 000025
【図３】
2008252213.tif 000026