(57)【要約】【課題】負荷回路ごとにスイッチング電源を有する電子機器において、スイッチング電源における電力変換効率を向上させ、その構成部品の配置制限を少なくする。【解決手段】複数の負荷回路５ごとに設けられた各スイッチング電源をそれぞれ駆動するスイッチング駆動制御回路１ａ，１ｂ，１ｃと、主制御回路３からの情報によりスイッチング駆動制御回路１ａ，１ｂ，１ｃを制御する電源制御回路２との間で、所定の通信プロトコルを用いて制御情報をやり取りし、また主制御回路３と電源制御回路２との間でも所定の通信プロトコルを用いて制御情報をやり取りする。電源制御回路２は、各負荷回路５の動作状況に応じた制御情報を送信することで、各スイッチング駆動制御回路１ａ，１ｂ，１ｃの動作を制御することができる。【選択図】図１
2008067559.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング電源によりそれぞれ異なる負荷回路に電源が供給される電子機器において、
前記スイッチング電源に対する駆動信号を出力するスイッチング駆動回路と、外部回路と通信する第１の通信インタフェースと、前記第１の通信インタフェースを通じて受信した制御情報に応じて前記スイッチング電源の駆動を制御する制御回路とをそれぞれ備え、前記スイッチング電源ごとに個別に設けられた複数のスイッチング駆動制御回路と、
前記各スイッチング駆動制御回路と通信する第２の通信インタフェースを備え、前記負荷回路の動作状況に応じた前記制御情報を前記第２の通信インタフェースを通じて送信することで、前記各スイッチング駆動制御回路の動作を制御する電源制御部と、
を有することを特徴とする電子機器。
【請求項２】
前記スイッチング電源は、ハイサイドスイッチ素子およびローサイドスイッチ素子を有する同期整流方式のＤＣ／ＤＣコンバータであることを特徴とする請求項１記載の電子機器。
【請求項３】
前記スイッチング電源を構成する前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子と整流回路とを、対応する前記スイッチング駆動制御回路の近傍に外付けしたことを特徴とする請求項２記載の電子機器。
【請求項４】
前記スイッチング電源を構成する整流回路を、対応する前記スイッチング駆動制御回路の近傍に外付けし、当該スイッチング電源の前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子を当該スイッチング駆動制御回路に内蔵したことを特徴とする請求項２記載の電子機器。
【請求項５】
前記電源制御部は、前記負荷回路の動作状況に応じて対応する前記スイッチング電源のスイッチング周波数を個別に変更させることを特徴とする請求項２記載の電子機器。
【請求項６】
前記電源制御部は、いずれかの前記負荷回路が軽負荷状態となったとき、当該負荷回路に対応する前記スイッチング電源のスイッチング周波数を低下させるように制御することを特徴とする請求項５記載の電子機器。
【請求項７】
前記電源制御部は、前記負荷回路が軽負荷状態となったとき、当該負荷回路に対応する前記ＤＣ／ＤＣコンバータの前記ローサイドスイッチ素子を停止させることを特徴とする請求項２記載の電子機器。
【請求項８】
前記各スイッチング駆動制御回路は、対応する前記スイッチング電源における異常状態を検出する異常検出回路を備え、前記異常状態を検出した場合には、前記第１の通信インタフェースを通じて異常発生を前記電源制御部に対して通知し、
前記電源制御部は、前記スイッチング駆動回路から前記第２の通信インタフェースを通じて前記異常発生の通知を受けると、対応する前記負荷回路に対して異常発生時に適した処理を実行するように制御することを特徴とする請求項２記載の電子機器。
【請求項９】
前記電源制御部は、所定の前記スイッチング駆動回路から前記第２の通信インタフェースを通じて前記異常発生の通知を受けると、前記電子機器全体の動作を終了させるための終了制御処理を実行することを特徴とする請求項８記載の電子機器。
【請求項１０】
前記電源制御部は、前記スイッチング駆動回路から前記第２の通信インタフェースを通じて前記異常発生の通知を受けると、異常の発生を示すログ情報を不揮発性記録媒体に記録することを特徴とする請求項８記載の電子機器。
【請求項１１】
前記電子機器が、入力データを記録媒体に対して記録する記録装置を備えていた場合、前記電源制御部は、いずれかの前記スイッチング駆動回路から前記第２の通信インタフェースを通じて前記異常発生の通知を受けると、当該異常発生の通知を受けた時点までの記録すべきデータを保護するための処理を前記記録装置に実行させることを特徴とする請求項８記載の電子機器。
【請求項１２】
前記電源制御部は、
前記電子機器内の前記負荷回路の動作を統括的に制御する主制御回路と、
前記主制御回路との間で通信して、前記主制御回路による前記各負荷回路に対する制御状態に応じて、対応する前記スイッチング駆動制御回路の動作を制御する電源制御回路と、
を備えていることを特徴とする請求項１記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の負荷回路を有する電子機器に関し、特に、複数のスイッチング電源によりそれぞれ異なる負荷回路に電源が供給される電子機器に関する。
【背景技術】
【０００２】
民生用のデジタルビデオカメラなど、複数の負荷回路を有する電子機器においては、各負荷回路の使用電力が異なることから、多くのスイッチング電源が用いられている。一般的に、これらのスイッチング電源は、内蔵バッテリから電力が供給されるＤＣ／ＤＣコンバータとして構成されている。
【０００３】
従来、上記のようなＤＣ／ＤＣコンバータとして、同期整流方式のＤＣ／ＤＣコンバータが広く利用されている。これは、ハイサイドスイッチ素子とローサイドスイッチ素子の直列回路を有するもので、それらのスイッチ素子を同期を取りながら交互にオン（ＯＮ）／オフ（ＯＦＦ）することにより、電力変換を行う。また、このようなスイッチング電源は、回路基板上に実装されてパッケージ化された半導体装置として実用化されている（例えば、特許文献１および２参照）。
【特許文献１】特開２００６−２５５６７号公報（段落番号〔００３５〕〜〔００３６〕、図１）
【特許文献２】特開平１０−１４６０４７号公報（段落番号〔００１４〕〜〔００１７〕、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のようなスイッチング電源を備えた従来の電子機器においては、スイッチング電源におけるノイズの発生、電力変換効率の低下、構成部品の配置制限があり、また負荷電力の変更が難しく、設計自由度が低いという問題点がある。これは、以下の理由によるものである。
【０００５】
（１）ＩＣ（Integrated Circuit）化されたスイッチング電源の制御部はスイッチ素子の駆動回路を内蔵しており、配線上の駆動ラインの面積が大きく、これがノイズ源になっている。また、制御部とスイッチ素子とを必ずしも直近に配置できないため、スイッチ素子の駆動条件が悪い場合があり、これが原因で電力変換効率が低下し、同期整流方式のスイッチング電源ではハイサイドスイッチ素子とローサイドスイッチ素子が同時にオンしてしまう貫通問題がある。
【０００６】
（２）積層コイルとスイッチ素子とを複合したスイッチング電源では、積層コイルの直流抵抗、スイッチ素子の特性により電力変換効率が低下することがある。
（３）制御部にスイッチ素子を内蔵させたスイッチング電源では、スイッチ素子の特性によって、負荷回路のチャンネルごとにサポートできる出力電流の自由度が必ずしも高くならず、負荷電力の変更が難しい。また、制御部の直近に周辺部品を配置するという配置制限がある。
【０００７】
（４）スイッチ素子の駆動制御部がスイッチ素子を内蔵した構成のスイッチング電源では、負荷回路が軽負荷状態のときに電力変換効率が悪化してしまうことがある。
（５）スイッチング電源のスイッチング周波数が固定されているため、負荷回路のチャンネルごとに最適なスイッチング周波数にすることができず、高い電力変換効率が得られない。
【０００８】
（６）各負荷回路への出力のエラー状況をアラートする手段がないことから、データの記録処理時などにおいて、保護機能が作動したときに記録すべきデータを消失してしまうことがある。
【０００９】
本発明は、このような点に鑑みてなされたものであり、スイッチング電源における電力変換効率が向上し、その構成部品の配置制限が少なくされた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明では上記課題を解決するために、複数のスイッチング電源によりそれぞれ異なる負荷回路に電源が供給される電子機器において、前記スイッチング電源に対する駆動信号を出力するスイッチング駆動回路と、外部回路と通信する第１の通信インタフェースと、前記第１の通信インタフェースを通じて受信した制御情報に応じて前記スイッチング電源の駆動を制御する制御回路とをそれぞれ備え、前記スイッチング電源ごとに個別に設けられた複数のスイッチング駆動制御回路と、前記各スイッチング駆動制御回路と通信する第２の通信インタフェースを備え、前記負荷回路の動作状況に応じた前記制御情報を前記第２の通信インタフェースを通じて送信することで、前記各スイッチング駆動制御回路の動作を制御する電源制御部とを有することを特徴とする電子機器が提供される。
【００１１】
このような電子機器によれば、電源制御部からスイッチング電源ごとに個別に設けられたスイッチング駆動制御回路に対して、各負荷回路の動作に応じた制御情報が第１および第２の通信インタフェースを通じて送信される。このような構成により、電源制御部とスイッチング電源の駆動制御回路との間は、制御情報の送受信用の信号線で接続され、負荷回路の動作状況に応じて、その負荷回路に対応するスイッチング電源の動作が個別に制御される。
【発明の効果】
【００１２】
本発明の電子機器によれば、電源制御部からスイッチング電源ごとに個別に設けられたスイッチング駆動制御回路に対して、各負荷回路の動作に応じた制御情報を第１および第２の通信インタフェースを通じて送信する構成としたことで、負荷回路の動作状況に応じてその負荷回路に対応するスイッチング電源の動作を個別に容易に制御でき、スイッチング電源の電力変換効率が向上する。これとともに、電源制御部とスイッチング電源の駆動制御回路との間は、制御情報の送受信用の信号線で接続されればよくなるので、スイッチング電源におけるノイズの発生を抑制でき、電力変換効率が一層向上する。さらに、電源制御部と各スイッチング駆動制御回路とを離間して配置でき、スイッチング電源の構成部品の配置制限が少なくなる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の実施の形態に係る電子機器の要部の構成を示すブロック図である。ここでは、複数のスイッチング電源によりそれぞれ異なる負荷回路に電源が供給される民生用デジタルビデオカメラとして構成された例を示している。
【００１４】
このデジタルビデオカメラは、後述するスイッチング電源に対する駆動信号を出力するスイッチング駆動回路と、外部回路と通信する通信インタフェースと、この通信インタフェースを通じて受信した制御情報に応じて上記スイッチング電源の駆動を制御する制御回路とをそれぞれ備え、スイッチング電源ごとに個別に設けられた複数のスイッチング駆動制御回路１ａ，１ｂ，１ｃを有している。また、これらの各スイッチング駆動制御回路１ａ，１ｂ，１ｃと通信する通信インタフェースを備え、負荷回路の動作に応じた上記の制御情報を通信インタフェースを通じて送信することで、各スイッチング駆動制御回路１ａ，１ｂ，１ｃの動作を制御する電源制御回路２を有し、さらに、この電源制御回路２と通信する通信インタフェースを備え、各負荷回路の情報を電源制御回路２に送信する主制御回路３を有している。ここで、各スイッチング駆動制御回路１ａ，１ｂ，１ｃと電源制御回路２の間、および電源制御回路２と主制御回路３との間では、それぞれ所定の通信プロトコルに従ってデジタル通信が行われる。通信方式としては、例えばシリアル通信方式などを利用できる。
【００１５】
主制御回路３は、デジタルビデオカメラ全体を統括的に制御するメインＣＰＵ（Central Processing Unit）として構成され、電源制御回路２は、スイッチング電源を制御する制御ＩＣとして構成され、スイッチング駆動制御回路１ａ，１ｂ，１ｃは、スイッチング電源を駆動するサブＩＣとして構成されている。また、各スイッチング電源は、スイッチング駆動制御回路１ａ，１ｂ，１ｃに外付けされたハイサイドスイッチ素子およびローサイドスイッチ素子を有する同期整流方式のＤＣ／ＤＣコンバータである。
【００１６】
電源制御回路２には、例えばＥＥＰＲＯＭ（Electrically Erasable Programable Read Only Memory）などの不揮発性記憶装置からなる記憶部４が接続され、負荷回路ごとの電圧設定値や異常検出データなどがやり取りされる。電源制御回路２は、例えば、主制御回路３から負荷回路ごとの制御状態の情報を受けると、それらの制御状態に応じたスイッチング駆動制御回路１ａ，１ｂ，１ｃの制御状態の情報（例えば出力電圧の設定値や、スイッチ素子のオン／オフの情報など）を記憶部４から抽出し、それに応じた制御を実行する。したがって、記憶部４の設定情報を書き換えることで、負荷回路５の状態と、それに適したスイッチング駆動制御回路１ａ，１ｂ，１ｃの制御状態との関係を更新でき、また、負荷回路５自体の更新、追加やスイッチング駆動制御回路１ａ，１ｂ，１ｃの構成や特性の変更などにも容易に対応できる。
【００１７】
図２は、実施の形態の主制御回路３と各負荷回路５ａ，５ｂ，５ｃとの間の接続関係を示す説明図である。
本実施の形態では、負荷回路５ａ，５ｂ，５ｃの例としてそれぞれ、光学ブロック６のドライバＩＣ６ａ、画像処理ＬＳＩ（Large Scale Integration）７、記録装置８のドライバＩＣ８ａが設けられている。光学ブロック６は、レンズ、アイリス、シャッタなどの光学機構やこれらを動作させる駆動機構、被写体からの光を光電変換する固体撮像素子などを含む。ドライバＩＣ６ａは、光学ブロック６内の駆動機構を、主制御回路３からの制御信号に応じて駆動する回路である。画像処理ＬＳＩ７は、固体撮像素子により得られた画像信号に対して、Ａ／Ｄ変換、各種画質補正処理、圧縮符号化処理などを施す信号処理回路である。記録装置８は、画像処理ＬＳＩ７により符号化された画像データを記録する装置であり、例えば、磁気テープ、光ディスクなどの可搬型記録媒体、あるいはハードディスクドライブ（ＨＤＤ）を備える。ドライバＩＣ８ａは、記録装置８の動作を主制御回路３からの制御信号に応じて制御する回路である。なお、記録装置８に記録された画像データを読み出し、画像処理ＬＳＩ７において伸張復号化処理して、そのデータに基づく画像を図示しないモニタに表示することもできる。
【００１８】
ここで、各負荷回路５ａ，５ｂ，５ｃ、すなわちドライバＩＣ６ａ、画像処理ＬＳＩ７、記録装置８には、それぞれに適する駆動電圧が、対応するＤＣ／ＤＣコンバータから供給される。この例では、ドライバＩＣ６ａ、画像処理ＬＳＩ７、記録装置８に対して、それぞれ３．３Ｖ、１．２Ｖ、２．８Ｖの電圧が供給されている。
【００１９】
図３は、実施の形態のスイッチング駆動制御回路１ａ，１ｂ，１ｃの構成例を示す図である。なお、スイッチング駆動制御回路１ａ，１ｂ，１ｃ、およびそれらの回路内の一部とで構成されるスイッチング電源はそれぞれ同じ構成を有しているので、ここではスイッチング駆動制御回路１として、それらの構成について説明する。
【００２０】
このスイッチング駆動制御回路１ｃには、上記のようにハイサイドスイッチ素子であるＮチャネルのトランジスタ（ＦＥＴ：Field-Effect Transistor）Ｑ１とローサイドスイッチ素子であるＮチャネルのトランジスタＱ２とが接続されており、入力電圧Ｖｉをスイッチングして得られた脈流がインダクタＬ１およびコンデンサＣ１で整流、平滑されて、各々に対応する負荷回路５へ出力される。Ｃ２は平滑コンデンサ、Ｄ１はフライホイールダイオードであり、以上の各電源構成部品からなる同期整流回路部がスイッチング電源の周辺回路として接続されている。
【００２１】
また、スイッチング駆動制御回路１には、電源電圧Ｖｃｃと、電源制御回路２からの基準電圧とが供給され、上記の同期整流回路部からの出力電圧Ｖｏを抵抗Ｒ１とＲ２で分圧した検出電圧が、その基準電圧とエラーアンプＣＰ１，ＣＰ２で比較される。エラーアンプＣＰ１の出力は、ＰＷＭ（Pulse Width Modulation）制御を行うためのＰＷＭコンパレータＣＰ３で三角波と比較され、ＰＷＭコンパレータＣＰ３の出力はアンド（ＡＮＤ）ゲートＧ１を通して出力制御回路１１に入力される。出力制御回路１１は、アンドゲートＧ１からのＰＷＭ駆動信号を、ハイサイドドライバ１１ａを通してトランジスタＱ１のゲート端子に出力するとともに、ＰＷＭ駆動信号の逆相信号を、ローサイドドライバ１１ｂを通してトランジスタＱ２のゲート端子に出力する。
【００２２】
エラーアンプＣＰ２の出力は駆動制御部１２に入力される。この駆動制御部１２はスイッチング電源の起動、停止、保護を行うものであり、シリアルＩ／Ｆ１２ａ、データレジスタ１２ｂ、デコーダ１２ｃを備えている。シリアルＩ／Ｆ１２ａは、電源制御回路２との間でデジタルシリアル通信を行うための通信Ｉ／Ｆである。データレジスタ１２ｂは、シリアルＩ／Ｆ１２ａを通じて受信した制御データや、このスイッチング駆動制御回路１において検出したエラー情報などを記憶する。デコーダ１２ｃは、電源制御回路２からシリアルＩ／Ｆ１２ａを通じて受信された制御データをデコードし、このスイッチング駆動制御回路１内の各部を制御するための制御信号を生成する。
【００２３】
駆動制御部１２は、デコーダ１２ｃのデコード結果に応じて、例えば、アンドゲートＧ１に対してイネーブル信号を与えて、ＰＷＭ駆動信号の供給の開始／停止を制御する。また、出力制御回路１１に対して制御信号を与えて、トランジスタＱ２に対するＰＷＭ駆動信号の供給を停止させることもできる。さらに、ＰＷＭコンパレータＣＰ３に供給する三角波を制御して、ＰＷＭ駆動信号の周波数を調整することもできる。
【００２４】
なお、この回路構成例では、例として、エラーアンプＣＰ１の帰還回路を構成するコンデンサＣ３および抵抗Ｒ３が、スイッチング駆動制御回路１に外付けされている。また、この回路構成例では、スイッチング電源を構成するトランジスタＱ１，Ｑ２が対応するスイッチング駆動制御回路１の近傍に外付けされているが、これらをスイッチング駆動制御回路１に内蔵し、整流回路（インダクタＬ１およびコンデンサＣ１など）やその他の周辺回路（平滑コンデンサＣ２、フライホイールダイオードＤ１など）をスイッチング駆動制御回路１の近傍に外付けする構成としてもよい。
【００２５】
以上の構成により複数の負荷回路５ａ，５ｂ，５ｃのそれぞれに対する駆動制御を行うようにしたことにより、次のような利点が得られる。
まず、スイッチング駆動制御回路１ａ，１ｂ，１ｃと電源制御回路２との間で制御情報を伝達するようにしたことで、両者のＩＣを基板上で離れている場所に配置することができる。これにより、従来のＦＥＴドライバ内蔵タイプの電源制御ＩＣで、その電源制御ＩＣからＦＥＴゲート端子までの距離が取れないという問題が解消される。また、同様のタイプでは、ＦＥＴゲート端子までの配線がある程度太くなければならず、且つこれがノイズ発生源となって基板上の各種回路に悪影響を与えてしまう恐れがあり、配線スペースを必要とするとともに、配線制限があったが、本デジタルビデオカメラでは基本的に両者を結ぶ配線は信号線のみであり、配線制限は緩和され、基板の小型化、セットの小型化が可能となる。
【００２６】
また、ＤＣ／ＤＣコンバータの構成部品を、スイッチング駆動制御回路１ａ，１ｂ，１ｃの周辺の好ましい位置に配置することができる。例えば、スイッチング駆動制御回路１ａ，１ｂ，１ｃと対応するスイッチング素子とを直近に配置でき、スイッチングロスの低減を図ることができるとともに、電力変換効率が向上し、前述の貫通問題も解消される。
【００２７】
また、このような配置の自由度や制御の自由度が増したことにより、特にＤＣ／ＤＣコンバータのトランジスタＱ１，Ｑ２をスイッチング駆動制御回路１ａ，１ｂ，１ｃに外付けで接続した場合には、これらのトランジスタＱ１，Ｑ２の選択にある程度自由を持たせることができ、対応する負荷電流供給能力を広げることができる。さらに、後述するような電源制御回路２から各スイッチング駆動制御回路１ａ，１ｂ，１ｃに対する制御により、所定の設定範囲内で出力を降圧させることもできる。
【００２８】
したがって、サポートできるチャンネル範囲であれば、デジタルビデオカメラの仕様やそのシステム世代の変化に左右されることなく、基本的に同じ全体回路構成により内部電源回路を設計することができ、従来のように、デジタルビデオカメラのシステム変更ごとに対応する電源制御ＩＣを新規に開発する必要がなくなる。
【００２９】
次に、上記のように構成されたデジタルビデオカメラの具体的な制御動作について説明する。
上述したように、主制御回路３は、所定の通信プロトコルを使用して電源制御回路２と通信し、負荷回路５の状況に応じて電源制御回路２を制御する。その際、自身の制御ステータスに応じた必要負荷情報や負荷回路５の状況を電源制御回路２へ伝達することができる。
【００３０】
記憶部４には、各負荷チャンネルをサポートするスイッチング駆動制御回路１ａ，１ｂ，１ｃの、起動時やその後の動作時における出力電圧情報が事前に記憶されている。電源制御回路２は、記憶部４の出力電圧情報を参照することで、各スイッチング駆動制御回路１ａ，１ｂ，１ｃの出力電圧をシリアル通信を通じて設定できる。
【００３１】
このような構成により、各スイッチング駆動制御回路１ａ，１ｂ，１ｃの出力電圧をそれぞれ所定の電圧範囲で自由に調整できるようになっている。例えば、負荷回路５ａ，５ｂ，５ｃの動作状況に応じて最適な電力変換効率が得られるよう、対応するＤＣ／ＤＣコンバータのスイッチング周波数を変更できる。その際、主制御回路３から得た情報に基づいて、軽負荷のときは上述のＰＷＭ制御の周波数を例えば数ｋＨｚに落として軽負荷での電力ロスを低減し、電力変換効率を上昇させる。
【００３２】
また、軽負荷時に同期整流制御を行うとローサイド側のトランジスタＱ２を流れる電流が０Ａラインを下回り、臨界電流値を割った状態で転流してしまうので、これも電力変換効率の低下の要因となる。このため、負荷回路５ａ，５ｂ，５ｃが軽負荷状態であるときは、対応するスイッチング電源のローサイド側のトランジスタＱ２を停止させることもできる。
【００３３】
ここで、図４は、ＤＣ／ＤＣコンバータのインダクタＬ１およびローサイド側のトランジスタＱ２に流れる電流を示す図であり、Ｉｌはインダクタ電流、ＩｏはコンデンサＣ１により平滑された出力電流を示している。
【００３４】
同図の（Ａ）に示すように、同期整流を行っているときは期間ｔ１にローサイド側のトランジスタＱ２に電流が流れる。軽負荷となって出力電流Ｉｏが低下すると、同図の（Ｂ）に示すように、期間ｔ２だけ０Ａ以下の電流がローサイド側のトランジスタＱ２に流れてしまうが、このときローサイド側のトランジスタＱ２を停止させることで、並列接続されたフライホイールダイオードＤ１により０Ａ以上の区間だけ転流させることができ、さらに電力変換効率を改善することができる。
【００３５】
ここで、実施の形態ではスイッチング駆動制御回路１ａ，１ｂ，１ｃにより外付けされたトランジスタＱ１，Ｑ２を駆動するようにしているが、この手法は各スイッチング駆動制御回路１ａ，１ｂ，１ｃが電力を供給する負荷条件に合わせた最適なスイッチ素子を選択できるという汎用性を持っており、設計の自由度が広がることになる。さらに、スイッチング駆動回路であるハイサイドドライバ１１ａ、ローサイドドライバ１１ｂからトランジスタＱ１，Ｑ２のゲート端子までの配線距離を短くすることが可能であり、駆動特性の向上による電力変換効率の改善を図ることができ、またノイズラインが短くなることで、デジタルビデオカメラ内部の他のデバイスに対する影響を大幅に改善することができる。
【００３６】
また、スイッチング駆動制御回路１ａ，１ｂ，１ｃは、自身がサポートしている各々の負荷回路５ａ，５ｂ，５ｃへの電源系統に異常が生じようとしたとき、その電源系統に関する情報を事前に電源制御回路２を経由して主制御回路３に伝達することができる。そして、主制御回路３はその情報を受け取ると、デジタルビデオカメラ内の各部が異常に応じた適切な動作を行うように制御することが可能になる。例えば、記録装置８にアクセスして、記録途中あるいはすでに記録された映像データの消失を防止できるように終了動作を実行させる。
【００３７】
このように、実施の形態におけるデジタルビデオカメラでは、電源制御回路２からＤＣ／ＤＣコンバータごとに個別に設けられたスイッチング駆動制御回路１ａ，１ｂ，１ｃへ各負荷回路５ａ，５ｂ，５ｃの動作に応じた制御情報が通信インタフェースを通じて送信され、電源制御回路２とスイッチング駆動制御回路１ａ，１ｂ，１ｃとの間はその通信のための信号線（デジタル信号線）で接続すればよいので、ＤＣ／ＤＣコンバータにおけるノイズの発生を抑制でき、電力変換効率が向上し、構成部品の配置制限も少なく、また容易に負荷電力を変更することができ、設計自由度が高くなる。
【００３８】
次に、上述の実施の形態におけるデジタルビデオカメラの具体的な動作の例について説明する。
まず、撮影時の動作について説明する。図５は、実施の形態の撮影時の動作の流れを示すフローチャートである。
【００３９】
デジタルビデオカメラの操作者が撮影釦を押すなどしてデジタルビデオカメラが撮影モードに入ると（ステップＳ１）、スタンバイなどのアイドリング状態が解除され、負荷回路５ａ（すなわち画像処理ＬＳＩ７）では撮影した画像データを所望の圧縮データにエンコードするために処理作業が増加する。これにより、必然的に負荷回路５ａの動作電源である１．２Ｖ系統の消費電流が大きくなり、この出力系統のＤＣ／ＤＣコンバータの出力負荷が大きくなる。
【００４０】
このとき、デジタルビデオカメラ内部の主制御回路３は、画像処理ＬＳＩ７に対して「撮像データを圧縮データにエンコードせよ」と命令を与えている主体であり、１．２Ｖ系統の消費電流がその命令に伴って増加することを把握していることになる。したがって、主制御回路３はそのエンコード命令を画像処理ＬＳＩ７に与えるのと並行して、１．２Ｖ系統の消費電流が増えるという情報を電源制御回路２へ送信する（ステップＳ２）。電源制御回路２はこの情報に応じて、１．２Ｖ系統の電力を供給しているスイッチング駆動制御回路（例えばスイッチング駆動制御回路１ａ）に対し、重負荷供給に最適な電力変換効率や応答特性を持ち合わせる同期整流方式で且つ連続動作モードとなるように、規定のスイッチング周波数にシフトするように命令する（ステップＳ３）。これにより、１．２Ｖ系統の負荷回路５ａに最適な状態となる（ステップＳ４）。
【００４１】
上記の例は、１．２Ｖ系統の電力を消費する負荷回路５ａに関する例であるが、レンズの駆動動作を制御する場合であれば、負荷回路５ｂ（すなわち光学ブロック６）に対する３．３Ｖ系統のスイッチング駆動制御回路（例えばスイッチング駆動制御回路１ｂ）に対して同様の制御を行うこともできるし、負荷回路５ｃ（すなわち記録装置８）におけるデータの記録動作や再生動作の制御の場合でも同様である。
【００４２】
また、上述したように、デジタルビデオカメラシステムにおける軽負荷条件や重負荷条件に合わせてローサイド側のトランジスタＱ２の駆動を許可／禁止（Enable/Disable）することで、ＤＣ／ＤＣコンバータの同期整流制御のオン／オフや、スイッチング周波数の低周波数化（スキップモード）、数百ｋＨｚ〜２ＭＨｚ程度の連続モード化などを実現できる。
【００４３】
例えば、デジタルビデオカメラにおける通常の動作状態（動画・静止画の撮像・記録状態、動画・静止画の再生・表示状態など）では、これらの動作での負荷状態にマッチした規定のスイッチング周波数でスイッチ素子を駆動し、その動作状態での電力変換効率を最適化する。一方、システムスタンバイ時などのアイドリング状態では、軽負荷の状態となるので、ローサイド側のトランジスタＱ２の駆動を禁止したり、スイッチング周波数を低周波数化する。また、システム内の一部の負荷回路のみがアイドリング状態となった場合（例えば、図示しないモニタの表示が一時停止状態あるいは表示なしの状態となった場合など）には、そのような状態の通知を主制御回路３から受けた電源制御回路２が、対応するスイッチング駆動制御回路に対して低負荷状態に適した動作を行うように制御することができる。これにより、負荷状態に応じて常に最適な電力変換効率が得られ、消費電力の削減が可能となり、全体として、バッテリ動作時間の延伸や、低発熱化による小型化などの効果を得ることが可能となる。ここで、アイドリング状態と通常動作状態の各モード間で負荷状態の変化が大きいほど、電力変換効率や応答特性を向上させるなどの効果は大きくなる。
【００４４】
次に、異常発生時の動作について説明する。図６は、実施の形態の異常発生時の動作の流れを示すフローチャートである。
スイッチング駆動制御回路１ａ，１ｂ，１ｃで電源出力異常あるいは負荷動作異常が検知され（ステップＳ１１）、その情報が電源制御回路２にシリアルバス通信で伝達されると（ステップＳ１２）、電源制御回路２はエラー情報をシリアルバス通信で主制御回路３へ伝達する（ステップＳ１３）。主制御回路３は、そのエラー情報を受け取ると、撮像データを保存するなどの保護処理を行うとともに（ステップＳ１４）、受け取ったエラー情報を図示しないＥＥＰＲＯＭ領域などに格納し（ステップＳ１５）、システムの動作を終了する（ステップＳ１６）。
【００４５】
上記の動作により、例えばシステム中のＩＣ、ＬＳＩの異常が生じた場合に、どの電源系統が異常になったのかのログを残すことができ、異常終了後の解析に役立てることができる。また、異常が生じたときにデジタルビデオカメラが突然動作停止になって、記録装置８での記録中あるいは記録待機状態の撮影データ、あるいはすでに記録された撮影データなどを紛失してしまうことを防ぐために、スイッチング駆動制御回路１ａ，１ｂ，１ｃからエラー情報が発信された直後にシステムを安全に停止させ、撮影データの紛失事故を回避することもできる。例えば、記録待機状態の撮影データについては、デジタルビデオカメラ内部の図示しないバックアップ用メモリ領域に記録して、その消失を防止してもよい。
【００４６】
なお、上記の異常検知の方法としては、図３に示すエラーアンプＣＰ１がある閾値を下回ったときに短絡検出用のエラーアンプＣＰ２が動作し、このエラーアンプＣＰ２の出力が任意の一定期間Ｈ（高）レベルになることで異常と判断し、電源制御回路２に伝達する方法や、ＰＷＭ制御の際のオンデューティ幅が一定幅以上を超えている期間もしくはパルス数が設定値より多くなったときに異常と判断する方法などがある。
【００４７】
このように、各スイッチング駆動制御回路１ａ，１ｂ，１ｃから電源制御回路２に対して制御信号を送出できるようにしたことで、各スイッチング駆動制御回路１ａ，１ｂ，１ｃにおける異常状態を電源制御回路２を介して主制御回路３に通知でき、主制御回路３が、それらの異常状態に応じた適切なシステムの終了動作を行うことが可能になる。また、スイッチング駆動制御回路１ａ，１ｂ，１ｃからの個別の異常状態に応じて、対応する負荷回路のみに対して適切な動作を実行させることもできる。そして、そのような異常状態の発生やそれに対する制御などの情報を、記憶部４などにログとして保存しておくことができる。
【００４８】
なお、以上説明した実施の形態では、本発明をデジタルビデオカメラに適用した場合について説明したが、本発明はこれに限らず、複数の負荷回路とそれらに対する個別のスイッチング電源とを備えた各種の電子機器に対して適用することが可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態に係る電子機器の要部の構成を示すブロック図である。
【図２】実施の形態の主制御回路と各負荷回路との間の接続関係を示す説明図である。
【図３】実施の形態のスイッチング駆動制御回路の構成例を示す図である。
【図４】ＤＣ／ＤＣコンバータのインダクタおよびローサイド側のトランジスタに流れる電流を示す図である。
【図５】実施の形態の撮影時の動作の流れを示すフローチャートである。
【図６】実施の形態の異常発生時の動作の流れを示すフローチャートである。
【符号の説明】
【００５０】
１，１ａ，１ｂ，１ｃ……スイッチング駆動制御回路、２……電源制御回路、３……主制御回路、４……記憶部、５，５ａ，５ｂ，５ｃ……負荷回路、６……光学ブロック、６ａ，８ａ……ドライバＩＣ、７……画像処理ＬＳＩ、８……記録装置、１１……出力制御回路、１１ａ……ハイサイドドライバ、１１ｂ……ローサイドドライバ、１２……駆動制御部、１２ａ……シリアルＩ／Ｆ、１２ｂ……データレジスタ、１２ｃ……デコーダ、Ｃ１，Ｃ３……コンデンサ、Ｃ２……平滑コンデンサ、Ｄ１……フライホイールダイオード、ＣＰ１，ＣＰ２……エラーアンプ、ＣＰ３……ＰＷＭコンパレータ、Ｇ１……アンドゲート、Ｌ１……インダクタ、Ｑ１，Ｑ２……トランジスタ、Ｒ１，Ｒ２，Ｒ３……抵抗
【図１】
2008067559.tif 000003
【図２】
2008067559.tif 000004
【図３】
2008067559.tif 000005
【図４】
2008067559.tif 000006
【図５】
2008067559.tif 000007
【図６】
2008067559.tif 000008