(57)【要約】【課題】従来よりも大きな光電流を取り出すことができ、また、受信感度の高い半導体受光装置を提供すること。【解決手段】ＩｎＰ基板１と、ＩｎＰ基板１上に形成されたｎ型半導体層２と、Ｎ型半導体層２の一部領域上に形成された光導波路用コア層３と、該光導波路用コア層３上に形成された上部クラッド層４とを有する光導波路５と、光吸収層１２と、ヘテロ障壁緩和層１３と、Ｎ型電界降下層１４の下側層１４ａと、Ｎ型電界降下層１４の上側層１４ｂと、キャリア増倍層１５と、Ｐ型半導体層１６とをＮ型半導体層２の別の領域上に順に形成してなり、光導波路５と結合したアバランシェフォトダイオード１７と、を備え、Ｎ型電界降下層１４の下側層１４ａと光導波路用コア層３との各側面が接触し、且つ、Ｎ型電界降下層１４の上側層１４ｂの一部が光導波路用コア層３上に形成されたことを特徴とする半導体受光装置による。【選択図】図３
2008252145.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に形成され、膜厚が０．１５μｍ以上０．２μｍ以下である光吸収層と、
前記光吸収層の上方に形成され、膜厚が０．０７μｍ以上０．１μｍ以下であるキャリア増倍層と、
を有することを特徴とするアバランシェフォトダイオード。
【請求項２】
前記光吸収層の上に形成されたヘテロ障壁緩和層と、
前記へテロ障壁緩和層の上に形成された電界降下層と、を有し、
前記キャリア増倍層は前記電界降下層上に形成されたことを特徴とする請求項１に記載のアバランシェフォトダイオード。
【請求項３】
前記光吸収層はアンドープＩｎＧａＡｓであり、
前記キャリア増倍層はアンドープＩｎＰ層であることを特徴とする請求項１又は請求項２に記載のアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェフォトダイオードに関する。
【背景技術】
【０００２】
従来例に係る超高速光通信用の半導体受光装置の断面構造を図１に示す。
【０００３】
図１の構造では、Ｎ型ＩｎＰよりなるＮ型半導体層２と、アンドープＩｎＧａＡｓＰよりなる光導波路用コア層３と、アンドープＩｎＰよりなる上部クラッド層４とがこの順にアンドープＩｎＰ基板１の所定領域上に形成され、それらが光導波路５を構成する。そして、この光導波路５の端部近くのＮ型半導体層２上には、アンドープＩｎＧａＡｓよりなる光吸収層６と、Ｐ型ＩｎＰよりなるＰ型半導体層７とがこの順に形成され、Ｎ型半導体層２と共にＰＩＮフォトダイオード８を構成している。
【０００４】
この半導体受光装置では、厚さが薄い光吸収層６で十分な量子効率を得るために、光導波路用コア層３からの光が光吸収層６の接合面と水平な方向から光吸収層６に入射される。このような構造を以下では横型入射構造と言うことにする。そのような構造は、公開されてはいないが、特願２００２−２１４４０８号に記載される。
【０００５】
そして、Ｎ側電極９とＰ側電極１０とに逆バイアスの電圧が印加された状態で光が入射すると、光吸収層６に電子―正孔対が生成し、光電流が検出される。
【０００６】
なお、フォトダイオードとしては、上記のＰＩＮフォトダイオードの他に、特許文献１に記載されるようなアバランシェフォトダイオード（ＡＰＤ）も知られている。更に、横型入射構造ではなく、ガードリング構造を有するプレーナ型のアバランシェフォトダイオードが、例えば特許文献２に開示されている。そして、非特許文献１には、アバランシェフォトダイオードの動作特性について開示されている。
【特許文献１】特開平１１−３５４８２７号公報
【特許文献２】特開平１０−２０９４８６号公報
【非特許文献１】Ｒ． Ｂ． Ｅｍｍｏｎｓ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ３８， ３７０５， １９６７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
その横型入射構造の半導体受光装置では、更に大きな光電流を取り出し、且つ受信感度を高めるのが望ましく、そのためにはＰＩＮフォトダイオード８とは別のフォトダイオードを採用するのが好ましい。
【０００８】
更に、アバランシェフォトダイオードにおいては、単に受信感度が高いだけでなく、高速に変調された光信号を受信し、その光信号に追従した光電流が得られるように高速に動作するのが好ましい。
【０００９】
本発明は、係る従来例の問題点に鑑みて創作されたものであり、従来よりも高速に動作することができるアバランシェフォトダイオードを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成され、膜厚が０．１５μｍ以上０．２μｍ以下である光吸収層と、前記光吸収層の上方に形成され、膜厚が０．０７μｍ以上０．１μｍ以下であるキャリア増倍層と、を有するアバランシェフォトダイオードが提供される。
【００１１】
次に、本発明の作用について説明する。
【００１２】
本願発明者が行った実験結果によれば、本発明のように光吸収層の膜厚を０．１５μｍ以上０．２μｍ以下にし、且つ、キャリア増倍層の膜厚を０．０７μｍ以上０．１μｍ以下とすることにより、アバランシェフォトダイオードのＭＢ値が理論的に予測される値よりも大きくなることが確認された。このようにＭＢ積が大きくなると、アバランシェフォトダイオードの動作速度が速くなり、光通信の高速化に大きく貢献することができる。
【発明の効果】
【００１３】
本発明に係るアバランシェフォトダイオードによれば、光吸収層の膜厚を０．１５μｍ以上０．２μｍ以下にし、且つ、キャリア増倍層の膜厚を０．０７μｍ以上０．１μｍ以下とするので、ＭＢ積の値を理論的に予測される値よりも大きくすることができ、アバランシェフォトダイオードの動作速度を速めることができる。
【発明を実施するための最良の形態】
【００１４】
（第１実施形態）
本実施形態を説明する前に、基礎となる予備的事項について説明する。
【００１５】
横型入射構造の半導体受光装置において、その受信感度を高め、且つ、大きな光電流を取り出すには、ＰＩＮフォトダイオードよりも電流増幅作用が大きく、高速に変調された光信号を高い量子効率で受信可能なアバランシェフォトダイオード（ＡＰＤ）を利用することが考えられる。
【００１６】
図１に示したＰＩＮフォトダイオード８をアバランシェフォトダイオードに単純に置き換えると、図２のような横型入射構造になる。なお、図２において、図１と同じ部材には図１と同じ符号を付してある。
【００１７】
図２のアバランシェフォトダイオード１７は、アンドープＩｎＧａＡｓよりなる光吸収層１２と、アンドープＩｎＧａＡｓＰよりなるヘテロ障壁緩和層１３と、Ｎ型ＩｎＰよりなる電界降下層（第１導電型電界降下層）１４と、アンドープＩｎＰよりなるキャリア増倍層１５と、Ｐ型ＩｎＰ層（第２導電型半導体層）１６とをＮ型半導体層（第１導電型半導体層）２上にこの順に形成してなる。
【００１８】
但し、これらの膜において、ヘテロ障壁緩和層１３のバンドギャップは光吸収層１２のバンドギャップよりも大きく、そして、キャリア増倍層１５のバンドギャップはヘテロ障壁緩和層１３のバンドギャップよりも大きい。
【００１９】
なお、本実施形態では、場合によっては、ＩｎＰ基板１や上部クラッド層４にシリコンをドープしてもよい。
【００２０】
また、Ｎ型半導体層２上にはＴｉ／Ｐｔ／ＡｕよりなるＮ側電極１８が形成され、Ｐ型ＩｎＰ層１６上にはＴｉ／Ｐｔ／ＡｕよりなるＰ側電極１９が形成され、これらの電極間に逆バイアスの電圧が印加される。
【００２１】
上記の層のうち、ヘテロ障壁緩和層１３は、構成元素の組成がＩｎＧａＡｓからＩｎＰに除々に変化するように形成され、光吸収層１２と電界降下層１４との間のヘテロ障壁を緩和し、ヘテロ障壁により正孔がトラップされるのを防ぐように機能する。
【００２２】
また、電界降下層１４は、そこで電界降下を急激に生じさせてその上のキャリア増倍層１５に高電界を印加するように機能する。
【００２３】
光導波路用コア層３を伝播する光は光吸収層１２に入射し、そこで電子−正孔対を発生させるが、これらのうち正孔はキャリア増倍層１５に流れ込む。キャリア増倍層１５には上記のように高電界が印加されているので、流れ込んだ正孔は次々とイオン化を引き起こし、それによりキャリアの増倍が行われる。これにより、ＰＩＮフォトダイオードを使用する場合よりも大きな光電流を得ることができる。
【００２４】
ところが、この構造では、光導波路５との界面付近（図のＡ部）の電界降下層１４に電界が集中するので、その部分でブレークダウンが生じ易くなってしまう。そのため、暗電流が大きくなるという不都合や、Ｎ側電極１８とＰ側電極１９との間に大きな電圧を印加することができず、アバランシェフォトダイオード１７の増倍を大きく取ることができないといった不都合が生じる。
【００２５】
これらの点に鑑み、本発明者は図３に示すような半導体受光装置に想到した。図３において、図２と同じ部材には図２と同じ符号を付し、その説明は省略する。
【００２６】
この光受光装置が図２と異なる点は、電界降下層１４が下側層１４ａと上側層１４ｂとで構成され、且つ、上側層１４ｂの下に光導波路用コア層３が入り込んでいる点である。下側層１４ａは、その下面から上面に向かってヘテロ障壁緩和層１３の組成から上側層１４ｂの組成に除々に変化する組成を有するので、ヘテロ障壁緩和層としても機能し、正孔が下側層１４ａにトラップされて応答速度が低下するのが防がれる。そのような下側層１４ａは、例えば、Ｎ型ＩｎＧａＡｓＰよりなる。一方、上側層１４ｂは、例えばＩｎＰよりなる。
【００２７】
図１５は、そのような半導体受光装置の深さ方向の電界分布を示すグラフであり、縦軸はアバランシェフォトダイオード１７からの深さを表し、横軸はその深さにおける電界強度Ｅを表す。そして、実線は図３のＩ−Ｉ線に沿う電界分布であり、一点鎖線は図３のＩＩ−ＩＩ線に沿う電界分布である。
【００２８】
図１５に示すように、ＩＩ−ＩＩ線に沿う場合は、下側層１４ａと上側層１４ｂの二層分電界が降下するのに対し、Ｉ−Ｉ線に沿う場合は、下側層１４ａが無いので、上側層１４ｂの一層分しか電界が降下しない。よって、電界Ｅを深さで積分して得られるグラフの面積は、Ｉ−Ｉ線に沿う場合の方がＩＩ−ＩＩ線に沿う場合よりも大きくなる。
【００２９】
一般に、アバランシェフォトダイオードのブレークダウン電圧は、上記の面積が大きい程高くなることが知られている。従って、今の場合、Ｉ−Ｉ線に沿う場合の方がＩＩ−ＩＩ線に沿う場合よりもブレークダウン電圧が高くなる。
【００３０】
よって、光導波路５との界面付近でブレークダウンが生じ難くなるので、各電極１８、１９間に十分高い電圧を印加することができ、アバランシェフォトダイオード１７の増倍を図２よりも大きく取ることが可能となる上、暗電流も小さくなる。
【００３１】
次に、上記のような半導体受光装置の製造工程について、図４〜図１３を参照しながら説明する。
【００３２】
最初に、図４（ａ）に示す断面構造を得るまでの工程について説明する。
【００３３】
まず、Ｎ型不純物としてＦｅが１×１０18ｃｍ-3ドープされたＮ型ＩｎＰを、シリコンがドープされたＩｎＰ基板（半導体基板）１上に厚さ約２μｍにエピタキシャル成長し、それをＮ型半導体層２とする。そのエピタキシャル成長には例えばＭＯＣＶＤ法が採用されるが、以下の工程で成膜される層もＭＯＣＶＤ法で形成される。
【００３４】
次いで、このＮ型半導体層２上に、アンドープＩｎＧａＡｓ層１２ａを厚さ約０．５μｍにエピタキシャル成長する。そのアンドープＩｎＧａＡｓ層１２ａにおいては、ＩｎＰよりなる下地のＮ型半導体層２との格子整合を図るべく、ＩｎとＡｓとの組成比をＩｎ：Ａｓ＝０．５３：０．４７とする。
【００３５】
そして、このアンドープＩｎＧａＡｓ層１２ａ上に、組成波長が１．２５μｍで厚さが約０．１８μｍであり、ｘの値が１から除々に小さくなるアンドープＩｎＧａＡｓxＰ1-x層１３ａをエピタキシャル成長する。
【００３６】
更に、このＩｎＧａＡｓxＰ1-x層１３ａ上に、Ｎ型不純物としてＳｉが１×１０18ｃｍ-3ドープされ、且つ、ｙの値が除々に小さくなり最終的には０となるＮ型ＩｎＧａＡｓyＰ1-y層１４ｃを厚さ約０．０２μｍにエピタキシャル成長する。このＩｎＧａＡｓyＰ1-y層１４ｃの組成波長は１．２５μｍである。なお、ＩｎＧａＡｓxＰ1-x層１３ａとＮ型ＩｎＧａＡｓyＰ1-y層１４ｃとの格子整合を図るべく、これらの層の界面ではｘ＝ｙとする。
【００３７】
続いて、Ｎ型不純物としてＳｉが１×１０18ｃｍ-3ドープされたＮ型ＩｎＰ層１４ｄをＮ型ＩｎＧａＡｓyＰ1-y層１４ｃ上に厚さ約０．０２μｍにエピタキシャル成長させる。
【００３８】
そして、厚さが約０．２０μｍのアンドープＩｎＰ層１５ａをこのＮ型ＩｎＰ層１４ｄ上にエピタキシャル成長し、更にその上にＰ型不純物としてＺｎが１×１０18ｃｍ-3だけドープされたＰ型ＩｎＰ層１６ａをエピタキシャル成長させる。
【００３９】
更に、このＰ型ＩｎＰ層１６上にフォトレジスト形成し、それを露光・現像することにより、概略矩形の平面形状を有するレジストパターン２０とする。
【００４０】
次いで、このレジストパターン２０をエッチングマスクにし、エッチング液として硫酸と過酸化水素水との混合液を使用することで、Ｐ型ＩｎＰ層１６からアンドープＩｎＧａＡｓ層１２ａまでをエッチングする。
【００４１】
これにより、図４（ｂ）に示すように、アンドープＩｎＧａＡｓ層１２ａは光吸収層１２となり、アンドープＩｎＧａＡｓxＰ1-x層１３ａはヘテロ障壁緩和層１３となる。また、Ｎ型ＩｎＧａＡｓyＰ1-y層１４ｃは電界降下層１４の下側層１４ａとなり、Ｎ型ＩｎＰ層１４ｄはその上側層１４ｂとなる。そして、アンドープＩｎＰ層１５ａ及びＰ型ＩｎＰ層１６ａは、それぞれキャリア増倍層１５及びＰ型半導体層１６となる。
【００４２】
そのようなエッチングにおいては、下側層１４ａ、ヘテロ障壁緩和層１３、及び光吸収層１２のエッチレートが上側層１４ｂのエッチレートよりも大きい。そのため、下側層１４ａ、ヘテロ障壁緩和層１３、及び光吸収層１２のそれぞれの側面は、上側層１４ｂの側面よりも後退することになる。このエッチングが終了後、レジストパターン２０は除去される。
【００４３】
次に、図５に示す断面構造を得るまでの工程について説明する。
【００４４】
まず、組成波長が１．１μｍのアンドープＩｎＧａＡｓＰ層をＮ型半導体層２上に厚さ約０．７μｍにエピタキシャル成長させ、それを光導波路用コア層３とする。その光導波路用コア層３は、電界降下層１４の上側層１４ｂの下に距離Ｄ（＝約０．２μｍ）だけ入り込んだ構造となる。
【００４５】
その後、この光導波路用コア層３上にアンドープＩｎＰ層２１を厚さ約２．０μｍ程度にエピタキシャル成長させる。
【００４６】
次いで、図６の斜視図に示すように、ＩｎＰ基板１上に上述の如く形成された各層を、光の進行方向に沿ってストライプ状にパターニングする。
【００４７】
続いて、図７（ａ）に示すように、アンドープＩｎＰ層２１の端部とＰ型半導体層１６とを覆うＳｉＯ2膜２２を熱ＣＶＤ法により厚さ０．１μｍ程度に形成する。
【００４８】
そして、図７（ｂ）に示すように、ＳｉＯ2膜２２をエッチングマスクとして使用しながら、ＨＣｌ液をエッチング液とするウエットエッチングにより、ＳｉＯ2膜２２で覆われていない部分のアンドープＩｎＰ層２１を選択的にエッチングして除去する。
【００４９】
次に、図８（ａ）に示すように、残存するアンドープＩｎＰ層２１の側面上と光導波路用コア層３上とに、アンドープＩｎＰ層を厚さ約２μｍ程度にエピタキシャル成長させ、それを上部クラッド層４とする。
【００５０】
次いで、図８（ｂ）に示すように、ＳｉＯ2膜２２を除去してＰ型半導体層１６の表面を露出させ、その上に厚さ約３ｎｍのＴｉ膜と、厚さ約２００ｎｍのＰｔ膜と、厚さ約２μｍのＡｕ膜とをこの順に蒸着法により形成し、それらをＰ側電極１９とする。なお、Ｐ側電極１９とＰ型半導体層１６との接合面積は、６μｍ×９μｍである。
【００５１】
その後、図９（ａ）に示すように、光が入射される側とは反対側に形成されている上部クラッド層４からＩｎＰ基板１の一部までをＳｉＣＦ4の雰囲気中でドライエッチングすることにより、Ｎ型半導体層２の表面を剥き出すと共に、ＩｎＰ基板１に段差面１ａを形成する。
【００５２】
そして、図９（ｂ）に示すように、段差面１ａからＮ型半導体層２の表面にＡｕＧｅ膜、及びＡｕ膜を蒸着法によりこの順に積層し、それをＮ側電極１８とする。
【００５３】
続いて、図１０に示すように、ＣＶＤ法によりＳｉＮ膜２３を全面に約０．３μｍに形成する。
【００５４】
なお、この工程までの平面図は図１１のようになる。但し、図１１においては、ＳｉＮ膜２３、上部クラッド層４、及びＩｎＰ層２１を省略してある。そして、先の図１０は、図１１のＩＩＩ−ＩＩＩ断面図に相当する。
【００５５】
図１１に示されるように、Ｎ側電極１８は二つ形成され、その各々は鉤型の平面形状を有する。
【００５６】
その後、図１２に示すように、Ｐ側電極１９上のＳｉＮ膜２３にホール２３ａを形成する。そして、そのホール２３ａ内と、該ホール２３ａから段差面１ａの上方のＳｉＮ膜２３上とにＴｉ／Ａｕ膜を形成し、それをＰ側電極引き出し線２４とする。
【００５７】
ここまでの平面図を図１３に示す。但し、図１３においては、ＳｉＮ膜２３、上部クラッド層４、及びＩｎＰ層２１を省略してある。そして、先の図１２は、図１３のＩＶ−ＩＶ線断面図に相当する。
【００５８】
以上により、本実施形態に係る半導体受光装置が完成する。その半導体受光装置の斜視図は図１４に示す通りであり、そのＰ側電極引出し配線２４とＮ側電極１８との間に３０Ｖ程度の電圧を印加すると、１０倍以上の十分な増倍率が得られる。
【００５９】
（第２実施形態）
既述の第１実施形態では、横型入射構造にアバランシェフォトダイオード１７を組み込むことにより、ＰＩＮフォトダイオードを使用する場合よりも高い受信感度を有する半導体受光装置を得た。
【００６０】
ところが、光通信の基幹ネットワークで使用される半導体受光装置では、このように受信感度が高いだけでなく、約４０Ｇｂｉｔ／ｓｅｃ程度の高速な伝送速度に変調された光信号を受信し、その光信号に追従した光電流が得られるように高速に動作するのが好ましい。
【００６１】
そこで、本実施形態では、このように高速に変調された光信号を受信できるアバランシェフォトダイオードについて説明する。
【００６２】
まず、アバランシェフォトダイオードの高速特性についての基礎的事項について説明する。
【００６３】
アバランシェフォトダイオードの高速特性については、例えば非特許文献１に開示されており、そこでは増倍立ち上がり時間によるアバランシェフォトダイオードの３ｄＢ遮断周波数ｆ３ｄＢが次式で表されている。
【００６４】
【数１】
2008252145.tif 000003
式（１）において、Ｍは増倍率、ｋはキャリア増倍層における電子とホールのそれぞれのイオン化率の比、ｖはキャリア増倍層でのキャリアの飽和速度、ｗはキャリア増倍層の膜厚、Ｎ（ｋ）はｋに対して鈍く変化する無次元の関数であり、通常は一定と近似する。
【００６５】
式（１）のように、３ｄＢ遮断周波数ｆ3dBは増倍率Ｍに反比例しているため、これらｆ3dBとＭとの積は一定になる。この積は、増倍帯域幅積（ＭＢ積）と呼ばれ、その値が大きい程アバランシェフォトダイオードが高速で動作できるようになる。４０Ｇｂｉｔ／ｓｅｃの基幹ネットワークでは、ビットレートの７０％である２８ＧＨｚの帯域が必要となり、最適増幅率７倍で動作させるためには、２００ＧＨｚのＭＢ積が必要となるが、このように大きなＭＢ積を有するアバランシェフォトダイオードはまだ市場に提供されていない。
【００６６】
式（１）より、ＭＢ積を増大させる方法には二つの方法があることが理解される。
【００６７】
その一つ目の方法はイオン化率ｋを増大させる方法である。イオン化率ｋは材料によって決まるため、その値を変えるには材料を変更する必要がある。第１実施形態ではＩｎＰによりキャリア増倍層１５を構成したが、ＩｎＰよりも大きなイオン化率ｋを有する材料としてＡｌＩｎＡｓがある。ところが、ＡｌＩｎＡｓは、潮解性が高く、水分を吸収してその特性が劣化してしまうので、受光装置の信頼性を低下させてしまう。
【００６８】
二つ目の方法は、キャリア増倍層１５の膜厚ｗを薄くする方法である。この方法を採用する場合、薄いキャリア増倍層１５において電子−ホール対を多数発生させるために、第１実施形態よりも大きな電圧をキャリア増倍層１５に印加する必要がある。
【００６９】
図１６は、図３に示した半導体受光装置の深さ方向の電界分布を示すグラフであり、縦軸はアバランシェフォトダイオード１７からの深さを表し、横軸はその深さにおける電界強度Ｅを表す。そして、実線は、キャリア増倍層１５を薄くしない第１実施形態における図３のＩＩ−ＩＩ線に沿う電界分布を示し、一点鎖線は、キャリア増倍層１５を薄くした場合のＩＩ−ＩＩ線に沿う電界分布を示す。
【００７０】
図１６から明らかなように、上記のように薄いキャリア増倍層１５に大きな電圧を印加しようとすると、その下方の光吸収層１２にも大きな電圧が印加される。
【００７１】
しかしながら、光吸収層１２のバンドギャップが狭いため、たとえキャリア増倍層１５よりも小さな電圧が光吸収層１２に印加されても、光吸収層１２においてアバランシェ増倍が生じてしまう。その結果、キャリア増倍層１５を薄くしたにも関わらず、実効的な増倍領域幅が光吸収層１２まで広がってしまうので、式（１）のｗが大きくなってＭＢ積がむしろ低下してしまうことになる。
【００７２】
よって、上記二つの方法を採用したのでは、信頼性のよいＩｎＰをキャリア増倍層１５に使用しながら高いＭＢ積を得ることはできない。
【００７３】
これらの点に鑑み、本願発明者は、上記とは異なる方法で高いＭＢ積を得るべく、以下のような種々の実験を行った。
【００７４】
図１７は、この実験のために作製された、本実施形態に係るプレーナ型のアバランシェフォトダイオードの断面図である。
【００７５】
このアバランシェフォトダイオードにおいては、Ｎ型不純物としてＳｉが１×１０18ｃｍ-3の濃度でドープされたＩｎＰよりなるＮ型半導体層３２がＮ型のＩｎＰ基板３１上に厚さ２μｍにエピタキシャル形成される。そして、このＮ型半導体層３２上には、アンドープＩｎＧａＡｓよりなる光吸収層３３が厚さ０．２μｍにエピタキシャルに形成される。この光吸収層３３を構成するＩｎＧａＡｓは、ＩｎＰよりなる下地のＮ型半導体層３２との格子整合を図るべく、ＩｎとＡｓとの組成比をＩｎ：Ａｓ＝０．５３：０．４７としている。
【００７６】
更に、光吸収層３３の上には、組成波長が１．２５μｍで厚さが約０．１μｍであり、ｘの値が１から除々に小さくなるアンドープＩｎＧａＡｓxＰ1-x層がヘテロ障壁緩和層３４としてエピタキシャルに形成される。
【００７７】
そして、このヘテロ障壁緩和層３４上には、Ｎ型不純物としてＳｉが１×１０18ｃｍ-3ドープされたＮ型ＩｎＰがＮ型電界降下層３５として厚さ０．０２μｍにエピタキシャルに形成される。
【００７８】
そのＮ型電界降下層３５上には、アンドープＩｎＰよりなるキャリア増倍層３６が厚さ０．０５μｍにエピタキシャルに形成され、更にその上には、Ｐ型不純物としてＺｎが１×１０18ｃｍ-3だけドープされたＰ型ＩｎＰよりなるＰ型半導体層３７が厚さ１μｍにエピタキシャルに形成される。
【００７９】
そして、このＰ型半導体層３７上には、厚さ２μｍのＡｕ（金）層と、厚さ０．２μｍのＰｔ（プラチナ）層と、厚さ０．０３μｍのＴｉ（チタン）層とをこの順に積層してなるＴｉ／Ｐｔ／Ａｕ層をリング状の平面形状にパターニングしてなるＰ側電極３８が形成される。
【００８０】
また、ＩｎＰ基板３１の二つの主面のうち、Ｐ側電極３８が形成される側とは反対側の主面には、厚さ０．２７μｍのＡｕ層と、厚さ０．０３μｍのＡｕＧｅ層とをこの順に積層してなるＡｕＧｅ／Ａｕ層がＮ側電極３０として形成される。
【００８１】
上記した各層３３〜３７の機能は、第１実施形態で説明した各層１２〜１６のそれぞれと同じなので、その説明は以下では省略する。
【００８２】
図１８は、ＩｎＰよりなるキャリア増倍層３６の膜厚を振り、それによってこのアバランシェフォトダイオードのＭＢ積がどのように変化するのかを実験して得られたグラフである。但し、この実験では、光吸収層３３の厚みも振っており、図中の実験値（ｉ）では光吸収層３３の厚みを０．２μｍとし、実験値（ｉｉ）ではその厚みを０．８μｍとしている。また、同図には、比較のために、式（１）から予測されるＭＢ値も併記してある。
【００８３】
図１８に示すように、得られた実験値は、キャリア増倍層３６の膜厚が厚いところでは式（１）の理論値よりも小さい値となったが、キャリア増倍層３６の膜厚が０．１μｍよりも薄くなると、４０Ｇｂｉｔ／ｓｅｃの基幹通信に必要な２００ＧＨｚが得られ、理論値よりも大きくなった。
【００８４】
このように、キャリア増倍層３６の膜厚を薄くすると大きなＭＢ値が得られたが、キャリア増倍層３６をあまり薄くし過ぎると、電子−ホール対生成を効率よく引き起こすためにキャリア増倍層３６に高い電圧を印加する必要が生じ、その結果、キャリア増倍層３６を流れるトンネル電流が増大する恐れがある。
【００８５】
そこで、本願発明者は、キャリア増倍層３６の膜厚を振り、それによってキャリア増倍層３６を流れるトンネル電流の値がどのように変化するのかを実験した。その結果を図１９に示す。
【００８６】
図１９に示すように、そのトンネル電流は、キャリア増倍層３６の膜厚が薄くなるほど増大する傾向にある。
【００８７】
トンネル電流は、実用的には１μＡ以下である必要があり、これを満たすにはキャリア増倍層１５の膜厚の下限を０．０７μｍすれば良いことが図１９から理解される。
【００８８】
一方、図２０は、光吸収層３３の膜厚を振った場合に、ＭＢ積がどのように変化するのかを実験して得られたグラフである。但し、この実験においては、キャリア増倍層３６の膜厚を０．１μｍに固定してある。
【００８９】
図２０に示されるように、ＭＢ積は、光吸収層３３の膜厚が薄くなるほど増加する傾向にある。この増加傾向は、光吸収層３３の膜厚が０．２μｍよりも薄くなると特に顕著となる。これにより、大きなＭＢ積を得るには、光吸収層３３の膜厚を０．２μｍよりも薄くすれば良いことが理解される。
【００９０】
ところで、ＭＢ積を大きくするために光吸収層３３の膜厚を薄くし過ぎると、光吸収層３３における電子―ホール対生成の量子効率が低下する恐れがある。
【００９１】
そこで、本願発明者は、光吸収層３３の膜厚を振った場合に、光吸収層３３における量子効率がどのように変化するのかを実験した。その結果を図２１に示す。
【００９２】
図２１に示すように、その量子効率は、光吸収層３３の膜厚が薄くなるほど低下する傾向にある。実用的には、量子効率が０．７以上である必要があり、これを満たすためには光吸収層３３の膜厚を０．１５μｍ以上とすればよいのが図２１から理解される。
【００９３】
上記した図１８〜図２１の実験結果より、キャリア増倍層３６の膜厚を０．０７μｍ以上０．１μｍ以下にし、且つ、光吸収層３３の膜厚を０．１５μｍ以上０．２μｍ以下とすることにより、（１）式から予測のつかない大きなＭＢ積を得ることが明らかとなった。
【００９４】
このような効果が得られる理由について、本願発明者は次のように考察している。まず、ＩｎＰにおいては、ホールのｄｅａｄ ｓｐａｃｅが電子のそれよりも長く約０．０１μｍ程度であるため、ＩｎＰよりなるキャリア増倍層３６を薄くしてその膜厚をホールのｄｅａｄ ｓｐａｃｅの数倍程度にすると、キャリア増倍層３６中でのホールの散乱回数が電子のそれよりも少なくなり、ホールのイオン化率が電子のイオン化率よりも小さくなると考えられる。その結果、式（１）におけるｋが大きくなり、ＭＢ積が大きくなるものと推測される。
【００９５】
また、一つのキャリアに着目すると、そのキャリアのある時点における散乱から次の散乱までの間には、キャリアはその飽和速度ｖよりも速く移動する。よって、上記のようにホールの散乱回数が少なくなると、ホールの飽和速度ｖが速くなると推測され、その結果、式（１）により、ＭＢ積が大きくなるものと考えられる。
【００９６】
このように大きなＭＢ積を有するアバランシェフォトダイオードによれば、４０Ｇｂｉｔｓ／ｓｅｃ程度の高速に変調された光信号に追従する光電流を取り出すことができ、次世代の光通信の基幹ネットワークの実現に大きく貢献することが可能となる。
【００９７】
なお、上記では、図１７に示したプレーナ型のアバランシェフォトダイオードについて説明したが、本実施形態はこれ限定されず、第１実施形態の図３で説明した横型入射構造におけるアバランシェフォトダイオード１７にも本実施形態を適用し得る。その場合は、キャリア増倍層１５の膜厚を０．０７μｍ以上０．１μｍ以下にし、且つ、光吸収層１２の膜厚を０．１５μｍ以上０．２μｍ以下とすることにより、４０Ｇｂｉｔｓ／ｓｅｃ程度の高速で動作可能なアバランシェフォトダイオード１７が光導波路５に結合した横型入射構造の半導体受光装置が得られる。
【図面の簡単な説明】
【００９８】
【図１】図１は、従来例に係る半導体受光装置の断面図である。
【図２】図２は、従来例に係る半導体受光装置のＰＩＮフォトダイオードを単純にアバランシェフォトダイオードに置き換えた構造の断面図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体受光装置の断面図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その１）である。
【図５】図５は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その２）である。
【図６】図６は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す斜視図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その３）である。
【図８】図８は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その４）である。
【図９】図９は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その５）である。
【図１０】図１０は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その６）である。
【図１１】図１１は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す平面図（その１）である。
【図１２】図１２は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す断面図（その７）である。
【図１３】図１３は、本発明の第１の実施の形態に係る半導体受光装置の製造工程について示す平面図（その２）である。
【図１４】図１４は、本発明の第１の実施の形態に係る半導体受光装置の斜視図である。
【図１５】図１５は、本発明の第１の実施の形態に係る半導体受光装置の深さ方向の電界分布を示すグラフである。
【図１６】図１６は、本発明の第１の実施の形態に係る半導体受光装置のキャリア増倍層を薄くする場合としない場合とにおける電界分布を示す図である。
【図１７】図１７は、本発明の第２の実施の形態に係るアバランシェフォトダイオードの断面図である。
【図１８】図１８は、本発明の第２の実施の形態に係るアバランシェフォトダイオードにおいて、キャリア増倍層の膜厚とＭＢ積との関係について示すグラフである。
【図１９】図１９は、本発明の第２の実施の形態に係るアバランシェフォトダイオードにおいて、キャリア増倍層の膜厚とトンネル電流との関係について示すグラフである。
【図２０】図２０は、本発明の第２の実施の形態に係るアバランシェフォトダイオードにおいて、光吸収層の膜厚とＭＢ積との関係について示すグラフである。
【図２１】図２１は、本発明の第２の実施の形態に係るアバランシェフォトダイオードにおいて、光吸収層の膜厚と量子効率との関係について示すグラフである。
【符号の説明】
【００９９】
１…ＩｎＰ基板、１ａ…段差面、２、３２…Ｎ型半導体層、３…光導波路用コア層、４…上部クラッド層、５…光導波路、６、１２、３３…光吸収層、７、１６、３７…Ｐ型半導体層、８…ＰＩＮフォトダイオード、９、１８、３０…Ｎ側電極、１０、１９、３８…Ｐ側電極、１３、３４…ヘテロ障壁緩和層、１４、３５…Ｎ型電界降下層、１４ａ…Ｎ型電界降下層の下側層、１４ｂ…Ｎ型電界降下層の上側層、１５、３６…キャリア増倍層、１７…アバランシェフォトダイオード、２０…レジストパターン、２１…ＩｎＰ層、２２…ＳｉＯ2膜、２３…ＳｉＮ膜、２３ａ…ホール、２４…Ｐ側電極引出し配線。
【図１】
2008252145.tif 000004
【図２】
2008252145.tif 000005
【図３】
2008252145.tif 000006
【図４】
2008252145.tif 000007
【図５】
2008252145.tif 000008
【図６】
2008252145.tif 000009
【図７】
2008252145.tif 000010
【図８】
2008252145.tif 000011
【図９】
2008252145.tif 000012
【図１０】
2008252145.tif 000013
【図１１】
2008252145.tif 000014
【図１２】
2008252145.tif 000015
【図１３】
2008252145.tif 000016
【図１４】
2008252145.tif 000017
【図１５】
2008252145.tif 000018
【図１６】
2008252145.tif 000019
【図１７】
2008252145.tif 000020
【図１８】
2008252145.tif 000021
【図１９】
2008252145.tif 000022
【図２０】
2008252145.tif 000023
【図２１】
2008252145.tif 000024