(57)【要約】【課題】半導体チップに外付け接続する素子をより削減することができる半導体装置を提供する。【解決手段】半導体チップ２１ａ上に形成されている回路の一部を構成するシャント抵抗２３として、リードフレーム４１の一部であるアイランド４２を利用する。従って、従来のように抵抗素子を半導体チップ２１ａに外付けする必要がなく、電源ＩＣ２１が搭載される回路基板のサイズを小型化できる。【選択図】図１
2008060341.tif 000002
【特許請求の範囲】
【請求項１】
リードフレームにマウントされた半導体チップ上に形成されている回路と、前記リードフレームの一部とを接続して通電経路を形成することで、当該リードフレームの一部を抵抗素子として使用することを特徴とする半導体装置。
【請求項２】
前記リードフレームのアイランドは、直線状の導体を交差させた形状であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記アイランドを成す導体のうち、前記半導体チップと前記アイランドとを接続する箇所と、当該アイランドと外部配線とを接続する箇所とが異なるように配線することを特徴とする請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレームに半導体チップをマウントして構成される半導体装置に関する。
【背景技術】
【０００２】
例えば、図４に示すように、車両の各種電装品を制御するために使用される制御ユニットであるＥＣＵ（Electronic Control Unit）１は、基板２上にマイクロコンピュータ３やその他の専用若しくは汎用ＩＣ４，５などを搭載して構成されている（特許文献１，２参照）。そして、このようなＥＣＵ１については、コストダウンを図るため、基板２のサイズを極力小さくしたいという要望がある。
【特許文献１】特開２００３−２２２０２１号公報
【特許文献２】特開平１１−２９５３５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、例えば、マイコン３等に内蔵されている回路が電流検出などの目的で抵抗素子を使用する場合、抵抗値がある程度の大きさ（例えば、０．１Ω程度）になると、同一の半導体チップ上に形成することはサイズ的に困難となるため、抵抗素子を基板上に直接搭載し、ＩＣに外付けせざるを得なくなる。
例えば、図５は特許文献２に開示されている構成である。電流検出装置６は、直流電源７にＦＥＴ８及び負荷９を接続して構成される負荷回路に流れる電流値を、直列に挿入接続されたシャント抵抗１０の端子間電圧差として、差動増幅回路（ＡＳＩＣ）１１を介してＥＣＵ１２が検出するようになっている。その他、電流検出装置６は、Ａ／Ｄ変換回路１３、Ｄ／Ａ変換回路１４を備えている。
【０００４】
尚、特許文献２におけるＥＣＵ１２は、段落（００３５）に記載されているように実質的にはマイクロコンピュータであり、図４においては、基板２上に搭載されるＩＣの１つ（マイコン３）に相当する。即ち、シャント抵抗１０は、ＡＳＩＣで構成される差動増幅回路１１に外付けされている。このように、電流検出装置６，図４におけるＥＣＵ１の更なる小型化を図るには、外付け素子の存在が障害となっている。
本発明は上記事情に鑑みてなされた、その目的は、半導体チップに外付け接続する素子をより削減することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の半導体装置によれば、半導体チップ上に形成されている回路の一部を構成する抵抗素子として、リードフレームの一部を利用する。即ち、リードフレームは、例えば銅などの材質で構成されることが多く僅かながら抵抗成分を有しているため、チップ上の回路とリードフレームとを接続し、ある程度の距離をとったポイントから電流を取り出せば、その間の通電経路を抵抗素子として利用することができる。従って、従来のように抵抗素子を半導体チップに外付けする必要がなく、半導体装置が搭載される回路基板のサイズを小型化することができる。
【０００６】
請求項２記載の半導体装置によれば、リードフレームのアイランドが、概略直線状の導体を交差させた、所謂Ｘ字状をなしているものを使用する。即ち、アイランドがＸ字状を成すリードフレームの場合、アイランドをなす導体の断面が直方体状に形成されているので、その部分を通電経路とすればその経路において得られる抵抗値が計算し易くなり、所望する抵抗値を容易に得ることができる。
【０００７】
請求項３記載の半導体装置によれば、Ｘ字状をなすアイランドの４つの導体のうち、半導体チップとアイランドとを接続する箇所と、当該アイランドと外部配線とを接続する箇所とが異なるように配線する。従って、通電経路がより長くなり、より高い抵抗値を得ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を、車両用ＥＣＵに適用した場合の一実施例について図１乃至図３を参照して説明する。図２は、図４に示すＥＣＵ１の基板２に搭載されるようなＩＣの１つである、電源ＩＣ（半導体装置）２１を中心とする回路構成を示すものである。電源ＩＣ２１は、電源Ｖ１より、外付けのＰＮＰトランジスタ２２を介して５Ｖ電源を生成し、ＥＣＵを構成するその他の回路部に供給するようになっている。
【０００９】
トランジスタ２２のエミッタは、シャント抵抗（抵抗素子）２３を介して電源Ｖ１（例えば、６Ｖ）に接続されており、ベースは電源ＩＣ２１の出力端子２４に、コレクタは電源ＩＣ２１の入力端子２５，並びに位相補償用のコンデンサ２６を介して同入力端子２７に接続されている。また、トランジスタ２２のコレクタは、５Ｖ電源の供給端子となっており、そのコレクタとグランドとの間には、容量が夫々０．１μＦ，１０μＦ，１００μＦのコンデンサ２８，２９，３０が並列に接続されている。また、トランジスタ２２のエミッタ，ベース間には、抵抗素子３１が接続されている。
【００１０】
電源ＩＣ２１の出力端子２４は、ＮＰＮトランジスタ３２のコレクタに接続されており、トランジスタ３２のエミッタは、抵抗素子３３を介してグランドに接続されていると共に、入力端子２７に接続されている。また、トランジスタ３２のベースは、コンパレータ３４の出力端子に接続されている。コンパレータ３４の一方の入力端子（＋）には基準電圧Ｖ２（例えば、１．５Ｖ）が与えられており、他方の入力端子（−）は、抵抗素子３５を介してグランドに接続されていると共に、抵抗素子３６を介して入力端子２５に接続されている。
即ち、コンパレータ３４は、基準電圧Ｖ２と、トランジスタ２２のコレクタより出力される５Ｖ電源電圧を分圧した電位との比較結果に応じてトランジスタ３２のベース電流を制御し、以って、トランジスタ２２のベース電流を制御することで電源電圧が５Ｖに維持されるようにしている。
【００１１】
シャント抵抗２３とトランジスタ２２のエミッタとの共通接続点は、電源ＩＣ２１の入力端子３７を介して、コンパレータ３８の入力端子（＋）に接続されている。また、電源Ｖ１とグランドとの間には、抵抗素子３９及び電流源４０の直列回路が接続されており、両者の共通接続点は、コンパレータ３８の入力端子（−）に接続されている。そして、コンパレータ３８の出力端子は、トランジスタ３２のベースに接続されている。
即ち、コンパレータ３８は、トランジスタ２２を介して流れる電流をシャント抵抗２３における電圧降下により検出しており、過電流が流れてトランジスタ２２のエミッタ電位が大きく低下すると、コンパレータ３８の出力レベルはハイからロウに変化する。すると、トランジスタ３２，２２が何れもＯＦＦとなり、過電流保護動作が行なわれるようになっている。
【００１２】
ここで、シャント抵抗２３の抵抗値は、例えば０．１Ω程度に設定されるが、本実施例では、図１に示すように、電源ＩＣ２１の半導体チップ（ベアチップ）２１ａがマウント（ダイボンディング）されるリードフレーム４１のアイランド４２部分を利用することで、シャント抵抗２３を構成している。
【００１３】
図３（ａ）には、リードフレーム４１の全体構成を示す。リードフレーム４１は例えば銅合金を材料として、ベアチップがマウントされるアイランド４２（黒塗りで図示）と、その周辺に配置されるリード４３（白抜きで図示）とで構成されている。一般に、アイランドは平面状であるものが多いが、図３に示すリードフレーム４１は、アイランド４２が直線状の導体を交差させたＸ字状をなしている（Ｘフレーム）。
【００１４】
そして、図１に示すように、アイランド４２にチップ２１ａをマウントした後、チップ２１ａ上の入力端子３７（パッド）を、アイランド４２ｂの途中部位にワイヤ４４をボンディングすると共に、アイランド４２ｂの対角に位置するアイランド４２ｄの先端部をリード４３ａにワイヤ４５をボンディングする。そして、リード４３ａは、電源ＩＣ２１の外部において電源Ｖ１に接続される。即ち、外部の電源Ｖ１よりワイヤ４５，４４間の通電経路となるアイランド４２の一部分が有している抵抗成分を、シャント抵抗２３として利用する。従って、アイランド４２ｂに対してワイヤ４４をボンディングする位置を変化させれば、通電経路の長さが変化するので、シャント抵抗２３の抵抗値を調整することができる。
【００１５】
また、図３（ｂ）は、アイランド４２部分を構成している導体を拡大して示す斜視図である。アイランド４２の厚さＤ，長さＬはＩＣとしてのパッケージ毎に決まるが、幅Ｗについてはある程度の任意性があるので、幅Ｗを変化させることによっても、抵抗素子として利用する場合の抵抗値を調整することが可能である。
【００１６】
以上のように本実施例によれば、半導体チップ２１ａ上に形成されている回路の一部を構成するシャント抵抗２３として、リードフレーム４１の一部であるアイランド４２を利用するので、従来のように抵抗素子を半導体チップ２１ａに外付けする必要がなく、電源ＩＣ２１が搭載される回路基板のサイズを小型化することができる。
また、アイランド４２が、直線状の導体を交差させたＸ字状をなしているリードフレーム４１を使用するので、通電経路において得られる抵抗値が計算し易くなり、所望する抵抗値を容易に得ることができる。更に、Ｘ字状をなすアイランド４２の４つの導体のうち、半導体チップ２１ａとアイランド４２ｂとを接続し、その対角に位置するアイランド４２ｄとリード４３とを接続したので、通電経路をより長くしてより高い抵抗値を得ることができる。
【００１７】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
半導体チップ２１ａの外部で電源Ｖ１と接続するアイランドは、４２ａ又は４２ｃでも良い。或いは、必要な抵抗値が得られる場合は、アイランド４２ｂの途中部位からその先端部までを通電経路としても良い。
半導体チップの外部で抵抗素子に接続するのは、グランドでも良い。また、必ずしも
チップの外部と接続するものに限らず、チップ上の閉じた回路に挿入される抵抗素子として使用しても良い。
【００１８】
リードフレームは、Ｘフレーム４１に限ることなく、アイランドが平面状をなすものを使用しても良い。
電源ＩＣ２１に限ることなく、特許文献２におけるシャント抵抗１０を、上記実施例と同様に構成しても良い。
車両用のＥＣＵを構成するものに限ることなく、一般的な半導体装置に広く適用することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明を車両用ＥＣＵに適用した場合の一実施例であり、リードフレームに半導体チップをマウントし、シャント抵抗を得るためのワイヤボンディングを施した状態を示す図
【図２】電源ＩＣを中心とする回路構成を示す図
【図３】（ａ）はリードフレームの全体構成、（ｂ）はアイランド部分を拡大して示す斜視図
【図４】従来のＥＣＵの基板構成を示す図
【図５】同ＥＣＵの一構成例を示す機能ブロック図
【符号の説明】
【００２０】
図面中、２１は電源ＩＣ（半導体装置）、２１ａは半導体チップ、２３はシャント抵抗（抵抗素子）、４１はリードフレーム、４２はアイランドを示す。
【図１】
2008060341.tif 000003
【図２】
2008060341.tif 000004
【図３】
2008060341.tif 000005
【図４】
2008060341.tif 000006
【図５】
2008060341.tif 000007