(57)【要約】【課題】画素の非等間隔配置による集光レンズと光電変換部との位置ずれに対し、製造工程や素子構造を複雑化することなく、集光レンズの形状を容易に最適化でき、集光効率を改善し、感度の向上する。【解決手段】マイクロレンズ１２４の形成時に、トランジスタ領域１１２が設けられる画素間の拡大部に沿って水平方向のＶ字溝１２６を形成することにより、トランジスタ領域１１２に対応して深いレンズ面を有するマイクロレンズを形成する。すなわち、マイクロレンズの各レンズは、各フォトダイオードのトランジスタ領域１１２側ではＶ字溝１２６による深いレンズ面を有し、反対側では通常の浅いレンズ面を有することになり、結果的に図４に破線で示すように、マイクロレンズの中心とフォトダイオードの中心とを容易に一致させることができ、かつ、マイクロレンズの有効レンズ面を拡大できる。【選択図】図１
2008060198.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ光電変換部を含む複数の画素が２次元方向に配置され、画素列または画素行の間隔が他の領域より拡大した領域を有する画素アレイ部と、
前記画素アレイ部上に積層膜を介して配置され、前記複数の画素に対応する微小レンズより構成されるレンズアレイとを有する固体撮像装置の製造方法であって、
前記レンズアレイの形成時に、前記微小レンズを形成する前のレンズ材上面に前記画素列または画素行の間隔が拡大した領域に沿って溝部を形成し、その後、微小レンズを形成する、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記固体撮像装置は、各画素に光電変換部と前記光電変換部によって生成された信号電荷を読み出すための画素トランジスタ回路とを有し、前記画素列または画素行の間隔が他の領域より拡大した領域は、複数の画素の画素トランジスタ回路をまとめて形成した共有トランジスタ領域であることを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記溝部をＶ字形段断面に形成することを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項４】
前記微小レンズのレンズ面を前記溝部の内側面に連続させて形成することを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項５】
前記レンズアレイは、積層膜上に形成されるオンチップレンズアレイであることを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項６】
前記レンズアレイは、積層膜中に形成される層内レンズアレイであることを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項７】
下地膜上にレンズ材よりなるレンズ基層を形成する工程と、
前記レンズ基層の上面に前記画素列または画素行の間隔が拡大した領域に沿って溝部を形成する工程と、
前記レンズ基層の上面に微小レンズを形成する工程と、
を有することを特徴とする請求項１記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサやＣＣＤイメージセンサ等の固体撮像装置の製造方法に関し、詳しくは、例えば画素トランジスタ回路の配置領域を複数の画素で共有したＣＭＯＳイメージセンサのように、画素ピッチが不等間隔で形成される場合に、オンチップレンズや層内レンズの集光位置を容易に最適化することが可能な製造方法に関する。
【背景技術】
【０００２】
一般に、ＣＭＯＳイメージセンサやＣＣＤイメージセンサ等において、複数の画素毎に微小レンズ面を有するマイクロレンズを搭載した固体撮像装置が提供されている。
例えば、ＣＭＯＳイメージセンサでは、複数の画素による画素アレイ部が形成された半導体基板上に、各種の配線や層間絶縁膜を積層した多層配線層が設けられ、その上に層内レンズや平坦化膜を介してカラーフィルタやオンチップマイクロレンズが配置されている。
また、各画素には、光電変換部となるフォトダイオードや、フォトダイオードに蓄積された信号電荷をＦＤ（フローティングデフュージョン）部に転送する転送トランジスタ、ＦＤ部の電位変動を画素信号に変換する増幅トランジスタ、ＦＤ部の電位をリセットするリセットトランジスタ、画素信号を出力するタイミングを選択する選択トランジスタ等が形成されている。
また、マイクロレンズは、外部からの入射外光を各画素のフォトダイオードの受光面に集光するが、この集光レンズとしては、オンチップマイクロレンズに加えて、層内レンズを設ける場合もある。
【０００３】
ところで、このようなＣＭＯＳイメージセンサにおいて、画素ピッチを縮小による素子の小型化を図るために、画素トランジスタの配置領域を複数の画素で共有するようにしたものが提供されている。以下、このようなイメージセンサを画素共有型イメージセンサというものとする。
図６はこのような画素共有型イメージセンサにおける領域配置の一例を示す平面図である。
図示の例は、４つの画素１０で１つのトランジスタ領域（ＴＲ領域）１２を共有する構成例を示しており、縦横に２×２の配列で近接して配置されている４つの画素領域の垂直方向の側部に１つのトランジスタ領域１２が形成され、４画素分の画素トランジスタが設けられている。
【０００４】
しかし、上記のような画素共有型イメージセンサでは、隣接する画素（フォトダイオード）のピッチが、水平方向には等間隔であるが、垂直方向には、トランジスタ領域１２を設けた部分で拡大し、各フォトダイオードが等間隔で配列されないことになる。
図７はこの状態を示している。図示のように、シリコン基板１４の上層部に、各画素のフォトダイオード１０Ａと、トランジスタ領域１２が形成されており、そのシリコン基板１４上に、配線や絶縁膜による積層膜１６を介してオンチップマイクロレンズ１８が形成されている。
そして、フォトダイオード１０Ａが２つ１組で形成され、その垂直方向に隣接してトランジスタ領域１２が形成されているため、トランジスタ領域１２の有無によってフォトダイオード１０Ａが等間隔に並ばなくなる。
この結果、図７から分かるように、オンチップマイクロレンズ１８の集光中心からフォトダイオード１０Ａの中心がずれて、集光効率の低下から感度の低下を招いてしまう問題があった。
【０００５】
そこで、このようなオンチップマイクロレンズ１８とフォトダイオード１０Ａとの位置ずれに伴う集光特性の劣化を修正する手段として、従来は、マイクロレンズからの入射光の方向を変えてフォトダイオードに入射させる手段を設けるようにしていた（例えば特許文献１参照）。
この場合はプリズムや２倍ピッチでレンズを形成し、集光の方向を曲げて非等間隔で配置されたフォトダイオードに集光している。
【特許文献１】特開２００５−２４４９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術では、マイクロレンズ等の集光レンズと別に集光の方向を曲げる手段をもつために、製造工程が複雑化し、かつ、構成が複雑化するという問題があった。
なお、単にマイクロレンズ等の集光レンズをフォトダイオードの位置に合わせて非等間隔に形成することも考えられるが、その場合、レンズ効果を持たない無効領域が広がることになり、集光効率が落ちて感度が低下するという問題があった。
【０００７】
そこで本発明は、上述のような画素の非等間隔配置による集光レンズと光電変換部との位置ずれに対し、製造工程や素子構造を複雑化することなく、集光レンズの形状を容易に最適化でき、集光効率を改善し、感度の向上を達成できる固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明の固体撮像装置の製造方法は、それぞれ光電変換部を含む複数の画素が２次元方向に配置され、画素列または画素行の間隔が他の領域より拡大した領域を有する画素アレイ部と、前記画素アレイ部上に積層膜を介して配置され、前記複数の画素に対応する微小レンズより構成されるレンズアレイとを有する固体撮像装置の製造方法であって、前記レンズアレイの形成時に、前記微小レンズを形成する前のレンズ材上面に前記画素列または画素行の間隔が拡大した領域に沿って溝部を形成し、その後、微小レンズを形成することを特徴とする。
【発明の効果】
【０００９】
本発明の固体撮像装置の製造方法によれば、レンズアレイの形成時に、微小レンズを形成する前のレンズ材上面に画素列または画素行の間隔が拡大した領域に沿って溝部を形成し、その後、微小レンズを形成するようにしたことから、画素の間隔が拡大した領域では、溝部の内側面によって微小レンズのレンズ面が拡張され、入射光を有効に光電変換部に導くことが可能となる。
その結果、製造工程や素子構造を複雑化することなく、微小レンズと光電変換部との位置ずれを修正でき、レンズ形状を容易に最適化できるとともに、有効レンズ領域の拡張によって集光効率を改善し、感度の向上を達成できる効果がある。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の実施の形態による固体撮像装置の製造方法を示す断面図であり、本発明を画素共有型のＣＭＯＳイメージセンサに適用した例を示している。
また、図２〜図５は図１に示す製造方法で作製する画素共有型ＣＭＯＳイメージセンサの例を示す図であり、図２は素子全体の概要を示すブロック図、図３は画素構成を示す回路図、図４はトランジスタ領域の共有構造を示す平面図、図５はフォトダイオードとマイクロレンズとの対向構造を示す断面図である。
【００１１】
まず、図２〜図５を用いて本実施の形態で採用する画素共有型ＣＭＯＳイメージセンサについて説明する。
図２に示すように、ＣＭＯＳイメージセンサは、同一チップ上に、フォトダイオード（光電変換部）を含む複数の画素１１０を２次元方向に配置して画素アレイ部を構成した撮像領域１００と、この撮像領域１００の外部に形成された周辺回路領域２００とを設けたものである。
そして、周辺回路領域２００には、画素アレイ部に各種の制御パルスを供給して画素列毎に画素信号の読み出しを行う垂直選択駆動回路２１０と、画素アレイ部から読み出された列信号に対してノイズ処理等の信号処理を行う列信号処理部２２０と、この列信号処理部２２０で処理した画素信号を水平方向に転送する水平走査回路２３０と、水平走査回路２３０から転送される画素信号を映像信号に変換して出力する出力処理部２４０と、各部にタイミング信号を供給するタイミングジェネレータ２５０等が設けられている。
【００１２】
また、図３に示すように、撮像領域１００の各画素１１０には、受光量に応じた信号電荷を生成するフォトダイオード１１１と、このフォトダイオード１１１の信号電荷をＦＤ（フローティングデフュージョン）に読み出す読み出しトランジスタ（転送ゲート）１１２、ＦＤの電位に応じた画素信号を生成する増幅トランジスタ１１３、画素信号の出力タイミングを選択する選択トランジスタ１１４、ＦＤをリセットするリセットトランジスタ１１５等の画素トランジスタが設けられ、さらに、このような画素アレイ部と周辺回路領域との間で各種の信号や電源をやり取りするための配線やその他の素子が設けられている。
【００１３】
また、図４及び図５に示すように、シリコン基板１２０の上層部に、各画素のフォトダイオード１１１と、トランジスタ領域１１２が形成されており、そのシリコン基板１２０上に、配線や絶縁膜による積層膜１２２を介してオンチップマイクロレンズ１２４が形成されている。
そして、図４に示すように、本例は４つの画素１１０で１つのトランジスタ領域１１２を共有する構成例を示しており、縦横に２×２の配列で近接して配置されている４つの画素領域の垂直方向に隣接して１つのトランジスタ領域１１２が形成され、４画素分の画素トランジスタが設けられている。したがって、このイメージセンサでは、隣接する画素（フォトダイオード１１１）のピッチが、水平方向には等間隔であるが、垂直方向には、トランジスタ領域１１２を設けた部分で拡大し、各フォトダイオード１１１が等間隔で配列されないことになる。
【００１４】
そこで、本例では、マイクロレンズ１２４の形成時に、トランジスタ領域１１２が設けられる画素間の拡大部に沿って例えばＶ字断面を有する水平方向の溝部（以下、Ｖ字溝という）１２６を形成することにより、図５に示すように、トランジスタ領域１１２に対応して深いレンズ面を有するマイクロレンズを形成する。
すなわち、マイクロレンズの各レンズは、各フォトダイオードのトランジスタ領域１１２側ではＶ字溝１２６による深いレンズ面を有し、反対側では通常の浅いレンズ面を有することになり、結果的に図５に破線で示すように、マイクロレンズの中心とフォトダイオードの中心とを容易に一致させることができ、かつ、マイクロレンズの有効レンズ面を拡大できる。
【００１５】
次に図１を用いて本例の固体撮像装置の製造方法について説明する。
まず、図１（Ａ）において、図示しない下地層（平坦化面）の上に透明樹脂等のレンズ材よりなるレンズ基層１３０を形成した状態で、フォトリソグラフィ工程により、Ｖ字溝１２６を形成するための感光性樹脂等によるレジスト膜１３２をパターニングする。このパターンは、Ｖ字溝１２６の形成位置に沿って真直ぐな間隙１３２Ａを有するパターンである。
次に、図１（Ｂ）において、等方性エッチングを行い、レンズ基層１３０にＶ字溝１２６Ａを形成する。この後、レジスト膜１３２を除去する。なお、この時点でのＶ字溝１２６Ａは、後のリフロー処理等によって変形し、最終的にレンズ面と一体化したＶ字溝１２６となる。
【００１６】
次に、図１（Ｃ）において、フォトリソグラフィ工程により、マイクロレンズ形成用の熱溶融性感光性樹脂等によるレジスト膜１３４をパターニングする。そして、図１（Ｄ）において、レジスト膜１３４を熱溶融リフロー処理し、表面張力によってレンズ形状を形成する。
この後、図１（Ｅ）において、エッチバックを行い、レジスト膜１３４のレンズ形状をレンズ基層１３０に転写する。なお、レジスト材にレンズ材（透明樹脂等）を選択することにより、エッチバックを行わず、図１（Ｄ）の段階で完成することも可能である。
【００１７】
この結果、図４に示したマイクロレンズと同様のマイクロレンズ１２４を形成できる。本例では、エッチング条件等の選択によって、図示のように、Ｖ字溝１２６Ａの内側面は、マイクロレンズ１２４のレンズ面と連続して形成され、レンズの一部を構成しており、レンズ面の拡張する役割をもっている。
なお、図１（Ｅ）において、マイクロレンズ１２４の下層には、カラーフィルタ１２３が形成され、その下には、多層配線の積層膜１２２が形成されているが、本発明には直接関係しないので、詳細は省略する。
【００１８】
なお、以上は本発明をＣＭＯＳイメージセンサについて適用した場合を説明したが、本発明は必ずしもＣＭＯＳイメージセンサに限定されず、非等間隔の画素配列を有する他の固体撮像装置の製造方法にも適用できるものである。
また、上述のようなオンチップレンズでなく、層内レンズについても同様の製造方法を適用して作製することが可能であり、オンチップレンズと層内レンズを有する場合には、その両方、または一方に本発明の製造方法を適用することが可能である。
また、上述の例では、レンズ形状を補正する溝としてＶ字溝を用いたが、同様の作用が得られるものであれば、他の断面形状の溝であってもかまわない。また、溝部の方向や大きさは適宜選択できるものである。
また、固体撮像装置は１チップ上にＣＣＤイメージセンサやＣＭＯＳイメージセンサを構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、撮像対象として、指紋検出等を行うものも含むものとする。
また、このようなイメージセンサ（固体撮像装置）単体で構成される装置の他に、イメージセンサとその他のモジュール（例えば操作部や通信、表示等の機能部）と組み合わせた撮像装置（例えばデジタルカメラ装置や携帯電話装置等）について、本発明の製造方法を適用することにより、感度の良い撮像機能を有する装置を提供できる効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態による固体撮像装置（ＣＭＯＳイメージセンサ）の製造方法を示す断面図である。
【図２】図１に示す製造方法で作製する画素共有型ＣＭＯＳイメージセンサの素子全体の概要を示すブロック図である。
【図３】図２に示す画素共有型ＣＭＯＳイメージセンサの画素構成を示す回路図である。
【図４】図２に示す画素共有型ＣＭＯＳイメージセンサのトランジスタ領域の共有構造を示す平面図である。
【図５】図２に示す画素共有型ＣＭＯＳイメージセンサのフォトダイオードとマイクロレンズとの対向構造を示す断面図である。
【図６】従来の画素共有型ＣＭＯＳイメージセンサのトランジスタ領域の共有構造を示す平面図である。
【図７】図６に示す画素共有型ＣＭＯＳイメージセンサのフォトダイオードとマイクロレンズとの対向構造を示す断面図である。
【符号の説明】
【００２０】
１２２……積層膜、１２３……カラーフィルタ、１２４……マイクロレンズ、１２６、１２６Ａ……Ｖ字溝、１３０……レンズ基層、１３２、１３４……レジスト膜。
【図１】
2008060198.tif 000003
【図２】
2008060198.tif 000004
【図３】
2008060198.tif 000005
【図４】
2008060198.tif 000006
【図５】
2008060198.tif 000007
【図６】
2008060198.tif 000008
【図７】
2008060198.tif 000009