(57)【要約】【課題】入力クロックの周波数の検出が可能な周波数検出機能を有し、また入力クロックの周波数を検出しドライブ能力の選択が可能であり、また入力クロックの周波数に応じて内部電圧レベルの調節が可能な半導体装置を提供する。【解決手段】本発明の半導体装置は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、入力クロックをバッファリングして発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、基準クロックを予定回数でカウントする第１カウント手段と、比較クロックを予定回数でカウントする第２カウント手段と、第１カウント手段でカウントした第１結果値と第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部とを備える。【選択図】図１
2008252864.tif 000002
【特許請求の範囲】
【請求項１】
周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、
前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、
前記基準クロックと、
前記比較クロックを各々前記予定回数でカウントする第１カウント手段及び第２カウント手段と、
前記第１カウント手段でカウントした第１結果値と前記第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部と
を備えることを特徴とする半導体装置。
【請求項２】
前記発振イネーブル信号のアクティブ時点と比較クロックの遷移時点とが、実質的に同じであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記制御部が、
開始信号に応答して基準信号を生成する開始制御部と、
前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成し、前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力する発振タイミング調節部と
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記基準周波数生成部が、
リングオシレータを備えることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記基準クロックのドライブ能力を向上させて前記第１カウント手段として提供するクロックドライバを更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記比較クロックのドライブ能力を向上させて前記第２カウント手段として提供するクロックドライバを更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記比較部が、
前記第１結果値が予定値になると、第１検出信号をアクティブにする第１検出信号生成部と、
前記第２結果値が予定値になると、第２検出信号をアクティブにする第２検出信号生成部と、
前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成する比較信号生成部と
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力する結果信号生成部を更に備えることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記結果信号生成部が、
前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成する第１周波数検出部と、
前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成する第２周波数検出部と、
前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力する周波数判定信号出力部と
を備えることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記周波数判定信号出力部が、
前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成し、
前記制御部が、前記終了信号に応答してディセーブルされることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記終了信号に応答して前記第１カウント手段及び第２カウント手段をディセーブルさせるカウント制御部を更に備えることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップと、
前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成するステップと、
前記基準クロックと、
前記比較クロックを各々前記予定回数でカウントする第１カウントステップ及び第２カウントステップと、
前記第１カウントステップにおいてカウントした第１結果値と、前記第２カウントステップにおいてカウントした第２結果値とを比較して比較信号を生成するステップと
を含むことを特徴とする半導体装置の駆動方法。
【請求項１３】
前記発振イネーブル信号のアクティブ時点及び比較クロックの遷移時点が、実質的に同じであることを特徴とする請求項１２に記載の半導体装置の駆動方法。
【請求項１４】
前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップが、
開始信号に応答して基準信号を生成するステップと、
前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成するステップと、
該発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力するステップと
を含むことを特徴とする請求項１２に記載の半導体装置の駆動方法。
【請求項１５】
前記基準クロックを予定回数でカウントするステップが、
前記基準クロックのドライブ能力を向上させるステップと、
前記基準クロックをカウントするステップと
を含むことを特徴とする請求項１２に記載の半導体装置の駆動方法。
【請求項１６】
前記比較クロックを予定回数でカウントするステップが、
前記比較クロックのドライブ能力を向上させるステップと、
前記比較クロックをカウントするステップと
を含むことを特徴とする請求項１２に記載の半導体装置の駆動方法。
【請求項１７】
前記比較信号を生成するステップが、
前記第１結果値が予定値になると、第１検出信号をアクティブにするステップと、
前記第２結果値が予定値になると、第２検出信号をアクティブにするステップと、
前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成するステップと
を含むことを特徴とする請求項１２に記載の半導体装置の駆動方法。
【請求項１８】
前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力するステップを更に含むことを特徴とする請求項１７に記載の半導体装置の駆動方法。
【請求項１９】
前記周波数判定信号として出力するステップが、
前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成するステップと、
前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成するステップと、
前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力するステップと
を含むことを特徴とする請求項１８に記載の半導体装置の駆動方法。
【請求項２０】
前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成するステップと、
前記終了信号に応答して前記発振イネーブル信号及び比較クロックの出力を非アクティブにするステップと
を含むことを特徴とする請求項１９に記載の半導体装置の駆動方法。
【請求項２１】
前記終了信号に応答して前記比較クロック及び前記基準クロックのカウントを終了するステップを更に含むことを特徴とする請求項２０に記載の半導体装置の駆動方法。
【請求項２２】
周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、
前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、
前記基準クロックと、
前記比較クロックを各々前記予定回数でカウントする第１カウント手段及び第２カウント手段と、
前記第１カウント手段でカウントした第１結果値と前記第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部と、
第１周波数で動作する第１回路ブロックと、
前記第１周波数より低い第２周波数で動作する第２回路ブロックと、
前記第１回路ブロックの出力と第２回路ブロックの出力とを前記比較信号に応答して選択的に出力するマルチプレクサと
を備えることを特徴とする半導体装置。
【請求項２３】
前記制御部が、
開始信号に応答して基準信号を生成する開始制御部と、
前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成し、前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力する発振タイミング調節部と
を備えることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記比較部が、
前記第１結果値が予定値になると、第１検出信号をアクティブにする第１検出信号生成部と、
前記第２結果値が予定値になると、第２検出信号をアクティブにする第２検出信号生成部と、
前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成する比較信号生成部と
を備えることを特徴とする請求項２２に記載の半導体装置。
【請求項２５】
前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力する結果信号生成部を更に備えることを特徴とする請求項２４に記載の半導体装置。
【請求項２６】
前記結果信号生成部が、
前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成する第１周波数検出部と、
前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成する第２周波数検出部と、
前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力する周波数判定信号出力部と
を備えることを特徴とする請求項２５に記載の半導体装置。
【請求項２７】
前記周波数判定信号出力部が、
前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成し、
前記制御部が、前記終了信号に応答してディセーブルされることを特徴とする請求項２６に記載の半導体装置。
【請求項２８】
前記終了信号に応答して前記第１カウント手段及び第２カウント手段をディセーブルさせるカウント制御部を更に備えることを特徴とする請求項２７に記載の半導体装置。
【請求項２９】
周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップと、
前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成するステップと、
前記基準クロックと、
前記比較クロックを各々前記予定回数でカウントする第１カウントステップ及び第２カウントステップと、
前記第１カウントステップでカウントした第１結果値と前記第２カウントステップでカウントした第２結果値とを比較して比較信号を生成するステップと、
第１周波数に対応する動作で第１駆動信号を生成するステップと、
前記第１周波数より低い第２周波数に対応する動作で第２駆動信号を生成するステップと、
前記比較信号に応答して第１駆動信号又は第２駆動信号を選択するステップと
を含むことを特徴とする半導体装置の駆動方法。
【請求項３０】
前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップが、
開始信号に応答して基準信号を生成するステップと、
前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成するステップと、
前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力するステップと
を含むことを特徴とする請求項２９に記載の半導体装置の駆動方法。
【請求項３１】
前記比較信号を生成するステップが、
前記第１結果値が予定値になると、第１検出信号をアクティブにするステップと、
前記第２結果値が予定値になると、第２検出信号をアクティブにするステップと、
前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成するステップと
を含むことを特徴とする請求項２９に記載の半導体装置の駆動方法。
【請求項３２】
前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力するステップを更に含むことを特徴とする請求項３１に記載の半導体装置の駆動方法。
【請求項３３】
前記周波数判定信号として出力するステップが、
前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成するステップと、
前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成するステップと、
前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力するステップと
を含むことを特徴とする請求項３２に記載の半導体装置の駆動方法。
【請求項３４】
前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成するステップと、
該終了信号に応答して前記発振イネーブル信号及び比較クロックの出力を非アクティブにするステップと
を含むことを特徴とする請求項３３に記載の半導体装置の駆動方法。
【請求項３５】
前記終了信号に応答して前記比較クロック及び前記基準クロックのカウントを終了するステップを更に含むことを特徴とする請求項３４に記載の半導体装置の駆動方法。
【請求項３６】
周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、
前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、
前記基準クロックと、
前記比較クロックを各々前記予定回数でカウントする第１カウント手段及び第２カウント手段と、
前記第１カウント手段でカウントした第１結果値と前記第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部と、
駆動電圧を生成する第１電圧生成部と、
前記駆動電圧と同じ電圧レベルを有する補助駆動電圧を生成し、前記比較信号に応答して前記補助駆動電圧を選択的に出力する第２電圧生成部と
を備えることを特徴とする半導体装置。
【請求項３７】
前記制御部が、
開始信号に応答して基準信号を生成する開始制御部と、
前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成し、当該発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力する発振タイミング調節部と
を備えることを特徴とする請求項３６に記載の半導体装置。
【請求項３８】
前記比較部が、
前記第１結果値が予定値になると、第１検出信号をアクティブにする第１検出信号生成部と、
前記第２結果値が予定値になると、第２検出信号をアクティブにする第２検出信号生成部と、
前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成する比較信号生成部と
を備えることを特徴とする請求項３６に記載の半導体装置。
【請求項３９】
前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力する結果信号生成部を更に備えることを特徴とする請求項３８に記載の半導体装置。
【請求項４０】
前記結果信号生成部が、
前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成する第１周波数検出部と、
前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成する第２周波数検出部と、
前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力する周波数判定信号出力部と
を備えることを特徴とする請求項３９に記載の半導体装置。
【請求項４１】
前記周波数判定信号出力部が、
前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成し、
前記制御部が、前記終了信号に応答してディセーブルされることを特徴とする請求項４０に記載の半導体装置。
【請求項４２】
前記終了信号に応答して前記第１カウント手段及び第２カウント手段をディセーブルさせるカウント制御部を更に備えることを特徴とする請求項４１に記載の半導体装置。
【請求項４３】
周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップと、
前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成するステップと、
前記基準クロックを予定回数でカウントする第１カウントステップと、
前記比較クロックを前記予定回数でカウントする第２カウントステップと、
前記第１カウントステップでカウントした第１結果値と前記第２カウントステップでカウントした第２結果値とを比較して比較信号を生成するステップと、
駆動電圧を生成するステップと、
前記駆動電圧と同じ電圧レベルを有する補助駆動電圧を生成するステップと、
前記比較信号に応答して前記補助駆動電圧を選択的に出力するステップと
を含むことを特徴とする半導体装置の駆動方法。
【請求項４４】
前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップが、
開始信号に応答して基準信号を生成するステップと、
前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成するステップと、
前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較信号として出力するステップと
を含むことを特徴とする請求項４３に記載の半導体装置の駆動方法。
【請求項４５】
前記比較信号を生成するステップが、
前記第１結果値が予定値になると、第１検出信号をアクティブにするステップと、
前記第２結果値が予定値になると、第２検出信号をアクティブにするステップと、
前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成するステップと
を含むことを特徴とする請求項４３に記載の半導体装置の駆動方法。
【請求項４６】
前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力するステップを更に含むことを特徴とする請求項４５に記載の半導体装置の駆動方法。
【請求項４７】
前記周波数判定信号として出力するステップが、
前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成するステップと、
前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成するステップと、
前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力するステップと
を含むことを特徴とする請求項４６に記載の半導体装置の駆動方法。
【請求項４８】
前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成するステップと、
前記終了信号に応答して前記発振イネーブル信号及び比較クロックの出力を非アクティブにするステップと
を含むことを特徴とする請求項４７に記載の半導体装置の駆動方法。
【請求項４９】
前記終了信号に応答して前記比較クロック及び前記基準クロックのカウントを終了するステップを更に含むことを特徴とする請求項４８に記載の半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、周波数を検出するための半導体装置に関する。
【背景技術】
【０００２】
様々な機能を行う複数の半導体装置を備えるシステムにおいて、半導体メモリ装置はデータを格納する装置である。半導体メモリ装置は、データ処理装置、例えば、中央処理装置から入力されたアドレスに対応するデータをデータ要求装置に出力し、又は、データ処理装置から伝達されたデータを、そのデータと共に入力されたアドレスに対応して半導体メモリ装置の単位セルに格納する。
【０００３】
システムの動作速度が速くなるにつれ、そのシステムに備えられるデータ処理装置から半導体メモリ装置に求められるデータ入出力速度も次第に高まっている。しかし、近年に到るまでの半導体集積回路の技術開発過程において、データ処理装置の動作速度はますます速くなっている反面、データ処理装置とデータのやりとりを行う半導体メモリ装置のデータ入出力速度は、データ処理装置の速度には及んでいないのが実情である。
【０００４】
半導体メモリ装置のデータ入出力速度を、データ処理装置が求める水準に高めるために様々な形の半導体メモリ装置が開発された。近年までに最も広く用いられてきた半導体メモリ装置としては、データ処理装置を備えたシステムクロック周期ごとにデータを出力させる同期式メモリ装置が提案された。同期式メモリ装置は、システムクロックを受信して、入力されたシステムクロックの周期に対応してデータ処理装置へとデータを出力、又は、データをデータ処理装置からシステムクロックの周期ごとに受信する。しかし、同期式メモリ装置もデータ処理装置の動作速度には及ばないことから、ＤＤＲ同期式メモリ装置が開発された。ＤＤＲ同期式メモリ装置は、システムクロックの遷移ごとにデータを出力又は受信する。すなわち、システムクロックの立ち上がり遷移と立ち下り遷移とにそれぞれ同期させてデータを出力又は受信する。
【０００５】
このように、近年開発中の半導体メモリ装置も、入力されるシステムクロックを用いてデータを出力させるため、内部的にクロック信号を受信して処理する様々な回路ブロックを備えている。代表的に、データ出力回路部はシステムクロックの遷移に応答してデータを出力させる。半導体メモリ装置を適用するシステムによって入力されるシステムのクロックの周波数は異なる。近年製造されている半導体メモリ装置は、受信できるシステムクロックの周波数の範囲が更に広くなることが求められている。しかし、半導体メモリ装置の内部回路を高周波数及び低周波数に同時に信頼性高く動作させるように開発することは非常に難しい。したがって、２つの回路ブロックを並列に備え、入力されるシステムクロックが高周波数の場合及び低周波数の場合に応じて回路ブロックを選択した後、選択した回路ブロックにデータをアクセスさせる。このため、半導体メモリ装置に入力されるシステムクロックの周波数を正確に検出する回路が必要となる。
【特許文献１】特開２００６−１３５９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、入力クロックの周波数の検出が可能な周波数検出機能を有する半導体装置を提供することにある。
【０００７】
本発明の他の目的は、入力クロックの周波数を検出し、ドライブ能力の選択が可能な半導体装置を提供することにある。
【０００８】
本発明の更に他の目的は、入力クロックの周波数に応じて内部電圧レベルの調節が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、前記基準クロックと、前記比較クロックを各々前記予定回数でカウントする第１カウント手段及び第２カウント手段と、前記第１カウント手段でカウントした第１結果値と前記第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部とを備えることを特徴とする半導体装置を提供する。
また、上記を基本として、前記発振イネーブル信号のアクティブ時点と比較クロックの遷移時点とが、実質的に同じであることを特徴とする半導体装置も提供する。また、前記制御部が、開始信号に応答して基準信号を生成する開始制御部と、前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成し、前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力する発振タイミング調節部とを備えることを特徴とする半導体装置も提供する。また、前記基準周波数生成部が、リングオシレータを備えることを特徴とする半導体装置も提供する。また、前記基準クロックのドライブ能力を向上させて前記第１カウント手段として提供するクロックドライバを更に備えることを特徴とする半導体装置も提供する。また、前記比較クロックのドライブ能力を向上させて前記第２カウント手段として提供するクロックドライバを更に備えることを特徴とする半導体装置も提供する。また、前記比較部が、前記第１結果値が予定値になると、第１検出信号をアクティブにする第１検出信号生成部と、前記第２結果値が予定値になると、第２検出信号をアクティブにする第２検出信号生成部と、前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成する比較信号生成部とを備えることを特徴とする半導体装置も提供する。また、前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力する結果信号生成部を更に備えることを特徴とする半導体装置も提供する。また、前記結果信号生成部が、前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成する第１周波数検出部と、前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成する第２周波数検出部と、前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力する周波数判定信号出力部とを備えることを特徴とする半導体装置も提供する。また、前記周波数判定信号出力部が、前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成し、前記制御部が、前記終了信号に応答してディセーブルされることを特徴とする半導体装置も提供する。また、前記終了信号に応答して前記第１カウント手段及び第２カウント手段をディセーブルさせるカウント制御部を更に備えることを特徴とする半導体装置も提供する。
【００１０】
また、本発明は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップと、前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成するステップと、前記基準クロックと、前記比較クロックを各々前記予定回数でカウントする第１カウントステップ及び第２カウントステップと、前記第１カウントステップにおいてカウントした第１結果値と、前記第２カウントステップにおいてカウントした第２結果値とを比較して比較信号を生成するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。
また、上記を基本として、前記発振イネーブル信号のアクティブ時点及び比較クロックの遷移時点が、実質的に同じであることを特徴とする半導体装置の駆動方法も提供する。また、前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップが、開始信号に応答して基準信号を生成するステップと、前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成するステップと、該発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記基準クロックを予定回数でカウントするステップが、前記基準クロックのドライブ能力を向上させるステップと、前記基準クロックをカウントするステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記比較クロックを予定回数でカウントするステップが、前記比較クロックのドライブ能力を向上させるステップと、前記比較クロックをカウントするステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記比較信号を生成するステップが、前記第１結果値が予定値になると、第１検出信号をアクティブにするステップと、前記第２結果値が予定値になると、第２検出信号をアクティブにするステップと、前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力するステップを更に含むことを特徴とする半導体装置の駆動方法も提供する。また、前記周波数判定信号として出力するステップが、前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成するステップと、前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成するステップと、前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成するステップと、前記終了信号に応答して前記発振イネーブル信号及び比較クロックの出力を非アクティブにするステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記終了信号に応答して前記比較クロック及び前記基準クロックのカウントを終了するステップを更に含むことを特徴とする半導体装置の駆動方法も提供する。
【００１１】
また、本発明は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、前記基準クロックと、前記比較クロックを各々前記予定回数でカウントする第１カウント手段及び第２カウント手段と、前記第１カウント手段でカウントした第１結果値と前記第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部と、第１周波数で動作する第１回路ブロックと、前記第１周波数より低い第２周波数で動作する第２回路ブロックと、前記第１回路ブロックの出力と第２回路ブロックの出力とを前記比較信号に応答して選択的に出力するマルチプレクサとを備えることを特徴とする半導体装置を提供する。
また、上記を基本として、前記制御部が、開始信号に応答して基準信号を生成する開始制御部と、前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成し、前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力する発振タイミング調節部とを備えることを特徴とする半導体装置も提供する。また、前記比較部が、前記第１結果値が予定値になると、第１検出信号をアクティブにする第１検出信号生成部と、前記第２結果値が予定値になると、第２検出信号をアクティブにする第２検出信号生成部と、前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成する比較信号生成部とを備えることを特徴とする半導体装置も提供する。また、前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力する結果信号生成部を更に備えることを特徴とする半導体装置も提供する。また、前記結果信号生成部が、前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成する第１周波数検出部と、前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成する第２周波数検出部と、前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力する周波数判定信号出力部とを備えることを特徴とする半導体装置も提供する。また、前記周波数判定信号出力部が、前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成し、前記制御部が、前記終了信号に応答してディセーブルされることを特徴とする半導体装置も提供する。前記終了信号に応答して前記第１カウント手段及び第２カウント手段をディセーブルさせるカウント制御部を更に備えることを特徴とする半導体装置も提供する。
【００１２】
また、本発明は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップと、前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成するステップと、前記基準クロックと、前記比較クロックを各々前記予定回数でカウントする第１カウントステップ及び第２カウントステップと、前記第１カウントステップでカウントした第１結果値と前記第２カウントステップでカウントした第２結果値とを比較して比較信号を生成するステップと、第１周波数に対応する動作で第１駆動信号を生成するステップと、前記第１周波数より低い第２周波数に対応する動作で第２駆動信号を生成するステップと、前記比較信号に応答して第１駆動信号又は第２駆動信号を選択するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。
また、上記を基本として、前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップが、開始信号に応答して基準信号を生成するステップと、前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成するステップと、前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記比較信号を生成するステップが、前記第１結果値が予定値になると、第１検出信号をアクティブにするステップと、前記第２結果値が予定値になると、第２検出信号をアクティブにするステップと、前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力するステップを更に含むことを特徴とする半導体装置の駆動方法も提供する。また、前記周波数判定信号として出力するステップが、前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成するステップと、前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成するステップと、前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。また、前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成するステップと、該終了信号に応答して前記発振イネーブル信号及び比較クロックの出力を非アクティブにするステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記終了信号に応答して前記比較クロック及び前記基準クロックのカウントを終了するステップを更に含むことを特徴とする半導体装置の駆動方法も提供する。
【００１３】
また、本発明は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力する制御部と、前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成する基準周波数生成部と、前記基準クロックと、前記比較クロックを各々前記予定回数でカウントする第１カウント手段及び第２カウント手段と、前記第１カウント手段でカウントした第１結果値と前記第２カウント手段でカウントした第２結果値とを比較して比較信号を生成する比較部と、駆動電圧を生成する第１電圧生成部と、前記駆動電圧と同じ電圧レベルを有する補助駆動電圧を生成し、前記比較信号に応答して前記補助駆動電圧を選択的に出力する第２電圧生成部とを備えることを特徴とする半導体装置を提供する。
また、上記を基本として、前記制御部が、開始信号に応答して基準信号を生成する開始制御部と、前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成し、当該発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較クロックとして出力する発振タイミング調節部とを備えることを特徴とする半導体装置も提供する。また、前記比較部が、前記第１結果値が予定値になると、第１検出信号をアクティブにする第１検出信号生成部と、前記第２結果値が予定値になると、第２検出信号をアクティブにする第２検出信号生成部と、前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成する比較信号生成部とを備えることを特徴とする半導体装置も提供する。また前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力する結果信号生成部を更に備えることを特徴とする半導体装置も提供する。また、前記結果信号生成部が、前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成する第１周波数検出部と、前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成する第２周波数検出部と、前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力する周波数判定信号出力部とを備えることを特徴とする半導体装置も提供する。また、前記周波数判定信号出力部が、前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成し、前記制御部が、前記終了信号に応答してディセーブルされることを特徴とする半導体装置も提供する。また、前記終了信号に応答して前記第１カウント手段及び第２カウント手段をディセーブルさせるカウント制御部を更に備えることを特徴とする半導体装置も提供する。
【００１４】
本発明は、周波数を検出する入力クロックの遷移に応答する発振イネーブル信号を出力し、前記入力クロックをバッファリングして前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップと、前記発振イネーブル信号に応答して予定周波数を有する基準クロックを生成するステップと、前記基準クロックを予定回数でカウントする第１カウントステップと、前記比較クロックを前記予定回数でカウントする第２カウントステップと、前記第１カウントステップでカウントした第１結果値と前記第２カウントステップでカウントした第２結果値とを比較して比較信号を生成するステップと、駆動電圧を生成するステップと、前記駆動電圧と同じ電圧レベルを有する補助駆動電圧を生成するステップと、前記比較信号に応答して前記補助駆動電圧を選択的に出力するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。
また、上記を基本として、前記発振イネーブル信号のアクティブタイミングに対応する比較クロックを出力するステップが、開始信号に応答して基準信号を生成するステップと、前記入力クロックの遷移に応答して前記基準信号を前記発振イネーブル信号として生成するステップと、前記発振イネーブル信号のアクティブタイミングに応答して入力クロックをラッチして比較信号として出力するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記比較信号を生成するステップが、前記第１結果値が予定値になると、第１検出信号をアクティブにするステップと、前記第２結果値が予定値になると、第２検出信号をアクティブにするステップと、前記第１検出信号及び第２検出信号のアクティブタイミング差に対応する前記比較信号を生成するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記第１検出信号と前記第２検出信号とのうち、遅れてアクティブになる信号のアクティブタイミングに対応して前記比較信号を周波数判定信号として出力するステップを更に含むことを特徴とする半導体装置の駆動方法も提供する。また、前記周波数判定信号として出力するステップが、前記第１検出信号に応答し、前記基準信号を受信して第１周波数検出信号を生成するステップと、前記第２検出信号に応答し、前記基準信号を受信して第２周波数検出信号を生成するステップと、前記第１周波数検出信号及び前記第２周波数検出信号に応答し、前記比較信号を受信して前記周波数判定信号を出力するステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記第１周波数検出信号及び前記第２周波数検出信号のアクティブ化に応答して終了信号を生成するステップと、前記終了信号に応答して前記発振イネーブル信号及び比較クロックの出力を非アクティブにするステップとを含むことを特徴とする半導体装置の駆動方法も提供する。また、前記終了信号に応答して前記比較クロック及び前記基準クロックのカウントを終了するステップを更に含むことを特徴とする半導体装置の駆動方法も提供する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の最も好ましい実施形態を添付した図面を参照しながら説明する。
【００１６】
本発明は、入力クロックの周波数を信頼性高く検出できる周波数検出器を提供する。本発明で提供する周波数検出器は、デジタルで動作し、入力クロックの周期が１００Ｐｓｅｃ程度の変動に対する検出も可能であり、かつ、最小のクロック信号の２０周期以内に比較を完了する。また、消費電流量を最小化するよう動作が完了すると、追加の消費電流を除去する。本発明による周波数検出器を半導体メモリ装置に適用する場合は、パワーアップ信号によってリセット動作させることができ、初期セットモードのＥＭＲＳ区間で動作され得るように実現できる。
【００１７】
図１は、本発明の好ましい第１実施例に係る半導体装置を示すブロック図である。
【００１８】
同図に示すように、第１実施例に係る半導体装置は、周波数を検出するために、開始制御部１０、発振タイミング調節部２０、基準周波数生成部３０、クロックドライバ４０、カウント制御部５０、カウント部６０、カウント検出部７０、比較部８０、及び周波数判定信号生成部９０を備える。
【００１９】
開始制御部１０は、周波数検出開始信号ＤＦＤ＿ＯＮを受信して基準信号ＤＦＤを生成して出力する。開始制御部１０は、リセット信号ＲＥＳＥＴによりリセットされ、終了信号ＣＭＰＥＮＤに応答して基準信号ＤＦＤの出力を終了させる。
【００２０】
発振タイミング調節部２０は、入力クロックＥＸＴＣＬＫの遷移に対応してアクティブになる発振イネーブル信号ＯＳＣＥＮ、及び入力クロックＥＸＴＣＬＫをバッファリングした第１比較クロックＥＣＬＫを生成する。発振イネーブル信号ＯＳＣＥＮがアクティブになるタイミングと第１比較クロックＥＣＬＫの遷移タイミングとは同期している。このように発振イネーブル信号ＯＳＣＥＮがアクティブになるタイミング及び第１比較クロックＥＣＬＫの遷移タイミングを同期させる理由は、基準周波数生成部３０から生成される第１基準クロックＲＣＬＫの遷移タイミングと第１比較クロックＥＣＬＫの遷移タイミングとを合せるためである。
【００２１】
基準周波数生成部３０は、発振イネーブル信号ＯＳＣＥＮによってアクティブになり、予定の基準周波数を有する第１基準クロックＲＣＬＫを生成する。
【００２２】
クロックドライバ４０は、第１基準クロックＲＣＬＫ及び第１比較クロックＥＣＬＫを受信してドライブ能力を高める第２基準クロックＲＣＫ、／ＲＣＫと、第２比較クロックＥＣＫ、／ＥＣＫとを出力する。
【００２３】
カウント制御部５０は、周波数検出開始信号ＤＦＤ＿ＯＮに応答してカウントイネーブル信号ＥＮをアクティブにし、終了信号ＣＭＰＥＮＤに応答してカウントイネーブル信号ＥＮを非アクティブにする。
【００２４】
カウント部６０は、第１の４ビットカウンタ６０Ａと第２の４ビットカウンタ６０Ｂとを備え、前記第１の４ビットカウンタ６０Ａ及び第２の４ビットカウンタ６０Ｂは、カウントイネーブル信号ＥＮに応答してアクティブになり、それぞれ第２基準クロックＲＣＫ、／ＲＣＫ及び第２比較クロックＥＣＫ、／ＥＣＫのクロック数をカウントする 。第１の４ビットカウンタ６０Ａは、アクティブになった後、第２基準クロックＲＣＫ、／ＲＣＫを１６回カウントして「１１１１」信号を出力する。第２の４ビットカウンタ６０Ｂは、アクティブになった後、第２比較クロックＥＣＫ、／ＥＣＫを１６回カウントして「１１１１」信号を出力する。
【００２５】
カウント検出部７０は、第１の４ビットカウンタ６０Ａから出力される「１１１１」信号に応答して第１検出信号ＲＤＥＴを生成し、かつ、第２の４ビットカウンタ６０Ｂから出力される「１１１１」信号に応答して第２検出信号ＥＤＥＴを生成する。
【００２６】
比較部８０は、第１検出信号ＲＤＥＴと第２検出信号ＥＤＥＴとのアクティブタイミングを比較し、アクティブタイミングに対応するロジックを有する比較信号ＣＯＭＰを生成する。
【００２７】
周波数判定信号生成部９０は、第１検出信号ＲＤＥＴ、第２検出信号ＥＤＥＴ、及び比較信号ＣＯＭＰを受信して基準周波数生成部３０で生成される第１基準クロックＲＣＬＫの基準周波数と入力クロックＥＸＴＣＬＫの周波数とのうち、どちらの周波数がより高いかを判別する周波数判定信号ＯＵＴと、半導体装置の周波数検出動作を終了させる終了信号ＣＭＰＥＮＤを生成して出力する。
【００２８】
図２は、図１に示す半導体装置を詳しく示す回路図である。同図は、図１の各ブロックの回路図の一例を示している。
【００２９】
開始制御部１０は、開始信号ＤＦＤ＿ＯＮを受信してラッチした後、ラッチされた信号を基準信号ＤＦＤとして出力する。また、開始制御部１０は、リセット信号ＲＥＳＥＴ及び終了信号ＣＭＰＥＮＤに応答して基準信号ＤＦＤを非アクティブにする。
【００３０】
発振タイミング調節部２０は、入力クロックＥＸＴＣＬＫの遷移に同期した発振イネーブル信号ＯＳＣＥＮ及び入力クロックＥＸＴＣＬＫをバッファリングして第１比較クロックＥＣＬＫを生成する。また、発振タイミング調節部２０は、発振イネーブル信号ＯＳＣＥＮのアクティブタイミング及び入力クロックＥＸＴＣＬＫのバッファリングによって第１比較クロックＥＣＬＫとして出力するタイミングを合せるために、常にターンオン状態となっている伝送ゲートＴ１、Ｔ２を備える。したがって、発振イネーブル信号ＯＳＣＥＮのアクティブ時点と比較クロックＥＣＬＫの遷移時点とは実質的に同じである。
【００３１】
基準周波数生成部３０は、６つのインバータ、及び発振イネーブル信号ＯＳＣＥＮを受信するＮＡＮＤゲートを備えたリングオシレータタイプとして実現される。基準周波数生成部３０から出力される周波数の調節は、キャパシタＣ１〜Ｃ１０の選択的接続によって可能となる。
【００３２】
また、本実施例は、基準クロックＲＣＫ、／ＲＣＫと、比較クロックＥＣＫ、／ＥＣＫとの周波数を比較するために４ビットカウンタ６０Ａ、６０Ｂを用いたが、場合によっては様々なビット数をカウントするカウンタを用いることもできる。
【００３３】
カウント検出部７０は、第１の４ビットカウンタ６０Ａから出力される出力値が予定値になると、第１検出信号ＲＤＥＴをアクティブにする第１検出信号生成部７１と、第２の４ビットカウンタ６０Ｂから出力される出力値が予定値になると、第２検出信号ＥＤＥＴをアクティブにする第２検出信号生成部７２とを備える。
【００３４】
比較部８０は、第１検出信号ＲＤＥＴと第２検出信号ＥＤＥＴとのアクティブタイミングの差に対応する比較信号ＣＯＭＰを生成する。更に詳しくは、比較部８０は、パルス生成部８１、８２を備えて第１検出信号ＲＤＥＴ及び第２検出信号ＥＤＥＴの遷移タイミングを、より容易に比較するためのパルスを生成する。また、比較部８０は、前記パルス生成部８１、８２の出力信号を受信して比較信号ＣＯＭＰを生成するラッチを更に備える。
【００３５】
周波数判定信号生成部９０は、第１検出信号ＲＤＥＴと第２検出信号ＥＤＥＴとのうち、遅れてアクティブになる信号のアクティブタイミングに対応して比較信号ＣＯＭＰを周波数判定信号ＯＵＴとして出力する回路である。周波数判定信号生成部９０は、第１検出信号ＲＤＥＴに応答して、基準信号ＤＦＤを受信して第１周波数検出信号ＲＦを生成する第１周波数検出部９１と、第２検出信号ＥＤＥＴに応答して基準信号ＤＦＤを受信して第２周波数検出信号ＥＦを生成する第２周波数検出部９２と、第１周波数検出信号ＲＦ及び第２周波数検出信号ＥＦを受信して結果信号ＤＥＴを生成し、当該結果信号ＤＥＴに応答して、比較信号ＣＯＭＰを受信して周波数判定信号ＯＵＴを出力する周波数判定信号出力部９３とを備える。また、周波数判定信号出力部９３は、前記結果信号ＤＥＴに応答して終了信号ＣＭＰＥＮＤを生成する。終了信号ＣＭＰＥＮＤは、カウント制御部５０及び開始制御部１０をディセーブルさせるときに用いる。
【００３６】
このように、最終的に周波数判定信号ＯＵＴが生成されると、カウント制御部５０及び開始制御部１０の動作を終了させ、追加的な電流の消費を防止させる。本実施例は、周波数判定信号ＯＵＴがローレベルであると、基準クロックＲＣＬＫの周波数がより高く、ハイレベルであると、入力クロックＥＸＴＣＬＫの周波数がより高いものとして設計した。
【００３７】
図３及び図４は、図２に示す半導体装置の動作を示す動作タイミングチャートである。
【００３８】
図３は、入力クロックＥＸＴＣＬＫの周期が２．４ｎであり、かつ、基準クロックＲＣＬＫが２．５ｎの場合である。入力クロックＥＸＴＣＬＫの周波数がより高い場合であるため、第１検出信号ＲＤＥＴが第２検出信号ＥＤＥＴより遅れて生成され（Ｘ参照）、結果信号ＤＥＴは、第１検出信号ＲＤＥＴと第２検出信号ＥＤＥＴとのうち、遅れてアクティブになる第１検出信号ＲＤＥＴのタイミングに合せてハイレベルとなる（Ｙ参照）。最終的に、終了信号ＣＭＰＥＮＤ及び周波数判定信号ＯＵＴが前記結果信号ＤＥＴに応答してハイレベルとなることが分かる。
【００３９】
図４は、入力クロックＥＸＴＣＬＫの周期が２．６ｎであり、かつ、基準クロックＲＣＬＫが２．５ｎの場合である。入力クロックＥＸＴＣＬＫの周波数がより低い場合であるため、第１検出信号ＲＤＥＴが第２検出信号ＥＤＥＴより速く生成され（Ｘ参照）、結果信号ＤＥＴは、第１検出信号ＲＤＥＴと第２検出信号ＥＤＥＴとのうち、遅れてアクティブになる第２検出信号ＥＤＥＴのタイミングに合せてハイレベルとなる（Ｙ参照）。最終的に、前記結果信号ＤＥＴに応答して、終了信号ＣＭＰＥＮＤはハイレベルに、周波数判定信号ＯＵＴはローレベルになることが分かる。
【００４０】
図５は、本発明の好ましい第２実施例に係る半導体装置を示すブロック図である。
【００４１】
同図に示すように、本実施例に係る半導体装置は、周波数検出部１００、高周波回路部２００、低周波回路部３００、及びマルチプレクサ４００を備える。周波数検出部１００は、図１及び図２に示す回路を用いる。高周波回路部２００は、第１周波数で動作を行い、低周波回路部３００は、第１周波数より低い第２周波数で動作を行う。周波数検出部１００で検出した結果に応じて、マルチプレクサ４００は、高周波回路部２００又は低周波回路部３００から出力された信号を選択して出力する。
【００４２】
このように、今、動作している周波数に対応する回路部の出力信号を選択して出力することによって、入力される周波数に最も適切なタイミングで半導体装置を動作させることができる。また、ここでは、２つの回路ブロックの出力信号を選択的に選択するようになっているが、周波数の検出部の検出結果に応じて高周波回路部及び低周波回路部を選択的に動作させると、パワーの消費も効果的に低減させることができる。
【００４３】
半導体メモリ装置の場合、システムクロックの周波数によって動作マージンが異なる。図５のように、システムクロックの周波数を検出して高周波と低周波とで選択的に動作する場合、それぞれ対応するデータ処理回路ブロックを備え、システムクロックの周波数に対応する回路ブロックを駆動させれば、効果的なデータ処理が可能である。
【００４４】
図６は、本発明の好ましい第３実施例に係る半導体装置を示すブロック図である。
【００４５】
同図に示すように、第３実施例に係る半導体装置は、周波数検出部７００、第１電圧生成部５００、及び第２電圧生成部６００を備える。周波数検出部７００は、図１及び図２に示す回路を用いる。第１電圧生成部５００は、イネーブル信号ＥＮＡＢＬＥに応答して第１駆動電圧ＯＵＴ１を生成して出力する。第２電圧生成部６００は、第１駆動電圧ＯＵＴ１と同じ電圧レベルを有する補助駆動電圧ＯＵＴ２を生成し、周波数検出部から出力される周波数比較信号ＯＵＴに応答して補助駆動電圧ＯＵＴ２を選択的に出力する。
【００４６】
通常、半導体装置は、内部的に必要な駆動電圧のドライブ能力は、動作するクロックの周波数によって異なる。動作クロックの周波数が低ければ、相対的に駆動電圧のドライブ能力は低くても良く、動作クロックの周波数が高ければ、相対的に駆動電圧のドライブ能力は高くなければならない。
【００４７】
本実施例に係る半導体装置は、第１電圧生成部５００の他に補助駆動電圧を生成する第２電圧生成部６００を備え、第２電圧生成部６００は、周波数検出部の検出結果に応答して動作するため、その動作に必要な駆動電圧のドライブ能力を最適化できる。半導体装置が内部動作に必要な駆動電圧のドライブ能力を最適化できるということは、パワーの消費を必要な分に最適化できることである。
【００４８】
本発明により、入力クロックの周波数を容易に検出できる。また、入力されるクロックの周波数が高周波数か、低周波数かに応じて、適切なドライブ能力を有する駆動電圧の提供が可能なことから、効果的なパワーの消費が可能となる効果がある。また、入力されるクロックの周波数が高周波数か低周波数かに応じて、データ処理時間の効果的な調節を可能とする効果がある。
【００４９】
尚、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲内から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００５０】
【図１】本発明の好ましい第１実施例に係る半導体装置を示すブロック図である。
【図２】図１に示す半導体装置を詳しく示す回路図である。
【図３】図２に示す半導体装置の動作を示す動作タイミングチャートである。
【図４】図２に示す半導体装置の動作を示す動作タイミングチャートである。
【図５】本発明の好ましい第２実施例に係る半導体装置を示すブロック図である。
【図６】本発明の好ましい第３実施例に係る半導体装置を示すブロック図である。
【符号の説明】
【００５１】
１０      開始制御部
２０      発振タイミング調節部
３０      基準周波数生成部
４０      クロックドライバ
５０      カウント制御部
６０      カウント部
７０      カウント検出部
８０      比較部
９０      周波数判定信号生成部
【図１】
2008252864.tif 000003
【図２】
2008252864.tif 000004
【図３】
2008252864.tif 000005
【図４】
2008252864.tif 000006
【図５】
2008252864.tif 000007
【図６】
2008252864.tif 000008