(57)【要約】【課題】従来技術に比較して伝送線の本数を削減でき、伝送線路からの輻射ノイズが比較的小さい状態で信号伝送できる。【解決手段】信号送信装置１００Ａは、伝送信号Ｓ１Ａと伝送信号Ｓ３Ａの反転信号Ｓ１６Ａとを合成して合成伝送信号Ｓ２１Ａを発生し、伝送信号Ｓ２Ａと伝送信号Ｓ１Ａの反転信号Ｓ１２Ａとを合成して合成伝送信号Ｓ２２Ａを発生し、伝送信号Ｓ３Ａと伝送信号Ｓ２Ａの反転信号Ｓ１４Ａとを合成して合成伝送信号Ｓ２３Ａを発生し、各合成伝送信号Ｓ２１Ａ〜Ｓ２３Ａを伝送線３１Ａ〜３３Ａを介して信号受信装置２００Ａにそれぞれ伝送する。信号受信装置２００Ａは、テーブルメモリ２３１に記憶された参照テーブルを参照して、合成伝送信号Ｓ２１Ａ〜Ｓ２３Ａに基づいて、各伝送信号Ｓ１Ａ〜Ｓ３Ａの復号化信号Ｓ４１Ａ〜Ｓ４３Ａを検出する。【選択図】図１
2008252568.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期を有する第１のクロック信号に同期して発生される３個以上の複数Ｎ個の伝送信号を、複数Ｎ本の伝送線を含む伝送線路を介して送信する信号送信装置であって、
上記Ｎ個の伝送信号はそれぞれ、１ビットの送信データに基づいて発生される２値のバイポーラ信号であり、
上記各伝送信号の非反転信号と反転信号とをそれぞれ発生して出力するＮ個の信号発生手段と、
上記Ｎ個の伝送信号のうちの第ｎ（ｎ＝１，２，…，Ｎ）の伝送信号の反転信号と、第（ｎ＋１）の伝送信号の非反転信号とを合成することにより第ｎの合成伝送信号を発生して、上記Ｎ本の伝送線のうちの第ｎの伝送線に送信する送信手段とを備え、
上記Ｎ個の信号発生手段はそれぞれ、所定の絶対値信号レベルを有する反転信号及び非反転信号を発生することを特徴とする信号送信装置。
【請求項２】
所定の周期を有するクロック信号に同期して発生される３個以上の複数Ｎ個の伝送信号を、複数Ｎ本の伝送線を含む伝送線路を介して送信する信号送信装置であって、
上記Ｎ個の伝送信号はそれぞれ、１ビットの送信データに基づいて発生される２値のバイポーラ信号であり、
上記各伝送信号の非反転信号と反転信号とをそれぞれ発生して出力するＮ個の信号発生手段と、
上記Ｎ個の伝送信号のうちの第ｎ（ｎ＝１，２，…，Ｎ）の伝送信号の反転信号と、第（ｎ＋１）の伝送信号の非反転信号とを合成することにより第ｎの合成伝送信号を発生して、上記Ｎ本の伝送線のうちの第ｎの伝送線に送信する送信手段とを備え、
上記Ｎ個の信号発生手段のうちの１つの第１の信号発生手段は、所定の第１の絶対値信号レベルを有する反転信号及び非反転信号を発生し、
上記Ｎ個の信号発生手段のうち、上記第１の信号発生手段とは異なるその他の信号発生手段である各第２の信号発生手段はそれぞれ、上記第１の絶対値信号レベルと異なる所定の第２の絶対値信号レベルを有する反転信号及び非反転信号を発生することを特徴とする信号送信装置。
【請求項３】
請求項１又は２記載の信号送信装置によって送信された３個以上の複数Ｎ個の合成伝送信号を、Ｎ本の伝送線を含む伝送線路を介してそれぞれ受信する信号受信装置であって、
上記各合成伝送信号の信号レベルと、上記信号送信装置における上記Ｎ個の伝送信号の復号化信号との間の関係を示すテーブルを記憶する記憶手段と、
上記周期を有し上記第１のクロック信号より所定の遅延時間だけ遅延された第２のクロック信号に従って、上記Ｎ個の合成伝送信号の各信号レベルをそれぞれ検出し、当該検出した上記Ｎ個の合成伝送信号の各信号レベルに基づいて、上記テーブルを参照して、上記信号送信装置における上記Ｎ個の伝送信号をそれぞれ復号化して出力する復号化手段とを備えたことを特徴とする信号受信装置。
【請求項４】
請求項１又は２記載の信号送信装置と、
請求項３記載の信号受信装置と、
上記信号送信装置と上記信号受信装置とを接続する３本以上の複数Ｎ本の伝送線含む伝送線路とを備えたことを特徴とする信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の伝送信号を伝送する信号送信装置、複数の伝送信号を受信する信号受信装置、及び上記信号送信装置及び信号受信装置を備えた信号伝送システムに関する。
【背景技術】
【０００２】
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ)からＸＧＡ(ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速ディジタルデータ伝送の方式として、低振幅の差動伝送方式が用いられるようになった。この伝送方式は、１本の平衡ケーブル又はプリント基板上に形成された２本の配線パターンを介して、互いに逆相で振幅の等しい信号を伝送する方式である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。しかしながら、差動伝送方式は、１つのデータビット伝送に配線を２本必要とするため、複数のデータビットを伝送する場合に配線数が比較的多くなり、プリント基板上の配線領域が広くなるという課題があった。
【０００３】
特許文献１に記載の従来技術に係るデータ伝送システムによれば、２個のデータビットの各々の差動伝送を１本の相補データ線を含む３本（上記従来の差動伝送方式では４本）の伝送線で実現でき、上記従来の差動伝送方式に比較して伝送線の数を削減できる。
【０００４】
【特許文献１】特許３５０７６８７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術に係るデータ伝送システムは、伝送線の本数をさらに削減できず、プリント基板上の配線領域をさらに削減できないという課題があった。さらに、従来技術に係るデータ伝送システムによれば、３本の伝送線を介して伝送される信号の各電圧レベルが互いに相殺されず、従来の差動伝送方式に比較して、上記の３本の伝送線を含む伝送線路からの輻射ノイズが大きくなるという課題があった。
【０００６】
本発明の目的は以上の問題点を解決し、従来技術に比較して伝送線の本数を削減でき、伝送線路からの輻射ノイズが比較的小さい状態で信号伝送できる信号送信装置、信号受信装置、及び上記信号送信装置及び信号受信装置を備えた信号伝送システムを提供することにある。
【課題を解決するための手段】
【０００７】
第１の発明に係る信号送信装置は、所定の周期を有する第１のクロック信号に同期して発生される３個以上の複数Ｎ個の伝送信号を、複数Ｎ本の伝送線を含む伝送線路を介して送信する信号送信装置であって、
上記Ｎ個の伝送信号はそれぞれ、１ビットの送信データに基づいて発生される２値のバイポーラ信号であり、
上記各伝送信号の非反転信号と反転信号とをそれぞれ発生して出力するＮ個の信号発生手段と、
上記Ｎ個の伝送信号のうちの第ｎ（ｎ＝１，２，…，Ｎ）の伝送信号の反転信号と、第（ｎ＋１）の伝送信号の非反転信号とを合成することにより第ｎの合成伝送信号を発生して、上記Ｎ本の伝送線のうちの第ｎの伝送線に送信する送信手段とを備え、
上記Ｎ個の信号発生手段はそれぞれ、所定の絶対値信号レベルを有する反転信号及び非反転信号を発生することを特徴とする。
【０００８】
第２の発明に係る信号発生装置は、所定の周期を有するクロック信号に同期して発生される３個以上の複数Ｎ個の伝送信号を、複数Ｎ本の伝送線を含む伝送線路を介して送信する信号送信装置であって、
上記Ｎ個の伝送信号はそれぞれ、１ビットの送信データに基づいて発生される２値のバイポーラ信号であり、
上記各伝送信号の非反転信号と反転信号とをそれぞれ発生して出力するＮ個の信号発生手段と、
上記Ｎ個の伝送信号のうちの第ｎ（ｎ＝１，２，…，Ｎ）の伝送信号の反転信号と、第（ｎ＋１）の伝送信号の非反転信号とを合成することにより第ｎの合成伝送信号を発生して、上記Ｎ本の伝送線のうちの第ｎの伝送線に送信する送信手段とを備え、
上記Ｎ個の信号発生手段のうちの１つの第１の信号発生手段は、所定の第１の絶対値信号レベルを有する反転信号及び非反転信号を発生し、
上記Ｎ個の信号発生手段のうち、上記第１の信号発生手段とは異なるその他の信号発生手段である各第２の信号発生手段はそれぞれ、上記第１の絶対値信号レベルと異なる所定の第２の絶対値信号レベルを有する反転信号及び非反転信号を発生することを特徴とする。
【０００９】
第３の発明に係る信号受信装置は、上記信号送信装置によって送信された３個以上の複数Ｎ個の合成伝送信号を、Ｎ本の伝送線を含む伝送線路を介してそれぞれ受信する信号受信装置であって、
上記各合成伝送信号の信号レベルと、上記信号送信装置における上記Ｎ個の伝送信号の復号化信号との間の関係を示すテーブルを記憶する記憶手段と、
上記周期を有し上記第１のクロック信号より所定の遅延時間だけ遅延された第２のクロック信号に従って、上記Ｎ個の合成伝送信号の各信号レベルをそれぞれ検出し、当該検出した上記Ｎ個の合成伝送信号の各信号レベルに基づいて、上記テーブルを参照して、上記信号送信装置における上記Ｎ個の伝送信号をそれぞれ復号化して出力する復号化手段とを備えたことを特徴とする。
【００１０】
第４の発明に係る信号伝送システムは、上記信号送信装置と、上記信号受信装置と、上記信号送信装置と上記信号受信装置とを接続する３本以上の複数Ｎ本の伝送線含む伝送線路とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明に係る信号送信装置、信号受信装置及び信号伝送システムによれば、上記伝送線路の各伝送線に印加される信号レベルは、いずれのビット情報を伝送する場合においても全体の信号レベルが０となり、各伝送線から輻射されるノイズが互いに打ち消しあうために、従来技術に係る差動伝送システムと同様にノイズが少ない状態でビット情報を伝送することができる。本発明では、特に、従来技術に比較して伝送線の本数を削減でき、伝送線路からの輻射ノイズを比較的小さい状態で信号伝送できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１３】
第１の実施形態．
図１は、本発明の第１の実施形態に係る、信号送信装置１００Ａ及び信号受信装置２００Ａを備えた信号伝送システムの概略構成を示すブロック図である。図１において、本発明の第１の実施形態に係る信号伝送システムは、信号発生器１０１Ａ乃至１０３Ａと、バッファ１１１乃至１１３と、信号送信装置１００Ａと、３本の伝送線３１Ａ乃至３３Ａを含む伝送線路３０Ａと、信号受信装置２００Ａと、クロック信号発生器１５１とを備えて構成される。
【００１４】
ここで、信号送信装置１００Ａは、差動ドライバアンプ２１乃至２３と、入力端子Ｔ１乃至Ｔ３と、出力端子Ｔ１１乃至Ｔ１３とを備えて構成される。また、差動ドライバアンプ２１の非反転出力端子は差動ドライバアンプ２３の反転出力端子に接続され、差動ドライバアンプ２２の非反転出力端子は差動ドライバアンプ２１の反転出力端子に接続され、差動ドライバアンプ２３の非反転出力端子は差動ドライバアンプ２２の反転出力端子に接続される。ここで、差動ドライバアンプ２１乃至２３はそれぞれ、１Ｖの出力電圧を出力する電源によって駆動され、入力される信号の非反転信号及び反転信号を発生して出力する。
【００１５】
また、信号受信装置２００Ａは、入力端子Ｔ２１Ａ乃至Ｔ２３Ａと、入力端子Ｔ２４と、Ａ／Ｄ変換器２１１乃至２１３と、２ビットレジスタ２２１乃至２２３と、テーブルメモリ２３１を備えたＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）にてなる復号処理器２３０と、遅延器２１０と、出力端子Ｔ３１乃至Ｔ３３とを備えて構成される。
【００１６】
図１において、クロック信号発生器１５１は、所定の周期Δｔ１で周期的に繰り返すパルス形状を有するクロック信号ＣＬを発生して、信号発生器１０１Ａ乃至１０３Ａに出力する。さらに、クロック信号ＣＬは、クロック信号線３４及び入力端子Ｔ２４を介して遅延器２１０に入力される。
【００１７】
また、図１において、送信データＤ１乃至Ｄ３はそれぞれ、１ビットのデータ値を有する。
【００１８】
信号発生器１０１Ａは、１Ｖの出力電圧を出力する電源によって駆動され、クロック信号ＣＬの立ち下がりエッジの各タイミングにおいて、データ値「０」を有する送信データＤ１に基づいて、例えば−１Ｖの信号電圧を有する伝送信号Ｓ１Ａを発生する一方、データ値「１」を有する送信データＤ１に基づいて、例えば１Ｖの信号電圧を有する伝送信号Ｓ１Ａを発生する。これにより、信号発生器１０１Ａは、１ビットの送信データＤ１に基づいて、２値のバイポーラ信号である伝送信号Ｓ１Ａを発生する。さらに、発生された伝送信号Ｓ１Ａは、バッファ１１１及び入力端子Ｔ１を介して差動ドライバアンプ２１に出力される。
【００１９】
また、信号発生器１０２Ａは、１Ｖの出力電圧を出力する電源によって駆動され、クロック信号ＣＬの立ち下がりエッジの各タイミングにおいて、データ値「０」を有する送信データＤ２に基づいて、例えば−１Ｖの信号電圧を有する伝送信号Ｓ２Ａを発生する一方、データ値「１」を有する送信データＤ２に基づいて、例えば１Ｖの信号電圧を有する伝送信号Ｓ２Ａを発生する。これにより、信号発生器１０２Ａは、１ビットの送信データＤ２に基づいて、２値のバイポーラ信号である伝送信号Ｓ２Ａを発生する。さらに、発生された伝送信号Ｓ２Ａは、バッファ１１２及び入力端子Ｔ２を介して差動ドライバアンプ２２に出力される。
【００２０】
さらに、信号発生器１０３Ａは、１Ｖの出力電圧を出力する電源によって駆動され、クロック信号ＣＬの立ち下がりエッジの各タイミングにおいて、データ値「０」を有する送信データＤ３に基づいて、例えば−１Ｖの信号電圧を有する伝送信号Ｓ３Ａを発生する一方、データ値「１」を有する送信データＤ３に基づいて、例えば１Ｖの信号電圧を有する伝送信号Ｓ３Ａを発生する。これにより、信号発生器１０３Ａは、１ビットの送信データＤ３に基づいて、２値のバイポーラ信号である伝送信号Ｓ３Ａを発生する。さらに、発生された伝送信号Ｓ３Ａは、バッファ１１３及び入力端子Ｔ３を介して差動ドライバアンプ２３に出力される。
【００２１】
信号送信装置１００Ａにおいて、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと、差動ドライバアンプ２３からの反転信号Ｓ１６Ａとは合成されて、合成結果の合成伝送信号Ｓ２１Ａは出力端子Ｔ１１、伝送線３１Ａ及び入力端子Ｔ２１Ａを介して信号受信装置２００ＡのＡ／Ｄ変換器２１１に入力される。また、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと、差動ドライバアンプ２１からの反転信号Ｓ１２Ａとは合成されて、合成結果の合成伝送信号Ｓ２２Ａは出力端子Ｔ１２、伝送線３２Ａ及び入力端子Ｔ２２Ａを介して信号受信装置２００ＡのＡ／Ｄ変換器２１２に入力される。さらに、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと、差動ドライバアンプ２２からの反転信号Ｓ１４Ａとは合成されて、合成結果の合成伝送信号Ｓ２３Ａは出力端子Ｔ１３、伝送線３３Ａ及び入力端子Ｔ２３Ａを介して信号受信装置２００ＡのＡ／Ｄ変換器２１３に入力される。
【００２２】
信号受信装置２００Ａにおいて、遅延器２１０は、入力端子Ｔ２４を介して入力されるクロック信号ＣＬを遅延時間Δｔ１／２だけ遅延させることによりクロック信号ＣＬ２を発生して、Ａ／Ｄ変換器２１１乃至２１３と、２ビットレジスタ２２１乃至２２３と、復号処理器２３０とに出力する。なお、Ａ／Ｄ変換器２１１乃至２１３は、クロック信号ＣＬ２に従って互いに同期して動作し、２ビットレジスタ２２１乃至２２３は、クロック信号ＣＬ２に従って互いに同期して動作する。
【００２３】
図１において、Ａ／Ｄ変換器２１１は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２１Ａを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２１Ａを２ビットレジスタ２２１に出力する。２ビットレジスタ２２１は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２１Ａを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０に出力する。
【００２４】
また、Ａ／Ｄ変換器２１２は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２２Ａを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２２Ａを２ビットレジスタ２２２に出力する。２ビットレジスタ２２２は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２２Ａを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０に出力する。
【００２５】
さらに、Ａ／Ｄ変換器２１３は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２３Ａを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２３Ａを２ビットレジスタ２２３に出力する。２ビットレジスタ２２３は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２３Ａを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０に出力する。
【００２６】
図４は、図１のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ３の各データ値と、合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの入力端子Ｔ２１Ａ乃至Ｔ２３Ａにおける各信号電位と、復号化信号Ｓ４１Ａ乃至Ｓ４３Ａの各レベルとの間の関係を示す参照テーブルの一例を示す図である。復号処理器２３０は、テーブルメモリ２３１に予め記憶される図４の参照テーブルを参照して、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２３からの各レジスタ値に基づいて、復号化信号Ｓ４１Ａ乃至Ｓ４３Ａの各レベルを決定し、決定した各レベルを有する復号化信号Ｓ４１Ａ乃至Ｓ４３Ａをそれぞれ発生して、出力端子Ｔ３１乃至Ｔ３３を介してそれぞれ出力する。ここで、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２３からの各レジスタ値はそれぞれ、合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの各信号電位を示す。
【００２７】
図２、図３及び図５を参照して、以上のように構成された信号伝送システムの動作を、データ値「００００１１１１」を有する送信データＤ１と、データ値「００１１００１１」を有する送信データＤ２と、データ値「０１０１０１０１」を有する送信データＤ３とを伝送する場合について説明する。
【００２８】
図２（ａ）は、図１の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、図２（ｂ）は、図１の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ｃの信号電圧を示す波形図であり、図２（ｃ）は、図１の差動ドライバアンプ２３の非反転出力端子からの非反転信号Ｓ１５Ａの信号電圧を示す波形図及び差動ドライバアンプ２３の反転出力端子からの反転信号Ｓ１６Ａの信号電圧を示す波形図である。
【００２９】
図２（ａ）に示すように、差動ドライバアンプ２１は、データ値「００００１１１１」を有する送信データＤ１に基づいて信号発生器１０１Ａによって発生される伝送信号Ｓ１Ａの非反転信号Ｓ１１Ａ及び反転信号Ｓ１２Ａを発生する。また、図２（ｂ）に示すように、差動ドライバアンプ２２は、データ値「００１１００１１」を有する送信データＤ２に基づいて信号発生器１０２Ａによって発生される伝送信号Ｓ２Ａの非反転信号Ｓ１３Ａ及び反転信号Ｓ１４Ａを発生する。さらに、図２（ｃ）に示すように、差動ドライバアンプ２３は、データ値「０１０１０１０１」を有する送信データＤ３に基づいて信号発生器１０３Ａによって発生される伝送信号Ｓ３Ａの非反転信号Ｓ１５Ａ及び反転信号Ｓ１６Ａを発生する。ここで、非反転信号Ｓ１１Ａ、Ｓ１３Ａ及びＳ１５Ａ並びに反転信号Ｓ１２Ａ、Ｓ１４Ａ及びＳ１６Ａの信号電圧はそれぞれ、−１Ｖ以上かつ１Ｖ以下の値を有する。
【００３０】
図３（ａ）は、図１の合成伝送信号Ｓ２１Ａの入力端子Ｔ２１Ａにおける信号電圧を示す波形図であり、図３（ｂ）は、図１の合成伝送信号Ｓ２２Ａの入力端子Ｔ２２Ａにおける信号電圧を示す波形図であり、図３（ｃ）は、図１の合成伝送信号Ｓ２３Ａの入力端子Ｔ２３Ａにおける信号電圧を示す波形図である。図３（ａ）、図３（ｂ）及び図３（ｃ）において、各タイミングｔ１乃至ｔ８は、クロック信号ＣＬ２の各立ち下がりエッジのタイミングを示す。Ａ／Ｄ変換器２１１乃至２１３はそれぞれ、入力される合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａを、各タイミングｔ１乃至ｔ８で、２ビットのディジタル信号にＡ／Ｄ変換して、２ビットレジスタ２２１乃至２２３に出力する。図３及び図４に示すように、クロック信号ＣＬ２の各立ち下がりエッジのタイミングで、合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの各信号電圧は互いに相殺される。また、その他のタイミングで、合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの各信号電圧は互いに実質的に相殺される。従って、本実施形態に係る信号送信装置１００Ａによれば、従来技術に係るデータ伝送システムに比較して、伝送線路３０Ａからの輻射ノイズを小さくできる。
【００３１】
図５は、伝送線３１Ａの等価回路図である。図５を用いて、合成伝送信号Ｓ２１Ａの入力端子Ｔ２１Ａにおける信号電位Ｖ３と、非反転信号Ｓ１１Ａの信号電位Ｖ１と、反転信号Ｓ１６Ａの信号電位Ｖ２との関係を考察する。図５に示すように、合成伝送信号Ｓ２１Ａの入力端子Ｔ２１Ａにおける信号電位Ｖ３は、非反転信号Ｓ１１Ａの信号電位Ｖ１と、反転信号Ｓ１６Ａの信号電位Ｖ２と、非反転信号Ｓ１１Ａを発生する信号発生器及び反転信号Ｓ１６Ａを発生する信号発生器の各内部抵抗ｒと、信号受信装置２００Ａの負荷インピーダンスＺとを用いて、以下の式で表される。
【００３２】
［数１］
Ｖ３＝（Ｖ１＋Ｖ２）／（ｒ＋２Ｚ）      （１）
【００３３】
ここで、ｒ≪Ｚであるので、信号電位Ｖ３は以下の近似式で表される。
【００３４】
［数２］
Ｖ３≒（Ｖ１＋Ｖ２）／２      （２）
【００３５】
式（２）に示すように、合成伝送信号Ｓ２１Ａの入力端子Ｔ２１Ａにおける信号電位Ｖ３は、伝送線３１Ａにおける損失により、非反転信号Ｓ１１Ａの信号電位Ｖ１と反転信号Ｓ１６Ａの信号電位Ｖ２とを加算した信号電位の約半分の値を有する。また、合成伝送信号Ｓ２１Ａと同様に、合成伝送信号Ｓ２２Ａの入力端子Ｔ２２Ａにおける信号電位は、伝送線３２Ａにおける損失により、非反転信号Ｓ１３Ａの信号電位と反転信号Ｓ１２Ａの信号電位とを加算した信号電位の約半分の値を有し、合成伝送信号Ｓ２３Ａの入力端子Ｔ２３Ａにおける信号電位は、伝送線３３Ａにおける損失により、非反転信号Ｓ１５Ａの信号電位と反転信号Ｓ１４Ａの信号電位とを加算した信号電位の約半分の値を有する。なお、上記の考察は、後述する各実施形態にも適用できる。
【００３６】
なお、本実施形態に係る図１の信号伝送システムによれば、送信データＤ１乃至Ｄ３がそれぞれデータ値「０」を有する場合及び送信データＤ１乃至Ｄ３がそれぞれデータ値「１」を有する場合は、合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの各信号電圧はそれぞれ０Ｖであり、上記の２つの場合を区別して伝送できない。
【００３７】
以上詳述したように、本実施形態に係る信号送信装置１００Ａ、信号受信装置２００Ａ及び信号伝送システムによれば、送信データＤ１乃至Ｄ３がそれぞれデータ値「０」を有する場合及び送信データＤ１乃至Ｄ３がそれぞれデータ値「１」を有する場合を除く６つの場合は、送信データＤ１乃至Ｄ３に基づいてそれぞれ発生された３個の伝送信号Ｓ２１Ａ乃至Ｓ２３Ａを、３本の伝送線３１Ａ乃至３３Ａを用いてそれぞれ伝送でき、従来技術に比較して伝送線の本数を削減できる。さらに、本実施形態に係る信号送信装置１００Ａ、信号受信装置２００Ａ及び信号伝送システムによれば、伝送線３１Ａ乃至３３Ａを介してそれぞれ伝送される合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの各信号電圧は、互いに実質的に相殺されるので、従来技術に比較して、伝送線路３０Ａからの輻射ノイズを小さくできる。
【００３８】
上記の実施形態において、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２３からの反転信号Ｓ１６Ａとを合成することにより合成伝送信号Ｓ２１Ａを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２２Ａを発生し、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２３Ａを発生したが、本発明はこれに限られない。この場合、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２１Ａを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２３からの反転信号Ｓ１６Ａとを合成することにより合成伝送信号Ｓ２２Ａを発生し、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２３Ａを発生してもよい。
【００３９】
第２の実施形態．
図６は、本発明の第２の実施形態に係る、信号送信装置１００Ｂ及び信号受信装置２００Ｂを備えた信号伝送システムの概略構成を示すブロック図である。図６において、本発明の第２の実施形態に係る信号伝送システムは、信号発生器１０１Ａ乃至１０３Ａと、バッファ１１１乃至１１３と、信号送信装置１００Ｂと、３本の伝送線３１Ａ乃至３３Ａを含む伝送線路３０Ａと、信号受信装置２００Ｂと、クロック信号発生器１５１とを備えて構成される。
【００４０】
本実施形態に係る信号送信装置１００Ｂは、第１の実施形態に係る信号送信装置１００Ａに比較して、１Ｖの出力電圧を出力する電源によって駆動される差動ドライバアンプ２３に代えて、１Ｖとは異なる１．５Ｖの出力電圧を出力する電源によって駆動される差動ドライバアンプ２３Ａを備えたことを特徴とする。すなわち、３個の差動ドライバアンプ２１，２２，２３のうち１個の差動ドライバアンプ２３の出力電圧を異ならせたことを特徴としている。ここで、差動ドライバアンプ２３Ａは、入力される伝送信号Ｓ３Ａを増幅した後、増幅後の伝送信号Ｓ３Ａの非反転信号Ｓ１５Ｂ及び反転信号Ｓ１６Ｂを発生して出力する。また、本実施形態に係る信号受信装置２００Ｂは、第１の実施形態に係る信号受信装置２００Ａに比較して、復号処理器２３０に代えて、詳細後述する図９に示す参照テーブルを予め記憶したテーブルメモリ２３１を備えた、ＤＳＰにてなる復号処理器２３０Ａを備えたことを特徴とする。
【００４１】
信号送信装置１００Ｂにおいて、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと、差動ドライバアンプ２３Ａからの反転信号Ｓ１６Ｂとは合成されて、合成結果の合成伝送信号Ｓ２１Ｂは出力端子Ｔ１１、伝送線３１Ａ及び入力端子Ｔ２１Ａを介して信号受信装置２００ＢのＡ／Ｄ変換器２１１に入力される。また、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと、差動ドライバアンプ２１からの反転信号Ｓ１２Ａとは合成されて、合成結果の合成伝送信号Ｓ２２Ｂは出力端子Ｔ１２、伝送線３２Ａ及び入力端子Ｔ２２Ａを介して信号受信装置２００ＢのＡ／Ｄ変換器２１２に入力される。さらに、差動ドライバアンプ２３Ａからの非反転信号Ｓ１５Ｂと、差動ドライバアンプ２２からの反転信号Ｓ１４Ａとは合成されて、合成結果の合成伝送信号Ｓ２３Ｂは出力端子Ｔ１３、伝送線３３Ａ及び入力端子Ｔ２３Ａを介して信号受信装置２００ＢのＡ／Ｄ変換器２１３に入力される。
【００４２】
図６において、Ａ／Ｄ変換器２１１は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２１Ｂを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２１Ｂを２ビットレジスタ２２１に出力する。２ビットレジスタ２２１は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２１Ｂを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ａに出力する。
【００４３】
また、Ａ／Ｄ変換器２１２は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２２Ｂを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２２Ｂを２ビットレジスタ２２２に出力する。２ビットレジスタ２２２は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２２Ｂを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ａに出力する。
【００４４】
さらに、Ａ／Ｄ変換器２１３は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２３Ｂを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２３Ｂを２ビットレジスタ２２３に出力する。２ビットレジスタ２２３は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２３Ｂを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ａに出力する。
【００４５】
図９は、図６のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ３の各データ値と、合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂの入力端子Ｔ２１Ａ乃至Ｔ２３Ａにおける各信号電位と、復号化信号Ｓ４１Ｂ乃至Ｓ４３Ｂの各レベルとの間の関係を示す参照テーブルの一例を示す図である。復号処理器２３０Ａは、テーブルメモリ２３１に予め記憶される図６の参照テーブルを参照して、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２３からの各レジスタ値に基づいて、復号化信号Ｓ４１Ｂ乃至Ｓ４３Ｂの各レベルを決定し、決定した各レベルを有する復号化信号Ｓ４１Ｂ乃至Ｓ４３Ｂをそれぞれ発生して、出力端子Ｔ３１乃至Ｔ３３を介してそれぞれ出力する。ここで、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２３からの各レジスタ値はそれぞれ、合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂの各信号電位を示す。
【００４６】
図７及び図８を参照して、以上のように構成された信号伝送システムの動作を、データ値「００００１１１１」を有する送信データＤ１と、データ値「００１１００１１」を有する送信データＤ２と、データ値「０１０１０１０１」を有する送信データＤ３とを伝送する場合について説明する。
【００４７】
図７（ａ）は、図６の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、図７（ｂ）は、図６の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ａの信号電圧を示す波形図であり、図７（ｃ）は、図６の差動ドライバアンプ２３Ａの非反転出力端子からの非反転信号Ｓ１５Ｂの信号電圧を示す波形図及び差動ドライバアンプ２３Ａの反転出力端子からの反転信号Ｓ１６Ｂの信号電圧を示す波形図である。なお、図７（ａ）及び図７（ｂ）は、図２（ａ）及び図２（ｂ）と、それぞれ同一の波形図であり、説明を省略する。
【００４８】
図７（ｃ）に示すように、差動ドライバアンプ２３Ａは、データ値「０１０１０１０１」を有する送信データＤ３に基づいて信号発生器１０３Ａによって発生される伝送信号Ｓ３Ａを増幅した後、増幅後の伝送信号Ｓ３Ａの非反転信号Ｓ１５Ｂ及び反転信号Ｓ１６Ｂを発生する。ここで、非反転信号Ｓ１１Ａ及びＳ１３Ａ並びに反転信号Ｓ１２Ａ及びＳ１４Ａの信号電圧はそれぞれ、−１Ｖ以上かつ１Ｖ以下の値を有し、非反転信号Ｓ１５Ｂ並びに反転信号Ｓ１６Ｂの信号電圧はそれぞれ、−１．５Ｖ以上かつ１．５Ｖ以下の値を有する。
【００４９】
図８（ａ）は、図６の合成伝送信号Ｓ２１Ｂの入力端子Ｔ２１Ａにおける信号電圧を示す波形図であり、図８（ｂ）は、図６の合成伝送信号Ｓ２２Ｂの入力端子Ｔ２２Ａにおける信号電圧を示す波形図であり、図８（ｃ）は、図６の合成伝送信号Ｓ２３Ｂの入力端子Ｔ２３Ａにおける信号電圧を示す波形図である。図８（ａ）、図８（ｂ）及び図８（ｃ）において、各タイミングｔ１乃至ｔ８は、クロック信号ＣＬ２の各立ち下がりエッジのタイミングを示す。Ａ／Ｄ変換器２１１乃至２１３はそれぞれ、入力される合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂを、各タイミングｔ１乃至ｔ８で、２ビットのディジタル信号にＡ／Ｄ変換して、２ビットレジスタ２２１乃至２２３に出力する。
【００５０】
図８及び図９に示すように、送信データＤ１乃至Ｄ３の各データ値の８つの組み合わせに対する合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂの各信号電位の組み合わせは、互いに異なる。従って、本実施形態に係る信号送信装置１００Ｂ、信号受信装置１００Ａ及び信号伝送システムによれば、送信データＤ１乃至Ｄ３がそれぞれデータ値「０」を有する場合及び送信データＤ１乃至Ｄ３がそれぞれデータ値「１」を有する場合を含む全ての場合について、送信データＤ１乃至Ｄ３に基づいてそれぞれ発生された３個の伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂを、３本の伝送線３１Ａ乃至３３Ａを用いてそれぞれ伝送でき、従来技術に比較して伝送線の本数を削減できる。さらに、図８及び図９に示すように、クロック信号ＣＬ２の各立ち下がりエッジのタイミングで、合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂの各信号電圧は互いに相殺される。また、その他のタイミングで、合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂの各信号電圧は互いに実質的に相殺される。従って、本実施形態に係る信号送信装置１００Ｂ、信号受信装置１００Ａ及び信号伝送システムによれば、従来技術に係るデータ伝送システムに比較して、伝送線路３０Ａからの輻射ノイズを小さくできる。
【００５１】
上記の実施形態において、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２３Ａからの反転信号Ｓ１６Ｂとを合成することにより合成伝送信号Ｓ２１Ａを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２２Ａを発生し、差動ドライバアンプ２３Ａからの非反転信号Ｓ１５Ｂと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２３Ａを発生したが、本発明はこれに限られない。この場合、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２１Ａを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２３Ａからの反転信号Ｓ１６Ｂとを合成することにより合成伝送信号Ｓ２２Ａを発生し、差動ドライバアンプ２３Ａからの非反転信号Ｓ１５Ｂと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２３Ａを発生してもよい。
【００５２】
第３の実施形態．
図１０は、本発明の第３の実施形態に係る、信号送信装置１００Ｃ及び信号受信装置２００Ｃを備えた信号伝送システムの概略構成を示すブロック図である。本実施形態に係る信号伝送システムは、第１の実施形態に係る信号伝送システムに比較して、４個の送信データＤ１乃至Ｄ４に基づいて発生される伝送信号Ｓ２１Ｃ乃至Ｓ２４Ｃを、４本の伝送線３１Ａ乃至３４Ａを用いてそれぞれ伝送したことを特徴とする。
【００５３】
図１０において、本発明の第３の実施形態に係る信号伝送システムは、信号発生器１０１Ａ乃至１０４Ａと、バッファ１１１乃至１１４と、信号送信装置１００Ｃと、４本の伝送線３１Ａ乃至３４Ａを含む伝送線路３０Ｂと、信号受信装置２００Ｃと、クロック信号発生器１５１とを備えて構成される。
【００５４】
ここで、信号送信装置１００Ｃは、差動ドライバアンプ２１乃至２４と、入力端子Ｔ１乃至Ｔ４と、出力端子Ｔ１１乃至Ｔ１４とを備えて構成される。ここで、差動ドライバアンプ２１乃至２４はそれぞれ、１Ｖの出力電圧を出力する電源によって駆動され、入力される信号の非反転信号及び反転信号を発生して出力する。また、差動ドライバアンプ２１の非反転出力端子は差動ドライバアンプ２４の反転出力端子に接続され、差動ドライバアンプ２２の非反転出力端子は差動ドライバアンプ２１の反転出力端子に接続され、差動ドライバアンプ２３の非反転出力端子は差動ドライバアンプ２２の反転出力端子に接続され、差動ドライバアンプ２４の非反転出力端子は差動ドライバアンプ２３の反転出力端子に接続される。
【００５５】
また、信号受信装置２００Ｃは、入力端子Ｔ２１Ａ乃至Ｔ２４Ａと、入力端子Ｔ２４と、Ａ／Ｄ変換器２１１乃至２１４と、２ビットレジスタ２２１乃至２２４と、テーブルメモリ２３１を備えたＤＳＰにてなる復号処理器２３０Ｂと、遅延器２１０と、出力端子Ｔ３１乃至Ｔ３４とを備えて構成される。
【００５６】
信号発生器１０４Ａは、１Ｖの出力電圧を出力する電源によって駆動され、クロック信号ＣＬの立ち下がりエッジの各タイミングにおいて、データ値「０」を有する送信データＤ４に基づいて、例えば−１Ｖの信号電圧を有する伝送信号Ｓ４Ａを発生する一方、データ値「１」を有する送信データＤ４に基づいて、例えば１Ｖの信号電圧を有する伝送信号Ｓ４Ａを発生する。これにより、信号発生器１０４Ａは、１ビットの送信データＤ４に基づいて、２値のバイポーラ信号である伝送信号Ｓ４Ａを発生する。さらに、発生された伝送信号Ｓ４Ａは、バッファ１１４及び入力端子Ｔ４を介して差動ドライバアンプ２４に出力される。
【００５７】
図１１（ａ）は、図１０の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、図１１（ｂ）は、図１０の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ａの信号電圧を示す波形図であり、図１１（ｃ）は、図１０の差動ドライバアンプ２３の非反転出力端子からの非反転信号Ｓ１５Ａの信号電圧を示す波形図及び差動ドライバアンプ２３の反転出力端子からの反転信号Ｓ１６Ａの信号電圧を示す波形図であり、図１１（ｄ）は、図１０の差動ドライバアンプ２４の非反転出力端子からの非反転信号Ｓ１７Ａの信号電圧を示す波形図及び差動ドライバアンプ２４の反転出力端子からの反転信号Ｓ１８Ａの信号電圧を示す波形図である。
【００５８】
図１１（ａ）、図１１（ｂ）、図１１（ｃ）及び図１１（ｄ）に示すように、非反転信号Ｓ１１Ａ、Ｓ１３Ａ、Ｓ１５Ａ及びＳ１７Ａの信号電圧はそれぞれ、−１Ｖ以上かつ１Ｖ以下の値を有し、反転信号Ｓ１２Ａ、Ｓ１４Ａ、Ｓ１６Ａ及びＳ１８Ａの信号電圧はそれぞれ、−１Ｖ以上かつ１Ｖ以下の値を有する。
【００５９】
図１０の信号送信装置１００Ｃにおいて、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと、差動ドライバアンプ２４からの反転信号Ｓ１８Ａとは合成されて、合成結果の合成伝送信号Ｓ２１Ｃは出力端子Ｔ１１、伝送線３１Ａ及び入力端子Ｔ２１Ａを介して信号受信装置２００ＣのＡ／Ｄ変換器２１１に入力される。また、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと、差動ドライバアンプ２１からの反転信号Ｓ１２Ａとは合成されて、合成結果の合成伝送信号Ｓ２２Ｃは出力端子Ｔ１２、伝送線３２Ａ及び入力端子Ｔ２２Ａを介して信号受信装置２００ＣのＡ／Ｄ変換器２１２に入力される。さらに、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと、差動ドライバアンプ２２からの反転信号Ｓ１４Ａとは合成されて、合成結果の合成伝送信号Ｓ２３Ｃは出力端子Ｔ１３、伝送線３３Ａ及び入力端子Ｔ２３Ａを介して信号受信装置２００ＣのＡ／Ｄ変換器２１３に入力される。またさらに、差動ドライバアンプ２４からの非反転信号Ｓ１７Ａと、差動ドライバアンプ２３からの反転信号Ｓ１６Ａとは合成されて、合成結果の合成伝送信号Ｓ２４Ｃは出力端子Ｔ１４、伝送線３４Ａ及び入力端子Ｔ２４Ａを介して信号受信装置２００ＣのＡ／Ｄ変換器２１４に入力される。
【００６０】
図１０において、Ａ／Ｄ変換器２１１は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２１Ｃを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２１Ｃを２ビットレジスタ２２１に出力する。２ビットレジスタ２２１は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２１Ｃを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｂに出力する。
【００６１】
また、Ａ／Ｄ変換器２１２は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２２Ｃを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２２Ｃを２ビットレジスタ２２２に出力する。２ビットレジスタ２２２は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２２Ｃを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｂに出力する。
【００６２】
さらに、Ａ／Ｄ変換器２１３は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２３Ｃを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２３Ｃを２ビットレジスタ２２３に出力する。２ビットレジスタ２２３は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２３Ｃを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｂに出力する。
【００６３】
またさらに、Ａ／Ｄ変換器２１４は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２４Ｃを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２４Ｃを２ビットレジスタ２２４に出力する。２ビットレジスタ２２４は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２４Ｃを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｂに出力する。
【００６４】
なお、なお、Ａ／Ｄ変換器２１１乃至２１４は、クロック信号ＣＬ２に従って互いに同期して動作し、２ビットレジスタ２２１乃至２２４は、クロック信号ＣＬ２に従って互いに同期して動作する。
【００６５】
図１２は、図１０のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ４の各データ値と、合成伝送信号Ｓ２１Ｃ乃至Ｓ２４Ｃの入力端子Ｔ２１Ａ乃至Ｔ２４Ａにおける各信号電位と、復号化信号Ｓ４１Ｃ乃至Ｓ４４Ｃの各レベルとの間の関係を示す参照テーブルの一例を示す図である。復号処理器２３０Ｂは、テーブルメモリ２３１に予め記憶される図１２の参照テーブルを参照して、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２４からの各レジスタ値に基づいて、復号化信号Ｓ４１Ｃ乃至Ｓ４４Ｃの各レベルを決定し、決定した各レベルを有する復号化信号Ｓ４１Ｃ乃至Ｓ４４Ｃをそれぞれ発生して、出力端子Ｔ３１乃至Ｔ３４を介してそれぞれ出力する。ここで、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２４からの各レジスタ値はそれぞれ、合成伝送信号Ｓ２１Ｃ乃至Ｓ２４Ｃの各信号電位を示す。
【００６６】
図１２に示すように、クロック信号ＣＬ２の各立ち下がりエッジのタイミングで、合成伝送信号Ｓ２１Ｃ乃至Ｓ２４Ｃの各信号電圧は互いに相殺される。また、その他のタイミングで、合成伝送信号Ｓ２１Ｃ乃至Ｓ２４Ｃの各信号電圧は互いに実質的に相殺される。従って、従来技術に係るデータ伝送システムに比較して、伝送線路３０Ｂからの輻射ノイズを小さくできる。
【００６７】
なお、本実施形態に係る図１０の信号伝送システムによれば、送信データＤ１乃至Ｄ４がそれぞれデータ値「０」を有する場合及び送信データＤ１乃至Ｄ４がそれぞれデータ値「１」を有する場合は、合成伝送信号Ｓ２１Ｃ乃至Ｓ２３Ｃの各信号電圧はそれぞれ０Ｖであり、上記の２つの場合を区別して伝送できない。
【００６８】
以上詳述したように、本実施形態に係る信号送信装置１００Ｃ、信号受信装置２００Ｃ及び信号伝送システムによれば、送信データＤ１乃至Ｄ４がそれぞれデータ値「０」を有する場合及び送信データＤ１乃至Ｄ４がそれぞれデータ値「１」を有する場合を除く１４個の場合は、送信データＤ１乃至Ｄ４に基づいてそれぞれ発生された４個の伝送信号Ｓ２１Ｃ乃至Ｓ２３Ｃを、４本の伝送線３１Ａ乃至３４Ａを用いてそれぞれ伝送でき、従来技術に比較して伝送線の本数を削減できる。さらに、本実施形態に係る信号送信装置１００Ｃ、信号受信装置２００Ｃ及び信号伝送システムによれば、伝送線３１Ａ乃至３４Ａを介してそれぞれ伝送される合成伝送信号Ｓ２１Ｃ乃至Ｓ２３Ｃの各信号電圧は、互いに実質的に相殺されるので、従来技術に比較して、伝送線路３０Ｂからの輻射ノイズを小さくできる。
【００６９】
上記の実施形態において、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２４からの反転信号Ｓ１８Ａとを合成することにより合成伝送信号Ｓ２１Ｃを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２２Ｃを発生し、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２３Ｃを発生し、差動ドライバアンプ２４からの非反転信号Ｓ１７Ａと差動ドライバアンプ２３からの反転信号Ｓ１６Ａとを合成することにより合成伝送信号Ｓ２４Ｃを発生したが、本発明はこれに限られない。この場合、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２１Ｃを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２３からの反転信号Ｓ１６Ａとを合成することにより合成伝送信号Ｓ２２Ｃを発生し、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと差動ドライバアンプ２４からの反転信号Ｓ１８Ａとを合成することにより合成伝送信号Ｓ２３Ｃを発生し、差動ドライバアンプ２４からの非反転信号Ｓ１７Ａと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２４Ｃを発生してもよい。
【００７０】
第４の実施形態．
図１３は、本発明の第４の実施形態に係る、信号送信装置１００Ｄ及び信号受信装置２００Ｄを備えた信号伝送システムの概略構成を示すブロック図である。図１３において、本発明の第４の実施形態に係る信号伝送システムは、信号発生器１０１Ａ乃至１０４Ａと、バッファ１１１乃至１１４と、信号送信装置１００Ｄと、４本の伝送線３１Ａ乃至３４Ａを含む伝送線路３０Ｂと、信号受信装置２００Ｄと、クロック信号発生器１５１とを備えて構成される。
【００７１】
本実施形態に係る信号送信装置１００Ｄは、第３の実施形態に係る信号送信装置１００Ｃに比較して、１Ｖの出力電圧を出力する電源によって駆動される差動ドライバアンプ２４に代えて、１．５Ｖの出力電圧を出力する電源によって駆動される差動ドライバアンプ２４Ａを備えたことを特徴とする。ここで、差動ドライバアンプ２４Ａは、送信データＤ４に基づいて信号発生器１０４Ａによって発生される伝送信号Ｓ４Ａを増幅した後、増幅後の伝送信号Ｓ４Ａの非反転信号Ｓ１７Ｂ及び反転信号Ｓ１８Ｂを発生して出力する。また、本実施形態に係る信号受信装置２００Ｄは、第３の実施形態に係る信号受信装置２００Ｃに比較して、復号処理器２３０Ｂに代えて、詳細後述する図１５に示す参照テーブルを予め記憶したテーブルメモリ２３１を備えた、ＤＳＰにてなる復号処理器２３０Ｃを備えたことを特徴とする。
【００７２】
図１４（ａ）は、図１３の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、図１４（ｂ）は、図１３の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ａの信号電圧を示す波形図であり、図１４（ｃ）は、図１３の差動ドライバアンプ２３の非反転出力端子からの非反転信号Ｓ１５Ａの信号電圧を示す波形図及び差動ドライバアンプ２３Ａの反転出力端子からの反転信号Ｓ１６Ａの信号電圧を示す波形図であり、図１４（ｄ）は、図１３の差動ドライバアンプ２４Ａの非反転出力端子からの非反転信号Ｓ１７Ｂの信号電圧を示す波形図及び差動ドライバアンプ２４の反転出力端子からの反転信号Ｓ１８Ｂの信号電圧を示す波形図である。
【００７３】
図１４（ａ）、図１４（ｂ）及び図１４（ｃ）に示すように、非反転信号Ｓ１１Ａ、Ｓ１３Ａ及びＳ１５Ａの信号電圧はそれぞれ、−１Ｖ以上かつ１Ｖ以下の値を有し、反転信号Ｓ１２Ａ、Ｓ１４Ａ及びＳ１６Ａの信号電圧はそれぞれ、−１Ｖ以上かつ１Ｖ以下の値を有する。また、図１４（ｄ）に示すように、非反転信号Ｓ１７Ｂ及び反転信号Ｓ１８Ｂ信号電圧はそれぞれ、−１．５Ｖ以上かつ１．５Ｖ以下の値を有する。
【００７４】
図１３の信号送信装置１００Ｄにおいて、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと、差動ドライバアンプ２４Ａからの反転信号Ｓ１８Ｂとは合成されて、合成結果の合成伝送信号Ｓ２１Ｄは出力端子Ｔ１１、伝送線３１Ａ及び入力端子Ｔ２１Ａを介して信号受信装置２００ＤのＡ／Ｄ変換器２１１に入力される。また、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと、差動ドライバアンプ２１からの反転信号Ｓ１２Ａとは合成されて、合成結果の合成伝送信号Ｓ２２Ｄは出力端子Ｔ１２、伝送線３２Ａ及び入力端子Ｔ２２Ａを介して信号受信装置２００ＤのＡ／Ｄ変換器２１２に入力される。さらに、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと、差動ドライバアンプ２２からの反転信号Ｓ１４Ａとは合成されて、合成結果の合成伝送信号Ｓ２３Ｄは出力端子Ｔ１３、伝送線３３Ａ及び入力端子Ｔ２３Ａを介して信号受信装置２００ＤのＡ／Ｄ変換器２１３に入力される。またさらに、差動ドライバアンプ２４Ａからの非反転信号Ｓ１７Ｂと、差動ドライバアンプ２３からの反転信号Ｓ１６Ａとは合成されて、合成結果の合成伝送信号Ｓ２４Ｄは出力端子Ｔ１４、伝送線３４Ａ及び入力端子Ｔ２４Ａを介して信号受信装置２００ＤのＡ／Ｄ変換器２１４に入力される。
【００７５】
図１３において、Ａ／Ｄ変換器２１１は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２１Ｄを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２１Ｄを２ビットレジスタ２２１に出力する。２ビットレジスタ２２１は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２１Ｄを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｃに出力する。
【００７６】
また、Ａ／Ｄ変換器２１２は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２２Ｄを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２２Ｄを２ビットレジスタ２２２に出力する。２ビットレジスタ２２２は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２２Ｄを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｃに出力する。
【００７７】
さらに、Ａ／Ｄ変換器２１３は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２３Ｄを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２３Ｄを２ビットレジスタ２２３に出力する。２ビットレジスタ２２３は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２３Ｄを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｃに出力する。
【００７８】
またさらに、Ａ／Ｄ変換器２１４は、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、入力される合成伝送信号Ｓ２４Ｄを２ビットのディジタル信号にＡ／Ｄ変換し、Ａ／Ｄ変換後の合成伝送信号Ｓ２４Ｄを２ビットレジスタ２２４に出力する。２ビットレジスタ２２４は、入力されるＡ／Ｄ変換後の合成伝送信号Ｓ２４Ｄを一時的に記憶し、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで、復号処理器２３０Ｃに出力する。
【００７９】
図１５は、図１３のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ４の各データ値と、合成伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄの入力端子Ｔ２１Ａ乃至Ｔ２４Ａにおける各信号電位と、復号化信号Ｓ４１Ｄ乃至Ｓ４４Ｄの各レベルとの間の関係を示す参照テーブルの一例を示す図である。復号処理器２３０Ｃは、テーブルメモリ２３１に予め記憶される図１５の参照テーブルを参照して、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２４からの各レジスタ値に基づいて、復号化信号Ｓ４１Ｄ乃至Ｓ４４Ｄの各レベルを決定し、決定した各レベルを有する復号化信号Ｓ４１Ｄ乃至Ｓ４４Ｄをそれぞれ発生して、出力端子Ｔ３１乃至Ｔ３４を介してそれぞれ出力する。ここで、クロック信号ＣＬ２の立ち下がりエッジの各タイミングで入力される２ビットレジスタ２２１乃至２２４からの各レジスタ値はそれぞれ、合成伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄの各信号電位を示す。
【００８０】
図１５に示すように、送信データＤ１乃至Ｄ４の各データ値の１６個の組み合わせに対する合成伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄの各信号電位の組み合わせは、互いに異なる。従って、本実施形態に係る信号送信装置１００Ｄ、信号受信装置１００Ｄ及び信号伝送システムによれば、送信データＤ１乃至Ｄ４がそれぞれデータ値「０」を有する場合及び送信データＤ１乃至Ｄ４がそれぞれデータ値「１」を有する場合を含む全ての場合について、送信データＤ１乃至Ｄ４に基づいてそれぞれ発生された４個の伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄを、４本の伝送線３１Ａ乃至３４Ａを用いてそれぞれ伝送でき、従来技術に比較して伝送線の本数を削減できる。さらに、図１５に示すように、クロック信号ＣＬ２の各立ち下がりエッジのタイミングで、合成伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄの各信号電圧は互いに相殺される。また、その他のタイミングで、合成伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄの各信号電圧は互いに実質的に相殺される。従って、本実施形態に係る信号送信装置１００Ｄ、信号受信装置１００Ｄ及び信号伝送システムによれば、従来技術に係るデータ伝送システムに比較して、伝送線路３０Ｂからの輻射ノイズを小さくできる。
【００８１】
上記の実施形態において、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２４Ａからの反転信号Ｓ１８Ｂとを合成することにより合成伝送信号Ｓ２１Ｃを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２２Ｃを発生し、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２３Ｃを発生し、差動ドライバアンプ２４Ａからの非反転信号Ｓ１７Ｂと差動ドライバアンプ２３からの反転信号Ｓ１６Ａとを合成することにより合成伝送信号Ｓ２４Ｃを発生したが、本発明はこれに限られない。この場合、差動ドライバアンプ２１からの非反転信号Ｓ１１Ａと差動ドライバアンプ２２からの反転信号Ｓ１４Ａとを合成することにより合成伝送信号Ｓ２１Ａを発生し、差動ドライバアンプ２２からの非反転信号Ｓ１３Ａと差動ドライバアンプ２３からの反転信号Ｓ１６Ａとを合成することにより合成伝送信号Ｓ２２Ａを発生し、差動ドライバアンプ２３からの非反転信号Ｓ１５Ａと差動ドライバアンプ２４Ａからの反転信号Ｓ１８Ｂとを合成することにより合成伝送信号Ｓ２３Ａを発生し、差動ドライバアンプ２４Ａからの非反転信号Ｓ１７Ｂと差動ドライバアンプ２１からの反転信号Ｓ１２Ａとを合成することにより合成伝送信号Ｓ２４Ａを発生してもよい。
【００８２】
上記の各実施形態において、クロック信号発生器１５１が発生したクロック信号ＣＬをクロック信号線３４を介して各信号受信装置２００Ａ乃至２００Ｄに伝送したが、本発明はこれに限らず、伝送線路３０Ａを介して伝送される合成伝送信号に基づいてクロック信号ＣＬを再生して逓倍器８１に出力してもよい。
【００８３】
以上の実施形態においては、３本又は４本の伝送路を備えた伝送線路について説明しているが、本発明はこれに限らず、４本を超える伝送路を備えた伝送線路を用いて同様に信号伝送してもよい。
【００８４】
例えば、第２の実施形態においては、３個の差動ドライバアンプ２１，２２，２３のうち１個の差動ドライバアンプ２３の出力電圧を異ならせて構成しているが、本発明はこれに限らず、他の１つの差動ドライバアンプの出力電圧のみを異ならせて構成してもよい。また、第４の実施形態においても、同様である。
【産業上の利用可能性】
【００８５】
以上詳述したように、本発明に係る信号送信装置、信号受信装置及び信号伝送システムによれば、上記伝送線路の各伝送線に印加される信号レベルは、いずれのビット情報を伝送する場合においても全体の信号レベルが０となり、各伝送線から輻射されるノイズが互いに打ち消しあうために、従来技術に係る差動伝送システムと同様にノイズが少ない状態でビット情報を伝送することができる。本発明では、特に、従来技術に比較して伝送線の本数を削減でき、伝送線路からの輻射ノイズを比較的小さい状態で信号伝送できる。
【００８６】
本発明に係る信号伝送システムは、例えば従来以上の高画質を実現するためのディスプレイにディジタル画像信号を伝送する多ビット信号伝送システムや、小型化が必要な機器における高速伝送システムとして利用可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施形態に係る、信号送信装置１００Ａ及び信号受信装置２００Ａを備えた信号伝送システムの概略構成を示すブロック図である。
【図２】（ａ）は、図１の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、（ｂ）は、図１の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ｃの信号電圧を示す波形図であり、（ｃ）は、図１の差動ドライバアンプ２３の非反転出力端子からの非反転信号Ｓ１５Ａの信号電圧を示す波形図及び差動ドライバアンプ２３の反転出力端子からの反転信号Ｓ１６Ａの信号電圧を示す波形図である。
【図３】（ａ）は、図１の合成伝送信号Ｓ２１Ａの入力端子Ｔ２１Ａにおける信号電圧を示す波形図であり、（ｂ）は、図１の合成伝送信号Ｓ２２Ａの入力端子Ｔ２２Ａにおける信号電圧を示す波形図であり、（ｃ）は、図１の合成伝送信号Ｓ２３Ａの入力端子Ｔ２３Ａにおける信号電圧を示す波形図である。
【図４】図１のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ３の各ビット値と、合成伝送信号Ｓ２１Ａ乃至Ｓ２３Ａの各信号電位と、復号化信号Ｓ４１Ａ乃至Ｓ４３Ａの各レベルとの間の関係を示す参照テーブルの一例を示す図である。
【図５】伝送線３１Ａの等価回路図である。
【図６】本発明の第２の実施形態に係る、信号送信装置１００Ｂ及び信号受信装置２００Ｂを備えた信号伝送システムの概略構成を示すブロック図である。
【図７】（ａ）は、図６の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、（ｂ）は、図６の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ａの信号電圧を示す波形図であり、（ｃ）は、図６の差動ドライバアンプ２３Ａの非反転出力端子からの非反転信号Ｓ１５Ｂの信号電圧を示す波形図及び差動ドライバアンプ２３Ａの反転出力端子からの反転信号Ｓ１６Ｂの信号電圧を示す波形図である。
【図８】（ａ）は、図６の合成伝送信号Ｓ２１Ｂの入力端子Ｔ２１Ａにおける信号電圧を示す波形図であり、（ｂ）は、図６の合成伝送信号Ｓ２２Ｂの入力端子Ｔ２２Ａにおける信号電圧を示す波形図であり、（ｃ）は、図６の合成伝送信号Ｓ２３Ｂの入力端子Ｔ２３Ａにおける信号電圧を示す波形図である。
【図９】図６のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ３の各データ値と、合成伝送信号Ｓ２１Ｂ乃至Ｓ２３Ｂの入力端子Ｔ２１Ａ乃至Ｔ２３Ａにおける各信号電位と、復号化信号Ｓ４１Ｂ乃至Ｓ４３Ｂの各レベルとの間の関係を示す参照テーブルの一例を示す図である。
【図１０】本発明の第３の実施形態に係る、信号送信装置１００Ｃ及び信号受信装置２００Ｃを備えた信号伝送システムの概略構成を示すブロック図である。
【図１１】（ａ）は、図１０の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、（ｂ）は、図１０の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ａの信号電圧を示す波形図であり、（ｃ）は、図１０の差動ドライバアンプ２３の非反転出力端子からの非反転信号Ｓ１５Ａの信号電圧を示す波形図及び差動ドライバアンプ２３の反転出力端子からの反転信号Ｓ１６Ａの信号電圧を示す波形図であり、（ｄ）は、図１０の差動ドライバアンプ２４の非反転出力端子からの非反転信号Ｓ１７Ａの信号電圧を示す波形図及び差動ドライバアンプ２４の反転出力端子からの反転信号Ｓ１８Ａの信号電圧を示す波形図である。
【図１２】図１０のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ４の各データ値と、合成伝送信号Ｓ２１Ｃ乃至Ｓ２４Ｃの入力端子Ｔ２１Ａ乃至Ｔ２４Ａにおける各信号電位と、復号化信号Ｓ４１Ｃ乃至Ｓ４４Ｃの各レベルとの間の関係を示す参照テーブルの一例を示す図である。
【図１３】本発明の第４の実施形態に係る、信号送信装置１００Ｄ及び信号受信装置２００Ｄを備えた信号伝送システムの概略構成を示すブロック図である。
【図１４】（ａ）は、図１３の差動ドライバアンプ２１の非反転出力端子からの非反転信号Ｓ１１Ａの信号電圧を示す波形図及び差動ドライバアンプ２１の反転出力端子からの反転信号Ｓ１２Ａの信号電圧を示す波形図であり、（ｂ）は、図１３の差動ドライバアンプ２２の非反転出力端子からの非反転信号Ｓ１３Ａの信号電圧を示す波形図及び差動ドライバアンプ２２の反転出力端子からの反転信号Ｓ１４Ａの信号電圧を示す波形図であり、（ｃ）は、図１３の差動ドライバアンプ２３の非反転出力端子からの非反転信号Ｓ１５Ａの信号電圧を示す波形図及び差動ドライバアンプ２３Ａの反転出力端子からの反転信号Ｓ１６Ａの信号電圧を示す波形図であり、（ｄ）は、図１３の差動ドライバアンプ２４Ａの非反転出力端子からの非反転信号Ｓ１７Ｂの信号電圧を示す波形図及び差動ドライバアンプ２４の反転出力端子からの反転信号Ｓ１８Ｂの信号電圧を示す波形図である。
【図１５】図１３のテーブルメモリ２３１に予め記憶され、送信データＤ１乃至Ｄ４の各データ値と、合成伝送信号Ｓ２１Ｄ乃至Ｓ２４Ｄの入力端子Ｔ２１Ａ乃至Ｔ２４Ａにおける各信号電位と、復号化信号Ｓ４１Ｄ乃至Ｓ４４Ｄの各レベルとの間の関係を示す参照テーブルの一例を示す図である。
【符号の説明】
【００８８】
２１〜２４，２３Ａ，２４Ａ…差動ドライバアンプ、
３０Ａ，３０Ｂ…伝送線路、
３１Ａ〜３４Ａ…伝送線、
３４…クロック信号線、
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ…信号送信装置、
１０１Ａ〜１０４Ａ…信号発生器、
１１１〜１１４…バッファ、
１５１…クロック信号発生器、
２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ…信号受信装置、
２１０…遅延器、
２１１〜２１４…Ａ／Ｄ変換器、
２２１〜２２４…２ビットレジスタ、
２３０，２３０Ａ，２３０Ｂ，２３０Ｃ…復号処理器、
２３１…テーブルメモリ、
Ｔ１〜Ｔ４，Ｔ２１Ａ〜Ｔ２４Ａ，Ｔ２４…入力端子、
Ｔ１１〜Ｔ１４，Ｔ３１〜Ｔ３４…出力端子。
【図１】
2008252568.tif 000003
【図２】
2008252568.tif 000004
【図３】
2008252568.tif 000005
【図４】
2008252568.tif 000006
【図５】
2008252568.tif 000007
【図６】
2008252568.tif 000008
【図７】
2008252568.tif 000009
【図８】
2008252568.tif 000010
【図９】
2008252568.tif 000011
【図１０】
2008252568.tif 000012
【図１１】
2008252568.tif 000013
【図１２】
2008252568.tif 000014
【図１３】
2008252568.tif 000015
【図１４】
2008252568.tif 000016
【図１５】
2008252568.tif 000017