(57)【要約】【課題】光検出器の受光部に対応して層間絶縁膜に開口部を設けると、開口部壁面からの吸湿や光の侵入により、受光部の周囲の回路素子の特性変動や配線劣化を生じる。【解決手段】受光部４と回路部６との境界に沿って、配線構造層９０内に開口部１２０を取り囲む仕切壁を金属材で形成する。当該仕切壁は、受光部４の外周に配置される分離領域７４に対する多段構成のコンタクト構造により形成される。具体的には、配線構造層９０に積層される各Ａｌ層９４，９８，１０２の下の層間絶縁膜９２，９６，１００に受光部４の外周に沿ってトレンチ１３４を形成し、これらトレンチに各Ａｌ層を埋め込んで、周に沿って延在するプラグ１３６を形成する。これら各層のプラグ１３６を、外周に沿って配置される電極１３０を介して縦方向につなぎ、壁を構成する。【選択図】図２
2008244269.tif 000002
【特許請求の範囲】
【請求項１】
共通の半導体基板に受光部と回路部とが隣接配置される半導体装置であって、
前記半導体基板上に積層され、層間絶縁膜を含む配線構造層と、
前記受光部の位置に形成された前記配線構造層の開口部と、
前記受光部と前記回路部との境界に沿って前記開口部に隣接する前記配線構造層内に形成された金属材からなる仕切壁と、
を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記仕切壁は、前記開口部を取り囲んで形成されること、を特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置において、
前記配線構造層に形成される配線と、
前記層間絶縁膜に前記境界に沿って帯状に形成され、当該層間絶縁膜を貫通するトレンチ部と、
前記トレンチ部に埋設された金属材からなるプラグ部と、
前記半導体基板の表面に前記受光部の外周に沿って形成される拡散層領域と、
を有し、
前記仕切壁は、前記プラグ部を含んで構成される、前記配線と前記拡散層領域とを電気的に接続するコンタクト構造により形成され、前記拡散層領域を前記配線に接続される電源に応じた電位に設定すること、
を特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記配線構造層は、前記層間絶縁膜を複数層含む多層配線構造であり、
前記コンタクト構造は、前記各層間絶縁膜それぞれ形成された前記各プラグ部を積み重ねて形成され、
複数段の前記プラグ部のうちの少なくとも一部の段は、前記開口部の全周に連続して形成されること、
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に積層された配線構造層に開口部が設けられた受光部と、共通の半導体基板上に受光部に隣接して配置される回路部とを有する半導体装置に関する。
【背景技術】
【０００２】
近年、情報記録媒体として、ＣＤ（Compact Disk）やＤＶＤ（Digital Versatile Disk）といった光ディスクが大きな位置を占めるようになってきた。これら光ディスクの再生装置は、光ピックアップ機構により光ディスクのトラックに沿ってレーザ光を照射し、その反射光を検知する。そして、反射光強度の変化に基づいて記録データが再生される。
【０００３】
光ディスクから読み出されるデータレートは非常に高いため、反射光を検知する光検出器は、応答速度の速いＰＩＮフォトダイオードを用いた半導体素子で構成されている。当該半導体素子の受光部にて発生した微弱な光電変換信号は増幅器にて増幅され、後段の信号処理回路へ出力される。ここで、光電変換信号の周波数特性の確保やノイズの重畳を抑制する観点から、受光部と増幅器との間の配線長をできるだけ短くするように構成される。この観点と、光検出器の製造コスト低減の観点とから、受光部と増幅器等を含む回路部とは同一の半導体チップ上に形成することが好適である。
【０００４】
図７は、同一半導体基板に受光部と回路部とが隣接配置された光検出器の概略の平面図である。本光検出器２はシリコンからなる半導体基板に形成され、受光部４と回路部６とを含んで構成される。受光部４は、例えば、２×２に配列された４つのＰＩＮフォトダイオード（ＰＤ）８を含み、光学系から基板表面へ入射する光を２×２の４区画に分割して受光する。回路部６は、例えば、受光部４の周囲に配置される。回路部６は例えば、ＣＭＯＳ１０等の回路素子を含み、これら回路素子を用いて、受光部４からの出力信号に対する増幅回路やその他の信号処理回路を受光部４と同一の半導体チップに形成することができる。なお、図７には示されていないが、回路部６には、回路素子に接続される配線や受光部４を構成する拡散層に接続される配線が配置される。これら配線は、半導体基板上に積層されるＡｌ膜をパターニングして形成される。
【０００５】
図８は、光検出器２の従来構成における受光部４のより詳しい平面図である。シリコン基板の受光部４に対応した部分では、光の吸収により電子及び正孔が生成され、逆バイアスされたＰＤ８のカソードに、生成された電子が信号電荷として集められる。ＰＤ８のカソード領域２０として、各ＰＤ８の半導体基板表面に、例えば、高濃度のｎ型不純物を拡散されたｎ＋領域が形成される。一方、アノード領域として、各カソード領域２０の周囲の半導体基板表面に、例えば、高濃度のｐ型不純物を拡散されたｐ＋領域からなる分離領域２２が形成される。
【０００６】
カソード領域２０及び分離領域２２はそれぞれ、半導体基板表面上の絶縁膜に形成されたコンタクトホール２４を介して、当該絶縁膜上に積層される例えばアルミ（Ａｌ）層等で形成された配線を接続される。各カソード領域２０に集められた信号電荷は、それぞれ配線２６を介して読み出される。また、分離領域２２は、配線２８により例えば、接地電位を印加される。
【０００７】
図９は、図７に示す直線Ａ−Ａ’を通り半導体基板に垂直な断面での受光部４及び回路部６の構造を示す模式的な断面図である。なお、図８に示す直線Ｂ−Ｂ’は、図７における受光部４での直線Ａ−Ａ’に相当する。この断面には受光部４の２つのＰＤ８及び回路部６のＣＭＯＳ１０の構造が表されている。ＰＤ８及びＣＭＯＳ１０等の回路素子の構造が形成された半導体基板上には、配線構造層３０や保護膜等の構造が形成される。配線構造層３０は、配線２６，２８等を形成する複数層のＡl層と、それら相互間を絶縁する複数の層間絶縁膜とが交互に積層された構造を有する。例えば、配線構造層３０として、半導体基板３２上に、第１層間絶縁膜３４、第１Ａｌ層３６、第２層間絶縁膜３８、第２Ａｌ層４０、第３層間絶縁膜４２、第３Ａｌ層４４が順次積層される。例えば、第１Ａｌ層３６及び第２Ａｌ層４０はパターニングされ、配線５０，５２等が回路部６に形成される。また、第３Ａｌ層４４は、回路部６を遮光する遮光膜を構成する。配線構造層３０の上には、ＴＥＯＳ（Tetra-ethoxy-silane）膜５４及びシリコン窒化膜（ＳiＮ膜）５６が順次積層される。
【０００８】
第１Ａｌ層３６で形成される配線５０は、その下の第１層間絶縁膜３４等に開けられたコンタクトホール２４を介して、カソード領域２０、分離領域２２、ＣＭＯＳ１０のソース、ドレイン等に接続することができる。また、第２Ａｌ層４０で形成される配線５２は、その下の第２層間絶縁膜３８等に開けられるコンタクトホールを介して、必要に応じて下層の配線５０に接続される。
【０００９】
受光部４の配線構造層３０及びその上の積層は、ＰＤ８への光の入射効率を高めるためにエッチバックされ、受光部４に対応する領域に開口部５８が形成される。このように受光部４において配線構造層３０をエッチングによって薄くすることにより、シリコン基板３２への光の透過率が向上し、レーザ反射光による光電変換信号の確保が図られる。
【特許文献１】特開２００１−６０７１３号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
層間絶縁膜は、ＳＯＧ（Spin on Glass）、ＢＰＳＧ（Borophosphosilicate Glass）、ＴＥＯＳ（Tetra-ethoxy-silane）といった材料を用いて形成される。これら材料は吸湿性を有し、吸収された水分は回路部６の素子の特性変動やＡｌ配線の劣化の原因となるという問題があった。その点、シリコン窒化膜は比較的に湿気を吸収しにくい性質を有し、従来、層間絶縁膜の上に堆積される回路部６に積層されるシリコン窒化膜５６はその下の層間絶縁膜への防湿膜の機能を有する。
【００１１】
しかし、従来の構成では、開口部５８の内側には層間絶縁膜が露出し、ここから湿気が吸収され得る。特に、開口部５６の側壁は回路部６に隣接するため、この部分からの吸湿は上述の回路素子の特性変動や配線劣化を引き起こしやすい。
【００１２】
また、受光部４へ向けて開口部５６に入射するレーザ反射光等の光は、素子の上面ではＡｌ層で形成された遮光膜により好適に遮光されるが、開口部５６の側壁から層間絶縁膜へ侵入し得る。侵入光は、Ａｌ層や屈折率が相違する層の界面等での多重反射により回路部６の内部へ進行し得る。このような侵入光は回路部６のトランジスタ等の素子に入射してその動作に影響を与え、回路部６の電気信号にノイズを生じ得るという問題があった。
【００１３】
本発明は上記問題点を解決するためになされたものであり、受光部に隣接して配置される回路部の特性変動、配線劣化やノイズ発生が抑制される半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置は、共通の半導体基板に受光部と回路部とが隣接配置されるものであって、前記半導体基板上に積層され、層間絶縁膜を含む配線構造層と、前記受光部の位置に形成された前記配線構造層の開口部と、前記受光部と前記回路部との境界に沿って前記開口部に隣接する前記配線構造層内に形成された金属材からなる仕切壁と、を有する。
【発明の効果】
【００１５】
本発明によれば、開口部に隣接する配線構造層内に受光部と回路部との境界に沿って形成された金属材からなる仕切壁が、開口部側壁から回路部への湿気や光の侵入を阻止するので、回路部の特性変動、配線劣化やノイズ発生が抑制される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。本実施形態は、ＣＤやＤＶＤといった光ディスクの再生装置の光ピックアップ機構に搭載される光検出器である。
【００１７】
本実施形態に係る光検出器である半導体素子の概略の平面構造は、図７の平面図及び当該図を用いて説明した構造と同様であり、以下の説明では、図７に示したものと同一の構成要素は同一の符号を付して、上述の説明を引用する。
【００１８】
図１は、本実施形態の光検出器２における受光部４のより詳しい平面図である。また、図２は、図７に示す直線Ａ−Ａ’を通り半導体基板に垂直な断面での受光部４及び回路部６の構造を示す模式的な断面図である。この断面には受光部４の２つのＰＤ８、回路部６のＣＭＯＳ１０、及びそれらが形成された半導体基板６０上に積層される配線や層間絶縁膜等の構造が表されている。なお、図１に示す直線Ｂ−Ｂ’は、図７における受光部４での直線Ａ−Ａ’に相当する。すなわち、図２の受光部４での構造は、図１の直線Ｂ−Ｂ’に沿った断面構造を示している。
【００１９】
本光検出器２は、ｐ型不純物が導入されたｐ型シリコン基板であるＰ-sub層７０の一方主面に、Ｐ-sub層７０より不純物濃度が低く高比抵抗を有するエピタキシャル層７２が積層された半導体基板６０を用いて形成される。Ｐ-sub層７０は各ＰＤ８に共通のアノードを構成し、例えば、基板裏面から接地電位を印加される。分離領域７４は、基板表面側に設けられた配線により接地電位を印加され、Ｐ-sub層７０と共にアノードを構成する。
【００２０】
エピタキシャル層７２は、受光部４ではＰＤ８のｉ層を構成する。受光部４において、エピタキシャル層７２の表面には、上述の分離領域７４及びカソード領域７６が形成される。
【００２１】
半導体基板６０の表面にはゲート酸化膜や局所酸化膜（ＬＯＣＯＳ）を構成するシリコン酸化膜８０が形成され、ゲート酸化膜の上にはＣＭＯＳ１０を構成するＭＯＳＦＥＴ等のゲート電極８２が例えば、ポリシリコンやタングステン（Ｗ）等を用いて形成される。さらにその上を覆って基板表面にシリコン酸化膜８４が形成される。
【００２２】
ＰＤ８及び、ＣＭＯＳ１０等の回路素子の構造が形成された半導体基板上には、配線構造や保護膜等の構造が形成される。配線構造層９０は、複数層のＡl層と、それら相互間を絶縁する複数の層間絶縁膜とが交互に積層された構造を有する。例えば、配線構造層９０として、第１層間絶縁膜９２、第１Ａｌ層９４、第２層間絶縁膜９６、第２Ａｌ層９８、第３層間絶縁膜１００、第３Ａｌ層１０２が順次積層される。配線構造層９０の上には、ＴＥＯＳ膜１０４及びシリコン窒化膜１０６が順次積層される。
【００２３】
各Ａｌ層はそれぞれフォトリソグラフィ技術を用いてパターニングされる。例えば、第１Ａｌ層９４により配線１０８及び平坦化パッド１１０が回路部６に形成され、第２Ａｌ層９８により、配線１１２及び平坦化パッド１１４が回路部６に形成される。また、第３Ａｌ層１０２は、回路部６上に配置され、素子上面から回路部６への光の入射を阻止する遮光膜を構成する。
【００２４】
ここで、平坦化パッド１１０，１１４は、それぞれ配線１０８，１１２の隙間に配置され、それぞれ第１Ａｌ層９４、第２Ａｌ層９８の上に積層される層間絶縁膜９６，１００の表面の凹凸を抑制する。また、層間絶縁膜は、ＳＯＧ、ＢＰＳＧ、ＴＥＯＳといった材料を用いて形成される。
【００２５】
このシリコン窒化膜１０６は上面の保護膜を構成する。シリコン窒化膜１０６は防湿性を有し、素子上面から配線構造層９０への湿気の進入を抑制する。
【００２６】
配線構造層９０は、ＰＤ８への光の入射効率を高めるために、受光部４に対応する領域にてエッチバックされる。これにより、受光部４に対応する領域に開口部１２０が形成される。開口部１２０の底部には、受光部４の半導体基板６０表面の保護層１２２として、配線構造層９０を構成する層間絶縁膜のうち一部の厚み分が残される。このように受光部４において配線構造層９０をエッチングし開口部１２０を設けることにより、ＰＤ８への光の透過率が向上し、レーザ反射光による光電変換信号の振幅の確保が図られる。
【００２７】
図１に示すように、カソード領域７６は、２×２に配列された４つのＰＤ８のそれぞれに配置される。また、分離領域７４はそれらカソード領域７６相互間に配置され、ＰＤ８相互を分離する働きを有する内側部分７４ｉと、４つのＰＤ８全体を取り囲んで配置され、受光部４と回路部６とを分離する働きを有する外周部分７４ｐとからなる。
【００２８】
各カソード領域７６の上には、例えば、第１Ａｌ層９４で形成されカソード領域７６にコンタクトする電極１２４が形成される。また、当該電極１２４には、回路部６へ延びる配線１２６がつながる。具体的には、カソード領域７６と電極１２４とに挟まれる絶縁膜にコンタクトホール１２８が形成され、当該コンタクトホール１２８を形成した後、電極１２４を形成するＡｌ層が堆積される。当該Ａｌ層は、コンタクトホール１２８内にも堆積され、これにより電極１２４はカソード領域７６に電気的に接続される。各カソード領域７６に集められた信号電荷は、電極１２４及び配線１２６を介してそれぞれ回路部６へ読み出される。
【００２９】
分離領域７４に対する配線構造は、分離領域７４のうち外周部分７４ｐに沿って配置される電極１３０と、回路部６から当該電極１３０へ接地電位を供給する配線１３２とを有する。ここで、電極１３０は各Ａｌ層９４，９８，１０２に形成される。第３Ａｌ層１０２の電極１３０-3は、第３Ａｌ層１０２の回路部６上に遮光膜として配置される部分と一体に形成することができる。なお、図１に示す電極１３０とトレンチ１３４はそれぞれ、第２Ａｌ層９８の電極１３０-2及びその下の第２層間絶縁膜９６のトレンチ１３４-2に相当する。配線１３２は、例えば、第１Ａｌ層９４又は第２Ａｌ層９８で形成することができる。また、配線１３２は直流電位を供給するものであるので、第３Ａｌ層１０２からなり電極１３０-3と一体に構成される遮光膜を配線１３２として用いてもよい。
【００３０】
各電極１３０-1〜１３０-3の形成に先立って、それらの下の絶縁膜（層間絶縁膜９２，９６，１００及び配線構造層下のシリコン酸化膜８４）には、受光部４の外周に沿ってトレンチ１３４-1〜１３４-3が形成される。トレンチ１３４-1〜１３４-3の上に堆積されるＡｌ層は、当該トレンチ１３４を埋めるプラグ１３６-1〜１３６-3を形成する。このプラグにより、第１Ａｌ層９４の電極１３０-1は分離領域７４にコンタクトし、またＡｌ層９８，１０２の電極１３０-2，１３０-3はそれぞれの下層の電極１３０-1，１３０-2にコンタクトする。
【００３１】
すなわち、図２に示すように、分離領域７４の外周部分７４ｐの上には、プラグ１３６-1〜１３６-3及び電極１３０-1〜１３０-3が積み重ねられ、半導体基板６０の表面から配線構造層９０の最上層の第３Ａｌ層１０２まで縦につながるコンタクト構造が形成される。この縦に積み重なったコンタクト構造は、分離領域７４の外周部分７４ｐに沿って連続して形成され、受光部４の外周に沿って延びる壁を形成する。この開口部１２０に隣接する配線構造層９０内にＡｌ層で形成される壁は、受光部４と回路部６とを区切る仕切壁となり、開口部１２０から回路部６への湿気や光の侵入を阻止する。
【００３２】
なお、プラグ１３６は、Ａｌ層９４，９８，１０２の堆積とは別の工程で形成してもよい。例えば、タングステン等を用いたダマシンプロセスによってプラグ１３６を形成することができる。この場合、トレンチ１３４にダマシンプロセス等によりタングステン等からなるプラグ１３６を埋め込んだ後、Ａｌ層からなる電極１３０をプラグ１３６の上面に接触させて形成する。
【００３３】
図３、図４はそれぞれ図１に示す矢印Ｃ、矢印Ｄの方向から見た仕切壁の構造を示す模式図である。ここで、矢印Ｃは矩形の外周部分７４ｐの辺のうち、カソード領域７６からの配線１２６が引き出されない辺に直交する。一方、矢印Ｄは外周部分７４ｐの辺のうち、カソード領域７６からの配線１２６が引き出される辺に直交している。図３に示すように、配線１２６が引き出されない外周部分７４ｐの辺には、その一方端から他方端まで連続して各トレンチ１３４を形成し、それに埋設されるプラグ１３６及びプラグ１３６上の電極１３０も当該辺全体にわたって連続して形成することができる。これにより、分離領域７４の当該辺全体の上に、プラグ１３６-1、電極１３０-1、プラグ１３６-2、電極１３０-2、プラグ１３６-3、電極１３０-3が順番に積み重なった仕切壁が形成される。
【００３４】
一方、図４に示すように、配線１２６が引き出される外周部分７４ｐの辺に形成される仕切壁も基本的には当該辺に沿って連続する壁を形成するが、その一部に配線１２６を通過させるための孔が形成される。ちなみに、例えば、第１Ａｌ層９４で配線１２６を形成する場合、外周部分７４ｐと配線１２６とが交差する位置には、シリコン酸化膜８４及び第１層間絶縁膜９２のトレンチ１３４-1及び第２層間絶縁膜９６のトレンチ１３４-2は形成されず、これに対応して、配線１２６の上下にはプラグ１３６-1，１３６-2が形成されない。なお、第３層間絶縁膜１００には、配線１２６の上にも連続してプラグ１３６-3を形成することができ、当該プラグ１３６-3は開口部１２０の全周に連続して形成される。
【００３５】
図３、図４を用いて以上説明したように、仕切壁は、配線１２６を通過させるための孔を有するが、基本的に、開口部１２０の周囲全体を連続して取り囲むように形成され、受光部４と回路部６との間を好適に仕切る。
【００３６】
上記実施形態においては、配線１２６を回路部に引き出すために仕切壁に孔が設けられる構成を示した。この孔は、カソード領域７６からの信号の取り出し構造を工夫することによって縮小することもできる。図５は、仕切壁の孔を縮小可能な受光部４の模式的な平面図である。図５に示す構成が図１に示す構成と相違する点は、カソード領域７６を外周部分７４ｐに設けた分離領域７４の切断部分１３８から外に引き延ばす点にある。この構成では、カソード領域７６の外周部分７４ｐよりも外側に引き出された延長部分７６ｅに配線１２６をコンタクトすることで、仕切壁に配線１２６を通さずに済む。
【００３７】
図６は、図５に示す矢印Ｅの方向から見た仕切壁の構造を示す模式図である。ここで、矢印Ｅは矩形の外周部分７４ｐの辺のうち、カソード領域７６の延長部分７６ｅが設けられる辺に直交している。この構成では、第３層間絶縁膜１００のプラグ１３６-3だけでなく、第２層間絶縁膜９６のプラグ１３６-2も当該辺全体にわたって連続して形成することができるので、図４に示す構成より仕切壁の孔が縮小される。なお、図５に示す矢印Ｃから見た仕切壁の構造は、図３を用いて説明したものと同じである。
【００３８】
また、図５に示す構成では、第１層間絶縁膜９２に対するエッチングとシリコン酸化膜８４に対するエッチングとを選択的に行うようにプロセスを設計することにより、第１層間絶縁膜９２に対しては図６に示す辺の全体にわたってトレンチを形成し、かつ、当該トレンチが分離領域７４の外周部分７４ｐの上においてだけシリコン酸化膜８４を貫通して半導体基板６０の表面に到達するように構成することができる。この場合、第１層間絶縁膜９２のプラグ１３６-1は、カソード領域７６を外に引き出す部分において、シリコン酸化膜８４の上まで埋設され、さらに仕切壁の孔が縮小可能である。
【００３９】
上記実施形態では、配線構造層９０が３層のＡｌ層を含む構成において、開口部１２０を取り囲む仕切壁を形成する例を示したが、仕切壁として積み上げるプラグ１３６の段数は何段であってもよく、また１段だけであってもよい。
【００４０】
また、回路部６が受光部４に対して特定の方向にだけ配置されている場合には、回路部６が配置されていない方向に配線１２６等を引き出す構成として、回路部６に対する防湿・遮光に関する仕切壁の孔の影響を軽減することができる。また、この回路部６が受光部４に対して特定の方向にだけ配置されている場合には、必要に応じて、その特定の方向以外の方向の仕切壁を省略する簡便な構成を採用することも可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る光検出器の受光部の平面図である。
【図２】本発明の実施形態に係る光検出器の受光部及び回路部の構造を示す模式的な断面図である。
【図３】仕切壁の基本構造を示す仕切壁の模式な正面図である。
【図４】孔を有する側面での仕切壁の構造を示す仕切壁の模式的な正面図である。
【図５】仕切壁の孔を縮小可能な受光部の模式的な平面図である。
【図６】図５に示す受光部の仕切壁の構造を示す仕切壁の模式な正面図である。
【図７】同一半導体基板に受光部と回路部とが隣接配置された光検出器の概略の平面図である。
【図８】従来の光検出器における受光部の平面図である。
【図９】従来の光検出器の受光部及び回路部の構造を示す模式的な断面図である。
【符号の説明】
【００４２】
２  光検出器、４  受光部、６  回路部、８  ＰＩＮフォトダイオード、１０  ＣＭＯＳ、６０  半導体基板、７０  Ｐ-sub層、７２  エピタキシャル層、７４  分離領域、７４ｐ  外周部分、７６  カソード領域、７６ｅ  延長部分、８０，８４    シリコン酸化膜、８２  ゲート電極、９０  配線構造層、９２  第１層間絶縁膜、９４  第１Ａｌ層、９６  第２層間絶縁膜、９８  第２Ａｌ層、１００  第３層間絶縁膜、１０２  第３Ａｌ層、１０４  ＴＥＯＳ膜、１０６  シリコン窒化膜、１０８，１１２，１２６，１３２  配線、１１０，１１４  平坦化パッド、１２４，１３０  電極、１２８  コンタクトホール、１３４  トレンチ、１３６  プラグ。
【図１】
2008244269.tif 000003
【図２】
2008244269.tif 000004
【図３】
2008244269.tif 000005
【図４】
2008244269.tif 000006
【図５】
2008244269.tif 000007
【図６】
2008244269.tif 000008
【図７】
2008244269.tif 000009
【図８】
2008244269.tif 000010
【図９】
2008244269.tif 000011