(57)【要約】【課題】多孔質低誘電率層を形成する方法が、記載されている。【解決手段】ＣＶＤプロセスは、基板に導入され、ここで、枠体前駆体及びポロゲン前駆体は供給される。枠体前駆体の供給の終了期間において、ＣＶＤプロセスの生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値は、減少する。【選択図】図２
2008193038.tif 000002
【特許請求の範囲】
【請求項１】
多孔質低誘電率層を製造する方法であって、
枠体前駆体及びポロゲン前駆体が供給される化学蒸着（ＣＶＤ）プロセスを基板に実行すること、
前記枠体前駆体の供給の終了期間においてＣＶＤプロセスの生成物の密度と否定的に相関した少なくとも一つの堆積パラメータの値を減少させること、を含む、多孔質低誘電率層を製造する方法。
【請求項２】
前記ＣＶＤプロセスの低誘電率層のポロゲンのサイズは、１００Åを上回らない、請求項１に記載の方法。
【請求項３】
前記堆積パラメータは、前記ポロゲン前駆体の流量である、請求項１に記載の方法。
【請求項４】
前記終了期間において、前記ポロゲン前駆体の流量は、ゼロ又は固定された正値にセットされ、又は、２つ以上の段階で時間とともにゼロ又は正値に減少する、請求項３に記載の方法。
【請求項５】
前記ＣＶＤプロセスは、前記ポロゲン前駆体の流量がゼロである期間において２５０Åを超えない厚さを堆積させる、請求項４に記載の方法。
【請求項６】
前記堆積パラメータは、前記ポロゲンのサイズである、請求項１に記載の方法。
【請求項７】
前記ポロゲンのサイズは、一定であるか、又は、前記終了期間において２つ以上の段階で時間とともに減少する、請求項６に記載の方法。
【請求項８】
前記枠体前駆体の供給の初期期間において、堆積パラメータの値を、初期期間後であるが終了期間前に設定された値より小さく設定することをさらに含む、請求項１に記載の方法。
【請求項９】
前記堆積パラメータは、ポロゲン前駆体の流量である、請求項８に記載の方法。
【請求項１０】
前記初期期間において、前記ポロゲン前駆体がゼロ又は固定された正値に設定され、又は、２つ以上の段階で時間とともにゼロ又は正値から増加する、請求項９に記載の方法。
【請求項１１】
前記堆積パラメータは、ポロゲンのサイズである、請求項８に記載の方法。
【請求項１２】
前記ポロゲンのサイズは、一定であるか、又は、初期期間において、２つ以上の段階で時間とともに増加する、請求項１１に記載の方法。
【請求項１３】
接続される導電層を上部に有している基板を提供すること、
ＣＶＤプロセスを利用して多孔質低誘電率層を前記基板の上部に形成して、前記多孔質低誘電率層は、それぞれ同じ原子組成である、頂部、底部、及び、本体部を備え、前記本体部は前記頂部及び前記底部の間にあり、そして、前記頂部は前記本体部よりも高い密度を有し、
ハード・マスク層を前記多孔質低誘電率層の上に形成すること、
前記ハード・マスク層及び前記多孔質低誘電率中に、前記接続される導電層の少なくとも一部を露出させるダマシン開口部を形成すること、
ダマシン開口部を充填している基板上に導電材料層を形成すること、を含む、相互接続処理方法。
【請求項１４】
前記多孔質低誘電率層は、請求項１から７のいずれか１項に記載の方法で製造されている、請求項１３に記載の相互接続処理方法。
【請求項１５】
前記基板は、接続される導電層を覆っているキャップ層を上部に備え、前記底部は前記本体部よりも高い密度を有する、請求項１３に記載の相互接続処理方法。
【請求項１６】
前記多孔質低誘電率層は、請求項８から１２のいずれか１項に記載の方法で製造されている、請求項１５に記載の相互接続処理方法。
【請求項１７】
それぞれ同じ原子組成である、頂部、底部及び本体部を備え、
前記本体部は、前記頂部及び前記底部の間に位置し、及び、前記頂部は、前記本体部よりも高い密度を有する、多孔質低誘電率層の構造。
【請求項１８】
請求項１から７のいずれか１項に記載の方法で製造されている、請求項１７に記載の構造。
【請求項１９】
前記底部も前記本体部よりも高い密度を有する、請求項１７に記載の構造。
【請求項２０】
請求項８から１２のいずれか１項に記載の方法で製造されている、請求項１７に記載の構造。
【請求項２１】
第１の導電層を上部に有する基板、
それぞれ同じ原子組成である、頂部、底部及び本体部を備え、前記本体部は前記頂部及び前記底部の間に位置し、前記頂部は前記本体部よりも高い密度を有し、前記頂部、前記底部及び前記本体部は第１の導電層の上方にダマシン開口部を共に有する、多孔質低誘電率層、
前記ダマシン開口部を充填して前記第１の導電層に接触する第２の導電層、を備える、相互接続構造。
【請求項２２】
前記多孔質低誘電率層は、請求項１から７のいずれか１項に記載の方法で製造されている、請求項２１に記載の構造。
【請求項２３】
前記基板及び前記多孔質低誘電率層の間に位置して、前記第２の導電層によって貫通される、キャップ層をさらに備え、前記底部も前記本体部よりも高い密度を有する、請求項２１に記載の相互接続構造。
【請求項２４】
前記多孔質低誘電率層は、請求項８から１２のいずれか１項に記載の方法で製造されている、請求項２３に記載の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）製造方法及びこれに関連する構造に関し、特に、多孔質低誘電率層の製造方法及び構造、相互接続処理方法及び相互接続構造に関する。
【背景技術】
【０００２】
ＩＣデバイスのライン幅が絶え間無い縮小に伴って、デバイス速度に対するＲＣ遅延効果に対する影響は絶えず増大している。ＲＣ遅延効果を減らすための一つの方法は、相互接続構造の寄生キャパシタンスを減少させることであり、そして、寄生キャパシタンスは、相互接続構造中の誘電層の誘電率を低下させることによって、すなわち、シリコン酸化物のもの（≒４．０）よりも低い誘電率を有する低誘電率材料から誘電層を形成することによって、減少されうる。
【０００３】
現在では、多用される低誘電率材料は、有機低誘電率材料、多孔性低誘電率材料等を含む。ここで、多孔性低誘電率材料は、多孔質構造及びポロゲン（又はポロゲン前駆体）の枠体を形成するために枠体前駆体を通常使用するゾルゲル法、スピンオン方法又は化学蒸着（ＣＶＤ）方法で製造されうる。このポロゲンは、多孔質低誘電率層が形成されたあと、除去される。
【０００４】
多孔質低誘電率層の誘電率が２．０より小さくなりうるが、無孔材料に比して低い密度、そして、多孔質低誘電率層及び隣接するフィルムとの間に生じるエッチングレートの相違によって、望ましくないエッチング・プロファイルが容易に生じるおそれがある。例えば、図１に示すように、多孔質低誘電率層は、ダマシンプロセスでダマシン開口部を形成するためのエッチング段階において、望ましくないエッチング・プロファイルを生じさせるおそれがある。
【０００５】
図１を参照すると、ダマシンプロセスにおいて、多孔質低誘電率層１２０及びハード・マスク層１３０は、接続される導電層１１０を頂部に有している基板１００上に、順次形成される。ビアホール１４０は、そして、異方性エッチングでハード・マスク層１３０及び多孔質低誘電率層１２０中に形成され、それから、ビアホール１４０は、導電プラグ（図示せず）を形成するために導電材料で満たされる。おそらく多孔質低誘電率層１２０及び無孔ハード・マスク層１３０のエッチング速度差が大きいため、キンク（ねじれ）・プロファイル１３２は、ビアホール１４０周辺でハード・マスク層１３０に容易に発生する。キンク・プロファイル１３２は導電材料の充填を妨げてしまい、その結果、生成物の品質は低下してしまう。
【０００６】
さらに、キャップ層が多孔質低誘電率層の下に配置されて、キャップ層を介してダマシン開口部を形成する必要があるときに、キンク・エッチング・プロファイルもキャップ層に発生する。図４を参照すると、接続される導電層４１０の一部を露出させているダマシン開口部４４０は、基板上の、ハード・マスク層４３０、多孔質低誘電率層４２０、及び、キャップ層４１５を介して形成され、キャップ層４１５は、キンク・プロファイル４１７を有し、そして、ハード・マスク層４３０は、キンク・プロファイル４３２を有する。２つのキンク・プロファイル４１７及び４３２は、いずれも導電材料の充填を妨げる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明は、望ましくないエッチング・プロファイル（特にキンク・プロファイル）が生じない多孔質低誘電率層を形成する方法を提供する。
【０００８】
本発明は、本発明の多孔性低誘電率層を形成する方法を利用できる相互接続処理方法をも提供して、その中で多孔質低誘電率層を形成する。
【０００９】
本発明は、望ましくないエッチング・プロファイルを引き起こさずに、本発明の多孔性低誘電率層を形成する方法で製造される、多孔質低誘電率層の構造を更に提供する。
【００１０】
本発明は、本発明の相互接続処理で形成されうる相互接続構造を更に提供する。
【課題を解決するための手段】
【００１１】
本発明の多孔質低誘電率層を形成する方法は、後述される。枠体前駆体及びポロゲン前駆体が供給されるＣＶＤプロセスは、基板に行われる。枠体前駆体の供給の終了期間（エンドピリオド）において、ＣＶＤプロセスの生成物の密度に否定的に関連する少なくとも一つの堆積パラメータの値は、減少する。
【００１２】
ＣＶＤプロセスのポロゲンのサイズは、１００Åを上回らないことが好ましい。本発明で、ポロゲンのサイズは、ポロゲンによって生じる多孔質低誘電率層の孔のサイズによって定義されることに留意すべきである。
【００１３】
いくつかの実施例において、堆積パラメータは、ポロゲン前駆体の流量である。終了期間において、ポロゲン前駆体の流量は、ゼロ又は固定の正の値に設定されてもよく、又は、又は、２以上の段階で時間とともに０又は正の値に減少してもよい。ＣＶＤプロセスは、ポロゲン前駆体の流量がゼロである任意の期間において、せいぜい２５０Åの厚さに堆積させることが好ましい。
【００１４】
いくつかの実施形態において、堆積パラメータは、ポロゲンのサイズである。終了期間において、ポロゲンのサイズは、一定であってもよく、又は、２つ以上の段階で時間とともに減少してもよい。
【００１５】
特定のケースにおいて、本発明の多孔質低誘電率層を形成する上記の方法は、初期期間の後であるが終了期間の前に設定された値よりも小さい堆積パラメータの値を、枠体前駆体の供給の初期期間において設定することを更に含んでもよい。堆積パラメータがポロゲン前駆体の流量である場合、ポロゲン前駆体の流量は、ゼロ又は固定正値に設定されてもよく、又は、初期期間において、２以上の段階で、０又は正の値から時間とともに増加してもよい。堆積パラメータがポロゲンのサイズであるときに、ポロゲンのサイズは一定でもよく、又は、初期期間において、２以上の段階で、時間とともに増加してもよい。
【００１６】
本発明の相互接続処理は、後述される。接続される導電層を頂部に有する基板が、提供される。ＣＶＤプロセスは、基板上に多孔質低誘電率層を形成するために利用され、この多孔質低誘電率層は、同じ原子組成を有する、頂部、底部、そして、前記頂部及び前記底部の間にある本体部、を備え、前記頂部は、前記本体部よりも高い密度を有する。ハード・マスク層は、多孔質低誘電率層の上に形成される。ダマシン開口部は、接続される導電層の少なくとも一部を露出させるハード・マスク層及び多孔質低誘電率層に形成される。導電材料層は、ダマシン開口部を充填する基板に亘って形成される。
【００１７】
上記の相互接続処理方法のいくつかの実施例において、枠体前駆体及びポロゲン前駆体は、ＣＶＤプロセスで供給される。枠体前駆体の供給の終了期間において、ＣＶＤプロセスの生成物の密度に否定的に関連している少なくとも一つの堆積パラメータの値は、減少する。加えて、基板が、接続される導電層を覆うキャップ層を頂部に備えるとき、底部も本体部よりも高い密度を有する。底部の密度を本体部よりも高くするために、堆積パラメータの値は、枠体前駆体を供給する初期期間において、初期期間後であるが終了期間前に設定される値よりも小さい値に、設定される。
【００１８】
本発明の多孔質低誘電率層の構造は、それぞれ同じ原子組成である、頂部、底部及び本体部を含む。本体部は、頂部及び底部の間にある。頂部は、本体部よりも高い密度を有する。
【００１９】
本発明の相互接続構造は、頂部の第１の導電層、前記多孔質低誘電率層、及び、第２の導電層を有する基板を含む。頂部、底部及び本体部は、第１の導電層に亘ってダマシン開口部を共に有する。第２の導電層は、ダマシン開口部を充填して第１の導電層に接触する。
【００２０】
多孔質低誘電率層の細孔サイズは、１００Åを上回らないことが好ましい。実施の形態において、頂部には、孔を有していない。このような頂部の厚さは、２５０Åを上回らないことが好ましい。他の実施形態では、多孔質低誘電率層頂部の孔数密度は、多孔質低誘電率層の深さ方向における２つ以上の段階でゼロ又は正値から増加して、そして、頂部の細孔サイズは本体部のものに等しい。孔数密度がゼロであるような頂部の部位の厚さは、せいぜい２５０Åであることが好ましい。本発明において、孔数密度は、ＣＶＤ生成物の単位体積の孔の数として定義されることに留意すべきである。細孔サイズが固定されているとき、孔数密度が高くなると、多孔質体に対する密度（質量／体積）が低くなることを意味する。
【００２１】
さらに他の実施の形態では、頂部の孔が、１つの第１のサイズを有し、本体部の孔が、１つの第２のサイズを有し、第１のサイズは第２のサイズよりも小さいものである。さらに他の実施の形態では、頂部の細孔サイズは、多孔質低誘電率層の深さ方向における２つ以上の段階において正値から増加するが、本体部の細孔サイズよりも小さいものである。
【００２２】
本発明の相互接続構造は、基板及び多孔質低誘電率層の間に位置して、第２の導電層によって貫通されるキャップ層を更に含んでいてもよく、ここで、前記底部は、前記本体部よりも高い密度を有するものである。実施の形態において、前記底部は、その中に孔を有さない。他の実施形態では、前記底部中における孔数密度は、多孔質低誘電率層の深さ方向における２つ以上の段階でゼロ又は正値に減少し、そして、底部の細孔サイズは本体部のものに等しい。さらに別の実施の形態において、前記底部における孔は、１つの第１のサイズを有し、前記本体部における孔は、１つの第２のサイズを有し、１つの第１のサイズは１つの第２のサイズよりも小さい。さらに他の実施の形態では、前記底部の細孔サイズは、多孔質低誘電率層の深さ方向における２つ以上の段階の正値に減少して、本体部の細孔サイズよりも小さいものである。
【００２３】
ダマシン開口部を形成するためのエッチング・プロセスでの、相互接続処理方法において、ハード・マスク層に直結された多孔質低誘電率層の頂部が本体部よりも高い密度を有するので、キンク・プロファイルがハード・マスク層に容易に発生しないように、頂部はハード・マスク層により近いエッチング速度を有してもよく、そして、開口部は導電材料で容易に充填されうる。
【００２４】
さらに、基板が、接続される導電層を覆うキャップ層をさらに有するように提供されるときに、キャップ層に直結する多孔質低誘電率層の底部は、ボディ層よりも高い密度を有してもよい。従って、キンク・プロファイルがハード・マスク層又はキャップ層に容易に発生しないように、ダマシン開口部を形成するためのエッチング処理で、頂部及び底部は各々ハード・マスク層により近いエッチング速度を有してもよく、開口部は導電材料で容易に充填されうる。
【００２５】
上述した又は他の本発明の目的、特徴及び利点を理解可能にするために、図を添付した好ましい実施の形態は、以下に詳細に記載されている。
【００２６】
図１は、従来技術において、多孔質低誘電率層及びその上にあるハード・マスク層のスタックにおけるダマシン開口部を形成するエッチング段階で形成されるキンク・プロファイルを表す。
【００２７】
図２は、本発明の第１の実施の形態による、相互接続処理方法及び相互接続構造を表す。
【００２８】
図３は、本発明の第１の実施の形態による、ＣＶＤ生成物の密度と否定的に相関しているパラメータに対する様々な時間依存プロファイルを示す。
【００２９】
図４は、従来技術における、キャップ層、多孔質低誘電率層及びハード・マスク層のスタック中にダマシン開口部を形成するエッチング段階で形成されるキンク・プロファイルを表す。
【００３０】
図５は、本発明の第２の実施の形態による、相互接続処理方法及び相互接続構造を表す。
【００３１】
図６は、本発明の第２の実施の形態による、ＣＶＤプロセスの初期期間のＣＶＤ生成物の密度と否定的に相関しているパラメータに対する様々な時間依存プロファイルを示す。
【発明を実施するための最良の形態】
【００３２】
［第１の実施の形態］
図２は、本発明の第１の実施の形態による、相互接続処理方法及び相互接続構造を表す。相互接続処理方法において、基板２００は、その上に接続される導電層２１０を備えている。この導電層２１０の材料は、銅であってもよい。同じ原子組成（例えばＳｉＯ２）の頂部２２０ａ、本体部２２０ｂ及び底部２２０ｃを含んでいる、導電層２１０を覆う、基板２００上の多孔質低誘電率層２２０を形成するために、ＣＶＤプロセスが行われる。本体部２２０ｂは、頂部２２０ａ及び底部２２０ｃの間にあり、そして、頂部２２０ａは、本体部２２０ｂよりも高い密度を有する。
【００３３】
再び図２を参照すると、ハード・マスク層２３０は、多孔質低誘電率層２２０の上に形成され、場合によって、ＰＥＣＶＤで形成される窒化ケイ素を含む。そして、ビアホール２４０は、ハード・マスク層２３０及び多孔質低誘電率層２２０を介して形成され、接続される一部の導電層２１０の少なくとも一部を露出させる。そして、障壁層２５０及び導電材料層２６０は、基板２００上方に形成される。障壁層２５０は、基板表面と共形であり、場合によって、Ｔｉ／ＴｉＮを含み、ＭＯＣＶＤで形成される。導電材料層２６０は、ビアホール２４０を充填し、場合によって、銅を含み、電気めっきを介して形成される。
【００３４】
次の段階は、場合によってはケミカルメカニカルポリシング（ＣＭＰ）プロセスとともに、導電プラグ２６０ａを形成するために、導電材料層２６０の一部、及び、多孔質低誘電率層２２０の頂部よりも高い障壁層２５０の一部、ハード・マスク層２３０全体、を除去することを含む。
【００３５】
上述のＣＶＤプロセスが、多孔質低誘電率層２２０を形成するために、枠体前駆体及びポロゲン前駆体を利用するときに、孔中のポロゲンは、多孔質低誘電率層２２０の誘電率を低下させるプロセスの後で、場合によっては加熱、ＵＶ照射又は電子ビーム照射で、除去されなければならない。多孔質低誘電率層２２０の頂部２２０ａの密度を本体部２２０ｂよりも高くするための方法は、枠体前駆体の供給の終了期間においてＣＶＤ生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値を減少させることを含んでもよい。頂部２２０ａは、終了期間に堆積される多孔質低誘電率層２２０の部分である。
【００３６】
堆積パラメータがポロゲン前駆体の流量であるときに、上記の終了期間において、流量は、図３（ａ）に示すように、ゼロにセットされてもよく、又は、図３（ｂ）又は図３（ｃ）に示すように、２つ以上の段階でゼロ又は正値に時間とともに減少してもよい。
【００３７】
ポロゲン前駆体の流量が終了期間においてゼロにセットされるときに、多孔質低誘電率層２２０の頂部２２０ａは、その中に孔を有しない。このような頂部２２０ａの厚さは、下にある本体部２２０ｂのポロゲン及び底部２２０ｃが効果的に除去されるように、せいぜい２５０Åであることが好ましい。一方では、このような頂部２２０ａの厚さの最小寸法は、２００Åであってもよい。
【００３８】
ポロゲン前駆体の流量が、２つ以上の段階でゼロ又は正値に時間とともに減少するときに、頂部２２０ａの細孔サイズは、本体部２２０ｂのものと同様である。多孔質低誘電率層２２０のより深い部位はより早くから堆積して、より多くのポロゲン前駆体は、ＣＶＤプロセスで生成されるより多くのポロゲン、及び、ＣＶＤ生成物におけるより多くの孔を意味するため、頂部２２０ａの孔数密度は、多孔質低誘電率層２２０の深さ方向における２つ以上の段階で０又は正値から増大する。
【００３９】
終了期間において、上記の堆積パラメータがポロゲンのサイズであるときに、ポロゲンのサイズは、図３（ｄ）に示すように、一定であってもよく、又は、図３（ｅ）に示すように、２つ以上の段階で時間とともに減少してもよい。ポロゲンのサイズが終了期間において一定のときに、頂部２２０ａの１つの細孔サイズは、本体部２２０ｂの１つの細孔サイズよりも小さい。ポロゲンのサイズが２つ以上の段階で時間とともに減少するときに、頂部２２０ａの細孔サイズは、正値から増加するが、本体部２２０ｂの細孔サイズよりも小さい。
【００４０】
ポロゲンのサイズは、所定サイズのポロゲンを得るために導入されたポロゲン前駆体の種（スピーシーズ）を変えることによって、通常様々である。異なるサイズをもつポロゲンの典型的なセットは、下で示される。
【化１】
2008193038.tif 000003
【００４１】
ポロゲンＡ、Ｂ及びＣは、１３Å、１４Å、そして、１５Å、の細孔サイズをそれぞれ生じて、それ故、異なるサイズをもつポロゲンであると考えられる。ポロゲンのサイズは、通常１００Å程度であり、せいぜい３０Åであることが好ましい。
【００４２】
さらに、本発明において、終了期間におけるＣＶＤ生成物の密度に否定的に相関する２つ以上の堆積パラメータを減少させることが可能である。例えば、図３（ｆ）に示すように、細孔のサイズを一定値に減少させて、そして、ポロゲン前駆体の流量をゼロに設定してもよく、又は、図３（ｇ）に示すように、細孔のサイズを２以上の段階で時間とともに減少させて、そして、ポロゲン前駆体の流量をゼロに設定してもよい。
【００４３】
［第２の実施の形態］
図５は、本発明の第２の実施の形態による、相互接続処理方法及び相互接続構造を表す。この相互接続処理方法において、基板５００はその上に接続される導電層５１０を備え、この導電層５１０の材料は銅であってもよい。そして、キャップ層５１５は、接続される導電層５１０を覆って基板５００上に形成され、場合によっては窒化ケイ素を含み、そして、ＰＥＣＶＤで形成されうる。ＣＶＤプロセスは、キャップ層５１５上に多孔質低誘電率層５２０を形成するために実行され、それぞれ同じ原子組成（例えばＳｉＯ２）である、頂部５２０ａ、本体部５２０ｂ及び底部５２０ｃを含む。本体部５２０ｂは、頂部５２０ａ及び底部５２０ｃの間にあり、そして、頂部５２０ａ及び底部５２０ｃの各々は、本体部５２０ｂよりも高い密度を有する。
【００４４】
再び図５を参照すると、ハード・マスク層５３０は、多孔質低誘電率層５２０上に形成され、場合によって、ＰＥＣＶＤで形成される窒化ケイ素を含む。そして、ビアホール５４０は、ハード・マスク層５３０、多孔質低誘電率層５２０及びキャップ層５１５を通って形成され、接続される導電層５１０の少なくとも一部を露出させる。障壁層５５０及び導電材料層５６０は、基板５００上側に順次形成され、ここで、障壁層５５０及び導電材料層５６０の形状、材料及び成型方法は、第１の実施の形態のものと同様であってもよい。次の段階は、導電プラグ５６０ａを形成するために、場合によってはケミカルメカニカルポリシング（ＣＭＰ）プロセスを用いて、多孔質低誘電率層５２０の頂部よりも高い、導電材料層５６０の一部、及び、障壁層５５０の一部、及び、ハード・マスク層５３０の全体、を除去することを含む。
【００４５】
上記のＣＶＤプロセスが多孔質低誘電率層５２０を形成するために枠体前駆体及びポロゲン前駆体を利用するときに、孔中のポロゲンは、多孔質低誘電率層５２０の誘電率を低下させるＣＶＤプロセスの後、場合によっては加熱、ＵＶ照射又は電子ビームを介して、除去されなければならない。多孔質低誘電率層２２０の頂部２２０ａの密度を本体部２２０ｂよりも高くする方法は、第１の実施の形態及び図３において示されたものと同様であってもよく、すなわち、枠体前駆体の供給の終了期間においてＣＶＤ生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値を減少させる。
【００４６】
一方で、多孔質低誘電率層５２０の底部５２０ｃの密度を本体部５２０ｂよりも高くする方法は、枠体前駆体の供給の初期期間において、ＣＶＤ生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値を、初期期間後であるが終了期間以前にセットされたものよりも小さくセットすることを含んでもよい。この底部５２０ｃは、初期に堆積される多孔質低誘電率層５２０の部分である。
【００４７】
上述の初期期間において、堆積パラメータがポロゲン前駆体の流量であるときに、流量は、図６（ａ）に示すように、ゼロにセットされてもよく、又は、図６（ｂ）又は図６（ｃ）に示すように、固定の正値にセットされてもよく、２つ以上の段階において時間とともにゼロ又は正値から増大してもよい。
【００４８】
ポロゲン前駆体の流量が上述の初期期間においてゼロにセットされるときに、多孔質低誘電率層５２０の底部５２０ｃは、その中に孔を有さない。ポロゲン前駆体の流量が２つ以上の段階でゼロ又は正値から時間とともに増大するときに、底部５２０ｃの細孔サイズは、本体部５２０ｂのものと同様である。多孔質低誘電率層５２０のより深い部位にはより早くから堆積し、より多くのポロゲン前駆体は、ＣＶＤプロセスで生成されるより多くのポロゲン、及び、ＣＶＤ生成物中のより多くの孔を意味するので、底部５２０ｃの孔数密度は、多孔質低誘電率層５２０の深さ方向において２つ以上の段階で０又は正値に減少する。
【００４９】
上記の堆積パラメータが、初期期間において、ポロゲンのサイズであるときに、図６（ｄ）に示すように、ポロゲンのサイズは、一定であってもよく、又は、図６（ｅ）に示すように、２つ以上の段階において時間とともに増加してもよい。ポロゲンのサイズが初期期間において一定のときに、底部５２０ｃの１つの細孔サイズは本体部５２０ｂの１つの細孔サイズよりも小さい。ポロゲンのサイズが２つ以上の段階において時間とともに増加するときに、底部５２０ｃの細孔サイズは正値から減少して、本体部５２０ｂの細孔サイズよりも小さいものである。ポロゲンのサイズは、第１実施の形態において述べられたものと同様の方法で変化させることができる。ポロゲンのサイズは、通常１００Å程度であり、せいぜい３０Åであることが好ましい。
【００５０】
さらに、終了期間においてＣＶＤ生成物の密度と否定的に相関している２つ以上の堆積パラメータを減少させることは、本実施の形態においても可能である。例えば、図６（ｆ）に示すように、ポロゲン前駆体の流量をゼロにセットして、そして、細孔サイズを一定値にセットすることも可能であり、又は、図６（ｇ）に示すように、ポロゲン前駆体の流量をゼロにセットして、それから、２つ以上の段階で時間とともに細孔サイズを増加させることも可能である。上述の２つのケースにおいて、底部５２０ｃの下半部分は、その中に孔を有さない。
【００５１】
要約すれば、上記の第１及び第２の実施の形態で、ハード・マスク層によって直結された多孔質低誘電率層の頂部は、相互接続処理方法の本体部のものよりも高い密度を有する。それ故、ダマシン開口部を形成するためのエッチング・プロセスで、キンク・プロファイルがハード・マスク層に容易に発生せずに開口部が導電材料で容易に充填されるように、頂部は、ハード・マスク層のものにより近いエッチング速度を有しうる。
【００５２】
さらに、第２の実施の形態におけるもののように、基板がその上部に接続される導電層を覆っているキャップ層を有して更に提供されるときに、キャップ層によって直結される多孔質低誘電率層の底部は、本体層のものよりも高い密度を有しうる。それ故、ダマシン開口部を形成するためのエッチング・プロセスにおいて、頂部及び底部の各々は、キンク・プロファイルがハード・マスク層又はキャップ層に容易に発生せずに開口部が導電材料で容易に充填されるように、隣接層のものにより近いエッチング速度を有しうる。
【００５３】
本発明は、好ましい実施例において上述のように開示されたが、それらに限られていない。本発明の趣旨及び範囲から逸脱することなく、何らかの変形及び修正がなされうることは当業者に理解される。本発明の範囲は、添付の請求項によって定義されなければならない。  
【図面の簡単な説明】
【００５４】
【図１】図１は、従来技術において、多孔質低誘電率層及びその上にあるハード・マスク層のスタックにおけるダマシン開口部を形成するエッチング段階で形成されるキンク・プロファイルを表す。
【図２】図２は、本発明の第１の実施の形態による、相互接続処理方法及び相互接続構造を表す。
【図３】図３は、本発明の第１の実施の形態による、ＣＶＤ生成物の密度と否定的に相関しているパラメータに対する様々な時間依存プロファイルを示す。
【図４】図４は、従来技術における、キャップ層、多孔質低誘電率層及びハード・マスク層のスタック中にダマシン開口部を形成するエッチング段階で形成されるキンク・プロファイルを表す。
【図５】図５は、本発明の第２の実施の形態による、相互接続処理方法及び相互接続構造を表す。
【図６】図６は、本発明の第２の実施の形態による、ＣＶＤプロセスの初期期間のＣＶＤ生成物の密度と否定的に相関しているパラメータに対する様々な時間依存プロファイルを示す。
【符号の説明】
【００５５】
２００  基板
２１０  導電層
２２０  多孔質低誘電率層
２２０ａ  頂部
２２０ｂ  本体部
２２０ｃ  底部
２３０  ハード・マスク層
２４０  ビアホール
２５０  障壁層
２６０  導電材料層
【図１】
2008193038.tif 000004
【図２】
2008193038.tif 000005
【図３】
2008193038.tif 000006
【図４】
2008193038.tif 000007
【図５】
2008193038.tif 000008
【図６】
2008193038.tif 000009