(57)【要約】【課題】外部回路と同期した三角波信号を生成する。【解決手段】充放電回路３２は、一端の電位が固定されたキャパシタＣ２を充電または放電する。第１コンパレータＣＯＭＰ１は、キャパシタＣ２の出力電圧Ｖｏｕｔを、第１しきい値電圧Ｖｍｉｎと比較し、比較結果に応じた第１比較信号Ｓ１を出力する。エッジ検出回路３４は、外部から入力され、本三角波発生回路３０により生成される三角波信号の略１／２倍の周波数を有する同期信号ＳＹＮＣ＿ＩＮのエッジを検出し、検出したエッジごとに所定レベルとなるエッジ検出信号Ｓ４を出力する。充放電制御部４０は、第１コンパレータＣＯＭＰ１から出力される第１比較信号Ｓ１と、エッジ検出回路３４から出力されるエッジ検出信号Ｓ４を参照し、これらの信号のレベル遷移に応じて、充放電回路３２の充電、放電状態を切り替える。キャパシタＣ２の電圧は、三角波信号Ｖｏｓｃとして出力される。【選択図】図１
2008067005.tif 000002
【特許請求の範囲】
【請求項１】
一端の電位が固定されたキャパシタと、
前記キャパシタを充電または放電する充放電回路と、
前記キャパシタの他端の出力電圧を、第１しきい値電圧と比較し、比較結果に応じた第１比較信号を出力する第１コンパレータと、
外部から入力され、本三角波発生回路により生成される三角波信号の略１／２倍の周波数を有する同期信号のエッジを検出し、検出したエッジごとに所定レベルとなるエッジ検出信号を出力するエッジ検出回路と、
前記第１コンパレータから出力される前記第１比較信号と、前記エッジ検出回路から出力される前記エッジ検出信号を参照し、これらの信号のレベル遷移に応じて、前記充放電回路の充電、放電状態を切り替える充放電制御部と、
を備え、
前記キャパシタの電圧を、三角波信号として出力することを特徴とする三角波発生回路。
【請求項２】
前記充放電制御部は、
前記第１比較信号と前記エッジ検出信号とによってセット、リセットされるフリップフロップを含み、当該フリップフロップの出力に応じて、前記充放電回路の充電、放電状態を切り替えることを特徴とする請求項１に記載の三角波発生回路。
【請求項３】
前記キャパシタの他端の電圧を、前記第１しきい値電圧と異なる第２しきい値電圧と比較し、比較結果に応じた第２比較信号を出力する第２コンパレータと、
前記第２コンパレータから出力される前記第２比較信号を受け、前記第２比較信号が所定レベルとなるごとにレベルが遷移するトグル信号を生成し、本三角波発生回路の外部に出力するトグル回路と、
をさらに備えることを特徴とする請求項１または２に記載の三角波発生回路。
【請求項４】
外部から入力された前記同期信号を、所定のしきい値電圧と比較する第３コンパレータをさらに備え、前記エッジ検出回路は、前記第３コンパレータの出力信号のエッジを検出することを特徴とする請求項１または２に記載の三角波発生回路。
【請求項５】
前記充放電回路は、
前記キャパシタに電流を流し込む第１電流源と、
前記キャパシタから電流を引き抜く第２電流源と、
を含み、前記フリップフロップの出力信号により、前記第１、第２電流源の少なくとも一方のオンオフを制御し、
前記第２電流源は、前記キャパシタの電圧が所定の電圧以下となると、放電機能を失うことを特徴とする請求項２に記載の三角波発生回路。
【請求項６】
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１または２に記載の三角波発生回路。
【請求項７】
トランスと、
一端が、入力電圧の印加される入力端子に接続され、他端が、前記トランスの１次側コイルの第１端子に接続された第１ハイサイドトランジスタと、
一端が、電位の固定された電位固定端子に接続され、他端が、前記１次側コイルの第１端子に接続された第１ローサイドトランジスタと、
一端が、前記入力端子に接続され、他端が、前記１次側コイルの第２端子に接続された第２ハイサイドトランジスタと、
一端が、前記電位固定端子に接続され、他端が、前記１次側コイルの第２端子に接続された第２ローサイドトランジスタと、
前記トランスの２次側コイルの電流を電圧に変換し、検出電圧として出力する電流電圧変換部と、
三角波信号を生成する請求項１または２に記載の三角波発生回路と、
前記検出電圧と、所定の基準電圧との誤差に応じた誤差電圧を出力する誤差増幅器と、
前記誤差増幅器から出力される前記誤差電圧および前記三角波発生回路により生成される前記三角波信号にもとづき、前記第１、第２ハイサイドトランジスタおよび前記第１、第２ローサイドトランジスタのオンオフを制御する論理制御部と、
を備えることを特徴とするインバータ。
【請求項８】
蛍光ランプと、
前記蛍光ランプの両端に設けられ、前記蛍光ランプに対し、互いに逆相の駆動電圧を供給する請求項７に記載の２つのインバータと、
を備えることを特徴とする発光装置。
【請求項９】
前記２つのインバータそれぞれに含まれる前記三角波発生回路は、
前記キャパシタの他端の電圧を、前記第１しきい値電圧と異なる第２しきい値電圧と比較し、比較結果に応じた第２比較信号を出力する第２コンパレータと、
前記第２コンパレータから出力される前記第２比較信号を受け、前記第２比較信号が所定レベルとなるごとにレベルが遷移するトグル信号を生成し、三角波発生回路の外部に出力するトグル回路と、
をさらに備え、
前記２つのインバータのうち、第１のインバータに含まれる第１の三角波発生回路は、自ら出力する前記トグル信号を前記同期信号として受け、前記三角波信号を生成し、
第２のインバータに含まれる第２の三角波発生回路は、前記第１のインバータに含まれる前記第１の三角波発生回路から出力される前記トグル信号を前記同期信号として受け、前記三角波信号を生成することを特徴とする請求項８に記載の発光装置。
【請求項１０】
液晶パネルと、
前記液晶パネルの背面に配置される複数の請求項８に記載の発光装置と、
を備えることを特徴とする液晶テレビ。
【請求項１１】
三角波信号の発生方法であって、
一端の電位が固定されたキャパシタの放電中に、前記キャパシタの電圧が、所定の第１しきい値電圧まで低下すると、所定レベルとなる第１比較信号を生成するステップと、
前記第１比較信号が前記所定レベルとなる度に、レベルが遷移するトグル信号を生成し、外部に出力するステップと、
外部から入力され、本方法により生成される三角波信号の略１／２倍の周波数を有する同期信号のエッジを検出するステップと、
前記エッジを検出すると、前記キャパシタの充電を開始するステップと、
前記キャパシタの電圧が、所定の第２しきい値電圧まで上昇すると、前記キャパシタの放電を開始するステップと、
を備えることを特徴とする方法。
【請求項１２】
前記トグル信号を、前記同期信号として利用することを特徴とする請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三角波発生回路に関し、特に外部回路と同期可能な三角波発生回路に関する。
【背景技術】
【０００２】
直流電圧を交流電圧に変換するインバータ、直流電圧を直流電圧に変換するＤＣ／ＤＣコンバータなどの電源装置や、モータを駆動するモータドライバ回路などにおいて、パルス幅変調方式が広く用いられる。パルス幅変調を行うためには、誤差増幅器によって、制御対象となる電圧と目標値となる電圧との誤差を増幅し、その結果得られる誤差電圧を、コンパレータを用いて一定の周波数を有する三角波状の周期電圧と比較することによりパルス幅変調を行っている。
【０００３】
こうした用途に用いられる三角波状の周期電圧の発生には、特許文献１や特許文献２に記載されるアナログの三角波発生回路が広く用いられている。三角波発生回路は、キャパシタを充放電し、２つのしきい値電圧と比較することにより、充電と放電を交互に行うことによって、所望の三角波信号を生成する。
【０００４】
【特許文献１】特開２００４−７２６５７号公報
【特許文献２】特開２００１−３４５６８２号公報
【特許文献３】特開２００４−２４２４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、２つの異なる半導体集積回路（以下、ＩＣともいう）において、互いに同期した三角波信号を生成したい場合がある。たとえば、液晶テレビのバックライトとして使用される蛍光ランプの両端に２つのインバータを設け、逆相の駆動電圧を印加する場合を考える。
【０００６】
２つのインバータにおいて、ＤＣ／ＡＣ変換を行う際に使用する三角波信号の位相がずれている場合、蛍光ランプの両端に印加される電圧が逆相とならず、発光状態に不都合が生ずる。外部信号と同期した三角波信号を生成したい場合はこの他にもある。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、外部回路と同期した三角波信号を生成可能な三角波発生回路の提供にある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の三角波発生回路は、一端の電位が固定されたキャパシタと、キャパシタを充電または放電する充放電回路と、キャパシタの他端の出力電圧を、第１しきい値電圧と比較し、比較結果に応じた第１比較信号を出力する第１コンパレータと、外部から入力され、本三角波発生回路により生成される三角波信号の略１／２倍の周波数を有する同期信号のエッジを検出し、検出したエッジごとに所定レベルとなるエッジ検出信号を出力するエッジ検出回路と、第１コンパレータから出力される第１比較信号と、エッジ検出回路から出力されるエッジ検出信号を参照し、これらの信号のレベル遷移に応じて、充放電回路の充電、放電状態を切り替える充放電制御部と、を備える。キャパシタの電圧を、三角波信号として出力する。
【０００９】
この態様によると、この三角波発生回路を複数設けた場合に、充電の開始、あるいは放電の開始のタイミングのいずれか一方を、共通の同期信号のエッジに揃えることができ、発生する複数の三角波信号を同期させることができる。
【００１０】
充放電制御部は、第１比較信号とエッジ検出信号とによってセット、リセットされるフリップフロップを含み、当該フリップフロップの出力に応じて、充放電回路の充電、放電状態を切り替えてもよい。
【００１１】
ある態様の三角波発生回路は、キャパシタの他端の電圧を、第１しきい値電圧と異なる第２しきい値電圧と比較し、比較結果に応じた第２比較信号を出力する第２コンパレータと、第２コンパレータから出力される第２比較信号を受け、第２比較信号が所定レベルとなるごとにレベルが遷移するトグル信号を生成し、本三角波発生回路の外部に出力するトグル回路と、をさらに備えてもよい。
この場合、トグル信号の周波数は、三角波信号の周波数の略１／２となるため、このトグル信号を、自らの同期信号として利用したり、あるいは別の三角波発生回路の同期信号として利用することができる。
【００１２】
外部から入力された同期信号を、所定のしきい値電圧と比較する第３コンパレータをさらに備え、エッジ検出回路は、第３コンパレータの出力信号のエッジを検出してもよい。
この場合、同期信号の振幅が、三角波発生回路が動作する電圧レベルと異なる場合であっても、しきい値電圧を適切に設定することにより、確実にエッジを検出することができる。
【００１３】
充放電回路は、キャパシタに電流を流し込む第１電流源と、キャパシタから電流を引き抜く第２電流源と、を含み、フリップフロップの出力信号により、第１、第２電流源の少なくとも一方のオンオフを制御してもよい。第２電流源は、キャパシタの電圧が所定の電圧以下となると、放電機能を失うよう構成されていてもよい。
この場合、放電から充電へのタイミングが遅れた場合でも、キャパシタの電圧が下限値以下に低下するのを抑制することができる。
【００１４】
ある態様の三角波発生回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。三角波発生回路を１つのＬＳＩに集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１５】
本発明の別の態様は、インバータである。このインバータは、トランスと、一端が、入力電圧の印加される入力端子に接続され、他端が、トランスの１次側コイルの第１端子に接続された第１ハイサイドトランジスタと、一端が、電位の固定された電位固定端子に接続され、他端が、１次側コイルの第１端子に接続された第１ローサイドトランジスタと、一端が、入力端子に接続され、他端が、１次側コイルの第２端子に接続された第２ハイサイドトランジスタと、一端が、電位固定端子に接続され、他端が、１次側コイルの第２端子に接続された第２ローサイドトランジスタと、トランスの２次側コイルの電流を電圧に変換し、検出電圧として出力する電流電圧変換部と、三角波信号を生成する上述の三角波発生回路と、検出電圧と、所定の基準電圧との誤差に応じた誤差電圧を出力する誤差増幅器と、誤差増幅器から出力される誤差電圧および三角波発生回路により生成される三角波信号にもとづき、第１、第２ハイサイドトランジスタおよび第１、第２ローサイドトランジスタのオンオフを制御する論理制御部と、を備える。
【００１６】
この態様によると、三角波発生回路から出力される三角波信号を、同期信号と同期させることができるため、インバータの動作そのものを、同期信号と同期することができる。
【００１７】
本発明のさらに別の態様によれば、発光装置が提供される。この発光装置は、蛍光ランプと、蛍光ランプの両端に設けられ、蛍光ランプに対し、互いに逆相の駆動電圧を供給する２つの上述したインバータと、を備える。
【００１８】
この態様によると、２つのインバータ間で同一の同期信号を利用することにより、内部の三角波発生回路の同期をとることができ、逆相の駆動電圧を好適に生成して、良好な発光状態を実現できる。
【００１９】
２つのインバータそれぞれに含まれる三角波発生回路は、キャパシタの他端の電圧を、第１しきい値電圧と異なる第２しきい値電圧と比較し、比較結果に応じた第２比較信号を出力する第２コンパレータと、第２コンパレータから出力される第２比較信号を受け、第２比較信号が所定レベルとなるごとにレベルが遷移するトグル信号を生成し、三角波発生回路の外部に出力するトグル回路と、をさらに備えてもよい。２つのインバータのうち、第１のインバータに含まれる第１の三角波発生回路は、自ら出力するトグル信号を同期信号として受け、三角波信号を生成し、第２のインバータに含まれる第２の三角波発生回路は、第１のインバータに含まれる第１の三角波発生回路から出力されるトグル信号を同期信号として受け、三角波信号を生成してもよい。
【００２０】
本発明のさらに別の態様は、液晶テレビに関する。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の上述の発光装置と、を備える。
【００２１】
この態様によると、バックライトとして使用される発光装置の輝度ムラを抑えることができる。
【００２２】
本発明のさらに別の態様は、三角波信号の発生方法に関する。この発生方法は、一端の電位が固定されたキャパシタの放電中に、キャパシタの電圧が、所定の第１しきい値電圧まで低下すると、所定レベルとなる第１比較信号を生成するステップと、第１比較信号が所定レベルとなる度に、レベルが遷移するトグル信号を生成し、外部に出力するステップと、外部から入力され、本方法により生成される三角波信号の略１／２倍の周波数を有する同期信号のエッジを検出するステップと、エッジを検出すると、キャパシタの充電を開始するステップと、キャパシタの電圧が、所定の第２しきい値電圧まで上昇すると、キャパシタの放電を開始するステップと、を備える。
ある態様において、トグル信号を、同期信号として利用してもよい。
【００２３】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明に係る三角波発生回路によれば、同期信号と同期した三角波信号を生成することができる。
【発明を実施するための最良の形態】
【００２５】
図１は、本実施の形態に係る三角波発生回路３０の構成を示す回路図である。図２は、図１の三角波発生回路３０が使用されるシステム４００の構成を示すブロック図である。はじめに、図２を参照して、本実施の形態に係る三角波発生回路３０の動作の概要を説明する。
【００２６】
システムは、第１回路４１０と第２回路４２０とを含む。第１回路４１０および第２回路４２０は同機能を備える回路であってもよいし、異なる機能を備える回路であってもよい。第１回路４１０と、第２回路４２０は、いずれも本実施の形態に係る図１の三角波発生回路３０を含む。第１回路４１０の三角波発生回路３０ａと、第２回路４２０の三角波発生回路３０ｂは、一方がマスター回路、他方がスレーブ回路として動作する。本実施の形態において、第１回路４１０の三角波発生回路３０ａをマスター側、第２回路４２０の三角波発生回路３０ｂをスレーブ側として説明する。
【００２７】
マスター側の三角波発生回路３０ａ、スレーブ側の三角波発生回路３０ｂは、共通の同期信号ＳＹＮＣ＿ＩＮにもとづいて、所定の周波数ｆを有する三角波信号Ｖｏｓｃを生成する。また、マスター側の三角波発生回路３０ａは、スレーブ側の三角波発生回路３０ｂに対し、周波数がｆ／２の同期信号ＳＹＮＣ＿ＯＵＴを出力する。三角波発生回路３０ａから出力される同期信号ＳＹＮＣ＿ＯＵＴは、三角波発生回路３０ｂの同期信号ＳＹＮＣ＿ＩＮとして利用されるとともに、三角波発生回路３０ａ自身の同期信号ＳＹＮＣ＿ＩＮとして利用される。三角波発生回路３０ｂも、同期信号ＳＹＮＣ＿ＯＵＴを生成するが、これは利用されないため図示していない。
【００２８】
図１に戻り、三角波発生回路３０ａ、３０ｂの構成について説明する。以下の説明では、マスター側の三角波発生回路３０ａと、スレーブ側の三角波発生回路３０ｂとを特に区別せずに、単に三角波発生回路３０と称して説明する。
【００２９】
本実施の形態に係る三角波発生回路３０は、キャパシタＣ２、充放電回路３２、エッジ検出回路３４、トグル回路３６、充放電制御部４０、第１コンパレータＣＯＭＰ１、第２コンパレータＣＯＭＰ２、第３コンパレータＣＯＭＰ３を含む。また、三角波発生回路３０には、信号の入出力用の端子として、同期入力端子Ｔ１、同期出力端子Ｔ２、キャパシタ端子Ｔ３を備えている。同期入力端子Ｔ１には、外部から同期信号ＳＹＮＣ＿ＩＮが入力され、同期出力端子Ｔ２からは、同期信号ＳＹＮＣ＿ＯＵＴが出力される。また、キャパシタ端子Ｔ３には、外付けのキャパシタＣ２が接続される。上述のように、三角波発生回路３０は、外部から入力される同期信号ＳＹＮＣ＿ＩＮと同期して三角波信号Ｖｏｓｃを生成する。同期信号ＳＹＮＣ＿ＩＮの周波数は、上述のように、三角波信号Ｖｏｓｃの周波数の略１／２倍である。
【００３０】
キャパシタＣ２は、一端が接地され、その電位が固定される。充放電回路３２は、キャパシタＣ２に充電電流Ｉｃ１を流し込む第１電流源３２ａと、キャパシタＣ２から放電電流Ｉｃ２を引き抜く第２電流源３２ｂと、を含む。
充放電回路３２は、第１電流源３２ａ、第２電流源３２ｂの少なくとも一方のオンオフを制御することにより、キャパシタＣ２を充電または放電する。本実施の形態では、Ｉｃ２＝Ｉｃ１×ｎ（ｎは１より大きい定数）であり、第２電流源３２ｂのオンオフ状態が切り替えられる。第２電流源３２ｂがオフすると、キャパシタＣ２は、電流Ｉｃ１で充電され、第２電流源３２ｂがオンすると、キャパシタＣ２は、電流（Ｉｃ２−Ｉｃ１）で放電される。
【００３１】
充放電回路３２の充放電状態の切り替えは、制御信号ＣＮＴにもとづいて行われる。本実施の形態において、第２電流源３２ｂは、制御信号ＣＮＴがハイレベルのときオフして充電状態に設定され、ローレベルのときオンして放電状態に設定されるものとする。
【００３２】
キャパシタＣ２に生ずる電圧は、三角波発生回路３０の出力電圧Ｖｏｕｔであり、三角波信号Ｖｏｓｃとして出力される。
【００３３】
第１コンパレータＣＯＭＰ１は、出力電圧Ｖｏｕｔを、所定の第１しきい値電圧（以下、最小しきい値電圧Ｖｍｉｎと称す）と比較し、比較結果に応じた第１比較信号Ｓ１を出力する。第１比較信号Ｓ１は、Ｖｏｕｔ＜Ｖｍｉｎのときハイレベル、Ｖｏｕｔ＞Ｖｍｉｎのときローレベルとなる。第１比較信号Ｓ１は、充放電制御部４０へと出力される。なお、第１コンパレータＣＯＭＰ１の応答速度は有限であるため、生成する三角波信号Ｖｏｓｃの電圧変化の傾きが大きい場合には、遅延が生ずる場合も想定される。この場合には、遅延時間を考慮して、最小しきい値電圧Ｖｍｉｎを、高電位側にシフトさせることが望ましい。
【００３４】
第３コンパレータＣＯＭＰ３は、同期入力端子Ｔ１に入力された同期信号ＳＹＮＣ＿ＩＮの信号レベルを、三角波発生回路３０内のハイレベルとローレベルの電圧に変換するために設けられる。同期信号ＳＹＮＣ＿ＩＮは、三角波発生回路３０の外部から与えられるため、信号レベルが小さすぎる場合には、三角波発生回路３０の内部の回路素子のしきい値に届かず、インバータを反転させたり、フリップフロップをセット、リセットできない場合が想定される。第３コンパレータＣＯＭＰ３は、同期信号ＳＹＮＣ＿ＩＮを、所定のしきい値電圧Ｖｔｈを比較し、その信号レベルを、三角波発生回路３０内部のハイレベル電圧（Ｖｄｄ）とローレベル電圧（ＧＮＤ＝０Ｖ）に変換する。第３コンパレータＣＯＭＰ３によって信号レベルが変換された同期信号を、Ｓ３と記す。
第３コンパレータＣＯＭＰ３を設けることにより、同期信号ＳＹＮＣ＿ＩＮのハイレベルに対応する電圧が、しきい値電圧Ｖｔｈより高ければ、同期信号として利用することが可能となる。
【００３５】
エッジ検出回路３４は、三角波発生回路３０により生成される三角波信号Ｖｏｓｃ（Ｖｏｕｔ）の略１／２倍の周波数を有する同期信号Ｓ３のエッジを検出し、検出したエッジごとに所定レベル（以下ハイレベルとする）となるエッジ検出信号Ｓ４を出力する。エッジ検出信号Ｓ４は、充放電制御部４０に入力される。
【００３６】
図３は、エッジ検出回路３４の構成例を示す回路図である。エッジ検出回路３４は、ヒステリシスコンパレータ５２、インバータ５４、５６、５８、６０、微分器６２、６４を含む。
【００３７】
同期信号ＳＹＮＣ＿ＩＮは、ヒステリシスコンパレータ５２の反転入力端子に入力される。ヒステリシスコンパレータ５２の非反転入力端子には、しきい値電圧Ｖｔｈが入力される。ヒステリシスコンパレータ５２によって同期信号ＳＹＮＣ＿ＩＮのノイズ成分が除去され、論理値が反転して出力される。ヒステリシスコンパレータ５２の出力信号Ｓ１１は、インバータ５４に入力される。インバータ５４は、ヒステリシスコンパレータ５２の出力信号Ｓ１１を反転する。インバータ５４の出力信号Ｓ１２は、インバータ５６およびインバータ６０にそれぞれ出力される。
【００３８】
インバータ５６、５８は、インバータ５４の出力信号Ｓ１２を２度反転し、微分器６２へと出力する。微分器６２は、キャパシタＣ３および抵抗Ｒ２を含み、インバータ５８の出力信号Ｓ１３を微分した電圧を、ポジエッジ検出信号ＳＥｐとして出力する。また、インバータ６０は、インバータ５４の出力信号Ｓ１２を１度反転し、微分器６４へと出力する。微分器６４は、インバータ６０の出力信号Ｓ１４を微分した電圧を、ネガエッジ検出信号ＳＥｎとして出力する。以上のように構成されるエッジ検出回路３４からは、同期信号ＳＹＮＣ＿ＩＮのポジエッジおよびネガエッジでそれぞれハイレベルとなる２つのエッジ検出信号ＳＥが出力される。
【００３９】
図１に戻る。充放電制御部４０は、第１コンパレータＣＯＭＰ１から出力される第１比較信号Ｓ１と、エッジ検出回路３４から出力されるエッジ検出信号Ｓ４を参照し、これらの信号のレベル遷移に応じて、充放電回路３２の充電、放電状態を切り替える。本実施の形態において、充放電制御部４０は、第１比較信号Ｓ１とエッジ検出信号Ｓ４とによってセット、リセットされるフリップフロップを含んで構成される。フリップフロップのセット端子には、第１比較信号Ｓ１が入力され、リセット端子には、エッジ検出信号Ｓ４が入力される。充放電制御部４０は、フリップフロップの出力信号Ｑを制御信号ＣＮＴとし、充放電回路３２の充電、放電状態を切り替える。
【００４０】
第２コンパレータＣＯＭＰ２は、キャパシタＣ２の出力電圧Ｖｏｕｔを、所定の第２しきい値電圧（以下、最大しきい値電圧Ｖｍａｘと称す）と比較し、比較結果に応じた第２比較信号Ｓ２を出力する。本実施の形態において、第２比較信号Ｓ２は、Ｖｏｕｔ＞Ｖｍａｘのときハイレベル、Ｖｏｕｔ＜Ｖｍａｘのときローレベルとなる。
【００４１】
トグル回路３６は、第２コンパレータＣＯＭＰ２から出力される第２比較信号Ｓ２を受け、第２比較信号Ｓ２が所定レベル（ハイレベル）となるごとに、ハイ、ロー２値でレベルが遷移するトグル信号を生成し、同期信号ＳＹＮＣ＿ＯＵＴとして、三角波発生回路３０の外部に出力する。ここで、第２比較信号Ｓ２は、三角波信号Ｖｏｓｃがピークに達するごとに、すなわち一周期ごとにハイレベルとなる。したがって、トグル動作によって生成される同期信号ＳＹＮＣ＿ＯＵＴの周波数は、三角波信号Ｖｏｓｃの周波数の１／２となる。
【００４２】
図４は、充放電回路３２の構成例を示す回路図である。充放電回路３２は、定電流源７０、バイポーラトランジスタＱ１〜Ｑ５、ＭＯＳトランジスタＭ４、ボルテージフォロア７２を含む。バイポーラトランジスタＱ３は、図１の第１電流源３２ａに対応し、バイポーラトランジスタＱ５は、第２電流源３２ｂに対応する。定電流源７０は、基準電流Ｉｒｅｆを生成する。バイポーラトランジスタＱ１は、定電流源７０により生成される基準電流Ｉｒｅｆの経路上に設けられる。バイポーラトランジスタＱ２、Ｑ３は、バイポーラトランジスタＱ１とベースおよびエミッタが共通接続されており、カレントミラー回路を構成している。バイポーラトランジスタＱ２、Ｑ３の電流経路上には、バイポーラトランジスタＱ４、Ｑ５が設けられる。バイポーラトランジスタＱ４、Ｑ５はベースが共通に接続され、カレントミラー回路を構成している。バイポーラトランジスタＱ４のエミッタは接地され、バイポーラトランジスタＱ５のエミッタには、ボルテージフォロア７２が接続される。ボルテージフォロア７２は、バイポーラトランジスタＱ５のエミッタの電圧を所定の電圧Ｖｘに固定する。たとえば、バイポーラトランジスタＱ１〜Ｑ４のトランジスタサイズは同一に設定され、バイポーラトランジスタＱ５のトランジスタサイズは、そのｎ倍に設定される。
【００４３】
ＭＯＳトランジスタＭ４は、バイポーラトランジスタＱ４のベースと接地間に設けられ、そのゲートには制御信号ＣＮＴが入力される。
【００４４】
制御信号ＣＮＴがハイレベルとなると、ＭＯＳトランジスタＭ４はオンし、バイポーラトランジスタＱ４、Ｑ５がオフする。その結果、キャパシタＣ２には、バイポーラトランジスタＱ３に流れる基準電流Ｉｒｅｆが、第１電流Ｉｃ１として流れ込むことになり、充電状態に設定される。
【００４５】
一方、制御信号ＣＮＴがローレベルのとき、ＭＯＳトランジスタＭ４はオフとなり、バイポーラトランジスタＱ３には、基準電流Ｉｒｅｆが流れ、バイポーラトランジスタＱ５には、基準電流Ｉｒｅｆのｎ倍の電流が流れる。その結果、キャパシタＣ２から、（ｎ−１）×Ｉｒｅｆの電流が、第２電流Ｉｃ２として引き抜かれ、放電状態に設定される。
【００４６】
また、図４の充放電回路３２では、ボルテージフォロア７２により、バイポーラトランジスタＱ５のエミッタが電圧Ｖｘに固定される。その結果、バイポーラトランジスタＱ５のコレクタ電圧、すなわち、キャパシタＣ２の電圧が、所定の電圧以下となると、バイポーラトランジスタＱ５は飽和するため、放電機能を失う。好ましくは、電圧Ｖｘは、三角波信号Ｖｏｓｃの最小レベルと同値、もしくは、それより低い電圧であることが望ましい。
【００４７】
以上のように構成された三角波発生回路３０の動作について、図５を参照して説明する。図５は、実施の形態に係る三角波発生回路３０の動作状態を示すタイムチャートである。
【００４８】
図５のタイムチャートは、上から順に、三角波信号Ｖｏｓｃ、第１比較信号Ｓ１、第２比較信号Ｓ２、同期信号ＳＹＮＣ＿ＯＵＴ、エッジ検出信号Ｓ４、制御信号ＣＮＴを示す。
【００４９】
ある時刻ｔ０において、制御信号ＣＮＴはハイレベルであり、充放電回路３２は、充電状態に設定されている。キャパシタＣ２が充電されると、三角波信号Ｖｏｓｃは一定の傾きで上昇していく。時刻ｔ１に、三角波信号Ｖｏｓｃが、最大しきい値電圧Ｖｍａｘに達すると、第２コンパレータＣＯＭＰ２の出力である第２比較信号Ｓ２がハイレベルとなる。第２比較信号Ｓ２がハイレベルとなると、トグル回路３６の出力信号である同期信号ＳＹＮＣ＿ＯＵＴがレベル遷移する。
【００５０】
図２において、マスター側の三角波発生回路３０ａは、自ら出力した同期信号ＳＹＮＣ＿ＯＵＴを、同期信号ＳＹＮＣ＿ＩＮとして受ける。また、図２のスレーブ側の三角波発生回路３０ｂは、マスター側の三角波発生回路３０ａから出力される同期信号ＳＹＮＣ＿ＯＵＴを、同期信号ＳＹＮＣ＿ＩＮとして受ける。したがって、図５のタイムチャートでは、ＳＹＮＣ＿ＩＮ＝ＳＹＮＣ＿ＯＵＴとして示している。ここでは、両信号間に遅延がないものとして説明する。
【００５１】
同期信号ＳＹＮＣ＿ＩＮは、第３コンパレータＣＯＭＰ３によってレベル変換される。図５のタイムチャートでは、レベル変換後の信号Ｓ３は、同期信号ＳＹＮＣ＿ＩＮと同じ波形となる。時刻ｔ１において、エッジ検出回路３４が、同期信号ＳＹＮＣ＿ＩＮ（＝Ｓ３）のエッジを検出すると、エッジ検出信号Ｓ４はハイレベルに遷移する。エッジ検出信号Ｓ４がハイレベルに遷移すると、充放電制御部４０がリセットされ、制御信号ＣＮＴがローレベルに遷移する。その結果、第２電流源３２ｂがオンとなり、充放電回路３２による放電が開始される。
【００５２】
放電によって、キャパシタ３２Ｃ２の電圧Ｖｏｓｃは、時間とともに低下していく。時刻ｔ２に、三角波信号Ｖｏｓｃが最小しきい値電圧Ｖｍｉｎまで低下すると、第１コンパレータＣＯＭＰ１の出力である第１比較信号Ｓ１がハイレベルとなり、充放電制御部４０がセットされる。充放電制御部４０がセットされると、制御信号ＣＮＴがハイレベルとなり、第２電流源３２ｂがオフとなって、充放電回路３２は充電状態に設定される。その結果、キャパシタＣ２の電圧Ｖｏｓｃは、再度上昇し始める。
【００５３】
時刻ｔ３に、三角波信号Ｖｏｓｃが最大しきい値電圧Ｖｍａｘに達すると、時刻ｔ１と同様のプロセスを経て、第２比較信号Ｓ２がハイレベルとなる。第２比較信号Ｓ２がハイレベルとなると、トグル回路３６の出力である同期信号ＳＹＮＣ＿ＯＵＴが、ローレベルに遷移する。これはすなわち、同期信号ＳＹＮＣ＿ＩＮがローレベルに遷移することを意味するから、この遷移が、エッジ検出回路３４により検出され、エッジ検出信号Ｓ４が再度ハイレベルとなる。
以上のプロセスを繰り返すことにより、複数の三角波発生回路３０において、同じ周波数にて、互いに同期した三角波信号Ｖｏｓｃを生成することができる。
【００５４】
次に、以上のように構成された三角波発生回路３０の応用例について説明する。図６は、実施の形態に係る発光装置２００の構成を示す回路図である。図７は、図６の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。本実施の形態に係る発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図６に戻り、発光装置２００の構成および動作について詳細に説明する。
【００５５】
本実施の形態に係る発光装置２００は、蛍光ランプ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。蛍光ランプ２１０は、たとえばＣＣＦＬ（Cold Cathode Fluorescence Lamp）やＥＥＦＬ(External Electrode Fluorescence Lamp)であって、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力される入力電圧Ｖｉｎを交流電圧に変換して昇圧し、蛍光ランプ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。
【００５６】
図６において、蛍光ランプ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。また、第１インバータ１００ａの制御回路２０および第２インバータ１００ｂの制御回路は、それぞれ図２のシステム４００における第１回路４１０および第２回路４２０に対応する。
【００５７】
インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、制御回路２０、キャパシタＣ１０を含む。
【００５８】
Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。
【００５９】
第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧の印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。
【００６０】
電流電圧変換部１４は、トランス１２の２次側コイル１２ｂと接地間に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわち蛍光ランプ２１０に流れる電流を電圧に変換し、検出電圧Ｖｄｅｔ’として出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。
【００６１】
整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流の電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、抵抗Ｒ１に流れる。抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、抵抗Ｒ１で発生した電圧降下を、検出電圧Ｖｄｅｔとして出力する。
【００６２】
フィルタ１８は、抵抗Ｒ２、キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、検出電圧Ｖｄｅｔの高周波成分を除去した検出電圧Ｖｄｅｔ’を、制御回路２０に帰還する。
【００６３】
制御回路２０は、帰還された検出電圧Ｖｄｅｔ’にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続された蛍光ランプ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。
【００６４】
以下、制御回路２０の構成について説明する。図８は、本実施の形態に係る制御回路２０の構成を示す回路図である。制御回路２０は、誤差増幅器２２、ＰＷＭコンパレータ２４、三角波発生回路３０、論理制御部８０を含み、１つの半導体基板上に一体集積化された機能ＩＣである。
【００６５】
誤差増幅器２２の非反転入力端子には、電流電圧変換部１４から帰還された検出電圧Ｖｄｅｔ’が入力され、反転入力端子には、所定の基準電圧Ｖｒｅｆが入力される。基準電圧Ｖｒｅｆは、蛍光ランプ２１０の発光輝度に応じて決定される。誤差増幅器２２は、検出電圧Ｖｄｅｔ’と、基準電圧Ｖｒｅｆとの誤差に応じた誤差電圧Ｖｅｒｒを出力する。
【００６６】
三角波発生回路３０は、図１の三角波発生回路３０であって、所定の周波数の三角波状の三角波信号Ｖｏｓｃを生成する。
【００６７】
ＰＷＭコンパレータ２４は、誤差増幅器２２から出力される誤差電圧Ｖｅｒｒと、三角波発生回路３０から出力される三角波信号Ｖｏｓｃと、を比較し、Ｖｅｒｒ＜Ｖｏｓｃのときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃのときローレベルとなるパルス幅変調信号（以下、ＰＷＭ信号という）Ｖｐｗｍを生成する。このＰＷＭ信号Ｖｐｗｍは、三角波信号Ｖｏｓｃ、同期信号Ｖｑとともに、論理制御部８０に入力される。なお、三角波発生回路３０から出力される同期信号Ｖｑは、エッジ検出回路３４の入力信号、すなわち第３コンパレータＣＯＭＰ３の出力信号である。
【００６８】
論理制御部８０は、ＰＷＭ信号Ｖｐｗｍ、三角波信号Ｖｏｓｃ、同期信号Ｖｑにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。以下、論理制御部８０について説明する。
【００６９】
論理制御部８０は、三角波発生回路３０から出力される三角波信号Ｖｏｓｃの２周期を１サイクルとしてＨブリッジ回路１０を制御する。より具体的には、三角波信号Ｖｏｓｃの２周期を、第１から第６の６つの期間に分割し、スイッチング制御を行う。図９（ａ）〜（ｈ）は、インバータ１００の動作状態を示すタイムチャートである。図９（ａ）は、誤差電圧Ｖｅｒｒおよび三角波信号Ｖｏｓｃを、同図（ｂ）は、ＰＷＭ信号Ｖｐｗｍを、同図（ｃ）は、同期信号Ｖｑを、同図（ｄ）〜（ｇ）はそれぞれ、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２の状態を、同図（ｈ）は、トランス１２の１次側コイル１２ａの第１端子の電位Ｖｓｗを示す。同図（ｄ）〜（ｇ）において、ハイレベルがトランジスタがオンの状態を、ローレベルがトランジスタがオフの状態を示す。また、同図において、縦軸および横軸は説明を簡潔にするために適宜拡大、縮小されている。
【００７０】
はじめに、第１期間φ１から第６期間φ６の分割について説明する。論理合成部４２は、三角波信号Ｖｏｓｃがそのボトムエッジから誤差電圧Ｖｅｒｒに達するまでの期間を第１期間φ１とする。次に三角波信号Ｖｏｓｃがピークエッジに達するまでの期間を第２期間φ２とする。次に三角波信号Ｖｏｓｃがボトムエッジに達するまでの期間を第３期間φ３とする。次に三角波信号Ｖｏｓｃが再度誤差電圧Ｖｅｒｒに達するまでの期間を第４期間φ４とする。次に三角波信号Ｖｏｓｃが再度ピークエッジに達するまでの期間を第５期間φ５とする。次に三角波信号Ｖｏｓｃが再度ボトムエッジに達するまでの期間を第６期間φ６とする。この分割は、ＰＷＭ信号Ｖｐｗｍおよび同期信号Ｖｑにもとづいて、一般的な論理回路を用いて構成することができる。
【００７１】
次に、第１期間φ１から第６期間φ６におけるＨブリッジ回路１０のトランジスタのオンオフ状態について説明する。
論理制御部８０は、第１期間φ１において、第１ハイサイドトランジスタＭＨ１および第２ローサイドトランジスタＭＬ２をオンし、その他のトランジスタをオフする。続く第２期間φ２において、第１ハイサイドトランジスタＭＨ１をオンし、その他のトランジスタをオフする。続く第３期間φ３において、第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第４期間φ４において、第１ローサイドトランジスタＭＬ１および第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第５期間φ５において、第２ハイサイドトランジスタＭＨ２をオンし、その他のトランジスタをオフする。続く第６期間φ６において、第１ハイサイドトランジスタＭＨ１をオンし、その他のトランジスタをオフする。その後、第１期間φ１へと戻る。
【００７２】
以上のように構成された本実施の形態に係るインバータ１００の動作を説明する。図１０（ａ）から（ｆ）は、本実施の形態に係るインバータ１００のＨブリッジ回路１０の電流の流れを示す回路図である。図１０（ａ）から（ｆ）は、それぞれ、第１期間φ１〜第６期間φ６の各トランジスタのオンオフ状態およびコイル電流Ｉｓｗの状態を示している。
【００７３】
図１０（ａ）に示すように、第１期間φ１では、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ２がオンとなる。その結果、コイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１、１次側コイル１２ａ、第２ローサイドトランジスタＭＬ２の経路に流れる。このときのスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎにほぼ等しい電圧となる。第１期間φ１に、コイル電流Ｉｓｗは徐々に大きくなっていく。
【００７４】
続く第２期間φ２では、図１０（ｂ）に示すように、第２ローサイドトランジスタＭＬ２がオフされ、第１ハイサイドトランジスタＭＨ１のみがオンとなる。その結果、１次側コイル１２ａに蓄えられたエネルギによって、第２ハイサイドトランジスタＭＨ２のボディダイオードに回生電流が流れる。この間、スイッチング電圧Ｖｓｗは、入力電圧にほぼ等しい電圧を維持する。
【００７５】
次に、第３期間φ３では、図１０（ｃ）に示すように、第２ハイサイドトランジスタＭＨ２がオンに切り換えられ、第１ハイサイドトランジスタＭＨ１がオフされる。このとき、第２期間φ２において第１ハイサイドトランジスタＭＨ１から供給されていたコイル電流Ｉｓｗは、第１ローサイドトランジスタＭＬ１のボディダイオードを介して接地から供給されることになる。第３期間φ３のスイッチング電圧Ｖｓｗは、接地電位（０Ｖ）よりも第１ローサイドトランジスタＭＬ１のボディダイオードの順方向電圧Ｖｆだけ低い負の値となる。また、第１期間φ１に１次側コイル１２ａに蓄えられたエネルギは、第３期間φ３において、すべて２次側コイル１２ｂに転送され、コイル電流Ｉｓｗは０となる。
【００７６】
続く第４期間φ４では、図１０（ｄ）に示すように、第２ハイサイドトランジスタＭＨ２がオンを維持した状態で、第１ローサイドトランジスタＭＬ１がオンに切り換えられる。このとき、スイッチング電圧Ｖｓｗは、接地電位付近に固定される。また、コイル電流Ｉｓｗは、第２ハイサイドトランジスタＭＨ２、１次側コイル１２ａ、第１ローサイドトランジスタＭＬ１の経路で、１次側コイル１２ａの右から左に向かって流れる。第４期間φ４に、コイル電流Ｉｓｗは徐々に大きくなっていく。
【００７７】
続く第５期間φ５では、図１０（ｅ）に示すように、第２ハイサイドトランジスタＭＨ２のオンを維持したまま、第１ローサイドトランジスタＭＬ１をオフに切り換える。その結果、第４期間φ４において第１ローサイドトランジスタＭＬ１に流れていたコイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１のボディダイオードを流れることになる。このときのスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎよりもボディダイオードの順方向電圧Ｖｆだけ高い電圧となる。
【００７８】
続く第６期間φ６では、図１０（ｆ）に示すように、第１ハイサイドトランジスタＭＨ１がオンに切り替えられ、第２ハイサイドトランジスタＭＨ２がオフされる。このとき、第５期間φ５において第２ハイサイドトランジスタＭＨ２から供給されていたコイル電流Ｉｓｗは、第２ローサイドトランジスタＭＬ２のボディダイオードを介して接地から供給されることになる。第６期間φ６のスイッチング電圧Ｖｓｗは、入力電圧Ｖｉｎとほぼ等しくなる。第４期間φ４に１次側コイル１２ａに蓄えられたエネルギは、第６期間φ６においてすべて２次側コイル１２ｂに転送され、コイル電流Ｉｓｗは０となる。
【００７９】
本実施の形態に係るインバータ１００によれば、Ｈブリッジ回路１０を構成するトランジスタを、トランス１２の２次側コイル１２ｂに流れる電流をモニタし、三角波信号Ｖｏｓｃと比較することにより駆動する。したがって、三角波信号Ｖｏｓｃの形状を調節することにより、各トランジスタのオンオフのタイミングを柔軟に調節することができる。
【００８０】
たとえば、本実施の形態では、第１期間φ１、第４期間φ４の長さは、三角波信号Ｖｏｓｃのボトムエッジからピークエッジに遷移するときの傾きに依存する。この傾きは、図１の三角波発生回路３０において、充電電流を調節することにより変化させることができる。
【００８１】
また、本実施の形態では、三角波信号Ｖｏｓｃのピークエッジからボトムエッジまでの遷移期間は、第３期間φ３、第６期間φ６に設定される。第３期間φ３、第６期間φ６の長さは、図１の三角波発生回路３０において、放電電流を調節することにより変化させることができる。
【００８２】
ここで、１次側コイル１２ａに蓄えられるエネルギは、第１期間φ１、第４期間φ４の長さに依存する。また、第１期間φ１、第４期間φ４において蓄えられたエネルギは、第３期間φ３、第６期間φ６において、２次側コイル１２ｂに転送される。したがって、トランス１２の特性や、駆動対象となる蛍光ランプ２１０の特性に応じて、三角波信号Ｖｏｓｃの形状や周期を調節することにより、高効率に駆動することができる。
【００８３】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００８４】
実施の形態では、２チャンネルの三角波発生回路３０で、一方をマスター、他方をスレーブとして同期動作を行う場合について説明したが、本発明はこれに限定されるものではなく、スレーブの三角波発生回路３０をさらに複数設けて同期動作を行うことも可能である。さらに、複数の三角波発生回路３０において、すべてをスレーブとして動作させ、外部から所定の周波数を有するクロック信号を、同期信号ＳＹＮＣ＿ＩＮとして入力することによっても、同期動作が可能である。
【００８５】
論理制御部８０によるＨブリッジ回路１０の制御としては、以下の変形例が考えられる。
本変形例において、論理制御部８０は、第５期間φ５おいて、三角波信号Ｖｏｓｃが誤差電圧Ｖｅｒｒに達してから、所定の第１オフ時間Ｔｏｆｆ１が経過するまでの期間、第１ハイサイドトランジスタＭＨ１をオフしておき、第１オフ時間Ｔｏｆｆ１の経過後に、第１ハイサイドトランジスタＭＨ１をオンする。
【００８６】
さらに、論理制御部８０は、第２期間φ２においても、三角波信号Ｖｏｓｃが誤差電圧Ｖｅｒｒに達してから、所定の第２オフ時間Ｔｏｆｆ２が経過するまでの期間、第２ハイサイドトランジスタＭＨ２をオフしておき、第２オフ時間Ｔｏｆｆ２の経過後に、第２ハイサイドトランジスタＭＨ２をオンする。第１オフ時間Ｔｏｆｆ１、第２オフ時間Ｔｏｆｆ２は、三角波信号Ｖｏｓｃの周期に応じて、５０ｎｓから２００ｎｓ程度で設定してもよい。
【００８７】
図１１（ａ）〜（ｅ）は、変形例に係るインバータ１００の動作状態を示すタイムチャートである。図１１（ａ）は、第１ハイサイドトランジスタＭＨ１の、同図（ｂ）は、第２ハイサイドトランジスタＭＨ２の、同図（ｃ）は、第１ローサイドトランジスタＭＬ１の、同図（ｄ）は、第２ローサイドトランジスタＭＬ２のオンオフ状態を示し、同図（ｅ）は、スイッチング電圧Ｖｓｗを示す。
【００８８】
第５期間φ５に第２ハイサイドトランジスタＭＨ２をオフし続けると、コイル電流Ｉｓｗが第２ハイサイドトランジスタＭＨ２のボディダイオード（寄生ダイオード）に流れるため、順方向電圧Ｖｆ分の電圧降下が発生し、電力損失が大きくなる。そこで、本変形例では、第５期間φ５において、所定の第１オフ時間Ｔｏｆｆ１が経過した後に、第１ハイサイドトランジスタＭＨ１をオンする。その結果、図１１（ｅ）に示されるように、スイッチング電圧Ｖｓｗは、第１オフ時間Ｔｏｆｆ１経過後に、入力電圧Ｖｉｎに下がる。このとき、第１ハイサイドトランジスタＭＨ１のボディダイオードに流れていたコイル電流Ｉｓｗは、第１ハイサイドトランジスタＭＨ１に流れるため、電力損失を低減することができる。また、第１オフ時間Ｔｏｆｆ１を適切に設定することにより、第１ハイサイドトランジスタＭＨ１と第１ローサイドトランジスタＭＬ１が同時にオンして貫通電流が流れるのを防止することができる。
【００８９】
同様に、第２期間φ２においても、第２ハイサイドトランジスタＭＨ２をオフし続けると、そのボディダイオードに電流が流れるため電力損失が大きくなる。そこで、所定の第２オフ時間Ｔｏｆｆ２が経過した後に、第２ハイサイドトランジスタＭＨ２をオンすることにより、第２ハイサイドトランジスタＭＨ２に電流を流すことで電力損失を低減することができる。
【００９０】
第１オフ時間Ｔｏｆｆ１および第２オフ時間Ｔｏｆｆ２は、トランス１２の特性に応じて決定すればよく、３０ｎｓから１５０ｎｓ程度の範囲で設定するのが好ましい。より好適には、５０ｎｓから１００ｎｓの範囲で設定した場合に、電力損失を低減することができる。
【００９１】
本実施の形態において、制御回路２０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路２０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。
【００９２】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。たとえば、論理制御部８０は、ピークエッジとボトムエッジを反転して、第１期間φ１から第６期間φ６の制御を行ってもよい。
【００９３】
実施の形態において、Ｈブリッジ回路１０を構成するトランジスタのうち、ハイサイド側のトランジスタをＮチャンネルＭＯＳＦＥＴで構成する場合について説明したが、ＰチャンネルＭＯＳＦＥＴを用いてもよい。
【００９４】
実施の形態では、発光装置２００において、蛍光ランプ２１０の両端にインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されない。また、本実施の形態に係るインバータ１００により駆動される負荷は、蛍光管に限定されるものではなく、その他、交流の高電圧を必要とする様々なデバイスの駆動に適用することができる。
【００９５】
実施の形態では、三角波発生回路３０の応用例として、インバータ１００について説明したが、これには限定されない。本実施の形態に係る三角波発生回路３０は、実施の形態で説明したインバータ１００の他、スイッチングレギュレータなどの電源装置や、モータドライバなどにおいて、同期制御を行いたい場合にも好適に使用することができる。
【図面の簡単な説明】
【００９６】
【図１】本実施の形態に係る三角波発生回路の構成を示す回路図である。
【図２】図１の三角波発生回路が使用されるシステムの構成を示すブロック図である。
【図３】エッジ検出回路の構成例を示す回路図である。
【図４】充放電回路の構成例を示す回路図である。
【図５】実施の形態に係る三角波発生回路の動作状態を示すタイムチャートである。
【図６】実施の形態に係る発光装置の構成を示す回路図である。
【図７】図６の発光装置が搭載される液晶テレビの構成を示すブロック図である。
【図８】本実施の形態に係る制御回路の構成を示す回路図である。
【図９】図９（ａ）〜（ｈ）は、インバータの動作状態を示すタイムチャートである。
【図１０】図１０（ａ）〜（ｆ）は、図６のインバータのＨブリッジ回路の電流の流れを示す回路図である。
【図１１】図１１（ａ）〜（ｅ）は、変形例に係るインバータの動作状態を示すタイムチャートである。
【符号の説明】
【００９７】
１２  トランス、  １２ａ  １次側コイル、  １２ｂ  ２次側コイル、  １４  電流電圧変換部、  ２２  誤差増幅器、  Ｃ２  キャパシタ、  ３０  三角波発生回路、  ３２  充放電回路、  ３２ａ  第１電流源、  ３２ｂ  第２電流源、  ３４  エッジ検出回路、  ３６  トグル回路、  ＣＯＭＰ１  第１コンパレータ、  ＣＯＭＰ２  第２コンパレータ、  ＣＯＭＰ３  第３コンパレータ、  ４０  充放電制御部、  １００  インバータ、  ２００  発光装置、  ２１０  蛍光ランプ、  ２１２  第１端子、  ２１４  第２端子、  ３００  液晶テレビ、  ３０２  液晶パネル、  ＭＨ１  第１ハイサイドトランジスタ、  ＭＨ２  第２ハイサイドトランジスタ、  ＭＬ１  第１ローサイドトランジスタ、  ＭＬ２  第２ローサイドトランジスタ。
【図１】
2008067005.tif 000003
【図２】
2008067005.tif 000004
【図３】
2008067005.tif 000005
【図４】
2008067005.tif 000006
【図５】
2008067005.tif 000007
【図６】
2008067005.tif 000008
【図７】
2008067005.tif 000009
【図８】
2008067005.tif 000010
【図９】
2008067005.tif 000011
【図１０】
2008067005.tif 000012
【図１１】
2008067005.tif 000013