(57)【要約】【課題】所望の周波数帯の高周波信号についてのインピーダンス整合をとるともに、高いＱ値を有する高周波整合回路を提供する。【解決手段】高周波整合回路が、高周波信号を増幅するＦＥＴ１２と、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、ＦＥＴ１２の入力側に接続されてＦＥＴ１２の入力インピーダンスと整合をとる入力側ＭＥＭＳ素子１５、２１、１１と、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、ＦＥＴ１２の出力側に接続されてＦＥＴ１２の出力インピーダンスと整合をとる出力側ＭＥＭＳ素子２８、３２とを備える。【選択図】図１
2008205793.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する電界効果トランジスタと、
それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの入力側に設けられて前記電界効果トランジスタの入力インピーダンスと整合をとる複数の入力側ＭＥＭＳ（Micro Electric Machine System）素子と、
それぞれが前記複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの出力側に設けられて前記電界効果トランジスタの出力インピーダンスと整合をとる複数の出力側ＭＥＭＳ素子と、を備えたことを特徴とする高周波整合回路。
【請求項２】
前記入力側ＭＥＭＳ素子と前記出力側ＭＥＭＳ素子とは、それぞれ印加される複数の異なる切り替え制御電圧に応じて異なる複数の周波数帯の高周波信号についてのインピーダンス整合をとることを特徴とする請求項１記載の高周波整合回路。
【請求項３】
前記複数の入力側ＭＥＭＳ素子のうちの前記電界効果トランジスタに接続される入力側ＭＥＭＳ素子が、静電駆動型ＭＥＭＳ素子であることを特徴とする請求項１記載の高周波整合回路。
【請求項４】
前記複数の入力側ＭＥＭＳ素子のうちの前記静電駆動型ＭＥＭＳ素子の前段の入力側ＭＥＭＳ素子が、前記複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有する圧電駆動型ＭＥＭＳ素子であり、
前記複数の出力側ＭＥＭＳ素子が、それぞれ圧電駆動型ＭＥＭＳ素子であることを特徴とする請求項３記載の高周波整合回路。
【請求項５】
前記入力側ＭＥＭＳ素子と前記出力側ＭＥＭＳ素子とはいずれも、
これらの入力側ＭＥＭＳ素子と出力側ＭＥＭＳ素子との各内部に設けられた少なくとも１本の固定電極と、
前記複数の異なる切り替え制御電圧に応じて前記固定電極に対して変位可能な可動電極と、
前記可動電極の上面の前記固定電極に対面する位置に設けられた金属体と、を備えたことを特徴とする請求項１記載の高周波整合回路。
【請求項６】
前記入力側ＭＥＭＳ素子と前記出力側ＭＥＭＳ素子とはいずれも、
これらの入力側ＭＥＭＳ素子と出力側ＭＥＭＳ素子との各内部に設けられた複数の固定電極と、
前記複数の異なる切り替え制御電圧に応じて各固定電極に対して変位可能な可動電極と、
前記複数の固定電極間を接続する抵抗体と、を備えたことを特徴とする請求項１記載の高周波整合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力素子やマイクロ波電力素子に用いて好適な高周波整合回路に関する。
【背景技術】
【０００２】
近年の情報化社会の進展に伴い、伝送容量の増大の要求は益々強まっており、有限な資源である電波の周波数帯をより有効に活用するといった要求を満たす事が急務となってきている。このような要求の中で、高周波アナログデバイスは、デジタル半導体のように、プログラムによって動作を規定する事ができず、ハードウェアによって使用帯域が決まるという特徴をもつ。
【０００３】
インダクタンス素子及びキャパシタンス素子を備えた高周波回路では、ダイオードのように容量可変なデバイスを回路エレメントとして用いて、このダイオードに印加する電圧を変えることによって、回路全体の容量を変化させる。
【０００４】
容量可変なデバイスに関する従来技術は、コンデンサ素子を複数設け、これらのコンデンサ素子間のスイッチング素子が可動部を有するＭＥＭＳにより構成された容量可変型コンデンサが知られている（例えば特許文献１参照）。
【特許文献１】特開２００６−１１４７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ダイオードが高周波回路のエレメントとして用いられると、ダイオードの内部抵抗は低いため、その回路のＱ値が低下し、回路におけるエネルギーのロスが大きくなる。また、Ｑ値の低いデバイスを用いて、近年の厳しい効率や高出力化のための仕様を満たす増幅器を設計する事は困難である。
【０００６】
そこで本発明は、上記の課題に鑑み、インダクタンス素子とキャパシタンス素子とを備えた高周波整合回路において、キャパシタをＭＥＭＳにより構成することにより、所望の周波数帯の高周波信号にインピーダンス整合するともに、高いＱ値を有する高周波整合回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
このような課題を解決するため、本発明の一態様によれば、高周波信号を増幅する電界効果トランジスタと、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの入力側に設けられて前記電界効果トランジスタの入力インピーダンスと整合をとる複数の入力側ＭＥＭＳ素子と、それぞれが前記複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの出力側に設けられて前記電界効果トランジスタの出力インピーダンスと整合をとる複数の出力側ＭＥＭＳ素子と、を備えたことを特徴とする高周波整合回路が提供される。
【発明の効果】
【０００８】
本発明の高周波整合回路によれば、入力側ＭＥＭＳ素子及び出力側ＭＥＭＳ素子を用いることにより高いＱ値が得られ、かつ外部からの制御電圧に応じて異なる周波数帯の高周波信号についてのインピーダンス整合をとることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態に係る高周波整合回路について、図面を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１０】
（第１の実施形態）
本発明の第１の実施形態に係る高周波整合回路は、マイクロ波用分布定数型の素子が配置された周波数可変型のインピーダンス変換回路である。この高周波整合回路を含む高周波電力素子は、図１に示すように、信号源からの高周波信号が入力される回路を設けた入力側基板１０と、この入力側基板１０に設けられた回路とインピーダンス整合をとる圧電駆動型ＭＥＭＳ１１と、この圧電駆動型ＭＥＭＳ１１からの高周波信号を増幅出力するＦＥＴ（電界効果トランジスタ）１２と、このＦＥＴ１２とインピーダンス整合をとる回路を設けた出力側基板１３とを備えている。
【００１１】
この高周波整合回路の入出力側にそれぞれ負荷が接続された場合における高周波整合回路の等価回路を図２に示す。この等価回路は、ＦＥＴ１２に対応するトランジスタＴＲと、このトランジスタＴＲの入力側に設けられた容量可変なキャパシタＣ１、Ｃ２、Ｃ３と、これらのキャパシタＣ１、Ｃ２、Ｃ３の間に接続されたインダクタＬ１、Ｌ２と、トランジスタＴＲの出力側に設けられた容量可変なキャパシタＣ４、Ｃ５と、トランジスタＴＲ及びキャパシタＣ４、Ｃ５の間に接続されたインダクタＬ３、Ｌ４とを有する。なお、ＣＰは、キャパシタＣ１〜Ｃ５と基板との間に発生する寄生容量である。キャパシタＣ１〜Ｃ３のうちのキャパシタＣ３は圧電駆動型ＭＥＭＳ１１に相当する。
【００１２】
図３は図１の高周波整合回路に含まれる一要素を模式的に示す平面図である。圧電駆動型ＭＥＭＳ１１は、固定電極３９とこの固定電極３９と対向して設けられた６本の可動電極４３−１〜４３−６とを有する。これらの可動電極４３−１〜４３−６と固定電極３９とによりキャパシタが形成されており、これらのキャパシタの容量は図示しない電圧制御手段によって変化される。また、可動電極４３−１は入力側基板１０に接続され、可動電極４３−６はＦＥＴ１２に接続される。圧電駆動型ＭＥＭＳ１１の容量は、可動電極４３−２における入力側基板１０方向のインピーダンスが、可動電極４３−１における同方向のインピーダンスの１／２になるようにされている。同様に、可動電極４３−３における同方向のインピーダンスは、可動電極４３−２における同方向のインピーダンスの１／２になるようにされる。入力側基板１０上の回路の出力インピーダンスがＺ（Ω）である場合、可動電極４３−６における同方向のインピーダンスは、Ｚ／６４（Ω）に変換される。これにより、入力側基板１０に設けられた回路のインピーダンスが、ＦＥＴ１２の入力側のインピーダンスに整合する。
【００１３】
また、図２の等価回路において、キャパシタＣ１、Ｃ２は入力側基板１０上の圧電駆動型ＭＥＭＳ１５、２１に相当し、また、キャパシタＣ４、Ｃ５は出力側基板１３上の圧電駆動型ＭＥＭＳ２８、３２に相当する。これらのキャパシタＣ１、Ｃ２、Ｃ４、Ｃ５の容量はキャパシタＣ３の容量と同じように電圧制御手段によって切り替えられる。トランジスタＴＲの入力側には、キャパシタＣ１、インダクタＬ１から成る２段型の直列共振回路と、キャパシタＣ２、インダクタＬ２から成る直列共振回路とが縦続接続されている。トランジスタＴＲの出力側にも、インダクタＬ３、キャパシタＣ４から成る直列共振回路と、インダクタＬ４、キャパシタＣ５から成る直列共振回路とが縦続接続されている。キャパシタＣ１には負荷Ｌｏａｄ１が接続され、また、キャパシタＣ５には負荷Ｌｏａｄ２が接続されている。高周波整合回路は、出力側の点ＰにてトランジスタＴＲ側をみたインピーダンスが所望の値になるように、負荷Ｌｏａｄ１と負荷Ｌｏａｄ２とを整合させる。電圧制御手段によって制御電圧が切り替えられることによって各キャパシタＣ１〜Ｃ５の容量値が変えられて、このインピーダンス値は所望の値に変化する。
【００１４】
図１の入力側基板１０上にはインダクタンス素子としてのスタブ１４が設けられている。このスタブ１４は、信号源からの高周波信号が入力される矩形状端部１４−１と、この矩形状端部１４−１の途中から基板１０の右端部に沿って基板１０上の上下方向に向かって放射状に拡がる形状を有する先端部１４−２とからなる。
【００１５】
矩形状端部１４−１の上面には、容量可変な圧電駆動型ＭＥＭＳ１５が設けられている。また、基板１０上、矩形状端部１４−１を挟んで上下にはそれぞれワイヤ１６を介して圧電駆動型ＭＥＭＳ１５に接続されたプレート電極１７、１８が設けられている。このプレート電極１８には高い抵抗値をもつ抵抗体１９が接続されている。抵抗体１９に接続された端子電極２０には、バイアス電圧が印加される。これらの矩形状端部１４−１、圧電駆動型ＭＥＭＳ１５、プレート電極１７、１８により、図２のトランジスタＴＲの入力側の初段の直列共振回路が構成される。
【００１６】
さらに、圧電駆動型ＭＥＭＳ１５の位置よりも基板１０上の右側にも、容量可変な圧電駆動型ＭＥＭＳ２１が、矩形状端部１４−１の上面に設けられている。この圧電駆動型ＭＥＭＳ２１にも、ワイヤ１６を介してプレート電極２２、２３が接続される。プレート電極２２、２３は、矩形状端部１４−１を挟んで基板１０上の上下にそれぞれ配置される。プレート電極２３には抵抗体１９の一端が接続され、この抵抗体１９の他端には、バイアス電圧の印加用の端子電極２４が接続される。これらの圧電駆動型ＭＥＭＳ１５、２１は、これらの入出力側にそれぞれ接続される素子のインピーダンスに応じて、複数本の可動電極のうちの動かそうとする可動電極の本数を変えられる。これらの矩形状端部１４−１、圧電駆動型ＭＥＭＳ２１、プレート電極２２、２３により、図２のトランジスタＴＲの入力側の２段目の直列共振回路が構成される。
【００１７】
圧電駆動型ＭＥＭＳ１１の入力側端子は、スタブ１４の先端部１４−２と複数本のワイヤ１６によって接続されている。圧電駆動型ＭＥＭＳ１１の出力側端子は、ＦＥＴ１２のゲート電極２６−１と複数本のワイヤ１６によって接続されている。この圧電駆動型ＭＥＭＳ１１には、バイアス電圧を供給するための端子電極２５−１、２５−２が抵抗体１９を介してそれぞれ接続されている。ＦＥＴ１２のドレイン電極２６−２には、出力側基板１３上の回路が接続される。
【００１８】
出力側基板１３上には、インダクタンス素子としてのスタブ２７が設けられている。スタブ２７は、スタブ１４の平面形状と略対称な平面形状を有し、先端部２７−１及び矩形状端部２７−２からなる。そして、矩形状端部２７−２の上面には容量可変な圧電駆動型ＭＥＭＳ２８が設けられる。基板１３上、矩形状端部２７−２を挟んで上下にはそれぞれワイヤ１６を介して圧電駆動型ＭＥＭＳ２８に接続されたプレート電極２９、３０が設けられる。プレート電極３０には抵抗体１９の一端が接続されており、この抵抗体１９の他端には、バイアス電圧用の端子電極３１が接続されている。これらの矩形状端部２７−２、圧電駆動型ＭＥＭＳ２８、及びプレート電極２９、３０により、トランジスタＴＲの出力側の初段の直列共振回路が構成される。
【００１９】
圧電駆動型ＭＥＭＳ２８の位置よりも基板１３上の右側には、容量可変な圧電駆動型ＭＥＭＳ３２が、スタブ２７の矩形状端部２７−２の上面に設けられている。この圧電駆動型ＭＥＭＳ３２には、ワイヤ１６を介してプレート電極３３、３４が接続される。これらのプレート電極３３、３４は、矩形状端部２７−２を挟んで基板１３上の上下にそれぞれ配置される。プレート電極３４には抵抗体１９が接続されており、抵抗体１９の他端にはバイアス電圧の印加用の端子電極３５が接続される。これらの矩形状端部２７−２、圧電駆動型ＭＥＭＳ３２、及びプレート電極３３、３４によって、トランジスタＴＲの出力側の２段目の直列共振回路が構成される。
【００２０】
圧電駆動型ＭＥＭＳ２８、３２は、ＦＥＴ１２の切り替え制御電圧に応じて異なる複数の容量値を有する出力側ＭＥＭＳ素子である。これらの圧電駆動型ＭＥＭＳ２８、３２は、これらの入出力側にそれぞれ接続される素子のインピーダンスに応じて、複数本の可動電極のうちの動かそうとする可動電極の本数を変えられる。
【００２１】
また、本実施形態に係る高周波整合回路はパーケージ化されている。図４は図１の高周波電力素子の外観を模式的に示す図である。パッケージには、高周波信号が入力されるＲＦポート３６−１と、高周波信号が出力されるＲＦポート３６−２と、圧電駆動型ＭＥＭＳ１１、１５、２１、２８及び３２のそれぞれのスイッチングの制御信号を入力するための端子電極３６−３、３６−４とが設けられている。入力される高周波信号が低周波側である場合と高周波側である場合とのそれぞれに応じて、端子電極３６−３及び端子電極３６−４への制御電圧が切り替えられる。これらの制御電圧の値は、整合させようとするバンドに応じて決められる。これらの端子電極３６−３、３６−４には、それぞれ、ゲート電圧、ドレイン電圧が印加される。
【００２２】
本実施形態に係る高周波整合回路では、制御電圧はＦＥＴ１２のバイアス電圧に限られる。このバイアス電圧としてドレイン電圧及びゲート電圧を使用者が端子電極３６−３、３６−４に印加することによって、高周波整合回路は、任意の周波数帯の高周波信号についてのインピーダンス整合が可能となる。
【００２３】
圧電駆動型ＭＥＭＳ２１について図１の鎖線Ｂ−Ｂ’に沿って切断した断面図を図５に示す。圧電駆動型ＭＥＭＳ１１、１５、２８、３２も圧電駆動型ＭＥＭＳ１１と同じように構成される。圧電駆動型ＭＥＭＳ２１は、グランド面である第１金属層３７と、この第１金属層３７上に形成され、高抵抗Ｓｉ基板やガラス等でできた第１絶縁層３８と、この第１絶縁層３８上においてフォトエッチング法などによって所望の回路パターンを形成された第２金属層３９と、この第２金属層３９上に形成され、大きな比誘電率εγをもつ第２絶縁層４１と、この第２絶縁層４１上のスタブ２３、２２側の端部に離間して形成された２つの絶縁体４２と、第２金属層３９に対面し、２つの絶縁体４２をアンカーとして両端を装架された可動電極４３とを備えている。この可動電極４３が図３の可動電極４３−１〜４３−６に相当する。
【００２４】
第２金属層３９は、ビアホール（Via-hole）４０、あるいはキャスタレーションによって第１金属層３７に接続される下部電極として機能する。この第２金属層３９と、上部電極としての可動電極４３との間に電圧が印加されることにより、第２金属層３９、第２絶縁層４１及び可動電極４３とによってキャパシタが構成されている。可動電極４３は、ＡｌＮ（窒化アルミニウム）、ＰＺＳ（Pd／Zn／Sb）やＰＺＴ（Pd／Ni（又はZn）／Te）合金からなる。この可動電極４３の内２つの絶縁体４２によって支持された部位（以下、上肢部とも呼ぶ）は可動にされている。
【００２５】
可動電極４３の下面には、可動電極４３の正面右端から中央部分へ向かって順番に、絶縁膜４４、第１圧電膜４５、絶縁膜４６及び第２圧電膜４７が形成されており、絶縁膜４４、第１圧電膜４５、絶縁膜４６及び第２圧電膜４７の上には金属膜４８が形成されている。これらの第１圧電膜４５と第２圧電膜４７とは、膨張率が互いに異なるピエゾ素子からなる。不図示の電極を介して第１圧電膜４５及び第２圧電膜４７間に電圧が印加されることによって、第１圧電膜４５と第２圧電膜４７とのそれぞれのピエゾ素子が互いに逆方向に分極し、第１圧電膜４５と第２圧電膜４７とは、可動電極４３の下面上において収縮する。
【００２６】
可動電極４３の上面には、右端部に蒸着されたワイヤ１６から中央部分へ向かって順番に、絶縁膜４９、第２圧電膜４７、絶縁膜５０、第１圧電膜４５及び絶縁膜５１が形成されており、絶縁膜４９、第２圧電膜４７、絶縁膜５０、第１圧電膜４５及び絶縁膜５１の上には金属膜５２が形成されている。金属膜４８と金属膜５２とは、高抵抗値の不図示の抵抗体を介して第２金属層３９に不図示のビアホールによって接続されている。なお、これらのビアホールは、図１の鎖線Ｂ−Ｂ’に沿った断面とは異なる位置に形成される。また、可動電極４３の中央部分から左端に至る構成は、可動電極４３の中央部分から右端に至る構成と左右対称である。
【００２７】
可動電極４３の上面に設けられた第１圧電膜４５と第２圧電膜４７とに印加される電圧の極性は、可動電極４３の下面に設けられた第１圧電膜４５と第２圧電膜４７とに印加される電圧の極性と同じにされている。そして、スイッチングにより、圧電駆動型ＭＥＭＳ２１がオフにされると、可動電極４３の下面において、左右の第１圧電膜４５が収縮するとともに左右の第２圧電膜４７が伸長し、かつこれらの第１圧電膜４５の収縮と第２圧電膜４７の伸長とに連動して、可動電極４３の上面において、左右の第２圧電膜４７が収縮して左右の第１圧電膜４５が伸長する。これらの伸長及び伸縮にともなって、可動電極４３が湾曲し、その中央部分が下方に押し下げられて、第２金属層３９に向かって変位する。一方、スイッチングにより、圧電駆動型ＭＥＭＳ２１がオンにされると、可動電極４３の上面及び下面において、それぞれの第１圧電膜４５と第２圧電膜４７とが、オフにスイッチングされたときと逆向きに伸長又は収縮し、これにより、可動電極４３が湾曲し、その中央部分が上方に変位する。
【００２８】
従って、可動電極４３、それぞれの第１圧電膜４５、及びそれぞれの第２圧電膜４７によって、金属ばねないしは圧電アクチュエータが構成される。圧電駆動型ＭＥＭＳ２１は、２つの絶縁体４２及び可動電極４３からなる両持ち梁構造を有するともいえる。両端部において２つの絶縁体４２上に支持された可動電極４３が、スイッチングに連動して上下に変位するため、容量値が、固定電極である第２絶縁層４１と可動電極４３との距離に応じて変化する。
【００２９】
また、電圧制御手段が図３の６本の可動電極４３−１〜４３−６によって形成されるキャパシタの容量を切り替えることによって、可動電極４３−１〜４３−６を流れる電流の大きさを制御することもできる。図６は本実施形態に係る高周波整合回路の可動電極と絶縁層との接触部位を模式的に示す図である。可動電極４３−１〜４３−６と第２絶縁層４１とが接触する部位の面積が同じになるように、圧電駆動型ＭＥＭＳ１１のスイッチングが制御される場合には、図６（ａ）に示すように、各可動電極４３−１〜４３−６と第２電極層３９とによるキャパシタの各容量値は同じである。高周波信号が圧電駆動型ＭＥＭＳ１１に入力される場合、低インピーダンス側である可動電極４３−６を流れる電流ｉ６は、高インピーダンス側である可動電極４３−１を流れる電流ｉ１よりも大きい。
【００３０】
また、可動電極４３−１から可動電極４３−６へ向かって各可動電極４３−１〜４３−６のそれぞれの第２絶縁層４１への接触部位の面積が小さくなるように、圧電駆動型ＭＥＭＳ１１のスイッチングが制御される場合には、図６（ｂ）に示すように、可動電極４３−６により生成されるキャパシタの容量値が減る。信号電流が集中しないように各容量が調整されるため、各可動電極４３−１〜４３−６を流れる電流ｉ１〜ｉ６の値は均一化される。
【００３１】
圧電駆動型ＭＥＭＳ１５、２１、２８、３２の各可動電極への電流の制御も、圧電駆動型ＭＥＭＳ１１の各可動電極への電流の制御と同じである。
【００３２】
このように構成された高周波整合回路が低周波信号へ整合をとる場合には、電圧制御手段は、端子電極２０、２４、２５−１、２５−２、３１及び３５のうちの端子電極２０、２５−１及び３５をオンにするとともに端子電極２４、２５−２及び３１をオフにする。また、高周波整合回路が高周波信号へ整合をとる場合には、電圧制御手段は、端子電極２４、２５−２及び３１をオンにするとともに端子電極２０、２５−１及び３５をオフにする。電圧制御手段は、低周波信号への整合と高周波信号への整合とのそれぞれに応じて、端子電極２０、２４、２５−１、２５−２、３１及び３５への制御電圧Ｖ１〜Ｖ６を切り替える。
【００３３】
この制御電圧の切り替えは、Ｃon／Coff  ＝  １＋εγ・ｔ１／ｔ２が満足されるように行われる。ここで、Ｃon／Coffはオン又はオフのスイッチング時の容量比を表し、ｔ１は絶縁体４２の高さ、ｔ２は第２絶縁層４１の膜厚、εγは比誘電率を表す。高周波整合回路は、比誘電率εγの大きな第２絶縁層４１と、この第２絶縁層４１の比誘電率εγよりも小さい値の比誘電率εγをもつ絶縁体４２とを用いるため、スイッチングによって大きな容量の変化を得ることができる。
【００３４】
そして、高周波整合回路は、第１の周波数バンドに対しては、図２の等価回路のキャパシタＣ２，Ｃ４，Ｃ１，Ｃ５をそれぞれＯＮ，ＯＮ，ＯＦＦ，ＯＦＦにし、第２の周波数バンドに対しては、キャパシタＣ２，Ｃ４，Ｃ１，Ｃ５をそれぞれＯＦＦ，ＯＦＦ，ＯＮ，ＯＮにする。高周波整合回路の容量値は、キャパシタのオン及びオフによるスイッチング時の容量比Ｃon／Coffにしたがって変化し、この変化に応じて変換しようとするインピーダンス値が変わるため、整合する周波数バンドが変えられる。
【００３５】
このようにして、本実施形態に係る高周波整合回路によれば、圧電駆動型ＭＥＭＳ１１、１５、２１、２８及び３２が用いられるため、従来は周波数可変でなかった整合回路を任意の周波数に設定できる周波数可変型のデバイスの作成が可能になる。
【００３６】
また、本発明によれば、大電力でありかつ異なる周波数への切り替えが可能となるため、周波数毎に部品を製品に搭載することが不要になり、部品点数を減らすことができる。アナログデバイスの容量値は固定であるが、本発明によれば同じデバイスを用いて容量値を変化させることができる。
【００３７】
また、圧電駆動型ＭＥＭＳ１１、１５、２１、２８及び３２の内部抵抗は無限大であるため、可変容量ダイオードを用いた場合に生じるＱ値の劣化による影響を受けない。
【００３８】
（第１の実施形態の変形例）
図２の等価回路は２段型の直列共振回路を用いて整合をとっているが、設計帯域に応じて直列共振回路の縦続段数を増やすことにより、本発明の高周波整合回路は、より広帯域なインピーダンス変換器として利用することができる。従来、このような回路を分布定数型や集中定数型エレメントを用いて設計し所望の帯域を得ていたが、本発明の高周波整合回路によれば、インピーダンス変換のための直列共振回路の段数を増加させることにより、整合しようとする複数の周波数バンドをきめ細かく設定することもできる。
【００３９】
図４の端子電極３６−３、３６−４は、２バンドに対応して設けられていたが、３以上のバンドの信号について整合を行う場合には、端子電極は、整合の切り替え種類の数に応じた組み合わせの数を用意する必要がある。
【００４０】
図５の第１圧電膜４５及び第２圧電膜４７を、可動電極４３の周りに積層構造にすることにより、圧電アクチュエータ機構の可変距離や駆動距離を調節可能である。第１圧電膜４５と第２圧電膜４７とから構成される圧電アクチュエータの駆動力が不足している場合には、圧電駆動型ＭＥＭＳ２１は、１層構造である第１絶縁層３８の代わりに、多層構造を有する絶縁層を設けてもよい。第２圧電膜４７の逆方向分極が起こりにくい場合には、圧電駆動型ＭＥＭＳ２１は、第２圧電膜４７の代わりに、絶縁膜と金属膜とが積層形成された圧電膜を設けてもよい。これらについては、圧電駆動型ＭＥＭＳ１１、１５、２７及び３２も同じである。
【００４１】
また、圧電駆動型ＭＥＭＳ１１、１５、２１、２８及び３２は、動作原理が至って簡単であるため、本発明の高周波整合回路を縦続接続することにより、高利得かつ周波数可変なハイパワーアンプを提供することができ、ハイパワーアンプの設計も易くなる。
【００４２】
（第２の実施形態）
本発明の第２の実施形態に係る高周波整合回路は、ＦＥＴ１２に接続される容量可変素子として静電駆動型のＭＥＭＳを使用する。
【００４３】
本実施形態に係る高周波整合回路も高周波電力素子として用いられる。この高周波整合回路を含む高周波電力素子は、図７に示すように、入力側基板１０上のＦＥＴ１２に近い部分に可変容量キャパシタとしての静電駆動型MEMS６０を用いるとともに、入力側基板１０上のインピーダンスが比較的高い回路に圧電駆動型ＭＥＭＳ１５、２１を使用し、出力側基板１３上の回路に圧電駆動型MEMS２８、３２を使用している。ＦＥＴ１２等、大電力用のデバイスはそのデバイス自体のインピーダンスが低いため、ＦＥＴ１２の入力側では入力される電圧の平均電圧がインピーダンスに反比例して低い。この平均電圧が低くなる部分に、構造が単純であって精度の高い静電駆動型ＭＥＭＳ６０が配置されている。低電圧で動作するように静電駆動型ＭＥＭＳ６０が配置されているため、高電圧が印加された場合にも、静電駆動型ＭＥＭＳ６０はスイッチングの誤動作を生じない。図７において上述した符号と同じ符号をもつものはそれらと同じものであるので重複説明を省略する。
【００４４】
静電駆動型ＭＥＭＳ６０について鎖線Ａ−Ａ’に沿って切断された断面図を図８に示す。静電駆動型ＭＥＭＳ６０は、グラウンド面である第１金属層６１と、この第１金属層６１上に形成され、高抵抗Ｓｉ基板やガラス等でできた第１絶縁層６２と、この第１絶縁層６２上にフォトエッチング法により回路パターンを形成され、ビアホール６３によって第１金属層６１に接続された第２金属層６４と、この第２金属層６４上に形成され、大きな比誘電率εγを有し、内部に制御用の電極である固定電極６５、６６を設けてなる第２絶縁層６７と、この第２絶縁層６７上の両端部に離間して形成された２つの絶縁体６８と、第２金属層６４に対面し、２つの絶縁体６８をアンカーとして両端を装架された可動電極６９とを備えている。可動電極６９の右上肢部はワイヤ１６を介してＦＥＴ１２に接続されており、可動電極６９の左上肢部はワイヤ１６を介して信号源に接続されている。これにより、第２金属層６４及び可動電極６９をそれぞれ下部電極及び上部電極とするキャパシタが構成され、固定電極６５、６６への電圧の印加によって発生するクーロン力を受けて可動電極６９が下方へ引き寄せられるため、容量が変化する。
【００４５】
なお、可動電極６９の可動距離ないしは駆動距離は、積層によって変更可能であり、積層の変更によって所望の容量を得ることが可能である。また、第１絶縁層６２によって、ビアホール６３の直上に形成されるMIM（Metal Isolator Metal）キャパシタの機械的な強度の不足が回避される。
【００４６】
また、本実施形態に係る高周波電力素子の外観は、図９に示すようなパッケージ形状を有する。図９のパッケージには、高周波信号が入出力されるＲＦポート７２−１、７２−２と、静電駆動型ＭＥＭＳ６０のスイッチングの制御信号を入力するための端子電極７２−３〜７２−５とが設けられている。これらの端子電極７２−３、７２−５には、それぞれ、ゲート電圧、ドレイン電圧が印加される。このパッケージは、ハーメチックシールされた後、ＲＦポート７２−１、７２−２を介した評価用信号の入出力によって整合回路のＲＦ特性を評価されながら、端子電極７２−４に接続されたワイヤ１６から静電駆動型ＭＥＭＳ６０へ加える電圧が設定される。端子電極７２−３〜７２−５はいずれも樹脂７３によってポッティングされる。
【００４７】
このような構成により、本実施形態に係る高周波整合回路が低周波信号に整合をとる場合には、電圧制御手段は、端子電極２０、２５−１及び３５をオンにするとともに端子電極２４、２５−２及び３１をオフにする。また、高周波整合回路が高周波信号に整合をとる場合には、電圧制御手段は、端子電極２４、２５−２及び３１をオンにするとともに端子電極２０、２５−１及び３５をオフにする。低周波側の信号への整合と高周波側の信号への整合とのそれぞれの制御電圧Ｖ１〜Ｖ６の切り替えは、容量比Ｃon／Coff  ＝  １＋εγ・ｔ１／ｔ２を満たすようにして行われる。ここで、ｔ１は絶縁体６８の高さ、ｔ２は第２絶縁層６７の膜厚である。これにより、比誘電率εγの大きな第２絶縁層６７と、この第２絶縁層６７の比誘電率εγよりも小さい値の比誘電率εγをもつ絶縁体６８とによって、大きな容量変化が得られる。
【００４８】
静電駆動型のＭＥＭＳ構造が用いられるので、スイッチングにより任意の電圧に応じて静電駆動型ＭＥＭＳ６０の容量値が大きく変わる。従って、静電駆動型ＭＥＭＳ６０を入力側の回路エレメントとして用いることによって、本実施形態に係る高周波整合回路は外部電圧によって任意の負荷に対してインピーダンス整合をとることができる。
【００４９】
また、この高周波整合回路では、ＦＥＴ１２への平均入力電圧が低いというＦＥＴ１２のもつ特性が利用されるため、構造が単純で高い精度で動作するが高電圧下では誤動作の可能性があるという静電駆動型ＭＥＭＳ６０の特性を発揮させることができる。換言すれば、この高周波整合回路では、デバイスの近傍におけるインピーダンスが低い事を逆に利用して、高周波整合回路を構成する部分のうちのインピーダンスの変換比の最も大きな部分に静電駆動型MEMS６０が用いられている。
【００５０】
静電駆動型MEMS６０が配置される位置と同じ位置に、第１の実施形態の圧電駆動型ＭＥＭＳ１１が配置された場合に比べて、本実施形態に係る高周波整合回路によれば、圧電駆動型ＭＥＭＳがもつピエゾ素子に起因する構造の複雑さが解消され、製造コストを低くでき、かつ外部電圧によって任意のインピーダンスをもつ負荷に整合できるようになる。
【００５１】
また、本実施形態に係る高周波整合回路は、静電駆動型ＭＥＭＳ６０と圧電駆動型ＭＥＭＳ１５、２１、２８、３２とを併用するため、従来は周波数を変更することができなかった整合回路を所望の周波数に設定できるようになり、周波数可変型のデバイスを更に安価に得られるようになる。
【００５２】
（第３の実施形態）
圧電駆動型ＭＥＭＳ１５、２１、２８、３２や、第１の実施形態の圧電駆動型ＭＥＭＳ１１や、第２の実施形態の静電駆動型ＭＥＭＳ６０については、これらの入力側又は出力側から大電力のマイクロ波や大きなバイアス電流が入力されると、ＭＥＭＳ電極が焼損する場合がある。この大電流に対する電極の補強のため、本発明の第３の実施形態に係る高周波整合回路を含む高周波電力素子は金属体を備える。
【００５３】
図１０はこの高周波整合回路に用いられる静電駆動型ＭＥＭＳの断面図である。静電駆動型ＭＥＭＳ６０の可動電極６９の上面には、固定電極６５、６６に対面する位置に各可動電極６９間を簾状ないしは網目状に接続する金属体７０、７１が設けられている。これらの金属体７０、７１は低い抵抗値を有する。なお、図１０に示される符号のうち上述したものと同じものはそれらと同じものを示す。
【００５４】
これにより、静電駆動型ＭＥＭＳ６０の例では例えば図１０の点線で表されるような大電流が、可動電極６９と第１金属層６１との間の絶縁層や金属に流れた場合でもＭＥＭＳ電極の焼損が防止される。また、容量値の平坦性の安定化と相互変調歪みの発生の防止とが図られる。
【００５５】
複数の可動電極６９の間が金属体７０、７１によって接続された場合の電極の配置を図１１に示す。図１１は図１０の静電駆動型ＭＥＭＳ６０の模式的な平面図である。同図の可動電極６９−１〜６９−６は図１０の可動電極６９を表す。金属体７０、７１により接続された各可動電極６９−１〜６９−６と固定電極６５、６６とが対向するため、それぞれの電極どうしが簾状になる。それぞれの容量比が大きくされることによって、静電駆動型ＭＥＭＳ６０の容量比Ｃon／Coffが大きくされるため、インピーダンス変換に必要な容量比が得られる。また、金属体７０、７１が補強電極として機能するので、静電駆動型MEMS６０の各電極に流れる電流の許容値が上がる。
【００５６】
また、本実施形態に係る他の高周波整合回路は、図１２に示すように、圧電駆動型ＭＥＭＳ２１、１５、２８、３２のそれぞれの可動電極４３−１〜４３−６の上面の中央部分に、金属体５３を、絶縁膜５１及び金属膜５２を介して設けて、かつ各可動電極４３−１〜４３−６の間が低い抵抗値をもつ金属体５３によって簾状ないしは網目状に接続するようにもできる。図１３は図１２の圧電駆動型ＭＥＭＳ２１等の模式的な平面図である。図１２の構造をもつ圧電駆動型ＭＥＭＳ１５等の電極は図１３に示すように配置される。なお、図１２、図１３に示される符号のうち上述したものと同じものはそれらと同じものを示す。
【００５７】
高周波整合回路では、各可動電極４３−１〜４３−６と第２絶縁層４１との接触部位が厚くされているため、容量値についての平坦性が安定する。また、共振周波数と、金属体５３及び各可動電極４３−１〜４３−６などから構成される可動部位の質量とによって生じる相互変調歪みの発生が防止される。
【００５８】
また、本実施形態に係る高周波整合回路は、静電駆動型ＭＥＭＳ６０の代わりに、第１の実施形態の静電駆動型ＭＥＭＳ１１を用いることもできる。本実施形態に係る高周波整合回路が静電駆動型ＭＥＭＳ１１を用いる場合には、図１２と同様に、圧電駆動型ＭＥＭＳ１１の各可動電極４３−１〜４３−６上の金属体５３が、これらの可動電極４３−１〜４３−６の間を接続されるように構成される。
【００５９】
本実施形態に係る高周波整合回路によれば、各可動電極６９の間を金属体７０、７１が横方向に接続するため、横方向の電流の大きさが均一化される。また、本実施形態に係る高周波整合回路によれば、電極どうしが対向する面積が大きくなるため、大きな容量を得ることができ、金属ばねを駆動する電圧値を小さくすることができる。さらに、可動電極６９が分厚い金属ばねから構成されている場合でも、金属ばねを駆動する力の大きさは、その金属の電流密度と熱抵抗とから決まるため、重い金属ばねをも動かすことが可能になる。
【００６０】
本実施形態に係る高周波整合回路によれば、大電力のマイクロ波や大きな電流が入力された場合でも、補強電極が可動電極４３又は可動電極６９上に付加されているため、更に大きな電力又はバイアスをもつ信号を入力することができる。
【００６１】
また、本実施形態に係る高周波整合回路によれば、第１の実施形態に係る高周波整合回路又は第２の実施形態に係る高周波整合回路によって得られる効果と同じ効果をも得られる。
【００６２】
（第４の実施形態）
上述した各実施形態に係る高周波整合回路を含む高周波電力素子に信号が入力された場合は、大電力用デバイス自体のインピーダンスは低いので、その信号のポインティングベクトルの向きと直交する方向、すなわち、デバイスの横方向（図３の左右方向）に定在波が発生し、オッドモードと呼ばれる不要な共振モードの発振が生じ易い。本発明の第４の実施形態に係る高周波整合回路は、入力側ＭＥＭＳ素子及び出力側ＭＥＭＳ素子のそれぞれに対し、静電駆動型及び圧電駆動型のいずれのＭＥＭＳを用いることができる。
【００６３】
例えばＦＥＴ１２に接続される入力側ＭＥＭＳ素子が静電駆動型ＭＥＭＳ６０である場合の例を図１４に示す。図１４は本実施形態に係る高周波整合回路に用いられる静電駆動型ＭＥＭＳ内部の電極配置の一例を示す図である。この高周波整合回路は、静電駆動型MEMS６０の内部の上側の固定電極６５と下側の固定電極６５との間に抵抗体７４を設け、また、上側の固定電極６６と下側の固定電極６６との間に抵抗体７５を設ける。
【００６４】
静電駆動型ＭＥＭＳ６０内の上側の固定電極６５、６６と、下側の固定電極６５、６６との間の横方向にそれぞれ抵抗体７４、７５が接続されているため、上側に構成されるキャパシタ７６と下側に構成されるキャパシタ７７との間に生じるリーク電流が小さい。従って、キャパシタ７６、７７のそれぞれの電位は、信号の直流成分については同じである。これにより、インピーダンス変換の動作が安定化される。
【００６５】
また、本実施形態に係る高周波整合回路は、第１の実施形態における圧電駆動型ＭＥＭＳ１１、１５、２１、２８及び３２の可動電極４３−１〜４３−６と、第２金属層３９との間を抵抗体を用いて接続してもよい。
【００６６】
このように、抵抗体７４、７５によって、不要な共振モードの発生が抑止される。
【００６７】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、圧電駆動型ＭＥＭＳ１１、１５、２１、２８、３２及び６０が有する可動電極の数は６本であったが、この可動電極の数は１〜５本あるいは７本以上でもよい。
【００６８】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る高周波整合回路を含む高周波電力素子の平面図である。
【図２】本発明の第１の実施形態に係る高周波整合回路の等価回路を示す図である。
【図３】本発明の第１の実施形態に係る圧電駆動型ＭＥＭＳの模式的な平面図である。
【図４】図１の高周波電力素子の外観を模式的に示す図である。
【図５】本発明の第１の実施形態に係る高周波整合回路に用いられる圧電駆動型ＭＥＭＳの断面図である。
【図６】本発明の第１の実施形態に係る高周波整合回路の可動電極と絶縁層との接触部位を模式的に示す図であり、（ａ）は複数の接触部位の面積が同じである場合の図であり、（ｂ）は複数の接触部位の面積が異なる場合の図である。
【図７】本発明の第２の実施形態に係る高周波整合回路を含む高周波電力素子の平面図である。
【図８】本発明の第２の実施形態に係る高周波整合回路に用いられる静電駆動型ＭＥＭＳの断面図である。
【図９】図７の高周波電力素子の外観を模式的に示す図である。
【図１０】本発明の第３の実施形態に係る高周波整合回路に用いられる静電駆動型ＭＥＭＳの断面図である。
【図１１】図１０の静電駆動型ＭＥＭＳの模式的な平面図である。
【図１２】本発明の第３の実施形態に係る他の高周波整合回路に用いられる圧電駆動型ＭＥＭＳの断面図である。
【図１３】図１２の圧電駆動型ＭＥＭＳの模式的な平面図である。
【図１４】本発明の第４の実施形態に係る高周波整合回路に用いられる静電駆動型ＭＥＭＳ内部の電極配置の一例を示す図である。
【符号の説明】
【００７０】
１０…入力側基板、１１，１５，２１，２８，３２…圧電駆動型ＭＥＭＳ、１２…ＦＥＴ（電界効果トランジスタ）、１３…出力側基板、１４，２７…スタブ、１６…ワイヤ、１７，１８，２２，２３，２９，３０，３３，３４…プレート電極、１９，７４，７５…抵抗体、２０，２４，２５−１，２５−２，３１，３５，３６−３，３６−４，７２−３〜７２−５…端子電極、２６−１…ゲート電極、２６−２…ドレイン電極、３６−１，３６−２，７２−１，７２−２…ＲＦポート、３７，６１…第１金属層、３８，６２…第１絶縁層、３９，６４…第２金属層、４０，６３…ビアホール、４１，６７…第２絶縁層、４２，６８…絶縁体、４３，４３−１〜４３−６，６９，６９−１〜６９−６…可動電極、４４…絶縁膜、４５…第１圧電膜、４６，５０，５１…絶縁膜、４７…第２圧電膜、４８，４９，５２…金属膜、５３，７０，７１…金属体、５４〜５９…接触部位、６０…静電駆動型ＭＥＭＳ、６５，６６…固定電極、７３…樹脂、７６，７７…キャパシタ。
【図１】
2008205793.tif 000003
【図２】
2008205793.tif 000004
【図３】
2008205793.tif 000005
【図４】
2008205793.tif 000006
【図５】
2008205793.tif 000007
【図６】
2008205793.tif 000008
【図７】
2008205793.tif 000009
【図８】
2008205793.tif 000010
【図９】
2008205793.tif 000011
【図１０】
2008205793.tif 000012
【図１１】
2008205793.tif 000013
【図１２】
2008205793.tif 000014
【図１３】
2008205793.tif 000015
【図１４】
2008205793.tif 000016