(57)【要約】【課題】銅配線上にキャップ膜を形成した配線構造を有する半導体装置において、配線間リーク耐性を向上させるとともに、配線間容量を低減させた配線構造を有する半導体装置とその製造方法を得ること。【解決手段】下部層間絶縁膜１１と、下部層間絶縁膜１１上に形成される銅拡散防止膜２１と、銅拡散防止膜２１を貫通し下部層間絶縁膜１１に形成された配線用溝１２の側面と底面に形成されるバリア膜１３と、バリア膜１３が形成された配線用溝１２に埋め込まれたＣｕを含む材料からなる下層銅配線１４と、下層銅配線１４上に形成されるＣｏを含む材料からなるキャップ膜１５と、銅拡散防止膜２１とキャップ膜１５上に形成される上部層間絶縁膜３１と、上部層間絶縁膜３１中の下層銅配線１４の形成位置内の所定の位置に形成されたビアホール３２に埋め込まれたプラグ３３と、プラグ３３を含む上部層間絶縁膜３１上に形成される上層配線３４と、を備える。【選択図】        図１
2008060507.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、
下層に存在する第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成される銅拡散防止膜と、
前記銅拡散防止膜を貫通し前記第１の層間絶縁膜に形成された配線用溝の側面と底面に形成されるバリア膜と、
前記バリア膜が形成された前記配線用溝に埋め込まれたＣｕを含む材料からなる下層銅配線と、
前記下層銅配線上に形成されるＣｏを含む材料からなるキャップ膜と、
前記銅拡散防止膜と前記キャップ膜上に形成される第２の層間絶縁膜と、
前記第２の層間絶縁膜中の前記下層銅配線の形成位置内の所定の位置に前記キャップ膜に至る深さまで形成されたビアホールに埋め込まれた導電性材料からなるプラグと、
前記プラグを含む前記第２の層間絶縁膜上に形成される上層配線と、
を備えることを特徴とする半導体装置。
【請求項２】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、
下層に存在する第１の層間絶縁膜と、
前記第１の層間絶縁膜に形成された配線用溝の側面と底面に形成されるバリア膜と、
前記バリア膜が形成された前記配線用溝に埋め込まれたＣｕを含む材料からなる下層銅配線と、
前記下層銅配線上に形成されるＣｏを含む材料からなるキャップ膜と、
前記キャップ膜形成位置以外の前記第１の層間絶縁膜と前記バリア膜上に形成される銅拡散防止膜と、
前記銅拡散防止膜と前記キャップ膜上に形成される第２の層間絶縁膜と、
前記第２の層間絶縁膜中の前記下層銅配線の形成位置内の所定の位置に前記キャップ膜に至る深さまで形成されたビアホールに埋め込まれた導電性材料からなるプラグと、
前記プラグを含む前記第２の層間絶縁膜上に形成される上層配線と、
を備えることを特徴とする半導体装置。
【請求項３】
前記銅拡散防止膜の膜厚は、５〜５０ｎｍであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記銅拡散防止膜は、前記キャップ膜とほぼ同じ厚さであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置の製造方法において、
前記半導体基材上に第１の層間絶縁膜を形成する第１の層間絶縁膜形成工程と、
前記第１の層間絶縁膜上に銅拡散防止膜を形成する銅拡散防止膜形成工程と、
所定の位置の前記銅拡散防止膜と前記第１の層間絶縁膜を除去して、配線を形成するための配線用溝を形成する配線用溝形成工程と、
前記配線用溝の側面と底面にバリア膜を形成し、バリア膜を形成した前記配線用溝内をＣｕを含む導電性材料で埋め込み、下層銅配線を形成する下層銅配線形成工程と、
前記下層銅配線上に無電解めっき法によってＣｏを含む材料からなるキャップ膜を形成するキャップ膜形成工程と、
前記キャップ膜と前記銅拡散防止膜上に第２の層間絶縁膜を形成する第２の層間絶縁膜形成工程と、
前記第２の層間絶縁膜中の前記下層銅配線の形成位置上の所定の位置にビアホールを形成するビアホール形成工程と、
前記ビアホール内に導電性材料からなるプラグを埋め込み、前記第２の層間絶縁膜上に上層配線を形成する上層配線形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置の製造方法において、
前記半導体基材上に第１の層間絶縁膜を形成する第１の層間絶縁膜形成工程と、
所定の位置の前記第１の層間絶縁膜を除去して、配線を形成するための配線用溝を形成する配線用溝形成工程と、
前記配線用溝の側面と底面にバリア膜を形成し、バリア膜を形成した前記配線用溝内をＣｕを含む導電性材料で埋め込み、下層銅配線を形成する下層銅配線形成工程と、
前記下層銅配線を形成した前記第１の層間絶縁膜上に銅拡散防止膜を形成する銅拡散防止膜形成工程と、
前記下層銅配線の形成位置に対応する前記銅拡散防止膜を除去して、前記下層銅配線を露出させる下層銅配線露出工程と、
前記下層銅配線上に無電解めっき法によってＣｏを含む材料からなるキャップ膜を形成するキャップ膜形成工程と、
前記キャップ膜と前記銅拡散防止膜上に第２の層間絶縁膜を形成する第２の層間絶縁膜形成工程と、
前記第２の層間絶縁膜中の前記下層銅配線の形成位置上の所定の位置にビアホールを形成するビアホール形成工程と、
前記ビアホール内に導電性材料からなるプラグを埋め込み、前記第２の層間絶縁膜上に上層配線を形成する上層配線形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記キャップ膜形成工程では、前記銅拡散防止膜の厚さとほぼ同じ厚さの前記キャップ膜を形成することを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記キャップ膜形成工程の後に、前記銅拡散防止膜表面をドライエッチング処理または薬液処理して、前記銅拡散防止膜表面上のＣｏを除去するＣｏ除去工程をさらに含むことを特徴とする請求項５〜７のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層配線構造を有する半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体装置の配線として銅（Ｃｕ）配線を使用する場合に、信頼性を向上させるために、また、層間絶縁膜への銅の熱的拡散を防止するとともに、エレクトロマイグレーション耐性を向上させるために、配線の底面と側面にタンタル（Ｔａ）やチタン（Ｔｉ）、タングステン（Ｗ）などの金属またはその窒化物からなるバリア膜が形成され、また、配線の上面には、銅の酸化を防止するために、シリコン（Ｓｉ）の窒化物や炭化物などからなるキャップ膜が形成される。また、近年では、下層銅配線が埋め込まれた層間絶縁膜上に形成されるＳｉＮなどの絶縁材料を用いた銅拡散防止膜の削除による配線間容量の低減を一つの目的としてコバルト（Ｃｏ）をキャップ膜とする構造が提案されている（たとえば、非特許文献１，２，３参照）。このキャップ膜は、無電解めっきによって銅配線上にのみ選択的に形成するＣｏメッキプロセスによって形成される。
【０００３】
【非特許文献１】Itabashi, Nakano and Akahoshi (Hitachi), "Electroless Deposited CoWB for Copper Diffusion Barrier Metal", Proceedings of the IITC (2002)
【非特許文献２】Ishigami, Kurokawa, Kakuhara, Withers, Jacobs, Colics, Ivanov, Sekine, Ueno (NEC, Blue29), "High Reliability Cu Interconnection Utilizing a Low Contamination CoWP Capping Layer", Proceedings of the IITC (2004)
【非特許文献３】J. Gambino, J. Wynne, S. Smith, S. Mongeon, P. Pokrinchak, D. Meatyard (IBM), "Effect of CoWP Cap Thickness on Via Yield and Reliability for Cu Interconnects with CoWP-only Cap Process", Proceedings of the IITC (2005)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＣｏメッキプロセスでは、選択めっきプロセスであるため、絶縁膜上にも不必要なＣｏなどの金属不純物が残留したりあるいはＣｏの成長が発生したりし、配線間リークが増大する原因となっていた。また、現状のＣｏメッキプロセスでは、Ｃｕ膜（下層銅配線）上の一部にＣｏ膜が成膜されないＣｏやぶれやＣｏ欠けが発生したり、Ｃｏ膜の膜厚に下層銅配線のパターン依存性が存在したりすることなどのＣｏ膜の成膜性が不完全であることと、Ｃｏ膜自身の銅拡散防止膜としての特性が不十分であること、という２点の問題点によって、銅拡散防止膜の削除は実現されていない。
【０００５】
図５は、従来の半導体装置の配線構造の一部を模式的に示す断面図である。この半導体装置は、半導体基板上にトランジスタなどの電子部品が形成された図示しない半導体基材上に、下部層間絶縁膜１１１、下層銅配線１１４の配線材料である銅の層間絶縁膜への拡散を防止する銅拡散防止膜１２１、および上部層間絶縁膜１３１が順に積層されて構成され、下部層間絶縁膜１１１内に形成された下層銅配線１１４と上部層間絶縁膜１３１上に形成された上層配線１３４とが、上部層間絶縁膜１３１内を貫通するように形成されたプラグ１３３によって電気的に接続される構成を有する。
【０００６】
また、下部層間絶縁膜１１１の所定の位置には、下層銅配線１１４を形成するための配線用溝１１２が形成される。この配線用溝１１２の底面と側面には、Ｃｕの下部層間絶縁膜１１１への拡散を防止するためのバリア膜１１３が形成され、このバリア膜１１３が形成された配線用溝１１２内にはさらにＣｕが埋め込まれて下層銅配線１１４が形成される。さらに、下層銅配線１１４上には、Ｃｏを含む導電性材料からなるキャップ膜１１５が選択的に形成される。上部層間絶縁膜１３１内で下層銅配線１１４が存在する所定の位置には、上層に形成される上層配線１３４と下層銅配線１１４とを接続するためのビアホール１３２が、キャップ膜１１５に至るように形成される。そして、このビアホール１３２に導電性材料からなるプラグ１３３が形成されるとともに、プラグ１３３の形成位置を含む上部層間絶縁膜１３１上の所定の位置には上層配線１３４が形成される。
【０００７】
図６−１〜図６−６は、従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である。まず、半導体基板上に半導体素子などを形成した半導体基材上に形成した下部層間絶縁膜１１１に、下層銅配線１１４を形成するための配線用溝１１２をフォトリソグラフィ技術とエッチング技術とを用いて形成する（図６−１）。ついで、配線用溝１１２内にスパッタ法などの成膜法を用いてバリア膜１１３とＣｕのシード層を形成した後、電解めっき法によってＣｕ膜を形成し、ＣＭＰ（Chemical Mechanical Polishing）によって、配線用溝１１２の形成位置以外の位置で下部層間絶縁膜１１１の表面が露出するまでＣｕ膜とバリア膜１１３を除去する。これにより、配線用溝１１２内に、バリア膜１１３とＣｕからなる下層銅配線１１４が形成される（図６−２）。
【０００８】
ついで、無電解めっき法によって下層銅配線１１４を構成するＣｕ膜上に選択的にキャップ膜１１５を形成し（図６−３）、ＳｉＮなどからなる５０ｎｍ以上の銅拡散防止膜１２１をキャップ膜１１５を形成した下部層間絶縁膜１１１上に形成する（図６−４）。その後、銅拡散防止膜１２１上に上部層間絶縁膜１３１を形成し（図６−５）、フォトリソグラフィ技術とエッチング技術によって下層銅配線１１４上の所定の位置にビアホール１３２を形成し、キャップ膜１１５を露出させる（図６−６）。そして、このビアホール１３２に導電性材料を埋め込んでプラグを形成し、プラグ形成位置を含む上部層間絶縁膜１３１上に上層配線を形成することによって、図５に示される配線構造を有する半導体装置が得られる。
【０００９】
以上の図６−１〜図６−６に示したように、従来のキャップ膜１１５を有する半導体装置の配線構造では、キャップ膜１１５を形成した下部層間絶縁膜１１１上に銅拡散防止膜１２１を形成しているために、キャップ膜１１５を導入した当初の目的の一つであった配線間容量の低減を実行できていないという問題点があった。また、下層銅配線１１４上にのみキャップ膜１１５が形成されるため、キャップ膜１１５の厚さの分だけ銅拡散防止膜１２１には段差が発生してしまい、平坦性が損なわれてしまうという問題点もあった。
【００１０】
この発明は、上記に鑑みてなされたもので、銅配線上にキャップ膜を形成した配線構造を有する半導体装置において、配線間リーク耐性を向上させるとともに、配線間容量を低減させた配線構造を有する半導体装置とその製造方法を得ることを目的とする。また、銅配線上に形成される膜の平坦化を向上させた配線構造を有する半導体装置とその製造方法を得ることも目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、この発明にかかる半導体装置は、半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、下層に存在する第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成される銅拡散防止膜と、前記銅拡散防止膜を貫通し前記第１の層間絶縁膜に形成された配線用溝の側面と底面に形成されるバリア膜と、前記バリア膜が形成された前記配線用溝に埋め込まれたＣｕを含む材料からなる下層銅配線と、前記下層銅配線上に形成されるＣｏを含む材料からなるキャップ膜と、前記銅拡散防止膜と前記キャップ膜上に形成される第２の層間絶縁膜と、前記第２の層間絶縁膜中の前記下層銅配線の形成位置内の所定の位置に前記キャップ膜に至る深さまで形成されたビアホールに埋め込まれた導電性材料からなるプラグと、前記プラグを含む前記第２の層間絶縁膜上に形成される上層配線と、を備えることを特徴とする。
【発明の効果】
【００１２】
この発明によれば、下層銅配線の周辺における誘電率の高い銅拡散防止膜の量を減らすことによって、配線間容量を低減することができ、デバイスを高速化することができるとともに、銅配線上に形成される膜の平坦化を向上させることができるという効果を有する。
【発明を実施するための最良の形態】
【００１３】
以下に添付図面を参照して、この発明にかかる半導体装置とその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００１４】
実施の形態１．
図１は、この発明にかかる半導体装置の実施の形態１の配線構造を模式的に示す断面図である。この半導体装置は、半導体基板上にトランジスタなどの電子部品が形成された図示しない半導体基材上にシリコン酸化物などからなる下部層間絶縁膜１１、下層銅配線１４の配線材料である銅の層間絶縁膜への拡散を防止するシリコン窒化物などからなる銅拡散防止膜２１、およびシリコン酸化物などからなる上部層間絶縁膜３１が順に積層され、下部層間絶縁膜１１内に形成された下層銅配線１４と上部層間絶縁膜３１上に形成された上層配線３４とを、上部層間絶縁膜３１に形成されたプラグ３３によって電気的に接続した構造を有する。ここで、下部層間絶縁膜１１は、特許請求の範囲における第１の層間絶縁膜に対応し、上部層間絶縁膜３１は、同じく第２の層間絶縁膜に対応している。
【００１５】
銅拡散防止膜２１と下部層間絶縁膜１１の積層体の所定の位置には、下層銅配線１４を形成するための配線用溝１２が形成され、この配線用溝１２の底面と側面には、銅の下部層間絶縁膜１１への拡散を防止するためのタンタルやチタン、タングステンなどの金属またはその窒化物からなるバリア膜１３が形成され、このバリア膜１３が形成された配線用溝１２内に銅が埋め込まれて下層銅配線１４が形成される。また、下層銅配線１４上には、選択的にＣｏを含む導電性材料からなるキャップ膜１５が形成される。上部層間絶縁膜３１内で下層銅配線１４が存在する所定の位置には、上層配線３４と下層銅配線１４とを接続するためのビアホール３２が、キャップ膜１５に至るように形成される。そして、このビアホール３２に銅やタングステンなどの導電性材料からなるプラグ３３が形成されるとともに、上部層間絶縁膜３１上の所定の位置には上層配線３４が形成される。
【００１６】
このように、この実施の形態１では、銅拡散防止膜２１と下部層間絶縁膜１１の積層体中に下層銅配線１４を形成するための配線用溝１２を形成するようにしたので、バリア膜１３上には銅拡散防止膜２１が形成されず、背景技術で示したように、バリア膜１３上で銅拡散防止膜２１の膜厚が増加することがない。また、銅拡散防止膜２１はキャップ膜１５を覆う必要性がないので、従来のキャップ膜に比してその膜厚を５０ｎｍ以下の厚さとすることができる。
【００１７】
つぎに、このような半導体装置の配線構造の製造方法について説明する。図２−１〜図２−６は、この発明にかかる半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である。まず、半導体基板上に半導体素子などを形成した半導体基材上にシリコン酸化物などからなる下部層間絶縁膜１１とシリコン窒化物などからなる銅拡散防止膜２１を順に積層させる（図２−１）。このとき、銅拡散防止膜２１の厚さは、５〜５０ｎｍとすることができるが、この例では、２０ｎｍ程度であるとする。ついで、フォトリソグラフィ技術とエッチング技術とを用いて、下層銅配線１４を形成するための配線用溝１２を銅拡散防止膜２１と下部層間絶縁膜１１に形成する（図２−２）。
【００１８】
ついで、配線用溝１２を形成した銅拡散防止膜２１と下部層間絶縁膜１１の上にスパッタ法などの成膜法によってバリア膜１３とＣｕのシード層を順に形成する。これにより、配線用溝１２の底面と側面にバリア膜１３とＣｕのシード層が形成される。その後、電解めっき法によって配線用溝１２内が満たされるようにＣｕ膜を形成する。そして、ＣＭＰによって、配線用溝１２の形成位置以外の位置で下部層間絶縁膜１１の表面が露出するまでＣｕ膜とバリア膜１３を除去する（図２−３）。
【００１９】
ついで、無電解めっき法によってＣｕ膜上に選択的にＣｏ含む導電性材料からなるキャップ膜１５を形成する（図２−４）。このキャップ膜１５の膜厚は５〜３０ｎｍとすることができるが、この例では２０ｎｍ程度であるとする。その後、下層銅配線１４上に形成されたキャップ膜１５以外の銅拡散防止膜２１（とバリア膜１３）の表面をＡｒスパッタエッチ、ＮＨ3プラズマ処理、Ｈ2プラズマ処理などのドライ処理、またはクエン酸含有の酸性薬液もしくはフッ酸含有の薬液などの薬液処理によってエッチングを行い、下層銅配線１４上以外の銅拡散防止膜２１上やバリア膜１３上に形成された不要なＣｏ膜を除去する。
【００２０】
ついで、キャップ膜１５を形成した下部層間絶縁膜１１上にシリコン酸化物などからなる上部層間絶縁膜３１を形成し（図２−５）、フォトリソグラフィ技術とエッチング技術によって下層銅配線１４が形成された位置内の上部層間絶縁膜３１の所定の位置にビアホール３２を形成する。これによって、キャップ膜１５を露出させる（図２−６）。そして、このビアホール３２に電極材料となる銅やタングステンなどの導電性材料を埋め込んでプラグを形成した後、上部層間絶縁膜３１上に上層配線を形成することによって、図１に示される配線構造を有する半導体装置が得られる。
【００２１】
この実施の形態１によれば、下層の下部層間絶縁膜１１／銅拡散防止膜２１界面がＣｏメッキプロセスにさらされないので、配線間リーク耐性が向上するという効果を有する。また、キャップ膜１５の成膜時に銅拡散防止膜２１表面をドライ処理または薬液処理によってエッチングするようにしたので、銅拡散防止膜２１上にＣｏなどの金属の残留やその拡散量が抑制され、Ｃｏメッキの選択成長性や配線間リーク耐性が向上するという効果も有する。
【００２２】
また、従来ではキャップ膜１５を下層銅配線１４上に形成した後に銅拡散防止膜２１を形成していたので５０ｎｍ以上の銅拡散防止膜２１を必要としたが、この実施の形態１では、下部層間絶縁膜１１上に銅拡散防止膜２１を形成してから、下層配線用の配線用溝１２を形成するようにしたので、銅拡散防止膜２１の膜厚を５〜５０ｎｍに薄膜化することができる。これにより、下層銅配線１４周辺の誘電率の高い銅拡散防止膜２１が、従来の構造のように段差によって厚膜化することがなく、均一な銅拡散防止膜２１が形成される。その結果、配線間容量を低減し、デバイスの高速化を実現することができるという効果も有する。
【００２３】
実施の形態２．
図３は、この発明にかかる半導体装置の実施の形態２の配線構造を模式的に示す断面図である。この半導体装置は、半導体基板上にトランジスタなどの電子部品が形成された図示しない半導体基材上にシリコン酸化物などからなる下部層間絶縁膜１１、下層銅配線１４の配線材料である銅の層間絶縁膜への拡散を防止するシリコン窒化物などからなる銅拡散防止膜２１、およびシリコン酸化物などからなる上部層間絶縁膜３１が順に積層され、下部層間絶縁膜１１内に形成された下層銅配線１４と上部層間絶縁膜３１上に形成された上層配線３４とを、上部層間絶縁膜３１に形成されたプラグ３３によって電気的に接続した構造を有する。
【００２４】
下部層間絶縁膜１１の積層体の所定の位置には、下層配線を形成するための配線用溝１２が形成され、この配線用溝１２の底面と側面には、Ｃｕの下部層間絶縁膜１１への拡散を防止するためのタンタルやチタン、タングステンなどの金属またはその窒化物からなるバリア膜１３が形成され、このバリア膜１３が形成された配線用溝１２内にＣｕが埋め込まれて下層銅配線１４が形成される。このバリア膜１３は実施の形態１の場合と異なり、その上面が銅拡散防止膜２１によって覆われている。
【００２５】
また、下層銅配線１４上には、選択的にＣｏを含む導電性材料からなるキャップ膜１５が形成される。上部層間絶縁膜３１内で下層銅配線１４が存在する所定の位置には、上層配線３４と下層銅配線１４とを接続するためのビアホール３２が、キャップ膜１５に至るように形成される。そして、このビアホール３２に銅やタングステンなどからなるプラグ３３が形成されるとともに、上部層間絶縁膜３１上の所定の位置には上層配線３４が形成される。
【００２６】
このように、この実施の形態２では、キャップ膜１５近傍（バリア膜１３）の上部に存在していた銅拡散防止膜２１を取り除いた配線構造となっている。これにより、配線間容量の低減が実行され、また、バリア膜１３上には銅拡散防止膜２１が形成されないので、背景技術で示したように、バリア膜１３上で銅拡散防止膜２１の膜厚が段差によって増加することがない。
【００２７】
つぎに、このような半導体装置の配線構造の製造方法について説明する。図４−１〜図４−７は、この発明にかかる半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である。まず、半導体基板上に半導体素子などを形成した半導体基材上に、シリコン酸化物などからなる下部層間絶縁膜１１を形成し、この下部層間絶縁膜１１の所定の位置に、下層銅配線１４を形成するための配線用溝１２をフォトリソグラフィ技術とエッチング技術とを用いて形成する（図４−１）。
【００２８】
ついで、配線用溝１２を形成した下部層間絶縁膜１１上に、バリア膜１３とＣｕのシード層を形成する。これにより、配線用溝１２の底面と側面にバリア膜１３とＣｕのシード層が形成される。その後、電解メッキ法によって配線用溝１２内が満たされるようにＣｕ膜を形成する。そして、ＣＭＰによって、配線用溝１２形成位置以外の位置で下部層間絶縁膜１１の表面が露出するまでＣｕ膜とバリア膜１３を除去する（図４−２）。
【００２９】
ついで、下層銅配線１４を形成した下部層間絶縁膜１１上にＳｉＮなどからなる銅拡散防止膜２１を形成する（図４−３）。この銅拡散防止膜２１の厚さは、５〜５０ｎｍとすることができるが、この例では、２０ｎｍ程度であるとする。その後、下層銅配線１４の表面のみが露出するように、フォトリソグラフィ技術とエッチング技術とを用いて下層銅配線１４に対応する部分の銅拡散防止膜２１を除去する（図４−４）。
【００３０】
ついで、無電解めっき法によって表面が露出した下層銅配線１４上に選択的にキャップ膜１５を形成する（図４−５）。このキャップ膜１５の膜厚は５〜３０ｎｍとすることができるが、この例では銅拡散防止膜２１の膜厚と同じ２０ｎｍ程度であるとする。その後、銅拡散防止膜２１表面をＡｒスパッタエッチ、ＮＨ3プラズマ処理、Ｈ2プラズマ処理などのドライ処理、またはクエン酸含有の酸性薬液もしくはフッ酸含有の薬液などの薬液処理によってエッチングを行い、下層銅配線１４膜上以外の銅拡散防止膜２１上に形成された不要なＣｏ膜を除去する。
【００３１】
その後、キャップ膜１５と上部層間絶縁膜３１上にシリコン酸化物などからなる上部層間絶縁膜３１を形成し（図４−６）、フォトリソグラフィ技術とエッチング技術によって下層銅配線１４（キャップ膜１５）が形成された位置内の上部層間絶縁膜３１の所定の位置にビアホール３２を形成する。これによって、キャップ膜１５を露出させる（図４−７）。そして、このビアホール３２に電極材料となる銅やタングステンなどの導電性材料を埋め込んでプラグ３３を形成した後、上部層間絶縁膜３１上に上層配線を形成することによって、図３に示される配線構造を有する半導体装置が得られる。
【００３２】
この実施の形態２によれば、実施の形態１の効果に加えて、銅拡散防止膜２１とキャップ膜１５の膜厚をほぼ同じ膜厚（５〜３０ｎｍ）の配線構造としたので、Ｃｏメッキ後のウェハ表面が平坦となり、上層配線のリソグラフィにおけるマージンが拡大し、また絶縁膜ＣＭＰ工程の削除という形でＣＭＰプロセスへの負荷を低減することなどが可能になるという効果を有する。
【産業上の利用可能性】
【００３３】
以上のように、この発明にかかる半導体装置は、配線材料として銅配線を用いた半導体デバイスに有用であり、特に、各種のＳＯＣ（System On Chip）デバイスとその製品に適している。
【図面の簡単な説明】
【００３４】
【図１】この発明による半導体装置の実施の形態１の配線構造を模式的に示す断面図である。
【図２−１】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その１）。
【図２−２】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その２）。
【図２−３】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その３）。
【図２−４】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その４）。
【図２−５】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その５）。
【図２−６】この発明による半導体装置の実施の形態１の配線構造の製造方法の一例を模式的に示す断面図である（その６）。
【図３】この発明による半導体装置の実施の形態２の配線構造を模式的に示す断面図である。
【図４−１】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その１）。
【図４−２】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その２）。
【図４−３】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その３）。
【図４−４】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その４）。
【図４−５】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その５）。
【図４−６】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その６）。
【図４−７】この発明による半導体装置の実施の形態２の配線構造の製造方法の一例を模式的に示す断面図である（その７）。
【図５】従来の半導体装置の配線構造を模式的に示す断面図である。
【図６−１】従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である（その１）。
【図６−２】従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である（その２）。
【図６−３】従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である（その３）。
【図６−４】従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である（その４）。
【図６−５】従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である（その５）。
【図６−６】従来のキャップ膜を有する半導体装置の配線構造の製造方法の手順を模式的に示す断面図である（その６）。
【符号の説明】
【００３５】
１１  下部層間絶縁膜
１２  配線用溝
１３  バリア膜
１４  下層銅配線
１５  キャップ膜
２１  銅拡散防止膜
３１  上部層間絶縁膜
３２  ビアホール
３３  プラグ
３４  上層配線
【図１】
2008060507.tif 000003
【図２−１】
2008060507.tif 000004
【図２−２】
2008060507.tif 000005
【図２−３】
2008060507.tif 000006
【図２−４】
2008060507.tif 000007
【図２−５】
2008060507.tif 000008
【図２−６】
2008060507.tif 000009
【図３】
2008060507.tif 000010
【図４−１】
2008060507.tif 000011
【図４−２】
2008060507.tif 000012
【図４−３】
2008060507.tif 000013
【図４−４】
2008060507.tif 000014
【図４−５】
2008060507.tif 000015
【図４−６】
2008060507.tif 000016
【図４−７】
2008060507.tif 000017
【図５】
2008060507.tif 000018
【図６−１】
2008060507.tif 000019
【図６−２】
2008060507.tif 000020
【図６−３】
2008060507.tif 000021
【図６−４】
2008060507.tif 000022
【図６−５】
2008060507.tif 000023
【図６−６】
2008060507.tif 000024