(57)【要約】【課題】炭化珪素層表面に単一の結晶面からなるファセット面を形成し、炭化珪素半導体素子の素子特性を向上させる。【解決手段】オフ角を有する炭化珪素基板１と、炭化珪素基板１の上に形成された炭化珪素層１０とを備え、炭化珪素層１０の表面は、単一の結晶面から構成されるファセット面９を有し、ファセット面９は、炭化珪素基板１の表面における包絡面に対して傾斜しており、炭化珪素層１０は、ファセット面９が形成された第１領域１０ａと、ファセット面９における最も低い部分９Lに隣接する第２領域１０ｂとを含み、第１領域１０ａにおける最も高い部分９Hは、第２領域１０ｂの表面よりも高く、炭化珪素層１０の表面には、ファセット面９の端部の少なくとも一部に沿って、ファセット面９のうち最も低い部分９Lよりも窪んだ底部を有する段差が設けられていない。【選択図】  図１
2008108824.tif 000002
【特許請求の範囲】
【請求項１】
オフ角を有する炭化珪素基板と、
前記炭化珪素基板の上に形成された炭化珪素層と
を備え、
前記炭化珪素層の表面は、単一の結晶面から構成されるファセット面を有し、
前記ファセット面は、前記炭化珪素基板の表面における包絡面に対して傾斜しており、
前記炭化珪素層は、前記ファセット面が形成された第１領域と、前記ファセット面における最も低い部分に隣接する第２領域とを含み、
前記第１領域における最も高い部分は、前記第２領域の表面よりも高く、
前記炭化珪素層の表面には、前記ファセット面の端部の少なくとも一部に沿って、前記ファセット面のうち最も低い部分よりも窪んだ底部を有する段差が設けられていない炭化珪素半導体素子。
【請求項２】
前記ファセット面における最も高い部分と、前記第２領域における最も低い部分とのレベル差は１μｍ以下である請求項１に記載の炭化珪素半導体素子。
【請求項３】
前記炭化珪素層のファセット面は、前記炭化珪素基板の法線方向から見ると、長方形である請求項１または２に記載の炭化珪素半導体素子。
【請求項４】
前記ファセット面を複数個有しており、前記複数個のファセット面における一部の辺は互いに平行である請求項１から３のいずれかに記載の炭化珪素半導体素子。
【請求項５】
前記ファセット面は（０００１）面から構成されている請求項１から４のいずれかに記載の炭化珪素半導体素子。
【請求項６】
前記第２領域の表面は複数の微小なステップを有しており、前記微小なステップの稜線に垂直な断面において、前記ファセット面の幅は前記微小なステップの幅よりも大きい請求項１から５のいずれかに記載の炭化珪素半導体素子。
【請求項７】
前記ファセット面の少なくとも一部を覆う酸化膜と、
前記酸化膜の上に設けられた電極と
をさらに備えた請求項１から６のいずれかに記載の炭化珪素半導体素子。
【請求項８】
前記第１領域にチャネルが形成されたトランジスタ構造を有する請求項１から７のいずれかに記載の炭化珪素半導体素子。
【請求項９】
前記炭化珪素層の上に、前記ファセット面の少なくとも一部と接触するように設けられた電極をさらに備え、前記炭化珪素層および前記電極の界面の少なくとも一部はショットキー障壁を形成している請求項１から８のいずれかに記載の炭化珪素半導体素子。
【請求項１０】
（Ａ）オフ角を有し、かつ、表面に第１の炭化珪素層が形成された炭化珪素基板を用意する工程と、
（Ｂ）前記第１の炭化珪素層の上にマスク層を形成する工程と、
（Ｃ）前記第１の炭化珪素層のうちマスク層で覆われていない部分に、第２の炭化珪素層をエピタキシャル成長させる工程と
を包含し、
前記第２の炭化珪素層の表面は、単一の結晶面から構成されるファセット面を有する炭化珪素半導体素子の製造方法。
【請求項１１】
前記マスク層の端面は、前記炭化珪素基板の表面の包絡面における前記第２の炭化珪素層におけるステップフロー成長の進行方向に垂直な方向に沿って伸びる部分を有する請求項１０に記載の炭化珪素半導体素子の製造方法。
【請求項１２】
（Ｄ）前記第１および第２の炭化珪素層の少なくとも一部に不純物イオンを注入する工程と、
（Ｅ）前記不純物イオンが注入された第１および第２の炭化珪素層に対して活性化アニールを行う工程と
をさらに包含し、
前記工程（Ｄ）および（Ｅ）は、前記工程（Ｃ）よりも後に行われる請求項１０または１１に記載の炭化珪素半導体素子の製造方法。
【請求項１３】
前記工程（Ｅ）よりも前に、前記第１および第２の炭化珪素層の表面に炭素からなるキャップ層を設ける工程を含み、前記工程（Ｅ）の後に、前記キャップ層を除去する工程を含む請求項１２に記載の炭化珪素半導体素子の製造方法。
【請求項１４】
前記マスク層は、前記炭化珪素基板の法線方向から見て長方形である請求項１０から１３のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１５】
前記炭化珪素基板の法線方向から見て、前記マスク層の少なくとも一辺は、前記第２の炭化珪素層におけるステップフロー成長の進行方向に対して垂直である請求項１０から１４のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１６】
前記工程（Ｂ）は、前記第１の炭化珪素層の上に複数の島状のマスク層を形成する工程であり、
前記炭化珪素基板の法線方向から見て、前記複数のマスク層のそれぞれにおける少なくとも一辺は互いに平行である請求項１０から１５のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１７】
前記工程（Ｂ）は、前記第１の炭化珪素層の上に複数の島状のマスク層を形成する工程であり、
前記炭化珪素基板の法線方向から見て、前記複数のマスク層のそれぞれにおける少なくとも一辺は前記第２の炭化珪素層におけるステップフロー成長の進行方向に対して平行であり、前記ステップフロー成長の進行方向に対して平行な少なくとも一辺の長さは、隣接するマスク層の間隔よりも小さい請求項１０から１６のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１８】
前記マスク層の厚さは、前記第２の炭化珪素層の厚さよりも大きい請求項１０から１７のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項１９】
前記マスク層の厚さは１０ｎｍ以上１μｍ以下である請求項１０から１８のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項２０】
前記マスク層は炭素を含む請求項１０から１９のいずれかに記載の炭化珪素半導体素子の製造方法。
【請求項２１】
（Ａ）オフ角を有する炭化珪素基板を用意する工程と、
（Ｂ）前記炭化珪素基板の上にマスク層を形成する工程と、
（Ｃ）前記炭化珪素基板のうちマスク層で覆われていない部分に、炭化珪素層をエピタキシャル成長させる工程と
を包含し、
前記炭化珪素層は単一の結晶面から構成されるファセット面を有する炭化珪素半導体素子の製造方法。
【請求項２２】
オフ角を有する炭化珪素基板と、
前記炭化珪素基板の表面の一部に形成された炭化珪素層と
を備え、
前記炭化珪素層の表面は、単一の結晶面から構成されるファセット面を有する炭化珪素半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素を用いた半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣである。
【０００３】
ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなどの炭化珪素半導体素子は、通常、ｃ軸に対し垂直な（０００１）面にほぼ一致する面を主面とする６Ｈ−ＳｉＣ基板または４Ｈ−ＳｉＣ基板を用いて作製される。６Ｈ−ＳｉＣまたは４Ｈ−ＳｉＣ基板（ＳｉＣ基板）上には、炭化珪素半導体素子の活性領域となるエピタキシャル成長層が形成される。エピタキシャル成長層のうち選択された領域には、導電型やキャリア濃度が制御された不純物ドープ層が形成される。不純物ドープ層は、例えばＭＯＳＦＥＴではＰ型ウェル領域やｎ+ソース領域として機能する。
【０００４】
以下、図面を参照しながら、ＳｉＣ基板上にエピタキシャル成長層を形成する一般的な方法を説明する。図１１は、ＳｉＣ基板の上にエピタキシャル成長によって形成された炭化珪素層を示す図である。
【０００５】
ＳｉＣ基板４０は、例えば（０００１）面より数度（オフ角）傾けてステップ密度を増大させた表面（ステップ構造表面）４０ｓを有するオフアングル基板である。図示するように、ＳｉＣ基板４０における表面４０ｓは、複数の原子レベルのステップ５０を有している。なお、標準的なオフアングル基板のオフ角は、４Ｈ−ＳｉＣ基板では（０００１）面を基準面として[１１−２０]方向に８°、６Ｈ−ＳｉＣ基板では（０００１）面を基準面として[１１−２０]方向に３．５°である。
【０００６】
このＳｉＣ基板４０の表面４０ｓに、ステップ５０の横方向成長によるステップフロー４２を利用して炭化珪素をエピタキシャル成長させることにより、炭化珪素エピタキシャル層４１が得られる。得られた炭化珪素エピタキシャル層４１の表面４１ｓには、ＳｉＣ基板４０のステップ５０に起因する階段状のステップ４３が形成される。なお、ステップ４３の高さは、通常、ＳｉＣ基板４０におけるステップ５０の高さ（０．２５ｎｍ）よりも大きく、例えば１ｎｍ以上である。
【０００７】
しかしながら、上記方法によって形成された炭化珪素エピタキシャル層４１を用いて半導体素子を作製しても、炭化珪素本来の優れた物性値から期待されるような電気的特性を得ることは困難である。炭化珪素ＭＯＳＦＥＴを例に、以下により具体的に説明する。
【０００８】
炭化珪素ＭＯＳＦＥＴでは、例えば、炭化珪素エピタキシャル層４１の上にゲート酸化膜を介してゲート電極が設けられ、炭化珪素エピタキシャル層４１の表面４１ｓにチャネルが形成されるが、ＭＯＳ界面となる炭化珪素エピタキシャル層４１の表面４１ｓにはステップ４３が存在するので、キャリアがチャネルを移動する際にステップ４３によって散乱したり、界面準位密度が高くなるためにチャネル移動度が低下する。このようなチャネル移動度の低下は、炭化珪素ＭＯＳＦＥＴの電力損失の増大を引き起こすおそれがある。
【０００９】
また、炭化珪素エピタキシャル層４１に対するイオン注入後、活性化アニールを行うと、炭化珪素エピタキシャル層４１の表面には原子のマイグレーションによるバンチングステップが形成されるので、チャネル移動度はさらに低下する。
【００１０】
これに対し、特許文献１は、炭化珪素エピタキシャル層に対する活性化アニールによってバンチングステップを形成し、そのバンチングステップにおける平坦部（「テラス」ともいう）をＭＯＳＦＥＴのチャネル部分として用いることを提案している。
【００１１】
なお、「バンチングステップ」とは、表面に微小なステップを有する炭化珪素エピタキシャル層に対して活性化アニールを行うことによって、炭化珪素エピタキシャル層の原子（Ｓｉ、Ｃ）が昇華した結果、複数の微小なステップが重なってできたステップをいう。従って、バンチングステップのサイズは、活性化アニール前のステップよりも極めて大きくなる。例えば、活性化アニール前のステップの高さは約１ｎｍ、テラスの幅は約７ｎｍであるのに対し、バンチングステップの高さは約７〜１０ｎｍ、テラスの幅は約１００ｎｍである。ステップの高さやテラスの幅の定義については後述する。また、本明細書では、図１１に示すステップ４３のような活性化アニール前のステップを、「微小なステップ」と呼んでバンチングステップと区別することがある。
【００１２】
バンチングステップは、炭化珪素エピタキシャル層表面における原子のマイグレーションを利用して形成されているため、その平坦部（テラス）は、良好な結晶性の面ではなく、通常は多数の欠陥を含んでいる。このため、バンチングステップの平坦部をチャネルとして利用しても、キャリアが欠陥によって散乱してしまうので、高いチャネル移動度は得られない。さらに、バンチングステップの平坦部の幅はばらついており、ＭＯＳＦＥＴにおけるチャネル長を正確に設計できないという問題もある。
【００１３】
また、特許文献１には、実施形態の１つとして、バンチングステップにおける平坦部の位置を制御するために、活性化アニールを行う前に、炭化珪素エピタキシャル層表面に段差を設ける方法が開示されている（特許文献１の図３）。以下、図面を参照しながら、この方法を詳しく説明する。
【００１４】
図１２は、特許文献１に開示された上記実施形態の方法を用いて得られたＭＯＳＦＥＴの断面図である。
【００１５】
まず、ＳｉＣ基板６１の表面に炭化珪素エピタキシャル層６２を形成する。次いで、炭化珪素エピタキシャル層６２に対してイオン注入を行うことにより、Ｐ型領域６３およびＮ型領域６４を形成する。イオン注入後、炭化珪素エピタキシャル層６２の表面に、ドライエッチングで２つの段差７０を設ける。続いて、活性化アニールを行うことにより、炭化珪素エピタキシャル層６２の表面にバンチングステップを形成する。その後、バンチングステップ上に炭化珪素をさらにステップフロー成長させると、２つの段差７０の間では、左端から右端に向ってステップ６７が成長し、ステップ６７のテラス部分から構成される平坦面６９を得る。この平坦面６９の上に絶縁膜６５およびゲート電極６６を形成することにより、平坦面６９をチャネルとして利用できる。
【００１６】
上記方法によると、段差７０によって平坦面６９の位置を制御できるので、バンチングステップによるキャリア移動度の低下を抑制できる。
【特許文献１】特開２０００−２９４７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし、図１２を参照しながら説明した特許文献１の方法では、バンチングステップの平坦部は多数の欠陥を含んでいるため、この面の上に炭化珪素をステップフロー成長させても、十分に高い結晶性を有する平坦面６９を得ることは難しい。従って、平坦面６９にチャネルを形成しても、高いチャネル移動度は得られない。
【００１８】
また、図１２からわかるように、炭化珪素エピタキシャル層６２の表面において、チャネルとなる平坦面６９を含む領域と、その周囲の領域との間で段差７０が存在するために、ＭＯＳＦＥＴの作製プロセス上、様々な問題を引き起こすおそれがある。段差７０は少なくともバンチングステップの高さ以上と考えられるため、例えば、炭化珪素エピタキシャル層６２の上に電極や配線を形成する際に、正確なパターニングを行うことが困難になり、素子特性を低下させる要因となる。また、段差７０によって配線切れなどが生じてＭＯＳＦＥＴの信頼性を低下させるおそれもある。さらには、段差７０によってＭＯＳＦＥＴの内部に電界集中箇所ができ、ＭＯＳＦＥＴの耐圧劣化を引き起こす可能性がある。
【００１９】
このように、従来の炭化珪素半導体素子の作製方法によると、炭化珪素基板表面のステップ構造に起因して、ＭＯＳ界面に微小なステップや結晶欠陥が存在するため、高いキャリア移動度を有するチャネルを形成できなかった。また、図１２を参照しながら説明した方法では、炭化珪素エピタキシャル層に段差７０を設ける必要があり、その後のプロセスが困難になるという問題があった。
【００２０】
本発明は、上記事情に鑑みてなされたものであり、その目的は、炭化珪素層表面に単一の結晶面からなるファセット面を形成することにより、炭化珪素基板表面のステップ構造に起因する素子特性の低下を抑制することにある。
【課題を解決するための手段】
【００２１】
本発明の炭化珪素半導体素子は、オフ角を有する炭化珪素基板と、前記炭化珪素基板の上に形成された炭化珪素層とを備え、前記炭化珪素層の表面は、単一の結晶面から構成されるファセット面を有し、前記ファセット面は、前記炭化素基板の表面における包絡面に対して傾斜しており、前記炭化珪素層は、前記ファセット面が形成された第１領域と、前記ファセット面における最も低い部分に隣接する第２領域とを含み、前記第１領域における最も高い部分は、前記第２領域の表面よりも高く、前記炭化珪素層の表面には、前記ファセット面の端部の少なくとも一部に沿って、前記ファセット面のうち最も低い部分よりも窪んだ底部を有する段差が設けられていない。
【００２２】
ある好ましい実施形態において、前記ファセット面における最も高い部分と、前記第２領域における最も低い部分とのレベル差は１μｍ以下である。
【００２３】
ある好ましい実施形態において、前記ファセット面は、前記炭化珪素基板の表面における包絡面に対して傾斜している。
【００２４】
前記炭化珪素層のファセット面は、前記炭化珪素基板の法線方向から見ると、長方形であってもよい。
【００２５】
上記炭化珪素半導体素子は、前記ファセット面を複数個有しており、前記複数個のファセット面における一部の辺は互いに平行であることが好ましい。
【００２６】
ある好ましい実施形態において、前記ファセット面は（０００１）面から構成されている。
【００２７】
上記炭化珪素半導体素子は前記第２領域の表面は微小なステップを有しており、前記微小なステップの稜線に垂直な断面において、前記ファセット面の幅は前記微小なステップの幅よりも大きい。
【００２８】
前記ファセット面の少なくとも一部を覆う酸化膜と、前記酸化膜の上に設けられた電極とをさらに備えていてもよい。
【００２９】
ある好ましい実施形態において、前記第１領域にチャネルが形成されたトランジスタ構造を有する。
【００３０】
ある好ましい実施形態において、前記炭化珪素層の上に、前記ファセット面の少なくとも一部と接触するように設けられた電極をさらに備え、前記炭化珪素層および前記電極の界面の少なくとも一部はショットキー障壁を形成している。
【００３１】
本発明の炭化珪素半導体素子の製造方法は、オフ角を有し、かつ、表面に第１の炭化珪素層が形成された炭化珪素基板を用意する工程（Ａ）と、前記第１の炭化珪素層の上にマスク層を形成する工程（Ｂ）と、前記第１の炭化珪素層のうちマスク層で覆われていない部分に、第２の炭化珪素層をエピタキシャル成長させる工程（Ｃ）とを包含し、前記第２の炭化珪素層の表面は、単一の結晶面から構成されるファセット面を有する。
【００３２】
ある好ましい実施形態において、前記マスク層の端面は、前記炭化珪素基板の表面の包絡面における前記第２の炭化珪素層におけるステップフロー成長の進行方向に垂直な方向に沿って伸びる部分を有する。
【００３３】
上記製造方法は、前記第１および第２の炭化珪素層の少なくとも一部に不純物イオンを注入する工程（Ｄ）と、前記不純物イオンが注入された第１および第２の炭化珪素層に対して活性化アニールを行う工程（Ｅ）とをさらに包含し、前記工程（Ｄ）および（Ｅ）は、前記工程（Ｃ）よりも後に行われてもよい。
【００３４】
前記工程（Ｅ）よりも前に、前記第１および第２の炭化珪素層の表面に炭素からなるキャップ層を設ける工程を含み、前記工程（Ｅ）の後に、前記キャップ層を除去する工程を含んでもよい。
【００３５】
前記マスク層は、前記炭化珪素基板の法線方向から見て長方形であってもよい。
【００３６】
前記炭化珪素基板の法線方向から見て、前記マスク層の少なくとも一辺は、前記第２の炭化珪素層におけるステップフロー成長の進行方向に対して垂直であってもよい。
【００３７】
ある好ましい実施形態において、前記工程（Ｂ）は、前記第１の炭化珪素層の上に複数の島状のマスク層を形成する工程であり、前記炭化珪素基板の法線方向から見て、前記複数のマスク層のそれぞれにおける少なくとも一辺は互いに平行である。
【００３８】
ある好ましい実施形態において、前記工程（Ｂ）は、前記第１の炭化珪素層の上に複数の島状のマスク層を形成する工程であり、前記炭化珪素基板の法線方向から見て、前記複数のマスク層のそれぞれにおける少なくとも一辺は前記第２の炭化珪素層におけるステップフロー成長の進行方向に対して平行であり、前記ステップフロー成長の進行方向に対して平行な少なくとも一辺の長さは、隣接するマスク層の間隔よりも小さい。
【００３９】
前記マスク層の厚さは、前記第２の炭化珪素層の厚さよりも大きくてもよい。
【００４０】
前記マスク層の厚さは１０ｎｍ以上１μｍ以下であってもよい。
【００４１】
前記マスク層は炭素を含んでもよい。
【００４２】
本発明の他の炭化珪素半導体素子の製造方法は、（Ａ）オフ角を有する炭化珪素基板を用意する工程と、（Ｂ）前記炭化珪素基板の上にマスク層を形成する工程と、（Ｃ）前記炭化珪素基板のうちマスク層で覆われていない部分に、炭化珪素層をエピタキシャル成長させる工程とを包含し、前記炭化珪素層は単一の結晶面から構成されるファセット面を有する。
【００４３】
本発明の他の炭化珪素半導体素子は、オフ角を有する炭化珪素基板と、前記炭化珪素基板の表面の一部に形成された炭化珪素層とを備え、前記炭化珪素層の表面は、単一の結晶面から構成されるファセット面を有する。
【発明の効果】
【００４４】
本発明によると、炭化珪素層の表面に結晶性に優れたファセット面を形成できるので、高い素子特性を有する炭化珪素半導体素子を提供できる。本発明をＭＯＳＦＥＴに適用すると、上記ファセット面をチャネルとして利用することにより、ＭＯＳ界面において、炭化珪素基板のオフ角に起因する微小なステップやバンチングステップによるキャリアの散乱を抑え、かつ、界面準位密度を抑制できるので、チャネル抵抗を低減できる。
【００４５】
また、本発明によると、炭化珪素層の表面に比較的大きな段差を設けることなく、ファセット面のサイズや位置を制御できるので、そのような段差による素子特性や信頼性の低下を防止できる。
【００４６】
さらに、本発明によると、上記のような炭化珪素半導体素子を簡便なプロセスで作製できる。
【発明を実施するための最良の形態】
【００４７】
本発明による好ましい実施形態の炭化珪素半導体素子は、ステップ構造表面を有する炭化珪素基板と、炭化珪素基板の上に形成された炭化珪素層とを有し、炭化珪素層の表面には、単一の結晶面から構成されるファセット面が形成されている。本明細書では、「ファセット面」とは、単一の結晶面から構成され、かつ、炭化珪素基板のステップ構造に対応する微小なステップを有していない平坦な面を意味する。このファセット面を例えばＭＯＳＦＥＴのチャネルとして利用することにより、炭化珪素基板のステップ構造に起因する素子特性の劣化を抑制できる。
【００４８】
以下、図１を参照しながら、本発明の好ましい実施形態におけるファセット面の形成方法の一例を説明する。ここでは、炭化珪素基板として、＜１１−２０＞方向に８°のオフ角を有する４Ｈ−ＳｉＣ基板を用いる。
【００４９】
まず、図１（ａ）に示すように、炭化珪素基板１のシリコン面、すなわち（０００１）面上に炭化珪素エピタキシャル層２を形成する。上述したように、炭化珪素基板１の表面は８°のオフ角を有すため、炭化珪素エピタキシャル層２の表面には、炭化珪素基板１の表面構造に対応する微小なステップ４が存在する。
【００５０】
ここで、上記ステップ４の構造を詳しく説明する。図２はステップ４の拡大断面図であり、炭化珪素基板１の表面に置ける包絡面に垂直であり、かつ、ステップ４の稜線方向と直交する断面を示している。なお、図２は、わかりやすくするために模式的に誇張して示している。図示する例では、炭化珪素基板１の表面における包絡面Ｓの法線Ｎは、（０００１）面より＜１１−２０＞方向に傾いており、その傾斜角は、炭化珪素基板１におけるオフ角（ここでは８°）に等しい。ステップ４の断面形状は、（０００１）面からなる幅Ｗのテラス７ｔと、高さＨのステップ側壁７ｗとから構成される略三角形である。ステップ４の高さＨは、炭化珪素の格子間隔である０．２５ｎｍ以上であり、一般的には１ｎｍ以上である。
【００５１】
次に、図１（ｂ）に示すように、炭化珪素エピタキシャル層２の表面にマスク層５を形成する。ここでは、２個の島状のマスク層５を、炭化珪素層２の表面のうちファセット面を形成しようとする部分を挟むように配置する。マスク層５は、後述するエピタキシャル薄膜の形成工程に耐え得る十分な耐熱性を有する必要があり、例えばカーボン膜から形成されている。マスク層５の形成は、スパッタリングやＣＶＤによって行うことができる。また、炭化珪素基板１の法線方向から見たマスク層５の平面形状は、例えば、＜１−１００＞方向に沿った長辺を有する長方形である。マスク層５の厚さは、後述する工程で形成するエピタキシャル薄膜の厚さと同程度あるいはそれよりも大きいことが好ましく、例えば０．３μｍである。
【００５２】
次に、図１（ｃ）および（ｄ）に示すように、炭化珪素エピタキシャル層２の表面のうちマスク層５が形成されていない部分に、炭化珪素エピタキシャル層２と同一の濃度でＮ型不純物を含むエピタキシャル薄膜８を形成する。このとき、ステップフロー成長の進行に伴って、炭化珪素エピタキシャル層２の表面のうちマスク層５が形成されていない部分には（０００１）面からなるファセット面９が出現する（図１（ｃ））。ステップフロー成長をさらに進行させると、マスク層５の間隔に亘ってファセット面９が形成される（図１（ｄ））。このようにして、炭化珪素層１０が得られる。なお、本明細書では、炭化珪素エピタキシャル層２とエピタキシャル薄膜８とを合わせて、単に「炭化珪素層」と呼ぶ。
【００５３】
エピタキシャル薄膜８の厚さは、ステップ４の高さＨよりも十分大きく設定され、例えば０．３μｍである。このように、マスク層５によって開口された部分のみにエピタキシャル成長させると、エピタキシャル成長条件を最適化することにより、（０００１）面からなるファセット面９を形成できる。なお、本実施形態では、炭化珪素エピタキシャル層２とエピタキシャル薄膜８とは、同じエピタキシャル成長条件で形成され、かつ、同一濃度で同一の不純物を含むが、これらの成長条件や不純物の種類・濃度は異なっていてもよい。
【００５４】
この後、図示しないが、炭化珪素層１０からマスク層５を除去する。マスク層５がカーボンマスクの場合には、マスク層５を熱酸化することによって一酸化炭素もしくは二酸化炭素等の反応生成物となり除去されるので、炭化珪素層１０の表面にダメージを与えることなくマスク層５を略完全に除去できるので好ましい。
【００５５】
本実施形態におけるファセット面９は、活性化アニールを経ずに形成されるため、極めて高い結晶性を有する（０００１）面である。従って、このファセット面９をチャネルとして利用する場合には、酸化膜−半導体（ＭＯＳ）界面においてキャリア散乱が生じず、かつ界面準位の密度を低減できるので、チャネル移動度を高め、電流密度の高い電流を流すことが可能になる。また、電気特性のバラツキの少ない炭化珪素半導体素子を実現できる。また、ファセット面９のサイズや位置は、マスク層５の設計によって任意に制御できるので、チャネル長などの設計が容易である。
【００５６】
これに対し、前述の特許文献１では、活性化アニールによって炭化珪素層表面にバンチングステップを形成し、バンチングステップ間の平坦部をチャネルとして利用している。あるいは、そのような平坦部上に炭化珪素をステップフローさせて得られた平坦面をチャネルとして利用している。しかしながら、特許文献１におけるファセット面は、炭化珪素層表面でのマイグレーションによって形成されているために、良好な結晶性の面ではなく、多数の欠陥を含んでいる。このため、ＭＯＳＦＥＴのチャネルとして利用すると、キャリアは欠陥によって散乱し、結果的にチャネル移動度が低下する。また、バンチングステップにおける平坦部の寸法はばらついており、チャネル長を正確に設計できない。
【００５７】
次に、本実施形態の炭化珪素半導体素子の構成を説明する。
【００５８】
本実施形態の炭化珪素半導体素子は、上記方法によって形成されたファセット面９を備えている。ファセット面９は、炭化珪素基板１の表面における包絡面に対して傾斜している。図１（ｄ）に示すファセット面９は、一方のマスク層５の端面によって規定される最も低い端部９Lと、最も高い端部９Hとを有する傾斜面である。
【００５９】
炭化珪素層１０は、ファセット面９が形成された第１領域１０ａと、ファセット面９における最も低い部分９Lに隣接する第２領域１０ｂとを有している。第１領域１０ａは、炭化珪素エピタキシャル層２およびエピタキシャル薄膜８から構成されるため、炭化珪素エピタキシャル層２のみから構成される第２領域１０ｂよりも、エピタキシャル薄膜８の厚さ分（例え１０ｎｍ以上１μｍ以下）だけ高くなっている。しかしながら、ファセット面９が形成された第１領域１０ａの表面と、第２領域１０ｂの表面とのレベル差ｄは、図１２を参照しながら前述した従来のＭＯＳＦＥＴに形成された段差７０よりも十分に小さく、１０ｎｍ以下、より好ましくは１μｍ以下である。なお、本明細書において、上記レベル差ｄは、第１領域１０ａのうち最もレベルの高い点９Hと、第２領域１０ｂの表面のうち最もレベルの低い点との差をいう。
【００６０】
また、図１２に示す従来のＭＯＳＦＥＴでは、炭化珪素層の表面には、ファセット面の端部に沿って、ファセット面のうち最も低い部分よりも窪んだ底部を有する段差７０が設けられている。これに対し、本実施形態における炭化珪素層１０には、ファセット面９の端部に沿って、そのような低い底部を有する段差が形成されていない。ファセット面９に隣接する領域１０ｂの表面のレベルは、ファセット面９のうち最も低い部分（ファセット面９の端部のうちステップフロー成長の進行方向の始点に近い方）９Lのレベルと同程度またはそれよりも高い。微視的に説明すると、第２領域１０ｂの表面には、典型的には複数の微小なステップ４が形成されているが、ファセット面９のうち最も低い部分９Lのレベルは、それらのステップ４における谷線部分のレベルと略等しい。このように、本実施形態における炭化珪素層１０には比較的大きな段差が設けられていないので、その後の製造プロセスを困難にすることなく、信頼性の高い炭化珪素半導体素子を製造できる。
【００６１】
本実施形態における第２領域１０ｂは、炭化珪素基板１のオフ角に起因する複数の微小なステップを有していてもよいし、活性化アニールによって形成されたバンチングステップを有していてもよい。なお、第２領域１０ｂにバンチングステップが形成されていないことが好ましく、そのような構成は、後述するように、例えばキャップ層を用いて炭化珪素層に対する活性化アニールを行うことにより得られる。
【００６２】
本実施形態では、図１（ｄ）に示すように、マスク層５の間隔の一方の端部から他方の端部に亘ってファセット面９が形成されていることが好ましい。これにより、より面積の大きいファセット面９が得られるだけでなく、マスク層５の設計に応じて、ファセット面９のサイズを制御できる。マスク層５の間隔はエピタキシャル薄膜８の厚さに応じて最適化できるが、これについては後述する。
【００６３】
なお、本実施形態におけるファセット面９は、エピタキシャル薄膜８の表面のうち少なくとも一部に形成されていればよい。エピタキシャル薄膜８の厚さによっては、図１（ｃ）に示すように、マスク層５の間隔のうちステップフロー成長方向の始点に近い部分のみにファセット面９が形成され、終点に近い部分にはステップが残存する場合もある。
【００６４】
本実施形態の炭化珪素半導体素子は、上記方法で得られたファセット面９を備えているので、高い素子特性および信頼性を実現できる。例えば、炭化珪素層１０におけるファセット面９の上に酸化膜および電極をこの順で形成することによりＭＯＳＦＥＴを作製すると、ゲート耐圧が高く良好なＭＯＳ界面を形成できるので、良好な電流電圧特性を確保できる。あるいは、炭化珪素層１０におけるファセット面９と接触するショットキー電極を形成することによりショットキーダイオードを作製すると、炭化珪素層表面に凹凸が無いために電界集中が起こらず高耐圧の特性を実現できる。
【００６５】
（第１の実施形態）
以下、図面を参照しながら、本発明による第１の実施形態を説明する。ここでは、表面にファセット面を有する炭化珪素層を形成する方法を詳述する。
【００６６】
はじめに、図３を参照しながら、本実施形態において、炭化珪素をエピタキシャル成長させる工程で用いる加熱炉の構造を説明する。
【００６７】
図３に示す加熱炉は、反応炉１５０と、反応炉１５０を加熱するためのコイル１５４とを備えている。コイル１５４は、反応炉１５０の周りに設けられており、高周波誘導加熱により反応炉１５０を加熱する。反応炉１５０の内部には、支持軸１５３によって支持されたチャンバー１６３が設けられている。チャンバー１６３は周囲を断熱材１６２で覆われている。チャンバー１６３の内部にはカーボン製のサセプタ１５２が配置されている。炭化珪素基板などの試料１５１は、このサセプタ１５２によってチャンバー１６３に固定される。チャンバー１６３は、ガス排気系１５９およびガス供給系１５８とそれぞれ接続されている。ガス排気系１５９は、排気ガス用配管１６０と圧力調整バルブ１６１とを備え、必要に応じてチャンバー１６３のガスを排気する。ガス供給系１５８は、アルゴンガス１５５、炭化珪素のエピタキシャル成長に用いる原料ガス１５６、酸素ガス１５７などを必要に応じてチャンバー１６３に供給する。
【００６８】
次いで、本実施形態における炭化珪素層の形成方法を説明する。図４（ａ）〜（ｃ）は、本実施形態の炭化珪素層の形成方法を説明するための工程断面図であり、図５（ａ）および（ｂ）は、それぞれ、図４（ｂ）および図４（ｃ）に対応する斜視図である。
【００６９】
まず、図４（ａ）に示すように、炭化珪素基板１の上に炭化珪素エピタキシャル層２を成長させる。炭化珪素基板１として、例えば、基板表面の包絡面の法線が（０００１）面より[１１−２０]（１１２バー０）方向に８度のオフ角度を有する直径７５ｍｍの炭化珪素基板（４Ｈ−ＳｉＣ基板）を用いる。
【００７０】
炭化珪素エピタキシャル層２は、例えば次のようにして形成される。まず、図３に示す加熱炉のチャンバー１６３に炭化珪素基板１を設置する。その後、誘導加熱用のコイル１５４に２０．０ｋＨｚ、２０ｋＷの高周波電力を印加して誘導加熱によって炭化珪素基板１を例えば１６００℃まで加熱する。ガス供給系１５８より炭化珪素の原料ガス１５６をキャリアガスとともにチャンバー１６３に供給し、ＣＶＤ法によって、基板１の上に炭化珪素層（厚さ：例えば１０μｍ）２をエピタキシャル成長させる。原料ガス１５６として、例えばモノシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）を用いる。キャリアガスは例えば水素である。
【００７１】
炭化珪素エピタキシャル層２を形成した後、図４（ｂ）および図５（ａ）に示すように、スパッタ装置を用いて炭化珪素エピタキシャル層２の表面にカーボンからなるマスク層５を形成する。本実施形態では、まず、炭化珪素エピタキシャル層２の上に、開口部を有するレジスト層（図示せず）を設ける。レジスト層の開口部の形状（すなわちマスク層５の平面形状）は、例えば長方形である。また、開口部は、その長辺が＜１−１００＞方向と一致するように配置される。この後、スパッタ装置のターゲットとして炭素を使用し、スパッタ法によって、レジスト層および炭化珪素エピタキシャル層２の上に厚さが０．３μｍのカーボン膜（図示せず）を形成する。スパッタ法によるカーボン膜の形成は、Ａｒガス雰囲気中、圧力を０．５Ｐａ、ＲＦ電力を１５００Ｗとして行うことができる。続いて、レジスト層を炭化珪素エピタキシャル層２から剥離することにより（リフトオフ法）、炭化珪素エピタキシャル層２の表面のうちレジスト層の開口部によって規定された領域に長方形状のマスク層５が形成される。
【００７２】
次に、図４（ｃ）および図５（ｂ）に示すように、炭化珪素エピタキシャル層２におけるマスク層５で覆われていない部分に、炭化珪素をさらにエピタキシャル成長させることによって、（０００１）面からなるファセット面９を有するエピタキシャル薄膜８を形成する。これにより、炭化珪素エピタキシャル層２およびエピタキシャル薄膜８から構成される炭化珪素層１０が得られる。
【００７３】
エピタキシャル薄膜８は、例えば次のようにして形成される。まず、図３に示す加熱炉のチャンバー１６３にマスク層５が形成された炭化珪素基板１を設置する。その後、誘導加熱用のコイル１５４に２０．０ｋＨｚ、２０ｋＷの高周波電力を印加して誘導加熱によって基板１を例えば１６００℃まで加熱する。ガス供給系１５８より炭化珪素の原料ガス１５６をキャリアガスとともにチャンバー１６３に供給し、ＣＶＤ法によって、炭化珪素エピタキシャル層２の上にエピタキシャル薄膜（厚さ：例えば０．２μｍ）８を形成する。原料ガス１５６として、例えばモノシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）を用いる。キャリアガスは例えば水素である。
【００７４】
ここで、上記方法によって形成されたエピタキシャル薄膜８の表面モフォロジーを調べたので、その方法および結果を説明する。
【００７５】
エピタキシャル薄膜８の表面モフォロジーの解析は原子間力顕微鏡（ＡＦＭ）を用いて行った。
【００７６】
また、比較のために、炭化珪素基板上に炭化珪素エピタキシャル層を形成した後、マスク層を形成しない状態で炭化珪素エピタキシャル層の上にエピタキシャル薄膜を成長させて、比較例１の炭化珪素層を作製した。比較例１の炭化珪素層は、表面にマスク層を形成しないこと以外は、実施形態１と同様の方法および条件で形成した。
【００７７】
表面モフォロジーの測定結果から、本実施形態で得られた炭化珪素層１０におけるファセット面９の表面粗さＲａは約０．１ｎｍであり、ＡＦＭの測定限界以下であった。一方、比較例１の炭化珪素層の表面粗さＲａは１０ｎｍであり、マスク層５を用いたエピタキシャル成長工程によって、炭化珪素層の表面粗さを２桁以上も低減できることを確認した。なお、本明細書における「表面粗さＲａ」は、ＪＩＳＢ０６０１−１９９４で規格される算術平均粗さＲａで定義される。
【００７８】
本実施形態におけるマスク層５の厚さは、ステップフロー成長を制限するために十分な厚さを有することが必要であり、例えば１０ｎｍ以上、より好ましくは３０ｎｍ以上である。また、マスク層５の厚さが、エピタキシャル薄膜８の厚さと同程度またはそれ以上であれば、ステップフロー成長を確実に制限できるので有利である。一方、プロセス上の観点から、マスク層５の厚さは１μｍ以下であることが好ましい。
【００７９】
また、本実施形態におけるエピタキシャル薄膜８の厚さは、形成しようとするファセット面のステップフロー成長方向における幅に応じて適宜選択されるが、ステップ４の高さの数倍以上であることが好ましく、例えば１０ｎｍ以上、より好ましくは３０ｎｍ以上である。また、炭化珪素エピタキシャル層２の表面のうちマスク層５で挟まれた領域に存在するステップ４の数をｎ個とすると、ステップ４の高さＨ（例えば１ｎｍ）のｎ倍以上であれば、マスク層５の間隔に亘ってファセット面９を形成できるので有利である。一方、プロセス上の観点から、エピタキシャル薄膜８の厚さは、１μｍ以下であることが好ましい。
【００８０】
（第２の実施形態）
以下、図面を参照しながら、本発明による第２の実施形態を説明する。ここでは、表面に複数のファセット面を有する炭化珪素層を形成する方法を説明する。
【００８１】
図６（ａ）〜（ｃ）は、本実施形態の炭化珪素層の形成方法を説明するための模式的断面図である。
【００８２】
まず、図６（ａ）に示すように、炭化珪素基板１の上に炭化珪素エピタキシャル層２を成長させる。炭化珪素基板１として、基板表面の包絡面の法線が（０００１）面より[１１−２０]（１１２バー０）方向に８度のオフ角度を有する直径７５ｍｍの炭化珪素基板（４Ｈ−ＳｉＣ基板）を用いる。炭化珪素エピタキシャル層２は、図４（ａ）を参照しながら前述した方法と同様の方法で形成される。
【００８３】
次いで、図６（ｂ）に示すように、スパッタ装置を用いて炭化珪素エピタキシャル層２の上に、複数のマスク層（厚さ：例えば０．３μｍ）１５を形成する。マスク層１５は、図４（ｂ）を参照しながら前述した方法と同様の方法で形成できる。具体的には、炭化珪素エピタキシャル層２の上に、開口部を有するレジスト層（図示せず）を設ける。本実施形態におけるレジスト層は、複数の開口部を有し、各開口部は、長辺が＜１−１００＞方向に沿って伸びる長辺を有する長方形である。また、これらの開口部は、それぞれの長辺が平行になるように、所定の間隔を空けて配列される。この後、スパッタ法により、レジスト層の開口部に炭素を堆積させることによって、複数のマスク層１５が得られる。
【００８４】
本実施形態では、隣接するマスク層１５の間隔Ｄは、各マスク層１５におけるステップフロー成長方向に沿って伸びる辺の長さＬよりも大きくなるように設計される。これによって、より面積の大きなファセット面を形成できる。具体的には、上記辺の長さＬを０．５μｍ、隣接するマスク層１５の間隔Ｄを１．５μｍとする。
【００８５】
ここで、本願発明者らが、互いに平行なファセット面を形成するためにマスク層１５をどのように配置すべきかを考察した結果、隣接するマスク層１５の好ましい間隔Ｄを算出する方法を見い出したので、詳しく説明する。
【００８６】
図７は、後述する工程で炭化珪素エピタキシャル層２の上に形成されるエピタキシャル薄膜１２を示す拡大図であり、炭化珪素基板１に対して垂直、かつ、ステップフロー成長が進行する方向（矢印Ｇで示す）に平行な断面を示している。
【００８７】
炭化珪素エピタキシャル層２の上に、厚さＴのエピタキシャル薄膜１２を成長させるとき、炭化珪素基板１のオフ角をＸとすると、ステップフロー成長方向ＧにＴ／ｔａｎＸ°の長さのファセット面１１が形成される。従って、ステップフロー成長方向Ｇにおけるマスク層１５の間隔ＤをＴ／ｔａｎＸ°とすると、マスク層１５の各間隔に、互いに平行なファセット面１１を形成できる。本実施形態では、炭化珪素基板１のオフ角Ｘは８°なので、エピタキシャル薄膜１２の厚さを０．２μｍとすると、マスク層１５の好適な間隔Ｄ、すなわちＴ／ｔａｎＸ°は約１．５μｍとなる。
【００８８】
マスク層１５を形成した後、図６（ｃ）に示すように、炭化珪素エピタキシャル層２の上にエピタキシャル薄膜１２を成長させることにより、複数の（０００１）面からなるファセット面１１を形成する。エピタキシャル薄膜１２の厚さは０．２μｍとする。エピタキシャル薄膜１２の形成方法は、図４（ｃ）を参照しながら前述した方法と同様である。このようにして、炭化珪素エピタキシャル層２およびエピタキシャル薄膜１２からなる炭化珪素層２０が得られる。
【００８９】
形成された複数のファセット面１１のそれぞれは、炭化珪素層２０の表面において、ステップフロー成長方向に対して垂直に伸びる長方形である。ファセット面１１の寸法を測定すると、炭化珪素基板１に垂直かつステップフロー成長方向に平行な断面において、各ファセット面１１の幅は１．５μｍ、隣接するファセット面１１の幅は０．５μｍであり、マスク層１５の設計どおりに形成されていることを確認した。
【００９０】
次に、炭化珪素層２０におけるファセット面１１の表面モフォロジーを調べたところ、表面粗さＲａは約０．１ｎｍであり、ＡＦＭの測定限界以下であった。前述の第１の実施形態と同様に、マスク層を形成せずに作製した比較例１の炭化珪素層（表面粗さＲａ：１０ｎｍ）と比較したところ、表面粗さＲａを２桁以上低減できることがわかった。
【００９１】
上記方法によると、炭化珪素エピタキシャル層２の表面に複数のマスク層１５を形成してエピタキシャル成長させることにより、複数のファセット面１１を形成できる。また、マスク層１５の配置を最適化することにより、互いに平行なファセット面１１を形成できる。
【００９２】
本実施形態の方法は、特に、複数のユニットセルから構成された炭化珪素素子に適用すると有利である。
【００９３】
上述した第１および第２の実施形態の方法は、図４〜６を参照しながら前述した方法に限定されない。
【００９４】
第１および第２の実施形態における炭化珪素基板１は、基板面方位を基本結晶面（（０００１）面より数度傾けて形成されたステップ構造表面を有するオフアングル基板であればよく、オフ角やその傾斜方向も上述した角度や方向に限定されない。また、本実施形態では、４Ｈ−ＳｉＣを炭化珪素基板１として用いているが、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。
【００９５】
さらに、炭化珪素基板１のシリコン面、すなわち（０００１）面上に炭化珪素層１０をエピタキシャル成長させる代わりに、カーボン面、すなわち（０００−１）面上に炭化珪素層１０をエピタキシャル成長させてもよい。
【００９６】
マスク層５、１５の形成方法もスパッタ法に限定されず、ＣＶＤ法や蒸着法を用いてもよい。また、マスク層５、１５の材料もカーボンに限定されず、ダイヤモンドやモリブテンであってもよい。
【００９７】
さらに、マスク層５、１５の平面形状はいずれも長方形であるが、マスク層５、１５の平面形状は他の形状であってもよい。ただし、マスク層５、１５の平面形状は、炭化珪素基板１の表面の包絡面において、ステップフロー成長方向に対して垂直な方向に伸びる辺を有することが好ましく、これによって、良好なファセット面９、１１が得られる。また、マスク層５、１５は、炭化珪素エピタキシャル層２のうちファセット面を形成しようとする領域を包囲する形状であってもよい。さらに、マスク層５、１５は、離散的に設けられている必要はなく、例えば、ファセット面を規定する複数の開口部を有する連続膜であってもよい。
【００９８】
なお、マスク層５、１５の平面形状にかかわらず、マスク層５、１５の端面は、炭化珪素基板１の表面の包絡面において、ステップフロー成長方向に対して垂直な方向に伸びる部分を有することが好ましく、このような端面によってファセット面９、１１の端部が規定される。
【００９９】
上述した第１および第２の実施形態では、いずれも、炭化珪素エピタキシャル層２のうちファセット面を形成しようとする領域の両端にマスク層５、１５を配置しているが、マスク層５、１５は、ファセット面を形成しようとする領域の少なくとも一方の端部に配置されていれば、ファセット面９、１１を出現させることができる。
【０１００】
また、炭化珪素基板１の上に炭化珪素エピタキシャル層２を形成する代わりに、炭化珪素基板１に不純物イオンを注入して炭化珪素層を設けてもよい。その場合には、炭化珪素基板１の表面に直接マスク層を形成し、マスク層で覆われていない部分にエピタキシャル薄膜を形成することにより、エピタキシャル薄膜の表面にファセット面を形成できる。
【０１０１】
（第３の実施形態）
以下、図面を参照しながら、本発明による第３の実施形態の炭化珪素半導体素子を説明する。本実施形態の炭化珪素半導体素子はＭＯＳＦＥＴである。
【０１０２】
本実施形態の炭化珪素ＭＯＳＦＥＴは、例えば次に説明するような方法で作製されている。図８（ａ）〜（ｃ）および図９（ａ）〜（ｃ）は、本実施形態の炭化珪素ＭＯＳＦＥＴの製造方法を説明するための工程断面図である。
【０１０３】
まず、図８（ａ）に示すように、炭化珪素基板２１に形成された炭化珪素エピタキシャル層２２の表面にマスク層２５を形成する。炭化珪素基板２１として、例えば、主面が（０００１）面から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径７５ｍｍの４Ｈ−ＳｉＣ基板を用いる。炭化珪素基板２１の導電型はＮ型で、キャリア濃度は１×１０18ｃｍ-3である。炭化珪素エピタキシャル層２２の形成は、図３に示す加熱炉を用いてＣＶＤ法で行うことができる。ここでは、炭化珪素基板２１の主面上にＮ型の不純物がドープされた炭化珪素層（厚さ：１０μｍ）２２をエピタキシャル成長させる。炭化珪素エピタキシャル層２２の形成に用いる原料ガスおよびキャリアガスは、実施形態１および２で用いたガスと同じである。ただし、本実施形態では、原料ガスに一定流量のドーピングガス（Ｎ2）を混入する。炭化珪素層２２のキャリア濃度は、ドーピングガスの流量によって制御され、ここでは約５×１０15ｃｍ-3である。
【０１０４】
マスク層２５は、図４（ｂ）を参照しながら前述した方法と同様の方法によって形成されたカーボンマスク層である。各マスク層２５は、炭化珪素基板２１の法線方向から見て、＜１−１００＞方向に沿った長辺を有する長方形である。ここでは、間隔を空けて配置された２個のマスク層２５のみが図示されているが、典型的には、３個以上のマスク層２５が互いに平行に配置される。各マスク層２５の厚さは０．３μｍとする。
【０１０５】
次に、図８（ｂ）に示すように、炭化珪素エピタキシャル層２２のうちマスク層２５で覆われていない部分に炭化珪素をさらにエピタキシャル成長させることによって、（０００１）面のファセット面９１を有するエピタキシャル薄膜９２を形成する。エピタキシャル薄膜９２の形成方法や条件は、図４（ｃ）を参照しながら前述した方法や条件と同様である。本実施形態では、エピタキシャル薄膜９２の厚さを０．２μｍとする。
【０１０６】
炭化珪素エピタキシャル層２２およびエピタキシャル薄膜９２は、同一の不純物を同一の濃度で含んでいる。以下、炭化珪素エピタキシャル層２２およびエピタキシャル薄膜９２を合わせて炭化珪素層２０と呼ぶ。
【０１０７】
続いて、図８（ｃ）に示すように、炭化珪素層２０の選択された領域に、複数の第１の不純物イオン注入層（厚さ：例えば１．５μｍ〜２μｍ）２３’を形成する。
【０１０８】
具体的な形成方法を説明する。まず、炭化珪素層２０の表面に例えばシリコン酸化膜（ＳｉＯ2）からなる第１の注入マスク３３を形成する。第１の注入マスク３３は、炭化珪素層２０のうち、第１の不純物イオン注入層２３’となる領域を既定する開口部を有している。第１の注入マスク３３の形状は、フォトリソグラフィおよびエッチングによって任意に形成され得る。第１の注入マスク３３の厚さは、その材料や注入条件によって決定されるが、注入飛程よりも充分に大きく設定することが好ましい。次いで、第１の注入マスク３３の上方から、炭化珪素層２０にＰ型の不純物イオン（Ａｌイオン）を注入する。不純物イオンの注入は多段階で行う。イオン注入後、第１の注入マスク３３を取り除く。これにより、炭化珪素層２０のうち不純物イオンが注入された領域に第１の不純物イオン注入層２３’が形成される。また、炭化珪素層２０のうち不純物イオンが注入されずに残った領域は、Ｎ型ドリフト領域３５となる。
【０１０９】
続いて、図９（ａ）に示すように、第１の不純物イオン注入層２３’の内部に、Ｐ型コンタクト領域を規定する第２の不純物イオン注入層２４’と、Ｎ型ソース領域を規定する第３の不純物イオン注入層（厚さ：例えば０．５μｍ〜２μｍ）２６’を形成する。ここでは、図８（ｃ）を参照しながら説明した方法と同様に、炭化珪素層２０の上に第２の注入マスク（図示せず）を形成した後、Ｐ型の不純物イオン（Ａｌイオン）の注入を行うことにより、第２の不純物イオン注入層２４’を形成する。同様に、炭化珪素層２０の上に第３の注入マスク（図示せず）を形成した後、Ｎ型の不純物イオン（Ｎイオン）の注入を行うことにより、第３の不純物イオン注入層２６’を形成する。
【０１１０】
この後、図９（ｂ）に示すように、第１、第２および第３の不純物イオン注入層２３’、２４’、２６’に対して活性化アニールを行い、それぞれ、Ｐ型ウェル領域（キャリア濃度：１×１０17ｃｍ-3）２３、コンタクト領域（キャリア濃度：１×１０19ｃｍ-3）２４およびＮ型ソース領域２６を形成する。本実施形態では、各Ｐ型ウェル領域２３の表面、すなわちチャネルが形成される領域のうち少なくとも一部がファセット面９１から構成されるように、ウェル領域２３やソース領域２６が配置されている。なお、後述するキャップ層を用いない場合には、高温の活性化アニール工程によって、炭化珪素層２０の表面のうちファセット面以外の領域にバンチングステップが形成されるおそれがあるが、ファセット面９１にはバンチングステップは形成されず、その平坦性が維持される。
【０１１１】
最後に、図９（ｃ）に示すように、ゲート絶縁膜２８、ソース電極２９、ドレイン電極３０およびゲート電極３１を形成する。これにより、炭化珪素半導体素子（ＭＯＳＦＥＴ）１００が得られる。
【０１１２】
ゲート絶縁膜２８は、炭化珪素基板２１を１１００℃の温度で熱酸化することによって、炭化珪素層２０の上に形成する。なお、ゲート絶縁膜２８は、ファセット面９１の少なくとも一部と重なっている必要がある。ゲート絶縁膜２８の厚さは例えば３０ｎｍである。
【０１１３】
ソース電極２９およびドレイン電極３０は例えば次のようにして形成できる。まず、電子ビーム（ＥＢ）蒸着装置を用いてコンタクト領域２４と接するようにＮｉ膜を堆積させる。また、炭化珪素基板２１の裏面にもＮｉ膜を堆積させる。続いて、加熱炉を用いて、これらのＮｉ膜を１０００℃の温度で加熱する。これにより、コンタクト領域２４とオーミック接合されたソース電極２９および、基板２１の裏面にオーミック接合されたドレイン電極３０がそれぞれ形成される。一方、ゲート電極３１は、ゲート絶縁膜２８の上にアルミニウムを蒸着することにより形成される。
【０１１４】
得られた炭化珪素半導体素子１００は、ゲート電極３１に印加する電圧により、ゲート電極３１の下方に位置するＰ型ウェル領域２３の浅い表面層がＮ型に反転し（反転チャネル）、その結果、ドレイン電極３０からソース電極２９に電流を流すことができる（オン状態）。
【０１１５】
なお、図８および図９では、隣接するウェル領域２３の一部のみが示されているが、炭化珪素半導体素子１００は、典型的には多数のウェル領域２３が配列された構造を有している。
【０１１６】
活性化アニールによるステップバンチングの形成を抑制する目的で、上記方法におけるイオン注入工程の前に、炭化珪素層２０の表面にキャップ層を形成してもよい。キャップ層は、炭化珪素基板２１を真空雰囲気中で加熱し、炭化珪素層２０の表面をグラファイト化させることによって形成されたカーボン層であってもよいし、公知の堆積方法によって形成されたカーボン層であってもよい。キャップ層を形成した後、キャップ層を介して炭化珪素層２０に不純物イオンの注入を行う。続いて、注入された不純物イオンを活性化させるためのアニール処理を行う。この後、キャップ層を炭化珪素層２０の表面から除去する。キャップ層がカーボン層である場合は、カーボン層を熱酸化することによって除去することが好ましい。
【０１１７】
キャップ層を用いて活性化アニールを行うと、炭化珪素層２０の表面のうちファセット面９１が形成された領域以外の領域にもバンチングステップが形成されず、ステップフロー成長によって形成された微小なステップが残存する。従って、バンチングステップによる素子特性の低下を抑制できる。なお、この場合には、ステップフロー成長の進行方向において、ファセット面９１の幅は、上記微小なステップの幅よりも大きくなる。
【０１１８】
本実施形態の炭化珪素半導体素子１００は、ウェル領域２３によって規定される多数のユニットセルから構成されている。図１０は、炭化珪素半導体素子１００の構成の一例を示す平面図である。ユニットセルの配列方法は特に限定しないが、図示するように、列毎（または行毎）に列方向（または行方向）に沿って１／２ピッチずらして配置されてもよい。
【０１１９】
図１０に示すように、炭化珪素半導体素子１００では、１つの長方形のファセット面９１に、複数のユニットセルにおけるチャネル部分が配置されている。従って、結晶性の高いファセット面９１に上述した反転チャネルを形成できるので、チャネル移動度を従来よりも向上できる。なお、ファセット面９１の平面形状や配置はこの例に限定されず、ゲート電極３１の下方に位置するウェル領域２３の表面の少なくとも一部がファセット面９１から構成されていればよい。
【０１２０】
上記方法によると、簡便なプロセスで、炭化珪素層２０の表面に良好なファセット面９１を備えた高性能な炭化珪素半導体素子を形成できる。
【０１２１】
また、上記方法では、炭化珪素層２０に対する活性化アニールを行う前に、炭化珪素層２０の一部に追加のエピタキシャル成長を行うことにより、ファセット面９１を形成している。そのため、活性化アニールによってステップバンチングを形成する特許文献１の方法と比べて、結晶欠陥の少ない良好なファセット面を形成でき、素子特性を向上できる。
【０１２２】
さらに、上記方法では、炭化珪素エピタキシャル層２２にマスク層２５を設けて、炭化珪素エピタキシャル層２２のうちマスク層２５で覆われていない部分に対して、追加のエピタキシャル成長を行っている。そのため、ファセット面のサイズや位置を容易に制御することができる。また、特許文献１の方法のように、ファセット面を形成する位置を制御するために炭化珪素エピタキシャル層に比較的大きな段差を設ける必要がないため、そのような段差がその後の製造プロセスや素子の信頼性に与える影響を防止できる。
【０１２３】
次に、炭化珪素半導体素子１００におけるファセット面９１の表面粗さを調べたので、その測定結果を説明する。
【０１２４】
まず、図８（ｂ）に示すエピタキシャル薄膜９２の表面モフォロジーを、実施の形態１で説明した方法と同様の方法で測定した。その結果、ファセット面９１の表面粗さＲａは０．１ｎｍ以下であることを確認した。
【０１２５】
また、比較のために、炭化珪素層表面にマスク層を形成しないこと以外は、図８および図９を参照しながら上述した方法と同様の方法で、比較例２の炭化珪素半導体素子（ＭＯＳＦＥＴ）を作製した。比較例２の炭化珪素半導体素子を作製する際に、炭化珪素層上にさらに形成したエピタキシャル薄膜の表面モフォロジーを調べると、その表面粗さＲａは約１０ｎｍであった。
【０１２６】
表面モフォロジーの測定結果より、炭化珪素半導体素子１００では、表面粗さＲａが２桁以上低減された極めて平坦なファセット面９１が形成されていることがわかった。
【０１２７】
次いで、本実施形態の炭化珪素半導体素子１００および比較例２の炭化珪素半導体素子の電流電圧特性を測定したので、その結果を説明する。
【０１２８】
炭化珪素半導体素子１００および比較例２の炭化珪素半導体素子のドレイン電流の値をそれぞれ測定すると、炭化珪素半導体素子１００のドレイン電流は、比較例２の炭化珪素半導体素子のドレイン電流よりも５倍以上大きいことがわかった。これは、以下の理由によるものと考えられる。
【０１２９】
比較例２の炭化珪素半導体素子では、炭化珪素層表面の表面粗さが大きいため、チャネルが形成される炭化珪素層表面近傍におけるキャリアの移動度が低く、ドレイン電流が流れにくい。これに対し、炭化珪素半導体素子１００では、ステップがなく、かつ、表面粗さの低減された（０．１ｎｍ以下）ファセット面９１にチャネルが形成されるので、キャリアの移動度の低下を抑制できる。従って、より高い電流密度のドレイン電流をチャネルに流すことが可能になる。
【０１３０】
続いて、炭化珪素半導体素子１００および比較例２の炭化珪素半導体素子のしきい値電圧を測定すると、比較例２の炭化珪素半導体素子のしきい値は２〜１０Ｖの範囲でばらついているが、炭化珪素素子１００のしきい値は３〜３．５Ｖと安定していることがわかった。これは、以下の理由によるものと考えられる。
【０１３１】
比較例２の炭化珪素半導体素子では、ＭＯＳ界面で表面が荒れているために、しきい値電圧がばらつく。これに対し、炭化珪素半導体素子１００では、（０００１）面のファセット面から構成されたＭＯＳ界面を有するために、均一な厚さを有するチャネルが形成され、安定したしきい値が得られる。
【０１３２】
以上の測定結果から明らかなように、段差を有するマスク層２５を炭化珪素エピタキシャル層２２の上に形成した後、さらにエピタキシャル成長させることにより、平坦な（表面粗さＲａ：０．１ｎｍ以下）ファセット面を実現できる。また、得られたファセット面を利用することにより、炭化珪素ＭＯＳＦＥＴの電気的特性や信頼性を向上できる。
【０１３３】
本実施形態では反転型のＭＯＳＦＥＴについて説明したが、蓄積型のＭＯＳＦＥＴに本発明を適用しても同様の効果が得られる。また、ＭＯＳＦＥＴに限らず、ＭＥＳＦＥＴや基板表面でショットキー障壁を有するショットキーダイオードなどの炭化珪素素子にも本発明を適用でき、本実施形態で説明した効果と同様の効果が得られる。
【産業上の利用可能性】
【０１３４】
本発明は、製造プロセスを複雑にすることなく、電気的特性に優れた信頼性の高い炭化珪素素子を提供でき、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなどを含む種々の炭化珪素素子に広く適用できる。本発明の炭化珪素素子は、家電製品や自動車、電力輸送・変換装置、産業用機器などの各種電力・電気機器に使用可能な低損失パワーデバイスに用いられ得る。
【図面の簡単な説明】
【０１３５】
【図１】（ａ）〜（ｄ）は、本発明による好ましい実施形態における炭化珪素層の形成方法を説明するための工程断面図である。
【図２】炭化珪素エピタキシャル層表面に形成されるステップの模式的な拡大断面図である。
【図３】本発明による実施形態で使用する加熱炉の構造を示す概略図である。
【図４】（ａ）〜（ｃ）は、本発明による第１の実施形態における炭化珪素層の形成方法を説明するための工程断面図である。
【図５】（ａ）および（ｂ）は、本発明による第１の実施形態における炭化珪素層の形成方法を説明するための斜視図であり、それぞれ、図４（ｂ）および（ｃ）に対応している。
【図６】（ａ）〜（ｃ）は、本発明による第２の実施形態における炭化珪素層の形成方法を説明するための工程断面図である。
【図７】ファセット面の幅とエピタキシャル薄膜の厚さとの関係を説明するための模式的な拡大断面図である。
【図８】（ａ）〜（ｃ）は、本発明による第３の実施形態の炭化珪素半導体素子の製造方法を説明するための工程断面図である。
【図９】（ａ）〜（ｃ）は、本発明による第３の実施形態の炭化珪素半導体素子の製造方法を説明するための工程断面図である。
【図１０】本発明による第３の実施形態の炭化珪素半導体素子におけるファセット面を示す平面図である。
【図１１】エピタキシャル成長により炭化珪素層を形成する一般的な方法を説明するための断面図である。
【図１２】従来のＭＯＳＦＥＴの構成を説明するための断面図である。
【符号の説明】
【０１３６】
１、２１、４０  炭化珪素基板
２、２２        炭化珪素エピタキシャル層
１０、２０      炭化珪素層
４、４３        炭化珪素エピタキシャル層表面に形成されるステップ
５、１５、２５  マスク層
８、１２、９２  エピタキシャル薄膜
９、１１、９１  ファセット面
３３    注入マスク
３２    ドリフト領域
２３、２４、２６  不純物イオン注入層
２３    ウェル領域
２４    コンタクト領域
２６    ソース領域
２８    ゲート絶縁膜
２９    ソース電極
３０    ドレイン電極
３１    ゲート電極
４２    ステップフロー
１００  炭化珪素半導体素子
１５０  反応炉(チャンバー)
１５１  試料
１５２  サセプタ
１５３  サセプタ支持軸
１５４  コイル
１５５  アルゴンガス
１５６  炭化珪素の原料ガス
１５７  酸素ガス
１５８  ガス供給系
１５９  ガス排気系
１６０  排気ガス用配管
１６１  圧力調整バルブ
１６２  断熱材
【図１】
2008108824.tif 000003
【図２】
2008108824.tif 000004
【図３】
2008108824.tif 000005
【図４】
2008108824.tif 000006
【図５】
2008108824.tif 000007
【図６】
2008108824.tif 000008
【図７】
2008108824.tif 000009
【図８】
2008108824.tif 000010
【図９】
2008108824.tif 000011
【図１０】
2008108824.tif 000012
【図１１】
2008108824.tif 000013
【図１２】
2008108824.tif 000014