(57)【要約】【課題】電源装置に内蔵されている並列に設けられた、複数の主変圧器の巻線及び２次整流回路等の部品ばらつきによって生じる出力電圧等のバラツキを減少させること。【解決手段】６つの素子からなるインバータ回路と、第１及び第２素子の接続点と第４及び第５素子の接続点との間に設けた第１主変圧器及び第１の２次整流回路と、第２及び第３素子の接続点と第５及び第６素子の接続点との間に設けた第２主変圧器及び第２の２次整流回路と、出力電圧等に基づいてインバータ回路をＰＷＭ制御する第１及び第２のパルス信号を出力し、第１パルス信号により第１及び第６素子を駆動し第２のパルス信号により第３及び第４素子を駆動するパルス幅制御回路と、第１パルス信号が入力すると１／４周期位相シフトして第２素子を駆動させ第２のパルス信号が入力すると１／４周期位相シフトして第５素子を駆動させる位相制御回路とを備えたアーク加工用電源装置である。【選択図】図１
2008119728.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を整流し直流電圧を出力する１次整流回路と、前記１次整流回路に並列に設けて直流電圧を平滑する平滑コンデンサと、第１のスイッチング素子乃至第３のスイッチング素子を直列接続すると共に第４のスイッチング素子乃至第６のスイッチング素子を直列接続してなるブリッジのインバータ回路と、前記第１のスイッチング素子及び第２のスイッチング素子の接続点と前記第４のスイッチング素子及び第５のスイッチング素子の接続点との間に設けて第１のインバータ出力をアーク加工に適した高周波交流電圧に変換する第１の主変圧器と、前記第１の主変圧器の出力を整流する第１の２次整流回路と、第２のスイッチング素子及び第３のスイッチング素子の接続点と前記第５のスイッチング素子及び第６のスイッチング素子の接続点との間に設けて第２のインバータ出力をアーク加工に適した高周波交流電圧に変換する第２の主変圧器と、前記第２の主変圧器の出力を整流する第２の２次整流回路と、前記第１の２次整流回路及び第２の２次整流回路で整流された出力電圧を平滑する直流リアクトルと、前記出力電圧又は前記直流リアクトルを通電する出力電流に基づいて前記インバータ回路をＰＷＭ制御する第１のパルス幅制御信号と１／２周期位相シフトした第２のパルス幅制御信号とを出力し、前記第１のパルス幅制御信号により相対向する第１のスイッチング素子及び第６のスイッチング素子を駆動すると共に前記第２のパルス幅制御信号により相対向する第３のスイッチング素子及び第４のスイッチング素子を駆動するパルス幅制御回路と、前記第１のパルス幅制御信号が入力すると１／４周期位相シフトして第２のスイッチング素子を駆動させると共に、前記第２のパルス幅制御信号が入力すると１／４周期位相シフトして第５のスイッチング素子を駆動させる位相制御回路と、を備えたことを特徴とするアーク加工用電源装置。
【請求項２】
前記第１のパルス幅制御信号が入力するとパルス幅を最大に設定して相対向する第１のスイッチング素子及び第６のスイッチング素子を駆動させると共に、前記第２のパルス幅制御信号が入力するとパルス幅を最大に設定して相対向する第３のスイッチング素子及び第４のスイッチング素子を駆動させる最大パルス設定駆動回路を備えたことを、特徴とする請求項１記載のアーク加工用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アーク加工用電源装置に内蔵されているインバータ回路の改良に関するものである。
【背景技術】
【０００２】
アーク加工用電源装置において、溶接性の向上及び大電力を出力するためにインバータ回路等を複数並列に設けインバータの動作周波数を高くして対応してきた。
【０００３】
図６は、インバータ回路、主変圧器、２次整流回路及び直流リアクトルを２つ並列に設けた従来技術のアーク加工用電源装置である。同図において、商用交流電源ＡＣを整流して直流電圧を出力する１次整流回路ＤＲ１と、直流電圧を平滑する平滑コンデンサＣ１とで直流電源回路が形成される。
【０００４】
図６に示すブリッジ接続された第１のインバータ回路は、第７のスイッチング素子ＴＲ７乃至第１０のスイッチング素子ＴＲ１０によって形成され、相対向する第７のスイッチング素子ＴＲ７及び第１０のスイッチング素子ＴＲ１０と、第８のスイッチング素子ＴＲ８及び第９のスイッチング素子ＴＲ９とが一対となり、一対が交互に導通と遮断とを繰り返して直流電圧を高周波交流電圧に変換して出力する。また、第２のインバータ回路は、第１１のスイッチング素子ＴＲ１１乃至第１４のスイッチング素子ＴＲ１４によって形成され、第１のインバータ回路と並列に設けられている。
【０００５】
第１の主変圧器ＩＮＴ１は、第１のインバータ回路によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第１の２次整流回路ＤＲ２は、第１の主変圧器ＩＮＴ１の出力を整流し第２の直流リアクトルＤＣＬ２を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００６】
第２の主変圧器ＩＮＴ２は、第２のインバータ回路によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第２の２次整流回路ＤＲ３は、第２の主変圧器ＩＮＴ２の出力を整流して第３の直流リアクトルＤＣＬ３を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００７】
第１の出力電流検出回路ＩＤ１は、第１の主変圧器ＩＮＴ１の２次側の出力電流を検出して第１の出力電流検出信号Ｉｄ１として出力し、第２の出力電流検出回路ＩＤ２は、第２の主変圧器ＩＮＴ２の２次側の出力電流を検出して第２の出力電流検出信号Ｉｄ２として出力する。
【０００８】
２入力対応パルス幅制御回路ＰＷＭ２は、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行い、第１の出力電流検出信号Ｉｄ１に応じて第１のパルス幅制御信号ＰＷｍ１及び第２のパルス幅制御信号ＰＷｍ２のパルス幅を制御すると共に、第２の出力電流検出信号Ｉｄ２に応じて第３のパルス幅制御信号ＰＷｍ３及び第４のパルス幅制御信号ＰＷｍ４のパルス幅を制御する。
【０００９】
第２のインバータ駆動回路ＤＡ２は、第１のパルス幅制御信号ＰＷｍ１に応じて、第７スイッチング素子駆動信号Ｔｒ７及び第１０スイッチング素子駆動信号Ｔｒ１０を出力し、第２のパルス幅制御信号ＰＷｍ２に応じて、第８スイッチング素子駆動信号Ｔｒ８及び第９スイッチング素子駆動信号Ｔｒ９を出力する。また、第３のインバータ駆動回路ＤＡ３は、第３のパルス幅制御信号ＰＷｍ３に応じて、第１１スイッチング素子駆動信号Ｔｒ１１及び第１４スイッチング素子駆動信号Ｔｒ１４を出力し、第４のパルス幅制御信号ＰＷｍ４に応じて、第１２スイッチング素子駆動信号Ｔｒ１２及び第１３スイッチング素子駆動信号Ｔｒ１３を出力する。
【００１０】
つぎに、動作について説明する。
図６に示す起動スイッチＴＳから起動信号Ｔｓが出力されると、２入力対応パルス幅制御回路ＰＷＭ２は、第１の出力電流検出回路ＩＤ１によって検出された第１の出力電流検出信号Ｉｄ１と予め定めた電流基準値Ｉｒとを比較し、第１のパルス幅制御信号ＰＷｍ１及び第２のパルス幅制御信号ＰＷｍ２を生成して第１のインバータ回路を駆動すると共に、第２の出力電流検出回路ＩＤ２によって検出された第２の出力電流検出信号Ｉｄ２と電流基準値Ｉｒとを比較し、第３のパルス幅制御信号ＰＷｍ３及び第４のパルス幅制御信号ＰＷｍ４を生成して第２のインバータ回路を駆動する。
【００１１】
そして、２入力対応パルス幅制御回路ＰＷＭ２は、第１の出力電流検出信号Ｉｄ１の値と電流基準値Ｉｒとが同一になるよう第１のパルス幅制御信号ＰＷｍ１及び第２のパルス幅制御信号ＰＷｍ２を制御すると共に、第２の出力電流検出信号Ｉｄ２の値と電流基準値Ｉｒとが同一になるよう第３のパルス幅制御信号ＰＷｍ３及び第４のパルス幅制御信号ＰＷｍ４のパルス幅を制御するので、第１のインバータ回路及び第２のインバータ回路の出力電流が平衡するので並列運転が可能となる。（例えば、特許文献１）
【００１２】
【特許文献１】特開２００６−１１６５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
アーク加工用電源装置において、溶接性を良くし、且つ出力電力の増大をはかるために、インバータの動作周波数を高くして溶接性を改善し、且つインバータ回路、主変圧器及び２次整流回路等で形成される電源ユニットを並列に設け、各電源ユニットからの出力電流を検出し検出した出力電流を所定の電流基準値と比較し、常に出力電流が同一になるように２入力対応パルス幅制御回路でパルス幅制御信号を補正して２つのインバータ回路を定電流制御するので、２つの電源ユニットの出力電流が平衡され出力電流の増大がはかれた。
【００１４】
しかし、溶接性を良くするためにインバータの動作周波数を高くすると、主変圧器を構成するコアの鉄損が周波数の増加に応じて増大し、この鉄損の増大よって主変圧器は温度上昇を起していた。よって主変圧器は、磁束密度等の小さい高価なコア材料を使用して温度上昇を抑制していた。
【００１５】
そこで、本発明では、上述した課題を解決することができるアーク加工用電源装置を提供することを目的としている。
【課題を解決するための手段】
【００１６】
上述した課題を解決するために、第１の発明は、商用交流電源を整流し直流電圧を出力する１次整流回路と、上記１次整流回路に並列に設けて直流電圧を平滑する平滑コンデンサと、第１のスイッチング素子乃至第３のスイッチング素子を直列接続すると共に第４のスイッチング素子乃至第６のスイッチング素子を直列接続してなるブリッジのインバータ回路と、上記第１のスイッチング素子及び第２のスイッチング素子の接続点と上記第４のスイッチング素子及び第５のスイッチング素子の接続点との間に設けて第１のインバータ出力をアーク加工に適した高周波交流電圧に変換する第１の主変圧器と、上記第１の主変圧器の出力を整流する第１の２次整流回路と、第２のスイッチング素子及び第３のスイッチング素子の接続点と上記第５のスイッチング素子及び第６のスイッチング素子の接続点との間に設けて第２のインバータ出力をアーク加工に適した高周波交流電圧に変換する第２の主変圧器と、上記第２の主変圧器の出力を整流する第２の２次整流回路と、上記第１の２次整流回路及び第２の２次整流回路で整流された出力電圧を平滑する直流リアクトルと、上記出力電圧又は上記直流リアクトルを通電する出力電流に基づいて上記インバータ回路をＰＷＭ制御する第１のパルス幅制御信号と１／２周期位相シフトした第２のパルス幅制御信号とを出力し、上記第１のパルス幅制御信号により相対向する第１のスイッチング素子及び第６のスイッチング素子を駆動すると共に上記第２のパルス幅制御信号により相対向する第３のスイッチング素子及び第４のスイッチング素子を駆動するパルス幅制御回路と、上記第１のパルス幅制御信号が入力すると１／４周期位相シフトして第２のスイッチング素子を駆動させると共に、上記第２のパルス幅制御信号が入力すると１／４周期位相シフトして第５のスイッチング素子を駆動させる位相制御回路と、を備えたことを特徴とするアーク加工用電源装置である。
【００１７】
第２の発明は、上記第１のパルス幅制御信号が入力するとパルス幅を最大に設定して相対向する第１のスイッチング素子及び第６のスイッチング素子を駆動させると共に、上記第２のパルス幅制御信号が入力するとパルス幅を最大に設定して相対向する第３のスイッチング素子及び第４のスイッチング素子を駆動させる最大パルス設定駆動回路を備えたことを、特徴とする第１の発明記載のアーク加工用電源装置である。
【発明の効果】
【００１８】
本発明によれば、第１のスイッチング素子乃至第３のスイッチング素子を直列接続し、第４のスイッチング素子乃至第６のスイッチング素子を直列接続してなるブリッジ接続のインバータ回路では、出力電圧又は出力電流に基づいて、インバータ回路をＰＷＭ制御する第１のパルス幅制御信号と第２のパルス幅制御信号とを生成し、第１のパルス幅制御信号により相対向する第１のスイッチング素子及び第６のスイッチング素子を駆動し、第２のパルス幅制御信号により相対向する第３のスイッチング素子及び第４のスイッチング素子を駆動し、更に、第１のパルス幅制御信号を１／４周期位相シフトして第２のスイッチング素子を駆動させ、第２のパルス幅制御信号を１／４周期位相シフトして第５のスイッチング素子を駆動させることにより、第１のインバータ出力と第２のインバータ出力とが１／４周期位相シフトし、並列に設けられた２つの主変圧器に交互に出力されるので、
例えば、インバータ回路の動作周波数を３０ｋＨｚにすると、第１の２次整流回路及び第２の２次整流回路で整流された出力周波数は、２倍の６０ｋＨｚとなりインバータ回路の動作周波数を上げずに溶接性を向上させることができる。更に、２つの主変圧器は３０ｋＨｚで交互に動作するので、主変圧器を構成するコアの鉄損が増加せず、温度上昇を抑制するための磁束密度等の小さい高価なコア材料を必要としない。  
【００１９】
第２の発明によれば、出力電流が小電流のとき、並列に設けられた２つの主変圧器のうち、一方の主変圧器のみが動作し、出力電流が大電流のとき、２つの主変圧器が交互に動作するので、主変圧器を構成するコアの鉄損が増加せず、温度上昇が抑制され磁束密度等の小さい高価なコアの材料を必要としない。更に、小電流のとき、インバータ回路の導通時間を長くして出力電流を制御するので出力精度が向上する。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施形態に係るアーク加工用電源装置である。同図において、図６に示す従来技術のアーク加工用電源装置の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００２１】
図１に示す、第１のスイッチング素子乃至第３のスイッチング素子を直列接続した第１アームと、第４のスイッチング素子乃至第６のスイッチング素子を直列接続してなる第２アームとからブリッジ接続のインバータ回路を形成する。
【００２２】
出力電流検出回路ＩＤは、直流リアクトルＤＣＬを通電する出力電流を検出して出力電流検出信号Ｉｄとして出力する。
【００２３】
パルス幅制御回路ＰＷＭは、出力電流検出信号Ｉｄに基づいてインバータ回路をＰＷＭ制御する第１のパルス幅制御信号ＰＷｍ１と１／２周期位相シフトした第２のパルス幅制御信号ＰＷｍ２とを出力する。
【００２４】
第１のインバータ駆動回路ＤＡ１は、第１のパルス幅制御信号ＰＷｍ１が入力すると、第１のスイッチング素子ＴＲ１を駆動する第１スイッチング素子駆動信号Ｔｒ１及び第６のスイッチング素子ＴＲ６を駆動する第６スイッチング素子駆動信号Ｔｒ６を出力し、第２のパルス幅制御信号ＰＷｍ２が入力すると第３のスイッチング素子ＴＲ３を駆動する第３スイッチング素子駆動信号Ｔｒ３及び第４のスイッチング素子ＴＲ４を駆動する第４スイッチング素子駆動信号Ｔｒ４を出力する。
【００２５】
位相制御回路ＦＤは、第１のパルス幅制御信号ＰＷｍ１が入力すると第１のパルス幅制御信号ＰＷｍ１を１周期の１／４周期（９０°）位相シフトして第２スイッチング素子駆動信号Ｔｒ２として出力し、第２のパルス幅制御信号ＰＷｍ２が入力すると第２のパルス幅制御信号ＰＷｍ２を１周期の１／４周期（９０°）位相シフトして第５スイッチング素子駆動信号Ｔｒ５として出力する。
【００２６】
図２は、本発明の実施の形態の動作を説明するための波形タイミング図である。図２において、図２（Ａ）の波形は第１のパルス幅制御信号ＰＷｍ１を示し、同図（Ｂ）の波形は第２のパルス幅制御信号ＰＷｍ２を示す。同図（Ｃ）の波形は第１スイッチング素子駆動信号Ｔｒ１、同図（Ｄ）の波形は第２スイッチング素子駆動信号Ｔｒ２を示し、同図（Ｅ）の波形は第３スイッチング素子駆動信号Ｔｒ３を示し、同図（Ｆ）の波形は第４スイッチング素子駆動信号Ｔｒ４を示し、同図（Ｇ）の波形は第５スイッチング素子駆動信号Ｔｒ５を示し、同図（Ｈ）の波形は第６スイッチング素子駆動信号Ｔｒ６を示す。図２（Ｉ）の波形は第１の主変圧器ＩＮＴ１の出力電圧波形ＩＴ１を示し、同図（Ｊ）の波形は第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２を示し、同図（Ｋ）の波形は２次整流信号Ｄｒを示す。
【００２７】
つぎに、図２の波形タイミング図を用いて本発明の動作を説明する。
図１に示す、起動スイッチＴＳから起動信号Ｔｓが出力されるとパルス幅制御回路ＰＷＭは、予め定めた電流基準値Ｉｒと出力電流検出信号Ｉｄとを比較演算した値（例えば、Ｉｒ−Ｉｄ）に基づいて定まる、図２（Ａ）に示すパルス幅時間Ｔ２の第１のパルス幅制御信号ＰＷｍ１と図２（Ｂ）に示す第２のパルス幅制御信号ＰＷｍ２とを出力する。
【００２８】
図２に示す時刻ｔ＝ｔ１において、図２（Ａ）に示す第１のパルス幅制御信号ＰＷｍ１が第１のインバータ駆動回路ＤＡ１に入力すると、第１のインバータ駆動回路ＤＡ１は、図２（Ｃ）に示す第１スイッチング素子駆動信号Ｔｒ１及び図２（Ｈ）に示す第６スイッチング素子駆動信号Ｔｒ６を出力し、インバータ回路の第１のスイッチング素子ＴＲ１及び第６のスイッチング素子ＴＲ６は遮断状態から導通状態になる。
【００２９】
また、時刻ｔ＝ｔ１において、第１のパルス幅制御信号ＰＷｍ１が位相制御回路ＦＤに入力されると、位相制御回路ＦＤは、第１のパルス幅制御信号ＰＷｍ１を１／４周期位相シフトして、図２（Ｄ）に示す時刻ｔ＝ｔ２のときに、第２スイッチング素子駆動信号Ｔｒ２として出力し、第２のスイッチング素子ＴＲ２は遮断状態から導通状態になる。そして、第１のスイッチング素子ＴＲ１、第２のスイッチング素子ＴＲ２及び第６のスイッチング素子ＴＲ６が同時に導通して、第２の主変圧器ＩＮＴ２の1次側に電力を供給し、第２の主変圧器ＩＮＴ２の２次側には、図２（Ｊ）に示す出力電圧波形ＩＴ２が出力される。
【００３０】
時刻ｔ＝ｔ３において、第１のパルス幅制御信号ＰＷｍ１がＨｉｇｈレベルからＬｏｗレベルになると、第１のインバータ駆動回路ＤＡ１は第１スイッチング素子駆動信号Ｔｒ１及び第６スイッチング素子駆動信号Ｔｒ６の出力を停止し、第１のスイッチング素子ＴＲ１及び第６のスイッチング素子ＴＲ６は導通状態から遮断状態になる。そして、時刻ｔ＝ｔ２〜ｔ３の間は、図２（Ｊ）に示す第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２が出力される。
【００３１】
時刻ｔ＝ｔ４において、図２（Ｂ）に示す第２のパルス幅制御信号ＰＷｍ２が第１のインバータ駆動回路ＤＡ１に入力すると、第１のインバータ駆動回路ＤＡ１は、図２（Ｅ）に示す第３スイッチング素子駆動信号Ｔｒ３及び図２（Ｆ）に示す第４スイッチング素子駆動信号Ｔｒ４を出力し、インバータ回路の第３のスイッチング素子ＴＲ３及び第４のスイッチング素子ＴＲ４は遮断状態から導通状態になる。
【００３２】
また、時刻ｔ＝ｔ４において、第２のパルス幅制御信号ＰＷｍ２が位相制御回路ＦＤに入力されると、位相制御回路ＦＤは、第２のパルス幅制御信号ＰＷｍ２を１／４周期位相シフトして、図２（Ｇ）に示す時刻ｔ＝ｔ６のときに、第５スイッチング素子駆動信号Ｔｒ５として出力し、第５のスイッチング素子ＴＲ５は遮断状態から導通状態になる。
【００３３】
時刻ｔ＝ｔ４において、第２のスイッチング素子ＴＲ２、第３のスイッチング素子ＴＲ３及び第４のスイッチング素子ＴＲ４が同時に導通して、第１の主変圧器ＩＮＴ２の1次側に電力を供給し、第１の主変圧器ＩＮＴ１の２次側には、図２（Ｉ）に示す出力電圧波形ＩＴ１が出力される。
【００３４】
時刻ｔ＝ｔ５において、第２スイッチング素子駆動信号Ｔｒ２がＨｉｇｈレベルからＬｏｗレベルになると、第２のスイッチング素子ＴＲ２は導通状態から遮断状態になる。そして、図２（Ｉ）に示す、第１の主変圧器ＩＮＴ１の２次側の出力電圧波形ＩＴ１の出力が停止する。
【００３５】
時刻ｔ＝ｔ６において、第５スイッチング素子駆動信号Ｔｒ５がＨｉｇｈレベルになると、第３スイッチング素子ＴＲ３、第４のスイッチング素子ＴＲ４及び第５のスイッチング素子ＴＲ５が同時に導通し、第２の主変圧器ＩＮＴ２の1次側に電力を供給し、第２の主変圧器ＩＮＴ２の２次側には、図２（Ｊ）に示す出力電圧波形ＩＴ２が出力される。
【００３６】
時刻ｔ＝ｔ７において、第２のパルス幅制御信号ＰＷｍ２がＨｉｇｈレベルからＬｏｗレベルになると、第１のインバータ駆動回路ＤＡ１は第３スイッチング素子駆動信号Ｔｒ３及び第４スイッチング素子駆動信号Ｔｒ４の出力を停止し、第３のスイッチング素子ＴＲ３及び第４スイッチング素子ＴＲ４は導通状態から遮断状態になる。そして、時刻ｔ＝ｔ６〜ｔ７の間は、図２（Ｊ）に示す第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２が出力される。
【００３７】
時刻ｔ＝ｔ８において、第１のパルス幅制御信号ＰＷｍ１が再度位相制御回路ＦＤに入力されると、位相制御回路ＦＤは、第１のパルス幅制御信号ＰＷｍ１を１／４周期位相シフトして、図２（Ｄ）に示す第２スイッチング素子駆動信号Ｔｒ２として出力する。
【００３８】
時刻ｔ＝ｔ９において、第５スイッチング素子駆動信号Ｔｒ５がＨｉｇｈレベルからＬｏｗレベルになると、５スイッチング素子ＴＲ５は導通状態から遮断状態になる。そして、図２（Ｉ）に示す２次側出力電圧波形ＩＴ１の出力が停止する。
そして、以後は上述の動作を繰り返して、図１に示す直流リアクトルＤＣＬに、図２（Ｋ）に示す、２つの２次整流回路によって整流された２次整流信号Ｄｒが入力される。
【００３９】
上述より、第１のパルス幅制御信号を１／４周期位相シフトして第２のスイッチング素子を駆動させると共に、第２のパルス幅制御信号を１／４周期位相シフトして第５のスイッチング素子を駆動させるので、第１のインバータ出力と第２のインバータ出力とが１／４周期位相シフトして交互に出力するので、並列に設けられた２つの主変圧器は、例えば、インバータ回路の動作周波数を３０ｋＨｚにすると、第１の２次整流回路及び第２の２次整流回路で整流された出力周波数は、２倍の６０ｋＨｚとなりインバータ回路の動作周波数を上げなくても溶接性を向上させることができる。更に、２つの主変圧器は３０ｋＨｚで交互に動作するので、主変圧器を構成するコアの鉄損が増加せず、温度上昇を抑制できる。
【００４０】
図３は、本発明の実施形態２に係るアーク加工用電源装置である。同図において、図１に示すアーク加工用電源装置の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００４１】
図３に示す最大パルス設定駆動回路ＧＤＡは、第１のパルス幅制御信号ＰＷｍ１が入力すると、第１のスイッチング素子ＴＲ１を駆動する第１スイッチング素子駆動信号Ｔｒ１及び第６のスイッチング素子ＴＲ６を駆動する第６スイッチング素子駆動信号Ｔｒ６のパルス幅を最大パルス幅に設定し、第２のパルス幅制御信号ＰＷｍ２が入力すると第３のスイッチング素子ＴＲ３を駆動する第３スイッチング素子駆動信号Ｔｒ３及び第４のスイッチング素子ＴＲ４を駆動する第４スイッチング素子駆動信号Ｔｒ４のパルス幅を最大パルス幅に設定して出力する。
【００４２】
図４は、実施の形態２の小電流で動作するときの波形タイミング図である。図４において、図４（Ａ）の波形は第１のパルス幅制御信号ＰＷｍ１を示し、同図（Ｂ）の波形は第２のパルス幅制御信号ＰＷｍ２を示す。同図（Ｃ）の波形は第１スイッチング素子駆動信号Ｔｒ１、同図（Ｄ）の波形は第２スイッチング素子駆動信号Ｔｒ２を示し、同図（Ｅ）の波形は第３スイッチング素子駆動信号Ｔｒ４を示し、同図（Ｆ）の波形は第４スイッチング素子駆動信号Ｔｒ４を示し、同図（Ｇ）の波形は第５スイッチング素子駆動信号Ｔｒ５を示し、同図（Ｈ）の波形は第６スイッチング素子駆動信号Ｔｒ６を示す。同図（Ｉ）の波形は第１の主変圧器ＩＮＴ１の出力電圧波形ＩＴ１を示し、同図（Ｊ）の波形は第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２を示し、同図（Ｋ）の波形は２次整流信号Ｄｒを示す。
【００４３】
つぎに、図４の波形タイミング図を用いて実施の形態２の小電流領域での動作を説明する。図３に示す、起動スイッチＴＳから起動信号Ｔｓが出力されるとパルス幅制御回路ＰＷＭは、予め定めた電流基準値Ｉｒと出力電流検出信号Ｉｄとを比較演算した値（例えば、Ｉｒ−Ｉｄ）に基づいて定まる、パルス幅時間Ｔ３の第１のパルス幅制御信号ＰＷｍ１と第２のパルス幅制御信号ＰＷｍ２とを出力する。
【００４４】
図４に示す時刻ｔ＝ｔ１において、図４（Ａ）に示す第１のパルス幅制御信号ＰＷｍ１が最大パルス設定駆動回路ＧＤＡに入力すると、最大パルス設定駆動回路ＧＤＡは、図４（Ｃ）に示す第１スイッチング素子駆動信号Ｔｒ１及び図４（Ｈ）に示す第６スイッチング素子駆動信号Ｔｒ６のパルス幅を最大パルス幅に設定して出力し、インバータ回路の第１のスイッチング素子ＴＲ１及び第６のスイッチング素子ＴＲ６は遮断状態から導通状態になる。
【００４５】
また、時刻ｔ＝ｔ１において、第１のパルス幅制御信号ＰＷｍ１が位相制御回路ＦＤに入力すると、位相制御回路ＦＤは、第１のパルス幅制御信号ＰＷｍ１を１／４周期位相シフトして、時刻ｔ＝ｔ２のときに、第２スイッチング素子駆動信号Ｔｒ２として出力し、第２のスイッチング素子ＴＲ２は遮断状態から導通状態になる。そして、第１のスイッチング素子ＴＲ１、第２のスイッチング素子ＴＲ２及び第６のスイッチング素子ＴＲ６が同時に導通して、第２の主変圧器ＩＮＴ２の1次側に電力を供給し第２の主変圧器ＩＮＴ２の２次側には、図４（Ｊ）に示す出力電圧波形ＩＴ２が出力される。
【００４６】
時刻ｔ＝ｔ３において、第２スイッチング素子駆動信号Ｔｒ２の出力が停止すると、第２のスイッチング素子ＴＲ２は導通状態から遮断状態になる。そして、時刻ｔ＝ｔ２〜ｔ３の間は、図４（Ｊ）に示す第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２が出力される。
【００４７】
時刻ｔ＝ｔ４において、最大パルス設定駆動回路ＧＤＡによって最大パルス幅に設定された図４（Ｃ）に示す第１スイッチング素子駆動信号Ｔｒ１及び図４（Ｈ）に示す第６スイッチング素子駆動信号Ｔｒ６の出力が停止する。
【００４８】
時刻ｔ＝ｔ５において、図４（Ｂ）に示す第２のパルス幅制御信号ＰＷｍ２が最大パルス設定駆動回路ＧＤＡに入力すると、最大パルス設定駆動回路ＧＤＡは、図４（Ｅ）に示す第３スイッチング素子駆動信号Ｔｒ３及び図４（Ｆ）に示す第４スイッチング素子駆動信号Ｔｒ４のパルス幅を最大パルス幅に設定して出力し、インバータ回路の第３のスイッチング素子ＴＲ３及び第４のスイッチング素子ＴＲ４は遮断状態から導通状態になる。
【００４９】
また、時刻ｔ＝ｔ５において、第２のパルス幅制御信号ＰＷｍ２が位相制御回路ＦＤに入力すると、位相制御回路ＦＤは、第２のパルス幅制御信号ＰＷｍ２を１／４周期位相シフトして、時刻ｔ＝ｔ６のときに、第５スイッチング素子駆動信号Ｔｒ５として出力し、第５のスイッチング素子ＴＲ５は遮断状態から導通状態になる。そして、第３のスイッチング素子ＴＲ３、第４のスイッチング素子ＴＲ４及び第５のスイッチング素子ＴＲ５が同時に導通して、第２の主変圧器ＩＮＴ２の1次側に電力を供給し、第２の主変圧器ＩＮＴ２の２次側には、図４（Ｊ）に示す出力電圧波形ＩＴ２が出力される。
【００５０】
時刻ｔ＝ｔ７において、第５スイッチング素子駆動信号Ｔｒ５の出力が停止すると、第５のスイッチング素子ＴＲ５は導通状態から遮断状態になる。そして、時刻ｔ＝ｔ６〜ｔ７の間は、図４（Ｊ）に示す第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２が出力される。
【００５１】
時刻ｔ＝ｔ８において、最大パルス設定駆動回路ＧＤＡによって最大パルス幅に設定された図４（Ｅ）に示す第３スイッチング素子駆動信号Ｔｒ３及び図４（Ｆ）に示す第４スイッチング素子駆動信号Ｔｒ４の出力が停止する。
【００５２】
時刻ｔ＝ｔ９において、図４（Ａ）に示す第１のパルス幅制御信号ＰＷｍ１が再度最大パルス設定駆動回路ＧＤＡに入力すると、最大パルス設定駆動回路ＧＤＡは、図４（Ｃ）に示す第１スイッチング素子駆動信号Ｔｒ１及び図４（Ｈ）に示す第６スイッチング素子駆動信号Ｔｒ６のパルス幅を最大パルス幅に設定して出力し、インバータ回路の第１のスイッチング素子ＴＲ１及び第６のスイッチング素子ＴＲ６は遮断状態から導通状態になる。そして、以後は上述の動作を繰り返して、図３に示す直流リアクトルＤＣＬに、図４（Ｋ）に示す、２つの２次整流回路によって整流された２次整流信号Ｄｒが入力される。
【００５３】
上述より、出力電流が小電流のとき、並列に設けられた２つの主変圧器のうち、一方の主変圧器のみが動作しても、出力電流が小さいため主変圧器を構成するコアの鉄損が増加せず、温度上昇は抑制される。更に、小電流ではインバータ回路の導通時間を長くして出力電流を制御するので、例えば、最大出力３００Ａの電源装置において、５Ａ程度の最小電流での精度が向上する。
【００５４】
図５は、実施の形態２の大電流で動作するときの波形タイミング図である。図５において、図５（Ａ）の波形は第１のパルス幅制御信号ＰＷｍ１を示し、同図（Ｂ）の波形は第２のパルス幅制御信号ＰＷｍ２を示し、同図（Ｃ）の波形は第１スイッチング素子駆動信号Ｔｒ１、同図（Ｄ）の波形は第２スイッチング素子駆動信号Ｔｒ２を示す。同図（Ｅ）の波形は第３スイッチング素子駆動信号Ｔｒ４を示し、同図（Ｆ）の波形は第４スイッチング素子駆動信号Ｔｒ４を示し、同図（Ｇ）の波形は第５スイッチング素子駆動信号Ｔｒ５を示し、同図（Ｈ）の波形は第６スイッチング素子駆動信号Ｔｒ６を示す。同図（Ｉ）の波形は第１の主変圧器ＩＮＴ１の出力電圧波形ＩＴ１を示し、同図（Ｊ）の波形は第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２を示し、同図（Ｋ）の波形は２次整流信号Ｄｒを示す。
【００５５】
つぎに、図５の波形タイミング図を用いて実施の形態２の大電流での動作を説明する。  図５に示す時刻ｔ＝ｔ１において、図５（Ａ）に示す第１のパルス幅制御信号ＰＷｍ１が最大パルス設定駆動回路ＧＤＡに入力すると、最大パルス設定駆動回路ＧＤＡは、図５（Ｃ）に示す第１スイッチング素子駆動信号Ｔｒ１及び図５（Ｈ）に示す第６スイッチング素子駆動信号Ｔｒ６のパルス幅を最大パルス幅に設定して出力し、インバータ回路の第１のスイッチング素子ＴＲ１及び第６のスイッチング素子ＴＲ６は遮断状態から導通状態になる。
【００５６】
また、時刻ｔ＝ｔ１において、第１のパルス幅制御信号ＰＷｍ１が位相制御回路ＦＤに入力すると、位相制御回路ＦＤは、第１のパルス幅制御信号ＰＷｍ１を１／４周期位相シフトして、時刻ｔ＝ｔ２のときに、第２スイッチング素子駆動信号Ｔｒ２として出力し、第２のスイッチング素子ＴＲ２は遮断状態から導通状態になる。そして、第１のスイッチング素子ＴＲ１、第２のスイッチング素子ＴＲ２及び第６のスイッチング素子ＴＲ６が同時に導通して、第２の主変圧器ＩＮＴ２の1次側に電力を供給し第２の主変圧器ＩＮＴ２の２次側には、図５（Ｊ）に示す出力電圧波形ＩＴ２が出力される。
【００５７】
時刻ｔ＝ｔ３において、最大パルス設定駆動回路ＧＤＡによって最大パルス幅に設定された図５（Ｃ）に示す第１スイッチング素子駆動信号Ｔｒ１及び図５（Ｈ）に示す第６スイッチング素子駆動信号Ｔｒ６の出力が停止すると、第１のスイッチング素子ＴＲ１及び第６のスイッチング素子ＴＲ６は導通状態から遮断状態になり、図５（Ｊ）に示す出力電圧波形ＩＴ２の出力が停止する。そして、時刻ｔ＝ｔ２〜ｔ３の間は、図５（Ｊ）に示す第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２が出力される。
【００５８】
時刻ｔ＝ｔ４において、図５（Ｂ）に示す第２のパルス幅制御信号ＰＷｍ２が最大パルス設定駆動回路ＧＤＡに入力すると、最大パルス設定駆動回路ＧＤＡは、図５（Ｅ）に示す第３スイッチング素子駆動信号Ｔｒ３及び図５（Ｆ）に示す第４スイッチング素子駆動信号Ｔｒ４のパルス幅を最大パルス幅に設定して出力し、インバータ回路の第３のスイッチング素子ＴＲ３及び第４のスイッチング素子ＴＲ４は遮断状態から導通状態になる。  そして、第２のスイッチング素子ＴＲ２、第３のスイッチング素子ＴＲ３及び第４のスイッチング素子ＴＲ４が同時に導通して、第１の主変圧器ＩＮＴ１の1次側に電力を供給し第１の主変圧器ＩＮＴ１の２次側には、図５（Ｉ）に示す出力電圧波形ＩＴ１が出力される。
【００５９】
また、時刻ｔ＝ｔ４において、第２のパルス幅制御信号ＰＷｍ２が位相制御回路ＦＤに入力すると、位相制御回路ＦＤは、第２のパルス幅制御信号ＰＷｍ２を１／４周期位相シフトして、時刻ｔ＝ｔ６のときに、第５スイッチング素子駆動信号Ｔｒ５として出力して、第５のスイッチング素子ＴＲ５は遮断状態から導通状態になる。
【００６０】
時刻ｔ＝ｔ５において、第２スイッチング素子駆動信号Ｔｒ２出力が停止すると、第２のスイッチング素子ＴＲ２は導通状態から遮断状態になり、図５（Ｉ）に示す出力電圧波形ＩＴ１の出力が停止する。そして、時刻ｔ＝ｔ４〜ｔ５の間は、図５（Ｉ）に示す第１の主変圧器ＩＮＴ１の出力電圧波形ＩＴ１が出力される。
【００６１】
時刻ｔ＝ｔ６のとき、第５のスイッチング素子ＴＲ５は遮断状態から導通状態になと、第３のスイッチング素子ＴＲ３、第４のスイッチング素子ＴＲ４及び第５のスイッチング素子ＴＲ５が同時に導通して、第２の主変圧器ＩＮＴ２の1次側に電力を供給し、第２の主変圧器ＩＮＴ２の２次側には、図５（Ｊ）に示す出力電圧波形ＩＴ２が出力される。
【００６２】
時刻ｔ＝ｔ７において、最大パルス設定駆動回路ＧＤＡによって最大パルス幅に設定された図５（Ｅ）に示す第３スイッチング素子駆動信号Ｔｒ３及び図５（Ｆ）に示す第４スイッチング素子駆動信号Ｔｒ４の出力が停止すと、第３のスイッチング素子ＴＲ３及び第４のスイッチング素子ＴＲ４は導通状態から遮断状態になり、図５（Ｊ）に示す出力電圧波形ＩＴ２の出力が停止する。そして、時刻ｔ＝ｔ６〜ｔ７の間は、図５（Ｊ）に示す第２の主変圧器ＩＮＴ２の出力電圧波形ＩＴ２が出力される。
更に、以後は上述の動作を繰り返して、図３に示す直流リアクトルＤＣＬに、図５（Ｋ）に示す、２つの２次整流回路によって整流された２次整流信号Ｄｒが入力される。
【００６３】
上述より、出力電流が大電流のとき、２つの主変圧器が交互に動作するので、主変圧器を構成するコアの鉄損が増加せず、温度上昇が抑制され磁束密度等の小さい高価なコアの材料を使用しなくても済む。
【図面の簡単な説明】
【００６４】
【図１】本発明のアーク加工用電源装置の電気接続図である。
【図２】図１に示す本発明の動作を説明するための波形タイミング図である。
【図３】実施の形態２のアーク加工用電源装置の電気接続図である。
【図４】実施の形態２の小電流で動作するときの波形タイミング図である。
【図５】実施の形態２の大電流で動作するときの波形タイミング図である。
【図６】従来技術のアーク加工用電源装置の電気接続図である。
【符号の説明】
【００６５】
Ｃ１        平滑コンデンサ
ＤＡ１      第１のインバータ駆動回路
ＤＡ２      第２のインバータ駆動回路
ＤＡ３      第３のインバータ駆動回路
ＧＤＡ      最大パルス幅設定駆動回路
ＤＲ１      １次整流回路
ＤＲ２      第１の２次整流回路
ＤＲ３      第２の２次整流回路
ＤＣＬ      直流リアクトル
ＤＣＬ２    第２の直流リアクトル
ＤＣＬ３    第３の直流リアクトル
ＦＤ        位相制御回路
ＩＤ        出力電流検出回路
ＩＤ１      第１の出力電流検出回路
ＩＤ２      第２の出力電流検出回路
Ｉｄ        出力電流検出信号
Ｉｄ１      第１の出力電流検出信号
Ｉｄ２      第２の出力電流検出信号
ＩＲ        電流基準設定回路
Ｉｒ        電流基準値
ＩＮＴ１    第１の主変圧器
ＩＮＴ２    第２の主変圧器
Ｍ          被加工物
ＰＷＭ      パルス幅制御回路
ＰＷＭ２    ２入力対応パルス幅制御回路
ＰＷｍ１    第１のパルス幅制御信号
ＰＷｍ２    第２のパルス幅制御信号
ＰＷｍ３    第３のパルス幅制御信号
ＰＷｍ４    第４のパルス幅制御信号
ＴＨ        トーチ
ＴＳ        起動スイッチ
Ｔｓ        起動信号
ＴＲ１      第１のスイッチング素子
ＴＲ２      第２のスイッチング素子
ＴＲ３      第３のスイッチング素子
ＴＲ４      第４のスイッチング素子
ＴＲ５      第５のスイッチング素子
ＴＲ６      第６のスイッチング素子
ＴＲ７      第７のスイッチング素子
ＴＲ８      第８のスイッチング素子
ＴＲ９      第９のスイッチング素子
ＴＲ１０    第１０のスイッチング素子
ＴＲ１１    第１２のスイッチング素子
ＴＲ１２    第１２のスイッチング素子
ＴＲ１３    第１３のスイッチング素子
ＴＲ１４    第１４のスイッチング素子
Ｔｒ１      第１スイッチング素子駆動信号
Ｔｒ２      第２スイッチング素子駆動信号
Ｔｒ３      第３スイッチング素子駆動信号
Ｔｒ４      第４スイッチング素子駆動信号
Ｔｒ５      第５スイッチング素子駆動信号
Ｔｒ６      第６スイッチング素子駆動信号
Ｔｒ７      第７スイッチング素子駆動信号
Ｔｒ８      第８スイッチング素子駆動信号
Ｔｒ９      第９スイッチング素子駆動信号
Ｔｒ１０    第１０スイッチング素子駆動信号
Ｔｒ１１    第１１スイッチング素子駆動信号
Ｔｒ１２    第１２スイッチング素子駆動信号
Ｔｒ１３    第１３スイッチング素子駆動信号
Ｔｒ１４    第１４スイッチング素子駆動信号
【図１】
2008119728.tif 000003
【図２】
2008119728.tif 000004
【図３】
2008119728.tif 000005
【図４】
2008119728.tif 000006
【図５】
2008119728.tif 000007
【図６】
2008119728.tif 000008