(57)【要約】【課題】ライナー膜やポーラスｌｏｗ−ｋ膜内に、十分な膜厚を有するバリアメタルを自己形成することを目的とする。【解決手段】層間絶縁膜１０内に下層配線１２が形成される。層間絶縁膜１０及び下層配線１２上にライナー膜２０と層間絶縁膜２２とが順次形成される。ライナー膜２０と層間絶縁膜２２内にビア２８と上層配線３０とが形成される。下層及び上層配線１２，３０とビア２８とは、バリアメタル１４，３２とＣｕ１８，３６とを有している。バリアメタル１４，３２は、Ｒｕ膜１６Ａ，３４Ａと、ＭｎＯｘ１６Ｂ，３４Ｂとが積層されてなる。ＭｎＯｘ１６Ｂ，３４Ｂは、ＲｕＯ２膜から供給された酸素を用いて自己形成される膜である。【選択図】図２
2008205177.tif 000002
【特許請求の範囲】
【請求項１】
多層配線を有する半導体装置であって、
基板上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜内に形成された下層配線と、
前記第１層間絶縁膜上に形成され、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜と、
前記ライナー膜上に形成された第２層間絶縁膜と、
前記ライナー膜及び前記第２層間絶縁膜内に形成され、前記下層配線に接続されたビアと、
前記第２層間絶縁膜内に形成され、前記ビアに接続された上層配線とを備え、
前記下層配線、前記ビア及び前記上層配線は、バリアメタルとＣｕを有し、
前記バリアメタルは、第１金属からなる金属膜又はその酸化膜と、第２金属の酸化膜であり、前記第１金属の酸化膜から供給された酸素を用いて自己形成された第２金属酸化膜とが積層されてなることを特徴とする半導体装置。
【請求項２】
多層配線を有する半導体装置であって、
基板上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜内に形成された下層配線と、
前記第１層間絶縁膜上に形成され、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜と、
前記ライナー膜上に形成された第２層間絶縁膜と、
前記ライナー膜及び前記第２層間絶縁膜内に形成され、前記下層配線に接続されたビアと、
前記第２層間絶縁膜上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜内に形成され、前記ビアに接続された上層配線とを備え、
前記下層配線、前記ビア及び前記上層配線は、バリアメタルとＣｕを有し、
前記バリアメタルは、第１金属からなる金属膜又はその酸化膜と、第２金属の酸化膜であり、前記第１金属の酸化膜から供給された酸素を用いて自己形成された第２金属酸化膜とが積層されてなることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記ビアの底部に孔が形成され、該孔内に前記Ｃｕが埋め込まれていることを特徴とする半導体装置。
【請求項４】
多層配線を有する半導体装置の製造方法であって、
第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜内に第１溝を形成する工程と、
前記第１溝内に下層配線を形成する工程と、
前記下層配線及び前記第１層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
前記ライナー膜上に第２層間絶縁膜を形成する工程と、
前記ライナー膜及び第２層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
前記第２層間絶縁膜内に前記孔と連通する第２溝を形成する工程と、
前記孔内にビアを形成すると共に、前記第２溝内に上層配線を形成する工程とを含み、
前記下層配線を形成する工程及び前記ビア及び上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりＣｕを埋め込む工程と、ＣＭＰ法により不要なバリアメタルとＣｕを除去する工程とを有し、
前記バリアメタルを形成する工程は、
前記第１溝内または前記孔及び第２溝内に、第１金属の酸化膜である第１金属酸化膜を形成する工程と、
前記第１金属酸化膜上に、酸化膜がＣｕに対してバリア性を有する第２金属を含む金属膜を形成する工程と、
熱処理により、前記金属膜内を拡散する第２金属と、前記第１金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第１溝内または前記孔及び第２溝内に、前記第２金属の酸化膜である第２金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
多層配線を有する半導体装置の製造方法であって、
第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜内に第１溝を形成する工程と、
前記第１溝内に下層配線を形成する工程と、
前記下層配線及び前記第１層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
前記ライナー膜上に第２層間絶縁膜を形成する工程と、
前記ライナー膜及び第２層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
前記孔内にビアを形成する工程と、
前記ビア及び前記第２層間絶縁膜上に、第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜内に前記ビアと連通する第２溝を形成する工程と、
前記第２溝内に上層配線を形成する工程とを含み、
前記下層配線を形成する工程、前記ビアを形成する工程及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりＣｕを埋め込む工程と、ＣＭＰ法により不要なバリアメタルとＣｕを除去する工程とを有し、
前記バリアメタルを形成する工程は、
前記第１溝内、前記孔内または前記第２溝内に、第１金属の酸化膜である第１金属酸化膜を形成する工程と、
前記第１金属酸化膜上に、酸化膜がＣｕに対してバリア性を有する第２金属を含む金属膜を形成する工程と、
熱処理により、前記金属膜内を拡散する第２金属と、前記第１金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第１溝内、前記孔内または前記第２溝内に、前記第２金属の酸化膜である第２金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
多層配線を有する半導体装置の製造方法であって、
第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜内に第１溝を形成する工程と、
前記第１溝内に下層配線を形成する工程と、
前記下層配線及び前記第１層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
前記ライナー膜上に第２層間絶縁膜を形成する工程と、
前記ライナー膜及び第２層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
前記孔内にビアを形成する工程と、
前記ビア及び前記第２層間絶縁膜上に、第３層間絶縁膜を形成する工程と、
前記第３層間絶縁膜内に前記ビアと連通する第２溝を形成する工程と、
前記第２溝内に上層配線を形成する工程とを含み、
前記下層配線を形成する工程及び前記ビア及び上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりＣｕを埋め込む工程と、ＣＭＰ法により不要なバリアメタルとＣｕを除去する工程とを有し、
前記バリアメタルを形成する工程は、
前記第１溝内または前記孔及び第２溝内に、酸化膜がＣｕに対してバリア性を有する第２金属からなる金属膜を形成する工程と、
前記金属膜上に、第１金属の酸化膜である第１金属酸化膜を形成する工程と、
熱処理により、前記金属膜と、前記第１金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第１溝内または前記孔及び第２溝内に、前記第２金属の酸化膜である第２金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
多層配線を有する半導体装置の製造方法であって、
第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜内に第１溝を形成する工程と、
前記第１溝内に下層配線を形成する工程と、
前記下層配線及び前記第１層間絶縁膜上に、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜を形成する工程と、
前記ライナー膜上に第２層間絶縁膜を形成する工程と、
前記ライナー膜及び第２層間絶縁膜内に前記下層配線と連通する孔を形成する工程と、
前記第２層間絶縁膜内に前記孔と連通する第２溝を形成する工程と、
前記孔内にビアを形成すると共に、前記第２溝内に上層配線を形成する工程とを含み、
前記下層配線を形成する工程、前記ビアを形成する工程及び前記上層配線を形成する工程は、バリアメタルを形成する工程と、メッキ法によりＣｕを埋め込む工程と、ＣＭＰ法により不要なバリアメタルとＣｕを除去する工程とを有し、
前記バリアメタルを形成する工程は、
前記第１溝内、前記孔内または前記第２溝内に、酸化膜がＣｕに対してバリア性を有する第２金属からなる金属膜を形成する工程と、
前記金属膜上に、第１金属の酸化膜である第１金属酸化膜を形成する工程と、
熱処理により、前記金属膜と、前記第１金属酸化膜から供給される酸素とを反応させる工程であって、この反応により前記第１溝内、前記孔内または前記第２溝内に、前記第２金属の酸化膜である第２金属酸化膜を自己形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項４又は５に記載の半導体装置の製造方法において、
前記バリアメタルを形成する工程は、
前記孔内に前記第１金属酸化膜を形成した後、前記金属膜を形成する前に、前記孔の底部に形成された第１金属酸化膜を除去する工程を更に有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項６又は７に記載の半導体装置の製造方法において、
前記バリアメタルを形成する工程は、
前記孔内に第１金属酸化膜を形成した後、前記孔の底部に形成された金属膜及び第１金属酸化膜を除去する工程を更に有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線を有する半導体装置及びその製造方法に係り、特にＭｎＯｘに代表される自己形成するバリアメタルに関するものである。
【背景技術】
【０００２】
従来、配線材料として、アルミを主体とした合金材料（例えば、Ａｌ−Ｃｕ合金等）が用いられていた。近年、配線の低抵抗化を目的として、この合金材料に代わり、銅（Ｃｕ）が広く用いられている。Ｃｕ配線の形成方法として、従来の配線用金属膜を直接ドライエッチングする配線形成法に代えて、ダマシン（Damascene）法が採用されている。このダマシン法によれば、層間絶縁膜に溝や孔が形成され、これらの溝や孔内に配線材料であるＣｕが埋め込まれ、その後、余分なＣｕがＣＭＰ法により除去される。これにより、Ｃｕからなる配線やビアを形成することができる。
【０００３】
Ｃｕ配線構造では、Ｃｕが層間絶縁膜に拡散することを防止する必要がある。このため、Ｃｕ配線の表面部分を全て拡散防止膜（以下「バリア膜」という。）で覆う必要がある。通常、Ｃｕ配線の上面を覆うバリア膜としては、絶縁膜系バリア膜（以下「ライナー膜」という。）が用いられる。このライナー膜は、Ｃｕ配線上の層間絶縁膜の一部としても用いられる。一方、Ｃｕ配線の側壁・底部を覆うバリア膜としては、金属系バリア膜（以下「バリアメタル」という。）が用いられる。バリアメタルは、上記の溝やホール内壁に成膜される。よって、バリアメタルは、配線材料の一部として用いられる。
【０００４】
ところで、バリアメタルとして、Ｔａ膜，ＴａＮ膜又はその積層膜が知られている。かかるＴａ系バリアメタルの比抵抗は、Ｃｕの比抵抗に比べて著しく高い。このため、Ｔａ系バリアメタルを採用する場合には、バリアメタル上に、Ｃｕメッキ用のＣｕからなるシード膜（以下「Ｃｕシード膜」という。）が成膜される。さらに、配線の微細化が進んでも配線抵抗を一定に保つためには、高抵抗のＴａ系バリアメタルを薄膜化していく必要がある。実際、６５ｎｍまたは４５ｎｍノードのような先端デバイス用のＣｕ配線を開発する際、配線の信頼性を確保しつつもバリアメタルを薄膜化することが重要な課題となっている。
【０００５】
バリアメタルの薄膜化に関して、従来のスパッタ法を改良して膜厚及び段差被覆性の制御性を高めた技術を用いることが検討されている。このほか、ＡＬＤ（Atomic Layer Deposition）法やＣＶＤ（Chemical Vapor Deposition）法を用いることが検討されている。
【０００６】
更に、最近ではＣｕＭｎ合金を用いてＭｎＯｘバリアメタルを自己形成する方法が提案されている（例えば、非特許文献１参照。）。この方法は、Ｃｕ中のＭｎの拡散速度と反応性の差異を利用したものである。この方法によれば、Ｃｕ中を拡散したＭｎが酸化膜と反応することにより、ＭｎＯｘが形成される。このため、Ｔａ系バリアメタルの形成工程が不要となり、バリアメタルの薄膜化が可能となる。
【０００７】
【非特許文献１】T. Usui 他８名, “Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer”, Proceeding of IEEE IITC, 2005, p.188
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、ライナー膜は層間絶縁膜に比べて酸素含有量が少ない。このため、ライナー膜との接触部では、上記方法によりＭｎＯｘを自己形成することが難しい。
さらに、層間絶縁膜としてポーラスｌｏｗ−ｋ膜を用いた場合には、該ポーラスｌｏｗ−ｋ膜との接触部ではＭｎＯｘが形成されにくく、ＭｎＯｘの厚さが不十分となってしまう可能性がある。そうすると、ポーラスｌｏｗ−ｋ中にＣｕやＭｎが拡散してしまい、配線間の絶縁が不十分となってしまうという問題があった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、ライナー膜やポーラスｌｏｗ−ｋ膜内に、十分な膜厚を有するバリアメタルを自己形成することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、多層配線を有する半導体装置であって、
基板上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜内に形成された下層配線と、
前記第１層間絶縁膜上に形成され、前記第1の層間絶縁膜より酸素含有量の少ない絶縁膜からなるライナー膜と、
前記ライナー膜上に形成された第２層間絶縁膜と、
前記ライナー膜及び前記第２層間絶縁膜内に形成され、前記下層配線に接続されたビアと、
前記第２層間絶縁膜内に形成され、前記ビアに接続された上層配線とを備え、
前記下層配線、前記ビア及び前記上層配線は、バリアメタルとＣｕを有し、
前記バリアメタルは、第１金属からなる金属膜又はその酸化膜と、第２金属の酸化膜であり、前記第１金属の酸化膜から供給された酸素を用いて自己形成された第２金属酸化膜とが積層されてなることを特徴とするものである。
【発明の効果】
【００１１】
本発明は、以上説明したように、ライナー膜及び第２層間絶縁膜内に形成されたビア内に形成されたバリアメタルは、第１金属からなる金属膜と、第２金属酸化膜とが積層されたものである。この第２金属酸化膜は、第１金属の酸化膜から供給された酸素を用いて自己形成されたものである。よって、ライナー膜内に、十分な膜厚を有するバリアメタルを自己形成することができる。
また、第２層間絶縁膜としてポーラスｌｏｗ−ｋ膜を用いた場合でも、第１の金属酸化膜を形成した際、連続膜として形成されるため空孔の影響が抑えられる。これにより、ポーラスｌｏｗ−ｋ膜部に十分な膜厚を有するバリアメタルを自己形成することができる。
従って、本発明によれば、層間絶縁膜へのＣｕの拡散を防ぐことができ、配線間の絶縁を十分に得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１３】
図１は、本発明が適用される半導体装置の概略断面図である。
図１に示すように、基板１には、絶縁膜（例えば、シリコン酸化膜）からなる素子分離２が形成されている。この素子分離２により区画された基板１の活性領域には、ＬＤＤ（Lightly Doped Drain）構造を有するＭＩＳＦＥＴ４が形成されている。このＭＩＳＦＥＴ４を覆うように層間絶縁膜６が形成されている。層間絶縁膜６は、例えば、ＵＳＧ、ＰＳＧやＢＰＳＧ等である。層間絶縁膜６内には、ＭＩＳＦＥＴ４の不純物拡散層（ソース／ドレイン領域）５と連通するタングステンプラグ８が形成されている。
【００１４】
図１において破線Ｌで囲んで示すように、プラグ８上には多層配線が形成されている。以下、本発明による半導体装置の要部である多層配線及びその製造方法について詳細に説明する。
【００１５】
実施の形態１．
図２は、本実施の形態１の半導体装置を示す要部断面図である。図２に示すように、層間絶縁膜６上に形成された層間絶縁膜１０内に、溝（トレンチ）１１が形成されている。層間絶縁膜１０は、例えば、ＳｉＯ２膜、ＳｉＯＣ膜、ＭＳＱ膜、ＨＳＱ膜等である（後述する層間絶縁膜２２も同様）。溝１１内には、下層配線１２が形成されている。この下層配線１２は、上記タングステンプラグ８に接続されている。下層配線１２は、積層構造を有するバリアメタル１４と、Ｃｕ１８とによって構成されている。バリアメタル１４は、溝１１内壁からＣｕ１８に向かって、ルテニウム膜（以下「Ｒｕ膜」という。）１６ＡとＭｎＯｘ膜１６Ｂとが、この順番で積層されてなる。ここで、ｘは、ゼロよりも大きい値である（以下同様）。詳細は後述するが、ＭｎＯｘ膜１６Ｂは、ＭｎＣｕを用いて自己形成されるバリア膜である。
【００１６】
下層配線１２及び層間絶縁膜１０の上には、層間絶縁膜より酸素含有量の少ないライナー膜２０が形成されている。ライナー膜２０は、例えば、ＳｉＮやＳｉＣ等である。ライナー膜２０の膜厚は、例えば、５〜１００ｎｍである。このライナー膜２０は、Ｃｕ１８上面を覆うバリア膜として機能すると共に、後述の層間絶縁膜２２と共に層間絶縁膜としても機能する。ライナー膜２０上には、層間絶縁膜２２が形成されている。層間絶縁膜２２の膜厚は、例えば、１００〜６００ｎｍである。
【００１７】
ライナー膜２０及び層間絶縁膜２２下層部には、孔（ビアホール）２４が形成されている。また、層間絶縁膜２２上層部には、孔２４と連通する溝（トレンチ）２６が形成されている。孔２４内には、ビア２８が形成されている。溝２６内には、ビア２８に接続された上層配線３０が形成されている。
【００１８】
かかるビア２８及び上層配線３０は、下層配線１２と同様に、積層構造を有するバリアメタル３２と、Ｃｕ３６とによって構成されている。バリアメタル３２は、バリアメタル１６と同様に、孔２４及び溝２６の内壁からＣｕ３６に向かって、Ｒｕ膜３４Ａと、ＭｎＯｘ膜３４Ｂとが、この順番で積層されてなる。Ｒｕ膜３４の膜厚は、例えば、０．５〜３０ｎｍであり、ＭｎＯｘ膜３４Ｂの膜厚は、例えば、０．５〜１０ｎｍである。
【００１９】
次に、上記半導体装置の製造方法について説明する。
図３及び図４は、本実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
先ず、図１に示すように、公知のＳＴＩ（shallow trench isolation）法により、基板１に素子分離２を形成する。次に、公知の手法により、基板１の活性領域に、ＬＤＤ構造を有するＭＩＳＦＥＴ４を形成する。そして、このＭＩＳＦＥＴ４を覆う層間絶縁膜６をＣＶＤ法により形成する。続いて、この層間絶縁膜６内に、不純物拡散層５と接続するタングステンプラグ８を形成する。
【００２０】
次に、層間絶縁膜６及びタングステンプラグ８上に、ＣＶＤ法により層間絶縁膜１０を形成する。そして、図３（Ａ）に示すように、リソグラフィ技術及びドライエッチングにより溝１１を形成する。その後、基板に付着した水分や大気成分を取り除く処理（以下「脱ガス処理」という。）を行う。この脱ガス処理は、圧力10-5Torr以下の真空中で、温度150〜350℃に基板を加熱することにより実行される。
【００２１】
そして、この溝１１内に、Ｒｕ膜１６ＡとＭｎＯｘ膜１６Ｂとが積層されてなるバリアメタル１４と、Ｃｕ１８からなる下層配線１２を形成する。ここで、ＭｎＯｘ膜１６Ｂは、後述するＭｎＯｘ膜３４Ｂと同様に、自己形成される。
【００２２】
次に、図３（Ｂ）に示すように、層間絶縁膜１０及び下層配線１２上に、ライナー膜２０を形成する。続いて、ライナー膜２０上に層間絶縁膜２２を形成する。層間絶縁膜２２の形成条件として、例えば、ガス：ジメトキシジメチルシラン(DMDMOS),He；ＲＦ：1500W；圧力：400〜500Pa；ウェハ温度：300〜500℃を用いることができる（他の層間絶縁膜も同様）。
次に、リソグラフィ技術及びドライエッチングにより、層間絶縁膜２２及びライナー膜２０内に下層配線１２上面に達する孔２４を形成する。さらに、リソグラフィ技術及びドライエッチングにより、層間絶縁膜２２の上層部に溝２６を形成する。かかる孔２４及び溝２６のドライエッチング条件として、例えば、ガス系：C4F8,Ar,CHF3,CF4,N2；ＲＦ：100〜3000W；圧力：3〜10Pa；ウェハ温度：0〜30℃を用いることができる。
【００２３】
次に、上記脱ガス処理を実行する。また、必要に応じて、孔２４底部に露出する下層配線１４のＣｕ１８表面に形成された自然酸化膜を除去するために、プリクリーン処理を実行する。このプリクリーン処理は、水素ガス雰囲気もしくは水素ガスと不活性ガスの混合ガス雰囲気での、温度250〜350℃、時間30〜90secのアニール処理である。また、このアニール処理に代えて、水素ガス雰囲気もしくは水素ガスと不活性ガスの混合ガス雰囲気で時間10〜90secのプラズマ処理を、プリクリーン処理とすることもできる。
【００２４】
次に、図３（Ｃ）に示すように、Ａｒ雰囲気下でＲｕＯ２ターゲットを用いたＰＶＤ法により、孔２４及び溝２６の内部を含む基板全面に、例えば、０．５〜３０ｎｍの膜厚でＲｕＯ２膜３３Ａを形成する。そして、ＲｕＯ２膜３３Ａ上に、Ａｒ雰囲気下でＣｕＭｎターゲットを用いたＰＶＤ法により、例えば、５〜１００ｎｍの膜厚でＣｕＭｎシード膜３３Ｂを形成する。
【００２５】
その後、図４（Ａ）に示すように、孔２４及び溝２６内に、メッキ法によりＣｕ３６を埋め込む。そして、適切に調整された雰囲気下で熱処理を実行する。この熱処理の条件は、例えば、酸素濃度：０〜５０％、温度：１００〜４００℃である。この熱処理により、ＣｕＭｎシード膜３３Ｂ中を拡散したＭｎが、ＲｕＯ２膜に含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、Ｃｕ３６を覆うＭｎＯｘ膜３４Ｂが自己形成される。また、この反応によりＲｕＯ２膜３３Ａに含まれる酸素が消費され、ＲｕＯ２膜３３ＡはＲｕ膜３４Ａとなる。ここで、ライナー膜２０部に形成されたＲｕＯ２膜３３Ａから十分な酸素が供給される。従って、ライナー膜２０部においても、十分な厚さを有するＭｎＯｘ膜３４Ｂが形成される。続いて、ＣＭＰ法により、層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２を除去する。これにより、図２に示すように、孔２４内にビア２８が形成されるとともに、溝２６内に上層配線３０が形成される。
【００２６】
以上説明したように、本実施の形態１では、配線１４，３０及びビア２８のバリアメタル１６，３２が、Ｒｕ膜３４Ａ／ＭｎＯｘ膜３４Ｂからなる積層膜により構成される。このＭｎＯｘ膜３４Ａは、ＣｕＭｎシード膜３３Ｂ中を拡散するＭｎが、ＲｕＯ２膜３３Ａから供給される酸素と反応することにより、自己形成される。酸素供給源であるＲｕＯ２膜３３Ａは、層間絶縁膜より酸素含有量の少ないライナー膜２０内にも形成されている。よって、ライナー膜２０内にもＭｎＯｘ膜３４Ａを十分な膜厚で形成することができる。従って、層間絶縁膜２２へのＣｕやＭｎの拡散を防止することができ、配線間の絶縁を十分に得ることができる。
【００２７】
［比較例］
次に、本実施の形態１に対する第１比較例について説明する。本第１比較例は、一般的な自己形成バリア膜が適用される半導体装置の製造方法である。図５〜図７は、本実施の形態１に対する第１比較例による半導体装置の製造方法を説明するための工程断面図である。
先ず、図５（Ａ）に示すように、層間絶縁膜１０内に溝１１を形成する。この溝１１内に、バリアメタルとしてのＭｎＯｘ膜６０と、Ｃｕ１８からなる下層配線を形成する。ここで、ＭｎＯｘ膜６０は、後述するＭｎＯｘ膜６２と同様に、自己形成される。その後、実施の形態１と同様の方法により、層間絶縁膜より酸素含有量の少ないライナー膜２０を形成し、このライナー膜２０上に層間絶縁膜２２を形成する。そして、ライナー膜２０及び層間絶縁膜２２下層内に孔２４を形成し、層間絶縁膜２２上層内に溝２６を形成する。
【００２８】
次に、図５（Ｂ）に示すように、Ａｒ雰囲気下でＣｕＭｎターゲットを用いたＰＶＤ法により、孔２４及び溝２６の内部を含む基板全面に、ＣｕＭｎシード膜６１を形成する。そして、図６（Ａ）に示すように、孔２４及び溝２６内に、メッキ法によりＣｕ３６を埋め込む。その後、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、ＣｕＭｎシード膜６１を拡散したＭｎが、層間絶縁膜２２内に含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、図６（Ｂ）に示すように、Ｃｕ３６を覆うＭｎＯｘ膜６２が自己形成される。その後、ＣＭＰ法により、層間絶縁膜２２上の不要なＭｎＯｘ膜６２及びＣｕ３６を除去する。これにより、図７に示すような半導体装置が得られる。
【００２９】
ここで、ライナー膜２０は層間絶縁膜より酸素含有量の少ない絶縁膜であるため、ライナー膜２０内においてはＭｎに対して酸素が十分に供給されない。よって、本比較例によれば、図６（Ｂ）及び図７において丸印で囲んで示すように、ライナー膜２０内でＭｎＯｘ膜６２を十分な膜厚で形成することができない。その結果、ライナー膜２０と層間絶縁膜２２との界面近傍において、ＣｕやＭｎが層間絶縁膜２２内に拡散してしまう可能性がある。
【００３０】
図８は、本実施の形態１に対する第２比較例による半導体装置を示す図である。本第２比較例では、上記第１比較例の層間絶縁膜１０，２２に代えて、ポア（空孔）１３，２３を有する低誘電率膜（いわゆる「ポーラスｌｏｗ−ｋ膜」）である層間絶縁膜１０Ａ，２２Ａが用いられている。本第２比較例においても、このポア１３，２３の影響により、ＭｎＯｘ６２を十分な膜厚で形成することができなくなる。その結果、ＣｕやＭｎが層間絶縁膜１０Ａ，２２Ａ内に拡散してしまう可能性がある。
【００３１】
［変形例］
（第１変形例）
図９は、本実施の形態１の第１変形例による半導体装置を示す要部断面図である。本第１変形例では、上記第２比較例と同様に、層間絶縁膜１０，２２に代えて、ポア（空孔）１３，２３を有するポーラスｌｏｗ−ｋ膜である層間絶縁膜１０Ａ，２２Ａが用いられている。層間絶縁膜１０Ａ，２２Ａとしては、例えば、ポーラスＨＳＱやポーラスＭＳＱを用いることができる。
本第１変形例によれば、Ｒｕ膜１６Ａ，３４Ａは溝、孔内壁に連続膜で形成されるため、ポア１３，２３の影響が抑えられる。よって、ポア１３，２３を有する層間絶縁膜１０Ａ，２２Ａを用いた場合であっても、十分な膜厚を有するＭｎＯｘ１６Ｂ、３４Ｂを形成することができる。さらに、上記実施の形態１と同様に、ライナー膜２０内においても、図示しないＲｕＯ２膜から十分な量の酸素が供給される。よって、ライナー膜２０内においても、十分な膜厚を有するＭｎＯｘ３４Ｂを形成することができる。
【００３２】
（第２変形例）
また、本実施の形態１では、多層配線のデュアルダマシン法が用いられている。しかし、本発明は、シングルダマシン法を用いる場合にも適用することができる（後述する実施の形態２，３及び変形例についても同様）。
図１０は、本実施の形態１の第２変形例による半導体装置を示す要部断面図である。図１０に示す半導体装置は、図２に示す半導体装置と同様に、層間絶縁膜１０内に形成された下層配線１２を有している。この下層配線１２及び層間絶縁膜１０の上には、ライナー膜２０が形成されている。ライナー膜２０上には、上記層間絶縁膜２２よりも膜厚が薄い層間絶縁膜４０が形成されている。このライナー膜２０及び層間絶縁膜４０には、下層配線１２と接続する孔４１が形成されている。この孔４１内には、ビア２８が形成されている。このビア２８は、下層配線１２と同様に、Ｒｕ膜１６ＡとＭｎＯｘ膜１６Ｂとからなるバリアメタル４４と、Ｃｕ４８とを有している。
【００３３】
さらに、ビア２８及び層間絶縁膜４０の上には、層間絶縁膜５０が形成されている。この層間絶縁膜５０には、溝５１が形成されている。この溝５１内には、上層配線３０が形成されている。この上層配線３０は、下層配線１２及びビア２８と同様に、Ｒｕ膜５６ＡとＭｎＯｘ膜５６Ｂとからなるバリアメタル５４と、Ｃｕ５８とを有している。
【００３４】
次に、上記半導体装置の製造方法について説明する。
図１１及び図１２は、図１０に示した半導体装置の製造方法を説明するための工程断面図である。
先ず、上記実施の形態１と同様に、図３（Ａ）に示す工程まで実行する。すなわち、層間絶縁膜１０内に溝１１を形成し、その溝１１内に下層配線１２を形成する。
【００３５】
次に、図１１（Ａ）に示すように、層間絶縁膜１０及び下層配線１２上に、ライナー膜２０を形成する。続いて、ライナー膜２０上に層間絶縁膜４０を形成する。そして、リソグラフィ技術及びドライエッチングにより、層間絶縁膜４０内に下層配線１２上面に達する孔４１を形成する。その後、上記脱ガス処理を実行する。また、必要に応じて、プリクリーン処理を実行する。
【００３６】
次に、図１１（Ｂ）に示すように、上記実施の形態１と同様の方法により、孔４１の内部を含む基板全面にＲｕＯ２膜４３Ａを形成した後、ＣｕＭｎシード膜４３Ｂを形成する。そして、孔４１内にメッキ法によりＣｕ４８を埋め込む。その後、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、ＣｕＭｎシード膜４３Ｂ中を拡散したＭｎが、ＲｕＯ２膜４３Ａに含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、図１１（Ｃ）に示すように、ＭｎＯｘ膜４６Ｂが自己形成されると共に、上記ＲｕＯ２膜４３ＡはＲｕ膜４６Ａとなる。その後、ＣＭＰ法により、層間絶縁膜４０上の不要なＣｕ４８及びバリアメタル４４を除去する。これにより、孔４１内にビア２８が形成される（図１２（Ａ）参照）。
【００３７】
次に、図１２（Ａ）に示すように、層間絶縁膜４４及びビア２８上に、層間絶縁膜５０を形成する。そして、リソグラフィ技術及びドライエッチングにより、層間絶縁膜５０内にビア２８上面に達する溝５１を形成する。その後、上記脱ガス処理を実行する。また、必要に応じて、プリクリーン処理を実行する。次に、上記ビア２８と同様の方法により、溝５１の内部を含む基板全面にＲｕＯ２膜５３Ａを形成した後、ＣｕＭｎシード膜５３Ｂを形成する。そして、溝５１内にメッキ法によりＣｕ５８を埋め込む。
【００３８】
その後、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、ＣｕＭｎシード膜５３Ｂ中を拡散したＭｎが、ＲｕＯ２膜５３Ａに含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、図１２（Ｂ）に示すように、ＭｎＯｘ膜５６Ｂが自己形成されると共に、上記ＲｕＯ２膜５３ＡはＲｕ膜５６Ａとなる。その後、ＣＭＰ法により、層間絶縁膜５０上の不要なＣｕ５８及びバリアメタル５４を除去する。これにより、図１０に示すように、溝５１内に上層配線３０が形成される。
【００３９】
また、上記実施の形態１及び変形例では、溝又は孔内に、Ｍｎに対して酸素を供給する膜としてＲｕＯ２膜を形成しているが、酸素を供給可能な膜であれば、他の酸素を含む膜を用いることができる。例えば、ＴｉＯ２膜を用いることができる。
【００４０】
また、上記実施の形態１及び変形例では、ＭｎＯｘを自己形成しているが、ＲｕＯ２膜から供給される酸素と反応する金属を含み、Ｃｕに対するバリア性を十分に得られる膜であれば、他の膜を用いることができる。例えば、ＴｉＯｘ，ＡｌＯｘ，ＭｇＯｘ等を用いることができる。
【００４１】
また、上記実施の形態１及び変形例では、ＣＭＰの前に熱処理を実行しているが、ＣＭＰの後に熱処理を実行してよい。この場合、ＣＭＰの前に熱処理を実行する場合に比して、ＣｕＭｎバリア膜中のＭｎ濃度や熱処理条件等を適宜変更してもよい。
【００４２】
また、上記実施の形態１及び変形例では、ＰＶＤ法によりＲｕＯ２膜を形成しているが、ＣＶＤ法により形成してもよい。
また、上記実施の形態１及び変形例では、ＲｕＯ２を直接成膜しているが、ＰＶＤ或いはＣＶＤ法等でＲｕ膜を成膜した後、酸化処理によりＲｕＯ２を形成しても構わない。
【００４３】
また、上記実施の形態１及び変形例では、ＲｕＯ２膜（３３Ａ）の酸素が全て消費されてＲｕ膜（３４Ａ）となっているが、少量の酸素を含むＲｕＯ膜であってもよい。
【００４４】
実施の形態２．
次に、本発明の実施の形態２について説明する。
図１３は、本実施の形態２の半導体装置を示す要部断面図である。図１３の半導体装置は、上記実施の形態１の半導体装置とビア底部の構造が相違している。以下、この相違点を中心に説明する。
上記実施の形態１の半導体装置では、孔２４底部（すなわち、ビア２８底部）にも、バリアメタル３２が形成されている。
【００４５】
一方、本実施の形態２では、図１３に示すように、孔２４底部にバリアメタル３２が形成されておらず、該孔２４底部にＣｕ３６が埋め込まれている。これにより、上記実施の形態１に比して、ビア抵抗をさらに低抵抗化することができる。
【００４６】
次に、上記半導体装置の製造方法について説明する。
図１４及び図１５は、本実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
【００４７】
先ず、図３（Ｂ）に示す工程まで実行する。すなわち、上記実施の形態１と同様の方法により、孔２４及び溝２６を形成する。そして、Ａｒ雰囲気下でＲｕＯ２ターゲットを用いたＰＶＤ法により、孔２４及び溝２６の内部を含む基板全面に、ＲｕＯ２膜３３Ａを形成する。
【００４８】
次に、例えば、スパッタエッチングのような異方性エッチングにより、孔２４底部に形成されたＲｕＯ２膜３３Ａを除去する。この実施の形態２では、いわゆるパンチスルー技術により、孔２４底部に形成されたＲｕＯ２膜３３Ａが除去する方法を用いる。このスパッタエッチングは、ＲｕＯ２膜３３Ａの形成を行ったチャンバにおいて連続して行われる。ここで、孔２４側壁及び溝２６側壁に形成されたＲｕＯ２膜３３Ａのエッチングレートに比して、孔２４底部、溝２６底部及び層間絶縁膜２２上に形成されたＲｕＯ２膜３３Ａのエッチングレートが高くなるようなエッチング条件が適用される。スパッタエッチングの条件は、例えば、ターゲットＤＣパワー:５００Ｗ、ＲＦコイルパワー：１２００Ｗ、基板バイアスパワー：４００Ｗを適用することができる。これにより、孔２４底部に形成されたＲｕＯ２膜３３Ａが選択的に除去されるため、図１４に示すような構造が得られる。さらに、このスパッタエッチングにより、孔２４の直下に形成されたＣｕ１８の一部も除去されることで、孔２５が形成される。Ｃｕ１８の除去深さｄは、例えば、10nm〜50nmである。
【００４９】
なお、パンチスルー技術によるエッチングの際、エッチング成分と成膜成分の比率を調整して、孔２４底部をエッチングしつつ、その他の部分にはＲｕＯ２膜３３Ａを形成するようにしてもよい。
【００５０】
上記スパッタエッチングの後、図１５（Ａ）に示すように、ＲｕＯ２膜３３Ａ上及び孔２５内に、Ａｒ雰囲気下でＣｕＭｎターゲットを用いたＰＶＤ法により、ＣｕＭｎシード膜３３Ｂを形成する。孔ｃ２５内、孔２４内および溝２６内にメッキＣｕ３６を形成する。
【００５１】
その後、上記実施の形態１と同様に、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、ＣｕＭｎシード膜３３Ｂ中を拡散したＭｎが、ＲｕＯ２膜に含まれる酸素や熱処理雰囲気中に含まれる酸素と反応する。この反応により、Ｃｕ３６を覆うＭｎＯｘ膜３４Ｂが自己形成される。また、この反応によりＲｕＯ２膜３３Ａに含まれる酸素が消費され、ＲｕＯ２膜３３ＡはＲｕ膜３４Ａとなる。ここで、孔２４底部にはＲｕＯ２膜３３Ａが存在しないため、孔２４底部にはＭｎＯｘ膜３４Ｂが形成されない。また、上記実施の形態１と同様に、ライナー膜２０内に形成されたＲｕＯ２膜３３Ａから十分な酸素が供給される。従って、ライナー膜２０内においても、十分な厚さを有するＭｎＯｘ膜３４Ｂが形成される。
【００５２】
続いて、ＣＭＰ法により、層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２を除去する。これにより、図１３に示すように、孔２４内にビア２８Ａが形成されるとともに、溝２６内に上層配線３０が形成される。
【００５３】
以上説明したように、本実施の形態２では、孔２４底部のバリアメタル３２が除去され、その除去部分にＣｕ３６が埋め込まれている。これにより、上記実施の形態１で得られる効果に加えて、ビア２８Ａの抵抗をさらに低抵抗化することができる。
【００５４】
ところで、本実施の形態２では、スパッタエッチングをＰＶＤ装置のチャンバにおいて実行しているが、エッチング装置のチャンバにおいて実行することもできる。
【００５５】
［変形例］
図１６は、本実施の形態２の変形例による半導体装置を示す要部断面図である。本変形例では、上記実施の形態１の第１変形例と同様に、層間絶縁膜１０，２２に代えて、ポア（空孔）１３，２３を有する層間絶縁膜１０Ａ，２２Ａが用いられている。
本変形例によれば、Ｒｕ膜１６Ａ，３４Ａとなる前のＲｕＯ２膜によりポア１３，２３の影響が抑えられる。よって、ポア１３，２３を有する層間絶縁膜１０Ａ，２２Ａを用いた場合であっても、十分な膜厚を有するＭｎＯｘ１６Ｂ、３４Ｂを形成することができる。
【００５６】
実施の形態３．
次に、本発明の実施の形態３について説明する。
図１７は、本実施の形態３の半導体装置を示す要部断面図である。図１７の半導体装置は、上記実施の形態１の半導体装置とバリアメタルが相違している。以下、この相違点を中心に説明する。
上記実施の形態１におけるバリアメタル１４，３２は、Ｃｕ１８，３６に向かって、Ｒｕ膜１６Ａ，３４ＡとＭｎＯｘ膜１６Ｂ，３４Ｂとがこの順番で積層されてなる。
【００５７】
一方、本実施の形態３では、図１７に示すように、層間絶縁膜１０内に形成された溝１１内に、バリアメタル１４ＡとＣｕシード膜１７とＣｕ１８とによって構成される下層配線１２Ｂが形成されている。バリアメタル１４Ａは、溝１１内壁からＣｕ１８に向かって、ＭｎＯｘ膜１６ＢとＲｕ膜１６Ａとが、この順番で積層されてなる。
【００５８】
また、ライナー膜２０及び層間絶縁膜２２下層部には、孔２４が形成されている。この孔２４内には、ビア２８Ｂが形成されている。また、層間絶縁膜２２上層部には、孔２４と連通する溝２６が形成されている。溝２６内には、ビア２８Ｂに接続された上層配線３０Ｂが形成されている。
【００５９】
かかるビア２８Ｂ及び上層配線３０Ｂは、下層配線１２Ｂと同様に、積層構造を有するバリアメタル３２Ａと、Ｃｕ３６とによって構成されている。バリアメタル３２Ａは、バリアメタル１４Ａと同様に、孔２４及び溝２６の内壁からＣｕ３６に向かって、ＭｎＯｘ膜３４ＢとＲｕ膜３４Ａとが、この順番で積層されてなる。
【００６０】
このように、本実施の形態３におけるバリアメタル構成膜の積層順は、上記実施の形態１における積層順と逆になっている。
【００６１】
次に、上記半導体装置の製造方法について説明する。
図１８及び図１９は、本実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
先ず、上記実施の形態１と同様の方法により、層間絶縁膜１０内に溝１１を形成する。そして、脱ガス処理を実行する。その後、この溝１１内に、ＭｎＯｘ膜１６ＢとＲｕ膜１６Ａとが積層されてなるバリアメタル１４Ａと、Ｃｕシード膜１７と、メッキＣｕ１８からなる下層配線１２Ｂを形成する。ここで、ＭｎＯｘ膜１６Ｂは、後述するＭｎＯｘ膜３４Ｂと同様に、自己形成される。
【００６２】
次に、上記実施の形態１と同様の方法により、ライナー膜２０と層間絶縁膜２２とを順次形成した後、孔２４と溝２６とを形成する。続いて、Ａｒ雰囲気下でＭｎターゲットを用いたＰＶＤ法により、孔２４及び溝２６の内部を含む基板全面に、例えば、０．５〜５０ｎｍの膜厚でＭｎ膜３３Ｃを形成する。その後、Ａｒ雰囲気下でＲｕＯ２ターゲットを用いたＰＶＤ法により、Ｍｎ膜３３Ｃ上に、ＲｕＯ２膜３３Ａを形成する。さらに、Ａｒ雰囲気下でＣｕターゲットを用いたＰＶＤ法により、ＲｕＯ２膜３３Ａ上に、Ｃｕシード膜３５を形成する。ここで、ＲｕＯ２膜３３Ａは、Ｃｕに対して良好な濡れ性を有しているため、Ｃｕシード膜３５を均一に形成することができる。これにより、図１８（Ａ）に示す構造が得られる。
【００６３】
次に、図１８（Ｂ）に示すように、孔２４及び溝２６内に、メッキ法によりＣｕ３６を埋め込む。ここで、上記のようにＣｕシード膜３５が均一に形成されているため、Ｃｕ３６の良好な埋め込み特性が得られる。そして、適切に調整された雰囲気下で熱処理を実行する。この熱処理により、Ｍｎ膜３３ＣがＲｕＯ２膜３３Ａ中の酸素と反応することで、図１９に示すように、ＭｎＯｘ３４Ｂが形成される。これと同時に、Ｍｎ膜３３ＣからＣｕ３６に拡散したＭｎが、熱処理雰囲気中の酸素と反応することで、Ｃｕ３６表面にＭｎＯｘ３４Ｂが形成される。また、この反応により、ＲｕＯ２膜３３Ａに含まれる酸素が消費され、ＲｕＯ２膜３３ＡはＲｕ膜３４Ａとなる。ここで、ライナー膜２０内に形成されたＭｎ膜３３Ｃに対して、ライナー膜２０内に形成されたＲｕＯ２膜３３Ａから十分な量の酸素が供給される。従って、ライナー膜２０内においても、十分な厚さを有するＭｎＯｘ膜３４Ｂが形成される。
続いて、ＣＭＰ法により、層間絶縁膜２２上の不要なＣｕ３６及びバリアメタル３２を除去する。これにより、図１７に示すように、孔２４内にビア２８Ｂが形成されるとともに、溝２６内に上層配線３０Ｂが形成される。
【００６４】
以上説明したように、本実施の形態３では、配線１４，３０及びビア２８のバリアメタル１６，３２が、ＭｎＯｘ膜３４ＢとＲｕ膜３４Ａからなる積層膜により構成される。このＭｎＯｘ膜３４Ａは、Ｍｎ膜３３Ｃが、ＲｕＯ２膜３３Ａから供給される酸素と反応することにより、自己形成される。酸素供給源であるＲｕＯ２膜３３Ａは、酸素を含有しないライナー膜２０内にも形成されている。よって、ライナー膜２０内にもＭｎＯｘ膜３４Ａを十分な膜厚で形成することができる。
【００６５】
［変形例］
（第１変形例）
図２０は、本実施の形態３の第１変形例による半導体装置を示す要部断面図である。本第１変形例では、図２０に示すように、シードＣｕ膜が省略されている。この場合、ＲｕＯ２膜３３Ａ上に、直接メッキＣｕ３６が形成される。これにより、半導体装置の製造工程数を減らすことができ、製造コストを抑えることができる。
【００６６】
（第２変形例）
図２１は、本実施の形態３の第２変形例による半導体装置を示す要部断面図である。本第２変形例では、上記実施の形態１の第１変形例と同様に、層間絶縁膜１０，２２に代えて、ポア（空孔）１３，２３を有する層間絶縁膜１０Ａ，２２Ａが用いられている。
本第２変形例によれば、ＭｎＯｘ膜となる前のＭｎ膜によりポア１３，２３の影響が抑えられる。よって、ポア１３，２３を有する層間絶縁膜１０Ａ，２２Ａを用いた場合であっても、十分な膜厚を有するＭｎＯｘ１６Ｂ、３４Ｂを形成することができる。
【００６７】
（第３変形例）
図２２は、本実施の形態３の第３変形例による半導体装置を示す要部断面図である。本第３変形例では、上記実施の形態２と同様に、孔２４底部にバリアメタル３２Ａが形成されておらず、該孔２４底部にＣｕ３６が埋め込まれている。この場合、ＲｕＯ２膜３３Ａを形成した後、上記の異方性エッチングにより、孔２４底部のＭｎ膜３３Ｃ及びＲｕＯ２膜３３Ａが除去される。これにより、上記実施の形態３に比して、ビア抵抗（ひいては配線抵抗）をさらに低抵抗化することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明が適用される半導体装置の概略断面図である。
【図２】本発明の実施の形態１の半導体装置を示す要部断面図である。
【図３】本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である（その１）。
【図４】本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である（その２）。
【図５】本発明の実施の形態１に対する第１比較例による半導体装置の製造方法を説明するための工程断面図である（その１）。
【図６】本発明の実施の形態１に対する第１比較例による半導体装置の製造方法を説明するための工程断面図である（その２）。
【図７】本発明の実施の形態１に対する第１比較例による半導体装置の製造方法を説明するための工程断面図である（その３）。
【図８】本発明の実施の形態１に対する第２比較例による半導体装置を示す図である。
【図９】本発明の実施の形態１の第１変形例による半導体装置を示す要部断面図である。
【図１０】本発明の実施の形態１の第２変形例による半導体装置を示す要部断面図である。
【図１１】図１０に示した半導体装置の製造方法を説明するための工程断面図である（その１）。
【図１２】図１０に示した半導体装置の製造方法を説明するための工程断面図である（その２）。
【図１３】本発明の実施の形態２の半導体装置を示す要部断面図である。
【図１４】本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その１）。
【図１５】本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その２）。
【図１６】本発明の実施の形態２の変形例による半導体装置を示す要部断面図である。
【図１７】本発明の実施の形態３の半導体装置を示す要部断面図である。
【図１８】本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である（その１）。
【図１９】本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である（その２）。
【図２０】本発明の実施の形態３の第１変形例による半導体装置を示す要部断面図である。
【図２１】本発明の実施の形態３の第２変形例による半導体装置を示す要部断面図である。
【図２２】本発明の実施の形態３の第３変形例による半導体装置を示す要部断面図である。
【符号の説明】
【００６９】
１０，２２，４０，５０  層間絶縁膜、  １０Ａ，２２Ａ  ポーラスｌｏｗ−ｋ膜、  １１，２６  溝、  １２，１２Ａ１２Ｂ，１２Ｃ  下層配線、  １３，２３  ポア、  １４，３２，３２Ａ，４４，５４  バリアメタル、  １６Ａ，３４Ａ，４６Ａ，５６Ａ  Ｒｕ膜、  １６Ｂ，３４Ｂ，４６Ｂ，５６Ｂ  ＭｎＯｘ膜、  １８，３６，４８，５８  Ｃｕ、  ２０  ライナー膜、  ２４  孔、  ２５  孔、２８，２８Ａ，２８Ｂ，２８Ｃ，２８Ｄ  ビア、  ３０，３０Ａ，３０Ｂ  上層配線、  ３３Ａ，４３Ａ  ＲｕＯ２膜、  ３３Ｂ，４３Ｂ  ＣｕＭｎシード膜、  ３３Ｃ  Ｍｎ膜、  ３５  Ｃｕシード膜。
【図１】
2008205177.tif 000003
【図２】
2008205177.tif 000004
【図３】
2008205177.tif 000005
【図４】
2008205177.tif 000006
【図５】
2008205177.tif 000007
【図６】
2008205177.tif 000008
【図７】
2008205177.tif 000009
【図８】
2008205177.tif 000010
【図９】
2008205177.tif 000011
【図１０】
2008205177.tif 000012
【図１１】
2008205177.tif 000013
【図１２】
2008205177.tif 000014
【図１３】
2008205177.tif 000015
【図１４】
2008205177.tif 000016
【図１５】
2008205177.tif 000017
【図１６】
2008205177.tif 000018
【図１７】
2008205177.tif 000019
【図１８】
2008205177.tif 000020
【図１９】
2008205177.tif 000021
【図２０】
2008205177.tif 000022
【図２１】
2008205177.tif 000023
【図２２】
2008205177.tif 000024