(57)【要約】【課題】形成パターンの微細化に伴うマイクロローディング現象に影響されることなく、降伏電圧が高くサージ耐量を大きくできるショットキバリア半導体装置を提供する。【解決手段】第一の領域に低濃度Ｎ型半導体層１０２の層表面からＮ型半導体基板１０１にまで達する複数の第一のトレンチ１０３を形成し、低濃度Ｎ型半導体層１０２の上に第二の電極１０６を配置してショットキ接合を形成し、マイクロローディング現象が現れる第一の領域の外周部において第一のトレンチ１０３の間にＰ型ガードリング層１１０を介在させることで、マイクロローディング現象に影響を受けることなく降伏電圧とサージ耐量とを得る。【選択図】図１
2008244371.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板が基層の上に同じ導電型の低濃度半導体層を形成してなり、前記低濃度半導体層に形成する複数の第一のトレンチが前記低濃度半導体層の層表面から前記基層にまで達し、前記第一のトレンチが凹部の内側面のトレンチ絶縁膜に囲まれた領域を満たして前記凹部に充填した第一の電極を有し、前記第一のトレンチおよび前記第一のトレンチの相互間の前記低濃度半導体層とで占める領域を第一の領域とし、
前記低濃度半導体層の前記第一の領域から離間した位置に前記第一の領域を囲んで環状に形成する第二のトレンチが前記低濃度半導体層の層表面から前記基層にまで達し、前記第二のトレンチが凹部の内側面のトレンチ絶縁膜に囲まれた領域を満たして前記凹部に充填した第四の電極を有し、
前記第二のトレンチの内周縁に沿って環状に、かつ前記第一の領域の外周部にある第一のトレンチを含む領域にまで形成するガードリング層が前記低濃度半導体層と異なる導電型をなして前記低濃度半導体層の層表面から層内へ延在し、前記ガードリング層の外周縁から内周縁までの領域を第二の領域とし、
前記第一の領域と前記第二の領域とが重なる第三の領域において前記ガードリングが第一のトレンチの相互間に存在し、
前記半導体基板の一方の主面に形成する絶縁皮膜が前記低濃度半導体層の外周縁から前記第二のトレンチの外周縁までを覆い、前記半導体基板の一方の主面に形成する第二の電極が前記第一の領域と前記第二の領域と前記第三の領域の全面を覆って前記絶縁皮膜の周辺上にまで延在し、前記半導体基板の他方の主面に第三の電極を形成したことを特徴とするショットキバリア半導体装置。
【請求項２】
前記第一の領域に形成する複数の前記第一のトレンチを略均一な間隔のストライプ状に配列し、もしくは前記第一の領域に円形をなす複数の前記第一のトレンチを略均一な分布に配列したことを特徴とする請求項１に記載のショットキバリア半導体装置。
【請求項３】
前記第一の領域に円形をなす複数の前記第一のトレンチを略均一な分布に、かつ正三角形の島状配列に配置したことを特徴とする請求項１に記載のショットキバリア半導体装置。
【請求項４】
前記第一の領域における前記第一のトレンチと、前記第一のトレンチ間に挟まれる前記低濃度半導体層との繰り返し周期の寸法を０．８〜１．２μｍの範囲とすることを特徴とする請求項１に記載のショットキバリア半導体装置。
【請求項５】
シリコンから成る基層の上に同じ導電型の低濃度半導体層をエピタキシャル成長させて半導体基板とするエピタキシャル工程と、
前記エピタキシャル工程の後に、熱酸化にて前記低濃度半導体層の上に前記低濃度半導体層の酸化膜である絶縁皮膜を形成し、前記絶縁皮膜にフォトリソグラフィーによる選択的ドライエッチングを施して、ストライプ状に形成する第一のトレンチの形成予定部と、第一のトレンチの形成予定部から離間する位置に前記第一のトレンチの形成予定部を囲んで環状に形成する第二のトレンチの形成予定部とにおいて前記低濃度半導体層を露出させ、残された前記絶縁皮膜をマスクとして前記低濃度半導体層をドライエッチングして、前記第一のトレンチの形成予定部および前記第二のトレンチの形成予定部の各々に前記基層にまで達する凹部を形成するドライエッチング工程と、
前記ドライエッチング工程の後に、前記第一のトレンチの凹部および前記第二のトレンチの凹部のそれぞれの内面に、熱酸化とＣＶＤとによってトレンチ絶縁膜を形成するトレンチ絶縁膜形成工程と、
前記トレンチ絶縁膜形成工程の後に、前記第一のトレンチの凹部および前記第二のトレンチの凹部のそれぞれに、前記トレンチ絶縁膜に囲まれた領域を満たして前記低濃度半導体層と同じ導電型のドープドポリシリコンを充填して、前記第一のトレンチの電極と第二のトレンチの電極とを形成するポリシリコン形成工程と、
前記ポリシリコン形成工程の後に、前記半導体基板の一方の主面の全面上にレジスト膜を形成し、前記レジスト膜と前記絶縁皮膜とにフォトリソグラフィーによる選択的エッチングを施してガードリング層の形成予定部に前記低濃度半導体層を露出させ、露出した前記低濃度半導体層の表面に前記低濃度半導体層と異なる導電型のドーパントを注入してドーパント注入領域を形成するドーパント注入工程と、
前記ドーパント注入工程の後に、前記レジスト膜を除去し、熱処理にて前記ドーパント注入領域を前記低濃度半導体層の層表面から層内へドライブ拡散させてガードリング層を形成し、前記ドライブ拡散の際の熱で生じて前記半導体基板の一方の主面を再び覆う前記絶縁皮膜に選択的エッチングを施して前記低濃度半導体層の外周縁から前記第二のトレンチの外周縁にかかる領域を残すガードリング層ドライブ拡散工程と、
前記ガードリング層ドライブ拡散工程の後に、前記半導体基板の一方の主面にショットキメタルを選択的に蒸着させて、前記絶縁皮膜で囲まれた前記半導体基板の一方の主面を覆うとともに前記絶縁皮膜の周辺上へ延在する電極を形成する外部電極形成工程とを含むことを特徴とするショットキバリア半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキバリア半導体装置とその製造方法に関する。
【背景技術】
【０００２】
従来、ショットキバリア半導体装置は、低損失で大きな順電流を流すことができ、一般的に２００ボルトまでの逆阻止電圧を維持できるので、モーター駆動機構のようなモード切換電源や他の高速電力用スイッチング装置において出力整流器として広範囲に使用されている。
【０００３】
近年、電源装置において低電圧化と低消費電力化が進んでいる。電源装置の電力損失のほとんどは、その装置で使用されている半導体整流装置（ショットキバリア半導体装置）で発生している。そのために、電力損失のより小さい半導体整流装置、すなわち順方向大電流域での低い順方向電圧降下と、逆方向阻止電圧での小さい逆方向洩れ電流を具現するショットキバリア半導体装置が必要とされている。
【０００４】
ショットキバリア半導体装置における順方向電圧降下は、金属／半導体接合にかかる順方向電圧降下と半導体領域及びその他の直列抵抗成分に依存している。従って順方向の電力損失を小さくするには、半導体層の不純物濃度を上げて厚みを薄くし、直列抵抗成分を小さくしなければならない。
【０００５】
一方で、ショットキバリア半導体装置における逆方向漏れ電流は、金属／半導体の界面における逆バイアス電界に依存している。逆方向阻止電圧を高くして逆方向洩れ電流を小さくするには、半導体層の不純物濃度を下げて厚みを厚くし、逆バイアス電界強度を小さくしなければならない。即ち、逆方向洩れ電流は、金属／半導体間のショットキバリアの高さ（ポテンシャル障壁）に反比例しており、逆に順方向電圧降下は、金属／半導体間のショットキバリアの高さに比例している。
【０００６】
また、ショットキバリアの高さは、半導体層の不純物濃度によって変化し、不純物濃度に反比例するので、順方向電圧降下を小さくすると、逆方向洩れ電流は大きくなり、逆方向降伏電圧は衝突イオン化のために減少する。
【０００７】
従って、ショットキバリア半導体装置において順方向電圧降下と逆方向洩れ電流の間にトレードオフがあり、同時に両方の特性を最小にすることは困難である。そのため、ショットキバリア半導体装置を設計する際、ショットキバリアの高さ、半導体層の不純物濃度、厚みといった設計パラメータは、一般にすべてのデバイス特性を同時に最小にすることはできないので、特定の応用において求められる要求を満たすように設計される。例えば、ショットキバリアの高さは、順方向での電力損失が重要となる高電流動作用途においては低く設計され、逆に、高い周囲温度で使用するもしくは高い阻止電圧用途においては高く設計される。
【０００８】
この様なショットキバリア半導体装置における順方向電圧降下／逆阻止電圧のトレードオフを打破する従来のショットキバリア半導体装置として、ＭＯＳトレンチを有するショットキバリア半導体装置（Ｔｒｅｎｃｈ  ＭＯＳ  Ｂａｒｒｉｅｒ  Ｓｈｏｔｔkｉ、以降ＴＭＢＳと称す場合がある）があり、例えば特許文献１に記載するものがある。
【０００９】
図７は従来のショットキバリア半導体装置の要部断面を示すものである。図７において、１０１はＮ型半導体基板、１０２は低濃度Ｎ型半導体層、１０２ａは低濃度Ｎ型半導体層のメサ部（第一のメサ）、１０３は第一のトレンチ、１０３ａは凹部、１０３ｂはトレンチ絶縁膜、１０３ｃは第一の電極、１０６は第二の電極、１０７は第三の電極を各々示している。
【００１０】
図７に示すように、ショットキバリア半導体装置は、半導体基板がＮ型半導体基板１０１の上に低濃度Ｎ型半導体層１０２を形成してなり、低濃度Ｎ型半導体層１０２に第一のトレンチ１０３を設けている。第一のトレンチ１０３は、低濃度Ｎ型半導体層１０２に層表面から層内へ掘り下げて凹部１０３ａを形成し、凹部１０３ａの内側面にトレンチ絶縁膜１０３ｂを形成し、トレンチ絶縁膜１０３ｂに囲まれた凹部１０３ａの内部に充填して第一の電極１０３ｃを形成してなり、凹部１０３ａとトレンチ絶縁膜１０３ｂと第一の電極１０３ｃとからなる。
【００１１】
低濃度Ｎ型半導体層１０２には複数の第一のトレンチ１０３が形成してあり、低濃度Ｎ型半導体層１０２で各々の第一のトレンチ１０３に挟まれる部分が低濃度Ｎ型半導体層１０２のメサ部（トレンチ間領域）１０２ａとなる。
【００１２】
半導体基板の一方の主面、つまり凹部１０３ａが開口する側の面には第二の電極１０６を形成しており、第二の電極１０６は低濃度Ｎ型半導体層１０２と第一のトレンチ１０３とを覆っている。半導体基板の他方の主面、つまりＮ型半導体基板１０１の表面に第三の電極１０７を形成している。
【００１３】
この構成によれば、理想的な平行平面型ＰＮ接合における理論的な降伏電圧よりも高い降伏電圧を得ることができる。即ち、平行平面型ＰＮ接合半導体装置の理論的な降伏電圧よりも大きい降伏電圧が、低濃度Ｎ型半導体層１０２のメサ部１０２ａにおける多数キャリアと第一の電極１０３ｃとの電荷結合によって実現される。この電荷結合は第二の電極１０６と低濃度Ｎ型半導体層１０２との接合であるショットキ接合の下で生じる電界分布の再分配によるものである。
【００１４】
さらに、上述の構成では、低濃度Ｎ型半導体層１０２からなるメサ部１０２ａでのピンチオフの影響によってショットキ接合における電界が減少することで逆方向洩れ電流も低減できる。また、ＰＮ接合を有しないことで、順方向大電流時にも少数キャリア伝導が起こらず、且つ空乏層の拡がりに起因する有効ショットキ面積の減少が発生しない。このため、順方向大電流時の電圧降下が小さく、高周波領域での電力効率の低下が起こらない。
【００１５】
次に、図８は、ドリフト領域が不純物濃度３×１０１６ｃｍ−３である理想的な平行平面型ＰＮ接合半導体装置において、様々なトレンチの深さ（「ｄ」）に対する電界分布の再配分を示すものである。
【００１６】
図８に示されるように、トレンチとメサ部（トレンチ間領域）との間の電荷結合によって２つの効果がある。
（１）ショットキ接合における電界が低減される。
（２）電界分布のピークがショットキ接合から離れたドリフト領域内にシフトする。
トレンチの深さを深くすると、電界のピークがショットキ接合から離れて、ショットキ接合における電界が減少し、ショットキバリアの高さ低下による逆方向洩れ電流を低減でき、図９に示すように、平行平面型ＰＮ接合半導体装置の理論的な降伏電圧より、大きな降伏電圧を有することができる。
【００１７】
一般に、ショットキバリア半導体装置は、金属／半導体接合界面において、サージや過渡電流に対して耐久性が低い。サージや過渡電流は逆方向の降伏電圧の低い所に集中して流れるので、一般に金属／半導体接合界面の終端部に金属／半導体接合より降伏電圧が低く設計されたガードリングと呼ばれるＰＮ接合部を設けてサージや過渡電流が金属／半導体接合面に及ぶことを防止して耐久性を高めている。
【００１８】
ＴＭＢＳの場合には、１つの半導体装置内にトレンチ／メサ部を複数作り込む際に生じるバラツキ等によって深さが浅いトレンチ／メサ部の降伏電圧が低くなるので、サージや過渡電流が降伏電圧の低いトレンチ／メサ部に局所に集中しやすく、サージや過渡電流に対する耐久性が非常に低く成る恐れがあった。このために、各トレンチ／メサ部における降伏電圧のうちで最も小さい降伏電圧よりも低い降伏電圧となるガードリングを形成して空乏層を終端化してやらなければならない。
【００１９】
このガードリングによる空乏層の終端化の例としては、特許文献２に記載するものがある。図１０に従来のＴＭＢＳのガードリングによる終端化の構造を示す。図１０において、図７と同じ構成要素については同じ符号を用いてその説明を省略する。図１０（ａ）は、ＴＭＢＳの電極と絶縁皮膜を除去した状態を示す上面図であり、図１０（ｂ）は、図１０（ａ）のＡ−Ａ’線での同ＴＭＢＳの電極と絶縁皮膜を含む状態を示す矢視断面図である。図１０において、４０８はＰ型ガードリング層、４０９は絶縁皮膜を示している。
【００２０】
図１０に示す構造では、低濃度Ｎ型半導体層１０２とショットキメタルである第二の電極１０６との界面に複数の第一のトレンチ１０３が規則的に、かつストライプ状に配置してあり、この第一のトレンチ１０３によって逆方向バイアスの印加時に低濃度Ｎ型半導体層１０２と第二の電極１０６とのショットキ界面を効率的にピンチオフできる。
【特許文献１】米国特許第５３６５１０２号公報
【特許文献２】特開２００２−８３９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述の従来の構成では、低濃度Ｎ型半導体層１０２とショットキメタルである第二の電極１０６との界面であるショットキ接合の領域内で、第一のトレンチ１０３のトレンチ配列の終端部分にパターンの周期性を乱す部分が必然的に存在してしまう。
【００２２】
この第一のトレンチ１０３を作成する際に生じる周期性の乱れによって、マイクロローディング効果が発生する。一般にマイクロローディング効果とは、製造過程でのパターンの仕上がり寸法が形成パターンの粗密によって変動する現象であり、フォトリソグラフィ工程での微細パターンの光近接効果によるパターン寸法変化と、エッチング工程での高密度パターン箇所のエッチングガス供給不足によるエッチングレート変動によって生じるものである。
【００２３】
このマイクロローディング効果によって、最外郭部の第一のトレンチ１０３の凹部１０３ａの深さが浅くなる。このため、第一のトレンチ１０３の周期的なトレンチ配列における終端部分で降伏電圧が大幅に低下してしまうので、サージや過渡電流への耐久性を保つためにはガードリングの降伏電圧を、トレンチ配列の終端部分における降伏電圧よりも更に低く設定せねばならず、半導体装置全体としての降伏電圧が低くなり、ＴＭＢＳが有する耐電圧を充分に生かせないという課題があった。
【００２４】
本発明は上記の課題を解決するものであり、周期的なトレンチ配列の終端部分における降伏電圧の低下を無くし、サージや過渡電流に対する耐久性が高く、降伏電圧の高いＴＭＢＳの半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記の課題を解決するために、本発明のショットキバリア半導体装置は、半導体基板が基層の上に同じ導電型の低濃度半導体層を形成してなり、前記低濃度半導体層に形成する複数の第一のトレンチが前記低濃度半導体層の層表面から前記基層にまで達し、前記第一のトレンチが凹部の内側面のトレンチ絶縁膜に囲まれた領域を満たして前記凹部に充填した第一の電極を有し、前記第一のトレンチおよび前記第一のトレンチの相互間の前記低濃度半導体層とで占める領域を第一の領域とし、前記低濃度半導体層の前記第一の領域から離間した位置に前記第一の領域を囲んで環状に形成する第二のトレンチが前記低濃度半導体層の層表面から前記基層にまで達し、前記第二のトレンチが凹部の内側面のトレンチ絶縁膜に囲まれた領域を満たして前記凹部に充填した第四の電極を有し、前記第二のトレンチの内周縁に沿って環状に、かつ前記第一の領域の外周部にある第一のトレンチを含む領域にまで形成するガードリング層が前記低濃度半導体層と異なる導電型をなして前記低濃度半導体層の層表面から層内へ延在し、前記ガードリング層の外周縁から内周縁までの領域を第二の領域とし、前記第一の領域と前記第二の領域とが重なる第三の領域において前記ガードリングが第一のトレンチの相互間に存在し、前記半導体基板の一方の主面に形成する絶縁皮膜が前記低濃度半導体層の外周縁から前記第二のトレンチの外周縁までを覆い、前記半導体基板の一方の主面に形成する第二の電極が前記第一の領域と前記第二の領域と前記第三の領域の全面を覆って前記絶縁皮膜の周辺上にまで延在し、前記半導体基板の他方の主面に第三の電極を形成したことを特徴とする。
【００２６】
また、前記第一の領域に形成する複数の前記第一のトレンチを略均一な間隔のストライプ状に配列し、もしくは前記第一の領域に円形をなす複数の前記第一のトレンチを略均一な分布に配列したことを特徴とする。
【００２７】
また、前記第一の領域に円形をなす複数の前記第一のトレンチを略均一な分布に、かつ正三角形の島状配列に配置したことを特徴とする。
また、前記第一の領域における前記第一のトレンチと、前記第一のトレンチ間に挟まれる前記低濃度半導体層との繰り返し周期の寸法を０．８〜１．２μｍの範囲とすることを特徴とする。
【００２８】
本発明のショットキバリア半導体装置の製造方法は、シリコンから成る基層の上に同じ導電型の低濃度半導体層をエピタキシャル成長させて半導体基板とするエピタキシャル工程と、前記エピタキシャル工程の後に、熱酸化にて前記低濃度半導体層の上に前記低濃度半導体層の酸化膜である絶縁皮膜を形成し、前記絶縁皮膜にフォトリソグラフィーによる選択的ドライエッチングを施して、ストライプ状に形成する第一のトレンチの形成予定部と、第一のトレンチの形成予定部から離間する位置に前記第一のトレンチの形成予定部を囲んで環状に形成する第二のトレンチの形成予定部とにおいて前記低濃度半導体層を露出させ、残された前記絶縁皮膜をマスクとして前記低濃度半導体層をドライエッチングして、前記第一のトレンチの形成予定部および前記第二のトレンチの形成予定部の各々に前記基層にまで達する凹部を形成するドライエッチング工程と、前記ドライエッチング工程の後に、前記第一のトレンチの凹部および前記第二のトレンチの凹部のそれぞれの内面に、熱酸化とＣＶＤとによってトレンチ絶縁膜を形成するトレンチ絶縁膜形成工程と、前記トレンチ絶縁膜形成工程の後に、前記第一のトレンチの凹部および前記第二のトレンチの凹部のそれぞれに、前記トレンチ絶縁膜に囲まれた領域を満たして前記低濃度半導体層と同じ導電型のドープドポリシリコンを充填して、前記第一のトレンチの電極と第二のトレンチの電極とを形成するポリシリコン形成工程と、前記ポリシリコン形成工程の後に、前記半導体基板の一方の主面の全面上にレジスト膜を形成し、前記レジスト膜と前記絶縁皮膜とにフォトリソグラフィーによる選択的エッチングを施してガードリング層の形成予定部に前記低濃度半導体層を露出させ、露出した前記低濃度半導体層の表面に前記低濃度半導体層と異なる導電型のドーパントを注入してドーパント注入領域を形成するドーパント注入工程と、前記ドーパント注入工程の後に、前記レジスト膜を除去し、熱処理にて前記ドーパント注入領域を前記低濃度半導体層の層表面から層内へドライブ拡散させてガードリング層を形成し、前記ドライブ拡散の際の熱で生じて前記半導体基板の一方の主面を再び覆う前記絶縁皮膜に選択的エッチングを施して前記低濃度半導体層の外周縁から前記第二のトレンチの外周縁にかかる領域を残すガードリング層ドライブ拡散工程と、前記ガードリング層ドライブ拡散工程の後に、前記半導体基板の一方の主面にショットキメタルを選択的に蒸着させて、前記絶縁皮膜で囲まれた前記半導体基板の一方の主面を覆うとともに前記絶縁皮膜の周辺上へ延在する電極を形成する外部電極形成工程とを含むことを特徴とする。
【発明の効果】
【００２９】
以上のように本発明によれば、第一の領域においてマイクロローディング現象でショットキ接合の降伏電圧が低くなる部分を第三の領域とし、第三の領域においてガードリングが第一のトレンチの相互間に存在することでショットキ接合を形成させないので、第一の領域の終端部に相当する第三の領域に形成した第一のトレンチに、マイクロローディング効果によって形状（第一主面からの深さ）のバラツキが生じても、ショットキ接合の電界に影響が及ぶことがない。
【００３０】
また、第一の領域に形成する第一のトレンチはストライプ状に配列しても良いが、第一のトレンチを円形に形成して略均一に分布させ、好ましくは、正三角形の島状配列に配置すれば、低濃度半導体層の面積をより広く取れる。また、第一の領域の微細化の寸法が０．８〜１．２μｍの範囲であれば、降伏電圧の低下を生じることなく消費電力を抑えることができる。よって、従来よりも降伏電圧が高く、かつサージ耐量の大きなショットキバリア半導体装置を実現できる。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるショットキバリア半導体装置を示すものであり、図１（ａ）はショットキバリア半導体装置の第二の電極と絶縁皮膜とを除外した状態を示す上面図であり、図１（ｂ）はショットキバリア半導体装置の第二の電極と絶縁皮膜とを含む状態を示す要部断面図である。図１において、図７および図１０と同じ構成要素については同じ符号を用いてその説明を省略する。
【００３２】
図１において、１１０はＰ型ガードリング層、１１１ａは凹部、１１１ｂはトレンチ絶縁膜、１１１ｃは第四の電極、１１１は第二のトレンチを各々示している。
図１に示すように、本発明に係るショットキバリア半導体装置は、半導体基板１００の基層をなすシリコンから成るＮ型半導体基板１０１の上に低濃度Ｎ型半導体層１０２が形成してあり、ストライプ状に形成する複数の第一のトレンチ１０３が低濃度Ｎ型半導体層１０２の層表面からＮ型半導体基板１０１にまで達している。
【００３３】
第一のトレンチ１０３は、凹部１０３ａと、凹部１０３ａの内側面に形成したトレンチ絶縁膜１０３ｂと、トレンチ絶縁膜１０３ｂに囲まれた領域を満たして凹部１０３ａの内部に充填した第一の電極１０３ｃとからなる。
【００３４】
ストライプ状に配列した複数の第一のトレンチ１０３と、各第一のトレンチ１０３の相互間のトレンチ間領域をなす低濃度Ｎ型半導体層１０２とで占める領域が第一の領域をなす。
【００３５】
第一の領域から離間し、且つ第一の領域を囲んで環状に形成する第二のトレンチ１１１が、低濃度Ｎ型半導体層１０２の表面からＮ型半導体基板１０１にまで達している。
第二のトレンチ１１１は、凹部１１１ａと、凹部１１１ａの内側面に形成したトレンチ絶縁膜１１１ｂと、トレンチ絶縁膜１１１ｂに囲まれた領域を満たして凹部１１１ａの内部に充填した第四の電極１１１ｃとからなる。
【００３６】
第二のトレンチ１１１の内周縁に沿って環状に形成するＰ型ガードリング層１１０が低濃度Ｎ型半導体層１０２の層表面から層内へ延在しており、Ｐ型ガードリング層１１０が占める領域が第二の領域をなしている。ガードリング層１１０は第一の領域にまで内側へ延在しており、第一の領域と第二の領域との重なる部分が第三の領域をなす。
【００３７】
半導体基板１００の一方の主面をなす低濃度Ｎ型半導体層１０２の外周部上には絶縁皮膜４０９を形成しており、絶縁皮膜４０９は低濃度Ｎ型半導体層１０２の外周縁から第二のトレンチ１１１の外周縁までの低濃度Ｎ型半導体層１０２の面を覆っている。
【００３８】
第一の領域と第二の領域と第三の領域とを含む全領域面上には絶縁皮膜４０９の周辺上にまで延在する第二の電極１０６が形成してあり、半導体基板１００の他方の主面をなすＮ型半導体基板１０１の表面に第三の電極１０７を形成している。
【００３９】
かかる構成によれば、第一の領域の周部に第二の領域と重なる第三の領域を設け、第三の領域においてＰ型ガードリング層１１０が第二の領域から連続的に繋がる第二の電極１０６とオーミック接続を形成し、かつ第一の領域の終端部に相当する第三の領域において第一のトレンチ１０３の周辺にショットキ接合を形成しない構造となる。
【００４０】
よって、第一の領域の終端部に相当する第三の領域に形成した第一のトレンチ１０３に、マイクロローディング効果によって形状（第一主面からの深さ）のバラツキが生じても、第二の電極１０６と低濃度Ｎ型半導体層１０２とが形成するショットキ接合の電界に影響が及ぶことがない。
【００４１】
したがって、Ｐ型半導体層１１０と低濃度Ｎ型半導体層１０２とがなすＰＮ接合での降伏電圧の設定において、マイクロローディング効果の影響をマージンとして考慮する必要がなくなり、本来のＴＭＢＳにより近い耐電圧を有するものが実現できる。
【００４２】
換言すれば、低濃度Ｎ型半導体層１０２のドーパント濃度は、低濃度Ｎ型半導体層１０２での降伏電圧が層内で一定になるように形成されており、低濃度Ｎ型半導体層１０２での電界強度が槽内の各箇所でのドーパント濃度の指数に比例して印加されるように調整している。
ここで、例えば第二の電極１０６の材料をショットキメタルであるＴｉとし、ショットキバリア高さを０．５８ｅＶとし、シリコンから成るＮ型半導体基板１０１のドーパント濃度を３×１０１９ｃｍ−３、低濃度Ｎ型半導体層１０２のドーパント濃度を表面側より１．５μｍにおいて均一に５×１０１５ｃｍ−３とし、Ｎ型半導体基板１０１からのドーパントのせり上がりを２μｍとして、このせり上がりによる低濃度Ｎ型半導体層１０２の濃度勾配が１×１０１９ｃｍ−４以下とする。また、第一のトレンチ１０３の相互間に位置するトレンチ間領域をなす低濃度Ｎ型半導体層１０２の幅を２μｍ、第一のトレンチ１０３と第二のトレンチ１１１との深さを夫々４μｍ、幅を夫々１μｍとし、第一のトレンチ１０３と第二のトレンチ１１１に有する各々のトレンチ絶縁膜１０３ｂ、１１１ｂをシリコン酸化膜としてその厚みを夫々２０００Åとする。また、第一のトレンチ１０３と第二のトレンチ１１１夫々に有する第一の電極１０３ｃと第四の電極１１１ｃを各々Ｎ型ドーパント濃度１×１０１９ｃｍ−３のドープドポリシリコンとし、Ｐ型ガードリング層１１０のドーパント濃度を１×１０１７ｃｍ−３とし、拡散深さを１μｍとする。
【００４３】
一般に、ＴＭＢＳは面積を有効活用するために、トレンチと、トレンチ間に挟まれる半導体層との繰り返し周期の寸法を小さくして、１つの半導体素子中にできるだけ多くのトレンチと、トレンチ間に挟まれる半導体層とを作るほど、順方向電圧降下と逆方向洩れ電流が小さくなる。
【００４４】
一方で、ＴＭＢＳの降伏電圧は、トレンチのトレンチ絶縁膜の厚み、トレンチの凹部底の形状、半導体層のドーパントプロファイルに依存する。よって、トレンチと、トレンチ間に挟まれる半導体層の数量を多くするほど、上述のパラメータのバラツキに対しての降伏電圧の依存性が大きくなるため、降伏電圧がバラつく傾向がある。
【００４５】
つまり、従来のＴＭＢＳはトレンチ（本発明の実施形態での第一のトレンチ１０３に相当）と、トレンチ間に挟まれる半導体層（本発明の実施形態での低濃度Ｎ型半導体層１０２に相当）の寸法が小さいほど、パターン（トレンチと、トレンチ間に挟まれる半導体層との繰り返し周期の寸法）の微細化傾向が高いと考えられるので、上述のマイクロローディング効果の影響を受け易く、トレンチ（本発明の実施形態での第一のトレンチ１０３に相当）と、トレンチ間に挟まれる半導体層（本発明の実施形態での低濃度Ｎ型半導体層１０２に相当）の寸法精度低下による降伏電圧のバラツキが大きく成り、逆方向電流が最も低い降伏電圧を有するトレンチ（本発明の実施形態での第一のトレンチ１０３に相当）と、トレンチ間に挟まれる半導体層（本発明の実施形態での低濃度Ｎ型半導体層１０２に相当）に局所的に流れるようになり、降伏電圧やサージ耐量が低くなる。
【００４６】
図２と図３は各々従来のＴＭＢＳと本発明とにおける降伏電圧とサージ耐量との比較を示すものであり、従来のＴＭＢＳのトレンチ（本発明の実施形態での第一のトレンチ１０３に相当）と、トレンチ間に挟まれる半導体層（本発明の実施形態での低濃度Ｎ型半導体層１０２に相当）との繰り返し周期の寸法を小さくしていくこと（以降、微細化と称する場合がある）に対する降伏電圧とサージ耐量の度数分布を示している。
【００４７】
図２および図３が示す通り、微細化に伴って従来のＴＭＢＳではパターンを微細化するほどに降伏電圧とサージ耐量が共に低い値の方向へ度数分布が増えてバラツキが増大するのに比して、本発明ではパターンを微細化しても降伏電圧とサージ耐量は共にバラツキが小さく、度数分布が変化することなく高い値を維持している。
【００４８】
これは、本発明の半導体装置における降伏電圧がＰＮ接合、つまり本発明の実施形態でのＰ型ガードリング層１１０と低濃度Ｎ型半導体層１０２とのＰＮ接合で一義的に決定されているからである。
【００４９】
図４は上述の微細化に伴う本発明の降伏電圧と消費電力との関係を示すグラフ図である。図４に示すように、微細化に伴って消費電力は低く抑えられるが、１μｍよりも小さく形成して行くと降伏電圧の低下を伴うことが分かる。従って、降伏電圧を維持した上で消費電力をできる限り低く抑えるには、微細化の寸法（トレンチと、トレンチ間に挟まれる半導体層との繰り返し周期の寸法）を０．８〜１．２μｍの範囲とすることが好ましく、より好ましくは０．９〜１．１μｍの範囲とすれば良い。
（実施の形態２）
図１（ｃ）は、本発明の実施の形態２におけるショットキバリア半導体装置の第二の電極１０６と絶縁皮膜４０９とを除去した状態を示す上面図である。図１（ｃ）における各構成要素は、図１（ａ）と同じである。
【００５０】
実施の形態１では、第一のトレンチ１０３をストライプ状に形成して第一の領域の形成要素としたが、実施の形態２では、第一のトレンチ１０３の形状は円形とし、略均一に分布させている。
【００５１】
また、より望ましくは第一のトレンチ１０３の配列を正三角形の島状配列とすると良い。正三角形配列の場合、低濃度Ｎ型半導体層１０２の有効面積を大きくすることで順方向電圧降下を小さくできる。加えて、島状の個々の第一のトレンチ１０３から等方的に空乏層が延びるので、実施の形態１よりも少ない面積の第一のトレンチ１０３で効率的にショットキ接合をピンチオフできる。よって、同じ順方向電圧降下と降伏電圧である場合には実施の形態１よりも小型化が可能である。
【００５２】
以下に、本発明のショットキバリア半導体装置の製造方法を説明する。図６は、本発明のショットキバリア半導体装置の製造過程で、主な製造工程終了時点の断面を示すものである。
【００５３】
図６において、１０１はＮ型半導体基板、１０２は低濃度Ｎ型半導体層、１０３は第一のトレンチ、１０３ａは凹部、１０３ｃは第一の電極、１０６は第二の電極、１０７は第三の電極、１１０はＰ型ガードリング層、１１０ａはＰ型ドーパント注入領域、１１１は第二のトレンチ、１１１ａは凹部、１１１ｂはトレンチ絶縁膜、１１１ｃは第四の電極、４０９は絶縁皮膜、４１０はレジスト膜を各々示している。
【００５４】
図６（ａ）はエピタキシャル工程を示すものであり、シリコンから成るＮ型半導体基板１０１の上に低濃度Ｎ型半導体層１０２をエピタキシャル成長させて半導体基板とし、低濃度Ｎ型半導体層１０２の表面を半導体基板の一方の主面とする。
【００５５】
ここで、Ｎ型半導体基板１０１のドーパントには砒素を用いる。砒素を用いることでＮ型半導体基板１０１の比抵抗を下げて、順方向電圧降下を抑えることができる。また、低濃度Ｎ型半導体層１０２のドーパントにも砒素を用いるが、砒素はエピタキシャル成長時の濃度バラツキが大きく成る傾向が有る。それを抑える条件として、モノシランガスを用い、９００〜１０００℃の比較的低温でエピタキシャル成長させると良い。
【００５６】
比較的低温でエピタキシャル成長させることでＮ型半導体基板１０１から低濃度Ｎ型半導体層１０２への砒素の拡散も防止でき、該半導体層１０２の砒素濃度のバラツキをさらに抑えることができる。これらのことによって、低濃度Ｎ型半導体層１０２のドーパントである砒素の濃度勾配を狙い通りに最適化でき、半導体装置としての降伏電圧を大きくすることに貢献できる。
【００５７】
図６（ｂ）は、ドライエッチング工程を示すものであり、エピタキシャル工程の後に、熱酸化にて低濃度Ｎ型半導体層１０２の上に低濃度Ｎ型半導体層１０２の酸化膜である絶縁皮膜４０９を形成し、フォトリソグラフィーにて絶縁皮膜４０９を選択的にエッチング除去し、ストライプ状に形成する第一のトレンチ１０３の形成予定部と、第一のトレンチ１０３から離間して且つ第一のトレンチ１０３を囲む環状の第二のトレンチ１１１の形成予定部とに対応する部位において低濃度Ｎ型半導体層１０２を露出させる。
【００５８】
残された絶縁皮膜４０９をマスクとして選択的に低濃度Ｎ型半導体層１０２にドライエッチングを施して、第一のトレンチ１０３の凹部１０３ａと第二のトレンチ１１１の凹部１１１ａとを同時に、各々Ｎ型半導体基板１０１にまで達するように形成する。
【００５９】
ここで、ドライエッチングの条件として例えば、Ｘｅを１０ｓｃｃｍ、Ｃ１２を４０ｓｃｃｍ、ガス圧を０．２Ｐａ、マイクロ波パワーを８５０Ｗ、ＲＦパワーを５０Ｗ、基板温度を３０℃とすれば良い。
【００６０】
ドライエッチングは、ガス圧が大きく成る程また、エッチングエリアが広く成る程マイクロローディング現象が顕著に成り、形成可能な凹部の深さと幅との比（以降、アスペクト比と称する場合がある）が大幅に低下する。
【００６１】
また、従来一般的に用いられるガスであるＳｉＢｒでは、エッチング箇所に堆積すると表面保護現象が現れ、エッチングレートを大幅に低下させる。これに対して、エッチングガスに不活性ガスであるＸｅを用いることで、衝突エネルギーは大きくてエッチング箇所に堆積されにくいので、表面保護現象が緩和されて、極端なエッチングレートの低下を招かない。また、過剰ラジカルによって凹部内のサイドエッチング（幅方向のエッチング）が抑制されるのでエッチングの異方性も低下しない。
【００６２】
図５に、エッチングされる凹部のアスペクト比の、ガス圧、ガス種、凹部幅への依存性を示す。これによれば、上述の条件でドライエッチングを行うことで、凹部の幅が１μｍ程度までアスペクト比が低下しないことが分かる。これにより、図４に示した、望ましい微細化寸法１μｍ程度を実現できるものである。
【００６３】
図６（ｃ）はトレンチ絶縁膜形成工程を示すものであり、ドライエッチング工程の後に、１０００℃程度の熱酸化とＣＶＤとによって、第一のトレンチ１０３の凹部１０３ａと第二のトレンチ１１１の凹部１１１ａとのそれぞれの内面に、第一のトレンチ１０３のトレンチ絶縁膜１０３ｂと第二のトレンチ１１１のトレンチ絶縁膜１１１ｂとを同時に形成する。
【００６４】
図６（ｄ）はポリシリコン形成工程を示すものであり、トレンチ絶縁膜形成工程の後に、トレンチ絶縁膜１０３ｂで囲む領域にＮ型ドープドポリシリコンを満たして第一のトレンチ１０３の凹部１０３ａに第一の電極１０３ｃを充填し、トレンチ絶縁膜１１１ｂで囲む領域にＮ型ドープドポリシリコンを満たして第二のトレンチ１１１の凹部１１１ａに第四の電極１１１ｃを充填し、第一のトレンチ１０３と第二のトレンチ１１１とを同時に形成する。
【００６５】
ここで、より詳しく説明すると、第一のトレンチ１０３の凹部１０３ａと、第二のトレンチ１１１の凹部１１１ａにＮ型ドープドポリシリコンを堆積させた後に、Ｎ型ドープドポリシリコンの表面をドライエッチングする。シリコン酸化膜である絶縁皮膜４０９よりもＮ型ドープドポリシリコンはエッチングレートが高いので、ドライエッチングにより絶縁皮膜４０９の上のＮ型ドープドポリシリコンを完全に除去した後に、Ｎ型ドープドポリシリコンは絶縁皮膜４０９の主面よりもさらに窪んだ位置にまでエッチングすることができる。
【００６６】
図６（ｅ）はＰ型ドーパント注入工程を示すものであり、ポリシリコン形成工程の後に、第一のトレンチ１０３および第二のトレンチ１１１を含む絶縁皮膜４０９の主面の全面上にレジスト膜４１０を形成する。レジスト膜４１０と絶縁皮膜４０９にフォトリソグラフィーによる選択的エッチング除去を施してＰ型ガードリング層１１０の形成予定部において低濃度Ｎ型半導体層１０２を露出させる。露出した低濃度Ｎ型半導体層１０２の表面にＰ型ドーパントを注入してＰ型ドーパント注入領域１１０ａを形成する
ここで、例えば、Ｐ型ドーパントはボロンであり、注入はイオン注入で行い、ドーズ量は１×１０１４ｃｍ−２で、加速電圧は１００ｋｅＶである。
【００６７】
図６（ｆ）は、Ｐ型ガードリング層ドライブ拡散工程を示すものであり、Ｐ型ドーパント注入工程の後に、レジスト膜４１０を除去し、例えば４００℃の熱処理にてＰ型ドーパント注入領域１１０ａを低濃度Ｎ型半導体層１０２の表面から層内へドライブ拡散させてＰ型ガードリング層１１０として形成する。このドライブ拡散の際にその熱で基板の主面を再び絶縁皮膜４０９が覆うので、選択的にエッチング除去を施して低濃度Ｎ型半導体層１０２の外縁から第二のトレンチ１１１の第四の電極１１１ｃ一部にかかる内側までの領域を残して除去する。
【００６８】
尚、絶縁皮膜４０９の選択的エッチングにおいて意図的にオーバーエッチングさせ、シリコンおよびシリコン酸化膜よりもＮ型ドープドポリシリコンのエッチングレートが高いことを利用して、低濃度Ｎ型半導体層１０２とＰ型ガードリング層１１０とトレンチ絶縁膜１０３ｂ、１１１ｂとで形成される面よりも窪んだ位置までＮ型ドープドポリシリコンにエッチングを施す。
【００６９】
図６（ｇ）は外部電極形成工程終了時点の断面を示すものであり、Ｐ型ガードリング層ドライブ拡散工程の後に、半導体基板１００の一方の主面にショットキメタルを蒸着して、絶縁皮膜４０９で囲まれた領域および絶縁皮膜４０９の周辺上へ延在する第二の電極１０６を選択的に形成する。半導体基板１００の他方の主面をなすＮ型半導体基板１０１の表面を研削研磨にて厚み調整し、その表面に、例えばクロム、ニッケル、銀、金を蒸着して、多層に第三の電極１０７を形成し、図１（ａ）と同図（ｂ）とに示した構成とする。
【００７０】
尚、本発明における各半導体層の導電型は、本実施の形態で示したものに限るものではなく、各半導体層におけるＮ型とＰ型の導電型を反転して入れ換えたものでも良い。
【産業上の利用可能性】
【００７１】
以上のように本発明によれば、ショットキバリア半導体装置をより降伏電圧が高く、サージ耐量の大きなものとすることができるので、整流などに用いられるショットキバリア半導体装置として有用であり、特に高耐圧で順方向電圧降下を低く抑えるものに適している。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態におけるショットキバリア半導体装置を示すものであり、（ａ）は第二の電極と絶縁皮膜とを除外した状態を示す上面図、（ｂ）は第二の電極と絶縁皮膜とを含む状態を示し、（ａ）のＢ−Ｂ’線、（ｃ）のＣ−Ｃ’線における要部断面図、（ｃ）は他の構成における第二の電極と絶縁皮膜とを除外した状態を示す上面図
【図２】本発明と従来のショットキバリア半導体装置における降伏電圧の比較を示すグラフ図
【図３】本発明と従来のショットキバリア半導体装置におけるサージ耐量の比較を示すグラフ図
【図４】本発明のショットキバリア半導体装置の微細化に伴う特性を示すグラフ図
【図５】本発明のショットキバリア半導体装置の製造方法における条件と加工特性を示すグラフ図
【図６】本発明の実施の形態におけるショットキバリア半導体装置の製造過程を示す断面図
【図７】従来の半導体装置を示す断面図
【図８】従来の半導体装置の特性を示すグラフ図
【図９】従来の半導体装置の特性を示すグラフ図
【図１０】従来の半導体装置を示すものであり、（ａ）は第二の電極と絶縁皮膜とを除外した状態を示す上面図、（ｂ）は第二の電極と絶縁皮膜とを含む状態を示し、（ａ）のＡ−Ａ’線における要部断面図
【符号の説明】
【００７３】
１００  半導体基板
１０１  Ｎ型半導体基板
１０２  低濃度Ｎ型半導体層
１０２ａ  低濃度Ｎ型半導体層のメサ部
１０３  第一のトレンチ
１０３ａ、１１１ａ  凹部
１０３ｂ、１１１ｂ  トレンチ絶縁膜
１０３ｃ  第一の電極
１０６  第二の電極
１０７  第三の電極
１１０、４０８  Ｐ型ガードリング層
１１０ａ  Ｐ型ドーパント注入領域
１１１ｃ  第四の電極
１１１  第二のトレンチ
４０９  絶縁皮膜
４１０  レジスト膜
【図１】
2008244371.tif 000003
【図２】
2008244371.tif 000004
【図３】
2008244371.tif 000005
【図４】
2008244371.tif 000006
【図５】
2008244371.tif 000007
【図６】
2008244371.tif 000008
【図７】
2008244371.tif 000009
【図８】
2008244371.tif 000010
【図９】
2008244371.tif 000011
【図１０】
2008244371.tif 000012