(57)【要約】【課題】  量子化誤差を低減するディエンファシス回路を提供する。【解決手段】  プリエンファシスされているディジタル入力信号Ｄinをディエンファシスし、フィルタ係数が変更されることでディエンファシス特性を変更する第１のディジタルフィルタ２と、第１のディジタルフィルタ２で生成されるディジタル信号Ｄａに対して高域強調を行う第２のディジタルフィルタ４と、第２のディジタルフィルタ４で生成されるディジタル信号Ｄｂを再量子化するΔΣ変調器５と、ΔΣ変調器５で生成されるディジタル信号Ｄｃを抽出してアナログ出力信号に変換するアナログローパスフィルタ６とを備え、第２のディジタルフィルタ４を、アナログローパスフィルタ６の伝達関数Ｇ(z)の逆の伝達関数Ｇ-1(z)を発揮するディジタルフィルタで形成する。【選択図】  図２
2008244507.tif 000002
【特許請求の範囲】
【請求項１】
プリエンファシスされている信号をディエンファシスするディエンファシス回路であって、
前記プリエンファシスされている信号をディエンファシスし、フィルタ係数が変更されることでディエンファシス特性を変更する第１のディジタルフィルタと、
前記第１のディジタルフィルタで生成される信号に対して高域強調を行う第２のディジタルフィルタと、
前記第２のディジタルフィルタで生成される信号を再量子化するΔΣ変調器と、
前記ΔΣ変調器で生成される出力信号の信号成分を抽出してアナログ出力信号に変換するアナログローパスフィルタとを備え、
前記第２のディジタルフィルタは、前記アナログローパスフィルタの伝達関数の逆の伝達関数を有することを特徴とするディエンファシス回路。
【請求項２】
前記第１のディジタルフィルタのフィルタ係数を変更することによりプリエンファシス特性を変更するデータを有する係数選択手段を備えることを特徴とする請求項１に記載のディエンファシス回路。
【請求項３】
前記第１のディジタルフィルタは１次のＩＩＲディジタルフィルタ、前記第２のディジタルフィルタは１次のＦＩＲディジタルフィルタであることを特徴とする請求項１又は２に記載のディエンファシス回路。
【請求項４】
前記第１のディジタルフィルタと第２のディジタルフィルタに代えて、前記第１のディジタルフィルタと第２のディジタルフィルタとの伝達関数を発揮する１個のディジタルフィルタが設けられていることを特徴とする請求項１に記載のディエンファシス回路。
【請求項５】
前記１個のディジタルフィルタは、バイクワッド回路構成のディジタルフィルタであることを特徴とする請求項４に記載のディエンファシス回路。
【請求項６】
前記１個のディジタルフィルタのフィルタ係数を変更することによりプリエンファシス特性を変更するデータを有する係数選択手段を備えることを特徴とする請求項４又は５に記載のディエンファシス回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のディエンファシス回路を備えることを特徴とする受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば受信機等に設けられ、プリエンファシスされている信号をディエンファシスするディエンファシス回路に関する。
【背景技術】
【０００２】
通信分野では、無線・有線共に、信号の周波数が高いほど伝送の過程でレベルが低下し、品質劣化（ＳＮ比の悪化）が生じやすい。そこで、品質劣化を補うために、送信側でプリエンファシス（pre-emphasis）によって信号の高域周波数成分を強調し、その強調された高域周波数成分を受信側でディエンファシス（de-emphasis）することによって元の信号に戻すことが行われている。
【０００３】
ところが、国や地域等が異なると送信側でのプリエンファシス特性が異なる場合があることから、受信側では、異なるプリエンファシス特性に対応すべくディエンファシス特性を変更することが可能なディエンファシス回路が必要となっている。
【０００４】
具体例として、日本のＦＭ放送ではプリエンファシス特性のパラメータとして、時定数が５０μsecに規定されており、アメリカやヨーロッパでは７５μsecとなっているため、従来の受信機では、仕向地毎に異なるディエンファシス特性に変更することが可能なディエンファシス回路が設けられている。
【０００５】
こうした従来のディエンファシス回路として、特開２００２−２６１６４０号公報、特開２００２−２１７７７３号公報に開示されたものがある。
【０００６】
特開２００２−２６１６４０号公報のディエンファシス回路は、復調されたＦＭコンポジット信号に含まれるＬ信号及びＲ信号を取り出すための電流ミラー回路に対して切替え可能に接続された２つの抵抗と、該２つの抵抗に接続された固定容量のコンデンサと、制御トランジスタとを備えたアナログ回路で形成されており、制御トランジスタによって２つの抵抗を選択的に切り替えることで、固定容量のコンデンサと抵抗とによる時定数を変更するようにしている。
【０００７】
一方、特開２００２−２１７７７３号公報のディエンファシス回路は、アナログディジタル変換器（ＡＤＣ）と、ディジタルフィルタと、ディジタルフィルタのフィルタ係数を可変調整するためのデータを予め記憶するメモリと、ディジタルアナログ変換器（ＤＡＣ）と、アナログローパスフィルタとを備えて形成されており、アナログディジタル変換器によって検波信号をディジタル信号に変換した後、ディジタルフィルタによってそのディジタル信号にディエンファシス特性を付与し、更に、ディジタルアナログ変換器でアナログ検波信号に戻して、信号帯域の信号成分をアナログローパスフィルタによって抽出するようになっている。そして、メモリに記憶されているデータを選択して、ディジタルフィルタのフィルタ係数を変更することにより、ディエンファシス特性のパラメータである時定数を変更するようにしている。
【０００８】
【特許文献１】特開２００２−２６１６４０号公報
【特許文献２】特開２００２−２１７７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところが、特開２００２−２６１６４０号公報に記載されている上記従来のディエンファシス回路は、複数個の抵抗の１つと固定容量のコンデンサとを接続することで、時定数を変更するようにしたアナログ回路であることから、変更できるディエンファシス特性の数が抵抗の数に依存する。このため、例えば全世界的に対応可能なディエンファシス回路を実現しようとして、ディエンファシス特性の数を増やそうとすると抵抗の数が増えてしまい、部品点数の増加、回路規模の大型化を招来するという問題がある。
【００１０】
また、アナログ回路で形成されたディエンファシス回路では、ディエンファシス特性が抵抗とコンデンサとの精度に依存することとなるため、精度の良い所望のディエンファシス特性を得ることが難しく、調整等が煩雑になる等の問題がある。
【００１１】
特開２００２−２１７７７３号公報に記載されているディエンファシス回路では、アナログローパスフィルタのフィルタ特性が固定されているのに対して、ディジタルフィルタのディエンファシス特性は変更可能である。このため、ディジタルフィルタでディエンファシスされた検波信号（つまり、希望信号成分）を除去してしまわないようにするために、アナログローパスフィルタのカットオフ周波数を高い周波数に固定して、アナログ検波信号をローパスフィルタリングすることとすると、量子化誤差の影響を十分低減することができず、ＳＮ比が悪化してしまうという問題がある。つまり、アナログローパスフィルタのカットオフ周波数を低い周波数にするほど、量子化誤差の影響を低減することが可能であるが、これでは検波信号（希望信号成分）を除去してしまうことになることから、カットオフ周波数を高い周波数に固定することとなり、結果、量子化誤差の影響を十分低減することができず、ＳＮ比が悪化してしまうという問題が生じる。
【００１２】
より具体に述べれば、図１の特性図に示すように、時定数が７５μsecのディエンファシス特性では、約２ｋＨｚの周波数から減衰率が増えていき、時定数が５０μsecのディエンファシス特性では、約３ｋＨｚの周波数から減衰率が増えていくこととなる。そして、アナログローパスフィルタの高域カットオフ周波数をアナログ検波信号の信号帯域に合わせて１５ｋＨｚに固定することとすると、１５ｋＨｚ以下の周波数域では量子化誤差によるノイズ成分を減衰させることができず、ＳＮ比が悪化するという問題があった。
【００１３】
本発明は、このような従来の問題に鑑みてなされたものであり、仕向地毎に要求等される所望のディエンファシス特性を容易に設定することができ、また、より精度の高いディエンファシス特性を設定することが可能なディエンファシス回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
請求項１に記載の発明は、プリエンファシスされている信号をディエンファシスするディエンファシス回路であって、前記プリエンファシスされている信号をディエンファシスし、フィルタ係数が変更されることでディエンファシス特性を変更する第１のディジタルフィルタと、前記第１のディジタルフィルタで生成される信号に対して高域強調を行う第２のディジタルフィルタと、前記第２のディジタルフィルタで生成される信号を再量子化するΔΣ変調器と、前記ΔΣ変調器で生成される出力信号の信号成分を抽出してアナログ出力信号に変換するアナログローパスフィルタとを備え、前記第２のディジタルフィルタは、前記アナログローパスフィルタの伝達関数の逆の伝達関数を有することを特徴とする。
【発明を実施するための最良の形態】
【００１５】
本発明の好適な実施形態について図２を参照して説明する。図２（ａ）は、本実施形態のディエンファシス回路の構成を表したブロック図である。
【００１６】
図２（ａ）において、このディエンファシス回路１は、第１のディジタルフィルタ２と、第１のディジタルフィルタ２のフィルタ係数を可変設定する係数選択部３と、第２のディジタルフィルタ４と、ΔΣ変調器５と、アナログローパスフィルタ６とを有して構成されており、所定のサンプリング周波数ｆcでサンプリングされたディジタル入力信号Ｄinに対してディエンファシスを行い、そのディエンファシスを施したアナログ出力信号Ｓoutを出力する。
【００１７】
第１のディジタルフィルタ２は、次式（1-a）に示す伝達関数Ｈ(z)で表されるＦＩＲ（Finite Impulse Response）ディジタルフィルタ、又は、次式（1-b）に示す伝達関数Ｈ(z)で表されるＩＩＲ（Infinite Impulse Response）ディジタルフィルタで形成されている。
【００１８】
【数１】
2008244507.tif 000003
【００１９】
そして、第１のディジタルフィルタ２が、ＦＩＲディジタルフィルタで形成される場合には、係数選択部３から供給されるフィルタ係数（ａ0〜ａN ）のデータに基づいて、上記式（1-a）の伝達関数Ｈ(z)で表されるディエンファシス特性を発揮して、ディジタル入力信号Ｄinに対してディジタルフィルタリングを行い、そのディエンファシス特性を施したディジタル信号Ｄaを第２のディジタルフィルタ４へ出力する。
【００２０】
また、ＩＩＲディジタルフィルタで形成される場合には、係数選択部３から供給されるフィルタ係数（ａ0〜ａN ，ｂ0〜ｂM ）のデータに基づいて、上記式（1-b）の伝達関数Ｈ(z)で表されるディエンファシス特性を発揮して、ディジタル入力信号Ｄinに対してディジタルフィルタリングを行い、そのディエンファシス特性を施したディジタル信号Ｄaを第２のディジタルフィルタ４へ出力する。
【００２１】
係数選択部３は、仕向地毎に要求等されるディエンファシス特性に対応する上述のフィルタ係数（ａ0〜ａN ）又は（ａ0〜ａN ，ｂ0〜ｂM ）のデータを予め記憶する半導体メモリ等で形成されている。すなわち、仕向地毎に要求等されるディエンファシス特性がＫ個である場合、各ディエンファシス特性に対応付けられたＫ組のフィルタ係数（ａ0〜ａN ）又は（ａ0〜ａN ，ｂ0〜ｂM ）のデータが記憶されている。そして、外部から選択指定されるディエンファシス特性に対応付けられているフィルタ係数（ａ0〜ａN ）又は（ａ0〜ａN ，ｂ0〜ｂM ）のデータを、第１のディジタルフィルタ２に供給することにより、上述の伝達関数Ｈ(z)で表されるディエンファシス特性を発揮させ、ディジタル入力信号Ｄinに対してディジタルフィルタリングを行わせる。
【００２２】
第２のディジタルフィルタ４は、ＦＩＲディジタルフィルタ、又は、ＩＩＲディジタルフィルタで形成された高域強調フィルタであり、アナログローパスフィルタ６とは逆の伝達関数Ｇ-1(z)を有している。そして、第１のディジタルフィルタ２からのディジタル信号Ｄaの信号帯域内の信号成分を通過させると共に、信号帯域より高い周波数ほど利得が上昇していく利得特性によって、信号帯域より高域の周波数成分を強調してΔΣ変調器５へ出力する。
【００２３】
すなわち、アナログローパスフィルタ６の通過域端の周波数（信号帯域の高域カットオフ周波数）をｆp、周波数ｆpからの遷移域における利得減衰特性を−Ｂ(dB/oct)で表すこととすると、第２のディジタルフィルタ４は、ディジタル信号Ｄaの信号成分を通過させる通過域（信号帯域）の通過域端の周波数がｆp、周波数ｆpからの遷移域における利得特性が＋Ｂ(dB/oct）で上昇する高域強調型のディジタルフィルタとなっている。
【００２４】
ΔΣ変調器５は、第２のディジタルフィルタ４から供給されるディジタル信号Ｄbに対して再量子化を行うことにより、ＰＷＭ変調波（ＰＤＭ変調波とも称される）である１ビット信号Ｄcを生成して出力する。すなわち、ΔΣ変調器５は、１ビットΔΣ変調により、マルチビット（複数ビット）のディジタル信号Ｄbを論理“１”又は“０”の符号列で表されるＰＷＭ変調波の信号Ｄcに再量子化して出力する。
【００２５】
更に、ΔΣ変調器５は、図２（ｂ）に示す加算器５ａと量子化器５ｂと減算器ｃとノイズシェーピングフィルタ５ｄとを有する回路、又は、図２（ｃ）に示す加算器５ａと量子化器５ｂとノイズシェーピングフィルタ５ｄとを有する回路で形成されている。
【００２６】
ここで、ノイズシェーピングフィルタ５ｄは、ディジタル入力信号Ｄinの信号帯域ＢＷに合わせた通過域を有する低域通過型のＦＩＲディジタルフィルタ又はＩＩＲディジタルフィルタ、若しくは、信号帯域ＢＷに合わせた通過域を有する帯域通過（Band Pass）型のＦＩＲディジタルフィルタ又はＩＩＲディジタルフィルタで形成されている。
【００２７】
そして、図２（ｂ）に示すフィードバック経路にノイズシェーピングフィルタ５ｄが設けられているΔΣ変調器５を用いると、上述の信号帯域ＢＷに相当する周波数域をノイズ阻止域として、量子化ノイズをあたかも高域側へ追いやるノイズシェーピング機能を発揮し、信号帯域のノイズを低減した１ビット信号Ｄcを出力する。
【００２８】
また、図２（ｃ）に示すフィードフォワード経路（量子化器５ｂの入力側の経路）にノイズシェーピングフィルタ５ｄが設けられているΔΣ変調器５を用いた場合にも、上述の信号帯域ＢＷに相当する周波数域をノイズ阻止域として、量子化ノイズをあたかも高域側へ追いやるノイズシェーピング機能を発揮し、信号帯域のノイズを低減した１ビット信号Ｄｃを出力する。
【００２９】
アナログローパスフィルタ６は、１ビット信号Ｄｃに含まれる量子化誤差によりノイズ成分を除去して、１ビット信号Ｄｃをアナログ出力信号Ｓoutにディジタルアナログ変換して出力する。
【００３０】
ここで、アナログローパスフィルタ６は、信号帯域ＢＷに合わせられた低域過域型のフィルタであれば、所定の抵抗値に固定された抵抗と所定の容量に固定されたコンデンサとで形成されるパッシブ回路であっても良いし、また、トランジスタや演算増幅器（ＯＰアンプ）を用いて形成されるアクティブ回路であっても良い。
【００３１】
そして、アナログローパスフィルタ６の周波数特性をｚ変換表記の伝達関数Ｇ(z)で表すこととすると、上述したように、第２のディジタルフィルタ４の伝達関数はその逆の伝達関数Ｇ-1(z)となっている。
【００３２】
次に、かかる構成を有するディエンファシス回路１の機能及び動作について説明する。また、説明の便宜上、ディエンファシス回路１がＦＭ放送受信機に設けられ、そのＦＭ放送受信機がＦＭ放送を受信検波して、プリエンファシスされているＦＭ検波信号をオーバーサンプリングすることによってディジタル入力信号Ｄinを出力すると、そのディジタル入力信号Ｄinに対して、ディエンファシス回路１がディエンファシスを行う場合について説明する。
【００３３】
まず、上述のＦＭ放送受信機にディエンファシス回路１を接続して製造や調整等をする際、仕向地毎に要求等される所望のディエンファシス特性を係数選択部３にて設定し、第１のディジタルフィルタ２のディエンファシス特性を決めておく。例えば、上述のＦＭ放送受信機が日本国内で使用される場合には、ディエンファシス特性のパラメータである時定数５０μsecを係数選択部３に指定する。これにより、係数選択部３が、記憶しているデータから、その時定数５０μsecに対応するフィルタ係数（ａ0 〜ａN  ）又は（ａ0 〜ａN，ｂ0 〜ｂM ）のデータを選択して第１のディジタルフィルタ２に供給し、そのディエンファシス特性に設定する。また、上述のＦＭ放送受信機がアメリカやヨーロッパで使用される場合には、ディエンファシス特性のパラメータである時定数７５μsecとなるように、係数選択部３に記憶されているフィルタ係数（ａ0 〜ａN  ）又は（ａ0 〜ａN，ｂ0 〜ｂM ）のデータに基づいて、第１のディジタルフィルタ２をそのディエンファシス特性に設定させておく。
【００３４】
そして、ナイキスト周波数より高い上述のオーバーサンプリング周波数ｆsでオーバーサンプリングされているディジタル入力信号Ｄinが第１のディジタルフィルタ２に供給されると、第１のディジタルフィルタ２が、オーバーサンプリング周波数ｆsに同期して、ディジタル入力信号Ｄinにディエンファシスを施し、強調されていた高域の周波数成分を元の周波数特性に戻して、ディジタル信号Ｄａとして第２のディジタルフィルタ４に出力する。
【００３５】
第２のディジタルフィルタ４では、アナログローパスフィルタ６の逆伝達関数Ｇ-1(z)に基づいて、ディジタル信号Ｄａの信号帯域より高い周波数成分が強調され、ディジタル信号ＤｂとなってΔΣ変調器５に供給され、その高域強調されたディジタル信号Ｄｂが１ビット信号Ｄｃに再量子化されてアナログローパスフィルタ６に入力する。
【００３６】
ここで、ΔΣ変調器５では、上述のノイズシェーピングフィルタ５ｄで設定されるノイズ阻止域が信号帯域とほぼ同じとなり、更に信号帯域より高い周波数域へ量子化ノイズをあたかも追いやるようなノイズシェーピング効果が発揮される。そして、このノイズシェーピング効果により、量子化器５ｂにおける再量子化の際に生じる量子化ノイズのみならず、ディジタル信号Ｄｂの高域強調された成分もノイズ阻止域より高域に追いやられる。これにより、ディジタル信号Ｄｂが、信号帯域内の信号成分からノイズ成分が除去されて１ビット信号Ｄｃに再量子化され、アナログローパスフィルタ６に入力する。そして、アナログローパスフィルタ６で１ビット信号Ｄｃの不要成分が除去され、且つ１ビット信号Ｄｃの信号成分がディジタルアナログ変換されることで、アナログ出力信号Ｓoutとなって出力される。そして、アナログ出力信号Ｓoutに基づいて、図示していないスピーカを駆動すると、放送局等から送られてきた音声や音楽などを再生することができる。
【００３７】
以上に説明したように本実施形態のディエンファシス回路１によれば、プリエンファシスされているディジタル入力信号Ｄinを第１のディジタルフィルタ２でディエンファシスした後、アナログローパスフィルタ６とは逆の伝達関数Ｇ-1(z)を有する第２のディジタルフィルタ４で高域の周波数成分を強調し、更に、ΔΣ変調器５で再量子化を行う際にノイズシェーピング効果によって信号帯域の信号成分からノイズ成分を低減し、そして、第２のディジタルフィルタ４で強調された高域の周波数成分に対してアナログローパスフィルタ６がローパスフィルタリングを行うので、プリエンファシスされているディジタル入力信号Ｄinをディエンファシスして、元の信号であるアナログ出力信号Ｓoutを出力することができる。
【００３８】
そして、ディエンファシスした後のディジタル信号Ｄａを第２のディジタルフィルタ４で高域強調してから、ノイズシェーピング効果を発揮するΔΣ変調器５で再量子化するので、高域側に量子化誤差等を含むノイズ成分が偏在し且つ信号成分内のノイズが低減された１ビット信号Ｄｃがアナログローパスフィルタ６に入力することとなり、このアナログローパスフィルタ６で１ビット信号Ｄｃをローパスフィルタリングすることで、高域側に量子化誤差等を含むノイズ成分を除去して、ＳＮ比の良いアナログ出力信号Ｓoutを生成することができる。
【００３９】
更に、係数選択部３に記憶されている多数のフィルタ係数のデータを選択的に第１のディジタルフィルタ２に供給することで、所望のディエンファシス特性を容易に変更することができる。
【００４０】
更に、従来技術の問題として前述したように、アナログローパスフィルタを固定フィルタにして、ディジタルフィルタのディエンファシス特性（時定数）を可変にすると、一般的には、アナログローパスフィルタのカットオフ周波数を高い周波数に設定することとなるため、信号成分に対する量子化雑音の影響が大きくなってＳＮ比が悪化することとなるのに対し、本実施形態のディエンファシス回路１では、アナログローパスフィルタ６の伝達関数Ｇ(z)の逆伝達関数Ｇ-1(z)を有する第２のディジタルフィルタ４によって、ディエンファシス後のディジタル信号Ｄａに対して高域強調を施すので、ΔΣ変調器５のノイズシェーピング効果とアナログローパスフィルタ６の高域除去効果によって、信号成分に対する量子化雑音の影響を低減することができ、アナログ出力信号ＳoutのＳＮ比を向上させる図ることが可能である。
【００４１】
更に、第２のディジタルフィルタ４とアナログローパスフィルタ６が互いに逆伝達関数の関係となっているため、両者の伝達関数を合成すると、ディエンファシスされたディジタル信号Ｄａに対して見かけ上何ら寄与しないように見えるが、ΔΣ変調器５の入力側に第２のディジタルフィルタ４が設けられているため、上述のノイズシェーピング効果をより効果的に活用して量子化誤差の影響を低減し、更にアナログローパスフィルタ６でＳＮ比の良いアナログ出力信号Ｓoutを抽出することが可能となっている。
【００４２】
更に、第２のディジタルフィルタ４がアナログローパスフィルタ６に対して逆伝達関数Ｇ-1（z）の関係となっているため、ディエンファシスされたディジタル信号Ｄａに対して高域強調を行っても、アナログローパスフィルタ６の伝達関数Ｇ（z）によってその高域強調したことを元に戻すこととなることから、第２のディジタルフィルタ４を設けたことが悪影響となることはなく、適切なディエンファシスを行うことが可能となっている。
【００４３】
つまり、アナログローパスフィルタ６の伝達関数Ｇ（z）と第２のディジタルフィルタ４の伝達関数Ｇ-1（z）は、互いに逆伝達関数の関係となっていることから、量子化誤差によるノイズ成分を除去するために効果的に作用することはあっても、ディエンファシスに対して悪影響を及ぼすことはなく、適切なディエンファシスを行うことを可能にする。そして、世界各地において規格等で定められているプリエンファシス特性に対して、仕向地毎に対応させてディエンファシスを行うこととすると、アナログローパスフィルタ６のカットオフ周波数を約３ｋＨｚ程度の低い周波数まで下げることが可能であり、よりＳＮの向上を図ることが可能である。
【００４４】
更に、本実施形態のディエンファシス回路１によれば、アナログローパスフィルタ６は固定フィルタで形成すれば良いことから、部品点数の増加を抑制することができ、回路規模の大型化を抑制することができる。
【００４５】
なお、以上の説明では、第１のディジタルフィルタ２を１次以上の任意に選択可能な次数のディジタルフィルタであるとして説明したが、一般的なディエンファシスでは、１次のローパスフィルタが用いられていることから、１次のディジタルフィルタで形成しても良い。そして、第１のディジタルフィルタ２を１次のディジタルフィルタで形成すると、係数選択部３に記憶しておくデータの量を低減することが可能となり、ディエンファシス回路１の回路規模を小型化することが可能である。
【００４６】
また、本実施形態のディエンファシス回路１では、係数選択部３が設けられているが、第１のディジタルフィルタ２のフィルタ係数を外部から調整する構成とすることにより、省略することが可能である。
【００４７】
また、仕向地毎に対応すべく、時定数の異なるディエンファシス特性に予め設定された多種類の第１のディジタルフィルタ２を用意しておき、例えば受信機を製造する工程等において、仕向地毎に対応する第１のディジタルフィルタ２を選択して配線接続することで、ディエンファシス回路を完成させるようにしてもよい。
【００４８】
また、図１に示した第１，第２のディジタルフィルタ２，４と、係数選択部３と、ΔΣ変調器５とを備えたディエンファシス回路用のユニットを半導体集積回路装置によって形成することにより、多様な用途での利用が可能である。また、半導体集積回路装置で形成する場合、係数選択部３を内蔵しない構成とし、第１のディジタルフィルタ２のフィルタ係数を外部から調整するようにしても良い。
【００４９】
また、図１（ａ）に示したディエンファシス回路１では、第１のディジタルフィルタ２と第２のディジタルフィルタ４を別構成とし、第１のディジタルフィルタ２の出力側に第２のディジタルフィルタ４を従属接続させているが、これら第１，第２のディジタルフィルタ２，４の機能を同時に発揮する１個のディジタルフィルタで置き換えても良い。すなわち、第１のディジタルフィルタ２の伝達関数Ｈ(z)と第２のディジタルフィルタ４の伝達関数Ｇ-1(z)との積の伝達関数Ｈ(z)Ｇ-1(z)を発揮する１個のディジタルフィルタで置き換えても良い。
【００５０】
また、本実施形態のディエンファシス回路は汎用性を有しており、例えば無線又は有線の受信機等に設けられる場合に限られるものではない。
【実施例１】
【００５１】
図２（ａ）に示したディエンファシス回路１を放送受信機に設けた場合の実施例について、図３及び図４を参照して説明する。
【００５２】
図２（ａ）に示した第１のディジタルフィルタ２は、図３（ａ）に示すように、オーバーサンプリング周波数ｆsの逆数である１サンプリング遅延（１／ｆs）を有する遅延素子２１，２２と、係数選択部３からのデータによってフィルタ係数ａ0 ，ａ1 ，ｂ1 が可変調整される乗算器２５，２６，２７と、加算器２５，２６とを有する１次のＩＩＲディジタルで形成されており、次式（２）の伝達関数Ｈ(z)で表されるローパスフィルタとなっている。
【００５３】
【数２】
2008244507.tif 000004
【００５４】
そして、仕向地毎に応じて、係数選択部３からのデータによってフィルタ係数ａ0 ，ａ1 ，ｂ1 を変更することで、日本を仕向地とする場合には、図４（ａ）の特性図にて例示するように、時定数を５０μsecとするエンファシス特性を発揮し、また、アメリカやヨーロッパを仕向地とする場合には、時定数を７５μsecとするエンファシス特性を発揮する。
【００５５】
図２（ａ）に示した第２のディジタルフィルタ４は、図３（ｂ）に示すように、１サンプリング遅延（１／ｆs）を有する遅延素子４１と、加算器４２と、フィルタ係数がα0 ，α1 に決められた乗算器４３，４４とを有し、次式（３）の伝達関数Ｇ-1(z)で表される１次の高域強調フィルタとなっている。
【００５６】
【数３】
2008244507.tif 000005
【００５７】
そして、図２（ａ）に示したアナログローパスフィルタ６は、高域カットオフ周波数が３ｋＨｚ程度に決められた１次のローパスフィルタ（固定フィルタ）で形成されており、このアナログローパスフィルタ６の伝達関数をＧ(z)で表すと、第２のディジタルフィルタ４は、伝達関数Ｇ(z)の逆伝達関数Ｇ-1(z)となるようにフィルタ係数α0 ，α1 が決められている。つまり、図４（ｂ）の特性図にて例示するように、第２のディジタルフィルタ４は、周波数３ｋＨｚ程度から利得が上昇していく高域強調特性を有している。
【００５８】
本実施例のΔΣ変換器５は、図２（ｂ）又は（ｃ）に示した構成となっており、量子化器５ｂがコンパレータで形成されている。
【００５９】
そして、本実施例のディエンファシス回路１は、プリエンファシスされているディジタル入力信号Ｄinを第１のディジタルフィルタ２でディエンファシスした後、アナログローパスフィルタ６とは逆の伝達関数Ｇ-1(z)を有する第２のディジタルフィルタ４で高域の周波数成分を強調し、更に、ΔΣ変調器５で再量子化を行う際にノイズシェーピング効果によって信号帯域の信号成分からノイズ成分を低減し、そして、第２のディジタルフィルタ４で強調された高域の周波数成分に対してアナログローパスフィルタ６がローパスフィルタリングを行うことで、元の信号であるアナログ出力信号Ｓoutを出力する。
【００６０】
以上説明したように、本実施例のディエンファシス回路１によれば、ディエンファシスした後のディジタル信号Ｄａを第２のディジタルフィルタ４で高域強調してから、ノイズシェーピング効果を発揮するΔΣ変調器５で再量子化するので、高域側に量子化誤差等を含むノイズ成分が偏在し且つ信号成分内のノイズが低減された１ビット信号Ｄｃがアナログローパスフィルタ６に入力することとなり、このアナログローパスフィルタ６で１ビット信号Ｄｃをローパスフィルタリングすることで、高域側に量子化誤差等を含むノイズ成分を除去して、ＳＮ比の良いアナログ出力信号Ｓoutを生成することができる。
【００６１】
更に、係数選択部３に記憶されている多数のフィルタ係数のデータを選択的に第１のディジタルフィルタ２に供給することで、第１のディジタルフィルタ２を所望のディエンファシス特性に容易に変更することができる。
【００６２】
更に、従来技術の問題として前述したように、アナログローパスフィルタを固定フィルタにして、ディジタルフィルタのディエンファシス特性（時定数）を可変にすると、一般的には、アナログローパスフィルタのカットオフ周波数を高い周波数に設定することとなるため、信号成分に対する量子化雑音の影響が大きくなってＳＮ比が悪化することとなるのに対し、本実施例のディエンファシス回路１では、アナログローパスフィルタ６の伝達関数Ｇ(z)の逆伝達関数Ｇ-1(z)を有する第２のディジタルフィルタ４によって、ディエンファシス後のディジタル信号Ｄａに対して高域強調を施すので、ΔΣ変調器５のノイズシェーピング効果とアナログローパスフィルタ６の高域除去効果によって、信号成分に対する量子化雑音の影響を低減することができ、アナログ出力信号ＳoutのＳＮ比を向上させることが可能である。
【００６３】
更に、第２のディジタルフィルタ４とアナログローパスフィルタ６が互いに逆伝達関数の関係となっているため、両者の伝達関数を合成すると、ディエンファシスされたディジタル信号Ｄａに対して見かけ上何ら寄与しないように見えるが、ΔΣ変調器５の入力側に第２のディジタルフィルタ４が設けられているため、上述のノイズシェーピング効果をより効果的に活用して量子化誤差の影響を低減し、更にアナログローパスフィルタ６でＳＮ比の良いアナログ出力信号Ｓoutを生成することが可能となっている。
【００６４】
更に、第２のディジタルフィルタ４がアナログローパスフィルタ６に対して逆伝達関数Ｇ-1（z）の関係となっているため、ディエンファシスされたディジタル信号Ｄａに対して高域強調を行っても、アナログローパスフィルタ６の伝達関数Ｇ（z）によってその高域強調した信号成分を元に戻すこととなることから、第２のディジタルフィルタ４を設けたことが悪影響となることはなく、適切なディエンファシスを行うことが可能となっている。
【００６５】
更に、アナログローパスフィルタ６は固定フィルタで形成すれば良いことから、部品点数の増加を抑制することができ、回路規模の大型化を抑制することができる。
【００６６】
更に、図３（ｂ）に示したように、アナログローパスフィルタ６に対して逆伝達関数Ｇ-1(z)の関係に設定された第２のディジタルフィルタ４がＦＩＲフィルタで形成されているため、ＩＩＲフィルタで形成する場合に較べて、ナイキスト周波数近傍で発振する等の不安定な状態となることを防止することができ、安定性の高いディエンファシス回路を提供することが可能である。
【実施例２】
【００６７】
次に、図３及び図４を参照して説明した上記実施例の変更例に相当する、他の実施例について図５を参照して説明する。
【００６８】
本実施例のディエンファシス回路１では、図３（ａ）（ｂ）に示した第１のディジタルフィルタ２と第２のディジタルフィルタ４とが１個のディジタルフィルタで形成されている。
【００６９】
すなわち、図５に示すように、１個に纏められたディジタルフィルタは、１サンプリング遅延（１／ｆs）を有する遅延素子２１，２２，２８と、加算器２３，２４と、フィルタ係数がａ0 ，ａ1 ，ａ2 ，ｂ1 に決められた乗算器２５，２６，２９，２７とを有し、次式（４）の伝達関数Ｆ(z)で表される２次のディジタルフィルタとなっている。
【００７０】
【数４】
2008244507.tif 000006
【００７１】
そして、伝達関数Ｆ(z)が、図３（ａ）（ｂ）に示した第１，第２のディジタルフィルタ２，４の伝達関数Ｈ(z)とＧ-1(z)との積の伝達関数Ｈ(z)Ｇ-1(z)と同じ特性とすべく、フィルタ係数ａ0 ，ａ1 ，ａ2 ，ｂ1 のデータが係数選択部３に記憶されている。
【００７２】
そして、この１個に纏められたディジタルフィルタは、ディジタル入力信号Ｄａに対してディエンファシスと高域強調を行うことで、ディジタル信号Ｄｂ生成してΔΣ変調器５に供給する。
【００７３】
以上に説明したように、本実施例のディエンファシス回路１によれば、ディエンファシスした後のディジタル信号Ｄａを、１個に纏められたディジタルフィルタによってディエンファシスと高域強調をしてから、ノイズシェーピング効果を発揮するΔΣ変調器５で再量子化するので、高域側に量子化誤差等を含むノイズ成分が偏在し且つ信号成分内のノイズが低減された１ビット信号Ｄｃがアナログローパスフィルタ６に入力することとなり、このアナログローパスフィルタ６で１ビット信号Ｄｃをローパスフィルタリングすることで、高域側に量子化誤差等を含むノイズ成分を除去して、ＳＮ比の良いアナログ出力信号Ｓoutを抽出することができる。
【００７４】
更に、図５に示したように、１個に纏められたディジタルフィルタをバイクワッド回路構成にすることで、係数語長の影響を低減することができる。
【図面の簡単な説明】
【００７５】
【図１】従来のディエンファシス回路の問題を説明するための図である。
【図２】実施形態のディエンファシス回路を表したブロック図である。
【図３】実施例のディエンファシス回路における第１のディジタルフィルタと第２のディジタルフィルタの構成を表した図である。
【図４】図３に示した第１のディジタルフィルタのディエンファシス特性と、第２のディジタルフィルタの高域強調特性を表した図である。
【図５】他の実施例のディエンファシス回路に設けられたディジタルフィルタの構成を表した図である。
【符号の説明】
【００７６】
１…ディエンファシス回路
２…第１のディジタルフィルタ
３…係数選択部
４…第２のディジタルフィルタ
５…ΔΣ変調器
６…アナログローパスフィルタ
【図１】
2008244507.tif 000007
【図２】
2008244507.tif 000008
【図３】
2008244507.tif 000009
【図４】
2008244507.tif 000010
【図５】
2008244507.tif 000011