(57)【要約】【課題】  光電変換装置において、光電変換素子へのノイズを増やすことなくシェアードコンタクを光電変換領域内に用いることを目的とする。【解決手段】  本発明の光電変換装置は、入射光を電荷に変換する光電変換素子と、フローティングディフュージョンと、前記光電変換素子の電荷を前記フローティングディフュージョンに転送する転送ＭＯＳトランジスタと、前記フローティングディフュージョンに転送された電荷に基づく信号を出力線に読み出すための増幅ＭＯＳトランジスタと、がそれぞれ複数配された光電変換領域を有し、前記光電変換素子の受光面に反射防止膜が配されており、前記増幅ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとは、単一のコンタクトホールに導電体を配することで電気的に接続されており、前記反射防止膜は、前記コンタクトホールの底部を除いて前記光電変換領域を覆って配されていることを特徴とする。【選択図】  図２
2008060356.tif 000002
【特許請求の範囲】
【請求項１】
入射光を電荷に変換する光電変換素子と、
フローティングディフュージョンと、
前記光電変換素子の電荷を前記フローティングディフュージョンに転送する転送ＭＯＳトランジスタと、
前記フローティングディフュージョンに転送された電荷に基づく信号を出力線に読み出すための増幅ＭＯＳトランジスタと、がそれぞれ複数配された光電変換領域を有し、前記光電変換素子の受光面に反射防止膜が配されている光電変換装置であって、
前記増幅ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとは、単一のコンタクトホールに導電体を配することで電気的に接続されており、前記反射防止膜は、少なくとも、前記コンタクトホールの底部を除いて前記フローティングディフュージョン上及び前記増幅ＭＯＳトランジスタのゲート上の一部を覆って配されていることを特徴とする光電変換装置。
【請求項２】
前記光電変換領域に配されたＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域を有し、
前記光電変換領域に配されたＭＯＳトランジスタのソース、ドレインの不純物濃度は、前記周辺回路領域に配されたＭＯＳトランジスタのソース、ドレインの不純物濃度に比べて低いことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記反射防止膜は、前記光電変換領域に配されているコンタクトホールの底部を除いて配されていることを特徴とする請求項１または２のいずれかに記載の光電変換装置。
【請求項４】
前記反射防止膜は、前記光電変換領域に配された素子分離領域上の少なくとも一部を除いて配されていることを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
【請求項５】
前記反射防止膜は、前記光電変換領域に配されているコンタクトホールの底部及び前記光電変換領域に配された素子分離領域上の少なくとも一部を除いて、前記光電変換領域の全面に配されていることを特徴とする請求項１または２のいずれかに記載の光電変換装置。
【請求項６】
前記周辺回路領域に配されたＭＯＳトランジスタのゲートにはサイドスペーサが形成されており、前記光電変換領域のＭＯＳトランジスタにはサイドスペーサが形成されておらず、前記周辺回路領域に配されたＭＯＳトランジスタのサイドスペーサの少なくとも一部が、前記反射防止膜と同一の膜から構成されていることを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
前記反射防止膜は水素を含むシリコン窒化膜である請求項１〜６のいずれか１項に記載の光電変換装置。
【請求項８】
各光電変換素子に対応して転送ＭＯＳトランジスタが設けられ、少なくとも２つ以上の光電変換素子に共通の増幅トランジスタが設けられている請求項１〜７のいずれか１項に記載の光電変換装置。
【請求項９】
請求項１〜８のいずれかの請求項に記載の光電変換装置と、該光電変換装置へ光を結像する光学系と、該光電変換装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置、特にＭＯＳ型の光電変換装置に関するものである。
【背景技術】
【０００２】
光電変換装置はディジタルスチルカメラ、ビデオカムコーダーを中心とする二次元画像入力装置の撮像装置として、あるいはファクシミリ、スキャナーを中心とする一次元画像読み取り装置として、急速に需要が広がっている。その中でも信号の読み出しにＭＯＳトランジスタを用いたＭＯＳ型の光電変換装置が用いられている。ＭＯＳ型の光電変換装置はＣＭＯＳ製造プロセスを用いて、光電変換領域と、周辺回路領域とを同時に形成できるため、ＣＣＤなどに比べて簡単な製造プロセスで形成することが可能である。
【０００３】
ＣＭＯＳ製造プロセスにおいて、半導体基板に配された半導体領域もしくはトランジスタのゲート電極と上部の配線とを電気的に接続するコンタクトが用いられる。
【０００４】
コンタクトと接続する半導体領域、ゲート電極との距離やコンタクト同士の距離の制約を受けずに半導体領域とゲート電極とを同時に接続できる技術としてシェアードコンタクトがある。これは、レイアウト上微細化に有利なためＳＲＡＭなどでよく用いられている。
【０００５】
このようなシェアードコンタクトをＣＣＤ型の光電変換装置に用いた例として特許文献１が挙げられる。特許文献１では、フローティングディフュージョン領域にゲート電極部が電気的に接続されたＭＯＳトランジスタを駆動トランジスタとして有する出力バッファ回路にシェアードコンタクトを用いている。これにより、容量低減による電荷換算係数の向上が図られている。
【特許文献１】特開２００２−３６８２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１では、シェアードコンタクトを水平ＣＣＤの出力部に設けており、フォトダイオード等の光電変換素子が形成される光電変換領域とは異なる領域に設けられている。本発明者らの検討により、シェアードコンタクトを光電変換素子が配される光電変換領域に設けることにより生じる新たな課題を見出した。
【０００７】
シェアードコンタクトを形成するためのコンタクトホールは通常のコンタクトを形成する際のコンタクトホールよりも面積が大きなものを形成する必要がある。このような場合、マイクロローディング効果により、シェアードコンタクト用のコンタクトホールは通常のコンタクトホールよりエッチングレートが高くなる。したがって、通常のコンタクトホールを形成する際に比べて、シェアードコンタクト用のコンタクトホール部ではオーバーエッチング量が増加してしまう。光電変換素子が配される光電変換領域においてオーバーエッチング量が増加した場合には、これにより光電変換素子に対するノイズが増え、画像が劣化してしまう課題が生じる。
【０００８】
本発明はこのような課題に鑑み、光電変換素子へのノイズを増やすことなくシェアードコンタクトを光電変換領域内に用いることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題に対して本発明の光電変換装置は、入射光を電荷に変換する複数の光電変換素子と、複数のフローティングディフュージョンと、前記光電変換素子の電荷を前記フローティングディフュージョンに転送する複数の転送ＭＯＳトランジスタと、前記フローティングディフュージョンに転送された電荷に基づく信号を出力線に読み出すための複数の増幅ＭＯＳトランジスタと、が配された光電変換領域を有し、前記光電変換素子の受光面に反射防止膜が配されている光電変換装置であって、前記増幅ＭＯＳトランジスタのゲートと前記フローティングディフュージョンとは、単一のコンタクトホールに導電体を配することで電気的に接続されており、前記反射防止膜は、少なくとも前記コンタクトホールの底部を除いて、少なくとも、前記コンタクトホールの底部を除いて前記フローティングディフュージョン上及び前記増幅ＭＯＳトランジスタのゲート上の一部を覆って配されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、光電変換領域に配された素子の微細化が容易となり且つシェアードコンタクトを形成するためのコンタクトホール形成時のオーバーエッチによる素子特性悪化を低減することが可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明の構成について説明する。本発明において、光電変換領域とは複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すＭＯＳトランジスタが配された領域である。このＭＯＳトランジスタは１つの光電変換素子に対して複数設け、電荷の増幅を行なうことも可能である。
【００１２】
周辺回路領域とは、上述の光電変換領域に配されたＭＯＳトランジスタを駆動する回路、光電変換領域からの信号を増幅する回路等が配された領域である。
【００１３】
図１に光電変換装置の平面配置図を示す。１１１が光電変換領域である。ひとつの光電変換素子から読み出される信号の単位を画素とすると、光電変換素子が配されている領域を画素領域と呼ぶこともできる。画素は、１つの光電変換素子及びこの光電変換素子から出力線へ信号を読み出すための素子集合の最小単位である。この素子集合に含まれるのは、１つの光電変換素子と、１つの転送ＭＯＳトランジスタである。フローティングディフュージョン、増幅ＭＯＳトランジスタなどの増幅部、リセットＭＯＳトランジスタなどのリセット部は、各素子集合にそれぞれ一つづつ配置することが可能である。または、隣接する光電変換素子と共有することも可能である。また増幅ＭＯＳトランジスタのゲートと接続されるフローティングディフュージョンもこれに含まれる。隣接する光電変換素子において、上記素子を共有することも可能であるが、この場合にも１つの光電変換素子の信号を読み出すための素子集合の最小単位で定義づけられる。
【００１４】
１１２が光電変換領域から読み出された信号を増幅するための信号処理回路である。ただし、増幅回路に限らず、画素のノイズをＣＤＳ処理により除去する回路であっても良い。また単に複数列から並列に読み出される信号をシリアルに変換するための回路であっても良い。１１３は光電変換領域に配されたＭＯＳトランジスタを駆動するための垂直シフトレジスタである。１１４は信号処理回路のＭＯＳトランジスタを駆動するための水平シフトレジスタである。１１２〜１１４が周辺回路領域に含まれうる。また、更に光電変換装置においてＡＤ変換を行なう場合には、ＡＤ変換回路がこれに含まれても良い。
【００１５】
本発明は光電変換領域に配された増幅ＭＯＳトランジスタのゲートとフローティングディフュージョンを単一のコンタクトホールに導電体を埋め込んで接続（シェアードコンタクト）している。そして、光電変換素子の受光面に配された反射防止膜を、上述のコンタクトホール底部を除いて光電変換領域を覆って配している。
【００１６】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１７】
（第一の実施形態）
光電変換装置の光電変換領域および周辺回路領域についての模式的断面構造を図２に示す。そして光電変換領域の平面図を図３に示す。図２の１０１は光電変換領域、１０２は周辺回路領域を示す。この光電変換領域１０１は、図２におけるＡ−Ａ’、Ｂ−Ｂ’断面を示している。
【００１８】
１０３は第一導電型の半導体領域であり、第２導電型の半導体領域１０４の一部と光電変換素子となるフォトダイオードを構成している。１０３は信号電荷と同導電型であり、信号電荷が電子の場合にはＮ型の半導体領域となる。１０５は第２導電型の半導体領域であり、暗電流低減のために設けられている。またフォトダイオードの受光面には光学的な反射防止層１０６が配されている。これは、フォトダイオード表面の界面反射を低減させる働きをする。反射防止層１０６はＳｉＮおよびＳｉＯを含む積層構造で形成することが可能である。この反射防止膜は後述するコンタクトホール底部を除いて光電変換領域を覆って配されている。ここで反射防止膜は光電変換領域全面を覆っていることが望ましいが、少なくとも光電変換素子の受光面、及びシェアードコンタクトが形成される電極上、半導体領域上の一部を少なくとも覆っていればよい。具体的に、シェアードコンタクが形成される電極は増幅ＭＯＳトランジスタのゲートであり、半導体領域はフローティングディフュージョンである。また、反射防止膜は、光電変換領域に配されているシェアードコンタクト以外のコンタクトホールの底部も除いて配されているのが好ましい。ここでシェアードコンタクト以外のコンタクトとしては、各ＭＯＳトランジスタのゲートと配線を接続するためのコンタクトが含まれる。更には、リセットＭＯＳトランジスタ、増幅ＭＯＳトランジスタのドレインと電源配線を接続するためのコンタクトが含まれる。更には、増幅ＭＯＳトランジスタのソースと信号配線とを接続するコンタクトが含まれる。
【００１９】
また光電変換領域に配されている素子分離領域上の少なくとも一部も同様に除かれていてもよい。また周辺回路領域は後述するようにＭＯＳトランジスタをＬＤＤ構造とするため、覆っていない方が好ましい。
【００２０】
１０７は転送ＭＯＳトランジスタのゲートであり、半導体領域１０３の電荷を転送する。１０８は第１導電型の半導体領域であり、転送ＭＯＳトランジスタにより電荷が転送される領域である。後述するように、転送された電荷に基づいて変化する電圧を読み出すため電圧変換部とよぶこともできる。また転送ＭＯＳトランジスタにより電荷が転送される際に電気的に浮遊状態となっているため、フローティングディフュージョン（以下ＦＤ）とよぶこともできる。電圧信号は、光電変換領域１０１に配された増幅ＭＯＳトランジスタ１０９によって信号線に読み出される。その後、周辺回路領域１０２に配されたＭＯＳトランジスタ１１０によって構成される読み出し回路によって光電変換装置外に読み出される。
【００２１】
本実施形態では、ＦＤ１０８と増幅ＭＯＳトランジスタのゲート１１７の電気接続は同一のコンタクトホールに配された導電体（シェアードコンタクト）１１９で構成されている。シェアードコンタクトはインターコネクトとよぶこともできる。これを図２の平面図を用いて説明する。
【００２２】
２０１が光電変換素子であり、２０２が転送ＭＯＳトランジスタのゲート、２０３が転送ＭＯＳトランジスタのドレインであるＦＤ、２０５が増幅ＭＯＳトランジスタのゲートである。このゲートはＭＯＳトランジスタのチャネル上の部分のみではなく、素子分離領域上に配されている配線部分も含む。
【００２３】
ＦＤ２０３と増幅ＭＯＳトランジスタのゲート２０５の電気的接続はシェアードコンタクト２０４で構成されている。ゲート２０５のうち実際にシェアードコンタクトと接している箇所は、素子分離領域上に配された部分である。
【００２４】
シェアードコンタクトは、タングステン、アモルファスシリコン、およびポリシリコン等で形成可能である。また、シェアードコンタクトに金属を用いる場合には、チタンや窒化チタン、タンタルなど金属元素が熱処理で拡散することを防止するバリアメタル材料と積層してもよい。ＦＤと増幅ＭＯＳトランジスタのゲートの電気的接続をシェアードコンタクトを用いることにより、配線どうしの接続のための配線スペースを低減できる。また、後述するように隣接する光電変換素子で増幅ＭＯＳトランジスタを共有する場合には、これらを接続するための配線が別途必要となり、開口率が低減してしまう。これに対して、シェアードコンタクトを用いれば開口率を下げることなく素子の共有化が可能となる。更にコンタクトホール数も削減できる。
【００２５】
しかし、シェアードコンタクトを用いた場合には、コンタクトホールの面積を大きくする必要がある。この場合、マイクロローディング効果により、シェアードコンタクト用のコンタクトホールは通常のコンタクトホールより、エッチングレートが速くなる。したがって、通常のコンタクトホールに比べてオーバーエッチング量が増加してしまう可能性が高い。コンタクトホールを形成する際にオーバーエッチング量が増加した場合には、素子特性が悪化する原因となる。特に光電変換素子は半導体基板に形成された欠陥によりノイズが発生するため、光電変換素子に近接した箇所ではオーバーエッチングの悪影響が大きい。ＦＤと増幅ＭＯＳトランジスタのゲートとの接続箇所はその構造上、光電変換素子から大きく離して配することは困難である。したがって、オーバーエッチングされた場合には光電変換素子に対する影響を低くすることは困難である。
【００２６】
したがって、ＦＤと増幅ＭＯＳトランジスタの電気的接続にシェアードコンタクトを用いた場合には、素子の微細化、配線のレイアウトの自由度があがることによる開口率の向上が望める。しかし、オーバーエッチングにより素子特性が悪化してしまう場合がある。これに対して、本実施例のように受光面の入射光の界面反射を低減する反射防止膜を光電変換領域を覆って配することにより、この反射防止膜がオーバーエッチングの影響を低減することが可能となる。これにより、オーバーエッチングの影響を低減しつつシェアードコンタクトにより微細化を達成することが可能となる。
【００２７】
また図１に示すように、周辺回路領域に配されるＭＯＳトランジスタ１１０をいわゆるＬＤＤ構造としてもよい。この時光電変換領域の一部のＭＯＳトランジスタにおいても同様にＬＤＤ構造としてもよいが、本実施例では周辺回路領域とは異なる構成としている。
【００２８】
たとえば、ＦＤ１０８と増幅ＭＯＳトランジスタ１０９のソース、ドレイン領域には、周辺回路領域のＭＯＳトランジスタのドレインに配されている不純物濃度の高い第一の導電型半導体領域１１１を形成しない。不純物濃度の低い第一の導電型半導体領域１１４によりドレインが形成される。ただし、配線層と電気的に接続される領域は、良好な電気的接続を得るためにコンタクトホール１１５下、またはシェアードコンタクト１１９下に不純物濃度の高い第一導電型半導体領域１１６を形成している。
【００２９】
ここで周辺回路領域のＭＯＳトランジスタのゲートにはサイドスペーサ１１３が設けられている。この１１３を反射防止膜１０６と同一の層により形成することができる。これは、反射防止膜を光電変換領域及び周辺回路領域を覆って形成し、光電変換領域をマスクにより保護した後エッチングすることにより、形成することができる。
【００３０】
半導体領域１１４はゲート電極１０７、１１２、１１７に対してセルフアラインで形成することができる。またこの半導体領域１１４は周辺回路領域のサイドスペーサ１１３下にも形成され、第一導電型半導体領域１１１はサイドスペーサ１１３に対してセルフアラインで形成することができる。このように形成した場合には、サイドスペーサ１１３および反射防止膜１０６で覆われている領域には半導体領域１１１は形成されない。すなわち、反射防止膜がイオン注入のマスクの役割を果たしている。光電変換素子領域のＭＯＳトランジスタのソース、ドレイン、フローティングディフュージョンには高濃度の第１導電型半導体領域１１１は形成されず、低濃度の第一導電型半導体領域のみである。
【００３１】
このように反射防止膜１０６のエッチングを光電変換領域で行わない場合には、エッチングによる光電変換素子へのダメージを低減することができる。更に、反射防止膜１０６形成後はコンタクトホール以外に半導体表面を露出する工程が無く、金属元素などによる汚染を防止できる。これにより、暗時の点欠陥の発生率を下げることができる。
【００３２】
また本実施例のように周辺回路領域のＭＯＳトランジスタをＬＤＤ構造、光電変換領域に配されるＭＯＳトランジスタのドレインを周辺回路領域のＬＤＤ領域と同程度の不純物濃度を有する半導体領域とすると以下の効果も得られる。
【００３３】
一般にＬＤＤ構造をもつＭＯＳトランジスタは、低濃度の電界緩和層（本実施例の第一導電型半導体領域１１４）において電界緩和をすることができる。より低濃度、もしくはより幅広く低濃度領域を設計することで電界緩和効果を高めることができる。これにより、ホットキャリア発生を抑制することができ、信頼性および耐圧を向上させることができる。
【００３４】
しかしながら電界緩和層の濃度が低すぎる場合や幅が広すぎる場合には、トランジスタの寄生抵抗（直列抵抗）が増化し、駆動力や静特性を大きく損なう結果となる。故に特に駆動力や回路特性が重要となる周辺回路領域では電界緩和層は比較的狭く形成する必要があり、一方、微細化等の目的でより電界を緩和する必要のある光電変換領域では電界緩和領域は広く形成することが望ましい。
【００３５】
本実施形態では、この両者を満足することができる。本実施形態の光電変換領域のＭＯＳトランジスタでは実効的に電界緩和の効果をもつ部分はゲート１０７、１１７端からコンタクトホール１１５とシェアードコンタクト１１９の下に形成された不純物濃度の高い第一導電型半導体領域１１６にかけての部分である。ゲート端から不純物濃度高い領域までの距離を周辺回路領域に配されたＭＯＳトランジスタよりも大きくすることが可能である。これによって大きな電界緩和効果を得る事ができる。なお、不純物濃度の高い第一導電型半導体領域１１６はコンタクトホール１１５とシェアードコンタクト１１９のホール形成後にホールを通してイオン注入することでコンタクトホールにセルフアラインで形成することができる。このため、トランジスタのサイズを小さく設計することが可能となる。不純物濃度の高い第一導電型半導体領域１１６は良好な電気的接続を得るためには形成した方がよい。
【００３６】
また、ＦＤの全体を低濃度の電界緩和領域（不純物濃度の低い第一導電型半導体領域１１４）で構成した場合には、ＦＤ１０８のリークに由来する画素欠陥、ランダムノイズを低減する効果がある。これは第２導電型の半導体領域１０４との間に形成されるＰＮ接合部および素子分離部下のチャネルストップ層（図示せず）等との間に形成される接合における電界を緩和することができるためである。また、ＦＤ１０８のリーク電流が突発的に大きな画素の発生する確率はＦＤ１０８の電界と相関があることが経験的に解っており、点欠陥も抑制することが可能である。
【００３７】
また、反射防止層は水素を含むシリコン窒化膜とすることができる。このような膜にした場合には、トランジスタの界面あるいは光電変換素子表面のシリコン／シリコン酸化膜界面のトラップをより効果的に低減することができる。
【００３８】
なお、周辺回路領域に配されたＭＯＳトランジスタは、光電変換領域に配されたＭＯＳトランジスタと同じ導電型のものを例示した。しかし、周辺回路領域に配されるＭＯＳトランジスタはＣＭＯＳ構成とすることが可能である。光電変換領域のＭＯＳトランジスタと反対の導電タイプのＭＯＳトランジスタについてもサイドスペーサ構造をとることが可能である。ホットキャリアの発生しやすいｎ型のＭＯＳトランジスタに対して上述した効果は大きい。光電変換領域、周辺回路領域に配されるＭＯＳトランジスタがｎ型のＭＯＳトランジスタの場合に特に大きな効果を得ることができる。
【００３９】
しかし、光電変換領域に配されたＭＯＳトランジスタがＰ型のＭＯＳトランジスタであった場合、ホットキャリアの問題の重要性は低くなるが、微細画素の加工しやすさという効果を得ることができる。
【００４０】
以上述べたように、本実施例の光電変換装置は、ＦＤと増幅ＭＯＳトランジスタのゲートとをシェアードコンタクトにより電気的に接続し且つ、光電変換素子の受光表面の反射防止膜を光電変換領域を覆って配した。これにより、素子の微細化が容易となり且つシェアードコンタクトを形成するためのコンタクトホール形成時のオーバーエッチによる素子特性悪化を低減することが可能となる。
【００４１】
ＭＯＳトランジスタの構造に関しては本実施例において述べた構造にするのが望ましいが、これに限られるものではない。例えば光電変換領域に配されるＭＯＳトランジスタと周辺回路領域に配されるＭＯＳトランジスタとを同一の構造としてもよい。また反射防止膜もシリコン窒化膜以外の膜を用いることも可能である。
【００４２】
（第二の実施形態）
本実施例の光電変換装置の光電変換領域の平面図を図４に示す。実施例１と異なる点は増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタを複数の光電変換素子で共有している点である。ここでは増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタを共有した例を示す。しかし、少なくとも各光電変換素子に対応して転送ＭＯＳトランジスタが設けられ、少なくとも２つ以上の光電変換素子に共通の増幅トランジスタが設けられていてもよい。
【００４３】
光電変換素子として機能するフォトダイオード３０１、３１１の電荷は転送ＭＯＳトランジスタのゲート３０２、３１２によりＦＤ３０３、３１３に転送される。ＦＤで電圧信号に変換される。電圧信号は、ソースフォロワ回路の一部を構成する増幅ＭＯＳトランジスタ３０８によって信号線に読み出され、周辺回路領域に読み出される。本実施形態では、ＦＤ３０３、３１３と増幅ＭＯＳトランジスタのゲート３０５の電気的接続は同一のコンタクトホールであるシェアードコンタクト３０４、３１４で構成されている。これを回路構成図で示すと図５のようになる。ＦＤ３０３、３１３と増幅ＭＯＳトランジスタ３０８のゲート３０５を同一のコンタクトホールに導電体を埋め込んで形成したシェアードコンタクト３０４、３１４で接続している。そして、更に、増幅ＭＯＳトランジスタ３０８を異なる画素で共通化することには、光電変換領域の微細化に有効である。また図５に示すように、フォトダイオード４０１、４１１とＦＤ４０３、４１３をリセットするためのリセットＭＯＳトランジスタ４０４も異なるフォトダイオードで共有することは、光電変換領域の微細化に有効である。
【００４４】
本実施形態では、異なる２つの光電変換素子に関しての実施形態を示したが、２つ以上の光電変換素子に適用することも可能である。
【００４５】
（撮像システムの例）
図６は、上述した光電変換装置をカメラ等の撮像システムに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、光電変換装置１００４に結像させる。光電変換装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。光電変換装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
【図面の簡単な説明】
【００４６】
【図１】本発明に係わる光電変換装置の模式的平面図の一例である。
【図２】第一の実施形態に係る光電変換装置の構造を示す模式的断面図である。
【図３】第一の実施形態に係る光電変換装置の構造を示す模式的平面図である。
【図４】第二の実施形態に係る光電変換装置の構造を示す模式的平面図である。
【図５】第二の実施形態に係る光電変換装置の構造を示す等価回路図である。
【図６】撮像システムを説明するためのブロック図である。
【符号の説明】
【００４７】
２０１、３０１，３１１、４０１、４１１  光電変換素子
１０９、４０５  増幅ＭＯＳトランジスタ
４０２  転送ＭＯＳトランジスタ
１０１  光電変換領域
１１９  コンタクト
１０６  反射防止膜
【図１】
2008060356.tif 000003
【図２】
2008060356.tif 000004
【図３】
2008060356.tif 000005
【図４】
2008060356.tif 000006
【図５】
2008060356.tif 000007
【図６】
2008060356.tif 000008