(57)【要約】【課題】先に半導体基体の表面側に形成された配線層に熱的影響を与えずに支持基板を貼り合わせることができる固体撮像素子の製造方法を提供する。【解決手段】半導体基体４内に複数の光電変換素子ＰＤを形成する工程と、半導体基体４の表面側に、絶縁層７中に配線層８を有する配線部を形成する工程と、配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層９を形成し、４５０℃よりも低い温度で熱処理を行うことにより、接着剤層９を介して支持基板３０を貼り合わせる工程と、半導体基体４を裏面側から薄くする工程とを有し、接着剤層９を、スパッタリング法を用いて金属膜を成膜した後に、支持基板３０を貼り合わせる工程の熱処理で、シリサイド化させて形成する。【選択図】図１
2008113018.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体内に複数の光電変換素子を形成する工程と、
前記半導体基体の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、
前記配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層を形成し、４５０℃よりも低い温度で熱処理を行うことにより、前記接着剤層を介して支持基板を貼り合わせる工程と、
前記半導体基体を裏面側から薄くする工程とを有し、
前記接着剤層を、スパッタリング法を用いて金属膜を成膜した後に、前記支持基板を貼り合わせる工程の熱処理で、シリサイド化させて形成する
ことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記接着剤層を、塗布膜で形成することを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記接着剤層を、ＣＶＤ法を用いて形成することを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項４】
前記接着剤層は、ベンゾシクロブテン、無機ＳＯＧ、有機ＳＯＧ、レジスト、ポリイミド、または、ポリアリールエーテルであることを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項５】
半導体基体内に複数の光電変換素子が形成され、
前記半導体基体の表面側に、絶縁層中に配線層を有する配線部が形成され、
前記配線部のさらに表面側に、接着剤層を介して支持基板が貼り合わせられ、
前記接着剤層が、４５０℃よりも低い温度で硬化する材料により形成されている
ことを特徴とする固体撮像素子。
【請求項６】
前記接着剤層が、塗布膜で形成されていることを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記接着剤層が、ＣＶＤ法を用いて形成されていることを特徴とする請求項５に記載の固体撮像素子。
【請求項８】
前記接着剤層は、ベンゾシクロブテン、無機ＳＯＧ、有機ＳＯＧ、レジスト、ポリイミド、または、ポリアリールエーテルであることを特徴とする請求項５に記載の固体撮像素子。
【請求項９】
半導体基体に回路素子を形成する工程と、
前記半導体基体の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、
前記配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層を形成し、４５０℃よりも低い温度で熱処理を行うことにより、前記接着剤層を介して基板を貼り合わせる工程とを有し、
前記接着剤層を、スパッタリング法を用いて金属膜を成膜した後に、前記支持基板を貼り合わせる工程の熱処理で、シリサイド化させて形成する
ことを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
前記接着剤層を、塗布膜で形成することを特徴とする請求項９に記載の半導体集積回路装置の製造方法。
【請求項１１】
前記接着剤層を、ＣＶＤ法を用いて形成することを特徴とする請求項９に記載の半導体集積回路装置の製造方法。
【請求項１２】
前記接着剤層は、ベンゾシクロブテン、無機ＳＯＧ、有機ＳＯＧ、レジスト、ポリイミド、または、ポリアリールエーテルであることを特徴とする請求項９に記載の半導体集積回路装置の製造方法。
【請求項１３】
半導体基体内に回路素子が形成され、
前記半導体基体の表面側に、絶縁層中に配線層を有する配線部が形成され、
前記配線部のさらに表面側に、接着剤層を介して基板が貼り合わせられ、
前記接着剤層が、４５０℃よりも低い温度で硬化する材料により形成されている
ことを特徴とする半導体集積回路装置。
【請求項１４】
前記接着剤層が、塗布膜で形成されていることを特徴とする請求項１３に記載の半導体集積回路装置。
【請求項１５】
前記接着剤層が、ＣＶＤ法を用いて形成されていることを特徴とする請求項１３に記載の半導体集積回路装置。
【請求項１６】
前記接着剤層は、ベンゾシクロブテン、無機ＳＯＧ、有機ＳＯＧ、レジスト、ポリイミド、または、ポリアリールエーテルであることを特徴とする請求項１３に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法に関する。
【背景技術】
【０００２】
従来より、固体撮像素子としては、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の表面側より光を入射させて撮像する構成が採られていた。
しかしながら、このような構成の場合、表面側に形成された回路素子や配線層等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。
【０００３】
そこで、このような問題を解決する構成として、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の裏面側より光を入射させて撮像することで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が提案されている（例えば特許文献１参照）。
【０００４】
一方、半導体集積回路装置において、近年の素子の微細化に伴う高集積化により、トランジスタの使用ゲート数が大幅に増加し、論理回路のセル間、また、マイクロ機能のブロック間を結合する配線層のレイアウトが複雑化している。
配線層は、上記セル間またはブロック間を最短距離や等距離で結ぶことが望ましいが、レイアウトの都合により、このように結ぶことが困難となってきている。
【０００５】
そこで、このような問題を解決するために、例えば、基板の表面側のみならず、基板の裏面側にも配線層を形成する方法が提案されている（例えば特許文献２参照）。
【０００６】
【特許文献１】特開２００３−３１７８５号公報
【特許文献２】特開平９−２６０６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述した裏面照射型の固体撮像素子では、半導体基体の裏面側より入射光を得るために、半導体基体の表面側に回路素子やフォトダイオード等を形成した後、半導体基体の裏面側を薄膜化する必要がある。
【０００８】
しかしながら、半導体基体の裏面側を薄膜化すると、基体固有のストレスのために平坦性が得られず機械的にも弱くなる。
そこで、このような問題を解決する１つの方法として、半導体基体の裏面側を薄膜化する前に、半導体基体に支持基板を貼り合わせている。
【０００９】
この方法により、裏面照射型の固体撮像素子を製造する工程を、図１５〜図１６を参照して説明する。
先ず、図１５Ａに示すように、例えばシリコン基板６２上に、埋め込み酸化膜（所謂ＢＯＸ層）６３を介して、単結晶シリコン層（所謂ＳＯＩ層）６４が形成されたＳＯＩ基板６５を用意する。
【００１０】
次に、ＳＯＩ基板６５の単結晶シリコン層６４内の所定の位置にフォトダイオードＰＤを形成する。
そして、単結晶シリコン層６４上の所定の位置に絶縁膜（図示せず）を介して、ゲート電極６６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２をそれぞれ形成して、図１５Ｂに示す状態にする。
【００１１】
次に、単結晶シリコン層６４上のＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２と対応する位置に絶縁層６７を介して多層の配線層６８（６８１，６８２，６８３）を形成し、図１５Ｃに示す状態にする。
【００１２】
次に、絶縁層６７上に平坦化膜（図示せず）を形成し、この平坦化膜上に接着剤層６９を塗布して、支持基板７０を貼り合わせることにより、図１６Ｄに示す状態にする。
【００１３】
次に、上下を反転させることにより、ＳＯＩ基板６５の裏面側、すなわちシリコン基板６２が露出された状態にする。
そして、露出されたシリコン基板６２、埋め込み酸化膜６３を除去することにより、図１６Ｅに示すように、ＳＯＩ基板６５の単結晶シリコン層６４が露出された状態にする。
【００１４】
この後は、図１６Ｆに示すように、単結晶シリコン層６４の裏面側に、絶縁膜７２、反射防止膜や平坦化膜（図示せず）等を形成し、フォトダイオードＰＤに対応する部分にカラーフィルタ７３を介してオンチップマイクロレンズ７４を形成する。
このようにして、裏面照射型のＣＭＯＳ型固体撮像素子６０を得ることができる。
【００１５】
ところで、図１６Ｄに示したように、半導体基体６４上の絶縁層６７上に接着剤層６９を塗布して支持基板７０を貼り合わせる工程では、接着剤層６９を硬化させたり、支持基板７０との接着強度を高めたりする目的で熱処理を行っている。
【００１６】
しかしながら、この熱処理を、例えば従来からＳＯＩ基板を作製する際に行われている９００℃〜１１００℃の高温で行うと、単結晶シリコン層６４の表面側に先に形成された、耐熱性が低い材料（Ａｌ，Ｃｕ等）からなる配線層６８（６８１，６８２，６８３）に熱的影響を与えてしまう。
また、接着剤層６９の材料として、ボロン・リンシリケートガラス（ＢＰＳＧ）、リンシリケートガラス（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）等を用いる方法もあるが、この方法においても、例えば７００℃〜９００℃の熱処理を行うため、単結晶シリコン層６４の表面側に先に形成された配線層６８（６８１，６８２，６８３）に熱的影響を与えてしまう。
【００１７】
したがって、これらの高温熱処理は、裏面照射型の固体撮像素子を製造する場合には適用できない。
【００１８】
また、接着剤層６９の材料として、平坦化を実現できることから、塗布ガラス（ＳＯＧ）を用いる方法もある。
しかし、この場合は、図１６Ｄ〜図１６Ｅに示した薄膜化工程において、例えばウェットエッチングを行うと、薬液によりＳＯＧが侵食（エッチング）されてしまい、接着強度が低下してしまう。
【００１９】
また、接着剤層６９の材料によっては、塗布ムラが生じることにより、貼り合わせ界面に空孔やボイド等が形成されてしまうことがある。
【００２０】
また、接着剤層６９を塗布せずに、単結晶シリコン層６４と支持基板７０とを直接貼り合わせる方法もあるが、この方法においても、１０００℃、１０時間の熱処理を行うため、半導体基体の表面側に先に形成された、配線層６８（６８１，６８２，６８３）に熱的影響を与えてしまう。
【００２１】
また、接着剤層６９を塗布せずに、接着テープを用いて、単結晶シリコン層６４と支持基板７０とを貼り合わせる方法もある。この場合は、厚い接着テープを用いることで接着テープが剥離する等の問題は生じないが、熱処理を行った後に接着テープが大きく反るので、例えば、その後の製造工程において、露光工程を行うことが出来ない等の問題が生じる。
【００２２】
なお、上述した場合では、複数の層から形成されたＳＯＩ基板６５から、固体撮像素子を製造する場合を挙げて説明を行ったが、例えばシリコン基板単層から上述した構成の固体撮像素子を製造する場合においても同様の問題が生じる。
【００２３】
また、上述した裏面照射型の固体撮像素子に限らず、半導体集積回路装置において、回路素子が形成された半導体基体の上に多層の配線層を形成することが考えられる。
そして、このような半導体集積回路装置を製造する際に、例えばトランジスタ等の回路素子において、所望の特性を得ることを目的として、回路素子が形成された半導体基体を薄くする場合もある。
したがって、このような場合においても、裏面照射型の固体撮像素子を製造する場合と同様の問題を生じる。
【００２４】
上述した点に鑑み、本発明は、半導体基体の表面側に先に形成された配線層に熱的影響を与えずに支持基板を貼り合わせることができる固体撮像素子の製造方法を提供するものである。
また、本発明は、製造時に、半導体基体の表面側に形成された配線層が熱的影響を受けないようにすることができる固体撮像素子を提供するものである。
また、本発明は、半導体基体の表面側に先に形成された配線層に熱的影響を与えずに支持基板を貼り合わせることができる半導体集積回路装置の製造方法を提供するものである。
また、本発明は、製造時に、半導体基体の表面側に形成された配線層が熱的影響を受けないようにすることができる半導体集積回路装置を提供するものである。
【課題を解決するための手段】
【００２５】
本発明に係る固体撮像素子の製造方法は、半導体基体内に複数の光電変換素子を形成する工程と、半導体基体の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層を形成し、４５０℃よりも低い温度で熱処理を行うことにより、接着剤層を介して支持基板を貼り合わせる工程と、半導体基体を裏面側から薄くする工程とを有し、接着剤層を、スパッタリング法を用いて金属膜を成膜した後に、支持基板を貼り合わせる工程の熱処理でシリサイド化させて形成する。
【００２６】
本発明に係る固体撮像素子の製造方法によれば、半導体基体内に複数の光電変換素子を形成する工程と、半導体基体の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層を形成し、４５０℃よりも低い温度で熱処理を行うことにより、接着剤層を介して支持基板を貼り合わせる工程と、半導体基体を裏面側から薄くする工程とを有するので、接着剤層を介して支持基板を貼り合わせる工程の際に、先に形成された配線層の劣化開始温度よりも低い、４５０℃よりも低い温度で熱処理を行って接着剤層を硬化することができる。これにより、半導体基体の表面側に先に形成された配線層に熱的影響を与えずに、支持基板を貼り合わせることができる。
【００２７】
本発明に係る固体撮像素子は、半導体基体内に複数の光電変換素子が形成され、半導体基体の表面側に、絶縁層中に配線層を有する配線部が形成され、配線部のさらに表面側に、接着剤層を介して支持基板が貼り合わせられ、接着剤層が、４５０℃よりも低い温度で硬化する材料により形成されている構成とする。
【００２８】
本発明に係る固体撮像素子によれば、半導体基体内に複数の光電変換素子が形成され、半導体基体の表面側に、絶縁層中に配線層を有する配線部が形成され、配線部のさらに表面側に、接着剤層を介して支持基板が貼り合わせられ、接着剤層が、４５０℃よりも低い温度で硬化する材料により形成されているので、製造時に、先に形成された配線層の劣化開始温度よりも低い、４５０℃よりも低い温度で熱処理を行って接着剤層を硬化させることができる。これにより、接着剤層を介して支持基板を貼り合わせる工程の際に、半導体基体の表面側に形成された配線層が熱的影響を受けないようにすることができる。
【００２９】
本発明に係る半導体集積回路装置の製造方法は、半導体基体に回路素子を形成する工程と、半導体基体の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層を形成し、４５０℃よりも低い温度で熱処理を行うことにより、接着剤層を介して基板を貼り合わせる工程とを有し、接着剤層を、スパッタリング法を用いて金属膜を成膜した後に、支持基板を貼り合わせる工程の熱処理でシリサイド化させて形成する。
【００３０】
本発明に係る半導体集積回路装置の製造方法によれば、半導体基体に回路素子を形成する工程と、半導体基体の表面側に、絶縁層中に配線層を有する配線部を形成する工程と、配線部のさらに表面側に、４５０℃よりも低い温度で硬化する材料からなる接着剤層を形成し、４５０℃よりも低い温度で熱処理を行うことにより、接着剤層を介して基板を貼り合わせる工程とを有するので、接着剤層を介して支持基板を貼り合わせる工程の際に、先に形成された配線層の劣化開始温度よりも低い、４５０℃よりも低い温度で熱処理を行って接着剤層を硬化させることができる。これにより、半導体基体の表面側に先に形成された配線層に熱的影響を与えずに、支持基板を貼り合わせることができる。
【００３１】
本発明に係る半導体集積回路装置は、半導体基体内に回路素子が形成され、半導体基体の表面側に、絶縁層中に配線層を有する配線部が形成され、配線部のさらに表面側に、接着剤層を介して基板が貼り合わされ、接着剤層が、４５０℃よりも低い温度で硬化する材料により形成されている構成とする。
【００３２】
本発明に係る半導体集積回路装置によれば、半導体基体内に回路素子が形成され、半導体基体の表面側に、絶縁層中に配線層を有する配線部が形成され、配線部のさらに表面側に、接着剤層を介して基板が貼り合わされ、接着剤層が、４５０℃よりも低い温度で硬化する材料により形成されているので、製造時に、先に形成された配線層の劣化開始温度よりも低い、４５０℃よりも低い温度で熱処理を行って接着剤層を硬化させることができる。これにより、接着剤層を介して支持基板を貼り合わせる工程の際に、半導体基体の表面側に形成された配線層が熱的影響を受けないようにすることができる。
【発明の効果】
【００３３】
本発明に係る固体撮像素子及び半導体集積回路装置の製造方法によれば、先に形成された配線層に熱的影響を与えずに支持基板を貼り合わせることができる。したがって、良好な特性の固体撮像素子及び半導体集積回路装置を製造することが可能になる。
【００３４】
本発明に係る固体撮像素子及び半導体集積回路装置によれば、貼り合わせの際に、先に形成された配線層が熱的影響を受けることを回避することができる。したがって、高性能で高い信頼性を有する固体撮像素子及び半導体集積回路装置を実現することができる。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照して、本発明の実施の形態を説明する。
【００３６】
まず、本発明に係る固体撮像素子の一実施の形態、例えばＣＭＯＳ型の固体撮像素子を、図１及び図２を参照して説明する。
なお、図１はＣＭＯＳ型固体撮像素子の模式図（断面図）を示し、図２は図１の要部の拡大断面図を示している。なお、図１では、カラーフィルタやオンチップマイクロレンズは省略している。
【００３７】
本実施の形態に係るＣＭＯＳ型の固体撮像素子１０では、図１及び図２に示すように、撮像領域２４において、単結晶シリコン層（半導体基体）４に、１つの光電変換素子（フォトダイオードＰＤ）と複数のＭＯＳ型のトランジスタＴｒ１で構成された単位画素２２がマトリクス状に複数形成されている。また、周辺領域２５において、半導体基体４に、複数のＣＭＯＳ型のトランジスタＴｒ２からなる周辺回路部２３が形成されている。
なお、図示しないが、撮像領域２４や周辺領域２３以外にも、例えば、外部の配線と接続されるパッドが設けられる領域が形成されている。
【００３８】
単位画素２２に形成されたＭＯＳ型のトランジスタＴｒ１は、半導体基体４中に形成された、図示しない、対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。
また、周辺回路部２３のＣＭＯＳ型のトランジスタＴｒ２も、半導体基体４中に形成された、図示しない、対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。
【００３９】
半導体基体４の撮像領域２４及び周辺領域２５の表面側（図中下側）には、絶縁層７を介して、多層の配線層８（８１，８２，８３）が形成されている。
【００４０】
一方、半導体基体４の裏面側（図中上側）には、絶縁膜３２を介して、例えば図示しない反射防止膜や平坦化膜等が形成され、さらに、各単位画素２２のフォトダイオードＰＤに対応して、カラーフィルタ３３を介してオンチップレンズ３４が形成されている。
【００４１】
このような構成のＣＭＯＳ型の固体撮像素子１０においては、基板裏面側からオンチップレンズ３４を通じてフォトダイオードＰＤに光が照射される。
【００４２】
そして、本実施の形態の固体撮像素子１０においては、特に、上述した接着剤層９が、先に半導体基体４上に形成された、耐熱性の低い材料（例えばＡｌ，Ｃｕ）よりなる配線層８（８１，８２，８３）の劣化開始温度よりも低い温度で硬化することが可能な材料により形成された構成とする。
具体的には、例えばＡｌやＣｕを配線層８に用いる場合には、４５０℃以下の温度で硬化することが可能な材料により接着剤層９を形成する。
【００４３】
このような材料としては、例えば、ベンゾシクロブテン（ＢＣＢ）からなる塗布膜が用いられる。
このベンゾシクロブテンは、１５０℃〜２５０℃といった低い温度で架橋反応（硬化）が進行する特性を有している。
【００４４】
以下、架橋反応の進行を、図３に示すベンゾシクロブテンの硬化反応式を参照して説明する。なお、図３は、架橋反応の進行の途中までの硬化反応式を示している。
まず、熱処理が加えられていない状態（モノマー）の、ベンゾシクロブテンの構造式は、図３Ａに示すように表される。この図３Ａに示す状態では、各ベンゼン環にそれぞれシクロブテン環３５１，３５２がつながれている。
次に、熱処理が加えられると、シクロブテン環３５２において開環反応が生じ、図３Ｂに示すようにカーボン２重結合３６が形成される。そして、このカーボン２重結合に他のベンゾシクロブテンが結合される（Ｄｅｉｌｓ‐Ａｌｄｅｒ反応）。なお、開環反応は、略１５０℃あたりから生じて、２００℃を越えたあたりで活発になる。
これにより、図３Ｃに示すように、ベンゾシクロブテンがポリマー化された状態が形成される。この図３Ｃに示す状態では、各ベンゼン環にそれぞれシクロブテン環３５１，３５２，３５４がつながれた状態である。
なお、熱処理がさらに進行することにより、これ以降も、図３Ａ〜図３Ｃに示したような各反応が繰り返されることにより、ベンゾシクロブテンが硬化していく。
【００４５】
また、このような特性以外にも、ベンゾシクロブテンは、熱処理が加えられることで低粘度になる特性を有している。この場合、リフロー性を高くすることができるので、例えば基板上を平坦化させることが可能になる。
また、ベンゾシクロブテンは、耐薬品性が高い特性を有しており、例えば薬液により浸食（エッチング）され難く、接着強度が確保できる。
【００４６】
このように、本実施の形態の固体撮像素子１０によれば、接着剤層９が、先に形成された配線層８（８１，８２，８３）の劣化開始温度よりも低い１５０℃〜２５０℃の温度で硬化することが可能なベンゾシクロブテンにより形成されているので、後述する製造工程において、単結晶シリコン層４上に支持基板３０を貼り合わせる際に、接着剤層９を硬化させるための熱処理が加えられても、耐熱性が低い、ＡｌやＣｕからなる配線層８（８１，８２，８３）に与える熱的影響を防ぐことが可能になる。
【００４７】
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性が高くなるので、絶縁層７と支持基板３０との密着性を向上させることが可能になる。これにより、貼り合わせ界面での空孔やボイド等の発生を抑制することが可能になる。
また、例えば、絶縁層７の表面を平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着させることが可能になる。
【００４８】
次に、このような構成の固体撮像素子１０を製造する方法を、図４〜図６を参照して説明する。なお、図１及び図２と対応する部分には同一符号を付している。
【００４９】
先ず、図４Ａに示すように、例えばシリコン基板２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層４が形成されたＳＯＩ基板５を用意する。
なお、埋め込み酸化膜３や単結晶シリコン層４の膜厚は任意に設定することができる。
【００５０】
次に、図４Ｂに示すように、ＳＯＩ基板５の単結晶シリコン層４内の所定の位置に、フォトダイオードＰＤを形成する。
【００５１】
次に、単結晶シリコン層４の撮像領域２４及び周辺領域２５上に、絶縁層（図示せず）を介して、それぞれゲート電極６と、図示しないが、対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２を形成して、図４Ｃに示す状態にする。
【００５２】
次に、図５Ｄに示すように、単結晶シリコン層４の撮像領域２４及び周辺領域２５上に絶縁層７を介して多層の配線層８を形成する。
具体的には、先ず、単結晶シリコン層４の撮像領域２４、周辺領域２５上に絶縁層７を形成して平坦化処理を行った後、１層目となる配線８１を所定のパターンに形成する。
次に、１層目の配線８１及び電極層２９を含んで全面に再び絶縁層７を形成して平坦化処理を行った後、２層目となる配線８２を所定のパターンに形成する。
次に、２層目の配線８２を含んで全面に再び絶縁層７を形成して平坦化処理を行った後、３層目となる配線８３を所定のパターンに形成する。
なお、図５Ｄに示す場合では配線層８が３層構造の場合を示したが、３層以上の場合はこのような工程が繰り返される。
また、この後は、絶縁層７上に例えばＳｉＮ膜やＳｉＯＮ膜等からなる平坦化膜を形成場合もある。
【００５３】
次に、図５Ｅに示すように、絶縁層７上に接着剤層９を塗布し、支持基板３０を貼り合わせる。
【００５４】
ここで、本実施の形態においては、ベンゾシクロブテンからなる接着剤層９を形成して支持基板３０を貼り合わせる。
そして、接着剤層９により貼り合わされた単結晶シリコン層４と支持基板３０とを、真空チャンバー内部で加熱、加圧することにより接着剤層９を硬化させ、単結晶シリコン層４と支持基板３０とを密着させる。
【００５５】
具体的な貼り合わせ条件は、１０−2Ｔｏｒｒの減圧雰囲気下で、３５０℃で加熱を行いながら、１０００Ｎの圧力で５分間プレスして貼り合わせを行う。
【００５６】
この際、接着剤層９は、１５０℃〜２００℃といった低い温度領域で硬化が進行し始める。これにより、半導体基体４上に先に形成された耐熱性の低い材料（ＡｌやＣｕ）からなる配線層８（８１，８２，８３）に熱的影響を与えることを防ぐことができる。
また、接着剤層９が絶縁層７の広い範囲にわたり広がるので、塗布ムラ等が形成されず、絶縁層７と支持基板３０との密着性を向上することができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができる。
【００５７】
この後は、上下を反転させることにより、ＳＯＩ基板５の裏面側、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３を、裏面側から、例えばバックグラインダ法を用いて除去し、膜厚を例えば１５ｎｍ〜２０ｎｍ程度の厚さに薄膜化する。これにより、図６Ｆに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。
なお、薄膜化は、バックグラインダ法以外にも、ＣＭＰ法やウェットエッチング等を用いることができる。ここで、例えばウェットエッチングを用いた場合は、ベンゾシクロブテンが高い耐薬液性を有しているので、薬液により接着剤層９が浸食（エッチング）されることを防ぐことができる。
【００５８】
そして、図６Ｇに示すように、単結晶シリコン層４の裏面側に例えば反射防止膜や平坦化膜等を形成し、フォトダイオードＰＤに対応する部分に、カラーフィルタ３３を介してオンチップマイクロレンズ３４を形成する。
このようにして、図２に示した構成の裏面照射型のＣＭＯＳ型固体撮像素子１０を製造することができる。
【００５９】
なお、図５Ｅ〜図６Ｆに示す工程においては、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出する場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜（絶縁膜）を残すことも可能である。
【００６０】
上述した製造方法によれば、図５Ｅに示したように、絶縁層７上に、接着剤層９としてベンゾシクロブテンからなる塗布膜を形成し、支持基板３０を貼り合わせるようにしたので、１５０℃〜２００℃と低い温度で塗布膜の硬化が進行する。これにより、先に半導体基体４上に形成された耐熱性が低い材料よりなる配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
【００６１】
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性を高くすることができるので、接着剤層９が絶縁層７と支持基板３０との間の広い範囲にわたって広げることができ、絶縁層７と支持基板３０との密着性を向上させることができる。これにより、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑制することができる。
また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
また、例えば接着テープを用いた場合のように、接着テープに大きな反りが生じないので、熱処理後に行われる工程を良好に行うことができる。
【００６２】
本実施の形態では、塗布膜として、ベンゾシクロブテンを用いた場合を説明したが、これ以外にも、例えば無機ＳＯＧや有機ＳＯＧ、また、レジストやポリイミド、或いはポリアリールエーテル等の有機樹脂を用いることができる。
このような塗布膜でも、上述したように、４５０℃以下の温度で硬化することが可能な材料であるので、半導体基体４上に先に形成された配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
【００６３】
無機ＳＯＧとしては、例えば、ハイドロジェンシルセスキオキサン（ＨＳＱ）やポリシラザン（ＰＳＺ）等が挙げられ、有機ＳＯＧとしては、例えば、メチルシルセスキオキサン（ＭＳＱ）やハイドロジェンシルセスキオキサンとメチルシルセスキオキサンとのハイブリッド材料等が挙げられる。
【００６４】
また、有機樹脂としては、例えば、環化ポリイソプレン、ノボラック樹脂、感光剤とを組み合わせたレジスト、また、化学増幅型レジストとして、光酸発生剤、架橋剤、ＰＨＳ系樹脂、ノボラック樹脂、メタクリル系樹脂を組み合わせたレジスト等が挙げられる。
また、ポリアリールエーテルとしては、ダウケミカル社製のＳｉＬＫ（商品名）や、社ハネウェル製のＦＬＡＲＥ（商品名）、またＧＸ−３（商品名）等が挙げられる。
【００６５】
また、本実施の形態では、貼り合わせ条件として、１０−2Ｔｏｒｒの減圧雰囲気下で、３５０℃で加熱を行いながら、１０００Ｎの圧力で５分間プレスして貼り合わせを行った場合を説明した。
ここで、雰囲気に関しては、塗布膜から発生する溶媒等の気体を除去するために減圧雰囲気下で行っているので、接着剤層９に用いられる材料の種類に応じて最適化させることができる。
また、圧力に関しては、絶縁層７と支持基板３０との密着性を高めるために行っており、例えば薄膜化工程をバックグラインダ法で行う場合には、研磨に対する耐性を高めるために、少なくとも５００Ｎ以上の圧力が必要である。なお、好ましくは、５００Ｎ〜２０００Ｎの圧力とする。
また、加熱温度に関しては、単結晶シリコン層４の表面側に形成された配線層８（８１，８２，８３）を形成する材料（Ａｌ，Ｃｕ）の劣化開始温度よりも低い温度、例えば４５０℃以下であればよい。なお、好ましくは、３５０℃〜４００℃の温度範囲とする。
このように、雰囲気、圧力、加熱温度等の条件は、接着剤層９に用いられる材料の種類に応じて任意に選定することが可能である。
【００６６】
本実施の形態では、単結晶シリコン層４と支持基板３０とを貼り合わせている接着剤層９として塗布膜を用いたが、これ以外にも、ＣＶＤ法により形成された膜（ＣＶＤ膜）を用いることもできる。
【００６７】
このＣＶＤ膜としては、プラズマエンハンスト法（ＰＥ−ＣＶＤ法）により成膜されたＳｉＯ2膜や、低温ＣＶＤ法により成膜された有機膜等が挙げられる。
【００６８】
また、このように、接着剤層９としてＣＶＤ膜を形成する場合は、上述した実施の形態の固体撮像素子１０を製造する場合において、接着剤層９を形成する際に、ＰＥ−ＣＶＤや低温ＣＶＤ法を用いて、ＳｉＯ2膜や有機膜を形成するようにすればよい。
【００６９】
このようなＣＶＤ膜においても、上述した塗布膜の場合と同様に、略４００℃前後で硬化が進行するため、耐熱性の低い材料からなる配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
また、ＣＶＤ膜の成膜条件等を調整した場合は、塗布膜の場合と同様にリフロー性を高くすることができる。これにより、接着剤層９を絶縁層７と支持基板３０との間の広い範囲にわたって広げることができ、絶縁層７と支持基板３０との密着性を向上することができる。したがって、接着剤層９と支持基板３０との間で高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。
また、例えば絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
【００７０】
接着剤層９としては、これ以外にも、スパッタリング法により形成した金属膜を熱処理することで、シリサイド化させた膜（シリサイド膜）を用いることができる。
【００７１】
このシリサイド膜としては、例えば、スパッタリング法により、Ｎｉ膜を単結晶シリコン層４上に形成した後、貼り合わせの際の熱処理により、Ｎｉ膜をシリサイド化させることにより形成することができる。
【００７２】
このようなシリサイド膜においても、略３５０℃〜４５０℃の温度で金属（Ｎｉ）とシリコン（Ｓｉ）との反応が進行するので、耐熱性の低い材料からなる配線層８（８１，８２，８３）に与える熱的影響を抑えることが可能になる。
【００７３】
次に、本発明に係る半導体集積回路装置の一実施の形態を、図７及び図８を参照して説明する。
なお、図７は半導体集積回路装置の模式図（断面図）を示し、図８は図７の要部の拡大断面図を示している。
本実施の形態に係る半導体集積回路装置４０では、図７及び図８に示すように、例えば単結晶シリコン層４の一方の側、すなわち表面側（図中下側）では、所定の位置に複数のＭＯＳ型のトランジスタＴｒ１，Ｔｒ２が形成され、これら各トランジスタＴｒ１，Ｔｒ２上に、絶縁層７を介して多層（例えば３層）の配線層８Ａ（８１，８２，８３）が形成されている。
また、他方の側、すなわち裏面側（図中上側）においても、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、複数のＭＯＳ型のトランジスタＴｒ１，Ｔｒ２が形成され、これら各トランジスタＴｒ１，Ｔｒ２上に、絶縁層７を介して多層（例えば３層）の配線層８Ｂ（８１，８２，８３）が形成されている。
【００７４】
表面側及び裏面側に形成された各ＭＯＳ型のトランジスタＴｒ１，Ｔｒ２は、それぞれ単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。
なお、各トランジスタＴｒ１，Ｔｒ２のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層４中の所定の位置に形成されている。
【００７５】
そして、表面側の配線層８Ａには、例えばシリコン基板などによる支持基板３０が接着剤層９を介して貼り合わされている。
【００７６】
そして、本実施の形態の半導体集積回路装置４０においては、特に、上述した固体撮像素子の場合と同様に、接着剤層９をベンゾシクロブテンで形成する。
なお、ベンゾシクロブテンの具体的な特性は、上述した通りであるので、重複説明は省略する。
【００７７】
このような構成の本実施の形態の半導体集積回路装置４０によれば、接着剤層９が、先に形成された配線層８Ａ（８１，８２，８３）の劣化開始温度よりも低い１５０℃〜２５０℃の温度で硬化することが可能なベンゾシクロブテンにより形成されているので、後述する製造工程において、単結晶シリコン層４上に支持基板３０を貼り合わせる際に、接着剤層９を硬化させるための熱処理が加えられても、耐熱性が低い、ＡｌやＣｕからなる配線層８Ａ（８１，８２，８３）に与える熱的影響を防ぐことが可能になる。
【００７８】
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性が高くなるので、絶縁層７と支持基板３０との密着性を向上させることができる。これにより、貼り合わせ界面での空孔やボイド等の発生を抑制することが可能になる。
また、例えば、絶縁層７の表面を平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着させることが可能になる。
【００７９】
次に、このような構成の半導体集積回路装置４０を製造する方法を、図９〜図１１を参照して説明する。なお、図７及び図８と対応する部分には同一符号を付している。
【００８０】
先ず、図９Ａに示すように、例えばシリコン基板２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層４が形成されたＳＯＩ基板５を用意する。
なお、埋め込み酸化膜３や単結晶シリコン層４の膜厚は任意に設定することができる。
【００８１】
次に、ＳＯＩ基板５の単結晶シリコン層４の各トランジスタが形成される領域２７上に絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１，Ｔｒ２をそれぞれ形成し、図９Ｂに示す状態にする。
【００８２】
次に、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、すなわち、単結晶シリコン層４の表面側に、絶縁層７を介して、多層の配線層８Ａ（８１，８２，８３）を形成して、図９Ｃに示す状態にする。
【００８３】
なお、具体的な各トランジスタＴｒ１，Ｔｒ２や配線層８Ａの形成方法は、前述した実施の形態の固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
【００８４】
次に、平坦化膜上に接着剤層９を塗布し、支持基板３０を貼り合わせることにより、図１０Ｄに示す状態にする。
【００８５】
ここで、本実施の形態においては、上述した固体撮像素子を製造する場合と同様に、ベンゾシクロブテンからなる接着剤層９を形成して支持基板３０を貼り合わせる。
なお、貼り合わせ条件は、上述した固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
【００８６】
この際、接着剤層９は、１５０℃〜２００℃といった低い温度領域で硬化が進行し始める。これにより、半導体基体４上に先に形成された耐熱性の低い材料（ＡｌやＣｕ）からなる配線層８Ａ（８１，８２，８３）に熱的影響を与えることを防ぐことができる。
また、接着剤層９が絶縁層７の広い範囲にわたり広がるので、塗布ムラ等が形成されず、絶縁層７と支持基板３０との密着性を向上することができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができる。
【００８７】
次に、上下を反転させることにより、ＳＯＩ基板５の裏面側、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３を、裏面側から、例えばバックグラインダ法を用いて除去し、例えば１５ｎｍ〜２０ｎｍ程度の厚さに薄膜化する。これにより、図１０Ｅに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。
なお、薄膜化は、バックグラインダ法以外にも、ＣＭＰ法やウェットエッチング等を用いることができる。ここで、例えばウェットエッチングを用いた場合は、ベンゾシクロブテンが高い耐薬液性を有しているので、薬液により接着剤層９が浸食（エッチング）されることを防ぐことができる。
【００８８】
次に、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域と対応する位置に、すなわち単結晶シリコン層４の裏面側に、絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１，Ｔｒ２をそれぞれ形成し、図１１Ｆに示す状態にする。
【００８９】
次に、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、絶縁層７を介して多層の配線層８Ｂ（８１，８２，８３）を形成して、図１１Ｇに示す状態にする。
【００９０】
なお、具体的な各トランジスタＴｒ１，Ｔｒ２や配線層８Ｂの形成方法は、前述した実施の形態の固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
【００９１】
このようにして、図８に示したような、半導体集積回路装置４０を製造することができる。
【００９２】
なお、図１０Ｄ〜図１０Ｅに示す工程においては、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出する場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜（絶縁膜）を残すことも可能である。
【００９３】
上述した製造方法によれば、図１０Ｄに示したように、絶縁層７上に、接着剤層９としてベンゾシクロブテンからなる塗布膜を形成し、支持基板３０を貼り合わせるようにしたので、１５０℃〜２００℃と低い温度で塗布膜の硬化が進行する。これにより、先に半導体基体４上に形成された耐熱性が低い材料よりなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
【００９４】
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性を高くすることができるので、接着剤層９を絶縁層７と支持基板３０との間の広い範囲にわたって広げることができる。これにより、絶縁層７と支持基板３０との密着性を向上させて、高い接着強度を確保することができるので、貼り合わせ界面での空孔やボイド等の発生を抑制することができる。
また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
【００９５】
本実施の形態においても、前述した固体撮像素子の実施の形態の場合と同様に、接着剤層９として、ベンゾシクロブテンを用いた場合を説明したが、これ以外にも、例えば無機ＳＯＧや有機ＳＯＧ、また、レジストやポリイミド、或いはポリアリールエーテル等の有機樹脂を用いることができる。
このような材料でも、上述したように、４５０℃以下の温度で硬化することが可能な材料であるので、先に半導体基体４の表面側に形成された配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
なお、無機ＳＯＧ、有機ＳＯＧ、有機樹脂等の具体的な種類は、前述した実施の形態の固体撮像素子の場合と同様であるので、重複説明は省略する。
【００９６】
また、本実施の形態においても、貼り合わせ条件として、１０−2Ｔｏｒｒの減圧雰囲気下で、３５０℃で加熱を行いながら、１０００Ｎの圧力で５分間プレスして貼り合わせを行った場合を説明した。
しかし、雰囲気、圧力、加熱温度等に関しては、前述した固体撮像素子を製造する場合と同様に、接着剤層９に用いられる材料の種類に応じて任意に選定することが可能である。
【００９７】
また、接着剤層９としては、前述した固体撮像素子１０の場合と同様に、ＣＶＤ法により形成された膜（ＣＶＤ膜）を用いることもできる。
ＣＶＤ膜としては、前述したように、プラズマエンハンスト法（ＰＥ−ＣＶＤ法）により成膜されたＳｉＯ2膜や、低温ＣＶＤ法により成膜された有機膜等が挙げられる。
【００９８】
このように、接着剤層９としてＣＶＤ膜を形成する場合は、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、接着剤層９を形成する際（図１０Ｄ参照）に、ＰＥ−ＣＶＤや低温ＣＶＤ法を用いて、ＳｉＯ2膜や有機膜を形成するようにすればよい。
【００９９】
このようなＣＶＤ膜においても、略４００℃前後で硬化が進行するため、耐熱性の低い材料からなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
また、ＣＶＤ膜の成膜条件等を調整した場合には、リフロー性を高くすることができるので、上述したように、接着剤層９と支持基板３０との間で高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、これ以外にも、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
【０１００】
また、接着剤層９としては、これ以外にも、前述した固体撮像素子１０の場合と同様に、スパッタリング法により形成した金属膜を熱処理することで、シリサイド化させた膜（シリサイド膜）を用いることができる。
このシリサイド膜としては、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、図１０Ｄに示す工程で、例えばスパッタリング法によりＮｉ膜を単結晶シリコン層４上に形成した後、貼り合わせの際の熱処理によりＮｉ膜をシリサイド化させることにより形成することができる。
このようなシリサイド膜においても、略３５０℃〜４５０℃の温度で金属（Ｎｉ）とシリコン（Ｓｉ）との反応が進行するので、耐熱性の低い材料からなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることが可能になる。
【０１０１】
上述した実施の形態の半導体集積回路装置４０を製造する場合においては、単結晶シリコン層４の表面側及び裏面側に、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａ，８Ｂが形成された構成の半導体集積回路装置４０（図７参照）を製造する場合を挙げて説明を行ったが、図１２に示すように、単結晶シリコン層４の表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａが形成された構成の半導体集積回路装置４１を製造する場合にも本発明を適用することができる。
【０１０２】
このような構成の半導体集積回路装置４１を製造する場合は、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、図１１Ｆ及び図１１Ｇに示した工程、すなわち、裏面側に各トランジスタＴｒ１，Ｔｒ２や配線層８Ｂ（８１，８２，８３）を形成する工程を行わない。
【０１０３】
この場合においても、図１０Ｄに示す工程において、接着剤層９として、ベンゾシクロブテンや、これ以外の前述した各材料を用いることにより、４５０℃以下の低い温度で硬化が進むので、先に単結晶シリコン層４の表面側に形成された耐熱性が低い材料よりなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
また、絶縁層７と支持基板３０との密着性を向上することができるので、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
【０１０４】
また、図１３に示すように、図１２に示した半導体集積回路装置４１と同様に、単結晶シリコン層４の表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａが形成された構成において、絶縁層７上に、配線層８Ａとコンタクト用の配線１１を介して接続された配線層８Ｃが設けられた半導体集積回路装置４２を製造する場合にも、本発明を適用することができる。
【０１０５】
このような構成の半導体集積回路装置４２を製造する場合は、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、図１０Ｅに示したように、表面側の配線層８Ａ（８１，８２，８３）を形成する工程の後、単結晶シリコン層４内において、例えば配線層８１に対応する位置にコンタクト用の配線１１を形成し、さらに、このコンタクト用の配線１１に接続するように配線層８Ｃを形成すればよい。
【０１０６】
この場合においても、図１０Ｄに示す工程において、接着剤層９として、ベンゾシクロブテンや、これ以外の前述した材料を用いることにより、４５０℃以下の低い温度で硬化が進むので、先に半導体基体４の表面側に形成された耐熱性が低い材料よりなる配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
また、絶縁層７と支持基板３０との密着性を向上することができるので、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
【０１０７】
上述した各実施の形態においては、本発明を、シリコン基板２上に埋め込み酸化膜（絶縁膜）３を介して単結晶シリコン層４が積層された、複数の層からなるＳＯＩ基板５から固体撮像素子及び半導体集積回路装置を製造する場合を挙げて説明を行ったが、単層の半導体基体から、上述したような固体撮像素子や半導体集積回路装置を製造する場合にも、本発明を適用することが可能である。
【０１０８】
一方、図１４に示すような構成の半導体集積回路装置４５を製造する場合においても、本発明を適用することができる。
この半導体集積回路装置４５では、例えば、単結晶シリコン層等からなる半導体基体４の表面側に各トランジスタＴｒ１，Ｔｒ２や配線層８Ａが形成された構成の第１の半導体集積回路装置４３と、半導体基体４の表面側に各トランジスタＴｒ１，Ｔｒ２や配線層８Ｂが形成された構成の第２の半導体集積回路装置４４とが接着剤層９を介して貼り合わされている。
そして、第１の半導体集積回路装置４３の配線層８Ａ（第１の配線層８１）と第２の半導体集積回集積回路装置４４の配線層８Ｂ（第１の配線層８１）のそれぞれと、第２の半導体集積回路装置４４の半導体基体４上の絶縁層７内に形成された配線層８Ｃとが、コンタクト用の配線１１を介して接続されている。
【０１０９】
このような構成の半導体集積回路装置４５を製造する場合は、図示しないが、まず、公知の方法により、半導体基体４の表面側に、絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなる各トランジスタＴｒ１，Ｔｒ２や配線層８Ａ，８Ｂをそれぞれ形成することにより、第１の半導体集積回路装置４３及び第２の半導体集積回路装置４４を形成する。
次に、これら第１の半導体集積回路装置４３及び第２の半導体集積回路装置４４の絶縁層７を互いに向かい合わせて、接着剤層９を介して貼り合わせる。
そして、第２の半導体集積回路装置４４の半導体基体４の表面（図中上側）より、配線層８Ｂ（第１の配線層８１）に達するコンタクト配線１１と、第１の半導体集積回路装置４３の配線層８Ａ（第１の配線層８１）に達するコンタクト配線１１をそれぞれ形成した後、このコンタクト配線１１に接続して配線層８Ｃを形成する。
これにより、図１４に示したような半導体集積回路装置４５を製造することができる。
【０１１０】
なお、この図１４に示す構成の半導体集積回路装置４５では、２つの単結晶シリコン層４とも薄膜化する必要がない場合もある。この場合には、製造の際にＳＯＩ基板を用いなくても構わない。
【０１１１】
この場合においても、接着剤層９として、ベンゾシクロブテンや、前述したこれ以外の材料を用いることにより、４５０℃以下の低い温度で硬化が進むので、各半導体集積回路装置４３，４４の、耐熱性が低い材料よりなる配線層８Ａ，８Ｂに与える熱的影響を抑えることができる。
また、半導体集積回路装置４３，４４同士を高い接着強度で貼り合わせることができるので、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、各絶縁層７の表面の段差を修復して平坦化させることができるので、半導体集積回路装置４３，４４同士を、平坦性を保って接着することができる。
【０１１２】
なお、接着剤層９に用いられる材料は、耐熱性の低い材料（例えばＡｌ，Ｃｕ）よりなる配線層８の劣化開始温度よりも低い温度で硬化することが可能な材料であれば、前述した種類の材料に限定されない。
【０１１３】
また、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【０１１４】
【図１】本発明に係る固体撮像素子の一実施の形態を示す概略断面図である。
【図２】図１の要部の拡大断面図である。
【図３】Ａ〜Ｃ  架橋反応の進行を説明するための図である。
【図４】Ａ〜Ｃ  図１及び図２の固体撮像素子の製造方法を示す製造工程図（その１）である。
【図５】Ｄ〜Ｅ  図１及び図２の固体撮像素子の製造方法を示す製造工程図（その２）である。
【図６】Ｆ〜Ｇ  図１及び図２の固体撮像素子の製造方法を示す製造工程図（その３）である。
【図７】本発明に係る半導体集積回路装置の一実施の形態を示す概略断面図である。
【図８】図７の要部の拡大断面図である。
【図９】Ａ〜Ｃ  図７及び図８の半導体集積回路装置の製造方法を示す製造工程図（その１）である。
【図１０】Ｄ〜Ｅ  図７及び図８の半導体集積回路装置の製造方法を示す製造工程図（その２）である。
【図１１】Ｆ〜Ｇ  図７及び図８の半導体集積回路装置の製造方法を示す製造工程図（その３）である。
【図１２】本発明に係る半導体集積回路装置の他の形態を示す概略断面図である。
【図１３】本発明に係る半導体集積回路装置のさらに他の形態を示す概略断面図である。
【図１４】本発明に係る半導体集積回路装置のさらに他の形態を示す概略断面図である。
【図１５】Ａ〜Ｃ  従来の固体撮像素子の製造方法を示す製造工程図（その１）である。
【図１６】Ｄ〜Ｆ  従来の固体撮像素子の製造方法を示す製造工程図（その２）である。
【符号の説明】
【０１１５】
２・・・シリコン基板、３・・・埋め込み酸化膜、４・・・半導体基体（単結晶シリコン層）、５・・・ＳＯＩ基板、６・・・ゲート電極、７・・・絶縁層、８Ａ，８Ｂ（８１，８２，８３）・・・配線層、９・・・接着剤層、１０・・・固体撮像素子、１１・・・コンタクト配線、２２・・・単位画素、２３・・・周辺回路部、２４・・・撮像領域、２５・・・周辺領域、３０・・・支持基板、３２・・・絶縁膜、３３・・・カラーフィルタ、３４・・・オンチップマイクロレンズ、Ｔｒ１，Ｔｒ２・・・トランジスタ、ＰＤ・・・フォトダイオード、４０，４１，４２，４３，４４，４５・・・半導体集積回路装置
【図１】
2008113018.tif 000003
【図２】
2008113018.tif 000004
【図３】
2008113018.tif 000005
【図４】
2008113018.tif 000006
【図５】
2008113018.tif 000007
【図６】
2008113018.tif 000008
【図７】
2008113018.tif 000009
【図８】
2008113018.tif 000010
【図９】
2008113018.tif 000011
【図１０】
2008113018.tif 000012
【図１１】
2008113018.tif 000013
【図１２】
2008113018.tif 000014
【図１３】
2008113018.tif 000015
【図１４】
2008113018.tif 000016
【図１５】
2008113018.tif 000017
【図１６】
2008113018.tif 000018