(57)【要約】【課題】ヒューズ領域にアルミニウムを露出させない。【解決手段】下地１０上にヒューズ領域１３及び配線領域を設定し、下地のヒューズ領域上にヒューズ４０を形成する。下地及びヒューズ上に第１絶縁膜を形成する。配線領域の第１絶縁膜に第１コンタクト用開口部を形成した後、導電材料で埋め込んで第１プラグを形成する。第１絶縁膜上に、第２絶縁膜を形成する。第２絶縁膜に、第１プラグを露出する第２コンタクト用開口部と、ヒューズ領域の第１絶縁膜を露出するストッパ用開口部を形成する。第２コンタクト用開口部を導電材料で埋め込んで第２プラグを形成するとともに、ストッパ用開口部を導電材料で埋め込んでストッパ膜５５を形成する。第２プラグ及びストッパ膜を備える第２絶縁膜上に、導電膜パターン、層間絶縁膜を形成する。ヒューズ領域の層間絶縁膜をエッチングにより除去して、ストッパ膜を露出する。ストッパ膜をエッチングにより除去する。【選択図】図４
2008060405.tif 000002
【特許請求の範囲】
【請求項１】
下地上にヒューズ領域及び配線領域を設定し、前記下地の前記ヒューズ領域上にヒューズを形成する工程と、
前記下地及びヒューズ上に第１絶縁膜を形成する工程と、
前記配線領域内の前記第１絶縁膜の部分に第１コンタクト用開口部を形成した後、該第１コンタクト用開口部を導電材料で埋め込んで第１プラグを形成する工程と、
前記第１プラグ及び前記第１絶縁膜上に、第２絶縁膜を形成する工程と、
該第２絶縁膜に、前記第１プラグを露出する第２コンタクト用開口部と、前記ヒューズ領域の第１絶縁膜を露出するストッパ用開口部とを形成する工程と、
前記第２コンタクト用開口部を導電材料で埋め込んで第２プラグを形成するとともに、前記ストッパ用開口部を導電材料で埋め込んで、前記第１及び第２プラグと電気的に絶縁されるストッパ膜を形成する工程と、
前記配線領域の前記第２絶縁膜上に配線パターンを形成した後、前記ストッパ膜、前記配線パターン及び前記第２絶縁膜上に層間絶縁膜を形成する工程と、
前記ヒューズ領域の前記層間絶縁膜をエッチングにより除去して、前記ストッパ膜を露出する工程と、
前記ストッパ膜をエッチングにより除去する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記ヒューズとして、前記下地上に導電膜とシリコン窒化膜を積層した積層体を形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ストッパ用開口部を、前記ヒューズ領域よりも一回り大きく形成する
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記導電材料としてタングステンを用いることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記配線パターンを、アルミニウムを主成分とした材料で形成することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
下地上にヒューズ領域及び配線領域を設定し、前記下地の前記ヒューズ領域上にヒューズを形成する工程と、
前記下地及びヒューズ上に絶縁膜を形成する工程と、
前記配線領域の前記絶縁膜上に、配線パターンと、該配線パターンと電気的に絶縁され、前記ヒューズ領域を覆うストッパ膜とを備える導電膜パターンを形成した後、前記導電膜パターン及び前記絶縁膜上に層間絶縁膜を形成する工程と、
前記ヒューズ領域の前記層間絶縁膜をエッチングにより除去して、ストッパ膜を露出するヒューズ窓を形成する工程と、
前記ヒューズ窓から露出している前記ストッパ膜をエッチングにより除去する工程と、
前記ヒューズ窓の側壁に露出して残存するストッパ膜の部分を、希硝酸をエッチャントとして用いるウェットエッチングにより除去する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記ストッパ膜を、前記ヒューズ領域よりも一回り大きく形成する
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法、特に、ヒューズを備える半導体装置を製造する方法に関するものである。
【背景技術】
【０００２】
半導体装置で生じた不具合を修復する技術として、半導体装置にヒューズを予め形成しておいて、このヒューズをレーザで切断することにより不具合を回避する技術がある。ヒューズの誤動作を防ぐためには、ヒューズ上に一定膜厚の絶縁膜を形成する必要がある。その理由は、あるヒューズ上の絶縁膜が他のヒューズ上の絶縁膜より厚いと、同じ強度のレーザ照射では、ヒューズが切断されない場合があるからである。
【０００３】
従来、一定膜厚の絶縁膜を形成する方法が提案されている（例えば、特許文献１参照）。この従来の方法につき、簡単に説明する。
【０００４】
先ず、下地である半導体基板の一方の主表面上にヒューズ領域を設定し、下地のヒューズ領域上にヒューズを形成する。
【０００５】
次に、下地のヒューズが形成された主表面上に、シリコン酸化膜の絶縁膜を形成する。
【０００６】
この絶縁膜上に、例えば多結晶シリコン膜の導電膜を形成した後、導電膜をパターニングして、第１導電膜パターンを形成する。第１導電膜パターンは、ヒューズ領域の絶縁膜を覆うように形成されるストッパ膜、及び、ヒューズの非形成領域である配線領域に形成されるＬＳＩ配線からなる。
【０００７】
次に、絶縁膜上に、第１導電膜パターンを覆う第１層間絶縁膜を形成し、さらに、第１層間絶縁膜上に、第２導電膜パターンを形成する。第２導電膜パターンは、配線領域に形成されたＬＳＩ配線からなる。次に、第１層間絶縁膜上に第２導電膜パターンを覆う第２層間絶縁膜を形成し、さらに、第２層間絶縁膜上に第３導電膜パターンを形成する。第２導電膜パターン及び第３導電膜パターンはアルミニウム合金で形成される。
【０００８】
その後、第２層間絶縁膜上に第３導電膜パターンを覆う保護膜を形成する。保護膜は、例えば、ＣＶＤ法によりシリコン窒化膜で形成される。
【０００９】
シリコン窒化膜上に、フォトレジストを塗布してレジスト層を形成した後、レジスト層に対する露光及び現像を行って、ヒューズ領域のレジスト層に開口部を備えるレジストパターンを形成する。
【００１０】
次に、レジストパターンをマスクにしたドライエッチングを行い、ヒューズ領域の保護膜、第２層間絶縁膜及び第１層間絶縁膜を順に除去してヒューズ窓を形成する。ヒューズ窓の底にはストッパ膜が露出する。
【００１１】
次に、ドライエッチングを行い、ヒューズ領域のストッパ膜を除去する。このとき、エッチングの選択比を１よりも大きくすることにより、ヒューズ領域のストッパ膜を確実に除去するとともに、ヒューズ領域の絶縁膜を一定の膜厚で残すことができる。ストッパ膜をヒューズ領域よりも一回り大きく形成すると、ストッパ膜の部分が枠状に残存する。
【特許文献１】特開平１１−６７０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
現在、ヒューズを備える半導体装置の製造に当たり、ストッパ膜及びＬＳＩ配線からなる第１導電膜パターンをアルミニウム合金で形成する方法が提案されている。
【００１３】
しかしながら、第１導電膜パターンを第２及び第３導電膜パターンと同様にアルミニウム合金で形成すると、ＬＳＩ配線と同時にストッパ膜もアルミニウム合金で形成される。このため、ストッパ膜をドライエッチングにより除去する際に、ヒューズ窓内に、枠状に残存するストッパ膜の部分がアルミニウムとなり、このアルミニウムがヒューズ窓内に露出する。アルミニウムは腐食しやすく、アルミニウムが腐食すると水酸化アルミニウムが生成される。この腐食により生成された水酸化アルミニウムが、後の工程、例えばヒューズ切断後に電極配線のエッチングを行う際に、切断されたヒューズ片間を導通させてしまう恐れがある。
【００１４】
そこで、この出願に係る発明者が鋭意研究を行ったところ、下地とＬＳＩ配線を電気的に接続するコンタクトプラグを形成する際に、コンタクトプラグと同時にストッパ膜を形成する方法を見出した。この方法によれば、第１導電膜パターンには、ストッパ膜が含まれない。すなわち、ストッパ膜は第１導電膜パターンとは異なる層に形成される。このため、第１導電膜パターン、すなわちＬＳＩ配線をアルミニウム合金で形成した場合でも、ヒューズ窓の側壁に腐食しやすいアルミニウムを露出させないようにすることができることがわかった。
【００１５】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的の１つは、ヒューズ窓の側壁に腐食しやすいアルミニウムを露出させずに、切断後のヒューズ片間の導通を防止する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上述した目的を達成するために、この発明の半導体装置の製造方法は、以下の工程を備えている。
【００１７】
先ず、下地上にヒューズ領域及び配線領域を設定し、下地のヒューズ領域上にヒューズを形成した後、下地及びヒューズ上に第１絶縁膜を形成する。次に、配線領域内の第１絶縁膜の部分に第１コンタクト用開口部を形成した後、第１コンタクト用開口部を導電材料で埋め込んで第１プラグを形成する。次に、第１プラグ及び第１絶縁膜上に、第２絶縁膜を形成した後、第２絶縁膜に、第１プラグを露出する第２コンタクト用開口部と、ヒューズ領域内の第１絶縁膜の部分を露出するストッパ用開口部とを形成する。次に、第２コンタクト用開口部を導電材料で埋め込んで第２プラグを形成するとともに、ストッパ用開口部を導電材料で埋め込んでストッパ膜を形成する。次に、配線領域内の第２絶縁膜の部分上に、配線パターンを形成した後、ストッパ膜、配線パターン及び第２絶縁膜上に層間絶縁膜を形成する。次に、ヒューズ領域の層間絶縁膜をエッチングにより除去して、ストッパ膜を露出する。次に、ストッパ膜をエッチングにより除去する。
【発明の効果】
【００１８】
この発明の半導体装置の製造方法によれば、コンタクトプラグを構成する第２プラグの形成と同時に、導電材料でストッパ膜を形成している。このため、ヒューズ上の絶縁膜の厚みを従来より薄くできるとともに、配線パターンにアルミニウム合金を用いた場合でも、ヒューズ窓の側壁に、アルミニウムが露出しない。従って、後の工程における耐湿性の制限を緩和することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の組成（材質）および数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。
【００２０】
(ヒューズを備える半導体装置)
図１を参照して、ヒューズを備える半導体装置について説明する。図１（Ａ）及び（Ｂ）は、ヒューズを備える半導体装置を説明するための概略構成図である。図１（Ａ）は、半導体装置の要部の切断端面を示す図である。図１（Ｂ）は、ヒューズが形成された部分の拡大平面図である。
【００２１】
ここでは、半導体装置として、それぞれＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２０として構成される、複数のメモリセルを備える半導体メモリの例につき説明する。ここで、ＲＯＭ２０は、ソース２６及びドレイン２８とゲート電極２２を備えるＭＯＳ型のトランジスタ（ＭＯＳＦＥＴ）と、ＭＯＳＦＥＴのゲート電極２２の両側壁に、それぞれ電荷蓄積部３０を備えて構成されている。下地１０は、ｐ型のシリコン基板１２に素子分離酸化膜１４とｎウェル１６を備えている。
【００２２】
ＲＯＭ２０が備える電荷蓄積部３０は、ボトムシリコン酸化膜３２、シリコン窒化膜３４及びトップシリコン酸化膜３６が順次に積層されて、構成されている。このシリコン窒化膜３４が電荷蓄積膜として機能する。
【００２３】
この構成例では、ヒューズ４０は、素子分離酸化膜１４上に形成されており、また、ＲＯＭ２０はｎウェル１６上に形成されている。なお、図１（Ａ）では、１つのＲＯＭ２０を示し、他のＲＯＭの図示を省略している。
【００２４】
この半導体メモリには、不良メモリセルを切り離して、予備のメモリセルに置き換えるためのヒューズ４０が設けられている。この構成例では、ヒューズ４０は、ＭＯＳＦＥＴのゲート電極２２と電気的に接続されているゲート電極配線４２と、ゲート電極配線４２上に形成されたシリコン窒化膜４４を備えている。ヒューズ４０と同様にゲート電極２２上にもシリコン窒化膜２４が形成されている。ヒューズ４０の個数、及び、ゲート電極２２とゲート電極配線４２の接続関係については、半導体メモリの設計に応じて任意好適に設定することができる。
【００２５】
ヒューズ４０及びＲＯＭ２０が形成された下地１０上には、第１層間絶縁膜５０、第２層間絶縁膜６０及び第３層間絶縁膜７０が順に積層されて形成されている。第１層間絶縁膜５０上には、第１配線パターン６２が形成され、第２層間絶縁膜６０上には、第２配線パターン７２が形成され、及び、第３層間絶縁膜７０上には、第３配線パターン８２が形成されている。下地１０又はゲート電極２２と第１配線パターン６２の間、第１配線パターン６２と第２配線パターン７２の間、及び、第２配線パターン７２と第３配線パターン８２の間には、それぞれ導電プラグ５４、６４、７４が形成されていて、それぞれの間を電気的に接続している。
【００２６】
さらに第３層間絶縁膜上には、保護膜８０が形成されている。
【００２７】
ヒューズ４０が形成された領域、すなわちヒューズ領域１３には、ヒューズ窓９０が形成されている。ヒューズ窓９０は、ヒューズ領域１３内の第２層間絶縁膜６０、第３層間絶縁膜７０及び保護膜８０の各部分が除去されて形成されている。また、第１層間絶縁膜５０の上側の部分が除去されて、ヒューズ領域１３内の第１層間絶縁膜５０の上面の位置は、配線領域１５の第１層間絶縁膜５０の上面の位置よりも低くなっている。第１層間絶縁膜５０のヒューズ窓９０の周囲には、タングステン枠５６が形成されている。ヒューズ領域１３内には、第１層間絶縁膜５０の上面が露出している。その露出した第１層間絶縁膜５０の下側には、平行に配列された複数のヒューズ４０が形成されている。
【００２８】
（第１実施形態）
図２〜４を参照して、第１実施形態の半導体装置の製造方法について説明する。図２〜４は、第１実施形態の半導体装置の製造方法を説明するための工程図であって、各製造工程段階で得られた構造体の主要部の切断端面をそれぞれ示している。
【００２９】
先ずこの実施形態では、下地上にヒューズ領域及び配線領域を設定し、下地のヒューズ領域上にヒューズを形成する。この工程につき、以下説明する。
【００３０】
先ず、半導体基板としてｐ型のシリコン基板１２を用意する。このシリコン基板１２に任意好適な方法で素子分離領域を形成する。例えば、素子分離領域の形成を、このシリコン基板１２をトレンチエッチングしてトレンチ（溝）を形成した後、トレンチをシリコン酸化膜（以下、素子分離酸化膜と称する。）１４で埋め込んで行うことができる。さらに、例えばｎ型不純物であるＰ、Ａｓなどのイオン注入を行ってｎウェル１６を形成する。以下の説明では、この素子分離及びウェルの形成を行ったシリコン基板１２を下地１０と称する。
【００３１】
次に、下地１０上に、ヒューズ領域１３とヒューズの非形成領域である配線領域１５とを区画領域として、それぞれ設定する。ヒューズ領域１３は、例えば素子分離酸化膜１４上に設定される(図２（Ａ）)。
【００３２】
次に、ゲート電極２２を形成する。このゲート電極２２の形成は、例えば、次の通りに行えば良い。
【００３３】
先ず、下地１０上に熱酸化により酸化膜を形成した後、この酸化膜上に導電膜及びシリコン窒化膜を順に成膜する。この導電膜を、例えば、多結晶シリコン膜とタングステンシリサイドを順に積層して構成したポリサイド構造として形成する。多結晶シリコン膜は、例えば化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。一方、高融点金属シリサイド膜であるタングステンシリサイドは、例えばスパッタ法により形成される。また、シリコン窒化膜は、例えば減圧ＣＶＤ法により形成される。
【００３４】
その後、フォトリソグラフィ及びドライエッチングにより導電膜のパターニングを行って、ｎウェル１６上にゲート電極２２を形成する。このとき、ゲート電極２２の形成とともに、ヒューズ領域１３の素子分離酸化膜１４上にゲート電極２２と電気的に接続されるゲート電極配線４２が形成される。ゲート電極２２及びゲート電極配線４２のパターニングを行うと、ゲート電極２２及びゲート電極配線４２のそれぞれの上側に、シリコン窒化膜２４及び４４がそれぞれ残存する。以下の説明では、ゲート電極配線４２とゲート電極配線４２上に形成されたシリコン窒化膜４４の積層体をヒューズ４０と称する(図２（Ｂ）)。
【００３５】
次に、従来周知の任意好適な方法を用いて、ゲート電極２２の両側壁に、ボトムシリコン酸化膜３２、シリコン窒化膜３４及びトップシリコン酸化膜３６が順次に積層されて、構成されている電荷蓄積部３０を形成する。さらに、ＭＯＳＦＥＴのソース２６又はドレイン２８として機能する領域に不純物を注入した後、この不純物を拡散させて不純物拡散領域を形成する。
【００３６】
次に、この実施形態では、下地１０及びヒューズ４０上に、第１絶縁膜５１を形成する。
【００３７】
この第１絶縁膜５１の形成のため、先ず、ヒューズ４０及びＲＯＭ２０が形成された下地１０上に、減圧ＣＶＤ法によりシリコン窒化膜５１ａを堆積した後、原料ガスとしてＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）−Ｏ３を用いたＣＶＤ法により、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜５１ｂを堆積する。
【００３８】
このＢＰＳＧ膜５１ｂを約８００℃の窒素雰囲気中でリフローした後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を行って、ＢＰＳＧ膜５１ｂの上面を平坦化する。
【００３９】
ＴＥＯＳを原料ガスとして用いた減圧ＣＶＤ法により、ＢＰＳＧ膜５１ｂの平坦な上面上にシリコン酸化膜（ＴＥＯＳ酸化膜）５１ｃを形成する。シリコン窒化膜５１ａ、ＢＰＳＧ膜５１ｂ、ＴＥＯＳ酸化膜５１ｃの積層体を第１絶縁膜５１と称する（図２（Ｃ））。
【００４０】
次に、この実施形態では、配線領域１５の第１絶縁膜５１に第１コンタクト用開口部５３ａを形成した後、この第１コンタクト用開口部５３ａを導電材料としてタングステンで埋め込んで第１プラグ５４ａを形成する。
【００４１】
この工程では、先ず、フォトリソグラフィ及びドライエッチングを行って、第１コンタクト用開口部５３ａを形成し、この第１コンタクト用開口部５３ａに、下地１０又はゲート電極２２を露出させる。
【００４２】
続いて、第１コンタクト用開口部５３ａ内及び第１絶縁膜５１上に、ＣＶＤ法によりチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を堆積する。このとき、第１コンタクト用開口部５３ａの底面上にＴｉ及びＴｉＮの薄膜が形成される。その後、ＣＶＤ法によりタングステン（Ｗ）を堆積した後、ＣＭＰ法又はドライエッチングにより第１絶縁膜５１上のＴｉ，ＴｉＮ及びＷを除去する。この結果、第１コンタクト用開口部内にＷが埋め込まれた第１プラグ５４ａが形成される(図２（Ｄ）)。
【００４３】
次に、この実施形態では、第１プラグ５４ａ及び第１絶縁膜５１上に、第２絶縁膜５２を形成する。具体的には、ＴＥＯＳを原料ガスとして用いた減圧ＣＶＤ法により、第１プラグ５４ａが形成された第１絶縁膜５１上に、シリコン酸化膜を堆積して第２絶縁膜５２を形成する(図３（Ａ）)。
【００４４】
次に、第２絶縁膜５２をフォトリソグラフィ及びドライエッチングによりパターニングして、第１プラグ５４ａ上の第２絶縁膜５２の部分に第２コンタクト用開口部５３ｂを設けるとともに、ヒューズ領域１３の第１絶縁膜５１を露出するストッパ用開口部５７を設ける。
【００４５】
次に、この実施形態では、第２コンタクト用開口部５３ｂを導電材料としてタングステンで埋め込んで第２プラグ５４ｂを形成するとともに、ストッパ用開口部５７中にストッパ膜５５を形成する。具体的には、第１プラグ５４ａの形成と同様に、第２コンタクト用開口部５３ｂ内、ストッパ用開口部５７内及び第２絶縁膜５２上に、ＣＶＤ法によりＴｉ及びＴｉＮの薄膜を形成した後、Ｗを堆積し、さらに、ＣＭＰ法により第２絶縁膜５２上のＴｉ，ＴｉＮ及びＷを除去する。この結果、第２コンタクト用開口部５３ｂ内にタングステンが埋め込まれた第２プラグ５４ｂが形成される。第１プラグ５４ａと第２プラグ５４ｂとが相俟って導電プラグ５４を構成する。また、ストッパ用開口部５７内にタングステンが埋め込まれて、ストッパ膜５５が形成される。ストッパ膜５５は、導電プラグ５４と電気的に絶縁されている。
【００４６】
ここで、ストッパ膜５５は、後の工程で、ストッパ膜５５の上に形成される層間絶縁膜をエッチングしてヒューズ領域１３にヒューズ窓を形成する際に、エッチストップとして機能するものである。従って、ヒューズ領域１３の絶縁膜の厚みを均一にするために、ストッパ膜５５すなわちストッパ用開口部５７をヒューズ領域１３よりも一回り大きく形成し、後の工程でのストッパ膜５５のエッチングの際に、ストッパ膜５５の部分が枠状に残存するのが良い(図３（Ｂ）)。
【００４７】
次に、この実施形態では、配線領域１５の第２絶縁膜５２上に配線パターン（ＬＳＩ配線）を形成した後、第２絶縁膜上に層間絶縁膜を形成する。
【００４８】
この工程では、先ず、第２絶縁膜５２上に、例えばスパッタ法によりアルミニウムを主成分とした材料で形成される膜、例えばアルミニウム合金膜を堆積する。その後、当該アルミニウム合金膜を、フォトリソグラフィ及びドライエッチングによりパターニングして、第１配線パターン６２を形成する。このとき、導電プラグ５４は第１配線パターン６２と電気的に接続される。ストッパ膜５５上のアルミニウム合金膜はパターニングにより全て除去されて、ストッパ膜５５が露出する。このとき、アルミニウム合金膜のエッチング後にストッパ膜５５もエッチングされるが、アルミニウム合金膜のパターニング後のオーバーエッチング分だけであり、ストッパ膜５５の大部分は、消失しないで残存する。なお、以下の説明では、第１絶縁膜５１と第２絶縁膜５２の積層体を第１層間絶縁膜５０と称することもある(図３（Ｃ）)。
【００４９】
次に、例えばＣＶＤ法により、第１層間絶縁膜５０上にシリコン酸化膜を堆積し、第２層間絶縁膜６０を形成する。その後、配線領域１５の第２層間絶縁膜６０の部分に、第１配線パターン６２が露出する開口部を形成する。さらに、ＣＶＤ法及びＣＭＰ法により、開口部内にＷを埋め込んで導電プラグ６４を形成する。その後、第１配線パターン６２と同様に、第２層間絶縁膜６０上に第２配線パターン７２を形成する（図３（Ｄ））。
【００５０】
その後、第３層間絶縁膜７０、導電プラグ７４及び第３配線パターン８２の形成を順に行い、多層配線構造を得る。なお、ここでは、多層配線構造として３層の場合の例につき説明したが、層の数は３に限定されない。多層配線構造を得た後、プラズマＣＶＤ法により、シリコン酸化膜及びシリコン窒化膜を順に堆積して、配線パターンを覆う保護膜８０を形成する（図４（Ａ））。
【００５１】
次に、この実施形態では、ヒューズ領域１３の第１層間絶縁膜５０以外の層間絶縁膜をエッチングにより除去して、ストッパ膜を露出する。具体的には、任意好適な従来周知のフォトリソグラフィ及びドライエッチングにより、ヒューズ領域１３の保護膜８０、第２及び第３層間絶縁膜６０及び７０を除去してヒューズ窓９０を形成する。ヒューズ窓９０の底にはストッパ膜５５が露出する(図４（Ｂ））。
【００５２】
次に、タングステンのストッパ膜５５を任意好適なドライエッチングにより除去する。このとき、ヒューズ窓９０の周囲に、ストッパ膜５５の部分が枠状のタングステン枠５６として残存する（図４（Ｃ））。
【００５３】
この第１実施形態の製造方法によれば、ストッパ膜としてタングステンを用いているので、第１配線パターンにアルミニウム合金を用いた場合でも、ヒューズ窓の側壁部分に、アルミニウムが残存しない。タングステンは、アルミニウムに比べて腐食による劣化が起こりにくいので、後の工程における耐湿性の制限を緩和することができる。
【００５４】
また、ストッパ膜の形成を、導電プラグの形成と同時に行うことにより、ストッパ膜を第１層間絶縁膜５０上ではなく、第１層間絶縁膜５０内に埋め込んで形成している。このため、ヒューズ４０上の絶縁膜を厚みの均一性を保ちながら、その厚みを従来よりも薄くできる。
【００５５】
シリコン窒化膜はシリコン酸化膜に比べてレーザにより切断されにくい。このため、ゲート配線パターン上に、シリコン窒化膜が存在すると、照射時間が長くなってしまう。また、照射時間を短縮するためにレーザの出力を大きくすると、絶縁膜にクラックを生じさせ、半導体装置の機能を損なう恐れがある。
【００５６】
これに対し、第１実施形態の半導体装置の製造方法によれば、ヒューズ上の絶縁膜の厚みを従来よりも薄くできるので、ヒューズを構成する導電膜上に窒化膜を用いる場合であっても、従来と同様のレーザ出力でヒューズの切断を行うことができる。
【００５７】
なお、ここでは、半導体装置としてＲＯＭの例につき説明したが、第１実施形態の半導体装置の製造方法は、この例に限定されない。フォトリソグラフィにおける光反射を抑えるための反射防止膜など、ヒューズとして配線上にシリコン窒化膜を有する半導体装置を製造するのに、この方法を用いることができる。また、導電材料としてタングステンを用いる例を示したが、導電材料はタングステンに限定されず、例えば銅などを用いても良い。
【００５８】
（第２実施形態）
図５及び６を参照して、第２実施形態の半導体装置の製造方法について説明する。図５及び６は、第２実施形態の半導体装置の製造方法を説明するための工程図であって、各製造工程段階で得られた構造体の主要部の切断端面をそれぞれ示している。
【００５９】
この実施形態では、先ず、下地１０上にヒューズ領域１３及び配線領域１５を設定し、下地１０のヒューズ領域１３上にヒューズ４０を形成する。その後、下地１０及びヒューズ４０上に絶縁膜を形成する。ここでは、絶縁膜を、第１絶縁膜５１上に第２絶縁膜５２が形成された積層体とする。以下、この絶縁膜を第１層間絶縁膜５０と称することもある。
【００６０】
第１絶縁膜５１上に、第２絶縁膜５２を形成するまでの工程は、図２（Ａ）〜（Ｄ）及び図３（Ａ）を参照して説明した、第１実施形態と同様なので、説明を省略する。
【００６１】
第２絶縁膜５２を形成した後、第２絶縁膜５２をフォトリソグラフィ及びドライエッチングによりパターニングして、第１プラグ５４ａ上の第２絶縁膜５２の部分に第２コンタクト用開口部５３ｂを設ける。このとき、ストッパ用開口部の形成を行わない点が第１実施形態と異なっている。次に、第２コンタクト用開口部５３ｂ内及び第２絶縁膜５２上に、ＣＶＤ法によりＴｉ及びＴｉＮの薄膜を形成した後、Ｗを堆積し、さらに、ＣＭＰ法により第２絶縁膜５２上のＴｉ，ＴｉＮ及びＷを除去する。この結果、第２コンタクト用開口部５３ｂ内にＷが埋め込まれた第２プラグ５４ｂが形成される。第１プラグ５４ａと第２プラグ５４ｂとが相俟って導電プラグ５４を構成する(図５（Ａ）)。
【００６２】
次に、この実施形態では、配線領域の絶縁膜上に、配線パターンと、配線パターンと電気的に絶縁され、ヒューズ領域を覆うストッパ膜とを備える導電膜パターンを形成した後、絶縁膜上に層間絶縁膜を形成する。
【００６３】
この工程では、先ず、第２絶縁膜５２上に、例えばスパッタ法によりアルミニウム合金膜を堆積する。その後、当該アルミニウム合金膜を、フォトリソグラフィ及びドライエッチングによりパターニングして、導電膜パターンを形成する。この導電膜パターンは、第１配線パターン６２とストッパ膜６５を備えている。導電プラグ５４は、第１配線パターン６２と電気的に接続される。ストッパ膜６５は、ヒューズ領域１３の第２絶縁膜５２上に形成される。ストッパ膜６５は第１配線パターン６２及び導電プラグ５４とは、電気的に絶縁されている(図５（Ｂ）)。
【００６４】
ここで、ストッパ膜６５は、後の工程で、ストッパ膜６５の上に形成される層間絶縁膜をエッチングしてヒューズ領域１３にヒューズ窓を形成する際に、エッチストップとして機能するものである。従って、ヒューズ領域１３の絶縁膜の厚みを均一にするために、ストッパ膜６５をヒューズ領域１３よりも一回り大きく形成し、後の工程でのストッパ膜６５のエッチングの際にストッパ膜６５の部分が枠状に残存するのが良い。
【００６５】
その後の、第２層間絶縁膜６０、導電プラグ６４、第２配線パターン７２、第３層間絶縁膜７０、導電プラグ７４、第３配線パターン８２及び保護膜８０を形成する工程は、図３（Ｄ）及び図４（Ａ）を参照して説明した第１実施形態と同様なので説明を省略する（図５（Ｃ））。
【００６６】
次に、この実施形態では、ヒューズ領域１３の層間絶縁膜をエッチングにより除去して、ストッパ膜６５を露出する。具体的には、フォトリソグラフィ及びエッチングにより、ヒューズ領域１３の保護膜８０、第２及び第３層間絶縁膜６０及び７０を除去してヒューズ窓９０を形成する。ヒューズ窓９０の底にはストッパ膜６５が露出する。
【００６７】
次に、この実施形態では、ヒューズ領域１３のストッパ膜６５をエッチングにより除去する。このとき、ストッパ膜６５の部分が枠状のアルミニウム枠６６として残存する。このアルミニウム枠６６は、ヒューズ窓９０内に露出している(図６（Ａ）)。
【００６８】
次に、この実施形態では、ヒューズ窓９０の側壁に露出して残存するストッパ膜６５の部分を、希硝酸をエッチャントとして用いるウェットエッチングにより除去する。この希硝酸の濃度は、５〜５０重量％程度とすることができる。この中で、希硝酸の濃度が２０重量％のときに、エッチングレートが最大となるので、１０〜３０重量％の濃度とするのが好適である（図６（Ｂ））。
【００６９】
この第２実施形態の製造方法によれば、ストッパ膜としてアルミニウム合金を用いているが、ストッパ膜のエッチング後にヒューズ領域に残存するアルミニウムをウェットエッチングで除去している。このため、腐食が起こりやすいアルミニウムがヒューズ窓内に露出しないので、後の工程における耐湿性の制限を緩和することができる。
【００７０】
また、ストッパ膜の形成を、第１配線パターンの形成と同時に行うことにより、ストッパ膜を第１層間絶縁膜上に設けているので、ヒューズ上の絶縁膜の厚みを第１実施形態よりも厚くすることができる。この結果、ゲート電極配線上にシリコン窒化膜がない場合や、レーザ出力が強すぎる場合などでも、レーザによるヒューズの切断の際に、ヒューズの下の絶縁膜を切断する恐れがなくなる。
【図面の簡単な説明】
【００７１】
【図１】ヒューズを備える半導体装置を説明するための概略構成図である。
【図２】第１実施形態の半導体装置の製造工程を説明するための工程図（その１）である。
【図３】第１実施形態の半導体装置の製造工程を説明するための工程図（その２）である。
【図４】第１実施形態の半導体装置の製造工程を説明するための工程図（その３）である。
【図５】第２実施形態の半導体装置の製造工程を説明するための工程図（その１）である。
【図６】第２実施形態の半導体装置の製造工程を説明するための工程図（その２）である。
【符号の説明】
【００７２】
１０    下地
１２    シリコン基板
１３    ヒューズ領域
１４    素子分離酸化膜
１５    配線領域
１６    ｎウェル
２０    ＲＯＭ
２２    ゲート電極
２４、３４、４４    シリコン窒化膜
２６    ソース
２８    ドレイン
３０    電荷蓄積部
３２    ボトムシリコン酸化膜
３６    トップシリコン酸化膜
４０    ヒューズ
４２    ゲート電極配線
５０    第１層間絶縁膜
５１    第１絶縁膜
５２    第２絶縁膜
５３ａ    第１コンタクト用開口部
５３ｂ    第２コンタクト用開口部
５４、６４、７４    導電プラグ
５４ａ    第１プラグ
５４ｂ    第２プラグ
５５、６５    ストッパ膜
５６    タングステン枠
５７    ストッパ用開口部
６０    第２層間絶縁膜
６２    第１配線パターン
６６    アルミニウム枠
７０    第３層間絶縁膜
７２    第２配線パターン
８０    保護膜
８２    第３配線パターン
９０    ヒューズ窓
【図１】
2008060405.tif 000003
【図２】
2008060405.tif 000004
【図３】
2008060405.tif 000005
【図４】
2008060405.tif 000006
【図５】
2008060405.tif 000007
【図６】
2008060405.tif 000008