(57)【要約】【課題】撮像対象が高速に変化する場合であっても、像に歪みが発生しないようにして、ダイナミックレンジを拡大可能な固体撮像装置を提供する。【解決手段】  半導体領域１８、半導体領域１８とフォトダイオードをなす表面埋込領域２２ｂ及び２２ａ、表面埋込領域２２ａ，２２ｂから転送されたフォトダイオードが生成した信号電荷をそれぞれ蓄積する転送電荷蓄積領域２３ａ，２３ｂ、転送電荷蓄積領域２３ａ，２３ｂから信号電荷を読み出す読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、表面埋込領域２２ａから転送電荷蓄積領域２３ａへの電荷の転送を複数回の部分転送でなし、表面埋込領域２２ｂから転送電荷蓄積領域２３ｂへの電荷の転送を全転送としてなすように画素を駆動する周辺回路部とを備え、表面埋込領域２２ｂのポテンシャル井戸の深さが、表面埋込領域２２ａよりも深い。【選択図】      図２０
2008252814.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体領域と、
前記半導体領域の上部の一部に埋め込まれ、前記半導体領域とフォトダイオードをなす第２導電型表面埋込領域と、
前記半導体領域の上部の一部に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の転送電荷蓄積領域と、
該転送電荷蓄積領域から前記信号電荷を読み出す読み出し用バッファアンプ
とを備える画素を複数配列した固体撮像装置の駆動方法であって、
前記表面埋込領域から前記転送電荷蓄積領域への電荷の転送が、１フレーム内において繰り返される複数回の部分転送と、前記複数回の部分転送の後の全転送からなることを特徴とする固体撮像装置の駆動方法。
【請求項２】
前記複数回の部分転送において、部分転送を行う毎にその電荷による信号を外部に読み出し、画像合成用のデータとして用いることを特徴とする請求項１に記載の固体撮像装置の駆動方法。
【請求項３】
前記複数回の部分転送において、連続する２回の部分転送の内、１回目の電荷は捨て、２回目の電荷による信号を読み出し、画像合成用のデータとして用いることを特徴とする請求項１に記載の固体撮像装置の駆動方法。
【請求項４】
第１導電型の半導体領域、前記半導体領域の上部の一部に埋め込まれ、前記半導体領域とフォトダイオードをなす第２導電型表面埋込領域、前記半導体領域の上部の一部に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の転送電荷蓄積領域、該転送電荷蓄積領域から前記信号電荷を読み出す読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、
前記表面埋込領域から前記転送電荷蓄積領域への電荷の転送が、１フレーム内において繰り返される複数回の部分転送と、前記複数回の部分転送の後の全転送をなすように前記画素を駆動する周辺回路部
とを備えることを特徴とする固体撮像装置。
【請求項５】
前記表面埋込領域と前記転送電荷蓄積領域との間のポテンシャル障壁の高さを変えて前記部分転送と、前記全転送を制御することを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記ポテンシャル障壁の高さを静電誘導で制御することを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
第１導電型の半導体領域、前記半導体領域の上部の一部に埋め込まれ前記半導体領域とフォトダイオードをなす第２導電型の第１及び第２表面埋込領域、前記半導体領域の上部の一部に埋め込まれ前記第１表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第１の転送電荷蓄積領域、前記半導体領域の上部の一部に埋め込まれ前記第２表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第２の転送電荷蓄積領域、前記第１の転送電荷蓄積領域から前記信号電荷を読み出す第１の読み出し用バッファアンプ、前記第２の転送電荷蓄積領域から前記信号電荷を読み出す第２の読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、
前記第２表面埋込領域から前記第２の転送電荷蓄積領域への電荷の転送を、１フレーム内において繰り返される複数回の部分転送でなし、前記第１表面埋込領域から前記第１の転送電荷蓄積領域への電荷の転送を、前記複数回の部分転送の後の全転送としてなすように前記画素を駆動する周辺回路部
とを備え、前記第１表面埋込領域のなす前記電荷に対するポテンシャル井戸の深さが、前記第２表面埋込領域のなすポテンシャル井戸の深さよりも深いことを特徴とする固体撮像装置。
【請求項８】
第１導電型の半導体領域、前記半導体領域の上部の一部に埋め込まれ前記半導体領域とフォトダイオードをなす第２導電型の第１及び第２表面埋込領域、前記半導体領域の上部の一部に埋め込まれ前記第１及び第２表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の転送電荷蓄積領域、前記転送電荷蓄積領域から前記信号電荷を読み出す読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、
前記第２表面埋込領域から前記転送電荷蓄積領域への電荷の転送を、１フレーム内において繰り返される複数回の部分転送でなし、前記第１表面埋込領域から前記転送電荷蓄積領域への電荷の転送を、前記複数回の部分転送の後の全転送としてなすように前記画素を駆動する周辺回路部
とを備え、前記第１表面埋込領域のなす前記電荷に対するポテンシャル井戸の深さが、前記第２表面埋込領域のなすポテンシャル井戸の深さよりも深いことを特徴とする固体撮像装置。
【請求項９】
第１導電型の半導体領域、前記半導体領域の上部の一部に埋め込まれ前記半導体領域とフォトダイオードをなす第２導電型の第１及び第２表面埋込領域、前記半導体領域の上部の一部に埋め込まれ前記第１表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第１の転送電荷蓄積領域、前記半導体領域の上部の一部に埋め込まれ前記第２表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第２の転送電荷蓄積領域、前記第１の転送電荷蓄積領域及び前記第２の転送電荷蓄積領域間を短絡する接続配線、該接続配線に接続され、前記第１及び第２の転送電荷蓄積領域から前記信号電荷を読み出す前記第１及び第２の転送電荷蓄積領域に共通の読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、
前記第２表面埋込領域から前記第２の転送電荷蓄積領域への電荷の転送を、１フレーム内において繰り返される複数回の部分転送でなし、前記第１表面埋込領域から前記第１の転送電荷蓄積領域への電荷の転送を、前記複数回の部分転送の後の全転送としてなすように前記画素を駆動する周辺回路部
とを備え、前記第１表面埋込領域のなす前記電荷に対するポテンシャル井戸の深さが、前記第２表面埋込領域のなすポテンシャル井戸の深さよりも深いことを特徴とする固体撮像装置。
【請求項１０】
前記第１表面埋込領域の不純物密度が前記第２表面埋込領域の不純物密度よりも高いことを特徴とする請求項７〜９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記第１表面埋込領域の禁制帯幅が前記第２表面埋込領域の禁制帯幅よりも広いことを特徴とする請求項７〜９のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像用の画素を複数個配列した固体撮像装置に係り、特にダイナミックレンジを拡大した固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
非常に明るい部分と暗い部分が同時に存在している場合でも、良好な撮像を可能とするためには、広いダイナミックレンジを有した固体撮像装置が必要であるが、従来、図２３に示すように、１フレーム周期（以下、単に「フレーム」と言う。）中を、長時間露光期間、短時間露光期間、超短時間露光期間に分割して、これらの蓄積時間の異なる信号をそれぞれ読み出して合成することで広ダイナミックレンジ化を図った固体撮像装置が提案されている（特許文献１参照。）
又、信号を多数回読み出して外部で信号の積算を行うことでダイナミックレンジ拡大を行う方法が提案されている（特許文献２参照。）。
【特許文献１】特開２００４−３６３６６６号公報
【特許文献２】特開２００３−２５９２３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に記載された方法では、１フレーム中に複数枚作成される画像は、それぞれ異なる時間帯に属するものであり、撮像対象が高速に変化する動画である場合、像に歪みが発生する問題がある。
【０００４】
又、特許文献２に記載された方法では、複数回信号を読み出して外部で加算することによって、ノイズが加算されることにより、低照度の領域でのノイズが目立つという課題がある。
【０００５】
上記問題を鑑み、本発明は、撮像対象が高速に変化する場合であっても、像に歪みが発生しないようにして、ダイナミックレンジを拡大可能な固体撮像装置及びその駆動方法を提供することを目的とする。
【０００６】
又、信号を繰り返し読み出して外部で信号の積算を行って、信号のダイナミックレンジの拡大を行う際に、微弱光による微小な蓄積電荷に対しては、読み出しノイズを増加させることなく、ダイナミックレンジの拡大が可能な固体撮像装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の態様は、（イ）第１導電型の半導体領域と、（ロ）半導体領域の上部の一部に埋め込まれ、半導体領域とフォトダイオードをなす第２導電型表面埋込領域と、（ハ）半導体領域の上部の一部に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の転送電荷蓄積領域と、（ニ）この転送電荷蓄積領域から信号電荷を読み出す読み出し用バッファアンプとを備える画素を複数配列した固体撮像装置の駆動方法であって、表面埋込領域から転送電荷蓄積領域への電荷の転送が、１フレーム内において繰り返される複数回の部分転送と、複数回の部分転送の後の全転送からなる固体撮像装置の駆動方法であることを要旨とする。ここで、第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。
【０００８】
本発明の第２の態様は、（イ）第１導電型の半導体領域、半導体領域の上部の一部に埋め込まれ、半導体領域とフォトダイオードをなす第２導電型表面埋込領域、半導体領域の上部の一部に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の転送電荷蓄積領域、この転送電荷蓄積領域から信号電荷を読み出す読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、（ロ）表面埋込領域から転送電荷蓄積領域への電荷の転送が、１フレーム内において繰り返される複数回の部分転送と、複数回の部分転送の後の全転送をなすように画素を駆動する周辺回路部を備える固体撮像装置であることを要旨とする。
【０００９】
本発明の第３の態様は、（イ）第１導電型の半導体領域、半導体領域の上部の一部に埋め込まれ半導体領域とフォトダイオードをなす第２導電型の第１及び第２表面埋込領域、半導体領域の上部の一部に埋め込まれ第１表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第１の転送電荷蓄積領域、半導体領域の上部の一部に埋め込まれ第２表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第２の転送電荷蓄積領域、第１の転送電荷蓄積領域から信号電荷を読み出す第１の読み出し用バッファアンプ、第２の転送電荷蓄積領域から信号電荷を読み出す第２の読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、（ロ）第２表面埋込領域から第２の転送電荷蓄積領域への電荷の転送を、１フレーム内において繰り返される複数回の部分転送でなし、第１表面埋込領域から第１の転送電荷蓄積領域への電荷の転送を、複数回の部分転送の後の全転送としてなすように画素を駆動する周辺回路部とを備え、第１表面埋込領域のなす電荷に対するポテンシャル井戸の深さが、第２表面埋込領域のなすポテンシャル井戸の深さよりも深い固体撮像装置であることを要旨とする。
【００１０】
本発明の第４の態様は、（イ）第１導電型の半導体領域、半導体領域の上部の一部に埋め込まれ半導体領域とフォトダイオードをなす第２導電型の第１及び第２表面埋込領域、半導体領域の上部の一部に埋め込まれ第１及び第２表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の転送電荷蓄積領域、転送電荷蓄積領域から信号電荷を読み出す読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、（ロ）第２表面埋込領域から転送電荷蓄積領域への電荷の転送を、１フレーム内において繰り返される複数回の部分転送でなし、第１表面埋込領域から転送電荷蓄積領域への電荷の転送を、複数回の部分転送の後の全転送としてなすように画素を駆動する周辺回路部とを備え、第１表面埋込領域のなす電荷に対するポテンシャル井戸の深さが、第２表面埋込領域のなすポテンシャル井戸の深さよりも深い固体撮像装置であることを要旨とする。
【００１１】
本発明の第５の態様は、（イ）第１導電型の半導体領域、半導体領域の上部の一部に埋め込まれ半導体領域とフォトダイオードをなす第２導電型の第１及び第２表面埋込領域、半導体領域の上部の一部に埋め込まれ第１表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第１の転送電荷蓄積領域、半導体領域の上部の一部に埋め込まれ第２表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の第２の転送電荷蓄積領域、第１の転送電荷蓄積領域及び第２の転送電荷蓄積領域間を短絡する接続配線、この接続配線に接続され、第１及び第２の転送電荷蓄積領域から信号電荷を読み出す第１及び第２の転送電荷蓄積領域に共通の読み出し用バッファアンプとを備える画素を複数配列した画素アレイ部と、（ロ）第２表面埋込領域から第２の転送電荷蓄積領域への電荷の転送を、１フレーム内において繰り返される複数回の部分転送でなし、第１表面埋込領域から第１の転送電荷蓄積領域への電荷の転送を、複数回の部分転送の後の全転送としてなすように画素を駆動する周辺回路部とを備え、第１表面埋込領域のなす電荷に対するポテンシャル井戸の深さが、第２表面埋込領域のなすポテンシャル井戸の深さよりも深い固体撮像装置であることを要旨とする。
【発明の効果】
【００１２】
本発明によれば、撮像対象が高速に変化する場合であっても、像に歪みが発生しないようにして、ダイナミックレンジを拡大可能な固体撮像装置及びその駆動方法を提供することができる。
【００１３】
更に、本発明によれば、微弱光に対する信号をノイズの増加なく読み出しながら、信号のダイナミックレンジを拡大可能な固体撮像装置及びその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面を参照して、本発明の第１〜第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１５】
又、以下に示す第１〜第３の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００１６】
（第１の実施の形態）
本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）は、図１に示すように、画素アレイ部（Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm）と周辺回路部（１０４，１０５，１０６，ＮＣ1〜ＮＣm）とを同一の半導体チップ上に集積化している。画素アレイ部には、２次元マトリクス状に多数の画素Ｘij（ｉ＝１〜ｍ；ｊ＝１〜ｎ：ｍ，ｎはそれぞれ整数である。）が配列されており、方形状の撮像領域を構成している。そして、この画素アレイ部の下辺部には、画素行Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm方向に沿って水平シフトレジスタ１０６が設けられ、画素アレイ部の左辺部には画素列Ｘ11〜Ｘn1；Ｘ12〜Ｘn2；……；Ｘ1j〜Ｘnj；……；Ｘ1m〜Ｘnm方向に沿って垂直シフトレジスタ（垂直ドライバ回路）１０５が設けられている。垂直シフトレジスタ（垂直ドライバ回路）１０５及び水平シフトレジスタ１０６には、タイミング発生回路１０４が接続されている。
【００１７】
タイミング発生回路１０４、水平シフトレジスタ１０６及び垂直シフトレジスタ（垂直ドライバ回路）１０５によって画素アレイ部内の画素Ｘijが順次走査され、画素信号の読み出しや電子シャッタ動作が実行される。即ち、本発明の第１の実施の形態に係る固体撮像装置では、画素アレイ部を各画素行Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm単位で垂直方向に走査することにより、各画素行Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnmの画素信号を各画素列Ｘ11〜Ｘn1；Ｘ12〜Ｘn2；……；Ｘ1j〜Ｘnj；……；Ｘ1m〜Ｘnm毎に設けられた垂直信号線Ｂ1，Ｂ2，Ｂ3，…，Ｂj，…，Ｂmによって画素信号を読み出す構成となっている。
【００１８】
各垂直信号線Ｂ1，Ｂ2，Ｂ3，…，Ｂj，…，Ｂmには、それぞれノイズキャンセル回路ＮＣ1，ＮＣ2，ＮＣ3，…，ＮＣj，…，ＮＣmが接続されている。即ち、１水平ライン毎に、対応するカラムのノイズキャンセル回路ＮＣ1〜ＮＣmに転送電荷蓄積領域の蓄積した信号電荷に依存したレベルを読み出し、それぞれのノイズキャンセル回路ＮＣ1〜ＮＣmにおいてノイズキャンセルを行った後、水平走査を行う。先ず、リセット信号Ｒ（１）のパルスを与えて、転送電荷蓄積領域をリセットしたときのリセットレベルをφＲパルスによってノイズキャンセル回路ＮＣ1内のキャパシタＣ１にサンプルし、記憶する。次いで、制御信号ＴＸ（１）を与え、受光カソード領域１１ａから電荷蓄積領域１２ａを経て転送電荷蓄積領域に信号電荷の転送を行う。そのときの信号レベルを、φＳパルスによってノイズキャンセル回路ＮＣ1の別のキャパシタＣ２にサンプルし、記憶する。この動作は、１行分の画素に対して同時に行われ、ノイズキャンセル回路ＮＣ1〜ＮＣmの１行分の信号が記憶される。ノイズキャンセル回路ＮＣ1〜ＮＣmに記憶された信号を、水平選択制御信号ＳＨ（１）〜ＳＨ（Ｍ）を与えることで、順次読み出し、差動アンプ１０７に入力する。差動アンプ１０７が、ノイズキャンセル回路ＮＣ1〜ＮＣmに記憶されたリセットレベルと信号レベルとの差分を求めることにより、増幅トランジスタ等が発生する固定パターンノイズと、浮遊拡散層で発生するリセットノイズをキャンセルする。差動アンプ１０７からの画像信号を順次水平走査により図１０に示す画像合成回路に出力する。このような処理を、１行目から、最終行まで行うことで、すべての画像信号が読み出され、画像合成回路で画像が合成される。水平ラインの選択は、制御信号Ｓiを画素Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；・・・・・；Ｘn1〜Ｘnm内の電圧読み出し用バッファアンプ８２（図３参照。）の画素選択用のスイッチングトランジスタＭＳiに与えることで行い、垂直信号に対応する水平ラインの信号が現れる。
【００１９】
第１の実施の形態に係る固体撮像装置のそれぞれの画素Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm内の画素回路として機能する画素の平面構造の一例を、図２に、対応する断面図を図３に示すが、図２の左側には、受光カソード領域（電荷生成領域）として機能する表面埋込領域２２が矩形の領域として示されている。表面埋込領域２２は、第１導電型（ｐ型）の半導体領域２５に囲まれた第２導電型（ｎ型）の表面埋込領域２２である。この表面埋込領域２２の領域内で、一点鎖線で示した遮光膜開口部４２（図３には遮光膜４１が示されている。）を介して、画素に光が入射する。即ち、画素は、遮光膜４１の開口部４２を介して入射した光信号を受光し、この光信号を信号電荷に変換する。表面埋込領域２２の右側に、画素が生成した信号電荷を右方向に静電誘導で転送する転送ゲート電極１６が配置されている。「静電誘導で転送」とは、具体的には、転送ゲート電極１６に印加する電圧により転送ゲート電極１６の直下の半導体領域２５の表面に電荷転送チャネルを誘起して電荷を転送するという意味である。即ち、通常のＭＯＳトランジスタのゲート電圧の制御によるソース・ドレイン間電流の制御等の容量制御型（電圧制御型）の電流制御が「静電誘導による転送」に該当する。更に、図２に示すように、転送ゲート電極１６により静電誘導で転送された信号電荷を蓄積する転送電荷蓄積領域２３が転送ゲート電極１６の右側に配置されている。転送電荷蓄積領域２３の更に右側には、転送電荷蓄積領域２３に隣接し、リセットゲート電極１３と、このリセットゲート電極１３を介して、転送電荷蓄積領域２３に対向するリセットドレイン領域２４が配置されている。転送電荷蓄積領域２３、リセットゲート電極１３及びリセットドレイン領域２４とでリセットトランジスタとなるＭＯＳトランジスタが形成されている。それぞれのリセットゲート電極１３に対し、制御信号Ｒをすべてハイ（Ｈ）レベルにして、転送電荷蓄積領域２３に蓄積された電荷をリセットドレイン領域２４にそれぞれ吐き出し、転送電荷蓄積領域２３をリセットする。
【００２０】
図３は図２に示した画素のＡ−Ａ方向から見た断面構造であるが、第１導電型（ｐ型）の半導体基板１９と、半導体基板１９の上に配置された第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０と、半導体層（エピタキシャル成長層）２０の上に配置された第２導電型（ｎ型）の表面埋込領域２２が示されている。上述したように、表面埋込領域２２は、第１導電型の半導体領域（ｐウェル）２５に囲まれたｎ型の表面埋込領域２２である。受光カソード領域（電荷生成領域）として機能する表面埋込領域２２と、表面埋込領域（受光カソード領域）２２の直下の受光アノード領域として機能する半導体層（エピタキシャル成長層）２０とでフォトダイオードを構成している。電荷生成領域（受光アノード領域）で生成されたキャリア（電子）は、電荷生成領域の直上の表面埋込領域２２の一部に注入される。図３では「第１導電型の半導体領域」としては、第１導電型（ｐ型）の半導体基板１９と、半導体基板１９の上に配置された第１導電型（ｐ型）の半導体層（エピタキシャル成長層）２０を形成したエピタキシャル成長基板を用いる場合を例示しているが、エピタキシャル成長基板を用いる代わりに、「第１導電型の半導体領域」として第１導電型の半導体基板を採用しても良い。
【００２１】
表面埋込領域（受光カソード領域）２２の上には、ｐ+型ピニング層２１が配置されている。ｐ+型ピニング層２１は、ダーク時の表面でのキャリアの生成を抑制する層であり、ダーク電流削減のために好ましい層として用いている。ダーク電流が問題とならない用途（応用）等では、構造上、ｐ+型ピニング層２１を省略しても構わない。
【００２２】
そして、図３において右側に示した第１導電型の半導体領域（ｐウェル）２５の表面には、リセットトランジスタを構成する転送電荷蓄積領域２３とリセットドレイン領域２４が配置されている。ｐ+型ピニング層２１及びｐウェル２５の上にはゲート絶縁膜３２が形成されている。ゲート絶縁膜３２としては、シリコン酸化膜（ＳｉＯ2膜）が好適であるが、シリコン酸化膜（ＳｉＯ2膜）以外の種々の絶縁膜を用いた絶縁ゲート型トランジスタ（ＭＩＳトランジスタ）の絶縁ゲート構造をなしても良い。例えば、シリコン酸化膜（ＳｉＯ2膜）／シリコン窒化膜（Ｓｉ3Ｎ4膜）／シリコン酸化膜（ＳｉＯ2膜）の３層積層膜からなるＯＮＯ膜でも良い。更には、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）のいずれか一つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物等がゲート絶縁膜３２として使用可能である。
【００２３】
ゲート絶縁膜３２上には、表面埋込領域（受光カソード領域）２２から転送電荷蓄積領域２３へ信号電荷を静電誘導で転送する転送ゲート電極１６が配置されている。又、ｐウェル２５上のゲート絶縁膜３２上にはリセットゲート電極１３が配置され、転送電荷蓄積領域２３、リセットゲート電極１３及びリセットドレイン領域２４とでリセットトランジスタを構成している。
【００２４】
転送電荷蓄積領域２３には、図３に示すように、電圧読み出し用バッファアンプ８２を構成する信号読み出しトランジスタ（増幅トランジスタ）ＭＡiのゲート電極が接続されている。信号読み出しトランジスタ（増幅トランジスタ）ＭＡiのドレイン電極は電源ＶＤＤに接続され、ソース電極は画素選択用のスイッチングトランジスタＭＳiのドレイン電極に接続されている。画素選択用のスイッチングトランジスタＭＳiのソース電極は、垂直信号線Ｂjに接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ（垂直ドライバ回路）１０５（図１参照。）から与えられる。選択用制御信号Ｓをハイ（Ｈ）レベルにすることにより、スイッチングトランジスタＭＳiが導通し、信号読み出しトランジスタ（増幅トランジスタ）ＭＡiで増幅された転送電荷蓄積領域２３の電位に対応する電流が垂直信号線Ｂjに流れる。
【００２５】
図３に示した断面構造において、半導体基板１９の不純物密度よりも電荷生成領域となる半導体層２０の不純物密度の方が低い。即ち、半導体基板１９は、不純物密度４×１０17ｃｍ-3程度以上、１×１０21ｃｍ-3程度以下、電荷生成領域となる半導体層（エピタキシャル成長層）２０が不純物密度６×１０11ｃｍ-3程度以上、２×１０１５ｃｍ-3程度以下程度が好ましい。特に、半導体基板１９を不純物密度４×１０17ｃｍ-3程度以上、１×１０21ｃｍ-3程度以下のシリコン基板、半導体層（エピタキシャル成長層）２０を不純物密度６×１０11ｃｍ-3程度以上、２×１０１５ｃｍ-3程度以下のシリコンエピタキシャル成長層２０とすれば、通常のＣＭＯＳプロセスが採用できる。工業的な意味からは、不純物密度８×１０17ｃｍ-3程度以上、１×１０20ｃｍ-3程度以下のシリコン基板１９、不純物密度６×１０13ｃｍ-3程度以上、１．５×１０１５ｃｍ-3程度以下のシリコンエピタキシャル成長層２０とすれば、市場での入手も容易で好ましい。シリコンエピタキシャル成長層２０の厚さは４〜２０μｍ程度、好ましくは６〜１０μｍ程度とすれば良い。表面埋込領域２２は、不純物密度５×１０14ｃｍ-3程度以上、５×１０１6ｃｍ-3程度以下、代表的には、例えば１×１０１5ｃｍ-3程度の不純物密度の値が採用可能であり、その厚さは０．１〜３μｍ程度、好ましくは０．５〜１．５μｍ程度とすることが可能である。
【００２６】
図４に、本発明の第１の実施の形態に係る固体撮像装置における電荷の部分転送のタイミングチャートを示す。縦軸は、表面埋込領域（受光カソード領域）２２に蓄積される蓄積電荷量であり、横軸は１フレーム内における時間を示す。第１の実施の形態では、信号が飽和する前に短い蓄積時間で何度も信号を読むことでダイナミックレンジの拡大を図る。電荷の蓄積を行って読みだされる信号は、容量に転送されて電圧として読み出される。したがって、読み出される電圧は、電荷に比例するので、図４は電圧で考えても良い。そこで、蓄積電荷の最大値ＱMに対応する電圧をＶM，部分転送閾値電荷ＱTに相当する電圧を部分転送閾値電圧ＶTとし、それぞれ、縦軸に括弧書きで付記した。
【００２７】
先ず、強い光が照射された場合、表面埋込領域（受光カソード領域）２２の電荷は短時間で飽和レベル（Ｑmax）に至る。飽和すると、光によって発生した電荷に比例した信号を読み出せないので、飽和しない内に短い時間の蓄積を行って、部分転送によって読み出す。図４では、先ず時刻ｔ＝ｔ1で蓄積電荷を静電誘導で部分転送し、その信号を外部によみだす。これによって、表面埋込領域（受光カソード領域）２２の電位を上げ、電荷の蓄積を行える状態にする。ここから、更に短時間蓄積を行い時刻ｔ＝ｔ2で再び静電誘導による電荷の部分転送を行って、これを外部に読み出す。ここから、短時間蓄積を行い時刻ｔ＝ｔ3で再び静電誘導による電荷の部分転送を行って、これを外部に読み出す。これによって、表面埋込領域（受光カソード領域）２２の電位を上げ、電荷の蓄積を行える状態にする。ここから、短時間蓄積を行い時刻ｔ＝ｔ4で再び静電誘導による電荷の部分転送を行って、これを外部に読み出す。この動作を複数回（ｎ回）繰り返すことで、短時間蓄積で読み出された複数の信号を得ることができる。強い光が照射されているが、極めて短い時間だけ蓄積を行うので、飽和レベルに達する前に読み出しが行える。又、フレームの最後（ｔ＝ｔn）においては、完全転送を行い、全電荷の読み出しを行う。
【００２８】
画像の作成は、部分転送時に得られた複数の画像と、フレームの最後での完全転送によって得られた信号の和をとり、１フレームの時間で積分することで作成される。この計算により、もし１フレーム蓄積を続けたとすれば、どれだけの電荷が蓄積されるはずかがわかるため、高照度領域のダイナミックレンジが拡大できる。しかも、短時間蓄積の時間を短くするほど拡大幅が大きくなることが期待される。
【００２９】
弱い光が照射された場合においても、同じ動作を行う。しかし、時刻ｔ＝ｔ1、ｔ2などの部分転送時には電荷の転送が行われないため、読み出されるデータは０となる。そのため、ｔnの完全転送までの長時間蓄積を行うことができ、その電荷を完全転送を行った後、読み出すことで画像を作成する。
【００３０】
ここで考えなければならないことは、部分転送によって読み出された信号とフレームの最後の完全転送によって得られた信号の和によって得られた信号を使用するのか、又は、完全転送によって読み出された信号のみを使用するのかということである。前者の場合、何度も読み出しを行って、その和を求めるので、読み出し時のノイズが加算される。これは信号が十分大きい場合には、読み出しノイズが加算されても問題にならないが、蓄積電荷量が少なく、小さい信号の場合に対しては、ノイズの影響が大きくなり、低照度側のダイナミックレンジが制限される。好都合なことに、蓄積電荷量が少ない場合には、部分電荷転送の繰り返しを行う際に信号が読み出されずゼロとなるので、最後の完全転送によって読み出された信号のみを使っても正しい信号を読み出すことができる。これによって、蓄積電荷量が小さい微弱な光による信号に対しては、一度だけ信号を読むことによってノイズの少ない信号が得られる。そのため低照度側でのダイナミックレンジが確保できる。どちらの信号を用いるかの判断は、例えば、完全転送され、読まれた電荷量が図４の部分転送閾値電荷ＱTを上回っているか、下回っているかで判断する方法である。これは、完全転送直前の最後の部分転送時にちょうど電荷量が部分転送閾値電荷ＱTに達する場合である。その場合の、完全転送時に静電誘導で転送される電荷量が「完全転送電荷量ＱC」である。部分転送が行われるような強さの光が照射されている場合は、光の強さが一定と仮定すると、必ず完全転送時には部分転送閾値電荷ＱTを上回るため、そこを判断基準にすれば良い。完全転送電荷量ＱＣを求めるためには、部分転送閾値電荷ＱTの値を正確に知らなければならない。又、この判断に誤差が生じると、部分転送によって読み出された信号がゼロでないにも関わらず、その信号を使わないで完全転送のみによって読み出された信号を使うことになって誤差を生じる可能性がある。そこで、判断の閾値を、完全転送電荷量ＱCよりも少し小さい値に設定するのが望ましい。
【００３１】
図５は、図１に示した本発明の第１の実施の形態に係る固体撮像装置の垂直シフトレジスタ（垂直ドライバ回路）１０５のｉ行目の駆動回路を示す。図５に示すように、垂直クロック配線ＶＣＫに接続された第１の遅延フリップフロップ５１と第２の遅延フリップフロップ５２とを各行に備えてパラレル出力のシフトレジスタのｉ段目を構成している。このｉ行目の駆動回路は、更に、ＮＯＲ回路５３，第１のＡＮＤ回路５４，第２のＡＮＤ回路５５，第３のＡＮＤ回路５６，第４のＡＮＤ回路５７，第１のＡＮＤ回路５４の出力側に接続され、ｉ行目の選択用制御信号Ｓiを出力するインバータ（バッファ増幅器）５８，第２のＡＮＤ回路５５の出力側に接続され、ｉ行目のリセット信号Ｒiを出力するＣＭＯＳインバータ（Ｑ11，Ｑ12），第３のＡＮＤ回路５６及び第４のＡＮＤ回路５７の出力側に接続され、ｉ行目の転送ゲート信号ＴＸiを出力する２入力ＮＯＲ回路（Ｑ13，Ｑ14，Ｑ15，Ｑ16）を備える。ＮＯＲ回路５３には垂直クロック信号ＶＣＫと、ｉ行目の垂直駆動信号Ｕiが入力される。第１のＡＮＤ回路５４には垂直クロック信号ＶＣＫと垂直選択信号Ｓが入力され、第２のＡＮＤ回路５５には垂直クロック信号ＶＣＫとリセット信号Ｒが入力され、第３のＡＮＤ回路５６には第２転送ゲート信号ＴＸ2とＮＯＲ回路５３の出力が入力され、第４のＡＮＤ回路５７には第１転送ゲート信号ＴＸ1と垂直クロック信号ＶＣＫが入力される。２入力ＮＯＲ回路（Ｑ13，Ｑ14，Ｑ15，Ｑ16）を構成するｐＭＯＳトランジスタＱ13のドレイン電極は、低閾値電圧供給線ＶTLに接続され、ｐＭＯＳトランジスタＱ13のゲート電極は第３のＡＮＤ回路５６の出力側に接続されている。又、２入力ＮＯＲ回路（Ｑ13，Ｑ14，Ｑ15，Ｑ16）を構成するｐＭＯＳトランジスタＱ14のドレイン電極は、高閾値電圧供給線ＶTHに接続され、ｐＭＯＳトランジスタＱ14のゲート電極は第４のＡＮＤ回路５７の出力側に接続されている。時刻ｔ＝ｔ1〜ｔ＝ｔs-1では垂直クロック信号ＶＣＫのタイミングで２入力ＮＯＲ回路（Ｑ13，Ｑ14，Ｑ15，Ｑ16）から低ゲート閾値電圧ＶTLを転送ゲート電圧ＶTXとして逐次供給し、時刻ｔ＝ｔsで２入力ＮＯＲ回路（Ｑ13，Ｑ14，Ｑ15，Ｑ16）から高ゲート閾値電圧ＶTHを転送ゲート電圧ＶTXとして供給する。
【００３２】
先ず、図６及び図７は、本発明の第１の実施の形態に係る固体撮像装置の画素構造を用いたときのポテンシャル図である。初期状態から電荷の蓄積を開始すると、表面埋込領域（受光カソード領域）２２に電荷が溜まり、ポテンシャルが低くなっていく。従来のイメージセンサでは、この蓄積を１フレームの最後まで行い、１フレームの最後になったら、転送ゲート電極１６に転送ゲート電圧ＶTXをかけ、転送ゲート電極１６の直下のポテンシャルを高く（ポテンシャル障壁を低く）することで、表面埋込領域（受光カソード領域）２２から転送電荷蓄積領域２３へ電荷の転送を行う。このときの転送は完全転送であり、初期状態の表面埋込領域（受光カソード領域）２２の電子のエネルギーレベルよりも高くなるように転送ゲート電圧ＶTXをかけなければならない。その後、転送電荷蓄積領域２３に転送された電荷を読み出し、画像を作成する。このような従来のイメージセンサの転送方法では、蓄積時間内で表面埋込領域（受光カソード領域）２２が飽和してしまうと、白飛びが発生してしまい、それを防ごうと蓄積時間を短くしてしまうと、低照度領域での信号が小さくなり、ノイズに埋もれてしまうため、黒つぶれが発生してしまう。
【００３３】
本発明の第１の実施の形態に係る固体撮像装置によれば、図４に例示したような部分転送の動作を行うことで、従来のイメージセンサの問題が解決される。
【００３４】
先ず、強い光が照射された場合の転送動作を図６及び図７を用いて説明する。
【００３５】
（イ）図６（ａ）に示すように、ｔ＜ｔ1の最初の部分転送が行われるまでに、表面埋込領域（受光カソード領域）２２に多量の電荷が蓄積される。そのため、図６（ｂ）に示すように、時刻ｔ＝ｔ1で転送ゲート電極１６に転送ゲート電圧ＶTX＝ＶTLをかけ、静電誘導で電位障壁の高さを少し下げることで、表面埋込領域（受光カソード領域）２２に蓄積された電荷の一部が転送電荷蓄積領域２３に部分転送される。これにより、表面埋込領域（受光カソード領域）２２の電子のエネルギーレベルが高くなり、その分だけ蓄積が可能となる。このとき転送電荷蓄積領域２３に転送された電荷はデータとして外部で記憶する。
【００３６】
（ロ）図６（ｃ）に示すように、ｔ1＜ｔ＜ｔ2においては、最初の部分蓄積が可能となった容量を用いて、時刻ｔ＝ｔ2まで短時間蓄積を行う。そして、図６（ｄ）に示すように、時刻ｔ＝ｔ2で静電誘導による部分転送を行い、このとき転送電荷蓄積領域２３に転送された電荷をデータとして外部で保存する。
【００３７】
（ハ）図７（ｅ）に示すように、ｔ2＜ｔ＜ｔ3においても部分蓄積が可能となった容量を用いて、時刻ｔ＝ｔ3まで短時間蓄積を行う。そして、図７（ｆ）に示すように、時刻ｔ＝ｔ3で静電誘導による部分転送を行い、このとき転送電荷蓄積領域２３に転送された電荷をデータとして外部で保存する。
【００３８】
（ニ）図７（ｇ）に示すように、ｔ3＜ｔ＜ｔ4においても部分蓄積が可能となった容量を用いて、時刻ｔ＝ｔ4まで短時間蓄積を行う。そして、時刻ｔ＝ｔ4で静電誘導による部分転送を行い、このとき転送電荷蓄積領域２３に転送された電荷をデータとして外部で保存する。
【００３９】
（ホ）この動作を複数回（（ｓ−１）回）行った後、図７（ｈ）に示すように、１フレームの最後、時刻ｔ＝ｔs-1で静電誘導による部分転送により電荷の排除を行った後、時刻ｔ＝ｔsで、転送ゲート電極１６に転送ゲート電圧ＶTX＝ＶTHをかけ、静電誘導で電位障壁の高さを完全に消滅させることで完全転送を行う。この完全転送によって読み出されたデータで短時間蓄積のデータを使用するか、長時間蓄積のデータを使用したかを決定する。
【００４０】
次に、弱い光が照射された場合の転送動作を図８及び図９により説明する。
【００４１】
（イ）図８（ａ）に示すように、ｔ＜ｔ1においては、蓄積される電荷量が少量のため、時刻ｔ＝ｔ1になっても、図８（ｂ）に示すように部分転送閾値電荷ＱTまで電荷が溜まらない。これにより、電荷を排除するための部分転送動作が行われても表面埋込領域（受光カソード領域）２２に蓄積されている電荷はまったく転送されず、蓄積を続ける。
【００４２】
（ロ）図８（ｃ）に示すように、ｔ1＜ｔ＜ｔ2においても、蓄積される電荷量が少量のため、時刻ｔ＝ｔ2になっても、図８（ｄ）に示すように部分転送閾値電荷ＱTまで電荷が溜まらない。これにより、電荷を排除するための部分転送動作が行われても表面埋込領域（受光カソード領域）２２に蓄積されている電荷はまったく転送されず、蓄積を続ける。
【００４３】
（ハ）図９（ｅ）に示すように、ｔ2＜ｔ＜ｔ3においても、蓄積される電荷量が少量のため、時刻ｔ＝ｔ3になっても、図９（ｆ）に示すように部分転送閾値電荷ＱTまで電荷が溜まらない。これにより、電荷を排除するための部分転送動作が行われても表面埋込領域（受光カソード領域）２２に蓄積されている電荷はまったく転送されず、蓄積を続ける。
【００４４】
（ニ）図９（ｇ）に示すように、ｔ3＜ｔ＜ｔ4においても、蓄積される電荷量が少量のため、時刻ｔ＝ｔ4になっても、部分転送閾値電荷ＱTまで電荷が溜まらない。これにより、電荷を排除するための部分転送動作が行われても表面埋込領域（受光カソード領域）２２に蓄積されている電荷はまったく転送されず、蓄積を続ける。
【００４５】
（ホ）同様に時刻ｔ＝ｔ4以降でも、電荷の転送が行われず、図９（ｈ）に示すように、時刻ｔ＝ｔsの完全転送によって初めて静電誘導による転送が行われる。よって、長時間の蓄積を行えるということになる。
【００４６】
第１の実施の形態に係る固体撮像装置の画像合成回路は、図１０にブロック図で示したように、イメージセンサのｉ回目の読み出しにおける信号Ｖ（ｉ）を一方の入力端子に、閾値電圧（ＶC−ΔＶC）を他方の入力端子に入力する比較器６５と、比較器６５の出力を入力する加算器９２と、加算器９２の出力側に接続されたメモリ７０とを備える。このメモリ７０の出力は、スイッチＳ１を介して加算器９２にフィードバックされ、メモリ７０と加算器９２とで積算器７ｂを構成している。閾値電圧（ＶC−ΔＶC）は、「完全転送時等価電圧ＶC」から電圧マージンΔＶCを引いた電圧であり、例えば、図示を省略した演算回路（ＡＬＵ）又は基準電圧発生装置等から比較器６５の他方の入力端子に供給される。ここで、「完全転送時等価電圧ＶC」は、図１１に示した完全転送電荷量ＱCに対応する電圧である。閾値電圧（ＶC−ΔＶC）の代わりに完全転送時等価電圧ＶCそのものを比較器６５の他方の入力端子に入力して、イメージセンサの信号Ｖ（ｉ）と完全転送時等価電圧ＶCとを比較しても良い。
【００４７】
比較器６５にはカウンタ６７が接続されている。スイッチＳ１は、比較器６５の出力がインバータ９５を介して反転された信号により制御されるが、スイッチＳ２は、比較器６５の出力がインバータを介さずそのままの位相で制御される。即ち、スイッチＳ１とスイッチＳ２とには、互いに逆相の信号が入力され、"０"を加算器９２に入力するか、メモリ７０の出力を加算器９２にフィードバックするのかが切り換えられる。
【００４８】
第１の実施の形態に係る固体撮像装置の画像合成回路においては、イメージセンサから出力された信号Ｖ（ｉ）を、フレームメモリとしてのメモリ７０が、基本的に、それぞれの画素が部分転送を行う毎に逐次加算して信号を増やしていく。そして、一番最後（ｉ＝Ｎ）の完全電荷転送を行って得られた信号Ｖ（Ｎ）についてのみ、適応的な処理をする。つまり、もし、完全電荷転送を行って得られた画素信号が、部分転送閾値電荷ＱT（ＶT）以下であれば、その画素信号は、１フレームを蓄積しても部分転送閾値電荷ＱTに達していないので、１回読むだけで良く、部分転送による信号を足す必要がない。
【００４９】
したがって、比較器６５により、完全電荷転送により得られた信号Ｖ（Ｎ）と閾値電圧（ＶC−ΔＶC）とを比べて、小さいときには、メモリ７０に記憶された部分転送を、完全電荷転送による信号と置き換える。又、もし完全電荷転送の信号が、閾値電圧（ＶC−ΔＶC）よりも大きいときには、完全電荷転送による信号とそれ以前の部分転送による信号を加算して、再度メモリ７０に格納する。その制御は、メモリ７０の出力を入力信号と加算するための経路を加算器９２に与えるか、或いは遮断して、加算器９２の入力に０を与えておくかを、スイッチＳ１とスイッチＳ２を用いて制御すれば良い。
【００５０】
即ち、第１の実施の形態に係る固体撮像装置においては、信号が飽和しない光電流の最大は、
Iph,max＝ＱM／ｔ1                                      …（１）
或いは、図４においてｔ１＝ｔ２−ｔ１＝ΔＴ，ｔ３−ｔ２＝ΔＴ，…とすると、
Iph,max＝(ＱM−ＱＴ)／ｔ１                             …（２）
となる。これらが同じになるようにｔ１ を定めると、
ΔＴ＝ｔ１ （１−α）                               …（３）
ここで、α＝ＱＴ／ＱMである。部分転送をしない場合に、１フレームの期間蓄積しても、信号が飽和しない最大の光電流は、Ｔfをフレーム周期として、
Iph,max＝ＱM／ｔf                                      …（４）
となる。部分転送をｎ回行う場合、
ｔf ＝ｔ１ ＋（ｎ−１）ΔＴ＝ｔ１｛１＋（ｎ−１）（１−α）｝…（５）
なので、部分転送をｎ回行うことによるダイナミックレンジの拡大率は、１＋（ｎ−１）（１−α）倍となる。例えば、ｎ＝８で、α＝０．５とすると４．５倍拡大される。
【００５１】
デバイスシミュレータにより、図２及び図３に示した画素構造を用いて、電荷の部分転送が行われるのかを確認した。シミュレーションに際しては、表面埋込領域２２から転送電荷蓄積領域２３への静電誘導による転送を動作確認対象とし、転送電荷蓄積領域２３も３．３［Ｖ］で固定した。このため、転送が行われても転送電荷蓄積領域２３の電位の変化は現れないという条件でシミュレーションを行った。
【００５２】
電荷の転送時には、図２及び図３に示した転送ゲート電極１６に電荷をかけ、ポテンシャル障壁の高さを下げる静電誘導効果によって転送を行うが、ポテンシャル障壁の高さを下げる時間によってどのように静電誘導で転送される電子数が変化するのかを調べた。これは、この後に述べる表面埋込領域２２の蓄積電子数と転送電子数の関係を求める際、部分転送が完全に行われた状態でのデータを得るために調べる。その結果が図１２である。
【００５３】
転送ゲート電圧ＶTX＝１．４［Ｖ］の場合は、大きくポテンシャル障壁の高さを下げるので短い時間で完全転送が行われ、一定値に落ち着いているが、それ以下の転送ゲート電圧ＶTXをかけたものは、０．５［μｓ］時間がたった後も転送が行われていることがわかる。しかしそれは０．１［μｓ］と比べるとかなり少量なので、０．５［μｓ］では、転送は落ち着いていると考える。
【００５４】
部分転送の動作はシミュレーションによって確認したが、判断基準値ＱCを決定するためには、部分転送後に表面埋込領域２２に残る部分転送閾値電荷ＱTを求めなければならない。そのため、表面埋込領域２２の蓄積電子数と転送電子数の関係を求めた。その結果を図１３に示す。図１３においては、時間による転送電子数の変化の影響を受けないように転送時間を０．５［μｓ］とした。先ず、転送ゲート電圧ＶTX＝０．５［Ｖ］とし測定を行った。部分転送を行うことを想定したときは、部分転送閾値電荷ＱT以下の蓄積電子数なら転送がまったく行われず、それ以上なら蓄積電子数と転送電子数の関係が線形的になることが理想である。しかし、結果から、蓄積電子数が部分転送閾値電荷ＱTを大きく上回る場合は、線形性を持っているが、部分転送閾値電荷ＱT付近では非線形性を持っていることがわかる。ここで非線形性は、部分転送時に表面埋込領域２２の電子のエネルギーレベルがポテンシャル障壁の高さと同等になっても転送が止まらず、表面埋込領域２２の電子のエネルギーレベルの方が高くなるまで転送され続けることによると考えられる。完全転送では勿論線形性は得られるので、この非線形部分は画像を合成したときに、高照度側と低照度側とをつなぐ位置であり、このつなぎ目で画像の影響を与える可能性がある。
【００５５】
この非線形性は、拡散電流による電荷転送が原因であると考えられる。
【００５６】
即ち、拡散電流による電流密度の式は、次のようになる：
Ｊ＝−ｑＡＤn（ｄｎp／ｄｘ）                               …（６）
このとき、Ｄnは拡散係数と呼ばれる。又、Ａは流路の面積を表していて、
Ａ＝Ｗｄ                                                   …（７）
となる。又、アインシュタインの関係式は次のようになり、この式は、半導体中のキャリアのドリフトと拡散を特徴付ける重要な定数である移動度と拡散係数の関係を示す。
【００５７】
Ｄn＝（ｋｔ／ｑ）μn                                       …（８）
又、式（６）のｄｎp／ｄｘは、
−ｄｎp／ｄｘ＝（ｎp（０）−ｎp（Ｌ））／Ｌ                …（９）
と表せ、電荷が転送され始めるときの表面埋込領域２２の電子から見たポテンシャル障壁の高さをφBとして
ｎp（０）＝ｎp0 exp（φbi−φB）／ＶT                      …（１０）
ｎp（Ｌ）≒０                                        …（１１）
である。式（６）〜（１１）を解くと、次の式、
Ｊ＝μn（Ｗ／Ｌ）ｋＴｄｎp0 exp（φbi−φB）／ＶT          …（１２）
が導かれる。ここで、簡単のために次のように置き換える。
【００５８】
Ｊ＝Ｊ0 exp（−φB／ＶT）                                  …（１３）
次に、表面埋込領域２２から転送電荷蓄積領域２３、リセットまでの等価回路より、
Ｊ＝Ｃs（ｄφB／ｄｔ）                                     …（１４）
となり、式（１３）と式（１４）を解くと、
Ｊ＝Ｊ0／（１＋（Ｊ（０）／ＣSＶT）ｔ）
＝Ｊ（０）／（１＋ｔ／τ）                             …（１５）
となる。（ここで、τ＝ＣSＶT／Ｊ0である。）又、読み出し時間ｔRでの電荷排出量Ｑtを求めると、
Ｑt＝∫0tR Ｊｄｔ＝Ｊ（０）τlog（１＋ｔR／τ）            …（１６）
となる。ここで、１≫ｔR／τのとき、式（１６）は、
Ｑ＝Ｊ（０）τ（ｔR／τ）＝Ｊ（０）ｔR                     …（１７）
となる。もし、Ｊ（０）＝Ｊ（φbi−φB＝０）であるならば、このときのＪ（０）をＪ（０）0とすると、
Ｊ（０）0＝μn（Ｗ／Ｌ）ｋＴｄｎp0                         …（１８）
となる。
【表１】
2008252814.tif 000003
【００５９】
例えば、表１に示すパラメータの値を用いると、
Ｊ（０）0＝６．２４×１０-23［Ａ／ｃｍ2］                  …（１９）
となる。ここで、ｔR＝０．５［μｓ］としたときの電荷の転送数は、
ＮT＝（Ｊ（０）・ｔR）／ｑ                                 …（２０）
となり、ＮT＝１を満たすＪ（０）をＪ（０）1とすると、
Ｊ（０）1＝ｑＮT／ｔR＝１．６×１０-19／５×１０-7
＝３．２×１０-13                                  …（２１）
となる。式（１９）、（２１）より、
Ｊ（０）1／Ｊ（０）0＝exp（φbi−φB）／ＶT
＝６．２４×１０-23                                …（２５）
となる。これより、
φbi−φB＝ＶTｌｎ６．２４×１０-23＝０．５８１［Ｖ］      …（２６）
となる。ここで、
φbi＝ＶTｌｎ（ＮDＮA／ｎi2）＝０．８９７［Ｖ］            …（２７）
であるため、転送時間を０．５［μｓ］としたとき、電荷が転送され始めるときの表面埋込領域２２の電子から見たポテンシャル障壁の高さφBは、
φB＝０．８９７−０．５８１＝０．３１６［Ｖ］              …（２８）
となる。この結果より、理論的にも表面埋込領域２２の電子のエネルギーレベルがポテンシャル障壁の高さより０．３１６［Ｖ］高くなるまで電荷が転送され続けることがわかる。又、拡散電流は、ポテンシャル障壁の高さφBを変数とし、底がネイピア数ｅである指数関数で流れるので、その影響により、非線形性が現れることがわかる。
【００６０】
ポテンシャル障壁の高さより表面埋込領域２２の電子のエネルギーレベルが高くなるまで転送が行われることがわかったが、転送時間を短くし、ちょうどポテンシャル障壁の高さと表面埋込領域２２の電子のエネルギーレベルが等しくなったときに転送をやめれば、線形性が得られるのではないかと考え、転送時間をパラメータとして表面埋込領域２２の蓄積電子数と転送電子数の関係をグラフにした。そのグラフが図１４である。転送時間を短くしても、転送電子数が全体的に減るが、非線形領域が無くなる、もしくは、小さくなるということはなかった。転送時間１００［ｎｓ］未満の測定は行っていないが、図１４を見るとわかるように、極端に転送電子数を減少してしまう。これでは高照度側へのダイナミックレンジ拡大が小さくなってしまうため、転送時間１００［ｎｓ］以上で測定を行った。
【００６１】
理想より余分に静電誘導で転送される電荷を軽減させることを目的として、蓄積電子数をパラメータに、ポテンシャル障壁の高さφBと転送電子数の関係を調べた。その関係は、図１５のようになった。同じポテンシャル障壁の高さφBを持っていたとしても、蓄積電子数が多くなるにつれて転送電子数が多いということがわかる。図１５では、どの程度のポテンシャル障壁の高さφBがあれば電荷転送が行われなくなるかを詳しく見るため、縦軸を対数としている。例えば、ポテンシャル障壁の高さφB＝０のとき、蓄積電子数１００個のときはほとんど転送されないが、１００００個のときは、１０００個以上流れてしまうことがわかる。しかし、同じポテンシャル障壁の高さφBで蓄積電子数が少ないということは、部分転送閾値電荷ＱTが小さくなってしまい、低照度側のダイナミックレンジが失われてしまう。そのため、低照度側のダイナミックレンジを保ちつつ、余分に静電誘導で転送される電荷を減少させることができる、部分転送時の転送ゲート電圧ＶTXを検討しなければならない。
【００６２】
＜第１の実施の形態の変形例＞
本発明の第１の実施の形態の変形例に係る固体撮像装置の画素構造を図１４に示す。この画素回路は、表面埋込領域（受光カソード領域）２２を構成する表面埋込領域２２の転送側（右側）の幅Ｄが狭くなっていることと、表面埋込領域２２が長方形ではなく、その角をとった形になっているという特徴を持つ。
【００６３】
第１の実施の形態の変形例において、表面埋込領域２２の転送側の幅Ｄが狭くなっているのは、暗電流の低減を狙ったものである。埋め込みフォトダイオードは、表面埋込領域２２の表面にｐ+型ピニング層２１を形成している。これにより、読み出し電圧がかかっても受光部表面で発生する暗電流を読み出さないため、ノイズを低減できる。しかし、転送ゲート電極１６付近において、表面埋込領域２２が表面に出てしまう。転送は、表面埋込領域２２と転送電荷蓄積領域２３との間の転送ゲート電極１６に転送ゲート電圧ＶTXをかけることで反転層にし、電荷の通り道であるチャネルを形成することによって行われる。しかし、表面埋込領域２２の表面のすべてをｐ+型ピニング層２１で覆ってしまうと、チャネル形成が困難になってしまうため、転送ゲート電極１６付近では表面埋込領域２２が表面にこなければならない。そのため、表面にある表面埋込領域２２で発生した暗電流を読み出してしまう。
【００６４】
第１の実施の形態の変形例によれば、幅Ｄを狭くすることによって、表面に出る表面埋込領域２２の面積を小さくし、読み出される暗電流の発生を少なくできる。又、表面埋込領域２２の右側の角を取った形をなすことにより、転送口を狭くしたことによって、表面埋込領域２２の角に溜まった電荷の転送が遅くなるのを防ぐことができる。
【００６５】
（第２の実施の形態）
本発明の第２の実施の形態に係る固体撮像装置は、第１の実施の形態に係る固体撮像装置の場合に比して更に強い光が照射される状況に好適な固体撮像装置の駆動方法を提供する。この第２の実施の形態に係る固体撮像装置（２次元イメージセンサ）の全体構成は、図１にした第１の実施の形態に係る固体撮像装置ブロック図と同一であるため、重複した説明を省略する。又、第２の実施の形態に係る固体撮像装置の画素の構成も図２及び図３に示した第１の実施の形態に係る固体撮像装置の構造と同一であるため、重複した説明を省略する。
【００６６】
しかしながら、図１７に示すように、本発明の第２の実施の形態に係る固体撮像装置における電荷の部分転送のタイミングチャートは、図４に示した第１の実施の形態に係る固体撮像装置における電荷の部分転送のタイミングチャートとは異なり、２回連続した部分転送の内の１回目の電荷は捨て、２回目の電荷による信号を読み出すことで、その短い時間差で電荷の蓄積を行うことを利用して、ダイナミックレンジの拡大量を大きくしている。そしてこの１回目の電荷は捨て、２回目の電荷による信号を読み出すことを周期的に繰り返す。
【００６７】
図１７の縦軸は、図４と同様に、表面埋込領域２２に蓄積される蓄積電荷量であり、横軸は１フレーム内における時間を示す。図４に対する第１の実施の形態に係る固体撮像装置の説明では、ｔ１，ｔ２，ｔ３，…のすべての部分転送の信号を読み出す場合を説明した。この場合、どの蓄積の際にも、ＱMを超えないことが前提である。したがって、第１の実施の形態に係る固体撮像装置では、あまりダイナミックレンジは拡大されないが、フォトダイオードで蓄積される電荷を残らずすべての読み出すことができるので、線形性が良く、動きのあるものを撮ったとしても、ひずみが少ない画像が得られる。
【００６８】
これに対し、図１７に示す第２の実施の形態に係る固体撮像装置の電荷部分転送方法の場合は、ΔＴの期間内で、電荷が飽和しなければ良いので、光電流の最大値は、
Iph,max＝(ＱM−ＱＴ)／ΔＴ                       …（２９）
となる。したがって第２の実施の形態に係る固体撮像装置の電荷部分転送方法によるダイナミックレンジの拡大率は、
Iph,max＝(ｔf ／ΔＴ)（１−α）                  …（３０）
となる。この場合には、ΔＴを任意に小さく選ぶことができるので、Iph,maxを所望の大きな値に設定できる。したがって、第２の実施の形態に係る固体撮像装置の電荷部分転送によれば、第１の実施の形態に係る固体撮像装置に比し、大幅にダイナミックレンジを拡大することが可能である。
【００６９】
図１８は、図１７の場合に比して光強度が弱い場合の第２の実施の形態に係る固体撮像装置における電荷の部分転送のタイミングチャートであり、図１７と同様に、フォトダイオードにおける蓄積電荷と時間の関係を示している。図１８では、４回読み出す例を示しており、１回から３回までは部分転送、最後の読み出しは、完全電荷転送を行って読み出す。部分転送では、読み出しタイミングからΔＴだけ前の時点で、電荷を静電誘導で部分転送閾値電荷ＱTまで排出し、ΔＴの短時間蓄積する。図１８のように、光量が小さい場合、フルフレーム（４Ｔ０）蓄積しても、部分転送閾値電荷ＱTに達しない画素は、フルフレームの期間蓄積され、読み出される。
【００７０】
光量が比較的大きく、図１８に示したように、２回目の読み出しのときから、部分転送により信号が読み出される場合であって、それが３回目、４回目よりも小さい場合は、３回目と４回目だけの部分転送による信号を使って短時間蓄積信号を生成する。
【００７１】
光量がもっと大きい場合には、図１７に示すように、１回目から、４回目までの毎回部分転送による信号を使って、短時間蓄積信号を生成する。このように、光量によって使用する信号の数が変わる。
【００７２】
電荷の蓄積を行って読みだされる信号は、容量に転送されて電圧として読み出される。したがって、読み出される電圧は、電荷に比例する。そこで、図４と同様に、図１７及び図１８の縦軸において、蓄積電荷の最大値ＱMに対応する電圧をＶM，部分転送閾値電荷ＱTに相当する電圧を部分転送閾値電圧ＶTとして、括弧書きで併記した。  
本発明の第２の実施の形態に係る固体撮像装置の画素構造を用いたときのポテンシャル図は、基本的には、図６及び図７に類似している。しかし、第２の実施の形態では、２回連続した部分転送の内の１回目の電荷は、リセットトランジスタのリセットゲート電極１３に対し、ハイ（Ｈ）レベルの制御信号を与えて、排除しているのでその電荷の排除時のポテンシャル図が異なる。
【００７３】
即ち、図６及び図７に示したポテンシャル図において、２つ並んだ深いポテンシャル井戸の左側が、転送電荷蓄積領域２３のポテンシャル井戸に対応し、右側がリセットドレイン領域２４のポテンシャル井戸に対応するが、第２の実施の形態に係る固体撮像装置では、リセットゲート電極１３にハイ（Ｈ）レベルの制御信号を与える毎に、２つの深いポテンシャル井戸の間に形成されたリセットポテンシャル障壁が低くなる点が、図６及び図７に示した第１の実施の形態に係る固体撮像装置の画素のポテンシャル図とは異なる。
【００７４】
第２の実施の形態に係る固体撮像装置の画像合成回路のブロック図を、図１９に示す。ｉ回目の読み出しにおける信号Ｖ（ｉ）を一方の入力端子に入力する第１の比較器６５と、この第１の比較器６５の他方の入力端子に出力を接続した第１の演算回路（ＡＬＵ）６６と、第１の比較器６５の出力を入力する第１のマルチプレクサ６９と、第１のマルチプレクサ６９の出力を入力する加算器９２と、加算器９２の出力側に接続されたメモリ７０とを備える。このメモリ７０の出力は、加算器９２にフィードバックされ、メモリ７０と加算器９２とで積算器７を構成している。第１の演算回路（ＡＬＵ）６６には第１のカウンタ６７が接続されている。更に第１のカウンタ６７は、"部分転送閾値電圧ＶT  "と"０"とを選択する第２のマルチプレクサ６８に接続されている。第２の実施の形態に係る固体撮像装置の画像合成回路は、更に、ｉ回目の読み出しにおける信号Ｖ（ｉ）と第２のマルチプレクサ６８の出力を加算する加算器９１を備える。第１のマルチプレクサ６９には、第１の比較器６５の出力の他に、加算器９１の出力と"０"が入力される。
【００７５】
図１９に示す第２の実施の形態に係る固体撮像装置の画像合成回路では、先ず部分転送で得られた信号を使うかどうかの判断を第１の比較器６５先ず行う。これは、図１７に示すように、２回目は、中途半端に蓄積されて、その量は、３回目、４回目と異なっている。ΔＴの期間フルに蓄積された場合には、合成の際に使用し、そうでない場合は使用しないものとすると、その境界の値は、ｉ回目（ｉ＝１，２，…，Ｎ）では、
ｆ（ｉ）＝（ΔＴ／（ｉＴ0−ΔＴ））ＶT               …（３１）
となる。第１の演算回路（ＡＬＵ）６６で式（３１）のｆ（ｉ）を計算し、第１の演算回路（ＡＬＵ）６６の出力と、ｉ回目の読み出しにおける信号Ｖ（ｉ）とを第１の比較器６５で比較し、Ｖ（ｉ）が大きければ、第１の比較器６５の出力Ｎｉを１にし、小さければ出力Ｎｉを０にする。その結果を用いて、ｉ回目の読み出しにおける信号Ｖ（ｉ）を使用するかどうかを第１のマルチプレクサ６９でコントロールする。つまり、第１のマルチプレクサ６９は、第１の比較器６５の出力Ｎｉが１ならば、Ｖ（ｉ）（或いは、ｉ＝Ｎのときには、Ｖ（ｉ）−ＶT）をメモリ７０と加算器９２からなる積算器７に加える。
【００７６】
図１９に示すように、第２の実施の形態に係る固体撮像装置の画像合成回路は、更に、第１の比較器６５の出力Ｎｉを入力する第２のカウンタ７１と、第２のカウンタ７１の出力Ｂと積算器７の出力Ａとを入力する第２の演算回路（ＡＬＵ）７２を備える。積算器７の出力Ａは、第２の演算回路（ＡＬＵ）７２で、第２のカウンタ７１の出力：
Ｂ（Ｎ）＝ΣＮi                                    …（３２）
で割って、平均値を求める（出力Ｂ（Ｎ）はＮiのi＝１〜Ｎまでの総和である。）
図１９に示すように、第２の実施の形態に係る固体撮像装置の画像合成回路は、更に、Ｎ回目の読み出しにおける信号Ｖ（Ｎ）を一方の入力端子に入力する第２の比較器７３と、この第２の比較器７３の他方の入力端子に出力を接続した第３の演算回路（ＡＬＵ）７４と、第２の比較器７３の出力を入力する第３のマルチプレクサ７５とを備える。第２の実施の形態に係る固体撮像装置の画像合成回路においては、全体のまずリニアな信号とするため、短時間蓄積信号に、蓄積時間比である：
ξ＝ＮＴ0／ΔＴ                                    …（３３）
を掛けて使用する。合成の演算式は、ＮiＶ（ｉ）のi＝１〜（Ｎ−１）までの総和を、
η（Ｎ−１）＝ΣＮiＶ（ｉ）                        …（３４）
と表し、更に、
ｇ（Ｎ）＝（ＮＴ0／（ＮＴ0−ΔＴ））ＶT     …（３５）
とすれば、以下のようにまとめられる：
Ｎｉ＝１  if  Ｖ（ｉ） ≧ ｆ（ｉ）                 …（３６ａ）
Ｎｉ＝０  if  Ｖ（ｉ） ＜ ｆ（ｉ）                 …（３６ｂ）
ＶH＝（（η（Ｎ−１）−ＮNＶT  ））／Ｂ（Ｎ））ξ  …（３７）
Ｖ0＝ＶH        if  Ｖ（Ｎ） ＞ ｇ（Ｎ）           …（３８ａ）
Ｖ0＝Ｖ（Ｎ）  if  Ｖ（Ｎ） ≦ ｇ（Ｎ）            …（３８ｂ）
即ち、第３の演算回路（ＡＬＵ）７４で式（３５）のｇ（Ｎ）を計算し、第３の演算回路（ＡＬＵ）７４の出力と、Ｎ回目の読み出しにおける信号Ｖ（Ｎ）とを第２の比較器７３で比較し、Ｖ（Ｎ）が大きければ、第２の比較器７３の出力Ｖ0をＶHにし、小さければ出力Ｖ0をＶ（Ｎ）にする。第３のマルチプレクサ７５は、第２の比較器７３の出力Ｖ0がＶ（Ｎ）ならば、Ｖ（Ｎ）を出力する。
【００７７】
最終出力は、最終回（第４回目）の完全電荷転送を行って得られた信号Ｖ（Ｎ）が、ＶTよりも少し大きい値ｇ（Ｎ）と比較して、超えていれば、部分転送で得られた短時間蓄積信号ＶHを用い、そうでなければ、長時間蓄積して得られた信号Ｖ（Ｎ）を用いる。
【００７８】
なお最終的には、このようにして得られた信号から、例えば、ディスプレイの諧調にあうように諧調圧縮器７６を用いて諧調圧縮を行って出力するか、画像認識のように機械がセンサの情報を処理する場合には、広いリニアな信号を直接受け渡しても良い。
【００７９】
このように、第２の実施の形態に係る固体撮像装置によれば、第１の実施の形態に係る固体撮像装置の場合に比して、大幅なダイナミックレンジの拡大が可能である。
【００８０】
（第３の実施の形態）
本発明の第１及び第２の実施の形態に係る固体撮像装置においては、転送ゲート電極１６に転送ゲート電圧ＶTX＝ＶTLをかけ、静電誘導による部分転送を行うことで、表面埋込領域（受光カソード領域）２２に蓄積された電荷の一部が転送電荷蓄積領域２３に転送される。この際、転送電荷蓄積領域２３に静電誘導で転送される電荷量は、転送ゲート電極１６のゲート閾値電圧Ｖthのバラツキに依存するので、それぞれの画素によって、転送される電荷量が異なる可能性があり、固定パターンノイズ等の原因になる。本発明の第３の実施の形態に係る固体撮像装置は、このような転送される電荷量の画素毎のバラツキを抑制する方法を提供する。
【００８１】
本発明の第３の実施の形態に係る固体撮像装置（２次元イメージセンサ）の全体構成は、図１にした第１の実施の形態に係る固体撮像装置のブロック図と同一であるため、重複した説明を省略する。しかしながら、図２０に示すように、本発明の第１の実施の形態に係る固体撮像装置は、画素の構造が第１の実施の形態に係る固体撮像装置とは異なり、深いポテンシャル井戸を形成する第１表面埋込領域２２ｂと浅いポテンシャル井戸を形成する第２表面埋込領域２２ａを備える。
【００８２】
図２０は、第１の実施の形態の図３に対応する断面構造であるが、第３の実施の形態に係る固体撮像装置の画素は、第１導電型（ｐ型）の半導体基板１８と、この半導体基板１８の上に配置された第２導電型（ｎ型）の第１表面埋込領域２２ｂ及び第２表面埋込領域２２ａを備える。第１表面埋込領域２２ｂは、第２表面埋込領域２２ａよりも不純物密度が高く、拡散深さも第２表面埋込領域２２ａよりも深いので、第１表面埋込領域２２ｂは、第２表面埋込領域２２ａよりも深いポテンシャル井戸を形成している。
【００８３】
半導体基板１８は、不純物密度５×１０12ｃｍ-3程度以上、５×１０16ｃｍ-3程度以下程度が好ましい。特に、半導体基板１８を不純物密度４×１０14ｃｍ-3程度以上、３×１０16ｃｍ-3程度以下のシリコン基板とすれば、通常のＣＭＯＳプロセスが採用できる。この場合、第２表面埋込領域２２ａの不純物密度は、例えば、１×１０17ｃｍ-3程度以上、８×１０18ｃｍ-3程度以下、好ましくは２×１０17ｃｍ-3程度以上、１×１０18ｃｍ-3程度以下、代表的には、例えば８×１０17ｃｍ-3程度の値が採用可能であり、その厚さは０．１〜２．５μｍ程度、好ましくは０．５〜１．５μｍ程度とすることが可能である。一方、第１表面埋込領域２２ｂの不純物密度は、１×１０19ｃｍ-3程度以上、１×１０21ｃｍ-3程度以下、好ましくは２×１０19ｃｍ-3程度以上、５×１０20ｃｍ-3程度以下、代表的には、例えば３×１０19ｃｍ-3程度の値が採用可能であり、その厚さは０．１〜４μｍ程度、好ましくは０．５〜２．０μｍ程度とすることが可能である。具体的には、第１表面埋込領域２２ｂの不純物密度は、第２表面埋込領域２２ａの不純物密度の５〜１０００倍、好ましくは１０〜３００倍程度に設定しておけば、第１表面埋込領域２２ｂが、第２表面埋込領域２２ａよりも深いポテンシャル井戸を形成できる。
【００８４】
第１表面埋込領域２２ｂ及び第２表面埋込領域２２ａは、それぞれ、受光カソード領域（電荷生成領域）として機能する。即ち、第１表面埋込領域２２ｂと、第１表面埋込領域（受光カソード領域）２２ｂの直下の第１受光アノード領域として機能する半導体基板１８とで第１フォトダイオードを構成し、第２表面埋込領域２２ａと、第２表面埋込領域（受光カソード領域）２２ａの直下の第２受光アノード領域として機能する半導体基板１８とで第２フォトダイオードを構成している。第１及び第２電荷生成領域（受光アノード領域）で生成されたキャリア（電子）は、先ず、ポテンシャル井戸の深い第１表面埋込領域２２ｂの注入され、最初は第１表面埋込領域２２ｂに電荷が蓄積される。その後、第１及び第２電荷生成領域（受光アノード領域）で生成されたキャリア（電子）が更に増えると、浅いポテンシャル井戸を構成する第２表面埋込領域２２ａ側にキャリア（電子）がオーバーフローする。
【００８５】
なお、図２０では「第１導電型の半導体領域」としては、第１導電型の半導体基板を用いる場合を例示しているが、第１の実施の形態と同様に、第１導電型（ｐ型）の半導体基板と、半導体基板の上に配置された第１導電型（ｐ型）のエピタキシャル成長層を形成したエピタキシャル成長基板を採用しても良い。
【００８６】
第１表面埋込領域（受光カソード領域）２２ｂ及び第２表面埋込領域（受光カソード領域）２２ａの上には、ｐ+型ピニング層２１が配置されている。ｐ+型ピニング層２１は、ダーク時の表面でのキャリアの生成を抑制する層であり、ダーク電流削減のために好ましい層として用いている。ダーク電流が問題とならない用途（応用）等では、構造上、ｐ+型ピニング層２１を省略しても構わない。
【００８７】
そして、図２０において右側に示した第１導電型の半導体基板１８の表面には、第１リセットトランジスタを構成する第１転送電荷蓄積領域２３ｂと第１リセットドレイン領域（図示省略）が配置され、図２０において左側に示した半導体基板１８の表面には、第２リセットトランジスタを構成する第２転送電荷蓄積領域２３ａと第２リセットドレイン領域（図示省略）が配置されている。ｐ+型ピニング層２１及び半導体基板１８の上にはゲート絶縁膜３２が形成されている。ゲート絶縁膜３２としては、シリコン酸化膜（ＳｉＯ2膜）が好適であるが、第１の実施の形態で述べたように、シリコン酸化膜（ＳｉＯ2膜）以外の種々の絶縁膜が採用可能である。
【００８８】
ゲート絶縁膜３２上には、第１表面埋込領域（受光カソード領域）２２ｂから第１転送電荷蓄積領域２３ｂへ信号電荷を静電誘導で転送する第１転送ゲート電極１６ｂ及び第２表面埋込領域（受光カソード領域）２２ａから第２転送電荷蓄積領域２３ａへ信号電荷を静電誘導で転送する第２転送ゲート電極１６ａが配置されている。又、半導体基板１８上のゲート絶縁膜３２上には第１リセットゲート電極（図示省略）が配置され、第１転送電荷蓄積領域２３ｂ、第１リセットゲート電極（図示省略）及び第１リセットドレイン領域（図示省略）とで第１リセットトランジスタを構成し、同様に、半導体基板１８上のゲート絶縁膜３２上には第２リセットゲート電極（図示省略）が配置され、第２転送電荷蓄積領域２３ａ、第２リセットゲート電極（図示省略）及び第２リセットドレイン領域（図示省略）とで第２リセットトランジスタを構成している。但し、図２０においては、第１リセットトランジスタ及び第２リセットトランジスタは、それぞれシンボルマークを用いて、第１転送電荷蓄積領域２３ｂ及び第２転送電荷蓄積領域２３ａに接続されるＭＯＳトランジスタとして等価回路表示されている。
【００８９】
第１転送電荷蓄積領域２３ｂには、図２０に示すように、第１電圧読み出し用バッファアンプを構成する第１信号読み出しトランジスタ（増幅トランジスタ）ＭＡi1のゲート電極が接続されている。第１信号読み出しトランジスタ（増幅トランジスタ）ＭＡi1のドレイン電極は電源ＶＤＤに接続され、ソース電極は画素選択用の第１スイッチングトランジスタＭＳi1のドレイン電極に接続されている。画素選択用の第１スイッチングトランジスタＭＳi1のソース電極は、第１垂直信号線Ｂjに接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ（垂直ドライバ回路）１０５（図１参照。）から与えられる。選択用制御信号Ｓをハイ（Ｈ）レベルにすることにより、第１スイッチングトランジスタＭＳi1が導通し、第１信号読み出しトランジスタ（増幅トランジスタ）ＭＡi1で増幅された第１転送電荷蓄積領域２３ｂの電位に対応する電流が第１垂直信号線Ｂj1に流れる。
【００９０】
同様に、第２転送電荷蓄積領域２３ａには、図２０に示すように、第２電圧読み出し用バッファアンプを構成する第２信号読み出しトランジスタ（増幅トランジスタ）ＭＡi2のゲート電極が接続されている。第２信号読み出しトランジスタ（増幅トランジスタ）ＭＡi2のドレイン電極は電源ＶＤＤに接続され、ソース電極は画素選択用の第２スイッチングトランジスタＭＳi2のドレイン電極に接続されている。画素選択用の第２スイッチングトランジスタＭＳi2のソース電極は、第２垂直信号線Ｂj2に接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ（垂直ドライバ回路）１０５（図１参照。）から与えられる。選択用制御信号Ｓをハイ（Ｈ）レベルにすることにより、第２スイッチングトランジスタＭＳi2が導通し、第２信号読み出しトランジスタ（増幅トランジスタ）ＭＡi2で増幅された第２転送電荷蓄積領域２３ａの電位に対応する電流が第２垂直信号線Ｂj2に流れる。
【００９１】
なお、図２０では右側に第１電圧読み出し用バッファアンプを、左側に第２電圧読み出し用バッファアンプを設けているが、第１転送電荷蓄積領域２３ｂと第２転送電荷蓄積領域２３ａとを共通の拡散領域で構成し、電圧読み出し用バッファアンプを、１つにしても良い。或いは、図２０のように、独立した第１転送電荷蓄積領域２３ｂと第２転送電荷蓄積領域２３ａを画素の左右に設けた場合において、何らかの接続配線で第１転送電荷蓄積領域２３ｂと第２転送電荷蓄積領域２３ａとの間を短絡し、共通の電圧読み出し用バッファアンプで信号を読み出すようにしても良い。第１転送電荷蓄積領域２３ｂと第２転送電荷蓄積領域２３ａとを接続する「接続配線」としては金属配線や多結晶シリコン配線等の表面配線層でも、埋込拡散層や埋込高融点金属層等の半導体基板１８中に埋め込まれた埋込配線層でも良い。
【００９２】
又、図２０では第１表面埋込領域２２ｂが右側、第２表面埋込領域２２ａが左側に配置された場合を例示しているが、このようなトポロジーに限定される必要はなく、第１表面埋込領域２２ｂが左側、第２表面埋込領域２２ａが右側に配置されても良く、第１表面埋込領域２２ｂと第２表面埋込領域２２ａとが互いに直交する方向に配置されていても良い。第１表面埋込領域２２ｂと第２表面埋込領域２２ａとの配置に伴い、第１電圧読み出し用バッファアンプや第２電圧読み出し用バッファアンプの配置も、設計的事項として、適宜変更すれば良い。
【００９３】
図２１は、図２０に示した本発明の第３の実施の形態に係る固体撮像装置の垂直シフトレジスタ（垂直ドライバ回路）１０５のｉ行目の駆動回路を示す。図２１に示すように、垂直クロック配線ＶＣＫに接続された第１の遅延フリップフロップ５１と第２の遅延フリップフロップ５２とを各行に備えてパラレル出力のシフトレジスタのｉ段目を構成している。このｉ行目の駆動回路は、更に、ＮＯＲ回路５３，第１のＡＮＤ回路５４，第２のＡＮＤ回路５５，第３のＡＮＤ回路５６，第４のＡＮＤ回路５７，第１のＡＮＤ回路５４の出力側に接続され、ｉ行目の選択用制御信号Ｓiを出力する第１のインバータ（バッファ増幅器）６１，第２のＡＮＤ回路５５の出力側に接続され、ｉ行目のリセット信号Ｒiを出力する第２のインバータ（バッファ増幅器）６２，第３のＡＮＤ回路５６の出力側に接続され、ｉ行目の第１転送ゲート信号ＴＸ１iを出力する第３のインバータ（バッファ増幅器）６３、第４のＡＮＤ回路５７の出力側に接続され、ｉ行目の第２転送ゲート信号ＴＸ２iを出力する第４のインバータ（バッファ増幅器）６４を備える。ＮＯＲ回路５３には垂直クロック信号ＶＣＫと、ｉ行目の垂直駆動信号Ｕiが入力される。第１のＡＮＤ回路５４には垂直クロック信号ＶＣＫと垂直選択信号Ｓが入力され、第２のＡＮＤ回路５５には垂直クロック信号ＶＣＫとリセット信号Ｒが入力され、第３のＡＮＤ回路５６には第１転送ゲート信号ＴＸ1とＮＯＲ回路５３の出力が入力され、第４のＡＮＤ回路５７には第２転送ゲート信号ＴＸ2と垂直クロック信号ＶＣＫが入力される。時刻ｔ＝ｔ1〜ｔ＝ｔs-1では垂直クロック信号ＶＣＫのタイミングで第４のインバータ（バッファ増幅器）６４から第２転送ゲート信号ＴＸ２iを出力を逐次供給し、時刻ｔ＝ｔsで第３のインバータ（バッファ増幅器）６３から第２転送ゲート信号ＴＸ２iを供給する。
【００９４】
図２２は、本発明の第３の実施の形態に係る固体撮像装置の画素構造を用いたときのポテンシャル図である。強い光が照射された場合の転送動作を図２２を用いて説明する。
【００９５】
（イ）図２２（ａ）に示すように、先ず、右側の深いポテンシャル井戸ＰＷｄを構成する第１表面埋込領域２２ｂに多量の電荷が蓄積される。そして、キャリア（電子）が更に増えると、左側の浅いポテンシャル井戸ＰＷｓを構成する第２表面埋込領域２２ａ側にキャリア（電子）がオーバーフローする。
【００９６】
（ロ）第２表面埋込領域２２ａ側にキャリア（電子）がオーバーフローした段階で、図２２（ｂ）に示すように、時刻ｔ＝ｔ1で第２転送ゲート電極１６ａに転送ゲート電圧ＶTXをかけ、静電誘導による部分転送を行う。この部分転送で、浅いポテンシャル井戸ＰＷｓをなす第２表面埋込領域２２ａに蓄積された電荷のすべてが第２転送電荷蓄積領域２３ａに静電誘導で転送される。この際、浅いポテンシャル井戸ＰＷｓをなす第２表面埋込領域２２ａに蓄積された電荷のみが、第２転送電荷蓄積領域２３ａに静電誘導で転送されるので、第２転送電荷蓄積領域２３ａに静電誘導で転送される電荷量が、第２転送ゲート電極１６ａのゲート閾値電圧Ｖthのバラツキに依存しない。これにより、第２表面埋込領域２２ａのポテンシャルが高くなり、その分だけ第２表面埋込領域２２ａへの蓄積が可能となる。このとき第２転送電荷蓄積領域２３ａに転送された電荷はデータとして外部で記憶する。
【００９７】
（ハ）その後、ｔ1＜ｔ＜ｔ2においては、最初の部分蓄積が可能となった容量を用いて、時刻ｔ＝ｔ2まで浅いポテンシャル井戸ＰＷｓをなす第２表面埋込領域２２ａに短時間蓄積を行う。そして、時刻ｔ＝ｔ2で静電誘導による部分転送を行い、このとき、第２転送電荷蓄積領域２３ａに転送された電荷をデータとして外部で保存する。更に、ｔ2＜ｔ＜ｔ3においても部分蓄積が可能となった容量を用いて、時刻ｔ＝ｔ3まで浅いポテンシャル井戸ＰＷｓをなす第２表面埋込領域２２ａに短時間蓄積を行う。そして、時刻ｔ＝ｔ3で静電誘導による部分転送を行い、このとき第２転送電荷蓄積領域２３ａに転送された電荷をデータとして外部で保存する。更に、ｔ3＜ｔ＜ｔ4においても部分蓄積が可能となった容量を用いて、時刻ｔ＝ｔ4まで浅いポテンシャル井戸ＰＷｓをなす第２表面埋込領域２２ａに短時間蓄積を行う。そして、時刻ｔ＝ｔ4で静電誘導による部分転送を行い、このとき第２転送電荷蓄積領域２３ａに転送された電荷をデータとして外部で保存する。
【００９８】
（ニ）この動作を複数回（（ｓ−１）回）行った後、図２２（ｃ）に示すように、１フレームの最後、時刻ｔ＝ｔs-1で静電誘導による部分転送により浅いポテンシャル井戸ＰＷｓをなす第２表面埋込領域２２ａから電荷の排除を行った後、時刻ｔ＝ｔsで、第１転送ゲート電極１６ｂに転送ゲート電圧ＶTXを印加して、深いポテンシャル井戸ＰＷｄを構成する第１表面埋込領域２２ｂに蓄積された電荷の完全転送を行う。この完全転送によって読み出されたデータで短時間蓄積のデータを使用するか、長時間蓄積のデータを使用したかを決定する。
【００９９】
第３の実施の形態に係る固体撮像装置によれば、転送ゲートのゲート閾値電圧Ｖthのバラツキが部分転送される電荷に影響しなくなるので、固定パターンノイズが改善され、良質な画像が実現できる利点がある。
【０１００】
（その他の実施の形態）
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１０１】
例えば、既に述べた第１〜第３の実施の形態の説明では、第１導電型をｐ型、第２導電型をｎ型として説明するが、第１導電型がｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。このとき、例えば、図３に示した表面埋込領域２２は「受光アノード領域」になるように、対応して適宜極性を反転させれば良い。
【０１０２】
第１〜第３の実施の形態の説明においては、２次元固体撮像装置（エリアセンサ）を例示的に説明したが、本発明の画素は２次元固体撮像装置の画素のみに用いられるように限定して解釈するべきではない。例えば、図１に示した２次元マトリクスにおいて、ｊ＝ｍ＝１とした１次元固体撮像装置（ラインセンサ）の画素として複数の画素を１次元に配列しても良いことは、上記開示の内容から、容易に理解できるはずである。
【０１０３】
第３の実施の形態においては、第１表面埋込領域２２ｂの不純物密度を第２表面埋込領域２２ａよりも不純物密度が高くして第１表面埋込領域２２ｂのポテンシャル井戸の深さを第２表面埋込領域２２ａよりも深くする場合を例示したが、ポテンシャル井戸の深さはヘテロ接合を用いる等他の手段で調整しても構わない。例えば、第１表面埋込領域２２ｂをシリコン（Ｓｉ）とし、第２表面埋込領域２２ａをシリコン・ゲルマニウム（ＳｉＧｅ）で構成する等、第１表面埋込領域２２ａの禁制帯幅を第２表面埋込領域の禁制帯幅よりも広くするようにしても、第１表面埋込領域２２ｂのポテンシャル井戸の深さを第２表面埋込領域２２ａよりも深くすることができる。
【０１０４】
又、第３の実施の形態に係る固体撮像装置において、非常に強い光が照射された場合であれば、第２の実施の形態に係る固体撮像装置において説明したような、時刻ｔ＝ｔ1で静電誘導による部分転送を行った電荷をデータとして外部で記憶せずに排除するような動作モードを採用しても構わない。
【０１０５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施の形態に係る固体撮像装置（２次元イメージセンサ）の半導体チップ上のレイアウトを説明する模式的平面図である。
【図２】本発明の第１の実施の形態に係る固体撮像装置の画素の一部の構成を説明する概略的な平面図である。
【図３】図３は、図２のＡ−Ａ面から見た模式的な断面図である。
【図４】本発明の第１の実施の形態に係る固体撮像装置における電荷の部分転送を説明するタイミングチャートである。
【図５】本発明の第１の実施の形態に係る固体撮像装置の垂直シフトレジスタ（垂直ドライバ回路）のｉ行目の駆動回路を示すブロック図である。
【図６】強い光が照射された場合の、第１の実施の形態に係る固体撮像装置の画素における部分転送をポテンシャル図を用いて説明する図である（その１）。
【図７】強い光が照射された場合の、第１の実施の形態に係る固体撮像装置の画素における部分転送をポテンシャル図を用いて説明する図である（その２）。
【図８】弱い光が照射された場合の、第１の実施の形態に係る固体撮像装置の画素における部分転送をポテンシャル図を用いて説明する図である（その１）。
【図９】弱い光が照射された場合の、第１の実施の形態に係る固体撮像装置の画素における部分転送をポテンシャル図を用いて説明する図である（その２）。
【図１０】第１の実施の形態に係る固体撮像装置の画像合成回路のブロック図である。
【図１１】完全転送時に静電誘導で転送される電荷量と、部分転送閾値電荷量（部分転送後に表面埋込領域に残る電荷量）との関係を説明する図である。
【図１２】ポテンシャル障壁の高さを下げる時間と転送される電子数の関係を説明する図である。
【図１３】転送ゲート電圧をパラメータとして、表面埋込領域の蓄積電子数と転送電子数の関係を説明する図である。
【図１４】転送時間をパラメータとして、表面埋込領域の蓄積電子数と転送電子数の関係を説明する図である。
【図１５】蓄積電子数をパラメータに、電荷が転送され始めるときの表面埋込領域の電子から見たポテンシャル障壁の高さと転送電子数の関係を説明する図である。
【図１６】本発明の第１の実施の形態の変形例に係る固体撮像装置の画素の一部の構成を説明する概略的な平面図である。
【図１７】本発明の第２の実施の形態に係る固体撮像装置における電荷の部分転送を説明するタイミングチャートである。
【図１８】図１７の場合に比して光強度が弱い場合の第２の実施の形態に係る固体撮像装置における電荷の部分転送のタイミングチャートであり、蓄積電荷と時間の関係を、４回読み出す場合について例示する図である。
【図１９】第２の実施の形態に係る固体撮像装置の画像合成回路のブロック図である。
【図２０】本発明の第３の実施の形態に係る固体撮像装置の画素の一部の構成を説明する概略的な断面図である。
【図２１】本発明の第３の実施の形態に係る固体撮像装置の垂直シフトレジスタ（垂直ドライバ回路）のｉ行目の駆動回路を示すブロック図である。
【図２２】本発明の第３の実施の形態に係る固体撮像装置の画素における電荷の転送をポテンシャル図を用いて説明する図である。
【図２３】従来技術において、１フレーム中を、長時間露光期間、短時間露光期間、超短時間露光期間に分割して、これらの蓄積時間の異なる信号をそれぞれ読み出して合成する方法を説明する図である。
【符号の説明】
【０１０７】
Ｘij…画素
７…積算器
１１ａ…受光カソード領域（受光用表面埋込領域）
１２ａ…電荷蓄積領域
１３…リセットゲート電極
１６…転送ゲート電極
１６ａ…第２転送ゲート電極
１６ｂ…第１転送ゲート電極
１８…半導体基板（シリコン基板）
１９…半導体基板（シリコン基板）
２０…半導体層（シリコンエピタキシャル成長層）
２１…ｐ+型ピニング層
２２…表面埋込領域
２２ａ…第２表面埋込領域
２２ｂ…第１表面埋込領域
２３…転送電荷蓄積領域
２３ａ…第２転送電荷蓄積領域
２３ｂ…第１転送電荷蓄積領域
２４…リセットドレイン領域
２５…半導体領域（ｐウェル）
３２…ゲート絶縁膜
４１…遮光膜
４２…遮光膜開口部
５１…第１の遅延フリップフロップ
５２…第２の遅延フリップフロップ
５３…ＮＯＲ回路
５４…第１のＡＮＤ回路
５５…第２のＡＮＤ回路
５６…第３のＡＮＤ回路
５７…第４のＡＮＤ回路
６１〜６４，９５…インバータ
６５…第１の比較器
６７…第１のカウンタ
６８…第２のマルチプレクサ
６９…第１のマルチプレクサ
７０…メモリ
７１…第２のカウンタ
７３…第２の比較器
７５…第３のマルチプレクサ
７６…諧調圧縮器
８２…電圧読み出し用バッファアンプ
９１…加算器
９２…加算器
１０４…タイミング発生回路
１０５…垂直シフトレジスタ（垂直ドライバ回路）
１０６…水平シフトレジスタ
１０７…差動アンプ
【図１】
2008252814.tif 000004
【図２】
2008252814.tif 000005
【図３】
2008252814.tif 000006
【図４】
2008252814.tif 000007
【図５】
2008252814.tif 000008
【図６】
2008252814.tif 000009
【図７】
2008252814.tif 000010
【図８】
2008252814.tif 000011
【図９】
2008252814.tif 000012
【図１０】
2008252814.tif 000013
【図１１】
2008252814.tif 000014
【図１２】
2008252814.tif 000015
【図１３】
2008252814.tif 000016
【図１４】
2008252814.tif 000017
【図１５】
2008252814.tif 000018
【図１６】
2008252814.tif 000019
【図１７】
2008252814.tif 000020
【図１８】
2008252814.tif 000021
【図１９】
2008252814.tif 000022
【図２０】
2008252814.tif 000023
【図２１】
2008252814.tif 000024
【図２２】
2008252814.tif 000025
【図２３】
2008252814.tif 000026