(57)【要約】      （修正有）【課題】端子電極の寸法精度・接合強度を高める。【解決手段】導電性材料を含みかつベース基板上に備えられて電気的接続を行う端子電極で、ベース基板２上に形成された下地電極層２１と、この上に形成された主電極層２２とを備え、主電極層２２はめっき金属（例えば電解めっきＣｕ）からなる主導体層１４を含み、下地電極層２１は主導体層１４をめっき成長させるときの通電層となる下地導体層１３（例えばスパッタＣｕ膜）を含む。主導体層１４は下地導体層１３より厚い。下地電極層２１は、ベース基板２と下地導体層１３との間に介在されてベース基板への密着性を高める下地接合層１２（スパッタＣｒ膜等）を備えても良い。主電極層２２を覆う電極表面層２３を更に備え、この電極表面層２３が外部導体（バンプ等）との接合性を高める外部接合層１６（Ｓｎ膜等）と、バリア層１５（Ｎｉ膜等）を有しても良い。【選択図】図１
2008060287.tif 000002
【特許請求の範囲】
【請求項１】
導電性材料を含みかつベース基板上に備えられて電気的な接続を行う端子電極であって、
前記ベース基板上に形成された下地電極層と、
この下地電極層の上に形成された主電極層と、
を備え、
前記主電極層は、めっき金属からなる主導体層を含み、
前記下地電極層は、当該主導体層をめっき成長させるときの通電層となる下地導体層を含む
ことを特徴とする端子電極。
【請求項２】
前記主導体層は、前記下地導体層より厚さ寸法が大きい
請求項１に記載の端子電極。
【請求項３】
前記下地電極層は、前記ベース基板と前記下地導体層との間に介在されて当該端子電極の前記ベース基板への密着性を高める下地接合層をさらに含む
請求項１または２に記載の端子電極。
【請求項４】
前記下地接合層は、気相成膜法により形成されかつクロム、チタン、ニッケル、ニッケル‐クロム、タングステン、銅、および銀のうちのいずれかを主成分とする薄膜からなる
請求項３に記載の端子電極。
【請求項５】
前記主電極層を覆う電極表面層をさらに備え、
この電極表面層は、当該端子電極の最上層に配置されて外部導体との接合性を高める外部接合層を有する
請求項１から４のいずれか一項に記載の端子電極。
【請求項６】
前記電極表面層は、前記主導体層と前記外部接合層との間に介在されて前記主導体層および前記外部接合層間における材料の拡散を阻止するバリア層をさらに有する
請求項５に記載の端子電極。
【請求項７】
前記下地導体層は、気相成膜法により形成された薄膜からなり、
前記主導体層は、液相成膜法により形成されためっき膜からなる
請求項１から６のいずれか一項に記載の端子電極。
【請求項８】
前記下地導体層は、無電解めっきにより形成された無電解めっき膜からなり、
前記主導体層は、電解めっきにより形成された電解めっき膜からなる
請求項１から６のいずれか一項に記載の端子電極。
【請求項９】
前記下地導体層および前記主導体層は、いずれも銅を主成分とする膜からなる
請求項１から８のいずれか一項に記載の端子電極。
【請求項１０】
前記下地導体層および前記主導体層は共に金属により形成され、前記下地導体層の平均粒径が、前記主導体層の平均粒径より小さい
請求項１から９のいずれか一項に記載の端子電極。
【請求項１１】
前記下地導体層の平均粒径が０．２μｍ以下である
請求項１０に記載の端子電極。
【請求項１２】
前記下地導体層および前記主導体層は、共に、金属により形成されかつこれら導体層の境界を跨ぐように粒成長した金属粒を含む
請求項１から１０のいずれか一項に記載の端子電極。
【請求項１３】
前記下地導体層と前記主導体層との間の少なくとも一部に界面が存在しない
請求項１から１２のいずれか一項に記載の端子電極。
【請求項１４】
ベース基板と、
当該ベース基板に実装された１つ以上の電気的機能素子と、
当該ベース基板に備えられた前記請求項１から１３のいずれか一項に記載の１つ以上の端子電極と、
を備えた電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端子電極および電子部品に係り、特に、外部との電気的な接続を行うため電子部品に備えられる外部接続端子の構造に関する。
【背景技術】
【０００２】
チップコンデンサやチップインダクタ、チップ抵抗器などの各種の個別部品、あるいは複数の能動・受動素子を組み合わせた様々な電子デバイスなどの電子部品が今日提供されているが、いずれの電子部品にあっても、外部と電気的・機械的な接続を行い、配線基板への実装を可能とするために当該電子部品には接続端子が必要となる。
【０００３】
かかる接続端子の一例として、例えばＬＴＣＣ基板を用いた電子部品の端子電極は、ＡｇやＣｕ、或いはＡｇとＣｕ、ＡｇとＣｕとＳｎ、ＡｇとＣｕとＮｉなどを組み合わせた導電性微粒子をバインダに混ぜてペースト状にした導電性ペースト或いは導電性樹脂をベース基板に塗布し乾燥することによって下地電極を形成し、さらにその上にＮｉとＳｎ、或いはＮｉとＡｕなどの金属をめっき成長させることにより形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の端子電極は、上述のように一般に導電性ペースト（又は導電性樹脂）を使用するから、これを焼成硬化させるために製造過程で５００℃以上の高温処理が必要となる。したがって、従来の電子部品においては、使用する材料に少なくともこの温度以上の耐熱性が求められ、使用可能な材料が耐熱性の高いものに限られてしまうという問題がある。
【０００５】
一方、ナノペースト技術の進歩と共に導電性樹脂の開発が進み、３００℃以下の熱処理で硬化可能な材料も近年提供されてはいる。しかしながら、これらは未だ高価であり、量産品として必然的にコスト面の制約を受ける電子部品製品に使用することは難しいのが現状である。
【０００６】
また、導電性ペーストを用いる端子電極の形成方法では、年々小型化する電子部品に対して十分な寸法精度をもって電極を形成することが困難になりつつある。なぜなら、ペースト材は流動性を持ち、塗布条件、例えば塗布される面の粗さや活性状態（濡れ性）、周囲環境（雰囲気）、ペースト量などの様々な要因によって塗布精度にばらつきが生じやすいからである。特に、高周波用の電子部品では、実装精度の要求から端子寸法の厳格な精度が求められ、微細な電子部品製品に備えられる複数の端子に対して均等にペーストによって電極を形成することは容易ではない。また、例えば部品左右における端子電極の形状寸法のばらつき・不均衡は、はんだリフロー実装時にチップが立って実装不良を起す所謂マンハッタン現象（ツームストーン現象）の一因ともなり得る。
【０００７】
さらに導電性ペーストは、有機成分やＳｉ系の媒体を含有する。これらは高温で焼成することによって電極から排出されるが、残った導電性材料の状態は緻密さに欠け、高温焼成によって導体材料の表面は酸化膜で覆われている。このため、端子めっき処理をその後行った場合に下地電極と端子めっきとの界面の接合状態が合金層とアンカー作用による接合からなっていると考えられ、表面の状態によっては接合性が不安定になるおそれがある。
【０００８】
他方、導電性樹脂の場合には、熱処理温度が３００℃以下と比較的低温であるため、媒体材料が下地電極内に含有されたままの状態となる。したがって、下地電極の表面に導体粒子が多数露出していれば端子めっき面との界面の密着性は良好となるものの、導体粒子の露出が少ない部分については、端子めっきとの界面の接合性が低下する難がある。
【０００９】
したがって、本発明の目的は、このような従来の端子電極における問題を解決することにあり、寸法精度が高く、接合強度（ベース基板との間ならびに端子構成膜間の接合性）に優れた信頼性の高い新たな端子構造を得ることにある。
【課題を解決するための手段】
【００１０】
前記課題を解決し目的を達成するため、本発明に係る端子電極は、導電性材料を含みかつベース基板上に備えられて電気的な接続を行う端子電極であって、前記ベース基板上に形成された下地電極層と、この下地電極層の上に形成された主電極層とを備え、前記主電極層は、めっき金属からなる主導体層を含み、前記下地電極層は、当該主導体層をめっき成長させるときの通電層となる下地導体層を含む。
【００１１】
本発明の端子電極は、電気的接続を行うためベース基板上に備えられる端子電極であるが、当該ベース基板上に形成した下地電極層とこの下地電極層の上に形成した主電極層とを有する。主電極層は、例えば電流を流し信号を通過させるなど電気的な接続を行う端子本来の機能を果たす主導体層を含み、電極本体となる部分である。この主導体層は、液相成膜法（湿式成膜法）、すなわち電解めっき又は無電解めっきにより形成する。ただし、製造コスト並びに生産性の点で有利な電解めっきによることが望ましい。
【００１２】
一方、上記下地電極層は、当該主電極層をめっき成長によって形成するときに通電層となる下地導体層を含み、この下地導体層の上に上記主導体層をめっき成長させる。下地導体層は、好ましくは気相成膜法（乾式成膜法）、すなわち蒸着法、スパッタ法、又は気相成長法（ＣＶＤ法）等により形成する。ベース基板との良好な接合性を得るためである。ただし、気相成膜法以外にも、無電解めっきにより形成することも可能である。
【００１３】
主導体層は、低電気抵抗で損失が少なくコスト的にも有利な銅（Ｃｕ）を主成分とする膜により構成することが望ましく、下地導体層は、当該主導体層との良好な接合性を得るために同じく銅（Ｃｕ）を主成分とする膜により構成することが好ましい。ただし本発明は、銅以外の材料の使用を排除するものではなく、他の導電材料（金属や合金）を使用することも可能である。また、ベース基板としては、例えばアルミナ基板が挙げられるが、これに限定されるものではなく、他のセラミック基板、あるいは有機材料や有機材料に無機フィラーを混合した複合材料からなる基板、シリコン基板などの半導体基板、金属基板その他であって良い。尚、半導体基板や金属基板を用いる場合には、端子電極の形成領域に対して、基板の表面を絶縁する処理を施していても良い。
【００１４】
本発明の端子電極では、典型的には、主導体層は下地導体層より厚さ寸法が大きい。本発明の好ましい構成例として、下地導体層をベース基板との良好な接合性が得られるスパッタ等の気相成膜法による薄膜により形成し、この上に電解めっきによるいわゆる厚付めっきを施して、電気抵抗の低減と機械的強度の向上を図るためである。例えば電子部品の角部は実装工程その他のハンドリング中に損傷を受けやすい部分であるが、このように下地導体層より主導体層を厚く成膜することによって端子電極の機械的な強度を高め、衝撃を受けたとしても断線や欠損による電気抵抗の増大等の問題が発生することを防ぐことが出来る。
【００１５】
また、下地導体層は、これを構成する金属の粒径が０．２μｍ以下（より好ましくは０．１μｍ以下）となるように成膜することが好ましい。このように粒径の細かい緻密な膜によって下地導体層を形成すれば、その上に主導体層をめっき成長させるときに下地導体層との間に界面の無い又は少ない（下地導体層と主導体層との間の少なくとも一部に界面が存在しない）接合強度に優れた電極を形成することが出来る。
【００１６】
さらに、本発明の端子電極では、上記主導体層および下地導体層に加え、下地接合層、並びに主電極層を覆う電極表面層（外部接合層およびバリア層）を設けることが好ましい。これらにつき以下説明する。
【００１７】
下地接合層は、ベース基板と上記下地導体層との間に介在されるように上記下地電極層に含めるもので、これにより当該端子電極のベース基板への密着性を向上させる。この下地接合層は、例えば気相成膜法により形成したクロム（Ｃｒ）を主成分とする薄膜により構成することができ、特に上記下地導体層としてＣｕを使用する場合には、ベース基板との接合性と共に当該下地導体層との間の良好な接合性も得ることが出来る。尚、この下地接合層は、クロム以外にも、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ニッケル‐クロム（Ｎｉ‐Ｃｒ）、タングステン（Ｗ）、銅（Ｃｕ）、および銀（Ａｇ）のうちのいずれかを主成分とする薄膜としても良い。
【００１８】
一方、電極表面層は、端子電極の最上層に配置されて外部導体との接合性を高める外部接合層を含み、さらにこの外部接合層と前記主導体層との間に介在させるバリア層を含むことが望ましい。
【００１９】
ここで、「外部導体」とは、当該端子電極を他の電極等に電気的に接続するとき（或いは当該端子電極を備えた電子部品を実装するとき）に当該端子電極と他の電極等との間に介在される導電体であり、例えば、はんだバンプやＡｕバンプ、ボンディングワイヤ等が含まれる。外部接合層は、これら外部導体との接合性を高める材料からなる。一例を述べれば、例えばはんだ実装用の端子電極を構成する場合には、はんだ濡れ性を高めるはんだ接合層（例えばＳｎ膜）とし、例えばＡｕバンプ実装用の端子電極を構成する場合には、Ａｕバンプとの接合性を高めるＡｕ膜とする。
【００２０】
また、上記バリア層は、当該端子電極を使用して電子部品を実装するときに、接合金属（例えばはんだやＡｕ等）と主導体層間における材料の拡散を防ぐもので、これら外部接合層とバリア層とを設けることにより、端子電極の接合性（例えばはんだ付け性やＡｕバンプ接合性）を向上させて確実な接続を行うと共に、電極構成層間の合金化や材料拡散を防ぐことが出来る。
【００２１】
本発明の端子電極は、典型的には、当該端子電極が備えられる電子部品と外部（例えば配線基板等）との接続を行う外部接続端子であるが、必ずしもこれに限定されるものではなく、例えばＩＣや他の電子部品、電子モジュール、電子素子を実装するためにベース基板上に設けられる接続パッド（例えばフリップチップボンディング用パッド、ワイヤーボンディング用パッド等）その他の電極であっても良く、バンプやポストと言った接続電極でも良い。また、ベース基板に設ける位置についても特に問わず、ベース基板の表（おもて）面に設けられる表面端子、裏面に設けられる裏面端子、側面に設けられる側面端子（端面端子）、又はこれらの組み合わせのいずれであっても構わない。
【００２２】
一方、本発明に係る電子部品は、上記本発明に係る端子電極を備えるもので、ベース基板と、当該ベース基板に実装された１つ以上の電気的機能素子と、当該ベース基板に備えられた上記本発明に係るいずれかの端子電極を１つ以上備える。
【００２３】
上記「電子部品」には、個別部品（ディスクリート部品）またはチップ部品（例えばチップコンデンサ、チップインダクタ、チップ抵抗器、チップサーミスタ、チップバリスタ等）と、複数の電気素子（能動素子や受動素子）を組み合わせた電子デバイス（例えばフィルタやデュプレクサ、パワーアンプモジュール、高周波重畳モジュールその他の各種デバイス）との双方が含まれる。また、上記「電気的機能素子」は、トランジスタやＦＥＴ等のような能動素子と、コンデンサやインダクタ、抵抗等の受動素子の双方を含むものである。
【００２４】
さらに、本発明の各層について「上に（形成する）」或いは「覆う」とは、ベース基板から見て上層（外側）に位置することを意味するものであり、対象とする層同士が必ずしも接している必要はなく、対象とする層と層との間に何らかの層が介在された配置状態をも含む概念である。
【発明の効果】
【００２５】
本発明によれば、端子電極の寸法精度および接合強度を高め、信頼性を向上させることが出来る。
【００２６】
本発明の他の目的、特徴および利点は、以下の本発明の実施の形態の説明により明らかにする。尚、本発明は下記の実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。
【発明を実施するための最良の形態】
【００２７】
〔全体構成〕
図１は、本発明の一実施形態に係る端子電極を示す断面図である。同図に示すようにこの端子電極１１は、電子部品１を配線基板（図示せず）に実装し電気的な接続を行うために当該電子部品１に備える外部接続端子であり、配線基板の接続パッドに対して例えばバンプを介して電気的・機械的に接続を可能とするためベース基板２の下面に配置される裏面電極と、この裏面電極と、ベース基板２の上面に設けられた各種の電気的な機能構成部から引き出された接続用の導体３（上部導体３ａおよび下部導体３ｂ）とを電気的に接続するためにベース基板２の側面に形成される側面電極とを含み、図示の例ではベース基板２の側面から底面に亘って連続しかつ後に述べる各層を備えた多層膜として形成している。
【００２８】
すなわち、端子電極１１は、ベース基板２の表面に形成した下地電極層２１と、この下地電極層２１の表面に形成した主電極層２２と、主電極層２２の表面を覆う電極表面層２３とからなる。ベース基板２は、この例ではアルミナ基板とし、構成するデバイスに対応してその上面に酸化アルミニウム（Ａｌ2Ｏ3）からなる平坦化膜４や誘電体膜５、絶縁膜６、保護膜７等の各種の機能膜を設け、種々の電気的な機能素子を形成しあるいはＩＣやチップ状の電子素子を実装する。
【００２９】
〔下地電極層〕
下地電極層２１は、下地接合層１２とその表面に形成した下地導体層１３とからなる。下地接合層１２は、ベース基板であるアルミナ基板２と強固な接合を得るため、スパッタにより形成したクロム（Ｃｒ）からなる薄膜であり、その表面に形成する下地導体層１３は、同じくスパッタにより形成した銅（Ｃｕ）からなる薄膜である。ベース基板２上にＣｒ膜をスパッタ成膜することにより、Ｃｒ粒子がベース基板の内部に入り込んだ（打ち込まれた）強固な接合が得られる。また、このＣｒ膜の表面に成膜するＣｕ膜はＣｒとの密着性が良く、さらに次にＣｕめっきにより形成する主導体層１４（後述する）との接合性も高いから、ベース基板２に主導体層１４を強固に固定することが出来る。
【００３０】
尚、下地電極層２１として、下地導体層１３（Ｃｕ膜）を設けずに下地接合層（Ｃｒ膜）のみを設けてこれを通電層としてＣｒ膜の上に後述の主導体層１４を形成することも考えられるが、このようにすると、Ｃｒ膜の厚さが薄く抵抗値が高いために供給される電流量が少なく、Ｃｕめっき（主導体層）の成長が遅い上に、不均一な膜厚分布となってしまう難がある。これに対して、本実施形態のように下地導体層１３（スパッタＣｕ膜）を設ければ、これが主導体層１３をめっき成長させるときの良好な下地給電膜となって、Ｃｕめっきの膜成長を安定化することができ、電極の膜厚分布を均一にすることが可能となる。
【００３１】
尚、接続用導体３と主導体層１４との間にはＣｕに比べ電気抵抗が大きいＣｒ層（下地接合層）１２が介在されることとなるが、このＣｒ層１２をスパッタにより形成した十分に薄い膜（後に述べるように例えば０．２μｍ程度）とすることにより、信号損失の問題を回避することができ、同時にベース基板２との強固な接合を実現することが出来る。
【００３２】
また、下地接合層１２と下地導体層１３とを形成する材料は、この例のほかにもそれぞれ、例えばＴｉとＣｕ、  Ｎｉ‐ＣｒとＣｕ、ＣｒとＡｇ、ＴｉとＡｇ、Ｎｉ‐ＣｒとＡｇ等としても良い。また、本実施形態では下地接合層１２と下地導体層１３をいずれもスパッタにより形成したが、他の気相成膜法（例えば蒸着法やＣＶＤ法等）によっても良く、さらに無電解めっきにより形成することも可能である。
【００３３】
〔主電極層〕
主電極層２２は、Ｃｕめっき膜である主導体層１４からなる。すなわち、主導体層１４は、前記下地導体層１３を通電層として電解めっき（例えばバレルめっき）を行い、下地導体層１３の表面にＣｕを析出させ、めっき成長させることにより成膜する。これにより、Ｃｕ同士の金属間接合によって下地電極層に強固に接合された電極本体（主電極層）を形成することが出来る。また、かかる主電極層の下地となる前記下地導体層のＣｕの粒径はスパッタ成膜によるから非常に小さく緻密であり、このＣｕ粒を核としてＣｕ膜が良好にめっき成長するから、界面の無い（又は部分的にしか存在しない）十分に厚さのある電気抵抗の低い機械強度優れた電極膜を形成することが出来る。尚、主導体層の成膜は、本実施形態では、製造コストおよび生産性の点で有利な電解めっきを用いるが、無電解めっきによることも可能である。
【００３４】
〔電極表面層〕
電極表面層２３は、はんだ接合層（外部接合層）１６とバリア層１５とからなる。はんだ接合層１６は、錫（Ｓｎ）めっき膜とし、バリア層１５の表面に電解めっき（例えばバレルめっき）を施すことにより成膜する。はんだ接合層１６を設けることにより、端子電極１１のはんだ濡れ性を向上させ、リフロー実装時のはんだ付け性を良好にすることが出来る。
【００３５】
一方、バリア層１５はニッケル（Ｎｉ）めっき膜であり、前記主導体層（Ｃｕめっき膜）１４の表面に電解めっき（例えばバレルめっき）を施すことにより成膜する。バリア層１５を設けることにより、下層の主導体層（Ｃｕ膜）１４と上記はんだ接合層（Ｓｎ膜）との間で互いの材料が拡散したり合金化することを防ぐことが出来る。
【００３６】
尚、上記外部接合層１６は、当該端子電極の実装時に使用する接合材料に対応した様々な他の材料、例えば金（Ａｕ）や銀（Ａｇ）、Ｓｎ‐Ａｇ、Ｓｎ‐Ａｇ‐Ｃｕ、或いは亜鉛（Ｚｎ）を含有する導体その他からなるものであって良い。
【００３７】
また、上記バリア層１５およびはんだ接合層１６は、無電解めっきによって形成することも可能である。さらに電極表面層２３（バリア層１５／はんだ接合層１６）の材料については、上記以外にも様々な材料・成膜方法を使用した膜とすることが出来る。例えば、バリア層／外部接合層の組み合わせとして、Ｎｉ電解めっき膜／Ｓｎ又はＡｕ電解めっき膜、Ｎｉ無電解めっき膜／Ｓｎ又はＡｕ無電解めっき膜、Ｎｉ無電解めっき膜／Ｐｄ無電解めっき膜およびＳｎ又はＡｕ無電解めっき膜、Ｎｉ無電解めっき膜／Ｓｎ又はＡｕ無電解めっき膜、Ｎｉ無電解めっき膜／Ｐｄ無電解めっき膜およびＳｎ又はＡｕ無電解めっき膜等としても良い。
【００３８】
端子電極の各層の厚さは、下地接合層（Ｃｒスパッタ膜）を０．０１から１μｍ（より好ましくは０．１から０．５μｍ／例えば約０．２μｍ）、下地導体層（Ｃｕスパッタ膜）を０．０１から１０μｍ（より好ましくは０．１から１μｍ／例えば約０．５μｍ）、主導体層（Ｃｕ電気めっき膜）を０．１から２０μｍ（より好ましくは０．５から１０μｍ／例えば約２．０μｍ）、バリア層（Ｎｉめっき膜）を０．１から３０μｍ（より好ましくは０．５から５μｍ／例えば約１．５μｍ）、外部接合層（Ｓｎめっき膜）を０．５から３０μｍ（より好ましくは１から１０μｍ／例えば約５．０μｍ）とすることが望ましい。
【００３９】
また、下地導体層（Ｃｕスパッタ膜）を構成するＣｕの平均粒径は、０．００５から０．５μｍ（より好ましくは０．０５から０．３μｍ）とし、その上に形成する主導体層（Ｃｕめっき膜）のＣｕの平均粒径は、０．０１から３μｍ（より好ましくは０．１から１μｍ）とすることが好ましい。
【００４０】
図２から図５は、本実施形態に係る端子電極をＴＥＭ（透過型電子顕微鏡）により観察した写真画像を示すものであり、図２および図３においてＸ‐Ｘ線は下地導体層（スパッタＣｕ膜）１３と主導体層（めっきＣｕ膜）１４との境界を、図４において符号８は下地導体層（スパッタＣｕ膜）１３と主導体層（めっきＣｕ膜）１４間の界面を、また図５において符号９はボイドをそれぞれ示している。
【００４１】
これらの画像から明らかなように、端子電極の本体部分となるめっきＣｕ膜（主導体層）１４は、一部に界面８が見られ（図４参照）、また下地導体層１３と主導体層１４との境界部（当該境界近傍の主導体層１４）の金属粒と金属粒との間や金属粒の内部にボイドが観察されるところがあるものの（図５参照）、スパッタＣｕ膜（下地導体層）１３からスパッタＣｕ粒を核にして粒成長した界面のほとんど無い（所々一部にのみある）連続的な膜となっており、下地導体層１３と主導体層１４との間に強固な接合が得られている。
【００４２】
さらに、図６（ａ）は、本実施形態の端子電極を透過型電子顕微鏡（ＴＥＭ）により観察した別の写真画像を示すものであり、同図（ｂ）は（ａ）の画像においてＣｕ粒の外形線を書き加えたものである。また、図７は下地導体層（スパッタＣｕ膜）と主導体層（Ｃｕ電気めっき膜）との境界部の金属粒の成長状態を模式的に示す概念図である。またこれらの図において、符号８は界面を、９はボイドをそれぞれ示す。また、１２、１３および１４はそれぞれ下地接合層（スパッタＣｒ膜）、下地導体層（スパッタＣｕ膜）および主導体層（Ｃｕめっき膜）を示し、１３ａは下地導体層１３を形成するスパッタＣｕ粒を、１４ａと１４ｂは主導体層１４を形成するバレルめっきによるＣｕ粒をそれぞれ示している。
【００４３】
これらの図に示すように本実施形態の端子電極では、下地導体層１３のスパッタＣｕ粒１３ａを核としてＣｕ電解めっきによって縦方向に（下地導体層１３と主導体層１４との境界線に対して交差する（特に略直交する）方向に、又は上層方向に）粒成長した縦長のＣｕ粒１４ａが、下地導体層１３と主導体層１４とに跨るように両層の境界部に存在する。言い換えれば、これら下地導体層１３と主導体層１４との間に多数の楔状の（あるいは支柱状の）金属粒１４ａが両層に打ち込まれるように存在し、それらの周囲を細かいＣｕ粒１３ａ，１４ｂが埋めるように配されている。したがって、たとえ一部に界面８やボイド９が存在しても結果として、高強度の、また膜内でのバルク破壊に対する耐性が大きな導電膜が得られる。
【００４４】
本発明ないし本実施形態の端子電極による利点をまとめて述べれば次のとおりである。
（１）  気相成膜法による下地膜（下地電極層）をまず成膜しその上にめっき成長によって主導体層を形成するから、電極を寸法精度良く形成することが出来る。
（２）  電解めっきにより主導体層を厚付けする。したがって、端子の機械的強度（耐衝撃性や耐熱衝撃性）を増すことができ、損傷を受けやすい部品角部の補強も図ることが出来る。また、電気抵抗を小さく信号損失を低減することができ、電子部品の特性向上（例えばフィルタであれば挿入損失の低減、インダクタであればＱ特性の向上、各種デバイスの温度特性の改善等）を図ることが出来る。
（３）  スパッタ等で下地電極層を形成した後にその上に主電極層をめっき成長させるから、段差部や突起部等の凹凸部への電極膜の追従性も良く、凹凸部における機械的接合性ならびに電気的接続性を向上させることが出来る。
（４）  ベース基板から電極表面層までに順に配される各層間の接合性・密着性が高く、電極全体としてベース基板に対する強固な接合を得ることが出来る。特に、下地導体層とその表面に配する主導体層とを同一の導体材料（例えばＣｕ）で構成することにより良好な接合を実現することが出来る。
（５）  電極表面層（バリア層及びはんだ接合層）を設けることにより、電極各層導体間の合金化・金属拡散を抑えてはんだ耐熱性を高めることが出来ると共に、はんだ付け性を向上させることが出来る。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態に係る端子電極を示す断面図である。
【図２】前記実施形態に係る端子電極の透過型電子顕微鏡（ＴＥＭ）による写真画像である。
【図３】前記図２の拡大画像である。
【図４】前記実施形態の端子電極における下地導体層（スパッタＣｕ膜）と主導体層（Ｃｕ電気めっき膜）との境界部を示す透過型電子顕微鏡（ＴＥＭ）による写真画像である。
【図５】前記実施形態の端子電極における下地導体層（スパッタＣｕ膜）と主導体層（Ｃｕ電気めっき膜）との境界部を示す透過型電子顕微鏡（ＴＥＭ）による別の写真画像である。
【図６】（ａ）は、前記実施形態の端子電極における下地導体層（スパッタＣｕ膜）と主導体層（Ｃｕ電気めっき膜）との境界部を示す透過型電子顕微鏡（ＴＥＭ）によるさらに別の写真画像であり、（ｂ）は（ａ）の画像においてＣｕ粒の外形線を書き加えたものである。
【図７】前記実施形態の端子電極における下地導体層（スパッタＣｕ膜）と主導体層（Ｃｕ電気めっき膜）との境界部におけるＣｕ粒の成長状態を模式的に示す概念図である。
【符号の説明】
【００４６】
１  電子部品
２  ベース基板
３  接続用導体
３ａ  上部導体
３ｂ  下部導体
４  平坦化膜
５  誘電体膜
６  絶縁膜
７  保護膜
８  界面
９  ボイド
１１  端子電極
１２  下地接合層
１３  下地導体層
１３ａ  スパッタＣｕ粒
１４  主導体層
１４ａ  スパッタＣｕ粒を核として粒成長したバレルめっきＣｕ粒
１４ｂ  バレルめっきＣｕ粒
１５  バリア層
１６  外部接合層（はんだ接合層）
２１  下地電極層
２２  主電極層
２３  電極表面層
【図１】
2008060287.tif 000003
【図７】
2008060287.tif 000004
【図２】
2008060287.tif 000005
【図３】
2008060287.tif 000006
【図４】
2008060287.tif 000007
【図５】
2008060287.tif 000008
【図６】
2008060287.tif 000009