(57)【要約】【課題】表示用配線の本数が増加しても、周辺領域のサイズを可及的に小さくする。【解決手段】マトリクス状に設けられた複数の画素電極４と、各画素電極４の間に互いに平行に延びる複数のゲート線Ｇと、各画素電極４の間に各ゲート線Ｇに交差して互いに平行に延びる複数のソース線Ｓと、各画素電極４毎に設けられた複数のＴＦＴ３とを備えたアクティブマトリクス基板２０ａであって、複数のゲート線Ｇは、互いに隣り合う２本毎に連結され、その連結された２本毎にゲート引き回し配線ＧＣを有し、各ソース線Ｓは、互いに平行に延びるソース第１入力線ＳＬ及びソース第２入力線ＳＲを有し、連結されたゲート線Ｇに接続され各ソース線Ｓに沿って互いに隣り合う各画素電極４に接続されたＴＦＴは、一方がソース第１入力線ＳＬに接続されていると共に、他方がソース第２入力線ＳＲに接続されている。【選択図】図１
2008058357.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
上記絶縁基板にマトリクス状に設けられた複数の画素電極と、
上記各画素電極の間に互いに平行に延びる複数の第１表示用配線と、
上記各画素電極の間に上記各第１表示用配線に交差する方向に互いに平行に延びる複数の第２表示用配線と、
上記各画素電極毎に設けられ、上記各第１表示用配線、各第２表示用配線及び各画素電極にそれぞれ接続された複数のスイッチング素子とを備えたアクティブマトリクス基板であって、
上記複数の第１表示用配線は、互いに隣り合う２本毎に連結され、該連結された２本毎に第１信号を入力するための第１信号入力端子に接続する引き回し配線を有し、
上記各第２表示用配線は、第２信号を入力するための第２信号入力端子にそれぞれ接続され互いに平行に延びる第１入力線及び第２入力線を有し、
上記連結された第１表示用配線に接続され、上記各第２表示用配線に沿って互いに隣り合う上記各画素電極に接続されたスイッチング素子は、一方が上記第１入力線に接続されていると共に、他方が上記第２入力線に接続されていることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記各第１表示用配線は、上記各スイッチング素子にゲート信号を供給するためのゲート線であり、上記各第２表示用配線は、上記各スイッチング素子を介して上記各画素電極にソース信号を供給するためのソース線であることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１に記載されたアクティブマトリクス基板において、
上記各第１表示用配線は、上記各スイッチング素子を介して上記各画素電極にソース信号を供給するためのソース線であり、上記各第２表示用配線は、上記各スイッチング素子にゲート信号を供給するためのゲート線であることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１に記載されたアクティブマトリクス基板において、
上記第１信号入力端子及び第２信号入力端子は、上記絶縁基板の一辺に沿って設けられていることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１に記載されたアクティブマトリクス基板において、
上記各スイッチング素子は、薄膜トランジスタであることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１に記載されたアクティブマトリクス基板において、
上記各画素電極は、反射性を有する反射導電膜、及び透明導電膜の少なくとも一方を有していることを特徴とするアクティブマトリクス基板。
【請求項７】
請求項１に記載されたアクティブマトリクス基板と、該アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板及び対向電極の間に設けられた表示媒体層とを備えていることを特徴とする表示装置。
【請求項８】
請求項１に記載された表示装置において、
上記表示媒体層は、液晶層であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関し、特に、アクティブマトリクス駆動方式の液晶表示装置などの表示装置に関するものである。
【背景技術】
【０００２】
近年、マンマシーンインターフェースである表示装置では、従来より使用されてきたブラウン管（ＣＲＴ）から、薄型、省スペース、軽量、低消費電力などのメリットがあるフラットパネルディスプレイへの置き換えが急速に進んでいる。特に、デジタルカメラ、携帯電話、ＰＤＡなどのモバイル用途のモニターに関しては、全てフラットパネルディスプレイに置き換わっているといっても過言ではない。
【０００３】
モバイル用途のフラットパネルディスプレイとしては、液晶表示装置やＥＬ（electroluminescence）表示装置などがよく知られている。また、これらの表示装置では、パッシブマトリクス駆動方式よりも画質に優れ、画像の最小単位の画素毎にスイッチング素子を有するアクティブマトリクス駆動方式が主流になっている。
【０００４】
ここで、一般的なアクティブマトリクス駆動方式の液晶表示装置は、マトリクス状に配置された複数の画素電極を有するアクティブマトリクス基板と、そのアクティブマトリクス基板に対向して配置され、共通電極を有する対向基板と、それら両基板の間に設けられた液晶層とを備えている。
【０００５】
図１２は、一般的なアクティブマトリクス基板１２０ａの平面模式図である。
【０００６】
このアクティブマトリクス基板１２０ａは、互いに平行に延びる複数のゲート線Ｇと、各ゲート線Ｇと直交する方向に互いに平行に延びる複数のソース線Ｓと、各ゲート線Ｇ及び各ソース線Ｓの交差部分にスイッチング素子として設けられた薄膜トランジスタ（ＴＦＴ）１０３と、各ＴＦＴ１０３のドレイン電極に接続された画素電極１０４とを備えている。また、アクティブマトリクス基板１２０ａでは、マトリクス状に配置された複数の画素電極１０４の群により表示領域Ｄが構成されている。さらに、アクティブマトリクス基板１２０ａでは、図１２に示すように、各ゲート線Ｇが図中右側に引き回されて図中右辺側の周辺領域Ｐに設けられたゲート信号入力部１０６でゲート信号入力端子ＧＴになり、各ソース線Ｓが図中下側に引き回されて図中下辺側の周辺領域Ｐに設けられたソース信号入力部１０７でソース信号入力端子ＳＴになっている。
【０００７】
また、モバイル用途の表示装置では、表示画面（表示領域Ｄ）の大型化、及び外形サイズの小型化が進んでいるので、外形サイズと表示画面の有効サイズ（表示領域Ｄ）とを限りなく等しくすることが求められている。さらに、携帯電話用途の表示装置では、表示領域Ｄを外形のセンターに配置させることが求められている。
【０００８】
図１３は、表示領域Ｄをセンター配置させた画面センター配置の液晶表示装置を構成するアクティブマトリクス基板１２０ｂの平面模式図である。
【０００９】
このアクティブマトリクス基板１２０ｂでは、図１３に示すように、周辺領域Ｐにおいて、各ゲート線Ｇが図中右側に引き回された後に、図中下側に引き回され、図中下辺側に設けられたゲート信号入力部１０６でゲート信号入力端子ＧＴになっている。そして、アクティブマトリクス基板１２０ｂでは、ゲート信号入力部１０６及びソース信号入力部１０７の双方が図中下辺側の周辺領域Ｐに並設されているので、表示領域Ｄのセンター配置が可能になっている。
【００１０】
例えば、特許文献１及び２には、画面センター配置の液晶表示装置及び電極配線基板がそれぞれ開示されている。
【特許文献１】特許第３２７６５５７号公報
【特許文献２】特開２００５−９１９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、モバイル用途の表示装置では、近年、高精細化が求められるので、画素数の増加に伴って、上記ゲート線及びソース線などの表示用配線の本数が益々増加する傾向にある。そのため、各表示用配線と各入力端子とを接続する引き回し配線の本数が増加するので、各引き回し配線を配設する周辺領域のサイズが大きくなってしまうという問題がある。
【００１２】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、表示用配線の本数が増加しても、周辺領域のサイズを可及的に小さくすることにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、第１表示用配線が互いに隣り合う２本毎に連結されると共に、第２表示用配線が互いに平行に延びる第１入力線及び第２入力線を有するようにしたものである。
【００１４】
具体的に本発明に係るアクティブマトリクス基板は、絶縁基板と、上記絶縁基板にマトリクス状に設けられた複数の画素電極と、上記各画素電極の間に互いに平行に延びる複数の第１表示用配線と、上記各画素電極の間に上記各第１表示用配線に交差する方向に互いに平行に延びる複数の第２表示用配線と、上記各画素電極毎に設けられ、上記各第１表示用配線、各第２表示用配線及び各画素電極にそれぞれ接続された複数のスイッチング素子とを備えたアクティブマトリクス基板であって、上記複数の第１表示用配線は、互いに隣り合う２本毎に連結され、該連結された２本毎に第１信号を入力するための第１信号入力端子に接続する引き回し配線を有し、上記各第２表示用配線は、第２信号を入力するための第２信号入力端子にそれぞれ接続され互いに平行に延びる第１入力線及び第２入力線を有し、上記連結された第１表示用配線に接続され、上記各第２表示用配線に沿って互いに隣り合う上記各画素電極に接続されたスイッチング素子は、一方が上記第１入力線に接続されていると共に、他方が上記第２入力線に接続されていることを特徴とする。
【００１５】
上記の構成によれば、複数の第１表示用配線が互いに隣り合う２本毎に連結され、その連結された２本毎に引き回し配線を有しているので、第１表示用配線の引き回し配線の本数が隣り合う２本毎に連結させない場合の半数になる。また、各第２表示用配線が互いに平行に延びる第１入力線及び第２入力線を有し、連結された第１表示用配線に接続され各第２表示用配線に沿って互いに隣り合う各画素電極に接続されたスイッチング素子が、第１入力線及び第２入力線にそれぞれ接続されているので、それらの隣り合う各画素電極には、第１入力線及び第２入力線を介して別々の第２信号が供給される。そのため、高精細化のために第１表示用配線の本数を増やしたとしても、第１表示用配線の引き回し配線の本数が第１表示用配線の本数の増加分だけ増えることなく、各画素電極に所定の第２信号が供給されるので、その引き回し配線を配設させる周辺領域のサイズが小さく抑えられる。したがって、表示用配線の本数が増加しても、周辺領域のサイズを可及的に小さくすることが可能になる。
【００１６】
上記各第１表示用配線は、上記各スイッチング素子にゲート信号を供給するためのゲート線であり、上記各第２表示用配線は、上記各スイッチング素子を介して上記各画素電極にソース信号を供給するためのソース線であってもよい。
【００１７】
上記の構成によれば、具体的に、複数のゲート線が互いに隣り合う２本毎に連結され、その連結された２本毎に引き回し配線を有しているので、ゲート線の引き回し配線の本数が隣り合う２本毎に連結させない場合の半数になる。また、各ソース線が互いに平行に延びる第１入力線及び第２入力線を有し、連結されたゲート線に接続され各ソース線に沿って互いに隣り合う各画素電極に接続されたスイッチング素子が、第１入力線及び第２入力線にそれぞれ接続されているので、それらの隣り合う各画素電極には、第１入力線及び第２入力線を介して別々のソース信号が供給される。
【００１８】
上記各第１表示用配線は、上記各スイッチング素子を介して上記各画素電極にソース信号を供給するためのソース線であり、上記各第２表示用配線は、上記各スイッチング素子にゲート信号を供給するためのゲート線であってもよい。
【００１９】
上記の構成によれば、具体的に、複数のソース線が互いに隣り合う２本毎に連結され、その連結された２本毎に引き回し配線を有しているので、ソース線の引き回し配線の本数が隣り合う２本毎に連結させない場合の半数になる。また、各ゲート線が互いに平行に延びる第１入力線及び第２入力線を有し、連結されたソース線に接続され各ゲート線に沿って互いに隣り合う各画素電極に接続されたスイッチング素子が、第１入力線及び第２入力線にそれぞれ接続されているので、それらの隣り合う各画素電極に接続されたスイッチング素子には、第１入力線及び第２入力線を介して別々のゲート信号が供給される。
【００２０】
上記第１信号入力端子及び第２信号入力端子は、上記絶縁基板の一辺に沿って設けられていてもよい。
【００２１】
上記の構成によれば、第１信号入力端子及び第２信号入力端子を絶縁基板の一辺に集中させることが可能になるので、複数の画素電極がマトリクス状に配設された表示領域をセンター配置させることが可能になる。
【００２２】
上記各スイッチング素子は、薄膜トランジスタであってもよい。
【００２３】
上記の構成によれば、薄膜トランジスタが３端子のスイッチング素子であるので、本発明の作用効果が具体的に奏される。
【００２４】
上記各画素電極は、反射性を有する反射導電膜、及び透明導電膜の少なくとも一方を有していてもよい。
【００２５】
上記の構成によれば、各画素電極が透明導電膜により形成されている場合には、具体的に透過モードの表示が可能な透過型の液晶表示装置を構成することが可能になる。また、各画素電極が反射導電膜により形成されている場合には、具体的に反射モードの表示が可能な反射型の液晶表示装置を構成することが可能になる。さらに、各画素電極が透明導電膜及び反射導電膜の双方により形成されている場合には、具体的に透過モード及び反射モードの双方の表示が可能な半透過型の液晶表示装置を構成することが可能になる。
【００２６】
また、本発明のアクティブマトリクス基板は、液晶表示装置などの表示装置において特に有効である。
【発明の効果】
【００２７】
本発明によれば、第１表示用配線が互いに隣り合う２本毎に連結されていると共に、第２表示用配線が互いに平行に延びる第１入力線及び第２入力線を有しているため、表示用配線の本数が増加しても、周辺領域のサイズを可及的に小さくすることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００２９】
《発明の実施形態１》
図１〜図７は、本発明に係るアクティブマトリクス基板及びそれを備えた表示装置の実施形態１を示している。具体的に、図１は、本実施形態のアクティブマトリクス基板２０ａの回路図である。そして、図２は、アクティブマトリクス基板２０ａの各画素を示す平面模式図であり、図３は、図２中のIII−III線に沿った本実施形態の液晶表示装置５０の断面模式図である。
【００３０】
液晶表示装置５０は、図３に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、それらの両基板２０ａ及び３０の間に表示媒体層として設けられた液晶層４０とを備えている。
【００３１】
アクティブマトリクス基板２０ａは、図１〜図３に示すように、絶縁基板１０ａと、絶縁基板１０ａ上にマトリクス状に設けられた複数の画素電極４と、各画素電極４の間に互いに平行に延びるように第１表示用配線として設けられた複数のゲート線Ｇと、各画素電極４の間に各ゲート線Ｇに交差（直交）する方向に互いに平行に延びるように第２表示用配線として設けられた複数のソース線Ｓと、各画素電極４毎にスイッチング素子として設けられ各ゲート線Ｇ、各ソース線Ｓ及び各画素電極４にそれぞれ接続された薄膜トランジスタ（ＴＦＴ）３とを備えている。なお、アクティブマトリクス基板２０ａでは、各画素電極４が画像の最小単位である画素を構成すると共にマトリクス状に配列して表示領域Ｄを構成している。
【００３２】
各ゲート線Ｇは、図１に示すように、表示領域Ｄの右外側の周辺領域Ｐにおいて、互いに隣り合う２本毎に連結され、その連結された２本毎にゲート信号（第１信号）を入力するためのゲート信号入力端子（第１信号入力端子）ＧＴに接続するゲート引き回し配線ＧＣを有している。
【００３３】
各ソース線Ｓは、図１の左端部及び右端部を除いて、図２に示すように、互いに平行に延びるように設けられたソース第１入力線ＳＬ及びソース第２入力線ＳＲを有している。そして、ソース第１入力線ＳＬ及びソース第２入力線ＳＲは、ソース信号（第２信号）を入力するためのソース信号入力端子（第２信号入力端子）ＳＴにそれぞれ接続されている。
【００３４】
各ゲート信号入力端子ＧＴ及び各ソース信号入力端子ＳＴは、図１に示すように、アクティブマトリクス基板２０ａの下辺部の周辺領域Ｐに設けられたゲート信号入力部６及びソース信号入力部７にそれぞれ配置され、基板本体（絶縁基板１０ａ）の一辺に沿って設けられている。
【００３５】
ＴＦＴ３は、図２及び図３に示すように、ゲート電極Ｇａと、ゲート電極Ｇａを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上でゲート電極Ｇａに対応する位置に島状に設けられた半導体層５と、その半導体層５上で互いに対峙するように設けられたソース電極Ｓａ及びドレイン電極Ｓｂとを備えている。なお、図２に示すように、ゲート電極Ｇａは、ゲート線Ｇが各画素毎に側方に突出した突出部であり、ソース電極Ｓａは、ソース線Ｓが各画素毎に側方に突出した突出部である。ここで、連結されたゲート線Ｇに接続され、各ソース線Ｓに沿って互いに隣り合う各画素電極４にドレイン電極Ｓｂを介して接続されたＴＦＴ３は、図１に示すように、一方がソース第１入力線ＳＬに接続されていると共に、他方がソース第２入力線ＳＲにそれぞれ接続されている。なお、図１の左端部において互いに隣り合う各画素電極４に接続されたＴＦＴ３は、一方がソース線Ｓ（後述する図５中のＳ０）に接続されていると共に、他方がソース第１入力線ＳＬ（後述する図５中のＳＬ１）に接続されている。また、図１の右端部において互いに隣り合う各画素電極４に接続されたＴＦＴ３は、一方がソース第２入力線ＳＲ（後述する図５中のＳＲ３）に接続されていると共に、他方がソース線Ｓ（後述する図５中のＳ４）に接続されている。
【００３６】
また、アクティブマトリクス基板２０ａは、絶縁基板１０ａ上に、ゲート絶縁膜１１、層間絶縁膜１２及び配向膜（不図示）が順に積層された多層積層構造となっている。
【００３７】
絶縁基板１０ａとゲート絶縁膜１１との層間には、上記ゲート線Ｇ、ゲート電極Ｇａ、ゲート引き回し配線ＧＣ及びゲート信号入力端子ＧＴが設けられている。
【００３８】
ゲート絶縁膜１１と層間絶縁膜１２との層間には、上記半導体層５、ソース線Ｓ（ソース第１入力線ＳＬ及びソース第２入力線ＳＲ）、ソース電極Ｓａ、ソース信号入力端子ＳＴ及びドレイン電極Ｓｂが設けられている。
【００３９】
層間絶縁膜１２と配向膜との間には、コンタクトホール１２ａを介してドレイン電極Ｓｄに接続された画素電極４が設けられている。
【００４０】
対向基板３０は、絶縁基板１０ｂと、絶縁基板１０ｂ上に設けられたカラーフィルター層１６と、カラーフィルター層１６を覆うように設けられたオーバーコート層（不図示）と、そのオーバーコート層を覆うように設けられた共通電極１７と、共通電極１７を覆うように設けられた配向膜（不図示）とを備えている。
【００４１】
液晶層４０は、電気光学特性を有するネマチック液晶の液晶分子を含む液晶材料などにより構成されている。
【００４２】
次に、上記構成の液晶表示装置５０の製造方法について説明する。なお、本実施形態の液晶表示装置５０の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程及び液晶層形成工程を備えている。
【００４３】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０ａ上の基板全体に、チタンなどからなる金属膜をスパッタリング法により成膜し、その後、フォトリソグラフィ技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して、ゲート線Ｇ、ゲート電極Ｇａ、ゲート引き回し配線ＧＣ及びゲート信号入力端子ＧＴなどを形成する。
【００４４】
続いて、ゲート線Ｇ及びゲート電極Ｇａなどが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜などを成膜し、ゲート絶縁膜１１を形成する。
【００４５】
さらに、ゲート絶縁膜１１上の基板全体に、ＣＶＤ法により真性アモルファスシリコン膜と、不純物としてリンがドープされたｎ＋アモルファスシリコン膜とを連続して成膜し、その後、ＰＥＰ技術によりゲート電極Ｇａ上に島状にパターン形成して、半導体積層体を形成する。
【００４６】
そして、半導体積層体が形成されたゲート絶縁膜１１上の基板全体に、チタンなどからなる金属膜をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース線Ｓ、ソース電極Ｓａ、ソース信号入力端子ＳＴ及びドレイン電極Ｓｂを形成する。
【００４７】
続いて、ソース電極Ｓａ及びドレイン電極Ｓｂをマスクとして半導体積層体のｎ＋アモルファスシリコン層をエッチング除去して、チャネル部を形成する。これにより、真性半導体層５ａ及び不純物半導体層５ｂからなる半導体層５が形成されると共に、ＴＦＴ３が形成される。
【００４８】
さらに、ＴＦＴ３が形成された基板全体に、ＣＶＤ法を用いて窒化シリコン膜などを成膜した後に、感光性アクリル樹脂などを塗布し、ＰＥＰ技術によりパターン形成して、コンタクトホール１２ａを有する層間絶縁膜１２を形成する。
【００４９】
続いて、層間絶縁膜１２上の基板全体に、酸化インジウムと酸化スズとの化合物であるＩＴＯ（Indium Tin Oxide）膜からなる透明導電膜をスパッタリング法により成膜し、ＰＥＰ技術によりパターン形成して、画素電極４を形成する。
【００５０】
最後に、画素電極４上の基板全体に、ポリイミド樹脂を塗布して、配向膜を形成する。
【００５１】
以上のようにしてアクティブマトリクス基板２０ａを作製することができる。
【００５２】
なお、上述のアクティブマトリクス基板２０ａの作製工程では、半導体層５を、アモルファスシリコン膜から形成させる方法を例示したが、ポリシリコン膜から形成させてもよく、さらには、アモルファスシリコン膜及びポリシリコン膜にレーザーアニール処理を行って結晶性を向上させてもよい。
【００５３】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂ上の基板全体に、クロム薄膜を成膜した後、ＰＥＰ技術によりパターン形成してブラックマトリクスを形成する。
【００５４】
続いて、ブラックマトリクスの間のそれぞれに、赤色、緑色または青色に着色された着色層をパターン形成して、カラーフィルター層１６を形成する。
【００５５】
その後、カラーフィルター層１６上の基板全体に、アクリル樹脂を塗布してオーバーコート層を形成する。
【００５６】
さらに、オーバコート層上の基板全体に、ＩＴＯ膜からなる透明導電膜をスパッタリング法により成膜して共通電極１７を形成する。
【００５７】
最後に、共通電極１７上の基板全体に、ポリイミド樹脂を塗布して、配向膜を形成する。
【００５８】
以上のようにして、対向基板３０を作製することができる。
【００５９】
＜液晶層形成工程＞
まず、アクティブマトリクス基板２０ａ及び対向基板３０の一方の基板にスクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層４０の厚さに相当する直径を持ち、樹脂またはシリカからなる球状のスペーサーを散布する。
【００６０】
続いて、アクティブマトリクス基板２０ａと対向基板３０とを貼り合わせ、シール材料を硬化させ、空セルを形成する。
【００６１】
さらに、空セルのアクティブマトリクス基板２０ａ及び対向基板３０の基板間に、減圧法により液晶材料を注入し液晶層４０を形成する。
【００６２】
最後に、液晶注入口にＵＶ硬化樹脂を塗布した後、ＵＶ照射により液晶注入口を封止する。
【００６３】
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
【００６４】
次に、上記構成の液晶表示装置５０の動作について、図５〜図７を用いて説明する。ここで、図５〜図７は、アクティブマトリクス基板２０ａにおける駆動方法を示す説明図である。なお、図５〜図７では、画素数を縦２ｎ（ｎは自然数）個×横４個とするアクティブマトリクス基板２０ａが例示されている。そして、図５〜図７において、各ゲート線Ｇは、上から順にＧ１、Ｇ２・・・Ｇ２ｎと称され、各ソース線Ｓは、左端部及び右端部にＳ０及びＳ４がそれぞれ単線として配置され、それらのＳ０及びＳ４の間に、ＳＬ１及びＳＲ１からなるＳ１、ＳＬ２及びＳＲ２からなるＳ２、並びにＳＬ３及びＳＲ３からなるＳ３が左から順にそれぞれ２本の複線として配置されている。
【００６５】
アクティブマトリクス基板２０ａでは、各画素において、ゲート線Ｇからゲート信号がゲート電極Ｇａに送られて、ＴＦＴ３がオン状態になったときに、ソース線Ｓ（ソース第１入力線ＳＬ及びソース第２入力線ＳＲ）からソース信号がソース電極Ｓａに送られて、半導体層５及びドレイン電極Ｓｂを介して、画素電極４に所定の電荷が書き込まれる。
【００６６】
具体的には、まず、図５に示すように、ゲート線Ｇ１及びＧ２が連結されたゲート引き回し配線ＧＣ１にゲート信号Ａ１を入力して、ゲート線Ｇ１及びＧ２に接続された各ＴＦＴ３、すなわち、図５においてハッチングされた各画素電極４に接続されたＴＦＴ３をオン状態にすると共に、ゲート線Ｇ１にＴＦＴ３を介して接続された各画素電極４にソース線Ｓ０、ＳＲ１、ＳＲ２及びＳＲ３を介してソース信号を入力し、ゲート線Ｇ２にＴＦＴ３を介して接続された各画素電極４にソース線ＳＬ１、ＳＬ２、ＳＬ３及びＳ４を介してソース信号を入力する。このとき、ソース線Ｓに沿って互いに隣接する各画素電極４には、互いに異なるソース線（Ｓ０及びＳＬ１、ＳＲ１及びＳＬ２、ＳＲ２及びＳＬ３、並びにＳＲ３及びＳ４）を介してソース信号が入力される。
【００６７】
続いて、図６に示すように、ゲート線Ｇ３及びＧ４が連結されたゲート引き回し配線ＧＣ２にゲート信号Ａ２を入力して、ゲート線Ｇ３及びＧ４に接続された各ＴＦＴ３、すなわち、図６においてハッチングされた各画素電極４に接続されたＴＦＴ３をオン状態にすると共に、ゲート線Ｇ３にＴＦＴ３を介して接続された各画素電極４にソース線Ｓ０、ＳＲ１、ＳＲ２及びＳＲ３を介してソース信号を入力し、ゲート線Ｇ４にＴＦＴ３を介して接続された各画素電極４にソース線ＳＬ１、ＳＬ２、ＳＬ３及びＳ４を介してソース信号を入力する。
【００６８】
同様に、図７に示すように、ゲート線Ｇ２ｎ−１及びＧ２ｎが連結されたゲート引き回し配線ＧＣｎにゲート信号Ａｎを入力して、ゲート線Ｇ２ｎ−１及びＧ２ｎに接続された各ＴＦＴ３、すなわち、図７においてハッチングされた各画素電極４に接続されたＴＦＴ３をオン状態にすると共に、ゲート線Ｇ２ｎ−１にＴＦＴ３を介して接続された各画素電極４にソース線Ｓ０、ＳＲ１、ＳＲ２及びＳＲ３を介してソース信号を入力し、ゲート線Ｇ２ｎにＴＦＴ３を介して接続された各画素電極４にソース線ＳＬ１、ＳＬ２、ＳＬ３及びＳ４を介してソース信号を入力する。
【００６９】
このようにして、アクティブマトリクス基板２０ａでは、ゲート引き回し配線ＧＣ１、ＧＣ２・・・ＧＣｎに順にゲート信号Ａ１、Ａ２・・・Ａｎを入力して、各ソース線Ｓ０、ＳＬ１、ＳＲ１、ＳＬ２、ＳＲ２、ＳＬ３、ＳＲ３及びＳ４に所定のソース信号を入力することにより、各画素電極４に所定の電荷が書き込まれる。
【００７０】
ここで、液晶表示装置５０では、アクティブマトリクス基板２０ａの各画素電極４に所定の電荷が書き込まれている間、対向基板３０の共通電極１７が所定の電位に保持されているので、アクティブマトリクス基板２０ａの各画素電極４と対向基板３０の共通電極１７との間において電位差が生じ、液晶層４０に所定の電圧が印加される。そして、液晶表示装置５０では、液晶層４０に印加された電圧の大きさによって液晶分子の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
【００７１】
以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及び液晶表示装置５０によれば、複数のゲート線Ｇが互いに隣り合う２本毎に連結され、その連結された２本毎に引き回し配線ＧＣを有しているので、ゲート線Ｇの引き回し配線ＧＣの本数が隣り合う２本毎に連結させない場合の半数になる。また、各ソース線Ｓが互いに平行に延びるソース第１入力線ＳＬ及びソース第２入力線ＳＲを有し、連結されたゲート線Ｇに接続され各第ソース線Ｓに沿って互いに隣り合う各画素電極４に接続されたＴＦＴ３が、ソース第１入力線ＳＬ及びソース第２入力線ＳＲにそれぞれ接続されているので、それらの隣り合う各画素電極４には、ソース第１入力線ＳＬ及びソース第２入力線ＳＲを介して別々のソース信号が供給される。そのため、高精細化のためにゲート線Ｇの本数を増やしたとしても、ゲート引き回し配線ＧＣの本数がゲート線Ｇの本数の増加分だけ増えることなく、各画素電極４に所定のソース信号が供給されるので、そのゲート引き回し配線ＧＣを配設させる周辺領域Ｐのサイズを小さく抑えることができる。したがって、アクティブマトリクス基板２０ａ及び液晶表示装置５０では、ゲート線Ｇの本数が増加しても、周辺領域Ｐのサイズを可及的に小さくすることができる。
【００７２】
また、本実施形態では、各画素電極４が透明導電膜により構成され、透過モードの表示が可能な透過型の液晶表示装置５０を例示したが、本発明は、各画素電極４をアルミニウム膜などの反射導電膜により構成させることにより、反射モードの表示が可能な反射型の液晶表示装置にも適用することができると共に、図４のアクティブマトリクス基板２０ｂに示すように、ＩＴＯ膜などの透明導電膜により構成された各画素電極４上の一部にモリブデン膜を介してアルミニウム膜などの反射導電膜８を積層させることにより、透過モード及び反射モードの双方の表示が可能な半透過型の液晶表示装置にも適用することができる。
【００７３】
本実施形態のアクティブマトリクス基板２０ａ及び液晶表示装置５０によれば、ゲート信号入力端子ＧＴ及びソース信号入力端子ＳＴが基板本体の一辺に集中して配置されているので、装置の外形に対して、表示領域Ｄをセンター配置させることができる。
【００７４】
《発明の実施形態２》
図８〜図１１は、本発明に係るアクティブマトリクス基板及びそれを備えた表示装置の実施形態２を示している。具体的に、図８は、本実施形態のアクティブマトリクス基板２０ｃの回路図である。なお、以下の実施形態において、図１〜図７と同じ部分については、同じ符号を付して、その詳細な説明を省略する。
【００７５】
本実施形態の液晶表示装置は、上記実施形態１の液晶表示装置５０と同様に、互いに対向して配置されたアクティブマトリクス基板２０ｃ及び対向基板３０と、それらの両基板２０ｃ及び３０の間に表示媒体層として設けられた液晶層４０とを備えている。
【００７６】
アクティブマトリクス基板２０ｃは、図８に示すように、絶縁基板１０ａと、絶縁基板１０ａ上にマトリクス状に設けられた複数の画素電極４と、各画素電極４の間に互いに平行に延びるように第２表示用配線として設けられた複数のゲート線Ｇと、各画素電極４の間に各ゲート線Ｇに交差（直交）する方向に互いに平行に延びるように第１表示用配線として設けられた複数のソース線Ｓと、各画素電極４毎にスイッチング素子として設けられ各ゲート線Ｇ、各ソース線Ｓ及び各画素電極４にそれぞれ接続されたＴＦＴ３とを備えている。
【００７７】
各ゲート線Ｇは、図８に示すように、上端部及び下端部を除いて、互いに平行に延びるように設けられたゲート第１入力線ＧＵ及びゲート第２入力線ＧＤを有している。そして、ゲート第１入力線ＧＵ及びゲート第２入力線ＧＤは、ゲート信号（第２信号）を入力するためのゲート信号入力端子（第２信号入力端子）ＧＴにそれぞれ接続されている。
【００７８】
各ソース線Ｓは、図８に示すように、表示領域Ｄの下外側の周辺領域Ｐにおいて、互いに隣り合う２本毎に連結され、その連結された２本毎にソース信号（第１信号）を入力するためのソース信号入力端子（第１信号入力端子）ＳＴに接続するソース引き回し配線ＳＣを有している。
【００７９】
各ゲート信号入力端子ＧＴ及び各ソース信号入力端子ＳＴは、図８に示すように、基板本体（絶縁基板１０ａ）の一辺の周辺領域Ｐに設けられたゲート信号入力部６及びソース信号入力部７にそれぞれ配置されている。
【００８０】
連結されたソース線Ｓに接続され、各ゲート線Ｇに沿って互いに隣り合う各画素電極４にドレイン電極Ｓｂを介して接続されたＴＦＴ３は、図８に示すように、一方がゲート第１入力線ＧＵに接続されていると共に、他方がゲート第２入力線ＧＤにそれぞれ接続されている。なお、図８の上端部において互いに隣り合う各画素電極４に接続されたＴＦＴ３は、一方がゲート線Ｇ（後述する図９中のＧ０）に接続されていると共に、他方がゲート第１入力線ＧＵ（後述する図９中のＧＵ１）に接続されている。また、図８の下端部において互いに隣り合う各画素電極４に接続されたＴＦＴ３は、一方がゲート第２入力線ＧＤ（後述する図９中のＧＤｎ）に接続されていると共に、他方がゲート線Ｇ（後述する図９中のＧｎ＋１）に接続されている。
【００８１】
ここで、アクティブマトリクス基板２０ｃは、上記実施形態１のアクティブマトリクス基板２０ａと同様に多層積層構造となっている。さらに、アクティブマトリクス基板２０ｃは、上記実施形態１のアクティブマトリクス基板２０ａの作製方法における各パターン形状を変更すれば作製することができるので、その作製方法の説明を省略する。
【００８２】
次に、上記構成のアクティブマトリクス基板２０ｃを備えた液晶表示装置の動作について、図９〜図１１を用いて説明する。ここで、図９〜図１１は、アクティブマトリクス基板２０ｃにおける駆動方法を示す説明図である。なお、図９〜図１１では、画素数を縦ｎ＋１（ｎは自然数）個×横４個とするアクティブマトリクス基板２０ｃが例示されている。そして、図９〜図１１において、各ソース線Ｓは、左から順にＳ１、Ｓ２、Ｓ３及びＳ４と称され、各ゲート線Ｇは、上端部及び下端部にＧ０及びＧｎ＋１がそれぞれ単線として配置され、それらのＧ０及びＧｎ＋１の間に上から順に、ＧＵ１及びＧＤ１からなるＧ１、ＧＵ２及びＧＤ２からなるＧ２、ＧＵ３及びＧＤ３からなるＧ３、ＧＵ４・・・ＧＤｎ−１、並びにＧＵｎ及びＧＤｎからなるＧｎがそれぞれ２本の複線として配置されている。
【００８３】
具体的な駆動方法は、まず、図９に示すように、ゲート線Ｇ０にゲート信号Ｂ０を入力して、ゲート線Ｇ０に接続された各ＴＦＴ３、すなわち、図９においてハッチングされた各画素電極４に接続されたＴＦＴ３をオン状態にすると共に、ゲート線Ｇ０にＴＦＴ３を介して接続された各画素電極４に、ソース線Ｓ１及びＳ２が連結されたソース引き回し配線ＳＣ１、並びにソース線Ｓ３及びＳ４が連結されたソース引き回し配線ＳＣ２を介してソース信号を入力する。
【００８４】
続いて、図１０に示すように、ゲート第１入力線ＧＵ１にゲート信号Ｂ１Ｕを入力して、ゲート第１入力線ＧＵ１に接続された各ＴＦＴ３、すなわち、図１０においてハッチングされた各画素電極４に接続されたＴＦＴ３をオン状態にすると共に、ゲート第１入力線ＧＵ１にＴＦＴ３を介して接続された各画素電極４に、ソース線Ｓ１及びＳ２が連結されたソース引き回し配線ＳＣ１、並びにソース線Ｓ３及びＳ４が連結されたソース引き回し配線ＳＣ２を介してソース信号を入力する。
【００８５】
ここで、ゲート線Ｇに沿って互いに隣接する各画素電極４に接続されたＴＦＴ３には、互いに異なるゲート線Ｇ０及びゲート第１入力線ＧＵ１（上から２列目の各画素電極４についてはＧＤ１及びＧＵ２、上から３列目の各画素電極４についてはＧＤ２及びＧＵ３、上から４列目の各画素電極４についてはＧＤ３及びＧＵ４・・・上からｎ列目の各画素電極４についてはＧＤｎ−１及びＧＵｎ、並びに上からｎ＋１列目の各画素電極４についてはＧＤｎ及びＧｎ＋１）を介してゲート信号が入力される。
【００８６】
同様に、図１１に示すように、ゲート線Ｇｎ＋１にゲート信号Ｂｎ＋１を入力して、ゲート線Ｇｎ＋１に接続された各ＴＦＴ３、すなわち、図１１においてハッチングされた各画素電極４に接続されたＴＦＴ３をオン状態にすると共に、ゲート線Ｇｎ＋１にＴＦＴ３を介して接続された各画素電極４に、ソース線Ｓ１及びＳ２が連結されたソース引き回し配線ＳＣ１、並びにソース線Ｓ３及びＳ４が連結されたソース引き回し配線ＳＣ２を介してソース信号を入力する。
【００８７】
このようにして、アクティブマトリクス基板２０ｃでは、各ゲート線Ｇ０、ＧＵ１、ＧＤ１・・・Ｇｎ＋１に順にゲート信号Ｂ０、Ｂ１Ｕ・・・Ｂｎ＋１を入力して、各ソース引き回し配線ＳＣ１及びＳＣ２に所定のソース信号を入力することにより、各画素電極４に所定の電荷が書き込まれる。
【００８８】
以上説明したように、本実施形態のアクティブマトリクス基板２０ｃ及びそれを備えた液晶表示装置によれば、複数のソース線Ｓが互いに隣り合う２本毎に連結され、その連結された２本毎に引き回し配線ＳＣを有しているので、ソース線Ｓの引き回し配線ＳＣの本数が隣り合う２本毎に連結させない場合の半数になる。また、各ゲート線Ｇが互いに平行に延びるゲート第１入力線ＧＵ及びゲート第２入力線ＧＤを有し、連結されたソース線Ｓに接続され各ゲート線Ｇに沿って互いに隣り合う各画素電極４に接続されたＴＦＴ３が、ゲート第１入力線ＧＵ及びゲート第２入力線ＧＤにそれぞれ接続されているので、それらの隣り合う各画素電極４に接続されたＴＦＴ３には、ゲート第１入力線ＧＵ及びゲート第２入力線ＧＤを介して別々のゲート信号が供給される。そのため、高精細化のためにソース線Ｓの本数を増やしたとしても、ソース引き回し配線ＳＣの本数がソース線Ｓの本数の増加分だけ増えることなく、各画素電極４に所定のソース信号が供給されるので、そのソース引き回し配線ＳＣを配設させる周辺領域Ｐのサイズが小さく抑えることができる。したがって、アクティブマトリクス基板２０ｃ及びそれを備えた液晶表示装置では、ソース線Ｓの本数が増加しても、周辺領域Ｐのサイズを可及的に小さくすることができる。
【００８９】
また、上記各実施形態では、表示装置として液晶表示装置５０を例示したが、本発明は、アクティブマトリクス駆動方式のＥＬ表示装置などの他の表示装置にも適用することができる。
【００９０】
さらに、上記各実施形態では、互いに隣り合う２本の第１表示用配線（実施形態１におけるゲート線Ｇまたは実施形態２におけるソース線Ｓ）を連結する方法を例示したが、本発明は、互いに隣り合うｎ（ｎは３以上の自然数）本の第１表示用配線を連結すると共に、各画素電極の間に延びる各第２表示用配線をｎ本の複線とすることにより、各画素電極に表示用信号を入力させてもよい。
【産業上の利用可能性】
【００９１】
以上説明したように、本発明は、周辺領域のサイズを可及的に小さくすることができるので、狭額縁化が求められる携帯電話のモニターなどのモバイル用途の表示装置について有用である。
【図面の簡単な説明】
【００９２】
【図１】実施形態１に係るアクティブマトリクス基板２０ａの回路図である。
【図２】アクティブマトリクス基板２０ａの各画素を示す平面模式図である。
【図３】図２中のIII−III線に沿った液晶表示装置５０の断面模式図である。
【図４】実施形態１に係るアクティブマトリクス基板２０ｂの平面模式図である。
【図５】アクティブマトリクス基板２０ａにおける駆動方法を示す第１の説明図である。
【図６】アクティブマトリクス基板２０ａにおける駆動方法を示す第２の説明図である。
【図７】アクティブマトリクス基板２０ａにおける駆動方法を示す第３の説明図である。
【図８】実施形態２に係るアクティブマトリクス基板２０ｃの回路図である。
【図９】アクティブマトリクス基板２０ｃにおける駆動方法を示す第１の説明図である。
【図１０】アクティブマトリクス基板２０ｃにおける駆動方法を示す第２の説明図である。
【図１１】アクティブマトリクス基板２０ｃにおける駆動方法を示す第３の説明図である。
【図１２】一般的なアクティブマトリクス基板１２０ａの平面模式図である。
【図１３】画面センター配置の液晶表示装置を構成するアクティブマトリクス基板１２０ｂの平面模式図である。
【符号の説明】
【００９３】
Ｇ        ゲート線
ＧＵ      ゲート第１入力線
ＧＤ      ゲート第２入力線
ＧＣ      ゲート引き回し配線
ＧＴ      ゲート信号入力端子
Ｓ        ソース線
ＳＬ      ソース第１入力線
ＳＲ      ソース第２入力線
ＳＣ      ソース引き回し配線
ＳＴ      ソース信号入力端子
３        ＴＦＴ（スイッチング素子）
４        画素電極（透明導電膜）
８        反射導電膜
１０ａ    絶縁基板
２０ａ，２０ｂ，２０ｃ    アクティブマトリクス基板
３０      対向基板
４０      液晶層
５０      液晶表示装置
【図１】
2008058357.tif 000003
【図２】
2008058357.tif 000004
【図３】
2008058357.tif 000005
【図４】
2008058357.tif 000006
【図５】
2008058357.tif 000007
【図６】
2008058357.tif 000008
【図７】
2008058357.tif 000009
【図８】
2008058357.tif 000010
【図９】
2008058357.tif 000011
【図１０】
2008058357.tif 000012
【図１１】
2008058357.tif 000013
【図１２】
2008058357.tif 000014
【図１３】
2008058357.tif 000015