(57)【要約】【課題】電流誘導スイッチングを利用した磁気メモリ素子を提供する。【解決手段】下部電極と、下部電極上に形成され、対向する２辺の間隔が変化する自由層を備える磁気抵抗構造体と、磁気抵抗構造体上に形成された上部電極と、を備える電流誘導スイッチングを利用した磁気メモリ素子。【選択図】図２Ａ
2008060583.tif 000002
【特許請求の範囲】
【請求項１】
電流誘導スイッチングを利用した磁気メモリ素子において、
下部電極と、
前記下部電極上に形成され、対向する２辺の間隔が変化する自由層を備える磁気抵抗構造体と、
前記磁気抵抗構造体上に形成された上部電極と、を備えることを特徴とする電流誘導スイッチングを利用した磁気メモリ素子。
【請求項２】
前記自由層は、対向する２辺の間隔が内側へ行くほど縮小することを特徴とする請求項１に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【請求項３】
前記自由層は、対向する２辺の間隔が内側へ行くほど拡大した後に縮小することを特徴とする請求項１に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【請求項４】
前記自由層は、楕円形に形成されたことを特徴とする請求項１に記載の電流誘導スイッチングを磁気メモリ素子。
【請求項５】
前記磁気抵抗構造体は、
前記下部電極上に形成された反強磁性層と、
前記反強磁性層により磁化方向が固定された固定層と、
前記固定層上に形成された非磁性層と、
前記非磁性層上に形成された自由層と、を備えることを特徴とする請求項１ないし４のうちいずれか１項に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【請求項６】
前記磁気抵抗構造体は、
前記下部電極上に形成された自由層と、
前記自由層上に形成された非磁性層と、
前記非磁性層上に形成された自由層と、
前記自由層上に形成されて前記自由層の磁化方向を固定する反強磁性層と、を備えることを特徴とする請求項１ないし４のうちいずれか１項に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【請求項７】
前記自由層は４辺を含み、前記４辺は互いに平行の２辺と間隔が変化する２辺とを含むことを特徴とする請求項１に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【請求項８】
前記自由層は４辺を含み、間隔が中央部へ行くほど順次縮小する２辺を持つことを特徴とする請求項１に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【請求項９】
前記自由層は４辺を含み、間隔が中央部へ行くほど順次拡大した後に縮小する２辺を持つことを特徴とする請求項１に記載の電流誘導スイッチングを利用した磁気メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリ素子に係り、より詳細には、電流誘導スイッチング方式を利用したメモリ素子のスイッチングに必要な臨界電流値を低めることができる新たな構造の電流誘導スイッチングを利用した磁気メモリ素子に関する。
【背景技術】
【０００２】
情報産業の発達と共に大容量の情報処理が要求されるにつれて、高容量の情報を保存できるデータ記録媒体に関する需要が持続的に増大しつつある。需要の増大につれてデータ記録速度が速く、かつ小型の情報記録媒体に関する研究が進められており、結果的に多様な種類の情報保存装置が開発された。
【０００３】
情報保存装置は、揮発性情報保存装置と不揮発性情報保存保存装置とに大別できる。揮発性情報保存装置の場合、電源が遮断されれば記録された情報がいずれも消されるが、情報記録及び再生速度が速いという長所がある。不揮発性情報保存装置の場合、電源が遮断されても記録された情報が消えない。
【０００４】
揮発性情報保存装置としては、代表的にＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を挙げることができる。そして、不揮発性データ記録装置は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）及び不揮発性ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。
【０００５】
不揮発性メモリの１種類である磁気メモリ素子（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を図１Ａに示した。
【０００６】
図１Ａを参照すれば、トランジスタ１０に電気的に連結されたベース電極１２上には、磁気抵抗構造体１４が形成されている。磁気抵抗構造体１４に対応するベース電極１２の下方には、第１導電線１６ａが形成されており、磁気抵抗構造体１４上には、第２導電線１６ｂが形成されている。従来のＭＲＡＭは、磁場を磁気抵抗構造体１４に印加して磁気抵抗構造体１４の磁性物質を２つのメモリ状態のうち一つに磁化させることによって情報を記録する。
【０００７】
これを具体的に説明すれば、次の通りである。第１導電線１６ａまたは第２導電線１６ｂに電流を流せば、第１導電線１６ａまたは第２導電線１６ｂの周辺に磁場が発生する。発生した磁場は、磁気抵抗構造体１４の自由層１０４の磁化方向を決定することによって情報を記録する。磁気抵抗構造体１４は、反強磁性層１０１、反強磁性層１０１により磁化方向が固定される固定層１０２、固定層上に形成された非磁性層１０３及び非磁性層１０３上に形成され、磁化方向の反転可能な自由層１０４を備える。
【０００８】
磁場により所望のメモリセルの方向をスイッチングさせる方式を使用するメモリ素子の場合、次のような問題がある。
【０００９】
第１に、高密度のメモリ素子の具現のために単位セルサイズを縮小させる場合、自由層１０４の保磁力が増大するためにスイッチングフィールドが増大し、したがって、印加電流の大きさが大きくなるという問題がある。第２に、数多くのメモリセルを含むメモリ装置で、第１導電線１０６ａ及び第２導電線１０６ｂ近くの複数のメモリセルに対しても磁場が影響を及ぼすために、所望しないセルにもスイッチングが発生する恐れがある。結果的に、磁場によるスイッチング方式を利用した磁気メモリ素子は、選択性及び高密度化が難しいという問題点がある。前述したような問題点を解決するために、電流誘導スイッチング（Ｃｕｒｒｅｎｔ Ｉｎｄｕｃｅｄ Ｓｗｉｔｃｈｉｎｇ、以下、ＣＩＤという）方式を利用した磁気メモリ素子について研究が進められている。
【００１０】
図１Ｂは、ＣＩＤ方式を利用した磁気メモリ素子を示す図面である。図１Ｂを参照すれば、トランジスタ１０と電気的に連結された下部電極１７上には、磁気抵抗構造体１４及び上部電極１８が順次に形成されている。磁気抵抗構造体１４は、それに対応する下部電極１７上に順次に形成された反強磁性層１０１、反強磁性層１０１により磁化方向が固定される固定層１０２、非磁性層１０３及び非磁性層１０３上に形成されて磁化方向が反転可能な自由層１０４を備える。
【００１１】
ＣＩＤ方式は、一側方向にスピンが極性化された電流を直接下部電極１７を通じて磁気抵抗構造体１４に流して、電子のスピン伝達を使用して直接自由層１０４を所望の方向にスイッチングする。
【００１２】
この方式は、セルサイズが小さくなるほど要求電流が小さくなるので、高密度化に有利である。ＣＩＤ方式を使用した磁気メモリ素子の最も重要な問題は、スイッチングに必要な臨界電流がまだ商用化するには大き過ぎるために、臨界電流を低める研究が進行中である。
【００１３】
臨界電流を低減できる色々な方法が提案されており、これについて説明すれば、次の通りである。
【００１４】
第１に、入射する電流の分極係数が大きければ大きいほどスイッチングに必要な臨界電流値が減少する傾向を示すので、分極係数を低める方法である。しかし、分極係数は物質の基本性質であって、増大させ難い。第２に、多層構造を使用することが提案されたが、これは工程が複雑になるという問題点がある。第３に、ハーフメタルの分極係数値が大きいことが理論的に知られ、多くの研究を行っているが、製品に適用するにはまだ困難である。第４に、磁性層の残留磁化値及び厚さを薄くする方法が提案されたが、セル自体の体積が小さくなりつつ生じる超常磁性効果によって記録された情報の安定性問題が大きくなる。したがって、現在使われる構造と磁性特性による臨界電流値を減少させる新たな方法が必要な状態である。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであり、ＣＩＤ方式を利用したメモリ素子のスイッチングに必要な臨界電流値を低めることができる構造の磁気メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記技術的課題を達成するために本発明では、電流誘導スイッチングを利用した磁気メモリ素子において、下部電極と、前記下部電極上に形成され、対向する２辺の間隔が変化する自由層を備える磁気抵抗構造体と、前記磁気抵抗構造体上に形成された上部電極と、を備える電流誘導スイッチングを利用した磁気メモリ素子を提供する。
【００１７】
本発明において、前記自由層は、対向する２辺の間隔が内側へ行くほど縮小することを特徴とする。
【００１８】
本発明において、前記自由層は、対向する２辺の間隔が内側へ行くほど拡大した後に縮小することを特徴とする。
【００１９】
本発明において、前記自由層は、楕円形に形成されたことを特徴とする。
【００２０】
本発明において、前記磁気抵抗構造体は、前記下部電極上に形成された反強磁性層と、前記反強磁性層により磁化方向が固定された固定層と、前記固定層上に形成された非磁性層と、前記非磁性層上に形成された自由層と、を備える。
【００２１】
本発明において、前記磁気抵抗構造体は、前記下部電極上に形成された自由層と、前記自由層上に形成された非磁性層と、前記非磁性層上に形成された自由層と、前記自由層上に形成されて前記自由層の磁化方向を固定する反強磁性層と、を備える。
【００２２】
本発明において、前記自由層は４辺を含み、前記４辺は互いに平行の２辺と間隔が変化する２辺とを含むことを特徴とする。
【００２３】
本発明において、前記自由層は４辺を含み、間隔が中央部へ行くほど順次縮小する２辺を持つことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、次のような長所がある。
【００２５】
第１に、従来のＣＩＤを利用した磁気メモリとは異なって従来の長方形構造ではなく、対向する２辺の間隔が縮小する構造に形成することによって、メモリスイッチングに必要な臨界電流値を減少させて記録信頼性を向上させる効果がある。
【００２６】
第２に、本発明の実施形態によるＣＩＤメモリ素子を形成する場合、従来の半導体素子の製造工程を利用して形成かつ使用でき、構造が非常に簡単で量産に有利な長所がある。
【発明を実施するための最良の形態】
【００２７】
以下、添付された図面を参照して、本発明の実施形態によるＣＩＤを利用した磁気メモリ素子について詳細に説明する。図面に示した各層の厚さ及び幅は説明のために多少誇張したものである。
【００２８】
本発明の実施形態によるＣＩＤ方式を利用した磁気メモリ素子は、自由層をスイッチングさせるために必要な臨界電流値を低めるために、磁気メモリセルの構造、特に自由層を長方形構造ではない対向する２辺の間隔が変化する構造に形成させたことを特徴とする。
【００２９】
図２Ａでは、本発明の第１実施形態によるＣＩＤを利用したメモリ素子を示した。
【００３０】
図２Ａを参照すれば、本発明の第１実施形態によるＣＩＤを利用したメモリ素子は、スイッチング構造体、例えば、トランジスタ２０構造のソースまたはドレインのような不純物領域（図示せず）に電気的に連結された下部電極２１上に形成された磁気抵抗構造体２２及び上部電極２３を備える。磁気抵抗構造体２２は、反強磁性層２０１、反強磁性層２０１により磁化方向が固定された固定層２０２、非磁性層２０３及び自由層２０４を備える。本発明の実施形態によるＣＩＤを利用したメモリ素子は、磁気メモリセルの構造、特に、自由層２０４の対向する２辺の間隔が変化された構造を持つことを特徴とし、図２Ａでは、４辺からなる構成を開示しており、４辺は、相互平行の２辺と中心部へ行くほど間隔が順次に縮小する２辺とを備えている。
【００３１】
本発明において、磁気メモリ素子の各層を構成する材料を記載すれば、次の通りである。下部電極２１及び上部電極２３は、磁気メモリ素子の電極として使われる金属または金属酸化物などの伝導性物質を使用できる。反強磁性層２０１は、主にＭｎを含む合金を使用して形成される。例えば、ＩｒＭｎ、ＦｅＭｎ、ＮｉＭｎ合金などを使用できる。固定層２０２は、反強磁性層２０１により磁化方向が固定されたものであり、例えば、ＮｉＦｅ、ＣｏＦｅなどで形成される。非磁性層２０３は、ＧＭＲ（Ｇｉａｎｔ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）素子の場合にＣｕなどで形成されたスペーサ層になり、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）素子の場合にＡｌ酸化物から形成された絶縁層になりうる。自由層２０４は、極性化された電子により分極方向が変化できる層であり、ＮｉＦｅまたはＣｏＦｅなどの強磁性物質から形成される。
【００３２】
図２Ｂでは、本発明の第２実施形態によるＣＩＤを利用したメモリ素子を示した。図２Ｂに示したＣＩＤを利用したメモリ素子は、磁気抵抗構造体、特に自由層が中央部位へ行くほどその間隔が大きくなる形態、例えば、楕円構造に形成されたことを特徴とする。
【００３３】
図２Ｂを参照すれば、本発明の第２実施形態によるＣＩＤを利用したメモリ素子はトランジスタ２０構造のソースまたはドレインのような不純物領域（図示せず）に電気的に連結された下部電極２１上に形成された磁気抵抗構造体２２及び上部電極２３を備える。磁気抵抗構造体２２は、反強磁性層２０１、反強磁性層２０１により磁化方向が固定された固定層２０２、非磁性層２０３及び自由層２０４を備える。図２Ａでは、中心部へ行くほど対向する辺の間隔が小さくなる構造を示したが、図２Ｂの場合には、図２Ａとは逆に対向する辺の間隔が大きくなる構造の磁気メモリ素子を示したことが分かる。図２Ｂに示したＣＩＤを利用したメモリ素子の各層の物質は、図２Ａに関する説明で記載した同一部材番号の物質を使用できる。
【００３４】
図２Ｃは、本発明の第３実施形態によるＣＩＤを利用したメモリ素子の自由層を示す平面図である。図２Ａでは、自由層２０４の対向する２辺の間隔が内側へ行くほど狭くなる形態を示し、図２Ｂでは、対向する２辺の間隔が大きくなる形態を示した。図２Ｃでは、自由層２０４が４辺３１ａ、３１ｂ、３１ｃ、３１ｄで形成される構成を開示しており、相互平行の２辺３１ａ、３１ｂと相互平行ではない２辺３１Ｃ、３１Ｄとを備えている。すなわち、自由層２０４の相互平行ではない２辺３１Ｃ、３１Ｄの間隔Ｄが内側へ行くほど拡大してから縮小する形態を持ち、図２Ａの構造のような角部位を切断したアワーグラス形態を持つものである。
【００３５】
図２Ａ及び図２Ｂでは、メモリ素子の構成層がいずれも同じ構造に形成された形態を図示しているが、本発明によるＣＩＤを利用したメモリ素子は、自由層２０４の構造を対向する辺の間隔が変わる構造に形成し、その他の反強磁性層２０１、固定層２０２及び非磁性層２０３などは従来のように長方形構造に形成することもでき、自由層２０４の構造と同じ形態で形成することもできる。
【００３６】
図２Ａ及び図２Ｂでは、下部電極上に反強磁性層が形成された磁気抵抗構造体を図示したが、下部電極上に自由層、非磁性層、固定層及び反強磁性体が順次に形成された構造に形成され、別途のバッファ層、下地層及び上地層を付加的にさらに備えることもできる。
【００３７】
本発明の実施形態によるＣＩＤを利用したメモリ素子の製造工程を説明すれば、次の通りである。
【００３８】
本発明の実施形態によるＣＩＤを利用したメモリ素子は、半導体素子の製造工程、特にＭＲＡＭ素子の製造工程を利用して形成できる。例えば、トランジスタ２０は、基板上にゲート絶縁層及びゲート電極層を形成した後、基板の両側部を露出させて不純物をドーピングしてソース及びドレインを形成する。そして、トランジスタ２０上に絶縁物質を塗布した後、ソースまたはドレインを露出させるコンタクトホールを形成し、伝導性物質でコンタクトホールを充填した後、下部電極２１を形成する。下部電極２１上に反強磁性層２０１、固定層２０２、非磁性層２０３及び自由層２０４を順次に形成する。そして、自由層２０４を対向する辺の間隔が変化する形態にエッチングした後、その上部に上部電極２３を形成する。
【００３９】
図３は、本発明の実施形態によるＣＩＤを利用したメモリ素子と長方形構造の磁気メモリ素子との分極定数変化によるスイッチング特性変化を比較したシミュレーション結果を示すグラフである。ここで、横軸は自由層の磁化反転、すなわち、スイッチングに必要な要求電流値を表し、縦軸は飽和磁化値をノーマライジング（Ｍｘ／Ｍｓ）した値を表したものである。
【００４０】
図３を参照すれば、自由層の構造が長方形である磁気メモリ素子の分極定数値を０．１、０．２、０．３、０．４、０．５に変化させた試片ｒｅｃ（ｐ＝０．１、０．２、０．３、０．４、０．５５）と、自由層の構造が楕円形である磁気メモリ素子の分極定数値を０．１、０．２、０．３、０．４、０．５に変化させた試片ｅｌ（ｐ＝０．１、０．２、０．３、０．４、０．５）に対して要求電流値を比較した。同じ分極定数を持つ場合、自由層の構造が楕円形である場合、長方形である場合と比較して要求電流が大部分半分程度に減少したことが確認できる。
【００４１】
図４は、本発明の実施形態によるＣＩＤを利用したメモリ素子と長方形構造の磁気メモリ素子との残留磁化値の変化によるスイッチング特性変化を比較したシミュレーション結果を示すグラフである。ここで、横軸は、自由層のスイッチングに必要な要求電流値を表し、縦軸は、飽和磁化値をノーマライジング（Ｍｘ／Ｍｓ）した値を表す。
【００４２】
図４を参照すれば、自由層の構造が楕円形及び長方形である磁気メモリ素子の残留磁化ｍｓ値がそれぞれ６００及び８００ｅｍｓ／ｃｃである磁気メモリ素子に対して要求電流を測定した。この場合、図３と同様に自由層の構造が楕円形であるメモリ素子ｅｌが、自由層の構造が長方形であるメモリ素子ｒｅｃに比べて要求電流がほぼ半分近く減少したことが分かる。残留磁化値が８００ｅｍｓ／ｃｃである長方形構造の自由層を持つメモリ素子の要求電流は、残留磁化値が６００ｅｍｓ／ｃｃである楕円形構造の自由層を持つメモリ素子の要求電流と類似していることが分かる。
【００４３】
結果的に、磁気メモリ素子のスイッチングに要求される臨界電流値が低くなり、記録安定性の側面でも、本発明の実施形態による磁気メモリ素子が、従来の長方形構造を持つ磁気メモリ素子に比べて優秀であるということが確認できる。
【００４４】
前記の説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものというより、望ましい実施形態の例示として解釈されねばならない。例えば、本発明の実施形態によるＣＩＤを利用したメモリ素子の磁気抵抗構造体は、下部電極、自由層、非磁性層、固定層及び反強磁性体が順次に形成された構造になり、別途のバッファ層、下地層及び上地層をさらに備えることができる。そして、スイッチング構造体の場合、トランジスタだけでなくダイオードなどを利用できる。また、図２Ａのような構造で互いに平行の２辺も、その間隔が変化する形態で形成できる。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００４５】
本発明は、磁気メモリ素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００４６】
【図１Ａ】従来技術による磁場スイッチングスイッチング方式を利用した磁気メモリ素子を概略的に示す図面である。
【図１Ｂ】ＣＩＤを利用した磁気メモリ素子を概略的に示す断面図である。
【図２Ａ】本発明の第１実施形態によるＣＩＤを利用した磁気メモリ素子を示す図面である。
【図２Ｂ】本発明の第２実施形態によるＣＩＤを利用した磁気メモリ素子を示す図面である。
【図２Ｃ】本発明の第３実施形態によるＣＩＤを利用した磁気メモリ素子を示す図面である。
【図３】楕円形及び長方形構造の磁気メモリ素子の分極変化によるスイッチング特性変化を示す図面である。
【図４】楕円形及び長方形構造の磁気メモリ素子の残留磁化値の変化によるスイッチング特性の変化を示す図面である。
【符号の説明】
【００４７】
１０、２０  トランジスタ
１２  ベース電極
１４、２２  磁気抵抗構造体
１６ａ  第１導電線
１６ｂ  第２導電線
１７、２１  下部電極
１８、２３  上部電極
１０１、２０１  反強磁性層
１０２、２０２  固定層
１０３、２０３  非磁性層
１０４、２０４  自由層
【図１Ａ】
2008060583.tif 000003
【図１Ｂ】
2008060583.tif 000004
【図２Ａ】
2008060583.tif 000005
【図２Ｂ】
2008060583.tif 000006
【図２Ｃ】
2008060583.tif 000007
【図３】
2008060583.tif 000008
【図４】
2008060583.tif 000009