(57)【要約】      （修正有）【課題】コンタクトプラグと下部電極との間の抵抗上昇を抑えることができ、さらには、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供する。【解決手段】基板の上方に導電性の下地層を形成し、下地層上に第１電極、強誘電体層、第２電極を積層する強誘電体メモリ装置の製造方法である。下地層の形成は、プラグ２０を含む層間絶縁膜上に、自己配向性を有する窒化チタン等の導電材料からなる導電層を形成する工程と、導電層を化学機械研磨法で平坦化処理し、プラグ２０を含む層間絶縁膜上を覆った状態の平坦化導電層４１とする工程と、平坦化導電層４１の表層部を希フッ酸でエッチング処理し、平坦化導電層４１の表層部にＣＭＰ法で使用されたスラリーにより形成された酸化膜あるいは水酸化膜からなる高抵抗層４５を除去する工程と、を含む。【選択図】図２
2008205114.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に導電性の下地層を形成する工程と、前記下地層の上方に第１電極と、強誘電体層と、第２電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、
前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含み、
前記下地層の形成工程は、
前記コンタクトプラグを含む層間絶縁膜上に、自己配向性を有する導電材料からなる導電層を形成する工程と、
前記導電層を化学機械研磨法で平坦化処理し、前記コンタクトプラグを含む層間絶縁膜上を覆った状態の平坦化導電層とする工程と、
前記平坦化導電層の表層部を希フッ酸でエッチング処理し、該平坦化導電層の該表層部に形成された高抵抗層を除去する工程と、
を含むことを特徴とする強誘電体メモリ装置の製造方法。
【請求項２】
前記希フッ酸の濃度が０．２重量％以上１．０重量％以下であることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法。
【請求項３】
前記導電層を形成する工程は、前記コンタクトプラグを含む層間絶縁膜表面に対してアンモニアプラズマ処理を施す工程と、前記アンモニアプラズマ処理を施した層間絶縁膜上にチタン層を形成する工程と、前記チタン層を窒素雰囲気中で熱処理することによって窒化チタン層に変化させ、導電層とする工程と、を含むことを特徴とする請求項１又は２に記載の強誘電体メモリ装置の製造方法。
【請求項４】
前記導電層を形成する工程は、前記アンモニアプラズマ処理を施す工程と、前記チタン層を形成する工程と、前記チタン層を窒化チタン層に変化させて導電層とする工程と、からなる処理を複数回繰り返すことを特徴とする請求項３記載の強誘電体メモリ装置の製造方法。
【請求項５】
前記下地層の最上層として、酸素に対するバリア性を示すバリア層を形成する工程を含むことを特徴とする請求項１ないし４のいずれか１項に記載の強誘電体メモリ装置の製造方法。
【請求項６】
前記バリア層が、Ｔｉ（１−ｘ）ＡｌｘＮｙ（０＜ｘ≦０．３、０＜ｙ）で表される化合物よりなることを特徴とする請求項５に記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリ装置の製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルを１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成することができる。したがって、ＤＲＡＭなみの集積化が可能であり、大容量不揮発性メモリとして期待されている。
【０００３】
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。特に、強誘電体膜の配向制御のために、その下の下部電極膜から配向性、平坦性を制御しておく必要がある。一方、キャパシタの集積度を上げるために、トランジスタに接続されたコンタクトプラグ上にキャパシタを形成したスタック構造が知られている（例えば、特許文献１参照）。
【０００４】
ところで、このようなスタック構造のキャパシタにおいては、絶縁膜上とコンタクトプラグ上という異なる表面上に強誘電体膜を形成するため、各表面上での配向制御が重要となる。
また、コンタクトプラグ上に形成されるリセス段差も、平坦性が低下することで配向制御性を損なってしまうため、課題となっている。このような課題を解消するため前記特許文献１に開示された技術では、コンタクトプラグ形成後、全面に導電性水素バリア膜を形成し、リセス解消まで全面をＣＭＰ法で平坦化して、その上に下部電極を形成している。
【特許文献１】特開２００４−１３４６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記技術のように、ＴｉＮ等の導電性水素バリア膜をＣＭＰ法で平坦化しただけでは、このＣＭＰ法において使用するスラリーにより、前記導電性水素バリア膜はその平坦化後の膜において表層部に高抵抗層が形成されてしまう。すなわち、ＣＭＰ法に使用するスラリーが酸性のものである場合、平坦化後の膜の表層部に薄い酸化膜が形成されてしまい、これが高抵抗層となってしまう。また、スラリーがアルカリ性のものである場合、平坦化後の膜の表層部に薄い水酸化膜が形成されてしまい、これが高抵抗層となってしまう。さらに、スラリーが中性のものである場合でも、平坦化後の膜の表層部に極薄い酸化膜が形成されてしまい、やはりこれが高抵抗層となってしまう。
そして、このように形成された高抵抗層上にキャパシタの下部電極が配置されると、前記コンタクトプラグと下部電極との間の抵抗が上昇してしまい、強誘電体メモリ装置の特性が低下してしまう。
【０００６】
本発明は前記事情に鑑みてなされたもので、コンタクトプラグと下部電極との間の抵抗上昇を抑えることができ、さらには、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、本発明の強誘電体メモリ装置の製造方法は、基板の上方に導電性の下地層を形成する工程と、前記下地層の上方に第１電極と、強誘電体層と、第２電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含み、前記下地層の形成工程は、前記コンタクトプラグを含む層間絶縁膜上に、自己配向性を有する導電材料からなる導電層を形成する工程と、前記導電層を化学機械研磨法で平坦化処理し、前記コンタクトプラグを含む層間絶縁膜上を覆った状態の平坦化導電層とする工程と、前記平坦化導電層の表層部を希フッ酸でエッチング処理し、該平坦化導電層の該表層部に形成された高抵抗層を除去する工程と、を含むことを特徴としている。
前記希フッ酸の濃度は、０．２重量％以上１．０重量％以下であるのが好ましい。
【０００８】
この強誘電体メモリ装置の製造方法によれば、コンタクトプラグを含む層間絶縁膜上に導電層を形成した後、この導電層を化学機械研磨法（ＣＭＰ法）で平坦化処理するので、得られた平坦化導電層の表層部には、前述したようにＣＭＰ法に用いたスラリーによって高抵抗層が形成される。そこで、前記平坦化導電層の表層部を希フッ酸でエッチング処理することにより、その表層部に形成された高抵抗層を除去することができる。その際、エッチャントとして例えば０．２重量％以上、１．０重量％以下の低濃度のフッ酸（希フッ酸）を用いることにより、平坦化導電層の表面荒れを生じさせることなく、また、処理時間が長くなり過ぎることなく、高抵抗層を除去することができる。そして、このように高抵抗層を除去することにより、コンタクトプラグと第１電極（下部電極）との間の抵抗上昇を抑えることができ、これにより強誘電体メモリ装置の特性低下を防止することが可能になる。
また、自己配向性を有する導電材料で導電層を形成し、さらにこの導電層を化学機械研磨法で平坦化処理しているので、得られた平坦化導電層上に配設される第１電極の配向性をより良好にし、これによって得られる強誘電体キャパシタの各層の結晶配向を良好にして強誘電体キャパシタの特性向上を図ることができる。
【０００９】
また、前記強誘電体メモリ装置の製造方法においては、前記導電層を形成する工程は、前記コンタクトプラグを含む層間絶縁膜表面に対してアンモニアプラズマ処理を施す工程と、前記アンモニアプラズマ処理を施した層間絶縁膜上にチタン層を形成する工程と、前記チタン層を窒素雰囲気中で熱処理することによって窒化チタン層に変化させ、導電層とする工程と、を含んでいるのが好ましい。
層間絶縁膜表面に対してアンモニアプラズマ処理を施すことにより、層間絶縁膜表面は窒素によって修飾されたものとなり、その上に形成されるチタン層の自己配向性が強く発揮され、その（００１）配向がより促進されるようになる。したがって、このチタン層が窒素雰囲気中で熱処理され、窒化チタン層に変化させられて得られる導電層は、その面方位が（１１１）である、良好な配向性を有した結晶構造のものとなる。その結果、この導電層を有する下地層は、この下地層上に形成される第１電極の配向性をより向上させるものとなる。
【００１０】
さらに、この製造方法において、前記導電層を形成する工程は、前記アンモニアプラズマ処理を施す工程と、前記チタン層を形成する工程と、前記チタン層を窒化チタン層に変化させて導電層とする工程と、からなる処理を複数回繰り返すのが好ましい。
前記窒化チタン層からなる導電層は、層間絶縁膜上ではチタンの自己配向性によってより良好に結晶配向するものの、コンタクトプラグ上では、その結晶構造の影響を受けて無秩序な配向を示し易くなる。そこで、このような窒化チタン層の形成を複数回繰り返して得られた複数層の窒化チタン層を導電層とし、これによって特に２層目以降の窒化チタン層を別の窒化チタン層上に形成することで、チタンの自己配向性によってコンタクトプラグ上でも良好な配向性を有した結晶構造の導電層にすることができる。
【００１１】
また、前記強誘電体メモリ装置の製造方法においては、前記下地層の最上層として、酸素に対するバリア性を示すバリア層を形成する工程を含んでいるのが好ましい。
このようなバリア層を形成することで、基板に形成され得るコンタクトプラグ等が酸化されることを防止ないし抑制することが可能となる。
【００１２】
なお、バリア層としては、例えばＴｉ（１−ｘ）ＡｌｘＮｙ（０＜ｘ≦０．３、０＜ｙ）で表される化合物よりなるものを採用することができる。このような化合物は、下層の窒化チタン層の配向を反映して（１１１）面配向をとり、その上方に形成される第１電極は、該バリア層の配向を反映した所定の面配向をとるようになる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を詳しく説明する。
［強誘電体メモリ装置］
まず、本発明に係る強誘電体メモリ装置の概略構成について説明する。図１は、本発明の強誘電体メモリ装置の製造方法によって得られた強誘電体メモリ装置の一例を模式的に示す断面図であり、図１中符号１００は強誘電体メモリ装置１００である。
この強誘電体メモリ装置１００は、半導体基板（以下、基板と記す）１０の上方に、強誘電体キャパシタ３０と、プラグ（コンタクトプラグ）２０と、強誘電体キャパシタ３０のスイッチングトランジスタ（以下、トランジスタと記す）１８と、を有して構成されたスタック構造のものである。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
【００１４】
トランジスタ１８は、ゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１および第２不純物領域１７，１９とを有して構成されたものである。また、前記基板１０上には、トランジスタ１８を覆って酸化ケイ素（ＳｉＯ２）等からなる層間絶縁膜２６が形成されており、この層間絶縁膜２６には、プラグ２０が形成されている。
【００１５】
強誘電体キャパシタ３０は、前記層間絶縁膜２６上に設けられ、かつ前記プラグ２０上に配置されたもので、下地層４０と、下地層４０上に積層された第１電極（下部電極）３２と、第１電極３２上に積層された強誘電体層３４と、強誘電体層３４上に積層された第２電極（上部電極）３６と、を有して構成されたものである。なお、前記層間絶縁膜２６上には、この強誘電体キャパシタ３０を覆って別の層間絶縁膜（図示せず）が形成されている。
【００１６】
ここで、前記プラグ２０は、トランジスタ１８と電気的に接続されたもので、隣接するトランジスタ（図示略）とは素子分離領域１６で分離されたものである。また、このプラグ２０は、第２不純物領域１９の上に形成されたもので、開口部（コンタクトホール）２４と、開口部２４内に設けられたプラグ導電層２２とを有して構成されたものである。プラグ導電層２２は、例えばタングステン，モリブデン，タンタル，チタン，ニッケルなどの高融点金属からなるもので、特にタングステン（Ｗ）が好適とされ、したがって本実施形態ではタングステンが用いられている。なお、開口部２４内には、この開口部２４の内壁面となる絶縁層２６と、プラグ導電層２２との間を密着させるためのＴｉやＴｉＮからなる密着層（図示せず）が、必要に応じて設けられている。
【００１７】
また、プラグ２０には、プラグ導電層２２の上にリセス２３が形成されている。リセス２３は、製造上形成されたもので、プラグ２０の表層が層間絶縁膜２６の内部に窪んで形成された凹部であり、プロセス中に層間絶縁膜２６の表層から所定の深さの位置までプラグ２０の表層がエッチングされたことで形成されたものである。この深さは、例えば１０ｎｍ〜２０ｎｍ程度である。
【００１８】
前記強誘電体キャパシタ３０の一部を構成する下地層４０は、プラグ２０のプラグ導電層２２と電気的に導通するように、該プラグ２０上に形成された窒化チタン膜からなる平坦化導電層４１と、この平坦化導電層４１上に形成されたバリア層４４とを有して構成されている。
【００１９】
平坦化導電層４１は、前記リセス２３を埋め込んだ状態で、前記層間絶縁膜２６上に形成されたものである。この平坦化導電層４１は、前記リセス２３を埋め込んで平坦化するのを目的に形成されたもので、該リセス２３を反映した凹部が除去されるよう、化学機械研磨法（ＣＭＰ法）で平坦化処理されたものであり、平坦化処理後、層間絶縁膜２６上において厚さ２０ｎｍ程度となるように形成されたものである。
【００２０】
なお、この平坦化導電層４１は、絶縁層２６上において結晶質であり、（１１１）面方位に配向を有している。また、特に本実施形態では、後述するようにこの平坦化導電層４１は窒化チタン膜が二層重ねられたことで形成されており、これによってこの平坦化導電層４１は、プラグ２０上（つまりリセス２３の内面）においても、（１１１）面方位に配向を有したものとなっている。
また、この平坦化導電層４１は、前記したようにＣＭＰ法で平坦化処理されたことにより、使用したスラリーによって一旦高抵抗層が形成され、その後希フッ酸でエッチング処理されたことにより、前記高抵抗層が除去されたものとなっている。
【００２１】
バリア層４４は、結晶質を含み、導電性を有するとともに、酸素バリア性を有する材料からなるもので、特にその結晶質が（１１１）配向を有するものが好適とされている。そのようなバリア層４４の構成材料としては、例えば、ＴｉＡｌＮ，ＴｉＡｌ，ＴｉＳｉＮ，ＴｉＮ，ＴａＮ，ＴａＳｉＮを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層（ＴｉＡｌＮ）であることがより好ましい。
【００２２】
なお、バリア層４４がＴｉＡｌＮからなる場合、バリア層４４におけるチタン，アルミニウム，窒素の組成（原子比）は、バリア層４４の組成を化学式Ｔｉ（１−ｘ）ＡｌｘＮｙで表すとき、０＜ｘ≦０．３であり、且つ０＜ｙであるのがより好ましい。
また、成膜時に、バリア層４４の結晶配向を反映した結晶配向を有する第１電極３２をバリア層４４の上方に形成するためには、バリア層４４の膜厚は５０ｎｍ〜２００ｎｍであるのが好ましい。
【００２３】
バリア層４４が結晶質からなる場合、バリア層４４は（１１１）配向を有することが好ましい。バリア層４４の結晶配向が（１１１）配向であることにより、バリア層４４の上方に、バリア層４４の結晶配向を反映した結晶配向を有する第１電極３２を形成することができ、したがって、第１電極３２の結晶配向を良好な（１１１）配向にすることができるからである。
【００２４】
第１電極３２は、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属、もしくはこれらの酸化物、あるいは合金からなるものであり、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。第１電極３２が結晶質である場合、第１電極３２の結晶配向とバリア層４４との結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層３４の結晶配向と、第１電極３２との結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
【００２５】
例えば、バリア層４４が立方晶系に属し、その結晶配向が（１１１）配向である場合、あるいはバリア層４４が六方晶系に属し、その結晶配向が（００１）配向である場合、第１電極３２の結晶配向が（１１１）配向であることが好ましい。この構成によれば、第１電極３２上に強誘電体層３４を形成する際に、強誘電体層３４の結晶配向を（１１１）配向にすることが容易になる。
【００２６】
強誘電体層３４は、強誘電体材料を含んで構成されている。この強誘電体材料は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。ここで、Ｐｂの一部をＬａに置換することもできる。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃａ、Ｓｒ、およびＭｇのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体材料としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）が挙げられる。
なかでも、強誘電体層３４の材料としてはＰＺＴが好ましく、この場合、素子の信頼性の観点から、第１電極３２はイリジウムであるのが好ましい。
【００２７】
また、強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となる。この場合、ｃ軸と直交するａ軸配向成分が同時に存在するため、ＰＺＴをｃ軸配向させたときは、このａ軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち、分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。
【００２８】
第２電極３６は、第１電極３２に使用可能な材料として例示した前記材料からなるものとすることができ、あるいは、アルミニウム，銀，ニッケル等からなるものとすることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
【００２９】
［強誘電体メモリ装置の製造方法］
次に、このような構成からなる強誘電体メモリ装置１００の製造方法に基づき、本発明の強誘電体メモリ装置の製造方法の一実施形態を、図２、図３を参照して説明する。なお、図２（ａ）〜図２（ｅ）および図３（ａ）〜図３（ｄ）では、説明を簡略化するため、図１の強誘電体メモリ装置１００における、層間絶縁膜２６およびプラグ２０の近傍のみを示している。
【００３０】
まず、下地層４０の形成工程に先立ち、公知の手法によって基板１０にトランジスタ（能動素子）１８を形成し、該トランジスタ１８を含む基板１０上に層間絶縁膜２６を形成する。続いて、ドライエッチング等によって層間絶縁膜２６に開口部（コンタクトホール）２４を形成し、該コンタクトホール２４内に前記トランジスタ１８と導通するプラグ導電層２２を埋め込んでプラグ２０を形成する（図１参照）。プラグ導電層２２の埋め込みは、例えばＣＶＤ法またはスパッタリング法を用いて行なうことができる。なお、絶縁層２６の上面に成膜されたプラグ導電層２２については、例えばＣＭＰ法で除去し、これによってプラグ２０を形成する。このとき、図２（ａ）にも示すようにプラグ２０上には、プラグ導電層２２の表面が層間絶縁膜２６の表面から所定の深さだけ窪んでなるリセス２３が形成される。なお、層間絶縁膜２６はシリコン酸化物（ＳｉＯ２）によって形成し、プラグ導電層２２はタングステン（Ｗ）によって形成している。
【００３１】
次に、前記プラグ２０を含む層間絶縁膜２６に対して、アンモニアプラズマ処理を施す。具体的には、アンモニアガスのプラズマを励起して、これを前記プラグ２０を含む層間絶縁膜２６に照射する。このようなアンモニアプラズマ処理の条件としては、例えばチャンバ内の圧力を１から５Ｔｏｒｒ、基板温度を３００から５００℃、プラズマパワーを２００から２０００Ｗの間に設定し、プラズマ照射時間を３０から１８０秒に設定して行う。以上のアンモニアプラズマ処理により、プラグ導電層２２上を除く基板表面（層間絶縁膜２６の表面）を窒素修飾することができる。
【００３２】
続いて、前記プラグ導電層２２上（リセス２３内）を含む層間絶縁膜２６上に、スパッタリング法等によってチタンを厚さ２０ｎｍ程度に成膜し、図２（ａ）に示したようにチタン層４２を形成する。このようにしてチタン層４２を形成すると、チタンは一般に自己配向性が高く、スパッタリング法等によって成膜されて、（００１）配向を有する六方最密構造の層を構成する。したがって、得られたチタン層４１１は、アモルファスの層間絶縁膜２６上では自己配向性により（００１）配向を示す。一方、プラグ２０上では、アンモニアプラズマ処理を施しているものの、プラグ導電層２２の結晶構造の影響を受けることから、良好な（００１）配向を示すまでには至らない。
【００３３】
次に、形成したチタン層４２に対して窒化処理を施すことで、このチタン層４２を図２（ｂ）に示すように窒化チタン層４３に変化させる。具体的には、窒素を含む雰囲気下にて、ＲＴＡ処理（急速加熱処理）を５００℃〜６５０℃程度で行うことにより、チタン層４１１を窒素化している。熱処理の温度が６５０℃を大きく超えると、トランジスタ１８の特性に影響を及ぼすことがあり、一方、熱処理の温度が５００℃未満であると、チタン層４１１の窒化に要する時間が長くなりすぎるため、好ましくない。
このような窒化工程により、層間絶縁膜２６上で（００１）配向した部分は、（１１１）配向に変化する。一方、プラグ導電層２２上では、良好な（１１１）配向への変化はほとんど起こらない。
【００３４】
次いで、前記窒化チタン層４３に対して前記のアンモニアプラズマ処理を施す工程と、チタン層４２を形成する工程と、このチタン層４２を窒素雰囲気中でＲＴＡ処理して窒化チタン層４３に変化させる工程と、からなる一連の処理をもう１回繰り返し、図２（ｃ）に示すように、窒化チタン層４３が二層重ねられてなる導電層４１ａを形成する。
【００３５】
このように一連の処理をもう１回繰り返すことにより、単一の窒化チタン層４３については、その膜質等を考慮して厚さが２０ｎｍ程度と薄くなっても、この窒化チタン層４３が重ねられてなる導電層４１ａは、厚さが４０ｎｍ程度と厚くなる。したがって、後述するようにこの導電層４１ａを研磨することで平坦化処理しても、得られる平坦化導電層は、所望の膜厚が確保されるようになる。
【００３６】
また、先に形成した窒化チタン層４３上に、同様のプロセスで別の窒化チタン層４３を形成することにより、上層の窒化チタン層４３は、下地の窒化チタン層４３の結晶構造の影響を受けるようになる。すなわち、（１１１）配向した窒化チタン層４１２の上においては、良好に（１１１）配向する。また、プラグ導電層２２の上方であって良好な（１１１）配向への変化がほとんどなかった窒化チタン層４３上では、チタンの自己配向性によって（００１）面方位に配向し、さらに窒化工程によって（１１１）配向に変化させられる。したがって、このように窒化チタン層４１２の形成を繰り返すことにより、プラグ導電層２２の結晶構造の影響がリセットされ、プラグ導電層２２の上方の結晶性向上を実現することができる。
【００３７】
次に、形成した導電層４１ａをＣＭＰ（化学機械研磨）法で平坦化処理し、図２（ｄ）に示すように前記リセス２３の影響による凹部をなくす。これにより、導電層４１ａは平坦化された厚さ２０ｎｍ程度の窒化チタン層からなり、前記したように所望の膜厚が確保された平坦化導電層４１となる。
また、このＣＭＰ法による平坦化処理により、前記窒化チタン層の表層部には、高抵抗層４５が形成される。この高抵抗層４５は、前記したようにＣＭＰ法で使用されたスラリーにより、前記平坦化導電層（窒化チタン層の）４１の表層部に形成された酸化膜あるいは水酸化膜からなるもので、厚さが１〜３ｎｍ程度の非常に薄い膜である。
【００３８】
次いで、前記平坦化導電層４１の表面を純水等によって洗浄処理し、パーティクル等の汚染物を除去する。続いて、前記平坦化導電層４１の表層部を希フッ酸でエッチング処理し、図２（ｅ）に示すように平坦化導電層４１の表層部に形成された高抵抗層４５を除去する。使用する希フッ酸としては、原液を純水で１００倍から５００倍程度に薄めたもの、すなわち０．２重量％以上１．０重量％以下程度の濃度の水溶液が好適に用いられる。１．０重量％以下とすることにより、高抵抗層４５を除去した後の平坦化導電層４１について、表面荒れを生じさせることなく、したがってこの平坦化導電層４１上に形成するバリア層４４の結晶配向性が損なわれることを抑制することができる。また、０．２重量％以上とすることにより、処理時間が長くなり過ぎることなく高抵抗層４５を除去することができ、したがって生産性の向上を図ることができる。
【００３９】
また、このエッチング処理としては、特にスピンコート法が好適に採用される。すなわち、前記平坦化導電層４１を形成した基板１０を高速で回転させ、その状態で平坦化導電層４１上に前記希フッ酸を配することにより、前記高抵抗層４５を均一にエッチング処理してこれを除去することができる。使用する希フッ酸の温度としては、常温でもよいものの、２５℃以上３５℃以下程度に加温しておくのが、エッチングの効率を高めるうえで好ましい。なお、希フッ酸を加温しておくことでエッチングレートが上がるものの、３５℃を越えると平坦化導電層４１に表面荒れが生じるおそれが強くなるため、好ましくない。
【００４０】
また、エッチング処理時間、すなわち平坦化導電層４１（高抵抗層４５）に対して希フッ酸を接触させる時間としては、前記した希フッ酸の濃度範囲の場合、６０秒以上１８０秒以下程度とするのが好ましい。ただし、この処理時間は、希フッ酸の濃度や温度に大きく依存するため、予め実際に行う条件（希フッ酸の濃度および温度）のもとで実験やシミュレーション等を行っておくことにより、高抵抗層４５を確実に除去でき、かつ、露出した窒化チタン層についてはほとんどエッチングしなような時間を求めておくのが好ましい。このようにして希フッ酸でエッチング処理したら、高抵抗層４５を除去した後の平坦化導電層４１の表面を純水等で洗浄し、高抵抗層４５の残渣や希フッ酸を除去する。
【００４１】
次いで、この平坦化導電層４１上に、図３（ａ）に示すようにバリア層４４を形成する。これにより、良好な配向性を有した平坦化導電層（窒化チタン層）４１の（１１１）配向を反映した、（１１１）配向を有するバリア層４４を形成することができる。すなわち、平坦化導電層（窒化チタン層）４１とバリア層４４との界面において、窒化チタン層の格子構造とバリア層４４の格子構造とがマッチングすることにより、エピタキシャル様にバリア層４４が成膜される。
【００４２】
バリア層４４の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。前述したように、バリア層４４は結晶質であるのが好ましく、（１１１）配向であるのがより好ましいことから、本実施形態では、特にチタン，アルミニウム，および窒素を含む層である、（１１１）配向を有するＴｉＡｌＮによってバリア層４４を形成する。これにより、バリア層４４が（１１１）配向を有することから、後述するように第１電極３２の結晶配向を（１１１）配向にすることができる。したがって、第１電極３２上に形成される強誘電体層３４を（１１１）配向にすることができる。
【００４３】
前述したように、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向は（１１１）配向であるのが好ましい。よって、バリア層４４の結晶配向を（１１１）配向にすることにより、第１電極３２および強誘電体層３４ともに（１１１）配向にすることができ、したがってヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。なお、バリア層４４を成膜する際の基板温度は特に限定されず、例えば、室温から５００℃の間で適宜選択可能である。
【００４４】
次いで、図３（ｂ）に示すように、バリア層４４上に第１電極３２を形成する。ここで、第１電極３２を結晶質のバリア層４４上に形成することにより、第１電極３２の結晶性が著しく向上し、かつ、バリア層４４の結晶配向を第１電極３２に反映させることができる。例えば、バリア層４４の結晶配向が（１１１）配向である場合、第１電極３２を（１１１）配向に形成することができる。第１電極３２の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。
【００４５】
次いで、図３（ｃ）に示すように、第１電極３２上に強誘電体層３４を形成する。ここで、強誘電体層３４を第１電極３２上に形成することにより、第１電極３２の結晶配向を強誘電体層３４に反映させることができる。例えば、第１電極３２の少なくとも一部が（１１１）配向を有する結晶質である場合、バリア層４４の結晶配向を（１１１）配向に形成することができる。強誘電体層３４の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法，スパッタリング法，ＭＯＣＶＤ法が挙げられる。
【００４６】
次いで、図３（ｄ）に示すように、強誘電体層３４上に第２電極３６を形成する。第２電極３６の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。
その後、所定のパターンのレジスト層を第２電極３６上に形成し、このレジスト層をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、図１に示したように下地層４０と、下地層４０上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６と、を有してなるスタック型の強誘電体キャパシタ３０を形成することができ、この強誘電体キャパシタ３０を有した強誘電体メモリ装置１００を得ることができる。
【００４７】
このような製造方法にあっては、ＣＭＰ法による平坦化処理後、平坦化導電層４１の表層部を希フッ酸でエッチング処理するので、その表層部に形成された高抵抗層を除去することができる。したがって、プラグ２０（プラグ導電層２２）と第１電極（下部電極）３２との間の抵抗上昇を抑えることができ、これにより強誘電体メモリ装置１００の特性低下を防止することができる。
また、自己配向性を有する導電材料で平坦化導電層４１を形成しているので、その上に配設される第１電極３２の配向性をより良好にし、これによって得られる強誘電体キャパシタ３０の各層の結晶配向を良好にして強誘電体キャパシタ３０の特性向上を図ることができる。
【００４８】
また、エッチャントとしての希フッ酸の濃度を０．２重量％以上、１．０重量％以下とすることにより、平坦化導電層４１の表面荒れを生じさせることなく、したがってこの平坦化導電層４１上に形成するバリア層４４の結晶配向性が損なわれることを抑制することができる。また、処理時間が長くなり過ぎることなく高抵抗層４５を除去することができ、したがって生産性の向上を図ることができる。
【００４９】
また、平坦化導電層４１（導電層４１ａ）を、アンモニアプラズマ処理を施す工程と、チタン層を形成する工程と、チタン層を窒化チタン層に変化させる工程と、からなる処理を二回繰り返すことで形成するので、特に二層目の窒化チタン層を別の窒化チタン層上に形成することにより、チタンの自己配向性によってプラグ２０上でも良好な配向性を有した結晶構造の導電層（平坦化導電層４１）にすることができる。したがって、得られた平坦化導電層４１上に形成される強誘電体キャパシタ３０の各層の結晶配向を良好にすることができ、これにより強誘電体キャパシタ３０の特性向上を図ることができる。
【００５０】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、前記実施形態では、平坦化第１導電層４１となる導電層４１ａを、窒化チタン層４３を２層積層した後平坦化することで形成したが、リセス２３を良好に埋め込むことができ、しかもＣＭＰ法による平坦化処理後、所望の膜厚が確保されれば、単一の窒化チタン層４３によって形成するようにしてもよい。また、膜厚をより厚くしたい場合などでは、３層以上の窒化チタン層４３によって第１窒化チタン層４１を形成するようにしてもよい。
また、本発明の平坦化導電層としては、自己配向性を有する導電材料であれば、窒化チタンに限定されることなく、ＴｉやＴｉＡｌＮなどの他の材料を用いることも可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の強誘電体メモリ装置の一実施形態を模式的に示す断面図である。
【図２】（ａ）〜（ｅ）は図１に示した強誘電体メモリ装置の工程説明図である。
【図３】（ａ）〜（ｄ）は図２に続く工程の説明図である。
【符号の説明】
【００５２】
１０…半導体基板（基板）、１８…トランジスタ（能動素子）、２０…プラグ（コンタクトプラグ）、２３…リセス、２６…層間絶縁膜、３２…第１電極（下部電極）、３４…強誘電体層、３６…第２電極（上部電極）、４０…下地層、４１…平坦化導電層（窒化チタン層）、４１ａ…導電層、４２…チタン層、４３…窒化チタン層、４４…バリア層、４５…高抵抗層
【図１】
2008205114.tif 000003
【図２】
2008205114.tif 000004
【図３】
2008205114.tif 000005