(57)【要約】【課題】シリコン基板の表面側素子と裏面側素子を高精度に位置決めする。【解決手段】基板５１の表面に絶縁層５２を介してＳｉ層５３が積層されたＳＯＩ基板５０のＳｉ層５３の上にＳｉ基板１をエピタキシャル成長させ、該基板１の表面側に素子２１等を形成し、基板５１をエッチングした後のＳｉ基板１の裏面側に素子２１等と位置合わせした裏面側素子を形成する電子デバイスにおいて、基板５０の所定箇所のＳｉ層５３，絶縁層５２をエッチングして除去することでマーク５４を形成し、該マーク５４の上にエピタキシャル成長されたＳｉ基板１の表面に現れる凹所５５を基準位置として素子２１等を形成し、基板５１をエッチングした後に現れるマーク５４を基準位置として裏面側素子を形成する。【選択図】図５
2008205091.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に絶縁層を介してシリコン層が積層されたＳＯＩ基板の前記シリコン層の上に電子デバイス用シリコン基板をエピタキシャル成長させ、該電子デバイス用シリコン基板の表面側に表面側素子を形成し、前記ＳＯＩ基板の前記半導体基板をエッチングした後の前記電子デバイス用シリコン基板の裏面側に前記表面側素子と位置合わせした裏面側素子を形成する電子デバイスの製造方法において、前記ＳＯＩ基板の所定箇所の前記シリコン層及び前記絶縁層をエッチングして除去することで裏面側マークを形成し、該裏面側マークの上にエピタキシャル成長された前記電子デバイス用シリコン基板の表面に現れる凹所を基準位置として前記表面側素子を形成し、前記半導体基板をエッチングした後に現れる前記裏面側マークを基準位置として前記裏面側素子を形成することを特徴とする電子デバイスの製造方法。
【請求項２】
半導体基板の表面に絶縁層を介してシリコン層が積層されたＳＯＩ基板の前記シリコン層の上にエピタキシャル成長で形成された電子デバイス用シリコン基板と、該電子デバイス用シリコン基板の表面側に形成された表面側素子と、前記ＳＯＩ基板の前記半導体基板をエッチングした後の前記電子デバイス用シリコン基板の裏面側に前記表面側素子と位置合わせして形成された裏面側素子とを備える電子デバイスにおいて、前記ＳＯＩ基板の所定箇所の前記シリコン層及び前記絶縁層がエッチングで除去されることで裏面側マークが形成され、該裏面側マークの上に形成された前記電子デバイス用シリコン基板の表面に現れる凹所を基準位置として前記表面側素子が形成され、前記半導体基板をエッチングした後に現れる前記裏面側マークを基準位置として前記裏面側素子が形成されたことを特徴とする電子デバイス。
【請求項３】
前記電子デバイスが裏面照射型固体撮像素子であり、前記表面側素子が光電変換素子及び信号読出手段であり、前記裏面側素子が前記光電変換素子に対向して設けられた光学素子であることを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記信号読出手段が電荷転送手段であることを特徴とする請求項３に記載の電子デバイス。
【請求項５】
半導体基板の表面に絶縁層を介してシリコン層が積層されたＳＯＩ基板の前記シリコン層の上にシリコン基板がエピタキシャル成長により形成され、該シリコン基板の表面側に表面側素子が形成され、前記ＳＯＩ基板の前記半導体基板がエッチングされた後の前記シリコン基板の裏面側に前記表面側素子と位置合わせした裏面側素子が形成される電子デバイス用シリコン基板において、前記ＳＯＩ基板の所定箇所の前記シリコン層及び前記絶縁層がエッチングで除去されることで裏面側マークが形成され、該裏面側マークの上に形成された前記電子デバイス用シリコン基板の表面に現れる凹所を基準位置として前記表面側素子が形成され、前記半導体基板をエッチングした後に現れる前記裏面側マークを基準位置として前記裏面側素子が形成されることを特徴とする電子デバイス用シリコン基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスを作成するシリコン（Ｓｉ）基板等に係り、特に、表面に形成した素子と裏面に形成した素子とを高精度に整列させて作成した電子デバイス及びその製造方法並びに電子デバイス用シリコン基板に関する。
【背景技術】
【０００２】
シリコン基板上に電子デバイスを製造する場合、基板の表面と裏面の両方に素子を形成ししかも表面側素子に対して裏面側素子を整列させて作成する場合がある。尚、「表面」「裏面」とは、基板の「一方の面」「他方の面」という意味である。
【０００３】
例えば、裏面照射型固体撮像素子は、下記特許文献１記載の様に、半導体基板の表面側に多数のフォトダイオードを二次元アレイ状に形成すると共に各フォトダイオードが検出した撮像画像信号を読み出す信号読出回路を形成し、裏面側に、カラーフィルタやマイクロレンズを形成している。
【０００４】
この裏面照射型固体撮像素子は、裏面側から入射した被写体からの光を、表側のフォトダイオードが受光する構成のため、各フォトダイオード毎に設けるカラーフィルタやマイクロレンズが当該フォトダイオードに整列して形成されていないと、混色等が発生してしまう。
【０００５】
このため、裏面側に設ける素子（カラーフィルタやマイクロレンズ）と表面側に設ける素子（フォトダイオードや信号読出回路等）を整列して形成する必要がある。
【０００６】
特許文献１記載の従来技術では、表面側に形成した金属層や金属シリサイド層を裏面から透かし見て、裏面用マークを形成している。この時、Ｓｉの吸収率の低い赤や近赤外光を参照光として利用しているが、Ｓｉ吸収層を十分厚くして可視光の殆どを吸収できる厚さ、例えば１０μｍ以上にすると、赤い参照光では信号強度が取れなくなってしまうという問題がある。
【０００７】
また、近赤外光も波長が約１．２μｍ以下のものはＳｉに吸収されるため、Ｓｉ層の厚い構造には不向きであり、表面マークとの位置合わせ精度も低下してしまうという問題がある。
【０００８】
下記特許文献２記載の従来技術では、薄いシードレイヤをつけたＳＯＩ基板に、濃度グラディエーションをつけたｐ層をエピタキシャル成長させたＳｉ基板で、裏面照射イメージセンサを作る方法を提案している。しかし、裏面側に、格子状の遮光膜やカラーフィルタ，マイクロレンズ等を位置精度良く形成することについての記載はない。
【０００９】
【特許文献１】特許第３７２２３６７号公報
【特許文献２】米国公開特許ＵＳ２００６／０１８６５６０Ａ１公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
裏面照射型固体撮像素子では、シリコン基板の表面側に形成する画素部の構造と、裏面側に設ける遮光膜やカラーフィルタ，マイクロレンズ等とがずれてしまうと、混色が発生してしまう。このため、表面側に設けた位置合わせマークと、裏面側に設けた位置合わせマークの夫々の座標系のズレを小さくすることは重要である。
【００１１】
多画素化を図り画素サイズがフォトダイオードのＳｉ層厚より小さい領域に入ると、混色の発生する確率が高くなるため、マイクロレンズや遮光部材等が必要になる。しかし、遮光部材の幅を広く取れば混色に対するマージンは拡大できるが、それだけ開口幅が小さくなり感度の損失が発生してしまうという問題が生じる。画素サイズの縮小と共に感度が不足したことが原因で裏面照射構造を採用した微細画素イメージセンサにとっては、遮光部材の幅は可能な限り狭くしたいので、表面層と裏面層の構造ズレは可能な限り小さくしたいという要望がある。
【００１２】
以上は、裏面照射型固体撮像素子を例に説明したが、上述した内容は、表裏に夫々高精度に位置決めされた素子を形成する半導体装置全般にいえることである。
【００１３】
本発明の目的は、表裏の夫々に形成する素子の位置合わせを高精度に行った電子デバイス及びその製造方法並びに電子デバイス用シリコン基板を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の電子デバイスの製造方法は、半導体基板の表面に絶縁層を介してシリコン層が積層されたＳＯＩ基板の前記シリコン層の上に電子デバイス用シリコン基板をエピタキシャル成長させ、該電子デバイス用シリコン基板の表面側に表面側素子を形成し、前記ＳＯＩ基板の前記半導体基板をエッチングした後の前記電子デバイス用シリコン基板の裏面側に前記表面側素子と位置合わせした裏面側素子を形成する電子デバイスの製造方法において、前記ＳＯＩ基板の所定箇所の前記シリコン層及び前記絶縁層をエッチングして除去することで裏面側マークを形成し、該裏面側マークの上にエピタキシャル成長された前記電子デバイス用シリコン基板の表面に現れる凹所を基準位置として前記表面側素子を形成し、前記半導体基板をエッチングした後に現れる前記裏面側マークを基準位置として前記裏面側素子を形成することを特徴とする。
【００１５】
本発明の電子デバイスは、半導体基板の表面に絶縁層を介してシリコン層が積層されたＳＯＩ基板の前記シリコン層の上にエピタキシャル成長で形成された電子デバイス用シリコン基板と、該電子デバイス用シリコン基板の表面側に形成された表面側素子と、前記ＳＯＩ基板の前記半導体基板をエッチングした後の前記電子デバイス用シリコン基板の裏面側に前記表面側素子と位置合わせして形成された裏面側素子とを備える電子デバイスにおいて、前記ＳＯＩ基板の所定箇所の前記シリコン層及び前記絶縁層がエッチングで除去されることで裏面側マークが形成され、該裏面側マークの上に形成された前記電子デバイス用シリコン基板の表面に現れる凹所を基準位置として前記表面側素子が形成され、前記半導体基板をエッチングした後に現れる前記裏面側マークを基準位置として前記裏面側素子が形成されたことを特徴とする。
【００１６】
本発明の電子デバイスは裏面照射型固体撮像素子であり、前記表面側素子が光電変換素子及び信号読出手段であり、前記裏面側素子が前記光電変換素子に対向して設けられた光学素子であることを特徴とする。
【００１７】
本発明の電子デバイスは、前記信号読出手段が電荷転送手段であることを特徴とする。
【００１８】
本発明の電子デバイス用シリコン基板は、半導体基板の表面に絶縁層を介してシリコン層が積層されたＳＯＩ基板の前記シリコン層の上にシリコン基板がエピタキシャル成長により形成され、該シリコン基板の表面側に表面側素子が形成され、前記ＳＯＩ基板の前記半導体基板がエッチングされた後の前記シリコン基板の裏面側に前記表面側素子と位置合わせした裏面側素子が形成される電子デバイス用シリコン基板において、前記ＳＯＩ基板の所定箇所の前記シリコン層及び前記絶縁層がエッチングで除去されることで裏面側マークが形成され、該裏面側マークの上に形成された前記電子デバイス用シリコン基板の表面に現れる凹所を基準位置として前記表面側素子が形成され、前記半導体基板をエッチングした後に現れる前記裏面側マークを基準位置として前記裏面側素子が形成されることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、裏面側マークに基づいて形成される凹所を表面側マークとし、表面側マークにより表面側素子を位置決めし、裏面側マークに基づいて裏面側素子を位置決めするため、表裏素子を高精度に対向して整列配置させることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２１】
図１は、本発明の一実施形態に係る裏面照射型固体撮像素子１００の断面模式図である。本実施形態の固体撮像素子はインターライン型ＣＣＤであり、ｐ型半導体基板１の表面側に垂直電荷転送路（ＶＣＣＤ）２１とフォトダイオード（光電変換素子）２２とが形成され、裏面側に、カラーフィルタ（赤（Ｒ），緑（Ｇ），青（Ｂ））層２３及びマイクロレンズ２４が積層される。
【００２２】
尚、本実施形態の裏面照射型固体撮像素子１００は、ＣＣＤタイプであるが、特許文献１記載の様なＣＭＯＳタイプその他の固体撮像素子にも同様に適用できる。
【００２３】
半導体基板１の裏面側表面部には高濃度ｐ層２５が形成され、このｐ層２５が接地される。高濃度ｐ層２５の上には入射光に対して透明な酸化シリコンや窒化シリコン等の絶縁層２６が積層され、その上に、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率層２７が積層され、その上に、カラーフィルタ層２３，マイクロレンズ（トップレンズ）層２４が順に積層される。各マイクロレンズ２４は、対向する位置に設けられた対応のフォトダイオード２２の中心に焦点が合うように、後述する位置合わせマークに基づき形成される。
【００２４】
カラーフィルタ層２３は画素（フォトダイオード）単位に区画され、カラーフィルタ層２３の半導体基板１側の隣接区画間には、画素間の混色を防ぐための遮光部材２８が設けられる。
【００２５】
半導体基板１の表面側に形成される垂直電荷転送路（ＶＣＣＤ）２１は、高濃度ｎ層の埋め込みチャネル３１と、半導体基板１の表面側最表面に形成されたシリコン酸化膜やＯＮＯ（酸化膜―窒化膜―酸化膜）構造の絶縁膜でなるゲート絶縁層３２を介して積層された転送電極膜３３とで構成される。
【００２６】
垂直電荷転送路２１は、図示しない水平電荷転送路（ＨＣＣＤ）が延びる方向に対して垂直方向に延びる様に形成され、且つ、複数本の垂直電荷転送路２１が形成される。そして、隣接する垂直電荷転送路２１間に、垂直電荷転送路２１に沿う方向に複数のフォトダイオード２２が所定ピッチで形成される。
【００２７】
フォトダイオード２２は、本実施形態では、ｐ型半導体基板１の表面側に形成されたｎ層３５とその下に形成されたｎ−層３６とで構成される。そして、ｎ層３５の表面部に暗電流抑制用の薄いｐ型高濃度表面層３８が形成され、表面層３８の中央表面部に、コンタクト部としてｎ＋層３９が形成される。
【００２８】
垂直電荷転送路２１の埋め込みチャネル（ｎ＋層）３１の下には基板１よりｐ濃度の高いｐ層４１が形成されており、このｎ層３１及びｐ層４１と、図示の例では右隣のフォトダイオード２２との間に、素子分離帯としてのｐ＋領域４２が形成される。各ｐ層４１の下には、半導体基板１より高濃度なｐ−領域４２が設けられ、隣接するフォトダイオード２２間の素子分離が図られる。各ｐ−領域４２は、上述した画素区画部分すなわち遮光部材２８に対応する箇所に設けられる。
【００２９】
垂直電荷転送路２１の埋め込みチャネル３１の下に形成されたｐ層４１は、図示の例では左隣のｎ層３５の表面端部の上まで延び、この端部分のｐ＋表面層３８は、ｎ層３５の右端面位置より後退した位置になっている。そして、転送電極膜３３の左端面は、ｐ層４１の左端面まで重なる様に延設され、ｎ層３５と、転送電極膜３３及びｐ層４１の表面端部とが若干オーバーラップする構成になっている。
【００３０】
この様なオーバーラップ構成が可能なのは、裏面照射型では半導体基板１の表面側に面積的な余裕があるためである。被写体からの入射光が、フォトダイオードや信号読出回路が設けられた側から入射する表面照射型では、面積的余裕がないため、転送電極膜の端部はフォトダイオードの端部に一致する位置までしか延設できず、間にｐ層を介在させることができない。
【００３１】
本実施形態の様に、転送電極膜３３とｎ層３５との間にｐ層４１を介在させると、転送電極膜（読出電極兼用）３３に印加する読出電圧の低電圧化を図ることができ、ＣＣＤ型固体撮像素子の低消費電力化を図ることが可能となる。
【００３２】
半導体基板１の最表面に形成される絶縁層３２の上に例えばポリシリコン膜でなる転送電極膜３３が形成され、その上に、絶縁層４５が積層される。そして、ｎ＋層３９の上の絶縁層３２，４５に開口が開けられ、絶縁層４５の上に金属電極４６が積層されることで、ｎ＋層３９と電極４６とがコンタクトされる。電極４６は、この裏面照射型固体撮像素子１００のオーバーフロードレインとして機能する。
【００３３】
斯かる構成の裏面照射型固体撮像素子１００で被写体画像を撮像する場合、被写界からの入射光は、半導体基板１の裏面側から入射する。この入射光はマイクロレンズ２４で集光され、カラーフィルタ層２３を通り、半導体基板１内に浸入する。
【００３４】
マイクロレンズ２４で集光された光が半導体基板１内に入射すると、この入射光は当該マイクロレンズ２４及びカラーフィルタ２３に対応するフォトダイオード２２の方向に集光しながら進み、半導体基板１に光吸収され、光電変換されて正孔電子対が発生する。
【００３５】
裏面照射型固体撮像素子１００では、半導体基板１の裏面からフォトダイオードを構成するｎ領域２２までの距離を、９μｍ程度の厚さにしているため、入射光が半導体基板１の表面側に設けたｎ＋領域すなわち電荷転送路２１に達するまでに全て基板１に吸収され光電変換されてしまう。従って、垂直電荷転送路２１を遮光する必要がない。
【００３６】
各画素の光電変換領域（ｐ層２５からｎ領域３５までの領域）で発生した電子は、当該画素におけるｎ領域３５に蓄積され、読出電極兼用の転送電極膜３３に読出電圧が印加されると、ｎ領域３５から、図示する例では右隣の埋め込みチャネル３１に読み出される。以後、垂直電荷転送路２１に沿って水平電荷転送路（図示せず）まで転送され、水平電荷転送路に沿ってアンプまで転送され、アンプが信号電荷量に応じた電圧値信号を撮像画像信号として出力する。
【００３７】
次に、上述した裏面照射型固体撮像素子１００の製造手順を、図２〜図７を参照して説明する。先ず、図２に示すＳＯＩ（Si-on-insulator）基板５０を用意する。このＳＯＩ基板５０は、厚いシリコン基板５１と、その表面に形成された酸化膜層５２と、酸化膜層５２の表面に形成された薄いシリコン層５３とを備える。
【００３８】
次に、図３に示す様に、ＳＯＩ基板５０の表面所定位置に、マーク５４を設ける。このマーク５４は、薄いシリコン層５３及びその下の酸化膜層５２をエッチングしてシリコン基板５１の表面を露出させることで設ける。
【００３９】
次に、図４に示す様に、マーク５４を設けたＳＯＩ基板５０の表面に、約１０μｍの厚さのｐ型シリコン層１をエピタキシャル成長させることで形成する。このｐ型シリコン層１が、図１のｐ型シリコン基板１となる。
【００４０】
ＳＯＩ基板５０のＳｉ層５３の上およびシリコン５１が露出したマーク５４の上にｐ型シリコン層１をエピタキシャル成長させると、マーク５４に整列したｐ型シリコン層１の表面部には、凹所５５が形成される。
【００４１】
そこで、図５に示す様に、この凹所５５を位置合わせマークとてし、ｐ型シリコン層１の表面側に形成する素子、例えば図１で説明した埋め込みチャネル３１やその上に設ける転送電極膜３３、図５では図示を省略しているフォトダイオードやアルミ配線層５６等を形成する。
【００４２】
ｐ型シリコン基板１の表面側の素子形成が済んだ後には、この表面側に、ｐ型シリコン基板１を支持する支持基板５７を貼り合わせる。
【００４３】
次に、図５に示すＳＯＩ基板５０のシリコン基板（元基板）５１を、エッチングして、図６に示す様に除去する。例えば、ＫＯＨを用いたケミカルエッチングを行うと、シリコン５１がエッチングされて、このエッチングは酸化膜層５２でストップする。しかし、マーク５４の位置では、酸化膜層５２が無いため、若干エッチングが進み、マーク５４が凹所としてｐ型半導体基板１の裏面側に露出する。
【００４４】
次に、図示は省略するが、ｐ型シリコン基板１の裏面側に、図１で説明したカラーフィルタ２３や遮光部材２８，マイクロレンズ２４等の光学素子を、マーク５４を位置決め基準として形成する。
【００４５】
これにより、これら裏面側の素子を、表面側の素子に対して高精度に位置決めすることが可能となり、可能な限り遮光部材２８の幅を狭くでき、混色も無くすことが可能となる。
【００４６】
図２〜図６では、マーク５４の上にｐ型エピタキシャル層１を成長させた場合に形成されるマーク５５を、マーク５４と同一寸法で図示したが、実際には、マーク５５の大きさは、エピタキシャル層１が厚くなるほど、図７に示す様に、狭く且つ浅くなっていく。従って、この寸法の縮小程度を勘案して、マーク５４を製造するのが良い。また、マーク５５を基準として表面側素子を位置決めするのではなく、マーク５５を基準として表面側に別の基準マークを形成し、この基準マークに基づき素子を形成することでも良い。
【００４７】
以上述べた実施形態では、裏面照射型固体撮像素子１００を例に説明したが、裏面，表面の両方に素子パターンを形成する半導体装置全般に上述した実施形態を適用することが可能である。
【００４８】
例えば、図８に示す電子デバイスでは、表面には何らかの半導体集積回路５９が形成され、支持基板５７としてＳｉ基板が使用され、電子デバイス用基板１の表面側とＳｉ基板５７とがファンデルワールス力で接着されている。そして、ＳＯＩ基板５０のシリコン基板５１をエッチングするとき、酸化膜５２の下のシリコン基板５１をＳｉ層として薄く残し、残されたＳｉ層５１の表面にＦＥＴ５８等のデバイスが形成されている。
【００４９】
電子デバイス５８を電子デバイス用基板１の裏面側に形成する場合、マーク５４は「凹所」として外面に露出していないが、シリコン層５１が薄いため容易に視認可能である。また、マーク５４位置の結晶粒界はエピタキシャル成長初期で且つ下地の結晶性がマーク５４の周りと異なるため、容易に識別できる。
【００５０】
裏面側にデバイスを形成するシリコン層は、エッチングで残したシリコン層５１を利用するのではなく、エッチングで全て除去したシリコン基板５１の代わりに、酸化膜層５２の上に形成したシリコン層を利用することも可能である。例えば、酸化膜層５２の上に低温形成したポリシリコン層やアモルファルシリコン層、または、それらをレーザアニールしたシリコン結晶層などを利用して電子デバイスを形成することができる。
【００５１】
以上述べた様に、本実施形態によれば、電子デバイス用シリコン基板１の表裏の夫々に素子を形成するに際し、表面側素子と裏面側素子の位置合わせを高精度に行うことが可能となり、高性能，高品質な電子デバイスを低コストで製造することが可能となる。
【産業上の利用可能性】
【００５２】
本発明に係る電子デバイス用シリコン基板は、表裏間の高精度な位置合わせが可能なため、高性能，高品質な電子デバイスを製造することができ、裏面照射型固体撮像素子を製造した場合には混色のない開口率の高い固体撮像素子を製造することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態に係る裏面照射型固体撮像素子の断面模式図である。
【図２】図１に示す裏面照射型固体撮像素子の製造工程を示す説明図である。
【図３】図２に示す製造工程の次の製造工程を説明する図である。
【図４】図３に示す製造工程の次の製造工程を説明する図である。
【図５】図４に示す製造工程の次の製造工程を説明する図である。
【図６】図５に示す製造工程の次の製造工程を説明する図である。
【図７】図６に示す表面側マークと裏面側マークの関係説明図である。
【図８】本発明の別実施形態に係る電子デバイスの断面模式図である。
【符号の説明】
【００５４】
１  ｐ型半導体基板
２１  電荷転送路（表面側素子）
２２  フォトダイオード（表面側素子）
２３  カラーフィルタ（裏面側素子）
２４  マイクロレンズ（裏面側素子）
５０  ＳＯＩ基板
５４  裏面側位置決めマーク
５５  表面側位置決めマーク（凹所）
５８  ＦＥＴ（裏面側素子）
【図１】
2008205091.tif 000003
【図２】
2008205091.tif 000004
【図３】
2008205091.tif 000005
【図４】
2008205091.tif 000006
【図５】
2008205091.tif 000007
【図６】
2008205091.tif 000008
【図７】
2008205091.tif 000009
【図８】
2008205091.tif 000010