(57)【要約】【課題】  従来のドハティ増幅回路では、ＡＭ−ＰＭ特性（振幅−位相特性）の変動が複雑であって、十分な歪補償を行うのが困難であるという問題点があり、本発明は、ＡＭ−ＰＭ特性を改善し、歪の小さいドハティ増幅回路を提供する。【解決手段】  互いにＡＭ−ＰＭ特性の異なる複数のドハティ増幅部を縦続接続したものであって、例えば、ＡＭ−ＰＭ特性が逆特性となるＧａＡｓＦＥＴを用いた成るドハティ増幅部２０と、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅部３０とを縦続接続したものであり、それぞれのドハティ増幅部で発生する位相変化を相殺して、全体として良好なＡＭ−ＰＭ特性を実現し、歪を低減するドハティ増幅回路である。【選択図】        図３
2008193720.tif 000002
【特許請求の範囲】
【請求項１】
低入力レベルから増幅動作を行うキャリア増幅器と、
一定の入力レベル以上で増幅動作を行うピーク増幅器と、
入力電力を前記キャリア増幅器とピーク増幅器に分岐する電力分配器と、
前記キャリア増幅器の出力と前記ピーク増幅器の出力とを合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、
前記ドハティ増幅部を複数縦続接続し、
前記縦続接続された複数のドハティ増幅部の振幅−位相特性が、互いに異なる特性であることを特徴とするドハティ増幅回路。
【請求項２】
低入力レベルから増幅動作を行うキャリア増幅器と、
一定の入力レベル以上で増幅動作を行うピーク増幅器と、
入力電力を前記キャリア増幅器とピーク増幅器に分岐する電力分配器と、
前記キャリア増幅器の出力と前記ピーク増幅器の出力とを合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、
前記キャリア増幅器と前記ピーク増幅器とがＧａＡｓＦＥＴで構成された第１のドハティ増幅部と、
前記キャリア増幅器と前記ピーク増幅器とがＬＤ−ＭＯＳＦＥＴで構成された第２のドハティ増幅部とを備え、
前記第１のドハティ増幅部と前記第２のドハティ増幅部とを縦続接続したことを特徴とするドハティ増幅回路。
【請求項３】
第１のドハティ増幅部を前段に、第２のドハティ増幅部を後段にして縦続接続したことを特徴とする請求項２記載のドハティ増幅回路。
【請求項４】
低入力レベルから増幅動作を行うキャリア増幅器と、
一定の入力レベル以上で増幅動作を行うピーク増幅器と、
入力電力を前記キャリア増幅器とピーク増幅器に分岐する電力分配器と、
前記キャリア増幅器の出力と前記ピーク増幅器の出力とを合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、
前記ドハティ増幅部の前段に、前記ドハティ増幅部の振幅−位相特性を補償する回路を直列に接続したことを特徴とするドハティ増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話システム等の無線通信システムの基地局等において用いられる高周波増幅回路であるドハティ増幅回路に係り、特に増幅器出力端における位相特性及び歪特性を改善することができるドハティ増幅回路に関する。
【背景技術】
【０００２】
現在、携帯電話等の移動体通信分野の普及はめざましく、その通信基地局増幅器に関しても設備の充実が図られている。これらの装置に関しても、携帯電話等と同様に高効率化の要求が高まっている。
現在普及が図られているＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）等のデジタル変調方式を用いた通信においては、その原理上、信号の復調を行う為には、増幅器の平均出力電力に対して飽和電力を十分に大きくする、すなわちバックオフを十分に取る必要がある。
【０００３】
通常のＦＥＴを用いた増幅器において、その効率は、出力平均電力が飽和電力に近いほど高くなる。そのため、バックオフが大きいデジタル変調方式の増幅器の高効率化を図ることは困難であったが、これを実現する高周波増幅回路のひとつとしてドハティ増幅回路がある。
【０００４】
ここで、一般的なドハティ増幅回路について図１１を用いて説明する。図１１は、一般的なドハティ増幅回路の構成ブロック図である。
図１に示すように、一般的なドハティ増幅回路は、入力端子１０１と、電力分配器１０２と、Ａ級又はＡＢ級又はＢ級にバイアスされたキャリアアンプ（キャリア増幅器）１０３と、キャリアアンプの入力整合回路１０４と、キャリアアンプの出力整合回路１０５と、１／４波長（λ／４）線路１０６と、λ／４線路１０７と、キャリアアンプよりも深くバイアスされ、ＡＢ級又はＢ級又はＣ級で動作するピークアンプ（ピーク増幅器）１０８と、ピークアンプの入力整合回路１０９と、ピークアンプの出力整合回路１１０と、ドハティ合成点１１１と、ドハティ合成点から負荷抵抗へのインピーダンス変換を行うλ／４線路１１２と、出力端子１１３とから構成され、負荷抵抗１１４に接続されている。
【０００５】
上記構成のドハティ増幅回路の動作について図１１及び図１２を用いて説明する。図１２は、入力レベルが低い場合のドハティ増幅回路の接続を示す構成ブロック図である。
入力端子１０１から入った信号は、電力分配器１０２で分配される。分配された一方の信号は、入力整合回路１０４を介してキャリアアンプ１０３に入力され、増幅される。キャリアアンプ１０３の出力は、出力整合回路１０５を介してλ/４線路１０６に入力され、インピーダンス変換される。
【０００６】
分配器１０２で分配されたもう一方の信号は、λ／４線路１０７で位相を９０°遅らされ、入力整合回路１０９を介してピークアンプ１０８に入力され増幅される。
λ/４線路１０６の出力及びピークアンプ１０８の出力は出力整合回路１１０を介してドハティ合成点１１１において合成される。合成された信号は、λ/４線路１１２でインピーダンス変換され、出力端子１１３を介して負荷抵抗１１４に入力される。このようにして従来のドハティ増幅器における動作が行われるものである。
【０００７】
そして、上記構成のドハティ増幅器において、入力レベルが低い場合には、ピークアンプ１１０がオフとなり、キャリアアンプ１０４のみが動作する。そのため、ピークアンプ出力側のインピーダンスは非常に高く見えるためにオープン状態とみなすことができ、図１２のように接続していると考えられる。
このとき、キャリアアンプ１０３から見た出力インピーダンスは、負荷に接続されたλ／４線路１１２と、キャリアアンプ１０３に接続されたλ／４線路１０６によって２Ｚ0に見える。したがって、このときの上記構成の増幅器の出力電力は、キャリアアンプ１０３の出力電圧をＶ0CとするとＶ0C2／２Ｚ0となる。
【０００８】
通常、ＦＥＴは、その出力電圧によって動作効率が決まり、出力電圧が高いほど効率が良くなっていく。したがって、ドハティ増幅器は、入力レベルが低い図１２の状態においては、負荷インピーダンスＺ0が接続された状態のＦＥＴと比較して、１／２の出力電力で同じ効率を得ることができる。
【０００９】
入力電圧が徐々に高くなると、次第にピークアンプも動作を始めるようになる。この段階では、ピークアンプ１０３によって出力電力への供給がなされると同時に、キャリアアンプ１０３の負荷インピーダンスが２Ｒ0からＲ0へ低下するため、キャリアアンプ１０３は高い効率を維持したままその出力電力を増大させる。
【００１０】
入力電力が十分に高いレベルにおいては、キャリアアンプ１０３、ピークアンプ１０８がともに動作していると考えられるため、図１１のように整合しているものと考えられる。このときキャリアアンプ１０３及びピークアンプ１０８は、共に出力インピーダンスはＺ0に整合するようになり、ドハティ増幅器（ドハティアンプ）としての出力電力は通常の２合成の増幅器と同様に２×Ｖ02／Ｚ0となる。
【００１１】
このように、ドハティ増幅器は、従来のＡ級、ＡＢ級といったアンプと比較して、入力レベルの低い、いわゆるバックオフの大きな動作点において高効率となる特長があるものである。
【００１２】
しかし、その一方で、ドハティ増幅器は、Ｂ級あるいはＣ級の低いバイアス点に設定された増幅器を有するため、一般的に、その歪特性はＡクラスあるいはＡＢクラスの増幅器と比較して悪くなっている。原因としては、ＡＭ−ＡＭ特性（入力電力−出力電力特性）、及びＡＭ−ＰＭ特性（出力電力−出力位相特性）の劣化により、入出力信号の線形性が保たれなくなることが挙げられる。
【００１３】
ここで、一般的な増幅素子であるシリコン半導体のＬＤ−ＭＯＳＦＥＴ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）増幅素子単体のＡＭ−ＰＭ特性について図１３を用いて説明する。図１３は、ＬＤ−ＭＯＳＦＥＴ増幅素子の出力に対する位相特性の一例を示す説明図である。
図１３に示すように、本来、ＬＤ−ＭＯＳＦＥＴ（ＬＤ−ＭＯＳ）単体でのＡＭ−ＰＭ特性は出力レベルが低いときには位相が変動しないが、出力レベルが高くなるにつれて位相は遅れる傾向がある。この傾向は増幅素子の飽和点近辺まで続く。
【００１４】
しかし、ドハティ増幅器の場合、その挙動は異なる。
ここで、図１４及び図１５を用いてＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器の概略構成及びドハティ増幅器のＡＭ−ＰＭ特性について説明する。図１４は、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器の概略構成図であり、図１５は、６０Ｗ出力のドハティ増幅器のＡＭ−ＰＭ特性の測定結果の例を示す説明図である。
図１４に示すように、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器の基本的な構成は図１１に示した一般的なドハティ増幅器と同一であり、入力端子８１と、電力分配器８２と、キャリアアンプ８３と、λ／４線路８４と、λ／４線路８５と、ピークアンプ８６と、ドハティ合成点８７と、λ／４線路８８と、出力端子８９とから構成され、負荷抵抗９０に接続されている。
そして、図１４の増幅器では、キャリアアンプ８３及びピークアンプ８６がいずれもＬＤ−ＭＯＳＦＥＴで構成されているものである。
【００１５】
次に、ＬＤ−ＭＯＳＦＥＴを用いた６０Ｗ出力のドハティ増幅器のＡＭ−ＰＭ特性の測定結果について説明する。
図１５に示すように、ドレインバイアスを変えて入力信号の電流及び電圧を変化させ、様々な条件におけるＡＭ−ＰＭ特性を測定すると、どの条件においても、ピークアンプの動作点近辺で位相が盛り上がるように急激に進み、その後、図１３に示した本来のＬＤ−ＭＯＳのＡＭ−ＰＭ特性と同様に、飽和点近くまで遅れていくことがわかる。
【００１６】
シミュレーションでも同様の結果が得られている。
ＬＤ−ＭＯＳＦＥＴで構成されたドハティ増幅器のＡＭ−ＰＭ特性のシミュレーション結果について、図１６を用いて説明する。図１６は、ＬＤ−ＭＯＳＦＥＴで構成されたドハティ増幅器のＡＭ−ＰＭ特性のシミュレーション結果を示す説明図である。
図１６に示すように、出力レベルが低いときには位相の変動は小さいが、ピークアンプが動作を開始すると急激に位相が進み、その後急激に遅れるようになる。
【００１７】
このようなドハティ増幅器のＡＭ−ＰＭ特性を、単体のキャリアアンプ及びピークアンプのＡＭ−ＰＭ特性と比較してみる。図１７は、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。図１７では、単体のＬＤ−ＭＯＳＦＥＴから成るキャリアアンプ及びピークアンプのＡＭ−ＰＭ特性と、それを組み合わせて構成されたドハティ増幅回路のＡＭ−ＰＭ特性とを示している。
図１７に示すように、ＬＤ−ＭＯＳＦＥＴ単体のキャリアアンプはピークアンプが動作を始めるレベルの少し手前まで、位相の変化がほとんどなく、その後遅れていく。また、ピークアンプは、ドハティ増幅器においてピークアンプが動作を始めるレベル付近でやや変動がある。しかし、この２つを組み合わせてドハティ増幅器を構成した場合のＡＭ−ＰＭ特性は、非常に位相変動が大きくなっている。
【００１８】
同様に、別のＬＤ−ＭＯＳＦＥＴから成るドハティ増幅回路におけるＡＭ−ＰＭ特性を図１８に示す。図１８は、別のＬＤ−ＭＯＳＦＥＴのキャリアアンプ及びピークアンプのＡＭ−ＰＭ特性と、ドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
図１８に示すように、ドハティ増幅器の位相変動としては、入力レベルが低い状態においては、キャリアアンプのみが動作しているため、キャリアアンプのＡＭ−ＰＭ特性が出力に現れることとなり、出力電力が高くなるにつれて徐々に位相遅れが発生する。
入力レベルが高くなると、ピークアンプが動作を始めるが、ピークアンプの動作点はキャリアアンプよりも低いため、その位相遅れの大きさもキャリアアンプよりは小さくなる。ドハティ増幅器はキャリアアンプとピークアンプとが並列に接続された形であるため、ドハティ増幅器の出力位相は、キャリアンプとピークアンプの出力電力レベルに応じて、キャリアアンプ出力位相とピークアンプ出力位相の間を取る特性となり、入力電力レベルに対する出力位相の変化は複雑となり、変動量は大きくなる。
【００１９】
ＡＭ−ＰＭ特性が出力レベルが上がるにつれて変化するということは、増幅器に変調信号を入力した場合、歪のピーク成分がさまざまな位相ベクトルを持つことになるため、歪補償をかけにくくなる。例えば、発生する歪成分の同振幅、逆位相を前段で注入するプリディストーション歪補償などは、効果が期待できなくなるというデメリットがある。またこれを防ぐにはＡＭ−ＰＭ特性がフラットに近くなるように、増幅器を十分なバックオフをとった動作点で使う必要があるが、効率が悪くなってしまう欠点があるため、ドハティ増幅器のメリットが得られなくなる。
【００２０】
ところで、高周波用の別の増幅素子としては、化合物半導体であるＧａＡｓＦＥＴ（ガリウム砒素ＦＥＴ）がある。
ここで、ＧａＡｓＦＥＴ単体のＡＭ−ＰＭ特性について図１９を用いて説明する。図１９は、ＧａＡｓＦＥＴ増幅素子の出力に対する位相特性の一例を示す説明図である。
図１９に示すように、ＧａＡｓＦＥＴのＡＭ−ＰＭ特性は、低出力では位相の変化はなく、一定の出力レベルを越えると位相が進み、それ以降は飽和出力に近づくほど位相が進む特性となっている。つまり、一般的に、ＧａＡｓＦＥＴのＡＭ−ＰＭ特性は、ＬＤ−ＭＯＳＦＥＴとは逆の特性といえる。
【００２１】
ここで、ＧａＡｓＦＥＴを用いたドハティ増幅器の概略構成及びドハティ増幅器のＡＭ−ＰＭ特性について、図２０及び図２１を用いて説明する。図２０は、ＧａＡｓＦＥＴを用いたドハティ増幅器の概略構成図であり、図２１は、ＧａＡｓＦＥＴを用いたキャリアアンプ単体及びピークアンプ単体と、これらを組み合わせたドハティ増幅器のＡＭ−ＰＭ特性の例を示す説明図である。
図２０に示すように、ＧａＡｓＦＥＴを用いたドハティ増幅器の基本的な構成は図１１に示した一般的なドハティ増幅器や図１４に示したＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器と同一であり、入力端子９１と、電力分配器９２と、キャリアアンプ９３と、λ／４線路９４と、λ／４線路９５と、ピークアンプ９６と、ドハティ合成点９７と、λ／４線路９８と、出力端子９９とから構成され、負荷抵抗１００に接続されている。
そして、図２０の増幅器では、キャリアアンプ９３及びピークアンプ９４がいずれもＧａＡｓＦＥＴで構成されている。
【００２２】
また、図２１に示すように、ＧａＡｓＦＥＴを用いた増幅器の位相特性は、入力レベルが高くなるにしたがって、徐々に位相進みが発生するようになる。このため、ＧａＡｓＦＥＴを用いたドハティ増幅器の出力位相は、図１８に示したＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器と同様に、キャリアアンプとピークアンプの出力電力レベルに応じて、キャリアアンプ出力の位相とピークアンプ出力の位相の間を取る特性となり、入力電力レベルに対する出力位相の変動量は大きいものとなる。
【００２３】
更に、ドハティ増幅器のＡＭ−ＰＭ特性は、キャリアアンプとピークアンプの２つのＦＥＴの組み合わせによって生じるために、通常のＡＢクラスのＦＥＴを用いた増幅器のように、出力の増加に応じて単純に位相の遅れや進みが増加するのではなく、図１５，１６，１７，１８及び図２１に示すように、出力位相の変化が複雑になることがわかる。
【００２４】
そのため、増幅器の歪補償回路の一種であるプリディストーション回路で歪補償を実現する場合には、入力レベルや位相調整回路の分解能を高くする必要があり、プリディストーション回路の構成に大きな負担をもたらすこととなる。
【００２５】
尚、ドハティ増幅器の従来技術としては、平成１５年２月２１日公開の特開２００３−５１７２５号「ＨＥＭＴ−ＨＢＴドハーティ・マイクロ波増幅器」（出願人：ティーアールダブリュー・インコーポレーテッド、発明者：ケヴィン・ダブリュー・コバヤシ）がある。
この従来技術は、ＨＥＭＴ／ＨＢＴ技術によって形成し、ＨＥＭＴの低ノイズ性能と、ＨＢＴの高線形性を利用して、低電力レベルでは低ノイズ増幅器として機能し、ＲＦ電力レベルでは高電力増幅器に自動的に切り替わるものであり、電力効率の改善を図ることができるものである。
【００２６】
また、別の従来の技術としては、平成６年８月５日公開の特開２００４−２２２１５１号「ドハーティ増幅器」（出願人：日本電気株式会社、発明者：椎熊一実）がある。
この従来技術は、キャリア増幅器／又はピーク増幅器の前段に、それぞれの増幅器において発生する歪、特にＡＭ−ＰＭ歪を補償する前置歪み補償回路を設けたものであり、ドハーティ増幅器の歪特性を補償することができるものである。
【００２７】
【特許文献１】特開２００３−５１７２５号公報
【特許文献２】特開２００４−２２２１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、従来のドハティ増幅回路では、ＡＭ−ＰＭ特性（位相特性）の変動が複雑であって、十分な歪補償を行うのが困難であるという問題点があった。
【００２９】
本発明は、上記実状に鑑みて為されたもので、ＡＭ−ＰＭ特性を改善し、歪の小さいドハティ増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上記従来例の問題点を解決するための本発明は、低入力レベルから増幅動作を行うキャリア増幅器と、一定の入力レベル以上で増幅動作を行うピーク増幅器と、入力電力をキャリア増幅器とピーク増幅器に分岐する電力分配器と、キャリア増幅器の出力とピーク増幅器の出力とを合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、ドハティ増幅部を複数縦続接続し、縦続接続された複数のドハティ増幅部の振幅−位相特性が、互いに異なる特性であることを特徴としている。
【００３１】
また、上記従来例の問題点を解決するための本発明は、低入力レベルから増幅動作を行うキャリア増幅器と、一定の入力レベル以上で増幅動作を行うピーク増幅器と、入力電力を前記キャリア増幅器とピーク増幅器に分岐する電力分配器と、キャリア増幅器の出力と前記ピーク増幅器の出力を合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、キャリア増幅器とピーク増幅器とがＧａＡｓＦＥＴで構成された第１のドハティ増幅部と、キャリア増幅器とピーク増幅器とがＬＤ−ＭＯＳＦＥＴで構成された第２のドハティ増幅部とを備え、第１のドハティ増幅部と第２のドハティ増幅部とを縦続接続したことを特徴としている。
【００３２】
また、本発明は、上記ドハティ増幅回路において、第１のドハティ増幅部を前段に、第２のドハティ増幅部を後段にして縦続接続したことを特徴としている。
【００３３】
また、上記従来例の問題点を解決するための本発明は、低入力レベルから増幅動作を行うキャリア増幅器と、一定の入力レベル以上で増幅動作を行うピーク増幅器と、入力電力を前記キャリア増幅器とピーク増幅器に分岐する電力分配器と、キャリア増幅器の出力とピーク増幅器の出力とを合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、ドハティ増幅部の前段に、ドハティ増幅部の振幅−位相特性を補償する回路を直列に接続したことを特徴としている。
【発明の効果】
【００３４】
本発明によれば、振幅−位相特性が互いに異なるドハティ増幅部を複数縦続接続したドハティ増幅回路としているので、複数のドハティ増幅部の振幅−位相特性が、全体として相殺されるように構成すれば、回路からの出力信号の振幅−位相特性を良好にし、歪を低減することができる効果がある。
【００３５】
また、本発明によれば、キャリア増幅器とピーク増幅器とがＧａＡｓＦＥＴで構成された第１のドハティ増幅部と、キャリア増幅器とピーク増幅器とがＬＤ−ＭＯＳＦＥＴで構成された第２のドハティ増幅部とを縦続接続したドハティ増幅回路としているので、ＧａＡｓＦＥＴの振幅−位相特性と、ＬＤ−ＭＯＳＦＥＴの振幅−位相特性とが相殺され、高レベルまで良好な振幅−位相特性を得ることができ、且つ歪を低減することができる効果がある。
【００３６】
また、本発明によれば、ドハティ増幅部の前段に、ドハティ増幅部の振幅−位相特性を補償する回路を直列に接続したドハティ増幅回路としているので、ドハティ増幅部で発生する位相の変化を補償することができ、出力信号の振幅−位相特性を良好にし、歪を低減することができる効果がある。
【発明を実施するための最良の形態】
【００３７】
本発明の実施の形態について図面を参照しながら説明する。
本発明のドハティ増幅回路は、キャリアアンプ用いる増幅素子とピークアンプに用いる増幅素子について、その振幅−位相特性（ＡＭ−ＰＭ特性）が逆特性となる増幅素子を単独でまたは組み合わせて用いたものであって、例えば、キャリアアンプとしてＬＤ−ＭＯＳＦＥＴを用い、ピークアンプとしてＧａＡｓＦＥＴを用いたものであり、これにより、２つの増幅器のＡＭ−ＰＭ特性が互いに相殺され、ドハティ合成後の増幅信号のＡＭ−ＰＭ特性を良好にし、歪量の小さなドハティ増幅器を実現することができるものである。
【００３８】
また、本発明のドハティ増幅回路は、互いにＡＭ−ＰＭ特性の異なる複数のドハティ増幅部を縦続接続したものであって、例えば、ＡＭ−ＰＭ特性が逆特性となるＧａＡｓＦＥＴを用いた成るドハティ増幅部と、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅部とを縦続接続したものであり、それぞれのドハティ増幅部で発生する位相変化を相殺して、全体として良好なＡＭ−ＰＭ特性を実現し、歪を低減することができるものである。
【００３９】
また、本発明のドハティ増幅回路は、キャリアアンプ及び／又はピークアンプを、それぞれ、ＡＭ−ＰＭ特性の異なる増幅素子を直列に接続した構成としたものであって、例えば、キャリアアンプ及び／又はピークアンプをＧａＡｓＦＥＴとＬＤ−ＭＯＳＦＥＴとを縦続接続した構成としたものであり、キャリアアンプ及び／又はピークアンプの出力のＡＭ−ＰＭ特性を平坦にして、ドハティ合成後の出力信号のＡＭ−ＰＭ特性を良好にし、歪を低減することができるものである。
【００４０】
また、本発明のドハティ増幅回路は、ドハティ増幅回路の前段に、当該ドハティ増幅回路のＡＭ−ＰＭ特性を補償する回路を設けたものであって、例えば、ＬＤ−ＭＯＳＦＥＴから成るドハティ増幅器の前段に、ＧａＡｓＦＥＴを接続したものであり、ＬＤ−ＭＯＳＦＥＴから成るドハティ増幅器の位相遅れをＧａＡｓＦＥＴの逆特性で補償してＡＭ−ＰＭ特性を平坦に近づけ、歪を低減することができるものである。
【００４１】
本発明の第１の実施の形態に係るドハティ増幅回路について説明する。図１は、本発明の第１の実施の形態に係るドハティ増幅回路（第１のドハティ増幅回路）の概略構成ブロック図である。尚、図１に示したドハティ増幅回路も、本来は図１１と同様に各種整合回路を設けた構成となっているが、ここでは説明を簡単にするために、主要な構成部分のみを図示している。
図１に示すように、第１のドハティ増幅回路は、信号を入力する入力端子１１と、入力信号を２つに分配する電力分配器１２と、Ａ級又はＡＢ級又はＢ級にバイアスされ電力分配器１２からの一方の出力を増幅するキャリアアンプ１３と、キャリアアンプ１３の出力についてインピーダンス変換を行うλ／４線路１４と、電力分配器１２からのもう一方の出力についてインピーダンス変換するλ／４線路１５と、キャリアアンプよりも深くバイアスされ、ＡＢ級又はＢ級又はＣ級で動作してλ／４線路１５からの出力を増幅するピークアンプ１６と、λ／４線路１４からの出力とピークアンプ１６からの出力とを合成するドハティ合成点１７と、合成信号のインピーダンスを負荷抵抗に整合するλ／４線路１８と、増幅信号を出力する出力端子１９とから構成され、負荷抵抗１０に接続されている。
【００４２】
そして、第１のドハティ増幅回路の特徴として、キャリアアンプ１３がＬＤ−ＭＯＳＦＥＴで構成され、ピークアンプ１６がＧａＡｓＦＥＴで構成されているものである。
【００４３】
上述したように、ＬＤ−ＭＯＳＦＥＴのＡＭ−ＰＭ特性は、入力電力又は出力電力が増加するにつれて位相遅れが大きくなり、ＧａＡｓＦＥＴのＡＭ−ＰＭ特性は、入力電力又は出力電力が増加するにつれて位相進みが大きくなるものであって、これら２種類の増幅素子はＡＭ−ＰＭ特性において逆特性となっている。
【００４４】
第１のドハティ増幅回路では、このことを利用して、この２種類の増幅素子をそれぞれキャリアアンプとピークアンプに用いることにより、ドハティ合成後の増幅信号のＡＭ−ＰＭ特性の位相変化を相殺して平坦にし、それによって位相ベクトルのばらつきをなくして歪の低減を図るものである。
【００４５】
次に、第１のドハティ増幅回路のＡＭ−ＰＭ特性について図２を用いて説明する。図２は、第１のドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
図２には、第１のドハティ増幅回路で用いられているＬＤ−ＭＯＳＦＥＴのキャリアアンプ（単体）と、ＧａＡｓＦＥＴのピークアンプ（単体）と、これらを組み合わせたドハティ増幅回路についてのＡＭ−ＰＭ特性が示されている。図２に示すように、ドハティ増幅回路の出力位相は、キャリアンプとピークアンプの出力電力に応じて、キャリアアンプ出力の位相とピークアンプ出力の位相の間を取る特性となるため、入力電力が小さくキャリアアンプのみが動作している時にはドハティ増幅回路の特性はキャリアアンプの特性に追随する。
【００４６】
そして、入力電力が増加してピークアンプがオンすると、キャリアアンプ出力の位相変化とは逆の変化となるピークアンプ出力が増加するため、入力電力の増加に伴って第１のドハティ増幅回路の特性は、キャリアアンプの位相変化を打ち消すように変化する。したがって、図２に示した第１のドハティ増幅回路のＡＭ−ＰＭ特性は、図１６及び図２１に示した従来のドハティ増幅回路と比較して、高レベルまで平坦性を保ち、良好な特性となっている。また、従来のドハティ増幅器の位相変化と比較すると、位相変動の複雑さも小さくなっている。
【００４７】
尚、ここでは第１のドハティ増幅回路として、キャリアアンプにＬＤ−ＭＯＳＦＥＴ、ピークアンプにＧａＡｓＦＥＴを用いた回路について説明したが、キャリアアンプにＧａＡｓＦＥＴ、ピークアンプにＬＤ−ＭＯＳＦＥＴを用いた構成としても構わない。このような構成とした場合には、ドハティ増幅回路のＡＭ−ＰＭ特性の（位相の）変化の方向が変わるだけで、ＡＭ−ＰＭ特性を良好にすると共に、位相変動の複雑さを小さくするという同様の効果を得ることができるものである。
【００４８】
つまり、第１のドハティ増幅回路では、キャリアアンプとピークアンプの増幅素子として、互いにＡＭ−ＰＭ特性の異なる素子を用いることにより、ドハティ合成の際に互いのＡＭ−ＰＭ特性を相殺して、合成後のＡＭ−ＰＭ特性を良好にするものである。
【００４９】
本発明の第１の実施の形態に係るドハティ増幅回路（第１のドハティ増幅回路）によれば、キャリアアンプとして、入力電力（又は出力電力）の増加に伴い位相遅れが発生するＬＤ−ＭＯＳＦＥＴを用い、ピークアンプとして、入力電力（又は出力電力）の増加に伴い位相進みが発生するＧａＡｓＦＥＴを用いた構成としているので、キャリアアンプ出力のＡＭ−ＰＭ特性とピークアンプ出力のＡＭ−ＰＭ特性とが逆特性となり、ドハティ合成においてそれらを合成するとＡＭ−ＰＭ特性が相殺され、特別な構成を加えることなく、合成後の増幅信号のＡＭ−ＰＭ特性を平坦にし、且つ位相変動の複雑さも小さくすることができ、それによって位相ベクトルのばらつきを小さくして歪を低減させることができる効果がある。
【００５０】
次に、本発明の第２の実施の形態に係るドハティ増幅回路（第２のドハティ増幅回路）について用いて説明する。
第２のドハティ増幅回路は、ＧａＡｓＦＥＴを用いた第１のドハティ増幅器と、ＬＤ−ＭＯＳＦＥＴを用いた第２のドハティ増幅器とを縦続接続したものであり、第１のドハティ増幅器におけるＡＭ−ＰＭ特性を第２のドハティ増幅器で打ち消すように作用して、出力信号のＡＭ−ＰＭ特性を平坦にすることができるものである。
【００５１】
第２のドハティ増幅回路の構成について図３を用いて説明する。図３は、第２のドハティ増幅回路の構成を示す概略構成ブロック図である。尚、図３に示したドハティ増幅回路も、本来は図１１と同様に各種整合回路を設けた構成となっているが、ここでは説明を簡単にするために、主要な構成部分のみを図示している。
図３に示すように、第２のドハティ増幅回路は、ＧａＡｓＦＥＴを用いたＧａＡｓＦＥＴドハティ増幅部２０と、ＬＤ−ＭＯＳＦＥＴを用いたＬＤ−ＭＯＳＦＥＴドハティ増幅部３０とを縦続接続した構成となっている。
【００５２】
尚、請求項における「合成部」は、図３のλ／４線路２４（３４）と、ドハティ合成点２７（３７）と、λ／４線路２８（３８）とを合わせた部分に相当している。また、請求項における「第１のドハティ増幅部」は、ＧａＡｓＦＥＴドハティ増幅部２０に相当し、「第２のドハティ増幅部」はＬＤ−ＭＯＳＦＥＴ増幅部３０に相当している。
【００５３】
ＧａＡｓＦＥＴドハティ増幅部２０は、図２０に示したＧａＡｓＦＥＴを用いた従来のドハティ増幅器と同一の構成であり、入力端子２１と、電力分配器２２と、ＧａＡｓＦＥＴから成るキャリアアンプ２３と、λ／４線路２４と、λ／４線路２５と、ＧａＡｓＦＥＴから成るピークアンプ２６と、ドハティ合成点２７と、λ／４線路２８と、出力端子２９とから構成されている。
【００５４】
また、ＬＤ−ＭＯＳＦＥＴ増幅部３０は、図１４に示したＬＤ−ＭＯＳＦＥＴを用いた従来のドハティ増幅器と同様の構成であり、入力端子３１と、電力分配器３２と、ＬＤ−ＭＯＳＦＥＴから成るキャリアアンプ３３と、λ／４線路３４と、λ／４線路３５と、ＬＤ−ＭＯＳＦＥＴから成るピークアンプ３６と、ドハティ合成点３７と、λ／４線路３８と、出力端子３９とから構成され、負荷抵抗４０に接続されている。
そして、第２のドハティ増幅回路においては、ＧａＡｓＦＥＴドハティ増幅部２０の出力端子２９と、第２のドハティ増幅部３０の入力端子３１とが接続された構成となっている。
【００５５】
上記構成のＧａＡｓＦＥＴドハティ増幅部２０及びＬＤ−ＭＯＳＦＥＴドハティ増幅部３０における動作は、従来のドハティ増幅回路と同様であるため説明を省略するが、ＧａＡｓＦＥＴドハティ増幅部２０とＬＤ−ＭＯＳＦＥＴドハティ増幅部３０とを縦続接続しているので、ＧａＡｓＦＥＴ増幅部２０で一旦増幅された信号を、更にＬＤ−ＭＯＳＦＥＴ増幅部３０で増幅して出力するものとなっている。
【００５６】
次に、上記構成の第２のドハティ増幅回路におけるＡＭ−ＰＭ特性（出力位相−入力電力）について図４を用いて説明する。図４は、第２のドハティ増幅回路におけるＡＭ−ＰＭ特性を示す説明図である。
図４では、ＧａＡｓＦＥＴドハティ増幅部２０単体のＡＭ−ＰＭ特性と、ＬＤ−ＭＯＳＦＥＴ増幅部３０単体のＡＭ−ＰＭ特性と、これらを縦続接続した第２のドハティ増幅回路のＡＭ−ＰＭ特性とを示している。
【００５７】
図４に示すように、ＧａＡｓＦＥＴドハティ増幅部２０のＡＭ−ＰＭ特性は、図２１に示したＧａＡｓＦＥＴを用いた従来のドハティ増幅器のＡＭ−ＰＭ特性と同様であり、入力電力の増加につれて、出力位相の進みが大きくなるものである。
また、ＬＤ−ＭＯＳＦＥＴドハティ増幅部３０のＡＭ−ＰＭ特性は、図１８に示したＬＤ−ＭＯＳＦＥＴを用いた従来のドハティ増幅器のＡＭ−ＰＭ特性と同様であり、入力電力の増加につれて、出力位相の遅れが大きくなるものである。
【００５８】
したがって、特性が反対となっている第１のドハティ増幅部２０と第２のドハティ増幅部３０とを縦続接続することにより、図４に示すように、ＧａＡｓＦＥＴドハティ増幅部２０で発生した位相変化を、ＬＤ−ＭＯＳＦＥＴドハティ増幅部３０で相殺することができ、合成後の第２のドハティ増幅回路全体のＡＭ−ＰＭ特性を平坦に近づけることができ、特に、高入力レベルにおけるＡＭ−ＰＭ特性を大幅に改善できるものである。
【００５９】
更に、単独のＧａＡｓＦＥＴドハティ増幅部２０とＬＤ−ＭＯＳＦＥＴドハティ増幅部３０のＡＭ−ＰＭ特性には、それぞれのピーク増幅器が動作を開始した後で、それぞれ、位相の複雑な変動がみられるが、ＧａＡｓＦＥＴドハティ増幅部２０とＬＤ−ＭＯＳＦＥＴドハティ増幅部３０とのＡＭ−ＰＭ特性が逆特性となるよう、それぞれの増幅部の素子を適切に選択し、バイアス電圧等を調整しておけば、ＧａＡｓＦＥＴドハティ増幅部２０で発生した位相変化を、ＬＤ−ＭＯＳＦＥＴドハティ増幅部３０によってより効果的に相殺することができ、合成後の第２のドハティ増幅回路全体のＡＭ−ＰＭ特性をきわめて良好にすることができるものである。
【００６０】
本発明の第２の実施の形態に係るドハティ増幅回路（第２のドハティ増幅回路）によれば、キャリアアンプ及びピークアンプにＧａＡｓＦＥＴを用いたＧａＡｓＦＥＴドハティ増幅部２０と、キャリアアンプ及びピークアンプにＬＤ−ＭＯＳＦＥＴを用いたＬＤ−ＭＯＳＦＥＴドハティ増幅部３０とを縦続接続し、ＧａＡｓＦＥＴドハティ増幅部２０とＬＤ−ＭＯＳＦＥＴドハティ増幅部３０のＡＭ−ＰＭ特性が互いに逆特性となるよう調整された構成としているので、ＧａＡｓＦＥＴドハティ増幅部２０で発生した位相変化を、逆特性を示すＬＤ−ＭＯＳＦＥＴドハティ増幅部３０で打ち消して、第２のドハティ増幅回路全体のＡＭ−ＰＭ特性を平坦にすることができ、歪を大幅に低減することができる効果がある。
【００６１】
尚、ここではＧａＡｓＦＥＴを用いたドハティ増幅部を前段に、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅部を後段に縦続接続したが、接続順を逆にしても構わず、その場合にはＬＤ−ＭＯＳＦＥＴドハティ増幅部で生じた位相変化をＧａＡｓＦＥＴドハティ増幅部で打ち消して、同様の効果を得ることができるものである。
【００６２】
更に、ここでは２種類のドハティ増幅部としてＧａＡｓＦＥＴを用いたドハティ増幅部と、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅部を備えたものについて説明したが、増幅素子の種類や組合せはこれらに限るものではなく、ＡＭ−ＰＭ特性が異なる複数のドハティ増幅部を縦続接続する構成であれば増幅素子の種類や組合せは任意に選択可能であり、個々のドハティ増幅部におけるＡＭ−ＰＭ特性を互いに補償し、相殺することにより、全体としてＡＭ−ＰＭ特性の良好な増幅回路を実現する効果がある。
【００６３】
また、縦続接続するドハティ増幅部が２つの場合には、それらのＡＭ−ＰＭ特性ができるだけ逆特性となっていることが望ましく、縦続接続するドハティ増幅部が３つ以上であれば、全体としてＡＭ−ＰＭ特性を相殺して補償するよう構成すればよい。
【００６４】
次に、本発明の第３の実施の形態に係るドハティ増幅回路（第３のドハティ増幅回路）について説明する。
第３のドハティ増幅回路は、キャリアアンプ及びピークアンプのそれぞれを、ＧａＡｓＦＥＴとＬＤ−ＭＯＳＦＥＴとを直列に接続した構成とし、合成前のキャリアアンプ及びピークアンプの出力についてＡＭ−ＰＭ特性を平坦にすることができるものである。
【００６５】
第３のドハティ増幅回路の構成について図５を用いて説明する。図５は、第３のドハティ増幅回路の構成を示す概略構成ブロック図である。
図５に示すように、第３のドハティ増幅回路は、基本的な構成は図１１に示した従来のドハティ増幅回路と同様であるが、キャリアアンプ及びピークアンプの構成が従来とは異なっているものであり、入力端子４１と、電力分配器４２と、キャリアアンプ４３と、λ／４線路４４と、λ／４線路４５と、ピークアンプ４６と、ドハティ合成点４７と、λ／４線路４８と、出力端子４９とから構成されている。
【００６６】
そして、第３のドハティ増幅回路の特徴部分として、キャリアアンプ４３は、ＧａＡｓＦＥＴ４３ａと、ＬＤ−ＭＯＳＦＥＴ４３ｂとが直列に接続されたユニットとなっている。同様に、ピークアンプ４６は、ＧａＡｓＦＥＴ４６ａと、ＬＤ−ＭＯＳＦＥＴ４６ｂとが直列に接続されたユニットとなっている。
【００６７】
次に、第３のドハティ増幅回路のＡＭ−ＰＭ特性特性について図６を用いて説明する。図６は、第３のドハティ増幅回路のキャリアアンプ単体（又はピークアンプ単体）におけるＡＭ−ＰＭ特性を示す説明図である。
図６では、ＧａＡｓＦＥＴ４３ａのＡＭ−ＰＭ特性と、ＬＤ−ＭＯＳＦＥＴ４３ｂのＡＭ−ＰＭ特性と、それらを接続したキャリアアンプ単体のＡＭ−ＰＭ特性とを示している。
【００６８】
図６に示すように、ＧａＡｓＦＥＴのＡＭ−ＰＭ特性は、図１９に示したように、出力電力が増加するにつれて位相が進んでいくものである。逆に、ＬＤ−ＭＯＳＦＥＴのＡＭ−ＰＭ特性は、図１３に示したように、飽和出力に近づくほど位相が遅れていく。そこで、逆特性のＧａＡｓＦＥＴとＬＤ−ＭＯＳＦＥＴとを接続して用いることにより、図６の「ＬＤ−ＭＯＳＦＥＴ＋ＧａＡｓＦＥＴ」に示すように、後段のＬＤ−ＭＯＳＦＥＴで生じる位相変化を打ち消すような位相変化を、前段のＧａＡｓＦＥＴで生じさせて、キャリアアンプ又はピークアンプ単体のＡＭ−ＰＭ特性を改善させるものである。ここで、ＧａＡｓＦＥＴは、あえてＣ級にバイアスされているが、これは、ＬＤ−ＭＯＳＦＥＴと逆特性となる領域で使用するためである。
【００６９】
このように、ＡＭ−ＰＭ特性が改善されることにより、バックオフを大きくとることができ、より飽和出力に近い出力レベルでも位相特性が変化しなくなるため、第３のドハティ増幅回路出力端での歪のピーク成分を抑えることができるものである。
【００７０】
すなわち、第３のドハティ増幅回路では、キャリアアンプ又はピークアンプのユニット毎に、ＧａＡｓＦＥＴ及びＬＤ−ＭＯＳＦＥＴを直列に接続し、ＧａＡｓＦＥＴとＬＤ−ＭＯＳＦＥＴの出力電力に対する位相特性の違いを利用して位相変化を相殺して、ユニット内の位相特性を改善し、位相特性が改善された状態でドハティ合成を行って、増幅回路出力の位相特性と歪の改善を図るものである。
【００７１】
次に、第３のドハティ増幅回路における歪補償について図７を用いて説明する。図７は、第３のドハティ増幅回路における歪補償の例を示す模式説明図である。
図７に示すように、ＧａＡｓＦＥＴ及びＬＤ−ＭＯＳＦＥＴを直列に接続する場合に、図７（ａ）のＧａＡｓＦＥＴ単体での歪スペクトルと、図７（ｂ）のＬＤ−ＭＯＳＦＥＴ単体での歪スペクトルとが、逆位相、同振幅になるように調整して接続する。
【００７２】
つまり、ＧａＡｓＦＥＴ及びＬＤ−ＭＯＳＦＥＴの歪発生量（キャリアに対する相対値）を同じにして逆位相で合成することにより、相殺して歪補償が実現でき、図７（ｃ）に示すように、キャリアアンプ単体およびピークアンプ単体での歪改善を図ることができるものである。
【００７３】
次に、ＧａＡｓＦＥＴ＋ＬＤ−ＭＯＳＦＥＴ構成のキャリアアンプとピークアンプをドハティ合成した場合のＡＭ−ＰＭ特性について図８を用いて説明する。図８は、図５に示した第３のドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
図８には、ＧａＡｓＦＥＴ＋ＬＤ−ＭＯＳＦＥＴのキャリアアンプ（単体）のＡＭ−ＰＭ特性と、ＧａＡｓＦＥＴ＋ＬＤ−ＭＯＳＦＥＴのピークアンプ（単体）のＡＭ−ＰＭ特性と、これらのユニットからの出力をドハティ合成した出力のＡＭ−ＰＭ特性を示している。
【００７４】
既に、キャリアアンプ及びピークアンプをＬＤ−ＭＯＳＦＥＴで構成したドハティ増幅回路のＡＭ−ＰＭ特性については図１７を用いて説明しているが、図１７と図８の特性とを比較すると、ユニット内にＧａＡｓＦＥＴを備えた図８の特性では、キャリアアンプ、ピークアンプ共に高出力まで位相の遅れが現れず、平坦なＡＭ−ＰＭ特性となっている。そのため、それらを合成したドハティ合成でのＡＭ−ＰＭ特性を比較しても、図８では、合成前の特性が良好なため、高出力まで平坦なＡＭ−ＰＭ特性が得られ、ドハティ合成出力のＡＭ−ＰＭ特性が大いに改善されていることがわかる。
【００７５】
本発明の第３の実施の形態に係るドハティ増幅回路によれば、キャリアアンプ及びピークアンプを、ＡＭ−ＰＭ特性が異なるＧａＡｓＦＥＴとＬＤ−ＭＯＳＦＥＴを直列に接続したユニット構成とし、ユニット内でＡＭ−ＰＭ特性が相殺されることにより、それぞれのアンプのＡＭ−ＰＭ特性を改善することができ、ＡＭ−ＰＭ特性の良好な信号同士をドハティ合成して、増幅器のＡＭ−ＰＭ特性を向上させると共に歪を低減することができる効果がある。
【００７６】
尚、ここでは、各ユニット内で、ＧａＡｓＦＥＴを前段、ＬＤ−ＭＯＳＦＥＴを後段として直列に接続したが、ＬＤ−ＭＯＳＦＥＴを前段、ＧａＡｓＦＥＴを後段としても構わない。
【００７７】
次に、本発明の第４の実施の形態に係るドハティ増幅回路（第４のドハティ増幅回路）について説明する。
第４のドハティ増幅回路は、ＬＤ−ＭＯＳＦＥＴドハティ増幅回路の前段に、ＡＭ−ＰＭ特性が逆特性となるＧａＡｓＦＥＴを直列に挿入した構成であり、増幅器出力のＡＭ−ＰＭ特性を改善するものである。
【００７８】
第４のドハティ増幅回路の構成について図９を用いて説明する。図９は、第４のドハティ増幅回路の概略構成ブロック図である。
図９に示すように、第４のドハティ増幅回路は、図１１に示した従来のドハティ増幅回路の電力分配器の前段に、ＧａＡｓＦＥＴを備えた構成であり、従来と同様の部分として、入力端子５１と、電力分配器５２と、ＬＤ−ＭＯＳＦＥＴを用いたキャリアアンプ５３と、λ／４線路５４と、λ／４線路５５と、ＬＤ−ＭＯＳＦＥＴを用いたピークアンプ５６と、ドハティ合成点５７と、λ／４線路５８と、出力端子５９とを備え、第４のドハティ増幅回路の特徴部分として、電力分配器５２の前段にＧａＡｓＦＥＴ前段部６０を備えている。
ここで、ＧａＡｓＦＥＴ前段部６０は、後段のドハティ増幅器のＡＭ−ＰＭ特性を打ち消す逆特性となっている。
【００７９】
次に、第４のドハティ増幅回路のＡＭ−ＰＭ特性について図１０を用いて説明する。図１０は、第４のドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
図１０では、ＧａＡｓＦＥＴ６０のＡＭ−ＰＭ特性と、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅回路のＡＭ−ＰＭ特性と、当該ドハティ増幅回路の前段にＧａＡｓＦＥＴ前段部６０を設けた場合のＡＭ−ＰＭ特性を示している。
【００８０】
図１０に示すように、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅回路のＡＭ−ＰＭ特性は、ピークアンプが動作を始めるレベルあたりから一旦位相が進み、その後、飽和電力まで位相は遅れていく。一方ＧａＡｓＦＥＴ前段部のＡＭ−ＰＭ特性は、出力電力の増加と共に位相が進んでいく。
そのため、ＧａＡｓＦＥＴ前段部６０を直列に接続した、ＬＤ−ＭＯＳＦＥＴドハティ増幅回路のＡＭ−ＰＭ特性は、ＧａＡｓＦＥＴ前段部によってドハティ増幅回路の位相遅れのＡＭ−ＰＭ特性が打ち消されて、かなり高出力まで位相変化が小さくなっていることがわかり、ＡＭ−ＰＭ特性が改善されていることがわかる。
【００８１】
すなわち、第４のドハティ増幅回路は、ドハティ増幅回路の、キャリアアンプとピークアンプに入力電力を分岐する分配器の前段に、当該ドハティ増幅回路で発生するＡＭ−ＰＭ特性を補償する回路を設けたものであり、増幅器出力のＡＭ−ＰＭ特性を改善し、歪を低減することができるものである。
尚、上記構成とは逆に、ＬＤ−ＭＯＳＦＥＴを前段部に、ＧａＡｓＦＥＴをドハティ増幅部としてもよく、この場合にも歪特性を改善できるものである。
【００８２】
本発明の第４の実施の形態に係るドハティ増幅回路によれば、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅回路の前段に、ＡＭ−ＰＭ特性が、当該ドハティ増幅回路とは逆特性となるＧａＡｓＦＥＴ前段部６０を設けているので、ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅回路のＡＭ−ＰＭ特性を、ＧａＡｓＦＥＴ前段部６０の特性で相殺して、増幅器出力のＡＭ−ＰＭ特性を改善し、歪を低減することができる効果がある。
【産業上の利用可能性】
【００８３】
本発明は、位相特性及び歪特性を改善することができるドハティ増幅回路に適している。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施の形態に係るドハティ増幅回路（第１のドハティ増幅回路）の概略構成ブロック図である。
【図２】第１のドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
【図３】第２のドハティ増幅回路の構成を示す概略構成ブロック図である。
【図４】第２のドハティ増幅回路におけるＡＭ−ＰＭ特性を示す説明図である。
【図５】第３のドハティ増幅回路の構成を示す概略構成ブロック図である。
【図６】第３のドハティ増幅回路のキャリアアンプ単体（又はピークアンプ単体）におけるＡＭ−ＰＭ特性を示す説明図である。
【図７】第３のドハティ増幅回路における歪補償の例を示す模式説明図である。
【図８】図５に示した第３のドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
【図９】第４のドハティ増幅回路の概略構成ブロック図である。
【図１０】第４のドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
【図１１】一般的なドハティ増幅回路の構成ブロック図である。
【図１２】入力レベルが低い場合のドハティ増幅回路の接続を示す構成ブロック図である。
【図１３】ＬＤ−ＭＯＳＦＥＴ増幅素子の出力に対する位相特性の一例を示す説明図である。
【図１４】ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器の概略構成図である。
【図１５】６０Ｗ出力のドハティ増幅器のＡＭ−ＰＭ特性の測定結果の例を示す説明図である。
【図１６】ＬＤ−ＭＯＳＦＥＴで構成されたドハティ増幅器のＡＭ−ＰＭ特性のシミュレーション結果を示す説明図である。
【図１７】ＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
【図１８】別のＬＤ−ＭＯＳＦＥＴのキャリアアンプ及びピークアンプのＡＭ−ＰＭ特性と、ドハティ増幅回路のＡＭ−ＰＭ特性を示す説明図である。
【図１９】ＧａＡｓＦＥＴ増幅素子の出力に対する位相特性の一例を示す説明図である。
【図２０】ＧａＡｓＦＥＴを用いたドハティ増幅器の概略構成図である。
【図２１】ＧａＡｓＦＥＴを用いたドハティ増幅器のＡＭ−ＰＭ特性の例を示す説明図である。
【符号の説明】
【００８５】
１１，２１，３１，４１，５１，８１，９１…入力端子、  １２，２２，３２，４２，５２，８２，９２…電力分配器、  １３，２３，３３，４３，５３，８３，９３…キャリアアンプ、  １４，２４，３４，４４，５４，８４，９４…λ／４線路、  １５、２５，３５，４５，５５，８５，９５…λ／４線路、  １６、２６，３６，４６，５６，８６，９６…ピークアンプ、  １７，２７，３７，４７，５７，８７，９７…ドハティ合成点、  １８，２８，３８，４８，５８，８８，９８…λ／４線路、  １９，２９，３９，４９，５９，８９，９９…出力端子、  １０，４０，９０，１００…出力負荷、  ６０…ＧａＡｓＦＥＴ前段部、  １０１…入力端子、  １０２…電力分配器、  １０３…キャリアアンプ、  １０４…入力整合回路、  １０５…出力整合回路、  １０６…λ／４線路、  １０７…λ／４線路、  １０８…ピークアンプ、  １０９…入力整合回路、  １１０…出力整合回路、  １１１…ドハティ合成点、  １１２…λ／４線路、  １１３…出力端子、  １１４…出力負荷
【図１】
2008193720.tif 000003
【図２】
2008193720.tif 000004
【図３】
2008193720.tif 000005
【図４】
2008193720.tif 000006
【図５】
2008193720.tif 000007
【図６】
2008193720.tif 000008
【図７】
2008193720.tif 000009
【図８】
2008193720.tif 000010
【図９】
2008193720.tif 000011
【図１０】
2008193720.tif 000012
【図１１】
2008193720.tif 000013
【図１２】
2008193720.tif 000014
【図１３】
2008193720.tif 000015
【図１４】
2008193720.tif 000016
【図１５】
2008193720.tif 000017
【図１６】
2008193720.tif 000018
【図１７】
2008193720.tif 000019
【図１８】
2008193720.tif 000020
【図１９】
2008193720.tif 000021
【図２０】
2008193720.tif 000022
【図２１】
2008193720.tif 000023
【手続補正書】
【提出日】平成20年7月4日(2008.7.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低入力レベルから増幅動作を行うキャリア増幅器と、
一定の入力レベル以上で増幅動作を行うピーク増幅器と、
入力電力を前記キャリア増幅器とピーク増幅器に分岐する電力分配器と、
前記キャリア増幅器の出力と前記ピーク増幅器の出力とを合成する合成部とを備えたドハティ増幅部を有するドハティ増幅回路であって、
前記キャリア増幅器と前記ピーク増幅器の振幅−位相特性が、互いに異なる特性であることを特徴とするドハティ増幅回路。
【請求項２】
請求項１記載のドハティ増幅回路であって、
前記キャリア増幅器がLD‐MOSFETで構成され、前記ピーク増幅器がGaAsFETで構成されたことを特徴とするドハティ増幅回路。
【請求項３】
請求項１記載のドハティ増幅回路であって、
前記キャリア増幅器がGaAsFETで構成され、前記ピーク増幅器がLD‐MOSFETで構成されたことを特徴とするドハティ増幅回路。