(57)【要約】【課題】  ２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、貼りあわせ前のウェーハを高速昇降温熱処理することにより、接合界面でのボイドの発生を効果的に抑制する半導体基板の製造方法を提供する。【解決手段】  ２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、第１の半導体ウェーハと第２の半導体ウェーハとを同一の処理炉内において、１００℃／秒以上の昇温速度で、１０００℃以上１４００℃以下の所定温度まで加熱する工程と、この所定温度において、第１の半導体ウェーハと第２の半導体ウェーハとを貼り合わせる工程と、この貼り合せる工程において形成された半導体基板を、１００℃／秒以上の降温速度で冷却する工程を有することを特徴とする半導体基板の製造方法。【選択図】図１
2008205061.tif 000002
【特許請求の範囲】
【請求項１】
２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、
第１の半導体ウェーハと第２の半導体ウェーハとを同一の処理炉内において、１００℃／秒以上の昇温速度で、１０００℃以上１４００℃以下の所定温度まで加熱する工程と、
前記処理炉内において、前記所定温度において、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを貼り合わせる工程と、
前記処理炉内において、前記貼り合せる工程において形成された半導体基板を、１００℃／秒以上の降温速度で冷却する工程を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記加熱する工程および前記貼り合せる工程を、減圧雰囲気中または不活性ガス雰囲気中で行うことを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記冷却する工程の後、前記処理炉内で、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理を行うことを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
【請求項４】
２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、
第１の半導体ウェーハを、減圧雰囲気中または不活性ガス雰囲気中において、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理する工程と、
第２の半導体ウェーハを、減圧雰囲気中または不活性ガス雰囲気中において、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理する工程と、
前記第１の半導体ウェーハを熱処理する工程および前記第２の半導体ウェーハを熱処理する工程の後、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハを減圧雰囲気中または不活性ガス雰囲気中に保持した状態で、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを貼り合わせる工程とを有することを特徴とする半導体基板の製造方法。
【請求項５】
前記第１の半導体ウェーハを熱処理する工程、前記第２の半導体ウェーハを熱処理する工程および前記貼り合わせる工程を同一熱処理装置内で行い、
前記貼り合わせる工程の後、前記熱処理装置内で、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理を行うことを特徴とする請求項４記載の半導体基板の製造方法。
【請求項６】
前記貼り合せる工程において、前記第１の半導体ウェーハ表面および前記第２の半導体ウェーハ表面にたいして垂直方向に外力を加えることで、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを圧着することを特徴とする請求項１ないし請求項５記載の半導体基板の製造方法。
【請求項７】
前記第１の半導体ウェーハおよび前記第２の半導体ウェーハがシリコンウェーハであって、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハのいずれか一方の表面が、概ね｛１００｝の結晶面方位を有し、他方の表面が概ね｛１１０｝の結晶面方位を有することを特徴とする請求項１ないし請求項６記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関し、特に２枚の半導体ウェーハを直接接合することによって形成される半導体基板の製造方法に関する。
【背景技術】
【０００２】
現在の半導体製品の製造においては、一般に、表面が単一の結晶面方位を有するシリコンウェーハなどの半導体ウェーハが使用される。特に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成されるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）においては、結晶面方位が（１００）のシリコンウェーハを使用することが主流となっている。
【０００３】
シリコンウェーハにおいては、ＭＯＳＦＥＴのキャリアのうち、電子は（１００）結晶面方位の＜１１０＞方向で、正孔は（１１０）結晶面方位の＜１１０＞方向で高い移動度を有することが知られている。すなわち、（１００）結晶面方位での正孔移動度は、電子移動度にくらべて１／２〜１／４になる。このアンバランスを補うため、通常、正孔をキャリアとするｐＭＯＳＦＥＴのチャネル幅は、電子をキャリアとするｎＭＯＳＦＥＴに対し幅広くなるように設計されている。この設計により、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴの駆動電流のバランスが保たれ、均一な回路動作が保障されている。もっとも、この場合には、幅広のｐＭＯＳＦＥＴによりＬＳＩのチップ面積が増大するという別の問題がある。
【０００４】
他方、（１１０）結晶面方位での＜１１０＞方向の正孔移動度は、（１００）結晶面方位での正孔移動度に比べて約２倍になる。したがって、（１１０）面上に形成されたｐＭＯＳＦＥＴは、（１００）面上に形成されたｐＭＯＳＦＥＴに比べて高い駆動電流を示す。しかし、残念ながら、（１１０）結晶面方位での電子移動度は、（１００）結晶面方位に比べて大幅に劣化するためｎＭＯＳＦＥＴの駆動能力は劣化する。
【０００５】
このように、表面が（１１０）結晶面方位を有するシリコンウェーハは、正孔移動度に優れるためｐＭＯＳＦＥＴにとって最適であるが、電子移動度に劣るためｎＭＯＳＦＥＴには適していない。逆に、表面が（１００）結晶面方位を有するシリコンウェーハは、電子移動度に優れるためｎＭＯＳＦＥＴにとって最適であるが、正孔移動度に劣るためｐＭＯＳＦＥＴには適していない。
【０００６】
そこで、２枚のウェーハの接合（貼り合わせ）によって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成し、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴをそれぞれ最適な結晶面方位の上に作成する様々な技術が提案されている。すなわち、例えば、シリコンウェーハ表面に（１００）面と（１１０）面の領域を作成し、（１００）面上にｎＭＯＳＦＥＴを、（１１０）面上にｐＭＯＳＦＥＴを形成することにより、高性能かつ高集積化されたＬＳＩの実現を可能とする技術が提案されている。  
その技術の一つとして、異なる結晶面方位を表面に有するシリコンウェーハ同士を直接接合したのち、シリコン等のイオン注入によって、上層のシリコン単結晶層を下層との接合界面までアモルファス化し、アニールで下層の結晶方位情報をもとに再結晶化することによって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成する方法（ＡＴＲ法：Ａｍｏｒｐｈｉｚａｔｉｏｎ／Ｔｅｍｐｌａｔｅｄ  Ｒｅｃｒｙｓｔａｌｉｚａｔｉｏｎ法）が、例えば、特許文献１に開示されている。
【０００７】
そして、２枚のウェーハを直接接合した半導体基板は、上記ＬＳＩのみならず、半導体パワーデバイス、半導体圧力変換器、あるいはＭＥＭＳ（メムス、Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）等さまざまな素子への適用が行われている。
【０００８】
このような、２枚のウェーハを直接接合した半導体基板の製造方法（例えば、特許文献２）においては、ウェーハの接合を強化する接合熱処理の際に、界面に存在するＯＨ基や水分が界面からＨ２０あるいはＨ２ガスして抜け出る際に凝集してボイドが発生するという問題があった。
このような、接合界面のボイド（界面ボイド）は、半導体基板を用いた素子形成の際に、界面高抵抗、ジャンクションリークの増大、機械的強度の低下等を生じさせ、さまざまな初期不良、信頼性不良の原因となる。したがって、ボイドの発生を抑制するための効果的な製造方法が切望されている。
【０００９】
例えば、特許文献２においては、２枚のウェーハの貼り合わせを減圧雰囲気中で行うことにより、界面に存在するＯＨ基や水分等を減らし、界面ボイドの発生を抑制する技術が開示されている。
また、特許文献３においては、２枚のウェーハの貼り合わせを不活性ガス雰囲気中で行うことにより、界面に存在するＯＨ基や水分等を減らし、界面ボイドの発生を抑制する技術が開示されている。
【特許文献１】ＵＳ  ７，０６０，５８５  Ｂ１
【特許文献２】特開昭６０−５１７００号公報
【特許文献３】特開２００４−２２１４４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
もっとも、例えば、特許文献２や特許文献３の方法においても、貼りあわせ前の、ウェーハ表面からＯＨ基や水分等を完全に排除することは困難である。すなわち、減圧雰囲気中あるいは不活性ガス雰囲気中に置いたとしても、既に付着していた水分等は完全に除去されにくい。また、微量とはいえ雰囲気中にある水分等が付着する、したがって、貼りあわせ後の界面のＯＨ基の除去も完全ではなかった。よって、従来の方法では接合界面でのボイド発生の抑制が必ずしも十分とはいえなかった。
【００１１】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、貼りあわせ前のウェーハを高速昇降温熱処理することにより、接合界面でのボイドの発生を効果的に抑制する半導体基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様の半導体基板の製造方法は、
２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、
第１の半導体ウェーハと第２の半導体ウェーハとを同一の処理炉内において、１００℃／秒以上の昇温速度で、１０００℃以上１４００℃以下の所定温度まで加熱する工程と、
前記所定温度において、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを貼り合わせる工程と、
前記貼り合せる工程において形成された半導体基板を、１００℃／秒以上の降温速度で冷却する工程を有することを特徴とする。
【００１３】
ここで、前記加熱する工程および前記貼り合せる工程を、減圧雰囲気中または不活性ガス雰囲気中で行うことが望ましい。
【００１４】
ここで、前記冷却する工程の後、前記処理炉内で、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理を行うことが望ましい。
【００１５】
また、本発明の第２の態様の半導体基板の製造方法は、
２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、
第１の半導体ウェーハを、減圧雰囲気中または不活性ガス雰囲気中において、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理する工程と、
第２の半導体ウェーハを、減圧雰囲気中または不活性ガス雰囲気中において、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理する工程と、
前記第１の半導体ウェーハを熱処理する工程および前記第２の半導体ウェーハを熱処理する工程の後、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハを減圧雰囲気中または不活性ガス雰囲気中に保持した状態で、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを貼り合わせる工程とを有することを特徴とする。
【００１６】
ここで、第２の態様の半導体基板の製造方法において、前記第１の半導体ウェーハを熱処理する工程、前記第２の半導体ウェーハを熱処理する工程および前記貼り合わせる工程を同一熱処理装置内で行い、前記貼り合わせる工程の後、前記熱処理装置内で、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理を行うことが望ましい。
【００１７】
ここで、第１の態様および、第２の態様の半導体基板の製造方法において、前記貼り合せる工程において、前記第１の半導体ウェーハ表面および前記第２の半導体ウェーハ表面にたいして垂直方向に外力を加えることで、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを圧着することが望ましい。
【００１８】
また、第１の態様および、第２の態様の半導体基板の製造方法において、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハがシリコンウェーハであって、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハのいずれか一方の表面が、概ね｛１００｝の結晶面方位を有し、他方の表面が概ね｛１１０｝の結晶面方位を有することが望ましい。
【発明の効果】
【００１９】
本発明によれば、２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、貼りあわせ前のウェーハを高速昇降温熱処理することにより、接合界面でのボイドの発生を効果的に抑制する半導体基板の製造方法を提供することが可能になる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る半導体基板の製造方法についての実施の形態につき、添付図面に基づき説明する。
なお、実施の形態においては、半導体ウェーハとしてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、実施の形態においては、ＬＳＩを表面に製造するための、異なる結晶面方位を有するシリコンウェーハを重ね合わせたシリコン基板、いわゆるＨＯＴ（Ｈｙｂｒｉｄ  ｃｒｙｓｔａｌ  Ｏｒｉｅｎｔａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ）基板を例に説明するが、本発明の適用は必ずしもＨＯＴ基板に限られるものではない。
そして、本明細書中においては、（１００）面、（１１０）面と結晶学的に等価な面を代表する表記として、それぞれ、｛１００｝面、｛１１０｝面という表記を用いる。そして、〔１００〕方向、〔１１０〕方向と結晶学的に等価な方向を代表する表記として、それぞれ＜１００＞方向、＜１１０＞方向という表記を用いる。
【００２１】
〔第１の実施の形態〕
本実施の形態の半導体装置の製造方法は、２枚のシリコンウェーハが直接接合したシリコン基板の製造方法であって、第１のシリコンウェーハと第２のシリコンウェーハとを同一の処理炉内において、１００℃／秒以上の昇温速度で、１０００℃以上１４００℃以下の所定温度まで加熱する工程と、この所定温度において、第１の半導体ウェーハと第２の半導体ウェーハとを貼り合わせる工程と、この貼り合せる工程において形成された半導体基板を、１００℃／秒以上の降温速度で冷却する工程を有することを特徴とする。
そして、本実施の形態においては、第１のシリコンウェーハの表面は、概ね｛１００｝の結晶面方位を有し、第２のシリコンウェーハの表面は概ね｛１１０｝の結晶面方位を有している。したがって、この２枚のシリコンウェーハが貼り合わせられることによって形成されるシリコン基板は、異なる結晶面方位を有するウェーハ同士が直接接合した、いわゆるＨＯＴ（Ｈｙｂｒｉｄ  ｃｒｙｓｔａｌ  Ｏｒｅｉｎｔａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ）基板である。
【００２２】
ここで、直接接合するとは、２枚のウェーハの接合界面に厚いシリコン酸化膜がない状態、すなわち、明瞭に連続したシリコン酸化膜層が界面に形成されていない状態をいう。より厳密には、２枚のウェーハの少なくとも一部の領域で、界面を挟んで上側のシリコン原子と、下側のシリコン原子が酸素を介さずに結合している状態をいう。
【００２３】
以下、本実施の形態の半導体基板の製造方法について、図１の製造工程フローおよび図２の本実施の形態に用いられるＲＴＰ装置の概念図を参照しつつ、より具体的に記載する。
【００２４】
まず、図２（ａ）に示す本実施の形態に用いられる熱処理炉であるＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）装置は、第１のシリコンウェーハ１０２を載置する載置台１１８、第２のシリコンウェーハ１０４を支持し、水平方向に移動することによって第２のシリコンウェーハ１０４を落下させることが可能な支持部材１２２、ウェーハの加熱のためにウェーハのためにリング状に配置されたハロゲンランプ１２０、これらを囲むチャンバー壁１１２によって構成されている。
ここで、支持部材１２２は、第２のシリコンウェーハ１２２支持のため、第２のシリコンウェーハ１０４外周に沿って、３箇所以上設けられている。
また、図２（ｂ）に示すように、これらの支持部材１１２は、ウェーハ温度や加熱開始からの経過時間に連動して、水平移動機構（図示せず）により外側へ移動し、所望のタイミングで第２のシリコンウェーハ１０４を落下させ、第１のシリコンウェーハ１０２と貼り合せ、シリコン基板１３０を形成することが可能となっている。
【００２５】
本実施の形態の製造方法においては、まず、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１００｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。
このスライスによって、表面が｛１００｝面に対して所定の傾斜角（オフ角）を有するベースウェーハ（第１のシリコンウェーハ）１０２を準備する。
【００２６】
次に、やはり、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１１０｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。
このスライスによって、表面が｛１１０｝面に対して所定の傾斜角（オフ角）を有するボンドウェーハ（第２のシリコンウェーハ）１０４を準備する。
【００２７】
次に、これらのシリコンウェーハを、例えば、ＲＣＡ洗浄等の前処理を行った後に、鏡面研磨する（図１のＳ１）。
【００２８】
なお、｛１００｝面および｛１１０｝面に対する傾斜角を０度以上５度以下とするのは、この範囲を超えると、ｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴそれぞれについて、キャリアの移動度の増大効果を十分に享受できなくなる可能性があるためである。
【００２９】
次に、ＲＣＡ洗浄等のウェーハ洗浄（図１のＳ２）を行い、ウェーハ表面の付着物等を除去すると共に、１〜２ｎｍ程度の厚さのシリコン酸化膜（ケミカルオキサイド）をそれぞれの表面に成長させる。
【００３０】
次に、ベースウェーハ１０２およびボンドウェーハ１０４を、図２（ａ）に示すＲＴＰ装置で熱処理を行う。
まず、ベースウェーハ１０２は載置台１１８上に載置される。そして、ボンドウェーハ１０４は、支持部材１２２によって、ベースウェーハ１０２直上に支持される。この状態で、大気雰囲気で、例えば、ハロゲンランプ１２０により、１０００℃以上１４００℃
以下の所定温度、例えば１１００℃まで１００℃／秒以上の高速昇温を行い加熱する（図１のＳ３）。
そして、所定温度である１１００℃において、支持部材１２２を水平移動機構（図示せず）により外側に移動させることによって、ボンドウェーハ１０４を落下させて、ベースウェーハ１０２と貼り合わせる（図１のＳ４）。
その後、所定温度である１１００℃から１００℃／秒以上の高速降温を行い冷却する（図１のＳ５）。
【００３１】
ここで、熱処理温度を１０００℃以上１４００℃以下の範囲とするのは、この範囲を下回ると、十分なＯＨ基や水分等の除去効果が得られず、この範囲を上回るとウェーハへのスリップの発生や、金属不純物の汚染等が懸念されるからである。
また、高速昇降温速度を１００℃／秒以上とするのは、この範囲を下回ると後に詳述する熱処理時間が増大することによる副作用が顕著となるからである。また、やはり後に詳述する、貼り合わせ時の気泡発生抑制効果が低下するからである。
【００３２】
なお、上記のように所定温度に達した時点で支持部材１２２を水平移動させることにより、ボンドウェーハ１０４を落下させるが、落下時期の判定は、例えば、熱伝対等によりウェーハ温度をモニタし、モニタ温度が所定温度に達した時点で支持部材１２２を移動させることによって可能となる。
【００３３】
また、この貼り合せる工程において、ベースウェーハ１０２およびバンドウェーハ１０４表面にたいして垂直方向に外力を加えることで、ベースウェーハ１０２およびバンドウェーハ１０４を圧着することがより望ましい。なぜなら、加圧することにより、更に２枚のウェーハの密着度があがり、ウェーハ界面に生ずる気泡を押し出すと共に、より強固な接合界面が実現できるためである。なお、加圧機構は図２には図示しないが、例えば、機械的に上方からボンドウェーハ１０４を加圧する円筒状の加圧機構を設けることによって貼り合わせ時の加圧が可能となる。
【００３４】
次に、貼り合わせにより形成されたシリコン基板１３０に対して、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、例えば、アルゴンガス雰囲気中で接合熱処理が行われる（図１のＳ６）。この熱処理により、主に水素結合により接合されていた２枚のウェーハ界面で、熱エネルギーにより、対向した原子同士の反応が進む。そして、シリコン（Ｓｉ）同士、あるいは、シリコン（Ｓｉ）と酸素（Ｏ）間で共有結合により結びつき、より強固な接合が形成される。
この熱処理は、十分に強固な接合を実現するために、例えば、縦型熱処理炉により１０００℃〜１３５０℃の温度範囲で、３０分〜５時間程度の条件で行われる。
【００３５】
なお、接合熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気とするのは、酸化性ガスが存在する雰囲気中で処理を行った場合、ウェーハ表面あるいは接合界面が酸化されることを避けることが主な理由である。すなわち、表面の酸化膜を除去するための付加的工程により工程数が増大すること、あるいは、後の界面酸化膜除去の熱処理により、界面酸化膜を除去することが困難になることを回避するためである。
【００３６】
そして、上記接合熱処理を、同一のＲＴＰ装置の同一処理炉内で、連続して、例えば、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で行うことも可能である。このように、同一のＲＴＰ装置の同一処理炉内で連続して接合熱処理を行うことにより、製造工程の短縮が可能となり、半導体基板の製造コストの削減が可能である。
また、接合熱処理を高速昇降温で行うことにより、一層のボイド削減効果を得ることが可能となる。
【００３７】
次に、半導体デバイス製造工程で素子が表面に形成されるシリコン上層となるボンドウェーハ１０４が、研削装置および研磨装置により研削、研磨することにより、例えば、２００ｎｍ〜１μｍ程度に薄膜化される（図１のＳ７）。
この工程において、シリコン上層の表面を平坦化する処理を付加してもかまわない。この平坦化処理は、例えば、研磨装置による鏡面研磨、あるいは、ウェットエッチング等により行うことが考えられる。
なお、このシリコン上層の薄膜化は、半導体デバイス製造工程において、ＡＴＲ法等により、異なる結晶面方位をウェーハ表面に現出させる場合には不可欠である。
【００３８】
次にシリコン基板１３０に対し、例えば、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で界面酸化膜除去熱処理が行われる（図１のＳ８）。この界面酸化膜除去熱処理は、シリコン基板１３０の界面シリコン酸化膜の、ウェーハ表面への酸素拡散による除去を行うための熱処理である。この熱処理は、例えば、ヒーター加熱による縦型熱処理炉を用いて行う。
【００３９】
ここで、界面酸化膜除去熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中とするのは、酸化性ガスが混入すると、界面シリコン酸化膜からウェーハ表面への酸素拡散が生じないため、界面シリコン酸化膜が除去されないためである。
また、熱処理を９００℃以上１３５０℃以下の温度、３０秒以上２時間以下の時間とするのは、これより低温または短時間の範囲では、熱処理による界面酸化膜の除去の実現が困難となるからである。また、これより高温または長時間の範囲では、シリコンウェーハの金属汚染が増大するからである。さらに、高温または長時間の範囲では、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。
【００４０】
このようにして、平坦化された表面が概ね｛１１０｝の結晶面方位を有するシリコン上層と、表面が概ね｛１００｝の結晶面方位を有するベースウェーハ１０２が、シリコン酸化膜のない界面で接合されたシリコン基板が形成される。
【００４１】
以上の本実施の形態の半導体基板の製造方法によれば、接合界面でのボイドの発生が効果的に抑制されるという作用・効果が得られる。
この点について、以下説明する。
【００４２】
確かに、従来の不活性ガス、あるいは減圧雰囲気中でのウェーハ貼り合わせによっても、貼り合わせ雰囲気中から水分量等を低減させることにより、ウェーハ表面のＯＨ基や水分等を減少させ、後の接合熱処理における界面ボイドの発生を抑制できた。しかしながら、上述のように、従来の方法では、不活性ガスあるいは減圧雰囲気中にウェーハを導入する前に吸着していた水分等は、必ずしも十分に除去できない。また、微量ではあるが不活性ガスあるいは減圧ガス雰囲気中にも水分等は存在する。
本実施の形態においては、ウェーハを加熱することにより、貼り合わせの前に、積極的にウェーハ表面に存在しているＯＨ基や水分等を雰囲気中に拡散させることによって、より効果的に除去する。そして、温度を低下させることなく高温状態のまま貼り合わせることによって、ウェーハ表面の水分量等が低い状態を維持したまま、貼り合わせが行われる。したがって、効果的に接合熱処理の際に発生する界面ボイドの抑制が可能である。
【００４３】
また、従来に比較して、熱処理が追加されるが、熱処理の際に、昇降温速度を１００℃／秒以上とする高速昇降温を用いるため、昇降温の時間が短縮される。したがって、通常の昇降温速度を有する縦型熱処理炉を用いることに比べれば、半導体基板製造のスループットが格段にあがり、製造コストの低減が可能である。よって、従来の方法よりも大幅にコストが増大することはない。さらに、本実施の形態においては、大気圧中で貼り合わせを行うため、従来の方法のように、処理炉に機密性を要求しない。この点において、本実施の形態のコスト削減効果が発揮される。そして、高速昇降温で熱処理を行うため、通常の処理炉に比較して、ベースウェーハ、ボンドウェーハおよびこれら２枚のウェーハが接合されたシリコン基板の経る熱処理時間が短くなる。したがって、後に、半導体素子特性を劣化させる酸素析出物の発生等、シリコンの結晶性に対する影響も効果的に抑制できる。
【００４４】
さらに、昇降温速度を１００℃／秒以上とする高速昇温した場合には、ウェーハ表面がウェーハ裏面に比べて高温になるため相対的に膨張し、ウェーハ表面が凸状に反り返る。特に、ウェーハ表面が下向きで支持部材のみによって、ウェーハ周辺が支持されるボンドウェーハは、所定温度到達時の下側に向かってウェーハ表面が凸状になる度合いが大きい。したがって、この状態で、ボンドウェーハが落下し、ベースウェーハと貼り合わせられることによって、まずウェーハの中心部が接触し、続いてウェーハ外周に向けて接触面積が拡大していく。したがって、２枚のウェーハ界面の間に、ウェーハ貼り合わせ時に気泡が残存することを防止するという効果も得られる。このような、気泡は、上述の界面ボイド同様、半導体素子の不良原因となるため、貼り合わせ時に排除されることが望ましい。
【００４５】
また、高温で熱処理することにより、ウェーハ表面の酸化膜中の酸素の雰囲気中への拡散が促進される。したがって、ウェーハ貼り合わせ後の界面酸化膜の厚さを薄くすることが可能となる。よって、後の界面酸化膜除去熱処理による界面酸化膜除去が容易になるという作用・効果もある。
【００４６】
なお、本実施の形態においては、高速昇降温を実現する装置としてＲＴＰ装置を例に説明したが、高速昇降温が可能な装置であれば、例えば、ＦＬＡ（フラッシュランプアニール、Ｆｌａｓｈ  Ｒａｍｐ  Ａｎｎｅａｌ）装置あるいはレーザーアニール（Ｌａｓｅｒ  Ａｎｎｅａｌ）装置等を用いてもかまわない。
そして、例えば、ＲＴＰ装置で用いられるハロゲンランプにかえてキセノンランプ等を用いてより速い昇降温速度を実現するＦＬＡ装置を用いることにより、熱処理時間が短縮されて、より効率よく界面ボイドの発生を抑制することが可能となる。また、酸素析出物の発生等、シリコン基板への影響もより効果的に抑制できる。そして、ウェーハ表面と裏面との相対的温度差がＲＴＡ装置に比較して大きくなるため、ウェーハ表面の反り量も大きくなる。したがって、上述の気泡除去効果も大きくなる。
【００４７】
〔第２の実施の形態〕
次に、本発明の半導体基板の製造方法の第２の実施の形態について説明する。
本実施の形態の半導体基板の製造方法は、ベースウェーハとボンドウェーハとを貼り合わせる工程を、減圧雰囲気中かつ不活性ガス雰囲気中で行う以外は、第１の実施の形態と同様であるので記述を省略する。
【００４８】
まず、図３（ａ）に示す本実施の形態に用いられる熱処理炉であるＲＴＰ装置は、第１の実施の形態に用いられる図２（ａ）のＲＴＰ装置に加え、炉内を減圧雰囲気に保持するための排気管１１４および真空ポンプ１１６が設けられている。また、炉内を不活性ガス雰囲気に保持するためのガス導入管１２４が設けられている。
【００４９】
本実施の形態の半導体基板の製造方法においては、図３（ａ）のＲＴＰ装置により、例えば、アルゴンガス雰囲気、１０Ｐａ以下の減圧下で、図１の高速昇温（Ｓ３）、図３（ｂ）に示す貼りあわせ（Ｓ４）、高速降温（Ｓ５）のステップを行う。
【００５０】
この処理によって、第１の実施の形態の作用・効果に加え、さらに界面ボイドの発生を抑制することが可能となる。なぜなら、減圧雰囲気かつ不活性ガス雰囲気においては、雰囲気中の水分量等が低く抑えられるため、ウェーハ表面への水分等吸着量がさらに低減できるからである。
【００５１】
なお、界面ボイドの発生をもっとも効果的に抑制するためには、上述のように減圧雰囲気中かつ不活性雰囲気中で熱処理することが望ましいが、減圧雰囲気中または不活性ガス雰囲気中いずれか一方の雰囲気中においても、大気雰囲気中で行われる第１の実施の形態に比べ、一定の効果をあげることが可能である。
【００５２】
〔第３の実施の形態〕
本実施の形態の半導体基板の製造方法は、２枚のシリコンウェーハが直接接合したシリコン基板の製造方法であって、第１のシリコンウェーハを、減圧雰囲気中かつ不活性ガス雰囲気中において、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理する工程と、第２のシリコンウェーハを、減圧雰囲気中かつ不活性ガス雰囲気中において、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で熱処理する工程と、第１のシリコンウェーハを熱処理する工程および第２のシリコンウェーハを熱処理する工程の後、第１のシリコンウェーハおよび第２のシリコンウェーハを減圧雰囲気中かつ不活性ガス雰囲気中に保持した状態で、第１のシリコンウェーハと第２のシリコンウェーハとを貼り合わせる工程とを有することを特徴とする。
そして、本実施の形態においては、第１のシリコンウェーハの表面は、概ね｛１００｝の結晶面方位を有し、第２のシリコンウェーハの表面は概ね｛１１０｝の結晶面方位を有している。
【００５３】
以下、本実施の形態の半導体基板の製造方法について、図４の製造工程フローおよび図５の本実施の形態に用いられる熱処理炉の概念図を参照しつつ、より具体的に記載する。
【００５４】
まず、図５に示す本実施の形態に用いられる熱処理炉であるＲＴＰ装置は、ウェーハ導入用ロードロックチャンバー２０２、ウェーハ搬出用ロードロックチャンバー２０４、搬送チャンバー２０６、第１のＲＴＰチャンバー２０８、第２のＲＴＰチャンバー２１０および貼り合わせ用チャンバー２１２で構成されている。
【００５５】
本実施の形態の製造方法においては、まず、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１００｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。
このスライスによって、表面が｛１００｝面に対して所定の傾斜角（オフ角）を有するベースウェーハ（第１のシリコンウェーハ）１０２を準備する。
【００５６】
次に、やはり、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１１０｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。
このスライスによって、表面が｛１１０｝面に対して所定の傾斜角（オフ角）を有するボンドウェーハ（第２のシリコンウェーハ）１０４を準備する。
【００５７】
次に、これらのシリコンウェーハを、例えば、ＲＣＡ洗浄等の前処理を行った後に、鏡面研磨する（図４のＳ２１）。
【００５８】
次に、ＲＣＡ洗浄等のウェーハ洗浄（図４のＳ２２）を行い、ウェーハ表面の付着物等を除去すると共に、１〜２ｎｍ程度の厚さのシリコン酸化膜（ケミカルオキサイド）をそれぞれの表面に成長させる。
【００５９】
次に、ベースウェーハ（第１のウェーハ）１０２およびボンドウェーハ（第２のウェーハ）１０４を、図５に示すＲＴＰ装置のウェーハ導入用ロードロックチャンバー２０２にセットする。
まず、ベースウェーハ１０２はウェーハ導入用ロードロックチャンバー２０２から搬送用ロボット（図示せず）によって、減圧雰囲気かつ不活性ガス雰囲気に制御された搬送チャンバー２０６を経由して、第１のＲＴＰチャンバー２０８にて熱処理される（第１のウェーハ熱処理、図４のＳ２３）。この熱処理は、減圧雰囲気かつ不活性ガス雰囲気中、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で行われる。
【００６０】
次に、ベースウェーハ１０２の熱処理中に、ボンドウェーハ１０４はウェーハ導入用ロードロックチャンバー２０２から搬送用ロボット（図示せず）によって、減圧雰囲気かつ不活性ガス雰囲気に制御された搬送チャンバー２０６を経由して、第２のＲＴＰチャンバー２０６にて熱処理される（第２のウェーハ熱処理、図４のＳ２４）。この熱処理も、減圧雰囲気かつ不活性ガス雰囲気中、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で行われる。
【００６１】
なお、ここで第１のウェーハ熱処理および第２のウェーハ熱処理の条件を、減圧雰囲気かつ不活性ガス雰囲気中、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度する理由は、第１および第２の実施の形態と同様である。
【００６２】
次に、第１のウェーハ熱処理を終えたベースウェーハ１０２は、大気中に開放されることなく、減圧雰囲気かつ不活性ガス雰囲気に制御された搬送チャンバー２０６を経由して、貼り合わせチャンバー２１２に移送される。
続いて、第２のウェーハ熱処理を終えたボンドウェーハ１０４も、大気中に開放されることなく、減圧雰囲気かつ不活性ガス雰囲気に制御された搬送チャンバー２０６を経由して、貼り合わせチャンバー２１２に移送される。
【００６３】
次に、やはり、減圧雰囲気かつ不活性ガス雰囲気に制御された、貼り合わせチャンバー２１２内において、ベースウェーハ１０２とボンドウェーハ１０４の貼り合わせが行われる（図４のＳ２５）。
【００６４】
次に、貼り合わせにより形成されたシリコン基板１３０は、搬送チャンバー２０６を経由してウェーハ搬出用ロードロックチャンバー２０４へと移送され、ＲＴＰ装置外へと搬出される。
このように、本実施の形態の半導体基板の製造方法においては、第１のウェーハ熱処理（Ｓ２３）、第２のウェーハ熱処理（Ｓ２４）および貼り合わせ（Ｓ２５）の間、処理されるウェーハを大気中に開放することなく、減圧雰囲気中かつ不活性ガス雰囲気中に保持したままにすることが最大の特徴である。
【００６５】
この後、シリコン基盤１３０に対して、第１および第２の実施の形態同様の条件で接合熱処理が行われる（図１のＳ２６）。
【００６６】
なお、上記接合熱処理を、同一のＲＴＰ装置内で、連続して、例えば、１００℃／秒以上の昇降温速度で、１０００℃以上１４００℃以下の温度で行うことも可能である。このように、同一のＲＴＰ装置内で連続して接合熱処理を行うことにより、製造工程の短縮が可能となり、半導体基板の製造コストの削減が可能である。
また、接合熱処理を高速昇降温で行うことにより、一層のボイド削減効果を得ることが可能となる。
【００６７】
次に、第１および第２の実施の形態同様、ボンドウェーハ１０４の薄膜化が行われる（図４の２７）。
【００６８】
次に、やはり、第１および第２の実施の形態同様、シリコン基板１３０に対し界面酸化膜除去熱処理が行われる（図４のＳ２８）。
【００６９】
このようにして、平坦化された表面が概ね｛１１０｝の結晶面方位を有するシリコン上層と、表面が概ね｛１００｝の結晶面方位を有するベースウェーハ１０２が、シリコン酸化膜のない界面で接合されたシリコン基板が形成される。
【００７０】
以上の本実施の形態の半導体基板の製造方法によれば、接合界面でのボイドの発生が効果的に抑制されるという作用・効果が得られる。
【００７１】
本実施の形態によれば減圧雰囲気中かつ不活性ガス雰囲気中で高温熱処理されることにより、ウェーハ表面に存在するＯＨ基や水分等が効果的に除去され、その後も貼り合わせまでの間、大気中に暴露されることが無いため、水分等の付着がない。したがって、界面の水分量等が低く保たれるため、後の接合熱処理による脱ガスに起因する界面ボイドの発生が抑制されるからである。
【００７２】
なお、界面ボイド発生を抑制する観点からは、第１のウェーハ熱処理（Ｓ２３）、第２のウェーハ熱処理（Ｓ２４）、貼り合わせ（Ｓ２５）は、熱処理減圧雰囲気中、かつ、不活性ガス雰囲気中であることが望ましいが、減圧雰囲気中または不活性ガス雰囲気中のいずれか一方の雰囲気中で行われても、大気中に暴露することに比べれば、十分な界面ボイドの発生を抑制する効果をえることができる。
【００７３】
また、通常の昇降温速度を有する縦型熱処理炉を用いることに比べれば、半導体基板製造のスループットが格段にあがり、製造コストの低減が可能であることは第１および第２の実施の形態と同様である。そして、高速昇降温で熱処理を行うため、半導体素子特性を劣化させる酸素析出物の発生等の結晶性への影響が効果的に抑制できる点についても第１および第２の実施の形態と同様である。
【００７４】
また、高温で熱処理することにより、ウェーハ表面の酸化膜中の酸素の雰囲気中への拡散が促進され、後の界面酸化膜除去熱処理による界面酸化膜除去が容易になるという作用・効果がある点についても第１および第２の実施の形態同様である。
本実施の形態においては、第１の熱処理および第２の熱処理後、大気開放されず、非酸化性雰囲気に保持されるため、熱処理により除去あるいは薄膜化した酸化膜が、貼り合わせ前に成長することがない。
【００７５】
なお、本実施の形態においては、高速昇降温を実現する装置としてＲＴＰ装置を例に説明したが、高速昇降温が可能な装置であれば、例えば、ＦＬＡ（フラッシュランプアニール、Ｆｌａｓｈ  Ｒａｍｐ  Ａｎｎｅａｌ）装置あるいはレーザーアニール（Ｌａｓｅｒ  Ａｎｎｅａｌ）装置等を用いてもかまわない。
そして、例えば、ＲＴＰ装置で用いられるハロゲンランプにかえてキセノンランプ等を用いてより速い昇降温速度を実現するＦＬＡ装置を用いることにより、熱処理時間が短縮されて、より効率よく界面ボイドの発生を抑制することが可能となる。また、酸素析出物の発生等の結晶性に対する影響もより効果的に抑制できる。
【００７６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。
【００７７】
例えば、実施の形態においては、表面が概ね｛１１０｝の結晶面方位を有するシリコンウェーハと、表面が概ね｛１００｝の結晶面方位を有するシリコンウェーハを接合するシリコン基板の製造方法について記述したが、本発明は、これ以外の異なる結晶面方位を有するシリコンウェーハ同士、あるいは、同一の結晶面方位を有するシリコンウェーハ同士を接合するシリコン基板の製造方法に適用することが可能である。
【００７８】
また、本実施の形態においては、不活性ガスとしてアルゴンガスを例示したが、窒素ガス等その他の不活性ガスを用いてもかまわない。
【００７９】
また、例えば、実施の形態においては、半導体ウェーハの材料がＳｉ（シリコン）ある場合について記述したが、本発明をその他の半導体材料とする半導体ウェーハ、例えば、ＳｉｘＧｅ１−ｘ（０≦ｘ＜１）、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＩｎＰ等を材料とする半導体ウェーハについても適用することが可能である。
【００８０】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板の製造方法は、本発明の範囲に包含される。
【実施例】
【００８１】
以下、本発明の実施例について説明するが、これらによって本発明が限定されるものではない。
【００８２】
（実施例）
まず、チョコラルスキー法（ＣＺ法）により、φ２００ｍｍ（８インチ）の結晶面方位（１００）のシリコン単結晶インゴットを製造した。そして、このシリコン単結晶インゴットを、シリコンウェーハ表面の（１００）に対するオフ角が０．２度となるようにスライスしベースウェーハを準備した。
【００８３】
次に、チョコラルスキー法（ＣＺ法）により、φ２００ｍｍ（８インチ）の結晶面方位（１１０）のシリコン単結晶インゴットを製造した。そして、このシリコン単結晶インゴットを、シリコンウェーハ表面の（１１０）に対するオフ角が０．２度となるようにスライスしボンドウェーハを準備した。
【００８４】
これらのインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。
【００８５】
次に、スライスによって得られたベースウェーハおよびボンドウェーハを、ＲＣＡ洗浄を行った後に、鏡面研磨した。
その後に、ベースウェーハおよびボンドウェーハを希ＨＦ処理した後、ＲＣＡ洗浄を行い、２ｎｍ程度のシリコン酸化膜（ケミカルオキサイド）をウェーハ表面に形成した。
【００８６】
そして、この２枚のウェーハを同時にＲＴＰ装置に挿入し、高速昇温を行い、設定温度に達した時点で貼り合わせを行い、シリコン基板を形成した。その後、高速降温を行った。この時、高速昇温、高速降温は４００℃／秒で行った。また、設定温度は１０００℃、１２００℃、１３００度の３条件として、設定温度における熱処理時間はすべて６０秒とした。
貼り合わせの後に、シリコン基板に対し、縦型熱処理炉により、１０００℃、１時間の接合熱処理を行った。
【００８７】
以上のシリコン基板について、公知の超音波照射による手法（超音波探傷法）によりボイド検査を行い基板中のボイド総面積を算出した。ボイド検査の結果は図６に示す。
また、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）検査により、貼り合わせ界面の酸素（Ｏ）を分析し、酸素面密度を求めた。結果は図７に示す。
【００８８】
（比較例）
比較例として、実施例のＲＴＰ装置での熱処理にかえて、ヒーター加熱方式の熱処理炉で、４００℃、５００℃、６００℃でそれぞれ３０分、昇降温速度を５〜１０℃／分の熱処理をする以外は、実施例と同様の条件で処理したシリコン基盤を準備した。ボイド検査の結果、ＳＩＭＳ検査の結果は、それぞれ、図６、図７に示す。
【００８９】
図６は、ボイド検査結果である。ＲＴＰ装置により貼り合わせたシリコン基板のボイド面積は、約３０ｍｍ２以下と良好である。これに対し、ヒーター加熱の場合は、ボイド面積が１００〜１２０ｍｍ２となっている。
また、酸素面密度は、加熱温度の高いＲＴＰ装置の場合が減少している。
本実施例によって、本発明によれば、２枚の半導体ウェーハが直接接合した半導体基板の製造方法において、接合界面でのボイドの発生を効果的に抑制することが可能であることが示された。
【図面の簡単な説明】
【００９０】
【図１】第１の実施の形態の半導体基板の製造方法のフロー。
【図２】第１の実施の形態で用いられるＲＴＰ装置の概念図。
【図３】第２の実施の形態で用いられるＲＴＰ装置の概念図。
【図４】第３の実施の形態の半導体基板の製造方法のフロー。
【図５】第３の実施の形態で用いられるＲＴＰ装置の概念図。
【図６】実施例および比較例のボイド検査結果を示す図。
【図７】実施例および比較例のＳＩＭＳ検査結果を示す図。
【符号の説明】
【００９１】
１０２      ベースウェーハ（第１のシリコンウェーハ）
１０４      ボンドウェーハ（第２のシリコンウェーハ）
１１２      チャンバー壁
１１４      排気管
１１６      真空ポンプ
１１８      載置台
１２０      ハロゲンランプ
１２２      支持部材
１２４      ガス導入管
１３０      シリコン基板
２０２      ウェーハ導入用ロードロックチャンバー
２０４      ウェーハ搬出用ロードロックチャンバー
２０６      搬送チャンバー
２０８      第１のＲＴＰチャンバー
２１０      第２のＲＴＰチャンバー
２１２      貼り合わせ用チャンバー
【図１】
2008205061.tif 000003
【図２】
2008205061.tif 000004
【図３】
2008205061.tif 000005
【図４】
2008205061.tif 000006
【図５】
2008205061.tif 000007
【図６】
2008205061.tif 000008
【図７】
2008205061.tif 000009