(57)【要約】【課題】ベースコート層が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付ける。【解決手段】エッチング速度がガラス基板２２よりも速い犠牲膜３１を、ガラス基板２２に対し、貼付領域Ａの少なくとも一部を含む領域に形成する犠牲膜形成工程と、ベースコート層３２を犠牲膜３１を覆うように形成するベースコート層形成工程と、ベースコート層３２を介して犠牲膜３１の全体を覆うように非晶質半導体層２８を形成する非晶質層形成工程と、非晶質半導体層２８にレーザーを照射して非晶質半導体層２８を結晶化してエッチングすることにより結晶半導体層３３を形成する結晶層形成工程と、貼付領域Ａにおけるベースコート層３２及び犠牲膜３１をエッチングにより除去するエッチング工程と、貼付領域Ａに半導体デバイス部５３を貼り付ける貼り付け工程とを備えるようにした。【選択図】図２
2008205104.tif 000002
【特許請求の範囲】
【請求項１】
ベースコート層を介してガラス基板に形成された結晶半導体層を有する半導体素子と、上記ガラス基板の貼付領域に貼り付けられた半導体デバイス部とを備えた半導体装置を製造する方法であって、
エッチング速度が上記ガラス基板よりも速い犠牲膜を、上記ガラス基板に対し、上記貼付領域の少なくとも一部を含む領域に形成する犠牲膜形成工程と、
上記ベースコート層を上記犠牲膜を覆うように形成するベースコート層形成工程と、
上記ベースコート層を介して上記犠牲膜の全体を覆うように非晶質半導体層を形成する非晶質層形成工程と、
上記非晶質半導体層にレーザーを照射して上記非晶質半導体層を結晶化してエッチングすることにより上記結晶半導体層を形成する結晶層形成工程と、
上記貼付領域における上記ベースコート層及び上記犠牲膜をエッチングにより除去するエッチング工程と、
上記貼付領域に上記半導体デバイス部を貼り付ける貼り付け工程とを備えている
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
上記結晶半導体層は、ポリシリコンにより形成されている
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１において、
上記レーザーは、エキシマレーザーである
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１において、
上記犠牲膜は、Ｍｏ、Ｗ、ＩＺＯ、ＷＯ３及びＭｏＯ３のいずれか１つによって構成されている
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１において、
上記半導体デバイス部は、半導体層を有し、
上記半導体層は、半導体基板に剥離用物質をイオン注入して剥離層を形成した後に、上記半導体基板の一部を上記剥離層に沿って分離除去することにより形成されている
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１において、
上記ガラス基板は、液晶表示装置における複数のスイッチング素子が形成された素子基板を構成している
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来から、２枚の基板の間にシール部材によって液晶層が封止された液晶表示装置が広く知られている。一般に、液晶表示装置は、液晶層に電圧を印加することにより液晶分子の配向状態を制御して所望の表示を行うようになっている。この液晶表示装置は、パーソナルコンピュータやＰＤＡ（Personal Digital Assistant）等の表示装置として一般的に使用されている。
【０００３】
アクティブマトリクス方式の液晶表示装置は、通常、複数の画素がマトリクス状に形成された画素部を備えており、各画素には、液晶層への電圧の印加を制御するための半導体素子である薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴともいう）が設けられている。
【０００４】
上記ＴＦＴは、活性領域である半導体層と、半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を覆う保護膜とを備えている。尚、ボトムゲート型のＴＦＴの場合には、ゲート絶縁膜と半導体層との位置が逆に形成されている。
【０００５】
近年、液晶表示装置に関する技術として、上記ＴＦＴを駆動させるための駆動回路及び制御回路等の周辺ドライバと画素部とを同一基板に一体形成した、いわゆるモノリシック液晶ディスプレイ（以下、システム液晶ともいう）が研究開発されている。システム液晶は、各画素に形成されたＴＦＴにおける半導体層が結晶半導体層でありキャリアの移動度が比較的大きいポリシリコンにより形成されている。この半導体層は、通常、非晶質半導体層であるアモルファスシリコン層がレーザー照射により結晶化して形成されている。
【０００６】
上記システム液晶では、同一基板に、ＴＦＴ及び周辺ドライバを形成することにより、ＴＦＴが形成された基板と別個に周辺ドライバを形成する必要がないため、液晶表示装置を構成する部品の数を大幅に低減できる共に、液晶表示装置の製造工程において組立工程及び検査工程を削減できる。したがって、製造コストを低減すると共に生産性を向上させることが可能になる。
【０００７】
ところで、従来より、絶縁層の表面に単結晶のシリコン層が形成されたシリコン基板であるＳＯＩ（Silicon On Insulator）基板が知られている。ＳＯＩ基板にトランジスタ等のデバイスを形成することにより、寄生容量を低減すると共に絶縁抵抗を高くすることができる。すなわち、デバイスの高集積化や高機能化を図ることができる。上記絶縁層は、例えばシリコン酸化膜（ＳｉＯ２）により形成されている。
【０００８】
上記ＳＯＩ基板は、デバイスの動作速度を高めると共に寄生容量をさらに低減するために、単結晶シリコン層を薄く形成することが望ましい。そこで、従来より、シリコン基板をガラス基板等の他の基板に貼り付けた後に、シリコン基板の一部を分離除去することにより、ＳＯＩ基板を作成する方法が知られている（例えば、非特許文献１参照）。
【非特許文献１】Michel Bruel , "Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明者らは、ＭＯＳトランジスタ等の半導体素子を有する半導体基板に対し、水素注入層を形成して半導体基板の一部を分離することにより、半導体素子を他の基板上に製造できることを見出している。このことにより、上記他の基板を透明基板にすることによって、半導体層が薄膜化された半導体素子を液晶表示装置に適用することが可能になる。
【００１０】
ここで、上記半導体素子を含む半導体デバイス部を、液晶表示装置におけるガラス基板に貼り付ける場合について検討する。ガラス基板の表面には、一般に、ベースコート層が積層されており、ベースコート層上にはＴＦＴが形成されている。すなわち、ガラス基板の表面には、ベースコート層、ゲート絶縁膜及び保護膜が順に積層された絶縁層が形成されている。
【００１１】
そこで、例えばＴＦＴを駆動するドライバとして適用される半導体デバイス部を保護膜の表面に貼り付けることが考えられる。ところが、半導体デバイス部を貼り付けるためには、貼り付け先の表面に高い平坦性が必要となるところ、保護膜の平坦性はその保護膜の膜質に大きく影響を受けるため、確実な貼り付けを行うことが難しい。
【００１２】
これに対して、ガラス基板の表面における半導体デバイス部を貼り付ける貼付領域を露出させ、その貼付領域に半導体デバイス部を貼り付けることが考えられる。
【００１３】
しかし、本発明者らの研究によると、結晶半導体層を形成するための非晶質半導体層へのレーザーの照射により、ガラス基板の表面に微細な凹凸が形成される。そのことにより、貼付領域の平坦性が低下するため、半導体デバイス部をガラス基板の表面に確実に貼り付けることが難しい。
【００１４】
上述したレーザーの照射によるガラス基板表面への微細な凹凸の形成は、微細な凹凸を有する半導体層の表面状態がレーザーの照射によりベースコート層の表面に転写され、さらにそのベースコート層の表面状態がガラス基板の表面に転写された結果生じたと考えられる。
【００１５】
そこで、本発明者らは、非晶質半導体層にレーザーを照射する前に、上記貼付領域に重なるベースコート層に形成された非晶質半導体層をエッチング等により予め除去すれば、半導体層の結晶化の際にその表面状態の転写を防止できるということを考えた。
【００１６】
ところで、貼付領域を露出させるためには、貼付領域に形成された絶縁層を除去する必要がある。このとき、ＨＦ等のフッ素を含むエッチング溶液により、絶縁層をエッチングして一括除去すると、ガラス基板の表面がエッチングされて凹凸状に形成されてしまうため、半導体デバイス部をガラス基板の表面に確実に貼り付けることが難しい。
【００１７】
そこで、本発明者らは、ガラス基板における貼付領域とベースコート層との間に、エッチング速度がガラス基板よりも速い犠牲膜を形成することによって、貼付領域に形成された絶縁層をエッチングにより除去するときにガラス基板の表面がエッチングされることを抑制して、ガラス基板表面における凹凸形状を抑制できることを見出した。
【００１８】
しかしながら、犠牲膜におけるレーザーエネルギーの吸収率が比較的高い場合には、上述したように、非晶質半導体層を結晶化するためのレーザー照射より前に貼付領域に重なるベースコート層に形成された非晶質半導体層を除去すると、犠牲膜がレーザー照射により急激に加熱されて比較的高温になる。そうすると、加熱された犠牲膜によってガラス基板の表面が局部的に加熱されるため、ガラス基板の貼付領域に複数の微細な亀裂が生じてしまう。その結果、ガラス基板の表面における貼付領域が凹凸状に形成されるため、半導体デバイス部をガラス基板の表面に確実に貼り付けることが困難になる。
【００１９】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、ベースコート層及び犠牲膜が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付けようとすることにある。
【課題を解決するための手段】
【００２０】
上記の目的を達成するために、この発明では、ベースコート層を介して犠牲膜の全体を覆う非晶質半導体層を形成した状態で、非晶質半導体層にレーザーを照射するようにした。
【００２１】
具体的に、本発明に係る半導体装置の製造方法は、ベースコート層を介してガラス基板に形成された結晶半導体層を有する半導体素子と、上記ガラス基板の貼付領域に貼り付けられた半導体デバイス部とを備えた半導体装置を製造する方法であって、エッチング速度が上記ガラス基板よりも速い犠牲膜を、上記ガラス基板に対し、上記貼付領域の少なくとも一部を含む領域に形成する犠牲膜形成工程と、上記ベースコート層を上記犠牲膜を覆うように形成するベースコート層形成工程と、上記ベースコート層を介して上記犠牲膜の全体を覆うように非晶質半導体層を形成する非晶質層形成工程と、上記非晶質半導体層にレーザーを照射して上記非晶質半導体層を結晶化してエッチングすることにより上記結晶半導体層を形成する結晶層形成工程と、上記貼付領域における上記ベースコート層及び上記犠牲膜をエッチングにより除去するエッチング工程と、上記貼付領域に上記半導体デバイス部を貼り付ける貼り付け工程とを備えている。
【００２２】
上記結晶半導体層は、ポリシリコンにより形成されていてもよい。
【００２３】
上記レーザーは、エキシマレーザーであってもよい。
【００２４】
上記犠牲膜は、Ｍｏ、Ｗ、ＩＺＯ、ＷＯ３及びＭｏＯ３のいずれか１つによって構成されていることが好ましい。
【００２５】
上記半導体デバイス部は、半導体層を有し、上記半導体層は、半導体基板に剥離用物質をイオン注入して剥離層を形成した後に、上記半導体基板の一部を上記剥離層に沿って分離除去することにより形成されていてもよい。
【００２６】
上記ガラス基板は、液晶表示装置における複数のスイッチング素子が形成された素子基板を構成していてもよい。
【００２７】
−作用−
犠牲膜形成工程では、ガラス基板に対して、半導体デバイス部を貼り付けるガラス基板の貼付領域の少なくとも一部を含む領域に、エッチング速度がガラス基板よりも速い犠牲膜を形成する。その後行うベースコート層形成工程では、ベースコート層を犠牲膜を覆うように形成する。
【００２８】
非晶質層形成工程では、ベースコート層を介して犠牲膜の全体を覆うように非晶質半導体層を形成する。次に行う結晶層形成工程では、非晶質半導体層にレーザーを照射して非晶質半導体層を結晶化してエッチングすることにより結晶半導体層を形成する。このとき、非晶質半導体層がベースコート層を介して犠牲膜の全体を覆っているため、犠牲膜に向かって照射されたレーザーのエネルギーが非晶質半導体層に吸収される。そうすると、犠牲膜がレーザーエネルギーを吸収することが抑制されるため、犠牲膜の加熱を抑制することが可能になる。したがって、ガラス基板の貼付領域に微細な亀裂が生じることを抑制することが可能になる結果、ベースコート層及び犠牲膜が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付けることが可能となる。
【００２９】
次に行うエッチング工程では、貼付領域におけるベースコート層及び犠牲膜をエッチングにより除去する。このとき、ガラス基板のエッチング速度は犠牲膜よりも遅いので、ガラス基板の表面の平坦性を維持しながら犠牲膜をエッチングにより除去して貼付領域を露出させることが可能である。特に、犠牲膜が、Ｍｏ、Ｗ、ＩＺＯ、ＷＯ３及びＭｏＯ３のいずれか１つによって構成されている場合には、犠牲膜がフッ素を含まないエッチング溶液により除去されやすいため、ガラス基板の表面をさらに除去することなく犠牲膜を除去することが可能である。
【００３０】
その後行う貼り付け工程では、貼付領域に半導体デバイス部を貼り付ける。以上の工程により、ベースコート層を介してガラス基板に形成された結晶半導体層を有する半導体素子と、ガラス基板の貼付領域に貼り付けられた半導体デバイス部とを備えた半導体装置を製造する。
【発明の効果】
【００３１】
本発明によれば、非晶質層形成工程において、ベースコート層を介して犠牲膜の全体を覆うように非晶質半導体層を形成するため、犠牲膜に向かって照射されたレーザーのエネルギーが非晶質半導体層に吸収される。そのことにより、犠牲膜がレーザーエネルギーを吸収することが抑制されるため、犠牲膜の加熱を抑制することができる。したがって、ガラス基板の貼付領域に微細な亀裂が生じることを抑制できる結果、ベースコート層及び犠牲膜が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付けることができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３３】
《発明の実施形態１》
図１〜図１２は、本発明の実施形態１を示している。図１２は、液晶表示装置Ｓの要部を概略的に示す断面図である。図１は、素子基板４５の要部を示す断面図である。また、図１〜図１１は、ドライバ部５３及び素子基板４５の製造方法を説明するための図である。
【００３４】
液晶表示装置Ｓは、図１２に示すように、半導体装置である素子基板４５と、その素子基板４５に対向して配置された対向基板４６と、これら素子基板４５及び対向基板４６の間に形成された液晶層４７とを備えている。
【００３５】
上記素子基板４５には、図示は省略するが、複数の画素を有する画素部が設けられ、各画素には図１に示す半導体素子であるＴＦＴ（薄膜トランジスタ）３０が形成されている。また、素子基板４５は、液晶層４７側の表面に配向膜４８が設けられていると共に、液晶層４７とは反対側の表面に偏光板４９が積層されている。また、素子基板４５には、各ＴＦＴ３０を駆動制御するための半導体デバイス部であるドライバ部５３が実装されており、画素部及びドライバ部５３が一体形成されている。
【００３６】
上記対向基板４６には、図示は省略するが、カラーフィルタやＩＴＯ等からなる共通電極が形成されている。また、対向基板４６は、液晶層４７側の表面に配向膜５０が設けられていると共に、液晶層４７とは反対側の表面に偏光板５１が積層されている。
【００３７】
上記液晶層４７は、素子基板４５と対向基板４６との間に介在されたシール材５２によって封止されている。こうして、液晶表示装置Ｓは、ＴＦＴ３０により液晶層４７における液晶分子の配向を制御して、所望の表示を行うようになっている。
【００３８】
素子基板４５は、図１に示すように、透明基板であるガラス基板２２等を有し、ガラス基板２２に複数のＴＦＴ３０が形成された構造を有する。換言すると、ガラス基板２２は、液晶表示装置Ｓにおける複数のＴＦＴ３０が形成された素子基板４５を構成している。
【００３９】
上記ＴＦＴ３０は、ガラス基板２２の表面に積層されたベースコート層３２を介して設けられている。このＴＦＴ３０は、例えばトップゲート型の構造を有している。
【００４０】
すなわち、ＴＦＴ３０は、活性領域を含む結晶半導体層３３と、結晶半導体層３３を覆うゲート絶縁膜３４と、ゲート絶縁膜３４上に設けられたゲート電極３５と、ゲート電極３５を覆う保護膜３６とを有している。結晶半導体層３３は、ソース領域３３ａと、ドレイン領域３３ｂと、これらソース領域３３ａ及びドレイン領域３３ｂの間に形成されたチャネル領域３３ｃとにより構成され、例えばポリシリコン等により形成されている。
【００４１】
上記ドライバ部５３は、ガラス基板２２の表面に形成され、半導体層１を有する半導体素子であるＭＯＳトランジスタ５４を備えている。ガラス基板２２には、第１平坦化膜である絶縁膜２１と、第２平坦化膜である層間絶縁膜１８と、層間絶縁膜１５と、絶縁膜１４とがこの順に積層されている。絶縁膜２１はガラス基板２２の表面に接合されている。
【００４２】
すなわち、素子基板４５には、ガラス基板２２において、ベースコート層３２、ゲート絶縁膜３４及び保護膜３６からなる絶縁層３７が部分的に除去された処理領域Ｂに、ドライバ部５３が貼り付けられている。ドライバ部５３が貼り付けられた貼付領域Ａは処理領域Ｂよりも小さいため、ドライバ部５３と絶縁層３７との間には、ガラス基板２２の表面に水平な方向に所定の隙間３８が形成されている。
【００４３】
ドライバ部５３における絶縁膜１４の表面はガラス基板２２側へ窪んでおり、絶縁膜１４上にはゲート酸化膜７及びＬＯＣＯＳ酸化膜６が形成されている。ゲート酸化膜７と絶縁膜１４との間には、ゲート電極８及びサイドウォール１１が形成されている。サイドウォール１１は、ゲート電極８を挟んでゲート電極８の左右両側面にそれぞれ形成されている。
【００４４】
一方、絶縁膜２１及び層間絶縁膜１８の間には、ソース電極２０ｓ及びドレイン電極２０ｄが形成されている。これらソース電極２０ｓ及びドレイン領域２０ｄ上には、層間絶縁膜１８、層間絶縁膜１５、絶縁膜１４及びゲート酸化膜７を貫通するコンタクトホール１９ｓ，１９ｄが形成され、コンタクトホール１９ｓ，１９ｄには導電性材料が充填されている。コンタクトホール１９ｓ内の導電性材料はソース電極２０ｓと一体に形成されている一方、コンタクトホール１９ｄ内の導電性材料はドレイン電極２０ｄと一体に形成されている。
【００４５】
ゲート酸化膜１４の表面には、単結晶シリコン層である半導体層１が形成されている。半導体層１は、ＬＯＣＯＳ酸化膜６によって隣り合う他の半導体層（図示省略）の間が分離され、保護膜２３により被覆されている。
【００４６】
半導体層１は、半導体基板に剥離用物質をイオン注入して剥離層を形成した後に、半導体基板の一部を剥離層に沿って分離除去することにより形成されている。半導体層１は、保護膜２３側において分離されている。剥離用物質には水素及び不活性ガス元素の少なくとも一方を適用することが可能である。
【００４７】
半導体層１には活性領域４３が形成されており、この活性領域４３は、チャネル領域４４と、そのチャネル領域４４の左右両側に形成された低濃度不純物領域１０ｓ，１０ｄと、低濃度不純物領域１０ｓ，１０ｄのチャネル領域４４とは反対側にそれぞれ形成された高濃度不純物領域１３ｓ，１３ｄとにより構成されている。
【００４８】
高濃度不純物領域１３ｓ，１３ｄ及び低濃度不純物領域１０ｓ，１０ｄには、例えばリン等のｎ型不純物が注入されている。低濃度不純物領域１０ｓ，１０ｄは、いわゆるＬＤＤ領域を構成している。また、高濃度不純物領域１３ｓはソース領域を構成する一方、高濃度不純物領域１３ｄはドレイン領域を構成している。
【００４９】
チャネル領域４４は、ゲート酸化膜７を介してゲート電極８に対向するように形成されている。また、低濃度不純物領域１０ｓ，１０ｄは、ゲート酸化膜７を介してサイドウォール１１に対向して形成されている。そして、高濃度不純物領域１３ｓにはコンタクトホール１９ｓを介してソース領域２０ｓが接続されている一方、高濃度不純物領域１３ｄにはコンタクトホール１９ｄを介してドレイン領域２０ｄが接続されている。
【００５０】
ドライバ部５３及びＴＦＴ３０は、配線部４０を介して接続されている。すなわち、ドライバ部５３には、ソース電極２０ｓ上に、コンタクトホール１９ｓとは別個に層間絶縁膜１８、層間絶縁膜１５、絶縁膜１４、ＬＯＣＯＳ酸化膜６及び保護膜２３を貫通するコンタクトホール４１が形成されている。一方、ＴＦＴ３０には、ソース領域３３ｓ上にゲート絶縁膜３４及び保護膜３６を貫通するコンタクトホール４２が形成されている。これらコンタクトホール４１，４２の内部には導電性材料が充填され、保護膜２３，３６の表面には配線部４０が各コンタクトホール４１，４２内部の導電性材料を繋ぐようにパターン形成されている。
【００５１】
−製造方法−
次に、ドライバ部５３及び素子基板４５の製造方法について説明する。
【００５２】
素子基板４５の製造方法には、犠牲膜形成工程と、ベースコート層形成工程と、非晶質層形成工程と、結晶層形成工程と、エッチング工程と、貼り付け工程とが含まれる。
【００５３】
まず、犠牲膜形成工程では、図２に示すように、ガラス基板２２に対して、エッチング速度がガラス基板２２よりも速い犠牲膜３１を部分的に形成する。この犠牲膜３１を形成する領域は、例えば、ガラス基板２２の表面におけるドライバ部５３を貼り付ける貼付領域Ａ全体を含む領域である。
【００５４】
ここで、ガラス基板２２上におけるエッチングを施す領域である処理領域Ｂは貼付領域Ａ全体を含み且つ貼付領域Ａよりも大きい。また、犠牲膜３１は処理領域Ｂよりも大きい。すなわち、犠牲膜３１は、貼付領域Ａ及び処理領域Ｂの全体を覆って形成すると共に、処理領域Ｂよりも外側のガラス基板２２にも形成する。この犠牲膜３１は、Ｍｏ、Ｗ、ＩＺＯ、ＷＯ３及びＭｏＯ３のいずれか１つによって構成されている。
【００５５】
この犠牲膜３１は、例えばベースコート層３２よりも硬度が高い。そうすると、犠牲膜３１がベースコート層３２よりも変形し難いことにより、後に非晶質半導体層２８にレーザーを照射した際に、ベースコート層３２に比べて犠牲膜３１に半導体層の表面状態が転写され難いため、犠牲膜３１が形成されたガラス基板２２の表面に対して半導体層の表面状態が転写されることを抑制できると考えられる。したがって、貼付領域Ａに重なるベースコート層３２に非晶質半導体層２８が形成された状態で非晶質半導体層２８にレーザーを照射したとしても、ガラス基板２２表面における貼付領域Ａへの微細な凹凸の形成を抑制して、貼付領域Ａの平坦性を維持することが可能である。
【００５６】
次に、ベースコート層形成工程では、ベースコート層３２を犠牲膜３１を覆うように形成する。ベースコート層３２は、例えばＳｉＮ、ＳｉＮＯ及びＴＥＯＳの少なくとも１つ等から形成する。
【００５７】
次に行う非晶質層形成工程では、ベースコート層３２を介して犠牲膜３１の全体を覆うように、例えばアモルファスシリコン層等である非晶質半導体層２８を形成する。
【００５８】
すなわち、非晶質半導体層２８は、例えばＣＶＤ（Chemical Vapor Deposition）法等によりベースコート層３２の表面全体に形成する。そうして、非晶質半導体層２８が、ガラス基板２２の表面の法線方向から見て、犠牲膜３１に重なるベースコート層３２の領域Ｋの全体に形成され、ベースコート層３２を介して犠牲膜３１の全体を覆う。
【００５９】
次に、結晶層形成工程では、非晶質半導体層２８にレーザーを照射して非晶質半導体層２８を結晶化してエッチングすることにより結晶半導体層３３を形成する。このとき用いるレーザーは、例えばエキシマレーザー等である。
【００６０】
すなわち、まず、非晶質半導体層２８に対して、レーザーを照射することにより非晶質半導体層２８を結晶化してポリシリコン層にする。このとき、非晶質半導体層２８がベースコート層３２を介して犠牲膜３１を覆った状態で、非晶質半導体層２８にレーザーが照射される。図２に示す２９は、レーザーの照射方向を示している。その後、図３に示すように、ポリシリコン層をエッチングして所望の形状にすることによってポリシリコンにより形成された結晶半導体層３３をパターン形成する。
【００６１】
次に、ベースコート層３２上に結晶半導体層３３を覆うゲート絶縁膜３４を形成する。続いて、結晶半導体層３３の一部に重なるゲート電極３５をフォトリソグラフィー法によりパターン形成する。次に、ゲート電極３５をマスクとして結晶半導体層３３に不純物をイオン注入した後、保護膜３６でゲート電極３５を覆う。こうして、ガラス基板２２上にＴＦＴ３０を形成する。
【００６２】
次に、ガラス基板２２におけるドライバ部５３を貼り付ける貼付領域Ａを露出させるために、エッチング工程を行う。このエッチング工程では、図４に示すように、貼付領域Ａにおけるベースコート層３２及び犠牲膜３１をエッチングにより除去する。エッチング工程には、第１エッチング工程及び第２エッチング工程が含まれる。
【００６３】
上記第１エッチング工程では、ガラス基板２２における処理領域Ｂ上に形成されたベースコート層３２、ゲート絶縁膜３４及び保護膜３６からなる絶縁層３７をエッチングにより除去することにより、処理領域Ｂに形成された犠牲膜３１を露出させる。この第１エッチング工程では、例えばＨＦ等のフッ素を含むエッチング溶液を用いる。
【００６４】
上記第２エッチング工程では、露出した犠牲膜３１をエッチングして除去し、貼付領域Ａを露出させる。この第２エッチング工程では、例えばリン等のフッ素を含まないエッチング溶液を用いる。このとき、処理領域Ｂよりも外側のガラス基板２２においてベースコート層３２により覆われていた犠牲膜３１もエッチングにより除去されるため、処理領域Ｂの外側には、ガラス基板２２と絶縁層３７との間に犠牲膜３１が除去された空間である隙間３９が形成される。
【００６５】
その後、露出した貼付領域Ａにドライバ部５３を貼り付ける貼り付け工程を行うことにより、素子基板４５を形成する。
【００６６】
ここで、上記ドライバ部５３の製造方法について説明する。ドライバ部５３の製造方法には、酸化膜形成工程と、ゲート電極形成工程と、活性領域形成工程と、剥離層形成工程と、平坦化膜形成工程と、貼り付け工程と、分離工程と、保護膜形成工程とが含まれる。
【００６７】
酸化膜形成工程では、図８に示すように、シリコン基板である半導体基板１（一部が分離される前の半導体層１に相当する）にＰウェル領域４を形成すると共に、ＬＯＣＯＳ酸化膜６及びゲート酸化膜７を形成する。
【００６８】
すなわち、図７に示すように、半導体基板１の表面を酸化することにより熱酸化膜２を形成し、例えばホウ素等のＰ型不純物の半導体基板１の内部にイオン注入する。続いて、半導体基板１を加熱することにより、イオン注入されたＰ型不純物を拡散すると共に活性化させることによって、Ｐウェル領域を形成する。
【００６９】
次に、熱酸化膜２の表面に窒化珪素膜５をパターン形成した後に、熱酸化膜２及び半導体基板１に対してＬＯＣＯＳ酸化を行い、窒化珪素膜５の両側にＬＯＣＯＳ酸化膜６を形成する。次に、窒化珪素膜５及び熱酸化膜２を除去した後に、熱酸化膜２が形成されていた領域にゲート絶縁膜７を形成する。
【００７０】
次に行うゲート電極形成工程では、図９に示すように、ゲート酸化膜７の表面に堆積させた導電性材料をフォトリソグラフィー法等によりパターニングすることにより、ゲート電極８を半導体基板１に形成する。
【００７１】
次に、活性領域形成工程では、半導体基板１のＰウェル領域４に活性領域４３を形成する。まず、ゲート電極８をマスクとして、例えばリン等のＮ型不純物をＰウェル領域４にイオン注入し、低不純物領域１０ｓ，１０ｄを形成する。続いて、ゲート酸化膜７の表面にＣＶＤ法等により酸化シリコン（ＳｉＯ２）膜を形成した後に、異方性ドライエッチングを行うことにより、ゲート電極８の両側にサイドウォール１１を形成する。
【００７２】
次に、ゲート絶縁膜７及びサイドウォール１１をマスクとして、例えばリン等のＮ型不純物をＰウェル領域４にイオン注入することにより、高不純物領域１３ｓ，１３ｄを形成する。その結果、低濃度不純物領域１０ｓ，１０ｄは、ゲート酸化膜７を介してサイドウォール１１に対向する領域に形成されることになる。
【００７３】
次に行う剥離層形成工程では、絶縁膜１４の表面に層間絶縁膜１５を積層した後に、半導体基板１のＰウェル領域４に対し、層間絶縁膜１５を介して、水素、Ｈｅ又はＮｅ等の不活性ガス元素からなる剥離用物質をイオン注入する。このようにして、図１０に示すように、半導体基板１に対して、剥離用物質が含まれる剥離層１７を形成する。
【００７４】
その後行う平坦化膜形成工程では、半導体基板１及び層間絶縁膜１５を覆う酸化シリコン膜を形成し、ＣＭＰ（Chemical Mechanical Polishing）等により平坦化することによって、層間絶縁膜１８を形成する。
【００７５】
続いて、図１１に示すように、ソース電極２０ｓ及びドレイン電極２０ｄを形成する。まず、層間絶縁膜、層間絶縁膜、絶縁膜及びゲート絶縁膜を貫通するコンタクトホール１９ｓ，１９ｄを形成する。コンタクトホール１９ｓは、高濃度不純物領域（ソース領域）１３ｓ上に形成する一方、コンタクトホール１９ｄは、高濃度不純物領域（ドレイン領域）１３ｄ上に形成する。
【００７６】
その後、導電性材料を、コンタクトホール１９ｓ，１９ｄの内部と、層間絶縁膜１８の表面とに設けた後にパターニングする。そのことにより、コンタクトホール１９ｓの上方位置にソース電極２０ｓを形成すると共に、コンタクトホール１９ｄの上方位置にドレイン電極２０ｄを形成する。続いて、ソース電極２０ｓ及びドレイン電極２０ｄを覆う絶縁膜２１を形成した後、その絶縁膜２１の表面をＣＭＰ等により平坦化する。
【００７７】
次に行う貼り付け工程では、図５に示すように、絶縁膜２１の表面を洗浄した後に、絶縁膜２１の表面を上記第２エッチング工程で露出させたガラス基板２２の表面に貼り付ける。
【００７８】
次に、分離工程では、４００℃以上且つ６００℃以下程度の温度でドライバ部５３を加熱する熱処理を行う。そのことにより、図６に示すように、Ｐウェル領域４を含む半導体基板１の一部を剥離層１７に沿って分離して、ドライバ部５３をガラス基板２２に移す。尚、本実施形態１では、分離工程において、一部が分離された半導体基板１を半導体層１と称する。
【００７９】
次に、保護膜形成工程では、剥離層１７をエッチング等により除去した後、チャネル領域４４を薄くすると共にＬＯＣＯＳ酸化膜６を露出させて素子分離を行うために、半導体層１をさらにエッチングする。その後、図１に示すように、露出した半導体層１の表面とドライバ部５３の側面とを保護し、ドライバ部５３の電気絶縁性を確保するために保護膜２３を形成する。このとき、隙間３８，３９に対しても保護膜２３を充填して形成する。
【００８０】
その後、ドライバ部５３には、ソース電極２０ｓ上に層間絶縁膜１８、層間絶縁膜１５、絶縁膜１４、ＬＯＣＯＳ酸化膜６及び保護膜２３を貫通するコンタクトホール４１を形成する。一方、ＴＦＴ３０には、ソース電極２０ｓ上に、ゲート絶縁膜３４及び保護膜３６を貫通するコンタクトホール４２を形成する。続いて、コンタクトホール４１，４２の内部に導電性材料を充填する共に、保護膜２３，３６の表面に配線部をコンタクトホール４１，４２に充填された導電性材料に接続させてパターン形成する。以上の工程を行って、ベースコート層３２を介してガラス基板２２に形成された結晶半導体層３３を有するＴＦＴ３０と、ガラス基板２２の貼付領域Ａに貼り付けられた半導体デバイス部５３とを備えた素子基板４５を形成する。
【００８１】
−実施形態１の効果−
したがって、この実施形態１によると、非晶質層形成工程において、ベースコート層３２を介して犠牲膜３１の全体を覆うように非晶質半導体層２８を形成するため、犠牲膜３１に向かって照射されたレーザーのエネルギーが非晶質半導体層２８に吸収される。そのことにより、犠牲膜３１がレーザーエネルギーを吸収することが抑制されるため、犠牲膜３１の加熱を抑制することができる。したがって、ガラス基板２２の貼付領域Ａに微細な亀裂が生じることを抑制できるため、貼付領域Ａが凹凸状に形成されることを抑制できる。その結果、ベースコート層３２及び犠牲膜３１が除去されて露出したガラス基板２２の表面に対して、ドライバ部５３を確実に貼り付けることができる。
【００８２】
さらに、ガラス基板２２のエッチング速度が犠牲膜３１よりも遅いため、ガラス基板２２の表面の平坦性を維持しながら犠牲膜３１をエッチングにより除去して貼付領域Ａを露出させることができる。
【００８３】
さらに、犠牲膜３１が、Ｍｏ、Ｗ、ＩＺＯ、ＷＯ３及びＭｏＯ３のいずれか１つによって構成されているため、犠牲膜３１がフッ素を含まないエッチング溶液により除去されやすい。したがって、ガラス基板２２の表面の平坦性をさらに維持しながら犠牲膜３１を除去することができる。
【００８４】
《その他の実施形態》
上記実施形態１では、非晶質半導体層２８がアモルファスシリコン層であるとして説明したが、本発明はこれに限られず、非晶質半導体層２８は、アモルファスシリコン層以外の非晶質な半導体層であってもよく、結晶化することにより比較的高いキャリアの移動度を有する結晶半導体層を形成することが可能なものであれば適用することが可能である。
【００８５】
上記実施形態１では、非晶質半導体層２８をベースコート層３２の表面全体に形成するとしたが、本発明はこれに限られず、非晶質半導体層２８は、少なくとも結晶半導体層３３を形成するベースコート層３２の表面と、ガラス基板２２の表面に垂直な方向から見て、犠牲膜３１に重なるベースコート層３２の表面とに形成されていればよい。
【００８６】
上記実施形態１では、犠牲膜３１が処理領域Ｂよりも大きく、犠牲膜３１を形成する領域が貼付領域Ａ全体を含む領域であるとしたが、本発明はこれに限られず、貼付領域Ａと略等しい大きさの犠牲膜３１を貼付領域Ａに一致させて形成してもよく、貼付領域Ａよりも小さい犠牲膜３１を貼付領域Ａに形成してもよい。このように、貼付領域Ａの少なくとも一部に犠牲膜３１を形成した場合には、犠牲膜３１が形成された貼付領域Ａの少なくとも一部の平坦性を維持しながらエッチング工程を行うことが可能である。
【００８７】
上記実施形態１では、犠牲膜３１は、一例として、Ｍｏ、Ｗ、ＩＺＯ、ＷＯ３及びＭｏＯ３のいずれか１つによって構成されているとしたが、本発明はこれに限られず、犠牲膜３１は、エッチング速度がガラス基板２２よりも速いものであればよく、フッ素を含むエッチング溶液によってエッチングされ難く且つフッ素を含まないエッチング溶液によるエッチング速度がガラス基板２２よりも速いことが、エッチング工程によるガラス基板２２の表面へのエッチングを抑制する点で好ましい。さらに、犠牲膜３１は、硬度が比較的高いことがガラス基板２２の貼付領域Ａに対して半導体層の表面状態が転写されることを抑制する点で好ましい。
【００８８】
上記実施形態１では、非晶質半導体層２８を結晶化するためのレーザーがエキシマレーザーであるとしたが、本発明はこれに限られず、レーザーはエキシマレーザー以外の他のレーザーであってもよく、非晶質半導体層２８を結晶化することが可能なものであればよい。
【００８９】
上記実施形態１では、ガラス基板２２の表面に貼り付ける半導体デバイス部をドライバ部５３として説明したが、本発明はこれに限られず、貼り付け面が平坦である他のデバイスを適用することもできる。
【００９０】
《実施例》
本実施例では、ガラス基板２２の表面に形成された犠牲膜３１の全体がベースコート層３２を介して非晶質半導体層２８に覆われた構造を有する実施例１の基板に対してレーザーを照射した後、その実施例１の基板におけるガラス基板２２の表面状態を観察した。
【００９１】
一方、比較例として、ガラス基板の表面に形成された犠牲膜がベースコート層を介して非晶質半導体層に覆われていない比較例１の基板に対しても同様にレーザーを照射した後、その比較例１の基板におけるガラス基板の表面状態を観察した。尚、以降では、比較例１の基板についても、理解しやすいように上記実施形態１と同様の参照番号を用いて説明する。
【００９２】
上記比較例１の基板は、ガラス基板２２の表面に矩形枠状のＭｏから構成された犠牲膜３１が所定の間隔でマトリクス状に複数形成され、それら複数の犠牲膜３１を覆うベースコート層３２が形成されている。
【００９３】
上記実施例１の基板は、比較例１と同様にガラス基板２２に複数の犠牲膜３１及びベースコート層３２が形成されており、ベースコート層３２の表面全体に非晶質半導体層２８が形成されている。すなわち、犠牲膜３１の全体はベースコート層３２を介して非晶質半導体層２８に覆われている。この非晶質半導体層２８は、アモルファスシリコン層である。
【００９４】
まず、これら実施例１及び比較例１の基板にエキシマレーザーを照射した。すなわち、実施例１の基板については非晶質半導体層２８にエキシマレーザーを照射し、比較例１の基板についてはベースコート層３２にエキシマレーザーを照射した。その後、実施例１の基板にエッチングを施すことにより、エキシマレーザーで結晶化された半導体層と、ベースコート層３２と、犠牲膜３１とを除去して実施例１のガラス基板２２の表面を露出させた。一方、比較例１の基板にエッチングを施すことにより、ベースコート層３２及び犠牲膜３１を除去して比較例１のガラス基板２２の表面を露出させた。そうして、露出させた実施例１及び比較例１のガラス基板２２の表面をそれぞれ観察した。図１３及び図１４は、ＳＥＭにより観察した比較例１のガラス基板２２の表面状態を示す図である。
【００９５】
比較例１のガラス基板２２には、犠牲膜３１が形成されていたガラス基板２２の領域に白濁が観察された。この比較例１のガラス基板２２の白濁した領域をＳＥＭ（Scanning Electron Microscope）により観察すると、図１３及び図１４に示すように、微細な亀裂１０１が複数形成された表面状態が観察され、この複数の微細な亀裂１０１によりガラス基板２２の表面が白濁して見えることがわかった。
【００９６】
これに対して、実施例１のガラス基板２２には、犠牲膜３１が形成されていた領域に比較例１のガラス基板２２に観察されたような白濁は観察されなかった。
【００９７】
このことから、ガラス基板２２の表面に形成された犠牲膜３１がベースコート層３２を介して非晶質半導体層２８に覆われた状態で、非晶質半導体層２８にレーザーを照射することによって、犠牲膜３１が形成されたガラス基板２２の表面への微細な亀裂１０１の形成を抑制できることがわかった。
【産業上の利用可能性】
【００９８】
以上説明したように、本発明は、半導体装置の製造方法について有用であり、特に、ガラス基板の表面に半導体デバイス部を確実に貼り付ける場合に適している。
【図面の簡単な説明】
【００９９】
【図１】実施形態１の素子基板の要部を示す断面図である。
【図２】非晶質半導体層に対してレーザーを照射している状態のガラス基板を示す断面図である。
【図３】犠牲膜、ベースコート層及びＴＦＴが形成されたガラス基板を示す断面図である。
【図４】ベースコート層及び犠牲膜が除去されて貼付領域が露出した状態のガラス基板を示す断面図である。
【図５】ドライバ部が貼付領域に貼り付けられた状態のガラス基板を示す断面図である。
【図６】ドライバ部の半導体層が薄膜化された状態のガラス基板を示す断面図である。
【図７】酸化膜形成工程において形成された窒化珪素膜を示す断面図である。
【図８】酸化膜形成工程において形成されたゲート酸化膜を示す断面図である。
【図９】剥離層形成工程において形成された層間絶縁膜を示す断面図である。
【図１０】剥離層形成工程において形成された剥離層を示す断面図である。
【図１１】平坦化膜形成工程において形成された平坦化膜及び電極を示す断面図である。
【図１２】液晶表示装置の要部を模式的に示す断面図である。
【図１３】ＳＥＭにより観察した比較例１のガラス基板における白濁部分の表面状態を示す図である。
【図１４】ＳＥＭにより観察した比較例１のガラス基板の白濁部分における亀裂の断面図である。
【符号の説明】
【０１００】
Ａ    貼付領域
２８    非晶質半導体層
３１    犠牲膜
３２    ベースコート層
３３    結晶半導体層
２２    ガラス基板
５３    ドライバ部（半導体デバイス部）
【図１】
2008205104.tif 000003
【図２】
2008205104.tif 000004
【図３】
2008205104.tif 000005
【図４】
2008205104.tif 000006
【図５】
2008205104.tif 000007
【図６】
2008205104.tif 000008
【図７】
2008205104.tif 000009
【図８】
2008205104.tif 000010
【図９】
2008205104.tif 000011
【図１０】
2008205104.tif 000012
【図１１】
2008205104.tif 000013
【図１２】
2008205104.tif 000014
【図１３】
2008205104.tif 000015
【図１４】
2008205104.tif 000016