(57)【要約】      （修正有）【課題】一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有し、しかも組立時のリッジ部への応力集中を低減する。【解決手段】ｎ型半導体基板上２０１に、ｎ型クラッド層２０２および活性層２０３を形成し、活性層上にｐ型クラッド層２０４、２０６、ｐ型コンタクト層２０７およびｐ型半導体層２１７を互いに接するように形成し、ｐ型半導体層をストライプ状にエッチングして複数のリッジ部を形成し、複数のリッジ部の間であって、エッチングにより露出したｐ型コンタクト層上に、イオン注入用マスク３１６を選択的に形成し、イオン注入用マスクを通してイオン注入を行うことにより、ｐ型クラッド層、ｐ型コンタクト層、およびｐ型である複数のリッジ部を高抵抗化し、電流狭窄部３１４ｂを形成し、イオン注入用マスクを除去し、ｐ型コンタクト層とオーミック接合する電極２１３を形成する。【選択図】図５
2008205442.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体基板上に、ｎ型クラッド層、および活性層を形成する工程と、
前記活性層上に、ｐ型クラッド層、ｐ型コンタクト層、およびｐ型半導体層を互いに接するように形成する工程と、
前記ｐ型半導体層をストライプ状にエッチングして前記ｐ型半導体層からなる複数のリッジ部を形成する工程と、
前記複数のリッジ部の間であって、前記エッチングにより露出した前記ｐ型コンタクト層上に、イオン注入用マスクを選択的に形成する工程と、
前記イオン注入用マスクを通してイオン注入を行うことにより、前記ｐ型クラッド層、前記ｐ型コンタクト層、およびｐ型である前記複数のリッジ部を高抵抗化し、電流狭窄部を形成する工程と、
前記イオン注入用マスクを除去し、前記ｐ型コンタクト層とオーミック接合する電極を形成する工程とを有することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子の製造方法に関し、特に光ディスクシステムや情報処理あるいは光通信用の光源として用いられる半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
光ディスクシステム等の光源に用いられる従来の半導体レーザ素子では、第一導電型半導体基板上に、少なくとも第一導電型クラッド層、活性層、および第二導電型クラッド層を形成する１回目の結晶成長を行い、活性層への電流注入を行う領域を形成するストライプ形成工程を経て、ストライプ部を埋め込むエピタキシャル成長を行い、デバイスが形成される。
【０００３】
例えば、図９に示すようなリッジ型の半導体レーザ素子の製造工程では、一般的に３回の結晶成長（ダブルへテロ構造形成、電流ブロック層形成、埋め込み層形成）の工程を含む。先ず図９（ａ）に示すように、ｎ型基板１上に第１回目の結晶成長により、ｎ型クラッド層２、活性層３、およびｐ型クラッド層４を順次堆積成長させる。次に図９（ｂ）に示すように、フォトリソグラフ技術を用いて、ｐ型クラッド層４をエッチングしてリッジ部４ａを形成する。次に図９（ｃ）に示すように、第２回目の結晶成長により、ｎ型電流ブロック層８を形成する。次に図９（ｄ）に示すように、第３回目の結晶成長により、ｐ型埋込層９を形成する。最後に図９（ｅ）に示すように、ｐ型埋込層９上にｐ側オーミックコンタクト電極１３を、ｎ型基板１の底面にｎ側オーミックコンタクト電極１２を形成する。
【０００４】
図１０に示す溝型の半導体レーザ素子の場合でも、２回の結晶成長（ダブルへテロ構造形成、埋め込み層形成）が必要である。先ず図１０（ａ）に示すように、ｎ型基板１上に第１回目の結晶成長により、ｎ型クラッド層２、活性層３、ｐ型クラッド層４、およびｎ型電流ブロック層８を順次堆積成長させる。次に図１０（ｂ）に示すように、フォトリソグラフ技術を用いて、ｎ型電流ブロック層８をエッチングして溝部８ａを形成する。次に図１０（ｃ）に示すように、第２回目の結晶成長により、ｐ型埋込層９を形成する。最後に図１０（ｄ）に示すように、ｐ側オーミックコンタクト電極１３、およびｎ側オーミックコンタクト電極１２を形成する。
【０００５】
このような複数回の結晶成長は、レーザチップの製造コストの低減に大きな障害となっていた。そこで埋込結晶成長を省略し、１回の結晶成長で半導体レーザ素子を作製する手法として、リッジ型導波路構造を形成し、ＳｉＯ２やＳｉ３Ｎ４等の誘電体膜により電流狭窄および光の閉じ込めを行う素子が、開発、生産されている（例えば、非特許文献１を参照）。その一例を図１１に示す。先ず図１１（ａ）に示すように、１回目の結晶成長によりｎ型基板１上に、ｎ型クラッド層２、活性層３、およびｐ型クラッド層４を順次堆積成長させ、ダブルへテロ構造を形成する。次に図１１（ｂ）に示すように、フォトリソグラフ技術を用いて、ｐ型クラッド層４をエッチングしてリッジ部４ａを形成する。次に図１１（ｃ）に示すように、絶縁膜（誘電体膜）１１を形成し、更にレジストマスクを用いて絶縁膜（誘電体膜）１１をエッチングしてｐ型クラッド層４を露出させる。最後に図１１（ｄ）に示すように、ｐ側オーミックコンタクト電極１３、およびｎ側オーミックコンタクト電極１２を形成する。
【０００６】
しかし図１１に示された素子では、ストライプ形成後の埋め込み結晶成長を行わないため、素子表面に形成される凹凸が、リッジ部４ａの影響を受けて大きくなる。半導体レーザの組立てに際してこの凹凸面を有する電極側をボンディング面とすると、チップボンド時の応力がリッジ部４ａに集中しやすくなり、半導体レーザの特性が劣化する等の問題がある。
【０００７】
非特許文献２に、前記リッジ部の左右にも凸部を形成することによりボンディング時のダメージを低減し、その構造を赤色の高出力半導体レーザ素子に適用して、特性の大幅な向上を実現したことが記載されている。しかし、リッジ部とその他の凸部の高さの差は、電流狭窄に用いたＳｉＯ２膜厚分（約０．１μｍ）であった。
【０００８】
また、特許文献１には、再成長を用いてリッジ部を挟むようにリッジ部より高い凸部を形成し、組み立て時のリッジ部への応力集中を回避する方法が開示されている。この例を図１２に示す。まず図１２（ａ）に示すように、一回目結晶成長によりｎ型基板１上に、ｎ型クラッド層２、活性層３、およびｐ型クラッド層４を順次堆積成長させ、更に酸化防止層１０を積層する。次に図１２（ｂ）に示すように、絶縁層である保護膜１４を堆積させ、フォトリソグラフ技術を用いて外側部分の領域の保護膜１４を除去した後、その領域に、１回目の選択成長によりｎ型電流ブロック層８を形成する。さらに図１２（ｃ）に示すように、フォトリソグラフ技術を用いて、保護膜１４の中心部分にリッジ形成用の開口部を設け、その開口部および両側のｎ型電流ブロック層８上に、２回目の選択成長によりｐ型第２クラッド層１５、ｐ型コンタクト層１６を順次堆積成長させる。最後に図１２（ｄ）に示すように、ｐ側オーミックコンタクト電極１３、およびｎ側オーミックコンタクト電極１２を形成する。しかしながら、この製造方法では選択成長が必須なため、チップの低コスト化は難しい。
【０００９】
また、特許文献２には、埋め込み成長を行うリッジ型半導体レーザにおいて、上記凹凸によるボンディング時のダメージ低減方法として、図１３に示すような構造を採用することが開示されている。すなわち、ｐ側オーミックコンタクト電極（２）１４を設けて、凹凸面側の電極の厚みを凹部で厚く、凸部で薄くすることにより、半導体表面の凹凸を相殺する。なお、凸部は、埋込成長を行う従来のリッジ型半導体レーザにおいても不具合である。
【特許文献１】特開平１２−１６４９８６号公報
【特許文献２】特開平１１−２５１６７９号公報
【非特許文献１】J. Hashimoto et. al., IEEE J. Quantum Electron, vol. 33, pp.66-70, 1997
【非特許文献２】「ＤＶＤ−ＲＡＭ用実屈折率型高出力・低動作電流レーザ」、応用物理学会２０００年春、発表Ｎｏ．２９ａ−Ｎ−７、宮下ら
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１１に示した１回の結晶成長で作製される半導体レーザ素子における主な課題は、下記の四点である。
【００１１】
一点目は、上記のようなボンディング時のダメージによる特性劣化である。前記の非特許文献２の構造では、リッジ部とその他の凸部の高さの差が十分大きくないため、ボンディング時のダメージ低減は十分でなく、リッジ部にも大きな応力がかかる可能性は高い。更に、特許文献２記載の対策では、チップ表面で電極膜厚に数μｍ程の差を形成する必要があり、電極の厚膜化に伴い電極膜厚のばらつきが大きくなり、前記凹凸面を基準面として組立てを行うデバイスでは量産性が低くなる。
【００１２】
二点目は、当該構造の半導体レーザ素子では、従来構造の素子と比較して熱抵抗が大きくなることである。これはＳｉＯ２、ＳｉＮｘ等の誘電体膜が半導体膜より熱伝導率が大幅に低いため、表面の大半を誘電体膜で被覆される半導体レーザ素子では、従来構造の素子と比較して放熱性が悪くなるためである。これにより、特に高温でのレーザ特性の劣化や、信頼性の低下が懸念される。
【００１３】
三点目は、ファブリペロー共振器を形成するために必要なミラーをチップ端面に形成する目的で行う、ストライプ方向と垂直な方向へのへき開工程において、リッジ部への応力集中によるリッジ部の破損やクラック等の加工不良が発生しやすくなる課題である。リッジ部への応力集中が発生しやすくなる原因としては、埋込成長を行わないために従来構造の素子と比較して凸部の段差が大きくなることが第一に考えられる。一方、前記の非特許文献２の構造や特許文献１の方法を採用すれば、素子表面に複数の凸部が形成されるため、リッジ部への応力集中を低減できると考えられる。しかし、単に凸部が複数あれば良いわけではなく、リッジ部から遠くに他の凸部が位置している場合には、効果は望めない。非特許文献２はリッジ部と他の凸部の間隔については言及していない。また、特許文献１記載の構造では、絶縁膜をマスクとしてリッジ部の再成長を行うため、リッジ部斜面には絶縁膜は形成されない。従ってリッジ底部の絶縁膜との境界部に応力が集中しやすく、且つ再成長界面も近いため、リッジ底部付近の結晶性差によりリッジ底部にクラック等のダメージが生じやすい課題がある。
【００１４】
四点目は、埋込成長を行わないため電極とのコンタクト面積が小さくなり、素子抵抗が大きくなることである。抵抗の増加は素子の周波数特性の低下や消費電力の増大等を招く。特許文献１には、リッジ部斜面にも電極を形成することでコンタクト面積を拡大し、抵抗の低減を図る方法が記載されている。しかしながら、リッジ部は設計上Ａｌ組成が高くなるのが一般的であり、高Ａｌ組成の半導体層表面は酸化が進行しやすく、電極剥がれの問題が頻繁に発生する。
【００１５】
本発明は、一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有し、しかも組立時のリッジ部への応力集中を低減して量産性を高めた半導体レーザを提供することを目的とする。
【００１６】
また本発明は、素子の放熱性を向上させることを目的とする。更に、へき開工程における端面クラック等の加工不良の低減を目的とする。更に、素子抵抗の低減を目的とする。
【課題を解決するための手段】
【００１７】
本発明の半導体レーザは、第一導電型半導体基板上に、少なくとも第一導電型クラッド層および第二導電型クラッド層と、これらのクラッド層に挟まれた活性層とを有するリッジ型電流狭窄構造の半導体レーザである。第二導電型クラッド層が四箇所以上のメサ型のストライプ形状凹部を有することにより、リッジ型電流狭窄部を構成するリッジ部Ａと、リッジ部Ａの両側に位置しリッジ部Ａとほぼ同等の高さの第二導電型クラッド層を含む少なくとも二つのリッジ部Ｂとが形成されている。リッジ部Ａの両側部の第二導電型クラッド層表面から外方に向かって第二導電型クラッド層よりも屈折率の低い絶縁膜が一対のストライプ状に形成され、リッジ部Ａ上には絶縁膜は形成されていない。
【００１８】
この構成によれば、組立時に素子表面が受ける押圧力がリッジ部Ｂにより分散され、前記リッジ部Ａへの応力集中が緩和されるとともに、リッジ部Ｂの存在により、へき開工程における端面クラック等の加工不良も低減できる。
【００１９】
更に、リッジ部Ｂに電流ブロック層が形成され、リッジ部Ｂ上に絶縁膜が形成されておらず、リッジ部Ａの高さがリッジ部Ｂの高さより低い構成としてもよい。それにより、リッジ部Ｂ上には熱伝導率の低い誘電体膜は形成されていないため、素子の放熱性も向上する。
【００２０】
更に、電流ブロック層がリッジ部Ｂの最上層に形成され、また、電流ブロック層が第一導電型半導体層または高抵抗の半導体層である構成としてもよい。そして、電流ブロック層が１回目の結晶成長時に同時に形成される構成とすることにより、素子抵抗の低減を図ることができる。これは、例えばｎ型半導体層をｐ型半導体層表面に所定の膜厚以上（＞０．３μｍ程）形成することで、ｐ型半導体層中の不純物であるＺｎの水素原子によるパッシベーションが抑制され、Ｚｎの活性化率が向上するためである。同様の効果がアンドープの半導体層においても得られるが、本構成によれば、最小の結晶成長層数で且つ簡素なプロセスで上記効果を得ることができる。
【００２１】
また、上記構成の半導体レーザの電流狭窄層は、リッジ部Ａと導電型の異なる半導体層で形成する場合と、イオン注入等によるリッジ部Ｂ表面の高抵抗化により実現できる。半導体層による電流狭窄構造では、リッジ部間に熱抵抗の高いＳｉＯ2等の絶縁膜を形成する必要があるが、高抵抗化層による電流狭窄構造ではリッジ部Ａの側面にのみ形成すればよいため（ゲインガイドレーザの場合は不要）、素子の放熱性が更に向上できる。
【００２２】
また、上記課題である放熱性を更に向上するには、上記の構成におけるリッジ部Ｂはできる限り広い面積を有し且つリッジ部Ａに近接することが望ましい。一方、リッジ部形成プロセスの安定化を考慮すれば、エッチングの終点を確認するため、エッチング領域を広く取る必要がある。従って、前記構成において、リッジ部Ａの幅をａ、各リッジ部Ｂの幅ｂ１、ｂ２、・・・の合計をｂ（ｂ＝ｂ１＋ｂ２＋・・・）、リッジ部Ａの繰り返し幅をＬとした場合、（ａ＋ｂ）／Ｌが０．５以下であるとことが望ましい。また、リッジ部Ａとリッジ部Ｂの間隔をｄとした場合、ｄが３０μｍ以下であることが更に望ましい。
【００２３】
前記ｄ値は、へき開時のリッジ部Ａ周辺でのクラック等の発生を抑制する作用に影響する。このようにリッジ部Ｂの外側に広い範囲でエッチング領域を形成することにより、図１４に示すように、エピ面を接合面として組立を行う際に、半田等の接着剤による素子のリーク（ショート）を抑制できる。図１４（ａ）において、２０は上記構成を有するレーザ素子であり、リッジ部Ａ２１およびその両側に形成されたリッジ部Ｂ２２を有する。レーザ素子２０は、接着剤２３によりサブマウント２４に接合されている。図１４（ａ）に示すように、接合面から半導体層の表面までの距離Ｙ１（図１４（ｂ）の距離Ｙ２も同様）が長くなることで、接着剤２３の回りこみを抑制でき、安定した素子特性が得られる。
【００２４】
また、半導体レーザと受光素子およびミラー等の光学部品を一体化したデバイス（ホログラムユニット）では、図１４（ｂ）に示すように、レーザ素子２０の接合部（ステージ）２５を、レーザ素子幅より狭く設計している。これにより接着剤２３が下方へ流れ易くなり、レーザ素子２０のショートをより抑制できる構成になっている。本構成であれば、逆にリッジ部Ｂをチップ境界まで形成する必要はなくなる。以上の理由で本発明の素子では、図１４に示すように素子の境界部分をエッチングする構成がより望ましい。エッチング領域２６は、リッジ部を形成する際に行うエッチングで削られる素子端部の領域であり、その領域は素子端より可能な限り広く設定することが望ましい。エッチング領域２６の設定値は上記ａ、ｂ、ｄ、Ｌ値により変化するが、１０μｍ以上が望ましい。
【００２５】
また、上記構成の半導体レーザ素子の端面部に窓構造を形成することで、半導体素子の低動作電流化や高出力化に伴う端面劣化を抑制できる。窓構造は、端面近傍の一定領域において、活性層内へＺｎやＳｉ等のドーパントを高濃度ドープすることにより発振波長の光対して吸収の少ない領域を形成した構成と、電流狭窄により活性層内へのキャリアの注入を行わない構成とを有するものである。好ましくは、窓領域の幅は、素子端面より１５〜３０μｍの幅とする。
【００２６】
また、上記の構成は、埋込結晶成長を省略した構成のみならず、埋込成長を行うリッジ型半導体レーザにも適用できる。埋込結晶成長後もリッジ部Ｂが最も高い構成になるように作製することで、前記の課題を解決できる。更に、電極とのコンタクト面積が増大するため、素子抵抗も低減できる。
【００２７】
また、上記の構成による半導体レーザにおいて、特に埋込結晶成長を省略する構成では、電極との接触面積がリッジ部Ａ上のコンタクト層面積に相当するため、素子抵抗が高くなる傾向は避けられない。リッジ型半導体レーザの場合には電流狭窄領域（ストライプ幅）はリッジ底部の寸法で決定されるため、逆メサ構造（リッジ上部の幅がリッジ底部の幅より広い形状）のリッジを形成することで、広がり角等の素子特性を変化させずに素子抵抗を低減することができる。逆メサ構造の最大の課題は、へき開工程における素子破壊であったが、リッジ部Ｂを配置することにより、へき開工程が安定化する。一方、埋込結晶成長を行う構成や、ストライプ幅が十分に広く設計でき、リッジＡ上部の幅が十分広く取れる場合は、一般的な順メサ構造（リッジ上部の幅がリッジ底部の幅より狭い形状）を採用するとよい。
【００２８】
以上の構成を実現するため、本発明の半導体レーザの製造方法は、埋込結晶成長を行わない構成の場合は、（１００）を主面とする第一導電型半導体基板上に、少なくとも第一導電型半導体層、活性層、および第二導電型半導体層を結晶成長により形成する工程と、第二導電型半導体層を＜０１１＞方向にストライプ状にエッチングして少なくとも四本の凹部を形成する工程と、続いて第二導電型クラッド層よりも屈折率の低い絶縁膜を表面に形成する工程と、第二導電型半導体層上の絶縁膜をエッチングにより除去する工程と、第二導電型半導体層とオーミック接合する電極を形成する工程とを備える。
【００２９】
また、リッジ部Ｂに電流ブロック層を形成し、リッジ部Ｂ表面に絶縁膜を形成しない構成とすることで、素子の放熱性を向上する場合の製造方法は、（１００）を主面とする第一導電型半導体基板上に、第一導電型クラッド層、活性層、第二導電型クラッド層、第二導電型コンタクト層、および第一導電型電流ブロック層を形成する工程と、第一導電型電流ブロック層を＜０１１＞方向にストライプ状にリッジ部Ｂに相当する部位を残してエッチングする工程と、続いて剥き出しになった第二導電型コンタクト層を＜０１１＞方向にストライプ状にエッチングしてリッジ部ＡおよびＢを形成する工程と、第二導電型コンタクト層をマスクとして第二導電型クラッド層を＜０１１＞方向にストライプ状にエッチングする工程と、続いて第二導電型クラッド層よりも屈折率の低い絶縁膜を表面に形成する工程と、リッジ部ＡおよびＢ上の絶縁膜をエッチングにより除去する工程と、第二導電型コンタクト層とオーミック接合する電極を形成する工程とを備える。
【００３０】
また、素子抵抗の低減を目的に、Ｚｎの活性化率を向上させる場合の製造方法では、上記方法における第一導電型電流ブロック層をｎ型半導体層とし、第二導電型クラッド層及び第二導電型コンタクト層をｐ型半導体層とした結晶成長を用いる。
【００３１】
更なる放熱性向上を目的に、イオン注入等による高抵抗化を用いて電流狭窄を行う構成の半導体レーザ素子の場合は、上記の製造方法において、前記第一導電型電流ブロック層を第二導電型半導体層とし、前記第二導電型半導体層にイオン注入を行い高抵抗化する工程を備える。
【００３２】
また、半導体素子の低動作電流化や高出力化に伴う端面劣化を抑制するために、半導体レーザ素子の端面部に窓構造を形成する工程を含んでもよい。
【００３３】
本発明の半導体レーザ及びその製造方法においては、下記の構成材料を適用可能である。
【００３４】
（１）半導体基板はＧａＡｓであり、クラッド層、活性層、電流ブロック層、および埋め込み層がＡｌ、Ｇａ、Ａｓ、Ｐ、Ｉｎから選ばれた少なくとも１種を含有するIII−Ｖ族化合物半導体。
【００３５】
（２）半導体基板はＩｎＰであり、クラッド層、活性層、電流ブロック層、および埋め込み層がＡｌ、Ｇａ、Ａｓ、Ｐ、Ｉｎから選ばれた少なくとも１種を含有するIII−Ｖ族化合物半導体。
【００３６】
（３）半導体基板はＧａＮ、サファイアまたはＳｉＣであり、クラッド層、活性層、電流ブロック層、および埋め込み層がＧａ、Ｉｎ、Ｎから選ばれた少なくとも１種を含有するIII−Ｖ族化合物半導体。
【００３７】
また、絶縁膜は、ＳｉＯ2、ＳｉＮｘ、ＳｉＯＮ、Ａｌ2Ｏ3、ＺｎＯ、ＳｉＣ、および非晶質Ｓｉから選ばれた単層またはこれらの複数の層で形成されることが望ましい。
【発明の効果】
【００３８】
本発明によれば、一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有する半導体レーザにおいて、組立時のリッジ部への応力集中を低減して、量産性を高めることができる。
【００３９】
また、素子の放熱性向上、へき開工程における端面クラック等の加工不良の低減を実現することもできる。
【００４０】
本発明は、埋込成長を含む工程により製造される同様の半導体レーザにも適用可能であり、それにより、同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００４１】
（実施形態１）
図１は、本発明の実施形態１における半導体レーザ素子の構造および製造工程を示す。本実施形態１は、ＡｌＧａＡｓ系材料を用いたリッジ型の半導体レーザ素子に本発明を適用した例である。
【００４２】
図１を参照して、本半導体レーザ素子の構造を製造工程とともに説明する。まず、ｎ−ＧａＡｓ基板１０１を結晶成長装置（図示せず）内に設置し、図１（ａ）に示すように、ｎ−ＧａＡｓ基板１０１上に、第一回目の結晶成長によりｎ−ＡｌＧａＡｓクラッド層１０２（ｎ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１．０μｍ）、ノンドープ量子井戸活性層１０３、ｐ−ＡｌＧａＡｓ第一クラッド層１０４（ｐ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．２μｍ）、ｐ−ＡｌＧａＡｓエッチングストップ層１０５（ｐ−Ａｌ０．２０Ｇａ０．８０Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１００Å）、ｐ−ＡｌＧａＡｓ第二クラッド層１０６（ｐ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１μｍ）、ｐ−ＧａＡｓコンタクト層１０７（キャリア濃度１Ｅ１９ｃｍ−３、厚さ０．３μｍ）、ｎ−ＡｌＧａＡｓ電流ブロック層１０８（ｎ−Ａｌ０．５Ｇａ０．５Ａｓキャリア濃度１Ｅ１８ｃｍ−３、厚さ０．１μｍ）及びｎ−ＧａＡｓ保護層１０９（キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．４μｍ）を順次堆積成長させる。
【００４３】
ノンドープ量子井戸活性層１０３は、Ａｌ０．０７Ｇａ０．９３Ａｓ井戸層（厚さ６５Å）、Ａｌ０．３Ｇａ０．７Ａｓ障壁層（厚さ５０Å）及び同組成のガイド層（厚さ５５０Å）から成る三重量子井戸構造である。
【００４４】
次に、上記の半導体層が形成されたｎ−ＧａＡｓ基板１０１を成長装置から取り出し、公知のフォトリソグラフ技術を用いて図１（ｂ）に示すように、ｎ−ＧａＡｓ保護層１０９上にストライプ状のＳｉＯ２マスク１１０ａを形成する。そして、このＳｉＯ２マスクをエッチングマスクとして公知の選択エッチング技術を用いて、ｐ−ＧａＡｓコンタクト層１０７に到達するようにｎ−ＡｌＧａＡｓ電流ブロック層１０８、及びｎ−ＧａＡｓ保護層１０９をエッチングする。
【００４５】
更に、公知のフォトリソグラフ技術を用いて図１（ｃ）に示すように、ｐ−ＧａＡｓコンタクト層１０７上にストライプ状のＳｉＯ２マスク１１０ｂを形成する。そして、このＳｉＯ２マスク１１０ｂをエッチングマスクとして公知の選択エッチング技術を用いて、ｐ−ＡｌＧａＡｓエッチングストップ層１０５に到達するようにｐ−ＡｌＧａＡｓ第二クラッド層１０６及びｐ−ＧａＡｓコンタクト層１０７をリッジ状に加工する。
【００４６】
本実施形態１では、ＡｌＧａＡｓ層の選択エッチング液としてフッ化水素酸、ＧａＡｓ層の選択エッチング液としてアンモニア水に過酸化水素水を加えた溶液を用いた。また、リッジ底部の幅（ストライプ幅）は１〜４μｍとした。
【００４７】
その後、公知のフォトリソグラフ技術を用いて図１（ｄ）に示すように、ＳｉＯ２絶縁膜１１１（厚さ０．１〜０．３μｍ）をリッジ部の側面に形成する。次に図１（ｅ）に示すように、ｐ−ＧａＡｓコンタクト層１０７側の上面にｐ側オーミック電極１１３を、ｎ−ＧａＡｓ基板１０１の下面にｎ側オーミック電極１１２を形成する。最後に、へき開法により共振器長を２００μｍに調整して、出射側端面には反射率３０％、反対側端面には反射率５０％のコーティング膜を各々形成する（図示せず）。
【００４８】
以上の工程により、リッジ型の半導体レーザを作製し、発振波長を測定したところ、８００ｎｍであった。
【００４９】
図１１に示す従来構造のリッジ型半導体レーザにおいて、ｐ側オーミックコンタクト電極１３をボンディング面としてＳｉＣサブマウントに組み立てた場合の組立歩留は１０％以下であり、不良内容の大半はレーザ無発振であった。不良解析結果から、チップの大半はリッジ底部及びその近傍に、クラックが観察された。クラックの発生は、組立時の応力が唯一の凸部であるリッジ部に集中したことに起因するものと考えられる。クラックは、へき開工程においても同様の理由で発生すると考えられ、双方の工程でリッジ部は大きなダメージを受けていると考えられる。また、レーザ発振した素子においても、閾値電流が高くなる等の課題や、高温での劣化が著しいもの（７０℃、５ｍＷにおける寿命試験で、１００時間後の動作電流変化量が１０％以上）が大半であった。これは、従来構造の素子表面の大半が熱抵抗の高いＳｉＯ２膜で被覆されていることによる、素子の放熱性低下が主要因と考えられる。
【００５０】
一方で、本実施形態１のリッジ型半導体レーザでは、同様にｐ側オーミック電極１１３をボンディング面としてＳｉＣサブマウントに組み立てた場合の組立歩留は９５％以上であり、レーザ無発振による不良は極めて少ない結果であった。これは、組立時の応力が電流狭窄を行うリッジ部（図２（ａ）に示すリッジ部Ａ）より高い他のリッジ部（図２（ａ）に示すリッジ部Ｂ）に集中するため、リッジ部Ａへの応力が緩和されるためと考えられる。へき開工程においても同様に、リッジ部Ａへの応力集中がそれを囲むリッジ部Ｂにより緩和されるため、クラック等による加工不良も大幅に低減された。
【００５１】
また、素子の閾値電流も、従来構造と比較して２０％の低下（２０mA→１５mA）を実現するとともに、組立後の９０％以上の素子が、高温（７０℃、５ｍＷ）における寿命試験で１０００時間後の動作電流変化量が１０％以下と、良好な結果が得られた。これは本実施形態１のリッジ型半導体レーザでは、ｎ−ＡｌＧａＡｓ電流ブロック層１０８上に熱伝導率の低いＳｉＯ２膜が形成されておらず、熱伝導率の高い金属電極を介してサブマウントに接続されるため、素子の放熱性が大幅に向上したことに起因すると考えられる。素子の熱抵抗値は各層の膜厚や面積にも依存するが、熱伝導率はＳｉＯ２膜で１W/m/K程であるのに対して、AlGaAs層ではＡｌ組成による差はあるものの１０W/m/K程と約一桁高い。本実施形態１のリッジ型半導体レーザでは、ＳｉＯ２膜厚（０．１〜０．３μｍ）と、ｎ−ＡｌＧａＡｓ電流ブロック層１０８の膜厚（０．５〜０．７μｍ）は同じオーダーであることから、素子の熱抵抗値は本実施形態１のリッジ型半導体レーザでより小さくなると考えられる。
【００５２】
素子の熱抵抗値を下げる他の方法として、図２（ｂ）に示すようにリッジ部Ａを逆メサ形状とすることが挙げられる。リッジ部Ａの上部には、電極とのコンタクトを形成する目的でＳｉＯ２膜は形成されないため、素子表面の大半を誘電体膜で被覆していた従来構造の素子（図１１）では、リッジ部Ａは貴重な放熱路であり、電極と接合するリッジ上部面積が素子の放熱性を大きく左右する。逆メサ構造の採用により、素子の特性を左右するストライプ幅（リッジＡ底部寸法）を変えずにリッジ上部面積を拡大できるため、有効な放熱性向上策となる。
【００５３】
また、放熱性を更に向上するには、リッジ部Ｂはできる限り広い面積を有し、且つリッジ部Ａに近接することが望ましい。一方、リッジ部形成プロセスの安定化を考慮すれば、エッチングの終点を確認するためエッチング領域を広く取る必要がある。従って、図２（ａ）に示すように、リッジ部Ａの幅をａ、リッジ部Ｂの幅をｂ１、ｂ２、・・・その合計をｂ（ｂ＝ｂ１＋ｂ２＋・・・）、リッジ部Ａの繰り返し幅をＬとした場合、（ａ＋ｂ）／Ｌが０．５以下であるとことが望ましい。
【００５４】
本実施形態では、リッジ部をフッ化水素酸系の異方性エッチング液を用いて、（１００）面を主面とするＧａＡｓ基板上に形成したＡｌＧａＡｓ層を＜０１１＞方向にストライプ状にエッチングすることで図２（ｃ）に示す順メサ構造を、ストライプ方向を９０°回転することで逆メサ構造を得ることができる。フッ化水素酸系のエッチング液は（１１１）結晶面のエッチング速度が（１００）面のそれと比較して十分小さいため、リッジ部の側面は（１１１）結晶面で形成される。幾何学的な計算から、リッジＡ上部の面積は順メサ構造に対して逆メサ構造は約２〜３倍（リッジ高さ＝１．０μｍ、ストライプ幅＝３〜５μｍの場合）となり、逆メサ構造により放熱性の大幅な向上が実現できる。
【００５５】
また一方で、逆メサ構造のリッジを採用することで、上記理由により電極との接触面積が増すため、コンタクト抵抗が低減され、その結果として素子のシリーズ抵抗値を低減できる利点もある。
【００５６】
本実施形態１では、ＣＤ等の読み出しに用いられる低出力の半導体レーザ素子に適用する場合について説明したが、本発明はＣＤ−Ｒ/ＲＷ等の記録再生に用いられる高出力半導体レーザ素子にも同様に適用できる。その場合も同様に、組立時のリッジ部Ａへの応力低減による素子特性の安定化、へき開工程におけるクラック低減、および放熱性向上による高温における素子特性の改善を実現できる。
【００５７】
また、本実施形態の素子において、端面付近の活性層内にＺｎ等のドーパントを拡散法やイオン注入法により高濃度ドーピングすることと、前記端面付近に電流ブロック層を形成し、活性層内へのキャリア注入を抑制することで得られる窓構造を採用することで、高出力化に伴う端面劣化を更に抑制できる。
【００５８】
本発明は自励発振型半導体レーザ素子にも適用できる。その際は、上記構造におけるエッチングストップ層１０５としてｐ−Ａｌ０．０７Ｇａ０．９３Ａｓ層（キャリア濃度１Ｅ１８ｃｍ−３、厚さ１００Å）を採用し、エッチングストップ層を可飽和吸収層として用いればよい。
【００５９】
また、図１１に示す従来構造では、ｐ−ＧａＡｓコンタクト層が結晶成長の最終層であり、Ｚｎドーパントが原子状水素により不活性化される現象（赤崎勇編著、III―Ｖ族化合物半導体  培風館  pp.312-313）が発生し、素子抵抗が高くなる問題があった。これに対して図１に示す本発明の構造では、ｎ型半導体層をｐ−ＧａＡｓコンタクト層１０７上に成長させるため、水素による不活性化が抑制される利点もある。この効果は、特にＡｌＧａＩｎＰ系の赤色半導体レーザの場合に顕著である。
【００６０】
（実施形態２）
実施形態２では、電流ブロック層を実施形態１におけるｎ−ＡｌＧａＡｓ層１０８ではなく、イオン注入によるＧａＡｓ及びＡｌＧａＡｓ層の高抵抗化により形成する。それ以外は、実施形態１と同様の構成を有する。
【００６１】
図３を参照して、本実施形態の半導体レーザ素子の構造を、製造工程とともに説明する。まず、ｎ−ＧａＡｓ基板２０１を結晶成長装置（図示せず）内に設置する。図３（ａ）に示すようにｎ−ＧａＡｓ基板２０１上に、第一回目の結晶成長によりｎ−ＡｌＧａＡｓクラッド層２０２（ｎ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１．０μｍ）、ノンドープ量子井戸活性層２０３、ｐ−ＡｌＧａＡｓ第一クラッド層２０４（ｐ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．２μｍ）、ｐ−ＡｌＧａＡｓエッチングストップ層２０５（ｐ−Ａｌ０．０８Ｇａ０．９２Ａｓキャリア濃度１Ｅ１８ｃｍ−３、厚さ１００Å）、ｐ−ＡｌＧａＡｓ第二クラッド層２０６（ｐ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１μｍ）、ｐ−ＧａＡｓコンタクト層２０７（キャリア濃度１Ｅ１９ｃｍ−３、厚さ０．３μｍ）、ｐ−ＡｌＧａＡｓ第三クラッド層２１７（ｐ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．７μｍ）及びｐ−ＧａＡｓ保護層２１８（キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．１μｍ）を順次堆積成長させる。
【００６２】
ここでノンドープ量子井戸活性層２０３の構成及び、可飽和吸収層となるｐ−ＡｌＧａＡｓエッチングストップ層２０５のバンドギャップは、実施形態１と同一である。
【００６３】
次に、上記の半導体層が形成されたｎ−ＧａＡｓ基板２０１を成長装置から取り出し、公知のフォトリソグラフ技術を用いて図３（ｂ）に示すように、ｐ−ＧａＡｓ保護層２１８上にストライプ状のＳｉＯ２マスク２１０ａを形成する。そして、このＳｉＯ２マスク２１０ａをエッチングマスクとして公知の選択エッチング技術を用いて、ｐ−ＧａＡｓコンタクト層２０７に到達するようにｐ−ＡｌＧａＡｓ第三クラッド層２１７及びｐ−ＧａＡｓ保護層２１８をエッチングする。
【００６４】
更に、公知のフォトリソグラフ技術を用いて、ｐ−ＧａＡｓコンタクト層２０７上にストライプ状のＳｉＯ２マスク２１０ｂを形成する。そして、このＳｉＯ２マスク２１０ｂをエッチングマスクとして公知の選択エッチング技術を用いて、ｐ−ＡｌＧａＡｓエッチングストップ層２０５に到達するようにｐ−ＡｌＧａＡｓ第二クラッド層２０６及びｐ−ＧａＡｓコンタクト層２０７をリッジ状に加工する。
【００６５】
本実施形態２においても実施形態１と同一の選択エッチング液を用いる。また、リッジ底部の幅（ストライプ幅）は１〜４μｍとする。
【００６６】
次に公知のフォトリソグラフ技術を用いて、図３（ｃ）に示すように、ＳｉＯ２絶縁膜２１１（厚さ０．１〜０．３μｍ）を中央のリッジ部Ａの側面に形成する。次に図３（ｄ）に示すように、ｐ−ＧａＡｓコンタクト層２０７上とＳｉＯ２絶縁膜２１１上を厚膜レジスト（厚さ２μｍ以上）からなるイオン注入用マスク２１５で被覆し、イオン注入により、厚膜レジスト２１５で被覆されていないｐ−ＧａＡｓ保護層２１８およびｐ−ＡｌＧａＡｓ第三クラッド層２１７を高抵抗化して、図３（ｅ）に示す高抵抗層２１４を形成する。注入用マスク２１５を除去後、図３（ｅ）に示すように、ｐ−ＧａＡｓコンタクト層２０７側の上面及びｎ−ＧａＡｓ基板２０１の下面に各々オーミック電極２１３、２１２を形成する。最後に、へき開法により共振器長を２００μｍに調整して、出射側端面には反射率３０％、反対側端面には反射率５０％のコーティング膜を各々形成する。
【００６７】
以上の工程により、本実施形態２のリッジ型の半導体レーザを作製したところ、半導体レーザの発振波長は実施形態１と同様に８００ｎｍであった。
【００６８】
本実施形態２のリッジ型半導体レーザでは、実施形態１と同様にｐ側オーミック電極２１３をボンディング面としてＳｉＣサブマウントに組み立てた場合の組立歩留は９５％以上であり、レーザ無発振による不良は極めて少ない結果であった。本実施形態ではイオン注入により電流狭窄を行うため、実施形態１と比較して電流ブロック層の膜厚を薄くできる。従って、リッジ部Ａの両側のリッジ部Ｂにおける活性層から表面までの距離が近く（合計膜厚を薄く）設定できるため、リッジ部Ｂの表面積が実施形態１と同じでも、放熱性をより向上できる利点がある。
【００６９】
また、本実施形態の応用例として、図４に示す構成を用いることもできる。すなわち、ｎ−ＡｌＧａＡｓ電流ブロック層２０８及びｎ−ＧａＡｓ保護層２０９を形成し、リッジ部Ｂはｎ型半導体層により電流ブロックを行う。また、リッジ部Ａとリッジ部Ｂ間以外のｐ型半導体層が露出した領域を、図４（ａ）に示すようにイオン注入により高抵抗化して、図４（ｂ）に示すように高抵抗層２１４を形成することにより、電流ブロックを実現する。これにより、実施形態１の構成において熱伝導率の低いＳｉＯ２絶縁膜２１１の被覆面積が減少し、更に放熱性は向上する。以上の構成により、組立時のリッジ部への応力低減も同時に実現できるため、低コストで安定した特性のレーザが作製できる。
【００７０】
（実施形態３）
実施形態３は、実施形態１〜２と同様の基本構成において、リッジ部Ａでの電流狭窄にイオン注入によるＧａＡｓ及びＡｌＧａＡｓ層の高抵抗化を用い、それ以外は実施形態１〜２と同様の構成となっている。
【００７１】
図５（１）を参照して、本実施形態における半導体レーザ素子の第１例について、その構造を製造工程とともに説明する。実施形態１と同様に、ｎ−ＧａＡｓ基板１０１を結晶成長装置（図示せず）内に設置し、第一回目の結晶成長を行った後に、図１（ｂ）までの工程を行う。
【００７２】
次に、公知のフォトリソグラフ技術を用いて図５（１ａ）に示すように、ｐ−ＧａＡｓコンタクト層１０７上にストライプ状の厚膜レジスト（厚さ２μｍ以上）からなるイオン注入用マスク３１５を形成する。そして、イオン注入によりイオン注入用マスク３１５で被覆されていないｐ−ＧａＡｓコンタクト層１０７およびｐ−ＡｌＧａＡｓ第二クラッド層１０６を高抵抗化して、図５（１ｂ）に示すような高抵抗層３１４ａを形成する。レジスト３１５を除去後、図５（１ｂ）に示すように、ｐ−ＧａＡｓコンタクト層１０７側の上面及びｎ−ＧａＡｓ基板１０１の下面に各々オーミック電極３１３、３１２を形成し、へき開法により共振器長を２００μｍに調整して、出射側端面には反射率３０％、反対側端面には反射率５０％のコーティング膜を各々形成する。
【００７３】
以上の工程により、本実施形態３のリッジ型の半導体レーザを作製したところ、発振波長は実施形態１と同様に８００ｎｍであった。
【００７４】
本実施形態３でも実施形態１と同一の選択エッチング液を用いた。また、リッジ底部の幅（ストライプ幅）は１〜４μｍとした。
【００７５】
本実施形態３のリッジ型半導体レーザでは、実施形態１と同様にｐ側オーミック電極３１３をボンディング面としてＳｉＣサブマウントに組み立てた場合の組立歩留は９５％以上であり、レーザ無発振による不良は極めて少ない結果であった。本素子ではイオン注入により電流狭窄を行うため、実施形態１と比較して電流ブロック層膜厚を薄くでき、リッジ部Ｂにおける活性層から表面までの距離が近く（合計膜厚を薄く）設定できるため、リッジ部Ｂの表面積が実施形態１と同じでも放熱性をより向上できる利点がある。
【００７６】
また、本実施形態の応用例として、図５（２）に、リッジ部Ｂの電流ブロックをイオン注入による半導体層の高抵抗化により実現した構成を示す。実施の形態２と同様に、各層を図３（ａ）に示すように堆積し、ｐ−ＡｌＧａＡｓ第三クラッド層２１７及びｐ−ＧａＡｓ保護層２１８をエッチングして、図５（２ａ）に示すようにリッジ部Ｂを形成する。次に厚膜レジストからなるイオン注入用マスク３１６をを通してイオン注入を行い、ｐ−ＧａＡｓコンタクト層２０７、ｐ−ＡｌＧａＡｓ第二クラッド層２０６ｐ−ＡｌＧａＡｓ、第三クラッド層２１７及びｐ−ＧａＡｓ保護層２１８を高抵抗化して、図５（１ｂ）に示すような高抵抗層３１４ｂを形成する。
【００７７】
この場合、リッジ部Ｂはｐ型半導体層でも構わないが、ｎ型半導体層またはアンドープの半導体層を約０．３μｍ以上、ｐ型半導体層上に形成することで、上述のようにＺｎの活性化向上により素子抵抗の低減も実現できる。
【００７８】
また、本構成ではストライプ部もイオン注入により電流狭窄するため、横モードが不安定になる問題はあるが、ゲインガイド型レーザとして使用できる。
【００７９】
（実施形態４）
実施形態４は、実施形態１〜２の構成に埋込結晶成長を加えたものである。結晶成長が複数回必要になり、低コスト化には適当ではないが、組み立て時のリッジ部への応力集中の低減や、放熱性向上、へき開時のクラック低減、素子抵抗の低減に対する効果が得られる構成である。埋込成長を加えること以外は、実施形態１〜２と同様の構成となっている。
【００８０】
図６を参照して、本実施形態における半導体レーザ素子の構造を製造工程とともに説明する。実施形態１と同様に公知のフォトリソグラフ技術及び選択エッチング技術を用いて図１（ｄ）までの工程までを行い、図６（１ａ）に示すリッジ、およびＳｉＯ２絶縁膜１１１（厚さ０．１〜０．３μｍ）が形成された状態を得る。本実施形態４でも実施形態１と同一の選択エッチング液を用いる。また、リッジ底部の幅（ストライプ幅）は１〜４μｍとする。
【００８１】
更に図６（１ｂ）に示すように、ｐ−ＧａＡｓ埋込層４１６を形成し、最後にｐ−ＧａＡｓ埋込層４１６側の上面及びｎ−ＧａＡｓ基板１０１の下面に各々、オーミック電極４１３、４１２を形成する。
【００８２】
図６（２）に示す構成では、図６（１）の構成におけるＳｉＯ２絶縁膜１１１に代えて、ｎ型電流ブロック層４０８（ＡｌＧａＡｓ又はＧａＡｓ）により電流狭窄する。図６（２ａ）に示すように、ｎ型電流ブロック層４０８は、リッジ形成の際にエッチングマスクとしたＳｉＯ２マスク４１０を用いた選択成長により形成される。以降の作製工程は図６（１）と同様であり、図６（２ｂ）に示すように、ｐ−ＧａＡｓ埋込層４１６、およびオーミック電極４１３、４１２を形成する。
【００８３】
図６（３）に示す構成では、図６（２）の構成においてｐ−ＧａＡｓ埋込層４１６を形成せず、ｎ型電流ブロック層４０８の上面及びｎ−ＧａＡｓ基板１０１の下面に各々オーミック電極４１３、４１２を形成する。
【００８４】
また、図６（２）及び（３）に示す構成においては、リッジ部Ｂのｎ型半導体層は必ずしも必要ではない。ｎ型半導体層が無い構成ではリッジ部Ａとリッジ部Ｂの高低差が小さくなるため、組み立て時のリッジ部Ａへの応力低減効果が減少する恐れがある。しかし、ｎ型電流ブロック層膜厚を適当に選ぶ事で対応可能である。
【００８５】
（実施形態５）
図７は、実施形態５における半導体レーザ素子を示す。本実施形態５は、ＡｌＧａＩｎＰ系材料を用いたリッジ型の半導体レーザ素子に適用した例である。
【００８６】
図７を参照して、本半導体レーザ素子の構造を、製造工程に従って説明する。まず、結晶成長装置（図示せず）内に設置したｎ−ＧａＡｓ基板５０１上に、第一回目の結晶成長により、ｎ−ＡｌＧａＩｎＰクラッド層５０２（ｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１．２μｍ）、ノンドープ量子井戸活性層５０３、ｐ−ＡｌＧａＩｎＰ第一クラッド層５０４（ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ、キャリア濃度４Ｅ１７ｃｍ−３、厚さ０．３μｍ）、ｐ−ＧａＩｎＰエッチングストップ層５０５（ｐ−Ｇａ０．５Ｉｎ０．５Ｐ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ９０Å）、ｐ−ＡｌＧａＩｎＰ第二クラッド層５０６（ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ１μｍ）、ｐ−ＧａＡｓコンタクト層５０７（キャリア濃度１Ｅ１９ｃｍ−３、厚さ０．２μｍ）、ｎ−ＡｌＧａＡｓ電流ブロック層５０８（ｎ−Ａｌ０．５Ｇａ０．５Ａｓ、キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．１μｍ）及びｎ−ＧａＡｓ保護層５０９（キャリア濃度１Ｅ１８ｃｍ−３、厚さ０．４μｍ）を順次堆積成長させる。
【００８７】
ここでノンドープ量子井戸活性層５０３は、Ｇａ０．６Ｉｎ０．４Ｐ井戸層（厚さ５３Å）、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ障壁層（厚さ５０Å）及び同組成のガイド層（厚さ４００Å）から成る歪四重量子井戸構造である。
【００８８】
次に、上記の半導体層が形成されたｎ−ＧａＡｓ基板５０１を成長装置から取り出し、公知のフォトリソグラフ技術を用いて、ｎ−ＧａＡｓ保護層５０９上にストライプ状のＳｉＯ２マスクを形成する。このＳｉＯ２マスクをエッチングマスクとして公知の選択エッチング技術を用いて、ｐ−ＧａＡｓコンタクト層５０７に到達するようにｎ−ＡｌＧａＡｓ電流ブロック層５０８及びｎ−ＧａＡｓ保護層５０９をエッチングする。
【００８９】
更に、公知のフォトリソグラフ技術を用いて、ｐ−ＧａＡｓコンタクト層５０７上にストライプ状のＳｉＯ２マスクを形成する。このＳｉＯ２マスクをエッチングマスクとして公知の選択エッチング技術を用いて、ｐ−ＧａＩｎＰエッチングストップ層５０５に到達するようにｐ−ＡｌＧａＩｎＰ第二クラッド層５０６及びｐ−ＧａＡｓコンタクト層５０７をリッジ状に加工する。
【００９０】
本実施形態５では、ＡｌＧａＡｓ層の選択エッチング液としてフッ酸系、ＧａＡｓ層の選択エッチング液としてアンモニア水に過酸化水素水を加えた溶液、ＡｌＧａＩｎＰ層のエッチングには塩酸系エッチング液を用いる。また、リッジ底部の幅（ストライプ幅）は３〜５μｍとする。
【００９１】
その後、公知のフォトリソグラフ技術を用いて、ＳｉＯ２絶縁膜５１１（厚さ０．１〜０．３μｍ）をリッジ部の側面に形成し、最後にｐ−ＧａＡｓコンタクト層５０７側の上面及びｎ−ＧａＡｓ基板５０１の下面に各々オーミック電極５１３、５１２を形成し、へき開法により共振器長を３５０μｍに調整して、出射側端面には反射率３０％、反対側端面には反射率７５％のコーティング膜を各々形成する。
【００９２】
以上の工程により、本実施形態５のリッジ型の半導体レーザを作製し、発振波長を測定したところ、６６０ｎｍであった。
【００９３】
本実施形態５のリッジ型半導体レーザにおいても、実施形態１と同様に、ｐ側オーミック電極をボンディング面としてＳｉＣサブマウントに組み立てた場合の組立歩留は９０％以上であり、レーザ無発振による不良は極めて少ない結果であった。これは、組立時の応力が、電流狭窄を行うリッジ部Ａより高いリッジ部Ｂに集中し、リッジ部Ａへの応力が緩和されるためと考えられる。へき開工程においても同様に、リッジ部Ａへの応力集中がそれを囲むリッジ部Ｂにより緩和されるため、クラック等による加工不良も大幅に低減された。また、素子の閾値電流も従来構造と比較して２０％の低下（２５ｍＡ→２０ｍＡ）を実現するとともに、組立後の９０％以上の素子が高温（７０℃  ７ｍＷ）における寿命試験で、１０００時間後の動作電流変化量が１０％以下と良好な結果が得られた。これは本実施形態５のリッジ型半導体レーザでは、実施形態１と同様に、ｎ型電流ブロック層上に熱伝導率の低いＳｉＯ２膜が形成されておらず、熱伝導率の高い金属電極を介してサブマウントに接続されるため、素子の放熱性が大幅に向上したことに起因すると考えられる。
【００９４】
実施形態１と同様に本実施形態５においても、素子の熱抵抗値を下げる方法として、図２に示すようにリッジ部Ａを逆メサ形状とすることが挙げられる。本素子の場合、リッジ部を形成する際に、塩酸系の異方性エッチング液を用いて、（１００）面を主面とするＧａＡｓ基板上に形成したＡｌＧａＩｎＰ層を、＜０１１＞方向にストライプ状にエッチングすることで順メサ構造が、ストライプ方向を９０°回転することで逆メサ構造が得られる。
【００９５】
また、逆メサ構造のリッジを採用することで、電極との接触面積が増すため、コンタクト抵抗が低減され、その結果素子のシリーズ抵抗値が低減できる利点もある。
【００９６】
また、本実施形態５では、ＤＶＤ等の読み出しに用いられる低出力の半導体レーザ素子に適用する場合について説明したが、本発明は、ＤＶＤ−Ｒ/ＲＷ、ＲＡＭ等の記録再生に用いられる高出力半導体レーザ素子にも同様に適用できる。この場合も同様に、組立時のリッジ部Ａへの応力低減による素子特性の安定化、へき開工程におけるクラック低減、および放熱性向上による高温における素子特性の改善の効果が得られる。
【００９７】
ノンドープ量子井戸活性層５０３は、高出力化に伴う端面劣化を抑制するために、Ｇａ０．６Ｉｎ０．４Ｐ井戸層（厚さ６０Å）、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ障壁層（厚さ５０Å）及び同組成のガイド層（厚さ２５０Å）から成る歪三重量子井戸構造とした。
【００９８】
また、本素子において、端面近傍の活性層内にＺｎ等のドーパントを拡散法やイオン注入法により高濃度ドーピングすることと、同端面近傍に電流ブロック層を形成し、活性層内へのキャリア注入を抑制することで得られる窓構造を採用ことで、高出力化に伴う端面劣化を更に抑制できる。
【００９９】
また、図１１に示す従来構造ではｐ−ＧａＡｓコンタクト層が結晶成長の最終層であり、前述の通り、Ｚｎドーパントが原子状水素により不活性化される現象が発生し、素子抵抗が高くなる課題もあったが、図７に示す本実施の形態の構造では、ｎ型半導体層をｐ−ＧａＡｓコンタクト層５０７上に成長させるので、水素による不活性化が抑制できる利点もある。
【０１００】
（実施形態６）
図８は、実施形態６における半導体レーザ素子を示す。本実施形態は、実施形態１〜５におけるリッジ部Ｂのその他の構成例に関する。
【０１０１】
図８（１）の構成は、実施形態１と同一であり、リッジ部Ａの両側にリッジ部Ｂが２つ形成されており、リッジ部Ｂの外側は平坦にエッチングされている。これに対して、図８（２）の構成では、リッジ部Ｂは２つ形成されているが、リッジ部Ｂの外側はエッチングされていない。従ってＳｉＯ２絶縁膜８１１ａは、リッジ部Ａとリッジ部Ｂの間にのみ形成されている。図８（３）の構成では、リッジ部Ｂが４つ形成されており、ＳｉＯ２絶縁膜８１１ｂが、それぞれのリッジ部間に形成されている。
【０１０２】
どの構成においても、リッジ部Ａより高いリッジ部が２つ以上形成されていれば、組み立て時の応力低減効果は得られる。放熱性についても、リッジ部上の絶縁膜を除去することで向上できる。へき開性についてもリッジ部Ａの両側にリッジ部Ｂを形成形成する構成（リッジ部Ａとリッジ部Ｂの間隔は３０μｍ以下）であれば、クラック発生を抑制できる。また、素子抵抗は、ｎ型半導体層をｐ型クラッド層上に結晶成長する構成とすれば低減できる。以上のように、リッジ部Ｂの構成は、上記条件を満足するものであれば問題ない。
【産業上の利用可能性】
【０１０３】
本発明によれば、一回の結晶成長を含む工程で製造可能で、誘電体膜により電流狭窄と光の閉じ込めを行う低コストな構造を有する半導体レーザにおいて、組立時のリッジ部への応力集中を低減して、量産性を高めることができる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施形態１におけるリッジ型半導体レーザの構造と製造方法を示す断面図
【図２】図１のリッジ型半導体レーザのリッジ部を拡大して示す断面図
【図３】本発明の実施形態２におけるリッジ型半導体レーザの構造と製造方法を示す断面図
【図４】実施形態２におけるリッジ型半導体レーザの応用例を示す断面図
【図５】本発明の実施形態３におけるリッジ型半導体レーザの構造と製造方法を示す断面図
【図６】本発明の実施形態４におけるリッジ型半導体レーザの構造と製造方法を示す断面図
【図７】本発明の実施形態５におけるリッジ型半導体レーザの断面図
【図８】本発明の実施形態６におけるリッジ型半導体レーザの断面図
【図９】従来例におけるリッジ型半導体レーザの製造方法を示す断面図
【図１０】従来例における溝型半導体レーザの製造方法を示す断面図
【図１１】従来例におけるリッジ型半導体レーザの製造方法を示す断面図
【図１２】従来例における他のリッジ型半導体レーザの製造方法を示す断面図
【図１３】従来例における他のリッジ型半導体レーザを示す断面図
【図１４】本発明のリッジ型半導体レーザによる効果を説明するための断面図
【符号の説明】
【０１０５】
１０１、２０１  ｎ−ＧａＡｓ基板
１０２、２０２  ｎ−ＡｌＧａＡｓクラッド層
１０３、２０３  ノンドープ量子井戸活性層
１０４、２０４  ｐ−ＡｌＧａＡｓ第一クラッド層
１０５、２０５  ｐ−ＡｌＧａＡｓエッチングストップ層
１０６、２０６  ｐ−ＡｌＧａＡｓ第二クラッド層
１０７、２０７  ｐ−ＧａＡｓコンタクト層
１０８  ｎ−ＡｌＧａＡｓ電流ブロック層
１０９  ｎ−ＧａＡｓ保護層
１１０ａ、１１０ｂ、２１０ａ、２１０ｂ、４１０  ＳｉＯ2マスク
１１１、２１１、５１１、８１１ａ、８１１ｂ  ＳｉＯ2絶縁膜
１１３、１１２、２１３、２１２、３１３、３１２、４１３、４１２、５１３、５１２  オーミック電極
２１７  ｐ−ＡｌＧａＡｓ第三クラッド層
２１８  ｐ−ＧａＡｓ保護層
２１５、３１５  イオン注入用マスク
２１４、３１４ａ  高抵抗層
４１６  ｐ−ＧａＡｓ埋込層
４０８  ｎ型電流ブロック層
５０１  ｎ−ＧａＡｓ基板
５０２  ｎ−ＡｌＧａＩｎＰクラッド層
５０３  ノンドープ量子井戸活性層
５０４  ｐ−ＡｌＧａＩｎＰ第一クラッド層
５０５  ｐ−ＧａＩｎＰエッチングストップ層
５０６  ｐ−ＡｌＧａＩｎＰ第二クラッド層
５０７  ｐ−ＧａＡｓコンタクト層
５０８  ｎ−ＡｌＧａＡｓ電流ブロック層
５０９  ｎ−ＧａＡｓ保護層
【図１】
2008205442.tif 000003
【図２】
2008205442.tif 000004
【図３】
2008205442.tif 000005
【図４】
2008205442.tif 000006
【図５】
2008205442.tif 000007
【図６】
2008205442.tif 000008
【図７】
2008205442.tif 000009
【図８】
2008205442.tif 000010
【図９】
2008205442.tif 000011
【図１０】
2008205442.tif 000012
【図１１】
2008205442.tif 000013
【図１２】
2008205442.tif 000014
【図１３】
2008205442.tif 000015
【図１４】
2008205442.tif 000016