(57)【要約】【課題】アイドリング電流を減少する。【解決手段】トランジスタ３０の一端は電源に接続され、他端は抵抗３４を介し制御端に接続される。また、制御端には定電流源３２が接続される。トランジスタ３６の一端は電源に接続され、他端は出力端ＯＵＴに接続される。また、制御端には定電流源３８と信号源４０が接続される。入力信号源４０の出力がないときに、前記トランジスタ３０，３６はカレントミラーとして動作し、入力信号源４０からの入力信号はトランジスタ３６により増幅されて信号出力端ＯＵＴから出力される。【選択図】図１
2008067214.tif 000002
【特許請求の範囲】
【請求項１】
一対の入出力端と、制御端とを有し、１つの入出力端が電源に接続され、他の入出力端が第１抵抗を介し制御端に接続されると共に、制御端には第１定電流源が接続されている第１トランジスタと、
一対の入出力端と、制御端とを有し、１つの入出力端が電源に接続され、他の入出力端が信号出力端に接続され、制御端は第２抵抗を介し前記第１トランジスタの他の入出力端が接続されると共に、第２定電流源が接続され、かつ入力信号が入力される第２トランジスタと、
を含み、
前記入力信号の入力がないときに、前記第１および第２トランジスタをカレントミラーとして動作させ、入力信号源からの入力信号を第２トランジスタにより増幅して前記信号出力端から出力することを特徴とするアンプ回路。
【請求項２】
一対の入出力端と、制御端とを有し、１つの入出力端が高電圧電源に接続され、他の入出力端が第１抵抗を介し制御端に接続されると共に、制御端には電流吸い込み型の第１定電流源が接続されている第１極性の第１トランジスタと、
一対の入出力端と、制御端とを有し、１つの入出力端が高電圧電源に接続され、他の入出力端が信号出力端に接続され、制御端は第２抵抗を介し前記第１トランジスタの他の入出力端に接続されると共に、電流吸い込み型の第２定電流源が接続され、かつ入力信号が入力される第１極性の第２トランジスタと、
一対の入出力端と、制御端とを有し、１つの入出力端が低電圧電源に接続され、他の入出力端が第３抵抗を介し制御端に接続されると共に、制御端には電流吐き出し型の第３定電流源が接続されている第２極性の第３トランジスタと、
一対の入出力端と、制御端とを有し、１つの入出力端が低電圧電源に接続され、他の入出力端が前記信号出力端に接続され、制御端は第４抵抗を介し前記第３トランジスタの他の入出力端に接続されると共に、電流吐き出し型の第４定電流源が接続され、かつ前記入力信号と逆極性の入力信号が入力されている第２極性の第４トランジスタと、
を含み、
前記入力信号の入力がないときに、前記第１および第２トランジスタをカレントミラーとして動作させ、第３および第４トランジスタをカレントミラーとして動作させ、前記入力信号を第２トランジスタおよび第４トランジスタにより増幅して前記信号出力端から出力することを特徴とするアンプ回路。
【請求項３】
請求項２に記載のアンプ回路において、
前記第１〜第４抵抗は同一の抵抗値を有し、前記第１〜第４定電流源は同一の電流値を有することを特徴とするアンプ回路。
【請求項４】
請求項２または３に記載のアンプ回路において、
前記第１〜第４トランジスタは、ＭＯＳトランジスタであり、第１および第２トランジスタがｐチャネルトランジスタ、第３および第４トランジスタがｎチャネルトランジスタであることを特徴とするアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅するアンプ回路、特に電圧電源が低い場合に好適なものに関する。
【背景技術】
【０００２】
従来より、各種のアンプ回路が知られているが、電源電圧が低い（例えば、１．５Ｖ）低電圧アンプにおいて、電流増幅を行う場合において、ダーリントン接続など出力における最大電圧が制限されるような構成をとることはできない。このため、カレントミラー回路を用い、そのミラー比により増幅する回路が採用されている。
【０００３】
図２には、従来の回路の一例が示されている。ＰＮＰ型のトランジスタ１０は、エミッタが電源Ｖｃｃに接続され、コレクタ・ベース間が短絡している。また、このトランジスタ１０のコレクタ・ベースには、定電流源１２および入力信号源１４が接続されている。
【０００４】
トランジスタ１０のコレクタ・ベースには、ＰＮＰ型のトランジスタ１６のベースが接続されている。このトランジスタ１６のエミッタは、電源Ｖｃｃに接続され、コレクタは出力端ＯＵＴに接続されている。トランジスタ１０と、トランジスタ１６は、カレントミラーを構成する。
【０００５】
また、ＮＰＮ型のトランジスタ２０は、エミッタがグランドＧＮＤに接続され、コレクタ・ベース間が短絡している。また、このトランジスタ２０のコレクタ・ベースには、定電流源２２および入力信号源２４が接続されている。入力信号源２４は、入力信号源１４と逆相の入力信号を出力する。
【０００６】
トランジスタ２０のコレクタ・ベースには、ＮＰＮ型のトランジスタ２６のベースが接続されている。このトランジスタ２６のエミッタは、グランドＧＮＤに接続され、コレクタは出力端ＯＵＴに接続されている。トランジスタ２０と、トランジスタ２６は、カレントミラーを構成する。
【０００７】
このような回路において、入力信号の入力がない場合には、定電流源１２，２２に流れる定電流がトランジスタ１０，２０に流れ、従ってトランジスタ１６，２６には前記定電流をミラー比に応じて増加した電流が流れる。なお、ミラー比は、トランジスタ１０，２０のエミッタ面積とトランジスタ１６，２６のエミッタ面積の比で決定される。定電流源１２，２２の電流は同一に設定されており、したがってトランジスタ１６，２６に流れる電流も同一になり、出力端には電流が流れない。
【０００８】
一方、入力信号源１４，２４から逆相の電流が流れると、それらがミラー比に応じて増幅されてトランジスタ１６，２６に流れ、これらの電流は逆相であるため、同相で加算された電流が出力端ＯＵＴから出力される。
【０００９】
なお、これはアンプの最終段の構成であり、増幅率を上げるためには、図２の構成の回路を複数段接続すればよい。この場合、トランジスタ１６およびトランジスタ２６のコレクタをそれぞれ次段の入力信号源１４，２４とすればよい。
【００１０】
【特許文献１】特開平７−２７３５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述のように、従来アンプ回路においては、カレントミラー回路を複数必要とする。そして、各段のカレントミラー回路において、出力におけるクロスオーバー歪みを防止するため、アイドリング電流を流す必要がある。従って、アイドリング時における無駄な電流消費が大きく、また回路規模も大きくなるという問題がある。
【課題を解決するための手段】
【００１２】
本発明は、一対の入出力端と、制御端とを有し、１つの入出力端が電源に接続され、他の入出力端が第１抵抗を介し制御端に接続されると共に、制御端には第１定電流源が接続されている第１トランジスタと、一対の入出力端と、制御端とを有し、１つの入出力端が電源に接続され、他の入出力端が信号出力端に接続され、制御端は第２抵抗を介し前記第１トランジスタの他の入出力端が接続されると共に、第２定電流源が接続され、かつ入力信号が入力される第２トランジスタと、を含み、前記入力信号の入力がないときに、前記第１および第２トランジスタをカレントミラーとして動作させ、入力信号源からの入力信号を第２トランジスタにより増幅して前記信号出力端から出力することを特徴とする。
【００１３】
また、本発明は、一対の入出力端と、制御端とを有し、１つの入出力端が高電圧電源に接続され、他の入出力端が第１抵抗を介し制御端に接続されると共に、制御端には電流吸い込み型の第１定電流源が接続されている第１極性の第１トランジスタと、一対の入出力端と、制御端とを有し、１つの入出力端が高電圧電源に接続され、他の入出力端が信号出力端に接続され、制御端は第２抵抗を介し前記第１トランジスタの他の入出力端に接続されると共に、電流吸い込み型の第２定電流源が接続され、かつ入力信号が入力される第１極性の第２トランジスタと、一対の入出力端と、制御端とを有し、１つの入出力端が低電圧電源に接続され、他の入出力端が第３抵抗を介し制御端に接続されると共に、制御端には電流吐き出し型の第３定電流源が接続されている第２極性の第３トランジスタと、一対の入出力端と、制御端とを有し、１つの入出力端が低電圧電源に接続され、他の入出力端が前記信号出力端に接続され、制御端は第４抵抗を介し前記第３トランジスタの他の入出力端に接続されると共に、電流吐き出し型の第４定電流源が接続され、かつ前記入力信号と逆極性の入力信号が入力されている第２極性の第４トランジスタと、を含み、前記入力信号の入力がないときに、前記第１および第２トランジスタをカレントミラーとして動作させ、第３および第４トランジスタをカレントミラーとして動作させ、前記入力信号を第２トランジスタおよび第４トランジスタにより増幅して前記信号出力端から出力することを特徴とする。
【００１４】
また、前記第１〜第４抵抗は同一の抵抗値を有し、前記第１〜第４定電流源は同一の電流値を有することが好適である。
【００１５】
また、前記第１〜第４トランジスタは、ＭＯＳトランジスタであり、第１および第２トランジスタがｐチャネルトランジスタ、第３および第４トランジスタがｎチャネルトランジスタであることが好適である。
【発明の効果】
【００１６】
本発明によれば、第２トランジスタの電流増幅能力を利用するため、１段で大きな増幅を行うことができ、多段の回路構成が不要であり、シンプルな構成にでき、アイドリング電流を少なくすることができる。また、トランジスタとしてＭＯＳトランジスタを利用すれば、消費電流をさらに小さくでき、さらに温度特性も改善することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
図１は、実施形態に係るアンプ回路の構成を示す図である。
【００１９】
ｐチャネルのＭＯＳトランジスタから構成されるトランジスタ３０は、ソースが電源Ｖｃｃに接続され、そのゲートには、定電流を引き抜く定電流源３２が接続されている。また、トランジスタ３０のドレインは抵抗３４を介しゲートに接続されている。
【００２０】
ｐチャネルのＭＯＳトランジスタから構成されるトランジスタ３６は、ソースが電源Ｖｃｃに接続され、そのゲートには、定電流を引き抜く定電流源３８および入力信号源４０が接続されている。また、トランジスタ３６のドレインは出力端ＯＵＴに接続されている。さらに、このトランジスタ３６のゲートには、抵抗４２の一端が接続され、この抵抗４２の他端は、トランジスタ３０のコレクタおよび抵抗３４を介しトランジスタ３０のゲートに接続されている。
【００２１】
ｎチャネルのＭＯＳトランジスタから構成されるトランジスタ５０は、ソースがグランドＧＮＤに接続され、そのゲートには、定電流を吐き出す定電流源５２が接続されている。また、トランジスタ５０のドレインは抵抗５４を介しゲートに接続されている。
【００２２】
ｎチャネルのＭＯＳトランジスタから構成されるトランジスタ５６は、ソースがグランドＧＮＤに接続され、そのゲートには、定電流を吐き出す定電流源５８および入力信号源６０が接続されている。入力信号源６０は入力信号源４０とは逆相の入力信号を出力する。
【００２３】
また、トランジスタ５６のドレインは出力端ＯＵＴに接続されている。さらに、このトランジスタ５６のゲートには、抵抗６２の一端が接続され、この抵抗６２の他端は、トランジスタ５０のコレクタおよび抵抗５４を介しトランジスタ５０のゲートに接続されている。
【００２４】
このような回路において、入力信号源４０からの信号がない場合には、定電流源３２に流れる電流は、トランジスタ３０から抵抗３４を介し供給される。また、定電流源３８に流れる電流はトランジスタ３０から抵抗４２を介し供給される。定電流源３２，３８の定電流が同一であると共に、抵抗３４，４２の抵抗値が同じであり、従ってトランジスタ３０，３６はカレントミラーとして動作する。また、入力信号源６０からの信号がない場合に、定電流源５２に流れる電流は、抵抗５４を介しトランジスタ５０に流れる。また、定電流源５８に流れる電流は抵抗６２を介しトランジスタ５０に流れる。定電流源５２，５８の定電流が同一であると共に、抵抗５４，６２の抵抗値が同じであり、従ってトランジスタ５０，５６はカレントミラーとして動作する。
【００２５】
そして、トランジスタ３６，５６は同一の電流を流すので、出力端ＯＵＴへの出力はゼロとなり、トランジスタ３６，５６に流れる電流がアイドル電流となる。
【００２６】
一方、入力信号源４０，６０から逆相の入力信号が出力されると、これがトランジスタ３６，５６のゲートに直接印加される。従って、この入力信号はトランジスタ３６，５６の電流増幅能力よって増幅（ｈｆｅ倍）されてそれぞれに流れ、これらが加算されて出力端ＯＵＴから吐き出しまたは吸い込む出力電流となる。
【００２７】
このように、本実施形態では、トランジスタ３６，５６の電流増幅能力を利用するため、１段で大きな増幅を行うことができる。このため、多段の回路構成が不要であり、シンプルな構成にでき、アイドリング電流を少なくすることができる。また、トランジスタとしてＭＯＳトランジスタを利用することで、消費電流をさらに小さくでき、さらに温度特性も改善することができる。なお、この構成によれば、アイドリング電流は３００μＡ程度でよく、従来回路の１／３以下にすることができる。
【図面の簡単な説明】
【００２８】
【図１】実施形態に係るアンプ回路の構成を示す図である。
【図２】従来例の構成を示す図である。
【符号の説明】
【００２９】
１０，１６，１８，２０，２６，３０，３６，５０，５６  トランジスタ、１２，２２，３２，３８，５２，５８  定電流源、１４，２４，４０，６０  入力信号源、３４，４２，５４，６２  抵抗。
【図１】
2008067214.tif 000003
【図２】
2008067214.tif 000004