(57)【要約】      （修正有）【課題】セラミック基板を用いた半導体パッケージにおいて、セラミック基板と封止部材との位置決めを確実に行い、生産性の向上と性能の安定を図る封止パッケージを提供する。【解決手段】ＩＣチップを搭載した基板１ａ上に、接合部材を介してキャップ３、ウォール２ａ等の封止部材を取り付け、内部を中空に気密封止してなる半導体パッケージにおいて、基板１ａ上の封止部材を取り付ける部位に封止部材の位置合わせのために窪みを設けた半導体パッケージとする。【選択図】図１
2008060289.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップと、
前記ＩＣチップを搭載する基板と、
前記基板に接合され、前記ＩＣチップの周囲を囲う封止障壁と、
前記障壁に取り付けられ、前記基板と前記障壁とにより形成された開口部を塞ぐ封止蓋とを備え、
前記基板上の前記封止障壁を取り付ける部位に、前記封止障壁の位置合わせのための段差を設けた半導体パッケージ。
【請求項２】
請求項１において、
前記封止障壁及び前記封止蓋の内側もしくは外側、あるいは全体を導電性の材料としたことを特徴とする半導体パッケージ。
【請求項３】
請求項１において、
前記基板はセラミック多層基板であることを特徴とする半導体パッケージ。
【請求項４】
請求項１において、
前記封止障壁を取り付ける部位の外側が内側よりも高いことを特徴とする半導体パッケージ。
【請求項５】
請求項１において、
前記封止障壁を取り付ける部位の外側が内側よりも低いことを特徴とする半導体パッケージ。
【請求項６】
ＩＣチップと、
前記ＩＣチップを搭載する基板と、
前記基板に接合され、前記ＩＣチップの周囲を囲う封止障壁と、
前記障壁に取り付けられ、前記基板と前記障壁とにより形成された開口部を塞ぐ封止蓋とを備え、
前記封止障壁は、前記基板と対向する側の面に位置合わせのための突起を有し、前記基板は、前記封止障壁の突起と嵌合する窪みを備えた半導体パッケージ。
【請求項７】
請求項６において、
対となる前記封止障壁の突起及び前記基板の窪みを複数備えたことを特徴とする半導体パッケージ。
【請求項８】
請求項７において、
前記複数の突起及び窪みは、その対ごとに形状が異なることを特徴とする半導体パッケージ。
【請求項９】
発振器ＩＣと、
電力増幅器ＩＣと、
ミキサＩＣと、
これらのＩＣを搭載する基板と、
前記基板に接合され、前記ＩＣの周囲を囲う封止障壁と、
前記障壁に取り付けられ、前記基板と前記障壁とにより形成された開口部を塞ぐ封止蓋とを備え、
前記基板は、前記封止障壁を取り付ける部位に、前記封止障壁の位置合わせのための段差を備えた半導体パッケージ。
【請求項１０】
請求項９において、
前記封止障壁は、当該封止障壁により囲まれる領域内を２以上の領域に分割する仕切り壁を備えたことを特徴とする半導体パッケージ。
【請求項１１】
請求項１０において
前記２以上の領域のうち、第一の領域に前記発振器ＩＣと前記電力増幅ＩＣを収容し、第二の領域に前記ミキサＩＣを収容したことを特徴とする半導体パッケージ。
【請求項１２】
請求項１１において、
前記発振器ＩＣと前記ミキサＩＣとを接続する伝送線路を備え、
前記封止障壁の仕切り壁は、前記伝送線路を通すための窓部を備えることを特徴とする半導体パッケージ。
【請求項１３】
請求項９において、
前記封止障壁及び前記封止蓋の内側もしくは外側、あるいは全体を導電性の材料としたことを特徴とする半導体パッケージ。
【請求項１４】
請求項９において、
前記基板はセラミック多層基板であることを特徴とする半導体パッケージ。
【請求項１５】
請求項９において、
前記封止障壁を取り付ける部位の外側が内側よりも高いことを特徴とする半導体パッケージ。
【請求項１６】
請求項９において、
前記封止障壁を取り付ける部位の外側が内側よりも低いことを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに関し、特にレーダ装置等に用いられる高周波回路パッケージに関する。
【背景技術】
【０００２】
従来、平坦なセラミック基板にＩＣチップを実装し、封止対象とする部分を覆う封止部材（ウォール，キャップ等）を、接合部材（ＡｕＳｎ，はんだ等）を用いて取り付け、内部を中空に気密封止してなる半導体パッケージがある。
【０００３】
【特許文献１】特開２００６−１３５５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
セラミック基板と封止部材を接合するとき、ＡｕＳｎ，はんだ等の接合部材のぬれ性の観点から接合面に圧力を加える必要がある。そこで、封止部材自体の荷重が小さく、接合面への加重が不足する場合は、おもり等で加重をかけてリフロー炉に入れる。このとき、上記従来技術ではセラミック基板と封止部材との接合面とが双方とも平坦であるため、セラミック基板と封止部材との相対位置が炉内の搬送ベルトの振動等でずれることがある。このようなずれが生じた場合、以下（１）乃至（４）に示す悪影響の少なくともいずれかが生じる可能性がある。以下（１）乃至（４）のいずれかが発生した製品については、通常不良品とされる。従って上記従来技術では製品の歩留まりはセラミック基板と封止部材との相対位置のずれが発生する確率に支配され、歩留まりの向上が難しいという問題がある。
（１）セラミック基板と封止部材との間の接合部材に隙間が生じることがあり、十分な気密性が確保できない場合がある。気密性が確保できないと、パッケージ内部へ水蒸気が進入し、ＩＣチップの配線のマイグレーション等による劣化や、結露によるＩＣチップの性能劣化，Ａｕ線の腐食等が生じることになる。
（２）セラミック基板と封止部材とのずれが防止できない場合、ＩＣチップ上にゲル等を封入して封止する必要が生じる。しかしながら、封止するＩＣチップが高周波ＩＣチップの場合、ＩＣチップ上を空間として電波伝搬経路の一部とする場合が多い。このようなゲルは比誘電率が空気に比べて高く、誘電損失が大きいため、ＩＣチップ上にゲル等を充填すると、ＩＣチップ上が空間である場合に比べてＩＣチップ上を伝播する電波の波長が短くなり、ＩＣチップ上の回路のインピーダンス整合がとれなくなる。またゲル中を高周波が伝播するので伝送損失が高くなる。従って高周波特性が劣化する。
（３）高周波ＩＣのパッケージではＩＣ周辺の部材も高周波回路の一部を構成する。特に周波数が高い高周波ＩＣを用いるパッケージでは、セラミック基板と封止部材との間のずれにより、パッケージ内部の空間長が周波数に応じた波長より長くなる場合がある。この場合、電波がパッケージ内部で共振し、高周波ＩＣの性能を低下させる場合がある。
（４）高周波ＩＣでは、パッケージ外部からの信号（ノイズ及び干渉信号）により、性能劣化，誤動作を引き起こす可能性があるため、電磁気的なシールドが必要である。しかし、セラミック基板と封止部材との相対位置がずれると、隙間が生じて電磁気的なシールドの効果が得られない可能性がある。
【０００５】
以上の課題に鑑み、本発明ではセラミック基板と封止部材との位置関係が、これらの部材の接合工程においてずれないような半導体パッケージの構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
ＩＣチップを搭載した基板上に、接合部材を介してキャップ，ウォール等の封止部材を取り付け、内部を中空に気密封止してなる半導体パッケージにおいて、基板上の封止部材を取り付ける部位に封止部材の位置合わせのための段差又は突起を設ける。
【０００７】
より好ましくは、ＩＣチップと、前記ＩＣチップを搭載する基板と、前記基板に接合され、前記ＩＣチップの周囲を囲う封止障壁と、前記障壁に取り付けられ、前記基板と前記障壁とにより形成された開口部を塞ぐ封止蓋とを備えた半導体パッケージにおいて、前記基板上の前記封止障壁を取り付ける部位に、前記封止障壁の位置合わせのための段差又は突起を設ける。
【発明の効果】
【０００８】
接合工程において、セラミック基板と封止部材との相対位置がずれることを防止できる。これにより、不良品の発生率を低減し、生産上の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図を用いて本発明の実施例を説明する。
【実施例１】
【００１０】
図１、図２に本発明の第一の実施例に係る半導体パッケージを示す。図１は、分解斜視図を示し、図２はＡ−Ａ′断面図を示している。
【００１１】
本実施例の半導体パッケージは、配線パターン８が形成されたセラミック基板１ａと、当該セラミック基板に搭載されるＩＣチップ４と、当該配線パターン及びＩＣチップが設けられた領域を囲うウォール２ａと、当該ウォール２ａの開口部を塞ぐリッド３とを備える。このウォール２ａ及びリッド３により、ＩＣチップ４を含めた高周波回路が封止される。セラミック基板１ａの内部には内部配線パターンが形成されている。ＩＣチップ４や他の回路構成部品は、当該内部配線パターンを介して接続端子１０に電気的に接続される。接続端子１０は半導体パッケージを外部の回路と接続するための端子である。本実施例の構造は車載用レーダに用いられる高周波回路パッケージに好適であり、種々のギガヘルツ帯（２４ＧＨｚ，７６ＧＨｚ，８０ＧＨｚなど）の高周波回路に適用することができる。
【００１２】
セラミック基板１ａのウォール２ａが取り付けられる位置にはウォール２ａの外形に合わせた段差５を設ける。すなわち、ＩＣチップ４や配線パターン８などが設けられた封止対象領域の周囲に段差５を設ける。従って、段差５の内側に配線パターン８が形成され、ＩＣチップ４の厚みにあわせたキャビティ６が設けられた構造となる。これにより、ウォール２ａをセラミック基板１ａにはんだ付けする際に、ウォール２ａとセラミック基板
１ａとの相対的な位置がずれることを防止できる。
【００１３】
本実施例では、セラミック基板１ａを多層基板とし、封止対象領域の外側の層数を１層分、多くして段差を形成している。当該構成により、接合用のはんだが封止対象領域の外側にはみ出すことを抑止できる。なお、段差の高さは必ずしも１層分である必要はない。しかしながら、１層分若しくは２層，３層分などのように、多層基板の各層の厚さの倍数とすることで、段差の形成がより容易になる。
【００１４】
以下、図１，図２に示す半導体パッケージの製造工程の例を説明する。
【００１５】
まず、セラミック基板１ａにプリフォームのＡｕＳｎ材を乗せその上にウォール２ａを載せる。このとき、セラミック基板１ａに形成された段差５がウォール２ａの位置合わせとなる。なお位置合わせに用いるセラミック基板１ａの段差５の幅の精度は例えば±５０μｍ程度である。また、ウォール２ａの外形精度は、エッチングで成形する場合、例えば±１０μｍ程度である。
【００１６】
次に、これをＨ２還元炉で３００℃以上の温度でリフローを行い、接合する。この接合では、予めウォール２ａもしくはセラミック基板１ａの接合面に接合部材をリフロー炉に通して融着し、セラミック基板１ａとウォール２ａを組み合わせて再度リフロー炉に通して接合する方法がある。あるいは、どちらかの部材に接合材を融着させず、セラミック基板１ａとウォール２ａの接合面の間に接合部材（ＡｕＳｎあるいははんだ等）を挟んでリフロー炉に通し、一度に接合する方法もある。
【００１７】
続いて、ＩＣチップ４をダイボンド材でセラミック基板１ａへ接合し、ＩＣチップ４とセラミック基板１ａ間をＡｕワイヤもしくはＡｌワイヤでボンディング結線を行う。
【００１８】
次にＩＣチップ４などの部品を実装する。ＩＣチップ４はダイボンド材でセラミック基板１ａへ接合される。ＩＣチップ４は、高周波ＩＣチップであり、裏面の接合面をＧＮＤとしたマイクロストリップ線路で構成されたものである。当該ＩＣチップ４のマイクロストリップ線路をセラミック基板１ａ上のマイクロストリップ線路と結線するためには、
ＩＣチップ４のＧＮＤである裏面とセラミック基板１ａのＧＮＤとを導通させる必要がある。そこでＩＣチップ４の実装には導電性のＡｇペースト接着剤を用いる。恒温層でＡｇペーストを硬化させた後、Ａｕワイヤでボンディングしてセラミック基板１ａとＩＣチップ４を結線する。
【００１９】
この後、Ｎ２ （窒素）雰囲気でリッド３をウォール２ａの上に載せリッド３とウォール２ａの接合面をレーザで溶接し、気密封止する。なお、使用する封止部材のウォール
２ａおよびリッド３は金属材料で、導電性を有しており、外部からのＩＣへ影響をおよぼす信号をシールドすることが可能である。
【００２０】
本実施例では、封止部材をウォール２ａとリッド３の二部材の構成とする。そして、
ＩＣチップ４等を実装する前にセラミック基板１ａにウォール２ａを接合し、ＩＣチップ４を実装後にウォール２ａへリッド３を接合する。ここでウォール２ａへのリッド３の接合では、ＩＣチップ４等の温度上昇が少ない、シーム溶接やレーザ溶接のような局部の温度上昇の接合方法を用いる。
【００２１】
本実施例のような高周波回路パッケージでは、セラミック基板１ａに実装されるＩＣチップ４や他の回路構成部材がリフロー炉での加熱温度に耐えられない場合がある。
【００２２】
ここで、封止部材をウォール２ａとリッド３の二部材に分けずに、キャップ状の部材とし、この部材をリフローによってセラミック基板１ａに接合部材で接合しようとすると、セラミック基板１ａおよびＩＣチップ４を含む半導体パッケージ全体をリフロー炉に通す必要が生じるため、この方法は適用できない。
【００２３】
また、リフロー時に用いられる水素等のガスがＩＣチップ４に影響をおよぼす場合がある。例えばＩＣチップ４は、動作する周波数が高い場合、ＧａＡｓなどの化合物を基板として作られることが多い。このＩＣチップ４のＦＦＴ層に水素が付着すると性能が劣化する場合がある。
【００２４】
このように、封止部材のずれによる気密封止の低下をなくし、生産上の歩留まり向上を目的とするとともに、特に高周波ＩＣの性能低下を防ぐとともに位置合わせの工数を小さくし、生産性をあげることができる。さらに、封止部材の内側もしくは外側、あるいは全体を導電性の材料とすることで、高周波ＩＣを封止する場合、シールド効果を得ることができる。
【実施例２】
【００２５】
図３，図４を用いて、本発明の第２の実施形態について説明する。図３は、分解斜視図を示し、図４はＡ−Ａ′断面図を示している。
【００２６】
本実施例は、ウォール２ｂのセラミック基板１ｂと接合する面に突起２ｂ′を設け、セラミック基板１ｂにはウォール２ｂに設けた突起２ｂ′に合うように窪み５ｂを設けた点で、実施例１と異なる。当該構成によれば、実施例１のように封止対象領域の全周囲について段差５を設ける必要が無く、実施例１よりもセラミック基板１ｂの形状を単純にすることができる。ここでは窪み５ｂはセラミック基板１ｂの層構成に合わせて１層分としている。なお、セラミック基板１ｂ及びウォール２ｂは形状が実施例１と異なっているが、その材質や電気的特性は同様である。従って、特に説明しない構成及び効果については、実施例１と同様である。
【００２７】
ここで突起２ｂ′及び窪み５ｂは少なくとも２ヶ所以上設ける。これにより、セラミック基板１ｂとウォール２ｂの位置が一意に決まるからである。ウォール２ｂに向きがある場合は、誤組立防止のため２ヶ所の突起５ｂの形状を異なるようにすることもできる。例えば、ウォール２ｂが単純な正方形状である場合にはウォール２ｂを１８０度回転させて組み立てても問題は生じない。しかしながら、ウォール２ｂの機械的形状若しくは物理的な性質が回転対称でない場合は、上述のように複数の突起５ｂの形状を相互に異ならせることにより、向きを誤って組み立てることを防止できるという利点がある。
【００２８】
なお、本実施例にかかる半導体回路パッケージの組立手順は、実施例１と基本的に同じである。
【実施例３】
【００２９】
図５，図６を用いて、本発明の第３の実施形態について説明する。図５は、分解斜視図を示し、図６はＡ−Ａ′断面図を示している。
【００３０】
本実施例は、セラミック基板１ｃのうち、封止対象領域の内側をかさ上げすることによって段差５を形成している。この点で、封止対象領域の外側をかさ上げして段差５を形成する実施例１と異なる。
【００３１】
なお、セラミック基板１ｃ及びウォール２ｃは形状が実施例１と異なっているが、その材質や電気的特性は同様である。従って、特に説明しない構成及び効果については、実施例１と同様である。
【実施例４】
【００３２】
図７，図８を用いて、本発明の第４の実施形態について説明する。図７は、分解斜視図を示し、図８はＡ−Ａ′断面図を示している。
【００３３】
本実施例は、本発明を送信回路と受信回路とを備えたレーダ装置に適用した例であり、送信及び受信の各機能を実現する高周波ＩＣチップを複数個実装したパッケージに適用した実施形態である。ここでは、高周波ＩＣチップを複数個実装するパッケージとしてレーダ用のＩＣチップ構成を例に説明する。セラミック基板１ｄには高周波ＩＣチップが実装される。本実施例では、セラミック基板１ｄに実装される高周波ＩＣチップとして、発振器ＭＭＩＣ（Monolithic Microwave Integrated Circuit）４ａ，ミキサＭＭＩＣ４ｂ、及び電力増幅器ＭＭＩＣ４ｃを想定する。
【００３４】
発振器ＭＭＩＣ４ａの発振信号は、二分岐してミキサＭＭＩＣ４ｂと電力増幅器MMIC4cにそれぞれ入力される。電力増幅器ＭＭＩＣ４ｃは入力された信号を増幅し、伝送線路
８ｂへ信号を送る。伝送線路８ｂの裏面は送信用のアンテナと接続されており、電力増幅器ＭＭＩＣ４ｃで増幅された送信信号は送信用のアンテナから送信される。送信用のアンテナから送信された信号はレーダの被検知物で反射される。
【００３５】
一方、伝送線路８ａの裏面は受信用のアンテナと接続されている。被検知物で反射された反射信号は受信用のアンテナにより受信される。ミキサＭＭＩＣ４ｂは、伝送線路８ａを介して入力されるレーダの被検知物で反射される反射信号と発振器ＭＭＩＣ４ａからの発振信号を混合し、ＩＦ信号（中間周波数信号）を生成する。ＩＦ信号を処理することで、被検知物までの距離等が計測される。
【００３６】
ウォール２ｄは、ＭＭＩＣ４ａ〜４ｃを二つの空間に分離する仕切りを備える。二つの空間のうち一方には、発振器ＭＭＩＣ４ａと電力増幅ＭＭＩＣ４ｃとが収容される。他方の空間にはミキサＭＭＩＣ４ｂが収容される。仕切り７ａには窓７ｂが二空間を繋ぐ伝送線路上に設けられる。窓７ｂの幅は発振器ＭＭＩＣ４ａが発振する周波数の電波が伝送線路以外を通過できないように、遮断周波数が発振器ＭＭＩＣ４ａで発振する周波数以上となるような幅としている。このとき、ウォール２ｄの位置ずれがあると、窓７ｂとその下の伝送路の相対位置が変わり、伝送路の特性インピーダンスが変化する。伝送線路の特性インピーダンスが変化すると、伝送線路の特性インピーダンスが変化した部分で伝送する信号の一部が反射するため、伝送特性が劣化し、レーダ性能が低下する。そのため、セラミック基板１に窪みを設け、ウォール２ｄの位置合わせを行い、ずれを防止する。
【００３７】
なお、実施例１乃至３では、一般的な高周波回路パッケージとして本発明の実施形態を説明したが、実施例１乃至３で説明したセラミック基板（１ａ，１ｂ，１ｃ）及びウォール（２ａ，２ｂ，２ｃ）の形状を実施例４のような送信回路と受信回路を備えたレーダ装置に適用してもよい。その場合、実施例１乃至３における複数のＩＣパッケージとして、発振器ＭＭＩＣ４ａ，ミキサＭＭＩＣ４ｂ、及び電力増幅器ＭＭＩＣ４ｃを採用し、封止領域内の配線パターン８を伝送線路８ａ，８ｂとして用いる。
【図面の簡単な説明】
【００３８】
【図１】実施例１の分解斜視図。
【図２】実施例１の断面図。
【図３】実施例２の部品毎に分解した斜視図。
【図４】実施例２の断面図。
【図５】実施例３の部品毎に分解した斜視図。
【図６】実施例３の断面図。
【図７】実施例４の部品毎に分解した斜視図。
【図８】実施例４の断面図。
【符号の説明】
【００３９】
１ａ，１ｂ，１ｃ，１ｄ…セラミック基板、２ａ，２ｂ，２ｃ，２ｄ…ウォール、２ｂ′…突起、２ｃ′…切り欠き、３…リッド、４…ＩＣチップ、４ａ…発振器ＭＭＩＣ、
４ｂ…ミキサＭＭＩＣ、４ｃ…電力増幅器ＭＭＩＣ、５…段差、５ｂ…窪み、６…キャビティ、７ａ…仕切り、７ｂ…窓、８…配線パターン、８ａ，８ｂ…伝送線路、９…内部配線パターン、１０…接続端子。
【図１】
2008060289.tif 000003
【図２】
2008060289.tif 000004
【図３】
2008060289.tif 000005
【図４】
2008060289.tif 000006
【図５】
2008060289.tif 000007
【図６】
2008060289.tif 000008
【図７】
2008060289.tif 000009
【図８】
2008060289.tif 000010