(57)【要約】【課題】発振装置の発振周波数の調整において、歩留りを向上させやすくする。【解決手段】半導体基板７に形成された第１電極に、圧電体で構成される圧電体膜を重ねて形成し、前記圧電体膜に、前記圧電体膜を挟んで前記第１電極に対向する第２電極を形成して、前記第１電極、前記圧電体膜及び前記第２電極を構成の一部として有する第１キャパシタを形成する工程と、容器３の底となる第３基板４５に、容器３の内側及び外側の間を貫通する貫通孔６１が設けられた容器３内に、半導体基板７を、半導体基板７が貫通孔６１を塞ぐように、且つ平面視で、前記第１キャパシタが貫通孔６１に重なるように実装する工程と、前記発振回路の発振周波数を測定した結果に基づいて、半導体基板７によって塞がれた貫通孔６１内に容器３の外側から圧力Ｐ１を付与した状態で、貫通孔６１を容器３の外側から塞ぐ工程と、を有する。【選択図】図１８
2008252509.tif 000002
【特許請求の範囲】
【請求項１】
増幅器と、前記増幅器に並列接続された圧電振動子と、前記増幅器の入力端及び出力端のいずれか一方と固定電位との間に接続された第１キャパシタと、前記増幅器の前記入力端及び前記出力端の他方と前記固定電位との間に接続された第２キャパシタと、を含む発振回路が容器内に封入された構成を有する発振装置の製造方法であって、
基板に形成された第１電極に、圧電体で構成される圧電体膜を重ねて形成し、前記圧電体膜に、前記圧電体膜を挟んで前記第１電極に対向する第２電極を形成して、前記第１電極、前記圧電体膜及び前記第２電極を構成の一部として有する前記第１キャパシタを形成する工程と、
前記容器の底となる底板に、前記容器の内側及び外側の間を貫通する貫通孔が設けられた前記容器内に、前記基板を、前記基板が前記貫通孔を塞ぐように、且つ平面視で、前記第１キャパシタが前記貫通孔に重なるように実装する工程と、
前記発振回路の発振周波数を測定した結果に基づいて、前記基板によって塞がれた前記貫通孔内に前記容器の外側から圧力を付与した状態で、前記貫通孔を前記容器の外側から塞ぐ工程と、を有することを特徴とする発振装置の製造方法。
【請求項２】
前記貫通孔を塞ぐ工程において、前記発振周波数を監視しながら前記貫通孔内に前記圧力を付与しつつ、前記貫通孔を前記容器の外側から塞ぐことを特徴とする請求項１に記載の発振装置の製造方法。
【請求項３】
前記基板に、前記増幅器としてのＣＭＯＳ（Complementary Metal Oxide Semiconductor）を形成する工程を有することを特徴とする請求項１又は２に記載の発振装置の製造方法。
【請求項４】
平面視で前記第１キャパシタと前記貫通孔とが重なる領域の少なくとも一部を含む領域において、前記基板を、前記基板の前記第１電極側とは反対側から薄くする工程を有することを特徴とする請求項３に記載の発振装置の製造方法。
【請求項５】
前記第１キャパシタを形成する前記工程において、ニオブ酸リチウム、タンタル酸リチウム、チタン酸バリウム、チタン酸鉛、チタン酸ジルコン酸鉛、ニオブ酸鉛、窒化アルミニウム及び酸化亜鉛のうちの少なくとも１つを含む前記圧電体で、前記圧電体膜を形成することを特徴とする請求項４に記載の発振装置の製造方法。
【請求項６】
前記圧力を付与した状態で塞ぐ前記工程において、前記発振回路の前記発振周波数が基準とする周波数範囲よりも高いときに、前記容器外の圧力よりも低い前記圧力を前記貫通孔内に付与し、前記発振周波数が前記周波数範囲よりも低いときに、前記容器外の圧力よりも高い前記圧力を前記貫通孔内に付与することを特徴とする請求項５に記載の発振装置の製造方法。
【請求項７】
前記基板に、第３電極と、前記圧電体で構成され、前記第３電極に重ねられた第２圧電体膜と、前記第２圧電体膜を挟んで前記第３電極に対向する第４電極とを形成して、前記第３電極、前記第２圧電体膜及び前記第４電極を構成の一部として有する前記第２キャパシタを形成する工程を有し、
前記基板を前記容器内に実装する前記工程では、前記底板に前記容器の内側及び外側の間を貫通する第１貫通孔及び第２貫通孔が設けられた前記容器内に、前記基板を、前記基板が前記第１貫通孔及び前記第２貫通孔を塞ぐように、且つ平面視で、前記第１キャパシタが前記第１貫通孔に重なり、前記第２キャパシタが前記第２貫通孔に重なるように実装し、
前記圧力を付与した状態で塞ぐ前記工程では、前記発振回路の前記発振周波数を測定した結果に基づいて、前記基板によって塞がれた前記第１貫通孔内及び前記第２貫通孔内に前記容器の外側から圧力を付与した状態で、前記第１貫通孔及び前記第２貫通孔を前記容器の外側から塞ぐことを特徴とする請求項１に記載の発振装置の製造方法。
【請求項８】
基板に形成された増幅器と、前記増幅器に並列接続された圧電振動子と、前記基板に形成されているとともに前記増幅器の入力端及び出力端のいずれか一方と固定電位との間に接続され、互いに対向する一対の電極間に、圧電体で構成された誘電体層が介在した構成を有する第１キャパシタと、前記基板に形成され、前記増幅器の前記入力端及び前記出力端の他方と前記固定電位との間に接続された第２キャパシタと、前記基板及び前記圧電振動子を収容する容器と、を有し、
前記容器は、前記容器の内側及び外側の間を貫通する貫通孔が設けられた底板を有しており、
前記基板は、前記基板の前記第１キャパシタ側とは反対側で前記貫通孔を前記容器の内側から塞いで、且つ平面視で、前記第１キャパシタが前記貫通孔に重ねられた状態で、前記底板に実装されており、
前記容器には、前記貫通孔を前記容器の外側から塞ぐ栓が設けられていることを特徴とする発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電振動子を含む発振回路を有する発振装置の製造方法、及び発振装置に関する。
【背景技術】
【０００２】
このような発振装置の１つとして、半導体集積回路と圧電振動子とをパッケージに内蔵したリアルタイムクロックモジュールが知られている（例えば、特許文献１参照）。この特許文献１に記載された発振装置は、リッドに形成された開口部を介してレーザ装置や電子ビーム装置などで、圧電振動子の一部の金属電極部分をトリミングすることにより、周波数が調整される。
【０００３】
【特許文献１】特開平１１−１１２２６８号公報（第４頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載された発振装置では、レーザ光や電子ビームなどを圧電振動子に照射することで圧電振動子の質量を減じて、圧電振動子の固有振動周波数が、高くなるように調整され得る。そして、圧電振動子の固有振動周波数を調整することにより、この固有振動周波数に応じてクロック周波数（発振周波数）が調整され得る。しかしながら、圧電振動子の質量を減ずる方法では、質量を一度減じてしまうと、圧電振動子の質量を減ずる同一の工程において再びもとの質量にもどすことが困難である。
【０００５】
つまり、圧電振動子の質量を減じて発振周波数を調整する方法では、発振周波数が高くなりすぎてしまった場合に、同一の工程で発振周波数を低くすることが困難であり、発振周波数を調整する工程での歩留りを向上させることが困難であるという未解決の課題がある。
【０００６】
本発明は、この未解決の課題に着目してなされたものであり、発振周波数の調整において、歩留りを向上させやすくすることができる発振装置の製造方法及び発振装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の発振装置の製造方法は、増幅器と、前記増幅器に並列接続された圧電振動子と、前記増幅器の入力端及び出力端のいずれか一方と固定電位との間に接続された第１キャパシタと、前記増幅器の前記入力端及び前記出力端の他方と前記固定電位との間に接続された第２キャパシタと、を含む発振回路が容器内に封入された構成を有する発振装置の製造方法であって、基板に形成された第１電極に、圧電体で構成される圧電体膜を重ねて形成し、前記圧電体膜に、前記圧電体膜を挟んで前記第１電極に対向する第２電極を形成して、前記第１電極、前記圧電体膜及び前記第２電極を構成の一部として有する前記第１キャパシタを形成する工程と、前記容器の底となる底板に、前記容器の内側及び外側の間を貫通する貫通孔が設けられた前記容器内に、前記基板を、前記基板が前記貫通孔を塞ぐように、且つ平面視で、前記第１キャパシタが前記貫通孔に重なるように実装する工程と、前記発振回路の発振周波数を測定した結果に基づいて、前記基板によって塞がれた前記貫通孔内に前記容器の外側から圧力を付与した状態で、前記貫通孔を前記容器の外側から塞ぐ工程と、を有することを特徴とする。
【０００８】
この発振装置の製造方法では、第１キャパシタを形成する工程において、基板に第１電極、圧電体膜及び第２電極を形成して、これら第１電極、圧電体膜及び第２電極を構成の一部とする第１キャパシタが形成される。第１キャパシタが形成された基板は、容器内に基板を実装する工程において、底板の貫通孔を基板で塞ぐように、且つ平面視で、第１キャパシタを貫通孔に重ねた状態で容器内に実装される。基板が実装された容器は、発振周波数の測定結果に基づいて、貫通孔内に容器の外側から圧力が付与された状態で、この貫通孔が容器の外側から塞がれる。このとき、第１キャパシタの圧電体膜には、貫通孔内に付与された圧力が基板及び第１電極を介して作用するので、応力が発生する。
【０００９】
ここで、貫通孔内に付与する圧力には、容器外の圧力よりも高い場合と低い場合とが含まれる。つまり、貫通孔内に圧力を付与することには、貫通孔内を加圧する場合と、貫通孔内を減圧する場合とが含まれる。
圧電体膜に応力が発生すると、圧電体膜に誘電分極が生じ、第１キャパシタの容量値が変化する。第１キャパシタの容量値は、発振回路の発振周波数を決定する要素の１つである。つまり、この発振装置の製造方法では、貫通孔内に圧力を付与することで、発振回路の発振周波数を変化させることができる。従って、貫通孔を外側から塞ぐ前であれば、貫通孔内に付与する圧力を増減させることができ、発振周波数を高くしたり、低くしたりすることができる。これにより、発振周波数の調整において、歩留りを向上させやすくすることが可能となる。
【００１０】
上記の発振装置の製造方法では、前記貫通孔を塞ぐ工程において、前記発振周波数を監視しながら前記貫通孔内に前記圧力を付与しつつ、前記貫通孔を前記容器の外側から塞いでもよい。
【００１１】
この発振装置の製造方法では、発振周波数を監視しながら貫通孔内に圧力を付与するので、発振周波数の調整の効率化が図られる。
【００１２】
上記の発振装置の製造方法では、前記基板に、前記増幅器としてのＣＭＯＳ（Complementary Metal Oxide Semiconductor）を形成する工程を有していてもよい。
【００１３】
この発振装置の製造方法では、増幅器としてのＣＭＯＳが基板に形成されるので、増幅器及び第１キャパシタを１つの基板に形成することができる。
【００１４】
上記の発振装置の製造方法では、平面視で前記第１キャパシタと前記貫通孔とが重なる領域の少なくとも一部を含む領域において、前記基板を、前記基板の前記第１電極側とは反対側から薄くする工程を有していてもよい。
【００１５】
この発振装置の製造方法では、基板は、第１キャパシタと貫通孔とが重なる領域の少なくとも一部を含む領域において、基板の第１電極側とは反対側から薄くされる。第１キャパシタと貫通孔とが重なる領域の少なくとも一部を含む領域において、基板が薄くなっていれば、圧電体膜に圧力を作用させやすくすることができる。従って、第１キャパシタの容量値を変化させやすくすることができる。
【００１６】
上記の発振装置の製造方法では、前記第１キャパシタを形成する前記工程において、ニオブ酸リチウム、タンタル酸リチウム、チタン酸バリウム、チタン酸鉛、チタン酸ジルコン酸鉛、ニオブ酸鉛、窒化アルミニウム及び酸化亜鉛のうちの少なくとも１つを含む前記圧電体で、前記圧電体膜を形成してもよい。
【００１７】
上記の発振装置の製造方法では、前記圧力を付与した状態で塞ぐ前記工程において、前記発振回路の前記発振周波数が基準とする周波数範囲よりも高いときに、前記容器外の圧力よりも低い前記圧力を前記貫通孔内に付与し、前記発振周波数が前記周波数範囲よりも低いときに、前記容器外の圧力よりも高い前記圧力を前記貫通孔内に付与してもよい。
【００１８】
この発振装置の製造方法では、容器外の圧力よりも低い圧力を貫通孔内に付与することで、発振周波数を下げることができ、容器外の圧力よりも高い圧力を貫通孔内に付与することで、発振周波数を上げることができる。これにより、発振周波数が基準とする周波数範囲よりも高いとき及び低いときのいずれにおいても、発振周波数を、基準となる周波数範囲内に近づけることができる。
【００１９】
上記の発振装置の製造方法では、前記基板に、第３電極と、前記圧電体で構成され、前記第３電極に重ねられた第２圧電体膜と、前記第２圧電体膜を挟んで前記第３電極に対向する第４電極とを形成して、前記第３電極、前記第２圧電体膜及び前記第４電極を構成の一部として有する前記第２キャパシタを形成する工程を有し、前記基板を前記容器内に実装する前記工程では、前記底板に前記容器の内側及び外側の間を貫通する第１貫通孔及び第２貫通孔が設けられた前記容器内に、前記基板を、前記基板が前記第１貫通孔及び前記第２貫通孔を塞ぐように、且つ平面視で、前記第１キャパシタが前記第１貫通孔に重なり、前記第２キャパシタが前記第２貫通孔に重なるように実装し、前記圧力を付与した状態で塞ぐ前記工程では、前記発振回路の前記発振周波数を測定した結果に基づいて、前記基板によって塞がれた前記第１貫通孔内及び前記第２貫通孔内に前記容器の外側から圧力を付与した状態で、前記第１貫通孔及び前記第２貫通孔を前記容器の外側から塞いでもよい。
【００２０】
この発振装置の製造方法では、第２キャパシタを形成する工程において、基板に第３電極、第２圧電体膜及び第４電極を形成して、これら第３電極、第２圧電体膜及び第４電極を構成の一部とする第２キャパシタが形成される。これにより、基板には、第１キャパシタと第２キャパシタとが形成されることになる。第１キャパシタ及び第２キャパシタが形成された基板は、容器内に基板を実装する工程において、底板の第１貫通孔及び第２貫通孔を基板で塞ぐように、且つ平面視で、第１キャパシタを第１貫通孔に重ね、第２キャパシタを第２貫通孔に重ねた状態で容器内に実装される。基板が実装された容器は、発振周波数の測定結果に基づいて、第１貫通孔内及び第２貫通孔内に容器の外側から圧力が付与された状態で、これら第１貫通孔及び第２貫通孔が容器の外側から塞がれる。
このとき、第１キャパシタの圧電体膜及び第２キャパシタの第２圧電体膜のそれぞれには、各第１貫通孔内及び第２貫通孔内に付与された圧力が作用するので、応力が発生する。つまり、この発振装置の製造方法では、第１キャパシタ及び第２キャパシタの両方の容量値を変化させることができる。従って、第１キャパシタ及び第２キャパシタの片方の容量値を変化させる場合に比較して、発振周波数の調整可能範囲を広げることができる。
【００２１】
本発明の発振装置は、基板に形成された増幅器と、前記増幅器に並列接続された圧電振動子と、前記基板に形成されているとともに前記増幅器の入力端及び出力端のいずれか一方と固定電位との間に接続され、互いに対向する一対の電極間に、圧電体で構成された誘電体層が介在した構成を有する第１キャパシタと、前記基板に形成され、前記増幅器の前記入力端及び前記出力端の他方と前記固定電位との間に接続された第２キャパシタと、前記基板及び前記圧電振動子を収容する容器と、を有し、前記容器は、前記容器の内側及び外側の間を貫通する貫通孔が設けられた底板を有しており、前記基板は、前記基板の前記第１キャパシタ側とは反対側で前記貫通孔を前記容器の内側から塞いで、且つ平面視で、前記第１キャパシタが前記貫通孔に重ねられた状態で、前記底板に実装されており、前記容器には、前記貫通孔を前記容器の外側から塞ぐ栓が設けられていることを特徴とする。
【００２２】
この発振装置では、貫通孔を塞ぐ栓をはずしてから、貫通孔内に容器の外側から圧力を付与することで、発振周波数を変化させることが可能となる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施形態について、図面を参照しつつ説明する。
本実施形態における発振装置１は、平面図である図１（ａ）、及び図１（ａ）中のＡ−Ａ線での断面図である図１（ｂ）に示すように、容器３と、圧電振動子５と、半導体基板７と、封止部材９と、封止板１１と、栓１３と、栓１５とを備えている。
【００２４】
この発振装置１は、図２（ａ）に示すように、圧電振動子５と半導体基板７とが電気的に接続された構成を有する発振回路２１を有している。半導体基板７には、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）で構成される反転増幅器２３と、容量素子２５と、容量素子２７と、抵抗素子２９とが形成されている。
【００２５】
ここで、上記の各構成について詳細を説明する。
容器３は、図１（ｂ）に示すように、第１基板４１と、第２基板４３と、第３基板４５と、第４基板４７とを積層した構成を有している。本実施形態では、第１基板４１、第２基板４３、第３基板４５及び第４基板４７として、セラミック基板が採用されている。
【００２６】
第１基板４１は、図３に示すように、貫通孔５１と、貫通孔５３とが形成されている。第２基板４３は、図４に示すように、貫通孔５５と、貫通孔５７と、凸部５９とが形成されている。第３基板４５は、図５に示すように、貫通孔６１と、貫通孔６３とが形成されている。第４基板４７は、図６に示すように、貫通孔６５が形成されている。
【００２７】
第１基板４１の貫通孔５１は、第１基板４１及び第２基板４３を重ねた状態での平面図である図７（ａ）に示すように、第２基板４３の貫通孔５５を囲む大きさ及び位置に形成されている。また、貫通孔５３は、第２基板４３の貫通孔５７を囲む大きさ及び位置に形成されている。
【００２８】
第２基板４３の貫通孔５５は、第２基板４３及び第３基板４５を重ねた状態での平面図である図７（ｂ）に示すように、第３基板４５の貫通孔６１を囲む大きさ及び位置に形成されている。また、第３基板４５の貫通孔６３は、第２基板４３の貫通孔５７と凸部５９とを囲む大きさ及び位置に形成されている。
【００２９】
第４基板４７の貫通孔６５は、第３基板４５及び第４基板４７を重ねた状態での平面図である図７（ｃ）に示すように、第３基板４５の貫通孔６１を囲む大きさ及び位置に形成されている。
【００３０】
上記の構成を有する第１基板４１と、第２基板４３と、第３基板４５と、第４基板４７とを積層した状態で焼成することにより、図７（ｃ）中のＢ−Ｂ線での断面図である図７（ｄ）に示す容器３が形成される。このとき、第１基板４１の貫通孔５１と、第４基板４７の貫通孔６５とは、第２基板４３の貫通孔５５及び第３基板４５の貫通孔６１を介して連通している。また、第１基板４１の貫通孔５３と、第３基板４５の貫通孔６３とは、第２基板４３の貫通孔５７を介して連通している。
【００３１】
なお、容器３において、第２基板４３の貫通孔５５と、第３基板４５とによって構成される領域６７を、半導体室６７と呼ぶ。また、第３基板４５の貫通孔６３と、第２基板４３とによって構成される領域６９を、振動子室６９と呼ぶ。半導体室６７は、半導体基板７が収容される領域であり、第３基板４５が底になっている。振動子室６９は、圧電振動子５が収容される領域であり、第２基板４３が底になっている。
【００３２】
なお、第２基板４３の凸部５９は、図７（ｄ）で見て上方に向かって凸となるように形成されている。
また、第２基板４３と、第３基板４５とには、焼成前の段階で、タングステンなどを主成分とする図示しない配線層がパターニングされている。配線層により、圧電振動子５と、半導体基板７との間の電気的な導通が確保される。圧電振動子５と、半導体基板７との間の電気的な導通には、配線層の他にビアホールなどが適宜採用され得る。
【００３３】
圧電振動子５は、例えば、水晶振動子などが採用され得る。本実施形態では、圧電振動子５として、音叉型の水晶振動子が採用されている。本実施形態での圧電振動子５は、図８に示すように、基部７１と、基部７１から延びる２本の励振部７３ａ及び７３ｂとを有している。励振部７３ａ及び７３ｂとは、電界が形成されることによって振動が誘起される部位である。
【００３４】
励振部７３ａ及び７３ｂには、振動を誘起させるための電界を形成する励振電極７５ａ及び７５ｂが形成されている。各励振電極７５ａ及び７５ｂは、各励振部７３ａ及び７３ｂから基部７１まで延長されている。基部７１には、各励振電極７５ａ及び７５ｂへの給電部となるパッド７７ａ及び７７ｂが形成されている。つまり、各励振電極７５ａ及び７５ｂは、各パッド７７ａ及び７７ｂに電気的に接続されている。なお、図８において、構成をわかりやすく示すため、励振電極７５ａ及び７５ｂ、並びにパッド７７ａ及び７７ｂにハッチングを施して図示した。
【００３５】
上記の構成を有する圧電振動子５は、図１（ｂ）に示すように、第２基板４３の凸部５９上に支持されている。圧電振動子５は、図８に示す各パッド７７ａ及び７７ｂ側が、図１（ｂ）に示す凸部５９に相対した状態で、図示しないハンダを介して固定されている。この圧電振動子５は、上述した励振部７３ａ及び７３ｂが、第２基板４３から浮いた状態で、基部７１が凸部５９に支持されている。
ここで、第２基板４３に形成されている前述した配線層は、凸部５９上に延びている。そして、圧電振動子５は、凸部５９上に延びている配線層に、各パッド７７ａ及び７７ｂが、ハンダを介して電気的に導通している。
【００３６】
半導体基板７は、図９に示すように、ＳＯＩ（Silicon On Insulator）基板９１上に、反転増幅器２３、並びに容量素子２５及び２７が形成されている。ＳＯＩ基板９１は、シリコン層９３と、シリコン層９５との間に、シリコン酸化物層９７が介在した構成を有している。反転増幅器２３、容量素子２５及び２７は、シリコン層９５上に形成されている。なお、半導体基板７には、反転増幅器２３、容量素子２５及び２７の他に、抵抗素子２９も形成されているが、図９では、図示を省略した。
【００３７】
反転増幅器２３は、反転増幅器２３の拡大図である図１０（ａ）に示すように、ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタ（以下、ｎＭＯＳと呼ぶ）１０１と、ｐチャネル型ＭＯＳトランジスタ（以下、ｐＭＯＳと呼ぶ）１０３とを有している。ｎＭＯＳ１０１及びｐＭＯＳ１０３は、それぞれ、ポリシリコンで構成されるゲート電極１０５を有している。ｎＭＯＳ１０１及びｐＭＯＳ１０３の各ゲート電極１０５は、互いに接続されている。
【００３８】
また、ｎＭＯＳ１０１は、図示しないソース領域に接続されたソース電極１０７（接地電位に接続される）を有している。ｐＭＯＳ１０３は、図示しないソース領域に接続されたソース電極１０９（電源電位に接続される）を有している。そして、ｎＭＯＳ１０１及びｐＭＯＳ１０３の図示しない各ドレイン領域は、ドレイン電極１１１によって接続されている。ソース電極１０７及び１０９、並びにドレイン電極１１１は、シリコン酸化膜１１３によって覆われている。シリコン酸化膜１１３上には、ゲート電極１０５に接続されたゲート配線１１５と、ドレイン電極１１１に接続されたドレイン配線１１７とが形成されている。なお、シリコン酸化膜１１３は、絶縁層としての機能を有している。
【００３９】
容量素子２５は、容量素子２５の拡大図である図１０（ｂ）に示すように、第１電極１２１と、第１圧電体膜１２３と、第２電極１２５とを有している。また、容量素子２７は、容量素子２７の拡大図である図１０（ｃ）に示すように、第３電極１２７と、第２圧電体膜１２９と、第４電極１３１とを有している。第１電極１２１及び第３電極１２７は、それぞれ、ＳＯＩ基板９１のシリコン層９５上に形成されている。
【００４０】
第１圧電体膜１２３及び第２圧電体膜１２９は、第１圧電体膜１２３が第１電極１２１上に形成され、第２圧電体膜１２９が第３電極１２７上に形成されている。第２電極１２５及び第４電極１３１は、第２電極１２５が第１圧電体膜１２３上に形成され、第４電極１３１が第２圧電体膜１２９上に形成されている。つまり、第２電極１２５及び第４電極１３１は、第２電極１２５が第１圧電体膜１２３を挟んで第１電極１２１に対向し、第４電極１３１が第２圧電体膜１２９を挟んで第３電極１２７に対向している。
【００４１】
第１電極１２１及び第２電極１２５、並びに第３電極１２７及び第４電極１３１のそれぞれの材料としては、例えば、金、銀、銅、アルミニウム、チタン、タングステン、モリブデン、プラチナなどの金属や、これらの金属合金を積層した多層膜などが採用され得る。本実施形態では、第１電極１２１及び第２電極１２５、並びに第３電極１２７及び第４電極１３１のそれぞれの材料として、プラチナとチタンとの積層金属膜が採用されている。プラチナは圧電体の結晶成長を促し、チタンはプラチナと下地膜との密着性を高める役割を果たす。
【００４２】
第１圧電体膜１２３及び第２圧電体膜１２９のそれぞれの材料としては、例えば、ニオブ酸リチウム、タンタル酸リチウム、チタン酸バリウム、チタン酸鉛、チタン酸ジルコン酸鉛、ニオブ酸鉛、窒化アルミニウム、酸化亜鉛などの圧電体が採用され得る。本実施形態では、第１圧電体膜１２３及び第２圧電体膜１２９のそれぞれの材料として、窒化アルミニウムが採用されている。第１圧電体膜１２３及び第２圧電体膜１２９は、それぞれ誘電体層としての機能を有している。
【００４３】
反転増幅器２３、容量素子２５及び２７は、図９に示すように、シリコン窒化膜１３５に覆われている。容量素子２５の第２電極１２５は、配線層１３７によってゲート配線１１５に接続されている。容量素子２７の第４電極１３１は、配線層１３９によってドレイン配線１１７に接続されている。従って、容量素子２５の第２電極１２５、及び容量素子２７の第４電極１３１は、それぞれ、ゲート電極１０５に導通している。
【００４４】
ＳＯＩ基板９１において、シリコン層９３は、図９に示すように、容量素子２５がシリコン層９５及びシリコン酸化物層９７を挟んで対向する部位に、シリコン酸化物層９７側とは反対側に向かって開口された凹部１４１が形成されている。つまり、ＳＯＩ基板９１は、平面視で容量素子２５が重なる領域が、他の部位よりも薄くなっている。なお、凹部１４１は、平面視で、凹部１４１の輪郭が容量素子２５を囲む大きさに形成されている。
【００４５】
上記の構成を有する半導体基板７は、ＳＯＩ基板９１のシリコン層９３側が、図７（ｄ）に示す第３基板４５に載置された状態で、容器３の半導体室６７に収容されている。つまり、半導体基板７は、第３基板４５を底とする半導体室６７に収容されている。なお、半導体基板７は、シリコン層９３と第３基板４５との間に介在するハンダによって、半導体室６７の底である第３基板４５に固定されている。
【００４６】
そして、半導体基板７は、反転増幅器２３、容量素子２５、容量素子２７及び抵抗素子２９のそれぞれが、第２基板４３に形成されている前述した配線層に、図１（ｂ）に示すワイヤ１７によって接続されている。つまり、反転増幅器２３、容量素子２５、容量素子２７及び抵抗素子２９のそれぞれと、圧電振動子５の各励振電極７５ａ及び７５ｂとは、ワイヤ１７、及び第２基板４３に形成されている配線層を介して導通している。これにより、図２（ａ）に示す発振回路２１が構成され得る。
【００４７】
図１（ｂ）に示す封止部材９は、第１基板４１の貫通孔５１及び第２基板４３の貫通孔５５内に充填され、半導体基板７及びワイヤ１７を覆っている。封止部材９としては、例えば、ウレタン樹脂やエポキシ樹脂などが採用され得る。
封止板１１は、例えば、低融点ガラスで構成され、振動子室６９の蓋としての機能を有している。
【００４８】
栓１３及び栓１５は、例えば、低融点ハンダで構成され、栓１３が第２基板４３の貫通孔５７の蓋としての機能を有し、栓１５が第３基板４５の貫通孔６１の蓋としての機能を有している。封止板１１と栓１３とによって、振動子室６９及び貫通孔５７内が気密に保たれる。また、半導体基板７と栓１５とによって、貫通孔６１内が気密に保たれる。従って、発振装置１は、圧電振動子５が振動子室６９内に封入され、半導体基板７が半導体室６７内に封入された構成を有している。
【００４９】
上記の構成を有する発振装置１は、クロック信号の発振源として利用され得る。発振装置１の発振回路２１では、図２（ａ）に示すように、反転増幅器２３からの出力信号Ａｏの一部が、帰還回路１５１の入力側に入力信号Ｒｉとして入力される。帰還回路１５１の出力側からは、入力信号Ｒｉに対して電気角で１８０度だけ位相がずれた出力信号Ｒｏが出力される。この出力信号Ｒｏは、反転増幅器２３の入力側に入力信号Ａｉの一部として入力される。
【００５０】
なお、反転増幅器２３の出力信号Ａｏは、入力信号Ａｉに対して１８０度だけ位相がずれている。そして、出力信号Ａｏの一部は、帰還回路１５１を介して出力信号Ａｏに対して１８０度だけ位相がずれた出力信号Ｒｏとして反転増幅器２３に帰還する。つまり、反転増幅器２３からの出力信号Ａｏの一部は、入力信号Ａｉに対して３６０度だけ位相がずれた出力信号Ｒｏとして、反転増幅器２３に正帰還される。このような動作により、発振回路２１の出力端１５３からクロック信号ＳＣが出力される。
【００５１】
ここで、発振装置１の製造方法について説明する。発振装置１の製造方法は、半導体基板７を製造する工程と、容器３に圧電振動子５及び半導体基板７を実装して発振装置１を組み立てる工程とに大別される。さらに、半導体基板７を製造する工程は、反転増幅器２３を形成する工程と、容量素子２５及び２７を形成する工程とに大別される。
まず、反転増幅器２３を形成する工程について説明する。
【００５２】
反転増幅器２３を形成する工程では、まず、図１１（ａ）に示すＳＯＩ基板９１を準備する。なお、ＳＯＩ基板９１では、シリコン層９５は、ｐ型シリコンで構成されている。
次いで、ＳＯＩ基板９１のシリコン層９５の全面に熱酸化によって熱酸化膜を形成し、引き続きシリコン窒化膜を形成する。更にフォトリソグラフィ技術によりパターニングを施し、不要なシリコン窒化膜を除去する。このシリコン窒化膜が除去された領域は、熱酸化処理が施され、後に素子分離領域となる。また、シリコン窒化物が除去された領域にボロンイオンを打ち込んで、図示しないチャネルストッパを形成してもよい。
【００５３】
次いで、シリコン窒化物のパターンを残したまま熱酸化を施して、図１１（ｂ）に示すように、素子分離領域となるフィールド酸化膜１６０を形成する。これにより、ＳＯＩ基板９１には、領域１６１と、領域１６３と、領域１６５と、領域１６７とが仕切られる。そして、シリコン窒化物のパターンを熱リン酸で除去した後に、酸化膜を介して不純物をイオンインプランテーション法にて導入する。この不純物は後述するトランジスタの極性によって異なり、ｎチャネルにはボロン（Ｂ）、ｐチャネルにはリン（Ｐ）等が用いられる。この不純物の量はトランジスタの閾値に応じて設定することができる。なお、不純物を導入するときや、チャネルストッパを形成するときに、図示しない抵抗素子２９を形成すべき領域にもボロンイオンを打ち込むことができる。これにより、抵抗素子２９がＳＯＩ基板９１に形成され得る。
【００５４】
領域１６１は、ｎＭＯＳ１０１を形成すべき領域であり、以下においては、ｎＭＯＳ領域１６１と表記される。領域１６３は、ｐＭＯＳ１０３を形成すべき領域であり、以下においては、ｐＭＯＳ領域１６３と表記される。領域１６５は、容量素子２５を形成すべき領域であり、以下においては、第１容量領域１６５と表記される。領域１６７は、容量素子２７を形成すべき領域であり、以下においては、第２容量領域１６７と表記される。なお、上述のｐウェルは、ｎＭＯＳ領域１６１に形成される。
【００５５】
次いで、熱酸化を施して、図１１（ｃ）に示すように、ＳＯＩ基板９１上にシリコン酸化膜１７１を形成する。
次いで、ＣＶＤ（Chemical Vapor Deposition）技術を活用して、シリコン酸化膜１７１上にポリシリコン膜を形成してから、このポリシリコン膜をパターニングすることで、ｎＭＯＳ領域１６１及びｐＭＯＳ領域１６３のそれぞれに、ゲート電極１０５を形成する。
【００５６】
次いで、フォトリソグラフィ技術を活用して、ｐＭＯＳ領域１６３、第１容量領域１６５及び第２容量領域１６７を図示しないレジスト膜で覆ってから、ｎＭＯＳ領域１６１にヒ素イオンを打ち込む。これにより、ｎＭＯＳ領域１６１に、図示しないソース領域及びドレイン領域が形成される。
次いで、フォトリソグラフィ技術を活用して、ｎＭＯＳ領域１６１、第１容量領域１６５及び第２容量領域１６７を図示しないレジスト膜で覆ってから、ｐＭＯＳ領域１６３にボロンイオンを打ち込む。これにより、ｐＭＯＳ領域１６３に、図示しないソース領域及びドレイン領域が形成される。
【００５７】
次いで、ＣＶＤ技術を活用して、図１２（ａ）に示すように、ゲート電極１０５上からシリコン酸化膜１７１を覆う層間絶縁膜１７３を、シリコン酸化物で形成する。ここで、層間絶縁膜１７３とシリコン酸化膜１７１とは、同一の材質であるシリコン酸化物で構成されている。従って、以下においては、シリコン酸化膜１７１を層間絶縁膜１７３に含めた状態でシリコン酸化膜１７１の図示を省略して説明する。
【００５８】
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、層間絶縁膜１７３をパターニングして、図１２（ｂ）に示すように、コンタクトホール１７５ａ、１７５ｂ、１７６ａ及び１７６ｂを形成する。コンタクトホール１７５ａは、ｎＭＯＳ領域１６１のソース領域に達している。コンタクトホール１７５ｂは、ｎＭＯＳ領域１６１のドレイン領域に達している。コンタクトホール１７６ａは、ｐＭＯＳ領域１６３のソース領域に達している。コンタクトホール１７６ｂは、ｐＭＯＳ領域１６３のドレイン領域に達している。
【００５９】
次いで、層間絶縁膜１７３上に、スパッタリング技術を活用して、アルミニウムで構成される金属膜を形成する。
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、図１２（ｃ）に示すように、金属膜をパターニングして、ソース電極１０７及びソース電極１０９、並びにドレイン電極１１１を形成する。
【００６０】
次いで、ＣＶＤ技術を活用して、図１３（ａ）に示すように、ソース電極１０７及びソース電極１０９、並びにドレイン電極１１１上から層間絶縁膜１７３を覆うシリコン酸化膜１１３を形成する。
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、シリコン酸化膜１１３をパターニングしてコンタクトホールを形成してから、スパッタリング技術を活用して、アルミニウムで構成される金属膜を形成する。
【００６１】
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、図１３（ｂ）に示すように、金属膜をパターニングして、ゲート配線１１５及びドレイン配線１１７を形成する。
次いで、ＣＶＤ技術を活用して、図１３（ｃ）に示すように、ゲート配線１１５及びドレイン配線１１７上からシリコン酸化膜１１３を覆うシリコン窒化膜１７７を形成する。
これにより、ＳＯＩ基板９１に反転増幅器２３が形成される。
【００６２】
次に、容量素子２５及び２７を形成する工程について説明する。
この工程では、まず、フォトリソグラフィ技術及びエッチング技術を活用して、図１４（ａ）に示すように、第１容量領域１６５及び第２容量領域１６７のそれぞれに、シリコン窒化膜１７７側からシリコン層９５に達する凹部１７８を形成する。
【００６３】
次いで、スパッタリング技術を活用して、図１４（ｂ）に示すように、シリコン窒化膜１７７上から各凹部１７８内を覆う金属膜１７９を、プラチナとチタンとを主成分とする積層金属膜で形成する。プラチナの代わりにモリブデンやアルミニウムなどの金属を用いてもよい。プラチナやモリブンデン、或いはアルミニウムといった金属は圧電体の結晶成長を促し、チタンは前記金属膜と下地膜との密着性を高める役割を果たす。
次いで、フォトリソグラフィ技術及びエッチング技術を活用して金属膜１７９をパターニングして、図１４（ｃ）に示すように、第１容量領域１６５に第１電極１２１を形成し、第２容量領域１６７に第３電極１２７を形成する。
【００６４】
次いで、スパッタリング技術を活用して、図１５（ａ）に示すように、窒化アルミニウムで構成される窒化アルミ膜１８１を形成する。窒化アルミ膜１８１は、シリコン窒化膜１７７上から第１電極１２１及び第３電極１２７を覆うように形成される。なお、このとき活用されるスパッタリング技術としては、例えば、ターゲット材料にアルミニウムを用いて、チャンバ内に窒素ガスを導入しながら膜を形成する所謂反応性スパッタリング技術が挙げられる。
【００６５】
次いで、スパッタリング技術を活用して、図１５（ｂ）に示すように、窒化アルミ膜１８１を覆う金属膜１８３を、プラチナを主成分とする金属で形成する。但し、プラチナは安定で合金を形成しにくい性質を有するため、ボンディングのときに不具合を起こすことがある。これを防ぐために、プラチナの上面にチタンやアルミニウムなどを積層してもよい。
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、金属膜１８３及び窒化アルミ膜１８１をパターニングする。
【００６６】
金属膜１８３及び窒化アルミ膜１８１をパターニングすることで、図１５（ｃ）に示すように、第１容量領域１６５に第１圧電体膜１２３及び第２電極１２５が形成され、第２容量領域１６７に第２圧電体膜１２９及び第４電極１３１が形成される。これにより、第１容量領域１６５に容量素子２５が形成され、第２容量領域１６７に容量素子２７が形成される。
【００６７】
次いで、ＣＶＤ技術を活用して、図１６（ａ）に示すように、シリコン窒化膜１７７上から容量素子２５及び２７を覆うシリコン窒化膜１３５を形成する。ここで、シリコン窒化膜１７７とシリコン窒化膜１３５とは、同一の材質であるシリコン窒化物で構成されている。従って、以下においては、シリコン窒化膜１７７をシリコン窒化膜１３５に含めた状態でシリコン窒化膜１７７の図示を省略して説明する。
【００６８】
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、シリコン窒化膜１３５をパターニングして、図１６（ｂ）に示すように、コンタクトホール１８７ａ、１８７ｂ、１８７ｃ及び１８７ｄを形成する。
ここで、コンタクトホール１８７ａは、ゲート配線１１５に達している。コンタクトホール１８７ｂは、ドレイン配線１１７に達している。コンタクトホール１８７ｃは、第２電極１２５に達している。コンタクトホール１８７ｄは、第４電極１３１に達している。
【００６９】
次いで、シリコン窒化膜１３５上に、スパッタリング技術を活用して、アルミニウムで構成される金属膜を形成する。
次いで、フォトリソグラフィ技術及びエッチング技術を活用して、図１６（ｃ）に示すように、金属膜をパターニングして、配線層１３７及び１３９を形成する。
次いで、フォトリソグラフィ技術及びシリコン深掘りエッチング技術を活用して、ＳＯＩ基板９１裏面のシリコン層９３に、図９に示す凹部１４１を形成して半導体基板７を完成させる。
【００７０】
なお、本実施形態では、凹部１４１の形成において、シリコン層９３とシリコン酸化物層９７との境界面を光学的に検出しながらエッチングする方法が採用されている。シリコン層９３を構成するシリコンと、シリコン酸化物層９７を構成するシリコン酸化物とでは、光学的な屈折率が異なる。このことを利用して、シリコン層９３とシリコン酸化物層９７との境界面が検出されたときに、エッチングを停止する。つまり、シリコン酸化物層９７は、エッチングにおけるストッパとしての機能を有している。また、エッチングの選択比が小さいときには、ＳＯＩ基板９１裏面に熱酸化膜を予め形成しておき、それをパターニングして選択比を高めておいてもよい。
【００７１】
次に、容器３に圧電振動子５及び半導体基板７を実装して発振装置１を組み立てる工程について説明する。
この工程では、まず、圧電振動子５と半導体基板７とを、図１７（ａ）に示すように、半導体基板７を半導体室６７にハンダで実装し、圧電振動子５を振動子室６９にハンダで実装する。このとき、半導体基板７は、平面視で、図９に示す凹部１４１と図１７（ａ）に示す第３基板４５の貫通孔６１とが重なるように、且つ貫通孔６１が半導体室６７の内側から半導体基板７によって塞がれるように実装される。
【００７２】
なお、圧電振動子５の実装と、半導体基板７の実装とは、いずれが先でも後でも構わない。ただし、圧電振動子５及び半導体基板７のうちで、先に実装する方と後に実装する方とで、ハンダへの加熱温度を異ならせることが好ましい。ここで、先に実装する方の加熱温度をＴ１とし、後に実装する方の加熱温度をＴ２としたときに、Ｔ１＞Ｔ２とすることが望ましい。これは、先に実装された方のハンダが、後に実装する方の加熱温度によって溶融されにくくなるためである。なお、Ｔ１とＴ２との差が少なくとも約３０℃であれば、先に実装された方のハンダを溶融させにくくすることができる。
【００７３】
次いで、ワイヤボンディング技術を活用して、反転増幅器２３、容量素子２５、容量素子２７及び抵抗素子２９のそれぞれを、第２基板４３に形成されている前述した配線層に、図１７（ａ）に示すように、ワイヤ１７で接続する。
次いで、図１７（ｂ）に示すように、振動子室６９を封止板１１で塞ぐ。このとき、封止板１１を第３基板４５に載置した状態で、封止板１１を加圧しながら加熱する。これにより、封止板１１と第３基板４５とが固着される。
【００７４】
なお、封止板１１を加熱する温度をＴ３とすると、上述したＴ１及びＴ２との間に、Ｔ１＞Ｔ２＞Ｔ３の関係にあることが好ましい。これは、上述した理由と同じ理由であり、Ｔ２とＴ３との差が少なくとも約３０℃あることが望ましい。
【００７５】
次いで、圧電振動子５及び半導体基板７が実装された容器３を、真空封止装置内に入れた状態で、真空封止装置内を高真空度に保ってから、図１７（ｃ）に示すように、第２基板４３の貫通孔５７を、第１基板４１の貫通孔５３側からハンダで塞ぐ。このとき、貫通孔５３内に図示しないハンダボールを挿入した状態で、このハンダボールを加熱して溶融させることにより、貫通孔５７が栓１３によって塞がれる。これにより、振動子室６９内は、高真空度が保たれた状態で、気密状態が保たれる。
【００７６】
なお、ハンダボールを加熱する温度をＴ４とすると、上述したＴ１、Ｔ２及びＴ３との間に、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４の関係にあることが好ましい。これは、上述した理由と同じ理由であり、Ｔ３とＴ４との差が少なくとも約２０℃あることが望ましい。
【００７７】
次いで、前述した発振回路２１において、発振周波数を測定する。発振周波数の測定は、容量素子２５の第１電極１２１及び容量素子２７の第３電極１２７のそれぞれにつながる図示しない端子を、固定電位としてのグランド電位に接続した状態で実施される。
測定によって得られた発振周波数をｆとし、発振装置１に許容される発振周波数の範囲、すなわち基準とされる周波数範囲から発振周波数ｆが外れているときに、発振周波数ｆの調整を行う。
【００７８】
ここで、発振回路２１の特性について説明する。
発振回路２１において、圧電振動子５は、図２（ｂ）に示すように、容量Ｃ０と、容量Ｃ１、インダクタンスＬ１及び抵抗Ｒ１との並列回路に等価であるとみなされ得る。
この発振回路２１において、出力端１５３から出力されるクロック信号ＳＣの周波数、すなわち発振回路２１の発振周波数ｆは、下記（１）式から算出され得る。
【００７９】
【数１】
2008252509.tif 000003
（１）式において、Ｃｔは、容量素子２５と容量素子２７との合成容量であり、容量素子２５の容量値をＣｇとし、容量素子２７の容量値をＣｄとすると、下記（２）式から算出され得る。
【００８０】
【数２】
2008252509.tif 000004
【００８１】
上記（１）式、及び（２）式から、Ｃｇ及びＣｄの少なくとも一方が大きくなれば、発振周波数ｆが高くなり、Ｃｇ及びＣｄの少なくとも一方が小さくなれば、発振周波数ｆが低くなることがわかる。つまり、Ｃｇ及びＣｄの少なくとも一方を増減させることで、発振周波数ｆを調整することができる。本実施形態では、容量素子２５の容量値Ｃｇを増減させて発振周波数ｆが調整される。
【００８２】
発振周波数ｆの調整では、まず、図１８（ａ）に示すように、管状の圧力管１９１を容器３の外側から、パッキン１９３を介して第４基板４７に当接させる。このとき、圧力管１９１は、貫通孔６５を囲むように第４基板４７に当接される。これにより、容器３の外側と、貫通孔６１及び圧力管１９１の内側とが遮断される。以下においては、容器３の外側の圧力はＰ０と表記される。
【００８３】
次いで、圧力管１９１を介して貫通孔６１内に圧力Ｐ１を付与する。このとき、貫通孔６１内に付与する圧力Ｐ１は、測定された発振周波数ｆの結果に基づいて設定される。これは、例えば、基準とされる周波数範囲と、発振周波数ｆとのずれ量に対する圧力Ｐ１をテーブル化しておくことで、実現され得る。
【００８４】
なお、本実施形態では、発振周波数ｆが周波数範囲よりも高いときに、容器３の外側すなわち貫通孔６１の外側の圧力Ｐ０よりも低い圧力Ｐ１が貫通孔６１内に付与される。また、発振周波数ｆが周波数範囲よりも低いときに、圧力Ｐ０よりも高い圧力Ｐ１が貫通孔６１内に付与される。
【００８５】
貫通孔６１内に圧力Ｐ１が付与されると、圧力Ｐ１は、図１９に示すように、凹部１４１内に及ぶ。圧力Ｐ１が圧力Ｐ０よりも高い場合、第１圧電体膜１２３は、圧力Ｐ１によって圧縮応力が発生する。また、圧力Ｐ１が圧力Ｐ０よりも低い場合、第１圧電体膜１２３は、圧力Ｐ１によって引張応力が発生する。
【００８６】
第１圧電体膜１２３は、窒化アルミニウムで構成されているため、圧縮応力が発生するとそれに応じて電荷が発生する。この電荷変動は実効的な容量値変化をもたらすが、その極性は圧電体の分極特性によって異なる。ここでは窒化アルミニウムの圧電定数が正で、分極が印加電圧と同じ方向に形成されている場合を考える。この時、見かけ上の容量値は圧縮応力に応じて上昇する。圧電定数が５ｐＣ/Ｎ程度である窒化アルミニウムの場合、圧力Ｐ１と圧力Ｐ０の差圧が１０１３ｈＰａ（１気圧）であるとすると、５．０５×１０-19Ｃの正電荷が（Ｐ１側の電極に）発生することになる。逆に引張応力が発生すると、圧縮応力の場合とは逆に負電荷が（Ｐ１側の電極に）発生することになり、実効的な容量値が下がる。
従って、発振周波数ｆが周波数範囲よりも高いときに、圧力Ｐ０よりも低い圧力Ｐ１を貫通孔６１内に付与すれば、すなわち貫通孔６１内を減圧すれば、容量素子２５の容量値Ｃｇを小さくすることができる。これにより、発振周波数ｆを下げることができる。
また、発振周波数ｆが周波数範囲よりも低いときに、圧力Ｐ０よりも高い圧力Ｐ１を貫通孔６１内に付与すれば、すなわち貫通孔６１内を加圧すれば、容量素子２５の容量値Ｃｇを大きくすることができる。これにより、発振周波数ｆを上げることができる。なお、容量値と圧力Ｐ１の関係は、用いる材料の圧電定数によって範囲を設定することができる。加圧か減圧か、どちらか設定しやすいように圧電体の材料設定（圧電定数の極性も含めて）をすることもできる。
【００８７】
発振周波数ｆの調整に次いで、図１８（ａ）に示す貫通孔６１内に圧力Ｐ１を付与した状態で、貫通孔６１を第４基板４７の貫通孔６５側からハンダで塞ぐ。このとき、貫通孔６５内に図示しないハンダボールを挿入した状態で、このハンダボールを加熱して溶融させることにより、図１８（ｂ）に示すように、貫通孔６１が栓１５によって塞がれる。これにより、貫通孔６１内は、空間が存在した状態で、気密状態が保たれる。気密状態が保たれた貫通孔６１内の空間は、圧力Ｐ１が保たれる。このことから、貫通孔６１内の空間に圧力Ｐ１を封止するとも表現することができる。
【００８８】
なお、栓１５の形成において、ハンダボールを加熱する温度をＴ５とすると、前述したＴ１、Ｔ２、Ｔ３及びＴ５との間に、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ４＞Ｔ５の関係にあることが好ましい。これは、上述した理由と同じ理由であり、Ｔ４とＴ５との差が少なくとも約２０℃あることが望ましい。
【００８９】
次いで、半導体室６７内に、第１基板４１の貫通孔５１側から封止部材９を充填して、図１（ｂ）に示す発振装置１を完成させる。
なお、発振周波数ｆの調整と、封止部材９の充填とは、いずれが先でも後でもよい。発振周波数ｆの調整において付与する圧力Ｐ１が圧力Ｐ０よりも高い場合には、封止部材９を充填してから圧力Ｐ１を付与する方が、半導体基板７と第３基板４５との間のハンダに発生する応力を低減することができる点で好ましい。
【００９０】
本実施形態において、栓１５が栓に対応し、反転増幅器２３が増幅器に対応し、容量素子２５が第１キャパシタに対応し、容量素子２７が第２キャパシタに対応し、第３基板４５が底板に対応し、貫通孔６１が貫通孔に対応し、ＳＯＩ基板９１が基板に対応し、ゲート電極１０５が増幅器の入力端に対応し、ドレイン電極１１１が増幅器の出力端に対応している。
【００９１】
本実施形態の発振装置１では、誘電体層としての第１圧電体膜１２３が、圧電体である窒化アルミニウムで構成されている。第１圧電体膜１２３は、圧縮応力が発生すると誘電率が下がり、引張応力が発生すると誘電率が上がる。発振装置１は、容器３の第４基板４７側から半導体室６７に連通する貫通孔６１を有している。この貫通孔６１には、半導体基板７の容量素子２５が凹部１４１を介して対向している。
【００９２】
この貫通孔６１を介して圧力Ｐ１を凹部１４１内に作用させることで、第１圧電体膜１２３に応力を発生させることができる。これにより、発振装置１の発振周波数ｆを変化させることができる。そして、貫通孔６１を塞ぐ前であれば、貫通孔６１内に付与する圧力Ｐ１を増減させることができ、発振周波数ｆを高くしたり、低くしたりすることができる。これにより、発振周波数ｆの調整において、歩留りを向上させやすくすることが可能となる。
【００９３】
また、本実施形態の発振装置１では、ＳＯＩ基板９１において、平面視で容量素子２５が重なる部位に凹部１４１が形成されている。つまり、半導体基板７は、ＳＯＩ基板９１に凹部１４１が形成されているので、容量素子２５が重なる部位が薄くなっている。これにより、第１圧電体膜１２３に圧力Ｐ１を作用させやすくすることができる。つまり、第１圧電体膜１２３に応力を発生させやすくすることができるので、容量素子２５の容量値Ｃｇを変化させやすくすることができる。従って、発振周波数ｆの調整可能範囲を広げることができる。
【００９４】
また、本実施形態の発振装置１では、貫通孔６１を塞いでいる栓１５を除去してから、あらためて圧力Ｐ１を付与すれば、発振周波数ｆを反復して調整することが可能となる。
【００９５】
なお、本実施形態では、第１電極１２１が固定電位に接続され、第２電極１２５がゲート電極１０５につなげられた構成を例に説明したが、これに限定されず、第１電極１２１がゲート電極１０５につなげられ、第２電極１２５が固定電位に接続された構成であってもよい。
【００９６】
また、本実施形態では、発振周波数ｆの調整において、基準とされる周波数範囲と発振周波数ｆとのずれ量に基づいて、貫通孔６１内に付与する圧力Ｐ１を設定するようにしたが、圧力Ｐ１の設定はこれに限定されない。例えば、発振周波数ｆを監視しながら圧力Ｐ１を付与する方法が採用され得る。この方法では、発振周波数ｆの値を測定しながら、圧力Ｐ１を付与するので、発振周波数ｆの調整の効率化が図られるとともに、発振周波数ｆを正確に調整しやすくすることができる。
【００９７】
また、本実施形態では、容量素子２５側に圧力Ｐ１を付与して容量素子２５の容量値Ｃｇを変化させるようにしたが、これに限定されず、容量素子２７側に圧力Ｐ１を付与して容量素子２７の容量値Ｃｄを変化させるようにしてもよい。この場合、図９に示す凹部１４１と、図７（ｄ）に示す貫通孔６１及び貫通孔６５とは、容量素子２７に対向する部位に形成される。
【００９８】
また、容量素子２５側及び容量素子２７側の両方に圧力Ｐ１を付与して、容量値Ｃｇ及びＣｄの両方を変化させるようにしてもよい。この場合、ＳＯＩ基板９１の容量素子２７に対応する部位にも凹部１４１を形成し、第３基板４５及び第４基板４７の容量素子２７に対応する各部位にも貫通孔６１及び貫通孔６５のそれぞれを形成した構成が採用され得る。この構成によれば、容量値Ｃｇ及び容量値Ｃｄの両方を変化させることができる。従って、容量値Ｃｇ及び容量値Ｃｄのいずれか一方のみを変化させる場合に比較して、発振周波数ｆの調整可能な範囲を広げることができる。
【００９９】
また、本実施形態では、半導体基板７が収容された半導体室６７内に封止部材９を充填した構成を例に説明したが、発振装置１の構成は、これに限定されない。例えば、本実施形態の他の第１例における発振装置１０を示す断面図である図２０（ａ）に示すように、半導体室６７を第５基板２０１で封止した構成が採用され得る。
【０１００】
第５基板２０１は、例えば、低融点ガラスで構成され、半導体室６７の蓋としての機能を有している。発振装置１０では、第１基板４１の貫通孔５１に段差部２０５が設けられている。段差部２０５は、第１基板４１において、貫通孔５１の底面２０３側の開口が、第２基板４３側の開口よりも大きくなるように設けられている。第５基板２０１は、加圧及び加熱されることによって、段差部２０５に固着される。
【０１０１】
このとき、常圧環境のもとで第５基板２０１を段差部２０５に固着させることが好ましい。これは、発振周波数ｆの調整の際に、貫通孔６１内を加圧したり、減圧したりして容量値Ｃｇを変化させやすくすることができるためである。例えば、発振周波数ｆを下げるべく容量値Ｃｇを下げるときには、貫通孔６１内の圧力Ｐ１を半導体室６７内の圧力よりも低くする必要がある。
【０１０２】
しかしながら、半導体室６７内が高真空度に保たれていると、圧力Ｐ１を半導体室６７内の圧力よりも下げることが極めて困難となる。従って、半導体室６７内が常圧状態に保たれていることが好ましい。なお、半導体室６７内の気体は、空気に限らず、窒素ガスやアルゴンガスなどの不活性ガスなどが採用され得る。不活性ガスであれば、半導体基板７、ワイヤ１７、ハンダなどの半導体室６７内の構成が安定して保たれる点で、すなわち耐酸化性の点で好ましい。
【０１０３】
なお、第５基板２０１と段差部２０５との固着において、第５基板２０１を加熱する温度をＴ６とすると、上述したＴ１及びＴ２との間に、Ｔ１＞Ｔ２＞Ｔ６の関係にあることが好ましい。これは、上述した理由と同じ理由であり、Ｔ２とＴ６との差が少なくとも約３０℃あることが望ましい。
【０１０４】
発振装置１０では、発振周波数ｆの調整において、栓１５を設ける前の発振装置１０を、圧力Ｐ１が保たれる圧力容器や圧力室内に入れることで、貫通孔６１内に圧力Ｐ１を付与することができる。これは、半導体室６７内が常圧状態で気密に保たれているためである。圧力容器や圧力室内で貫通孔６１に圧力Ｐ１を付与することができるので、前述した圧力管１９１のように局所的に圧力Ｐ１を付与する場合に比較して、広い作業環境で栓１５を設けることができる。従って、作業性を向上させやすくすることが可能となる。
【０１０５】
また、他の第２例として、この第２例における発振装置１００を示す断面図である図２０（ｂ）に示すように、半導体室６７と振動子室６９とを、第２基板４３と第４基板４７との間に設けた構成が採用され得る。
発振装置１００では、第１基板４１に貫通孔５３及び貫通孔６５が設けられている。第２基板４３には、凸部５９、貫通孔５７及び貫通孔６１が設けられている。第３基板４５には、貫通孔５５及び貫通孔６３が設けられている。第４基板４７には、貫通孔５１及び貫通孔２０７が設けられている。そして、封止板１１は、第４基板４７側から半導体室６７及び振動子室６９を塞いでいる。貫通孔２０７は、平面視で、貫通孔６３に重なる位置及び大きさで形成されている。
【０１０６】
発振装置１００は、図２０（ａ）に示す発振装置１０が奏する効果のみならず、以下に記す効果も有する。発振装置１００では、容器３において、半導体室６７及び振動子室６９が、同じ方向に向かって開口している。このため、圧電振動子５と半導体基板７との容器３への実装において、圧電振動子５と半導体基板７とを、それぞれ同じ方向から実装することができるので、作業性を一層向上させやすくすることが可能となる。なお、発振装置１００では、第２基板４３が底板に対応している。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施形態における発振装置の主要構成を説明する図。
【図２】本発明の実施形態における発振装置の発振回路の構成を説明する図。
【図３】本発明の実施形態における発振装置の第１基板を示す平面図。
【図４】本発明の実施形態における発振装置の第２基板を示す平面図。
【図５】本発明の実施形態における発振装置の第３基板を示す平面図。
【図６】本発明の実施形態における発振装置の第４基板を示す平面図。
【図７】本発明の実施形態における発振装置の容器の構成を説明する図。
【図８】本発明の実施形態における発振装置の圧電振動子の構成を説明する底面図。
【図９】本発明の実施形態における発振装置の半導体基板の構成を説明する断面図。
【図１０】本発明の実施形態における発振装置の半導体基板の反転増幅器及び容量素子の構成を説明する拡大図。
【図１１】本発明の実施形態における発振装置の半導体基板の反転増幅器を形成する工程を説明する図。
【図１２】本発明の実施形態における発振装置の半導体基板の反転増幅器を形成する工程を説明する図。
【図１３】本発明の実施形態における発振装置の半導体基板の反転増幅器を形成する工程を説明する図。
【図１４】本発明の実施形態における発振装置の半導体基板の容量素子を形成する工程を説明する図。
【図１５】本発明の実施形態における発振装置の半導体基板の容量素子を形成する工程を説明する図。
【図１６】本発明の実施形態における発振装置の半導体基板の容量素子を形成する工程を説明する図。
【図１７】本発明の実施形態における発振装置を組み立てる工程を説明する図。
【図１８】本発明の実施形態における発振装置を組み立てる工程を説明する図。
【図１９】本発明の実施形態における発振装置の半導体基板にかかる圧力を説明する図。
【図２０】本発明の実施形態における発振装置の他の構成例を示す断面図。
【符号の説明】
【０１０８】
１，１０，１００…発振装置、３…容器、５…圧電振動子、１５…栓、２１…発振回路、２３…反転増幅器、２５…容量素子、２７…容量素子、４３…第２基板、４５…第３基板、６１…貫通孔、９１…ＳＯＩ基板、１０５…ゲート電極、１１１…ドレイン電極、１２１…第１電極、１２３…第１圧電体膜、１２５…第２電極、１２７…第３電極、１２９…第２圧電体膜、１３１…第４電極、１４１…凹部。
【図１】
2008252509.tif 000005
【図２】
2008252509.tif 000006
【図３】
2008252509.tif 000007
【図４】
2008252509.tif 000008
【図５】
2008252509.tif 000009
【図６】
2008252509.tif 000010
【図７】
2008252509.tif 000011
【図８】
2008252509.tif 000012
【図９】
2008252509.tif 000013
【図１０】
2008252509.tif 000014
【図１１】
2008252509.tif 000015
【図１２】
2008252509.tif 000016
【図１３】
2008252509.tif 000017
【図１４】
2008252509.tif 000018
【図１５】
2008252509.tif 000019
【図１６】
2008252509.tif 000020
【図１７】
2008252509.tif 000021
【図１８】
2008252509.tif 000022
【図１９】
2008252509.tif 000023
【図２０】
2008252509.tif 000024