(57)【要約】【課題】ＲＦ損失の非常に少なく、ダイオードの等価抵抗が変化してもＦＥＴの整合条件に影響を与えず、バイアス回路で消費される電流が少ない増幅器およびそれを用いたドハティ増幅器を提供する。【解決手段】増幅器は、入力された信号を増幅する電界効果トランジスタと、回路の両端に外部から入力された電圧を分圧する分圧回路と、入力された信号の一部を上記分圧回路に導くとともに分圧された電圧を上記電界効果トランジスタのゲート電極に供給する接続回路と、を有し、上記分圧回路は、直列に接続された少なくとも１つのダイオードと抵抗とからなり、上記ダイオードは、順方向にバイアスされているともに導かれた信号を検波することにより等価抵抗が変化し、上記接続回路は、抵抗またはインダクタンスからなり、上記分圧回路と上記接続回路との接続点にコンデンサが接続されていない。【選択図】図１
2008205592.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号を増幅する電界効果トランジスタと、
回路の両端に外部から入力された電圧を分圧する分圧回路と、
入力された信号の一部を上記分圧回路に導くとともに分圧された電圧を上記電界効果トランジスタのゲート電極に供給する接続回路と、
を有し、
上記分圧回路は、直列に接続された少なくとも１つのダイオードと抵抗とからなり、
上記ダイオードは、順方向にバイアスされているともに導かれた信号を検波することにより等価抵抗が変化し、
上記接続回路は、抵抗またはインダクタンスからなり、
上記分圧回路と上記接続回路との接続点にコンデンサが接続されていないことを特徴とする増幅器。
【請求項２】
上記分圧回路および接続回路が上記電界効果トランジスタと一体形成されたことを特徴とする請求項１に記載の増幅器。
【請求項３】
請求項１または２に記載の増幅器をメインアンプまたはピークアンプの少なくとも一方に用いたことを特徴とするドハティ増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号を増幅する増幅器およびそれを用いたドハティ増幅器に関するものである。
【背景技術】
【０００２】
近年の無線通信の急速な発達により、音声通話だけでなくデータ通信も盛んに行われるようになってきた。データ通信では大きな情報量を扱うため、高速・大容量な通信を可能とする広帯域な変調波が用いられる。変調波の単位周波数あたりの電力はデータの誤り率と密接に関係するため、所望の誤り率を実現するために増幅器には大きな出力が必要となる。
一方、音声通話では情報量が比較的小さく必要となる帯域も狭いため、単位周波数あたりの電力がデータ通信と同じ場合でも増幅器にはデータ通信時ほど大きな出力を必要としない。そのため、データ通信と音声通話機能を切り替えて用いる無線通信装置では、データ通信時である高出力時の増幅器の利得、効率を保ちつつ、音声通話時である低出力時の効率を高めることが求められている。
【０００３】
低出力時の効率を高める手法として、低出力時に増幅器のゲート電圧を絞り、Ｃ級に近づける手法がある。これを実現する手法として、デジタル制御回路を用いて増幅器外部からゲート電圧を制御する手法と、増幅器内部で入力電力や出力電力を検波し、この検波電圧を用いてアナログ回路で増幅器のゲート電圧を制御する手法がある。前者はデジタル回路などで構成される制御回路を増幅器外部に必要とするものの、増幅器に特別な回路を必要としない利点がある。一方、後者は増幅器内部に検波回路などを必要とするものの、比較的簡単な回路で実現できる利点がある。
【０００４】
従来の半導体電力増幅器は、ＲＦ入力信号に応じてトランジスタのゲート電圧を変化させることで入力電力に応じてドレイン電流を増大させ、歪の発生を抑圧する回路を有する。
この回路は、ＦＥＴのゲート側の信号線路と並列にツェナーダイオードが接続されている。入力端子から入力されたＲＦ信号は、ＦＥＴのゲート端子とダイオードに分岐される。ＦＥＴのゲートに入力された信号は、ＦＥＴで増幅後出力端子へ出力される。ダイオードに入力された信号は検波され、キャパシタで平滑後、直流電流が生成される。直流電流は、ダイオードと直列に接続された抵抗に発生する電圧を変化させ、抵抗および抵抗によって決まる分圧回路の分圧比を変化させる。これによりＦＥＴのゲート電圧を変化させる（例えば、特許文献１参照）。
【０００５】
また、従来の他の高周波電力増幅器は、電圧制限素子であるツェナーダイオードをＦＥＴのゲート電圧印加端子に設けることで過大ゲート電圧によるＭＯＳＦＥＴの破壊を防止する回路である。
この回路では、ツェナーダイオードは抵抗を介してＦＥＴのゲートおよび、信号線路に接続されている。ゲート電圧印加端子に過大電圧が印加されても、電圧制限素子であるツェナーダイオードにより一定の電圧に制限され、ＭＯＳＦＥＴの破壊を防止することができる（例えば、特許文献２参照）。
【０００６】
また、従来の他の増幅器は、順方向にバイアスされたショットキーダイオードを用いることで、温度に応じてＦＥＴのゲート電圧を変化させ、利得を一定に保つ回路を有する。
この回路は、温度に応じてＦＥＴにゲート電圧を印加するため、ダイオードと抵抗により構成される分圧回路である。この分圧回路は、ＦＥＴと分圧回路を高周波的に切り離すためのＤＣフィード用チョークインダクタを介してＦＥＴのゲートおよび、信号線路に接続されている（例えば、特許文献３参照）。
【０００７】
また、従来の他の増幅器は、特許文献３に記載の回路を適用して構成され、特許文献３のＤＣフィード用チョークインダクタの代わりに抵抗が用いられている。また、ダイオードと抵抗の接続点にキャパシタが接続されている（例えば、非特許文献１参照）。
【０００８】
【特許文献１】特開平８−１３９５４２号公報
【特許文献２】特開平８−２４２１２８号公報
【特許文献３】特開２００１−３２０２４２号公報
【非特許文献１】山内、外４名「温度補償回路内蔵Ｘ帯ＭＭＩＣ電力増幅器」、三菱電機技報、三菱電機株式会社、２００２年、第７６巻、第２号、ｐ．５１−５４
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１の半導体電力増幅器では、ＦＥＴのゲート側の信号線路と並列にツェナーダイオードが接続されているが、ツェナーダイオードは信号線路に直結され、キャパシタを介してグランドに接続されているため、ＲＦ損失が大きいという問題がある。
また、ツェナーダイオードは逆方向にバイアスが印加されているため、ＲＦ信号に対しては抵抗として見え、その抵抗値を高くすることは難しいため、損失は一層大きなものとなる。
【００１０】
また、ダイオードが信号線路に直結されているため、ダイオードに流れる直流によりダイオードの等価抵抗が変化すると、ＦＥＴの整合条件を乱すという問題がある。
また、ダイオードの端子両端が一定の電圧になるように、ダイオードに逆方向のバイアスを印加したツェナーダイオードを用いているので、数ｍＡ程度の電流が消費される。そのため、バイアス回路で電流を消費してしまうという問題がある。
【００１１】
また、特許文献２の高周波電力増幅器では、ツェナーダイオードにより過大ゲート電圧によるＭＯＳＦＥＴの破壊を防止する機能は有するものの、入力電力に応じてゲート電圧を変化させる機能はない。
【００１２】
また、特許文献３の増幅器は、温度に応じてＦＥＴのゲート電圧を変化させ、利得を一定に保つ機能は有するものの、入力電力に応じてゲート電圧を変化させる機能はない。
また、ＦＥＴと分圧回路を高周波的に切り離すために、ＤＣフィード用チョークインダクタを用いており、ＲＦ信号が分圧回路にもれこむことを防止している。
【００１３】
また、非特許文献１の増幅器でも、入力電力に応じてゲート電圧を変化させる機能はない。ダイオードと抵抗の接続点にキャパシタが接続され、ＲＦ信号が分圧回路に漏れ込むことを防止している。
【００１４】
この発明の目的は、ＲＦ損失の非常に少なく、ダイオードの等価抵抗が変化してもＦＥＴの整合条件に影響を与えず、バイアス回路で消費される電流が少ない増幅器およびそれを用いたドハティ増幅器を提供することである。
【課題を解決するための手段】
【００１５】
この発明に係る増幅器は、入力された信号を増幅する電界効果トランジスタと、回路の両端に外部から入力された電圧を分圧する分圧回路と、入力された信号の一部を上記分圧回路に導くとともに分圧された電圧を上記電界効果トランジスタのゲート電極に供給する接続回路と、を有し、上記分圧回路は、直列に接続された少なくとも１つのダイオードと抵抗とからなり、上記ダイオードは、順方向にバイアスされているともに導かれた信号を検波することにより等価抵抗が変化し、上記接続回路は、抵抗またはインダクタンスからなり、上記分圧回路と上記接続回路との接続点にコンデンサが接続されていない。
【発明の効果】
【００１６】
この発明に係る増幅器の効果は、ＲＦ信号が抵抗またはインダクタを介して分圧回路に導かれているので、ＲＦ損失が非常に小さいことと、ダイオードとＲＦ信号が入力される線路が抵抗またはインダクタを介して接続されているので、ダイオードの等価抵抗が変化しても電界効果トランジスタの整合条件に影響を与えないことである。
また、順方向にバイアスされたダイオードを用いているので、分圧回路で消費される電流は１ｍＡ以下であり、ほとんど電流を消費しないということである。
【発明を実施するための最良の形態】
【００１７】
実施の形態１．
図１は、この発明の実施の形態１に係る増幅器の構成を示す回路図である。
この発明の実施の形態１に係る増幅器１は、高周波信号（以下、「ＲＦ信号」と称す）を増幅する電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｔｏｒ、以下「ＦＥＴ」と称す）２、ＲＦ信号が入力される入力端子３、ＦＥＴ２で増幅されたＲＦ信号を出力する出力端子４、入力端子３とＦＥＴ２との間、およびＦＥＴ２と出力端子４との間のインピーダンスを整合させる整合回路５、６、ゲート電圧を制御するゲート電圧制御回路（Ｇａｔｅ  Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｃｉｒｃｕｉｔ、以下略称するときは「ＧＶＣＣ」と称す）７を有する。
そして、ＦＥＴ２、整合回路５、６、ゲート電圧制御回路７は、半導体基板上に半導体プロセスを用いて集積化され一体形成されている。
【００１８】
ＦＥＴ４は、ＲＦ信号が入力されるゲート電極１１、ＲＦ信号が出力されるドレイン電極１２、接地されるソース電極１３が設けられている。そして、ゲート電極１１は整合回路５に接続し、ドレイン電極１２は整合回路６に接続する。
【００１９】
ゲート電圧制御回路７は、分圧回路８および分圧回路８で分圧された電圧をＦＥＴ２に供給する接続回路９を有する。
分圧回路８は、電圧Ｖｇ１が供給される高電圧供給用端子１５、電圧Ｖｇ１より低い電圧Ｖｇ２が供給される低電圧供給用端子１６、プラス電極が高電圧供給用端子１５に接続されるダイオード１７、一端がダイオード１７に接続されるとともに他端が低電圧供給用端子１６に接続される分圧用抵抗１８を備える。また、ダイオード１７と分圧用抵抗１８の間にバイアス供給用端子１９が設けられている。ダイオード１７は分圧抵抗および検波素子として動作する。なお、大きな入力電力が入力されたときだけゲート電圧が変化するようにするために、ダイオード１７を複数個並列接続しても良い。
【００２０】
接続回路９は、分圧回路８のダイオード１７でＲＦ信号を検波する必要があるため、ＲＦ信号を分圧回路８に導いている。そのため、ＦＥＴ２と分圧回路８とを高周波的に切り離す、例えばキャパシタやＤＣフィード用チョークインダクタを用いられないので、接続回路９は接続用抵抗２１を備える。なお、接続用抵抗２１の代わりに、ＲＦ信号を完全にはブロックしない程度のインダクタンスのインダクタを用いても良い。
そして、接続用抵抗２１は、一端がバイアス供給用端子１９に、他端がゲート電極１１に接続されている。接続用抵抗２１はＲＦ信号を分圧回路８に導くと共に、分圧された電圧をＦＥＴ２に伝える動作を行う。
【００２１】
次に、実施の形態１に係る増幅器１の動作について説明する。
入力端子３から入力されたＲＦ信号は整合回路５を通過後、接続用抵抗２１およびＦＥＴ２に分岐される。ＦＥＴ２に入力された信号は増幅後、出力端子４に導かれる。一方、接続用抵抗２１に導かれた信号は分圧回路８に導かれる。
【００２２】
このとき、分圧回路８には、ＦＥＴ２のゲート電極１１に所望のバイアス電圧が印加されるように、高電圧供給用端子１５と低電圧供給用端子１６との間に電圧が印加されている。そして、高電圧供給用端子１５に供給されている電圧Ｖｇ１が低電圧供給用端子１６に供給されている電圧Ｖｇ２より高いので、ダイオード１７は順方向にバイアスされている。
【００２３】
分圧回路８に導かれたＲＦ信号はダイオード１７により検波され、整流電流が発生する。整流電流によりダイオード１７の等価抵抗が低下し、ダイオード１７と分圧用抵抗１８とから決まる分圧比が変化する。分圧比が変化すると、ダイオード１７と分圧用抵抗１８間の電圧が変化しバイアス供給用端子１９の電圧が変化する。この変化した電圧がゲート電極１１に伝えられる。入力電力が増加した場合は、接続用抵抗２１を介してＦＥＴ２に印加されるゲート電圧は上昇し、ドレイン電流が増大する。
【００２４】
次に、分圧回路８の使用方法について説明する。
飽和電力近傍において、ゲート電圧制御を行わないときと同じゲート電圧になるようにあらかじめ電圧Ｖｇ１および電圧Ｖｇ２を調整する。これにより、低出力時において、ゲート電圧が絞られ、ＦＥＴ２をＣ級バイアスに近づく動作をさせることができる。
【００２５】
図２は、測定を行うために試作したＧＶＣＣ付増幅器の回路構成図である。
次に、入力電力の減少に対して、ゲート電圧が絞られドレイン電流が減少することを確認するため、モノリシック増幅器が形成された半導体基板上にＧＶＣＣ７を集積化してＧＶＣＣ付増幅器を試作し、特性を測定した。試作したＧＶＣＣ付増幅器は、図２に示すように、最終段を４合成とした４段増幅器であり、最終段のゲート電圧を入力電力に応じて制御した。同時に、ＧＶＣＣ７の有無に対するドレイン電流、入出力特性の違いを確認するために、ＧＶＣＣ無し増幅器も試作した。
【００２６】
図３は、試作したＧＶＣＣ付増幅器およびＧＶＣＣ無し増幅器のそれぞれの１段目から４段目の総ドレイン電流Ｉｄｔｏｔａｌおよび４段目のドレイン電流Ｉｄ４の測定結果を示すグラフである。図４は、試作したＧＶＣＣ付増幅器およびＧＶＣＣ無し増幅器のそれぞれの入出力特性の測定結果を示すグラフである。
入力電力Ｐｉｎの増加に従い、利得特性やドレイン電流は徐々に変化し、小信号時に設定した最終段のアイドル電流Ｉｄｑ＝２５ｍＡ／ｍｍが飽和電力時にはＩｄｑ＝７５ｍＡ／ｍｍ相当の特性に変化していることがわかる。
このように、ＧＶＣＣ付増幅器は、飽和領域での利得を保ったまま、低出力時の増幅器の消費電力を低減できる。
【００２７】
この発明の実施の形態１に係る増幅器１は、ＲＦ信号が接続用抵抗２１介して分圧回路８に導かれるので、ＲＦ損失が非常に小さい。
また、ダイオード１７とＦＥＴ２のゲート電極１１が接続用抵抗２１を介して接続されているので、ダイオード１７の等価抵抗が変化してもＦＥＴ２の整合条件に影響を与えない。
【００２８】
また、順方向にバイアスされたダイオード１７を用いているので、分圧回路８で消費される電流は１ｍＡ以下であり、ほとんど電流を消費しない。
また、ＧＶＣＣ７は非常に簡単な構成であり、大きさも小さいので、半導体プロセスを用いて、モノシリック増幅器と一体形成することができる。それゆえ、外部のゲート電圧制御回路は不要となり、増幅器単体で入力電力に応じたゲート電圧の制御を実現することができる。
【００２９】
なお、ゲート電圧制御回路７をＦＥＴ２と一体形成したが、個別部品を使って構成しても良い。
また、無信号入力時にゲート電圧制御を行わないときと同じゲート電圧になるようにあらかじめ高電圧供給用端子１５および低電圧供給用端子１６に印加する電圧を調整しておくことで、高出力時にゲート電圧を上昇させ、ドレイン電流を増加させても良い。これにより、増幅器の飽和電力の低下を防止すると共に、飽和領域近傍での利得の向上の改善を実現することができる。
【００３０】
また、図５に示す増幅器１Ｂのように、分圧回路８の分圧用抵抗１８とダイオード１７の接続位置を交換すると、入力電力の増加に対してゲート電圧が減少し、飽和領域近傍においてＣ級バイアスに近づく動作をすることができる。動作原理は実施の形態１に係る増幅器１と同様に分圧回路８への入力電力の増加に応じてダイオード１７の等価抵抗が減少することで、分圧比が変化し、ゲート電圧が減少することを利用している。これにより、飽和領域近傍での効率を向上させることができる。
【００３１】
実施の形態２．
図６は、この発明の実施の形態２に係るドハティ増幅器の構成を示す構成図である。
ドハティ増幅器は、バックオフを取った領域での代表的な高効率手法を採用した増幅器であり、平均電力に対して尖頭電力の大きいＯＦＤＭ変調波を増幅する場合などに用いられる。
ドハティ増幅器は、図６に示すように、入力端子３１、出力負荷３２、キャリアアンプ３３、ピークアンプ３４、９０度位相調整器３５、１／４波長線路３６を備える。
キャリアアンプ３３は、ＡＢ級にバイアスされている。ピークアンプ３４は、実施の形態１に係る分圧回路有り増幅回路であり、Ｃ級にバイアスされている。
９０度位相調整器３５は、入力端子３１に入力されるＲＦ信号の位相を９０度調整し、ピークアンプ３４に入力する。
【００３２】
図７は、実施の形態２に係るドハティ増幅器の動作原理を説明するための図である。
次に、実施の形態２に係るドハティ増幅器の動作について説明する。
ドハティ増幅器では、図７（ａ）に示すように、出力バックオフ６ｄＢ以上の小出力時にはＣ級にバイアスされたピークアンプ３４が休止状態になり、キャリアアンプ３３のみが動作する。
一方、図７（ｂ）に示すように、出力バックオフ６ｄＢより小さい大出力時にはキャリアアンプ３３およびピークアンプ３４の２つの出力が合成され、大きな出力が得られる。
このように、大きな飽和電力とバックオフ動作時の高効率特性を両立している。
【００３３】
図８は、出力電力に対するドハティ増幅器のドレイン効率およびピークアンプのドレイン電流を示すグラフである。
実施の形態２に係るドハティ増幅器のピークアンプ３４に分圧回路８を用いたＧＶＣＣ７を適用した場合の動作について説明する。
図８において、点線で示す特性Ａは分圧回路８を用いたＧＶＣＣ７を適用しないドハティ増幅器のドレイン効率およびピークアンプのドレイン電流の実測値を示し、実線で示す特性Ｂはドハティ増幅器のドレイン効率およびピークアンプのドレイン電流の理論値を示す。また、一点鎖線で示す特性Ｃは分圧回路８を用いたＧＶＣＣ７を適用したドハティ増幅器のドレイン効率およびピークアンプのドレイン電流の実測値を示す。
【００３４】
ドハティ増幅器のドレイン効率の理論値は、６ｄＢバックオフでピークを有するが、分圧回路８を用いたＧＶＣＣ７を適用しないドハティ増幅器のドレイン効率の実測値は理論値より低く、また、ピークが不明瞭である。これは、理論では６ｄＢバックオフ以上の小信号領域ではピークアンプ３４は完全にオフ状態になっており、ドレイン電流は消費されないものと仮定しているが、実際の分圧回路８を用いたＧＶＣＣ７を適用しないドハティ増幅器のピークアンプ３４はＣ級にバイアスされているため、６ｄＢ以上の領域において電流が消費されている。
【００３５】
ドレイン効率を向上するためには、６ｄＢ以上の小信号領域でピークアンプ３４で電流が消費されないようにするとともに、６ｄＢ以下の大信号領域では速やかに電流が増加する特性が望まれる。
そこで、ＦＥＴ２のゲート電圧を絞ることにより６ｄＢ以上の小信号領域においてピークアンプ３４で電流が消費されないようにすることができるが、６ｄＢ以下の大信号領域では速やかには電流が増加せず、利得や飽和電力の低下が発生する。
【００３６】
一方、本発明のように、ドハティ増幅器のピークアンプ３４に分圧回路８を用いたＧＶＣＣ７を適用することで、６ｄＢ以上の小信号領域では、ゲート電圧制御をしない場合と比較してゲート電圧を絞ることが可能となり、６ｄＢ以上の小信号領域でのピークアンプ３４のドレイン電流の消費を抑制できる。
また、６ｄＢ未満の大信号領域では、ゲート電圧制御をしない場合と比較して速やかにピークアンプ３４のドレイン電流を増加させることができるので、ゲート電圧制御を行わずに単純にゲート電圧を絞った場合と比較してドハティ増幅器の飽和電力の低下や利得の低下を防止することができる。
このようにドハティ増幅器に分圧回路８を用いたＧＶＣＣ７を適用することにより、６ｄＢバックオフ近傍において、理論値に近い高い効率特性を実現することができる。
【００３７】
なお、実施の形態２ではピークアンプ３４にＧＶＣＣ７を適用した場合について述べたが、分圧回路８の分圧用抵抗１８とダイオード１７の接続位置を交換し、キャリアアンプ３３に適用しても良い。これにより、出力電力の増加に対してゲート電圧を絞るように制御することができ、飽和領域でのキャリアアンプ３３の効率改善を図ることができる。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施の形態１に係る増幅器の構成を示す回路図である。
【図２】測定に用いた分圧回路有り増幅器の回路構成図である。
【図３】試作したＧＶＣＣ付増幅器およびＧＶＣＣ無し増幅器のそれぞれの１段目から４段目の総ドレイン電流および４段目のドレイン電流の測定結果を示すグラフである。
【図４】試作したＧＶＣＣ付増幅器およびＧＶＣＣ無し増幅器のそれぞれの入出力特性の測定結果を示すグラフである。
【図５】この発明の実施の形態１に係る他の増幅器の構成を示す回路図である。
【図６】この発明の実施の形態２に係るドハティ増幅器の構成を示す構成図である。
【図７】実施の形態２に係るドハティ増幅器の動作原理を説明するための図である。
【図８】出力電力に対するドハティ増幅器のドレイン効率およびピークアンプのドレイン電流を示すグラフである。
【符号の説明】
【００３９】
１、１Ｂ  増幅器、２  電界効果トランジスタ（ＦＥＴ）、３  入力端子、４  出力端子、５、６  整合回路、７  ゲート電圧制御回路（ＧＶＣＣ）、８  分圧回路、９  接続回路、１１  ゲート電極、１２  ドレイン電極、１３  ソース電極、１５  高電圧供給用端子、１６  低電圧供給用端子、１７  ダイオード、１８  分圧用抵抗、１９  バイアス供給用端子、２１  接続用抵抗、３１  入力端子、３２  出力負荷、３３  キャリアアンプ、３４  ピークアンプ、３５  ９０度位相調整器、３６  １／４波長線路。
【図１】
2008205592.tif 000003
【図２】
2008205592.tif 000004
【図３】
2008205592.tif 000005
【図４】
2008205592.tif 000006
【図５】
2008205592.tif 000007
【図６】
2008205592.tif 000008
【図７】
2008205592.tif 000009
【図８】
2008205592.tif 000010