(57)【要約】【課題】  集積回路のある領域のクロックが別の領域のクロックと同相になるように調整する。【解決手段】  本発明にかかる直角位相クロックを生成する方法および装置は、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。２倍クロックの半分の周波数を有するアライメント信号を提供するように分周器回路が結合される。アライメント信号に従って、リカバリ回路が、２倍クロックから第１のクロックと第２のクロックを回復させる。第１と第２のクロックは、実質的に９０°の位相差を有する。【選択図】図１
2008067398.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック（３１２）を受け取り、この基準クロック（３１２）の２倍の周波数を有する２倍クロック（３１６）を提供するクロック発生器（３１０）と、
前記２倍クロックの半分の周波数を有するアライメント信号（３７６）を提供するように結合された分周器回路（３７０、３８０）と、
複数のリカバリ回路（３９８Ａ、３９８Ｂ）であって、それぞれ、前記アライメント信号に従って前記２倍クロックから第１のクロック（３８０Ａ、３８０Ｂ）と、前記第１のクロックと実質的に９０°の位相差を有する第２のクロック（３９０Ａ、３９０Ｂ）とを回復させ、前記第１のクロック（３８０Ａ）は、前記２倍クロックを保持するためのフィードバック信号として前記クロック発生器に提供される、複数のリカバリ回路と
を有する直角位相クロック発生装置。
【請求項２】
前記リカバリ回路は、
前記アライメント信号を受け取る第１のフリップフロップ（３５０Ａ、３５０Ｂ）であって、前記２倍クロックによってクロックされて前記第１のクロックを提供する第１のフリップフロップと、
前記第１のクロックを受け取る第２のフリップフロップ（３６０Ａ、３６０Ｂ）であって、反転２倍クロックによってクロックされて前記第２のクロックを提供する第２のフリップフロップと
を含む
請求項１に記載の装置。
【請求項３】
前記第１のフリップフロップおよび第２のフリップフロップは、それぞれＤ型フリップフロップである
請求項２に記載の装置。
【請求項４】
前記クロック発生器は、
位相同期ループ回路である請求項１に記載の装置。
【請求項５】
前記分周器回路は、
反転２倍クロックを提供するように結合された反転器（３８０）と、
前記反転２倍クロックを分割して前記アライメント信号を提供するように結合された分周器（３７０）と
をさらに有する
請求項１に記載の装置。
【請求項６】
前記クロック発生器、分周器およびリカバリ回路は、同じ集積回路チップにある
請求項１に記載の装置。
【請求項７】
前記クロック発生器、分周器およびリカバリ回路は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）集積回路として形成される
請求項６に記載の装置。
【請求項８】
任意のリカバリ回路と関連した前記第１のクロックは、任意の他のリカバリ回路と関連付けられた前記第１のクロックと実質的に同期される
請求項１に記載の装置。
【請求項９】
前記２倍クロックを、前記複数のリカバリ回路（３９８Ａ、３９８Ｂ）それぞれに隣接した領域に分配するための差動信号に変換する変換回路（３２０、３３０、３３２）と
をさらに含み、
前記変換回路は、前記差動信号を片側２倍クロックに変換し、前記複数のリカバリ回路に提供する
請求項１に記載の装置。
【請求項１０】
前記変換回路は、
片側２倍クロックを前記差動信号に変換する片側−差動変換器（３２０）と、
前記差動信号を前記片側２倍クロックに変換する、少なくとも１つの差動−片側変換器（３３０）と
を含む請求項９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直角位相クロックを生成する方法および装置に関する。
【背景技術】
【０００２】
ディジタル論理回路は、同期化、基準信号の導出、位相差の測定および他の機能をクロック信号にしばしば依存している。
いくつかの用途は、基準クロックと９０°の位相差を有する直角位相クロック（ｑｕａｄｒａｔｕｒｅ  ｃｌｏｃｋ）を必要とする。
例えば、ストローブ信号には直角位相クロックがよく使用される。
【０００３】
集中化した直角位相クロックを生成し、すべての構成要素に分配することができる。
詳細には、第１のクロックと、その第１のクロックから９０°の位相差を有する第２のクロックを集中的に生成して分配することができる。
この手法の１つの欠点は、分配が比較的広い領域にわたったり比較的多数の構成要素を駆動するために使用されたりするときに、クロック信号が、分配中ずっと維持するのが困難な制約を有する傾向があることである。
例えば、集積回路用途において、両方のクロックのスキュー要件を満たすためには、チップ領域と配線資源をかなり消費しなければならない。
クロック分配バッファに使用される集積回路ロジックのタイプによっては、２つのクロックの分配によって消費電力が２倍になることもある。
【０００４】
直角位相クロックを生成するもう１つの技術は、集積回路のいくつかの領域に基準クロック信号を分配することを必要とする。
各領域は、基準クロック信号から直角位相クロック信号を得るための局部的な位相同期ループ（ＰＬＬ）または遅延同期ループ（ＤＬＬ）を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この手法には、局部的なＰＬＬまたはＤＬＬが集積回路の設計を複雑にし、それにより設計および検証時間が長くなるという欠点がある。
さらに、ある領域の第１のクロックが別の領域の第１のクロックと同相になるように、すべての領域にわたって第１と第２のクロックと関連した固有の位相の基準クロックからの選択を調整することは問題が多い。
【課題を解決するための手段】
【０００６】
既知のシステムおよび方法の限界を鑑みて、直角位相クロックを生成する様々な方法および装置を示す。１つの実施形態において、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。
２倍クロックの半分の周波数を有するアライメント信号を提供するように分周器回路が結合される。
アライメント信号に従って、リカバリ回路が、２倍クロックから第１のクロックと第２のクロックを回復させる。
第１と第２のクロックは、実質的に９０°の位相差を有する。
【０００７】
直角位相クロック発生装置の１つの実施形態は、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。
２倍クロックの半分の周波数を有するアライメント信号を提供するために分周器回路が結合される。
この装置は、複数のリカバリ回路を含み、各リカバリ回路は、アライメント信号に従って２倍クロックから関連した第１のクロックおよび関連した第２のクロックを回復させる。
各リカバリ回路と関連した第１と第２のクロックは、実質的に９０°の位相差を有する。
【０００８】
直角位相クロックを生成する方法の１つの実施形態は、受け取った基準クロックの２倍の周波数を有する２倍クロックを生成する段階を含む。
２倍クロックの半分の周波数を有するアライメント信号が生成される。
アライメント信号に従って２倍クロックから第１のクロックが得られる。
第１のクロックから第２のクロックが得られる、第１と第２のクロックは、実質的に９０°の位相差を有する。
【０００９】
本発明は、添付図面の図において制限ではなく例として示されており、図において同じ参照は類似の要素を示す。
【発明を実施するための最良の形態】
【００１０】
図１は、第１のクロックＣＬＫ１  １８０と第２のクロックＣＬＫ２  １９０を生成する直角位相クロック発生回路の１つの実施形態を示す。
第２のクロックは、第１のクロックと直角位相の関係を有する。
１つの実施形態において、クロック発生回路は、集積回路チップ１９６上にある。
【００１１】
クロック発生器１１０は、基準クロックＲＥＦＣＬＫ１１２の周波数の倍数（ｍ）の周波数を有する出力１１６を生成する。
示した実施形態において、クロック発生器１１０は、位相同期ループ（ＰＬＬ）である。
位相同期ループは、反転器１７２、分周器１７０、およびフリップフロップ１５０を含むフィードバック経路を有する。
【００１２】
ｍ分周器による分周の結果、ＰＬＬ出力１１６の周波数は、ＲＥＦＣＬＫ１１２の周波数のｍ倍になる。
分周器１７０の出力は、ＰＬＬ出力の１／ｍの周波数を有する。
【００１３】
示した実施形態において、ｍ＝２であり、ＰＬＬ出力は、ＲＥＦＣＬＫの周波数の２倍になる。
したがって、ＰＬＬ１１０は、受け取った基準クロックＲＥＦＣＬＫの２倍の周波数を有する２倍クロック（２×ＣＬＫ１１６）を提供するクロック発生器である。
【００１４】
１つの実施形態において、この２×ＣＬＫ１１６は、差動式にフリップフロップ１５０、１６０に分配される。
したがって、片側−差動変換器（ｓｉｎｇｌｅ−ｓｉｄｅｄ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ  ｃｏｎｖｅｒｔｅｒ）１２０は、片側２×ＣＬＫを差動２×ＣＬＫ信号に変換する。
フリップフロップの近くで、差動−片側コンバータ（ｄｉｆｆｅｒｅｎｔｉａｌ−ｔｏ−ｓｉｎｇｌｅ−ｓｉｄｅｄ  ｏｎｖｅｒｔｅｒ）１３０が、差動２×ＣＬＫを片側２×ＣＬＫに変換する。
【００１５】
分周器１７０と反転器１７２は、ＰＬＬ出力の１／ｍの周波数を有するアライメント信号１×ＡＬＩＧＮを提供する分周器回路を構成する。
詳細には分周器回路は、反転ＰＬＬ出力をｍで割ったものに対応する１ＸＡＬＩＧＮを提供する。
ＰＬＬ出力が、ＲＥＦＣＬＫの周波数のｍ倍の周波数を有する場合、信号１ＸＡＬＩＧＮ１７６は、ＲＥＦＣＬＫと同じ周波数を有する。
１ＸＡＬＩＧＮは、ｍの値に関係なく常に、ＲＥＦＣＬＫと同じ周波数を有することになる。
【００１６】
示した実施形態において、ｍ＝２であり、その結果、１ＸＡＬＩＧＮは、反転２倍クロックを２で割ったものに対応する。
示した実施形態では、反転器１７２が２倍クロックを反転させ、その結果分周器１７０が、反転２倍クロックを受け取る。
【００１７】
１ＸＡＬＩＧＮ１７６は、フリップフロップ１５０へのデータ入力として提供される。
フリップフロップ１５０の出力は、第１のクロックＣＬＫ１  １８０である。
ＣＬＫ１は、ＰＬＬ１１０へのフィードバック入力として提供される。
【００１８】
２倍クロック（すなわち、２×ＣＬＫ）は、フリップフロップ１５０をクロックするために使用される。
２倍クロックは、反転器１４０によって反転され、反転２倍クロック（すなわち、２×ＣＬＫ）は、フリップフロップ１６０をクロックするために使用される。
フリップフロップ１５０は、第１のクロック信号ＣＬＫ１  １８０を提供する。
フリップフロップ１６０は、第２のクロック信号ＣＬＫ２  １９０を提供する。
第２のクロックは、第１のクロックから９０°の位相差を有する。
１つの実施形態において、各フリップフロップ１５０、１６０は、Ｄ型フリップフロップである。
【００１９】
ＰＬＬ１１０は、ＲＥＦＣＬＫとＣＬＫ１の位相差を最小にするようにＰＬＬ出力を駆動する。
したがって、最初にＣＬＫ１とＲＥＦＣＬＫの位相がずれている場合でも、ＰＬＬ１１０は、ＣＬＫ１とＲＥＦＣＬＫの位相を合わせるようにＰＬＬ出力を駆動する。
【００２０】
１つの実施形態において、クロック発生器、分周器回路、およびリカバリ回路は、同じ集積回路チップ上にある。
１つの実施形態において、クロック発生器、分周器回路、およびリカバリ回路は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）集積回路として構成される。
【００２１】
図２は、図１の直角位相クロック発生回路にある様々な信号の波形を示す。
２×ＣＬＫ波形（ｂ）は、波形（ａ）として示されたＲＥＦＣＬＫの２倍の周波数を有する。
１ＸＡＬＩＧＮ波形（ｃ）は、２倍クロック２×ＣＬＫの波形の半分の周波数を有する。
したがって、１ＸＡＬＩＧＮとＲＥＦＣＬＫは、同じ周波数を有する。
反転２×ＣＬＫが分周器に提供される結果、１ＸＡＬＩＧＮ信号の立ち上がりが、２×ＣＬＫ信号の立ち下がりと合わされる。
【００２２】
１ＸＡＬＩＧＮ信号を受け取るフリップフロップをクロックすることによって波形（ｄ）のＣＬＫ１信号が得られた場合、波形（ｄ）のＣＬＫ１信号は、２×ＣＬＫの立ち上がりで１ＸＡＬＩＧＮの値に遷移する。
【００２３】
信号ＣＬＫ２は、２×ＣＬＫの立ち上がりでＣＬＫ１の値に遷移する。
したがって、波形（ｅ）の信号ＣＬＫ２は、２×ＣＬＫの立ち下がりでＣＬＫ１の値に遷移する。
示したように、ＣＬＫ２は、ＣＬＫ１と９０°の位相差を有する。
【００２４】
波形（ｂ）〜（ｅ）の間の同期は、ＰＬＬがロックされていないときでも維持される。
ＲＥＦＣＬＫとＣＬＫ１に関して１８０°の位相差が示されているが、ＰＬＬは、ＲＥＦＣＬＫとＣＬＫ１の位相を合わせるように適応し、ＰＬＬは、ＣＬＫ１とＲＥＦＣＬＫ間のアライメントを維持するように「ロック」する。
従って、ＣＬＫ１とＲＥＦＣＬＫの間に示されている位相差は、初期状態だけである。
波形（ａ）とその他の波形（ｂ）〜（ｅ）の間の同期は、波形（ｄ）が波形（ａ）と同期し同相になるポイントにＰＬＬがロックするまで変化する。
【００２５】
図３は、直角位相クロックの複数の実例（ｉｎｓｔａｎｃｅ）を作成する１つの実施形態を示す。
図３の直角位相クロック分配は、前述のどちらのアーキテクチャの欠点もなしに、複数のＰＬＬ／ＤＬＬを使用することによる集中生成と分散生成の両方の利点を含む。
【００２６】
直角位相クロックの集中生成と関連した所要電力は、得られた直角位相クロックを局部的領域に分配するために局部的なフリップフロップを使用することによって回避される。
１ＸＡＬＩＧＮ信号は、すべての局部的領域に分配されるが、１ＸＡＬＩＧＮ信号は、アライメントのためにのみ使用され、ＣＬＫ１とＣＬＫ２のどちらを駆動するためにも使用されない。
２×ＣＬＫ信号は、集積回路の全体にわたるすべてのクロック動作構成要素ではなく、それぞれの局部的領域内のいくつかの構成要素をクロックするだけでよい。
【００２７】
分散型ＰＬＬ／ＤＬＬアーキテクチャと違い、１つのアライメント信号が、ＣＬＫ１信号とＣＬＫ２信号のそれぞれと関連した２×ＣＬＫ信号の固有のエッジの選択を可能にする。
さらに、２×ＣＬＫのどのエッジを選択するかを識別するために１ＸＡＬＩＧＮを使用するので、１ＸＡＬＩＧＮのかなりのスキューまたはドリフトは許容可能である。
【００２８】
ＣＬＫ２を１ＸＡＬＩＧＮから独立に得らるのではなくＣＬＫ１から得る場合、１ＸＡＬＩＧＮ信号は、２×ＣＬＫの同じエッジをＣＬＫ１またはＣＬＫ２と関連付けている限りはどちらの方向に約９０°ずれてもよい。
したがって、１ＸＡＬＩＧＮの分配は、通常のクロックスキューの検討が実質的に免除される。
【００２９】
１ＸＡＬＩＧＮ３７６は、リカバリ回路と関連付けられた各局部的領域に分配される。
同様に、２倍クロック３１６（２×ＣＬＫ）は、各局部的領域に分配される。
示した実施形態において、２倍クロックは、各局部的領域において片側２倍クロックに戻された差動２倍クロックとして分配される。
詳細には、片側−差動変換器３２０は、片側２×ＣＬＫを、分配ブロック３２２に提供される差動２×ＣＬＫ信号に変換する。
フリップフロップの近くで、局部的領域と関連付けられた差動−片側変換器３３０、３３２は、差動２×ＣＬＫを片側２×ＣＬＫに変換する。
【００３０】
各局部的領域は、分配された２×ＣＬＫおよび１ＸＡＬＩＧＮ信号からＣＬＫ１とＣＬＫ２を回復させるリカバリ回路３９８Ｂを含む。
示した実施形態において、リカバリ回路３９８Ｂは、フリップフロップ３５０Ｂ、３６０Ｂと、クロックＣＬＫ１  ３８０ＢとＣＬＫ２  ３９０Ｂを回復または再生する反転器３４０Ｂとを含む。
１つの実施形態において、集積回路は、分配された２倍クロックとアライメント信号からの直角位相クロックの局所的生成を必要とする複数の局部的領域を有する。
【００３１】
ＣＬＫ１  ３８０ＡとＣＬＫ１  ３８０Ｂは、同じクロック信号ＣＬＫ１の明瞭に生成された実例である。
同様に、ＣＬＫ２  ３９０ＡとＣＬＫ２  ３９０Ｂは、同じクロック信号ＣＬＫ２の生成された明瞭な実例である。
したがって、ＣＬＫ１  ３８０ＡとＣＬＫ１  ３８０Ｂは、信号２×ＣＬＫと１ＸＡＬＩＧＮから別個に得られた場合でも、ＣＬＫ１  ３８０Ａ＝ＣＬＫ１  ３８０Ｂである。
同様に、ＣＬＫ２  ３９０ＡとＣＬＫ２  ３９０Ｂは、信号２×ＣＬＫと１ＸＡＬＩＧＮから別個に得られた場合でも、ＣＬＫ２  ３９０Ａ＝ＣＬＫ２  ３９０Ｂである。
ＰＬＬ３１０は、フィードバックに第１のクロックの１つの実例だけを必要とする。
従って、フィードバックのために、ＣＬＫ１  ３８０Ａ...３８０Ｂのうちの１つだけがＰＬＬ３１０に提供される。
【００３２】
図４は、直角位相クロックを生成する方法の１つの実施形態を示す。
段階４１０で、受け取った基準クロックの２倍の周波数を有する２倍クロックが生成される。
段階４２０で、反転２倍クロックを２で割ったものに対応するアライメント信号が生成される。
段階４３０で、アライメント信号に従って２倍クロックから第１のクロックを得る。
アライメント信号は、２倍クロックのどのエッジが第１のクロックと関連しているかを識別する。
また、アライメント信号から第２のクロックを得る。
図１と図３において、第１のクロックは、反転２倍クロックに従って第２のクロックを提供するようにラッチされる。
こうして、段階４４０で、第２のクロックが、第１のクロックから得られる。
第１と第２のクロックは、実質的に９０°の位相差を有する。
【００３３】
直角位相クロックを停止（ｈａｌｔ）させ段階的に進める機能は、図１と図３の直角位相クロックを採用する集積回路を試験するのに役立つ。
直角位相クロックを特定のレベルに停止し続いて段階的に進める機能は、別の回路を必要とする。
【００３４】
図５は、直角位相クロックを停止させ段階的に進める回路を含む直角位相クロック発生器の１つの実施形態を示す。
直角位相クロックをそのように制御することは、通常動作モードと対照的な試験動作モードで実現することができる。
ロック状態では、ＰＬＬ５１０を単純にストップさせ再開させることはできない。
ロジック５３０、５６０、および５５０は、試験モードで直角位相クロックを特定のレベルまたは位相で停止させ段階的に進めることが必要なときに、ＰＬＬ５１０とゲート制御クロック５２０の間で分周器とリカバリ回路を接続したり切り離したりする「クラッチ」機構として有効に働く。
【００３５】
停止制御部５４０は、２倍クロックの選択とＰＬＬフィードバック経路の選択を制御するために使用される停止マルチプレクサ制御５４６を生成する。
マルチプレクサ５３０は、２倍クロック５１６（２×ＣＬＫ）を、停止マルチプレクサ制御５４６に従って、ＰＬＬ出力５１４かゲート制御クロック５２０として選択する。
ゲート制御クロック５２０は、ステップ信号５２２に従ってＰＬＬ出力５１４をゲート制御する。
【００３６】
マルチプレクサ５３０が、ゲート制御クロック５２０を選択して２倍クロック５１６を提供するとき、ＰＬＬ５１０が、ＣＬＫ１を得る２倍クロックを直接駆動しなくなる場合に、信号ＣＬＫ１  ５８０は、ＰＬＬ５１０へのフィードバック信号として不適切である。
したがって、マルチプレクサ５５０と分周器５６０は、ＣＬＫ１  ５８０の代わりにＰＬＬ出力５１４の半分の周波数を有するフィードバッククロック信号をＰＬＬに提供する。
この代替のフィードバック経路は、バイパスフィードバック経路または試験フィードバック経路と呼ばれることがある。
【００３７】
ゲート制御クロック５２０は、試験モードにおいて２倍クロックの変化がＰＬＬ出力５１４と同期するようにする。
停止制御５４６は、試験モードにおける停止状態と「自走（“ｆｒｅｅ−ｒｕｎｎｉｎｇ"）」状態の間の遷移が、ＰＬＬ出力状態５１４の遷移と同期するようにする。
【００３８】
したがって、図５は、受け取った基準クロック５１２の２倍の周波数を有するクロック出力５１４を提供するクロック発生器を示す。
停止マルチプレクサ制御５４６に従って２倍クロック５１６としてクロック出力５１４とゲート制御クロック出力５２０の一方を選択するために、マルチプレクサ５３０が結合される。
分周器回路５７０は、２倍クロックの半分の周波数を有するアライメント信号５７６を提供するために２倍クロックを分割する。
リカバリ回路５９８は、アライメント信号５７６によって２倍クロック５１６から第１のクロック５８０Ａと第２のクロック５９０Ａを回復させ、第１と第２のクロックは、実質的に９０°の位相差を有する。
【００３９】
通常動作では、停止制御はディスエーブルされなければならない。
これは、１つの実施形態において、通常動作モードで停止マルチプレクサ制御５４６が必ずＰＬＬ出力５１４を選択するようにする論理レベルにＨＡＬＴ５４２を拘束することによって達成される。
ＳＴＯＰ  ＬＥＶＥＬ５４４は、停止が発生するレベルを示し、図６においてさらに説明される。
【００４０】
マルチプレクサ５５０は、信号ＴＥＳＴ５５２に従って、ＰＬＬ５１０までの通常フィードバック経路または試験フィードバック経路のうちの選択された一方を提供する。
通常動作では、ＰＬＬのフィードバッククロック信号として、ＣＬＫ１  ５８０による通常のフィードバック経路が選択される。
しかしながら、試験しているとき、ＣＬＫ１  ５８０は、ＰＬＬによって直接駆動されておらず、適切なフィードバック信号ではない。
したがって、試験しているとき、試験フィードバック経路からのフィードバッククロック信号として、分割されたＰＬＬ出力（分周器５６０により）が選択される。
ＴＥＳＴ５５２は、通常動作モードでマルチプレクサ５５０がＰＬＬ５１０のフィードバッククロックとしてＣＬＫ１  ５８０を選択するようにする論理レベルに拘束される。
ＴＥＳＴ５５２は、試験モードにおいてＰＬＬへの試験フィードバック経路を提供する。
【００４１】
図６は、図５の停止制御５４０の１つの実施形態を示す。
停止制御回路は、入力ストップレベル６４４、１ＸＡＬＩＧＮ６７６、停止６４２、およびＰＬＬ出力６１４から停止マルチプレクサ制御６４６を生成する。
【００４２】
１ＸＡＬＩＧＮ６７６とＳＴＯＰ  ＬＥＶＥＬ６４４は、排他的ＮＯＲゲート６９２への入力として提供される。
ＳＴＯＰ  ＬＥＶＥＬ６４４は、ＣＬＫ１を高レベルと低レベルのどちらでストップすべきかを示す。
ＮＡＮＤゲート６９４は、停止信号６４２と排他的ＮＯＲゲート６９２の出力を受け取る。
排他的ＮＯＲゲート６９２の出力は、フリップフロップ６９０へのデータ入力として提供される。
１つの実施形態において、フリップフロップ６９０はＤ型フリップフロップである。
【００４３】
交差結合されたＮＡＮＤゲート６９６と６９８は、停止マルチプレクサ制御６４６を提供するラッチを構成する。
ＨＡＬＴ６４２を低論理レベルに拘束すると、停止マルチプレクサ制御も必ず低論理レベルになる。
図５を参照すると、停止制御回路５４０は、ＰＬＬ出力５１４が２倍クロックのときの直角位相クロック発生器の通常動作中にディスエーブルされなければならない。
マルチプレクサ５３０は、Ａが停止マルチプレクサ制御５４６のときにゲート制御クロック５２０を選択し、またはＢが停止マルチプレクサ制御のときにＰＬＬ出力を選択する。
図６の停止制御回路の場合、これは、ディスエーブルされたときに停止マルチプレクサ制御が０なのでＢ＝０とＡ＝１であることを意味する。
【００４４】
ＨＡＬＴがイネーブルされたとき、停止マルチプレクサ制御は、１ＸＡＬＩＧＮ６７６とＳＴＯＰ  ＬＥＶＥＬ６４４が一致したときに２倍クロックとしてゲート制御クロックを選択する。
ＳＴＯＰ  ＬＥＶＥＬは、ストップすべきクロックレベル（すなわち、低、高）を示す。
図６の組み合わせロジックにおいてＣＬＫ１信号ではなく１ＸＡＬＩＧＮが使用されることに注意されたい。
２×ＣＬＫの高い周波数とリカバリ回路の複数の実例までの経路の電気的長さのために、ＣＬＫ１信号ではなく１ＸＡＬＩＧＮを使用しなければならない。
【００４５】
図７は、直角位相クロックを生成し制御する方法の１つの実施形態を示す。
段階７１０で、停止マルチプレクサ制御に従って、生成されたクロック（例えば、ＰＬＬ出力５１４）とゲート制御され生成されたクロック（例えば、ゲート制御クロック５２０）のどちらかが、２倍クロックとして選択される。
２倍クロックは、受け取った基準クロックの２倍の周波数を有する。
【００４６】
段階７２０で、反転２倍クロックを２で割ったものに対応するアライメント信号が生成される。
段階７３０で、アライメント信号に従って、第１のクロックおよび関連した第２のクロックの複数の実例が、２倍クロックから得られる。
第１のクロックおよび関連した第２のクロックの各実例は、相対的に９０°の位相差を有する。
【００４７】
段階７４０で、アライメント信号が所定のクロックレベルと一致するとき、停止マルチプレクサ制御は、ゲート制御生成クロック信号を選択するように制御される。
停止マルチプレクサ制御は、生成クロックと同期するために生成クロックによってクロックされる。
【００４８】
従って、停止マルチプレクサ制御を利用して、ユーザは、直角位相クロックのすべての実例を、生成クロックと同期させて特定のレベルでストップさせることができる。
ゲート制御生成クロックが選択された後、ユーザは、直角位相クロックの実例が互いに同期するように直角位相クロックの実例を直角位相クロックサイクルで段階的に進めることができる。
【００４９】
図８は、集積回路チップの全体にわたる直角位相クロックの生成と分配の１つの実施形態を示す。
クロック発生器は、集積回路チップ８３０の所定の領域８５０上に作成される。
１ＸＡＬＩＧＮと２倍クロック（２×ＣＬＫ）は、複数の局部的領域８４０Ａ、８４０Ｂ、８４０Ｃ，...８４０Ｄのそれぞれに分配される。
各局部的領域は、信号２×ＣＬＫおよび１ＸＡＬＩＧＮからＣＬＫ１とＣＬＫ２の局部的な実例を得るリカバリ回路を有する。
【００５０】
ＣＬＫ１の実例は、ＣＬＫ１Ａ＝ＣＬＫ１Ｂ＝ＣＬＫ１Ｃ．．  ．＝ＣＬＫ１Ｄとなるように相対的に位相が合わされる。
同様に、ＣＬＫ２の実例は、ＣＬＫ２Ａ＝ＣＬＫ２Ｂ＝ＣＬＫ２Ｃ...＝ＣＬＫ２Ｄとなるように相対的に位相が合わされる。
各ＣＬＫ２の実例は、（ＣＬＫ１の他の実例と同様に）その関連したＣＬＫ１の実例と９０°の位相差を有する。
【００５１】
集積回路チップ８３０は、集積回路パッケージ８２０内にある。
集積回路パッケージ８２０の外部ピン８２２を介して、ＲＥＦＣＬＫがクロック発生器８３０に提供される。
【００５２】
特許請求の範囲で説明したような本発明の幅広い趣旨および範囲から逸脱することなく様々な修正および変更を行うことができる。
したがって、明細および図面は、限定の意味でなく例示の意味とみなされるべきである。
【図面の簡単な説明】
【００５３】
【図１】直角位相クロック発生回路の１つの実施形態を示す図である。
【図２】図１のクロック発生回路と関連した波形の１つの実施形態を示す図である。
【図３】直角位相クロックの複数の実例を提供する直角位相クロック発生回路の１つの実施形態を示す図である。
【図４】直角位相クロックを生成する方法の１つの実施形態を示す図である。
【図５】直角位相クロックを生成し制御する装置の１つの実施形態を示す図である。
【図６】直角位相クロックを制御可能に停止させ段階的に進める停止制御回路の１つの実施形態を示す図である。
【図７】直角位相クロックを生成し制御する方法の１つの実施形態を示す図である。
【図８】集積回路パッケージ内の集積回路の全体にわたる直角位相クロックの生成と分配の１つの実施形態を示す図である。
【符号の説明】
【００５４】
１１０・・・クロック発生器（位相同期ループ；ＰＬＬ），
１１２・・・基準クロック，
１１６・・・２倍クロック，
１２０・・・片側−差動変換器
１３０・・・差動−片側変換器
１４０，１５０，１６０・・・リカバリ回路（フリップフロップ），
１７０，１７２・・・分周器回路（分周器），
１７６・・・アライメント信号，
１８０・・・第１のクロック，
１９０・・・第２のクロック，
３１０・・・位相同期ループ，
３２０・・・片側−差動変換器，
３２２・・・分配ブロック，
３３２・・・差動−片側変換器，
３３０・・・差動−片側変換器，
３７０・・・分周器，
３５０Ａ，３５０Ｂ，３６０Ａ，３６０Ｂ・・・フリップフロップ，
５５０・・・マルチプレクサ，
５１０・・・位相同期ループ，
５２０・・・ゲート制御クロック，
５３０・・・マルチプレクサ，
５４０・・・停止制御部，
６９０・・・フリップフロップ，
【図１】
2008067398.tif 000003
【図２】
2008067398.tif 000004
【図３】
2008067398.tif 000005
【図４】
2008067398.tif 000006
【図５】
2008067398.tif 000007
【図６】
2008067398.tif 000008
【図７】
2008067398.tif 000009
【図８】
2008067398.tif 000010