(57)【要約】【課題】広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することできる固体撮像装置及びその動作方法を提供する。【解決手段】光を受光して光電荷を生成及び蓄積するフォトダイオードＰＤと、フォトダイオードから光電荷を転送する転送トランジスタＴｒ１と、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンＦＤと、フローティングディフュージョンを介してフォトダイオードに接続して設けられた付加容量素子ＣＳと、フローティングディフュージョンと付加容量素子のポテンシャルを結合または分割する容量結合トランジスタＴｒ２と、付加容量素子またはフローティングディフュージョンに接続されたリセットトランジスタＴｒ３を有する画素が半導体基板にアレイ状に複数個集積され、フローティングディフュージョンの容量がフォトダイオードの容量よりも小さい構成である。【選択図】図１
2008205638.tif 000002
【特許請求の範囲】
【請求項１】
光を受光して光電荷を生成及び蓄積するフォトダイオードと、
前記フォトダイオードから光電荷を転送する転送トランジスタと、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンを介して前記フォトダイオードに接続して設けられ、前記転送トランジスタを通じて前記フォトダイオードから転送される光電荷を蓄積す  る付加容量素子と、
前記フローティングディフュージョンと前記付加容量素子とを結合または分割する容量結合トランジスタと、
前記付加容量素子または前記フローティングディフュージョンに接続され、前記付加容量素子及び／または前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと
を有する画素が半導体基板にアレイ状に複数個集積されており、
前記フローティングディフュージョンの容量が、前記フォトダイオードの容量よりも小さい構成である
固体撮像装置。
【請求項２】
前記フローティングディフュージョンの容量と前記付加容量素子の容量の和が、前記フォトダイオードの容量以上である
請求項１に記載の固体撮像装置。
【請求項３】
前記フローティングディフュージョンの容量が、前記付加容量素子の容量より小さい
請求項２に記載の固体撮像装置。
【請求項４】
前記付加容量素子が、前記半導体基板に形成された不純物拡散層の容量により構成されている
請求項１に記載の固体撮像装置。
【請求項５】
前記リセットトランジスタが、複数個の前記画素で共有されて構成されている
請求項１に記載の固体撮像装置。
【請求項６】
前記画素が、前記フローティングディフュージョンに接続するゲート電極を有する増幅トランジスタと、前記増幅トランジスタと直列に接続された前記画素を選択するための選択トランジスタをさらに有する
請求項１に記載の固体撮像装置。
【請求項７】
前記選択トランジスタが、複数個の前記画素で共有されて構成されている
請求項６に記載の固体撮像装置。
【請求項８】
前記容量結合トランジスタ及び前記フローティングディフュージョンが、複数個の前記画素で共有されて構成されている
請求項１に記載の固体撮像装置。
【請求項９】
前記リセットトランジスタが、複数個の前記画素で共有されて構成されている
請求項８に記載の固体撮像装置。
【請求項１０】
光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンを介して前記フォトダイオードに接続して設けられ、前記転送トランジスタを通じて前記フォトダイオードから転送される光電荷を蓄積する付加容量素子と、前記フローティングディフュージョンと前記付加容量素子とを結合または分割する容量結合トランジスタと、前記付加容量素子または前記フローティングディフュージョンに接続され、前記付加容量素子及び／または前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタとを有する画素が半導体基板にアレイ状に複数個集積されており、前記フローティングディフュージョンの容量が、前記フォトダイオードの容量よりも小さい構成である固体撮像装置の動作方法であって、
蓄積期間において前記フォトダイオードにおいて光を受光して生成される光電荷を前記フォトダイオードに蓄積する工程と、
前記フォトダイオードに蓄積された光電荷の一部または全部を前記フローティングディフュージョンに転送して第１信号を得る工程と、
前記フォトダイオードに蓄積された光電荷の全部を前記フローティングディフュージョンと前記付加容量素子を結合して得られる結合容量に転送して第２信号を得る工程と
を有する固体撮像装置の動作方法。
【請求項１１】
前記第１信号が、前記フローティングディフュージョンの飽和信号以下である場合には前記第１信号を前記画素の出力とし、
前記第１信号が、前記フローティングディフュージョンの飽和信号を超えた場合には前記第２信号を前記画素の出力とする
請求項１０に記載の固体撮像装置の動作方法。
【請求項１２】
光を受光して光電荷を生成及び蓄積するフォトダイオードと、
前記フォトダイオードから光電荷を転送する転送トランジスタと、
前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンを介して前記フォトダイオードに接続して設けられ、前記転送トランジスタを通じて前記フォトダイオードから転送される光電荷を蓄積する付加容量素子と、
前記フローティングディフュージョンと前記付加容量素子とを結合または分割する容量結合トランジスタと、
前記付加容量素子または前記フローティングディフュージョンに接続され、前記付加容量素子及び／または前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、
前記フローティングディフュージョンに接続するゲート電極を有する増幅トランジスタと、
前記増幅トランジスタと直列に接続された前記画素を選択するための選択トランジスタと
を有する画素が半導体基板にアレイ状に複数個集積されており、
前記選択トランジスタが、複数個の前記画素で共有されて構成されている
固体撮像装置。
【請求項１３】
光を受けて光電荷を生成する光電変換素子と、
光電荷を蓄積するための第１の容量素子と、
光電荷を蓄積するための第２の容量素子と、
前記光電変換素子と前記第１の容量素子との間に配置された転送トランジスタと、
前記第１の容量素子と前記第２の容量素子との間に配置された容量結合トランジスタと、
所定の電圧源と前記第１の容量素子又は前記第２の容量素子との間に配置されたリセットトランジスタと、
前記第１の容量素子に結合された出力トランジスタと、
を有し、
前記第１の容量素子の静電容量が前記光電変換素子の静電容量よりも小さく設定されている固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及びその動作方法に関し、特にＣＭＯＳ型あるいはＣＣＤ型の固体撮像装置及びその動作方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）イメージセンサあるいはＣＣＤ（Charge Coupled Device）イメージセンサなどの画像入力イメージセンサは、その特性向上とともに、例えばデジタルカメラやカメラ付き携帯電話などの用途で需要が拡大してきている。
【０００３】
上記のイメージセンサは、さらなる特性向上が望まれており、その一つがダイナミックレンジを広くすることである。
例えば、特許文献１〜４などに広ダイナミックレンジ化を実現する固体撮像装置が開示されているが、これらの固体撮像装置は高感度かつ高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化を達成することが困難であり、この課題を解決するために特許文献５に記載の固体撮像装置が開発された。
特許文献５に記載の固体撮像装置においては、各画素のフォトダイオードから溢れた光電荷をフローティングディフュージョン及び静電容量素子に蓄積する構成となっており、光電荷がフォトダイオードから溢れなかった場合にはフォトダイオード内の光電荷で、溢れた場合にはフォトダイオード内の光電荷とフォトダイオードから溢れた光電荷を合わせて、各画素の信号を得る。
【０００４】
しかし、特許文献５に記載の固体撮像装置において、ＣＭＯＳプロセスにより製造した場合、上記のフォトダイオードから溢れた分の光電荷に対する暗電流成分が大きく、例えば要求されるレベルより３〜４桁程度も大きいという不利益があり、長時間での光電荷の蓄積に用いるには不向きとなり、これを抑制することが望まれていた。
暗電流成分の発生場所は、例えば、トランジスタのゲート直下の界面や素子分離絶縁膜の側面、あるいはシリコン表面に空乏層が触れている部分などである。
【０００５】
上記のような状況に鑑みて、高感度かつ高Ｓ／Ｎ比を維持しながら、暗電流成分を抑制し、広ダイナミックレンジ化を実現する固体撮像装置が開発され、特許文献６〜８に開示されている。
しかしながら、特許文献６〜８に記載の固体撮像装置に対して、特に低照度領域で更なる高感度化及び高Ｓ／Ｎ比化の実現が求められていた。
【特許文献１】特開２００３−１３４３９６号公報
【特許文献２】特開２０００−１６５７５４号公報
【特許文献３】特開２００２−７７７３７号公報
【特許文献４】特開平５−９０５５６号公報
【特許文献５】特開２００５−３２８４９３号公報
【特許文献６】国際公開２００５／０８３７９０号パンフレット
【特許文献７】特開２００５−３２８４９３号公報
【特許文献８】特開２００６−２１７４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
解決しようとする問題点は、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することが困難である点である。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンを介して前記フォトダイオードに接続して設けられ、前記転送トランジスタを通じて前記フォトダイオードから転送される光電荷を蓄積する付加容量素子と、前記フローティングディフュージョンと前記付加容量素子とを結合または分割する容量結合トランジスタと、前記付加容量素子または前記フローティングディフュージョンに接続され、前記付加容量素子及び／または前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタとを有する画素が半導体基板にアレイ状に複数個集積されており、前記フローティングディフュージョンの容量が、前記フォトダイオードの容量よりも小さい構成である。
【０００８】
上記の本発明の固体撮像装置は、フォトダイオードと、転送トランジスタと、フローティングディフュージョンと、付加容量素子と、容量結合トランジスタと、リセットトランジスタとを有する画素が半導体基板にアレイ状に複数個集積されている。
フォトダイオードは、光を受光して光電荷を生成及び蓄積する。
転送トランジスタは、フォトダイオードから光電荷を転送する。
フローティングディフュージョンは、転送トランジスタを通じて光電荷が転送される。
付加容量素子は、フローティングディフュージョンを介してフォトダイオードに接続して設けられ、転送トランジスタを通じてフォトダイオードから転送される光電荷を蓄積する。
容量結合トランジスタは、フローティングディフュージョンと付加容量素子とを結合または分割する。
リセットトランジスタは、付加容量素子またはフローティングディフュージョンに接続され、付加容量素子及び／またはフローティングディフュージョン内の光電荷を排出する。
ここで、フローティングディフュージョンの容量が、フォトダイオードの容量よりも小さい構成である。
【０００９】
上記の本発明の固体撮像装置は、好適には、前記フローティングディフュージョンの容量と前記付加容量素子の容量の和が、前記フォトダイオードの容量以上である。
さらに好適には、前記フローティングディフュージョンの容量が、前記付加容量素子の容量より小さい。
【００１０】
上記の本発明の固体撮像装置は、好適には、前記付加容量素子が、前記半導体基板に形成された不純物拡散層の容量により構成されている。
【００１１】
上記の本発明の固体撮像装置は、好適には、前記リセットトランジスタが、複数個の前記画素で共有されて構成されている。
【００１２】
上記の本発明の固体撮像装置は、好適には、前記画素が、前記フローティングディフュージョンに接続するゲート電極を有する増幅トランジスタと、前記増幅トランジスタと直列に接続された前記画素を選択するための選択トランジスタをさらに有する。
さらに好適には、前記選択トランジスタが、複数個の前記画素で共有されて構成されている。
【００１３】
上記の本発明の固体撮像装置は、好適には、前記容量結合トランジスタ及び前記フローティングディフュージョンが、複数個の前記画素で共有されて構成されている。
さらに好適には、前記リセットトランジスタが、複数個の前記画素で共有されて構成されている。
【００１４】
また、固体撮像装置の動作方法は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンを介して前記フォトダイオードに接続して設けられ、前記転送トランジスタを通じて前記フォトダイオードから転送される光電荷を蓄積する付加容量素子と、前記フローティングディフュージョンと前記付加容量素子とを結合または分割する容量結合トランジスタと、前記付加容量素子または前記フローティングディフュージョンに接続され、前記付加容量素子及び／または前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタとを有する画素が半導体基板にアレイ状に複数個集積されており、前記フローティングディフュージョンの容量が、前記フォトダイオードの容量よりも小さい構成である固体撮像装置の動作方法であって、蓄積期間において前記フォトダイオードにおいて光を受光して生成される光電荷を前記フォトダイオードに蓄積する工程と、前記フォトダイオードに蓄積された光電荷の一部または全部を前記フローティングディフュージョンに転送して第１信号を得る工程と、前記フォトダイオードに蓄積された光電荷の全部を前記フローティングディフュージョンと前記付加容量素子を結合して得られる結合容量に転送して第２信号を得る工程とを有する。
【００１５】
上記の本発明の固体撮像装置の動作方法は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、フォトダイオードから光電荷を転送する転送トランジスタと、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンと、フローティングディフュージョンを介してフォトダイオードに接続して設けられ、転送トランジスタを通じてフォトダイオードから転送される光電荷を蓄積する付加容量素子と、フローティングディフュージョンと付加容量素子とを結合または分割する容量結合トランジスタと、付加容量素子またはフローティングディフュージョンに接続され、付加容量素子及び／またはフローティングディフュージョン内の光電荷を排出するためのリセットトランジスタとを有する画素が半導体基板にアレイ状に複数個集積されており、フローティングディフュージョンの容量が、フォトダイオードの容量よりも小さい構成である固体撮像装置の動作方法である。
まず、蓄積期間においてフォトダイオードにおいて光を受光して生成される光電荷をフォトダイオードに蓄積し、次に、フォトダイオードに蓄積された光電荷の一部または全部をフローティングディフュージョンに転送して第１信号を得て、次に、フォトダイオードに蓄積された光電荷の全部をフローティングディフュージョンと付加容量素子を結合して得られる結合容量に転送して第２信号を得る。
【００１６】
上記の本発明の固体撮像装置の動作方法は、好適には、前記第１信号が、前記フローティングディフュージョンの飽和信号以下である場合には前記第１信号を前記画素の出力とし、前記第１信号が、前記フローティングディフュージョンの飽和信号を超えた場合には前記第２信号を前記画素の出力とする。
【００１７】
また、本発明の固体撮像装置は、光を受光して光電荷を生成及び蓄積するフォトダイオードと、前記フォトダイオードから光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンを介して前記フォトダイオードに接続して設けられ、前記転送トランジスタを通じて前記フォトダイオードから転送される光電荷を蓄積する付加容量素子と、前記フローティングディフュージョンと前記付加容量素子とを結合または分割する容量結合トランジスタと、前記付加容量素子または前記フローティングディフュージョンに接続され、前記付加容量素子及び／または前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、前記フローティングディフュージョンに接続するゲート電極を有する増幅トランジスタと、前記増幅トランジスタと直列に接続された前記画素を選択するための選択トランジスタとを有する画素が半導体基板にアレイ状に複数個集積されており、前記選択トランジスタが、複数個の前記画素で共有されて構成されている。
【００１８】
上記の本発明の固体撮像装置は、フォトダイオードと、転送トランジスタと、フローティングディフュージョンと、付加容量素子と、容量結合トランジスタと、リセットトランジスタと、増幅トランジスタと、選択トランジスタとを有する画素が半導体基板にアレイ状に複数個集積されている。
フォトダイオードは、光を受光して光電荷を生成及び蓄積する。
転送トランジスタは、フォトダイオードから光電荷を転送する。
フローティングディフュージョンは、転送トランジスタを通じて光電荷が転送される。
付加容量素子は、フローティングディフュージョンを介してフォトダイオードに接続して設けられ、転送トランジスタを通じてフォトダイオードから転送される光電荷を蓄積する。
容量結合トランジスタは、フローティングディフュージョンと付加容量素子とを結合または分割する。
リセットトランジスタは、付加容量素子またはフローティングディフュージョンに接続され、付加容量素子及び／またはフローティングディフュージョン内の光電荷を排出する。
増幅トランジスタは、フローティングディフュージョンに接続するゲート電極を有する。
選択トランジスタは、増幅トランジスタと直列に接続され、画素を選択するためのトランジスタである。
ここで、選択トランジスタが、複数個の画素で共有されて構成されている。
【発明の効果】
【００１９】
本発明の固体撮像装置は、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。
【００２０】
本発明の固体撮像装置の動作方法は、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【００２１】
また、本発明の固体撮像装置は、広いダイナミックレンジを実現できるような固体撮像装置において、画素の縮小を達成して装置の小型化を促進することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の固体撮像装置及びその動作方法の実施の形態について図面を参照して説明する。
【００２３】
第１実施形態
本実施形態に係る固体撮像装置はＣＭＯＳイメージセンサであり、図１は１つの画素（ピクセル）ＰＸの等価回路図である。
各画素は、光を受光して光電荷を生成及び蓄積するフォトダイオードＰＤ、フォトダイオードＰＤからの光電荷を転送する転送トランジスタＴｒ１、転送トランジスタＴｒ１を通じて光電荷が転送されるフローティングディフュージョンＦＤ、付加容量素子ＣＳ、フローティングディフュージョンＦＤの容量と付加容量素子ＣＳの容量とを結合または分割する容量結合トランジスタＴｒ２、フローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を排出するためのリセットトランジスタＴｒ３、ゲート電極がフローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を電圧信号に増幅変換する増幅トランジスタＴｒ４（ソースフォロワＳＦ）、及び、増幅トランジスタに直列に接続して形成され、画素を選択するための選択トランジスタＴｒ５を有して構成されており、いわゆる５トランジスタ型のＣＭＯＳイメージセンサである。例えば、上記の５つのトランジスタはいずれもｎチャネルＭＯＳトランジスタである。
【００２４】
本実施形態に係るＣＭＯＳイメージセンサは、上記の構成の画素がアレイ状に複数個集積されており、各画素において、転送トランジスタＴｒ１、容量結合トランジスタＴｒ２、リセットトランジスタＴｒ３のゲート電極に、φT、φS、φRの各駆動ラインが接続され、また、選択トランジスタＴｒ５のゲート電極には行シフトレジスタから駆動される画素選択ラインＳＬ（φX）が接続される。また、リセットトランジスタＴｒ３と選択トランジスタＴｒ５の一方のソース・ドレインに所定の電圧ＶＲが印加され、さらに、増幅トランジスタＴｒ４の出力側ソース・ドレインに出力ラインＶｏｕｔが接続され、列シフトレジスタにより制御されて電圧信号が出力される。
選択トランジスタＴｒ５、駆動ラインφＸについては、画素の選択、非選択動作ができるように、フローティングディフュージョンＦＤの電圧を適宜な値に固定できればよいから、それらを省略することも可能である。
【００２５】
図２は本実施形態のＣＭＯＳイメージセンサの１画素（１ピクセル）のレイアウト図の一例である。
フォトダイオードＰＤ、付加容量素子ＣＳ及び５つのトランジスタＴｒ１〜Ｔｒ５を図のように配置し、さらに転送トランジスタＴｒ１（Ｔ）と容量結合トランジスタＴｒ２（Ｓ）の間のフローティングディフュージョンＦＤと増幅トランジスタＴｒ４（ソースフォロワＳＦ）のゲートを配線Ｗ１で接続し、さらにリセットトランジスタＴｒ３（Ｒ）と選択トランジスタＴｒ５（Ｘ）の間の拡散層に所定の電圧ＶＲの配線に接続して、図１に示す本実施形態の等価回路図に相当する回路を実現することができる。
このレイアウトにおいて、転送トランジスタＴｒ１のチャネルの幅は、フォトダイオードＰＤ側で広く、フローティングディフュージョンＦＤ側で狭くなるように形成されている。このため、フォトダイオードからフローティングディフュージョンへの光電荷の転送を滞りなく行うことができる。一方、フローティングディフュージョンＦＤ側で狭くすることで、フローティングディフュージョンＦＤの容量を小さくとることができ、フローティングディフュージョンＦＤ中に蓄積した電荷に対する電位の変動幅を大きくとることができる。
【００２６】
本実施形態のＣＭＯＳイメージセンサは、上記の構成において、フローティングディフュージョンＦＤの容量ＣＦＤが、フォトダイオードＰＤの容量ＣＰＤよりも小さい構成である。即ち、下記式（１）を満たす。
好ましくは、フローティングディフュージョンＦＤの容量ＣＦＤと付加容量素子の容量ＣＳの和が、フォトダイオードＰＤの容量ＣＰＤ以上である。即ち、下記式（２）を満たす。
また、好ましくは、フローティングディフュージョンＦＤの容量ＣＦＤが、付加容量素子の容量ＣＳより小さい。即ち、下記式（３）を満たす。
【００２７】
［数１］
ＣＦＤ＜ＣＰＤ            ・・・（１）
ＣＦＤ＋ＣＳ≧ＣＰＤ      ・・・（２）
ＣＦＤ＜ＣＳ            ・・・（３）
【００２８】
本実施形態においては、付加容量素子は、例えば、半導体基板に形成された不純物拡散層の容量により構成されている。付加容量素子として、絶縁膜を介して１対の電極を対向させてなる構成としなくても十分な容量を確保することができる。もちろん、絶縁膜を介して１対の電極を対向させてなる構成としてもよい。
【００２９】
図３は、本実施形態に係るＣＭＯＳイメージセンサの各画素の一部（フォトダイオードＰＤ、転送トランジスタＴｒ１、フローティングディフュージョンＦＤ、容量結合トランジスタＴｒ２及び付加容量素子ＣＳ）における模式的断面図であり、図２中のＡ−Ａ’における断面図に相当する。
【００３０】
例えば、ｎ型シリコン半導体基板（ｎ−ｓｕｂ）１０にｐ型ウェル（ｐ−ｗｅｌｌ）１１が形成されており、ｐ+型分離領域１２及びＬＯＣＯＳ法などによる素子分離絶縁膜１３によって各画素及び付加容量素子ＣＳ領域などが区分されている。
ｐ型ウェル１１中にｎ型半導体領域１４が形成され、その表層にｐ+型半導体領域１５が形成され、このｐｎ接合により電荷転送埋め込み型のフォトダイオードＰＤが構成されている。
【００３１】
ｎ型半導体領域１４の端部において、ｐ+型半導体領域１５よりはみ出して形成された領域があり、この領域から所定の距離を離間してｐ型ウェル１１の表層にフローティングディフュージョンＦＤとなるｎ+型半導体領域１６が形成され、さらにこの領域から所定の距離を離間してｐ型ウェル１１の表層に付加容量素子ＣＳとなるｎ+型半導体領域１７が形成されている。
【００３２】
ここで、ｎ型半導体領域１４とｎ+型半導体領域１６に係る領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜１８を介してポリシリコンなどからなるゲート電極１９が形成され、ｎ型半導体領域１４とｎ+型半導体領域１６をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する転送トランジスタＴｒ１が構成されている。
【００３３】
また、ｎ+型半導体領域１６とｎ+型半導体領域１７に係る領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜１８を介してポリシリコンなどからなるゲート電極２０が形成され、ｎ+型半導体領域１６とｎ+型半導体領域１７をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する容量結合トランジスタＴｒ２が構成されている。
【００３４】
また、転送トランジスタＴｒ１、容量結合トランジスタＴｒ２及び付加容量素子ＣＳを被覆して、酸化シリコンなどからなる絶縁膜２１が形成されており、ｎ+型半導体領域１６に達する開口部が形成され、プラグ２２が埋めこまれてその上層に上層配線２３が形成されている。上層配線２３は、例えば不図示の領域において増幅トランジスタＴｒ４のゲート電極（不図示）に接続されている。
また、転送トランジスタＴｒ１のゲート電極１９には駆動ラインφTが接続して設けられており、また、容量結合トランジスタＴｒ２のゲート電極２０には駆動ラインφSが接続して設けられている。
【００３５】
上記の他の要素であるリセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５、各駆動ライン（φT，φS，φR，φX）及び出力ラインｏｕｔについては、図１の等価回路図に示す構成となるように、図３に示す半導体基板１０上の不図示の領域において構成されている。
【００３６】
次に、上記の構成の画素をアレイ状に集積したＣＭＯＳイメージセンサ全体の回路構成について説明する。
図４は本実施形態のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
複数個（図面上は代表して４個）の画素ＰＸがアレイ状に配置されており、各画素ＰＸには行シフトレジスタＳＲVで制御された駆動ライン（φT，φS，φR，φX）と、電源電圧ＶＲ及びグラウンドＧＮＤなどが接続されている。
各画素ＰＸは列シフトレジスタＳＲH及び駆動ライン（φS1+N1，φN1，φS1'+S2'+N2，φN2）で制御されて、後述のようにして各画素ＰＸから、駆動ラインφXCLRによってメモリをクリア可能に構成されたアナログメモリＡＭを経て、飽和前電荷信号（Ｓ1）＋ＣＦＤノイズ（Ｎ1）、ＣＦＤノイズ（Ｎ1）、変調された飽和前電荷信号（Ｓ１’）＋変調された過飽和電荷信号（Ｓ2’）＋ＣＦＤ＋ＣＳノイズ（Ｎ2）及びＣＦＤ＋ＣＳノイズ（Ｎ2）の各信号がそれぞれのタイミングで各出力ラインに出力される。
【００３７】
図５は上記のフォトダイオードＰＤ、転送トランジスタＴｒ１、フローティングディフュージョンＦＤ、容量結合トランジスタＴｒ２及び付加容量素子ＣＳに相当する模式的なポテンシャル図である。
フォトダイオードＰＤは相対的に浅いポテンシャルの容量ＣＰＤを構成し、フローティングディフュージョンＦＤ及び付加容量素子ＣＳは相対的に深いポテンシャルの容量（ＣＦＤ、ＣＳ）を構成する。
【００３８】
ここで、転送トランジスタＴｒ１及び容量結合トランジスタＴｒ２は、φTとφSによるトランジスタのｏｎ／ｏｆｆに応じて２準位を取りうる。
例えば、転送トランジスタＴｒ１のｏｆｆ電位としては、フォトダイオードＰＤからフローティングディフュージョンＦＤへのオーバーフローを考慮して、半導体基板に印加される電圧に対して所定の電圧α１を印加する。また、例えば、容量結合トランジスタＴｒ２のｏｆｆ電位としては、所定の電圧α２（＝０Ｖ）を印加する。あるいは、α１とα２は同じ電圧を印加して同じ高さのポテンシャルとしてもよい。
【００３９】
図１の等価回路図と図５のポテンシャル図で説明される本実施形態のＣＭＯＳイメージセンサの動作方法について説明する。
図６は、駆動ライン（φT，φS，φR，φX）に印加する電圧を、ｏｎ／ｏｆｆの２準位と、上記の駆動ライン（φS1+N1，φN1，φS1'+S2'+N2，φN2）に印加する電圧で示したタイミングチャートである。
【００４０】
図６のタイミングチャートに従って、図５に示すポテンシャルをどのように制御するか説明する。
図７（Ａ）〜（Ｄ）及び図８（Ｅ）〜（Ｈ）はタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
【００４１】
まず、１つのフィールドにおける蓄積期間において光電荷ＱをＣＰＤに蓄積する。
蓄積期間中図７（Ａ）に示すようにφSとφＲがｏｎとなってＣＦＤとＣＳが結合して電源電圧ＶＲが印加された状態となっており、φTがα１準位となっているので、ＣＦＤ＋ＣＳからなるポテンシャルには蓄積期間中にＣＰＤから溢れた光電荷が電源電圧ＶＲに排出される。
【００４２】
次に、前ラインの出力期間ＰＯＰが終了する直後のタイミングで、駆動ライン（φS1+N1，φN1，φS1'+S2'+N2，φN2）をｏｎとすると同時に、駆動ラインφXCLRをｏｎとして、図４中に示すアナログメモリＡＭをクリアする。
【００４３】
次に、図７（Ｂ）に示すように、前ラインの出力期間ＰＯＰが終了し、当該ラインの水平ブランキング期間ＰＨＢが開始する時刻Ｔ１において、φXをｏｎとし、φRをｏｆｆとする。
φRをｏｆｆとすることで、いわゆるｋＴＣノイズがＣＦＤ＋ＣＳからなるポテンシャルに発生する。ここで、図４中のφN2をｏｎとして、このＣＦＤ＋ＣＳのリセットレベルの信号をノイズＮ2として読み出す。
【００４４】
次に、時刻Ｔ２において、図７（Ｃ）に示すように、φSをｏｆｆ（α２）とする。
φSをｏｆｆとすることで、ＣＦＤ＋ＣＳからなるポテンシャルがＣＦＤとＣＳのポテンシャルに分割される。ここで、図４中のφN1をｏｎとして、このＣＦＤのリセットレベルの信号をノイズＮ1として読み出す。
【００４５】
次に、時刻Ｔ３において、図７（Ｄ）に示すように、φTをｏｎとして、ＣＰＤに蓄積されていた光電荷Ｑの一部または全部をＣＦＤに転送する。
ここで、本実施形態においては、上記のようにＣＦＤ＜ＣＰＤと設計されていることから、蓄積された光電荷の全部ではＣＦＤの容量を超えている場合がある。図７（Ｄ）においては、ＣＰＤに蓄積されていた光電荷ＱがＣＦＤを超えた場合を示しており、従って光電荷Ｑの全部が転送されず、一部が転送されて、残部がＣＰＤに残されたままとなる。
【００４６】
次に、時刻Ｔ４において、図８（Ｅ）に示すように、上記のように残部がＣＦＤに残された状態で、φTをｏｆｆ（α１）に戻す。これにより、光電荷ＱはＣＦＤに転送された一部ＱAとＣＰＤに残された残部ＱBとに分割される。
ここで、図４中のφS1+N1をｏｎとし、第１信号として、ＣＦＤに転送された光電荷の一部ＱAに対応する信号Ｓ1を読み出す。ここで読み出される信号は、後述のように光電荷の全部がＣＦＤを飽和させていない量であった場合に、当該画素の出力として採用されることから、この信号を飽和前電荷信号とも称する。但し、図８（Ｅ）においては、光電荷の全部ではＣＦＤを飽和させてしまっている。
また、上記において、ＣＦＤには光電荷の一部ＱAとノイズＮ1に対応する電荷が存在しており、実際に読みだされるのはＳ1＋Ｎ1となる。
【００４７】
次に、時刻Ｔ５において、図８（Ｆ）に示すように、φSをｏｎとし、さらに、φTをｏｎとする。これにより、ＣＦＤとＣＳが結合したポテンシャルとし、ＣＰＤに蓄積されていた光電荷Ｑの全部をＣＦＤ＋ＣＳに転送する。
ここで、本実施形態においては、上記のようにＣＦＤ＋ＣＳ≧ＣＰＤと設計されていることから、蓄積された光電荷の全部が転送されてもＣＦＤ＋ＣＳを溢れさせることなく転送できる。また、ＣＰＤのポテンシャルがＣＦＤ＋ＣＳよりも浅く、転送トランジスタの準位がＣＰＤより深くなっているので、ＣＰＤ中にあった光電荷Ｑを全てＣＦＤ＋ＣＳに転送する完全電荷転送を実現できる。
【００４８】
次に、時刻Ｔ６において、図８（Ｇ）に示すように、φTをｏｆｆ（α１）に戻す。
ここで、図４中のφS1'+S2'+N2をｏｎとし、第２信号として、ＣＦＤ＋ＣＳに転送された光電荷の全部Ｑに対応する信号Ｓ1＋Ｓ2を読み出す。ここで読み出される信号は、上記の飽和前電荷信号Ｓ1に対して、ＣＦＤを超えた部分の信号である過飽和電荷信号Ｓ2が足されたものとして、信号Ｓ1＋Ｓ2と表記する。
但し、ここではＣＦＤ＋ＣＳノイズが乗っており、さらにＣＦＤ＋ＣＳに広がった電荷から読み取っていることから、実際に読みだされるのはＳ1’＋Ｓ2’＋Ｎ2（Ｓ1’とＳ2’はそれぞれＣＦＤとＣＳの容量比率によって縮小変調されたＳ1とＳ2の値）となる。
【００４９】
次に、当該ラインの水平ブランキング期間ＰＨＢが終了する時刻Ｔ７において、図８（Ｈ）に示すように、φXをｏｆｆ、φRをｏｎとしてＣＦＤ＋ＣＳからなるポテンシャル内の光電荷を排出する。
この水平ブランキング期間ＰＨＢが終了する時刻Ｔ７から時刻Ｔ８までが当該ラインの出力期間ＰＯＰとなり、この期間中に上記のように出力された、飽和前電荷信号（Ｓ1）＋ＣＦＤノイズ（Ｎ1）、ＣＦＤノイズ（Ｎ1）、変調された飽和前電荷信号（Ｓ１’）＋変調された過飽和電荷信号（Ｓ2’）＋ＣＦＤ＋ＣＳノイズ（Ｎ2）及びＣＦＤ＋ＣＳノイズ（Ｎ2）の各信号がそれぞれのタイミングで各出力ラインに出力される。
【００５０】
図７及び図８は、上記のようにＣＰＤに蓄積されていた光電荷ＱがＣＦＤを超えた場合対応しており、ＣＰＤに蓄積されていた光電荷ＱがＣＦＤを超えていない場合には、以下のようにして各信号が出力される。
図９（Ａ）〜（Ｄ）及び図１０（Ｅ）〜（Ｈ）は、ＣＰＤに蓄積されていた光電荷ＱがＣＦＤを超えていない場合のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
【００５１】
まず、１つのフィールドにおける蓄積期間において光電荷ＱをＣＰＤに蓄積し、図９（Ａ）に示すように、φXをｏｆｆ、φTをｏｆｆ（α１）、φSをｏｎ、φRをｏｎとし、ＣＦＤ＋ＣＳからなるポテンシャル内の光電荷を排出する。
【００５２】
次に、前ラインの出力期間ＰＯＰが終了する直後のタイミングで、図４中に示すアナログメモリＡＭをクリアした後、図９（Ｂ）に示すように、時刻Ｔ１において、φXをｏｎとし、φRをｏｆｆとして、ＣＦＤ＋ＣＳのリセットレベルの信号をノイズＮ2として読み出す。
【００５３】
次に、時刻Ｔ２において、図９（Ｃ）に示すように、φSをｏｆｆ（α２）とし、ＣＦＤのリセットレベルの信号をノイズＮ1として読み出す。
【００５４】
次に、時刻Ｔ３において、図９（Ｄ）に示すように、φTをｏｎとして、ＣＰＤに蓄積されていた光電荷Ｑの全部をＣＦＤに転送する。上記のように、ＣＰＤに蓄積されていた光電荷ＱがＣＦＤを超えていない場合を示しており、従って光電荷Ｑの全部がＣＦＤに転送される。
【００５５】
次に、時刻Ｔ４において、図１０（Ｅ）に示すように、φTをｏｆｆ（α１）に戻し、第１信号として、ＣＦＤに転送された光電荷の全部Ｑに対応する飽和前電荷信号Ｓ1を読み出す。上記において、実際に読みだされるのはＳ1＋Ｎ1となる。
【００５６】
次に、時刻Ｔ５において、図１０（Ｆ）に示すように、φSをｏｎとし、さらに、φTをｏｎとし、ＣＦＤとＣＳが結合したポテンシャルとする。
【００５７】
次に、時刻Ｔ６において、図１０（Ｇ）に示すように、φTをｏｆｆ（α１）に戻し、第２信号として、ＣＦＤ＋ＣＳに転送された光電荷の全部Ｑに対応する信号Ｓ1＋Ｓ2を読み出す。但し、実際に読みだされるのはＳ1’＋Ｓ2’＋Ｎ2（Ｓ1’とＳ2’はそれぞれＣＦＤとＣＳの容量比率によって縮小変調されたＳ1とＳ2の値）となる。
【００５８】
次に、時刻Ｔ７において、図１０（Ｈ）に示すように、φXをｏｆｆ、φRをｏｎとし、ＣＦＤ＋ＣＳからなるポテンシャル内の光電荷を排出する。
【００５９】
上記のようにして、ＣＰＤに蓄積されていた光電荷ＱがＣＦＤを超えた場合、超えていない場合のいずれの場合にも、飽和前電荷信号（Ｓ1）＋ＣＦＤノイズ（Ｎ1）、ＣＦＤノイズ（Ｎ1）、変調された飽和前電荷信号（Ｓ１’）＋変調された過飽和電荷信号（Ｓ2’）＋ＣＦＤ＋ＣＳノイズ（Ｎ2）及びＣＦＤ＋ＣＳノイズ（Ｎ2）の各信号が読み出され、各信号から、以下のようにして当該画素の出力を得る。
【００６０】
即ち、上記の出力から、飽和前電荷信号（Ｓ1）＋ＣＦＤノイズ（Ｎ1）とＣＦＤノイズ（Ｎ1）を差動アンプなどに入力し、差分を取ることでＣＦＤノイズ（Ｎ1）をキャンセルし、飽和前電荷信号（Ｓ1）を得る。
一方、変調された飽和前電荷信号（Ｓ1’）＋変調された過飽和電荷信号（Ｓ2’）＋ＣＦＤ＋ＣＳノイズ（Ｎ2）とＣＦＤ＋ＣＳノイズ（Ｎ2）を差動アンプなどに入力し、差分を取ってＣＦＤ＋ＣＳノイズ（Ｎ2）をキャンセルし、さらにアンプなどによりＣＦＤとＣＳの容量比率によって復元し、飽和前電荷信号（Ｓ1）と同じゲインに調整することで、飽和前電荷信号と過飽和電荷信号の和（Ｓ1＋Ｓ2）を得る。
【００６１】
上記の変調された飽和前電荷信号（Ｓ1’）＋変調された過飽和電荷信号（Ｓ2’）の復元について説明する。
Ｓ1’、Ｓ2’、α（ＣＦＤからＣＦＤ＋ＣＳへの電荷分配比）は以下の数式により表される。
【００６２】
［数２］
Ｓ1’＝Ｓ1×α                （４）
Ｓ2’＝Ｓ2×α                （５）
α＝ＣＦＤ／（ＣＦＤ＋ＣＳ）        （６）
【００６３】
従って、ＣＦＤとＣＳの値から上記式（６）よりαを求め、それを上記式（４）及び（５）に代入することで、Ｓ1＋Ｓ2に復元し、別途取得されたＳ1と同じゲインに調整することができる。
【００６４】
次に、上記のように得られたＳ1とＳ1＋Ｓ2のどちらか一方を選択して最終的な出力とする。
ここでは、例えば、第１信号（飽和前電荷信号Ｓ1）が、フローティングディフュージョンＣＦＤの飽和信号以下である場合には、この第１信号を当該画素の出力とし、また、第１信号（飽和前電荷信号Ｓ1）が、フローティングディフュージョンＣＦＤの飽和信号を超えた場合には第２信号（飽和前電荷信号Ｓ1＋過飽和電荷信号Ｓ2）を前記画素の出力とする。
上記のような第１信号（飽和前電荷信号Ｓ1）と第２信号（飽和前電荷信号Ｓ1＋過飽和電荷信号Ｓ2）の選択は、例えば基準電位を設定したコンパレータなどにＳ1を入力し、その比較結果によってセレクタなどでＳ1とＳ1＋Ｓ2のいずれかを選択して出力する。
【００６５】
上記の構成のＣＭＯＳイメージセンサにおいて、Ｓ1とＳ1＋Ｓ2のいずれかの出力までをＣＭＯＳイメージセンサチップ上に形成してもよく、あるいは飽和前電荷信号（Ｓ1）＋ＣＦＤノイズ（Ｎ1）、ＣＦＤノイズ（Ｎ1）、変調された飽和前電荷信号（Ｓ１’）＋変調された過飽和電荷信号（Ｓ2’）＋ＣＦＤ＋ＣＳノイズ（Ｎ2）及びＣＦＤ＋ＣＳノイズ（Ｎ2）の各信号の出力までをＣＭＯＳイメージセンサチップ上に形成して差動アンプなどの回路をチップ外に配置するようにしてもよい。
【００６６】
本実施形態のＣＭＯＳイメージセンサは、フローティングディフュージョンＦＤの容量ＣＦＤが、フォトダイオードＰＤの容量ＣＰＤよりも小さい（ＣＦＤ＜ＣＰＤ）構成であることから、容量の小さいＣＦＤのみの信号による第１信号（飽和前電荷信号Ｓ1）を得ることで、低照度領域の信号の高感度化及び高Ｓ／Ｎ比化を実現することができる。
【００６７】
さらに、フローティングディフュージョンＦＤの容量ＣＦＤと付加容量素子の容量ＣＳの和が、フォトダイオードＰＤの容量ＣＰＤ以上である（ＣＦＤ＋ＣＳ≧ＣＰＤ）ことから、第２信号（飽和前電荷信号Ｓ1＋過飽和電荷信号Ｓ2）を得ることで、上記の低照度領域のみならず、フォトダイオードＰＤの容量ＣＰＤの飽和量に相当する高照度領域まで高感度に信号を得ることができ、広ダイナミックレンジ化を実現できる。
【００６８】
特に、フローティングディフュージョンＦＤの容量ＣＦＤが、付加容量素子の容量ＣＳより小さい（ＣＦＤ＜ＣＳ）とすることで、低照度領域の感度をさらに高めることができる。
例えば、電子一個を検出できるようにＣＦＤを０．４ｆＦと設定し、ＣＦＤ：ＣＳを１：７と設定することで、ＣＰＤが３〜４ｆＦ程度の領域まで照度領域で高感度な信号を得ることができる。
【００６９】
図１１は、本実施形態のＣＭＯＳイメージセンサの低照度領域の高感度化及び高Ｓ／Ｎ比化を説明するためのゲインアップとノイズ特性を示す模式図であり、それぞれ横軸が入射光量Ｌであり、縦軸が出力ＯＰである。
図１１（Ａ）は、従来例に相当するＣＭＯＳイメージセンサのゲインアップとノイズ特性であり、基本出力ａに対して、基本フロアノイズＢＮのレベルまでのノイズＮａがのっている。これの基本出力ａに対して、出力後段に配置したアンプで低照度領域を電気的に増幅した場合、ゲインアップ出力ｂが得られ、ノイズＮａが増幅されたノイズＮｂがのった信号となってしまう。
一方、図１１（Ｂ）は本実施形態のＣＭＯＳイメージセンサのゲインアップとノイズ特性であり、高照度まで対応できる第２信号（飽和前電荷信号Ｓ1＋過飽和電荷信号Ｓ2）の出力ｃと、低照度領域を高感度化できる第１信号（飽和前電荷信号Ｓ1）の出力ｄが得られる。いずれの信号も、基本フロアノイズＢＮのレベルまでのノイズＮｃ，Ｎｄがのっているが、第１信号（飽和前電荷信号Ｓ1）の出力ｄのノイズＮｄはノイズＮｃを増幅したものではないので、低照度領域に対応する信号の高感度化及び高Ｓ／Ｎ比化を実現できる。
【００７０】
上記のように、本実施形態のＣＭＯＳイメージセンサは、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。
【００７１】
また、本実施形態のＣＭＯＳイメージセンサの動作方法は、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【００７２】
第２実施形態
図１２は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの８画素分の等価回路図である。
第１実施形態のＣＭＯＳイメージセンサは、画素ごとに、転送トランジスタ、容量結合トランジスタ、リセットトランジスタ、増幅トランジスタ（ソースフォロワ）、及び選択トランジスタＴｒ５が設けられた、いわゆる５トランジスタ型のＣＭＯＳイメージセンサであったが、本実施形態においては、リセットトランジスタと付加容量素子が垂直方向（Ｖ方向）に隣接する４画素で共有された構成となっている。
【００７３】
図１２において、垂直方向（Ｖ方向）にライン１〜４、水平方向にカラム１〜２が並べられて、８個の画素が設けられており、各画素にはそれぞれ、フォトダイオードＰＤ１１〜ＰＤ１４、ＰＤ２１〜ＰＤ２４とフローティングディフュージョンＦＤ１１〜ＦＤ１４、ＦＤ２１〜ＦＤ２４が設けられ、また、各画素に転送トランジスタＴ、容量結合トランジスタＳ、増幅トランジスタ（ソースフォロワ）及び選択トランジスタＸが設けられている。
ここで、垂直方向（Ｖ方向）に隣接する４画素で、リセットトランジスタＲと付加容量素子ＣＳ１、ＣＳ２が共有されている。
上記以外の回路構成や読み出しの動作方法などは第１実施形態と同様である。
【００７４】
これは、水平ブランキング期間でしかリセットトランジスタＲと付加容量素子ＣＳ１、ＣＳ２を使用しないためであり、ラインごとに水平ブランキング期間をずらすことで、リセットトランジスタＲと付加容量素子ＣＳ１、ＣＳ２の共有が実現可能となったものである。
【００７５】
図１３は、本実施形態に係るＣＭＯＳイメージセンサの動作方法を示すタイミングチャートである。
まず、ライン１において蓄積期間終了後のライン１の水平ブランキング期間ＰＨＢ（１）において、ライン１の各画素から第１実施形態と同様にして飽和前電荷信号（Ｓ1）＋ＣＦＤノイズ（Ｎ1）、ＣＦＤノイズ（Ｎ1）、変調された飽和前電荷信号（Ｓ１’）＋変調された過飽和電荷信号（Ｓ2’）＋ＣＦＤ＋ＣＳノイズ（Ｎ2）及びＣＦＤ＋ＣＳノイズ（Ｎ2）の各信号を読み出し、これらの各信号がライン１の出力期間ＰＯＰ（１）において出力されて、ライン１の各画素の１信号（飽和前電荷信号Ｓ1）または第２信号（飽和前電荷信号Ｓ1＋過飽和電荷信号Ｓ2）を出力する。
ライン１の出力期間ＰＯＰ（１）の後にずらして、ライン２の水平ブランキング期間ＰＨＢ（２）を設定し、ライン２の各画素から各信号を読み出し、ライン２の出力期間ＰＯＰ（２）において出力する。
以下同様にして、出力期間ＰＯＰ（２）の後にずらして、ライン３の水平ブランキング期間ＰＨＢ（３）を設定し、ライン３の各画素から各信号を読み出し、ライン３の出力期間ＰＯＰ（３）において出力し、出力期間ＰＯＰ（３）の後にずらして、ライン４の水平ブランキング期間ＰＨＢ（４）を設定し、ライン４の各画素から各信号を読み出し、ライン４の出力期間ＰＯＰ（４）において出力する。
【００７６】
本実施形態のＣＭＯＳイメージセンサにおいては、４画素あたり１７個のトランジスタを有するので、１画素あたりのトランジスタ数を４．２５個に削減できる。
また、このように画素を共有することで、削減できたトランジスタの面積分フォトダイオードの面積を拡大さき、感度を向上できる。
【００７７】
本実施形態のＣＭＯＳイメージセンサは、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。
【００７８】
また、本実施形態のＣＭＯＳイメージセンサの動作方法は、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【００７９】
第３実施形態
図１４は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの８画素分の等価回路図である。
第２実施形態と同様に、リセットトランジスタと付加容量素子が垂直方向（Ｖ方向）に隣接する４画素で共有され、さらに、選択トランジスタが水平方向（Ｈ方向）に隣接する２画素で共有された構成となっている。
【００８０】
図１４において、垂直方向（Ｖ方向）にライン１〜４、水平方向にカラム１〜２が並べられて、８個の画素が設けられており、各画素にはそれぞれ、フォトダイオードＰＤ１１〜ＰＤ１４、ＰＤ２１〜ＰＤ２４とフローティングディフュージョンＦＤ１１〜ＦＤ１４、ＦＤ２１〜ＦＤ２４が設けられ、また、各画素に転送トランジスタＴ、容量結合トランジスタＳ及び増幅トランジスタ（ソースフォロワ）が設けられている。
ここで、垂直方向（Ｖ方向）に隣接する４画素で、リセットトランジスタＲと付加容量素子ＣＳ１、ＣＳ２が共有されている。さらに、（Ｈ方向）に隣接する２画素で選択トランジスタＸが水平方向（Ｈ方向）に隣接する２画素で共有されている。
上記以外の回路構成や読み出しの動作方法などは第１実施形態と同様である。
本実施形態に係るＣＭＯＳイメージセンサにおいても、第２実施形態と同様の動作方法によって駆動することができる。
【００８１】
本実施形態のＣＭＯＳイメージセンサにおいては、８画素あたり３０個のトランジスタを有するので、１画素あたりのトランジスタ数を３．７５個に削減できる。
【００８２】
本実施形態のＣＭＯＳイメージセンサは、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。
また、本実施形態のＣＭＯＳイメージセンサの動作方法は、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【００８３】
第４実施形態
図１５は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの１６画素分の等価回路図である。
第２実施形態と同様に、リセットトランジスタと付加容量素子が垂直方向（Ｖ方向）に隣接する４画素で共有され、さらに、選択トランジスタが水平方向（Ｈ方向）に隣接する４画素で共有された構成となっている。
【００８４】
図１５において、垂直方向（Ｖ方向）にライン１〜４、水平方向にカラム１〜４が並べられて、１６個の画素が設けられており、各画素にはそれぞれ、フォトダイオードＰＤ１１〜ＰＤ１４、ＰＤ２１〜ＰＤ２４・・・ＰＤ4１〜ＰＤ4４とフローティングディフュージョンＦＤ１１〜ＦＤ１４、ＦＤ２１〜ＦＤ２４・・・ＦＤ４１〜ＦＤ４４が設けられ、また、各画素に転送トランジスタＴ、容量結合トランジスタＳ及び増幅トランジスタ（ソースフォロワ）が設けられている。
ここで、垂直方向（Ｖ方向）に隣接する４画素で、リセットトランジスタＲと付加容量素子ＣＳ１〜ＣＳ４が共有されている。さらに、（Ｈ方向）に隣接する４画素で選択トランジスタＸが共有されている。
上記以外の回路構成や読み出しの動作方法などは第１実施形態と同様である。
本実施形態に係るＣＭＯＳイメージセンサにおいても、第２実施形態と同様の動作方法によって駆動することができる。
【００８５】
本実施形態のＣＭＯＳイメージセンサにおいては、１６画素あたり５６個のトランジスタを有するので、１画素あたりのトランジスタ数を３．５個に削減できる。
【００８６】
本実施形態のＣＭＯＳイメージセンサは、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。
また、本実施形態のＣＭＯＳイメージセンサの動作方法は、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【００８７】
第５実施形態
図１６は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの４画素分の等価回路図である。
図１６において、垂直方向（Ｖ方向）にライン１〜４が並べられて４個の画素が設けられており、各画素にはそれぞれ、フォトダイオードＰＤ１〜ＰＤ４が設けられ、また、各画素に転送トランジスタＴが設けられている。
ここで、垂直方向（Ｖ方向）に隣接する２画素で、容量結合トランジスタＳ、増幅トランジスタ（ソースフォロワＳＦ）及び選択トランジスタＸが共有され、これに伴ってフローティングディフュージョンＦＤ１がフォトダイオードＰＤ１，ＰＤ２に対応する２つの画素で共有され、フローティングディフュージョンＦＤ３がフォトダイオードＰＤ３，ＰＤ４に対応する２つの画素で共有されている。
さらに、リセットトランジスタＲが、２画素で共有されている垂直方向に隣接する２つの容量結合トランジスタＳで共有されるように、即ち、垂直方向に隣接する４画素で共有されるように設けられている。
【００８８】
本実施形態のＣＭＯＳイメージセンサにおいては、４画素あたり１１個のトランジスタを有するので、１画素あたりのトランジスタ数を２．７５個に削減できる。
【００８９】
図１７は本実施形態のＣＭＯＳイメージセンサの４画素（４ピクセル）のレイアウト図の一例である。
フォトダイオードＰＤ１〜ＰＤ４と転送トランジスタＴがそれぞれ垂直方向（Ｖ方向）に隣接して配置され、さらに容量結合トランジスタＳ、増幅トランジスタ（ソースフォロワＳＦ）、リセットトランジスタＲ、選択トランジスタＸがそれぞれ画素間で共有されるように配置される。
【００９０】
図１８（Ａ）は図１７中のＡ−Ａ’における断面図である。
例えば、ｎ型シリコン半導体基板（ｎ−ｓｕｂ）１０にｐ型ウェル（ｐ−ｗｅｌｌ）１１が形成されており、ｐ+型分離領域１２及びＬＯＣＯＳ法などによる素子分離絶縁膜１３によってフォトダイオードＰＤなどが区分されている。
ｐ型ウェル１１中にｎ型半導体領域１４が形成され、その表層にｐ+型半導体領域１５が形成され、このｐｎ接合により電荷転送埋め込み型のフォトダイオードＰＤが構成されている。
【００９１】
ｎ型半導体領域１４の端部においてｐ+型半導体領域１５よりはみ出して形成された領域があり、この領域から所定の距離を離間してｐ型ウェル１１の表層にフローティングディフュージョンＦＤとなるｎ+型半導体領域１６が形成されている。
【００９２】
ここで、ｎ型半導体領域１４とｎ+型半導体領域１６に係る領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜１８を介してポリシリコンなどからなるゲート電極１９が形成され、ｎ型半導体領域１４とｎ+型半導体領域１６をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する転送トランジスタＴが構成されている。
【００９３】
また、転送トランジスタＴを被覆して、酸化シリコンなどからなる絶縁膜２１が形成されており、ｎ+型半導体領域１６に達する開口部が形成され、プラグ２２が埋めこまれてその上層に上層配線２３が形成されている。上層配線２３は、例えば不図示の領域において増幅トランジスタのゲート電極に接続されている。
【００９４】
また、図１８（Ｂ）は図１７中のＢ−Ｂ’における断面図である。
例えば、ｎ型シリコン半導体基板（ｎ−ｓｕｂ）１０に形成されたｐ型ウェル（ｐ−ｗｅｌｌ）１１の素子分離絶縁膜１３によって区分された領域で、互いに離間してｎ+型半導体領域２４，２５，２６が形成されている。
【００９５】
ここで、ｎ+型半導体領域２４とｎ+型半導体領域２５に係る領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜２７を介してポリシリコンなどからなるゲート電極２８が形成され、ｎ+型半導体領域２４とｎ+型半導体領域２５をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する増幅トランジスタ（ソースフォロワＳＦ）が構成されている。
【００９６】
また、ｎ+型半導体領域２５とｎ+型半導体領域２６に係る領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜２７を介してポリシリコンなどからなるゲート電極２９が形成され、ｎ+型半導体領域２５とｎ+型半導体領域２６をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する選択トランジスタＸが構成されている。
【００９７】
また、増幅トランジスタ（ソースフォロワＳＦ）及び選択トランジスタＸを被覆して、酸化シリコンなどからなる絶縁膜２１が形成されており、ｎ+型半導体領域２４に達する開口部が形成され、プラグ３０が埋めこまれてその上層に上層配線３１が形成されている。上層配線３１は、例えば不図示の領域において出力ラインに接続されている。
また、絶縁膜２１にはｎ+型半導体領域２６に達する開口部が形成され、プラグ３２が埋めこまれてその上層に上層配線３３が形成され、電源ラインに接続されている。
上記以外の回路構成や読み出しの動作方法などは第１実施形態と同様である。
【００９８】
本実施形態のＣＭＯＳイメージセンサは、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。
また、本実施形態のＣＭＯＳイメージセンサの動作方法は、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【００９９】
第６実施形態
図１９は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの１６画素分（一部省略して表示）の等価回路図である。
図１９において、垂直方向（Ｖ方向）にライン１〜４、水平方向にカラム１〜４が並べられて、１６個の画素が設けられており、各画素にはそれぞれフォトダイオードが設けられ、また、各画素に転送トランジスタＴが設けられている。
ここで、垂直方向（Ｖ方向）に隣接する２画素で、容量結合トランジスタＳ及び増幅トランジスタ（ソースフォロワＳＦ）が共有され、これに伴ってフローティングディフュージョンＦＤも２つの画素で共有されている。
さらに、リセットトランジスタＲが、２画素で共有されている垂直方向に隣接する２つの容量結合トランジスタＳで共有されるように、即ち、垂直方向に隣接する４画素で共有されるように設けられている。
ここで、さらに選択トランジスタＸが、水平方向（Ｈ方向）に隣接する４つの増幅トランジスタ（ソースフォロワＳＦ）に対して共有され、即ち、８画素で共有された構成となっている。
上記以外の回路構成や読み出しの動作方法などは第５実施形態と同様である。
【０１００】
本実施形態のＣＭＯＳイメージセンサにおいては、１６画素あたり３８個のトランジスタを有するので、１画素あたりのトランジスタ数を２．３７５個に削減できる。
【０１０１】
本実施形態のＣＭＯＳイメージセンサは、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を実現することができる。また、本実施形態では、画素間で選択トランジスタＸを電源電位側で共有していることから、ブートストラップ効果を付与できる利点もある。
また、本実施形態のＣＭＯＳイメージセンサの動作方法は、第１実施形態と同様に、広いダイナミックレンジを維持しながら、特に低照度領域で高感度化及び高Ｓ／Ｎ比化を達成するように、固体撮像装置を動作させることができる。
【０１０２】
以下、上記の第１〜第６実施形態に係るＣＭＯＳイメージセンサの特性について、いわゆる４トランジスタ型の従来例１と、特許文献６〜８などに記載の５トランジスタ型の従来例２と比較してまとめる。
第１実施形態のＣＭＯＳセンサのダイナミックレンジは、従来例１より大幅に向上しており、従来例２に匹敵する程度に大きいダイナミックレイン時を確保できる。
また、フローティングディフュージョン及び付加容量素子の暗電流対策が不要となり、プロセス開発の負担が低減できる。また、ｋＴＣノイズに依存しない低感度出力画像（第２信号）を得ることができる。また、低感度出力と高感度出力を合成して１つの画像を得る際のノイズ段差を低減でき、ノイズフィルタを使用せずに自然な画像を得ることができる。
【０１０３】
【表１】
2008205638.tif 000003
【０１０４】
第２〜第６実施形態のＣＭＯＳセンサは、画素共有によってトランジスタを削減でき、この分フォトダイオードの面積を大きく撮ることができる。
【０１０５】
【表２】
2008205638.tif 000004
【０１０６】
第１〜第６実施形態のＣＭＯＳセンサは、画素でのゲインアップにより画素単体での電子数換算ノイズ量を低減できる。また、後段でのゲインアップが不要となるので、チップ出力でのノイズも大きく低減できる。
【０１０７】
【表３】
2008205638.tif 000005
【０１０８】
上記のように、本実施形態に係るＣＭＯＳイメージセンサによれば、次の効果を享受できる。
（１）低感度出力にしても、フォトダイオードに蓄積された電荷のみを扱うことにより、フローティングディフュージョン及び付加容量素子の暗電流及びｋＴＣノイズをキャンセルできるため、低ノイズの画像を得ることができる。
（２）特許文献６〜８などに記載の５トランジスタ型の従来例に匹敵する大きいダイナミックレンジを実現しながら、絶縁膜を介して１つの電極を対向させてなる付加容量素子が不要であるので、画素の微細化が実現できる。また、画素共有を行うことが可能であるので、これによっても画素の微細化が実現できる。
（３）画素でのゲインアップにより画素単体での電子数換算ノイズ量を低減できる。また、後段でのゲインアップが不要となり、後段起因によってノイズを増幅しないため、チップ出力でのノイズも大きく低減できる。
【０１０９】
本発明は上記の説明に限定されない。
例えば、フローティングディフュージョンと付加容量素子の容量比は、設計などに応じて適宜変更できる。また、付加容量素子は、絶縁膜を介して２つの電極を対向させてなる構成の素子を適用することも可能である。
その他、本発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。
【産業上の利用可能性】
【０１１０】
本発明の固体撮像装置は、デジタルカメラやカメラ付き携帯電話などに搭載されるＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの広いダイナミックレンジが望まれているイメージセンサに適用できる。
【０１１１】
本発明の固体撮像装置の動作方法は広いダイナミックレンジが望まれているイメージセンサの動作方法に適用できる。
【図面の簡単な説明】
【０１１２】
【図１】図１は本発明の第１実施形態に係るＣＭＯＳイメージセンサの１つの画素（ピクセル）ＰＸの等価回路図である。
【図２】図２は本発明の第１実施形態に係るＣＭＯＳイメージセンサにおける１画素（１ピクセル）のレイアウト図の一例である。
【図３】図３は、本発明の第１実施形態に係るＣＭＯＳイメージセンサの各画素の一部における模式的断面図であり、図２中のＡ−Ａ‘’における断面図に相当する。
【図４】図４は本発明の第１実施形態のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
【図５】図５は本発明の第１実施形態のＣＭＯＳイメージセンサのフォトダイオード、転送トランジスタ、フローティングディフュージョン、容量結合トランジスタ及び付加容量素子に相当する模式的なポテンシャル図である。
【図６】図６は本発明の第１実施形態において図４に対応するＣＭＯＳイメージセンサの駆動ラインに印加する電圧を、ｏｎ／ｏｆｆの２準位で示したタイミングチャートである。
【図７】図７（Ａ）〜（Ｄ）は本発明の第１実施形態に係るＣＭＯＳイメージセンサのフォトダイオード〜付加容量素子に相当する模式的なポテンシャル図である。
【図８】図８（Ｅ）〜（Ｈ）は本発明の第１実施形態に係るＣＭＯＳイメージセンサのフォトダイオード〜付加容量素子に相当する模式的なポテンシャル図である。
【図９】図９（Ａ）〜（Ｄ）は本発明の第１実施形態に係るＣＭＯＳイメージセンサのフォトダイオード〜付加容量素子に相当する模式的なポテンシャル図である。
【図１０】図１０（Ｅ）〜（Ｈ）は本発明の第１実施形態に係るＣＭＯＳイメージセンサのフォトダイオード〜付加容量素子に相当する模式的なポテンシャル図である。
【図１１】図１１は、本発明の第１実施形態のＣＭＯＳイメージセンサの低照度領域の高感度化及び高Ｓ／Ｎ比化を説明するためのゲインアップとノイズ特性を示す模式図である。
【図１２】図１２は、本発明の第２実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの８画素分の等価回路図である。
【図１３】図１３は、本発明の第２実施形態に係るＣＭＯＳイメージセンサの動作方法を示すタイミングチャートである。
【図１４】図１４は、本発明の第３実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの８画素分の等価回路図である。
【図１５】図１５は、本発明の第４実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの１６画素分の等価回路図である。
【図１６】図１６は、本発明の第５実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの４画素分の等価回路図である。
【図１７】図１７は、本発明の第５実施形態のＣＭＯＳイメージセンサの４画素（４ピクセル）のレイアウト図の一例である。
【図１８】図１８（Ａ）は図１７中のＡ−Ａ’における断面図であり、図１８（Ｂ）は図１７中のＢ−Ｂ’における断面図である。
【図１９】図１９は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの１６画素分（一部省略して表示）の等価回路図である。
【符号の説明】
【０１１３】
１０…ｎ型半導体基板、１１…ｐ型ウェル、１２…ｐ+型分離領域、１３…素子分離絶縁膜、１４…ｎ型半導体領域、１５…ｐ+型半導体領域、１６，１７…ｎ+型半導体領域、１８…ゲート絶縁膜、１９，２０…ゲート電極、２１…絶縁膜、２２…プラグ、２３…上層配線、２４，２５，２６…ｎ+型半導体領域、２７…ゲート絶縁膜、２８，２９…ゲート電極、３０…プラグ、３１…上層配線、３２…プラグ、３３…上層配線、ＡＭ…アナログメモリ、ＣＦＤ，ＣＰＤ…容量、ＣＳ…付加容量素子、Ｎ1…ＣＦＤのリセットレベルの信号（ノイズ）、Ｎ2…ＣＦＤ＋ＣＳのリセットレベルの信号（ノイズ）、Ｖｏｕｔ…出力（ライン）、ＰＤ…フォトダイオード、ＰＸ…画素、Ｑ，ＱA，ＱB…光電荷、Ｓ1…飽和前電荷信号、Ｓ1’…変調された飽和前電荷信号、Ｓ2…過飽和電荷信号、Ｓ2’…変調された過飽和電荷信号、ＳＬ…選択ライン、ＳＲH…列シフトレジスタ、ＳＲV…行シフトレジスタ、Ｔ1〜Ｔ8…時刻、Ｔｒ１…転送トランジスタ、Ｔｒ２…容量結合トランジスタ、Ｔｒ３…リセットトランジスタ、Ｔｒ４…増幅トランジスタ、Ｔｒ５…選択トランジスタ、ＶＲ…電源電圧、φT，φS，φR，φX，φS1+N1，φN1，φS1'+S2'+N2，φN2，φV1，φV2，φXCLR…駆動ライン
【図１】
2008205638.tif 000006
【図２】
2008205638.tif 000007
【図３】
2008205638.tif 000008
【図４】
2008205638.tif 000009
【図５】
2008205638.tif 000010
【図６】
2008205638.tif 000011
【図７】
2008205638.tif 000012
【図８】
2008205638.tif 000013
【図９】
2008205638.tif 000014
【図１０】
2008205638.tif 000015
【図１１】
2008205638.tif 000016
【図１２】
2008205638.tif 000017
【図１４】
2008205638.tif 000018
【図１５】
2008205638.tif 000019
【図１６】
2008205638.tif 000020
【図１７】
2008205638.tif 000021
【図１８】
2008205638.tif 000022
【図１９】
2008205638.tif 000023
【図１３】
2008205638.tif 000024