(57)【要約】【課題】固体撮像素子の製造において、不純物を半導体基板の表面に対し斜めに入射してイオン注入により基板に不純物領域を形成すると、設計に対してずれた位置に不純物領域が形成され、特に微細加工の際に設計との相違が重大な問題となる。【解決手段】矩形リング状のゲート電極８５の中心部に対応したｎウェル８３の表面にはｎ+型のソース領域８６が形成されており、そのソース領域８６に隣接してソース近傍ｐ型領域８７が形成され、更にソース近傍ｐ型領域８７内に平面形状が矩形リング状のｐ+型領域８８が形成されている。ソース近傍ｐ型領域８７は矩形リング状ゲート電極８５をマスクとして、連続的に又は間欠的に回転した基板に対して基板表面に対して斜め方向からイオン注入することにより、ソース領域８６を取り囲み、かつ、矩形リング状ゲート電極８５の下方まで高濃度部分が広がりを持つように形成されている。【選択図】図１
2008244392.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換して蓄積する光電変換領域と、前記光電変換領域に蓄積された前記電荷を転送する電荷転送手段と、リング状ゲート電極を持ち、入力された電荷の量をしきい値の変化として出力する光信号出力用トランジスタとを含む単位画素が基板上に規則的に複数配列された固体撮像素子であって、
前記光信号出力用トランジスタは、前記リング状ゲート電極と、前記リング状ゲート電極の中央開口部に対応する基板位置に設けられたソース領域と、前記リング状ゲート電極をマスクとして、連続的に又は間欠的に回転した前記基板に対して基板表面に対して斜め方向からイオン注入することにより、前記ソース領域を取り囲み、かつ、前記リング状ゲート電極の下方まで高濃度部分が広がりを持つように形成されたソース近傍領域とを有し、
前記電荷転送手段は、前記光電変換領域に蓄積された前記電荷を前記ソース近傍領域へ転送する手段であることを特徴とする固体撮像素子。
【請求項２】
光を電荷に変換して蓄積する光電変換領域と、リング状ゲート電極を持ち、入力された電荷の量をしきい値の変化として出力する光信号出力用トランジスタとを含む単位画素が、第１の導電型の基板上に規則的に複数配列された固体撮像素子の製造方法において、
前記基板の表面に設けられた第２の導電型のウェル領域の所定位置に第１の導電型のソース近傍領域を形成する第１のステップと、
前記リング状ゲート電極の中心開口部が前記ソース近傍領域の上方位置にくるように、ゲート絶縁膜を介して前記リング状ゲート電極を形成する第２のステップと、
前記リング状ゲー卜電極をマスクとして、前記ソース近傍領域内に高濃度の第１の導電型の不純物を注入して前記ソース近傍領域内に第１の導電型の高濃度領域を形成する第３のステップと、
前記リング状ゲート電極をマスクとして、前記高濃度領域内に第２の導電型の不純物を注入して前記高濃度領域内に第２の導電型の表面層を形成する第４のステップと、
前記リング状ゲート電極の中央開口部の内壁にサイドスペーサを形成する第５のステップと、
前記サイドスペーサを通して前記表面層に高濃度の第２の導電型の不純物を注入して、前記光信号出力用トランジスタの第２の導電型のソース領域を形成する第６のステップと
を含み、前記第３、第４及び第６のステップの全て、又はその中の少なくとも一つのステップにおいて前記基板を同一平面内で一定の角速度で一回転させる間に、前記基板の表面に対して斜め方向から前記第１又は第２の導電型の不純物の注入を行うことを特徴とする固体撮像素子の製造方法。
【請求項３】
光を電荷に変換して蓄積する光電変換領域と、リング状ゲート電極を持ち、入力された電荷の量をしきい値の変化として出力する光信号出力用トランジスタとを含む単位画素が、第１の導電型の基板上に規則的に複数配列された固体撮像素子の製造方法において、
前記基板の表面に設けられた第２の導電型のウェル領域の所定位置に第１の導電型のソース近傍領域を形成する第１のステップと、
前記リング状ゲート電極の中心開口部が前記ソース近傍領域の上方位置にくるように、ゲート絶縁膜を介して前記リング状ゲート電極を形成する第２のステップと、
前記リング状ゲー卜電極をマスクとして、前記ソース近傍領域内に高濃度の第１の導電型の不純物を注入して前記ソース近傍領域内に第１の導電型の高濃度領域を形成する第３のステップと、
前記リング状ゲート電極をマスクとして、前記高濃度領域内に第２の導電型の不純物を注入して前記高濃度領域内に第２の導電型の表面層を形成する第４のステップと、
前記リング状ゲート電極の中央開口部の内壁にサイドスペーサを形成する第５のステップと、
前記サイドスペーサを通して前記表面層に高濃度の第２の導電型の不純物を注入して、前記光信号出力用トランジスタの第２の導電型のソース領域を形成する第６のステップと
を含み、前記第３、第４及び第６のステップの全て、又はその中の少なくとも一つのステップにおいて、各々のステップの中で、前記第１又は第２の導電型の不純物を前記基板の表面に対して斜め方向から一度注入する毎に前記基板を同一平面内で３６０／Ｎ度（Ｎは２以上の自然数）ずつ回転させ、合計Ｎ回前記不純物を注入することを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及びその製造方法に係り、特に画素にリング状のゲート電極を持つ光信号出力用トランジスタを備えた固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
固体撮像素子には大きく分けてＣＣＤ(Charge Coupled Device:電荷結合素子)とＣＭＯＳ(Complementary MOS)イメージセンサの２種類に分けられる。このうち、ＣＣＤはフォトダイオードで光電変換された電荷をＣＣＤにより画素外に転送し、その後電圧信号に変換、増幅し、チップ外に出力する。
【０００３】
一方、ＣＭＯＳイメージセンサは、フォトダイオードで光電変換して得られた電荷を画素内で電圧信号、あるいは電流信号などの電気信号に変換し、その電気信号を増幅用トランジスタで増幅してから画素外に出力する。ＣＭＯＳイメージセンサの多くは画素内に３個以上のトランジスタを備えていることが多い。これらのトランジスタに多くの面積をとられることから、ＣＭＯＳイメージセンサはＣＣＤに比べて微細化に不利であるといわれている。
【０００４】
一方、画素内にトランジスタを１、２個だけ持つタイプのイメージセンサの開発も従来行われてきた、このタイプのイメージセンサのトランジスタは、リング状のゲート電極を持つことが特徴である。このリングの中心部の拡散は、通常トランジスタのソースとして機能するが、ゲート電極によりその他の拡散から分離されるため、構成をシンプルにすることが可能である。このタイプのイメージセンサは各画素内に増幅用ＭＯＳＦＥＴを持つという意味で、ＣＭＯＳイメージセンサの一種といえる。
【０００５】
その最も典型例はＣＭＤ(Charge Modulation Device:電荷変調素子)と呼ばれる固体撮像素子である（例えば、特許文献１参照）。図９はＣＭＤと呼ばれる固体撮像素子の一例の構造断面図を示す。この従来の固体撮像素子は、ゲート電極１に電圧をかけ空乏層を作り受光部とする、いわゆるフォトゲート型の受光素子で、リング状のゲート電極１を有する１個のトランジスタが受光素子と増幅素子を兼ねるというシンプルな構成である。ゲート電極１の下に溜まった電荷が、基板効果によりトランジスタのしきい値電圧を変化させ、ソースの出力電位が変化し、それが信号となる。信号を読み出した後、ソース電極２とゲート電極１に高電圧をかけると、ホールは基板に排出される。
【０００６】
しかしながら、上記のフォトゲート型の受光素子はＣＣＤなどでよく使われる埋め込みフォトダイオードなどに比べ、ゲート電極１を光が透過する際に光が吸収されるので、感度が低い。また、ｐウェルであるゲート領域３がゲート絶縁膜４の界面に直接接しているが、ゲート絶縁膜界面では雑音が発生し易いという問題がある。また、この構造では発生した電荷がゲート電極１全体に一様に分布するため、電荷を電圧に変換する効率が低い、という問題もある。
【０００７】
それを改善したのが、ウェル領域を共有する発光ダイオードと絶縁ゲート型電界効果トランジスタとを備え、かつ、トランジスタのチャネル領域の下のウェル領域内のソース拡散領域の近くに高濃度埋込層（キャリアポケット）を備えた構造の固体撮像素子である（例えば、特許文献２参照）。
【０００８】
図１０はこの特許文献２記載の固体撮像素子の一例の構造断面図を示す。同図において、ｐ基板１１の表面にｎウェル１２を形成し、ｎウェル１２中に埋め込みｐウェル１３を形成し、その埋め込みｐウェル１３上にリング状ゲート電極１４を形成し、ＭＯＳＦＥＴとする。そのリング状ＭＯＳＦＥＴのリング状ゲート電極１４の外周部を取り囲むように形成されたドレイン拡散層１５の下部にある埋め込みｐウェル１３を埋め込みフォトダイオードとする。そのうえでＭＯＳＦＥＴでのソース拡散層１６の近傍にｐ型不純物濃度を高めたｐ+領域（キャリアポケット）１７を形成する。
【０００９】
このようにすると、埋め込みｐウェル１３内ではこのキャリアポケット１７が最もポテンシャルが低くなるため、ドレイン拡散層１５の下部の埋め込みフォトダイオードで発生したホールは、埋め込みｐウェル１３内を移動して、キャリアポケット１７に集中する。その結果、ソース近傍の電位が上昇し、ＭＯＳＦＥＴのしきい値が下がるので、そのしきい値変化が信号となる。キャリアポケット１７に集まったホールは、信号が読み出された後、ソース電極配線１８とゲート電極配線１９に高電圧をかけることにより、基板側に排出される。
【００１０】
このように、この従来の固体撮像素子では、入射光により発生した電荷が雑音の発生し易い基板表面を通らず、すべて埋め込みｐウェル１３という基板内を移動するので、雑音が少ないという特徴がある。また、発生した電荷がソース拡散層１６の近傍に集中するので、電荷−電圧の変換効率が高くなるという特徴がある。
【００１１】
さて、上記の特許文献１及び特許文献２記載の固体撮像素子は、撮像方式で分類すると、ローリング・シャッタと呼ばれる撮像方式になる。ローリング・シャッタとは、水平方向の複数の画素からなる行毎に、あるいは画素毎に撮像時間がずれている方式で、このような撮像方法では動いている物体の撮影時や、カメラの方向を動かした時に、撮影している画像が歪むという問題がある。このため、一括シャッタと呼ばれる、全画素で時間情報が揃った撮像方式が望ましい。ＣＣＤの場合、全画素で一斉にフォトダイオードの電荷をＣＣＤ転送路に転送するので、一括シャッタが達成されている。
【００１２】
リング状ゲート電極を使った固体撮像素子で、一括シャッタを実現した固体撮像素子も従来開示されている（例えば、特許文献３参照）。図１１はこの特許文献３記載の従来の固体撮像素子の一例の構造断面図を示す。この固体撮像素子では、ｐ型半導体領域２１を含む埋め込みフォトダイオードとリング状ゲート電極２２との間に転送ゲート電極２３を１つ追加し、埋め込みフォトダイオードで光電変換してｐ型半導体領域２１に蓄積された信号電荷を、転送ゲート電極２３によりリング状ゲート電極２２の下のｐ型半導体領域２４に全画素一斉に電荷転送を行い、一括シャッタを実現するものである。この従来の固体撮像素子は、ゲート電極２２の下に埋め込みでないｐ型半導体領域２４を全面に持っているという点で、従来のＣＭＤと同じである。
【００１３】
しかるに、特許文献２記載の図１０に示した従来の固体撮像素子では、埋め込みのｐウェル１３内にさらにｐ+領域を設けキャリアポケット１７とするため、キャリアポケット１７の電荷をリセットする時にかけるリセット電圧として高電圧（７Ｖ〜８Ｖ）をかけなければならないので、消費電力が大きくなり、昇圧回路を備えなければならないという問題がある。このリセット電圧を下げるためには、キャリアポケット１７のｐ+濃度を下げればよいが、埋め込みｐウェル１３の濃度よりも下げることは原理的にできず、またｐウェル１３の濃度よりも十分濃度が高くないと電荷集中の効果が少なくなるので、その濃度設定の範囲には限界がある。
【００１４】
一方、一括シャッタ実現のためには、特許文献３記載の図１１に示した固体撮像素子のように、転送用のゲート電極を１つ設けるのがよいが、リング状ゲート電極２２を持つトランジスタの構造が、従来のＣＭＤと同じで、ｐ型半導体領域２４がリング状ゲート電極２２の下全面にあり、電荷のソースへの集中が行われていないので、電荷から電圧への変換率が低いという問題がある。
【００１５】
そこで、本出願人は上記の諸問題を解決し、低い電圧でリング状ゲート電極下に蓄積された電荷を基板に排出し得、かつ、一括シャッタも実現し得る固体撮像素子及びその製造方法を提案した（例えば、特許文献４参照）。
【００１６】
図１２（Ａ）、（Ｂ）は上記の特許文献４記載の本出願人の提案になる固体撮像素子の１画素分の一例の素子構造の平面図とそのＸ−Ｘ’線に沿う断面図を示す。図１２（Ａ）、（Ｂ）に示すように、本出願人の提案になる固体撮像素子は、ｐ+型基板３１上にｐ-型エピタキシャル層３２を成長し、このエピタキシャル層３２の表面にｎウェル３３がある。ｎウェル３３上にはゲート酸化膜３４を挟んで平面形状がリング状のゲート電極３５が形成されている。
【００１７】
リング状ゲート電極３５の中心部に対応したｎウェル３３の表面にはｎ+型のソース領域３６が形成されており、そのソース領域３６に隣接してソース近傍ｐ型領域３７が形成され、更にソース領域３６とソース近傍ｐ型領域３７の外側の離間した位置にはｎ+型のドレイン領域３８が形成されている。更に、ドレイン領域３８の下のｎウェル３３中の、画素の開口部に対応する部分には、埋め込みのｐ-型領域３９があり、この埋め込みのｐ-型領域３９とｎウェル３３等の周辺のｎ領域は、図１２（Ａ）に示す埋め込みフォトダイオード４０を構成している。
【００１８】
埋め込みフォトダイオード４０とリング状ゲート電極３５との間には、転送ゲート電極４１がある。ドレイン領域３８、リング状ゲート電極３５、ソース領域３６、転送ゲート電極４１には、それぞれメタル配線４２、４３、４４、４５が接続されている。また、上記の各構成の上方には、図１２（Ｂ）に示すように絶縁膜４６を介して遮光膜４７が形成されており、その遮光膜４７の埋め込みフォトダイオード４０に対応した位置には開口部４８が穿設されている。光は、開口部４８を通して埋め込みフォトダイオード４０に達して光電変換される。
【００１９】
図１２（Ａ）、（Ｂ）に示した固体撮像素子と図１０及び図１１に示した従来の固体撮像素子との構造上の大きな違いは、図１０及び図１１に示した従来の固体撮像素子がリング状ゲート電極の下全面にｐ型領域１３、２４が存在していたのに対して、図１２の固体撮像素子ではソース領域３６の近傍にのみｐ型領域３７があり、リング状ゲート電極３５下の他の領域はｎ型（ｎウェル）３３になっていることである。
【００２０】
図１０に示した従来の固体撮像素子では、電荷をソース近傍に集中させるために、ｐウェル１３中にさらに濃いｐ+領域のキャリアポケット１７を作っていた。これに対し、図１２の固体撮像素子では最初からｐ型領域自体が３７で示すようにソース領域３６の近傍しか存在しないために、このソース近傍ｐ型領域３７の濃度を低くすることができる。この結果、ソース近傍ｐ型領域３７に蓄積されているホール（電荷）を基板に排出するためのリセット電圧を低くすることができる。また、全画素一斉に各画素のリング状ゲート電極の下のソース近傍ｐ型領域３７へ信号電荷を転送することができるため、一括シャッタを実現できる。
【００２１】
この本出願人の提案になる固体撮像素子の動作について、図１３及び図１４と共に簡単に説明する。図１３（Ａ）は図１２の固体撮像素子の素子断面図、図１３（Ｂ）〜（Ｄ）及び図１４（Ａ）〜（Ｄ）はポテンシャルの状態を示す。まず、埋め込みのフォトダイオード４０に光が入り、光電変換効果により電子・ホール対が発生、フォトダイオードの埋め込みｐ-型領域３９に図１３（Ｂ）に示すようにホール５１が蓄積される。このとき転送ゲート電極４１の電位はドレイン電位Ｖｄｄと同じになっており、転送ゲートＭＯＳＦＥＴはオフ状態である。これらの蓄積は、前フレームの読み出し操作が行われている時に同時に行われている。
【００２２】
続いて、前フレームの読み出しが終了して、次のフレームの読み出しが始まると、最初に行うのは全画素一斉にフォトダイオード４０からリング状ゲート電極３５のソース近傍ｐ型領域３７にホールを転送することである。そのため、転送ゲート電極４１の電位がＬｏｗ２となり、転送ゲートＭＯＳＦＥＴがオン状態になる。この電位Ｌｏｗ２はリング状ゲート電極３５に印加される制御信号の電位Ｌｏｗ１よりも高い電位とし、図１３（Ｃ）に示すように転送ゲート電極４１とリング状ゲート電極３５の下でポテンシャルの勾配を設ける。なお、リング状ゲート電位Ｌｏｗ１は０Ｖでもよいが、０Ｖよりも高い別の値でもよい。
【００２３】
一方、全画素のソース電位は電位Ｓ１（Ｓ１＞Ｌｏｗ１）にして、リング状ゲートＭＯＳＦＥＴがオフになり電流が流れないようにする。この結果、全画素のフォトダイオードに蓄積された電荷（ホール５１）が、対応する画素のリング状ゲート電極の下に一斉に転送される。リング状ゲート電極３５の下の領域で、ソース近傍ｐ型領域３７が最もポテンシャルが低いので、フォトダイオードに蓄積されていたホール５１は図１３（Ｃ）に５２で示すようにソース近傍ｐ型領域３７に達し、そこに蓄積される。ホール５２が蓄積された結果、ソース近傍ｐ型領域３７の電位が上昇する。
【００２４】
続いて、転送ゲート電極がＶｄｄになり、転送ゲートＭＯＳＦＥＴがオフになる。これにより、再び埋め込みフォトダイオード４０では光電変換効果により電子・ホール対が発生し、フォトダイオードの埋め込みｐ-型領域３９に図１３（Ｄ）に示すようにホール５３が蓄積され始める。この蓄積動作は次の電荷転送時まで続けられる。一方、読み出し操作は行単位で順番に行われるので、自分の行の順番が来るまで、リング状ゲート電極３５の電位はＬｏｗの状態で、図１３（Ｄ）に示すようにソース近傍ｐ型領域３７にホール５２を蓄積したまま待機する。なお、０（ＧＮＤ）≦Ｌｏｗ≦Ｌｏｗ１である。
【００２５】
続いて、画素の信号読み出しが行われる。まず、ソース近傍ｐ型領域３７にホール５２を蓄積した状態で、リング状ゲート電極３５の電位をＬｏｗからＶｇ１に上げる。ここで、上記の電位Ｖｇ１は、前述した各電位Ｌｏｗ、Ｌｏｗ１、Ｖｄｄとの間に
Ｌｏｗ≦Ｌｏｗ１≦Ｖｇ１≦Ｖｄｄ    （ただし、Ｌｏｗ＜Ｖｄｄ）
なる不等式が成立する電位である。リング状ゲート電極を持つＭＯＳＦＥＴのソースに接続されたソースフォロア回路が働き、そのＭＯＳＦＥＴのソース電位は、Ｓ２（＝Ｖｇ１−Ｖｔｈ１）となる。ここで、Ｖｔｈ１とはホールがある状態でのＭＯＳＦＥＴ５３のしきい値電圧である。この値が第１のキャパシタに記憶される。
【００２６】
図１４（Ａ）はこの期間におけるポテンシャルの状態を示す。この期間では光電変換効果によりフォトダイオードの埋め込みｐ-型領域３９に蓄積されるホールが図１４（Ａ）に５４で示すように上記の期間の図１３（Ｄ）よりも増加している。
【００２７】
続いて、リング状ゲート電極３５の電位をＨｉｇｈ１に上げると同時に、リング状ゲート電極を持つＭＯＳＦＥＴのソース電位をＨｉｇｈｓに上げる。ここで、Ｈｉｇｈ１、Ｈｉｇｈｓ＞Ｌｏｗ１である。この結果、図１４（Ｂ）に５５で示すように、ソース近傍ｐ型領域３７のポテンシャルが上昇し、ｎウェル３３のバリアを越えてホールがエピタキシャル層３２に排出される。なお、図１４（Ｂ）はＨｉｇｈ１＝Ｈｉｇｈｓ＝Ｖｄｄとして図示している。また、この期間でも光電変換効果によりフォトダイオードの埋め込みｐ-型領域３９に蓄積されるホールが図１４（Ｂ）に５６で示すように先の期間よりも増加している。
【００２８】
続いて、再び信号読み出し状態にする。このときリング状ゲート電極３５の電位をＶｇ１とする。しかし、この期間では直前の期間でホールが基板に排出されていて図１４（Ｃ）に示すように、ソース近傍ｐ型領域３７にはホールが存在しないので、上記ＭＯＳＦＥＴのソース電位は、Ｓ０（＝Ｖｇ１−Ｖｔｈ０）となる。ここでＶｔｈ０とはホールがない状態でのしきい値電圧である。この値を第２のキャパシタに記憶する。差動アンプは第１及び第２キャパシタの電位差を出力する。すなわち、差動アンプは（Ｖｔｈ０−Ｖｔｈ１）を出力する。この出力値（Ｖｔｈ０−Ｖｔｈ１）は、ホール電荷によるしきい値変化分であり、これがこの画素の出力信号として出力される。
【００２９】
続いて、再びリング状ゲート電極３５の電位を図１４（Ｄ）に５８で示すようにＬｏｗにし、ソース近傍ｐ型領域３７にはホールがない状態で、全ての行の信号処理が終了するまで待機する。この期間でも引き続きフォトダイオードに図１４（Ｄ）に５９で示すように光電変換効果によるホールの蓄積が進行する。その後、最初の図１３（Ｂ）の状態に戻って、ホールの転送から繰り返す。
【００３０】
図１５は特許文献４記載の本出願人の提案になる固体撮像素子の１画素分の他の例の素子構造断面図を示す。同図中、図１２（Ｂ）と同一構成部分には同一符号を付し、その説明を省略する。図１５に示す固体撮像素子は、ソース近傍ｐ+型領域６３内に平面形状がリング状のｐ+型領域６１が設けられている。ｐ+型領域６１が埋め込み構造になっているが、周辺のソース近傍ｐ型領域６２の一部はゲート酸化膜３４に接している。また、ソース近傍ｐ型領域６２内のｐ+型領域６１がリング状ゲート電極３５の下になく内側にある。
【００３１】
次に、上記の固体撮像素子の製造方法について図１６及び図１７の各工程の素子断面図と共に説明する。説明の簡単のため、ソース近傍のみの作り方を示し、既にｎウェル３３が形成されているものとする。
【００３２】
まず、図１６（Ａ）に示すように、ｎウェル３３の表面全面に酸化膜６５を形成し、更にフォトプロセスによりｎウェル３３内のソース近傍ｐ型領域６２を作る部分を除いたレジスト６６を酸化膜６５上に形成した後、レジスト６６をマスクとしたイオン注入法を適用して酸化膜６５を通してｎウェル３３中にｐ型不純物であるボロンを注入してソース近傍ｐ型領域６２を作る。
【００３３】
続いて、図１６（Ａ）の基板表面酸化膜６５をレジスト６６と共に除去して図１６（Ｂ）に示すように、新たにゲート酸化膜３４を形成し、その上にリング状ゲート電極３５を形成する。続いて、図１６（Ｃ）に示すように、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ｎウェル３３中の図１６（Ａ）よりも浅いところにボロンを注入してｐ+領域６７を形成する。
【００３４】
次に、図１７（Ａ）に示すように、同じくリング状ゲート電極３５をマスクとしたイオン注入法を適用して、ｐ+領域６７中の浅い基板表面にｎ型不純物であるひ素を注入して、表面ｎ+層６８を形成する。続いて、図１７（Ｂ）に示すように、リング状ゲート電極３５の開口部の内壁にＬＤＤサイドスペーサ６９を公知の方法により形成する。そして、最後に図１７（Ｃ）に示すように、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ＬＤＤサイドスペーサ６９を通して表面ｎ+層６８及びｐ+型領域６３内にひ素を高濃度で注入し、ｎ+型のソース領域３６を形成する。このソース領域３６の形成に伴いリング状のｐ+型領域６３が残る。
【００３５】
【特許文献１】特開昭６０−２０６０６３号公報
【特許文献２】特開平１１−１９５７７８号公報
【特許文献３】特開平１０−４１４９３号公報
【特許文献４】特開２００６−１００７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
しかしながら、特許文献４記載の従来の固体撮像素子の製造方法では、以下の問題点を有している。すなわち、図１６（Ａ）、（Ｃ）、図１７（Ａ）、（Ｃ）の各イオン注入工程においては、半導体基板表面に対して完全に垂直方向に不純物をイオン注入しているが、実際の製造においては、半導体基板表面に対し完全に垂直方向からイオンが撃ち込まれることは殆ど無く、通常は、図１８（Ａ）に示すように、半導体基板７１の表面にゲート酸化膜７３を介してゲート電極又はマスク７４の開口部を通して、半導体基板７１の注入領域７２に対して半導体基板７１の表面に対し、僅かな角度をなしてイオン７５が撃ち込まれる。
【００３７】
イオン７５の入射が半導体基板７１の表面に対し角度を持っていると、イオン７５はゲート電極７４の下へ斜めに入り込み、設計に対してイオン入射方向へずれた位置に不純物領域を形成する。このずれは、素子サイズが大きい場合にはあまり問題にならないが、微細な構造、特に撮像素子のように無数の画素を有し、より精細な撮像を可能とする性能向上のためには画素数の増加、微細化が不可欠であり、それぞれの画素に均一な特性が求められるような装置においては、設計との相違が重大な問題となる。
【００３８】
従来の固体撮像素子の製造方法においては、このイオン注入方向の傾きにより、図１７（Ｃ）に示した、ソース近傍ｐ型領域６２、ｐ+型領域６３、ｎ+型のソース領域３６は、図１８（Ｂ）にそれぞれ６２’、６３’、３６’で示すように、リング状ゲート電極３５の中心７６に対して、イオン撃ち込み方向による偏りが生じてしまう。この偏りにより、リング状ゲート電極を持つトランジスタの特性に、設計との相違や、ゲート長や注入領域の深さのバラツキの結果として画素毎や素子毎またはウェハ毎のバラツキが生じ、期待する性能が得られないといった問題が発生する。
【００３９】
本発明は上記の点に鑑みなされたもので、リング状ゲート電極に対し、イオン打ち込み方向に起因する注入領域の偏りを等方的にし、特性のバラツキや、トランジスタ性能の低下を低減することができる固体撮像素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００４０】
上記の目的を達成するため、第１の発明の固体撮像素子は、光を電荷に変換して蓄積する光電変換領域と、光電変換領域に蓄積された電荷を転送する電荷転送手段と、リング状ゲート電極を持ち、入力された電荷の量をしきい値の変化として出力する光信号出力用トランジスタとを含む単位画素が基板上に規則的に複数配列された固体撮像素子であって、
光信号出力用トランジスタは、リング状ゲート電極と、リング状ゲート電極の中央開口部に対応する基板位置に設けられたソース領域と、リング状ゲート電極をマスクとして、連続的に又は間欠的に回転した基板に対して基板表面に対して斜め方向からイオン注入することにより、ソース領域を取り囲み、かつ、リング状ゲート電極の下方まで高濃度部分が広がりを持つように形成されたソース近傍領域とを有し、電荷転送手段は、光電変換領域に蓄積された電荷をソース近傍領域へ転送する手段であることを特徴とする。
【００４１】
この発明では、基板表面に対して斜め方向から不純物をイオン注入してソース近傍領域を形成することにより、ソース近傍領域の高濃度部分が広がりを持つように形成されているため、ソース近傍領域の位置のリング状ゲート電極の中心に対する偏りを解消できると共に、ソース近傍領域の蓄積容量を増大させることができる。
【００４２】
また、上記の目的を達成するため、第２の発明の固体撮像素子の製造方法は、光を電荷に変換して蓄積する光電変換領域と、リング状ゲート電極を持ち、入力された電荷の量をしきい値の変化として出力する光信号出力用トランジスタとを含む単位画素が、第１の導電型の基板上に規則的に複数配列された固体撮像素子の製造方法において、
基板の表面に設けられた第２の導電型のウェル領域の所定位置に第１の導電型のソース近傍領域を形成する第１のステップと、リング状ゲート電極の中心開口部がソース近傍領域の上方位置にくるように、ゲート絶縁膜を介してリング状ゲート電極を形成する第２のステップと、リング状ゲー卜電極をマスクとして、ソース近傍領域内に高濃度の第１の導電型の不純物を注入してソース近傍領域内に第１の導電型の高濃度領域を形成する第３のステップと、リング状ゲート電極をマスクとして、高濃度領域内に第２の導電型の不純物を注入して高濃度領域内に第２の導電型の表面層を形成する第４のステップと、リング状ゲート電極の中央開口部の内壁にサイドスペーサを形成する第５のステップと、サイドスペーサを通して表面層に高濃度の第２の導電型の不純物を注入して、光信号出力用トランジスタの第２の導電型のソース領域を形成する第６のステップとを含み、第３、第４及び第６のステップの全て、又は少なくとも一つのステップにおいて基板を同一平面内で一定の角速度で一回転させる間に、基板の表面に対して斜め方向から第１又は第２の導電型の不純物の注入を行うことを特徴とする。
【００４３】
また、上記の目的を達成するため、第３の発明の固体撮像素子の製造方法は、上記の第３、第４及び第６のステップの全て、又は少なくとも一つのステップにおいて、各々のステップの中で、第１又は第２の導電型の不純物を基板の表面に対して斜め方向から一度注入する毎に基板を同一平面内で３６０／Ｎ度（Ｎは２以上の自然数）ずつ回転させ、合計Ｎ回不純物を注入することを特徴とする。
【００４４】
第２、第３の発明の固体撮像素子の製造方法は、不純物注入のステップの全て又は少なくとも一つのステップにおいて、第１又は第２の導電型の不純物を基板の表面に対して斜め方向から注入すると共に、その注入の際には基板を一定の角速度で回転させながら、又は一度注入する毎に基板を同一平面内で３６０／Ｎ度（Ｎは２以上の自然数）ずつ回転させ、合計Ｎ回不純物を注入するようにしたため、基板が静止した状態で不純物を注入した場合は、不純物の入射角度によってソース近傍領域の位置が、リング状ゲート電極の中心に対して偏ってしまうが、この発明では、基板を連続的に又は等角度間隔で間欠的に回転するようにしたため、ソース近傍領域の位置のリング状ゲート電極の中心に対する偏りを解消できると共に、ソース近傍領域の蓄積容量を増大させることができる。
【発明の効果】
【００４５】
本発明によれば、ソース近傍領域の位置のリング状ゲート電極の中心に対する偏りを解消することができるため、光信号出力用トランジスタの特性のバラツキや、設計との相違や、トランジスタ性能の低下を低減することができる。
【００４６】
更には、本発明によれば、いかなる方向に対しても、不純物がリング状ゲート電極下に入り込むことによって、ソース近傍領域をリング状ゲート電極下に広範囲に広げることが可能になり、ソース近傍領域の蓄積容量を増大させ、固体撮像素子の感度を向上させることができる。
【発明を実施するための最良の形態】
【００４７】
次に、本発明の実施の形態について図面と共に詳細に説明する。図１（Ａ）は本発明になる固体撮像素子の１画素分の一実施の形態の素子構造の平面図、同図（Ｂ）は同図（Ａ）のＸ−Ｘ’線に沿う断面図を示す。図１（Ｂ）に示すように、本実施の形態の固体撮像素子は、ｐ+型基板８１上にｐ-型エピタキシャル層８２を成長し、このエピタキシャル層８２の表面にｎウェル８３が形成されている。そのｎウェル８３上にはゲート酸化膜８４を挟んで平面形状が同図（Ａ）に示すように、外形が正方形で、かつ、中心部に正方形の開口部が形成された形状（以下、説明の便宜上、この形状を「矩形リング状」というものとする）のゲート電極８５が形成されている。
【００４８】
矩形リング状のゲート電極８５の中心部に対応したｎウェル８３の表面にはｎ+型のソース領域８６が形成されており、そのソース領域８６に隣接してソース近傍ｐ型領域８７が形成され、更にソース近傍ｐ型領域８７内に平面形状が矩形リング状のｐ+型領域８８が形成されている。ソース近傍ｐ型領域８７の一部はゲート酸化膜８４に接している。また、ソース領域８６とソース近傍ｐ型領域８７の外側の離間した位置にはｎ+型のドレイン領域８９が形成されている。更に、ドレイン領域８９の下のｎウェル８３中には埋め込みのｐ-型領域９０がある。この埋め込みのｐ-型領域９０はｎウェル８３等と共に、図１（Ａ）に示す埋め込みフォトダイオード９１を構成している。
【００４９】
埋め込みフォトダイオード９１と矩形リング状ゲート電極８５との間には、第２のゲート電極である転送ゲート電極９２がある。ドレイン領域８９、矩形リング状ゲート電極８５、ソース領域８６、転送ゲート電極９２には、それぞれメタル配線９３、９４、９５、９６が接続されている。また、上記の各構成の上方には、図１（Ｂ）に示すように絶縁膜９７を介して遮光膜９８が形成されており、その遮光膜９８の埋め込みフォトダイオード９１に対応した位置には開口部９９が穿設されている。この遮光膜９８は金属、あるいは有機膜等で形成される。光は、開口部９９を通して埋め込みフォトダイオード９１に達して光電変換される。
【００５０】
ここで、図１（Ｂ）に示す矩形リング状ゲート電極８５直下のソース近傍ｐ型領域８７をゲート領域とし、ｎ+型のソース領域８６及びｎ+型のドレイン領域８９を有するｎチャネルＭＯＳＦＥＴは、光信号の増幅素子である光信号出力トランジスタを構成している。また、図１（Ｂ）に示す転送ゲート電極９２直下のｎウェル８３をゲート領域、フォトダイオード９１の埋め込みのｐ-型領域９０をソース領域、ソース近傍ｐ型領域８７をドレインとするｐチャネルＭＯＳＦＥＴは転送ゲートトランジスタを構成している。
【００５１】
本実施の形態は、矩形リング状ゲート電極８５の中央開口部に対応する基板位置に設けられたソース領域８６と、ソース近傍ｐ型領域８７およびｐ+型領域８８が、矩形リング状ゲート電極８５をマスクとして、９０度毎に回転させた基板に対して基板表面に対して斜め方向からイオン注入することにより、ソース領域８６を取り囲み、かつ、矩形リング状ゲート電極８５の下方まで高濃度部分が広がりを持つように形成されており、また、矩形リング状ゲート電極８５が矩形状に形成されている点に特徴がある。
【００５２】
本実施の形態によれば、斜め方向のイオン注入により、いかなる方向に対しても、ｐ型不純物が矩形リング状ゲート電極８５の下に入り込むことによって、ソース近傍ｐ型領域８７およびｐ+型領域８８を矩形リング状ゲート電極８５の下に広範囲に広げることが可能になり、ソース近傍ｐ型領域８７およびｐ+型領域８８の蓄積容量を増大させ、固体撮像素子の感度を向上させることができる。また、本実施の形態によれば、ソース領域８６、ソース近傍ｐ型領域８７およびｐ+型領域８８の位置の矩形リング状ゲート電極８５の中心に対する偏りを解消することができる。
【００５３】
ただし、本実施の形態は特許文献４に記載された本出願人の提案になる固体撮像素子と上記以外の基本的な構造は同様であるため、ソース近傍ｐ型領域８７およびｐ+領域８８に蓄積されているホール（電荷）を基板に排出するためのリセット電圧を低くすることができ、また、全画素一斉に各画素の矩形リング状ゲート電極８５の下のソース近傍ｐ型領域８７およびｐ+領域８８へ信号電荷を転送することができるため、一括シャッタを実現できる。なお、本実施の形態の固体撮像素子も図１２に示した本出願人の提案になる固体撮像素子と動作は同じであるので、動作の説明は省略する。
【００５４】
次に、本発明の固体撮像素子の製造方法の各実施の形態について説明する。本発明の製造方法の第１の実施の形態は、９０度ずつ半導体基板を回転させて計４回イオン注入を行って固体撮像素子を製造する方法である。本実施の形態では、図１６（Ａ）〜（Ｃ）、図１７（Ａ）〜（Ｃ）と共に説明した本出願人の先の提案になる製造方法の各工程のうち、説明の簡単のため、図１７（Ｂ）までの製造工程が終了したとする。続いて、図２（Ａ）に示すように、基板１０１上にゲート酸化膜１０３を介してゲート電極又はマスク１０４が形成された素子（図１７（Ｂ）までの製造工程が終了した素子）に対して、ゲート電極又はマスク１０４の開口部を通してイオン１０５を斜めに注入すると、注入領域１０２にイオンが注入される結果、図１８（Ｂ）に示したようにソース近傍ｐ+領域が、ゲート電極の中心に対して、イオンが撃ち込まれる方向へ偏って形成される。
【００５５】
そこで、本実施の形態では次に、基板１０１を図２（Ａ）の状態から９０度、平面内で回転させた状態にし、それ以外は全く同一条件にして、図１７（Ｃ）に示したイオン注入工程を行う。こうすることで、前回とは９０度の角度をなす方向に注入領域の新たな偏りを生じる。
【００５６】
更に同様に、基板１０１を９０度回転させて図２（Ｂ）に示すように、ゲート電極又はマスク１０４の開口部を通して３度目のイオン１０６の注入を斜めに行うと、注入領域１０７にイオンが注入される結果、１度目の注入と逆方向に、注入領域が１０７で示すように１度目のイオン注入時とは反対方向に同様の偏りを生じ、その結果、１度目の注入による偏りを相殺し、１度目の注入のイオン入射方向の基板平面方向成分における不純物濃度分布は矩形リング状ゲート電極の中心に対して対称となる。
【００５７】
続いて、更に基板１０１を９０度回転させて４度目のイオン注入を、イオン注入方向以外は１度目〜３度目のイオン注入と同一条件で行うことで、２度目のイオン注入による注入領域の偏りを相殺し、矩形リング状ゲート電極の中心から四方に均一なｐ+領域を形成することが可能となる。当然、４回のイオン注入によって目的の不純物濃度が得られるように１回の注入量は調整される。
【００５８】
これにより、図３に示すように、矩形リング状ゲート電極８５の開口部の中心に対して、ｎ+領域８６、ソース近傍ｐ型領域８７、ｐ+領域８８が対称に形成された固体撮像素子を製造することができる。このように、基板１０１（８１）を９０度ずつ回転させる本実施の形態は、図１（Ａ）に示したようにゲート電極８５が矩形リング状である場合に、その回転対称性から特に有効である。
【００５９】
このようにして、矩形リング状ゲート電極８５に対し、イオン打ち込み方向に起因する注入領域の偏りを解消して製造された図１（Ａ）、（Ｂ）に示した本実施の形態の固体撮像素子によれば、固体撮像素子にある注入領域の設計とのずれが少なくなるので、設計からの性能の低下や画素毎のばらつきやトランジスタ性能の低下を低減することができる。
【００６０】
なお、上記の実施の形態のように、９０度ずつ４回、基板を回転させるのではなく、４５度ずつ８回、あるいは３０度ずつ１２回などのように、より細かく回転してイオン注入回数を増やすことで精度を高めることもできる。特に、リング状ゲート電極が正方形や長方形などの矩形リング状ではなく、２ｎ角形（ｎは３以上の自然数）の形状をしている場合などには、回転方向を４方向ではなく、任意の偶数２ｎ方向として、３６０°／（２ｎ）の角度ずつ基板を回転し、その度にイオン注入を行い、合計で２ｎ回のイオン注入を行う方法も、実施例として考えられる。当然、ソース近傍ｐ+領域以外の領域の形成に関しても、回転させ複数回注入してもよい。また、注入するイオンは工程によってはｎ型のものであってもよい。
【００６１】
また、（２ｎ’＋１）角形（ｎ’は１以上の自然数）のような頂点の数が奇数個の形状のリング状ゲート電極に対しても、回転対称性から、回転の角度を３６０°/(２ｎ’＋１）ずつにして同様に注入を行う方法も有効である。
【００６２】
次に、本発明の製造方法の第２の実施の形態について説明する。この実施の形態では、イオン注入を行う間、半導体基板を常に回転させる方法である。上記の実施の形態では３６０°／ｍ（ｍは３以上の自然数）の角度ずつ基板を回転し、その度にイオン注入を行い、合計でｍ回のイオン注入を行っているが、リング状ゲート電極の平面形状の外形が多角形状で、それに合わせた注入を行おうとすると、その頂点の数が大きいほど、回転と注入の回数が増大してしまう。
【００６３】
そこで、本実施の形態ではより一般的に、リング状ゲート電極が完全な円であるとみなし、基板を同一平面内で一定の角速度で回転させるものである。これにより、注入方向の偏りは、リング状ゲート電極の中心に対して完全に等方的になる。この方法で図１７（Ｃ）のイオン注入を行えば，ｐ+領域の偏りを完全になくし、なおかつ、上記の実施の形態のように複数回処理する必要がない。当然、ソース近傍ｐ+領域以外の領域の形成に関しても、回転させながら注入してもよい。また、注入するイオンは工程によってはｎ型のものであってもよい。本実施の形態では、ゲート電極が本出願人が先に提案した固体撮像素子と同様に平面形状が円形のリング状である固体撮像素子を製造することができる。
【００６４】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば図４乃至図８に示す断面図の特許文献４記載の固体撮像素子にも本発明を適用できる。図４乃至図８中、図１（Ｂ）と同一構成部分には同一符号を付し、その説明を省略する。図４はソース近傍ｐ型領域１１０がゲート酸化膜８４に接していない点が図１と異なる。この例の固体撮像素子は電荷がｐ+型領域８８に集中するので、感度を上げることができる。図５はソース近傍ｐ型領域８７がゲート酸化膜８４に直接接している部分があるが、内部にｐ+型領域８８が存在しないことが特徴である。
【００６５】
また、図６の固体撮像素子は、転送ゲート電極９２の下のｎウェル８３の表面の、ソース領域８６、ドレイン領域８９よりも浅い位置にｐ型不純物を導入して、ｐ-型しきい値調整層１１１を形成した点に特徴がある。この例によれば、転送ゲートＭＯＳＦＥＴをオンとするしきい値電圧を可変にすることができ、転送ゲートＭＯＳＦＥＴをオンとする電圧設定の自由度を広げることができる。
【００６６】
また、図７は転送ゲート電極９２の下だけでなく、矩形リング状ゲート電極８５の下にもｎウェル８３の表面の、ソース領域８６、ドレイン領域８９よりも浅い位置にｐ型不純物を導入して、ｐ-型しきい値調整層１１２を形成した点に特徴がある。このｐ-型しきい値調整層１１２は、埋め込みチャネルを形成し、ソース近傍ｐ型領域８７に達するまでのドリフト雑音を減らすものである。更に、図８は矩形リング状ゲート電極８５の全ての領域でソース領域８６、ドレイン領域８９よりも浅い位置にｐ型不純物を導入して、ｐ-型しきい値調整層１１３を形成してバランスをよくしたものである。
【００６７】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、１８０度半導体基板を回転させて計２回イオン注入を行って固体撮像素子を製造するようにしてもよく、また、以上の実施の形態では図１６（Ａ）、（Ｃ）、図１７（Ａ）、（Ｃ）に示したようなイオン注入工程のうち、図１７（Ｃ）に示したイオン注入工程において本発明を適用したが、上記の４回のイオン注入工程のどれか一つ又は二つ以上のイオン注入工程に本発明を適用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明になる固体撮像素子の１画素分の一実施の形態の素子構造の平面図とＸ−Ｘ’線に沿う断面図である。
【図２】本発明になる固体撮像素子の製造方法の一実施の形態の原理説明用素子断面図である。
【図３】本発明になる固体撮像素子の製造方法の一実施の形態により製造された固体撮像素子の要部の素子断面図である。
【図４】本発明製造方法が適用される固体撮像素子の第１の例の断面図である。
【図５】本発明製造方法が適用される固体撮像素子の第２の例の断面図である。
【図６】本発明製造方法が適用される固体撮像素子の第３の例の断面図である。
【図７】本発明製造方法が適用される固体撮像素子の第４の例の断面図である。
【図８】本発明製造方法が適用される固体撮像素子の第５の例の断面図である。
【図９】従来の固体撮像素子の一例の構造断面図である。
【図１０】従来の固体撮像素子の他の例の構造断面図である。
【図１１】従来の固体撮像素子の更に他の例の構造断面図である。
【図１２】本出願人が先に提案した従来の固体撮像素子の１画素分の一例の素子構造の平面図とＸ−Ｘ’線に沿う断面図である。
【図１３】本出願人が先に提案した従来の固体撮像素子の他の例の動作説明用ポテンシャル概念図（その１）である。
【図１４】本出願人が先に提案した従来の固体撮像素子の他の例の動作説明用ポテンシャル概念図（その２）である。
【図１５】本出願人が先に提案した従来の固体撮像素子の更に他の例の素子構造断面図である。
【図１６】図１５の固体撮像素子の製造方法の各工程の素子断面図（その１）である。
【図１７】図１５の固体撮像素子の製造方法の各工程の素子断面図（その２）である。
【図１８】本出願人が先に提案した従来の固体撮像素子の問題点を説明するための各工程での概略素子構造断面図である。
【符号の説明】
【００６９】
８１  ｐ+型基板
８２  ｐ-型エピタキシャル層
８３  ｎウェル
８４、１０３  ゲート酸化膜
８５  矩形リング状ゲート電極
８６  ｎ+型ソース領域
８７、１１０  ソース近傍ｐ型領域
８８  ｐ+型領域
８９  ｎ+型ドレイン領域
９０  埋め込みｐ-型領域
９１  フォトダイオード
９２  転送ゲート電極
１０１  基板
１０２、１０７  注入領域
１０４  ゲート電極又はマスク
１０５、１０６  注入イオン
【図１】
2008244392.tif 000003
【図２】
2008244392.tif 000004
【図３】
2008244392.tif 000005
【図４】
2008244392.tif 000006
【図５】
2008244392.tif 000007
【図６】
2008244392.tif 000008
【図７】
2008244392.tif 000009
【図８】
2008244392.tif 000010
【図９】
2008244392.tif 000011
【図１０】
2008244392.tif 000012
【図１１】
2008244392.tif 000013
【図１２】
2008244392.tif 000014
【図１３】
2008244392.tif 000015
【図１４】
2008244392.tif 000016
【図１５】
2008244392.tif 000017
【図１６】
2008244392.tif 000018
【図１７】
2008244392.tif 000019
【図１８】
2008244392.tif 000020