(57)【要約】【課題】従来からの研磨剤を用いることも出来、かつ、研磨圧力を低く出来、即ち、圧力に対する耐性が脆弱なＬｏｗ−ｋ膜を有する基板に対してＣＭＰが行われても、そのような脆弱な膜を損傷せしめることが無く、しかも研磨速度が速いＣＭＰ技術を提供することである。【解決手段】  基板に設けられた膜の表面を研磨パッドによってＣＭＰするＣＭＰ方法であって、表面の中心線平均粗さＲａが７〜１１μｍの研磨パッドを膜表面に当接させる工程と、前記研磨パッドによる前記膜に対する研磨圧力を３〜７ｋＰａに制御する工程とを具備する。【特許請求の範囲】
【請求項１】
基板に設けられた膜の表面を研磨パッドによってＣＭＰするＣＭＰ方法であって、
表面の中心線平均粗さＲａが７〜１１μｍの研磨パッドを膜表面に当接させる工程と、
前記中心線平均粗さＲａが７〜１１μｍの研磨パッドによる前記膜に対する研磨圧力を３〜７ｋＰａに制御する工程
とを具備することを特徴とするＣＭＰ方法。
【請求項２】
番手＃３０〜＃５０のコンディショナを用いて研磨パッドの研磨面をドレッシングする工程
を更に具備することを特徴とする請求項１のＣＭＰ方法。
【請求項３】
多孔質性材料の膜が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法である
ことを特徴とする請求項１又は請求項２のＣＭＰ方法。
【請求項４】
Ｃｕ膜が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法である
ことを特徴とする請求項１〜請求項３いずれかのＣＭＰ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＰ方法に関する。特に、半導体素子製造工程におけるＣＭＰ方法に関する。中でも、所謂、Ｌｏｗ−ｋ膜と言った機械的強度が比較的脆弱な多孔質性材料の膜（層間絶縁膜や配線間絶縁膜）が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法に関する。
【背景技術】
【０００２】
現在の超々大規模集積回路は実装密度が益々高くなる一方であり、その為の微細加工技術が、種々、研究・開発されている。そして、デザインルールは、既に、サブハーフミクロンのオーダになっている。このような厳しい微細化の要求を満足する為に開発されている技術の一つとして、ＣＭＰ（ケミカルメカニカルポリッシング：化学的機械的研磨）技術が有る。そして、このＣＭＰ技術は、半導体装置の製造工程において、露光を施す層を完全に平坦化し、露光技術の負担を軽減し、歩留まりを安定させることが出来る為、例えば層間絶縁膜、ＢＰＳＧ膜、Ｃｕ配線膜の平坦化、シャロートレンチ分離等を行う際には必須の技術である。
【０００３】
さて、半導体装置の製造工程においては、プラズマＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法や低圧ＣＶＤ法などで形成される酸化珪素と言った絶縁膜等の無機絶縁膜、或いは湿式メッキ法により形成されるＣｕ配線膜を平坦化する為の研磨方法として、研磨される膜が設けられた基板をＣＭＰ用研磨パッドに押し当て加圧し、研磨剤を被研磨膜とＣＭＰ用研磨パッドとの間に供給しながら、基板もしくはＣＭＰ用研磨パッドを動かして行っている。
【０００４】
この際、研磨剤としてシリカ系やアルミナ系の研磨剤が用いられ、又、ＣＭＰ用研磨パッドとして発泡ウレタン系の研磨布が用いられているのが一般的である。
【０００５】
ところで、このような研磨法は、無機絶縁膜や金属膜の研磨速度が十分な速度をもたず、研磨速度が低いことから実用性の面で問題が残されていた。
【０００６】
更に、発泡ウレタン系の研磨布を用いて研磨する場合、ドレッシングと呼ばれる前処理を定期的に行う必要がある。これは、研磨中に発生した研磨屑が発泡ウレタンの気孔に詰まったのを取り除いたり、研磨布の表面を一定以上の粗さにする為である。
【０００７】
しかしながら、従来のドレッシング処理では、ＣＭＰ用研磨パッドの表面状態を適切に制御しているとは言い難く、結果として、研磨特性の不安定を招いている。
【０００８】
又、層間膜やＣｕ配線膜を平坦化するＣＭＰ技術では、適切な平坦性を維持する必要が有り、研磨量の制御を研磨時間で行うプロセス管理が一般的に行われている。
【０００９】
しかしながら、パターン段差形状の変化だけではなく、ＣＭＰ用研磨パッドの状態等でも、研磨速度が顕著に変化してしまう為、プロセス管理が難しいという問題があった。
【００１０】
更に、安定した研磨速度を得る為には、如何にすれば良いかが判っていない。
【００１１】
又、今日、高速研磨の研磨剤としてシリカ系やアルミナ系の研磨剤が注目されているものの、このシリカ系やアルミナ系の研磨剤に好適なＣＭＰ方法の開発も待たれている。
【００１２】
又、近年、半導体素子の演算速度の高速化の観点から、配線材料としてＣｕが、又、絶縁膜材料として低い誘電率の材料、所謂、Ｌｏｗ−ｋ材と言った機械的強度が比較的脆弱な多孔質性材料が検討されている。このＬｏｗ−ｋ材は、多孔質性のものであることから、従来の密実な絶縁膜材料に比べて、ＣＭＰ圧力耐性に弱い脆弱な材料である。従って、ＣＭＰ時の研磨圧力を低くせざるを得なくなっている。
【００１３】
しかしながら、研磨圧力を低くすると、研磨速度が低下してしまい、効率の点で新たな問題が起きている。
【００１４】
このような問題を解決する為、研磨剤の開発が進められているものの、未だ、満足できるものは得られていない。すなわち、大きな研磨速度が得られても、研磨のバランスが崩れ、平坦性や、欠陥など他の性能が低下していたのが現状である。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従って、本発明が解決しようとする課題は上記問題点を解決することである。特に、従来からの研磨剤を用いることも出来、かつ、研磨圧力を低く出来、即ち、圧力に対する耐性が脆弱なＬｏｗ−ｋ膜を有する基板に対してＣＭＰが行われても、そのような脆弱な膜を損傷せしめることが無く、しかも研磨速度が速いＣＭＰ技術を提供することである。
【課題を解決するための手段】
【００１６】
前記の課題は、基板に設けられた膜の表面を研磨パッドによってＣＭＰするＣＭＰ方法であって、
表面の中心線平均粗さＲａが７〜１１μｍの研磨パッドを膜表面に当接させる工程と、
前記中心線平均粗さＲａが７〜１１μｍの研磨パッドによる前記膜に対する研磨圧力を３〜７ｋＰａに制御する工程
とを具備することを特徴とするＣＭＰ方法によって解決される。
【００１７】
又、基板に設けられた膜の表面を研磨パッドによってＣＭＰするＣＭＰ方法であって、
番手＃３０〜＃５０のコンディショナを用いて研磨パッドの研磨面をドレッシング処理して表面の中心線平均粗さＲａを７〜１１μｍにする工程と、
表面の中心線平均粗さＲａが７〜１１μｍの研磨パッドを膜表面に当接させる工程と、
前記中心線平均粗さＲａが７〜１１μｍの研磨パッドによる前記膜に対する研磨圧力を３〜７ｋＰａに制御する工程
とを具備することを特徴とするＣＭＰ方法によって解決される。
【００１８】
又、上記発明であって、多孔質性材料の膜が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法であることを特徴とするＣＭＰ方法によって解決される。
【００１９】
又、上記発明であって、Ｃｕ膜が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法であることを特徴とするＣＭＰ方法によって解決される。
【００２０】
又、上記発明であって、基板が半導体基板であることを特徴とするＣＭＰ方法によって解決される。
【発明の効果】
【００２１】
研磨時の当接圧力が３ｋＰａ〜７ｋＰａの低い圧力であることから、被研磨膜やその下に在る膜が多孔質膜の如きの比較的脆弱な膜であっても、該膜を損傷させること無く研磨できる。
【００２２】
そして、従来、研磨圧力を低くすると、一般的には、研磨速度が遅くなっていたのであるが、中心線平均粗さＲａが７〜１１μｍの研磨パッドを用いて研磨することから、研磨速度が高速になり、短時間でのＣＭＰが可能になる。そして、高いスループットが期待できる。
【００２３】
又、３ｋＰａ〜７ｋＰａの低圧研磨プロセスにおいて、常に安定した研磨速度を得ることで研磨パッド交換直後の研磨速度の初期流動を抑制でき、研磨装置の稼働率の向上が期待できる。
【発明を実施するための最良の形態】
【００２４】
本発明はＣＭＰ方法である。特に、半導体基板をＣＭＰするＣＭＰ方法である。中でも、所謂、Ｌｏｗ−ｋ膜と言った多孔質性材料の膜が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法である。又、Ｃｕ膜が設けられた基板の表面の膜をＣＭＰするＣＭＰ方法である。又、研磨パッドによってＣＭＰするＣＭＰ方法である。そして、表面の中心線平均粗さＲａが７〜１１μｍ（好ましくは、特に、８μｍ以上。１０μｍ以下。）の研磨パッドを膜表面に当接させる工程を具備する。かつ、前記研磨パッドによる前記膜に対する研磨圧力を３〜７ｋＰａ（好ましくは、特に、４ｋＰａ以上。６ｋＰａ以下。）に制御する工程を具備する。又、必要に応じて、番手＃３０〜＃５０（好ましくは、特に、番手＃３０以上。番手＃４０以下。）のコンディショナを用いて研磨パッドの研磨面をドレッシング処理する工程を具備する。
【００２５】
以下、本発明について更に具体的に説明する。勿論、本発明は具体的実施例によって限定されるものでないことは当業者ならば自明のことである。
【００２６】
［ＣＭＰ用研磨パッドの表面処理工程］
＃２０〜＃２００番手のパッドコンディショナを用いて、荷重７．０ｌｂｆで回転数６０ｒｐｍで３０分間のドレッシング処理をＣＭＰ用研磨パッドに施した。このドレッシング処理により、表面の中心線平均表面粗さが１〜１３μｍのＣＭＰ用研磨パッドが得られた。
【００２７】
尚、ドレッシング処理に用いたコンディショナ番手（＃）と得られた研磨パッドの表面粗さＲａとの関係を図１に示す。
この図１から、番手＃３０〜＃５０（好ましくは、特に、番手＃３０以上。番手＃４０以下。）のコンディショナを用いてドレッシング処理すると、表面の中心線平均粗さＲａが７〜１１μｍ（好ましくは、特に、８μｍ以上。１０μｍ以下。）の研磨パッドが得られることが判る。
【００２８】
［ＣＭＰ工程］
次に、上記ドレッシング処理工程（表面処理工程）で得られた研磨パッドを用いてＣＭＰを行う。
【００２９】
すなわち、多孔質性で比誘電率が２．９のＬｏｗ−ｋ膜およびＣｕ膜が基板上に順に積層された半導体基板を作製し、この半導体基板上のＣｕ膜に対して上記研磨パッドを用いてＣＭＰを行った。
つまり、上記ＣＭＰ用研磨パッドを貼り付けた定盤上にＣｕ膜面を下にしてキャリアを載せ、更に加工圧力を３ｋＰａ〜２０ｋＰａにした。そして、定盤上にシリカ系スラリを１５０ｃｃ／ｍｉｎの速度で滴下しながら、定盤および半導体基板の付いたキャリアを６０ｒｐｍで３分間回転させ、Ｃｕ膜を研磨した。研磨後の基板を純水で十分に洗浄した後、乾燥した。
【００３０】
この後、比抵抗膜厚測定装置を用いて、研磨前後の膜厚差を測定し、研磨速度を求めた。そして、研磨パッド表面の中心線平均表面粗さＲａと研磨速度との関係を調べたので、その結果を図２に示す。
【００３１】
この図２によれば、研磨圧力を３〜７ｋＰａに制御した場合、研磨パッドは、その表面の中心線平均表面粗さＲａを７〜１１μｍのものとしておくと、研磨速度が大きいことが判る。尚、研磨圧力を１０〜１４ｋＰａに制御した場合、研磨パッドは、その表面の中心線平均表面粗さＲａを２〜４μｍのものとしておくと、研磨速度が大きいことが判る。
【００３２】
そして、研磨圧力を３〜７ｋＰａの低い圧力とすると、被研磨膜やその下に在る膜が多孔質膜の如きの比較的脆弱な膜であっても、この膜が損傷すること無く研磨できた。しかも、従来では研磨速度が遅いと思われて来た表面粗さＲａが７〜１１μｍであるにも拘らず、高速研磨が可能となり、かつ、研磨圧力が小さいことから、研磨対象物を損傷させずに綺麗に研磨できることが判った。
【００３３】
次に、上記研磨パッドおよび研磨条件で２０枚の半導体基板についてＣｕ膜の研磨（ＣＭＰ）を行い、Ｃｕ研磨速度の安定性を調べたので、その結果を図３に示す。すなわち、横軸に研磨パッド表面の中心線平均粗さＲａを、縦軸にＣｕ研磨速度の標準偏差をプロットしたのが図３である。
【００３４】
これによれば、研磨パッド表面の中心線平均表面粗さＲａが７〜１１μｍの場合、研磨速度のバラツキ（１σ/平均研磨速度×１００）の相対値は良好であることが判る。すなわち、研磨パッド表面の中心線平均表面粗さＲａを７〜１１μｍとすることで、安定した研磨速度を得ることが出来、研磨パッド交換直後の研磨速度の初期流動を抑制でき、研磨装置の稼働率の向上が期待できる。
【図面の簡単な説明】
【００３５】
【図１】コンディショナ番手と研磨パッドの表面粗さとの関係を示す図
【図２】研磨パッドの表面粗さと研磨速度との関係を示す図
【図３】研磨パッドの表面粗さと研磨速度の標準偏差との関係を示す図                          特許出願人  次世代半導体材料技術研究組合                          代  理  人      宇    高      克    己
【図１】
2008244337.tif 000002
【図２】
2008244337.tif 000003
【図３】
2008244337.tif 000004