(57)【要約】【課題】初期設定を行うプログラムの部分の大きさにかかわらず、信号処理を実行することができるＤＳＰの起動方式及びＤＳＰの起動方法を提供する。【解決手段】ＤＳＰがＤＳＰの内部メモリに、複数のプログラムを順次ロードして起動するとともに、ＤＳＰカードの外部記憶装置が先行して実行されたプログラムが行った設定を後続して実行されるプログラムが利用できる形にて保持している。ＣＰＵが実行するプログラムの順番とタイミングを制御する。ＤＳＰが一つのＤＳＰカード上に複数ある場合には、そのうち一つのＤＳＰが他のＤＳＰのプログラムロードタイミングと起動タイミングを制御する。【選択図】図１
2008108064.tif 000002
【特許請求の範囲】
【請求項１】
内部メモリを有するディジタルシグナルプロセッサと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
複数のプログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサシステムであって、
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記プログラムを前記ＤＳＰ外部記憶装置に転送する動作と、
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記プログラムを起動させる起動指令を発行する動作と、
前記ディジタルシグナルプロセッサが前記プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記プログラムを前記内部メモリの先頭番地に読み込み、前記プログラムを実行する動作と、
を複数回行うことを特徴とするディジタルシグナルプロセッサシステム。
【請求項２】
内部メモリを有するディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサシステムであって、
前記ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行い；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送し；
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し；
前記ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記動作プログラムを前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行する；
ことを特徴とするディジタルシグナルプロセッサシステム。
【請求項３】
内部メモリを有するディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
第２回目以降の起動を行う少なくとも一つの２次起動用プログラム及び信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方式であって、
前記ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行い；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記２次起動用プログラムを前記ＤＳＰ外部記憶装置に転送し、
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記２次起動用プログラムを起動させる起動指令を発行し、
前記ディジタルシグナルプロセッサが前記２次起動用プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記２次起動用プログラムを前記内部メモリの先頭番地に読み込み、前記２次起動用プログラムを実行する動作を少なくとも１回行い；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送し；
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し；
前記ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記動作プログラムを前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行する；
ことを特徴とするディジタルシグナルプロセッサシステム。
【請求項４】
内部メモリを有し、他のディジタルシグナルプロセッサの起動タイミングを制御する一つのマスター・ディジタルシグナルプロセッサと、
内部メモリを有し、前記マスター・ディジタルシグナルプロセッサにより起動タイミングを制御される少なくとも一つのスレーブ・ディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサシステムであって、
前記各ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記各内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行い；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送し；
前記ＣＰＵが前記マスター・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し；
前記マスター・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記マスター・ディジタルシグナルプロセッサの前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行し；
前記スレーブ・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記各スレーブ・ディジタルシグナルプロセッサの前記各内部メモリの先頭番地に読み込み、前記動作プログラムを実行する；
ことを特徴とするディジタルシグナルプロセッサシステム。
【請求項５】
内部メモリを有し、他のディジタルシグナルプロセッサの起動タイミングを制御する一つのマスター・ディジタルシグナルプロセッサと、
内部メモリを有し、前記マスター・ディジタルシグナルプロセッサにより起動タイミングを制御される少なくとも一つのスレーブ・ディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
第２回目以降の起動を行う少なくとも一つの２次起動用プログラム及び信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方式であって、
前記ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行い；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記２次起動用プログラムを前記ＤＳＰ外部記憶装置に転送し；
前記ＣＰＵが前記マスター・ディジタルシグナルプロセッサに前記２次起動用プログラムを起動させる起動指令を発行し；
前記マスター・ディジタルシグナルプロセッサが前記２次起動用プログラム起動指令を受けたときに、前記マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに前記２次起動用プログラムを起動させる起動指令を発行し、前記ＤＳＰ外部記憶装置から前記２次起動用プログラムを前記マスター・ディジタルシグナルプロセッサの前記内部メモリの先頭番地に読み込み、前記２次起動用プログラムを実行し、
前記スレーブ・ディジタルシグナルプロセッサが前記２次起動用プログラム起動指令を受けたときに、前記ＤＳＰ外部記憶装置から前記２次起動用プログラムを前記各スレーブ・ディジタルシグナルプロセッサの前記各内部メモリの先頭番地に読み込み、前記２次起動用プログラムを実行する動作を少なくとも１回行い；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送し；
前記ＣＰＵが前記マスター・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し；
前記マスター・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記マスター・ディジタルシグナルプロセッサの前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行し；
前記スレーブ・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記各スレーブ・ディジタルシグナルプロセッサの前記各内部メモリの先頭番地に読み込み、前記動作プログラムを実行する；
ことを特徴とするディジタルシグナルプロセッサシステム。
【請求項６】
前記ＤＳＰ外部記憶装置が、各ディジタルシグナルプロセッサが各ディジタルシグナルプロセッサの起動の際に行った設定を各ディジタルシグナルプロセッサにおいて行われる後続の起動においても保持することを特徴とする請求項１乃至５のいずれか１項に記載のディジタルシグナルプロセッサシステム。
【請求項７】
前記ＣＰＵが、前記ＣＰＵ外部記憶装置から前記ＤＳＰ外部記憶装置に転送するプログラムの順序を制御することを特徴とする請求項１乃至６のいずれか１項に記載のディジタルシグナルプロセッサシステム。
【請求項８】
前記ディジタルシグナルプロセッサがダイレクトメモリアクセスコントローラを内蔵しており、前記ダイレクトメモリアクセスコントローラが前記内部メモリに各プログラムの転送を行うことを特徴とする請求項１乃至７のいずれか１項に記載のディジタルシグナルプロセッサシステム。
【請求項９】
内部メモリを有するディジタルシグナルプロセッサと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
複数のプログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方法であって、
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記プログラムを前記ＤＳＰ外部記憶装置に転送するステップと；
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記プログラムを起動させる起動指令を発行するステップと；
前記ディジタルシグナルプロセッサが前記プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記プログラムを前記内部メモリの先頭番地に読み込み、前記プログラムを実行するステップと；
を有する起動工程を複数備えることを特徴とするディジタルシグナルプロセッサの起動方法。
【請求項１０】
内部メモリを有するディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納したフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方法であって、
前記ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行う初期起動ステップと；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送する動作プログラム転送ステップと；
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行する動作プログラム起動指令発行ステップと；
前記ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記動作プログラムを前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行する実行ステップと；
を備えることを特徴とするディジタルシグナルプロセッサの起動方法。
【請求項１１】
内部メモリを有するディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
第２回目以降の起動を行う少なくとも一つの２次起動用プログラム及び信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方法であって、
前記ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行う初期起動ステップと；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記２次起動用プログラムを前記ＤＳＰ外部記憶装置に転送する２次起動用プログラム転送ステップと、
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記２次起動用プログラムを起動させる起動指令を発行する２次起動用プログラム起動指令発行ステップと、
前記ディジタルシグナルプロセッサが前記２次起動用プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記２次起動用プログラムを前記内部メモリの先頭番地に読み込み、前記２次起動用プログラムを実行する２次起動用プログラム実行ステップと、を有する少なくとも一つの２次起動ルーチンと；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送する動作プログラム転送ステップと；
前記ＣＰＵが前記ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行する動作プログラム起動指令発行ステップと；
前記ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに前記ＤＳＰ外部記憶装置から前記動作プログラムを前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行する実行ステップと；
を備えることを特徴とするディジタルシグナルプロセッサの起動方法。
【請求項１２】
内部メモリを有し、他のディジタルシグナルプロセッサの起動タイミングを制御する一つのマスター・ディジタルシグナルプロセッサと、
内部メモリを有し、前記マスター・ディジタルシグナルプロセッサにより起動タイミングを制御される少なくとも一つのスレーブ・ディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方法であって、
前記各ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記各内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行う初期起動ステップと；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送する動作プログラム転送ステップと；
前記ＣＰＵが前記マスター・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行するＣＰＵ動作プログラム起動指令発行ステップと；
前記マスター・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記マスター・ディジタルシグナルプロセッサの前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行するＤＳＰ動作プログラム起動指令発行ステップと；
前記スレーブ・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記各スレーブ・ディジタルシグナルプロセッサの前記各内部メモリの先頭番地に読み込み、前記動作プログラムを実行するスレーブ・ＤＳＰ実行ステップと；
を備えることを特徴とするディジタルシグナルプロセッサの起動方法。
【請求項１３】
内部メモリを有し、他のディジタルシグナルプロセッサの起動タイミングを制御する一つのマスター・ディジタルシグナルプロセッサと、
内部メモリを有し、前記マスター・ディジタルシグナルプロセッサにより起動タイミングを制御される少なくとも一つのスレーブ・ディジタルシグナルプロセッサと、
第１回目の起動を行う初期起動用プログラムを格納するフラッシュＲＯＭと、
揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、
を有する少なくとも一つのＤＳＰカードと；
ＣＰＵと、
第２回目以降の起動を行う少なくとも一つの２次起動用プログラム及び信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；
を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方法であって、
前記ディジタルシグナルプロセッサが、電源投入時に前記フラッシュＲＯＭから前記初期起動用プログラムを前記内部メモリの先頭番地に読み込み、前記初期起動用プログラムにより第１回目の起動を行う初期起動ステップと；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記２次起動用プログラムを前記ＤＳＰ外部記憶装置に転送する２次起動用プログラム転送ステップと、
前記ＣＰＵが前記マスター・ディジタルシグナルプロセッサに前記２次起動用プログラムを起動させる起動指令を発行するＣＰＵ２次起動用プログラム起動指令発行ステップと；
前記マスター・ディジタルシグナルプロセッサが前記２次起動用プログラム起動指令を受けたときに、前記マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに前記２次起動用プログラムを起動させる起動指令を発行し、前記ＤＳＰ外部記憶装置から前記２次起動用プログラムを前記マスター・ディジタルシグナルプロセッサの前記内部メモリの先頭番地に読み込み、前記２次起動用プログラムを実行するＤＳＰ２次起動用プログラム起動指令発行ステップと、
前記スレーブ・ディジタルシグナルプロセッサが前記２次起動用プログラム起動指令を受けたときに、前記ＤＳＰ外部記憶装置から前記２次起動用プログラムを前記各スレーブ・ディジタルシグナルプロセッサの前記各内部メモリの先頭番地に読み込み、前記２次起動用プログラムを実行するスレーブ・ＤＳＰ２次起動ステップと、
を有する少なくとも一つの複数ＤＳＰ２次起動ルーチンと；
前記ＣＰＵが前記ＣＰＵ外部記憶装置から前記動作プログラムを前記ＤＳＰ外部記憶装置に転送する動作プログラム転送ステップと；
前記ＣＰＵが前記マスター・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行するＣＰＵ動作プログラム起動指令発行ステップと；
前記マスター・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに前記動作プログラムを起動させる起動指令を発行し、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記マスター・ディジタルシグナルプロセッサの前記内部メモリの先頭番地に読み込み、前記動作プログラムを実行するＤＳＰ動作プログラム起動指令発行ステップと；
前記スレーブ・ディジタルシグナルプロセッサが前記動作プログラム起動指令を受けたときに、前記ＤＳＰ外部記憶装置から前記動作プログラムを前記各スレーブ・ディジタルシグナルプロセッサの前記各内部メモリの先頭番地に読み込み、前記動作プログラムを実行するスレーブ・ＤＳＰ実行ステップと；
を備えることを特徴とするディジタルシグナルプロセッサの起動方法。
【請求項１４】
前記ＤＳＰ外部記憶装置が、各ディジタルシグナルプロセッサが各ディジタルシグナルプロセッサの起動の際に行った設定を各ディジタルシグナルプロセッサにおいて行われる後続の起動においても保持することを特徴とする請求項９乃至１３のいずれか１項に記載のディジタルシグナルプロセッサの起動方法。
【請求項１５】
前記ＣＰＵが、前記ＣＰＵ外部記憶装置から前記ＤＳＰ外部記憶装置に転送するプログラムの順序を制御することを特徴とする請求項９乃至１４のいずれか１項に記載のディジタルシグナルプロセッサの起動方法。
【請求項１６】
前記ディジタルシグナルプロセッサがダイレクトメモリアクセスコントローラを内蔵しており、前記ダイレクトメモリアクセスコントローラが前記内部メモリに各プログラムの転送を行うことを特徴とする請求項９乃至１５のいずれか１項に記載のディジタルシグナルプロセッサの起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルシグナルプロセッサ（以下、ＤＳＰと呼ぶ。）装置のＤＳＰシステム及び起動方法に関する。
【背景技術】
【０００２】
ＤＳＰは信号処理に特化したプロセッサの一種である。このＤＳＰを利用するＤＳＰ装置はＤＳＰと、記憶装置、各種周辺機器などを組み合わせて構成される。ＤＳＰはソフトウエアによって動作するため、旧来はハードウエアを用いて構成していた信号処理装置の機能をソフトウエアによって実現することができる。
【０００３】
しかし、ＤＳＰは使用可能なメモリ資源が乏しいためＣＰＵ（中央演算装置）のようにＯＳのような基本ソフトウエアを利用したり、例えばＰＣＩデバイス設定処理のような複雑な処理を実行したりすることができない。
【０００４】
このため、ディジタルフィルタ処理やＦＦＴ（高速フーリエ変換）処理などの固定した信号処理をＤＳＰが行い、周辺デバイスの制御やＰＣＩ／ＶＭＥバスを用いたデータ転送などの処理をＣＰＵが行うように処理を分担させて各種機器が構成されていた。
【０００５】
図６は従来のＤＳＰの利用方法を示した図である。ＤＳＰカード５２は、少なくとも１つのＤＳＰと、ＤＳＰ用外部メモリと、プログラムが格納されるＤＳＰ用フラッシュＲＯＭと、バスブリッジなどから構成される。各ＤＳＰは起動時に実行するプログラムをＤＳＰ用フラッシュＲＯＭから読み込み、処理を開始する。
【０００６】
このＤＳＰカード５２はＰＣＩバスなどを介してホストコンピュータに接続される。ホストコンピュータはＣＰＵ５１と、外部メモリと、プログラムが格納されるＣＰＵ用フラッシュＲＯＭと、各種周辺デバイスと、ＰＣＩバスやＶＭＥバスなどから構成される。ＣＰＵは起動時に実行するプログラムをＣＰＵ用フラッシュＲＯＭから読み込み、処理を開始する。このように、従来のＤＳＰの利用方法においては、ＤＳＰは演算に特化したＣＰＵ５１の補助プロセッサとしての機能しか果たしていなかった。
【０００７】
しかし、現在では半導体技術が進歩し、ＤＳＰが使用できるメモリ容量が増えたため、従来ＣＰＵが行っていたより複雑な処理をＤＳＰが実行できるようになった。このため、従来ＣＰＵとともに行っていた各周辺デバイスの制御やＰＣＩ／ＶＭＥバスの制御なども、目的によってはＤＳＰから行いたいという要望が出てきた。
【０００８】
しかし、ＤＳＰがもつプログラムメモリ領域はＣＰＵに比べて小さいため、一度に実行できるプログラムの大きさには依然として限りがある。そこで、ＤＳＰへのプログラム実装方法を検討する必要性が出てくる。
【０００９】
ここで先ず検討されることは、ＤＳＰがサポートしている起動方法を利用できるか、という点である。ＤＳＰは複数の起動方法をサポートしている。具体的にはＤＳＰの起動に用いるプログラムの読み出し元を選択できる。従って、複数のプログラムをＤＳＰに実装することが可能である。
【００１０】
しかし、この選択は図７に示すようにＤＳＰの外部に設けられたブートモード設定ＤＩＰスイッチにより、機械的に行わなければならない。具体的には、ＤＩＰスイッチの設定を変更するためには機器に組み込まれたＤＳＰカードを再度取り外し、手作業によりＤＩＰスイッチを切り替える必要がある。
【００１１】
このため、例えば信号処理用のプログラムをＤＳＰ用フラッシュＲＯＭに格納しておき、このＤＳＰ用フラッシュＲＯＭの更新プログラムをホストなどから起動するという方法は用いることができない。
【００１２】
次に検討された方法は、ホストコンピュータの立ち上げ時に拡張カードのフラッシュＲＯＭに格納されているプログラムを更新するプログラムをフロッピーディスクなどの外部記憶装置から読み出し、これにより拡張カードのフラッシュＲＯＭの内容を更新するものである（特許文献１参照）。
【００１３】
しかし、この方法においては新たに更新されたプログラムを実行するためにはＤＳＰを再起動する必要があるため、更新前のプログラムによって行われた設定を更新後のプログラムが利用できないという問題点がある。
【００１４】
次に検討された方法は、サブプロセッサが第１のプログラムによりメインプロセッサを起動し、メインプロセッサが起動した後にこのメインプロセッサがサブプロセッサの第２のプログラム記憶領域に第２のプログラムをロードし、次いでサブプロセッサを再起動してこの第２のプログラムをサブプロセッサに実行させるものである（特許文献２参照）。
【００１５】
しかし、この方法においてもＤＳＰが再起動されるためにサブプロセッサが第１回目に起動したときに行う設定を第２のプログラム実行時に利用できないという問題点がある。
【００１６】
そこで、ＤＳＰが実行する従来のプログラム構成について検討する。従来のプログラム構成は図８に示すように、ＤＳＰのリセットを解除すると、ステップＳ７０１においてＤＳＰ用フラッシュＲＯＭからプログラムがロードされ、次いでステップＳ７０２からステップＳ７０５に示すようにそのプログラムが実行される。
【００１７】
ここで着目すべき点は、初期設定を行うステップＳ７０２と、信号処理動作を行うステップＳ７０３からステップＳ７０５が一連のプログラムとしてフラッシュＲＯＭに格納されていることである。
【００１８】
これらの一連のプログラムはＤＳＰ用フラッシュＲＯＭから全てがＤＳＰの内部メモリにロードされる。一方、ＤＳＰの内部メモリの大きさは限られている。このため、プログラム全体の大きさはＤＳＰの内部メモリに格納できる大きさに制限される。従って、起動時に１回しか使われない初期設定を行うプログラムの部分の大きさにより信号処理を行うプログラムの部分が制限されてしまうという問題が起きていた。
【００１９】
この問題に関し、出願人は先に解決方法の一つを出願した。（特願２００５−２９２５０１号。以下、先願と言う。）この出願において、ＤＳＰを複数有するＤＳＰ装置のＤＳＰのブート方法であって、第１のプログラムがＤＳＰの内部メモリにロードされてＤＳＰが起動した後、第２のプログラムがＤＳＰの内部メモリに第１のプログラムを上書きしてロードされることを特徴としたブート方法が開示されている。
【特許文献１】特開平１０−９１４５２号公報
【特許文献２】特開２００６−９９７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかし、先願の技術は起動プログラムを１つしか実行できないと言う問題点があった。
【００２１】
本発明は上記のような問題点に鑑みてなされたものであり、初期設定を行うプログラムの部分の大きさ及び数にかかわらず、信号処理を実行することができるＤＳＰの起動方式及びＤＳＰの起動方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
この目的を達成するために、請求項１に記載の発明は内部メモリを有するディジタルシグナルプロセッサと、揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、を有する少なくとも一つのＤＳＰカードと；ＣＰＵと、複数のプログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；を備えるＤＳＰ装置のディジタルシグナルプロセッサシステムであって、ＣＰＵがＣＰＵ外部記憶装置からプログラムをＤＳＰ外部記憶装置に転送する動作と、ＣＰＵがディジタルシグナルプロセッサにプログラムを起動させる起動指令を発行する動作と、ディジタルシグナルプロセッサがプログラム起動指令を受けたときにＤＳＰ外部記憶装置からプログラムを内部メモリの先頭番地に読み込み、プログラムを実行する動作と、を複数回行うことを特徴とするディジタルシグナルプロセッサシステムを提供する。
【００２３】
また、請求項５に記載の発明は内部メモリを有し、他のディジタルシグナルプロセッサの起動タイミングを制御する一つのマスター・ディジタルシグナルプロセッサと、内部メモリを有し、マスター・ディジタルシグナルプロセッサにより起動タイミングを制御される少なくとも一つのスレーブ・ディジタルシグナルプロセッサと、第１回目の起動を行う初期起動用プログラムを格納したフラッシュＲＯＭと、揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置と、を有する少なくとも一つのＤＳＰカードと；ＣＰＵと、第２回目以降の起動を行う少なくとも一つの２次起動用プログラム及び信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置と、を有するＣＰＵカードと；を備えるＤＳＰ装置のディジタルシグナルプロセッサの起動方式であって、ディジタルシグナルプロセッサが、電源投入時にフラッシュＲＯＭから初期起動用プログラムを内部メモリの先頭番地に読み込み、初期起動用プログラムにより第１回目の起動を行う初期起動ステップと；ＣＰＵがＣＰＵ外部記憶装置から２次起動用プログラムをＤＳＰ外部記憶装置に転送する２次起動用プログラム転送ステップと、ＣＰＵがマスター・ディジタルシグナルプロセッサに２次起動用プログラムを起動させる起動指令を発行するＣＰＵ２次起動用プログラム起動指令発行ステップと；マスター・ディジタルシグナルプロセッサが２次起動用プログラム起動指令を受けたときに、マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに２次起動用プログラムを起動させる起動指令を発行し、ＤＳＰ外部記憶装置から２次起動用プログラムをマスター・ディジタルシグナルプロセッサの内部メモリの先頭番地に読み込み、２次起動用プログラムを実行するＤＳＰ２次起動用プログラム起動指令発行ステップと、スレーブ・ディジタルシグナルプロセッサが２次起動用プログラム起動指令を受けたときに、ＤＳＰ外部記憶装置から２次起動用プログラムを各スレーブ・ディジタルシグナルプロセッサの各内部メモリの先頭番地に読み込み、２次起動用プログラムを実行するスレーブ・ＤＳＰ２次起動ステップと、を有する少なくとも一つの複数ＤＳＰ２次起動ルーチンと；ＣＰＵがＣＰＵ外部記憶装置から動作プログラムをＤＳＰ外部記憶装置に転送する動作プログラム転送ステップと；ＣＰＵがマスター・ディジタルシグナルプロセッサに動作プログラムを起動させる起動指令を発行するＣＰＵ動作プログラム起動指令発行ステップと；マスター・ディジタルシグナルプロセッサが動作プログラム起動指令を受けたときに、マスター・ディジタルシグナルプロセッサが各スレーブ・ディジタルシグナルプロセッサに動作プログラムを起動させる起動指令を発行し、ＤＳＰ外部記憶装置から動作プログラムをマスター・ディジタルシグナルプロセッサの内部メモリの先頭番地に読み込み、動作プログラムを実行するＤＳＰ動作プログラム起動指令発行ステップと；スレーブ・ディジタルシグナルプロセッサが動作プログラム起動指令を受けたときに、ＤＳＰ外部記憶装置から動作プログラムを各スレーブ・ディジタルシグナルプロセッサの各内部メモリの先頭番地に読み込み、動作プログラムを実行するスレーブ・ＤＳＰ実行ステップと；を備えることを特徴とするディジタルシグナルプロセッサシステムを提供する。
【発明の効果】
【００２４】
本発明によれば、ＤＳＰが複数のプログラムを内部メモリに上書きして読み込みと実行を繰り返し、ＤＳＰカードの外部メモリがこれらのプログラムが行った設定を後続するプログラムが利用可能なように保持するため、初期設定を行うプログラムの大きさ及び数にかかわらず信号処理を実行することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の一実施形態について図面を用いて説明する。図１は本実施形態の考え方を簡略化して表したフローチャートである。上述したように、ＤＳＰの内部メモリの大きさは限られている。本実施形態においては複数のプログラムを順次ＤＳＰの内部メモリにロードしてゆく。
【００２６】
ステップＳ１０１においてフラッシュＲＯＭよりＤＳＰの起動プログラムをロードし、ステップＳ１０２において第１回目の初期設定を行う。
【００２７】
第２回目以降の初期設定が必要な場合は、ステップＳ１０３からステップＳ１０６のルーチンを設ける。このルーチンにおいては、第２回目以降の初期設定プログラムを外部記憶装置からロードし、初期設定を行うことを繰り返す。ここで、第２回目以降のプログラムをＤＳＰの内部メモリの先頭から先行してロードしたプログラムを上書きしてロードし、先行して行われた初期設定はＤＳＰの外部記憶装置に格納され、後続して行われる初期設定及び信号処理などの動作プログラムなどが利用できるようにする。具体的には、設定は例えばＤＳＰの外部記憶装置の共有領域に格納される。
【００２８】
最後に、ステップＳ１０７において動作プログラムをＤＳＰの内部メモリの先頭から先行してロードしたプログラムを上書きしてロードし、ステップＳ１０８からステップＳ１１０の処理の実行を開始する。
【００２９】
このように、本実施形態においては複数のプログラムを順次ＤＳＰの内部メモリにロードして起動することを繰り返すことを特徴とする。結果として、第１回目の初期設定プログラム１５０と、第２回目以降の初期設定プログラム１６０と、動作プログラム１７０とをあわせるとＤＳＰの内部メモリの大きさを超える。
【００３０】
図２は本実施形態のハードウエア構成を表した概要図である。信号処理を行うＤＳＰ装置は少なくとも１枚のＤＳＰカード３０，３１と、ＣＰＵカード３２と、ＩＯカード３３と、これらを接続するデータバス２１とを有する。
【００３１】
ＤＳＰカード３０は少なくとも一つのＤＳＰ１０，１１と、揮発性メモリを有する外部記憶装置であるＤＳＰ外部記憶装置１３と、ＤＳＰの第１回目の起動を行う初期起動用プログラムを格納したフラッシュＲＯＭ１４と、バスのプロトコルを変換するバスプロトコル変換機能１２と、ＶＭＥやＰＣＩなどのバスブリッジ１６と、高速周辺デバイス１７と、低速周辺デバイス１５とを備える。各ＤＳＰ１０，１１は内部メモリとこの内部メモリにプログラムを転送するダイレクトメモリアクセスコントローラ（以下、ＤＭＡＣと呼ぶ。）を内蔵している。ＤＳＰカード３０を構成する上記の要素は適宜削除又は追加することができる。
【００３２】
ＤＳＰを複数備える場合には、一つのＤＳＰが他のＤＳＰの起動タイミングを制御する。これは、複数のＤＳＰが同時にメモリにアクセスすることを避けるためである。このように構成することで、メモリへの排他制御を行うハードウエアを設ける必要がなくなる。ここで、他のＤＳＰの起動タイミングを制御するＤＳＰをマスター・ＤＳＰ、マスター・ＤＳＰにより起動タイミングを制御されるＤＳＰをスレーブ・ＤＳＰと呼ぶ。
【００３３】
ＣＰＵカード３２はＣＰＵ２３と、ＤＳＰの第２回目以降の起動を行う少なくとも一つの２次起動用プログラム及び信号処理を行う動作プログラムを格納する外部記憶装置であるＣＰＵ外部記憶装置２２とを有する。
【００３４】
ＤＳＰ外部記憶装置１３とＣＰＵ外部記憶装置２２にはページメモリのような大容量メモリを用いることが好適である。ＩＯカード３３はこのＤＳＰ装置と外部の装置との通信を行う通信手段を有する。
【００３５】
次に図３乃至５に示すフローチャートに基づいて本実施形態における動作について説明する。電源投入時の第１回目の各ＤＳＰの初期設定は、矢印１０１に示すように、各ＤＳＰがフラッシュＲＯＭ１４に格納された初期起動用プログラムを各ＤＳＰの内部メモリの先頭番地に読み込み、これを実行することにより行う。この処理を初期起動ステップと呼ぶ。２回目以降の起動処理及び動作プログラムのロードと実行の制御はＣＰＵ２３が行う。
【００３６】
図３はＣＰＵ２３が行う処理のフローチャートである。電源を投入すると、ＣＰＵ２３はステップＳ２０１において起動開始の指示を待つ。開始指示がない場合には待ち動作を継続する。開始指示があった場合にはステップＳ２０２に進む。
【００３７】
次にＣＰＵ２３はステップＳ２０２からステップＳ２１３をＣＰＵ外部記憶装置２２に記憶されているＤＳＰが実行するプログラムの数ｊまで繰り返す。なお、これらのプログラムはＣＰＵ外部記憶装置以外の利用可能な記憶装置に格納されていてもよい。
【００３８】
ステップＳ２０３において、ＣＰＵ２３はＣＰＵ外部記憶装置２２からｊ番目のプログラムを読み込む。
【００３９】
次にＣＰＵ２３はステップＳ２０４からステップＳ２０６までをＤＳＰカードの数ｉまで繰り返す。ステップＳ２０５においてＣＰＵ２３は、図２の矢印１０２に示すように、読み出したｊ番目のプログラムを各ＤＳＰカードのＤＳＰ外部記憶装置１３に転送する。  このように、ＣＰＵ２３はＣＰＵ外部記憶装置２２からＤＳＰ外部記憶装置１３に転送するプログラムの順序を制御する。ステップＳ２０６においてマスター・ＤＳＰはｉに１を加算しステップＳ２０４に戻る。
【００４０】
転送されるプログラムが第２回目以降のＤＳＰの起動を行うプログラムの場合はそのプログラムを２次起動用プログラムと呼び、このＤＳＰ外部記憶装置１３に転送するステップを２次起動用プログラム転送ステップと呼ぶ。転送されるプログラムが信号処理などのＤＳＰを動作させるプログラムである場合にはそのプログラムを動作プログラムと呼び、このＤＳＰ外部記憶装置１３に転送するステップを動作プログラム転送ステップと呼ぶ。
【００４１】
ｊ番目のプログラムがＤＳＰ外部記憶装置に転送されたとき、各ＤＳＰはＤＳＰ外部記憶装置にアクセスしない。このため、ＤＳＰ外部記憶装置の排他制御は不要である。また、バスプロトコル変換機能１２を設けているため、ＣＰＵ２３はＤＳＰカード内のバス１８，１９，２０の種類に転送するデータ形式をあわせる必要がない。
【００４２】
次に、ＣＰＵ２３はステップＳ２０７からステップＳ２０９までをＤＳＰカードの枚数ｉまで繰り返す。ステップＳ２０８においてＣＰＵ２３は、図１の矢印１０３に示すように、ｉ番目のＤＳＰカードのマスター・ＤＳＰに起動指令を発行する。ステップＳ２０９においてマスター・ＤＳＰはｉに１を加算しステップＳ２０７に戻る。
【００４３】
起動するプログラムが２次起動用プログラムである場合にはこのステップをＣＰＵ２次起動用プログラム起動指令発行ステップと呼び、起動するプログラムが動作プログラムである場合にはこのステップをＣＰＵ動作プログラム起動指令発行ステップと呼ぶ。
【００４４】
後述するように、マスター・ＤＳＰはこの起動指令を受け取ると所与の動作を行い、各ＤＳＰを起動させる処理が行われる。このＤＳＰの起動処理が完了すると、各ＤＳＰはＤＳＰ外部記憶装置１３に起動完了のステータスを書き込む。
【００４５】
次に、ＣＰＵ２３はステップＳ２１０からステップＳ２１２までをＤＳＰカードの枚数ｉまで繰り返す。ステップＳ２１１においてＣＰＵ２３は各ＤＳＰカードのＤＳＰ外部記憶装置に起動完了のステータスが書き込まれているか判定する。書き込まれていなければ判定動作を繰り返す。全てのＤＳＰカードについて起動完了のステータスが書き込まれた場合にはステップＳ２１３に進む。
【００４６】
全ての実行すべきプログラムの実行が完了した場合、ステップＳ２１４においてＣＰＵ２３はＣＰＵカードの起動処理を行う。
【００４７】
なお、２次起動用プログラムを実行する必要がない場合には２次起動用プログラム転送ステップ及びＣＰＵ２次起動用プログラム起動指令発行ステップは行われない。
【００４８】
図４はマスター・ＤＳＰが行う処理のフローチャートである。電源を投入するとマスター・ＤＳＰはステップＳ３０１においてフラッシュＲＯＭ１４から初期起動用プログラムをマスター・ＤＳＰの内部メモリの先頭番地に読み込み、この初期起動用プログラムにより第１回目の起動を行い、初期設定を行う。
【００４９】
次に、マスター・ＤＳＰはステップＳ３０２においてＣＰＵ２３からの起動指令を待つ。このとき、マスター・ＤＳＰはデータバス２０及びＤＳＰ外部記憶装置１３にアクセスしない。起動指令を受信しなければ待ち動作を継続する。起動指令を受信した場合にはステップＳ３０３に進む。
【００５０】
次に、マスター・ＤＳＰはスレーブ・ＤＳＰの数ｋまでステップＳ３０３からステップＳ３０６までを繰り返す。ステップＳ３０４においてマスター・ＤＳＰはスレーブ・ＤＳＰｋが再起動対象か判定する。再起動対象でない場合にはステップＳ３０６においてｋに１を加算し、ステップＳ３０３に戻る。再起動対象である場合にはステップＳ３０５に進む。
【００５１】
ステップＳ３０５においてマスター・ＤＳＰは、図２の矢印１０４に示すように、スレーブ・ＤＳＰｋに対して起動指令を発行し、ステップＳ３０６に進む。このとき、各スレーブ・ＤＳＰはデータバス２０及びＤＳＰ外部記憶装置１３にアクセスしないため、排他制御を行う必要がない。ステップＳ３０６においてマスター・ＤＳＰはｋに１を加算し、ステップＳ３０３に戻る。
【００５２】
次に、ステップＳ３０７においてマスター・ＤＳＰはダイレクトメモリアクセス（以下、ＤＭＡと呼ぶ。）転送完了ベクタにマスター・ＤＳＰの内部メモリの先頭アドレスを指定する。
【００５３】
次に、ステップＳ３０８においてマスター・ＤＳＰは内蔵ＤＭＡＣを起動する。ここで、マスター・ＤＳＰは内蔵ＤＭＡＣにより停止状態にされる。内蔵ＤＭＡＣは、図２の矢印１０５に示すように、ＤＳＰ外部記憶装置１３から設定に従ってマスター・ＤＳＰの内部メモリにプログラムの転送を行う。これにより、先にロードされたプログラムは上書きされる。
【００５４】
次に、ステップＳ３０９においてマスター・ＤＳＰはＤＭＡ転送完了割込みを受けて、新たにロードしたプログラムを先頭から実行する。実行したプログラムが初期起動用プログラム又は２次起動用プログラムである場合には、マスター・ＤＳＰはこれらのプログラムが行った設定をＤＳＰ外部記憶装置１３に後続のプログラムが利用できる形にて格納する。具体的には、マスター・ＤＳＰはこれらの設定を例えばＤＳＰ外部記憶装置１３の共有領域に格納する。
【００５５】
このように、マスター・ＤＳＰの内部メモリへのプログラムのロードの際に、内蔵ＤＭＡＣを使用して単に内部メモリに新たにロードしたプログラムを上書きすることにより発生するマスター・ＤＳＰにおけるプログラムの実行の停止を回避する。
【００５６】
ここで、マスター・ＤＳＰが２次起動用プログラム起動指令を受けたときに、マスター・ＤＳＰが各スレーブ・ＤＳＰに２次起動用プログラムを起動させる起動指令を発行し、ＤＳＰ外部記憶装置１３から２次起動用プログラムをマスター・ＤＳＰの内部メモリの先頭番地に読み込み、２次起動用プログラムを実行する動作をＤＳＰ２次起動用プログラム起動指令発行ステップと呼ぶ。
【００５７】
２次起動用プログラムを実行する必要がない場合にはＤＳＰ２次起動用プログラム起動指令発行ステップは行わない。
【００５８】
また、マスター・ＤＳＰが動作プログラム起動指令を受けたときに、マスター・ＤＳＰが各スレーブ・ＤＳＰに動作プログラムを起動させる起動指令を発行し、ＤＳＰ外部記憶装置１３から動作プログラムをマスター・ＤＳＰの内部メモリの先頭番地に読み込み、動作プログラムを実行する動作をＤＳＰ動作プログラム起動指令発行ステップと呼ぶ。
【００５９】
図５はスレーブ・ＤＳＰが行う処理のフローチャートである。電源を投入するとスレーブ・ＤＳＰはステップＳ４０１においてフラッシュＲＯＭ１４から初期起動用プログラムをスレーブ・ＤＳＰの内部メモリの先頭番地に読み込み、この初期起動用プログラムにより第１回目の起動を行い、初期設定を行う。
【００６０】
次に、スレーブ・ＤＳＰはステップＳ４０２においてマスター・ＤＳＰからの起動指令を待つ。このとき、スレーブ・ＤＳＰはデータバス２０及びＤＳＰ外部記憶装置１３にアクセスしない。起動指令を受信しなければ待ち動作を継続する。起動指令を受信した場合にはステップＳ４０３に進む。
【００６１】
次に、ステップＳ４０３においてスレーブ・ＤＳＰはＤＭＡ転送完了ベクタにスレーブ・ＤＳＰの内部メモリの先頭アドレスを指定する。
【００６２】
次に、ステップＳ４０４においてスレーブ・ＤＳＰは内蔵ＤＭＡＣを起動する。ここで、スレーブ・ＤＳＰは内蔵ＤＭＡＣにより停止状態にされる。内蔵ＤＭＡＣは、図２の矢印１０６に示すように、ＤＳＰ外部記憶装置１３から設定に従ってスレーブ・ＤＳＰの内部メモリにプログラムの転送を行う。これにより、先にロードされたプログラムは上書きされる。
【００６３】
次に、ステップＳ４０５においてスレーブ・ＤＳＰはＤＭＡ転送完了割込みを受けて、新たにロードしたプログラムを先頭から実行する。実行したプログラムが初期起動用プログラム又は２次起動用プログラムである場合には、スレーブ・ＤＳＰはこれらのプログラムが行った設定をＤＳＰ外部記憶装置１３に後続のプログラムが利用できる形にて格納する。具体的には、スレーブ・ＤＳＰはこれらの設定を例えばＤＳＰ外部記憶装置１３の共有領域に格納する。
【００６４】
このように、スレーブ・ＤＳＰの内部メモリへのプログラムのロードの際に、内蔵ＤＭＡＣを使用して単に内部メモリに新たにロードしたプログラムを上書きすることにより発生するスレーブ・ＤＳＰにおけるプログラムの実行の停止を回避する。
【００６５】
ここで、各スレーブ・ＤＳＰが２次起動用プログラム起動指令を受けたときに、ＤＳＰ外部記憶装置１３から２次起動用プログラムを各スレーブ・ＤＳＰの前記各内部メモリの先頭番地に読み込み、２次起動用プログラムを実行する動作をスレーブ・ＤＳＰ２次起動ステップと呼ぶ。
【００６６】
２次起動用プログラムを実行する必要がない場合にはスレーブ・ＤＳＰ２次起動ステップは行わない。
【００６７】
各スレーブ・ＤＳＰが動作プログラム起動指令を受けたときに、ＤＳＰ外部記憶装置１３から動作プログラムを各スレーブ・ＤＳＰの各内部メモリの先頭番地に読み込み、前記動作プログラムを実行する動作をスレーブ・ＤＳＰ実行ステップと呼ぶ。
【００６８】
ここで、ＤＳＰカードにＤＳＰが一つの場合、ＣＰＵ２３がＣＰＵ外部記憶装置２２から２次起動用プログラムをＤＳＰ外部記憶装置１３に転送する２次起動用プログラム転送ステップと、ＣＰＵ２３がＤＳＰに２次起動用プログラムを起動させる起動指令を発行する２次起動用プログラム起動指令発行ステップと、ＤＳＰが２次起動用プログラム起動指令を受けたときにＤＳＰ外部記憶装置１３から２次起動用プログラムをＤＳＰの内部メモリの先頭番地に読み込み、２次起動用プログラムを実行する２次起動用プログラム実行ステップと、を合わせて２次起動ルーチンと呼ぶ。
【００６９】
ＤＳＰカードにＤＳＰが一つの場合は、そのＤＳＰをマスター・ＤＳＰとして扱い、スレーブ・ＤＳＰに対する処理は行わない。
【００７０】
また、ＤＳＰカードにマスター・ＤＳＰとスレーブ・ＤＳＰがある場合、マスター・ＤＳＰが２次起動用プログラム起動指令を受けたときに、マスター・ＤＳＰが各スレーブ・ＤＳＰに２次起動用プログラムを起動させる起動指令を発行し、ＤＳＰ外部記憶装置１３から２次起動用プログラムをマスター・ＤＳＰの内部メモリの先頭番地に読み込み、２次起動用プログラムを実行するＤＳＰ２次起動用プログラム起動指令発行ステップと、スレーブ・ＤＳＰが２次起動用プログラム起動指令を受けたときに、ＤＳＰ外部記憶装置１３から２次起動用プログラムを各スレーブ・ＤＳＰの各内部メモリの先頭番地に読み込み、２次起動用プログラムを実行するスレーブ・ＤＳＰ２次起動ステップと、を合わせて複数ＤＳＰ２次起動ルーチンと呼ぶ。
【００７１】
２次起動用プログラムが必要ない場合には２次起動ルーチン又は複数ＤＳＰ２次起動ルーチンは行われない。２次起動用プログラムが一つだけ必要な場合は２次起動ルーチン又は２次起動用プログラムは１回行われ、２次起動用プログラムが複数必要な場合は２次起動ルーチン又は２次起動用プログラムは必要な回数だけ行われる。
【００７２】
以上のように、本実施形態のＤＳＰシステム及びＤＳＰの起動方法においては、ＤＳＰの内部メモリに、複数のプログラムを順次ロードして起動するとともに、ＤＳＰ外部記憶装置１３が先行して実行されたプログラムが行った設定を後続して実行されるプログラムが利用できる形にて保持しているため、合わせるとＤＳＰの内部メモリの大きさを超える複数のプログラムを実行できる。
【００７３】
また、これによりＤＳＰの主たる目的である演算処理プログラムの実行のほかに、複数の周辺デバイスの設定処理が可能になる。
【００７４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００７５】
【図１】本実施形態の考え方を簡略化して表したフローチャートである。
【図２】ハードウエア構成を表した概要図である。
【図３】ＣＰＵが行う処理のフローチャートである。
【図４】マスター・ＤＳＰが行う処理のフローチャートである。
【図５】スレーブ・ＤＳＰが行う処理のフローチャートである。
【図６】従来のＤＳＰの利用方法を示した図である。
【図７】ＤＳＰのブートモード設定ＤＩＰスイッチを説明する図である。
【図８】従来のプログラム構成を説明するフローチャートである。
【符号の説明】
【００７６】
１０，１１：ＤＳＰ、
１２：バスプロトコル変換機能、
１３：ＤＳＰ外部記憶装置、
１４：フラッシュＲＯＭ、
１５：低速周辺デバイス、
１６：ＶＭＥ−ＰＣＩバスブリッジ、
１７：高速周辺デバイス、
１８，１９，２０，２１：データバス、
２２：ＣＰＵ外部記憶装置、
２３：ＣＰＵ、
３０，３１：ＤＳＰカード、
３２：ＣＰＵカード、
３３：ＩＯカード。
【図１】
2008108064.tif 000003
【図２】
2008108064.tif 000004
【図３】
2008108064.tif 000005
【図４】
2008108064.tif 000006
【図５】
2008108064.tif 000007
【図６】
2008108064.tif 000008
【図７】
2008108064.tif 000009
【図８】
2008108064.tif 000010