(57)【要約】【課題】本発明では漏れ電流測定方法及び装置について開示される。【解決手段】本発明の漏れ電流測定装置は一端が半導体素子の一端に接続できるように形成されているキャパシタと、ドレインノードと、前記半導体素子の一端に接続できるように形成されているゲートノードと、前記半導体素子の他端に接続できるように形成されて電源が印加されるソースノード及びバルクノードが含まれるＭＯＳＦＥＴトランジスタとが備えられて構成される。【選択図】図１
2008058313.tif 000002
【特許請求の範囲】
【請求項１】
一端が半導体素子の一端に接続できるように形成されているキャパシタと、
ドレインノードと、前記半導体素子の一端に接続できるように形成されているゲートノードと、前記半導体素子の他端に接続できるように形成されて電源が印加されるソースノード及びバルクノードが含まれるＭＯＳＦＥＴトランジスタと、が備えられて構成されることを特徴とする漏れ電流測定装置。
【請求項２】
前記キャパシタの他端はグランドに接続されることを特徴とする請求項１に記載の漏れ電流測定装置。
【請求項３】
前記ドレインノードはグランドに接続されることを特徴とする請求項１に記載の漏れ電流測定装置。
【請求項４】
前記半導体素子は一端が前記キャパシタとゲートノードに接続され、他端がソースノードに接続されるダイオードであることを特徴とする請求項１に記載の漏れ電流測定装置。
【請求項５】
前記半導体素子は前記ＭＯＳＦＥＴトランジスタのフローティングゲートノード及びキャパシタと接続されているドレインノードと、前記ＭＯＳＦＥＴトランジスタのソースノードに接続されているゲートノード、ソースノード及びバルクウェルが形成されているＭＯＳＦＥＴトランジスタであることを特徴とする請求項１に記載の漏れ電流測定装置。
【請求項６】
前記半導体素子の他端には第１導電型の不純物イオンが注入され、前記半導体素子の一端及び前記ソースノードには第２導電型の不純物イオンが注入されていることを特徴とする請求項１に記載の漏れ電流測定装置。
【請求項７】
一端が半導体素子の一端に接続できるように形成されているキャパシタと、ドレインノードと、前記半導体素子の一端に接続できるように形成されているゲートノードと、前記半導体素子の他端に接続できるように形成されて電源が印加されるソースノード及びバルクノードが含まれるＭＯＳＦＥＴトランジスタとが備えられて構成されることを特徴とする漏れ電流測定装置の漏れ電流測定方法であって、
前記ソースノードに電流を印加する段階と、
前記ソースノードの時間の変化に応じた電圧を測定する段階と、
前記ソースノードの時間の変化に応じた電圧を用いて前記半導体素子の漏れ電流を測定する段階とが含まれることを特徴とする漏れ電流測定方法。
【請求項８】
前記半導体素子の漏れ電流は数式（１）に適用して測定することを特徴とする請求項７に記載の漏れ電流測定方法。
【数１】
2008058313.tif 000007
【請求項９】
前記キャパシタの他端はグランドに接続されることを特徴とする請求項７に記載の漏れ電流測定方法。
【請求項１０】
前記ドレインノードはグランドに接続されることを特徴とする請求項７に記載の漏れ電流測定方法。
【請求項１１】
前記半導体素子の他端には第１導電型の不純物イオンが注入され、前記半導体素子の一端及び前記ソースノードには第２導電型の不純物イオンが注入されていることを特徴とする請求項７に記載の漏れ電流測定方法。
【請求項１２】
前記半導体素子は一端が前記キャパシタとゲートノードに接続され、他端がソースノードに接続されるダイオードであることを特徴とする請求項１０に記載の漏れ電流測定方法。
【請求項１３】
前記半導体素子は前記ＭＯＳＦＥＴトランジスタのフローティングゲートノード及びキャパシタと接続されているドレインノードと、前記ＭＯＳＦＥＴトランジスタのソースノードに接続されているゲートノード、ソースノード及びバルクウェルが形成されているＭＯＳＦＥＴトランジスタであることを特徴とする請求項１０に記載の漏れ電流測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、漏れ電流測定方法及び装置に関する。
【背景技術】
【０００２】
従来のＰ-Ｎ接合漏れ電流の測定方法は、計測装備が許容する電流の測定水準を勘案してテスト構造のサイズを決定する。通常、正確な漏れ電流を測定するためには、１０-１２Ａ以上の漏れ電流を有するようにＰ-Ｎ接合を形成しなければならない。
【０００３】
従って、一般のＰ-Ｎ接合の漏れ電流が１０-１８〜１０-１５Ａ／μｍ２であることを勘案すれば、広い面積のテスト構造が必要であることが分かる。
【０００４】
これは面積が小さな特定パターンに対する漏れ電流を測定するためには、数千〜数万のパターンをアレイ状に形成しなければ、漏れ電流の測定が不可能であることを意味する。
【０００５】
そのため、従来の漏れ電流の測定方法は、正確な漏れ電流の測定のために広い面積のテスト構造が求められ、実際に用いられる素子の漏れ電流を直接測定できず、アレイ状に測定して平均値により評価するしかないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記事情に鑑みてなされたものであって、その目的とするところは、漏れ電流を測定する必要がある半導体素子に対して直接漏れ電流を測定できる漏れ電流測定方法及び装置を提供することにある。
【０００７】
また、本発明の他の目的は、テスト構造の面積を最小化できる漏れ電流測定方法及び装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明による漏れ電流測定装置は、一端が半導体素子の一端に接続できるように形成されているキャパシタと、ドレインノードと、前記半導体素子の一端に接続できるように形成されているゲートノードと、前記半導体素子の他端に接続できるように形成されて電源が印加されるソースノード及びバルクノードが含まれるＭＯＳＦＥＴトランジスタとが備えられて構成されることを特徴とする。
【０００９】
また、本発明による漏れ電流測定方法は、 一端が半導体素子の一端に接続できるように形成されているキャパシタと、ドレインノードと、前記半導体素子の一端に接続できるように形成されているゲートノードと、前記半導体素子の他端に接続できるように形成されて電源が印加されるソースノード及びバルクノードが含まれるＭＯＳＦＥＴトランジスタとが備えられて構成されることを特徴とする漏れ電流測定装置の漏れ電流測定方法であって、前記ソースノードに電流を印加する段階と、前記ソースノードの時間の変化に応じた電圧を測定する段階と、前記ソースノードの時間の変化に応じた電圧を数式（１）に適用して前記半導体素子の漏れ電流を測定する段階とが含まれることを特徴とする。
【００１０】
【数１】
2008058313.tif 000003
【００１１】
(但し、Ｉｄは半導体素子の漏れ電流、Ｃｒはキャパシタのキャパシタンス、Ｖｓ(ｔ)は時間の変化に応じたソースノード及びバルクノードの電圧、Ｃｄｇｏはドレインとゲートのオーバーラップキャパシタンス)
【発明の効果】
【００１２】
本発明による漏れ電流測定方法及び装置によれば、実際の半導体素子のＰ-Ｎ接合の漏れ電流を正確に測定できるという効果を奏する。
【００１３】
そして、本発明による漏れ電流測定方法及び装置は、漏れ電流を測定するためのテスト素子の面積を低減できる。
【００１４】
また、本発明による漏れ電流測定方法及び装置は、極めて小さい漏れ電流であっても時間領域で蓄積して測定することで精度を最大化できる。
【００１５】
更に、本発明による漏れ電流測定方法及び装置は、ＭＯＳＦＥＴトランジスタのソースやドレインの漏れ電流を測定できる。
【発明を実施するための最良の形態】
【００１６】
以下、添付の図面を参照して本発明による漏れ電流測定方法及び装置について詳細に説明する。
【００１７】
図１は、本発明による漏れ電流測定装置の等価回路を説明する図である。図１を参照すると、ダイオードＤ１はＰ-Ｎ接合領域の漏れ電流Ｉｄを測定するための半導体素子であり、残りのＭＯＳＦＥＴトランジスタとキャパシタはダイオードＤ１の漏れ電流Ｉｄを測定するために構成される。ここで、漏れ電流Ｉｄとは、ダイオードＤ１のＰ-Ｎ接合領域に逆方向電圧が形成される場合に流れる電流をいう。
【００１８】
前記ダイオードＤ１はレファレンスキャパシタ（Ｃｒ：ｒｅｆｅｒｅｎｃｅ ｃａｐａｃｉｔｏｒ）とＭＯＳＦＥＴトランジスタのフローティングゲートノードに共通して接続され、ＭＯＳＦＥＴトランジスタのソースノードと接続される。
【００１９】
前記ＭＯＳＦＥＴトランジスタはソースフォロワーで動作し、フローティングゲートノードとバルクウェル(Ｂｕｌｋ-ｗｅｌｌ)との間の電圧変化を除去するために、ソースノードをバルクノードと共通で接続する。そして、ドレインノードをグランドに接続する。
【００２０】
一方、前記レファレンスキャパシタＣｒのノードもグランドに接続する。
【００２１】
前記フローティングゲートのノードにかかる電圧であるＶｆｇは前記ダイオードＤ１が逆電圧の状態でも自然の漏れ電流があるため、印加された電流がない状態でフローティングゲート電圧Ｖｆｇとソース電圧Ｖｓは０Ｖ状態となる。
【００２２】
この状態で電流Ｉｓをソースノードに印加して飽和領域で動作するようにすれば、ソース-フォロワー特性によりフローティングゲート電圧Ｖｆｇとソース電圧Ｖｓとの間に一定の電圧が形成される。  このとき、ソース端子には初期ソース電圧Ｖｓが形成される。
【００２３】
前記ダイオードＤ１にかかる電圧Ｖｄは前記フローティングゲート電圧Ｖｆｇとソース電圧Ｖｓとの間に印加される電圧に依存する。これは前記フローティングゲート電圧Ｖｆｇとソース電圧ＶｓがダイオードＤ１にも逆電圧で同一に印加されることを意味する。
【００２４】
図２は、ＭＯＳＦＥＴトランジスタの電圧と電流特性及び測定条件で用いられるＭＯＳＦＥＴの電流飽和領域を示す図である。図２は、測定条件でＭＯＳＦＥＴの動作特性であり、ＭＯＳＦＥＴが飽和領域で動作する条件、即ち、その領域におけるＩｓ電流条件で測定が行われる。図２において、ＩｄｒａｉｎはＭＯＳＦＥＴのドレイン電流であり、Ｖｄｓはソースノードとドレインノードとの間の電圧である。また、Ｖｇｓはソースノードとゲートノードとの間の電圧である。
【００２５】
図２に示すように、ソースノードとドレインノードとの間の電圧Ｖｄｓが増加しても漏れ電流Ｉｓが一定であれば、ゲートノードとソースノードの電圧が飽和領域条件で一定であることが分かる。従って、ソースノードの電圧Ｖｓが増加すれば、同一の電流を維持するためにフローティングゲートノードの電圧Ｖｆｇも増加する。このような特性をソース-フォロワー特性という。このようなダイオードＤ１にかかる逆電圧はダイオードＤ１の漏れ電流Ｉｓを引き起こす。
【００２６】
このような、電流の流れは下記の数式２のように表わすことができる。
【００２７】
【数２】
2008058313.tif 000004
【００２８】
ここで、前記Ｖｆｇ(t)はフローティングゲートノードの電圧であり、前記Ｃｄｇｏはフローティングゲートノードとドレインノードとのオーバーラップキャパシタンスであり、前記Ｃｓｇｏはフローティングゲートノードとソースノードとのオーバーラップキャパシタンスであり、Ｃｂｇｏはフローティングゲートノードとバルクとのオーバーラップキャパシタンスである。そして、ドレインノードにかかる電圧はグランドと接続されているため、Ｖｄｒａｉｎは０Ｖである。
【００２９】
Ｎ-ウェルのｐチャンネルを有するＭＯＳＦＥＴの場合、フローティングゲート電圧Ｖｆｇがソース電圧Ｖｓよりも低い電圧を有するので、正孔がフローティングゲートノードに注入され、逆に電子がフローティングゲートノードから抜け出るため、時間が経過するにつれ、フローティングゲート電圧Ｖｆｇは更に増加する。
【００３０】
従って、一定の電流を維持するために、ソース電圧Ｖｓも増加して、結局、ダイオードＤ１に印加された電圧は一定であるが、流入した電荷量に依存してダイオードＤ１の漏れ電流Ｉｄによりドレインノードとソースノードとの間の電圧が増加する。
【００３１】
式（２）を時間ｔに対して微分すると、以下の通りである。
【００３２】
【数３】
2008058313.tif 000005
【００３３】
式（２）において、ソースフォロワー特性によりＶｆｇ(t)-Ｖｓ(t)＝ｃｏｎｓｔａｎｔであるので、Ｖｆｇ(ｔ)＝Ｖｓ(ｔ)＋ｃｏｎｓｔａｎｔであり、従って、微分する場合、前記式（３）のような式が導き出される。
【００３４】
前記式（３）において、ＣｒとＣｄｇｏは既知の値であるので、ソース端子にＤＣ電流を印加し、タイムドメインでソース電圧Ｖｓの勾配を測定すれば、ダイオードＤ１に流れる漏れ電流Ｉｄが分かる。
【００３５】
ソースノードに印加される電流Ｉｓを増加させることはＶｆｇ-Ｖｓ、即ちダイオードＤ１に印加される電圧を増加させるため、その電圧に応じた漏れ電流Ｉｄを測定できる。
【００３６】
図３は、ダイオードの漏れ電流が異なる場合の時間に応じたＶｓの傾斜を示している。図３に示すように、ダイオードＤ１にかかる電圧が一定であるので、漏れ電流Ｉｄも一定であり、傾斜は線形的に示される。
【００３７】
一方、表１は素子シミュレーションにより計算されたダイオードＤ１の漏れ電流Ｉｄと、式（３）により計算された結果とを比較している。
【００３８】
【表１】
2008058313.tif 000006
即ち、表１に示したように、シミュレーションの結果を測定したダイオードＤ１の漏れ電流Ｉｄと、実際に測定した漏れ電流Ｉｄには１％以下の誤差が生じることが分かる。
【００３９】
図４は、本発明による漏れ電流測定装置の等価回路を説明する図であって、ＭＯＳＦＥＴトランジスタに含まれているＰ-Ｎ接合の漏れ電流を測定するための回路図である。図４は、ＭＯＳＦＥＴトランジスタＢがオフ状態の場合にドレインの漏れ電流を測定するためのものである。前記ＭＯＳＦＥＴトランジスタＢのドレインノードは、レファレンスキャパシタＣｒと、ＭＯＳＦＥＴトランジスタＡのフローティングゲートノードに共通して接続され、ＭＯＳＦＥＴトランジスタＢのゲートノード、ソースノード及びバルクウェルはＭＯＳＦＥＴトランジスタＡのソースノードと接続される。
【００４０】
前記ＭＯＳＦＥＴトランジスタＡはソース-フォロワーで動作し、フローティングゲートノードとバルクウェルとの間の電圧差をなくすために、ソースノードをバルクノードと共通で接続する。そして、ドレインノードをグランドに接続する。一方、前記レファレンスキャパシタＣｒのノードもグランドに接続する。前記のような構造において、前記ＭＯＳＦＥＴトランジスタＢのドレインノードの漏れ電流は図１〜図３で説明したような、式（３）により計算できる。
【００４１】
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明による漏れ電流測定装置の等価回路を説明する図である。
【図２】ＭＯＳＦＥＴトランジスタの電圧と電流特性及び測定条件で用いられるＭＯＳＦＥＴの電流飽和領域を示す図である。
【図３】ダイオードの漏れ電流が異なる場合の時間に応じたＶｓの傾斜を示す図である。
【図４】本発明による漏れ電流測定装置の等価回路を説明する図であって、ＭＯＳＦＥＴトランジスタに含まれているＰ-Ｎ接合の漏れ電流を測定するための回路図である。
【図１】
2008058313.tif 000008
【図２】
2008058313.tif 000009
【図３】
2008058313.tif 000010
【図４】
2008058313.tif 000011