(57)【要約】【課題】低い電源電圧で動作可能であり、高周波数の入力信号に対して出力信号端子の漏れ電力を防止することができる増幅回路を提供することを課題とする。【解決手段】入力信号端子に並列に接続される複数のユニット増幅器（１１１，１１２）を有し、各ユニット増幅器は、前記入力信号端子から入力される入力信号をスイッチングするための第１のスイッチ（１０２ａ）と、ゲートが前記第１のスイッチを介して前記入力信号端子に接続され、前記入力信号端子の入力信号を増幅して出力する第１の電界効果トランジスタ（１０３ａ）と、前記第１のスイッチに並列に接続され、前記第１のスイッチに対して相補のタイミングで前記入力信号端子の入力信号をスイッチングするための第２のスイッチ（１０２ｂ）と、前記第２のスイッチを介して前記入力信号端子に接続される容量（１０３ｂ）とを有することを特徴とする増幅回路が提供される。【選択図】図１
2008205827.tif 000002
【特許請求の範囲】
【請求項１】
入力信号端子に並列に接続される複数のユニット増幅器を有し、
各ユニット増幅器は、
前記入力信号端子から入力される入力信号をスイッチングするための第１のスイッチと、
ゲートが前記第１のスイッチを介して前記入力信号端子に接続され、前記入力信号端子の入力信号を増幅して出力する第１の電界効果トランジスタと、
前記第１のスイッチに並列に接続され、前記第１のスイッチに対して相補のタイミングで前記入力信号端子の入力信号をスイッチングするための第２のスイッチと、
前記第２のスイッチを介して前記入力信号端子に接続される容量と
を有することを特徴とする増幅回路。
【請求項２】
前記容量は、ゲートが前記第２のスイッチを介して前記入力信号端子に接続される第２の電界効果トランジスタであることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第１及び第２の電界効果トランジスタは、相互にサイズが同じであることを特徴とする請求項２記載の増幅回路。
【請求項４】
前記第２の電界効果トランジスタのソース及びドレインは基準電位に接続されることを特徴とする請求項２記載の増幅回路。
【請求項５】
前記容量は、前記第１の電界効果トランジスタのゲート容量と容量値が同じであることを特徴とする請求項１記載の増幅回路。
【請求項６】
前記容量は、前記第２のスイッチ及び基準電位間に接続されることを特徴とする請求項１記載の増幅回路。
【請求項７】
前記第１のスイッチは第３の電界効果トランジスタであり、前記第２のスイッチは第４の電界効果トランジスタであることを特徴とする請求項２記載の増幅回路。
【請求項８】
前記第３及び第４の電界効果トランジスタは、相互に逆極性のトランジスタであることを特徴とする請求項７記載の増幅回路。
【請求項９】
前記第３及び第４の電界効果トランジスタは、相互に同極性のトランジスタであることを特徴とする請求項７記載の増幅回路。
【請求項１０】
前記第１の電界効果トランジスタのドレインは、インピーダンスマッチング回路を介して出力信号端子に接続されることを特徴とする請求項１記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
図９は、デジタルパワーアンプの構成例を示す回路図である（非特許文献１参照）。入力信号端子ＩＮは、入力インピーダンスマッチング回路９０１を介して、複数のユニット増幅器９１１，９１２，・・・に並列に接続される。各ユニット増幅器９１１，９１２，・・・は、トランジスタ９０２，９０３及び出力インピーダンスマッチング回路９０４を有する。ｎチャネル電界効果トランジスタ９０２は、ゲートが入力インピーダンスマッチング回路９０１を介して入力信号端子ＩＮに接続され、ソースが基準電位に接続される。ｎチャネル電界効果トランジスタ９０３は、ソースがトランジスタ９０２のドレインに接続され、ドレインが出力インピーダンスマッチング回路９０４を介して出力信号端子ＯＵＴに接続される。第１のユニット増幅器９１１では、トランジスタ９０３のゲートはスイッチング制御信号端子ＳＷ１に接続される。第２のユニット増幅器９１２では、トランジスタ９０３のゲートはスイッチング制御信号端子ＳＷ２に接続される。
【０００３】
まず、第１のユニット増幅器９１１の動作を説明する。スイッチング制御信号端子ＳＷ１をハイレベルにすると、トランジスタ９０３がオンし、トランジスタ９０２は入力信号端子ＩＮに入力される入力信号を増幅して出力信号端子ＯＵＴに出力する。スイッチング制御信号端子ＳＷ１をローレベルにすると、トランジスタ９０３がオフし、トランジスタ９０２は動作せず、出力信号端子ＯＵＴから増幅信号は出力されない。
【０００４】
次に、第２のユニット増幅器９１２の動作を説明する。スイッチング制御信号端子ＳＷ２をハイレベルにすると、トランジスタ９０３がオンし、トランジスタ９０２は入力信号端子ＩＮに入力される入力信号を増幅して出力信号端子ＯＵＴに出力する。スイッチング制御信号端子ＳＷ２をローレベルにすると、トランジスタ９０３がオフし、トランジスタ９０２は動作せず、出力信号端子ＯＵＴから増幅信号は出力されない。
【０００５】
スイッチング制御信号端子ＳＷ１及びＳＷ２の制御信号により、ユニット増幅器の動作を制御し、デジタルパワーアンプの増幅率を制御することができる。なお、入力信号は、高周波数のＲＦ信号のため、インピーダンスマッチング回路９０１及び９０４が必要になる。
【０００６】
デジタルパワーアンプは、入力する電力で出力パワーを制御する代わりに、動作するユニット増幅器９１１，９１２の数で制御する方式である。従来型のアンプの場合、入力信号が微弱な場合にアンプを動作状態に保持する直流バイアス電力の割合が多く電力効率が低いという問題がある。デジタルパワーアンプにおいては動作ユニット増幅器９１１，９１２の数で制御するので、各ユニット増幅器は飽和状態で動作し、入力信号が微弱な場合は、動作するユニット増幅器９１１，９１２の数を減らすことにより、直流バイアス電力を低減できる。つまり、高効率動作が可能となる。
【０００７】
【非特許文献１】Jin-Han Yoon et al., "A 900MHz CMOS RF Power Amplifier with digitally Controllable Output Power", Proceedings of IEEE TENCON'02, 2002, pp. 1138-1141
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図９のデジタルパワーアンプは、２個のトランジスタ９０２及び９０３がカスコード接続されているため、２個のトランジスタ９０２及び９０３を駆動するための高い電源電圧が必要になり、直流バイアス電力が大きくなり、電力効率が低下するという問題が生じる。また、トランジスタ９０２にはＲＦ信号が入力されるので、わずかながらでもＲＦ信号が出力側にもれる。デジタルパワーアンプの分解能を上げた場合、この漏れ電力が影響を及ぼす。
【０００９】
本発明の目的は、低い電源電圧で動作可能であり、高周波数の入力信号に対して出力信号端子の漏れ電力を防止することができる増幅回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、入力信号端子に並列に接続される複数のユニット増幅器を有し、各ユニット増幅器は、前記入力信号端子から入力される入力信号をスイッチングするための第１のスイッチと、ゲートが前記第１のスイッチを介して前記入力信号端子に接続され、前記入力信号端子の入力信号を増幅して出力する第１の電界効果トランジスタと、前記第１のスイッチに並列に接続され、前記第１のスイッチに対して相補のタイミングで前記入力信号端子の入力信号をスイッチングするための第２のスイッチと、前記第２のスイッチを介して前記入力信号端子に接続される容量とを有することを特徴とする増幅回路が提供される。
【発明の効果】
【００１１】
第１の電界効果トランジスタはカスコード接続されないので、第１の電界効果トランジスタに供給する電源電圧を低くすることができる。これにより、直流バイアスが小さくなり、電力効率を向上させることができる。また、高周波数の入力信号に対する出力信号端子の漏れ電力を防止することができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態による増幅回路（デジタルパワーアンプ）の構成例を示す回路図である。入力信号端子ＩＮは、入力インピーダンスマッチング回路１０１を介して、複数のユニット増幅器１１１，１１２，・・・に並列に接続される。各ユニット増幅器１１１，１１２，・・・は、トランジスタ１０２ａ，１０２ｂ，１０３ａ，１０３ｂ及び出力インピーダンスマッチング回路１０４を有する。ｎチャネル電界効果トランジスタ１０２ａは、ドレインが入力インピーダンスマッチング回路１０１を介して入力信号端子ＩＮに接続される。ｎチャネル電界効果トランジスタ１０３ａは、ゲートがトランジスタ１０２ａのソースに接続され、ドレインが出力インピーダンスマッチング回路１０４を介して出力信号端子ＯＵＴに接続され、ソースが基準電位（グランド電位）に接続される。ｐチャネル電界効果トランジスタ１０２ｂは、トランジスタ１０２ａに並列に接続され、ソースが入力インピーダンスマッチング回路１０１を介して入力信号端子ＩＮに接続される。ｎチャネル電界効果トランジスタ１０３ｂは、ゲートがトランジスタ１０２ｂのドレインに接続され、ソース及びドレインが基準電位に接続される。トランジスタ１０３ｂは、トランジスタ１０２ｂ及び基準電位間に接続されるダミー容量である。トランジスタ１０３ａ及び１０３ｂは、相互にサイズが同じである。したがって、ダミー容量１０３ｂは、トランジスタ１０３ａのゲート容量と容量値が同じである。なお、ダミー容量１０３ｂは、トランジスタ１０３ａのゲート容量（入力容量）値と同じＭＩＭ（金属−絶縁物−金属）容量で構成してもよい。
【００１３】
第１のユニット増幅器１１１では、スイッチング制御信号端子ＳＷ１は、トランジスタ１０２ａ及び１０２ｂのゲートに接続される。第２のユニット増幅器１１２では、スイッチング制御信号端子ＳＷ２は、トランジスタ１０２ａ及び１０２ｂのゲートに接続される。ｎチャネルトランジスタ１０２ａは、入力信号端子ＩＮから入力される入力信号をスイッチングするための第１のスイッチである。ｐチャネルトランジスタ１０２ｂは、ｎチャネルトランジスタ（第１のスイッチ）１０２ａに並列に接続され、トランジスタ１０２ａに対して相補のタイミングで入力信号端子ＩＮの入力信号をスイッチングするための第２のスイッチである。トランジスタ１０２ａがオンであるときにはトランジスタ１０２ｂがオフし、トランジスタ１０２ａがオフであるときにはトランジスタ１０２ｂがオンする。ｎチャネルトランジスタ１０２ａ及びｐチャネルトランジスタ１０２ｂは相互に逆極性のトランジスタである。すべてのユニット増幅器１１１及び１１２等の出力信号端子ＯＵＴの出力信号は合成される。
【００１４】
図２は、図１の出力インピーダンスマッチング回路１０４の構成例を示す回路図である。インダクタＬは、電源電圧ＶＤＤ及びトランジスタ１０３ａのドレイン間に接続される。容量Ｃは、出力信号端子ＯＵＴ及びトランジスタ１０３ａのドレイン間に接続される。入力インピーダンスマッチング回路１０１も、出力インピーダンスマッチング回路１０４と同様の構成を有する。インピーダンスマッチング回路１０１及び１０４は、インピーダンスマッチングを行うことにより、信号の反射を防止する。
【００１５】
次に、第１のユニット増幅器１１１の動作を説明する。スイッチング制御信号端子ＳＷ１をハイレベルにすると、ｎチャネルトランジスタ１０２ａがオンし、ｐチャネルトランジスタ１０２ｂがオフする。入力信号端子ＩＮの入力信号は、トランジスタ１０２ａを介して、トランジスタ１０３ａのゲートに出力される。トランジスタ（増幅器）１０３ａは、入力信号端子ＩＮに入力される入力信号を増幅して出力信号端子ＯＵＴに出力する。この時、トランジスタ１０２ｂはオフするので、ダミー容量１０３ｂは、入力信号端子ＩＮから見えない。
【００１６】
スイッチング制御信号端子ＳＷ１をローレベルにすると、ｎチャネルトランジスタ１０２ａがオフし、ｐチャネルトランジスタ１０２ｂがオンする。トランジスタ１０３ａは動作せず、出力信号端子ＯＵＴから増幅信号は出力されない。入力信号端子ＩＮの入力信号は、トランジスタ１０２ｂを介して、トランジスタ（ダミー容量）１０３ｂのゲートに出力される。
【００１７】
スイッチング制御信号端子ＳＷ１がハイレベルのとき、入力信号端子ＩＮの負荷はトランジスタ１０３ａのゲート容量である。スイッチング制御信号端子ＳＷ１がローレベルのとき、入力信号端子ＩＮの負荷はトランジスタ（ダミー容量）１０３ｂのゲート容量である。トランジスタ１０３ａ及び１０３ｂのゲート容量は同じである。したがって、スイッチング制御信号端子ＳＷ１がハイレベルのときとローレベルのときの入力信号端子ＩＮの負荷容量の大きさは同じになり、両レベルにおいてインピーダンスマッチングを維持することができ、信号の反射を防止することができる。その結果、高い信号伝達効率を維持することができる。
【００１８】
次に、第２のユニット増幅器１１２の動作を説明する。第２のユニット増幅器１１２は、第１のユニット増幅器１１１に対して、スイッチング制御信号端子ＳＷ１の代わりにスイッチング制御信号端子ＳＷ２が設けられる。第２のユニット増幅器１１２の動作は、第１のユニット増幅器１１１の動作と同様である。
【００１９】
次に、ダミー容量１０３ｂを設ける増幅回路とダミー容量１０３ｂを設けない増幅回路の比較を行う。図３及び図４は、ダミー容量１０３ｂを設けない増幅回路のスミスチャートである。図５及び図６は、図１のダミー容量１０３ｂを設ける増幅回路のスミスチャートである。
【００２０】
スミスチャートの円の右端は反射係数の位相角が０°、スミスチャートの円の左端は反射係数の位相角が１８０°である。その位相角は、反時計方向が正、時計方向が負である。また、スミスチャートの円の中心からの距離が反射係数の絶対値である。その円の中心点は反射係数の絶対値が０、その円上は反射係数の絶対値が１である。特性ＦＲは、入力信号端子ＩＮの入力信号の周波数を変化させたときの特性を示す。ポイントｍ１は、特性ＦＲ上のある特定の同一周波数における反射係数を示す。
【００２１】
図３は、ダミー容量１０３ｂがないときのスイッチング制御信号端子ＳＷ１がハイレベルのときのスミスチャートである。ポイントｍ１における反射係数は、絶対値が０．７５３であり、位相角が−５２．５７°である。
【００２２】
図４は、ダミー容量１０３ｂがないときのスイッチング制御信号端子ＳＷ１がローレベルのときのスミスチャートである。ポイントｍ１における反射係数は、絶対値が０．９９７であり、位相角が−５．０８７°である。
【００２３】
ダミー容量１０３ｂがないときには、スイッチング制御信号端子ＳＷ１がハイレベル（図３）のときとローレベル（図４）のときとで、反射係数が大きく変化しており、インピーダンスマッチングがずれてしまう。その結果、信号の反射が生じ、増幅効率が低くなる。
【００２４】
図５は、図１のダミー容量１０３ｂがあるときのスイッチング制御信号端子ＳＷ１がハイレベルのときのスミスチャートである。ポイントｍ１における反射係数は、絶対値が０．７５９であり、位相角が−５６．６０°である。
【００２５】
図６は、図１のダミー容量１０３ｂがあるときのスイッチング制御信号端子ＳＷ１がローレベルのときのスミスチャートである。ポイントｍ１における反射係数は、絶対値が０．８００であり、位相角が−５４．８９°である。
【００２６】
ダミー容量１０３ｂがあるときには、スイッチング制御信号端子ＳＷ１がハイレベル（図５）のときとローレベル（図６）のときとで、反射係数がほとんど同じであり、インピーダンスマッチングをとることができる。その結果、信号の反射が生じず、増幅効率が高くなる。
【００２７】
図７は、周波数及び信号透過［ｄＢ］の関係を示すグラフである。特性７０１は、図１の増幅回路においてスイッチング制御信号端子ＳＷ１をローレベルにしたときの特性を示す。特性７０２は、図９の増幅回路においてスイッチング制御信号端子ＳＷ１をローレベルにしたときの特性を示す。スイッチング制御信号端子ＳＷ１をローレベルにすることにより、理論的には出力信号は０になるはずである。しかし、実際には、入力信号端子ＩＮの高周波数信号は、出力信号端子ＯＵＴに漏れる。縦軸の信号透過（ｄＢ）は、入力信号に対する出力信号の漏洩電力の割合を示す。特性７０１は、特性７０２に対して、漏洩電力が３０ｄＢ以上小さい。図１の増幅回路は、図９の増幅回路に対して、入力ＲＦ信号の出力信号端子ＯＵＴへの漏れが小さく、信号遮断レベルが高い。したがって、本実施形態のデジタルパワーアンプは、特に分解能を上げた場合に、漏れ電力の悪影響を防止することができる。
【００２８】
図９の増幅回路は、２個のトランジスタ９０２及び９０３がカスコード接続されているため、２個のトランジスタ９０２及び９０３を駆動するための高い電源電圧が必要になり、直流バイアス電力が大きくなり、電力効率が低下する。これに対して、本実施形態の増幅回路（図１）は、１個のトランジスタ１０３ａが電源電圧ＶＤＤ及び基準電位間に接続されているため、１個のトランジスタ１０３ａを駆動するために十分な低い電源電圧を使用することができ、直流バイアス電力が小さくなり、電力効率が向上する。本実施形態の増幅回路は、図９の増幅回路に対して、約１／２の低電源電圧を使用することができる。
【００２９】
（第２の実施形態）
図８は、本発明の第２の実施形態による増幅回路（デジタルパワーアンプ）の構成例を示す回路図である。本実施形態（図８）は、第１の実施形態（図１）に対して、ｐチャネル電界効果トランジスタ１０２ｂの代わりにｎチャネル電界効果トランジスタ８０２ｂを設け、インバータ８０１を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。その他の点については、本実施形態は第１の実施形態と同じである。
【００３０】
ユニット増幅器１１１では、ｎチャネル電界効果トランジスタ８０２ｂは、ゲートがインバータ８０１を介してスイッチング制御信号端子ＳＷ１に接続され、ドレインが入力インピーダンスマッチング回路１０１を介して入力信号端子ＩＮに接続され、ソースがトランジスタ（ダミー容量）１０３ｂのゲートに接続される。
【００３１】
ユニット増幅器１１２では、ｎチャネル電界効果トランジスタ８０２ｂは、ゲートがインバータ８０１を介してスイッチング制御信号端子ＳＷ２に接続され、ドレインが入力インピーダンスマッチング回路１０１を介して入力信号端子ＩＮに接続され、ソースがトランジスタ（ダミー容量）１０３ｂのゲートに接続される。
【００３２】
インバータ８０１は、スイッチング制御信号端子ＳＷ１又はＳＷ２の信号を論理反転して出力する。したがって、第１の実施形態と同様に、トランジスタ（スイッチ）８０２ｂは、トランジスタ１０２ａに対して相補のタイミングで入力信号端子ＩＮの入力信号をスイッチングする。トランジスタ１０２ａがオンであるときにはトランジスタ８０２ｂがオフし、トランジスタ１０２ａがオフであるときにはトランジスタ８０２ｂがオンする。ｎチャネルトランジスタ１０２ａ及び８０２ｂは相互に同極性のトランジスタである。本実施形態の動作は、第１の実施形態の動作と同じである。
【００３３】
以上のように、第１及び第２の実施形態の増幅回路は、入力信号端子ＩＮに並列に接続される複数のユニット増幅器１１１，１１２，・・・を有する。各ユニット増幅器は、入力信号端子ＩＮから入力される入力信号をスイッチングするための第１のスイッチ１０２ａと、ゲートが第１のスイッチ１０２ａを介して入力信号端子ＩＮに接続され、入力信号端子ＩＮの入力信号を増幅して出力する第１の電界効果トランジスタ１０３ａと、第１のスイッチ１０２ａに並列に接続され、第１のスイッチ１０２ａに対して相補のタイミングで入力信号端子ＩＮの入力信号をスイッチングするための第２のスイッチ１０２ｂ又は８０２ｂと、第２のスイッチ１０２ｂ又は８０２ｂを介して入力信号端子ＩＮに接続される容量１０３ｂとを有する。
【００３４】
図９の増幅回路ではトランジスタ９０２及び９０３がカスコード接続されるのに対し、本実施形態ではトランジスタ１０３ａはカスコード接続されないので、トランジスタ１０３ａに供給する電源電圧ＶＤＤを低くすることができる。これにより、直流バイアスが小さくなり、電力効率を向上させることができる。また、本実施形態は、図９の増幅回路に対して、高周波数の入力信号に対する出力信号端子の漏れ電力を防止することができる。また、ダミー容量１０３ｂを設けることにより、スイッチング制御信号端子ＳＷ１又はＳＷ２のレベルを変えることによる入力ＲＦ信号の反射を防止することができる。
【００３５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態による増幅回路（デジタルパワーアンプ）の構成例を示す回路図である。
【図２】図１の出力インピーダンスマッチング回路の構成例を示す回路図である。
【図３】ダミー容量がないときのスイッチング制御信号端子がハイレベルのときのスミスチャートである。
【図４】ダミー容量がないときのスイッチング制御信号端子がローレベルのときのスミスチャートである。
【図５】図１のダミー容量があるときのスイッチング制御信号端子がハイレベルのときのスミスチャートである。
【図６】図１のダミー容量があるときのスイッチング制御信号端子がローレベルのときのスミスチャートである。
【図７】周波数及び信号透過［ｄＢ］の関係を示すグラフである。
【図８】本発明の第２の実施形態による増幅回路（デジタルパワーアンプ）の構成例を示す回路図である。
【図９】デジタルパワーアンプの構成例を示す回路図である。
【符号の説明】
【００３７】
１０１  入力インピーダンスマッチング回路
１０２ａ，１０３ａ，１０３ｂ，８０２ｂ  ｎチャネル電界効果トランジスタ
１０２ｂ  ｐチャネル電界効果トランジスタ
１０４  出力インピーダンスマッチング回路
８０１  インバータ
ＩＮ  入力信号端子
ＯＵＴ  出力信号端子
ＳＷ１，ＳＷ２  スイッチング制御信号端子
【図１】
2008205827.tif 000003
【図２】
2008205827.tif 000004
【図３】
2008205827.tif 000005
【図４】
2008205827.tif 000006
【図５】
2008205827.tif 000007
【図６】
2008205827.tif 000008
【図７】
2008205827.tif 000009
【図８】
2008205827.tif 000010
【図９】
2008205827.tif 000011