(57)【要約】【課題】トランスコーダーにおいて、イントラ・フレーム予測による符号化データを含む動画符号化入力ビットストリームが供給された際の画質劣化を軽減すること。【解決手段】トランスコーダは、入力ストリームＢＳｉｎが供給されるデコーダ部５と、低いビットレートの出力ストリームＢＳｏｕｔを生成するエンコーダ部６を含む。デコーダ部５は、イントラ復号処理ユニット５５を含み、イントラ復号化データを生成する。イントラ復号化データは、Ｉスライスの正確なデータに対応する。エンコーダ部６の量子化器６３の出力の逆量子化６４、逆変換６５により、イントラ再復号化データが生成される。イントラ符号処理ユニット６７でイントラ再予測により生成されるイントラ再符号化データは、変換器６２、量子化器６３、エンコーダ６８により処理される。Ｉスライスのデータ誤差が低減され、Ｉスライス、Ｐスライス、Ｂスライスの画質劣化が回避される。【選択図】図４
2008244993.tif 000002
【特許請求の範囲】
【請求項１】
動画符号化入力ビットストリームのビットレートを低いビットレートに変換して動画符号化出力ビットストリームを生成することが可能であるトランスコーディングのための装置は、前記動画符号化入力ビットストリームが供給されるデコーダ部と、前記デコーダ部のデコード出力信号が供給されることにより前記動画符号化出力ビットストリームを生成するエンコーダ部とを含み、
前記デコーダ部は、デコーダと、逆量子化器と、逆変換器と、イントラ復号処理ユニットとを含み、前記デコーダの入力には前記動画符号化入力ビットストリームが供給され、前記デコーダの出力は前記逆量子化器の入力に供給され、前記逆量子化器の出力は前記逆変換器の入力に供給され、前記イントラ復号処理ユニットは、以前に復号化されたＩスライスの復号化データと前記逆変換器の出力の復号情報とから、イントラ復号化データを生成して、
前記エンコーダ部は、変換器と、量子化器と、エンコーダとを含み、前記変換器の入力には前記デコーダ部の出力からの前記イントラ復号化データが供給され、前記変換器の出力は前記量子化器の入力に供給され、
前記エンコーダ部は前記量子化器の量子化出力の逆量子化と逆変換とによりイントラ再復号化データを生成して、前記エンコーダ部は前記イントラ再復号化データと前記イントラ復号化データとを用いたイントラ符号化によって前記動画符号化出力ビットストリームを生成するものであるトランスコーディングのための装置。
【請求項２】
前記エンコーダ部は、第２逆量子化器と、第２逆変換器と、イントラ符号処理ユニットとを更に含み、
前記エンコーダ部は、前記量子化器の前記量子化出力の前記第２逆量子化器による前記逆量子化と前記第２逆変換器による前記逆変換とにより前記イントラ再復号化データを生成して、
前記エンコーダ部の前記イントラ符号処理ユニットと前記変換器と前記量子化器とは、前記イントラ再復号化データと前記イントラ復号化データとを用いた前記イントラ再符号化を行うものである請求項１に記載のトランスコーディングのための装置。
【請求項３】
第１入力端子と第２入力端子と出力端子とを持つ第１スイッチを更に含み、前記第１スイッチの前記第１入力端子と前記第２入力端子とは前記デコーダ部の前記逆量子化器の出力と前記エンコーダ部の前記変換器の出力にそれぞれ接続され、前記第１スイッチの前記出力端子は前記エンコーダ部の前記量子化器の入力に接続され、
前記動画符号化入力ビットストリームの中で処理すべきスライスがＩスライスであることに応答して、前記第１スイッチの前記第２入力端子に供給される前記エンコーダ部の前記変換器の前記出力からの信号が前記第１スイッチの前記出力端子に伝達され、
前記動画符号化入力ビットストリームの中で処理すべきスライスがＰスライスまたはＢスライスであることに応答して、前記第１スイッチの前記第１入力端子に供給される前記デコーダ部の前記逆量子化器の前記出力からの信号が前記第１スイッチの前記出力端子に伝達されるものである請求項２に記載のトランスコーディングのための装置。
【請求項４】
前記デコーダ部は更にインター復号処理ユニットを含み、
前記インター復号処理ユニットは、前記以前の復号化データと前記逆変換器の前記出力の前記復号情報とから、インター復号化データを生成して、
前記エンコーダ部は更にインター符号処理ユニットを含み、前記エンコーダ部の前記変換器の入力には前記デコーダ部の出力からの前記インター復号化データが供給され、前記変換器の前記出力は前記量子化器の前記入力に供給され、前記エンコーダ部は前記量子化器の前記量子化出力の前記逆量子化と前記逆変換とによりインター再復号化データを生成して、
前記インター符号処理ユニットと前記変換器と前記量子化器とは前記インター再復号化データと前記インター復号化データを用いたインター符号化によって前記動画符号化出力ビットストリームを生成するものである請求項１に記載のトランスコーディングのための装置。
【請求項５】
前記デコーダ部は更にインター復号処理ユニットを含み、
前記インター復号処理ユニットは、前記以前の復号化データと前記逆変換器の前記出力の前記復号情報とから、インター復号化データを生成して、
前記エンコーダ部は更にインター符号処理ユニットを含み、前記エンコーダ部の前記変換器の入力には前記デコーダ部の出力からの前記インター復号化データが供給され、前記変換器の前記出力は前記量子化器の前記入力に供給され、前記エンコーダ部は前記量子化器の前記量子化出力の前記逆量子化と前記逆変換とによりインター再復号化データを生成して、
前記インター符号処理ユニットと前記変換器と前記量子化器とは前記インター再復号化データと前記インター復号化データを用いたインター符号化によって前記動画符号化出力ビットストリームを生成するものである請求項３に記載のトランスコーディングのための装置。
【請求項６】
前記処理すべきスライスであるＰスライスまたはＢスライスの入力ビットストリームを前記デコーダ部の前記デコーダ、前記逆量子化器で処理して、前記エンコーダの前記スイッチ、前記量子化器、前記エンコーダで処理する第１処理モードを含み、
前記入力ビットストリームを前記デコーダ部の前記デコーダ、前記逆量子化器、前記逆変換器、前記インター復号処理ユニットで処理して、前記エンコーダの前記変換器、前記スイッチ、前記量子化器、前記第２逆量子化器、前記第２逆変換器、前記インター符号処理ユニット、前記エンコーダで処理する第２処理モードを含み、
前記第１処理モードと前記第２処理モードとのいずれかで処理するかは前記装置のシステム初期化の動作モードの設定により選択可能である請求項３に記載のトランスコーディングのための装置。
【請求項７】
前記動画符号化入力ビットストリームはＨ．２６４／ＡＶＣに準拠しているものである請求項２に記載のトランスコーディングのための装置。
【請求項８】
前記エンコーダ部の前記変換器はＨ．２６４整数変換を行うものであり、前記デコーダ部の前記逆変換器と前記エンコーダ部の前記第２逆変換器とは、前記Ｈ．２６４整数変換と逆の逆整数変換を行うものである請求項７に記載のトランスコーディングのための装置。
【請求項９】
動画符号化入力ビットストリームのビットレートを低いビットレートに変換して動画符号化出力ビットストリームを生成することが可能であるトランスコーディングのための方法は、前記動画符号化入力ビットストリームを受信してデコードする第１のステップと、前記第１のステップにより生成されるデコード出力信号が供給されることにより前記動画符号化出力ビットストリームを生成する第２のステップとを含み、
前記第１のステップでは、前記動画符号化入力ビットストリームはデコーディングの処理と逆量子化の処理と逆変換の処理とを受け、前記第１のステップでは以前に復号化されたＩスライスの復号化データと前記逆変換の変換結果による復号情報とからイントラ復号化データが生成され、
前記第２のステップでは前記第１のステップで生成された前記イントラ復号化データは変換の処理と量子化の処理とを受け、前記第２のステップでは前記量子化による処理結果の逆量子化と逆変換とによりイントラ再復号化データが生成され、前記第２のステップでは前記イントラ再復号化データと前記イントラ復号化データとを用いたイントラ符号化によって前記動画符号化出力ビットストリームが生成されるものであるトランスコーディングのための方法。
【請求項１０】
前記第２のステップは、第２逆量子化の処理と、第２逆変換の処理とを更に含み、
前記第２のステップでは、前記量子化による量子化出力の前記第２逆量子化の前記処理による前記逆量子化と前記第２逆変換の前記処理による前記逆変換とにより前記イントラ再復号化データが生成されるものである請求項９に記載のトランスコーディングのための方法。
【請求項１１】
前記第２のステップは、前記第１のステップの前記逆量子化の前記処理の逆量子化処理結果と前記第２のステップの前記イントラ復号化データの前記変換の前記処理の変換処理結果とのいずれかを選択してその選択結果が前記量子化の前記処理に投入されるものであり、
前記動画符号化入力ビットストリームの中で処理すべきスライスがＩスライスであることに応答して、前記選択では前記第２のステップの前記イントラ復号化データの前記変換の前記処理の前記変換処理結果が選択されて前記量子化の前記処理に投入されるものであり、
前記動画符号化入力ビットストリームの中で処理すべきスライスがＰスライスまたはＢスライスであることに応答して、前記選択では前記第１のステップの前記逆量子化の前記処理の前記逆量子化処理結果が選択されて前記量子化の前記処理に投入されるものである請求項１０に記載のトランスコーディングのための方法。
【請求項１２】
前記動画符号化入力ビットストリームはＨ．２６４／ＡＶＣに準拠しているものである請求項９に記載のトランスコーディングのための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画符号化入力ビットストリームのビットレートを低いビットレートに変換して動画符号化出力ビットストリームを生成するトランスコーディングのための装置および方法に関するものである。また、本発明は、特にＨ．２６４／ＡＶＣのようなイントラ・フレーム予測による符号化データを含む符号化入力ビットストリームが供給された際の画質劣化を軽減するのに好適な技術に関する。
【背景技術】
【０００２】
動画像符号化方式としては、現在ＭＰＥＧによるＭＰＥＧ−２やＭＰＥＧ−４による動画像符号化方式が世界的に普及している。ＩＴＵ−Ｔの勧告Ｈ．２６４として承認されるとともにＩＳＯ／ＩＥＣによって国際基準１４４９６−１０（ＭＰＥＧ  ｐａｒｔ  １０）  Ａｄｖａｎｃｅｄ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（ＡＶＣ）として承認されたＨ．２６４／ＡＶＣが最新の国際標準のビデオ符号化である。尚、ＭＰＥＧは、Moving Picture Expert Groupの略である。また、ＩＴＵ−Ｔは、International Telecommunication Union、 Telecommunication Standardization Sectorの略である。尚ＩＳＯ／ＩＥＣは、International Organization for Standardization/ International Electrotechnical Commissionの略である。
【０００３】
下記非特許文献１には、勧告Ｈ．２６４／ＡＶＣに準拠したビデオ符号化技術が記載されている。勧告Ｈ．２６４／ＡＶＣによるビデオコーディングは、ビデオコーディング層（Ｖｉｄｅｏ  Ｃｏｄｉｎｇ  Ｌａｙｅｒ）と、ネットワーク抽象層（Ｎｅｔｗｏｒｋ  Ａｂｓｔｒａｃｔｉｏｎ  Ｌａｙｅｒ）とから構成されている。尚、ビデオコーディング層はビデオコンテキストを有効に表現するように設計されたものであり、ネットワーク抽象層はビデオのＶＣＬ表現をフォーマットするとともに種々の転送層や記憶媒体による転送のために適切な方法でのヘッダ情報を与えるものである。
【０００４】
また、下記非特許文献２には、Ｈ．２６４／ＡＶＣによるビデオコーディング層（ＶＣＬ）は、ブロックベースドハイブリッドビデオコーディングと呼ばれるアプローチに従っていると記載している。ＶＣＬ設計は、マクロブロック、スライス、スライスブロックから構成されており、各ピクチャーは固定サイズの複数のマクロブロックに分割され、各マクロブロックは輝度成分で１６×１６サンプルの四角形ピクチャー領域とそれに対応する２つの色差成分のそれぞれに四角形サンプル領域とを含んでいる。
【０００５】
また、下記非特許文献３には、ＭＰＥＧ２動画信号のビットストリームを異なるビットレート、レベルもしくはプロファイルにトランスコーディングすることが記載されている。更に、下記非特許文献３には、トランスコーディングのためのトランスコーダーは、２種類存在することも記載されている。１種類目は、デコーダとエンコーダとのカスケード接続により構成されたフル（完全）トランスコーダーである。前段のデコーダは、可変長デコーダ（ＶＬＤ）、逆量子化器（ＩＱ）、逆離散コサイン変換器（ＩＤＣＴ）、デコーダ予測ループで構成されている。後段のエンコーダは、エンコーダ予測ループ、離散コサイン変換器（ＤＣＴ）、量子化器（Ｑ）、逆量子化器（ＩＱ）、逆離散コサイン変換器（ＩＤＣＴ）、可変長エンコーダ（ＶＬＣ）から構成されている。２種類目は、１種類目のフル（完全）トランスコーダーから逆離散コサイン変換器（ＩＤＣＴ）と離散コサイン変換器（ＤＣＴ）とエンコーダ予測ループとデコーダ予測ループとが省略されたドリフティー（漂流性）トランスコーダーである。
【０００６】
更に、下記非特許文献４には、ディジタルＴＶ、ＤＶＤ、ＨＤＴＶで広く使用されているＭＰＥＧ−２による圧縮映像をより良好なＨ．２６４標準のフォーマットにトランスコードすることが記載されている。Ｈ．２６４はＭＰＥＧ−２には含まれていなかったイントラ予測を可能とし、イントラ予測は遅い動きで高い空間的相関によりマクロブロックの大きなビット節約が可能となる。ＭＰＥＧ−２のビットストリームからＨ．２６４のビットストリームへのトランスコーディングは、カスケーディッドクローズドループトランスコーディングアーキテクチャーにより可能である。このアーキテクチャーの前段は、可変長デコーダ（ＶＬＤ）、逆量子化器（Ｑ−１）、逆離散コサイン変換器（ＤＣＴ−１）、ＭＰＥＧ−２動き補償ループで構成されている。アーキテクチャーの後段は、Ｈ．２６４整数変換器（ＨＴ）、量子化器（Ｑ）、逆量子化器（Ｑ−１）、Ｈ．２６４整数逆変換器（ＨＴ−１）、Ｈ．２６４動き補償ループで構成されている。
【０００７】
また、下記非特許文献５には、下記非特許文献４に記載されたトランスコーディングアーキテクチャーと同一のアーキテクチャーがインター・フレームに使用されることが記載されている。また、この下記非特許文献５には、イントラ・フレームに使用されるトランスコーディングアーキテクチャーも記載されている。イントラ・フレームに使用されるアーキテクチャーの可変長デコーダ（ＶＬＤ）、逆量子化器（Ｑ−１）、逆離散コサイン変換器（ＤＣＴ−１）で構成されている。アーキテクチャーの後段は、Ｈ．２６４整数変換器（ＨＴ）、量子化器（Ｑ）、逆量子化器（Ｑ−１）、Ｈ．２６４整数逆変換器（ＨＴ−１）、ピクセルバッファ、イントラ予測部で構成されている。
【０００８】
また、下記非特許文献６には、Ｈ．２６４は、以前のＭＰＥＧ基準と比較すると、高いコーディング品質で２倍以上の圧縮比を提供すると記載されている。しかし、Ｈ．２６４のビデオコーディングの計算複雑性は、以前のＭＰＥＧ基準よりも高く、専用ハードウェア設計によるＨ．２６４ビデオコーディングのリアルタイム処理を実現する必要がある。一方、ポータブルマルチメディアデバイスでの高品質ビデオコーディングの要請は、Ｈ．２６４ハードウェア設計の電力消費削減の設計チャレンジを動機付けている。従って、高品質Ｈ．２６４ビデオコーディングの低コストと低消費電力のハードウェア実現が、この研究分野で顕在化した傾向となっている。更に、下記非特許文献６には、Ｈ．２６４ビデオデコーディングが記載されている。入力ビットストリームはシンタックスデコーダに供給され、シンタックスデコーダの出力は逆量子化器、逆変換器に供給される。Ｈ．２６４ビデオデコーディングには、２つのデコーディングループが存在している。１つ目は空間的領域の圧縮データをデコードするためのイントラ予測ループであり、２つ目は時間的領域の圧縮データをデコードするためのインター予測ループである。
【０００９】
更に、下記非特許文献７には、ＭＰＥＧ−４やＨ．２６４のビデオ符号化のためのハイブリッドコーディング方式のビデオエンコーダが記載されている。このビデオエンコーダは、変換器、量子化器、逆量子化器、逆変換器、デブロッキングフィルタ、フレームバッファ、動き予測部、動き補償部、イントラ予測部、エントロピーコーディング部により構成されている。
【００１０】
【非特許文献１】Ｔｈｏｍａｓ  Ｗｉｅｇａｎｄ  ｅｔ  ａｌ，  “Ｏｖｅｒｖｉｅｗ  ｏｆ  ｔｈｅ  Ｈ．２６４／ＡＶＣ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ  Ｓｔａｎｄａｒｄ”，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＣＩＲＣＵＩＴＳ  ＡＮＤ  ＳＹＳＴＥＭＳ  ＦＯＲ  ＶＩＤＥＯ  ＴＥＣＨＮＯＬＯＧＹ，  ＪＵＬＹ  ２００３，  ＰＰ．１−１９．
【非特許文献２】ＧＡＲＹ  Ｊ．  ＳＵＬＬＩＶＡＮ  ｅｔ  ａｌ，  “Ｖｉｄｅｏ  Ｃｏｍｐｒｅｓｓｉｏｎ−Ｆｒｏｍ  Ｃｏｎｃｅｐｔ  ｔｏ  ｔｈｅ  Ｈ．２６４／ＡＶＣ  Ｓｔａｎｄａｒｄ” ，  ＰＲＯＣＥＥＤＩＮＧ  ＯＦ  ＴＨＥ  ＩＥＥＥ，  ＶＯＬ．９３、  Ｎｏ。１、  ＪＡＮＵＡＲＹ  ２００５，ＰＰ．１８−３１．
【非特許文献３】Ｍｉｋｅ  Ｋｎｅｅ  ｅｔ  ａｌ，  “ＳＥＡＭＬＥＳＳ  ＣＯＮＣＡＴＥＮＡＴＩＯＮ−Ａ  ２１ｓｔ  ＣＥＮＴＵＲＹ  ＤＲＥＡＭ”，ｈｔｔｐ：／／ｗｗｗ．ｂｂｃ．ｃｏ．ｕｋ／ａｔｌａｎｔｉｃ／ｐｄｆ−ｆｉｌｅｓ／ｍｏｎｔｐａｐ．ｐｄｆ[平成１９年２月１５日検索]
【非特許文献４】Ｔｕａｎｊｉｅ  Ｑｉａｎ  ｅｔ  ａｌ，  “Ｔｒａｓｆｏｒｍ  Ｄｏｍａｉｎ  Ｔｒａｎｓｃｏｒｄｉｎｇ  Ｆｒｏｍ  ＭＰＥＧ−２  ｔｏ  Ｈ．２６４  Ｗｉｔｈ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ  Ｄｒｉｆｔ−Ｅｒｒｏｒ  Ｃｏｍｐｅｎｓａｔｉｏｎ，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＣＩＲＣＵＩＴＳ  ＡＮＤ  ＳＹＳＴＥＭＳ  ＦＯＲ  ＶＩＤＥＯ  ＴＥＣＨＮＯＬＯＧＹ，  ＶＯＬ．１６，  ＮＯ．４，  ＡＰＲＩＬ  ２００６，  ＰＰ．５２３−５３４．
【非特許文献５】Ｔｕａｎｊｉｅ  Ｑｉａｎ  ｅｔ  ａｌ，  “Ｔｒａｓｆｏｒｍ  Ｄｏｍａｉｎ  Ｔｒａｎｓｃｏｒｄｉｎｇ  Ｆｒｏｍ  ＭＰＥＧ−２  ｔｏ  Ｈ．２６４  Ｗｉｔｈ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ  Ｄｒｉｆｔ  Ｅｒｒｏｒ  Ｃｏｍｐｅｎｓａｔｉｏｎ，  Ｐｒｏｃ．  ＩＥＥＥ  Ｗｏｒｋｓｈｏｐ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓ．  Ｓｙｓｔ．  （ＳＩＰＳ），  Ｎｏｖ．  ２００５，  ＰＰ．６３５−６４０．
【非特許文献６】Ｃｈｉｅｎ−Ｃｈａｎｇ  Ｌｉｎ  ｅｔ  ａｌ，  “Ａ  １６０Ｋ  Ｇａｔｅｓ／４．５ＫＢ  ＳＲＡＭ  Ｈ．２６４  Ｖｉｄｅｏ  Ｄｅｃｏｄｅｒ  ｆｏｒ  ＨＤＴＶ  Ａｐｐｌｉｃａｔｉｏｎｓ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．４２，  ＮＯ．１，  ＪＡＮＵＡＲＹ  ２００７，  ＰＰ．１７０−１８２．
【非特許文献７】Ｓｈａｏ−Ｙｉ  Ｃｈｉｅｎ  ｅｔ  ａｌ，  “Ｈａｒｄｗａｒｅ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｄｅｓｉｇｎ  ｏｆ  Ｖｉｄｅｏ  Ｃｏｍｐｒｅｓｓｉｏｎ  ｆｏｒ  Ｍｕｌｔｉｍｅｄｉａ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍｓ、  ＩＥＥＥ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｍａｇａｚｉｎｅ，  Ａｕｇｕｓｔ  ２００５，  ＰＰ．１２３−１３１．
【発明の開示】
【発明が解決しようとする課題】
【００１１】
≪本発明に先立って検討されたトランスコーダー≫
本発明に先立って本発明者等は、動画像符号化信号のビットレートを変更するトランスコーディングを実行する動画処理半導体集積回路の開発に従事した。
【００１２】
図１は、本発明に先立って本発明者等によって開発されたビットレート変更を可能とするトランスコーディング半導体集積回路を示す図である。図１の半導体集積回路のチップＣｈｉｐは、カスケード接続されたデコーダ部１とエンコーダ部２とを含んでいる。このカスケード接続されたデコーダ部１とエンコーダ部２とは、前記非特許文献５に記載されたインター・フレームに使用されるカスケーディッドクローズドループトランスコーディングアーキテクチャーと極めて類似している。すなわち、前段のデコーダ部１は、可変長デコーダ１０、逆量子化器１１、逆変換器１２、加算器１３とフレームメモリ１４と動き補償部１５との動き補償ループで構成されている。後段のエンコーダ部２は、減算器２１、変換器２２、量子化器２３、逆量子化器２４、逆変換器２５、加算器２６とフレームメモリ２７と動き補償部２８との動き補償ループ、可変長エンコーダ２９で構成されている。後段のエンコーダ部２の可変長エンコーダ２９の出力から、前段のデコーダ部１の可変長デコーダ１０の入力に供給される動画像符号化入力信号ＢＳｉｎのビットレートよりも低いビットレートの動画像符号化出力信号ＢＳｏｕｔを生成することができる。
【００１３】
また、図１に示したトランスコーダーは、出力がＨ．２６４／ＡＶＣのイントラ・フレームとなる場合、アーキテクチャーが変化する。図２は、図１に示したトランスコーダーがイントラ・フレームでＨ．２６４／ＡＶＣのトランスコーディングを行う場合のアーキテクチャーを示す図である。図２のトランスコーダーの前段のデコーダ部１は、可変長デコーダ１０、逆量子化器１１、逆変換器１２で構成されている。図２のトランスコーダーの後段のエンコーダ部２は、減算器２１、変換器２２、量子化器２３、逆量子化器２４、逆変換器２５、加算器２６、フレームメモリ２７、イントラ予測部２０１で構成されている。図２に示したトランスコーダーは、前記非特許文献５に記載されたイントラ・フレームに使用されるカスケーディッドクローズドループトランスコーディングアーキテクチャーと極めて類似している。
【００１４】
しかしながら、本発明者等による検討により図１と図２とに示したトランスコーディング半導体集積回路では、イントラ・フレームのイントラ予測の演算量も比較的大きく、インター・フレームの動き予測と動き補償とのための演算量が非常に大きいことが判明した。トランスコーディングを、チップに内蔵のプロセッサのソフトウェアで実現する場合には、リアルタイム処理が困難となる。トランスコーディングを、チップに内蔵のハードウェアで実現すると、回路規模と消費電力とが大きくなってしまう。その結果、このトランスコーディング半導体集積回路を電池動作のモバイル機器に搭載することが、困難となった。
【００１５】
図３は、本発明に先立って本発明者等によって開発された他の方式のトランスコーディング半導体集積回路を示す図である。図３の半導体集積回路のチップＣｈｉｐは、カスケード接続されたデコーダ部３とエンコーダ部４とを含んでいる。このカスケード接続されたデコーダ部３とエンコーダ部４とは、前記非特許文献３に記載されたドリフティー（漂流性）トランスコーダーと極めて類似している。すなわち、前段のデコーダ部３は、可変長デコーダ３０、逆量子化器３１のみで構成されている。後段のエンコーダ部４は、量子化器４１、可変長エンコーダ４２、制御ユニット４３のみで構成されている。図３のチップでは図１の逆変換器、変換器、エンコーダ予測ループ、デコーダ予測ループが省略されているので、演算量を大幅に削減することができる。トランスコーディングを、チップに内蔵のプロセッサのソフトウェアで実現しても、リアルタイム処理が可能となる。トランスコーディングを、チップに内蔵のハードウェアで実現すると、回路規模と消費電力とを大幅に削減することができる。上述の回路の省略により、ＭＰＥＧ２では、インター・フレーム予測（フレーム間予測）により生成されるＰピクチャーとＢピクチャーとでは若干画質は劣化するが、予測画像を利用せず符号化されるＩピクチャーでは画質劣化は生じない。従って、図３に示したトランスコーダーは、ＭＰＥＧ２では全体の画質劣化は比較的小さなレベルに抑圧できるため、有用な技術である。尚、ＭＰＥＧの分野でも良く知られているように、Ｈ．２６４／ＡＶＣ以外の動画像符号化方式におけるＩピクチャーは予測画像を利用せず符号化される。また、ＰピクチャーはＩピクチャーからインター・フレーム予測により生成され、ＢピクチャーはＩピクチャーとＰピクチャーとから双方向補間のインター・フレーム予測により生成される。
【００１６】
しかしながら、本発明者等は図３に示したトランスコーダーをＨ．２６４／ＡＶＣの動画像符号化信号のビットレートの変更に適用した場合に、著しい画質劣化が生じると言う問題を見い出したものである。
【００１７】
このＨ．２６４／ＡＶＣの動画像符号化信号の画質劣化のメカニズムを説明する前に、Ｈ．２６４／ＡＶＣ（アドバンスドビデオコーディング）について説明する。
【００１８】
≪Ｈ．２６４／ＡＶＣによる符号化ビデオシーケンス≫
ＨＤＴＶ（高精細テレビ）は水平方向に最大で１９２０個のピクセルと垂直方向に最大で１０８０本の走査線との大画面を持ち、２つのスキャンモードを有する。１つ目は交互走査線によるインターレース・スキャンであり、２つ目は連続走査線によるプログレッシブ・スキャンである。Ｈ．２６４／ＡＶＣのビデオコーディング層（Ｖｉｄｅｏ  Ｃｏｄｉｎｇ  Ｌａｙｅｒ）の符号化ビデオシーケンスも、インターレースド・フレームとプログレッシブ・フレームとに対応する。
【００１９】
図８はＨ．２６４／ＡＶＣのＶＣＬの符号化ビデオシーケンスで規定されたプログレッシブ・フレームＰＦとインターレースド・フレームＩＦとを示す図である。同図に示すように、インターレースド・フレームＩＦでは、偶数番号の行を含むトップフィールドＴＦと奇数番号の行を含むボトムフィールドＢＦが別個に異なった時間に符号化されている。
【００２０】
図９は、Ｈ．２６４／ＡＶＣに準拠した１つのピクチャーのスライスとマクロブロックへのパーティションとイントラ・フレーム予測とを示す図である。同図に示すように、１つのピクチャーは例えば複数のスライスＳｌｉｃｅ＃０、Ｓｌｉｃｅ＃１、Ｓｌｉｃｅ＃２に分割され、１つのスライスＳｌｉｃｅ＃０はＭＢ０００〜ＭＢＳ２０７の３２個のマクロブロックに分割されている。１つのピクチャーの全てのマクロブロックＭＢ０００〜ＭＢ８１１のそれぞれは、輝度成分で１６×１６サンプルの四角形ピクチャー領域とそれに対応する２つの色差成分のそれぞれに８×８サンプル領域とを含んでいる。各スライスは自己包含であり、スライスは基本的には１つのピクチャーの他のスライスからのデータを使用することなくデコードされることができる。しかし、完全に正確なデコーディングのために、他のスライスからのなんらかの情報がスライス境界を跨るデブロックフィルタを適用するために必要とされる。スライスのタイプは、主としてＩスライス、Ｐスライス、Ｂスライスである。Ｉスライスは、ＭＰＥＧ−２のＩピクチャーと同様に、１つのスライスの全てのマクロブロックがインター・フレーム予測（フレーム間予測）されることなく符号化されている。ただし、ＭＰＥＧ−２のＩピクチャーと異なり、Ｉスライスのマクロブロックはイントラ・フレーム予測により符号化されている。Ｐスライスは、ＭＰＥＧ−２のＰピクチャーと同様に、マクロブロックが予測ブロック当たり１つの動き補償予測信号によるインター・フレーム予測（フレーム間予測）により符号化されている。Ｂスライスは、マクロブロックが予測ブロック当たり重み付け平均により結合される２つの動き補償予測信号によるインター・フレーム予測（フレーム間予測）により符号化されている。尚、PスライスおよびBスライスは、イントラ・フレーム予測により符号化されているマクロブロックを含むことができる。また、Bスライスは、予測ブロック当たり１つの動き補償予測信号によるインター・フレーム予測（フレーム間予測）により符号化されているマクロブロックを含むことができる。
【００２１】
≪Ｈ．２６４／ＡＶＣによるイントラ・フレーム予測≫
図１０は、Ｈ．２６４／ＡＶＣに準拠したイントラ・フレーム予測で４×４サンプルの１つのブロックが空間的に近傍のサンプルから予測される予測モードＰＭの様子を示す図である。当然、イントラ・フレーム予測でされる４×４サンプルの１つのブロックの面積は、１６×１６サンプルの１つのマクロブロックよりも小さな面積である。同図に示すように、記号ａから記号ｐまでの４×４ブロックの１６サンプルは、記号Ａから記号Ｑとラベルされた近傍ブロック中で以前に復号されたサンプルを使用して予測することができる。更に、図１０に示すように予測モードＰＭは、９つの４×４予測モードを含んでいる。モード０（垂直予測）では４×４ブロックの上のブロックのサンプルから矢印に示すようにコピーされた値から予測され、モード１（水平予測）では４×４ブロックの左のブロックのサンプルから矢印に示すようにコピーされた値から予測され、モード２（ＤＣ予測）では４×４ブロックの上のブロックと左のブロックのうちの有効画素の平均値から予測される。モード３（斜め左下予測）では斜め右上のサンプルから矢印に示すように予測され、モード４（斜め右下予測）では斜め左上のサンプルから矢印に示すように予測される。モード５（垂直右下予測）では斜め左上のサンプルから矢印に示すように予測され、モード６（水平右下予測）では斜め左上のサンプルから矢印に示すように予測される。モード７（垂直左下予測）では斜め右上のサンプルから矢印に示すように予測され、モード８（水平右上予測）では斜め左下のサンプルから矢印に示すように予測される。
【００２２】
≪Ｈ．２６４／ＡＶＣによるインター・フレーム予測≫
図１１は、インター・フレーム予測に際してＨ．２６４／ＡＶＣに準拠した動き補償予測のために、１つのマクロブロックが更に小さな領域に分割されることを示す図である。図１１の上段は輝度で１６×１６、１６×８、８×１６、８×８のサンプルのブロックサイズのセグメンテーションを示し、図１１の下段は輝度で８×８、８×４、４×８、４×４のサンプルのブロックサイズのセグメンテーションを示している。図１１の上段と下段との動き補償予測のためのブロックは、動き補償予測のためのシンタックスを含んでいる。このシンタックスを利用することによって、１つ以上の以前に符号化されたピクチャーが動き補償予測のための参照に使用されるマルチピクチャー動き補償予測が可能となる。
【００２３】
輝度でＭ×Ｎのサンプルの各予測ブロックのための予測信号は、対応する参照ピクチャーの領域のディスプレースメントによって得ることができる。対応する参照ピクチャーの領域は、変換動きベクトルとピクチャー参照インデックスとにより指定される。動き補償の精度は、輝度のサンプルの間の距離の４分の１の単位である。動きベクトルが整数サンプル位置を示す場合には、予測信号は参照ピクチャーの対応するサンプルで構成される。他の場合には、非整数位置を生成するために対応するサンプルは補間により得ることができる。ハーフサンプル位置の予測値は、一次元６タップのＦＩＲ（ファイナイトインパルスレスポンス）フィルタを垂直と水平とに適用することによって得ることができる。クォーターサンプル位置の予測値は、整数位置とハーフサンプル位置とのサンプルの平均により得ることができる。
【００２４】
図１２は、Ｈ．２６４／ＡＶＣのマルチピクチャー動き補償予測を示す図である。現在のピクチャーＣＰは以前に符号化されたピクチャーから動きベクトルとピクチャー参照パラメータΔ（＝１、２、４）とを伝達することによって予測されることができる。
【００２５】
≪図３のトランスコーダーのＨ．２６４／ＡＶＣの画質劣化のメカニズム≫
図１０で示したようにＨ．２６４／ＡＶＣのイントラ・フレーム予測では、記号ａから記号ｐまでの４×４ブロックの１６サンプルは、記号Ａから記号Ｑまでの近傍ブロック中で以前に復号されたサンプルを使用して予測される。Ｈ．２６４／ＡＶＣでは、このイントラ・フレーム予測により予測されたサンプルデータとの差分データがエンコードの段階で生成される。Ｈ．２６４のデコードの段階では、イントラ・フレーム予測により予測されたサンプルデータとの差分データとを使用することで、Ｉスライスの画素データが再生されるものである。
【００２６】
しかしながら、図３のトランスコーダーの前段のデコーダ部３には、イントラ・フレーム予測のためのリソースが存在していない。従って、図３に示したトランスコーダーにＨ．２６４／ＡＶＣの動画像符号化信号のビットストリームが供給されても、イントラ・フレーム予測により予測されるサンプルデータが生成されることはない。すなわち、図１０の記号ａ〜記号ｐの予測サンプルデータが生成されることなく、差分データのみが予測サンプルデータと無関係に生成されてしまう。しかし、図３のトランスコーダーに供給される動画像符号化入力信号ＢＳｉｎと出力される動画像符号化出力信号ＢＳｏｕｔでは記号Ａ〜記号Ｑの近傍ブロック中で以前に復号されたサンプルが異なるため、各々のイントラ・フレーム予測の予測サンプルデータが異なることは自明である。
【００２７】
その結果、図３のトランスコーダーにて生成される動画像符号化出力信号ＢＳｏｕｔのＩスライスの内部では、イントラ・フレーム予測の誤差が蓄積されることになる。従って、Ｉスライスの内部で先頭の画素の画質劣化よりも、中間と後半との画素での画質劣化が顕著になる。更に、生成されたＩスライスからインター・フレーム予測で生成されるＰスライスとＢスライスも、時間の経過と伴に画質劣化が顕著になる。
【００２８】
このように本発明は、本発明に先立った本発明者等による検討を基にして為されたものである。また、本発明の目的とするところは、イントラ・フレーム予測による符号化データを含む符号化入力ビットストリームが供給された際の画質劣化を軽減することにある。
【００２９】
本発明のその他の目的とその他の特徴は、以下の説明から明らかとなるであろう。
【課題を解決するための手段】
【００３０】
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
【００３１】
すなわち、本発明の代表的なトランスコーディングのための装置は、動画符号化入力ビットストリーム（ＢＳｉｎ）のビットレートを低いビットレートに変換して動画符号化出力ビットストリーム（ＢＳｏｕｔ）を生成することが可能である。
【００３２】
前記装置は、前記動画符号化入力ビットストリームが供給されるデコーダ部（５）と、前記動画符号化出力ビットストリームを生成するエンコーダ部（６）とを含む。前記デコーダ部はイントラ復号処理ユニット（５５）を含むことにより、イントラ復号化データを生成する。前記エンコーダ部には前記デコーダ部の出力からの前記イントラ復号化データが供給されることにより、イントラ再復号化データが生成される。前記エンコーダ部は、前記イントラ再復号化データと前記イントラ復号化データとを用いたイントラ符号化によって前記動画符号化出力ビットストリームを生成するものである（図４参照）。
【発明の効果】
【００３３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３４】
すなわち、本発明によれば、イントラ・フレーム予測による符号化データを含む符号化入力ビットストリームが供給された際の画質劣化を軽減することができる。
【発明を実施するための最良の形態】
【００３５】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３６】
〔１〕本発明の代表的な実施の形態によるトランスコーディングのための装置は、動画符号化入力ビットストリーム（ＢＳｉｎ）のビットレートを低いビットレートに変換して動画符号化出力ビットストリーム（ＢＳｏｕｔ）を生成することが可能である。前記装置は、前記動画符号化入力ビットストリームが供給されるデコーダ部（５）と、前記デコーダ部のデコード出力信号が供給されることにより前記動画符号化出力ビットストリームを生成するエンコーダ部（６）とを含む。
【００３７】
前記デコーダ部は、デコーダ（５０）と、逆量子化器（５１）と、逆変換器（５２）と、イントラ復号処理ユニット（５５）とを含む。前記デコーダの入力には前記動画符号化入力ビットストリームが供給され、前記デコーダの出力は前記逆量子化器の入力に供給される。前記逆量子化器の出力は、前記逆変換器の入力に供給される。前記イントラ復号処理ユニットは、以前に復号化されたＩスライスの復号化データと前記逆変換器の出力の復号情報とから、イントラ復号化データを生成する。
【００３８】
前記エンコーダ部は、変換器（６２）と、量子化器（６３）と、エンコーダ（６８）とを含む。前記変換器の入力には前記デコーダ部の出力からの前記イントラ復号化データが供給され、前記変換器の出力は前記量子化器の入力に供給される。
【００３９】
前記エンコーダ部は前記量子化器の量子化出力の逆量子化と逆変換とによりイントラ再復号化データを生成して、前記エンコーダ部は前記イントラ再復号化データと前記イントラ復号化データとを用いたイントラ符号化によって前記動画符号化出力ビットストリームを生成するものである（図４参照）。
【００４０】
前記実施の形態によれば、デコーダ部で生成されたイントラ復号化データは、Ｉスライスの正確なデータに対応するものである。エンコーダ部の量子化器の出力の逆量子化、逆変換により、イントラ再復号化データが生成される。生成されたイントラ再復号化データは変換器、量子化器、エンコーダにより処理され、動画符号化出力ビットストリームがエンコーダ部の出力から生成される。Ｉスライスのデータ誤差が低減され、Ｉスライス、Ｐスライス、Ｂスライスの画質劣化が回避されることができる。
【００４１】
好適な実施の形態として、前記エンコーダ部は、第２逆量子化器（６４）と、第２逆変換器（６５）と、イントラ符号処理ユニット（６７）とを更に含む。前記エンコーダ部は、前記量子化器の前記量子化出力の前記第２逆量子化器による前記逆量子化と前記第２逆変換器による前記逆変換とにより前記イントラ再復号化データを生成するものである。前記エンコーダ部の前記イントラ符号処理ユニットと前記変換器と前記量子化器とは、前記イントラ再復号化データと前記イントラ復号化データとを用いた前記イントラ再符号化を行うものである。
【００４２】
より好適な実施の形態として、前記装置は、第１入力端子と第２入力端子と出力端子とを持つ第１スイッチ（６９）を更に含む。前記第１スイッチの前記第１入力端子と前記第２入力端子とは、前記デコーダ部の前記逆量子化器の出力と前記エンコーダ部の前記変換器の出力にそれぞれ接続され、前記第１スイッチの前記出力端子は前記エンコーダ部の前記量子化器の入力に接続される。
【００４３】
前記動画符号化入力ビットストリームの中で処理すべきスライスがＩスライスであることに応答して、前記第１スイッチの前記第２入力端子に供給される前記エンコーダ部の前記変換器の前記出力からの信号が前記第１スイッチの前記出力端子に伝達される。
【００４４】
前記動画符号化入力ビットストリームの中で処理すべきスライスがＰスライスまたはＢスライスであることに応答して、前記第１スイッチの前記第１入力端子に供給される前記デコーダ部の前記逆量子化器の前記出力からの信号が前記第１スイッチの前記出力端子に伝達される。
【００４５】
具体的な実施の形態として、前記デコーダ部は更にインター復号処理ユニット（５７）を含む。前記インター復号処理ユニットは、前記以前の復号化データと前記逆変換器の前記出力の前記復号情報とから、インター復号化データを生成する。
【００４６】
前記エンコーダ部は更にインター符号処理ユニット（６０３）を含む。前記エンコーダ部の前記変換器の入力には前記デコーダ部の出力からの前記インター復号化データが供給され、前記変換器の前記出力は前記量子化器の前記入力に供給される。前記エンコーダ部は、前記量子化器の前記量子化出力の前記逆量子化と前記逆変換とによりインター再復号化データを生成する。前記インター符号処理ユニットと前記変換器と前記量子化器とは、前記インター再復号化データと前記インター復号化データを用いたインター符号化によって前記動画符号化出力ビットストリームを生成するものである。
【００４７】
より具体的な実施の形態として、前記処理すべきスライスであるＰスライスまたはＢスライスの入力ビットストリームを前記デコーダ部の前記デコーダ、前記逆量子化器で処理して、前記エンコーダの前記スイッチ、前記量子化器、前記エンコーダで処理する第１処理モードを前記装置が含む。また、前記装置は、前記入力ビットストリームを前記デコーダ部の前記デコーダ、前記逆量子化器、前記逆変換器、前記インター復号処理ユニットで処理して、前記エンコーダの前記変換器、前記スイッチ、前記量子化器、前記第２逆量子化器、前記第２逆変換器、前記インター符号処理ユニット、前記エンコーダで処理する第２処理モードを含む。前記第１処理モードと前記第２処理モードとのいずれかで処理するかは前記装置のシステム初期化の動作モードの設定により選択可能である（図５参照）。
【００４８】
他のより具体的な実施の形態として、前記動画符号化入力ビットストリームはＨ．２６４／ＡＶＣに準拠しているものである。
【００４９】
更に具体的な実施の形態として、前記エンコーダ部の前記変換器はＨ．２６４整数変換を行うものであり、前記デコーダ部の前記逆変換器と前記エンコーダ部の前記第２逆変換器とは、前記Ｈ．２６４整数変換と逆の逆整数変換を行うものである。
【００５０】
〔２〕本発明の他の実施の形態によるトランスコーディングのための方法は、動画符号化入力ビットストリームのビットレートを低いビットレートに変換して動画符号化出力ビットストリームを生成することが可能である。前記方法は、前記動画符号化入力ビットストリームを受信してデコードする第１のステップ（５）と、前記第１のステップにより生成されるデコード出力信号が供給されることにより前記動画符号化出力ビットストリームを生成する第２のステップ（６）とを含む。
【００５１】
前記第１のステップでは、前記動画符号化入力ビットストリームは、デコーディング（５０）の処理と逆量子化（５１）の処理と逆変換（５２）の処理とを受ける。前記第１のステップでは、以前に復号化されたＩスライスの復号化データと前記逆変換の変換結果による復号情報とから、イントラ復号化データが生成される。
【００５２】
前記第２のステップでは、前記第１のステップで生成された前記イントラ復号化データは、変換（６２）の処理と量子化（６３）の処理とを受ける。前記第２のステップでは、前記量子化による処理結果の逆量子化（６４）と逆変換（６５）とによりイントラ再復号化データが生成される。前記第２のステップでは、前記イントラ再復号化データと前記イントラ復号化データとを用いたイントラ符号化によって前記動画符号化出力ビットストリームが生成されるものである。
【００５３】
好適な実施の形態として、前記第２のステップは、第２逆量子化の処理と、第２逆変換の処理とを更に含む。前記第２のステップでは、前記量子化による量子化出力の前記第２逆量子化の前記処理による前記逆量子化と前記第２逆変換の前記処理による前記逆変換とにより前記イントラ再復号化データが生成されるものである。
【００５４】
より好適な実施の形態として、前記第２のステップは、前記第１のステップの前記逆量子化の前記処理の逆量子化処理結果と前記第２のステップの前記イントラ復号化データの前記変換の前記処理の変換処理結果とのいずれかを選択してその選択結果が前記量子化の前記処理に投入されるものである。
【００５５】
前記動画符号化入力ビットストリームの中で処理すべきスライスがＩスライスであることに応答して、前記選択では前記第２のステップの前記イントラ復号化データの前記変換の前記処理の前記変換処理結果が選択されて前記量子化の前記処理に投入されるものである。
【００５６】
前記動画符号化入力ビットストリームの中で処理すべきスライスがＰスライスまたはＢスライスであることに応答して、前記選択では前記第１のステップの前記逆量子化の前記処理の前記逆量子化処理結果が選択されて前記量子化の前記処理に投入されるものである。
【００５７】
《実施の形態の説明》
次に、実施の形態について更に詳述する。
【００５８】
≪Ｈ．２６４／ＡＶＣによる動画符号化入力ビットストリームが供給されるトランスコーダー≫
図４は、本発明の１つの実施の形態によるトランスコーダーを示す図である。図４に示すトランスコーダーのデコーダ部５の可変長デコーダ（ＶＬＤ）５０の入力端子には、Ｈ．２６４／ＡＶＣの動画符号化入力ビットストリームＢＳｉｎが供給される。その結果、図４に示すトランスコーダーのエンコーダ部６の可変長エンコーダ（ＶＬＣ）６８の出力端子から、Ｈ．２６４／ＡＶＣの動画符号化出力ビットストリームＢＳｏｕｔが生成されることができる。エンコーダ部６のビットストリーム生成能力を調整することにより、供給される動画符号化入力ビットストリームＢＳｉｎのビットレートよりも低いビットレートの動画符号化出力ビットストリームＢＳｏｕｔが生成されることが可能である。すなわち、エンコーダ部６の量子化器６３の量子化パラメータをデコーダ部５の逆量子化器５１の量子化パラメータよりも大きくすることにより、それが可能となる。また、デコーダ部５の可変長デコーダ（ＶＬＤ）５０の可変長データのビット数よりもエンコーダ部６の可変長エンコーダ（ＶＬＣ）６８の可変長データのビット数を小さくすることもできる。その結果、この低ビットレートの動画符号化出力ビットストリームＢＳｏｕｔは、電池動作のポータブルマルチメディアデバイスに搭載される低消費電力のＨ．２６４／ＡＶＣビデオデコーダによってリアルタイム処理に十分な余裕でデコードされることが可能となる。
【００５９】
図４に示すトランスコーダーのデコーダ部５は、可変長デコーダ（ＶＬＤ）５０、逆量子化器（ＩＱ）５１、逆変換器（ＩＴ）５２、加算器（＋）５３、イントラ復号処理ユニット（Ｉｎｔｒａ１）５５、ループフィルタ（ＬＦ１）５４を含む。可変長デコーダ５０の入力にはＨ．２６４／ＡＶＣの動画符号化入力ビットストリームＢＳｉｎが供給され、可変長デコーダ５０の出力は逆量子化器５１の入力に供給される。逆量子化器５１の出力は、逆変換器５２の入力に供給される。
【００６０】
イントラ復号処理ユニット５５と加算器５３とは、Ｉスライス内の復号化対象となるブロックの近傍ブロック中で以前に復号されたイントラ復号化データと復号化対象のブロックに関する逆変換器５２の出力の復号情報とから、新しいイントラ復号化データを生成する。すなわち、近傍ブロック中で以前に復号されたイントラ復号化データは、図１０に示したＨ．２６４／ＡＶＣのイントラ・フレーム予測における記号A〜記号Qのサンプルである。また、新しいイントラ復号化データは、図１０に示したＨ．２６４／ＡＶＣのイントラ・フレーム予測における記号ａ〜記号ｐのサンプルである。加算器５３の一方の入力端子には可変長デコーダ５０、逆量子化器５１、逆変換器５２から復号化対象となるブロックに関する復号情報が供給される。この復号情報は、図１０に示したＨ．２６４／ＡＶＣのイントラ・フレーム予測の予測データと記号ａ〜記号ｐのサンプルの差分であるイントラ予測差分データとを含んでいる。加算器５３の他方の入力端子に出力が接続されたイントラ復号処理ユニット５５の入力には、イントラ予測に従って加算器５３の出力からの近傍ブロック中で以前に復号されたイントラ復号化データが供給される。イントラ復号処理ユニット５５は、イントラ予測に従ってイントラ復号化データから、記号ａ〜記号ｐのサンプルに対応する予測データを演算して、加算器５３の他方の入力端子に供給する。その結果、加算器５３の出力から、新しいイントラ復号化データが生成される。また、ループフィルタ５４は、加算器５３の出力であるイントラ復号化データのフィルタ処理と雑音抑圧とを行う。
【００６１】
図４に示すトランスコーダーのエンコーダ部６は、減算器（−）６１、変換器（Ｔ）６２、スイッチ６９、量子化器（Ｑ）６３、逆量子化器（ＩＱ）６４、逆変換器（ＩＴ）６５、加算器（＋）６６、イントラ符号処理ユニット（Ｉｎｔｒａ２）６７、可変長エンコーダ（ＶＬＣ）６８を含む。変換器６２の入力には減算器６１を介してデコーダ部５の出力からのイントラ復号化データが供給され、変換器６２の出力はスイッチ６９を介して量子化器６３の入力に供給される。エンコーダ部６は、量子化器６３の量子化出力の逆量子化６４と逆変換６５とによりイントラ再復号化データを生成する。エンコーダ部６は、このイントラ再復号化データとデコーダ部５の出力のイントラ復号化データとから、イントラ符号化を実行する。このイントラ符号化はイントラ符号処理ユニット６７と減算器６１と変換器６２と量子化器６３と可変長エンコーダ６８とにより実行され、動画符号化出力ビットストリームＢＳｏｕｔがエンコーダ部６の出力から生成される。
【００６２】
すなわち、減算器６１の一方の入力端子にはデコーダ部５のループフィルタ５４の出力からのイントラ復号化データが供給され、減算器６１の出力は変換器６２の入力端子に供給される。変換器６２の出力はスイッチ６９の一方の入力端子に接続され、スイッチ６９の他方の入力端子にはデコーダ部５の逆量子化器５１の出力に接続される。スイッチ６９の出力は、量子化器６３の入力に接続される。量子化器６３の量子化出力は、逆量子化器６４と逆変換器６５とにより、イントラ再復号化データに変換される。また、デコーダ部５の可変長デコーダ５０から生成されるイントラ予測モード信号ＰＭが、エンコーダ部６のイントラ符号処理ユニット６７と可変長エンコーダ６８とに供給される。デコーダ部５のループフィルタ５４からのイントラ復号化データと逆変換器６５からのイントラ再復号化データとから、イントラ符号処理ユニット６７はイントラ符号化情報を生成する。デコーダ部５のループフィルタ５４からのイントラ復号化データとイントラ符号処理ユニット６７からのイントラ符号化情報とに応答して、減算器６１はイントラ差分データを生成する。減算器６１の出力のイントラ差分データは、変換器６２、スイッチ６９、量子化器６３、可変長エンコーダ６８により動画符号化出力ビットストリームＢＳｏｕｔに変換されてエンコーダ部６の出力から生成される。
【００６３】
≪Ｉスライスのデータの処理≫
図４に示すトランスコーダーは、Ｈ．２６４／ＡＶＣの動画符号化入力ビットストリームＢＳｉｎの中で処理すべきスライスがＩスライスであることに応答して、スイッチ６９の一方の入力端子に供給されるエンコーダ部６の変換器６２の出力が選択されてスイッチ６９の出力端子に伝達される。尚、入力ビットストリームＢＳｉｎの中で処理すべきスライスがＩスライス、Ｐスライス、Ｂスライスであることは、デコーダ部５の可変長デコーダ５０により容易に判断されることができる。また、エンコーダ部６の変換器６２は、図１０に示したＨ．２６４／ＡＶＣのイントラ・フレーム予測のための次式で示されるＨ．２６４整数変換（ＨＴ）カーネルマトリックスに従った整数変換を行う。更に、デコーダ部５の逆変換器５２とエンコーダ部６の逆変換器６５とは、この変換と逆の逆整数変換を行うものである。
【００６４】
【数１】
2008244993.tif 000003
【００６５】
従って、このＩスライスの処理では、図４に示すトランスコーダーでは、Ｈ．２６４／ＡＶＣの動画符号化入力ビットストリームＢＳｉｎのＩスライスの符号化データがデコーダ部５に供給される。特にデコーダ部５の逆変換器５２と加算器５３とイントラ復号処理ユニット５５とによって、以前に復号化されたＩスライスの復号化データと逆変換器５２の出力の復号情報とから、イントラ復号化データが生成される。すなわち、加算器５３の出力の以前の復号化データと逆変換器５２の出力の復号情報（イントラ予測データ、イントラ予測差分データ）とから、イントラ復号化データが生成される。ここで、デコーダ部５で生成されたイントラ復号化データは、Ｉスライスの正確なデータに対応するものである。このイントラ復号化データが後段のエンコーダ部６に供給されることにより、イントラ再予測と再差分データ生成とが行われることにより、Ｈ．２６４／ＡＶＣの動画再符号化出力ビットストリームＢＳｏｕｔが後段のエンコーダ部６から生成されるものである。
【００６６】
このようにして、図４に示すトランスコーダーでは、Ｉスライスのデータにエンコード誤差やデコード誤差が蓄積されることがなく、Ｉスライス、Ｐスライス、Ｂスライスの画質劣化を回避することが可能となる。
【００６７】
≪ＰスライスとＢスライスとのデータの処理≫
また、図４に示すトランスコーダーは、動画符号化入力ビットストリームＢＳｉｎの中で処理すべきスライスがＰスライスまたはＢスライスであることに応答して、デコーダ部５の逆量子化器５１の出力信号が供給されたエンコーダ部６のスイッチ６９の他方の入力端子の信号が選択されてスイッチ６９の出力端子に伝達される。
【００６８】
上述したように、ＰスライスとＢスライスとのインター・フレーム予測ではＦＩＲフィルタの適用によるハーフサンプル位置の動き予測が行われる。従って、ＰスライスとＢスライスの符号化データは動き予測からの差分データを含み、ＰスライスとＢスライスの復号化処理では動き予測と差分データとを用いた動き補償が行われる。処理すべきスライスがＰスライスまたはＢスライスであることに応答して、図４に示すトランスコーダーのエンコーダ部６のスイッチ６９の動作により、デコーダ部５の逆量子化器５１の出力は直接的にエンコーダ部６の量子化器６３の入力に供給される。動画符号化ビットストリームのビットレートの変換のために、デコーダ部５の逆量子化器５１の量子化パラメータよりもエンコーダ部６の量子化器６３の量子化パラメータが大きくされる。従って、この量子化パラメータの差により、デコーダ部５の逆量子化器５１の出力のＰスライスとＢスライスの復号化データよりもエンコーダ部６の量子化器６３の出力のＰスライスとＢスライスの符号化データは画質が劣化する。しかし、Ｉスライスでの画質劣化とは異なり、この画質劣化は他のタイミングで挿入されるＩスライスのデータ処理によりＰスライスまたはＢスライスの画質劣化がリセットされ、動画であるＰスライスとＢスライスとの画質劣化は視聴者の眼にそれ程目立たないものである。その結果、Ｉスライス、Ｐスライス、Ｂスライスで構成される一連の動画シーケンスの全体の画質劣化は比較的低いレベルにすることが可能となる。一方、図４に示すトランスコーダーは少ないハードウェアで構成できるので、低消費電力の電気的特性を得ることができる。
【００６９】
≪ＰスライスとＢスライスの画質を向上可能なトランスコーダー≫
図５は、本発明の他の１つの実施の形態によるトランスコーダーを示す図である。図５に示すトランスコーダーでは、図４に示すトランスコーダーよりもハードウェアと消費電力とが増加するが、ＰスライスとＢスライスの画質を改善することが可能となる。図４に示すトランスコーダーと比較すると、図５のデコーダ部５にはフレームメモリ５６、インター復号処理ユニット５７、スイッチ５８が追加され、図５のエンコーダ部６にはループ・フィルタ６０１、フレームメモリ６０２、インター符号処理ユニット６０３、スイッチ６０４が追加されている。
【００７０】
しかし、図５に示すトランスコーダーも、図４に示すトランスコーダーと同一の低消費電力のトランスコーディング動作を行うことができる。携帯電話端末やディジタル・カメラ等の電池動作の携帯電子機器のパワーオン時もしくはパワーオンリセット時等のシステム初期化のシーケンスに、トランスコーディングの動作モードを設定することできる。システム初期化に際して、特定のレベルまたは特定のビットパターンの動作モード信号が、図５に示すトランスコーダーに供給される。その結果、図５に示すトランスコーダーの動作モードは、低消費電力のトランスコーディング動作に設定される。すなわち、図５に示すトランスコーダーは、図４と同様に動画符号化入力ビットストリームＢＳｉｎの中で処理すべきスライスがＰスライスまたはＢスライスであることに応答する。この応答によって、エンコーダ部６のスイッチ６９の他方の入力端子に供給されるデコーダ部５の逆量子化器５１の出力が選択されて、スイッチ６９の出力端子に伝達される。この時には、デコーダ部５の可変長デコーダ５０、逆量子化器５１、エンコーダ部６のスイッチ６９、量子化器６３、可変長エンコーダ６８以外の回路は、非活性状態もしくは低消費電力待機状態に設定される。このようにして、図４のトランスコーダーによるＰスライス、Ｂスライスの処理と同様な低消費電力の処理が図５のトランスコーダーにより実行される。処理すべきスライスがＩスライスであることに応答して、デコーダ部５とエンコーダ部６とでＩスライスの処理に必要な回路が活性状態に設定される。デコーダ部５でＩスライスの処理に必要な回路は、可変長デコーダ５０、逆量子化器５１、逆変換器５２、加算器５３、イントラ復号処理ユニット５５、ループフィルタ５４、スイッチ５８である。エンコーダ部６でＩスライスの処理に必要な回路は、減算器６１、変換器６２、スイッチ６９、量子化器６３、逆量子化器６４、逆変換器６５、加算器６６、イントラ符号処理ユニット６７、可変長エンコーダ６８、スイッチ６０４である。このようにして、図４のトランスコーダーによるＩスライスの処理と同様な画質劣化の小さな処理が図５のトランスコーダーにより実行される。
【００７１】
システム初期化に際して、他の特定のレベルまたは他の特定のビットパターンの動作モード信号が図５のトランスコーダーに供給されると、図５のトランスコーダーの動作モードはＰスライス、Ｂスライスの高精細処理のトランスコーディング動作に設定される。この動作モードでは、処理すべきスライスがＰスライス、Ｂスライスであることに応答して、デコーダ部５とエンコーダ部６とでＰスライス、Ｂスライスの処理に必要な追加回路が活性状態に設定される。デコーダ部５でＰスライス、Ｂスライスの処理に必要な追加回路は、フレームメモリ５６、インター復号処理ユニット５７、スイッチ５８である。エンコーダ部６でＰスライス、Ｂスライスの処理に必要な追加回路は、ループ・フィルタ６０１、フレームメモリ６０２、インター符号処理ユニット６０３、スイッチ６０４である。
【００７２】
図５のトランスコーダーのデコーダ部５の可変長デコーダ５０の入力にはＨ．２６４／ＡＶＣの動画符号化入力ビットストリームＢＳｉｎが供給される。Ｐスライス又はＢスライスのビットストリームが供給された場合、インター復号処理ユニット５７とスイッチ５８と加算器５３とは、フレームメモリ５６に格納されている以前の復号化データと逆変換器５２の出力の復号情報とから、インター復号化データを生成する。加算器５３の一方の入力端子には可変長デコーダ５０、逆量子化器５１、逆変換器５２からＰスライス、Ｂスライスの復号情報が供給される。Ｐスライス、Ｂスライスの復号情報は、図１１、図１２に示したＨ．２６４／ＡＶＣのインター・フレーム予測の予測データとインター予測差分データとを含む。インター予測に従ってインター復号処理ユニット５７は、フレームメモリ５６の出力からの以前の復号化データを加算器５３の他方の入力端子に供給する。その結果、加算器５３の出力から、Ｐスライス、Ｂスライスのインター復号化データが生成される。
【００７３】
図５のトランスコーダーのエンコーダ部６の減算器６１の一方の入力端子にはデコーダ部５の出力からのＰスライス、Ｂスライスのインター復号化データが供給され、減算器６１の出力は変換器６２の入力に供給され、変換器６２の出力はスイッチ６９を介して量子化器６３の入力に供給される。エンコーダ部６は、量子化器６３の量子化出力の逆量子化６４と逆変換６５とによりインター再復号化データを生成する。エンコーダ部６は、このインター再復号化データとデコーダ部５の出力のインター復号化データとから、インター符号化を実行する。このインター符号化は変換器６２と量子化器６３と可変長エンコーダ６８とにより実行され、Ｐスライス、Ｂスライスの動画符号化出力ビットストリームＢＳｏｕｔがエンコーダ部６の出力から生成される。
【００７４】
すなわち、減算器６１の一方の入力端子にはデコーダ部５のループフィルタ５４の出力からのインター復号化データが供給され、減算器６１の出力は変換器６２の入力端子に供給される。変換器６２の出力はスイッチ６９の一方の入力端子に接続され、スイッチ６９の他方の入力端子にはデコーダ部５の逆量子化器５１の出力に接続される。スイッチ６９の出力は、量子化器６３の入力に接続される。量子化器６３の量子化出力は、逆量子化器６４、逆変換器６５、加算器６６、ループフィルタ６０１、フレームメモリ６０２により、インター再復号化データに変換される。また、デコーダ部５の可変長デコーダ５０から生成される動きベクトルＭＶが、エンコーダ部６のインター符号処理ユニット６０３と可変長エンコーダ６８とに供給される。デコーダ部５のループフィルタ５４からのインター復号化データとフレームメモリ６０２からのインター再復号化データとから、インター符号処理ユニット６０３はインター符号化情報を生成する。デコーダ部５のループフィルタ５４からのインター復号化データとインター符号処理ユニット６０３からのインター符号化情報とに応答して、減算器６１はインター差分データを生成する。減算器６１の出力のインター差分データは、変換器６２、スイッチ６９、量子化器６３、可変長エンコーダ６８によりＰスライス、Ｂスライスの動画符号化出力ビットストリームＢＳｏｕｔに変換されてエンコーダ部６の出力から生成される。
【００７５】
上述したように動画符号化ビットストリームのビットレートの変換のために、エンコーダ部６の量子化器６３の量子化パラメータが大きく設定される。従って、量子化器６３の大きな量子化パラメータにより、フレームメモリ６０２の出力のインター再復号化データは低精細画像となることは否定できない。しかし、インター符号処理ユニット６０３は、量子化器６３の大きな量子化パラメータに最適なインター再符号化情報を生成する。インター符号処理ユニット６０３からの最適なインター再符号化情報は、減算器６１、変換器６２、スイッチ６９、量子化器６３、可変長エンコーダ６８により、最適なＰスライス、Ｂスライスの動画符号化出力ビットストリームＢＳｏｕｔに変換されることができる。
【００７６】
≪ハードウェアを削減したトランスコーダー≫
図６は、本発明の更に他の１つの実施の形態によるトランスコーダーを示す図である。図５に示したトランスコーダーと比較すると、図６に示したトランスコーダーはハードウェアが削減されている。すなわち、図５のデコーダ部５と比較すると、図６のデコーダ５にはスイッチ５０９、５１０、５１１が追加されているものである。しかし、図６のエンコーダ部６では図５のエンコーダ部６の逆量子化器６４、逆変換器６５、加算器６６、スイッチ６０４、イントラ符号処理ユニット６７、インター符号処理ユニット６０３が削減されている。すなわち、図６のデコーダ５の逆量子化器ＩＱは、図５のデコーダ部５の逆量子化器５１と同一の機能５０１と図５のエンコーダ部６の逆量子化器６４と同一の機能６４とを兼用している。図６のデコーダ５の逆量子化器（ＩＱ）５０１が図５のデコーダ部５の逆量子化器５１と同一の機能５０１を実行するために、スイッチ５０９は図６のデコーダ５の可変長デコーダ５００の出力を逆量子化器５０１の入力に接続する。図６のデコーダ５の逆量子化器（ＩＱ）５０１が図５のエンコーダ部６の逆量子化器６４と同一の機能６４を実行するために、スイッチ５０９は図６のエンコーダ部６のスイッチ・量子化器６９、６３を逆量子化器（ＩＱ）６４の入力に接続する。図６のデコーダ５の逆量子化器（ＩＱ）５０１、６４の出力に接続された逆変換器ＩＴ、加算器、ループフィルタＬＦ１は、図５のデコーダ５の逆変換器５２、加算器５３、ループフィルタ５４と同一の機能５０２、５０３、５０４を実行する。また図６のデコーダ５の逆変換器ＩＴ、加算器、ループフィルタＬＦ１は、図５のエンコーダ部６の逆変換器６５、加算器６６、ループフィルタ６０１と同一の機能６５、６６、６０１を実行する。更に、図６のデコーダ５のイントラ処理ユニットＩｎｔｒａ１は、図５のデコーダ部５のイントラ符号処理ユニット５５と同一の機能５０５と図５のエンコーダ部６のイントラ符号処理ユニット６７と同一の機能６７とを実行する。図６のデコーダ５のインター処理ユニットＩｎｔｅｒ１は、図５のデコーダ部５のインター符号処理ユニット５７と同一の機能５０７と図５のエンコーダ部６のインター符号処理ユニット６０３と同一の機能６０３を兼用している。図６のデコーダ５のフレームメモリＦＭ１は、図５のデコーダ部５のフレームメモリ５６と同一の機能５０６と図５のエンコーダ部６のフレームメモリ６０２と同一の機能６０２を兼用している。
【００７７】
≪時分割動作のトランスコーダー≫
図６のトランスコーダーはパイプライン時分割動作を行うことにより、図６の前段のデコーダ５の回路は図５のデコーダ５の機能と図５のエンコーダ部６の機能とを交互に実行する。奇数番目のパイプライン期間では、図６のデコーダ５の複数のスイッチ５０９、５１０、５１１では、上側の入力端子の入力信号が出力端子に伝達される。その結果、図６のデコーダ５は図５のデコーダ５と全く同様にイントラ復号処理とインター復号処理とを行い、イントラ復号化データとインター復号化データは図６のエンコーダ６のフレームメモリ６０２に格納される。次に、偶数番目のパイプライン期間では、図６のデコーダ５の複数のスイッチ５０９、５１０、５１１では、下側の入力端子の入力信号が出力端子に伝達される。この時、図６のエンコーダ６のフレームメモリ６０２に格納された図６のデコーダ５によるイントラ復号化データとインター復号化データとがフレームメモリ６０２から読み出される。その結果、図６のデコーダ５は、図５のエンコーダと全く同様に、フレームメモリ６０２から読み出されたデータからイントラ再符号化データとインター再符号化データとを生成する。このイントラ再符号化データとインター再符号化データは変換器６２と量子化器６３と可変長エンコーダ６８とにより処理され、Ｉスライス、Ｐスライス、Ｂスライスの動画符号化出力ビットストリームＢＳｏｕｔがエンコーダ部６の出力から生成される。
【００７８】
≪トランスコーダーを搭載したポータブルマルチメディアデバイス≫
図７は本発明の上記に説明した実施の形態のトランスコーダー９を搭載したポータブルマルチメディアデバイスを示す図である。図７のトランスコーダー９は、図４、図５、図６のいずれかのトランスコーダーを採用することができる。
【００７９】
ポータブルマルチメディアデバイスがＨ．２６４／ＡＶＣによる動画を撮影可能なディジタル・カメラである場合には、図７に示すようにトランスコーダー９の前段にＨ．２６４／ＡＶＣビデオエンコーダ７が接続される。例えばディジタル・カメラのＣＣＤまたはＣＭＯＳイメージセンサ等の撮像装置からの動画ディジタルデータＶｉｎが、ビデオエンコーダ７に供給される。ビデオエンコーダ７は、減算器７０１、変換器７０２、量子化器７０３、逆量子化器７０４、逆変換器７０５、加算器７０６、ループフィルタ７０７、フレームメモリ７０８を含んでいる。ビデオエンコーダ７は、更にイントラ符号処理ユニット７０９、スイッチ７１０、動き評価ユニット７１１、動き補償ユニット７１２、エントロピーエンコーダ７１３を含んでいる。従って、Ｈ．２６４／ＡＶＣビデオエンコーダ７は、撮像装置から供給される動画ディジタルデータＶｉｎをＨ．２６４／ＡＶＣの動画符号化ビットストリームＢＳｉｎに圧縮変換する。尚、ループフィルタ７０７は、スライス境界のためのデブロックフィルタとして機能する。
【００８０】
ビデオエンコーダ７からのＨ．２６４／ＡＶＣの動画符号化ビットストリームＢＳｉｎは、トランスコーダー９を介してハードディスクドライブ（ＨＤＤ）、光ディスクドライブ、大容量不揮発性フラッシュメモリ等のメモリデバイス１００に格納される。電池動作のディジタル・カメラで記憶容量に制限があるメモリデバイス１００への動画データの長時間記録のために、トランスコーダー９により動画符号化ビットストリームのビットレートを変更することがある。すなわち、高いビットレートの動画符号化ビットストリームＢＳｉｎからトランスコーダー９は低いビットレートの動画符号化ビットストリームＢＳｏｕｔを生成する。
【００８１】
メモリデバイス１００へ格納された動画データのチェックのために、メモリデバイス１００に接続されたＨ．２６４／ＡＶＣビデオデコーダ８が使用される。ビデオデコーダ８は、エントロピーデコーダ８０１、逆量子化器８０２、逆変換器８０３、加算器８０４、ループフィルタ８０５、フレームメモリ８０６、イントラ復号処理ユニット８０７、スイッチ８０８、動き補償ユニット８０９を含んでいる。従って、Ｈ．２６４／ＡＶＣビデオデコーダ８は、メモリデバイス１００から読み出されたＨ．２６４／ＡＶＣの動画符号化ビットストリームＢＳｏｕｔを動画ディジタルデータＶｏｕｔに伸張変換する。伸張変換された動画ディジタルデータＶｏｕｔは、表示駆動ＬＳＩとＬＣＤ等の表示デバイスによりユーザーによりチェックされることが可能となる。
【００８２】
≪トランスコーダーを搭載したディジタル放送受信機≫
図１３は本発明の上記に説明した実施の形態のトランスコーダー９を搭載したディジタル放送受信機を示す図である。図１３のトランスコーダー９は、図４、図５、図６のいずれかのトランスコーダーを採用することができる。
【００８３】
ディジタル放送受信機は、図１３に示すようにトランスコーダー９の前段にディジタル放送チューナー１０１が接続され、チューナー１０１からの動画符号化ビットストリームＢＳｉｎがスイッチ１０２を介してトランスコーダー９に供給される。通常の放送視聴時は、トランスコーダー９はビデオデコーダとして動作して、動画符号化ビットストリームＢＳｉｎを動画ディジタルデータＶｏｕｔに伸張変換する。伸張変換された動画ディジタルデータＶｏｕｔは、表示駆動ＬＳＩとＬＣＤ等の表示デバイスによりユーザーにより視聴されることが可能となる。
【００８４】
一方、録画したディジタル放送を視聴したいというユーザーの需要に対応するため、チューナー１０１で受信されたディジタル放送データをチューナー１０１からポータブルマルチメディアデバイスの小容量のメモリデバイスへコピーすることがある。その場合には、ユーザーは、チューナー１０１で受信されたディジタル放送データの動画符号化ビットストリームＢＳｉｎをディジタル放送受信機内蔵の大容量メモリデバイス１００にまず格納する。ディジタル放送受信機内蔵の大容量メモリデバイス１００は、ハードディスクドライブ（ＨＤＤ）、光ディスクドライブ、大容量不揮発性フラッシュメモリ等によって構成されることができる。大容量メモリデバイス１００へ格納された動画データをポータブルマルチメディアデバイスの小容量のメモリデバイスへコピーするために、トランスコーダー９によるビットレート変換機能が利用されることができる。
【００８５】
すなわち、ディジタル放送受信機内蔵の大容量メモリデバイス１００に格納された高いビットレートの動画符号化ビットストリームＢＳｉｎは、トランスコーダー９によって低いビットレートの動画符号化ビットストリームＢＳｏｕｔに変換されることができる。この低ビットレートの動画符号化ビットストリームＢＳｏｕｔは、ディジタル放送受信機のトランスコーダー９から例えば家庭内ＬＡＮ等の通信回線を介してポータブルマルチメディアデバイスの小容量のメモリデバイスへ転送されコピーされることができる。ユーザーは、ポータブルマルチメディアデバイスを利用して好きな場所で好きな時間に、録画したディジタル放送を視聴することが可能となる．
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８６】
例えば、図４、図５、図６のいずれのトランスコーダー内部の複数のバードウェアによる処理をマルチプロセッサによる並列処理によるソフトウェア処理で実行することも可能である。
【００８７】
本発明は、動画符号化ビットストリームのビットレートを変更するトランスコーダー用半導体集積回路以外にも、このトランスコーダーを内蔵すると伴にアナログとディジタルとが混載したミックスドシグナルシステムＬＳＩにも適用することができる。
【図面の簡単な説明】
【００８８】
【図１】図１は、本発明に先立って本発明者等によって開発されたビットレート変更を可能とするトランスコーディング半導体集積回路を示す図である。
【図２】図２は、図１に示したトランスコーダーがイントラ・フレームでＨ．２６４／ＡＶＣのトランスコーディングを行う場合のアーキテクチャーを示す図である。
【図３】図３は、本発明に先立って本発明者等によって開発された他の方式のトランスコーディング半導体集積回路を示す図である。
【図４】図４は、本発明の１つの実施の形態によるトランスコーダーを示す図である。
【図５】図５は、本発明の他の１つの実施の形態によるトランスコーダーを示す図である。
【図６】図６は、本発明の更に他の１つの実施の形態によるトランスコーダーを示す図である。
【図７】図７は本発明の実施の形態のトランスコーダーを搭載したポータブルマルチメディアデバイスを示す図である。
【図８】図８はＨ．２６４／ＡＶＣのＶＣＬの符号化ビデオシーケンスで規定されたプログレッシブ・フレームとインターレースド・フレームとを示す図である。
【図９】図９は、Ｈ．２６４／ＡＶＣに準拠した１つのピクチャーのスライスとマクロブロックへのパーティションとイントラ・フレーム予測とを示す図である。
【図１０】図１０は、Ｈ．２６４／ＡＶＣに準拠したイントラ・フレーム予測で４×４サンプルの１つのブロックが空間的に近傍のサンプルから予測される予測モードの様子を示す図である。
【図１１】図１１は、インター・フレーム予測に際してＨ．２６４／ＡＶＣに準拠した動き補償予測のために１つのマクロブロックが更に小さな領域に分割されることを示す図である。
【図１２】図１２は、Ｈ．２６４／ＡＶＣのマルチピクチャー動き補償予測を示す図である。
【図１３】図１３は、本発明の実施の形態のトランスコーダー９を搭載したディジタル放送受信機を示す図である。
【符号の説明】
【００８９】
５０  可変長デコーダ
５１  逆量子化器
５２  逆変換器
５３  加算器
５４  ループフィルタ
５５  イントラ復号処理ユニット
５６  フレームメモリ
５７  インター復号処理ユニット
５８  スイッチ
６１  減算器
６２  変換器
６３  量子化器
６４  逆量子化器
６５  逆変換器
６６  加算器
６７  イントラ符号処理ユニット
６０１  ループフィルタ
６０２  フレームメモリ
６０３  インター符号処理ユニット
【図１】
2008244993.tif 000004
【図２】
2008244993.tif 000005
【図３】
2008244993.tif 000006
【図４】
2008244993.tif 000007
【図５】
2008244993.tif 000008
【図６】
2008244993.tif 000009
【図７】
2008244993.tif 000010
【図８】
2008244993.tif 000011
【図９】
2008244993.tif 000012
【図１０】
2008244993.tif 000013
【図１１】
2008244993.tif 000014
【図１２】
2008244993.tif 000015
【図１３】
2008244993.tif 000016