(57)【要約】【課題】充分小さい遅延時間で、ゲート信号などを伝達できるようにする。【解決手段】フォトカプラ１を用いた信号伝送回路と、パルストランス４を用いた信号伝送回路とを入力部においてそれぞれ並列に接続し、出力部においてフォトカプラによる信号伝送回路の出力と、パルストランスによる信号伝送回路の出力とが互いに加算されるように接続することで、フォトカプラ１による遅延時間をパルストランス４により補償し、遅れ時間を小さくする。【選択図】図１
2008193557.tif 000002
【特許請求の範囲】
【請求項１】
フォトカプラを用いた第１の信号伝送回路と、パルストランスを用いた第２の信号伝送回路とを入力部においてそれぞれ並列に接続し、出力部において前記第１の信号伝送回路の出力と、前記第２の信号伝送回路の出力とが互いに加算されるように接続し、かつ前記パルストランスの伝送可能なパルス幅を、前記フォトカプラの遅延時間よりも長く、入力信号のパルス幅よりも十分に短くすることを特徴とするパルス伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング電源などにおいて、ゲート信号を絶縁して伝送する場合に用いて好適なパルス伝送回路に関する。
【背景技術】
【０００２】
スイッチング電源などにおいては、制御回路と主回路とは互いに異なる電位で運用されることがあり、このような場合には、回路内のスイッチング素子のオン／オフを制御するゲート信号を絶縁して伝送することが必要になる。
このような回路として例えば特許文献１に開示されるような例があり、その例を図３として示す。
【０００３】
図３において、１はフォトカプラで、２，３は抵抗であり互いに絶縁された電源Ｐ１，Ｐ２に接続される。Ｐ１，Ｐ２はそれぞれＮ１，Ｎ２に対して、正の電圧を持つようにする。なお、ここではＰ１，Ｐ２は互いに同じ値の電圧としている。また、入力端子ＩＮは、図示されないスイッチ素子により、Ｎ１に対し短絡または開放状態にされる。
【０００４】
図４に図３の動作波形を示す。
いま、図３の入力端子ＩＮがＮ１と短絡されると、フォトカプラ１のフォトダイオードには図４にＩｆで示す入力電流が流れ、遅延時間Ｔｄ１後にフォトカプラ１のフォトトランジスタが動作することで、出力端子ＯＵＴはＮ２電位となる。その後、端子ＩＮが開放されるとＩｆが遮断され、遅延時間Ｔｄ２後に端子ＯＵＴはＰ２電位となる。このような動作により、出力側に信号が伝達されることになる。
【０００５】
【特許文献１】特開昭５９−０５０５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、例えば並列に接続された複数のスイッチング回路を同時に動作させる場合には、各回路へのゲート信号のタイミングを厳密に合わせる必要がある。なぜならば、タイミングがずれると、特定の回路に電流が集中したり、または或る回路の出力電圧を別の回路で短絡してしまい、結果として過電流を生じるからである。
高速のスイッチング素子では数ｎｓ〜数１０ｎｓ程度以内の遅れで動作できるものもあるが、フォトカプラは高速のものでも１００ｎｓ程度の遅延時間が存在し、さらにこの値は一定ではなく個体のばらつきや、温度変化または経年変化により或る範囲に分布する。このため、同時に動作すべき素子が動作を終えているタイミングで、別の素子はまだ動作を開始していないという場合もあり、上述のような問題が生じる。
【０００７】
一方、他の絶縁信号伝送手段としてはパルストランスを用いるものがあり、遅延時間は一般的にフォトカプラよりも小さくできるが、下記のような問題がある。
（１）パルストランスを小型化するためには、極力小さい鉄心を用いる必要があるが、磁気飽和を避けるために、磁束密度を飽和値以内にする必要がある。磁束密度はコイルの巻数に反比例するので、巻数を増やせば磁束密度を下げられるが、限られた体積の中で巻数を増やすには、巻線を細くする必要がある。巻線材料の入手性、巻線の信頼性の問題でこれには限度があるため、パルストランス自体の小型化には限界がある。
【０００８】
（２）パルストランスでは、直流や低周波の成分を伝送することができない。一方、ゲート信号は、状態に応じて時比率（スイッチング動作の一周期に占めるオン期間の割合）が大きく変化する場合がある。これに対応し、誤りなく信号を伝送するための回路がトランスの前後に必要となる。これは、例えば信号をさらに高周波の交流に変調し、トランスで絶縁した後に復調するなどの方法で実現できるが、回路規模が大きくなり小型化，低コスト化の妨げとなる。
【０００９】
この発明は以上のような点に鑑みなされたもので、その課題は充分小さい遅延時間で、ゲート信号などを伝達できるようにすることにある。
【課題を解決するための手段】
【００１０】
このような課題を解決するため、この発明では、フォトカプラを用いた第１の信号伝送回路と、パルストランスを用いた第２の信号伝送回路とを入力部においてそれぞれ並列に接続し、出力部において前記第１の信号伝送回路の出力と、前記第２の信号伝送回路の出力とが互いに加算されるように接続し、かつ前記パルストランスの伝送可能なパルス幅を、前記フォトカプラの遅延時間よりも長く、入力信号のパルス幅よりも十分に短くすることを特徴とする。
【発明の効果】
【００１１】
この発明によれば、最小限の大きさのパルストランスを組み合わせるだけで、ゲート信号を十分小さな遅延時間で伝送することが可能になる。
【発明を実施するための最良の形態】
【００１２】
図１はこの発明の実施の形態を示す回路図である。
図１からも明らかなように、図３の回路にパルストランス４を並列に接続した点が特徴である。なお、５〜７は抵抗、８〜１０はダイオード、１１はツェナーダイオードである。
【００１３】
図２は図１の動作を説明する波形図である。
いま、図１の入力端子ＩＮがＮ１と短絡されると、電流Ｉｆが流れるとともにパルストランス４の一次側に電圧Ｖ１が印加される。パルストランス４の遅延時間を無視するものとすると、その変圧比倍（図１では１：１としている）の電圧Ｖ２が瞬時に二次側に発生する。このとき、フォトカプラ１の出力電圧Ｖｃは、遅延があるためＰ２のままである。ここで、抵抗６，７の抵抗値が抵抗３の抵抗値に対して十分大きく、かつ互いに等しいものとすると、抵抗６，７の接続点電圧はＶｃ，Ｖ２の分圧値（極性を考慮した加算値）となるため、ほぼ０Ｖまで瞬時に低下し、これにより遅延無く「Ｌ」レベルの信号が伝達される。
【００１４】
遅延時間Ｔｄ１後にＶｃが０Ｖになると、ＯＵＴ端子の電圧は負になろうとするが、ダイオード１０によりクランプされるため、ほぼ０Ｖに留まる。パルストランス４はその後飽和し、Ｖ１，Ｖ２は０Ｖになってパルストランス４の入力は短絡状態になるが、その一次電流は抵抗５で制限される。
【００１５】
端子ＩＮが開放されると、パルストランス４の励磁電流がツェナーダイオード１１→ダイオード８→Ｐ１の経路で流れ、Ｖ１＝Ｖ２＝−Ｖｒとなる。このとき、ツェナーダイオード１１は、入力信号のＯＦＦ直後に、一定値の負の入力電圧をパルストランス４に与えるために設けられる。Ｖｃは遅延Ｔｄ２により未だ０Ｖなので、ＯＵＴ端子の電圧はほぼＶｒ／２となる。この電圧を、後段の回路が「Ｈ」レベルとして認識するように予め設定しておけば、遅延無く「Ｈ」レベルの信号を伝達できることになる。
【００１６】
その後、Ｖｃ＝Ｐ２電圧になると、ＯＵＴ端子の電圧はＰ２電圧を超えようとするが、ダイオード９によりクランプされるため、Ｐ２電圧よりわずかに高い電圧に留まる。パルストランス４の励磁電流はツェナーダイオード１１の電圧により減少し、０Ａになると再びＶ１＝Ｖ２＝０Ｖとなるが、このときは既にＶｃ＝Ｐ２電圧なので、ＯＵＴ端子の電圧はＰ２電圧のままとなる。
【００１７】
なお、パルストランス４は遅延時間の間だけ信号を伝達できれば良く、その後は飽和しても構わないため巻数を少なくでき、結果として小形のものを用いることができる。また直流，低周波成分の伝送はフォトカプラ１が行なうため、これらを伝えるための複雑な回路が不要となり、小形且つ安価な回路で遅延の無い伝送を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の実施の形態を示す回路図
【図２】図１の動作を説明する波形図
【図３】従来例を示す回路図
【図４】図３の動作を説明する波形図
【符号の説明】
【００１９】
１…フォトカプラ、２，３〜５〜７…抵抗、４…パルストランス、８〜１０…ダイオード、１１…ツェナーダイオード。
【図１】
2008193557.tif 000003
【図２】
2008193557.tif 000004
【図３】
2008193557.tif 000005
【図４】
2008193557.tif 000006