(57)【要約】  【課題】定電圧回路の故障でミストリップが伝送されないようにし、安価かつ信頼性の高い回路構成とした。  【解決手段】補助変成器を介して入力された系統の電流電圧情報信号はアナログフィルタａｆ１，ａｆ２を経てアナログ・ディジタルコンバータＡＤ１，ＡＤ２でディジタル情報信号に変換され、フォトカプラＰＣ１，ＰＣ２を介して中央演算装置ＣＰＵ１，ＣＰＵ２に入力され演算される。ＣＰＵ１，ＣＰＵ２は主電源Ｐから電力が供給され、正極母線Ｖと負極母線ＧＮＤ間に接続される。負極母線ＧＮＤとＣＯＭ電位となる線とを接続して、ＣＯＭ電位と負極母線ＧＮＤの接地電位とを同じ電位にする。定電圧回路ＣＶ１，ＣＶ２は主電源Ｐの正極母線Ｖと負極母線ＧＮＤに接続され、ＣＶ１，ＣＶ２の±電源電圧はａｆ１，ａｆ２とＡＤ１，ＡＤ２への動作供給電圧として与えられ、接地線ＧＮＤ１，ＧＮＤ２の接地電位と負極母線ＧＮＤの接地電位は電気的に分離される。  【選択図】図１
2008312327.tif 000002
【特許請求の範囲】
【請求項１】
系統の電流電圧情報を検出し、演算してディジタル保護継電装置に入力するアナログ入力回路において、
電流電圧情報を取り込む補助変成器と、
この補助変成器で取り込まれたアナログ情報を処理する第１、第２のアナログフィルタと、
これら第１、第２のアナログフィルタからのアナログ情報をディジタル情報に変換して出力する第１、第２のアナログ・ディジタルコンバータと、
出力されたディジタル情報を電気的に絶縁して出力する第１、第２の絶縁素子と、
第１、第２の絶縁素子からの出力情報をそれぞれ演算する第１、第２の中央演算装置と、
前記第１、第２のアナログフィルタとアナログ・ディジタルコンバータに動作供給電力を与える第１、第２の定電圧回路と、
前記第１、第２の中央演算装置と定電圧回路に電力を供給し、第１、第２のアナログフィルタとアナログ・ディジタルコンバータの接地線とは電気的に分離された接地線を有する主電源とを備えた
ことを特徴とするディジタル保護継電装置のアナログ入力回路。
【請求項２】
請求項１に記載のディジタル保護継電装置のアナログ入力回路において、
前記第１、第２の中央演算装置にだけ動作供給電力を与える主電源とを有し、
主電源と第１、第２定電圧回路とは正、負極とも電気的に分離されていることを特徴とするディジタル保護継電装置のアナログ入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力回路を二重化したディジタル保護継電装置のアナログ入力回路に関するものである。
【背景技術】
【０００２】
高信頼度の要求が高いディジタル保護継電装置（以下ＤＲｙと称す）では、回路を最大限二重化して１つの部品故障ではミストリップ出力を送出しないように構成されている。図３は従来の１例を示すＤＲｙのアナログ入力回路を二重化した回路構成図である。
【０００３】
この図３において、系統の電流電圧情報信号を補助変成器ＡＶＣＴにより得、その２次出力情報信号はアナログフィルタＡＦ１，ＡＦ２の第１、第２入力端に入力される。アナログフィルタＡＦ１，ＡＦ２からのアナログ情報信号はアナログ・ディジタルコンバータＡＤ１，ＡＤ２でディジタル情報信号に変換されて中央演算装置ＣＰＵ１，ＣＰＵ２に入力されて演算される。
【０００４】
図中、ＣＶ１は定電圧回路、Ｐは主電源、ＧＮＤは接地、Ｖは電圧を示し、定電圧回路ＣＶ１の定電圧Ｖ１はアナログフィルタＡＦ１，ＡＦ２の第２入力端に供給される。
【０００５】
上記のように構成されたアナログ入力回路における補助変成器ＡＶＣＴについての受動部品における信頼性は高い。また、主電源Ｐについては、電源異常時には図示しない電源監視回路によって中央演算装置ＣＰＵにリセットがかかるため、ミストリップにつながる確率は少ないことを考慮し、更に両者のコストや実装性も勘案して二重化されていない。さらに、アナログフィルタＡＦ１，ＡＦ２の中点電位を創出する定電圧回路ＣＶ１は、電子能動部品を使った回路で二重化したい回路であるが、次に示す理由で二重化することができない。
【０００６】
これは、図４に示す様に定電圧回路ＣＶ２を付加（図示波線）して二重化すると、電圧Ｖ１とＶ２間の電位差（どんなに精度よく製作しても電位差は生じる）によって、Ｖ１−Ｖ２間に横流が発生し定電圧回路が破壊されてしまうためである。
【特許文献１】特開平１０−２２９６３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図３に示したアナログ入力回路には、下記のような問題点がある。
【０００８】
定電圧回路については、電子能動部品を使った回路で様々な故障モードがあり、かつ故障確率は受動部品回路に比べてかなり高い。更にこの回路の故障時にはアナログ回路は二重化しているが、定電圧回路は共用しているため、アナログ・ディジタルコンバータＡＤ１，ＡＤ２出力値それぞれに大きく影響するので、二重化されたＣＰＵから同時にトリップ信号が出されてミストリップになる恐れがある。
【０００９】
なお、同じ単一回路である主電源Ｐの出力電圧が図示しない電源監視回路で検出可能な程度に大きく変化した場合は、図示しない電源監視回路出力で直ちに中央演算装置ＣＰＵ１，ＣＰＵ２共にリセットがかかるため、たとえアナログ・ディジタルコンバータＡＤ１，ＡＤ２出力値それぞれに影響があってもミストリップになる恐れはまずない。
【００１０】
次にアナログフィルタＡＦ１，ＡＦ２における中点電位の必要性について述べるに、２電源（±電源）方式のアナログ・ディジタルコンバータの二重化を考えるとコストが嵩むことは大きな問題となる。
【００１１】
また、ＤＲｙでＡＣ入力（正負の両極性を持つ）を１電源方式のアナログ・ディジタルコンバータで取り込むためには、図３、図４に示すようにアナログ・ディジタルコンバータ電源電圧の中点電位を基準電位とし、ＡＣ入力をこの基準電位に重畳する形で取り込む必要がある。ところが、この中点電位の創出回路を二重化すると前述したように横流が流れるために、二重化できない。このため、回路の信頼性の確保とコストの両立が難しくなる問題がある。
【００１２】
本発明は、上記の事情に鑑みてなされたもので、定電圧回路を二重化しても横流が発生することなく、また定電圧回路の故障でミストリップ信号が送出されないようにし、安価かつ信頼度の高い回路構成としたディジタル保護継電装置のアナログ入力回路を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明は、上記の課題を達成するために、系統の電流電圧情報を検出し、演算してディジタル保護継電装置に入力するアナログ入力回路において、電流電圧情報を取り込む補助変成器と、この補助変成器で取り込まれたアナログ情報を処理する第１、第２のアナログフィルタと、これら第１、第２のアナログフィルタからのアナログ情報をディジタル情報に変換して出力する第１、第２のアナログ・ディジタルコンバータと、出力されたディジタル情報を電気的に絶縁して出力する第１、第２の絶縁素子と、第１、第２の絶縁素子からの出力情報をそれぞれ演算する第１、第２の中央演算装置と、前記第１、第２のアナログフィルタとアナログ・ディジタルコンバータに動作供給電力を与える第１、第２の定電圧回路と、前記第１、第２の中央演算装置と定電圧回路に電力を供給し、第１、第２のアナログフィルタとアナログ・ディジタルコンバータの接地線とは電気的に分離された接地線を有する主電源とを備えたことを特徴とする。
【００１４】
また、本発明は、前記第１、第２の中央演算装置にだけ動作供給電力を与える主電源とを有し、主電源と第１、第２定電圧回路とは正、負極とも電気的に分離されていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、安価な単電源式のアナログ・ディジタルコンバータを使用して、補助変成器が共通のディジタル保護継電装置のアナログ入力回路の完全二重化を可能とし、かつ、回路を二重化しても横流の発生を無くし、高信頼度のディジタル保護継電装置が低価格で実現できる。
【００１６】
また、本発明によれば、ミストリップ信号が送出されないようにしたため、ディジタル保護継電装置の信頼度の向上を図ることができる。
【００１７】
さらに、主電源を使ってＡＣ入力のＣＯＭ電位を基準にした±電源を製作できるので、電源のコストも下げることができる。
【００１８】
さらにまた、アナログ入力回路の電源が主電源と絶縁された元電源から作成されるので、ＣＰＵ電源のＧＮＤ（接地）とＡＣ入力のＣＯＭを接続する必要がない。主電源の他にアナログ入力回路用電源が２組必要となるために、電源コストは高くなるが、アナログ入力回路電源とＣＰＵ回路の電源が完全に絶縁されるので、ＡＣ入力側から侵入してくるノイズのＣＰＵ回路への影響は小さくなる利点がある。
【発明を実施するための最良の形態】
【００１９】
以下本発明の実施の形態を図面に基づいて説明するに、図３との関連を明確にするために、同じ機能要素には同じ符号又は記号を付してその詳細な説明を省略する。
【００２０】
図１は実施の形態１を示すＤＲｙのアナログ入力回路を二重化した回路構成図で、図１において、系統からの電流電圧情報信号（ＡＣ入力）は、補助変成器ａｖｃｔを介してアナログフィルタａｆ１，ａｆ２の第１、第２入力端に供給される。アナログフィルタａｆ１，ａｆ２からのアナログ情報信号はアナログ・ディジタルコンバータＡＤ１，ＡＤ２でディジタル情報信号に変換されて、フォトカプラＰＣ１，ＰＣ２の入力のフォトダイオードに供給される。
【００２１】
フォトカプラＰＣ１，ＰＣ２は、フォトダイオードからの光信号をフォトトランジスタで受けて電気信号に変換する光絶縁素子から構成される。その光絶縁素子からの電気情報信号出力は、中央演算装置ＣＰＵ１，ＣＰＵ２に入力されて演算される。
【００２２】
中央演算装置ＣＰＵ１，ＣＰＵ２は主電源Ｐから電力が供給されるように正極母線Ｖと負極母線（接地）ＧＮＤ間に接続される。負極母線ＧＮＤとＡＣ入力のＣＯＭ電位となる線とを接続して、ＣＯＭ電位と負極母線ＧＮＤの接地電位とを同じ電位にする。Ｒ１，Ｒ２は抵抗である。
【００２３】
ＣＶ１，ＣＶ２は第１、第２の定電圧回路で、これら第１、第２の定電圧回路ＣＶ１，ＣＶ２は主電源Ｐの正極母線Ｖと負極母線（接地）ＧＮＤに接続され、第１、第２の定電圧回路ＣＶ１，ＣＶ２からは、両極性電圧（±Ｖ１，±Ｖ２）を送出する。
【００２４】
そして、正極性電圧（＋Ｖ１，＋Ｖ２）は、アナログフィルタａｆ１，ａｆ２とアナログ・ディジタルコンバータＡＤ１，ＡＤ２への動作供給電圧として与えられ、負極性電圧（−Ｖ１，−Ｖ２）は、それらの接地電位を得るために接地線ＧＮＤ１，ＧＮＤ２に供給される。なお、接地線ＧＮＤ１，ＧＮＤ２の接地電位と、主電源Ｐの負極母線ＧＮＤの接地電位は、電気的に分離されている。
【００２５】
第１、第２の定電圧回路ＣＶ１，ＣＶ２は、アナログフィルタとアナログ・ディジタルコンバータの消費電流が小さいので、チャージポンプ方式による電源回路で構成できる。チャージポンプ方式とは、コンデンサの充放電の繰り返しを用い昇圧を行うもので、数個の小容量コンデンサで昇圧が可能なためコイルや大容量コンデンサ、ダイオード等を必要とするコイル式に比べ、一般的に小型且つ安価に製作でき、コイル式に比べ、大電流化が困難であるため小電流用として用いられる。
【００２６】
上記のように二重化したアナログ入力回路のアナログフィルタａｆ１，ａｆ２とアナログ・ディジタルコンバータＡＤ１，ＡＤ２の定電圧回路ＣＶ１，ＣＶ２の接地電位と、中央演算装置ＣＰＵ１，ＣＰＵ２の主電源Ｐの接地電位とを電気的に分離する構成としたので、定電圧回路ＣＶ１，ＣＶ２間での横流の発生はなくなる。
【００２７】
これにより、補助変成器が共通のＤＲｙのアナログ入力回路の完全二重化が実現可能となり、高信頼度のＤＲｙが簡単な回路構成により安価に製作できるようになる。また、主電源Ｐを使ってＡＣ入力のＣＯＭ電位を基準にした±電源を作成できるので、電源製作のコスト低減を図ることができる。
【００２８】
図２は実施の形態２を示すＤＲｙのアナログ入力回路を二重化した回路構成図で、この図２の実施の形態２は、定電圧回路ＣＶ１，ＣＶ２に主電源Ｐから電力を供給しないで、個別に定電圧回路ＣＶ１，ＣＶ２を具備したものであり、また、実施の形態１のフォトカプラＰＣ１，ＰＣ２に代えて、トランスで絶縁しているディジタルアイソレータ等からなる第１、第２の絶縁インタフェースＩＳ１，ＩＳ２を使用して構成したものである。
【００２９】
ディジタルアイソレータ等からなる第１、第２の絶縁インタフェースＩＳ１，ＩＳ２は、トランスで絶縁をとりながら１次入力側電圧を２次出力側電圧として伝えるものである。
【００３０】
このような構成に形成することにより、定電圧回路ＣＶ１，ＣＶ２は、主電源Ｐを使用しないので、アナログ入力回路と中央演算処理装置間を完全に回路分離して構成できるようになる。このため、ＡＣ入力側から侵入してくるノイズの中央演算装置ＣＰＵ１，ＣＰＵ２への影響を低減することができる利点がある。
【００３１】
なお、図１のフォトカプラＰＣ１，ＰＣ２と、図２の第１、第２の絶縁インタフェースＩＳ１，ＩＳ２の差異は、アナログ入力回路と中央演算処理装置ＣＰＵ１，ＣＰＵ２間をディジタルの論理レベル（１，０）で伝えるか、アナログ（１，０の電圧レベル）で伝えるかだけであるので、図２の第１、第２の絶縁インタフェースＩＳ１，ＩＳ２の代わりに、フォトカプラＰＣ１，ＰＣ２を用いても良い。また、図１の定電圧回路の代わりに主電源Ｐから電源を取らず個別に電源をもつ図２の定電圧回路を用いても良い。
【図面の簡単な説明】
【００３２】
【図１】実施の形態１を示すＤＲｙのアナログ入力回路を二重化した回路構成図。
【図２】実施の形態２を示すＤＲｙのアナログ入力回路を二重化した回路構成図。
【図３】従来の１例を示すＤＲｙのアナログ入力回路を二重化した回路構成図。
【図４】従来の他の例を示すＤＲｙのアナログ入力回路を二重化した回路構成図。
【符号の説明】
【００３３】
ＡＶＣＴ…補助変成器
ＣＶ１，ＣＶ２…第１、第２の定電圧回路
ＡＦ１，ＡＦ２…第１、第２のアナログフィルタ
ＡＤ１，ＡＤ２…第１、第２のアナログ・ディジタルコンバータ
ＰＣ１，ＰＣ２…第１、第２のフォトカプラ
ＣＰＵ１，ＣＰＵ２…第１、第２の中央演算装置
Ｐ…主電源
ＧＮＤ…負極母線
ＧＮＤ１，ＧＮＤ２…接地線
【図１】
2008312327.tif 000003
【図２】
2008312327.tif 000004
【図３】
2008312327.tif 000005
【図４】
2008312327.tif 000006