(57)【要約】【課題】高い静電容量を維持しつつ、静電容量の均一性を向上させることができるコンデンサの製造方法を提供する。【解決手段】基板１０上のトレンチを形成すべき部位に下地金属層１１を形成し、その部位上にクーポン金属層１３を形成し、そのクーポン金属層１３の間に電極金属層１４をめっきにより埋め込み、クーポン金属層１３及び電極金属層１４の表面を研磨してクーポン金属層１３を露呈させ、クーポン金属層１３を除去してそのパターンに相当するトレンチ１４ａを形成し、そのトレンチ１４ａ内に誘電体膜１６及び電極金属層１４を順次積層し、薄膜コンデンサ１を得る。【選択図】図１１
2008252001.tif 000002
【特許請求の範囲】
【請求項１】
基体上に設けられた凹部を有する第１電極と、該第１電極上に設けられた誘電体層と、該誘電体層上に設けられた第２電極とを備える薄膜コンデンサを製造する方法であって、
前記基体上における少なくとも前記凹部が形成される部位に、前記第１電極の一部を構成する第１金属からなる下地金属層を形成する第１工程と、
前記基体上における前記凹部が形成される部位に、前記第１金属と異なる第２金属からなるクーポン金属層を形成する第２工程と、
前記下地金属層及び前記クーポン金属層上に、前記第１電極の残部を構成する第１金属からなる電極金属層をめっきし、該クーポン金属層の間を該電極金属層で埋め込む第３工程と、
前記クーポン金属層及び前記電極金属層の表面を研磨して、該クーポン金属層を該電極金属層から露呈させる第４工程と、
前記クーポン金属層及び前記電極金属層のうち該クーポン金属層を除去して、前記凹部を形成し、前記下地金属層の一部を露呈させる第５工程と、
前記電極金属層及び前記下地金属層上に、前記誘電体層を形成する第６工程と、
前記誘電体層上に、前記第２電極を形成する第７工程と、
を有する薄膜コンデンサの製造方法。
【請求項２】
前記第２工程において、
前記下地金属層上にレジストを塗布し、
前記レジストのうち前記凹部が形成される部位のレジストを除去して開口部を形成し、
前記開口部内に前記クーポン金属層をめっきする、
請求項１記載の薄膜コンデンサの製造方法。
【請求項３】
前記凹部を画成する前記電極金属層の開口端部を面取りする第８工程を有する、
請求項１記載の薄膜コンデンサの製造方法。
【請求項４】
前記第８工程においては、前記凹部を画成する前記電極金属層の開口端部を、ミリング又はエッチングによって面取りする、
請求項３記載の薄膜コンデンサの製造方法。
【請求項５】
前記第１金属として酸及びアルカリのうち一方に可溶な金属を用い、前記第２金属として該酸及びアルカリのうち一方に不溶な金属を用いる、
請求項１記載の薄膜コンデンサの製造方法。
【請求項６】
前記第１金属として主としてニッケルを含む金属を用い、前記第２金属として主として銅を含む金属を用いる、
請求項５記載の薄膜コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜コンデンサの製造方法に関し、特に、トレンチ型の薄膜コンデンサの製造方法に関する。
【背景技術】
【０００２】
コンピュータや携帯端末等の電子機器等の内部回路には、表面実装型の多種の電子部品が搭載されている。近時、電子機器の更なる高性能化及び小型化の要求に応えるべく、能動素子、受動部品を問わず、各種電子部品の更なる小型化及び薄型（薄膜）化が急務となっている。このような薄膜型の電子部品としては、薄膜形成プロセスを利用した、例えば、薄膜コンデンサ、薄膜インダクタ、薄膜ＬＣ複合部品、薄膜集中定数デバイス、薄膜分布定数デバイス、薄膜積層型複合部品等が挙げられる。
【０００３】
これらのなかでも薄膜コンデンサの単位体積（容積）当たりの静電容量を増大させつつ小型化及び薄型化を達成する手法の一つとして、基体にトレンチ（下地段差構造）を形成し、そのトレンチに薄膜コンデンサを形成する方法が提案されている（特許文献１参照）。この方法によれば、平滑な基体上に薄膜コンデンサを形成する場合に比して、薄膜コンデンサの電極表面積が増大するので、静電容量を大きくすることができる。
【特許文献１】特開平６−３２５９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなトレンチ型の薄膜コンデンサでは、トレンチのアスペクト比（ＡＲ：深さ／幅）を大きくすることにより、単位面積当たりの電極表面積をより増大させ、これにより、コンデンサの静電容量を更に増やすことが原理的に可能である。一般に、トレンチの形成方法としては、上記特許文献１に記載されているような電極となる金属基体にダイシングソーや電子ビーム等を用いてトレンチを形成する方法、電極となる基体上にトレンチパターンが付与されたレジストを形成し、そのレジストをマスクとしたドライエッチング又はウェットエッチングによりトレンチを形成する方法等が挙げられ、微細化において加工精度及び形状安定性を担保して静電容量のばらつきを抑える観点からは、エッチングによるトレンチ形成が好ましい。
【０００５】
ところが、高アスペクト比のトレンチを形成しようとすると、ドライ及びウェットに限らず異方性エッチングを用いたとしても、幅や深さが均一な形状を有するトレンチを形成することは困難であり、隣設されたトレンチ間やウェーハ等の基体又は基板面内（以下、まとめて「基体面内」又は「基板面内」という）におけるトレンチ形状のばらつきが大きく、最終的に形成される薄膜コンデンサの基板面内における静電容量の不均一性を招いてしまう。
【０００６】
かかる不都合を解消すべく、金属基体をエッチングする方法よりも高精度に高アスペクト比のトレンチを形成でき、しかも低コストの手法として、めっき技術を利用した手法が考えられる。これは、トレンチを形成すべき部位にレジストを塗布した後、フォトリソグラフィによってレジストにトレンチパターンを形成し、レジストの非形成領域をめっきにより下部電極となる金属層で埋め込み、それからレジストを除去することにより、トレンチを有する下部電極を形成するものである。
【０００７】
上述したとおり、基板面内における薄膜コンデンサの容量の均一性（面内均一性）を向上させるためには、トレンチ形状（幅、深さ）を基板面内において均一にすることが求められるが、近時のフォトリソグラフィによるレジストのパターニングの解像度は極めて高く、トレンチの幅ひいてはトレンチに埋め込まれる下部電極の線幅は十分な均一性が達成され得る。これに対し、基板面内において均一な高さの金属層をめっきによって直接形成することは困難なため、一旦、金属層を形成した後に、レジストとともにその金属層の表面をＣＭＰにより研磨して一定高さにする必要がある。
【０００８】
しかしながら、相対的に脆い（機械強度が低い）レジストと相対的に硬い（機械強度が高い）金属層を同時に研磨すると、レジストが破断してしまい金属層を平滑に研磨できなくなったり、また、レジストのパターン密度が高い領域における金属層の研磨速度が、レジストのパターン密度が低い領域における金属層の研磨速度に比して増大してしまい、これにより、金属層を平滑に研磨できなくなったりしてしまい、その結果、金属層が平坦化されず、基板面内におけるトレンチの深さを均一化することができないおそれがある。
【０００９】
そこで、本発明はかかる事情に鑑みてなされたものであり、高い静電容量を維持しつつ、静電容量の均一性を向上させることができる薄膜コンデンサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明による薄膜コンデンサの製造方法は、凹部を有する第１電極と、該第１電極上に設けられた誘電体層と、該誘電体層上に設けられた第２電極とを備える薄膜コンデンサを製造する方法であって、（１）基体上における少なくとも凹部が形成される部位に、第１電極の一部を構成する第１金属からなる下地金属層を形成する第１工程と、（２）基体上における凹部が形成される部位に、第１金属と異なる第２金属からなるクーポン金属層を形成する第２工程と、（３）下地金属層及びクーポン金属層上に、第１電極の残部を構成する第１金属からなる電極金属層をめっきし、クーポン金属層の間を電極金属層で埋め込む第３工程と、（４）クーポン金属層及び電極金属層の表面を研磨して、クーポン金属層を電極金属層から露呈させる第４工程と、（５）クーポン金属層及び電極金属層のうちクーポン金属層を除去して、凹部を形成し、下地金属層の一部を露呈させる第５工程と、（６）電極金属層及び下地金属層上に、誘電体層を形成する第６工程と、（７）誘電体層上に、第２電極を形成する第７工程とを有する。
【００１１】
なお、本発明において、下地金属層を構成する第１金属と電極金属層を構成する第１金属は、便宜上、同じ「第１金属」と記すが、前者の第１金属は、電極金属層を形成するときのめっき処理におけるシード（層）及び第１電極として機能するものであれば、後者の第１金属と種類及び組成が必ずしも同一でなくともよい。
【００１２】
このような製造方法では、まず、第１工程において第１金属からなる下地金属層が形成された基体上に、下地金属層の第１金属とは異なる第２金属からなるクーポン金属層が形成される。このクーポン金属層は、凹部が形成される部位に形成されており、言わば凹部の反転パターンを構成する。次に、その上に、第１金属からなる電極金属層が形成され、クーポン金属層の間に電極金属層が埋め込まれる。これにより、異なる二種の金属の複合体が形成される。それから、この複合体の表面が研磨され、クーポン金属層が電極金属層から露呈される。
【００１３】
このとき、基体の全面が上記二種の金属複合体で覆われているので、被研磨体全体の機械強度が十分に高くほぼ均一化されており、これにより、被研磨体が研磨によって欠落することなく、また、基体の面内における研磨速度が全体に亘って均一となる。その結果、クーポン金属層及び電極金属層の高さが基体面内において同一とされた平滑面が形成される。よって、後述するとおりクーポン金属層が除去されて形成される凹部の深さが確実に均一化され、最終的に得られるコンデンサの基体面内における静電容量が均等となる。
【００１４】
次いで、クーポン金属層及び電極金属層のうち、凹部の反転パターンであるクーポン金属層のみが除去され、凹部が形成される。また、クーポン金属層の下方に形成されている下地金属層の一部（凹部内の部位）が凹部の底壁に露出する。このとき、下地金属層及び電極金属層から構成される第１電極が形成される。その後、その基体上に誘電体層及び第２電極が順次積層されることにより、凹部によって電極面積が増大された薄膜コンデンサが得られる。
【００１５】
具体的には、第２工程においては、下地金属層上にレジストを塗布し、レジストのうち
凹部が形成される部位のレジストを除去して開口部を形成し、前記開口部内にクーポン金属層をめっきすると好適である。通常、レジストの開口部は、フォトリソグラフィによるパターニング露光及び現像工程を経て形成され、そのパターニング精度が極めて高いので、その開口部パターンに充填されるクーポン金属層、ひいてはクーポン金属層間に形成される電極金属層の形状精度が高められ基体面内において均一化される。よって、基体面内の薄膜コンデンサの容量均一性が更に向上されるとともに、基体間での再現性も向上される。
【００１６】
また、レジストとしてネガ型及びポジ型のいずれを用いた場合にも、レジストの開口幅は、開口端よりも底部が狭くなる傾向にあり、このような開口部に充填されるクーポン金属層は、逆テーパー形状になる。こうなると、そのクーポン金属層間に充填される電極金属層によって画成される凹部は、順（正）テーパー形状となるので、その上に誘電体層を形成するときに、凹部の内壁及び底壁のカバレッジ（被覆性）が良好となり、凹部内が誘電体層によって確実に被覆される。よって、誘電体層の欠落による第１電極及び第２電極間の短絡やリーク電流の発生が防止される。また、極めて薄くて均一な膜厚の誘電体層が形成されるので、薄膜コンデンサの静電容量がより増大され、更なる薄層化が達成される。
【００１７】
さらに、凹部を形成する第５工程を実施した後で、且つ、誘電体層を形成する第６工程を実施する前に、凹部を画成する電極金属層の開口端部を面取りする第８工程を実行することが好ましい。こうすれば、電極金属層の開口端部における誘電体層の被覆性が向上される。その結果、電極金属層において、コンデンサ構造が屈曲する部位であって短絡が比較的生じ易い開口端部における誘電体層の欠陥がより防止され、短絡やリーク電流の発生が更に抑制される。またさらに、そのような屈曲部位においても、極めて薄くて均一な膜厚の誘電体層が形成されるので、薄膜コンデンサの静電容量が更に一層増大され、更なる薄層化が実現される。
【００１８】
この場合、より具体的には、凹部を画成する電極金属層の開口端部をミリング又はエッチング、より好ましくはミリングによって面取りすると好適である。イオンミリングやエッチングは、角部のミリングレート及びエッチレートが、凹部内壁のサイドミリングレート及びサイドエッチレートや凹部底壁のミリングレート及びエッチレートに比して有意に大きい傾向にあるので、凹部の内壁を構成する電極金属層や底壁を構成する下地金属層を削ぎとることなく、開口端部の面取りが平易に行なわれる。
【００１９】
さらに、第１金属として酸及びアルカリのうち一方に可溶な金属を用い、第２金属としてその第１金属の可溶媒に不溶な金属を用いるとより好ましい。こうすれば、第１金属の可溶媒を用いることにより、第１金属からなるクーポン金属層及び第２金属からなる電極金属層のうち、クーポン金属層を簡易に湿式除去できる利点がある。
【００２０】
より具体的には、第１金属としてアルカリに可溶な主としてニッケル（Ｎｉ）を含む金属（Ｎｉ、Ｎｉ合金、Ｎｉ複合金属）を用い、第２金属としてアルカリに不溶な主として銅（Ｃｕ）を含む金属（Ｃｕ、Ｃｕ合金、Ｃｕ複合金属）を用いると有用である。
【発明の効果】
【００２１】
本発明の薄膜コンデンサの製造方法によれば、第１金属からなるクーポン金属層で凹部の反転パターンを形成した後に電極金属層を形成し、そのクーポン金属層を除去して形成した凹部により、凹部の深さを基体面内で均一化することができるので、高い静電容量を維持しつつ、静電容量の均一性が向上された薄膜コンデンサを製造することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図面を参照して説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明はその実施の形態のみに限定されるものではない。
【００２３】
図１及び図２は、それぞれ、本発明による薄膜コンデンサの製造方法を用いて製造される薄膜コンデンサの好適な一実施形態の概略構成を示す斜視図、及び平面図であり、図３は、図２におけるIII−III線に沿う断面図である。
【００２４】
薄膜コンデンサ１は、基板（基体）１０の上全面に形成された下地金属層１１上に、トレンチ１４ａ（凹部）を有する電極金属層１４、それを被覆するように設けられた誘電体膜１６（誘電体層）、及び上部電極１７（第２電極）が順次積層されたものである。このように、下地金属層１１及び電極金属層１４から、下部電極１５（第１電極）が構成されている。また、上部電極１７の上層として、上部電極１７及び下部電極１５がそれぞれ露出した２つの開口部１８ａが形成された絶縁性の保護膜１８（パッシベーション膜）が設けられている。さらに、保護膜１８のそれら２つの開口部１８ａには、それぞれパッド電極１９が接続されている。
【００２５】
なお、図示においては、薄膜コンデンサ１の１単位を示しており、かかる薄膜コンデンサ１が基板１０上に複数形成されていてもよい。
【００２６】
ここで、薄膜コンデンサ１の静電容量は、下記式（１）；
Ｃ＝ε×Ｓ／ｄ  …（１）、
で表される。式中、Ｃは静電容量を示し、εは誘電体膜１６の誘電率を示し、Ｓは電極表面積を示し、ｄは誘電体膜１６の厚さを示す。なお、誘電率εは、下記式（２）；
ε＝εrεo  …（２）、
で表され、εrは誘電体膜１６の比誘電率を示し、εoは真空中の比誘電率を示す。
【００２７】
したがって、薄膜コンデンサ１の単位体積当たりの静電容量Ｃを増大させるためには、誘電体膜１６の誘電率εが一定の場合、薄膜コンデンサ１の電極表面積Ｓを大きくし、及び／又は、誘電体膜１６の厚さｄを薄くする必要がある。また、１つの基板１０に形成される単数又は複数の薄膜コンデンサ１の基板１０面内における静電容量のばらつきを抑えるためには、各薄膜コンデンサ１の電極表面積を均一にし、誘電体膜１６の厚さｄを均一にすることが重要であり、特に、トレンチ型の薄膜コンデンサ１では、電極表面積の基板１０面内均一性を担保するには、各トレンチ１４ａの面積（トレンチ１４ａの周囲長×深さ＋底面積）を均一にすることが極めて重要となる。
【００２８】
このように構成された薄膜コンデンサ１の製造方法の一例について、以下に説明する。図４〜図２０は、薄膜コンデンサ１を製造している状態を示す断面図（工程フロー図）である。
【００２９】
まず、図４に示すように、薄膜コンデンサ１が設けられる基板１０を用意する。基板１０としては、特に制限されず、シリコン基板、アルミナ等のセラミックス基板、ガラスセラミックス基板、ガラス基板、サファイア、ＭｇＯ、ＳｒＴｉＯ3等の単結晶基板、Ｆｅ−Ｎｉ合金等の金属基板等が挙げられ、化学的且つ熱的に安定で応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。また、基板１０として金属基板やシリコン基板等の導電性を有する基板を用いる場合には、絶縁性を確保するために、基板１０表面に酸化膜等の絶縁膜を形成することが好ましい。
【００３０】
次に、図５に示すように、基板１０上に下地金属層１１を形成する（第１工程）。下地金属層１１の材料（第１金属）は、金属層であれば特に制限はないが、下部電極１５を構成する電極金属層１４と同じ材料（第１金属）を用いると、後述するクーポン金属層１３を除去するときに、下地金属層１１の剥離や欠落が防止され易くなるので好ましい。かかる金属材料としては、例えば、主としてＡｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ等を含む金属、これらの合金、又はこれらを含む複合金属が挙げられ、これらの中でも、主としてＮｉを含むものを用いることが特に好ましい。主としてＮｉを含むものを用いれば、形成される膜応力をほぼゼロとすることができるので、下地金属層１１や電極金属層１４ひいては下部電極１５及び基板１０の反りを有効に防止することができる。このような金属材料からなる下地金属層１１は、例えば、スパッタリング法等のＰＶＤ法、或いはＣＶＤ法によって形成することができる。
【００３１】
次いで、図６に示すように、下地金属層１１上にレジスト層１２（レジスト）を形成する。レジスト層１２としては、ネガ型レジストを用いても、ポジ型レジストを用いてもよく、ネガ型レジストを用いる場合には、化学増幅型のものを用いると、パターニング精度をより向上させることができるので好ましい。
【００３２】
それから、図７に示すように、レジスト層１２をトレンチ１４ａのマスクパターンを用いて露光及び現像して、トレンチ１４ａを形成すべき部位に開口部１２ａを形成し、開口部１２ａの底部に下地金属層１１を露出させる。ポジ型レジストを用いた場合には、開口部１２ａを形成すべき領域を露光し、露光された部分のレジストが現像液に溶解する。ネガ型レジストを用いた場合には、開口部以外の領域を露光し、露光されなかった部分のレジストが現像液に溶解する。ポジ型及びネガ型のいずれのレジストを用いた場合にも、開口部１２ａのより上側の方が、底部側に比して、現像液に浸漬される時間が長く、これにより、サイドエッチ量が多くなるので、開口部１２ａの底部側の幅は、その開口端（上部）側の幅と同等又はそれ以下となる。
【００３３】
次いで、図８に示すように、レジスト層１２の開口部１２ａ内にめっきにより、トレンチ１４ａの逆パターン（転写パターン）を有するクーポン金属層１３を形成する。なお、「クーポン」とは、電極金属層１４との区別を明確にするために形式的に用いた用語であり、後述するとおり、電極金属層１４を形成した後に除去されるので、「切り取り形式の券」の態様が想起されることから、本発明において便宜的に用いたものである。
【００３４】
ここで、めっきとしては、電気めっきを用いても、無電解めっき（化学めっき）を用いてもよく、例えば、下地金属層１１を下地とした電気めっきによりクーポン金属層１３を形成する。クーポン金属層１３の材料（第２金属）としては、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ等を主として含む金属、これらの合金、又はこれらを含む複合金属の中で、下地金属層１１及び電極金属層１４の材料とは異なる材料が用いられ、例えば、上述の如く下地金属層１１及び電極金属層１４として主としてＮｉを含むものを用いる場合には、クーポン金属層１３として主としてＣｕを用いることが好ましい。
【００３５】
その後、図９に示すように、レジスト層１２を除去する。このとき、開口部１２ａが順（正）テーパー状であった場合には、クーポン金属層１３は、逆テーパー状とされる。以上のとおり、図６〜図９に示す手順が第２工程に相当する。
【００３６】
次に、図１０に示すように、クーポン金属層１３の間を埋め込む電極金属層１４をめっきにより形成する（第３工程）。これにより、異なる二種の金属の複合体が形成される。めっきとしては、クーポン金属層１３と同様に、電気めっきを用いても、無電解めっき（化学めっき）を用いてもよく、例えば、下地金属層１１を下地とした電気めっきにより電極金属層１４を形成する。これにより、クーポン金属層１３が電極金属層１４で被覆される。この電極金属層１４としては、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ等主として含む金属、これらの合金、又はこれらを含む複合金属の中で、クーポン金属層１３とは異なる材料が用いられ、例えば、上述の如くクーポン金属層１３として主としてＣｕを含むものを用いた場合には、電極金属層１４として、主としてＮｉを含むものを用いることが好ましい。
【００３７】
それから、図１１に示すように、ＣＭＰ（Circular Movement Polishing 又は Chemical Mechanical Polishing）法により、クーポン金属層１３及び電極金属層１４からなる複合体の表面を上方から研磨して平坦化し、クーポン金属層１３及び電極金属層１４の高さを揃える。このとき、まず、電極金属層１４を研磨してクーポン金属層１３を露呈させた後に、クーポン金属層１３及び電極金属層１４の双方を研磨する（第４工程）。これにより、クーポン金属層１３の高さは、図９に示した成膜当初の高さよりも低くなる。
【００３８】
次いで、図１２に示すように、クーポン金属層１３を除去し、これにより、クーポン金属層１３の形状に相当する空間領域であるトレンチ１４ａを形成し、その底部に下地金属層１１の一部を露呈させる（第５工程）。トレンチ１４ａの空間形状は、クーポン金属層１３が逆テーパー状に形成された場合、順（正）テーパー状となる。
【００３９】
クーポン金属層１３を除去する方法としては、上述の如く、クーポン金属層１３が主としてＣｕを含む金属からなる場合には、図１１に示す状態の基板１０を、Ｃｕを選択的に溶解するアンモニア等（アルカリ）に浸漬することが好ましく、下地金属層１１及び電極金属層１４の金属材料である主としてＮｉを含む金属を多少溶解するものの、硫酸セリウムアンモニウム、硝酸セリウムアンモニウム等の無機酸セリウムアンモニウム等を用いることもできる。これにより、クーポン金属層１３が選択的に除去される。
【００４０】
その後、図１３に示すように、誘電体膜の被覆性を更に向上させるべく、電極金属層１４の（トレンチ１４ａの）開口端部１４ｂ（図示丸印で囲んで示した部位）の稜線を面取り（換言すれば、電極金属層１４の角取り）して曲面を形成する丸め処理を行なう（第８工程）。電極金属層１４のトレンチ１４ａの面取り処理としては、電極金属層１４の開口端部１４ｂの一部を除去できる方法であれば特に制限されず、全面イオンミリング処理や、ウェット又はドライエッチング処理を用いることができる。
【００４１】
イオンミリングやエッチングは、開口端部１４ｂのような角部のミリングレート及びエッチレートが、トレンチ１４ａの内壁のサイドミリングレート及びサイドエッチレートや底壁のミリングレート及びエッチレートに比して有意に大きい傾向にあるので、トレンチ１４ａの内壁を構成する電極金属層１４や底壁を構成する下地金属層１１を削ぎとることなく、開口端部１４ｂが選択的に面取りされる。特に、ミリングによれば、開口端部１４ｂのような角部とトレンチ１４ａの内壁及び底壁のような平端部とのミリングレートの差異が、エッチングによるエッチレートの同差異に比して大きい（つまり選択除去性が高い）ので、より好ましい。これにより、下地金属層１１及び電極金属層１４からなる下部電極１５の成形が完了する。
【００４２】
次に、図１４に示すように、図１３に示す状態の基板１０の全上面に誘電体膜１６を形成する（第６工程）。これにより、トレンチ１４ａの内壁及び電極金属層１４が誘電体膜１６により被覆される。誘電体膜１６の材料は、特に限定されず、例えば、Ａｌ2Ｏ3、ＰＺＴ、ＢａＴｉＯ3等の誘電体材料を用いることができ、静電容量Ｃを増加させる観点からは、比誘電率εrが大きいＰＺＴやＢａＴｉＯ3等の強誘電体材料を用いることが好ましい。このような強誘電体材料を用いる場合には、誘電体膜１６を成膜した後に、必要に応じて誘電分極を励起させるための熱処理を行う。また、誘電体膜１６の成膜方法としては、ＣＶＤ法、ＰＶＤ法等を用いることができ、特に、段差被覆性に優れており、誘電体膜１６の厚さｄを薄く且つ均一にして静電容量Ｃの増大及び均一化を行い易い観点から、ＣＶＤ法を用いることが好ましい。
【００４３】
さらに、図１５に示すように、下部電極１５とパッド電極１９との接続領域に開口部（スルーホール、ビアホール）を有するレジストパターンを形成し、その開口部における誘電体膜１６をＲＩＥ等によって除去する。
【００４４】
次に、図１６に示すように、図１５に示す状態の基板１０の全上面に上部電極１７を形成するための電極膜１７ａを成膜する。この上部電極１７の材料としては、特に限定されず、例えば、Ｃｕ、Ｎｉ、Ａｌ等が挙げられる。電極膜１７ａの成膜は、例えば、スパッタリング法等のＰＶＤ法を用いることができる。
【００４５】
その後、図１７に示すように、電極膜１７ａ上にフォトリソグラフィ工程によりレジストパターンを形成し、そのレジストパターンを用いて電極膜１７ａの一部をエッチングするパターニングを行ない、上部電極１７を形成する（第７工程）。なお、この際、上部電極１７を、その端部において下部電極１５と接触しないように、誘電体膜１６の平面外周よりも内側までパターニングする。
【００４６】
それから、図１８に示すように、図１５に示す状態の基板１０の全上面に保護膜１８を形成する。保護膜１８は、絶縁材料であれば特に限定されないが、例えば、ＳｉＯ2、Ａｌ2Ｏ3等の無機材料、ポリイミド、エポキシ等の有機材料を用いることができる。また保護膜１８の厚さも特に制限されず、例えば２μｍ以上とされる。
【００４７】
次いで、図１９に示すように、フォトリソグラフィを用いたパターニングにより、パッド電極１９を形成すべき領域における保護膜１８を除去して、保護膜１８に２つの開口部１８ａを形成する。これにより、保護膜１８の一方端側（図示向かって右側）に、下部電極１５の一部を構成する電極金属層１４を露出させ、他方端側（図示向かって左側）に、上部電極１７を露出させる。
【００４８】
そして、図２０に示すように、図１９に示す状態の基板１０の全上面に電極膜を形成し、フォトリソグラフィを用いてその電極膜をパターニングすることにより、それぞれの開口部１８ａ，１８ａにパッド電極１９，１９を形成する。または、開口部１８ａ，１８ａ以外の領域にレジストを形成し、めっきにより開口部１８ａにパッド電極１９を形成した後に、レジストを除去する。パッド電極１９の材料は、特に限定されず、例えばＡｕを用いることができる。
【００４９】
このような本実施形態に係る薄膜コンデンサの製造方法によれば、トレンチ１４ａが形成される部位に、一旦、クーポン金属層１３のパターンを形成した後に、そのクーポン金属層１３間の領域を含めて基板１０の全上面を被覆するように電極金属層１４を形成し、それらクーポン金属層１３及び電極金属層１４から構成される複合体をＣＭＰにより研磨するので、被研磨面が金属層のみで形成されていることにより、その被研磨面の機械強度（硬さ）が十分に高められ且つ基板１０の面内においてほぼ均一とされる。よって、被研磨体がＣＭＰ実施時に欠落することを防止でき、且つ、基板１０面内における研磨速度を全体に亘って均一にすることができる。これにより、クーポン金属層１３及び電極金属層１４の高さが基板１０面内おいて同一とされた平滑面を形成することができ、基板１０面内におけるトレンチ１４ａのアスペクト比が高くてもその深さを確実に均一化することができるので、コンデンサの静電容量を高めつつ、基体面内における複数の薄膜コンデンサ間の静電容量のばらつきを十分に抑制することができる。
【００５０】
また、トレンチ１４ａの形状を決定するクーポン金属層１３を形成するのに、レジストを用いたフォトリソグラフィによるパターニングを用いるので、トレンチ１４ａのパターニング精度が十分に高められ、そのパターンに充填されるクーポン金属層１３、ひいてはクーポン金属層１３間に形成される電極金属層１４の形状精度を格別に高めて基板１０面内で均一化することができる。よって、基板１０面内での薄膜コンデンサの容量均一性を更に向上させることができ、異なる基板１０間での再現性をも向上させることが可能となる。
【００５１】
さらに、トレンチ１４ａの反転パターンであるクーポン金属層１３を設ける際に、レジスト層１２の開口部１２ａの側壁が順（正）テーパー状になる傾向があり、この場合には、クーポン金属層１３が逆テーパー状となり、よって、トレンチ１４ａの空間形状が順（正）テーパー状となるので、誘電体膜１６によるトレンチ１４ａ内のカバレッジ（被覆性）が良好となり、トレンチ１４ａを誘電体膜１６で確実に被覆することができる。その結果、誘電体膜１６の欠落による下部電極１５と上部電極１７との短絡やリーク電流の発生が防止されるので、下部電極１５及び上部電極１７間のブレイクダウン電圧（絶縁破壊限界値：ＶBD）を十分に高めることが可能であり、薄膜コンデンサ１のデバイス特性及び製品の信頼性を向上させることができる。またさらに、誘電体膜１６によるトレンチ１４ａ内のカバレッジを高めることができるので、極めて薄くて均一な膜厚の誘電体膜１６を形成でき、これにより、薄膜コンデンサ１の静電容量をより増大させ且つ更なる薄層化を実現することができる。
【００５２】
さらにまた、トレンチ１４ａが正テーパー形状となっているので、電極膜１７ａの被覆性を向上させることができる。ただし、上部電極１７の厚さやそのばらつきは、薄膜コンデンサ１の静電容量に殆ど影響を与えないので、トレンチ１４ａの側面において電極膜１７ａの膜厚が薄くなっても問題はない。
【００５３】
また、誘電体膜１６を形成する前に、電極金属層１４の開口端部１４ｂの面取り処理を追加することにより、コンデンサ構造が屈曲する部位であって短絡が比較的生じ易い開口端部１４ｂの被覆性、すなわち、誘電体膜１６によるトレンチ１４ａの段差被覆性（ステップカバレッジ）を向上させることができる。その結果、電極金属層１４の開口端部１４ｂにおける誘電体膜１６の欠落を防止でき、短絡やリーク電流の発生を更に抑制できるとともに、薄膜コンデンサ１の歩留まりを向上させることが可能となる。さらに、下部電極１５及び上部電極１７間のＶBDを更に高めることができ、薄膜コンデンサ１のデバイス特性及び製品の信頼性を一層向上させることができる。加えて、そのように誘電体膜１６による段差被覆性を向上できることから、極めて薄くて均一な膜厚の誘電体膜１６を形成することができ、薄膜コンデンサ１の静電容量を一層増大させつつ、更なる薄層化を達成することができる。
【００５４】
なお、上述したとおり、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々の変更が可能である。例えば、トレンチ１４ａは、矩形、円形のホール状でも、所定方向に直状又は曲状に延在する溝構造でもよく、基板１０内におけるパターンも適宜設定することができる。
【産業上の利用可能性】
【００５５】
以上説明した通り、本発明の薄膜コンデンサの製造方法によれば、高い静電容量を維持しつつ、静電容量の均一性が向上された薄膜コンデンサを製造することができるので、薄膜型の電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものの製造用途に広く且つ有効に利用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明による薄膜コンデンサの製造方法を用いて製造される薄膜コンデンサの好適な一実施形態の概略構成を示す斜視図である。
【図２】本発明による薄膜コンデンサの製造方法を用いて製造される薄膜コンデンサの好適な一実施形態の概略構成を示す平面図である。
【図３】図２におけるIII−III線に沿う断面図である。
【図４】薄膜コンデンサ１を製造している状態を示す断面図である。
【図５】薄膜コンデンサ１を製造している状態を示す断面図である。
【図６】薄膜コンデンサ１を製造している状態を示す断面図である。
【図７】薄膜コンデンサ１を製造している状態を示す断面図である。
【図８】薄膜コンデンサ１を製造している状態を示す断面図である。
【図９】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１０】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１１】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１２】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１３】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１４】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１５】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１６】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１７】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１８】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１９】薄膜コンデンサ１を製造している状態を示す断面図である。
【図２０】薄膜コンデンサ１を製造している状態を示す断面図である。
【符号の説明】
【００５７】
１…薄膜コンデンサ、１０…基板（基体）、１１…下地金属層、１２…レジスト層（レジスト）、１２ａ…開口部、１３…クーポン金属層、１４…電極金属層、１４ａ…トレンチ（凹部）、１４ｂ…開口端部、１５…下部電極（第１電極）、１６…誘電体膜（誘電体層）、１７…上部電極（第２電極）、１７ａ…電極膜、１８…保護膜、１８ａ…開口部、１９…パッド電極。
【図１】
2008252001.tif 000003
【図２】
2008252001.tif 000004
【図３】
2008252001.tif 000005
【図４】
2008252001.tif 000006
【図５】
2008252001.tif 000007
【図６】
2008252001.tif 000008
【図７】
2008252001.tif 000009
【図８】
2008252001.tif 000010
【図９】
2008252001.tif 000011
【図１０】
2008252001.tif 000012
【図１１】
2008252001.tif 000013
【図１２】
2008252001.tif 000014
【図１３】
2008252001.tif 000015
【図１４】
2008252001.tif 000016
【図１５】
2008252001.tif 000017
【図１６】
2008252001.tif 000018
【図１７】
2008252001.tif 000019
【図１８】
2008252001.tif 000020
【図１９】
2008252001.tif 000021
【図２０】
2008252001.tif 000022