(57)【要約】      （修正有）【課題】抵抗変化型メモリ素子の抵抗変化の安定性と抵抗変化比を向上させた半導体装置の製造方法を提供する。【解決手段】基板１１を酸化物チャンバＦ３に搬入し、チタンを主成分とする第一ターゲットを酸素雰囲気の下でスパッタさせてチタン酸化物からなる酸化物層を形成し、酸化物層を有する基板１１を照射チャンバＦ４に搬入し、酸化物層の表面にさらに酸素ラジカルを照射して可変抵抗体を形成した。【選択図】図３
2008244018.tif 000002
【特許請求の範囲】
【請求項１】
可変抵抗体を含む記憶素子を基板の上に形成して半導体装置を製造する半導体装置の製造方法であって、
Ｔｉ、Ｎｉ、Ｃｕ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ｎｂ、Ａｌ、Ｓｉ、Ｆｅ、Ｂｉ、Ｌａ、Ｐｒ、Ｍｎ、Ｃａ，Ｓｒからなる群から選択される少なくともいずれか１つの元素、もしくは選択せれる前記元素と酸素または窒素との化合物を主成分とするターゲットを酸素雰囲気の下でスパッタして遷移金属酸化物を生成し、前記遷移金属酸化物を主成分とする酸化物層を前記基板の上に成膜する工程と、
前記酸化物層の表面にさらに酸素ラジカルを照射して前記可変抵抗体を形成する工程と、を備えたこと、
を特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記酸化物層を形成する工程は、
前記基板を室温に維持して前記酸化物層を成膜すること、
前記可変抵抗体を形成する工程は、
前記基板を所定の温度に維持して前記酸化物層の表面に前記酸素ラジカルを照射すること、
を特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記基板を２００℃〜３００℃に維持すること、
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体メモリには、ＤＲＡＭ（Dynamic Random Access Memory ）などの揮発性メモリ
とフラッシュメモリなどの不揮発性メモリがある。ＤＲＡＭは、メモリセルが１つのスイッチ素子と１つの容量素子（１Ｔ１Ｃ：１Transistor １Capacitor ）によって構成され
るため、集積度が高く、かつ、動作速度が速いという利点を有するが、電源オフ後にデータを保持できないという欠点がある。一方、フラッシュメモリは、不揮発性を有するが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという欠点がある。
【０００３】
近年、揮発性メモリと不揮発性メモリの利点を兼ね備えるユニバーサルメモリとして、抵抗値の違いをデータとして記憶するＭＲＡＭ（Magnetic RAM ）やＲｅＲＡＭ（Resistance RAM）が注目されている（例えば、特許文献１）。ＭＲＡＭは、トンネル接合におけ
る磁化方向をデータとして保存するメモリである。ＭＲＡＭは、メモリセルが１つのスイッチ素子と１つの磁気抵抗素子（１Ｔ１Ｒ：１Transistor １Resistor ）によって構成されるため、高集積化と高速化を可能にする。
【０００４】
一方、ＲｅＲＡＭは、パルス電圧を受けて抵抗値を変化させる可変抵抗体を抵抗素子として利用する。そのため、ＭＲＡＭに比べて簡単なセル構造を実現させることができ、より高い集積度と処理速度を実現可能にする。また、ＲｅＲＡＭは、１００ｎｓ、５Ｖ以下の電圧パルスによって駆動できるため、電流から発生する磁場を用いるＭＲＡＭに比べて消費電力を低く抑えることができる。しかも、ＲｅＲＡＭは、ＭＲＡＭに比べて十倍以上の抵抗変化比を利用するため、読み出しの余裕度（マージン）を大きくでき、多値化を可能にする。
【０００５】
ＲｅＲＡＭに利用される可変抵抗体としては、遷移金属酸化物（例えば、ＣｕＯ、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯ、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、Ｆｅ２Ｏ３、Ｂｉ４Ｔｉ３Ｏ１２、Ｎｂ２Ｏ５、ＬａＮｉＯ３、ＳｒＴｉＯ３、Ｐｒ（Ｍａ，Ｃａ）Ｏ３など）がある（例えば、特許文献１）。これら遷移金属酸化物の製造方法としては、遷移金属膜を熱酸化あるいはプラズマ酸化する酸化法や遷移金属を主成分とするターゲットを酸素雰囲気の下でスパッタする反応性スパッタ法が利用される（例えば、非特許文献１、非特許文献２）。また、プラズマ酸化を施す酸化源の一つとしては、特許文献２に示すラジカル源が知られている。
【特許文献１】特開２００６−１７９９２６号公報
【特許文献２】特許第２９７８７００号
【非特許文献１】ＩＥＤＭ２００４  ２３＿６＿Ｐ５８７
【非特許文献２】ＩＥＤＭ２００５  ３１＿３＿Ｐ７６５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＲｅＲＡＭは、動作機構が解明されていないために、集積回路の開発がＭＲＡＭに比べて進んでいない。非特許文献１および非特許文献２のＲｅＲＡＭにおいては、繰り返しの書き換え動作によって抵抗変化にバラツキを来たし、また、その抵抗変化比が２桁程度である。
【０００７】
本願発明は、上記問題を解決するためになされたものであって、抵抗変化型メモリ素子
の抵抗変化の安定性と抵抗変化比を向上させた半導体装置の製造方法および半導体装置の製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは、遷移金属酸化物からなる可変抵抗体の製造方法を検討するなかで、遷移金属酸化物層の表面に対して施す酸素ラジカルの照射処理が、抵抗変化型メモリ素子の抵抗変化を長期にわたり安定させ、かつ、その抵抗変化比を大幅に向上させることを見出した。
【０００９】
上記目的を達成するために、請求項１に記載の半導体装置の製造方法は、可変抵抗体を含む記憶素子を基板の上に形成して半導体装置を製造する半導体装置の製造方法であって、Ｔｉ、Ｎｉ、Ｃｕ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ｎｂ、Ａｌ，Ｓｉ，Ｆｅ，Ｂｉ，Ｌａ，Ｐｒ，Ｍｎ，Ｃａ，Ｓｒからなる群から選択される少なくともいずれか１つの元素、もしくは選択した前記元素を酸素または窒素との化合物を主成分とするターゲットを酸素雰囲気の下でスパッタして遷移金属酸化物を生成し、前記遷移金属酸化物を主成分とする酸化物層を前記基板の上に成膜する工程と、前記酸化物層の表面にさらに酸素ラジカルを照射して前記可変抵抗体を形成する工程と、を備えたことを要旨とする。
【００１０】
請求項１に記載の半導体装置の製造方法によれば、酸化物層の表面に施すラジカル照射処理が、可変抵抗体の抵抗変化を安定させる。したがって、抵抗変化型メモリ素子の抵抗変化の安定性と抵抗変化比を向上させることができる。
【００１１】
請求項２に記載の発明では、請求項１に記載の半導体装置の製造方法であって、前記酸化物層を形成する工程は、前記基板を室温に維持して前記酸化物層を成膜すること、前記可変抵抗体を形成する工程は、前記基板を所定の温度に維持して前記酸化物層の表面に前記酸素ラジカルを照射すること、を要旨とする。
【００１２】
請求項３に記載の発明では、請求項２に記載の半導体装置の製造方法であって、前記基板を２００℃〜３００℃に維持することを要旨とする。
請求項２および請求項３に記載の半導体装置の製造方法によれば、酸化物層の成膜温度を規定する分だけ、酸化物層におけるバルクの状態を、より確実に再現させることができる。そして、照射処理の処理温度を規定する分だけ、可変抵抗体表面の状態を、より確実に再現させることができる。したがって、可変抵抗体の電気的特性を、より高い精度の下で再現させることができる。よって、抵抗変化型メモリ素子の抵抗変化の安定性と抵抗変化比を、より確実に向上させることができる。
【発明の効果】
【００１３】
上記したように、本発明によれば、抵抗変化型不揮発性メモリの抵抗変化の安定性と抵抗変化比を向上させた半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した一実施形態を図面に従って説明する。まず、抵抗変化型メモリ素子を有する半導体装置１０について説明する。
（半導体装置）
図１は、半導体装置１０を模式的に示す要部斜視図であり、図２は、可変抵抗体１５を駆動するための駆動波形を示すタイミングチャートである。
【００１５】
図１において、半導体装置１０の基板１１には、複数の抵抗変化型メモリ素子１２が配設されている。各抵抗変化型メモリ素子１２は、それぞれ下部電極１３（ワードライン）、薄膜ダイオード１４、可変抵抗体１５（ビットライン）および上部電極１６を有するユ
ニポーラ（単極式）スイッチ方式のメモリ素子である。
【００１６】
基板１１としては、例えば、シリコン基板などの半導体基板を用いることができる。下部電極１３および上部電極１６としては、金属材料からなる単層構造体あるいは積層構造体を用いることができる。下部電極１３および上部電極１６としては、例えば、白金やチタンなどの金属材料を用いることができ、接続される薄膜ダイオード１４や可変抵抗体１５の材料に応じて適宜選択される。
【００１７】
各薄膜ダイオード１４は、それぞれ対応する抵抗変化型メモリ素子１２を選択的に駆動させるためのスイッチング素子である。薄膜ダイオード１４としては、例えば、可変抵抗体１５よりも高い酸素濃度を有する遷移金属酸化物を用いることができ、ｐ型酸化物とｎ型酸化物とからなるｐ−ｎ接合によって構成することができる。
【００１８】
可変抵抗体１５は、対応する下部電極１３と上部電極１６との間の電圧に応じ、低いレベルの抵抗値を示す状態（以下単に、低抵抗状態という。）と、高いレベルの抵抗値を示す状態（以下単に、高抵抗状態という。）を選択する。可変抵抗体１５は、印加電圧が０Ｖからリセット値（例えば、２．５Ｖ）に上昇するまで低抵抗状態を選択し、電圧がリセット値になるときに高抵抗状態を選択する。また、可変抵抗体１５は、印加電圧がリセット値からセット値（例えば、４．５Ｖ）に上昇するまで高抵抗状態を選択し、電圧がセット値になるときに再び低抵抗状態を選択する。
【００１９】
可変抵抗体１５としては、遷移金属酸化物（例えば、ＣｕＯ、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯ、Ｎｂ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、Ｆｅ２Ｏ３、Ｂｉ４Ｔｉ３Ｏ１２、Ｎｂ２Ｏ５、ＬａＮｉＯ３、ＳｒＴｉＯ３、Ｐｒ（Ｍａ，Ｃａ）Ｏ３など）からなる単層構造体あるいは積層構造体を用いることができる。また、可変抵抗体１５は、下部電極１３と接続する領域に、下部電極１３との密着性を向上させるための密着層を有する構成であってもよい。
【００２０】
上記可変抵抗体１５は、反応性スパッタ法を用いる「成膜処理」と、酸化物層１５ａの表面に施す「照射処理」とによって形成される。
図２において、抵抗変化型メモリ素子１２は、対応する可変抵抗体１５にセット値よりも高いレベルの電圧（書き込み信号Ｖｗ）が入力されるとき、可変抵抗体１５に低抵抗状態を選択させる。すなわち、抵抗変化型メモリ素子１２は、時間Ｔ１および時間Ｔ５において書き込み動作を実行する。書き込み動作を実行後、抵抗変化型メモリ素子１２は、対応する可変抵抗体１５にリセット値よりも低いレベルの電圧（読み出し信号Ｖｒ）が入力されるとき、可変抵抗体１５の低抵抗状態に対応する信号を出力し、可変抵抗体１５の抵抗状態を読み出す。すなわち、抵抗変化型メモリ素子１２は、時間Ｔ２において読み出し動作を実行する。
【００２１】
抵抗変化型メモリ素子１２は、対応する可変抵抗体１５にセット値とリセット値との間のレベルの電圧（消去信号Ｖｄ）が入力されるとき、可変抵抗体１５に高抵抗状態を選択させる。すなわち、抵抗変化型メモリ素子１２は、時間Ｔ３において消去動作を実行する。消去動作を実行後、抵抗変化型メモリ素子１２は、可変抵抗体１５に読み出し信号Ｖｒが入力されるとき、可変抵抗体１５の高抵抗状態に対応する信号を出力し、可変抵抗体１５の抵抗状態を読み出す。
【００２２】
これによって、各抵抗変化型メモリ素子１２は、可変抵抗体１５の抵抗値をメモリ情報として記憶することができる。ここで、抵抗変化型メモリ素子１２が書き込み動作、読み出し動作、消去動作、読み出し動作の順に実行する一連の動作（時間Ｔ１〜時間Ｔ５）を、書き換え動作とし、書き換え動作の回数を、書き換え回数Ｃｓという。
【００２３】
なお、本実施形態においては、抵抗変化型メモリ素子１２が、１つの薄膜ダイオード１４と１つの可変抵抗体１５（１Ｄ１Ｒ：１Diode １Resistor ）によって構成されてユニ
ポーラスイッチング方式で駆動されるが、これに限られるものではない。例えば、抵抗変化型メモリ素子１２は、１つの薄膜トランジスタと１つの可変抵抗体１５（１Ｔ１Ｒ：１Transistor １Resistor ）によって構成されてバイポーラスイッチング方式で駆動されるものであってもよく、可変抵抗体１５が成膜処理と照射処理とによって形成される構成であればよい。
【００２４】
（半導体装置の製造装置）
図３は、半導体装置の製造装置２０を模式的に示す平面図である。図２において、製造装置２０は、ロードロックチャンバＦＬ（以下単に、ＬＬチャンバＦＬという。）と、ＬＬチャンバＦＬに連結される搬送チャンバＦＣを有する。また、製造装置２０は、搬送チャンバＦＣに連結される洗浄チャンバＦ１、下地チャンバＦ２、酸化物チャンバＦ３および照射チャンバＦ４を有する。
【００２５】
ＬＬチャンバＦＬは、減圧可能な内部空間（以下単に、収容室ＦＬａという。）を有し、複数の基板１１を搬出および搬入可能にする。ＬＬチャンバＦＬは、基板１１の成膜処理を開始するとき、収容室ＦＬａを減圧して収容する基板１１を搬送チャンバＦＣに搬入する。ＬＬチャンバＦＬは、基板１１の照射処理を終了するとき、収容室ＦＬａを大気開放して収容する基板１１を製造装置２０の外部へ搬出する。
【００２６】
搬送チャンバＦＣは、減圧可能な内部空間（以下単に、搬送室ＦＣａという。）を有し、ＬＬチャンバＦＬ、洗浄チャンバＦ１、下地チャンバＦ２、酸化物チャンバＦ３および照射チャンバＦ４と解除可能に連通して共通する真空系を形成可能にする。搬送室ＦＣａは、基板１１を搬送するための搬送ロボットＲＢを搭載し、基板１１の成膜処理を開始するとき、成膜処理前の基板１１をＬＬチャンバＦＬから搬送チャンバＦＣに搬入する。搬送ロボットＲＢは、基板１１の処理順序に関するデータに基づいて、搬入する基板１１を図３における反時計回りの順に搬送する。すなわち、搬送ロボットＲＢは、搬入する基板１１を、洗浄チャンバＦ１、下地チャンバＦ２、酸化物チャンバＦ３、照射チャンバＦ４の順に搬送する。搬送ロボットＲＢは、基板１１の照射処理を終了するとき、照射処理後の基板１１を搬送チャンバＦＣからＬＬチャンバＦＬへ搬出する。
【００２７】
洗浄チャンバＦ１は、基板１１の表面を逆スパッタするスパッタチャンバであって、基板１１の表面（例えば、下部電極１３の表面）をスパッタ洗浄し、後工程にて成膜する上層の膜特性を安定させる。
【００２８】
下地チャンバＦ２は、公知のスパッタ法を用いて基板１１の上に密着層を成膜するためのチャンバである。密着層としては、例えば、Ｔｉ、Ｔａ、Ｎｉ、Ｃｏなど、下部電極１３と薄膜ダイオード１４との間で密着性の得られる材料を適宜選択することができる。
【００２９】
図４は、酸化物チャンバＦ３の内部を示す側断面図である。酸化物チャンバＦ３は、反応性スパッタ法を用いて基板１１に薄膜ダイオード１４および可変抵抗体１５を形成するスパッタチャンバである。なお、図４においては、各部材間の電気的接続を一点鎖線で示す。
【００３０】
図４において、酸化物チャンバＦ３は、搬送チャンバＦＣに連結されるチャンバ本体２１を有し、搬送チャンバＦＣからの基板１１をチャンバ本体２１の内部空間（以下単に、成膜空間２１Ｓという。）に搬入する。
【００３１】
チャンバ本体２１は、供給配管２２を介してスパッタガス（例えば、アルゴン）と酸化ガス（例えば、酸素）のマスフローコントローラＭＣに連結されて、所定の流量のスパッタガスと酸化ガスが供給される。チャンバ本体２１は、排気配管２３を介してターボ分子ポンプやロータリポンプなどからなる排気系ＰＵに連結されて、成膜空間２１Ｓの圧力を所定圧力（例えば、１０−１Ｐａ〜１０−２Ｐａ）に減圧する。
【００３２】
成膜空間２１Ｓには、基板ホルダ２４が配設されて、搬入する基板１１を載置して位置決め固定する。基板ホルダ２４は、その内部に冷却水を循環させる図示しない温調機構に接続されて、載置する基板１１の温度を室温に調節する。基板ホルダ２４は、チャンバ本体２１の底部に配設される回転モータＭの出力軸に駆動連結されて、基板１１の中心位置を含む回転軸Ａを回転中心にして基板１１をその周方向に回転させる。
【００３３】
基板ホルダ２４の周囲には防着板２５が配設されて、スパッタされたスパッタ粒子のチャンバ内壁への付着を抑制する。
基板ホルダ２４の斜め上方には、第一ターゲットＴＧ１と第二ターゲットＴＧ２が配設されている。第一ターゲットＴＧ１および第二ターゲットＴＧ２は、それぞれ回転軸Ａに対して対称に配設されて、その内表面の法線方向を回転軸Ａから所定の角度だけ傾斜させる。第一ターゲットＴＧ１は、薄膜ダイオード１４を成膜するためのターゲットであって、例えば、Ｔｉ、Ｎｉ、Ｃｕ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ｎｂ、Ａｌ、Ｓｉ、Ｆｅ、Ｂｉ、Ｌａ、Ｐｒ、Ｍｎ、Ｃａ、Ｓｒからなる群から選択される少なくともいずれか１つの元素、もしくは選択される元素と酸素あるいは窒素との化合物を主成分とするターゲットを用いることができる。第二ターゲットＴＧ２は、可変抵抗体１５を成膜するためのターゲットであって、例えば、Ｔｉ、Ｎｉ、Ｃｕ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ｎｂ、Ａｌ、Ｓｉ、Ｆｅ、Ｂｉ、Ｌａ、Ｐｒ、Ｍｎ、Ｃａ、Ｓｒからなる群から選択される少なくともいずれか１つの元素、もしくは選択される元素と酸素あるいは窒素との化合物を主成分とするターゲットを用いることができる。
【００３４】
第一ターゲットＴＧ１および第二ターゲットＴＧ２の外側には、それぞれバッキングプレート２６が配設されている。各バッキングプレート２６は、それぞれ対応するターゲットＴＧ１，ＴＧ２を成膜空間２１Ｓの上部に取付けて、ターゲットＴＧ１，ＴＧ２と基板１１との間の距離を規定する。各バッキングプレート２６は、それぞれ対応する外部電源に接続されて、対応するターゲットＴＧ１，ＴＧ２に所定の直流電圧を供給する。各ターゲットＴＧ１，ＴＧ２は、それぞれ対応するバッキングプレートが外部電源から直流電圧を受けるとき、チャンバ本体２１にプラズマを生成して、プラズマに対するカソードとして機能する。各バッキングプレート２６の外側には、それぞれ対応する磁気回路２７が配置されて、対応するターゲットＴＧ１，ＴＧ２の内表面に沿ってマグネトロン磁場を形成する。
【００３５】
各ターゲットＴＧ１，ＴＧ２の内側には、シャッタ２８が配設されている。シャッタ２８は、各ターゲットＴＧ１，ＴＧ２の内表面と対向する領域を閉じ、対応するターゲットＴＧ１，ＴＧ２の内表面を基板１１に対して遮蔽する。また、シャッタ２８は、各ターゲットＴＧ１，ＴＧ２の内表面と対向する領域を開け、対応するターゲットＴＧ１，ＴＧ２の内表面を基板１１に向けて露出する。
【００３６】
酸化物チャンバＦ３は、基板１１を基板ホルダ２４に載置してその温度を室温に維持させ、基板ホルダ２４を回転して酸化物チャンバＦ３にスパッタガスと酸化ガスを供給し、成膜空間２１Ｓの圧力を所定の圧力に調整する。次いで、酸化物チャンバＦ３は、第一ターゲットＴＧ１に対応するシャッタ２８を開けて第一ターゲットＴＧ１を露出し、第一ターゲットＴＧ１に対応するバッキングプレート２６に直流電圧を供給して第一ターゲットＴＧ１をスパッタする。第一ターゲットＴＧ１からスパッタされるスパッタ粒子は、第一
ターゲットＴＧ１の内表面の略法線方向に沿って飛行して回転する基板１１の表面に到達する。すなわち、スパッタ粒子は、基板１１の表面に対して斜めに入射し、基板１１の表面全体にわたって遷移金属酸化物層を形成する。
【００３７】
この際、酸化物チャンバＦ３は、成膜空間２１Ｓに供給する酸素量を減し、相対的に高い酸素濃度を有するスパッタ粒子の上に低い酸素濃度を有するスパッタ粒子を堆積させる。そして、酸化物チャンバＦ３は、基板１１の表面全体にわたって酸素濃度の高いｎ型の遷移金属酸化物層と酸素濃度の低いｐ型の遷移金属酸化物層を積層する。これによって、酸化物チャンバＦ３は、基板１１の凹凸形状に関わらず、所定の膜厚からなる薄膜ダイオード１４を形成することができる。
【００３８】
また、酸化物チャンバＦ３は、第二ターゲットＴＧ２に対応するシャッタ２８を開けて第二ターゲットＴＧ２の内表面を露出し、第二ターゲットＴＧ２に対応するバッキングプレート２６に直流電圧を印加して第二ターゲットＴＧ２をスパッタする。第二ターゲットＴＧ２からスパッタされるスパッタ粒子は、第二ターゲットＴＧ２の内表面の略法線方向に沿って飛行して回転する基板１１の表面に到達する。すなわち、スパッタ粒子は、基板１１の表面に対して斜めに入射し、基板１１の表面全体にわたって第二ターゲットＴＧ２に対応する遷移金属酸化物層（酸化物層１５ａ）を積層する。これによって、酸化物チャンバＦ３は、薄膜ダイオード１４の凹凸形状に関わらず、所定の膜厚からなる酸化物層１５ａを形成することができる。
【００３９】
図５は、照射チャンバＦ４の内部を示す側断面図である。照射チャンバＦ４は、酸化物層１５ａの表面に酸素ラジカルの照射処理を施して可変抵抗体１５を形成するためのチャンバである。なお、図５においては、各部材間の電気的結線を一点鎖線で示す。
【００４０】
図５において、照射チャンバＦ４は、搬送チャンバＦＣに連結されるチャンバ本体３１を有し、搬送チャンバＦＣからの基板１１をチャンバ本体３１の内部空間（以下単に、照射空間３１Ｓという。）に搬入する。
【００４１】
チャンバ本体３１は、排気配管３２を介してターボ分子ポンプやロータリポンプなどからなる排気系ＰＵに連結されて、照射空間３１Ｓの圧力を所定圧力（例えば、１０−１Ｐａ〜１０−２Ｐａ）に減圧する。照射空間３１Ｓには、基板ホルダ３３が配設されて、搬入する基板１１を載置して位置決め固定する。基板ホルダ３３は、ヒータ電源ＧＨに接続されるヒータＨを有し、載置する基板１１の基板温度を所定の温度（例えば、２００℃〜３００℃）に加熱する。
【００４２】
照射空間３１Ｓであって基板ホルダ３３と対向する位置には、ラジカル源３４が配設されている。ラジカル源３４としては、例えば特許文献２に開示される技術を用いることができる。
【００４３】
照射チャンバＦ４は、基板１１を基板ホルダ３３に載置して基板１１を所定の温度（例えば、３００℃）に加熱し、照射空間３１Ｓの圧力を所定の圧力（例えば、１０−１Ｐａ）に調整する。次いで、照射チャンバＦ４は、ラジカル源３４が生成する酸素ラジカルを基板１１に向けて照射し、基板１１の表面、すなわち、酸化物層１５ａの表面を所定の時間だけ酸素ラジカルに晒す。これによって、照射チャンバＦ４は、酸化物層１５ａに対し、酸素ラジカルの雰囲気下でアニール処理を施し、可変抵抗体１５を形成する。この結果、照射チャンバＦ４は、抵抗変化型メモリ素子１２の抵抗変化を長期にわたり安定させ、かつ、その抵抗変化比を大幅に向上させることができる。
【００４４】
（半導体装置の製造方法）
次に、上記製造装置２０を用いた半導体装置の製造方法について以下に説明する。
まず、製造装置２０は、ＬＬチャンバＦＬに基板１１がセットされて、ＬＬチャンバＦＬの状態と搬送チャンバＦＣの状態を検出し、処理順序に従って基板１１の搬送処理を開始させる。
【００４５】
すなわち、製造装置２０は、ＬＬチャンバＦＬから搬送チャンバＦＣに搬入される基板１１を洗浄チャンバＦ１に搬送させて、洗浄条件に基づいて洗浄処理を実行させる。製造装置２０は、洗浄チャンバＦ１の状態を検出して洗浄処理が終了したか否かを判断し、洗浄処理が終了すると、洗浄チャンバＦ１の基板１１を下地チャンバＦ２に搬送させて、成膜条件に基づく成膜処理を実行させる。製造装置２０は、下地チャンバＦ２の状態を検出して下地の成膜処理が終了したか否かを判断し、下地の成膜処理が終了すると、下地チャンバＦ２の基板１１を酸化物チャンバＦ３に搬送させて、成膜条件に基づく成膜処理を実行させる。
【００４６】
製造装置２０は、酸化物チャンバＦ３の状態を検出して酸化物層１５ａの成膜処理が終了したか否かを判断し、酸化物層１５ａの成膜処理が終了すると、酸化物チャンバＦ３の基板１１を照射チャンバＦ４に搬送させて、照射条件に基づく照射処理を実行させる。製造装置２０は、照射チャンバＦ４の状態を検出して酸化物層１５ａの照射処理が終了したか否か、すなわち、可変抵抗体１５が形成されたか否かを判断し、可変抵抗体１５が形成されると、照射チャンバＦ４の基板１１をＬＬチャンバＦＬに搬送させる。
【００４７】
以後同様に、製造装置２０は、全ての基板１１の各々に対して洗浄処理、成膜処理、照射処理の順に実行させて対応する可変抵抗体１５を形成させる。そして、製造装置２０は、ＬＬチャンバＦＬの状態を検出し、全ての基板１１に可変抵抗体１５を形成させると、ＬＬチャンバＦＬを大気開放させて全ての基板１１を外部に搬出させる。
【００４８】
（実施例１）
次に、実施例を挙げて本発明の効果を説明する。図６は、上記製造装置２０を用いて形成した抵抗変化型メモリ素子１２の書き換え耐性を示す図である。表１は、上記製造装置２０を用いて形成した各種条件における抵抗変化型メモリ素子１２の書き換え耐性を示す。なお、表１において、“○”印は、３桁以上の抵抗変化比が認められ、かつ、高抵抗状態および低抵抗状態の抵抗値がそれぞれ１０の５乗台および１０の１乗台に維持されて十分な安定性が認められたことを示す。一方、“×”印は、抵抗変化比の向上あるいは抵抗変化の安定性が十分に認められなかったことを示す。
【００４９】
基板１１の上に膜厚が１００ｎｍの白金（Ｐｔ）らなる下部電極１３を形成し、下部電極１３の上に膜厚が２０ｎｍのチタン（Ｔｉ）膜からなる密着層を形成した。次いで、以下の成膜条件および照射条件を用いて密着層の上にチタン酸化物からなる酸化物層１５ａを積層し、その酸化物層１５ａに照射処理を施して可変抵抗体１５を形成した。続いて、可変抵抗体１５の上に白金（Ｐｔ）からなる上部電極１６を積層して実施例１の抵抗変化型メモリ素子１２を得た。そして、実施例１の抵抗変化型メモリ素子１２を用いて書き換え動作を繰り返し、書き換え回数Ｃｓに対する抵抗変化を計測した。
【００５０】
図６は、実施例１の書き換え耐性を示す図であって、可変抵抗体１５に＋０．５Ｖを印加したときの高抵抗状態と低抵抗状態の抵抗変化を示す。なお、この際、書き込み信号Ｖｗとして＋４．５Ｖ、５０ｎｓパルス電圧を用い、消去信号Ｖｄとして＋２．５Ｖ、５０ｎｓのパルス電圧を用いた。
【表１】
2008244018.tif 000003
【００５１】
上記書き換え耐性の計測では、書き換え回数Ｃｓに関わらず、書き込み時（低抵抗状態）における抵抗値は約６×１０１（Ω）であり、消去時（高抵抗状態）における抵抗値は１０５台（Ω）であって、抵抗値および抵抗変化比が略一定値に維持されている。すなわち、実施例１の抵抗変化型メモリ素子１２は、抵抗変化の十分な安定性を示し、かつ、抵抗変化比が３桁以上であって、十分に大きい抵抗変化比を保持していることが分かる。
【００５２】
（成膜条件）
・第二ターゲット：チタンターゲット
・基板温度：２５（℃）
・スパッタガス：アルゴン
・酸化ガス：酸素
・酸素濃度：１０（％）
・スパッタ圧力：０．５（Pa  ）
・ターゲット電力：１５０（W ）
（照射条件）
・基板温度：３００（℃）
・照射時間：６０（分）
・酸素濃度：４０（％）
・ラジカル源電力：１００（Ｗ）
なお、酸素濃度とは、空間に供給する気体の総流量に対する酸素流量の割合である。
【００５３】
（実施例２〜実施例４）
表１において、実施例１の照射処理における基板温度を２００（℃）に変更するとともに、照射処理における酸素濃度を、２０（％）、４０（％）、６０（％）に変更し、その他の条件を同じくして実施例２、実施例３、実施例４の抵抗変化型メモリ素子１２を得た。そして、上記実施例２、実施例３、実施例４の各抵抗変化型メモリ素子１２について、それぞれ書き換え耐性を計測した。
【００５４】
表１において、実施例２〜４の抵抗変化型メモリ素子１２は、いずれも実施例１と同じく、抵抗変化の十分な安定性を示し、十分に大きい抵抗変化比を保持していることが分かる。
【００５５】
（比較例１〜比較例５）
表１において、実施例１の成膜処理を実行した後に照射処理を施すことなく上部電極１６を積層して比較例１の抵抗変化型メモリ素子１２を得た。
【００５６】
また、実施例１の照射処理における酸素濃度を０％、ラジカル源電力を０Ｗに変更し、その他の条件を同じくして比較例２の抵抗変化型メモリ素子１２を得た。また、実施例１の照射処理における基板温度を４００℃に変更し、その他の条件を同じくして比較例３の抵抗変化型メモリ素子１２を得た。また、実施例１の成膜処理における基板温度を２００℃に変更し、その他の条件を同じくして比較例４の抵抗変化型メモリ素子１２を得た。
【００５７】
さらに、図７に示すように、酸化物チャンバＦ３にラジカル源３４を搭載させ、成膜処理の際にラジカル源３４を駆動させて酸素ラジカルを添加する成膜条件の下で酸化物層１５ａを形成し、照射処理を施すことなく上部電極１６を積層して比較例５の抵抗変化型メモリ素子１２を得た。そして、上記比較例１〜５の各抵抗変化型メモリ素子１２について、それぞれ書き換え耐性を計測した。
【００５８】
表１において、比較例１〜５の抵抗変化型メモリ素子１２は、いずれも抵抗変化比の向上あるいは抵抗変化の安定性を十分に得られないことが分かる。
これらの結果、成膜処理後の照射処理、すなわち、酸化物層１５ａの表面に施す４００℃未満の酸素ラジカルの照射処理によって、抵抗変化型メモリ素子１２の抵抗変化比を向上させることができ、かつ、その抵抗変化を安定させることができる。
【００５９】
上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態においては、基板１１を酸化物チャンバＦ３に搬入し、チタンを主成分とする第一ターゲットＴＧ１を酸素雰囲気の下でスパッタさせてチタン酸化物からなる酸化物層１５ａを形成した。そして、酸化物層１５ａを有する基板１１を照射チャンバＦ４に搬入して、酸化物層１５ａの表面にさらに酸素ラジカルを照射して可変抵抗体１５を形成した。
【００６０】
したがって、酸化物層１５ａの表面に施すラジカル照射処理によって、可変抵抗体１５の抵抗変化を安定させて抵抗変化比を向上させることができる。この結果、抵抗変化型メモリ素子１２の抵抗変化の安定性と抵抗変化比を向上させることができる。
【００６１】
（２）上記実施形態においては、基板温度を室温にして酸化物層１５ａを成膜し、基板温度を２００℃〜３００℃に加熱して酸化物層１５ａの表面に酸素ラジカルを照射する。したがって、酸化物層１５ａの成膜温度を規定する分だけ、酸化物層１５ａにおけるバルクの状態を、より確実に再現させることができる。また、照射処理の処理温度を規定する分だけ、可変抵抗体１５の表面状態を、より確実に再現させることができる。よって、可変抵抗体１５の電気的特性を、より高い精度の下で再現させることができる。
【００６２】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態において、半導体装置の製造装置２０は、洗浄チャンバＦ１、下地チャンバＦ２、酸化物チャンバＦ３および照射チャンバＦ４を有する。これに限らず、例えば、製造装置２０は、２つ以上の酸化物チャンバＦ３を有する構成であってもよく、２つ以上の照射チャンバＦ４を有する構成であってもよい。すなわち、半導体装置の製造装置２０は、洗浄チャンバＦ１、下地チャンバＦ２、酸化物チャンバＦ３および照射チャンバＦ４の数量に限定されるものではない。これら各チャンバＦ１，Ｆ２，Ｆ３，Ｆ４の数量は、成膜時間や照射時間に応じて、適宜選択される構成であればよい。
【００６３】
・上記実施形態において、半導体装置の製造装置２０は、酸化物チャンバＦ３と、照射チャンバＦ４とをそれぞれ別体で構成する。これに限らず、例えば、半導体装置の製造装置２０は、図７に示すように、酸化物チャンバＦ３がラジカル源３４を搭載する構成であってもよい。これによれば、酸化物層１５ａの成膜処理と酸化物層１５ａの照射処理を１つのチャンバによって実行させることができる。
【００６４】
・上記実施形態においては、共通する製造装置２０を用いて、酸化物層１５ａの成膜処理と、酸化物層１５ａへの照射処理を実行する。これに限らず、例えば、成膜処理と照射処理を異なる製造装置２０を用いて実行してもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の半導体装置を示す要部斜視図。
【図２】同じく、半導体装置の駆動波形を示すタイミングチャート。
【図３】同じく、半導体装置の製造装置を示す平面図。
【図４】同じく、酸化物チャンバを示す側断面図。
【図５】同じく、照射チャンバを示す側断面図。
【図６】同じく、半導体装置の書き換え耐性を示す図。
【図７】変更例の酸化物チャンバを示す側断面図。
【符号の説明】
【００６６】
Ｆ３…酸化物チャンバ、Ｆ４…照射チャンバ、Ｈ…ヒータ、ＴＧ１…第一ターゲット、ＴＧ２…第二ターゲット、１０半導体装置、１１…基板、１２…記憶素子としての抵抗変化型メモリ素子、１５…可変抵抗体、１５ａ…酸化物層、２０…半導体装置の製造装置、２１Ｓ…成膜空間。
【図１】
2008244018.tif 000004
【図２】
2008244018.tif 000005
【図３】
2008244018.tif 000006
【図４】
2008244018.tif 000007
【図５】
2008244018.tif 000008
【図６】
2008244018.tif 000009
【図７】
2008244018.tif 000010