(57)【要約】【課題】高速且つ高効率にて、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）の少なくとも１つを含む汚染金属を除去する半導体装置の洗浄方法を提供する。【解決手段】半導体基板１０上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属１１を除去する半導体装置の洗浄方法は、半導体基板１０を気相酸化することにより、汚染金属１１の下部にシリコン酸化膜１２を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜１２と共に汚染金属１１を除去する工程とを含む。【選択図】図１
2008108803.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板を気相酸化することにより、前記汚染金属の下部にシリコン酸化膜を形成する工程と、
フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
【請求項２】
半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板上に、ゲート絶縁膜と前記金属を含むゲート電極とからなるゲート構造体を形成する工程と、
前記半導体基板上に、前記ゲート構造体の上面及び側面に、前記耐酸化性を有する絶縁膜よりなる保護絶縁膜を形成する工程と、
前記保護絶縁膜を形成する工程の後に、前記半導体基板を気相酸化することにより、前記ゲート構造体を形成する際に生じた前記汚染金属の下部にシリコン酸化膜を形成する工程と、
フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
【請求項３】
半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板上に、前記金属を含むゲート絶縁膜と前記金属を含まないゲート電極とからなるゲート構造体を形成する工程と、
前記ゲート構造体を形成する工程の後に、前記半導体基板を気相酸化することにより、前記ゲート構造体を形成する際に生じた前記汚染金属の下部にシリコン酸化膜を形成する工程と、
フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
【請求項４】
半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板上に、前記金属を含む金属膜を形成する工程と、
前記金属膜を所望の形状にパターニングする工程と、
前記半導体基板を気相酸化することにより、前記パターニングの際に生じた前記汚染金属の下部にシリコン酸化膜を形成すると共に、前記パターニングされた前記金属膜を酸化することにより、金属酸化膜を形成する工程と、
前記金属酸化膜の上に、前記金属を含まないゲート電極を形成する工程と、
前記ゲート電極を形成する工程の後に、フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
【請求項５】
前記金属膜を形成する工程は、ＰＶＤ（Physical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法、又はＣＶＤ（Chemicla Vapor Deposition）法を用いて行われることを特徴とする請求項４に記載の半導体装置の洗浄方法。
【請求項６】
前記気相酸化を行う工程は、熱酸化、ラジカル酸化、プラズマ酸化、及びＵＶ酸化のうちの少なく１つを含む酸化方法を用いて行われることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の洗浄方法。
【請求項７】
前記シリコン酸化膜は、０．３ｎｍ以上の膜厚を有することを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の洗浄方法。
【請求項８】
前記汚染金属は、前記半導体基板の下面にさらに存在しており、
前記気相酸化を行う工程は、前記半導体基板の下面側を酸化して、前記半導体基板の下面側に前記シリコン酸化膜を形成する工程を含むことを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の洗浄方法。
【請求項９】
前記気相酸化を行う工程は、シリコンを含有する前記半導体基板、及び前記半導体基板上に形成されたシリコンを含有する構造体の露出面を酸化する工程であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の洗浄方法。
【請求項１０】
前記汚染物質の汚染濃度は、１．０×１０９ａｔｏｍｓ／ｃｍ２以上であって且つ１．０×１０１６ａｔｏｍｓ／ｃｍ２未満であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の洗浄方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の洗浄方法に関し、特に、シリコン基板、シリコン膜又はシリコンを含む構造体上に、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含む汚染金属を除去する方法に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴの開発において、素子の微細化及び高集積化の要請から、これまでゲート絶縁膜の薄膜化の検討が盛んに行われてきた。現在の技術レベルによると、ゲート絶縁膜の厚みが数ｎｍという極薄の水準に到達しているが、これよりも薄い絶縁膜を形成することは、リーク電流の増大等により素子の信頼性が損なわれる懸念がある。
【０００３】
こうした中、近年、従来のＳｉＯ２膜又はＳｉＯＮ膜に加え、誘電率の高い、いわゆる高誘電率膜（Ｈｉｇｈ−Ｋ）の適用が検討されつつある。Ｈｉｇｈ−Ｋ材料としては、例えば、ＺｒｘＯｙ、ＨｆｘＯｙ、ＨｆｘＳｉｙＯｚ、及びＨｆｘＬａｙＯｚなどの材料が検討されている。こういった材料を用いた高誘電率膜をトランジスタの絶縁膜に適用した場合、ゲート容量を高くすると共にリーク電流の低減を図ることができる。このため、ゲート絶縁膜として従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート構造と、ゲート絶縁膜としてＨｉｇｈ−Ｋ材料を用いたゲート構造とが同一基板上に存在する、すなわち、２種類以上の異なる材料及び組成を有するゲート絶縁膜が同一基板上に形成された半導体装置が検討されている。
【０００４】
一方、ＤＲＡＭ等のメモリ素子においては、より高い誘電率を有する材料により容量膜を構成する技術が望まれており、現在、ＴａｘＯｙ等の材料が容量膜として検討され始めている。
【０００５】
ところで、一般に、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、又は５Ａ族元素（Ｔａ）の酸化物は、高い清浄度にて溶解除去することが困難である。特に、シリコン基板表面上にこれらの材料からなる汚染物質が付着すると、これらの元素がシリコンと反応することによりシリサイドなどが形成されて、除去することが極めて困難になる。
【０００６】
また、上述したように、ゲート絶縁膜として従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート構造と、ゲート絶縁膜としてＨｉｇｈ−Ｋ材料を用いたゲート構造とが同一基板上に存在する、すなわち、２種類以上の異なる材料及び組成を有するゲート絶縁膜が同一基板上に形成された半導体装置では、Ｈｉｇｈ−Ｋ材料からなるゲート絶縁膜の形成時等に発生した汚染金属が、従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート絶縁膜に対してクロスコンタミ（cross contamination）となってトランジスタの性能劣化が懸念される。
【０００７】
さらに、シリコン基板上に、深さ方向にセルを形成するトレンチ型ＤＲＡＭにおいても、同様に、クロスコンタミによるトランジスタの性能劣化が懸念される。
【０００８】
このように、Ｈｉｇｈ−Ｋ膜に用いる、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）の少なくとも１つの金属を含む汚染金属は、高い洗浄度で除去することが必要である。
【０００９】
これに対し、一般的には、フッ化水素酸を用いてシリコン基板上の汚染金属を除去する方法が採用されている（例えば、特許文献１参照）。
【００１０】
図１０（ａ）及び（ｂ）は、従来に係る汚染金属の除去方法を工程順に示す断面図である。
【００１１】
３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つを含む金属を含有する膜を洗浄処理又はドライエッチングなどで剥離した後に、図１０（ａ）に示すように、半導体基板１上に汚染金属２が残留している場合（なお、図面上、汚染金属を厚みを持たせた膜状態で表示しているが、実際には表面に付着する程度で存在しているものである。）に、図１０（ｂ）に示すように、フッ化水素酸又はその塩を含む薬液を用いたエッチング洗浄処理を行う。このようにすると、フッ化水素酸がシリコン基板１の一部を溶解し、リフトオフ効果によって汚染金属２が除去される。
【特許文献１】特開２００３−２２９４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところが、上記従来の方法では、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）の少なくとも１つの金属を含む汚染金属を除去することは容易ではない。すなわち、高速で且つ高効率にて、当該汚染金属を除去することは困難である。例えば、フッ化水素酸１質量％の水溶液に対する除去対象となる膜のエッチングレートは、ＬａＯ２膜又はＨｆＯ２膜の場合、０．５ｎｍ／ｍｉｎ以下であり、ＳｉＯ２膜の場合の４ｎｍ／ｍｉｎと比べると、汚染金属の除去速度が非常に遅く効率が悪い。
【００１３】
前記に鑑み、本発明の目的は、高速且つ高効率にて、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）の少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法を提供することである。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、本発明の第１の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板を気相酸化することにより、汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。
【００１５】
本発明の第２の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板上に、ゲート絶縁膜と金属を含むゲート電極とからなるゲート構造体を形成する工程と、半導体基板上に、ゲート構造体の上面及び側面に、耐酸化性を有する絶縁膜よりなる保護絶縁膜を形成する工程と、保護絶縁膜を形成する工程の後に、半導体基板を気相酸化することにより、ゲート構造体を形成する際に生じた汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。
【００１６】
本発明の第３の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板上に、金属を含むゲート絶縁膜と金属を含まないゲート電極とからなるゲート構造体を形成する工程と、ゲート構造体を形成する工程の後に、半導体基板を気相酸化することにより、ゲート構造体を形成する際に生じた汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。
【００１７】
本発明の第４の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板上に、金属を含む金属膜を形成する工程と、金属膜を所望の形状にパターニングする工程と、半導体基板を気相酸化することにより、パターニングの際に生じた汚染金属の下部にシリコン酸化膜を形成すると共に、パターニングされた金属膜を酸化することにより、金属酸化膜を形成する工程と、金属酸化膜の上に、金属を含まないゲート電極を形成する工程と、ゲート電極を形成する工程の後に、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。
【００１８】
本発明の第４の側面に係る半導体装置の洗浄方法において、金属膜を形成する工程は、ＰＶＤ（Physical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法、又はＣＶＤ（Chemicla Vapor Deposition）法を用いて行われる。
【００１９】
本発明の第１〜第４の側面に係る半導体装置の洗浄方法において、気相酸化を行う工程は、熱酸化、ラジカル酸化、プラズマ酸化、及びＵＶ酸化のうちの少なく１つを含む酸化方法を用いて行われることが好ましい。
【００２０】
本発明の第１〜第４の側面に係る半導体装置の洗浄方法において、シリコン酸化膜は、０．３ｎｍ以上の膜厚を有することが好ましい。
【００２１】
本発明の第１〜第４の側面に係る半導体装置の洗浄方法において、汚染金属は、半導体基板の下面にさらに存在しており、気相酸化を行う工程は、半導体基板の下面側を酸化して、半導体基板の下面側にシリコン酸化膜を形成する工程を含むことが好ましい。
【００２２】
本発明の第１〜第４の側面に係る半導体装置の洗浄方法において、気相酸化を行う工程は、シリコンを含有する半導体基板、及び半導体基板上に形成されたシリコンを含有する構造体の露出面を酸化する工程であることが好ましい。
【００２３】
本発明の第１〜第４の側面に係る半導体装置の洗浄方法において、汚染物質の汚染濃度は、１．０×１０９ａｔｏｍｓ／ｃｍ２以上であって且つ１．０×１０１６ａｔｏｍｓ／ｃｍ２未満であることが好ましい。
【発明の効果】
【００２４】
本発明の半導体装置の洗浄方法によれば、半導体基板上に残留する汚染金属の残留濃度を１．０×１０９ａｔｏｍｓ／ｃｍ２以下にまで低減する時間を大幅に短縮すると共に、残留濃度のレベルを大幅に低減することができる。
【発明を実施するための最良の形態】
【００２５】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の洗浄方法について図面を参照しながら説明する。
【００２６】
本発明の第１の実施形態に係る半導体装置の洗浄方法は、シリコンからなる半導体基板の上面、又はシリコンからなる半導体基板の上面及びシリコンを含有する構造体の表面に存在に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）よりなる群のうちから選択された少なくとも１つの金属を含む汚染金属を除去する方法を提供するものであって、具体的には、半導体基板、又は半導体基板及び構造体を気相酸化することにより、汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを備えるものである。なお、ここでは、半導体基板の上面に存在する汚染金属を除去する場合を例として説明しているが、これに限定される趣旨ではなく、以下の実施例を含めて、半導体基板の下面に存在する汚染金属についても、半導体基板の上面に存在する汚染金属を除去する場合と同様にして、除去することが可能であることは言うまでもない。
【００２７】
以下に、本発明の第１の実施形態に係る半導体装置の洗浄方法の第１及び第２の実施例について説明する。
【００２８】
−第１の実施形態に係る第１の実施例−
図１（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の洗浄方法に関する第１の実施例を示す工程断面図である。
【００２９】
まず、図１（ａ）に示すように、シリコンからなる半導体基板１０の上に、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含む汚染金属１１が、１．０×１０16ａｔｏｍｓ／ｃｍ２以下で残留している。
【００３０】
次に、図１（ｂ）に示すように、熱酸化、ラジカル酸化、プラズマ酸化、及びＵＶ酸化のいずれか１つを含む方法を用いて、半導体基板１０を酸化すことにより、汚染金属１１の下部に膜厚０．３ｎｍ以上のシリコン酸化膜１２を形成する。ここで、酸化条件の一例として、１０００℃、６０ｓｅｃにてパイロジェニック熱処理を行うと、膜厚１０ｎｍのシリコン酸化膜１２が形成される。
【００３１】
次に、図１（ｃ）に示すように、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属１１と共にシリコン酸化膜１２が除去される。ただし、本工程では、シリコン酸化膜１２は完全除去するようにエッチング洗浄処理を行ってもよいし、シリコン酸化膜１２を０．３ｎｍ以上エッチングすると共にその一部を残存させるようにエッチング洗浄処理を行ってもよい。このように、シリコン酸化膜１２を０．３ｎｍ以上エッチング除去することにより、汚染金属１１を１．０×１０９ａｔｏｍｓ／ｃｍ２以下まで低減することができる。
【００３２】
ここで、図２は、本発明の第１の実施形態に係る半導体装置の洗浄方法に関する第１の実施例において、エッチング時間と汚染金属１１の残留濃度との関係を示している。
【００３３】
図２に示すように、酸化工程を有する本発明のエッチング洗浄処理を用いた場合（ａ１〜ａ３）について、酸化工程無しの従来のエッチング洗浄処理を用いた場合（ｂ１〜ｂ３）との比較を行った。なお、図において、ａ１及びｂ１は、薬液としてＨＦ／ＨＮＯ３を用い、ａ２及びｂ２では、薬液としてＨＦ／ＨＣｌを用い、ａ３及びｂ３では、薬液としてＨＦを用いている。
【００３４】
図２から明らかなように、それぞれ同じ薬液を用いた結果同士で比較すると、エッチング洗浄処理後に半導体基板１０上に残留する汚染金属１１の残留濃度を１．０×１０９ａｔｏｍｓ／ｃｍ２以下にまで低減する時間は、本発明の場合では従来の場合に比べて大幅に短縮されていることが分かる。また、汚染金属１１の残留濃度のレベルについても、本発明の場合では従来の場合に比べて大幅に低減していることが分かる。
【００３５】
−第１の実施形態に係る第２の実施例−
図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の洗浄方法に関する第２の実施例を示す工程断面図である。
【００３６】
まず、図３（ａ）に示すように、シリコンからなる半導体基板２０の上には、表面にシリコンを露出する構造体２１が形成されている。半導体基板２０の上面、構造体２１の上面及び側面には、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含んでなる汚染金属２３が、１．０×１０16ａｔｏｍｓ／ｃｍ２以下で残留している。
【００３７】
次に、図３（ｂ）に示すように、熱酸化、ラジカル酸化、プラズマ酸化、及びＵＶ酸化のいずれか１つを含む方法を用いて、半導体基板２０の上面、構造体２１の上面及び側面を酸化することにより、汚染金属２３の下部に膜厚０．３ｎｍ以上のシリコン酸化膜２４を形成する。ここで、複雑な構造体であってもその表面を比較的均一良く酸化することができると共に、パイロジェニック熱処理よりも酸化速度が低く制御し易い酸化条件の一例として、１０００℃、６０ｓｅｃにてドライ熱処理を行うと、膜厚２ｎｍのシリコン酸化膜２４が形成される。
【００３８】
次に、図３（ｃ）に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属２３と共にシリコン酸化膜２４が除去される。ただし、本工程では、シリコン酸化膜２４は完全除去するようにエッチング洗浄処理を行ってもよいし、シリコン酸化膜２４を０．３ｎｍ以上エッチングすると共にその一部を残存させるようにエッチング洗浄処理を行ってもよい。このように、シリコン酸化膜２４を０．３ｎｍ以上エッチング除去することにより、汚染金属２３を１．０×１０９ａｔｏｍｓ／ｃｍ２以下まで低減することができる。
【００３９】
なお、以上の第１の実施形態において、酸化方法としては、過酸化水素水又はオゾン水などの溶液による化学酸化は含めない。これは、薬液による化学酸化では、膜の緻密性が低く、また、各実施形態で列挙した酸化方法と比べて、化学酸化膜内に除去対象の金属を多く取り込んでしまうからである。すなわち、化学酸化膜内に除去対象の金属を多く取り込んでしまうと、その後のフッ化水素酸又はその塩を含む除去液を用いたエッチング洗浄処理において、化学酸化膜内に取り込まれた除去対象の金属を除去することは困難だからである。
【００４０】
一方で、上記実施形態で列挙した酸化方法は有効である。なぜなら、汚染金属に含まれ得る上記の元素群は、形成エンタルピーの関係から酸素原子との結びつきがシリコン原子よりも大きく、且つ、シリコン膜中及びシリコン酸化膜中における内の拡散長が小さいため、これらの元素は移動せず、半導体基板の最表面に存在して膜中に拡散しないからである。
【００４１】
なお、酸化後に行うエッチング洗浄処理に用いる薬液には、フッ化水素酸又はその塩を含む薬液中に、過酸化水素水又はオゾン水を含めるようにしてもよい。
【００４２】
なお、以上の第１の実施形態において、汚染金属が発生した際の濃度は、通常、１．０×１０９ａｔｏｍｓ／ｃｍ２よりも大きく１．０×１０16ａｔｏｍｓ／ｃｍ２以下である。
【００４３】
なお、上記実施形態において、汚染金属を、図面上、厚みを持たせた膜状態で表示しているが、実際には表面に付着する程度で存在しているものである。
【００４４】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の洗浄方法について図面を参照しながら説明する。
【００４５】
本実施形態は、第１の実施形態に係る半導体装置の洗浄方法の応用例であって、ゲート絶縁膜として従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート構造と、ゲート絶縁膜としてＨｉｇｈ−Ｋ材料を用いたゲート構造とが同一基板上に存在する、すなわち、２種類以上の異なる材料及び組成を有するゲート絶縁膜が同一基板上に形成された半導体装置において、Ｈｉｇｈ−Ｋ材料からなるゲート絶縁膜の形成時等に発生した汚染金属が、従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能劣化を防止する方法を提供するものである。
【００４６】
以下に、本発明の第２の実施形態に係る半導体装置の洗浄方法の第１〜第３の実施例について説明する。
【００４７】
−第２の実施形態に係る第１の実施例−
図４（ａ）〜（ｃ）並びに図５（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法に関する第１の実施例を示す工程断面図である。
【００４８】
まず、図４（ａ）に示すように、シリコンからなる半導体基板３０には、素子形成領域を区画する素子分離膜３１が形成されており、半導体基板３０及び素子分離膜３１の上に、それぞれが、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含むゲート絶縁膜形成膜３２ａ及びゲート電極形成膜３３ａを下から順次形成する。ここで、ゲート絶縁膜形成膜３２ａ及びゲート電極形成膜３３ａの形成方法は特に限定されないが、例えばＰＶＤ（Physical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法、又はＣＶＤ（Chemicla Vapor Deposition）法等を用いることができる。
【００４９】
次に、図４（ｂ）に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、ゲート絶縁膜形成膜３２ａがパターン化されてなるゲート絶縁膜３２とゲート電極形成膜３３ａがパターン化されてなるゲート電極３３とからなるゲート構造体を形成する。また、この工程により、半導体基板３０の上面、素子分離膜３１の上面、並びにゲート構造体の上面及び側面（ゲート電極３３の上面及び側面、ゲート絶縁膜２２の側面）に、上記の３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含んでなる汚染金属３４が、１．０×１０16ａｔｏｍｓ／ｃｍ２以下で残留する。
【００５０】
次に、図４（ｃ）に示すように、後述の酸化処理に対して耐酸化性を有する例えばシリコン窒化膜等を半導体基板３０の全面に堆積した後に、半導体基板３０の上面に堆積されたシリコン窒化膜等を除去することで、ゲート構造体の上面及び側面にサイドウォール３５を形成する。なお、ゲート構造体周囲の汚染金属は、ゲート構造体表面とサイドウォールとの間に封じ込まれるため、図面ではその表示を省略している。
【００５１】
次に、図５（ａ）に示すように、熱酸化、ラジカル酸化、プラズマ酸化、又はＵＶ酸化のいずれかの方法を用いて、ソースドレイン領域（図示せず）等を含む半導体基板３０及び素子分離膜３１の上面を酸化することにより、汚染金属３４の下部に膜厚０．３ｎｍ以上のシリコン酸化膜３６を形成する。なお、酸化条件としては、前述した第１の実施形態の第１又は第２の実施例での一例を同様に用いることができる。
【００５２】
次に、図５（ｂ）に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属３４と共にシリコン酸化膜３６が除去される。ただし、本工程では、前述した第１の実施形態の第１又は第２の実施例での例と同様に、シリコン酸化膜３６は完全除去するようしてもよいし、シリコン酸化膜３６を０．３ｎｍ以上エッチングすると共にその一部を残存させるようにしてもよい。これにより、汚染金属３４を１．０×１０９ａｔｏｍｓ／ｃｍ２以下まで低減することができる。
【００５３】
次に、図示していないが、上記ゲート構造体と同一の半導体基板上に、公知の方法により、ゲート絶縁膜として従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート構造体を形成する。このようにすると、当該工程の前には汚染金属３４が洗浄除去されているため、Ｈｉｇｈ−Ｋ材料である上記で列挙した金属を含むゲート絶縁膜３２及びゲート電極３３の形成時に発生した汚染金属３４が、従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能を劣化させることを防止できる。
【００５４】
−第２の実施形態に係る第２の実施例−
図６（ａ）及び（ｂ）並びに図７（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法に関する第２の実施例を示す工程断面図である。
【００５５】
まず、図６（ａ）に示すように、シリコンからなる半導体基板４０には、素子形成領域を区画する素子分離膜４１が形成されており、半導体基板４０及び素子分離膜４１の上に、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含むゲート絶縁膜形成膜４２ａと、これらの金属のいずれも含まないゲート電極形成膜４３ａを下から順次形成する。なお、このように、本実施例では、上述の第２の実施形態における第１の実施例とは異なり、ゲート絶縁膜形成膜４２ａのみが上記の列挙した金属を含んでおり、サイドウォールの形成は行わない。また、ゲート絶縁膜形成膜４２ａ及びゲート電極形成膜４３ａの形成方法は、上述の本実施形態における第１の実施例と同様である。
【００５６】
次に、図６（ｂ）に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、ゲート絶縁膜形成膜４２ａがパターン化されてなるゲート絶縁膜４２とゲート電極形成膜４３ａがパターン化されてなるゲート電極４３とからなるゲート構造体を形成する。また、この工程により、半導体基板４０の上面、及び素子分離膜４１の上面に、上記の３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含んでなる汚染金属４４が、１．０×１０16ａｔｏｍｓ／ｃｍ２以下で残留する。
【００５７】
次に、図７（ａ）に示すように、熱酸化、ラジカル酸化、プラズマ酸化、又はＵＶ酸化のいずれかの方法を用いて、ソースドレイン領域（図示せず）等を含む半導体基板４０及び素子分離膜４１の上面を酸化することにより、汚染金属４４の下部に膜厚０．３ｎｍ以上のシリコン酸化膜４５を形成する。なお、酸化条件としては、前述した第１の実施形態の第１又は第２の実施例での一例を同様に用いることができる。
【００５８】
次に、図７（ｂ）に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属４４と共にシリコン酸化膜４５が除去される。ただし、本工程では、前述した第１の実施形態の第１又は第２の実施例での一例と同様に、シリコン酸化膜４５は完全除去するようしてもよいし、シリコン酸化膜４５を０．３ｎｍ以上エッチングすると共にその一部を残存させるようにしてもよい。これにより、汚染金属４４を１．０×１０９ａｔｏｍｓ／ｃｍ２以下まで低減することができる。
【００５９】
次に、図示していないが、上記ゲート構造体と同一の半導体基板上に、公知の方法により、ゲート絶縁膜として従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート構造体を形成する。このようにすると、当該工程の前には汚染金属４４が洗浄除去されているため、Ｈｉｇｈ−Ｋ材料である上記で列挙した金属を含むゲート絶縁膜４２の形成時に発生した汚染金属４４が、従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能を劣化させることを防止できる。
【００６０】
なお、本実施形態における第１及び第２の実施例では、ゲート絶縁膜に、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含んだ場合について説明したが、ゲート電極がこれらの金属を含む場合には、ゲート絶縁膜がこれらの金属を含んでいる必要は必ずしもない。この場合には、ゲート電極形成時に発生した汚染金属を上記と同様に除去することにより、クロスコンタミの影響を防止することができる。
【００６１】
−第２の実施形態に係る第３の実施例−
図８（ａ）〜（ｃ）並びに図９（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法に関する第３の実施例を示す工程断面図である。
【００６２】
まず、図８（ａ）に示すように、シリコンからなる半導体基板５０には、素子形成領域を区画する素子分離膜５１が形成されており、半導体基板５０及び素子分離膜５１の上に、ＰＶＤ法又はＡＬＤ法を用いて、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含む金属膜５２ａを形成する。ここで、金属膜５２ａは、シリコンなど、後に金属膜自身の酸化を妨げる効果のない元素が含まれていてもよく、酸素元素が含まれない金属膜である。また、金属膜５２ａは、ＡＬＤ法又はＣＶＤ法を用いて成膜したこれら金属の酸化膜であってもよい。
【００６３】
次に、図８（ｂ）に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、金属膜５２ａがパターン化された金属膜５２を形成する。また、この工程により、半導体基板５０の上面、及び素子分離膜５１の上面に、上記の３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちの少なくとも１つの金属を含んでなる汚染金属５３が、１．０×１０16ａｔｏｍｓ／ｃｍ２以下で残留する。
【００６４】
次に、図８（ｃ）に示すように、熱酸化、ラジカル酸化、プラズマ酸化、又はＵＶ酸化のいずれかの方法を用いて、パターン化された金属膜５２、ソースドレイン領域（図示せず）等を含む半導体基板５０の上面、及び素子分離膜５１の上面を酸化することにより、パターン化された金属膜５２が酸化されてＨｉｇｈ−Ｋ材料からなるゲート絶縁膜５４が形成されると共に、汚染金属５３の下部に膜厚０．３ｎｍ以上のシリコン酸化膜５５が形成される。なお、酸化条件としては、前述した第１の実施形態の第１又は第２の実施例での一例を同様に用いることができる。
【００６５】
次に、図９（ａ）に示すように、半導体基板５０の全面に、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちのいずれの金属も含まずシリコンを含むゲート電極形成膜５６ａを形成する。なお、ゲート電極形成膜５６ａの形成方法は、上述の本実施形態における第１の実施例と同様である。
【００６６】
次に、図９（ｂ）に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、ゲート電極形成膜５６ａがパターン化されてなるゲート電極５６を形成する。なお、この工程では、ゲート電極形成膜５６ａには、上記の３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）のうちのいずれの金属も含まないので、これらの金属を含む汚染金属は新たに形成されない。また、この工程では、ゲート電極形成膜５６ａの下部のシリコン酸化膜５５はエッチングしない。
【００６７】
次に、図９（ｃ）に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、図示していないが表面に付着している汚染金属５３と共にシリコン酸化膜５５が除去される。ただし、本工程では、前述した第１の実施形態の第１又は第２の実施例での一例と同様に、シリコン酸化膜５５は完全除去するようしてもよいし、シリコン酸化膜５５を０．３ｎｍ以上エッチングすると共にその一部を残存させるようにしてもよい。これにより、汚染金属５３を１．０×１０９ａｔｏｍｓ／ｃｍ２以下まで低減することができる。
【００６８】
次に、図示していないが、上記ゲート構造体と同一の半導体基板上に、公知の方法により、ゲート絶縁膜として従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート構造体を形成する。このようにすると、当該工程の前には汚染金属５５が洗浄除去されているため、Ｈｉｇｈ−Ｋ材料である上記で列挙した金属を含むゲート絶縁膜５４の形成時に発生した汚染金属５５が、従来のＳｉＯ２膜又はＳｉＯＮ膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能を劣化させることを防止できる。
【００６９】
なお、以上の第２の実施形態において、酸化方法としては、過酸化水素水又はオゾン水などの溶液による化学酸化は含めない。これは、薬液による化学酸化では、膜の緻密性が低く、また、各実施形態で列挙した酸化方法と比べて、化学酸化膜内に除去対象の金属を多く取り込んでしまうからである。すなわち、化学酸化膜内に除去対象の金属を多く取り込んでしまうと、その後のフッ化水素酸又はその塩を含む除去液を用いたエッチング洗浄処理において、化学酸化膜内に取り込まれた除去対象の金属を除去することは困難だからである。
【００７０】
一方で、上記実施形態で列挙した酸化方法は有効である。なぜなら、汚染金属に含まれ得る上記の元素群は、形成エンタルピーの関係から酸素原子との結びつきがシリコン原子よりも大きく、且つ、シリコン膜中及びシリコン酸化膜中における内の拡散長が小さいため、これらの元素は移動せず、半導体基板の最表面に存在して膜中に拡散しないからである。
【００７１】
なお、酸化後に行うエッチング洗浄処理に用いる薬液には、フッ化水素酸又はその塩を含む薬液中に、過酸化水素水又はオゾン水を含めるようにしてもよい。
【００７２】
なお、以上の第２の実施形態において、汚染金属が発生した際の濃度は、１．０×１０９ａｔｏｍｓ／ｃｍ２よりも大きく１．０×１０16ａｔｏｍｓ／ｃｍ２以下である。
【００７３】
なお、上記実施形態において、汚染金属を、図面上、厚みを持たせた膜状態で表示しているが、実際には表面に付着する程度で存在しているものである。
【産業上の利用可能性】
【００７４】
以上にように、本発明は、半導体基板上に存在する、３族元素（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｔｈ）、３Ａ族元素（Ｓｃ，Ｙ）、４Ａ族元素（Ｚｒ，Ｈｆ）、及び５Ａ族元素（Ｔａ）の少なくとも１つを含む汚染金属を除去する半導体装置の洗浄方法にとって有用である。
【図面の簡単な説明】
【００７５】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の洗浄方法における第１の実施例を示す工程断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の洗浄方法における第１の実施例について、エッチング時間と汚染金属の濃度との関係を示すグラフである。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の洗浄方法における第２の実施例を示す工程断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法における第１の実施例を示す工程断面図である。
【図５】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法における第１の実施例を示す工程断面図である。
【図６】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法における第２の実施例を示す工程断面図である。
【図７】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法における第２の実施例を示す工程断面図である。
【図８】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法における第３の実施例を示す工程断面図である。
【図９】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の洗浄方法における第３の実施例を示す工程断面図である。
【図１０】従来の半導体装置の洗浄方法を示す工程断面図である。
【符号の説明】
【００７６】
１０、２０、３０、４０、５０  半導体基板
１１、２３、３４、４４、５３  汚染金属
１２、２４、３６、４５、５５  シリコン酸化膜
２１  構造体
３１、４１、５１  分離絶縁膜
３２、４２、５４  ゲート絶縁膜
３２ａ、４２ａ、５６ａ  ゲート絶縁膜形成膜
３３、４３、５６  ゲート電極
３３ａ、４３ａ  ゲート電極形成膜
３５  サイドウォール（保護絶縁膜）
５２  金属膜
５２ａ  パターン化された金属膜
【図１】
2008108803.tif 000003
【図２】
2008108803.tif 000004
【図３】
2008108803.tif 000005
【図４】
2008108803.tif 000006
【図５】
2008108803.tif 000007
【図６】
2008108803.tif 000008
【図７】
2008108803.tif 000009
【図８】
2008108803.tif 000010
【図９】
2008108803.tif 000011
【図１０】
2008108803.tif 000012