(57)【要約】【課題】回路の誤作動を十分に防止できる電子部品モジュール等を提供すること。【解決手段】配線を有する基体２と、基体２の一面２ａ側に設けられる薄膜磁気デバイス３を備え、薄膜磁気デバイス３が、基体３に対向配置される磁性膜６と、第１磁性膜６に対し基体２と反対側に対向配置される磁性膜８と、磁性膜８を複数回取り巻くように巻回される薄膜コイル４とを備え、薄膜コイル４は、磁性膜６，８間に設けられる複数の導体パターン部４Ａと、磁性膜８に対し、磁性膜６と反対側に設けられる複数の導体パターン部４Ｂと、導体パターン部４Ａ及び導体パターン部４Ｂを直列に接続する複数の接続導体部４Ｃを有し、磁性膜８の比透磁率が磁性膜６の比透磁率より大きい電子部品モジュール。【選択図】図１
2008205176.tif 000002
【特許請求の範囲】
【請求項１】
配線を有する基体と、
前記基体の一面側に設けられる薄膜磁気デバイスとを備えており、
前記薄膜磁気デバイスが、
前記基体に対向配置される第１磁性膜と、
前記第１磁性膜に対し、前記基体と反対側に対向配置される第２磁性膜と、
前記第２磁性膜を複数回取り巻くように巻回される薄膜コイルとを備えており、
前記薄膜コイルは、
前記第１磁性膜と前記第２磁性膜との間に設けられる複数の第１導体パターン部と、
前記第２磁性膜に対し、前記第１磁性膜と反対側に設けられる複数の第２導体パターン部と、
前記第１導体パターン部と前記第２導体パターン部とを直列に接続する複数の接続導体部とを有し、
前記第２磁性膜の比透磁率が、前記第１磁性膜の比透磁率より大きい、電子部品モジュール。
【請求項２】
前記第２磁性膜の比透磁率に対する、前記第１磁性膜の比透磁率の比が０．００１〜０．９である、請求項１に記載の電子部品モジュール。
【請求項３】
前記第２磁性膜の膜厚が前記第１磁性膜の膜厚よりも大きい、請求項１又は２に記載の電子部品モジュール。
【請求項４】
前記第２磁性膜の抵抗率が前記第１磁性膜の抵抗率よりも大きい、請求項１〜３のいずれか一項に記載の電子部品モジュール。
【請求項５】
第１磁性膜と、
前記第１磁性膜に対向配置される第２磁性膜と、
前記第２磁性膜を複数回取り巻くように巻回される薄膜コイルとを備えており、
前記薄膜コイルは、
前記第１磁性膜と前記第２磁性膜との間に設けられる複数の第１導体パターン部と、
前記第２磁性膜に対し、前記第１磁性膜と反対側に設けられる複数の第２導体パターン部と、
前記第１導体パターン部と前記第２導体パターン部とを直列に接続する複数の接続導体部とを有し、
前記第２磁性膜の比透磁率が、前記第１磁性膜の比透磁率より大きい、薄膜磁気デバイス。
【請求項６】
前記第２磁性膜の比透磁率に対する、前記第１磁性膜の比透磁率の比が０．００１〜０．９である、請求項５に記載の薄膜磁気デバイス。
【請求項７】
前記第２磁性膜の膜厚が前記第１磁性膜の膜厚よりも大きい、請求項５又は６に記載の薄膜磁気デバイス。
【請求項８】
前記第２磁性膜の抵抗率が前記第１磁性膜の抵抗率よりも大きい、請求項５〜７のいずれか一項に記載の薄膜磁気デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜磁気デバイス、並びに、当該薄膜磁気デバイスと配線を有する基体とを有する電子部品モジュールに関する。
【背景技術】
【０００２】
パーソナルコンピュータや携帯電話機等の電子機器は、インダクタやキャパシタ等の受動素子やＩＣ等の電子部品を有している。近年、電子機器の小型軽量化の要請に伴い、これらの電子部品にも小型化や低背化が要求されている。このような要求を満たすため、電子部品は、薄膜形成技術を用いて形成されるようになってきている。それに伴い、薄膜インダクタや薄膜トランスなどの薄膜磁気デバイスと、配線を有する基体とを一体化させたもの（以下、「電子部品モジュール」という）も用いられるようになってきた（例えば特許文献１参照）。
【０００３】
また、薄膜磁気デバイスとしては、例えば、上部磁性膜を複数回取り巻くように巻回されたソレノイドコイルと、上部磁性膜に対向し、ソレノイドコイルの一部を挟むように設けられた下部磁性膜とを備えたものが知られている（例えば特許文献２参照）。このように下部磁性膜を設けることにより、漏れ磁束の低減およびインダクタンスの向上が図られている。
【特許文献１】特開２００４−２７４００４号公報
【特許文献２】特許第３１３５９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、前述した特許文献１に記載の電子部品モジュールでは、薄膜磁気デバイスからの漏れ磁束が無視できない。即ち、ＩＣ等の回路が配線に電気的に接続される場合や、ＩＣ等の回路が配線に電気的に接続されなくてもその配線の近傍に回路が配置される場合などに、その漏れ磁束が配線を通じてその回路を誤作動させるおそれがある。
【０００５】
従って、本発明は、回路の誤作動を十分に防止できる薄膜磁気デバイス及びこれを有する電子部品モジュールを提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明者らは上記課題を解決するため鋭意検討した。例えば、本発明者らは、特許文献２に記載の薄膜磁気デバイスを特許文献１の電子部品モジュールにおける薄膜磁気デバイスとして適用することも考えた。しかし、特許文献２の薄膜磁気デバイスを、特許文献１の薄膜磁気デバイスに単に適用するだけでは上記課題を解決できないことを見出した。そこで、本発明者らはさらに鋭意研究を重ねた結果、薄膜磁気デバイスにおいて、薄膜コイルが複数回取り巻くように巻回される磁性膜に対し、別の磁性膜を対向配置し、これら磁性膜同士間の比透磁率の比率を調整することで上記課題を解決しうることを見出し、本発明を完成するに至った。
【０００７】
即ち、本発明は、配線を有する基体と、前記基体の一面側に設けられる薄膜磁気デバイスとを備えており、前記薄膜磁気デバイスが、前記基体に対向配置される第１磁性膜と、前記第１磁性膜に対し、前記基体と反対側に対向配置される第２磁性膜と、前記第２磁性膜を複数回取り巻くように巻回される薄膜コイルとを備えており、前記薄膜コイルは、前記第１磁性膜と前記第２磁性膜との間に設けられる複数の第１導体パターン部と、前記第２磁性膜に対し、前記第１磁性膜と反対側に設けられる複数の第２導体パターン部と、前記第１導体パターン部と前記第２導体パターン部とを直列に接続する複数の接続導体部とを有し、前記第２磁性膜の比透磁率（μ２）が、前記第１磁性膜の比透磁率（μ１）より大きい電子部品モジュールである。
【０００８】
この発明によれば、第２磁性膜の比透磁率（μ２）が第１磁性膜の比透磁率（μ１）より大きいため、薄膜コイルに電流を流して磁界を発生させると、磁束密度が第２磁性膜中で大きくなり、第１磁性膜では小さくなる。即ち磁束は第２磁性膜に集中し、第１磁性膜では少なくなる。その結果、第１磁性膜を越えて漏れ出す磁束も少なくなるため、効果的に漏れ磁束を低減することができる。従って、本発明に係る電子部品モジュールによれば、ＩＣ等の回路が基体の配線に電気的に接続される場合や、回路が基体の配線に電気的に接続されなくてもその配線の近傍に回路が配置される場合などに、漏れ磁束が基体の配線を通じて回路を誤作動させることを十分に防止できる。また、本発明によれば、直流重畳特性が向上するという利点もある。この理由としては、第１磁性膜の比透磁率μ１が第２磁性膜の比透磁率μ２よりも小さくなっており、第１磁性膜および第２磁性膜に蓄えられる磁気的エネルギーのバランスがインダクタとして理想的なものとなるためではないかと本発明者らは考えている。
【０００９】
また、本発明は、第１磁性膜と、前記第１磁性膜に対向配置される第２磁性膜と、前記第２磁性膜を複数回取り巻くように巻回される薄膜コイルとを備えており、前記薄膜コイルは、前記第１磁性膜と前記第２磁性膜との間に設けられる複数の第１導体パターン部と、前記第２磁性膜に対し、前記第１磁性膜と反対側に設けられる複数の第２導体パターン部と、前記第１導体パターン部と前記第２導体パターン部とを直列に接続する複数の接続導体部とを有し、前記第２磁性膜の比透磁率が、前記第１磁性膜の比透磁率より大きい、薄膜磁気デバイスである。
【００１０】
この発明によれば、第２磁性膜の比透磁率（μ２）が第１磁性膜の比透磁率（μ１）より大きいため、薄膜コイルに電流を流して磁界を発生させると、磁束密度が第２磁性膜中で大きくなり、第１磁性膜では小さくなる。即ち磁束は第２磁性膜に集中し、第１磁性膜では少なくなる。その結果、第１磁性膜を越えて漏れ出す磁束も少なくなるため、効果的に漏れ磁束を低減することができる。従って、本発明の薄膜磁気デバイスが、ＩＣ等の回路が配線に電気的に接続された基体と一体化される場合や、回路が配線に電気的に接続されていない基体と一体化されてもその配線の近傍に回路が配置される場合などに、漏れ磁束がその基体の配線を通じて回路を誤作動させることを十分に防止できる。特にIC等の回路が、本発明の薄膜磁気デバイスとの位置関係において、第１磁性膜に対して、第２磁性膜と、反対側の重なる位置に配置される場合には、より効果的に作用する。また、本発明によれば、直流重畳特性が向上するという利点もある。この理由としては、第１磁性膜の比透磁率μ１が第２磁性膜の比透磁率μ２よりも小さくなっており、第１磁性膜および第２磁性膜に蓄えられる磁気的エネルギーのバランスがインダクタとして理想的なものとなるためではないかと本発明者らは考えている。
【００１１】
上記電子部品モジュール又は薄膜磁気デバイスにおいて、前記第２磁性膜の膜厚（ｄ２）が前記第１磁性膜の膜厚（ｄ１）よりも大きいことが好ましい。この場合、第２磁性膜の膜厚ｄ２が第１磁性膜の膜厚ｄ１以下の場合に比べて、直流重畳特性がより向上する。
【００１２】
上記電子部品モジュール又は薄膜磁気デバイスにおいて、前記第２磁性膜の抵抗率（ρ２）が前記第１磁性膜の抵抗率（ρ１）よりも大きいことが好ましい。この場合、第１磁性膜を越えて漏れ出す磁束がより低減される。このため、本発明の電子部品モジュールによれば、第２磁性膜の抵抗率ρ２が第１磁性膜の抵抗率ρ１以下である場合に比べて、第１磁性膜を越えて漏れ出す磁束がより十分に低減される。
【００１３】
上記電子部品モジュール又は薄膜磁気デバイスにおいて、前記第１磁性膜の飽和磁束密度（Ｂｓ１）が前記第２磁性膜の飽和磁束密度（Ｂｓ２）よりも大きいことが好ましい。この場合、第１磁性膜を越えて漏れ出す磁束がより低減される。このため、本発明の電子部品モジュールによれば、第１磁性膜の飽和磁束密度（Ｂｓ１）が第２磁性膜の飽和磁束密度（Ｂｓ２）以下である場合に比べて、第１磁性膜を越えて漏れ出す磁束がより十分に低減される。
【００１４】
なお、本発明において、比透磁率とは、それぞれシールデッドループ法によって測定された値を言うものとする。ここで、シールデッドループ法とは、特性インピーダンスを５０Ωに設計したマイクロストリップ導体を、５０Ωの純抵抗で終端したものを検出コイルとして使用して、検出コイル内に置いた磁性膜の比透磁率の変化を検出コイルでのインピーダンスの変化として測定するものである。このとき、検出コイルのマイクロストリップ導体は、一対の導体板で挟みこんで遮蔽し、測定精度を上げている。
【発明の効果】
【００１５】
本発明によれば、回路の誤作動を十分に防止できる電子部品モジュールが提供される。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
図１は、本発明の実施形態に係る電子部品モジュールを示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った部分断面正面図、図３は、図１のＩＩＩ−ＩＩＩ線に沿った部分断面正面図、図４は、図１のＩＶ−ＩＶ線に沿った部分断面正面図である。図１〜図４に示すように、電子部品モジュール１０は、ＩＣ１を含む平板状の基体２と、基体２の主面２ａ側に設けられる薄膜インダクタ（薄膜磁気デバイス）３とを備えている。また、薄膜インダクタ３と基体２との間には基板５が設けられている。基板５は、基体２に対して、例えばスタッドバンプ（図示せず）を介して固着されている。
【００１８】
図５は、電子部品モジュールとしてのＤＣ−ＤＣコンバータの一例を示す回路図である。図５に示すように、ＤＣ−ＤＣコンバータは、入力コンデンサＣｉ、出力コンデンサＣｏ、制御回路１２、ＭＯＳＦＥＴ１４及びＭＯＳＦＥＴ１４を駆動するドライバ回路１３などを備えている。
【００１９】
ここで、基体２は、薄膜磁気デバイスとしての薄膜インダクタ３を除く部分で構成されている。そして、制御回路１２、ＭＯＳＦＥＴ１４、ＭＯＳＦＥＴ１４を駆動するドライバ回路１３で構成される電源用ＩＣがＩＣ１に対応しており、ＩＣ１は半導体基板１５に形成されている。ＩＣ１は、基体２における配線２０に電気的に接続されている。なお、出力コンデンサＣｏと薄膜インダクタ３が、直流電圧を出力するフィルタ回路として機能する。また、ＣＧＮＤは、制御信号用グランド端子、ＰＧＮＤはパワー用グランド端子である。
【００２０】
次に、図１を用いて薄膜インダクタ３について説明する。薄膜インダクタ３は、薄膜コイルとしてのソレノイドコイル４を備える。ソレノイドコイル４は、複数の下側導体パターン部（第１導体パターン部）４Ａ、複数の上側導体パターン部（第２導体パターン部）４Ｂ、および両者を電気的に接続する複数の接続導体部４Ｃからなる。ソレノイドコイル４の両端に位置する２つの下側導体パターン部４Ａからは、それぞれ配線４Ｔ１、４Ｔ２が延びている。これらの配線４Ｔ１、４Ｔ２は、それぞれ他の素子に電気的に接続するためのものであり、基体２の配線２０にも電気的に接続されている（図５参照）。
【００２１】
図１〜図４に示すように、ソレノイドコイル４および配線４Ｔ１、４Ｔ２は、基体２の一方の主面２ａ側であって、且つ基板５の主面５ａ側に設けられている。基板５の主面５ａは下部磁性膜（第１磁性膜）６および絶縁性の樹脂膜７Ａによって順次被覆されている。従って、下側磁性膜６は基板５を介して基体２に対向配置されていることになる。
【００２２】
下側導体パターン部４Ａは、下部磁性膜６に対して基体２と反対側に設けられている。具体的には、下側導体パターン部４Ａは、樹脂膜７Ａの平坦な上面に直接形成されている。樹脂膜７Ａの上面には更に、下側導体パターン部４Ａを被覆する絶縁性の樹脂膜７Ｂが設けられている。
【００２３】
樹脂膜７Ｂの上面には、上部磁性膜（第２磁性膜）８および絶縁性の樹脂膜７Ｃが順次に形成されている。上部磁性膜８は、下部磁性膜６に対して、基体２と反対側に対向配置されている。
【００２４】
樹脂膜７Ｃの上面には複数の上側導体パターン部４Ｂが直接形成されており、下側導体パターン部４Ａと対向配置されている。従って、下側導体パターン部４Ａと上側導体パターン部４Ｂとの間には上部磁性膜８が配置されていることになる。樹脂膜７Ｃの上面には更に、上側導体パターン部４Ｂを被覆する絶縁性の樹脂膜７Ｄが設けられている。下側導体パターン部４Ａと上側導体パターン部４Ｂとは、樹脂膜７Ｂおよび樹脂膜７Ｃを貫通する複数の接続導体部４Ｃによって直列に且つ電気的に接続されている。こうして、ソレノイドコイル４は、上部磁性膜８を複数回取り巻くように巻回されることとなる。ここで、ソレノイドコイル４は、基体２の主面２ａに沿う方向に巻回されている。ただし、上記樹脂膜７A〜７Dは、ソレノイドコイル４と、上部磁性膜８及び下部磁性膜６との絶縁のために設けられるものであり、下部磁性膜６または上部磁性膜８の絶縁性が高い場合には、省略することが可能である。
【００２５】
ソレノイドコイル４についてさらに詳細に説明すると、下側導体パターン部４Ａおよび接続導体部４Ｃは、例えば直方体状又は円柱状であり、上側導体パターン部４Ｂは直方体状の両端部と、それらの両端部を連結する四角柱状の中間部を有している。なお、上側導体パターン部４Ｂの両端部は直方体状に限られず、円柱状等であってもよい。また中間部も四角柱状に限られず、円柱状等であってもよい。図１に示すように、上側導体パターン部４Ｂの両端部は下側導体パターン部４Ａと平行な面に延びている。また、上側導体パターン部４Ｂの中間部の中心線９は、下側導体パターン部４Ａの中心線１１に対して傾斜している。
【００２６】
そして、上部磁性膜８の比透磁率μ２は、下部磁性膜６の比透磁率μ１よりも大きくなっている。
【００２７】
ここで、上部磁性膜８及び下部磁性膜６は、例えばＣｏＺｒＴａ、ＣｏＺｒＮｂ、ＦｅＮｉ，パーマロイのようなＦｅ、Ｎｉ、Ｃｏ等の強磁性金属を主成分とする合金磁性膜や、フェライトのような絶縁性磁性膜等で構成される。上部磁性膜８及び下部磁性膜６は、その比透磁率μ２が下部磁性膜６の比透磁率μ１よりも大きくなるように互いに異なる組成としたり、熱処理温度を変えて熱処理されたものとなっている。
【００２８】
なお、本実施形態では、基板５はガラス、樹脂膜７Ａ〜７Ｄはポリイミド、導体パターン部４Ａ，４Ｂ、接続導体部４Ｃおよび配線４Ｔ１、４Ｔ２は銅からなる。樹脂膜７A〜７Dは上部磁性膜８及び下部磁性膜６とソレノイドコイル４との絶縁を目的としているので、ポリイミドに代えて、ＳｉＯ２やＳｉＮなどの無機膜、フェライト、金属磁性粉を含んだエポキシ樹脂などにしても良い。樹脂膜７Ａ〜７Ｄとして、フェライトや金属磁性粉を含んだエポキシ樹脂が用いられる場合には、薄膜インダクタ３のインダクタンスを増加させることが可能となる。
【００２９】
図２に示す様に、上記電子部品モジュール１０によれば、上部磁性膜８の比透磁率μ２が下部磁性膜６の比透磁率μ１より大きいため、ソレノイドコイル４に電流を流して磁界を発生させると、磁束密度が上部磁性膜８中で大きくなり、下部磁性膜６では小さくなる。即ち磁束は上部磁性膜８に集中し、下部磁性膜６では少なくなる。その結果、下部磁性膜６を越えて漏れ出す磁束も少なくなるため、効果的に漏れ磁束を低減することができる。従って、本実施形態に係る電子部品モジュール１０によれば、ソレノイド４からの漏れ磁束が基体２における配線を通じてＩＣ１を誤作動させることを十分に防止できる。また、本実施形態に係る電子部品モジュール１０によれば、直流重畳特性を向上させることが可能となるため、ＤＣ−ＤＣコンバータなどの電力変換装置に適用すれば、電力変換効率を向上させることが可能となる。この理由としては、下部磁性膜６の比透磁率が上部磁性膜８の比透磁率よりも小さくなっており、薄膜インダクタ３内にバランス良く磁気エネルギーを蓄えることが可能となるためではないかと本発明者らは考えている。
【００３０】
なお、上記電子部品モジュール１０においては、下部磁性膜６の比透磁率μ１と上部磁性膜８の比透磁率μ２との比率μ１／μ２は好ましくは、０．００１〜０．９であり、より好ましくは０．２〜０．６である。μ１／μ２が０．００１より小さい場合には、ソレノイドコイル４によって発生する磁束が薄膜インダクタ３の外部にある基体２側へと漏れてしまい、μ１／μ２が０．９より大きい場合には、下部磁性膜６側へ磁束が集中するために薄膜インダクタ３内に磁束を閉じ込めることが出来ず、磁束が薄膜インダクタ３の外部へ漏れてしまい、また、その場合には、上部磁性膜８及び下部磁性膜６で挟まれた下側導体パターン部（第１導体パターン部）４Ａにおいて、交流損失が増大してしまうという不具合も顕著になってくる。また、上部磁性膜８及び下部磁性膜６の具体的な比透磁率の値は、上部磁性膜８及び下部磁性膜６として例えばＣｏＺｒＴａを使用した場合、１００〜６０００程度であるが、比透磁率は、熱処理条件や磁性膜の材料組成を調整することによって自由に制御可能である。
【００３１】
また、上記電子部品モジュール１０においては、上部磁性膜８の膜厚ｄ２が下部磁性膜６の膜厚ｄ１よりも大きいことが好ましい。この場合、上部磁性膜８の膜厚ｄ２が下部磁性膜６の膜厚ｄ１以下の場合に比べて、直流重畳特性がより向上するため、電力変換効率をより向上させることができる。この理由としては、下部磁性膜６が上部磁性膜８よりも薄くされることによって、上部磁性膜８内及び下部磁性膜６内での磁束分布をそれぞれ均一化できるためではないかと本発明者らは考えている。但し、上部磁性膜８の膜厚ｄ２が下部磁性膜６の膜厚ｄ１以下であってもよい。この場合でも、漏れ磁束によるＩＣ１の誤作動については十分に防止することができる。また、直流重畳特性の向上も可能である。
【００３２】
上部磁性膜８の膜厚ｄ２と下部磁性膜６の膜厚ｄ１との膜厚比ｄ１／ｄ２は、好ましくは０．１〜０．９であり、より好ましくは０．２〜０．５である。膜厚比ｄ１／ｄ２が０．１より小さいと、膜厚比ｄ１／ｄ２が０．１以上の場合に比べて、直流重畳特性の劣化は小さいが漏れ磁束がより大きくなる。また、膜厚比ｄ１／ｄ２が０．９より大きいと、膜厚比ｄ１／ｄ２が０．９以下の場合に比べて、漏れ磁束はある程度小さくなるものの、下部磁性膜６への磁束の集中により直流重畳特性が劣化する。膜厚比ｄ１／ｄ２が０．２〜０．５の範囲では、薄膜インダクタ３からの磁束の漏れも小さく、直流重畳特性も良く、薄膜インダクタ３としては良好なものとなる。
【００３３】
なお、一般的にはインダクタ中の磁性膜の膜厚が薄いと低インダクタンスとなり、このようなインダクタは、高周波用のＤＣ−ＤＣコンバータに有効であるのに対し、インダクタ中の磁性膜の膜厚が厚いと高インダクタンスとなり、このようなインダクタは、低周波用のＤＣ−ＤＣコンバータに有効である。従って、本発明のように膜厚をコントロールすれば、高周波用、低周波用を問わず、様々な周波数帯域のDＣ−ＤＣコンバータに有効である。
【００３４】
また、上記電子部品モジュール１０においては、上部磁性膜８の抵抗率ρ２が下部磁性膜６の抵抗率ρ１よりも大きいことが好ましい。この場合、上部磁性膜８の抵抗率ρ２が下部磁性膜６の抵抗率ρ１以下の場合に比べて、下部磁性膜６を越えて漏れ出す磁束がより低減される。上部磁性膜８の抵抗率ρ２が下部磁性膜６の抵抗率ρ１以下であってもよい。この場合でも、漏れ磁束が基体２における配線を通じてＩＣ１を誤作動させることを十分に防止することができる。また、直流重畳特性の向上も可能である。
【００３５】
上部磁性膜８の抵抗率ρ２と下部磁性膜６の抵抗率ρ１の具体的な値に関しては、例えば上部磁性膜８をＣｏＺｒＴａとして、下部磁性膜６をパーマロイとした場合には、ρ２は１００μΩｃｍで、ρ１は３６μΩｃｍとなり、ρ２がρ１よりも２．８倍大きくなり、好ましい。
【００３６】
次に、上記電子部品モジュール１０の製造方法について説明する。
【００３７】
まず基板５を用意する。次に、基板５の主面５ａ上に下部磁性膜６を形成する。下部磁性膜６は、例えばスパッタ法やめっき法によって形成することができる。このとき、下部磁性膜６の比透磁率μ１は、下部磁性膜６に対し磁場中で熱処理を加え、そのときの熱処理温度を調整することにより調整することができる。下部磁性膜６の膜厚は、例えばスパッタ時間を変えることによって調整することができる。さらに、下部磁性膜６の抵抗率については、例えば下部磁性膜６の構成材料への添加物の付加や、その構成材料の組成比の調整によって容易に調整可能である。
【００３８】
次に、下部磁性膜６の上に樹脂膜７Ａを形成する。
【００３９】
次に、樹脂膜７Ａの上面にシード層を形成し、その上に下部導体パターン部４Ａと相補的な形状を有するレジストパターンを形成する。続いて、シード層をメッキして下側導体パターン部４Ａを形成する。この後、レジストパターンを除去し、更に下側導体パターン部４Ａ間の間隙から露出するシード層をウェットエッチングにより除去する。こうして、下側導体パターン部４Ａが形成される。
【００４０】
この後、下側導体パターン部４Ａを覆うように樹脂膜７Ｂ、上部磁性膜８、樹脂膜７Ｃを順次に形成する。このとき、上部磁性膜８は、下部磁性膜６と同様、例えばスパッタ法で形成することができる。このとき、上部磁性膜８は、下部磁性膜６とは異なる組成を有し下部磁性膜６より大きい比透磁率となりうる材料をスパッタすることによって、上部磁性膜８の比透磁率を下部磁性膜の比透磁率より大きくすることができる。なお、膜厚、抵抗率の調整方法は、下部磁性膜６の場合と同様である。
【００４１】
次に、樹脂膜７Ｃ上に、下側導体パターン部４Ａと同様の方法により上側導体パターン部４Ｂを形成する。更に、上側導体パターン部４Ｂを覆うように樹脂膜７Ｄを形成する。こうして、薄膜インダクタ３が完成する。
【００４２】
一方、基体２を用意する。基体２としては、配線を有し、その配線にＩＣ１が電気的に接続されたものを用意する。そして、基体２上に薄膜インダクタ３を固着させ、基体２におけるＩＣ１と薄膜インダクタ３とを電気的に接続する。このとき、薄膜インダクタ３における下部磁性膜６が上部磁性膜８よりもＩＣ１に近接して配置されるように基体２に薄膜インダクタ３を固着する。こうして、電子部品モジュール１０が完成する。
【００４３】
（電磁界シミュレーションによる漏れ磁束の評価）
上記実施形態に係る薄膜インダクタ、即ち図１に示す構成を有する薄膜インダクタについて、電磁界シミュレーションにより漏れ磁束の評価を行った。具体的には、電磁界シミュレーションは、市販の有限要素法を用いた３次元磁場解析ソフト（Ａｎｓｏｆｔ社製Ｍａｘｗｅｌｌ）を用いて、ＩＣ上に磁性薄膜インダクタを搭載して、磁性薄膜インダクタの上部磁性膜および下部磁性膜の比透磁率が変化した場合の、ＩＣ上への漏洩磁束密度量を算出することにより行った。このとき、漏洩磁束密度量は、磁性薄膜インダクタに、５００ｍAの直流電流に８MHｚの交流電流を重畳させた電流を印加した場合のIC上に生じる最大漏洩磁束密度量とした。
【００４４】
また、評価対象とする薄膜インダクタについての条件設定は以下のようにして行った。即ち、コイルについては、上側導体パターン部及び下側導体パターン部の断面形状を正方形とし、ライン幅５０μｍ、導体パターン部の間隔を２０μｍ、厚さを５０μｍ、ソレノイドの巻き数を１０巻き、上側導体パターン部及び下側導体パターン部間のギャップを１０μｍとした。磁性膜の膜厚は、次のように設定した。即ち、上部磁性膜の膜厚を３０μｍ、下部磁性膜の膜厚を５μｍとした。比透磁率については、上部磁性膜の比透磁率を１０００、下部磁性膜の比透磁率を１、１００、２００、５００、７５０、９００、１０００、２０００又は５０００のいずれかの値とした。抵抗率については、上部磁性膜の抵抗率を１００μΩｃｍ、下部磁性膜の抵抗率を１００μΩｃｍとした。漏れ磁束の結果を表１に示す。
【表１】
2008205176.tif 000003
【００４５】
（電磁界シミュレーションによる直流重畳特性の評価）
また、図１に示す構成を有する薄膜インダクタについて、電磁界シミュレーションにより直流重畳特性の評価を行った。具体的に、電磁界シミュレーションでは、上記と同様の３次元磁場解析ソフトを用い、磁性薄膜インダクタに、３００ｍAの直流電流に８MHｚの交流電流を重畳させた電流を印加したときのインダクタンス値を算出した。
【００４６】
また、評価対象とする薄膜インダクタについての条件設定は以下のようにして行った。即ち、コイルについては、上側導体パターン部及び下側導体パターン部の断面形状を正方形とし、ライン幅１００μｍ、導体パターン部の間隔を２０μｍ、厚さを２０μｍ、ソレノイドの巻き数を２０巻き、上側導体パターン部及び下側導体パターン部間のギャップを５μｍとした。上部磁性膜の比透磁率を１０００、下部磁性膜の比透磁率を５００とし、磁性膜の膜厚は、次のように設定した。即ち、上部磁性膜の膜厚ｄ１を１０μｍ、下部磁性膜の膜厚ｄ２を０、１、３、５、１０、１５μｍのいずれかの値とした。抵抗率については、上部磁性膜の抵抗率を１００μΩｃｍ、下部磁性膜の抵抗率を１００μΩｃｍとした。インダクタンス値の結果を表２に示す。
【表２】
2008205176.tif 000004
【００４７】
上記表1に示す結果より、上部磁性膜のμよりも下部磁性膜のμが小さい方が、IC上への漏洩磁束量が低減できることがわかった。これは、下部磁性膜のμが小さい方が、上部磁性膜へ磁束をバランス良く閉じ込められるためではないかと考えられる。また、その他の効果としても、下部磁性膜のμが小さい方が、直流重畳特性が改善されることもシミュレーションの結果より明らかとなった。
【００４８】
また表２に示す結果より、ｄ２／ｄ１が０．１、０，３、０．５の場合に、インダクタンス値がより大きくなり、直流重畳特性がより向上することが分かった。
【００４９】
本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、薄膜磁気デバイスとして、１つのソレノイドコイル４のみを有する薄膜インダクタが用いられているが、薄膜磁気デバイスは、ソレノイドコイル４を２つ以上有する薄膜トランスであってもよい。
【００５０】
また、上記実施形態では、基板５が薄膜インダクタ３と基体２との間に配置されているが、基板５は、薄膜インダクタ３に対し基体２と反対側に設けられてもよい。この場合、基板５の上に、樹脂膜７Ａを形成し、その上に、下側導体パターン部４Ａ、樹脂膜７Ｂ、上部磁性膜１３、樹脂膜７Ｃ、接続導体部４Ｃ、上側導体パターン部４Ｂ、樹脂膜７Ｄおよび下部磁性膜６を形成し、最後に、下部磁性膜６が基体２に対し固着されることとなる。
【００５１】
さらに、上記実施形態では、上部磁性膜８と下部磁性膜６とで組成が異なるとしているが、組成は同一であってもよい。但し、その場合、基板５上に、樹脂膜７Ａ、下側導体パターン部４Ａ、樹脂膜７Ｂ、上部磁性層８、樹脂層７Ｃ、上側導体パターン部４Ｂ、樹脂膜７Ｄを順次形成した後、樹脂層７Ｄの上に下部磁性膜６を形成する。そして、下部磁性膜６が、ＩＣ１を含む基体２に固着される。また、上部磁性層８を形成するときの熱処理の温度については、下部磁性膜６を形成するときの熱処理温度よりも高くする必要がある。これは、上部磁性膜８及び下部磁性膜６が同一の組成を有する場合、特性劣化をおこす温度まで熱処理しない限りは、熱処理温度を高くする方が、μを大きくすることができるためである。
【００５２】
さらに上記実施形態では、下部磁性膜６に対向する位置にＩＣ１が配置されているが、ＩＣ１は、下部磁性膜６に対向する位置に配置されていなくても、基体２における配線に電気的に接続されていればよい。
【００５３】
さらに、上記実施形態では基体２における配線２０にはＩＣ１が電気的に接続されているが（図５参照）、ＩＣ１に代えて、キャパシタやインダクタ等の回路が用いられてもよい。
【００５４】
また、上記実施形態では、基体２における配線２０にＩＣ１が電気的に接続されているが、ＩＣ１がその配線２０に電気的に接続されていなくてもよい。その場合でも、ＩＣ１が、配線の近傍に配置されている場合には、下部磁性膜６の漏れ磁束によるＩＣ１の誤作動が生じうるので、本発明は、このような形態にも適用可能である。
【実施例１】
【００５５】
以下、本発明の内容を実施例及び比較例を挙げてより具体的に説明する。
【００５６】
まず上部磁性膜と下部磁性膜のμが異なる磁性薄膜インダクタを作製し、作製した薄膜インダクタを電源用ＩＣ上に搭載して、電源用ＩＣの動作を検証した。
【００５７】
（実施例１）
まず基板５としてガラス基板を用意した。次に、基板５の主面５ａ上に、樹脂膜７Ａとしてポリイミド膜を形成した。
【００５８】
次に、樹脂膜７Ａの上面に、銅からなるシード層を形成し、その上に、形成すべき導体パターン部と相補的な形状を有するレジストパターンを形成した。このときレジストパターンは、ポジ型レジスト樹脂を露光、現像して形成した。続いて、シード層を銅メッキして導体パターン部を形成した。この後、レジストパターンを除去し、更に導体パターン部間の間隙から露出するシード層をウェットエッチングにより除去した。こうして、導体パターン部を形成した。
【００５９】
この後、導体パターン部を覆うようにポリイミド樹脂膜、磁性膜としてのＣｏＺｒＴａ合金薄膜、レジスト樹脂膜を順次形成した。このとき、ＣｏＺｒＴａ合金薄膜は、スパッタ法で厚さ１μｍとなるように形成した。その後、このＣｏＺｒＴａ合金薄膜が形成された基板に対し、１０００ガウスの磁場中で且つ１０−４Ｔｏｒｒの真空中で１００ｒｐｍで回転させながら２１０℃で熱処理を行った。その結果、磁性膜のμは１４００であった。
【００６０】
次に、接続導体部４Ｃを最初にポリイミド膜で樹脂膜７Ｂを全面に形成した後に、露光、現像により、接続導体部４Ｃのための開口部を形成し、次に接続導体部４Ｃをめっきで形成した。さらに、上部磁性膜８を形成した後に、エッチングにより接続導体部４Ｃのための開口部を形成し、次に接続導体部４Ｃをめっきで形成した。さらに、ポリイミド樹脂膜７Ｃを全面に形成した後に、露光、現像により、接続導体部４Ｃのための開口部を形成し、次に接続導体部４Ｃをめっきで形成した。そして、上記と同様にして、導体パターン部を形成した。続いて、ポリイミド樹脂膜を形成した。
【００６１】
次に、最上部のポリイミド樹脂膜の上に、スパッタ法で厚さ１０μｍとなるようにＣｏＺｒＴａ合金薄膜を形成した。この磁性膜を形成した基板に対し、１０００ガウスの磁場中で且つ１０−４Ｔｏｒｒの真空中で１００ｒｐｍで回転させながら２０５℃で熱処理を行った。その結果、上部磁性膜のμは１２００であった。こうして基板上に薄膜インダクタを得た。
【００６２】
一方、スイッチング周波数が４ＭＨｚの市販の制御回路内蔵パワーＩＣ、コンデンサを図５に示す回路図のような構成にして、プリント基板上に薄膜インダクタ以外の非絶縁降圧型スイッチング電源モジュールを作製し、ＩＣ上には、インダクタの実装が可能な状態にした。なお、図５には示されていないが、非絶縁降圧型スイッチング電源モジュールには、実際にはダイオードや抵抗なども含まれる。
【００６３】
そして、このモジュールのＩＣ上に、上記のようにして得られた薄膜インダクタを実装し、電気的に接続した。このとき、基板は、薄膜インダクタに対し、モジュールのＩＣとは反対側に配置されるようにした。こうしてＤＣ−ＤＣコンバータを得た。
【００６４】
（実施例２）
基板に近い方の磁性膜を形成するときの熱処理温度を、２１０℃から２０５℃に変更し、磁性膜の比透磁率を１２００にすると共に、基板から遠い方の磁性膜を形成するときに熱処理を行わず、磁性膜の比透磁率を６００としたこと以外は実施例１と同様にしてＤＣ−ＤＣコンバータを得た。
【００６５】
（比較例１）
２つの磁性膜に対し、最後の磁性膜を形成した後、一括して２０５℃での熱処理を行ったこと以外は実施例１と同様にしてＤＣ−ＤＣコンバータを得た。
【００６６】
（比較例２）
基板に近い方の磁性膜を形成するときの熱処理温度を、２１０℃から２００℃に変更し、磁性膜の比透磁率を１１００としたこと以外は実施例１と同様にしてＤＣ−ＤＣコンバータを得た。
【００６７】
上記実施例１〜２及び比較例１〜２のＤＣ−ＤＣコンバータの入力コンデンサＣｉに直流の電圧３．７Ｖを入力し、ドライバ回路１３からの信号でＭＯＳＦＥＴ１４をスイッチングさせて、直流の所定の出力電圧Ｖｏ２．５Ｖを出力させた。その結果、実施例１，２のＤＣ−ＤＣコンバータは問題なく動作した。これに対し、比較例１〜２のＤＣ−ＤＣコンバータでは出力ノイズ特性が大きくなり、規格値５００ｄＢμＶを満たすことができていなかった。このことから、比較例１、２では、インダクタからの漏洩磁界が大きいため、漏洩磁界の影響で、ＩＣが誤動作してしまったのではないかと考えられる。
【００６８】
以上より、本発明の電子部品モジュール及び薄膜磁気デバイスによれば、ＩＣ等の回路の誤作動を十分に防止できることが確認された。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態に係る電子部品モジュールを示す平面図である。
【図２】図１のII−II線に沿った部分断面正面図である。
【図３】図１のIII−III線に沿った部分断面正面図である。
【図４】図１のIV−IV線に沿った部分断面正面図である。
【図５】実施例１〜２及び比較例１〜２で電子部品モジュールの評価に使用するＤＣ−ＤＣコンバータの回路図である。
【符号の説明】
【００７０】
１…ＩＣ、２…基体、３…薄膜インダクタ、５…基板、６…下部磁性膜（第１磁性膜）、８…上部磁性膜（第２磁性膜）、１０…電子部品モジュール、４Ａ…下側導体パターン部（第１導体パターン部）、４Ｂ…上側導体パターン部（第２導体パターン）、７Ａ〜７Ｄ…樹脂膜。
【図１】
2008205176.tif 000005
【図２】
2008205176.tif 000006
【図３】
2008205176.tif 000007
【図４】
2008205176.tif 000008
【図５】
2008205176.tif 000009