(57)【要約】【課題】モータ２００が回転しているときであっても、上記回転の影響を避けつつオフセット量を把握して、インバータ電流ｉｄｃの検出誤差を回避し、スイッチング制御を行う。【解決手段】モータ２００が、外部要因により、例えばモータ２００に設けられたファンが風を受けるなどして、モータ２００が回転すると、モータ２００に誘起電圧が発生する。この現象で企図しないインバータ電流ｉｄｃが流れているときにインバータ電流ｉｄｃのオフセットを得ても正しくオフセットを把握できない。よって出力線８１〜８３を用いて誘起電圧を短絡してインバータ電流ｉｄｃのオフセットを得る。当該オフセットに基づいてトランジスタ２１〜２３，３１〜３３がスイッチングし、以てモータ２００が駆動する。【選択図】図１
2008193780.tif 000002
【特許請求の範囲】
【請求項１】
モータ（２００）を駆動するインバータ（１）を制御する方法であって、
前記インバータは、
各々が、第１電位点（ＶＣ）と、前記第１電位点よりも電位が低い第２電位点（Ｇ）との間で直列に接続され、いずれも前記第１電位点から前記第２電位点への電流を流す一対のスイッチング素子（２１，３１；２２，３２；２３，３３）と、前記スイッチング素子の各々に並列に接続されて前記スイッチング素子が電流を流す方向とは逆に電流を流す環流ダイオード（Ｄ１，Ｄ４；Ｄ２，Ｄ５；Ｄ３，Ｄ６）を有する複数のレグと、
各々の前記レグにおける前記一対のスイッチング素子同士の接続点と前記モータとを接続する出力線（８１；８２；８３）と
を備え、
（ａ）前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てと、前記第２電位点側の前記スイッチング素子（３１，３２，３３）の全てとを、二者択一して導通させるステップ（Ｓ１；Ｓ４）と、
（ｂ）前記ステップ（ａ）で設定された前記スイッチング素子の導通／非導通状態において、前記第１電位点もしくは前記第２電位点に流入出する直流電流（ｉｄｃ）の検出値（Ｊ）をオフセット量として採用するステップ（Ｓ２）と、
（ｃ）前記オフセット量に基づいて前記スイッチング素子のスイッチング制御を行うステップ（Ｓ３）と
を実行する、モータ駆動用インバータ制御方法。
【請求項２】
前記ステップ（ａ）では、前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てを導通させ、前記第２電位点側の前記スイッチング素子（３１，３２，３３）の全てを非導通とする（Ｓ１）、請求項１記載のモータ駆動用インバータ制御方法。
【請求項３】
前記インバータは、
前記レグの各々に対応して設けられ、前記第２電位点（Ｇ）よりも電位が高い第３電位点（ＶＤ）と、前記レグに対応する出力線（８１，８２，８３）との間に設けられたブートストラップキャパシタ（７１，７２，７３）と
を更に備え、
前記ステップ（ａ）では、
（ａ１）前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てを非導通するステップ（Ｓ４１）と、
（ａ２）前記第２電位点側の前記スイッチング素子（３３）の全てを導通させるステップ（Ｓ４２）と
が実行され、
前記第２電位点側の前記スイッチング素子の導通が開始した時点から、前記ブートストラップキャパシタの充電に必要な時間（ｔ5−ｔ3）が経過した後（Ｓ５）に、前記ステップ（ｂ）が実行される、請求項１記載のモータ駆動用インバータ制御方法。
【請求項４】
前記ステップ（ａ）では、前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てを非導通としたままで前記第２電位点側の前記スイッチング素子（３１，３２，３３）の全ての導通の開始を順次（ｔ1，ｔ2，ｔ3）に行う、請求項３記載のモータ駆動用インバータ制御方法。
【請求項５】
前記インバータは第１電位点（ＶＣ）と前記レグとの間、及び前記第２電位点（Ｇ）と前記レグの間のいずれか一方に介挿された抵抗（ｒ）を備え、
前記ステップ（ｂ）においては、前記抵抗の電圧降下（Ｖｒ）に基づいて前記直流電流（ｉｄｃ）の検出値（Ｊ）が求められる、請求項１乃至請求項４のいずれか一つに記載のモータ駆動用インバータ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はモータを駆動するインバータを制御する方法に関する。
【背景技術】
【０００２】
従来から、インバータによって直交変更された電力を用いてモータを駆動する技術が存在する。当該インバータは、高電位側入力線と低電位側入力線との間に直流電圧を受け、出力線からモータへと相毎に交流電流を出力する。そして当該インバータには通常、対をなすスイッチング素子が、高電位側入力線と低電位側入力線の間で、出力線が接続される点を介して直列に接続される。そしてこれらのスイッチング素子の各々には並列に、環流ダイオードが接続されている。上記直流電圧は平滑コンデンサによって支えられている。
【０００３】
このインバータによってモータの駆動を行うとき、モータとインバータとの間に流れる直流電流をモニタする。そして当該電流（以下「インバータ電流」と称す）に基づいて、またさらにはもちろんモータの回転速度にも基づいて、上記スイッチング素子のスイッチング制御が行われる。
【０００４】
【特許文献１】特許第３７５７７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インバータ電流によってスイッチング制御を行う場合、インバータ電流を正しく検出する必要がある。よってインバータ電流が流れていないはずの場合においてもインバータ電流として検出される値があれば、それはオフセット量として把握されるべきである。
【０００６】
しかしながら、モータがインバータ以外の要因で回転している場合、当該回転を原因としてインバータ電流が流れることがある。例えばモータにファンが設けられる場合、該ファンが風を受けて回転している場合にはモータが発生する誘起電圧によって、モータから環流ダイオードを介して平滑コンデンサが充電される。このときにインバータ電流が流れる。
【０００７】
このように誘起電圧に起因してインバータ電流が流れるときに、オフセット量を把握することは適切ではない。実際にインバータ電流が流れているからである。しかし、オフセット量を把握するために風が収まることを待つのであれば、適時にインバータ制御を行うことができない。またオフセット量の把握は一回のみ行うのではなく、インバータ制御を起動させる度に行うことが望ましい。またオフセット量を把握するときに、モータの回転を強制的に停止させることは別途に機械的な機構を必要とする。
【０００８】
上記の観点から、本発明は、モータが回転しているときであっても、上記回転の影響を避けつつオフセット量を把握して、インバータ電流の検出誤差を回避し、スイッチング制御を行うことを目的とする。
【課題を解決するための手段】
【０００９】
この発明にかかるインバータ制御方法は、モータ（２００）を駆動するインバータ（１）を制御する方法である。そして前記インバータは、各々が、第１電位点（ＶＣ）と、前記第１電位点よりも電位が低い第２電位点（Ｇ）との間で直列に接続され、いずれも前記第１電位点から前記第２電位点への電流を流す一対のスイッチング素子（２１，３１；２２，３２；２３，３３）と、前記スイッチング素子の各々に並列に接続されて前記スイッチング素子が電流を流す方向とは逆に電流を流す環流ダイオード（Ｄ１，Ｄ４；Ｄ２，Ｄ５；Ｄ３，Ｄ６）を有する複数のレグと、各々の前記レグにおける前記一対のスイッチング素子同士の接続点と前記モータとを接続する出力線（８１；８２；８３）とを備える。
【００１０】
そしてこの発明にかかるインバータ制御方法の第１の態様は、（ａ）前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てと、前記第２電位点側の前記スイッチング素子（３１，３２，３３）の全てとを、二者択一して導通させるステップ（Ｓ１；Ｓ４）と、（ｂ）前記ステップ（ａ）で設定された前記スイッチング素子の導通／非導通状態において、前記第１電位点もしくは前記第２電位点に流入出する直流電流（ｉｄｃ）の検出値（Ｊ）をオフセット量として採用するステップ（Ｓ２）と、（ｃ）前記オフセット量に基づいて前記スイッチング素子のスイッチング制御を行うステップ（Ｓ３）とを実行する。
【００１１】
この発明にかかるインバータ制御方法の第２の態様は、その第１の態様であって、前記ステップ（ａ）では、前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てを導通させ、前記第２電位点側の前記スイッチング素子（３１，３２，３３）の全てを非導通とする（Ｓ１）。
【００１２】
この発明にかかるインバータ制御方法の第３の態様は、その第１の態様であって、前記インバータは、前記レグの各々に対応して設けられ、前記第２電位点（Ｇ）よりも電位が高い第３電位点（ＶＤ）と、前記レグに対応する出力線（８１，８２，８３）との間に設けられたブートストラップキャパシタ（７１，７２，７３）とを更に備える。そして前記ステップ（ａ）では、（ａ１）前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てを非導通するステップ（Ｓ４１）と、（ａ２）前記第２電位点側の前記スイッチング素子（３３）の全てを導通させるステップ（Ｓ４２）とが実行される。そして前記第２電位点側の前記スイッチング素子の導通が開始した時点から、前記ブートストラップキャパシタの充電に必要な時間（ｔ5−ｔ3）が経過した後（Ｓ５）に、前記ステップ（ｂ）が実行される。
【００１３】
この発明にかかるインバータ制御方法の第４の態様は、その第３の態様であって、前記ステップ（ａ）では、前記第１電位点側の前記スイッチング素子（２１，２２，２３）の全てを非導通としたままで前記第２電位点側の前記スイッチング素子（３１，３２，３３）の全ての導通の開始を順次（ｔ1，ｔ2，ｔ3）に行う。
【００１４】
この発明にかかるインバータ制御方法の第５の態様は、その第１乃至第４の態様のいずれかであって、前記インバータは第１電位点（ＶＣ）と前記レグとの間、及び前記第２電位点（Ｇ）と前記レグの間のいずれか一方に介挿された抵抗（ｒ）を備える。そして前記ステップ（ｂ）においては、前記抵抗の電圧降下（Ｖｒ）に基づいて前記直流電流（ｉｄｃ）の検出値（Ｊ）が求められる。
【発明の効果】
【００１５】
モータがインバータ以外の要因で回転している場合、例えばモータにファンが設けられ、当該ファンが風を受けて回転している場合にはモータに誘起電圧が発生する。そしていずれのスイッチング素子も非導通であると出力線及び環流ダイオードを介して第１電位点もしくは第２電位点とモータの間で電流が流入出する。この発明にかかるモータ駆動用インバータ制御方法の第１の態様によれば、第１電位点側のスイッチング素子の全てと、第２電位点側のスイッチング素子の全てとを二者択一的に導通させることにより、誘起電圧を出力線において短絡させる。これにより誘起電圧の影響を排除した状態でオフセット量を把握し、上記回転の影響を避けつつ直流電流の検出誤差を回避してスイッチング制御を行うことができる。
【００１６】
この発明にかかるモータ駆動用インバータ制御方法の第２の態様によれば、第１電位点側のスイッチング素子を駆動するためのブートストラップキャパシタが設けられているか否かに拘わらず、オフセット量を把握することができる。
【００１７】
第１電位点側のスイッチング素子を駆動するためのブートストラップキャパシタが設けられている場合に、第２電位点側のスイッチング素子を導通させるとブートストラップキャパシタの充電電流が流れる。この発明にかかるモータ駆動用インバータ制御方法の第３の態様によれば、当該充電電流がオフセット量の把握に与える影響を避けるべく、ブートストラップキャパシタが充電されるのに必要な時間を経過してからオフセット量を把握する。
【００１８】
この発明にかかるモータ駆動用インバータ制御方法の第４の態様によれば、ブートストラップキャパシタの充電電流が急激に流れることを回避する。
【００１９】
この発明にかかるモータ駆動用インバータ制御方法の第５の態様によれば、直流電流を簡易に測定することができる。
【発明を実施するための最良の形態】
【００２０】
図１はこの発明にかかるモータ駆動用インバータ制御方法を実行できる構成を例示する回路図である。当該インバータは、第１電位点ＶＣと、第２電位点Ｇとの間で直列に接続され、出力する交流の相数に応じた複数のレグを備えている。第２電位点Ｇは第１電位点ＶＣよりも電位が低く、例えば第２電位点Ｇは接地であり、第１電位点ＶＣには正の電位が付与される。第２電位点Ｇと第１電位点ＶＣとの電位差は、図示されないコンバータから、あるいは更に図示されない平滑コンデンサによって支持されて供給される。かかる交直変換は周知の技術であるので、ここでは図示を省略した。
【００２１】
いずれのレグも、第１電位点ＶＣから第２電位点Ｇへの電流を流す一対のスイッチング素子を有している。例えばＵ相のレグではトランジスタ２１とトランジスタ３１とが直列に接続される。
【００２２】
トランジスタ２１は第１電位点ＶＣ側に設けられ、ハイアーム側スイッチング素子として機能する。トランジスタ３１は第２電位点Ｇ側に設けられ、ローアーム側スイッチング素子として機能する。トランジスタ２１，３１のいずれも第１電位点ＶＣから第２電位点Ｇへと電流を流す。具体的にはトランジスタ２１のコレクタが第１電位点ＶＣに、トランジスタ３１のエミッタが第２電位点Ｇに、それぞれ接続される。但し、後述する抵抗ｒが、トランジスタ３１のエミッタと第２電位点Ｇとの間に介在する。
【００２３】
トランジスタ２１，３１同士の接続点、具体的にはトランジスタ３１のコレクタとトランジスタ２１のエミッタが接続される点には、出力線８１が接続されている。よって導通したトランジスタ２１を介して、第１電位点ＶＣから出力線８１へと電流が流れる。同様にして導通したトランジスタ３１を介して、出力線８１から第２電位点Ｇへと電流が流れる。
【００２４】
またいずれのレグも、スイッチング素子の各々に並列に接続されてスイッチング素子が電流を流す方向とは逆に電流を流す環流ダイオードが設けられる。例えばＵ相のレグではトランジスタ２１，３１にはそれぞれダイオードＤ１，Ｄ４が接続されている。具体的にはトランジスタ２１のコレクタ及びエミッタにはダイオードＤ１のカソード及びアノードが、それぞれ接続されている。またトランジスタ３１のコレクタ及びエミッタにはダイオードＤ４のカソード及びアノードが、それぞれ接続されている。
【００２５】
これらのダイオードの機能により、トランジスタ２１，３１の導通の有無に依らず、出力線８１における電位に応じて出力線８１から第１電位点ＶＣへ、あるいは第２電位点Ｇから出力線８１へ、それぞれ電流が流れる。
【００２６】
Ｕ相のレグにおけるトランジスタ２１，３１及びダイオードＤ１．Ｄ４並びに出力線８１と同様にして、Ｖ相のレグにおいてはトランジスタ２２，３２及びダイオードＤ２．Ｄ５並びに出力線８２が、Ｗ相のレグにおいてはトランジスタ２３，３３及びダイオードＤ３．Ｄ６並びに出力線８３が、それぞれ設けられる。出力線８１〜８３はモータ２００に接続される。
【００２７】
抵抗ｒはトランジスタ３１，３２，３３のいずれのエミッタにも接続される一端と、第２電位点Ｇに接続される他端とを有しており、ここにおける電圧降下Ｖｒが測定される。電圧降下Ｖｒはインバータ電流ｉｄｃを求める根拠となる。なお、抵抗ｒはトランジスタ２１，２２，２３のコレクタ同士と第１電位点ＶＣとの間に介在してもよい。この場合、トランジスタ３１，３２，３３のいずれのエミッタも第２電位点Ｇが接続されればよい。
【００２８】
トランジスタ２１，２２，２３，３１，３２，３３の他、スイッチング素子としては電界効果トランジスタであってもよいし、絶縁ゲート型バイポーラトランジスタであってもよい。これらのスイッチング動作は、スイッチング制御回路６によって行われる。
【００２９】
図２はスイッチング制御回路６の内部構成を例示するブロック図である。スイッチング制御回路６はオペアンプ６１、インタフェース６２、ＣＰＵ６３及び信号生成部６４を備えている。オペアンプ６１には電圧降下Ｖｒが入力され、検出値Ｊを出力する。検出値Ｊはインタフェース６２を介してＣＰＵ６３に入力される。また速度指令値ｖ*もインタフェース６２を介してＣＰＵ６３に入力される。ＣＰＵ６３は検出値Ｊからインバータ電流ｉｄｃを見積もり、これと速度指令値ｖ*に基づいて信号生成部６４にスイッチング信号Ｓ41，Ｓ42，Ｓ43，Ｓ51，Ｓ52，Ｓ53を生成させる。
【００３０】
スイッチング信号Ｓ41，Ｓ42，Ｓ43，Ｓ51，Ｓ52，Ｓ53はそれぞれドライバ４１，４２，４３，５１，５２，５３に入力する。ドライバ４１，４２，４３，５１，５２，５３によってゲート電位を制御することで、それぞれトランジスタ２１，２２，２３，３１，３２，３３がオン／オフする。
【００３１】
ハイアーム側のドライバ４１，４２，４３には、ハイアーム側のトランジスタ２１，２２，２３に適切にゲート電位を印加できるように、それぞれブートストラップキャパシタ７１，７２，７３から電圧が供給される。ブートストラップキャパシタ７１，７２，７３はＵ相、Ｖ相、Ｗ相に対応して設けられた抵抗１１，１２，１３を介して、例えば第２電位点Ｇよりも電位が高い第３電位点ＶＤと出力線８１，８２，８３との間に接続され、充電される。つまり抵抗１１，１２，１３はブートストラップキャパシタ７１，７２，７３の充電経路に直列に接続される。
【００３２】
出力線８１，８２，８３の電位が高い場合であってもブートストラップキャパシタ７１，７２，７３が放電しないように、抵抗１１とブートストラップキャパシタ７１との間、抵抗１２とブートストラップキャパシタ７２との間、抵抗１３とブートストラップキャパシタ７３との間に、それぞれダイオードが介挿される。
【００３３】
このように構成されたインバータ回路において、特に正弦波を出力線８１，８２，８３に出力する動作においては、動作当初からハイアーム側のトランジスタ２１〜２３を適切に動作させることが望ましい。従ってブートストラップキャパシタ７１，７２，７３を通常の回転動作による充電ではなく、一旦この回転動作の前に初期充電を行うことが望ましい。かかる初期充電を行う場合にはローアーム側のトランジスタ３１〜３３を導通させればよい。
【００３４】
第１の実施の形態．
図３は第１の実施の形態におけるスイッチング信号Ｓ41，Ｓ42，Ｓ43，Ｓ51，Ｓ52，Ｓ53の二値論理を示すタイミングチャートである。これらの信号が“Ｈ”及び“Ｌ”をとるときに、対応するスイッチング素子（トランジスタ）がそれぞれ導通及び非導通となる。時刻ｔ1〜ｔ3においてそれぞれスイッチング信号Ｓ51，Ｓ52，Ｓ53が“Ｌ”から“Ｈ”へと遷移し、トランジスタ３１，３２，３３が導通する。そして時刻ｔ5においてスイッチング信号Ｓ51，Ｓ52，Ｓ53が“Ｈ”から“Ｌ”へと遷移し、トランジスタ３１〜３３が非導通となる。このように導通するタイミングをトランジスタ３１〜３３同士の間でずらせて順次に行うのは、ブートストラップキャパシタ７１，７２，７３の充電電流がインバータ電流ｉｄｒとして急激に流れることを回避する観点から望ましい。
【００３５】
時刻ｔ5の後、トランジスタ２〜２３，３１〜３３が非導通であるときに外部要因により、例えばモータ２００に設けられたファンが風を受けるなどして、モータ２００が回転すると、モータ２００に誘起電圧が発生する。そしてこれは環流ダイオードＤ１〜Ｄ６を介して抵抗ｒを流れることになる。このときに抵抗ｒを流れる電流が、インバータ電流ｉｄｃの検出値Ｊのオフセット量として誤認されることを回避することが必要となる。
【００３６】
そこで時刻ｔ4（＞ｔ5）において、スイッチング信号Ｓ41，Ｓ42，Ｓ43を“Ｈ”にし、スイッチング信号Ｓ51，Ｓ52，Ｓ53を“Ｌ”とする。これにより、ハイアーム側のトランジスタ２１〜２３の全てが導通し、ダイオードＤ１〜Ｄ３と相まってモータ２００の誘起電圧は出力線８１〜８３によって短絡する。これにより誘起電圧の影響を排除した状態でオフセット量を把握し、モータの回転の影響を避けつつインバータ電流の検出誤差を回避してスイッチング制御を行うことができる。
【００３７】
図５は本実施の形態にかかるモータ駆動用インバータ制御方法の動作を示すフローチャートである。本実施の形態ではブートストラップキャパシタ７１，７２，７３の充電はインバータ電流の検出とは順序が無関係であるので、当該充電の処理は省略して図示している。
【００３８】
電源投入後（これは第１電位点ＶＣに正の電位を与えることに相当する）ステップＳ１において、ハイアーム側のトランジスタ２１〜２３の全てをオンし、ローアーム側のトランジスタ３１〜３３の全てをオフする。具体的には図３において時刻ｔ4以降で示された状態を、スイッチング信号Ｓ41，Ｓ42，Ｓ43，Ｓ51，Ｓ52，Ｓ53が採ればよい。かかる制御はＣＰＵ６３の指令によって、信号生成部６４がスイッチング信号Ｓ41，Ｓ42，Ｓ43，Ｓ51，Ｓ52，Ｓ53を生成することで実現できる。
【００３９】
もちろん、スイッチング信号Ｓ41，Ｓ42，Ｓ43が“Ｈ”になるタイミングは、図３で示されたように時刻ｔ4で揃える必要はない。しかしハイアーム側のトランジスタ２１〜２３の全てをオンしてもブートストラップキャパシタ７１，７２，７３の充電は生じないので、時刻ｔ4において一斉にスイッチング信号Ｓ41，Ｓ42，Ｓ43が“Ｈ”になってもよい。
【００４０】
その後、ステップＳ１の状態を保ちつつオペアンプ６１が出力するインバータ電流ｉｄｃの検出値Ｊをオフセット量として採用する（ステップＳ２）。このときにはモータ２００からの誘起電圧は短絡しており、抵抗ｒには電流が流れていないはずだからである。
【００４１】
ステップＳ２が実行されると、ステップＳ３において、オフセット量に基づいてトランジスタ２１〜２３，３１〜３３のスイッチング制御を行う。
【００４２】
以上のように、ステップＳ１，Ｓ２，Ｓ３を実行することにより、外部要因によって回転するモータ２００の影響を避けつつインバータ電流ｉｄｃの検出誤差を回避してスイッチング制御を行うことができる。
【００４３】
また抵抗ｒの電圧降下Ｖｒに基づいてインバータ電流ｉｄｃの検出値Ｊが求められるので、インバータ電流ｉｄｃを簡易に測定することができる。抵抗ｒがトランジスタ３１，〜３３のエミッタ同士と第２電位点Ｇとの間に介在していれば、第２電位点Ｇに流入出する電流としてインバータ電流ｉｄｃが測定される。また抵抗ｒがトランジスタ２１〜２３のコレクタ同士と第１電位点ＶＣとの間に介在していれば、第１電位点ＶＣに流入出する電流としてインバータ電流ｉｄｃが測定される。
【００４４】
また検出値Ｊは抵抗ｒの電圧降下Ｖｒを入力するオペアンプ６１から出力されるので、オフセットに基づく制御では、オペアンプ６１のオフセットをも補正できる。
【００４５】
特に、第１の実施の形態では、ハイアーム側のトランジスタ２１〜２３の全てを導通させ、ローアーム側のトランジスタ３１〜３３の全てを非導通とするので、ブートストラップキャパシタが設けられているか否かに拘わらず、オフセット量を把握することができる。
【００４６】
第２の実施の形態．
図４は第２の実施の形態におけるスイッチング信号Ｓ41，Ｓ42，Ｓ43，Ｓ51，Ｓ52，Ｓ53の二値論理を示すタイミングチャートである。時刻ｔ1〜ｔ3においてそれぞれスイッチング信号Ｓ51，Ｓ52，Ｓ53が“Ｌ”から“Ｈ”へと遷移し、時刻ｔ5においてスイッチング信号Ｓ51，Ｓ52，Ｓ53が“Ｈ”から“Ｌ”へと遷移することは第１の実施の形態と同様である。
【００４７】
本実施の形態では、時刻ｔ4（＞ｔ5）において、スイッチング信号Ｓ41，Ｓ42，Ｓ43を“Ｌ”にし、スイッチング信号Ｓ51，Ｓ52，Ｓ53を“Ｈ”とする。これにより、ローアーム側のトランジスタ３１〜３３の全てが導通し、ダイオードＤ４〜Ｄ６と相まってモータ２００の誘起電圧は出力線８１〜８３によって短絡する。これにより第１の実施の形態と同様にして、誘起電圧の影響を排除した状態でオフセット量を把握し、モータの回転の影響を避けつつインバータ電流の検出誤差を回避してスイッチング制御を行うことができる。
【００４８】
但し、第１の実施の形態とは異なり、本実施の形態ではブートストラップキャパシタ７１，７２，７３の充電との関係を適切にすることが望ましい。ローアーム側のトランジスタ３１〜３３の全てが導通することは、ブートストラップキャパシタ７１，７２，７３の充電経路を導通させることになるからである。そしてたとえモータ２００の誘起電圧は出力線８１〜８３によって短絡されても、ブートストラップキャパシタ７１，７２，７３の充電電流が流れているときには、インバータ電流ｉｄｃの検出値Ｊのオフセット量を適切に把握できない。そこで、本実施の形態ではまず、ブートストラップキャパシタ７１，７２，７３の充電を行うことが望ましい。
【００４９】
図６は本実施の形態にかかるモータ駆動用インバータ制御方法の動作を示すフローチャートである。
【００５０】
まず電源投入後（これは第１電位点、第３電位点に正の電位を与えることに相当する）ステップＳ４１においてハイアーム側トランジスタ２１〜２３をオフし、次にステップＳ４２においてローアーム側トランジスタ３１〜３３をオンする。これらのステップＳ４１，Ｓ４２はブートストラップキャパシタ７１，７２，７３を充電するステップＳ４として把握することもできる。
【００５１】
そしてステップＳ５において一定期間を待機する。この一定時間は、ローアーム側トランジスタ３１〜３３の導通が開始した時点から、ブートストラップキャパシタ７１〜７３の充電に必要な時間以上を採る。ここではスイッチング信号Ｓ53が、他のスイッチング信号Ｓ51，Ｓ52よりも遅い時刻ｔ3において導通するので、時刻ｔ5と時刻ｔ3の差（ｔ5−ｔ3）が上記の一定時間に相当する。
【００５２】
図４では一旦、時刻ｔ5でローアーム側トランジスタ３１〜３３をオフさせる制御が示されているが、一旦オフしなくてもよい。
【００５３】
上述のようにステップＳ５を実行することにより、ブートストラップキャパシタ７１〜７３の充電電流が流れなくなる。その後に、第１の実施の形態で説明したステップＳ２，Ｓ３を実行する。このような処理を行うことにより、充電電流がオフセット量の把握に与える影響を避けることができる。
【００５４】
もちろん、第１の実施の形態と同様にスイッチング信号Ｓ41，Ｓ42，Ｓ43が“Ｈ”になるタイミングは、図３で示されたように時刻ｔ4で揃える必要はないし、上述のようにスイッチング信号Ｓ41，Ｓ42，Ｓ43を一旦オフする必要はないし、第１の実施の形態と同様にスイッチング信号Ｓ41，Ｓ42，Ｓ43が“Ｈ”になるタイミングは、図３で示されたように時刻ｔ4で揃える必要はない。
【００５５】
上位概念としての把握．
第１の実施の形態ではステップＳ２を実行するときに、ハイアーム側トランジスタ２１〜２３の全てをオンし、ローアーム側のトランジスタ３１〜３３の全てをオフしている。第２の実施の形態ではステップＳ２を実行するときに、ハイアーム側トランジスタ２１〜２３の全てをオフし、ローアーム側のトランジスタ３１〜３３の全てをオンしている。
【００５６】
よって第１の実施の形態と第２の実施の形態の上位概念として、ステップＳ２を実行するときには、ハイアーム側トランジスタ２１〜２３の全てと、ローアーム側のトランジスタ３１〜３３の全てとを、二者択一して導通させると把握することができる。
【図面の簡単な説明】
【００５７】
【図１】この発明にかかるモータ駆動用インバータ制御方法を実行できる構成を例示する回路図である。
【図２】スイッチング制御回路の内部構成を例示するブロック図である。
【図３】第１の実施の形態におけるスイッチング信号の二値論理を示すタイミングチャートである。
【図４】第２の実施の形態におけるスイッチング信号の二値論理を示すタイミングチャートである。
【図５】第１の実施の形態にかかるモータ駆動用インバータ制御方法を例示するフローチャートである。
【図６】第２の実施の形態にかかるモータ駆動用インバータ制御方法を例示するフローチャートである。
【符号の説明】
【００５８】
２００  モータ
ＶＣ  第１電位点
Ｇ  第２電位点
ＶＤ  第３電位点
２１〜２３，３１〜３３  トランジスタ
Ｄ１〜Ｄ６  環流ダイオード
７１〜７３  ブートストラップキャパシタ
８１〜８３  出力線
【図１】
2008193780.tif 000003
【図２】
2008193780.tif 000004
【図３】
2008193780.tif 000005
【図４】
2008193780.tif 000006
【図５】
2008193780.tif 000007
【図６】
2008193780.tif 000008