(57)【要約】【課題】高いＭＲ比を実現するとともに、信頼性の向上した磁性薄膜を提供する。【解決手段】磁性薄膜１５は、一対の磁性層７，９と、一対の磁性層７，９の間に挟まれた非磁性中間層８と、を有し、センス電流が一対の磁性層７，９、及び非磁性中間層８の膜面に対して直交方向に流れるようにされている。非磁性中間層８は、ＳｎＯ2を含む第１の層８２と、第１の層８２を挟んで設けられ、Ｓｎよりも腐食電位の高い材料からなる一対の第２の層８１，８３と、を有している。【選択図】図２
2008205438.tif 000002
【特許請求の範囲】
【請求項１】
一対の磁性層と、該一対の磁性層の間に挟まれた非磁性中間層と、を有し、
センス電流が前記一対の磁性層、及び前記非磁性中間層の膜面に対して直交方向に流れるようにされ、
前記非磁性中間層は、ＳｎＯ2を含む第１の層と、該第１の層を挟んで設けられ、Ｓｎよりも腐食電位の高い材料からなる一対の第２の層と、を有している、
磁性薄膜。
【請求項２】
前記一対の磁性層は、外部磁界に対し磁化方向が固定されたピンド層と、外部磁界に応じて磁化方向が変化するフリー層である、請求項１に記載の磁性薄膜。
【請求項３】
前記第１の層はＳｎＯ2からなる、請求項１または２に記載の磁性薄膜。
【請求項４】
前記第１の層の膜厚は１．１〜１．９ｎｍである、請求項３に記載の磁性薄膜。
【請求項５】
前記第１の層の膜厚は１．３〜１．５ｎｍである、請求項３に記載の磁性薄膜。
【請求項６】
前記第２の層はＣｕからなり、膜厚は０．３〜２．５ｎｍである、請求項３から５のいずれか１項に記載の磁性薄膜。
【請求項７】
前記第１の層はＳｂ2Ｏ5が添加されたＳｎＯ2からなる、請求項１または２に記載の磁性薄膜。
【請求項８】
前記第１の層におけるＳｂの添加量は０モル％を超え、２０モル％以下である、請求項７に記載の磁性薄膜。
【請求項９】
前記第１の層の膜厚は１．５〜２．６ｎｍである、請求項７または８に記載の磁性薄膜。
【請求項１０】
前記第１の層の膜厚は１．９〜２．３ｎｍである、請求項７または８に記載の磁性薄膜。
【請求項１１】
前記第２の層はＣｕからなり、膜厚は０．３〜２．０ｎｍである、請求項７から１０のいずれか１項に記載の磁性薄膜。
【請求項１２】
前記第１の層はＦが添加されたＳｎＯ2からなる、請求項１または２に記載の磁性薄膜。
【請求項１３】
前記第２の層は、Ａｕ，Ａｇ，Ｐｔ，Ｐｄ，Ｉｒ，Ｒｕ，Ｒｈ，Ｒｅのいずれかからなる、請求項１から１２のいずれか１項に記載の磁性薄膜。
【請求項１４】
請求項１から１３のいずれか１項に記載の磁性薄膜を備えた磁界検出素子。
【請求項１５】
請求項１４に記載の磁界検出素子を備えたスライダ。
【請求項１６】
請求項１から１３のいずれか１項に記載の磁性薄膜が形成されたウエハ。
【請求項１７】
請求項１５に記載のスライダと、前記スライダを弾性的に支持するサスペンションと、を有するヘッドジンバルアセンブリ。
【請求項１８】
請求項１５に記載のスライダと、該スライダを支持するとともに、該スライダを記録媒体に対して位置決めする装置と、を有するハードディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜磁気ヘッドを構成するＣＰＰ−ＧＭＲ(Current Perpendicular to the Plane Giant Magneto Resistance)素子（以下、ＣＰＰ素子という。）に用いられる磁性薄膜に関し、特に非磁性中間層の構造に関する。
【背景技術】
【０００２】
薄膜磁気ヘッドに用いられる磁界検出素子の一つとして、ＣＰＰ素子が知られている。ＣＰＰ素子は、外部磁界に対し磁化方向が固定されたピンド層と、外部磁界に応じて磁化方向が変化するフリー層と、ピンド層と前記フリー層との間に挟まれた非磁性中間層（スペーサ層という場合もある、）と、を備えている。本明細書では、ピンド層と非磁性中間層とフリー層とからなる積層膜を磁性薄膜と呼ぶ。磁性薄膜は、ＣＰＰ素子においてＧＭＲ効果による磁気抵抗変化を生じさせる中心的な部位である。磁性薄膜は他の金属層とともにＣＰＰ素子を形成している。センス電流はピンド層、非磁性中間層、およびフリー層の膜面に対して直交方向に流れるようにされている。ＣＰＰ素子は一対のシールド層の間に挟まれている。シールド層はセンス電流を供給する電極層としての機能も有している。ＣＰＰ素子はシールド層と物理的に接続されているため、放熱効率が高く、センス電流の増加が容易である。また、ＣＰＰ素子は、素子の断面積が小さいほど抵抗値が大きくなり、抵抗変化量も増大する。すなわち、トラック幅を狭くすることにより適している。
【０００３】
ＣＰＰ素子のＭＲ(Magneto Resistance)比を向上させる技術が開示されている。特許文献１には、非磁性中間層の電気抵抗を膜面内で２次元的に変動させる技術が開示されている。特許文献２，３には、非磁性中間層の電気抵抗を膜面内で２次元的に変動させるため、非磁性中間層にＳｎやＳｂ等の酸化物からなる部分と、Ｃｕ，Ａｇ等からなる部分と、を設けることが記載されている。これらの技術によれば、センス電流は主に電気抵抗の小さい領域を流れるため、素子の断面積が実質的に減少したのと同様の効果が得られる。
【０００４】
ＣＰＰ素子のＭＲ比を向上させる他の技術として、特許文献４には、非磁性中間層に半導体や半金属を用いることが開示されている。
【特許文献１】特許第３２９３４３７号公報
【特許文献２】特開２００３−２９８１４３号公報
【特許文献３】特開２００６−２６１３０６号公報
【特許文献４】特許第３５６５２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、センス電流は電気抵抗値の低い領域に集中し、この領域における電流密度が高まるため、局所的なマイグレーションが生じやすい。このため、このタイプのＣＰＰ素子は信頼性の点で不利である。
【０００６】
本発明の目的は、高いＭＲ比を実現するとともに、信頼性の向上した磁性薄膜を提供することである。本発明の他の目的は、このような磁性薄膜を用いた磁界検出素子、スライダ、ハードディスク装置等を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施態様によれば、磁性薄膜は、一対の磁性層と、一対の磁性層の間に挟まれた非磁性中間層と、を有し、センス電流が一対の磁性層、及び非磁性中間層の膜面に対して直交方向に流れるようにされている。非磁性中間層は、ＳｎＯ2を含む第１の層と、第１の層を挟んで設けられ、Ｓｎよりも腐食電位の高い材料からなる一対の第２の層と、を有している。
【０００８】
一実施態様によれば、一対の磁性層は、外部磁界に対し磁化方向が固定されたピンド層と、外部磁界に応じて磁化方向が変化するフリー層である。
【０００９】
一実施態様によれば、第１の層はＳｎＯ2からなっている。他の実施態様によれば、第１の層はＳｎＯ2およびＳｂ2Ｏ5からなっている。さらに他の実施態様によれば、第１の層はＦが添加されたＳｎＯ2からなっている。
【００１０】
本発明の磁界検出素子は上述の磁性薄膜を備えている。
【００１１】
本発明のスライダは上述の磁界検出素子を備えている。
【００１２】
本発明のウエハは上述の磁性薄膜が形成されている。
【００１３】
本発明のヘッドジンバルアセンブリは、上述のスライダと、スライダを弾性的に支持するサスペンションと、を有している。
【００１４】
本発明のハードディスク装置は、上述のスライダと、スライダを支持するとともに、スライダを記録媒体に対して位置決めする装置と、を有している。
【発明の効果】
【００１５】
本発明によれば、高いＭＲ比を実現するとともに、信頼性の向上した磁性薄膜を提供することができる。また、本発明によれば、このような磁性薄膜を用いた磁界検出素子、スライダ、ハードディスク装置等を提供することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の磁性薄膜を用いたＣＰＰ素子の実施形態を、図面を用いて説明する。以下の実施形態では、ハードディスク装置用の薄膜磁気ヘッドを対象に説明するが、本発明の磁界検出素子は、磁気メモリ素子や磁気センサアセンブリなどにも適用することができる。
【００１７】
（参考実施形態）本願発明者らは、まず、非磁性中間層に半導体や半金属を用いた非磁性中間層としてＣｕ／ＺｎＯ／Ｃｕの三層構造の非磁性中間層を有するＣＰＰ素子を作成した。ＺｎＯ層の結晶化のため、ＣＰＰ素子には２５０℃以上の熱処理を施した。ＺｎＯ層の厚みは１．２〜１．６ｎｍとした。非磁性中間層の一部にＺｎＯを用いたＣＰＰ素子は、Ｃｕのみを非磁性中間層に用いた従来のＣＰＰ素子に比べて高いＭＲ比が実現される事が確認された。ＺｎＯは一般的に、格子間亜鉛や酸素欠損から放出される電子によってｎ型の半導体特性を示すことが知られている。その欠陥は式（１），（２）に示すKroger-Vink表示法で表現される。
【００１８】
【数１】
2008205438.tif 000003
【００１９】
【数２】
2008205438.tif 000004
ZnZn*・・・Ｚｎのサイトに存在するＺｎ
Zni・・・・格子間に存在し、価電子を一個放出したＺｎ
Vo・・・・正孔を一個トラップした酸素空孔
Oo*・・・Ｏのサイトに存在するＯ
【００２０】
式(１）が格子間亜鉛生成の式、式（２）が酸素欠損生成の式である。これらの式より、自由電子が一個放出され、ｎ型半導体のキャリア数が増加することがわかる。ただし、ｎ型特性発現の起源については諸説があり、上式は１つのモデルである。
【００２１】
Ｃｕ／ＺｎＯ／Ｃｕの三層構造の非磁性中間層は、高いＭＲ比を得ることができ、局所的なマイグレーションによる信頼性の低下が生じにくい。しかしなお、以下の問題がある。スライダは、ＣＰＰ素子を構成する多数の膜が成膜されたウエハをバーに切断し、バーの切断面を研磨して媒体対向面を形成し、その後バーをスライダに切断するという工程によって製作される。研磨される面は研磨液に接触し、化学的な影響を受ける。上述したＺｎＯは化学的耐性、特に酸に対する耐性が十分ではない。具体的には、研磨される面が酸性の研磨液によって腐食し、ＺｎＯの一部が溶出する可能性がある。研磨液が中性であればこの問題は生じないが、実際には研磨される物質によって研磨液のｐＨが変化し、研磨液が酸性化する場合がある。このため、弱アルカリ性の研磨液を用いる場合もあるが、ｐＨの変化のばらつきのため、特性および歩留の低下が起きるおそれがある。そこで、本願発明者はさらに、局所的なマイグレーションによる信頼性の低下が生じにくく、高いＭＲ比を実現し、かつ化学的耐性の高い磁性薄膜を開発した。
【００２２】
（第１の実施形態）図１は、本発明の磁性薄膜を用いた薄膜磁気ヘッドの部分斜視図である。薄膜磁気ヘッド１は読み込み専用のヘッドでもよく、記録部をさらに有するＭＲ／インダクティブ複合ヘッドでもよい。磁界検出素子２はＣＰＰ素子である。磁界検出素子２は、上部電極兼シールド３と下部電極兼シールド４との間に挟まれ、先端部が記録媒体２１と対向する位置に配置されている。磁界検出素子２は、上部電極兼シールド３と下部電極兼シールド４との間にかかる電圧によって、センス電流２２が膜面直交方向に流れるようにされている。磁界検出素子２と対向する位置における記録媒体２１の磁界は、記録媒体２１の移動方向２３への移動につれて変化する。磁界検出素子２は、この磁界の変化を、ＧＭＲ効果に基づき電気抵抗変化として検出することにより、記録媒体２１の各磁区に書き込まれた磁気情報を読み出すことができる。
【００２３】
図２は、図１のＡ−Ａ方向、すなわち媒体対向面から見た磁界検出素子の側面図である。媒体対向面とは、薄膜磁気ヘッド１の、記録媒体２１との対向面である。表１には、磁界検出素子２の膜構成の一例を示す。表１は、下部電極兼シールド４に接するバッファ層５から、上部電極兼シールド３に接するキャップ層１０に向けて積層順に下から上に記載している。
【００２４】
【表１】
2008205438.tif 000005
【００２５】
磁界検出素子２は、厚さ１μｍ程度のＮｉＦｅ層からなる下部電極兼シールド４の上に、バッファ層５、反強磁性層６、ピンド層７、非磁性中間層８、フリー層９、キャップ層１０がこの順に積層された積層体である。ピンド層７、非磁性中間層８、フリー層９は磁性薄膜１５を構成する。ピンド層７は、外部磁界に対して磁化方向が固定された層である。フリー層９は、外部磁界に応じて磁化方向が変化する層である。センス電流２２は、ピンド層７と、非磁性中間層８と、フリー層９、すなわち磁性薄膜１５の膜面に対して直交方向に流れるようにされている。フリー層９の磁化方向は、ピンド層７の磁化方向に対して、外部磁界に応じた相対角度をなし、相対角度に応じて伝導電子のスピン依存散乱が変化して磁気抵抗変化が生じる。薄膜磁気ヘッド１は、この磁気抵抗変化を検出して、記録媒体の磁気情報を読み取る。
【００２６】
ピンド層７は、いわゆるシンセテッィクピンド層として構成されている。すなわち、ピンド層７は、アウターピンド層７１と、アウターピンド層７１よりも非磁性中間層８に近接して設けられたインナーピンド層７３と、アウターピンド層７１とインナーピンド層７３との間に挟まれた非磁性中間層７２と、からなっている。アウターピンド層７１の磁化方向は、反強磁性層６とアウターピンド層７１との交換結合によって固定される。さらに、インナーピンド層７３が非磁性中間層７２を介してアウターピンド層７１と反強磁性的に結合し、インナーピンド層７３の磁化方向が強固に固定される。シンセテッィクピンド層ではこのようにして、ピンド層７が安定な磁化状態を保つとともに、ピンド層７の実効磁化が全体として抑制される。
【００２７】
非磁性中間層８は、ＳｎＯ2（酸化スズ）からなる第１の層８２がＣｕ（銅）からなる一対の第２の層８１，８３に挟まれた３層構成の膜である。ＳｎＯ2はＺｎＯと同様に、格子間スズや酸素欠損から放出された電子によってｎ型の半導体特性を示すことが知られている。その欠陥は式（３），（４）に示すKroger-Vink表示法で表現される。
【００２８】
【数３】
2008205438.tif 000006
【００２９】
【数４】
2008205438.tif 000007
SnSn*・・・Ｓｎのサイトに存在するＳｎ
Sni・・・・格子間に存在し、価電子を一個放出したＳｎ
Vo・・・・正孔を一個トラップした酸素空孔
Oo*・・・Ｏのサイトに存在するＯ
【００３０】
式(３）が格子間スズ生成の式、式（４）が酸素欠損生成の式である。これらの式より、自由電子が一個放出され、ｎ型半導体のキャリア数が増加していることがわかる。また、第１の層８２としてＳｎＯ2を用いたＣＰＰ素子は、後述するように、第１の層８２としてＺｎＯを用いたＣＰＰ素子と同等以上のＭＲ比を示す。発明者は、これはＳｎＯ2が伝導電子のスピン情報を保存しやすい性質を有しているためであると考えている。
【００３１】
図３には、ＺｎＯとＳｎＯ2のエッチング速度の比較を示す。このデータは、以下のようにして採取した。まず、シリコン基板上に、下地層（Ｃｕ、膜厚５ｎｍ）を成膜し、その上にＺｎＯ、ＳｎＯ2を夫々膜厚５０ｎｍで成膜した。次に、ＺｎＯ、ＳｎＯ2の上に夫々レジストを形成し、シュウ酸（濃度１０ｗｔ％）に一定時間浸漬した。シュウ酸から取り出し後、レジストを剥離し段差を測ることによってエッチング速度を求めた。図より、ＳｎＯ2のエッチング速度はＺｎＯのエッチング速度の約１／５であり、化学的耐性が良好なことがわかる。なお、同図には、後述するＡＴＯ(Antimony doped Tin Oxide)のエッチング速度も示している。ＡＴＯに対するエッチング速度もＺｎＯおよびＳｎＯ2と同様にして求めた。
【００３２】
第２の層８１，８３は第１の層８２の酸素拡散防止層として設けられている。第１の層８２のＳｎＯ2に含まれる酸素は隣接するピンド層７やフリー層９に拡散する性質がある。これはピンド層７やフリー層９を形成するＣｏやＦｅがＳｎよりも腐食電位あるいは標準電極電位が低いためである。もし、ＳｎＯ2に含まれる酸素がピンド層７やフリー層９に拡散すると、ＳｎＯ2は純Ｓｎに近づくことになり、酸化物としての性質および半導体的な性質が失われることになる。その結果、磁性薄膜１５の電気抵抗値が減少し、ＭＲ比が低下する。ＣｕはＳｎよりも腐食電位あるいは標準電極電位が高く、酸素の拡散を有効に防止する。したがって、第２の層８１，８３はＳｎよりも腐食電位あるいは標準電極電位が高い任意の材料を用いることが可能である。第２の層８１，８３は、Ｃｕに代えて、Ａｕ，Ａｇ，Ｐｔ，Ｐｄ，Ｉｒ，Ｒｕ，Ｒｈ，Ｒｅなどで形成することができる。
【００３３】
バッファ層５は、反強磁性層６とアウターピンド層７１との良好な交換結合を得るために設けられている。キャップ層１０は、積層された各層の劣化防止のために設けられている。キャップ層１０の上には、厚さ１μｍ程度のＮｉＦｅ膜からなる上部電極兼シールド３が形成されている。
【００３４】
磁界検出素子２の側方には、絶縁膜１１を介してハードバイアス膜１２が形成されている。ハードバイアス膜１２はフリー層９を単磁区化するための磁区制御膜である。絶縁膜１１はＡｌ2Ｏ3、ハードバイアス膜１２はＣｏＰｔ、ＣｏＣｒＰｔなどが用いられる。
【００３５】
本実施形態のＣＰＰ素子は、ピンド層がフリー層より先に成膜されるボトムタイプであるが、本発明はフリー層がピンド層がより先に成膜されるトップタイプのＣＰＰ素子にも同様に適用できる。また、ピンド層はシンセティックピンド層である必要はなく、反強磁性的結合を利用しない単層構成のピンド層でもよい。
【００３６】
上述した薄膜磁気ヘッドは以下のようにして製造される。まず、アルティック（Ａｌ2Ｏ3・ＴｉＣ）等のセラミック材料からなる基板（図示せず）の上に、絶縁層（図示せず）を介して、下部電極兼シールド４を形成する。続いて、スパッタリングによって、バッファ層５からキャップ層１０までの各層を順次成膜する。ＳｎＯ2層はＳｎＯ2のターゲットを用いたスパッタによって成膜する。キャップ層１０までの成膜が終了すると、２７０℃、３時間の熱処理をおこない、ＳｎＯ2層を結晶化させる。その後、熱処理のされた積層体を柱状に加工し、側面にハードバイアス膜１２を形成し、その他の部分には絶縁層を形成する。その後、図２に示すように、上部電極兼シールド３を作成し、薄膜磁気ヘッドの読込み部が完成する。書込素子を設ける場合は、さらに書込磁極層やコイルを積層する。その後全体を保護膜で覆い、ウエハを切断し、ラッピングをおこない、薄膜磁気ヘッドが形成された積層体（スライダ）に分離する。
【００３７】
（第２の実施形態）非磁性中間層８の第１の層８２は、ＳｎＯ2およびＳｂ2Ｏ5（酸化アンチモン）からなっていてもよい。Ｓｂ2Ｏ5はＳｎＯ2にドープされており、このような組成はＡＴＯと呼ばれることもある。本明細書でも上記の組成をＡＴＯと呼ぶことがある。表２には、第１の層８２にＡＴＯを用いた磁界検出素子２の膜構成の一例を示す。第１の層８２がＡＴＯとなっていることを除き、磁界検出素子２の膜構成は表１と同様である。第２の層８２はＣｕを用いているが、第１の実施形態と同様、Ａｕ，Ａｇ，Ｐｔ，Ｐｄ，Ｉｒ，Ｒｕ，Ｒｈ，Ｒｅなどで形成することもできる。
【００３８】
【表２】
2008205438.tif 000008
【００３９】
Ｓｂ2Ｏ5をＳｎＯ2にドープすると、式（５）に示す反応によって自由電子がさらに放出される。この結果、結果としてキャリア濃度が増加し抵抗率が減少する。放出される自由電子数はＳｎＯ2自体の格子欠陥を起源とする自由電子数より桁違いに大きいことから、ＡＴＯの性能を添加したＳｂ2Ｏ5の量で調整することが可能となる。この現象を用いて、非磁性中間層の抵抗値の調整も併せて可能となる。
【００４０】
【数５】
2008205438.tif 000009
【００４１】
図３を参照すると、シュウ酸（１０ｗｔ％）に対するエッチング速度はＳｎＯ2とほぼ同等であり、ＺｎＯに比べて良好な化学的耐性を有している。
【００４２】
第１の層８２にＡＴＯを用いたＣＰＰ素子は、後述するように第１の層８２の膜厚を大きく設定することが可能である。これによって、第１の層８２にピンホールが生じたり、第２の層８１，８３に短絡が生じる、といった製造上の不具合を防止しやすくなる。
【００４３】
第２の実施形態のＣＰＰ素子の製造方法は、第１の実施形態と基本的に同一である。ＡＴＯ層を作成する際には、組成を調整したＡＴＯターゲットを用いるか、またはＳｎＯ2のターゲットにＳｂ2Ｏ5チップを貼り付けてスパッタをおこなう。熱処理条件は第１の実施形態と同様である。
【００４４】
非磁性中間層８の第１の層８２は、ＡＴＯの代わりに、Ｆ（フッ素）をＳｎＯ2にドープした材料で形成することもできる。このような組成はＦＴＯ(Fluorine doped Tin Oxide)と呼ばれることもある。磁界検出素子２の膜構成は第１の層８２がＡＴＯとなっていることを除き、表２と同様である。ＦＴＯを用いたＣＰＰ素子も、高いＭＲ比と優れた化学的耐性との両立が可能である。
【００４５】
次に、実験に基づき、以上説明したＣＰＰ素子の非磁性中間層の適切な膜構成を検討した。ＣＰＰ素子の作成方法は上述の各実施形態で述べた方法と同一である。
【００４６】
（実験１）まず、非磁性中間層８の第１の層８２としてＺｎＯ、ＳｎＯ2、およびＡＴＯを用いて、ＭＲ比およびＡＲ値を測定した。ＺｎＯを用いたケースは比較例である。ＡＴＯを用いたケースでは、Ｓｂの添加量は５モル％とした。ＡＲ値は、素子面積Ａと素子抵抗Ｒとの積である。ＡＲ値が大きくなるとショットノイズに起因する素子抵抗が増加するため、ＡＲ値は０．３（Ω／μｍ2）以下が好ましい。ＡＲ値が小さくなるとスピントルクが増大し、フリー層の応答に影響が生じるため、ＡＲ値は０．１（Ω／μｍ2）以上が好ましい。すなわち、ＡＲ値の適正範囲は０．１（Ω／μｍ2）以上、０．３（Ω／μｍ2）以下である。特に０．１５（Ω／μｍ2）以上、０．２（Ω／μｍ2）以下が好ましい。第１の層８２の膜厚は０．４ｎｍから４．０ｎｍまで０．４ｎｍ刻みで変化させた。膜構成を表３に示す。
【００４７】
【表３】
2008205438.tif 000010
【００４８】
図４Ａ〜４Ｄに結果を示す。図４Ｂと図４Ｃは同じグラフであるが、ＡＲ値の適正範囲が異なる。まず、図４Ａを参照すると、ＭＲ比は、第１の層８２としてＳｎＯ2を用いた場合と、ＺｎＯを用いたケースとでほぼ同じである。しかし、第１の層の膜厚が比較的大きな領域では第１の層８２としてＳｎＯ2を用いた場合の方が高いＭＲ比が得られる。特に膜厚が１．５〜２．０ｎｍの範囲では、ほぼ１４という高いＭＲ比が得られた。図４Ｂ，４Ｃを参照すると、ＡＲ値は、第１の層８２としてＺｎＯを用いた場合と比べて、第１の層８２の許容される膜厚範囲が多少拡大しているものの、第１の層８２としてＺｎＯを用いた場合とＳｎＯ2を用いた場合とで、概ね同じ傾向を示している。すなわち、ＳｎＯ2は、磁性薄膜の非磁性中間層の材料として、ＺｎＯと同等以上の特性を有している。
【００４９】
ＡＴＯを用いたケースは、第１の層８２としてＺｎＯを用いたケースと比べて、同一の膜厚でＭＲ比が小さくなっている。一方、ＡＲ値が適正範囲となる第１の層の膜厚は、ＺｎＯを用いたケースと比べて、大きな値にシフトしている。これはＡＴＯの導電率が高いためである。しかし、図４Ｄを参照すると、ＡＲ値の適正範囲内では、第１の層８２としてＡＴＯを用いたケースは、第１の層８２としてＺｎＯまたはＳｎＯ2を用いたケースとほぼ同等のＭＲ比が得られることが理解されよう。
【００５０】
第１の層８２の膜厚が薄いと成膜時の膜厚のバラツキによってピンホールが発生しやすくなる。このため、非磁性中間層８の電気抵抗を膜面内で２次元的に変動させるタイプの磁性薄膜に見られるような、エレクトロマイグレーションによる信頼性特性の悪化を招いてしまう。また、研磨加工時において、第２の層同士がショートしてしまい、ノイズの発生や、ＭＲ比の劣化を招いてしまう。このような理由から、第１の層の膜厚を大きく設定できる利点は大きく、ヘッド設計の幅が大きく広がる。
【００５１】
第１の層の膜厚の適正範囲は、ＡＲ値の適正範囲から求めることができる。第１の層８２としてＳｎＯ2を用いたケースでは、ＡＲ値の適正範囲が０．１以上、０．３以下となる膜厚は１．１〜１．９ｎｍである。ＡＲ値の適正範囲が０．１５以上、０．２以下となる膜厚は１．３〜１．５ｎｍである。第１の層８２としてＡＴＯを用いたケースでは、ＡＲ値の適正範囲が０．１以上、０．３以下となる膜厚は１．５〜２．６ｎｍである。ＡＲ値の適正範囲が０．１５以上、０．２以下となる膜厚は１．９〜２．３ｎｍである。これらの膜厚範囲では、いずれの場合も十分なＭＲ比が得られている。
【００５２】
（実験２）次に、ＡＴＯを用いたケースで、Ｓｂの添加量をパラメータとしてＭＲ比を測定した。膜構成は表３と同様で、第１の層の膜厚は１．４ｎｍとした。Ｓｂの添加量は、０．１、０．３、１，５，１０，１５，２０，２５モル％とした。図５を参照すると、Ｓｂの添加量がＭＲ比に与える影響は小さいが、２０モル％を超えるとＭＲ比が悪化する傾向にある。したがって、Ｓｂの添加量は０モル％を超え、２０モル％以下であることが望ましい。
【００５３】
（実験３）次に、第２の層の膜厚がＭＲ比に与える影響について検討した。第１の層８２としてＳｎＯ2を用いたケースでは、第１の層の膜厚を１．４ｎｍとし、第２の層としてＣｕを用いた。第１の層８２としてＡＴＯを用いたケースでは、第１の層の膜厚を２．０ｎｍとし、第２の層としてＣｕを用いた。いずれのケースでも、第２の層の膜厚は０．２，０．３，０．７，１．５，２．０，２．５ｎｍとした。図６を参照すると、Ｃｕの膜厚が小さいとＭＲ比が急激に減少する。これはＣｕの酸素拡散防止機能が劣化するためと考えられる。Ｃｕの膜厚が大きいとＭＲ比が徐々に減少する。これは、伝導電子のスピン情報がＣｕ層の膜厚の増加とともに徐々に失われていくためであると考えられる。ＭＲ比が１０程度を確保できる範囲として、第１の層８２としてＳｎＯ2を用いたケースでは、第２の層の膜厚は０．３〜２．５ｎｍ、第１の層８２としてＡＴＯを用いたケースでは、第２の層の膜厚は０．３〜２．０ｎｍが望ましい範囲である。
【００５４】
（実験４）最後に、非磁性中間層８の第１の層８２としてＺｎＯ、ＳｎＯ2、およびＡＴＯを用いて、素子の化学的耐性を調査した。ＣＰＰ素子の膜構成は表３に示したものを用い、ＺｎＯ層の膜厚は１．４ｎｍ、ＳｎＯ2の膜厚は１．４ｎｍ、ＡＴＯの膜厚は２．０ｎｍとした。実施形態に述べた作成方法に従ってＣＰＰ素子を作成し、バーの状態で媒体対向面の研磨加工をおこなった。加工は中性のスラリーを用いたが、研磨される物質の影響によって、ｐＨが徐々に変化しているものと考えられる。研磨加工後、研磨面にＤＬＣ(Diamond like Carbon)層を形成した。各ケースについて１００個の素子を作成し、素子抵抗を測定した。
【００５５】
化学的耐性の強い素子では、研磨の進行によってスラリーのｐＨが変化しても第１の層の腐食、溶出は生じにくい。具体的には、酸（シュウ酸）によるエッチング速度が小さいため、素子抵抗のばらつきは小さい。一方、化学的耐性の弱い素子では、第１の層の腐食、溶出が生じやすいため、素子抵抗のばらつきも大きい。したがって、素子抵抗のばらつきを求めることによって、素子の化学的耐性の程度を相対的に把握することができる。
【００５６】
図７には、このようにして求めた各素子の素子抵抗のばらつき（標準偏差）を示している。同図は、第１の層８２としてＺｎＯを用いたケースを１として基準化して示している。素子抵抗のばらつきは第１の層８２としてＳｎＯ2を用いたケースが最も小さく、ＡＴＯを用いたケースはほぼ同等である。一方、第１の層８２としてＺｎＯを用いたケースはかなり大きなばらつきを示した。この結果は図３に示す各材料のエッチング速度と整合している。非磁性中間層８の第１の層８２としてＳｎＯ2またはＡＴＯを用いた磁気抵抗素子は加工による特性の乱れが小さく、工業的見地から非常に優れている。
【００５７】
次に、上述した薄膜磁気ヘッドの製造に用いられるウエハについて説明する。図８を参照すると、ウエハ１００の上には、少なくとも前述の磁界検出素子を構成する各層が成膜されている。ウエハ１００は、媒体対向面ＡＢＳを研磨加工する際の作業単位である、複数のバー１０１に分割される。バー１０１は、研磨加工後さらに切断されて、薄膜磁気ヘッドを含むスライダ２１０に分離される。ウエハ１００には、ウエハ１００をバー１０１に、バー１０１をスライダ２１０に切断するための切り代（図示せず）が設けられている。
【００５８】
図９を参照すると、スライダ２１０は、ほぼ六面体形状をなしており、そのうちの一面はハードディスクと対向する媒体対向面ＡＢＳとなっている。
【００５９】
図１０を参照すると、ヘッドジンバルアセンブリ２２０は、スライダ２１０と、スライダ２１０を弾性的に支持するサスペンション２２１と、を備えている。サスペンション２２１は、ステンレス鋼によって形成された板ばね状のロードビーム２２２と、ロードビーム２２２の一端部に設けられたフレクシャ２２３と、ロードビーム２２２の他端部に設けられたベースプレート２２４と、を有している。フレクシャ２２３にはスライダ２１０が接合され、スライダ２１０に適度な自由度を与える。フレクシャ２２３の、スライダ２１０が取り付けられる部分には、スライダ２１０の姿勢を一定に保つためのジンバル部が設けられている。
【００６０】
スライダ２１０は、回転駆動される円盤状の記録媒体であるハードディスクに対向するように、ハードディスク装置内に配置されている。ハードディスクが図１０におけるｚ方向に回転すると、ハードディスクとスライダ２１０との間を通過する空気流によって、スライダ２１０に、ｙ方向下向きに揚力が生じる。スライダ２１０は、この揚力によってハードディスクの表面から浮上するようになっている。スライダ２１０の空気流出側の端部（図９における左下の端部）の近傍には、薄膜磁気ヘッド１が形成されている。
【００６１】
ヘッドジンバルアセンブリ２２０をアーム２３０に取り付けたものはヘッドアームアセンブリ２２１と呼ばれる。アーム２３０は、スライダ２１０をハードディスク２６２のトラック横断方向ｘに移動させる。アーム２３０の一端はベースプレート２２４に取り付けられている。アーム２３０の他端部には、ボイスコイルモータの一部となるコイル２３１が取り付けられている。アーム２３０の中間部には軸受け部２３３が設けられている。アーム２３０は、軸受け部２３３に取り付けられた軸２３４によって回動自在に支持されている。アーム２３０および、アーム２３０を駆動するボイスコイルモータは、アクチュエータを構成する。
【００６２】
次に、図１１および図１２を参照して、上述したスライダが組込まれたヘッドスタックアセンブリとハードディスク装置について説明する。ヘッドスタックアセンブリとは、複数のアームを有するキャリッジの各アームにヘッドジンバルアセンブリ２２０を取り付けたものである。図１１はヘッドスタックアセンブリの側面図、図１２はハードディスク装置の平面図である。ヘッドスタックアセンブリ２５０は、複数のアーム２５２を有するキャリッジ２５１を有している。各アーム２５２には、ヘッドジンバルアセンブリ２２０が、互いに間隔を開けて垂直方向に並ぶように取り付けられている。キャリッジ２５１の、アーム２５２の反対側には、ボイスコイルモータの一部となるコイル２５３が取り付けられている。ボイスコイルモータは、コイル２５３を挟んで対向する位置に配置された永久磁石２６３を有している。
【００６３】
図１２を参照すると、ヘッドスタックアセンブリ２５０は、ハードディスク装置に組込まれている。ハードディスク装置は、スピンドルモータ２６１に取り付けられた複数枚のハードディスク２６２を有している。ハードディスク２６２毎に、ハードディスク２６２を挟んで対向するように２つのスライダ２１０が配置されている。スライダ２１０を除くヘッドスタックアセンブリ２５０およびアクチュエータは、本発明における位置決め装置に対応し、スライダ２１０を支持すると共に、スライダ２１０をハードディスク２６２に対して位置決めする。スライダ２１０はアクチュエータによって、ハードディスク２６２のトラック横断方向に動かされ、ハードディスク２６２に対して位置決めされる。スライダ２１０に含まれる薄膜磁気ヘッド１は、記録ヘッドによってハードディスク２６２に情報を記録し、再生ヘッドによってハードディスク２６２に記録されている情報を再生する。
【図面の簡単な説明】
【００６４】
【図１】薄膜磁気ヘッドの部分斜視図である。
【図２】図１に示す薄膜磁気ヘッドに含まれる磁界検出素子の側面図である。
【図３】ＺｎＯ、ＳｎＯ2、およびＡＴＯのエッチング速度のグラフである。
【図４Ａ】第１の層の膜厚とＭＲ比との関係を示すグラフである。
【図４Ｂ】第１の層の膜厚とＡＲ値との関係を示すグラフである。
【図４Ｃ】第１の層の膜厚とＡＲ値との関係を示すグラフである。
【図４Ｄ】ＡＲ値とＭＲ比との関係を示すグラフである。
【図５】Ｓｂ添加量とＭＲ比との関係を示すグラフである。
【図６】第２の層の膜厚とＭＲ比との関係を示すグラフである。
【図７】ＺｎＯ、ＳｎＯ2、およびＡＴＯを第１の層として用いたときの素子抵抗のばらつきを示すグラフである。
【図８】本発明の磁界検出素子の製造に係るウエハの平面図である。
【図９】本発明のスライダの斜視図である。
【図１０】本発明のスライダが組込まれたヘッドジンバルアセンブリを含むヘッドアームアセンブリの斜視図である。
【図１１】本発明のスライダが組込まれたヘッドアームアセンブリの側方図である。
【図１２】本発明のスライダが組込まれたハードディスク装置の平面図である。
【符号の説明】
【００６５】
１  薄膜磁気ヘッド
２  磁界検出素子
３  上部電極兼シールド
４  下部電極兼シールド
５  バッファ層
６  反強磁性層
７  ピンド層
７１  アウターピンド層
７２  非磁性中間層
７３  インナーピンド層
８  非磁性中間層
８２  第１の層
８１，８３  第２の層
９  フリー層
１０  キャップ層
１２  ハードバイアス膜
１５  磁性薄膜
２１  記録媒体
【図１】
2008205438.tif 000011
【図２】
2008205438.tif 000012
【図３】
2008205438.tif 000013
【図４Ａ】
2008205438.tif 000014
【図４Ｂ】
2008205438.tif 000015
【図４Ｃ】
2008205438.tif 000016
【図４Ｄ】
2008205438.tif 000017
【図５】
2008205438.tif 000018
【図６】
2008205438.tif 000019
【図７】
2008205438.tif 000020
【図８】
2008205438.tif 000021
【図９】
2008205438.tif 000022
【図１０】
2008205438.tif 000023
【図１１】
2008205438.tif 000024
【図１２】
2008205438.tif 000025