(57)【要約】【課題】現実的なトランジスタを対象とした、より高効率で広帯域、かつ実装面積が小さく小形な増幅器を得る。【解決手段】増幅用トランジスタ１０と、増幅用トランジスタ１０の出力端子に接続され、基本波周波数ｆ０の整数倍となる複数の周波数において入力サセプタンスが発散する高調波反射用スタブ２０と、一端が増幅用トランジスタ１０の出力端子に高調波反射用スタブ２０と並列に接続され、他端が負荷回路に接続され、増幅用トランジスタ１０の出力アドミタンスと高調波反射用スタブの入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合させる基本波整合回路３０とを備え、高調波反射用スタブ２０は、一端が増幅用トランジスタの出力端子に接続される１つの幹スタブＴ２１と、幹スタブＴ２１の他端に分岐して並列接続される複数の枝スタブＴ２２、Ｔ２３とを含む。【選択図】図１
2008113402.tif 000002
【特許請求の範囲】
【請求項１】
増幅用トランジスタと、
前記増幅用トランジスタの出力端子に接続され、基本波周波数ｆ０の整数倍となる複数の周波数において入力サセプタンスが発散する高調波反射用スタブと、
一端が前記増幅用トランジスタの出力端子に前記高調波反射用スタブと並列に接続され、他端が負荷回路に接続され、基本波周波数ｆ０において、前記増幅用トランジスタの出力アドミタンスと前記高調波反射用スタブの入力サセプタンスの和を、前記負荷回路のインピーダンス値にインピーダンス整合させる基本波整合回路と
を備えた増幅器において、
前記高調波反射用スタブは、
一端が前記増幅用トランジスタの出力端子に接続される１つの幹スタブと、
前記幹スタブの他端に分岐して並列接続される複数の枝スタブと
を含むことを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器において、
前記増幅用トランジスタの出力端子に前記高調波反射用スタブおよび前記基本波整合回路と並列に接続されたショートスタブをさらに備え、
前記基本波整合回路は、前記増幅用トランジスタの出力アドミタンスと前記高調波反射用スタブの入力サセプタンスと前記ショートスタブの入力サセプタンスの和を、基本波周波数ｆ０において、前記負荷回路のインピーダンス値にインピーダンス整合させる
ことを特徴とする増幅器。
【請求項３】
請求項２に記載の増幅器において、
前記ショートスタブは、基本波周波数ｆ０において、前記増幅用トランジスタの出力サセプタンスと前記高調波反射用スタブの入力サセプタンスの和に対して、大きさが等しく逆符号の入力サセプタンスを呈するように調整されていることを特徴とする増幅器。
【請求項４】
請求項１に記載の増幅器において、
前記増幅用トランジスタの出力端子に前記高調波反射用スタブおよび前記基本波整合回路と並列に一端が接続され、他端が直流電圧端子に接続された伝送線路と、
一端が接地され、他端が前記直流電圧端子に前記伝送線路と並列に接続された容量回路と
を有するバイアス回路をさらに備え、
前記基本波整合回路は、基本波周波数ｆ０において、前記増幅用トランジスタの出力アドミタンスと前記高調波反射用スタブの入力サセプタンスと前記バイアス回路の入力サセプタンスの和を、前記負荷回路のインピーダンス値にインピーダンス整合させる
ことを特徴とする増幅器。
【請求項５】
請求項４に記載の増幅器において、
前記バイアス回路は、基本波周波数ｆ０において、前記増幅用トランジスタの出力サセプタンスと前記高調波反射用スタブの入力サセプタンスの和に対し、大きさが等しく逆符号の入力サセプタンスを呈するように調整されていることを特徴とする増幅器。
【請求項６】
請求項１に記載の増幅器において、
前記基本波整合回路は、前記増幅用トランジスタの出力端子と前記負荷回路とを繋ぐ主線路の線路中途に、基本波周波数ｆ０の波長をλ０としてλ０／４のｍ分の１倍（ｍは２以上の整数）の線路長を有するオープンスタブを１つ以上接続して構成されることを特徴とする増幅器。
【請求項７】
請求項１に記載の増幅器において、
前記増幅用トランジスタの出力端子に前記高調波反射用スタブおよび前記基本波整合回路と並列に接続され、基本波周波数ｆ０の波長をλ０としてλ０／４のｍ分の１倍（ｍは２以上の整数）の線路長を有する１以上のオープンスタブをさらに備え、
前記基本波整合回路は、基本波周波数ｆ０において、前記増幅用トランジスタの出力アドミタンスと前記高調波反射用スタブの入力サセプタンスと前記オープンスタブの入力サセプタンスの和を、前記負荷回路のインピーダンス値にインピーダンス整合させる
ことを特徴とする増幅器。
【請求項８】
請求項１ないし７のいずれか１項に記載の増幅器において、
一端が前記増幅用トランジスタの出力端子に接続され、他端が前記高調波反射用スタブおよび前記基本波整合回路に接続されるように前記出力端子の後段に挿入され、周波数ｆ０の波長をλ０としてλ０／４の線路長を有する入力線路をさらに備え、
前記基本波整合回路は、基本波周波数ｆ０において、前記入力線路を介した前記増幅用トランジスタの出力アドミタンスと前記高調波反射用スタブの入力サセプタンスの和を、前記負荷回路のインピーダンス値にインピーダンス整合させる
ことを特徴とする増幅器。
【請求項９】
請求項１ないし８のいずれか１項に記載の増幅器において、
多層基板を用い、複数のスタブを異なる基板層に分けて配置したことを特徴とする増幅器。
【請求項１０】
増幅用トランジスタと、
前記増幅用トランジスタの出力端子に接続され、基本波周波数ｆ０の２倍の周波数に対して、短絡点を形成する高調波反射用スタブと、
一端が前記増幅用トランジスタの出力端子に前記高調波反射用スタブと並列に接続され、他端が高周波的に短絡されたショートスタブと、
一端が前記増幅用トランジスタの出力端子に前記高調波反射用スタブおよび前記ショートスタブと並列に接続され、他端が負荷回路に接続され、基本波周波数ｆ０において、前記増幅用トランジスタの出力アドミタンスと前記高調波反射用スタブの入力サセプタンスと、前記ショートスタブの入力サセプタンスとの和を、前記負荷回路のインピーダンス値にインピーダンス整合させる基本波整合回路と
を備えた増幅器において、
前記ショートスタブは、前記増幅用トランジスタの出力サセプタンスと前記高調波反射用スタブの入力サセプタンスとの和に対して、大きさが等しく逆符号の入力サセプタンスを呈するように調整されていることを特徴とする増幅器。
【請求項１１】
請求項１０に記載の増幅器において、
前記高調波反射スタブは、増幅器に必要とされる基本波周波数の帯域の最も低い周波数ＦＬにおける波長をλＬとした場合に、電気長をλＬ／８としてＦＬの２倍波周波数において短絡点を形成し、
前記ショートスタブは、増幅器に必要とされる基本波周波数の帯域の最も高い周波数ＦＨにおける波長をλＨとした場合に、電気長をλＨ／８以下にした
ことを特徴とする増幅器。
【請求項１２】
請求項１０に記載の増幅器において、
前記高調波反射スタブは、増幅器に用いる基本波周波数の帯域の最も高い周波数ＦＨにおける波長をλＨとした場合に、電気長をλＨ／８としてＦＨの２倍波周波数において短絡点を形成し、
前記ショートスタブは、電気長をλＨ／８以上、λＨ／４以下にした
ことを特徴とする増幅器。
【請求項１３】
請求項２、３または１０、１１、１２のいずれか１項に記載の増幅器において、
接地面をなす金属キャリアによって一端が接地されたチップコンデンサをさらに備え、  前記ショートスタブは、他端が前記チップコンデンサの他端と電気的に接続されることにより短絡点が形成され、
前記チップコンデンサは、前記増幅用トランジスタと並べて配置される
ことを特徴とする増幅器。
【請求項１４】
請求項２、３、１０、１１、１２または１３のいずれか１項に記載の増幅器において、
多層基板を用い、多層基板の内層基板中に前記ショートスタブを形成することを特徴とする増幅器。
【請求項１５】
請求項１４に記載の増幅器において、
前記ショートスタブの接地用の容量を前記多層基板内に内蔵することを特徴とする増幅器。
【請求項１６】
請求項２、３、１０、１１、１２、１３、１４または１５のいずれか１項に記載の増幅器において、
前記高調波反射用スタブおよび前記ショートスタブからなる組み合わせを、前記増幅用トランジスタの１チップあたりに２つ以上含むことを特徴とした増幅器。
【請求項１７】
請求項１６に記載の増幅器において、
前記増幅用トランジスタと２つ以上の前記ショートスタブとの接続端子を該増幅用トランジスタの中心軸に対して対象な位置に設けることを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上マイクロ波、ミリ波通信装置、移動体通信装置、衛星通信装置、レーダ装置等の高出力増幅器に関するものであり、特に、高調波反射回路を用いた高効率の増幅器に関する。
【背景技術】
【０００２】
近年、増幅素子製作技術の向上により、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）等の高出力動作が可能なトランジスタの実用化が進んでいる。
【０００３】
このようなトランジスタの電力効率を向上させる手段として、トランジスタの出力端子に高調波を反射する回路を接続し、トランジスタの出力端子におけるインピーダンスを、偶数次高調波に対して短絡、奇数次高調波に対して開放とし、高調波をトランジスタへ反射することで回路をＦ級動作させる手法が一般的に知られている。
【０００４】
ここで、現実的には不可能ではあるが、全ての高調波を考慮した理想的なＦ級動作では、トランジスタ出力の瞬時電流と瞬時電圧との重なりがなく、消費電力を抑えられ、その電力効率を上げることができる。そして、このような動作が可能な増幅器が開示されている（例えば、特許文献１、２参照）。
【０００５】
図２７は、特許文献１における従来の増幅器の回路図である。また、図２８は、図２７の回路に対応した従来の増幅器のレイアウト図である。図２７に示す回路は、特許文献１の増幅器に入力線路Ｔ１０１を接続したものである。信号源から繋がる入力端ＩＮと、負荷抵抗へ繋がる出力端ＯＵＴと、入力線路Ｔ１０１と、トランジスタ２００と、第１の伝送線路Ｔ１１１と、第２の伝送線路Ｔ１１２と、オープンスタブＴ１０２〜Ｔ１０６と、補償スタブＴ１０２’〜Ｔ１０６’とにより構成される。各部分の詳細な構成については、ここでは省略する。
【０００６】
この回路では、点Ａ１００にオープンスタブＴ１０２〜Ｔ１０６を並列接続する構成により、増幅動作の基本波周波数ｆ０の２次〜６次高調波である周波数２ｆ０、３ｆ０、４ｆ０、５ｆ０、６ｆ０において、点Ａ１００から図中矢印方向を見込んだサセプタンスＢ１００を発散させ、点Ａ１００においてｆ０の２次〜６次高調波の反射が可能となる。また、点Ａ１００に補償スタブＴ１０２'〜Ｔ１０６'を並列接続する構成により、オープンスタブＴ１０２〜Ｔ１０６の残留リアクタンスの補償が可能となる。
【０００７】
そして、第１の伝送線路Ｔ１１１の線路長を、基本波周波数の波長をλ０としてλ０／４とする構成により、トランジスタ２００の出力端子のインピーダンスを、偶数次高調波に対して短絡、奇数次高調波に対して開放とし、回路のＦ級動作が可能となる。ただし、現実のトランジスタの場合、トランジスタ内部に存在する寄生容量等の影響により、前記の構成では効果が得られにくい。
【０００８】
また、信号を増幅する増幅用トランジスタの特性によっては、３倍波以上の高調波については、位相特性に対する効率の変化特性が小さいものがある。言い換えると、３倍波以上の高調波の位相特性を変化させても、効率が大きく変化しないようなトランジスタである。このようなトランジスタを用いて、現実的なＦ級増幅器を構成する場合には、その整合回路の中で、２倍波に対してのみ効率が高くなるような回路を形成し、高調波処理をなすことで高効率を実現していることはよく知られている。
【０００９】
また、増幅器の小型化や安価に製造することを目的として、３倍波以上の高調波処理回路を省略し、２倍波の高調波処理回路のみで増幅器を構成することも多々ある。（例えば、特許文献３、４参照）
【００１０】
増幅器においては、高効率な特性が望まれる一方で、用途によっては、必要とされる周波数帯域がある。つまり、広帯域にわたって高効率な効率特性を示すような、高調波処理を用いた増幅器の整合回路においては、広帯域にわたって基本波に対する整合を成すだけでなく、理想的には、要求される帯域の２倍の周波数に対して、増幅用トランジスタの出力端から整合回路を見たときの入力インピーダンスが短絡点を示すことが望ましい。
【００１１】
しかし、現実的な回路においては、周波数特性があり、例えば、２倍波において形成される短絡点は、ある特定の周波数のみ実現できることになる。増幅器に必要とされる帯域端で２倍波での短絡点を形成した場合、回路の周波数特性によってインピーダンスが変化するため、帯域内の全ての周波数に対して短絡点を形成することは、現実的には不可能である。
【００１２】
基本波の整合が十分になされている場合、増幅器の効率の周波数特性は、２倍波周波数の反射係数の位相に対する増幅用トランジスタの効率依存性、および整合回路の２倍波周波数における反射係数の位相条件に依存する。前述したように、整合回路には２倍波周波数に対しても周波数特性があり、基本波に対して整合が十分になされている場合、２倍波周波数における、反射係数の位相条件に対する増幅用トランジスタの効率の依存性に対して、整合回路の２倍波周波数における反射係数の位相特性がどのように変化するかによって、増幅器の効率の周波数特性が決まる。
【００１３】
具体例をあげて、さらに説明を加える。図２９は、ある増幅用トランジスタにおける２倍波周波数の反射係数の位相に対する電力効率の特性である。より具体的には、基本波のインピーダンス整合が効率整合になされているときに、増幅用トランジスタの出力端から負荷側を見込んだときの、２倍波の反射係数の位相に対する効率の特性の一例を示している。図２９の横軸は、２倍波の反射係数が１のときの２倍波に対する反射係数の位相の変化を示したものであり、縦軸は、増幅用トランジスタの電力効率を示したものである。
【００１４】
理想的なトランジスタにおいては、２倍波周波数における反射係数が１でかつ２倍波周波数の反射係数の位相が１８０°のときに（すなわち、２倍波周波数のインピーダンスが短絡点を示すときに）トランジスタの動作効率が最も高くなることがよく知られている。しかしながら、図２９で示したように、実際のトランジスタでは、２倍波周波数におけるインピーダンスが短絡点（２倍波反射位相が１８０°）のときに最も効率が高くならない場合が多い。実際のトランジスタ自身が有している寄生のリアクタンス成分や、実装する際に用いる金属ワイヤ等の寄生のリアクタンス成分によって、効率が最大となる２倍波周波数における反射係数の位相条件が変化するためである。
【００１５】
図２９から、２倍波の反射係数の位相が変化すると、増幅用トランジスタの電力効率が変化することが見て取れる。例えば、２倍波の反射係数の位相が１５５°のとき、電力効率が６８％と最大になり、この増幅用トランジスタは、短絡点に近いインピーダンスを示すときに、電力効率が最大となるのが見て取れる。
【００１６】
この増幅用トランジスタを用いて、高効率な特性を示す増幅器の出力整合回路を構成するには、基本波での整合をなした上で、増幅用トランジスタの出力端から出力整合回路を見込んだ反射係数の２倍波周波数における位相特性が１５５°になるよう構成すればよい。このとき、２倍波周波数の位相特性が１５５°を示す周波数の基本波周波数において、電力効率が最も高くなる。
【００１７】
さらに、広帯域にわたって高効率な特性を実現するには、次のような一例が考えられる。ここでは，増幅器に要求される基本波周波数の２倍の周波数を２倍波周波数と称することとする。図２９で示した特性を示す増幅用トランジスタを用いて増幅器を構成する場合において、その２倍波周波数の帯域の一端にて、出力整合回路の２倍波周波数の反射係数の位相が６０°であり、もう一端が１８０°であった場合、この増幅用トランジスタは、その帯域内で６０％以上の高い電力効率で動作をすることになる。ただし、その帯域内においては、基本波の整合は、十分になされていることが前提である。
【００１８】
さらに効率を向上させるには、２倍波周波数の帯域内における位相の変化を小さくすることで実現できる。すなわち、出力整合回路の工夫によって、周波数の変化に対する増幅用トランジスタの出力端から出力整合回路を見込んだ反射係数の２倍波の位相変化を小さくすることで、広帯域にわたって高効率な増幅器が実現できることになる。
【００１９】
【特許文献１】特開２００１−１１１３６２号公報
【特許文献２】特開２００３−２３４６２６号公報
【特許文献３】特開平８−３７４３３号公報
【特許文献４】特開平４−３２６２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、従来技術には次のような課題がある。従来の技術で示した図２７の回路では、点Ａ１００に合計１０個のスタブを接続している。従って、マイクロストリップ線路等の構成で回路を実現する場合、図２８のレイアウト図よりわかるように、金属ブロック１２１上の誘電体基板１２２、１２３は、接続するスタブが増えるほど、その実装面積が大きくなり、かつ接続が困難となる。また、現実のトランジスタには寄生容量が存在することによって、効果が得られにくくなるという技術課題がある。
【００２１】
また、広帯域にわたって高効率な特性を実現する増幅器の整合回路には、例えば、２倍波の周波数の変化に対して、そのインピーダンスの変化が小さい特性が求められる。すなわち、広帯域にわたって高効率を実現する整合回路の構成方法が求められる。しかしながら、特許文献３、４等に示されるように、特定の周波数についての高効率化を実現する方法などの提案はあるが、広帯域にわたって高効率を実現する構成方法について、具体的な実現方法が開示されていないという問題がある。
【００２２】
本発明は上述のような課題を解決するためになされたもので、現実的なトランジスタを対象とした、より高効率で広帯域、かつ実装面積が小さく小形な増幅器を得ることを目的とする。
【課題を解決するための手段】
【００２３】
本発明に係る増幅器は、増幅用トランジスタと、増幅用トランジスタの出力端子に接続され、基本波周波数ｆ０の整数倍となる複数の周波数において入力サセプタンスが発散する高調波反射用スタブと、一端が増幅用トランジスタの出力端子に高調波反射用スタブと並列に接続され、他端が負荷回路に接続され、増幅用トランジスタの出力アドミタンスと高調波反射用スタブの入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合させる基本波整合回路とを備えた増幅器によって解決する。特に、高調波反射用スタブにおいては、特に２倍波と３倍波に着目した高調波処理機能を備えたスタブを含むものである。
【００２４】
また、本発明に係る増幅器は、増幅用トランジスタと、増幅用トランジスタの出力端子に接続され、基本波周波数ｆ０の２倍の周波数に対して、短絡点を形成する高調波反射用スタブと、一端が増幅用トランジスタの出力端子に高調波反射用スタブと並列に接続され、他端が高周波的に短絡されたショートスタブと、一端が増幅用トランジスタの出力端子に高調波反射用スタブおよびショートスタブと並列に接続され、他端が負荷回路に接続され、基本波周波数ｆ０において、増幅用トランジスタの出力アドミタンスと高調波反射用スタブの入力サセプタンスと、ショートスタブの入力サセプタンスとの和を、負荷回路のインピーダンス値にインピーダンス整合させる基本波整合回路とを備えた増幅器において、ショートスタブは、増幅用トランジスタの出力サセプタンスと高調波反射用スタブの入力サセプタンスとの和に対して、大きさが等しく逆符号の入力サセプタンスを呈するように調整されているものである。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の増幅器の好適な実施の形態につき図面を用いて説明する。
本発明は、増幅用トランジスタ、高調波反射用スタブ、および基本波整合回路を構成要素として含む増幅器において、より高効率で広帯域、かつ実装面積が小さく小形な増幅器を実現するための技術に関するものである。
なお、以下、実施の形態においては、説明を簡略化するため、増幅器の出力整合回路のみを記載し、入力側整合回路は省略する。
【００２６】
実施の形態１．
図１は、本発明の実施の形態１における増幅器の回路図である。また、図２は、本発明の実施の形態１における図１の増幅器を実現するレイアウト図の一例である。まず始めに、図１と図２を参照して、本発明の実施の形態１の増幅器の構成について説明する。図１に示した増幅器は、トランジスタ１０（増幅用トランジスタに相当し、以下の説明においては、単にトランジスタと称す）、分岐スタブ２０、および基本波整合回路３０で構成されている。
【００２７】
ここで、高調波反射用スタブに相当する分岐スタブ２０は、３つの伝送線路Ｔ２１、Ｔ２２、Ｔ２３を有している。伝送線路Ｔ２１の一端は、トランジスタ１０の出力端子に接続され、伝送線路Ｔ２１の他端は、伝送線路Ｔ２２とＴ２３とが並列に接続されて構成される。
【００２８】
また、基本波整合回路３０は、３つの伝送線路Ｔ３１、Ｔ３２、Ｔ３３を縦続接続して構成される。そして、伝送線路Ｔ３１の一端は、トランジスタ１０の出力端子に、分岐スタブ２０と並列に接続され、伝送線路Ｔ３３の一端は、負荷回路（図示せず）が繋がれている出力端ＯＵＴに接続されている。
【００２９】
また、分岐スタブ２０を構成する各伝送線路Ｔ２１、Ｔ２２、Ｔ２３の特性インピーダンスＺと線路長Ｌの組（Ｚ、Ｌ）は、基本波周波数ｆ０における波長をλ０として、例えば、伝送線路Ｔ２１（２５Ω、λ０×７／３６０）、Ｔ２２（２５Ω、λ０×２４／３６０）、Ｔ２３（７６Ω、λ０×４２／３６０）に調整されている。
【００３０】
一方、基本波整合回路３０を構成する各伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスと分岐スタブ２０の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【００３１】
さらに、図２におけるレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された誘電体基板４０、および接地された金属ブロック５０をさらに示している。
【００３２】
なお、以下の説明においては、分岐スタブ２０のように、伝送線路の中途に１つ以上の分岐点を有するスタブをブランチスタブと呼び、ブランチスタブ２０と記載する。さらに、伝送線路Ｔ２１のようにブランチスタブ２０の線路途中を構成する部分を幹スタブと呼び、伝送線路Ｔ２２、Ｔ２３のようにブランチスタブ２０の末端部分を構成する部分を枝スタブと呼ぶ。
【００３３】
図１における増幅器の動作説明をする前に、ブランチスタブ２０の動作をまず説明する。図３は、本発明の実施の形態１におけるブランチスタブ２０の例示図である。また、図４は、本発明の実施の形態１における従来のオープンスタブによる並列回路の例示図である。
【００３４】
図３のブランチスタブ２０は、伝送線路Ｔ２１の片端に伝送線路Ｔ２２とＴ２３とを並列に接続して構成されており、図１におけるブランチスタブ２０と同一の構成を有している。また、図４は、２つのオープンスタブＴ２４、Ｔ２５が点Ａ３に並列接続されている。ここで、オープンスタブＴ２４、Ｔ２５の特性インピーダンスは、どちらも５０Ωであり、各線路長は、λ０／８、λ０／１２に調整されている。
【００３５】
また、図３に図示されているＢ２は、点Ａ２から矢印方向を見込んだサセプタンスを表しており、同様に、図４に図示されているＢ３は、点Ａ３から矢印方向を見込んだサセプタンスを表している。さらに、図５は、本発明の実施の形態１における規格化サセプタンスの周波数特性を示した図であり、横軸を周波数、縦軸を５０Ωで規格化したサセプタンスとしたときのＢ２、Ｂ３に相当するサセプタンスのそれぞれの周波数特性を示したものである。
【００３６】
図５を見ると、Ｂ２およびＢ３に対応するそれぞれの周波数特性は、ほぼ一致しており、どちらも基本波周波数ｆ０の整数倍に相当する周波数２ｆ０、３ｆ０にて発散していることがわかる。すなわち、図５の周波数範囲において、図３と図４は、回路的にほぼ等価であると言える。
【００３７】
また、他回路への接続を考慮すると、２つのオープンスタブＴ２４、Ｔ２５を点Ａ３に接続する必要がある図４の回路よりも、１つの幹スタブＴ２１を点Ａ２に接続するだけでよい図３の回路の方が、接続が容易で実現性が高く、また、回路の実装面積を小さくできる利点がある。つまり、図３に示すようなブランチスタブ２０の適用により、複数のオープンスタブを並列接続した回路と同等の動作が可能で、かつ、より実現性が高く実装面積が小さい回路が得られる。
【００３８】
次に、図１の回路構成を有する増幅器の動作について説明する。前述のように、ブランチスタブ２０の入力サセプタンスは、周波数２ｆ０、３ｆ０において発散する。従って、トランジスタ１０の出力端子において、トランジスタ１０の出力に含まれる基本波周波数ｆ０の２次、３次高調波をトランジスタ１０へ反射できることとなる。
【００３９】
そして、基本波整合回路３０により、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合できるので、回路の高効率化と広帯域化が可能となる。
【００４０】
以上のように、本実施の形態１によれば、トランジスタの出力端子にブランチスタブを適用することにより、複数のオープンスタブを適用する場合よりも、回路の高効率化と広帯域化が可能な増幅器の実現性を高めることができる。さらに、実装面積を小さくでき、回路の小型化を実現できる。
【００４１】
さらに、本実施の形態１による増幅器の実現には、スルーホール等の短絡手段を必要としないので、容易に作成でき、歩留まりを高めることができる。
【００４２】
なお、ブランチスタブ２０の構成は、線路中途に１つ、または複数の分岐点を有し、２つ以上の高調波の反射が可能であれば、図１の構成に限定する必要はない。同様に、基本波整合回路３０の構成は、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスの和を負荷回路のインピーダンス値にインピーダンス整合できれば、図１の構成に限定する必要はない。
【００４３】
実施の形態２．
図６は、本発明の実施の形態２における増幅器の回路図である。また、図７は、本発明の実施の形態２における図６の増幅器を実現するレイアウト図の一例である。本実施の形態２における図６の増幅器の回路は、先の実施の形態１における図１の増幅器の回路と比較すると、トランジスタ１０の出力端子に、ショートスタブＴ６１がさらに接続されている点が異なる。また、トランジスタ１０にバイアス電圧が印加された際に、ショートスタブＴ６１に電流が流れ込まないように、ショートスタブＴ６１の先端には容量回路６２が接続されている。
【００４４】
次に、図６と図７を参照して、本発明の実施の形態２の増幅器の構成について説明する。図６に示した増幅器は、トランジスタ１０、ブランチスタブ２０、および基本波整合回路３０に加えて、さらに、先端に容量回路６２が接続されたショートスタブＴ６１を備えて構成されている。
【００４５】
また、基本波整合回路３０を構成する伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【００４６】
さらに、図７におけるレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された誘電体基板４０、接地された金属ブロック５０、およびショートスタブＴ６１の先端に接続された容量回路６２をさらに示している。
【００４７】
次に、図６の回路構成を有する増幅器の動作について説明する。図６の回路は、トランジスタ１０の出力端子にショートスタブＴ６１がさらに接続されており、先の実施の形態１における図１の回路よりも容易に、基本波周波数ｆ０において、トランジスタ１０の出力端子のインピーダンスを、負荷回路のインピーダンス値にインピーダンス整合することができる。従って、先の実施の形態１における図１の回路よりも、基本波整合回路３０の構成を簡略化できるとともに、増幅器の高効率化と広帯域化が可能となる。その他の動作は、実施の形態１と同様なので説明は省略する。
【００４８】
以上のように、実施の形態２によれば、トランジスタの出力端子に、ブランチスタブと並列に接続されたショートスタブを備えることにより、先の実施の形態１における図１の回路よりも容易に、基本波周波数ｆ０において、トランジスタ１０の出力端子のインピーダンスを、負荷回路のインピーダンス値にインピーダンス整合することができ、実施の形態１よりも高効率、広帯域な増幅器を実現できる。
【００４９】
なお、ショートスタブＴ６１の特性インピーダンスと線路長および容量回路６２の容量値を、トランジスタ１０の出力端子からショートスタブＴ６１の接続方向を見込んだ入力サセプタンスが、基本波周波数ｆ０において、トランジスタ１０の出力サセプタンスとブランチスタブ２０の入力サセプタンスの和と、大きさが等しく逆符号の値を呈するように調整することで、基本波周波数ｆ０において、トランジスタ１０の出力端子のサセプタンスを零とすることができる。この場合には、先の図６の回路よりも、基本波整合回路３０の構成を簡略化できるとともに、増幅器の更なる高効率化と広帯域化が可能となる。
【００５０】
実施の形態３．
図８は、本発明の実施の形態３における増幅器の回路図である。本実施の形態３における図８の増幅器の回路は、先の実施の形態１における図１の増幅器の回路と比較すると、トランジスタ１０の出力端子にバイアス回路７０がさらに接続されている点が異なる。
【００５１】
次に、図８を参照して、本発明の実施の形態３の増幅器の構成について説明する。図８に示した増幅器は、トランジスタ１０、ブランチスタブ２０、および基本波整合回路３０に加えて、さらに、バイアス回路７０を備えて構成されている。
【００５２】
このバイアス回路７０は、直流電圧の印加が可能な直流電圧端子ＶＩＮに並列接続された容量回路７１および伝送線路Ｔ７２を備えている。伝送線路Ｔ７２は、その一端がトランジスタ１０の出力端子に接続され、他端が直流電圧端子ＶＩＮに接続されている。また、容量回路７１は、その一端が接地され、他端が直流電圧端子ＶＩＮに接続されている。
【００５３】
また、基本波整合回路３０を構成する伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスとバイアス回路７０の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。その他の部分は、実施の形態１と同様なので説明は省略する。
【００５４】
次に、図８の回路構成を有する増幅器の動作について説明する。図８の回路は、トランジスタ１０の出力端子に、先の実施の形態２における図６のショートスタブＴ６１と同様の動作が可能なバイアス回路７０が接続されており、図６の回路と同様に、先の実施の形態１における図１の回路よりも容易に、基本波周波数ｆ０において、トランジスタ１０の出力端子のインピーダンスを、負荷回路のインピーダンス値にインピーダンス整合することができる。
【００５５】
また、先の実施の形態２における図６の回路では、図示していないが、トランジスタ１０を動作させるため、図６で示した回路の他に、トランジスタ１０のバイアス回路を別途に接続する必要がある。これに対して、本実施の形態３における図８の回路では、このようなバイアス機能を有するバイアス回路７０が接続されており、バイアス回路を別途接続する必要がないため、図６の回路よりも小型化が可能となる。
【００５６】
以上のように、実施の形態３によれば、トランジスタの出力端子に、ブランチスタブと並列に接続され、直流電圧を印加可能なバイアス回路を備えることにより、ショートスタブを接続した場合と同様に、先の実施の形態１における図１の回路よりも容易に、基本波周波数ｆ０において、トランジスタ１０の出力端子のインピーダンスを、負荷回路のインピーダンス値にインピーダンス整合することができるとともに、トランジスタのバイアス回路を別途設ける必要をなくすことができ、より小形な増幅器を実現できる。
【００５７】
なお、伝送線路Ｔ７２の線路長と特性インピーダンスおよび容量回路７１の容量値を、トランジスタ１０の出力端子から見込んだバイアス回路７０の入力サセプタンスが、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスの和と、大きさが等しく逆符号の値を呈するように調整することで、基本波周波数ｆ０において、トランジスタ１０の出力端子のサセプタンスを零とすることができる。この場合には、先の図８の回路よりも、基本波整合回路３０の構成を簡略化できるとともに、増幅器の更なる高効率化と広帯域化が可能となる。
【００５８】
実施の形態４．
図９は、本発明の実施の形態４における増幅器の回路図である。本実施の形態４における図９の増幅器の回路は、先の実施の形態１における図１の増幅器の回路と比較すると、基本波整合回路３０の構成が異なっている。
【００５９】
次に、図９を参照して、本発明の実施の形態４の増幅器の構成について説明する。図９に示した増幅器は、トランジスタ１０、ブランチスタブ２０、および基本波整合回路３０で構成され、基本構成は、図１と同等である。そして、本実施の形態４における基本波整合回路３０は、縦続接続された３つの伝送線路Ｔ３１、Ｔ３２、Ｔ３３とともに、伝送線路Ｔ３１とＴ３２の接続点に接続されたオープンスタブＴ３４と、伝送線路Ｔ３２とＴ３３の接続点に接続されたオープンスタブＴ３５とをさらに備えている。
【００６０】
さらに、このオープンスタブＴ３４の線路長は、基本波周波数ｆ０の波長をλ０として、λ０／４のｍ１分の１倍に調整され（ｍ１は、２以上の整数）、同様に、オープンスタブＴ３５の線路長は、基本波周波数ｆ０の波長をλ０として、λ０／４のｍ２分の１倍に調整される（ｍ２は、２以上の整数）。
【００６１】
伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長と特性インピーダンス、およびオープンスタブＴ３４、Ｔ３５の特性インピーダンスは、ともに、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。その他の部分は、実施の形態１と同様なので説明は省略する。
【００６２】
次に、図９の回路構成を有する増幅器の動作について説明する。図９の回路は、基本波整合回路３０内にオープンスタブＴ３４、Ｔ３５を備えることにより、出力に含まれるｍ１、ｍ２次高調波を反射できる。この結果、先の実施の形態１における図１の回路よりも高調波の反射効率を上げ、高効率化と広帯域化が可能となる。その他の動作は、実施の形態１と同様なので説明は省略する。
【００６３】
以上のように、実施の形態４によれば、基本波周波数ｆ０の高調波において１／４波長となる線路長を有するオープンスタブを１以上有する基本波整合回路を備えることにより、基本波整合回路にて高調波の反射を可能とし、実施の形態１よりも高効率、広帯域な増幅器を実現できる。
【００６４】
実施の形態５．
図１０は、本発明の実施の形態５における増幅器の回路図である。本実施の形態５における図１０の増幅器の回路は、先の実施の形態１における図１の増幅器の回路と比較すると、トランジスタ１０の出力端子に３つのオープンスタブＴ８１、Ｔ８２、Ｔ８３がさらに接続されている点が異なる。
【００６５】
次に、図１０を参照して、本発明の実施の形態５の増幅器の構成について説明する。図１０に示した増幅器は、トランジスタ１０、ブランチスタブ２０、および基本波整合回路３０に加えて、さらに、３つのオープンスタブＴ８１、Ｔ８２、Ｔ８３を備えて構成されている。
【００６６】
ここで、オープンスタブＴ８１、Ｔ８２、Ｔ８３の各線路長は、それぞれλ０／４のｍ１分の１倍、ｍ２分の１倍、ｍ３分の１倍（ｍ１、ｍ２、ｍ３は、全て２以上の整数）に調整されている。
【００６７】
また、基本波整合回路３０内の伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長および特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１０の出力アドミタンスとブランチスタブ２０の入力サセプタンスとオープンスタブＴ８１、Ｔ８２、Ｔ８３の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。その他の部分は、実施の形態１と同様なので説明は省略する。
【００６８】
次に、図１０の回路構成を有する増幅器の動作について説明する。図１０の回路は、オープンスタブＴ８１、Ｔ８２、Ｔ８３により、トランジスタ１０の出力端子において、出力に含まれるｍ１、ｍ２、ｍ３次高調波を反射できる。この結果、先の実施の形態１における図１の回路よりも高調波の反射効率を上げ、高効率化と広帯域化が可能となる。その他の動作は、実施の形態１と同様なので説明は省略する。
【００６９】
以上のように、実施の形態５によれば、高調波にて１／４波長の線路長を有する１以上のオープンスタブをトランジスタの出力端子に備えることにより、トランジスタの出力端子における高調波の反射効率を上げることができ、実施の形態１よりも高効率、広帯域な増幅器を実現できる。
【００７０】
実施の形態６．
図１１は、本発明の実施の形態６における増幅器の回路図である。本実施の形態６における図１１の増幅器の回路は、先の実施の形態１における図１の増幅器の回路と比較すると、トランジスタ１０の出力端子と、ブランチスタブ２０および基本波整合回路３０との間に、入力線路に相当する伝送線路Ｔ９１がさらに挿入接続されている点が異なる。
【００７１】
次に、図１１を参照して、本発明の実施の形態６の増幅器の構成について説明する。図１１に示した増幅器は、トランジスタ１０、ブランチスタブ２０、および基本波整合回路３０に加えて、さらに、伝送線路Ｔ９１を備えて構成されている。
【００７２】
先の実施の形態１では、トランジスタ１０の出力端子は、ブランチスタブ２０および基本波整合回路３０と直接接続されていた。これに対して、本実施の形態６では、トランジスタ１０の出力端子は、伝送線路Ｔ９１を介して、ブランチスタブ２０および基本波整合回路３０と接続されている。
【００７３】
ここで、伝送線路Ｔ９１の線路長は、基本波周波数ｆ０の波長をλ０としてλ０／４に調整されている。さらに、基本波整合回路３０内の伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長および特性インピーダンスは、基本波周波数ｆ０において、伝送線路Ｔ９１を介してトランジスタ１０側を見込んだアドミタンスとブランチスタブ２０の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。その他の部分は、実施の形態１と同様なので説明は省略する。
【００７４】
次に、図１１の回路構成を有する増幅器の動作について説明する。図１１の回路は、トランジスタ１０の出力端子と、ブランチスタブ２０および基本波整合回路３０との間に伝送線路Ｔ９１を接続している。この結果、トランジスタ１０の出力端子から負荷回路側を見込んだインピーダンスを、２次高調波で短絡、３次高調波で開放とし、内部に寄生容量回路等が存在しない理想的なトランジスのＦ級動作が可能となる。その他の動作は、実施の形態１と同様なので説明は省略する。
【００７５】
以上のように、実施の形態６によれば、トランジスタの出力端子と、ブランチスタブおよび基本波整合回路との間に、基本波周波数ｆ０で１／４波長の線路長を有する伝送線路を備えることにより、トランジスタの出力端子のインピーダンスを偶数次高調波に対して短絡、奇数次高調波に対して開放とし、理想的なトランジスタに対してＦ級動作が可能で小型な増幅器を実現できる。
【００７６】
実施の形態７．
本実施の形態７では、多層基板構造により増幅器を実現するレイアウトについて説明する。より具体的には、先の実施の形態５における図１０の回路を備えた増幅器を、多層基板構造により実現する場合について説明する。
【００７７】
図１２は、本発明の実施の形態７における多層基板構造により増幅器を実現する上部層のレイアウト図および断面図の一例である。さらに、図１３は、本発明の実施の形態７における多層基板構造により増幅器を実現する内部層のレイアウト図の一例である。
【００７８】
図１２に示す上部層には、ブランチスタブ２０および基本波整合回路３０のそれぞれが配置され、内部層には、オープンスタブＴ８１、Ｔ８２、Ｔ８３が配置されている。さらに、上部層と内部層は、スルーホール８４を介して接続されている。その他の部分は、図２と同様なので説明は省略する。
【００７９】
多層基板構造で回路を構成する場合、図１３のように、多層基板内部の層にもオープンスタブ等を配置できる。この結果、マイクロストリップ線路構造を用いる場合よりも、基板厚は厚くなるものの、実装面積を小さくでき、また、１箇所に、より多くのスタブを接続できる。
【００８０】
以上のように、実施の形態７によれば、多層基板構造を用いて複数のスタブを異なる基板層に分けて配置する構造により増幅器を構成することにより、マイクロストリップ線路構造を用いる場合よりも実装面積が小さく、かつ、１箇所に、より多くのスタブを接続可能な増幅器を実現できる。
【００８１】
実施の形態８．
図１４は、本発明の実施の形態８における増幅器の回路図である。図１４中に示した増幅器は、増幅用トランジスタ１０ａ、出力負荷端子ＺＬ、２倍波反射用オープンスタブ２０ａ、インピーダンス変成用のマイクロストリップ線路からなる基本波整合回路３０、および先端がコンデンサ６３によって高周波的に短絡されたショートスタブＴ６１で構成されている。
【００８２】
ここで、図１４中の節点Ａは、説明用に便宜的に示した回路中の節点に与えた記号である。また、ここではショートスタブＴ６１の短絡点を形成するのに、コンデンサ６３を例としているが、高周波的に短絡できれば、コンデンサである必要はない。また、２倍波反射用オープンスタブ２０ａは、高調波反射用スタブの一種に相当する。
【００８３】
次に、動作について説明する。図１４中の２倍波反射用オープンスタブ２０ａは、２倍波の波長に対して４分の１の長さとして先端開放型スタブ線路になるように調整されており、基本波周波数の２倍の周波数に対して短絡点を形成する。また、この２倍波反射用オープンスタブ２０ａは、基本波に対して、容量性のインピーダンスを有することになる。この２倍波反射用オープンスタブ２０ａの２倍波において示すインピーダンスの作用によって、増幅用トランジスタ１０ａは、高効率に動作する。
【００８４】
次に、効果について説明する。図１４中のショートスタブＴ６１は、基本波に対して誘導性のインピーダンスを示している。このショートスタブＴ６１の線路長を調整することで誘導性を調整し、増幅用トランジスタ１０ａの有する出力容量成分と、２倍波反射用オープンスタブ２０ａの容量成分とをあわせた容量成分を、基本波周波数において打ち消す分だけの誘導性を持たせる。
【００８５】
これにより、基本波周波数において、図１４中の節点Ａから、増幅用トランジスタ１０ａ側を見込んだときの、基本波周波数における入力インピーダンスは、実数となる。最後に、その実数値に対して、基本波整合回路３０のマイクロストリップ線路によってインピーダンス変成を行い、出力負荷ＺＬに対して基本波整合を実現する。この結果、実施の形態２で説明したのと同様に、基本波に対して広帯域にインピーダンス変成を実現できる。
【００８６】
以下、２倍波周波数におけるインピーダンスの設定について、より詳細に説明する。
前述したように、実際のトランジスタでは、２倍波周波数におけるインピーダンスが短絡点のときに最も効率が高くならない場合が多い（例えば、実際のトランジスタの効率特性の例を示した図２９を参照）。実際のトランジスタ自身が有している寄生のリアクタンス成分や、実装する際に用いる金属ワイヤ等の寄生のリアクタンス成分によって、効率が最大となる２倍波周波数における反射係数の位相条件が変化するためである。
【００８７】
図３０は、従来の増幅器における２倍波の位相設定と、２倍波の反射係数の位相変化に対する電力効率の変化特性の一例である。従来の増幅器においては、出力整合回路の高調波反射スタブの電気長は、帯域の中心周波数において短絡点を形成するように設定されるのが一般的である。ここで、効率が最大となる位相条件が、短絡点から誘導性にずれた場合、増幅器を使用する周波数帯域の低い周波数で効率が低下する。一方、図示していないが、効率の最大点が短絡点から容量性にずれた場合には、周波数帯域の高い周波数での効率が低下する。このように、効率が最大となる位相条件が変化した場合に、従来の増幅器の構成では、帯域内の効率特性が悪くなる問題がある。
【００８８】
このため，高調波反射スタブと増幅用トランジスタの間に，２倍波の反射係数の位相を調整するための線路を装荷することは、一般によく行われている位相条件の調整方法である。しかし、こういった位相調整用の線路を装荷することで、２倍波周波数における整合回路の周波数特性が、より大きくなり、増幅器を利用する周波数帯域内での効率の特性が低下するという、次の新たな問題が生じる。この問題を解決するためには、２倍波周波数における整合回路の周波数特性を、より小さくする必要がある。
【００８９】
２倍波周波数における反射係数の位相に対する増幅用トランジスタの効率特性によっては、増幅器を利用する周波数帯域の２倍波周波数における整合回路のインピーダンスを、短絡点から誘導性側で周波数特性を小さくしたい場合、あるいは、容量性側で周波数特性を小さくしたい場合がある。以下、２倍波周波数における整合回路のインピーダンスを短絡点から誘導性側で小さくしたい場合と、容量性側で小さくしたい場合との両者に対して、それぞれ好適なショートスタブならびにオープンスタブの構成と、その効果について説明する。
【００９０】
まず、２倍波周波数における整合回路の周波数特性を、短絡点から誘導性側で小さくしたい場合に対する好適な構成について説明する。図１４に記載の増幅器において、２倍波反射用オープンスタブ２０ａは、増幅器に必要な基本波周波数の帯域の最も低い周波数ＦＬにおける波長をλＬとした場合に、電気長をλＬ／８に設定することで、ＦＬの２倍波周波数において短絡点を形成する。
【００９１】
また、ショートスタブＴ６１の電気長を、増幅器に必要とされる基本波周波数の帯域の最も高い周波数ＦＨにおける波長をλＨとした場合に、λＨ／８以下に設定する。このとき、ショートスタブＴ６１は、基本波およびＦＨの２倍波周波数において誘導性のインピーダンスを示す。また、このショートスタブＴ６１の線路長を調整することで誘導性を調整し、増幅用トランジスタ１０ａの有する出力容量成分と、２倍波反射用オープンスタブ２０ａの容量成分とを合わせた容量成分を基本波周波数において打ち消す分だけの誘導性を持たせる。なお、基本波の整合については、前述と同様に整合回路３０で実現する。
【００９２】
２倍波反射用オープンスタブ２０ａは、それ単体だけでは、ＦＬより高い周波数の２倍波周波数において誘導性のインピーダンスを示すため、２×ＦＬ以上の周波数において、短絡点から誘導性へ乖離する。特に、２×ＦＨの周波数において、乖離が大きくなり、効率が低下する。ショートスタブＴ６１は、帯域の２倍波周波数において誘導性のインピーダンスを示しており、これが並列接続されることで、これらスタブの合計インピーダンスの２倍波周波数の帯域内における誘導性を減じる。従って、２倍波反射用オープンスタブ２０ａのみで構成されている場合に比べて、ＦＬより高い周波数の２倍波周波数に対してのインピーダンスの短絡点からの乖離を抑える効果がある。このように、基本波だけでなく、２倍波周波数に対しても広帯域に渡ってインピーダンス変成を実現できる。
【００９３】
次に、２倍波周波数における整合回路の周波数特性を、短絡点から容量性側で小さくしたい場合に対する好適な構成について説明する。図１４に記載の増幅器において、２倍波反射用オープンスタブ２０ａは、増幅器に必要な基本波周波数の帯域の高域側での周波数ＦＨにおける波長をλＨとした場合に、電気長をλＨ／８としてＦＨの２倍波周波数において短絡点を形成する。
【００９４】
また、ショートスタブＴ６１の電気長をλＨ／８以上、λＨ／４以下に設定する。このとき、ショートスタブＴ６１は、基本波においては誘導性、２倍波周波数においては容量性のインピーダンスを示す。また、このショートスタブＴ６１の線路長を調整することで誘導性を調整し、増幅用トランジスタ１０ａの有する出力容量成分と、２倍波反射用オープンスタブ２０ａの容量成分とを合わせた容量成分を基本波周波数において打ち消す分だけの誘導性を持たせる。なお、基本波の整合については、前述と同様に整合回路３０で実現する。
【００９５】
２倍波反射用オープンスタブ２０ａは、それ単体だけでは、ＦＨより低い周波数の２倍波周波数において容量性のインピーダンスを示すため、２×ＦＨ以下の周波数において、短絡点から容量性へ乖離する。特に、ＦＬの２倍波周波数において、乖離が大きくなり、効率が低下する。ショートスタブＴ６１は、帯域の２倍波周波数において容量性のインピーダンスを示しており、これが並列接続されることで、これらスタブの合計インピーダンスの帯域内における容量性を増加させる。従って、２倍波反射用オープンスタブ２０ａのみで構成されている場合に比べて、ＦＨより低い周波数の２倍波周波数に対してのインピーダンスの短絡点からの乖離を抑える効果がある。このように、基本波だけでなく、２倍波周波数に対しても広帯域に渡ってインピーダンス変成を実現できる。
【００９６】
以上のように、実施の形態８によれば、基本波と２倍波の両方に対して効率を向上する最適なインピーダンスに広帯域に渡って整合を実現できる増幅器を得ることができる。また、３倍波のスタブを省略しているので、先の実施の形態２で述べた増幅器に比べて、回路がさらに小型になる効果がある。
【００９７】
実施の形態９．
本実施の形態９では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成について説明する。図１５は、本発明の実施の形態９における増幅器を実現するレイアウト図の一例である。本実施の形態９における図１５のレイアウト図は、先の実施の形態２における図７のレイアウト図と比較すると、次の３点が異なる。
【００９８】
まず、１点目としては、高調波反射用スタブとして、ブランチスタブ２０の代わりに、２倍波反射用スタブ２６を用いている。この２倍波反射用スタブ２６は、先の図１４の回路における２倍波反射用オープンスタブ２０ａに相当する。２点目としては、増幅用トランジスタ１０の代わりに、複数のセルからなるトランジスタ１１を用いている点が異なる。この複数のセルからなるトランジスタ１１は、先の図１４の回路における増幅用トランジスタ１０ａに相当する。
【００９９】
３点目としては、ショートスタブＴ６１の先端には容量回路６２の代わりに、端子の一端が接地されたチップコンデンサ６３が接続されている。このチップコンデンサ６３は、複数のセルからなるトランジスタ１１に並べて配置され、その電極の一端は、金属キャリアによって接地されている。さらに、チップコンデンサ６３と、ショートスタブＴ６１の先端が金属ワイヤで接続されている。
【０１００】
また、図１５におけるレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された誘電体基板４０、接地された金属ブロック５０をも示している。その他の構成は、先の実施の形態７と同じであり、説明を省略する。このように構成された図１５の増幅器は、先の実施の形態８において説明したような動作を実現できる。
【０１０１】
本実施の形態９においては、ブランチスタブ２０の代わりに、２倍波反射用スタブ２６を用いることで、先の実施の形態２で示した図７のレイアウト図と比較して、３倍波の反射回路を省略することができ、回路を小型化できる。
【０１０２】
また、図１５に示したように、短絡点を形成するチップコンデンサ６３を複数のセルからなるトランジスタ１１の脇に配置することで、先の実施の形態２で示した図７のレイアウト図と比較して、実装面積を小さくでき、増幅器のさらなる小型化を実現できる。また、チップコンデンサ６３は、金属ブロック５０に直接実装されるので、回路損失が小さくなる効果がある。
【０１０３】
また、本実施の形態９の構成における２倍波反射用スタブ２６において、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブＴ６１が基本波周波数ｆ０の２倍の周波数２ｆ０において誘導性に見える場合（基本波周波数ｆ０の波長をλ０として、ショートスタブＴ６１の電気長がλ０／８以下の場合）、２倍波周波数における２倍波反射用スタブ２６のリアクタンス成分と、ショートスタブＴ６１のリアクタンス成分の合計の絶対値が小さくなる。
【０１０４】
そのため、トランジスタ端から出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するインピーダンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できる。このような優れた特性について、具体例をあげて、以下に説明を加える。
【０１０５】
図１６は、本発明の実施の形態９における増幅器の２倍波の位相の周波数特性を示したものである。より具体的には、電気長をλ０／８以下としたショートスタブＴ６１と２倍波反射用オープンスタブ２０ａとを併用して出力整合回路を構成した場合と、２倍波反射用オープンスタブ２０ａのみで出力整合回路を構成した場合の周波数特性の計算結果の比較を示す。
【０１０６】
横軸は、２倍波の周波数であり、縦軸は、増幅用トランジスタ端から負荷方向を見込んだときの、出力整合回路の２倍波の位相変化である。そして、横軸の周波数において、ＦＬは、増幅器に必要とされる帯域の最も低い周波数を示し、ＦＣは、帯域の中心の周波数を示し、さらに、ＦＨは、帯域の最も高い周波数を示している。
【０１０７】
図１６の計算結果が示すように、２倍波反射用オープンスタブ２０ａのみで出力整合回路を構成した場合に比べて、電気長をλ０／８以下としたショートスタブＴ６１と２倍波反射用オープンスタブ２０ａとを併用して出力整合回路を構成した場合の方が、２倍波の位相変化が小さくなっているのが見て取れる。
【０１０８】
以上のように、実施の形態９によれば、２倍波反射用オープンスタブとショートスタブとの組み合わせにより、広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１０９】
なお、上述の説明では、２倍波反射用オープンスタブとショートスタブとの組み合わせの場合を計算例としてあげたが、ブランチスタブとショートスタブとの組み合わせを用いた場合も同様の議論が成り立つ。電気長がλ０／８以下のショートスタブが、２倍波の位相変化に与える影響は、ブランチスタブを用いた場合でも同様であるためである。そして、ブランチスタブと、電気長がλ０／８以下のショートスタブとの組み合わせを用いて回路を構成した場合、周波数の変化に対する２倍波の位相変化は、より小さくなり、同様に広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１１０】
実施の形態１０．
本実施の形態１０では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成として、先の実施の形態９とは異なる構成について説明する。図１７は、本発明の実施の形態１０における増幅器を実現するレイアウト図の一例である。
【０１１１】
本実施の形態１０における図１７のレイアウト図は、先の実施の形態９における図１５のレイアウト図と比較すると、次の点が異なる。本実施の形態１０においては、トランジスタ１１の１セルあたりに対して、２倍波反射用スタブ２６とショートスタブＴ６１、チップコンデンサ６３が先の実施の形態９と比較して２倍になっている。
【０１１２】
なお、この図１７においては、２倍波反射用スタブ２６、ショートスタブＴ６１、およびチップコンデンサ６３を２つ備えた構成を示しているが、この構成に限定されず、３つ以上を備えた構成とすることも可能である。
【０１１３】
また、図１７におけるレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された誘電体基板４０、接地された金属ブロック５０をも示している。
【０１１４】
また、基本波整合回路３０を構成する伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長と特性インピーダンスは、基本波周波数ｆ０において、複数のセルからなるトランジスタ１１の出力アドミタンスと２倍波反射用スタブ２６の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【０１１５】
その他については、先の実施の形態９と同様であり、説明を省略する。このように構成された図１７の増幅器は、先の実施の形態８において説明したような動作を実現できる。
【０１１６】
本発明の実施の形態１０においては、２倍波反射用スタブ２６とショートスタブＴ６１を１つの増幅用トランジスタに対して２つ以上有することから、先の実施の形態９で示した効果に加えて、２倍波におけるそれらのリアクタンス成分の合計が１つの場合と比べて小さくなる。この結果、２倍波に対する位相の変化が小さくなり、さらに広帯域にわたって高効率を実現できる効果がある。このような優れた効果について、具体的な計算例を挙げて、以下に説明を加える。
【０１１７】
図１８は、本発明の実施の形態１０における増幅器の２倍波の位相の周波数特性を示したものである。より具体的には、同じゲート幅の増幅用トランジスタ１１に対して、２倍波反射用スタブ２６とショートスタブＴ６１の組を（ａ）１組にした場合、（ｂ）２組の場合、（ｃ）４組の場合のそれぞれについて、周波数特性の計算結果を比較したものである。
【０１１８】
（ａ）のケースは、先の実施の形態９の構成に相当し、（ｂ）（ｃ）のそれぞれのケースは、本実施の形態１０の構成に相当する。横軸は、２倍波の周波数であり、縦軸は、増幅用トランジスタ端から負荷方向を見込んだときの、出力整合回路の２倍波の位相変化である。そして、横軸の周波数において、ＦＬは、増幅器に必要とされる帯域の最も低い周波数を示し、ＦＣは、帯域の中心の周波数を示し、さらに、ＦＨは、帯域の最も高い周波数を示している。
【０１１９】
図１８の計算結果が示すように、同じゲート幅の増幅用トランジスタ１１に対して、２倍波反射用スタブ２６とショートスタブＴ６１の組み数を増やした方が、２倍波の周波数に対する位相の変化が小さくなることがわかる。例えば、組み数が１の場合には、２×ＦＬ〜２×ＦＨの周波数の変化の間に、整合回路の位相は、１６８°から９６°の範囲で変化をして、変化幅は７２°になる。これに対して、組み数が２の場合には、１６８°から１１８°となり、その変化幅は５０°となる。さらに、組み数が４の場合には、１６８°から１３８°となり、変化幅は３０°となっている。
【０１２０】
図１９は、本発明の増幅器における２倍波の位相変化に対する電力効率の変化特性である。より具体的には、従来技術の説明で用いた図２９の電力効率の変化特性に対して、図１８で示した組み数による違いを合わせて示したものである。図１９に示すように、１組よりも２組、２組より４組の２倍波反射用スタブ２６とショートスタブＴ６１の組を用いた方が、周波数に対する位相の変化が小さく、広帯域にわたって高効率な特性が得られることがわかる。
【０１２１】
以上のように、実施の形態１０によれば、２倍波反射用オープンスタブとショートスタブを同じゲート幅の増幅用トランジスタに対して２つ以上有することにより、先の実施の形態９で示した効果よりも、２倍波に対する位相の変化をさらに小さくすることができ、広帯域にわたって高効率を実現できる増幅器を得ることができる。さらに、２組以上で構成されるショートスタブとオープンスタブの組み数を増やすにしたがって、さらに広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１２２】
また、複数の組を用いることで、先の実施の形態９に係る増幅器の効果に加えて、ショートスタブ１つあたりで形成する誘導性の量を大きくすることができる。この結果、１組の場合に比べて、ショートスタブの線路長が長くなり、回路レイアウトを行う上で自由度が増す効果が得られる。
【０１２３】
また、増幅用トランジスタの中心軸に対して、複数の組のショートスタブ、オープンスタブを左右対称に構成することで、増幅用トランジスタ内の各セルから、出力整合回路の電気的特性を見たときの差を小さくすることができる。この結果、トランジスタの各セルの均一動作を促し、増幅器の出力と効率を向上させる効果が得られる。
【０１２４】
また、ショートスタブを高周波的に短絡する際に、チップコンデンサを用いた場合、チップコンデンサの寄生成分による損失により、出力や効率が低下する。しかしながら、本実施の形態１０のように、例えば、２組のショートスタブ、オープンスタブの組み合わせで回路を構成した場合、その損失は半分になり、４組ならその４分の１となる。したがって、複数の組を用いることで、寄生の損失を減らすことができるため、１つの場合に比べて、高出力、高効率な増幅器を構成することができる。
【０１２５】
また、先の実施の形態９と同様の以下の効果を得ることもできる。まず、短絡点を形成するチップコンデンサを複数のセルからなるトランジスタの脇に配置することで、実装面積を小さくでき、増幅器のさらなる小型化を実現できる。また、チップコンデンサは、金属ブロックに直接実装されるので、回路損失が小さくなる効果がある。
【０１２６】
また、本実施の形態１０の構成における２倍波反射用スタブにおいて、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブが基本波周波数ｆ０の２倍の２ｆ０の周波数において誘導性に見える場合、２倍波周波数における２倍波反射用スタブのリアクタンス成分と、ショートスタブのリアクタンス成分の合計の絶対値が小さくなる。
【０１２７】
そのため、トランジスタ端から見た出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するリアクタンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できるという効果が得られる。
【０１２８】
なお、上述の説明では、２倍波反射用スタブとショートスタブの組み合わせを計算例としてあげたが、ブランチスタブとショートスタブの組み合わせを用いた場合も同様の議論が成り立つ。同じゲート幅のトランジスタに対して、複数の組のブランチスタブとショートスタブの組み合わせを用いることで、より広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１２９】
実施の形態１１．
本実施の形態１１では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成として、先の実施の形態９、１０とは異なる構成について説明する。図２０は、本発明の実施の形態１１における増幅器を実現するレイアウト図の一例である。
【０１３０】
本実施の形態１１における図２０のレイアウト図は、先の実施の形態１０における図１７のレイアウト図と比較すると、２倍波反射用スタブ２６および基本波整合回路３０の配置が異なっている。
【０１３１】
また、基本波整合回路３０の線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１１の出力アドミタンスと２倍波反射用スタブ２６の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【０１３２】
また、図２０におけるレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された誘電体基板４０、接地された金属ブロック５０をも示している。その他については、先の実施の形態１０と同様であり、説明を省略する。このように構成された図２０の増幅器は、先の実施の形態８において説明したような動作を実現できる。
【０１３３】
次に、図２０の回路構成を有する本実施の形態１１の増幅器の動作について説明する。本実施の形態１１においては、先の実施の形態１０の図１７に示したレイアウト図と異なり、トランジスタ１１の各セルから、２倍波反射用スタブ２６までの電気的な経路長が等しくなるように配置され、複数セルからなるトランジスタ１１の各セルから見たときの２倍波反射用スタブ２６の入力インピーダンスの差が小さくなるように工夫して配置されている。
【０１３４】
これによって、トランジスタ１１の各セルから２倍波反射用スタブ２６のインピーダンス特性を見たときの電気特性がそろうため、トランジスタ１１の各セルは、均一に動作する。この結果、不均一に動作することによって生じる不安定性を抑えることができる効果がある。従って、本実施の形態１１の図２０で示した増幅器は、先の実施の形態１０の図１７で示した増幅器に比べて、より高出力、高効率かつ、安定に動作する。
【０１３５】
以上のように、実施の形態１１によれば、先の実施の形態１０で示した増幅器の効果に加えて、トランジスタ１１の各セルから見たときの２倍波反射用スタブ２６の入力インピーダンスの差が小さくなり、トランジスタ１１の各セルが均一に動作することで、高出力、高効率、安定に動作する増幅器を得ることができる。
【０１３６】
また、先の実施の形態９と同様の以下の効果を得ることもできる。まず、短絡点を形成するチップコンデンサを複数のセルからなるトランジスタの脇に配置することで、実装面積を小さくでき、増幅器のさらなる小型化を実現できる。また、チップコンデンサは、金属ブロックに直接実装されるので、回路損失が小さくなる効果がある。
【０１３７】
また、本実施の形態１１の構成における２倍波反射用スタブにおいて、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブが基本波周波数ｆ０の２倍の２ｆ０の周波数において誘導性に見える場合、２倍波周波数における２倍波反射用スタブのリアクタンス成分と、ショートスタブのリアクタンス成分の合計の絶対値が小さくなる。
【０１３８】
そのため、トランジスタ端から見た出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するリアクタンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できるという効果が得られる。
【０１３９】
なお、上述の説明では、２倍波反射用スタブとショートスタブの組み合わせを計算例としてあげたが、ブランチスタブとショートスタブの組み合わせを用いた場合も同様の議論が成り立つ。同じゲート幅のトランジスタに対して、複数の組のブランチスタブとショートスタブの組み合わせを用いることで、より広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１４０】
実施の形態１２．
本実施の形態１２では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成として、先の実施の形態９〜１１とは異なる構成について説明する。図２１は、本発明の実施の形態１２における増幅器を実現するレイアウト図の一例である。
【０１４１】
この図２１に示すように、本実施の形態１２における増幅器は、先の実施の形態１１における図２０の増幅器の回路を２並列合成したものである。また、出力整合回路中のショートスタブＴ６１の短絡点を形成するチップコンデンサ６３ａ〜６３ｃのうち、２つの増幅用トランジスタ１１の間にあるチップコンデンサ６３ｂは、２つの増幅用トランジスタ１１に対して、装荷されるショートスタブＴ６１の短絡点として共有されている。また、このチップコンデンサ６３ｂは、共有されていないチップコンデンサ６３ａ、６３ｂに比べて２倍の容量を有している。
【０１４２】
また、基本波整合回路３０を構成する伝送線路Ｔ３１、Ｔ３２、Ｔ３３の各線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１１の出力アドミタンスと２倍波反射用スタブ２６の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【０１４３】
また、図２１におけるレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された誘電体基板４０、接地された金属ブロック５０をも示している。
【０１４４】
次に、図２１の回路構成を有する本実施の形態１２の増幅器の動作について説明する。本実施の形態１２においては、先の実施の形態１１の図２０に示した増幅器の回路を２並列合成しているものである。そのため、それぞれのトランジスタ１１は、先の実施の形態８で説明したようにそれぞれが動作をし、それぞれの出力は、Ｔ３１〜Ｔ３３の伝送線路で合成されて出力として取り出される。それぞれのトランジスタは、高効率で動作するため、２並列で動作している本実施の形態１２においても、同様に高効率で動作する。
【０１４５】
以上のように、実施の形態１２によれば、２並列で構成された増幅器を動作させているため、先の実施の形態１１の増幅器に比べて、２倍の出力が取り出せる効果がある。
【０１４６】
また、２つあるトランジスタ１１の間にあるチップコンデンサ６３ｂを２つのショートスタブＴ６１の短絡点として共有することで、単純に２並列構成とするよりも実装面積が小さくなり、小型の増幅器を提供することができる。また、チップコンデンサの数が減り、低コストな増幅器を提供することができる。
【０１４７】
また、先の実施の形態９と同様の以下の効果を得ることもできる。まず、短絡点を形成するチップコンデンサを複数のセルからなるトランジスタの脇に配置することで、実装面積を小さくでき、増幅器のさらなる小型化を実現できる。また、チップコンデンサは、金属ブロックに直接実装されるので、回路損失が小さくなる効果がある。
【０１４８】
また、本実施の形態１２の構成における２倍波反射用スタブにおいて、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブが基本波周波数ｆ０の２倍の２ｆ０の周波数において誘導性に見える場合、２倍波周波数における２倍波反射用スタブのリアクタンス成分と、ショートスタブのリアクタンス成分の合計の絶対値が小さくなる。
【０１４９】
そのため、トランジスタ端から見た出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するリアクタンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できるという効果が得られる。
【０１５０】
なお、上述の説明では、２倍波反射用スタブとショートスタブの組み合わせを計算例としてあげたが、ブランチスタブとショートスタブの組み合わせを用いた場合も同様の議論が成り立つ。同じゲート幅のトランジスタに対して、複数の組のブランチスタブとショートスタブの組み合わせを用いることで、より広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１５１】
実施の形態１３．
本実施の形態１３では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成として、先の実施の形態９〜１２とは異なる構成について説明する。図２２は、本発明の実施の形態１３における増幅器を実現するレイアウト図の一例である。
【０１５２】
本実施の形態１３における図２２のレイアウト図は、先の実施の形態１１における図２０のレイアウト図と比較すると、次の４点が異なる。まず、１点目としては、チップコンデンサ６３は１つになり、ショートスタブＴ６１を一つにまとめている。
【０１５３】
また、２点目としては、基板にはスルーホール８４で接地されたパターンを設け、チップコンデンサ６３は、この接地されたパターンによって、電極の一端が電気的に接地されている。また、３点目として、ショートスタブＴ６１は、このチップコンデンサ６３と金属ワイヤなどの配線によって電気的に接続され、高周波的な短絡点を形成している。さらに、４点目として、このチップコンデンサ６３の容量は、２倍になっている。
【０１５４】
この図２２に示す増幅器において、基本波整合回路３０の線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１１の出力アドミタンスと２倍波反射用スタブ２６の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【０１５５】
また、図２２に示すレイアウト図において、それぞれの伝送線路については、マイクロストリップ線路構造により実現したものであり、マイクロストリップ線路を構成する誘電体基板４０、接地された金属ブロック５０をも示している。その他については、実施の形態１１と同様であり、説明を省略する。
【０１５６】
次に、図２２の回路構成を有する本実施の形態１３の増幅器の動作について説明する。本実施の形態１３においては、先の実施の形態１１の図２０に示したレイアウト図と異なり、トランジスタ１１の各セルから、ショートスタブＴ６１の電気的な経路長が等しくなるように配置され、複数セルからなるトランジスタ１１の各セルから見たときのショートスタブＴ６１の入力インピーダンスの差が小さくなるように工夫して配置されている。
【０１５７】
これによって、トランジスタ１１の各セルからショートスタブＴ６１のインピーダンス特性を見たときの電気特性がそろうため、トランジスタ１１の各セルは、先の実施の形態１１と比較して、さらに均一に動作する。
【０１５８】
以上のように、実施の形態１３によれば、先の実施の形態１１で示した増幅器の効果に加えて、トランジスタ１１の各セルから見たときのショートスタブＴ６１の入力インピーダンスの差が小さくなり、トランジスタ１１の各セルがさらに均一に動作する。これにより、先の実施の形態１１よりもさらに高出力、高効率で動作する増幅器を得ることができる。
【０１５９】
さらに、トランジスタの各セルが均一に動作することで、トランジスタセルの不均一動作によって生じる発振などの増幅器の不安定性を抑えることができ、増幅器を安定に動作させる効果も得られる。
【０１６０】
さらに、チップコンデンサが一つ減ることによって、部品点数が減るとともに、配線を実施するための工程が減り、その工程に必要な費用も削減でき、より低コストな増幅器を提供することができる。さらに、削減されるチップコンデンサの実装面積の分だけ、より小型になる効果も得られる。
【０１６１】
また、先の実施の形態９と同様の以下の効果を得ることもできる。本実施の形態１３の構成における２倍波反射用スタブにおいて、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブが基本波周波数ｆ０の２倍の２ｆ０の周波数において誘導性に見える場合、２倍波周波数における２倍波反射用スタブのリアクタンス成分と、ショートスタブのリアクタンス成分の合計の絶対値が小さくなる。
【０１６２】
そのため、トランジスタ端から見た出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するリアクタンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できるという効果が得られる。
【０１６３】
なお、この回路構成において、チップコンデンサ６３の代わりに、半導体プロセス技術を用いて整合回路基板上にＭＩＭキャパシタを作ることが可能である。このようなＭＩＭキャパシタを作ることにより、高周波的な短絡点を用意し、ＭＩＭキャパシタとショートスタブＴ６１の電気的な接続を、同じく半導体プロセス技術を用いたエアブリッジ等の配線によって電気的に接続することができる。
【０１６４】
これによって、ショートスタブＴ６１と高周波的な短絡点を作るコンデンサとの接続部分の配線を、金属ワイヤなど製造ばらつきが大きくなる部位を、製造ばらつきが小さく、電気的に安定した配線に置き換えることが可能となり、回路の製造ばらつきを抑えることができる。
【０１６５】
なお、上述の説明では、２倍波反射用スタブとショートスタブの組み合わせを計算例としてあげたが、ブランチスタブとショートスタブの組み合わせを用いた場合も同様の議論が成り立つ。同じゲート幅のトランジスタに対して、ブランチスタブとショートスタブの組み合わせを用いることで、より広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１６６】
実施の形態１４．
本実施の形態１４では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成として、先の実施の形態９〜１３とは異なる構成について説明する。図２３は、本発明の実施の形態１４における増幅器を実現するレイアウト図の一例であり、３層からなる多層基板構造により増幅器を実現する上部層（第３面）のレイアウト図および断面図の一例を示している。
【０１６７】
基本的な構成は、先の実施の形態１１における図２０の構成と同じである。しかしながら、図２３に示すように、本実施の形態１４における増幅器は、先の実施の形態１１における図２０中の回路基板を多層基板４１で構成し、ショートスタブＴ６１を多層基板４１の内部層である第１面の誘電体基板中に構成し、第１面に配されたショートスタブＴ６１と第３面に配置された基本波整合回路３０および２倍波反射用スタブ２６とをスルーホール８４で電気的に接続した点が異なっている。
【０１６８】
また、基本波整合回路３０を構成する伝送線路の線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１１の出力アドミタンスと２倍波反射用スタブ２６の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【０１６９】
また、図２３における第３面のレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された多層基板４１、接地された金属ブロック５０をも示している。
【０１７０】
図２４は、本発明の実施の形態１４における３層基板を用いた増幅器の内層部である第１面と第２面の配線パターンのレイアウトの一例、および図２３中に点線丸印で示したＡ部の拡大図を示した図である。Ａ部の拡大図において、上層部の誘電体の一部は切り取られ、内層に構成されたショートスタブＴ６１の配線の一部が剥き出しとなっている。そして、剥き出した部位と、一端が接地されたチップコンデンサ６３とを金属ワイヤによって電気的に接続することでショートスタブＴ６１を構成している。
【０１７１】
また、図２４中に示した第０面は、金属ブロック５０と接続され接地面を形成し、第０面と第２面は、スルーホール８４ａを介して電気的に接続され、第２面は、ほぼ全てが導体パターンで占められ接地面を形成している。なお、第１面および第３面は、第２面とは電気的に接続されず、第２面には、第１面と第３面を接続するスルーホール８４の場所に導体パターンの逃げを設けてある。
【０１７２】
次に、図２３、図２４の回路構成を有する本実施の形態１４の増幅器の動作について説明する。本実施の形態１４においては、先の実施の形態１１の図２０に示したレイアウト図と異なり、トランジスタ１１の各セルから、ショートスタブＴ６１の電気的な経路長が等しくなるように、スルーホール８４が配置され、複数セルからなるトランジスタ１１の各セルから見たときのショートスタブＴ６１の入力インピーダンスの差が小さくなるように工夫して配置されている。
【０１７３】
これによって、トランジスタ１１の各セルからショートスタブＴ６１のインピーダンス特性を見たときの電気特性がそろうため、トランジスタ１１の各セルは、先の実施の形態１１と比較して、さらに均一に動作する。
【０１７４】
以上のように、実施の形態１４によれば、先の実施の形態１１で示した効果に加えて、トランジスタの各セルから、２倍波反射用スタブとショートスタブのインピーダンス特性を見たときの電気特性の差が小さくり、トランジスタの各セルは、均一に動作する。これにより、先の実施の形態１１よりも、増幅器の出力と効率をさらに向上させた増幅器を得ることができる。
【０１７５】
さらに、トランジスタの各セルが均一に動作することで、不均一に動作することによって生じる不安定性を抑えることができる。従って、図２０で示した先の実施の形態１１の増幅器に比べて、より高出力、高効率かつ、安定に動作する増幅器を実現できる。
【０１７６】
また、先の実施の形態９と同様の以下の効果を得ることもできる。まず、短絡点を形成するチップコンデンサを複数のセルからなるトランジスタの脇に配置することで、実装面積を小さくでき、増幅器のさらなる小型化を実現できる。また、チップコンデンサは、金属ブロックに直接実装されるので、回路損失が小さくなる効果がある。
【０１７７】
また、本実施の形態１４の構成における２倍波反射用スタブにおいて、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブＴ６１が基本波周波数ｆ０の２倍の２ｆ０の周波数において誘導性に見える場合、２倍波周波数における２倍波反射用スタブのリアクタンス成分と、ショートスタブのリアクタンス成分の合計の絶対値が小さくなる。
【０１７８】
そのため、トランジスタ端から見た出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するリアクタンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できるという効果が得られる。
【０１７９】
なお、上述の説明では、２倍波反射用スタブとショートスタブの組み合わせを計算例としてあげたが、ブランチスタブとショートスタブの組み合わせを用いた場合も同様の議論が成り立つ。同じゲート幅のトランジスタに対して、複数の組のブランチスタブとショートスタブの組み合わせを用いることで、より広帯域にわたって高効率を実現できる増幅器を得ることができる。
【０１８０】
実施の形態１５．
本実施の形態１５では、先の実施の形態８における図１４の増幅器を実現するための具体的な構成として、先の実施の形態９〜１４とは異なる構成について説明する。図２５は、本発明の実施の形態１５における増幅器を実現するレイアウト図の一例であり、４層からなる多層基板構造により増幅器を実現する上部層（第４面）のレイアウト図および断面図の一例を示している。
【０１８１】
基本的な構成は、先の実施の形態１１における図２０の構成と同じである。しかしながら、図２５に示すように、本実施の形態１５における増幅器増幅器は、先の実施の形態１１における図２０中の回路基板を多層基板４１で構成し、ショートスタブＴ６１を多層基板４１の内部層である第２面の誘電体基板中に構成し、第２面に配されたショートスタブＴ６１と、第４面に配置された基本波整合回路３０および２倍波反射用スタブ２６とをスルーホール８４で電気的に接続した点が異なっている。
【０１８２】
また、基本波整合回路３０を構成する伝送線路の線路長と特性インピーダンスは、基本波周波数ｆ０において、トランジスタ１１の出力アドミタンスと２倍波反射用スタブ２６の入力サセプタンスとショートスタブＴ６１の入力サセプタンスの和を、負荷回路のインピーダンス値にインピーダンス整合するように調整されている。
【０１８３】
また、図２５における第４面のレイアウト図は、それぞれの伝送線路をマイクロストリップ線路構造により実現したものであり、マイクロストリップ線路が構成された多層基板４１、接地された金属ブロック５０をも示している。
【０１８４】
図２６は、本発明の実施の形態１５における４層基板を用いた増幅器の内層部である第１面〜第３面の配線パターンのレイアウトの一例を示した図である。図２６の平面図としては、第０面は示されていないが、第０面は、金属ブロック５０と接続され接地面を形成している。さらに、第０面は、スルーホール８４ａを介して第３面と電気的に接続されている。
【０１８５】
また、図２６に示すように、第１面と第３面は、ほぼ全てが導体パターンで占められている。そして、第３面は、スルーホール８４ａを介して接地面と電気的に接続されるため、接地面を形成する。
【０１８６】
なお、第１面には、第０面と第３面を接続するスルーホール８４ａの場所に導体パターンの逃げを設けられており、電気的に接続されない構造となっている。そして、第１面は、第２面に形成されたショートスタブＴ６１と接続するためのスルーホール８４ｂが設けられていて、第１面の導体パターンと第０面の接地面との間で、平行平板コンデンサを形成する。このコンデンサが高周波的な接地面となり、ショートスタブＴ６１の高周波的な短絡点を形成する。
【０１８７】
さらに、図２５に示したように、第４面に形成された基本波整合回路３０および２倍波反射用スタブ２６は、スルーホール８４を介して、第２面に形成されたショートスタブＴ６１と接続されている。なお、第３面には、第２面と第４面を接続するスルーホール８４の場所に導体パターンの逃げを設けられており、電気的に接続されない構造となっている。
【０１８８】
次に、図２５、図２６の回路構成を有する本実施の形態１５の増幅器の動作について説明する。本実施の形態１５においては、先の実施の形態１１の図２０に示したレイアウト図と異なり、トランジスタ１１の各セルから、ショートスタブＴ６１の電気的な経路長が等しくなるように、スルーホール８４が配置され、複数セルからなるトランジスタ１１の各セルから見たときのショートスタブＴ６１の入力インピーダンスの差が小さくなるように工夫して配置されている。
【０１８９】
これによって、トランジスタ１１の各セルからショートスタブＴ６１のインピーダンス特性を見たときの電気特性がそろうため、トランジスタ１１の各セルは、先の実施の形態１１と比較して、さらに均一に動作する。
【０１９０】
以上のように、実施の形態１５によれば、先の実施の形態１１で示した効果に加えて、トランジスタの各セルから、２倍波反射用スタブとショートスタブのインピーダンス特性を見たときの電気特性の差が小さくり、トランジスタの各セルは、均一に動作する。これにより、先の実施の形態１１よりも、増幅器の出力と効率をさらに向上させた増幅器を得ることができる。
【０１９１】
さらに、トランジスタの各セルが均一に動作することで、不均一に動作することによって生じる不安定性を抑えることができる。従って、図２０で示した先の実施の形態１１の増幅器に比べて、より高出力、高効率かつ、安定に動作する増幅器を実現できる。
【０１９２】
さらに、第１面には、第２面に形成されたショートスタブと接続するためのスルーホールが設けられており、第１面の導体パターンと第０面の接地面との間で、平行平板コンデンサを形成する。この結果、先の実施の形態１４と異なり、チップコンデンサを使わないので部品点数が減り、低コストな増幅器を実現できる。
【０１９３】
また、先の実施の形態９と同様の以下の効果を得ることもできる。本実施の形態１５の構成における２倍波反射用スタブにおいて、基本波周波数ｆ０の２倍の周波数２ｆ０にて短絡を形成し、ショートスタブが基本波周波数ｆ０の２倍の２ｆ０の周波数において誘導性に見える場合、２倍波周波数における２倍波反射用スタブのリアクタンス成分と、ショートスタブのリアクタンス成分の合計の絶対値が小さくなる。
【０１９４】
そのため、トランジスタ端から見た出力整合回路入力インピーダンスを見たとき、２ｆ０の周波数の変化に対するリアクタンスの変化が小さくなり、さらに広帯域にわたって高効率な特性を示す増幅器を提供できるという効果が得られる。
【０１９５】
なお、上述の説明では、２倍波反射用スタブとショートスタブの組み合わせを計算例としてあげたが、ブランチスタブとショートスタブの組み合わせを用いた場合も同様の議論が成り立つ。同じゲート幅のトランジスタに対して、複数の組のブランチスタブとショートスタブの組み合わせを用いることで、より広帯域にわたって高効率を実現できる増幅器を得ることができる。
【図面の簡単な説明】
【０１９６】
【図１】本発明の実施の形態１における増幅器の回路図である。
【図２】本発明の実施の形態１における図１の増幅器を実現するレイアウト図の一例である。
【図３】本発明の実施の形態１におけるブランチスタブの例示図である。
【図４】本発明の実施の形態１における従来のオープンスタブによる並列回路の例示図である。
【図５】本発明の実施の形態１における規格化サセプタンスの周波数特性を示した図である。
【図６】本発明の実施の形態２における増幅器の回路図である。
【図７】本発明の実施の形態２における図６の増幅器を実現するレイアウト図の一例である。
【図８】本発明の実施の形態３における増幅器の回路図である。
【図９】本発明の実施の形態４における増幅器の回路図である。
【図１０】本発明の実施の形態５における増幅器の回路図である。
【図１１】本発明の実施の形態６における増幅器の回路図である。
【図１２】本発明の実施の形態７における多層基板構造により増幅器を実現する上部層のレイアウト図および断面図の一例である。
【図１３】本発明の実施の形態７における多層基板構造により増幅器を実現する内部層のレイアウト図の一例である。
【図１４】本発明の実施の形態８における増幅器の回路図である。
【図１５】本発明の実施の形態９における増幅器を実現するレイアウト図の一例である。
【図１６】本発明の実施の形態９における増幅器の２倍波の位相の周波数特性を示したものである。
【図１７】本発明の実施の形態１０における増幅器を実現するレイアウト図の一例である。
【図１８】本発明の実施の形態１０における増幅器の２倍波の位相の周波数特性を示したものである。
【図１９】本発明の増幅器における２倍波の位相変化に対する電力効率の変化特性である。
【図２０】本発明の実施の形態１１における増幅器を実現するレイアウト図の一例である。
【図２１】本発明の実施の形態１２における増幅器を実現するレイアウト図の一例である。
【図２２】本発明の実施の形態１３における増幅器を実現するレイアウト図の一例である。
【図２３】本発明の実施の形態１４における増幅器を実現するレイアウト図の一例である。
【図２４】本発明の実施の形態１４における３層基板を用いた増幅器の内層部である第１面と第２面の配線パターンのレイアウトの一例、および図２３中に点線丸印で示したＡ部の拡大図を示した図である。
【図２５】本発明の実施の形態１５における増幅器を実現するレイアウト図の一例である。
【図２６】本発明の実施の形態１５における４層基板を用いた増幅器の内層部である第１面〜第３面の配線パターンのレイアウトの一例を示した図である。
【図２７】特許文献１における従来の増幅器の回路図である。
【図２８】図２７の回路に対応した従来の増幅器のレイアウト図である。
【図２９】実際のトランジスタにおける２倍波の反射係数の位相変化に対する電力効率の変化特性である。
【図３０】従来の増幅器における２倍波の位相設定と、２倍波の反射係数の位相変化に対する電力効率の変化特性の一例である。
【符号の説明】
【０１９７】
１０、１０ａ、１１  トランジスタ（増幅用トランジスタ）、２０  分岐スタブ（ブランチスタブ、高調波反射用スタブ）、２０ａ  ２倍波反射用オープンスタブ（高調波反射用スタブ）、Ｔ２１  伝送線路（幹スタブ）、Ｔ２２、Ｔ２３  伝送線路（枝スタブ）、Ｔ２４、Ｔ２５  オープンスタブ、２６  ２倍波反射用スタブ、３０  基本波整合回路、Ｔ３１〜Ｔ３３  伝送線路、Ｔ３４、Ｔ３５  オープンスタブ、４０  誘電体基板（整合回路基板）、４１  多層基板、５０  金属ブロック、６０  スルーホール、Ｔ６１  ショートスタブ、６２  容量回路、６３、６３ａ、６３ｂ  チップコンデンサ、７０  バイアス回路、７１  容量回路、Ｔ７２  伝送線路、Ｔ８１〜Ｔ８３  オープンスタブ、８４、８４ａ、８４ｂ  スルーホール、Ｔ９１  伝送線路（入力線路）。
【図１】
2008113402.tif 000003
【図２】
2008113402.tif 000004
【図３】
2008113402.tif 000005
【図４】
2008113402.tif 000006
【図５】
2008113402.tif 000007
【図６】
2008113402.tif 000008
【図７】
2008113402.tif 000009
【図８】
2008113402.tif 000010
【図９】
2008113402.tif 000011
【図１０】
2008113402.tif 000012
【図１１】
2008113402.tif 000013
【図１２】
2008113402.tif 000014
【図１３】
2008113402.tif 000015
【図１４】
2008113402.tif 000016
【図１５】
2008113402.tif 000017
【図１６】
2008113402.tif 000018
【図１７】
2008113402.tif 000019
【図１８】
2008113402.tif 000020
【図１９】
2008113402.tif 000021
【図２０】
2008113402.tif 000022
【図２１】
2008113402.tif 000023
【図２２】
2008113402.tif 000024
【図２３】
2008113402.tif 000025
【図２４】
2008113402.tif 000026
【図２５】
2008113402.tif 000027
【図２６】
2008113402.tif 000028
【図２７】
2008113402.tif 000029
【図２８】
2008113402.tif 000030
【図２９】
2008113402.tif 000031
【図３０】
2008113402.tif 000032