(57)【要約】【課題】ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法を提供する。【解決手段】半導体素子２０形成前のＳＯＩ層２上に、第１開口部ｈ１を有する第１フォトレジスト膜Ｒ１を形成し、第１開口部ｈ１を介して、Ｐ，Ｂ，Ａｓ，Ｓｂ，Ｏ，Ｎ，Ｃ，Ｎｅ，Ｓｉ，Ａｒ，Ｋｒ，Ｘｅのうちの少なくとも一つの元素をＳＯＩ層２にイオン注入してゲッタリング領域Ｇを形成するゲッタリング領域形成工程と、ゲッタリング領域Ｇに隣接して、第１フォトレジスト膜Ｒ１除去後のＳＯＩ層２に、半導体素子２０を形成する半導体素子形成工程とを有してなる半導体装置の製造方法とする。【選択図】図１
2008108915.tif 000002
【特許請求の範囲】
【請求項１】
埋め込み酸化膜上のＳＯＩ層に半導体素子が形成されてなる半導体装置の製造方法であって、
前記半導体素子形成前の前記ＳＯＩ層上に、第１開口部を有する第１フォトレジスト膜を形成し、
前記第１開口部を介して、リン（Ｐ），ホウ素（Ｂ），砒素（Ａｓ），アンチモン（Ｓｂ），酸素（Ｏ），窒素（Ｎ），炭素（Ｃ），シリコン（Ｓｉ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）のうちの少なくとも一つの元素を前記ＳＯＩ層にイオン注入してゲッタリング領域を形成するゲッタリング領域形成工程と、
前記ゲッタリング領域に隣接して、前記第１フォトレジスト膜除去後の前記ＳＯＩ層に、前記半導体素子を形成する半導体素子形成工程とを有してなることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体素子形成工程において、
イオン注入により、前記ＳＯＩ層の表層部にウェルが形成され、前記ウェル内に前記半導体素子が形成され、
前記ゲッタリング領域形成工程において、
前記ゲッタリング領域のイオン注入ドーズ量が、前記ウェルのイオン注入ドーズ量以上に設定されてなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲッタリング領域形成工程において、
前記イオン注入後に、窒素雰囲気中での熱処理を実施することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体装置は、
前記半導体素子が前記埋め込み酸化膜に達する分離トレンチにより取り囲まれて絶縁分離されてなる半導体装置であって、
前記ゲッタリング領域形成工程において、
前記ゲッタリング領域を、前記分離トレンチの形成予定領域に形成し、
前記半導体素子形成工程後において、
前記ＳＯＩ層上に第２開口部を有する第２フォトレジスト膜を形成し、
前記第２開口部を介してエッチングし、前記ゲッタリング領域を除去すると共に、前記埋め込み酸化膜に達するトレンチを形成し、
前記第２フォトレジスト膜除去後の前記トレンチを埋め戻して前記分離トレンチを形成する分離トレンチ形成工程を有してなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記分離トレンチ形成工程において、
前記トレンチに側壁酸化膜を形成し、
前記側壁酸化膜が形成されたトレンチを、多結晶シリコンにより埋め戻すことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記分離トレンチ形成工程において、
前記トレンチを、絶縁材料により埋め戻すことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Silicon On Insulator）層に半導体素子が形成されてなる半導体装置の製造方法であって、製造プロセスに起因する重金属等の汚染を低減することのできる半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子の高速化や高集積化のために、埋め込み酸化膜を有するＳＯＩ構造の半導体基板（ＳＯＩウェハ）が用いられている。このＳＯＩ構造の半導体基板において、製造プロセスに起因する重金属等の汚染を低減する方法が、例えば、特開平４−１１６８１６号公報（特許文献１）、特開平５−５５２３０号公報（特許文献２）および特開平５−８２５２５号公報（特許文献３）に開示されている。
【０００３】
特許文献１に開示された方法では、２枚のウェハを貼り合せて製造するＳＯＩウェハにおいて、貼り合せ前に一方のウェハ表面に重金属のゲッタリング効果を有する積層欠陥を作り込んで、プロセスに起因する重金属等の汚染を低減する。しかしながら、数μｍ〜十数μｍ程度の薄いＳＯＩ層にゲッタリング効果を有する積層欠陥を作り込んだ場合、埋め込み酸化膜上に形成された積層欠陥が、ＳＯＩ層にある半導体素子に掛かってしまう危険がある。このように積層欠陥が半導体素子に掛かった場合には、リーク電流が増大し、当該半導体装置の製造歩留まりが低下する。
【０００４】
特許文献２に開示された方法では、埋め込み酸化膜と該酸化膜上のＳＯＩ層との界面に、炭素を核として酸素が析出するように構成し、これをゲッタリングサイトとしている。この点欠陥をゲッタリングサイトとする方法は、上記の薄いＳＯＩ層を持つＳＯＩウェハにも適用可能であるが、ゲッタリングサイトの量を多くすることが困難であり、ゲッタリング能力が低い。
【０００５】
特許文献３に開示された方法では、部分的に埋め込み酸化膜のない領域を形成し、支持基板もしくは裏面側にゲッタリング手段が付与された構造として、製造プロセスに起因する重金属等の汚染を低減する。しかしながら、この方法では十分なゲッタリング能力を確保できるものの、埋め込み酸化膜のない領域が存在するため、リーク電流や浮遊容量を低減できるＳＯＩウェハの利点が阻害されてしまう。
【特許文献１】特開平４−１１６８１６号公報
【特許文献２】特開平５−５５２３０号公報
【特許文献３】特開平５−８２５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、半導体素子の高速化や高集積化のために用いられるＳＯＩウェハについては、ＳＯＩ層に形成される半導体素子に悪影響があったり、ゲッタリング能力が不十分であったり、ＳＯＩウェハの利点が阻害されたりして、製造プロセスに起因する重金属等の汚染を低減する十分な方法が、まだ確立されていない。
【０００７】
そこで本発明は、埋め込み酸化膜上のＳＯＩ層に半導体素子が形成されてなる半導体装置の製造方法であって、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、埋め込み酸化膜上のＳＯＩ層に半導体素子が形成されてなる半導体装置の製造方法であって、前記半導体素子形成前の前記ＳＯＩ層上に、第１開口部を有する第１フォトレジスト膜を形成し、前記第１開口部を介して、リン（Ｐ），ホウ素（Ｂ），砒素（Ａｓ），アンチモン（Ｓｂ），酸素（Ｏ），窒素（Ｎ），炭素（Ｃ），シリコン（Ｓｉ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）のうちの少なくとも一つの元素を前記ＳＯＩ層にイオン注入してゲッタリング領域を形成するゲッタリング領域形成工程と、前記ゲッタリング領域に隣接して、前記第１フォトレジスト膜除去後の前記ＳＯＩ層に、前記半導体素子を形成する半導体素子形成工程とを有してなることを特徴としている。
【０００９】
上記半導体装置の製造方法によれば、半導体素子を形成する前のＳＯＩ層に、Ｐ，Ｂ，Ａｓ，Ｓｂ，Ｏ，Ｎ，Ｃ，Ｓｉ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅのうち少なくとも一つの元素がイオン注入され、ゲッタリング領域が形成される。このゲッタリング領域は、後に実施する半導体素子形成工程において、製造プロセスに起因する重金属等の汚染を低減する機能を果たす。
【００１０】
より詳細に説明すると、上記イオン注入される元素の中で、Ｐ，Ｂ，ＡｓおよびＳｂは、特定領域の導電性を制御するために半導体基板に導入される一般的な不純物元素であり、当該元素自体がゲッタリング機能を有している。また、上記イオン注入される元素の中で、Ｏ，Ｎ，Ｃ，Ｓｉ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅは、導電性を持たない、あるいは半導体基板の導電性に影響を与えない元素である。これら元素自体はゲッタリング機能を有していないが、これら元素のイオン注入領域では結晶欠陥が発生し、この結晶欠陥がゲッタリング機能を発揮する。上記いずれの場合であっても、これら元素のイオン注入により形成されるゲッタリング領域は、後に隣接して形成される半導体素子に悪影響を及ぼさない。また、当該ゲッタリング領域は、任意の位置に任意の大きさで形成することができるため、これによって製造プロセスに起因する重金属等の汚染を十分に低減することができる。
【００１１】
以上のようにして、上記半導体装置の製造方法は、埋め込み酸化膜上のＳＯＩ層に半導体素子が形成されてなる半導体装置の製造方法であって、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法となっている。
【００１２】
請求項２に記載のように、前記半導体素子形成工程において、イオン注入により、前記ＳＯＩ層の表層部にウェルが形成され、前記ウェル内に前記半導体素子が形成される場合には、前記ゲッタリング領域形成工程において、前記ゲッタリング領域のイオン注入ドーズ量が、前記ウェルのイオン注入ドーズ量以上に設定されてなるように構成する。これにより、上記元素のイオン注入により形成されるゲッタリング領域のゲッタリング機能を、十分に発揮させることができる。
【００１３】
請求項３に記載のように、上記半導体装置の製造方法においては、前記ゲッタリング領域形成工程において、前記イオン注入後に、窒素雰囲気中での熱処理を実施することが好ましい。これによれば、上記ゲッタリング領域に隣接して形成される半導体素子への悪影響を、より低減することができる。
【００１４】
請求項４に記載のように、上記半導体装置の製造方法は、前記半導体素子が前記埋め込み酸化膜に達する分離トレンチにより取り囲まれて絶縁分離されてなる半導体装置である場合には、前記ゲッタリング領域形成工程において、前記ゲッタリング領域を、前記分離トレンチの形成予定領域に形成し、前記半導体素子形成工程後において、前記ＳＯＩ層上に第２開口部を有する第２フォトレジスト膜を形成し、前記第２開口部を介してエッチングし、前記ゲッタリング領域を除去すると共に、前記埋め込み酸化膜に達するトレンチを形成し、前記第２フォトレジスト膜除去後の前記トレンチを埋め戻して前記分離トレンチを形成する分離トレンチ形成工程を有してなる構成とすることが好ましい。
【００１５】
これによれば、半導体素子形成工程においては、上記ゲッタリング領域が製造プロセスに起因する重金属等の汚染を低減する機能を果たすと共に、半導体素子形成工程後においては、不要となるゲッタリング領域を除去して当該位置に分離トレンチが形成される。従って、最終的製造される当該半導体装置ではゲッタリングのための専用領域がなくなっているため、当該半導体装置を小型で安価な半導体装置とすることができる。
【００１６】
以上のようにして、上記半導体装置の製造方法は、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、安価で高い信頼性を有する半導体装置の製造方法となっている。
【００１７】
上記半導体装置の製造方法においては、請求項５に記載のように、前記分離トレンチ形成工程において、前記トレンチに側壁酸化膜を形成し、前記側壁酸化膜が形成されたトレンチを、多結晶シリコンにより埋め戻すことにより、分離トレンチを形成することができる。
【００１８】
また、請求項６に記載のように、前記分離トレンチ形成工程において、前記トレンチを、絶縁材料により埋め戻すことにより、分離トレンチを形成してもよい。この場合には、多結晶シリコンにより埋め戻す場合に較べて、より確実な絶縁性を確保することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２０】
図１〜図３は、本発明による半導体装置の製造方法の一例で、図３の半導体装置１００の製造方法を示す工程別断面図である。尚、図３に示す半導体装置１００は、埋め込み酸化膜１上のＳＯＩ（Silicon On Insulator）層２に半導体素子２０が形成されてなる半導体装置であって、半導体素子２０は任意の半導体素子であってよい。また、図３の半導体装置１００では、半導体素子２０が基板面内で埋め込み酸化膜１に達する分離トレンチＢＴにより取り囲まれて、絶縁分離されている。
【００２１】
半導体装置１００を製造するにあたって、最初に図１（ａ）に示すように、埋め込み酸化膜１を挟んで、裏面側に支持基板３、主面側にＳＯＩ層２が形成されてなるＳＯＩ基板１０を準備する。尚、ＳＯＩ層２にある符号４の層は、次のイオン注入時の表面保護膜となる酸化膜である。
【００２２】
次に、半導体素子形成前のＳＯＩ層２上に、分離トレンチＢＴの形成予定領域に対応した第１開口部ｈ１を有する第１フォトレジスト膜Ｒ１を形成する。次に、第１開口部ｈ１を介して、リン（Ｐ），ホウ素（Ｂ），砒素（Ａｓ），アンチモン（Ｓｂ），酸素（Ｏ），窒素（Ｎ），炭素（Ｃ），シリコン（Ｓｉ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）のうち少なくとも一つの元素をＳＯＩ層２にイオン注入して、ゲッタリング領域Ｇを形成する。
【００２３】
より詳細に説明すると、上記イオン注入される元素の中で、Ｐ，Ｂ，ＡｓおよびＳｂは、特定領域の導電性を制御するために半導体基板に導入される一般的な不純物元素であり、当該元素自体がゲッタリング機能を有している。また、上記イオン注入される元素の中で、Ｏ，Ｎ，Ｃ，Ｓｉ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅは、導電性を持たない、あるいは半導体基板の導電性に影響を与えない元素である。これら元素自体はゲッタリング機能を有していないが、これら元素のイオン注入領域では結晶欠陥が発生し、この結晶欠陥がゲッタリング機能を発揮する。上記いずれの場合であっても、これら元素のイオン注入により形成されるゲッタリング領域Ｇは、後に隣接して形成される半導体素子２０に悪影響を及ぼさない。また、図１（ａ）のゲッタリング領域Ｇは分離トレンチＢＴの形成予定領域に形成しているが、上記イオン注入によるゲッタリング領域は、一般的には任意の位置に任意の大きさで形成することができる。
【００２４】
図１（ａ）に示すゲッタリング領域形成工程において、上記元素のイオン注入後には、窒素雰囲気中でのＳＯＩ基板１０の熱処理を実施することが好ましい。これによれば、熱処理を実施しない場合に較べて、次にゲッタリング領域Ｇに隣接して形成される半導体素子２０への悪影響を、より低減することができる。
【００２５】
次に、図１（ｂ）に示すように、ゲッタリング領域Ｇに隣接して、第１フォトレジスト膜Ｒ１除去後のＳＯＩ層２に、半導体素子２０を形成する。
【００２６】
尚、図１（ｂ）では、ウェル２０ａ，ゲート酸化膜２０ｂ，ゲート電極２０ｃを半導体素子２０の構成要素として例示しているが、前述したように半導体素子２０は任意の半導体素子であってよく、ウェル２０ａに限らず、半導体素子２０の製造においてはＳＯＩ層２に幾つかの拡散領域が形成される。また、図１（ｂ）における符号５はＬＯＣＯＳ（LocalOxidation of Silicon）であり、ウェル２０ａを形成した後、半導体素子２０の前記各拡散領域形成前に形成される。
【００２７】
図１（ｂ）の半導体素子形成工程では、ＳＯＩ層２における半導体素子２０の形成予定領域に隣接して、ゲッタリング領域Ｇがすでに形成されている。このため、このゲッタリング領域Ｇによって、図１（ｂ）の工程では半導体素子２０の製造プロセスに起因する重金属等の汚染を低減することができる。尚、前述したように、上記元素のイオン注入により形成されるゲッタリング領域Ｇは、半導体素子２０に悪影響を及ぼさず、任意の位置に任意の大きさで形成することができるため、これによって製造プロセスに起因する重金属等の汚染を十分に低減することができる。
【００２８】
尚、図１（ｂ）に示す半導体素子２０のように、半導体素子形成工程において、イオン注入により、ＳＯＩ層２の表層部にウェル２０ａが形成され、ウェル２０ａ内に半導体素子２０の各拡散領域が形成される場合には、図１（ａ）に示したゲッタリング領域形成工程において、ゲッタリング領域Ｇのイオン注入ドーズ量が、図１（ｂ）のウェル２０ａのイオン注入ドーズ量以上に設定されてなるように構成する。これにより、図１（ｂ）の半導体素子形成工程において、ウェル２０ａが形成される場合であっても、ゲッタリング領域Ｇのゲッタリング機能を十分に発揮させることができる。
【００２９】
次に、ゲッタリング領域Ｇを除去して、分離トレンチＢＴを形成する工程を説明する。
【００３０】
図１（ｂ）において半導体素子２０を形成した後、図２（ａ）に示すように、ＳＯＩ層２上に層間絶縁膜６を形成する。
【００３１】
次に、図２（ｂ）に示すように、層間絶縁膜６を介したＳＯＩ層２上に、分離トレンチＢＴの形成予定領域に対応した第２開口部ｈ２を有する第２フォトレジスト膜Ｒ２を形成する。第２開口部ｈ２を形成するためのフォトマスクは、図１（ａ）で使用する第１開口部ｈ１を形成するためのフォトマスクと同じであってよい。
【００３２】
次に、第２開口部ｈ２を介して、層間絶縁膜６とＬＯＣＯＳ５をエッチングする。
【００３３】
さらに、図２（ｃ）に示すように、引き続きＳＯＩ層２をエッチングして、ゲッタリング領域Ｇを除去すると共に、埋め込み酸化膜１に達するトレンチＴを形成する。
【００３４】
次に、図２（ｄ）に示すように、第２フォトレジスト膜Ｒ２除去後のトレンチＴを埋め戻して、分離トレンチＢＴを形成する。
【００３５】
尚、図２（ｄ）の工程では、トレンチＴに側壁酸化膜７を熱酸化により形成し、側壁酸化膜７が形成されたトレンチＴを、多結晶シリコン８により埋め戻すことで、分離トレンチＢＴを形成している。しかしながらこれに限らず、トレンチＴに側壁酸化膜７を形成することなく、絶縁材料によってトレンチＴを埋め戻して、分離トレンチを形成するようにしてもよい。この場合には、多結晶シリコン８により埋め戻す場合に較べて、より確実な絶縁性を確保することができる。
【００３６】
最後に、図３に示すように、配線３０、パッシベーション膜４０を形成して、半導体装置１００が完成する。
【００３７】
以上の図１〜図３に示した半導体装置１００の製造方法では、図１（ｂ）に示した半導体素子２０の形成工程においては、ゲッタリング領域Ｇが製造プロセスに起因する重金属等の汚染を低減する機能を果たすと共に、図１（ｂ）の半導体素子２０の形成工程後においては、不要となるゲッタリング領域Ｇを除去して、当該位置に分離トレンチＢＴが形成される。従って、最終的製造される図３の半導体装置１００ではゲッタリングのための専用領域であるゲッタリング領域Ｇがなくなっているため、半導体装置１００を小型で安価な半導体装置とすることができる。
【００３８】
このように、半導体素子２０を取り囲む分離トレンチＢＴを形成する場合には、ゲッタリング領域Ｇは、分離トレンチＢＴの形成予定領域に形成することが好ましい。しかしながら、分離トレンチＢＴを形成しない場合や基板面積に余裕がある場合には、分離トレンチＢＴの位置に係わらず半導体素子の形成予定領域に隣接してゲッタリング領域を形成し、半導体素子の形成後もＳＯＩ層内にゲッタリング領域を残しておいてもよい。
【００３９】
以上のようして、上記した本発明の半導体装置の製造方法は、埋め込み酸化膜上のＳＯＩ層に半導体素子が形成されてなる半導体装置の製造方法であって、ＳＯＩ層に形成される半導体素子に悪影響が無く、ＳＯＩウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法となっている。
【図面の簡単な説明】
【００４０】
【図１】本発明による半導体装置の製造方法の一例で、（ａ），（ｂ）は、半導体装置１００の製造方法を示す工程別断面図である。
【図２】本発明による半導体装置の製造方法の一例で、（ａ）〜（ｄ）は、半導体装置１００の製造方法を示す工程別断面図である。
【図３】本発明による半導体装置の製造方法の一例で、半導体装置１００の製造方法を示す工程別断面図である。
【符号の説明】
【００４１】
１００  半導体装置
１０  ＳＯＩ基板
１  埋め込み酸化膜
２  ＳＯＩ層
３  支持基板
Ｒ１  第１フォトレジスト膜
ｈ１  第１開口部
Ｇ  ゲッタリング領域
２０  半導体素子
２０ａ  ウェル
５  ＬＯＣＯＳ
６  層間絶縁膜
Ｒ２  第２フォトレジスト膜
ｈ２  第２開口部
Ｔ  トレンチ
７  側壁酸化膜
８  多結晶シリコン
ＢＴ  分離トレンチ
【図１】
2008108915.tif 000003
【図２】
2008108915.tif 000004
【図３】
2008108915.tif 000005