(57)【要約】【課題】  電圧駆動型半導体素子を含む半導体装置において、スイッチング時の電流の時間変化率を低減し、かつスイッチング損失を低減することが可能で、しかも誤動作や破壊の危険が著しく低い高信頼性の電圧駆動型半導体装置の駆動方法およびその装置を提供すること。【解決手段】  制御装置は駆動回路を切り換えるタイミングを決定するタイミング決定装置と、当該タイミング決定装置の出力に応じて第１の駆動回路と第２の駆動回路とを切り換える論理回路を有し、タイミング決定装置がＩＧＢＴのコレクタ電圧を検出してそれぞれの駆動回路を切り換えるタイミングを決定していることに特徴があり、この切り換えタイミングはＩＧＢＴのミラー期間終了後に行うよう制御することに特徴がある。【選択図】図１
2008193717.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のゲート電極に駆動電圧を印加して駆動する半導体装置の駆動装置において、前記駆動電圧を生成する第１および第２の駆動回路と、前記第１の駆動回路と前記ゲート電極とを接続する、第１のゲート抵抗と、前記第２の駆動回路と前記ゲート電極とを接続する前記第１のゲート抵抗の抵抗値よりも小さい第２の抵抗値を有する第２のゲート抵抗と、入力される制御信号に応じて最初に前記第１の駆動回路を動作させた後に、タイミングを決定し、該タイミングに応じて前記第２の駆動回路の動作を開始する制御回路とを有し、前記制御回路は第４の期間に前記第２の駆動回路を起動するための前記タイミングを決定するタイミング決定装置を有することを特徴とする半導体装置の駆動装置。
【請求項２】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置は、入力される制御信号入力後、前記第１および第２の期間からなる初期状態を含んで設定される期間だけ遅延させる遅延回路を有し、該遅延信号が出力された時点を前記タイミングとすることを特徴とする半導体装置の駆動装置。
【請求項３】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置は、前記半導体素子の第１の電極の電位を検出し、前記検出された前記第１の電極の電位が予め定めた基準となる電圧値以下および／または以上かどうかを判定する判定回路を有し、該判定の結果前記検出された前記半導体素子の第１の電位が前記予め定めた電圧値以下および／または以上となった時点を、前記タイミングとすることを特徴とする半導体装置の駆動装置。
【請求項４】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置は、前記半導体素子のゲート電圧を検出し、前記検出されたゲート電圧が予め定めた基準となる電圧値以上および／または以下かどうかを判定するゲート電圧判定回路を有し、該判定の結果前記検出されたゲート電圧が前記予め定めた電圧値以上および／または以下となった時点を前記タイミングとすることを特徴とする半導体装置の駆動装置。
【請求項５】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置は、前記半導体素子の主電流および主電流の電流量に応じて変化する電流のうち、いずれか一つを検出し前記検出された電流値が予め定めた基準となる電流値以上および／または以下かどうかを判定する電流判定回路を有し、該判定の結果前記検出された電流値が前記予め定めた電流値以上および／または以下となった時点を前記タイミングとすることを特徴とする半導体装置の駆動回路。
【請求項６】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置は、各種検出時点から予め定めた時間だけ計測するタイマー回路を有し、各種検出時点から予め定めた時間だけ経過して前記タイマー回路から出力が出された時点を前記タイミングとすることを特徴とする半導体装置の駆動回路。
【請求項７】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置は、各種検出時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ回路を有し、各種検出時点から予め定めた時間だけ経過して前記フィルタ回路から出力が出された時点を前記タイミングとすることを特徴とする半導体装置の駆動回路。
【請求項８】
請求項１に記載の半導体装置の駆動装置において、
前記タイミング決定装置が有する各種判定回路で基準となる値を可変とするための機能を有することを特徴とする半導体素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及びその駆動方法に関し、特に、電圧駆動型の半導体装置及びその駆動方法に関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下ＩＧＢＴと称す）や、ＭＯＳＧＴＯ（Metal Oxide Semiconductor Gate Turn-off Thyristor）等の電圧駆動型半導体素子は、電流駆動型半導体素子に比べて駆動電力が小さく、駆動回路を簡単にできるため、電源やインバータ等の分野に急速に広まっている。その駆動方法は、ゲート抵抗に着目すると、従来固定で制御されていたが、例えば特開平９−４６２０１号公報にて開示されているように、ターンオン損失低減とターンオン時の主電流の時間変化率ｄｉ／ｄｔを低減する目的で、ターンオン動作の種々のモードにおいて適当な値の抵抗に切り換えて制御する方法が提案されている。
【０００３】
図１２に従来の駆動回路の一例を示した。本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【０００４】
本従来例の駆動装置は、入力端子７に加えられるオン信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続するゲート抵抗４および５とゲート用電源ＶＧＥと、各駆動回路の動作を制御する制御装置６とを有する。制御装置６は、駆動回路を切り換えるタイミングを決定するタイミング決定装置８と、当該タイミング決定装置８の出力に応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。
【０００５】
本従来例でのタイミング決定装置８はＩＧＢＴ１のコレクタ電圧を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。本従来例でのタイミング決定装置８の構成は、ＩＧＢＴ１のコレクタに直列接続されるツェナーダイオード１３と抵抗１４と抵抗１５と、抵抗１４および抵抗１５の接続点にそれぞれのベースが接続されているｎｐｎトランジスタ１６およびｐｎｐトランジスタ１７とからなる。ツェナーダイオード１３には、ＩＧＢＴ１のコレクタ−ゲート間容量のためターンオン動作中のゲート電圧が一定になるミラー期間におけるコレクタとエミッタ間電圧Ｖｃｅ（ｒｅｓ）よりも高い降伏電圧のものが選択される。
【０００６】
図１３に図１２に示した従来例の各部における波形を示した。入力端子７より図１３(１)に示したゲートオン信号が入力されると、ＩＧＢＴ１のコレクタ電圧は降下して行くが、ターンオン初期にてコレクタ電圧がツェナーダイオード１３のツェナー電圧よりも高い時には、ツェナーダイオード１３が導通し電流が抵抗１４および抵抗１５に流れる。この時抵抗１５に生ずる電圧降下によりｎｐｎトランジスタ１６がオンし、タイミング決定装置８からはＨｉｇｈレベルが出力される。
【０００７】
この出力電圧がＨｉｇｈレベルであり、かつＨｉｇｈレベルの入力端子７にオン信号が入力されている期間では、ＮＡＮＤゲート１０によりｎｐｎトランジスタＱ３にオフ信号が伝わり駆動回路２が動作する。その結果ＩＧＢＴ１のゲートには、駆動回路２のＱ１から抵抗値Ｒａのゲート抵抗４を通して充電電流が供給される。
【０００８】
次にＩＧＢＴ１のゲート容量が充電されコレクタ電圧がツェナーダイオード１３のツェナー電圧以下に低下すると、ツェナーダイオード１３には電流が流れなくなる。するとｐｎｐトランジスタ１７がオン状態になりタイミング決定装置８からの出力はＬｏｗレベルとなる。
【０００９】
この出力がＬｏｗレベル、かつ入力端子７にＨｉｇｈレベルのオン信号が加わっている期間では、ＮＡＮＤゲート１０によりｎｐｎトランジスタＱ３がオンし駆動回路２が停止するとともに、ＮＡＮＤゲート１１によりｎｐｎトランジスタＱ６にオフ信号が出力され、駆動回路３が動作する。したがって図１３（４）に示したようにＩＧＢＴ１のゲートには、抵抗値Ｒａのゲート抵抗４よりも小さな抵抗値Ｒｂを有するゲート抵抗５を通して充電電流が供給される。
【００１０】
ここでツェナーダイオード１３のツェナー電圧がミラー期間におけるコレクタとエミッタ間電圧Ｖｃｅ（ｒｅｓ）よりも高い降伏電圧であるため、切り換えのタイミングｔ１はターンオン動作中ＩＧＢＴ１のゲート電圧がほぼ一定となるミラー期間、すなわち図１３（５）における期間ｔ３の間に設定されるのが特徴であり、ｔｄ＋ｔ２＜ｔ１＜ｔｄ＋ｔ２＋ｔ３と表すことができる。
【００１１】
【特許文献１】特開平９−４６２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ＩＧＢＴのミラー現象は素子ごとに異なり、素子ごとにミラー期間中のゲート電圧やミラー期間の長さは大きく変動する。従来例においてゲート抵抗を切り換えるタイミングはミラー期間であることが特徴であったが、そのタイミングでＩＧＢＴが安定したオン状態に至っていないことがありうる。
【００１３】
安定したオン状態に至る前にゲート抵抗が切り換わり小さな抵抗値になると、図１３（６）に示したようにＩＧＢＴの主電流の立ち上がりが急峻になる。ＩＧＢＴ回路の浮遊インダクタンスＬに流れる電流の時間変化によって生じる跳ね上がり電圧（Ｌ×ｄｉ／ｄｔ）も大きくなる。従来の駆動回路においては、この跳ね上がり電圧による素子や装置の破壊、あるいは当該跳ね上がり電圧により生ずるノイズに起因して誤動作が発生するという問題があった。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の電圧駆動型半導体装置の駆動方法は、ゲート電極に制御信号が加わった後に、ゲート電圧が時間とともに上昇および／または下降する第１の期間と、第１の期間の後にゲート電圧がほぼ一定となる第２の期間と、第１及び第２の期間経過後に前記ゲート電極に印加される駆動電圧は、第１及び第２の期間に印加される駆動電圧よりも低くすることを特徴とする。
【００１５】
また、これは、ゲート電極に印加する駆動電圧をゲート電極に制御信号が加わった初期状態が終了した後に変化させることに特徴がある。
【発明の効果】
【００１６】
本発明によれば、ＩＧＢＴ等の電圧駆動型半導体素子を含む半導体装置において、ターンオン時の電流の時間変化率を低減し、かつターンオン損失を低減することが可能で、しかも誤動作や破壊の危険が著しく低い高信頼性の電圧駆動型半導体装置の駆動方法およびその装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
上記目的を達成するために、本発明の実施例における電圧駆動型半導体装置の駆動方法はゲート電極に制御信号が加わった以降の初期状態が、ゲート電圧が時間とともに上昇および／または下降する第１の期間と当該第１の期間に引き続きゲート電圧がほぼ一定となる第２の期間とを少なくとも含んでいる、主電流を流すための高電位側の第１の電極と低電位側の第２の電極と、主電流を制御するためのゲート電極とを有する電力用半導体素子を備えた半導体装置の駆動方法において、初期状態をすべて含む第３の期間にてゲート電極に印加する駆動電圧を、該第３の期間に続く第４の期間にてゲートに印加する駆動電圧よりも低くするものであり、ゲート電極に印加する駆動電圧を初期状態が終了した後で変化させることにある。
【００１８】
本発明の実施例における電圧駆動型半導体装置の駆動方法は、ゲート電極に制御信号が加わった以降の初期状態が、ゲート電圧が時間とともに上昇および／または下降する第１の期間と当該第１の期間に引き続きゲート電圧がほぼ一定となる第２の期間とを少なくとも含んでいる、主電流を流すための高電位側の第１の電極と低電位側の第２の電極と、主電流を制御するためのゲート電極とを有する電力用半導体素子を備えた半導体装置の駆動方法において、第３の期間には駆動電圧として予め定めた電圧を第１の抵抗値を有する第１のゲート抵抗を通してゲート電極に印加し、第４の期間には予め定めた駆動電圧を第１の抵抗値よりも小さな抵抗値の第２の抵抗値を有する第２の抵抗を通してゲート電極に印加するものであり、駆動電圧として生成した予め定めた電圧を第１の抵抗値を有する第１のゲート抵抗を通してゲート電極に印加する第３の期間から、予め定めた駆動電圧を第１の抵抗値よりも小さな抵抗値の第２の抵抗値を有する第２の抵抗を通してゲート電極に印加する第４の期間に、初期状態が終了した後で変化させる。
【００１９】
本発明の実施例における電圧駆動型半導体装置の駆動方法は、ゲート電極に制御信号が加わった後に主電流が時間とともに上昇および／または下降する第５の期間と、該第５の期間の後主電流が下降および／または上昇して安定した状態に至るまでの第６の期間とを少なくとも含んでいる電力用半導体装置の駆動方法において、第６の期間をすべて含む第７の期間にてゲート電極に印加する駆動電圧を、第７の期間に続く第８の期間にてゲートに印加する駆動電圧よりも低くするものであり、ゲート電極に印加する駆動電圧を初期状態が終了した後で変化させる。
【００２０】
本発明の実施例における電圧駆動型半導体装置の駆動方法は、ゲート電極に制御信号が加わった後に主電流が時間とともに上昇および／または下降する第５の期間と、該第５の期間の後主電流が下降および／または上昇して安定した状態に至るまでの第６の期間とを少なくとも含んでいる電力用半導体装置の駆動方法において、第７の期間には駆動電圧として予め定めた電圧を第１の抵抗値を有する第１のゲート抵抗を通してゲート電極に印加し、第８の期間には予め定めた駆動電圧を第１の抵抗値よりも小さな抵抗値の第２の抵抗値を有する第２の抵抗を通してゲート電極に印加するものであり、駆動電圧として予め定めた電圧を第１の抵抗値を有する第１のゲート抵抗を通してゲート電極に印加する第７の期間から、予め定めた駆動電圧を第１の抵抗値よりも小さな抵抗値の第２の抵抗値を有する第２の抵抗を通してゲート電極に印加する第８の期間に、第５の期間が終了した後で変化させる。
【００２１】
本発明の実施例における電圧駆動型半導体装置の駆動方法は、半導体装置のゲート電極に駆動電圧を印加して駆動する半導体装置の駆動装置において、駆動電圧を生成する第１および第２の駆動回路と、第１の駆動回路とゲート電極とを接続する第１のゲート抵抗と、第２の駆動回路とゲート電極とを接続する第１のゲート抵抗の抵抗値よりも小さい第２の抵抗値を有する第２のゲート抵抗と、入力される制御信号に応じて最初に第１の駆動回路を動作させるとともに、動作させる駆動回路を切り換えるタイミングを決定し、該タイミングに応じて第１の駆動回路の動作を停止し、第２の駆動回路の動作を開始する制御回路とを有し、制御回路は第３の期間から第４の期間に切り換えるためのタイミングを決定するタイミング決定装置を有する。
【００２２】
本発明の実施例における電圧駆動型半導体装置の駆動方法は、半導体装置のゲート電極に駆動電圧を印加して駆動する半導体装置の駆動装置において、駆動電圧を生成する第１および第２の駆動回路と、第１の駆動回路とゲート電極とを接続する、第１のゲート抵抗と、第２の駆動回路とゲート電極とを接続する第１のゲート抵抗の抵抗値よりも小さい第２の抵抗値を有する第２のゲート抵抗と、入力されるオン信号に応じて最初に第１の駆動回路を動作させた後に、タイミングを決定し、該タイミングに応じて第２の駆動回路の動作を開始する制御回路とを有し、制御回路は第４の期間に第２の駆動回路を起動するためのタイミングを決定するタイミング決定装置を有する。
【００２３】
タイミング決定装置は、入力されるオン信号入力後、第１および第２の期間からなる初期状態を含んで設定される期間だけ遅延させる遅延回路を有し、該遅延信号が出力された時点をタイミングとする。
【００２４】
あるいはタイミング決定装置は、半導体素子の第１の電極の電位を検出し、検出された第１の電極の電位が予め定めた基準となる電圧値以下および／または以上かどうかを判定する判定回路を有し、該判定の結果検出された半導体素子の第１の電位が予め定めた電圧値以下および／または以上となった時点をタイミングとする。
【００２５】
あるいはタイミング決定装置は、半導体素子のゲート電圧を検出し、検出されたゲート電圧が予め定めた基準となる電圧値以上および／または以下かどうかを判定するゲート電圧判定回路を有し、該判定の結果検出されたゲート電圧が予め定めた電圧値以上および／または以下となった時点をタイミングとする。
【００２６】
あるいはタイミング決定装置は、半導体素子の主電流および主電流の電流量に応じて変化する電流のうち、いずれか一つを検出し検出された電流値が予め定めた基準となる電流値以上および／または以下かどうかを判定する電流判定回路を有し、該判定の結果検出された電流値が予め定めた電流値以上および／または以下となった時点をタイミングとする。
【００２７】
あるいはタイミング決定装置は、各種検出時点から予め定めた時間だけ計測するタイマー回路を有し、各種検出時点から予め定めた時間だけ経過してタイマー回路から出力が出された時点をタイミングとする。
【００２８】
あるいはタイミング決定装置は、各種検出時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ回路を有し、各種検出時点から予め定めた時間だけ経過してフィルタ回路から出力が出された時点をタイミングとする。
【００２９】
あるいはタイミング決定装置が有する各種判定回路で基準となる値を可変とするための機能を有する。
【００３０】
上述の実施例に関する駆動装置および方法によれば、ミラー期間が完全に終了した後にモードの切り換えのタイミングを設定するため、主素子が安定したオン状態に至る前にモードが切り換わることがなく、従来装置に孕んでいた急激な電流変化に起因して発生する跳ね上がり電圧による素子破壊，装置破壊の危険や誤動作の問題のない高い信頼性の駆動回路が得られる。
【００３１】
以下に本発明の実施例を図面を用いて詳細に説明する。
【００３２】
図１に本発明の第１の実施例を示した。本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【００３３】
本実施例の駆動装置は、入力端子７に加えられるオン信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源＋Ｖと、各駆動回路の動作を制御する制御装置６とを有する。制御装置６は駆動回路を切り換えるタイミングを決定するタイミング決定装置８と、当該タイミング決定装置８の出力に応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。また本実施例では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【００３４】
本実施例でのタイミング決定装置８はＩＧＢＴ１のコレクタ電圧を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００３５】
本実施例でのタイミング決定装置８の構成は、ＩＧＢＴ１のコレクタに直列接続されるツェナーダイオード１３と抵抗１４と抵抗１５と、抵抗１４および抵抗１５の接続点にそれぞれのベースが接続されているｎｐｎトランジスタ１６およびｐｎｐトランジスタ１７、およびタイマー回路とからなる。ツェナーダイオード１３には、ツェナー電圧がＩＧＢＴ１のコレクタ−ゲート間容量のためターンオン動作中のゲート電圧が一定になるミラー期間が終了する時におけるコレクタとエミッタ間電圧Ｖｃｅ（ｒｅｓ）よりも低い降伏電圧のものが選択される。これによってミラー期間終了後に駆動回路が切り換えられることになる。
【００３６】
図２に図１に示した本実施例の各部における波形を示した。入力端子７より図２（１）に示したゲートオン信号Ｖｉｎが入力されると、ＩＧＢＴ１のコレクタ電圧は降下して行くが、ターンオン初期にてコレクタ電圧がツェナーダイオード１３のツェナー電圧よりも高い時には、ツェナーダイオード１３が導通し電流が抵抗１４および抵抗１５に流れる。この時抵抗１５に生ずる電圧降下によりｎｐｎトランジスタ１６がオンし、タイミング決定装置８からはＨｉｇｈレベルが出力される。
【００３７】
この出力電圧がＨｉｇｈレベルであり、かつ入力端子７にＨｉｇｈレベルのオン信号Ｖｉｎが入力されている期間では、ＮＡＮＤゲート１０によりｐＭＯＳトランジスタＳａにオン信号が伝わり駆動回路２が動作する。その結果ＩＧＢＴ１のゲートには、駆動回路２から抵抗値Ｒａのゲート抵抗４を通して電流が供給される。
【００３８】
次にＩＧＢＴ１のゲート容量が充電されコレクタ電圧がツェナーダイオード１３のツェナー電圧以下に低下すると、ツェナーダイオード１３には電流が流れなくなる。するとｐｎｐトランジスタ１７がオン状態になりタイミング決定装置８からの出力はＬｏｗレベルとなる。
【００３９】
この出力がＬｏｗレベルかつ入力端子７にＨｉｇｈレベルのオン信号Ｖｉｎが加わっている期間では、ＮＡＮＤゲート１０によりｐＭＯＳトランジスタＳａにオフ信号が入力され駆動回路２が停止するとともに、ＮＡＮＤゲート１１によりｐＭＯＳトランジスタＳｂにオン信号が出力され、駆動回路３が動作する。したがって図２（４）に示したようにＩＧＢＴ１のゲートには、抵抗値Ｒａのゲート抵抗４よりも小さな抵抗値Ｒｂを有するゲート抵抗５を通して電流が供給される。
【００４０】
ここでツェナーダイオード１３のツェナー電圧がミラー期間終了時におけるコレクタとエミッタ間電圧Ｖｃｅ（ｒｅｓ）よりも低い特性であるため、切り換えのタイミングはターンオン動作中ＩＧＢＴ１のゲート電圧がほぼ一定となるミラー期間、すなわち図２（５）における期間ｔ３が終了した後に設定されるのが特徴である。
【００４１】
この切り換えのタイミングは図２（５）に示した図１の本実施例の各部における波形のとおり、従来例で図１３（５）に示したミラー期間ｔ３中に設定していたのと異なり、ミラー期間ｔ３が完全に終了してＩＧＢＴが安定したオン状態に至った後に設定される。
【００４２】
ミラー期間が終了する時にはＩＧＢＴ１は安定したオン状態に至っているため、従来のようにターンオン動作中に駆動回路が切り換わって主電流が急激に変化することに起因して起こる破壊や誤動作の危険を著しく低減でき、高い信頼性の駆動装置を提供することができる。
【００４３】
さらにタイマー回路９が付加されていることによって、図２に示したようにタイミングを検出してから予め定められたある時間ｔ４を経過した後に駆動回路を切り換えるようになり、切り換えのタイミングが確実にミラー期間ｔ３終了後になるさらに信頼性の高い構成となっている。このタイマー回路９は既存の技術によって構成されればよく、時間ｔ４だけ出力を遅延させる遅延回路などであっても構わない。
【００４４】
またこのタイマー回路９は、タイミングを検出した後予め定められたある時間ｔ４だけ連続して検出信号を出力し続けていることを検知してから後段の動作に移行するようにすると、さらに信頼性の高い構成となる。この構成ではノイズなどによって瞬間的に検出信号が出力される状態になった場合には後段の動作に移行しないためフィルタ機能を有することになり、誤動作や破壊の危険性を著しく低減することができる。
【００４５】
また本実施例では各駆動回路２，３はｐＭＯＳトランジスタで構成されているが、同様のスイッチ機能を有している部品であれば他の構成であってもまったく構わない。さらに本実施例では主素子にＩＧＢＴを用いた例となっているが、他の電圧制御型半導体素子であってもまったく同様に本発明を適用することによる効果が得られる。
【００４６】
図３には駆動回路を切り換えた後、最初に動作していた駆動回路２を停止しない制御方法を示した。本制御方法によるとＩＧＢＴ１の有効なゲート抵抗値は図３（４）に示したとおり、Ｒａ単独からＲａとＲｂの並列接続抵抗に切り換えられることになり、同様の効果が得られる。この場合、Ｓａを停止するための回路構成が不要となるため、図１の制御装置は例えば図４に示した構成にすることができる。すなわち部品点数を低減することができ、ＩＣの場合にはチップ面積を縮小することができる。
【００４７】
次に本発明の第２の実施例を図５を参照して詳細に説明する。本実施例は駆動回路２および３の動作タイミングを制御するためにＩＧＢＴ１のゲート電圧を検出し、そのゲート電圧に基づいて制御を実行するものである。
【００４８】
本実施例の駆動装置は図５に示したように、上記第１の実施例と同じ構成の駆動回路２および３と、駆動回路２および３とＩＧＢＴ１のゲートとを接続するゲート抵抗４および５と、駆動回路２および３の動作タイミングを制御する制御装置６とを有する。ここでゲート抵抗４の抵抗値Ｒａは、上記第１の実施例と同様にゲート抵抗５の抵抗値Ｒｂよりも大きいものとする。また制御装置６は、駆動回路を切り換えるタイミングを決定するタイミング決定装置８と、当該タイミング決定装置８の出力に応じて駆動回路２と駆動回路３とを切り換える論理回路とを有する。本実施例ではこの論理回路の一例として、タイミング決定装置８の出力信号をインバータ２２を介した信号と入力信号Ｖｉｎとを入力とし出力を駆動回路２に送るＮＡＮＤゲート２０と、タイミング決定装置８の出力信号と入力信号Ｖｉｎとを入力として出力を駆動回路３に送るＮＡＮＤゲート２１とを有する構成とした。
【００４９】
本実施例でのタイミング決定装置８はＩＧＢＴ１のゲート電圧を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。本実施例でのタイミング決定装置８の構成は、ＩＧＢＴ１のゲート電圧と予め定められた基準電圧Ｖｒｅｆ２４とを比較するコンパレータ２３とタイマー回路９とから構成される。
【００５０】
次に本実施例の動作を説明する。入力端子７にオン信号Ｖｉｎが入力され、かつＩＧＢＴ１のゲート電圧が基準電圧Ｖｒｅｆより低い間はコンパレータ２３の出力はＬｏｗレベルである。このためＮＡＮＤゲート２０から駆動回路２のｐＭＯＳトランジスタＳａのゲートにオン信号が出力され駆動回路２が動作し、結果ゲート抵抗４を通してＩＧＢＴ１にゲート電流が供給される。その後ＩＧＢＴ１のゲート電圧が上昇し予め定められたコンパレータ２３の基準電圧Ｖｒｅｆを超えると、コンパレータ２３の出力はＨｉｇｈレベルになりＮＡＮＤゲート２０の出力がＨｉｇｈレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート２１の出力がＬｏｗレベルになって駆動回路３が動作し、ＩＧＢＴ１の有効ゲート抵抗は大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。
【００５１】
ここでコンパレータ２３の基準電圧Ｖｒｅｆは、ミラー期間におけるゲート電圧より高く設定される。これによって駆動回路切り換えのタイミングはミラー期間終了後に設定され、図２に示した本発明の第１の実施例と同じ動作をすることになる。
【００５２】
従って第１の実施例と同様に、ミラー期間が終了する時にはＩＧＢＴは安定したオン状態に至っているため、従来のようにターンオン動作中に駆動回路が切り換わって主電流が急激に変化することに起因して起こる破壊や誤動作の危険を著しく低減でき、高い信頼性の駆動装置を提供できる。
【００５３】
さらにタイマー回路９が付加されていることによって、図２に示したようにタイミングを検出してから予め定められたある時間ｔ４を経過した後に駆動回路を切り換えるようになり、切り換えのタイミングが確実にミラー期間ｔ３終了後になる信頼性の高い構成となっている。このタイマー回路９は既存の遅延回路や、誤動作や破壊の危険性を著しく低減することができるフィルタ回路で構成してよいことは、本発明第１の実施例と同様である。
【００５４】
また本実施例では駆動回路はｐＭＯＳトランジスタで構成されているが、同様のスイッチ機能を有している部品であれば他の構成であってもまったく構わない。さらに本実施例では主素子にＩＧＢＴを用いた例となっているが、他の電圧制御型半導体素子であってもまったく同様に本発明を適用することによる効果が得られることも本発明第１の実施例と同様である。
【００５５】
さらに図３に示したように、駆動回路を切り換えた後で最初に動作していた駆動回路２を停止しない制御方法であっても、本発明第１の実施例と同様にＩＧＢＴ１の有効なゲート抵抗値はＲａ単独からＲａとＲｂの並列接続抵抗に切り換えられることになり、同様の効果が得られる。この場合、Ｓａを停止するための回路構成が不要となるため、部品点数を低減することができる。
【００５６】
コンパレータ２３の基準電圧Ｖｒｅｆについては、ターンオン時にＩＧＢＴのゲート電圧が一定となるミラー現象が素子によって異なるものであり、周辺回路構成，動作条件などによって駆動回路切り換えタイミングを本発明の駆動装置の外部から調整しなければならない場合がある。その場合には、装置外部からコンパレータの基準電圧Ｖｒｅｆを調整する機能を付加すればよい。
【００５７】
次に本発明の第３の実施例を図６を参照して詳細に説明する。本実施例は駆動回路２および３の動作タイミングを制御するためにＩＧＢＴ１のエミッタ電流を検出し、そのエミッタ電流に基づいて制御を実行するものである。本実施例では、マルチエミッタ構造であってその内の一部のエミッタから全エミッタ電流の一部を検出する、いわゆる電流センス機能を有するＩＧＢＴを用いる構成とした。
【００５８】
本実施例の駆動装置は図６に示したように、上記第１および第２の実施例と同じ構成の駆動回路２および３と、駆動回路２および３とＩＧＢＴ１のゲートとを接続するゲート抵抗４および５と、駆動回路２および３の動作タイミングを制御する制御装置６とを有する。ここでゲート抵抗４の抵抗値Ｒａは、上記第１および第２の実施例と同様にゲート抵抗５の抵抗値Ｒｂよりも大きいものとする。また制御装置６は、駆動回路を切り換えるタイミングを決定するタイミング決定装置８と、当該タイミング決定装置８の出力に応じて駆動回路２と駆動回路３とを切り換える論理回路とを有する。本実施例ではこの論理回路の一例として、タイミング決定装置８の出力信号をインバータ２２を介した信号と入力信号Ｖｉｎとを入力とし出力を駆動回路２に送るＮＡＮＤゲート２０と、タイミング決定装置８の出力信号と入力信号Ｖｉｎとを入力として出力を駆動回路３に送るＮＡＮＤゲート２１とを有する構成とした。
【００５９】
本実施例でのタイミング決定装置８はＩＧＢＴ１のエミッタ電流を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。本実施例でのタイミング決定装置８の構成は、抵抗２５と、ＩＧＢＴ１のエミッタ電流量に応じて変化する抵抗２５の電圧と予め定められた基準電圧Ｖｒｅｆ２４とを比較するコンパレータ２３とＪＫフリップフロップ２６とタイマー回路９とから構成される。基準電圧Ｖｒｅｆはターンオン後の主電流値よりも若干高く設定される。
【００６０】
次に本実施例の動作を図７を用いて詳細に説明する。入力端子７に図７（１）に示したＨｉｇｈレベルのオン信号Ｖｉｎが入力されてから、図７（３）に示したようにエミッタ電流が増加し、抵抗２５に生ずる電圧も上昇してピークに至るまでの期間ｔ５の間に駆動回路が切り換わってしまうと、従来例のようにエミッタ電流が急峻に変化して、それに伴って発生するノイズにより誤動作や破壊に至る危険が生ずる。この危険を回避するには期間ｔ５に続く期間ｔ６において駆動回路を切り換えるタイミングを設定すればよい。
【００６１】
入力端子７にＨｉｇｈレベルのオン信号Ｖｉｎが入力され、かつＩＧＢＴ１のエミッタ電流値に応じて変化する抵抗２５に生ずる電圧がターンオン後の主電流値よりも若干高く設定される基準電圧Ｖｒｅｆより低い間はコンパレータ２３の出力はＬｏｗレベルである。この時ＪＫフリップフロップ２６の出力もＬｏｗレベルであるためＮＡＮＤゲート２０から駆動回路２のｐＭＯＳトランジスタＳａのゲートにオン信号が出力され駆動回路２が動作し、結果ゲート抵抗４を通してＩＧＢＴ１にゲート電流が供給される。
【００６２】
その後ＩＧＢＴ１のエミッタ電流が増大し抵抗２５に発生する電圧が上昇し、ターンオン後の主電流値より若干高く設定されるコンパレータ２３の基準電圧Ｖｒｅｆを超えると、コンパレータ２３の出力はＨｉｇｈレベルになるため、コンパレータ２３の出力は図７（４）に示した波形となる。次段のＪＫフリップフロップ２６は、コンパレータ２３の出力がＬｏｗレベルに戻る時にＨｉｇｈレベルを出力するので、それに応じて期間ｔ７終了のタイミングでＮＡＮＤゲート２０の出力がＨｉｇｈレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート２１の出力がＬｏｗレベルになって駆動回路３が動作し、ＩＧＢＴ１の有効ゲート抵抗は大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。
【００６３】
本実施例では、本発明第１および第２の実施例で説明したミラー期間が終了する時を検出して駆動回路を切り換えるのと異なり、エミッタ電流が直接検出される。エミッタ電流がピークを過ぎて安定したオン状態に至っていることを直接検出するため、従来のようにターンオン動作中に駆動回路が切り換わって主電流が急激に変化することに起因して起こる破壊や誤動作の危険を著しく低減でき、高い信頼性の駆動装置を提供することができる。また本発明第１および第２の実施例に比べて早いタイミングで駆動回路を切り換えることが可能となり、さらに低損失なソフトスイッチング動作を有する駆動装置を提供することができる。
【００６４】
また本実施例では駆動回路はｐＭＯＳトランジスタで構成されていたが、同様のスイッチ機能を有している部品であれば他の構成であってもまったく構わない。さらに本実施例では主素子にＩＧＢＴを用いた例となっているが、他の電圧制御型半導体素子であってもまったく同様に本発明を適用することによる効果が得られることも本発明第１の実施例と同様である。
【００６５】
さらに図３に示した、駆動回路を切り換えた後で最初に動作していた駆動回路２を停止しない制御方法であっても、本発明第１の実施例と同様にＩＧＢＴ１の有効なゲート抵抗値はＲａ単独からＲａとＲｂの並列接続抵抗に切り換えられることになり、同様の効果が得られる。この場合、Ｓａを停止するための回路構成が不要となるため、部品点数を低減することができる。
【００６６】
なお本実施例では電流センス機能を有するＩＧＢＴを用いて構成する例を説明したが、当然のことながらその他の方法でエミッタ電流を検出しても構わない。またエミッタ電流に限らず、初期状態の時間変化特性に対応して電流量が変化する電流であれば、その電流を利用する構成としてもよい。
【００６７】
次に本発明の第４の実施例を図８を用いて詳細に説明する。本実施例は、本発明第２の実施例と同様、ＩＧＢＴ１のゲート電圧を検出して駆動回路の切り換えタイミングが決定され制御を実行するものであり、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートを接続する抵抗４と、本発明第２の実施例の制御装置と同じ構成の制御装置とから構成される。駆動装置２はｐＭＯＳトランジスタＳａとゲート用電源Ｖａとから構成され、駆動装置３はｐＭＯＳトランジスタＳｂとゲート用電源Ｖｂとから構成され、ＶａはＶｂよりも低い電圧に設定される。従って入力信号Ｖｉｎが印加されてからタイミング決定装置８にて決定されるタイミングまでの期間では、駆動回路２が起動されゲート用電源Ｖａが有効となりＩＧＢＴ１のゲート電圧はゆっくりと上昇する。その後制御装置６によって駆動回路３が起動されると高い電圧のゲート用電源Ｖｂが有効となる。駆動装置切り換えのタイミングは、本発明第２の実施例と同じ制御装置６にて決定されるため、ＩＧＢＴ１の動作は図２（５），（６）に示した特性と同様になり、高信頼，低損失な駆動装置を実現することができる。
【００６８】
また図９に本発明第５の実施例を示した。本実施例は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴのゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源＋Ｖと、各駆動回路の動作を制御する制御装置６とを有する。制御装置６は駆動回路を切り換えるタイミングを決定するタイミング決定装置８と、当該タイミング決定装置８の出力に応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。また本実施例では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【００６９】
本実施例でのタイミング決定装置８は遅延回路１９により構成される。本実施例の動作を図２に示した各部の波形を用いて詳細に説明する。入力端子７にＨｉｇｈレベルのオン信号Ｖｉｎが入力されるとｐＭＯＳトランジスタＳａがオンし駆動回路２が起動して、抵抗値Ｒａの抵抗４が有効となる。その後遅延回路１９によりオン信号Ｖｉｎを予め定められた時間ｔ１だけ遅延された信号が形成され、オン信号入力後ｔ１後に駆動回路３に切り換わり、抵抗値Ｒｂの抵抗５が有効となる。ここで予め定められる時間ｔ１は図２に示したように、
ｔ１＞ｔｄ＋ｔ２＋ｔ３
となるように設定されるので、これまで述べた他の実施例と同様、高信頼，低損失な駆動装置を実現することができる。
【００７０】
以上いずれもターンオン動作に関して本発明の実施例を説明してきたが、次にターンオフ動作に関して本発明の第６の実施例を図１０を参照して詳細に説明する。本実施例は前記本発明第２の実施例と同様、駆動回路２および３の動作タイミングを制御するためにＩＧＢＴ１のゲート電圧を検出し、そのゲート電圧に基づいて制御を実行するものである。本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオン制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【００７１】
ターンオフ動作においても高速動作になるとＩＧＢＴはラッチアップ状態になりやすくなって破壊しやすくなる。またｄｉ／ｄｔが大きくなるため配線等の浮遊インダクタンスＬによって発生するはね上がり電圧Ｌ×ｄｉ／ｄｔが大きくなる。したがって例えばゲート抵抗を大きくすることによって、あまり高速に動作しないように制御することが必要であるが、ゲート抵抗を大きくするとターンオフ動作の後半以降オフ状態に至ってからも、ノイズ等によって誤点弧する危険性が高くなる。従ってターンオフ動作においても前半はゲート抵抗を大きくし、後半で小さいゲート抵抗に切り換える制御が非常に有効となる。
【００７２】
本実施例の駆動装置は、入力端子７に加えられるオフ信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖ′と、各駆動回路の動作を制御する制御装置６とを有する。制御装置６は駆動回路を切り換えるタイミングを決定するタイミング決定装置８と、当該タイミング決定装置８の出力に応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。ゲート抵抗５の抵抗値Ｒｄは、ゲート抵抗４の抵抗値Ｒｃよりも小さく設定される。また本実施例では駆動回路はｎＭＯＳトランジスタで構成されているが、その他のスイッチ機能を有する装置であってもまったく構わない。
【００７３】
本実施例ではこの論理回路の一例として、タイミング決定装置８の出力信号をインバータ２２を介した信号と入力信号Ｖｉｎのインバータ２５による反転信号とを入力とし出力を駆動回路２に送るＮＡＮＤゲート２０と、タイミング決定装置８の出力と入力信号Ｖｉｎの反転信号とを入力として出力を駆動回路３に送るＮＡＮＤゲート２１とを有する構成とした。
【００７４】
本実施例でのタイミング決定装置８はＩＧＢＴ１のゲート電圧を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。本実施例でのタイミング決定装置８の構成は、ＩＧＢＴ１のゲート電圧と予め定められた基準電圧Ｖｒｅｆ２４とを比較するコンパレータ２３とタイマー回路９とから構成される。
【００７５】
次に本実施例の動作を説明する。入力端子７にオフ信号Ｖｉｎが入力され、かつＩＧＢＴ１のゲート電圧が基準電圧Ｖｒｅｆより高い間はコンパレータ２３の出力はＬｏｗレベルである。このため駆動回路２のｎＭＯＳトランジスタＳｃがオンして駆動回路２が起動し、その結果ゲート抵抗４を通してＩＧＢＴ１のゲート容量が放電される。その後ＩＧＢＴ１のゲート電圧が下降し、ゲート電圧が予め定められたコンパレータ２３の基準電圧Ｖｒｅｆ以下になると、コンパレータ２３の出力はＨｉｇｈレベルになりＮＡＮＤゲート２０の出力がＬｏｗレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート２１の出力がＨｉｇｈレベルになって駆動回路３が起動し、ＩＧＢＴ１の有効ゲート抵抗は大きな抵抗値Ｒｃから小さな抵抗値Ｒｄに切り換えられる。
【００７６】
ここでゲート抵抗の切り換えタイミングとしては、ミラー期間が終了した後のタイミングであればよい。具体的には本実施例においてコンパレータ２３の基準電圧Ｖｒｅｆは、ミラー期間におけるゲート電圧より低く設定されればよい。これによって駆動回路切り換えのタイミングはミラー期間終了後に設定することができる。あるいはコンパレータ２３の基準電圧Ｖｒｅｆは、ＩＧＢＴ１のしきい値電圧以下に設定しても同様の効果を得ることができる。場合によってはタイマー回路９を介することによって確実にミラー期間終了後にオフされるよう工夫してもよい。このタイマー回路９は既存の遅延回路や、誤動作や破壊の危険性を著しく低減することができるフィルタ回路で構成してよい。
【００７７】
このようにミラー期間が終了し安定して以降オフ状態中までゲート抵抗を小さくすることによって、従来のようにターンオフ動作後半からオフ状態にノイズ等による誤点弧の危険を著しく低減でき、高い信頼性の駆動装置を提供することができる。
【００７８】
また本実施例では駆動回路はｎＭＯＳトランジスタで構成されていたが、同様のスイッチ機能を有している部品であれば他の構成であってもまったく構わない。さらに本実施例ではターンオフ動作の場合についてのみ記述したが、前述のターンオン動作に関し説明した実施例と組み合わせてターンオン・ターンオフの両方に対し同時に適用することによって、スイッチング動作全般にわたって低損失で高信頼の最適な制御を行える駆動回路を提供することができる。さらにまた本実施例では主素子にＩＧＢＴを用いた例となっているが、他の電圧制御型半導体素子であってもまったく同様に本発明を適用することによる効果が得られることも本発明第１の実施例と同様である。
【図面の簡単な説明】
【００７９】
【図１】本発明を適用した第１の実施例の回路図。
【図２】第１の実施例の制御方法を説明する波形図。
【図３】第１の実施例の別の制御方法を説明する波形図。
【図４】別の制御方法を実現する回路図。
【図５】本発明を適用した第２の実施例の回路図。
【図６】本発明を適用した第３の実施例の回路図。
【図７】第３の実施例の制御方法を説明する波形図。
【図８】本発明を適用した第４の実施例の回路図。
【図９】本発明を適用した第５の実施例の回路図。
【図１０】本発明を適用した第６の実施例の回路図。
【図１１】第６の実施例の制御方法を説明する波形図。
【図１２】従来の駆動回路の回路図。
【図１３】従来の制御方法を説明する波形図。
【符号の説明】
【００８０】
１…ＩＧＢＴ、２，３…駆動回路、４，５…ゲート抵抗、６…制御装置、７…入力端子、８…タイミング決定装置、９…タイマー回路、１０，１１，２０，２１…ＮＡＮＤゲート、１２，２２…インバータ、２３…コンパレータ。
【図１】
2008193717.tif 000003
【図２】
2008193717.tif 000004
【図３】
2008193717.tif 000005
【図４】
2008193717.tif 000006
【図５】
2008193717.tif 000007
【図６】
2008193717.tif 000008
【図７】
2008193717.tif 000009
【図８】
2008193717.tif 000010
【図９】
2008193717.tif 000011
【図１０】
2008193717.tif 000012
【図１１】
2008193717.tif 000013
【図１２】
2008193717.tif 000014
【図１３】
2008193717.tif 000015