(57)【要約】【課題】ＴＦＴで使用される半導体膜に含まれる、個々の結晶粒の結晶方位にバラツキがあると、トランジスタの特性バラツキが引き起こされる。トランジスタの特性にバラツキが生じると、大きな余裕を持って回路設計を行う必要が生じ回路特性を向上させることが困難となる。【解決手段】第１シリコン膜を、結晶方位が揃えられた第１多結晶シリコン膜３００に改質した後、平面視にて電気的に分離し、多結晶シリコン島３０２を形成する。次に、多結晶シリコン島３０２の一部を露出させる微細貫通孔１２６が開口されたバッファ絶縁膜を形成し、その上に非晶質シリコン膜１３を形成する。そして、レーザアニールにより多結晶シリコン島３０２と同じ面方位に揃えられたシリコン結晶膜１５５を形成することで特性が揃えられたＴＦＴを提供する。【選択図】図４
2008193022.tif 000002
【特許請求の範囲】
【請求項１】
第１面側に、その表面の少なくとも一部が電気絶縁性を備える基板に対して、前記第１面側に位置する、電気絶縁性を備える領域の少なくとも一部に第１シリコン膜を形成する工程と、
前記第１シリコン膜の少なくとも一部に、連続波レーザの走査による熱処理を行い、前記第１シリコン膜を、結晶方位が揃えられた第１多結晶シリコン膜に改質する工程と、
前記第１多結晶シリコン膜を電気的に分離し、複数の多結晶シリコン島に加工する工程と、
前記基板の前記第１面側に、前記基板を含む全部材の露出部の少なくとも一部に、バッファ絶縁膜を形成する工程と、
前記バッファ絶縁膜に、少なくとも一部の前記多結晶シリコン島のシリコン部を露出させる貫通孔を開口する工程と、
前記基板の前記第１面側に、前記貫通孔を覆う領域の少なくとも一部に、シリコンを含む第２シリコン膜を形成する工程と、
前記貫通孔を含む前記第２シリコン膜に対して、前記貫通孔を含む少なくとも一部の領域に結晶化熱処理を行い、前記第２シリコン膜が改質されたシリコン結晶膜を形成する工程と、
前記シリコン結晶膜中に位置するソース領域、ドレイン領域と、前記シリコン結晶膜中で、不規則粒界の量が抑えられている領域に位置するチャネル領域と、を含むトランジスタ領域を形成するパターニング工程と、
少なくとも前記チャネル領域の一部を覆うゲート絶縁膜を形成する工程と、
少なくとも前記ゲート絶縁膜の一部を覆うゲート電極を形成する工程と、
を当該順に実行する手順を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記貫通孔は、前記多結晶シリコン島の結晶粒の平均粒径未満の孔径を有することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記結晶化熱処理は、レーザ光を前記第２シリコン膜に照射し、前記第２シリコン膜を溶融し、前記貫通孔に位置する前記多結晶シリコン島の一部を残し溶融する条件で行われることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
基板上に第１多結晶シリコン膜を形成する工程と、
前記第１多結晶シリコン膜を複数の多結晶シリコン島に分離する工程と、
前記複数の多結晶シリコン島上にバッファ絶縁膜を形成する工程と、
前記バッファ絶縁膜に複数の貫通孔を形成する工程と、
前記バッファ絶縁膜上に、前記複数の貫通孔を介して前記複数の多結晶シリコン島に接触する第２シリコン膜を形成する工程と、
前記第２シリコン膜に熱処理を行い、第２多結晶シリコン膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記第１多結晶シリコン膜が第１シリコン膜にレーザ光を照射して形成されるものであり、前記第１多結晶シリコン膜が結晶方位の揃えらえたものである、ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４または５に記載の半導体装置の製造方法において、
前記第１多結晶シリコン膜を形成する工程が、前記第２シリコン膜の前記複数の多結晶シリコン島に接触する部分を溶融し、前記第２シリコン膜を溶融結晶化することを含む、ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項４ないし６のいずれか一項に記載の半導体装置の製造方法において、
前記第２多結晶シリコン膜の前記複数の貫通孔に接する部分が規則粒界のみを有する、ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項２ないし７のいずれか一項に記載の半導体装置の製造方法において、
前記第２多結晶シリコン膜を島状にパターニングする工程と、
前記パターニングされた前記第２多結晶シリコン膜の一部を用いたトランジスタを形成する工程と、を含み、
前記第２多結晶シリコン膜の前記一部が規則粒界のみを有する、ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれか一項に記載の半導体装置の製造方法で形成されることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置を複数備えることを特徴とする集積回路。
【請求項１１】
請求項９に記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、集積回路、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
液晶装置や有機ＥＬ（エレクトロルミネセンス）装置等においては、半導体装置としてのトランジスタを含んで構成される集積回路を用いて画素のスイッチング動作等を行っている。トランジスタの構造として、非晶質シリコン膜を用いてチャネル領域等を形成したものが知られている。また、多結晶シリコン膜を用いてチャネル領域等を形成したトランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合と比較して移動度等の電気的特性が向上し、トランジスタの性能を向上させることができる。
【０００３】
また、トランジスタの性能をさらに向上させるために、大きな結晶粒を含む半導体膜を形成し、トランジスタのチャネル領域内に位置する結晶粒界、特にトラップ準位を多く含む不規則粒界の侵入を抑制する技術が検討されている。例えば、特許文献１に示されるように基板上に微細孔を形成し、この微細孔中に位置するシリコンを結晶成長の始点として半導体膜の結晶化を行うことにより、微細孔を形成しない従来技術で得られるシリコン結晶粒と比べ、大粒径のシリコン結晶粒を形成する技術が提案されている。
【０００４】
この技術を用いて形成される、大結晶粒径を有するシリコン膜を用いてトランジスタを形成することにより、１つのトランジスタが形成される領域（特に、チャネル領域）に結晶粒界、特に不規則粒界の侵入を抑制することが可能となる。これにより、単結晶シリコン基板に形成された電界効果型トランジスタと同程度の移動度を有し、種々の電気的特性に優れたトランジスタを形成することを可能としている。
【０００５】
【特許文献１】特開２００３−２８２４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に示された方法を用いて得られるトランジスタの特性は、単結晶シリコン基板に形成される電界効果型トランジスタに比べ大きな特性バラツキを有する。これはトランジスタで使用される半導体膜に含まれる、個々の結晶粒の結晶方位が揃っていないことに起因する。上記した製造方法で形成される大粒径のシリコン結晶粒の結晶方位は個々の結晶粒毎に異なっていることが本願発明者によって確認されている。シリコン結晶粒の結晶方位のバラツキにより、トランジスタの特性バラツキが引き起こされている。このようにトランジスタの特性が大きなバラツキを有する場合、大きな余裕を持って回路設計を行う必要が生じる。具体的には、回路を構成するトランジスタの中で最も特性が低い性能を有するトランジスタで動作を可能とする回路設計を行う必要性が生じる。そのため、例えば演算速度や待機電力等に代表される、回路特性を向上させることが困難になるという課題がある。そこで本発明は、特性バラツキの小さい高性能トランジスタを得ることを可能とする半導体装置の製造方法、半導体装置、集積回路、電気光学装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中では、「上」とは基板の第１面を介して、当該基板を構成する物体から離れて行く方向と定義する。
【０００８】
上記目的を達成するため、本発明の半導体装置の製造方法は、第１面側に、その表面の少なくとも一部が電気絶縁性を備える基板に対して、前記第１面側に位置する、電気絶縁性を備える領域の少なくとも一部に第１シリコン膜を形成する工程と、前記第１シリコン膜の少なくとも一部に、連続波レーザの走査による熱処理を行い、前記第１シリコン膜を、結晶方位が揃えられた第１多結晶シリコン膜に改質する工程と、前記第１多結晶シリコン膜を電気的に分離し、複数の多結晶シリコン島に加工する工程と、前記基板の前記第１面側に、前記基板を含む全部材の露出部の少なくとも一部に、バッファ絶縁膜を形成する工程と、前記バッファ絶縁膜に、少なくとも一部の前記多結晶シリコン島のシリコン部を露出させる貫通孔を開口する工程と、前記基板の前記第１面側に、前記貫通孔を覆う領域の少なくとも一部に、シリコンを含む第２シリコン膜を形成する工程と、前記貫通孔を含む前記第２シリコン膜に対して、前記貫通孔を含む少なくとも一部の領域に結晶化熱処理を行い、前記第２シリコン膜が改質されたシリコン結晶膜を形成する工程と、前記シリコン結晶膜中に位置するソース領域、ドレイン領域と、前記シリコン結晶膜中で、不規則粒界の量が抑えられている領域に位置するチャネル領域と、を含むトランジスタ領域を形成するパターニング工程と、少なくとも前記チャネル領域の一部を覆うゲート絶縁膜を形成する工程と、少なくとも前記ゲート絶縁膜の一部を覆うゲート電極を形成する工程と、を当該順に実行する手順を含むことを特徴とする。
【０００９】
この製造方法によれば、貫通孔の底部は、結晶方位が揃えられた多結晶シリコン島と接するように形成される。そのため、第２シリコン膜は結晶方位が揃えられた多結晶膜が有する結晶方位と合わさるよう、貫通孔を始点として、エピタキシャル成長させることでシリコン結晶膜が成長する。面方位の均一性に優れ、かつ結晶粒の大きい領域をトランジスタに用いることで、シリコン結晶膜の結晶方位のバラツキが抑制され電気的特性を揃えたトランジスタを形成することが可能となる。
【００１０】
また、多結晶シリコン島は電気的に分離されているので、貫通孔間同士は電気的に絶縁される。そのため、別の領域からの電気的干渉を受けることなく、貫通孔を覆う位置にトランジスタのソース・ドレインや、配線領域を形成することができる。貫通孔を覆うシリコン結晶膜をソース・ドレインや、配線領域に用いることでトランジスタを含む半導体装置のレイアウトに関する自由度が向上し、半導体装置の集積度をより向上することができる。
【００１１】
また、本発明に係る半導体装置の製造方法として、前記貫通孔は、前記多結晶シリコン島の結晶粒の平均粒径未満の孔径を有することを特徴とする。
【００１２】
この製造方法によれば、貫通孔の直径は、第１多結晶シリコン島の結晶粒の平均粒径未満に抑えられる。そのため、貫通部に位置する当該結晶粒は理想的には１つとなり、第２シリコン膜に結晶方位が揃えられた結晶粒が形成される。この場合には、不規則粒界の発生を、異なる貫通孔から成長してきた結晶粒同士が互いに干渉を受けて成長する部分のみに局在化させることができる。
【００１３】
また、当該結晶粒が複数の場合には、複数の結晶粒の中から、当該貫通部を通過する際に、絞られるように結晶粒が選別され、当該貫通部を占める比率が大きな結晶が主となる種結晶となり結晶成長が行われる。この種結晶も揃えられた結晶方位を有しているため、第２シリコン膜に結晶方位が揃えられた結晶粒が形成される。この場合も同様に、第２シリコン膜中に不規則粒界の発生を、異なる貫通孔から成長してきた結晶粒同士が互いに干渉を受けて成長する部分のみに局在化した結晶粒を形成することができる。
【００１４】
また、本発明に係る半導体装置の製造方法として、前記結晶化熱処理は、レーザ光を前記第２シリコン膜に照射し、前記第２シリコン膜を溶融し、前記貫通孔に位置する前記多結晶シリコン島の一部を残し溶融する条件で行われることを特徴とする。
【００１５】
この製造方法によれば、第２シリコン膜にレーザ光による光エネルギーが供給される。当該レーザ光の光エネルギーは第２シリコン膜中で熱に変換され、当該熱エネルギー量に対応する深さまで第２シリコン膜を溶融する。そして、光エネルギーを第２シリコン膜を溶融させ、かつ貫通部の深さ方向に一部の多結晶シリコン島が残存する条件で溶融させることで、多結晶シリコン島を種結晶として結晶方位を揃えるように第２シリコン膜を結晶化することができる。
【００１６】
また、本発明に係る半導体装置の製造方法として、基板上に第１多結晶シリコン膜を形成する工程と、前記第１多結晶シリコン膜を複数の多結晶シリコン島に分離する工程と、前記複数の多結晶シリコン島上にバッファ絶縁膜を形成する工程と、前記バッファ絶縁膜に複数の貫通孔を形成する工程と、前記バッファ絶縁膜上に、前記複数の貫通孔を介して前記複数の多結晶シリコン島に接触する第２シリコン膜を形成する工程と、前記第２シリコン膜に熱処理を行い、第２多結晶シリコン膜を形成する工程と、を含むことを特徴とする。
【００１７】
この製造方法によれば、多結晶シリコン島は電気的に分離されているので、貫通孔間同士は電気的に絶縁される。そのため、別の領域からの電気的干渉を受けることなく、貫通孔を覆う位置にトランジスタのソース・ドレインや、配線領域を形成することができる。貫通孔を覆うシリコン結晶膜をソース・ドレインや、配線領域に用いることでトランジスタを含む半導体装置のレイアウトに関する自由度が向上し、半導体装置の集積度をより向上することができる。
【００１８】
また、本発明に係る半導体装置の製造方法において、前記第１多結晶シリコン膜が第１シリコン膜にレーザ光を照射して形成されるものであり、前記第１多結晶シリコン膜が結晶方位の揃えらえたものである、ことを特徴とする。
【００１９】
この製造方法によれば、貫通孔の底部は、結晶方位が揃えられた多結晶シリコン島と接するように形成される。そのため、当該多結晶シリコン島を種結晶として用いた場合、結晶方位が揃えられたシリコン膜を形成することができる。
【００２０】
また、本発明に係る半導体装置の製造方法において、前記第１多結晶シリコン膜を形成する工程が、前記第２シリコン膜の前記複数の多結晶シリコン島に接触する部分を溶融し、前記第２シリコン膜を溶融結晶化することを含む、ことを特徴とする。
【００２１】
この製造方法によれば、結晶方位が揃えられた多結晶膜が有する結晶方位と合わさるよう、貫通孔を始点として、エピタキシャル成長させることでシリコン結晶膜が成長する。面方位の均一性に優れ、かつ結晶粒の大きい領域をトランジスタに用いることで、シリコン結晶膜の結晶方位のバラツキが抑制され電気的特性を揃えたトランジスタを形成することが可能となる。
【００２２】
また、本発明に係る半導体装置の製造方法において、前記第２多結晶シリコン膜の前記複数の貫通孔に接する部分が規則粒界のみを有することができる。
【００２３】
また、本発明に係る半導体装置の製造方法において、前記第２多結晶シリコン膜を島状にパターニングする工程と、前記パターニングされた前記第２多結晶シリコン膜の一部を用いたトランジスタを形成する工程と、を含み、前記第２多結晶シリコン膜の前記一部が規則粒界のみを有することができる。
【００２４】
また、本発明に係る半導体装置は、上記した半導体装置の製造方法で形成されることを特徴とする。
【００２５】
この構成によれば、シリコン結晶膜はリーク電流を発生させる不規則粒界の配置が制御されている。ここでチャネル領域を、不規則粒界を含む領域から離して配置することでリーク電流を低減し、かつトランジスタ間の電気的特性のバラツキが抑制されたトランジスタを提供することができる。
【００２６】
また、本発明に係る集積回路は、上記半導体装置を複数備えることを特徴とする。
【００２７】
この構成によれば、リーク電流の少ないトランジスタを集積することで消費電力の小さい集積回路を構成することが可能となる。
【００２８】
また、本発明に係る電気光学装置は、上記半導体装置を備えることを特徴とする。
【００２９】
この構成によれば、不規則粒界に起因するリーク電流の少ないトランジスタを用いて液晶、有機ＥＬ、ＤＭＤに代表される電気光学装置が駆動される。リークの少ないトランジスタを電気光学装置の駆動に用いることで、トランジスタをオフにすべき状態での電気光学装置の表示品質を、リーク電流により劣化させることなく、鮮明に再現することができる。
【００３０】
また、本発明に係る電子機器は、上記した電気光学装置を備えることを特徴とする。
【００３１】
この構成によれば、鮮明な画質再生を可能とする電子機器を構成することが可能となる。
【発明を実施するための最良の形態】
【００３２】
（第１の実施形態）
以下、第１の実施形態として図面を用いて説明する。図１、図３、図４は本実施形態に係る半導体装置としてのトランジスタを製造する工程断面図である。そして、図２、図５はその平面図である。図１、図３、図４の説明では、図５に示すＡ−Ａ線で示される線分での工程断面図を用いている。ここで、特記無き場合には、製造工程は第１面側になされるものとする。また、製造工程が長いことから便宜上製造工程を、以下に示す４つの工程に分けて説明を行う。具体的には、（１）基板上に結晶方位の揃った多結晶シリコン島を形成する工程（第１多結晶シリコン膜形成工程）。（２）多結晶シリコン島上に第２シリコン膜の結晶化の始点となる微細貫通孔を含む第１絶縁膜を形成する工程（第１絶縁膜形成工程）。（３）微細貫通孔からシリコン結晶膜を成長・形成させる工程（シリコン結晶膜形成工程）。（４）シリコン結晶膜を用いてトランジスタを形成する工程（トランジスタ形成工程）、に分けて説明を行う。以下、それぞれの工程について詳細に説明する。
【００３３】
（１）第１多結晶シリコン膜形成工程
まず、図１（ａ）に示すように、絶縁基板１１上に下地絶縁膜として酸化シリコン膜１２０を形成する。膜厚は例えば２００ｎｍ程度である。次に酸化シリコン膜１２０上に第１シリコン膜１２１を例えば５０ｎｍから１５０ｎｍ程度の膜厚で形成する。次に第１シリコン膜１２１に対してレーザ光ＬＡ１で処理し、第１シリコン膜１２１の結晶化と結晶粒の結晶方位制御を行う。この工程で用いるレーザ光源としては、例えば、波長５３２ｎｍ（例えばヨウ素安定化ＮＤ：ＹＡＧレーザ）の連続波レーザを用いて、第１シリコン膜１２１上を走査するように行うことが好適である。
【００３４】
結晶粒の結晶方位制御は、例えば、第１シリコン膜１２１に対して０．５〜０．７ｍＷ／ｃｍ2程度の強度を有するレーザ光ＬＡ１を２０〜５０ｃｍ／ｓ程度の走査速度で照射することによって可能である。この手法では、レーザ光を走査させることによって第１シリコン膜１２１面内で温度勾配が生じる。そのため、レーザ照射によって一旦溶融した第１シリコン膜１２１は、前記温度勾配に従って凝固（結晶成長）が進む。
【００３５】
この処理により、第１シリコン膜１２１は、図１（ｂ）に示すように、第１多結晶シリコン膜３００に改質される。第１多結晶シリコン膜３００中の結晶粒の結晶方位は、シリコンの各結晶面が有する結晶成長速度や表面自由エネルギー等に依存し、膜表面が（１００）面または（１１０）面に優先配向した第１多結晶シリコン膜３００を得ることができる。
【００３６】
次に、図１（ｃ）に示すように、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｒａｔｉｏｎ）技術を用いて、例えば第１多結晶シリコン膜３００に異方性エッチングで溝を掘り、酸化膜を埋め込むことで、例えばこの酸化膜を示すＳＴＩ３０１により絶縁し多結晶シリコン島３０２に分離する。図２（ａ）に図１（ｃ）に対応する平面図を記載する。なお、図２（ａ）は、図１（ｃ）に示す工程断面図を縦横に３周期分展開したパターンについて描かれている。
【００３７】
ここでは、ＳＴＩ３０１を同心円状に形成しているが、これは、例えば矩形や任意の多角形を同様に配置して用いても良い。また、図２（ｂ）に示すように多結晶シリコン島３０２のみを残すようにＳＴＩ３０１を広くとる構成を用いても良い。また、ＳＴＩ技術に代えてＬＯＣＯＳ技術を用いても良く、多結晶シリコン島３０２同士が電気的に分離しうる構造が得られる手法を用いることができる。
【００３８】
（２）バッファ絶縁膜形成工程
次に、図１（ｄ）に示すように、多結晶シリコン島３０２を覆うようにバッファ層機能を有するバッファ絶縁膜として酸化シリコン膜１２２を膜厚５５０ｎｍ程度堆積し、微細貫通孔１２５をこの酸化シリコン膜１２２に形成する。微細貫通孔１２５の形成手法としては、まずフォトマスクを用いて酸化シリコン膜１２２上に塗布したフォトレジスト膜を露光、現像して、微細貫通孔１２５の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２２上に形成する。そして、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、前記フォトレジスト膜を除去することによって形成することができる。微細貫通孔１２５はその底部が酸化シリコン膜１２２を貫通し多結晶シリコン島３０２が露出するよう形成する。
【００３９】
ここで、微細貫通孔１２５の直径をさらに小さくした微細貫通孔１２６を形成する手法として、図３に示すように、まず微細貫通孔１２５を含む酸化シリコン膜１２２上に酸化シリコン膜１２４を堆積する。そして、その後反応性イオンエッチングによってエッチバックすることによってサイドウォール形状を有する酸化シリコン膜１２４を、微細貫通孔１２５の開口部を狭めるように形成する。この手法で微細貫通孔１２５の底部の直径よりも小さな開口径を有する微細貫通孔１２６を形成することができる。この場合でも、微細貫通孔１２６は、底部が酸化シリコン膜１２２を貫通し多結晶シリコン島３０２が露出するよう形成する。以下の工程では、図３に示した微細貫通孔１２５の直径をさらに小さくする手法を用いた場合についての製造工程について説明を行う。
【００４０】
これら酸化シリコン膜１２２、酸化シリコン膜１２４（これらの膜を併せて絶縁膜１２とも呼ぶ）および酸化シリコン膜１２０はいずれも例えばＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）やシラン（ＳｉＨ４）ガスを原料として用いたＰＥＣＶＤ法などにより形成可能である。また、ゾルゲル法などを用い、液状材料をスピンコート法や液滴吐出法を用いて酸化シリコン膜の前駆体を形成した後、乾燥、改質する方法を用いても良い。また、第１シリコン膜１２１（図１（ａ））の形成方法としては、気相材料を用いるＣＶＤ法や、液相材料を用いるスピンコート法や液滴吐出法により形成することができる。特に液滴吐出法を用いる場合、第１シリコン膜１２１を形成すべき領域にのみ形成することができるため、成膜材料の消費量を抑えることができる。
【００４１】
（３）シリコン結晶膜形成工程
微細貫通孔１２５を形成し、図３に示した微細貫通孔１２５の直径をさらに小さくする手法を用いた後、図４（ａ）に示すようにＬＰＣＶＤ法やＰＥＣＶＤ法等の成膜法を用いて、微細貫通孔１２６を含む絶縁膜１２上に、第２シリコン膜として非晶質シリコン膜１３を形成する。非晶質シリコン膜１３の膜厚は、０．０５〜０．２μｍ程度の膜厚に形成することが好適である。さらには、先に形成した微細貫通孔１２６の直径の１／２を超える膜厚を用いることで微細貫通孔１２６の領域が充填され、微細貫通孔１２６近傍での膜厚段差が低減できるため好適である。また、非晶質シリコン膜１３に代えて、多結晶シリコン膜を形成してもよい。
【００４２】
ここで、非晶質シリコン膜１３をＬＰＣＶＤ法やＰＥＣＶＤ法、または液滴吐出法を含む工程で形成した場合には、成膜条件により形成される非晶質シリコン膜１３中の水素含有量が多くなる場合がある。この場合には、後述するレーザ照射工程の前に、当該シリコン膜の水素含有量を低くする（好適には１％以下）ための熱処理を行い、非晶質シリコン膜１３のアブレーション発生を抑制することが好ましい。
【００４３】
次に、図４（ｂ）に示すように、非晶質シリコン膜１３に対してレーザ照射処理ＬＡ２を行う。このレーザ照射に用いるレーザの波長は、非晶質シリコン膜１３に対して吸収係数の大きな３７０ｎｍ程度以下の波長域が望ましい。例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ2程度となるように行うことが好適である。このような条件で照射したレーザは、その波長（３０８ｎｍ）における非晶質シリコン膜１３での吸収係数が０．１３９ｎｍ-1と大きく、レーザ光はシリコン膜の表面付近で吸収される。
【００４４】
レーザ照射処理ＬＡ２の条件を上記したように選択することにより、微細貫通孔１２６内の底部にある多結晶シリコン島３０２を部分溶融状態とし、非晶質シリコン膜１３部分については完全溶融状態となるようにする。これによりレーザ照射後のシリコンの結晶成長は微細貫通孔１２６の底部である多結晶シリコン島３０２から始まり、微細貫通孔１２６を経由して完全溶融状態にある非晶質シリコン膜１３へ進行する。
【００４５】
図４（ｃ）はレーザ照射処理ＬＡ２を終えた後の工程断面図、図５は、その平面図である。非晶質シリコン膜１３は、多結晶シリコン島３０２の結晶方位に従ってエピタキシャル成長する。そのため、多結晶シリコン島３０２を始点として成長するシリコン結晶膜１５５の結晶方位は、結晶方位の揃った多結晶シリコン島３０２の結晶方位を反映したものとなる。このように、結晶方位が制御された多結晶シリコン島３０２上に微細貫通孔１２６を形成することで、レーザ照射処理ＬＡ２後には微細貫通孔１２６を始点として、結晶方位の揃った、大粒径の結晶粒を有するシリコン結晶膜１５５を形成することが可能となる。
【００４６】
図５に示すように、このレーザ照射処理ＬＡ２により、シリコン結晶膜１５５中に、Σ３やΣ９やΣ２７等の規則粒界（対応粒界）のみの残留に抑え不規則粒界の形成が抑制された高膜質領域１５６を形成することができる。不規則粒界は多くのシリコン不対電子を含むため、そこに形成するトランジスタの特性の低下や特性のばらつきの大きな要因となる。レーザ照射処理ＬＡ２により、シリコン結晶膜１５５中に不規則粒界の形成が抑制された高膜質領域１５６を形成できる。この領域をチャネルとしてトランジスタ２００（図７（ｃ）参照）を形成することで、優れた特性を有するトランジスタの提供が可能となる。なお、高膜質領域１５６同士が干渉して結晶化している領域では不規則粒界が形成され、低膜質領域１５７が形成される。低膜質領域１５７が形成される領域は制御可能であるため、低膜質領域１５７をトランジスタのチャネルなど、電気的に敏感な領域から離れた位置に形成することで、電気的特性を犠牲にすること無くトランジスタなどの半導体装置を形成することができる。
【００４７】
ここで、上述のレーザ照射処理ＬＡ２を行う場合に（図４（ｂ））、併せて絶縁基板１１を加熱しても良い。例えば、基板を載置するステージによって絶縁基板１１の温度が２００℃〜４００℃程度となるように加熱処理を行うことが好適である。レーザ照射と基板加熱とを併用することにより、シリコン結晶膜１５５中の結晶粒径を概ね１．５〜２倍程度に大粒径化することができ、シリコン結晶膜１５５の移動度を向上させることができる。さらには、基板加熱の併用によって結晶化の進行が緩やかになる。従って液相から固相へと変化する場合に、液層と固相の界面に位置する原子には、界面での再配置を可能とする時間が与えられる。再配置を可能とする時間が与えられると、よりエネルギーが低い結晶状態に原子は配置される。そのため、シリコン結晶膜１５５を構成する結晶粒の結晶性をより向上させることができる。
【００４８】
（４）トランジスタ形成工程
次に、トランジスタを形成する工程について説明する。図６はトランジスタのソース／ドレイン、チャネルを含む領域を形成するためのフォトレジストパターンの配置を示す平面図、図７（ａ）〜図７（ｃ）はトランジスタの全域が図示されるよう選択した、図６に示すＢ−Ｂ間の工程断面図である。
【００４９】
まず、図６に示すようにシリコン結晶膜１５５に対し、パターニングを行う。トランジスタ２００（図９参照）のチャネル領域１３５（図９参照）となる部分には、エピタキシャル成長の始点となり、転位が発生し易い微細貫通孔１２６およびその近傍を避けることが好ましい。また、第１の微細貫通孔１２６を始点としてエピタキシャル成長する領域と、第１の微細貫通孔１２６の隣に位置する第２の微細貫通孔１２６を始点としてエピタキシャル成長する領域とが干渉し不規則粒界が形成されるエピタキシャル成長の終点近傍を避けることが好ましい。
【００５０】
好適な領域としては、エピタキシャル成長の中途にある領域を用いることが好ましい。フォトレジストパターン３０５は、エピタキシャル成長の中途にある領域の一部を覆うように形成される。そしてフォトレジストパターン３０５をマスクとして露出しているシリコン結晶膜１５５をエッチング除去する。その後、フォトレジストパターン３０５を除去する。なお、本実施形態の以降の説明はＢ−Ｂの工程断面図を用いて行う。
【００５１】
次に、図７（ａ）に示すように、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、トランジスタのゲート絶縁膜として機能し、膜厚は１０ｎｍ〜１５０ｎｍ程度が好ましい。
【００５２】
次に、図７（ｂ）に示すように、スパッタリング法等の成膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極１５およびゲート配線膜（図示せず）を形成する。そして、このゲート電極１５をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン結晶膜１５５にソース／ドレイン領域１３４並びにチャネル領域１３５を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、４５０℃程度の温度で熱処理を行うことにより、不純物元素の打ち込みによって損傷したソース／ドレイン領域１３４の結晶性回復および不純物元素の活性化を行っている。
【００５３】
次に、図７（ｃ）に示すように、ＰＥＣＶＤ法等の成膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜１６を形成する。この酸化シリコン膜１６は層間絶縁膜として機能する。次に、この酸化シリコン膜１６と酸化シリコン膜１４を貫通してソース／ドレイン領域１３４に至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法等の成膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース／ドレイン電極１８１を形成する。
【００５４】
ここで、ソース／ドレイン電極１８１と接触する部分にあるソース／ドレイン領域１３４も、高膜質領域１５６が配置されていることが望ましい。高膜質領域１５６は不純物元素の活性化によってキャリア濃度が高くなり、金属膜であるソース／ドレイン電極１８１とソース／ドレイン領域１３４との良好な電気的接合が可能になるためである。
【００５５】
ここで、これらの工程を終了した後の平面図を図８（ａ）、（ｂ）に示す。図８（ｂ）は（ａ）の中央部の拡大平面図である。ソース／ドレイン電極１８１と接触する部分にあるソース／ドレイン領域１３４は低膜質領域１５７および微細貫通孔１２６を避けてレイアウトされている。
【００５６】
ここで、多結晶シリコン島３０２はＳＴＩ３０１により電気的に分離されている。そのため、微細貫通孔１２６、多結晶シリコン島３０２を介して隣接するトランジスタに電気的に影響を与えることはない。そのためコンタクトと関与しないソース／ドレイン領域１３４や、配線などとしては、微細貫通孔１２６を覆う領域に位置するシリコン結晶膜１５５を用いることができる。そのため、設計の自由度が向上し、より複雑なレイアウトパターンを要する場合においても、容易に小面積化することができる。
【００５７】
（第２の実施形態）
次に、第２の実施形態として、第１の実施形態の工程を用いて形成されたトランジスタについて説明する。図９は、トランジスタの断面図である。
【００５８】
トランジスタ２００は、絶縁基板１１を覆うようにバッファ層となる酸化シリコン膜１２０を有し、酸化シリコン膜１２０を覆う領域には配向方向が揃えられた第１多結晶シリコン膜３００が配置されている。そして第１多結晶シリコン膜３００は微細貫通孔１２６を囲うようにＳＴＩ３０１により電気的に分離され、多結晶シリコン島３０２（第１多結晶シリコン膜３００の一部を使用）が配置されている。
【００５９】
そして、第１多結晶シリコン膜３００を覆うように酸化シリコン膜１２２とシリコン結晶膜１５５が当該順に形成されており、微細貫通孔１２６を介して接続されている。このシリコン結晶膜１５５は多結晶シリコン島３０２を種とし、微細貫通孔１２６を介して多結晶シリコン島３０２と揃えられた配向性を持って結晶成長させることで形成される。
【００６０】
そして、シリコン結晶膜１５５を覆うようゲート絶縁膜として機能する酸化シリコン膜１４が形成され、酸化シリコン膜１４の一部を覆うようにタンタルやアルミニウム等を用いたゲート電極１５が配置している。このゲート電極１５をセルフアラインマスクとして、シリコン結晶膜１５５に例えばリン（Ｐ）をイオン注入し、ソース／ドレイン領域１３４およびチャネル領域１３５が形成される。
【００６１】
そして、層間絶縁膜として機能する酸化シリコン膜１６を形成した後、ソース／ドレイン領域１３４に達するコンタクトホールを開け、スパッタリング法等の成膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース／ドレイン電極１８１を形成している。
【００６２】
トランジスタ２００の下部に位置する第１多結晶シリコン膜３００は、各トランジスタ間で電気的に分離されている。そのため、例えば配線領域やトランジスタのソース／ドレイン領域１３４などとして微細貫通孔１２６を覆う領域を用いることができる。そのため、設計の自由度が向上し、より複雑なレイアウトパターンを要する場合においても、容易に小面積化することができる。
【００６３】
（第３の実施形態）
次に、第３の実施形態として、上記した半導体装置としてのトランジスタを集積した集積回路、電気光学装置、および電子機器について説明する。図１０は本発明の製造方法によって製造される電気光学素子を備える電子機器としての携帯電話の例であり、図１０（ａ）は電子機器としての携帯電話の模式図、（ｂ）は当該携帯電話の電気光学装置の概要を示すための模式平面図である。携帯電話２０５は、電気光学装置（例えば液晶パネル）２１０を備えている。電気光学装置２１０の個々の画素２５０は、電気光学装置２１０内に配置されるトランジスタなどの半導体装置２３０を集積した集積回路２４０により駆動される。本実施形態で用いられる半導体装置の製造方法を用いることで小さい遅延時間で負荷を駆動しうる集積回路２４０を形成することができる。そのため、より鮮明な画質を有する電気光学装置２１０を含む電子機器としての携帯電話２０５を提供することができる。また、携帯電話２０５以外の応用分野として、ビデオカメラ、リア型プロジェクター、フロント型プロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝公告用ディスプレイ、ＩＣカード等の電子機器にも適用することができる。
【図面の簡単な説明】
【００６４】
【図１】半導体装置としてのトランジスタの結晶種を製造する工程断面図。
【図２】バッファ絶縁膜形成工程を示す平面図。
【図３】バッファ絶縁膜形成工程を示す工程断面図。
【図４】シリコン結晶膜形成工程を製造する工程を説明する工程断面図。
【図５】半導体装置としてのトランジスタを製造する工程を説明する平面図。
【図６】半導体装置としてのトランジスタを製造する工程を説明する平面図。
【図７】半導体装置としてのトランジスタを製造する工程を説明する工程断面図。
【図８】半導体装置としてのトランジスタを製造する工程を説明する平面図。
【図９】半導体装置としてのトランジスタの構造を説明するための断面図。
【図１０】（ａ）は電気光学装置としての液晶パネルを含む電子機器としての携帯電話の模式図、（ｂ）は電気光学装置としての液晶パネルの概要を示すための模式平面図。
【符号の説明】
【００６５】
１１…絶縁基板、１２…絶縁膜、１３…非晶質シリコン膜、１４…酸化シリコン膜、１５…ゲート電極、１６…酸化シリコン膜、１２０…酸化シリコン膜、１２１…第１シリコン膜、１２２…酸化シリコン膜、１２４…酸化シリコン膜、１２５…微細貫通孔、１２６…微細貫通孔、１３４…ソース／ドレイン領域、１３５…チャネル領域、１５５…シリコン結晶膜、１５６…高膜質領域、１５７…低膜質領域、１８１…ソース／ドレイン電極、２００…トランジスタ、２０５…携帯電話、２１０…電気光学装置、２３０…半導体装置、２４０…集積回路、２５０…画素、３００…第１多結晶シリコン膜、３０１…ＳＴＩ、３０２…多結晶シリコン島、３０５…フォトレジストパターン。
【図１】
2008193022.tif 000003
【図２】
2008193022.tif 000004
【図３】
2008193022.tif 000005
【図４】
2008193022.tif 000006
【図５】
2008193022.tif 000007
【図６】
2008193022.tif 000008
【図７】
2008193022.tif 000009
【図８】
2008193022.tif 000010
【図９】
2008193022.tif 000011
【図１０】
2008193022.tif 000012