(57)【要約】      （修正有）【課題】マイクロレンズ上に粒子汚染物のないイメージセンサパッケージ構造体を提供する。【解決手段】イメージセンサパッケージ１００は、基板１０５と、基板上に装着されるチップ１０６とを有する。マイクロレンズ領域を露出させるために、中を貫通するビア構造体を含むモールディング物質１０７がチップの周囲に形成される。マイクロレンズを保護するために、マイクロレンズ領域上に保護層が形成される。チップのパッドに接続するために、モールディング物質の上に再配置導電層１０２が形成される。ＰＣＢとの接続点としてビア構造体上に金属パッド１０１が形成される。金属パッドを隔離するために、基板の上にカバー層が形成される。【選択図】図１
2008205429.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に装着されるチップと、
マイクロレンズ領域を露出させるために前記チップの周囲に形成され、中を貫通するビア構造体を含むモールディング物質と、
前記マイクロレンズを保護するために、前記マイクロレンズ領域上に形成される保護層と、  前記チップのパッドに接続するために、前記モールディング物質の上に形成される再配置導電層と、
前記ビア構造体上に形成される金属パッドと、
前記金属パッドを隔離するために前記基板の上に形成されるカバー層と
を備えるイメージセンサパッケージ構造体。
【請求項２】
前記基板の材料が、金属、合金４２（４２％Ｎｉ−５８％Ｆｅ）、コバール（２９％Ｎｉ−１７％Ｃｏ−５４％Ｆｅ）、ガラス、セラミック、シリコンまたはＰＣＢを含み、前記モールディング層の材料が、シリコンゴム、樹脂、エポキシを含み、前記保護層の材料が、ＳｉＯ２、Ａｌ２Ｏ３、フルオロポリマーを含み、前記再配置層の材料が、Ｃｕ／Ａｕ、Ｃｕ／Ｎｉ／Ａｕ合金を含み、前記ビア構造体の材料が、Ｔｉ／ＣｕまたはＴｉ／Ｗ／Ｃｕ合金を含み、前記カバー層の材料が、エポキシ、樹脂、シリコンベースを含み、前記チップが、ＣＭＯＳ、およびＣＣＤイメージセンサダイを含み、ＬＧＡ（ランドグリッドアレイ）としての前記金属パッドが、前記基板の下方面および前記ＬＧＡパッケージの周辺に形成される、請求項１に記載の構造体。
【請求項３】
前記基板の下方面に形成されるＢＧＡ（ボールグリッドアレイ）パッケージはんだボールをさらに備える、請求項１に記載の構造体。
【請求項４】
マイクロレンズ上に形成される保護層を備えるチップを用意するステップと、
前記チップの周囲にモールディング物質を充填するステップと、
前記チップ上に装着する基板を用意するステップと、
前記モールディング物質および前記チップの上に、中に形成されるマイクロレンズ領域を露出させる第１開口および第２開口を有する第１誘電層を形成するステップと、
第３開口を形成するために、前記第１誘電層および前記モールディング物質の一部を除去するステップと、
前記チップのパッドに接続する目的で前記第１開口内を充填するために、前記第１誘電層の上に再配置導電層を形成するステップと、
前記第３開口内を充填するためにビア構造体を形成するステップと、
前記第１誘電層および前記再配置導電層の上に、前記マイクロレンズ領域を露出させる第４開口を有する第２誘電層を形成するステップと、
前記ビア構造体上に金属パッドを形成するステップと、
前記基板の上にカバー層を形成するステップと
を有するイメージセンサパッケージを作成する方法。
【請求項５】
前記第１開口、第２開口、第３開口および第４開口がリソグラフィ工程およびエッチング工程を利用して形成され、前記再配置導電層およびビア構造体が電気めっき工程を利用して形成される、請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンサパッケージに関し、より詳細には、マイクロレンズ上に粒子汚染物のないイメージセンサパッケージ構造体およびその製造方法に関する。
【背景技術】
【０００２】
半導体技術は極めて急速に発展しており、特に半導体ダイスは小型化へ向かう傾向がある。しかしながら、半導体ダイスの機能に関する要求は、反対に多様化する傾向にある。つまり、半導体ダイスはより狭い領域により多くのＩ／Ｏパッドを有する必要があるため、ピン密度を急速に上げなければならない。これにより半導体ダイスのパッケージングはより困難になり、歩留まりが減少する。パッケージ構造体の主要な目的は、外部のダメージからダイスを保護することである。さらにダイスの作動を確実にするために、ダイスが生成する熱は、パッケージ構造体によって効率的に拡散されなければならない。大抵のパッケージ技術は、ウェーハ上のダイスを個々のダイスに分離し、次いでダイをそれぞれパッケージしテストする。「ウェーハレベルパッケージ（ＷＬＰ」と呼ばれる別のパッケージ技術は、ダイスをそれぞれ個別のダイスに分離する前に、ウェーハ上でダイスをパッケージすることができる。ＷＬＰ技術には、生成サイクル時間が短縮される、費用が安くなる、アンダーフィルまたはモールディングが不要であるなどのいくつかの利点がある。
【０００３】
デジタル画像技法は、デジタルカメラ、画像スキャナーなど画像撮影機器に広範に適用されてきた。従来のＣＭＯＳセンサは回路基板上に配置される。ＣＭＯＳセンサは中に固定されるチップを有する。レンズシートは、ＣＭＯＳセンサのチップ上に画像の焦点を合わせるフォーカスレンズを有する。このレンズを介して、アナログ信号からデジタル信号に変換するために、画像信号がチップによってデジタルプロセッサに送られる。ＣＭＯＳセンサのチップは、赤外線および塵粒子にかなり敏感である。望ましくない粒子がセンサから除去されない場合、デバイスの品質を落とすことにつながる。この目的を果たすために、これを手で除去することは敏感なチップにダメージを与える恐れがある。一般にイメージセンサモジュールは、ＣＯＢまたはＬＣＣ法を使用して形成される。ＣＯＢの欠点の１つは、センサ領域上の粒子汚染物によるパッケージ工程における歩留まり率の低下である。さらに、ＬＣＣの欠点は、センサ領域上の粒子汚染物によりパッケージング費用が高くなり、歩留まり率が低下することである。
【０００４】
さらに、マイクロレンズは、ソリッドステート撮像デバイスとして使用される半導体の光学的構成要素である。マイクロレンズの設計および製造において最も重要な考慮すべき点は、感光性である。マイクロレンズの感光性が低下する理由の１つは、各マイクロレンズの領域が最適値未満に減少することである。さらにＳＨＥＬＬ  ＣＡＳＥ会社はまた、ウェーハレベルパッケージ技法を開発し、ＳＨＥＬＬ  ＣＡＳＥがパッケージしたイメージセンサダイスは、２つのガラスプレートを必要とし複雑な工程を要することから費用が高くなる。またエポキシが磨耗することにより透過性が低く、信頼性が低下する恐れがある。ＯＮ−ＣＨＩＰ  ＳＣＲＥＥＮ  ＴＹＰＥ  ＳＯＬＩＤ  ＳＴＡＴＥ  ＩＭＡＧＥ  ＳＥＮＳＯＲ  ＡＮＤ  ＭＡＮＵＦＡＣＴＵＲＩＮＧ  ＭＥＴＨＯＤ  ＴＨＥＲＥＯＦとして１９９６年５月７日に出願されたＹｏｓｈｉｋａｚｕ  Ｓａｎｏ等による米国特許第５、５１４、８８８号は、シリコン基板上に電荷結合デバイス（ＣＣＤＳ）を形成する方法を教示している。マイクロレンズアレイは、従来のリソグラフィおよびリフロー技法を使用してＣＣＤアレイ上に形成される。
【０００５】
ワイヤボンディング技法は、パッケージ内に電気接続部を形成するために使用される従来技法である。ワイヤボンディングは、金、アルミニウムまたは銅ワイヤを使用してよい。ワイヤは一端でチップに接合され、他端でリードフレーム、プリント回路基板、セラミック基板または可撓性回路基板などの次のレベルの基板に接合される。
【０００６】
従来のワイヤボンディング技法は、チップ上にボールボンドを形成し、基板上にスティッチボンドを形成するものである。より具体的には、ワイヤボンディング装置のキャピラリの端部から延在するワイヤのテールにボールが形成され、このボールが、熱および／または超音波振動が加えられる際のキャピラリによる圧力によってチップのボンドパッドに接合される。ボールボンドが形成された後、次のキャピラリの作用によってワイヤにループが形成される。キャピラリは、基板の接合位置に対してワイヤを変形させ、楔型のスティッチボンドを生成する。
【０００７】
したがって、センサ領域に粒子汚染物のない新規のイメージセンサパッケージの実現、および従来のワイヤボンディング接続の改良が望まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって本発明は従来技術の上記の問題を鑑みてなされ、本発明の目的は、マイクロレンズ上に粒子汚染物のない新規のイメージセンサパッケージ構造体およびその製造方法を提供することである。本発明によるイメージセンサパッケージ構造体は、従来のワイヤボンディングにはない接続点としてビアスルーホールを使用することができる。
【０００９】
イメージセンサパッケージは、基板と、基板の上に装着されるチップとを備える。マイクロレンズ領域を露出させるために、チップの周囲に中を貫通するビア構造体を含むモールディング（コアペースト）物質が形成される。マイクロレンズを保護するためにマイクロレンズ領域上に保護層が形成される。チップのパッドに接続するために、モールディング物質の上に再配置導電層が形成される。ビア構造体上に金属パッドが形成される。金属パッドを隔離するために基板の上にカバー層が形成される。
【００１０】
基板の材料は、金属、合金４２（４２％Ｎｉ−５８％Ｆｅ）、コバール（２９％Ｎｉ−１７％Ｃｏ−５４％Ｆｅ）、ガラス、セラミック、シリコンまたはＰＣＢ（好ましくは高ＴｇエポキシタイプのＦＲ５またはＢＴタイプ物質）を含める。チップは、ＣＣＤ、ＣＭＯＳイメージセンサダイを含む。モールディング物質の材料は、シリコンゴム、樹脂、エポキシを含める。第１誘電層および第２誘電層の材料は、ＳＩＮＲ、ＢＣＢ、ＰＩ、シリコンベースを含める。マイクロレンズ上の保護層の材料は、ＳｉＯ２、Ａｌ２Ｏ３、フルオロポリマーを含める。再配置導電層の材料は、Ｃｕ／Ａｕ、Ｃｕ／Ｎｉ／Ａｕ合金を含める。ビアの材料は、Ｔｉ／ＣｕまたはＴｉ／Ｗ／Ｃｕ合金を含める。カバー層の材料は、エポキシ、樹脂、シリコンベースを含める。
【００１１】
イメージセンサパッケージを作成する方法は、まずマイクロレンズ領域上に形成される保護層を備えるチップを用意すること、該チップの周囲にモールディング（コアペースト）物質を充填すること、次に、チップ上に装着する基板を用意すること、モールディング物質およびチップの上に、マイクロレンズを露出させる第１開口（Ａｌパッド）および第２開口を有する第１誘電層を形成すること、続いて、第３開口を形成するために第１誘電層およびモールディング物質の一部を除去すること、次いで、チップのパッドに接続する目的で第１開口内を充填するために、第１誘電層上にシードメタル層および再配置導電層を形成すること、第３開口内を充填するためにビアを形成すること、次に第１誘電層および再配置層の上に、該マイクロレンズ領域を露出させる第４開口を有する第２誘電層を形成すること、ビアの上に金属パッドを形成すること、続いて基板上にカバー層を形成することを含む。
【００１２】
第１開口および第２開口は、リソグラフィ工程およびエッチング工程を利用して形成される。第３開口は、リソグラフィ工程およびエッチング工程を利用して形成される。第３開口は、レーザドリル工程を利用して形成される。再配置導電層は、電気めっき工程を利用して形成される。ビアメタルは、電気めっき工程を利用して形成される。第４開口は、リソグラフィ工程およびエッチング工程を利用して形成される。
【発明を実施するための最良の形態】
【００１３】
本発明のいくつかの実例の実施形態を次に詳細に記載する。しかしながら、本発明は、明確に記載されたもの以外の他の実施形態の広範な範囲において実施することができ、本発明の範囲は、添付の特許請求の範囲で特定されるものを除いて特に限定されるものではないことを理解されたい。次いで異なる要素の構成要素は、縮尺どおりには示されていない。本発明をより明確に記載し理解するために、関連する構成要素のいくつかの寸法は拡大されており、余り重要でない部分は描かれていない。  
図１は、本発明によるイメージセンサパッケージとしての基本構造体を示す上面および断面図である。
【００１４】
つまり図１に示すように、本発明によるイメージセンサパッケージ１００は、基本構造体として、金属材料でできた矩形形状の基板１０５と、シリコンゴム、樹脂またはエポキシでできたモールディング物質（コアペースト）１０７を介して基板１０５の上に装着される２次元Ｃ−ＭＯＳイメージセンサなどを含む撮像用半導体デバイスチップ１０６（ＣＭＯＳイメージセンサダイ）と、コアペーストを貫通して形成され、電気めっき工程によって形成される銅（Ｃｕ）物質で充填されるビア構造体（スルーホール）１０３とで構成される。構造体は円柱形状などで形成され、ＰＣＢ（回路基板）マザーボードとの接続部として基板１０５に接続され、シードメタル層（図には示されていない）および再配置導電層１０２は、半導体デバイスチップ１０６のダイパッド１０１およびビア構造体１０３に接続され、イメージセンサチップのセンサ領域を覆うためにイメージセンサチップ１０６上に保護層１０４が形成される。
【００１５】
本発明によるイメージセンサパッケージ、例えばボールグリッドアレイ（ＢＧＡ）パッケージ２００またはランドグリッドアレイ（ＬＧＡ）パッケージ３００が、図２および図３にそれぞれ示されている。すなわち、図２および図３は、ボールグリッドアレイ（ＢＧＡ）パッケージ２００およびランドグリッドアレイ（ＬＧＡ）パッケージ３００の底面図を示している。ボールグリッドアレイ（ＢＧＡ）パッケージは、その前面が半導体チップに装着され、ＰＣＢマザーボードとはんだ接合するために、その背面にセルフアライン技法を使用してはんだボールのグリッドアレイが埋め込まれたパッケージ基板を使用することを特徴とする。これにより、高集積の半導体チップに対する要求を満たすために、チップキャリア（すなわちパッケージ基板）の同一ユニット領域上により多くの入／出力（Ｉ／Ｏ）接続部を収容することが可能になり、はんだボールまたはバンプによって、外部デバイスにパッケージ全体を電気接続することができる。
【００１６】
ボールグリッドアレイ（ＢＧＡ）パッケージにおいて、金属はんだ付けボール２０１は、再配置導電層２０３によってビア２０２に電気的に結合される。ＬＧＡパッケージでは、金属パッド３０１により、信号のＰＣＢマザーボードとの電気的結合が可能になる。金属パッドは、ピンのピッチが約４００ミクロン、ピン領域が約４００ミクロンＸ２００ミクロン、領域ごとのピンの総数が１３であるターミナルピンであり、側面の寸法は０．４ｍｍ＋（１３Ｘ０．４ｍｍ）＋０．４ｍｍとなる。ターミナルピンの表面金属（Ａｕ）の厚みは、良好なはんだ付け接合のためには約２０００オングストローム（Å）またはそれ以上である。
【００１７】
図４にイメージセンサパッケージ１００の詳細な周辺構造が示されている。本発明の好ましい実施形態のイメージセンサパッケージ構造体を示している。具体的には図４に示すように、イメージセンサパッケージ１００は、モールディング物質（コアペースト）４０２またはダイ付着物質を介して、基板４０８上に装着される２次元Ｃ−ＭＯＳイメージセンサなどを含む撮像用半導体デバイスチップ４００から形成され、シードメタル層および再配置導電層４０９が半導体デバイスチップ４００のダイパッド４０２に接続され、第１誘電層４０３が、ダイパッド４０１およびマイクロレンズ領域を除いたコアペースト４０２領域およびチップ４００を覆う。チップ４００を保護するために、マイクロレンズ領域を除いた再配置導電層４０９および第１誘電層４０３を第２誘電層４０４が覆い、ビア構造体（スルーホール）４０５が第１誘電層４０３およびコアペースト４０２を貫通し、金属パッド４０７および再配置導電層４０９に接続される。保護層１０４（図１に示す）は、イメージセンサチップ４００上に形成されるマイクロレンズ上を覆い、金属パッド４０７が形成された後、カバー層４１０が基板４０８およびコアペースト４０２の上に塗布される。
【００１８】
基板４０８は、例えばハードなバルクタイプ金属、合金４２（４２％Ｎｉ−５８％Ｆｅ）、コバール（２９％Ｎｉ−１７％Ｃｏ−５４％Ｆｅ）、ガラス、セラミック、シリコン、ＰＣＢ有機物（高ＴｇエポキシタイプのＦＲ５またはＢＴタイプ）の基板である。その上面に上記の半導体チップ４００が接着され装填される。合金４２の組成は、４２％Ｎｉおよび５８％Ｆｅを有し、コバールの組成は、２９％Ｎｉ、１７％Ｃｏおよび５４％Ｆｅを有する。この場合、基板４０８は円形または矩形形状を有する板状の構造体である。金属パッド４０７の原材料は、銅（Ｃｕ）、合金４２を有する。金属パッド４０７は、ＰＣＢ（プリント回路基板）との接続部として利用することができる。金（Ａｕ）で作成される金属薄膜４０６は、接着層およびシード層としてビア４０５と金属パッド４０７の接触面であってよい。金（Ａｕ）で作成される別の金属薄膜４１１が、パッケージの電気特性を増加させるために金属パッド４０７のはんだ付け面に形成される。
【００１９】
本発明よると、パッケージをＰＣＢまたは外部デバイスに接続するのに、従来のパッケージのワイヤボンディングを使用せずに、ビア４０５および金属パッド４０７を利用する点で有利である。
【００２０】
合金４２の主要な特性としては、約４．０から４．７（ｐｐｍ／℃）のＣＴＥ、約１２（Ｗ／ｍ−℃）の熱伝導性、約７０（μΩ−ｃｍ）の電気抵抗、および約６２０（ＭＰａ）の降伏曲げ疲れ強度を有することである。同様にコバールの主要な特性としては、約５．１から８．７（ｐｐｍ／℃）のＣＴＥ、約４０（Ｗ／ｍ−℃）の熱伝導性、および約４９（μΩ−ｃｍ）の電気抵抗を有することである。換言すると、本発明の金属合金は、リード／リードフレーム合金として利用されてよい。合金４２またはコバールなどの特定の合金は、その熱膨張係数がシリコンウェーハおよびセラミックのものとほぼ一致し、成形性が高いことから広く支持されてきた。合金４２およびコバールは、本発明の態様の１つである。上記のように、これらの物質両方の熱膨張係数は、２．３ｐｐｍ／℃のシリコンの熱膨張係数およびセラミック基板（３．４から７．４ｐｐｍ／℃）の熱膨張係数と良好に一致する。コバールおよび合金４２はまた、高度の疲れ強度を有する。たいていの銅合金がわずか３８０−５５０ＭＰａであるのに対して、合金４２は６２０ＭＰａの高い疲れ強度を有する。これらの材料は、信号の電気経路として作用するように導電性であるための優れた候補である。さらに材料は、材料の電気抵抗を増大させ、電気的不全を引き起こし、また機械的破壊につながる恐れのある腐食に対する耐性がなければならない。本発明のリード材料は、Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｃｕ−Ｆｅ合金、Ｃｕ−Ｃｒ合金、Ｃｕ−Ｎｉ−Ｓｉ合金またはＣｕ−Ｓｎ合金などを有してよい。
【００２１】
ここで、例えば半導体回路部分などが撮像用半導体デバイスチップ４００に設けられ、２次元Ｃ−ＭＯＳイメージセンサを形成する光電変換要素群から形成され２次元に配列される光電変換部（センサ部）と、光電変換要素群を順次駆動し信号電荷を得るための駆動回路部と、信号電荷をデジタル信号に変換するアナログデジタル変換部と、デジタル信号を映像信号出力にする信号処理部と、デジタル信号の出力レベルに基づいて露光時間を電気的に制御する露光制御手段とが同一の半導体チップ上に形成されると考えられる。
【００２２】
本発明によるイメージセンサパッケージの製造方法を以下に詳細に記載する。イメージセンサウェーハにおいて、複数のチップ４００を備える半導体ウェーハを洗浄するために第１ステップが行われる。次にイメージセンサチップ４００上に形成されたマイクロレンズ上に保護層１０４（図１に示す）が塗布される。保護層の原材料は、ＳｉＯ２、Ａｌ２Ｏ３またはフルオロポリマーを有する。次いで保護層が硬化される。続いてこの工程の間、頂部カバー層が保護層を一時的に覆う。半導体ウェーハに対して、半導体ウェーハの裏面ラッピングステップが実行される。チップ４００の厚みは、約１７５ミクロンまたは１２７ミクロン（５ミリ）であり、これはパッケージ全体の厚みに左右される。続いて、チップ４００を分離するために、結果の半導体ウェーハが個片化される。
【００２３】
基板４０８について、基板４０８の表面１（前面）にフォトレジスト層が塗布され、次いで非エッチング領域を開放するために基板にリソグラフィ工程が施され、次いで、電気めっき工程によって金（Ａｕ）物質が形成される。続いて、フォトレジスト層を剥がし、パッド、例えば図３に示すＬＧＡパッド３０１を形成するためにハーフウエットエッチング工程が施される。基板の原材料は、金属、合金４２、コバール、ガラス、セラミック、シリコンおよびＰＣＢから成る群から選択される。任意で基板４０８の表面１を洗浄するステップが施される。
【００２４】
次に、チップ４００のパッドを備えた面が、微細アライメントシステムでピックアンドプレースを使用して弾性物質を介して仮ベース（チップ再配置アライメントパターンを備える器具）に接着されるアクティブ表面側になる。ピックアンドプレースシステムは、改良された可動式フリップチップボンディング装置とみなしてよい。この場合、複数のチップ４００が、特定のまたは所定の環境で弾性物質から剥がれる場合がある。換言すると、弾性物質の表面は通常の状態では粘性（接着性）を有するが、特定の環境に弾性物質が置かれると粘性が失われる。特定のまたは所定の環境とは、ＤＩ水の水溶液、特定の溶液、溶液によって約２０から４０℃の範囲である所定の温度、または特定の光（紫外線など）であり得る。仮ベース（器具）の係合は、洗浄することによって再利用することができる。
【００２５】
隣接するチップ４００の間およびチップ４００の上にモールディング物質（コアペースト）４０２を充填するために、充填ステップが行われる。例えばコアペースト４０２は、モールディング物質または弾性物質できている。コアペーストの原材料は、シリコンゴム、樹脂およびエポキシから成る群から選択される。コアペースト４０２の幅は、領域ごとに約５００ミクロン（μｍ）から１ｍｍであり、スクライブラインは約１００から１５０ミクロンである。基板４０８は、コアペースト４０２を介してチップ４００上に装着される。モールディング効果（接着）を高めるために、装着後紫外線または熱によりパッケージを硬化させるステップが行われる。次に、硬化が行われた後、上記の特定のまたは所定の環境によって弾性物質からパッケージを剥がすステップが行われる。
【００２６】
続いて、チップの表面が洗浄された後、コアペースト４０２およびチップ４００の上に第１誘電層４０３が塗布される。第１誘電層４０３にリソグラフィ工程およびエッチング工程が施され、アルミニウム（Ａｌ）パッド４０１を露出させる第１開口、およびマイクロレンズ領域を露出させる第２開口を形成する。次に、さらにリソグラフィ工程およびエッチング工程が行われ、第１誘電層４０３およびコアペースト４０５を貫通するホールを形成する。あるいは、スルーホールを形成するために、レーザドリル工程を利用してよい。ビアスルーホールの直径は約１００ミクロンで、ビアスルーホールの高さは約２００ミクロン（または１５０μｍ）であり、すなわちアスペクト比は２（または１．５）に等しい。レーザドリル工程後、次いで粒子汚染物質を回避するために、アルミニウム（Ａｌ）パッドを洗浄するＲＩＥステップが行われる。スルーホール、アルミニウム（Ａｌ）パッド４０１内、および第１誘電層４０３上にシードメタル層４０６がスパッタされる。次に、シード層および第１誘電層４０３の上にフォトレジスト層が塗布される。続いてダイパッド４０１およびスルーホールを露出させる目的でフォトレジストパターンおよびＲＤＬパターンを形成するために、リソグラフィ工程が行われる。次にホール内およびダイパッド４０１の上を充填するために電気めっき工程が施され、これによりビア（スルーホール）４０５および再配置導電層４０９を形成する。例えば、シードメタル層４０６の材料は、Ｃｕ、Ｔｉ／Ｃｕ合金、Ｔｉ／Ｗ／Ｃｕ合金を有し、再配置導電層４０９の材料は、Ｃｕ／Ａｕ合金、Ｃｕ／Ｎｉ／Ａｕ合金を有する。再配置導電層４０９の厚みは、約６．０ミクロンである。さらにフォトレジストが次いで剥がされる。続いて、第１誘電層４０３上のシードメタル層を除去するためにシードメタル層にウエットエッチングが施され、再配置導電層４０９を形成する。
【００２７】
次に、チップ４００を保護するために、第１誘電層４０３および再配置導電層４０９の上に第２誘電層４０４が塗布される。第２誘電層４０４にリソグラフィ工程およびエッチング工程を施し、マイクロレンズ領域を露出させる開口を形成する。次いで第２誘電層４０４は硬化される。
【００２８】
第１誘電層４０３および第２誘電層４０４の材料は、ＳＩＮＲ（シロキサンポリマー）、ＢＣＢ、ＰＩおよびシリコンベースから成る群から選択される。
【００２９】
次いで基板４０８の表面２（裏面）が洗浄される。基板４０８の表面２の上にフォトレジスト層が塗布され、次いで、金属パッド４０７を互いから隔離するために、パッドを除いてリソグラフィ工程およびハーフエッチング工程が基板に施される。換言すると、金属（ＬＧＡ）パッドを隔離するために、１回目は表面１で２回目は反対側の面２で２回のハーフエッチング工程が基板４０８に施される。残存するフォトレジストが次いで剥がされる。あるいは、非金属基板４０８においては、さらに電気めっき金属工程を施してビア４０５に接続するために金属パッド４０７を形成してよい。金属パッド４０７は、ＰＣＢ（プリント回路基板）との接続点であってよい。パッケージの電気特性を向上させるために、金（Ａｕ）でできている別の金属薄膜４１１が、金属パッド４０７上に形成される。
【００３０】
次に基板４０８の表面２（裏面）が洗浄される。最後に、金属パッド４０７を除いて基板４０８の表面２およびコアペースト４０２（金属パッド４０７に近接する領域）上にカバー物質４１０がプリントされる。カバー物質４１０は、エポキシ、樹脂、シリコンゴムを有する。金属パッド４０７は、例えば、ウェットエッチングまたは裏面ラッピングなどのいくつかの工程を利用することができる。カバー物質４１０は、金属パッド４０７を互いから隔離することができる。次いで、マイクロレンズ領域の保護層の頂部一時カバー層の除去が行われる。続いて、パッケージが個片化されパネルから分離される。
【００３１】
さらに、本発明によると、開口を大きくし入射光の効果を増大させるために、撮像用半導体デバイスチップの受光部の表面にマイクロレンズを配置することが可能である。
【００３２】
本発明の利点は、モジュールＰＣＢレイアウトが容易である、保護層により粒子が存在しない、ＬＧＡタイプのターミナルピン用ＳＭＴ工程が簡易である、パッケージが超薄型である（４００ミクロン未満）、フットプリントが小型である（ファクターを形成する）、ウェーハレベルパッケージにより費用が減少する、大型のパネルサイズ工程にも可能である、パッケージングおよびモジュールの歩留まりが高い、モジュール組立が完全に自動である、およびウェーハレベル最終テストに対する適応性があることである。
【００３３】
特定の実施形態を例示し記載してきたが、当業者には、添付の特許請求の範囲によってのみ限定されることを意図するものから逸脱することなく、種々の修正を行うことができることが明確であろう。
【図面の簡単な説明】
【００３４】
【図１】本発明によるイメージセンサパッケージ構造体の上面および横断面の概略図である。
【図２】本発明によるイメージセンサＢＧＡパッケージ構造体の底面概略図である。
【図３】本発明によるイメージセンサＬＧＡパッケージ構造体の底面概略図である。
【図４】本発明によるイメージセンサパッケージ構造体の横断面概略図である。
【図１】
2008205429.tif 000003
【図２】
2008205429.tif 000004
【図３】
2008205429.tif 000005
【図４】
2008205429.tif 000006
【外国語明細書】
2008205429000001.pdf