(57)【要約】【課題】回路面積の縮小化、ＤＣカットコンデンサによる周波数特性の影響の排除、十分な利得と飽和特性を得ることを目的とする。【解決手段】負荷抵抗３ａ，３ｂと並列に直流的に直結され、第１及び第２のＬＯ信号と差動可変利得低雑音増幅器２により増幅された第１及び第２のＲＦを混合して、第１及び第２のＲＦ信号を第１及び第２のＢＢ信号にダウンコンバートするミキシング回路４と、そのミキシング回路４及び負荷抵抗３ａ，３ｂに対するカレントミラーを構成し、そのミキシング回路４を流れる電流の値を設定する電流値設定回路１０とを設ける。【選択図】図１
2008252284.tif 000002
【特許請求の範囲】
【請求項１】
差動信号である第１及び第２の高周波信号を増幅する差動増幅器と、上記差動増幅器と電源の間に接続された第１及び第２の負荷と、上記第１及び第２の負荷と並列に接続され、差動信号である第１及び第２の局部発振信号と上記差動増幅器により増幅された第１及び第２の高周波信号を混合して、上記第１及び第２の高周波信号を第１及び第２のベースバンド信号にダウンコンバートするミキシング回路と、上記ミキシング回路及び上記負荷に対するカレントミラーを構成し、上記ミキシング回路を流れる電流の値を設定する電流値設定回路とを備えた高周波受信機。
【請求項２】
ミキシング回路は、ソースから差動増幅器により増幅された第１の高周波信号を入力し、ゲートから入力される第１の局部発振信号にしたがってスイッチングする第１のトランジスタと、ソースから上記差動増幅器により増幅された第１の高周波信号を入力し、ゲートから入力される第２の局部発振信号にしたがってスイッチングする第２のトランジスタと、ソースから上記差動増幅器により増幅された第２の高周波信号を入力し、ゲートから入力される第１の局部発振信号にしたがってスイッチングする第３のトランジスタと、ソースから上記差動増幅器により増幅された第２の高周波信号を入力し、ゲートから入力される第２の局部発振信号にしたがってスイッチングする第４のトランジスタと、一端が上記第１及び第４のトランジスタのドレインに接続され、他端が接地されている第１の出力負荷抵抗と、一端が上記第２及び第３のトランジスタのドレインに接続され、他端が接地されている第２の出力負荷抵抗とから構成されていることを特徴とする請求項１記載の高周波受信機。
【請求項３】
第１及び第２の負荷が抵抗であることを特徴とする請求項１または請求項２記載の高周波受信機。
【請求項４】
第１及び第２の負荷がインダクタであることを特徴とする請求項１または請求項２記載の高周波受信機。
【請求項５】
電流値設定回路は、一端が第１及び第３のトランジスタのゲートに接続されている第１のアイソレーション抵抗と、一端が第２及び第４のトランジスタのゲートに接続されている第２のアイソレーション抵抗と、一端が電源と接続されている基準抵抗と、ソースが上記基準抵抗の他端と接続され、ゲート及びドレインが上記第１及び第２のアイソレーション抵抗の他端と接続されている第５のトランジスタと、第５のトランジスタのゲート及びドレインとグランドの間に接続されているカレントミラー回路とから構成されていることを特徴とする請求項３記載の高周波受信機。
【請求項６】
電流値設定回路は、一端が第１及び第３のトランジスタのゲートに接続されている第１のアイソレーション抵抗と、一端が第２及び第４のトランジスタのゲートに接続されている第２のアイソレーション抵抗と、ソースが電源と接続され、ゲート及びドレインが上記第１及び第２のアイソレーション抵抗の他端と接続されている第５のトランジスタと、第５のトランジスタのゲート及びドレインとグランドの間に接続されているカレントミラー回路とから構成されていることを特徴とする請求項４記載の高周波受信機。
【請求項７】
差動信号である第１及び第２の高周波信号を増幅する差動増幅器と、上記差動増幅器と電源の間に接続された第１及び第２の負荷と、上記第１及び第２の負荷と並列に接続され、差動信号である第１及び第２の局部発振信号と上記差動増幅器により増幅された第１及び第２の高周波信号を混合して、上記第１及び第２の高周波信号を第１及び第２のベースバンド信号にダウンコンバートする第１のミキシング回路と、上記第１のミキシング回路及び上記負荷に対するカレントミラーを構成し、上記第１のミキシング回路を流れる電流の値を設定する第１の電流値設定回路と、上記第１及び第２の負荷と並列に接続され、差動信号である第３及び第４の局部発振信号と上記差動増幅器により増幅された第１及び第２の高周波信号を混合して、上記第１及び第２の高周波信号を第３及び第４のベースバンド信号にダウンコンバートする第２のミキシング回路と、上記第２のミキシング回路及び上記負荷に対するカレントミラーを構成し、上記第２のミキシング回路を流れる電流の値を設定する第２の電流値設定回路とを備えた高周波受信機。
【請求項８】
第１の電流値設定回路が第２の電流値設定回路を兼ねていることを特徴とする請求項７記載の高周波受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号を局部発振信号と混合して、その高周波信号をベースバンド信号にダウンコンバートする高周波受信機に関するものである。
【背景技術】
【０００２】
従来の高周波受信機は、例えば、以下の非特許文献１に開示されている。
図５は以下の非特許文献１に開示されている高周波受信機を示す構成図である。
図において、差動可変利得低雑音増幅器１００は差動の高周波信号である差動ＲＦ信号を増幅する。
ミキシング回路２００は差動の局部発振信号である差動ＬＯ信号と差動可変利得低雑音増幅器１００により増幅された差動ＲＦ信号を混合して、その差動ＲＦ信号を差動のベースバンド信号である差動ＢＢ信号にダウンコンバートする。
【０００３】
次に動作について説明する。
差動ＲＦ信号入力端子１０１ａ，１０１ｂから入力された差動ＲＦ信号は、差動可変利得低雑音増幅器１００のｎ型ＭＯＳトランジスタ１０２ａ，１０２ｂで増幅されたのち、利得切替用ｎ型ＭＯＳトランジスタ１０３ａ，１０３ｂ，１０４ａ，１０４ｂで所望の利得が得られるように、利得切替用ｎ型ＭＯＳトランジスタの制御端子１０５から入力される制御信号で制御される。
【０００４】
差動可変利得低雑音増幅器１００により増幅された差動ＲＦ信号は、ＤＣカットコンデンサ１５０ａ，１５０ｂを介して、ミキシング回路２００のｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂのソースに入力される。
ｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂは、差動ＬＯ信号にしたがってスイッチングすることにより、その差動ＲＦ信号を差動ＢＢ信号にダウンコンバートする。
即ち、その差動ＲＦ信号と差動ＬＯ信号の差の周波数に、その差動ＲＦ信号をダウンコンバートして差動ＢＢ信号を出力する。
【０００５】
この高周波受信機では、ミキシング回路２００のｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂを流れる電流は、制御端子２０４ａ，２０４ｂから入力されるバイアス信号で制御される定電流源２０３ａ，２０３ｂで決まるが、フリッカ雑音は、ｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂを流れる電流に比例することが知られている。
しかし、差動ＲＦ信号が、差動可変利得低雑音増幅器１００からＤＣカットコンデンサ１５０ａ，１５０ｂを介して、ミキシング回路２００の定電流源２０３ａ，２０３ｂと、ｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂのソースとの間に入力されているため、ｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂに流れる電流を絞ると、ミキシング回路２００の飽和特性が低くなり、高周波受信機の飽和特性が得られ難くなることがある。
【０００６】
【非特許文献１】“A Compact Dual-Band Direct-Conversion CMOS Transceiver for 802.11a/b/g WLAN”，ISSCC2005 Dig. Tech. Papers, pp.98-99，Feb., 2005
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の高周波受信機は以上のように構成されているので、ｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂに流れる電流を絞ると、ミキシング回路２００の飽和特性が低くなり、高周波受信機の飽和特性が得られ難くなることがある課題があった。
また、電源ＶＤＤとｐ型ＭＯＳトランジスタ２０１ａ，２０１ｂ，２０２ａ，２０２ｂのソースとの間に定電流源２０３ａ，２０３ｂを設けているため、定電流源２０３ａ，２０３ｂを構成する回路素子が増えて、回路面積が大きくなってしまう課題があった。
また、差動可変利得低雑音増幅器１００とミキシング回路２００の間を、差動ＲＦ信号の周波数において十分インピーダンスが低いＤＣカットコンデンサ１５０ａ，１５０ｂを介して接続しているため、ＤＣカットコンデンサ１５０ａ，１５０ｂの回路素子の分だけ、回路面積が大きくなってしまう課題があった。
【０００８】
さらに、ＤＣカットコンデンサ１５０ａ，１５０ｂの周波数特性の影響を受けてしまうことがある。
また、差動可変利得低雑音増幅器１００とミキシング回路２００の段間にＤＣカットコンデンサ１５０ａ，１５０ｂが接続され、ミキシング回路２００の入力側に定電流源２０３ａ，２０３ｂが接続されているため、その回路素子の寄生容量が付加される。そのため、差動可変利得低雑音増幅器１００とミキシング回路２００の段間のインピーダンスが低くなり、高周波受信機の利得が得られ難くなることがある課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、ミキシング回路の定電流源や、差動可変利得低雑音増幅器とミキシング回路の段間のＤＣカットコンデンサをなくして、回路面積の縮小化を図るとともに、ＤＣカットコンデンサによる周波数特性の影響を排除し、また、十分な利得と飽和特性を得ることができる高周波受信機を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る高周波受信機は、第１及び第２の負荷と並列に接続され、差動信号である第１及び第２の局部発振信号と差動増幅器により増幅された第１及び第２の高周波信号を混合して、第１及び第２の高周波信号を第１及び第２のベースバンド信号にダウンコンバートするミキシング回路と、そのミキシング回路及び負荷に対するカレントミラーを構成し、そのミキシング回路を流れる電流の値を設定する電流値設定回路とを設けるようにしたものである。
【発明の効果】
【００１１】
この発明によれば、第１及び第２の負荷と並列に接続され、差動信号である第１及び第２の局部発振信号と差動増幅器により増幅された第１及び第２の高周波信号を混合して、第１及び第２の高周波信号を第１及び第２のベースバンド信号にダウンコンバートするミキシング回路と、そのミキシング回路及び負荷に対するカレントミラーを構成し、そのミキシング回路を流れる電流の値を設定する電流値設定回路とを設けるように構成したので、回路面積の縮小化を図ることができるとともに、ＤＣカットコンデンサによる周波数特性の影響を排除することができる効果がある。また、十分な利得と飽和特性を得ることができる効果がある。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１はこの発明の実施の形態１による高周波受信機を示す構成図であり、図において、差動ＲＦ信号入力端子１ａは第１のＲＦ信号（第１の高周波信号）を入力する端子であり、差動ＲＦ信号入力端子１ｂは第２のＲＦ信号（第２の高周波信号）を入力する端子である。
なお、第１のＲＦ信号は差動の正相側の信号であり、第２のＲＦ信号は差動の逆相側の信号である。
差動可変利得低雑音増幅器２は差動ＲＦ信号入力端子１ａ，１ｂにより入力された第１及び第２のＲＦ信号を増幅する。
【００１３】
負荷抵抗３ａは差動可変利得低雑音増幅器２と電源ＶＤＤの間に接続されている第１の負荷であり、差動可変利得低雑音増幅器２により増幅される第１のＲＦ信号の利得を設定する要素である。
負荷抵抗３ｂは差動可変利得低雑音増幅器２と電源ＶＤＤの間に接続されている第２の負荷であり、差動可変利得低雑音増幅器２により増幅される第２のＲＦ信号の利得を設定する要素である。
【００１４】
ミキシング回路４は負荷抵抗３ａ，３ｂと並列に直流的に直結されており、差動信号である第１及び第２のＬＯ信号（第１及び第２の局部発振信号）と差動可変利得低雑音増幅器２により増幅された第１及び第２のＲＦ信号を混合して、第１及び第２のＲＦ信号を第１及び第２のＢＢ信号（第１及び第２のベースバンド信号）にダウンコンバートする。
なお、第１のＬＯ信号は差動の正相側の信号であり、第２のＬＯ信号は差動の逆相側の信号である。
また、第１のＢＢ信号は差動の正相側の信号であり、第２のＢＢ信号は差動の逆相側の信号である。
【００１５】
差動ＬＯ信号入力端子５ａは第１のＬＯ信号を入力する端子であり、差動ＬＯ信号入力端子５ｂは第２のＬＯ信号を入力する端子である。
ｐ型ＭＯＳトランジスタ６ａはソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力し、ゲートから入力される第１のＬＯ信号にしたがってスイッチングする第１のトランジスタである。
ｐ型ＭＯＳトランジスタ６ｂはソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力し、ゲートから入力される第２のＬＯ信号にしたがってスイッチングする第２のトランジスタである。
【００１６】
ｐ型ＭＯＳトランジスタ７ａはソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力し、ゲートから入力される第１のＬＯ信号にしたがってスイッチングする第３のトランジスタである。
ｐ型ＭＯＳトランジスタ７ｂはソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力し、ゲートから入力される第２のＬＯ信号にしたがってスイッチングする第４のトランジスタである。
【００１７】
出力負荷抵抗８ａは一端がｐ型ＭＯＳトランジスタ６ａ，７ｂのドレインに接続され、他端が接地されている第１の出力負荷抵抗である。
出力負荷抵抗８ｂは一端がｐ型ＭＯＳトランジスタ６ｂ，７ａのドレインに接続され、他端が接地されている第２の出力負荷抵抗である。
差動ＢＢ信号出力端子９ａはｐ型ＭＯＳトランジスタ６ａ，７ｂのドレインが接続され、第１のＢＢ信号を出力する端子である。
差動ＢＢ信号出力端子９ｂはｐ型ＭＯＳトランジスタ６ｂ，７ａのドレインが接続され、第２のＢＢ信号を出力する端子である。
【００１８】
電流値設定回路１０はミキシング回路４及び負荷抵抗３ａ，３ｂに対するカレントミラーを構成し（図中、点線で囲まれている部分が、カレントミラー回路２０を構成している）、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂを流れる電流の値を設定する。
アイソレーション抵抗１１ａは一端がｐ型ＭＯＳトランジスタ６ａ，７ａのゲートに接続されている第１のアイソレーション抵抗である。
アイソレーション抵抗１１ｂは一端がｐ型ＭＯＳトランジスタ６ｂ，７ｂのゲートに接続されている第２のアイソレーション抵抗である。
【００１９】
基準抵抗１２は一端が電源ＶＤＤと接続され、他端がｐ型ＭＯＳトランジスタ１３のソースと接続されている。
ｐ型ＭＯＳトランジスタ１３はソースが基準抵抗１２の他端と接続され、ゲート及びドレインがアイソレーション抵抗１１ａ，１１ｂの他端と接続されている第５のトランジスタである。
【００２０】
カレントミラー回路１４は定電流源１７とグランドの間に接続されており、２つのｎ型ＭＯＳトランジスタ１５，１６から構成されている。
ｎ型ＭＯＳトランジスタ１５はドレインがｐ型ＭＯＳトランジスタ１３のゲート及びドレインと接続され、ソースが接地されている。
ｎ型ＭＯＳトランジスタ１６のゲート及びドレインがｎ型ＭＯＳトランジスタ１５のゲート及び定電流源１７と接続され、ソースが接地されている。
【００２１】
次に動作について説明する。
差動可変利得低雑音増幅器２は、差動ＲＦ信号入力端子１ａ，１ｂから第１及び第２のＲＦ信号が入力されると、第１及び第２のＲＦ信号を負荷抵抗３ａ，３ｂにより設定された利得に増幅する。
【００２２】
ミキシング回路４は、差動可変利得低雑音増幅器２が第１及び第２のＲＦ信号を増幅すると、増幅後の第１及び第２のＲＦ信号と差動ＬＯ信号入力端子５ａ，５ｂから入力された第１及び第２のＬＯ信号を混合して、第１及び第２のＲＦ信号を第１及び第２のＢＢ信号にダウンコンバートする。
ミキシング回路４の具体的な動作は以下の通りである。
【００２３】
差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号は、ｐ型ＭＯＳトランジスタ６ａ，６ｂのソースに入力され、差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号は、ｐ型ＭＯＳトランジスタ７ａ，７ｂのソースに入力される。
ｐ型ＭＯＳトランジスタ６ａは、ソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力すると、ゲートから入力される第１のＬＯ信号にしたがってスイッチングすることにより、第１のＲＦ信号の周波数と、第１のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
また、ｐ型ＭＯＳトランジスタ７ｂは、ソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力すると、ゲートから入力される第２のＬＯ信号にしたがってスイッチングすることにより、第２のＲＦ信号の周波数と、第２のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、ｐ型ＭＯＳトランジスタ６ａのドレインから出力された信号と、ｐ型ＭＯＳトランジスタ７ｂのドレインから出力された信号との和である第１のＢＢ信号が差動ＢＢ信号出力端子９ａから出力される。
【００２４】
ｐ型ＭＯＳトランジスタ６ｂは、ソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力すると、ゲートから入力される第２のＬＯ信号にしたがってスイッチングすることにより、第１のＲＦ信号の周波数と、第２のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
また、ｐ型ＭＯＳトランジスタ７ａは、ソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力すると、ゲートから入力される第１のＬＯ信号にしたがってスイッチングすることにより、第２のＲＦ信号の周波数と、第１のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、ｐ型ＭＯＳトランジスタ６ｂのドレインから出力された信号と、ｐ型ＭＯＳトランジスタ７ａのドレインから出力された信号との和である第２のＢＢ信号が差動ＢＢ信号出力端子９ｂから出力される。
【００２５】
ここで、図１の高周波受信機におけるフリッカ雑音は、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂを流れる電流に比例する。
この実施の形態１では、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂを流れる電流の値は、電流値設定回路１０が設定している。
即ち、ｐ型ＭＯＳトランジスタ１３に流れる電流を基準にして、基準抵抗１２の抵抗値と、ｐ型ＭＯＳトランジスタ１３のトランジスタサイズと、負荷抵抗３ａ，３ｂの抵抗値と、ｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂのトランジスタサイズとに比例する電流が折り返され、その折り返された電流がカレントミラー回路２０の電流として、ｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂに流れる。
【００２６】
なお、ｐ型ＭＯＳトランジスタ１３に流れる電流は、カレントミラー回路１４を構成しているｎ型ＭＯＳトランジスタ１５から供給される。
また、ｎ型ＭＯＳトランジスタ１５に流れる電流は、定電流源１７から供給される電流である。即ち、ｎ型ＭＯＳトランジスタ１６に流れる電流を基準にして、ｎ型ＭＯＳトランジスタ１５，１６のトランジスタサイズに比例する電流が折り返され、その折り返された電流がｎ型ＭＯＳトランジスタ１５に流れる。
【００２７】
したがって、電流値設定回路１０では、基準抵抗１２の抵抗値や負荷抵抗３ａ，３ｂの抵抗値などを適宜設定することで、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂに流れる電流を設定することになり、従来例のように、定電流源２０３ａ，２０３ｂを実装する必要がない（図５を参照）。
【００２８】
以上で明らかなように、この実施の形態１によれば、負荷抵抗３ａ，３ｂと並列に直流的に直結され、第１及び第２のＬＯ信号と差動可変利得低雑音増幅器２により増幅された第１及び第２のＲＦを混合して、第１及び第２のＲＦ信号を第１及び第２のＢＢ信号にダウンコンバートするミキシング回路４と、そのミキシング回路４及び負荷抵抗３ａ，３ｂに対するカレントミラーを構成し、そのミキシング回路４を流れる電流の値を設定する電流値設定回路１０とを設けるように構成したので、回路面積の縮小化を図ることができるとともに、ＤＣカットコンデンサによる周波数特性の影響を排除することができる効果がを奏する。また、十分な利得と飽和特性を得ることができる効果を奏する。
【００２９】
即ち、電流値設定回路１０には、従来例のように、定電流源２０３ａ，２０３ｂを実装する必要がないので、従来例よりも、回路面積を小さくすることができる。
差動可変利得低雑音増幅器２とミキシング回路４の間を、従来例のように、ＤＣカットコンデンサ１５０ａ，１５０ｂを介して接続する必要がないので、従来例よりも、回路面積を小さくすることができる。
また、ＤＣカットコンデンサ１５０ａ，１５０ｂがないので、ＤＣカットコンデンサ１５０ａ，１５０ｂの周波数特性の影響を受けることがない。
【００３０】
さらに、従来例のように、定電流源２０３ａ，２０３ｂやＤＣカットコンデンサ１５０ａ，１５０ｂが実装されていないので、差動可変利得低雑音増幅器２とミキシング回路４の段間の回路素子による寄生容量を低減することができる。このため、高周波受信機の利得が得られ易くなる。
また、差動可変利得低雑音増幅器２の負荷抵抗３ａ，３ｂと並列に高インピーダンスなミキシング回路４が直流的に直結されているので、ｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂに流れる電流を絞っても、高周波受信機の飽和特性が得られ易くなる。
【００３１】
なお、この実施の形態１では、ミキシング回路４及び電流値設定回路１０がＭＯＳトランジスタを用いて構成するものを示したが、ミキシング回路４及び電流値設定回路１０がバイポーラトランジスタを用いて構成するようにしてもよい。
【００３２】
実施の形態２．
図２はこの発明の実施の形態２による高周波受信機を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
負荷インダクタ３１ａは差動可変利得低雑音増幅器２と電源ＶＤＤの間に接続されている第１の負荷であり、差動可変利得低雑音増幅器２により増幅される第１のＲＦ信号の利得を設定する要素である。
負荷インダクタ３１ｂは差動可変利得低雑音増幅器２と電源ＶＤＤの間に接続されている第２の負荷であり、差動可変利得低雑音増幅器２により増幅される第２のＲＦ信号の利得を設定する要素である。
【００３３】
電流値設定回路３２はミキシング回路４及び負荷インダクタ３１ａ，３１ｂに対するカレントミラーを構成し（図中、点線で囲まれている部分が、カレントミラー回路２０を構成している）、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂを流れる電流の値を設定するが、図１の電流値設定回路１０と異なり、基準抵抗１２が省略されて、ｐ型ＭＯＳトランジスタ１３のソースが電源ＶＤＤと直接接続されている。
【００３４】
次に動作について説明する。
上記実施の形態１では、負荷抵抗３ａ，３ｂが差動可変利得低雑音増幅器２の負荷として機能するものについて示したが、負荷インダクタ３１ａ，３１ｂは、高周波的にはインピーダンスが十分高いため、差動可変利得低雑音増幅器２の負荷として機能する。
一方、直流的には、ほとんど無視できる程、負荷インダクタ３１ａ，３１ｂの抵抗値が小さいため、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂが電源ＶＤＤに短絡されていることになる。
このため、この実施の形態２では、カレントミラー回路２０の折り返しの基準となるｐ型ＭＯＳトランジスタ１３と電源ＶＤＤの間に基準抵抗１２を配置する必要がない。
その他は、上記実施の形態１と同様であるため説明を省略する。
【００３５】
以上で明らかなように、この実施の形態２によれば、負荷インダクタ３１ａ，３１ｂと並列に直流的に直結され、第１及び第２のＬＯ信号と差動可変利得低雑音増幅器２により増幅された第１及び第２のＲＦを混合して、第１及び第２のＲＦ信号を第１及び第２のＢＢ信号にダウンコンバートするミキシング回路４と、そのミキシング回路４及び負荷抵抗３ａ，３ｂに対するカレントミラーを構成し、そのミキシング回路４を流れる電流の値を設定する電流値設定回路３２とを設けるように構成したので、回路面積の縮小化を図ることができるとともに、ＤＣカットコンデンサによる周波数特性の影響を排除することができる効果がを奏する。また、十分な利得と飽和特性を得ることができる効果を奏する。
【００３６】
実施の形態３．
図３はこの発明の実施の形態３による高周波受信機を示す構成図であり、図において、図２と同一符号は同一または相当部分を示すので説明を省略する。
ただし、この実施の形態３では、ミキシング回路４は第１のミキシング回路を構成し、電流値設定回路３２は第１の電流値設定回路を構成する。
第２のミキシング回路であるミキシング回路４１は負荷インダクタ３１ａ，３１ｂと並列に直流的に直結されており、差動信号である第３及び第４のＬＯ信号（第３及び第４の局部発振信号）と差動可変利得低雑音増幅器２により増幅された第１及び第２のＲＦ信号を混合して、第１及び第２のＲＦ信号を第３及び第４のＢＢ信号（第３及び第４のベースバンド信号）にダウンコンバートする。
なお、第３のＬＯ信号は差動の正相側の信号であり、第４のＬＯ信号は差動の逆相側の信号である。また、第３及び第４のＬＯ信号は、第１及び第２のＬＯ信号と位相が９０°異なる信号である。
また、第３のＢＢ信号は差動の正相側の信号であり、第４のＢＢ信号は差動の逆相側の信号である。
【００３７】
差動ＬＯ信号入力端子４２ａは第３のＬＯ信号を入力する端子であり、差動ＬＯ信号入力端子４２ｂは第４のＬＯ信号を入力する端子である。
ｐ型ＭＯＳトランジスタ４３ａはソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力し、ゲートから入力される第３のＬＯ信号にしたがってスイッチングする第１のトランジスタである。
ｐ型ＭＯＳトランジスタ４３ｂはソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力し、ゲートから入力される第４のＬＯ信号にしたがってスイッチングする第２のトランジスタである。
【００３８】
ｐ型ＭＯＳトランジスタ４４ａはソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力し、ゲートから入力される第３のＬＯ信号にしたがってスイッチングする第３のトランジスタである。
ｐ型ＭＯＳトランジスタ４４ｂはソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力し、ゲートから入力される第４のＬＯ信号にしたがってスイッチングする第４のトランジスタである。
【００３９】
出力負荷抵抗４５ａは一端がｐ型ＭＯＳトランジスタ４３ａ，４４ｂのドレインに接続され、他端が接地されている第１の出力負荷抵抗である。
出力負荷抵抗４５ｂは一端がｐ型ＭＯＳトランジスタ４３ｂ，４４ａのドレインに接続され、他端が接地されている第２の出力負荷抵抗である。
差動ＢＢ信号出力端子４６ａはｐ型ＭＯＳトランジスタ４３ａ，４４ｂのドレインが接続され、第３のＢＢ信号を出力する端子である。
差動ＢＢ信号出力端子４６ｂはｐ型ＭＯＳトランジスタ４３ｂ，４４ａのドレインが接続され、第４のＢＢ信号を出力する端子である。
【００４０】
第２の電流値設定回路である電流値設定回路４７はミキシング回路４１に対するカレントミラーを構成し、ミキシング回路４１のｐ型ＭＯＳトランジスタ４３ａ，４３ｂ，４４ａ，４４ｂを流れる電流の値を設定する。
アイソレーション抵抗４８ａは一端がｐ型ＭＯＳトランジスタ４３ａ，４４ａのゲートに接続されている第１のアイソレーション抵抗である。
アイソレーション抵抗４８ｂは一端がｐ型ＭＯＳトランジスタ４３ｂ，４４ｂのゲートに接続されている第２のアイソレーション抵抗である。
ｐ型ＭＯＳトランジスタ４９はソースが電源ＶＤＤと接続され、ゲート及びドレインがアイソレーション抵抗４８ａ，４８ｂの他端と接続されている第５のトランジスタである。
ｎ型ＭＯＳトランジスタ５０はドレインがｐ型ＭＯＳトランジスタ４９のゲート及びドレインと接続され、ソースが接地されている。
【００４１】
次に動作について説明する。
この実施の形態３では、ミキシング回路４を構成する回路素子のパラメータと、ミキシング回路４１を構成する回路素子のパラメータはすべて同じであるものとする。
また、電流値設定回路３２におけるｐ型ＭＯＳトランジスタ１３のトランジスタサイズと、電流値設定回路４７におけるｐ型ＭＯＳトランジスタ４９のトランジスタサイズとが同じであるものとする。
また、電流値設定回路３２におけるｎ型ＭＯＳトランジスタ１５のトランジスタサイズと、電流値設定回路４７におけるｎ型ＭＯＳトランジスタ５０のトランジスタサイズとが同じであるものとする。
【００４２】
差動可変利得低雑音増幅器２は、差動ＲＦ信号入力端子１ａ，１ｂから第１及び第２のＲＦ信号が入力されると、第１及び第２のＲＦ信号を負荷インダクタ３１ａ，３１ｂにより設定された利得に増幅する。
差動可変利得低雑音増幅器２により増幅された第１及び第２のＲＦ信号は、ミキシング回路４，４１のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂ，４３ａ，４３ｂ，４４ａ，４４ｂのソースに同相で入力される。
【００４３】
ミキシング回路４は、差動可変利得低雑音増幅器２が第１及び第２のＲＦ信号を増幅すると、上記実施の形態１と同様にして、増幅後の第１及び第２のＲＦ信号と差動ＬＯ信号入力端子５ａ，５ｂから入力された第１及び第２のＬＯ信号を混合して、第１及び第２のＲＦ信号を第１及び第２のＢＢ信号にダウンコンバートする。
また、ミキシング回路４１は、差動可変利得低雑音増幅器２が第１及び第２のＲＦ信号を増幅すると、増幅後の第１及び第２のＲＦ信号と差動ＬＯ信号入力端子４２ａ，４２ｂから入力された第３及び第４のＬＯ信号を混合して、第１及び第２のＲＦ信号を第３及び第４のＢＢ信号にダウンコンバートする。
ミキシング回路４１の具体的な動作は以下の通りである。
【００４４】
ｐ型ＭＯＳトランジスタ４３ａは、ソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力すると、ゲートから入力される第３のＬＯ信号にしたがってスイッチングすることにより、第１のＲＦ信号の周波数と、第３のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
また、ｐ型ＭＯＳトランジスタ４４ｂは、ソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力すると、ゲートから入力される第４のＬＯ信号にしたがってスイッチングすることにより、第２のＲＦ信号の周波数と、第４のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、ｐ型ＭＯＳトランジスタ４３ａのドレインから出力された信号と、ｐ型ＭＯＳトランジスタ４４ｂのドレインから出力された信号との和である第３のＢＢ信号（第１のＢＢ信号と位相が９０°異なる信号）が差動ＢＢ信号出力端子４６ａから出力される。
【００４５】
ｐ型ＭＯＳトランジスタ４３ｂは、ソースから差動可変利得低雑音増幅器２により増幅された第１のＲＦ信号を入力すると、ゲートから入力される第４のＬＯ信号にしたがってスイッチングすることにより、第１のＲＦ信号の周波数と、第４のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
また、ｐ型ＭＯＳトランジスタ４４ａは、ソースから差動可変利得低雑音増幅器２により増幅された第２のＲＦ信号を入力すると、ゲートから入力される第３のＬＯ信号にしたがってスイッチングすることにより、第２のＲＦ信号の周波数と、第３のＬＯ信号の周波数との差の周波数を有する信号をドレインから出力する。
これにより、ｐ型ＭＯＳトランジスタ４３ｂのドレインから出力された信号と、ｐ型ＭＯＳトランジスタ４４ａのドレインから出力された信号との和である第４のＢＢ信号（第２のＢＢ信号と位相が９０°異なる信号）が差動ＢＢ信号出力端子４６ｂから出力される。
【００４６】
ここで、図３の高周波受信機におけるフリッカ雑音は、ミキシング回路４，４１のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂ，４３ａ，４３ｂ，４４ａ，４４ｂを流れる電流に比例する。
この実施の形態３では、ミキシング回路４のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂを流れる電流の値は、上記実施の形態１と同様に、電流値設定回路３２が設定している。
また、ミキシング回路４１のｐ型ＭＯＳトランジスタ４３ａ，４３ｂ，４４ａ，４４ｂを流れる電流の値は、電流値設定回路４７が設定している。
即ち、ｐ型ＭＯＳトランジスタ４９に流れる電流を基準にして、ｐ型ＭＯＳトランジスタ４９のトランジスタサイズと、ｐ型ＭＯＳトランジスタ４３ａ，４３ｂ，４４ａ，４４ｂのトランジスタサイズとに比例する電流が折り返され、その折り返された電流が、ｐ型ＭＯＳトランジスタ４３ａ，４３ｂ，４４ａ，４４ｂに流れる。
【００４７】
なお、ｐ型ＭＯＳトランジスタ４９に流れる電流は、ｎ型ＭＯＳトランジスタ５０から供給される。
ｎ型ＭＯＳトランジスタ５０に流れる電流は、定電流源１７から供給される電流である。即ち、ｎ型ＭＯＳトランジスタ１６に流れる電流を基準にして、ｎ型ＭＯＳトランジスタ５０，１６のトランジスタサイズに比例する電流が折り返され、その折り返された電流がｎ型ＭＯＳトランジスタ５０に流れる。
【００４８】
したがって、電流値設定回路４７では、ミキシング回路４１のｐ型ＭＯＳトランジスタ４３ａ，４３ｂ，４４ａ，４４ｂやｐ型ＭＯＳトランジスタ４９のトランジスタサイズなどを適宜設定することで、ミキシング回路４１のｐ型ＭＯＳトランジスタ４３ａ，４３ｂ，４４ａ，４４ｂに流れる電流を設定することになり、従来例のように、定電流源２０３ａ，２０３ｂを実装する必要がない（図５を参照）。
【００４９】
以上で明らかなように、この実施の形態３によれば、上記実施の形態１，２と同様の効果を奏するほか、第１及び第２のＬＯ信号と位相が９０°異なる第３及び第４のＬＯ信号を入力すれば、直交復調器として使用することができる効果を奏する。
【００５０】
実施の形態４．
上記実施の形態３では、ミキシング回路４に対する電流値設定回路３２と、ミキシング回路４１に対する電流値設定回路４７とを別個に設けるものについて示したが、図４に示すように、電流値設定回路３２が電流値設定回路４７の機能を兼ねて、ミキシング回路４，４１を流れる電流の値を設定するようにしてもよい。
【００５１】
即ち、この実施の形態４では、ミキシング回路４，４１のｐ型ＭＯＳトランジスタ６ａ，６ｂ，７ａ，７ｂ，４３ａ，４３ｂ，４４ａ，４４ｂと、ｐ型ＭＯＳトランジスタ１３からカレントミラー回路を構成し、そのカレントミラー回路の電流の折り返しの基準となる１つのｐ型ＭＯＳトランジスタ１３をミキシング回路４，４１で共通に使用するようにしている（ｐ型ＭＯＳトランジスタ４９を省略している）。
この実施の形態４によれば、上記実施の形態３と同様の効果を奏するほか、更なる小形化を図ることができる効果を奏する。
【図面の簡単な説明】
【００５２】
【図１】この発明の実施の形態１による高周波受信機を示す構成図である。
【図２】この発明の実施の形態２による高周波受信機を示す構成図である。
【図３】この発明の実施の形態３による高周波受信機を示す構成図である。
【図４】この発明の実施の形態４による高周波受信機を示す構成図である。
【図５】非特許文献１に開示されている高周波受信機を示す構成図である。
【符号の説明】
【００５３】
１ａ，１ｂ  差動ＲＦ信号入力端子、２  差動可変利得低雑音増幅器、３ａ  負荷抵抗（第１の負荷）、３ｂ  負荷抵抗（第２の負荷）、４  ミキシング回路（第１のミキシング回路）、５ａ，５ｂ  差動ＬＯ信号入力端子、６ａ  ｐ型ＭＯＳトランジスタ（第１のトランジスタ）、６ｂ  ｐ型ＭＯＳトランジスタ（第２のトランジスタ）、７ａ  ｐ型ＭＯＳトランジスタ（第３のトランジスタ）、７ｂ  ｐ型ＭＯＳトランジスタ（第４のトランジスタ）、８ａ  出力負荷抵抗（第１の出力負荷抵抗）、８ｂ  出力負荷抵抗（第２の出力負荷抵抗）、９ａ，９ｂ  差動ＢＢ信号出力端子、１０  電流値設定回路、１１ａ  アイソレーション抵抗（第１のアイソレーション抵抗）、１１ｂ  アイソレーション抵抗（第２のアイソレーション抵抗）、１２  基準抵抗、１３  ｐ型ＭＯＳトランジスタ（第５のトランジスタ）、１４  カレントミラー回路、１５，１６  ｎ型ＭＯＳトランジスタ、２０  カレントミラー回路、３１ａ  負荷インダクタ（第１の負荷）、３１ｂ  負荷インダクタ（第２の負荷）、３２  電流値設定回路（第１の電流値設定回路）、４１  ミキシング回路（第２のミキシング回路）、４２ａ，４２ｂ  差動ＬＯ信号入力端子、４３ａ  ｐ型ＭＯＳトランジスタ（第１のトランジスタ）、４３ｂ  ｐ型ＭＯＳトランジスタ（第２のトランジスタ）、４４ａ  ｐ型ＭＯＳトランジスタ（第３のトランジスタ）、４４ｂ  ｐ型ＭＯＳトランジスタ（第４のトランジスタ）、４５ａ  出力負荷抵抗（第１の出力負荷抵抗）、４５ｂ  出力負荷抵抗（第２の出力負荷抵抗）、４６ａ，４６ｂ  差動ＢＢ信号出力端子、４７  電流値設定回路（第２の電流値設定回路）、４８ａ  アイソレーション抵抗（第１のアイソレーション抵抗）、４８ｂ  アイソレーション抵抗（第２のアイソレーション抵抗）、４９  ｐ型ＭＯＳトランジスタ（第５のトランジスタ）、５０  ｎ型ＭＯＳトランジスタ。
【図１】
2008252284.tif 000003
【図２】
2008252284.tif 000004
【図３】
2008252284.tif 000005
【図４】
2008252284.tif 000006
【図５】
2008252284.tif 000007