(57)【要約】【課題】占有面積が増加することを防ぐことができると共に、広範囲の電源電圧の昇圧に適した電圧発生回路及びその制御方法を提供する。【解決手段】第１クロック信号ＣＬＫ１が入力され、第１の外部電源の電圧を第１の電圧ステップでポンピングした電圧Ｖ１を発生させる第１チャージポンプ部１０と、電圧選択指令信号ＣＨＮ１に基づいて、第１チャージポンプ部１０によって発生した電圧Ｖ１又は第２の外部電源の電圧Ｖ１１を選択することを決定する電圧選択部４０と、第１クロック信号ＣＬＫ１の電圧レベルを、第２の電圧レベルに変換するレベル変換部２２と、レベル変換部２２によって変換された第２クロック信号ＣＬＫ２が入力され、選択された電圧Ｖ１又は第２の外部電源の電圧Ｖ１１を、第２の電圧ステップでポンピングした電圧Ｖ２、Ｖ３を発生させる第２チャージポンプ部２０Ａ、２０Ｃと、を備える。【選択図】図１
2008193766.tif 000002
【特許請求の範囲】
【請求項１】
入力と出力との間に複数のチャージポンプ部が設けられた電圧発生回路において、
第１の電圧レベルを有する第１クロック信号が入力され、第１の外部電源の電圧を第１の電圧ステップで段階的にポンピングした第１プリチャージポンピング電圧を発生させる第１チャージポンプ部と、
前記第１の外部電源又は該第１の外部電源よりも電圧値が高い第２の外部電源に接続され、電圧選択指令信号に基づいて、前記第１チャージポンプ部によって発生した前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を選択することを決定する電圧選択部と、
前記第１クロック信号の電圧レベルを、前記第１の電圧レベルよりも高い電圧レベルである第２の電圧レベルに変換するレベル変換部と、
前記レベル変換部によって変換された第２の電圧レベルを有する第２クロック信号が入力され、前記電圧選択部によって選択された前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を、前記第１の電圧ステップよりも電位差が大きい第２の電圧ステップで段階的にポンピングした第２プリチャージポンピング電圧を発生させる第２チャージポンプ部と、
を備えることを特徴とする電圧発生回路。
【請求項２】
前記電圧選択部によって、前記第１プリチャージポンピング電圧を選択することを決定した後に、前記第１チャージポンプ部が、前記第１プリチャージポンピング電圧を発生させる電圧発生調整部を備えることを特徴とする請求項１に記載の電圧発生回路。
【請求項３】
前記電圧発生調整部は、前記電圧選択指令信号と、前記第１チャージポンプ部の起動制御信号との内の少なくとも一方の信号の位相を遅延させた遅延信号を生成する遅延部と、前記遅延信号及び前記少なくとも一方の信号に基づいて、前記第１プリチャージポンピング電圧を発生させる電圧発生指令信号を生成する生成部と、を備えることを特徴とする請求項２に記載の電圧発生回路。
【請求項４】
前記第２チャージポンプ部に印加する電圧値を、前記第１の外部電源の電圧値へ近づける又は前記第２の外部電源の電圧値へ近づけるようにアシストするアシスト回路を備えることを特徴とする請求項１に記載の電圧発生回路。
【請求項５】
前記アシスト回路は、前記第１の外部電源の電源ラインと前記第２チャージポンプ部との間、又は前記第２の外部電源の電源ラインと前記第２チャージポンプ部との間にそれぞれ接続されるアシストダイオードを備えることを特徴とする請求項４に記載の電圧発生回路。
【請求項６】
前記電圧選択部によって、前記第１プリチャージポンピング電圧を選択することが決定されている場合に、前記第２チャージポンプ部が停止した後、該第２チャージポンプ部の出力電圧値を低下させる出力電圧調整部と、前記出力電圧調整部によって、前記出力電圧値が基準電圧値よりも低下した後に、前記電圧選択部に、該電圧選択部を前記第１の外部電源に接続させる接続指令信号を出力する指令信号出力部と、を備えることを特徴とする請求項１ないし請求項３のいずれか１項に記載の電圧発生回路。
【請求項７】
前記第１チャージポンプ部に入力される前記第１クロック信号の位相を、前記第２チャージポンプ部に入力される前記第２クロック信号の位相よりも遅らせるクロック信号遅延部を備えることを特徴とする請求項１に記載の電圧発生回路。
【請求項８】
前記第１チャージポンプ部と前記第２チャージポンプ部との内の少なくともいずれか一方のチャージポンプ部が複数に亘り互いに並列接続され、前記第１チャージポンプ部に入力される前記第１クロック信号と、前記第２チャージポンプ部に入力される前記第２クロック信号との内の少なくともいずれか一方のクロック信号の位相を、互いに異ならせる位相調整部を備えることを特徴とする請求項１に記載の電圧発生回路。
【請求項９】
前記第２チャージポンプ部が複数に亘り互いに並列接続され、該第２チャージポンプ部の出力電圧値に基づいて変化する電圧値が所定電圧値を超えたことを検出する検出部と、前記検出部の検出結果に基づいて、前記複数の第２チャージポンプ部の内の少なくとも一つの第２チャージポンプ部に前記第２クロック信号を入力することを停止させるクロック信号供給停止部と、を備えることを特徴とする請求項８に記載の電圧発生回路。
【請求項１０】
入力と出力との間に、プリチャージポンピング電圧を発生させる複数のポンピングステップが設けられた電圧発生回路の制御方法において、
第１の電圧レベルを有する第１クロック信号が用いられ、第１の外部電源の電圧を第１の電圧ステップで段階的にポンピングした第１プリチャージポンピング電圧を発生させる第１ポンピングステップと、
前記第１の外部電源又は該第１の外部電源よりも電圧値が高い第２の外部電源が用いられ、電圧選択指令信号に基づいて、前記第１ポンピングステップによって発生した前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を選択することを決定する電圧選択ステップと、
前記第１クロック信号の電圧レベルを、前記第１の電圧レベルよりも高い電圧レベルである第２の電圧レベルに変換するレベル変換ステップと、
前記レベル変換ステップによって変換された第２の電圧レベルを有する第２クロック信号が用いられ、前記電圧選択ステップによって選択された前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を、前記第１の電圧ステップよりも電位差が大きい第２の電圧ステップで段階的にポンピングした第２プリチャージポンピング電圧を発生させる第２ポンピングステップと、
を備えることを特徴とする電圧発生回路の制御方法。
【請求項１１】
前記電圧選択ステップによって、前記第１プリチャージポンピング電圧を選択することを決定した後に、前記第１ポンピングステップが、前記第１プリチャージポンピング電圧を発生させる電圧発生調整ステップを備えることを特徴とする請求項１０に記載の電圧発生回路の制御方法。
【請求項１２】
前記電圧発生調整ステップは、前記電圧選択指令信号と、前記第１ポンピングステップの起動制御信号との内の少なくとも一方の信号の位相を遅延させた遅延信号を生成する遅延ステップと、前記遅延信号及び前記少なくとも一方の信号に基づいて、前記第１プリチャージポンピング電圧を発生させる電圧発生指令信号を生成する生成ステップと、を備えることを特徴とする請求項１１に記載の電圧発生回路の制御方法。
【請求項１３】
前記第２ポンピングステップに用いる電圧値を、前記第１の外部電源の電圧値へ近づける又は前記第２の外部電源の電圧値へ近づけるようにアシストするステップを備えることを特徴とする請求項１０に記載の電圧発生回路の制御方法。
【請求項１４】
前記電圧選択ステップによって、前記第１プリチャージポンピング電圧を選択することが決定されている場合に、前記第２ポンピングステップの終了後、前記第２ポンピングステップによって発生させた電圧値を低下させる出力電圧調整ステップと、前記出力電圧調整ステップにより、前記第２ポンピングステップによって発生させた電圧値が基準電圧値よりも低下した後に、前記電圧選択ステップに、該電圧選択ステップにおいて前記第１の外部電源を用いるように指示する指示ステップと、を備えることを特徴とする請求項１０ないし請求項１２のいずれか１項に記載の電圧発生回路の制御方法。
【請求項１５】
前記第１ポンピングステップに用いられる前記第１クロック信号の位相を、前記第２ポンピングステップに用いられる前記第２クロック信号の位相よりも遅らせるクロック信号遅延ステップを備えることを特徴とする請求項１０に記載の電圧発生回路の制御方法。
【請求項１６】
前記第１ポンピングステップと前記第２ポンピングステップとの内の少なくともいずれか一方のポンピングステップが複数並列に実行され、前記第１ポンピングステップに用いられる前記第１クロック信号と、前記第２ポンピングステップに用いられる前記第２クロック信号との内の少なくともいずれか一方のクロック信号の位相を、互いに異ならせる位相調整ステップを備えることを特徴とする請求項１０に記載の電圧発生回路の制御方法。
【請求項１７】
前記第２ポンピングステップが複数並列に実行され、該第２ポンピングステップによって発生する電圧値に基づいて変化する電圧値が所定電圧値を超えたことを検出する検出ステップと、前記検出ステップの検出結果に基づいて、前記複数の第２ポンピングステップの内の少なくとも一つの第２ポンピングステップに前記第２クロック信号が用いられることを停止させるクロック信号供給停止ステップと、を備えることを特徴とする請求項１６に記載の電圧発生回路の制御方法。
【請求項１８】
前記第１チャージポンプ部には、該第１チャージポンプ部の活性を維持する第１制御信号が入力されると共に、前記第２チャージポンプ部には、前記第１制御信号とは異なる制御信号であって、前記第２チャージポンプ部の活性を維持する第２制御信号が入力される請求項１に記載の電圧発生回路を備えることを特徴とする不揮発性記憶装置。
【請求項１９】
不揮発性記憶素子に対して書き込みを行うプログラムモードと、前記不揮発性記憶素子に対して消去を行うイレースモードとを有し、前記第２チャージポンプ部は、前記プログラムモードに応じた第１電圧を発生させる第３チャージポンプ部と、前記イレースモードに応じた第２電圧を発生させる第４チャージポンプ部と、を有することを特徴とする請求項１８に記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧発生回路及びその制御方法に関する。
【背景技術】
【０００２】
例えば、フラッシュメモリ等の不揮発性メモリにおいては、メモリセルへの書き込み動作や消去動作には、±１６Ｖ以上の高電圧が必要とされている。このため、従来の不揮発性メモリにおいては、メモリチップ内に、例えば、１．８Ｖ〜３Ｖの電源電圧を昇圧し、高電圧を発生させる電圧発生回路が備えられている。
【０００３】
特許文献１には、上記の電圧発生回路を備えた不揮発性メモリを有する半導体集積回路が開示されている。この半導体集積回路においては、電圧発生回路が、電源電圧に基づいて第１段階の昇圧を行うチャージポンプを、容量並列型によって構成すると共に、前記チャージポンプにより昇圧された電圧に基づいて第２段階の昇圧を行うチャージポンプを、容量直列型で構成している。
【０００４】
上記の半導体集積回路においては、容量並列型のチャージポンプによって、第１段階の昇圧を行うと、容量直列型のチャージポンプによって、第１段階の昇圧を行う場合とは異なり、容量成分の接続段数が増加しても、寄生容量にチャージ電荷が蓄えられて、昇圧後の電圧が飽和してしまうという不都合が生じることがない。
【０００５】
さらに、上記の半導体集積回路においては、容量直列型のチャージポンプによって、第２段階の昇圧を行うと、直列に接続された各段の容量成分に印加される電圧は、ほぼ等しくなり、耐圧設計が容易になる。したがって、上記の半導体集積回路においては、容量直列型のチャージポンプによって、第１段階の昇圧を行うと共に、容量並列型のチャージポンプによって、第２段階の昇圧を行う場合に比べて、上述したように、不都合を生じさせることがない。このため、上記の半導体集積回路においては、効率良く電源電圧を昇圧し、高電圧を発生させることができる。
【特許文献１】特開２００２−２６２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の半導体集積回路のように、チャージポンプによって、１．８Ｖ〜３Ｖのような広範囲に亘る電源電圧に対応させて、高電圧を発生させるようにすると、１．８Ｖの電源電圧を、段階的に所定の高電圧に昇圧させるためには、３Ｖの電源電圧を、段階的に前記所定の高電圧と同じ電圧に昇圧させる場合に比べて、電圧発生回路の電圧増加ステージ数を増加させなければならない。そこで、上記の半導体集積回路においては、電圧増加ステージ数の増加に伴って、電圧発生回路の占有面積が増加してしまうことになる。
【０００７】
また、上記の半導体集積回路においては、１．８Ｖの電源電圧を、段階的に所定の高電圧に昇圧させることに対応させて、電圧増加ステージ数が定められているため、３Ｖの電源電圧を、段階的に前記所定の高電圧と同じ電圧に昇圧させる場合には、すべての電圧増加ステージの内の一部しか使用する必要がない。そこで、上記の半導体集積回路においては、３Ｖの電源電圧を、前記所定の高電圧と同じ電圧に昇圧させる場合には、すべての電圧増加ステージを使用しておらず、電圧発生回路の設計が最適なものであるとは言い難かった。
【０００８】
この発明は、このような状況に鑑み提案されたものであって、占有面積が増加することを防ぐことができると共に、広範囲の電源電圧の昇圧に適した電圧発生回路及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明に係る電圧発生回路は、入力と出力との間に複数のチャージポンプ部が設けられた電圧発生回路において、第１の電圧レベルを有する第１クロック信号が入力され、第１の外部電源の電圧を第１の電圧ステップで段階的にポンピングした第１プリチャージポンピング電圧を発生させる第１チャージポンプ部と、前記第１の外部電源又は該第１の外部電源よりも電圧値が高い第２の外部電源に接続され、電圧選択指令信号に基づいて、前記第１チャージポンプ部によって発生した前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を選択することを決定する電圧選択部と、前記第１クロック信号の電圧レベルを、前記第１の電圧レベルよりも高い電圧レベルである第２の電圧レベルに変換するレベル変換部と、前記レベル変換部によって変換された第２の電圧レベルを有する第２クロック信号が入力され、前記電圧選択部によって選択された前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を、前記第１の電圧ステップよりも電位差が大きい第２の電圧ステップで段階的にポンピングした第２プリチャージポンピング電圧を発生させる第２チャージポンプ部と、を備えることを特徴とする。
【００１０】
請求項１の発明に係る電圧発生回路によれば、電圧選択部を備えることにより、第１の外部電源の電圧をポンピングした第１プリチャージポンピング電圧又は第１の外部電源よりも電圧値が高い第２の外部電源の電圧の一方を選択し、選択する電圧の値を、電圧発生回路が出力する電圧値に、より近いものにすることができる。
また、請求項１の発明によれば、第２チャージポンプ部によって、電圧発生回路が出力する電圧値に近い値を有する電圧がポンピングされて、第２プリチャージポンピング電圧を発生させるため、第２プリチャージポンピング電圧に到達させる時間を早めることができる。そこで、請求項１の発明によれば、第２プリチャージポンピング電圧にポンピングする効率を高めることができる。
さらに、請求項１の発明によれば、第２チャージポンプ部の第２の電圧ステップの電位差を、第１チャージポンプ部の第１の電圧ステップの電位差よりも広くすることにより、第１の電圧ステップの電位差に基づいて電圧増加ステージ数を定める場合に比べて、第２チャージポンプ部の電圧増加ステージ数を減少させることができる。そこで、請求項１の発明によれば、第２チャージポンプ部の電圧増加ステージ数が減少することに伴って、第２チャージポンプ部の占有面積を減少させることができ、電圧発生回路の占有面積も減少させることができる。
【００１１】
請求項１０の発明に係る電圧発生回路の制御方法は、入力と出力との間に、プリチャージポンピング電圧を発生させる複数のポンピングステップが設けられた電圧発生回路の制御方法において、第１の電圧レベルを有する第１クロック信号が用いられ、第１の外部電源の電圧を第１の電圧ステップで段階的にポンピングした第１プリチャージポンピング電圧を発生させる第１ポンピングステップと、前記第１の外部電源又は該第１の外部電源よりも電圧値が高い第２の外部電源が用いられ、電圧選択指令信号に基づいて、前記第１ポンピングステップによって発生した前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を選択することを決定する電圧選択ステップと、前記第１クロック信号の電圧レベルを、前記第１の電圧レベルよりも高い電圧レベルである第２の電圧レベルに変換するレベル変換ステップと、前記レベル変換ステップによって変換された第２の電圧レベルを有する第２クロック信号が用いられ、前記電圧選択ステップによって選択された前記第１プリチャージポンピング電圧又は前記第２の外部電源の電圧を、前記第１の電圧ステップよりも電位差が大きい第２の電圧ステップで段階的にポンピングした第２プリチャージポンピング電圧を発生させる第２ポンピングステップと、を備えることを特徴とする。
【００１２】
請求項１０の発明に係る電圧発生回路の制御方法によれば、電圧選択ステップを備えることにより、第１の外部電源の電圧をポンピングした第１プリチャージポンピング電圧又は第１の外部電源よりも電圧値が高い第２の外部電源の電圧の一方を選択し、選択する電圧の値を、電圧発生回路が出力する電圧値に、より近いものにすることができる。
また、請求項１０の発明によれば、第２ポンピングステップによって、電圧発生回路が出力する電圧値に近い値を有する電圧がポンピングされて、第２プリチャージポンピング電圧を発生させるため、第２プリチャージポンピング電圧に到達させる時間を早めることができる。そこで、請求項１０の発明によれば、第２プリチャージポンピング電圧にポンピングする効率を高めることができる。
さらに、請求項１０の発明によれば、第２ポンピングステップの第２の電圧ステップの電位差を、第１ポンピングステップの第１の電圧ステップの電位差よりも広くすることにより、第１の電圧ステップの電位差に基づいて電圧増加ステージ数を定める場合に比べて、第２ポンピングステップの電圧増加ステージ数を減少させることができる。
【発明の効果】
【００１３】
本発明の電圧発生回路及びその制御方法によれば、第１の外部電源の電圧をポンピングした第１プリチャージポンピング電圧又は第１の外部電源よりも電圧値が高い第２の外部電源の電圧の一方を選択し、選択する電圧の値を、電圧発生回路が出力する電圧値に、より近いものにすることができる。
また、本発明によれば、電圧発生回路が出力する電圧値に近い値を有する電圧がポンピングされて、第２プリチャージポンピング電圧を発生させるため、第２プリチャージポンピング電圧に到達させる時間を早めることができる。そこで、本発明によれば、第２プリチャージポンピング電圧にポンピングする効率を高めることができる。
さらに、本発明によれば、第２の電圧ステップの電位差を、第１の電圧ステップの電位差よりも広くすることにより、第１の電圧ステップの電位差に基づいて電圧増加ステージ数を定める場合に比べて、第２ポンピングステップの電圧増加ステージ数を減少させることができる。
【発明を実施するための最良の形態】
【００１４】
＜実施形態１＞
本発明の実施形態１を、図１を参照しつつ説明する。ここでは、本発明の電圧発生回路を、フラッシュメモリが備える電圧発生部を例に挙げて説明する。図１は、フラッシュメモリの電圧発生部１の構成を示すブロック図である。電圧発生部１は、第１チャージポンプ回路１０と、第２チャージポンプ回路２０と、レギレーション回路３０と、切替回路４０とを備えている。
【００１５】
第１チャージポンプ回路１０は、第１バッファ回路１１と、第１ポンピング回路１５とを備えている。第１バッファ回路１１は、図示しない制御回路及び発振回路に接続されている。また、第１バッファ回路１１は、電圧検出回路５０に接続されている。第１ポンピング回路１５は、入力端子（ＩＮ１）を介し、外部電源供給ラインＬ１に接続されている。本実施形態では、外部電源電圧の値が、１．８Ｖ又は３Ｖに設定されている。第１ポンピング回路１５の出力は、出力端子（ＯＵＴ１）に接続されている。なお、電圧値が１．８Ｖの外部電源は、本発明の第１の外部電源に相当する。電圧値が３Ｖの外部電源は、本発明の第２の外部電源に相当する。
【００１６】
本実施形態では、電圧発生部１が、３つの第２チャージポンプ回路２０Ａ、２０Ｂ、２０Ｃを備えている。第２チャージポンプ回路２０Ａは、第２バッファ回路２１と、第２ポンピング回路２５Ａとを備えている。第２チャージポンプ回路２０Ｃは、第２バッファ回路２１と、第２ポンピング回路２５Ｃとを備えている。
【００１７】
各第２バッファ回路２１の入力は、前記制御回路及び前記発振回路に接続されている。各第２バッファ回路２１が備えるレベル変換回路２２の出力は、第２ポンピング回路２５Ａの入力又は第２ポンピング回路２５Ｃの入力に接続されている。
【００１８】
第２チャージポンプ回路２０Ａの第２ポンピング回路２５Ａは、入力端子（ＩＮ２）を介し、内部電源供給ラインＬ２に接続されている。第２ポンピング回路２５Ａの出力は、出力端子（ＯＵＴ２）に接続されている。
【００１９】
第２チャージポンプ回路２０Ｃの第２ポンピング回路２５Ｃは、入力端子（ＩＮ３）を介し、前記内部電源供給ラインＬ２に接続されている。第２ポンピング回路２５Ｃの出力は、出力端子（ＯＵＴ４）に接続されている。
【００２０】
第２チャージポンプ回路２０Ｂは、第２バッファ回路２１と、第２ポンピング回路２５Ｂとを備えている。第２チャージポンプ回路２０Ｂの第２バッファ回路２１は、第２チャージポンプ回路２０Ａ、２０Ｃの各第２バッファ回路２１と同様に構成されている。第２チャージポンプ回路２０Ｂの第２バッファ回路２１の入力は、前記発振回路及び前記制御回路に接続されている。前記第２バッファ回路２１が備えるレベル変換回路２２の出力は、第２ポンピング回路２５Ｂの入力に接続されている。
【００２１】
第２ポンピング回路２５Ｂは、入力端子（ＩＮ４）を介し、グランドに接続されている。第２ポンピング回路２５Ｂの出力は、出力端子（ＯＵＴ３）に接続されている。
【００２２】
レギレーション回路３０Ａの入力は、第２チャージポンプ回路２０Ａの出力端子（ＯＵＴ２）に接続されている。レギレーション回路３０Ａの出力は、ワード線ＷＬに接続されている。レギレーション回路３０Ｂの入力は、第２チャージポンプ回路２０Ｂの出力端子（ＯＵＴ３）に接続されている。レギレーション回路３０Ｂの出力は、前記ワード線ＷＬに接続されている。レギレーション回路３０Ｃの入力は、第２チャージポンプ回路２０Ｃの出力端子（ＯＵＴ４）に接続されている。レギレーション回路３０Ｃの出力は、ビット線ＢＬに接続されている。
【００２３】
切替回路４０は、入力端子（ＩＮ５）と、入力端子（ＩＮ６）と、スイッチＳＷと、端子Ｔ１、Ｔ２と、出力端子（ＯＵＴ５）とを備えている。入力端子（ＩＮ５）は、前記第１チャージポンプ回路１０の出力端子（ＯＵＴ１）に接続されている。さらに、入力端子（ＩＮ５）は、端子Ｔ１に接続されている。
【００２４】
端子Ｔ２は、入力端子（ＩＮ６）を介し、前記外部電源供給ラインＬ１に接続されている。スイッチＳＷは、前記電圧検出回路５０に接続されていると共に、出力端子（ＯＵＴ５）に接続されている。出力端子（ＯＵＴ５）は、前記内部電源供給ラインＬ２に接続されている。
【００２５】
次に、実施形態１の電圧発生部１の動作を説明する。最初に、電圧検出回路５０によって、外部電源電圧の値が１．８Ｖであることを検出した場合の動作を説明する。本実施形態では、電圧検出回路５０が、外部電源電圧の値が１．８Ｖであることを検出すると、電圧検出回路５０は、ハイレベルの切替信号ＣＨＮ１を、切替回路４０のスイッチＳＷに出力する。スイッチＳＷは、ハイレベルの切替信号ＣＨＮ１を受信すると、端子Ｔ１に接続される。合わせて、電圧検出回路５０は、前記ハイレベルの切替信号ＣＨＮ１を、第１チャージポンプ回路１０の第１バッファ回路１１に出力する。なお、切替信号ＣＨＮ１は、本発明の電圧選択指令信号に相当する。
【００２６】
本実施形態では、発振回路によって、第１バッファ回路１１に、１．８Ｖの振幅を有する第１動作クロック信号ＣＬＫ１が入力されると共に、制御回路によって、第１バッファ回路１１に、ハイレベルの制御信号ＥＮ０が入力されると、第１バッファ回路１１は、第１ポンピング回路１５に、１．８Ｖの振幅を有する第１動作クロック信号ＣＬＫ１を出力する。なお、第１動作クロック信号ＣＬＫ１は、本発明の第１クロック信号に相当する。また、１．８Ｖは、本発明の第１の電圧レベルに相当する。
【００２７】
第１動作クロック信号ＣＬＫ１が、第１ポンピング回路１５に入力されると、第１ポンピング回路１５は、昇圧動作を開始する。本実施形態では、第１ポンピング回路１５が、昇圧用コンデンサが複数段に亘って接続された容量並列型のチャージポンプによって構成されている。前記チャージポンプにおいては、各昇圧用コンデンサによって、昇圧ステージが形成されている。第１ポンピング回路１５は、外部電源供給ラインＬ１によって、１．８Ｖの外部電源電圧が供給され、初段の昇圧用コンデンサに電荷を蓄積する。
【００２８】
その後、第１ポンピング回路１５では、初段の昇圧用コンデンサに接続された制御端子を通じて、第１動作クロック信号ＣＬＫ１により、前記昇圧用コンデンサに、１．８Ｖの電圧が供給される。これにより、初段の昇圧用コンデンサに電荷が蓄積され、該コンデンサの両端電圧が上昇する。
【００２９】
続いて、初段の昇圧用コンデンサに蓄積された電荷が、次段の昇圧用コンデンサに供給される。そして、次段の昇圧用コンデンサでは、初段の昇圧用コンデンサと同様に、第１動作クロック信号ＣＬＫ１により、該次段の昇圧用コンデンサに、１．８Ｖの電圧が供給される。このため、第１ポンピング回路１５では、複数の昇圧用コンデンサによって、１段毎に、昇圧用コンデンサの両端電圧が上昇し、１．８Ｖの電圧が、３Ｖ付近の電圧に向けて順次昇圧される。本実施形態では、１．８Ｖの昇圧間隔が、本発明の第１の電圧ステップに相当する。
【００３０】
なお、前記制御回路によって、第１バッファ回路１１に、ローレベルの制御信号ＥＮ０が入力されると、第１バッファ回路１１は、第１ポンピング回路１５に、第１動作クロック信号ＣＬＫ１を出力しない。これにより、第１ポンピング回路１５は、昇圧動作を停止する。
【００３１】
第１チャージポンプ回路１０は、切替回路４０に、３Ｖ付近の電圧値を有する昇圧電圧Ｖ１を供給する。昇圧電圧Ｖ１は、図示しないレギレーション回路によって、加減算処理がされ、電圧値が３Ｖに調整される。昇圧電圧Ｖ１は、１．８Ｖの電圧が、複数の昇圧用コンデンサによって、３Ｖ付近の電圧に昇圧されたものであるから、本発明の第１プリチャージポンピング電圧に相当する。
【００３２】
昇圧電圧Ｖ１は、切替回路４０の入力端子（ＩＮ５）、端子Ｔ１、スイッチＳＷ及び出力端子（ＯＵＴ５）を通じて、内部電源供給ラインＬ２に供給される。本実施形態では、発振回路によって、各第２チャージポンプ回路２０Ａ〜２０Ｃの第２バッファ回路２１に、１．８Ｖの振幅を有する第１動作クロック信号ＣＬＫ１がそれぞれ入力されると共に、制御回路によって、各第２チャージポンプ回路２０Ａ〜２０Ｃの第２バッファ回路２１に、ハイレベルの制御信号ＥＮ１Ａ〜ＥＮ１Ｃがそれぞれ入力されると、各レベル変換回路２２は、第１動作クロック信号ＣＬＫ１を、３Ｖの振幅を有する第２動作クロック信号ＣＬＫ２に変換する。なお、３Ｖは、本発明の第２の電圧レベルに相当する。また、レベル変換回路２２は、本発明のレベル変換部に相当する。レベル変換回路２２は、各第２ポンピング回路２５Ａ〜２５Ｃに、３Ｖの振幅を有する第２動作クロック信号ＣＬＫ２を出力する。なお、第２動作クロック信号ＣＬＫ２は、本発明の第２クロック信号に相当する。
【００３３】
第２動作クロック信号ＣＬＫ２が、各第２ポンピング回路２５Ａ、２５Ｃにそれぞれ入力されると、各第２ポンピング回路２５Ａ、２５Ｃは、それぞれ昇圧動作を開始する。各第２ポンピング回路２５Ａ、２５Ｃは、上述した第１ポンピング回路１５と同様に、昇圧用コンデンサが複数段に亘って接続された容量並列型のチャージポンプによって構成されている。前記チャージポンプにおいては、各昇圧用コンデンサによって、昇圧ステージが形成されている。
【００３４】
各第２ポンピング回路２５Ａ、２５Ｃは、内部電源供給ラインＬ２によって、３Ｖの電圧が供給され、初段の昇圧用コンデンサに電荷を蓄積する。その後、各第２ポンピング回路２５Ａ、２５Ｃでは、初段の昇圧用コンデンサに接続された制御端子を通じて、第２動作クロック信号ＣＬＫ２により、前記昇圧用コンデンサに、３Ｖの電圧が供給される。これにより、初段の昇圧用コンデンサに電荷が蓄積され、該コンデンサの両端電圧が上昇する。
【００３５】
その後、各第２ポンピング回路２５Ａ、２５Ｃでは、上述した第１ポンピング回路１５と同様な昇圧動作が行われ、３Ｖの電圧が、９Ｖ付近の電圧に昇圧される。第２ポンピング回路２５Ａは、出力端子（ＯＵＴ２）を通じて、レギレーション回路３０Ａに、９Ｖ付近の電圧値を有する昇圧電圧Ｖ２を出力する。第２ポンピング回路２５Ｃは、出力端子（ＯＵＴ４）を通じて、レギレーション回路３０Ｃに、９Ｖ付近の電圧値を有する昇圧電圧Ｖ３を出力する。本実施形態では、昇圧電圧Ｖ２及び昇圧電圧Ｖ３が、本発明の第２プリチャージポンピング電圧に相当する。また、３Ｖの昇圧間隔が、本発明の第２の電圧ステップに相当する。
【００３６】
なお、前記制御回路によって、各第２バッファ回路２１に、ローレベルの制御信号ＥＮ１Ａ、ＥＮ１Ｃがそれぞれ入力されると、各第２バッファ回路２１は、第２ポンピング回路２５Ａ、２５Ｃに、第２動作クロック信号ＣＬＫ２をそれぞれ出力しない。これにより、第２ポンピング回路２５Ａ、２５Ｃは、それぞれ昇圧動作を停止する。
【００３７】
レギレーション回路３０Ａは、昇圧電圧Ｖ２を加減算処理し、調整電圧Ｖ７を生成する。その後、レギレーション回路３０Ａは、ワード線ＷＬに、９Ｖの電圧値を有する調整電圧Ｖ７を供給する。レギレーション回路３０Ｃは、昇圧電圧Ｖ３を加減算処理し、調整電圧Ｖ８を生成する。その後、レギレーション回路３０Ｃは、ビット線ＢＬに、５Ｖの電圧値を有する調整電圧Ｖ８を供給する。
【００３８】
また、第２チャージポンプ回路２０Ｂにおいては、第２動作クロック信号ＣＬＫ２が、第２ポンピング回路２５Ｂに入力されると、第２ポンピング回路２５Ｂは、降圧動作を開始する。本実施形態では、第２ポンピング回路２５Ｂが、降圧用コンデンサが複数段に亘って接続された容量並列型の負電圧チャージポンプによって構成されている。負電圧チャージポンプにおいては、各降圧用コンデンサによって、降圧ステージが形成されている。
【００３９】
第２ポンピング回路２５Ｂでは、各降圧用コンデンサに接続された制御端子を通じて、第２動作クロック信号ＣＬＫ２により、前記降圧用コンデンサに、３Ｖの電圧が供給される。第２ポンピング回路２５Ｂでは、１段毎に、電位が押し下げられ、−９Ｖ付近の電圧が生成される。第２ポンピング回路２５Ｂは、出力端子（ＯＵＴ３）を通じて、レギレーション回路３０Ｂに、−９Ｖ付近の電圧値を有する負電圧Ｖ４を供給する。
【００４０】
なお、前記制御回路によって、第２バッファ回路２１に、ローレベルの制御信号ＥＮ１Ｂが入力されると、第２バッファ回路２１は、第２ポンピング回路２５Ｂに、第２動作クロック信号ＣＬＫ２を出力しない。これにより、第２ポンピング回路２５Ｂは、降圧動作を停止する。
【００４１】
レギレーション回路３０Ｂは、負電圧Ｖ４を加減算処理し、調整電圧Ｖ９を生成する。その後、レギレーション回路３０Ｂは、イレース時に、ワード線ＷＬへ、−９Ｖの電圧値を有する調整電圧Ｖ９を供給する。
【００４２】
一方、電圧検出回路５０によって、外部電源電圧の値が３Ｖであることを検出した場合には、次のように動作する。本実施形態では、電圧検出回路５０が、外部電源電圧の値が３Ｖであることを検出すると、電圧検出回路５０は、ローレベルの切替信号ＣＨＮ１を、切替回路４０のスイッチＳＷに出力する。スイッチＳＷは、ローレベルの切替信号ＣＨＮ１を受信すると、端子Ｔ２に接続される。
【００４３】
合わせて、電圧検出回路５０は、前記ローレベルの切替信号ＣＨＮ１を、第１チャージポンプ回路１０の第１バッファ回路１１に出力する。このとき、第１バッファ回路１１は、第１ポンピング回路１５に、第１動作クロック信号ＣＬＫ１を出力しない。そこで、第１ポンピング回路１５は、昇圧動作を行わず、切替回路４０には、昇圧電圧Ｖ１が供給されない。
【００４４】
３Ｖの電圧値を有する外部電源電圧Ｖ１１は、入力端子（ＩＮ６）、端子Ｔ２、スイッチＳＷ及び出力端子（ＯＵＴ５）を通じて、内部電源供給ラインＬ２に供給される。第２ポンピング回路２５Ａは、上述した昇圧動作を行い、出力端子（ＯＵＴ２）を通じて、レギレーション回路３０Ａに、前記昇圧電圧Ｖ２を供給する。また、第２ポンピング回路２５Ｃも、第２ポンピング回路２５Ａと同様の昇圧動作を行い、出力端子（ＯＵＴ４）を通じて、レギレーション回路３０Ｃに、前記昇圧電圧Ｖ３を供給する。なお、外部電源電圧の値が３Ｖの場合の第２ポンピング回路２５Ｂの降圧動作は、上述した外部電源電圧の値が１．８Ｖの場合の第２ポンピング回路２５Ｂの降圧動作と同様である。
【００４５】
本実施形態では、第１チャージポンプ回路１０の第１ポンピング回路１５に、第１動作クロック信号ＣＬＫ１が入力され、該第１ポンピング回路１５が、１．８Ｖの外部電源電圧を、複数の昇圧用コンデンサによって、３Ｖ付近の電圧に向けて順次昇圧する。したがって、第１チャージポンプ回路１０は、本発明の第１チャージポンプ部に相当する。また、第１動作クロック信号ＣＬＫ１を用いることにより、１．８Ｖの外部電源電圧を、３Ｖ付近の電圧に順次昇圧することは、本発明の第１ポンピングステップに相当する。
【００４６】
本実施形態では、切替回路４０のスイッチＳＷは、ハイレベルの切替信号ＣＨＮ１を受信すると、端子Ｔ１に接続される。これにより、切替回路４０は、第１チャージポンプ回路１０によって供給される昇圧電圧Ｖ１を選択することができる。これに対し、切替回路４０のスイッチＳＷは、ローレベルの切替信号ＣＨＮ１を受信すると、端子Ｔ２に接続される。これにより、切替回路４０は、端子Ｔ２を通じて供給される３Ｖの外部電源電圧Ｖ１１を、選択することができる。したがって、切替回路４０は、受信する切替信号ＣＨＮ１に応じて、スイッチＳＷが、昇圧電圧Ｖ１又は外部電源電圧Ｖ１１を選択するものであるから、本発明の電圧選択部に相当する。
【００４７】
また、ハイレベルの切替信号ＣＨＮ１に応じて、昇圧電圧Ｖ１が選択されることや、ローレベルの切替信号ＣＨＮ１に応じて、外部電源電圧Ｖ１１が選択されることは、本発明の電圧選択ステップに相当する。さらに、１．８Ｖの振幅を有する第１動作クロック信号ＣＬＫ１を、３Ｖの振幅を有する第２動作クロック信号ＣＬＫ２に変換することは、本発明のレベル変換ステップに相当する。
【００４８】
本実施形態では、各第２チャージポンプ回路２０Ａ、２０Ｃの第２ポンピング回路２５Ａ、２５Ｃには、第２動作クロック信号ＣＬＫ２が入力され、該第２ポンピング回路２５Ａ、２５Ｃが、切替回路４０によって選択された昇圧電圧Ｖ１又は外部電源電圧Ｖ１１を、複数の昇圧用コンデンサによって、９Ｖ付近の電圧に向けて順次昇圧する。したがって、第２チャージポンプ回路２０Ａ、２０Ｃは、本発明の第２チャージポンプ部に相当する。
【００４９】
また、第１動作クロック信号ＣＬＫ１よりも電圧振幅値が大きな第２動作クロック信号ＣＬＫ２を用いることにより、昇圧電圧Ｖ１又は外部電源電圧Ｖ１１を、９Ｖ付近の電圧に順次昇圧させることは、本発明の第２ポンピングステップに相当する。
【００５０】
本実施形態の電圧発生部１を備えるフラッシュメモリの一例を説明する。なお、フラッシュメモリは、本発明の不揮発性記憶装置に相当する。フラッシュメモリの電圧発生部１においては、各第２チャージポンプ回路２０Ａ〜２０Ｃの第２バッファ回路２１に、フラッシュメモリの動作モードに応じ、制御信号ＥＮ１Ａ〜ＥＮ１Ｃがそれぞれ入力される。
【００５１】
フラッシュメモリのプログラム動作時、イレース動作時、リード動作時（プログラム動作及びイレース動作のベリファイのための読み出しを含む。）には、制御信号ＥＮ１Ａによって、第２チャージポンプ回路２０Ａが活性化する。プログラム動作時には、レギレーション回路３０Ａによって、メモリセルのワード線ＷＬに、９Ｖの電圧値を有する調整電圧Ｖ７が供給される。イレース動作時には、レギレーション回路３０Ａによって、メモリセルのウェル（Ｗｅｌｌ）に、調整電圧Ｖ７が供給される。リード動作時には、レギレーション回路３０Ａによって、昇圧電圧Ｖ２の電圧値が４Ｖに調整され、４Ｖの電圧値を有する調整電圧Ｖ７が、メモリセルのワード線ＷＬに供給される。なお、メモリセルは、本発明の不揮発性記憶素子に相当する。
【００５２】
イレース動作時には、制御信号ＥＮ１Ｂによって、第２チャージポンプ回路２０Ｂが活性化する。イレース動作時には、レギレーション回路３０Ｂによって、メモリセルのワード線ＷＬに、−９Ｖの電圧値を有する調整電圧Ｖ９が供給される。
【００５３】
プログラム動作時には、制御信号ＥＮ１Ｃによって、第２チャージポンプ回路２０Ｃが活性化する。プログラム動作時には、レギレーション回路３０Ｃによって、メモリセルのビット線ＢＬに、５Ｖの電圧値を有する調整電圧Ｖ８が供給される。このような、各第２チャージポンプ回路２０Ａ〜２０Ｃの動作によって、ホットエレクトロン注入によるメモリセルへのプログラムや、ＦＮトンネリングによるメモリセルへのイレース、メモリセルからの読み出しが行われる。
【００５４】
フラッシュメモリにおいては、エンべデッドコントローラによって、プログラム動作やイレース動作のためのメモリセルへの高電圧印加や、各動作のベリファイのための読み出しが、複数回繰り返される。
【００５５】
フラッシュメモリにおいては、電圧検出回路５０によって、外部電源電圧の値が１．８Ｖであることを検出した場合には、次のように動作する。プログラム動作時には、プログラムのためのメモリセルへの高電圧印加及びそのベリファイのための読み出しのプログラムの設定が繰り返される。
【００５６】
前記プログラムのためのメモリセルへの高電圧印加時には、第１チャージポンプ回路１０及び第２チャージポンプ回路２０Ａ、２０Ｃが、それぞれ制御信号ＥＮ０、制御信号ＥＮ１Ａ、制御信号ＥＮ１Ｃによって活性化される。前記ベリファイのための読み出し時には、第１チャージポンプ回路１０と第２チャージポンプ回路２０Ａが、それぞれ制御信号ＥＮ０、制御信号ＥＮ１Ａによって活性化される。
【００５７】
イレース動作時には、イレース動作のためのメモリセルへの高電圧印加及びそのベリファイのための読み出しの設定が繰り返される。イレース動作のためのメモリセルへの高電圧印加時には、第１チャージポンプ回路１０及び第２チャージポンプ回路２０Ａ、２０Ｂが、それぞれ制御信号ＥＮ０、制御信号ＥＮ１Ａ、ＥＮ１Ｂによって活性化される。
【００５８】
リード動作時には、第１チャージポンプ回路１０及び第２チャージポンプ回路２０Ａが、それぞれ制御信号ＥＮ０、制御信号ＥＮ１Ａによって活性化される。
【００５９】
前記エンベデッドコントローラによって繰り返される動作では、プログラム動作やイレース動作からベリファイ動作（リード動作）への移行時、ベリファイ動作（リード動作）からプログラム動作やイレース動作への移行時には、制御信号ＥＮ０によって、第１チャージポンプ回路１０は、活性化し続ける。このため、活性化した第１チャージポンプ回路１０によって、昇圧電圧Ｖ１の発生が維持される。そこで、本実施形態のフラッシュメモリにおいては、制御信号ＥＮ０によって、第１チャージポンプ回路１０の活性化状態を維持しつつ、前記プログラム動作等の各動作に対応させて、制御信号ＥＮ１Ａ〜ＥＮ１Ｃにより、各第２チャージポンプ部２０Ａ〜２０Ｃを、活性化もしくは非活性化することができる。
【００６０】
本実施形態では、制御信号ＥＮ０は、本発明の第１制御信号に相当する。制御信号ＥＮ１Ａ〜ＥＮ１Ｃは、本発明の第２制御信号に相当する。また、本実施形態では、第２チャージポンプ部２０Ａ、２０Ｃは、本発明の第３チャージポンプ部に相当し、第２チャージポンプ部２０Ｂは、本発明の第４チャージポンプ部に相当する。さらに、昇圧電圧Ｖ２、Ｖ３は、本発明の第１出力電圧に相当し、負電圧Ｖ４は、本発明の第２出力電圧に相当する。
【００６１】
＜実施形態１の効果＞
本実施形態の電圧発生部１によれば、切替回路４０を備えることにより、１．８Ｖの外部電源電圧を昇圧した昇圧電圧Ｖ１又は３Ｖの外部電源電圧Ｖ１１の一方を選択し、選択する電圧値を、電圧発生部１が出力する調整電圧Ｖ７、Ｖ８の各電圧値に、より近いものにすることができる。
また、本実施形態の電圧発生部１によれば、第２チャージポンプ回路２０Ａ、２０Ｃによって、調整電圧Ｖ７、Ｖ８の各電圧値に近い値を有する昇圧電圧Ｖ１又は外部電源電圧Ｖ１１が昇圧されて、昇圧電圧Ｖ２、Ｖ３を発生させるため、昇圧前の電圧を、昇圧電圧Ｖ２、Ｖ３に到達させる時間を早めることができる。そこで、本実施形態の電圧発生部１によれば、昇圧前の電圧を昇圧電圧Ｖ２、Ｖ３に昇圧する効率を高めることができる。
さらに、本実施形態の電圧発生部１によれば、第２ポンピング回路２５Ａ、２５Ｃの昇圧間隔（３Ｖ）を、第１ポンピング回路１５の昇圧間隔（１．８Ｖ）よりも広くすることにより、第１ポンピング回路１５の昇圧間隔（１．８Ｖ）に基づいて昇圧ステージ数を定める場合に比べて、第２ポンピング回路２５Ａ、２５Ｃの昇圧ステージ数を減少させることができる。そこで、本実施形態の電圧発生部１によれば、第２ポンピング回路２５Ａ、２５Ｃの昇圧ステージ数が減少することに伴って、第２チャージポンプ回路２０Ａ、２０Ｃの占有面積を減少させることができ、電圧発生部１の占有面積も減少させることができる。
【００６２】
本実施形態の電圧発生部１の制御方法によれば、１．８Ｖの外部電源電圧を昇圧した昇圧電圧Ｖ１又は３Ｖの外部電源電圧Ｖ１１の一方を選択し、選択する電圧値を、電圧発生部１が出力する調整電圧Ｖ７、Ｖ８の各電圧値に、より近いものにすることができる。
また、本実施形態の電圧発生部１の制御方法によれば、調整電圧Ｖ７、Ｖ８の各電圧値に近い値を有する昇圧電圧Ｖ１又は外部電源電圧Ｖ１１が昇圧されて、昇圧電圧Ｖ２、Ｖ３を発生させるため、昇圧前の電圧を、昇圧電圧Ｖ２、Ｖ３に到達させる時間を早めることができる。そこで、本実施形態の電圧発生部１の制御方法によれば、昇圧前の電圧を昇圧電圧Ｖ２、Ｖ３に昇圧する効率を高めることができる。
さらに、本実施形態の電圧発生部１の制御方法によれば、第２ポンピング回路２５Ａ、２５Ｃの昇圧間隔（３Ｖ）を、第１ポンピング回路１５の昇圧間隔（１．８Ｖ）よりも広くすることにより、第１ポンピング回路１５の昇圧間隔（１．８Ｖ）に基づいて昇圧ステージ数を定める場合に比べて、第２ポンピング回路２５Ａ、２５Ｃの昇圧ステージ数を減少させることができる。
【００６３】
本実施形態のフラッシュメモリによれば、制御信号ＥＮ０によって、第１チャージポンプ回路１０Ａが、活性化されると共に、制御信号ＥＮＯとは異なる制御信号ＥＮ１Ａ〜ＥＮ１Ｃによって、各第２チャージポンプ部２０Ａ〜２０Ｃが、それぞれ活性化される。そこで、本実施形態のフラッシュメモリによれば、制御信号ＥＮ０によって、第１チャージポンプ回路１０の活性化状態を維持しつつ、制御信号ＥＮ１Ａ〜ＥＮ１Ｃによって、第２チャージポンプ部２０Ａ〜２０Ｃを、活性化させることができる。このため、本実施形態のフラッシュメモリにおいては、制御信号ＥＮ０とは異なる制御信号ＥＮ１Ａ〜ＥＮ１Ｃによって、第１チャージポンプ部１０Ａとは別個に、第２チャージポンプ部２０Ａ〜２０Ｃを活性化させ、フラッシュメモリの立ち上がり動作を早めることができる。
【００６４】
例えば、上述したフラッシュメモリにおいては、制御信号ＥＮ０によって、第１チャージポンプ回路１０Ａの活性化状態を維持しつつ、第２チャージポンプ部２０Ａ〜２０Ｃを活性化させ、プログラム動作またはイレース動作からリード動作へ移行することや、リード動作からプログラム動作またはイレース動作へ移行させることができる。そこで、上述したフラッシュメモリにおいては、第１チャージポンプ部１０を非活性化状態やその後に再度活性化状態に戻すことなく、第１チャージポンプ部１０とは別個に、各制御信号ＥＮ１Ａ〜ＥＮ１Ｃの供給の有無に対応させて、第２チャージポンプ部２０Ａ〜２０Ｃを、活性化状態または非活性化状態に制御することができる。したがって、上述したフラッシュメモリにおいては、制御信号ＥＮ１Ａ〜ＥＮ１Ｃによって、第２チャージポンプ部２０Ａ〜２０Ｃを素早く活性化状態に制御すると、前記プログラム動作、イレース動作、リード動作を含むエンベデッド動作を、高速に行うことができる。
【００６５】
本実施形態のフラッシュメモリにおいては、プログラム動作時に、昇圧電圧Ｖ２を発生させる第２チャージポンプ回路２０Ａと、昇圧電圧Ｖ３を発生させる第２チャージポンプ回路２０Ｃとを備え、イレース動作時に、負電圧Ｖ４を発生させる第２チャージポンプ回路２０Ｂを備えている。そこで、本実施形態のフラッシュメモリにおいては、各動作時ごとに、異なるチャージポンプを用い、各動作時に応じた電圧を発生させることができる。そこで、本実施形態のフラッシュメモリにおいては、イレース動作からプログラム動作に移行する場合や、プログラム動作からイレース動作に移行する場合には、異なるチャージポンプである第２チャージポンプ部２０Ａ〜２０Ｃをそれぞれ用い、各動作時に応じた電圧を、素早く発生させることができる。したがって、本実施形態のフラッシュメモリにおいては、プログラム動作時に応じた昇圧電圧Ｖ２、Ｖ３またはイレース動作時に応じた負電圧Ｖ４を、素早く発生させると、該昇圧電圧Ｖ２、Ｖ３または負電圧Ｖ４に応じて、プログラム動作やイレース動作を早めることができる。
【００６６】
＜実施形態２＞
本発明の実施形態２を、図２を参照しつつ説明する。ここでは、実施形態１と同一の構成は同一の符号を付し、その説明を省略する。図２は、本実施形態の電圧発生部１Ａの構成を示すブロック図である。電圧発生部１Ａは、実施形態１の電圧発生部１に加えて、第１遅延回路６０を備えている。本実施形態では、第１遅延回路６０が、ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路によって構成されている。
【００６７】
第１遅延回路６０の入力は、図示しない発振回路に接続されている。第１遅延回路６０の出力は、第１チャージポンプ回路１０の第１バッファ回路１１に接続されている。
【００６８】
本実施形態では、電圧発生部１Ａが、次のように動作する。ここでは、電圧検出回路５０によって、外部電源電圧の値が１．８Ｖであることを検出した場合の動作を説明する。本実施形態では、発振回路によって、第１遅延回路６０及び第２チャージポンプ回路２０Ａ〜２０Ｃの各第２バッファ回路２１に、第１動作クロック信号ＣＬＫ１が出力される。
【００６９】
図示しない制御回路によって、各第２バッファ回路２１に、ハイレベルの制御信号ＥＮ１Ａ〜ＥＮ１Ｃがそれぞれ入力されると、実施形態１と同様に、レベル変換回路２２は、各第２ポンピング回路２５Ａ〜２５Ｃに、第２動作クロック信号ＣＬＫ２を出力する。各第２ポンピング回路２５Ａ〜２５Ｃは、ハイレベル（３Ｖの振幅）の第２動作クロック信号ＣＬＫ２が入力されると、昇降圧動作を開始する。
【００７０】
一方、第１遅延回路６０は、一定の遅延時間を経過させた後に、第１動作クロック信号ＣＬＫ１の位相を遅らせた遅延クロック信号ＣＬＫ１´を生成する。第１遅延回路６０の遅延時間は、各レベル変換回路２２によって、各第２ポンピング回路２５Ａ〜２５Ｃに、第２動作クロック信号ＣＬＫ２が出力されるまでに要する時間よりも長い時間に設定されている。第１遅延回路６０は、第１バッファ回路１１に、遅延クロック信号ＣＬＫ１´を出力する。遅延クロック信号ＣＬＫ１´は、第１バッファ回路１１を通じて、第１ポンピング回路１５に出力される。第１ポンピング回路１５は、ハイレベル（１．８Ｖの振幅）の遅延クロック信号ＣＬＫ１´が入力されると、昇圧動作を開始する。遅延クロック信号ＣＬＫ１´は、本発明の第１クロック信号に相当する。
【００７１】
本実施形態では、第１遅延回路６０によって、遅延クロック信号ＣＬＫ１´の位相を、第２動作クロック信号ＣＬＫ２の位相よりも遅らせている。そこで、第１ポンピング回路１５に、遅延クロック信号ＣＬＫ１´が入力されるタイミングを、各第２ポンピング回路２５Ａ〜２５Ｃに、第２動作クロック信号ＣＬＫ２が入力されるタイミングよりも遅らせている。これにより、第１ポンピング回路１５の昇圧動作と各第２ポンピング回路２５Ａ〜２５Ｃの昇降圧動作とが、異なるタイミングで行われる。
【００７２】
本実施形態では、第１遅延回路６０によって、第１ポンピング回路１５に入力される遅延クロック信号ＣＬＫ１´の位相を、各第２ポンピング回路２５Ａ〜２５Ｃに入力される第２動作クロック信号ＣＬＫ２の位相よりも遅らせている。したがって、第１遅延回路６０は、本発明のクロック信号遅延部に相当する。
【００７３】
第１ポンピング回路１５に入力される遅延クロック信号ＣＬＫ１´の位相を、各第２ポンピング回路２５Ａ〜２５Ｃに入力される第２動作クロック信号ＣＬＫ２の位相よりも遅らせることは、本発明のクロック信号遅延ステップに相当する。
【００７４】
＜実施形態２の効果＞
本実施形態の電圧発生部１Ａによれば、第１遅延回路６０によって、第１ポンピング回路１５に入力される遅延クロック信号ＣＬＫ１´の位相を、各第２ポンピング回路２５Ａ〜２５Ｃに入力される第２動作クロック信号ＣＬＫ２の位相よりも遅らせると、第２動作クロック信号ＣＬＫ２によって、各第２ポンピング回路２５Ａ〜２５Ｃが昇降圧動作を開始した後に、第１ポンピング回路１５の昇圧動作を開始させることができる。そこで、本実施形態の電圧発生部１Ａによれば、異なるタイミングで、第１チャージポンプ回路１０の昇圧動作及び第２チャージポンプ回路２０Ａ〜２０Ｃの昇降圧動作をそれぞれ行うことができる。このため、第１チャージポンプ回路１０にピーク電流が流れるタイミングと、第２チャージポンプ回路２０Ａ〜２０Ｃにピーク電流が流れるタイミングとを異ならせて、電源ノイズが発生することを抑えることができる。
【００７５】
本実施形態の電圧発生部１Ａの制御方法によれば、遅延クロック信号ＣＬＫ１´の位相を、第２動作クロック信号ＣＬＫ２の位相よりも遅らせると、第２動作クロック信号ＣＬＫ２による昇降圧動作を開始した後に、遅延クロック信号ＣＬＫ１´による昇圧動作を開始させることができる。そこで、本実施形態の電圧発生部１Ａの制御方法によれば、異なるタイミングで、第２動作クロック信号ＣＬＫ２による昇降圧動作及び遅延クロック信号ＣＬＫ１´による昇圧動作をそれぞれ行うことができる。このため、第２動作クロック信号ＣＬＫ２による昇降圧動作によりピーク電流が流れるタイミングと、遅延クロック信号ＣＬＫ１´による昇圧動作によりピーク電流が流れるタイミングとを異ならせて、電源ノイズが発生することを抑えることができる。
【００７６】
＜実施形態３＞
本発明の実施形態３を、図３を参照しつつ説明する。ここでは、上述した実施形態１及び実施形態２と同一の構成は同一の符号を付し、その説明を省略する。図中の符号ＥＮ１は、図示しない制御回路が出力する制御信号である。図３は、本実施形態の電圧発生部１Ｂの構成を示すブロック図である。電圧発生部１Ｂでは、３つの第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅが、互いに並列に接続されている。各第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの出力端子（ＯＵＴ２）は、それぞれレギレーション回路３０Ａに接続されている。各レギレーション回路３０Ａの出力は、前記ワード線ＷＬに接続されている。
【００７７】
電圧発生部１Ｂは、位相調整回路６５を備えている。位相調整回路６５の入力は、図示しない発振回路に接続されている。本実施形態では、位相調整回路６５が、ＤＬＬ回路によって構成されている。位相調整回路６５は、３相クロック発生部を備えている。３相クロック発生部は、第１出力端子Ｔ１と、第２出力端子Ｔ２と、第３出力端子Ｔ３とにそれぞれ接続されている。
【００７８】
第１出力端子Ｔ１は、第２チャージポンプ回路２０Ａの第２バッファ回路２１に接続されている。第２出力端子Ｔ２は、第２チャージポンプ回路２０Ｄの第２バッファ回路２１に接続されている。第３出力端子Ｔ３は、第２チャージポンプ回路２０Ｅの第２バッファ回路２１に接続されている。
【００７９】
電圧発生部１Ｂは、次のように動作する。ここでは、電圧検出回路５０によって、外部電源電圧が１．８Ｖであることを検出した場合の動作を説明する。本実施形態では、発振回路によって、第１バッファ回路１１及び位相調整回路６５に、第１動作クロック信号ＣＬＫ１が出力される。
【００８０】
位相調整回路６５は、第１動作クロック信号ＣＬＫ１が入力されると、３相クロック発生部によって、互いに位相が９０度異なる第５動作クロック信号ＣＬＫ５、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７をそれぞれ発生させる。位相調整回路６５は、第１出力端子Ｔ１から、第２チャージポンプ回路２０Ａの第２バッファ回路２１に、第５動作クロック信号ＣＬＫ５を出力する。位相調整回路６５は、第２出力端子Ｔ２から、第２チャージポンプ回路２０Ｄの第２バッファ回路２１に、第６動作クロック信号ＣＬＫ６を出力する。位相調整回路６５は、第３出力端子Ｔ３から、第２チャージポンプ回路２０Ｅの第２バッファ回路２１に、第７動作クロック信号ＣＬＫ７を出力する。
【００８１】
第５動作クロック信号ＣＬＫ５が、前記第２バッファ回路２１に入力されると、実施形態１及び実施形態２と同様に、レベル変換回路２２は、第２ポンピング回路２５Ａに、第２動作クロック信号ＣＬＫ２Ａを出力する。第２ポンピング回路２５Ａは、ハイレベル（３Ｖの振幅）の第２動作クロック信号ＣＬＫ２Ａが入力されると、昇圧動作を開始する。第２ポンピング回路２５Ａは、複数の昇圧用コンデンサによって、昇圧電圧Ｖ１を、９Ｖ付近の電圧に向けて順次昇圧する。
【００８２】
第６動作クロック信号ＣＬＫ６は、第５動作クロック信号ＣＬＫ５よりも位相が９０度遅れた状態で、前記第２バッファ回路２１に入力される。これにより、レベル変換回路２２が、第２ポンピング回路２５Ｄに、第２動作クロック信号ＣＬＫ２Ｂを出力する。第２動作クロック信号ＣＬＫ２Ｂは、第２動作クロック信号ＣＬＫ２Ａよりも位相が９０度遅れている。
【００８３】
第２ポンピング回路２５Ｄは、ハイレベル（３Ｖの振幅）の第２動作クロック信号ＣＬＫ２Ｂが入力されると、複数の昇圧用コンデンサによって、第２チャージポンプ回路２０Ａの第２ポンピング回路２５Ａとは異なるタイミングで、昇圧電圧Ｖ１を、９Ｖ付近の電圧に向けて順次昇圧する。
【００８４】
第７動作クロック信号ＣＬＫ７は、第６動作クロック信号ＣＬＫ６よりも位相が９０度遅れた状態で、前記バッファ回路２１に入力される。これにより、レベル変換回路２２が、第２ポンピング回路２５Ｅに、第２動作クロック信号ＣＬＫ２Ｃを出力する。第２動作クロック信号ＣＬＫ２Ｃは、第２動作クロック信号ＣＬＫ２Ｂよりも位相が９０度遅れている。
【００８５】
第２ポンピング回路２５Ｅは、ハイレベル（３Ｖの振幅）の第２動作クロック信号ＣＬＫ２Ｃが入力されると、複数の昇圧用コンデンサによって、第２ポンピング回路２５Ｄ及び第２ポンピング回路２５Ｅとは異なるタイミングで、昇圧電圧Ｖ１を、９Ｖ付近の電圧に向けて順次昇圧する。
【００８６】
本実施形態では、位相調整回路６５が備える３相クロック発生部によって、互いに位相が９０度異なる第５動作クロック信号ＣＬＫ５、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７をそれぞれ発生させている。そこで、第５動作クロック信号ＣＬＫ５に基づいて、レベル変換回路２２が発生させる第２動作クロック信号ＣＬＫ２Ａの位相よりも、第６動作クロック信号ＣＬＫ６に基づいて、レベル変換回路２２が発生させる第２動作クロック信号ＣＬＫ２Ｂの位相を９０度遅らせている。
【００８７】
加えて、第６動作クロック信号ＣＬＫ６に基づいて、レベル変換回路２２が発生させる第２動作クロック信号ＣＬＫ２Ｂの位相よりも、第７動作クロック信号ＣＬＫ７に基づいて、レベル変換回路２２が発生させる第２動作クロック信号ＣＬＫ２Ｃの位相を９０度遅らせている。したがって、位相調整回路６５は、第５動作クロック信号ＣＬＫ５、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７を、互いに位相が９０度異なるものにすることができるから、本発明の位相調整部に相当する。また、第５動作クロック信号ＣＬＫ５、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７を、互いに位相が９０度異なるものにすることは、本発明の位相調整ステップに相当する。
【００８８】
＜実施形態３の効果＞
本実施形態の電圧発生部１Ｂによれば、位相調整回路６５によって、第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの各第２ポンピング回路２５Ａ、２５Ｄ、２５Ｅに入力される第２動作クロック信号ＣＬＫ５と、第２動作クロック信号ＣＬＫ６と、第２動作クロック信号ＣＬＫ７との位相を、互いに９０度異ならせると、互いに並列接続されている第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの各第２ポンピング回路２５Ａ、２５Ｄ、２５Ｅの昇圧動作のタイミングを、それぞれ異ならせることができる。そこで、本実施形態の電圧発生部１Ｂによれば、第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの各第２ポンピング回路２５Ａ、２５Ｄ、２５Ｅが、昇圧用コンデンサにそれぞれ電荷を蓄積する昇圧動作を、異なるタイミングで、間断なく行うことができる。したがって、本実施形態の電圧発生部１Ｂによれば、昇圧用コンデンサを間断なく充電し、昇圧用コンデンサの電圧が低下することを防ぐことができ、ワード線ＷＬへの電圧供給能力が低下することを防ぐことができる。
【００８９】
本実施形態の電圧発生部１Ｂの制御方法によれば、第２動作クロック信号ＣＬＫ５と、第２動作クロック信号ＣＬＫ６と、第２動作クロック信号ＣＬＫ７との位相を、互いに９０度異ならせると、互いに並列接続されている第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの各第２ポンピング回路２５Ａ、２５Ｄ、２５Ｅの昇圧動作のタイミングをそれぞれ異ならせることができる。そこで、本実施形態の電圧発生部１Ｂの制御方法によれば、第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの各第２ポンピング回路２５Ａ、２５Ｄ、２５Ｅが、昇圧用コンデンサにそれぞれ電荷を蓄積する昇圧動作を、異なるタイミングで、間断なく行うことができる。したがって、本実施形態の電圧発生部１Ｂの制御方法によれば、第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの各第２ポンピング回路２５Ａ、２５Ｄ、２５Ｅが、異なるタイミングで、間断なく、昇圧動作を行うと、ワード線ＷＬへの電圧供給能力が低下することを防ぐことができる。
【００９０】
＜実施形態４＞
本発明の実施形態４を、図４を参照しつつ説明する。ここでは、上述した実施形態１ないし実施形態３と同一の構成は同一の符号を付し、その説明を省略する。図４は、本実施形態の電圧発生部１Ｃの構成の一部を示すブロック図である。電圧発生部１Ｃは、実施形態３の電圧発生部１Ｂの構成に加えて、比較器ＣＯＭＰ１と、第３バッファ回路７１、７２とを備えている。なお、図４においては、図３に示した第１チャージポンプ回路１０、切替回路４０及び電圧検出回路５０の図示を省略した。
【００９１】
比較器ＣＯＭＰ１の非反転入力端子は、ワード線ＷＬに接続されている。比較器ＣＯＭＰ１の反転入力端子には、基準電圧ｅ１が接続されている。
【００９２】
第３バッファ回路７１の入力は、位相調整回路６５の第２出力端子Ｔ２に接続されている。第３バッファ回路７１の出力は、第２チャージポンプ回路２０Ｄの第２バッファ回路２１に接続されている。第３バッファ回路７１の禁止入力端子（ＩＮＨ）は、比較器ＣＯＭＰ１の出力端子（Ｎ１）に接続されている。
【００９３】
第３バッファ回路７２の入力は、位相調整回路６５の第３入力端子Ｔ３に接続されている。第３バッファ回路７２の出力は、第２チャージポンプ回路２０Ｅの第２バッファ回路２１に接続されている。第３バッファ回路７２の禁止入力端子（ＩＮＨ）は、比較器ＣＯＭＰ１の出力端子（Ｎ１）に接続されている。
【００９４】
電圧発生部１Ｃは、次のように動作する。レギレーション回路３０Ａは、上述したように、ワード線ＷＬに、調整電圧Ｖ７を供給する。比較器ＣＯＭＰ１の非反転入力には、ワード線ＷＬの電圧Ｖ１０が入力される。比較器ＣＯＭＰ１は、ワード線ＷＬの電圧Ｖ１０を、基準電圧ｅ１と比較する。基準電圧ｅ１の値は、ワード線ＷＬに接続されたメモリセルの書き込み動作が確実に行われる値に設定されている。
【００９５】
電圧Ｖ１０の値が、基準電圧ｅ１の値よりも高い場合には、比較器ＣＯＭＰ１は、第３バッファ回路７１、７２の各禁止入力端子（ＩＮＨ）に、ハイレベルの信号ＳＴＯＰを出力する。電圧Ｖ１０の値が、基準電圧ｅ１の値よりも高い場合には、電圧発生部１Ｃの電圧供給能力が十分であることを意味する。ハイレベルの信号ＳＴＯＰが、第３バッファ回路７１の禁止入力端子（ＩＮＨ）に入力されている間は、第３バッファ回路７１は、第２チャージポンプ回路２０Ｄの第２バッファ回路２１に、第６動作クロック信号ＣＬＫ６を出力しない。これにより、第２ポンピング回路２５Ｄに、レベル変換回路２２が、第２動作クロック信号ＣＬＫ２Ｂを出力することがない。このため、第２ポンピング回路２５Ｄの昇圧動作が停止され、ワード線ＷＬに、調整電圧Ｖ７が供給されることがない。
【００９６】
ハイレベルの信号ＳＴＯＰが、第３バッファ回路７２の禁止入力端子（ＩＮＨ）に入力されている間は、第３バッファ回路７２も、第２チャージポンプ回路２０Ｅの第２バッファ回路２１に、第７動作クロック信号ＣＬＫ７を出力しない。これにより、第２ポンピング回路２５Ｅに、レベル変換回路２２が、第２動作クロック信号ＣＬＫ２Ｃを出力することがない。このため、第２ポンピング回路２５Ｅの昇圧動作が停止され、ワード線ＷＬに  調整電圧Ｖ７が供給されることがない。
【００９７】
一方、電圧Ｖ１０の値が、基準電圧ｅ１の値よりも低い場合には、比較器ＣＯＭＰ１は、各第３バッファ回路７１、７２の各禁止入力端子（ＩＮＨ）に、ローレベルの信号ＳＴＯＰを出力する。電圧Ｖ１０の値が、基準電圧ｅ１の値よりも低い場合には、電圧発生部１Ｃの電圧供給能力が十分ではないことを意味する。この場合には、各第３バッファ回路７１、７２は、各第２バッファ回路２１に、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７をそれぞれ出力する。これにより、第２ポンピング回路２５Ｄ及び第２ポンピング回路２５Ｅには、各レベル変換回路２２によって、それぞれ第２動作クロック信号ＣＬＫ２Ｂ及び第２動作クロック信号ＣＬＫ２Ｃが出力される。このため、第２ポンピング回路２５Ｄ、２５Ｅは、昇圧動作を継続し、ワード線ＷＬに、調整電圧Ｖ７が供給される。
【００９８】
本実施形態では、比較器ＣＯＭＰ１によって、ワード線ＷＬの電圧Ｖ１０の値が、基準電圧ｅ１よりも高いか否かを検出することができる。したがって、比較器ＣＯＭＰ１は、本発明の検出部に相当する。
【００９９】
本実施形態では、比較器ＣＯＭＰ１によって出力されるハイレベルの信号ＳＴＯＰにより、第３バッファ回路７１、７２が、各第２バッファ回路２１に、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７をそれぞれ出力することを停止する。これにより、第２ポンピング回路２５Ｄ、２５Ｅに、各レベル変換回路２２が、第２動作クロック信号ＣＬＫ２Ｂ、第２動作クロック信号ＣＬＫ２Ｃをそれぞれ出力することがない。したがって、第３バッファ回路７１、７２は、本発明のクロック信号供給停止部に相当する。
【０１００】
また、ワード線ＷＬの電圧Ｖ１０の値が、基準電圧ｅ１よりも高いか否かを検出することは、本発明の検出ステップに相当する。さらに、ワード線ＷＬの電圧Ｖ１０の値が、基準電圧ｅ１よりも高いことを検出し、ハイレベルの信号ＳＴＯＰを用いて、第６動作クロック信号ＣＬＫ６、第７動作クロック信号ＣＬＫ７をそれぞれ出力することが停止される。これにより、第６動作クロック信号ＣＬＫ６及び第７動作クロック信号ＣＬＫ７が生成されず、第２動作クロック信号ＣＬＫ２Ｂ、第２動作クロック信号ＣＬＫ２Ｃが用いられることが停止されることは、本発明のクロック信号供給停止ステップに相当する。
【０１０１】
＜実施形態４の効果＞
本実施形態の電圧発生部１Ｃのように、位相が互いに９０度異なる第２動作クロック信号ＣＬＫ５、第２動作クロック信号ＣＬＫ６、第２動作クロック信号ＣＬＫ７がそれぞれ入力され、互いに並列接続された第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅを設けると、３つの第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅによって、電圧発生部１Ｃの電圧供給能力を高めることができる。そこで、高い電圧供給能力を活用し、第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅが、昇圧電圧Ｖ２の値を、９Ｖに向けて素早く立ち上げることができる。
さらに、本実施形態の電圧発生部１Ｃのように、比較器ＣＯＭＰ１によって、ワード線ＷＬの電圧Ｖ１０の値が、基準電圧ｅ１の値よりも高いことを検出し、第３バッファ回路７１、７２によって、各第２ポンピング回路２５Ｄ、２５Ｅに、第２動作クロック信号ＣＬＫ２Ｂ、第２動作クロック信号ＣＬＫ２Ｃをそれぞれ出力することが中止されると、各第２ポンピング回路２５Ｄ、２５Ｅの昇圧動作を停止させることができる。これにより、３つの第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの内の１つの第２チャージポンプ回路２０Ａの昇圧動作を行わせて、第２チャージポンプ回路の稼動台数を減らし、省電力化を図ることができる。加えて、第２動作クロック信号ＣＬＫ２Ａが入力されている第２チャージポンプ回路２０Ａの昇圧動作によって、電力供給能力を確保し、ワード線ＷＬの電圧Ｖ１０が低下することを防ぐことができる。
【０１０２】
本実施形態の電圧発生部１Ｃの制御方法によれば、位相が互いに９０度異なる第２動作クロック信号ＣＬＫ５、第２動作クロック信号ＣＬＫ６、第２動作クロック信号ＣＬＫ７が用いられ、互いに並列接続された第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの昇圧動作が、並列に実行されることにより、電圧発生部１Ｃの電圧供給能力を高めることができる。そこで、本実施形態の電圧発生部１Ｃの制御方法によれば、高い電圧供給能力を活用し、昇圧電圧Ｖ２の値を、９Ｖに向けて素早く立ち上げることができる。
さらに、本実施形態の電圧発生部１Ｃの制御方法によれば、ワード線ＷＬの電圧Ｖ１０の値が、基準電圧ｅ１の値よりも高いことを検出し、各第２ポンピング回路２５Ｄ、２５Ｅに、第２動作クロック信号ＣＬＫ２Ｂ、第２動作クロック信号ＣＬＫ２Ｃをそれぞれ出力することが中止されると、各第２ポンピング回路２５Ｄ、２５Ｅの昇圧動作を停止させることができる。これにより、３つの第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅの内の１つの第２チャージポンプ回路２０Ａの昇圧動作を行わせて、第２チャージポンプ回路の稼動台数を減らし、省電力化を図ることができる。加えて、第２動作クロック信号ＣＬＫ２Ａが入力されている第２チャージポンプ回路２０Ａの昇圧動作によって、電力供給能力を確保し、ワード線ＷＬの電圧Ｖ１０が低下することを防ぐことができる。
【０１０３】
＜実施形態５＞
本発明の実施形態５を、図５を参照しつつ説明する。ここでは、上述した実施形態１等と同一の構成は同一の符号を付し、その説明を省略する。図５は、本実施形態の電圧発生部１Ｄの構成の一部を示すブロック図である。図５においては、実施形態１において図示を省略した制御回路８０を図示した。電圧発生部１Ｄは、第２遅延回路８６及びＮ型チャンネルトランジスタＭ１を備えるものである。
【０１０４】
制御回路８０は、第１チャージポンプ回路１０の第１バッファ回路１１の入力、第２チャージポンプ回路２０Ａ´の第２バッファ回路２１の入力、第２遅延回路８６の入力にそれぞれ接続されている。第２遅延回路８６の出力は、論理積ゲート回路ＡＮＤを介して切替回路４０のスイッチＳＷに接続されている。電圧検出回路５０の出力は、論理積ゲート回路ＡＮＤに接続されている。
【０１０５】
Ｎ型チャンネルトランジスタＭ１のドレインは、第２ポンピング回路２５Ａの出力と、第２チャージポンプ回路２０Ａ´の出力端子（ＯＵＴ２）との間に接続されている。Ｎ型チャンネルトランジスタＭ１のソースは、グランドに接続されている。Ｎ型チャンネルトランジスタＭ１のゲートは、前記制御回路８０に接続されている。
【０１０６】
次に、電圧発生部１Ｄの動作を説明する。ここでは、電圧検出回路５０によって、外部電源電圧の値が１．８Ｖであることを検出した場合の動作を説明する。電圧発生部１Ｄは、昇圧動作を停止させるときに、制御回路８０によって、第１バッファ回路１１に、ローレベルの制御信号ＥＮ０を出力する。これによって、第１バッファ回路１１は、第１ポンピング回路１５に、第１動作クロック信号ＣＬＫ１を出力しない。
【０１０７】
加えて、電圧発生部１Ｄは、昇圧動作を停止させるときに、制御回路８０によって、第２バッファ回路２１に、ローレベルの制御信号ＥＮ１を出力する。これによって、レベル変換回路２２は、第２ポンピング回路２５Ａに、第２動作クロック信号ＣＬＫ２を出力しない。
【０１０８】
さらに、電圧発生部１Ｄは、昇圧動作を停止させるときに、制御回路８０によって、Ｎ型チャンネルトランジスタＭ１のゲートに、ハイレベルのゲート制御信号を出力する。これによって、Ｎ型チャンネルトランジスタＭ１のゲートが高レベル電圧に固定され、Ｎ型チャンネルトランジスタＭ１がオン状態になる。したがって、上述したような第２ポンピング回路２５Ａの昇圧動作によって、該第２ポンピング回路２５Ａの昇圧用コンデンサに蓄積された電荷が、Ｎ型チャンネルトランジスタＭ１を通じて、グランドに放電される。このため、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下する。Ｎ型チャンネルトランジスタＭ１は、本発明の出力電圧調整部に相当する。
【０１０９】
さらに加えて、電圧発生部１Ｄは、昇圧動作を停止するときに、制御回路８０によって、第２遅延回路８６に、ローレベルのスイッチ操作信号ＣＨＮ２を出力する。第２遅延回路８６は、所定遅延時間を経過させた後に、スイッチ操作信号ＣＨＮ２の位相を遅らせた信号を、論理積ゲート回路ＡＮＤに出力し、スイッチ操作信号ＣＨＮ３をハイレベルからローレベルにする。第２遅延回路８６の遅延時間は、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下するまでに要する時間に設定されている。
【０１１０】
第２遅延回路８６によって、スイッチＳＷは、前記所定遅延時間後に端子Ｔ１から端子Ｔ２に接続される。本実施形態では、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下したときに、スイッチＳＷが、端子Ｔ１から端子Ｔ２に接続される。第２ポンピング回路２５Ａには、端子Ｔ２、スイッチＳＷ及び内部電源供給ラインＬ２を通じて、１．８Ｖの外部電源電圧が供給される。スイッチ操作信号ＣＨＮ３は、本発明の接続指令信号に相当する。第２遅延回路８６及び論理積ゲート回路ＡＮＤは、本発明の指令信号出力部に相当する。
【０１１１】
本実施形態では、昇圧動作を停止するときに、前記電圧Ｖ２の値を、昇圧電圧Ｖ１の値よりも低下させることが、本発明の出力電圧調整ステップに相当する。また、本実施形態では、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下したときに、スイッチＳＷが、端子Ｔ１から端子Ｔ２に接続されることは、本発明の指示ステップに相当する。
【０１１２】
＜実施形態５の効果＞
本実施形態の電圧発生部１Ｄによれば、第２動作クロック信号ＣＬＫ２が停止され、第２ポンピング回路２５Ａが昇圧動作を停止した時に、３Ｖの電圧値を有する昇圧電圧Ｖ１を、内部電源供給ラインＬ２に供給した状態で、Ｎ型チャンネルトランジスタＭ１によって、前記電圧Ｖ２の値を、昇圧電圧Ｖ１の値よりも低下させている。これによって、第２ポンピング回路２５Ａが、昇圧動作を行っていない状態で、第２ポンピング回路２５Ａの昇圧用コンデンサに蓄積された電荷を、Ｎ型チャンネルトランジスタＭ１を通じて、確実に且つ高速に、グランドに放電させることができる。昇圧電圧Ｖ１の値が先にリセットされてしまうと、昇圧用コンデンサが複数段に亘って接続された容量並列型のチャージポンプによって構成された第２ポンピング回路２５Ａ内の各昇圧ステージの各内部ノードがリセットされないからである。また、内部電源供給ラインＬ２の電圧値が、昇圧電圧Ｖ１の値（３Ｖ）よりも低い外部電源供給ラインＬ１の値（１．８Ｖ）へ切り替えられると、第２ポンピング回路２５Ａ内の各昇圧ステージの各内部ノードのリセット速度が低下するからである。
また、本実施形態の電圧発生部１Ｄによれば、Ｎ型チャンネルトランジスタＭ１によって、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下した場合に、第２遅延回路８６及び論理積ゲート回路ＡＮＤによって、スイッチＳＷに、該スイッチＳＷを端子Ｔ２に接続するスイッチ操作信号ＣＨＮ３を出力している。そこで、本実施形態の電圧発生部１Ｄによれば、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下する前に、スイッチＳＷを端子Ｔ２に接続することがなく、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下した後に、スイッチＳＷを、端子Ｔ２に接続することができる。したがって、本実施形態の電圧発生部１Ｄによれば、スイッチＳＷを端子Ｔ２に接続し、第２ポンピング回路２５Ａに、１．８Ｖの外部電源電圧が供給される時には、前記昇圧用コンデンサに蓄積された電荷が放電されており、第２チャージポンプ回路２０Ａ´に、前記昇圧用コンデンサに蓄積された電荷に起因した電圧ストレスが加わることを抑えることができる。このため、本実施形態の電圧発生部１Ｄでは、第２チャージポンプ回路２０Ａ´に加わる電圧ストレスを低減させ、電圧発生部１Ｄの動作信頼性を高めることができる。前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下する前に、内部電源供給ラインＬ２の値が、前記電圧Ｖ２の値よりも低下すると、第２動作クロック信号ＣＬＫ２のハイレベルの値も３Ｖから１．８Ｖへ低下する。すると、第２ポンピング回路２５Ａ内の第２動作クロック信号ＣＬＫ２がハイレベルで停止している昇圧ステージの内部昇圧ノードと第２動作クロック信号ＣＬＫ２との電圧差が一時的に高くなり、電圧ストレスが高まるからである。
【０１１３】
本実施形態の電圧発生部１Ｄの制御方法によれば、昇圧動作を停止し、第２動作クロック信号ＣＬＫ２が生成されていないときに、前記電圧Ｖ２の値を、昇圧電圧Ｖ１の値よりも低下させると、第２ポンピング回路２５Ａが昇圧動作を行っていない状態で、第２ポンピング回路２５Ａの昇圧用コンデンサに蓄積された電荷を、放電させることができる。
また、本実施形態の電圧発生部１Ｄの制御方法によれば、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下した場合に、スイッチＳＷに、該スイッチＳＷを端子Ｔ２に接続するスイッチ操作信号ＣＨＮ３を出力している。そこで、本実施形態の電圧発生部１Ｄの制御方法によれば、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下する前に、スイッチＳＷを端子Ｔ２に接続することがなく、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下した後に、スイッチＳＷを、端子Ｔ２に接続することができる。したがって、本実施形態の電圧発生部１Ｄの制御方法によれば、スイッチＳＷを端子Ｔ２に接続し、第２ポンピング回路２５Ａに、１．８Ｖの外部電源電圧が供給される時には、前記昇圧用コンデンサに蓄積された電荷が放電されており、第２チャージポンプ回路２０Ａ´に、前記昇圧用コンデンサに蓄積された電荷に起因した電圧ストレスが加わることを抑えることができる。このため、本実施形態の電圧発生部１Ｄの制御方法によれば、第２チャージポンプ回路２０Ａ´に加わる電圧ストレスを低減させ、電圧発生部１Ｄの動作信頼性を高めることができる。
【０１１４】
＜実施形態６＞
本発明の実施形態６を、図６を参照しつつ説明する。ここでは、上述した実施形態１と同一の構成は同一の符号を付し、その説明を省略する。図６は、本実施形態の電圧発生部１Ｅの構成を示すブロック図である。電圧発生部１Ｅは、実施形態１の電圧発生部１に加えて、第３遅延回路９０と、論理積ゲート回路ＡＮＤ１とを備えている。
【０１１５】
第３遅延回路９０の入力は、電圧検出回路５０の出力に接続されている。第３遅延回路９０の出力は、論理積ゲート回路ＡＮＤ１の第１入力に接続されている。論理積ゲート回路ＡＮＤ１の第２入力は、図示しない制御回路に接続されている。論理積ゲート回路ＡＮＤ１の出力は、第１チャージポンプ回路１０の第１バッファ回路１１に接続されている。
【０１１６】
次に、電圧発生部１Ｅの動作を説明する。ここでは、電圧検出回路５０によって、外部電源電圧の値が１．８Ｖであることを検出した場合の動作を説明する。電圧検出回路５０は、切替回路４０のスイッチＳＷ及び第３遅延回路９０に、ハイレベルの切替信号ＣＨＮ１を出力する。スイッチＳＷは、ハイレベルの切替信号ＣＨＮ１を受信すると、端子Ｔ１に接続される。
【０１１７】
第３遅延回路９０は、一定の遅延時間を経過させた後に、ハイレベルの切替信号ＣＨＮ１の位相を遅らせたハイレベルの切替信号ＣＨＮ５を生成する。第３遅延回路９０の遅延時間は、スイッチＳＷが、端子Ｔ１に接続されるまでに要する時間よりも長い時間に設定されている。なお、切替信号ＣＨＮ５は、本発明の遅延信号に相当する。
【０１１８】
論理積ゲート回路ＡＮＤ１の第２入力には、制御回路によって、ハイレベルの制御信号ＥＮ０が入力される。制御信号ＥＮ０は、本発明の起動制御信号に相当する。論理積ゲート回路ＡＮＤ１は、第３遅延回路９０によって、第１入力に、ハイレベルの切替信号ＣＨＮ５が入力されると、ハイレベルの制御信号ＥＮ５を、第１バッファ回路１１に出力する。第１バッファ回路１１に入力されるハイレベルの制御信号ＥＮ５の位相は、該制御信号ＥＮ５を生成する切替信号ＣＨＮ５の位相が、切替信号ＣＨＮ１の位相よりも遅れることにより、切替信号ＣＨＮ１の位相よりも遅れている。
【０１１９】
第１バッファ回路１１は、第１ポンピング回路１５に、１．８Ｖの振幅を有する第１動作クロック信号ＣＬＫ１を出力する。第１ポンピング回路１５は、昇圧動作を開始し、切替回路４０の入力端子（ＩＮ５）、端子Ｔ１、スイッチＳＷ及び出力端子（ＯＵＴ５）を通じて、内部電源供給ラインＬ２に、昇圧電圧Ｖ１を供給する。
【０１２０】
本実施形態では、第３遅延回路９０によって、切替信号ＣＨＮ１よりも位相が遅れた切替信号ＣＨＮ５を生成することができる。したがって、第３遅延回路９０は、本発明の遅延部に相当する。
【０１２１】
本実施形態では、論理積ゲート回路ＡＮＤ１は、ハイレベルの切替信号ＣＨＮ５及びハイレベルの制御信号ＥＮ０が入力されると、第１バッファ回路１１に、ハイレベルの制御信号ＥＮ５を出力する。制御信号ＥＮ５は、第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１を、第１バッファ回路１１を通過させて、第１ポンピング回路１５に出力させるものであるから、本発明の電圧発生指令信号に相当する。さらに、論理積ゲート回路ＡＮＤ１は、制御信号ＥＮ５を出力するものであるから、本発明の生成部に相当する。本実施形態では、第３遅延回路９０及び論理積ゲート回路ＡＮＤ１が、本発明の電圧発生調整部を構成している。
【０１２２】
また、切替信号ＣＨＮ１よりも位相が遅れた切替信号ＣＨＮ５を生成することは、本発明の遅延ステップに相当する。さらに、ハイレベルの切替信号ＣＨＮ５及びハイレベルの制御信号ＥＮ０を用いることによって、ハイレベルの制御信号ＥＮ５を出力することは、本発明の生成ステップに相当する。ハイレベルの切替信号ＣＨＮ１によって、スイッチＳＷを、端子Ｔ１に接続した後に、１．８Ｖの振幅を有する第１動作クロック信号ＣＬＫ１によって、昇圧電圧Ｖ１を発生させることは、本発明の電圧発生調整ステップに相当する。
【０１２３】
＜実施形態６の効果＞
本実施形態の電圧発生部１Ｅによれば、スイッチＳＷが、端子Ｔ１に接続された後に、切替信号ＣＨＮ５と制御信号ＥＮ０との論理積演算結果である制御信号ＥＮ５に基づいて、第１バッファ回路１１が、第１ポンピング回路１５に、該第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１を出力する。このため、本実施形態の電圧発生部１Ｅは、切替回路４０の入力端子（ＩＮ５）、端子Ｔ１、スイッチＳＷ及び出力端子（ＯＵＴ５）を介して、第１チャージポンプ回路１０に第２チャージポンプ回路２０Ａ、２０Ｃが接続された状態で、第１ポンピング回路１５が、昇圧電圧Ｖ１を発生させることができる。そこで、本実施形態の電圧発生部１Ｅによれば、第１チャージポンプ回路１０に第２チャージポンプ回路２０Ａ、２０Ｃが接続されていない状態で、第１ポンピング回路１５が、急速に昇圧電圧Ｖ１を発生させる不安定な状態になることを防止することができる。
【０１２４】
本実施形態の電圧発生部１Ｅによれば、第３遅延回路９０によって生成された切替信号ＣＨＮ５と、制御信号ＥＮ０とに基づき、論理積ゲート回路ＡＮＤ１が、第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１を、第１バッファ回路１１を通過させるために、制御信号ＥＮ５を出力する。そこで、本実施形態の電圧発生部１Ｅによれば、スイッチＳＷが、切替信号ＣＨＮ１を受信して、端子Ｔ１に接続された後に、論理積ゲート回路ＡＮＤ１によって、第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１が、第１バッファ回路１１を通過するための制御信号ＥＮ５を、生成することができる。
【０１２５】
本実施形態の電圧発生部１Ｅの制御方法によれば、スイッチＳＷが、端子Ｔ１に接続された後に、制御信号ＥＮ５に基づいて、第１ポンピング回路１５に、該第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１を出力する。このため、本実施形態の電圧発生部１Ｅの制御方法によれば、切替回路４０の入力端子（ＩＮ５）、端子Ｔ１、スイッチＳＷ及び出力端子（ＯＵＴ５）を介して、第１チャージポンプ回路１０に第２チャージポンプ回路２０Ａ、２０Ｃが接続された状態で、昇圧電圧Ｖ１を発生させることができる。そこで、本実施形態の電圧発生部１Ｅの制御方法によれば、第１チャージポンプ回路１０に第２チャージポンプ回路２０Ａ、２０Ｃが接続されていない状態で、第１ポンピング回路１５が、急速に昇圧電圧Ｖ１を発生させる不安定な状態になることを防止することができる。
【０１２６】
本実施形態の電圧発生部１Ｅの制御方法によれば、切替信号ＣＨＮ５と、制御信号ＥＮ０とに基づき、第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１を、第１バッファ回路１１を通過させるために、制御信号ＥＮ５を出力する。そこで、本実施形態の電圧発生部１Ｅの制御方法によれば、スイッチＳＷが、切替信号ＣＨＮ１を受信して、端子Ｔ１に接続された後に、第１ポンピング回路１５の昇圧動作を開始させる第１動作クロック信号ＣＬＫ１が、第１バッファ回路１１を通過するための制御信号ＥＮ５を、生成することができる。
【０１２７】
＜実施形態７＞
本発明の実施形態７を、図７を参照しつつ説明する。ここでは、上述した実施形態１と同一の構成は同一の符号を付し、その説明を省略する。図７は、本実施形態の電圧発生部１Ｆの構成を示すブロック図である。電圧発生部１Ｆは、実施形態１の電圧発生部１に加えてダイオードＤ１を備えている。ダイオードＤ１のアノードは、外部電源供給ラインＬ１に接続されている。ダイオードＤ１のカソードは、内部電源供給ラインＬ２に接続されている。
【０１２８】
電圧発生部１Ｆは、起動時に、次のように動作する。ここでは、外部電源電圧の値が１．８Ｖに設定されている場合の動作を説明する。ダイオードＤ１には、外部電源供給ラインＬ１によって、１．８Ｖの電圧が印加される。これによって、ダイオードＤ１が、順方向に導通する。
【０１２９】
ダイオードＤ１が順方向に導通すると、内部電源供給ラインＬ２に供給される電圧の値が、外部電源電圧の値−０．６Ｖである１．２Ｖ（−０．６Ｖはダイオードの閾値）にアシストされる。そこで、電圧発生部１Ｆにおいては、起動時に、ダイオードＤ１が、所定電圧（３Ｖ）への到達が遅い第１チャージポンプ回路１０に接続される外部電源供給ラインＬ１によって、内部電源供給ラインＬ２への電圧供給を、アシストすることができる。なお、外部電源電圧の値が３Ｖに設定されている場合には、切替回路４０のスイッチＳＷのトランジスタ電流駆動能力を、ダイオードＤ１がアシストすることによって、内部電源供給ラインＬ２に供給される電圧の値が、２．４Ｖに高速にアシストされる。
【０１３０】
本実施形態では、ダイオードＤ１によって、電圧発生部１Ｆの初期動作時に内部電源供給ラインＬ２に供給される電圧が、第２チャージポンプ回路または切替回路の電流駆動能力をアシストする。したがって、ダイオードＤ１は、本発明のアシスト回路を構成する。ダイオードＤ１は、本発明のアシストダイオードに相当する。
【０１３１】
＜実施形態７の効果＞
本実施形態の電圧発生部１Ｆによれば、ダイオードＤ１によって、第２チャージポンプ回路２０Ａ、２０Ｃに供給する電圧の値を、第１の外部電源の電圧値（１．８Ｖ）又は第２の外部電源の電圧値（３Ｖ）へ早期に近づけるように所定の電圧値（１．２Ｖ又は２．４Ｖ）にアシストすると、第２チャージポンプ回路２０Ａ、２０Ｃに、１．２Ｖあるいは２．４Ｖの電圧値を確保した電圧を早期に供給することができる。そこで、本実施形態の電圧発生部１Ｆによれば、電圧発生部１Ｆの起動時等の初期状態において、第２チャージポンプ回路２０Ａ、２０Ｃが、電圧が供給されずに不安定な状態が継続することを防ぎ、誤動作することを防止することができると共に、第２チャージポンプ回路２０Ａ、２０Ｃが、早期に動作を開始することが出来る。
【０１３２】
本実施形態の電圧発生部１Ｆによれば、外部電源供給ラインＬ１と内部電源供給ラインＬ２との間に接続されたダイオードＤ１を備えると、外部電源供給ラインＬ１によって、ダイオードＤ１に、１．８Ｖ又は３Ｖの電圧が印加されることにより、ダイオードＤ１が導通する。そこで、本実施形態の電圧発生部１Ｆによれば、ダイオードＤ１が導通することにより、第２チャージポンプ回路２０Ａ、２０Ｃに印加される電圧を監視して制御することなく、第２チャージポンプ回路２０Ａ、２０Ｃの起動時等の初期状態において、第２チャージポンプ回路２０Ａ、２０Ｃを正常に且つ早期に動作させる電圧を印加することができる。
【０１３３】
本実施形態の電圧発生部１Ｆの制御方法によれば、第２チャージポンプ回路２０Ａ、２０Ｃに供給する電圧の値を、第１の外部電源の電圧値（１．８Ｖ）又は第２の外部電源の電圧値（３Ｖ）へ早期に近づけるように所定の電圧値（１．２Ｖ又は２．４Ｖ）にアシストすると、第２チャージポンプ回路２０Ａ、２０Ｃに、１．２Ｖあるいは２．４Ｖの電圧値を確保した電圧を供給することができる。そこで、本実施形態の電圧発生部１Ｆの制御方法によれば、電圧発生部１Ｆの起動時等の初期状態において、第２チャージポンプ回路２０Ａ、２０Ｃが、電圧が供給されずに不安定な状態が継続することを防ぎ、誤動作することを防止することができると共に、第２チャージポンプ回路２０Ａ、２０Ｃが、早期に動作を開始することが出来る。
【０１３４】
本発明は、上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。上述した実施形態１の電圧発生部１では、第１動作クロック信号ＣＬＫ１とハイレベルの制御信号ＥＮ１Ａ〜ＥＮ１Ｃとによって、３Ｖの振幅を有する第２動作クロック信号ＣＬＫ２が生成されるが、第１動作クロック信号ＣＬＫ１によって、３Ｖの振幅を有する第２動作クロック信号ＣＬＫ２を生成した後に、制御信号ＥＮ１Ａ〜ＥＮ１Ｃによって、各第２ポンピング回路２５Ａ〜２５Ｃが、それぞれ昇圧動作を開始するようにしてもよい。上述した実施形態３の電圧発生部１Ｂでは、３つの第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅを備えているが、電圧発生部は、３つ以上の第２チャージポンプ回路を備えていてもよい。また、実施形態３とは異なり、電圧発生部が、３つの第２チャージポンプ回路に加えて、３つの第１チャージポンプ回路を備えるものであってもよい。
【０１３５】
上述した実施形態４の電圧発生部１Ｃとは異なり、電圧発生部は、第３バッファ回路７１と第３バッファ回路７２との内のいずれか一方を設けたものであってもよい。また、電圧発生部が、３つの第２チャージポンプ回路２０Ａ、２０Ｄ、２０Ｅに加えて、３つの第１チャージポンプ回路を備える場合には、各第１チャージポンプ回路にそれぞれ１つずつ接続される第３バッファ回路を、１つ以上設けるようにしてもよい。
【０１３６】
上述した実施形態５の電圧発生部１Ｄとは異なり、電圧発生部は、Ｎ型チャンネルトランジスタＭ１に代えて、Ｐ型チャンネルトランジスタを用いるものであってもよい。この電圧発生部においては、Ｐ型チャンネルトランジスタのドレインは、第２ポンピング回路２５Ａの出力と、第２チャージポンプ回路２０Ａ´の出力端子（ＯＵＴ２）との間に接続される。Ｐ型チャンネルトランジスタのソースは、外部電源供給ラインＬ１に接続される。Ｐ型チャンネルトランジスタのゲートは、前記制御回路８０に接続される。
さらに、実施形態５の電圧発生部１Ｄとは異なり、電圧発生部においては、第２チャージポンプ回路２０Ａ´の出力端子（ＯＵＴ２）に接続した電圧検出手段の検出結果に応じて、スイッチＳＷを、端子Ｔ１から端子Ｔ２に切り替えるように制御してもよい。この場合には、電圧検出手段は、Ｐ型チャンネルトランジスタによって、前記電圧Ｖ２の値が、昇圧電圧Ｖ１の値よりも低下したことを検出し、第２遅延回路８６を用いることなく、制御回路８０が、ローレベルのスイッチ操作信号ＣＨＮ２を出力する。
また、上述した実施形態６の電圧発生部１Ｅとは異なり、電圧発生部においては、制御回路と論理積ゲート回路ＡＮＤ１との間に、第３遅延回路９０を設け、該第３遅延回路９０によって、制御信号ＥＮ０を遅延させた信号を生成するようにしてもよい。
【図面の簡単な説明】
【０１３７】
【図１】実施形態１のフラッシュメモリの電圧発生部の構成を示すブロック図である。
【図２】実施形態２の同電圧発生部の構成を示すブロック図である。
【図３】実施形態３の同電圧発生部の構成を示すブロック図である。
【図４】実施形態４の同電圧発生部の構成の一部を示すブロック図である。
【図５】実施形態５の同電圧発生部の構成の一部を示すブロック図である。
【図６】実施形態６の同電圧発生部の構成を示すブロック図である。
【図７】実施形態７の同電圧発生部の構成を示すブロック図である。
【符号の説明】
【０１３８】
１          電圧発生部
１０        第１チャージポンプ回路
２０        第２チャージポンプ回路
２２        レベル変換回路
４０        切替回路
６０        第１遅延回路
６５        位相調整回路
７１、７２  第３バッファ回路
８６        第２遅延回路
９０        第３遅延回路
ＡＮＤ、ＡＮＤ１  論理積ゲート回路
ＣＯＭＰ    比較器
Ｄ１        ダイオード
Ｌ１        外部電源供給ライン
Ｌ２        内部電源供給ライン
Ｍ１        Ｎ型チャンネルトランジスタ
【図１】
2008193766.tif 000003
【図２】
2008193766.tif 000004
【図３】
2008193766.tif 000005
【図４】
2008193766.tif 000006
【図５】
2008193766.tif 000007
【図６】
2008193766.tif 000008
【図７】
2008193766.tif 000009