(57)【要約】    【課題】  出力インタフェースでのリオーダリング処理用のバッファ量が定義可能であり、かつセル落ち判定が可能であるロードバランス型セルスイッチ装置を提供する。    【解決手段】  中間段バッファ１−５−１〜１−５−Ｎに配備した優先度毎のバッファからのセル読み出しにおいて、低優先バッファでも一定期間内にセルが読み出せるようにし、出力インタフェース１−１２−１〜１−１２−Ｎにおいては優先度毎かつ入力インタフェース１−１−１〜１−１−Ｎ毎個別に中間段バッファでのセル読み出し周期を意識しながらセル到着監視できるようにした。【選択図】  図１
2008244979.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力インタフェース、複数の中間段バッファ、複数の出力インタフェースを備え、入力インタフェースと中間段バッファ間、中間段バッファと出力インタフェース間をメッシュ接続して構成される固定長セルを扱うロードバランス型セルスイッチ装置において、
前記Ｎ個の中間段バッファでの優先制御にて、どの優先度のセルであっても一定時間内に最低１セルは出力インタフェースに到着するように制御することを特徴とするロードバランス型セルスイッチ装置。
【請求項２】
前記出力インタフェースが、前記中間段バッファにおける優先度毎に決められた読み出し周期を意識したセル到着監視を行い、セル落ちと判定されたセル順序入れ替え処理をリセットすることを特徴とする請求項１に記載のロードバランス型セルスイッチ装置。
【請求項３】
前記出力インタフェースが、
受信したセルを優先度毎かつ送出元の入力インタフェース毎にセル順序管理を行い、セル順序が逆転している場合は並び替え処理を行うリオーダリング処理部と、
前記リオーダリング処理部におけるセル待ち時間の監視を優先度毎かつ送出元の入力インタフェース毎に行い、想定される待ち時間が経過したリオーダリング処理があった場合には該当する並び替え処理をリセットするセル到着確認部とを備えることを特徴とする請求項１又は請求項２に記載のロードバランス型セルスイッチ装置。
【請求項４】
セルを宛先となる出力インタフェース毎に管理する手段と、セルを各中間段バッファに均等に振り分ける手段を有する入力インタフェースと、
前記入力インタフェースから受信したセルを前記各中間段バッファにスイッチング処理する手段を有する前段クロスバスイッチと、
受信したセルを宛先となる出力インタフェース毎に管理する手段と、セルを宛先となる出力インタフェースに送出する手段を有する中間段バッファと、
前記中間段バッファから受信したセルを宛先となる出力インタフェースにスイッチング処理する手段を有する後段クロスバスイッチと、
前記後段クロスバスイッチから受信したセルを前記入力インタフェース単位に管理する手段と、セルの順序逆転があった場合にはセル順序を元に戻すリオーダリング処理手段有する出力インタフェースとから構成され、
前記中間段バッファは、優先度毎にセルを管理し、当該優先度毎に一定時間内に読み出せるセル数を定義し、どの優先度のセルであっても一定時間内に最低１セルは前記出力インタフェースに到着するように制御することを特徴とするロードバランス型セルスイッチ装置。
【請求項５】
前記出力インタフェースが、中間段バッファにおける優先度毎に決められた読み出し周期を意識したセル到着監視を行い、セル落ちと判定されたセル順序入れ替え処理をリセットすることを特徴とする請求項４に記載のロードバランス型セルスイッチ装置。
【請求項６】
前記出力インタフェースが、
前記後段クロスバスイッチから受信したセルを優先度毎かつ送出元の入力インタフェース毎にセル順序管理を行い、セル順序が逆転している場合は並び替え処理を行うリオーダリング処理部と、
前記リオーダリング処理部におけるセル待ち時間の監視を優先度毎かつ送出元の入力インタフェース毎に行い、想定される待ち時間が経過したリオーダリング処理があった場合には該当する並び替え処理をリセットするセル到着確認部とを備えることを特徴とする請求項４又は請求項５に記載のロードバランス型セルスイッチ装置。
【請求項７】
複数の入力インタフェース、複数の中間段バッファ、複数の出力インタフェースを備え、入力インタフェースと中間段バッファ間、中間段バッファと出力インタフェース間をメッシュ接続して構成される固定長セルを扱うロードバランス型セルスイッチ装置の優先制御方法であって、
前記Ｎ個の中間段バッファでの優先制御にて、どの優先度のセルであっても一定時間内に最低１セルは出力インタフェースに到着するように制御することを特徴とするロードバランス型セルスイッチ装置の優先制御方法。
【請求項８】
前記出力インタフェースで、前記中間段バッファにおける優先度毎に決められた読み出し周期を意識したセル到着監視を行い、セル落ちと判定されたセル順序入れ替え処理をリセットすることを特徴とする請求項７に記載のロードバランス型セルスイッチ装置の優先制御方法。
【請求項９】
前記出力インタフェースで、
受信したセルを優先度毎かつ送出元の入力インタフェース毎にセル順序管理を行い、セル順序が逆転している場合は並び替え処理を行い、
前記並び替え処理におけるセル待ち時間の監視を優先度毎かつ送出元の入力インタフェース毎に行い、想定される待ち時間が経過したリオーダリング処理があった場合には該当する並び替え処理をリセットすることを特徴とする請求項７又は請求項８に記載のロードバランス型セルスイッチ装置の優先制御方法。
【請求項１０】
セルを宛先となる出力インタフェース毎に管理する手段と、セルを各中間段バッファに均等に振り分ける手段を有する入力インタフェースと、前記入力インタフェースから受信したセルを前記各中間段バッファにスイッチング処理する手段を有する前段クロスバスイッチと、受信したセルを宛先となる出力インタフェース毎に管理する手段と、セルを宛先となる出力インタフェースに送出する手段を有する中間段バッファと、前記中間段バッファから受信したセルを宛先となる出力インタフェースにスイッチング処理する手段を有する後段クロスバスイッチと、前記後段クロスバスイッチから受信したセルを前記入力インタフェース単位に管理する手段と、セルの順序逆転があった場合にはセル順序を元に戻すリオーダリング処理手段有する出力インタフェースとから構成されるロードバランス型セルスイッチ装置の優先制御方法であって、
前記中間段バッファで、優先度毎にセルを管理し、当該優先度毎に一定時間内に読み出せるセル数を定義し、どの優先度のセルであっても一定時間内に最低１セルは前記出力インタフェースに到着するように制御することを特徴とするロードバランス型セルスイッチ装置の優先制御方法。
【請求項１１】
前記出力インタフェースで、中間段バッファにおける優先度毎に決められた読み出し周期を意識したセル到着監視を行い、セル落ちと判定されたセル順序入れ替え処理をリセットすることを特徴とする請求項１０に記載のロードバランス型セルスイッチ装置の優先制御方法。
【請求項１２】
前記出力インタフェースで、
前記後段クロスバスイッチから受信したセルを優先度毎かつ送出元の入力インタフェース毎にセル順序管理を行い、セル順序が逆転している場合は並び替え処理を行い、
前記並び替え処理におけるセル待ち時間の監視を優先度毎かつ送出元の入力インタフェース毎に行い、想定される待ち時間が経過したリオーダリング処理があった場合には該当する並び替え処理をリセットすることを特徴とする請求項１０又は請求項１１に記載のロードバランス型セルスイッチ装置の優先制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロードバランス型セルスイッチ装置に関し、特に、ロードバランス型セルスイッチ装置とその優先制御方法に関するものである。
【背景技術】
【０００２】
ルータなどに代表される一般的な固定長セル（可変長パケットを固定長セル化したものを含む）スイッチとして、クロスバスイッチの各入力ポートにバッファを配備して各入力ポートからのデータの出力調停を行うスケジューラを配備した入力バッファ型スイッチがある。
【０００３】
図３は、入力３ポート、出力３ポートの場合の入力バッファ型スイッチの構成例を示している。ここでは、入力１からセルＡ、入力２からセルＢ、入力３からセルＣが入力され、それぞれ出力１、２、３に出力される場合の例を記載している。各入力に入力されたセルは、ＶＯＱ（Ｖｉｒｔｕａｌ  Ｏｕｔｐｕｔ  Ｑｕｅｕｅ：仮想出力キュー）６−１−１〜６−１−３の該当宛先ｑｕｅｕｅに格納される。各入力からはスケジューラ（Ｓｃｈｅｄｕｌｅｒ）６−３に対してセル送出のｒｅｑｕｅｓｔ信号６−４−１〜６−４−３としてセルの宛先を通知する。
【０００４】
スケジューラ６−３では、複数の入力ポートから同一宛先のセルが送出されないように調停処理を行い、各入力に対してどこの宛先に対するセル送出を許可するかを示すｇｒａｎｔ信号６−５−１〜６−５−３を送出する。ｇｒａｎｔ信号６−５−１〜６−５−３を受信した各入力では該当する宛先のセルを出力する。スケジューラ６−３では各入力ｇｒａｎｔ６−５−１〜６−５−３を出力すると同時にクロスバスイッチに対して接続設定信号（どの入力とどの出力を接続するかの設定信号）６−６を行い、各入力から送出されたセルは所定の出力ポートに到着する。
【０００５】
図４は、入力バッファ型スイッチでの優先処理の一例を示す図である。ここでは、入力１から低優先セルＡ、高優先セルＢの順にセルが入力され出力１に高優先セルＢ、低優先セルＡの順で出力される場合を示している。各入力ポートのＶＯＱ７−１−１〜７−１−３には優先度毎にＶＯＱが配備されており、宛先だけではなく優先度毎にセルが蓄積されるようになっている（本例では優先クラスを高優先と低優先の２クラスの場合で表記）。セルＡは、低優先セルのためＶＯＱ７−１−１の低優先側ＶＯＱの該当宛先ｑｕｅｕｅに格納され、セルＢは高優先セルのため高優先側ＶＯＱの該当宛先ｑｕｅｕｅに格納され、スケジューラ７−３に対してセル送出のｒｅｑｕｅｓｔ信号７−４−１としてセルの宛先を通知する。
【０００６】
入力ポート１がスケジューラ７−３から出力ポート１へのセル送出許可を示すｇｒａｎｔ信号７−５−１を受信すると、高優先側のＶＯＱに格納されているセルを優先して出力する。このため、ポート１への入力順序はセルＡ、セルＢとなるが出力順は逆転してセルＢ、セルＡの順となり、セルＢがセルＡよりも優先的に出力される。このようにスイッチにおける優先制御ではセルを蓄積するバッファを優先度毎に配備し、セル出力時に複数の優先度のセルが蓄積されていた場合にはより高優先のセルを出力していく形態が一般的である。
【０００７】
図５に、従来の収容インタフェース数Ｎの場合のロードバランス型セルスイッチ装置の構成例を示す。このような従来のロードバランス型セルスイッチ装置は、例えば、非特許文献１等に記載されている。以下、従来のロードバランス型セルスイッチ装置の基本的な動作について説明する。
【０００８】
ロードバランス型セルスイッチ装置は、入力インタフェース８−１−１〜８−１−Ｎ、前段クロスバスイッチ８−２、中間段バッファ８−３−１〜８−３−Ｎ、後段クロスバスイッチ８−４、出力インタフェース８−５−１〜８−５−Ｎにより構成される。
【０００９】
入力インタフェース８−１−１〜８−１−Ｎは、速度Ｒのデータを収容するインタフェースブロックである。前段クロスバスイッチ８−２は、クロスバスイッチであり、入力インタフェース８−１−１〜８−１−Ｎからのトラヒックが中間段バッファ８−３−１〜８−３−Ｎへ均等（１／Ｎ）に出力されるような周期的な設定となっている。つまり、１中間段バッファブロックでは、全インタフェースからのデータ容量の合計であるＮ×Ｒの１／Ｎである速度Ｒのトラヒックを収容することになる。
【００１０】
中間段バッファ８−３−１〜８−３−Ｎはそれぞれセルの宛先となる出力インタフェース毎に個別にｑｕｅｕｉｎｇするようにＶＯＱ（Ｖｉｒｔｕａｌ  Ｏｕｔｐｕｔ  Ｑｕｅｕｅ：仮想出力キュー）構成となっており、１中間段バッファブロックにて全体の１／Ｎのトラヒックを処理する。図５では、Ｎ個のセルが入力インタフェース８−１−１から出力インタフェース８−５−１へとスイッチングされる場合を示している。入力インタフェース８−１−１から出力されたＮ個のセルは前段クロスバスイッチ８−２により中間段バッファ８−３−１〜８−３−Ｎへ分散される。
【００１１】
中間段バッファ８−３−１〜８−３−Ｎはそれぞれセルを宛先となる出力インタフェース毎に個別にｑｕｅｕｉｎｇするようにＶＯＱ（Ｖｉｒｔｕａｌ  Ｏｕｔｐｕｔ  Ｑｕｅｕｅ：仮想出力キュー）構成となっており、到着したセルは出力インタフェース８−５−１宛のｑｕｅｕｅ（図５では各中間段バッファの一番上のｑｕｅｕｅ）に蓄積される。中間段バッファ８−３−１〜８−３−Ｎへ分散されたセルは後段クロスバスイッチ８−４によりセルの宛先となる出力インタフェース８−５−１へそれぞれ到着する。ロードバランス型セルスイッチ装置では、このように、一旦入出力のインタフェースの中間に位置する中間段バッファ８−３−１〜８−３−Ｎにセルを分散させ、各中間段バッファからセル本来の宛先となる出力インタフェースにセルを送出することにより、１中間段バッファあたりの負荷を分散して収容ポート数増加によるデバイス処理速度増大や、入力バッファ型スイッチに必要となるスケジューラ処理を不要としている。
【００１２】
ここで、図５における前段クロスバスイッチ８−２と後段クロスバスイッチ８−４の動作を詳細に説明する。
【００１３】
図６は、図５におけるインタフェース数Ｎ＝４の場合の前段クロスバスイッチ８−２の動作説明図である。前段クロスバスイッチ８−２の設定はＮ（図６ではＮ＝４）セル時間周期で各出力ポートが１セル時間ずつ各入力ポートを選択していく形態となっており、出力ポート間で選択する入力ポートは１セル時間ずつシフトしている。このため、図６に示すように１セル時間ずつずらして各入力ポートから４セル連続で入力すると出力ポート１を起点に各出力ポートに各入力ポートのセルが１セルずつ均等に出力されることになる。
【００１４】
図７は、図５におけるインタフェース数Ｎ＝４の場合の後段クロスバスイッチ８−４の動作説明図である。図７の例の場合、「１−＊」のセルは出力ポート１、「２−＊」のセルは出力ポート２、「３−＊」のセルは出力ポート３、「４−＊」のセルは出力ポート３がそれぞれ宛先ポートとする。後段クロスバスイッチ８−４の設定はＮ（図７ではＮ＝４）セル時間周期で各出力ポートが１セル時間ずつ各入力ポートを選択していく形態となっており、出力ポート間で選択する入力ポートは１セル時間ずつシフトしている。このため、図７に示すように各中間段バッファからセルを入力すると各中間段バッファに分散されていたセルが本来の宛先ポートに出力されていく。
【００１５】
以上がロードバランス型セルスイッチ装置の基本的な処理であるが、ロードバランス型セルスイッチ装置では中間段バッファ間の蓄積セル数が不均衡（中間段バッファ毎に蓄積しているセル数が異なる状態）になるとセルの順序逆転（同一出力インタフェースのセルに関して、入力インタフェースから各中間段バッファにセル送出したときのセル順序と出力インタフェースに到着したときのセル順序が異なっている）が起こってしまう。
【００１６】
図８に順序逆転する場合の例を示す。本例は中間段バッファ数が４で、本例にて記載しているセルは全て同一宛先セル（出力１宛）の場合とする。初期状態として、中間段バッファ１にのみ１セル（セルＡ）が蓄積されている（状態１）。この状態において入力インタフェースからセル１、２、３、４がそれぞれ中間段バッファ１、２、３、４に出力される（状態２）。この状況では、中間段バッファ１にのみ２セル蓄積され他の中間段バッファには１セル蓄積された状態となっている。この状態から中間段バッファ１から順番に１セルずつ出力されていくと出力１にはセルＡ、２、３、４、１という順番で到着することになり、セル順序が逆転してしまう（状態３）。これは、同一宛先セルの各中間段バッファにおけるセル蓄積数が均一でない場合に発生する。このため、出力インタフェースでは、セル順序を元に戻すためのＲｅｏｒｄｅｒｉｎｇ処理（リオーダリング処理；並べ替え処理）が必要となる。
【００１７】
リオーダリング処理に関しては、並べ替えが必要な最大セル時間差（例えば、入力インタフェースからセル１→セル２と出力されたセルが順序逆転により先に出力インタフェースにセル２が先に到着した場合、セル２が到着してからセル１が到着するまでの最大待ち時間のこと。）が規定できればリオーダリング処理に必要な最大バッファ量が規定できる。
【００１８】
図９に示すようにＮ個の中間段バッファに蓄積されている同一宛先のセルの最大蓄積差分を（Ａ−Ｃ）セルとした場合、セルＣ出力からセルＡ出力までのセル時間差は（Ａ−Ｃ）×Ｎセル時間となる。入力インタフェースからセルＣ→セルＡの順で出力されたとすると、（Ａ−Ｃ）×Ｎセル時間がセル順序並び替えが必要な最大セル時間差となり、出力インタフェースではリオーダリング処理用のバッファ量として（Ａ−Ｃ）×Ｎセル分配備しておけばよいことになる。例えば、１つの入力インタフェースに着目した場合の中間段バッファ間のセル蓄積数差分の最大値をＭセルとすると、Ｎ個のインタフェース収容の場合は、（Ａ−Ｃ）＝Ｍ×Ｎセルとなり、セル順序並び替えが必要な最大セル時間差はＭ×Ｎ２セル時間となる。このため、出力インタフェースでは、リオーダリング処理用のバッファ量Ｍ×Ｎ２セル分だけ配備しておけばよく、Ｍ×Ｎ２セル時間以上待たされるような場合には入力インタフェース以降でセル落ちがあったと判定できる。
【００１９】
優先制御をする場合には、入力バッファスイッチの例を示したようにバッファを優先クラス別に配備する方式が一般的である。これをロードバランス型セルスイッチ装置に当てはめてみた場合、図５における入力インタフェース８−１−１〜８−１−Ｎと中間段バッファ８−３−１〜８−３−Ｎで優先クラス別にバッファを配備することになる。ただし、図１０に示すように中間段バッファを優先クラス毎に配備して常に高優先のセルを優先して送出すると、場合によっては低優先セルがなかなか出力されない状況になることが考えられる。このようになるとセル順序並び替えが必要な最大セル時間差が規定できなくなるため、出力インタフェースでのリオーダリング処理用のバッファ量が定義できなくなってしまう。また、同様の理由でセル落ち判定ができなくってしまう。
【非特許文献１】「Isaac Keslassy, “The Load-Balanced Router,”Ph.D. Dissertation,Stanford University, June 2004」
【発明の開示】
【発明が解決しようとする課題】
【００２０】
以上説明したように、ルータなどに代表される一般的な固定長セル（可変長パケットを固定長セル化したものを含む）スイッチに対して優先制御を適用する方式として、搭載するバッファを優先度毎に設けて優先度を意識しながら読み出す順序を制御する方式がある。しかしながら、ロードバランス型セルスイッチ装置の中間段バッファへの優先処理として常に上位優先度セルを読み出す処理を適用する場合、中間段バッファにて優先度毎別々にセルを格納し、より高優先のセルを読み出す処理を行うと、低優先セルがなかなか出力されなくなる状況になることが考えられ、出力インタフェースでのリオーダリング処理においてセル順序並び替えが必要な最大セル時間差が規定できなくなる。このため、出力インタフェースでのリオーダリング処理用のバッファ量が定義できなくなってしまう。また、同様の理由でセル落ち判定ができなくってしまう。
【００２１】
（発明の目的）
本発明は、ロードバランス型セルスイッチ装置に対して出力インタフェースでのリオーダリング処理用のバッファ量が定義可能で、かつセル落ち判定が可能であるロードバランス型セルスイッチ装置、優先制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記の目的を達成するため、本発明は、複数の入力インタフェース、複数の中間段バッファ、複数の出力インタフェースを備え、入力インタフェースと中間段バッファ間、中間段バッファと出力インタフェース間をメッシュ接続して構成される固定長セルを扱うロードバランス型セルスイッチ装置において、前記Ｎ個の中間段バッファでの優先制御にて、どの優先度のセルであっても一定時間内に最低１セルは出力インタフェースに到着するように制御することを特徴とする。
【００２３】
本発明のロードバランス型セルスイッチ装置によれば、前記出力インタフェースが、前記中間段バッファにおける優先度毎に決められた読み出し周期を意識したセル到着監視を行い、セル落ちと判定されたセル順序入れ替え処理をリセットすることを特徴とする。
【００２４】
本発明のロードバランス型セルスイッチ装置によれば、前記出力インタフェースが、受信したセルを優先度毎かつ送出元の入力インタフェース毎にセル順序管理を行い、セル順序が逆転している場合は並び替え処理を行うリオーダリング処理部と、前記リオーダリング処理部におけるセル待ち時間の監視を優先度毎かつ送出元の入力インタフェース毎に行い、想定される待ち時間が経過したリオーダリング処理があった場合には該当する並び替え処理をリセットするセル到着確認部とを備えることを特徴とする。
【００２５】
すなわち、本発明は、中間段バッファに配備した優先度毎のバッファからのセル読み出しにおいて、低優先バッファでも一定期間内にセルが読み出せるようにし、出力インタフェースにおいては優先度毎かつ入力インタフェース毎個別に中間段バッファでのセル読み出し周期を意識しながらセル到着監視できるように制御する。
【００２６】
（作用）
中間段バッファでは優先度毎にバッファを配備し、マルチフレーム（Ｎフレーム、Ｎ：収容インタフェース数）時間内に読み出すことができるセル数を優先度毎に決めておき、最低優先のセルでも最低１セルは読み出せるようにしておく。このようにすることにより中間段バッファでの最大遅延量が規定できるため、中間段バッファでの優先度を意識しながら最大遅延量も定義可能となる。また、出力インタフェースにおけるセル落ち判定では、優先度毎個別に中間段バッファでの最大遅延量を意識してセル到着監視を行うことにより、出力インタフェースにおけるセル落ち監視も可能になる。
【発明の効果】
【００２７】
本発明によれば、ロードバランス型セルスイッチ装置に優先制御を適用した場合でも出力インタフェースでのリオーダリング処理にてセル順序並び替えが必要な最大セル時間差が規定でき（リオーダリング処理用のバッファ量も規定できる）、かつセル落ち判定が可能なロードバランス型セルスイッチ装置が実現できる。
【発明を実施するための最良の形態】
【００２８】
（構成の説明）
図１は、本発明の実施の形態によるロードバランス型セルスイッチ装置の構成を示すブロック図である。図１は、Ｎ個の入力インタフェース、Ｎ個の中間段バッファ、Ｎ個の出力インタフェースで優先度数をＫとした場合の構成である。Ｎはスイッチの収容ポート数を示す正の整数である。
【００２９】
ここでは、入力インタフェース、中間段バッファ、出力インタフェースの個数をいずれもＮ個と記載しているが入力インタフェース、中間段バッファ、出力インタフェースの数がそれぞれ異なる場合も許容される。また、セルにはヘッダ情報として入力インタフェース情報、優先度、シーケンス番号が付加されているものとする。
【００３０】
入力インタフェース１−１−１〜１−１−Ｎは、内部に宛先毎にセルを蓄積するメモリ（ＶＯＱ：Ｖｉｒｔｕａｌ  Ｏｕｔｐｕｔ  Ｑｕｅｕｅ：仮想出力キュー）を有している。このＶＯＱは、優先度毎に個別に配備されている（本例では優先度１が最高優先とする）。蓄積された各セルは、中間段バッファ１−５−１〜１−５−Ｎに振り分けるために前段クロスバスイッチ１−４の設定タイミングを考慮しながらセルを前段クロスバスイッチ１−４に送出される。入力インタフェース１−１−１〜１−１−Ｎからの出力セルは、高優先側のセルがより優先されて出力される等の優先制御によって選択される。
【００３１】
前段クロスバスイッチ１−４は、周期的な固定設定で動作するクロスバスイッチで、入力インタフェース１−１−１〜１−１−Ｎから受信したセルを所定の設定に従いスイッチングして、中間段バッファ１−５−１〜１−５−Ｎに出力する。
【００３２】
中間段バッファ１−５−１〜１−５−Ｎは、分離部１−６−１〜１−６−Ｎ、優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎ、リード／ライト制御部１−１０−１〜１−１０−Ｎ、選択部１−８−１〜１−８−Ｎから成る。
【００３３】
分離部１−６−１〜１−６−Ｎは、前段クロスバスイッチ１−４から受信したセルを優先度毎に分離して該当する優先度のＶＯＱ（優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎ）に出力し、受信セルの優先度と宛先情報をライト／リード制御部１−１０−１〜１−１０−Ｎに出力する。
【００３４】
ライト／リード制御部１−１０−１〜１−１０−Ｎは、優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎに対するセルのライト／リード制御をするブロックであり、優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎはセルを優先度毎に格納するＶＯＱ構成のメモリである。
【００３５】
選択部１−８−１〜１−８−Ｎは、優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎから出力されてくる有効セルを選択して後段クロスバスイッチ１−１１にセルを出力する。
【００３６】
後段クロスバスイッチ１−１１は、周期的な固定設定で動作するクロスバスイッチで中間段バッファ１−５−１〜１−５−Ｎから受信したセルを所定の設定に従いスイッチングして、出力インタフェース１−１２−１〜１−１２−Ｎに出力する。
【００３７】
出力インタフェース１−１２−１〜１−１２−Ｎは、リオーダリング処理部１−１３−１〜１−１３−Ｎとセル到着監視部１−１４−１〜１−１４−Ｎから成る。
【００３８】
リオーダリング処理部１−１３−１〜１−１３−Ｎは、後段クロスバスイッチ１−１１から受信したセルを優先度毎かつ送出元の入力インタフェース１−１−１〜１−１−Ｎ毎にセル順序管理を行い、セル順序が逆転している場合は並び替え処理を行う。
【００３９】
セル到着確認部１−１４−１〜１−１４−Ｎは、リオーダリング処理部１−１３−１〜１−１３−Ｎにおけるセル待ち時間（並び替えが必要なセルが到着するまでの時間、例えば、シーケンス番号２のセルが到着してからシーケンス番号１のセルが到着するまで待っている時間）の監視を優先度毎かつ送出元の入力インタフェース１−１−１〜１−１−Ｎ毎に行い、想定される待ち時間が経過したリオーダリング処理があった場合には該当するリオーダリング処理をリセットする。
【００４０】
（動作の説明）
次に、図１に示す本実施の形態の動作について説明する。本説明では、優先度１を最高優先とし、優先度２，３，・・・Ｋ（Ｋは、優先度数を示す正の整数）となるにつれて優先度が低くなっていくものとする。また、セルにはヘッダ情報として入力インタフェース情報、優先度、シーケンス番号が付加されているものとする。
【００４１】
入力インタフェース１−１−１〜１−１−Ｎは、受信セルを優先度毎かつ宛先となる出力インタフェース１−１２−１〜１−１２−Ｎ毎に管理し、入力インタフェース１−１−１〜１−１−Ｎからの出力セルは、宛先となる出力インタフェースや高優先側のセルがより優先されて出力される等の優先処理により選択される。
【００４２】
選択されたセルを中間段バッファ１−５−１〜１−５−Ｎに振り分けるために、前段クロスバスイッチ１−４の設定タイミングを考慮しながらセルを前段クロスバスイッチ１−４に送出する。各入力インタフェース１−１−１〜１−１−Ｎから出力されたセルは、前段クロスバスイッチ１−４により中間段バッファ１−５−１〜１−５−Ｎにスイッチング処理される。
【００４３】
中間段バッファ１−５−１〜１−５−Ｎでは、受信したセルを分離部１−６−１〜１−６−Ｎにおいて優先度かつ宛先となる出力インタフェース毎に分離され、所定のバッファ（優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎ）に書き込み処理される。
【００４４】
優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎへのセルの書き込みは、分離部１−６−１〜１−６−Ｎより受信する受信セルの宛先となる出力インタフェースと優先度情報をもとにライト／リード制御部１−１０−１〜１−１０−Ｎにて実施する。
【００４５】
ライト／リード制御部１−１０−１〜１−１０−Ｎは、優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎの各バッファからのセルの読み出し制御も行い、各バッファにおける蓄積セル数の管理もしている。
【００４６】
中間段バッファ１−５−１〜１−５−Ｎからは後段クロスバスイッチ１−１１の設定に合わせて各出力インタフェース１−１２−１〜１−１２−Ｎ宛のセルが１セルずつ出力される。つまり、１つの中間段バッファから１つの出力インタフェースにはＮセル時間に１セル出力されることになる。ここで、説明のため前記「Ｎセル時間」を「フレーム」と記載する。
【００４７】
中間段バッファ１−５−１〜１−５−Ｎからは１フレーム時間に出力インタフェース１−１２−１〜１−１２−Ｎに対してそれぞれ１セルずつ出力することになるが、高優先度のセルを常に優先する制御を行うと低優先のセルはいつまでも送出されない状態となってしまう。このため、複数のフレームで構成される「マルチフレーム」を定義してマルチフレーム時間内に各優先度のセルが最低１回は読み出されるようにライト／リード制御部１−１０−１〜１−１０−Ｎにおいて優先度１のＶＯＱ１−７−１〜１−７−Ｎ，・・・，優先度ＫのＶＯＱ１−９−１〜１−９−Ｎからのセル読み出し制御を行う。
【００４８】
このように制御することによって、中間段バッファ１−５−１〜１−５−Ｎにセルが入力してから出力するまでの最大遅延時間を定義することができる。例えば、１つの入力インタフェースに着目した場合の中間段バッファ間のセル蓄積数差分の最大値がＭセルでＪフレームに１回は読み出される優先度のセルは、Ｎ個のインタフェース収容の場合では、セル順序並び替えが必要な最大セル時間差はＪ×Ｍ×Ｎ２セル時間なる。
【００４９】
中間段バッファ１−５−１〜１−５−Ｎから出力されたセルは後段クロスバスイッチ１−１１により出力インタフェース１−１２−１〜１−１２−Ｎに出力される。出力インタフェース１−１２−１〜１−１２−Ｎでは、到着したセルをリオーダリング処理部１−１３−１〜１−１３−Ｎにて優先度かつ送出元の入力インタフェース毎にシーケンス番号を監視してシーケンス番号どおりの順番に並べ替えるリオーダリング処理を行う。
【００５０】
また、セル到着監視部１−１４−１〜１−１４−Ｎでは、リオーダリング処理部１−１３−１〜１−１３−Ｎから到着したセルの送出元の入力インタフェース、優先度、シーケンス番号を受信してセルの到着監視（例えば、シーケンス番号２のセルは到着したがシーケンス番号１のセルが到着していない場合、シーケンス番号２が到着してからシーケンス番号１のセルが到着するまでの最大待ち時間の監視）を行う。
【００５１】
セル順序並び替えが必要な最大セル時間が経過しても到着しないセルがあった場合は、該当するリオーダリング処理のリセットを行う（リオーダリング処理はセルの優先度かつ送出元の入力インタフェース毎に実施しているため、該当するリオーダリング処理のみのリセットとなる）。セル順序並び替えが必要な最大セル時間は中間段バッファ１−５−１〜１−５−Ｎにおける優先度毎のセル読み出し周期を意識しながら実施する。
【００５２】
図２は、優先度４の場合の中間段バッファにおけるセル選択処理の例を示す説明図である。本例では出力インタフェース１−１２−１行きのセルに着目し、マルチフレームを１０フレーム、優先度１は４セル、優先度２は３セル、優先度３は２セル、優先度４は１セルが最低限読み出されるようにしている。
【００５３】
各優先度の出力インタフェース１−１２−１行きのセルがそれぞれ５セル蓄積されていたとすると、フレーム時間１〜１０（マルチフレーム１）では、優先度１は４セル、優先度２は３セル、優先度３は２セル、優先度４は１セルがそれぞれ読み出される。読み出された結果、セルの蓄積数は優先度１は１セル、優先度２は２セル、優先度３は３セル、優先度４は４セルとなる。
【００５４】
フレーム時間１１〜２０（マルチフレーム２）になると、優先度１のセルは４セル出力できるが蓄積数が１セルのみのため、１セルのみの出力となる。出力しなかった３セルの出力権利は優先度２に引き継がれる。
【００５５】
優先度２のセルは引き継がれた分を合わせて６セル出力できるが蓄積数が２セルのため、２セルのみの出力となり、出力されなかった４セルの出力権は優先度３に引き継がれる。
【００５６】
優先度３のセルは引き継がれた分を合わせて６セル出力できるが、蓄積数が３セルのため、３セルのみの出力となり出力されなかった３セルの出力権は優先度４に引き継がれる。
【００５７】
優先度４では引き継がれた分を合わせて４セル出力でき、４セル蓄積しているため４セル出力する。このようにすることにより、一定時間内に各優先度のセルが最低１セルは出力できるようになる。
【００５８】
また、本例では、より高優先側のセル蓄積がなかった場合には一つ下の優先度にセルの出力権利が引き継がれる場合を示したが、一定時間内に各優先度のセルが最低１セルは出力できるようになっていればセル蓄積がなかった優先度のセル出力権の分配は他の方式であっても問題はない。
【００５９】
ルータなどに代表される一般的な固定長セル（可変長パケットを固定長セル化したものを含む）スイッチに対して優先制御を適用する場合、搭載するバッファを優先度毎に設けて優先度を意識しながら読み出す順序を制御する方式があり、ロードバランス型セルスイッチ装置にこのような優先制御を適用する場合、中間段バッファにて優先度毎別々にセルを格納し、より高優先のセルを読み出す処理を行うと、低優先セルがなかなか出力されなくなる状況になることが考えられ、出力インタフェースでのリオーダリング処理にてセル順序並び替えが必要な最大セル時間差が規定できなくなる。このため、出力インタフェースでのリオーダリング処理用のバッファ量が定義できなくなってしまい、また、同様の理由でセル落ち判定ができなくってしまう。
本発明の実施例においては、ロードバランス型セルスイッチ装置に優先制御を適用した場合でも出力インタフェースでのリオーダリング処理にてセル順序並び替えが必要な最大セル時間差が規定でき（リオーダリング処理用のバッファ量も規定できる）、かつセル落ち判定が可能なロードバランス型セルスイッチ装置を実現することができる。
【００６０】
以上好ましい実施の形態と実施例をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態及び実施例に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施の形態によるロードバランス型セルスイッチ装置の構成を示すブロック図である。
【図２】本発明の一実施の形態によるロードバランス型セルスイッチ装置における中間段バッファに優先制御を適用した場合のセル選択処理の例を示す説明図である。
【図３】従来の入力バッファ型スイッチの構成例を示すブロック図である。
【図４】従来の入力バッファ型スイッチに優先制御を適用した場合の構成例である。
【図５】従来の収容インタフェース数Ｎの場合のロードバランス型セルスイッチ装置の構成例を示すブロック図である。
【図６】ロードバランス型セルスイッチ装置における前段クロスバスイッチの動作説明図である。
【図７】従来のロードバランス型セルスイッチ装置における後段クロスバスイッチの動作説明図である。
【図８】従来のロードバランス型セルスイッチ装置における中間段バッファにてセル順序が逆転する場合の例である。
【図９】従来のロードバランス型セルスイッチ装置における中間段バッファ間でのセル蓄積差分と出力時間差の説明図である。
【図１０】従来のロードバランス型セルスイッチ装置における中間段バッファにおいて常に高優先セルを優先した場合、低優先セルが出力されなくなる場合を示した説明図である。
【符号の説明】
【００６２】
１−１−１〜１−１−Ｎ：入力インタフェース
１−２−２〜１−２−Ｎ：入力インタフェースにおける優先度１のバッファ
１−３−２〜１−３−Ｎ：入力インタフェースにおける優先度Ｋのバッファ
１−４：前段クロスバスイッチ
１−５−１〜１−５−Ｎ：中間段バッファ
１−６−１〜１−６−Ｎ：中間段バッファにおける分離部
１−７−１〜１−７−Ｎ：中間段バッファにおける優先度１のバッファ
１−８−１〜１−８−Ｎ：中間段バッファにおける選択部
１−９−１〜１−９−Ｎ：中間段バッファにおける優先度Ｋのバッファ
１−１０−１〜１−１０−Ｎ：中間段バッファにおけるライト／リード制御部
１−１１：後段クロスバスイッチ
１−１２−１〜１−１２−Ｎ：出力インタフェース
１−１３−１〜１−１３−Ｎ：出力インタフェースにおけるリオーダリング処理部
１−１４−１〜１−１４−Ｎ：出力インタフェースにおけるセル到着監視部
６−１−１〜６−１−３：入力インタフェース
６−２：クロスバスイッチ
６−３：スケジューラ
６−４−１〜６−４−３：Ｒｅｑｕｅｓｔ信号
６−５−１〜６−５−３：Ｇｒａｎｔ信号
６−６：クロスバスイッチ設定信号
７−１−１〜７−１−３：入力インタフェース
７−２：クロスバスイッチ
７−３：スケジューラ
７−４−１〜７−４−３：Ｒｅｑｕｅｓｔ信号
７−５−１〜７−５−３：Ｇｒａｎｔ信号
７−６：クロスバスイッチ設定信号
８−１−１〜８−１−３：入力インタフェース
８−２：前段クロスバスイッチ
８−３−１〜８−３−Ｎ：中間段バッファ
８−４：後段クロスバスイッチ
８−５−１〜８−５−３：出力インタフェース
【図１】
2008244979.tif 000003
【図２】
2008244979.tif 000004
【図３】
2008244979.tif 000005
【図４】
2008244979.tif 000006
【図５】
2008244979.tif 000007
【図６】
2008244979.tif 000008
【図７】
2008244979.tif 000009
【図８】
2008244979.tif 000010
【図９】
2008244979.tif 000011
【図１０】
2008244979.tif 000012