(57)【要約】【課題】400℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供する。【解決手段】高誘電絶縁膜(140)上に第3の絶縁膜(150)を形成する。第3の絶縁膜(150)は、NANDフラッシュ素子のフローティングゲートとコントロールゲートとの間の誘電体膜の上部酸化膜、キャパシタ製造工程ではキャパシタの下部電極とキャパシタの上部電極との間の層間絶縁膜として用いるために形成され、望ましくはHTO酸化膜で形成する。この場合、CVD方法(例えば、LPCVD方法)を用いて10〜50Åの厚さで形成する。これにより、第2の絶縁膜(130)、高誘電絶縁膜(140)及び第3の絶縁膜(150)からなるNANDフラッシュ素子においてOKO構造の高誘電体膜(160)が形成される。【選択図】図１Ｃ
2008244428.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にHf[C5H4(CH3)]2(CH3)2、Hf[C5H4(CH3)]2(OCH3)CH3及びHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で形成されたハフニウム酸化膜(HfO2)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項２】
半導体基板上にZr[C5H4(CH3)]2(CH3)2、Zr[C5H4(CH3)]2(OCH3)CH3及びZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で形成されたジルコニウム酸化膜(ZrO2)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項３】
半導体基板上にHf[C5H4(CH3)]2(CH3)2、Hf[C5H4(CH3)]2(OCH3)CH3及びHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で形成されたハフニウム酸化膜(HfO2)とアルミニウム酸化膜(Al2O3)を交互に積層して高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項４】
半導体基板上にZr[C5H4(CH3)]2(CH3)2、Zr[C5H4(CH3)]2(OCH3)CH3及びZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で形成されたジルコニウム酸化膜(ZrO2)とアルミニウム酸化膜(Al2O3)を交互に積層して高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項５】
半導体基板上にHf[C5H4(CH3)]2(CH3)2、Hf[C5H4(CH3)]2(OCH3)CH3及びHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で形成されたハフニウム酸化膜(HfO2)とアルミニウム酸化膜(Al2O3)を交互に積層してナノ-ミックスされたハフニウム-アルミニウム酸化膜(HfAlO)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項６】
半導体基板上にZr[C5H4(CH3)]2(CH3)2、Zr[C5H4(CH3)]2(OCH3)CH3及びZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で形成されたジルコニウム酸化膜(ZrO2)とアルミニウム酸化膜(Al2O3)を交互に積層してナノ-ミックスされたジルコニウム-アルミニウム酸化膜(ZrAlO)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項７】
前記高誘電絶縁膜は、450〜500℃の温度で形成される請求項1〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項８】
前記高誘電絶縁膜は、原子層蒸着法で形成される請求項1〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項９】
前記高誘電絶縁膜は、40〜500Åの厚さで形成される請求項1〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項１０】
前記ハフニウム酸化膜(HfO2)及び前記アルミニウム酸化膜(Al2O3)のそれぞれは、10〜30Åの厚さで形成される請求項3に記載の半導体素子の製造方法。
【請求項１１】
前記ジルコニウム酸化膜(ZrO2)及び前記アルミニウム酸化膜(Al2O3)のそれぞれは、10〜30Åの厚さで形成される請求項4に記載の半導体素子の製造方法。
【請求項１２】
前記ハフニウム-アルミニウム酸化膜(HfAlO)は、Hf:Alの組成比が2:1〜30:1である請求項5に記載の半導体素子の製造方法。
【請求項１３】
前記ハフニウム-アルミニウム酸化膜(HfAlO)は、Hf:Alの組成比が24:1である請求項5に記載の半導体素子の製造方法。
【請求項１４】
前記ジルコニウム-アルミニウム酸化膜(ZrAlO)は、Zr:Alの組成比が2:1〜30:1である請求項6に記載の半導体素子の製造方法。
【請求項１５】
前記ジルコニウム-アルミニウム酸化膜(ZrAlO)は、Zr:Alの組成比が24:1である請求項6に記載の半導体素子の製造方法。
【請求項１６】
前記組成比は、原子層蒸着法で単位サイクルの回数で調節される請求項14又は15に記載の半導体素子の製造方法。
【請求項１７】
前記ハフニウム酸化膜(HfO2)及び前記アルミニウム酸化膜(Al2O3)のそれぞれは、単位サイクル当たり0.1Å〜9.9Åの厚さで形成される請求項5に記載の半導体素子の製造方法。
【請求項１８】
前記ジルコニウム酸化膜(ZrO2)及び前記アルミニウム酸化膜(Al2O3)のそれぞれは、単位サイクル当たり0.1Å〜9.9Åの厚さで形成される請求項6に記載の半導体素子の製造方法。
【請求項１９】
前記アルミニウム酸化膜(Al2O3)は、トリメチルアルミニウム(TriMethyl Aluminum, Al(CH3)3)を前駆体として用いる請求項3〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項２０】
前記アルミニウム酸化膜(Al2O3)は、400〜500℃の温度で形成される請求項3〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項２１】
前記アルミニウム酸化膜(Al2O3)は、450〜500℃の温度で形成される請求項3〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項２２】
前記高誘電絶縁膜下部には、電子格納膜、誘電体膜の下部酸化膜及びキャパシタの下部電極のいずれか一つが形成される請求項1〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項２３】
前記高誘電絶縁膜の上部及び下部に、HTO酸化膜が形成される請求項1〜6のいずれか一項に記載の半導体素子の製造方法。
【請求項２４】
前記下部HTO酸化膜の形成前と前記上部HTO酸化膜の形成後にプラズマ窒化処理段階をさらに含む請求項23に記載の半導体素子の製造方法。
【請求項２５】
半導体基板上にHf[C5H4(CH3)]2(CH3)2、Hf[C5H4(CH3)]2(OCH3)CH3及びHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて形成されたハフニウム酸化膜(HfO2)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項２６】
半導体基板上にZr[C5H4(CH3)]2(CH3)2、Zr[C5H4(CH3)]2(OCH3)CH3及びZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて形成されたジルコニウム酸化膜(ZrO2)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項２７】
半導体基板上にHf[C5H4(CH3)]2(CH3)2、Hf[C5H4(CH3)]2(OCH3)CH3及びHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて形成されたハフニウム酸化膜(HfO2)とアルミニウム酸化膜(Al2O3)を交互に積層して高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項２８】
半導体基板上にZr[C5H4(CH3)]2(CH3)2、Zr[C5H4(CH3)]2(OCH3)CH3及びZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて形成されたジルコニウム酸化膜(ZrO2)とアルミニウム酸化膜(Al2O3)を交互に積層して高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項２９】
半導体基板上にHf[C5H4(CH3)]2(CH3)2、Hf[C5H4(CH3)]2(OCH3)CH3及びHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて形成されたハフニウム酸化膜(HfO2)とアルミニウム酸化膜(Al2O3)を交互に積層してナノ-ミックスされたハフニウム-アルミニウム酸化膜(HfAlO)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項３０】
半導体基板上にZr[C5H4(CH3)]2(CH3)2、Zr[C5H4(CH3)]2(OCH3)CH3及びZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて形成されたジルコニウム酸化膜(ZrO2)とアルミニウム酸化膜(Al2O3)を交互に積層してナノ-ミックスされたジルコニウム-アルミニウム酸化膜(ZrAlO)を含む高誘電絶縁膜を形成する半導体素子の製造方法。
【請求項３１】
前記高誘電絶縁膜は、400〜500℃の温度で形成される請求項25〜30のいずれか一項に記載の半導体素子の製造方法。
【請求項３２】
前記高誘電絶縁膜は、450〜500℃の温度で形成される請求項25〜30のいずれか一項に記載の半導体素子の製造方法。
【請求項３３】
前記高誘電絶縁膜は、原子層蒸着法で形成される請求項25〜30のいずれか一項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するものであり、特に、キャパシタンス等価厚(Capacitance Equivalent Thickness; CET)及び漏洩電流(leakage current)特性を向上させることができる半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
一般に、非揮発性メモリ素子は、電源供給が遮断されても格納されたデータを維持する。このような非揮発性メモリ素子のうち、フラッシュメモリ素子の単位セルは、半導体基板の活性領域上にトンネル絶縁膜、フローティングゲート(浮遊ゲート)、誘電体膜及びコントロールゲート(制御ゲート)が順次積層されて形成され、外部からコントロールゲート電極に印加される電圧がフローティングゲートにカップリングされながらデータを格納することができる。従って、短時間内に、そして低いプログラム電圧でデータを格納するためには、コントロールゲート電極に印加された電圧対比フローティングゲートに誘起される電圧の比、即ち、カップリング比が大きくなければならない。ここで、カップリング比は、トンネル絶縁膜と誘電体膜の静電容量の和に対する誘電体膜の静電容量の比で示され得る。
【０００３】
従来のフラッシュメモリ素子は、フローティングゲートとコントロールゲートを離隔させるための誘電体膜としてSiO2/Si3N4/SiO2(Oxide-Nitride-Oxide;ONO)の構造を主に用いたが、最近は、素子の高集集積化により誘電体膜の膜厚が減少するにつれてトンネリングによる漏洩電流(leakage)が増加し、これにより素子の信頼性が低下する問題が発生している。
【０００４】
上述した問題を解決するために、最近、誘電体膜に代替することができる新たな物質としてSiO2またはSi3N4に比べて相対的に誘電率が高い金属酸化物である高誘電膜(high-k)の開発が活発に進行している。即ち、誘電率が高ければ、同一のキャパシタンスを出すのに必要な物理的な厚さを増やすことができるため、均一の等価酸化膜厚(Equivalent Oxide Thickness; EOT)でSiO2より漏洩電流特性を向上させることができる。
【０００５】
しかし、高誘電物質(high-k)への全面的な交替は、カップリング比を合せるのに困難があるため、既存のONO構造から窒化膜のみを高誘電物質に交替する研究が活発に進行中であり、近来はアミド前駆体のうち、テトラキスエチルメチルアミノハフニウム(Tetrakis(ethylmethylamino)hafnium, Hf[N(CH3)C2H5]4,Hf(NEtMe)4;以下‘TEMAH’と称する)を前駆体として形成されたハフニウム酸化膜(HfO2)及びテトラキスエチルメチルアミノジルコニウム(Tetrakis(ethylmethylamino)zirconium,Zr[N(CH3)C2H5]4, Zr(NEtMe)4;以下‘TEMAZ’と称する)を前駆体として形成されたジルコニウム酸化膜(ZrO2)などの高誘電物質(high-k)を含むOKO(ここで、Kはhigh-kを称する)構造の誘電体膜を形成している。この時、誘電定数が比較的大きいHfO2(ε=25)またはZrO2(ε=25)はキャパシタンスの確保は優れるが、降伏電界強度が低く反復的な電気的衝撃に脆弱であるため、キャパシタの耐久性が落ちる問題があり、漏洩電流特性に優れるAl2O3を用いたHfO2/Al203またはZrO2/Al2O3の積層構造が提案された。この場合、高誘電物質(high-k)は薄膜厚及び組成の調節が容易であり、ステップカバレッジ(stepcoverage)特性に優れた原子層蒸着(Atomic Layer Deposition; ALD)法を用い、主に、非晶質状態のラミネート形態で蒸着するが、TEMAH及びTEMAZのような既存のHfまたはZrの前駆体は、分解温度及び高温での蒸気圧が低いため、300℃付近の低温で蒸着している。
【０００６】
しかし、低温で原子層蒸着法を用い、ラミネート方式で高誘電物質の蒸着を進行すれば、結局、後続の工程で高温のアニーリング過程を通じて混合物(mixtureまたはcomposite)の形態となり、非晶質ラミネートが結晶質に変化しながら結晶粒界通路(grain boundary path)による漏洩電流の劣化が発生し、高電界での漏洩電流特性が満たされていないため、これに対する対策が急がれている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、400℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供することにある。
【発明の効果】
【０００８】
上述したように、本発明は次のような効果がある。
【０００９】
第一に、400℃以上の温度、望ましくは、450〜500℃の高温で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質高誘電絶縁膜を形成することにより、後続のアニーリング工程時に高誘電絶縁膜の結晶化度を下げることにより、結晶粒界通路を減少させ、キャパシタンス等価厚(CET)及び漏洩電流特性を向上させて信頼性高い素子を製作することができる。
【００１０】
第二に、HfO2またはZrO2の高誘電絶縁膜が新たな前駆体を用いて400℃以上の原子層蒸着法により蒸着が可能になることにより、Al2O3の原子層蒸着温度も400℃以上に高めてHfO2またはZrO2とAl2O3が交互に積層されたラミネート形態またはHfO2またはZrO2とAl2O3がナノ-ミックスされた形態の高密度を有する非晶質高誘電絶縁膜を形成することにより、高誘電絶縁膜の密度をさらに高めて薄膜の電気的特性を向上させることができる。
【００１１】
第三に、新たな前駆体を用いてHfAlOまたはZrAlO薄膜の組成の側面でAlに比べてHfまたはZrの組成が非常に高い24:1の組成比を獲得し、CETも下げながら漏洩電流特性も向上させることができる。
【００１２】
第四に、最小の工程変更を通じて製造費用を節減しながら素子が要求する電気的な特性を確保することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付した図面を参照し、本発明に係る半導体素子の製造方法の好適な実施形態として、フラッシュメモリ素子の製造方法について図面を参照して詳細に説明する。
【００１４】
図１Ａ〜図１Ｃは、本実施形態によるフラッシュメモリ素子の製造方法を説明するための工程断面図である。
【００１５】
図１Ａに示すように、第1の絶縁膜(110)、第1の導電膜(120)及び第2の絶縁膜(130)を含む下部膜が形成された半導体基板(100)が提供される。ここで、第1の絶縁膜(110)は、NANDフラッシュ素子のトンネル絶縁膜、キャパシタ製造工程では下部の層間絶縁膜として用いるためにシリコン酸化膜(SiO2)で形成することができ、この場合、酸化(oxidation)工程または化学気相蒸着(Chemical Vapor Deposition; CVD)方法(例えば、低圧化学気相蒸着(Low Pressure CVD)方法)により形成することができる。
【００１６】
第1の導電膜(120)は、NANDフラッシュ素子のフローティングゲートとして用いられるか、またはキャパシタの下部電極として用いるために形成され、ドープトポリシリコン膜(doped polysilicon layer)、金属膜またはこれらの積層膜として形成されることができる。望ましくは、第1の導電膜(120)はドープトポリシリコン膜で形成される。第1の導電膜(120)は、CVD方法で形成されることができ、望ましくは、LPCVD方法を用いて500〜2000Åの厚さで形成される。この時、第1の導電膜(120)は、素子分離膜(図示せず)と並んだ方向にパターニングされて形成される。
【００１７】
また、第2の絶縁膜(130)は、NANDフラッシュ素子のフローティングゲートとコントロールゲートとの間の誘電体膜の下部酸化膜、キャパシタ製造工程では、キャパシタの下部電極とキャパシタの上部電極との間の層間絶縁膜として用いるために形成され、望ましくは、HTO(High Temperature Oxide)酸化膜で形成することができ、この場合、CVD方法(例えば、LPCVD方法)を用いて10〜50Åの厚さで形成されることができる。
【００１８】
図１Ｂを参照すれば、第2の絶縁膜(130)上に高誘電絶縁膜(high-k; 140)を形成する。本発明による高誘電絶縁膜(140)は、下記の一般式1〜一般式6で示された物質のいずれか一つの前駆体(precursor)を用いて400〜500℃、望ましくは450〜500℃の原子層蒸着(Atomic Layer Deposition; ALD)法により形成するが、原子層蒸着法の単位サイクルを適切に変形して下記の三つの形態の膜で形成することができる。一方、下記一般式1〜一般式6で示されたHfまたはZrの新たな前駆体の蒸着温度については後述する。
【００１９】
第一に、高誘電絶縁膜(140)は、非晶質ハフニウム酸化膜(HfO2)または非晶質ジルコニウム酸化膜(ZrO2)で形成する。この時、高誘電絶縁膜(140)をHfO2で形成する場合、HfO2は下記一般式1で示されたHf[C5H4(CH3)]2(CH3)2、下記一般式2で示されたHf[C5H4(CH3)]2(OCH3)CH3及び下記一般式3で示されたHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体(precursor)を用いて400〜500℃の原子層蒸着(ALD)法を通じて非晶質状態で形成する。望ましくは、高誘電絶縁膜(140)をHfO2で形成する場合、下記一般式1〜一般式3で示された物質のいずれか一つの前駆体を用いて450〜500℃の原子層蒸着(ALD)法を通じて非晶質状態で形成する。この時、HfO2は40〜500Åの厚さで形成する。
【一般式１】
【００２０】
2008244428.tif 000003
【一般式２】
【００２１】
2008244428.tif 000004
【一般式３】
【００２２】
2008244428.tif 000005
【００２３】
次に、高誘電絶縁膜(140)をZrO2で形成する場合、ZrO2は下記一般式4で示されたZr[C5H4(CH3)]2(CH3)2、下記一般式5で示されたZr[C5H4(CH3)]2(OCH3)CH3及び下記一般式6で示されたZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体(precursor)を用いて400〜500℃の原子層蒸着法を通じて非晶質状態で形成する。望ましくは、高誘電絶縁膜(140)をZrO2で形成する場合、下記一般式4〜一般式6で示された物質のいずれか一つの前駆体を用いて450〜500℃の原子層蒸着(ALD)法を通じて非晶質状態で形成する。この時、ZrO2は40〜500Åの厚さで形成する。
【一般式４】
【００２４】
2008244428.tif 000006
【一般式５】
【００２５】
2008244428.tif 000007
【一般式６】
【００２６】
2008244428.tif 000008
【００２７】
図２は本発明に適用される前駆体(precursor)の分解温度及び分解温度による前駆体の残留量を示したグラフであり、図３は本発明に適用される前駆体の温度による蒸気圧を示したグラフである。
【００２８】
図２を参照すれば、線(c)-Hf[C5H4(CH3)]2(CH3)2、線(d)-Hf[C5H4(CH3)]2(OCH3)CH3のように上記一般式1及び一般式2で示されたハフニウム(Hf)の前駆体は、線(a)-Hf[N(CH3)C2H5]4、線(b)-Hf[N(CH3)2]4である既存のアミド前駆体(Amide precursor)に比べて分解温度が100℃程度高く、分解温度による前駆体の残留量も相対的に低い特性を有する。従って、本発明による上記一般式1及び一般式2で示されたHfの前駆体は400℃以上の温度で蒸着が可能である。
【００２９】
ここで、線(a)はTetrakis(ethylmethylamino)hafnium, Hf[N(CH3)C2H5]4,Hf(NEtMe)4;以下‘TEMAH’と称する、線(b)はTetrakis(dimethylamino)hafnium, Hf[N(CH3)2]4,Hf(NMe2)4;以下‘TDMAH’と称する、線(c)はHf[C5H4(CH3)]2(CH3)2、線(d)はHf[C5H4(CH3)]2(OCH3)CH3であり、ハフニウム(Hf)の前駆体を示す。
【００３０】
一方、図示してはいないが、上記一般式3〜一般式6で示されたハフニウム(Hf)またはジルコニウム(Zr)の前駆体も上述した図２中の線(c)、(d)に示したHf[C5H4(CH3)]2(CH3)2及びHf[C5H4(CH3)]2(OCH3)CH3のハフニウム(Hf)前駆体と同様にTEMAH及びTDMAHのような既存のアミド前駆体に比べて分解温度が100℃程度高く、分解温度による前駆体の残留量も相対的に低い特性を有する。従って、本発明による上記一般式3〜一般式6で示されたHfまたはZrの前駆体400℃以上の温度で蒸着が可能である。
【００３１】
つぎに、図３に示すように、線(g)-Hf[C5H4(CH3)]2(CH3)2、線(h)-Hf[C5H4(CH3)]2(OCH3)CH3のように上記一般式1及び一般式2で示されたハフニウム(Hf)の前駆体は、線(e)-Hf[N(CH3)C2H5]4、線(f)-Hf[N(CH3)2]4である既存のアミド前駆体(Amide precursor)に比べて高温での蒸気圧が相対的に高い特性を有する。これにより、本発明に適用される上記一般式1及び一般式2で示されたHfの前駆体は、揮発性が強く、高温で蒸着しにくいため、400℃以上の温度で蒸着が可能である。
【００３２】
一方、図示していないが、上記一般式3〜一般式6で示されたハフニウム(Hf)またはジルコニウム(Zr)の前駆体も上述した図３中の線(g)、(h)に示したHf[C5H4(CH3)]2(CH3)2及びHf[C5H4(CH3)]2(OCH3)CH3のハフニウム(Hf)前駆体と同様にTEMAH及びTDMAHのような既存のアミド前駆体に比べて高温での蒸気圧が相対的に高い特性を有する。従って、本発明による上記一般式3〜一般式6で示されたHfまたはZrの前駆体も揮発性が強く、高温で蒸着しにくいため、400℃以上の温度で蒸着が可能である。
【００３３】
上述したように、上記一般式1〜一般式6で示されたHfまたはZrの前駆体は、TEMAH及びTDMAHのような既存のアミド前駆体に比べて相対的に分解温度が100℃以上高いだけでなく高温での蒸気圧が高いため、これを用いてHfO2またはZrO2を形成する場合、既存のアミド前駆体を用いるより400℃以上の高温で蒸着が可能になる。この時、形成される非晶質高誘電絶縁膜の密度を高めるために、HfO2またはZrO2は分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて450〜500℃の高温で蒸着することがより望ましい。
【００３４】
一般に、原子層蒸着(ALD)法は、金属前駆体ソースと反応ガスを同時に注入せずに、それぞれ注入し、その間にパージ(Purge)工程を挿入することにより、吸着と脱着反応を用いる。
【００３５】
図４は、本発明による単一層の高誘電絶縁膜に適用される原子層蒸着(ALD)法を説明するために示した図面であり、これを参照し、本発明による第一の形態の高誘電絶縁膜形成のための原子層蒸着(ALD)法を簡略に説明する。
【００３６】
図４を参照すれば、本発明による単一層の高誘電絶縁膜に適用される原子層蒸着(ALD)法は、大きく金属前駆体ソース注入段階(a)、パージ段階(b)及び反応ガス注入段階(c)に分類され、具体的には、一般式1〜一般式6で示された物質のいずれか一つを金属前駆体ソースとして注入(1)した後にパージ(2)し、300〜600℃のウエハ温度で反応ガスとしてH20、O3ガスまたはO2プラズマを注入(3)した後にパージ(4)する。ここで、金属前駆体ソースの注入、パージ、反応ガスの注入及びパージからなる1〜4の過程を単位サイクル(A)と定義し、所定の膜を形成するために単位サイクル(A)を反復して実施する。この時、単位サイクル(A)の回数(蒸着回数)を調節し、全体高誘電絶縁膜の厚さが40〜500Åになるように形成する。ここで、パージガスとしては窒素(N2)及びアルゴン(Ar)を用いてCVD反応を防いで膜質に優れた高密度の非晶質のHfO2及びZrO2を形成する。
【００３７】
このように、本発明によるHfO2またはZrO2の単一層からなる高誘電絶縁膜(140)は、分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を用いて形成するため、高密度を有する非晶質状態で形成される。
【００３８】
このように、400〜500℃の高温、望ましくは、450〜500℃の高温でHfO2またはZrO2の高誘電絶縁膜(140)を蒸着する場合、高密度の非晶質薄膜で蒸着されるだけでなく、後続の工程で700〜1000℃の高温でアニーリング工程が実施されても、既存の300℃付近で高誘電絶縁膜を蒸着した場合に比べて高誘電絶縁膜(140)の結晶化があまり進行されないことにより、結晶粒界通路(grain boundary path)を減少させてCET及び漏洩電流特性を向上させることができる。
【００３９】
第二に、高誘電絶縁膜(140)は、非晶質のHfO2/Al2O3または非晶質のZrO2/Al2O3を交互に積層し、レイヤバイレイヤ(layer by layer)の概念で積層されたラミネートの形態で形成する。
【００４０】
この時、高誘電絶縁膜(140)内でそれぞれのHfO2、ZrO2及びAl2O3は、10〜30Åの厚さで形成するが、HfO2/Al2O3またはZrO2/Al2O3の積層構造を1層と定義する時、HfO2/Al2O3またはZrO2/Al2O3の積層構造は、少なくとも2層以上で形成し、多層のラミネートが形成されるようにするが、全体の高誘電絶縁膜(140)の厚さは40〜500Åで形成する。
【００４１】
具体的には、HfO2とAl2O3を交互に積層して多層ラミネート形態の高誘電絶縁膜(140)を形成する場合、HfO2は分解温度及び高温での蒸気圧が高い特性を有する上記一般式1で示されたHf[C5H4(CH3)]2(CH3)2、上記一般式2で示されたHf[C5H4(CH3)]2(OCH3)CH3及び上記一般式3で示されたHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を通じて10〜30Åの厚さで形成し、Al2O3はトリメチルアルミニウム(TriMethylAluminum, Al(CH3)3;以下‘TMA’と称する)前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を通じて10〜30Åの厚さで形成する。これにより、高誘電絶縁膜(140)は400〜500℃の高温で蒸着されることにより、高密度を有する非晶質HfO2/Al2O3の積層構造のラミネート形態を有する。
【００４２】
次に、ZrO2とAl2O3を交互に積層して多層ラミネート形態の高誘電絶縁膜(140)を形成する場合、ZrO2は分解温度及び高温での蒸気圧が高い特性を有する上記一般式3で示されたZr[C5H4(CH3)]2(CH3)2、上記一般式4で示されたZr[C5H4(CH3)]2(OCH3)CH3及び上記一般式6で示されたZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度で原子層蒸着法を通じて10〜30Åの厚さで形成し、Al2O3はTMA前駆体を用いて400〜500℃の温度で原子層蒸着法により10〜30Åの厚さで形成する。これにより、高誘電絶縁膜(140)は、400〜500℃の高温で蒸着されることにより、高密度を有する非晶質ZrO2/Al2O3の積層構造のラミネート形態を有する。
【００４３】
本発明による分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて400〜500℃、望ましくは、450〜500℃で原子層蒸着法を通じてHfO2またはZrO2を形成する場合、揮発性が高いTMAを前駆体として用いるAl2O3も400℃以上での高温蒸着が可能になることにより、HfO2またはZrO2とAl2O3とのラミネート形態の高誘電絶縁膜形成を通じて薄膜の電気的特性を向上させることができる。
【００４４】
一方、高誘電絶縁膜(140)は、HfO2/Al2O3またはZrO2/Al2O3の積層順序の前後が変わってAl2O3/HfO2またはAl2O3/ZrO2の積層構造が交互に積層された多層のラミネート形態で形成されることもできる。
【００４５】
図５は、本発明によるラミネート形態の高誘電絶縁膜に適用される原子層蒸着(ALD)法を説明するために示した図面であり、これを参照し、本発明による第二の形態の高誘電絶縁膜形成のための原子層蒸着法を簡略に説明する。
【００４６】
図５を参照すれば、本発明によるラミネート形態の高誘電絶縁膜に適用される原子層蒸着(ALD)法は、大きく第1の金属前駆体ソース注入段階(a)、パージ段階(b)及び反応ガス注入段階(c)及び第2の金属前駆体ソース注入段階(d)に分類され、具体的には、一般式1〜一般式6で示された物質のいずれか一つを第1の金属前駆体ソースに注入(1)した後にパージ(2)し、300〜600℃のウエハ温度で反応ガスとしてH20、O3ガスまたはO2プラズマを注入(3)した後にパージ(4)し、TMAを第2の金属前駆体ソースとして注入(5)した後にパージ(6)し、300〜600℃のウエハ温度で反応ガスとしてH20、O3ガスまたはO2プラズマを注入(7)した後にパージ(8)する。ここで、第1の金属前駆体ソース注入、パージ、反応ガス注入、パージ、第2の金属前駆体ソース注入及びパージからなる1〜8過程を単位サイクル(B)と定義し、所定の膜を形成するために単位サイクル(B)を反復して実施する。この時、単位サイクル(B)回数(蒸着回数)を調節し、それぞれのHfO2、ZrO2及びAl2O3は10〜30Åの厚さで形成するが、全体の高誘電絶縁膜の厚さは40〜500Åになるように形成する。ここで、パージガスとしては、窒素(N2)及びアルゴン(Ar)を用いてCVD反応を防いで膜質に優れた高密度の非晶質のHfO2及びZrO2を形成する。一方、第2の金属前駆体ソース注入段階をまず実施した後、第1の金属前駆体ソース注入段階を実施することができる。この時、高誘電絶縁膜(140)は、HfO2/Al2O3またはZrO2/Al2O3の積層順序の前後が変わってAl2O3/HfO2またはAl2O3/ZrO2の積層構造が交互に積層された多層のラミネート形態で形成される。
【００４７】
このように、本発明によるHfO2/Al2O3またはZrO2/Al2O3が交互に積層された多層ラミネート形態からなる高誘電絶縁膜(140)は、分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて400〜500℃の温度で原子層蒸着法を通じて形成された高密度の非晶質HfO2またはZrO2を含むことにより、後続の工程で700〜1000℃の高温でアニーリング工程が実施されても、既存の300℃付近で高誘電絶縁膜を蒸着した場合に比べて高誘電絶縁膜(140)の結晶化があまり進行されないことにより結晶粒界通路(grain boundary path)を減少させ、CETを下げながら漏洩電流特性を向上させることができる。
【００４８】
第三に、高誘電絶縁膜(140)は、HfO2とAl2O3またはZrO2とAl2O3がレイヤバイレイヤの概念で積層されて形成されたものではなく、ナノ-ミックス(nano-mixed)形態で混合された非晶質のハフニウム-アルミニウム酸化膜(HfAlO)またはジルコニウム-アルミニウム酸化膜(ZrAlO)で形成する。
【００４９】
高誘電絶縁膜(140)をHfAlOで形成する場合、分解温度及び高温での蒸気圧が高い特性を有する上記一般式1で示されたHf[C5H4(CH3)]2(CH3)2、上記一般式2で示されたHf[C5H4(CH3)]2(OCH3)CH3及び上記一般式3で示されたHf[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃、望ましくは、450〜500℃の温度で原子層蒸着法を通じて非晶質のHfO2とTMA前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を通じて非晶質のAl2O3を交互に積層するが、HfO2とAl2O3のナノ-ミックス効果を増大させるために原子層蒸着法で形成されるHfO2とAl2O3をそれぞれ単位サイクル当たり10Å未満(0.1Å〜9.9Å)の薄い厚さで形成する。ここで、HfO2とAl2O3の0.1Å〜9.9Åの厚さは、各膜が不連続的に形成される厚さであり、10Å 以上の厚さで蒸着する場合には、連続的な膜形態の独立的な構造を有し、HfO2とAl2O3がレイヤバイレイヤの形態で積層される構造となる。この時、全体の高誘電絶縁膜の厚さは40〜500Åになるように形成する。
【００５０】
特に、レイヤバイレイヤの概念ではなく、HfO2とAl2O3が混合されるナノ-ミックス構造のために、これらそれぞれの膜を形成する単位サイクルの回数(蒸着回数)を調節してHfとAlの組成比を調節する。このため、(Hfソース注入/パージ/反応ガス注入/パージ)mのサイクルと(Alソース注入/パージ/反応ガス注入/パージ)nのサイクルで単位サイクルの回数であるmとnを調節する。
【００５１】
この時、キャパシタンスを十分に確保するために、HfAlOは誘電率が高いHf(ε=25)の組成比が誘電率が低いAl(ε=9)の組成比より高く形成されるようにし、望ましくは、HfAlOはHf:Alの組成比が2:1〜30:1になるように形成する。より望ましくは、Hf:Alの組成比が24:1になるようにHfAlOを形成する。
【００５２】
例えば、HfO2よりAl2O3をさらに多く形成すれば、HfよりAlがさらに多くの組成比を有する高誘電絶縁膜を形成することができ、Al2O3よりHfO2をさらに多く形成すれば、AlよりHfがさらに多くの組成比を有する高誘電絶縁膜を形成することができる。これは、ZrO2とAl2O3を用いて高誘電絶縁膜を形成する場合にも同様に適用される。
【００５３】
次に、高誘電絶縁膜(140)をZrAlOで形成する場合、分解温度及び高温での蒸気圧が高い特性を有する上記一般式4で示されたZr[C5H4(CH3)]2(CH3)2、上記一般式5で示されたZr[C5H4(CH3)]2(OCH3)CH3及び上記一般式6で示されたZr[C5H4(CH2CH3)][N(CH3)(CH2CH3)]3のいずれか一つの前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を通じて非晶質のZrO2とTMA前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を通じて非晶質のAl2O3を交互に積層するが、ZrO2とAl2O3のナノ-ミックス効果を増大させるために原子層蒸着法で形成されるZrO2とAl2O3をそれぞれ単位サイクル当たり10Å未満(0.1Å〜9.9Å)の薄い厚さで形成する。
【００５４】
特に、ZrO2とAl2O3が混合されるナノ-ミックス構造のために、これらそれぞれの膜を形成する単位サイクルの回数(蒸着回数)を調節してZrとAlの組成比を調節する。このために、(Zrソース注入/パージ/反応ガス注入/パージ)mのサイクルと(Alソース注入/パージ/反応ガス注入/パージ)nのサイクルで単位サイクルの回数であるmとnを調節する。この時、キャパシタンスを十分に確保するために、ZrAlOは誘電率が高いZr(ε=25)の組成比が誘電率が低いAl(ε=9)の組成比より高く形成されるようにし、望ましくは、ZrAlOはZr:Alの組成比が2:1〜30:1になるように形成する。より望ましくは、Zr:Alの組成比が24:1になるようにZrAlOを形成する。
【００５５】
本発明による分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて400〜500℃、望ましくは、450〜500℃で原子層蒸着法を通じてHfO2またはZrO2を形成する場合、Al2O3も400℃以上での蒸着が可能になることにより、HfO2またはZrO2とAl2O3とのナノ-ミックス形態で混合された非晶質の高誘電絶縁膜形成を通じて薄膜の電気的特性を向上させることができる。
【００５６】
一方、HfO2/Al2O3またはZrO2/Al2O3の積層順序の前後が変わってAl2O3/HfO2またはAl2O3/ZrO2の積層構造が交互に積層された非晶質薄膜を通じてもナノ-ミックス形態で混合された非晶質HfAlOまたはZrAlOを形成することができる。
【００５７】
図６は、本発明によるナノ-ミックス(nano-mixed)形態の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図面であり、これを参照し、本発明による第三の形態の高誘電絶縁膜形成のための原子層蒸着法を簡略に説明する。
【００５８】
図６を参照すれば、本発明によるナノ-ミックス形態の高誘電絶縁膜に適用される原子層蒸着法は、大きく第1の金属前駆体ソース注入段階(a)、パージ段階(b)及び反応ガス注入段階(c)及び第2の金属前駆体ソース注入段階(d)に分類され、具体的には一般式1〜一般式6で示された物質のいずれか一つを第1の金属前駆体ソースに注入(1)した後にパージ(2)し、300〜600℃のウエハ温度で反応ガスとしてH20、O3ガスまたはO2プラズマを注入(3)した後にパージ(4)する。そして、TMAを第2の金属前駆体ソースに注入(5)した後にパージ(6)し、300〜600℃のウエハ温度で反応ガスとしてH20、O3ガスまたはO2プラズマを注入(7)した後にパージ(8)する。ここで、第1の金属前駆体ソース注入、パージ、反応ガス注入及びパージからなる1〜4過程を単位サイクル(C)と定義し、第2の金属前駆体ソース注入、パージ、反応ガス注入及びパージからなる5〜8の過程を単位サイクル(D)と定義し、Hf:AlまたはZr:Alの所望の組成比を得るために単位サイクル(C)、(D)の回数を異なって実施する。この時、パージガスとしては、窒素(N2)及びアルゴン(Ar)を用いてCVD反応を防いで膜質に優れたHfO2、ZrO2及びAl2O3を通じて膜質に優れたナノ-ミックス形態で混合された高密度の非晶質のHfAlOとZrAlOを形成する。
【００５９】
例えば、Hf:Alの組成比が24:1であるナノ-ミックス形態のHfAlOを蒸着しようとする場合、単位サイクル(c)及び単位サイクル(D)当たりそれぞれのHfO2、Al2O3,及びZrO2の厚さは0.1Å〜9.9Åで形成する、HfO2は単位サイクル(C)を24回反復実施して一定厚さの薄膜を形成し、Al2O3は単位サイクル(D)を1回実施して一定厚さの薄膜を形成し、HfO2とAl2O3がナノ-ミックス形態で混合された非晶質HfAlOが所望の組成比を有するようにする。
【００６０】
このように、本発明によるHfO2/Al2O3またはZrO2/Al2O3が交互に積層される、互いにナノ-ミックス形態で混合された非晶質HfAl0またはZrAlOからなる高誘電絶縁膜(140)は分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて400〜500℃の温度、望ましくは、450〜500℃の温度で原子層蒸着法を通じて形成された高密度の非晶質HfO2またはZrO2を含むことにより、後続の工程で700〜1000℃の高温でアニーリング工程が実施されても、既存の300℃付近で高誘電絶縁膜を蒸着した場合に比べて高誘電絶縁膜(140)の結晶化があまり進行されないことにより結晶粒界通路(grain boundary path)を減少させてCET及び漏洩電流特性を向上させることができる。
【００６１】
一方、HfO2/Al2O3またはZrO2/Al2O3の積層順序を変えてAl2O3/HfO2またはAl2O3/ZrO2の積層構造を積層してナノ-ミックス形態で混合された非晶質HfAlOまたはZrAlOを形成することができる。
【００６２】
そこで、図１Ｃに示すように、高誘電絶縁膜(140)上に第3の絶縁膜(150)を形成する。第3の絶縁膜(150)は、NANDフラッシュ素子のフローティングゲートとコントロールゲートとの間の誘電体膜の上部酸化膜、キャパシタ製造工程ではキャパシタの下部電極とキャパシタの上部電極との間の層間絶縁膜として用いるために形成され、望ましくは、HTO酸化膜で形成することができ、この場合、CVD方法(例えば、LPCVD方法)を用いて10〜50Åの厚さで形成する。これにより、第2の絶縁膜(130)、高誘電絶縁膜(140)及び第3の絶縁膜(150)からなるNANDフラッシュ素子においてOKO(ここで、Kはhigh-k物質を称する)構造の高誘電体膜(160)が形成される。
【００６３】
このように、本発明による高誘電体膜(160)は、HTO酸化膜からなる第2及び第3の絶縁膜(130,150)との間に分解温度及び高温での蒸気圧が高い特性を有する上記一般式1〜一般式6で示された物質のいずれか一つの前駆体を用いて400℃以上の原子層蒸着法を通じて形成された高密度の非晶質HfO2またはZrO2の単一膜、非晶質HfO2/Al2O3またはZrO2/Al2O3の積層膜及びHfO2/Al2O3またはZrO2/Al2O3がナノ-ミックス形態で混合された非晶質HfAlOまたはZrAlOのいずれか一つの形態の高誘電絶縁膜を含んで形成されることにより、高温での蒸着を通じて後続の高温のアニーリング工程時に薄膜の結晶化度を下げ、結晶粒界通路を減少させてCET及び漏洩電流特性を向上させることができ、これを通じて信頼性が高い素子を製作することができる。
【００６４】
次いで、高誘電体膜(160)の第3の絶縁膜(150)上に第2の導電膜(170)を形成する。第2の導電膜(170)は、NANDフラッシュ素子のコントロールゲートとして用いられるか、またはキャパシタの上部電極として用いるために形成し、ドープトポリシリコン膜、金属膜またはこれらの積層膜で形成することができ、望ましくは、ドープトポリシリコン膜で形成する。この時、第2の導電膜(170)はCVD方法で形成することができ、望ましくは、LPCVD方法を用いて500〜2000Åの厚さで形成する。一方、第2の導電膜(170)上には抵抗を下げるために、金属シリサイド層(図示せず)をさらに形成することができる。
【００６５】
その後、通常のエッチング工程で金属シリサイド層、第2の導電膜(170)、誘電体膜(160)及び第1の導電膜(120)を順次パターニングする。これにより、NANDフラッシュ素子における第1の導電膜(120)からなるフローティングゲート(図示せず)及び第2の導電膜(170)からなるコントロールゲート(図示せず)を含むゲート(図示せず)が形成される。
【００６６】
一方、第1の導電膜(120)と第2の絶縁膜(130)または第2の導電膜(170)と第3の絶縁膜(150)が反応して第1の導電膜(120)と第2の絶縁膜(130)の界面と第2の導電膜(170)と第3の絶縁膜(150)の界面に欠陥(defect)が発生して高誘電体膜(160)の誘電率が低下するのを防止するために、第2の絶縁膜(130)の蒸着前及び第3の絶縁膜(150)の蒸着後にプラズマ窒化(Plasma Nitration)処理をさらに実施し、第1の導電膜(120)の表面と第3の絶縁膜(150)の表面に窒化膜(図示せず)を形成することができる。この時、プラズマ窒化処理は、600℃〜1000℃の温度でArガスとN2ガスを混合した混合ガス雰囲気で急速熱処理工程(Rapid Thermal Process; RTP)を用いて実施することができる。
【００６７】
その後、ゲート形成のためのエッチング工程からの損傷を治癒するために、側壁酸化工程をさらに実施することができ、これによりゲート側壁に酸化膜が形成される。
【００６８】
図７は、本発明による高誘電絶縁膜のキャパシタンス等価厚(CET)及び漏洩電流特性を示したグラフである。
【００６９】
図７において、▲及び▲の表示は、本発明による高誘電絶縁膜を示し、比較のために提示された他の表示は、これまでによる高誘電絶縁膜を示したものである。
【００７０】
図７を参照すれば、既存の高誘電絶縁膜は、CETが低ければ漏洩電流が高く、CETが高ければ漏洩電流が低い特性を示した。反面、本発明による高誘電絶縁膜は、CETも下げながら漏洩電流も低い特性を示した。特に、点線で示された部分(A)のようにHf:Alの組成比が24:1であるHfAl0を形成した場合、CETが約112Å、漏洩電流が5〜6E(-15)A/μm2としてCET及び漏洩電流特性の側面で最適の結果を示した。上記のように、図７を参照し、本発明による分解温度及び高温での蒸気圧が高い特性を有する新たな前駆体を用いて形成された高誘電絶縁膜が、CET特性及び漏洩電流特性を同時に満たすという側面で既存の前駆体を用いて形成された高誘電絶縁膜に比べて優れていることを確認することができ、特に、HfAlOまたはZrAlO薄膜の組成の側面でAlに比べてHfまたはZrの組成が非常に高い24:1という新たな組成比を獲得し、CETも下げながら漏洩電流特性も向上させることができた。
【００７１】
本発明では、説明の便宜のために、400℃以上の温度から原子層蒸着法により蒸着が可能な前駆体を用いた高誘電絶縁膜を一般的なNANDフラッシュメモリ素子の高誘電体膜及びキャパシタ用絶縁膜に適用して説明したが、これに限定されるものではなく、本発明による高誘電絶縁膜は、窒化膜を電子格納膜として用いるソノス(Silicon-Oxide-Nitride-Oxide-Silicon;SONOS)構造またはMONOS(Metal-Oxide-Nitride-Oxide-Silicon; MONOS)構造を有するフラッシュメモリ素子においてブロッキング酸化膜(blockinglayer)としても用いられる。この場合、高誘電絶縁膜は、電子格納膜上に形成される。
【００７２】
本発明は、上記で記述した実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、上記実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。従って、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。また、本発明の実施例は、様々な異なる形態で変形されることができ、本発明の範囲が以下で詳述する実施例により限定されるものと解釈されてはならず、当業界で普遍的な知識を有する者に本発明をより完全に説明するために提供されるものと解釈されることが望ましい。
【図面の簡単な説明】
【００７３】
【図１Ａ】本発明に係る半導体素子の製造方法の実施形態としてフラッシュメモリ素子の製造方法を説明するための素子断面を示す工程図。
【図１Ｂ】同実施形態の工程図。
【図１Ｃ】同実施形態の工程図。
【図２】本実施形態において適用される前駆体(precursor)の分解温度及び分解温度による前駆体の残留量を示したグラフ。
【図３】本実施形態において適用される前駆体の温度による蒸気圧を示したグラフ。
【図４】本発明による第１実施形態として単一層の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図。
【図５】本発明による第２実施形態としてラミネート形態の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図。
【図６】本発明による第３実施形態としてナノ-ミックス形態の高誘電絶縁膜に適用される原子層蒸着法を説明するために示した図。
【図７】本発明による高誘電絶縁膜のキャパシタンス等価厚及び漏洩電流特性を示したグラフ。
【符号の説明】
【００７４】
100 :半導体基板
110 :第1の絶縁膜
120 :第1の導電膜
130 :第2の絶縁膜
140 :高誘電絶縁膜
150 :第3の絶縁膜
160 :高誘電体膜
170 :第2の導電膜
【図１Ａ】
2008244428.tif 000009
【図１Ｂ】
2008244428.tif 000010
【図１Ｃ】
2008244428.tif 000011
【図２】
2008244428.tif 000012
【図３】
2008244428.tif 000013
【図４】
2008244428.tif 000014
【図５】
2008244428.tif 000015
【図６】
2008244428.tif 000016
【図７】
2008244428.tif 000017