(57)【要約】      （修正有）【課題】熱劣化によるループ電流発生に起因する線形性の劣化を抑制することを可能にする。【解決手段】入力端子１と、それぞれの一端が入力端子に共通接続される第１および第２のスイッチ３，４と、半導体基板上に形成され第１のスイッチまたは第２のスイッチの他端に接続されたゲートを有するマルチフィンガー型の第１のＦＥＴ５および第２のＦＥＴ６と、第１および第２のＦＥＴのそれぞれのドレインが共通接続される出力端子２と、第１、第２のＦＥＴのチャネルの温度および半導体基板の温度を検出する第１、第２、第３の温度検出器９、１０、１２と、第１、第３の温度検出器の出力差および第２、第３の温度検出器の出力差を熱起電力によって検出する第１および第２の検出回路１３、１４と、第１および第２の検出回路の出力を比較して、第１および第２のスイッチのうちの一方をＯＮにし、他方をＯＦＦにする比較器１５と、を備えている。【選択図】図１
2008244595.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、それぞれの一端が前記入力端子に共通接続される第１および第２のスイッチと、半導体基板上に形成され前記第１のスイッチの他端に接続されたゲートを有するマルチフィンガー型の第１のＦＥＴと、前記半導体基板上に形成され前記第２のスイッチの他端に接続されたゲートを有するマルチフィンガー型の第２のＦＥＴと、前記第１および第２のＦＥＴのそれぞれのドレインが共通接続される出力端子と、前記第１のＦＥＴのチャネルの温度を検出する第１の温度検出器と、前記第２のＦＥＴのチャネルの温度を検出する第２の温度検出器と、前記半導体基板の温度を検出する第３の温度検出器と、前記第１の温度検出器の出力と前記第３の温度検出器の出力との差を熱起電力によって検出する第１の検出回路と、前記第２の温度検出器の出力と前記第３の温度検出器の出力との差を熱起電力によって検出する第２の検出回路と、前記第１および第２の検出回路の出力を比較して、前記第１および第２のスイッチのうちの一方をＯＮにし、他方をＯＦＦにする比較器と、を備えたことを特徴とする電力増幅器。
【請求項２】
前記第１のＦＥＴは、複数のＭＯＳトランジスタからなり隣接するＭＯＳトランジスタのソース領域またはドレイン領域が共有される第１のＭＯＳトランジスタ群と、複数のＭＯＳトランジスタからなり隣接するＭＯＳトランジスタのソース領域またはドレイン領域が共有される第２のＭＯＳトランジスタ群と、を備え、前記第１のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのゲートと前記第２のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのゲートとが共通に接続され、前記第１のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのドレインと前記第２のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのドレインとが共通に接続され、
前記第２のＦＥＴは、複数のＭＯＳトランジスタからなり隣接するＭＯＳトランジスタのソース領域またはドレイン領域が共有される第３のＭＯＳトランジスタ群と、複数のＭＯＳトランジスタからなり隣接するＭＯＳトランジスタのソース領域またはドレイン領域が共有される第４のＭＯＳトランジスタ群と、を備え、前記第３のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのゲートと前記第４のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのゲートとが共通に接続され、前記第３のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのドレインと前記第４のＭＯＳトランジスタ群の複数のＭＯＳトランジスタのドレインとが共通に接続され、
前記第１の温度検出器は、前記第１のＭＯＳトランジスタ群と前記第２のＭＯＳトランジスタ群との間に設けられた第１のダミートランジスタであり、
前記第２の温度検出器は、前記第３のＭＯＳトランジスタ群と前記第４のＭＯＳトランジスタ群との間に設けられた第２のダミートランジスタであり、
前記第３の温度検出器は、前記第１のＭＯＳトランジスタ群のＭＯＳトランジスタのうち前記第２のＭＯＳトランジスタ群と反対側のＭＯＳトランジスタに隣接するように設けられるか、または前記第３のＭＯＳトランジスタ群のＭＯＳトランジスタのうち前記第４のＭＯＳトランジスタ群と反対側のＭＯＳトランジスタに隣接するように設けられた第３のダミートランジスタであることを特徴とする請求項１記載の電力増幅器。
【請求項３】
前記第１のダミートランジスタは、前記第１のＭＯＳトランジスタ群の隣接するＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタ群の隣接するＭＯＳトランジスタとソース領域およびドレイン領域を共有し、前記第２のダミートランジスタは、前記第３のＭＯＳトランジスタ群の隣接するＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタ群の隣接するＭＯＳトランジスタとソース領域およびドレイン領域を共有することを特徴とする請求項２記載の電力増幅器。
【請求項４】
前記第１乃至第４のＭＯＳトランジスタ群のＭＯＳトランジスタはｎチャネルＭＯＳトランジスタであることを特徴とする請求項２または３記載の電力増幅器。
【請求項５】
前記第１および第２の検出回路はそれぞれ、検出値が基準値より小さい場合にはデータ「０」および「１」のいちの一方を出力し、前記検出値が前記基準値以上の場合にはデータ「０」および「１」の他方を出力することを特徴とする請求項１乃至４のいずれかに記載の電力増幅器。
【請求項６】
前記比較器は、ＴＤＭＡ方式のタイムデビジョン毎に、前記第１および第２の検出回路の出力を比較して、前記第１および第２のスイッチのうちの一方をＯＮにし、他方をＯＦＦにすることを特徴とする請求項１乃至５のいずれかに記載の電力増幅器。
【請求項７】
前記比較器は、前記第１の検出回路の出力が前記第２の検出回路の出力よりも高い場合には前記第２のスイッチをＯＮにするとともに前記第１のスイッチをＯＦＦにし、前記第１の検出回路の出力が前記第２の検出回路の出力よりも低い場合には前記第１のスイッチをＯＮにするとともに前記第２のスイッチをＯＦＦにし、前記第１の検出回路の出力と前記第２の検出回路の出力が同じ場合には前記第１および第２のスイッチのＯＮ、ＯＦＦを切り換えないことを特徴とする請求項６記載の電力増幅器。
【請求項８】
受信回路と、電力増幅器を有する送信回路とを備え、前記電力増幅器は請求項１乃至７のいずれかに記載の電力増幅器であることを特徴とする送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチフィンガー型ＦＥＴを有する電力増幅器に関する。
【背景技術】
【０００２】
一般に、電力増幅器を構成するＦＥＴとして、電流合成が容易であるマルチフィンガー型のＦＥＴが広く用いられている。このマルチフィンガー型のＦＥＴは、正常動作した場合には、ゲート電圧ＶＧを一定にすると、ドレイン電流Ｉｄがドレイン電圧Ｖｄｄに比例する線形領域と、ドレイン電流Ｉｄが飽和してほぼ一定となる飽和領域とが現れる静特性を有している。しかし、ＦＥＴが発熱した場合には、静特性の飽和領域となるべき領域で負性抵抗成分が現れ、出力電流が大きく減少する。このため、正常動作した場合のパワー特性に比べて、劣化したパワー特性を示すことになる。
【０００３】
また、このようなマルチフィンガー型のＦＥＴを複数個用いた電力増幅器においてＦＥＴがそれぞれ発熱している場合には、パワー合成する際に、負性抵抗成分に起因した性能劣化により、ＦＥＴ間に電流の位相差が現れ、ループ電流が生じる可能性が高くなる。そして、ループ電流が生じ始めると、パワー特性において、キンク現象が起こり、入力電力に対する出力電力の線形性が著しく劣化する。
【０００４】
この線形性の劣化を防止する手段として、ＦＥＴのチャネルの温度の上昇を緩和するために、マルチフィンガー型ＦＥＴのゲートのピッチを大きくして冗長な領域を設けることにより、基板を介して放熱することを行っている。しかし、この場合は、電力増幅器の面積が増大するという問題がある。
【０００５】
また、並列に接続された複数のパワーＦＥＴに対して温度センサをそれぞれ設け、これらの温度センサの出力差をオペアンプで検出し、この差出力を上記複数のＦＥＴの一つのゲート側に負帰還させることにより、パワーＦＥＴ間の温度バランスを補償する技術が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００３−１５２５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載の技術においては、温度センサがモジュール化した筐体の上に設けられているため、ＦＥＴのチャネルの温度変化の検出には遅延時間が生じ、制御不能になる可能性がある。また、ＦＥＴの温度変化はオペアンプを用いて増幅されているため、このオペアンプを設けるための領域と、駆動するための新たな電力とが必要となる。
【０００７】
このため、特許文献１に記載の技術をマルチフィンガー型のＦＥＴを備えた電力増幅器に用いることは不適切なものとなる。
【０００８】
本発明は、上記事情を考慮してなされたものであって、熱劣化によるループ電流発生に起因する線形性の劣化を抑制することのできる電力増幅器および送受信システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の態様による電力増幅器は、入力端子と、それぞれの一端が前記入力端子に共通接続される第１および第２のスイッチと、半導体基板上に形成され前記第１のスイッチの他端に接続されたゲートを有するマルチフィンガー型の第１のＦＥＴと、前記半導体基板上に形成され前記第２のスイッチの他端に接続されたゲートを有するマルチフィンガー型の第２のＦＥＴと、前記第１および第２のＦＥＴのそれぞれのドレインが共通接続される出力端子と、前記第１のＦＥＴのチャネルの温度を検出する第１の温度検出器と、前記第２のＦＥＴのチャネルの温度を検出する第２の温度検出器と、前記半導体基板の温度を検出する第３の温度検出器と、前記第１の温度検出器の出力と前記第３の温度検出器の出力との差を熱起電力によって検出する第１の検出回路と、前記第２の温度検出器の出力と前記第３の温度検出器の出力との差を熱起電力によって検出する第２の検出回路と、前記第１および第２の検出回路の出力を比較して、前記第１および第２のスイッチのうちの一方をＯＮにし、他方をＯＦＦにする比較器と、を備えたことを特徴とする。
【００１０】
また、本発明の第２の態様による送受信システムは、受信回路と、電力増幅器を有する送信回路とを備え、前記電力増幅器は上記記載の電力増幅器であることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、熱劣化によるループ電流発生に起因する線形性の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態を以下、図面を参照して詳細に説明する。
【００１３】
（第１実施形態）
本発明の第１実施形態による電力増幅器を図１に示す。本実施形態の電力増幅器は、シリコン基板（図示せず）上に形成され、入力端子１と、出力端子２と、スイッチ３，４と、ＦＥＴ５，６と、チョークインダクタンス７，８と、温度検出器９，１０と、基準温度検出器１２と、検出回路１３，１４と、電位比較器１５とを備えており、２個のＦＥＴ５，６をパワー合成した構成となっている。スイッチ３は入力端子１とＦＥＴ５のゲートとの接続をＯＮ、ＯＦＦし、スイッチ４は入力端子１とＦＥＴ６のゲートとの接続をＯＮ、ＯＦＦする。スイッチ３，４のＯＮ、ＯＦＦの制御は電位比較器１５によって行われる。
【００１４】
ＦＥＴ５は、ドレインがチョークインダクタンス７を介して駆動電圧に接続されるとともに出力端子２に接続され、ソースが接地される。また、ＦＥＴ６は、ドレインがチョークインダクタンス８を介して駆動電圧に接続されるとともに出力端子２に接続され、ソースが接地される。そして、ＦＥＴ５，６は、くし型マルチフィンガータイプで構成される。
【００１５】
温度検出器９，１０はＦＥＴ５，６のチャネルの温度をそれぞれ検出する。基準温度検出器１２はシリコン基板の温度を検出する。検出回路１３は、温度検出器９によって検出されたＦＥＴ５のチャネル温度と、基準温度検出器１２によって検出されたシリコン基板の温度との差をこの差に応じた熱起電力（Seebeck起電力）に変換し、変換された値が基準値（例えば、温度差で１２０℃）より低い場合は「０」を出力し、基準値以上の場合は「１」を出力する。検出回路１４は、温度検出器１０によって検出されたＦＥＴ６のチャネル温度と、基準温度検出器１２によって検出されたシリコン基板の温度との差をこの差に応じた熱起電力（Seebeck起電力）に変換し、変換された値が基準値（例えば、温度差で１２０℃）より低い場合は「０」を出力し、基準値以上の場合は「１」を出力する。
【００１６】
電位比較器１５は、検出回路１３と検出回路１４との出力を比較し、ＦＥＴ５，６のうちのどちらのＦＥＴのチャネル温度が上記基準値よりも低いかを判定し、低い方のＦＥＴのゲートを入力端子１に接続するように、スイッチ３，４のＯＮ、ＯＦＦを制御する。
【００１７】
くし型マルチフィンガー型ＦＥＴ５の一具体例の平面図を図２に示し、図２の切断線Ａ−Ａで切断したときの断面を図３に示す。このＦＥＴ５は、６個のＦＥＴ５１〜５６を備えている。これらのＦＥＴ５１〜５６は図３に示すように、シリコン基板１００のディープＮウェル領域１１０上に設けられたＰウェル領域１２０に形成される。ＦＥＴ５１の右隣にはＦＥＴ５２がＦＥＴ５１とソース領域Ｓを共有するように設けられ、ＦＥＴ５２の右隣にはＦＥＴ５３がＦＥＴ５２とドレイン領域Ｄを共有するように設けられている。また、ＦＥＴ５４の右隣にはＦＥＴ５５がＦＥＴ５４とソース領域Ｓを共有するように設けられ、ＦＥＴ５５の右隣にはＦＥＴ５６がＦＥＴ５５とドレイン領域Ｄを共有するように設けられている。ＦＥＴ５１の左隣にはドレイン領域Ｄを共有するように、基準温度検出器１２となるダミートランジスタが設けられている。また、ＦＥＴ５３とＦＥＴ５４との間には、温度検出器９となるダミートランジスタが設けられている。このダミートランジスタ９は、ＦＥＴ５３とソース領域Ｓを共有し、ＦＥＴ５４とドレイン領域Ｄを共有している。ＦＥＴ５１〜５６のそれぞれのゲート５ａ１〜５ａ６は、図２に示すように、共通に接続されて、スイッチ３を介して入力端子１に接続される。また、ＦＥＴ５１〜５６のそれぞれのドレイン領域Ｄは共通に接続されて出力端子２に接続される。ＦＥＴ５１〜５６のそれぞれのソース領域Ｓおよびダミートランジスタ１２のソース領域Ｓは共通に接続されて接地される。また、図３に示すように、ダミートランジスタ１２のソース領域Ｓの左隣には素子分離領域１２２を介してＰウェルコンタクト１２５が設けられている。そしてこのＰウェルコンタクト１２５の左隣には素子分離領域１２２を介してＮウェルコンタクト１１５が設けられている。また、ＦＥＴ５６のソース領域Ｓの右隣には素子分離領域１２２を介してＰウェルコンタクト１２５が設けられている。Ｎウェル１１０およびＰウェル１２０はそれぞれのコンタクト１１５および１２５を介して接地電源に接続される。
【００１８】
温度検出器９となるダミートランジスタは、電力増幅器のＲＦ動作時におけるチャネル部分の発熱温度を、このダミートランジスタ９のゲートの温度として検出し、基準温度検出器１２となるダミートランジスタは、シリコン基板の温度をこのダミートランジスタ１２のゲートの温度として検出する。ダミートランジスタ９のゲート９ａおよびダミートランジスタ１２のゲート１２ａはそれぞれ配線２０および２２を介して検出回路１３に接続され、これらの配線２０、２２の温度差に応じたSeebeck起電力が検出回路１３から出力される。Seebeck係数は、通常シリコン系で０．１ｍＶ／℃〜１ｍＶ／℃であるので、ＦＥＴのチャネルの限界温度が１５０℃で、シリコン基板の温度（＝室温）が２７℃とした場合、約１２．３ｍＶ〜１２３ｍＶ（＝（１５０−２７）×０．１〜１）の電位を生じる。この電位差を検出回路１３，１４で検出し、この電位差が基準値（例えば、温度差で１２０℃）以上の場合には「１」を出力し、基準値よりも低い場合は「０」を出力する。
【００１９】
電位比較器１５の一具体例を図４に示す。この具体例の電位比較器１５は、ＮＡＮＤゲート１５ａと、インバータ１５ｂ，１５ｃと、ＮＡＮＤゲート１５ｄ，１５ｅ，１５ｆと、排他的論理和ゲート１５ｇと、インバータ１５ｈ，１５ｉとを備えている。ＮＡＮＤゲート１５ａは、検出回路１３の出力と、検出回路１４の出力とに基づいてＮＡＮＤ演算を行い、演算結果を排他的論理和ゲート１５ｇに送付する。排他的論理和ゲート１５ｇは、ＮＡＮＤゲート１５ａの出力と、ＮＡＮＤゲート１５ｄの出力とに基づいて、排他的論理和演算を行う。また、インバータ１５ｂ、１５ｃは、検出回路１３、１４の出力をそれぞれ反転する。ＮＡＮＤゲート１５ｄは、インバータ１５ｂ、１５ｃの出力に基づいてＮＡＮＤ演算を行い、演算結果を排他的論理和ゲート１５ｇに送付する。ＮＡＮＤゲート１５ｅは、検出回路１３の出力と、インバータ１５ｃの出力とに基づいてＮＡＮＤ演算を行い、演算結果をインバータ１５ｈに送付する。ＮＡＮＤゲート１５ｆは、検出回路１４の出力と、インバータ１５ｂの出力とに基づいてＮＡＮＤ演算を行い、演算結果をインバータ１５ｉに送付する。
【００２０】
このように構成された電位比較器１５においては、検出回路１３の出力と検出回路１４の出力が共に「０」または「１」の場合には、排他的論路和ゲート１５ｇの出力のみが「１」となり、インバータ１５ｈ、１５ｉの出力は「０」となる。この場合は、電位比較器１５はＦＥＴ５，６のチャネル温度が同一と判定し、スイッチ３、４のＯＮ、ＯＦＦの切換は行わない。一方、検出回路１３の出力が「１」で検出回路１４の出力が「０」の場合には、インバータ１５ｈの出力のみが「１」となり、排他的論路和ゲート１５ｇおよびインバータ１５ｉの出力は共に「０」となる。この場合は、電位比較器１５はＦＥＴ５のチャネル温度が基準値を超えていると見なし、スイッチ３をＯＦＦにするとともにスイッチ４をＯＮするように制御する。また、検出回路１３の出力が「０」で検出回路１４の出力が「１」の場合には、インバータ１５ｉの出力のみが「１」となり、排他的論路和ゲート１５ｇおよびインバータ１５ｈの出力は共に「０」となる。この場合は、電位比較器１５はＦＥＴ６のチャネル温度が基準値を超えていると見なし、スイッチ４をＯＦＦにするとともにスイッチ３をＯＮするように制御する。
【００２１】
このＯＮ、ＯＦＦの制御の判定は、図５に示すように、ＴＤＭＡ(Time Division Multiple Access)方式のタイムデビジョン毎に行われる。例えば、図５に示すように、各タイムスロットルの開示直前の外部（例えば、ベースバンド）からの制御信号に基づいて、電位比較器１５が比較し、この比較結果に基づいてスイッチ３，４のＯＮ、ＯＦＦの制御を行う。タイムスロットル１の開始直前に、ＦＥＴ５が動作し、ＦＥＴ６が停止するようにスイッチ３をＯＮにするとともにスイッチ４をＯＦＦにする。次のタイムスロットル２の開始する直前ではＦＥＴ５のチャネルの温度とシリコン基板との温度差が基準値を超えているので、ＦＥＴ５の動作を停止させかつＦＥＴ６が動作するようにスイッチ３をＯＦＦにし、スイッチ４をＯＮにする。そして、次のタイムスロットル３の開始する直前では、ＦＥＴ６のチャネル温度とシリコン基板との温度差が基準値よりも低いために、ＦＥＴ６が動作し、ＦＥＴ５が停止するようにスイッチ４をＯＮにし、スイッチ３をＯＦＦにする。なお、このとき、ＦＥＴ５のチャネル温度とシリコン基板との温度差が基準値よりも低くてもスイッチ４をＯＮにし、スイッチ３をＯＦＦにする。次のタイムスロットル４の開始する直前では、ＦＥＴ６のチャネル温度とシリコン基板との温度差が基準値よりも低いために、ＦＥＴ６が動作し、ＦＥＴ５が停止するようにスイッチ４をＯＮにし、スイッチ３をＯＦＦにする。次のタイムスロットル５の開始する直前では、ＦＥＴ６のチャネルの温度とシリコン基板との温度差が基準値を超えているので、ＦＥＴ６の動作を停止させかつＦＥＴ５が動作するようにスイッチ４をＯＦＦにし、スイッチ３をＯＮにする。
【００２２】
（比較例）
次に、本実施形態の比較例による電力増幅器を図６に示す。この比較例の電力増幅器２００は、２個のマルチフィンガー型のＦＥＴ２０５、２０６を備えている。これらのＦＥＴ２０５，２０６のゲートは伝送線路を介して入力端子２０１に接続され、ドレインは伝送線路を介して出力端子２０２に接続される。本実施形態と異なり、ＦＥＴ２０５、２０６にはチャネル温度を検出する検出器は設けられていない。すなわち、この比較例は、通常、各ＦＥＴ内での熱劣化や熱暴走を抑制できても、２つのＦＥＴ２０５，２０６の熱による特性変化差をフィードバックする手段が設けられていないため、２つのＦＥＴ２０５、２０６の特性差、例えば位相差より生じたループ電流が発生する。このため、この比較例のＦＥＴの静特性は図７の破線に示すようになり、飽和領域となるべき領域で負性抵抗が現れ、実線で示す本実施形態によるＦＥＴの静特性に比べて劣化している。また、上記ループ電流の発生により、比較例の電力増幅器の出力特性、ゲイン特性、および効率は、図８に示す破線に示すようになり、図８の実線に示す本実施形態の電力増幅器の出力特性、ゲイン特性、および効率に比べて劣化している。すなわち、本実施形態は比較例に比べてループ電流が発生しにくく、線形性が改善されている。
【００２３】
以上説明したように、本実施形態によれば、熱劣化によるループ電流発生に起因する線形性の劣化を抑制することができる。
【００２４】
（第２実施形態）
次に、本発明の第２実施形態による送受信システムを図９に示す。本実施形態の送受信システム３００は、アンテナ３０１と、アンテナスイッチ３０２と、ローノイズアンプ３０３と、フィルタ３０４と、ミキサー３０５と、発振回路３０６と、フィルタ３０７と、復調回路３０８と、ベースバンド回路３０９と、変調回路３１０と、ミキサー３１１と、スイッチ回路３１２と、フィルタ３１３，３１４と、ＦＥＴ５，６と、検出回路１３，１４と、電位比較器１５とを備えている。ＦＥＴ５，６、検出回路１３，１４、電位比較器１５は、第１実施形態で説明したＦＥＴ５，６、検出回路１３，１４、電位比較器１５と同じ構成を有している。また、スイッチ回路３１２は、第１実施形態のスイッチ３，４を合成した構成となっている。
【００２５】
アンテナ３０１によって受信された信号は、アンテナスイッチ３０２を介して受信側のローノイズアンプ３０３に送られて増幅される。この増幅された信号はフィルタ３０４に送られ、ミキサー３０５で周波数変換を行う際にＩＦ周波数帯域に雑音信号が入らないように、不要な周波数が除去される。フィルタ３０４を通過した信号は発振回路３０６から発振された信号とミキサー３０５において周波数変換され、その後、フィルタ３０７に送られる。そして、フィルタ３０７によって所望のＩＦ信号が取り出される。このＩＦ信号は復調回路３０８において復調され、その後、ベースバンド回路３０９に送られる。
【００２６】
一方、送信する場合は、ベースバンド回路３０９からタイムスロットルの同期信号が出力されるとともに、送信信号が変調回路３１０に送られる。送信信号は変調回路３１０において変調され、変調された信号はミキサー３１１において周波数変換される。タイムスロットルの同期信号に基づいて電位比較器１５が動作し、検出回路１３および１４の出力を比較し、この比較結果に基づいて、スイッチ回路３１２の接続を制御する。ミキサー３１１において周波数変換された信号は、スイッチ回路３１２を介してフィルタ３１３または３１４に送られる。フィルタ３１３またはフィルタ３１４では所望のＲＦ帯域の信号のみを取り出し、この信号をＦＥＴ５またはＦＥＴ６に送られる。そしてＦＥＴ５またはＦＥＴ６で増幅され、アンテナスイッチ３０２、アンテナ３０１を介して送信される。すなわち、ローノイズアンプ３０３と、フィルタ３０４と、ミキサー３０５と、フィルタ３０７と、復調回路３０８とが受信回路を構成し、変調回路３１０と、ミキサー３１１と、スイッチ回路３１２と、フィルタ３１３，３１４と、ＦＥＴ５，６と、検出回路１３，１４と、電位比較器１５とが送信回路を構成している。
【００２７】
本実施形態においては、送信側の電力増幅器に第１実施形態の電力増幅器が用いられているため、熱劣化によるループ電流発生に起因する線形性の劣化を抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態による電力増幅器を示す回路図。
【図２】第１実施形態の電力増幅器の平面図。
【図３】第１実施形態の電力増幅器の断面図。
【図４】第１実施形態による電力増幅器の電位比較器の一具体例を示す回路図。
【図５】電位比較器の動作を説明するタイミングチャート。
【図６】第１実施形態の比較例による電力増幅器を示す回路図。
【図７】第１実施形態と比較例に係るＦＥＴの静特性を示す図。
【図８】第１実施形態と比較例の出力特性、ゲイン特性、効率特性を示す図。
【図９】第２実施形態による送受信システムを示す回路図。
【符号の説明】
【００２９】
１  入力端子
２  出力端子
３  スイッチ
４  スイッチ
５  ＦＥＴ
６  ＦＥＴ
７、８  チョークインダクタンス
９  ＦＥＴ５のチャネル温度検出器
１０  ＦＥＴ６のチャネル温度検出器  
１２  基板の温度検出器
１３  検出回路
１４  検出回路
１５  電位比較器
【図１】
2008244595.tif 000003
【図２】
2008244595.tif 000004
【図３】
2008244595.tif 000005
【図４】
2008244595.tif 000006
【図５】
2008244595.tif 000007
【図６】
2008244595.tif 000008
【図７】
2008244595.tif 000009
【図８】
2008244595.tif 000010
【図９】
2008244595.tif 000011