(57)【要約】【課題】金属シートの所定の部分にスリットを形成するには、当該部分を正確に切断するという加工が必要となる。【解決手段】半導体装置１は、パワーＭＯＳＦＥＴが形成された半導体基板１０と、半導体基板１０上に設けられ、上記パワーＭＯＳＦＥＴのソース領域と電気的に接続されたソースコンタクト２０（表面電極）と、半導体基板１０上に設けられ、上記パワーＭＯＳＦＥＴのゲート電極と電気的に接続されたゲートフィンガ３０と、ゲートフィンガ３０を覆うように設けられたパッシベーション膜４０（絶縁膜）と、ソースコンタクト２０およびパッシベーション膜４０の上部に設けられ、ソースコンタクト２０と電気的に接続された導電性シート５０と、を備えている。導電性シート５０の半導体基板１０側の表面のうち、ゲートフィンガ３０の上部に位置する部分は、凹んでいる。【選択図】図１
2008108780.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域、ドレイン領域およびゲート電極を有するトランジスタが形成された半導体基板と、
前記半導体基板上に設けられ、前記ソース領域と電気的に接続された表面電極と、
前記半導体基板上に設けられ、前記ゲート電極と電気的に接続されたゲートフィンガと、
前記ゲートフィンガを覆うように設けられた絶縁膜と、
前記表面電極および前記絶縁膜の上部に設けられ、前記表面電極と電気的に接続された導電性シートと、を備え、
前記導電性シートの前記半導体基板側の表面のうち、前記ゲートフィンガの上部に位置する部分は、凹んでいることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記導電性シートの前記表面のうち、前記絶縁膜の上部に位置する部分の略全体が凹んでいる半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記絶縁膜と前記導電性シートとの間には、空隙が存在する半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
前記表面電極と前記導電性シートとの間に設けられた導電性接着剤を備え、
前記導電性接着剤は、前記導電性シートの前記表面のうち凹んだ部分に接していない半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
前記表面電極には、複数のスリットが設けられており、
前記各スリットに前記ゲートフィンガが入り込んでいる半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記トランジスタは、パワーＭＯＳＦＥＴである半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
図２（ａ）および図２（ｂ）は、それぞれ従来の半導体装置の一例を示す断面図および平面図である（特許文献１）。図２（ｂ）のII−II線に沿った断面が図２（ａ）に相当する。図２（ａ）に示すように、半導体装置１００においては、半導体基板１０１の表面および裏面にそれぞれ、ソースコンタクト１０２およびドレインコンタクト１０３が設けられている。半導体基板１０１上には、ゲートフィンガ１０４が設けられ、それを覆うように絶縁膜１０５が設けられている。ソースコンタクト１０２および絶縁膜１０５の上部には、金属シート１０６が設けられている。この金属シート１０６は、導電性接着剤１０７を介して、ソースコンタクト１０２および絶縁膜１０５に接続されている。また、ドレインコンタクト１０３上には、金属板１０８が設けられている。
【０００３】
図２（ｂ）に示すように、ソースコンタクト１０２にはスリット１０９が形成されており、そのスリット１０９にゲートフィンガ１０４が入り込んでいる。ゲートフィンガ１０４の一端は、ゲートコンタクト１１０に接続されている。さらに、半導体装置１００には、ソース端子１１１、ゲート端子１１２およびドレイン端子１１３が設けられており、それぞれソースコンタクト１０２、ゲートコンタクト１１０およびドレインコンタクト１０３と電気的に接続されている。
【０００４】
この半導体装置１００においては、ソースコンタクト１０２と同等の大きさを有する金属シート１０６を用いることにより、両者間の接続部の面積をできるだけ大きくしている。このため、ゲートフィンガ１０４上の絶縁膜１０５が、導電性接着剤１０７を介して金属シート１０６に接続された構成となっている。しかしながら、かかる構造では、トランジスタに温度変化が生じると、絶縁膜１０５および金属シート１０６間の熱膨張率の差による応力に起因して、絶縁膜１０５にクラックが起こるという問題がある。このことは、半導体装置１００の信頼性の低下につながってしまう。
【０００５】
図３（ａ）および図３（ｂ）は、それぞれ従来の半導体装置の他の例を示す断面図および平面図である（特許文献１）。図３（ｂ）のIII−III線に沿った断面が図３（ａ）に相当する。半導体装置２００においては、金属シート１０６のうち、ゲートフィンガ１０４の上部に位置する部分に、櫛状のスリット１０６ａが形成されている。これにより、金属シート１０６とゲートフィンガ１０４上の絶縁膜１０５とが接続されていない構造となっている。半導体装置２００のその他の構成は、半導体装置１００と同様である。
【特許文献１】米国特許第６４１４３６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体装置２００の構造によれば、半導体装置１００について上述した問題、すなわち熱膨張率差による応力に起因して絶縁膜１０５にクラックが起こるという問題を回避することが可能である。ところが、半導体装置２００を製造するには、金属シート１０６の所定の部分にスリット１０６ａを形成すべく、当該部分を正確に切断するという加工が必要となる。かかる加工は、製造コストの増大につながってしまう。
【課題を解決するための手段】
【０００７】
本発明による半導体装置は、ソース領域、ドレイン領域およびゲート電極を有するトランジスタが形成された半導体基板と、上記半導体基板上に設けられ、上記ソース領域と電気的に接続された表面電極と、上記半導体基板上に設けられ、上記ゲート電極と電気的に接続されたゲートフィンガと、上記ゲートフィンガを覆うように設けられた絶縁膜と、上記表面電極および上記絶縁膜の上部に設けられ、上記表面電極と電気的に接続された導電性シートと、を備え、上記導電性シートの上記半導体基板側の表面のうち、上記ゲートフィンガの上部に位置する部分は、凹んでいることを特徴とする。
【０００８】
この半導体装置においては、導電性シートの半導体基板側の表面のうち、ゲートフィンガの上部に位置する部分が凹んでいる。これにより、導電性シートとゲートフィンガ上の絶縁膜とが接続されていない構造となっている。このため、導電性シートおよび絶縁膜間の熱膨張率差による応力に起因して絶縁膜にクラックが起こるのを防ぐことができる。さらに、凹みであれば、スリットとは異なり、プレス加工等の比較的容易な加工により形成することが可能である。したがって、導電性シートの加工に伴う製造コストの増大を抑えることができる。
【発明の効果】
【０００９】
本発明によれば、低コストで製造することが可能であり、且つ信頼性に優れた半導体装置が実現される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１１】
図１（ａ）および図１（ｂ）は、それぞれ本発明による半導体装置の一実施形態を示す断面図および平面図である。図１（ｂ）のI−I線に沿った断面が図１（ａ）に相当する。図１（ａ）に示すように、半導体装置１は、パワーＭＯＳＦＥＴ（図示せず）が形成された半導体基板１０と、半導体基板１０上に設けられ、上記パワーＭＯＳＦＥＴのソース領域と電気的に接続されたソースコンタクト２０（表面電極）と、半導体基板１０上に設けられ、上記パワーＭＯＳＦＥＴのゲート電極と電気的に接続されたゲートフィンガ３０と、ゲートフィンガ３０を覆うように設けられたパッシベーション膜４０（絶縁膜）と、ソースコンタクト２０およびパッシベーション膜４０の上部に設けられ、ソースコンタクト２０と電気的に接続された導電性シート５０と、を備えている。
【００１２】
導電性シート５０は、ソースコンタクト２０と外部電極とを電気的に接続する役割を担っている。導電性シート５０の半導体基板１０側の表面のうち、ゲートフィンガ３０の上部に位置する部分は、凹んでいる。以下では、この凹んだ部分を凹部５２と呼ぶ。本実施形態においては、導電性シート５０の上記表面のうち、パッシベーション膜４０の上部に位置する部分の略全体に渡って凹部５２が形成されている。これにより、パッシベーション膜４０と導電性シート５０との間には、空隙が存在している。さらに、ソースコンタクト２０と導電性シート５０との間には、銀ペースト等の導電性接着剤６０が設けられている。この導電性接着剤６０は、パッシベーション膜４０上には設けられておらず、導電性シート５０の凹部５２に接していない。
【００１３】
半導体基板１０の裏面には、上記パワーＭＯＳＦＥＴのドレイン領域と電気的に接続されたドレインコンタクト７２が設けられている。ドレインコンタクト７２上には、金属板７４が設けられている。
【００１４】
図１（ｂ）に示すように、ソースコンタクト２０には、複数のスリット２２が形成されており、各スリット２２にゲートフィンガ３０が入り込んでいる。これにより、ゲートフィンガ３０の一部が櫛型になっている。ゲートフィンガ３０の一端は、ゲートコンタクト８０に接続されている。さらに、半導体装置１には、ソース端子８２、ゲート端子８４およびドレイン端子８６が設けられており、それぞれソースコンタクト２０、ゲートコンタクト８０およびドレインコンタクト７２と電気的に接続されている。
【００１５】
本実施形態の効果を説明する。半導体装置１においては、導電性シート５０の半導体基板１０側の表面のうち、ゲートフィンガ３０の上部に位置する部分が凹んでいる。これにより、導電性シート５０とゲートフィンガ３０上のパッシベーション膜４０とが接続されていない構造となっている。このため、導電性シート５０およびパッシベーション膜４０間の熱膨張率差による応力に起因してパッシベーション膜４０にクラックが起こるのを防ぐことができる。さらに、凹部５２であれば、スリットとは異なり、プレス加工等の比較的容易な加工により形成することが可能である。したがって、導電性シート５０の加工に伴う製造コストの増大を抑えることができる。よって、低コストで製造することが可能であり、且つ信頼性に優れた半導体装置１が実現されている。
【００１６】
特に本実施形態においては、導電性シート５０の上記表面のうち、パッシベーション膜４０の上部に位置する部分の略全体が凹んでいる。このため、パッシベーション膜４０にクラックが起こるのを一層確実に防ぐことができる。
【００１７】
また、導電性シート５０は、ソースコンタクト２０と同等の大きさを有している。これにより、両者間の接続部の面積が大きくなるため、動作抵抗の低いパワーＭＯＳＦＥＴが実現されている。さらに、ゲートフィンガ３０は、ソースコンタクト２０に形成された複数のスリット２２に入り込むように設けられている。これにより、パワーＭＯＳＦＥＴを構成する各ＭＯＳＦＥＴセルとゲートフィンガ３０との距離を短くすることができるため、高速動作に適したパワーＭＯＳＦＥＴが実現されている。
【００１８】
ところで、半導体装置２００（図３（ａ）および図３（ｂ）参照）には、金属シート１０６の加工が容易でないという上述の問題の他にも、次の２つの問題がある。１つは、加工後の金属シート１０６は、その一端が自由であるため平坦性を確保するのが困難なことである。もう１つは、金属シート１０６上の電流経路の一部（図３（ｂ）において点線Ｌ１で囲まれた部分）が狭くなり、それにより抵抗値が高くなってしまうことである。
【００１９】
１つ目の問題について、半導体装置１においては、導電性シート５０にスリットが形成されないため、平坦性が確保し易い。また、２つ目の問題について、半導体装置１においては、導電性シート５０が切断されてはおらず、凹まされているだけである。このため、加工の前後で導電性シート５０上の電流経路の広さに殆ど変化はなく、抵抗値の上昇を抑えることができる。
【００２０】
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては半導体基板の表面および裏面にそれぞれソースコンタクトおよびドレインコンタクトが設けられた例を示したが、これらは逆でもよい。すなわち、半導体基板の表面および裏面にそれぞれドレインコンタクトおよびソースコンタクトが設けられてもよい。その場合、ドレインコンタクトが表面電極に相当する。
【００２１】
また、上記実施形態においてはトランジスタとしてパワーＭＯＳＦＥＴを例示したが、当該トランジスタは、パワーＭＯＳＦＥＴ以外のトランジスタであってもよい。
【図面の簡単な説明】
【００２２】
【図１】（ａ）および（ｂ）は、それぞれ本発明による半導体装置の一実施形態を示す断面図および平面図である。
【図２】（ａ）および（ｂ）は、それぞれ従来の半導体装置を示す断面図および平面図である。
【図３】（ａ）および（ｂ）は、それぞれ従来の半導体装置を示す断面図および平面図である。
【符号の説明】
【００２３】
１    半導体装置
１０    半導体基板
２０    ソースコンタクト
２２    スリット
３０    ゲートフィンガ
４０    パッシベーション膜
５０    導電性シート
５２    凹部
６０    導電性接着剤
７２    ドレインコンタクト
７４    金属板
８０    ゲートコンタクト
８２    ソース端子
８４    ゲート端子
８６    ドレイン端子
【図１】
2008108780.tif 000003
【図２】
2008108780.tif 000004
【図３】
2008108780.tif 000005