(57)【要約】【課題】電子部品に大電流を供給できるとともに、コンデンサの容量を大きくすることができ、しかも、電子部品にかかる機械的ストレスを低減して信頼性の向上を図ることができるコンデンサ内蔵配線基板を提供すること。【解決手段】配線基板１０は、コア基板１１、コンデンサ１０１、導体形成部１４及び配線積層部３１を備える。コア基板１１は収容穴９０を有する。コンデンサ１０１は、貫通孔１０７を有し、収容穴９０内に収容される。導体形成部１４は、電流供給用導体１５を有し、貫通孔１０７内にてコンデンサ１０１に囲まれるように配置される。配線積層部３１の部品搭載領域２３内には、電流供給用導体１５と電気的に接続された第１接続端子部１５１が配置される。そして、第１接続端子部１５１を挟んで第２接続端子部１５２，１５３が配置される。【選択図】図１
2008244031.tif 000002
【特許請求の範囲】
【請求項１】
コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴が形成されたコア基板と、
コンデンサ主面及びコンデンサ裏面を有するとともに前記コンデンサ主面及び前記コンデンサ裏面を貫通する貫通孔を有する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記収容穴内に収容されたコンデンサと、
前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成され、前記コンデンサの貫通孔内にて前記コンデンサに囲まれるように配置された導体形成部と、
層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部と
を備えることを特徴とするコンデンサ内蔵配線基板。
【請求項２】
前記複数の第２接続端子部は、前記電子部品が有する複数の演算処理回路部に対してそれぞれ電気的に接続され、前記第１接続端子部は、前記複数の演算処理回路部によって共同で使用され、前記複数の演算処理回路部よりも大きな電流の供給を必要とする共用回路部に対して電気的に接続されることを特徴とする請求項１に記載のコンデンサ内蔵配線基板。
【請求項３】
前記コンデンサは、複数のコンデンサ内ビア導体を有するビアアレイタイプのセラミックコンデンサであることを特徴とする請求項１または２に記載のコンデンサ内蔵配線基板。
【請求項４】
前記電流供給用導体は、前記複数のコンデンサ内ビア導体よりも導電性の高い金属材料を用いて形成されていることを特徴とする請求項３に記載のコンデンサ内蔵配線基板。
【請求項５】
前記電流供給用導体の端部には、前記電流供給用導体よりも径が大きい電流供給用接続パッドが設けられていることを特徴とする請求項１乃至４のいずれか１項に記載のコンデンサ内蔵配線基板。
【請求項６】
前記導体形成部は、前記コア基板と別体で構成されたものであることを特徴とする請求項１乃至５のいずれか１項に記載のコンデンサ内蔵配線基板。
【請求項７】
前記貫通孔は、断面円形状であることを特徴とする請求項６に記載のコンデンサ内蔵配線基板。
【請求項８】
前記導体形成部は、前記コア基板の一部であることを特徴とする請求項１乃至５のいずれか１項に記載のコンデンサ内蔵配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板の表面に配線積層部を形成した構造であって、内部にコンデンサが収容されているコンデンサ内蔵配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ（ＣＰＵ）等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップを配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。
【０００３】
ところで、最近ではマイクロプロセッサチップを１つのみ搭載した構造のパッケージよりも高いパフォーマンスを実現可能なシステムに対する要望が強く、その一例として、サーバ・コンピュータなどの用途に適したマルチ・チップ・モジュール（ＭＣＭ）を搭載したパッケージが提案されている。ＭＣＭとは、複数のマイクロプロセッサチップを中継基板上に搭載してなる電子部品である。なお、ＭＣＭの一形態としては、外周部に配置された複数のマイクロプロセッサチップ（演算処理回路部）と、中央部に配置され、マイクロプロセッサチップにより共通で使用されるメモリチップ（共用回路部）とを中継基板上に搭載してなるものが提案されている。
【０００４】
また、この種のパッケージを構成する配線基板においては、ＩＣチップ等のスイッチングノイズの低減を図るために、コンデンサ（「キャパシタ」とも言う）を内蔵することが提案されている。その一例として、高分子材料製のコア基板の収容穴内にコンデンサを収容するとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１参照）。コンデンサとしては、ビアアレイタイプのセラミックコンデンサなどが用いられる。
【特許文献１】特開２００５−３９２４３号公報（図４など）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記したメモリチップは、電源の消費量が大きいため、特許文献１に記載の配線基板上にＭＣＭを搭載しようとした場合には、配線基板内に大電流供給用の供給経路を設ける必要がある。しかし、セラミックコンデンサは、スイッチングノイズを効果的に低減させるために、できるだけＭＣＭの近く（具体的にはＭＣＭの直下）に配置されている。また、セラミックコンデンサは、スイッチングノイズの低減のために、できるだけ大きく形成され、大容量化が図られている。
【０００６】
従って、ＭＣＭの中央部にあるメモリチップに対して大電流を供給するためには、例えば図２０，図２１に示されるような構成にすることが考えられる。即ち、セラミックコンデンサ２０１をＭＣＭ２０２のマイクロプロセッサチップ２０３ごとに設け、各セラミックコンデンサ２０１を離間配置するとともに、ＭＣＭ２０２のメモリチップ２０４の下方に電流供給用導体２０５を配置する。ところが、電流供給用導体２０５を配置した分だけセラミックコンデンサ２０１の搭載領域が小さくなってしまうため、セラミックコンデンサ２０１を大きく形成することができず、大容量化が困難になる。また、ＭＣＭ２０２を、高剛性で熱膨張率が小さいセラミックコンデンサ２０１によって確実に支持できなくなるため、ＭＣＭ２０２に熱応力などの機械的ストレスが掛かってしまい、ＭＣＭ２０２にクラックや接続不良が発生しやすくなる。
【０００７】
上記の問題を解決するために、各セラミックコンデンサ２０１を離間配置せずに、各セラミックコンデンサ２０１の搭載領域の外側を迂回してメモリチップ２０４に大電流を供給することが考えられる。しかし、大電流の供給経路が長くなるため、抵抗が大きくなってしまう。
【０００８】
そこで、各セラミックコンデンサ２０１を離間配置せずに、セラミックコンデンサ２０１内のコンデンサ内ビア導体２０６を介してメモリチップ２０４に大電流を供給することも考えられる。しかし、セラミックコンデンサ２０１内のコンデンサ内ビア導体２０６は、通常、あまり導電性が高くない金属材料（ニッケルなど）によって形成されているため、大電流の供給経路として利用することを避けたいという要望がある。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、その目的は、電子部品に大電流を供給できるとともに、コンデンサの容量を大きくすることができ、しかも、電子部品にかかる機械的ストレスを低減して信頼性の向上を図ることができるコンデンサ内蔵配線基板を提供することにある。
【課題を解決するための手段】
【００１０】
そして上記課題を解決するための手段としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴が形成されたコア基板と、コンデンサ主面及びコンデンサ裏面を有するとともに前記コンデンサ主面及び前記コンデンサ裏面を貫通する貫通孔を有する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記収容穴内に収容されたコンデンサと、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成され、前記コンデンサの貫通孔内にて前記コンデンサに囲まれるように配置された導体形成部と、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備えることを特徴とするコンデンサ内蔵配線基板がある。
【００１１】
従って、上記手段に記載のコンデンサ内蔵配線基板によると、コンデンサに貫通孔が存在するため、コンデンサを分割したり小さくしたりしなくても、貫通孔内に導体形成部を無理なく配置できる。よって、導体形成部に形成された電流供給用導体と第１接続端子部とを介して、第１接続端子部が配置された部品搭載領域に搭載される電子部品に大電流を供給することができる。しかも、導体形成部の存在如何にかかわらず、コンデンサ主面の面積を大きくしたコンデンサを形成することができるため、コンデンサの容量が大きくなるとともに、部品搭載領域に搭載される電子部品がコンデンサによって確実に支持される。よって、部品搭載領域においては配線積層部が変形しにくくなるため、電子部品にかかる機械的ストレスを低減でき、コンデンサ内蔵配線基板の信頼性を向上させることができる。
【００１２】
上記コンデンサ内蔵配線基板を構成するコア基板は、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成されており、コンデンサを収容するための複数の収容穴を有している。これら収容穴は、コア主面側のみにて開口する非貫通穴であってもよく、あるいはコア主面側及びコア裏面側の両方にて開口する貫通穴であってもよい。また、コンデンサは、完全に埋設された状態で収容穴に収容されていてもよいし、一部分が収容穴の開口部から突出した状態で収容穴に収容されていてもよい。
【００１３】
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００１４】
上記コンデンサ内蔵配線基板を構成するコンデンサは、コンデンサ主面及びコンデンサ側面を有するとともに前記コンデンサ主面及び前記コンデンサ裏面を貫通する貫通孔を有する異型板状をなしている。なお、コンデンサの平面視での形状としては、複数の辺を有するとともに貫通孔を有する平面視略多角形状であることが好ましい。平面視略多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状をいうのではなく、貫通孔を有しつつ、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。
【００１５】
貫通孔の断面形状としては、断面円形状、断面略矩形状、断面略三角形状、断面略六角形状などを挙げることができるが、断面円形状であることが好ましい。この場合、貫通孔に角部が存在しないため、温度変化に伴う貫通孔の一部（角部）への応力集中を緩和できるため、貫通孔へのクラックの発生を防止できる。また、貫通孔の開口面積を小さくしやすいため、コンデンサ主面の面積を大きくしやすくなり、コンデンサの容量を大きくすることができる。なお、貫通孔は、切欠を介してコンデンサ側面の外側の領域に繋がっていてもよいし、繋がっていなくてもよい。なお、後者のほうが前者よりもコンデンサの機械的強度が高くなり、コンデンサが反りにくくなる。
【００１６】
貫通孔の位置は特に限定されないが、コンデンサの外周部に配置されるよりは、コンデンサの中央部に配置されることが好ましい。また、貫通孔は、１個のみ設けられていてもよいし、２個以上設けられていてもよい。なお、貫通孔が２個以上設けられている場合、貫通孔の直径は、貫通孔が１個のみである場合よりも小さいことが好ましい。
【００１７】
貫通孔の直径は、前記導体形成部の直径よりもやや大きいことが好ましい。また、貫通孔の直径は、コンデンサ主面を構成する辺のうち最も短い辺の長さの２０％以上５０％以下に設定されることが好ましい。仮に、貫通孔の直径が、コンデンサ主面を構成する最も短い辺の長さの２０％未満であると、導体形成部に形成される前記電流供給用導体の径が小さくなりすぎてしまうため、電流供給用導体に大電流を流すことが困難になる。一方、貫通孔の直径が、コンデンサ主面を構成する最も短い辺の長さの５０％よりも大きいと、コンデンサの機械的強度が低下し、コンデンサが反りやすくなる。さらに、前記コンデンサが複数のコンデンサ内ビア導体を有する場合、貫通孔の直径は、コンデンサ内ビア導体の直径よりも大きいことがよく、例えばコンデンサ内ビア導体の直径の５倍以上に設定されることがよい。
【００１８】
また、好適なコンデンサの例としては、チップコンデンサや、誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の表層電極とを備えるコンデンサなどを挙げることができる。なお、前記コンデンサは、複数のコンデンサ内ビア導体を有し、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいてはコンデンサ内蔵配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００１９】
コンデンサを構成する誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂（ＰＴＦＥ）などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。
【００２０】
前記内部電極層、前記コンデンサ内ビア導体、前記表層電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００２１】
上記コンデンサ内蔵配線基板を構成する導体形成部は、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成され、前記コンデンサの貫通孔内にて前記コンデンサに囲まれるように配置されている。なお、導体形成部は、コンデンサの貫通孔内にてコンデンサに完全に囲まれていてもよいし、完全に囲まれていなくてもよい。導体形成部を形成する材料は特に限定されないが、好ましい導体形成部は高分子材料を主体として形成される。導体形成部を形成するための高分子材料の具体例としては、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。なお、導体形成部は、コア基板と同じ材料によって形成されることが好ましい。このようにすれば、導体形成部を形成するにあたり、コア基板を形成する材料とは別の材料を準備しなくても済むため、コンデンサ内蔵配線基板を低コストで製造することができる。また、導体形成部をコア基板の一部として形成することが容易になる。
【００２２】
前記導体形成部は、前記コア基板の一部であってもよいし、前記コア基板と別体で構成されたものであってもよい。仮に、前記導体形成部が前記コア基板の一部であれば、導体形成部を形成するにあたり、コア基板を形成する材料とは別の材料を準備しなくても済むため、コンデンサ内蔵配線基板を低コストで製造することができる。一方、前記導体形成部が前記コア基板と別体で構成されたものであれば、導体形成部の構成をコア基板とは全く異なるものにすることができるため、導体形成部の設計の自由度が高くなる。
【００２３】
前記電流供給用導体を形成する材料としては特に限定されないが、例えば、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金、導電性を有する樹脂ペースト等の使用が好適である。なお、電流供給用導体を形成する手法としては、めっき法が、簡単かつ低コストという理由で好適である。しかし、めっき法以外にも、例えば、スパッタリング、ＣＶＤ、真空蒸着などといった手法を採用することも可能である。また、電流供給用導体を形成する材料に導電性を有する樹脂ペーストを用いた場合、コア主面側及びコア裏面側の両方にて開口する穴に対して穴埋め印刷を行うなどの手法が好適に用いられる。
【００２４】
なお、前記電流供給用導体は、前記複数のコンデンサ内ビア導体よりも導電性の高い金属材料を用いて形成されていることが好ましい。仮に、電流供給用導体が、コンデンサ内ビア導体と導電性が等しい金属材料、または、コンデンサ内ビア導体よりも導電性の低い金属材料を用いて形成されている場合、コンデンサ内ビア導体の代わりに電流供給用導体を大電流の供給経路として用いることの意義（導電性の向上）がなくなってしまう。なお、コンデンサ内ビア導体が例えばニッケルを用いて形成されている場合、電流供給用導体を形成する金属材料としては、ニッケルよりも導電体の高い金属材料である銅や銀などを用いることが好ましく、特に、低コストの金属材料である銅を用いることがより好ましい。
【００２５】
また、前記電流供給用導体は、電子部品に対して信号を送るためのシグナル配線を構成していないことが好ましい。このようにすれば、導体形成部に電流を流すための配線のみを形成できるため、導体形成部の大型化を回避しつつ、導体形成部に多くの（または径が大きな）電流供給用導体を形成することができる。仮に、電流供給用導体がシグナル配線を構成すると、電流供給用導体（シグナル配線）とコンデンサとが互いに接近して配置される。この場合、シグナル配線から発生する電磁波がノイズとしてコンデンサの導体に取り込まれ、ノイズ障害が発生する可能性がある。その結果、適切な電源供給の妨げとなることが懸念される。また、コンデンサの導体から発生する電磁波がノイズとしてシグナル配線に取り込まれることにより、ノイズ障害が発生する可能性もある。
【００２６】
上記コンデンサ内蔵配線基板を構成する配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置されている。なお、電子部品側の端子群とコンデンサ側の端子群とでは端子間ピッチに大きな差があるが、配線積層部を設けることで、複数の第２接続端子部を介して電子部品とコンデンサとを容易に接続できる。また、配線積層部は、前記コア主面上にのみ形成されるが、さらに前記コア裏面上にも配線積層部と同じ構造の積層部が形成されていてもよい。このように構成すれば、コア主面上に形成された配線積層部のみではなく、コア裏面上に形成された積層部にも電気回路を形成できるため、コンデンサ内蔵配線基板のよりいっそうの高機能化を図ることができる。
【００２７】
なお、前記電流供給用導体の端部には、前記電流供給用導体よりも径が大きい電流供給用接続パッドが設けられていることが好ましい。このようにすれば、電流供給用導体と第１接続端子部とを直接接続する場合に比べて、両者の確実な接続を図ることができる。また、電流供給用接続パッドの径が電流供給用導体の径よりも大きいため、電流供給用導体及び第１接続端子部からなる電流供給用の経路の低抵抗化を図ることができる。さらに、電流供給用接続パッドの径が電流供給用導体の径よりも大きいため、電流供給用接続パッド上にビア導体を形成する場合に、ビア導体の形成位置に多少誤差があったとしても、電流供給用接続パッドとビア導体とを確実に接続することができる。
【００２８】
前記層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２９】
前記導体層を形成する材料としては特に限定されないが、例えば、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金、導電性を有する樹脂ペースト等の使用が好適である。また、前記第１接続端子部、前記第２接続端子部及び前記電流供給用接続パッドを形成する材料としては特に限定されないが、上記の導体層を形成する材料と同じ材料の使用が好適である。このようにすれば、第１接続端子部、第２接続端子部及び電流供給用接続パッドの形成を配線積層部の形成と同時に実施することができる。特に、導体層、第１接続端子部、第２接続端子部及び電流供給用接続パッドを形成する材料としては、低抵抗の銅を用いることが好ましい。
【００３０】
なお、第１接続端子部（及び電流供給用接続パッド）は、前記電流供給用導体と導電性が等しい金属材料、または、前記電流供給用導体よりも導電性の高い金属材料を用いて形成されることが好ましい。仮に、第１接続端子部（及び電流供給用接続パッド）が、前記電流供給用導体よりも導電性の低い金属材料を用いて形成されていると、電流供給用導体（及び電流供給用接続パッド）や第１接続端子部からなる電流供給用の経路の抵抗が高くなってしまい、電子部品に大電流を効率良く供給できなくなる。
【００３１】
前記電子部品としては、コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）、複数のマイクロプロセッサチップを中継基板上に搭載してなるマルチ・チップ・モジュール（ＭＣＭ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。ＭＣＭの一形態としては、複数のマイクロプロセッサチップ（演算処理回路部）と、複数のマイクロプロセッサチップよりも大きな電流の供給を必要とし、マイクロプロセッサチップにより共通で使用されるメモリチップ（共用回路部）とを中継基板上に搭載してなるものを挙げることができる。
【００３２】
なお、上記の電子部品は、前記部品搭載領域に例えばフリップチップ実装される。「部品搭載領域」とは、配線積層部の表面上において端子パッド群が配置されている領域をいう。
【００３３】
また、前記複数の第２接続端子部は、前記電子部品が有する複数の演算処理回路部に対してそれぞれ電気的に接続され、前記第１接続端子部は、前記複数の演算処理回路部によって共同で使用され、前記複数の演算処理回路部よりも大きな電流の供給を必要とする共用回路部に対して電気的に接続されることが好ましい。このようにすれば、演算処理回路部を、第２接続端子部を介してコンデンサに対して確実に接続できる。また、共用回路部を、第１接続端子部を介して電流供給用導体に確実に接続できる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明のコンデンサ内蔵配線基板を具体化した一実施形態を図面に基づき詳細に説明する。
【００３５】
図１に示されるように、本実施形態のコンデンサ内蔵配線基板（以下「配線基板」という）１０は、電子部品搭載用の配線基板である。配線基板１０は、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
【００３６】
コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５（いわゆる層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂絶縁層３５内における複数箇所にはビア導体４３が形成されている。各ビア導体４３の下端となる箇所は、樹脂絶縁層３３の表面上に形成された導体層４２に接続されており、各ビア導体４３の上端となる箇所は、樹脂絶縁層３５の表面上に形成された導体層４２に接続されている。また、第２層の樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、電子部品であるマルチ・チップ・モジュール（以下「ＭＣＭ」という）２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＭＣＭ２１を搭載可能な部品搭載領域２３である。部品搭載領域２３は、第１ビルドアップ層３１の表面３９に設定されている。
【００３７】
図１〜図３等に示されるように、本実施形態のＭＣＭ２１は、縦２５ｍｍ×横２８ｍｍの平面視略矩形板状である。ＭＣＭ２１は、矩形平板状をなす中継基板２７上に、２つのマイクロプロセッサチップ２４，２５（演算処理回路部）と、１つのメモリチップ２６（共用回路部）とを搭載した構造を有している。中継基板２７は、下面に複数の面接続端子２２を備えるとともに、面接続端子２２とメモリチップ２６とを接続する第１導体部（図示略）と、面接続端子２２とマイクロプロセッサチップ２４，２５とを接続する第２導体部（図示略）とを備えている。各マイクロプロセッサチップ２４，２５は、矩形平板状をなし、中継基板２７の外周部においてメモリチップ２６を挟むように配置されている。各マイクロプロセッサチップ２４，２５は、各種演算処理を行うための回路部である。一方、メモリチップ２６は、矩形平板状をなし、中継基板２７の中央部に配置されている。メモリチップ２６は、各マイクロプロセッサチップ２４，２５での演算処理結果を記憶するために、各マイクロプロセッサチップ２４，２５によって共同で使用される回路部である。なお、メモリチップ２６は、マイクロプロセッサチップ２４，２５よりも大きな電流の供給が必要である。
【００３８】
図１に示されるように、コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第１層の樹脂絶縁層３４内における複数箇所にはビア導体４７が形成されている。各ビア導体４７の下端となる箇所は、樹脂絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の樹脂絶縁層３６内における複数箇所にはビア導体４３が形成されており、樹脂絶縁層３６の下面上において各ビア導体４３の下端となる箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＰＧＡ用パッド４８が格子状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＰＧＡ用パッド４８を露出させる開口部４０が形成されている。ＰＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のピン４９がはんだ付けによって接続されている。そして、各ピン４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３９】
図１，図４に示されるように、本実施形態のコア基板１１は、縦５０．０ｍｍ×横５０．０ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、コア基板１１には、銅からなる複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００４０】
図１，図４に示されるように、コア基板１１の中央部には導体形成部１４が配置されている。本実施形態の導体形成部１４は、平面視で角のない形状をなしており、具体的には平面視円形状をなしている。なお、導体形成部１４の直径は、５．０ｍｍ以上１５ｍｍ以下であることが好ましく、本実施形態では１１．０ｍｍに設定されている。また、導体形成部１４の厚さは１．０ｍｍに設定されている。導体形成部１４は、コア基板１１とは別体に構成されており、基材１６１と同じ材料（ガラスエポキシ）からなる第１基材１６５と、サブ基材１６４と同じ材料（シリカフィラーなどの無機フィラーを添加したエポキシ樹脂）からなる第２基材１６６とによって構成されている。また、導体形成部１４には、銅からなる複数（本実施形態では４本）の電流供給用導体１５がコア主面１２及びコア裏面１３を貫通するように形成されている。かかる電流供給用導体１５は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するスルーホール導体である。なお、電流供給用導体１５の内部は、例えばエポキシ樹脂などの閉塞体１８で埋められている。
【００４１】
図１，図４に示されるように、導体形成部１４の主面１６７及び裏面１６８には、銅からなる電流供給用接続パッド１９がそれぞれ突設されている。導体形成部１４の主面１６７に設けられた電流供給用接続パッド１９は、電流供給用導体１５における主面１６７側の端部に対して直接接続されており、導体形成部１４の裏面１６８に設けられた電流供給用接続パッド１９は、電流供給用導体１５における裏面１６８側の端部に対して直接接続されている。電流供給用接続パッド１９は、円板状であって、電流供給用接続パッド１９の中心軸線は、電流供給用導体１５の中心と一致している。電流供給用接続パッド１９の直径は、電流供給用導体１５の直径（約１００μｍ）よりも大きく設定されており、本実施形態では約５００μｍに設定されている。また、電流供給用接続パッド１９の厚さは、例えば５０μｍに設定されており、前記導体層４１の厚さと等しくなっている。なお、導体形成部１４の主面１６７側に設けられた電流供給用接続パッド１９は、前記樹脂絶縁層３３内に形成されたビア導体４７に接続され、導体形成部１４の裏面１６８側に設けられた電流供給用接続パッド１９は、前記樹脂絶縁層３４内に形成されたビア導体４７に接続されている。
【００４２】
図１，図４に示されるように、コア基板１１には、コア主面１２の中央部及びコア裏面１３の中央部にて開口する収容穴９０が形成されている。即ち、各収容穴９０は、平面視で略矩形状をなす貫通穴である。そして、収容穴９０内には、図５〜図８等に示すセラミックコンデンサ１０１が埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア基板１１のコア主面１２と同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ１０１は、縦２５．０ｍｍ×横２５．０ｍｍ×厚さ０．８ｍｍの平板状である。セラミックコンデンサ１０１は、コア基板１１において前記部品搭載領域２３の真下の領域に配置されている。なお、部品搭載領域２３の面積（前記ＭＣＭ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積と略等しくなるように設定されている。従って、セラミックコンデンサ１０１の厚さ方向から見た場合、部品搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置するようになる。詳述すると、図４に示されるように、セラミックコンデンサ１０１のコンデンサ主面１０２内にＭＣＭ２１の前記マイクロプロセッサチップ２４，２５が位置している。また、ＭＣＭ２１の前記メモリチップ２６は、導体形成部１４の主面１６７の上方に配置されるとともに、導体形成部１４の主面１６７とセラミックコンデンサ１０１のコンデンサ主面１０２とを跨ぐように配置されている。
【００４３】
図１，図４に示されるように、収容穴９０の内面とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間、及び、セラミックコンデンサ１０１の貫通孔１０７の内壁面と導体形成部１４の側面との隙間は、コア主面１２に接する最下層の樹脂絶縁層３３の一部である充填剤３３ａによって埋められている。この充填剤３３ａは、セラミックコンデンサ１０１及び導体形成部１４をコア基板１１に固定する機能を有している。なお、セラミックコンデンサ１０１は、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、温度変化に伴う充填剤３３ａの変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、充填剤３３ａのクラックの発生を防止できる。
【００４４】
図５〜図８等に示されるように、セラミックコンデンサ１０１は、コンデンサ主面１０２及びコンデンサ裏面１０３を貫通する断面円形状の貫通孔１０７を有する異型板状をなしている。貫通孔１０７は、セラミックコンデンサ１０１の中央部に配置されている。本実施形態において、貫通孔１０７の直径は１５．０ｍｍに設定されている。即ち、貫通孔１０７の直径は、導体形成部１４の直径よりもやや大きくなっている。また、貫通孔１０７の直径は、コンデンサ主面１０２を構成する辺のうち最も短い辺の長さ（セラミックコンデンサ１０１の横の長さ）の約６０％に設定されている。さらに、貫通孔１０７の直径は、コンデンサ内ビア導体１３１，１３２の直径（１００μｍ）の１５０倍に設定されている。そして、セラミックコンデンサ１０１の貫通孔１０７内には、導体形成部１４が収容されている。これにより、導体形成部１４は、貫通孔１０７内にてセラミックコンデンサ１０１に完全に囲まれるように配置される。
【００４５】
本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４は、１つのコンデンサ主面１０２（図１では上面）、１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６（図１では左面、右面）を有している。
【００４６】
図５に示されるように、セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１とグランド用内部電極層１４２とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００４７】
図５〜図８に示されるように、セラミックコンデンサ１０１のセラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。即ち、前記電流供給用導体１５（図１等参照）は、コンデンサ内ビア導体１３１，１３２よりも導電性の高い金属材料（銅）を用いて形成されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を縦５列×横８列（または横６列）で図示したが、実際にはさらに多くの列が存在している。
【００４８】
そして図５，図６等に示されるように、セラミックコンデンサ１０１におけるセラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用電極１１１と複数の主面側グランド用電極１１２とが突設されている。なお、各主面側グランド用電極１１２は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。主面側電源用電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。
【００４９】
また、セラミックコンデンサ１０１におけるセラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側電源用電極１２１及び複数の裏面側グランド用電極１２２が突設されている。なお、各裏面側グランド用電極１２２は、コンデンサ裏面１０３上において個別に形成されているが、一体に形成されていてもよい。裏面側電源用電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。
【００５０】
図４〜図６等に示されるように、電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。なお本実施形態では、電極１１１，１１２，１２１，１２２の直径が約５００μｍの平面視円形状をなし、ピッチの最小長さが約５８０μｍに設定されている。
【００５１】
そして図１に示されるように、コンデンサ主面１０２側にある電極１１１，１１２は、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＭＣＭ２１の面接続端子２２を介して、ＭＣＭ２１に電気的に接続される。一方、コンデンサ裏面１０３側にある電極１２１，１２２は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４７、導体層４２、ビア導体４３、ＰＧＡ用パッド４８及びピン４９を介して電気的に接続される。
【００５２】
例えば、マザーボード側から電極１２１，１２２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００５３】
図１に示されるように、前記導体形成部１４に形成された各電流供給用導体１５は、前記電流供給用接続パッド１９と、前記第１ビルドアップ層３１の前記部品搭載領域２３内に配置された第１接続端子部１５１と、前記ＭＣＭ２１の面接続端子２２とを介して、ＭＣＭ２１の前記メモリチップ２６に電気的に接続されている。各電流供給用導体１５及び第１接続端子部１５１は、信号を送るためのシグナル配線ではなく、メモリチップ２６に電流を供給するための配線を構成している。なお、第１接続端子部１５１は、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４及びはんだバンプ４５からなっている。
【００５４】
また、各電源用コンデンサ内ビア導体１３１の一部、及び、各グランド用コンデンサ内ビア導体１３２の一部は、主面側電源用電極１１１（または主面側グランド用電極１１２）と、第１ビルドアップ層３１が有する第２接続端子部１５２と、面接続端子２２とを介して、ＭＣＭ２１が有する前記マイクロプロセッサチップ２４に電気的に接続されている。第２接続端子部１５２は、セラミックコンデンサ１０１とマイクロプロセッサチップ２４とを電気的に接続する配線を構成しており、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４及びはんだバンプ４５からなっている。
【００５５】
さらに、各電源用コンデンサ内ビア導体１３１の一部、及び、各グランド用コンデンサ内ビア導体１３２の一部は、主面側電源用電極１１１（または主面側グランド用電極１１２）と、第１ビルドアップ層３１が有する第２接続端子部１５３と、面接続端子２２とを介して、ＭＣＭ２１が有する前記マイクロプロセッサチップ２５に電気的に接続されている。第２接続端子部１５３は、セラミックコンデンサ１０１とマイクロプロセッサチップ２５とを電気的に接続する配線を構成しており、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４及びはんだバンプ４５からなっている。なお、第２接続端子部１５３は第２接続端子部１５２とは電気的に独立しており、第２接続端子部１５２，１５３は、前記第１接続端子部１５１を挟んで配置されている。
【００５６】
次に、本実施形態の配線基板１０の製造方法について述べる。
【００５７】
コア基板準備工程では、コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。
【００５８】
コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．６ｍｍの基材１６１の両面に銅箔１６２が貼付された銅張積層板（図９参照）を準備する。次に、銅張積層板の両面の銅箔１６２のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする（図１０参照）。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔１６２をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する（図１１参照）。
【００５９】
次に、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に、それぞれ導体層４１をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴９０となる貫通穴を所定位置に形成する（図１２参照）。
【００６０】
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いて孔あけ加工を行い、コア基板１１を貫通する貫通孔を複数箇所にあらかじめ形成しておく。そして、各貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、各貫通孔内にそれぞれスルーホール導体１６が形成される。そして、スルーホール導体１６内に閉塞体１７を充填形成し、コア基板１１の中間製品を得る（図１３参照）。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。
【００６１】
導体形成部準備工程では、導体形成部１４の中間製品を、コア基板１１を作製する手法と同様の手法により作製し、あらかじめ準備しておく。まず、上記の基材１６１と同じ材料からなる第１基材１６５を準備する。次に、第１基材１６５の上面及び下面を粗化した後、第１基材１６５の上面及び下面に、上記のサブ基材１６４と同じ材料からなる第２基材１６６を形成する。
【００６２】
次に、上側の第２基材１６６の上面及び下側の第２基材１６６の下面に、それぞれ電流供給用接続パッド１９をパターン形成する。具体的には、上側の第２基材１６６の上面及び下側の第２基材１６６の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。そして、エッチングレジストを除去してソフトエッチングを行う。
【００６３】
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いて孔あけ加工を行い、導体形成部１４を貫通する貫通孔を複数箇所にあらかじめ形成しておく。そして、各貫通孔の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、各貫通孔内にそれぞれ電流供給用導体１５が形成される。そして、電流供給用導体１５内に閉塞体１８を充填形成し、導体形成部１４の中間製品を得る。なお、導体形成部１４の中間製品とは、導体形成部１４となるべき領域（導体形成部領域）を平面方向に沿って縦横に複数配列した構造の多数個取り用導体形成部である。
【００６４】
さらに、多数個取り用導体形成部を分割する。このとき、それぞれの導体形成部領域において導体形成部１４を円形状になるように切断する。その結果、個々の製品である導体形成部１４が多数個同時に得られる。
【００６５】
また、コンデンサ準備工程では、貫通孔１０７を有するセラミックコンデンサ１０１を従来周知の手法により作製し、あらかじめ準備しておく。
【００６６】
セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００６７】
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように主面側電源用電極１１１及び主面側グランド用電極１１２を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように裏面側電源用電極１２１及び裏面側グランド用電極１２２を形成する。
【００６８】
この後、グリーンシート積層体の乾燥を行い、各電極１１１，１１２，１２１，１２２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００６９】
次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２の上に銅めっき層が形成され、セラミックコンデンサ１０１が完成する。
【００７０】
続く収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２とコンデンサ主面１０２とを同じ側に向けた状態で、収容穴９０内にセラミックコンデンサ１０１を収容する（図１４参照）。収容穴９０のコア裏面１３側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定される（図１５参照）。
【００７１】
さらに収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コア主面１２（及びコンデンサ主面１０２）と主面１６７とを同じ側に向けた状態で、セラミックコンデンサ１０１の貫通孔１０７内に導体形成部１４を収容する（図１５参照）。これにより、導体形成部１４は、貫通孔１０７内にてセラミックコンデンサ１０１に囲まれるように配置され、粘着テープ１７１の粘着面に貼り付けられて仮固定される。
【００７２】
その後、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、従来周知の手法に基づいてコア主面１２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３の上に第２ビルドアップ層３２を形成する。具体的に言うと、コア主面１２及びコンデンサ主面１０２上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、最下層の樹脂絶縁層３３を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。併せて、樹脂絶縁層３３の一部である充填剤３３ａにより、収容穴９０の内面とコンデンサ側面１０６との隙間を埋める。その後、加熱処理を行うと、樹脂絶縁層３３（充填剤３３ａ）が硬化して、セラミックコンデンサ１０１及び導体形成部１４がコア基板１１に固定され、配線基板１０の中間製品が得られる。そして、この時点で、粘着テープ１７１を剥離する。
【００７３】
次に、コア裏面１３及びコンデンサ裏面１０３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、樹脂絶縁層３４を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔（図示略）を形成する。具体的には、樹脂絶縁層３３を貫通するビア孔を形成し、主面側電源用電極１１１及び主面側グランド用電極１１２を露出させる。また、樹脂絶縁層３４を貫通するビア孔を形成し、裏面側電源用電極１２１及び裏面側グランド用電極１２２を露出させる。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４７を形成するとともに、第１層の樹脂絶縁層３３，３４上に導体層４２を形成する。
【００７４】
次に、樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置にビア孔を有する樹脂絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４３を形成するとともに、樹脂絶縁層３５上に端子パッド４４を形成し、樹脂絶縁層３６上にＰＧＡ用パッド４８を形成する。
【００７５】
次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＰＧＡ用パッド４８上にピン４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。
【００７６】
従って、本実施形態によれば以下の効果を得ることができる。
【００７７】
（１）本実施形態の配線基板１０によれば、セラミックコンデンサ１０１に貫通孔１０７が存在するため、セラミックコンデンサ１０１を分割したり小さくしたりしなくても、貫通孔１０７内に導体形成部１４を無理なく配置できる。よって、導体形成部１４に形成された電流供給用導体１５と第１接続端子部１５１とを介して、第１接続端子部１５１が配置された部品搭載領域２３に搭載されるＭＣＭ２１に大電流を供給することができる。しかも、導体形成部１４の存在如何にかかわらず、コンデンサ主面１０２の面積を大きくしたセラミックコンデンサ１０１を形成することができるため、セラミックコンデンサ１０１の容量が大きくなるとともに、部品搭載領域２３に搭載されるＭＣＭ２１がセラミックコンデンサ１０１によって確実に支持される。よって、部品搭載領域２３においては第１ビルドアップ層３１が変形しにくくなるため、ＭＣＭ２１にかかる機械的ストレスを低減でき、配線基板１０の信頼性を向上させることができる。
【００７８】
（２）本実施形態では、セラミックコンデンサ１０１の貫通孔１０７が断面円形状であり、貫通孔１０７に角部が存在しない。よって、温度変化に伴う貫通孔１０７の一部（角部）への応力集中を緩和できるため、貫通孔１０７へのクラックの発生を防止できる。また、貫通孔１０７の開口面積を小さくしやすいため、コンデンサ主面１０２の面積を大きくしやすくなる。その結果、各層の内部電極層１４１，１４２の面積を大きくすることができるため、セラミックコンデンサ１０１の容量を大きくすることができる。さらに、本実施形態のセラミックコンデンサ１０１は、コンデンサ主面１０２及びコンデンサ裏面１０３にて開口する貫通孔１０７を備えた中抜き構造である。よって、コンデンサ主面１０２及びコンデンサ裏面１０３に加えてコンデンサ側面１０６の一部でも開口する貫通孔を備えた構造に比べて、セラミックコンデンサ１０１の機械的強度が高くなり、反りにくくなる。
【００７９】
（３）本実施形態では、電流供給用導体１５をメモリチップ２６に電気的に接続するとともに、セラミックコンデンサ１０１を各マイクロプロセッサチップ２４，２５に電気的に接続している。これにより、メモリチップ２６がマイクロプロセッサチップ２４，２５よりも大きな電流の供給を必要とするために、メモリチップ２６とマイクロプロセッサチップ２４，２５との電源系統の共通化ができない場合であっても、メモリチップ２６及び各マイクロプロセッサチップ２４，２５を十分に動作させることができる。従って、本実施形態のような、配線基板１０にＭＣＭ２１を搭載した構造を採用するような場合に、そのメリットを最大限引き出すことができる。
【００８０】
（４）本実施形態では、セラミックコンデンサ１０１がマイクロプロセッサチップ２４，２５の直下に配置されるため、セラミックコンデンサ１０１とマイクロプロセッサチップ２４，２５とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるマイクロプロセッサチップ２４，２５のスイッチングノイズを確実に低減でき、電源電圧の確実な安定化を図ることができる。また、ＭＣＭ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００８１】
（５）本実施形態では、収容穴９０の内面とコンデンサ側面１０６との隙間を埋める充填剤が、樹脂絶縁層３３の一部を構成する充填剤３３ａであるため、充填剤の形成に際して樹脂絶縁層３３とは別の材料を準備しなくても済む。よって、配線基板１０の製造に必要な材料が少なくなるため、配線基板１０の低コスト化を図ることが可能となる。
【００８２】
なお、本実施形態は以下のように変更してもよい。
【００８３】
・上記実施形態の配線基板１０には、平面視で断面円形状、即ち、曲線的な形状の貫通孔１０７を有するセラミックコンデンサ１０１が用いられていた。しかし、図１６に示されるように、直線的な形状の貫通孔１８１を有するセラミックコンデンサ１８２を用いてもよい。なお、曲線的な形状よりも直線的な形状の方が貫通孔の加工が容易になり、貫通孔の加工コストを低減することができるが、クラックの発生を防止するという観点から言えば、断面円形状の貫通孔１０７であることが好ましい。
【００８４】
・上記実施形態の導体形成部１４は、コア基板１１と別体に構成されたものであったが、導体形成部１４は、コア基板１１の一部であり、基材１６１の一部とサブ基材１６４の一部とによって構成されていてもよい。この場合、導体形成部１４は、基材１６１の一部とサブ基材１６４の一部とからなる接続部１６９を介してコア基板１１に接続される（図１６参照）。なお、導体形成部１４は、例えばサブ基材１６４のみを介してコア基板１１に接続されていてもよい。
【００８５】
以上のような構成であれば、配線基板１０の製造時において、基材１６１及びサブ基材１６４からなる積層体に対して収容穴９０となる貫通穴を形成した時点で、コア基板１１の中央部に導体形成部１４が形成される。よって、収容工程では、収容穴９０内にセラミックコンデンサ１０１及び導体形成部１４の両方を収容するのではなく、セラミックコンデンサ１０１のみを収容すれば済む（図１７，図１８参照）。
【００８６】
・上記実施形態では、導体形成部１４に４本の電流供給用導体１５が形成されていた。しかし、電流供給用導体１５の数は、５本以上であってもよいし、３本以下であってもよい。なお、電流供給用導体１５が３本以下である場合、電流供給用導体の直径は、上記実施形態の電流供給用導体１５の直径よりも大きいことが好ましい。
【００８７】
・上記実施形態では、電子部品としてＭＣＭ２１が用いられていたが、他の電子部品に変更してもよい。例えば、１つのチップに複数個のプロセッサコアを集積させたマルチコア・マイクロプロセッサを電子部品として用いてもよい。このようにすれば、１つのチップにプロセッサコアを１つのみ有するシングルコア・マイクロプロセッサでは達成できなかった複数のスレッド（タスク）の並行処理などが可能になり、システム全体の処理能力が向上する。しかも、シングルコア・マイクロプロセッサに比べて耐障害性も向上する。
【００８８】
また図１９に示されるように、上記実施形態の中継基板２７を省略し、マイクロプロセッサチップ２４，２５及びメモリチップ２６をそれぞれ電子部品として用いてもよい。即ち、マイクロプロセッサチップ２４，２５及びメモリチップ２６の下面にそれぞれ面接続端子２２を設け、マイクロプロセッサチップ２４，２５及びメモリチップ２６を部品搭載領域２３に直接搭載するようにしてもよい。
【００８９】
・上記実施形態では、樹脂絶縁層３３の一部である充填剤３３ａを用いて、収容穴９０の内面とコンデンサ側面１０６との隙間、及び、セラミックコンデンサ１０１の貫通孔１０７の内壁面と導体形成部１４の側面との隙間を埋めていた。しかし、充填剤３３ａとは別の充填剤を用いて上記の隙間を埋めてもよい。このようにすれば、充填剤３３ａの機能をセラミックコンデンサ１０１及び導体形成部１４を固定する機能に特化できるため、配線基板１０の信頼性向上を図ることができる。
【００９０】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００９１】
（１）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴が形成されたコア基板と、コンデンサ主面及びコンデンサ裏面を有するとともに前記コンデンサ主面及び前記コンデンサ裏面を貫通する貫通孔を有する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記収容穴内に収容されたコンデンサと、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成され、前記コンデンサの貫通孔内にて前記コンデンサに囲まれるように配置された導体形成部と、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備え、前記貫通孔及び前記導体形成部は、前記コア基板の中央部に配置されており、平面視で角のない形状をなしていることを特徴とするコンデンサ内蔵配線基板。
【００９２】
（２）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴が形成されたコア基板と、コンデンサ主面及びコンデンサ裏面を有するとともに前記コンデンサ主面及び前記コンデンサ裏面を貫通する貫通孔を有する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記収容穴内に収容されたコンデンサと、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成され、前記コンデンサの貫通孔内にて前記コンデンサに囲まれるように配置された導体形成部と、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備え、前記導体形成部にはシグナル配線が存在しないことを特徴とするコンデンサ内蔵配線基板。
【００９３】
（３）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する収容穴が形成されたコア基板と、コンデンサ主面及びコンデンサ裏面を有するとともに前記コンデンサ主面及び前記コンデンサ裏面を貫通する貫通孔を有する異型板状をなし、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記収容穴内に収容されたコンデンサと、前記コア裏面側及び前記コア主面側を導通させる電流供給用導体が形成され、前記コンデンサの貫通孔内にて前記コンデンサに囲まれるように配置された導体形成部と、層間絶縁層及び導体層を前記コア主面上にて積層してなり、電子部品を搭載可能な部品搭載領域がその表面に設定され、その部品搭載領域内に前記電流供給用導体と電気的に接続された第１接続端子部が配置され、その第１接続端子部を挟んで複数の第２接続端子部が配置された配線積層部とを備え、前記コンデンサは、誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記コンデンサ主面側の端部に接続された複数の表層電極とを備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることを特徴とするコンデンサ内蔵配線基板。
【図面の簡単な説明】
【００９４】
【図１】本発明を具体化した一実施形態の配線基板を示す概略断面図。
【図２】ＭＣＭの概略側面図。
【図３】ＭＣＭの概略平面図。
【図４】コア基板、導体形成部、セラミックコンデンサ及びＭＣＭ等の位置関係を示す説明図。
【図５】セラミックコンデンサを示す概略断面図。
【図６】セラミックコンデンサのコンデンサ主面側を示す概略平面図。
【図７】セラミックコンデンサの内層における接続を説明するための概略説明図。
【図８】セラミックコンデンサの内層における接続を説明するための概略説明図。
【図９】配線基板の製造方法の説明図。
【図１０】配線基板の製造方法の説明図。
【図１１】配線基板の製造方法の説明図。
【図１２】配線基板の製造方法の説明図。
【図１３】配線基板の製造方法の説明図。
【図１４】配線基板の製造方法の説明図。
【図１５】配線基板の製造方法の説明図。
【図１６】他の実施形態におけるコア基板、導体形成部、セラミックコンデンサ及びＭＣＭ等の位置関係を示す説明図。
【図１７】同じく、配線基板の製造方法の説明図。
【図１８】同じく、配線基板の製造方法の説明図。
【図１９】他の実施形態における配線基板を示す概略断面図。
【図２０】従来技術における配線基板を示す概略断面図。
【図２１】同じく、コア基板、セラミックコンデンサ及びＭＣＭ等の位置関係を示す説明図。
【符号の説明】
【００９５】
１０…コンデンサ内蔵配線基板（配線基板）
１１…コア基板
１２…コア主面
１３…コア裏面
１４…導体形成部
１５…電流供給用導体
１９…電流供給用接続パッド
２１…電子部品としてのマルチ・チップ・モジュール（ＭＣＭ）
２３…部品搭載領域
２４，２５…演算処理回路部としてのマイクロプロセッサチップ
２６…共用回路部としてのメモリチップ
３１…配線積層部としての第１ビルドアップ層
３３，３５…層間絶縁層としての樹脂絶縁層
３９…配線積層部の表面
４２…導体層
９０…収容穴
１０１，１８２…コンデンサとしてのセラミックコンデンサ
１０２…コンデンサ主面
１０３…コンデンサ裏面
１０７，１８１…貫通孔
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１５１…第１接続端子部
１５２，１５３…第２接続端子部
【図１】
2008244031.tif 000003
【図２】
2008244031.tif 000004
【図３】
2008244031.tif 000005
【図４】
2008244031.tif 000006
【図５】
2008244031.tif 000007
【図６】
2008244031.tif 000008
【図７】
2008244031.tif 000009
【図８】
2008244031.tif 000010
【図９】
2008244031.tif 000011
【図１０】
2008244031.tif 000012
【図１１】
2008244031.tif 000013
【図１２】
2008244031.tif 000014
【図１３】
2008244031.tif 000015
【図１４】
2008244031.tif 000016
【図１５】
2008244031.tif 000017
【図１６】
2008244031.tif 000018
【図１７】
2008244031.tif 000019
【図１８】
2008244031.tif 000020
【図１９】
2008244031.tif 000021
【図２０】
2008244031.tif 000022
【図２１】
2008244031.tif 000023