(57)【要約】【課題】比較的低温における熱処理でもソース領域及びドレイン領域の不純物活性化が実現でき、且つ特性ばらつきの小さな高性能な薄膜トランジスタを提供する。【解決手段】基板（１１）上に形成された半導体膜を用いて形成される薄膜トランジスタで、前記半導体膜は前記基板上に設けられた凹部（１２５）を起点として形成された略単結晶粒（１３１）を含んでおり、前記薄膜トランジスタのソース領域およびドレイン領域には大きさがｘの前記略単結晶粒（１３１）が複数形成されており、前記薄膜トランジスタのソース領域およびドレイン領域の半導体膜とソース電極およびドレイン電極を接続するコンタクトホール（１６１，１６２）の大きさがＳである時に、ｘ＜Ｓの関係を満たす半導体装置。【選択図】図６
2008060532.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の表面が絶縁性の基板の上方に形成された半導体膜を備えたトランジスタを含む半導体装置であって、
前記トランジスタのソース領域に接続されたソース電極と、
前記トランジスタのドレイン領域に接続されたドレイン電極と、を含み、
前記トランジスタのソース領域およびドレイン領域は、前記半導体膜に含まれる複数の略単結晶粒により形成されており、
前記複数の略単結晶粒の各々は、前記基板に形成された複数凹部のうちの一つに対応して形成されており、
前記ドレイン領域と前記ドレイン電極との電気的接続あるいは前記ソース領域と前記ソース電極との電気的接続は、コンタクトホール内に配置された導電物質によりなされ、
前記複数の略単結晶粒の一つの略単結晶粒の面積は、前記コンタクトホールの断面積より小であること、
を特徴とする半導体装置。
【請求項２】
少なくとも一方の表面が絶縁性の基板の上方に形成された半導体膜を備えたトランジスタを含む半導体装置であって、
前記トランジスタのソース領域に接続されたソース電極と、
前記トランジスタのドレイン領域に接続されたドレイン電極と、を含み、
前記トランジスタのソース領域およびドレイン領域は、前記半導体膜に含まれる複数の略単結晶粒により形成されており、
前記複数の略単結晶粒の各々は、前記基板に形成された複数凹部のうちの一つに対応して形成されており、
前記ドレイン領域と前記ドレイン電極とは、あるいは、前記ソース領域と前記ソース電極とは、複数のコンタクトホール内に配置された導電物質を介して電気的に接続されていること、
を特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記複数のコンタクトホールの断面積の合計は、前記複数の略単結晶粒の一つの単結晶粒の面積より大であること、
を特徴とする半導体装置。
【請求項４】
請求項２又は３に記載の半導体装置において、
前記複数の略単結晶粒の一つの単結晶粒の面積は、前記複数のコンタクトホールのうちの一つのコンタクトホールの面積と同じかそれ以上であること、
を特徴とする半導体装置。
【請求項５】
少なくとも一方の表面が絶縁性の基板の上方に形成された半導体膜を備えたトランジスタを含む半導体装置であって、
前記トランジスタのソース領域に接続されたソース電極と、
前記トランジスタのドレイン領域に接続されたドレイン電極と、を含み、
前記トランジスタのソース領域およびドレイン領域は、前記半導体膜に含まれる複数の略単結晶粒により形成されており、
前記複数の略単結晶粒の各々は、前記基板に形成された複数凹部のうちの一つに対応して形成されており、
前記ドレイン領域と前記ドレイン電極との電気的接続、あるいは前記ソース領域と前記ソース電極との電気的接続は、コンタクトホールに配置された導電物質によりなされ、
前記導電物質は、前記複数の略単結晶粒のうちの少なくとも２つの略単結晶粒と接していること、
を特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記導電物質は、前記２つの略単結晶粒のうちの１つの略単結晶粒と前記一つの略単結晶粒に接する全ての略単結晶粒とがなす粒界と接していること、
を特徴とする半導体装置。
【請求項７】
請求項２乃至４のいずれか一項に記載の半導体装置において、
前記複数のコンタクトホールのうち第１のコンタクトホール内に配置された前記導電物質は、前記複数の略単結晶粒のうちの第１の略単結晶粒の少なくとも一部に接し、
前記複数のコンタクトホールのうち前記第１のコンタクトホールとは異なる第２のコンタクトホール内に配置された前記導電物質は、前記複数の略単結晶粒のうちの前記第１の略単結晶粒とは異なる第２の略単結晶粒の少なくとも１部に接すること、
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。このような技術は、例えば、特開２００４−１８６２０６号公報（特許文献１）に記載されている。
【０００４】
【特許文献１】特開２００４−１８６２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで薄膜トランジスタを高性能化するに伴って、ソース領域やドレイン領域の低抵抗化、およびその抵抗値のばらつきの低減の必要性が顕在化する。なぜならばチャネル形成領域のみの結晶性が優れ、薄膜トランジスタのＯＮ状態においてこの部分の抵抗が小さくなったとしても、薄膜トランジスタではソース領域〜チャネル形成領域〜ドレイン領域の全体をキャリア（電子や正孔）が流れるため、ソース領域及びドレイン領域の抵抗が十分低く、またその値のばらつきが小さくなければ、薄膜トランジスタ全体としての特性が優れ、また特性の揃ったものが得られないためである。
【０００６】
一般にソース領域及びドレイン領域は、半導体膜に対して不純物を注入し、後に適当な熱処理を行うことによって注入部分の結晶性を回復させ、不純物の活性化を行う。この時の熱処理温度は、ガラス基板を用いる場合は比較的低温である必要があるため、実際には十分な活性化を実現できず、比較的高い抵抗値を有するソース領域及びドレイン領域が形成されることがある。
【０００７】
よって本発明の具体的に態様の一つは、比較的低温における熱処理でもソース領域及びドレイン領域の不純物活性化が実現し、且つ特性ばらつきの小さな高性能なトランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、少なくとも一方の表面が絶縁性の基板の上方に形成された半導体膜を備えたトランジスタを含む半導体装置であって、前記トランジスタのソース領域に接続されたソース電極と、前記トランジスタのドレイン領域に接続されたドレイン電極と、を含み、前記トランジスタのソース領域およびドレイン領域は、前記半導体膜に含まれる複数の略単結晶粒により形成されており、前記複数の略単結晶粒の各々は、前記基板に形成された複数凹部のうちの一つに対応して形成されており、前記複数の略単結晶粒の一つの略単結晶粒の面積は、前記ドレイン領域と前記ドレイン電極との電気的接続あるいは前記ソース領域と前記ソース電極との電気的接続を行うためのコンタクトホールの面積より小であること、を特徴とする。
【０００９】
上記半導体装置において、凹部を起点として形成された高性能な略単結晶粒が、コンタクトホール内に複数含まれるよう構成をとることができるが、これにより、ソース領域およびドレイン領域に対して導入された不純物元素を熱処理によって活性化する際に、個々の略単結晶粒の結晶方位のばらつきに起因する活性化のばらつきの影響を低減することができる。これによってソース領域及びドレイン領域の半導体膜とソース電極及びドレイン電極との接触抵抗（コンタクト抵抗）のばらつきの小さなトランジスタとすることができる。
【００１０】
本発明に係る他の半導体装置は、少なくとも一方の表面が絶縁性の基板の上方に形成された半導体膜を備えたトランジスタを含む半導体装置であって、前記トランジスタのソース領域に接続されたソース電極と、前記トランジスタのドレイン領域に接続されたドレイン電極と、を含み、前記トランジスタのソース領域およびドレイン領域は、前記半導体膜に含まれる複数の略単結晶粒により形成されており、前記複数の略単結晶粒の各々は、前記基板に形成された複数凹部のうちの一つに対応して形成されており、前記ドレイン領域と前記ドレイン電極とは、あるいは、前記ソース領域と前記ソース電極とは、複数のコンタクトホールを介して電気的に接続されていることを特徴とする。
【００１１】
上記の半導体装置において、前記複数のコンタクトホールのうち第１のコンタクトホール内に配置された前記導電物質は、前記複数の略単結晶粒のうちの第１の略単結晶粒の少なくとも一部に接し、前記複数のコンタクトホールのうち前記第１のコンタクトホールとは異なる第２のコンタクトホール内に配置された前記導電物質は、前記複数の略単結晶粒のうちの前記第１の略単結晶粒とは異なる第２の略単結晶粒の少なくとも１部に接するようにすることが好ましい。
【００１２】
上記の半導体装置において、前記複数のコンタクトホールの断面積の合計は、前記複数の略単結晶粒の一つの単結晶粒の面積より大であることが好ましい。
【００１３】
上記の半導体装置において、前記複数の略単結晶粒の一つの単結晶粒の面積は、前記複数のコンタクトホールのうちの一つのコンタクトホールの面積と同じかそれ以上であってもよい。
【００１４】
本発明に係る他の半導体装置は、少なくとも一方の表面が絶縁性の基板の上方に形成された半導体膜を備えたトランジスタを含む半導体装置であって、前記トランジスタのソース領域に接続されたソース電極と、前記トランジスタのドレイン領域に接続されたドレイン電極と、を含み、前記トランジスタのソース領域およびドレイン領域は、前記半導体膜に含まれる複数の略単結晶粒により形成されており、前記複数の略単結晶粒の各々は、前記基板に形成された複数凹部のうちの一つに対応して形成されており、前記ドレイン領域と前記ドレイン電極との電気的接続、あるいは前記ソース領域と前記ソース電極との電気的接続は、コンタクトホールに配置された導電物質によりなされ、前記導電物質は、前記複数の略単結晶粒のうちの少なくとも２つの略単結晶粒と接していることを特徴とする。
【００１５】
上記の半導体装置において、前記導電物質は、前記２つの略単結晶粒のうちの１つの略単結晶粒と前記一つの略単結晶粒に接する全ての略単結晶粒とがなす粒界と接しているようにすることが好ましい。
【００１６】
上記の半導体装置において、例えば、個々のコンタクトホール内に単一の略単結晶粒またはその一部しか含まれなくても、ソース領域あるいはドレイン領域の各々に対応して複数のコンタクトホールが形成されているため、実質的に複数の略単結晶粒に対してソース電極及びドレイン電極が接続されることが可能となる。これにより、不純物導入後の熱処理による不純物元素の活性化が個々の略単結晶粒の結晶方位に起因してばらついても、複数の略単結晶粒に対してコンタクトホールを形成しているため、全体として前記ばらつきの影響を低減することができる。これにより、ソース領域及びドレイン領域の半導体膜とソース電極及びドレイン電極との接触抵抗（コンタクト抵抗）のばらつきの小さな半導体装置となる。
【００１７】
なお、ここで「略単結晶粒」とは、例えば、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含んでもよい。
【発明を実施するための最良の形態】
【００１８】
次に本発明を実施するための好適な実施形態を、図面を参照しながら説明する。
【００１９】
＜第１の実施の形態＞
＜構成＞
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
本実施形態の製造方法は、（１）基板上に半導体膜であるシリコン膜の結晶化の起点となる本発明の凹部としての微細孔を形成する工程と、（２）微細孔からシリコン結晶粒を成長・形成させる工程と、（３）前記シリコン結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００２２】
（１）微細孔形成工程
図１（ａ）に示すように、ガラスや石英の基板１１上に下地絶縁膜としての酸化シリコン膜１２１を形成する。膜厚はたとえば２００ｎｍ程度である。次に前記下地絶縁膜１２１上に第１絶縁膜１２２として酸化シリコン膜を膜厚５５０ｎｍで形成する。次に前記第１絶縁膜１２２に直径１μｍ程度以下の孔１２３を形成する（図１（ｂ））。この形成手法としては、マスクを用いて前記第１絶縁膜１２２用上に塗布したフォトレジスト膜を露光、現像して、前記孔１２３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を第１絶縁膜１２２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、前記フォトレジスト膜を除去することによって形成することができる。次に前記孔を含む前記第１絶縁膜１２２上に、第２絶縁膜１２４としての酸化シリコン膜を形成する（図１（ｃ））。この第２絶縁膜１２４の堆積膜厚を調整することによって、前記孔１２３の直径を狭め、直径２０ｎｍから１５０ｎｍ程度の本発明の凹部としての微細孔１２５を形成する。
【００２３】
これら下地絶縁膜１２１、第１絶縁膜１２２、第２絶縁膜１２４（これらの層を併せて絶縁層１２とも呼ぶ）はいずれも例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）やシラン（ＳｉＨ4）ガス等を原料として用いたＰＥＣＶＤ法により形成可能である。
【００２４】
前記微細孔１２５は、後述の工程によって形成する薄膜トランジスタのチャネル形成領域部分と、ソース領域及びドレイン領域に対して形成する。このとき、隣接する微細孔の間隔は６μｍ程度以下が望ましい。この距離は、後に述べるレーザ照射によって各微細孔１２５から成長するシリコン結晶粒の大きさ（直径）にほぼ相当する。またチャネル形成領域部分とソース領域、あるいはドレイン領域で微細孔の間隔を変える等、微細孔１２５の間隔は場所により変えることもできる。このようにすることにより、例えば、チャネル形成領域とソース領域、あるいはドレイン領域に対して所望の特性や性能等に応じて単結晶粒のサイズを調整することが可能である。
【００２５】
（２）結晶粒形成過程
図１（ｄ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、前記第２絶縁膜１２４である酸化シリコン膜上及び前記微細孔１２５内に、半導体膜として用いる非晶質シリコン膜１３０を形成する。この非晶質シリコン膜１３０は、５０ｎｍ〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質シリコン膜１３０に代えて、多結晶シリコン膜を形成してもよい。なお、これらシリコン膜１３をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜１３中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１３のアブレーションが生じないようにするために、当該シリコン膜の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００２６】
次に、図１（ｅ）に示すように、前記シリコン膜１３に対してレーザ光照射Ｌを行う。このレーザ光照射は、例えば、波長３０８ｎｍ、パルス幅２０ｎｓ〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４Ｊ／ｃｍ2〜２．０Ｊ／ｃｍ2程度となるように行うことが好適である。このような条件でレーザ光照射を行うことにより、照射したレーザ光は、シリコン膜の表面付近で効率良く吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００２７】
レーザ光照射Ｌの条件を適宜に選択することにより、シリコン膜を、微細孔１２５内の底部には非溶融状態の部分が残り、それ以外の部分については完全溶融状態又は完全溶融状態に近い状態（略完全溶融状態）となるようにする。これによりレーザ光照射後のシリコンの結晶成長は微細孔の底部近傍で先に始まり、シリコン膜１３の表面付近、すなわち完全溶融状態又は略完全溶融状態の部分へ進行する。レーザ光照射Ｌのエネルギーがこれよりやや強く、微細孔１２５内の底部に非溶融状態の部分が残らない場合においても、完全溶融状態又は略完全溶融状態であるシリコン膜１３の表面付近と、微細孔１２５の底部との間に生じる温度差により、レーザ光照射後のシリコンの結晶成長は微細孔１２５の底部近傍で先に始まり、シリコン膜１３の表面付近、すなわち略完全溶融状態の部分へ進行し得る。
【００２８】
シリコン結晶成長の初期段階では、微細孔１２５の底部においていくつかの結晶粒が発生し得る。このとき、微細孔１２５の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１２５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１３の略完全溶融状態の部分では、微細孔１２５の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図３（ａ）に示すように、微細孔１２５を略中心とした大粒径のシリコン略単結晶粒１３１を規則的に配列してなるシリコン膜を形成可能となる。
【００２９】
ここで「略中心」とは幾何的に中心という意味だけではなく、上記したように結晶成長の起点となるがために成長直後の略単結晶粒の中程に位置することになるという意味である。
【００３０】
また「略単結晶粒」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得る。上述の略単結晶粒の形成方法を用いることにより、多くのシリコン不対電子を含む不規則粒界の発生を抑制することが可能である。不規則粒界には、一般に対電子あるいはダングリングボンド等の反応活性の高い部位が存在するため、トランジスタの特性の低下や特性のばらつきの大きな要因となるが、上述の方法を用いることにより、優れた特性を有するトランジスタを得ることが可能となる。
【００３１】
しかしここで、前記微細孔１２５の直径が１５０ｎｍ程度以上の大きい直径を有する微細孔である場合は、微細孔１２５底部で複数の結晶粒が発しし、その成長により微細孔上部までして到達するので、不規則粒界が生じやすくなる。
【００３２】
なお、上述したレーザ光照射Ｌによる結晶化の際に、併せて基板１１を加熱することも好ましい。例えば、基板１１を載置するステージによって当該ガラス基板の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ光照射と基板加熱とを併用することにより、各シリコン略単結晶粒１３１の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較してシリコン略単結晶粒１３１の粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン略単結晶粒の結晶性がより向上するという利点もある。
【００３３】
このように基板１１上の所望の場所に微細孔１２５を形成しておくことで、レーザ照射後には前記微細孔１２５を略中心として、比較的結晶性の優れたシリコン略単結晶粒１３１を形成することが可能となる。
【００３４】
この結晶粒１３１内の前記微細孔１２５付近以外では特にその結晶性は優れており、膜厚方向は連続した結晶性を維持している（膜面内方向に平行な対応粒界は無い）ことが確認された。
【００３５】
また個々のシリコン略単結晶粒１３１の結晶方位は、特に優先的な結晶方位は無く、ほぼランダムな配向であることが確認された。
【００３６】
一方、前記微細孔１２５を形成していないシリコン膜１３部分（前記微細孔１２５から十分離れたシリコン膜１３部分）は、レーザ光照射によって略完全溶融状態となり、レーザ照射後には等方的な核発生・結晶成長が進行するため、微結晶粒を含む多結晶シリコン膜が形成される。レーザ光照射の条件にも依存するが、０．５μｍ程度以下の結晶粒が無秩序に並んだ多結晶シリコン膜となる。
【００３７】
（３）トランジスタ形成工程
次に、上述したシリコン膜を用いて形成されるトランジスタの構造について説明する。現状では、微細孔１２５を起点とした結晶化を行うことにより得られるシリコン略単結晶粒１３１の結晶粒径は最大で６μｍ程度の大きさが実現可能である。
【００３８】
トランジスタＴを形成する工程について説明する。図４及び図５は、薄膜トランジスタＴを形成する工程を説明する説明図であり、図４（ａ）と図４（ｂ）は完成後の薄膜トランジスタの平面図、図５（ａ）〜図５（ｃ）は図４（ａ）に示すＢ−Ｂ'方向の断面図を示している。
【００３９】
図３（ａ）に示すように、微細孔１２５を６μｍ以下の間隔で複数個配置することにより、複数のシリコン略単結晶粒１３１が互いに接するように形成することができる。この時の微細孔１２５の配置方法は、所望のトランジスタの特性や性能に応じて適宜選択される。例えば図３（ａ）に示すように左右上下に等間隔に微細孔１２５を配置する方法や、図３（ｂ）に示すように、近接する微細孔１２５が全て等間隔になるように配置する方法などが考えられる。また図３（ｃ）に示すように、後に形成するチャネル形成領域部分とソース領域およびドレイン領域で、微細孔１２５の間隔を変えて形成しても良い。
【００４０】
このように複数のシリコン略単結晶粒１３１が並んだシリコン膜に対し、トランジスタの形成に不要となる部分を除去し整形するよう、シリコン膜のパターニングを行ってパターニングされたシリコン膜１３３を形成する。この時、トランジスタのチャネル形成領域１３５となる部分には、微細孔１２５及びその近傍を含まないようにすることが望ましい。これは微細孔１２５及びその周辺は結晶性の乱れが多いためである。またソース領域及びドレイン領域１３４となる部分、特には後の工程でコンタクトホールが形成される場所に相当するソース領域及びドレイン領域１３４においても、前記略単結晶が複数配置されているようにするため、前記微細孔１２５を複数形成する（図４）。
【００４１】
次に、図５（ａ）に示すように、第２絶縁膜である酸化シリコン膜１２４（１２）及びパターニングされたシリコン膜１３３の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）や平行平板型のＰＥＣＶＤ法、また酸素プラズマによるプラズマ酸化等の方法によって酸化シリコン膜１４を形成する。この酸化シリコン膜１４は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は１０ｎｍ〜１５０ｎｍ程度が好ましい。
【００４２】
次に、図５（ｂ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極１５及びゲート配線膜を形成する。そして、このゲート電極１５をマスクとしてドナーとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１３３にＮチャネル型の薄膜トランジスタのソース領域及びドレイン領域１３４並びにチャネル形成領域１３５を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込む。これにより略単結晶粒を含むソース領域及びドレイン領域のシリコン膜の表面付近はその結晶性に損傷を受け結晶欠陥が発生するが、その下部は結晶性の優れた部分（結晶層）が残っているため、後に４５０℃程度以上の温度で熱処理を行うことにより、この結晶欠陥は下部の結晶層からの固相エピタキシャル成長（後述）によって回復し、同時にリンはシリコンの結晶格子位置に入り電気的に活性化するため、ソース領域及びドレイン領域１３４を低抵抗化することができる。
【００４３】
同様に、Ｐチャネル型薄膜トランジスタを形成する場合には、アクセプタとなる不純物元素としてボロン（Ｂ）が広く利用されるが、ボロンのみ打ち込んだ場合では後の熱処理によるボロンの活性化率は比較的低く、結果としてＰチャネル型薄膜トランジスタのソース領域及びドレイン領域の抵抗は比較的高い値となる。これはボロン元素の質量がシリコン元素のそれに比べて軽いため、通常の打ち込み量（ドーズ量）ではシリコン膜１３３の結晶性の損傷は軽微であり、シリコンの格子位置にボロンが入りことが困難であるためである。
【００４４】
そこでＰチャネル型薄膜トランジスタを形成する場合には、前記ゲート電極１５をマスクとしてシリコンやゲルマニウム等の４族元素イオンをシリコン膜１３３に打ち込み、ソース領域及びドレイン領域の表面付近の結晶性を破壊し、非晶質層を形成し、その後、アクセプタ不純物となるボロンを打ち込む。この時、前記４族元素イオンおよびボロンのシリコン膜１３３への打ち込み深さ（飛程中心距離）はほぼ同じになることが望ましく、具体的にはシリコン膜１３３表面から１０ｎｍ程度の深さに調整するのが最適である。これらの工程により、略単結晶粒を含むソース領域及びドレイン領域のシリコン膜の表面付近はボロンを含んだ非晶質層となり、その下部は結晶性に優れた結晶層といった構造が形成される。これに対して４５０℃程度以上の温度で熱処理を施すことにより、下記非特許文献１記載の固相エピタキシャル成長が下部の結晶層をシード（種）層として非晶質層に対して進行し、その過程で不純物元素であるボロンはシリコン結晶構造の格子位置に効率的に入り活性化が実現する。これにより従来に比べソース領域及びドレイン領域の大幅な低抵抗化が実現可能となり、実験によれば、従来の約１／５程度の低抵抗化が確認されている。
【００４５】
しかしながら前述の固相エピタキシャル成長の成長速度はシリコンの結晶方位に強く依存することが知られている。例えば４５０℃程度の比較的低温の熱処理を行った場合では、個々の前記略単結晶粒の結晶方位がランダムであるために固相エピタキシャル成長の進行度合いが略単結晶毎に異なり、個々の略単結晶粒と後述のソース電極、ドレイン電極とを接触させた際の接触抵抗（コンタクト抵抗）は大きなばらつきを引き起こし、ひいてはトランジスタの特性ばらつきの原因となってしまう。そこで本願発明では後に述べる構造によってこのばらつきを低減する。
【００４６】
前述の不純物を打ち込んだ後、図５（ｃ）に示すように、ゲート絶縁膜１４である酸化シリコン膜及びゲート電極１５の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜１６を形成する。この酸化シリコン膜１６は層間絶縁膜として機能する。この酸化シリコン膜１６を形成した後に、前述の不純物を活性化する熱処理を行っても良い。
【００４７】
次に、この層間絶縁膜１６とゲート絶縁膜１４を貫通してソース領域及びドレイン領域のそれぞれに至るコンタクトホール１６１，１６２を形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極１８１及びドレイン電極１８２を形成する。
【００４８】
なお、このとき、コンタクトホール１６１，１６２内に配置された導電物質は、前記複数の略単結晶粒のうちの少なくとも２つの略単結晶粒と接していることが好ましい。
さらには、コンタクトホール１６１，１６２の場所に位置し、ソース電極１８１及びドレイン電極１８２と接触するシリコン膜１３１部分には、前記微細孔１２５からの成長によるシリコン略単結晶粒１３１が複数個配置されていることが望ましい。
【００４９】
図６（ａ）〜（ｃ）はソース領域及びドレイン領域における微細孔１２５、略単結晶粒１３１及びコンタクトホール１６１，１６２を示した平面図である。図６（ａ）は、個々のコンタクトホール１６１，１６２が複数の略単結晶粒１３１にまたがって形成されている。図６（ｂ）では、個々のコンタクトホール１６１，１６２が２つの略単結晶粒１３１にまたがって形成されている。図６（ｃ）では、個々のコンタクトホール１６１，１６２が１つの略単結晶粒１３１の内側に収まるよう形成されている。いずれも本発明に係る効果を奏するものであるが、図６（ａ）のように、コンタクトホール１６１，１６２の大きさ（酸化シリコン膜１４に形成された開口部の面積）をＳとし、当該部分に形成された略単結晶粒１３１の大きさ（断面積）をＰとしたときに、Ｐ＜Ｓの関係が成り立つように配置することがより好ましい。
【００５０】
先に述べた通り、シリコン略単結晶粒部分は不純物元素の活性化によって低抵抗化が図られるが、個々のシリコン略単結晶粒では結晶方位の違いにより活性化度が異なるため、コンタクト抵抗にばらつきが発生してしまう。そこで本発明に係る半導体装置では、Ｐ＜Ｓの関係で略単結晶粒１３１およびコンタクトホール１６１，１６２を形成することにより、単一のコンタクトホール内に複数個の略単結晶粒が含まれるよう配置することが可能となり、その結果、略単結晶粒毎のばらつきは平均化され、金属膜であるソース電極１８１及びドレイン電極１８２とシリコン膜１３３との間でばらつきの少ない良好な電気的接合が可能になる。
【００５１】
本発明に係る他の半導体装置の構成において、ドレイン領域とドレイン電極とは、あるいは、ソース領域とソース電極とは、複数のコンタクトホール内に配置された導電物質を介して電気的に接続されている。
【００５２】
例えば、前記略単結晶粒１３１の大きさＰとコンタクトホールの大きさＳがＰ≧Ｓの関係の時には、ソース領域及びドレイン領域の各々に複数のコンタクトホールが形成されている（図６（ｂ））。これにより、個々のコンタクトホールは略単結晶粒１２５の略単結晶粒１個分以下の面積であるため、前記理由によって個々のコンタクトホールでのコンタクト抵抗はばらつきを有してしまうが、ソース領域及びドレイン領域１３４の各々に複数のコンタクトホールを形成する事によって、実質的に複数の略単結晶粒に対してソース電極及びドレイン電極が接続される。これにより、前記コンタクト抵抗のばらつきは平均化され、薄膜トランジスタ全体としては、金属膜であるソース電極１８１及びドレイン電極１８２とシリコン膜１３３との間でばらつきの少ない良好な電気的接合が可能になる。なお、コンタクトホールの数は、その開口部の面積Ｓの合計が、ソース領域およびドレイン領域に形成されている略単結晶粒１３１の面積Ｐより大きくなるように設定することにより、前記ばらつきをより低減するために望ましい。
【００５３】
以上に説明した製造方法によって、本実施形態の薄膜トランジスタが形成される。
【００５４】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００５５】
図７は、本実施形態の電気光学装置の一例である表示装置１の接続状態を示す図である。図７に示すように、表示装置１は、表示領域内に画素領域Ｇを配置して構成される。画素領域Ｇは有機ＥＬ発光素子ＯＥＬＤを駆動する薄膜トランジスタＴ１〜Ｔ４を使用している。薄膜トランジスタＴ１〜Ｔ４は上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域２からは、発光制御線（Ｖgp）及び書き込み制御線（Ｖsel）が各画素領域Ｇに供給されている。ドライバ領域３からは、電流線（Ｉdata）及び電源線（Ｖdd）が各画素領域Ｇに供給されている。書き込み制御線Ｖselと定電流線Ｉdataを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタＴ１〜Ｔ４は、ドライバ領域２及び３についても本発明のトランジスタが使用可能であり、特にドライバ領域２や３に含まれる発光制御線Ｖgp及び書き込み制御線Ｖselを選択するバッファー回路など大電流が必要とされる用途に有用である。
【００５６】
図８は、表示装置１を適用可能な電子機器の例を示す図である。上述した表示装置１は、種々の電子機器に適用可能である。
【００５７】
図８（ａ）は携帯電話への適用例であり、当該携帯電話２０は、アンテナ部２１、音声出力部２２、音声入力部２３、操作部２３４、及び本発明の表示装置１００を備えている。このように本発明の表示装置１は表示部として利用可能である。
【００５８】
図８（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ３０は、受像部３１、操作部３２、音声入力部３３、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、ファインダや表示部として利用可能である。
【００５９】
図８（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ４０は、カメラ部４１、操作部４２、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、表示部として利用可能である。
【００６０】
図８（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ５０は、バンド５１、光学系収納部５２及び本発明の表示装置１を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００６１】
図８（ｅ）はリア型プロジェクターへの適用例であり、当該リア型プロジェクター６０は、筐体６１に、光源６２、合成光学系６３、ミラー６４、６５、スクリーン６６、及び本発明の表示装置１を備えている。このように本発明の表示装置１は画像表示源として利用可能である。
【００６２】
図８（ｆ）はフロント型プロジェクターへの適用例であり、当該フロント型プロジェクター７０は、筐体７２に光学系７１及び本発明の表示装置１を備え、画像をスクリーン７３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００６３】
本発明のトランジスタを使用した表示装置１は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００６４】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【図面の簡単な説明】
【００６５】
【図１】微細孔の形成、及びシリコン略単結晶粒を形成する工程を説明する説明図。
【図２】シリコン略単結晶粒を形成する工程について説明する説明図。
【図３】シリコン略単結晶粒が形成された場合に、微細孔の配置とその配置に対応して形成される略単結晶粒の形状との関係を説明する平面図。
【図４】薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図。
【図５】薄膜トランジスタを形成する工程を説明する説明図。
【図６】ソース領域またはドレイン領域の略単結晶粒の大きさＰとコンタクトホールの大きさＳの関係を説明する説明図。
【図７】電気光学装置の一例である表示装置の接続状態を示す図。
【図８】表示装置を適用可能な電子機器の例を示す図。
【符号の説明】
【００６６】
１１…ガラス基板、１２（１２１，１２２，１２４），１４，１６…酸化シリコン膜、１２３…孔、１２５…微細孔（凹部）、１３，１３０…シリコン膜、１３１…シリコン略単結晶粒、１３２…結晶粒界、１３３…半導体膜（トランジスタ領域）、１５…ゲート電極、１３４…ソース領域及びドレイン領域、１３５…チャネル形成領域、１６１，１６２…コンタクトホール、１…表示装置。
【図１】
2008060532.tif 000003
【図２】
2008060532.tif 000004
【図３】
2008060532.tif 000005
【図４】
2008060532.tif 000006
【図６】
2008060532.tif 000007
【図７】
2008060532.tif 000008
【図８】
2008060532.tif 000009
【図５】
2008060532.tif 000010