(57)【要約】【課題】薄型化し、かつ機械的強度を保てるメサ型半導体素子を供給する。【解決手段】半導体基板２０２が高濃度Ｎ型半導体基板２０６の上に低濃度Ｎ型半導体層２０７を形成し、低濃度Ｎ型半導体層２０７の中央部上に高濃度Ｐ型半導体層２０８を形成し、低濃度Ｎ型半導体層２０７の外周部上に高濃度Ｎ半導体層２１０を外周に沿って環状に形成し、高濃度Ｐ型半導体層２０８と高濃度Ｎ型半導体層２１０とを分断して低濃度Ｎ型半導体層２０７にまで達するメサ溝２０９を環状に形成してなり、高濃度Ｐ型半導体層２０８の上にアノード電極２０４を形成し、高濃度Ｎ型半導体基板２０６の上にカソード電極２０５を形成し、メサ溝２０９の内壁を覆って形成する保護膜２０３がアノード電極２０４および高濃度Ｎ型半導体層２１０の周辺上に延在する。【選択図】図１
2008244372.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板が基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層の中央部上に異なる導電型の第一の高濃度半導体層を形成し、前記低濃度半導体層の外周部上に同じ導電型の第２の高濃度半導体層を前記低濃度半導体層の外周に沿って環状に形成し、前記第一の高濃度半導体層と前記第二の高濃度半導体層とを分断して前記低濃度半導体層にまで達するメサ溝を前記第一の高濃度半導体層を囲んで環状に形成してなり、
前記半導体基板の一方の主面をなす前記第一の高濃度半導体層上に第一電極を形成し、前記半導体基板の他方の主面をなす基層上に第二電極を形成し、前記メサ溝の内壁を覆って形成する保護膜が前記第一電極および前記第二の高濃度半導体層の周辺上に延在すること特徴とする半導体素子。
【請求項２】
請求項１に記載のメサ型半導体素子を搭載したことを特徴とする半導体パッケージ。
【請求項３】
基層上に同導電型の低濃度導体層を形成し、前記低濃度半導体層の表面に熱酸化処理によって酸化膜を形成する初期酸化工程と、前記初期酸化工程の後に前記酸化膜に選択的エッチング除去を施して前記低濃度半導体層の中央部上に窓を形成し、前記窓に前記低濃度半導体層を露出させる第一の窓形成工程と、前記第一の窓形成工程の後に、前記窓に露出する前記低濃度半導体層に異なる導電型のドーパントをイオン注入し、その後に熱処理にてドライブ拡散を施して前記低濃度半導体層の層表面から層内へ延在する第一の高濃度半導体層を形成する第一の拡散工程と、前記第一の拡散工程の後に、前記酸化膜に選択的エッチング除去を施して前記低濃度半導体層の外周部上に外周に沿って環状をなす窓を形成し、前記窓に前記低濃度半導体層を露出させる第二の窓形成工程と、前記第二の窓形成工程の後に、前記窓に露出する前記低濃度半導体層に同じ導電型のドーパントをイオン注入し、その後に熱処理にてドライブ拡散を施して第二の高濃度半導体層を形成する第二の拡散工程と、前記第二の拡散工程の後に、前記酸化膜をエッチング除去し、その後に前記第一の高濃度半導体層上に第一の電極を形成する第一の電極形成工程と、第一の電極形成工程の後に、前記低濃度半導体層の層表面から層内へメサエッチングして前記第一の高濃度半導体層と前記第二の高濃度半導体層とを分断するメサ溝を前記第一の高濃度半導体層の周囲に環状に形成し、その後に前記メサ溝を埋めて保護膜を形成し、前記保護膜を周辺の前記第一の電極と前記第二の高濃度半導体層の周辺上へ延在させるメサ形成工程と、前記メサ形成工程の後に、前記基層の表面を研削研磨して厚み調整し、その後に第二の電極を形成する第二の電極形成工程とを含むことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子および製造方法に関し、特にメサ型半導体素子においてメサ構造で耐圧を向上させながら素子の薄型化を実現する技術に係るものである。
【背景技術】
【０００２】
従来のメサ型高耐圧半導体素子では、高耐圧を実現するために半導体素子の周辺構造をメサ型にすることが一般的な技術として行なわれており、このようなメサ型高耐圧半導体素子としては、例えば特許文献１に記載するものがある。以下に、図３を参照して、従来のメサ型ダイオードを説明する。
【０００３】
図３において、１００は従来構造のメサ型ダイオード、１０２は半導体基板、１０３は保護膜、１０４はアノード電極、１０５はカソード電極、１０６は高濃度Ｎ型半導体基板、１０７は低濃度Ｎ型半導体層、１０８は高濃度Ｐ型半導体層、１０９はメサ溝を各々示している。
【０００４】
図３に示すように、メサ型ダイオード１００は、半導体基板１０２が基層をなす高濃度Ｎ型半導体基板１０６の上に低濃度Ｎ型半導体層１０７を形成し、この低濃度Ｎ型半導体層１０７の上に高濃度Ｐ型半導体層１０８を形成してなる。半導体基板１０２は高濃度Ｐ型半導体層１０８からなる一方の主面の外周に沿ってメサ溝１０９が形成してあり、メサ溝１０９は高濃度Ｐ型半導体層１０８から高濃度Ｎ型半導体基板１０６にまで達する凹状の傾斜面をなし、メサ１０９を皮覆して保護膜１０３を形成している。半導体基板１０２の一方の主面をなす高濃度Ｐ型半導体層１０８の表面上にカソード電極１０４が形成してあり、半導体基板１０２の他方の主面をなす高濃度Ｎ型半導体基板１０６の表面上にアノード電極１０５を形成している。
【０００５】
この様な従来構造のメサ型ダイオード１００においては、メサ溝１０９を形成することで高濃度Ｐ型半導体層１０８と低濃度Ｎ型半導体層１０７にそれぞれ空乏層が平行に拡がり易くなり、電界集中を緩和して高耐圧化が実現できた。
【特許文献１】ＷＯ２００３／０７７３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の構成では、高耐圧を実現するために、メサ溝１０９を形成して空乏層の拡がりを終端で抑止しているが、高濃度Ｎ型半導体基板１０６にまで達する深いメサ溝は機械強度の低下を伴うので、半導体素子を形成するウエハ工程において深いメサ溝を原因とする機械強度低下によるウエハ加工不良が生じる場合があり、このウエハ加工不良を抑制するためには、ある一定以上の素子厚みを半導体基板１０２に確保する必要性があった。
【０００７】
つまり、従来のメサ型半導体素子には、高耐圧化の実現のためにメサ溝１０９を高濃度Ｎ型半導体基板１０６にまで達するように形成することと、機械強度確保のために半導体素子にある一定の厚みを必要とすることとが相反する課題としてあり、このために高耐圧を実現するメサ型半導体素子はその薄型化に限界があった。
【０００８】
本発明は、上述した課題を解決するものであり、メサ型半導体素子において高耐圧化を実現しつつ、素子の薄型化を可能とする半導体素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の半導体素子は、半導体基板が基層上に同じ導電型の低濃度半導体層を形成し、前記低濃度半導体層の中央部上に異なる導電型の第一の高濃度半導体層を形成し、前記低濃度半導体層の外周部上に同じ導電型の第２の高濃度半導体層を前記低濃度半導体層の外周に沿って環状に形成し、前記第一の高濃度半導体層と前記第二の高濃度半導体層とを分断して前記低濃度半導体層にまで達するメサ溝を前記第一の高濃度半導体層を囲んで環状に形成してなり、前記半導体基板の一方の主面をなす前記第一の高濃度半導体層上に第一電極を形成し、前記半導体基板の他方の主面をなす基層上に第二電極を形成し、前記メサ溝の内壁を覆って形成する保護膜が前記第一電極および前記第二の高濃度半導体層の周辺上に延在することを特徴とする。
【００１０】
本発明の半導体素子の製造方法は、基層上に同導電型の低濃度導体層を形成し、前記低濃度半導体層の表面に熱酸化処理によって酸化膜を形成する初期酸化工程と、前記初期酸化工程の後に前記酸化膜に選択的エッチング除去を施して前記低濃度半導体層の中央部上に窓を形成し、前記窓に前記低濃度半導体層を露出させる第一の窓形成工程と、前記第一の窓形成工程の後に、前記窓に露出する前記低濃度半導体層に異なる導電型のドーパントをイオン注入し、その後に熱処理にてドライブ拡散を施して前記低濃度半導体層の層表面から層内へ延在する第一の高濃度半導体層を形成する第一の拡散工程と、前記第一の拡散工程の後に、前記酸化膜に選択的エッチング除去を施して前記低濃度半導体層の外周部上に外周に沿って環状をなす窓を形成し、前記窓に前記低濃度半導体層を露出させる第二の窓形成工程と、前記第二の窓形成工程の後に、前記窓に露出する前記低濃度半導体層に同じ導電型のドーパントをイオン注入し、その後に熱処理にてドライブ拡散を施して第二の高濃度半導体層を形成する第二の拡散工程と、前記第二の拡散工程の後に、前記酸化膜をエッチング除去し、その後に前記第一の高濃度半導体層上に第一の電極を形成する第一の電極形成工程と、第一の電極形成工程の後に、前記低濃度半導体層の層表面から層内へメサエッチングして前記第一の高濃度半導体層と前記第二の高濃度半導体層とを分断するメサ溝を前記第一の高濃度半導体層の周囲に環状に形成し、その後に前記メサ溝を埋めて保護膜を形成し、前記保護膜を周辺の前記第一の電極と前記第二の高濃度半導体層の周辺上へ延在させるメサ形成工程と、前記メサ形成工程の後に、前記基層の表面を研削研磨して厚み調整し、その後に第二の電極を形成する第二の電極形成工程とを含むことを特徴とする。
【発明の効果】
【００１１】
以上のように、本発明によれば、逆バイアス印加時に、半導体接合面をなす低濃度半導体層と第一の高濃度半導体層との界面が活性領域となり、逆バイアス電圧の上昇と共に半導体接合面から主に低濃度半導体層側へ空乏層が拡がり、空乏層がメサ溝で囲まれた範囲では主に深さ方向へ延びて電界集中を起こす曲率部を生じないので、電界集中に起因する降伏を生じることなく耐電圧を確保できる。
【００１２】
逆バイアス電圧がさらに上昇すると、空乏層は深さ方向へメサ溝の深さを超え拡がり、メサ溝に沿って第二の高濃度半導体層へ引き込まれて終端を成す。このため、逆バイアス印加時に空乏層が半導体基板の側面へ達して耐圧破壊を生じることが無い。また、メサ溝の外側へ達した空乏層がメサ溝に沿った曲率部を有しても、メサ溝の上面に保護膜を形成しているので電界集中に起因する降伏を生じることなく耐電圧を確保できる。
【００１３】
よって、高耐圧化を実現しつつ、素子の薄型化を可能とするメサ型半導体素子を形成することができる。また、本発明のメサ型半導体素子を搭載した半導体パッケージは、本発明のメサ型半導体素子の薄型化の利点を生かした薄型化が可能である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態）
図１は本発明の実施の形態におけるメサ型ダイオードを示す断面図である。図１において、２０１はメサ型ダイオード、２０２は半導体基板、２０３は保護膜、２０４はアノード電極、２０５はカソード電極、２０６は高濃度Ｎ型半導体基板、２０７は低濃度Ｎ型半導体層、２０８は高濃度Ｐ型半導体層、２０９はメサ溝、２１０は高濃度Ｎ型半導体層を各々示している。
【００１５】
図１において、メサ型ダイオード２０１は、半導体基板２０２の基層をなす高濃度Ｎ型半導体基板２０６の上に低濃度Ｎ型半導体層２０７を形成し、低濃度Ｎ型半導体層２０７の外周上に高濃度Ｎ型半導体層２１０が形成してあり、高濃度Ｎ型半導体層２１０は低濃度Ｎ型半導体層２０７の外周縁から内側に延在している。
【００１６】
この高濃度Ｎ型半導体層２１０を除いて低濃度Ｎ型半導体層２０７の中央部には高濃度Ｐ型半導体層２０８を形成している。高濃度Ｐ型半導体層２０８と高濃度Ｎ型半導体層２１０とに挟まれる領域には、高濃度Ｐ型半導体層２０８を囲んでメサ溝２０９を環状に形成しており、メサ溝２０９は高濃度Ｐ型半導体層２０８と高濃度Ｎ型半導体層２１０とを分断して低濃度Ｎ型半導体層２０７にまで達する。
【００１７】
半導体基板２０２の一方の主面においてメサ溝２０９で環状に囲んだ高濃度Ｐ型半導体層２０８の上にはアノード電極２０４を形成しており、メサ溝２０９の内壁を覆って形成した保護膜２０３がアノード電極２０４および高濃度Ｎ型半導体層２１０の周辺へ延在している。半導体基板２０２の他方の主面をなす高濃度Ｎ型半導体基板２０６の上にはカソード電極２０５を形成している。
【００１８】
ここで、高濃度Ｐ型半導体層２０８はドーパントがＰ型の例えばボロンであり、層の厚みが３．０〜５．０μｍ程度である。高濃度Ｎ型半導体層２１０はドーパントがＮ型の例えば燐であり、層の厚みが１．０〜２．０μｍ程度である。メサ溝２０９は低濃度Ｎ型半導体層２０７と高濃度Ｐ型半導体層２０８との界面よりも低濃度Ｎ型半導体層２０７の側へ３〜５μｍ程度深く形成すれば良い。アノード電極２０４は材質がアルミまたはアルミを含む合金であり、厚みが５〜１０μｍ程度であれば良い。保護膜２０３は材質がガラスあるいはポリイミド等の樹脂である。カソード電極２０５は、例えばクロム、ニッケル、銀、金、等を含む多層膜である。
【００１９】
上記の構成によれば、逆バイアス印加時に、低濃度Ｎ型半導体層２０７と高濃度Ｐ型半導体層２０８との界面はＰＮ接合面であるので活性領域と成り、逆バイアス印加による電圧上昇と共にＰＮ接合面から主に低濃度Ｎ型半導体層２０７の側へ空乏層が拡がっていく。しかし、低濃度Ｎ型半導体層２０７と高濃度Ｐ型半導体層２０８とのＰＮ接合面の外周をメサ溝２０９が囲んでいるので、低濃度Ｎ型半導体層２０７へ拡がる空乏層は、メサ溝２０９で囲まれた範囲では低濃度Ｎ型半導体層２０７の主に深さ方向へ延びて行き、空乏層に電界集中を起こす曲率部を生じない。このため、曲率部での電界集中に起因する降伏を生じることなく耐電圧を確保できる。
【００２０】
逆バイアス電圧がさらに上昇すると、空乏層はメサ溝２０９の深さを超えて深さ方向へ拡がりるとともに、メサ溝２０９に沿って低濃度Ｎ型半導体層２０７の外周側へ拡がって高濃度Ｎ型半導体層２１０へ引き込まれて終端を成す。このため、逆バイアス電圧の上昇によっても空乏層が半導体基板２０２の側面へ達することはなく、半導体基板２０２の側面での電界集中に起因する耐圧破壊を生じることが無い。
【００２１】
また、メサ溝２０９の外側へ達した空乏層はメサ溝２０９に沿った曲率部を有するが、メサ溝２０９の上面には保護膜２０３が形成されており、電界集中に起因する降伏を生じることなく耐電圧を確保出来る。
【００２２】
よって、メサ溝２０９が高濃度Ｎ型半導体基板２０６にまで達する深さを有しておらず、高濃度Ｎ型半導体基板２０６の上層である低濃度Ｎ型半導体層２０７へのみ到達する構造であることで、半導体素子として必要な耐電圧を確保できる耐圧構造を実現しつつ、半導体基板２０２の機械強度を損ねることなく従来のものよりも薄く形成することが可能である。
【００２３】
この様なメサ型ダイオードの製造方法を図２を参照して説明する。図２は本発明のメサ型半導体素子の製造過程における主な工程終了時点の断面を示すものである。
図２において、２０３は保護膜、２０４はアノード電極、２０５はカソード電極、２０６は高濃度Ｎ型半導体基板、２０７は低濃度Ｎ型半導体層、２０８は高濃度Ｐ型半導体層、２０９はメサ溝、２１０は高濃度Ｎ型半導体層、２１１はシリコン酸化膜を各々示している。
【００２４】
図２（ａ）は初期酸化工程を示すものであり、シリコンから成る高濃度Ｎ型半導体基板２０６の上に低濃度Ｎ型半導体層２０７を形成した後に、低濃度Ｎ型半導体層２０７の表面に熱酸化処理によってシリコン酸化膜２１１を形成する。ここで、熱処理の条件は１１００℃で１００分程度で、シリコン酸化膜の膜厚は７０００Å程度である。
【００２５】
図２（ｂ）は第一の窓形成工程を示すものであり、初期酸化工程の後に、シリコン酸化膜２１１に選択的エッチング除去を施して高濃度Ｐ型半導体層２０８の形成予定部に対応する部分に窓を形成し、窓において低濃度Ｎ型半導体層２０７を露出させる。
【００２６】
図２（ｃ）は第一の拡散工程を示すものであり、第一の窓形成工程の後に、窓に露出する低濃度Ｎ型半導体層２０７にＰ型ドーパントであるボロンをイオン注入し、その後に熱処理にてドライブ拡散を施して低濃度Ｎ型半導体層２０７の表面から層内へ延在する高濃度Ｐ型半導体層２０８を形成する。
【００２７】
尚、ドライブ拡散の際の熱処理にて高濃度Ｐ型半導体層２０８の表面は再度シリコン酸化膜２１１で覆われることとなる。ここで、イオン注入のドーズ量は１０１４ｃｍ−２オーダー程度で、熱処理の温度は１２００℃程度である。
【００２８】
図２（ｄ）は第二の窓形成工程を示すものであり、第一の拡散工程の後に、シリコン酸化膜２１１に選択的エッチング除去を施して高濃度Ｎ型半導体層２１０の形成予定部に対応する部分に窓を形成し、窓において低濃度Ｎ型半導体層２０７を露出させる。
【００２９】
図２（ｅ）は第二の拡散工程を示すものであり、第二の窓形成工程の後に、窓に露出する低濃度Ｎ型半導体層２０７にＮ型ドーパントである燐をイオン注入し、その後に熱処理にてドライブ拡散を施して高濃度Ｎ型半導体層２１０を形成する。高濃度Ｎ型半導体層２１０は、低濃度Ｎ型半導体層２０７の外周縁から窓に相応する範囲までの領域で、層表面から層内へ延在する。
【００３０】
尚、ドライブ拡散の際の熱処理にて高濃度Ｎ型半導体層２１０の表面は再度シリコン酸化膜２１１で覆われることと成る。ここで、イオン注入のドーズ量は１０１４ｃｍ−２オーダー程度で、熱処理の温度は１０００℃程度である。
【００３１】
図２（ｆ）はアノード電極形成工程を示すものであり、第二の拡散工程の後に、シリコン酸化膜２１１をエッチング除去し、その後に高濃度Ｐ型半導体層２０８の上にアノード電極２０４を選択的に形成する。
【００３２】
ここで、アノード電極２０４は材質がアルミまたはアルミを含む合金で、５〜１０μｍ程度の厚みに蒸着にて形成する。また、アノード電極２０４と高濃度Ｐ型半導体層２０８との密着性を向上させるために、４００〜５００℃程度で３０〜６０分程度のシンターを施しても良い。
【００３３】
図２（ｇ）はメサ形成工程を示すものであり、アノード電極形成工程の後に、低濃度Ｎ型半導体層２０７の層表面から層内へメサエッチングしてメサ溝２０９を高濃度Ｐ型半導体層２０８の周囲に環状に形成し、メサ溝２０９で高濃度Ｐ型半導体層２０８と高濃度Ｎ型半導体層２１０とを分断する。その後にメサ溝２０９を埋めて保護膜２０３を形成し、保護膜２０３を周辺のアノード電極２０４と高濃度Ｎ型半導体層２１０とへ延在させる。
【００３４】
ここで、メサ溝２０９を形成するメサエッチングは高濃度Ｐ型半導体層２０８と低濃度Ｎ型半導体層２０７との界面よりも低濃度Ｎ型半導体層２０７の側へ３〜５μｍ程度深くエッチングすれば良い。
【００３５】
図２（ｈ）はカソード電極形成工程を示すものであり、メサ形成工程の後に、高濃度Ｎ型半導体基板２０６の表面を研削研磨して厚み調整し、その後にカソード電極２０５をメタライズし、図１に示すメサ型半導体素子として完成する。
【００３６】
尚、本実施の形態において一例として示した各半導体層の導電型は、そのＮ型とＰ型を入れ換えても良い。その場合、電圧と電流との方向が逆に反転してカソード電極とアノード電極も入れ替ることと成る。また、本実施の形態ではダイオードを形成して説明したが、これにも限定されるものでは無く、トランジスタでも同様の耐圧構造を構成することが可能である。その他、本発明の趣旨を逸脱しない範囲で変更実施が可能であることは言うまでもない。
【産業上の利用可能性】
【００３７】
本発明は、半導体素子において高耐圧化を実現しつつ、素子の薄型化を可能とするので、メサ構造で耐圧を向上させながら素子の薄型化を実現するメサ型半導体素子に適している。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態におけるメサ型半導体素子を示し、（ａ）は平面図、（ｂ）は断面構造図
【図２】同メサ型半導体素子の製造過程を示す断面図
【図３】従来のメサ型半導体素子を示し、（ａ）は平面図、（ｂ）は断面構造図
【符号の説明】
【００３９】
２０１  メサ型ダイオード
２０２  半導体基板
２０３  保護膜
２０４  アノード電極
２０５  カソード電極
２０６  高濃度Ｎ型半導体基板
２０７  低濃度Ｎ型半導体層
２０８  高濃度Ｐ型半導体層
２０９  メサ溝
２１０  高濃度Ｎ型半導体層
２１１  シリコン酸化膜
【図１】
2008244372.tif 000003
【図２】
2008244372.tif 000004
【図３】
2008244372.tif 000005