(57)【要約】【課題】プロセス微細化によるオフリーク電流量の増加と変動幅に対応し、静的電源電流値の異常を高い感度および信頼性で検出可能な静的電源電流の判定値と故障検出方法を提供する。【解決手段】半導体装置の静的電源電流を複数の論理状態においてシミュレーションし、このシミュレーションの結果から静的電源電流の平均値IDDqave、変動幅aおよび標準偏差σを得る工程と、前記得られた静的電源電流の平均値IDDqave、変動幅aおよび標準偏差σに基づいて、半導体装置の静的電源電流の判定値ΔIDDqを定める工程とを備えたことを特徴とする。【選択図】図１
2008128949.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の静的電源電流を複数の論理状態においてシミュレーションし、このシミュレーションの結果から静的電源電流の平均値、変動幅および標準偏差を得る工程と、
前記得られた静的電源電流の平均値、変動幅および標準偏差に基づいて、半導体装置の静的電源電流の判定値を定める工程とを備えたことを特徴とする、半導体装置の静的電源電流の判定値を定める方法。
【請求項２】
半導体装置の静的電源電流を複数の論理状態においてシミュレーションし、このシミュレーションの結果から静的電源電流の平均値ＩＤＤｑａｖｅ、変動幅ａおよび標準偏差σを得る工程と、
前記得られた静的電源電流の平均値ＩＤＤｑａｖｅ、変動幅ａおよび標準偏差σに基づいて、下記（ア）式を満足する範囲ΔＩＤＤｑを、静的電源電流の判定値と定める工程とを備えたことを特徴とする、半導体装置の静的電源電流の判定値を定める方法。
ＩＤＤｑａｖｅ−（ａ＋３×σ）≦ΔＩＤＤｑ≦ＩＤＤｑａｖｅ＋（ａ＋３×σ）  …（ア）
【請求項３】
請求項１または２に記載の静的電源電流の判定値を定める方法で、予め、判定値を定めておき、
その後、半導体装置の静的電源電流を測定し、該測定の結果から静的電源電流の平均値を算出する工程と、
前記算出された平均値と前記予め定めた判定値とを比較し、前記平均値が前記判定値の範囲内であれば良品と判定する工程とを備えたことを特徴とする半導体装置の故障検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の静的電源電流値の異常を試験する、静的電源電流値の試験方法に関するものである。
【背景技術】
【０００２】
半導体装置に含まれるCMOS回路は、構造上、不良が無い場合は直流電流パスが存在しない構成となっており、入力確定後の定常状態には微小のオフリーク電流しか流れない。この為、CMOS回路を使用した半導体装置の内部に、異常な電流リークを生じる故障個所が存在した場合、電源電流値を測定することで正常な状態と区別できる。このことを利用し、半導体装置の定常状態での電流である静的電源電流IDDqを測定することにより、故障の有無を判定しようとする試験が、静的電源電流試験（以下、IDDqテストとも表記する。）である。
【０００３】
ところが、概ね0.18μm以下の設計ルールを用いて製造された半導体装置では、静的電源電流IDDqの値が100μAから数10mAの範囲にある。従って、良否の為の判定値を一律に定めた固定値とし、その判定値から外れた場合を不良とする良否判定方法においては、静的電源電流IDDqの良否判定値が数mA〜数10mA程度に設定される。この為、数mA以上の異常リーク電流を生じる故障しか検出できず、異常リーク電流が微少の場合は故障検出能力が大幅に低下する。
【０００４】
そこで、特許文献１には、試験対象の半導体装置の複数の測定ポイントの静的電源電流IDDqの測定値、ばらつきおよび異常なはずれ値に注目し、測定ポイントの静的電源電流値に基づいて測定ポイントをグループ化して測定ポイントグループを設定する測定ポイントグループ化部と、測定ポイントグループのプロセス条件差による静的電源電流値のばらつきの和が最小になる加重平均値を算出する加重平均値算出部と、加重平均値に基づき、静的電源電流値のばらつきの最大値を算出するばらつき値部算出部と、静的電源電流値による測定ポイントグループの良否判定基準を格納する記憶部と、良否判定基準によって半導体装置の良否判定を行う良否判定部とを備えた試験装置に関する技術が開示されている。
【特許文献１】特開２００５−１３４２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、良否判定を行う為のアルゴリズム作成にプロセスばらつきの評価が必要であり、特許文献１に開示の技術を少量多品種の製品群に適用するには、IDDqテストの条件設定に莫大な時間的コストがかかる。また、プロセス微細化によるオフリーク量の増加に伴い、半導体装置の論理状態によるオフリーク量の変動が大きく、良品判定の妨げになっており、故障検出能力の維持が困難である。
【０００６】
本発明は、上記問題を解決する為になされたものであって、プロセス微細化によるオフリーク電流量の増加と変動幅に対応し、静的電源電流値の異常を高い感度および信頼性で検出可能な静的電源電流の判定値と故障検出方法を提供する。
【課題を解決するための手段】
【０００７】
上記問題を解決する為に発明者等は、半導体装置の設計用に利用されている汎用性のパワーシミュレーションを利用することに想到した。即ち、製品毎に汎用パワーシミュレーション（消費電力シミュレーションとも呼ばれる。）でオフリーク電流予測値を得て、その複数の論理状態（半導体装置の外部ピンに与えられる信号の組合せをいう。以下、アドレスとも記す。）におけるシミュレーション結果をIDDqテストの判定値に反映させる。そこで、静的電源電流値のシミュレーション結果が、実製品の測定結果と一致しているかどうかを検証した。
【０００８】
図５に、0.13μm設計ルール製品の、IDDqパターンによる測定結果（符号は■印）とシミュレーション結果（符号は○印）とを示した。縦軸に、得られた（または測定された）静的電源電流値IDDqを、横軸に、測定した複数の論理状態に番号をつけたものを示している。また、シミュレーション結果の縦軸を任意の数で倍して補正して、測定結果の縦軸に合わせている。この図５から分かるように、測定結果に対しシミュレーション結果は、得られた（または測定された）静的電源電流値IDDqを倍率補正すれば、論理状態における変動状況を再現できることが確認できた。通常のパワーシミュレータを用いれば、平均値IDDqave、変動幅aおよび標準偏差σが、論理状態によるこれらの変動を表す為のパラメータとして算出できる。
【０００９】
なお、ここで平均値IDDqaveは、全論理状態の静的電源電流値の平均値、変動幅aは論理状態に依存した故障起因では無い静的電源電流値の変動の幅、標準偏差σは論理状態に依存した静的電源電流値の分散性を示している。この内、平均値IDDqaveおよび変動幅aと、各論理状態における静的電源電流値との関係は、図５中に示した通りである。実際の測定結果とシミュレーション結果との比較は、他の数種類の製品でも行ったが、何れも同じ傾向を示した。
【００１０】
さらに、様々なIDDq判定値の設定方法を検討したところ、変動幅aと標準偏差σを基にする方法が適していると判明した。
【００１１】
上記知見を元になされた本発明の要旨を、以下に示す。
（１）本発明に係る半導体装置の静的電源電流の判定値を定める方法は、半導体装置の静的電源電流を複数の論理状態においてシミュレーションし、このシミュレーションの結果から静的電源電流の平均値、変動幅および標準偏差を得る工程と、前記得られた静的電源電流の平均値、変動幅および標準偏差に基づいて、半導体装置の静的電源電流の判定値を定める工程とを備えたことことを特徴とする。
（２）本発明に係る半導体装置の静的電源電流の判定値を定める方法は、半導体装置の静的電源電流を複数の論理状態においてシミュレーションし、このシミュレーションの結果から静的電源電流の平均値ＩＤＤｑａｖｅ、変動幅ａおよび標準偏差σを得る工程と、前記得られた静的電源電流の平均値ＩＤＤｑａｖｅ、変動幅ａおよび標準偏差σに基づいて、下記（ア）式を満足する範囲ΔＩＤＤｑを、静的電源電流の判定値と定める工程とを備えたことを特徴とする。
ＩＤＤｑａｖｅ−（ａ＋３×σ）≦ΔＩＤＤｑ≦ＩＤＤｑａｖｅ＋（ａ＋３×σ）  …（ア）
（３）本発明に係る半導体装置の故障検出方法は、上記（１）または（２）に記載の静的電源電流の判定値を定める方法で、予め、判定値を定めておき、その後、半導体装置の静的電源電流を測定し、該測定の結果から静的電源電流の平均値を算出する工程と、前記算出された平均値と前記予め定めた判定値とを比較し、前記平均値が前記判定値の範囲内であれば良品と判定する工程とを備えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、静的電源電流の判定値を決める為のリファレンスサンプルの評価が不要となるため、多品種の製品の判定基準を一律の基準で設定できる。また、汎用シミュレーションを用いて判定値を定めているので、プロセス上の故障による異常リークの検出が容易であり、かつオフリーク電流の増加による検出感度の劣化を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
パワーシミュレーションによるIDDqテストにおける判定値の設定方法は、以下の通りとした。
【００１４】
製品の回路情報とプロセスのライブラリ情報を基に、パワーシミュレーションツールを実行し、静的電源電流測定用論理テストパターンによるデバイスの論理状態とオフリーク量を予測する。この予測結果から、全論理状態による平均IDDqと、半導体装置の正常な変動幅a（すなわち、故障起因ではないオフリーク量の変動幅）と、標準偏差σとを計算する。シミュレーションで得られた平均値IDDqに、正常なオフリーク量の変動幅aをプラス側とマイナス側それぞれに加え、これを異常リーク検出の為の基準値とする。さらに、この変動幅aにGuard Bandとして3σをさらに外側へ付加する。このGuard Bandは、装置起因の誤差や測定時のサンプリング誤差などを詳しく解析した結果から、幅3σが妥当と結論づけた。即ち、シミュレーションより予想された静的電源電流の平均値IDDqave、変動幅aおよび標準偏差σに基づいて、下記（ア）式を満足する範囲ΔIDDqを、静的電源電流の判定値と定めた。
IDDqave−(a＋3×σ)≦ΔIDDq≦IDDqave＋(a＋3×σ)        …（ア）
その後、試験対象とする半導体装置の数個について、実際にIDDqを測定し、その測定結果から、上記（ア）式で得られた範囲ΔIDDqを倍率補正して、実際に使用する判定値の範囲ΔIDDqとする。
【００１５】
表１に、0.13μm設計ルールの製品のシミュレーションを元に計算した結果を示す。この値を元に、範囲ΔIDDqの設定状況を図示したものが、図１である。実際に不良と判定されるオフリーク電流は、範囲ΔIDDqの外側になる。
【００１６】
【表１】
2008128949.tif 000003
【００１７】
この判定範囲ΔIDDqを判定値とし、後は、通常行われている方法で、IDDqテストを行い不良品を検出する。
【００１８】
なお、予測に使用する論理状態の数（アドレスカウントとも呼ばれる。）は、試験対象とする半導体装置の故障率によって、適宜適当な個数を決める。
【実施例１】
【００１９】
本発明に係る故障検出方法を用いた例の結果を、表２に示す。対象製品は、設計ルール0.13μmの量産品で、60個についての試験を行った。比較の為に、従来例として一律の閾値で判定する方法による結果も、併せて示す。この製品は、論理状態依存によるオフリーク電流の変動幅aが大きく、従来例の方法ではIDDqテストができなかったものである。しかし、本発明によると、IDDq単独の不良が劇的に解消し、製品のいわゆるオーバーキルを抑制できることが明らかになった。
【００２０】
【表２】
2008128949.tif 000004
【実施例２】
【００２１】
次に、テスト品質の観点から、本発明例によりIDDq不良を示したサンプルについてIDDqシグネチャを採取し、図２に示した。縦軸が、実際に測定したIDDqの最大値とアドレス平均値の差の絶対値を示し、横軸は、実際に測定した全アドレスにおける静的電源電流の平均値を示している。◇印がFunction不良、■印がFunction合格を示し、さらに図２中の実線は、本発明によるテスト限界値で、この線以下の領域がIDDq合格（Pass）、この線より上の領域がIDDq不良（Fail）となる。この図２より、IDDq不良と判定された半導体装置は、良品と判定されたものに比べ、異常なオフリーク電流値を示していることが分かった。よって、本発明による試験結果は、オーバーキルを行ってはおらず、不良品を検出していることが確認できた。なお、図２中の実線より下の領域にある◇印のサンプルは、本発明によるテストではIDDq合格（Pass）であるが、Functionテストにおいて最終的に不良と判定される。
【実施例３】
【００２２】
実施例１および２とは別の製品についても、同様に、本発明に係る故障検出方法を用いた例を示す。量産品100個を試験した結果を、表３に示す。比較の為に、従来例として一律の閾値で判定する方法による結果も合わせて示す。被測定製品は、従来例の方法にて、IDDqテストを行っていたものである。IDDqテストでは、従来例の方法でも本発明の方法でも、IDDq不良が多発して試験が行えないという不具合は出なかった。IDDq不良に着目すると、従来法では良品判定されたサンプル1個が、本発明では不良判定された。そこで、このサンプルについて、欠陥性の不良なのか、テスト方法に起因するオーバーキルなのかを調査した。
【００２３】
【表３】
2008128949.tif 000005
【００２４】
IDDq不良と判定されたサンプルについて、IDDqシグネチャを採取した結果を、図３に示した。縦軸が、実際に測定したIDDqの最大値とアドレス平均値の差の絶対値を示し、横軸は、実際に測定した全アドレスにおける静的電源電流の平均値を示している。◇印がFunction不良、■印がFunction合格を示し、さらに図３中の実線は、本発明によるIDDqテスト限界値で、この線以下の領域がIDDq合格（Pass）、この線より上の領域がIDDq不良（Fail）となる。この図３より、本発明に係る方法でIDDq不良とされたサンプルは、オーバーキルでは無く、欠陥性の不良サンプルである可能性の高いことが示された。この結果から、従来例の方法では検出できなかった欠陥を検出していると考えられ、歩留り損失だけでなく、テスト品質の点からも有効な判定方法であることが明らかになった。
【実施例４】
【００２５】
本発明に係る故障検出方法を量産適用し、ロット歩留り（符号は■）とIDDq不良率（符号は○）の推移を調査した。この推移結果を図４に示す。縦軸は、右がIDDq単独の不良率、左がロット歩留まりを、それぞれ%で示している。横軸は、量産ロット名として便宜上1から順番に割り当てた番号を示している。本製品は、実施例３と同様に、一律の閾値で判定する方法によりIDDqテストを行っていたものである。一律の閾値で判定する方法を適用していた期間では、プロセスの変動によってオフリーク電流の増減が起こり、一律の閾値設定を原因とするIDDq不良による低歩留りが発生していた。しかし、本発明の適用後は、IDDq不良による低歩留りの発生は抑制され、テスト条件のミスマッチによる歩留り損失を低減できることが明らかになった。
【図面の簡単な説明】
【００２６】
【図１】範囲ΔIDDqの設定状況を示した説明図である。
【図２】量産品のIDDqシグネチャから求めた、実際に測定したIDDqの最大値とアドレス平均値の差の絶対値と、実際に測定した全アドレスにおける静的電源電流の平均値との関係を示した図である。
【図３】別の量産品のIDDqシグネチャから求めた、実際に測定したIDDqの最大値とアドレス平均値の差の絶対値と、実際に測定した全アドレスにおける静的電源電流の平均値との関係を示した図である。
【図４】本発明適用前後における量産ロットのロット歩留りとIDDq不良率の推移を示した図である。
【図５】0.13μm設計ルール製品の、IDDqパターンによる測定結果とシミュレーション結果とを示した図である。
【図１】
2008128949.tif 000006
【図２】
2008128949.tif 000007
【図３】
2008128949.tif 000008
【図４】
2008128949.tif 000009
【図５】
2008128949.tif 000010