(57)【要約】【課題】半田付けの強度を維持した上で、ランド幅を広げることなく、ランドの剥離を防止する。【解決手段】絶縁性基板１には、導電層にて被覆されたスルーホール７を有するランド２を表面に形成するとともに、ランド２を構成する導電層の一部が入り込むようにスルーホール７の周囲に配置された凹部８を形成する。【選択図】      図１
2008244273.tif 000002
【特許請求の範囲】
【請求項１】
導電層にて被覆されたスルーホールを有するランドが表面に形成された絶縁性基板と、
前記ランドを構成する導電層の一部が入り込むように前記絶縁性基板に形成された凹部または貫通孔とを備えることを特徴とする回路基板。
【請求項２】
前記凹部または貫通孔は前記ランドの外周に対して同心円上に配置されていることを特徴とする請求項１記載の回路基板。
【請求項３】
前記凹部または貫通孔は前記ランドの範囲内でランダムに配置されていることを特徴とする請求項１記載の回路基板。
【請求項４】
請求項１から３のいずれか１項記載の回路基板にリードが挿入された電子部品を備えることを特徴とする電子機器。
【請求項５】
絶縁性基板に貫通孔を形成する工程と、
前記絶縁性基板のレーザ加工を行うことにより、前記貫通孔の周囲に配置された凹部を前記絶縁性基板に形成する工程と、
前記凹部内に入り込むようにして、前記貫通孔内の側壁を含む前記絶縁性基板の表面に導電層を形成する工程と、
前記導電層をパターニングすることにより、前記貫通孔の側壁が前記導電層にて覆われたスルーホールを形成するとともに、前記スルーホールから前記凹部の配置領域の外側に伸びるランドを前記絶縁性基板上に形成する工程とを備えることを特徴とする回路基板の製造方法。
【請求項６】
絶縁性基板に第１貫通孔を形成する工程と、
前記絶縁性基板のレーザ加工を行うことにより、前記第１貫通孔の周囲に配置された第２貫通孔を前記絶縁性基板に形成する工程と、
前記第２貫通孔内に入り込むようにして、前記第１貫通孔内の側壁を含む前記絶縁性基板の表面に導電層を形成する工程と、
前記導電層をパターニングすることにより、前記第１貫通孔の側壁が前記導電層にて覆われたスルーホールを形成するとともに、前記スルーホールから前記第２貫通孔の配置領域の外側に伸びるランドを前記絶縁性基板上に形成する工程とを備えることを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板、回路基板を用いた電子機器および回路基板の製造方法に関し、特に、無鉛半田を用いて挿入形電子部品が回路基板に実装される構造に適用して好適なものである。
【背景技術】
【０００２】
図７は、従来の回路基板の製造方法を示す断面図である。
図７（ａ）において、絶縁性基板１に銅箔９を貼り付けることにより、銅張積層基板１０を形成する。
次に、図７（ｂ）に示すように、銅張積層基板１０のレーザ加工を行うことにより、銅張積層基板１０の所望の箇所に貫通孔１１を形成する。
【０００３】
次に、図７（ｃ）に示すように、貫通孔１１の側面に触媒を付与した後、無電解銅メッキにより下地メッキ層を形成し、その上に電解銅メッキを施すことにより、貫通孔１１内の側壁を含む銅張積層基板１０の表面にメッキ層１２を形成する。
次に、図７（ｄ）に示すように、メッキ層１２が形成された銅張積層基板１０の全面にフォトレジストを塗布する。そして、銅張積層基板１０の全面に塗布されたフォトレジストのパターニングを行うことにより、ランド２や配線パターンとなる部分が覆われるようにフォトレジストパターン１３を形成する。
【０００４】
次に、図７（ｅ）に示すように、フォトレジストパターン１３をマスクとして銅箔９およびメッキ層１２のエッチングを行うことにより、貫通孔１１の側壁がメッキ層１２にて覆われたスルーホール７を形成するとともに、スルーホール７を有するランド２および配線パターンを絶縁性基板１上に形成する。
次に、図７（ｆ）に示すように、印刷塗布などの方法によって、ランド２上に被らないように配置されたソルダーレジストパターン６を絶縁性基板１上に形成する。
【０００５】
そして、図８に示すように、このようにして形成された回路基板のスルーホール７に電子部品のリード５を挿入しながら、半田４を用いてリード５の半田付けを行うことにより、挿入形電子部品が回路基板に実装される。
ここで、環境汚染対策として、半田４として無鉛半田を用いると、無鉛半田は融点温度が高い上に、引っ張り強度・クリープ強度が高く伸びが少ないという特性を有することから、図９に示すように、ランド２の部分が絶縁性基板１から剥離するという現象が多発する。
【０００６】
このため、例えば、特許文献１には、ランドの剥離を防止するために、電子部品のリードが挿入される貫通孔を有するランドを備え、リードとランドとが無鉛半田を用いて実装される回路基板において、回路基板を保護するソルダーレジストが、ランド外周端部の少なくとも一部を覆うように形成する方法が開示されている。
また、例えば、特許文献２には、ランドの剥離を防止するために、電子部品のリードが挿入される貫通孔を有するランドを備え、貫通孔には導電膜が被覆され、リードとランドとが無鉛半田を用いて実装される回路基板において、ランドの半径と貫通孔の半径との差であるランドの幅が０．４ｍｍ以上に設定する方法が開示されている。
【０００７】
また、例えば、特許文献３には、ランドの剥離を防止するために、電子部品のリードが挿入される貫通孔を有するランドを備え、貫通孔には導電膜が被覆され、リードとランド２とが無鉛半田を用いて実装される回路基板において、ランドの半径と貫通孔の半径との差であるランドの幅が、貫通孔の半径が０．５ｍｍ未満の場合は０．４ｍｍ以上、貫通孔の半径が０．５ｍｍ以上の場合は、０．４５ｍｍ以上に設定する方法が開示されている。
【特許文献１】特許第３６８６８６１号公報
【特許文献２】特許第３７２６０４６号公報
【特許文献３】特開２００５−２８６３５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示された方法では、ソルダーレジストがランド外周端部の少なくとも一部を覆うように形成されることから、半田フィレット（半田の裾広がりの形状）の形成が阻害され、半田付けの強度を劣化させるという問題があった。
また、特許文献２、３に開示された方法では、ランドの剥離を防止するためには、ランド幅の増大を伴うことから、電子部品の実装面積が増大し、電子機器の大型化を招くという問題があった。
そこで、本発明の目的は、半田付けの強度を維持した上で、ランド幅を広げることなく、ランドの剥離を防止することが可能な回路基板、回路基板を用いた電子機器および回路基板の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、請求項１記載の回路基板によれば、リードが挿入されるスルーホールが形成された絶縁性基板と、前記絶縁性基板の表面にかかるようにして前記スルーホールの周囲に形成され、前記リードの接合に用いられる半田のフィレットを形成するランドと、前記を備えることを特徴とする。
また、請求項２記載の回路基板によれば、前記凹部または貫通孔は前記ランドの外周に対して同心円上に配置されていることを特徴とする。
また、請求項３記載の回路基板によれば、前記凹部または貫通孔は前記ランドの範囲内でランダムに配置されていることを特徴とする。
また、請求項４記載の電子機器によれば、請求項１から３のいずれか１項記載の回路基板にリードが挿入された電子部品を備えることを特徴とする。
【００１０】
また、請求項５記載の回路基板の製造方法によれば、絶縁性基板に貫通孔を形成する工程と、前記絶縁性基板のレーザ加工を行うことにより、前記貫通孔の周囲に配置された凹部を前記絶縁性基板に形成する工程と、前記凹部内に入り込むようにして、前記貫通孔内の側壁を含む前記絶縁性基板の表面に導電層を形成する工程と、前記導電層をパターニングすることにより、前記貫通孔の側壁が前記導電層にて覆われたスルーホールを形成するとともに、前記スルーホールから前記凹部の配置領域の外側に伸びるランドを前記絶縁性基板上に形成する工程とを備えることを特徴とする。
【００１１】
また、請求項６記載の回路基板の製造方法によれば、絶縁性基板に第１貫通孔を形成する工程と、前記絶縁性基板のレーザ加工を行うことにより、前記第１貫通孔の周囲に配置された第２貫通孔を前記絶縁性基板に形成する工程と、前記第２貫通孔内に入り込むようにして、前記第１貫通孔内の側壁を含む前記絶縁性基板の表面に導電層を形成する工程と、前記導電層をパターニングすることにより、前記第１貫通孔の側壁が前記導電層にて覆われたスルーホールを形成するとともに、前記スルーホールから前記第２貫通孔の配置領域の外側に伸びるランドを前記絶縁性基板上に形成する工程とを備えることを特徴とする。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、ランドを構成する導電体の一部を絶縁性基板に形成された凹部または貫通孔に入り込ませることにより、半田付けの強度を維持した上で、ランド幅を広げることなく、ランドと絶縁性基板との接触面積を増大させることができる。このため、ランド幅の増大を伴うことなく、ランドが絶縁性基板から剥がれにくくすることが可能となり、回路基板を用いた電子機器の小型化を図りつつ、製品不良を低減することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る回路基板について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る回路基板にリードが半田付けされた後の状態を示す断面図、図１（ｂ）は、本発明の第１実施形態に係る回路基板のスルーホールの周辺の概略構成を示す平面図である。
図１において、絶縁性基板１には、導電層にて被覆されたスルーホール７を有するランド２が表面に形成されるとともに、ランド２を構成する導電層の一部が入り込むようにスルーホール７の周囲に配置された凹部８が形成されている。ここで、ランド２を構成する導電層としては、絶縁性基板１の表面に貼り付けられた銅箔９およびスルーホール７の側壁が覆われるように銅箔９上に形成されたメッキ層１２を用いることができる。
【００１４】
そして、この回路基板のスルーホール７には電子部品のリード５が挿入され、ランド２上で半田４がフィレットを形成するようにして、リード５が半田４にて接合されることにより、電子部品が回路基板に実装されている。
ここで、ランド２を構成する導電層の一部が入り込むようにスルーホール７の周囲に配置された凹部８を絶縁性基板１に形成することにより、ランド２を構成する導電体の一部を凹部８に入り込ませながら、ランド２を絶縁性基板１に形成することができる。このため、半田４による半田付けの強度を維持した上で、ランド幅を広げることなく、ランド２と絶縁性基板１との接触面積を増大させることができる。この結果、ランド幅の増大を伴うことなく、ランド２が絶縁性基板１から剥がれにくくすることが可能となり、回路基板を用いた電子機器の小型化を図りつつ、製品不良を低減することが可能となる。
【００１５】
なお、半田４としては、錫鉛共晶半田（Ｓｎ６３ｗｔ％、Ｐｂ３７ｗｔ％）の他、無鉛半田を用いるようにしてもよい。この無鉛半田は、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどを含むことができ、融点温度が高い上に、引っ張り強度・クリープ強度が高く伸びが少ないという特性を有している。
【００１６】
そして、ランド２を構成する導電層の一部が入り込むようにスルーホール７の周囲に配置された凹部８を絶縁性基板１に形成することにより、半田４として無鉛半田を用いた場合においても、ランド２が絶縁性基板１から剥がれにくくすることが可能となることから、環境汚染を低減することができる。
なお、回路基板としては、例えば、両面基板の他、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いるようにしてもよい。また、絶縁性基板１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。
【００１７】
また、図１の回路基板に実装される電子部品としては、半導体チップの他、抵抗、コンデンサ、コイル、コネクタなどでもよく、あるいは弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などの実装方法に適用してもよい。
また、図１の回路基板を用いた電子機器としては、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤ、ＩＣカード、ＩＣタグなどを挙げることができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
【００１８】
図２は、図１の回路基板の製造方法を示す断面図である。
図２（ａ）において、絶縁性基板１に銅箔９を貼り付けることにより、銅張積層基板１０を形成する。
次に、図２（ｂ）に示すように、銅張積層基板１０のレーザ加工を行うことにより、銅張積層基板１０の所望の箇所に貫通孔１１を形成する。
次に、図２（ｃ）に示すように、銅張積層基板１０のレーザ加工を行うことにより、貫通孔１１の周囲に配置された凹部８を銅張積層基板１０に形成する。
【００１９】
次に、図２（ｄ）に示すように、貫通孔１１の側面に触媒を付与した後、無電解銅メッキにより下地メッキ層を形成し、その上に電解銅メッキを施すことにより、ランド２を構成するメッキ層１２の一部が凹部８に入り込むように、貫通孔１１内の側壁を含む銅張積層基板１０の表面にメッキ層１２を形成する。
次に、図２（ｅ）に示すように、メッキ層１２が形成された銅張積層基板１０の全面にフォトレジストを塗布する。そして、銅張積層基板１０の全面に塗布されたフォトレジストのパターニングを行うことにより、ランド２や配線パターンとなる部分が覆われるようにフォトレジストパターン１３を形成する。
【００２０】
次に、図２（ｆ）に示すように、フォトレジストパターン１３をマスクとして銅箔９およびメッキ層１２のエッチングを行うことにより、貫通孔１１の側壁がメッキ層１２にて覆われたスルーホール７を形成するとともに、スルーホール７を有するランド２および配線パターンを絶縁性基板１上に形成する。
次に、図２（ｇ）に示すように、印刷塗布などの方法によって、ランド２上に被らないように配置されたソルダーレジストパターン６を絶縁性基板１上に形成する。
そして、図１に示すように、このようにして形成された回路基板のスルーホール７に電子部品のリード５を挿入しながら、半田４を用いてリード５の半田付けを行うことにより、挿入形電子部品を回路基板に実装する。
【００２１】
なお、図１の実施形態では、絶縁性基板１に形成された凹部８をスルーホール７の周囲に配置する方法について説明したが、図３に示すように、ランド２の外周に対して同心円上に凹部８を配置するようにしてもよい。
あるいは、図４に示すように、ランド２の配置領域内において凹部８をランダムに配置するようにしてもよい。
あるいは、図５に示すように、ランド２の配置領域内において凹部８を絶縁性基板１の両面に配置するようにしてもよい。
あるいは、図６に示すように、ランド２の配置領域内において凹部８の代わりに貫通孔８´を絶縁性基板１に形成するようにしてもよい。
【００２２】
また、上述した実施形態では、凹部８や貫通孔８´の平面形状は丸状とする方法について説明したが、凹部８や貫通孔８´の平面形状は線状にしてもよく、楕円や四角や十字形などの形状であってもよい。
上述したいずれの形態をとった場合においても、レーザ加工にて凹部８や貫通孔８´を形成することができるので、簡単なプログラム変更と加工時間の調整で対応することができる。
【図面の簡単な説明】
【００２３】
【図１】図１（ａ）は、本発明の第１実施形態に係る回路基板にリードが半田付けされた後の状態を示す断面図、図１（ｂ）は、本発明の第１実施形態に係る回路基板のスルーホールの周辺の概略構成を示す平面図である。
【図２】図１の回路基板の製造方法を示す断面図である。
【図３】本発明の第２実施形態に係る回路基板のスルーホールの周辺の概略構成を示す平面図である。
【図４】本発明の第３実施形態に係る回路基板のスルーホールの周辺の概略構成を示す平面図である。
【図５】本発明の第４実施形態に係る回路基板にリードが半田付けされた後の状態を示す断面図である。
【図６】本発明の第５実施形態に係る回路基板にリードが半田付けされた後の状態を示す断面図である。
【図７】従来の回路基板の製造方法を示す断面図である。
【図８】従来の回路基板に鉛含有半田を用いてリードが半田付けされた後の状態を示す断面図である。
【図９】従来の回路基板に無鉛半田を用いてリードが鉛半田付けされた後の状態を示す断面図である。
【符号の説明】
【００２４】
１  絶縁性基板
２  ランド
４  半田
５  リード
６  ソルダーレジストパターン
７  スルーホール
８  凹部
８´、１１  貫通孔
９  銅箔
１０  銅張積層基板
１２  メッキ層
１３  フォトレジストパターン
【図１】
2008244273.tif 000003
【図２】
2008244273.tif 000004
【図３】
2008244273.tif 000005
【図４】
2008244273.tif 000006
【図５】
2008244273.tif 000007
【図６】
2008244273.tif 000008
【図７】
2008244273.tif 000009
【図８】
2008244273.tif 000010
【図９】
2008244273.tif 000011