(57)【要約】【課題】  同調回路のトラッキングエラーを、少ない制御データにより短時間のうちに調整できる調整方法を提供する。【解決手段】  コンデンサＣiとスイッチ素子Ｑiとの直列回路Ａi（i＝1〜n、ｎは２以上の整数）と、コイルとを並列接続して同調回路を構成する。スイッチ素子Ｑiを制御データｂiによりそれぞれオンオフ制御して同調周波数を変更できるようにする。同調周波数が第１の周波数のときの制御データｂiの示す値と、同調周波数が第２の周波数のときの制御データｂiの示す値とから、目的とする同調周波数に対応する制御データｂiを求める。この求めた制御データをスイッチ素子Ｑiに設定する。【選択図】  図１
2008193379.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサＣiとスイッチ素子Ｑiとの直列回路Ａi（i＝1〜n、ｎは２以上の整数）と、コイルとを並列接続するとともに、
上記スイッチ素子Ｑiを制御データｂiによりそれぞれオンオフ制御して同調周波数を変更するようにした同調回路の調整方法であって、
上記同調周波数が第１の周波数のときの上記制御データｂiの示す値と、上記同調周波数が第２の周波数のときの上記制御データｂiの示す値とから、目的とする同調周波数に対応する上記制御データｂiを求め、
この求めた制御データを上記スイッチ素子Ｑiに設定する
ようにした同調回路の調整方法。
【請求項２】
請求項１に記載の調整方法において、
上記同調回路にテスト信号を供給するとともに、
このテスト信号の周波数を、上記第１の周波数および上記第２の周波数に設定して上記第１の周波数および上記第２の周波数における制御データｂiをそれぞれ求め、
この求めた制御データｂiを上記スイッチ素子Ｑiに設定する
ようにした同調回路の調整方法。
【請求項３】
請求項１あるいは請求項２に記載の調整方法において、
上記第１の周波数および上記第２の周波数における上記制御データｂiを不揮発性メモリに記憶しておき、
動作時、上記不揮発性メモリに記憶しておいた上記制御データｂiから、上記目的とする同調周波数に対応する上記制御データｂiを求め、
この求めた制御データを上記スイッチ素子Ｑiに設定する
ようにした同調回路の調整方法。
【請求項４】
請求項１に記載の調整方法において、
コンデンサＣiとスイッチ素子Ｑiとの直列回路Ａi（i＝1〜n、ｎは３以上の整数）と、コイルとを並列接続した同調回路に、別のコンデンサＣjと別のスイッチ素子Ｑjとの直列回路Ａj（j＝1〜m、ｍ＜ｎ、ｍは２以上の整数）が並列接続されている場合の調整方法であって、
上記スイッチ素子Ｑiのオンオフにより主同調を行い、
上記別のスイッチ素子Ｑjのオンオフによりトラッキング調整を行う
ようにした同調回路の調整方法。
【請求項５】
請求項１、請求項２あるいは請求項３に記載の調整方法において、
上記スイッチ素子がＭＯＳ−ＦＥＴである
ようにした同調回路の調整方法。
【請求項６】
コンデンサＣiとスイッチ素子Ｑiとの直列回路Ａi（i＝1〜n、ｎは２以上の整数）と、コイルとを並列接続した同調回路と、
この同調回路により選択された受信信号を、局部発振信号により中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力から上記中間周波信号を取り出して出力する中間周波回路と、
不揮発性メモリと
を有し、
上記スイッチ素子Ｑiを制御データｂiによりそれぞれオンオフ制御して上記同調回路の同調周波数を変更するとともに、
調整時、上記同調周波数が第１の周波数のときの上記制御データｂiの示す第１の値と、上記同調周波数が第２の周波数のときの上記制御データｂiの示す第２の値とを上記不揮発性メモリに記憶し、
使用時、上記不揮発性メモリから上記第１および第２の値を取り出し、
この取り出した上記第１および第２の値から、目的とする同調周波数に対応する上記制御データｂiを求め、
この求めた制御データを上記スイッチ素子Ｑiに設定する
ようにした受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、同調回路の調整方法および受信回路に関する。
【背景技術】
【０００２】
シンセサイザ方式の受信機の高周波回路は、例えば図１０に示すように構成されている。すなわち、アンテナ１により受信された放送波の受信信号が、アンテナ同調回路２に供給されて目的とする周波数の受信信号ＳRXが選択されて取り出され、この受信信号ＳRXが、高周波アンプ３および段間同調回路４を通じてミキサ回路５に供給される。また、ＶＣＯ６１において、所定の周波数の発振信号ＳLOが形成され、この発振信号ＳLOがミキサ回路５に局部発振信号として供給される。
【０００３】
この場合、同調回路２、４は、同調用のコイル２Ｌ、４Ｌおよび可変容量ダイオード２Ｃ、４Ｃがそれぞれ交流的に並列接続されて構成されるとともに、システム制御回路８から同調用のデジタルデータＤ2、Ｄ4がＤ／Ａコンバータ回路９２、９４に供給されてアナログの同調電圧Ｖ2、Ｖ4に変換され、この同調電圧Ｖ2、Ｖ4が可変容量ダイオード２Ｃ、４Ｃにそれぞれ供給され、その同調周波数が制御される。
【０００４】
また、ＶＣＯ６１はＰＬＬ６の一部を構成しているもので、ＶＣＯ６１の発振信号ＳLOが可変分周回路６２に供給されて１／Ｎ（Ｎは正の整数）の周波数の信号に分周され、この分周信号が位相比較回路６３に供給される。さらに、信号形成回路６４において基準となる周波数の信号が形成され、この信号が位相比較回路６３に基準信号として供給される。
【０００５】
そして、位相比較回路６３の比較出力がループフィルタ６５に供給されて可変分周回路６２の出力信号と、形成回路６４の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がＶＣＯ６１に発振周波数の制御電圧として供給される。したがって、ＶＣＯ６１の発振周波数は、形成回路６４の出力信号の周波数のＮ倍となるので、システム制御回路７により分周比Ｎを制御すれば、ミキサ回路５に供給される局部発振信号ＳLOの周波数を変更することができる。
【０００６】
こうして、ミキサ回路５において、目的とする受信信号ＳRXが中間周波信号ＳIFに周波数変換されるとともに、ミキサ回路５の出力が中間周波回路７に供給されて中間周波信号ＳIFが取り出される。
【０００７】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開２００３−０３７４８０号公報
【特許文献２】特開２００６−２８７４５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、一般に可変容量ダイオードは、ＩＣ化した場合、特性を揃えることができるが、コイルはＩＣ化できないので、インダクタンスがばらついてしまう。この結果、図１０の回路の場合、コイル２Ｌ、４Ｌのインダクタンスのばらつきにより、同調回路２、４の同調周波数にトラッキングエラーを生じてしまう。
【０００９】
このため、実際の受信機においては、トラッキングエラーの調整（補正）が必要であり、受信周波数ごとに、その受信感度が最大となるように同調用データＤ2、Ｄ4を調整し、その最適値を受信周波数ごとに不揮発性メモリに記憶させている。
【００１０】
しかし、これでは、調整に多くの時間を必要とするとともに、不揮発性メモリとして容量の大きなものを必要としてしまう。例えば、中波放送の場合には、その周波数範囲は531ｋHz〜1611ｋHzであり、周波数ステップは９ｋHzであるから、受信可能な周波数の数（チャンネル数）は121チャンネル（＝(1611-531)/9+1）となるが、この121チャンネルについて、最適な同調用データＤ2、Ｄ4を求め、これを記憶する必要がある。そして、同調用データＤ2、Ｄ4にそれぞれ９ビットを割り当てるとすれば、同調用データＤ2、Ｄ4は全部で2178ビット（＝９ビット×121チャンネル×２つの同調回路）となり、この2178ビットのデータＤ2、Ｄ4を記憶する不揮発性メモリが必要となる。
【００１１】
そこで、同調回路２、４のＱ値を下げ、トラッキングエラーの影響を低減するようにした受信機もあるが、これでは、妨害特性が低下したり、受信感度が低下してしまう。また、ＰＬＬ６のフィルタ６５の出力電圧を同調電圧Ｖ2、Ｖ4として使用する方法もあるが、同調周波数と局部発振周波数との間には中間周波数の差があるので、この差に対応するように可変容量ダイオード２Ｃ、４ＣおよびＶＣＯ６１の可変容量ダイオードを作る必要があり、ＩＣにおいては、実現が難しい。
【００１２】
さらに、トラッキングエラーをリアルタイムで補正したり、Ｑ値をリアルタイムで変更してトラッキングエラーの影響を低減する方法も考えられているが、やはり現実的ではない。
【００１３】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【００１４】
この発明においては、
コンデンサＣiとスイッチ素子Ｑiとの直列回路Ａi（i＝1〜n、ｎは２以上の整数）と、コイルとを並列接続するとともに、
上記スイッチ素子Ｑiを制御データｂiによりそれぞれオンオフ制御して同調周波数を変更するようにした同調回路の調整方法であって、
上記同調周波数が第１の周波数のときの上記制御データｂiの示す値と、上記同調周波数が第２の周波数のときの上記制御データｂiの示す値とから、目的とする同調周波数に対応する上記制御データｂiを求め、
この求めた制御データを上記スイッチ素子Ｑiに設定する
ようにした同調回路の調整方法
とするものである。
【発明の効果】
【００１５】
この発明によれば、例えば２つの同調周波数について、トラッキング調整を行えばよいので、短時間で調整ができる。また、その調整用データのデータ量が非常に少ないので、調整用データを記憶しておく不揮発性メモリの容量を小さくすることができる。
【００１６】
さらに、広い受信帯域を多バンドに分割して受信するようにした受信機においても、そのトラッキング調整が容易となり、妨害特性に優れた受信機を実現できる。また、同調周波数は、簡単な演算により設定することができ、演算に必要なソフトウェアあるいはハードウェアにとって負担が小さい。さらに、可変容量ダイオードのような特殊な特性のデバイスや高い制御電圧を必要としないので、ＩＣ化が容易である。
【発明を実施するための最良の形態】
【００１７】
〔１〕  同調回路の例（その１）
図１は、この発明による同調回路の一例を示し、この同調回路は、上述した同調回路２、４として使用できるものである。この例においては、複数ｎ個の容量回路Ａ1〜Ａnにより可変容量回路ＡVCを構成するとともに、その可変容量回路ＡVCの容量をｎビットのデジタル制御データｂ1〜ｂnにより切り換えて同調周波数を制御する場合である。なお、以下において、i＝1〜nである。
【００１８】
すなわち、図１において、ホット側の端子Ｔ1と、接地側の端子Ｔ0との間に、同調用のコイルＬ0が接続され、端子Ｔ0は接地される。なお、符号ＣSは、端子Ｔ1と端子Ｔ0との間に観測される浮遊容量で、これにはコイルＬ0や可変容量回路ＡVCなどの浮遊容量が含まれる。
【００１９】
また、端子Ｔ1と、端子Ｔ0との間に、コンデンサＣiと、ＮチャンネルのＭＯＳ−ＦＥＴ（Ｑi）のドレイン・ソース間とが直列接続され、ＦＥＴ（Ｑi）のバックゲートは端子Ｔ0に接続される。
【００２０】
さらに、端子Ｔ3と端子Ｔ0との間に、ＰチャンネルのＭＯＳ−ＦＥＴ（Ｐi）のソース・ドレイン間と、ＮチャンネルのＭＯＳ−ＦＥＴ（Ｎi）のドレイン・ソース間とが直列接続されるとともに、それらのゲートが互いに接続されてＣＭＯＳ型のインバータＨiが構成される。なお、ＦＥＴ（Ｐi、Ｎi）のバックゲートは、それぞれのソースに接続される。また、端子Ｔ3には、例えば電源電圧＋ＶDDが供給される。
【００２１】
そして、ＦＥＴ（Ｐi、Ｎi）のドレインが、ＮチャンネルのＭＯＳ−ＦＥＴ（Ｍi）のソースに接続され、ＦＥＴ（Ｍi）のドレインがＦＥＴ（Ｑi）のドレインに接続される。また、ＦＥＴ（Ｍi）のゲートが端子Ｔ3に接続され、そのバックゲートが端子Ｔ0に接続される。なお、ＩＣにおけるＦＥＴ（Ｍi）の占有面積は、ＦＥＴ（Ｑi）に比べて十分に小さく、例えば最小サイズとされる。
【００２２】
そして、ＦＥＴ（Ｑi、Ｐi、Ｎi）のゲートに、同調周波数の制御用のデジタルデータのビットｂiが供給される。また、コンデンサＣ1〜Ｃnの値は、例えば、
Ｃi＝Ｃ1×２の（ｉ−１）乗
とされる。一例として、可変容量回路ＡVCを同調回路２、４に使用する場合には、ｎ＝９とされる。また、コイルＬ0を除いて１チップＩＣにＩＣ化される。こうして、容量回路Ａiがそれぞれ構成される。
【００２３】
このような構成によれば、制御ビットｂiが“Ｌ”レベルの場合には、図２Ａに示すように、ＦＥＴ（Ｑi）はオフとなる。また、ビットｂiにより、ＦＥＴ（Ｐi）はオン、ＦＥＴ（Ｎi、Ｍi）はオフである。したがって、端子Ｔ1とＴ0との間には、コンデンサＣiは接続されていないことになる。
【００２４】
しかし、制御ビットｂiが“Ｈ”レベルの場合には、図２Ｂに示すように、ＦＥＴ（Ｑi）はオンとなる。また、ビットｂiにより、ＦＥＴ（Ｐi）はオフ、ＦＥＴ（Ｎi、Ｍi）はオンである。したがって、端子Ｔ1とＴ0との間に、コンデンサＣiが接続されていることになる。
【００２５】
そして、ＦＥＴ（Ｑ1〜Ｑn）のオン・オフは、ビットｂ1〜ｂnのレベルに対応して２のｎ乗の組み合わせがあるので、端子Ｔ1と端子Ｔ0との間の容量ＣVCは、
ＣVC＝ＣS
から
ＣVC＝ＣS＋Ｃ1×（２のｎ乗−１）
までの範囲を、容量Ｃ1を単位として２のｎ乗のステップにわたって変化することになる。したがって、この回路ＡVCは、容量ＣVCが制御ビットｂ1〜ｂnにしたがって上記のように変化する可変容量回路として動作することになる。
【００２６】
そして、この場合、ＩＣにおいては、コンデンサＣ1〜Ｃnの値に誤差を生じても、その相対誤差は小さいので、容量ＣVCは、制御ビットｂ1〜ｂnに対してリニアに変化することになる（厳密には、リニアではなく階段状であるが、実質的にはリニアとみなせる）。
【００２７】
図３は、この同調回路における制御ビットｂ1〜ｂnのデータ値と、容量ＣVCと、同調周波数との関係を示す特性図である。すなわち、図３Ａは、制御ビットｂ1〜ｂnのデータ値（横軸）と容量ＣVC（縦軸）との関係を示し、図３Ｂは、容量ＣVC（縦軸）と同調周波数（横軸）との関係を示す。
【００２８】
また、この図３はｎ＝９の場合であり、したがって、図３Ａに実線Ａで示すように、制御ビットｂ1〜ｂ9が「０」から「511」まで変化するとともに、この変化に対して、容量ＣVCは、最小値Ｃ0から最大値Ｃ0＋511×Ｃ1までの間を、容量Ｃ1のステップでリニアに変化する。
【００２９】
なお、ＩＣの製造時、コンデンサＣ1〜Ｃnの値に絶対的な誤差を生じても、相対的な誤差は小さいので、図３Ａに破線ＢあるいはＣで示すように、その絶対誤差に対して容量ＣVCの変化特性の傾きが変化するだけである。つまり、設計上の特性が直線Ａで示されるとき、実際の特性は直線Ｂ、Ｃを限界とする範囲に含まれる。
【００３０】
したがって、図３にも示すように、
ＣQ：最低同調周波数（角周波数）ωLに対応する容量ＣVC
ＣP：最高同調周波数（角周波数）ωHに対応する容量ＣVC
ＤQ：容量ＣQを与える制御ビットｂ1〜ｂnの示すデータ値（設計値）
ＤP：容量ＣPを与える制御ビットｂ1〜ｂnの示すデータ値（設計値）
とすれば、任意の容量ＣTを得るための制御データ（制御ビットｂ1〜ｂn）の値は、データ値ＤQ、ＤPから単純な比例計算で求めることができる。
【００３１】
なお、このとき、容量ＣVCの誤差を考慮すると、
ΔQ：容量ＤQの誤差に対応する制御ビットｂ1〜ｂ9の示す値
ΔP：容量ＤPの誤差に対応する制御ビットｂ1〜ｂ9の示す値
とすれば、制御ビットｂ1〜ｂ9の範囲は、容量ＣQ〜ＣPに対応する値（ＤQ−ΔQ）から値（ＤP＋ΔP）までとなる。
【００３２】
そこで、次に、容量ＣVCと同調周波数（共振周波数）との関係について考察する。なお、以下においては、簡単のため、容量ＣVCの誤差は無視する。  
図３Ｂにおいて、
ＣQ＝ＣS＋ＣB                                          ・・・ (1)
ＣP＝ＣS＋ＣA                                          ・・・ (2)
とする。すると、(1)、(2)式から図４に示す(3)、(4)式が成立する。
【００３３】
ここで、
ωH／ωL＝ｋ（ただし、ｋ＞１）
ＣA／ＣB＝ｍ（ただし、ｍ＜１）
ωL：最低同調周波数（角周波数）
ωH：最高同調周波数（角周波数）
とすると、(3)、(4)式から図４に示す(5)、(6)式が得られる。
【００３４】
そして、このとき、
ωT：任意の同調周波数（角周波数）
ＣT：同調周波数ωTを与える容量ＣVCの値
ＣT＝ＣS＋ＣX                                          ・・・ (7)
ωL／ωT＝Ｂ                                           ・・・ (8)
とすると、このとき、図４に示す(9)式が成立する。
【００３５】
そこで、この(9)式に(5)、(6)、(8)式を代入すると、図４に示す(10)式が得られ、この(10)式に(8)式を代入してを変形すると、図４に示す(11)式が得られる。
【００３６】
この(11)式において、値ｋは、上記のように最低同調周波数ωL最高同調周波数ωHとの比であり、受信バンドに対応した一定値である。また、値ｍは、容量ＣB、ＣAの比であり、これら容量ＣB、ＣAは、(1)、(2)式および図３Ｂに示すように、最低同調周波数ωLおよび最高同調周波数ωHのときの容量ＣQ、ＣPに対応する。そして、容量ＣQ、ＣPは、図３Ａに示すように、制御ビットｂ1〜ｂ9に対してリニアな関係にあるので、容量ＣQ、ＣPは単純に制御ビットｂ1〜b9に置き換えることができる。
【００３７】
すなわち、(11)式によれば、最低同調周波数ωLおよび最高同調周波数ωHの比ｋ、周波数ωL、ωHにおける容量ＣA、ＣBの比ｋ、最低同調周波数ωLおよびこのときの容量ＣBが既知であれば、任意の周波数ωTにおける容量ＣXを求めることができる。
【００３８】
そして、その容量ＣXは、図３Ａに実線あるいは破線により示すように、制御データｂ1〜ｂ9の示す値に対して誤差ΔQ、ΔPがあっても、最低同調周波数ωLおよび最高同調周波数ωHにおける制御ビットｂ1〜ｂ9のデータ値を知ることができれば、容量ＣXを簡単な比例計算により制御データｂ1〜ｂ9に変換することができる。
【００３９】
したがって、最低同調周波数ωLおよび最高同調周波数ωHにおける制御ビットｂ1〜ｂ9のデータ値を求めておけば、任意の同調周波数ωTに同調するための制御ビットｂ1〜ｂ9のデータ値ＤTを知ることができる。そして、その計算は、ソフトウェアあるいはハードウェアにより容易に行うことができる。
【００４０】
したがって、受信機の製造・出荷時、例えば次のようにトラッキング調整を行う。すなわち、
(21) 局部発振周波数を最低同調周波数ωLに対応する値に設定する。  
(22) 例えばシグナルジェネレータから最低同調周波数ωLのテスト信号を同調回路に供給する。  
(23) このときの受信レベルが最高になるように、制御ビットｂ1〜ｂ9の示すデータ値を変更して容量ＣVCを設定する（値ＣQに設定する）。  
(24) このときの制御ビットｂ1〜ｂ9の値ＤQを不揮発性メモリに記憶しておく。  
(25) 局部発振周波数を最高同調周波数ωHに対応する値に設定する。  
(26) 最高同調周波数ωHのテスト信号を同調回路に供給する。  
(27) このときの受信レベルが最高になるように、制御ビットｂ1〜ｂ9の示すデータ値を変更して容量ＣVCを設定する（値ＣPに設定する）。  
(28) このときの制御ビットｂ1〜ｂ9の値ＤPを不揮発性メモリに記憶しておく。  
そして、放送の受信時、
(29) 上記(24)、(28)項で記憶した制御ビットｂ1〜ｂ9の値ＤQ、ＤPと、(11)式とから、目的とする受信周波数（同調周波数ωT）に対応する制御ビットｂ1〜ｂ9（値ＤT）を求め、これを同調回路にセットする。また、局部発振周波数は、同調周波数ωTに対応した値に設定する。
【００４１】
このようにすれば、トラッキングエラーを十分に抑えることができ、高感度で放送を受信することができる。
【００４２】
そして、この場合には、受信バンドの広さや周波数ステップにかかわらず、２つの周波数ωL、ωHに対応する制御ビットｂ1〜ｂ9、ｂ1〜ｂ9、すなわち、36ビット（＝９ビット×２の周波数×２つの同調回路）のデータを記憶するだけでよく、不揮発性メモリの容量を大幅に減らすことができる。また、２つの周波数ωL、ωHについて周波数の調整をするだけでよいので、調整に必要な時間も大幅に減らすことができる。
【００４３】
さらに、図１の同調回路においては、例えば図２Ａに破線で示すように、ＦＥＴ（Ｑi）には、その構造に起因してドレイン・バックゲート間（およびソース・バックゲート間）に寄生ダイオードＤPRを生じてしまうが、ＦＥＴ（Ｍi）が接続されているので、その寄生ダイオードＤPRの影響を逃れることができる。
【００４４】
すなわち、図２Ａに破線で示すように、ＦＥＴ（Ｑi）のドレイン・バックゲート間に寄生ダイオードＤPRを生じると、この寄生ダイオードＤPRと本来のコンデンサＣiとの直列回路が端子Ｔ1と端子Ｔ0との間に接続されることになる。この寄生ダイオードＤPRは、図２Ｂに示すように、ＦＥＴ（Ｑi）がオンの場合には、ＦＥＴ（Ｑi）のオン抵抗によりシャントされるので、あまり問題はない。
【００４５】
しかし、図２Ａに示すように、ＦＥＴ（Ｑi）がオフの場合には、その端子Ｔ1と端子Ｔ0との間に供給された入力信号の振幅が0.5Ｖpを越えると、寄生ダイオードＤPRがオンとなり、入力信号が寄生ダイオードＤPRにより整流されるので、ＦＥＴ（Ｑi）のドレイン・ソース間に直流電位差を生じるてしまうとともに、この直流電位差は入力信号の振幅にしたがって変化する。
【００４６】
この結果、入力信号にしたがって寄生ダイオードＤPRの等価容量が変化することになるとともに、このとき、寄生ダイオードＤPRはコンデンサＣiを通じて端子Ｔ1に接続されているので、結果として、端子Ｔ1と端子Ｔ0との間の総合の容量ＣVCが入力信号によって変化してしまう。
【００４７】
また、ここまで大きな入力信号が加わらないとしても、寄生ダイオードＤPRの両端に加わる直流電位差は０Ｖなので、寄生ダイオードＣPRの接合容量は比較的大きい。そして、信号電圧（入力信号）がコンデンサＣiを通じて寄生ダイオードＤPRに印加される。この結果、この印加された信号電圧により寄生ダイオードＤPRの接合容量が変化するとともに、その変化幅が大きく、しかも、その容量変化は容量の非線形性が大きい領域で起きてしまう。
【００４８】
したがって、図１の同調回路では、入力信号の歪みが大きいはずであり、例えば受信機の同調回路に使用すると、強い受信信号が扱うことはできないはずである。
【００４９】
しかし、図１の同調回路においては、ビットｂiにより、ＦＥＴ（Ｑi）がオフの場合には、ＦＥＴ（Ｐi）はオン、ＦＥＴ（Ｎi、Ｍi）はオフでなので、端子Ｔ3→ＦＥＴ（Ｍi）のゲート・ドレイン間→ＦＥＴ（Ｑi）のドレイン・ソース間→端子Ｔ0の経路にリーク電流が流れ、寄生ダイオードＤPRは電圧（ＶDD−ＶGS）に逆バイアスされる。なお、電圧ＶGSは、ＦＥＴ（Ｑi）のリーク電流と、ＦＥＴ（Ｍi）のリーク電流とから求まるＦＥＴ（Ｍi）のゲート・ソース間電圧である。
【００５０】
したがって、バイアス電圧＋ＶDDを所定値に設定しておけば、寄生ダイオードＤPRの接合容量は小さくなるとともに、入力信号に対する接合容量の変化も小さくなり、したがって、歪みの発生を抑えることができる。また、ＦＥＴ（Ｍi）は最小サイズとすることができるので、ＩＣ化に有利である。
【００５１】
さらに、ｂi＝“Ｈ”であってＦＥＴ（Ｑi）がオンの場合には、ＦＥＴ（Ｐi）はオフなので、端子Ｔ3のバイアス電圧＋ＶDDが、ＦＥＴ（Ｐi）を通じてＦＥＴ（Ｍi）にリークしたとしても、これはオフであるＦＥＴ（Ｐi）のリーク電流にすぎないので、無視できる。
【００５２】
〔２〕  同調回路の例（その２）
図５に示す同調回路は、可変容量回路ＡVCにより主同調を行うとともに、可変容量回路ＡTRによりトラッキング調整を行うようにした場合である。すなわち、この場合には、可変容量回路ＡVC、ＡTRが、図１の場合と同様に構成されるとともに、可変容量回路ＡVCにおいては、図６にも示すように、ＣA＝０とされる。
【００５３】
また、可変容量回路ＡVCには制御ビットｂiが供給され、可変容量回路ＡTRには制御ビットｂjが供給される。一例として、可変容量回路ＡVCの制御ビットｂiはｎ＝９（i＝1〜9）とされ、可変容量回路ＡTRの制御ビットｂjはｎ＝４（j＝1〜4）とされる。
【００５４】
したがって、この場合には、ｍ＝０となるので、(11)式は、図４に(12)式として示すようになる。
【００５５】
また、可変容量回路ＡVCの容量ＣVCおよび可変容量回路ＡTRの容量ＣTRは、ＣVC＝ＣP（＝ＣS）で、かつ、容量ＣTRが可変範囲の中央値のとき、最高同調周波数ωHに同調し、ＣVC＝ＣQで、かつ、容量ＣTRが可変範囲の中央値のとき、最低同調周波数ωLに同調するように、同調コイルＬ0のインダクタンスおよび容量ＣVC、ＣTRが設計される。
【００５６】
したがって、可変容量回路ＡVCにより同調を行い、可変容量回路ＡTRによりトラッキング調整を行うことができる。すなわち、
(31) 局部発振周波数を、最高同調周波数ωHに対応する値に設定する。  
(32) 可変容量回路ＡVCの制御ビットｂiの示すデータ値を最小値にして容量ＣVCを最小値ＣP（＝ＣS）に設定する。  
(33) このとき、最高同調周波数ωHに同調するように、可変容量回路ＡTRの制御ビットｂjを調整してトラッキング調整を行う。  
(34) このときの制御ビットｂjの値を不揮発性メモリに記憶しておく。  
(35) 局部発振周波数を、最低同調周波数ωLに対応する値に設定する。  
(36) 可変容量回路ＡTRに(34)項で記憶した制御ビットｂjをセットする。  
(37) このとき、最低同調周波数ωLに同調するように、可変容量回路ＡVCの制御ビットｂiを調整してトラッキング調整を行う。  
(38) このときの制御ビットｂiの値を不揮発性メモリに記憶しておく。  
そして、放送の受信時、
(39) 上記(12)式から、目的とする受信周波数（同調周波数ωT）に対応する制御ビットｂiを求め、これを同調回路にセットする。  
(40) 上記(34)、(38)項で記憶した制御ビットｂj、ｂiの値および(12)式から、同調周波数ωTにおける制御データｂjの値を求め、これを可変容量回路ＡTRにセットしてトラッキング調整を行う。なお、局部発振周波数は、同調周波数ωTに対応した値に設定する。
【００５７】
このようにすれば、可変容量回路ＡVCの容量ＣVCに誤差を生じていても、これを可変容量回路ＡTRにより補正することができ、結果として、やはりトラッキングエラーを十分に抑えることができる。
【００５８】
〔３〕  同調回路の例（その３）
図７は、図２に示す同調回路をバランス型に構成した場合である。すなわち、端子Ｔ1と端子Ｔ2との間に、同調コイルＬ0が接続され、その中点が接地端子Ｔ0に接続されるとともに、端子Ｔ1と端子Ｔ2との間に、第１のコンデンサＣiと、ＦＥＴ（Ｑi）のドレイン・ソース間と、第２のコンデンサＣiとが直列接続される。また、ＦＥＴ（Ｑi）のバックゲートは、端子Ｔ0に接続される。
【００５９】
さらに、ＦＥＴ（Ｐi、Ｎi）によりＣＭＯＳ型のインバータＨiが構成され、電源端子Ｔ3および接地端子Ｔ0により動作電圧＋ＶDDが供給される。そして、ＦＥＴ（Ｐi、Ｎi）のドレインがＦＥＴ（Ｍi、Ｍi）のソースに接続され、これらＦＥＴ（Ｍi、Ｍi）のドレインがＦＥＴ（Ｑi）のドレインおよびソースにそれぞれ接続される。また、ＦＥＴ（Ｍ、Ｍi）のゲートには、端子Ｔ3の電圧＋ＶDDがバイアス電圧として供給され、そのバックゲートは端子Ｔ0に接続される。なお、ＦＥＴ（Ｍi）の占有面積は、ＦＥＴ（Ｑi）に比べて十分に小さくされる。
【００６０】
そして、ＦＥＴ（Ｑi、Ｐi、Ｎi）のゲートに、同調周波数の制御用のデジタルデータのビットｂiが供給される。
【００６１】
このような構成によれば、ＦＥＴ（Ｑi、Ｑi）がビットｂiにより図１の可変容量回路と同様に制御されるので、端子Ｔ1とＴ2との間に、バランス型の可変容量を得ることができる。そして、この場合、１対のコンデンサＣi、Ｃiを１つのＦＥＴ（Ｑi）により制御しているので、図１の場合に比べ、Ｑ値を約２倍にすることができる。
【００６２】
また、端子Ｔ1、Ｔ2の両方がホット側となるので、後述するように、可変容量回路を接地から浮かせて使用する場合、この可変容量回路ＡVCが有効である。
【００６３】
〔４〕  同調回路の例（その４）
図７の可変容量回路においては、図２Ａにより説明したように、ＦＥＴ（Ｑi）がオフのとき、ＦＥＴ（Ｑi）に寄生ダイオードＤPR、ＤPRを生じるとともに、この寄生ダイオードＤPR、ＤPRにリーク電流が流れる。このリーク電流は、温度による変化が極めて大きく、ＦＥＴ（Ｑi、Ｍi、Ｍi）のサイズおよび特性によっては、低温では、ＦＥＴ（Ｍi、Ｍi）のドレイン・ソース間のリーク電流よりも小さく、高温では逆転する現象を生じることがある。
【００６４】
この結果、ＦＥＴ（Ｑi）に印加される電圧は、低温ではほぼ電圧ＶDDであるが、ある温度ＴTHよりも高温になると、電圧（ＶDD−ＶGS）となってしまうので、寄生ダイオードＤPR、ＤPRにおける接合容量が、温度ＴTHを境に本来の温度変化よりもさらに大きく変化してしまい、同調周波数ωTが変化してしまう。
【００６５】
図８は、図７の同調回路において、そのような温度による容量変化を抑えて同調周波数ωTの変化を抑えるようにした場合である。このため、図８の回路においては、ＦＥＴ（Ｑi）のドレインおよびソースと、端子Ｔ0との間に、ＦＥＴ（Ｂi、Ｂi）のドレイン・ソース間が接続されるとともに、そのゲートが端子Ｔ0に接続される。なお、ＦＥＴ（Ｍi、Ｍi）のゲートは端子Ｔ4に接続され、０ないし正の温度係数を持つ電圧＋ＶGが供給される。
【００６６】
したがって、ＦＥＴ（Ｍi、Ｍi）には、ＦＥＴ（Ｑi）へのリーク電流に加えてＦＥＴ（Ｂi、Ｂi）のリーク電流も流れるので、低温時にＦＥＴ（Ｍi、Ｍi）に流れるリーク電流も増加し、この結果、寄生ダイオードＤPR、ＤPRには、低温時でも電圧（ＶDD−ＶGS）が印加されることになるので、温度特性が改善される。
【００６７】
また、ＦＥＴ（Ｍi、Ｍi）のゲートに、０ないし正の温度係数を持つ電圧＋ＶGを供給することにより、寄生ダイオードＤPR、ＤPRの接合容量の温度特性（これは、通常、正の温度特性を持つ）と、ＦＥＴ（Ｍi）のゲート・ソース間電圧ＶGSと、ＦＥＴ（Ｂi、Ｂi）を流れる電流の温度特性とを考慮して電圧ＶGを温度特性を設定すれば、寄生ダイオードＤPR、ＤPRの温度変化をほとんどなくすことができる。
【００６８】
さらに、電圧ＶGの温度係数を増加させることにより、端子Ｔ1と端子Ｔ2との間に並列に接続される浮遊容量や静電保護対策ダイオードの容量の温度変化もキャンセルすることができる。
【００６９】
〔５〕  受信回路の例
ここでは、この発明による同調回路を使用した受信機の一例について説明する。
【００７０】
すなわち、図９において、鎖線で囲った部分１０が、その受信回路を示し、これは１チップＩＣにＩＣ化されている。また、このＩＣ（受信回路）１０は、外部接続用の端子ピンＴ10〜Ｔ12を有する。
【００７１】
そして、バーアンテナコイルＬ2が、ホット側の端子ピンＴ11および接地側の端子ピンＴ10に接続されるとともに、これら端子ピンＴ11と端子ピンＴ10との間に、可変容量回路２Ａ、２Ｔが接続されてアンテナ同調回路２が構成される。この場合、可変容量回路２Ａ、２Ｔは、例えば〔２〕において説明した可変容量回路ＡVC、ＡTRにより構成されている。
【００７２】
この同調回路２により目的とする周波数の受信信号ＳRXが選択されて取り出され、この受信信号ＳRXが、高周波アンプ３および段間同調回路４を通じてミキサ回路５に供給される。この場合、同調回路４は、同調コイルＬ4と、可変容量回路４Ａ、４Ｔとが並列接続されて構成されるとともに、可変容量回路４Ａ、４Ｔは、例えば〔２〕において説明した可変容量回路ＡVC、ＡTRにより構成されている。なお、同調コイルＬ4は、端子ピンＴ12、Ｔ10を通じてＩＣ１０に外付けされている。
【００７３】
そして、同調回路４から受信信号ＳRXが取り出され、この受信信号ＳRXがミキサ回路５に供給されるとともに、ＶＣＯ６１において、所定の周波数の発振信号ＳLOが形成され、この発振信号ＳLOがミキサ回路５に局部発振信号として供給される。この場合、ＶＣＯ６１はＰＬＬ６の一部を構成しているもので、ＶＣＯ６１の発振信号ＳLOが可変分周回路６２に供給されて１／Ｎ（Ｎは正の整数）の周波数の信号に分周され、この分周信号が位相比較回路６３に供給される。さらに、信号形成回路６４において基準となる周波数の信号が形成され、この信号が位相比較回路６３に基準信号として供給される。
【００７４】
そして、位相比較回路６３の比較出力がループフィルタ６５に供給されて可変分周回路６２の出力信号と、形成回路６４の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がＶＣＯ６１に発振周波数の制御電圧として供給される。したがって、ＶＣＯ６１の発振周波数は、形成回路６４の出力信号の周波数のＮ倍となるので、システム制御回路７により分周比Ｎを制御すれば、ミキサ回路５に供給される局部発振信号ＳLOの周波数を変更することができる。
【００７５】
こうして、ミキサ回路５において、目的とする周波数の受信信号ＳRXが中間周波信号ＳIFに周波数変換されるとともに、このミキサ出力が中間周波回路７に供給されてその中間周波信号ＳIFが取り出される。
【００７６】
さらに、例えばマイクロコンピュータによりシステム制御回路８が構成されるとともに、この制御回路８から可変容量回路２Ａ、４Ａに同調用の制御ビットｂi、ｂiが供給されるとともに、可変容量回路２Ｔ、４Ｔにトラッキング用の制御ビットｂj、ｂjが供給される。また、制御回路８には、不揮発性メモリ８１が接続され、これにトラッキング調整用のデータなど各種のデータを保存される。
【００７７】
したがって、この受信回路の製造・出荷時、中間周波回路７から出力される中間周波信号ＳIFのレベルが最大となるように、上述した(21)〜(28)項のトラッキング調整を行い、その調整結果のデータを不揮発性メモリ８１に記憶しておく。
【００７８】
そして、放送の受信時、上記(24)、(28)項で記憶した制御ビットｂi、ｂiの値と、(11)式とから、目的とする受信周波数（同調周波数ωT）に対応する制御ビットｂi、ｂiを求め、これを可変容量回路２Ａ、４Ａにセットする。また、可変容量回路２Ｔ、４Ｔに同様にして求めたトラッキング用の制御データｂj、ｂjをセットする。さらに、可変分周回路６２の分周比Ｎを所定の値に設定し、局部発振周波数を同調周波数ωTに対応した値に設定する。
【００７９】
このようにすれば、トラッキングエラーを十分に抑えることができ、高感度で放送を受信することができる。
【００８０】
そして、この場合には、受信バンドの広さや周波数ステップにかかわらず、不揮発性メモリ８１は、トラッキング調整時の２つの周波数に対応して例えば36ビットのデータを記憶するだけでよく、その容量を大幅に減らすことができる。また、２つの周波数について周波数の調整をするだけでよいので、調整に必要な時間も大幅に減らすことができる。
【００８１】
〔６〕  まとめ
上述の同調回路（共振回路）によれば、例えば、最低同調周波数ωLおよび最高同調周波数ωHについてのみ、トラッキング調整を行えばよいので、短時間で調整ができる。また、その調整用データは、データ量が非常に少ないので、調整用データを記憶しておく不揮発性メモリの容量を小さくすることができる。
【００８２】
さらに、アンテナ同調回路や段間同調回路、すなわち、受信信号を選択する可変フィルタを、少ない調整時間およびデータ量で調整するこができるので、広い受信帯域を多バンドに分割して受信する受信機において、特に効果的であり、簡単な調整で妨害特性に優れた受信機を実現できる。また、同調周波数ωTは、(11)式あるいは(12)式で決まるので、簡単な乗算および除算により設定することができ、演算に必要なソフトウェアあるいはハードウェアにとって大きな負担にならない。
【００８３】
また、最高同調周波数ωH（最小容量ＣQ）を独立して調整することができるので、多段接続してもトラッキング性に優れた特性を実現できる。さらに、可変容量ダイオードのような特殊な特性のデバイスを必要としないので、ＩＣ化が容易である。また、１バンド当たりの同調周波数の可変比を大きくすると、可変容量ダイオードの場合には、高い電圧が必要であり、高電圧発生回路が別に必要になるが、上述の同調回路においては、高い電圧は不要であり、低い電圧でも動作ができ、この点からもＩＣ化に有利である。
【００８４】
〔７〕  その他
上述においては、シグナルジェネレータのテスト信号を使用して最低同調周波数ωLおよび最高同調周波数ωLの２点でトラッキング調整を行うとしたが、例えば、受信バンドのうちの０％（最低同調周波数ωL）、25％、50％、75％および100％（最高周波数ωH）の周波数位置における制御ビットｂiの誤差（ΔQ、ΔPに対応する誤差）を求め、これらの平均値が最小となるようにトラッキング調整を行うこともできる。
【００８５】
また、上述においては、シグナルジェネレータのテスト信号を使用してトラッキング調整を行うとしたが、実放送の電波を使用して、調整やチェックあるいは修正をすることもできる。この場合には、最低同調周波数ωLおよび最高同調周波数ωHに近い周波数の放送波信号を受信して調整を行えばよい。あるいはテスト信号の発生回路をＩＣ１０に内蔵させておくこともできる。
【００８６】
さらに、図９の受信回路において、同調回路２、４の可変容量回路２Ａ、４Ａを例えば〔１〕により説明した構成とすれば、可変容量回路２Ｔ、４Ｔは不要である。また、中間周波信号ＳIFのレベルを検出してトラッキング調整を自動化したり、環境の変化によるずれを自動的に補正し、その補正結果を不揮発性メモリ８１に保存するとともに、受信時のトラッキング調整に使用することもできる。
【００８７】
〔略語の一覧〕
ＣＭＯＳ  ：Complementary MOS
Ｄ／Ａ    ：Digital to Analog
ＦＥＴ    ：Field Effect Transistor
ＩＣ      ：Integrated Circuit
ＭＯＳ    ：Metal Oxide Semiconductor
Ｑ        ：Quality Factor
ＶＣＯ    ：Voltage Controlled Oscillator
【図面の簡単な説明】
【００８８】
【図１】この発明の一形態を示す接続図である。
【図２】図１の回路の動作を説明するための等価回路図である
【図３】図１の回路の特性を説明するための特性図である
【図４】図１の回路の特性を説明するための数式を示す図である
【図５】この発明の他の形態を示す接続図である。
【図６】図５の回路の特性を説明するための特性図である
【図７】この発明の他の形態を示す接続図である。
【図８】この発明の他の形態を示す接続図である。
【図９】この発明の一形態を示す系統図である。
【図１０】この発明を説明するための接続図である。
【符号の説明】
【００８９】
２…アンテナ同調回路、２Ａ…可変容量回路、３…高周波アンプ、４…段間同調回路、４Ａ…可変容量回路、５…ミキサ回路、６…ＰＬＬ、７…中間周波回路、８…システム制御回路、Ａ1〜Ａn…容量回路、ＡVC…可変容量回路
【図１】
2008193379.tif 000003
【図２】
2008193379.tif 000004
【図３】
2008193379.tif 000005
【図４】
2008193379.tif 000006
【図５】
2008193379.tif 000007
【図６】
2008193379.tif 000008
【図７】
2008193379.tif 000009
【図８】
2008193379.tif 000010
【図９】
2008193379.tif 000011
【図１０】
2008193379.tif 000012