(57)【要約】      （修正有）【課題】半導体装置におけるトポグラフィ効果から生じる限界寸法の変動を修正するように適合されたフォトレジストマスクのセットを作成する方法を提供する。【解決手段】所定の構造的な組み合わせに関連するトポグラフィ効果から生じる限界寸法の変動を修正するために複数のルールが定められる。その後、製造されるべき半導体装置に存在する構造的な組み合わせに対応するルールにしたがってフォトレジストマスクのセットを作成する。前記複数のルールは、複数の試験パターンにしたがってリソグラフィプロセスにより試験ウェハ上に層を順次形成すること、形成された層及び１つまたはそれ以上の予め形成された層に関連するトポグラフィ効果から生じる限界寸法の変動を決定することおよび１つまたはそれ以上の以前の層を形成するために使用された１つまたはそれ以上の試験パターンを変更して前記限界寸法の変動に対して修正をすることにより定められる。【選択図】図４
2008058961.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置におけるトポグラフィ効果から生じる限界寸法の変動を修正するように適合されたフォトレジストマスクのセットを作成する方法であり、所定の構造的な組み合わせに関連するトポグラフィ効果から生じる限界寸法の変動を修正するために複数のルールを定めることと、製造されるべき半導体装置に存在する構造的な組み合わせに対応するルールにしたがってフォトレジストマスクのセットを作成することとを含む方法。
【請求項２】
前記複数のルールは、複数の試験パターンにしたがってリソグラフィプロセスにより試験ウェハ上に層を順次形成することと、このようにして形成された層及び１つまたはそれ以上の予め形成された層に関連するトポグラフィ効果から生じる限界寸法の変動を決定することと、１つまたはそれ以上の以前の層を形成するために使用された１つまたはそれ以上の試験パターンを変更して前記限界寸法の変動に対して修正をすることとにより定められる請求項１に記載の方法。
【請求項３】
リソグラフィのためのフォトレジストマスクを作成する方法であり、
（ａ）第１の試験パターンを作成すること、
（ｂ）第１のレジストをウェハ上に被覆すること、
（ｃ）前記第１の試験パターンにしたがって前記第１のレジストに対してリソグラフィプロセスを行い、前記ウェハ上に第１の層を形成すること、
（ｄ）第２のレジストを前記第１の層上に被覆すること、
（ｅ）第２の試験パターンにしたがって前記第２のレジストに対してリソグラフィプロセスを行い、前記第１の層上に第２の層を形成すること、
（ｆ）前記第１及び第２の層のトポグラフィ効果から生じる限界寸法の変動を決定すること、
（ｇ）前記第１の試験パターンを変更して前記限界寸法の変動に対して修正をすること、
を含む方法。
【請求項４】
複数の試験パターンに対してステップ（ａ）−（ｇ）を繰り返し、限界寸法の変動を修正するための複数のルールを生成する請求項３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体の製造に関し、特にリソグラフィプロセスにおける限界寸法の変動の修正に関する。
【背景技術】
【０００２】
超大規模集積装置に関連する高密度及び高性能のための現在の要求として、サブミクロンの特徴形状、増加したトランジスタ及び回路の速度、及び改善された信頼性が必要とされている。これらの要求は、高い精度と均一性を有するデバイスの特徴形状の形成を必要とし、そのため、デバイスがまだ半導体ウェハの形態である間に、注意深いプロセスの監視と頻繁かつ詳細なデバイスの検査を必要とする。
【０００３】
注意深い検査を要する１つの重要なプロセスがフォトリソグラフィであり、ここでは回路パターンを半導体ウェハへ転写するためにマスクが使用される。典型的には、このような一連のマスクは、予め設定されたシーケンスで使用される。各フォトリソグラフィマスクは、ウェハ上に集積される回路コンポーネントに対応する幾何学パターンの複雑なセットを含んでいる。一連のマスク中の各マスクは、その対応するパターンを感光層（即ちフォトレジスト層）へ転写するために使用され、この層はシリコンウェハ上に形成されたポリシリコンまたは金属層のような層上に予め被覆されている。マスクパターンのフォトレジスト層への転写は、通常スキャナまたはステッパのような露光ツールにより行われ、このツールは、光または他の放射線をマスクを通して導き、フォトレジストを露光する。フォトレジストは、その後、フォトレジストマスクを形成するために現像され、その下に位置するポリシリコンまたは金属層は、マスクにしたがって選択的にエッチングされ、ラインまたはゲートのような特徴形状が形成される。
【０００４】
通常、マスクの製造は処理及び設計の制限により設定された所定の１組のデザインルールに従う。これらのデザインルールは、デバイスと相互接続線との間のスペースの許容値と線自体の幅を規定し、それによってデバイスまたは線が望ましくない状態で互いに重なり合ったり相互作用したりしないことを確実にする。デザインルールは、限界寸法（「ＣＤ」）における限度を設定し、この寸法は複数の異なる線幅を含むデバイスにおいて重要な任意の線幅とすることができる。超大規模集積アプリケーションにおける多くの特徴形状の限界寸法は、典型的には数ナノメートルのオーダーである。
【０００５】
半導体プロセスの許容誤差の限度が小さくなるほど、表面特徴形状の限界寸法と、それらの断面形状（プロファイル）の検査及び測定はますます重要になる。特徴形状の限界寸法とプロファイルの設計寸法からのずれは、完成された半導体装置の性能に悪影響しかねない。さらに、特徴形状の限界寸法及びプロファイルの測定は、過剰な露光によるステッパの焦点ずれまたはフォトレジストの損失のようなプロセス上の問題を示す可能性がある。
【０００６】
エッチング後の特徴形状の限界寸法におけるずれを減らすための現在の技術の１つは、プロセスのエッチバイアスの計算を含んでいる。エッチバイアスは、特徴形状を形成するために使用される「パターン化された状態の」寸法に対して、特徴形状の最終的な寸法の変化量として規定される。実際に、エッチバイアスはリソグラフィプロセスからエッチングプロセスへのパターンの転写の精度を重視している。各ロットのエッチングプロセスへの変更により限界寸法バイアスが制御されるパターンレベルに対して、エッチバイアスの予測はフォトレジストの限界寸法だけに基づいている。このフォトレジストの限界寸法は、典型的には、走査型電子顕微鏡（ＳＥＭ）を使用するような従来の測定技術を使用して測定される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体製造中にリソグラフィプロセスにおける限界寸法の変動を修正するための改良された技術が必要とされている。
【課題を解決するための手段】
【０００８】
本発明は、一観点によれば、半導体装置におけるトポグラフィ効果から生じる限界寸法の変動を修正するように適合されたフォトレジストマスクのセットを作成する方法を対象としている。所定の構造的な組み合わせに関連するトポグラフィ効果から生じる限界寸法の変動を修正するために複数のルールが定められる。その後、製造されるべき半導体装置中に存在する構造的な組み合わせに対応するルールにしたがってフォトレジストマスクのセットが作成される。
【０００９】
一観点において、試験パターンを使用したリソグラフィプロセスにより試験ウェハ上に層を順次形成することにより、フォトレジストマスク設計のためのルールを定めることができる。その後、ある層及び１つまたはそれ以上の予め形成された層に関連するトポグラフィ効果から生じる限界寸法の変動が決定される。その後、前記以前の層を形成するために使用される１つまたはそれ以上の試験パターンが、前記限界寸法の変動に対して修正をするために変更される。
【００１０】
本発明の一実施形態によれば、フォトレジストマスクを作成する方法は、第１の試験パターンを作成すること、第１のレジストをウェハ上に被覆すること、及び前記第１の試験パターンにしたがって前記第１のレジストに対してリソグラフィプロセスを行い、前記ウェハ上に第１の層を形成することを含む。第２のレジストが前記第１の層上に被覆され、第２の試験パターンにしたがってリソグラフィプロセスを受け、前記第１の層上に第２の層が形成される。前記第１及び第２の層のトポグラフィ効果から生じる限界寸法の変動が決定される。その後、前記第１の試験パターンが変更されて前記限界寸法の変動に対して修正がされる。
【００１１】
第１の試験パターンで形成された層だけでなく予め形成された層にも関連する限界寸法の変動を決定することにより、パターン密度の差、さらに半導体装置中に存在するシリコンおよびポリシリコンのような異なる材料に関連する反射特性から生じ得るトポグラフィ効果を補償することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の目的、特徴、利点は、以下の本発明のある実施形態のより詳細な説明と添付の図面から明白になるであろう。
【００１３】
なお、以下の説明では、素子間の様々な接続を述べている。なお、これらの接続は、一般に特に明記されていなければ、直接的であってもまたは間接的であってもよく、本明細書はこの点に関して限定することは意図していない。
【００１４】
限界寸法（ＣＤ）の変動は、半導体製造のリソグラフィプロセス中のトポグラフィ効果から生じる可能性がある。トポグラフィ効果は、パターン分布及びパターン密度だけでなく、材料の反射特性にも関係している。シリコン及びポリシリコンのような半導体装置で普通に使用される異なる材料は、一般に異なる反射特性を有する。その結果として、半導体装置中に存在する異なる構造的組み合わせは、異なる（そしてしばしば予測不能な）ＣＤ変動になることがある。図１の（Ａ）は、トポグラフィ修正無しに処理されたシリコンウェハの一例を示している。レジスト幅（横向きの帯）は約１５−２０ｎｍのＣＤ変動を有する。図１の（Ａ）で見られるように、ＣＤ変動はトポグラフィ効果によりポリシリコンゲート（縦向きの「フィンガー」）近くの領域で顕著である。一方、トポグラフィ補正が行われる場合、レジスト幅のＣＤ変動は図１の（Ｂ）に見られるように、例えば５ｎｍ未満まで大きく減少することができる。
【００１５】
一つの観点において、半導体装置の予め定められた構造的組み合わせに関連するトポグラフィ効果から生じる限界寸法の変動を修正するために、複数のルールを設定することができる。そのルールは、試験パターンを有するリソグラフィプロセスを使用して、試験ウェハ上に層を形成することにより定めることができる。図２は、レジスト部分２０といくつかのゲート（例えばポリシリコン）部分２５を有する試験パターンの一例を示している。
【００１６】
例示的な実施形態では、第１の試験パターンが準備される。第１のレジストがウェハ上に被覆され、第１のレジストは第１の試験パターンを使用したリソグラフィプロセスを受け、それによって第１の層をウェハ上に形成する。第２のレジストが第１の層上に形成され、第２の試験パターンを使用したリソグラフィプロセスを受け、それによって第２の層を第１の層上に形成する。
【００１７】
ある層と１つまたはそれ以上の下層のトポグラフィに起因するＣＤ変動は、例えば走査型電子顕微鏡（ＳＥＭ）を使用した既知の技術を用いて測定することができる。先の層を形成するために使用された試験パターンは、その後、限界寸法の変動を修正するために変更される。例えば、先に形成されたポリシリコンゲートの領域のＣＤ変動が１３ｎｍである場合、ポリシリコンゲートを形成するために使用される試験パターンの対応する部分は、１３ｎｍだけ減少することができる。
【００１８】
図３及び図４は、トポグラフィ修正を行う前と後の例示的な試験マスクをそれぞれ示している。マスクは埋め込み層１０とポリゲート層１２とを有する。図４に示すように、埋め込み層１０はポリゲート層１２に隣接するノッチ１０ａを形成することによって修正され、ポリシリコンゲートの反射特性によるトポグラフィ効果を補償する。
【００１９】
特定の構造的な形状に対して適切な変更が決定されると、その形状に対して必要なＣＤ変動の修正を提供するためにルールを定めることができる。異なる構造的な組み合わせに対してこの技術を繰り返すことにより、半導体装置中に存在する可能性がある広範囲の構造的組み合わせに対してＣＤ変動を予測（及び修正）するための１組のルールを作成することができる。数百あるいはそれ以上もの数のルールを、広範囲のパターン及び材料をカバーするために作成することができると考えられる。１組のルールは、データベース中に記憶し、半導体製造中に自動的なＣＤ変動の修正に使用することができる。
【００２０】
なお、本発明の特定の実施形態を説明し例示したが、当業者は変更を行うことができるので、本発明はこれに限定されない。本適用は本明細書中で開示し請求している基礎となる発明の趣旨及び技術的範囲内に含まれる任意の及び全ての変形を考慮している。
【図面の簡単な説明】
【００２１】
【図１】トポグラフ修正がある場合とない場合におけるウェハの走査型電子顕微鏡（ＳＥＭ）画像であり、ウェハが約１５−２０ｎｍのレジスト幅の変動を有する、トポグラフィ修正がない場合（Ａ図）と、ウェハが５ｎｍよりも小さいレジスト幅の変化を有する、トポグラフィ修正がある場合（Ｂ図）を示している。
【図２】レジスト部分とゲート部分を有する例示的な試験パターンの平面図。
【図３】トポグラフィ修正が行われる前のマスクの概略図。
【図４】トポグラフィ修正が本発明の一実施形態にしたがって行われた後のマスクの概略図。
【図１】
2008058961.tif 000003
【図２】
2008058961.tif 000004
【図３】
2008058961.tif 000005
【図４】
2008058961.tif 000006
【外国語明細書】
2008058961000001.pdf