(57)【要約】【課題】分割露光に起因した不良を早期に簡便に発見することが可能な半導体装置とその製造方法、及び露光用マスクを提供すること。【解決手段】導電膜４２の上にフォトレジスト４３を塗布する工程と、第１、第２サブフィールドSF1、SF2が画定された露光用マスク２０を用いて、該第１、第２サブフィールドSF1、SF2のそれぞれに分けて形成されたモニターパターン２２の像同士が繋がるようにフォトレジスト４３を分割露光する工程と、フォトレジスト４３を現像してレジストパターン４４にする工程と、レジストパターン４４をマスクにして導電膜４２をエッチングすることにより、モニターパターン２２に対応した導電性モニターパターン４２ａを形成する工程と、導電性モニターパターン４２ａの抵抗値Rを測定し、半導体装置が不良になるかどうかを抵抗値Rに基づいて判断する工程とを有する半導体装置の製造方法による。【選択図】図１１
2008244254.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜の上にフォトレジストを塗布する工程と、
第１サブフィールドと第２サブフィールドとが画定された露光用マスクを用いて、該第１、第２サブフィールドのそれぞれに分けて形成されたモニターパターンの像同士が繋がるように、前記フォトレジストを分割露光する工程と、
前記フォトレジストを現像してレジストパターンにする工程と、
前記レジストパターンをマスクにして前記導電膜をエッチングすることにより、前記モニターパターンに対応した導電性モニターパターンを形成する工程と、
前記導電性モニターパターンの電気特性を測定するする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上にフォトレジストを塗布する工程と、
第１サブフィールドと第２サブフィールドとが画定された露光用マスクを用いて、該第１、第２サブフィールドのそれぞれに分けて形成されたモニターパターンの像同士が繋がるように、前記フォトレジストを分割露光する工程と、
前記フォトレジストを現像してレジストパターンにする工程と、
前記レジストパターンをマスクにして前記絶縁膜をエッチングして、前記絶縁膜に溝を形成する工程と、
を前記溝に導電膜を形成することにより前記モニターパターンに対応した導電性モニターパターンを形成する工程と、
前記導電性モニターパターンの電気特性を測定するする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記露光用マスクの前記モニターパターンは蛇行しながら延在する帯状の平面形状を有し、分割線を境にして分割された前記モニターパターンの一方が前記第１サブフィールドに形成され、他方が前記第２サブフィールドに形成されたことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記導電性モニターパターンを形成する工程において、該導電性モニターパターンを前記半導体基板の空き領域に形成すると共に、前記半導体基板のデバイス領域に、前記第１サブフィールドに対応する領域と前記第２サブフィールドに対応する領域の両方にまたがるように、回路を構成する導電パターンを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記導電性モニターパターンを形成する工程において、前記第１サブフィールドに対応する領域又は前記第２サブフィールドに対応する領域に収まるように、前記導電性モニターパターンと同じ平面レイアウトを有する補助導電パターンを形成し、
前記導電性モニターパターンの電気特性を測定する工程において、前記導電性モニターパターンと前記補助導電性モニターパターンのそれぞれの抵抗値を比較することを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記導電性モニターパターンとして、下層導電パターンと、導電性プラグと、上層導電パターンとの積層体を使用し、
前記下層導電パターンと前記上層導電パターンの少なくとも一方が、繋ぎ線をまたいで形成されることを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
分割露光法を用いて形成された半導体装置において、
前記分割露光における繋ぎ線をまたいで形成された導電性モニターパターンを有することを特徴とする半導体装置。
【請求項８】
前記導電性モニターパターンの平面形状は、蛇行しながら延在し、且つ、前記繋ぎ線と複数の点で交差する帯状であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
第１サブフィールドと第２サブフィールドとが画定された透明基板と、
分割線を境にして前記第１サブフィールドと前記第２サブフィールドのそれぞれに分けて形成されたモニターパターンと、
を有することを特徴とする分割露光用マスク。
【請求項１０】
前記モニターパターンは蛇行しながら延在する帯状の平面形状を有し、分割線を境にして分割された前記モニターパターンの一方が前記第１サブフィールドに形成され、他方が前記第２サブフィールドに形成されたことを特徴とする請求項９に記載の分割露光用マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法、及び分割露光用マスクに関する。
【背景技術】
【０００２】
LSI等の半導体装置の製造工程では、フォトレジストを露光してレジストパターンを形成し、そのレジストパターンをマスクにして膜をエッチングすることにより、所望の形状のデバイスパターンを形成する。
【０００３】
その露光工程では、半導体基板のチップ領域を１ショットで露光する一括転写方式の他に、複数のショットを繋いでチップ領域を露光する分割露光方式がある。その分割露光方式には、表示用デバイス等のようにチップサイズがショット領域よりも大きい場合でも露光を行うことができるという利点がある。
【０００４】
図１は、分割露光方式について説明するための模式図である。
【０００５】
分割露光用マスク１２は、第１、第２サブフィールドSF1、SF2とが画定された透明基板１０の上に、遮光パターン１１を各フィールドSF1、SF2に分けて形成してなる。
【０００６】
そして、オーバーラップ部Aにおいて各フィールドSF1、SF2が重なるようにこれらのフィールドSF1、SF2を別々のショットで露光することにより、デバイスパターン２に相当する像を半導体基板１の上に投影する。このようにオーバーラップ部Aを設けることにより、フィールドSF1、SF2のそれぞれに対応するショット領域S1、S2の間に隙間が発生するのが防止され、その隙間においてデバイスパターン２が途切れるのを防ぐことができる。フィールドSF1、SF2を繋いで形成する分割露光におけるデバイスパターン２の繋ぎ部分を、本明細書においては繋ぎ線と呼ぶ。
【０００７】
ここで、ショット領域S1、S2が位置ずれをしていると、デバイスパターン２の形状が変形してしまう。また、位置ずれがない場合でも、オーバーラップ領域Aではフォトレジストが二回露光されるため、レジストパターンの線幅が変動し、他の部分と比較してデバイスパターン２の形状が変形し易い。
【０００８】
図２は、このようにして変形したデバイスパターン２の平面図である。
【０００９】
この例では、ポジ型フォトレジストを露光した場合が想定されており、オーバーラップ領域Ａにおける露光量がオーバードーズとなってレジストパターンの線幅が細くなり、デバイスパターン２に図示のような細幅部２ｎが形成されている。
【００１０】
デバイスパターン２が配線の場合、このように変形していると配線抵抗が上昇し、半導体装置が不良になる等の問題を引き起こす。
【００１１】
そのため、分割露光方式では、オーバーラップ領域Aにおけるデバイスパターン２の変形をモニターし、その変形が半導体装置を不良にする程度に大きなものであるかどうかを判断する必要がある。そして、半導体装置が不良になると判断された場合には、露光量を補正する等して、デバイスパターン２の変形が小さくなるようにしていた。
【００１２】
しかしながら、このように補正をしても、オーバーラップ領域Aの露光量が他の領域よりもオーバードーズになることは避けられないので、デバイスパターン２の変形を完全になくすことはできない。また、分割露光において生じる位置ずれによっても、繋ぎ部分においてデバイスパターン２の変形が生じることがある。しかし、実際には、完成した半導体装置に対する電気的試験において不良と判断されるまで、デバイスパターン２に変形があるかどうかは分からない。
【００１３】
また、特許文献１では、デバイスパターンの変形を観察することにより半導体装置の検査を行っているが、これでは検査工程の分だけ半導体装置の製造工程が長引いてしまう。
【特許文献１】特開２００５−２８５８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、分割露光に起因した不良を早期に簡便に発見することが可能な半導体装置とその製造方法、及び分割露光用マスクを提供することにある。
【課題を解決するための手段】
【００１５】
本発明の一観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜の上に導電膜を形成する工程と、前記導電膜の上にフォトレジストを塗布する工程と、第１サブフィールドと第２サブフィールドとが画定された露光用マスクを用いて、該第１、第２サブフィールドのそれぞれに分けて形成されたモニターパターンの像同士が繋がるように、前記フォトレジストを分割露光する工程と、前記フォトレジストを現像してレジストパターンにする工程と、前記レジストパターンをマスクにして前記導電膜をエッチングすることにより、前記モニターパターンに対応した導電性モニターパターンを形成する工程と、前記導電性モニターパターンの電気特性を測定するする工程とを有する半導体装置の製造方法が提供される。
【００１６】
また、本発明の別の観点によれば、分割露光法を用いて形成された半導体装置において、前記分割露光における繋ぎ線をまたいで形成された導電性モニターパターンを有する半導体装置が提供される。
【００１７】
更に、本発明の他の観点によれば、第１サブフィールドと第２サブフィールドとが画定された透明基板と、分割線を境にして前記第１サブフィールドと前記第２サブフィールドのそれぞれに分けて形成されたモニターパターンとを有する分割露光用マスクが提供される。
【００１８】
次に、本発明の作用について説明する。
【００１９】
本発明に係る半導体装置の製造方法では、モニターパターンが第１サブフィールドと第２サブフィールドとに分けて形成された露光用マスクを用い、モニターパターンに対応した導電性モニターパターンを形成する。その導電性モニターパターンは、配線等のデバイスパターンと同様に、分割露光の際に各ショットが重複するオーバーラップ領域（繋ぎ領域）において、オーバードーズ等によってその平面形状が変形することがある。
【００２０】
導電性モニターパターンの変形の度合いは、繋ぎ領域に形成された導電性モニターの電気特性、例えばその抵抗値に反映されるので、デバイスパターンの過度な変形によって半導体装置が不良になるかどうかを導電性モニターパターンの抵抗値に基づいて判断することができる。
【００２１】
このような判断は、半導体装置が完成する前に、導電性モニターパターンの抵抗値を測定するだけで行うことができるので、本発明では半導体装置の製造工程の早い段階で不良を簡便に発見することが可能となる。
【００２２】
またモニターパターンとしては、始点から終点に蛇行しながら延在する帯状の平面形状を有し、分割線を境にして分割されたモニターパターンの一方が第１サブフィールドに形成され、他方が第２サブフィールドに形成されたものを採用するのが好ましい。
【００２３】
その場合、分割線とモニターパターンとが複数の点で交差するようにすることで、幅狭部等の変形部が導電性モニターパターンに複数形成され得るようになる。そのため、変形部における導電性モニターパターンの変形の度合いを抵抗値に高い感度で反映させることが可能となり、半導体装置が不良になるかどうかの判断の精度を高くすることができる。
【００２４】
また、下層導電パターン、導電性プラグ、及び上層導電性プラグをこの順に形成し、これらの積層体を導電性モニターパターンとしてもよい。その導電性モニターパターンの抵抗値には、導電性プラグのコンタクト抵抗も含まれるので、分割露光のオーバーラップ領域で発生するデバイスパターンの変形が原因となる不良の他に、導電性プラグのコンタクト抵抗が高いことで発生する不良も発見することができる。
【発明の効果】
【００２５】
本発明によれば、第１、第２サブフィールドに分割して形成されたモニターパターンを用い、そのモニターパターンに対応する導電性モニターパターンの電気特性、例えば抵抗値に基づいて半導体装置が不良になるかどうかを早期に判断することができる。
【発明を実施するための最良の形態】
【００２６】
（１）露光用マスクについて
図３は、本実施形態で使用される分割露光用マスクの平面図である。
【００２７】
その分割露光用マスク２０は、石英基板等の透明基板２１の上にクロム膜等で構成される遮光帯２３を有する。そして、遮光帯２３の開口によって画定される第１、第２サブフィールドSF1、SF2には、クロム膜等の遮光膜よりなるモニターパターン２２と補助モニターパターン２６とが形成される。
【００２８】
また、各サブフィールドSF1、SF2において、スクライブ領域２５よりも内側の部分には、配線等の実パターンに対応した実遮光パターン２４がパターン２２、２６から離れて形成される。
【００２９】
図４（ａ）は、第１、第２サブフィールドSF1、SF2に分けて形成されたモニターパターン２２を繋げた平面図である。
【００３０】
これに示されるように、モニターパターン２２は、始点Sから終点Eに蛇行しながら延在する帯状の平面形状を有する。そして、分割線Dを境にして分割されたモニターパターン２２の一方が第１サブフィールドSF1に形成され、他方が第２サブフィールドSF2に形成される。
【００３１】
分割線Dによるモニターパターン２２の分割の仕方は特に限定されないが、本実施形態では、図示のように分割線Dがモニターパターン２２と複数の点Pにおいて交差するようにモニターパターン２２を分割する。
【００３２】
一方、図４（ｂ）は、第１、第２サブフィールドSF1、SF2に分けて形成された実遮光パターン２４を繋げた平面図である。この例では、実遮光パターン２４は、配線に対応した帯状の平面形状を有する。
【００３３】
（２）露光方法について
次に、上記した分割露光用マスク２０を用いた露光方法について、図５を参照しながら説明する。図５は、本実施形態に係る露光方法について説明するための模式図である。
【００３４】
本実施形態では、ステッパ等の露光装置に分割露光用マスク２０をセットし、ショット領域SRをずらしながら、第１、第２サブフィールドSF1、SF2に分けて形成されたモニターパターン２２の像同士が繋がるようにフォトレジスト４１に対して分割露光を行う。このとき、隣接するショット領域SRの間においてデバイスパターンが途切れるのを防止するために、隣接するショット領域SRの一部同士をオーバーラップ領域（繋ぎ領域）Aにおいて重ねながら露光をする。
【００３５】
このような分割露光により、一つのチップ領域CRのフォトレジスト４３には、オーバーラップ領域Aにおいて繋がれたモニターパターン２２に対応した第１潜像４３ａが形成される。
【００３６】
また、その第１潜像４３ａの横には、補助モニターパターン２６に対応した第２潜像４３ｂが形成される。
【００３７】
そして、シリコン基板３０のデバイス領域には、オーバーラップ領域Aにおいて繋がれた実遮光パターン２４に対応した第３潜像４３ｃが形成される。
【００３８】
本例に係る分割露光では、このように複数のショットを行うことにより、一つのチップ領域CRにおけるフォトレジスト４３を露光する。
【００３９】
（３）半導体装置の製造方法について
次に、上記した露光方法を用いて半導体装置を製造する方法について説明する。本明細においては、導電層からなるモニターパターンの形成方法として、アルミニウム等の導電層を堆積後、エッチングによって導電パターンを形成する場合を例に説明するが、モニターパターンはこの方法によって形成する場合に限定されない。例えば、絶縁膜に形成された溝内にCu等の導電層をCMP（Chemical Mechanical polishing）によって埋め込み形成する方法を用いてもよい。
【００４０】
図６〜図８は、本実施形態に係る半導体装置の製造途中の断面図であり、図９及び図１０はその平面図である。
【００４１】
なお、これらの図では、半導体装置の空き領域Iと、回路が形成されるデバイス領域IIとを併記してある。
【００４２】
最初に、図６（ａ）に示す断面構造を得るまでの工程について説明する。
【００４３】
まず、p型のシリコン基板３０に形成された素子分離溝に素子分離絶縁膜３１を埋め込み、STI(Shallow Trench Isolation)による素子分離構造を作製する。次いで、シリコン基板３０の所定の深さにpウェル３２を形成した後、ゲート絶縁膜３３とゲート電極３４とをこの順にシリコン基板３０上に形成する。
【００４４】
そして、シリコン基板３０の上側全面に酸化シリコン膜等の絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極３４の横に絶縁性サイドウォール３６として残す。その後に、ゲート電極３４の側方のシリコン基板３０にn型不純物をイオン注入することによりソース／ドレイン領域３７を形成する。そのソース／ドレイン領域３７は、チタンシリサイド膜等の金属シリサイド膜３８により低抵抗化される。
【００４５】
以上により、シリコン基板１の活性領域に、ゲート電極３４やソース／ドレイン領域３７等によって構成されるMOSトランジスタTRが形成されたことになる。
【００４６】
次いで、シリコン基板１の上側全面にCVD(Chemical Vapor Deposition)法によりカバー絶縁膜４０と層間絶縁膜４１とを順に形成する。このうち、カバー絶縁膜４０は例えば厚さ約２００nmの窒化シリコン膜よりなり、層間絶縁膜４１は例えば厚さ約８００nmの酸化シリコン膜よりなる。
【００４７】
そして、これらの絶縁膜４０、４１をパターニングしてコンタクトホール４１ａを形成した後、タングステンを主にして構成される導電性プラグ３９をそのコンタクトホール４１ａ内に形成する。
【００４８】
次に、図６（ｂ）に示すように、層間絶縁膜４１と導電性プラグ３９のそれぞれの上に、導電膜４２としてスパッタ法により金属積層膜を形成する。その金属積層膜は、例えば、窒化チタン膜（膜厚１５０nm）、銅含有アルミニウム膜（膜厚５５０nm）、チタン膜（膜厚５nm）、及び窒化チタン膜（膜厚１５０nm）をこの順に形成してなる。
【００４９】
その後、導電膜４２の上にポジ型のフォトレジスト４３を塗布する。
【００５０】
次に、図７（ａ）に示すように、既述の分割露光用マスク２０を用いてフォトレジスト４３に対して分割露光を行う。その分割露光の方法は、図５で説明したのと同じなので、ここでは省略する。
【００５１】
図９は、その分割露光を終えた後の平面図である。これに示されるように、この分割露光によって、空き領域Iにおけるフォトレジスト４３には、モニターパターン２２に対応した形状の第１潜像４３ａと、補助モニターパターン２６に対応した第２潜像４３ｂが形成される。
【００５２】
一方、デバイス領域IIにおけるフォトレジスト４３には、実遮光パターン２４に対応した第３潜像４３ｃが形成される。
【００５３】
続いて、図７（ｂ）に示すように、フォトレジスト４３を現像することにより、第１〜第３潜像４３ａ〜４３ｃ以外のフォトレジスト４３を除去し、これらの潜像で構成されるレジストパターン４４を形成する。
【００５４】
続いて、図８に示すように、このレジストパターン４４をマスクにして導電膜４２をドライエッチングする。その後に、レジストパターン４４は除去される。
【００５５】
図１０は、この工程を終了した後の平面図である。
【００５６】
これに示されるように、デバイス領域IIには、分割露光用マスク２０の実遮光パターン２４に対応した配線（導電パターン）４２ｃが形成される。その配線４２ｃは、MOSトランジスタTR（図６（ａ）参照）と共に、デバイス領域IIにおける回路を構成する。
【００５７】
なお、図４（ｂ）に示したように、実遮光パターン２４は分割線Dを境にして第１、第２サブフィールドSF1、SF2に形成されているため、実遮光パターン２４に対応する配線４２ｃも、層間絶縁膜４１上において、第１サブフィールドSF1に対応する領域（オーバーラップ領域Aよりも右側の領域）と第２サブフィールドSF2に対応する領域（オーバーラップ領域Aよりも左側の領域）の両方にまたがるように形成される。
【００５８】
一方、空き領域Iには、分割露光用マスク２０のモニターパターン２２と補助モニターパターン２６のそれぞれに対応するように、導電性モニターパターン４２ａと補助導電性モニターパターン４２ｂが形成される。これらのモニターパターン４２ａ、４２ｂは、デバイス領域IIの回路から独立しており、完成後の半導体装置では浮遊電位となる。
【００５９】
なお、補助導電性モニターパターン４２ｂは、オーバーラップ領域Aをまたがないように、第１サブフィールドSF1に対応する領域と、第２サブフィールドSF2に対応する領域のそれぞれに収まるように形成され、設計上はモニターパターン２２と同じ平面レイアウトを有する。
【００６０】
また、導電性モニターパターン４２ａと補助導電性モニターパターン４３ａのそれぞれの始点と終点には、後述の検査で使用される導電性試験パッド４２ｐが設けられる。
【００６１】
ここで、導電性モニターパターン４２ａは、分割露光の際のショットの繋ぎ目に位置しており、各ショットが二重露光されるオーバーラップ部Aにおいてその形状が変動しやすく、該オーバーラップ部Aにおいて図示のように幅狭部４２ｎが形成されることがある。
【００６２】
図４（ａ）で説明したように、本実施形態では分割線Dを境にしてモニターパターン２２を分割したので、複数の幅狭部４２ｎは、分割線Dに対応した仮想線（繋ぎ線）VL上に位置するように形成される。
【００６３】
また、同じ理由により、デバイス領域IIに形成された配線４２ｃにも、仮想線VLに沿って幅狭部４２ｎが形成され得る。
【００６４】
これに対し、補助導電性モニターパターン４２ｂは、ショットの繋ぎ目に位置しておらず、仮想線（繋ぎ線）VLと交差していないので、上記のような幅狭部は形成されない。
【００６５】
以上により、本実施形態に係る半導体装置の基本構造が完成した。
【００６６】
（４）半導体装置の検査方法について
次に、上記のように製造された半導体装置の検査方法について説明する。その検査方法には次の二通りの方法がある。いずれの方法も、半導体装置が完成する前の早期の段階、例えば、図２１に示すように、導電性モニターパターン４２ａの上に別の層間絶縁膜９０を形成する前に行うのが好ましい。
【００６７】
第１例
図１１は、本例に係る検査方法について説明するための平面図である。
【００６８】
本例では、導電性モニターパターン４２ａのみを用いて検査を行い、補助導電性モニターパターン４２ｂは使用しない。
【００６９】
検査に際しては、導電性モニターパターン４２ａの始点と終点に設けられた導電性試験パッド４２ｐにプローブ５１、５２を当接させる。次いで、これらのプローブ５１、５２の間に試験電流Iを流し、導電性モニターパターン４２ａにおける電圧降下ΔVを計測する。そして、試験電流Iと電圧降下ΔVから導電性モニターパターン４２ａの抵抗値Rを求める。
【００７０】
この抵抗値Rが予め定めておいた基準値R0よりも大きいと、導電性モニターパターン４２ａの幅狭部４２ｎが許容範囲を超えて狭くなっており、オーバーラップ部Aにおける配線４２ｃの抵抗値も設計上の許容範囲を超えて高くなっていると推測できる。
【００７１】
そこで、本例では、抵抗値Rが基準値R0よりも大きい場合には、最終的に得られる半導体装置が不良になると判断する。
【００７２】
一方、この抵抗値Rが基準値R0以下である場合には、オーバーラップ部Aにおける配線４２ｃの変形に起因した不良は発生しないと判断する。
【００７３】
例えば、導電性モニターパターン４２ａの線幅が０．３５μmの場合、プローブ５１、５２のそれぞれの電位が３V、２．９Vで上記の電圧降下ΔVが０．１Vとなり、抵抗値Rが数Ω程度の場合には不良が発生しないと判断する。
【００７４】
このような検査は、導電性モニターパターン４２ａを形成した時点で、ウエハレベルで行うことができる。そのため、製品として出荷される直前の半導体装置に対して行われる電気的試験まで待たなくても、分割露光に起因した不良があるかどうかを製造工程の早い段階で簡便に発見することができる。
【００７５】
しかも、本実施形態では、導電性モニターパターン４２ａを蛇行させることにより、導電性モニターパターン４２ａを仮想線VLと複数の点で交わるようにしたので、導電性モニターパターン４２ａに複数の幅狭部４２ｎが形成され得るようになる。そのため、幅狭部４２ｎにおける導電性モニターパターン４２ａの変形の度合いを抵抗値Rに高い感度で反映させることが可能となり、半導体装置が不良になるかどうかの判断の精度を高くすることができる。
【００７６】
第２例
図１２は、本例に係る検査方法について説明するための平面図である。
【００７７】
本例では、導電性モニターパターン４２ａと補助導電性モニターパターン４２ｂの両方を用いて検査を行う。
【００７８】
検査に際しては、第１例と同様にプローブ５１、５２を用いることにより、導電性モニターパターン４２ａの抵抗値R1と、補助導電性モニターパターン４２ｂの抵抗値R2とを求める。
【００７９】
既述のように、補助導電性モニターパターン４２ｂには幅狭部が形成されていないので、補助導電性モニターパターン４２ｂの抵抗値R2は幅狭部がない場合の基準抵抗値として使用し得る。
【００８０】
そこで、本例では、その抵抗値R2を基準抵抗値として用い、抵抗値R1、R2を比較して差R1−R2が許容値ΔRよりも大きい場合には、オーバーラップ部Aにおける配線４２ｃの変形が原因で最終的に得られる半導体装置が不良になると判断する。
【００８１】
一方、上記の差R1−R2が許容値ΔR以下の場合には、半導体装置は不良にならないと判断する。
【００８２】
本例でも、各導電性モニターパターン４２ａ、４２ｂを形成した時点でウエハレベルで検査を行うことができるので、分割露光が原因で発生する不良を製造工程の早い段階で発見することができる。
【００８３】
（５）変形例について
上記した実施形態では、導電性モニターパターン４２ａの抵抗を測定することで半導体装置の不良を発見するようにしたが、本発明はこれに限定されず、以下のようにして積層された導電パターンと導電性プラグを合わせた抵抗を測定するようにしてもよい。
【００８４】
図１３〜図１５は本変形例に係る半導体装置の製造途中の断面図であり、図１６〜図１９はその平面図である。
【００８５】
この半導体装置を形成するには、既述の図６（ａ）の工程に従うことにより、図１３（ａ）に示すように、シリコン基板３０の上方に層間絶縁膜４１を形成する。
【００８６】
そして、図６（ｂ）〜図８で説明した導電性モニターパターン４２ａと配線４２ｃの形成工程と同じ工程を行うことにより、空き領域Iとデバイス領域IIのそれぞれにおける層間絶縁膜４１の上に、分割露光を用いたパターニングで下層導電パターン６１ａと下層配線６１ｃとを形成する。
【００８７】
図１６は、この工程を終了した後の平面図である。これに示されるように、分割露光のオーバーラップ領域A1では、二重露光によるオーバードーズに起因した幅狭部６１ｎが下層導電パターン６１ａや下層配線６１ｃに形成されることがある。
【００８８】
次に、図１３（ｂ）に示す断面構造を得るまでの工程について説明する。
【００８９】
まず、下層導電パターン６１ａと下層配線６１ｃのそれぞれの上にCVD法により層間絶縁膜６２として例えば酸化シリコン膜を形成する。次いで、分割露光を用いたフォトリソグラフィとエッチングによりこの層間絶縁膜６２をパターニングし、下層導電パターン６１ａと下層配線６１ｃのそれぞれの上にホール６２ａを形成する。
【００９０】
そして、ホール６２ａ内と層間絶縁膜６２のそれぞれの上に、スパッタ法によりグルー膜として例えば窒化チタン膜を形成した後、そのグルー膜の上にCVD法で例えばタングステン膜を形成し、ホール６２ａをタングステン膜で完全に埋め込む。その後に、層間絶縁膜６２上の余分なグルー膜とタングステン膜とをCMP(Chemical Mechanical Polishing)法により研磨して除去し、これらの膜をホール６２ａ内に導電性プラグ６３として残す。
【００９１】
図１７は、この工程を終了した後の平面図である。
【００９２】
ホール６２ａは分割露光により形成されるが、分割露光のオーバーラップ領域A2にホール６２ａは位置していないので、オーバードーズ等に起因した変形はホール６２ａには発生しない。
【００９３】
次に、図１４に示すように、下層導電パターン６１ａや下層配線６１ｃと同様に、図６（ｂ）〜図８の工程に従って、空き領域Iとデバイス領域IIのそれぞれにおける層間絶縁膜６２の上に、分割露光を用いたパターニングで上層導電パターン６４ａと上層配線６４ｃとを形成する。
【００９４】
本例では、このようにして空き領域Iに形成された下層導電パターン６１ａ、導電性プラグ６３、及び上層導電パターン６４ａの積層体が検査対象の導電性モニターパターン９０となる。
【００９５】
なお、この例では、下層導電パターン６１ａと上層導電パターン６４ａの両方を、分割露光を用いたパターニングで形成したが、これらのうちの一方のみに対して分割露光を採用するようにしてもよい。
【００９６】
図１８は、この工程を終了した後の平面図である。
【００９７】
同図に示されるように、本工程の分割露光のオーバーラップ領域A3では、オーバードーズ等によって上層導電パターン６４ａや上層配線６４ｃが変形し、これらに幅狭部６４ｎが形成されることがある。
【００９８】
次いで、図１５に示すように、既述の層間絶縁膜６２と導電性プラグ６３の形成方法と同じ方法を用いて、上層導電パターン６４ａと上層配線６４ｃのそれぞれの上に層間絶縁膜６７と導電性プラグ６８とを形成する。
【００９９】
更に、層間絶縁膜６７と導電性プラグ６８のそれぞれの上にスパッタ法で金属積層膜を形成し、その金属積層膜をパターニングすることにより、空き領域Iに第１、第２導電性試験パッド７０ｐ、７０ｑを形成すると共に、デバイス領域IIに最終配線７０ｃを形成する。
【０１００】
ここまでの工程により、本例に係る半導体装置の基本構造が完成する。
【０１０１】
図１９は、その半導体装置の平面図である。
【０１０２】
これに示されるように、空き領域Iでは、第１、第２導電性試験パッド７０ｐ、７０ｑがそれぞれ二つずつ形成される。
【０１０３】
本例では、下層（導電パターン４１ａと配線４１ｂ）の形成工程、ホール６２ａの形成工程、上層（導電パターン６１ａと配線６１ｂ）、及び最終層（第１、第２導電性試験パッド７０ｐ、７０ｑと配線７０ｃ）の形成工程の全てにおいて、分割露光を用いたパターニングが行われる。そして、各パターニングでは、各々のオーバーラップ領域A1〜A4が一致するように分割露光が行われる。
【０１０４】
図２０は、この半導体装置の検査方法について説明するための平面図である。
【０１０５】
検査に際しては、図示のように、二つの第１導電性試験パッド７０ｐのうちの一つにプローブ５１を当接させると共に、第２導電性試験パッド７０ｑのうちの一つにプローブ５２を当接させ、これらのプローブ５１、５２の間に試験電流を流す。
【０１０６】
その試験電流Iは、導電性モニターパターン９０を構成する下層導電パターン６１ａ、導電性プラグ６３、及び上層導電パターン６４ａを順に流れ、試験電流Iがこれらの要素を流れたことに伴う電圧降下ΔVがプローブ５１、５２の間に発生する。
【０１０７】
本例では、その電圧降下ΔVと試験電流Iとに基づいて、下層導電パターン６１ａ、導電性プラグ６３、及び上層導電パターン６４ａの全てを合わせた抵抗値Rを求める。
【０１０８】
その抵抗値Rには、下層導電パターン６１ａと上層導電パターン６４ａのそれぞれの幅狭部６１ｎ、６４ｎに起因する抵抗の他に、導電性プラグ６３のコンタクト抵抗も含まれる。
【０１０９】
よって、本発明では、抵抗値Rが基準値R0よりも大きい場合、幅狭部６１ｎ、６４ｎが原因で発生する不良の他に、導電性プラグ６３のコンタクト抵抗が高いことで発生する不良も早期に発見することができる。
【０１１０】
また、抵抗値Rが基準値R0以下の場合には、幅狭部６１ｎ、６４ｎとコンタクト抵抗が原因で半導体装置が不良になることはないと判断できる。また、繋ぎ位置に配置されたデバイスの電気特性に影響を及ぼすような位置ずれが発生していないことも確認できる。
【０１１１】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、上記では配線４２ｃと同じ層に導電性モニターパターン４２ａを形成したが、これに代えて、ゲート電極３４と同じ層に導電性モニターパターンを形成し、分割露光に起因したゲート電極３４の不良を発見するようにしてもよい。
【０１１２】
また、絶縁膜に配線溝を形成し、該配線溝内に銅等の配線材料を埋め込んで配線を形成するダマシンプロセスに本発明を適用してもよい。以下に、そのダマシンプロセスについて、図２２及び図２３を参照しながら説明する。
【０１１３】
まず、既述の図６（ａ）の工程を行った後、図２２（ａ）に示すように、層間絶縁膜４１と導電性プラグ３９のそれぞれの上に、エッチングストッパ膜８０として窒化シリコン膜をCVD法により形成する。
【０１１４】
更に、そのエッチングストッパ膜８０の上に、後で配線が埋め込まれる絶縁膜８１として、CVD法により酸化シリコン膜を形成する。
【０１１５】
そして、図６（ｂ）〜図７（ｂ）で説明した工程に従い、その絶縁膜８１の上にレジストパターン４４を形成する。
【０１１６】
次いで、図２２（ｂ）に示すように、レジストパターン４４をマスクにしてエッチングストッパ膜８０と絶縁膜８１とをドライエッチングすることにより、レジストパターン４４の窓の下のこれらの膜に溝８１ａを形成する。
【０１１７】
そのドライエッチングは２ステップで行われ、第１のステップではエッチングストッパ膜８０の表面上でエッチングが停止するように、絶縁膜８１を選択的にエッチングする。そして、第２のステップでは、エッチングストッパ膜８０をエッチングする。
【０１１８】
その後に、レジストパターン４４は除去される。
【０１１９】
次に、図２３（ａ）に示すように、溝８１ａ内と絶縁膜８１の上面に、スパッタ法によりバリアメタル膜８３として窒化タンタル膜を形成する。
【０１２０】
更に、このバリアメタル膜８３の上に電解めっきにより導電膜８５として銅膜を形成し、その導電膜８５で溝８１ａを完全に埋め込む。
【０１２１】
その後に、図２３（ｂ）に示すように、絶縁膜８１の上の余分なバリアメタル膜８３と導電膜８５とをCMP法により研磨する。これにより、空き領域Iにおける溝８５ａにモニターパターン２２（図３参照）に対応した導電性モニターパターン８５ａが形成されると共に、デバイス領域IIにおける溝８５ａに配線８５ｃが形成される。
【０１２２】
以上により、ダマシンプロセスによる配線の形成が終了する。
【０１２３】
図２４は、この工程を終了後の平面図である。
【０１２４】
図２４に示されるように、空き領域Iには、導電性モニターパターン８５ａと同じ形成方法により補助導電性モニターパターン８５ｂも形成される。そして、これらの導電性モニターパターン８５ａ、８５ｂのそれぞれの始点と終点には、検査で使用される導電性試験パッド８５ｐが設けられる。
【０１２５】
このようなダマシン法で形成された導電性モニターパターン８５ａ、８５ｂでも、図１１又は図１２で説明した検査方法に従って検査を行うことにより、最終的に完成する半導体装置が不良になるかどうかを判断することができる。
【０１２６】
以下に、本発明の特徴を付記する。
【０１２７】
（付記１）  半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に導電膜を形成する工程と、
前記導電膜の上にフォトレジストを塗布する工程と、
第１サブフィールドと第２サブフィールドとが画定された露光用マスクを用いて、該第１、第２サブフィールドのそれぞれに分けて形成されたモニターパターンの像同士が繋がるように、前記フォトレジストを分割露光する工程と、
前記フォトレジストを現像してレジストパターンにする工程と、
前記レジストパターンをマスクにして前記導電膜をエッチングすることにより、前記モニターパターンに対応した導電性モニターパターンを形成する工程と、
前記導電性モニターパターンの電気特性を測定するする工程と、
を有することを特徴とする半導体装置の製造方法。
【０１２８】
（付記２）  半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上にフォトレジストを塗布する工程と、
第１サブフィールドと第２サブフィールドとが画定された露光用マスクを用いて、該第１、第２サブフィールドのそれぞれに分けて形成されたモニターパターンの像同士が繋がるように、前記フォトレジストを分割露光する工程と、
前記フォトレジストを現像してレジストパターンにする工程と、
前記レジストパターンをマスクにして前記絶縁膜をエッチングして、前記絶縁膜に溝を形成する工程と、
を前記溝に導電膜を形成することにより前記モニターパターンに対応した導電性モニターパターンを形成する工程と、
前記導電性モニターパターンの電気特性を測定するする工程と、
を有することを特徴とする半導体装置の製造方法。
【０１２９】
（付記３）  前記電気特性は、前記導電性モニターパターンの抵抗値であることを特徴とする付記１又は２に記載の半導体装置の製造方法。
【０１３０】
（付記４）  前記導電性モニターパターンは、帯状パターンを有する導電性パターンであり、前記電気特性を測定する工程は、前記導電性モニターパターンの始点と終点の間の抵抗を測定して行われることを特徴とする付記１乃至３のいずれかに記載の半導体装置の製造方法。
【０１３１】
（付記５）  前記フォトレジストを分割露光する工程は、隣接するショットの一部同士が重なるようにして行われることを特徴とする付記１乃至４のいずれかに記載の半導体装置の製造方法。
【０１３２】
（付記６）  前記露光用マスクの前記モニターパターンは蛇行しながら延在する帯状の平面形状を有し、分割線を境にして分割された前記モニターパターンの一方が前記第１サブフィールドに形成され、他方が前記第２サブフィールドに形成されたことを特徴とする付記１乃至５に記載の半導体装置の製造方法。
【０１３３】
（付記７）  前記分割線と前記モニターパターンとが複数の点で交差することを特徴とする付記６に記載の半導体装置の製造方法。
【０１３４】
（付記８）  前記導電性モニターパターンを形成する工程において、該導電性モニターパターンを前記半導体基板の空き領域に形成すると共に、前記半導体基板のデバイス領域に、前記第１サブフィールドに対応する領域と前記第２サブフィールドに対応する領域の両方にまたがるように、回路を構成する導電パターンを形成することを特徴とする付記１に記載の半導体装置の製造方法。
【０１３５】
（付記９）  前記導電性モニターパターンを形成する工程において、前記第１サブフィールドに対応する領域又は前記第２サブフィールドに対応する領域に収まるように、前記導電性モニターパターンと同じ平面レイアウトを有する補助導電パターンを形成し、
前記導電性モニターパターンの電気特性を測定する工程において、前記導電性モニターパターンと前記補助導電性モニターパターンのそれぞれの抵抗値を比較することを特徴とする付記１乃至８に記載の半導体装置の製造方法。
【０１３６】
（付記１０）  前記導電性モニターパターンとして、下層導電パターンと、導電性プラグと、上層導電パターンとの積層体を使用し、
前記下層導電パターンと前記上層導電パターンの少なくとも一方が、繋ぎ線をまたいで形成されることを特徴とする付記１乃至９に記載の半導体装置の製造方法。
【０１３７】
（付記１１）  前記導電性モニターパターンの前記抵抗値を測定する工程の後、前記導電性モニターパターン上に絶縁膜を形成する工程を有することを特徴とする付記１乃至１０に記載の半導体装置の製造方法。
【０１３８】
（付記１２）  分割露光法を用いて形成された半導体装置において、
前記分割露光における繋ぎ線をまたいで形成された導電性モニターパターンを有することを特徴とする半導体装置。
【０１３９】
（付記１３）  前記導電性モニターパターンの平面形状は、蛇行しながら延在し、且つ、前記繋ぎ線と複数の点で交差する帯状であることを特徴とする付記１２に記載の半導体装置。
【０１４０】
（付記１４）  帯状の前記前記導電性モニターパターンの始点と終点に導電性試験パッドが設けられたことを特徴とする付記１３に記載の半導体装置。
【０１４１】
（付記１５）  前記導電性モニターパターンは、前記半導体基板の空き領域に形成され、前記半導体基板のデバイス領域に形成された回路から独立していることを特徴とする付記１１乃至１４に記載の半導体装置。
【０１４２】
（付記１６）  前記導電性モニターパターンは、下層導電パターンと、導電性プラグと、上層導電パターンとの積層体で構成されることを特徴とする付記１１乃至１５に記載の半導体装置。
【０１４３】
（付記１７）  前記導電性モニターパターンと同じ平面レイアウトを有し、前記繋ぎ線と交差しない補助導電性モニターパターンを有することを特徴とする付記１１乃至１６に記載の半導体装置。
【０１４４】
（付記１８）  第１サブフィールドと第２サブフィールドとが画定された透明基板と、
分割線を境にして前記第１サブフィールドと前記第２サブフィールドのそれぞれに分けて形成されたモニターパターンと、
を有することを特徴とする分割露光用マスク。
【０１４５】
（付記１９）  前記モニターパターンは蛇行しながら延在する帯状の平面形状を有し、分割線を境にして分割された前記モニターパターンの一方が前記第１サブフィールドに形成され、他方が前記第２サブフィールドに形成されたことを特徴とする付記１８に記載の分割露光用マスク。
【０１４６】
（付記２０）  前記分割線と前記モニターパターンとが複数の点で交差することを特徴とする付記１９に記載の分割露光用マスク。
【図面の簡単な説明】
【０１４７】
【図１】図１は、分割露光方式について説明するための模式図である。
【図２】図２は、分割露光が原因で変形したデバイスパターンの平面図である。
【図３】図３は、本発明の実施の形態で使用される露光用マスクの平面図である。
【図４】図４（ａ）は、第１、第２サブフィールドに分けて形成されたモニターパターンを繋げた平面図であり、図４（ｂ）は、第１、第２サブフィールドに分けて形成された実遮光パターンを繋げた平面図である。
【図５】図５は、本発明の実施の形態における露光方法について説明するための模式図である。
【図６】図６（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その１）である。
【図７】図７（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その２）である。
【図８】図８は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その３）である。
【図９】図９は、本発明の実施の形態に係る半導体装置の製造途中の平面図（その１）である。
【図１０】図１０は、本発明の実施の形態に係る半導体装置の製造途中の平面図（その２）である。
【図１１】図１１は、本発明の実施の形態の第１例に係る半導体装置の検査方法について説明するための平面図である。
【図１２】図１２は、本発明の実施の形態の第２例に係る半導体装置の検査方法について説明するための平面図である。
【図１３】図１３（ａ）、（ｂ）は、本発明の実施の形態の変形例に係る半導体装置の製造途中の断面図（その１）である。
【図１４】図１４は、本発明の実施の形態の変形例に係る半導体装置の製造途中の断面図（その２）である。
【図１５】図１５は、本発明の実施の形態の変形例に係る半導体装置の製造途中の断面図（その３）である。
【図１６】図１６は、本発明の実施の形態の変形例に係る半導体装置の製造途中の平面図（その１）である。
【図１７】図１７は、本発明の実施の形態の変形例に係る半導体装置の製造途中の平面図（その２）である。
【図１８】図１８は、本発明の実施の形態の変形例に係る半導体装置の製造途中の平面図（その３）である。
【図１９】図１９は、本発明の実施の形態の変形例に係る半導体装置の製造途中の平面図（その４）である。
【図２０】図２０は、本発明の実施の形態の変形例に係る半導体装置の検査方法について説明するための平面図である。
【図２１】図２１は、導電性モニターパターンの上に別の層間絶縁膜を形成した場合の断面図である。
【図２２】図２２は、ダマシンプロセスについて説明するための断面図（その１）である。
【図２３】図２３は、ダマシンプロセスについて説明するための断面図（その２）である。
【図２４】図２４は、ダマシンプロセスにより得られた導電性モニターパターンの平面図である。
【符号の説明】
【０１４８】
１…半導体基板、２…デバイスパターン、２ｎ…細幅部、１０…透明基板、１１…遮光パターン、２１…透明基板、２２…モニターパターン、２３…遮光帯、２４…実遮光パターン、２５…スクライブ領域、２６…補助モニターパターン、３０…シリコン基板、３１…素子分離絶縁膜、３２…pウェル、３３…ゲート絶縁膜、３４…ゲート電極、３６…絶縁性サイドウォール、３７…ソース／ドレイン領域、３８…金属シリサイド膜、３９…導電性プラグ、４０…カバー絶縁膜、４１…層間絶縁膜、４１ａ…コンタクトホール、４２…導電膜、４２ａ…導電性モニターパターン、４２ｂ…補助導電性モニターパターン、４２ｃ…配線、４２ｐ…導電性試験パッド、４３…フォトレジスト、４３ａ〜４３ｃ…第１〜第３潜像、４４…レジストパターン、５１、５２…プローブ、６１ａ…下層導電パターン、６１ｃ…下層配線、６２…層間絶縁膜、６２ａ…ホール、６３…導電性プラグ、６４ａ…上層導電パターン、６４ｃ…上層配線、６７…層間絶縁膜、７０ｃ…最終配線、７０ｐ、７０ｑ…第１、第２導電性試験パッド、８０…エッチングストッパ膜、８１…絶縁膜、８１ａ…溝、８３…バリアメタル膜、８５…導電膜、８５ａ…導電性モニターパターン、８５ｂ…補助導電性モニターパターン、８５ｃ…配線、A…オーバーラップ領域、SF1、SF2…第１、第２サブフィールド、SR…ショット領域、CR…チップ領域。
【図１】
2008244254.tif 000003
【図２】
2008244254.tif 000004
【図３】
2008244254.tif 000005
【図４】
2008244254.tif 000006
【図５】
2008244254.tif 000007
【図６】
2008244254.tif 000008
【図７】
2008244254.tif 000009
【図８】
2008244254.tif 000010
【図９】
2008244254.tif 000011
【図１０】
2008244254.tif 000012
【図１１】
2008244254.tif 000013
【図１２】
2008244254.tif 000014
【図１３】
2008244254.tif 000015
【図１４】
2008244254.tif 000016
【図１５】
2008244254.tif 000017
【図１６】
2008244254.tif 000018
【図１７】
2008244254.tif 000019
【図１８】
2008244254.tif 000020
【図１９】
2008244254.tif 000021
【図２０】
2008244254.tif 000022
【図２１】
2008244254.tif 000023
【図２２】
2008244254.tif 000024
【図２３】
2008244254.tif 000025
【図２４】
2008244254.tif 000026