(57)【要約】      （修正有）【課題】高価な製造装置を設置することなく、銅を含む配線層の腐食が発生せず、配線層を構成する銅とポリイミド前駆体との反応による配線層の劣化を防止することができる半導体装置の製造方法を提供する。【解決手段】少なくとも銅を含有する配線層６を形成する工程と、配線層６上にポリイミド層７を形成する工程を有する半導体装置の製造方法であり、ポリイミド層７を形成する工程は、ポリイミド層７を不活性ガス中で重合することを特徴としている。【選択図】図４
2008244237.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも銅を含有する配線層を形成する工程と、該配線層上にポリイミド層を形成する工程を有する半導体装置の製造方法において、
前記ポリイミド層を形成する工程は、前記ポリイミド層を不活性ガス中で重合することを特徴とする半導体装置の製造方法。
【請求項２】
前記配線層を形成する工程では、電極パッドとポストを接続することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記配線層を形成する工程では、半導体素子と電極パッドを接続することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳しくは少なくとも銅を含む配線層上にポリイミド層を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
配線層上にポリイミド層を形成する特許文献として、たとえば特許文献１がある。特許文献１に記載の半導体装置の製造方法を、特許文献１に添付されている図１−図９を用いて説明する。
絶縁膜（パッシベーション膜：３）と第１のポリイミド層（樹脂層：ｒ）とを、電極パッド（Ａｌ電極：１）が開口するように形成する。その後、全面にＣｕ薄膜層６を形成する。その後、フォトレジストＰＲ１を塗布し、フォトレジストＰＲ１に開口を形成する。その後、フォトレジストＰＲ１の開口内に、めっきにより銅からなる配線層７を形成する。その後、配線層７上にポスト８を形成する。その後、配線層７とポスト８とを被覆するように、Ｓｉ３Ｎ４膜ＳＮをプラズマＣＶＤ法で形成する。その後、ポリイミド層Ｒを形成する。
【０００３】
特許文献１に記載の半導体装置の製造方法においては、銅からなる配線層７とポリイミド樹脂Ｒとの間にＳｉ３Ｎ４膜ＳＮを設けている。このため、配線層７とポリイミド層Ｒとが直接接触しない構造となっている。したがって、銅からなる配線層７をＳｉ３Ｎ４膜ＳＮで被覆すれば、イミド化時の高温反応でイミド層が銅と反応することはない。
Ｓｉ３Ｎ４膜ＳＮは、ＳｉＯ２膜よりもバリア材として優れ、しかもプラズマＣＶＤ法による成膜では、ステップカバレージも良好である。
【０００４】
【特許文献１】特許第３８１３３６７号（段落００３７−段落００６２、および図１−図９）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置を実装するガラスエポキシなどの樹脂基板と、シリコンからなる半導体基板との熱膨張係数の差により、応力が発生する。この応力は、ポスト根元部のコーナーへ集中する。Ｓｉ３Ｎ４膜は硬く脆い特性を有する。
よって、熱膨張係数の差によって発生した応力が起因となって、Ｓｉ３Ｎ４膜にクラックが発生する。Ｓｉ３Ｎ４膜のクラックから水分が浸入して配線層が腐食される。その結果、配線層は、抵抗値の増加や断線が発生するという問題点がある。
【０００６】
さらに、引用文献１では、ポスト上のＳｉ３Ｎ４膜を開口するために、以下の製造方法を行なっている。すなわち、メタルマスクを用いて露光処理と、現像処理とを行ないポスト上のポリイミド層を開口する。露光処理はフォトリソグラフィー装置を使用する。その後、ポリイミド層をマスクにして、ポスト頂部のＳｉ３Ｎ４膜をエッチング除去する。
このため製造工程が長く、かつ複雑な処理工程を行なう必要がある。また、高価なプラズマＣＶＤ装置やフォトリソグラフィー装置を設置しなければならない。その結果、製造コストが上昇するという問題点もある。
【０００７】
本発明の目的は、上記の問題点を解決して、高価な製造装置を設置することなく、少なくとも銅を含む配線層の腐食が発生せず、配線層を構成する銅とポリイミド前駆体との反応による配線層の劣化を防止できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記する目的を達成するために、本発明の半導体装置の製造方法では、下記記載の手段を採用する。
本発明の半導体装置の製造方法は、少なくとも銅を含有する配線層を形成する工程と、該配線層上にポリイミド層を形成する工程を有する半導体装置の製造方法において、前記ポリイミド層を形成する工程は、前記ポリイミド層を不活性ガス中で重合することを特徴とする。
本発明の半導体装置の製造方法における前記配線層を形成する工程では、電極パッドとポストを接続することを特徴とする。
本発明の半導体装置の製造方法における前記配線層を形成する工程では、半導体素子と電極パッドを接続することを特徴とする。
【発明の効果】
【０００９】
少なくとも銅を含む配線層上にポリイミド層を形成する本発明の製造方法では、ポリイミド前駆体のキュアを、不活性ガス中の低酸素雰囲気で加熱処理して行なう。この結果、配線層の酸化による劣化や配線層とポリイミド層の密着性低下を防止できる。
また、本発明の半導体装置の製造方法では、配線層を覆うＳｉ３Ｎ４膜を形成する必要が無い。したがって、Ｓｉ３Ｎ４膜のクラック発生によって生じる配線層の腐食は発生しない。さらに、高価な装置を設置する必要も無い。この結果、製造コストの上昇もない。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて本発明を実施するための最良の形態における半導体装置の製造方法を説明する。図１−図４、および図６−図１０は、本発明の半導体装置の製造方法を示す断面図である。図５は、本発明の半導体装置の製造方法におけるポリイミド前駆体をキュアする時間と温度との関係を示す図面である。
はじめに、再配置配線の配線層上にポリイミド層を形成する実施形態の製造方法を、図１−図９を用いて説明する。なお、図１−図４、および図６−図９では、半導体基板の内部に形成するトランジスタやダイオードなどの能動素子や、抵抗や容量などの受動素子や、コンタクトホールや、複数のメタル層などの図示を省略している。
【００１１】
図１に示すように、入出力端子となる電極パッド２を半導体基板１に形成する。電極パッド２は、半導体基板１の周縁部で、かつ素子間分離絶縁膜（図示せず）上に形成する。
その後、電極パッド２を含む半導体基板１上の全面に絶縁膜３を形成する。その後、フォトリソグラフィー技術とエッチング技術を用いて、電極パッド２の中央領域が開口するように、絶縁膜３をパターニングする。電極パッド２の周辺部から水分の侵入を防ぐために、電極パッド２周辺部は絶縁膜３で被覆することが望ましい。絶縁膜３はパッシベーション膜とも呼ばれ、窒化シリコン膜やポリイミド樹脂からなる。そして、半導体基板１に形成した前記の能動素子や受動素子なども、絶縁膜３にて被覆される。
【００１２】
その後、第１のポリイミド層４を形成する。この第１のポリイミド層４は、再配置配線における配線層と半導体基板１とを絶縁する役割を具える。
第１のポリイミド層４は、以下に記載する処理工程によって形成する。感光性ポリイミド前駆体の液状樹脂をスピンコート法で形成する。すなわち、回転させた半導体基板１上に感光性ポリイミド前駆体の液状樹脂を滴下することにより、感光性ポリイミド前駆体の液状樹脂を、数μｍから数十μｍの膜厚で形成する。その後、感光性ポリイミド前駆体の樹脂膜に対して、フォトリソグラフィー技術を適用して、露光処理および現像処理を行ない、電極パッド２の中央部が開口するように、感光性ポリイミド前駆体をパターニングする。その後、温度３００℃〜４５０℃程度の加熱処理を行ない、ポリイミド前駆体を熱硬化反応により重合させて、図２に示す第１のポリイミド層４とする。
【００１３】
その後、配線層を形成する。この配線層は、電極パッド２と再配置電極パッド（図４に図示している）とを接続して、突起電極を半導体基板１の素子領域上に再配置するための導電層である。この配線層は、第１の配線層５と第２の配線層６から構成する。
下層の第１の配線層５は、チタン・タングステン（ＴｉＷ）合金からなる。上層の第２の配線層６は、銅（Ｃｕ）からなる。この第１の配線層５と第２の配線層６とは、スパッタリング装置で形成する。このスパッタリング装置を用いて２層の配線層５、６を形成するときは、チャンバー内の減圧状態を解除すること無く、半導体基板１上の全面に連続的に形成する。このように成膜すれば、配線層５、６間に密着性を阻害する酸化膜や不純物層が形成されない。
その後、フォトリソグラフィー技術とエッチング技術を適用して、電極パッド２から突起電極形成予定領域である再配置電極パッドまで延在するように、第１の配線層５と第２の配線層６とを、図３に示すようにパターニングする。
【００１４】
その後、第２のポリイミド層７を、以下に記載する処理工程を行なうことによって形成する。回転させた半導体基板１上に感光性ポリイミド前駆体の液状樹脂を滴下するスピンコート法で、感光性ポリイミド前駆体を形成する。この感光性ポリイミド前駆体の液状樹脂は、数μｍから数十μｍの膜厚で形成する。その後、フォトリソグラフィー技術を適用して、露光処理および現像処理を行ない、実装基板と接続するための突起電極の形成予定領域である再配置電極パッド１０が開口するように、感光性ポリイミド前駆体の液状樹脂被膜をパターニングする。
ここからが、本発明のポイントとなる製造方法である。キュア前のポリイミド前駆体は非常に活性である。このため、酸素を含む雰囲気である大気中でポリイミド前駆体をキュアすると、前記したように、第２のポリイミド層７の劣化や、銅からなる第２の配線層６の酸化が発生する。そこで、本発明の製造方法では、感光性ポリイミド前駆体を、不活性ガス、たとえば窒素（Ｎ２）ガス雰囲気の低酸素雰囲気中でキュアする。この結果、第２のポリイミド層７の劣化や、銅からなる第２の配線層６の酸化は発生しない。
【００１５】
図５は、感光性ポリイミド前駆体のキュアを行なう温度プロファイルを示す図面である。キュアしたのちの膜厚が５μｍ以上のポリイミド層では、階段型の温度プロファイルを用いてキュアすることが望ましい。すなわち、図５に示すように、３５０℃で２時間程度のキュアの前に、１５０℃で１時間程度の予備加熱を行なう。この予備加熱は、ポリイミド前駆体を溶解している溶媒（一般的にＮＭＰ）を、重合反応が始まる前に蒸発させることを目的として行なう。なお、キュアしたのちの膜厚が３μｍ程度またはそれ以下のポリイミド層では、前記した溶媒が蒸発しやすいことから、予備加熱を省略してもよい。
感光性ポリイミド前駆体のキュア処理は、低酸素濃度の雰囲気とするための不活性ガスを導入することが可能な熱風循環型の低酸素オーブンを用いる。この低酸素オーブンは、縦型炉や横型炉のいずれでもよい。
【００１６】
内容積が１０００リットル程度のオーブンを使用する場合、不活性ガスとして窒素ガス（Ｎ２）を２５０リットル／分程度の流量でオーブン内に導入し、加熱前に酸素濃度を１００ｐｐｍ以下とする。低酸素オーブンには、酸素濃度計を設けて酸素濃度を常時計測する。その後、感光性ポリイミド前駆体を、図５に示すような温度プロファイルで加熱処理して重合を行なう。その結果、図４に示す第２のポリイミド層７を形成することができる。
キュア処理が終了して、半導体基板１が室温へ冷却したのちに、窒素ガスの供給を停止して、低酸素オーブン内の酸素濃度を大気中の酸素濃度へ戻す。なお、図５に示す温度プロファイルでは、最初と最後の温度は室温状態としているが、５０℃程度でもよい。また、低酸素オーブン内の酸素濃度が１００ｐｐｍ以下に到達して一定時間が経過したのちは、窒素ガス流量を下げ、１５０リットル／分程度の流量としてもよい。窒素ガス流量を下げても、オーブン内の酸素濃度を１００ｐｐｍ以下に維持することが可能である。このよ
うに窒素ガス流量を少なくすれば、窒素ガス使用量を低減でき、製造コストを低くできる。
【００１７】
その後、図６に示すように、半導体基板１上の全面に第１の共通電極層８と第２の共通電極層９を形成する。下層の第１の共通電極層８は、０．１μｍ〜０．５μｍの厚さのチタン・タングステン合金である。上層の第２の共通電極層９は、厚さが０．２μｍ〜１．０μｍの銅である。この第１の共通電極層８と第２の共通電極層９とは、スパッタリング装置で形成する。このスパッタリング装置を用いて２層の共通電極層８、９を形成するときは、チャンバー内の減圧状態を解除すること無く、半導体基板１上の全面に連続的に形成する。このように成膜すれば、共通電極層８、９間に密着性を阻害する酸化膜や不純物層が形成されない。
この多層構造の第１の共通電極層８、および第２の共通電極層９は、再配置電極パッド１０と、後述する工程で形成するポストや突起電極との接続層の役割と相互拡散を抑制するバリア層の役割とを具える。さらに、共通電極層８、９は、ポストと突起電極を電解メッキ法にて形成するとき、メッキ電極としての役割も具える。
【００１８】
その後、第２の共通電極層９上に感光性レジスト１１を形成する。感光性レジスト１１は、スピンコート法により形成する。そして、５μｍ〜２０μｍの厚さで感光性レジスト１１を形成する。その後、フォトリソグラフィー技術である露光処理と現像処理を行ない、再配置電極パッド１０が開口するように、感光性レジスト１１をパターニングする。
この感光性レジスト１１は、開口部である再配置電極パッド１０の領域に、選択的にポストと半田層とを形成する役割をもつ。すなわち、感光性レジスト１１は、メッキマスクとして機能する。
【００１９】
その後、図７に示すように、感光性レジスト１１開口内の第２の共通電極層９上にポスト１２を形成する。このポスト１２は、銅からなり、電解メッキ法により形成する。この電解メッキ処理のとき、第１の共通電極層８と第２の共通電極層９とをメッキの電極として使用する。ポスト１２は、５μｍ〜２５μｍの厚さで形成する。
ポスト１２は、後述の工程で形成する半田層と第２の共通電極層９との相互拡散を防ぐバリア層としての役割を具える。ポスト１２材料としては、銅以外に、ニッケルや、ニッケル合金も適用可能である。
【００２０】
その後、図８に示すように、半田層１３を形成する。半田層１３は、感光性レジスト１１開口内のポスト１２上に形成する。この半田層１３は、第１の共通電極層８と第２の共通電極層９とをメッキ電極とする電解メッキ法により形成する。また、半田層１３は、無鉛半田である、たとえばスズ（Ｓｎ）−銀（Ａｇ）合金からなる。本実施形態では、環境汚染を発生させる鉛を含まない半田を、半田層１３として使用している。
この半田層１３は、半田をメッキ法で形成する以外に、感光性レジスト１１開口内のポスト１２上に、半田ボールを搭載する方法で形成してもよい。あるいは、半田ペーストを感光性レジスト１１開口内のポスト１２上に、スキージにて充填する方法を用いて半田層１３を形成してもよい。
その後、感光性レジスト１１を剥離する。その後、半田層１３とポスト１２から露出する第１の共通電極層８と第２の共通電極層９とをエッチング除去する。この結果、第１の共通電極層８と第２の共通電極層９とを、半田層１３とポスト１２に整合した領域にパターニングする。
【００２１】
つぎに、図９に示すように、リフロー処理（ウエットバック処理）を行ない突起電極１４を形成する。このリフロー処理では、半導体基板１の半田層１３を形成した面にフラックスをスピンコート法により１０μｍ〜５０μｍの厚さで形成したのち、半田層１３の融点を超える２３０℃〜２６０℃の温度で加熱処理を行なう。リフロー処理により半田層１
３は溶融して、表面張力で丸くなり、球形状の突起電極１４が得られる。このリフロー処理によって形成される球形状の突起電極１４の高さは、１００μｍ程度である。その後、洗浄処理を行なってフラックスを除去する。
このリフロー処理は、フラックス塗布をしないで、水素還元雰囲気中の加熱処理により半田層１３を溶融させて、突起電極１４を形成してもよい。
【００２２】
このように、本発明では、銅からなる第２の配線層６上に第２のポリイミド層７を直接形成している。そして、本発明の製造方法においては、ポリイミド前駆体のキュアを不活性ガス中の低酸素雰囲気で行なっている。この結果、活性なポリイミド前駆体による第２の配線層６の酸化による劣化や、第２の配線層６と第２のポリイミド層７との密着性低下が生じることは無い。
また特許文献１にて、配線層を被覆するように形成した、硬く脆い特性のＳｉ３Ｎ４膜を形成する必要が無い。このため本発明では、Ｓｉ３Ｎ４膜のクラックに起因する水分浸入は無い。よって、配線層の腐食は発生せず、配線抵抗値の増加や断線が生じることは無い。さらに、製造工程が特許文献１より短く、かつ複雑な処理工程を行なう必要もない。また、高価なプラズマＣＶＤ装置やフォトリソグラフィー装置を設置する必要も無い。よって、本発明は半導体装置の製造コストも安価に抑えられる。
【００２３】
つぎに、以上説明した実施形態と異なる実施形態における半導体装置の製造方法を、図１０の断面図を用いて説明する。
図１０を用いて説明する実施形態は、半導体素子２１と電極パッド２を接続する配線層２２に、本発明を適用した製造方法である。
【００２４】
半導体素子２１としては、能動素子や受動素子が適用できる。この図１０に示す実施形態では、ＭＯＳトランジスタを半導体素子２１として例示する。
二酸化シリコン膜からなる素子間分離絶縁膜２５に囲まれた素子形成領域を、半導体基板１に形成する。ＭＯＳトランジスタは、この素子形成領域に形成する。このＭＯＳトランジスタは、半導体基板１表面に形成するゲート絶縁膜２７と、このゲート絶縁膜２７上に形成するゲート電極２６と、このゲート電極２６に整合する領域の半導体基板１に形成するソース領域２８とドレイン領域２９を有する。その後、半導体基板１の全面に、配線層２２と半導体基板１との絶縁を行なうための絶縁膜２３を形成する。その後、ソース領域２８とドレイン領域２９が開口するように、絶縁膜２３にコンタクトホール３０を形成する。その後、コンタクトホール３０を介して、ソース領域２８とドレイン領域２９に接続する配線層２２を形成する。ドレイン領域２９から素子間分離絶縁膜２５と絶縁膜２３との上面を延在する配線層２２は、入出力端子である電極パッド２に接続している。この電極パッド２は、素子間分離領域で、しかも半導体基板１の周縁部に形成している。その後、配線層２２を被覆するとともに、電極パッド２が開口するポリイミド層２４を形成する。
【００２５】
ドレイン領域２９と電極パッド２を接続する配線層２２としては、アルミニウムやアルミニウムとシリコンの合金に比較して、抵抗値が低い銅が使用されている。この理由は、銅からなる配線層２２を用いる半導体装置では、信号遅延が発生しないことから、高速化が可能となるためである。
この銅からなる配線層２２を被覆するように、ポリイミド層２４を形成する場合も、さきに図１−図９を用いて説明した実施形態と同じ製造方法を適用すれば、前記した効果と同様な効果を得ることができる。半導体素子２１と電極パッド２を接続する配線層２２上に、ポリイミド層２４を形成する製造方法を詳しく説明する。
【００２６】
配線層２２を形成した後、感光性ポリイミド前駆体の液状樹脂を、回転させた半導体基板１上に滴下するスピンコート法で、数μｍから数十μｍの膜厚で形成する。その後、感
光性ポリイミド前駆体の樹脂膜を、フォトリソグラフィー技術を適用して、露光処理と現像処理を行ない、電極パッド２が開口するようにパターニングする。
ポリイミド前駆体は非常に活性であり、酸素を含む雰囲気中で高温処理すると、ポリイミド層２４の劣化や、銅からなる配線層２２の酸化が発生する。そこで、本発明の製造方法では、感光性ポリイミド前駆体を、窒素ガスなどの不活性ガス雰囲気中の低酸素雰囲気でキュアする。この結果、ポリイミド層２４の劣化や、銅からなる配線層２２の酸化は発生しない。
【００２７】
感光性ポリイミド前駆体のキュアは、図５に示す温度プロファイルで行なう。はじめに１５０℃で１時間程度の予備加熱を行なったのち、３５０℃で２時間程度のキュアを行なう。なお、ポリイミド前駆体中の溶媒が蒸発しやすい膜厚のときは、予備加熱を省略してもよい。感光性ポリイミド前駆体のキュア処理は、低酸素濃度の雰囲気とするため、不活性ガスを導入できる熱風循環型の縦型炉や横型炉からなる低酸素オーブンを用いる。
低酸素オーブンには、２５０リットル／分程度の流量で不活性ガスとして窒素ガス（Ｎ２）を導入し、加熱前に酸素濃度を１００ｐｐｍ以下とする。その後、感光性ポリイミド前駆体を加熱して、重合を行ないポリイミド層２４を得る。キュア処理が終了して、半導体基板１が室温へ冷却したのちに、窒素ガスの供給を停止して、低酸素オーブン内の酸素濃度を大気中の酸素濃度へ戻す。
【００２８】
さらに、図１０を用いて説明した実施形態では、配線層２２として銅から構成する例で説明した。銅以外のアルミニウム・銅合金やアルミニウム・シリコン・銅合金など少なくとも銅を含む配線層２２を被覆するように、ポリイミド層２４を形成する場合も、本発明の製造方法を適用することができ、同様な効果が得られる。
また、図１−図９を用いて説明した実施形態でも、第２の配線層６としては、アルミニウム・銅合金やアルミニウム・シリコン・銅合金など少なくとも銅を含む配線層を適用でき、この第２の配線層６上に第２のポリイミド層７を形成する場合も、以上説明した製造方法を適用でき、同様な効果が得られる。さらに、電極パッド２としてアルミニウム・銅合金やアルミニウム・シリコン・銅合金など少なくとも銅を含む配線層を適用し、第１のポリイミド層４を形成する場合も、以上説明した製造方法を適用でき、同様な効果が得られる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態における半導体装置の製造方法を示し、ポリイミド前駆体をキュアする温度プロファイルを示す図面である。
【図６】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【符号の説明】
【００３０】
１  半導体基板
２  電極パッド
３  絶縁膜
５  第１の配線層
６  第２の配線層
７  第２のポリイミド層
１０  再配置電極パッド
１２  ポスト
２１  半導体素子
２２  配線層
２４  ポリイミド層
【図１】
2008244237.tif 000003
【図２】
2008244237.tif 000004
【図３】
2008244237.tif 000005
【図４】
2008244237.tif 000006
【図５】
2008244237.tif 000007
【図６】
2008244237.tif 000008
【図７】
2008244237.tif 000009
【図８】
2008244237.tif 000010
【図９】
2008244237.tif 000011
【図１０】
2008244237.tif 000012