(57)【要約】      （修正有）【課題】冗長回路による救済率の向上及び半導体装置の不良の低下を同時に実現する半導体装置及び当該半導体装置の製造方法を提供する。【解決手段】基板１０１上の絶縁膜１０６に形成されたメタル配線１０９及びフューズ配線１１１と、前記絶縁膜１０６の上方に形成された第１のＰＡＤ配線下絶縁膜２０２と、前記第１のＰＡＤ配線下絶縁膜２０２上に形成された第２のＰＡＤ配線下絶縁膜２０３と、前記第１のＰＡＤ配線下絶縁膜２０２及び第２のＰＡＤ配線下絶縁膜２０３の前記メタル配線１０９の上方の領域に形成されたＰＡＤ配線４０２と、前記第１のＰＡＤ配線下絶縁膜２０２及び前記第２のＰＡＤ配線下絶縁膜のうち当該第１のＰＡＤ配線下絶縁膜２０２の一部が前記フューズ配線１１１の上方の領域に残存するように形成された開口部７０１を備え、前記第２のＰＡＤ配線下絶縁膜２０３は前記第１のＰＡＤ配線下絶縁膜２０２に含まれる元素と異なる元素を含む。【選択図】図７
2008060264.tif 000002
【特許請求の範囲】
【請求項１】
シリコン（Ｓｉ）基板上の絶縁膜に形成されたメタル配線及びフューズ配線と、
前記絶縁膜の上方に形成された第１のＰＡＤ配線下絶縁膜と、
前記第１のＰＡＤ配線下絶縁膜上に形成された第２のＰＡＤ配線下絶縁膜と、
前記第１のＰＡＤ配線下絶縁膜及び第２のＰＡＤ配線下絶縁膜の前記メタル配線の上方の領域に形成されたＰＡＤ配線と、
前記第１のＰＡＤ配線下絶縁膜及び前記第２のＰＡＤ配線下絶縁膜のうち当該第１のＰＡＤ配線下絶縁膜の一部が前記フューズ配線の上方の領域に残存するように形成された開口部を備え、
前記第２のＰＡＤ配線下絶縁膜は、前記第１のＰＡＤ配線下絶縁膜に含まれる元素と異なる元素を含むことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１のＰＡＤ配線下絶縁膜及び前記第２のＰＡＤ配線下絶縁膜の材料は、ＳｉＯ２、ＳｉＮ、ＳｉＨ４、ＳｉＣ、ＳｉＣＮ、ＳｉＣＨ、ＳｉＯＣ、ＳｉＯＣＨ及びポリアリルエーテル（ＰＡＥ）のうち少なくとも２種類以上であることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記第２のＰＡＤ配線下絶縁膜と前記ＰＡＤ配線の間に形成された第３のＰＡＤ配線下絶縁膜をさらに備え、
前記第３のＰＡＤ配線下絶縁膜は、前記第２のＰＡＤ配線下絶縁膜に含まれる元素と異なる元素を含むことを特徴とする半導体装置。
【請求項４】
シリコン（Ｓｉ）基板上に絶縁膜を成膜し、
前記絶縁膜にメタル配線及びフューズ配線を形成し、
前記絶縁膜の上方に第１のＰＡＤ配線下絶縁膜を形成し、
前記第１のＰＡＤ配線下絶縁膜上に、前記第１のＰＡＤ配線下絶縁膜と異なる元素を含む第２のＰＡＤ配線下絶縁膜を形成し、
前記第１のＰＡＤ配線下絶縁膜及び前記第２のＰＡＤ配線下絶縁膜の前記メタル配線の上方の領域にＰＡＤ配線を形成し、
前記フューズ配線の上方の領域の前記第１のＰＡＤ配線下絶縁膜の一部及び前記第２のＰＡＤ配線下絶縁膜を除去することによって、開口部を形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記開口部の形成は、前記第１のＰＡＤ配線下絶縁膜及び前記第２のＰＡＤ配線下絶縁膜をエッチングすることによって行い、
前記第１のＰＡＤ配線下絶縁膜に含まれる元素の波長が検出されてから所定時間経過後に前記エッチングを停止することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、特に、フューズ配線上に積層構造の絶縁膜を有する半導体装置及びその半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭやＳＲＡＭ等の回路に生じた不良を冗長回路により救済する技術として、メタル配線の一部をフューズ配線として用いる技術が知られている。この場合、フューズ配線の切断及びフューズ配線の上方の絶縁膜の除去のためにレーザビームを用いる。両者を適切に行うためには、適切なレーザビームの出力（波長、出力時間等）を設定する必要がある。
【０００３】
しかし、フューズ配線上方の絶縁膜の膜厚のバラツキのために、適切なレーザビームの出力を設定しても、両者を適切に行うことは難しかった。
【０００４】
これに対して、フューズ配線上方の絶縁膜の膜厚を薄くし、膜厚のバラツキがレーザビームに与える影響を軽減させる方法が考えられる。
【０００５】
しかし、フューズ配線上方の絶縁膜の膜厚が薄過ぎる場合は、ＰＡＤ配線上のターミナルビアにテスターの針を接触させる良品確認試験（半導体装置の電気的な動作を確認するために行う試験）において生じたクラックが、アルミニウム（Ａｌ）ＰＡＤ配線からＰＡＤ配線直下の配線に達するという問題がある。また、高温多湿環境において、このクラックから侵入する水分によって、ＰＡＤ配線直下の配線材料が腐食するという問題がある。従って、ＰＡＤ配線とＰＡＤ配線直下の配線の絶縁膜の膜厚を厚くした方が好ましいが、同時に、膜厚のバラツキを小さくしてレーザビームに与える影響を軽減させる必要があった。
【０００６】
これらに対して、特許文献１の図７に示されるように、フューズ配線１２ａの上に、２以上の材料から成る積層構造の厚い絶縁膜（Ｓｉ酸化膜１３、ＳＯＧ膜１４、Ｓｉ酸化膜１５）を形成し、エッチングの時間を制御することによって、シリコン酸化膜１３の表面でエッチングを停止することによって、フューズ配線１２ａ上の絶縁膜を薄くする技術が知られている。
【０００７】
しかし、一般的に、膜厚が厚いほどエッチングのバラツキが生じ易い。ＳＯＧ膜１４のエッチングにバラツキが生じた場合は、シリコン酸化膜１３の表面でＳＯＧ膜１４の一部が残存し、その結果、フューズ配線１２ａ上の膜厚のバラツキが発生する。残存したＳＯＧ膜１４は、レーザビームのエネルギー吸収量がシリコン酸化膜１３と異なるので、フューズ配線１２ａの適切な切断を困難にする。また、残存したＳＯＧ膜１４は、フューズ配線１２ａの切断時にフューズ配線１２ａ周辺の絶縁膜（Ｓｉ酸化膜１１とシリコン酸化膜１３）を吹き飛ばす際の衝撃によって、Ｓｉ酸化膜１１中にクラッキングを生じさせる原因となる。
【０００８】
以上のことから、従来技術及び特許文献１では、フューズ配線の上方の絶縁膜の膜厚を厚くした上で、エッチングによって均一に薄くすることはできなかった。
【特許文献１】特開２００１−２７４２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、フューズ配線の上方の絶縁膜の膜厚を厚くし、エッチングによって均一に薄くすることによって、フューズ配線を適切に切断した半導体装置及び当該半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、シリコン（Ｓｉ）基板上の絶縁膜に形成されたメタル配線及びフューズ配線と、前記絶縁膜の上方に形成された第１のＰＡＤ配線下絶縁膜と、前記第１のＰＡＤ配線下絶縁膜上に形成された第２のＰＡＤ配線下絶縁膜と、前記第１のＰＡＤ配線下絶縁膜及び第２のＰＡＤ配線下絶縁膜の前記メタル配線の上方の領域に形成されたＰＡＤ配線と、前記第１のＰＡＤ配線下絶縁膜及び前記第２のＰＡＤ配線下絶縁膜のうち当該第１のＰＡＤ配線下絶縁膜の一部が前記フューズ配線の上方の領域に残存するように形成された開口部を備え、前記第２のＰＡＤ配線下絶縁膜は、前記第１のＰＡＤ配線下絶縁膜に含まれる元素と異なる元素を含むことを特徴とする半導体装置が提供される。
【００１１】
本発明の第２の態様によれば、シリコン（Ｓｉ）基板上に絶縁膜を成膜し、前記絶縁膜にメタル配線及びフューズ配線を形成し、前記絶縁膜の上方に第１のＰＡＤ配線下絶縁膜を形成し、前記第１のＰＡＤ配線下絶縁膜上に、前記第１のＰＡＤ配線下絶縁膜と異なる元素を含む第２のＰＡＤ配線下絶縁膜を形成し、前記第１のＰＡＤ配線下絶縁膜及び前記第２のＰＡＤ配線下絶縁膜の前記メタル配線の上方の領域にＰＡＤ配線を形成し、前記フューズ配線の上方の領域の前記第１のＰＡＤ配線下絶縁膜の一部及び前記第２のＰＡＤ配線下絶縁膜を除去することによって、開口部を形成することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、フューズ配線の上方に積層された厚い絶縁膜を均一に薄くし、フューズ配線を適切に切断することができる。その結果、冗長回路による救済率の向上及び半導体装置の不良発生率の低下を同時に実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、図面を参照して本発明の実施例を説明する。なお、以下の説明は、本発明の一実施例であって、本発明の範囲を限定するものではない。
【実施例１】
【００１４】
図１は、本発明に係る半導体装置の製造方法の一工程を示す工程断面図である。
【００１５】
はじめに、化学気相成長（ＣＶＤ）によって、シリコン（Ｓｉ）基板１０１上に第１の絶縁膜１０２を形成する。第１の絶縁膜１０２は、シリコン酸化膜（ＳｉＯ２膜）であり、膜厚は０．５μｍである。続いて、反応性イオンエッチング（ＲＩＥ）によって、第１の絶縁膜１０２に溝部１１０を形成する。溝部１１０の深さは０．４μｍである。続いて、スパッタリングによって、バリアメタル１０３を溝部１１０の底面、側面及び第１の絶縁膜１０２上に形成する。バリアメタル１０３の材料は、タンタル（Ｔａ）であり、厚さは０．０１μｍである。続いて、電解めっきによって、バリアメタル１０３上に銅（Ｃｕ）を形成する。Ｃｕの厚さは１μｍである。続いて、化学的機械研磨（ＣＭＰ）を用いて溝部１１０以外のＣｕ及びバリアメタル１０３を選択的に除去することによって、第１の絶縁膜１０２にＣｕ配線１０４を形成する。以上の工程は、いわゆるダマシンプロセスである。
【００１６】
続いて、ＣＶＤによって、第１の絶縁膜１０２上に、Ｃｕ配線１０４の酸化を防ぐための第１のストッパ絶縁膜１０５を形成する。第１のストッパ絶縁膜１０５はシリコン窒化膜（ＳｉＮ膜）であり、膜厚は０．１μｍである。続いて、ＣＶＤによって、第１のストッパ絶縁膜１０５上に第２の絶縁膜１０６を形成する。第２の絶縁膜１０６はＳｉＯ２膜であり、膜厚は１．０μｍである。続いて、ＲＩＥによって、第２の絶縁膜１０６及び第１のストッパ絶縁膜１０５に、溝部１１２及びビアコンタクト（Ｖｉａ）１０７を形成する。ここで、Ｖｉａ１０７の形成は、ＲＩＥによって第2の絶縁膜１０６のみを加工し、続いて、溝部１１２を形成し、最後に、ＲＩＥによって第１のストッパ絶縁膜１０５を加工し、Ｃｕ配線１０４上にコンタクトホールを形成することによって行う。溝部１１２の深さは０．５μｍである。溝部１１２は、Ｃｕ配線１０４の上方及び後続の工程においてフューズ配線１１１が形成される部分に形成される。続いて、スパッタリングによって、バリアメタル１０８を溝部１１２の底面、側面及び第２の絶縁膜上に形成する。バリアメタル１０８の材料はタンタルナイトライド／タンタル（ＴａＮ／Ｔａ）であり、厚さは０．０１μｍである。続いて、電解めっきによって、バリアメタル１０８上にＣｕを形成する。Ｃｕの厚さは１μｍである。続いて、ＣＭＰを用いて溝部１１２以外のＣｕ及びバリアメタル１０８を選択的に除去することによって、第２の絶縁膜１０６にＣｕ配線１０９及び１１３、並びにフューズ配線１１１を同時に形成する。第１の絶縁膜１０２に形成されたＣｕ配線１０４と第２の絶縁膜１０６に形成されたＣｕ配線１０９はＶｉａ１０７によって接続される。以上の工程は、いわゆるデュアルダマシンプロセスである。なお、メタル配線（Ｃｕ配線１０４及び１０９）及びフューズ配線の材料としてＣｕの代わりに、Ａｌ、スズ（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、マンガン（Ｍｎ）又はタングステン（Ｗ）を用いても良い。
【００１７】
図２は、本発明に係る半導体装置の製造方法の図１に続く工程を示す工程断面図である。
【００１８】
図１に続いて、ＣＶＤによって、第２の絶縁膜１０６上に、Ｃｕ配線１０９及び１１３、並びにフューズ配線１１１の酸化を防ぐための第２のストッパ絶縁膜２０１を形成する。第２のストッパ絶縁膜２０１はＳｉＮ膜であり、膜厚は、０．１μｍである。続いて、ＣＶＤによって、第２のストッパ絶縁膜２０１上に第１のＰＡＤ配線下絶縁膜２０２を形成する。第１のＰＡＤ配線下絶縁膜２０２はＳｉＯ２膜であり、膜厚は０．５μｍである。続いて、ＣＶＤによって、第１のＰＡＤ配線下絶縁膜２０２上に第２のＰＡＤ配線下絶縁膜２０３を形成する。第２のＰＡＤ配線下絶縁膜２０３はＳｉＮ膜であり、膜厚は０．５μｍである。続いて、ＣＶＤによって、第２のＰＡＤ配線下絶縁膜２０３上に第３のＰＡＤ配線下絶縁膜２０４を形成する。第３のＰＡＤ配線下絶縁膜２０４はＳｉＯ２膜であり、膜厚は０．５μｍである。なお、第１のＰＡＤ配線下絶縁膜２０２、第２のＰＡＤ配線下絶縁膜２０３及び第３のＰＡＤ配線下絶縁膜の材料は、無機絶縁膜として、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＨ４、ＳｉＣ、ＳｉＣＮ、ＳｉＣＨ、ＳｉＯＣ及びＳｉＯＣＨ、並びに、有機絶縁膜として、例えば、ポリアリルエーテル（ＰＡＥ）のうち少なくとも２種類以上であれば良い。
【００１９】
図３は、本発明に係る半導体装置の製造方法の図２に続く工程を示す工程断面図である。
【００２０】
図２に続いて、フォトリソグラフィによって、Ｃｕ配線１０９を露出させるようなレジストパターンを作成した後、ＲＩＥによって、第３のＰＡＤ配線下絶縁膜２０４、第２のＰＡＤ配線下絶縁膜２０３、第１のＰＡＤ配線下絶縁膜２０２及び第２のストッパ絶縁膜２０１を選択的に除去し、Ｃｕ配線１０９が露出したコンタクトホール３０１を形成する。コンタクトホールの深さは１．６μｍである。
【００２１】
図４は、本発明に係る半導体装置の製造方法の図３に続く工程を示す工程断面図である。
【００２２】
図３に続いて、スパッタリングによって、コンタクトホール３０１の底面、側面及び第３のＰＡＤ配線下絶縁膜２０４にバリアメタル４０１を形成する。バリアメタル４０１の材料は、チタンナイトライド（ＴｉＮ）であり、厚さは０．２μｍである。続いて、バリアメタル４０１上にＡｌを形成し、ドライエッチングで除去することによって、ＰＡＤ配線４０２を形成する。Ａｌの厚さは１．５μｍである。
【００２３】
図５は、本発明に係る半導体装置の製造方法の図４に続く工程を示す工程断面図である。
【００２４】
図４に続いて、ＣＶＤによって、第１のＰＡＤ配線上絶縁膜５０１を全面に形成する。第１のＰＡＤ配線上絶縁膜５０１はＳｉＯ２膜であり、膜厚は０．５μｍである。続いて、ＣＶＤによって、第１のＰＡＤ配線上絶縁膜５０１上に、第２のＰＡＤ配線上絶縁膜５０２を形成する。第２のＰＡＤ配線上絶縁膜５０２はＳｉＮであり、膜厚は０．５μｍである。
【００２５】
図６は、本発明に係る半導体装置の製造方法の図５に続く工程を示す工程断面図である。
【００２６】
図５に続いて、フォトリソグラフィによって、ＰＡＤ配線４０２を露出させるようなレジストパターンを作成した後、ＲＩＥによって、第２のＰＡＤ配線上絶縁膜５０２及び第１のＰＡＤ配線上絶縁膜５０１を選択的に除去することによって、ＰＡＤ配線４０２が露出したターミナルビア（ＴＶ）６０１を形成する。ＴＶ６０１の面積は５０μｍ×５０μｍである。
【００２７】
図７は、本発明に係る半導体装置の製造方法の図６に続く工程を示す工程断面図である。
【００２８】
図６に続いて、フォトリソグラフィによって、フューズ窓７０１のレジストパターンを作成した後、ＲＩＥによって、フューズ配線１１１領域の上方の第１のＰＡＤ配線上絶縁膜５０１、第２のＰＡＤ配線上絶縁膜５０２、第３のＰＡＤ配線下絶縁膜２０４、第２のＰＡＤ配線下絶縁膜２０３及び第１のＰＡＤ配線下絶縁膜２０２を選択的に除去する。ここで、ＲＩＥの時間を制御することによって、第１のＰＡＤ配線下絶縁膜２０２の一部が残存する形でフューズ窓７０１が形成される。フューズ窓７０１の面積は１００μｍ×１００μｍである。残存する第１のＰＡＤ配線下絶縁膜２０２の膜厚は０．２〜０．４μｍである。なお、ＴＶ６０１及びフューズ窓７０１を同時に形成しても良い。
【００２９】
図８は、フューズ窓７０１を形成するためのＲＩＥを制御する制御装置が実行する処理を示すフローチャートである。
【００３０】
はじめに、「ＣＨＦ３系混合ガスのプラズマを用いてｔ１時間エッチングする」という条件を設定し、第２のＰＡＤ配線上絶縁膜５０２、第１のＰＡＤ配線上絶縁膜５０１及び第３のＰＡＤ配線下絶縁膜２０４を除去するための第１のＲＩＥを行う（Ｓ８０１）。ここで、第２のＰＡＤ配線上絶縁膜５０２の除去に要する時間をｔ５０２、第１のＰＡＤ配線上絶縁膜５０１の除去に要する時間をｔ５０１、第３のＰＡＤ配線下絶縁膜２０４の除去に要する時間をｔ２０４とすると、ｔ５０２＋ｔ５０１＜ｔ１＜ｔ５０２＋ｔ５０１＋ｔ２０４となる様にｔ１を設定する。
【００３１】
続いて、ｔ１時間が経過した後（Ｓ８０２−Ｙｅｓ）、「Ｃ４Ｆ８系混合ガスのプラズマを用いてｔ２時間エッチングする」という条件を設定し、残存する第３のＰＡＤ配線下絶縁膜２０４を除去するための第２のＲＩＥを行う（Ｓ８０３）。ここで、残存する第３のＰＡＤ配線下絶縁膜２０４を除去に要する時間をｔ２０４´とすると、０＜ｔ２＜ｔ２０４´となる様にｔ２を設定する。ここで、ｔ２０４´は、第３のＰＡＤ配線下絶縁膜２０４の残存する膜厚のバラツキを考慮して、最も薄い部分を除去するのに要する時間よりも長く（例えば、最も薄い部分を除去するのに要する時間の２倍程度）することが好ましい。なお、Ｃ４Ｆ８系混合ガスのプラズマを用いた第２のＲＩＥは第２のＰＡＤ配線下絶縁膜２０３の材料であるＳｉＮ膜に反応しにくいので、第３のＰＡＤ配線下絶縁膜２０４と第２のＰＡＤ配線下絶縁膜２０３の界面で第２のＲＩＥの進行速度が遅くなる。
【００３２】
続いて、ｔ２時間が経過した後（Ｓ８０４−Ｙｅｓ）、「ＣＨＦ３系混合ガスのプラズマを用い、第３のＲＩＥチャンバー内で発光する特定波長の光を検出してからｔ３時間エッチングする」という条件を設定し、第２のＰＡＤ配線下絶縁膜２０３及び第１のＰＡＤ配線下絶縁膜２０２を除去するための第３のＲＩＥを行う（Ｓ８０５）。第１のＰＡＤ配線下絶縁膜２０２の除去に要する時間をｔ２０２とすると、０≦ｔ３＜ｔ２０２となる様にｔ２を設定する。なお、第１のＰＡＤ配線下絶縁膜２０２の材料がＳｉＯ２の場合、特定波長は約３７８ｎｍである。
【００３３】
続いて、第１のＰＡＤ配線下絶縁膜２０２から発光する光の波長（特定波長）を検出してからｔ３時間経過した後（Ｓ８０６−Ｙｅｓ、Ｓ８０７−Ｙｅｓ）、第３のＲＩＥを停止する（Ｓ８０８）。
【００３４】
なお、図８に示されたＲＩＥの制御は、図３に示されたコンタクトホール３０１の形成に適用することもできる。
【００３５】
本発明によれば、第３のＲＩＥを制御する時間（ｔ３）が短いので、残存する第１のＰＡＤ配線下絶縁膜２０２の膜厚のバラツキを０．２〜０．４μｍの範囲に抑えることができる。その結果、バラツキが小さいことによってレーザビームに与える影響を最小限に留め、フューズ配線を適切に切断させることができる。さらに、膜厚を０．２〜０．４μｍと薄くできるので、ウェハの全面にわたって、フューズ配線を適切に切断させることができる。また、第２のＰＡＤ配線下絶縁膜２０３を完全に除去できたので、レーザビームによるフューズ配線１１１の切断の際に、フューズ配線１１１の周囲の絶縁膜にクラックが生じることはなかった。
【００３６】
本発明に係る半導体装置では、冗長回路による救済率は９７％以上であった。また、良品確認試験を１０回ほど繰り返したが、ＴＶ６０１の底の針跡からＣｕ配線１１３の間にはクラックが生じなかった。その結果、高温多湿環境でＣｕ配線１１３の腐食が原因となる不良は発生しなかった。また、良品確認試験後の半導体チップには、―４０℃〜１５０℃のサーマルサイクル試験（５００サイクル）において異常が確認されなかった。
【比較例１】
【００３７】
次に、比較例１について説明する。なお、本発明に係る実施例と同様の説明は省略する。
【００３８】
図９は、比較例１に係る半導体装置の断面図である。実施例１では、ＰＡＤ配線下絶縁膜は３層であったのに対して、比較例１では、ＰＡＤ配線下絶縁膜は１層であり、ＰＡＤ配線下絶縁膜の膜厚が実施例１より薄い。
【００３９】
ＰＡＤ配線下絶縁膜９０１はＳｉＯ２膜であり、膜厚は０．５μｍである。続いて、バリアメタル４０１、ＰＡＤ配線４０２、第１のＰＡＤ配線上絶縁膜５０１、第２のＰＡＤ配線上絶縁膜５０２及びＴＶ６０１を形成する。続いて、図８に示されたＳ８０１〜Ｓ８０４を行うことによって、フューズ窓９０２を形成する。続いて、ｔ２時間が経過した後、第２のＲＩＥを停止する。従って、第２のストッパ絶縁膜２０１が露出する。
【００４０】
比較例１によれば、露出した第２のストッパ絶縁膜２０１から水が侵入し、フューズ配線１１１が腐食した。また、良品確認試験を１０回ほど繰り返したところで、ＴＶ６０１の底の針跡からＣｕ配線１１３の間にクラックが生じた。その結果、高温多湿環境でＣｕ配線１１３が腐食し、不良が発生した。良品確認試験の際に生じたクラッキングが原因と考えられる不良が発生した。
【比較例２】
【００４１】
次に、比較例２について説明する。なお、本発明に係る実施例及び比較例１と同様の説明は省略する。
【００４２】
図１０は、比較例２に係る半導体装置の断面図である。比較例１では、第２のストッパ絶縁膜２０１が露出したのに対して、比較例２では、ＰＡＤ配線下絶縁膜の一部が残存するので、第２のストッパ絶縁膜２０１は露出しない。
【００４３】
ＰＡＤ配線下絶縁膜１００１はＳｉＯ２膜であり、膜厚は０．５μｍである。続いて、バリアメタル４０１、ＰＡＤ配線４０２、第１のＰＡＤ配線上絶縁膜５０１、第２のＰＡＤ配線上絶縁膜５０２及びＴＶ６０１を形成する。続いて、図８に示されたＳ８０１、Ｓ８０２を行うことによって、フューズ窓１００２を形成する。続いて、ｔ１時間が経過した後、第１のＲＩＥを停止する。ここで、ｔ１は、本発明に係る実施例１のｔ３に比べて大きい。従って、残存するＰＡＤ配線下絶縁膜１００１の膜厚のバラツキが０．１〜０．５μｍとなり、実施例１に比べて大きくなった。
【００４４】
比較例２によれば、冗長回路による救済率は実施例１に比べて低かった。また、良品確認試験の際に生じたクラッキングが原因と考えられる不良が発生した。また、良品確認試験を１０回ほど繰り返したところで、ＴＶ６０１の底の針跡からＣｕ配線１１３の間にクラックが生じた。その結果、高温多湿環境でＣｕ配線１１３が腐食し、不良が発生した。
【比較例３】
【００４５】
次に、比較例３について説明する。なお、本発明に係る実施例と同様の説明は省略する。
【００４６】
図１１は、比較例３に係る半導体装置の断面図である。比較例３では、比較例１及び２に比べて、ＰＡＤ配線下絶縁膜の膜厚が厚い。
【００４７】
ＰＡＤ配線下絶縁膜１１０１はＳｉＯ２膜であり、膜厚は１．７μｍである。続いて、バリアメタル４０１、ＰＡＤ配線４０２、第１のＰＡＤ配線上絶縁膜５０１、第２のＰＡＤ配線上絶縁膜５０２及びＴＶ６０１を形成する。続いて、図８に示されたＳ８０１、Ｓ８０２を行うことによって、フューズ窓１１０２を形成する。ここで、ＰＡＤ配線下絶縁膜１００１の一部が残存する様にｔ１を設定する。しかし、比較例３のｔ１は、比較例２よりもさらに大きいため、残存するＰＡＤ配線下絶縁膜１１０１の膜厚のバラツキは０．１〜０．７μｍとなり、実施例１及び比較例２に比べて大きくなった。
【００４８】
比較例３によれば、良品確認試験を１０回ほど繰り返したが、ＴＶ６０１の底の針跡からＣｕ配線１１３の間にはクラックが生じなかった。その結果、高温多湿環境でＣｕ配線１１３の腐食が原因となる不良は発生しなかった。しかし、結果的には、救済回路による救済率は比較例２よりもさらに低くなった。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る半導体装置の製造方法の一工程を示す工程断面図である。
【図２】本発明に係る半導体装置の製造方法の図１に続く工程を示す工程断面図である。
【図３】本発明に係る半導体装置の製造方法の図２に続く工程を示す工程断面図である。
【図４】本発明に係る半導体装置の製造方法の図３に続く工程を示す工程断面図である。
【図５】本発明に係る半導体装置の製造方法の図４に続く工程を示す工程断面図である。
【図６】本発明に係る半導体装置の製造方法の図５に続く工程を示す工程断面図である。
【図７】本発明に係る半導体装置の製造方法の図６に続く工程を示す工程断面図である。
【図８】フューズ窓７０１を形成するためのＲＩＥを制御する制御装置の処理を示すフローチャートである。
【図９】比較例１に係る半導体装置の断面図である。
【図１０】比較例２に係る半導体装置の断面図である。
【図１１】比較例３に係る半導体装置の断面図である。
【符号の説明】
【００５０】
１０１  Ｓｉ基板
１０２  第１の絶縁膜
１０３、１０８  バリアメタル
１０４、１０９、１１３  Ｃｕ配線
１０５  第１のストッパ絶縁膜
１０６  第２の絶縁膜
１０７  ビアコンタクト（Ｖｉａ）
１１０、１１２  溝部
１１１  フューズ配線
２０１  第２のストッパ絶縁膜
２０２  第１のＰＡＤ配線下絶縁膜
２０３  第２のＰＡＤ配線下絶縁膜
２０４  第３のＰＡＤ配線下絶縁膜
４０１  バリアメタル
４０２  ＰＡＤ配線
５０１  第１のＰＡＤ配線上絶縁膜
５０２  第２のＰＡＤ配線上絶縁膜
６０１  ターミナルビア（ＴＶ）
７０１  フューズ窓
【図１】
2008060264.tif 000003
【図２】
2008060264.tif 000004
【図３】
2008060264.tif 000005
【図４】
2008060264.tif 000006
【図５】
2008060264.tif 000007
【図６】
2008060264.tif 000008
【図７】
2008060264.tif 000009
【図８】
2008060264.tif 000010
【図９】
2008060264.tif 000011
【図１０】
2008060264.tif 000012
【図１１】
2008060264.tif 000013