(57)【要約】【課題】不揮発性記憶装置提供する。【解決手段】メモリシステム２０は、ＲＡＭ２２と、ブロックアドレス指定可能な不揮発性記憶装置（ＮＶＳ）２４と、ＲＡＭ２２とＮＶＳ２４との間でデータのブロックをコピーするように構成されるロジック２６とを具備する。ステップ１０２において、データをＲＡＭ２２に提供する。ステップ１０４において、プロセッサ２８をＲＡＭ２２にアクセスさせデータを読み出し且つ書き込むことができるようにする。プロセッサ２８は、プロセッサのアドレス空間にある或る範囲のアドレスを用いて、ＲＡＭ２２を不揮発性ＲＡＭとしてアドレス指定する。ステップ１０６において、ロジック２６はＲＡＭ２２を監視し、適当な時点で、プロセッサ２８によって書き込まれたデータを含むＲＡＭ２２のブロックの内容をブロックアドレス指定可能なＮＶＭ２４にコピーする。【選択図】図２
2008108257.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリシステム（２０、２０２）であって、
ブロックアクセス可能不揮発性メモリ（２４、２１２）と、
該プロセッサによって読み出され且つ書き込まれるために、該プロセッサのメモリアドレス空間の一部として、プロセッサ（２８、２０４）によって線形にアドレス指定可能であるように構成されるランダムアクセスメモリ（２２、２１０）と、
前記ブロックアクセス可能不揮発性メモリと前記ランダムアクセスメモリとの間に介挿され、前記不揮発性ブロックアクセス可能メモリ（２４、２１２）のブロック（２１４）に前記ランダムアクセスメモリ（２２、２１０）の内容の一部（２２２）をブロックで書き込むように構成されるロジック（２６、２２０）と
を具備し、
前記ロジック（２６、２２０）は、前記ランダムアクセスメモリ（２２、２１０）へのプロセッサ書込みを監視し（１０４、３１０）、前記不揮発性ブロックアクセス可能メモリ（２４、２１２）の最新のコピーとは異なる前記ランダムアクセスメモリのブロック（２２２）を前記不揮発性ブロックアクセス可能メモリに書き込むように構成される
不揮発性メモリシステム。
【請求項２】
前記メモリシステム（２０、２０２）を初期化するように構成され、前記不揮発性ブロックアクセス可能メモリ（２４、２１２）の内容を前記ランダムアクセスメモリ（２２、２１０）にコピーするように構成されるロジック（２６、２２０）を具備する
請求項１に記載の不揮発性メモリシステム。
【請求項３】
動作時、前記ランダムアクセスメモリ（２２、２１０）は、前記メモリシステム（２０、２０２）の現内容の完全なコピーを含み、
前記ブロックアクセス可能メモリ（２４、２１２）は、前記ランダムアクセスメモリ（２２、２１０）において変更され且つ該ブロックアクセス可能メモリ（２４、２１２）への書込みを待つ部分以外の前記メモリシステムの前記内容のすべての部分のコピーを含む
請求項１又は２に記載の不揮発性メモリシステム。
【請求項４】
前記ブロックアドレス指定可能メモリ（２４、２１２）は、前記ランダムアクセスメモリ（２２、２１０）より大きく、
前記ロジック（２６、２２０）は、前記ランダムアクセスメモリの前記内容のブロック（２２２）を前記不揮発性ブロックアクセス可能メモリの空のブロック（２１４）に書き込むように構成され、
前記ロジック（２６、２２０）は、前記ランダムアクセスメモリの各ブロック（２２２）の最新のコピー（２１４）が識別されることができるようにして不揮発性メモリメタデータ（２１６）に書き込むように構成される
請求項１から３のいずれかに記載の不揮発性メモリシステム。
【請求項５】
前記ランダムアクセスメモリを初期化するために、前記不揮発性メモリ（２０、２０２）から各ブロック（２１４）の前記最新のコピーを読み出し、こうした内容を前記ランダムアクセスメモリ（２２、２１０）に書き込むように構成されるロジック（２６、２２０）
を具備する請求項４に記載の不揮発性メモリシステム。
【請求項６】
プロセッサ（２８、２０４）と、
請求項１から５のいずれかに記載の不揮発性メモリシステム（２０、２０２）と
を具備するコンピュータシステム（２００）であって、
前記プロセッサ（２８、２０４）は、前記ランダムアクセスメモリ（２２、２１０）を、単に該プロセッサのランダムアクセスメモリアドレス空間の一部としてアドレス指定するように構成される
コンピュータシステム。
【請求項７】
データのセットを維持する方法であって、
プロセッサ（２８、２０４）が、前記データのセットを含むランダムアクセスメモリ（ＲＡＭ）（２２、２１０）を、単に該プロセッサのランダムアクセスメモリ（２２、２０６、２１０）アドレス空間の一部として線形にアドレス指定し、前記データのセットの一部を形成するデータを前記ＲＡＭ（２２、２１０）から読み出し且つ該ＲＡＭ（２２、２１０）に書き込むことを可能にすることと、
少なくとも前記ＲＡＭ程度の大きさのブロックアクセス可能不揮発性メモリ（ＮＶＭ）（２４、２１２）を提供することと、
前記プロセッサによって前記ＲＡＭに書き込まれた（１０４、３１０）データを含むデータのブロックを前記ＲＡＭから前記ＮＶＭに書き込むこと（１０６、３１６）と
を含む方法。
【請求項８】
前記ＮＶＭからデータのブロックを読み出す（３０４）ことにより前記ＲＡＭのブロックを初期化すること
を含む請求項７に記載の方法。
【請求項９】
前記ＮＶＭから前記データのセット全体を含むデータのブロックを読み出す（３０４）ことにより前記ＲＡＭを初期化すること
を含む請求項７又は８に記載の方法。
【請求項１０】
前記ＮＶＭは前記ＲＡＭより大きく、
前記方法は、
前記ＲＡＭを、サイズが前記ＮＶＭのブロック（２１４）に対応するページ（２２２）に分割すること
をさらに含み、
前記ＮＭＶに書き込むこと（３１６）は、前記ＲＡＭから前記ＮＶＭの空のブロック（２１４）にページ（２２２）を書き込むことを含み、
前記方法は、
前記ＮＶＭから前記ＲＡＭに読み出すこと（３０４）
をさらに含み、
該読み出すことは、ＲＡＭページの前記ＮＶＭにおける最新のコピーを識別し読み出すことを含む
請求項７から９のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
コンピュータはさまざまな形態のメモリ及び記憶装置を有する。プロセッサが頻繁に使用する情報は、通常、ランダムアクセスメモリ（ＲＡＭ）に保持される。一般に、「ランダムアクセスメモリ」（ＲＡＭ）という用語は、比較的高速であり、且つ、一般に別個のワード又はバイトを、コンピュータシステムがアドレス指定することができる最低量で読み出し且つ書き込むためにアクセスすることができるメモリであるが、「揮発性」である、すなわちメモリに電力が供給される間のみメモリに情報が保持されるメモリを示す。
【０００３】
コンピュータがシャットダウンされる時のように故意であるか又は望まれない電源の中断があっても、存続するように意図される情報は、一般に不揮発性記憶装置（ＮＶＳ：不揮発性ストレージ）に保持される。一般に、「不揮発性記憶装置」という用語は、電源を必要とすることなくその内容を保持する記憶装置を示す。不揮発性記憶装置は、一般にＲＡＭより低速であり、不揮発性記憶装置の多くの形態はブロックアクセス可能である。一般に、「ブロックアクセス可能」という用語は、コンピュータシステムがアドレス指定することができるメモリの最低量に比較して大きいブロックからのみ読み出すことができ且つ／又はそうしたブロックにのみ書き込むことができるメモリ又は他の記憶装置を示す。
【０００４】
不揮発性、ブロックアクセス可能メモリの一例は、「ＮＡＮＤフラッシュメモリ」として一般に知られるメモリである。フラッシュメモリは、別個にセットすることができるように接続されるデバイスを具備し、そのセット状態を保持し、したがってセットされているデバイス及びセットされていないデバイスのパターンによって表されるデータを保持するが、ブロックでしかリセットすることができない。１つの一般的なフラッシュメモリの形態は、浮遊ゲートを充電することによって別個にセットすることができるように接続される浮遊ゲートトランジスタを具備し、電荷を保持し、したがってセットされているトランジスタ及びセットされていないトランジスタのパターンによって表されるデータを保持するが、浮遊ゲートをブロックでのみ放電することによってリセットすることができる。バイトレベル又はワードレベルでＮＡＮＤフラッシュメモリをアドレス指定することが物理的に可能である。しかしながら、誤り検査が必要であるため、ＮＡＮＤフラッシュメモリは、通常、リセットブロックと同じサイズであるか又はそれより小さい可能性がある、誤り訂正が作用するページでのみ書き込まれ且つ読み出されるように構成される。
【０００５】
不揮発性記憶装置の応答時間が低速であるという不都合を低減するために、フラッシュメモリを含む不揮発性記憶装置にＲＡＭキャッシュを提供することが提案された。しかしながら、こうした記憶装置は、従来、プロセッサが不揮発性記憶装置を直接アドレス指定しているかのようにプロセッサによってアドレス指定されるように構成される。不揮発性記憶装置がブロックアドレス指定可能である場合、キャッシュを含む記憶装置全体がブロックでアドレス指定される。
【０００６】
コンピュータの通常使用時、使用されていない情報は、一般に、ブロックアドレス指定可能な不揮発性記憶装置（ＢＡＮＶＳ）にファイルで保持される。プログラム又はプログラムを操作している人がこうした情報を使用したい場合、ファイルのコピーが不揮発性記憶装置からＲＡＭに読み込まれる。情報に対して直接作用しているプログラムは、コピーファイルを含むＲＡＭにＲＡＭとしてバイト単位か又はワード単位でアクセスすることができるが、ファイルがファイルであると認識し、すべてのディスクアクセスをファイル又は記憶装置ブロックで行う。ＮＶＳが物理的にＲＡＭから構成されるキャッシュを有する場合であっても、キャッシュは、それがＲＡＭであるかのようにユーザプログラムによってアクセスされない。ＮＶＳを管理するファイルシステムは、キャッシュがブロックアドレス指定可能なＮＶＳの一部であるかのようにユーザプログラムとキャッシュとの間のファイルの転送を管理する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
システムファームウェアが、構成データ等の少量の重要な情報を不揮発性ＲＡＭ（ＮＶＲＡＭ）、たとえばバッテリバックアップ式スタティックＲＡＭに維持することが提案されている。ＮＶＲＡＭは、通常のＲＡＭのようにわずかな増分でアドレス指定することができるものであり、コンピュータへの電源に障害が発生した場合にその内容を保持し、ディスクドライブ等の通常のＮＶＳより高速である。ＮＶＲＡＭ自体が不揮発性であるため、データはブロックアドレス指定可能なＮＶＳにコピーされず、そのためファイル又はブロックとして扱われない。しかしながら、利用可能なＮＶＲＡＭデバイスは高価であり、必要なバッテリが電子的にかさばる。さらに、バッテリはアプリケーションによっては望ましくないと考えられる。ＮＶＲＡＭの一般的な使用は、アクセスされることが多いが頻繁には変更されないデータを格納する、というものである。
【課題を解決するための手段】
【０００８】
本発明にかかる不揮発性メモリシステム（２０、２０２）は、ブロックアクセス可能不揮発性メモリ（２４、２１２）と、該プロセッサによって読み出され且つ書き込まれるために、該プロセッサのメモリアドレス空間の一部として、プロセッサ（２８、２０４）によって線形にアドレス指定可能であるように構成されるランダムアクセスメモリ（２２、２１０）と、前記ブロックアクセス可能不揮発性メモリと前記ランダムアクセスメモリとの間に介挿され、前記不揮発性ブロックアクセス可能メモリ（２４、２１２）のブロック（２１４）に前記ランダムアクセスメモリ（２２、２１０）の内容の一部（２２２）をブロックで書き込むように構成されるロジック（２６、２２０）とを具備し、前記ロジック（２６、２２０）は、前記ランダムアクセスメモリ（２２、２１０）へのプロセッサ書込みを監視し（１０４、３１０）、前記不揮発性ブロックアクセス可能メモリ（２４、２１２）の最新のコピーとは異なる前記ランダムアクセスメモリのブロック（２２２）を前記不揮発性ブロックアクセス可能メモリに書き込むように構成される。
【０００９】
上述した概略的な説明と以下の詳細な説明とはともに例示的且つ説明的なものであり、特許請求の範囲に記載されているような本発明のさらなる説明を提供するように意図されている、ということが理解されなければならない。
【００１０】
本発明がさらに理解されるように含まれ且つ明細書に組み込まれると共にその一部を構成する添付図面は、本発明の実施形態を例示し、その説明とともに本発明の原理を説明する役割を果たす。
【発明を実施するための最良の形態】
【００１１】
ここで、本発明のさまざまな実施形態を詳細に参照し、その例を添付図面に示す。
【００１２】
図面の、最初に図１を参照すると、概して参照符号２０によって示されるメモリシステムの一形態は、ランダムアクセスメモリ（ＲＡＭ）２２と、ブロックアドレス指定可能な不揮発性記憶装置（ＮＶＳ）２４と、ＲＡＭ２２とＮＶＳ２４との間でデータのブロックをコピーするように構成されるロジック２６とを具備する。
【００１３】
動作時、ＲＡＭ２２は、ＲＡＭ２２を不揮発性ＲＡＭとして扱うようにプログラムされているプロセッサ２８のＲＡＭアドレス空間にある。
【００１４】
図２を参照すると、データのセットを維持する方法の一形態では、ステップ１０２において、データをＲＡＭ２２に提供する。ステップ１０４において、プロセッサ２８をＲＡＭ２２にアクセスさせデータを読み出し且つ書き込むことができるようにする。プロセッサ２８は、プロセッサのアドレス空間にある或る範囲のアドレスを用いて、ＲＡＭ２２を不揮発性ＲＡＭとしてアドレス指定する。
【００１５】
ステップ１０６において、ロジック２６はＲＡＭ２２を監視し、適当な時点で、プロセッサ２８によって書き込まれたデータを含むＲＡＭ２２のブロックの内容をブロックアドレス指定可能なＮＶＭ２４にコピーする。
【００１６】
ここで図３を参照すると、概して参照符号２００によって示されるコンピュータシステムの一実施形態は、概して参照符号２０２によって示されるメモリシステムの第２の実施形態を含む。
【００１７】
コンピュータシステム２００は、アドレス空間とアドレス空間内でアドレス指定可能なＲＡＭ２０６とを有するプロセッサ２０４を含む。コンピュータシステム２００はまた、従来のものであってもよく且つ簡単のためにここではこれ以上説明しない、他のデバイス及び資源２０８を含んでもよい。
【００１８】
コンピュータシステム２００はＲＡＭ２１０を含み、プロセッサ２０４は、それを不揮発性ＲＡＭ（ＮＶＲＡＭ）として扱い構成データを格納するために使用するようにプログラムされる。ＲＡＭ２１０は、メモリシステム２０２の一部を形成する。ＲＡＭ２１０は、物理的にＲＡＭ２０６の一部であっても若しくはＲＡＭ２０６と同一であってもよく、又は別個の物理ＲＡＭデバイスであってもよい。明確にするために、ＲＡＭ２０６、２１０を、プロセッサ２０４が直接アドレス指定可能であるように示す。しかしながら、別法として、プロセッサ２０４は、それ自体のアドレス空間において論理アドレスをアドレス指定してもよく、それらは、後にＲＡＭ２０６、２１０の物理アドレスに復号される。
【００１９】
メモリシステム２０２は、ＮＡＮＤフラッシュデバイス２１２の形態のブロックアドレス指定可能不揮発性メモリをさらに具備する。ＮＡＮＤフラッシュデバイス２１２は、たとえば５１２バイト又は２０４８バイトのデータを含むページ２１４に編成されるメモリを含む。さらに、各ページ２１４は、誤り訂正データのための空間及びメタデータ２１６のための空間を含む。メタデータは、たとえば、論理ページ番号及びタイムスタンプ又はシーケンス番号を含んでもよく、そこから、連続した単一論理ページのコピーであるページ２１４が書き込まれた順序を確定することができる。
【００２０】
ＮＡＮＤフラッシュメモリ２１２は、電源を必要とすることなくそのデータを維持する。フラッシュメモリ２１２は、ロジックデバイス２２０により、誤り訂正データ２１６を利用するために完全なページ２１４で書き込まれ且つ読み出される。フラッシュメモリ２１２は、１つ又は複数のページのブロックでのみ消去することができる。フラッシュメモリ２１２は、多数ではあるが無限の数ではない書込み及び消去サイクルの耐用年数を有し、したがって、ロジックデバイス２２０は、順に各ページ２１４に書き込み、必要な場合にのみページを消去し再使用するように構成される。書込みの速度を上昇させるために、未使用又は消去されたページのプールが、標準動作で維持される。フラッシュメモリ２１２は、耐用年数が有限であるため、更新が頻繁ではない使用に適している。
【００２１】
ロジックデバイス２２０は、フラッシュメモリ２１２のページ２１４とＲＡＭ２１０との間でデータのページをコピーする。ロジックデバイス２２０の使用のために、ＲＡＭ２１０は、サイズがフラッシュメモリ２１２のページ２１４に対応するページ２２２に分割される。ＲＡＭページ２２２は、プロセッサ２０４に透過的であってもよい。フラッシュメモリ２１２の耐用年数が有限であるため、且つＮＡＮＤフラッシュメモリが比較的安価であるため、フラッシュメモリ２１２のサイズはＲＡＭ２１０のサイズの数倍である。
【００２２】
ロジックデバイス２２０は、たとえば、フィールドプログラマブルゲートアレイであってもよく、又はファームウェアでプログラムされる補助プロセッサ又は制御プロセッサであってもよい。ロジックデバイス２２０を、ＲＡＭ２１０若しくはフラッシュメモリ２１２に、又は両方に、単一ＩＣパッケージで組み込んでもよく、又は単一ダイ上に実装してもよい
【００２３】
ここで図４を参照すると、動作方法の一実施形態では、ステップ３０２において、構成データをフラッシュメモリ２１２のいくつかのページ２１４に格納する。コンピュータシステム２００の起動時、ステップ３０４において、ロジックデバイス２２０は、構成データをＲＡＭ２１０のページ２２２にコピーする。訂正ページ２２２を作成するために、ロジックデバイス２２０は、フラッシュメモリページ２１４のメタデータ２１６を検査し、各ページ２２２の最近のコピーを識別する。この目的のために、メタデータ２１６は、ページ２２２間の論理ページ番号と、ページ２１４が書き込まれた順序を示すタイムスタンプ又はシーケンス番号とを含んでもよい。
【００２４】
ステップ３０６において、ロジックデバイス２２０はまた、それ自体の揮発性メモリ２２４に、フラッシュメモリ２１２のためのページテーブルを生成してもよい。明らかとなるように、ページテーブルは、少なくともいずれのページ２１４が現データを含むか、いずれのページが古いデータを含み且つ消去又は再使用してもよいか、及びいずれのページが未使用であるか又は消去されており且つ再使用の用意ができているかを示してもよい。ロジックデバイス２２０はまた、揮発性メモリ２２４に、シーケンス番号の最後に使用された値か又は次の値を格納してもよい。ページテーブルはまた、たとえば、古いデータを含むページのうちのいずれを最初に消去するかを判断するのを助けるために少なくとも幾分かの履歴を格納してもよい。図４に示すプロセスでは、変更されたＲＡＭページ２２２を、フラッシュメモリ２１２のそれらが読み出された同じページには再び書き込まず、そのため、フラッシュページ２１４とＲＡＭページ２２２との間の完全なページテーブル一致を省略してもよい。
【００２５】
ステップ３０８において、プロセッサ２０４は、ＲＡＭ２１０から構成データを読み出して使用し、ステップ３１０において、プロセッサは、変更された構成データをＲＡＭ２１０に書き込む。
【００２６】
ステップ３１２において、ロジックデバイス２２０は、プロセッサ２０４が書き込みしたＲＡＭ２１０のアドレスを追跡し、いずれのＲＡＭページ２２２が「ダーティ（dirty）である」、すなわちフラッシュメモリ２１２の最新データと異なるデータを含むかという記録を維持する。
【００２７】
ステップ３１４において、ロジックデバイス２２０は、いずれのダーティページ２２２をフラッシュメモリ２１２に書き込むかを判断する。たとえば、ロジックデバイス２２０は、ダーティページ２２２の数を指定された最大数未満で維持するように設定されてもよく、ロジックデバイス２２０は、その後、最も前に変更されたＲＡＭページ２２２又は最も古い変更を含むＲＡＭページをフラッシュページ２１４に書き込んでもよい。たとえば、プロセッサ２０４が主にＲＡＭ２１０の連続したアドレスに書き込んでいる場合、ロジックデバイス２２０は、プロセッサ２０４が書き込んでいるポイントが当該ＲＡＭページから出る時にＲＡＭページ２２２をフラッシュメモリ２１２に書き込んでもよい。
【００２８】
ステップ３１６において、ロジックデバイス２２０は、いずれのＲＡＭページ２２２が書き込まれているかとそれがいつ書き込まれたかとを示すように正しいメタデータ２１６を用いて、当該選択されたＲＡＭページ２２２からのデータを次に利用可能なフラッシュページ２１４に書き込む。ロジックデバイス２２０はまた、ダーティＲＡＭページ２２２の記録を更新し、ページテーブルを、フラッシュページ２１４がもはや利用可能でないことを示すように更新する。ロジックデバイス２２０はまた、ページテーブルを、同じＲＡＭページ２２２の先のバージョンを含むフラッシュページ２１４がこの時陳腐化しており、消去してもよい、ということを示すように更新してもよい。別法として、ロジックデバイス２２０は、現ページの回復不可能な障害の場合に、各フラッシュページ２１４の最近の陳腐化コピーのうちの１つ又は複数をバックアップとして保持してもよい。別法として、コンピュータシステム２２０が頻繁に再起動される場合、ステップ３０６において陳腐化ページのリストのみを更新してもよい。
【００２９】
ステップ３１８において、コンピュータシステム２２０をシャットダウンする。シャットダウンが故意であり正常である場合、ステップ３２０において、ロジックデバイス２２０は、正しいメタデータを用いて、すべてのダーティＲＡＭページ２２２をフラッシュページ２１４に書き込むが、ページテーブルがシャットダウン時にデータを喪失する場合、ページテーブルの更新を省略してもよい。シャットダウンが予期されないものである場合、ロジックデバイス２２０に対し、プロセッサ２０４から又は補助デバイス（図示せず）から電源障害割込みによって警告してもよい。そして、ロジックデバイスは、たとえばデバイス２１０、２１２、２２０に関連する静電容量で、局所的に貯蔵される電力を使用してステップ３２０を実行する。ステップ３１４において言及した最大数のダーティＲＡＭページ２２２は、ロジックデバイス２２０が局所的に貯蔵される電力を用いてそれらのすべてを保存することができることを確実にするように選択されてもよい。
【００３０】
シャットダウンの性質に応じて、プロセスは次に、終了するか、又はステップ３０２に戻ってコンピュータシステム２２０を再起動する。
【００３１】
本発明において、本発明の精神又は範囲から逸脱することなく、さまざまな変更及び変形を行うことができる。たとえば、コンピュータシステム２００を、単一プロセッサ２０４を有するように示した。コンピュータシステム２００はマルチプロセッサシステムであってもよく、したがってＲＡＭ２１０は、２つ以上のプロセッサにより、同じデータを共有するか、又は別個のＲＡＭページ２２２であってもよいＲＡＭ２１０の別個の部分の別のデータを使用することによりアクセスされてもよい。図３において又は図３を参照して個々で示し且つ／又は説明した他のコンポーネントを、より容量を増大させ、柔軟性を向上させ、且つ／又は冗長性を向上させるために増加させてもよい。
【００３２】
メモリシステム２０２を、さまざまな形態で物理的に具現化してもよい。たとえば、ＲＡＭ２１０は、プロセッサ２０４の主ＲＡＭ２０６とは別個の物理経路を通してアドレス指定される別個のＲＡＭであってもよい。ＲＡＭ２１０、フラッシュメモリ２１２及びロジックデバイス２２０は、共通の回路基板にあってもよい別個のデバイスであってもよい。共通の回路基板は、プロセッサ２０４若しくはＲＡＭ２０６又は両方を支持する回路基板であってもよく、又は別個の基板であってもよい。別法として、ＲＡＭ２１０、フラッシュメモリ２１２及びロジックデバイス２２０、又はそれらデバイスのうちの任意の２つを、単一ダイに、又は単一集積回路パッケージのダイに実装してもよい。別法として、メモリシステム２０２の機能の一部又はすべてをプロセッサチップセットに組み込んでもよい。
【００３３】
このように、本発明は、添付の特許請求の範囲及びそれらの均等物の範囲内にある本発明の変更及び変形を包含することが意図されている。
【図面の簡単な説明】
【００３４】
【図１】メモリシステムの一実施形態のブロック図である。
【図２】フローチャートである。
【図３】メモリシステムの第２の実施形態のブロック図である。
【図４】フローチャートである。
【符号の説明】
【００３５】
２０・・・メモリシステム
２２・・・ＲＡＭ
２４・・・ＮＶＳ
２６・・・ロジック
２８・・・プロセッサ
２００・・・コンピュータシステム
２０２・・・メモリシステム
２０４・・・プロセッサ
２０６・・・ＲＡＭ
２０８・・・資源
２１０・・・ＲＡＭ
２１２・・・ＮＡＮＤフラッシュデバイス
２１４・・・ページ
２１６・・・メタデータ
２２０・・・ロジックデバイス
２２２・・・ページ
２２４・・・揮発性メモリ
【図１】
2008108257.tif 000003
【図２】
2008108257.tif 000004
【図３】
2008108257.tif 000005
【図４】
2008108257.tif 000006