(57)【要約】【課題】  固体撮像装置において、例えば複数の列ごとにブロック化し、共通出力線に信号を読み出す構成におけるクロストークを低減することを目的とする。【解決手段】  本発明の固体撮像装置は、光電変換素子を有する複数のセンサセルと、前記複数のセンサセルからの信号をそれぞれ保持する複数の保持容量と、前記複数の保持容量の信号をそれぞれ転送する複数の第１スイッチと、複数の前記第１スイッチの出力間を接続する複数のブロック化領域と、共通信号線と、前記第１スイッチにより前記複数のブロック化領域に転送された信号を、活性化されることにより前記共通信号線に転送する複数の第２スイッチと、前記共通信号線を介してブロック化領域の電位をリセット電位に設定するための電圧供給手段と、を備え、複数の前記第２スイッチの活性状態が少なくとも一部の期間において重なるように、前記第２スイッチを制御する制御回路を有することを特徴とする。【選択図】  図１
2008060791.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を有する複数のセンサセルと、
前記複数のセンサセルからの信号をそれぞれ保持する複数の保持容量と、
前記複数の保持容量の信号をそれぞれ転送する複数の第１スイッチと、
複数の前記第１スイッチの出力間を接続する複数のブロック化領域と、
共通信号線と、
各ブロック化領域と前記共通信号線の間の信号経路に配された複数の第２スイッチと、
前記共通信号線及び前記第２スイッチを介し前記ブロック化領域の電位をリセット電位に設定するための電圧供給手段と、を備える固体撮像装置であって、
複数の前記第２スイッチの活性状態が少なくとも一部の期間において重なるように、前記第２スイッチを制御する制御回路を有することを特徴とする固体撮像装置。
【請求項２】
前記活性状態が重なった期間の少なくとも一部において、前記ブロック化領域をリセット電位に設定することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記リセット電位に設定したあとに、前記制御回路は、前記第２スイッチを順次活性化し、前記ブロック化領域へ転送された信号を前記共通信号線へ読み出すように、前記第２スイッチを制御することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記電圧供給手段は、ドレインに前記リセット電位に設定するためのリセット電圧が供給されたトランジスタを含んで構成されており、前記トランジスタのゲートに該トランジスタを活性状態とするためのパルスが、予め決められた周波数で供給されることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
請求項１〜４のいずれかの請求項に記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関し、例えば複数のセンサセル列ごとにブロック化し、ブロック化した領域ごとに共通出力線に信号を読み出す構成を有する固体撮像装置に関するものである。
【背景技術】
【０００２】
一般に固体撮像装置は、光電変換素子を含む多数のセンサセル（画素）が１次元状又は２次元状に配列されている。各画素の出力は、複数の画素に共通に設けられた垂直信号線ごとに設けられた保持容量に一旦保持され、スイッチを介して共通信号線（水平共通信号線）に出力される。これにより共通信号線の電位が変化する。そして、共通信号線の電位はアンプによって増幅されて、後段の画像処理部等の外部回路に出力される。
【０００３】
共通信号線には、複数の垂直信号線と同数のトランジスタが接続されているため、そのトランジスタによる寄生容量が生じる。共通信号線の寄生容量が大きくなると、保持容量に保持された電荷が共通信号線に出力された際の共通信号線の電位変化が小さくなる。近年は、固体撮像装置の多画素化、大判化が進んでおり、これに伴ってトランジスタ数の増大や配線容量の増大により共通信号線の寄生容量が大きくなる傾向にある。
【０００４】
このような課題に対して解決を試みた固体撮像装置が特許文献１に開示されている。図１２は、同公報に開示された光電変換装置の構成を示す図である。
【０００５】
８１０は共通水平信号線８１１に接続されるスイッチ８１２群を分割するブロックスイッチで、８１３はブロック化された水平信号線（ブロック化領域）を示している。
【０００６】
この回路の特徴は、センサセルのアレイ（ここでは、複数のセンサセル列）をブロック化し、各ブロックのブロック化水平信号線をそれぞれブロックスイッチ８１０−１、８１０−２を介して共通水平信号線８１１に接続していることである。このような回路構成をとることで、共通水平信号線に接続されるスイッチの数を減らし寄生容量を低減することができる。
【特許文献１】特開２００３−２２４７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、固体撮像装置の多画素化に伴い、水平走査回路の動作の高速化が要求されている。しかしながら特許文献１の構成において水平走査回路の動作速度を高速化すると、ブロック内の先頭画素を読み出す時にブロック化された水平信号線領域をリセットする時間が十分に取れなくなる場合がある。このため、前行を読み出した時の信号が充分にリセットされずに、次の行を読む時の信号に影響を与えてしまう、いわゆるクロストーク現象が問題となる場合がある。
【０００８】
本発明は上述した課題に鑑み、例えば複数のセンサセル列ごとにブロック化し、共通出力線に信号を読み出す構成において、信号を高速に読み出し且つクロストークを低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、光電変換素子を有する複数のセンサセルと、前記複数のセンサセルからの信号をそれぞれ保持する複数の保持容量と、前記複数の保持容量の信号をそれぞれ転送する複数の第１スイッチと、複数の前記第１スイッチの出力間を接続する複数のブロック化領域と、共通信号線と、各ブロック化領域と前記共通信号線の間の信号経路に配された複数の第２スイッチと、前記共通信号線及び前記第２スイッチを介し前記ブロック化領域の電位をリセット電位に設定するための電圧供給手段と、を備える固体撮像装置であって、複数の前記第２スイッチの活性状態が少なくとも一部の期間において重なるように、前記第２スイッチを制御する制御回路を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、スイッチを介してブロックごとに共通出力線に信号を読み出す構成において、信号を高速に読み出すことが可能となり且つクロストークを低減することが可能となる。
【発明を実施するための最良の形態】
【００１１】
まず発明の理解のために上述した技術課題に関して説明する。図１２に示した構成における駆動制御に関して図１３を用いて説明する。図１２のうち図１３の説明に関係する箇所のみ説明を行なう。
【００１２】
共通水平信号線８１１へ読み出される信号は、容量帰還形アンプによって増幅され出力される。容量帰還形アンプは、例えば、差動アンプと、その反転入力端子（−）と出力端子ＶＯＵＴとの間に並列接続された帰還容量と、帰還容量に並列接続されたリセット用トランジスタとで構成される。
【００１３】
差動アンプの非反転入力端子（＋）には、基準電圧ＶＲＥＦが与えられる。Ｔ８２−１、Ｔ８２−２は共通水平信号線に接続されるスイッチ８１０−１、８１０−２を制御するパルスである。Ｔ８１−１〜Ｔ８１−４は各列に設けられたスイッチ８１２−１〜８１２−４を制御するパルスである。ブロック化された水平信号線（ブロック化領域）８１３がリセットされるのはＴ８２−１（Ｔ８２−２）が活性状態、且つ、ＨＲＳＴが活性状態の時である。本構成においては、Ｈｉｇｈアクティブとなっている。この時、回路内部で遅延がある場合にはＴ８２−１の波形は点線で囲った部分のように立ち上がりが遅くなる。この立ち上がり遅延は程度の差はあるものの通常の回路においては生じる。そのためブロック内の先頭画素を読み出す時、他の画素を読み出す時よりも実効的なリセット時間が短くなり、前行の信号のリセットが充分に行なわれない場合がある。
【００１４】
図１４はこのような現象のためブロックの先頭画素にクロストークが見られる様子を示したものである。図の縦軸は出力信号、横軸は画素位置を示している。クロストークの為、各ブロックの先頭画素（１画素目、３画素目、５画素目）は、他の画素よりも大きく出力されているのが分かる。
【００１５】
このような課題に対して本発明のブロック化領域のリセット機構、方法によれば、クロストークを低減することが可能となる。その一例としては、共通出力線にブロックごとに信号を転送する複数のスイッチ（図１２では８１０−１、８１０−２にあたる）を同時に活性化させることが可能な制御回路を有することより高速に信号を読み出し且つクロストークを低減することが可能となる。
【００１６】
以下、本発明の実施形態を図面を用いて詳細に説明する。しかしながら本発明はこれら実施例に限定されるものではなく、適宜変更、または組み合わせることが可能である。
【００１７】
（実施例１）
図１は、本実施例の固体撮像装置の構成を示す図である。なお、ここでは、説明の簡単化のため、センサセルを４行６列に配列した固体撮像装置を説明するが、さらに多くのセンサセルを有してもよい。
【００１８】
図１において、１がセンサセル（画素）であり４行６列に配置されている。図２を用いてセンサセルに含まれる素子を説明する。２１は光電変換部であるフォトダイオ−ド、２２はゲ−トの電荷を増幅して垂直信号線２に出力する増幅手段である増幅トランジスタである。２３はフォトダイオ−ドで発生した電荷を増幅トランジスタのゲ−トに転送するための転送手段である転送トランジスタである。２４は増幅トランジスタのゲ−トを所定の電位に設定するためのリセットトランジスタ、２５は信号を出力する画素を選択するための選択手段である選択トランジスタである。図示はしないがフォトダイオードからフローティングディフュージョンへ電荷を転送し、増幅トランジスタのゲートとフローティングディフュージョンが電気的に接続されている構成でもよい。また後述するように選択トランジスタの代わりに、リセットトランジスタによりフローティングディフュージョンの電位を制御することにより信号の読み出しを制御する構成としてもよい。ここでセンサセル（画素）は、１つの光電変換部及びこの光電変換部から垂直出力線へ信号を読み出すための上述した素子を含む素子集合の最小単位を指す。隣接する光電変換素子において、上記素子を共有することも可能であるが、この場合にも１つの光電変換素子の信号を読み出すための素子集合の最小単位で定義づけられる。
【００１９】
複数のセンサセル１の各行は、垂直走査回路４が選択信号線３（３−１〜３−４）のうち該当する選択信号線を活性状態（Ｈレベル）にすることにより選択される。垂直走査回路４は、４本の選択信号線３を順に活性状態にすることにより垂直方向の走査を行う回路である。
【００２０】
選択信号線（例えば、３−１）が活性状態になり、選択トランジスタ２５、転送トランジスタ２３が活性化されると、垂直信号線５に電圧信号が転送される。垂直信号線２に出力された電圧信号は、トランジスタ５を介して、信号線１５に一端（信号端子）が接続された保持容量６に電荷として保持される。なお、各保持容量６の他端は、例えば接地電位等の固定電位に設定される。
【００２１】
保持容量６−１、６−２に保持された電荷は、ＭＯＳトランジスタで構成される第１スイッチ７−１、７−２を介して、ブロック化された水平信号線（ブロック化領域）８−１に分配される。すなわち、保持容量６−１、６−２に保持された電荷は、信号線１５−１、１５−２に見える容量とブロック化水平信号線８−１の寄生容量との間で分配される。そして、ブロック化水平信号線８−１は保持容量６−１又は６−２に保持された電荷に対応する電位となる。なお、第１スイッチ７−１、７−２は、異なるタイミングで活性化される。
【００２２】
同様に、保持容量６−３、６−４に保持された電荷は、第１スイッチ７−３、７−４を介して、ブロック化された水平信号線（ブロック化領域）８−２に分配される。そして、保持容量６−５、６−６に保持された電荷は、第１スイッチ７−５、７−６を介して、ブロック化された水平信号線（ブロック化領域）８−３に分配される。
【００２３】
電荷分配によってブロック化水平信号線８−１に転送された電荷は、第２スイッチ９−１を介して更に共通水平信号線１０に転送される。すなわち、保持容量６−１（又は６−２）に保持された電荷は、第１スイッチ７−１（又は７−２）及び第２スイッチ９−１を介して転送される。この時、保持容量６−１（又は６−２）の信号端子が接続された信号線１５−１（又は１５−２）の寄生容量、ブロック化水平信号線８−１の寄生容量、水平信号線１０の寄生容量で分配される。これにより、共通水平信号線１０は保持容量６−１（又は６−２）に保持された電荷に対応する電位となる。
【００２４】
これら接続関係は言い換えると、複数の第１スイッチの出力間が接続され、この接続された出力部と共通水平信号線１０との間の信号経路に第２スイッチが設けられているということもできる。この信号経路は、上述のブロック化領域を含んでいてもよく、第１スイッチから共通水平信号線へ信号が伝達する途中の経路をさす。第２スイッチが活性状態の時、この信号経路が導通する。
【００２５】
共通水平信号線１０の電位は、出力アンプ１３によって増幅され出力される。そして、共通水平信号線１０は、ＭＯＳトランジスタで構成されるリセットスイッチ１４によってリセットされる。このリセットスイッチ１４は共通信号線の電位を所定の電位（リセット電位）に設定するための電圧供給手段として機能している。更に、電圧供給手段は、水平共通信号線、第２スイッチを介して、各ブロック化領域の電位を所定の電位（リセット電位）に設定する。この際には第２スイッチは活性状態となっている必要がある。したがって言い換えると、電圧供給手段は、水平共通信号線、第２スイッチ、信号経路を介してブロック化領域をリセットする。ブロック化領域が信号経路に含まれるとする場合には、信号経路をリセットするともいえる。
【００２６】
リセットスイッチはドレインにリセット電位に設定するためのリセット電圧（ＶＲＥＳ）が供給されたトランジスタで構成されている。後述するように、このトランジスタのゲートに、トランジスタを活性状態とするためのパルスＨＲＳＴが、予め決められた周波数で供給される。
【００２７】
同様に、ブロック化水平信号線８−２に転送された電荷は、第２スイッチ９−２を介して更に共通水平信号線１０に転送される。また、ブロック化水平信号線８−３に転送される電荷は、第２スイッチ９−３を介して更に共通水平信号線１０に転送される。共通水平信号線１０に転送された信号は、出力アンプ１３によって増幅され出力される。
【００２８】
ブロック化水平信号線８は第２スイッチ９が活性状態で且つＨＲＳＴが活性状態の時にリセットされる。本実施例では第２スイッチ９の制御線Ｔ２−１、Ｔ２−２、Ｔ２−３は制御回路１１を経て図３のような予め決められた周波数のパルス信号によって制御される。第２スイッチ９が、対応するブロック化領域の信号を読み出すのとは別に、ＢＬＫ＿ＡＬＬというパルスによって全ての第２スイッチが選択（活性状態）されるようにパルスを発生させる。ここでは全ての第２スイッチが活性状態となるように制御しているが、少なくとも複数の第２スイッチが活性状態となればよい。そして、複数の第２スイッチの活性状態が少なくとも一部の期間において重なるようにし、この活性状態が重なった期間の少なくとも一部において、ブロック化領域をリセット電位に設定すればよい。これにより、各ブロックからの信号読み出し期間とは異なる期間に、複数のブロック化領域を同時にリセットすることが可能となる。その後、制御回路は、第２スイッチを順次活性化し、ブロック化領域へ転送された信号を共通出力線へ読み出すように、前記第２スイッチを制御する。
【００２９】
上述した図１３の例では、ブロック化水平信号線は選択されたブロックの先頭画素を読み出す直前のＨＲＳＴでしかリセットされない。これに対し、本実施例ではブロック化水平信号線８−１はブロックの先頭画素を読み出す（Ｔ１−１が活性状態）時とは別に１、２，３（丸数字）のＨＲＳＴを用いてリセットをすることができる。同様に、ブロック化水平信号線８−２も１、２，３（丸数字）のＨＲＳＴを用いてリセットすることができ、ブロック化水平信号線８−３も、１、２，３（丸数字）のＨＲＳＴを用いてリセットすることができる。つまり、複数の第２スイッチの活性状態が重なった期間の少なくとも一部において、ブロック化領域をリセット電位に設定することが可能となる。これにより、各ブロックの信号の読み出し前に、ブロック化領域をリセットすることが可能となり、クロストークを低減することが可能となる。そして複数のブロック化領域を同時にリセットすることが可能となるので、読み出しの高速化も可能となる。また、１つのブロックから読み出しを行なっている際に活性化されている第２スイッチの数を常に等しくしている（図では１つ）。これにより、読み出しの際の容量分割比を等しくすることが可能となる。
【００３０】
制御回路１１は、例えば図４のような論理を組むことで図３のようなタイミングを実現し、第２スイッチを制御することができる。１１−１、１１−２，１１−３はそれぞれＴ２−１、Ｔ２−２、Ｔ２−３を生成する部分を示している。それぞれが別回路のように記載しているが、一体的に構成することもできる。具体的な回路構成としてＳＲフリップフロップを含んで構成されている。それぞれＴ１−１，Ｔ１−２，Ｔ１−４がセット入力として機能し、Ｔ１−２、Ｔ１−４、Ｔ１−６がリセット入力として機能している。このフリップフロップからの出力とＢＬＫ＿ＡＬＬとのＯＲをとることにより、Ｔ２−１〜Ｔ２−３を生成することができる。
【００３１】
このようにブロック化領域は、図４に例を示した制御回路により複数の第２スイッチを活性状態とし、各ブロック化領域の信号が読み出される前にリセットされる。これにより、ブロックの先頭行を読み出す前に前行の信号を好適にリセットすることができる。
【００３２】
図５は、本実施例の構成によりブロックの先頭画素にクロストークが低減された様子を示したものである。図５の縦軸は出力信号、横軸は画素を示している。図１４と比較して、各ブロックの先頭画素（１画素目、３画素目、５画素目）において、クロストークが低減されている。
【００３３】
（実施例２）
図６は、本実施例の固体撮像装置の構成を示す図である。実施例１と同様の構成には同様の符号を付し詳細な説明は省略する。本実施例では実施例１の制御回路１１のかわりに制御回路３１を用いる。第２スイッチ９の制御線Ｔ２−１、Ｔ２−２、Ｔ２−３は制御回路３１により図７のようなパルス信号によって制御される。第２スイッチ９がそのブロックが読み出す前から選択されるように論理が組まれている。
【００３４】
図１３に示した例では、ブロック化水平信号線は選択されたブロックの先頭画素を読み出す直前のＨＲＳＴでしかリセットされない。これに対し、本実施例ではブロック化水平信号線８−１はブロックの先頭画素を読み出す（Ｔ１−１が活性状態）前に、８、１、２（丸数字）のＨＲＳＴを用いてリセットをする。同様に、ブロック化水平信号線８−２は２、３、４（丸数字）のＨＲＳＴを用いてリセットすることができ、ブロック化水平信号線８−３は、４、５，６（丸数字）のＨＲＳＴを用いてリセットすることができる。つまり、複数の第２スイッチの活性状態が重なった期間の少なくとも一部において、ブロック化領域をリセット電位に設定している。これにより、他のブロックが読み出しを行なっている期間の一部において、リセットすることが可能となり、読み出しの高速化も可能となる。また、１つのブロックから読み出しを行なっている際に、活性化されている第２スイッチの数を常に等しくしている（図では２つ）。これにより、読み出しの際の容量分割比を等しくすることが可能となる。
【００３５】
制御回路３１は、例えば図８のような論理を組むことで図７のようなタイミングを実現し、第２スイッチを制御することができる。具体的には、Ｔ２−１、Ｔ２−２，Ｔ２−３に対して、Ｔ１−４、Ｔ１−１、Ｔ１−２をセット入力、Ｔ１−２，Ｔ１−４、Ｔ１−６をリセット入力とするＳＲフリップフロップにより構成されている。
【００３６】
このようにブロック化水平信号線がブロック選択より以前にリセットされることにより、ブロックの先頭行を読み出す前に前行の信号を好適にリセットすることができる。よってクロストークが低減される。
【００３７】
（実施例３）
図９は本実施例の固体撮像装置の構成を示す図である。実施例１、２と同様の構成には同様の符号を付し詳細な説明は省略する。本実施例ではトランジスタ５の前段にクランプ回路を配置している。クランプ回路とは垂直信号線２に直列に接続された容量４１と、容量４１とトランジスタ５との間に並列に接続された一方の端子が所定の電位に接続されているスイッチ４２とで構成されている。
【００３８】
増幅トランジスタのゲ−トをリセットすることにより生じるリセット信号をクランプ回路でクランプし、その後、転送トランジスタ２３をオンにする。これにより、フォトダイオ−ドの電荷を増幅トランジスタのゲ−トへ転送し、増幅トランジスタから出力された光電変換信号をクランプ回路へ出力する。この動作により、クランプ回路からは画素毎に生じる固定パタ−ンノイズ、ランダムノイズが除去された信号が容量６へ保持される。そして実施例１もしくは２と同様に共通信号線１０に信号を読み出す。
【００３９】
本実施例によれば、クロストークの低減に加えて、更に画素の増幅トランジスタ、リセットトランジスタの素子ばらつき等を低減することが可能となる。
【００４０】
（実施例４）
図１０は本実施例の固体撮像装置の構成を示す図である。実施例１と同様の構成には同様の符号を付し詳細な説明は省略する。本実施例ではトランジスタ５の前段に列ごとに設けられた増幅器５１（以後列アンプ）を配置している。
【００４１】
増幅トランジスタのゲ−トをリセットすることにより生じるリセット信号をＣＬＡＭＰを活性状態にすることでとりこむ。その後、転送トランジスタ２３を活性状態にすることにより、フォトダイオ−ドの電荷を増幅トランジスタのゲ−トへ転送し、増幅トランジスタから出力された光電変換信号を列アンプで増幅する。
【００４２】
この動作により、列アンプからは画素毎に生じる固定パタ−ンノイズ、ランダムノイズが除去された信号が容量６へ保持される。
【００４３】
本実施例においては反転増幅器を例に挙げて説明したが、これに限られるものではない。本実施例によれば、クロストークの低減に加えて、更にＳＮ比の向上を達成することができる。
【００４４】
（画素回路の変形例）
図１１は画素回路の変形例である。フローティングディフュージョンが２画素共通になっている２トランジスタ／画素タイプの画素構成においてもクロストークの低減が可能となる。
【００４５】
６１−１、６１−２は光電変換部であるフォトダイオ−ド、６２はゲ−トの電荷を増幅して垂直信号線２に出力する増幅手段である増幅トランジスタである。６３−１、６３−２はフォトダイオ−ドで発生した電荷を増幅トランジスタのゲ−トに転送するための転送手段である転送トランジスタ、２４は増幅トランジスタのゲ−トをリセットするためのリセット手段であるリセットトランジスタである。
【００４６】
このような構成によれば、上述した効果に加えて光電変換素子の開口率を向上させることが可能となる。
【００４７】
（撮像システム）
図１５は、上述した固体撮像装置をカメラ等の撮像システムに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、固体撮像装置１００４に結像させる。固体撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
【００４８】
各実施例で述べた電圧供給手段を構成するトランジスタ１４、制御回路及び該制御回路にパルスを供給する走査回路１２は、例えば１００８からのパルスにより制御することができる。
【図面の簡単な説明】
【００４９】
【図１】第１の実施例に係る固体撮像装置の構成を示した図である。
【図２】第１の実施例のセンサセルの構成を示した図である。
【図３】図１の固体撮像装置の動作タイミングを示した図である。
【図４】第１の実施例のタイミングを実現するための回路構成を示した図である。
【図５】第１の実施例の効果を説明するための図である。
【図６】第２の実施例に係る固体撮像装置の構成を示した図である。
【図７】図６の固体撮像装置の動作タイミングを示した図である。
【図８】図７の動作タイミングを実現するための論理回路を示した図である。
【図９】第４の実施例に係る固体撮像装置の構成を示した図である。
【図１０】第４の実施例に係る固体撮像装置の構成を示した図である。
【図１１】センサセルの変形例を示した図である。
【図１２】従来例の固体撮像装置の一例を示した図である。
【図１３】図１２の固体撮像装置の駆動タイミングの一例を説明するための図である。
【図１４】図１３に示したタイミングで駆動した際の出力信号の一例である。
【図１５】撮像システムを説明するためのブロック図である。
【符号の説明】
【００５０】
２１  光電変換素子
１−１１〜１−４６  センサセル
６−１〜６−６  保持容量
７−１〜７−６  第１スイッチ
８−１〜８−３  ブロック化領域
１０  共通信号線
９−１〜９−３  第２スイッチ
１４  電圧供給手段
１１−１〜１１−３、３１  制御回路
【図１】
2008060791.tif 000003
【図２】
2008060791.tif 000004
【図３】
2008060791.tif 000005
【図４】
2008060791.tif 000006
【図５】
2008060791.tif 000007
【図６】
2008060791.tif 000008
【図７】
2008060791.tif 000009
【図８】
2008060791.tif 000010
【図９】
2008060791.tif 000011
【図１０】
2008060791.tif 000012
【図１１】
2008060791.tif 000013
【図１２】
2008060791.tif 000014
【図１３】
2008060791.tif 000015
【図１４】
2008060791.tif 000016
【図１５】
2008060791.tif 000017