(57)【要約】【課題】波長の短い周波数帯域において、製造が容易で、阻止帯域において不要モードの伝搬が無く良好な減衰特性を有するトリプレート線路構造の低域通過フィルタを得る。【解決手段】２つの地導体１０を両主面に備えた平板状の誘電体層２０と、誘電体層の内部に地導体と略平行に配置された主線路ストリップ導体３０と、主線路ストリップ導体３０と近接配置されることにより容量性結合するとともに、２つの地導体１０のそれぞれと層間接続導体６０を介して電気的に接続される複数の短絡構造体７０とを備え、複数の短絡構造体７０は、主線路ストリップ導体３０の両側および長手方向に配列されるとともに、隣接する２つの短絡構造体７０のそれぞれに含まれる層間接続導体６０同士の間隔が阻止帯域における波長の１／２波長以内となるように配列される。【選択図】図１
2008193320.tif 000002
【特許請求の範囲】
【請求項１】
２つの地導体と、
前記２つの地導体のそれぞれを両主面に備えた平板状の誘電体層と、
前記誘電体層の内部に前記２つの地導体と略平行に配置され、両端に入出力線路ストリップ導体を有する主線路ストリップ導体と、
１つまたは複数の層間接続導体を有し、前記誘電体層の内部にて前記２つの地導体の間を前記層間接続導体で電気的に接続するとともに、前記主線路ストリップ導体と前記２つの地導体との間隔のうち大きいほうの間隔以下の距離にて前記主線路ストリップ導体と近接配置されることにより前記主線路ストリップ導体と容量性結合する複数の短絡構造体と
を備えた低域通過フィルタであって、
前記複数の短絡構造体は、前記主線路ストリップ導体の両側および長手方向に配列されるとともに、隣接する２つの短絡構造体のそれぞれに含まれる層間接続導体同士の間隔が阻止帯域における波長の１／２波長以内となるように配列される
ことを特徴とする低域通過フィルタ。
【請求項２】
２つの地導体と、
前記２つの地導体のそれぞれを両主面に備えた平板状の誘電体層と、
前記誘電体層の内部に前記２つの地導体と略平行に配置され、両端に入出力線路ストリップ導体を有する主線路ストリップ導体と、
前記誘電体層の内部に前記２つの地導体と略平行に配置され、一端が前記主線路ストリップ導体と前記２つの地導体との間隔のうち大きいほうの間隔以下の距離にて前記主線路ストリップ導体と近接配置されることにより前記主線路ストリップ導体と容量性結合するとともに、他端が前記２つの地導体のそれぞれと層間接続導体を介して電気的に接続される第１導体パターンを有する複数の短絡構造体と
を備えた低域通過フィルタであって、
前記複数の短絡構造体は、前記主線路ストリップ導体の両側および長手方向に配列されるとともに、隣接する２つの短絡構造体のそれぞれに含まれる層間接続導体同士の間隔が阻止帯域における波長の１／２波長以内となるように配列される
ことを特徴とする低域通過フィルタ。
【請求項３】
請求項２に記載の低域通過フィルタにおいて、
前記複数の短絡構造体のそれぞれが有する前記第１導体パターンのうち少なくとも１つは、前記主線路ストリップ導体にオーバーラップするように近接配置されることを特徴とする低域通過フィルタ。
【請求項４】
請求項３に記載の低域通過フィルタにおいて、
前記複数の短絡構造体のそれぞれが有する前記第１導体パターンのうち少なくとも１つは、前記主線路ストリップ導体と一方の地導体との間の層位置に配置された導体パターンと、前記主線路ストリップ導体ともう一方の地導体との間の層位置に配置された導体パターンとからなる一対の導体パターンで構成され、前記一対の導体パターンのそれぞれの一端が、前記主線路ストリップ導体と前記２つの地導体との間隔のうち大きいほうの間隔以下の距離にて前記主線路ストリップ導体と近接配置されることにより前記主線路ストリップ導体と容量性結合し、前記一対の導体パターンのそれぞれの他端が前記２つの地導体のそれぞれと層間接続導体を介して電気的に接続されるとともに、前記他端同士も層間接続導体を介して電気的に接続されることを特徴とする低域通過フィルタ。
【請求項５】
請求項３または４に記載の低域通過フィルタにおいて、
前記主線路ストリップ導体は、局所的に導体幅を大きくすることで構成された突出部を少なくとも１箇所有し、前記突出部と前記第１導体パターンとをオーバーラップさせることで前記主線路ストリップ導体と前記第１導体パターンとを近接配置して容量性結合させることを特徴とする低域通過フィルタ。
【請求項６】
請求項２ないし５のいずれか１項に記載の低域通過フィルタにおいて、
前記複数の短絡構造体のそれぞれは、前記２つの地導体のそれぞれと前記第１導体パターンとの間のそれぞれの層位置に前記２つの地導体と略平行に配置された一対の第２導体パターンをさらに備え、前記第１導体パターンの他端と前記一対の第２導体パターンのそれぞれとの間を層間接続導体で電気的に接続するとともに、前記一対の第２導体パターンのそれぞれと前記２つの地導体のそれぞれとの間を層間接続導体で電気的に接続したことを特徴とする低域通過フィルタ。
【請求項７】
請求項２ないし６のいずれか１項に記載の低域通過フィルタにおいて、
前記複数の短絡構造体は、前記主線路ストリップ導体と前記第１導体パターンとの容量性結合における静電容量の値が、前記入出力線路ストリップ導体に近い短絡構造体ほど小さくなるように設定されていることを特徴とする低域通過フィルタ。
【請求項８】
請求項２ないし７のいずれか１項に記載の低域通過フィルタにおいて、
前記主線路ストリップ導体は、前記容量性結合に寄与する部分以外の導体幅を、前記入出力線路ストリップ導体の導体幅よりも少なくとも１箇所において小さくすることを特徴とする低域通過フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯、もしくは、ミリ波帯で用いられる高周波フィルタに関するものである。特に、多層基板を用いて構成されたミリ波帯で動作するトリプレート線路形の低域通過フィルタに関係する。
【背景技術】
【０００２】
マイクロ波で広く用いられているトリプレート線路は、ストリップ導体の上下に２つの地導体を配置した構造を持つ。本線路を用いて構成した回路においては、２つの地導体の間に上下方向で非対称な構造が含まれていると、２つの地導体の間に電位差を生じて、地導体と垂直な方向の電界を有する平行平板モードと呼ばれる不要モードが伝搬する。
【０００３】
トリプレート線路で低域通過フィルタを構成した場合には（例えば、非特許文献１参照）、通過帯域となる低域から、阻止帯域となる高域まで、フィルタを動作させる周波数帯域全域において、平行平板モードの伝搬を抑える必要がある。阻止帯域において平行平板モードが伝搬すると、フィルタの入力端子と出力端子との間で平行平板モードによりエネルギーの一部が伝送され、減衰特性が劣化する。
【０００４】
こういった問題を防止するためには、２つの地導体を電気的に接続して同電位に保つことが有効である。このため、トリプレート線路構造のマイクロ波回路では、回路を動作させる周波数帯域の高域端において、およそ１／２波長の間隔で、ストリップ導体の周辺に格子状に、２つの地導体を電気的に接続する導体（スルーホールなど）を配置し、平行平板モードの発生もしくは伝搬を防止することが多い。
【０００５】
【非特許文献１】G.Matthaei、Microwave Filters, Impedance-Matching Networks and Coupling Structures, pp.374-380.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術には次のような課題がある。周波数が高くなると波長が短くなるため、スルーホールの物理的間隔は、必然的に狭くなる。ミリ波、とりわけ、５０ＧＨｚを越えるような周波数帯域において、使用する誘電体基板の誘電率次第では、スルーホールとスルーホールの間のスペースが限定され、ストリップ導体で構成する回路の配置が困難になる場合がある。
【０００７】
さらに、誘電体基板には固有の製造ルールがあり、２つの導体パターンの最小端部間隔、あるいは導体パターンの最小幅など、製造可能な寸法値が定められている。これらの製造ルールによる制約は、スルーホールとスルーホールの間の狭いスペースへの回路の配置を一層困難にする。その一方で、回路とスルーホールが接近すれば、両者の干渉を考慮して回路の設計を行う必要が生じる。信号を通過させる周波数帯域では、上記の干渉は特性を劣化させる要因となるため、特性を良好に保つために干渉の影響を打ち消す手段を追加したり、回路の形状を調整したりすることが必要となるなど、結果として回路の大型化、狭帯域化、損失増加、設計の煩雑化、構造の複雑化に伴う歩留まり劣化を招くこととなる。
【０００８】
また、２つの地導体の間隔が、回路が動作する周波数帯域において１／２波長を越えると、地導体と平行な方向の電界を持つ不要モードが伝搬する。この不要モードも、上述の平行平板モードと同様にフィルタの特性を劣化させる。したがって、地導体の間隔は、回路が動作する周波数帯域の高域端で１／２波長よりも小さな間隔が選択される。
【０００９】
したがって、ミリ波などの周波数では、地導体の間隔は、あまり大きくすることができない。ここに、誘電体基板の製造ルールから、微細な導体パターンが形成できないといった制約が加わると、結果として、ミリ波帯では、前出の文献に記載されているような、特性インピーダンスの高い線路を必要とするトリプレート線路形の低域通過フィルタは、実現困難となる。
【００１０】
本発明は上記のような課題を解決するためになされたもので、ミリ波など、波長の短い周波数帯域においても、製造が容易で、かつ、阻止帯域において不要モードの伝搬がなく、良好な減衰特性を有するトリプレート線路構造の低域通過フィルタを得ることを目的とする。さらには、通過帯域の特性が良好でコンパクトなトリプレート線路構造の低域通過フィルタを得ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る低域通過フィルタは、２つの地導体と、２つの地導体のそれぞれを両主面に備えた平板状の誘電体層と、誘電体層の内部に２つの地導体と略平行に配置され、両端に入出力線路ストリップ導体を有する主線路ストリップ導体と、１つまたは複数の層間接続導体を有し、誘電体層の内部にて２つの地導体の間を層間接続導体で電気的に接続するとともに、主線路ストリップ導体と２つの地導体との間隔のうち大きいほうの間隔以下の距離にて主線路ストリップ導体と近接配置されることにより主線路ストリップ導体と容量性結合する複数の短絡構造体とを備えた低域通過フィルタであって、複数の短絡構造体は、主線路ストリップ導体の両側および長手方向に配列されるとともに、隣接する２つの短絡構造体のそれぞれに含まれる層間接続導体同士の間隔が阻止帯域における波長の１／２波長以内となるように配列されるものである。
【００１２】
また、本発明に係る低域通過フィルタは、２つの地導体と、２つの地導体のそれぞれを両主面に備えた平板状の誘電体層と、誘電体層の内部に２つの地導体と略平行に配置され、両端に入出力線路ストリップ導体を有する主線路ストリップ導体と、誘電体層の内部に２つの地導体と略平行に配置され、一端が主線路ストリップ導体と２つの地導体との間隔のうち大きいほうの間隔以下の距離にて主線路ストリップ導体と近接配置されることにより主線路ストリップ導体と容量性結合するとともに、他端が２つの地導体のそれぞれと層間接続導体を介して電気的に接続される第１導体パターンを有する複数の短絡構造体とを備えた低域通過フィルタであって、複数の短絡構造体は、主線路ストリップ導体の両側および長手方向に配列されるとともに、隣接する２つの短絡構造体のそれぞれに含まれる層間接続導体同士の間隔が阻止帯域における波長の１／２波長以内となるように配列されるものである。
【発明の効果】
【００１３】
本発明によれば、主線路ストリップ導体と近接配置されることにより容量性結合するとともに、層間接続導体を介して地導体と電気的に接続される複数の短絡構造体を用い、層間接続導体同士の間隔が阻止帯域における波長の１／２波長以内となるように、複数の短絡構造体を主線路ストリップ導体の両側および長手方向に配列する構成を備えることにより、ミリ波など、波長の短い周波数帯域においても、製造が容易で、かつ、阻止帯域において不要モードの伝搬が無く良好な減衰特性を有し、さらには、通過帯域の特性が良好でコンパクトなトリプレート線路構造の低域通過フィルタを得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の低域通過フィルタの好適な実施の形態につき図面を用いて説明する。
【００１５】
実施の形態１．
図１は、本発明の実施の形態１におけるトリプレート線路形の低域通過フィルタの斜視図である。さらに、図２は、本発明の実施の形態１の図１におけるＡ−Ａ’を通る縦方向断面図であり、図３は、本発明の実施の形態１の図１におけるＢ−Ｂ’を通る横方向断面図である。
【００１６】
図１に示した低域通過フィルタは、２つの地導体１０と、２つの地導体１０を両主面に備えた平板状の誘電体層２０とを備えている。さらに、誘電体層２０の内部には、地導体１０と略平行に配置された主線路ストリップ導体３０と、入出力端子４１を有し主線路ストリップ導体３０の両端にそれぞれ接続された入出力線路ストリップ導体４０と、地導体１０と略平行に配置された複数の第１導体パターン５０と、複数の第１導体パターン５０のそれぞれを２つの地導体１０のそれぞれに接続するために設けられた複数の層間接続導体６０とが備えられている。
【００１７】
図１あるいは図２に示すように、本実施の形態１における複数の第１導体パターン５０のそれぞれは、誘電体層２０の上面の地導体１０とは層間接続導体６０ａを介して接続され、誘電体層２０の下面の地導体１０とは層間接続導体６０ｂを介して電気的に接続されている。そして、第１導体パターン５０、および両脇の層間接続導体６０ａ、６０ｂからなる構造体の全体を、ここでは短絡構造体７０と呼ぶこととする。
【００１８】
また、図２、図３に示すように、主線路ストリップ導体３０と第１導体パターン５０とは、導体ギャップ部８０の間隔で近接配置されている。導体ギャップ部８０の間隔は、地導体１０と主線路ストリップ導体３０の間隔よりも小さくなるようにし、主線路ストリップ導体３０と第１導体パターン５０との間で容量性結合するようにしている。なお、本実施の形態では、主線路ストリップ導体が２つの地導体の間のほぼ中央部に位置する対称構造のトリプレート線路を取り上げているが、主線路ストリップ導体が一方の地導体側に偏って配置されている非対称構造のトリプレート線路の場合には、導体ギャップ部８０の間隔は、主線路ストリップ導体と２つの地導体の間隔のうち、大きいほうの間隔以下の距離とする。また、図３に示すように、隣接する２つの短絡構造体７０におけるそれぞれの層間接続導体６０ａ（６０ｂ）同士の間隔を、層間接続導体間隔Ｓａ、Ｓｂとする。ここで，層間接続導体間隔Ｓａは、主線路ストリップ導体３０の長手方向と垂直な方向の間隔であり、層間接続導体間隔Ｓｂは、主線路ストリップ導体３０の長手方向と平行な方向の間隔である。
【００１９】
また、主線路ストリップ導体３０の一部分であり、層間接続導体間隔Ｓｂに対応するそれぞれの部分の線路を段間線路３１と呼ぶこととする。
【００２０】
本実施の形態１の低域通過フィルタでは、層間接続導体間隔Ｓａは、１阻止帯域において１／２波長以下、層間接続導体間隔Ｓｂは、１／４波長程度にそれぞれ選ばれている。図２においては、導体ギャップ部８０も含めた短絡構造体７０の構成要素が電気的にどのような回路素子として機能するかを示すとともに、主な回路節点をＸ、Ｙ、Ｚ、Ｐ、Ｑで表している。
【００２１】
図４Ａは、本発明の実施の形態１における低域通過フィルタの等価回路図である。また、図４Ｂは、本発明の実施の形態１の低域通過フィルタにおける分布定数線路と集中定数素子からなるπ形回路の対応を説明する図である。また、図４Ｃは、本発明の実施の形態１の低域通過フィルタの通過帯域における動作を説明するため、図４Ａの等価回路を書き換えた図である。さらに、図４Ｄは、本発明の実施の形態１の低域通過フィルタの阻止帯域における動作を説明するため、図４Ａの等価回路を書き換えた図である。
【００２２】
これら図４Ａ〜図４Ｄから判るように、本実施の形態１の低域通過フィルタは、第１導体パターン５０の一端に上下の地導体１０を電気的に接続する層間接続導体６０ａ、６０ｂを備えた短絡構造体７０を、トリプレート線路で構成される主線路ストリップ導体３０の両側に阻止帯域の波長に関して１／２波長以下の間隔で備える。
【００２３】
また、この一組の短絡構造体７０（図１における短絡構造体対７１に相当）を、阻止帯域の波長に関して１／４波長間隔で線路長手方向に備える。さらに、主線路ストリップ導体３０と第１導体パターン５０とを近接配置することで両者を容量性結合させている。
【００２４】
なお、ここで、２つの地導体１０の間隔は、地導体１０と平行な方向に電界成分を持つ不要導波管モードの伝搬を防止するため、阻止帯域において１／２波長未満に選ばれている。また、誘電体層は、１つの層として表記しているが、複数の誘電体層を積層して構成されるものでもよく、ここでは、この点に関して特に区別をしていない。
【００２５】
次に、本実施の形態１における低域通過フィルタの動作を説明する。
まず、低周波域において、主線路ストリップ導体３０の両側に配置された短絡構造体７０（短絡構造体対７１）は、その構成要素となる２つの層間接続導体６０ａ、６０ｂおよび第１導体パターン５０が電気的に十分に小さいため、地導体１０の一部分として機能する。このため、主線路ストリップ導体３０を伝搬するトリプレート線路モードの信号に対して、短絡構造体７０は、シャントの静電容量を与える。
【００２６】
一方、段間線路３１は、層間接続導体間隔Ｓｂが阻止帯域の波長に関して１／４波長程度に選ばれていることから判るように、通過帯域では、１／４波長より短い電気長をもつこととなる。このため、図４Ｂに示した関係より、両端にシャントの容量を備えた直列インダクタンスと等価となる。したがって、低周波の周波数帯域では、本実施の形態１の低域通過フィルタの等価回路は、概略、図４Ｃに示したように表され、交互に接続された直列インダクタンスとシャント容量とでインピーダンス整合が成される。
【００２７】
この結果、一方の入出力端子４１から入力された信号は、インピーダンス整合が成された低域通過フィルタを通過して、他方の入出力端子４１へと出力されることとなる。なお、良好なインピーダンス整合のため、段間線路３１の特性インピーダンスＺｔは、製造ルールを逸脱しない範囲で、入出力線路ストリップ導体４０の特性インピーダンスよりやや高めに選んでいる。
【００２８】
すなわち、第１導体パターン５０に近接配置されて容量性結合に寄与する部分以外の主線路ストリップ導体３０に相当する段間線路３１の導体幅を、入出力線路ストリップ導体４０の導体幅よりも小さくしている。
【００２９】
次に、高周波域では、短絡構造体７０の構成要素が徐々に電気的に大きくなるため、短絡構造体７０における節点Ｐから地導体側の回路の持つリアクタンスＸｉｎ＿ｑが無視できない大きさとなる（図４Ａ参照）。ここで、第１導体パターン５０の導体幅（特性インピーダンス）と長さ（電気長）は、リアクタンスＸｉｎ＿ｑが正の値を持つように、その寸法が選ばれている。
【００３０】
そして、阻止帯域の周波数ｆ０において、正のリアクタンスＸｉｎ＿ｑと、導体ギャップ部８０において生じる静電容量Ｃｇによる負のリアクタンスとが相殺され、主線路の節点Ｘから短絡構造体側を見たときの入力インピーダンスがゼロとなって、回路が短絡された状態となる（図４Ａ参照）。また、前述のように、周波数ｆ０において、段間線路３１は、電気長がほぼ９０度となる。
【００３１】
以上より、周波数ｆ０付近の周波数帯域においては、本実施の形態１の低域通過フィルタの等価回路は、図４Ｄのようになる。共振して短絡となる共振器に電気長９０度の分布定数線路の一端を接続したとき、分布定数線路の他端から共振器側を見込む入力インピーダンスは、無限大となって、回路が開放となる。このことからわかるように、信号の入力される入出力端子４１にもっとも近い一組の短絡構造体（短絡構造体対７１）を除き、そのほかの出力側の短絡構造体対７１は、回路を電気的に分断する役割を果たす。
【００３２】
したがって、一方の入出力端子４１から入力された周波数ｆ０付近の信号は、入出力端子にもっとも近い短絡構造体対７１が共振器として動作して短絡状態となることに加え、９０度ずつ間隔をもって配置された各短絡構造体が共振して回路を分断するため、信号の大半が反射されるとともに、もう一方の入出力端子４１には殆ど伝達されない。
【００３３】
特に、周波数ｆ０では、もう一方の入出力端子４１に伝達される信号のレベルは、ほぼ０となり、減衰量が無限大となる（すなわち、周波数ｆ０に減衰極が形成されるということに相当する）。以上のようにして、本実施の形態１の低域通過フィルタは、低周波域では、信号が伝達される一方、高周波域の周波数ｆ０付近の周波数帯域では、信号が伝達されない有極形の低域通過フィルタとして動作をする。
【００３４】
図５は、本発明の実施の形態１において、実際に多層基板で構成した低域通過フィルタの反射特性と通過特性を示すものである。４５〜５０ＧＨｚを通過帯域とし、その２倍の９０〜１００ＧＨｚを阻止帯域として設計したものであり、実線が透過特性、点線が反射特性を示している。４０ＧＨｚ以下の周波数帯域の反射特性が劣化しているが、これは、多層基板の表層から内層へと引き込む垂直線路構造の特性が含まれているためである。
【００３５】
本実施の形態１の低域通過フィルタでは、上述のように、各短絡構造体７０に含まれる第１導体パターン５０の一端が、層間接続導体６０ａ、６０ｂを介して、上下の地導体１０の双方に接続されている。周波数ｆ０にて短絡構造体７０が共振すると、図２と図４Ａに示した節点ＸとＹ、ＸとＺとが同電位となり、この結果、ＹとＺも同電位となる。
【００３６】
また、各短絡構造体７０に含まれる層間接続導体６０ａ、６０ｂがフィルタの横断面方向には阻止帯域の周波数の１／２波長以下に、フィルタの長手方向には阻止帯域の周波数の１／４波長程度に配置されている。
【００３７】
したがって、通過帯域から阻止帯域にわたり、２つの入出力端子４１の間を、平行平板モードをはじめとする不要モードがまったく伝搬しない。このため、通過帯域では、トリプレート線路モードのみが伝搬し、阻止帯域では、トリプレート線路モードを含めたあらゆるモードが伝搬不可となって、良好な低域通過フィルタとしての周波数特性が得られる。
【００３８】
以上のように、実施の形態１によれば、主線路ストリップ導体と容量性結合された導体パターンと、導体パターンと地導体とを電気的に接続する層間接続導体とを有する短絡構造体を用い、層間接続導体同士の間隔が阻止帯域における波長の１／２波長以内となるように、複数の短絡構造体を主線路ストリップ導体の両側および長手方向に配列して低域通過フィルタを構成している。この結果、平行平板モードや導波管モード等の不要モードによる特性劣化の無い、ミリ波帯などの波長の短い周波数帯域においても良好な周波数特性を有するトリプレート線路形低域通過フィルタを得られる。
【００３９】
さらに、占有面積の大きい導体パターンを特に必要とせず、不要モードの伝搬を抑圧するための層間接続導体をフィルタの共振器として活用できる。このため、狭いピッチで並んだ層間接続導体の間の狭いスペースにも回路を構成しやすい。さらに、微小な幅の導体も、特に必要とせず、誘電体基板に厳しい製造ルールを要求しない。このため、一般的な多層基板で容易に製造可能であり、ミリ波帯で動作するトリプレート線路形の低域通過フィルタとしては比較的製造が容易となる。
【００４０】
また、短絡構造体が主線路ストリップ導体に近接配置されることが前提でフィルタの設計が為されるため、短絡構造体が主線路ストリップ導体に接近していても容易に通過帯域にて良好な反射特性を得られる。さらに、複数の短絡構造体における、主線路ストリップ導体と第１導体パターンとの容量性結合における静電容量の値が、入出力線路ストリップ導体に近い短絡構造体ほど小さくなるように設定すれば、通過帯域において共振器が主線路ストリップ導体に対して与える静電容量を調整することが可能となり、より広い周波数範囲において良好な反射特性が得られる。
【００４１】
なお、短絡構造体７０の間隔や、導体ギャップ部８０の寸法、段間線路３１の特性インピーダンスや電気長、層間接続導体６０ａ、６０ｂの形状など、これらは必ずしも一定の値である必要はなく、不要モードが伝搬しない条件のもとで、回路規模と必要な特性に応じて適宜調整してもよい。
【００４２】
例えば、第１導体パターンに近接配置されて容量性結合に寄与する部分以外の主線路ストリップ導体に相当する段間線路の導体幅を、入出力線路ストリップ導体の導体幅よりも小さくすることにより、段間線路が通過帯域において与えるインダクタンス成分を調整することができる。これにより、通過帯域においてさらに良好な反射特性を得られる場合がある。
【００４３】
また、本実施の形態１では、設計を容易にするため、主線路長手方向の短絡構造体７０の間隔を阻止帯域において１／４波長としたが、必ずしも１／４波長とすることはなく、１／２波長以下の間隔であれば或る程度任意の値が選択可能である。すなわち、隣接する２つの短絡構造体の間隔に相当する層間接続導体間隔Ｓａ、Ｓｂは、阻止帯域における波長の１／２波長以内となるように配列すればよい。
【００４４】
また、本実施の形態１では、説明を簡単にするため、フィルタの構造を、横断面内で左右対称、主線路ストリップ導体に関して上下方向でも対称の構造について説明したが、非対称の構造が含まれていても同様な効果を得ることが可能である。
【００４５】
また、短絡構造体７０の配置の仕方についても、隣接する短絡構造体７０の層間接続導体６０ａ（６０ｂ）同士の間隔が阻止帯域において１／２波長以下となってさえいれば、いかように配置をしてもかまわない。たとえば、主線路ストリップ導体３０を挟んで短絡構造体７０を千鳥に配置するなどしてもよい。
【００４６】
さらに付け加えると、本実施の形態１では、２つの短絡構造体７０を主線路ストリップ導体３０の両側に配置して主線路ストリップ導体３０の同一の箇所で容量性結合させている（短絡構造体対７１）が、同一の箇所で結合させる必要は必ずしもなく、両者が多少異なる位置で結合していても、低域通過フィルタとして動作させることが可能である。
【００４７】
また、上述の説明においては、短絡構造体７０が第１導体パターン５０を有する場合について説明したが、本発明の低域通過フィルタは、これに限定されるものではない。短絡構造体７０は、第１導体パターン５０なしに、１つまたは複数の層間接続導体を用いてそれぞれの地導体１０と電気的に接続されるとともに、この短絡構造体７０を主線路ストリップ導体３０に近接配置させることにより容量性結合させることも可能である。
【００４８】
実施の形態２．
本実施の形態２では、先の実施の形態１とは短絡構造体７０の構成が異なる低域通過フィルタについて説明する。図６は、本発明の実施の形態２におけるトリプレート線路形の低域通過フィルタの斜視図である。さらに、図７は、本発明の実施の形態２の図６におけるＡ−Ａ’を通る縦方向断面図であり、図８は、本発明の実施の形態２の図６におけるＢ−Ｂ’を通る横方向断面図である。
【００４９】
さらに、図７では、共振器として動作する短絡構造体７０の構成要素を明示するとともに、各構成要素が電気的にどのような回路として機能するかを示している。
【００５０】
さらに、図９は、本発明の実施の形態２における低域通過フィルタの等価回路図である。図７および図９には、主な回路節点Ｘ、Ｙ、Ｚ、Ｐ、Ｑ１、Ｑ２を示している。また、図８の層間接続導体間隔ＳａおよびＳｂは、先の実施の形態１と同様に、層間接続導体の間隔を示している。
【００５１】
図６、図７に示すように、本実施の形態２における短絡構造体７０は、ランド５１と、２つの第１導体パターン５０ａ、５０ｂと、４つの層間接続導体６０ａ、６０ｂ、６１ａ、６１ｂとで構成される。ここで、ランド５１は、２つの層間接続導体６１ａと６１ｂの間の電気的な接続を維持するために、１対を構成する第１導体パターン５０ａ、５０ｂの間に設けられている。そして、短絡構造体７０の中で、ランド５１、２つの第１導体パターン５０ａ、５０ｂ、および２つの層間接続導体６１ａ、６１ｂで構成された図７に示す「Ｄ部」は、第１導体パターン５０ａ、５０ｂ間を電気的に接続する部位に相当する。
【００５２】
また、主線路ストリップ導体３０は、図８に示すように、第１導体パターン５０ａ、５０ｂと対応する位置に、ランド５１に向かって突出する突出部３２を備えている。すなわち、突出部３２は、主線路ストリップ導体３０において、短絡構造体７０と対向する位置の導体幅を局所的に大きくした部分に相当する。
【００５３】
先の実施の形態１の低域通過フィルタでは、主線路ストリップ導体３０と、主線路ストリップ導体３０と同一層に設けられた第１導体パターン５０との間に、容量性結合を構成する導体ギャップ部８０を設けていた（図２参照）。
【００５４】
これに対して、本実施の形態２の低域通過フィルタでは、主線路ストリップ導体３０と２つの第１導体パターン５０ａ、５０ｂとは、異なる層に設けられている。そして、主線路ストリップ導体３０に設けられた突出部３２と、突出部３２の上下で一部がオーバーラップしている第１導体パターン５０ａ、５０ｂのそれぞれとの間に、容量性結合を構成する平行平板状容量形成部９０を設けている（図７、図８参照）。
【００５５】
このように、本実施の形態２の低域通過フィルタでは、短絡構造体７０と主線路ストリップ導体３０との間の容量結合に平行平板状容量形成部９０を用いている。このため、先の実施の形態１に示した低域通過フィルタのような、同一層に設けた２つの導体が対向することにより形成される導体ギャップ部８０に比べ、静電容量Ｃｇの値が相対的に大きくなっている。
【００５６】
したがって、共振周波数ｆ０が先の実施の形態１の低域通過フィルタと同一であるとした場合には、本実施の形態２の低域通過フィルタは、節点Ｐから層間接続導体側を見た正の入力リアクタンスＸｉｎ＿ｐの値が小さくて済み、節点Ｘから短絡構造体７０側を見たリアクタンスの周波数変化が緩和される。
【００５７】
以上のように、実施の形態２によれば、先の実施の形態１の効果に加え、容量性結合部を平行平板状容量回路で形成していることから、共振器のリアクタンスの周波数特性を緩和できる。この結果、先の実施の形態１の低域通過フィルタと比較して、阻止帯域幅の広い低域通過フィルタ、および阻止帯域での減衰量の大きい低域通過フィルタを実現できる。
【００５８】
さらに、主線路ストリップ導体とオーバーラップする第１導体パターンを、主線路ストリップ導体を上下から挟むように１対で構成することにより、さらに阻止帯域幅の広い低域通過フィルタ、および阻止帯域での減衰量の大きい低域通過フィルタが得られる。
【００５９】
さらに、主線路ストリップ導体において、短絡構造体と対向する位置の導体幅を局所的に大きくする突出部を設け、第１導体パターンとオーバーラップするように近接配置して容量性結合させることにより、さらに阻止帯域幅の広い低域通過フィルタ、および阻止帯域での減衰量の大きい低域通過フィルタが得られる。
【００６０】
なお、図７においては、Ｄ部が節点Ｑ１とＱ２の間を接続しているが、図９の等価回路においては、両節点の間は接続されていない。これは、本実施の形態２の低域通過フィルタの構造が主線路に関して上下で対称の構造となっており、節点Ｑ１とＱ２が同電位となり、両節点の間は、殆ど電流が流れないことによる。
【００６１】
また、本実施の形態２では、短絡構造体７０の１つあたりで２つの第１導体パターン５０ａ、５０ｂをあてがい、主線路ストリップ導体３０に関して地導体１０と垂直な方向に対称な構造としているが、たとえば、第１導体パターン５０ａ、５０ｂを２つでなく１つとして、非対称な構造としてもよい。
【００６２】
この場合、フィルタの等価回路の形は、先の実施の形態１の低域通過フィルタと同一となるが、節点Ｙと節点Ｘに接続されたインダクタンスＬｖが異なる値となる。短絡構造体７０の間隔や、短絡構造体７０と主線路ストリップ導体３０との間の結合部位などに関しては、先の実施の形態１と同様に、柔軟に選択が可能である。
【００６３】
実施の形態３．
【００６４】
本実施の形態３では、先の実施の形態１、２とは短絡構造体７０の構成が異なる低域通過フィルタについて説明する。図１０は、本発明の実施の形態３におけるトリプレート線路形の低域通過フィルタの斜視図である。さらに、図１１は、本発明の実施の形態３の図１０におけるＡ−Ａ’を通る縦方向断面図であり、図１２は、本発明の実施の形態３の図１０におけるＢ−Ｂ’を通る横方向断面図である。
【００６５】
さらに、図１１では、共振器として動作する短絡構造体７０の構成要素を明示するとともに、各構成要素が電気的にどのような回路として機能するかを示している。
【００６６】
さらに、図１３は、本発明の実施の形態３における低域通過フィルタの等価回路図である。図１１および図１３には、主な回路節点Ｘ、Ｙ、Ｚ、Ｐを示している。また、図１２の層間接続導体間隔ＳａおよびＳｂは、先の実施の形態１、２と同様に、層間接続導体の間隔を示している。
【００６７】
図１０、図１１に示すように、本実施の形態３における短絡構造体７０は、第１導体パターン５０と、２つの第２導体パターン５２ａ、５２ｂと、層間接続導体６０ａ、６０ｂ、６２ａ、６２ｂとで構成される。第２導体パターン５２ａと第１導体パターン５０とは、１つの層間接続導体６２ａで接続され、もう一方の第２導体パターン５２ｂと第１導体パターン５０とは、１つの層間接続導体６２ｂで接続されている。
【００６８】
さらに、第２導体パターン５２ａと地導体１０とは、２つの層間接続導体６０ａで接続され、もう一方の第２導体パターン５２ｂと地導体１０とは、２つの層間接続導体６０ｂで接続されている。
【００６９】
主線路ストリップ導体３０と第１導体パターン５０とは、先の実施の形態１と同様に、導体ギャップ部８０を介して同一層上に形成されている。また、第１導体パターン５０を挟むように設けられた一対の第２導体パターン５２ａ、５２ｂは、主線路ストリップ導体３０とは異なる層に設けられており、層間接続導体６２ａ、６２ｂを介して第１導体パターンと電気的に接続されている。
【００７０】
本実施の形態３の低域通過フィルタは、基本的な構造は、先の実施の形態１の低域通過フィルタと類似しているが、第１導体パターン５０と地導体１０との間に、第２導体パターン５２ａ、５２ｂをさらに備えている点が異なっている。基本的な動作は、先の実施の形態１と同様である。
【００７１】
このように、本実施の形態３の低域通過フィルタでは、第１導体パターン５０と地導体１０との間を、第２導体パターン５２ａ、５２ｂを介して接続している。このため、第１導体パターン５０が２つの誘電体層にまたがる形で層間接続導体６０ａ、６０ｂにより地導体１０へとつながる場合においては、誘電体層の間で横断面方向の積層ずれが生じても、共振器として動作する短絡構造体７０の特性変動（共振周波数の変動）が小さく抑えられるという効果がある。
【００７２】
図１４および図１５は、本発明の実施の形態３の低域通過フィルタにおいて、積層ずれが生じたときの構造変化と回路パラメータの変化を示した図である。なお、これまで、誘電体層は、１つの構造物として表記してきたが、図１４および図１５では、説明の関係上、誘電体層を４つの層に分けて表記している。
【００７３】
図１４のように、層間接続導体６０ａの含まれる誘電体層が他の誘電体層に対してずれを生じた場合には、第２導体パターン５２ａを表す２つの分布定数線路の電気長θｒ２が、一方は小さくなり、他方が大きくなる。このため、図１３に示した節点Ｑから地導体１０側を見込んだリアクタンスが殆ど変化せず、結果的に共振周波数の変化が抑えられる。
【００７４】
一方、図１５のように、層間接続導体６２ｂの含まれる誘電体層が他の誘電体層に対して積層ずれした場合には、主線路ストリップ導体３０の左右の短絡構造体７０の共振周波数が互いに逆方向に変化することとなり、阻止帯域の変動は、低減される。そのほかの効果については、先の実施の形態１と同様である。
【００７５】
以上のように、実施の形態３によれば、短絡構造体に含まれる導体パターンを、第１導体パターンと第２導体パターンによる積層構成とすることにより、共振器として動作する短絡構造体の共振周波数を柔軟に調整できるほか、多層基板特有の積層ずれによる特性変動を低減できる。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施の形態１におけるトリプレート線路形の低域通過フィルタの斜視図である。
【図２】本発明の実施の形態１の図１におけるＡ−Ａ’を通る縦方向断面図である。
【図３】本発明の実施の形態１の図１におけるＢ−Ｂ’を通る横方向断面図である。
【図４Ａ】本発明の実施の形態１における低域通過フィルタの等価回路図である。
【図４Ｂ】本発明の実施の形態１の低域通過フィルタにおける分布定数線路と集中定数素子からなるπ形回路の対応を説明する図である。
【図４Ｃ】本発明の実施の形態１の低域通過フィルタの通過帯域における動作を説明するため、図４Ａの等価回路を書き換えた図である。
【図４Ｄ】本発明の実施の形態１の低域通過フィルタの阻止帯域における動作を説明するため、図４Ａの等価回路を書き換えた図である。
【図５】本発明の実施の形態１において、実際に多層基板で構成した低域通過フィルタの反射特性と通過特性を示すものである。
【図６】本発明の実施の形態２におけるトリプレート線路形の低域通過フィルタの斜視図である。
【図７】本発明の実施の形態２の図６におけるＡ−Ａ’を通る縦方向断面図である。
【図８】本発明の実施の形態２の図６におけるＢ−Ｂ’を通る横方向断面図である。
【図９】本発明の実施の形態２における低域通過フィルタの等価回路図である。
【図１０】本発明の実施の形態３におけるトリプレート線路形の低域通過フィルタの斜視図である。
【図１１】本発明の実施の形態３の図１０におけるＡ−Ａ’を通る縦方向断面図である。
【図１２】本発明の実施の形態３の図１０におけるＢ−Ｂ’を通る横方向断面図である。
【図１３】本発明の実施の形態３における低域通過フィルタの等価回路図である。
【図１４】本発明の実施の形態３の低域通過フィルタにおいて、積層ずれが生じたときの構造変化と回路パラメータの変化を示した図である。
【図１５】本発明の実施の形態３の低域通過フィルタにおいて、積層ずれが生じたときの構造変化と回路パラメータの変化を示した図である。
【符号の説明】
【００７７】
１０  地導体、２０  誘電体層、３０  主線路ストリップ導体、３１  段間線路、３２  突出部、４０  入出力線路ストリップ導体（入出力線路）、４１  入出力端子、５０  第１導体パターン、５０ａ、５０ｂ  第１導体パターン、５１  ランド、５２  第２導体パターン、６０、６０ａ、６０ｂ、６１ａ、６１ｂ、６２ａ、６２ｂ  層間接続導体（スルーホール、ビアなど）、７０  短絡構造体、７１  短絡構造体対、８０  導体ギャップ部（容量性結合を構成する部位）、９０  平行平板状容量形成部（容量性結合を構成する部位）。
【図１】
2008193320.tif 000003
【図２】
2008193320.tif 000004
【図３】
2008193320.tif 000005
【図４Ａ】
2008193320.tif 000006
【図４Ｂ】
2008193320.tif 000007
【図４Ｃ】
2008193320.tif 000008
【図４Ｄ】
2008193320.tif 000009
【図５】
2008193320.tif 000010
【図６】
2008193320.tif 000011
【図７】
2008193320.tif 000012
【図８】
2008193320.tif 000013
【図９】
2008193320.tif 000014
【図１０】
2008193320.tif 000015
【図１１】
2008193320.tif 000016
【図１２】
2008193320.tif 000017
【図１３】
2008193320.tif 000018
【図１４】
2008193320.tif 000019
【図１５】
2008193320.tif 000020