(57)【要約】【課題】高出力化に付随して要求される破壊耐圧に優れた高耐圧化特性を有するヘテロ接合バイポーラトランジスタを提供する。【解決手段】ｎ型ＧａＡｓサブコレクタ層１０１と、ｎ型ＧａＡｓサブコレクタ層１０１上に位置し、ＧａＡｓよりバンドギャップが広いＩｎＧａＰから構成されるｎ型ＩｎＧａＰ第３コレクタ層１０２と、ｎ型ＩｎＧａＰ第３コレクタ層１０２上に位置するｎ型ＧａＡｓ第２コレクタ層１０３と、ｎ型ＧａＡｓ第２コレクタ層１０３上に位置し、ＧａＡｓよりバンドギャップが広いＩｎＧａＰから構成されるｎ型ＩｎＧａＰ第２コレクタ層１０９とを備える。【選択図】図１
2008060247.tif 000002
【特許請求の範囲】
【請求項１】
サブコレクタ層と、
前記サブコレクタ層上に位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第１半導体層と、
前記第１半導体層上に位置するコレクタ層と、
前記コレクタ層内に位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第２半導体層とを備える
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記コレクタ層は、前記第１半導体層上に位置する第１コレクタ層と、前記第１コレクタ層上に位置し、前記第１コレクタ層と不純物濃度の異なる第２コレクタ層とから構成され、
前記第２半導体層は、前記第１コレクタ層および第２コレクタ層に挟まれて位置する
ことを特徴とする請求項１に記載のへテロ接合バイポーラトランジスタ。
【請求項３】
前記ヘテロ接合バイポーラトランジスは、さらに、
前記コレクタ層上に位置するベース層と、
前記ベース層および前記コレクタ層に挟まれて位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第３半導体層とを備える
ことを特徴とする請求項２に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記第１コレクタ層および第２半導体層は、（４±１．０）×１０16ｃｍ-3の範囲の不純物濃度を有し、
前記第２コレクタ層および第３半導体層は、（１．４±０．４）×１０16ｃｍ-3の範囲の不純物濃度を有する
ことを特徴とする請求項３に記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記サブコレクタ層およびコレクタ層は、ＧａＡｓから構成され、
前記第１半導体層、第２半導体層および第３半導体層は、ＩｎＧａＰから構成される
ことを特徴とする請求項３又は４に記載のへテロ接合バイポーラトランジスタ。
【請求項６】
サブコレクタ層と、
前記サブコレクタ層上に位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第１半導体層と、
前記第１半導体層上に位置するコレクタ層とを備え、
前記コレクタ層は、前記第１半導体層上に位置し、（４±１．０）×１０16ｃｍ-3の範囲の不純物濃度を有する第１コレクタ層と、前記第１コレクタ層上に位置し、（１．４±０．４）×１０16ｃｍ-3の範囲の不純物濃度を有する第２コレクタ層とから構成される
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項７】
前記サブコレクタ層およびコレクタ層は、ＧａＡｓから構成され、
前記第１半導体層は、ＩｎＧａＰから構成される
ことを特徴とする請求項６に記載のへテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタに関し、特に送信用高出力電力増幅器に広く用いられているヘテロ接合バイポーラトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
従来から、電界効果トランジスタ（以下、ＦＥＴと記載）あるいはヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと記載）等の化合物半導体装置は、携帯電話機の部品の一つである、送信用高出力電力増幅器等に用いられている。近年、ＨＢＴに対して高出力、高利得かつ低歪みの優れた特性が求められ、優れた特性を実現する構造として様々なものが提案されている（例えば、特許文献１参照）。
【０００３】
図９は、特許文献１記載の従来のＨＢＴの構造を示す断面図である。
図９に示されるように、このＨＢＴにおいては、ＭＯＣＶＤ法（有機金属化学気相成長法）あるいはＭＢＥ法（分子線エピタキシャル成長法）を用いた結晶成長により、半絶縁性のＧａＡｓ基板４００上に、ｎ型不純物を５×１０18ｃｍ-3の濃度でドープして形成される膜厚６０００Åのｎ型ＧａＡｓサブコレクタ層４０１と、コレクタ電極４２２を選択的にｎ型ＧａＡｓサブコレクタ層４０１に付着出来るようにした膜厚３００Åのｎ型ＩｎＧａＰ第３コレクタ層４０２と、ｎ型不純物を１×１０16ｃｍ-3の濃度でドープして形成される膜厚６０００Åのｎ型ＧａＡｓコレクタ層４０３と、ｐ型ＧａＡｓベース層４０５と、ｎ型ＩｎＧａＰ第２エミッタ層４０６と、ｎ型ＧａＡｓ第１エミッタ層４０７と、ｎ型ＩｎＧａＡｓエミッタコンタクト層４０８とが順次積層されている。また、リソグラフィ、エッチングおよび蒸着等のプロセス技術により加工が施されて、ｎ型ＩｎＧａＡｓエミッタコンタクト層４０８、ｐ型ＧａＡｓベース層４０５およびｎ型ＧａＡｓサブコレクタ層４０１上には、エミッタ電極４２０、ベース電極４２１およびコレクタ電極４２２がそれぞれ形成されている。
【０００４】
上記構造を有するＨＢＴにおいては、ｎ型ＧａＡｓサブコレクタ層４０１上にｎ型ＩｎＧａＰ第３コレクタ層４０２が形成される。従って、例えば従来のＣＤＭＡ方式でなくＧＳＭ方式の携帯電話に用いられる場合に要求される特性である、破壊耐圧に優れた高耐圧化特性が実現される。
【０００５】
次に、上記構造を有するＨＢＴの典型的な電気特性の評価結果について説明する。
図１０（ａ）は、ベースとコレクタとを共通にしてＨＢＴを動作させた場合のコレクタ電流Ｉcおよびベース電流Ｉbのベース・エミッタ間電圧Ｖbe依存性を表す、いわゆる「ガンメルプロット」である。図１０（ｂ）は、エミッタ接地でＨＢＴを動作させた場合のコレクタ電流Ｉc−コレクタ・エミッタ間電圧Ｖce特性を示す図である。このとき、図１０（ａ）において、実線はＩcであり、点線はＩbであり、それぞれＶbeとの関係を示している。また、図１０（ｂ）において、Ｉc−Ｖce特性は０、Ｉbm／１０、Ｉbm／２、およびＩbmと異なるＩb時におけるものであり、Ｉbmは図１０（ａ）におけるＩbの最大値を示している。また、図１０（ｂ）において、実線は図９の構造を有するＨＢＴの評価結果であり、点線は図９においてｎ型ＩｎＧａＰ第３コレクタ層４０２が無い構造を有するＨＢＴの評価結果を示している。
【０００６】
図１０（ｂ）から、Ｉb値が０、Ｉbm／１０、Ｉbm／２、およびＩbmのいずれの場合においても、Ｖceが増大して一定の値に達すると、Ｉcが急激に増大してＨＢＴが破壊することがわかる。このように、Ｉcが特定のＶceで急激に増大する現象をアバランシェブレークダウン（なだれ降伏）という。このアバランシェブレークダウンは、コレクタ・ベース間の逆バイアス状態が強まり、やがて極度に電界が高くなったときに、コレクタ層内を高速で走行する電子が周囲の原子と衝突して次々と電子およびホールを生成していく現象であり、衝突イオン化とも呼ばれている。ここで、アバランシェブレークダウン発生時の電流は、αｎ、αｐを各々電子、ホールの衝突イオン化係数、Ｊn、Ｊpを各々電子、ホールの電流密度として、一般に（１）式で表される。
【０００７】
αｎＪn＋αｐＪp・・・（１）
【０００８】
このようなアバランシェブレークダウンは、電子やホール等のキャリア、およびチャネル内の電界強度の存在を起因として発生する。よって、キャリアの量が多いほどアバラシンシェブレークダウンが発生し易くなり、また電界強度が高いほどアバランシェブレークダウンが発生し易くなる。前者は、図１０（ｂ）において、Ｉcが最大となるＩb＝Ｉbmで、アバランシェブレークダウン発生時のＶceが最小となっていることから明らかである。後者は、図１０（ｂ）において、キャリアが無い状態、つまりＩb＝０の場合でも、電界強度が臨界電界強度（例えば４×１０5Ｖ／ｃｍ）に達すると、アバランシェブレークダウンが発生することから明らかである。
【特許文献１】特開平１１−２３８７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１に記載された従来のＨＢＴにおいて、例えばＣＤＭＡ方式でなくＧＳＭ方式の携帯電話機の送信用電力高出力増幅器としてＨＢＴを実用化する場合には、高出力化に付随して要求される破壊耐圧に優れた高耐圧化特性（以下、高破壊耐圧化特性と記載）を満たすことができないという問題がある。
【００１０】
ここで上記特許文献１に記載された従来のＨＢＴの破壊時の様子を、図１１および図１２を用いて説明する。
【００１１】
図１１（ａ）、図１２（ａ）は、正にイオン化したドナー濃度（以下、設計濃度と記載）および負にあたる電子濃度を示す図であり、図１１（ｂ）、図１２（ｂ）は、電界強度（絶対値）を示す図である。ここで、図１１（ａ）、図１２（ａ）において、横軸はｎ型ＩｎＧａＰ第２エミッタ層４０６におけるｐ型ＧａＡｓベース層４０５が形成されている側の面から各半導体層までの距離を示し、縦軸は設計濃度又は電子濃度を示している。また、図１１（ｂ）、図１２（ｂ）において、横軸はｎ型ＩｎＧａＰ第２エミッタ層４０６におけるｐ型ＧａＡｓベース層４０５が形成されている側の面から各半導体層までの距離を示し、縦軸は電界強度を示している。また、図１１はコレクタ電流Ｉcが低い電流値、すなわち、図１０（ｂ）でＩb＝Ｉbm／１０の場合におけるＨＢＴ内の様子について示す図であり、図１２は、コレクタ電流Ｉcが高い電流値、すなわち図１０（ｂ）でＩb＝Ｉbmの場合におけるＨＢＴ内の様子について示す図である。
【００１２】
図１１（ａ）から、低電流時には、ｎ型ＧａＡｓコレクタ層４０３内で設計濃度が電子濃度より高く、ｎ型ＧａＡｓコレクタ層４０３内が正に帯電した状態となるのがわかる。ここで、図示してはいないが、ｐ型ＧａＡｓベース層４０５のｎ型ＧａＡｓコレクタ層４０３側に負に帯電しているイオン化したアクセプタの薄い層があり、ｐ型ＧａＡｓベース層４０５表面の負電荷とｎ型ＧａＡｓコレクタ層４０３の正電荷がつり合った状態となっている。
【００１３】
図１１（ｂ）から、低電流時には、臨界電界強度に相当する高い電界がｐ型ＧａＡｓベース層４０５とｎ型ＧａＡｓコレクタ層４０３との界面に発生し、アバランシェブレークダウンが発生するのがわかる。従って、コレクタ電流Ｉcが低い場合、ｐ型ＧａＡｓベース層４０５とｎ型ＧａＡｓコレクタ層４０３との界面に発生する臨界電界強度に起因して、ＨＢＴは破壊される。
【００１４】
ここで、電界の傾きは設定濃度を表しているため、設定濃度が高いほど傾きが急になり、より低いＶceでアバランシェブレークダウンに達する。また、電界強度を積分した値、つまり面積はベース・コレクタ間にかかる電圧を表しているため、アバランシェブレークダウン発生時のこの面積が大きいほど破壊耐圧が高くなる。
【００１５】
図１２（ａ）から、高電流時には、ｎ型ＧａＡｓコレクタ層４０３内で設計濃度が電子濃度より低く、ｎ型ＧａＡｓコレクタ層４０３内が負に帯電した状態となるのがわかる。ここで、図示してはいないが、ｎ型ＩｎＧａＰ第３コレクタ層４０２のｎ型ＧａＡｓコレクタ層４０３側に正に帯電している層があり、ｎ型ＩｎＧａＰ第３コレクタ層４０２表面の正電荷とｎ型ＧａＡｓコレクタ層４０３の負電荷がつり合った状態となっている。
【００１６】
図１２（ｂ）から、高電流時には、最大電界がｎ型ＩｎＧａＰ第３コレクタ層４０２とｎ型ＧａＡｓコレクタ層４０３との界面で発生し、アバランシェブレークダウンが発生するのがわかる。このように、コレクタ電流Ｉcが高い場合、電流が増大して設計濃度を超える濃度の電子がコレクタ層に注入されると（Ｋｉｒｋ効果）、最大電界が印加される領域がベース層側からサブコレクタ層側に移行し、更に電流を増大させると、コレクタ層とサブコレクタ層との界面に最大電界が印加され、コレクタ層とサブコレクタ層との界面においてアバランシェブレークダウンが発生する。なお、この現象については著書Ａ．Ｓｚｅによる参考図書２ｎｄ  ｅｄｉｔｉｏｎ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓのページ１４７に詳細に説明されている。
【００１７】
以上の説明から、高出力化に付随して起こるＨＢＴの破壊は、サブコレクタ層とコレクタ層との界面に発生する最大電界を起因とするものであることがわかる。なお、特許文献１において、高電流時での高破壊耐圧化特性を得るために、ｎ型ＩｎＧａＰ第３コレクタ層４０２を、ｎ型ＧａＡｓコレクタ層４０３とｎ型ＧａＡｓサブコレクタ層４０１との間に形成している。ＩｎＧａＰはＧａＡｓに比べてバンドギャップが広く、衝突イオン化係数αｎ、αｐが小さい。そのため、特許文献１に記載のＨＢＴはアバランシェブレークダウンが発生しにくいという利点がある。従って、ｎ型ＩｎＧａＰ第３コレクタ層４０２のあるＨＢＴ（図１０（ｂ）の実線）と、それがないＨＢＴ（図１０（ｂ）点線）とを比べてわかるように、特許文献１に記載のＨＢＴは高破壊耐圧化特性を有する。しかしながら、送信用電力高出力増幅器としてＨＢＴを実用化する場合には、より一層の高破壊耐圧化特性が必要となる。
【００１８】
このとき、コレクタ層が濃度の異なる第１コレクタ、第２コレクタと分かれており、本発明と構成が類似しているＨＢＴとして特許第２５８７８２６号公報に記載のＨＢＴがある。しかし、特許第２５８７８２６号公報のＨＢＴでは、異なるコレクタ層間あるいはコレクタ層とベース層との間にＩｎＧａＰ層のような高い禁制帯の半導体層が存在しない上に、外部コレクタ領域が必要とされている。また、特許第２５８７８２６号公報のＨＢＴでは、コレクタ走行時間、ベース・コレクタ接合容量充電時間の減少化を目的としており、高出力化が目的でない。したがって、特許第２５８７８２６号公報のＨＢＴでは、高出力化に付随して要求される高破壊耐圧化特性を満たすことはできない。
【００１９】
また、サブコレクタ層上にＩｎＧａＰ層に相当する高禁制帯の層を形成しており、本発明と構成が類似しているＨＢＴとして特開平７−１６１７２７号公報に記載のＨＢＴがある。しかし、特開平７−１６１７２７号公報のＨＢＴでは、ＩｎＧａＰ層に相当する高禁制帯の半導体層上に形成されるＧａＡｓコレクタ層で濃度傾斜を行っていない。また、コレクタ層内あるいはコレクタ層とベース層との間にＩｎＧａＰ層に相当する高い禁制帯の半導体層が存在しない。したがって、特開平７−１６１７２７号公報のＨＢＴでは、高出力化に付随して要求される高破壊耐圧化特性を満たすことはできない。
【００２０】
また、濃度の異なるＧａＡｓコレクタ層を２層形成し、そのＧａＡｓコレクタ層の下にＩｎＧａＰ層を形成し、そのＩｎＧａＰ層の下にサブコレクタ層を形成しており、本発明と構成が類似しているＨＢＴとして特開２００３−２１８１２３号公報に記載のＨＢＴがある。しかし、特開２００３−２１８１２３号公報のＨＢＴでは、濃度の異なるＧａＡｓコレクタ層内あるいはコレクタ層とベース層との間にＩｎＧａＰ層に相当する高い禁制帯の半導体層が存在しない。また、特開２００３−２１８１２３号公報のＨＢＴでは、ＩｎＧａＰ層上の高濃度ＧａＡｓコレクタ層は、ポテンシャル障壁を下げることが目的で形成されており、高耐圧化が目的でない。したがって、特開２００３−２１８１２３号公報のＨＢＴでは、高出力化に付随して要求される高破壊耐圧化特性を満たすことはできない。
【００２１】
そこで、本発明は、かかる問題点を鑑み、高出力化に付随して要求される高破壊耐圧化特性を満たすヘテロ接合バイポーラトランジスタを提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明の接合バイポーラトランジスタは、サブコレクタ層と前記サブコレクタ層上に位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第１半導体層と、前記第１半導体層上に位置するコレクタ層と、前記コレクタ層内に位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第２半導体層とを備えることを特徴とする。ここで、前記コレクタ層は、前記第１半導体層上に位置する第１コレクタ層と、前記第１コレクタ層上に位置し、前記第１コレクタ層と不純物濃度の異なる第２コレクタ層とから構成され、前記第２半導体層は、前記第１コレクタ層および第２コレクタ層に挟まれて位置してもよいし、前記サブコレクタ層およびコレクタ層は、ＧａＡｓから構成され、前記第１半導体層、第２半導体層および第３半導体層は、ＩｎＧａＰから構成されてもよい。
【００２３】
これによって、サブコレクタ層上のみでなく、コレクタ層内にＧａＡｓに比べてバンドギャップの広いＩｎＧａＰ層が設けられる。よって、最大電界発生場所が破壊耐性の高いＩｎＧａＰ層の位置となるため、アバランシェブレークダウンの発生を抑制することができ、高出力化したときの破壊耐圧を向上させることができる。
【００２４】
また、前記ヘテロ接合バイポーラトランジスは、さらに、前記コレクタ層上に位置するベース層と、前記ベース層および前記コレクタ層に挟まれて位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第３半導体層とを備えてもよい。
【００２５】
これによって、コレクタ層とベース層との間にもＩｎＧａＰ層が設けられるので、低電流時の破壊耐圧を向上させることができる。
【００２６】
また、前記第１コレクタ層および第２半導体層は、（４±１．０）×１０16ｃｍ-3の範囲の不純物濃度を有し、前記第２コレクタ層および第３半導体層は、（１．４±０．４）×１０16ｃｍ-3の範囲の不純物濃度を有してもよい。
【００２７】
これによって、第１コレクタ層、第２コレクタ層、第２半導体層および第３半導体層の不純物濃度が適正な値に設定されるので、高電流時の破壊耐圧および低電流時の破壊耐圧の両方を同等に高くすることができる。その結果、高出力化したときの破壊耐圧をさらに向上させることができる。
【００２８】
また本発明は、サブコレクタ層と、前記サブコレクタ層上に位置し、ＧａＡｓよりバンドギャップが広い半導体材料から構成される第１半導体層と、前記第１半導体層上に位置するコレクタ層とを備え、前記コレクタ層は、前記第１半導体層上に位置し、（４±１．０）×１０16ｃｍ-3の範囲の不純物濃度を有する第１コレクタ層と、前記第１コレクタ層上に位置し、（１．４±０．４）×１０16ｃｍ-3の範囲の不純物濃度を有する第２コレクタ層とから構成されることもできる。ここで、前記サブコレクタ層およびコレクタ層は、ＧａＡｓから構成され、前記第１半導体層は、ＩｎＧａＰから構成されてもよい。
【００２９】
これによって、最大電界発生場所が高不純物濃度であるサブコレクタ層との境界ではなく、第１コレクタ層および第２コレクタ層の間になるので、アバランシェブレークダウンが発生し難くなり、高出力化したときの破壊耐圧を向上させることができる。また、第１コレクタ層および第２コレクタ層の不純物濃度が適正な値に設定されるので、高電流時の破壊耐圧および低電流時の破壊耐圧の両方を同等に高くすることができる。その結果、高出力化したときの破壊耐圧をさらに向上させることができる。
【発明の効果】
【００３０】
本発明によれば、高出力化したときの破壊耐圧を向上させるヘテロ接合バイポーラトランジスタを実現できる。
【００３１】
よって、本発明により、高出力化に付随して要求される破壊耐圧に優れた高耐圧化特性を有するヘテロ接合バイポーラトランジスタを提供することが可能となり、ＧＳＭ方式の端末送信部のパワーデバイスとして実用化可能なヘテロ接合バイポーラトランジスタを実現することができ、実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタについて、図面を参照しながら説明する。
【００３３】
図１は、本実施の形態のＨＢＴの構造を示す断面図である。
本実施の形態のＨＢＴは、高出力動作時の破壊耐圧を向上させるＨＢＴを実現することを目的とするものである。
【００３４】
図１のＨＢＴにおいて、ＭＯＣＶＤ法（有機金属化学気相成長法）あるいはＭＢＥ法（分子線エピタキシャル成長法）を用いた結晶成長により、半絶縁性のＧａＡｓ基板１００上に、ｎ型不純物を５×１０18ｃｍ-3の濃度でドープして形成される膜厚６０００Åのｎ型ＧａＡｓサブコレクタ層１０１と、ｎ型不純物を５×１０18ｃｍ-3の濃度でドープして形成される膜厚３００Åのｎ型ＩｎＧａＰ第３コレクタ層１０２と、ｎ型不純物を４×１０16ｃｍ-3の濃度で濃度傾斜を行わずにドープして形成される膜厚４０００Åのｎ型ＧａＡｓ第２コレクタ層１０３と、ｎ型不純物を４×１０16ｃｍ-3の濃度でドープして形成される膜厚３００Åのｎ型ＩｎＧａＰ第２コレクタ層１０９と、ｎ型不純物を１．４×１０16ｃｍ-3の濃度で濃度傾斜を行わずにドープして形成される膜厚４０００Åのｎ型ＧａＡｓ第１コレクタ層１０４と、ｎ型不純物を１．４×１０16ｃｍ-3の濃度でドープして形成される膜厚３００Åのｎ型ＩｎＧａＰ第１コレクタ層１１０と、ｐ型ＧａＡｓベース層１０５と、ｎ型ＩｎＧａＰ第２エミッタ層１０６と、ｎ型ＧａＡｓ第１エミッタ層１０７と、ｎ型ＩｎＧａＡｓエミッタコンタクト層１０８とが順次積層されている。また、リソグラフィ、エッチングおよび蒸着等のプロセス技術により加工が施されて、ｎ型ＩｎＧａＡｓエミッタコンタクト層１０８、ｐ型ＧａＡｓベース層１０５およびｎ型ＧａＡｓサブコレクタ層１０１上には、エミッタ電極１２０、ベース電極１２１およびコレクタ電極１２２がそれぞれ形成されている。なお、ｎ型ＧａＡｓ第２コレクタ層１０３およびｎ型ＧａＡｓ第１コレクタ層１０４はそれぞれ本発明の第１コレクタ層および第２コレクタ層の一例である。また、ｎ型ＩｎＧａＰ第３コレクタ層１０２、ｎ型ＩｎＧａＰ第２コレクタ層１０９およびｎ型ＩｎＧａＰ第１コレクタ層１１０はそれぞれ本発明の第１半導体層、第２半導体層および第３半導体層の一例である。
【００３５】
次に、上記構造を有するＨＢＴの破壊時の様子について、図２、図３を用いて説明する。
【００３６】
図２（ａ）は、低電流時のＨＢＴにおけるコレクタ層内での設計濃度および電子濃度を示す図である。図２（ｂ）は、低電流時のＨＢＴにおけるコレクタ層内での電界強度（絶対値）を示す図である。また、図３（ａ）は、高電流時のＨＢＴにおけるコレクタ層内での設計濃度および電子濃度を示す図である。図３（ｂ）は、高電流時のＨＢＴにおけるコレクタ層内での電界強度（絶対値）を示す図である。このとき、低電流時（図２の場合）とは、コレクタ電流Ｉcが低い場合、すなわち図１０（ｂ）に示すＩb＝Ｉbm／１０の場合を示し、高電流時（図３の場合）とは、コレクタ電流Ｉcが高い場合、すなわち図１０（ｂ）に示すＩb＝Ｉbmの場合を示している。なお、図２（ａ）、図３（ａ）において、横軸はｎ型ＩｎＧａＰ第２エミッタ層１０６におけるｐ型ＧａＡｓベース層１０５が形成されている側の面からの距離を示し、縦軸は設計濃度又は電子濃度を示している。また、図２（ｂ）、図３（ｂ）において、横軸はｎ型ＩｎＧａＰ第２エミッタ層１０６におけるｐ型ＧａＡｓベース層１０５が形成されている側の面からの距離を示し、縦軸は電界強度を示している。
【００３７】
図２（ａ）から、低電流時には、全てのコレクタ層内において、設計濃度が電子濃度より高く、その領域は正に帯電した状態となることがわかる。図２（ｂ）から、最大電界はｎ型ＩｎＧａＰ第１コレクタ層１１０とｐ型ＧａＡｓベース層１０５との界面で発生するのがわかる。
【００３８】
また、図３（ａ）から、高電流時には、ｎ型ＧａＡｓ第１コレクタ層１０４およびｎ型ＩｎＧａＰ第１コレクタ層１１０で、設計濃度が電子濃度より低く、その領域が負に帯電した状態となることがわかる。一方、ｎ型ＧａＡｓ第２コレクタ層１０３およびｎ型ＩｎＧａＰ第２コレクタ層１０９で、設定濃度が電子濃度より高く、その領域が正に帯電した状態となることがわかる。図３（ｂ）から、高電流時には、最大電界がｎ型ＧａＡｓ第１コレクタ層１０４とｎ型ＩｎＧａＰ第２コレクタ層１０９との界面で発生し、高濃度のｎ型ＧａＡｓサブコレクタ層１０１と離れた位置で最大電界が発生していることがわかる。すなわち、ドープされた不純物が高濃度であるｎ型ＧａＡｓサブコレクタ層１０１は、最大電界発生場所に接していないため、アバランシェブレークダウンが発生し難くなっていることがわかる。
【００３９】
次に、上記構造を有するＨＢＴの電気特性について説明する。
図４は、エミッタ接地で動作させた場合のＩc−Ｖce特性を示す図である。このとき、図４において、Ｉc−Ｖce特性は０、Ｉbm／１０、Ｉbm／２、およびＩbmと異なるＩb時におけるものであり、Ｉbmは図１０（ｂ）におけるＩbの最大値を示している。点線が示すのは図９で示した従来のＨＢＴのＩc−Ｖce特性測定結果であり、実線が示すのは図１で示した本実施の形態におけるＨＢＴのＩc−Ｖce特性測定結果である。
【００４０】
図４から、本実施の形態のＨＢＴ（図１）では、従来のＨＢＴ（図９）と比較して、高電流時（Ｉb＝Ｉbm）および低電流時（Ｉb＝０）共に、破壊時の耐圧が高くなっていることがわかる（以下、高電流時、および低電流時の耐圧を各々ＢＶcex、ＢＶceoと呼ぶ。）。
【００４１】
以上のように本実施の形態のＨＢＴでは、ｐ型ＧａＡｓベース層１０５とｎ型ＧａＡｓ第１コレクタ層１０４との間にｎ型ＩｎＧａＰ第１コレクタ層１１０を、ｎ型ＧａＡｓ第１コレクタ層１０４とｎ型ＧａＡｓ第２コレクタ層１０３との間にｎ型ＩｎＧａＰ第２コレクタ層１０９を挿入している。すなわち、ｎ型ＧａＡｓサブコレクタ層１０１上のみでなく、異なる２層のコレクタ層の境界およびベース層とコレクタ層との境界に、ＩｎＧａＰ層を導入している。ＩｎＧａＰはＧａＡｓに比べてバンドギャップが広く、また衝突イオン化係数αｎＪｎ、αｐＪｐが小さいため、アバランシェブレークダウンの発生を抑制する。従って、本実施の形態のＨＢＴでは最大電界発生場所が破壊耐性の高いＩｎＧａＰ層の位置となる（図２（ｂ）、図３（ｂ））ため、それがＧａＡｓ層の位置となる場合（従来の場合）よりも、高耐圧化を図ることができる。
【００４２】
以下で、本実施の形態のＨＢＴの変形例について説明する。
図５は、本実施の形態のＨＢＴの変形例の構造を示す断面図である。
【００４３】
図５のＨＢＴでは、ｐ型ＧａＡｓベース層１０５とｎ型ＧａＡｓ第１コレクタ層１０４との間に、図１のＨＢＴでは存在したｎ型ＩｎＧａＰ第１コレクタ層１１０が存在しない。そのため、低電流時の耐圧（ＢＶceo）は図１のＨＢＴの場合より劣る。一方、ｎ型ＧａＡｓ第２コレクタ層１０３とｎ型ＧａＡｓ第１コレクタ層１０４との間には、図１と同様にｎ型ＩｎＧａＰ第２コレクタ層１０９が存在する。そのため、高電流時の耐圧（ＢＶcex）は図１の場合と同等になる。
【００４４】
図６は、本実施の形態のＨＢＴの別の変形例の構造を示す断面図である。
図６のＨＢＴでは、図１のＨＢＴでは存在したｎ型ＩｎＧａＰ第１コレクタ層１１０とｎ型ＩｎＧａＰ第２コレクタ層１０９とが存在しない。そのため、図１のＨＢＴよりＢＶceo（低電流時の耐圧）およびＢＶcex（高電流時の耐圧）が共に劣る。ただし、従来のＨＢＴ（図９）よりはＢＶcex（高電流時の耐圧）が高くなる。なぜなら最大電界の発生場所がｎ型ＧａＡｓサブコレクタ層１０１に接していないからである。
【００４５】
図５および図６で示したＨＢＴのＩc−Ｖce電気特性として、上述した測定条件と同様の条件でエミッタ接地で動作させた場合の測定結果を図４に示す。図５に示したＨＢＴのＩc−Ｖce特性は１点鎖線で示され、図６に示したＨＢＴのＩc−Ｖce特性は２点鎖線で示されている。
【００４６】
次に、第２コレクタ層および第１コレクタ層の、それぞれの濃度設定範囲について図７、図８を用いて説明する。
【００４７】
図７（ａ）、図７（ｂ）は、それぞれＢＶcex（高電流時の耐圧）、ＢＶceo（低電流時の耐圧）の値と第２コレクタ層濃度を分子に第１コレクタ層濃度を分母とした濃度比（第２コレクタ層および第１コレクタ層の濃度比）との関係を示す図である。ここで、第１コレクタ層とは、図１で示したＨＢＴにおいてはｎ型ＧａＡｓ第１コレクタ層１０４とｎ型ＩｎＧａＰ第１コレクタ層１１０とをまとめた用語とする。第２コレクタ層も同様にｎ型ＧａＡｓ第２コレクタ層１０３とｎ型ＩｎＧａＰ第２コレクタ層１０９とをまとめた用語とする。
【００４８】
図７（ａ）は、第１コレクタ層の濃度をＡ：２×１０16ｃｍ-3、Ｂ：１．４×１０16ｃｍ-3、Ｃ：１×１０16ｃｍ-3の３通りに変化させた場合における、ＢＶcex（高電流時の耐圧）の値の第２コレクタ層および第１コレクタ層の濃度比依存性を表すグラフである。図７（ｂ）は、ＡからＣの場合における、ＢＶceo（低電流時の耐圧）の値の第２コレクタ層および第１コレクタ層の濃度比依存性を表すグラフである。
【００４９】
図７（ａ）より、ＡからＣのどの濃度の場合でも、ＢＶcex（高電流時の耐圧）は最大値を持つことがわかる。この理由を図８（ａ）、図８（ｂ）を参照しながら以下で説明する。
【００５０】
図８（ａ）は、Ｉb＝Ｉbm（高電流時）の場合において、第２コレクタ層の濃度を第１コレクタ層の濃度にほぼ等しい値から増加させ、ＢＶcex（高電流時の耐圧）の値が最大値を取るまで第２コレクタ層の濃度を増加した場合においてのＨＢＴ内の電界強度の様子を示す図である。ここでは、第２コレクタ層の濃度を低い方から高いほうへＤ、Ｅ、Ｆの３通りにした場合を示している。図８（ｂ）は、Ｉb＝Ｉbm（高電流時）の場合において、ＢＶcex（高電流時の耐圧）の値が最大値を取る第２コレクタ層の濃度からさらに第２コレクタ層の濃度を増加させた場合においてのＨＢＴ内の電界強度の様子を示す図である。ここでも、第２コレクタ層の濃度を低い方から高いほうへＧ、Ｈ、Ｉの３通りに変化させた場合を示している。図８（ａ）、図８（ｂ）において、測定条件は上述した条件（図２および図３）と同様である。また、グラフの横軸はｎ型ＩｎＧａＰ第２エミッタ層におけるｐ型ＧａＡｓベース層が形成されている側の面から各半導体層までの距離を示し、縦軸は電界強度を示している。
【００５１】
図８（ａ）より、最大電界強度は第３コレクタ層と第２コレクタ層との界面で発生するのがわかる。耐圧は電界の面積で表されることから、第２コレクタ層の濃度が増加するほど、ＢＶcex（高電流時の耐圧）が高くなっていくのがわかる。これは次のように説明できる。すなわち、図示していないが、ＨＢＴにおけるコレクタ層内での設計濃度および電子濃度は、第２コレクタ層内で設定濃度が低いとき、第２コレクタ層内で設定濃度が電子濃度より低く、第２コレクタ層内が負に帯電した状態となる。そして、第２コレクタ層の設定濃度を高くすると、電子濃度との差が小さくなり、第２コレクタ層内が帯電していない状態に近づく。それに応じて、電界の傾きが緩やかになる。ただし、第１コレクタ層内では、設定濃度が一定であるから、電子濃度との差も一定であり、電界の傾きは変化しない。そして、さらに第２コレクタ層の設定濃度を高くすると、設定濃度が電子濃度を上回り、電界の傾きが逆転するからである。
【００５２】
図８（ｂ）より、ＢＶcex（高電流時の耐圧）が最大値を取った後、さらに第２コレクタ層の濃度を高くしていくと、第２コレクタ層内での電界の傾きが急になっていくのがわかる。すなわち、耐圧は電界の面積で表されることから、ＢＶcex（高電流時の耐圧）は小さくなっていくのがわかる。このとき、最大電界強度は第１コレクタ層と第２コレクタ層との境界で発生している。これは次のように説明できる。すなわち、ＢＶcex（高電流時の耐圧）が最大値を取ったときには、第２コレクタ層内では設定濃度が電子濃度より高く、第２コレクタ層内が正に帯電した状態となる。さらに、第２コレクタ層の設定濃度を高くすると、第２コレクタ層での設定濃度と電子濃度との差が開いていき、それに応じて、電界の傾きが急になっていくからである。
【００５３】
以上より、最大のＢＶcex（高電流時の耐圧）を得るときのＨＢＴにおいては、破壊時に第３コレクタ層表面と、第１コレクタ層および第２コレクタ層の境界との両方で均等に破壊が起きるのがわかる。
【００５４】
次に、ＢＶceo（低電流時の耐圧）の場合について図７（ｂ）および図８（ｃ）を用いて説明する。図７（ｂ）は、図７（ａ）と同様の第１コレクタ層の濃度条件、すなわち第１コレクタ層濃度をＡ：２×１０16ｃｍ-3、Ｂ：１．４×１０16ｃｍ-3、Ｃ：１×１０16ｃｍ-3の３通りに変化させた場合における、ＢＶceo（低電流時の耐圧）の値の第２コレクタ層および第１コレクタ層の濃度比依存性を示す図である。
【００５５】
図７（ｂ）から、ＡからＣのどの濃度の場合でも、ＢＶceo（低電流時の耐圧）は単調に減少していくのがわかる。また、第１コレクタ層の濃度が高いほど、ＢＶceo（低電流時の耐圧）が低くなっているのがわかる。この理由について図８（ｃ）を参照しながら以下で説明する。
【００５６】
図８（ｃ）は、低電流時（Ｉb＝０）の場合において第２コレクタ層の濃度を増加させたときのＨＢＴ内の電界の様子を示す図である。また、横軸はｎ型ＩｎＧａＰ第２エミッタ層におけるｐ型ＧａＡｓベース層が形成されている側の面から各半導体層までの距離を示し、縦軸は電界強度を示している。ここでは、第２コレクタ層の濃度を低い方から高いほうへＪ、Ｋ、Ｌの３通りに変化させた場合を示している。
【００５７】
図８（ｃ）より、第２コレクタ層の濃度を高くするほど、第２コレクタ層での電界の傾きが急になるのがわかる。すなわち、耐圧は電界の面積で表され、第２コレクタ層の濃度を低くすると、電界の占める面積が小さくなることから、ＢＶceo（低電流時の耐圧）は小さくなっていくのがわかる。また、図示していないが、第１コレクタ層の濃度が高いほど、そこでの電界の傾きが急になるため、ＢＶceo（低電流時の耐圧）は小さくなっていく。
【００５８】
以上から、第１コレクタ層の濃度および第２コレクタ層の濃度には、それぞれ適正な範囲が存在し、ＢＶcex（高電流時の耐圧）、ＢＶceo（低電流時の耐圧）の両方を同等に高くしようとするならば、各々（１．４±０．４）×１０16ｃｍ-3、（４±１．０）×１０16ｃｍ-3程度の範囲に入っている必要があるのがわかる。
【００５９】
以上のように、本実施の形態のＨＢＴの変形例によれば、第１コレクタ層の濃度および第２コレクタ層の濃度は各々（１．４±０．４）×１０16ｃｍ-3、（４±１．０）×１０16ｃｍ-3程度の適正な範囲に設定される。よって、ＢＶcex（高電流時の耐圧）およびＢＶceo（低電流時の耐圧）の両方を同等に高くすることができる。その結果、高出力化したときの破壊耐圧をさらに向上させるＨＢＴを実現することができる。
【産業上の利用可能性】
【００６０】
本発明は、ヘテロ接合バイポーラトランジスタに利用でき、特に携帯電話機等に用いられる送信用高出力電力増幅器等に利用することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態に係るＨＢＴの構造を示す断面図である。
【図２】（ａ）同実施の形態に係るＨＢＴの低電流時でのコレクタ層内の設計濃度および電子濃度を示す図である。（ｂ）同実施の形態に係るＨＢＴの低電流時でのコレクタ層内の電界強度（絶対値）を示す図である。
【図３】（ａ）同実施の形態に係るＨＢＴの高電流時でのコレクタ層内の設計濃度および電子濃度を示す図である。（ｂ）同実施の形態に係るＨＢＴの高電流時でのコレクタ層内の電界強度（絶対値）を示す図である。
【図４】同実施の形態に係るＨＢＴのＩc−Ｖce特性を示す図である。
【図５】同実施の形態に係るＨＢＴの変形例の構造を示す断面図である。
【図６】同実施の形態に係るＨＢＴの変形例の構造を示す断面図である。
【図７】（ａ）同実施の形態に係るＨＢＴのＢＶcexと第２コレクタ層および第１コレクタ層の濃度比との関係を表す図である。（ｂ）同実施の形態に係るＨＢＴのＢＶceoと第２コレクタ層および第１コレクタ層の濃度比との関係を表す図である。
【図８】同実施の形態に係るＨＢＴで第２コレクタ層を濃度変化させたときの電界強度の様子を表す図である。
【図９】従来のＨＢＴの構造を示す断面図である。
【図１０】（ａ）ＨＢＴのガンメルプロットである。（ｂ）従来のＨＢＴのＩc−Ｖce特性を示す図である。
【図１１】（ａ）従来のＨＢＴの低電流時でのコレクタ層内の設計濃度および電子濃度を示す図である。（ｂ）従来のＨＢＴの低電流時でのコレクタ層内の電界強度（絶対値）を示す図である。
【図１２】（ａ）従来のＨＢＴの高電流時でのコレクタ層内の設計濃度および電子濃度を示す図である。（ｂ）従来のＨＢＴの高電流時でのコレクタ層内の電界強度（絶対値）を示す図である。
【符号の説明】
【００６２】
１００、４００    ＧａＡｓ基板
１０１、４０１    ｎ型ＧａＡｓサブコレクタ層
１０２、４０２    ｎ型ＩｎＧａＰ第３コレクタ層
１０３    ｎ型ＧａＡｓ第２コレクタ層
４０３    ｎ型ＧａＡｓコレクタ層
１０４    ｎ型ＧａＡｓ第１コレクタ層
１０５、４０５    ｐ型ＧａＡｓベース層
１０６、４０６    ｎ型ＩｎＧａＰ第２エミッタ層
１０７、４０７    ｎ型ＧａＡｓ第１エミッタ層
１０８、４０８    ｎ型ＩｎＧａＡｓエミッタコンタクト層
１０９、    ｎ型ＩｎＧａＰ第２コレクタ層
１１０    ｎ型ＩｎＧａＰ第１コレクタ層
１２０、４２０    エミッタ電極
１２１、４２１    ベース電極
１２２、４２２    コレクタ電極
【図１】
2008060247.tif 000003
【図２】
2008060247.tif 000004
【図３】
2008060247.tif 000005
【図４】
2008060247.tif 000006
【図５】
2008060247.tif 000007
【図６】
2008060247.tif 000008
【図７】
2008060247.tif 000009
【図８】
2008060247.tif 000010
【図９】
2008060247.tif 000011
【図１０】
2008060247.tif 000012
【図１１】
2008060247.tif 000013
【図１２】
2008060247.tif 000014