(57)【要約】【課題】圧電基板に貫通孔を形成しても、容易に小型化することができる、弾性表面波素子及びその製造方法を提供する。【解決手段】弾性表面波素子１０ａは、（ａ）圧電基板１２と、（ｂ）圧電基板１２の一方主面１２ａに配置された金属膜により形成された、ＩＤＴ電極２２及び該ＩＤＴ電極２２に接続された素子配線２６と、（ｃ）圧電基板１２を貫通する貫通孔１８に配置され、素子配線２６に接続されたビア電極４６とを備える。少なくとも貫通孔１８の上に、素子配線２６に接続される導電層１６が配置される。導電層１６は、貫通孔１８の直上部分の貫通孔１８側にへこみ１６ｘを有し、あるいは貫通孔１８の直上部分が貫通孔側とは反対側にたわみんでいる。【選択図】図３
2008252351.tif 000002
【特許請求の範囲】
【請求項１】
圧電基板と、
前記圧電基板の―方主面に配置された金属膜により形成された、ＩＤＴ電極及び該ＩＤＴ電極に接続された素子配線と、
前記圧電基板を貫通する貫通孔に配置され、前記素子配線に接続されたビア電極とを備えた、弾性表面波素子において、
少なくとも前記貫通孔の上に、前記素子配線に接続される導電層が配置され、
前記導電層は、前記貫通孔の直上部分の前記貫通孔側にへこみを、あるいは前記貫通孔の直上部分に前記貫通孔側とは反対側に湾曲するたわみを有することを特徴とする弾性表面波素子。
【請求項２】
前記ビア電極は、前記導電層に直接接続されていることを特徴とする、請求項１に記載の弾性表面波素子。
【請求項３】
前記ビア電極は、前記素子配線を貫通して前記導電層に直接接続されていることを特徴とする、請式項１に記載の弾性表面波素子。
【請求項４】
前記貫通孔は、前記圧電基板の前記一方主面側の孔径が、前記圧電基板の前記他方主面側の孔径よりも小さいことを特徴とする、請求項１〜３のいずれかに記載の弾性表面波素子。
【請求項５】
前記素子配線に直接又は前記導電層を介して接続され、前記圧電基板に前記貫通孔が形成される際にグランドに接続される引き回し電極をさらに備えたことを特徴とする、請求項１〜４のいずれかに記載の弾性表面波素子。
【請求項６】
前記圧電基板の一方主面に金属膜を配置して、ＩＤＴ電極及び該ＩＤＴ電極に接続された素子配線と、前記素子配線に接続された導電層とを形成する、第１の工程と、
前記圧電基板の他方主面側から、前記圧電基板を貫通して前記導電層の下に貫通孔を形成して、前記導電層の前記貫通孔の直上部分の前記貫通孔側にへこみを、あるいは前記導電層の前記貫通孔の直上部分に前記貫通孔側とは反対側に湾曲するたわみを形成する、第２の工程と、
前記貫通孔にビア電極を配置し、前記素子配線及び前記導電層の少なくとも一方と接続する、第３の工程と、
を備えたことを特徴とする、弾性表面波素子の製造方法。
【請求項７】
前記第２の工程において、前記貫通孔を形成する際に、前記圧電基板の前記一方主面側の前記導電層を樹脂で覆うことを特徴とする、請求項６に記載の弾性表面波素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、弾性表面波素子及びその製造方法に関し、詳しくは、圧電基板を貫通する貫通孔にビア電極が配置された、弾性表面波素子及びその製造方法に関する。
【背景技術】
【０００２】
従来、弾性表面波素子を備えた種々の電子部品が提供されている。
【０００３】
例えば図９（ａ）の上面図、図９（ａ）の線Ａ−Ａ'に沿って切断した断面図である図９（ｂ）に示す弾性表面波フィルタは、圧電基板１０３上に信号線路１０４ｂによって共振器１０５〜１０８が形成された弾性表面波素子が、３層の積層体からなるパッケージ１０９内に保持されている。パッケージ１０９には、入力端子１０１、出力端子１０２及びグランド端子１１５と、ランド１１０ａ〜１１０ｆとが形成されている。ランド１１０ａ〜１１０ｆは、圧電基板１０３上に形成された信号線路１０４ｂ中の各共振器１０５〜１０８及びグランドパターン１０４ａと、ワイヤ１１１ａ〜１１１ｆによって接続されている。共振器１０５〜１０８の近傍には、圧電基板１０３を貫通する貫通孔１１２が形成され、貫通孔１１２には導電材料が充填され、ビア電極が形成されている。ビア電極の上端は、圧電基板１０３上のグランドパターン１０４ａに接続されている。ビア電極の下端は、導電ペースト１１４を介して、パッケージ１０９の内部導体１１３に接続され、グランド端子１１５に電気的に接続されている。
【特許文献１】ＷＯ９９／４６８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
圧電基板の貫通孔を、細かい研磨粒子（砥粒）を吹き付けて削り取るサンドブラスト加工により形成する場合、貫通孔の断面形状はテーパー状に先が細くなる。そのため、圧電基板の上面側から貫通孔を形成すると、素子を形成している上面側の孔径が大きくなる。また、貫通孔の孔径のばらつきを小さくすることが難しい。したがって、弾性表面波素子の小型化に限界がある。
【０００５】
さらには、サンドブラスト加工の際に砥粒が圧電基板に衝突して静電気が発生し、この静電気によって素子が破壊する可能性がある。
【０００６】
本発明は、かかる実情に鑑み、圧電基板に貫通孔を形成しても、容易に小型化することができる、弾性表面波素子及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するために、以下のように構成した弾性表面波装置を提供する。
【０００８】
弾性表面波素子は、（ａ）圧電基板と、（ｂ）前記圧電基板の―方主面に配置された金属膜により形成された、ＩＤＴ電極及び該ＩＤＴ電極に接続された素子配線と、（ｃ）前記圧電基板を貫通する貫通孔に配置され、前記素子配線に接続されたビア電極とを備える。少なくとも前記貫通孔の上に、前記素子配線に接続される導電層が配置される。前記導電層は、前記貫通孔の直上部分の前記貫通孔側にへこみを、あるいは前記貫通孔の直上部分に前記貫通孔側とは反対側に湾曲するたわみを有する。
【０００９】
上記構成によれば、圧電基板の他方主面側から貫通孔を形成する際に、貫通孔が圧電基板の一方主面を越え、素子配線を貫通しても、導電層で貫通孔の進行を阻止することができる。そのため、貫通孔の加工を停止するタイミングの許容範囲を広げることができる。ビア電極は、素子配線を貫通して導電層に接しており、電気的な接続が安定するので、圧電基板の一方主面側の貫通孔の孔径を小さくすることができる。貫通孔を圧電基板の他方主面側から加工すれば、圧電基板の一方主面側の貫通孔の孔径が、圧電基板の他方主面側の貫通孔の孔径よりも大きくならないようにすることができる。したがって、弾性表面波素子を、容易に小型化することができる。
【００１０】
特に、導電層には、圧電基板の貫通孔を形成する際に圧電基板よりも加工レートが遅く、かつ延性が高く塑性変形しやすい材料を用いれば、導電層は貫通孔の進行を阻止する効果が高まり、貫通孔の加工を停止するタイミングの許容範囲を大幅に広げることができるので、好ましい。
【００１１】
具体的には、以下のように種々の態様で構成とするすることができる。
【００１２】
一態様として、前記ビア電極は、前記導電層に直接接続されている。
【００１３】
他の態様として、前記ビア電極は、前記素子配線を貫通して前記導電層に直接接続されている。
【００１４】
好ましくは、前記貫通孔は、前記圧電基板の前記一方主面側の孔径が、前記圧電基板の前記他方主面側の孔径よりも小さい。
【００１５】
この場合、圧電基板の他方主面側から、サンドブラスト、液体ジェット加工等の噴射加工法によって、貫通孔を効率よく形成することができる。
【００１６】
好ましくは、前記素子配線に直接又は前記導電層を介して接続され、前記圧電基板に前記貫通孔が形成される際にグランドに接続される引き回し電極をさらに備える。
【００１７】
この場合、圧電基板に貫通孔を形成する際に発生する電荷を、引き回し電極を介して逃がすことができ、ＩＤＴ電極の静電破壊を防止することができる。
【００１８】
また、本発明は、上記課題を解決するために、以下のように構成した弾性表面波装置の製造方法を提供する。
【００１９】
弾性表面波装置の製造方法は、（１）前記圧電基板の一方主面に金属膜を配置して、ＩＤＴ電極及び該ＩＤＴ電極に接続された素子配線と、前記素子配線に接続された導電層とを形成する、第１の工程と、（２）前記圧電基板の他方主面側から、前記圧電基板を貫通して前記導電層の下に貫通孔を形成して、前記導電層の前記貫通孔の直上部分の前記貫通孔側にへこみを、あるいは前記導電層の前記貫通孔の直上部分に前記貫通孔側とは反対側に湾曲するたわみを形成する、第２の工程と、（３）前記貫通孔にビア電極を配置し、前記素子配線及び前記導電層の少なくとも一方と接続する、第３の工程とを備える。
【００２０】
上記方法によれば、圧電基板の他方主面側から貫通孔を形成する際に、貫通孔が圧電基板の一方主面を越え、素子配線を貫通しても、導電層で貫通孔の進行を阻止することができる。そのため、貫通孔の加工を停止するタイミングの許容範囲を広げることができる。ビア電極は、素子配線を貫通して導電層に接しており、電気的な接続が安定するので、圧電基板の一方主面側の貫通孔の孔径を小さくすることができる。貫通孔を圧電基板の他方主面側から加工すれば、圧電基板の一方主面側の貫通孔の孔径が、圧電基板の他方主面側の貫通孔の孔径よりも大きくならないようにすることができる。したがって、弾性表面波素子を、容易に小型化することができる。
【００２１】
特に、導電層には、圧電基板の貫通孔を形成する際に圧電基板よりも加工レートが遅く、かつ延性が高く塑性変形しやすい材料を用いれば、導電層は貫通孔の進行を阻止する効果が高まり、貫通孔の加工を停止するタイミングの許容範囲を大幅に広げることができるので、好ましい。
【００２２】
好ましくは、前記第２の工程において、前記貫通孔を形成する際に、前記圧電基板の前記一方主面側の前記導電層を樹脂で覆う。
【００２３】
この場合、導電層を柔らかい樹脂で覆うことにより、導電層が塑性変形することができ、導電層の加工レートがさらに低下し、貫通孔を加工する際に貫通孔の進行を導電層で止める効果を一層高めることができる。
【発明の効果】
【００２４】
本発明によれば、弾性表面波素子を容易に小型化することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態として実施例について、図１〜図８を参照しながら説明する。
【００２６】
＜実施例１＞  実施例１の弾性表面波素子について、図１〜図４を参照しながら説明する。図１及び図２は、実施例１の弾性表面波素子１０の工程フローを模式的に示す断面図である。図３は実施例１の弾性表面波素子の断面図、図４は実施例１の弾性表面波素子１０の上面図である。
【００２７】
図３及び図４に示すように、弾性表面波素子１０は、圧電基板１２の一方主面である上面１２ａに、ＩＤＴ電極（櫛型電極）２２の両側に反射器２４（図４では図示を省略）が配置されている素子部２０と、ＩＤＴ電極２２に接続されている素子配線２６と、引き回し配線２８とが、金属膜１４によって形成されている。素子配線２６の一部の上には、導電層１６が配置され、導電層１６を介して、素子配線２６と引き回し配線２８とが接続されている。引き回し配線２８は、後述するサンドブラスト工程において静電気によってＩＤＴ電極２２間に蓄積される電荷を逃がすため配線である。
【００２８】
圧電基板１２には、サンドブラストによって圧電基板１２の下面１２ｂ側から貫通孔１８が形成されている。貫通孔１８が形成される部分の上に、導電層１６が配置されている。導電層１６は、貫通孔１８の直上部分に貫通孔１８側とは反対側に湾曲するたわみを有しており、貫通孔１８の直上部分の貫通孔１８側に、へこみ１６ｘを有している。貫通孔１８には、給電膜４２の上に貫通電極４４が配置され、給電膜４２及び貫通電極４４によりビア電極が形成されている。給電膜４２及び貫通電極４４のうち、少なくとも給電膜４２は、導電層１６に接している。
【００２９】
給電膜４２及び貫通電極４４は、圧電基板１２の他方主面である下面１２ｂにも形成されており、下面１２ｂに沿って延在する貫通電極４４上には、外部端子となるはんだバンプ４０が配置されている。はんだバンプ４０は、給電膜４２及び貫通電極４４により貫通孔１８の内部に形成されたビア電極を介して、圧電基板１２の上面１２ａの素子配線２６と電気的に接続されている。
【００３０】
次に、弾性表面波素子１０の製造方法の一例について、図１及び図２を参照しながら説明する。
【００３１】
弾性表面波素子１０は、複数個分を含むウェハ状態でまとめて作製した後、個々の素子に分割する。
【００３２】
まず、図１（ａ）に示すように、圧電基板１２の上面１２ａに蒸着、スパッタリング等により、Ａｌ等の金属膜１４を配置し、ＩＤＴ電極２２の両側に反射器２４が配置されている素子部２０と、素子配線２６と、引き回し配線２８とを形成した後、圧電基板１２の上面１２ａの貫通孔１８の直上部分及びその近傍部分に、素子配線２６の一部と重なるように、導電層１６を、蒸着、スパッタリング等により形成する。
【００３３】
圧電基板１２には、Ｓｉ、ＬｉＴａＯ３、ＬｉＮｂＯ３、水晶、サファイヤ、ガラス等の基板、あるいは、非圧電基板上にＺｎＯ圧電薄膜を形成した多層構造の基板を用いる。導電層１６には、圧電基板１２よりもサンドブラスト加工レートが遅く、延性が高く、基板材料よりも柔らかいＡｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｉ等の金属材料を用いる。
【００３４】
例えば、圧電基板１２に厚さ０．３５ｍｍのＬｉＴａＯ３基板を用い、導電層１６にＣｕを用いた場合、導電層１６の厚みは少なくも３．５μｍ以上（圧電基板１２の厚さの１％以上）必要であり、より好ましくは７μｍ以上（圧電基板１２の厚さの２％以上）の厚さとする。
【００３５】
次いで、図１（ｂ）に示すように、圧電基板１２の上面１２ａ側を、ワックス、ＵＶテープ、熱発泡テープなど、樹脂の保護層３０で保護した状態で、圧電基板１２の下面１２ｂ側からサンドブラスト加工を行い、圧電基板１２に貫通孔１８を形成する。貫通孔１８の形成が完了したら、保護層３０を取り除く。
【００３６】
サンドブラスト加工中に、サンドブラスト加工により形成された貫通孔１８が導電層１６に達すると、導電層１６は、貫通孔１８の底部に露出する部分、すなわち貫通孔１８の直上部分に、サンドブラスト加工の砥粒が衝突する。これによって、導電層１６は、少なくとも貫通孔１８の直上部分が貫通孔１８とは反対側に押し広げられてたわみ、貫通孔１８側にへこみ１６ｘが形成される。導電層１６に延性が高い材料を使用し、サンドブラスト加工の条件を適宜に選択することによって、導電層１６にサンドブラスト加工の砥粒が衝突しても、導電層１６が削り取られないように、あるいは削り取られにくいようにすることができる。
【００３７】
さらに、保護層３０に柔らかい樹脂材料を用いることで、サンドブラスト加工時に導電層１６が塑性変形することができ、これによって導電層１６のサンドブラスト加工レートは、樹脂材料を用いない場合よりも低下し、サンドブラスト加工孔の進行を導電層１６で止める効果が一層高まる。また、導電層１６が変形しても導電層１６が破れにくなる（穴があきにくくなる）。
【００３８】
サンドブラスト加工時には、引き回し配線２８を接地する。引き回し配線２８によりＩＤＴ電極２２と電気的導通を取ることで、サンドブラスト加工時にＩＤＴ電極２２から電荷を逃がすことができ、ＩＤＴ電極２２の静電破壊を防止するできる。
【００３９】
次いで、図１（ｃ）に示すように、圧電基板１２の下面１２ｂ側から、スパッタリング、蒸着等によって、貫通孔１８の内面に給電層４２を形成する。給電層４２は、貫通孔１８から連続して、圧電基板１２の下面１２ｂにも形成する。
【００４０】
次いで、図２（ｄ）に示すように、給電層４２を利用して、電解Ｃｕメッキにより、貫通電極４４を形成する。電解メッキは、Ｃｕ以外、例えばＮｉでもよい。
【００４１】
なお、後述する実施例２のように、給電層を用いずに、貫通孔の底部に露出した導電層及び素子配線を利用して、電解メッキを行うようにしてもよい。
【００４２】
次いで、図２（ｅ）に示すように、圧電基板１２の下面１２ｂに沿って、はんだの濡れ広がりを防ぐために、はんだバンプ形成位置以外にソルダレジスト３２を形成し、はんだバンプ形成位置にメッキや蒸着でアンダーバンプメタル３４を形成する。
【００４３】
次いで、図２（ｆ）に示すように、はんだ印刷、メッキ等により、アンダーバンプメタル３４上にはんだバンプ４０を形成し、ダイシング等の方法で、弾性表面波素子１０のチップを切り出す。
【００４４】
以上に説明したように、弾性表面波素子１０は、素子部２０が形成されている圧電基板１２の上面１２ａ側からではなく、反対側の下面１２ｂ側から貫通孔１８を形成する。そのため、貫通孔１８の断面がテーパー形状になっても、素子部２０が形成されている圧電基板１２の上面１２ａ側の貫通孔１８の孔径を小さくすることができる。
【００４５】
また、貫通孔１８を形成する位置に対応して、素子配線２６に接続された導電層１６を配置することにより、貫通孔１８を形成する際に、貫通孔１８が進行して圧電基板１２を貫通しても、導電層１６によって貫通孔１８の進行を止めることができるので、貫通孔１８の形成が容易である。
【００４６】
導電層１６には、圧電基板１２の貫通孔１８を形成する際に圧電基板１２よりも加工レートが遅く、かつ延性が高く塑性変形しやすい材料を用いる。そのような材料を用いると、導電層１６にサンドブラストの砥粒が衝突しても、導電層１６は塑性変形してエネルギーを吸収する上、削り取られにくい。そのため、貫通孔１８の進行を阻止する効果が高まり、貫通孔１８の加工を停止するタイミングの許容範囲が大幅に広がり、製造が容易になる。
【００４７】
導電層１６には、延性・靭性に富む導電材、例えば、Ｎｉ（ヤング率は２０５Ｇｐａ）、Ｐｔ（ヤング率は１７０Ｇｐａ）、Ｃｕ（ヤング率は１３６Ｇｐａ）、Ｔｉ（ヤング率は１１４Ｇｐａ）、Ａｇ（ヤング率は１０１Ｇｐａ）、Ａｕ（ヤング率は８８Ｇｐａ）、Ａｌ（ヤング率は７６Ｇｐａ）等のヤング率が２０５ＧＰａ以下の金属材料を用いると、導電層１６に穴があきにくいため、貫通孔１８の加工がやり易くなり、好ましい。逆に、塑性変形しにくい材料、例えばＷ（ヤング率は４０３Ｇｐａ）を導電層１８に用いると、導電層１８に穴があいてしまいやすくなり、貫通孔１８の加工が難しくなる。
【００４８】
導電層１６の厚みは、圧電基板１２の厚みの１％以上、２０μｍ以下にすることが好ましい。導電層１６の厚みが圧電基板１２の厚みの１％以上であれば、導電層１６に穴があくことなく、安定して貫通孔１８を形成することができる。導電層１６の厚みが２０μｍ以下であれば、素子表面の絶縁膜のガバレッジが確保でき、後工程のフォトリソ時に安定したパターン形成が可能である。
【００４９】
なお、圧電基板１２の厚みは、１．５ｍｍ以下とする。
【００５０】
また、貫通孔１８の底部を導電層１６で塞いでいるため、取り出し配線４４と素子配線２６との接触が取り易くなり、ビア電極の抵抗値を低く抑えることができる。
【００５１】
さらに、貫通孔１８の底部において、圧電基板１２の下面１２ｂと大略平行に延在して、導電層１６が露出するため、導電層１６と給電膜４２との接合面積を十分に確保することができ、給電膜４２が断線しないようにすることが容易である。
【００５２】
＜変形例＞  ＩＤＴ電極２２の静電破壊の防止対策として、実施例１のように、サンドブラスト加工時に引き回し配線２８接地し、ＩＤＴ電極２２から電荷を逃がす代わりに、ＩＤＴ電極２２を覆う保護層３０に導電性樹脂を用い、保護層３０を介してＩＤＴ電極２２から静電気を逃がすようにしてもよい。
【００５３】
次の表１に、静電気対策と良品率との関係の一例を示す。ＩＤＴ電極の静電破壊が発生していないものを良品としている。
【表１】
2008252351.tif 000003
表１において、「引き回し配線による接続」は、実施例１のように、引き回し配線を介して、ＩＤＴ電極２２から電荷を逃がす場合である。「導電性樹脂使用」は、変形例の場合、すなわち、引き回し配線による接続を行わず、サンドブラスト工程時には、圧電基板１２の上面１２ａ側に配置する保護層３０に導電性樹脂を用い、ＩＤＴ電極２２の電荷を導電性樹脂の保護層３０を介して逃がす場合である。「未対策」は、引き回し配線や導電性樹脂を用いておらず、ＩＤＴ電極２２が電気的に孤立している場合である。
【００５４】
変形例は、実施例１より多少劣るものの、静電気対策として同程度の効果が得られる。
【００５５】
＜実施例２＞  実施例２の弾性表面波素子について、図５の断面図及び図６の平面図を参照しながら説明する。実施例２の弾性表面波素子は、実施例１と略同様に構成されるので、以下では相違点を中心に説明し、実施例１と同様の構成部分には同じ符号を用いる。
【００５６】
図５（ｂ）に示すように、実施例２の弾性表面波素子１０ａは、実施例１と同様に、圧電基板１２の上面１２ａに、ＩＤＴ電極２２の両側に反射器２４が配置されている素子部２０と、素子配線２７と、引き回し配線２８とが、金属膜１４によって形成されている。素子配線２７の一部の上には、導電層１６が配置されている。
【００５７】
実施例１と異なり、圧電基板１２に形成された貫通孔１８の直上部分に素子配線２７が配置され、その上に導電層１６が配置されている。圧電基板１２の貫通孔１８に連続して素子配線２７に貫通孔２７ａが形成されている。導電層１６は、貫通孔１８の直上部分の貫通孔１８側に、へこみ１６ａが形成されている。ビア電極４６は、素子配線２７を貫通して導電層１６に直接接続されている。ビア電極４６は、給電膜を用いずに形成され、ビア電極４６の上に、はんだバンプ４０が形成されている。また、図６に示すように、素子配線２７と引き回し配線２８とは接続されている。
【００５８】
弾性表面波素子１０ａは、実施例１と略同様に製造される。
【００５９】
すなわち、図１（ａ）及び（ｂ）に示された実施例１と同様に、ウェハ状態の圧電基板１２の上面１２ａに、金属膜１４を配置し、ＩＤＴ電極２２の両側に反射器２４が配置されている素子部２０と、素子配線２７と、引き回し配線２８とを形成し、さらに導電層１６を配置する。ただし、実施例１と異なり、素子配線２７は、貫通孔１８の直上部分にも形成し、その上に重なるように導電層１６を形成する。
【００６０】
次いで、圧電基板１２の上面１２ａ側を保護層で保護した状態で、圧電基板１２の下面１２ｂ側からサンドブラスト加工を行い、貫通孔１８，２７ａを形成する。貫通孔１８，２７ａの形成が完了したら、保護層を取り除く。実施例１と異なり、サンドブラスト加工により、圧電基板１２のみならず、素子配線２７にも貫通孔２７ａが形成され、導電層１６は、貫通孔１８の直上部分の貫通孔１８側が削られて、へこみ１６ａが形成される。
【００６１】
次いで、実施例１とは異なり、図５（ａ）に示すように、、貫通孔１８，２７ａの底部に露出している素子配線２７及び導電層１６を利用して、貫通孔１８，２７ａの内部に電解メッキによりビア電極４６を形成する。
【００６２】
次いで、図５（ｂ）に示すように、ビア電極４６の上に、はんだ印刷、メッキ等により、はんだバンプ４０を形成し、ダイシング等の方法で、素子のチップを切り出す。
【００６３】
弾性表面波素子１０ａは、貫通孔に給電膜を形成することなく、ビア電極４６を形成することができ、給電膜のパターン形成工程が不要となるため、工程を簡略化することができる。
【００６４】
＜実施例３＞  実施例３の弾性表面波素子について、図７を参照しながら説明する。実施例３の弾性表面波素子は、実施例１と略同様に構成されるので、以下では相違点を中心に説明し、実施例１と同様の構成部分には同じ符号を用いる。
【００６５】
図７は、圧電基板１２に貫通孔１８を形成した直後の断面図であり、実施例１の図１（ｂ）に対応する。図６に示すように、圧電基板１２の貫通孔１８の直上部分に配置されている導電層１６は、サンドブラスト加工によって貫通孔１８側が削られ、貫通孔１８側にへこみ１６ｙが形成される。
【００６６】
実施例３の弾性表面波素子は、実施例１又は２と同様に、貫通孔１８にビア電極を形成し、はんだバンプを形成する。
【００６７】
＜実施例４＞  実施例４の弾性表面波素子について、図８を参照しながら説明する。実施例４の弾性表面波素子は、実施例２と略同様に構成されるので、以下では相違点を中心に説明し、実施例２と同様の構成部分には同じ符号を用いる。
【００６８】
図８は、圧電基板１２に貫通孔１８を形成した直後の断面図であり、実施例１の図１（ｂ）に対応する。図８に示すように、素子配線２７及び導電層１６は、貫通孔１８の直上部分が一体となって貫通孔１８と反対側にたわんでいる。すなわち、実施例２と異なり、素子配線２７には貫通孔が形成されていない。
【００６９】
実施例４の弾性表面波素子は、実施例１又は２と同様に、貫通孔１８にビア電極を形成し、はんだバンプを形成する。
【００７０】
＜まとめ＞  以上に説明したように、貫通孔１８が形成される位置に対応して、導電層１６を配置することにより、圧電基板１２の素子部２０が形成された上面１２ａ側の貫通孔１８の孔径を小さくすることができる上、貫通孔１８を形成する際に、貫通孔１８が進行しても、貫通孔１８の進行を止めることが容易である。したがって、圧電基板１２に貫通孔１８を形成しても、容易に小型化することができる。
【００７１】
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
【００７２】
例えば、圧電基板には、サンドブラスト加工以外の加工法によって貫通孔を形成してもよい。
【図面の簡単な説明】
【００７３】
【図１】弾性表面波素子の製造工程を示す断面図である。（実施例１）
【図２】弾性表面波素子の製造工程を示す断面図である。（実施例１）
【図３】弾性表面波素子の断面図である。（実施例１）
【図４】弾性表面波素子の平面図である。（実施例１）
【図５】弾性表面波素子の製造工程を示す断面図である。（実施例２）
【図６】弾性表面波素子の平面図である。（実施例２）
【図７】弾性表面波素子の製造工程途中の断面図である。（実施例３）
【図８】弾性表面波素子の製造工程途中の断面図である。（実施例４）
【図９】弾性表面波素子の（ａ）上面図、（ｂ）断面である。（従来例）
【符号の説明】
【００７４】
１０，１０ａ  弾性表面波素子
１２  圧電基板
１４  金属膜
１６  導電層
１６ａ，１６ｘ，１６ｙ  へこみ
１８  貫通孔
２０  素子部
２２  ＩＤＴ電極
２４  反射器
２６，２７  素子配線
２８  引き回し配線
４０  はんだバンプ
４２  給電層（ビア電極）
４４  貫通電極（ビア電極）
４６  ビア電極
【図１】
2008252351.tif 000004
【図２】
2008252351.tif 000005
【図３】
2008252351.tif 000006
【図４】
2008252351.tif 000007
【図５】
2008252351.tif 000008
【図６】
2008252351.tif 000009
【図７】
2008252351.tif 000010
【図８】
2008252351.tif 000011
【図９】
2008252351.tif 000012