(57)【要約】【課題】  半導体基板上に引っ張り応力を有する層間絶縁膜や配線用金属膜等の形成された半導体装置において、ウェハの反りを抑制できる半導体装置を提供する。【解決手段】  半導体素子が形成された半導体基板１０と、半導体基板１０上に堆積された１または複数層の配線用金属膜１６ａ、１６ｂ、１８を備えてなる半導体装置であって、１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となる第１配線用金属膜１８の下層側及び上層側の少なくとも何れか一方側に、ウェハ反り量を緩和する応力緩和膜１７を備え、応力緩和膜１７が圧縮応力を有し、第１配線用金属膜１８が引っ張り応力を有し、応力緩和膜１７の堆積によって生じるウェハ反り量の絶対値が、第１配線用金属膜１８の堆積によって生じるウェハ反り量の絶対値より小さい。【選択図】        図１
2008244032.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板と、前記半導体基板上に堆積された１または複数層の配線用金属膜を備えてなる半導体装置であって、
前記１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となる第１配線用金属膜の下層側及び上層側の少なくとも何れか一方側に、前記ウェハ反り量を緩和する応力緩和膜を備え、
前記応力緩和膜が圧縮応力を有し、前記第１配線用金属膜が引っ張り応力を有し、
前記応力緩和膜の堆積によって生じるウェハ反り量の絶対値が、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値より小さいことを特徴とする半導体装置。
【請求項２】
前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値が、半導体装置製造工程上で不具合を惹起するウェハ反り量の上限値以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜の圧縮応力が、０．５ＧＰａ以上４ＧＰａ以下の範囲内であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜の膜厚が、３０ｎｍ以上１μｍ以下の範囲内であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜が、ＳｉＯ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、及び、ＳｉＯＣ膜の内の何れか１つであることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜の圧縮応力が、０．０５ＧＰａ以上４ＧＰａ以下の範囲内であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【請求項７】
前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜の膜厚が、３０ｎｍ以上４μｍ以下の範囲内であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
【請求項８】
前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜が、ＳｉＯ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、及び、アモルファスカーボン膜の内の何れか１つであることを特徴とする請求項１〜７の何れか１項に記載の半導体装置。
【請求項９】
前記第１配線用金属膜の膜厚が、０．７５μｍ以上１０μｍ以下の範囲内であることを特徴とする請求項１〜８の何れか１項に記載の半導体装置。
【請求項１０】
前記第１配線用金属膜の材料が、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、及び、Ｍｏの何れか１つの元素を含む金属であることを特徴とする請求項１〜９の何れか１項に記載の半導体装置。
【請求項１１】
前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜と前記第１配線用金属膜が同一の平面形状にパターニングされていることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置。
【請求項１２】
前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜と前記第１配線用金属膜が同一の平面形状にパターニングされていることを特徴とする請求項１〜１１の何れか１項に記載の半導体装置。
【請求項１３】
前記第１配線用金属膜が、前記１または複数層の配線用金属膜の最上層であることを特徴とする請求項１〜１２の何れか１項に記載の半導体装置。
【請求項１４】
半導体素子が形成された半導体基板と、前記半導体基板上に堆積された１または複数層の配線用金属膜を備えてなる半導体装置の製造方法であって、
前記１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となるとなる第１配線用金属膜の下層側及び上層側の少なくとも何れか一方側に、前記ウェハ反り量を緩和する応力緩和膜を堆積する応力緩和膜形成工程を有し、
前記応力緩和膜形成工程において、前記応力緩和膜が圧縮応力を有し、前記応力緩和膜の堆積によって生じるウェハ反り量の絶対値が、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値より小さくなるように、前記応力緩和膜を成膜することを特徴とする半導体装置の製造方法。
【請求項１５】
前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値が、半導体装置製造工程上で不具合を惹起するウェハ反り量の上限値以上である場合に、前記応力緩和膜形成工程を実行することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値が１００μｍ以上である場合に、前記応力緩和膜形成工程を実行することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１７】
前記応力緩和膜形成工程において、前記応力緩和膜を、プラズマＣＶＤ法を用いて成膜することを特徴とする請求項１４〜１６の何れか１項に記載の半導体装置の製造方法。
【請求項１８】
前記応力緩和膜形成工程において、前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、
前記第１応力緩和膜と前記第１配線用金属膜を同一の平面形状にパターニングするパターニング工程を有することを特徴とする請求項１４〜１７の何れか１項に記載の半導体装置の製造方法。
【請求項１９】
前記応力緩和膜形成工程において、前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、
前記第２応力緩和膜と前記第１配線用金属膜を同一の平面形状にパターニングするパターニング工程を有することを特徴とする請求項１４〜１７の何れか１項に記載の半導体装置の製造方法。
【請求項２０】
前記応力緩和膜形成工程において、前記応力緩和膜が前記第１配線用金属膜の下層側と上層側に夫々、第１応力緩和膜及び第２応力緩和膜として形成される場合、
前記第１応力緩和膜と前記第２応力緩和膜と前記第１配線用金属膜を同一の平面形状にパターニングするパターニング工程を有することを特徴とする請求項１４〜１７の何れか１項に記載の半導体装置の製造方法。
【請求項２１】
前記パターニング工程後、前記第２応力緩和膜を除去することを特徴とする請求項１９または２０に記載の半導体装置の製造方法。
【請求項２２】
前記１または複数層の配線用金属膜の最上層を前記第１配線用金属膜として、前記応力緩和膜形成工程を実行することを特徴とする請求項１４〜２１の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、配線用金属膜の引っ張り応力によって生じるウェハの反りを緩和させ、ウェハの反りに起因する半導体装置の製造工程上の不具合を軽減可能な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法について図１９を用いて説明する。先ず、シリコンウェハ１０の表面に、例えば熱酸化法により、シリコン酸化膜（図示せず）を夫々形成する。次いで、シリコンウェハ１０の表面及び裏面に形成されたシリコン酸化膜に、例えば縦型炉を用いた熱ＣＶＤ法により、シリコン窒化膜（図示せず）を夫々形成する。次いで、フォトリソグラフィーにより、シリコンウェハ１０の表面上のシリコン窒化膜上に、素子分離膜の形成領域を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。次いで、フォトレジスト膜をマスクとして、シリコン窒化膜をエッチングする。これにより、シリコン窒化膜に開口部を形成する。次いで、フォトレジスト膜及びシリコン窒化膜をマスクとして、シリコンウェハ１０の表面側からシリコン酸化膜及びシリコンウェハ１０を夫々エッチングする。これにより、シリコン酸化膜に開口部を形成するとともに、シリコンウェハ１０の表面に溝を形成する。シリコンウェハ１０の表面に溝を形成した後、例えばアッシングにより、フォトレジスト膜を除去する。次いで、シリコンウェハ１０の表面の全面に、例えばＣＶＤ法により、シリコン酸化膜を形成する。次いで、例えばＣＭＰ法により、シリコン窒化膜の表面が露出するまでシリコン酸化膜を研磨し、シリコン窒化膜上のシリコン酸化膜を除去する。こうして、シリコンウェハ１０に形成された溝、シリコン酸化膜に形成された開口部、及びシリコン窒化膜に形成された開口部にシリコン酸化膜を埋め込む。これにより、シリコン酸化膜よりなる素子分離膜１１が形成される。次いで、ウェットエッチングにより、シリコンウェハ１０の表面上のシリコン窒化膜を除去する。このとき、シリコンウェハ１０の裏面のシリコン窒化膜もエッチング除去される。次いで、ウェットエッチングにより、シリコンウェハ１０の表面に露出したシリコン酸化膜を除去する。このとき、シリコンウェハ１０の裏面のシリコン酸化膜もエッチング除去される。上述のようにして、素子分離膜１１により素子領域（活性領域）が画定されたシリコンウェハ１０の表面上には、ＭＯＳＦＥＴ等の半導体素子が形成される（符号１２はゲート酸化膜、符号１３はゲート電極を夫々示す）。
【０００３】
半導体素子が形成されたシリコンウェハ１０の表面上には、シングルダマシン法、デュアルダマシン法等を用いて層間絶縁膜１５ａ〜１５ｃに埋め込まれた金属配線層１６ａ、１６ｂを適宜繰り返して形成することにより、複数の金属配線層を有する多層配線が形成される。尚、図１９では、最上層の金属配線として、線幅及び膜厚の大きな電源用配線等が形成されている。層間絶縁膜１５ａ〜１５ｃを貫通するビア１４ａ〜１４ｃによって、金属配線１６ａ、１６ｂ、１８の上下層間、或いは、下層の金属配線１６ａと半導体素子の電極端子間が相互に接続される。
【０００４】
このような金属配線層の層数の増大や、層間絶縁膜の低誘電率（ｌｏｗ−ｋ）化によって、表面上に層間絶縁膜が形成された半導体基板は、層間絶縁膜が有する引っ張り応力により、裏面側に凸に大きく反ってしまう場合がある。これを回避すべく、図１９に示すように、半導体よりなる基板１０と、基板１０の表面上に形成された層間絶縁膜１５ａ〜１５ｃと、層間絶縁膜１５ａ〜１５ｃに埋め込まれた多層金属配線１６ａ、１６ｂ及び最上層の金属配線１８を備えた半導体装置において、基板１０の裏面側に、層間絶縁膜が基板に与える応力を緩和する応力を有する応力緩和用の絶縁膜２０を形成することが、下記の特許文献１に開示されている。
【０００５】
【特許文献１】特開２００６−００４９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、半導体装置に対する高集積化の要請に伴い、半導体基板上に形成される多層配線を構成する配線層の層数は増大している。また、半導体装置に対する高速化及び低電圧化の要請に伴い、配線層等が埋め込まれる層間絶縁膜には、低誘電率（ｌｏｗ−ｋ）絶縁膜が用いられるようになっている。また  更に上層に比較的厚い金属膜を形成することで形成される高周波素子を同一チップ内に作りこむことが要求されている。これらにより、半導体基板の反りは一層顕著となる。
【０００７】
また、半導体装置の製造に用いられる半導体基板（ウェハ）の径は大きくなってきており、半導体基板の反りが更に大きくなる傾向にある。半導体基板の反りは、例えば、半導体基板をチャック等により吸着して搬送する搬送系において吸着不良を引き起こす原因となる。従って、このような半導体基板の反りを抑制することが要請されている。
【０００８】
本発明は、上記問題点に鑑みてなされたもので、その目的は、半導体基板上に引っ張り応力を有する層間絶縁膜や配線用金属膜等の形成された半導体装置において、ウェハの反りを抑制できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するための本発明の半導体装置は、半導体素子が形成された半導体基板と、前記半導体基板上に堆積された１または複数層の配線用金属膜を備えてなる半導体装置であって、前記１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となる第１配線用金属膜の下層側及び上層側の少なくとも何れか一方側に、前記ウェハ反り量を緩和する応力緩和膜を備え、前記応力緩和膜が圧縮応力を有し、前記第１配線用金属膜が引っ張り応力を有し、前記応力緩和膜の堆積によって生じるウェハ反り量の絶対値が、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値より小さいことを第１の特徴とする。
【００１０】
上記第１の特徴の半導体装置によれば、第１配線用金属膜と応力緩和膜の両方を堆積した後のウェハ反り量が、第１配線用金属膜と応力緩和膜の応力が逆方向であるため、応力緩和膜を堆積せずに第１配線用金属膜を堆積した後のウェハ反り量より低下するため、半導体装置の製造工程（ウェハ処理工程）途中でのウェハの反りに起因する、例えば、ウェハ処理装置の搬送系におけるウェハの吸着不良の発生等の不具合を防止することができる。
【００１１】
特に、１または複数層の配線用金属膜の内の最大のウェハ反り量の誘起する第１配線用金属膜に対して応力緩和膜が積層されるため、ウェハの反りに起因する不具合を最も効率的に防止或いは軽減することができる。
【００１２】
更に、応力緩和膜の堆積によって生じるウェハ反り量の絶対値が、第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値より小さいので、例えば、応力緩和膜を第１配線用金属膜の下層側に先に成膜した場合に、応力緩和膜の圧縮応力によるウェハ反り量を、第１配線用金属膜の堆積前のフォトエッチング工程等に悪影響を与えない程度に抑制しつつ、第１配線用金属膜の引っ張り応力によるウェハ反り量による不具合を防止することができる。
【００１３】
更に、応力緩和膜が、第１配線用金属膜の下層側及び上層側の少なくとも何れか一方側に形成されるため、例えば、第１配線用金属膜と同様にパターニング処理する等により、上記特許文献１に開示の従来の基板裏面側に設けられた基板応力緩和膜と違い、不用膜として後で削除する必要がないため、製造工程の簡素化が図れる。
【００１４】
更に、本発明に係る半導体装置は、上記第１の特徴に加えて、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値が、半導体装置製造工程上で不具合を惹起するウェハ反り量の上限値以上であることを第２の特徴とする。
【００１５】
上記第２の特徴の半導体装置によれば、応力緩和膜を堆積せずに第１配線用金属膜を堆積した場合に半導体装置製造工程上で不具合を惹起するケースに適用されるため、当該不具合を解消して半導体装置を完成することが可能となる。
【００１６】
更に、本発明に係る半導体装置は、上記第１または第２の特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜の圧縮応力が、０．５ＧＰａ以上４ＧＰａ以下の範囲内であることを第３の特徴とする。
【００１７】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜の膜厚が、３０ｎｍ以上１μｍ以下の範囲内であることを第４の特徴とする。
【００１８】
更に、本発明に係る半導体装置は、上記第４の特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜が、ＳｉＯ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、及び、ＳｉＯＣ膜の内の何れか１つであることを第５の特徴とする。
【００１９】
上記第３乃至第５の特徴の半導体装置によれば、具体的に、第１配線用金属膜の堆積によって生じるウェハの反りを緩和するのに好適な圧縮応力を有する第１応力緩和膜が実現できる。
【００２０】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜の圧縮応力が、０．０５ＧＰａ以上４ＧＰａ以下の範囲内であることを第６の特徴とする。
【００２１】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜の膜厚が、３０ｎｍ以上４μｍ以下の範囲内であることを第７の特徴とする。
【００２２】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜が、ＳｉＯ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、及び、アモルファスカーボン膜の内の何れか１つであることを第８の特徴とする。
【００２３】
上記第６乃至第８の特徴の半導体装置によれば、具体的に、第１配線用金属膜の堆積によって生じるウェハの反りを緩和するのに好適な圧縮応力を有する第２応力緩和膜が実現できる。
【００２４】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記第１配線用金属膜の膜厚が、０．７５μｍ以上１０μｍ以下の範囲内であることを第９の特徴とする。
【００２５】
上記第９の特徴の半導体装置によれば、第１配線用金属膜の膜厚が厚い程ウェハ反り量が大きくなる関係より、応力緩和膜を堆積せずに第１配線用金属膜を堆積した場合に半導体装置製造工程上で不具合を惹起するケースに適用されるため、当該不具合を解消して半導体装置を完成することが可能となる。また、第１配線用金属膜の膜厚を１０μｍ以下とする制限を設けることで、ウェハ割れや第１配線用金属膜の剥がれを防止できる。
【００２６】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記第１配線用金属膜の材料が、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、及び、Ｍｏの何れか１つの元素を含む金属であることを第１０の特徴とする。
【００２７】
上記第１０の特徴の半導体装置によれば、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、及び、Ｍｏの何れもが引っ張り応力を呈するため、上記各特徴の作用効果を奏して、第１配線用金属膜の引っ張り応力に起因する半導体装置の製造工程途中の不具合を防止できる。
【００２８】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜と前記第１配線用金属膜が同一の平面形状にパターニングされていることを第１１の特徴とする。
【００２９】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜と前記第１配線用金属膜が同一の平面形状にパターニングされていることを第１２の特徴とする。
【００３０】
上記第１１または第１２の特徴の半導体装置によれば、パターニングされた第１配線用金属膜の引っ張り応力によるウェハ反り量は、堆積直後の値よりパターン密度に応じて減少するので、大きな圧縮応力を有する応力緩和膜も同様にパターニングすることで、半導体装置の製造過程において応力緩和膜による後工程への影響を低減できる。
【００３１】
更に、本発明に係る半導体装置は、上記何れかの特徴に加えて、前記第１配線用金属膜が、前記１または複数層の配線用金属膜の最上層であることを第１３の特徴とする。
【００３２】
上記第１３の特徴の半導体装置によれば、電源配線やインダクタ配線として使用される最上層の配線用金属膜は、通常１μｍ以上と厚く、その分ウェハ反り量も大きいため、当該大きなウェハ反り量誘起する第１配線用金属膜に対して応力緩和膜が積層されるため、ウェハの反りに起因する不具合を最も効率的に防止或いは軽減することができる。
【００３３】
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体素子が形成された半導体基板と、前記半導体基板上に堆積された１または複数層の配線用金属膜を備えてなる半導体装置の製造方法であって、前記１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となるとなる第１配線用金属膜の下層側及び上層側の少なくとも何れか一方側に、前記ウェハ反り量を緩和する応力緩和膜を堆積する応力緩和膜形成工程を有し、前記応力緩和膜形成工程において、前記応力緩和膜が圧縮応力を有し、前記応力緩和膜の堆積によって生じるウェハ反り量の絶対値が、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値より小さくなるように、前記応力緩和膜を成膜することを第１の特徴とする。
【００３４】
上記第１の特徴の半導体装置の製造方法によれば、第１配線用金属膜と応力緩和膜の両方を堆積した後のウェハ反り量が、第１配線用金属膜と応力緩和膜の応力が逆方向であるため、応力緩和膜を堆積せずに第１配線用金属膜を堆積した後のウェハ反り量より低下するため、半導体装置の製造工程（ウェハ処理工程）途中でのウェハの反りに起因する、例えば、ウェハ処理装置の搬送系におけるウェハの吸着不良の発生等の不具合を防止することができる。
【００３５】
特に、１または複数層の配線用金属膜の内の最大のウェハ反り量の誘起する第１配線用金属膜に対して応力緩和膜が積層されるため、ウェハの反りに起因する不具合を最も効率的に防止或いは軽減することができる。
【００３６】
更に、応力緩和膜の堆積によって生じるウェハ反り量の絶対値が、第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値より小さいので、例えば、応力緩和膜を第１配線用金属膜の下層側に先に成膜した場合に、応力緩和膜の圧縮応力によるウェハ反り量を、第１配線用金属膜の堆積前のフォトエッチング工程等に悪影響を与えない程度に抑制しつつ、第１配線用金属膜の引っ張り応力によるウェハ反り量による不具合を防止することができる。
【００３７】
更に、応力緩和膜が、第１配線用金属膜の下層側及び上層側の少なくとも何れか一方側に形成されるため、例えば、第１配線用金属膜と同様にパターニング処理する等により、上記特許文献１に開示の従来の基板裏面側に設けられた基板応力緩和膜と違い、不用膜として後で削除する必要がないため、製造工程の簡素化が図れる。
【００３８】
更に、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値が、半導体装置製造工程上で不具合を惹起するウェハ反り量の上限値以上である場合に、前記応力緩和膜形成工程を実行することを第２の特徴とする。
【００３９】
更に、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第１配線用金属膜の堆積によって生じるウェハ反り量の絶対値が１００μｍ以上である場合に、前記応力緩和膜形成工程を実行することを第３の特徴とする。
【００４０】
上記第２または第３の特徴の半導体装置の製造方法によれば、応力緩和膜を堆積せずに第１配線用金属膜を堆積した場合に半導体装置製造工程上で不具合を惹起するケースに適用されるため、当該不具合を解消して半導体装置を完成することが可能となる。
【００４１】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加えて、前記応力緩和膜形成工程において、前記応力緩和膜を、プラズマＣＶＤ法を用いて成膜することを第４の特徴とする。
【００４２】
上記第４の特徴の半導体装置の製造方法によれば、プラズマＣＶＤ法による成膜条件を制御することで、応力緩和膜の応力を適正な値の圧縮応力となるように調整可能であるため、上記特徴の作用効果を具体的に奏することができる。
【００４３】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加えて、前記応力緩和膜形成工程において、前記応力緩和膜が前記第１配線用金属膜の下層側に第１応力緩和膜として形成される場合、前記第１応力緩和膜と前記第１配線用金属膜を同一の平面形状にパターニングするパターニング工程を有することを第５の特徴とする。
【００４４】
更に、本発明に係る半導体装置の製造方法は、上記第１乃至第４の何れかの特徴に加えて、前記応力緩和膜形成工程において、前記応力緩和膜が前記第１配線用金属膜の上層側に第２応力緩和膜として形成される場合、前記第２応力緩和膜と前記第１配線用金属膜を同一の平面形状にパターニングするパターニング工程を有することを第６の特徴とする。
【００４５】
更に、本発明に係る半導体装置の製造方法は、上記第１乃至第４の何れかの特徴に加えて、前記応力緩和膜形成工程において、前記応力緩和膜が前記第１配線用金属膜の下層側と上層側に夫々、第１応力緩和膜及び第２応力緩和膜として形成される場合、前記第１応力緩和膜と前記第２応力緩和膜と前記第１配線用金属膜を同一の平面形状にパターニングするパターニング工程を有することを第７の特徴とする。
【００４６】
上記第５乃至第７の特徴の半導体装置の製造方法によれば、パターニングされた第１配線用金属膜の引っ張り応力によるウェハ反り量は、堆積直後の値よりパターン密度に応じて減少するので、大きな圧縮応力を有する応力緩和膜も同様にパターニングすることで、半導体装置の製造過程において応力緩和膜による後工程への影響を低減できる。
【００４７】
更に、第１配線用金属膜と応力緩和膜を同一工程でパターンニング加工するため、応力緩和膜のパターニングに関して工程数の増加を伴うことなく、ウェハ反り量を低減できる。また、上記第６または第７の特徴においては、第２応力緩和膜は、パターンニングの際に露光時には反射防止膜、エッチング時にはエッチングの際のハードマスクとして利用できる。
【００４８】
更に、本発明に係る半導体装置の製造方法は、上記第６または第７の特徴に加えて、前記パターニング工程後、前記第２応力緩和膜を除去することを第８の特徴とする。
【００４９】
上記第８の特徴の半導体装置の製造方法によれば、パターニングされた第１配線用金属膜の引っ張り応力によるウェハ反り量は、堆積直後の値よりパターン密度に応じて減少するので、大きな圧縮応力を有する第２応力緩和膜を削除することで、半導体装置の製造過程において第２応力緩和膜による後工程への影響を低減できる。
【００５０】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加えて、前記１または複数層の配線用金属膜の最上層を前記第１配線用金属膜として、前記応力緩和膜形成工程を実行することを第９の特徴とする。
【００５１】
上記第９の特徴の半導体装置の製造方法によれば、電源配線やインダクタ配線として使用される最上層の配線用金属膜は、通常１μｍ以上と厚く、その分ウェハ反り量も大きいため、当該大きなウェハ反り量誘起する第１配線用金属膜に対して応力緩和膜が積層されるため、ウェハの反りに起因する不具合を最も効率的に防止或いは軽減することができる。
【発明を実施するための最良の形態】
【００５２】
以下、本発明に係る半導体装置とその製造方法（以下、適宜「本発明装置」及び「本発明方法」と称す。）の実施の形態を、図面に基づいて説明する。
【００５３】
先ず、表面に配線用金属膜が形成されたシリコンウェハの反り量と配線用金属膜の膜厚との関係について、図１８を参照して説明する。図１８は、下地が直径２００ｍｍと３００ｍｍのシリコンウェハの場合のウェハ反り量と配線用金属膜の膜厚との関係の一例を示しており、横軸は配線用金属膜の膜厚を示し、縦軸はシリコンウェハの反り量を示している。尚、本願発明者等が使用した半導体製造設備の搬送機構では、シリコンウェハの反り量が１００μｍ以上になると、吸着不良による搬送エラーが発生することを確認している。直径２００ｍｍでは膜厚１．５μｍ程度以上、直径３００ｍｍでは膜厚０．７５μｍ程度以上で、ウェハ反りの問題が発生することになる。
【００５４】
また、配線用金属膜の下地構造は、シリコンウェハに限らず、既にＭＯＳＦＥＴ等の半導体素子や他の配線用金属膜が形成された半導体基板であるのが普通であるが、素子形成された下地構造の場合には、通常下地構造自体に反りが生じているため、ウェハ全体の反り量は、当該下地構造の反り量と配線用金属膜による反り量の和となる（反りの向きが逆の場合は差となる）。尚、本実施形態では、ウェハ反り量は、コヒーレント光（単波長レーザ）の干渉によって測定する。
【００５５】
〈第１実施形態〉
本発明装置及び本発明方法の第１実施形態について、図１〜図６を参照して説明する。図１は、本発明装置の要部断面構造を模式的に示す概略断面図である。図２〜図６は、本実施形態における本発明方法の工程を模式的に示す工程断面図である。
【００５６】
先ず、本実施形態による半導体基板の構造について図１を用いて説明する。図１に示すように、本発明装置は、半導体素子としてのＭＯＳＦＥＴが表面に形成されたシリコンウェハ（半導体基板）１０と、シリコンウェハ１０の上面側に形成された層間絶縁膜１５ａ〜１５ｃと複数の金属配線層１６ａ、１６ｂからなる多層配線構造体と、多層配線構造体の上面に順番に積層され同一平面形状にパターニングされたシリコン窒化膜からなる第１応力緩和膜１７と最上層の金属配線層である第１配線用金属膜１８を備えて構成される。層間絶縁膜１５ａ〜１５ｃを貫通するビア１４ａ〜１４ｃによって、金属配線層１６ａ、１６ｂ、第１配線用金属膜１８の上下層間、或いは、下層の金属配線層１６ａと半導体素子の電極端子間が相互に接続されている。
【００５７】
第１配線用金属膜１８は、例えば、電源配線やインダクタ形成用配線として使用するため、下層側の他の金属配線層１６ａ、１６ｂより膜厚が厚く形成されており、図１８より、他の金属配線層１６ａ、１６ｂよりその堆積によって生じるウェハ反り量の絶対値が大きい。
【００５８】
次に、図２〜図６を参照して本発明方法について詳細に説明する。以下の説明では、直径２００ｍｍのシリコンウェハ１０を用いた。
【００５９】
図２に示すように、シリコンウェハ１０の表面に、公知の手法を用いて、例えば、図１９に例示した従来の半導体装置の製造方法と同様の要領で、素子領域を画定する素子分離領域１１を形成する。シリコンウェハ１０の表面の素子分離領域１１で画定された活性領域に、ＭＯＳＦＥＴ等の半導体素子が形成される。
【００６０】
更に、図２に示すように、シリコンウェハ１０の表面の活性領域に、ゲート絶縁膜１２を介してゲート電極１３が形成される。ゲート電極１３の側壁部分には、サイドウォール絶縁膜が形成される。ゲート電極１３の両側のシリコンウェハ１０表面に、ソース／ドレイン拡散層が形成される。ソース／ドレイン拡散層は、ゲート電極１３側端部がサイドウォール絶縁膜下まで延在する浅く低濃度の不純物拡散領域と、ゲート電極１３側端部がサイドウォール絶縁膜端部まで延在する深く高濃度の不純物拡散領域とを有する。ソース／ドレイン拡散層のチャネル領域側には、ポケット領域が形成される。ゲート電極１３上及びソース／ドレイン拡散層上には、夫々金属シリサイド膜（図示せず）が形成される。このようにして、ゲート電極１３とソース／ドレイン拡散層とを有するＭＯＳＦＥＴが形成される。
【００６１】
更に、図２に示すように、ＭＯＳＦＥＴの形成されたシリコンウェハ１０上には、シリコン窒化膜とシリコン酸化膜とが順次積層されてなる層間絶縁膜１５ａ、１５ｂ、１５ｃが形成され、層間絶縁膜１５ｂ、１５ｃには、シングルダマシン法、デュアルダマシン法等を用いて金属配線１６ａ、１６ｂが埋め込み形成される。層間絶縁膜１５ａ〜１５ｃには、夫々ビア１４ａ、１４ｂが形成され、ソース／ドレイン拡散層やゲート電極１３等のＭＯＳＦＥＴの電極端子と金属配線１６ａ、及び、上下の金属配線１６ａ、１６ｂ間を電気的に接続するコンタクトプラグ用の金属が埋め込まれている。以上の要領で、図２に示すように、シリコンウェハ１０上にＭＯＳＦＥＴが形成された多層配線構造体が形成され、この多層配線構造体が第１応力緩和膜１７と第１配線用金属膜１８の下地構造となる。
【００６２】
次に、図３に示すように後工程で形成する第１配線用金属膜１８に対し反対の応力となる圧縮応力を有する第１応力緩和膜１７を堆積する。本実施形態では、プラズマＣＶＤ法により、２ＧＰａの圧縮応力を有するシリコン窒化膜を３００ｎｍの膜厚で形成した。形成時の処理条件は、原料ガスとしてＳｉＨ４ガスとＮＨ３ガスの混合ガスを用い、３５０〜４８０℃の成膜温度範囲にて形成した。尚、第１応力緩和膜１７の堆積にプラズマＣＶＤ法を用い、成膜時の圧力や高周波パワーを調整することで、第１応力緩和膜１７の応力を圧縮応力（３ＧＰａ程度）と引っ張り応力（２ＧＰａ程度）の間で調整が可能であるため、本実施形態では、第１応力緩和膜１７を２ＧＰａの圧縮応力に調整した。
【００６３】
第１応力緩和膜１７に要求される圧縮応力と膜厚は、第１配線用金属膜１８の引っ張り応力と膜厚によって決定されるが、薄膜の成膜、加工の精度より膜厚は３０ｎｍ以上が好ましく、エッチング等加工可能な寸法として１μｍ以下が好ましい。また、圧縮応力の値は、ウェハ反りを制御するために、０．５ＧＰａ以上が好ましく、膜剥がれ等を考慮すると、４ＧＰａ以下が好ましい。
【００６４】
次に、図４に示すように、第１応力緩和膜１７とその下部の層間絶縁膜１５ｃに、公知のフォトリソグラフィー技術並びにエッチング技術により、第１配線用金属膜１８と下層側の金属配線１６ｂ間の電気的接続用のビア１４ｃを形成する。
【００６５】
次に、図５に示すように、ビア１４ｃにコンタクトプラグ用の金属を充填する。本実施形態では、第１応力緩和膜１７とビア１４ｃの露出面全面にタングステンを堆積した後、エッチバック法にて表面上の不用金属を除去して、ビア１４ｃ内にコンタクトプラグを充填する。
【００６６】
次に、図６に示すように、第１配線用金属膜１８を形成する。本実施形態では、０．２ＧＰａの引っ張り応力を有するＡｌ膜（Ｃｕを０〜１％含有）をスパッタリング法にて４μｍの膜厚で堆積する。
【００６７】
一般的に、第１配線用金属膜１８の膜厚は、図１８に示すように、３００ｍｍウェハでは０．７５μｍ程度、２００ｍｍウェハでは１．５μｍ程度でウェハ反りの問題が発生するため、２００ｍｍウェハを使用する本実施形態では、第１配線用金属膜１８の膜厚が１．５μｍ以上に対して、第１応力緩和膜１７による応力緩和効果が実質的に有効となる。また、第１配線用金属膜１８の膜厚は、ウェハ割れ、膜剥がれの観点より１０μｍ以下が好ましい。
【００６８】
次に、公知のフォトリソグラフィー技術並びにエッチング技術により、第１応力緩和膜１７と第１配線用金属膜１８を同じ平面形状にパターニング加工して、図１に示す本発明装置が作製される。ここで、第１応力緩和膜１７は、第１配線用金属膜１８のエッチング時におけるエッチングストッパとして使用することが可能であり、第１配線用金属膜１８のエッチングの制御性を向上できる。尚、図１に示す本発明装置では、パターニング後の第１配線用金属膜１８上に形成される保護膜等の図示は省略している。
【００６９】
以上、図２〜図６に示す工程を経て、本発明装置が作製される。本実施形態によれば、圧縮応力を有する第１応力緩和膜１７上に、引っ張り応力を有する第１配線用金属膜１８を形成するので、第１応力緩和膜１７上の圧縮応力によるウェハの反りと、第１配線用金属膜１８の引っ張り応力によるウェハの反りが逆向きとなって相殺するので、ウェハの反りが抑制される。本実施形態では、ウェハ反り量を６０μｍ以下にまで抑制することができる。この結果、ウェハの搬送系における吸着不良の発生を防止することができる。
【００７０】
次に、本実施形態における第１応力緩和膜１７、第１配線用金属膜１８等の応力の測定法について簡単に説明する。
【００７１】
本実施形態では、光の干渉を利用したウェハ反り測定器を用いて、ウェハ反り量を測定して、以下の数１、数２に示す計算式に基づいて、応力Ｓ（ｄｙｎ／ｃｍ２＝０．１Ｐａ）を求めている。ここで、ＥはＳｉ〈１００〉のヤング率（ｄｙｎ／ｃｍ２）、νはシリコンのポアソン比、ｂはウェハの厚み（μｍ）、ｒａは被測定膜堆積後のウェハ反りの曲率半径（ｃｍ）、ｒｂは被測定膜堆積前のウェハ反りの曲率半径（ｃｍ）、ｄは被測定膜の膜厚（μｍ）、Ｒはウェハの半径（ｃｍ）、Ｗａは被測定膜堆積後のウェハ反り量（μｍ）、Ｗｂは被測定膜堆積前のウェハ反り量（μｍ）である。
【００７２】
［数１］
Ｓ＝Ｅ×ｂ２×（１／ｒａ−１／ｒｂ）／（６（１−ν）×ｄ）
【００７３】
［数２］
ｒａ，ｂ＝（２Ｒ）２／８Ｗａ，ｂ
【００７４】
従って、数１、数２より、被測定膜堆積後のウェハ反り量Ｗａ、被測定膜堆積前のＷｂ、被測定膜の膜厚ｄが分かれば、定数Ａとして、応力Ｓは、以下の数３で与えられることになる。
【００７５】
［数３］
Ｓ＝Ａ×（Ｗａ−Ｗｂ）／ｄ
【００７６】
数３より、第１応力緩和膜１７の圧縮応力と膜厚の積が同じであれば、同じウェハ反り量の抑制効果を発揮することになるが、第１応力緩和膜１７堆積後のウェハ反り量Ｗａは、第１配線用金属膜１８堆積前に、１００μｍを超える大きなウェハ反り量とならないように、圧縮応力と膜厚の積の上限が制限される。つまり、第１応力緩和膜１７の堆積後に１００μｍを超えるウェハ反り量が生じると、第１応力緩和膜１７を第１配線用金属膜１８の下層側に設ける本来の目的が、第１応力緩和膜１７自体が損なわれる結果となるためである。
【００７７】
また、本実施形態では、第１応力緩和膜１７として、シリコン窒化膜を使用する理由の１つは、シリコン窒化膜は比較的大きな圧縮応力が得られ、その調整幅も大きいため、その分堆積膜厚を薄くでき、第１応力緩和膜１７のエッチングに要するコストを低廉化できる点にある。
【００７８】
〈第２実施形態〉
本発明装置及び本発明方法の第２実施形態について、図７〜図１３を参照して説明する。図７は、本発明装置の要部断面構造を模式的に示す概略断面図である。図８〜図１３は、本実施形態における本発明方法の工程を模式的に示す工程断面図である。図８〜図１３において、説明の理解の簡単のため、第１実施形態と同じ構成要素については同一の符号を付して説明する。
【００７９】
図７に示すように、第２実施形態の本発明装置は、半導体素子としてのＭＯＳＦＥＴが表面に形成されたシリコンウェハ（半導体基板）１０と、シリコンウェハ１０の上面側に形成された層間絶縁膜１５ａ〜１５ｃと複数の金属配線層１６ａ、１６ｂからなる多層配線構造体と、多層配線構造体の上面に順番に積層され同一平面形状にパターニングされたシリコン窒化膜からなる第１応力緩和膜１７と、最上層の金属配線層である第１配線用金属膜１８と、アモルファスカーボン膜からなる第２応力緩和膜１９を備えて構成される。層間絶縁膜１５ａ〜１５ｃを貫通するビア１４ａ〜１４ｃによって、金属配線層１６ａ、１６ｂ、第１配線用金属膜１８の上下層間、或いは、下層の金属配線層１６ａと半導体素子の電極端子間が相互に接続されている。
【００８０】
第１配線用金属膜１８は、例えば、電源配線やインダクタ形成用配線として使用するため、下層側の他の金属配線層１６ａ、１６ｂより膜厚が厚く形成されており、図１８より、他の金属配線層１６ａ、１６ｂよりその堆積によって生じるウェハ反り量の絶対値が大きい。
【００８１】
次に、図８〜図１３を参照して本発明方法について詳細に説明する。以下の説明では、直径２００ｍｍのシリコンウェハ１０を用いた。
【００８２】
第２実施形態の本発明装置は、図７に示すように、第１実施形態と同じ多層配線構造体の上面に、第１応力緩和膜１７と第１配線用金属膜１８と第２応力緩和膜１９が順番に形成されているため、図８に示す多層配線構造体の形成工程は、第１実施形態と同じであり、重複する説明は割愛する。
【００８３】
次に、図９に示すように後工程で形成する第１配線用金属膜１８に対し反対の応力となる圧縮応力を有する第１応力緩和膜１７を堆積する。本実施形態では、プラズマＣＶＤ法により、２ＧＰａの圧縮応力を有するシリコン窒化膜を２００ｎｍの膜厚で形成した。形成時の処理条件は、原料ガスとしてＳｉＨ４ガスとＮＨ３ガスの混合ガスを用い、３５０〜４８０℃の成膜温度範囲にて形成した。尚、第１応力緩和膜１７の堆積にプラズマＣＶＤ法を用い、成膜時の圧力や高周波パワーを調整することで、第１応力緩和膜１７の応力を圧縮応力（３ＧＰａ程度）と引っ張り応力（２ＧＰａ程度）の間で調整が可能であるため、本実施形態では、第１応力緩和膜１７を２ＧＰａの圧縮応力に調整した。
【００８４】
第１応力緩和膜１７に要求される圧縮応力と膜厚は、第１配線用金属膜１８の引っ張り応力と膜厚、及び、第２応力緩和膜１９の圧縮応力と膜厚によって決定されるが、薄膜の成膜、加工の精度より膜厚は３０ｎｍ以上が好ましく、エッチング等加工可能な寸法として１μｍ以下が好ましい。また、圧縮応力の値は、ウェハ反りを制御するために、０．５ＧＰａ以上が好ましく、膜剥がれ等を考慮すると、４ＧＰａ以下が好ましい。
【００８５】
次に、図１０に示すように、第１応力緩和膜１７とその下部の層間絶縁膜１５ｃに、公知のフォトリソグラフィー技術並びにエッチング技術により、第１配線用金属膜１８と下層側の金属配線１６ｂ間の電気的接続用のビア１４ｃを形成する。
【００８６】
次に、図１１に示すように、ビア１４ｃにコンタクトプラグ用の金属を充填する。本実施形態では、第１応力緩和膜１７とビア１４ｃの露出面全面にタングステンを堆積した後、エッチバック法にて表面上の不用金属を除去して、ビア１４ｃ内にコンタクトプラグを充填する。
【００８７】
次に、図１２に示すように、第１配線用金属膜１８を形成する。本実施形態では、０．２ＧＰａの引っ張り応力を有するＡｌ膜（Ｃｕを０〜１％含有）をスパッタリング法にて４μｍの膜厚で堆積する。
【００８８】
一般的に、第１配線用金属膜１８の膜厚は、図１８に示すように、３００ｍｍウェハでは０．７５μｍ程度、２００ｍｍウェハでは１．５μｍ程度でウェハ反りの問題が発生するため、２００ｍｍウェハを使用する本実施形態では、第１配線用金属膜１８の膜厚が１．５μｍ以上に対して、第１応力緩和膜１７による応力緩和効果が実質的に有効となる。また、第１配線用金属膜１８の膜厚は、ウェハ割れ、膜剥がれの観点より１０μｍ以下が好ましい。
【００８９】
次に、図１３に示すように、第１配線用金属膜１８に対し反対の応力となる圧縮応力を有する第２応力緩和膜１９を堆積する。本実施形態では、プラズマＣＶＤ法により、０．３ＧＰａの圧縮応力を有するアモルファスカーボン膜を４００ｎｍの膜厚で形成した。形成時の処理条件は、原料ガスとしてＣ２Ｈ２ガスとＨｅガスとＮ２の混合ガスを用い、３５０〜４８０℃の成膜温度範囲にて形成した。
【００９０】
第２応力緩和膜１９に要求される圧縮応力と膜厚は、第１応力緩和膜１７の圧縮応力と膜厚、第１配線用金属膜１８の引っ張り応力と膜厚によって決定されるが、薄膜の成膜、加工の精度より膜厚は３０ｎｍ以上が好ましく、エッチング等加工可能な寸法として４μｍ以下が好ましい。また、圧縮応力の値は、ウェハ反りを制御するために、０．０５ＧＰａ以上が好ましく、膜剥がれ等を考慮すると、４ＧＰａ以下が好ましい。尚、第２応力緩和膜１９としては、第１配線用金属膜１８の上面側に堆積するため、アモルファスカーボン膜のように圧縮応力の比較的小さい絶縁膜の場合には、その膜厚を厚くすることでウェハ反り量の抑制効果が得られる。
【００９１】
尚、本実施形態では、第１応力緩和膜１７と第２応力緩和膜１９の２層でウェハ反り量の緩和を図るため、第２応力緩和膜１９は、第１応力緩和膜１７の膜厚を薄くした分を補う目的で付加されている。
【００９２】
次に、公知のフォトリソグラフィー技術並びにエッチング技術により、第１応力緩和膜１７と第１配線用金属膜１８と第２応力緩和膜１９を同じ平面形状にパターニング加工して、図７に示す本発明装置が作製される。ここで、第１応力緩和膜１７は、第１配線用金属膜１８のエッチング時におけるエッチングストッパとして使用することが可能であり、第１配線用金属膜１８のエッチングの制御性を向上できる。また、第２応力緩和膜１９は、第１配線用金属膜１８のエッチング時におけるハードマスクと使用することが可能である。また、アモルファスカーボン膜の第２応力緩和膜１９は、Ｏ２アッシングでレジスト除去時に同時に除去可能である。尚、図７に示す本発明装置では、パターニング後の第１配線用金属膜１８上に形成される保護膜等の図示は省略している。
【００９３】
以上、図８〜図１３に示す工程を経て、本発明装置が作製される。本実施形態によれば、圧縮応力を有する第１応力緩和膜１７上に、引っ張り応力を有する第１配線用金属膜１８を形成し、第１配線用金属膜１８上に、圧縮応力を有する第２応力緩和膜１９を形成するので、第１応力緩和膜１７と第２応力緩和膜１９の圧縮応力によるウェハの反りと、第１配線用金属膜１８の引っ張り応力によるウェハの反りが逆向きとなって相殺するので、ウェハの反りが抑制される。本実施形態では、ウェハ反り量を７０μｍ以下にまで抑制することができる。この結果、ウェハの搬送系における吸着不良の発生を防止することができる。
【００９４】
〈第３実施形態〉
本発明装置及び本発明方法の第３実施形態について、図１４〜図１７を参照して説明する。図１４は、本発明装置の要部断面構造を模式的に示す概略断面図である。図１５〜図１７は、本実施形態における本発明方法の工程を模式的に示す工程断面図である。図１５〜図１７において、説明の理解の簡単のため、第１及び第２実施形態と同じ構成要素については同一の符号を付して説明する。
【００９５】
図１４に示すように、第３実施形態の本発明装置は、半導体素子としてのＭＯＳＦＥＴが表面に形成されたシリコンウェハ（半導体基板）１０と、シリコンウェハ１０の上面側に形成された層間絶縁膜１５ａ〜１５ｃと複数の金属配線層１６ａ、１６ｂからなる多層配線構造体と、多層配線構造体の上面に順番に積層され同一平面形状にパターニングされた最上層の金属配線層である第１配線用金属膜１８と、アモルファスカーボン膜からなる第２応力緩和膜１９を備えて構成される。層間絶縁膜１５ａ〜１５ｃを貫通するビア１４ａ〜１４ｃによって、金属配線層１６ａ、１６ｂ、第１配線用金属膜１８の上下層間、或いは、下層の金属配線層１６ａと半導体素子の電極端子間が相互に接続されている。
【００９６】
第１配線用金属膜１８は、例えば、電源配線やインダクタ形成用配線として使用するため、下層側の他の金属配線層１６ａ、１６ｂより膜厚が厚く形成されており、図１８より、他の金属配線層１６ａ、１６ｂよりその堆積によって生じるウェハ反り量の絶対値が大きい。
【００９７】
次に、図１５〜図１７を参照して本発明方法について詳細に説明する。以下の説明では、直径２００ｍｍのシリコンウェハ１０を用いた。
【００９８】
第３実施形態の本発明装置は、図１４に示すように、第１及び第２実施形態と同じ多層配線構造体の上面に、第１配線用金属膜１８と第２応力緩和膜１９が順番に形成されているため、図１５に示す多層配線構造体の形成工程は、第１及び第２実施形態と基本的に同じであり、重複する説明は割愛する。
【００９９】
次に、図１５に示すように、層間絶縁膜１５ｃに、公知のフォトリソグラフィー技術並びにエッチング技術により、第１配線用金属膜１８と下層側の金属配線１６ｂ間の電気的接続用のビア１４ｃを形成し、ビア１４ｃにコンタクトプラグ用の金属を充填する。本実施形態では、層間絶縁膜１５ｃとビア１４ｃの露出面全面にタングステンを堆積した後、エッチバック法にて表面上の不用金属を除去して、ビア１４ｃ内にコンタクトプラグを充填する。
【０１００】
次に、図１６に示すように、第１配線用金属膜１８を形成する。本実施形態では、０．２ＧＰａの引っ張り応力を有するＡｌ膜（Ｃｕを０〜１％含有）をスパッタリング法にて４μｍの膜厚で堆積する。
【０１０１】
一般的に、第１配線用金属膜１８の膜厚は、図１８に示すように、３００ｍｍウェハでは０．７５μｍ程度、２００ｍｍウェハでは１．５μｍ程度でウェハ反りの問題が発生するため、２００ｍｍウェハを使用する本実施形態では、第１配線用金属膜１８の膜厚が１．５μｍ以上に対して、第２応力緩和膜１９による応力緩和効果が実質的に有効となる。また、第１配線用金属膜１８の膜厚は、ウェハ割れ、膜剥がれの観点より１０μｍ以下が好ましい。
【０１０２】
次に、図１７に示すように、第１配線用金属膜１８に対し反対の応力となる圧縮応力を有する第２応力緩和膜１９を堆積する。本実施形態では、プラズマＣＶＤ法により、０．３ＧＰａの圧縮応力を有するアモルファスカーボン膜を２μｍの膜厚で形成した。形成時の処理条件は、原料ガスとしてＣ２Ｈ２ガスとＨｅガスとＮ２の混合ガスを用い、３５０〜４８０℃の成膜温度範囲にて形成した。
【０１０３】
第２応力緩和膜１９に要求される圧縮応力と膜厚は、第１配線用金属膜１８の引っ張り応力と膜厚によって決定されるが、薄膜の成膜、加工の精度より膜厚は３０ｎｍ以上が好ましく、エッチング等加工可能な寸法として４μｍ以下が好ましい。また、圧縮応力の値は、ウェハ反りを制御するために、０．０５ＧＰａ以上が好ましく、膜剥がれ等を考慮すると、４ＧＰａ以下が好ましい。尚、第２応力緩和膜１９としては、第１配線用金属膜１８の上面側に堆積するため、アモルファスカーボン膜のように圧縮応力の比較的小さい絶縁膜の場合には、その膜厚を厚くすることでウェハ反り量の抑制効果が得られる。尚、本実施形態では、第２応力緩和膜１９の１層のみでウェハ反り量の緩和を図るため、第２応力緩和膜１９は、第２実施形態より膜厚を厚くして成膜されている。
【０１０４】
次に、公知のフォトリソグラフィー技術並びにエッチング技術により、第１配線用金属膜１８と第２応力緩和膜１９を同じ平面形状にパターニング加工して、図１４に示す本発明装置が作製される。ここで、第２応力緩和膜１９は、第１配線用金属膜１８のエッチング時におけるハードマスクと使用することが可能である。また、アモルファスカーボン膜の第２応力緩和膜１９は、Ｏ２アッシングでレジスト除去時に同時に除去可能である。尚、図１４に示す本発明装置では、パターニング後の第１配線用金属膜１８上に形成される保護膜等の図示は省略している。
【０１０５】
以上、図１５〜図１７に示す工程を経て、本発明装置が作製される。本実施形態によれば、引っ張り応力を有する第１配線用金属膜１８上に、圧縮応力を有する第２応力緩和膜１９を形成するので、第２応力緩和膜１９の圧縮応力によるウェハの反りと、第１配線用金属膜１８の引っ張り応力によるウェハの反りが逆向きとなって相殺するので、ウェハの反りが抑制される。本実施形態では、ウェハ反り量を６０μｍ以下にまで抑制することができる。この結果、ウェハの搬送系における吸着不良の発生を防止することができる。
【０１０６】
次に、本発明装置の別実施形態について説明する。
【０１０７】
〈１〉上記第１及び第２実施形態において、第１応力緩和膜１７としてシリコン窒化膜（ＳｉＮ膜）を使用する場合を説明したが、第１応力緩和膜１７は、シリコン窒化膜以外にも、圧縮応力を発現できるＳｉＯ膜、ＳｉＣ膜、ＳｉＯＮ膜、ＳｉＣＮ膜であっても構わない。また、第１応力緩和膜１７の成膜条件も、上記実施形態の条件に限定されるものではない。
【０１０８】
また、上記第２及び第３実施形態において、第２応力緩和膜１９としてアモルファスカーボン膜を使用する場合を説明したが、第２応力緩和膜１９は、アモルファスカーボン膜以外にも、圧縮応力を発現できるＳｉＮ膜、ＳｉＯ膜、ＳｉＣ膜、ＳｉＯＮ膜、ＳｉＣＮ膜であっても構わない。また、第２応力緩和膜１９の成膜条件も、上記実施形態の条件に限定されるものではない。
【０１０９】
更に、上記各実施形態における、第１応力緩和膜１７、第２応力緩和膜１９の各膜厚も上記実施形態の条件に限定されるものではない。
【０１１０】
〈２〉上記各実施形態では、第１配線用金属膜１８として、Ａｌ膜（Ｃｕを０〜１％含有）をスパッタリング法にて堆積して形成する場合を説明したが、第１配線用金属膜１８は、Ａｌ膜に限定されるものではなく、本発明装置に要求される電気特性や物理的特性等により選択されるものであって  例えば、Ｗ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ等でも構わない。尚、これらの配線材料は、何れも引っ張り応力を有するため、上記各実施形態において、Ａｌ膜の場合と同様に、ウェハの反りが抑制される。
【０１１１】
〈３〉上記各実施形態では、直径２００ｍｍのシリコンウェハ１０を用いたが、例えば直径３００ｍｍ以上の大径のシリコンウェハを用いた場合においても、上記各実施形態によれば、シリコンウェハの反りを抑制し、ウェハの搬送系における吸着不良の発生を防止することができる。
【０１１２】
〈４〉上記各実施形態では、第１配線用金属膜１８と第１または第２応力緩和膜１７、１９の下地構造として、図２、図８、図１５に夫々示すシリコンウェハ１０の表面に半導体素子としてのＭＯＳＦＥＴが形成された多層配線構造体を想定したが、下地構造としては、上記各実施形態に限定されるものではなく、種々の変形が可能である。
【０１１３】
例えば、シリコンウェハ１０に形成する半導体素子は、ＭＯＳＦＥＴに限定されるものではない。また、多層配線構造体の有する配線層の層数も、上記各実施形態に限定されるものではない。
【産業上の利用可能性】
【０１１４】
本発明に係る半導体装置は、配線用金属膜の引っ張り応力によって生じるウェハの反りを緩和させ、ウェハの反りに起因する半導体装置の製造工程上の不具合を軽減可能な半導体装置及びその製造方法に利用可能である。
【図面の簡単な説明】
【０１１５】
【図１】本発明に係る半導体装置の第１実施形態における要部断面構造を模式的に示す概略断面図
【図２】本発明に係る半導体装置の製造方法の第１実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図３】本発明に係る半導体装置の製造方法の第１実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図４】本発明に係る半導体装置の製造方法の第１実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図５】本発明に係る半導体装置の製造方法の第１実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図６】本発明に係る半導体装置の製造方法の第１実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図７】本発明に係る半導体装置の第２実施形態における要部断面構造を模式的に示す概略断面図
【図８】本発明に係る半導体装置の製造方法の第２実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図９】本発明に係る半導体装置の製造方法の第２実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１０】本発明に係る半導体装置の製造方法の第２実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１１】本発明に係る半導体装置の製造方法の第２実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１２】本発明に係る半導体装置の製造方法の第２実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１３】本発明に係る半導体装置の製造方法の第２実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１４】本発明に係る半導体装置の第３実施形態における要部断面構造を模式的に示す概略断面図
【図１５】本発明に係る半導体装置の製造方法の第３実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１６】本発明に係る半導体装置の製造方法の第３実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１７】本発明に係る半導体装置の製造方法の第３実施形態における工程途中の要部断面構造を模式的に示す工程断面図
【図１８】シリコンウェハの反り量と配線用金属膜の膜厚との関係を示す図
【図１９】従来の半導体装置の要部断面構造の一例を模式的に示す概略断面図
【符号の説明】
【０１１６】
１０：  シリコンウェハ（半導体基板）
１１：  素子分離膜
１２：  ゲート酸化膜
１３：  ゲート電極
１４ａ〜１４ｃ：  ビア
１５ａ〜１５ｃ：  層間絶縁膜
１６ａ、１６ｂ：  金属配線層
１７：  第１応力緩和膜
１８：  第１配線用金属膜
１９：  第２応力緩和膜
２０：  応力緩和用の絶縁膜（基板応力緩和膜）
【図１】
2008244032.tif 000003
【図２】
2008244032.tif 000004
【図３】
2008244032.tif 000005
【図４】
2008244032.tif 000006
【図５】
2008244032.tif 000007
【図６】
2008244032.tif 000008
【図７】
2008244032.tif 000009
【図８】
2008244032.tif 000010
【図９】
2008244032.tif 000011
【図１０】
2008244032.tif 000012
【図１１】
2008244032.tif 000013
【図１２】
2008244032.tif 000014
【図１３】
2008244032.tif 000015
【図１４】
2008244032.tif 000016
【図１５】
2008244032.tif 000017
【図１６】
2008244032.tif 000018
【図１７】
2008244032.tif 000019
【図１８】
2008244032.tif 000020
【図１９】
2008244032.tif 000021