(57)【要約】【課題】製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供すること。【解決手段】電子部品（積層型チップバリスタ１）は、セラミック素体１０と、セラミック素体１０の表面における所定の領域に、導電性粉末及びガラス粉末を含む導電性ペーストを焼き付けることにより形成された焼付け電極層（第１の金属電極層３２）と、導電性ペーストに含まれるガラス粉末に由来するガラス物質からなり、所定の領域外のセラミック素体１０の表面上に焼付け電極層の縁から伸びて形成されたガラス層４０と、焼付け電極層上に形成されためっき電極層（第２及び第３の金属電極層３４，３６）と、を備えている。【選択図】図２
2008244119.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、導電性粉末及びガラス粉末を含む導電性ペーストとを用意する工程と、
前記セラミック素体の表面における所定の領域に前記導電性ペーストを付与する工程と、
前記所定の領域に付与した前記導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、
前記焼付け電極層上にめっき電極層を形成する工程と、を備え、
前記導電性ペーストを焼き付けて、前記焼付け電極層を形成する前記工程において、前記導電性ペーストに含まれている前記ガラス粉末が軟化し、前記ガラス粉末に由来するガラス物質が前記所定の領域から当該所定の領域外の前記セラミック素体の表面に滲み出すことにより、前記セラミック素体の前記表面上に前記焼付け電極層の縁から伸びるガラス層を形成することを特徴とする電子部品の製造方法。
【請求項２】
前記セラミック素体の内部には、その端部が前記セラミック素体の前記表面に露出するように導体が配置されており、
前記所定の領域が、前記導体が露出している部分を含んでいることを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記セラミック素体は、半導体セラミックからなることを特徴とする請求項１又は２に記載の電子部品の製造方法。
【請求項４】
セラミック素体と、
前記セラミック素体の表面における所定の領域に、導電性粉末及びガラス粉末を含む導電性ペーストを焼き付けることにより形成された焼付け電極層と、
前記導電性ペーストに含まれるガラス粉末に由来するガラス物質からなり、前記所定の領域外の前記セラミック素体の表面上に前記焼付け電極層の縁から伸びて形成されたガラス層と、
前記焼付け電極層上に形成されためっき電極層と、を備えていることを特徴とする電子部品。
【請求項５】
前記セラミック素体の内部には、その端部が前記セラミック素体の前記表面に露出するように導体が配置されており、
前記焼付け電極層は、前記導体と電気的且つ物理的に接続されていることを特徴とする請求項４に記載の電子部品。
【請求項６】
前記セラミック素体は、半導体セラミックからなることを特徴とする請求項４又は５に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック素体を備える電子部品、及び、その製造方法に関する。
【背景技術】
【０００２】
この種の電子部品として、セラミック素体と、セラミック素体の表面に形成されたガラス層と、ガラス層を介してセラミック素体の形成されている外部端子電極と、を備え、外部端子電極上にめっきを施したものが知られている（例えば、特許文献１参照）。特許文献１に記載された電子部品では、外部端子電極の端縁部はガラス層の端縁部よりも内側に存在しており、めっき処理を施す際にめっき伸びが発生するのを防ぐことができる。
【０００３】
また、特許文献１には、上述した電子部品の製造方法として、以下の製造方法が記載されている。まず、セラミック素体、ガラスペースト及び導電性ペーストを用意する。次に、セラミック素体の表面にガラスペーストを塗布して乾燥させた後、導電性ペーストを塗布後の周縁部がガラスペーストからなる層の周縁部よりも内側となるように塗布し、これらのペーストを焼き付けて、ガラス層及び外部端子電極を形成する。次に、外部端子電極上に電気めっきを施す。
【特許文献１】特開平６−１１２０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された製造方法では、導電性ペーストとは別にガラスペーストを用意し、セラミック素体に塗布して乾燥させる必要があり、製造時の工数が増大し、製造コストが高くなってしまう懼れがある。また、セラミック素体内に導体が配置されている場合には、当該導体と端子電極との電気的な接続がガラス層により阻害されるという問題が生じる懼れもある。
【０００５】
本発明は、製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る電子部品の製造方法は、セラミック素体と、導電性粉末及びガラス粉末を含む導電性ペーストとを用意する工程と、セラミック素体の表面における所定の領域に導電性ペーストを付与する工程と、所定の領域に付与した導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、焼付け電極層上にめっき電極層を形成する工程と、を備え、導電性ペーストを焼き付けて、焼付け電極層を形成する工程において、導電性ペーストに含まれているガラス粉末が軟化し、ガラス粉末に由来するガラス物質が所定の領域から当該所定の領域外のセラミック素体の表面に滲み出すことにより、セラミック素体の表面上に焼付け電極層の縁から伸びるガラス層を形成することを特徴とする。
【０００７】
本発明に係る電子部品の製造方法では、焼付け電極層を形成する工程において、導電性ペーストに含まれているガラス粉末が軟化し、このガラス粉末に由来するガラス物質が所定の領域から当該所定の領域外のセラミック素体の表面に滲み出すことにより、セラミック素体の表面上に焼付け電極層の縁から伸びるガラス層が形成されることとなるので、焼付け電極層上にめっき電極層を形成する際に、焼付け電極層の端部からめっき電極層が伸びて形成されるのを防ぐことができる。
【０００８】
また、ガラス層は、ガラス粉末に由来するガラス物質がセラミック素体の表面に滲み出すことにより形成されるので、上記特許文献１に記載された製造方法のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。これにより、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層を形成することができる。
【０００９】
好ましくは、セラミック素体の内部には、その端部がセラミック素体の表面に露出するように導体が配置されており、所定の領域が、導体が露出している部分を含んでいる。ガラス層は、ガラス粉末に由来するガラス物質がセラミック素体の表面に滲み出すことにより形成されるので、セラミック素体の内部に導体が配置されている場合でも、導体と焼付け電極層との電気的な接続がガラス層により阻害されることはない。
【００１０】
本発明に係る電子部品は、セラミック素体と、セラミック素体の表面における所定の領域に、導電性粉末及びガラス粉末を含む導電性ペーストを焼き付けることにより形成された焼付け電極層と、導電性ペーストに含まれるガラス粉末に由来するガラス物質からなり、所定の領域外のセラミック素体の表面上に焼付け電極層の縁から伸びて形成されたガラス層と、焼付け電極層上に形成されためっき電極層と、を備えていることを特徴とする。
【００１１】
本発明に係る電気部品では、導電性ペーストに含まれるガラス粉末に由来するガラス物質からなり、所定の領域外のセラミック素体の表面上に焼付け電極層の縁から伸びて形成されたガラス層を備えているので、焼付け電極層上にめっき電極層を形成する際に、焼付け電極層の端部からめっき電極層が伸びて形成されるのを防ぐことができる。
【００１２】
また、ガラス層は、上述したように、ガラス粉末に由来するガラス物質がセラミック素体の表面に滲み出すことにより形成されるので、上記特許文献１に記載された電子部品のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。これにより、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層を形成することができる。
【００１３】
好ましくは、セラミック素体の内部には、その端部がセラミック素体の表面に露出するように導体が配置されており、焼付け電極層は、導体と電気的且つ物理的に接続されている。この場合、セラミック素体の内部に導体が配置されている場合でも、導体と焼付け電極層との電気的な接続がガラス層により阻害されることはない。
【００１４】
好ましくは、セラミック素体は、半導体セラミックからなる。
【発明の効果】
【００１５】
本発明によれば、製造工数や製造コストの増加を招くことなく、めっき処理を施す際にめっき伸びが発生するのを防ぐことが可能な電子部品及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１７】
まず、図１及び図２を参照して、本実施形態に係る積層型チップバリスタの構成について説明する。図１は、本実施形態に係る積層型チップバリスタの斜視図である。図２は、本実施形態に係る積層型チップバリスタの断面構成を説明するための図である。本実施形態は、本発明を積層型チップバリスタ及びその製造方法に適用した例である。
【００１８】
積層型チップバリスタは、図１及び２に示されるように、セラミック素体（バリスタ素体）１０と、２つの外部電極３０とを備えている。
【００１９】
セラミック素体１０は、半導体セラミックからなる、電圧非直線特性（バリスタ特性）を発現する焼結体であり、複数のバリスタ層が積層された積層体として構成されている。実際の積層型チップバリスタでは、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。
【００２０】
本実施形態では、希土類金属として、Ｐｒを用いている。Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。
【００２１】
本実施形態では、アルカリ土類金属元素として、Ｃａを用いている。Ｃａは、ＺｎＯ系バリスタ材料の焼結性を制御する、及び、耐湿性を向上するための材料となる。Ｃａを用いる理由は、電圧非直線性を改善するためである。
【００２２】
バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。バリスタ層の厚みは、例えば５〜６０μｍ程度である。
【００２３】
セラミック素体１０は、外表面側からアルカリ金属が拡散されており、セラミック素体１０の外表面近傍の高抵抗化が図られている。セラミック素体１０の外表面側からアルカリ金属が拡散されると、拡散されたアルカリ金属は、ＺｎＯの結晶内に固溶することとなる。これにより、ｎ型半導体としての性質を示すＺｎＯは、アルカリ金属によりドナーが減ぜられて、電気抵抗が大きくなる。また、アルカリ金属がＺｎＯの結晶粒界に存在することによっても、電気抵抗が大きくなると考えられる。本実施形態では、セラミック素体１０に拡散させるアルカリ金属として、Ｌｉを用いている。
【００２４】
セラミック素体１０内には、複数の内部電極２０が少なくとも一層のバリスタ層を挟んで互いに対向するように配置されている。複数の内部電極２０は、セラミック素体１０の対向する２つの端面に交互に引き出されている。すなわち、内部電極２０は、その端部が端面に露出している。内部電極２０は、積層型の電気素子の内部電極として通常用いられる導電材を含んでいる。内部電極２０に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金またはＡｇからなることが好ましい。内部電極２０の厚みは、例えば０．５〜５μｍ程度である。
【００２５】
外部電極３０は、セラミック素体１０の表面に配置されている。外部電極３０は、第１の金属電極層３２（焼付け電極層）と、第２の金属電極層３４（めっき電極層）と、第３の金属電極層３６（めっき電極層）とを有している。
【００２６】
第１の金属電極層３２は、金属（例えば、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、又はこれらの合金等）を主成分として含有している。第１の金属電極層３２は、セラミック素体１０の表面における所定の領域、すなわち上述した２つの端面及び当該２つの端面間を連結するように伸びる４つの側面の端部に形成され、内部電極２０と物理的且つ電気的に接続される。第１の金属電極層３２は、導電性金属粉末（例えば、Ａｇ粉末、Ｃｕ粉末、Ａｇ−Ｐｄ粉末、又はこれらの合金粉末等）及びガラス粉末（例えば、ガラスフリット等）を含有する導電性ペーストをセラミック素体１０の表面の上記所定の領域に付与し、焼き付けることによって形成されている。第１の金属電極層３２の厚みは、例えば、１０〜３０μｍである。
【００２７】
第２の金属電極層３４は、Ｎｉを主成分として含む。第２の金属電極層３４は、第１の金属電極層３２上に、第１の金属電極層３２を覆うように形成されている。第２の金属電極層３４は、第１の金属電極層３２の表面をＮｉでメッキ処理することによって形成されている。第２の金属電極層３４の厚みは、例えば、１〜５μｍである。
【００２８】
第３の金属電極層３６は、ＳｎあるいはＳｎ合金を主成分として含む。第３の金属電極層３６は、第２の金属電極層３４上に、第２の金属電極層３４を覆うように形成されている。第３の金属電極層３６は、第２の金属電極層３４の表面をＳｎ又はＳｎ合金でメッキ処理することによって形成されている。第３の金属電極層３６の厚みは、例えば、１〜５μｍである。
【００２９】
セラミック素体１０の表面には、ガラス層４０が形成されている。詳細には、ガラス層４０は、外部電極３０（第１の金属電極層３２）が形成されている上記所定の領域外のセラミック素体１０の表面上に第１の金属電極層３２の縁から伸びて、当該第１の金属電極層３２に連続するように形成されている。ガラス層４０は、第１の金属電極層３２を形成するための導電性ペーストに含まれるガラス粉末に由来するガラス物質からなる。すなわち、ガラス層４０は、導電性ペーストに含まれるガラス粉末が溶出することにより形成される。ガラス層４０の厚みは、例えば、１〜１０μｍである。ガラス層４０の幅は、１０〜１００μｍである。
【００３０】
続いて、図３及び図４を参照して、上述した構成を有する積層型チップバリスタ１の製造過程について説明する。図３は、本実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図４は、本実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【００３１】
まず、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（Ｓ１０１）。その後、このバリスタ材料に有機バインダ、及び有機溶剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。有機バインダとしては、例えば、エチルセルロース、ポリビニルブチラール等が挙げられる。有機溶剤としては、例えば、テルピオネール、ブチルカルビトール、アセトン、トルエン等が挙げられる。
【００３２】
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（Ｓ１０３）。
【００３３】
次に、グリーンシートに、内部電極２０に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（Ｓ１０５）。内部電極２０に対応する電極部分は、Ｐｄ粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
【００３４】
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（Ｓ１０７）。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体ＬＳ１（図４参照）を得る（Ｓ１０９）。得られたグリーン体ＬＳ１では、内部電極２０に対応する電極部分ＥＬ１が形成されたグリーンシートＧＳ１と、電極部分ＥＬ１が形成されていないグリーンシートＧＳ２とが順次積層されている。
【００３５】
次に、グリーン体ＬＳ１に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、８５０〜１４００℃、０．５〜８時間程度の焼成を行い（Ｓ１１１）、セラミック素体１０を得る。この焼成によって、グリーン体ＬＳ１におけるグリーンシートＧＳ１，ＧＳ２はバリスタ層となる。電極部分ＥＬ１は、内部電極２０となる。
【００３６】
次に、セラミック素体１０の外表面からＬｉを拡散させる（Ｓ１１３）。ここでは、まず、得られたセラミック素体１０の表面にＬｉ化合物を付着させる。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することにより、Ｌｉがセラミック素体１０の外表面から内部に拡散できる化合物であり、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
【００３７】
そして、このＬｉ化合物が付着しているセラミック素体１０を電気炉で、所定の温度及び時間で熱処理する。この結果、Ｌｉ化合物からＬｉがセラミック素体１０の外表面からセラミック素体１０内に拡散する。好ましい熱処理温度は、７００〜１１００℃であり、熱処理雰囲気は大気である。また、熱処理時間（保持時間）は、好ましくは１０分〜４時間である。
【００３８】
次に、セラミック素体１０の表面に、第１の金属電極層３２及びガラス層４０を形成する（Ｓ１１５）。ここでは、セラミック素体１０の表面における所定の領域（セラミック素体１０の２つの端面及び当該２つの端面間を連結するように伸びる４つの側面の端部）に、対応する内部電極２０に接するように導電性ペーストを付与する。外部電極３０用の導電性ペーストには、上述したように、Ａｇ粉末を主成分とする金属粉末に、ガラス粉末（例えば、ガラスフリット等）、有機バインダ及び有機溶剤を混合したものを用いる。
【００３９】
次に、付与した導電性ペーストを乾燥させて、外部電極３０に対応する電極部分を形成する。導電性ペーストの付与は、ディップ法、印刷法、又は転写法等により行うことができる。乾燥温度は、８０〜１５０℃の範囲にあることが好ましい。乾燥時間は、０．２〜１．５時間の範囲にあることが好ましい。
【００４０】
次に、電極部分が形成されたセラミック素体１０に、所望の加熱処理を実施して脱バインダを行なう。加熱温度は、３００〜５００℃の範囲にあることが好ましい。加熱時間は、０．２〜０．５時間の範囲にあることが好ましい。
【００４１】
次に、電極部分が形成されたセラミック素体１０に、所望の加熱処理を実施して導電性ペーストをセラミック素体１０に焼き付ける。これにより、セラミック素体１０に第１の金属電極層３２が形成されることとなる。加熱温度は、６００〜８００℃の範囲にあることが好ましい。加熱時間は、０．２〜０．５時間の範囲にあることが好ましい。
【００４２】
ところで、導電性ペーストをセラミック素体１０に焼き付けて第１の金属電極層３２を形成する際、ガラス層４０が形成される。ガラス層４０は、導電性ペーストに含まれているガラス粉末が軟化し、ガラス粉末に由来するガラス物質が上述した所定の領域から当該所定の領域外のセラミック素体１０の表面に滲み出すことにより形成される。
【００４３】
ガラス粉末に由来するガラス物質が溶出してセラミック素体１０の表面に滲み出すメカニズムの詳細は、不明な点があるものの、以下の通りと考えられる。
【００４４】
図５に示されるように、セラミック素体１０に付与した導電性ペーストを乾燥させて有機溶剤を除去すると、金属粉末Ｍ、ガラス粉末Ｇ及び有機バインダＢとの混合物の膜が形成される（図５（ａ）参照）。脱バインダを行なうべく加熱すると、主として金属粉末Ｍとガラス粉末Ｇとがセラミック素体１０に付着した状態となる（図５（ｂ）参照）。導電性ペーストを焼き付けるべく加熱すると、ガラス粉末Ｇの軟化点温度近傍でガラス粉末Ｇが軟化する（図５（ｃ）参照）。
【００４５】
そして、更に加熱していくと、金属粉末Ｍ同士が焼結して第１の金属電極層３２が形成される（図５（ｄ）参照）。このとき、軟化して溶融したガラス物質は、第１の金属電極層３２の内側（セラミック素体１０側）にガラス相と金属相とが混在した層ＧＬを形成すると共に、セラミック素体１０の表面からセラミック素体１０内に拡散し、セラミック素体１０表面にガラス拡散層ＧＬを形成する。このセラミック素体１０内に拡散するガラス物質の一部が、セラミック素体１０の表面近傍に存在する粒界を通って、導電性ペーストが付与された領域外のセラミック素体１０の表面に滲み出す。
【００４６】
本発明者等の調査研究の結果、導電性ペーストとして、以下の組成を有する導電性ペーストを用いる場合、ガラス層４０が形成されることが判明した。
【００４７】
Ａｇ粉末は、鱗片状の粉末と略球状の粉末とを含む。鱗片状の粉末は、ＢＥＴ値で表される比表面積が０．８〜２．０ｍ２／ｇの範囲にあることが好ましい。略球状の粉末は、同じくＢＥＴ値で表される比表面積が１．０〜４．０ｍ２／ｇの範囲にあることが好ましい。ＢＥＴ値とは、ＢＥＴ法（Brunauer-Emmett-Teller Method）によって求められる値であって、原料粉末の単位重量（１ｇ）当たりの表面積を合計して平方ｍ単位で表したものである。一般に、原料粉末を細かくすれば表面積は大きくなることから、ＢＥＴ値も高くなる。鱗片状の粉末と略球状の粉末との重量比は、３：７〜５：５の範囲にあることが好ましい。
【００４８】
ガラス粉末は、少なくともＢｉ２Ｏ３を含有していることが好ましく、例えば、Ｂｉ−Ｚｎ−Ｓｒ−Ｓｉ系ガラス、Ｂｉ系ガラス、Ｂｉ含有−Ｚｎ系ガラス、Ｂｉ含有−Ｓｒ系ガラス、Ｂｉ含有−Ｓｉ系ガラスを主成分とすることができる。ガラス粉末の平均粒径は、１．０〜７．０μｍの範囲にあることが好ましい。ガラス粉末の軟化点温度は、５８０〜６８０℃の範囲にあることが好ましい。
【００４９】
金属粉末に対するガラス粉末の成分量比は、金属粉末との合計重量に対して７．０〜１２．０重量％の範囲にあることが好ましく、８．０〜１１．０重量％の範囲にあることがより好ましい。ガラス粉末の成分量比が７．０重量％より小さい場合、ガラス粉末の量が少な過ぎるため、ガラス粉末に由来するガラス物質が溶出してセラミック素体１０の表面に滲み出すことがない。ガラス粉末の成分量比が１２．０重量％より大きい場合、ガラス粉末の量が多過ぎるため、ガラス粉末に由来するガラス物質が第１の金属電極層３２の表面に浮き出てきてしまう。
【００５０】
再び、図３を参照する。第１の金属電極層３２を形成すると、次に、第２の金属電極層３４を電気めっきにより形成する（Ｓ１１７）。本実施形態においては、第２の金属電極層３４を形成するための上記電気めっきとして、Ｎｉめっきが用いられている。Ｎｉめっきは、Ｎｉめっき浴（例えば、ワット浴）を用いたバレルめっき法にて行うことができる。
【００５１】
次に、第３の金属電極層３６を電気めっきにより形成する（Ｓ１１９）。本実施形態においては、第３の金属電極層３６を形成するための上記電気めっきとして、Ｓｎめっきが用いられている。Ｓｎめっきは、Ｓｎめっき浴（例えば、中性Ｓｎめっき浴）を用いたバレルめっき法にて行うことができる。
【００５２】
上述した過程を経ることにより、積層型チップバリスタ１が得られる。
【００５３】
以上のように、本実施形態においては、第１の金属電極層３２を形成する工程において、導電性ペーストに含まれているガラス粉末が軟化し、このガラス粉末に由来するガラス物質が導電性ペーストが付与された所定の領域から当該所定の領域外のセラミック素体１０の表面に滲み出すことにより、セラミック素体１０の表面上に第１の金属電極層３２の縁から伸びるガラス層４０が形成されることとなる。これにより、第１の金属電極層３２上に第２の金属電極層３４及び第３の金属電極層３６を電気めっきにより形成する際に、第１の金属電極層３２の端部からこれらの電極層３４，３６が伸びて形成されるのを防ぐことができる。
【００５４】
特に、セラミック素体１０が半導体セラミックからなるため、めっき伸びが比較的発生しやすいが、ガラス層４０が形成されているので、めっき伸びの発生を確実に防ぐことができる。
【００５５】
ガラス層４０は、ガラス粉末に由来するガラス物質がセラミック素体１０の表面に滲み出すことにより形成されるので、上記特許文献１に記載された製造方法のように、導電性ペーストとは別にガラスペーストを用意して、セラミック素体に塗布して乾燥させる必要はない。これにより、製造工数や製造コストの増加を招くことなく、めっき伸びが発生するのを防ぐガラス層４０を形成することができる。
【００５６】
本実施形態では、セラミック素体１０の内部には、その端部がセラミック素体１０の表面に露出するように複数の内部電極２０が配置されており、上述した所定の領域が、内部電極２０が露出している部分を含んでいる。ガラス層４０は、ガラス粉末に由来するガラス物質がセラミック素体１０の表面に滲み出すことにより形成されるので、セラミック素体１０の内部に内部電極２０が配置されている場合でも、内部電極２０と第１の金属電極層３２との電気的な接続がガラス層４０により阻害されることはない。
【００５７】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００５８】
本実施形態では、電子部品の一例として、積層型チップバリスタ及びその製造方法を説明したが、セラミック素体を有する電子部品であれば、特に限定されるものではなく、例えば、積層チップコンデンサ、積層アクチュエータ、又は積層チップインダクタ等にも適用できる。
【図面の簡単な説明】
【００５９】
【図１】本実施形態に係る積層型チップバリスタの斜視図である。
【図２】本実施形態に係る積層型チップバリスタの断面構成を説明するための図である。
【図３】本実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。
【図４】本実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【図５】第１の金属電極層の形成過程を説明するための模式図である。
【符号の説明】
【００６０】
１…積層型チップバリスタ、１０…セラミック素体、２０…内部電極、３０…外部電極、３２…第１の金属電極層、３４…第２の金属電極層、３６…第３の金属電極層、４０…ガラス層、Ｂ…有機バインダ、Ｇ…ガラス粉末、Ｍ…金属粉末。
【図１】
2008244119.tif 000003
【図２】
2008244119.tif 000004
【図３】
2008244119.tif 000005
【図４】
2008244119.tif 000006
【図５】
2008244119.tif 000007