(57)【要約】【課題】低電圧駆動で駆動される低耐圧素子で構成される論理回路部分と駆動電圧に耐える高耐圧の素子を同一チップのＩＣで構成する場合、高耐圧素子の部分に半導体製造プロセスによる微細加工が適用できず、プロセス工程が増加するという問題があった。【解決手段】電源供給端子ＶＤＤにソース端子が接続されたＰチャンネル型の第１と第２のＭＯＳトランジスタと、グランドにソース端子が接続されたＮチャンネル型の第３と第４のＭＯＳトランジスタと、前記第３のＭＯＳトランジスタのドレインにソース端子が接続されるＮチャンネル型の第５のＭＯＳトランジスタと、前記第４のＭＯＳトランジスタのドレインにソース端子が接続されるＮチャンネル型の第６のＭＯＳトランジスタと、第２の電源供給端子ＶＤにソースが接続されたＰチャンネル型の第７と第８のＭＯＳトランジスタとを備える。【選択図】図５
2008060911.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源にソース端子が接続されたＰチャンネル型の第１と第２のＭＯＳトランジスタと、
グランドにソース端子が接続されたＮチャンネル型の第３と第４のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのドレインにソース端子が接続されるＮチャンネル型の第５のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタのドレインにソース端子が接続されるＮチャンネル型の第６のＭＯＳトランジスタと、
第２の電源にソースが接続されたＰチャンネル型の第７と第８のＭＯＳトランジスタと
を備え、
前記第１のＭＯＳトランジスタのゲート端子は前記第２のＭＯＳトランジスタのドレイン端子に接続され、
前記第２のＭＯＳトランジスタのゲート端子は前記第１のＭＯＳトランジスタのドレイン端子に接続され、
前記第１のＭＯＳトランジスタのドレイン端子は前記第５のドレイン端子に接続され、
前記第２のＭＯＳトランジスタのドレイン端子は前記第６のドレイン端子に接続され、
前記第７のＭＯＳトランジスタのゲート端子は前記第８のＭＯＳトランジスタのドレイン端子と前記第４のＭＯＳトランジスタのドレイン端子とに接続され、
前記第８のＭＯＳトランジスタのゲート端子は前記第７のＭＯＳトランジスタのドレイン端子と前記第３のＭＯＳトランジスタのドレイン端子とに接続され、
前記第３と前記第５のＭＯＳトランジスタのゲート端子には入力信号が印加され、
前記第４と前記第６のＭＯＳトランジスタのゲート端子には前記入力信号の反転信号が印加されることを特徴とするレベルシフト回路。
【請求項２】
複数の被駆動素子を個別に駆動する駆動装置であって、
基準電圧と第２の電圧間でレベル変化する信号を入力し、基準電圧と第１の電圧間でレベル変化する第１の信号に変換する第１のレベルシフト回路と、前記第１の信号を入力し、前記第１の電圧と制御電圧との間でレベル変化する第２の信号に変換する第２のレベルシフト回路をと有し、前記複数の被駆動素子にそれぞれ対応して設けられた複数のプリバッファと、
前記複数の被駆動素子にそれぞれ対応して設けられ、前記第２の信号に基づいて前記被駆動素子を電流駆動する複数の駆動トランジスタと、
前記第２のレベルシフト回路で設定する前記制御電圧を前記複数の第２のレベルシフト回路に与える制御電圧発生回路と
を有し、前記第１のレベルシフト回路を請求項１のレベルシフト回路で構成したことを特徴とする駆動装置。
【請求項３】
前記第１の電源の電圧を前記第１の電圧とし、前記第２の電源の電圧を前記第１の電圧の略１／２とし、前記第１の電圧、前記第２の電圧、前記制御電圧、及び前記基準電圧が、
第１の電圧＞（第２の電圧、制御電圧）＞基準電圧
の関係を有することを特徴とする請求項２記載の駆動装置。
【請求項４】
前記駆動トランジスタはＰチャンネル型ＭＯＳトランジスタで構成され、ソース端子に前記第１の電圧が印加され、ゲート端子に前記第２の信号が印加され、ドレイン端子に前記被駆動素子が接続されたことを特徴とする請求項３記載の駆動装置。
【請求項５】
請求項２乃至４の何れかの駆動装置と、前記被駆動素子として発光ダイオードを複数配列したＬＥＤアレイとを複数備えたＬＥＤヘッドであって、
前記複数の駆動装置と前記複数のＬＥＤアレイとを支持する支持体と、
前記発光ダイオードからの光を導くレンズアレイと
を備えたことを特徴とするＬＥＤヘッド。
【請求項６】
像担持体と、
前記像担持体の表面を帯電する帯電手段と、
帯電された前記像担持体の表面に選択的に光を照射して静電潜像を形成する露光手段と、
前記静電潜像を現像する現像手段と
を有し、
前記露光手段として、請求項５記載のＬＥＤヘッドを用いたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された電圧を変換して出力するレベルシフト回路、被駆動素子を駆動する駆動装置、これらを用いたＬＥＤヘッド及び画像形成装置に関する。
【背景技術】
【０００２】
従来、表示装置やプリンタを始めとする記録装置などの画像形成装置は、発光素子（例えばＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅなど））を複数配列させて製造した発光素子アレイチップと、これを駆動するため複数の駆動回路を設けたドライバＩＣとを近接させて実装している。近年、画像を扱う画像形成装置では高い解像度が要求されており、これに対応させるため、画像形成装置に用いられる発光素子、駆動回路の密度も飛躍的に高くなってきている。
【０００３】
特にドライバＩＣは、より微細化された半導体プロセスを用いて製造され、より低い電圧で電源が供給されるようになってきているが、発光素子（被駆動素子）を駆動するのに必要な電圧はほとんど変わらない。そこで、ドライバＩＣの内部のほとんどの部分（論理回路部分）は微細化された半導体プロセスによる低耐圧の素子（ＭＯＳ・ＦＥＴなど）を用い、発光素子を駆動する出力段は駆動電圧に耐えられるより高耐圧の素子を組み合わせて用いていた（例えば、特許文献１を参照）。
【０００４】
【特許文献１】特開２００５―３１１７１２号公報（第９〜１０頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、低電圧駆動で駆動される低耐圧素子で構成される論理回路部分と駆動電圧に耐える高耐圧の素子を同一チップのＩＣで構成する場合、高耐圧素子の部分に半導体製造プロセスによる微細加工が適用できず、プロセス工程が増加するという問題があった。また、高耐圧の素子は、例えばＭＯＳＦＥＴの場合、ゲート長をより長くしたものを使用しなければならず、素子面積が広くなってしまうため、論理回路部分の面積縮小に釣り合わないものとなってしまい、チップサイズの小型化、及び小型化によるコスト低減を図ることができないという問題があった。
【０００６】
本発明の目的は、これ等の問題を解決して、微細加工による半導体製造プロセスを可能とし、チップサイズの小型化を可能とするレベルシフト回路、駆動装置、及びこれ等を用いたＬＥＤヘッド、画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明によるレベルシフト回路は、
第１の電源にソース端子が接続されたＰチャンネル型の第１と第２のＭＯＳトランジスタと、グランドにソース端子が接続されたＮチャンネル型の第３と第４のＭＯＳトランジスタと、前記第３のＭＯＳトランジスタのドレインにソース端子が接続されるＮチャンネル型の第５のＭＯＳトランジスタと、前記第４のＭＯＳトランジスタのドレインにソース端子が接続されるＮチャンネル型の第６のＭＯＳトランジスタと、第２の電源にソースが接続されたＰチャンネル型の第７と第８のＭＯＳトランジスタとを備え、
前記第１のＭＯＳトランジスタのゲート端子は前記第２のＭＯＳトランジスタのドレイン端子に接続され、前記第２のＭＯＳトランジスタのゲート端子は前記第１のＭＯＳトランジスタのドレイン端子に接続され、前記第１のＭＯＳトランジスタのドレイン端子は前記第５のドレイン端子に接続され、前記第２のＭＯＳトランジスタのドレイン端子は前記第６のドレイン端子に接続され、前記第７のＭＯＳトランジスタのゲート端子は前記第８のＭＯＳトランジスタのドレイン端子と前記第４のＭＯＳトランジスタのドレイン端子とに接続され、前記第８のＭＯＳトランジスタのゲート端子は前記第７のＭＯＳトランジスタのドレイン端子と前記第３のＭＯＳトランジスタのドレイン端子とに接続され、前記第３と前記第５のＭＯＳトランジスタのゲート端子には入力信号が印加され、前記第４と前記第６のＭＯＳトランジスタのゲート端子には前記入力信号の反転信号が印加されることを特徴とする。
【０００８】
本発明による駆動装置は、複数の被駆動素子を個別に駆動する駆動装置であって、
基準電圧と第２の電圧間でレベル変化する信号を入力し、基準電圧と第１の電圧間でレベル変化する第１の信号に変換する第１のレベルシフト回路と、前記第１の信号を入力し、前記第１の電圧と制御電圧との間でレベル変化する第２の信号に変換する第２のレベルシフト回路をと有し、前記複数の被駆動素子にそれぞれ対応して設けられた複数のプリバッファと、前記複数の被駆動素子にそれぞれ対応して設けられ、前記第２の信号に基づいて前記被駆動素子を電流駆動する複数の駆動トランジスタと、前記第２のレベルシフト回路で設定する前記制御電圧を前記複数の第２のレベルシフト回路に与える制御電圧発生回路とを有し、前記第１のレベルシフト回路を上記レベルシフト回路で構成したことを特徴とする。
【０００９】
本発明によるＬＥＤヘッドは、上記駆動装置と、前記被駆動素子として発光ダイオードを複数配列したＬＥＤアレイとを複数備えたＬＥＤヘッドであって、
前記複数の駆動装置と前記複数のＬＥＤアレイとを支持する支持体と、前記発光ダイオードからの光を導くレンズアレイとを備えたことを特徴とする。
【００１０】
本発明による画像形成装置は、
像担持体と、前記像担持体の表面を帯電する帯電手段と、帯電された前記像担持体の表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、前記露光手段として、上記ＬＥＤヘッドを用いたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、高耐圧のＭＯＳトランジスタを用いることなく、レベルシフト回路が構成できるため、例えば被駆動素子を駆動する駆動装置としてＩＣで構成する場合、プロセス工程を増加することなく、半導体製造プロセスによる微細加工の限度にまで素子サイズを縮小することが可能となる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は、本発明によるＬＥＤヘッドを採用した画像形成装置の実施の形態１の制御系の要部構成を示すブロック図である。
【００１３】
尚、以下の説明において、発光ダイオードをＬＥＤ、モノリシック集積回路をＩＣ、ＮチャネルＭＯＳトランジスタをＮＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタをＰＭＯＳランジスタと略称することがある。また正論理の場合、信号レベルの“Ｈｉｇｈ”を論理値“１”に、信号レベルの“Ｌｏｗ”を論理値“０”に対応させて記載することがある。更に、論理信号における正論理や負論理の別を明示する必要のある場合には、正論理信号の末尾に−Ｐを、負論理信号の末尾に−Ｎを付与して区別する場合がある。
【００１４】
以下、被駆動素子の群を、画像形成装置としての電子写真プリンタに用いられた発光ダイオードの列とした場合を例にして説明する。
【００１５】
図１に示すように、制御系１は、印刷制御部１０、モータドライバ２，４、現像・転写プロセスモータ３、用紙送りモータ５、用紙給入口センサ６、用紙排出口センサ７、用紙残量センサ８、用紙サイズセンサ９、定着器温度センサ２３、定着器２２、ＬＥＤヘッド１９、帯電用高圧電源２５、転写用高圧電源２６、現像部２７、及び転写部２８を有する。
【００１６】
この制御系１を有する画像形成装置は、ＬＥＤヘッド１９によって、帯電した感光体ドラムにプリント情報に応じて選択的に光を照射して静電潜像を形成し、この静電潜像にトナーを付着させて現像を行ってトナー像を形成し、このトナー像を用紙に転写して定着させる。以下、画像形成装置の構成及び動作について、図１の制御系のブロック図を参照しながらより詳細に説明する。
【００１７】
図１において、印刷制御部１０は、マイクロプロセッサ、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、入出力ポート、タイマ等によって構成されて画像形成装置の印字部の内部に配設され、図示しない上位コントローラからの制御信号ＳＧ１、ビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によって画像形成装置全体をシーケンス制御して印刷動作を行う。印刷制御部１０は、制御信号ＳＧ１によって印刷指示を受信すると、先ず定着器温度センサ２３によってヒータ２２ａを内蔵した定着器２２が使用可能な温度範囲にあるか否かを検出し、使用可能な温度範囲になければヒータ２２ａに通電し、使用可能な温度まで定着器２２を加熱する。
【００１８】
次に、モータドライバ２を介して現像・転写プロセス用モータ（パルスモータ）３を回転させ、同時にチャージ信号ＳＧＣによって帯電用高圧電源２５をオンにし、現像部２７による帯電を行う。そして、セットされている図示しない用紙の有無及び種類が用紙残量センサ８及び用紙サイズセンサ９によって検出され、用紙に合った用紙送りが開始される。ここで、用紙送りモータ（パルスモータ）５は、モータドライバ４を介して双方向に回転させることが可能となっている。これにより、１ページ印刷開始毎に、最初に用紙送りモータ５を逆転させ、セットされた用紙を用紙吸入口センサ６が検知するまで予め設定された量だけ送り、続いて正回転させて用紙を画像形成装置内部の印刷機構内に搬送する。
【００１９】
印刷制御部１０は、用紙が印刷可能な位置まで到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信することによってビデオ信号ＳＧ２を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部１０に受信されたビデオ信号ＳＧ２は、印字データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド１９に転送される。ＬＥＤヘッド１９は、それぞれ１ドット（ピクセル）の印字のために設けられたＬＥＤ素子を、複数個直線上に配列した発光部を有する。
【００２０】
そして、印刷制御部１０は１ライン分のビデオ信号ＳＧ２を受信すると、ＬＥＤヘッド１９にラッチ信号ＨＤ−ＬＯＡＤを送信し、印字データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９内に保持させる。これにより、印刷制御部１０は、上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド１９に保持した印字データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０に従って印刷することができる。
【００２１】
ＨＤ−ＣＬＫは印字データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９に送信するためのクロック信号であり、ＨＤ−ＳＴＢ−Ｎはストローブ信号である。
【００２２】
ビデオ信号ＳＧ２の送受信は印刷ライン毎に行われる。ＬＥＤヘッド１９は、後述するように、印刷情報に基づいてストローブ信号ＨＤ−ＳＴＢ−Ｎが“Ｌ”となるＬＥＤ駆動時間のとき発光し、マイナス電圧に帯電させられた図示しない感光体ドラム上を照射する。これにより、印刷される情報は感光体ドラムにおいて電圧の上昇したドットとして潜像化される。そして、現像部２７において、マイナス電圧に帯電させられた画像形成用のトナーが、電気的な吸引力によって各ドットに吸引されてトナー像が形成される。その後、このトナー像は転写部２８に送られる。
【００２３】
一方、転写信号ＳＧ４によって転写用高圧電源２６がプラス電圧にオンし、転写部２８は、電気的作用によって感光体ドラムと転写部２８との間を通過する用紙上にトナー像を転写する。転写されたトナー像を有する用紙は、ヒータ２２ａを内蔵する定着器２２に当接して搬送され、定着器２２の熱によってトナー像が定着される。この定着されたトナー画像を有する用紙は、更に搬送されて画像形成装置の印刷機構から用紙排出口センサ７を通過して画像形成装置の外部に排出される。
【００２４】
印刷制御部１０は、用紙サイズセンサ９、用紙吸入口センサ６の検知に対応し、用紙が転写部２８を通過している間だけ転写用高圧電源２６からの電圧を転写部２８に印加する。そして印刷が終了して用紙が用紙排出口センサ７を通過すると、帯電用高圧電源２５による現像部２７への電圧の印加を終了し、同時に現像・転写プロセス用モータ３の回転を停止させる。以後、印刷制御部１０は、制御信号ＳＧ１によって印刷指示を受信する毎に、上記の動作を繰り返す。
【００２５】
図２は、ＬＥＤヘッド１９の内部構成を説明するための要部回路図であり、図３は、このＬＥＤヘッド１９の動作を説明するためのタイムチャートである。
【００２６】
ここでは、１インチ当たり６００ドットの解像度でＡ４サイズの用紙に印刷可能なＬＥＤヘッドを取り上げる。このときの総ドット数は４９９２であり、１チップ当たり１９２個の発光ダイオードを備えるＬＥＤアレイを２６個配列することで発光部を構成する。
【００２７】
即ち、図示しないプリント配線板上に前記２６個のＬＥＤアレイを直線状に配列して発光部を構成し、更に個々のＬＥＤアレイにドライバＩＣを１つずつ対向配置する。その２６個のドライバＩＣは、それぞれ１９２個の駆動端子を有し、各駆動端子がＬＥＤアレイの対向する発光ダイオードのアノード端子とボンディングワイヤーにて接続される。ドライバＩＣ内には、印刷データの転送用に１９２個のフリップフロップ素子が配置されてシフトレジスタを構成しており、各ドライバＩＣ間はカスケードに接続される。このため、前記シフトレジスタからのデータ出力は隣接して配置された次段のドライバＩＣのデータ入力端子と接続されることになる。
【００２８】
図２は、このＬＥＤヘッド１９の要部回路図であり、２６×１９２個の発光ダイオードＬＤ１〜ＬＤ４９９２と、これを駆動するための回路を、各ＬＥＤアレイ及びドライバＩＣで分けることなく示している。尚、図２では、発光ダイオードＬＤ５〜ＬＤ４９９２とこれを駆動する回路については省略している。
【００２９】
印字データ信号ＨＤ−ＤＡＴＡは、図３のタイムチャートに示すように、クロック信号ＨＤ・ＣＬＫと共にＬＥＤヘッド１９に入力され、４９９２ドット分のビットデータがフリップフロップ回路ＦＦ１，ＦＦ２・・・ＦＦ４９９２から成るシフトレジスタ中をクロック信号によって順次転送される。次に、ラッチ信号ＨＤ−ＬＯＡＤがＬＥＤヘッド１９に入力され、各ビットデータは対応するラッチ回路ＬＴ１，ＬＴ２・・・ＬＴ４９９２にラッチされる。続いて、各ラッチ回路でラッチされたビットデータと印刷駆動信号ＨＤ−ＳＴＢ−Ｎとによって、発光素子としての発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ＬＤ１，ＬＤ２・・・ＬＤ４９９２のうち、信号レベルがＨｉｇｈレベル（論理値“１”）のビットデータに対応するものが、所定のＬＥＤ駆動時間（図３参照）だけ点灯される。
【００３０】
図２中のインバータ回路５１、プリバッファ回路Ｇ１，Ｇ２・・・Ｇ４９９２、ＰチャンネルＭＯＳトランジスタで形成されたＬＥＤ駆動トランジスタＴｒ１，Ｔｒ２・・・Ｔｒ４９９２、及び電源ＶＤＤについて更に説明する。
【００３１】
図４は、図２におけるプリバッファ部Ｇ１及びプリバッファ部Ｇ１とその周辺回路との接続関係を示す図である。
【００３２】
プリバッファＧ１，Ｇ２・・・Ｇ４９９２は、すべて同じ構成であるため、代表してドット１に対応するプリバッファＧ１を示し、その周辺回路である、ラッチ回路ＬＴ１、インバータ回路５１、ＬＥＤ駆動トランジスタＴｒ１、発光ダイオードＬＤ１、及び制御電圧発生回路６０と共に説明する。尚、制御電圧発生回路６０及びインバータ回路５１は、ドライバＩＣチップ毎に１回路備えられるものであるが、制御電圧発生回路６０は、図２では省かれている。
【００３３】
プリバッファＧ１は、アンド回路４１、レベル変換部４４、ＰチャンネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと称す）４２、及びＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）４３とから構成されている。アンド回路４１の出力部は、レベル変換部４４を介してＰＭＯＳトランジスタ４２、及びＮＭＯＳトランジスタ４３の各ゲートに接続され、ＰＭＯＳトランジスタ４２のソースは電源ＶＤＤと接続され、そのドレインはＮＭＯＳトランジスタ４３のドレインと接続され、ＮＭＯＳトランジスタ４３のソースは、後述する制御電圧発生回路６０の出力に接続されている。レベル変換部４４は、後述するように、アンド回路４１の出力の真理値“０”、“１”に応じて、次段のＰＭＯＳトランジスタ４２、及びＮＭＯＳトランジスタ４３をそれぞれオン、オフ及びオフ、オン制御するのに必要な電圧を出力する。
【００３４】
ラッチ回路ＬＴ１は、前記したように、入力するラッチ信号ＨＤ−ＬＯＡＤによって、印字データ信号ＨＤ−ＤＡＴＡのドット１に対応するデータをラッチしてアンド回路４１の一方の入力端子に入力し、インバータ回路５１は、印刷駆動信号ＨＤ−ＳＴＢ−Ｎの反転信号をアンド回路４１の他方の入力端子に入力する。ＬＥＤ駆動トランジスタＴｒ１は、そのゲートがＰＭＯＳトランジスタ４２及びＮＭＯＳトランジスタ４３のドレインに接続され、ソースが電源ＶＤＤに接続され、ドレインが発光ダイオードＬＤ１のアノードに接続されている。発光ダイオードＬＤ１のカソードはグランドに接続されている。
【００３５】
制御電圧発生回路６０は、演算増幅器６１、ＰＭＯＳトランジスタ６２、及び抵抗６３によって構成されている。演算増幅器６１は、その反転入力に図示しない基準電圧発生回路から出力される基準電圧Ｖｒｅｆが印加され、その非反転入力が抵抗６３を介してグランドに接続されると共にＰＭＯＳトランジスタ６２のドレインに接続され、その出力がＰＭＯＳトランジスタ６２のゲートに接続されると共に前記したプリバッファＧ１のＮＭＯＳトランジスタ４３のソースに接続されている。尚、演算増幅器６１の出力である制御電圧発生回路６０の出力電圧Ｖｃｏｎｔは、同様に、同一のドライバＩＣチップ内のプリバッファに供給される。
【００３６】
制御電圧発生回路６０は上記した構成によりフィードバック制御回路を構成しており、抵抗６３に流れる基準電流Ｉｒｅｆ、即ちＰＭＯＳトランジスタ６２に流れる電流が電源電圧ＶＤＤによらず、基準電圧Ｖｒｅｆと抵抗６３の抵抗値Ｒｒｅｆとによって決定される構成としている。ＰＭＯＳトランジスタ６２は、ＬＥＤ駆動トランジスタＴｒ１とゲート長が相等しいサイズとなるように構成されている。このため、ＬＥＤ駆動トランジスタＴｒ１は、ＬＥＤ駆動時、即ち、ラッチ出力の論理値が“１”且つ印刷駆動信号ＨＤ−ＳＴＢ−Ｎの論理値が“０”でプリバッファＧ１のＮＭＯＳトランジスタ４３がオンとなるとき、そのゲート電圧が出力電圧Ｖｃｏｎｔと等しく、ＰＭＯＳトランジスタ６２とＬＥＤ駆動用トランジスタＴｒ１は飽和領域で動作しておりカレントミラーの関係にある。
【００３７】
また、ＬＥＤ駆動用トランジスタＴｒ１〜Ｔｒ４９９２は、全て同一のゲート長に形成されるため、同一のドライバＩＣチップ内のＬＥＤ駆動用トランジスタＴｒ１〜Ｔｒ１９２は、すべてＰＭＯＳトランジスタ６２とカレントミラーの関係にある。従って、発光ダイオードＬＤ１〜ＬＤ１９２の各駆動電流値を前記基準電流Ｉｒｅｆに比例するものとして一括して調整することができる。
【００３８】
以上のように、ＬＥＤヘッド１９は、１チップ当たり１９２個のＬＥＤ素子を備える２６個のＬＥＤアレイ毎に、駆動電流を調整することが可能となり、例えばＬＥＤアレイ毎の仕様等のばらつきによる発光量のバラツキを調整することができるように構成されている。
【００３９】
ここで、前記ＰＭＯＳトランジスタ６２やＬＥＤ駆動用トランジスタ（ＰＭＯＳトランジスタ）Ｔｒ１が飽和領域で動作するための条件を考察する。
そのドレイン・ソース間電圧をＶｄｓ、ゲート・ソース間電圧をＶｇｓとするとき
Ｖｄｓ＞Ｖｇｓ−Ｖｔ                      ・・・（１）    
の関係を満足している必要がある。
式中の、ＶｔはＭＯＳトランジスタの閾値電圧である。
一方、Ｖｄｓは
Ｖｄｓ＝ＶＤＤ−Ｖｆ                      ・・・（２）  
である。
式中のＶｆはＬＥＤ素子の順電圧であり、ＡｌＧａＡｓ基材からなる赤色ＬＥＤの場合には１．８Ｖ、ＧａＮ基材からなる青色ＬＥＤの場合には３．６Ｖ程度の値をもつ。
【００４０】
一例をあげると、
Ｖｇｓ＝２．２Ｖ、Ｖｔ＝０．６Ｖの場合には、
Ｖｄｓ＞Ｖｇｓ−Ｖｔ＝２．２−０．６＝１．６［Ｖ］
の必要があるが、
ＬＥＤ素子の場合
ＶＤＤ＝Ｖｄｓ十Ｖｆ
＝１．６十１．８＝３．４［Ｖ］
となる。この場合、電源ＶＤＤの下限値は３．４Ｖとなり、ＣＭＯＳ半導体プロセスルール０．３５μｍ品のＬＳＩにおいて一般的な電源電圧である３．３Ｖでは動作させることができないことが分かる。このため、後述するレベルシフト回路を設ける必要がある。
【００４１】
上記の試算ではＶｇｓを２．２Ｖとしており、この電圧差は電源ＶＤＤと制御電圧Ｖｃｏｎｔとの差であるため、電源ＶＤＤを５ＶとするときＶｃｏｎｔの電圧は
Ｖｃｏｎｔ＝ＶＤＤ−Ｖｇｓ                ・・・（３）
＝５−２．２＝２．８［Ｖ］
となる。
【００４２】
また、上式（１）に上式（２）を代入して、
ＶＤＤ−Ｖｆ＞Ｖｇｓ−Ｖｔ                ・・・（４）
Ｖｆ、Ｖｇｓを移項して、
ＶＤＤ−Ｖｇｓ＞Ｖｆ−Ｖｔ                ・・・（５）
上式（５）に上式（３）を代入して
Ｖｃｏｎｔ＞Ｖｆ−Ｖｔ                
となる。従って、例えばＶｆ＝１．８Ｖ、Ｖｔ＝０．６Ｖとした場合、
Ｖｃｏｎｔ＞１．８−０．６＝１．２［Ｖ］
となって、制御電圧Ｖｃｏｎｔを１．２Ｖ以上とすることで、飽和領域で動作することが可能となる。
【００４３】
図５は、本発明によるレベルシフト回路４４ａを含むレベル変換部４４の実施の形態１の回路構成を示す回路図である。同図中、Ｍ１、Ｍ２、Ｍ７、Ｍ８、Ｍ１１はＰＭＯＳトランジスタであり、Ｍ３〜Ｍ６、Ｍ１２はＮＭＯＳトランジスタである。４４ａはレベルシフト回路、４４ｂはレベル反転回路、４４ｃはレベル固定部である。
【００４４】
ＰチャネルＭＯＳトランジスタＭ１は、そのゲート端子がＰＭＯＳトランジスタＭ２、ＮＭＯＳトランジスタＭ６のドレインと接続され、ドレイン端子がＭＯＳトランジスタＭ５のドレインと接続され、ソース端子が第１の電源電圧ＶＤＤを供給する端子（以下、電源供給端子ＶＤＤと称す）と接続されている。ＰチャネルＭＯＳトランジスタＭ２は、そのゲート端子がＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ５のドレインと接続され、そのドレイン端子がＭＯＳトランジスタＭ６のドレインと接続され、ソース端子が電源供給端子ＶＤＤと接続されている。
【００４５】
ＮＭＯＳトランジスタＭ３は、そのゲート端子がレベル変換部４４の入力部に接続されて入力信号Ｖｉｎを受け、ソース端子がグランドと接続される。ＮＭＯＳトランジスタＭ４は、そのゲート端子がレベル反転回路４４ｂの出力に接続されて、入力信号Ｖｉｎのレベル反転信号を受け、ソース端子がグランドと接続されている。ＮチャネルＭＯＳトランジスタＭ５は、そのゲート端子が入力部に接続されて入力信号Ｖｉｎを受け、ソース端子が前記ＮＭＯＳトランジスタＭ３のドレインと接続され、ドレイン端子は前記ＰＭＯＳトランジスタＭ１のドレインと接続されている。ＮＭＯＳトランジスタＭ６は、ゲート端子に入力信号Ｖｉｎのレベル反転信号を受け、ソース端子は前記ＮＭＯＳトランジスタＭ４のドレインと接続され、ドレイン端子は前記ＰＭＯＳトランジスタＭ２のドレインと接続されている。
【００４６】
ＰＭＯＳトランジスタＭ７は、そのゲート瑞子がＰＭＯＳトランジスタＭ８のドレインと接続され、ドレイン端子かＮＭＯＳトランジスタＭ３のドレインと接続され、ソース端子が第２の電源電圧ＶＤを供給する端子（以下、電源供給端子ＶＤと称す）と接続されている。ＰＭＯＳトランジスタＭ８は、そのゲート端子がＰＭＯＳトランジスタＭ７のドレインと接続され、ドレイン端子がＮＭＯＳトランジスタＭ４のドレインと接続され、ソース端子が電源供給端子ＶＤと接続されている。
【００４７】
ＰＭＯＳトランジスタＭ１１は、そのゲート端子がレベル変換部４４の入力部に接続されて入力信号Ｖｉｎを受け、ドレイン端子がＮＭＯＳトランジスタＭ１２のドレイン端子に接続され、ソース端子が電源供給端子ＶＤに接続されている。ＮＭＯＳトランジスタＭ１２は、そのゲート端子が入力部に接続されて入力信号Ｖｉｎを受け、ドレイン端子がＰＭＯＳトランジスタＭ１１のドレイン端子に接続され、ソース端子がグランドに接続されている。ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２は、レベル反転回路４４ｂを構成し、ドレイン端子接続点から入力信号Ｖｉｎのレベル反転信号を出力している。
【００４８】
図５において、レベルシフト回路４４ａ及びレベル反転回路４４ｂの入力信号をＶｉｎ、ＰＭＯＳトランジスタＭ１のドレイン電圧をＶａ、レベル固定部４４ｃのＰＭＯＳトランジスタＭ７、Ｍ８のドレイン電圧をＶｂ、Ｖｃとて図中に記載している。尚、第２の電源電圧ＶＤは第１の電源電圧ＶＤＤの略１／２に設定されている。
【００４９】
図６は、レベル変換部４４の動作時における各部の電圧変化波形を示す電圧波形図である。
【００５０】
先ず、時刻ｔ０で示すように、入力信号Ｖｉｎが低レベルの場合、入力信号Ｖｉｎを直接ゲート端子に受けるＮＭＯＳトランジスタＭ３，Ｍ５がオフに、レベル反転回路４４ｂを介して入力信号Ｖｉｎのレベル反転信号をゲート端子に受けるＮＭＯＳトランジスタＭ４，Ｍ６がオンに、ＮＭＯＳトランジスタＭ４，Ｍ６のオンに伴ってＰＭＯＳトランジスタＭ１がオンに、そしてＰＭＯＳトランジスタＭ２がオフとなっている。従って、出力信号Ｖｏｕｔはグランド電圧レベルの０Ｖとなっている。
【００５１】
また、ＮＭＯＳトランジスタＭ４のオンに伴ってＰＭＯＳトランジスタＭ７もオンとなっており、ＰＭＯＳトランジスタＭ７のオンに伴ってＭＯＳトランジスタＭ８がオフとなっている。この時、ＮＭＯＳトランジスタＭ４、Ｍ６のソース・ドレイン間電圧Ｖｄｓ（Ｍ４）、Ｖｄｓ（Ｍ６）は０Ｖとなっている。また、ＮＭＯＳトランジスタＭ３のドレイン端子及びＮＭＯＳトランジスタＭ５のソース端子の電圧Ｖｂが電源電圧ＶＤに、ＮＭＯＳトランジスタＭ５のドレイン端子の電圧Ｖａが電源電圧ＶＤＤとなっているので、これらＮＭＯＳトランジスタＭ３、Ｍ５のソース・ドレイン間電圧Ｖｄｓ（Ｍ３）、Ｖｄｓ（Ｍ５）は共に第１の電源電圧ＶＤＤの略１／２の（第２の電源電圧ＶＤと等しい）電圧となっている。
【００５２】
次に時刻ｔ１で示すように、入力信号Ｖｉｎが高レベルの場合、各ＭＯＳトランジスタＭ１〜Ｍ８のオン、オフ状態は低レベルの場合に対して逆の関係となり、出力信号Ｖｏｕｔは電源電圧ＶＤＤに、ＮＭＯＳトランジスタＭ３、Ｍ５のソース・ドレイン間電圧Ｖｄｓ（Ｍ３）、Ｖｄｓ（Ｍ５）は０Ｖに、ＮＭＯＳトランジスタＭ４、Ｍ６のソース・ドレイン間電圧Ｖｄｓ（Ｍ４）、Ｖｄｓ（Ｍ６）は、第１の電源電圧ＶＤＤの略１／２の（第２の電源電圧ＶＤと等しい）電圧となっている。即ち、出力信号Ｖｏｕｔの最高電圧は所望の電源電圧ＶＤＤまで到達するが、ＮＭＯＳトランジスタＭ３〜Ｍ６のソース・ドレイン間電圧は何れの場合でも電源電圧ＶＤＤの略１／２の（第２の電源電圧ＶＤと等しい）電圧を越えることはない。
【００５３】
半導体製造プロセスの微細化によるトランジスタの短チャネル化に伴い、特にＮチャネル型のＭＯＳトランジスタにおいて、ホットキャリアの発生による特性劣化が問題となってきている。特に半導体製造プロセスの微細化に伴いチャネル長が小さいトランジスタを用いる場合には電源電圧５Ｖ程度でもホットキャリアが発生する。ホットキャリアは、ソース領域からドレイン領域に流れる電子が、ドレイン領域近傍において強い電界で加速され、大きなエネルギーを得るために生じ、ドレイン領域近傍の強電界領域に注入された電子は衝突電離によって電子・正孔対を多数発生させる。これらホットキャリアは、過剰なドレイン電流となったり、トランジスタの酸化膜中に注入されたりして、閾値電圧の変動や相互コンダクタンスの低下を引き起こす。
【００５４】
この問題を解決するためには、ドレイン領城端の電界強度を緩和する構造、すなわちオフセットゲート構造等を採用することが最も効果的である。しかしオフセットゲート構造の場合、オン電流が小さくなるため動作スピードの点から見ると必ずしも理想的とはいえず、またチップ上の占有面積も大きいことからコスト高となってしまうという問題があった。
【００５５】
本実施の形態のレベルシフト回路によれば、Ｎチャンネル型ＭＯＳトランジスタＭ３〜Ｍ６のソース・ドレイン間電圧を上記電源電圧（ＶＤＤ）の略１／２に抑えることができる。これにより、これらＭＯＳトランジスタを高耐電圧構造とする必要がないため、プロセス工程を増加することなく、半導体製造プロセスによる微細加工の限度にまで素子サイズを縮小することが可能となって、ドライバＩＣのチップサイズの縮小によるコスト低減が可能となる。また動作スピードの低下もなくホットキャリアの発生を防止でき、特性の劣化がなく高電圧出力、高信頼度が得られるという効果が得られる。
【００５６】
実施の形態２．
図７（ａ）は、プリバッファＧ１（図４）におけるデータ信号のレベル変化の過程を示すブロック図である。同図中、１０１はレベル入力部、１０２は第１のレベルシフト部、１０３は第２のレベルシフト部であり、これ等の各部からの出力信号をＳ０，Ｓ１，Ｓ２として図中に記載している。図７（ｂ）は、これらの出力信号Ｓ０，Ｓ１，Ｓ２のレベルを模式的に示す図であり、出力信号Ｓ０の振幅範囲がグランドレベル（０Ｖ）と電源電圧ＶＤ間であり、出力信号Ｓ１の振幅範囲がグランドレベル（０Ｖ）と電源電圧ＶＤＤ間であり、出力信号Ｓ０の振幅範囲が前記した制御電圧Ｖｃｏｎｔと電源電圧ＶＤＤ間であることを示している。
【００５７】
図８は、図７（ａ）をより詳しく記述した回路構成図であり、図５に示すレベル反転回路４４ｂがレベル入力部１０１に相当し、図５に示すレベルシフト回路４４ａが第１のレベルシフト部１０２に相当し、図５に示すＰＭＯＳトランジスタ４２及びＮＭＯＳトランジスタ４３からなる第２のレベルシフト回路４６が第２のレベルシフト部１０３に相当する。
【００５８】
第２のレベルシフト回路４６は、ＰＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３とで構成され、ＰＭＯＳトランジスタ４２のソース端子は第１の電源電圧ＶＤＤを供給する端子（電源供給端子ＶＤＤ）と接続され、そのドレイン端子はＮＭＯＳトランジスタ４３のドレインと接続されている。ＮチャネルＭＯＳトランジスタ４３のソース端子は前述の制御電圧Ｖｃｏｎｔと接続され、ＰＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３とのゲート端子は第１のレベル変換部の出力信号Ｓ１を入力し、ＰＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３とのドレイン端子は第２のレベルシフト回路４６の出力信号Ｓ２を出力する。
【００５９】
図９は、本発明の駆動装置による実施の形態２のＬＥＤ駆動回路の回路構成を示す回路構成図である。
【００６０】
同図は、図２におけるプリバッファ部Ｇ１及び、その周辺回路で構成されたＬＥＤ駆動回路を示している。プリバッファＧ１，Ｇ２・・・Ｇ４９９２は、すべて同じ構成であるため、ここでは代表してドット１に対応するプリバッファＧ１と、その周辺回路である、ラッチ回路ＬＴ１、インバータ回路５１、ＬＥＤ駆動トランジスタＴｒ１、発光ダイオードＬＤ１、及び制御電圧発生回路６０を示し、以下に説明する。尚、前記したように、制御電圧発生回路６０及びインバータ回路５１は、ドライバＩＣチップ毎に１回路備えられるものである。
【００６１】
プリバッファ部Ｇ１において、アンド回路４１は、その電源部が第２の電源電圧ＶＤを供給する端子（電源供給端子ＶＤ）とグランド間に接続され、その出力がＮＭＯＳトランジスタＭ３、Ｍ５のゲートと接続される一方で、ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２のゲートとも接続される。アンド回路４１の一方の入力端子はラッチ回路ＬＴ１の出力と接続され、他方の入力端子はインバータ回路５１と接続されている。ＰＭＯＳトランジスタＭ１１のソース端子は電源供給端子ＶＤと接続され、ＮＭＯＳトランジスタＭ１２のソースはグランドに接続され、両者のドレイン端子同士が接続されてレベル反転回路（インバータ回路）４４ｂを構成している。
【００６２】
ＰＭＯＳトランジスタ４２のソース端子は電源供給端子ＶＤＤに接続され、ＮＭＯＳトランジスタ４３のソース端子は制御電圧Ｖｃｏｎｔに接続され、両トランジスタ４２，４３のドレイン端子同士、ゲート端子同士はそれぞれ接続されて第２のレベルシフト回路４６を構成している。図９において、ＰＭＯＳトランジスタＭ１、Ｍ７、Ｍ８、Ｍ２、及び４２の各ドレイン端子電圧をｖａ、ｖｂ、ｖｃ、ｖｄ、及びｖｅとし、ＡＮＤ回路４１の出力を入力信号ｖｉｎとして、それぞれ図中に記載している。尚、ここで、第２の電源電圧ＶＤは第１の電源電圧ＶＤＤの略１／２に設定されている。  
【００６３】
また図９において、制御電圧発生回路６０は、ドライバＩＣチップ毎に１回路ずつ設けられて、ＬＥＤの駆動電流を調整するためＬＥＤ駆動トランジスタＴｒｌ、Ｔｒ２〜Ｔｒ４９９２（図２参照）等へ印加される制御電圧Ｖｃｏｎｔを出力する。その構成は実施の形態１で説明した通りであるので、ここでの詳細な説明は省略する。制御電圧発生回路６０のＰＭＯＳトランジスタ６２は、そのゲート長が、前記したようにＬＥＤ駆動トランジスタＴｒｌ、Ｔｒ２〜Ｔｒ４９９２等と相等しいサイズとなる様に構成されている。
【００６４】
基準電圧Ｖｒｅｆは、図示しない基準電圧発生回路より発生され、演算増幅器６１の反転入力端子に印加される。制御電圧発生回路６０は、前記したようにフィードバック制御回路を構成しており、抵抗６３に流れる基準電流Ｉｒｅｆ、即ちＰＭＯＳトランジスタ６２に流れる電流が第１の電源電圧ＶＤＤによらず、基準電圧Ｖｒｅｆと抵抗６３の抵抗値Ｒｒｅｆとによって決定される構成としている。前記したようにＰＭＯＳトランジスタ６２とＬＥＤ駆動トランジスタＴｒ１〜Ｔｒ１９２とは、ＬＥＤ駆動時のゲート電圧がＶｃｏｎｔと等しく、ゲート長が相等しいサイズとなるように構成されているため、カレントミラーの関係にある。
【００６５】
このため、同一ＬＥＤアレイ内の発光ダイオードＬＤ１〜ＬＤ１９２の各駆動電流値を前記基準電流Ｉｒｅｆに比例するものとして一括して調整することができる。ＬＥＤ駆動用トランジスクＴｒ１〜Ｔｒ１９２等とＰＭＯＳトランジスタ６２とは第１の電源電圧ＶＤＤを基準として、制御電圧Ｖｃｏｎｔとの間に発生する電圧差を、ゲート・ソース間電圧としてＬＥＤ駆動用トランジスタＴｒ１〜Ｔｒ１９２やＰＭＯＳトランジスタ６２のＰＭＯＳトランジスタヘ印加することで所定のドレイン電流値を設定している。本実施の形態のＬＥＤ駆動回路においては、後述するように、フリップフロップ回路ＦＦ１等（図２）で構成されたシフトレジスタやアンド回路４１等のロジック制御回路部の電源電圧である第２の電源電圧ＶＤを、発光ダイオード駆動用の電源電圧である第１の電源電圧ＶＤＤと異なる値に設定した場合においても正常に動作させることができる。
【００６６】
図１０は、図９に示すＬＥＤ駆動回路の動作を説明するための、各部における電圧変化波形を示す電圧波形図である。
【００６７】
先ず、時刻ｔ５で示すように、入力信号Ｖｉｎが低レベルの場合、この入力信号Ｖｉｎを直接ゲート端子に受けるＮＭＯＳトランジスタＭ３、Ｍ５がオフに、レベル反転回路４４ｂを介して入力信号Ｖｉｎのレベル反転信号をゲート端子に受けるＮＭＯＳトランジスタＭ４、Ｍ６がオンに、ＮＭＯＳトランジスタＭ４、Ｍ６のオンに伴ってＰＭＯＳトランジスタＭ１がオンに、そしてＰＭＯＳトランジスタＭ２がオフとなっている。従って、出力信号Ｖｄはグランド電圧レベルの０Ｖとなっている。  
【００６８】
このとき、第２のレベルシフト回路４６において、ＰＭＯＳトランジスタ４２がオンに、ＮＭＯＳトランジスタ４３がオフとなっていて、その出力Ｖｅは第２の電源電圧ＶＤＤと略等しい。従ってＬＥＤ駆動トランジスタＴｒ１のゲート・ソース間への電圧印加が無いため該トランジスタが遮断状態にあり、ＬＥＤ素子ＬＤ１の駆動はオフとなっている。
【００６９】
また、ＮＭＯＳトランジスタＭ４のオンに伴ってＰＭＯＳトランジスタＭ７もオンとなっており、ＰＭＯＳトランジスタＭ７のオンに伴ってＭＯＳトランジスタＭ８がオフとなっている。この時、ＮＭＯＳトランジスタＭ４、Ｍ６のソース・ドレイン間電圧Ｖｄｓ（Ｍ４）、Ｖｄｓ（Ｍ６）は０Ｖとなっている。また、ＮＭＯＳトランジスタＭ３のドレイン端子及びＮＭＯＳトランジスタＭ５のソース端子の電圧Ｖｂが第２の電源電圧ＶＤに、ＮＭＯＳトランジスクＭ５のドレイン端子の電圧ｖａが第１の電源電圧ＶＤＤとなっているので、これらＮＭＯＳトランジスタＭ３、Ｍ５のソース・ドレイン間電圧Ｖｄｓ（Ｍ３）、Ｖｄｓ（Ｍ５）は共に第１の電源電圧ＶＤＤの略１／２の（第２電源電圧ＶＤと等しい）電圧となっている。
【００７０】
次に時刻ｔ６で示すように、入力信号ｖｉｎが高レベルの場合、各ＭＯＳトランジスタＭ１〜Ｍ８のオン、オフ状態は低レベルの場合に対して逆の関係となり、出力信号Ｖｄは第１の電源電圧ＶＤＤに、ＮＭＯＳトランジスタＭ３、Ｍ５のソース・ドレイン間電圧Ｖｄｓ（Ｍ３）、Ｖｄｓ（Ｍ５）は０Ｖに、ＮＭＯＳトランジスタＭ４、Ｍ６のソース・ドレイン間電圧Ｖｄｓ（Ｍ４）、Ｖｄｓ（Ｍ６）は、第１の電源電圧ＶＤＤの略１／２の（第２の電源電圧ＶＤと等しい）電圧となっている。
【００７１】
このとき、出力信号Ｖｄは第２の電源電圧ＶＤＤと略等しく、第２のレベルシフト回路４６を構成するＮＭＯＳトランジスタ４３がオンに、ＰＭＯＳトランジスタ４２がオフとなっていて、第２のレベルシフト回路４６の出力Ｖｅは、制御電圧Ｖｃｏｎｔと略等しい電圧にまで降下している。制御電圧Ｖｃｏｎｔは、電源ＶＤＤとの間で所望の電圧差を形成し、この電圧差がＬＥＤ駆動トランジスタＴｒ１のゲート・ソース間に印加されているため、ＬＥＤ駆動トランジスタＴｒ１がオン状態にあって、発光ダイオードＬＤ１へ所定の駆動電流を発生させた状態となっている。
【００７２】
以上のように、図９に示すＬＥＤ駆動回路では、前記したようにシフトレジスタにつながるラッチ回路ＬＴ１等のロジック制御部から出力される振幅ＶＤ（０Ｖと第２の電源電圧ＶＤ間）の制御信号が入力されると、アンド回路４１を通過した同じく振幅ＶＤの制御信号がレベルシフト回路４４ａに入力する。レベルシフト回路４４ａでは、この制御信号を発光ダイオード駆動用の電源電圧である第１の電源電圧ＶＤＤとグランド（０Ｖ）間を遷移する信号レベルに変換し、第２のレベルシフト回路４６では、更に第１の電源電圧ＶＤＤと制御電圧Ｖｃｏｎｔ間を遷移する信号レベルに変換する。これらの信号レベル変換によって、発光ダイオードＬＤ１の駆動電流を発生するのに必要な駆動指令電圧を発生させる。
【００７３】
更に、レベルシフト回路４４ａの最高電圧は、第１の電源電圧ＶＤＤまで到達するが、それを構成するＮチャネル型のＭＯＳトランジスタＭ３〜Ｍ６のソース・ドレイン間電圧は、何れの場合でも第１の電源電圧ＶＤＤの略１／２（第２の電源電圧ＶＤと等しい）の電圧を越えることはない。
【００７４】
また、第２のレベルシフト回路４６の最高出力電圧は、第１の電源電圧ＶＤＤまで到達するが、最低でもＶｃｏｎｔ電圧となり、その電圧差Ｖｇｓは
Ｖｇｓ＝ＶＤＤ−Ｖｃｏｎｔ
であって、電源電圧ＶＤＤと比べて小さい。
このため、第２のレベルシフト回路４６を構成するＭＯＳトランジスタにおいても高耐圧型を用いる必要がない。
【００７５】
以上のように、図９に示すＬＥＤ駆動回路では、発光ダイオードの駆動部の第１の電源電圧ＶＤＤと他の制御回路の第２の電源電圧ＶＤとを異なる電源電圧に設定した場合でも動作させることができ、制御回路の電源電圧を下げることで例えばシフトレジスタによるデータ転送時における消費電流および消費電力の大幅な削減を行うことができる。
更に回路を構成するＭＯＳトランジスタを高耐圧型とする必要がなくなり、このＬＥＤ駆動回路をドライバＩＣに組み込んだ際の、半導体製造プロセスによる微細加工の限度にまで素子サイズを縮小することが可能となって、チップサイズの縮小によるコスト低減が可能となる。
【００７６】
実施の形態３．  
図１１は、本発明のＬＥＤヘッドに基づく実施の形態３のＬＥＤプリントヘッド１２００を示す図である。
【００７７】
同図に示すように、ベース部材１２０１上には、ＬＥＤユニット１２０２が搭載されている。このＬＥＤユニット１２０２は、例えば実施の形態２で示したＬＥＤ駆動回路（図９）を備えて構成された２６個のドライバＩＣチップが実装基板上に搭載されたものである。図１２は、このＬＥＤユニット１２０２の一構成例を示す平面配置図で、実装基板１２０２ｅ上には、１９２個の発光ダイオードを直線状に配列したＬＥＤアレイ１２０２ａが長手方向に沿って２６個配設されている。実装基板１２０２ｅ上には、その他に、各ＬＥＤアレイに対向する位置に２６個の図示しないドライバＩＣチップが同じく長手方向に沿って配設され配線が形成されている電子部品実装、配線及び接続のためのエリア１２０２ｂ、１２０２ｃ、及び外部から制御信号や電源などを供給するためのコネクタ１２０２ｄ等が設けられている。
【００７８】
ＬＥＤアレイ１２０２ａの発光部の上方には、発部から出射された光を集光する光学素子としてのロッドレンズアレイ１２０３が配設されている。このロッドレンズアレイ１２０３は、柱状の光学レンズをＬＥＤアレイ１２０２ａの直線状に配列された発光部に沿って多数配列したもので、レンズホルダ１２０４によって所定位置に保持されている。
【００７９】
このレンズホルダ１２０４は、同図に示すように、ベース部材１２０１及びＬＥＤユニット１２０２を覆うように形成されている。そして、ベース部材１２０１、ＬＥＤユニット１２０２、及びレンズホルダ１２０４は、ベース部材１２０１及びレンズホルダ１２０４に形成された開口部１２０１ａ，１２０４ａを介して配設されるクランパ１２０５によって一体的に挟持されている。従って、ＬＥＤユニット１２０２で発生した光はロッドレンズアレイ１２０３を通して、所定の外部部材に照射される、このＬＥＤプリントヘッド１２００は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
【００８０】
以上のように、本実施の形態のＬＥＤヘッドによれば、ＬＥＤユニット１２０２として、前記した実施形態２で示したＬＥＤ駆動回路（図９）を備えて構成されたドライバＩＣチップが使用されるため、高品質でコスト低減が可能なＬＥＤヘッドを提供することができる。
【００８１】
実施の形態４．
図１３は、本発明の画像形成装置に基づく実施の形態４の画像形成装置１３００の要部構成を模式的に示す要部構成図である。
【００８２】
同図に示すように、画像形成装置１３００内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット１３０１〜１３０４が記録媒体１３０５の搬送経路１３２０に沿ってその上流側から順に配置されている。これらのプロセスユニット１３０１〜１３０４の内部構成は共通しているため、例えばシアンのプロセスユニット１３０３を例にとり、これらの内部構成を説明する。
【００８３】
プロセスユニット１３０３には、像担持体として感光ドラム１３０３ａが矢印方向に回転可能に配置され、この感光体ドラム１３０３ａの周囲にはその回転方向上流側から順に、感光ドラム１３０３ａの表面に電気供給して帯電させる帯電装置１３０３ｂ、帯電された感光体ドラム１３０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置１３０３ｃが配設される。更に、静電潜像が形成された感光体ドラム１３０３ａの表面に、所定色（シアン）のトナーを付着させて顕像を発生させる現像装置１３０３ｄ、及び感光体ドラム１３０３ａの表面に残留したトナーを除去するクリーニング装置１３０３ｅが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源及びギアによって回転させられる。
【００８４】
また、画像形成装置１３００は、その下部に、紙等の記録媒体１３０５を堆積した状態で収納する用紙カセット１３０６を装着し、その上方には記録媒体１３０５を１枚ずつ分離させて搬送するためのホッピングローラ１３０７を配設している。更に、記録媒体１３０５の搬送方向における、このホッピングローラ１３０７の下流側には、ピンチローラ１３０８，１３０９と共に記録媒体１３０５を挟持することによって、記録媒体１３０５の斜行を修正し、プロセスユニット１３０１〜１３０４に搬送するレジストローラ１３１０，１３１１を配設している。これ等のホッピングローラ１３０７及びレジストローラ１３１０，１３１１は、図示しない駆動源及びギアによって連動回転する。
【００８５】
プロセスユニット１３０１〜１３０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ１３１２が配設されている。そして、感光体ドラム１３０１ａ〜１３０４ａ上のトナーを記録媒体１３０５に付着させるために、感光体ドラム１３０１ａ〜１３０４ａの表面とこれらの各転写ローラ１３１２の表面との間に所定の電圧差が生じるように構成されている。
【００８６】
定着装置３１３は、加熱ローラとバックアップローラとを有し、記録媒体１３０５上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ１３１４，１３１５は、定着装置１３１３から排出された記録媒体１３０５を、排出部のピンチローラ１３１６，１３１７と共に挟持し、記録媒体スタッカ部１３１８に搬送する。尚、排出ローラ１３１４，１３１５は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置１３０３ｃとしては、実施形態３で説明したＬＥＤプリントヘッド１２００が用いられる。
【００８７】
次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット１３０６に堆積した状態で収納されている記録媒体１３０５がホッピングローラ１３０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体１３０５は、レジストローラ１３１０，１３１１及びピンチローラ１３０８，１３０９に挟持されて、プロセスユニット１３０１の感光ドラム１３０１ａ及び転写ローラ１３１２に搬送される。その後、記録媒体１３０５は、感光体ドラム１３０１ａ及び転写ローラ１２１２に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム１３０１ａの回転によって搬送される。
【００８８】
同様にして、記録媒体１３０５は、順次プロセスユニット１３０２〜１３０４を通過し、その通過過程で、各露光装置１３０１ｃ〜１３０４ｃにより形成された静電潜像を、現像装置１３０１ｄ〜１３０４ｄによって現像した各色のトナー像がその記録画面に順次転写され重ね合わせられる。そして、その記録面上に各色のトナー像が重ね合わせられた後、定着装置１３１３によってトナー像が定着された記録媒体１３０５は、排出ローラ１３１４，１３１５及びピンチローラ１３１６，１３１７に挟持されて、画像形成装置１３００の外部の記録媒体スタッカ部１３１８に排出される。以上の過程を経て、カラー画像が記録媒体１３０５上に形成される。
【００８９】
以上のように、本実施の形態の画像形成装置によれば、前記した実施の形態３で説明したＬＥＤプリントヘッドを採用するため、高品質でコスト低減が可能な画像形成装置を提供することができる。
【００９０】
また、前記した特許請求の範囲、及び実施の形態において、「上」、「下」と言った言葉を使用したが、これらは便宜上であって、各装置を配置する状態における絶対的な位置関係を限定するものではない。
【産業上の利用可能性】
【００９１】
前記した各実施の形態では、本発明による駆動装置を、光源にＬＥＤを用いた電子写真プリンタに適用した場合について説明したが、同様の方法で光源に有機ＥＬ素子を用いる有機ＥＬヘッドや、サーマルプリンタにおける発熱抵抗体、表示装置における表示素子の列を駆動する場合にも、広く適用することが出来る。
【図面の簡単な説明】
【００９２】
【図１】本発明によるＬＥＤヘッドを採用した画像形成装置の実施の形態１の制御系の要部構成を示すブロック図である。
【図２】ＬＥＤヘッドの内部構成を説明するための要部回路図である。
【図３】ＬＥＤヘッドの動作を説明するためのタイムチャートである。
【図４】図２におけるプリバッファ部、及びプリバッファ部とその周辺回路との接続関係を示す図である。
【図５】本発明によるレベルシフト回路を含むレベル変換部の実施の形態１の回路構成を示す回路図である。
【図６】レベル変換部の動作時における各部の電圧変化波形を示す電圧波形図である。
【図７】（ａ）は、プリバッファにおけるデータ信号のレベル変化の変化過程を示すブロック図であり、（ｂ）は、各過程での出力信号のレベルを模式的に示す図である。
【図８】図７（ａ）をより詳しく記述した回路構成図である。
【図９】本発明の駆動装置による実施の形態２のＬＥＤ駆動回路の回路構成を示す回路構成図である。
【図１０】図９に示すＬＥＤ駆動回路の動作を説明するための、各部における電圧変化波形を示す電圧波形図である。
【図１１】本発明のＬＥＤヘッドに基づく実施の形態３のＬＥＤプリントヘッドを示す図である。
【図１２】実施の形態３のＬＥＤユニットの一構成例を示す平面配置図である。
【図１３】本発明の画像形成装置に基づく実施の形態４の画像形成装置の要部構成を模式的に示す要部構成図である。
【符号の説明】
【００９３】
１  制御系、  ２  モータドライバ、  ３  現像・転写プロセスモータ、  ４  モータドライバ、  ５  用紙送りモータ、  ６  用紙給入口センサ、  ７  用紙排出口センサ、  ８  用紙残量センサ、  ９  用紙サイズセンサ、  １０  印刷制御部、  １９  ＬＥＤヘッド、  ２２  定着器、  ２３  定着器温度センサ、  ２５  帯電用高圧電源、  ２６  転写用高圧電源、  ２７  現像部、  ２８  転写部、  ４１  アンド回路、  ４２  ＰＭＯＳトランジスタ、  ４３  ＮＭＯＳトランジスタ、  ４４  レベル変換部、  ４４ａ  レベルシフト回路、  ４４ｂ  レベル反転回路、  ４４ｃ  レベル固定部、  ４６  第２のレベルシフト回路、  ５１  インバータ回路、  ６０  制御電圧発生回路、  ６１  演算増幅器、  ６２  トランジスタ、  ６３  抵抗、  １０１  レベル入力部、  １０２  第１のレベルシフト部、  １０３  第２のレベルシフト部、  １２００  ＬＥＤプリントヘッド、  １２０１  ベース部材、  １２０２  ＬＥＤユニット、  １２０２ａ  ＬＥＤアレイ、  １２０２ｄ  コネクタ、  １２０３  ロッドレンズアレイ、  １２０４  レンズホルダ、  １２０５  クランパ、  １３００  画像形成装置、  １３０１，１３０２，１３０３，１３０４  プロセスユニット、  １３０１ａ〜１３０４ａ  感光体ドラム、  １３０３ｂ  帯電装置、  １３０３ｃ  露光装置、  １３０３ｄ  現像装置、  １３０３ｅ  クリーニング装置、  １３０５  記録媒体、  １３０６  用紙カセット、  １３０７  ホッピングローラ、  １３０８，１３０９  ピンチローラ、  １３１０，１３１１  レジストローラ、  １３１２  転写ローラ、  １３１３  定着装置、  １３１４，１３１５  排出ローラ、  １３１６，１３１７  ピンチローラ、  １３１８  記録媒体スタッカ部、  Ｍ１，Ｍ２，Ｍ７，Ｍ８，Ｍ１１  ＰＭＯＳトランジスタ、  Ｍ３〜Ｍ６、Ｍ１２  ＮＭＯＳトランジスタ、  Ｇ１〜Ｇ４９９２  プリバッファ、  Ｔｒ１〜Ｔｒ４９９２  ＬＥＤ駆動トランジスタ、  ＦＦ１〜ＦＦ４９９２  フリップフロップ回路、  ＬＤ１〜ＬＤ４９９２  発光ダイオード、  ＬＴ１〜ＬＴ４９９２  ラッチ回路。
【図１】
2008060911.tif 000003
【図２】
2008060911.tif 000004
【図３】
2008060911.tif 000005
【図４】
2008060911.tif 000006
【図５】
2008060911.tif 000007
【図６】
2008060911.tif 000008
【図７】
2008060911.tif 000009
【図８】
2008060911.tif 000010
【図９】
2008060911.tif 000011
【図１０】
2008060911.tif 000012
【図１１】
2008060911.tif 000013
【図１２】
2008060911.tif 000014
【図１３】
2008060911.tif 000015