(57)【要約】【課題】トランジスタの組み合わせが互いに異なる複数種類の半導体装置を製造する場合において、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる半導体装置の製造方法を提供する。【解決手段】第１トランジスタ、第２トランジスタ、及びゲート絶縁膜が厚い第３トランジスタを有する第１半導体装置を製造する場合は、第１トランジスタの第１低濃度不純物領域６ａ、被覆膜２０、第２トランジスタの第２低濃度不純物領域６ｂ、及び第３トランジスタの第３低濃度不純物領域６ｃの順に形成する。第１及び第３トランジスタを有する第２半導体装置を製造する場合は、第１低濃度不純物領域６ａ、被覆膜２０、及び第３低濃度不純物領域６ｃの順に形成する。第２及び第３トランジスタを有する第２半導体装置を製造する場合は、被覆膜２０、第２低濃度不純物領域６ｂ、及び第３低濃度不純物領域６ｃの順に形成する。【選択図】図１
2008244405.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体装置、第２半導体装置、又は第３半導体装置のいずれかを製造する半導体装置の製造方法であって、
前記第１半導体装置は、第１ゲート絶縁膜、第１ゲート電極、及び第１低濃度不純物領域を具備する第１トランジスタと、第２ゲート絶縁膜、第２ゲート電極、及び第２低濃度不純物領域を具備する第２トランジスタと、第３ゲート絶縁膜、第３ゲート電極、及び第３低濃度不純物領域を具備する第３トランジスタを具備し、
前記第２半導体装置は、前記第１トランジスタ及び前記第３トランジスタを具備し、
前記第３半導体装置は、前記第２トランジスタ及び前記第３トランジスタを具備し、
前記第３ゲート絶縁膜は、前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜より厚く、  前記第１半導体装置を製造する場合は、
半導体基板に、前記第１ゲート絶縁膜、前記第２ゲート絶縁膜、及び前記第３ゲート絶縁膜を形成する工程と、
前記第１ゲート絶縁膜の一部上に位置する前記第１ゲート電極、前記第２ゲート絶縁膜の一部上に位置する前記第２ゲート電極、及び前記第３ゲート絶縁膜の一部上に位置する前記第３ゲート電極を形成する工程と、
前記第２ゲート絶縁膜、前記第２ゲート電極、前記第３ゲート絶縁膜、及び前記第３ゲート電極それぞれ上に第１マスク膜を形成する工程と、
前記第１マスク膜及び前記第１ゲート電極をマスクとして、前記第１ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を注入することにより、前記半導体基板に前記第１低濃度不純物領域を形成する工程と、
前記第１マスク膜を除去する工程と、
前記第１乃至第３ゲート絶縁膜それぞれ上、及び前記第１乃至第３ゲート電極それぞれ上に、第１被覆膜を形成する工程と、
前記第１被腹膜上に、前記第１ゲート絶縁膜、前記第１ゲート電極、前記第３ゲート絶縁膜、及び前記第３ゲート電極それぞれの上方に位置する第２マスク膜を形成する工程と、
前記第２マスク膜及び前記第２ゲート電極をマスクとして、前記第１被腹膜及び前記第２ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第２低濃度不純物領域を形成する工程と、
前記第２マスク膜を除去する工程と、
前記第１被腹膜上に、前記第１ゲート絶縁膜、前記第１ゲート電極、前記第２ゲート絶縁膜、及び前記第２ゲート電極それぞれの上方に位置する第３マスク膜を形成する工程と、
前記第３マスク膜及び前記第３ゲート電極をマスクとして、前記第１被腹膜及び前記第３ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第３低濃度不純物領域を形成する工程と、
前記第３マスク膜を除去する工程と、
を具備し、
前記第２半導体装置を製造する場合は、
半導体基板に、前記第１ゲート絶縁膜及び前記第３ゲート絶縁膜を形成する工程と、
前記第１ゲート絶縁膜の一部上に位置する前記第１ゲート電極、及び前記第３ゲート絶縁膜の一部上に位置する前記第３ゲート電極を形成する工程と、
前記第３ゲート絶縁膜上及び前記第３ゲート電極上に第４マスク膜を形成する工程と、
前記第４マスク膜及び前記第１ゲート電極をマスクとして、前記第１ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第１低濃度不純物領域を形成する工程と、
前記第４マスク膜を除去する工程と、
前記第１ゲート絶縁膜上、前記第３ゲート絶縁膜上、前記第１ゲート電極上、及び前記第３ゲート電極上に、前記第１被覆膜と同じ膜厚及び同じ材料である第２被覆膜を、前記第１被覆膜と同一方法で形成する工程と、
前記第２被覆膜上に、前記第１ゲート絶縁膜及び前記第１ゲート電極それぞれの上方に位置する第５マスク膜を形成する工程と、
前記第５マスク膜及び前記第３ゲート電極をマスクとして、前記第２被覆膜及び前記第３ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第３低濃度不純物領域を形成する工程と、
前記第５マスク膜を除去する工程と、
を具備し、
前記第３半導体装置を製造する場合は、
半導体基板に、前記第２ゲート絶縁膜及び前記第３ゲート絶縁膜を形成する工程と、
前記第２ゲート絶縁膜の一部上に位置する前記第２ゲート電極、及び前記第３ゲート絶縁膜の一部上に位置する前記第３ゲート電極を形成する工程と、
前記第２ゲート絶縁膜上、前記第３ゲート絶縁膜上、前記第２ゲート電極上、及び前記第３ゲート電極上に、前記第１被覆膜と同じ膜厚及び同じ材料である第３被覆膜を、前記第１被覆膜と同一方法で形成する工程と、
前記第３被覆膜上に、前記第３ゲート絶縁膜及び前記第３ゲート電極それぞれの上方に位置する第６マスク膜を形成する工程と、
前記第６マスク膜及び前記第２ゲート電極をマスクとして、前記第３被覆膜及び前記第２ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第２低濃度不純物領域を形成する工程と、
前記第６マスク膜を除去する工程と、
前記第３被覆膜上に、前記第２ゲート絶縁膜及び前記第２ゲート電極それぞれの上方に位置する第７マスク膜を形成する工程と、
前記第７マスク膜及び前記第３ゲート電極をマスクとして、前記第３被覆膜及び前記第３ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第３低濃度不純物領域を形成する工程と、
前記第７マスク膜を除去する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記第１マスクを除去する工程、前記第２マスクを除去する工程、前記第３マスクを除去する工程、前記第４マスクを除去する工程、前記第５マスクを除去する工程、前記第６マスクを除去する工程、及び前記第７マスク膜を除去する工程それぞれは、前記半導体基板をＲＣＡ洗浄する工程を具備する請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの組み合わせが互いに異なる複数種類の半導体装置を製造する半導体装置の製造方法に関する。特に本発明は、トランジスタの組み合わせによってトランジスタの特性に差が生じることを抑制できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図１０は、複数種類のトランジスタを有する半導体装置の第１例の構成を説明するための断面図である。本図に示す半導体装置は、第１素子領域１００ａに第１トランジスタを有しており、第２素子領域１００ｂに第２トランジスタを有しており、第３素子領域１００ｃに第３トランジスタを有している。第３トランジスタのゲート絶縁膜１０３ｃは、第１トランジスタのゲート絶縁膜１０３ａ及び第２トランジスタのゲート絶縁膜１０３ｂより厚く、例えばゲート絶縁膜１０３ａ，１０３ｂの２倍以上の厚さを有する。
【０００３】
また、第１トランジスタは低濃度不純物領域１０６ａを有しており、第２トランジスタは低濃度不純物領域１０６ｂを有しており、第３トランジスタは低濃度不純物領域１０６ｃを有している。低濃度不純物領域１０６ａ，１０６ｂ，１０６ｃを形成するとき、ゲート絶縁膜１０３ａは第１素子領域１００ａの全面に形成されており、ゲート絶縁膜１０３ｂは第２素子領域１００ｂの全面に形成されており、ゲート絶縁膜１０３ｃは第３素子領域１００ｃの全面に形成されている。このため、低濃度不純物領域１０６ａを形成するためにはゲート絶縁膜１０３ａを透過するエネルギーで不純物イオンを注入する必要があり、低濃度不純物領域１０６ｂを形成するためにはゲート絶縁膜１０３ｂを透過するエネルギーで不純物イオンを注入する必要があり、低濃度不純物領域１０６ｃを形成するためにはゲート絶縁膜１０３ｃを透過するエネルギーで不純物イオンを注入する必要がある（例えば特許文献１参照）。
【０００４】
なお、低濃度不純物領域１０６ａ，１０６ｂ，１０６ｃの不純物濃度は互いに異なる。このため、低濃度不純物領域１０６ａ〜１０６ｃは、それぞれ互いに異なる不純物導入工程で形成される。
【０００５】
図１１は、複数種類のトランジスタを有する半導体装置の第２例の構成を説明するための断面図である。本図に示す半導体装置は、第２素子領域１００ｂ及び第２トランジスタを有していない点を除いて、図１０に示した半導体装置と同様の構成である。
【０００６】
図１２は、複数種類のトランジスタを有する半導体装置の第３例の構成を説明するための断面図である。本図に示す半導体装置は、第１素子領域１００ａ及び第１トランジスタを有していない点を除いて、図１０に示した半導体装置と同様の構成である。
【０００７】
ところで、図１０〜図１２に示した半導体装置を少量ずつ製造する場合、同一の製造ラインで製造するのがコスト的に有利である。この場合、いずれの半導体装置を形成する場合においても、低濃度不純物領域１０６ａ．１０６ｂ，１０６ｃを形成するときそれぞれの不純物イオン注入条件を変更せずに済むようにするのが、コスト的に有利になる。
【０００８】
上記したように、低濃度不純物領域１０６ａ，１０６ｂ，１０６ｃそれぞれは、ゲート絶縁膜１０３ａ，１０３ｂ，１０３ｃを透過するエネルギーで不純物イオンを注入することにより形成される。このため、図１０に示した半導体装置を形成する場合、図１１に示した半導体装置を形成する場合、及び図１２に示した半導体装置を形成する場合のいずれにおいても、同一の低濃度不純物領域（例えば低濃度不純物領域１０６ａ）を形成するときには、この低位濃度不純物領域上に位置するゲート絶縁膜（例えばゲート絶縁膜３ａ）の厚さが同一であるのが好ましい。
【０００９】
一方、上記したように、低濃度不純物領域１０６ａ〜１０６ｃは、それぞれ互いに異なる不純物導入工程で形成される。各不純物導入工程には、レジストパターンの形成工程及び除去工程が含まれるが、レジストパターンを除去する工程においてゲート絶縁膜１０３ａ〜１０３ｃはわずかに薄くなる。図１０に示した半導体装置は、図１１，１２に示した半導体装置よりトランジスタの数が覆い為、図１０に示した半導体装置において、最後に形成される低濃度不純物領域上に位置するゲート絶縁膜は、図１１，１２に示した半導体装置より薄くなる。この場合、最後に形成される低濃度不純物領域の不純物プロファイルが、図１０に示す半導体装置と、図１１，１２に示す半導体装置とで異なってくる場合がある。
【００１０】
【特許文献１】特開平１１−２８９０８８号公報（図１５）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記したように、トランジスタの組み合わせが互いに異なる複数種類の半導体装置を製造する場合、低濃度不純物領域の不純物プロファイルが半導体装置の種類によって異なってくる場合がある。この場合、半導体装置の種類が異なると、本来同一であるはずのトランジスタの特性に、差が生じてしまう。
【００１２】
本発明は上記のような事情を考慮してなされたものであり、その目的は、トランジスタの組み合わせが互いに異なる複数種類の半導体装置を製造する場合において、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、  第１半導体装置、第２半導体装置、又は第３半導体装置のいずれかを製造する半導体装置の製造方法であって、
前記第１半導体装置は、第１ゲート絶縁膜、第１ゲート電極、及び第１低濃度不純物領域を具備する第１トランジスタと、第２ゲート絶縁膜、第２ゲート電極、及び第２低濃度不純物領域を具備する第２トランジスタと、第３ゲート絶縁膜、第３ゲート電極、及び第３低濃度不純物領域を具備する第３トランジスタを具備し、
前記第２半導体装置は、前記第１トランジスタ及び前記第３トランジスタを具備し、
前記第３半導体装置は、前記第２トランジスタ及び前記第３トランジスタを具備し、
前記第３ゲート絶縁膜は、前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜より厚く、  前記第１半導体装置を製造する場合は、
半導体基板に、前記第１ゲート絶縁膜、前記第２ゲート絶縁膜、及び前記第３ゲート絶縁膜を形成する工程と、
前記第１ゲート絶縁膜の一部上に位置する前記第１ゲート電極、前記第２ゲート絶縁膜の一部上に位置する前記第２ゲート電極、及び前記第３ゲート絶縁膜の一部上に位置する前記第３ゲート電極を形成する工程と、
前記第２ゲート絶縁膜、前記第２ゲート電極、前記第３ゲート絶縁膜、及び前記第３ゲート電極それぞれ上に第１マスク膜を形成する工程と、
前記第１マスク膜及び前記第１ゲート電極をマスクとして、前記第１ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を注入することにより、前記半導体基板に前記第１低濃度不純物領域を形成する工程と、
前記第１マスク膜を除去する工程と、
前記第１乃至第３ゲート絶縁膜それぞれ上、及び前記第１乃至第３ゲート電極それぞれ上に、第１被覆膜を形成する工程と、
前記第１被腹膜上に、前記第１ゲート絶縁膜、前記第１ゲート電極、前記第３ゲート絶縁膜、及び前記第３ゲート電極それぞれの上方に位置する第２マスク膜を形成する工程と、
前記第２マスク膜及び前記第２ゲート電極をマスクとして、前記第１被腹膜及び前記第２ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第２低濃度不純物領域を形成する工程と、
前記第２マスク膜を除去する工程と、
前記第１被腹膜上に、前記第１ゲート絶縁膜、前記第１ゲート電極、前記第２ゲート絶縁膜、及び前記第２ゲート電極それぞれの上方に位置する第３マスク膜を形成する工程と、
前記第３マスク膜及び前記第３ゲート電極をマスクとして、前記第１被腹膜及び前記第３ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第３低濃度不純物領域を形成する工程と、
前記第３マスク膜を除去する工程と、
を具備し、
前記第２半導体装置を製造する場合は、
半導体基板に、前記第１ゲート絶縁膜及び前記第３ゲート絶縁膜を形成する工程と、
前記第１ゲート絶縁膜の一部上に位置する前記第１ゲート電極、及び前記第３ゲート絶縁膜の一部上に位置する前記第３ゲート電極を形成する工程と、
前記第３ゲート絶縁膜上及び前記第３ゲート電極上に第４マスク膜を形成する工程と、
前記第４マスク膜及び前記第１ゲート電極をマスクとして、前記第１ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第１低濃度不純物領域を形成する工程と、
前記第４マスク膜を除去する工程と、
前記第１ゲート絶縁膜上、前記第３ゲート絶縁膜上、前記第１ゲート電極上、及び前記第３ゲート電極上に、前記第１被覆膜と同じ膜厚及び同じ材料である第２被覆膜を、前記第１被覆膜と同一方法で形成する工程と、
前記第２被覆膜上に、前記第１ゲート絶縁膜及び前記第１ゲート電極それぞれの上方に位置する第５マスク膜を形成する工程と、
前記第５マスク膜及び前記第３ゲート電極をマスクとして、前記第２被覆膜及び前記第３ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第３低濃度不純物領域を形成する工程と、
前記第５マスク膜を除去する工程と、
を具備し、
前記第３半導体装置を製造する場合は、
前記第３半導体装置を製造する場合は、
半導体基板に、前記第２ゲート絶縁膜及び前記第３ゲート絶縁膜を形成する工程と、
前記第２ゲート絶縁膜の一部上に位置する前記第２ゲート電極、及び前記第３ゲート絶縁膜の一部上に位置する前記第３ゲート電極を形成する工程と、
前記第２ゲート絶縁膜上、前記第３ゲート絶縁膜上、前記第２ゲート電極上、及び前記第３ゲート電極上に、前記第１被覆膜と同じ膜厚及び同じ材料である第３被覆膜を、前記第１被覆膜と同一方法で形成する工程と、
前記第３被覆膜上に、前記第３ゲート絶縁膜及び前記第３ゲート電極それぞれの上方に位置する第６マスク膜を形成する工程と、
前記第６マスク膜及び前記第２ゲート電極をマスクとして、前記第３被覆膜及び前記第２ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第２低濃度不純物領域を形成する工程と、
前記第６マスク膜を除去する工程と、
前記第３被覆膜上に、前記第２ゲート絶縁膜及び前記第２ゲート電極それぞれの上方に位置する第７マスク膜を形成する工程と、
前記第７マスク膜及び前記第３ゲート電極をマスクとして、前記第３被覆膜及び前記第３ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第３低濃度不純物領域を形成する工程と、
前記第７マスク膜を除去する工程とを具備する。
【００１４】
前記第１半導体装置を製造する場合、前記第１低濃度不純物領域を形成する前にはマスク膜除去工程が存在しない。また、前記第２低濃度不純物領域及び前記第３低濃度不純物領域を形成するときには、前記第１被覆膜が、前記第２ゲート絶縁膜上及び前記第３ゲート絶縁膜上に形成されている。そして前記第２半導体装置を製造する場合において、前記第１低濃度不純物領域を形成する前にはマスク膜除去工程が存在せず、かつ前記第３低濃度不純物領域を形成するときには、前記第２被覆膜が前記第３ゲート絶縁膜上に形成されている。また前記第３半導体装置を製造する場合において、前記第２低濃度不純物領域及び前記第３低濃度不純物領域を形成するときには、前記第１被覆膜と同じ膜厚及び同じ材料である前記第３被覆膜が前記第２ゲート絶縁膜上及び前記第３ゲート絶縁膜上に形成されている。
【００１５】
この結果、前記第１低濃度不純物領域の濃度プロファイルは前記第１及び前記第２半導体装置相互間で略同様になり、前記第２低濃度不純物領域の濃度プロファイルは前記第１及び前記第３半導体装置相互間で略同様になり、前記第３低濃度不純物領域の濃度プロファイルは前記第１〜第３半導体装置相互間で略同様になる。従って、前記第１〜第３半導体装置相互間で、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる。
【００１６】
前記第１マスクを除去する工程、前記第２マスクを除去する工程、前記第３マスクを除去する工程、前記第４マスクを除去する工程、前記第５マスクを除去する工程、前記第６マスクを除去する工程、及び前記第７マスク膜を除去する工程それぞれは、前記半導体基板をＲＣＡ洗浄する工程を具備してもよい。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。図１〜図４は、本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、第１の半導体装置、第２の半導体装置、又は第３の半導体装置を製造する方法である。図１及び図２は、第１の半導体装置の製造方法を説明するための断面図であり、図３は第２の半導体装置の製造方法を説明するための断面図であり、図４は第３の半導体装置の製造方法を説明するための断面図である。
【００１８】
第１の半導体装置は、図２（Ｂ）に示すように、第１素子領域１ａに第１トランジスタを有しており、第２素子領域１ｂに第２トランジスタを有しており、第３素子領域１ｃに第３トランジスタを有している。第１トランジスタのゲート絶縁膜３ａの厚さｔ１と第２トランジスタのゲート絶縁膜３ｂは厚さｔ２が同じ（例えば２ｎｍ以上４ｎｍ以下）であるが、第３トランジスタのゲート絶縁膜３ｃの厚さｔ３は、ゲート絶縁膜３ａ，３ｂより厚い（例えば５ｎｍ以上２０ｎｍ以下）。
【００１９】
第２の半導体装置は、図３（Ｃ）に示すように、第２素子領域１ｂ及び第２トランジスタを有していない点を除いて、第１の半導体装置と同様の構成である。第３の半導体装置は、図４（Ｃ）に示すように、第１素子領域１ａ及び第１トランジスタを有していない点を除いて、第１の半導体装置と同様の構成である。
【００２０】
まず、図１及び図２を用いて、第１の半導体装置の製造工程について説明する。まず図１（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、第１素子領域１ａ、第２素子領域１ｂ、及び第３素子領域１ｃを互いに分離する。
【００２１】
次いで、素子分離膜２をマスクとして、シリコン基板１を熱酸化する。これにより、第３素子領域１ｃに位置するシリコン基板１の全面にはゲート絶縁膜３ｃが形成される。また第１素子領域１ａに位置するシリコン基板１、及び第２素子領域１ｂに位置するシリコン基板１にも、熱酸化膜（図示せず）が形成される。この状態において、ゲート絶縁膜３ｃは必要な厚さを有していない。
【００２２】
次いで、ゲート絶縁膜３ｃ及びその周囲に位置する素子分離膜２上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとしたエッチングにより、第１素子領域１ａ及び第２素子領域１ｂそれぞれに位置する熱酸化膜を除去する。その後、フォトレジスト膜を除去する。次いで、シリコン基板１を熱酸化する。これにより、第１素子領域１ａに位置するシリコン基板１の全面にはゲート絶縁膜３ａが形成され、第２素子領域１ｂに位置するシリコン基板１の全面にはゲート絶縁膜３ｂが形成される。また、ゲート絶縁膜３ｃも厚くなり、必要な厚さになる。
【００２３】
次いで、ゲート絶縁膜３ａ，３ｂ，３ｃ及び素子分離膜２上にポリシリコン膜をＣＶＤ法により形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート絶縁膜３ａ，３ｂ，３ｃそれぞれ上にはゲート電極４ａ，４ｂ，４ｃが形成される。
【００２４】
次いで、図１（Ｂ）に示すように、ゲート絶縁膜３ａ，３ｂ，３ｃ及びゲート電極４ａ，４ｂ，４ｃ上を含む全面上にフォトレジスト膜５０を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ａ上及びゲート電極４ａ上に位置するフォトレジスト膜５０は除去される。次いで、フォトレジスト膜５０、ゲート電極４ａ、及び素子分離膜２をマスクとして、ゲート絶縁膜３ａを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、第１素子領域１ａに位置するシリコン基板１には、第１トランジスタの低濃度不純物領域６ａが形成される。なお、低濃度不純物領域６ａを形成するときのゲート絶縁膜３ａの厚さは、ｔ１である。
【００２５】
その後、図１（Ｃ）に示すように、フォトレジスト膜５０を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ａ，３ｂ，３ｃのうちゲート電極４ａ，４ｂ，４ｃに覆われていない部分は、わずかに除去されて薄くなる。このときの除去量をαとする。
【００２６】
次いでゲート絶縁膜３ａ，３ｂ，３ｃ及びゲート電極４ａ，４ｂ，４ｃ上を含む全面上に、酸化シリコン膜である被覆膜２０を形成する。被覆膜２０の厚さβは、例えばゲート絶縁膜３ｃより薄くゲート絶縁膜３ａ，３ｂより厚い（例えば１０ｎｍ）。次いで、被覆膜２０上にフォトレジスト膜５１を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ｂ及びゲート電極４ｂそれぞれの上方に位置するフォトレジスト膜５１は除去される。次いで、フォトレジスト膜５１、ゲート電極４ｂ、及び素子分離膜２をマスクとして、被覆膜２０及びゲート絶縁膜３ｂを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、第２素子領域１ｂに位置するシリコン基板１には、第２トランジスタの低濃度不純物領域６ｂが形成される。低濃度不純物領域６ｂの不純物濃度は、低濃度不純物領域６ａの不純物濃度より高い。なお、低濃度不純物領域６ｂを形成するとき、ゲート絶縁膜３ｂ及び被覆膜２０の積層膜の厚さは、ｔ２＋β−αである。
【００２７】
その後、図２（Ａ）に示すように、フォトレジスト膜５１を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ａ，３ｂ，３ｃのうちゲート電極４ａ，４ｂ，４ｃに覆われていない部分は、わずかに薄くなる。このときの除去量はαである。
【００２８】
次いで、被覆膜２０上にフォトレジスト膜５２を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ｃ及びゲート電極４ｃそれぞれの上方に位置するフォトレジスト膜５２は除去される。次いで、フォトレジスト膜５２、ゲート電極４ｃ、及び素子分離膜２をマスクとして、ゲート絶縁膜３ｃを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、第３素子領域１ｃに位置するシリコン基板１には、第３トランジスタの低濃度不純物領域６ｃが形成される。低濃度不純物領域６ｃの不純物濃度は、低濃度不純物領域６ａの不純物濃度より低い。なお、低濃度不純物領域６ｃを形成するとき、ゲート絶縁膜３ｃ及び被覆膜２０の積層膜の厚さは、ｔ３＋β−２αである。
【００２９】
その後、図２（Ｂ）に示すように、フォトレジスト膜５２を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。次いで、被覆膜２０上に絶縁膜を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極４ａ，４ｂ，４ｃそれぞれの側壁には、サイドウォール５ａ，５ｂ，５ｃが形成される。この工程において、ゲート絶縁膜３ａ，３ｂ，３ｃのうちゲート電極４ａ，４ｂ，４ｃで覆われていない部分は除去される。また被覆膜２０のうちサイドウォール５ａ，５ｂ，５ｃで覆われていない部分は除去される。
【００３０】
次いで、サイドウォール５ａ，５ｂ，５ｃ、ゲート電極４ａ，４ｂ，４ｃ、及び素子分離膜２をマスクとして、シリコン基板１に不純物を導入する。これにより、第１素子領域１ａに位置するシリコン基板１には、第１トランジスタのソース及びドレインとなる不純物領域７ａが形成され、第２素子領域１ｂに位置するシリコン基板１には、第２トランジスタのソース及びドレインとなる不純物領域７ｂが形成され、第３素子領域１ｃに位置するシリコン基板１には、第３トランジスタのソース及びドレインとなる不純物領域７ｃが形成される。
このようにして、第１の半導体装置が形成される。
【００３１】
次に、図３の各図を用いて、第２の半導体装置の製造工程を説明する。以下、第１の半導体装置と同様の構成については同一の符号を付し、説明を省略する。まず図３（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、第１素子領域１ａ及び第３素子領域１ｃを相互に分離する。次いで、ゲート絶縁膜３ａ，３ｃ及びゲート電極４ａ，４ｃを形成する。これらの形成方法は、第１の半導体装置の製造方法と同様である。
【００３２】
次いで、ゲート絶縁膜３ａ，３ｃ及びゲート電極４ａ，４ｃ上を含む全面上にフォトレジスト膜５０を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ａ上及びゲート電極４ａ上に位置するフォトレジスト膜５０は除去される。次いで、フォトレジスト膜５０、ゲート電極４ａ、及び素子分離膜２をマスクとして、ゲート絶縁膜３ａを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、低濃度不純物領域６ａが形成される。なお、低濃度不純物領域６ａを形成するとき、ゲート絶縁膜３ａの厚さはｔ１である。
【００３３】
その後、図３（Ｂ）に示すように、フォトレジスト膜５０を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ａ，３ｃのうちゲート電極４ａ，４ｃに覆われていない部分は、わずかに薄くなる。このときの除去量はαである。
【００３４】
次いで、ゲート絶縁膜３ａ，３ｃ及びゲート電極４ａ，４ｃ上を含む全面上に被覆膜２０を形成する。次いで、被覆膜２０上にフォトレジスト膜５２を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ｃ及びゲート電極４ｃの上方に位置するフォトレジスト膜５２は除去される。次いで、フォトレジスト膜５２、ゲート電極４ｃ、及び素子分離膜２をマスクとして、被覆膜２０ゲート絶縁膜３ｃを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、低濃度不純物領域６ｃが形成される。なお、低濃度不純物領域６ｃを形成するとき、ゲート絶縁膜３ｃのうちゲート電極４ｃに覆われていない部分の厚さは、ｔ３＋β−αである。
【００３５】
その後、図３（Ｃ）に示すように、フォトレジスト膜５２を除去する。次いで、サイドウォール５ａ，５ｃ、及び不純物領域７ａ，７ｃを形成する。これらの形成方法は、第１の半導体装置の製造方法と同様である。このようにして、第２の半導体装置が形成される。
【００３６】
次に、図４の各図を用いて、第３の半導体装置の製造工程を説明する。以下、第１の半導体装置と同様の構成については同一の符号を付し、説明を省略する。まず図４（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、第２素子領域１ｂ及び第３素子領域１ｃを相互に分離する。次いで、ゲート絶縁膜３ｂ，３ｃ及びゲート電極４ｂ，４ｃを形成する。これらの形成方法は、第１の半導体装置の製造方法と同様である。
【００３７】
次いで、ゲート絶縁膜３ｂ，３ｃ及びゲート電極４ｂ，４ｃ上を含む全面上に被覆膜２０を形成する。次いで、被覆膜２０上にフォトレジスト膜５１を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ｂ及びゲート電極４ｂの上方に位置するフォトレジスト膜５１は除去される。次いで、フォトレジスト膜５２、ゲート電極４ｂ、及び素子分離膜２をマスクとして、被覆膜２０及びゲート絶縁膜３ｂを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、低濃度不純物領域６ｂが形成される。なお、低濃度不純物領域６ｂを形成するときのゲート絶縁膜３ｂと被覆膜２０の積層膜の厚さは、ｔ２＋βである。
【００３８】
その後、図４（Ｂ）に示すように、フォトレジスト膜５１を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ｂ，３ｃのうちゲート電極４ｂ，４ｃに覆われていない部分は、わずかに薄くなる。このときの除去量はαである。
【００３９】
次いで、被覆膜２０上にフォトレジスト膜５２を形成し、このフォトレジスト膜を露光及び現像する。これにより、ゲート絶縁膜３ｃ及びゲート電極４ｃの上方に位置するフォトレジスト膜５２は除去される。次いで、フォトレジスト膜５２、ゲート電極４ｃ、及び素子分離膜２をマスクとして、被覆膜２０及びゲート絶縁膜３ｃを透過するエネルギーでシリコン基板１に不純物イオンを注入する。これにより、低濃度不純物領域６ｃが形成される。なお、低濃度不純物領域６ｃを形成するとき、ゲート絶縁膜３ｃと被覆膜２０の積層膜の厚さは、ｔ２＋β−αである。
【００４０】
その後、図４（Ｃ）に示すように、フォトレジスト膜５１を除去する。次いで、サイドウォール５ｂ，５ｃ、及び不純物領域７ｂ，７ｃを形成する。これらの形成方法は、第１の半導体装置の製造方法と同様である。このようにして、第３の半導体装置が形成される。
【００４１】
図５（Ａ）は、低濃度不純物領域６ａを形成するときにおけるゲート絶縁膜３ａのうちゲート電極４ａで覆われていない部分の厚さ、低濃度不純物領域６ｂを形成するときにおけるゲート絶縁膜３ｂのうちゲート電極４ｂで覆われていない部分の厚さ、及び低濃度不純物領域６ｃを形成するときにおけるゲート絶縁膜３ｃのうちゲート電極４ｃで覆われていない部分の厚さを示す図表である。本図に示すように、第１のトランジスタ及び第２のトランジスタにおいて、低濃度不純物領域６ａを形成するときのゲート絶縁膜３ａの厚さはｔ１で同一である。
【００４２】
また、第１のトランジスタ及び第３のトランジスタにおいて、低濃度不純物領域６ｂを形成するときのゲート絶縁膜３ｂと被覆膜２０の積層膜の厚さは、それぞれｔ２＋β−α、ｔ２＋βであるが、その差は積層膜の膜厚に対してわずかである。同様に、第１〜第３のトランジスタにおいて、低濃度不純物領域６ｃを形成するときのゲート絶縁膜３ｃと被覆膜２０の積層膜の厚さは、それぞれｔ３＋β−２α、ｔ３＋β−α、ｔ３＋β−αであるが、その差は積層膜の膜厚に対してわずかである。
このため、低濃度不純物領域６ａ〜６ｃの不純物プロファイルは、第１〜第３のトランジスタ相互間で略同様になる。
【００４３】
図５（Ｂ）は、比較例であり、例えば被覆膜２０を形成せず、かつ第３の半導体装置において低濃度不純物領域６ｃを形成する前に低濃度不純物領域６ｂを形成した場合の、低濃度不純物領域６ａを形成するときにおけるゲート絶縁膜３ａのうちゲート電極４ａで覆われていない部分の厚さ、低濃度不純物領域６ｂを形成するときにおけるゲート絶縁膜３ｂのうちゲート電極４ｂで覆われていない部分の厚さ、及び低濃度不純物領域６ｃを形成するときにおけるゲート絶縁膜３ｃのうちゲート電極４ｃで覆われていない部分の厚さを示す図表である。本図に示すように、低濃度不純物領域６ｂを形成するときのゲート絶縁膜３ｂの厚さの差は、ゲート絶縁膜３ｂの膜厚に対してある程度大きくなる。このため、低濃度不純物領域６ｂの不純物濃度プロファイルは、第１の半導体装置と第３の半導体装置とで異なってしまう。
【００４４】
以上、第１の実施形態によれば、トランジスタの組み合わせが互いに異なる第１〜第３の半導体装置を製造する場合において、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる。
【００４５】
また、ゲート電極４ａ〜４ｃの側壁にも被覆膜２０が形成されるため、被覆膜２０を形成した後に形成される低濃度不純物領域は、被覆膜２０の厚さ分ゲート電極から離れて形成される。この隙間は不純物を熱拡散することにより埋まる。また、第１のトランジスタはゲート電極３ａが薄いため、低濃度不純物領域６ａの濃度プロファイルに要求される精度は高い。しかし、低濃度不純物領域６ａの不純物濃度は薄いため、低濃度不純物領域６ａが、被覆膜２０の厚さ分ゲート電極４ａから離れて形成された場合、低濃度不純物領域６ａがゲート電極の下方近傍まで熱拡散しても、熱拡散後の不純物プロファイルにばらつきが生じやすくなる。
【００４６】
しかし、本実施形態では、第１のトランジスタの低濃度不純物領域６ａを形成した後に被覆膜２０を形成しているため、低濃度不純物領域６ａはゲート電極４ａから離れない。従って、低濃度不純物領域６ａの不純物プロファイルにばらつきが生じることが抑制される。
【００４７】
図６、図７、及び図８の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、第１の半導体装置の製造工程において第２トランジスタの低濃度不純物領域６ｂ、被覆膜２０、第１トランジスタの低濃度不純物領域６ａ、第３トランジスタの低濃度不純物領域６ｃの順にこれらを形成する点、第２の半導体装置の製造工程において被覆膜２０、低濃度不純物領域６ｃ、低濃度不純物領域６ａの順にこれらを形成する点、及び第３の半導体装置の製造工程において低濃度不純物領域６ｂ、被覆膜２０、及び低濃度不純物領域６ｃの順にこれらを形成する点を除いて、第１の実施形態と略同様である。以下、第１の実施形態と同様の構成については同一の符号を付し、説明を省略する。
【００４８】
まず、図６の各図を用いて、第１の半導体装置の製造工程に付いて説明する。まず図６（Ａ）に示すように、シリコン基板１に素子分離膜２、ゲート絶縁膜３ａ，３ｂ，３ｃ、及びゲート電極４ａ，４ｂ，４ｃを形成する。これらの形成方法は第１の実施形態と同様である。次いで、素子分離膜２、ゲート絶縁膜３ａ，３ｂ，３ｃ、及びゲート電極４ａ，４ｂ，４ｃそれぞれ上にフォトレジスト膜５１を形成し、ゲート絶縁膜３ｂ，４ｂ上に位置するフォトレジスト膜５１を除去する。次いで、フォトレジスト膜５１、ゲート電極４ｂ、及び素子分離膜２をマスクとして、ゲート絶縁膜３ｂを透過するエネルギーで不純物を注入する。これにより、低濃度不純物領域６ｂが形成される。このときのゲート絶縁膜３ｂの厚さはｔ２である。
【００４９】
その後、図６（Ｂ）に示すように、フォトレジスト膜５１を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ａ，３ｂ，３ｃのうちゲート電極４ａ，４ｂ，４ｃに覆われていない部分は、わずかに薄くなる。このときの除去量はαである。
【００５０】
次いで、被覆膜２０を形成する。次いで、被覆膜２０上にフォトレジスト膜５０を形成し、フォトレジスト膜５０を用いて、低濃度不純物領域６ａを、第１の実施形態と同様の手法により形成する。このときのゲート絶縁膜３ａのうちゲート電極４ａに覆われていない部分の厚さはｔ１＋β−αである。なお、
【００５１】
その後、図６（Ｃ）に示すように、フォトレジスト膜５０を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。次いで、フォトレジスト膜５２（本図では図示せず）を形成し、フォトレジスト膜５２を用いて、低濃度不純物領域６ｃを、第１の実施形態と同様の手法により形成する。このときのゲート絶縁膜３ｃのうちゲート電極４ｃに覆われていない部分の厚さはｔ３＋β−２αである。
【００５２】
その後、フォトレジスト膜５２を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。次いで、低濃度不純物領域６ｃ、サイドウォール５ａ，５ｂ，５ｃ、及び不純物領域７ａ，７ｂ，７ｃを形成する。これらの形成方法は第１の実施形態と同様である。
このようにして、第１の半導体装置が形成される。
【００５３】
次に、図７の各図を用いて、第２の半導体装置の製造工程について説明する。まず図７（Ａ）に示すように、シリコン基板１に素子分離膜２、ゲート絶縁膜３ａ，３ｃ、及びゲート電極４ａ，４ｃを形成する。これらの形成方法は第１の実施形態と同様である。次いで、被覆膜２０を形成する。次いで、被覆膜２０上にフォトレジスト膜５０を形成し、ゲート絶縁膜３ａ及びゲート電極４ａそれぞれの上方に位置するフォトレジスト膜５０を除去する。次いで、フォトレジスト膜５０をマスクとして、ゲート絶縁膜３ａ及びフォトレジスト膜５０を透過するエネルギーで不純物を注入する。これにより、低濃度不純物領域６ａが形成される。このときのゲート絶縁膜３ａと被覆膜２０の積層膜の厚さはｔ１＋βである。
【００５４】
その後、図７（Ｂ）に示すように、フォトレジスト膜５０を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ａ，３ｃのうちゲート電極４ａ，４ｃに覆われていない部分は、わずかに薄くなる。このときの除去量はαである。
【００５５】
次いで、被覆膜２０上にフォトレジスト膜５２を形成し、フォトレジスト膜５２を用いて、低濃度不純物領域６ｃを、第１の実施形態と同様の手法により形成する。このときのゲート絶縁膜３ｃと被覆膜２０の積層膜の厚さはｔ３＋β−αである。
【００５６】
その後、図７（Ｃ）に示すように、フォトレジスト膜５２を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。次いで、サイドウォール５ａ，５ｃ、及び不純物領域７ａ，７ｃを形成する。これらの形成方法は第１の実施形態と同様である。
このようにして、第２の半導体装置が形成される。
【００５７】
次に、図８の各図を用いて、第３の半導体装置の製造工程について説明する。まず図８（Ａ）に示すように、シリコン基板１に素子分離膜２、ゲート絶縁膜３ｂ，３ｃ、及びゲート電極４ｂ，４ｃを形成する。これらの形成方法は第１の実施形態と同様である。次いで、フォトレジスト膜５１を形成し、フォトレジスト膜５１を用いて、低濃度不純物領域６ｂを第１の実施形態と同様の手法により形成する。このときのゲート絶縁膜３ｂの厚さはｔ２である。
【００５８】
その後、図８（Ｂ）に示すように、フォトレジスト膜５１を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。これらの工程のうちＲＣＡ洗浄工程において、ゲート絶縁膜３ｂ，３ｃのうちゲート電極４ｂ，４ｃに覆われていない部分は、わずかに薄くなる。このときの除去量はαである。
【００５９】
次いで、被覆膜２０及びフォトレジスト膜５２を形成し、フォトレジスト膜５２を用いて、低濃度不純物領域６ｃを、第１の実施形態と同様の手法により形成する。このときのゲート絶縁膜３ｃのうちゲート電極４ｃに覆われていない部分の厚さはｔ３＋β−αである。
【００６０】
その後、図８（Ｃ）に示すように、フォトレジスト膜５２を酸素プラズマで灰化し、さらに残渣をＲＣＡ洗浄で除去する。次いで、サイドウォール５ｂ，５ｃ、及び不純物領域７ｂ，７ｃを形成する。これらの形成方法は第１の実施形態と同様である。
このようにして、第３の半導体装置が形成される。
【００６１】
図９は、低濃度不純物領域６ａを形成するときのゲート絶縁膜３ａの厚さ、低濃度不純物領域６ｂを形成するときのゲート絶縁膜３ｂの厚さ、及び低濃度不純物領域６ｃを形成するときのゲート絶縁膜３ｃの厚さを示す図表である。本図に示すように、第１のトランジスタ及び第３のトランジスタにおいて、低濃度不純物領域６ｂを形成するときのゲート絶縁膜３ａの厚さはｔ２で同一である。
【００６２】
また、第１のトランジスタ及び第２のトランジスタにおいて、低濃度不純物領域６ａを形成するときのゲート絶縁膜３ａと被覆膜２０の積層膜の厚さは、それぞれｔ１＋β−α、ｔ１＋βであるが、その差は積層膜の膜厚に対してわずかである。同様に、第１〜第３のトランジスタにおいて、低濃度不純物領域６ｃを形成するときのゲート絶縁膜３ｃと被覆膜２０の積層膜の厚さは、それぞれｔ３＋β−２α、ｔ３＋β−α、ｔ３＋β−αであるが、その差は積層膜の膜厚に対してわずかである。
このため、低濃度不純物領域６ａ〜６ｃの不純物プロファイルは、第１〜第３のトランジスタ相互間で略同様になる。
以上、本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００６３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第１及び第２の実施形態それぞれの第１〜第３の半導体装置の製造工程において、ゲート電極４ａ〜４ｃを形成した後、いずれの低濃度不純物領域も形成しない状態で、被覆膜２０を形成しても良い。
【図面の簡単な説明】
【００６４】
【図１】第１の実施形態に係る半導体装置の製造方法において第１半導体装置の製造方法を説明するための断面図。
【図２】図１の次の工程を説明するための断面図。
【図３】第２半導体装置の製造方法を説明するための断面図。
【図４】第３半導体装置の製造方法を説明するための断面図。
【図５】（Ａ）は本実施形態における低濃度不純物領域形成時のゲート絶縁膜の厚さを示す図表、（Ｂ）は比較例としての各低濃度不純物領域形成時のゲート絶縁膜の厚さを示す図表。
【図６】第２の実施形態に係る半導体装置の製造方法において第１半導体装置の製造方法を説明するための断面図。
【図７】第２半導体装置の製造方法を説明するための断面図。
【図８】第３半導体装置の製造方法を説明するための断面図。
【図９】本実施形態における低濃度不純物領域形成時のゲート絶縁膜の厚さを示す図表。
【図１０】複数種類のトランジスタを有する半導体装置の第２例を説明する断面図。
【図１１】複数種類のトランジスタを有する半導体装置の第２例を説明する断面図。
【図１２】複数種類のトランジスタを有する半導体装置の第３例を説明する断面図。
【符号の説明】
【００６５】
１…シリコン基板、１ａ，１００ａ…第１素子領域、１ｂ，１００ｂ…第２素子領域、１ｃ，１００ｃ…第３素子領域、２…素子分離膜、３ａ，３ｂ、３ｃ，１０３ａ，１０３ｂ，１０３ｃ…ゲート絶縁膜、４ａ，４ｂ，４ｃ…ゲート電極、５ａ，５ｂ，５ｃ…サイドウォール、６ａ，６ｂ，６ｃ，１０６ａ，１０６ｂ，１０６ｃ…低濃度不純物領域、７ａ，７ｂ，７ｃ…不純物領域、２０…被覆膜、５０，５１，５２…フォトレジスト膜
【図１】
2008244405.tif 000003
【図２】
2008244405.tif 000004
【図３】
2008244405.tif 000005
【図４】
2008244405.tif 000006
【図５】
2008244405.tif 000007
【図６】
2008244405.tif 000008
【図７】
2008244405.tif 000009
【図８】
2008244405.tif 000010
【図９】
2008244405.tif 000011
【図１０】
2008244405.tif 000012
【図１１】
2008244405.tif 000013
【図１２】
2008244405.tif 000014