(57)【要約】     【課題】膜特性が均一で、かつ、効率良く成膜及び装置のメンテナンスを行うことが可能なプラズマＣＶＤ技術を提供する。    【解決手段】本発明方法は、真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、一対の放電電極のうち基板配置電極９側に配置した基板１０上に原料ガスの薄膜をプラズマＣＶＤ法によって成膜するものである。原料ガスとしてシリコンを含有するガスを基板配置電極９と基板配置電極９に対向するシャワープレート４間において基板配置電極９上の基板１０に向って導き、基板配置電極９に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、基板配置電極９及びシャワープレート４間に生成されるグロー放電によって基板１０上にシリコン系薄膜を成膜する工程を有する。【選択図】  図１
2008205279.tif 000002
【特許請求の範囲】
【請求項１】
真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマＣＶＤ法によって成膜する薄膜の成膜方法であって、
前記原料ガスとしてシリコンを含有するガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上にシリコン系薄膜を成膜する工程を有する薄膜の成膜方法。
【請求項２】
請求項１記載の発明において、前記対向電極が接地電位となるように制御する薄膜の成膜方法。
【請求項３】
請求項１又は２のいずれか１項記載の発明において、前記原料ガスとして、ボロン又はリンを含有させた原料ガスを用いる薄膜の成膜方法。
【請求項４】
請求項１乃至３のいずれか１項記載の発明において、当該成膜中に当該基板を加熱する工程を有する薄膜の成膜方法。
【請求項５】
原料ガスを導入可能な真空処理槽と、
前記真空処理槽内にほぼ平行に対向離間配置された一対の放電電極であって、基板を配置する基板配置電極と、当該真空処理槽内に導入された前記原料ガスを複数の微細口によって通過させて前記基板配置電極に向って当該原料ガスを導くように構成された対向電極とを有する放電電極と、
前記基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加するように構成された電源供給部と、
を有する成膜装置。
【請求項６】
請求項５記載の発明において、前記対向電極が接地電位となるように構成されている薄膜の成膜装置。
【請求項７】
請求項５又は６のいずれか１項記載の発明において、前記基板配置電極を加熱する加熱手段が設けられている薄膜の成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマを用いて原料ガスを分解して基板上に薄膜を形成するプラズマＣＶＤに関する技術に関し、特に太陽電池等に用いるアモルファスシリコン薄膜の成膜に適用可能な技術に関する。
【背景技術】
【０００２】
従来より、アモルファスシリコン（Ａ−Ｓｉ）は、シリコンをその半導体層とした薄膜太陽電池などのデバイスや液晶ディスプレイ（ＬＣＤ）や有機エレクトロルミネッセンス（ＯＬＥＤ）などのデバイスの画素部の素子回路として使用されている、ＴＦＴの材料として用いられている。
このようなアモルファスシリコン膜を基板上に形成する方法としては、以前からプラズマＣＶＤ装置を使用したプラズマＣＶＤ法が用いられている。
【０００３】
図５の符号１０１は従来技術の成膜装置（プラズマＣＶＤ装置）の概略構成を示している。
この成膜装置１０１は、真空フランジ１０２と真空チャンバー１０３からなる真空処理槽１０４を有している。ここで、真空フランジ１０２は、絶縁フランジ１０９によって接地電位に対してフローティング状態にされている。
真空処理槽１０４内部の天井部分にはシャワーヘッド１０５が配置されシャワーヘッド１０５にはシャワープレート１０６が取り付けられている。
【０００４】
一方、真空処理槽１０４内部の底部には、基板１１０を載置保持するサセプタ１０７が配置されている。なお、サセプタ１０７内には、加熱用のヒータ１０８が内蔵されている。
また、真空処理槽１０４の外部には、ガス供給系１１１が配置され、このガス供給系１１１からシャワーヘッド１０５内部に原料ガスを供給するように構成されている。
【０００５】
なお、この例では、真空処理槽１０４の外部にフッ素ガス供給系１１２と外部プラズマ源１１３が設けられ、この外部プラズマ源１１３でフッ素ガスを分解し、これによるフッ素ラジカルを真空処理槽１０４内の成膜空間に供給するように構成されている。
また、シャワーヘッド１０５内部には、同図に示すように、公知のリフレクタ板１１４が設けられている。
【０００６】
さらに、高周波電源１３２及びこれに対応する整合器１３１の組み合わせからなる電源供給部１３０が設けられている。この電源供給部１３０は、真空フランジ１０２の本体の中心１点を介してシャワーヘッド１０５に接続され更にシャワープレート１０６に接続されている。
【０００７】
この成膜装置１０１を用いて基板１１０表面に薄膜を形成するには、真空排気系１２０を動作させ、真空処理槽１０４内を真空雰囲気にした後、この真空雰囲気を維持したまま基板１１０をサセプタ１０７上に保持させる。
シャワープレート１０６には複数の放出口１０６ａが設けられており、ガス供給系１１１からシャワーヘッド１０５の内部空間に原料ガス１４０を供給すると、放出ロ１０６ａから放出された原料ガス１４０が基板１１０に向って放出される。
【０００８】
ここで、電源供給部１３０を起動し、サセプタ１０７と真空処理槽１０４とを接地電位に置いた状態で、真空フランジ１０２を介してシャワーヘッド１０５に高周波電圧を印加すると、シャワープレート１０６の放出ロ１０６ａから放出された原料ガス１４０は、シャワープレート１０６をカソードとし基板ホルダ（図示せず）をアノードとする容量結合方式（ＣＣＰ方式）のグロー放電現象が発生しこれにより真空処理槽１０４の内部空間において活性化する。
【０００９】
この状態では、基板１１０はサセプタ１０７に内蔵されたヒータ１０８によって予め所定温度に加熱されており、活性化した原料ガス１４０が基板１１０表面に到達すると、加熱によって原料ガス１４０が反応し、基板１１０表面に反応生成物が堆積する。
【００１０】
ここで、例えば原料ガス１４０がモノシランと水素とを含む場合には、反応生成物として多量の水素を含有したシリコンが堆積して基板１１０表面にアモルファスシリコン膜が形成される。
なお、この従来技術では、フッ素ガス供給系１１２と外部プラズマ源１１３を設け、外部プラズマ源１１３でフッ素ガスを分解し、これによるフッ素ラジカルを成膜空間に供給することでシリコン系堆積物を昇華除去し、成膜空間の清浄性を保つようにしている。
【００１１】
このような従来のプラズマＣＶＤ法では通常１３．５６ＭＨｚを発振周波数とする高周波電源を使用することが一般的である（例えば、特許文献１〜３参照）。プラズマＣＶＤ装置で量産に対応できる成膜速度を得るには、成膜空間の圧力を１００Ｐａ〜３００Ｐａにすることが多く、この圧力条件においては電圧が印加されるシャワープレート１０６と接地電極であるサセプタ１０７の間の電極間距離は、１５〜２５ｍｍ程度にすることが一般的である。
【００１２】
このような成膜空間で一様の密度のプラズマを生成するためには、放電電極間の平行さが求められており、長期間に亘って加熱される板状金属部材（多くの場合はアルミニウム製）を平行に保つような加工を施すことは難しく、特に昨今の各辺の長さが２〜３ｍ程度の矩形状基板面積の部材に対しては著しく困難である。
そして、このような例えば放電電極に１．５ｍｍの歪みが生じた場合、本来の１５ｍｍという電極間距離に対し、相対的な誤差が１０％にもなってしまう。
【００１３】
また、１３．５６ＭＨｚという高周波を発振周波数とすることは昨今のＬＣＤや太陽電池の生産に使用される基板の大型化に伴う装置の大型化による、カソードとしてのシャワープレートの面積増大により、電極面内の電位も不均一性が増大し、従来の高周波電圧の印加方法では原料ガスを均一に活性化することが原理的に困難になっている。これは高周波特有の定在波の存在に起因する問題である。
また従来技術の方式では、電極間空間のほぼ全領域にプラズマが生成されるため、高周波印加電極と基板を置いた接地電極の両方にほぼ同量の堆積がなされる。
【００１４】
その結果、基板表面への堆積効率はおよそ５０％程度に過ぎず、しかも基板表面以外ヘの堆積物除去のためのフッ素ラジカルによる除去時間が多く必要であり、生産効率性を落とす大きな要因になっている。
またプラズマＣＶＤに使用するフッ素系ガスとしては一般的に三フッ化窒素ガス（ＮＦ3）が使用されるが、この種のガスは地球温暖化に悪影響を及ぼし、またガス自体が非常に高価であることも問題である。
【特許文献１】特許第３５６３０９２号公報
【特許文献２】特開平４−２３４１２１号公報
【特許文献３】特開平５−１６２９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は上記従来技術の課題を考慮してなされたもので、その目的とするところは、膜特性が均一で、かつ、効率良く成膜及び装置のメンテナンスを行うことが可能なプラズマＣＶＤ技術を提供することにある。
また、本発明の他の目的は、地球温暖化に悪影響を及ぼすフッ素系ガスの消費量を削減可能なプラズマＣＶＤ技術を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するためになされた請求項１記載の発明は、真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマＣＶＤ法によって成膜する薄膜の成膜方法であって、前記原料ガスとしてシリコンを含有するガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上にシリコン系薄膜を成膜する工程を有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記対向電極が接地電位となるように制御するものである。
請求項３記載の発明は、請求項１又は２のいずれか１項記載の発明において、前記原料ガスとして、ボロン又はリンを含有させた原料ガスを用いるものである。
請求項４記載の発明は、請求項１乃至３のいずれか１項記載の発明において、当該成膜中に当該基板を加熱する工程を有するものである。
請求項５記載の発明は、原料ガスを導入可能な真空処理槽と、前記真空処理槽内にほぼ平行に対向離間配置された一対の放電電極であって、基板を配置する基板配置電極と、当該真空処理槽内に導入された前記原料ガスを複数の微細口によって通過させて前記基板配置電極に向って当該原料ガスを導くように構成された対向電極とを有する放電電極と、前記基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加するように構成された電源供給部と、有する成膜装置である。
請求項６記載の発明は、請求項５記載の発明において、前記対向電極が接地電位となるように構成されているものである。
請求項７記載の発明は、請求項５又は６のいずれか１項記載の発明において、前記基板配置電極を加熱する加熱手段が設けられているものである。
【００１７】
従来技術では、放電電極間への印加電圧は１３．５６ＭＨｚなどの高周波であり、放電電極間距離が２０ｍｍ程度と近く、両電極近傍の薄いシースを除き、電極間のほぼ全域でグロー放電が生成される。このためグロー放電で分解されたラジカル種は基板表面と対向電極表面にほぼ５０％づつ堆積する。
【００１８】
一方、本発明のように、放電電極のうち基板配置電極への印加電圧を１００ｋＨｚ以上１ＭＨｚ以下にした場合、基板配置電極近傍にプラズマ放電が張り付く（偏在する）現象が見られる。その結果、本発明によれば、基板近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板表面に堆積を行うことができる。
【００１９】
このように基板配置電極近傍にプラズマが張り付くのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くなること、また質量の大きいイオンも低周波数に追従して振動することが主な理由と考えている。
【００２０】
また、本発明によれば、基板配置電極近傍へのプラズマの張り付きにより、成膜材料の堆積が基板表面に対して積極的に行われることから、成膜ガス噴出に起因する電極や真空処理槽内壁への成膜材料の付着の削減が可能になる。
【００２１】
このため、デバイス量産装置で従来行われていたＮＦ3など温暖化ガスを使用した内部クリーニング作業の時間及び温暖化ガスの消費量が大幅に削減でき、地球環境悪化防止への貢献及び装置の運転費用の削減につながる。
【００２２】
さらに、印加電圧の周波数が従来の１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極間距離を広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として３ｍ×３ｍサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
【００２３】
本発明において、当該成膜中に当該基板を加熱するようにすれば、シリコン系薄膜の導電性や膜内部の分子結合状態を制御することができる。
【００２４】
本発明において、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン（ホウ素）を添加すれば、ｐ型シリコン半導体層形成することができる。
また、原料ガスにリンを添加すれば、ｎ型シリコン半導体層形成することができる。
【００２５】
そして、本発明に係る成膜装置によれば、上述したように均一なプラズマを生成して均一なシリコン系薄膜を効率良く成膜可能で、しかもメンテナンスが容易なプラズマＣＶＤ装置を提供することができる。
【発明の効果】
【００２６】
本発明によれば、膜特性が均一で、かつ、効率良く成膜及び装置のメンテナンスを行うことが可能なプラズマＣＶＤ技術を提供することができる。
また、本発明によれば、地球温暖化に悪影響を及ぼすフッ素系ガスの消費量を削減可能なプラズマＣＶＤ技術を提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図１は、本発明に係る成膜装置の実施の形態の概略断面構成図である。
図１に示すように、本実施の形態の成膜装置１は、真空排気系２０に接続され金属材料（アルミニウム等）から構成される真空処理槽２を有している。ここで、真空処理槽２は、接地電位となるようにその電位が設定されている。
【００２８】
真空処理槽２内部の天井部分にはシャワーヘッド３が配置され、このシャワーヘッド３には、後述する真空処理槽２底部のサセプタ５と対向するようにシャワープレート（放電電極）４が取り付けられている。このシャワープレート４には、多数の微細な放出口４ａが設けられている。
【００２９】
なお、本実施の形態の場合、シャワープレート４は接地電位に設定されるため、温水循環方式の他、電気的な加熱手段によって加熱するように構成することもできる。
そして、真空処理槽２外部に設けられたガス供給系１１からシャワーヘッド３内部に原料ガス（例えば、ＳｉＨ4）を供給するように構成されている。
【００３０】
なお、シャワーヘッド３内部には、同図に示すように、リフレクタ板１４が設けられている。
また、本実施の形態では、真空処理槽２の外部にフッ素ガス供給系１２と外部プラズマ源１３が設けられ、フッ素ガス供給系１２から供給されたフッ素ガスを外部プラズマ源１３で分解し、これによるフッ素ラジカルを、上述のシャワーヘッド３を介して真空処理槽２内の成膜空間に供給するように構成されている。
【００３１】
これは、シリコン系堆積物を昇華除去し、成膜空間の清浄性を保つためのものである。すなわち、この処理はシャワープレート４表面への堆積物が基板１０表面に剥がれ落ち、異物となることを防止することを主な目的としており、液晶ディスプレイの量産装置などにおいては、代表的には数枚〜１０数枚の基板を成膜処理する毎に行われる。
また、真空処理槽２内部の底部には、基板１０を載置保持するサセプタ５が配置されている。
【００３２】
本実施の形態の場合、サセプタ５は、ヒーター７を内蔵する金属製のサセプタ本体６上に平板状の絶縁板８が密着して設けられ、さらに、この絶縁板８上に平板状の金属製の基板配置電極（放電電極、印加電極）９が密着して設けられている。
【００３３】
本発明の場合、特に限定されることはないが、フッ素による腐食が少ない観点からは、絶縁板８の材料としては、例えば、アルミナ（酸化アルミニウム）を用いることが好ましい。
この場合、基板１０の加熱温度との関係にもよるが、基板１０への熱伝導効率等を考慮すると、絶縁板８の厚さは、５〜１０ｍｍに設定することが好ましい。すなわち、絶縁板８の厚さが１０ｍｍより大きくなると、基板１０に対する熱伝導効率が悪くなるおそれがある。他方、絶縁板８の厚さが５ｍｍより薄くなると、静電容量の増大に起因する電力のロスの問題や、取り扱い時における破損の問題が発生するおそれがある。
【００３４】
また、本発明の場合、特に限定されることはないが、良好な熱伝導、低抵抗、高腐食耐性の観点からは、基板配置電極９の材料としては、例えば、アルミニウムを用いることが好ましい。
ここで、基板配置電極９は、交流電源３１及びこれに対応する整合器３２の組み合わせからなる電源供給部３０に接続され、この電源供給部３０から基板配置電極９に対して後述する低周波交流電圧を印加するようになっている。
【００３５】
一方、本発明の場合、放電電極のうち電圧を印加する電極に対する電圧の周波数が従来のＭＨｚ帯からｋＨｚ帯に低下するため、従来技術に比べて放電電極間の距離は大きくなる。
この場合、特に限定されることはないが、後述する１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加する条件においては、放電電極であるシャワープレート４と基板配置電極９とを、３０〜１５０ｍｍのほぼ平行間隔に設定することが好ましい。
【００３６】
このような構成を有する本実施の形態の成膜装置１を用いて基板１０表面に薄膜を形成するには、真空排気系２０を動作させ、真空処理槽内を真空雰囲気にした後、この真空雰囲気を維持したまま基板１０をサセプタ５の基板配置電極９上に載置保持させる。
そして、ガス供給系１１からシャワーヘッド３の内部空間に原料ガスを供給し、シャワープレート４の放出ロ４ａから放出された原料ガス４０を基板１０に向って導くようにする。
【００３７】
本発明の場合、特に限定されることはないが、アモルファスシリコン膜を形成する場合、汎用性の観点からは、シリコンを含有する原料ガスとしては、ＳｉＨ4（モノシラン）ガス、Ｓｉ2Ｈ6（ジシラン）ガス、これらに水素（Ｈ2）ガスを添加したガスを単独又は混合して用いることができる。
【００３８】
この他にも、シリコン窒化膜を形成する場合には、ＳｉＨ4とＮＨ3（アンモニア）、シリコン酸化膜を形成する場合には、ＳｉＨ4とＮ2Ｏ（二酸化窒素）若しくはＳｉＨ4とＯ2（酸素）若しくはＴＥＯＳ（テトラエトキシシラン）とＯ2（酸素）を用いてことができる。
【００３９】
また、上述した原料ガスに希釈ガス（例えば、Ａｒ、Ｎ2）を添加したガスを用いることもできる。
なお、モノシランガスに対する水素ガスの流量を十分に大きく（１０倍以上）すると、微結晶のシリコン薄膜を形成できることが本発明者らによって確認されている。
【００４０】
一方、本発明によって、ＳｉＨ4とＨ2から得られるアモルファスシリコン膜は、真性半導体の特性を示す。
このため、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン（ホウ素）を添加すれば、ｐ型シリコン半導体層形成することができる。
また、原料ガスにリンを添加すれば、ｎ型シリコン半導体層形成することができる。
【００４１】
本発明の場合、特に限定されることはないが、放電安定性、及び得られる成膜速度向上の観点からは、原料ガス４０を導入した状態で、真空処理槽２内の圧力を、１０Ｐａ〜５００Ｐａに設定することが好ましく、より好ましくは、５０Ｐａ〜１３３Ｐａである。
【００４２】
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。
【００４３】
本発明では、上述したように、基板配置電極９に対して１００ｋＨｚ以上１ＭＨｚ以下にする。
この場合、印加電圧の周波数が１００ｋＨｚより小さいと、放電電極間においてグロー放電が生成しにくくなる。
【００４４】
他方、印加電圧の周波数が１ＭＨｚより大きいと、基板配置電極近傍にプラズマ放電が張り付く（偏在する）現象が起こりにくくなる。
そして、このような電圧の印加により、シャワープレート４の放出ロ４ａから放出された原料ガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式（ＣＣＰ方式）のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間において原料ガス４０が活性化する。
【００４５】
ここで、基板１０はサセプタ本体６内のヒータ７によって予め所定温度（２００〜４５０℃）に加熱されており、活性化した原料ガス４０が基板１０表面に到達すると、加熱によってこの原料ガス４０が反応し、基板１０表面に反応生成物が堆積する。
ここで、例えば原料ガス４０がシリコン含有ガス（例えば、ＳｉＨ4）と希釈ガス（例えば、Ｈ2）とを有する場合には、反応生成物として多量の水素を含有したシリコンが基板１０表面に堆積してアモルファスシリコン膜が形成される。
【００４６】
図２（ａ）（ｂ）は、本発明の原理を示す説明図であり、図２（ａ）は、印加電極に１３．５６ＭＨｚの高周波電圧を印加した場合を示すもの、図２（ｂ）は、印加電極に１００ｋＨｚ以上１ＭＨｚ以下の低周波電圧を印加した場合を示すものである。
【００４７】
図２（ａ）に示すように、印加電極である基板配置電極９への印加電圧が高周波（１３．５６ＭＨｚ等）の場合は、基板配置電極９と対向電極であるシャワープレート４間のほぼ全領域でグロー放電が生成される。このためグロー放電で分解されたラジカル種５０ａは基板１０の表面とシャワープレート４の表面にそれぞれほぼ同量である５０％程度の堆積がなされる。
【００４８】
一方、本実施の形態のように、印加電極である基板配置電極９への印加電圧を低周波（１００ｋＨｚ以上１ＭＨｚ以下）にした場合には、基板配置電極９近傍にグロー放電によるプラズマが基板配置電極９側に偏在し、図２（ｂ）に示すように、これにより基板配置電極９近傍にラジカル種５０ｂが張り付く現象が見られる。
【００４９】
このように印加電極である基板配置電極９近傍にプラズマが偏在するのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くなること、また質量の大きいイオンも追従可能な低周波数でありイオンも振動すること等がその理由であると考えている。
【００５０】
このように、本実施の形態のように基板配置電極９に低周波電圧を印加することにより、基板１０近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板１０表面に堆積を行うことができる。
【００５１】
また、本実施の形態によれば、基板配置電極９近傍へのプラズマの張り付きにより、成膜材料の堆積が基板１０表面に対して積極的に行われることから、原料ガス４０噴出に起因する電極部分や真空処理槽２内壁への成膜材料の付着の削減が可能になる。
このため、デバイス量産装置で従来行われていたＮＦ3など温暖化ガスを使用した内部クリーニング作業の時間及び温暖化ガスの消費量が大幅に削減でき、地球環境悪化防止への貢献及び装置の運転費用の削減につながる。
【００５２】
さらに、印加電圧の周波数が従来の１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極（基板配置電極９とシャワープレート４）間の距離を広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として３ｍ×３ｍサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
【００５３】
図４は、本発明に係る成膜装置の他の実施の形態を示すの概略断面構成図であり、以下、上記実施の形態と共通する部分については、同一の符号を付しその詳細な説明を省略する。
図４に示すように、本実施の形態の成膜装置１Ａは、真空処理槽２の内側壁に絶縁性の遮蔽部６０が設けられ、これにより真空処理槽２の内側壁が覆われるようになっている。
この遮蔽部６０は、基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止するためのものである。
【００５４】
このような観点からは、遮蔽部６０の構成材料としては、例えば、酸化アルミニウムや石英からなるもの等を好適に用いることができる。
このような構成を有する本実施の形態によれば、上記実施の形態の効果に加えて、放電電極である基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止することができる。
その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
【００５５】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態では、シャワープレートを上部側に配置し、基板配置電極を下部側に配置するようにしたが、本発明はこれに限られず、放電電極を傾斜させたり鉛直方向に向けることも可能である。
【００５６】
また、本発明において「基板」とは、平板状のガラス基板のみを示すものではなく、種々の形状・材質の成膜対象物を意味するものである。
さらに、本発明は太陽電池用のアモルファスシリコン膜の形成のみならず、種々の膜をＣＶＤによって形成する場合に適用することができるものである。
【実施例】
【００５７】
以下、本発明の実施例を比較例とともに詳細に説明する。
＜実施例１＞
ここでは、基板サイズ２２００×２４００平方ミリメートル、ガラス基板へのアモルファスシリコン膜を形成する場合を例にとって説明する。
基板配置電極へのＲＦ印加パワーは、４８００Ｗとした。
成膜ガスとしては、ＳｉＨ4（モノシラン）を、流量３０ｓｌｍの条件で使用した。また、放電電極間の距離は５０ｍｍとした。
【００５８】
上述の固定条件の下、成膜温度を２００〜３００℃、印加電圧の周波数を１００〜２０００ｋＨｚとして評価した。
その結果を図３に示す。なお、図３において、グラフの横軸は印加電圧の周波数を示し、縦軸は形成した膜の光照射時伝導度と非光照射時伝導度の比率を示す。
【００５９】
本実施例において、原料ガスがＳｉＨ4のみを用いて放電した場合、印加電圧の周波数が１ＭＨｚ以上になると、本発明の特徴である、印加電極である基板配置電極側へのプラズマ貼り付き現象が見られなくなった。このため周波数は１ＭＨｚ以下にする必要があると思料される。
一方、印加電圧の周波数が１００ｋＨｚ以下のときは、電源パワーと放電負荷の整合が難しく放電ができなかった。
【００６０】
図３に示すように、周波数１００ｋＨｚ〜１ＭＨｚの範囲で放電を行うと、アモルファスシリコン性能の目安である光照射時伝導度と非光照射時伝導度の比率は、ほぼ一定値を示した。この値は、印加電圧の周波数が高周波である１３．５６ＭＨｚの場合と、ほぼ同等の値であり、本実施例により、本発明の効果を確認することができた。
【００６１】
なお、成膜温度は２００度以下のとき、アモルファスシリコンがぼそぼその膜になってしまい、評価することができなかった。
一方、成膜温度が２００度以上では、温度を上げるほど性能の向上が確認できたが、基板加熱機能の性能制限上それ以上の温度での性能評価ができなかった。
【００６２】
＜実施例２＞
ＰＩＮ型太陽電池を以下の手順で作成した。
基板としてガラス基板を使用し、基板表面温度を２００℃に制御した。
この基板上には、別の成膜装置を使用して透明導電膜としてＩＴＯ膜を成膜した。なお、ＩＴＯ膜のほかにＺｎＯ膜などその他の透明な酸化系導電膜を使用してもよい。
【００６３】
次に、本発明による方法により、上記基板上にモノシラン及びホスフィン（ＰＨ3）を用いてｎ層を成膜し、次にモノシランを用いてｉ層を成膜し、さらに、モノシラン及びジボラン（Ｂ2Ｈ6）を用いてｐ層を成膜積層した。
この場合、膜厚は、ｐ層２０ｎｍ、ｉ層３００ｎｍ、ｎ層５０ｎｍとした。
【００６４】
この成膜後、電極形成のため別の成膜装置を使用してアルミニウムからなるパターン電極を形成した。
このようにして製作したＰＩＮ型太陽電池デバイスに光照射したところ、電極間に電圧が発生し、太陽電池として機能することを確認した。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る成膜装置の実施の形態の概略断面構成図
【図２】（ａ）（ｂ）：本発明の原理を示す説明図
【図３】放電電極に対する印加電圧の周波数変化と膜特性の関係を示すグラフ
【図４】本発明に係る成膜装置の他の実施の形態の概略断面構成図
【図５】従来技術に係る成膜装置の概略断面構成図
【符号の説明】
【００６６】
１…成膜装置  ２…真空処理槽  ３…シャワーヘッド  ４…シャワープレート（放電電極）  ５…サセプタ  ６…サセプタ本体  ７…ヒータ  ８…絶縁板  ９…基板配置電極（放電電極）  １１…ガス供給系  ３０…電源供給部  ３１…交流電源  ４０…原料ガス
【図１】
2008205279.tif 000003
【図２】
2008205279.tif 000004
【図３】
2008205279.tif 000005
【図４】
2008205279.tif 000006
【図５】
2008205279.tif 000007