(57)【要約】【課題】チップ設計時のイタレーションの発生を抑制し、半導体装置を高歩留りで効率的に製造する。【解決手段】設計開始段階のチップ仕様を用いてＤＦＭ対策前後の予測歩留りを算出し（ステップＳ２０〜Ｓ２２）、それを用いてそのＤＦＭ対策前後の予測製造コストを算出し（ステップＳ２３）、そのＤＦＭ対策前後の予測製造コストの差をそのＤＦＭ対策に要するＤＦＭ対策コストと比較し、その大小を判定する（ステップＳ２４）。設計開始段階のチップ仕様を用いてそのＤＦＭ対策の実施判断を行うことができるので、設計のイタレーションの発生が抑えられる。また、設計開始段階において、ＤＦＭ対策後の予測製造コスト、および予測製造コストとそのＤＦＭ対策コストとの関係が明確になり、ＤＦＭ対策の実施判断を適切に行うことができる。これにより、半導体装置が高歩留りで効率的に製造可能になる。【選択図】図１
2008084997.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の設計に用いる半導体装置設計支援システムにおいて、
前記半導体装置の設計開始段階の仕様を格納する仕様格納手段と、
前記半導体装置に実施可能な設計対策に要する設計対策コストを格納する設計対策コスト格納手段と、
前記仕様格納手段に格納された前記仕様を用いて、前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを算出する予測歩留り演算手段と、
前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを用いて、前記設計対策を実施しない場合の予測製造コストおよび前記設計対策を実施する場合の予測製造コストを算出する予測製造コスト演算手段と、
前記予測製造コスト演算手段で算出された前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コスト格納手段に格納された前記設計対策コストとを比較・判定する比較・判定手段と、
を有することを特徴とする半導体装置設計支援システム。
【請求項２】
前記設計対策を実施しない場合の予測歩留りの算出に用いる第１の算出式と、前記設計対策を実施する場合の予測歩留りの算出に用いる第２の算出式とを格納する算出式格納手段と、
前記第２の算出式に用いる係数を格納する係数格納手段と、
を有し、
前記予測歩留り演算手段は、
前記仕様格納手段に格納された前記仕様と、前記算出式格納手段に格納された前記第１の算出式とを用いて、前記設計対策を実施しない場合の予測歩留りを算出し、
前記仕様格納手段に格納された前記仕様と、前記算出式格納手段に格納された前記第２の算出式と、前記係数格納手段に格納された前記係数を用いて、前記設計対策を実施する場合の予測歩留りを算出する、
ことを特徴とする請求項１記載の半導体装置設計支援システム。
【請求項３】
前記算出式格納手段に新たな算出式が格納された場合に、格納された前記新たな算出式の妥当性を、過去に開発した半導体装置の仕様と、前記過去に開発した半導体装置の歩留り実績とを用いて評価する評価手段を有し、
前記予測歩留り演算手段は、前記過去に開発した半導体装置の仕様と、前記算出式格納手段に格納された前記新たな算出式とを用いて、前記過去に開発した半導体装置の予測歩留りを算出し、
前記評価手段は、算出された前記過去に開発した半導体装置の予測歩留りと、前記過去に開発した半導体装置の歩留り実績とを比較して評価する、
ことを特徴とする請求項２記載の半導体装置設計支援システム。
【請求項４】
前記係数格納手段に新たな係数が格納された場合に、格納された前記新たな係数の妥当性を、過去に開発した半導体装置の仕様と、前記過去に開発した半導体装置の歩留り実績とを用いて評価する評価手段を有し、
前記予測歩留り演算手段は、前記過去に開発した半導体装置の仕様と、前記算出式格納手段に格納された前記第２の算出式と、前記係数格納手段に格納された前記新たな係数とを用いて、前記過去に開発した半導体装置の予測歩留りを算出し、
前記評価手段は、算出された前記過去に開発した半導体装置の予測歩留りと、前記過去に開発した半導体装置の歩留り実績とを比較して評価する、
ことを特徴とする請求項２記載の半導体装置設計支援システム。
【請求項５】
前記比較・判定手段は、前記設計対策を実施しない場合の予測製造コストに対する前記設計対策を実施する場合の予測製造コストの減少量と、前記設計対策コストとを比較し、前記減少量が前記設計対策コストを上回るか否かを判定することを特徴とする請求項１記載の半導体装置設計支援システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置設計支援システムに関し、特に歩留りを考慮した設計に用いる半導体装置設計支援システムに関する。
【背景技術】
【０００２】
通常、ＬＳＩ（Large Scale Integration）等のチップ開発では、まず、そのチップサイズや必要な性能等を基に設計が行われ、その設計を基に製造が行われる。近年では、リソグラフィ技術等の製造技術の向上により、高性能チップが比較的高い歩留りで得られるようになっている。しかし、チップの微細化に伴い、製造技術の向上だけでは、一定値以上の歩留りでチップを得ることが難しくなってきている。そのため、製造段階だけでなく、設計段階においても、歩留り向上に貢献できるような設計対策を講じる必要性が高まってきている。
【０００３】
図３０は従来の設計対策の実施の流れを説明する図である。
一般に、チップ開発は、企画を基に設計を行い（ステップＳ１００，Ｓ１１０）、その設計に基づいて製造を行い（ステップＳ１２０）、得られたチップの性能等の試験を行う（ステップＳ１３０）、という流れで実施される。その際、ステップＳ１００，Ｓ１１０の企画および設計まで行った段階で、設計対策の要否を判定するため、歩留りの予測を行う。
【０００４】
そのため、まず、ステップＳ１１０の設計後には、設計されたチップのチップ情報（チップ面積、線幅、ビア数等のチップに関する情報をいう。）を取得しておく。また、以前のチップ開発で得られた歩留り実績を用いて分析・検証を行い（ステップＳ１１１）、予測歩留り算出式を作成しておく。この予測歩留り算出式と、ステップＳ１１０の設計後に得られたチップ情報とを用いて、予測歩留りを算出する（ステップＳ１１２）。さらに、その予測歩留りを用いて予測製造コストを算出する（ステップＳ１１３）。算出された予測製造コストを考慮しつつ、予測歩留りが一定値以上と予測される場合には（ステップＳ１１４）、そのままステップ１２０の製造に進む。一方、予測歩留りが一定値を下回ると予測される場合には（ステップＳ１１４）、配線配置やコンタクト構造を変更する等の設計対策を実施して再設計を行った後（ステップＳ１１５）、ステップ１２０の製造に進む。
【０００５】
なお、従来、チップ設計段階において、あらかじめ用意された機能ブロックの複数の組み合わせごとに、採用する製造ラインについて既知の欠陥発生率を用いて歩留りを予測し、チップ１個当たりの製造コスト等を見積もり、それを基に最適な機能ブロックの組み合わせを選択する方法等が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００４−３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記図３０に示したように、チップの設計がひと通り終了した後に得られるチップ情報を用いて歩留りを予測する方法では、それによって歩留りが低くなると予測されたときには、再設計を行わなければならなくなるため、イタレーションが発生して、チップ開発スピードが低下してしまうという問題点があった。
【０００７】
さらに、実施する設計対策は、チップの種類によって異なってくるため、チップの種類によらず必ず行わなければならない設計対策（設計ルール）は最初の設計段階で考慮されるが、その後の再設計段階では、個々のチップについて、個々の設計対策の実施判断を行うことになる。しかしながら、個々のチップに対する個々の設計対策の効果は、再設計段階では容易に算出できず、明確にしにくいのが現状である。
【０００８】
近年のＬＳＩチップ等は、その用途等に応じて設計・製造されることも多くなっており、以上のような問題がより生じやすくなってきている。
本発明はこのような点に鑑みてなされたものであり、歩留り向上に寄与する適切な設計対策を実施して半導体装置の開発を効率的に行うための半導体装置設計支援システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では上記課題を解決するために、半導体装置の設計に用いる半導体装置設計支援システムにおいて、前記半導体装置の設計開始段階の仕様を格納する仕様格納手段と、前記半導体装置に実施可能な設計対策に要する設計対策コストを格納する設計対策コスト格納手段と、前記仕様格納手段に格納された前記仕様を用いて、前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを算出する予測歩留り演算手段と、前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを用いて、前記設計対策を実施しない場合の予測製造コストおよび前記設計対策を実施する場合の予測製造コストを算出する予測製造コスト演算手段と、前記予測製造コスト演算手段で算出された前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コスト格納手段に格納された前記設計対策コストとを比較・判定する比較・判定手段と、を有することを特徴とする半導体装置設計支援システムが提供される。
【００１０】
このような半導体装置設計支援システムによれば、仕様格納手段が、半導体装置の設計開始段階の仕様を格納し、予測歩留り演算手段が、格納されたその仕様を用いて、設計対策を実施しない場合と実施する場合の予測歩留りを算出し、予測製造コスト演算手段が、算出されたそれらの予測歩留りを用いて、設計対策を実施しない場合と実施する場合の予測製造コストを算出する。そして、比較・判定手段が、その設計対策を実施しない場合と実施する場合の予測製造コストとの差と、設計対策コスト格納手段に格納されたその設計対策に要する設計対策コストとを比較し、判定する。設計開始段階の仕様を用いて設計対策の実施判断を行うことが可能になるので、設計のイタレーションの発生が抑えられるようになる。また、設計開始段階において、設計対策を実施する場合の予測製造コスト、および予測製造コストとその設計対策に要する設計対策コストとの関係が明確化されるようになる。
【発明の効果】
【００１１】
本発明では、半導体装置の設計開始段階の仕様を用いて設計対策の実施判断が行えるようにした。これにより、半導体装置を設計する際のイタレーションの発生を抑えることができる。また、設計開始段階において、設計対策を実施する場合の予測製造コスト、および予測製造コストと設計対策コストとの関係が明確になるので、設計を適切に行うことができる。したがって、半導体装置を早期に高い歩留りで製造することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、ＬＳＩチップの開発に適用した場合を例に、図面を参照して詳細に説明する。
図１はＬＳＩチップ開発における設計対策の実施の流れを説明する図である。
【００１３】
ＬＳＩチップの開発は、企画を基に設計を行い（ステップＳ１０，Ｓ２０）、その設計に基づいて製造を行い（ステップＳ３０）、得られたチップの性能等の試験を行う（ステップＳ４０）、という流れで実施される。その際、ステップＳ２０の設計開始段階、例えば設計開始時点や設計開始直後に、チップの歩留り向上に貢献する設計対策（ＤＦＭ（Design For Manufacturing）対策）の要否およびそれが必要な場合にはその種類を判定するため、歩留りおよび製造コストの予測を行う。
【００１４】
そのため、まず、ステップＳ１０の企画後、あるいはステップＳ２０の設計開始段階でチップ仕様を取得する。チップ仕様には、例えば、チップ名、ゲート数、チップ面積、メモリ部面積、配線層構造等、設計開始段階で得られる種々のチップ特性が含まれる。
【００１５】
そして、過去の開発実績の分析・検証から（ステップＳ２１）、歩留りの予測に用いられる算出式（予測歩留り算出式）と、この予測歩留り算出式に用いられる係数であってＤＦＭ対策の種類ごとに設定される係数（対策係数）を導き出す。
【００１６】
予測歩留り算出式とその対策係数、および先に取得されたチップ仕様を用い、ＤＦＭ対策ごとに、予測歩留りを算出する（ステップＳ２２）。さらに、このステップＳ２２においては、ＤＦＭ対策を実施しない場合の予測歩留りも併せて算出する。
【００１７】
次いで、算出された予測歩留りを用い、ＤＦＭ対策ごとに、各ＤＦＭ対策を実施する場合の予測製造コストを算出する（ステップＳ２３）。このＤＦＭ対策を実施する場合の予測製造コストの算出には、先に算出された予測歩留りのほか、固定費や変動費等の工場コストおよび設計・製造するチップの量産数も用いる。さらに、このステップＳ２３においては、ＤＦＭ対策を実施しない場合の予測製造コストも併せて算出する。このＤＦＭ対策を実施しない場合の予測製造コストの算出には、上記の工場コストおよび量産数を用いる。
【００１８】
そして、まず、ＤＦＭ対策ごとに、ＤＦＭ対策を実施する場合と実施しない場合の予測製造コストを比較し、各ＤＦＭ対策を実施したときの製造コストの改善効果（製造コストのダウン効果）を見積もる。続いて、それを各ＤＦＭ対策の実施に要する人件費やインフラ費等のコスト（ＤＦＭ対策コスト）と比較し、複数種のＤＦＭ対策のうち、いずれのＤＦＭ対策を実施した場合に製造コスト改善効果がそのＤＦＭ対策コストを上回るかの判定を行う（ステップＳ２４）。なお、このステップＳ２４の比較・判定の詳細については後述する。
【００１９】
ステップＳ２４の比較・判定の後、製造コスト改善効果がＤＦＭ対策コストを上回るＤＦＭ対策を選定し、そのＤＦＭ対策を実施してステップＳ２０の設計を進める。このとき、このチップの設計に用いたＤＦＭ対策の実績、例えば、そのチップ設計終了段階におけるチップ仕様、そのチップにそのＤＦＭ対策を実施したときの予測歩留りの向上率、そのＤＦＭ対策に要したコスト等の情報を取得し、過去の設計対策実績として記憶しておく。
【００２０】
ステップＳ２０の設計終了後は、上記のように、ステップＳ３０，Ｓ４０の製造・試験を行う。試験後は、このチップについて実際に得られた歩留りを取得し、過去の歩留り実績として記憶しておく。
【００２１】
このチップの設計段階で取得された過去の設計対策実績、およびこのチップの製造段階で取得された過去の歩留り実績、すなわち過去の開発実績を利用して、上記ステップＳ２１の分析・検証を行い、予測歩留り算出式および対策係数を求めることができる。ここで求められた予測歩留り算出式および対策係数は、別のチップ開発の際、必要に応じて利用することができる。また、過去の設計対策実績として記憶された情報は、上記ステップＳ２４の比較・判定の際に用いるＤＦＭ対策コストの内容に反映させ、別のチップ開発の際、必要に応じて利用することができる。
【００２２】
ここで、上記ステップＳ２４の比較・判定について、より詳細に説明する。
図２はＤＦＭ対策を実施する場合と実施しない場合の量産数とコストの関係を示す図である。
【００２３】
チップ開発に要するトータルコストは、概ね、設計に要するコスト（設計コスト）と、製造に要するコスト（製造コスト）の和になるものとする。トータルコストは、ＤＦＭ対策を実施するか否かに関わらず、量産数の増加に伴って増加する。
【００２４】
ＤＦＭ対策を実施する場合は、ＤＦＭ対策を実施しない場合に比べ、チップの量産数によらず、設計コストが増加する。また、ＤＦＭ対策を実施する場合には、ＤＦＭ対策を実施しない場合に比べ、歩留りを向上させることができるため、チップの量産数の増加に伴う製造コストの増加率が小さくなる。
【００２５】
したがって、図２に示すように、チップの量産数が少ない場合には、ＤＦＭ対策の実施に伴う設計コストの増加のために、ＤＦＭ対策を実施する場合（ＤＦＭ対策あり）のトータルコストが、ＤＦＭ対策を実施しない場合（ＤＦＭ対策なし）のトータルコストを上回る。しかし、チップの量産数がある一定値ｃを超えると、図２に示したように、ＤＦＭ対策の種類によっては、歩留り向上による製造コストの改善により、ＤＦＭ対策を実施する場合（ＤＦＭ対策あり）のトータルコストが、ＤＦＭ対策を実施しない場合（ＤＦＭ対策なし）のトータルコストを下回るようになる場合がある。
【００２６】
図３は異なるＤＦＭ対策を実施する場合の量産数とコストの関係を示す図である。
図３に示すように、異なるＤＦＭ対策ａ，ｂのうち、ＤＦＭ対策ａを選択した場合には、上記図２で述べたのと同様に、量産数がある一定値ｄを超えたところから、ＤＦＭ対策ａを実施する場合のトータルコストが、ＤＦＭ対策ａを実施しない場合のトータルコストを下回るようになる。これに対し、ＤＦＭ対策ｂを選択した場合には、量産数が増加しても、ＤＦＭ対策ｂを実施する場合のトータルコストが、ＤＦＭ対策ｂを実施しない場合のトータルコストを下回ることがない。
【００２７】
このように、ＤＦＭ対策の種類が異なれば、トータルコストに与える影響も異なってくる。
したがって、上記図１のステップＳ２４に示した比較・判定の際には、ある予測歩留りを示すＤＦＭ対策を所定の量産数に対して実施したときの製造コスト改善効果を、そのＤＦＭ対策を実施することによる設計コストの増加分すなわちＤＦＭ対策コストと比較し、製造コスト改善効果がＤＦＭ対策コストを上回るか否かの判定を行う。
【００２８】
これにより、あるＤＦＭ対策を所定の量産数で実施する場合に、製造コスト改善効果＞ＤＦＭ対策コスト、の関係が得られれば、そのＤＦＭ対策は、歩留り向上とトータルコスト低減に有効であると言える。逆に、製造コスト改善効果＞ＤＦＭ対策コスト、の関係が得られなければ、そのＤＦＭ対策は、歩留り向上とトータルコスト低減に有効でないと言える。
【００２９】
このような比較・判定を行うことにより、製造コスト改善効果＞ＤＦＭ対策コスト、の関係を満たすＤＦＭ対策を選定し、そのＤＦＭ対策を実施する設計を行う。
次に、上記のようなＬＳＩチップの設計に用いるＬＳＩチップ設計支援システムについて説明する。
【００３０】
図４はＬＳＩチップ設計支援システムの原理構成を示す図である。
図４に示すＬＳＩチップ設計支援システム１は、予測歩留り演算部２、予測製造コスト演算部３、比較・判定部４および表示部５を備えている。
【００３１】
ＬＳＩチップ設計支援システム１が備える予測歩留り演算部２は、同じくＬＳＩチップ設計支援システム１が備える算出式テーブル６、対策係数テーブル７およびチップ仕様テーブル８に格納されているデータを用い、設計するチップの予測歩留りを算出する。
【００３２】
ここで、図５は算出式テーブルの内容説明図、図６は対策係数テーブルの内容説明図、図７はチップ仕様テーブルの内容説明図である。
算出式テーブル６には、図５に示すように、ＤＦＭ対策を実施する場合と実施しない場合の算出式の適用条件、ＤＦＭ対策を実施する場合と実施しない場合の予測歩留りや予測製造コストの算出式であって後述の係数名やチップ特性名のほか工場コストや量産数をパラメータとして含む算出式、および算出式から計算される対象に付与される識別名である算出結果名が格納される。
【００３３】
このような算出式テーブル６の内容は、上記図１（ステップＳ２１）に示したように、ＤＦＭ対策を実施した設計で得られる過去の設計対策実績や、試験後に得られる過去の歩留り実績を分析・検証することによって作成（または追加もしくは更新）される。
【００３４】
対策係数テーブル７には、図６に示すように、種類の異なるＤＦＭ対策にそれぞれ付与される識別名であるＤＦＭ対策名、算出式に用いられる係数名、および係数名に対応する係数値が格納される。なお、係数名および係数値は、ＤＦＭ対策ごとに複数存在している。
【００３５】
このような対策係数テーブル７の内容は、上記図１（ステップＳ２１）に示したように、過去の設計対策実績や過去の歩留り実績を分析・検証して、算出式テーブル６の内容と共に作成（または追加もしくは更新）される。
【００３６】
チップ仕様テーブル８には、図７に示すように、種類の異なるＬＳＩチップにそれぞれ付与される識別名であるチップ名、算出式に用いられるチップ特性名、およびチップ特性名に対応するチップ特性値が格納される。なお、チップ特性名およびチップ特性値は、チップごとに複数存在している。
【００３７】
このようなチップ仕様テーブル８の内容は、上記図１（ステップＳ２０）に示したように、設計開始時点や設計開始直後といった設計の早い段階で取得される。
予測歩留り演算部２は、算出式テーブル６からＤＦＭ対策を実施しない場合の予測歩留りの算出式を抽出し、チップ仕様テーブル８から設計するチップのチップ特性値を抽出して、ＤＦＭ対策を実施しない場合の予測歩留りを算出する。このとき、チップ特性値は、抽出された算出式に含まれるチップ特性名をキーにして、チップ仕様テーブル８から抽出される。
【００３８】
さらに、予測歩留り演算部２は、設計するチップに適用し得るＤＦＭ対策ごとに、算出式テーブル６からＤＦＭ対策を実施する場合の予測歩留りの算出式を抽出し、対策係数テーブル７からその算出式に用いる対策係数の係数値を抽出し、チップ仕様テーブル８から設計するチップのチップ特性値を抽出して、各ＤＦＭ対策を実施する場合の予測歩留りを算出する。このとき、係数値は、抽出された算出式に含まれる係数名をキーにして、対策係数テーブル７から抽出される。また、チップ特性値は、抽出された算出式に含まれるチップ特性名をキーにして、チップ仕様テーブル８から抽出される。
【００３９】
ここで、ＤＦＭ対策を実施する前のチップ特性値をＮｉ（ｉ＝１，・・・，ｎ）、ＤＦＭ対策を実施した後のチップ特性値をＮｉ’（ｉ’＝１，・・・，ｎ）、対策係数の係数値をＸｋ（ｋ＝１，・・・，ｎ）とすると、次式（１）に示すように、ＤＦＭ対策後のチップ特性値Ｎｉ’は、ＤＦＭ対策前のチップ特性値Ｎｉと係数値Ｘｋの関数ｇで表すことができる。
【００４０】
Ｎｉ’＝ｇ（Ｘｋ，Ｎｉ）・・・（１）
上記図１のステップＳ２１に示した分析・検証の際には、過去の開発実績から、このような関数ｇや、関数ｇを用いて係数値Ｘｋが求められ、それらのデータが算出式テーブル６や対策係数テーブル７に格納される。
【００４１】
また、あるチップの、ＤＦＭ対策を実施しない場合の予測歩留りをＹ、ＤＦＭ対策を実施する場合の予測歩留りをＹ’とすると、各予測歩留りＹ，Ｙ’は、それぞれ次式（２），（３ａ）に示すように、ＤＦＭ対策前後のチップ特性値Ｎｉ，Ｎｉ’の関数ｆで表すことができる。
【００４２】
Ｙ＝ｆ（Ｎｉ）・・・（２）
Ｙ’＝ｆ（Ｎｉ’）・・・（３ａ）
さらに、式（３ａ）は、式（１）を用いて次式（３ｂ）のように書き換えられる。
【００４３】
Ｙ’＝ｆ（Ｎｉ’）＝ｆ（ｇ（Ｘｋ，Ｎｉ））・・・（３ｂ）
したがって、ＤＦＭ対策を実施する場合の予測歩留りＹ’を、ＤＦＭ対策前のチップ特性値Ｎｉと係数値Ｘｋを用いて求めることができる。
【００４４】
上記図１のステップＳ２１に示した分析・検証の際には、過去の開発実績から、このような関数ｆが求められる。また、算出式テーブル６には、式（２），（３ｂ）が格納され、予測歩留り演算部２は、式（２）を用いて、ＤＦＭ対策を実施しない場合の予測歩留りＹを算出し、式（３ｂ）を用いて、ＤＦＭ対策を実施する場合の予測歩留りＹ’を算出する。
【００４５】
図４に戻り、予測歩留り演算部２で算出された、ＤＦＭ対策を実施する場合および実施しない場合の予測歩留りは、ＤＦＭ対策ごと、ＬＳＩチップ設計支援システム１が備える予測歩留りテーブル９に格納されるようになっている。
【００４６】
図８は予測歩留りテーブルの内容説明図である。
予測歩留りテーブル９には、図８に示すように、種類の異なるＤＦＭ対策にそれぞれ付与される識別名であるＤＦＭ対策名（ＤＦＭ対策を実施しない場合を含む。）、および予測歩留り演算部２で算出されたＤＦＭ対策を実施する場合および実施しない場合の予測歩留りが格納される。
【００４７】
また、図４に示したＬＳＩチップ設計支援システム１が備える予測製造コスト演算部３は、同じくＬＳＩチップ設計支援システム１が備える工場コストテーブル１０、量産数テーブル１１およびＤＦＭ対策コストテーブル１２に格納されているデータ、さらに、予測歩留りテーブル９に格納されているデータを用いて、設計するチップの予測製造コストを算出する。
【００４８】
ここで、図９は工場コストテーブルの内容説明図、図１０は量産数テーブルの内容説明図、図１１はＤＦＭ対策コストテーブルの内容説明図である。
工場コストテーブル１０には、図９に示すように、種類の異なるＬＳＩチップにそれぞれ付与される識別名であるチップ名、および各ＬＳＩチップの製造にそれぞれ必要になると予測される固定費や変動費等を含む工場コストが格納される。
【００４９】
量産数テーブル１１には、図１０に示すように、種類の異なるＬＳＩチップにそれぞれ付与される識別名であるチップ名、および各ＬＳＩチップについてそれぞれ予定される量産数が格納される。
【００５０】
なお、工場コストテーブル１０の内容と量産数テーブル１１の内容をひとつのテーブルで構成することも可能である（例えば、後述の実施例参照。）。
ＤＦＭ対策コストテーブル１２には、図１１に示すように、種類の異なるＤＦＭ対策にそれぞれ付与される識別名であるＤＦＭ対策名、および各ＤＦＭ対策の実施にそれぞれ必要になると予測される人件費やインフラ費等を含むＤＦＭ対策コストが格納される。
【００５１】
このようなＤＦＭ対策コストテーブル１２のデータは、ＤＦＭ対策を実施した設計で得られる過去の設計対策実績を用いて作成（または追加若しくは更新）される。
予測製造コスト演算部３は、算出式テーブル６からＤＦＭ対策を実施しない場合の予測製造コストの算出式を抽出し、工場コストテーブル１０からは設計するチップの工場コストを、また、量産数テーブル１１からは設計するチップの量産数を、それぞれ抽出して、ＤＦＭ対策を実施しない場合の予測製造コストを算出する。
【００５２】
さらに、予測製造コスト演算部３は、設計するチップに適用し得るＤＦＭ対策ごとに、算出式テーブル６からＤＦＭ対策を実施する場合の予測製造コストの算出式を抽出し、工場コストテーブル１０および量産数テーブル１１から設計するチップの工場コストおよび量産数をそれぞれ抽出し、さらに予測歩留りテーブル９からＤＦＭ対策を実施する場合と実施しない場合の予測歩留りを抽出して、各ＤＦＭ対策を実施する場合の予測製造コストを算出する。
【００５３】
ここで、あるチップの、ＤＦＭ対策を実施しない場合および実施する場合の各予測歩留りをＹ，Ｙ’、量産数をＲ、工場コストをＣとする。ＤＦＭ対策を実施しない場合の予測製造コストをＣＭとすると、予測製造コストＣＭは、次式（４）に示すように、予測歩留りＹ、量産数Ｒ、工場コストＣの関数ｈで表すことができる。また、ＤＦＭ対策を実施する場合の予測製造コストをＣＭ’とすると、予測製造コストＣＭ’は、次式（５）に示すように、予測歩留りＹ，Ｙ’、量産数Ｒ、工場コストＣの関数ｈで表すことができる。
【００５４】
ＣＭ＝ｈ（Ｒ，Ｙ，Ｃ）・・・（４）
ＣＭ’＝ｈ（Ｒ，Ｙ，Ｙ’，Ｃ）・・・（５）
ＤＦＭ対策を実施することによる製造コスト改善効果をＺとすると、製造コスト改善効果Ｚは、式（４），（５）を用い、次式（６）で求めることができる。
【００５５】
Ｚ＝ＣＭ−ＣＭ’・・・（６）
算出式テーブル６には、式（４），（５），（６）が格納され、予測歩留り演算部２は、式（４）を用いて、ＤＦＭ対策を実施しない場合の予測製造コストＣＭを算出し、式（５）を用いて、ＤＦＭ対策を実施する場合の予測製造コストＣＭ’を算出し、式（６）を用いて、製造コスト改善効果Ｚを算出する。
【００５６】
上記図４に戻り、予測製造コスト演算部３で算出された、ＤＦＭ対策を実施する場合および実施しない場合の予測製造コスト、並びに製造コスト改善効果は、ＤＦＭ対策ごと、ＬＳＩチップ設計支援システム１が備えるコスト比較テーブル１３に格納されるようになっている。
【００５７】
図１２はコスト比較テーブルの内容説明図である。
コスト比較テーブル１３には、図１２に示すように、種類の異なるＤＦＭ対策にそれぞれ付与される識別名であるＤＦＭ対策名、各ＤＦＭ対策の実施にそれぞれ必要になると予測される人件費やインフラ費等を含むＤＦＭ対策コスト（ＤＦＭ対策コストテーブル１２の格納データと同一。）、および製造コスト改善効果（＝（ＤＦＭ対策を実施しない場合の予測製造コスト）−（ＤＦＭ対策を実施する場合の予測製造コスト））が格納される。なお、このコスト比較テーブル１３には、製造コスト改善効果に関連付けて、設計するＬＳＩチップのチップ名、およびその製造コスト改善効果を求める過程で用いた予測歩留り、量産数等のデータが格納されていてもよい。
【００５８】
また、図４に示したＬＳＩチップ設計支援システム１が備える比較・判定部４は、コスト比較テーブル１３に格納されたデータを比較・判定し、また、表示部５は、その結果をディスプレイ等の表示装置に表示する。表示するデータには、例えば、チップ名、量産数、ＤＦＭ対策名、そのＤＦＭ対策を実施する場合の予測歩留り、製造コスト改善効果、ＤＦＭ対策コスト、正味のコスト効果（＝（製造コスト改善効果）−（ＤＦＭ対策コスト））等のデータが含まれる。表示部５は、このようなデータを表示し、また、複数種のＤＦＭ対策についてのデータを表示する場合には、それらを一覧表示する。
【００５９】
また、上記のように、このＬＳＩチップ設計支援システム１においては、算出式テーブル６および対策係数テーブル７の内容が、過去の設計対策実績や過去の歩留り実績の分析・検証を基に、追加または更新される。ＬＳＩチップ設計支援システム１は、そのような追加または更新の際に、追加または更新しようとする算出式（予測歩留り算出式）や対策係数のデータが、過去の設計対策実績や過去の歩留り実績から見て、妥当なものであるか否かをチェックするための機構（追加／更新データチェック機構）をさらに有している。
【００６０】
図１３は追加／更新データチェック機構の構成を示す図である。
図１３に示すように、ＬＳＩチップ設計支援システム１が備える追加／更新データチェック機構２０は、追加または更新しようとする予測歩留り算出式や対策係数のデータが入力される入力部２１、および追加または更新しようとする予測歩留り算出式や対策係数のデータの良否を評価する評価部２２を有している。
【００６１】
入力部２１は、追加または更新しようとする予測歩留り算出式および対策係数のデータを、上記の算出式テーブル６および対策係数テーブル７にそれぞれ一時的に格納する。
そして、予測歩留り演算部２は、上記のように、そのようなデータが格納された算出式テーブル６および対策係数テーブル７、並びにチップ仕様テーブル８を用い、過去に開発したチップ（過去開発チップ）のうち、追加または更新の対象と同種のＤＦＭ対策を実施したものについて、改めてその予測歩留りを算出し、それをデータチェック用予測歩留りテーブル２３に格納する。
【００６２】
図１４はデータチェック用予測歩留りテーブルの内容説明図である。
データチェック用予測歩留りテーブル２３には、図１４に示すように、種類の異なるＬＳＩチップにそれぞれ付与される識別名であるチップ名、種類の異なるＤＦＭ対策にそれぞれ付与される識別名であるＤＦＭ対策名（ＤＦＭ対策を実施しない場合を含む。）、および予測歩留り演算部２で算出された過去開発チップの予測歩留りが格納される。
【００６３】
また、評価部２２は、このようなデータチェック用予測歩留りテーブル２３と、図１５に示すような過去開発チップの歩留り実績が格納された過去開発チップ歩留り実績テーブル２４を用い、過去開発チップについて改めて算出した予測歩留りと過去の歩留り実績とを比較し、さらにそれを図１６に示すような規定値テーブル２５に格納されている規定値と比較することによって、入力されたデータの良否を評価する。
【００６４】
図１５は過去開発チップ歩留り実績テーブルの内容説明図である。
過去開発チップ歩留り実績テーブル２４には、図１５に示すように、種類の異なるＬＳＩチップにそれぞれ付与される識別名であるチップ名、種類の異なるＤＦＭ対策にそれぞれ付与される識別名であるＤＦＭ対策名（ＤＦＭ対策を実施しない場合を含む。）、および過去開発チップの歩留り実績が格納される。
【００６５】
図１６は規定値テーブルの内容説明図である。
規定値テーブル２５には、図１６に示すように過去開発チップの予測歩留りと歩留り実績の標準偏差や差の平均値等の、良否評価の基準になる規定値（範囲）が、あらかじめ設定され、格納される。
【００６６】
評価部２２における良否評価処理は、例えば、次のようにして行われる。すなわち、評価部２２は、まず、追加または更新しようとする予測歩留り算出式および対策係数の入力データを用いて算出された過去開発チップの予測歩留りＹ”と、過去開発チップの歩留り実績Ｙ*との差Ｙ*−Ｙ”を求める。これは追加または更新の対象と同種のＤＦＭ対策を実施した過去開発チップについて行い、その後、例えば、その標準偏差を求め、それを規定値と比較し、さらに、それらをディスプレイ等に表示する。また、求めた標準偏差が規定値内の場合には、その入力データで算出式テーブル６および対策係数テーブル７を追加または更新し、規定値外の場合には、その入力データを算出式テーブル６および対策係数テーブル７から削除するようにしてもよい。
【００６７】
次に、上記ＬＳＩチップ設計支援システム１での処理の流れについて説明する。
まず、ＤＦＭ対策の実施判断を支援する処理の全体的な流れについて、次の図１７と上記の図４〜図１２を参照して、説明する。
【００６８】
図１７はＤＦＭ対策の実施判断支援処理のフローチャートである。
ＬＳＩチップ設計支援システム１は、設計するＬＳＩチップのチップ名が入力されると（ステップＳ５０）、まず、予測歩留り演算部２により、算出式テーブル６からＤＦＭ対策を実施しない場合の予測歩留り算出式を抽出し、さらに、入力されたチップ名および抽出した予測歩留り算出式に含まれているチップ特性名をキーに、チップ仕様テーブル８から該当するチップ特性値を抽出する（ステップＳ５１）。
【００６９】
そして、予測歩留り演算部２は、抽出された予測歩留り算出式およびチップ特性値を用いて、ＤＦＭ対策を実施しない場合の予測歩留りを算出し（ステップＳ５２）、算出された予測歩留りを、ＤＦＭ対策名（この場合はＤＦＭ対策なしとする。）と関連付けて予測歩留りテーブル９に格納する（ステップＳ５３）。
【００７０】
続くステップＳ５４〜Ｓ６１までの処理は、実施し得るすべてのＤＦＭ対策について、ＤＦＭ対策ごとに行われる。
すなわち、予測歩留り演算部２は、算出式テーブル６からＤＦＭ対策を実施する場合の予測歩留り算出式を抽出し、ステップＳ５０で入力されたチップ名および抽出した予測歩留り算出式に含まれているチップ特性名をキーに、チップ仕様テーブル８から該当するチップ特性値を抽出し、さらに、対象のＤＦＭ対策のＤＦＭ対策名および予測歩留り算出式に含まれている係数名をキーに、対策係数テーブル７から該当する係数値を抽出する（ステップＳ５４）。
【００７１】
そして、予測歩留り演算部２は、抽出された予測歩留り算出式、チップ特性値および係数値を用いて、対象のＤＦＭ対策を実施する場合の予測歩留りを算出し（ステップＳ５５）、算出された予測歩留りを、対象のＤＦＭ対策のＤＦＭ対策名と関連付けて予測歩留りテーブル９に格納する（ステップＳ５６）。
【００７２】
次いで、ＬＳＩチップ設計支援システム１は、予測製造コスト演算部３により、算出式テーブル６から予測製造コスト算出式を抽出する（ステップＳ５７）。続いて、ステップＳ５０で入力されたチップ名をキーに、工場コストテーブル１０および量産数テーブル１１からそれぞれ、該当する工場コストおよび量産数を抽出し、ＤＦＭ対策コストテーブル１２から対象のＤＦＭ対策のＤＦＭ対策コストを抽出し、さらに、予測歩留りテーブル９から対象のＤＦＭ対策を実施する場合および実施しない場合の各予測歩留りを抽出する（ステップＳ５８）。
【００７３】
そして、予測製造コスト演算部３は、抽出された予測製造コスト算出式、工場コスト、量産数および各予測歩留りを用いて、対象のＤＦＭ対策を実施する場合および実施しない場合の各予測製造コストを算出する（ステップＳ５９）。さらに、予測製造コスト演算部３は、算出された各予測製造コストの差から製造コスト改善効果を算出し（ステップＳ６０）、各予測製造コストおよび製造コスト改善効果を、ＤＦＭ対策名および抽出したＤＦＭ対策コストと関連付けてコスト比較テーブル１３に格納する（ステップＳ６１）。
【００７４】
なお、上記ステップＳ５８においてはＤＦＭ対策コストテーブル１２からのＤＦＭ対策コストの抽出は行わず、このステップＳ６１の段階でＤＦＭ対策コストの抽出を行い、ＤＦＭ対策名および製造コスト改善効果と共に、コスト比較テーブル１３に格納するようにしてもよい。
【００７５】
上記のステップＳ５４からこのステップＳ６１までの処理が、ＤＦＭ対策ごとに行われる。
次いで、ＬＳＩチップ設計支援システム１は、まず、比較・判定部４により、コスト比較テーブル１３から製造コスト改善効果およびＤＦＭ対策コストを抽出する（ステップＳ６２）。続いて、比較・判定部４は、製造コスト改善効果を算出したすべてのＤＦＭ対策を対象に、抽出した製造コスト改善効果と対応するＤＦＭ対策コストとの間に、製造コスト改善効果＞ＤＦＭ対策コスト、の関係があるか否かを判定する（ステップＳ６３）。
【００７６】
そして、表示部５は、比較・判定部４で、製造コスト改善効果＞ＤＦＭ対策コスト、の関係を満たすと判定されたＤＦＭ対策を、必要に応じて、該当するＬＳＩチップのチップ名や量産数、予測歩留り等と共に、ディスプレイ等に表示する（ステップＳ６４）。
【００７７】
ＬＳＩチップ設計支援システム１は、実際に行った設計対策とそのコストとを過去の設計対策実績として、例えばチップ仕様テーブル８に設計開始段階で取得されるチップ仕様と識別可能な形態で、記憶する（ステップＳ６５）。
【００７８】
また、比較・判定部４で、製造コスト改善効果＞ＤＦＭ対策コスト、の関係を満たすＤＦＭ対策がないと判定された場合には（ステップＳ６３）、必要に応じてその旨をディスプレイ等に表示した上で、このＤＦＭ対策の実施判断支援処理を終了する。
【００７９】
なお、ＬＳＩチップ設計支援システム１におけるステップＳ５０〜Ｓ６５の処理の管理は、主にチップ設計者が担当する。チップ設計者は、ステップＳ６４の表示を基に、いずれのＤＦＭ対策を実施するかの判断を行うことができる。
【００８０】
続いて、算出式テーブル６および対策係数テーブル７に対するデータ追加／更新処理の流れについて、次の図１８と上記の図５〜図７，図１３〜図１６を参照して、説明する。なお、ここでは、算出式テーブル６に格納される予測歩留り算出式と、対策係数テーブル７に格納される対策係数の係数値の、双方を追加または変更する場合を例にして説明する。
【００８１】
図１８はデータ追加／更新処理のフローチャートである。
算出式テーブル６および対策係数テーブル７に対する算出式および対策係数の追加または更新の際、ＬＳＩチップ設計支援システム１は、入力部２１によって、追加または更新しようとする新たな予測歩留り算出式および対策係数のデータが入力されると（ステップＳ７０）、その入力されたデータを、算出式テーブル６および対策係数テーブル７にそれぞれ一時的に格納する（ステップＳ７１）。
【００８２】
続くステップＳ７２〜Ｓ７４までの処理は、追加または更新の対象と同種のＤＦＭ対策を実施した過去開発チップの数だけ行われる。
すなわち、ＬＳＩチップ設計支援システム１は、予測歩留り演算部２により、算出式テーブル６からステップＳ７０で入力された予測歩留り算出式を抽出し、対策係数テーブル７からステップＳ７０で入力された対策係数の係数値を抽出し、チップ仕様テーブル８から対象の過去開発チップのチップ特性値を抽出する（ステップＳ７２）。
【００８３】
そして、予測歩留り演算部２は、抽出された予測歩留り算出式、係数値およびチップ特性値を用いて、これらを対象の過去開発チップに適用した場合の予測歩留りを算出し（ステップＳ７３）、算出された予測歩留りを、その過去開発チップのチップ名およびその過去開発チップに実施したＤＦＭ対策のＤＦＭ対策名と関連付けてデータチェック用予測歩留りテーブル２３に格納する（ステップＳ７４）。
【００８４】
上記のステップＳ７２からこのステップＳ７４までの処理が、追加または更新の対象と同種のＤＦＭ対策を実施した過去開発チップの数だけ行われる。
次いで、ＬＳＩチップ設計支援システム１は、まず、評価部２２により、データチェック用予測歩留りテーブル２３および過去開発チップ歩留り実績テーブル２４からそれぞれ、過去開発チップについて算出された予測歩留りおよび過去開発チップの歩留り実績を、それらと関連付けて格納されているチップ名およびＤＦＭ対策名と共に抽出する（ステップＳ７５）。さらに、評価部２２は、規定値テーブル２５から所定の規定値を抽出する（ステップＳ７６）。
【００８５】
そして、評価部２２は、過去開発チップのチップ名およびＤＦＭ対策名を考慮して、その予測歩留りと歩留り実績との差（例えば標準偏差）と、抽出された規定値との比較を行い（ステップＳ７７）、さらに、それらをディスプレイ等に表示する（ステップＳ７８）。
【００８６】
その後、ＬＳＩチップ設計支援システム１は、例えば、過去開発チップの予測歩留りと歩留り実績との差が規定値内の場合には（ステップＳ７９）、算出式テーブル６および対策係数テーブル７を、ステップＳ７０で入力されたデータによって追加または更新し（ステップＳ８０）、処理を終了する。また、過去開発チップの予測歩留りと歩留り実績との差が規定値外の場合には（ステップＳ７９）、算出式テーブル６および対策係数テーブル７からステップＳ７０で入力されたデータを削除し（ステップＳ８１）、処理を終了する。
【００８７】
なお、ＬＳＩチップ設計支援システム１におけるステップＳ７０〜Ｓ８１の処理の管理は、主にチップ設計技術者が担当する。また、ステップＳ７９〜Ｓ８１の処理は、ステップＳ７８の表示を基に、そのようなチップ設計技術者が手動で行うようにしてもよい。
【００８８】
また、図１８には、予測歩留り算出式と対策係数の双方を追加または変更する場合の処理を例示したが、予測歩留り算出式と対策係数のいずれかのみの追加または変更についても同様の処理で行うことができる。
【００８９】
すなわち、予測歩留り算出式のみの追加または変更を行う場合には、ステップＳ７３までの処理において、新たな予測歩留り算出式と、それまで使用していた対策係数をそのまま用いて、過去開発チップの予測歩留りを算出すればよい。また、対策係数のみの追加または変更を行う場合には、ステップＳ７３までの処理において、新たな対策係数と、それまで使用していた予測歩留り算出式をそのまま用いて、過去開発チップの予測歩留りを算出すればよい。
【００９０】
次に、上記ＬＳＩチップ設計支援システム１を用いたＬＳＩチップ開発の実施例について説明する。
図１９は算出式テーブルの一例を示す図、図２０は対策係数テーブルの一例を示す図、図２１はチップ仕様テーブルの一例を示す図、図２２は予測歩留りテーブルの一例を示す図、図２３は工場コスト・量産数テーブルの一例を示す図、図２４はＤＦＭ対策コストテーブルの一例を示す図、図２５はコスト比較テーブルの一例を示す図である。
【００９１】
なお、図２２の予測歩留りテーブル９ａおよび図２５のコスト比較テーブル１３ａを除く各テーブルのデータは、ここでは既に取得されているものとする。
また、ここではＤＦＭ対策として、リラックス配線と２重ＶＩＡ化という２種類のものを例示する。なお、リラックス配線とは、配線を小領域に集中しないように配置する対策であって、主に配線欠陥の発生を抑えることを目的として実施される。また、２重ＶＩＡ化とは、一対の上下層配線を接続するためのＶＩＡを２つ形成する対策であって、主にいずれかのＶＩＡに形成不良が発生した場合にも他方のＶＩＡによって導通を確保することを目的として実施される。これらの配線欠陥やＶＩＡ形成不良は、チップの微細化に伴いより発生しやすくなる。
【００９２】
企画後、設計開始段階でチップ仕様が取得され、ＬＳＩチップ設計支援システム１に、チップ名として、例えば「ＭＢ１２３」が入力されると、まず、予測歩留り演算部２により、図１９に示す算出式テーブル６ａから、算出結果名「対策なし予測歩留り」を求めるための算出式「（１＋（チップ面積＋感知面積×２）×５×１０-4）-3」が抽出される。さらに、予測歩留り演算部２により、入力されたチップ名「ＭＢ１２３」および抽出した算出式に含まれるチップ特性名「チップ面積」，「感知面積」をキーに、図２１に示すチップ仕様テーブル８ａから、該当するチップ特性値「６０．８」，「５０．２」が抽出される。そして、この算出式とチップ特性値を用いて、「対策なし予測歩留り」が算出される。すなわち、
「対策なし予測歩留り」＝（１＋（チップ面積＋感知面積×２）×５×１０-4）-3＝（１＋（６０．８＋５０．２×２）×５×１０-4）-3＝０．７９
となる。
【００９３】
算出された「対策なし予測歩留り」の算出結果は、図２２に示す予測歩留りテーブル９ａに格納される。
続いて、予測歩留り演算部２により、図１９に示す算出式テーブル６ａから、算出結果名「対策あり予測歩留り」を求めるための算出式「（１＋（Ｘ１×チップ面積＋Ｘ２×感知面積×２）×５×１０-4）-3」が抽出される。さらに、予測歩留り演算部２により、入力されたチップ名「ＭＢ１２３」および抽出した算出式に含まれるチップ特性名「チップ面積」，「感知面積」をキーに、図２１に示すチップ仕様テーブル８ａから、該当するチップ特性値「６０．８」，「５０．２」が抽出される。さらに、予測歩留り演算部２により、図２０に示す対策係数テーブル７ａから、まずＤＦＭ対策名「リラックス配線」の係数名「Ｘ１」，「Ｘ２」に該当する係数値「１．１」，「０．５」が抽出される。そして、この算出式、チップ特性値および係数値を用いて、「対策あり予測歩留り」（リラックス配線）が算出される。すなわち、
「対策あり予測歩留り」（リラックス配線）＝（１＋（Ｘ１×チップ面積＋Ｘ２×感知面積×２）×５×１０-4）-3＝（１＋（１．１×６０．８＋０．５×５０．２×２）×５×１０-4）-3＝０．８４
となる。「対策あり予測歩留り」（リラックス配線）の算出結果は、図２２に示す予測歩留りテーブル９ａにＤＦＭ対策名に関連付けて格納される。
【００９４】
次いで、予測製造コスト演算部３により、図１９に示す算出式テーブル６ａから、算出結果名「対策なし予測製造コスト」を求めるための算出式「固定費＋（変動費×量産数）」が抽出される。さらに、予測製造コスト演算部３により、入力されたチップ名「ＭＢ１２３」および抽出した算出式に含まれる「固定費」，「変動費」，「量産数」をキーに、図２３に示す工場コスト・量産数テーブル１０ａから、それぞれ該当する値「１００００００」，「３００」，「１００００００」が抽出される。そして、この算出式、工場コストおよび量産数を用いて、「対策なし予測製造コスト」が算出される。すなわち、
「対策なし予測製造コスト」＝固定費＋（変動費×量産数）＝１００００００＋（３００×１００００００）＝３０１００００００（円）
となる。
【００９５】
続いて、予測製造コスト演算部３により、図１９に示す算出式テーブル６ａから、算出結果名「対策あり予測製造コスト」を求めるための算出式「固定費＋（変動費×量産数）×（対策なし予測歩留り／対策あり予測歩留り）」が抽出される。さらに、予測製造コスト演算部３により、チップ名「ＭＢ１２３」および算出式に含まれる「固定費」，「変動費」，「量産数」をキーに、図２３に示す工場コスト・量産数テーブル１０ａから、それぞれ該当する値「１００００００」，「３００」，「１００００００」が抽出される。さらに、予測製造コスト演算部３により、予測歩留りテーブル９ａから、「対策なし予測歩留り」および「対策あり予測歩留り」（リラックス配線）が抽出される。そして、これらを用いて、「対策あり予測製造コスト」（リラックス配線）が算出される。すなわち、
「対策あり予測製造コスト」（リラックス配線）＝固定費＋（変動費×量産数）×（対策なし予測歩留り／対策あり予測歩留り）＝１００００００＋（３００×１００００００）×（０．７９／０．８４）≒２８３００００００（円）
となる。
【００９６】
さらに、予測製造コスト演算部３により、算出式テーブル６ａから算出結果名「製造コスト改善効果」を算出するための算出式が抽出され、その値が算出される。すなわち、
「製造コスト改善効果」（リラックス配線）＝「対策なし予測製造コスト」−「対策あり予測製造コスト」（リラックス配線）＝３０１００００００−２８３００００００＝１８００００００（円）
となる。
【００９７】
算出された「製造コスト改善効果」（リラックス配線）と、図２４に示すＤＦＭ対策コストテーブル１２ａのＤＦＭ対策コスト（「人件費」，「インフラ費」その他の費目の合計値）は、図２５に示すコスト比較テーブル１３ａにＤＦＭ対策名に関連付けて格納される。
【００９８】
別のＤＦＭ対策の場合についても同様の処理が行われ、２重ＶＩＡ化の場合には、
「対策あり予測歩留り」（２重ＶＩＡ化）＝（１＋（Ｘ１×チップ面積＋Ｘ２×感知面積×２）×５×１０-4）-3＝（１＋（１．１×６０．８＋０．７×５０．２×２）×５×１０-4）-3＝０．８２
「対策あり予測製造コスト」（２重ＶＩＡ化）＝固定費＋（変動費×量産数）×（対策なし予測歩留り／対策あり予測歩留り）＝１００００００＋（３００×１００００００）×（０．７９×０．８２）≒２９０００００００（円）
「製造コスト改善効果」（２重ＶＩＡ化）＝「対策なし予測製造コスト」−「対策あり予測製造コスト」（２重ＶＩＡ化）＝３０１００００００−２９０００００００＝１１００００００（円）
となる。なお、「対策なし予測製造コスト」は、先のリラックス配線についての処理の際に算出したものを用いることができるが、この２重ＶＩＡ化についての処理の際に改めて算出しても構わない。
【００９９】
「対策あり予測歩留り」（２重ＶＩＡ化）の算出結果は、図２２に示す予測歩留りテーブル９ａにＤＦＭ対策名に関連付けて格納される。また、「製造コスト改善効果」（２重ＶＩＡ化）は、図２４に示すＤＦＭ対策コストテーブル１２ａのＤＦＭ対策コストと共に、図２５に示すコスト比較テーブル１３ａにＤＦＭ対策名に関連付けて格納される。
【０１００】
続いて、比較・判定部４により、コスト比較テーブル１３ａから「製造コスト改善効果」および「ＤＦＭ対策コスト」が抽出され、「製造コスト改善効果」＞「ＤＦＭ対策コスト」の関係を満たすか否かが比較・判定され、表示部５が、その関係を満たすＤＦＭ対策名をディスプレイに表示する。
【０１０１】
図２６は結果の表示例である。
ディスプレイの表示画面３０には、例えばこの図２６に示すように、チップ名、ＤＦＭ対策名、量産数、歩留り向上（度）、製造コスト改善効果、ＤＦＭ対策コスト、および正味のコスト効果を表示することができる。
【０１０２】
なお、チップ名は、入力されたデータから取得される。ＤＦＭ対策名、製造コスト改善効果およびＤＦＭ対策コストは、コスト比較テーブル１３ａから抽出することができる。量産数は、工場コスト・量産数テーブル１０ａから抽出することができる。歩留り向上は、予測歩留りテーブル９ａから抽出することができる。正味のコスト効果は、製造コスト改善効果およびＤＦＭ対策コストを用いて求めることができる。また、表示画面３０に表示するデータを、コスト比較テーブル１３ａに、そのＤＦＭ対策コストや製造コスト改善効果と関連付けて、あらかじめ表示前に格納しておくようにしてもよい。
【０１０３】
以後は、このような表示を基に、適切なＤＦＭ対策、例えば歩留り向上およびコスト効果が大きいＤＦＭ対策を選択し、それを用いて設計を進め、その設計を基に製造を行い、試験を行うようにすればよい。
【０１０４】
また、算出式テーブル６ａおよび対策係数テーブル７ａの内容の追加や更新は、例えば、次のようにして実施される。
算出式テーブル６ａおよび対策係数テーブル７ａの内容を追加または更新する際には、まず、追加または更新しようとする予測歩留り算出式および対策係数のデータが入力される。例えば、ユーザがディスプレイ等に表示される画面を見ながらＬＳＩチップ設計支援システム１に所定のデータを入力する。
【０１０５】
図２７は入力画面の表示例である。
入力画面４０には、予測歩留りの算出式を入力する欄４１のほか、ＤＦＭ対策名を入力または選択する欄４２、算出式に含まれる対策係数の係数名を入力する複数の欄４３、係数値を入力する複数の欄４４が設けられている。
【０１０６】
このような入力画面４０に、図２７に示したような内容が入力されると、ＬＳＩチップ設計支援システム１では、入力部２１により、その入力データが、算出式テーブル６ａおよび対策係数テーブル７ａにそれぞれ一時的に格納される。
【０１０７】
次いで、予測歩留り演算部２により、その算出式が算出式テーブル６ａから抽出され、係数名をキーに、係数値が対策係数テーブル７ａから抽出され、その算出式に含まれるチップ特性名と、入力または選択されたＤＦＭ対策名をキーに、チップ仕様テーブル８ａから過去開発チップのチップ特性値が抽出される。そして、これらのデータを用いて、過去開発チップについての予測歩留りが算出され、算出結果がデータチェック用予測歩留りテーブル２３ａに格納される。
【０１０８】
図２８はデータチェック用予測歩留りテーブルの一例を示す図である。また、図２９は過去開発チップ歩留り実績テーブルの一例を示す図である。
図２８に示すように、データチェック用予測歩留りテーブル２３ａには、過去開発チップについて改めて算出された「予測歩留り」が、過去開発チップのチップ名と、過去開発チップに実施した「ＤＦＭ対策名」に関連付けて格納される。
【０１０９】
同様に、過去開発チップの歩留り実績は、図２９に示すように、過去開発チップ歩留り実績テーブル２４ａに、過去開発チップのチップ名と、過去開発チップに実施した「ＤＦＭ対策名」に関連付けて格納される。
【０１１０】
このような過去開発チップについての「予測歩留り」の算出処理、およびその算出結果のデータチェック用予測歩留りテーブル２３ａへの格納処理が、追加または更新の対象と同種のＤＦＭ対策を実施した過去開発チップに対して行われる。なお、図２８には、ＤＦＭ対策であるリラックス配線と２重ＶＩＡ化の双方について、「予測歩留り」の算出処理およびその算出結果の格納処理が行われた場合を示している。
【０１１１】
次いで、評価部２２により、チップ名と「ＤＦＭ対策名」をキーに、データチェック用予測歩留りテーブル２３ａおよび過去開発チップ歩留り実績テーブル２４ａからそれぞれ、過去開発チップについて算出された「予測歩留り」および過去開発チップの「歩留り実績」が抽出される。また、規格値テーブルからは所定の規定値が抽出される。
【０１１２】
そして、評価部２２により、同種のＤＦＭ対策を実施した過去開発チップについて、その「予測歩留り」と「歩留り実績」の標準偏差が算出され、規定値と比較される。標準偏差σは、Ａ＝「歩留り実績」−「予測歩留り」、Ｍ＝Σ｜Ａ｜／個数、とすると、σ＝Σ（Ａ−Ｍ）2／（個数−１）、で求めることができる。規定値と求められた標準偏差σは、ディスプレイに表示される。
【０１１３】
また、過去開発チップの「予測歩留り」と「歩留り実績」の標準偏差σが規定値内の場合には、算出式テーブル６ａおよび対策係数テーブル７ａが、入力画面４０に入力されたデータによって追加または更新される。また、過去開発チップの「予測歩留り」と「歩留り実績」の標準偏差σが規定値外の場合には、算出式テーブル６ａおよび対策係数テーブル７ａからその入力されたデータが削除される。
【０１１４】
なお、ここでは、追加または更新しようとする予測歩留り算出式および対策係数のデータを、ユーザが入力画面４０を見ながら入力する場合について述べたが、それらのデータが過去の開発実績を基に自動生成可能である場合には、その自動生成されたデータを用いて、そのような入力ステップに続く処理が行われるようにしてもよい。
【０１１５】
以上説明したように、上記ＬＳＩチップ設計支援システム１によれば、設計開始時点や設計開始直後といったチップ設計の早い段階で取得されるチップ仕様を用いて、ＤＦＭ対策を実施した場合の歩留りおよびそのときの製造コストを予測することができるので、設計のイタレーションが発生せず、チップ開発スピードを向上させることが可能になる。
【０１１６】
また、チップ設計段階における歩留りおよび製造コストの予測を、そのチップに実施可能なＤＦＭ対策ごとに行うので、そのチップに適したＤＦＭ対策の実施判断が行えるようになる。さらに、それぞれのＤＦＭ対策の歩留り向上と製造コストへの寄与が明確化されるので、そのチップに適したＤＦＭ対策の実施判断が行えると共に、その知見を以後のチップ設計に利用し、チップを迅速に高歩留りで製造することが可能になる。
【０１１７】
さらにまた、このようなＬＳＩチップ設計支援システム１を、チップの設計を担当するチップ設計者や、チップに設計に関わる技術開発を担当するチップ設計技術者等、チップ開発に携わる様々なユーザが共有して利用することにより、チップをより迅速に高歩留りで製造することが可能になる。
【０１１８】
なお、上記ＬＳＩチップ設計支援システム１が有する処理機能は、コンピュータを用いて実現することができる。
コンピュータは、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）のほか、グラフィック処理部、入力Ｉ／Ｆ（Interface）、通信Ｉ／Ｆ等によって構成され、これらはバスを介して接続される。ＣＰＵは、ＨＤＤに格納されているプログラムや、上記の各テーブル等に格納（記憶）されたデータを用いて処理を実行する。ＲＯＭは、ＣＰＵが実行する基本的なプログラムやデータを格納する。ＲＡＭは、ＣＰＵが実行途中のプログラムやデータを格納する。ＨＤＤには、ＣＰＵが実行するＯＳ（Operation System）やアプリケーションプログラム、上記の各テーブル等のデータが格納（記憶）される。グラフィック処理部には、ディスプレイ等の表示装置が接続され、グラフィック処理部は、ＣＰＵからの描画命令に従ってその表示装置の画面上に画像を表示させる。入力Ｉ／Ｆには、マウスやキーボードが接続され、これらによってユーザが入力した情報を受信し、バスを介してＣＰＵに送信する。通信Ｉ／Ｆは、各コンピュータ間のＬＡＮ接続のためのインタフェースである。
【０１１９】
このようなハードウェア構成を有するコンピュータによって、上記ＬＳＩチップ設計支援システム１が有する各処理機能を実現することができる。
また、上記ＬＳＩチップ設計支援システム１が有すべき機能の処理内容を記述したプログラム（ＬＳＩチップ設計支援プログラム）が提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。
【０１２０】
処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記録装置には、ＨＤＤ、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＤＶＤ（Digital Versatile Disk）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等がある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）等がある。
【０１２１】
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【０１２２】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
【０１２３】
なお、以上の説明では、ＬＳＩの開発を例にして述べたが、勿論、上記のような設計支援システムや、設計支援方法および設計支援プログラムは、そのような半導体集積回路（Integrated Circuit；ＩＣ）をはじめとする種々の半導体装置の開発に適用可能である。
【０１２４】
以下に、本発明の諸態様を付記としてまとめて記載する。
（付記１）  半導体装置の設計に用いる半導体装置設計支援システムにおいて、
前記半導体装置の設計開始段階の仕様を格納する仕様格納手段と、
前記半導体装置に実施可能な設計対策に要する設計対策コストを格納する設計対策コスト格納手段と、
前記仕様格納手段に格納された前記仕様を用いて、前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを算出する予測歩留り演算手段と、
前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを用いて、前記設計対策を実施しない場合の予測製造コストおよび前記設計対策を実施する場合の予測製造コストを算出する予測製造コスト演算手段と、
前記予測製造コスト演算手段で算出された前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コスト格納手段に格納された前記設計対策コストとを比較・判定する比較・判定手段と、
を有することを特徴とする半導体装置設計支援システム。
【０１２５】
（付記２）  前記設計対策コスト格納手段は、複数の前記設計対策にそれぞれ要する複数の前記設計対策コストを格納し、
前記予測歩留り演算手段は、前記設計対策ごとに、前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを算出し、
前記予測製造コスト演算手段は、前記設計対策ごとに、前記設計対策を実施しない場合の予測製造コストおよび前記設計対策を実施する場合の予測製造コストを算出し、
前記比較判定手段は、前記設計対策ごとに、前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コスト格納手段に格納された対象の前記設計対策コストとを比較・判定する、
ことを特徴とする付記１記載の半導体装置設計支援システム。
【０１２６】
（付記３）  前記設計対策を実施しない場合の予測歩留りの算出に用いる第１の算出式と、前記設計対策を実施する場合の予測歩留りの算出に用いる第２の算出式とを格納する算出式格納手段と、
前記第２の算出式に用いる係数を格納する係数格納手段と、
を有し、
前記予測歩留り演算手段は、
前記仕様格納手段に格納された前記仕様と、前記算出式格納手段に格納された前記第１の算出式とを用いて、前記設計対策を実施しない場合の予測歩留りを算出し、
前記仕様格納手段に格納された前記仕様と、前記算出式格納手段に格納された前記第２の算出式と、前記係数格納手段に格納された前記係数を用いて、前記設計対策を実施する場合の予測歩留りを算出する、
ことを特徴とする付記１記載の半導体装置設計支援システム。
【０１２７】
（付記４）  前記算出式格納手段に新たな算出式が格納された場合に、格納された前記新たな算出式の妥当性を、過去に開発した半導体装置の仕様と、前記過去に開発した半導体装置の歩留り実績とを用いて評価する評価手段を有し、
前記予測歩留り演算手段は、前記過去に開発した半導体装置の仕様と、前記算出式格納手段に格納された前記新たな算出式とを用いて、前記過去に開発した半導体装置の予測歩留りを算出し、
前記評価手段は、算出された前記過去に開発した半導体装置の予測歩留りと、前記過去に開発した半導体装置の歩留り実績とを比較して評価する、
ことを特徴とする付記３記載の半導体装置設計支援システム。
【０１２８】
（付記５）  前記係数格納手段に新たな係数が格納された場合に、格納された前記新たな係数の妥当性を、過去に開発した半導体装置の仕様と、前記過去に開発した半導体装置の歩留り実績とを用いて評価する評価手段を有し、
前記予測歩留り演算手段は、前記過去に開発した半導体装置の仕様と、前記算出式格納手段に格納された前記第２の算出式と、前記係数格納手段に格納された前記新たな係数とを用いて、前記過去に開発した半導体装置の予測歩留りを算出し、
前記評価手段は、算出された前記過去に開発した半導体装置の予測歩留りと、前記過去に開発した半導体装置の歩留り実績とを比較して評価する、
ことを特徴とする付記３記載の半導体装置設計支援システム。
【０１２９】
（付記６）  前記予測製造コスト演算手段は、
前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りを用いて、前記設計対策を実施しない場合の予測製造コストを算出し、
前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを用いて、前記設計対策を実施する場合の予測製造コストを算出する、
ことを特徴とする付記１記載の半導体装置設計支援システム。
【０１３０】
（付記７）  前記半導体装置の製造に要する工場コストを格納する工場コスト格納手段と、
前記半導体装置の量産数を格納する量産数格納手段と、
を有し、
前記予測製造コスト演算手段は、
前記工場コスト格納手段に格納された前記工場コストと、前記量産数格納手段に格納された前記量産数とを用いて、前記設計対策を実施しない場合の予測製造コストを算出し、
前記工場コスト格納手段に格納された前記工場コストと、前記量産数格納手段に格納された前記量産数と、前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りとを用いて、前記設計対策を実施する場合の予測製造コストを算出する、
ことを特徴とする付記１記載の半導体装置設計支援システム。
【０１３１】
（付記８）  前記比較・判定手段は、前記設計対策を実施しない場合の予測製造コストに対する前記設計対策を実施する場合の予測製造コストの減少量と、前記設計対策コストとを比較し、前記減少量が前記設計対策コストを上回るか否かを判定することを特徴とする付記１記載の半導体装置設計支援システム。
【０１３２】
（付記９）  前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コストとの比較・判定結果を表示する表示手段を有することを特徴とする付記１記載の半導体装置設計支援システム。
【０１３３】
（付記１０）  半導体装置の設計に用いる半導体装置設計支援方法において、
仕様格納手段が、前記半導体装置の設計開始段階の仕様を格納し、
設計対策コスト格納手段が、前記半導体装置に実施可能な設計対策に要する設計対策コストを格納し、
予測歩留り演算手段が、前記仕様格納手段に格納された前記仕様を用いて、前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを算出し、
予測製造コスト演算手段が、前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを用いて、前記設計対策を実施しない場合の予測製造コストおよび前記設計対策を実施する場合の予測製造コストを算出し、
比較・判定手段が、前記予測製造コスト演算手段で算出された前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コスト格納手段に格納された前記設計対策コストとを比較・判定する、
ことを特徴とする半導体装置設計支援方法。
【０１３４】
（付記１１）  半導体装置の設計に用いる半導体装置設計支援プログラムにおいて、
コンピュータを、
前記半導体装置の設計開始段階の仕様を格納する仕様格納手段、
前記半導体装置に実施可能な設計対策に要する設計対策コストを格納する設計対策コスト格納手段、
前記仕様格納手段に格納された前記仕様を用いて、前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを算出する予測歩留り演算手段、
前記予測歩留り演算手段で算出された前記設計対策を実施しない場合の予測歩留りおよび前記設計対策を実施する場合の予測歩留りを用いて、前記設計対策を実施しない場合の予測製造コストおよび前記設計対策を実施する場合の予測製造コストを算出する予測製造コスト演算手段、
前記予測製造コスト演算手段で算出された前記設計対策を実施しない場合の予測製造コストと前記設計対策を実施する場合の予測製造コストとの差と、前記設計対策コスト格納手段に格納された前記設計対策コストとを比較・判定する比較・判定手段、
として機能させることを特徴とする半導体装置設計支援プログラム。
【図面の簡単な説明】
【０１３５】
【図１】ＬＳＩチップ開発における設計対策の実施の流れを説明する図である。
【図２】ＤＦＭ対策を実施する場合と実施しない場合の量産数とコストの関係を示す図である。
【図３】異なるＤＦＭ対策を実施する場合の量産数とコストの関係を示す図である。
【図４】ＬＳＩチップ設計支援システムの原理構成を示す図である。
【図５】算出式テーブルの内容説明図である。
【図６】対策係数テーブルの内容説明図である。
【図７】チップ仕様テーブルの内容説明図である。
【図８】予測歩留りテーブルの内容説明図である。
【図９】工場コストテーブルの内容説明図である。
【図１０】量産数テーブルの内容説明図である。
【図１１】ＤＦＭ対策コストテーブルの内容説明図である。
【図１２】コスト比較テーブルの内容説明図である。
【図１３】追加／更新データチェック機構の構成を示す図である。
【図１４】データチェック用予測歩留りテーブルの内容説明図である。
【図１５】過去開発チップ歩留り実績テーブルの内容説明図である。
【図１６】規定値テーブルの内容説明図である。
【図１７】ＤＦＭ対策の実施判断支援処理のフローチャートである。
【図１８】データ追加／更新処理のフローチャートである。
【図１９】算出式テーブルの一例を示す図である。
【図２０】対策係数テーブルの一例を示す図である。
【図２１】チップ仕様テーブルの一例を示す図である。
【図２２】予測歩留りテーブルの一例を示す図である。
【図２３】工場コスト・量産数テーブルの一例を示す図である。
【図２４】ＤＦＭ対策コストテーブルの一例を示す図である。
【図２５】コスト比較テーブルの一例を示す図である。
【図２６】結果の表示例である。
【図２７】入力画面の表示例である。
【図２８】データチェック用予測歩留りテーブルの一例を示す図である。
【図２９】過去開発チップ歩留り実績テーブルの一例を示す図である。
【図３０】従来の設計対策の実施の流れを説明する図である。
【符号の説明】
【０１３６】
１  ＬＳＩチップ設計支援システム
２  予測歩留り演算部
３  予測製造コスト演算部
４  比較・判定部
５  表示部
６，６ａ  算出式テーブル
７，７ａ  対策係数テーブル
８，８ａ  チップ仕様テーブル
９，９ａ  予測歩留りテーブル
１０  工場コストテーブル
１０ａ  工場コスト・量産数テーブル
１１  量産数テーブル
１２，１２ａ  ＤＦＭ対策コストテーブル
１３，１３ａ  コスト比較テーブル
２０  追加／更新データチェック機構
２１  入力部
２２  評価部
２３，２３ａ  データチェック用予測歩留りテーブル
２４，２４ａ  過去開発チップ歩留り実績テーブル
２５  規定値テーブル
３０  表示画面
４０  入力画面
４１，４２，４３，４４  欄
【図１】
2008084997.tif 000003
【図２】
2008084997.tif 000004
【図３】
2008084997.tif 000005
【図４】
2008084997.tif 000006
【図５】
2008084997.tif 000007
【図６】
2008084997.tif 000008
【図７】
2008084997.tif 000009
【図８】
2008084997.tif 000010
【図９】
2008084997.tif 000011
【図１０】
2008084997.tif 000012
【図１１】
2008084997.tif 000013
【図１２】
2008084997.tif 000014
【図１３】
2008084997.tif 000015
【図１４】
2008084997.tif 000016
【図１５】
2008084997.tif 000017
【図１６】
2008084997.tif 000018
【図１７】
2008084997.tif 000019
【図１８】
2008084997.tif 000020
【図１９】
2008084997.tif 000021
【図２０】
2008084997.tif 000022
【図２１】
2008084997.tif 000023
【図２２】
2008084997.tif 000024
【図２３】
2008084997.tif 000025
【図２４】
2008084997.tif 000026
【図２５】
2008084997.tif 000027
【図２６】
2008084997.tif 000028
【図２７】
2008084997.tif 000029
【図２８】
2008084997.tif 000030
【図２９】
2008084997.tif 000031
【図３０】
2008084997.tif 000032