(57)【要約】【課題】誤りビットの発生位置にかかわらず誤り訂正処理を短時間で完了する。【解決手段】誤り訂正装置１００の訂正パターン算出部１３は、入力された受信データをもとに受信データのビット長に相当する数の訂正パターンを算出する。訂正パターン推定部１４は、受信データのビット列と訂正パターン算出部１３により算出された訂正パターンとの関係に基づいて、算出された訂正パターンのうちから受信データのビット列の誤りを検出可能な候補を推定する。訂正処理部１５は、訂正パターン推定部１４により推定された候補順に訂正パターンを用いて誤り訂正処理を行う。【選択図】      図１
2008277924.tif 000002
【特許請求の範囲】
【請求項１】
情報ビット列に巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）による誤り訂正ビット列が付加された受信データを入力する入力手段と、
前記入力された受信データの誤り訂正ビット列をもとに前記受信データのビット長に相当する数の訂正パターンを算出する算出手段と、
前記受信データのビット列と前記算出された訂正パターンそれぞれの値との関係に基づいて特異点を検出し、検出された特異点に対応する訂正パターンを、前記受信データのビット列の誤りを検出可能な候補として推定する推定手段と、
前記推定手段により推定された候補順に訂正パターンを用いて誤り検査を行って前記受信データのビット列の誤りを検出しそれを訂正する訂正手段と
を具備することを特徴とする誤り訂正装置。
【請求項２】
前記推定手段は、前記検出された特異点のうち訂正パターンの値が小さい順に候補とすることを特徴とする請求項１記載の誤り訂正装置。
【請求項３】
情報ビット列に巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）による誤り訂正ビット列が付加された受信データを入力し、
前記入力された受信データの誤り訂正ビット列をもとに前記受信データのビット長に相当する数の訂正パターンを算出し、
前記受信データのビット列と前記算出された訂正パターンそれぞれの値との関係に基づいて特異点を検出し、検出された特異点に対応する訂正パターンを、前記受信データのビット列の誤りを検出可能な候補として推定し、
前記推定手段により推定された候補順に訂正パターンを用いて誤り検査を行って前記受信データのビット列の誤りを検出しそれを訂正することを特徴とする誤り訂正方法。
【請求項４】
前記検出された特異点のうち訂正パターンの値が小さい順に候補とすることを特徴とする請求項３記載の誤り訂正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）により検出された誤りビットを訂正する誤り訂正装置及び誤り訂正方法に関する。
【背景技術】
【０００２】
ＣＲＣは、データ伝送等においてデータが正しく伝送できたかどうかをチェックするエラー検出方式の１つであり、データの誤りを検出する能力が高く、多くの伝送制御方式に採用されている。ＣＲＣによりエラーが検出された場合、誤り訂正装置は、受信データのビット長に相当する数の訂正パターンを算出する。従来の誤り訂正処理では、受信データのビット列の先頭から順番に訂正パターンを試しながらその都度パリティ検査を行っていた。よって、誤りビットが受信データのビット列の後方に存在する場合には処理時間が長くなってしまう。このため、誤りが発生したビット位置によって処理時間がばらついてしまうという問題があった。
【０００３】
なお、伝送路の通信品質に応じて送信側で付加する誤り訂正符号の長さを変更することで、通信品質が低下した場合でも正しくデータを伝送できるようにする手法が提案されている（例えば、特許文献１を参照。）。
【特許文献１】特開平４−１９６７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、従来の誤り訂正処理では、受信データのビット列の先頭から順番に訂正パターンを試しながらその都度パリティ検査を行っていた。よって、誤りビットが受信データのビット列の後方に存在する場合には処理時間が長くなるため、誤りが発生したビット位置によって処理時間がばらついてしまうという問題があった。
【０００５】
この発明は上記事情に着目してなされたもので、その目的とするところは、誤りビットの発生位置にかかわらず誤り訂正処理を短時間で完了することができる誤り訂正装置及び誤り訂正方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためにこの発明に係る誤り訂正装置は、情報ビット列にＣＲＣによる誤り訂正ビット列が付加された受信データを入力する入力手段と、前記入力された受信データの誤り訂正ビット列をもとに前記受信データのビット長に相当する数の訂正パターンを算出する算出手段と、前記受信データのビット列と前記算出された訂正パターンそれぞれの値との関係に基づいて特異点を検出し、検出された特異点に対応する訂正パターンを、前記受信データのビット列の誤りを検出可能な候補として推定する推定手段と、前記推定手段により推定された候補順に訂正パターンを用いて誤り検査を行って前記受信データのビット列の誤りを検出しそれを訂正する訂正手段とを具備することを特徴とする。
【０００７】
また、この発明に係る誤り訂正方法は、情報ビット列にＣＲＣによる誤り訂正ビット列が付加された受信データを入力し、前記入力された受信データの誤り訂正ビット列をもとに前記受信データのビット長に相当する数の訂正パターンを算出し、前記受信データのビット列と前記算出された訂正パターンそれぞれの値との関係に基づいて特異点を検出し、検出された特異点に対応する訂正パターンを、前記受信データのビット列の誤りを検出可能な候補として推定し、前記推定手段により推定された候補順に訂正パターンを用いて誤り検査を行って前記受信データのビット列の誤りを検出しそれを訂正することを特徴とする。
【０００８】
上記構成による誤り訂正装置及び誤り訂正方法では、ＣＲＣによる誤り訂正処理において、受信データのビット長に相当する数の訂正パターンの中から受信データのビット列の誤りを検出可能な候補を予め推定し、訂正パターンの範囲を絞って訂正処理を行う。このようにすることで、誤りビットの発生位置にかかわらず訂正処理を短時間に完了することが可能となる。
【発明の効果】
【０００９】
すなわち、この発明によれば、誤りビットの発生位置にかかわらず誤り訂正処理を短時間で完了することができる誤り訂正装置及び誤り訂正方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。  
図１は、この発明に係る誤り訂正装置の一実施形態を示す機能ブロック図である。  
この誤り訂正装置１００は、例えば、航空管制用の二次監視レーダ（ＳＳＲ：Secondary Surveillance Radar）により受信される航空機からの応答データの誤り訂正を行う。誤り訂正装置１００は、受信データ入力部１１と、誤り検出部１２と、訂正パターン算出部１３と、訂正パターン推定部１４と、訂正処理部１５とを備える。また、この誤り訂正装置１００は、例えば、ソフトウェア化してＤＳＰ（Digital Signal Processor）等に組み込まれる。
【００１１】
受信データ入力部１１は、巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）方式による誤り訂正用のパリティが付加された受信データの入力を受け付ける。図２に、この誤り訂正装置１００で扱う受信データの一例を示す。受信データは、情報ビット列（３２ビット）とＣＲＣにより付加された誤り訂正用のパリティ（２４ビット）とを含む５６ビットからなる。情報ビット列には、例えば、ＳＳＲサイトの識別情報（ＳＳＲサイトアドレス）、高度情報、及び位置情報が含まれる。
【００１２】
誤り検出部１２は、受信データからＣＲＣ値を生成し、受信データに誤りビットが存在するか否かを検出する。訂正パターン算出部１３は、誤り検出部１２において誤りビットの存在が検出された場合に、受信データに含まれるパリティをもとに受信データのビット長の数に相当する訂正パターン（ＥＲＥＧ：Error Register）を算出する。本実施形態では、図２に示すように、２４ビットの訂正パターン（ＥＲＥＧ０〜ＥＲＥＧ５５）が算出される。訂正パターン推定部１４は、受信データのビット位置と訂正パターン算出部１３により算出されたＥＲＥＧ０〜ＥＲＥＧ５５それぞれの値との関係に基づいて特異点を検出し、検出された特異点に対応する訂正パターンを、受信データのビット列の誤りを検出可能な候補として推定する。訂正処理部１５は、訂正パターン推定部１４により推定された候補順に訂正パターンを用いて誤り検査を行って受信データの受信データのビット列の誤りを検出しそれを訂正する。
【００１３】
次に、このように構成された誤り訂正装置１００の動作について説明する。図３は、ＳＳＲによる全質問及び個別質問に対して受信されるトランスポンダ（航空機側に搭載される応答装置）からのモードＳ応答データについて誤り訂正する場合の処理手順とその内容を示すフローチャートである。
【００１４】
誤り訂正装置１００の誤り検出部１２は、受信データ入力部１１に入力された受信データをもとにＣＲＣ値を計算する（ステップＳ３ａ）。誤り検出部１２は、受信データからパリティを取得し（ステップＳ３ｂ）、受信データに含まれるＳＳＲサイトアドレスと質問したＳＳＲサイトアドレスとが一致するか否かを判定する（ステップＳ３ｃ）。この判定において受信データに含まれるＳＳＲサイトアドレスが質問したＳＳＲサイトアドレスに一致する場合には、誤り検出部１２は受信データに誤りビットが無いと判断し処理を終了する（ステップＳ３ｃ：ＯＫ）。一方、上記判定において、受信データに含まれるＳＳＲサイトアドレスが質問したＳＳＲサイトアドレスに一致しない場合には、誤り検出部１２は受信データに誤りビットが存在すると判断し、誤り訂正処理に移行する（ステップＳ３ｃ：ＮＧ）。
【００１５】
訂正パターン算出部１３は、まず２４ビットの検査ビットを登録する（ステップＳ３ｄ）。そして、訂正パターン算出部１３は、次の処理を受信データのビット長に相当する数だけ繰り返し行う（ステップＳ３ｅ〜Ｓ３ｈ）。訂正パターン算出部１３は、シフトレジスタを１ビットシフトし（ステップＳ３ｆ）、シフト後のＥＲＥＧを訂正パターンとして保存する（ステップＳ３ｇ）。この処理により図２に示すように受信データのビット列のビット長に相当する数の訂正パターン（ＥＲＥＧ０〜ＥＲＥＧ５５）が算出される。
【００１６】
次に、訂正パターン推定部１４は、上記算出された訂正パターンから受信データのビット列の誤りを検出する可能性の高い順を推定する（ステップＳ３ｉ）。ＣＲＣにより誤りビットを訂正する処理では、受信データのビット長に相当する数の訂正パターンの値（ＥＲＥＧ０〜ＥＲＥＧ５５）が算出される。ＥＲＥＧは誤りビットを“１”で表す。訂正位置にあるＥＲＥＧ（ＥＲＥＧ＿ＯＫと称する）のＬＳＢ（Least Significant Bit：Ｂｉｔ０）が１になり、例えば1ビットしか誤っていない場合は、ＥＲＥＧ＿OK＝１になる。訂正位置以外のＥＲＥＧ（ＥＲＥＧ＿ＮＧと称する）は、ＥＲＥＧ＿ＮＧ＞１になる。図４に誤り訂正パターンの値の特性を示す。
【００１７】
図４は、受信データのビット列とＥＲＥＧ０〜ＥＲＥＧ５５の値との関係を示している。図４に示すように、誤りビットをランダムに発生させて解析した結果でも、値が小さいＥＲＥＧのビット列は誤りビットに一致する可能性が高くなっていた。よって、値が小さい順のＥＲＥＧから先に訂正してパリティ検査を行うことで、余分な処理を削減することが可能となる。図４の例によれば、訂正パターン推定部１４は、ＥＲＥＧの値が小さい順にポイントＡ（ＥＲＥＧ３１）、ポイントＢ（ＥＲＥＧ１７）というように、誤りを検出可能な訂正パターンの候補を推定する。
【００１８】
次に、訂正処理部１５は、次の処理を受信データのビット長に相当する数だけ繰り返し行う（ステップＳ３ｊ〜Ｓ３ｎ）。訂正処理部１５は、訂正パターン推定部１４により推定された候補順で誤り訂正処理を行う（ステップＳ３ｋ）。図４の例では、訂正処理部１５は、まずポイントＡ（ＥＲＥＧ３１）を用いてパリティ検査を行い（ステップＳ３ｌ）、パリティ検査後の受信データのＳＳＲサイトアドレスが質問したＳＳＲサイトアドレスと一致するか否かを判定する（ステップＳ３ｍ）。ここで、２つのＳＳＲサイトアドレスが一致する場合には、訂正処理部１５は誤り訂正処理が完了したと判断して処理を終了する（ステップＳ３ｍ：ＯＫ）。
【００１９】
一方、上記判定において、２つのＳＳＲサイトアドレスが一致しない場合には（ステップＳ３ｍ：ＮＧ）、訂正処理部１５は誤り訂正処理が完了していないと判断して、ステップＳ３ｋの処理に移行する。図４の例によれば、訂正処理部１５は、次に推定されたポイントＢ（ＥＲＧＥ１７）を用いて訂正処理を行う。すべての受信データのビット列分のＥＲＥＧにより誤り訂正処理をしても質問したＳＳＲサイトアドレスと一致しない場合は、訂正処理部１５は、誤り訂正が不可能として受信した応答データを破棄する（ステップＳ３ｏ）。
【００２０】
以上述べたように上記実施形態では、誤り訂正装置１００の訂正パターン算出部１３は、入力された受信データをもとに受信データのビット長に相当する数の訂正パターンを算出する。訂正パターン推定部１４は、受信データのビット列と訂正パターン算出部１３により算出された訂正パターンとの関係に基づいて、算出された訂正パターンのうちから受信データのビット列の誤りを検出可能な候補を推定する。訂正処理部１５は、訂正パターン推定部１４により推定された候補順に訂正パターンを用いて誤り訂正処理を行う。
【００２１】
従来の誤り訂正装置では、受信データのビット列の順に訂正パターンを用いて誤り訂正処理を行っていた。よって、誤りビットが受信データのビット列の後方に存在する場合には処理時間が長くなってしまうという問題があった。これに対し、上記実施形態の誤り訂正装置１００では、予め誤りビットに一致する可能性の高い訂正パターンを推定し、推定された順に訂正パターンを用いて誤り訂正処理を行うようにしている。このように予め訂正パターンの範囲を絞ることで処理負担を軽減し、誤りビットの位置にかかわらず、常に短時間に誤り訂正処理を行うことが可能となる。
【００２２】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００２３】
【図１】この発明に係る誤り訂正装置の一実施形態を示す機能ブロック図。
【図２】受信データ及び訂正パターンの構造の一例を示す図。
【図３】誤り訂正処理の手順とその内容を示すフローチャート。
【図４】誤り訂正パターンの値の特性を示す図。
【符号の説明】
【００２４】
１００…誤り訂正装置、１１…受信データ入力部、１２…誤り検出部、１３…訂正パターン算出部、１４…訂正パターン推定部、１５…訂正処理部。
【図１】
2008277924.tif 000003
【図２】
2008277924.tif 000004
【図３】
2008277924.tif 000005
【図４】
2008277924.tif 000006