(57)【要約】【課題】半導体パッケージ、及びこれに用いるプリント回路基板、並びにこれらを含む電子装置を提供する。【解決手段】本発明の半導体パッケージは、中央にスリットを含むプリント回路基板と、プリント回路基板上に実装された半導体チップと、半導体チップを覆う上部モールド膜と、スリットを満たしてプリント回路基板の下部面の一部を覆う下部モールド膜と、を備え、プリント回路基板の側面は連結溝を含み、上部モールド膜と下部モールド膜とは連結溝で接触する。【選択図】図２
2008294446.tif 000002
【特許請求の範囲】
【請求項１】
中央にスリットを含むプリント回路基板と、
前記プリント回路基板上に実装された半導体チップと、
前記半導体チップを覆う上部モールド膜と、
前記スリットを満たして前記プリント回路基板の下部面の一部を覆う下部モールド膜と、を備え、
前記プリント回路基板の側面は連結溝を含み、前記上部モールド膜と前記下部モールド膜とは前記連結溝で接触することを特徴とする半導体パッケージ。
【請求項２】
前記連結溝は前記スリットの長さ方向に配置されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記連結溝は前記スリットの長さ方向の両側に提供されることを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記半導体チップは前記スリットを覆うように実装されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記半導体チップは中央に配置されたボンディングパッドを含み、
前記スリットは前記ボンディングパッドを露出する第１スリットを含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記スリットは前記第１スリットと交差する第２スリットを更に含むことを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記連結溝は前記第２スリットの長さ方向の両側に更に提供されることを特徴とする請求項６に記載の半導体パッケージ。
【請求項８】
前記連結溝の幅は前記下部モールド膜の幅より狭いことを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
中央に第１スリットを含む第１プリント回路基板と、
前記第１プリント回路基板上に実装された第１半導体チップと、
前記第１半導体チップを覆う第１上部モールド膜と、
前記第１スリットを満たして前記第１プリント回路基板の下部面の一部を覆う第１下部モールド膜と、
前記第１半導体チップ上に配置された第２プリント回路基板と、
前記第２プリント回路基板上に実装された第２半導体チップと、を備え、
前記第１プリント回路基板の側面は第１連結溝を含み、前記第１上部モールド膜と前記第１下部モールド膜とは前記第１連結溝で接触することを特徴とする半導体パッケージ。
【請求項１０】
前記第１連結溝は前記第１スリットの長さ方向に位置することを特徴とする請求項９に記載の半導体パッケージ。
【請求項１１】
前記第２プリント回路基板は第２スリットを有し、
前記第２半導体チップを覆う第２上部モールド膜と、
前記第２スリットを満たして前記第２プリント回路基板の下部面の一部を覆う第２下部モールド膜と、を更に備え、
前記第２プリント回路基板の側面は第２連結溝を含み、前記第２上部モールド膜と前記第２下部モールド膜とは前記第２連結溝で接触することを特徴とする請求項９に記載の半導体パッケージ。
【請求項１２】
前記第２連結溝は前記第２スリットの長さ方向に位置することを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１３】
前記第１半導体チップは前記第１スリットを覆うように実装され、前記第２半導体チップは前記第２スリットを覆うように実装されることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１４】
前記第１連結溝は前記第１スリットの長さ方向の両側に提供され、前記第２連結溝は前記第２スリットの長さ方向の両側に提供されることを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１５】
前記第１連結溝の幅は前記第１下部モールド膜の幅より狭く、前記第２連結溝の幅は前記第２下部モールド膜の幅より狭いことを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１６】
スリットを有する実装領域を含むチップ領域と、
前記チップ領域を取り囲むスクライブ領域と、を備え、
前記チップ領域は、前記スクライブ領域と前記スリットとの間に配置されたモールド用穴を含むことを特徴とするプリント回路基板。
【請求項１７】
前記モールド用穴は、前記チップ領域から前記スクライブ領域に延長されることを特徴とする請求項１６に記載のプリント回路基板。
【請求項１８】
前記モールド用穴の幅は前記スリットの幅より広いことを特徴とする請求項１７に記載のプリント回路基板。
【請求項１９】
前記モールド用穴は前記スリットの長さ方向に配置されることを特徴とする請求項１７に記載のプリント回路基板。
【請求項２０】
前記実装領域は前記チップ領域の一側に片寄って配置されることを特徴とする請求項１６に記載のプリント回路基板。
【請求項２１】
請求項１の半導体パッケージを含むことを特徴とする電子装置。
【請求項２２】
請求項９の半導体パッケージを含むことを特徴とする電子装置。
【請求項２３】
請求項１６のプリント回路基板を含むことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ、及びこれに用いるプリント回路基板、並びにこれらを含む電子装置に関する。
【背景技術】
【０００２】
半導体産業における集積回路に対するパッケージング（ｐａｃｋａｇｉｎｇ）技術は、小型化に対する要求及び実装（ｍｏｕｎｔｉｎｇ）の信頼性を満足させるために継続的に発展している。このようなパッケージング技術のうち、近年ボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージが開発されている。ＢＧＡパッケージは通常のリードフレームの代わりにプリント回路基板を使用する。プリント回路基板は、半導体チップが接着される面の反対側全面にソルダーボール（ｓｏｌｄｅｒ  ｂａｌｌ）を含むので、ＢＧＡパッケージは実装密度の側面で有利である。また、ＢＧＡパッケージはソルダーボールによって外部回路と電気的に連結されるので、電気的信号の伝達経路が最小化されるという長所を有する。
【０００３】
ＢＧＡパッケージのモールド膜は、ＥＭＣ（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  Ｃｏｍｐｏｕｎｄ）を含むことができる。この場合、モールド膜が形成されながら、ワイヤー（ｗｉｒｅ）がスイープされる現象（ｓｗｅｅｐｉｎｇ）が発生し得る。また、モールド膜は半導体チップを覆う上部モールド膜とワイヤーを覆う下部モールド膜を含むことができるが、上部モールド膜と下部モールド膜との接触面積が小さいので、ＢＧＡパッケージが剥離（ｄｅｌａｍｉｎａｔｉｏｎ）し易くなるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであって、その目的は、ワイヤーのスイープ現象及びモールド膜の剥離現象を防止する半導体パッケージを提供することにある。
【０００５】
また、本発明の目的は、モールド膜の剥離を防止する積層型の半導体パッケージを提供することにある。
【０００６】
また、本発明の他の目的は、この半導体パッケージに用いてワイヤーのスイープ現象を防止するプリント回路基板、並びにこの半導体パッケージ及びプリント回路基板を含む電子装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明の一特徴による半導体パッケージは、中央にスリットを含むプリント回路基板と、前記プリント回路基板上に実装された半導体チップと、前記半導体チップを覆う上部モールド膜と、前記スリットを満たして前記プリント回路基板の下部面の一部を覆う下部モールド膜と、を備え、前記プリント回路基板の側面は連結溝を含み、前記上部モールド膜と前記下部モールド膜とは前記連結溝で接触する。
前記連結溝は前記スリットの長さ方向に配置できる。前記連結溝は前記スリットの長さ方向の両側に提供できる。前記半導体チップは前記スリットを覆うように実装できる。
前記半導体チップは中央に配置されたボンディングパッドを含み、前記スリットは前記ボンディングパッドを露出する第１スリットを含むことができる。前記スリットは前記第１スリットと交差する第２スリットを更に含むことができる。
前記連結溝は前記第２スリットの長さ方向の両側に更に提供できる。前記連結溝の幅は前記下部モールド膜の幅より狭くできる。
【０００８】
上記半導体パッケージの形成方法は、半導体チップが実装される実装領域を含むチップ領域及び該チップ領域を取り囲むスクライブ領域を有するプリント回路基板を準備するステップと、前記実装領域と前記スクライブ領域との間の前記チップ領域にモールド用穴を形成するステップと、前記プリント回路基板の前記実装領域に半導体チップを実装するステップと、前記モールド用穴にモールド膜を注入するステップと、前記スクライブ領域に沿って前記プリント回路基板を切断するステップと、を有する。
前記モールド用穴は、前記チップ領域から前記スクライブ領域に延長されるように形成できる。
前記半導体チップは中央に配置されたボンディングパッドを含み、前記プリント回路基板は前記ボンディングパッドを露出するスリットを含むことができる。
前記モールド用穴は前記スリットの長さ方向に位置するように形成できる。前記モールド用穴の幅は前記スリットの幅より広く形成できる。前記半導体チップは前記スリットを覆うように実装できる。
前記モールド膜は、前記半導体チップを覆う上部モールド膜及び前記スリットを満たして前記プリント回路基板の下部面の一部を覆う下部モールド膜を含み、前記上部モールド膜と前記下部モールド膜とは前記モールド用穴で接触できる。
前記下部モールド膜の幅は、前記モールド用穴の幅より広く形成できる。
前記半導体チップは中央にボンディングパッドを含み、前記プリント回路基板は前記ボンディングパッドを露出する第１スリット及び前記第１スリットと交差する第２スリットを含むことができる。
前記モールド用穴は前記第１スリットの長さ方向に位置するように形成できる。
前記モールド用穴は前記第２スリットの長さ方向に位置するように形成される第２モールド用穴を更に含むことができる。
前記プリント回路基板は前記スリットに隣接するボンドフィンガーを含み、前記半導体パッケージの形成方法は、前記ボンドフィンガーと前記ボンディングパッドとを電気的に連結するワイヤーを形成するステップを更に有することができる。
前記プリント回路基板を切断するステップは、前記モールド用穴形状の一部を前記チップ領域のエッジに残すステップを含むことができる。
前記実装領域は、前記チップ領域の一側に片寄って形成できる。
【０００９】
上記目的を達成するためになされた本発明の他の特徴による半導体パッケージは、中央に第１スリットを含む第１プリント回路基板と、前記第１プリント回路基板上に実装された第１半導体チップと、前記第１半導体チップを覆う第１上部モールド膜と、前記第１スリットを満たして前記第１プリント回路基板の下部面の一部を覆う第１下部モールド膜と、前記第１半導体チップ上又は下に配置された第２プリント回路基板と、前記第２プリント回路基板上に実装された第２半導体チップと、を備え、前記第１プリント回路基板の側面は第１連結溝を含み、前記第１上部モールド膜と前記第１下部モールド膜とは前記第１連結溝で接触することができる。
前記第１連結溝は前記第１スリットの長さ方向に位置することができる。
前記第２プリント回路基板は第２スリットを有し、前記第２半導体チップを覆う第２上部モールド膜と、前記第２スリットを満たして前記第２プリント回路基板の下部面の一部を覆う第２下部モールド膜と、を更に備え、前記第２プリント回路基板の側面は第２連結溝を含み、前記第２上部モールド膜と前記第２下部モールド膜とは前記第２連結溝で接触することができる。
前記第２連結溝は前記第２スリットの長さ方向に位置することができる。
前記第１半導体チップは前記第１スリットを覆うように実装でき、前記第２半導体チップは前記第２スリットを覆うように実装できる。
前記第１連結溝は前記第１スリットの長さ方向の両側に提供でき、前記第２連結溝は前記第２スリットの長さ方向の両側に提供できる。
前記第１連結溝の幅は前記第１下部モールド膜の幅より狭く、前記第２連結溝の幅は前記第２下部モールド膜の幅より狭くできる。
【００１０】
上記他の目的を達成するためになされた本発明の一特徴によるプリント回路基板は、スリットを有する実装領域を含むチップ領域と、前記チップ領域を取り囲むスクライブ領域と、を備え、前記チップ領域は、前記スクライブ領域と前記スリットとの間に配置されたモールド用穴を含む。
前記モールド用穴は、前記チップ領域から前記スクライブ領域に延長される。前記モールド用穴の幅は前記スリットの幅より広くできる。
前記モールド用穴は前記スリットの長さ方向に配置できる。前記実装領域は前記チップ領域の一側に片寄って形成できる。
前記プリント回路基板は、前記スリットに隣接されたボンドフィンガー及び前記チップ領域に配置されたボールランドを更に備えることができる。
【００１１】
上記他の目的を達成するためになされた本発明の電子装置は、上記半導体パッケージ又は上記プリント回路基板を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、プリント回路基板のチップ領域に延長されるモールド用穴が提供され、このモールド用穴の幅が十分広いので、モールド膜を円滑に供給できる。また、モールド用穴がスリットから離隔しているので、ワイヤーのスイープ現象を防止することができる。
【００１３】
また、本発明によれば、プリント回路基板の側面は連結溝を含み、この連結溝で上部モールド膜と下部モールド膜とが接触できるので、モールド膜の剥離を防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の半導体パッケージ、及びこれに用いるプリント回路基板、並びにこれらを含む電子装置を実施するための最良の形態の具体例を、図面を参照しながら詳しく説明する。本発明は、ここで説明される実施の形態に限定されず、他の形態で具現化することができる。むしろ、ここで紹介する実施の形態は、開示される内容が完全になるように、そして当業者に本発明の思想が十分伝達されるように提供される。
【００１５】
図面において、層及び領域の厚さは明確性のために誇張されている。また、例えば、層が他の層又は基板「上」にあると言及される場合、それは層が他の層又は基板上に直接形成されるか、又は層と層との間に第３の層が介在され得る。明細書の全体において、同一の参照符号は同一の構成要素を示す。
【００１６】
本発明の一実施形態による半導体パッケージの構成を、図１に示す本発明の一実施形態による半導体パッケージの形成方法を説明するためのフローチャートに沿って説明する。
【００１７】
図１を参照すると、半導体パッケージの形成方法は、プリント回路基板を準備するステップＳ１００、モールド用穴を形成するステップＳ１１０、半導体チップを実装するステップＳ１２０、モールド膜を注入するステップＳ１３０、及びプリント回路基板を切断するステップＳ１４０を含む。
【００１８】
図２を参照して、本発明の一実施形態によるプリント回路基板を準備するステップＳ１００及びモールド用穴を形成するステップＳ１１０を説明する。
【００１９】
実装領域１２２を有するチップ領域１２０及びスクライブ（ｓｃｒｉｂｅ）領域１１０を含むプリント回路基板１００が準備される。実装領域１２２とは、半導体チップが実装される領域を意味する。実装領域１２２の中央にスリット（ｓｌｉｔ）１５０が形成される。スクライブ領域１１０に、チップ領域１２０に延長されるモールド用穴１６０が形成される。モールド用穴１６０は、円形、楕円形、三角形、四角形などのような様々な形状からなり得る。モールド用穴１６０は、スリット１５０の長さ方向に位置するように形成できる。モールド用穴１６０の幅は、スリット１５０の幅より広く形成できる。スリット１５０の幅が十分広く形成されることで、後述するモールド膜が円滑に供給できる。プリント回路基板１００は、チップ領域１２０に形成されたボンドフィンガー１１８及びボールランド１０５を含むことができる。
【００２０】
図３を参照して、本発明の一実施形態によって半導体チップを実装するステップＳ１２０及びモールド膜を注入するステップＳ１３０を説明する。
【００２１】
実装領域１２２に半導体チップ１３０が実装される。半導体チップ１３０は、図示したプリント回路基板１００の後面に、スリット１５０を覆うように実装される。半導体チップ１３０は、中央にボンディングパッド１３５を有し、ボンディングパッド１３５はスリット１５０により露出できる。ボンディングパッド１３５とボンドフィンガー１１８を電気的に連結するワイヤー１２５が形成される。
【００２２】
モールド用穴１６０にモールド膜１４０が注入される。モールド膜１４０は、ＥＭＣで形成できる。モールド用穴１６０の幅が十分広いので、ワイヤー１２５のスイープ現象を防止できる。また、スリット１５０は半導体チップ１３０により完全に覆われるので、スリット１５０を通してモールド膜１４０が注入されない。それにより、ワイヤー１２５のスイープ現象を防止できる。
【００２３】
モールド膜１４０は、半導体チップ１３０を覆う上部モールド膜及びスリット１５０を満たしてボンドフィンガー１１８を覆う下部モールド膜を含む。上部モールド膜及び下部モールド膜はモールド用穴１６０に接触し得る。よって、モールド膜１４０の剥離を防止できる。下部モールド膜の幅はモールド用穴１６０の幅より広く形成できる。
【００２４】
モールド膜１４０が形成された後、プリント回路基板を切断するステップＳ１４０が行われる。スクライブ領域１１０に沿ってプリント回路基板１００が切断される。プリント回路基板１００を切断することは、モールド用穴１６０形状の一部をチップ領域１２０に残すことを含み得る。
【００２５】
図４を参照して、本発明の変形例によるプリント回路基板を準備するステップＳ１００及びモールド用穴を形成するステップＳ１１０を説明する。
【００２６】
実装領域１２２を有するチップ領域１２０及びスクライブ（ｓｃｒｉｂｅ）領域１１０を含むプリント回路基板１００が準備される。実装領域１２２とは、半導体チップが実装される領域を意味する。実装領域１２２の中央にスリット１５０（ｓｌｉｔ）が形成される。実装領域１２２とスクライブ領域１１０との間にモールド用穴１６０が形成される。モールド用穴１６０がチップ領域１２０に形成されるので、実装領域１２２の中心がチップ領域１２０の中心と一致しない。すなわち、実装領域１２２は、チップ領域１２０の一側に片寄って形成できる。
【００２７】
モールド用穴１６０は、円形、楕円形、三角形、四角形などのような様々な形状からなることができる。モールド用穴１６０は、スリット１５０の長さ方向に位置するように形成できる。モールド用穴１６０の幅は、スリット１５０の幅より広く形成できる。スリット１５０の幅が十分広く形成されることで、後述するモールド膜が円滑に供給され得る。プリント回路基板１００は、チップ領域１２０に形成されたボンドフィンガー１１８及びボールランド１０５を含むことができる。
【００２８】
図５及び図６は、本発明の一実施形態による半導体パッケージを説明するための図であり、図６は、図５の底面図である。
【００２９】
図５及び６を参照すると、中央にスリット３５０を含むプリント回路基板３１０が提供される。プリント回路基板３１０は、下部絶縁膜３１２、コア物質膜３１４及び上部絶縁膜３１６を含むことができる。下部絶縁膜３１２及び上部絶縁膜３１６はフォトソルダーレジスト（ＰＳＲ：Ｐｈｏｔｏ  Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ）を含むことができる。下部絶縁膜３１２にボールランド（ｂａｌｌ  ｌａｎｄ）３０５が配置される。ボールランド３０５にソルダーボール（図示せず）が付着できる。プリント回路基板３１０は、スリット３５０に隣接して配置されたボンドフィンガー３１８を含むことができる。
【００３０】
プリント回路基板３１０上に半導体チップ３３０が配置される。半導体チップ３３０は、接着層３２０によりプリント回路基板３１０に付着できる。半導体チップ３３０は、中央に配置されたボンディングパッド３３５を含むことができる。ボンディングパッド３３５は、スリット３５０により露出できる。半導体チップ３３０は、スリット３５０を覆うように実装できる。ボンディングパッド３３５とボンドフィンガー３１８とを電気的に連結するワイヤー３２５が提供できる。
【００３１】
半導体チップ３３０を覆う上部モールド膜３４３が提供される。スリット３５０を満たしてプリント回路基板３１０の下部面の一部を覆う下部モールド膜３４６が提供される。上部モールド膜３４３及び下部モールド膜３４６は、ＥＭＣを含むことができる。プリント回路基板３１０の側面は連結溝３６５を含み、上部モールド膜３４３と下部モールド膜３４６は連結溝３６５で接触することができる。それにより、上部モールド膜３４３と下部モールド膜３４６の剥離を防止できる。連結溝３６５はスリット３５０の長さ方向に配置できる。連結溝３６５はスリット３５０の長さ方向の両側に提供できる。連結溝３６５の幅は下部モールド膜３４６の幅より狭くできる。
【００３２】
本発明の一実施形態によれば、図２、３に示したようにモールド用穴１６０の幅が十分広く、ワイヤー１２５から離隔しているので、ワイヤー１２５のスイープ現象を防止することができる。また、図５、６に示したように連結溝３６５によりモールド膜１４０の剥離を防止することができる。
【００３３】
図７を参照して、本発明の他の実施形態によってプリント回路基板を準備するステップＳ１００及びモールド用穴を形成するステップＳ１１０を説明する。
【００３４】
チップ領域２２０及びスクライブ領域２１０を含むプリント回路基板２００が準備される。チップ領域２２０の中央に第１スリット２５０ａが形成される。スクライブ領域２１０に、チップ領域２２０に延長される第１モールド用穴２６０ａが形成される。第１モールド用穴２６０ａは、円形、楕円形、三角形、四角形などのような様々な形状からなり得る。第１モールド用穴２６０ａは、第１スリット２５０ａの長さ方向に位置するように形成できる。
【００３５】
チップ領域２２０に、第１スリット２５０ａと交差する第２スリット２５０ｂが形成される。スクライブ領域２１０に、チップ領域２２０に延長される第２モールド用穴２６０ｂが形成される。第２モールド用穴２６０ｂは、第２スリット２５０ｂの長さ方向に位置するように形成できる。第１、第２モールド用穴２６０ａ、２６０ｂの幅は、第１、第２スリット２５０ａ、２５０ｂの幅より広く形成できる。第１、第２スリット２５０ａ、２５０ｂの幅が十分広く形成されることで、後述するモールド膜が円滑に供給できる。プリント回路基板２００は、チップ領域２２０に形成されたボンドフィンガー２１８及びボールランド２０５を含むことができる。次いで、半導体チップを実装するステップＳ１２０、モールド膜を注入するステップＳ１３０及びプリント回路基板を切断するステップＳ１４０が行われ得る。
【００３６】
図８及び図９は、本発明の他の実施形態による半導体パッケージを説明するための図であり、図９は、図８の底面図である。
【００３７】
図８及び９を参照すると、第１スリット４５０ａ及び第１スリット４５０ａと交差する第２スリット４５０ｂを含むプリント回路基板４１０が提供される。プリント回路基板４１０は、下部絶縁膜４１２、コア物質膜４１４及び上部絶縁膜４１６を含むことができる。下部絶縁膜４１２及び上部絶縁膜４１６は、フォトソルダーレジスト（ＰＳＲ）を含むことができる。下部絶縁膜４１２にボールランド４０５が配置される。ボールランド４０５にソルダーボール（図示せず）が付着できる。プリント回路基板４１０は、第１スリット４５０ａに隣接して配置されたボンドフィンガー４１８を含むことができる。
【００３８】
プリント回路基板４１０上に半導体チップ４３０が配置される。半導体チップ４３０は、接着層４２０によりプリント回路基板４１０に付着できる。半導体チップ４３０は、中央に配置されたボンディングパッド４３５を含むことができる。ボンディングパッド４３５は、第１スリット４５０ａにより露出できる。半導体チップ４３０は第１、第２スリット４５０ａ、４５０ｂを覆うように実装できる。ボンディングパッド４３５とボンドフィンガー４１８とを電気的に連結するワイヤー４２５が提供できる。
【００３９】
半導体チップ４３０を覆う上部モールド膜４４３が提供される。第１、第２スリット４５０ａ、４５０ｂを満たしてプリント回路基板４１０の下部面の一部を覆う下部モールド膜４４６が提供される。上部モールド膜４４３及び下部モールド膜４４６は、ＥＭＣを含むことができる。プリント回路基板４１０の側面は連結溝４６５を含み、上部モールド膜４４３と下部モールド膜４４６とは、連結溝４６５で接触することができる。それにより、上部モールド膜４４３と下部モールド膜４４６の剥離を防止できる。連結溝４６５は、第１、第２スリット４５０ａ、４５０ｂの長さ方向の両側にそれぞれ提供できる。連結溝４６５は、第１、第２スリット４５０ａ、４５０ｂの長さ方向にそれぞれ配置できる。
【００４０】
図１０乃至図１２は、本発明の変形例による半導体パッケージを説明するための図である。図１１は、図１０の底面斜視図であり、図１２は、図１０のI−I′線に沿う断面図である。
【００４１】
図１０乃至図１２を参照すると、中央に第１スリット３５０ａを含む第１プリント回路基板３１０ａが提供される。第１プリント回路基板３１０ａは、第１下部絶縁膜３１２ａ、第１コア物質膜３１４ａ及び第１上部絶縁膜３１６ａを含むことができる。第１下部絶縁膜３１２ａ及び第１上部絶縁膜３１６ａは、フォトソルダーレジスト（ＰＳＲ）を含むことができる。第１下部絶縁膜３１２ａに配置された第１ボールランド３０５ａに、第１ソルダーボール３９５が付着する。第１プリント回路基板３１０ａは、第１スリット３５０ａに隣接して配置された第１ボンドフィンガー３１８ａを含むことができる。
【００４２】
第１プリント回路基板３１０ａ上に第１半導体チップ３３０ａが実装される。第１半導体チップ３３０ａは、第１接着層３２０ａにより第１プリント回路基板３１０ａに付着できる。第１半導体チップ３３０ａは、中央に配置された第１ボンディングパッド３３５ａを含むことができる。第１ボンディングパッド３３５ａは、第１スリット３５０ａにより露出できる。第１半導体チップ３３０ａは、第１スリット３５０ａを完全に覆うように実装できる。第１ボンディングパッド３３５ａと第１ボンドフィンガー３１８ａとを電気的に連結する第１ワイヤー３２５ａが提供できる。
【００４３】
第１半導体チップ３３０ａを覆う第１上部モールド膜３４３ａが提供される。第１スリット３５０ａを満たして第１プリント回路基板３１０ａの下部面の一部を覆う第１下部モールド膜３４６ａが提供される。第１上部モールド膜３４３ａ及び第１下部モールド膜３４６ａはＥＭＣを含むことができる。第１プリント回路基板３１０ａの側面は第１連結溝３６５ａを含み、第１上部モールド膜３４３ａと第１下部モールド膜３４６ａは第１連結溝３６５ａで接触することができる。第１連結溝３６５ａは第１スリット３５０ａの長さ方向に配置できる。第１連結溝３６５ａの幅は、第１下部モールド膜３４６ａの幅より狭くできる。第１連結溝３６５ａは、第１スリット３５０ａの長さ方向の両側に提供できる。
【００４４】
第１半導体チップ３３０ａ上に第２プリント回路基板３１０ｂが配置される。第２プリント回路基板３１０ｂは、第２下部絶縁膜３１２ｂ、第２コア物質膜３１４ｂ及び第２上部絶縁膜３１６ｂを含むことができる。第２プリント回路基板３１０ｂは、第２ソルダーボール３９０により第１プリント回路基板３１０ａと電気的に連結できる。第２ソルダーボール３９０は、第２下部絶縁膜３１２ｂに配置された第２ボールランド３０５ｂに付着できる。第２プリント回路基板３１０ｂは、中央に第２スリット３５０ｂを有する。第２プリント回路基板３１０ｂ上に、第２スリット３５０ｂを完全に覆う第２半導体チップ３３０ｂが実装される。第２半導体チップ３３０ｂは、第２接着層３２０ｂにより第２プリント回路基板３１０ｂに実装される。第２半導体チップ３３０ｂは第２ボンディングパッド３３５ｂを有し、第２ボンディングパッド３３５ｂは第２ワイヤー３２５ｂにより第２プリント回路基板３１０ｂの第２ボンドフィンガー３１８ｂと電気的に連結できる。
【００４５】
第２半導体チップ３３０ｂを覆う第２上部モールド膜３４３ｂが提供される。第２スリット３５０ｂを満たして第２プリント回路基板３１０ｂの下部面の一部を覆う第２下部モールド膜３４６ｂが提供される。第２プリント回路基板３１０ｂの側面は第２連結溝３６５ｂを含み、第２上部モールド膜３４３ｂと第２下部モールド膜３４６ｂは第２連結溝３６５ｂで接触できる。第２連結溝３６５ｂは、第２スリット３５０ｂの長さ方向に配置できる。第２連結溝３６５ｂの幅は、第２下部モールド膜３４６ｂの幅より狭くできる。第２連結溝３６５ｂは、第２スリット３５０ｂの長さ方向の両側に提供できる。
【００４６】
図１３及び１４を参照して、本発明の実施形態による半導体パッケージを含む電子装置を説明する。電子装置は、連結溝を有する半導体パッケージを含む。電子装置は、ノートパソコン５００又は携帯電話６００であり得る。或いは、電子装置は、カムコーダ、ゲーム機など他の装置であり得る。
【００４７】
上述した本発明を実施するための最良の形態は、例示の目的のために開示されたものであり、本発明は、上述の実施形態に限られるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態による半導体パッケージの形成方法を説明するためのフローチャートである。
【図２】本発明の一実施形態による半導体パッケージの形成方法を説明するための図である。
【図３】本発明の一実施形態による半導体パッケージの形成方法を説明するための図である。
【図４】本発明の変形例による半導体パッケージの形成方法を説明するための図である。
【図５】本発明の一実施形態による半導体パッケージを説明するための図である。
【図６】本発明の一実施形態による半導体パッケージを説明するための図である。
【図７】本発明の他の実施形態による半導体パッケージの形成方法を説明するための図である。
【図８】本発明の他の実施形態による半導体パッケージを説明するための図である。
【図９】本発明の他の実施形態による半導体パッケージを説明するための図である。
【図１０】本発明の変形例による半導体パッケージを説明するための図である。
【図１１】本発明の変形例による半導体パッケージを説明するための図である。
【図１２】本発明の変形例による半導体パッケージを説明するための図である。
【図１３】本発明の実施形態による半導体パッケージを含む電子装置を説明するための図である。
【図１４】本発明の実施形態による半導体パッケージを含む電子装置を説明するための図である。
【符号の説明】
【００４９】
１００、２００、３１０、４１０    プリント回路基板
１０５、２０５、３０５、４０５    ボールランド
１１０、２１０    スクライブ領域
１１８、２１８、３１８、４１８    ボンドフィンガー
１２０、２２０    チップ領域
１２２    実装領域
１２５、３２５、４２５    ワイヤー
１３０、３３０、４３０    半導体チップ
１３５、３３５、４３５    ボンディングパッド
１４０、３４０、４４０    モールド膜
１５０、３５０    スリット
１６０    モールド用穴
２５０ａ、４５０ａ    第１スリット
２５０ｂ、４５０ｂ    第２スリット
２６０ａ    第１モールド用穴
２６０ｂ    第２モールド用穴
３０５ａ    第１ボールランド
３０５ｂ    第２ボールランド
３１０ａ    第１プリント回路基板
３１０ｂ    第２プリント回路基板
３１２、４１２    下部絶縁膜
３１２ａ    第１下部絶縁膜
３１２ｂ    第２下部絶縁膜
３１４、４１４    コア物質膜
３１４ａ    第１コア物質膜
３１４ｂ    第２コア物質膜
３１６、４１６    上部絶縁膜
３１６ａ    第１上部絶縁膜
３１６ｂ    第２上部絶縁膜
３１８ａ    第１ボンドフィンガー
３１８ｂ    第２ボンドフィンガー
３２０、４２０    接着層
３２０ａ    第１接着層
３２０ｂ    第２接着層
３２５ａ    第１ワイヤー
３２５ｂ    第２ワイヤー
３３０ａ    第１半導体チップ
３３０ｂ    第２半導体チップ
３３５ａ    第１ボンディングパッド
３３５ｂ    第２ボンディングパッド
３４０ａ    第１モールド膜
３４０ｂ    第２モールド膜
３４３、４４３    上部モールド膜
３４３ａ    第１上部モールド膜
３４３ｂ    第２上部モールド膜
３４６、４４６    下部モールド膜
３４６ａ    第１下部モールド膜
３４６ｂ    第２下部モールド膜
３５０ａ    第１スリット
３５０ｂ    第２スリット
３６５、４６５    連結溝
３６５ａ    第１連結溝
３６５ｂ    第２連結溝
３９０    第２ソルダーボール
３９５    第１ソルダーボール
【図１】
2008294446.tif 000003
【図２】
2008294446.tif 000004
【図３】
2008294446.tif 000005
【図４】
2008294446.tif 000006
【図５】
2008294446.tif 000007
【図６】
2008294446.tif 000008
【図７】
2008294446.tif 000009
【図８】
2008294446.tif 000010
【図９】
2008294446.tif 000011
【図１０】
2008294446.tif 000012
【図１１】
2008294446.tif 000013
【図１２】
2008294446.tif 000014
【図１３】
2008294446.tif 000015
【図１４】
2008294446.tif 000016