(57)【要約】【課題】チャージポンプ回路及びその制御方法を提供する。【解決手段】第１出力信号を第１電圧レベルに調整する第１電圧発生部と、第２出力信号を第２電圧レベルに昇圧する第２電圧発生部と、第３出力信号を第３電圧レベルに昇圧する第３電圧発生部と、第１電圧発生部と第３電圧発生部との間に連結され、第２出力信号の昇圧時間の間に第３電圧発生部に出力される第１出力信号を遮断する第１電圧制御部と、第２電圧発生部と第３電圧発生部との間に連結され、第２出力信号の昇圧時間の間に第３電圧発生部に出力される第２出力信号を遮断する第２電圧制御部と、第３出力信号が第３電圧レベルに一定に維持されるまで、寄生トランジスタによるラッチアップ動作を防止するラッチアップ防止部と、を備える。【選択図】図５
2008277832.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応答して、第１出力信号を第１電圧レベルに調整する第１電圧発生部と、
前記第１出力信号に応答して、第２出力信号を第２電圧レベルに昇圧する第２電圧発生部と、
前記第１出力信号及び前記第２出力信号に応答して、第３出力信号を第３電圧レベルに昇圧する第３電圧発生部と、
前記第１電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に、前記第３電圧発生部に出力される前記第１出力信号を遮断する第１電圧制御部と、
前記第２電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に、前記第３電圧発生部に出力される前記第２出力信号を遮断する第２電圧制御部と、
前記第３出力信号が前記第３電圧レベルに一定に維持されるまで、寄生トランジスタによるラッチアップ動作を防止するラッチアップ防止部と、を備えることを特徴とするチャージポンプ回路。
【請求項２】
前記第１電圧制御部は、
前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力し、前記第２出力信号の昇圧時間後に前記第１出力信号を出力することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記第１電圧制御部は、
第１制御信号及び第２制御信号に応答して、前記第２出力信号の昇圧時間の間に前記第１出力信号を遮断する信号遮断部と、
第３制御信号に応答して、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力する接地電圧発生部と、を備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項４】
前記信号遮断部は、
ゲートに前記第１制御信号が印加され、第１端は、前記信号遮断部の出力端と連結され、第２端は、前記第１電圧発生部の出力端と連結される第１トランジスタと、
ゲートに前記第２制御信号が印加され、第１端は前記第１トランジスタの第２端及び前記第１電圧発生部の出力端と連結され、第２端は、前記第１トランジスタの第１端及び前記信号遮断部の出力端と連結される第２トランジスタと、を備えることを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記第１トランジスタは、
ターンオン時に大きい抵抗成分を持つトランジスタであり、
前記第２トランジスタは、
ターンオン時に小さな抵抗成分を持つトランジスタであることを特徴とする請求項４に記載のチャージポンプ回路。
【請求項６】
前記第１トランジスタは、
前記第２出力信号の昇圧時間が経過した後から前記第３出力信号が前記第２電圧レベルにチャージされるまでターンオンされ、
前記第２トランジスタは、
前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時からターンオンされることを特徴とする請求項５に記載のチャージポンプ回路。
【請求項７】
前記第１トランジスタ及び前記第２トランジスタは、
ＰＭＯＳトランジスタであり、
前記第１トランジスタまたは前記第２トランジスタがターンオフされる場合、電源電圧が前記第１トランジスタまたは前記第２トランジスタのゲートに印加されることを特徴とする請求項４に記載のチャージポンプ回路。
【請求項８】
前記第１制御信号は、
前記第２出力信号の昇圧時間の間に第１論理状態であり、前記第２出力信号の昇圧時間後から前記第３出力信号が前記第２電圧レベルにチャージされるまで第２論理状態であり、前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時から第１論理状態であり、
前記第２制御信号は、
前記第２出力信号が昇圧し始めた時から前記第３出力信号が前記第２電圧レベルにチャージされるまで第１論理状態であり、前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時から第２論理状態であることを特徴とする請求項３に記載のチャージポンプ回路。
【請求項９】
前記接地電圧発生部は、
ゲートに前記第３制御信号が印加され、第１端は前記信号遮断部の出力端及び前記第１電圧制御部の出力端と連結され、第２端には接地電圧が印加されるトランジスタであることを特徴とする請求項３に記載のチャージポンプ回路。
【請求項１０】
前記トランジスタは、
前記第２出力信号の昇圧時間の間にターンオンされることを特徴とする請求項９に記載のチャージポンプ回路。
【請求項１１】
前記トランジスタは、
ＮＭＯＳトランジスタであり、
前記トランジスタがターンオンされる場合、電源電圧が前記トランジスタのゲートに印加されることを特徴とする請求項９に記載のチャージポンプ回路。
【請求項１２】
前記第３制御信号は、
前記第２出力信号の昇圧時間の間に第１論理状態であり、前記第２出力信号の昇圧時間が経過した後に第２論理状態であることを特徴とする請求項３に記載のチャージポンプ回路。
【請求項１３】
前記第２電圧制御部は、
前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力し、前記第２出力信号の昇圧時間後に前記第２出力信号を出力することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項１４】
前記第２電圧制御部は、
第１制御信号及び第２制御信号に応答して、前記第２出力信号の昇圧時間の間に前記第２出力信号を遮断する信号遮断部と、
第３制御信号に応答して、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力する接地電圧発生部と、を備えることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項１５】
前記信号遮断部は、
ゲートに前記第１制御信号が印加され、第１端は、前記信号遮断部の出力端と連結され、第２端は、前記第２電圧発生部の出力端と連結される第１トランジスタと、
ゲートに前記第２制御信号が印加され、第１端は前記第１トランジスタの第２端及び前記第２電圧発生部の出力端と連結され、第２端は、前記第１トランジスタの第１端及び前記信号遮断部の出力端と連結される第２トランジスタと、を備えることを特徴とする請求項１４に記載のチャージポンプ回路。
【請求項１６】
前記第１トランジスタは、
ターンオン時に大きい抵抗成分を持つトランジスタであり、
前記第２トランジスタは、
ターンオン時に小さな抵抗成分を持つトランジスタであることを特徴とする請求項１５に記載のチャージポンプ回路。
【請求項１７】
前記第１トランジスタは、
前記第２出力信号の昇圧時間が経過した後から前記第３出力信号が前記第２電圧レベルにチャージされるまでターンオンされ、
前記第２トランジスタは、
前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時からターンオンされることを特徴とする請求項１６に記載のチャージポンプ回路。
【請求項１８】
前記第１トランジスタ及び前記第２トランジスタは、
ＰＭＯＳトランジスタであり、
前記第１トランジスタまたは前記第２トランジスタがターンオフされる場合、前記第２電圧レベルの第２出力信号が前記第１トランジスタまたは前記第２トランジスタのゲートに印加されることを特徴とする請求項１５に記載のチャージポンプ回路。
【請求項１９】
前記第１制御信号は、
前記第２出力信号の昇圧時間の間に第１論理状態であり、前記第２出力信号の昇圧時間後から前記第３出力信号が前記第２電圧レベルにチャージされるまで第２論理状態であり、前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時から第１論理状態であり、
前記第２制御信号は、
前記第２出力信号が昇圧し始めた時から前記第３出力信号が前記第２電圧レベルにチャージされるまで第１論理状態であり、前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時から第２論理状態であることを特徴とする請求項１４に記載のチャージポンプ回路。
【請求項２０】
前記接地電圧発生部は、
ゲートに前記第３制御信号が印加され、第１端は前記信号遮断部の出力端及び前記第２電圧制御部の出力端と連結され、第２端には接地電圧が印加されるトランジスタであることを特徴とする請求項１４に記載のチャージポンプ回路。
【請求項２１】
前記トランジスタは、
前記第２出力信号の昇圧時間の間にターンオンされることを特徴とする請求項２０に記載のチャージポンプ回路。
【請求項２２】
前記トランジスタは、
ＮＭＯＳトランジスタであり、
前記トランジスタがターンオンされる場合、前記第２電圧レベルの第２出力信号が前記トランジスタのゲートに印加されることを特徴とする請求項２１に記載のチャージポンプ回路。
【請求項２３】
前記第３制御信号は、
前記第２出力信号の昇圧時間の間に第１論理状態であり、前記第２出力信号の昇圧時間が経過した後に第２論理状態であることを特徴とする請求項１４に記載のチャージポンプ回路。
【請求項２４】
前記ラッチアップ防止部は、
ゲートに第４制御信号が印加され、第１端は前記第３電圧発生部の出力端に連結され、第２端には接地電圧が印加されるトランジスタであることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項２５】
前記トランジスタは、
前記第３出力信号が前記第３電圧レベルに一定に維持されるまでターンオンされることを特徴とする請求項２４に記載のチャージポンプ回路。
【請求項２６】
前記トランジスタは、
ＮＭＯＳトランジスタであり、
前記トランジスタがターンオンされる場合、前記第２電圧レベルの第２出力信号が前記トランジスタのゲートに印加されることを特徴とする請求項２４に記載のチャージポンプ回路。
【請求項２７】
前記第４制御信号は、
前記第３出力信号が前記第３電圧レベルに一定に維持されるまで第１論理状態であることを特徴とする請求項２４に記載のチャージポンプ回路。
【請求項２８】
入力信号に応答して、第１出力信号を第１電圧レベルに調整して出力する第１電圧発生部と、
前記第１出力信号に応答して、第２出力信号を第２電圧レベルに昇圧して出力する第２電圧発生部と、
前記第１出力信号及び前記第２出力信号に応答して、第３出力信号を第３電圧レベルに昇圧して出力する第３電圧発生部と、
前記第１電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に、前記第３電圧発生部に出力される前記第１出力信号を遮断する第１電圧制御部と、
前記第２電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に前記第３電圧変換部に出力される前記第２出力信号を遮断する第２電圧制御部と、を備えることを特徴とするチャージポンプ回路。
【請求項２９】
前記第１電圧制御部または前記第２電圧制御部は、
前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力し、前記第２出力信号の昇圧時間後に前記第１出力信号または第２出力信号を出力することを特徴とする請求項２８に記載のチャージポンプ回路。
【請求項３０】
前記第１電圧制御部は、
前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力し、前記第２出力信号の昇圧時間後に前記第１出力信号を出力することを特徴とする請求項２８に記載のチャージポンプ回路。
【請求項３１】
前記第１電圧制御部は、
第１制御信号及び第２制御信号に応答して、前記第２出力信号の昇圧時間の間に前記第１出力信号を遮断する信号遮断部と、
第３制御信号に応答して、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力する接地電圧発生部と、を備えることを特徴とする請求項２８に記載のチャージポンプ回路。
【請求項３２】
前記信号遮断部は、
ゲートに前記第１制御信号が印加され、第１端は、前記信号遮断部の出力端と連結され、第２端は、前記第１電圧発生部の出力端と連結される第１トランジスタと、
ゲートに前記第２制御信号が印加され、第１端は前記第１トランジスタの第２端及び前記第１電圧発生部の出力端と連結され、第２端は、前記第１トランジスタの第１端及び前記信号遮断部の出力端と連結される第２トランジスタと、を備えることを特徴とする請求項３１に記載のチャージポンプ回路。
【請求項３３】
前記第１トランジスタは、
ターンオン時に大きい抵抗成分を持つトランジスタであり、
前記第２トランジスタは、
ターンオン時に小さな抵抗成分を持つトランジスタであることを特徴とする請求項３２に記載のチャージポンプ回路。
【請求項３４】
前記第２電圧制御部は、
第１制御信号及び第２制御信号に応答して、前記第２出力信号の昇圧時間の間に前記第２出力信号を遮断する信号遮断部と、
第３制御信号に応答して、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力する接地電圧発生部と、を備えることを特徴とする請求項２８に記載のチャージポンプ回路。
【請求項３５】
前記信号遮断部は、
ゲートに前記第１制御信号が印加され、第１端は、前記信号遮断部の出力端と連結され、第２端は、前記第２電圧発生部の出力端と連結される第１トランジスタと、
ゲートに前記第２制御信号が印加され、第１端は前記第１トランジスタの第２端及び前記第２電圧発生部の出力端と連結され、第２端は、前記第１トランジスタの第１端及び前記信号遮断部の出力端と連結される第２トランジスタと、を備えることを特徴とする請求項３４に記載のチャージポンプ回路。
【請求項３６】
前記第１トランジスタは、
ターンオン時に大きい抵抗成分を持つトランジスタであり、
前記第２トランジスタは、
ターンオン時に小さな抵抗成分を持つトランジスタであることを特徴とする請求項３５に記載のチャージポンプ回路。
【請求項３７】
一定の電圧レベルを持つ信号を出力するチャージポンプ回路を制御する方法において、
入力信号に応答して、第１出力信号を第１電圧レベルに調整するステップと、
前記第１出力信号に応答して、第２出力信号を第２電圧レベルに昇圧するステップと、
前記第１出力信号及び第２出力信号に応答して、第３出力信号を第３電圧レベルに昇圧するステップと、を含み、
前記第３電圧レベルに昇圧するステップは、
前記第２出力信号の昇圧時間の間に、前記第１出力信号及び第２出力信号を遮断するステップをさらに含むことを特徴とするチャージポンプ回路の制御方法。
【請求項３８】
前記遮断するステップは、
第１制御信号及び第２制御信号に応答して、前記第２出力信号の昇圧時間の間に、前記第１出力信号及び第２出力信号を遮断するステップであることを特徴とする請求項３７に記載のチャージポンプ回路の制御方法。
【請求項３９】
前記第１制御信号は、
前記第２出力信号の昇圧時間の間に第１論理状態であり、前記第２出力信号の昇圧時間後から前記第３出力信号が前記第２電圧レベルにチャージされるまで第２論理状態であり、前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時から第１論理状態であり、
前記第２制御信号は、
前記第２出力信号が昇圧し始めた時から前記第３出力信号が前記第２電圧レベルにチャージされるまで第１論理状態であり、前記第３出力信号が前記第２電圧レベルから前記第３電圧レベルに昇圧し始めた時から第２論理状態であることを特徴とする請求項３８に記載のチャージポンプ回路の制御方法。
【請求項４０】
前記第３電圧レベルに昇圧するステップは、
前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力するステップをさらに含むことを特徴とする請求項３７に記載のチャージポンプ回路の制御方法。
【請求項４１】
前記接地電圧レベルの信号を出力するステップは、
第３制御信号に応答して、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力するステップであり、
前記第３制御信号は、
前記第２出力信号の昇圧時間の間に第１論理状態であり、前記第２出力信号の昇圧時間が経過した後に第２論理状態であることを特徴とする請求項４０に記載のチャージポンプ回路の制御方法。
【請求項４２】
前記チャージポンプ回路の制御方法は、
前記第３出力信号が前記第３電圧レベルに一定に維持されるまで、寄生トランジスタによるラッチアップ動作を防止するステップをさらに含むことを特徴とする請求項３７に記載のチャージポンプ回路の制御方法。
【請求項４３】
前記ラッチアップ動作を防止するステップは、
第４制御信号に応答して、前記寄生トランジスタのターンオン電流を接地に流すステップを含むことを特徴とする請求項４２に記載のチャージポンプ回路の制御方法。
【請求項４４】
前記第４制御信号は、
前記第３出力信号が前記第３電圧レベルに一定に維持されるまで第１論理状態であることを特徴とする請求項４３に記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャージポンプ回路に係り、特にショットキーダイオードを使用せずに寄生トランジスタのターンオンによる問題を除去するチャージポンプ回路及びその制御方法に関する。
【背景技術】
【０００２】
図１は、従来のチャージポンプ回路１００のブロック図である。
図１を参照すれば、チャージポンプ回路１００は、レギュレータ１１０、第１チャージポンプ１２０、第２チャージポンプ１３０及びブースター１４０を備える。レギュレータ１１０は入力信号ＩＮを、第１電圧レベルＶＣＩ１を持つ第１出力信号ＯＵＴ＿１に調整して第１チャージポンプ１２０、第２チャージポンプ１３０及びブースター１４０に伝送する。第１チャージポンプ１２０は第１出力信号ＯＵＴ＿１に応答して、第２電圧レベルＡＶＤＤを持つ第２信号を出力する。第２電圧レベルＡＶＤＤは、第１電圧レベルＶＣＩ１の２倍の電圧レベルを持つことができる。第２チャージポンプ１３０は第１出力信号ＯＵＴ＿１に応答して、第３電圧レベル−ＶＣＩ１を持つ第３出力信号ＯＵＴ＿３を出力する。ブースター１４０は、第１ないし第３出力信号ＯＵＴ＿１、ＯＵＴ＿２、ＯＵＴ＿３に応答して、第４電圧レベルＶＧＨを持つ第４出力信号ＯＵＴ＿４及び第５電圧レベルＶＧＬを持つ第５出力信号ＯＵＴ＿５を出力する。第４電圧レベルＶＧＨは、第１電圧レベルＶＣＩ１の４倍〜６倍であり、第２電圧レベルＶＧＬは、第１電圧レベルＶＣＩ１の−３倍〜−６倍でありうる。半導体集積回路は、液晶パネルを駆動するために、チャージポンプ回路１００の出力信号である第４出力信号ＯＵＴ＿４または第５出力信号ＯＵＴ＿５を利用する。
【０００３】
図２は、図１のチャージポンプ回路１００の出力信号ＯＵＴ＿１、ＯＵＴ＿２、ＯＵＴ＿３、ＯＵＴ＿４、ＯＵＴ＿５の波形図である。
図１及び図２を参照すれば、第１出力信号ＯＵＴ＿１が第１電圧レベルＶＣＩ１に調整され始める時点及び第２出力信号ＯＵＴ＿２が接地電圧レベルＶＳＳでチャージされ始める時点で寄生トランジスタが瞬間的にターンオンされる。また、第４出力信号ＯＵＴ＿４が接地電圧レベルＶＳＳで昇圧され始める時点で、やはり前記寄生トランジスタがターンオンされてラッチアップ動作が発生する。
【０００４】
図３は、図１のチャージポンプ回路１００を半導体基板に形成した場合に発生する寄生トランジスタを説明するための図面である。
図３を参照すれば、第１出力信号ＯＵＴ＿１が調整され始める瞬間、第４出力信号ＯＵＴ＿４がチャージされる速度よりレギュレータ１１０がはるかに速く動作するため、瞬間的にＰＮＰバイポーラジャンクショントランジスタがターンオンされる。そして、第２出力信号ＯＵＴ＿２が昇圧され始める瞬間、第４出力信号ＯＵＴ＿４がチャージされる速度より第２出力信号ＯＵＴ＿２の昇圧速度がさらに速いため、前記ＰＮＰトランジスタがターンオンされる。また、第４出力信号ＯＵＴ＿４がチャージされ始める瞬間、第４出力信号ＯＵＴ＿４がチャージされる速度より第１出力信号ＯＵＴ＿１または第２出力信号ＯＵＴ＿２の昇圧速度が速いため、前記ＰＮＰトランジスタ及びＮＰＮトランジスタがターンオンされてラッチアップ動作を行う。
チャージポンプ回路の寄生トランジスタの動作による問題点については、特許文献１に開示されている。
【０００５】
図４Ａ及び図４Ｂは、図３の寄生トランジスタによる問題点を解決するための従来技術の回路図である。
図４Ａを参照すれば、従来には前記ＰＮＰトランジスタに外付けショットキーダイオードを取り付けて前記問題点を解決した。すなわち、前記ＰＮＰトランジスタがターンオンされた時、前記ＰＮＰトランジスタを流れる電流ｉを前記ショットキーダイオードに流した。
【０００６】
図４Ｂを参照すれば、前記ラッチアップ動作を行う回路に図４Ａと同様に、外付けショットキーダイオードを取り付けて前記問題点を解決する。すなわち、前記ショットキーダイオードがない場合、前述したようにＰＮＰトランジスタ及びＮＰＮトランジスタがいずれもターンオンされて、図４Ｂの回路はラッチアップ動作を行う。しかし、前記回路に前記ショットキーダイオードを取り付けることによって、前記ＰＮＰトランジスタに流れる電流ｉがいずれも前記ショットキーダイオードに流れて前記ラッチアップ動作を防止する。
しかし、前記のように外付けショットキーダイオードを使用する場合、表面に取り付けねばならない部品が多くなり、コストアップになるという問題点がある。
【特許文献１】米国特許出願公開第２００５／１４０４２６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、外付けショットキーダイオードを使用せずに寄生トランジスタのターンオンによる問題を解決できるチャージポンプ回路を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記チャージポンプ回路を制御する方法を提供するところにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の実施形態によるチャージポンプ回路は、入力信号に応答して、第１出力信号を第１電圧レベルに調整する第１電圧発生部と、前記第１出力信号に応答して、第２出力信号を第２電圧レベルに昇圧する第２電圧発生部と、前記第１出力信号及び前記第２出力信号に応答して、第３出力信号を第３電圧レベルに昇圧する第３電圧発生部と、前記第１電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に、前記第３電圧発生部に出力される前記第１出力信号を遮断する第１電圧制御部と、前記第２電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に、前記第３電圧発生部に出力される前記第２出力信号を遮断する第２電圧制御部と、前記第３出力信号が前記第３電圧レベルに一定に維持されるまで、寄生トランジスタによるラッチアップ動作を防止するラッチアップ防止部と、を備える。
【０００９】
前記第１電圧制御部または前記第２電圧制御部は、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力し、前記第２出力信号の昇圧時間後に前記第１出力信号を出力することが望ましい。
【００１０】
前記第１電圧制御部は、第１制御信号及び第２制御信号に応答して、前記第２出力信号の昇圧時間の間に前記第１出力信号を遮断する信号遮断部と、第３制御信号に応答して、前記第２出力信号の昇圧時間の間に接地電圧レベルの信号を出力する接地電圧発生部と、を備えることが望ましい。
【００１１】
前記信号遮断部は、ゲートに前記第１制御信号が印加され、第１端は、前記信号遮断部の出力端と連結され、第２端は、前記第１電圧発生部の出力端と連結される第１トランジスタと、ゲートに前記第２制御信号が印加され、第１端は前記第１トランジスタの第２端及び前記第１電圧発生部の出力端と連結され、第２端は、前記第１トランジスタの第１端及び前記信号遮断部の出力端と連結される第２トランジスタと、を備えることが望ましい。
【００１２】
前記第１トランジスタは、ターンオン時に大きい抵抗成分を持つトランジスタであり、前記第２トランジスタは、ターンオン時に小さな抵抗成分を持つトランジスタであることが望ましい。
【００１３】
前記ラッチアップ防止部は、ゲートに第４制御信号が印加され、第１端は前記第３電圧発生部の出力端に連結され、第２端には接地電圧が印加されるトランジスタであることが望ましい。
【００１４】
前記技術的課題を達成するための本発明の他の実施形態によるチャージポンプ回路は、入力信号に応答して、第１出力信号を第１電圧レベルに調整して出力する第１電圧発生部と、前記第１出力信号に応答して、第２出力信号を第２電圧レベルに昇圧して出力する第２電圧発生部と、前記第１出力信号及び前記第２出力信号に応答して、第３出力信号を第３電圧レベルに昇圧して出力する第３電圧発生部と、前記第１電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に、前記第３電圧発生部に出力される前記第１出力信号を遮断する第１電圧制御部と、前記第２電圧発生部と前記第３電圧発生部との間に連結され、前記第２出力信号の昇圧時間の間に前記第３電圧変換部に出力される前記第２出力信号を遮断する第２電圧制御部と、を備える。
【００１５】
前記他の技術的課題を達成するための本発明の実施形態によるチャージポンプ回路の制御方法は、一定の電圧レベルを持つ信号を出力するチャージポンプ回路を制御する方法において、入力信号に応答して、第１出力信号を第１電圧レベルに調整するステップと、前記第１出力信号に応答して、第２出力信号を第２電圧レベルに昇圧するステップと、前記第１出力信号及び第２出力信号に応答して、第３出力信号を第３電圧レベルに昇圧するステップと、を含み、前記第３電圧レベルに昇圧するステップは、前記第２出力信号の昇圧時間の間に、前記第１出力信号及び第２出力信号を遮断するステップをさらに含むことを特徴とする。
【発明の効果】
【００１６】
本発明によるチャージポンプ回路及びその制御方法は、外付けショットキーダイオードを使用せずに寄生トランジスタのターンオンによる問題を解決できる。すなわち、従来技術と異なって外付けショットキーダイオードを使用しないので、表面に取り付ける部品を減らしてチップサイズ及びコストが低減する。また、出力電圧が一定の電圧レベルに昇圧し始める瞬間、ピーク電流を減少させて電力消費が低減する。
【発明を実施するための最良の形態】
【００１７】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１８】
図５は、本発明の実施形態によるチャージポンプ回路５００の回路図である。
図５を参照すれば、チャージポンプ回路５００は、第１電圧発生部５１０、第２電圧発生部５２０、第３電圧発生部５３０、第１電圧制御部５５０、第２電圧制御部５７０及びラッチアップ防止部５９０を備えることができる。
第１電圧発生部５１０は、入力信号ＩＮに応答して、第１出力信号ＯＵＴ＿１を第１電圧レベルＶＣＩ１に調整して出力する。第２電圧発生部５２０は第１出力信号ＯＵＴ＿１に応答して、第２出力信号ＯＵＴ＿２を第２電圧レベルＡＶＤＤに昇圧して出力する。第３電圧発生部５３０は、第１出力信号ＯＵＴ＿１及び第２出力信号ＯＵＴ＿２に応答して、第３電圧レベルＶＧＨの第３出力信号ＯＵＴ＿３及び第４電圧レベルＶＧＬの第４出力信号ＯＵＴ＿４を出力する。
【００１９】
第１電圧制御部５５０は、第１電圧発生部５１０と第３電圧発生部５３０との間に連結され、第２出力信号ＯＵＴ＿２の昇圧時間の間に第３電圧発生部５３０に出力される第１出力信号ＯＵＴ＿１を遮断する。すなわち、第１電圧制御部５５０を通じて第３電圧発生部５３０に入力される信号の電圧レベルは、第２出力信号ＯＵＴ＿２の昇圧時間の間には接地電圧レベルＶＳＳであり、前記昇圧時間後には第１電圧レベルＶＣＩ１である。第１電圧制御部５５０の動作については図６でさらに詳細に説明する。
【００２０】
第１電圧制御部５５０は、信号遮断部５５５及び接地電圧発生部５５７を備えることができる。信号遮断部５５５は、第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２に応答して、第２出力信号ＯＵＴ＿２の昇圧時間の間に第１出力信号ＯＵＴ＿１を遮断する。
【００２１】
信号遮断部５５５は、ゲートに第１制御信号ＣＯＮ＿１が印加され、第１端は、信号遮断部５５５の出力端と連結される第１トランジスタＰ５５５、及びゲートに第２制御信号ＣＯＮ＿２が印加され、第１端は、第１トランジスタＰ５５５の第２端と連結され、第２端は、第１トランジスタＰ５５５の第１端及び信号遮断部５５５の出力端と連結される第２トランジスタＰ５５６を備えることができる。
第１トランジスタＰ５５５は、ターンオン時に大きい抵抗成分を持つことが望ましく、第２トランジスタＰ５５６は、ターンオン時に小さな抵抗成分を持つことが望ましい。第１トランジスタＰ５５５及び第２トランジスタＰ５５６は、ＰＭＯＳトランジスタでありうる。
【００２２】
接地電圧発生部５５７は、第３制御信号ＣＯＮ＿３に応答して、第２出力信号ＯＵＴ＿２の昇圧時間の間に接地電圧レベルＶＳＳの信号を出力する。接地電圧発生部５５７は、ゲートに第３制御信号ＣＯＮ＿３が印加され、第１端は、信号遮断部５５５の出力端及び第１電圧発生部５５０の出力端と連結され、第２端には接地電圧ＶＳＳが印加されるトランジスタＮ５５７であることが望ましい。
【００２３】
第２電圧制御部５７０は、第２電圧発生部５２０と第３電圧発生部５３０との間に連結され、第２出力信号ＯＵＴ＿２の昇圧時間の間に第３電圧発生部５３０に出力される第２出力信号ＯＵＴ＿２を遮断する。すなわち、第２電圧制御部５７０を通じて第３電圧発生部５３０に入力される信号の電圧レベルは、第２出力信号ＯＵＴ＿２の昇圧時間の間には接地電圧レベルＶＳＳであり、前記昇圧時間後には第２電圧レベルＡＶＤＤである。第２電圧制御部５７０の動作については、図６でさらに詳細に説明する。
【００２４】
第２電圧制御部５７０は、第１電圧制御部５５０と同様に信号遮断部５７５及び接地電圧発生部５７７を備えることができる。信号遮断部５５５は第１制御信号ＣＯＮ＿１及び第２制御信号ＣＯＮ＿２に応答して、第２出力信号ＯＵＴ＿２の昇圧時間の間に第２出力信号ＯＵＴ＿２を遮断する。
【００２５】
信号遮断部５７５は、ゲートに第１制御信号ＣＯＮ＿１が印加され、第１端は、信号遮断部５７５の出力端と連結される第１トランジスタＰ５７５、及びゲートに第２制御信号ＣＯＮ＿２が印加され、第１端は、第１トランジスタＰ５７５の第２端と連結され、第２端は、第１トランジスタＰ５７５の第１端及び信号遮断部５７５の出力端と連結される第２トランジスタＰ５７６を備えることができる。
第１トランジスタＰ５７５は、ターンオン時に大きい抵抗成分を持つことが望ましく、第２トランジスタＰ５７６は、ターンオン時に小さな抵抗成分を持つことが望ましい。第１トランジスタＰ５７５及び第２トランジスタＰ５７６は、ＰＭＯＳトランジスタでありうる。
【００２６】
接地電圧発生部５７７は、第３制御信号ＣＯＮ＿３に応答して、第２出力信号ＯＵＴ＿２の昇圧時間の間に接地電圧レベルＶＳＳの信号を出力する。接地電圧発生部５７７は、ゲートに第３制御信号ＣＯＮ＿３が印加され、第１端は、信号遮断部５７５の出力端及び第２電圧発生部５７０の出力端と連結され、第２端には接地電圧ＶＳＳが印加されるトランジスタＮ５７７であることが望ましい。
【００２７】
ラッチアップ防止部５９０は、第３出力信号ＯＵＴ＿３が第３電圧レベルＶＧＨに一定に維持されるまで、寄生トランジスタによるラッチアップ動作を防止する。ラッチアップ防止部５９０は、ゲートに第４制御信号ＣＯＮ＿４が印加され、第１端は、第３電圧発生部５３０の出力端に連結され、第２端には接地電圧ＶＳＳが印加されるトランジスタＮ５９０でありうる。ラッチアップ防止部５９０は、第４出力信号ＯＵＴ＿４が出力される出力端に連結されることが望ましく、トランジスタＮ５９０は、ＮＭＯＳトランジスタであることが望ましい。ラッチアップ防止部５９０の動作については、図６及び図７でさらに詳細に説明する。
【００２８】
図６Ａは、図５のチャージポンプ回路５００の出力信号ＯＵＴ＿１、ＯＵＴ＿２、ＯＵＴ＿３、ＯＵＴ＿４の波形図である。
図６Ｂは、図５のチャージポンプ回路５００の制御信号ＣＯＮ＿１、ＣＯＮ＿２、ＣＯＮ＿３、ＣＯＮ＿４の波形図である。
図５ないし図６Ｂを参照すれば、第１電圧制御部５５０及び第２電圧制御部５７０は、第２出力信号ＯＵＴ＿２が第２電圧レベルＡＶＤＤまで昇圧する（ａ）区間の間に接地電圧ＶＳＳレベルの信号を出力する。そして、（ａ）区間が経過して第２出力信号ＯＵＴ＿２が第２電圧レベルＡＶＤＤに一定に維持される（ｂ）ないし（ｄ）区間の間には、第１電圧制御部５５０は、第１電圧レベルＶＣＩ１の第１出力信号ＯＵＴ＿１を第３電圧発生部５３０に出力し、第２電圧制御部５７０は、第２電圧レベルＡＶＤＤの第２出力信号ＯＵＴ＿２を第３電圧発生部５３０に出力する。
【００２９】
さらに詳細に説明すれば、（ａ）区間の間、第１電圧制御部５５０の第１トランジスタＰ５５５及び第２トランジスタＰ５５６はターンオフされ、トランジスタＮ５５７はターンオンされる。すなわち、第１電圧制御部５５０は、第１トランジスタＰ５５５及び第２トランジスタＰ５５６がターンオフされたので、第１出力信号ＯＵＴ＿１を第３電圧発生部５３０に伝えず、トランジスタＮ５５７がターンオンされたので、接地電圧ＶＳＳが第３電圧発生部５３０に印加される。
【００３０】
同様に、第２電圧制御部５７０は、第１トランジスタＰ５７５及び第２トランジスタＰ５７６がターンオフされたので、第１出力信号ＯＵＴ＿１を第３電圧発生部５３０に伝達せず、トランジスタＮ５５７がターンオンされたので、接地電圧ＶＳＳが第３電圧発生部５３０に印加される。
したがって、（ａ）区間の間に第３出力信号ＯＵＴ＿３の電圧レベルは接地電圧レベルＶＳＳになるので、寄生トランジスタがターンオンされない。
【００３１】
前記のように動作するために、（ａ）区間の間に、第１制御信号ＣＯＮ＿１、第２制御信号ＣＯＮ＿２及び第３制御信号ＣＯＮ＿３は第１論理状態を維持する。以下で、第１論理状態は論理ハイ状態を意味する。
第２出力信号ＯＵＴ＿２が第２電圧レベルＡＶＤＤまで昇圧して第２電圧レベルＡＶＤＤに一定に維持される（ｂ）区間の間、第１電圧制御部５５０の第１トランジスタＰ５５５はターンオンされ、第２トランジスタＰ５５６及びトランジスタＮ５５７はターンオフされて、第１電圧レベルＶＣＩ１の第１出力信号ＯＵＴ＿１が出力される。この時、第１トランジスタＰ５５５はターンオン時に大きい抵抗成分を持っているので、第１電圧制御部５５０は、第１出力信号ＯＵＴ＿１を大きい抵抗成分に通過させて第３電圧発生部５３０に出力する。
【００３２】
前記（ｂ）区間の間、第２電圧制御部５７０も、第１電圧制御部５５０と同一に第１トランジスタＰ５７５はターンオンされ、第２トランジスタＰ５７６及びトランジスタＮ５７７はターンオフされて、第２電圧レベルＡＶＤＤの第２出力信号ＯＵＴ＿２が出力される。同様に、第１トランジスタＰ５７５はターンオン時に大きい抵抗成分を持っているので、第２電圧制御部５７０は、第２出力信号ＯＵＴ＿２を大きい抵抗成分に通過させて第３電圧発生部５３０に出力する。
したがって、第３出力信号ＯＵＴ＿３がチャージされ始める時点で、前記寄生トランジスタのターンオンのためのピーク電流が従来に比べて減少する。前記（ｂ）区間の動作については、図７でさらに詳細に説明する。
【００３３】
前記のような動作をするために、前記（ｂ）区間の間に第２制御信号ＣＯＮ＿２は続けて第１論理状態であり、第１制御信号ＣＯＮ＿１及び第３制御信号ＣＯＮ＿３は第２論理状態になる。以下で、第２論理状態は論理ロー状態を意味する。
（ｂ）区間の間に第３出力信号ＯＵＴ＿３は、第１出力信号ＯＵＴ＿１及び第２出力信号ＯＵＴ＿２に応答して徐々にチャージされる。（ｂ）区間での前記チャージ動作は、ウェルに形成される寄生ダイオードを通じるものである。第３出力信号ＯＵＴ＿３は、前記寄生ダイオードを通じて第２電圧レベルＡＶＤＤまでチャージされ、以後（ｃ）区間の間には、第３電圧発生部５３０の動作によって第３電圧レベルＶＧＨまで昇圧する。
【００３４】
第３出力信号ＯＵＴ＿３が第２電圧レベルＡＶＤＤから第３電圧レベルＶＧＨに昇圧する前記（ｃ）区間の間、第１電圧制御部５５０の第１トランジスタＰ５５５及びトランジスタＮ５５７はターンオフされ、第２トランジスタＰ５５６はターンオンされて、第１電圧レベルＶＣＩ１の第１出力信号ＯＵＴ＿１が出力される。この時、第２トランジスタＰ５５６はターンオン時に、小さな抵抗成分を持っているので、第１電圧制御部５５０は、第１出力信号ＯＵＴ＿１を小さな抵抗成分に通過させて第３電圧発生部５３０に出力する。ターンオン抵抗の大きい第１トランジスタＰ５５５を使用するのは、第３出力信号ＯＵＴ＿３が昇圧し始めた時点から前記寄生トランジスタのターンオンのためのピーク電流を減少させるためのものである。したがって、前記昇圧する時点を経過した後には、ターンオン抵抗の小さな第２トランジスタＰ５５６を使用して正常に第３出力信号ＯＵＴを昇圧することである。
【００３５】
前記（ｃ）区間の間、第２電圧制御部５７０も第１電圧制御部５５０と同様に、第１トランジスタＰ５７５及びトランジスタＮ５７７はターンオフされ、第２トランジスタＰ５７６はターンオンされて、第２電圧レベルＡＶＤＤの第２出力信号ＯＵＴ＿２が出力される。同様に、第２トランジスタＰ５７６はターンオン時に小さな抵抗成分を持っているので、第２電圧制御部５７０は、第２出力信号ＯＵＴ＿２を小さな抵抗成分に通過させて第３電圧発生部５３０に出力する。
【００３６】
前記のような動作をするために、前記（ｃ）区間の間に第１制御信号ＣＯＮ＿１は第１論理状態になり、第２制御信号ＣＯＮ＿１及び第３制御信号ＣＯＮ＿３は第２論理状態になる。
前記それぞれの区間において、第１電圧制御部５５０の第１トランジスタＰ５５５、第２トランジスタＰ５５６及びトランジスタＮ５５７をターンオンまたはターンオフさせるために電源電圧を利用できる。すなわち、前記電源電圧を前記トランジスタのゲートに印加して第１トランジスタＰ５５５、第２トランジスタＰ５５６をターンオフさせるか、トランジスタＮ５５７をターンオンさせることができる。
【００３７】
同様に、第２電圧制御部５７０の第１トランジスタＰ５７５、第２トランジスタＰ５７６及びトランジスタＮ５７７をターンオンまたはターンオフさせるために、既に生成されている第２電圧レベルＡＶＤＤの第２出力信号ＯＵＴ＿２を利用できる。すなわち、既に生成されている第２電圧レベルＡＶＤＤの第２出力信号ＯＵＴ＿２を前記トランジスタのゲートに印加して第１トランジスタＰ５７５、第２トランジスタＰ５７６をターンオフさせるか、トランジスタＮ５７７をターンオンさせることができる。
【００３８】
ラッチアップ防止部５９０は、第３出力信号ＯＵＴ＿３が第３電圧レベルＶＧＨに昇圧されて一定に維持されるまで、前記寄生トランジスタによるラッチアップ動作を防止する。すなわち、前記（ａ）ないし（ｃ）区間の間にラッチアップ防止部５９０のトランジスタＮ５９０はターンオンされ続けて、前記寄生トランジスタに流れる電流を接地電圧に流す。第３出力信号ＯＵＴ＿３が昇圧されて一定に第３電圧レベルＶＧＨを維持すれば、トランジスタＮ５９０はターンオフされる。すなわち、第４出力信号ＯＵＴ＿４が接地電圧レベルから第４電圧レベルＶＧＬに変更され始める時点以前にトランジスタＮ５９０はターンオフされる。
前記のような動作をするために、第４制御信号ＣＯＮ＿４は前記（ａ）ないし（ｃ）区間の間に第１論理状態であり、（ｄ）区間の間に第２論理状態である。
【００３９】
ラッチアップ防止部５９０のトランジスタＮ５９０をターンオンさせるために、既に生成されている第２電圧レベルＡＶＤＤの第２出力信号ＯＵＴ＿２を利用できる。すなわち、第４制御信号ＣＯＮ＿４が第１論理状態である場合、既に生成されている第２電圧レベルＡＶＤＤの第１出力信号ＯＵＴ＿２を前記トランジスタのゲートに印加してトランジスタＮ５９０をターンオンさせることができるので、トランジスタＮ５９０のサイズを縮めることができる。
【００４０】
図７は、図６の（ｂ）区間で回路の態様を概略的に示す回路図である。
図５ないし図７を参照すれば、前記（ｂ）区間で第１電圧制御部５５０の第１トランジスタＰ５５５はターンオンされたので、大きい抵抗値を持つ抵抗Ｒで表示できる。抵抗Ｒの抵抗値が大きいので、第３出力信号ＯＵＴ＿３が接地電圧レベルＶＳＳでチャージされ始める瞬間、ＰＮＰトランジスタをターンオンさせるピーク電流値が従来に比べて減少する。また、前記（ｂ）区間のうち、第３出力信号ＯＵＴ＿３の電圧レベルが第１出力信号ＯＵＴ＿１の第１電圧レベルＶＣＩ１より小さな区間において、図７に示したＰＮＰトランジスタ及びＮＰＮトランジスタがいずれもターンオンされる。この場合、ラッチアップ防止部５９０のトランジスタＮ５９０もターンオンされているので、前記ＰＮＰトランジスタに流れる電流ｉがいずれもラッチアップ防止部５９０のトランジスタＮ５９０を通じて接地電圧ＶＳＳに流れる。
【００４１】
また、第２電圧制御部５７０を考えれば、同様に前記（ｂ）区間で第２電圧制御部５７０の第１トランジスタＰ５７５はターンオンされたので、大きい抵抗値を持つ抵抗Ｒで表示できる。抵抗Ｒの抵抗値が大きいので、第３出力信号ＯＵＴ＿３が接地電圧レベルＶＳＳでチャージされ始める瞬間、ＰＮＰトランジスタをターンオンさせるピーク電流値が従来に比べて減少する。前記（ｂ）区間は、第３出力信号ＯＵＴ＿３の電圧レベルが第２出力信号ＯＵＴ＿２の第２電圧レベルＡＶＤＤより小さいので、前記（ｂ）区間の間に図７に示したＰＮＰトランジスタ及びＮＰＮトランジスタがいずれもターンオンされる。この場合、ラッチアップ防止部５９０のトランジスタＮ５９０もターンオンされているので、前記ＰＮＰトランジスタに流れる電流ｉがいずれもラッチアップ防止部５９０のトランジスタＮ５９０を通じて接地電圧ＶＳＳに流れる。
【００４２】
したがって、前記（ｂ）区間の間にチャージポンプ回路５００はターンオン抵抗の大きい第１トランジスタＰ５５５、Ｐ５７５をターンオンさせることによって、前記ＰＮＰトランジスタをターンオンさせるピーク電流値を減少させ、ラッチアップ防止部５９０のトランジスタＮ５９０をターンオンさせてラッチアップ動作を防止する。
【００４３】
図８は、本発明の実施形態によるチャージポンプ回路の制御方法に関するフローチャートである。
図５及び図８を参照すれば、第１電圧発生部５１０は入力信号に応答して、第１出力信号ＯＵＴ＿１を第１電圧レベルＶＣＩ１に調整して出力する（Ｓ８１０ステップ）。第２電圧発生部５２０は第１出力信号ＯＵＴ＿１に応答して、第２出力信号ＯＵＴ＿２を第２電圧レベルＡＶＤＤに昇圧して出力する（Ｓ８２０ステップ）。第１電圧制御部５５０及び第２電圧制御部５７０は、第２出力信号ＯＵＴ＿２が第２電圧レベルＡＶＤＤに昇圧する間（Ｓ８３０ステップ）、第３電圧発生部５３０に出力される第１出力信号ＯＵＴ＿１及び第２出力信号ＯＵＴ＿２を遮断する（Ｓ８４０ステップ）。第２出力信号ＯＵＴ＿２が第２電圧レベルＡＶＤＤに昇圧されて一定に維持されれば、第１電圧制御部５５０及び第２電圧制御部５７０は、第１出力信号ＯＵＴ＿１及び第２出力信号ＯＵＴ＿２を第３電圧発生部５３０に出力する。第３電圧発生部５３０は、第１出力信号ＯＵＴ＿１及び第２出力信号ＯＵＴ＿２に応答して、第３出力信号ＯＵＴ＿３を第３電圧レベルＶＧＨに昇圧する（Ｓ８５０ステップ）。ラッチアップ防止部５９０は、第３出力信号ＯＵＴ＿３が第３電圧レベルＶＧＨに一定に維持されるまで、前記寄生トランジスタによるラッチアップ動作を防止する（Ｓ８７０ステップ）。
【００４４】
以上のように、図面と明細書で最適実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により定められねばならない。
【産業上の利用可能性】
【００４５】
本発明は、電源回路関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００４６】
【図１】従来のチャージポンプ回路のブロック図である。
【図２】図１のチャージポンプ回路の出力信号の波形図である。
【図３】図１のチャージポンプ回路を半導体基板に形成した場合に発生する寄生トランジスタを説明するための図面である。
【図４Ａ】図３の寄生トランジスタによる問題点を解決するための従来技術の回路図である。
【図４Ｂ】図３の寄生トランジスタによる問題点を解決するための従来技術の回路図である。
【図５】本発明の実施形態によるチャージポンプ回路の回路図である。
【図６Ａ】図５のチャージポンプ回路の出力信号の波形図である。
【図６Ｂ】図５のチャージポンプ回路の制御信号の波形図である。
【図７】図６Ａ及び図６Ｂの（ｂ）区間で回路の態様を概略的に示す回路図である。
【図８】本発明の実施形態によるチャージポンプ回路の制御方法に関するフローチャートである。
【符号の説明】
【００４７】
５００  チャージポンプ回路
５１０  第１電圧発生部
５２０  第２電圧発生部
５３０  第３電圧発生部
５５０  第１電圧制御部
５５５  信号遮断部
５５７  接地電圧発生部
５７０  第２電圧制御部
５７５  信号遮断部
５７７  接地電圧発生部
５９０  ラッチアップ防止部
ＩＮ  入力信号
ＯＵＴ＿１  第１出力信号
ＯＵＴ＿２  第２出力信号
ＯＵＴ＿３  第３出力信号
ＯＵＴ＿４  第４出力信号
ＶＣＩ１  第１電圧レベル
ＶＧＨ  第３電圧レベル
ＶＧＬ  第４電圧レベル
ＶＳＳ  接地電圧レベル
ＡＶＤＤ  第２電圧レベル
ＣＯＮ＿１  第１制御信号
ＣＯＮ＿２  第２制御信号
ＣＯＮ＿３  第３制御信号
ＣＯＮ＿４  第４制御信号
Ｎ５９０  トランジスタ
Ｐ５５５  第１トランジスタ
Ｐ５５６  第２トランジスタ
Ｐ５７５  第１トランジスタ
Ｐ５７６  第２トランジスタ
【図１】
2008277832.tif 000003
【図２】
2008277832.tif 000004
【図３】
2008277832.tif 000005
【図４Ａ】
2008277832.tif 000006
【図４Ｂ】
2008277832.tif 000007
【図５】
2008277832.tif 000008
【図６Ａ】
2008277832.tif 000009
【図６Ｂ】
2008277832.tif 000010
【図７】
2008277832.tif 000011
【図８】
2008277832.tif 000012