(57)【要約】【課題】比較的簡素な構成で一対の電流配線を要することなく効率良く確実な磁化反転を可能とし、装置の更なる微小化を可能とする信頼性の高い磁気記憶装置を実現する。【解決手段】少なくとも磁化反転層４の両側面、ここでは絶縁層３、磁化反転層４及びキャリア注入層５からなる積層体の両側面に、絶縁層６及び非磁性金属層、ここではＲｕ層７を介して、一対の磁化制御層８を設ける。キャリア注入層５は、ＳｒＴｉＯ3から、磁化制御層８はＧｄＦｅＣｏ，ＧｄＤｙＦｅＣｏ，ＧｄＮｄＦｅＣｏ等の希土類遷移金属合金から形成する。【選択図】図２
2008277621.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が固定されている固定磁化層と、前記固定磁化層の磁化方向に対して平行又は反平行に磁化方向が反転される磁化反転層とが、絶縁層を介して積層されており、
前記固定磁化層上に、当該固定磁化層にキャリア電子を与えるキャリア注入層と、
前記磁化反転層の磁化方向を前記反平行とする際に、前記磁化反転層に前記反平行の磁場を印加する磁化制御層と
を含むことを特徴とする磁気記憶装置。
【請求項２】
前記キャリア注入層は、キャリア電子を励起させるエネルギーの光照射により、キャリア電子を生成するものであることを特徴とする請求項１に記載の磁気記憶装置。
【請求項３】
前記磁化制御層は、所定の補償温度で前記反平行の磁化が発現する性質を有しており、前記磁化反転層に前記反平行の漏洩磁場を印加するものであることを特徴とする請求項１又は２に記載の磁気記憶装置。
【請求項４】
前記磁化制御層は、室温よりも高温の補償温度で前記反平行の磁化が発現する性質を有しており、前記磁化反転層に前記反平行の漏洩磁場を印加するものであり、前記光照射により前記補償温度に達することを特徴とする請求項２に記載の磁気記憶装置。
【請求項５】
前記磁化制御層は、前記磁化反転層の両側に、絶縁膜を介して当該磁化反転層を挟持するように設けられていることを特徴とする請求項１〜４のいずれか１項に記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反転磁化を利用して磁気記憶を行う磁気記憶装置に関する。
【背景技術】
【０００２】
電源を断っても記憶が消失しない不揮発性メモリ素子の一つに、磁気ランダムアクセスメモリ（Magnetic random access memory：ＭＲＡＭ）がある。ＭＲＡＭは、磁気抵抗素子であるＴＭＲ膜の上下に記録読み出し用の電流配線（ビット線とワード線）を施した構成となっている。ＴＭＲ膜の主要構成は、図１０に示すように、固定層（反強磁性層）１上に、固定磁化層（ピン層）２、絶縁層（バリア層）３、及び磁化反転層（フリー層）４が順次積層されて構成される。ＭＲＡＭでは、磁化反転層４の磁化反転の制御は、上記の積層体の上下に配された配線に電流を流し、これにより合成磁場を生成することにより行なわれる。
【０００３】
近時では、ＭＲＡＭの更なる高密度化の要請が高まっており、これを実現するためにＴＭＲ膜の微小化が進められている。しかしながら、ＴＭＲ膜が微小化すると、フリー層の反磁場が増加し、磁化反転に必要な電流が増大して消費電力が増加すること、合成磁場が隣接素子に影響を与えてしまうこと等の解決すべき課題がある。
【０００４】
これらの問題を解決する手法として、スピン偏極した電流を注入する「スピン注入磁化反転方式」の技術が提案されている（特許文献１、非特許文献１）。
しかしながら、当該技術において、現状では磁化反転に必要な電流密度は、未だ１０7 [Ａ／ｃｍ2]程度と大きい。素子面積を０．１μｍ2以下のサイズにして、ＧＢｉｔ級のメモリを実現するためには、２桁程度、電流密度を改善する必要があると試算されている。
【０００５】
電流密度改善のため、光誘起によってキャリアが生成される磁性半導体を用いた磁気抵抗素子が提案されている（特許文献２）。この磁気抵抗素子は、左右特定の円偏光を照射することで光誘起されたキャリアのスピンを選択的に偏極させてスピン注入磁化反転の効率化を図ることを目的としている。
また、磁気センサとしての用途を目的とした特許であるが、光誘起でキャリア電子が生成される酸化膜に関する報告がなされている（特許文献３）。
【０００６】
【特許文献１】特開２００４−１８６２７４号公報
【特許文献２】特開２００５−１１９０７号公報
【特許文献３】特開２００３−２０９２６６号公報
【非特許文献１】スピン注入磁化反転の研究動向,屋上公二郎,鈴木義茂, 日本応用磁気学会Vol.28 No.9, (2004).
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記した従来技術においては、１０7 [Ａ／ｃｍ2]程度より小さい電流密度では十分な磁化反転が得られないという問題がある。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、比較的簡素な構成で一対の電流配線を要することなく効率良く確実な磁化反転を可能とし、装置の更なる微小化を可能とする信頼性の高い磁気記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の磁気記憶装置は、磁化方向が固定されている固定磁化層と、前記固定磁化層の磁化方向に対して平行又は反平行に磁化方向が反転される磁化反転層とが、絶縁層を介して積層されており、前記固定磁化層上に、当該固定磁化層にキャリア電子を与えるキャリア注入層と、前記磁化反転層の磁化方向を前記反平行とする際に、前記磁化反転層に前記反平行の磁場を印加する磁化制御層とを含む。
【発明の効果】
【００１０】
本発明によれば、比較的簡素な構成で一対の電流配線を要することなく効率良く確実な磁化反転を可能とし、装置の更なる微小化を可能とする信頼性の高い磁気記憶装置が実現する。
【発明を実施するための最良の形態】
【００１１】
−本発明の基本骨子−
本発明者は先ず、上記した従来技術を加味して鋭意検討し、図１に示すように、図１０の積層体上、電流密度を低減させるために光誘起でキャリア電子が生成される酸化膜であるキャリア注入層５を磁化反転層４に接して設ける構成について考察した。
図１の構成を採ることにより、キャリア注入層５への光照射によって形成されたキャリアスピンが磁化反転に寄与する割合が増えることから電流密度の低減に効果があると考えられる。
【００１２】
ところがこの場合、生成したキャリア電子のスピンの向きはランダムであり、磁化反転に必要なキャリア電子としては効率が悪くなることが判明した。特に、平行磁化から反平行磁化に反転させる際の効率が劣る。
【００１３】
即ち、固定磁化層２側から電流（スピン編極電流Ｉｓ）を流すことで磁化反転層４側から伝導したキャリア電子のうち、多数スピン電子は固定磁化層２を通過するが、少数スピン電子が絶縁層３と固定磁化層２との界面で反射され磁化反転層４自身のスピンにトルクを及ぼす。この少数スピンは、固定磁化層２の磁化と反平行であるため、磁化反転層４の磁化は固定磁化層２の磁化と反平行になる。多数スピン電子と少数スピン電子との割合は、磁性層の分極率に依存する。例えば、磁性層がＣｏＦｅからなる場合では、約５３％の分極率であることが知られている。このことから、磁化反転層４をＣｏＦｅで形成した場合、約４７％の少数スピン電子によって反平行状態にするため、多数スピン電子によって平行状態にする場合以上に電流が必要となり、１０7 [Ａ／ｃｍ2]程度の電流密度が必要となることが判った。
【００１４】
本発明者は、上記の考察を踏まえ、鋭意検討した結果、特に平行磁化から反平行磁化に磁化反転層を効率的に反転させるための素子構成に想到した。
本発明の磁気記憶装置では、磁化反転層の磁化を効率的に反転させ、電流密度を低減するため、磁化反転層の磁化制御を行う磁性層（磁化制御層）を新たに設けた構成を提案する。具体的には、図２に示すように、図１の素子構成に加え、少なくとも磁化反転層４の両側面、ここでは絶縁層３、磁化反転層４及びキャリア注入層５からなる積層体の両側面に、絶縁層６及び非磁性金属層、ここではＲｕ層７を介して、一対の磁化制御層８を設ける。磁化制御層８の材料としては、ＧｄＦｅＣｏ，ＧｄＤｙＦｅＣｏ，ＧｄＮｄＦｅＣｏ等の希土類遷移金属合金を用いる。Ｒｕ層７は、磁化制御層８を固定磁化層２と反強磁性結合させて反平行磁化状態とするために設けるものであり、磁化制御層８が固定磁化層２とＲｕ層７を介して配される。以下では便宜上、固定層１上に、固定磁化層２、絶縁層３、磁化反転層４、及びキャリア注入層５からなる積層体をＴＭＲ膜１０と称する。
【００１５】
図３に示すように、この磁化制御層８は、例えば、室温から６０℃までの範囲に補償温度を有し、この範囲内で自発磁化が消失しており、１００℃程度で約２００[ｅｍｕ／ｃｃ]の磁化が発現する磁性層である。補償温度、及び自発磁化Ｍｓが最大となる温度は、希土類と遷移金属の組成を変えることで任意に調節することができる。
【００１６】
以下、図４及び図５を参照して、本発明のＭＲＡＭにおける磁化反転動作について説明する。
先ず図４（ａ）に示すように、磁化反転層４の磁化方向を反平行状態から平行状態に反転させる際には、ＴＭＲ膜１０にキャリア注入層５から電流Ｉｓを流す。キャリア注入層５側から電流を加えることで、固定磁化層２側から伝導するキャリア電子が固定磁化層２の磁化状態を反映して磁化反転層４の磁化方向を平行状態にする。この反転は、従来通り比較的低い電流で実現する。即ち、固定磁化層２を通過した固定磁化層２と同じ方向を向いた多数スピン電子が、磁化反転層４のスピンにトルクを与えて反転する。このとき、磁化制御層８の磁化は補償温度のために影響を受けない。
【００１７】
一方、図４（ｂ）に示すように、磁化反転層４の磁化方向を平行状態から反平行状態に反転させる際には、キャリア注入層５にレーザ光等の光照射を行うのと同時に、ＴＭＲ膜１０に固定磁化層２側から電流Ｉｓを流す。レーザ光照射により、ＴＭＲ膜１０が加熱されることで磁化制御層８の磁化が発現する。磁化制御層８の磁化方向は、固定磁化層２の磁化に対して反平行に向き、この磁化制御層８からの漏洩磁場により磁化反転層４の磁化方向を反平行状態とすることがアシストされる。レーザ照射によって生成されたキャリア電子は、磁化反転層４の磁化が固定磁化層２の磁化と平行な場合では、約４７％の少数スピン電子の反射によって磁化反転層４の磁化を反平行状態にするが、外部磁場のアシストがあるために従来よりも低い電流で磁化を反転することができる。
【００１８】
図５に示すように、磁化反転に１０7 [Ａ／ｃｍ2]程度の電流密度を要する従来のＴＭＲ膜に外部磁場を加えた実験から、約１００［Ｏｅ］の磁場印加で１０6 [Ａ／ｃｍ2]程度に電流密度が低減した結果が得られた。即ち、磁化制御層８を設けることにより、比較的小さな電流密度で磁化反転層４の磁化状態を極めて効率良く反平行にすることができる。
【００１９】
以上説明したように、キャリア注入層５を付加してＴＭＲ膜１０を構成し、キャリア注入層５に光照射することにより、光照射しない場合に比して生成されたキャリア電子が約３桁も多く、その約４７％が磁化反転に寄与する。本発明では、更に一対の磁化制御層８を適宜設けることにより、キャリア注入層５への光照射で生成したキャリア電子のほぼ１００％が磁化反転に寄与する。そのため、ＴＭＲ膜１０に供給する電流密度を大幅に低減させることができる。
【００２０】
−本発明を適用した具体的な実施形態−
以下、本発明をＭＲＡＭに適用した具体的な実施形態について、図面を参照しながら詳細に説明する。
図６は、本実施形態によるＭＲＡＭのメモリセルアレイ構造を示す概略平面図、図７は、本実施形態によるＭＲＡＭのメモリセル構造を示す概略断面図であり、図６の破線Ｉ−Ｉに沿った断面図が図７に相当する（但し図６では、各メモリセルにおける選択トランジスタ等の図示を省略する。）。
【００２１】
このＭＲＡＭは、図６に示すように、例えばシリコン半導体基板２０上に、複数のメモリセル１１がマトリクス状に配設されてメモリセルアレイが構成されている。
各メモリセル１１は、図７に示すように、シリコン半導体基板２０上に、選択トランジスタ１２と、選択トランジスタ１２に隣接磁気メモリ素子１３とが形成され、磁気メモリ素子１３上にビット線１４が電気的に接続されて構成されている。ビット線１４は、メモリセル１１毎に対応して設けられている。
【００２２】
選択トランジスタ１２は、シリコン半導体基板２０の素子分離構造、例えばＳＴＩ素子分離構造３１により確定された活性領域３２（例えばｐ型不純物が導入されてウェル２１が形成されている。）において、シリコン酸化膜等からなる薄いゲート絶縁膜２２を介してゲート電極２３が形成されており、活性領域３２におけるゲート電極２３の両側の部分に、不純物、例えばｎ型不純物が導入されてソース領域２４及びドレイン領域２５が形成され、構成されている。
【００２３】
磁気メモリ素子１３は、選択トランジスタ１２に隣接して設けられており、帯状に形成された電極２６上に上述したＴＭＲ膜１０が形成され、構成されている。
ＴＭＲ膜１０は、例えば、固定層１がＩｒＭｎ、固定磁化層２がＣｏＦｅ、絶縁層３がＭｇＯ、磁化反転層４がＣｏＦｅ、キャリア注入層５が３ｅＶ前後にバンドギャップを有する酸化膜、例えばＳｒＴｉＯ3から形成されている。ここで、キャリア注入層５の酸化膜が３ｅＶ前後にバンドギャップを有することにより、青紫色レーザを用いた励起が可能となる。
一対の磁化制御層８は、例えば、ＧｄＦｅＣｏ，ＧｄＤｙＦｅＣｏ，ＧｄＮｄＦｅＣｏ等の希土類遷移金属合金、ここではＧｄＦｅＣｏから形成されている。
【００２４】
ゲート電極２３を覆うシリコン酸化膜等の層間絶縁膜３３ａに、ソース領域２４及びドレイン領域２５と電気的に接続されるタングステン（Ｗ）等の導電プラグ２７，２８（コンタクト孔２７ａ，２８ａがＷで埋め込まれてなる）が形成されている。導電プラグ２８と磁気メモリ素子１３の電極２６とが接続され、導電プラグ２８を介して電極２６とドレイン領域２５とが電気的に接続されている。一方、導電プラグ２７上にＡｌ合金等の配線２９が形成され、導電プラグ２７を介して配線２９とソース領域２４とが電気的に接続されている。磁気メモリ素子１３の上面を除く部位及び配線２９は、層間絶縁膜３３ｂ内に埋設されている。
【００２５】
このメモリセル１１にデータを書き込む際には、以下のように実行される。
選択トランジスタ１２で選択された磁気メモリ素子１３において、磁化反転層４の磁化方向を反平行状態から平行状態に反転させる際には、ビット線１４から電極２６の方向に、ＴＭＲ膜１０に電流Ｉｓを流す。
一方、磁化反転層４の磁化方向を平行状態から反平行状態に反転させる際には、不図示のレーザ機構により磁気メモリ素子１３のキャリア注入層５にレーザ光照射、ここでは青紫色レーザ光の照射を行うのと同時に、電極２６からビット線１４の方向に、ＴＭＲ膜１０に電流Ｉｓを流す。レーザ光照射により、ＴＭＲ膜１０が加熱されることで磁化制御層８の磁化が発現する。磁化制御層８の磁化方向は、固定磁化層２の磁化に対して反平行に向き、この磁化制御層８からの漏洩磁場（例えば数百［Ｏｅ］）により磁化反転層４の磁化方向を反平行状態とすることがアシストされる。
【００２６】
また、メモリセル１１からデータを読み出す際には、以下のように実行される。
選択トランジスタ１２で選択された磁気メモリ素子１３において、レーザ光照射をすることなく電極２６側からビット線１４側に記録時よりも弱い電流を流す。平行磁化状態と反平行磁化状態の抵抗値が（平行磁化状態の抵抗値）＜（反平行磁化状態の抵抗値）であることを利用して"０"、"１"を判別する。電流方向は記録時よりも弱い値ならばビット線１４側から電極２６側に流しても良いが、この方向は記録時と再生時の電流マージンが狭いので、再生電流で誤って記録されないように電極２６側からビット線１４側に流すのが望ましい。
【００２７】
以下、上記のように構成されるＭＲＡＭの製造方法について説明する。
図７、図８−１、図８−２、図９−１、及び図９−２は、本実施形態によるＭＲＡＭの主要構成部である磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【００２８】
先ず、シリコン半導体基板２０の素子分離領域に分離溝を形成し、この分離溝に絶縁物を充填して、ＳＴＩ素子分離構造３１を形成し、シリコン半導体基板２０上で活性領域３２を画定する。
次に、活性領域３２に不純物、ここでは例えばｐ型不純物であるホウ素（Ｂ）をイオン注入し、ウェル２１を形成する。
【００２９】
次に、活性領域３２上にシリコン酸化膜を形成した後、多結晶シリコン膜を堆積し、リソグラフィー及びエッチングによりこれらを電極形状に加工することにより、シリコン半導体基板２０上にゲート絶縁膜２２を介してゲート電極２３を形成する。
次に、ゲート電極２３をマスクとして、活性領域３２におけるゲート電極２３の両側の部分に、不純物、例えばｎ型不純物であるリン（Ｐ）をイオン注入し、所定のアニール処理を施すことにより、ソース領域２４及びドレイン領域２５を形成する。
【００３０】
次に、ゲート電極２３を覆うようにシリコン酸化膜を堆積し、層間絶縁膜３３ａを形成する。この層間絶縁膜をリソグラフィー及びエッチングにより加工し、ソース領域２４及びドレイン領域２５の表面の一部をそれぞれ露出させるコンタクト孔２７ａ，２８ａを形成する。
【００３１】
次に、コンタクト孔２７ａ，２８ａを埋め込むように、導電物、例えばＷを層間絶縁膜３３ａ上に堆積し、化学機械研磨（ＣＭＰ）により平坦化して、ソース領域２４及びドレイン領域２５と電気的に接続される導電プラグ２７，２８を形成する。なお、コンタクト孔２７ａ，２８ａの内壁面にＴｉＮ等のバリア膜を形成し、これを介してコンタクト孔２７ａ，２８ａにＷを充填するようにしても良い。
次に、層間絶縁膜３３ａ上にアルミ合金膜を堆積し、これをリソグラフィー及びエッチングにより加工して、導電プラグ２７と接続される配線２９を形成する。
【００３２】
そして、図８−１、図８−２、図９−１、及び図９−２に示すように、磁気メモリ素子１３を形成する。
初めに、図８−１（ａ）に示すように、電極２６上を含む層間絶縁膜３３ａの全面に、固定層１、固定磁化層２、絶縁層３、磁化反転層４、キャリア注入層５、Ｔａ層９を順次堆積する。
詳細には先ず、全面に導電物、ここではＣｕを堆積し、これを図７のようにリソグラフィー及びエッチングにより導電プラグ２８と接続されるようにストライプ状に加工し、電極２６を形成する。
次に、電極２６上を含む層間絶縁膜３３ａの全面に、ＩｒＭｎ、ＣｏＦｅ、ＭｇＯ、ＣｏＦｅ、ＳｒＴｉＯ3、及びＴａを、膜厚７ｎｍ程度、膜厚３．５ｎｍ程度、膜厚０．９ｎｍ程度、膜厚３ｎｍ程度、膜厚３．５ｎｍ程度、膜厚１０ｎｍ程度に順次堆積し、固定層１、固定磁化層２、絶縁層３、磁化反転層４、キャリア注入層５、Ｔａ層９を形成する。
【００３３】
続いて、図８−１（ｂ）に示すように、レジストパターン３４を形成する。
詳細には、Ｔａ層９上にレジストを塗布し、リソグラフィーによりこれを加工して、素子形状のレジストパターン３４を形成する。各レジストパターン３４は、導電プラグ２８の上方部位に位置整合し、電極２６上で整列するように形成される。
【００３４】
続いて、図８−１（ｃ）に示すように、レジストパターン３４をマスクとして、エッチングによりＴａ層９を加工する。
続いて、図８−２（ａ）に示すように、レジストパターン３４を灰化処理等により除去する。
【００３５】
続いて、図８−２（ｂ）に示すように、キャリア注入層５、磁化反転層４、絶縁層３を加工する。
詳細には、レジストパターン３４に倣って加工されたＴａ層９をマスクとして、イオンビームエッチング（ＩＢＥ）法により、キャリア注入層５、磁化反転層４、及び絶縁層３を加工する。
【００３６】
続いて、図９−１（ａ）に示すように、絶縁層６を堆積する。
詳細には、加工された絶縁層３、磁化反転層４、及びキャリア注入層５、及びＴａ層９からなる積層体を覆うように、例えばシリコン酸化膜を堆積し、絶縁層６を膜厚２ｎｍ程度に堆積する。
【００３７】
続いて、図９−１（ｂ）に示すように、絶縁層６を加工する。
詳細には、絶縁層６を反応性イオンエッチング（ＲＩＥ）により加工し、絶縁層６を絶縁層３、磁化反転層４、キャリア注入層５、及びＴａ層９からなる積層体の両側面のみに残す。
【００３８】
続いて、図９−１（ｃ）に示すように、Ｒｕ層７を形成する。
詳細には、両側面に絶縁層６の形成された絶縁層３、磁化反転層４、キャリア注入層５、及びＴａ層９からなる積層体を覆うように、Ｒｕ層７を膜厚０．４ｎｍ程度に堆積する。
【００３９】
続いて、図９−２（ａ）に示すように、磁化制御層８を堆積する。
詳細には、Ｒｕ層７を覆うように、ＧｄＦｅＣｏを膜厚１７ｎｍ程度に堆積し、磁化制御層８を形成する。
【００４０】
続いて、図９−２（ｂ）に示すように、一対の磁化制御層８を形成する。
詳細には、キャリア注入層５を研磨ストッパーとし、キャリア注入層５の表面が露出するまで、磁化制御層８、Ｒｕ層７、及びＴａ９をＣＭＰ法により研磨し、平坦化する。このとき、絶縁層３、磁化反転層４及びキャリア注入層５からなる積層体とは絶縁層６及びＲｕ層７を介して、固定磁化層２とはＲｕ層７を介して、当該積層体の両側に一対の磁化制御層８が形成される。
【００４１】
次に、磁気メモリ素子１３及び配線２９を埋め込むように、全面に層間絶縁膜３３ｂを堆積する。
次に、磁気メモリ素子１３のキャリア注入層５を研磨ストッパーとし、キャリア注入層５の表面が露出するまで、層間絶縁膜３３ｂを研磨し、平坦化する。
【００４２】
次に、層間絶縁膜３３ｂの全面に導電膜、ここでは酸化インジウムにアンチモンを加えた膜を堆積する。そして、この導電膜を、各磁気メモリ素子１３にそれぞれ接続させるように、メモリセル１１毎に島状に加工し、各ビット線１４を形成する。
しかる後、更なる層間絶縁膜や配線等の形成工程を経て、ＭＲＡＭを完成させる。
【００４３】
以上説明したように、本実施形態によれば、比較的簡素な構成で一対の電流配線を要することなく効率良く確実な磁化反転を可能とし、装置の更なる微小化を可能とする信頼性の高いＭＲＡＭが実現する。
【図面の簡単な説明】
【００４４】
【図１】本発明の基礎をなすＴＭＲ膜の構成を示す概略断面図である。
【図２】本発明のＴＭＲ膜の構成を示す概略断面図である。
【図３】本発明において、スピン偏極電流と抵抗値との関係を示す特性図である。
【図４】本発明のＭＲＡＭにおける磁化反転動作について説明するための概略断面図である。
【図５】本発明のＭＲＡＭにおける磁化反転動作について説明するための概略断面図である。
【図６】本実施形態によるＭＲＡＭのメモリセルアレイ構造を示す概略平面図である。
【図７】本実施形態によるＭＲＡＭのメモリセル構造を示す概略断面図である。
【図８−１】本実施形態によるＭＲＡＭの主要構成部である磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【図８−２】図８−１に引き続き、本実施形態によるＭＲＡＭの主要構成部である磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【図９−１】図８−２に引き続き、本実施形態によるＭＲＡＭの主要構成部である磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【図９−２】図９−１に引き続き、本実施形態によるＭＲＡＭの主要構成部である磁気メモリ素子の製造方法を工程順に示す概略断面図である。
【図１０】従来のＭＲＡＭにおけるＴＭＲ膜の構成を示す概略断面図である。
【符号の説明】
【００４５】
１  固定層
２  固定磁化層
３，６  絶縁層
４  磁化反転層
５  キャリア注入層
７  Ｒｕ層
８  磁化制御層
１０  ＴＭＲ膜
１１  メモリセル
１２  選択トランジスタ
１３  磁気メモリ素子
１４  ビット線
【図１】
2008277621.tif 000003
【図２】
2008277621.tif 000004
【図３】
2008277621.tif 000005
【図４】
2008277621.tif 000006
【図５】
2008277621.tif 000007
【図６】
2008277621.tif 000008
【図７】
2008277621.tif 000009
【図８−１】
2008277621.tif 000010
【図８−２】
2008277621.tif 000011
【図９−１】
2008277621.tif 000012
【図９−２】
2008277621.tif 000013
【図１０】
2008277621.tif 000014