(57)【要約】【課題】  トレンチ構造を有するＧａＮ系の半導体材料を利用する半導体装置とその製造方法であって、トレンチを充填するＧａＮ系の半導体領域を再現性よく成長させることができる半導体装置とその製造方法を提供する。【解決手段】  ｎ型不純物を含むＧａＮの基板６の表面に、ｎ型不純物を含むＧａＮの基層８と、ｐ型不純物を含むＡｌＧａＮの埋め込み層１０と、アンドープドＡｌＧａＮの被覆層９と、基層８と同一材料の表面層２５を順に積層する。埋め込み層１０と、被覆層９と、表面層２５には、基層８に達するトレンチ１０ａを形成する。トレンチ１０ａの底面には基層８が露出している。その状態で熱処理すると、ＡｌＧａＮの埋め込み層１０の表面に積層されているＧａＮの表面層２５は不安定であり、熱処理することによってマストランスポート現象を起こし、安定に存在できる基層８の表面上に移動し、トレンチ１０ａを充填する充填層を形成する。【選択図】  図５
2008277524.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型不純物を含むＧａＮで形成されている基層と、
前記基層の表面に積層されており、層を貫通するトレンチが形成されているとともに、少なくとも一部がｐ型不純物を含むＡｌＧａＮで形成されている埋め込み層と、
前記トレンチを充填しているとともに、ｎ型不純物を含むＧａＮで形成されている充填層と、
を備えている半導体装置。
【請求項２】
前記埋め込み層の表面を被覆しているとともに、アンドープドＡｌＧａＮで形成されている被覆層を備えていることを特徴とする請求項１の半導体装置。
【請求項３】
前記トレンチからその両サイドに所定距離だけ伸びている範囲に形成されているとともに、ｎ型不純物を含むＧａＮで形成されているヘテロ接合下層と、
前記ヘテロ接合下層の表面に積層されており、ｎ型不純物を含むとともに、ＧａＮより大きなバンドギャップを有しているIII族窒化物半導体で形成されているヘテロ接合上層を備えており、
前記埋め込み層と前記ヘテロ接合下層の間に前記被覆層が介在していることを特徴とする請求項２の半導体装置。
【請求項４】
少なくとも前記トレンチの両サイドから伸びている部分において、前記ヘテロ接合上層の表面に絶縁膜を介して対向しているゲート電極と、
前記トレンチから見て前記ゲート電極より遠くに位置する両サイドにおいて、前記ヘテロ接合下層と前記ヘテロ接合上層に導通しているソース領域と、
前記基層の裏面側に形成されているドレイン電極と、
を備えている請求項３の半導体装置。
【請求項５】
半導体装置の製造方法であり、
ｎ型不純物を含むＧａＮで形成されている基層の表面に、少なくとも一部がｐ型不純物を含むＡｌＧａＮで形成されている埋め込み層を積層する工程と、
前記埋め込み層の表面に、ｎ型不純物を含むＧａＮで形成されている表面層を積層する工程と、
前記表面層と前記埋め込み層を貫通して前記基層に達するトレンチを形成する工程と、
前記の工程まででトレンチが形成された積層体を熱処理し、前記表面層を形成していたＧａＮを前記トレンチ内にマストランスポートさせる工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項６】
前記埋め込み層を積層する工程と、前記表面層を積層する工程の間に、前記埋め込み層の表面にアンドープドＡｌＧａＮで形成されている被覆層を積層する工程が付加されており、
前記のトレンチを形成する工程では、前記表面層と前記被覆層と前記埋め込み層を貫通するトレンチを形成することを特徴とする請求項５の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ系の半導体材料を利用する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系の半導体材料は、絶縁破壊強度が高く、動作速度が速く、高温環境下で使用できることから、ＧａＮ系の半導体材料を利用する高耐圧用あるいは高周波用デバイスの開発が活発に進められている。
ＧａＮ系の半導体材料を利用する半導体装置の一例が、特許文献１に開示されている。その半導体装置は、ソースとドレインとゲートを持つ電界効果型のトランジスタであり、ソース電極とドレイン電極とゲート電極の全部が、半導体装置の表面に形成されている。
【０００３】
【特許文献１】国際公開２００３−０７１６０７号公報
【０００４】
本発明者らは、ＧａＮ系の半導体材料を利用する縦型の半導体装置の開発を進めている。ここでいう縦型は、ソース電極とドレイン電極が半導体基板の表裏両面に分かれて形成されている構造のものをいう。これに対し、ソース電極とドレイン電極の双方が半導体基板の表面に形成されている構造のものを横型という。
【０００５】
本出願人らが先に出願した特願２００６−３４８３０３号に添付されている明細書と図面に、ＧａＮ系の半導体材料を利用する縦型の半導体装置が開示してされている。ただしこの出願は、本出願の出願時点ではまだ未公開である。
ＧａＮ系の半導体材料を利用する縦型の半導体装置は、図１３に示すように、ｎ型不純物を含むＧａＮ系で形成されている基層６２の表面に、ｐ型不純物を含むＧａＮ系の半導体材料で形成されている埋め込み層６４が積層されている。埋め込み層６４には、層を貫通するトレンチ６４ａが形成されており、そのトレンチ６４ａにｎ型不純物を含むＧａＮ系の半導体材料で形成されている充填層６６が充填されている。この積層構造を備えていると、埋め込み層６４と充填層６６の上部に形成される半導体装置の表面構造と、ｎ型の基層６２が、ｎ型の充填層６６で接続され、縦型構造が実現される。
【０００６】
ＧａＮ系の半導体材料では、不純物を注入して活性化する際の活性化率が低く、図１３の構造を実現するためには、シリコン材料の加工技術とは別の加工技術が必要とされる。前記した未公開先願の中では、下記の製造技術を開示した。
（１）基層６２と充填層６６を合わせた厚みのｎ型不純物を含むＧａＮ層を用意する。
（２）表面から異方性エッチングを実施し、埋め込み層６４を形成する部位において、充填層６６を除去する。
（３）充填層６６が除去された部分のみに選択的にｐ型不純物を含むＧａＮを結晶成長させて埋め込み層６４を形成する。
【０００７】
上記に代えて、下記の方法も採用可能であろう。
（４）ｎ型不純物を含むＧａＮで形成されている基層６２を用意する。
（５）基層６２の表面にｐ型不純物を含むＧａＮを結晶成長させて埋め込み層６４を形成する。
（６）表面から異方性エッチングを実施し、充填層６６を形成する部位において、埋め込み層６４を除去する。
（７）埋め込み層６４が除去された部分のみに選択的にｎ型不純物を含むＧａＮを結晶成長させて充填層６６を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１３に示す構造を実現するために、未公開先願の技術では、選択成長法を用いる。前記（１）〜（３）の方法では、充填層６６が除去された間隙に埋め込み層６４を選択成長させる。前記（４）〜（７）の方法では、埋め込み層６４が除去されたトレンチに充填層６６を選択成長させる。
本発明者らの研究によって、選択成長法では良質な構造が製造できないことがわかってきた。選択成長法では気相から結晶成長させるために、トレンチないしは間隙を有する基板表面での気流を制御することが難しく、気相から成長した結晶層の膜厚の再現性が乏しい。あるいは、結晶成長した膜形状の再現性に問題がある。特に、埋め込み層６４が局所的に除去されたトレンチに充填層６６を形成する場合、トレンチのすぐ外側に充填層６６が異常に厚く成長することが多く、これができると半導体装置の特性が大きく低下してしまう。充填層６６が局所的に除去された間隙に埋め込み層６４を形成する場合は、間隙のすぐ外側に埋め込み層６４が異常に厚く成長することが多く、これができると半導体装置の特性が大きく低下してしまう。
本発明は、ＧａＮ系の半導体材料で図１３の構造を安定的に製造する方法を提供する。また、安定的に製造することが可能な半導体構造を提供する。
【課題を解決するための手段】
【０００９】
本発明では、ＧａＮとＡｌＧａＮを使い分けることによって上記の目的を達成する。ＡｌＧａＮ層の表面に積層したＧａＮは不安定であり、熱処理するとＧａＮ層の表面に移動する現象（これをマストランスポート現象という）を起こす。また、ＡｌＧａＮ層の表面にＧａＮ層が積層されている混合層であって、上部に積層されているＧａＮ層の膜厚が薄くてＧａＮ層の最表面の結晶構造が深部に存在するＡｌＧａＮ層の格子定数の影響を受けて結晶成長している層を用いても、同様のマストランスポート現象が生じる。ＡｌＧａＮ層の格子定数の影響を受けて結晶成長しているＧａＮ層の表面に積層したＧａＮは不安定であり、熱処理すると、ＡｌＧａＮ層の格子定数の影響を受けずに結晶成長しているＧａＮ層の表面に移動する。本発明ではこの現象を利用する。
選択成長法に代えてトランスポート現象を用いると、埋め込み層６４に形成されたトレンチ６４ａ内に良質な充填層６６を安定的に形成することができる。
【００１０】
本発明の製造方法は、
（１）ｎ型不純物を含むＧａＮで形成されている基層の表面に、少なくとも一部がｐ型不純物を含むＡｌＧａＮで形成されている埋め込み層を積層する工程と、
（２）埋め込み層の表面に、ｎ型不純物を含むＧａＮで形成されている表面層を積層する工程と、
（３）表面層と埋め込み層を貫通して基層に達するトレンチを形成する工程と、
（４）(１)〜（３）までの工程でトレンチが形成された積層体を熱処理し、表面層を形成していたＧａＮをトレンチ内にマストランスポートさせる工程を備えている。
【００１１】
埋め込み層の少なくとも一部をＡｌＧａＮ層で形成すると、埋め込み層の表面の結晶はＡｌＧａＮ層の格子定数の影響を受けている。そのため、埋め込み層の表面に積層したＧａＮで形成されている表面層は不安定であり、ＡｌＧａＮ層の格子定数の影響を受けていないＧａＮ層の表面が近傍に露出していれば、不安定なＧａＮは安定なＧａＮ層の表面に移動して結晶成長する性質を備えている。即ち、ＡｌＧａＮ層（あるいはＡｌＧａＮ層の格子定数の影響を受けている層）上に積層されている不安定なＧａＮは、安定なＧａＮ上にマストランスポートする性質を備えている。熱処理すると、マストランスポート現象が促進される。
本発明では、ＡｌＧａＮ層が露出しているかあるいはＡｌＧａＮ層の格子定数の影響を受けている埋め込み層の表面にＧａＮで形成されている表面層が積層された部位と、ＡｌＧａＮ層の格子定数の影響を受けていないＧａＮで形成されている基層が露出している部位（トレンチの底面にはＧａＮで形成されている基層が露出している）が隣接している状態で熱処理する。この結果、埋め込み層の表面にあった不安定なＧａＮは、トレンチの底面に露出しているＧａＮの基層の表面に移動し、トレンチを充填する。良質な充填層を安定的に形成することができる。
【００１２】
前記（１）の埋め込み層を積層する工程と、前記（２）表面層を積層する工程の間に、埋め込み層の表面にアンドープドＡｌＧａＮで形成されている被覆層を積層する工程が付加することが好ましい。この場合、前記（３）のトレンチを形成する工程では、表面層と被覆層と埋め込み層を貫通するトレンチを形成する。
アンドープドＡｌＧａＮの被覆層は、ｐ型不純物を含む埋め込み層と、ｎ型不純物を含むＧａＮの間で、不純物が拡散することを防止する。熱処理後も、埋め込み層はｐ型を維持し、充填層はｎ型を維持する。また、アンドープドＡｌＧａＮの被覆層は、その上部に積層されるＧａＮ層を不安定化させる。マストランスポート現象を促進させる。
【００１３】
本発明は、新規で有用な半導体構造をも実現する。この半導体構造は、ＧａＮで形成されている基層と、少なくとも一部がＡｌＧａＮで形成されている埋め込み層と、ＧａＮで形成されている充填層を備えている。
基層は、ｎ型不純物を含んでいる。埋め込み層は、基層の表面に積層されており、埋め込み層を貫通するトレンチが形成されているとともに、ｐ型不純物を含んでいる。充填層は、トレンチを充填しているとともに、ｎ型不純物を含んでいる。
【００１４】
上記の半導体構造は、前記したマストランスポート現象を利用して製造することができる。良質な半導体構造を安定的に製造することができる。
埋め込み層のトレンチに接する壁面がＡｌＧａＮで形成されている場合、ＡｌＧａＮの壁面とＧａＮの充填層の間に２次元のホールガス層を形成することができ、２次元のホールガス層を利用することによって、縦型半導体装置の電流経路を確保することができる。電流経路を確保するために、ｐ型不純物を含む埋め込み層の不純物濃度をあげる必要がない。比抵抗の小さな埋め込み層を利用することができ、半導体装置の耐圧を向上させることができる。
【００１５】
埋め込み層の表面の少なくとも一部を被覆しているアンドープドＡｌＧａＮで形成されている被覆層を備えていることが好ましい。
アンドープドＡｌＧａＮは、ｐ型不純物を含む埋め込み層から隣接するｎ型領域に、ｐ型不純物が拡散することを防止する。被覆層を付加すると、半導体装置の特性が安定化する。
【００１６】
上記の半導体構造を用いて、ＨＥＭＴ（High Electron Mobility Transistor）を実現することができる。そのＨＥＭＴは、トレンチから両サイドに所定距離だけ伸びている範囲に形成されているとともにｎ型不純物を含むＧａＮで形成されているヘテロ接合下層と、ヘテロ接合下層の表面に積層されており、ｎ型不純物を含むとともに、ＧａＮより大きなバンドギャップを有しているIII族窒化物半導体で形成されているヘテロ接合上層を備えている。
【００１７】
上記のＨＥＭＴでは、ＧａＮのヘテロ接合下層と、ＧａＮより大きなバンドギャップを有しているヘテロ接合上層の間にヘテロ接合が形成され、２次元電子ガス層が形成される。２次元電子ガス層を利用するトランジスタが実現される。しかも、ｐ型不純物を含む埋め込み層から、ｎ型不純物を含むヘテロ接合下層とヘテロ接合上層に空乏層が伸びることから、ノーマリオフのトランジスタを実現することができる。
【００１８】
本発明の半導体構造は、縦型のＨＥＭＴを実現する。縦型のＨＥＭＴは、少なくともトレンチから両サイドに伸びている部分において、ヘテロ接合上層の表面に絶縁膜を介して対向しているゲート電極と、トレンチから見てゲート電極より遠くに位置する両サイドにおいて、ヘテロ接合下層とヘテロ接合上層に導通しているソース領域と、基層の裏面側に形成されているドレイン電極を備えている。
この構造の縦型のＨＥＭＴは、特性の安定した装置を安定して量産することができる。
【発明の効果】
【００１９】
本発明によると、マストランスポート現象を利用して、埋め込み層に形成されているトレンチを充填する充填層を形成することができる。良質な充填層を安定的に形成することができる。その結果、特性の安定したＨＥＭＴを安定して量産することができる。特に、特性の安定した縦型のＨＥＭＴを安定して量産することを可能とする。
また、埋め込み層と充填層の間に２次元のホールガス層を形成して電流経路を確保することができることから、ｐ型不純物を含む埋め込み層の不純物濃度をあげる必要がない。比抵抗の小さな埋め込み層を利用することができ、半導体装置の耐量を向上させることもできる。
【発明を実施するための最良の形態】
【００２０】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）埋め込み層の表面の格子定数は、埋め込み層の少なくとも一部に含まれるＡｌＧａＮ層の格子定数の影響を受けた格子定数を持っている。
【実施例】
【００２１】
（第１実施例）
図１に本発明の第１実施例の半導体装置１（具体的には縦型のＨＥＭＴ）の断面図を模式的に示す。半導体装置１では、図１の断面構造が紙面垂直方向に連続している。
半導体装置１は、ｎ型不純物をリッチに含むＧａＮの基板６を中心にして構成されている。基板６の裏面側にはドレイン領域４とドレイン電極２が形成されている。基板６の表面には、ｎ型不純物を含むＧａＮの基層８が積層されている。基層８の表面には、ｐ型不純物を含むＡｌＧａＮの埋め込み層１０が積層されている。埋め込み層１０の表面には、アンドープドＡｌＧａＮの被覆層９が積層されている。埋め込み層１０と被覆層９には、表面から裏面にまで貫通するトレンチ１０ａが形成されている。トレンチ１０ａの底面には、ＧａＮの基層８が露出している。トレンチ１０ａには、ｎ型不純物を含むＧａＮの充填層１６が充填されている。ｎ型不純物を含むＧａＮの充填層１６とｎ型不純物を含むＧａＮの基層８は連続しており、明確な境界は観測できない。
トレンチ１０ａを充填している充填層１６の表面と、トレンチ１０ａから両サイドに所定距離だけ伸びている範囲の埋め込み層１０（正確には被覆層９）の表面に、ｎ型不純物を含むＧａＮのヘテロ接合下層１８が形成されている。ヘテロ接合下層１８の表面には、ｎ型不純物を含むとともに、ＧａＮより大きなバンドギャップを有しているＡｌ０．３Ｇａ０．７Ｎのヘテロ接合上層２０が形成されている。埋め込み層１０と前記ヘテロ接合下層１８の間には、被覆層９が介在している。
少なくともトレンチ１０ａから両サイドに伸びている位置において、ヘテロ接合上層２０の表面に絶縁膜２２を介して対向するゲート電極２４が形成されている。トレンチ１０ａから見てゲート電極２４より遠くに位置する両サイドにおいて、ヘテロ接合下層１８とヘテロ接合上層２０に導通しているソース領域１２が形成されている。トレンチ１０ａから見てソース領域１２より遠くに位置する両サイドには、Ｎｉ層１３が形成されている。ソース領域１２およびＮｉ層１３の表面には、ソース電極１４が形成されている。ソース電極１４とゲート電極２４は、絶縁層２２で絶縁されている。
【００２２】
次に、半導体装置１の動作を説明する。
ＧａＮのヘテロ接合下層１８とＧａＮより大きなバンドギャップを有しているＡｌ０．３Ｇａ０．７Ｎのヘテロ接合上層２０の間には、ヘテロ接合が形成され、２次元電子ガス層が形成されている。電荷が２次元電子ガス層を移動することによって、ソース・ドレイン間を電荷が移動することが可能である。しかし、ｎ型のヘテロ接合に隣接してｐ型不純物を含む埋め込み層１０が存在しているため、ゲート電圧２４に電圧を印加しない状態では、ｐ型不純物を含む埋め込み層１０からｎ型不純物を含むヘテロ接合下層１８とｎ型不純物を含むヘテロ接合上層２０に空乏層が伸び、電荷がソース・ドレイン間を導通することがない。
ゲート電極２４に正の電圧が印加すると、空乏層の発生を抑えることができ、ソース・ドレイン間を電荷が移動することが可能となる。ゲート電圧２４に印加する電圧によってソース・ドレイン間の導通・非導通を制御することができる。半導体装置１は、ノーマリオフの特性を備えている。
【００２３】
次に半導体装置１の製造方法について説明する。
図２に示すように、ｎ型不純物をリッチに含むＧａＮの基板６の表面上に、ＭＯＣＶＤ（metal organic chemical vapor deposition）法を用いて、ｎ型不純物を含むＧａＮの基層８を約６μｍ成長させる。基板６の厚みは約２００μｍであり、不純物濃度は約３×１０１８ｃｍ−３である。基層８の不純物濃度は約１×１０１６ｃｍ−３である。
次に図３に示すように、基層８の表面上に、ＭＯＣＶＤ法を用いて、ｐ型不純物を含むＡｌＧａＮの埋め込み層１０を約０．５μｍ成長させる。引き続き、アンドープドＡｌＧａＮの被覆層９を約１０ｎｍ成長させ、さらにその上に、ｎ型不純物を含むＧａＮの表面層２５を適切な膜厚で連続して成長させる。埋め込み層１０の不純物濃度は、約１×１０１８ｃｍ−３であり、不純物にはマグネシウム（Ｍｇ）が用いられている。また表面層２５は、ｎ型のＧａＮの基層８と同じ不純物濃度を持って形成される。表面層２５の適切な膜厚については図５を用いて後記する。
【００２４】
つぎに図４に示すように、表面層２５の表面上に酸化ケイ素（ＳｉＯ２）膜２６を形成する。ＳｉＯ２膜２６には開口２８を形成する。つぎに、反応性イオンエッチング法を用いて、開口２８に対応する範囲の表面層２５、被覆層９、埋め込み層１０をこの順にエッチングし、開口２８の下にトレンチ１０ａを形成する。トレンチ１０ａの底面にはｎ型のＧａＮで形成されている基層８が露出する。トレンチ１０ａを形成後、フッ化水素（ＨＦ）を用いてＳｉＯ２膜２６を除去する。
【００２５】
ＳｉＯ２膜２６を除去した後、半導体装置１（正確には製造中の半導体装置１）を、窒素（Ｎ２）とアンモニア（ＮＨ３）の混合ガス雰囲気中で、１１００℃で９０分間熱処理を加える。ＡｌＧａＮの被覆層９の表面に積層したＧａＮの表面層２５は不安定である。熱処理を加えることで、マストランスポート現象が促進され、不安定なＧａＮはＡｌＧａＮの表面から離脱し、トレンチ１０ａの内部に移動し、トレンチ１０ａの底面に露出しているＧａＮの基層８の表面上で結晶成長し、充填層１６を形成する。この様子が、図５に図示されている。このとき、トレンチ１０ａの体積と表面層２５の体積が等しいという関係を満たす膜厚で表面層２５を形成しておけば、表面層２５を形成していたＧａＮがトレンチ１０ａを過不足なく充填する。トレンチ１０ａを充填した充填層１６の表面と被覆層９の表面との間に、凹凸のない状態で充填層１６を形成することができる。
【００２６】
充填層１６を結晶成長させた後、半導体装置１に、ＭＯＣＶＤ法を用いてｎ型不純物を含むＧａＮのヘテロ接合下層１８を約１００ｎｍ成長させる。引き続き、ｎ型不純物を含むＡｌ０．３Ｇａ０．７Ｎのヘテロ接合上層２０を約２５ｎｍ成長させる。ヘテロ接合下層１８の不純物濃度は、約１×１０１６ｃｍ−３であり、ヘテロ接合上層２０の不純物濃度は、約１×１０１６ｃｍ−３である。
【００２７】
ヘテロ接合上層２０を形成後、図７に示すように、半導体装置１の表裏両面をＳｉＯ２膜３０、３２で覆い、ソース形成領域にソース用開口３４を形成し、ドレイン形成領域にドレイン用開口３６を形成する。形成した開口３４、３６にイオン照射装置を用いて窒素（Ｎ）とケイ素（Ｓｉ）を注入し、ソース領域１２とドレイン領域４を形成する。Ｎのドーズ量は約１×１０１５ｃｍ−２であり、加速電圧は約３５ｅＶであり、Ｓｉのドーズ量は約１×１０１５ｃｍ−２であり、加速電圧は約６５ｅＶである。ＮとＳｉの注入後、開口３４、３６を再びＳｉＯ２でカバーし、半導体装置１の両面を完全にＳｉＯ２膜３０、３２で覆い、Ｎ２雰囲気中で１３００℃で５分間熱処理を加える。
【００２８】
熱処理後、図８に示すように、表面側のＳｉＯ２膜３０のｐコンタクト部に当たる部分に開口３８を形成する。開口３８を形成した半導体装置１に反応性イオンエッチング法により開口３８の下部のｎ型のＡｌ０．３Ｇａ０．７Ｎの層２０と、ｎ型のＧａＮの層１８と、ｉ型のＡｌＧａＮの膜９をこの順にエッチングし、溝４０を形成する。これにより溝４０の底面に埋め込み層１０が露出する。
【００２９】
溝４０の形成後、ＨＦ水溶液を用いてＳｉＯ２マスク３０、３２を除去し、その後図９に示すように、半導体装置１の表面側に高温酸化膜（ＨＴＯ膜）の絶縁膜２２を５０ｎｍ形成する。絶縁膜２２を形成した後、ｐコンタクト部に当たる部分の絶縁膜２２をエッチング法にて除去し、図１０に示すように、ｐコンタクト部にリフトオフ法によりＮｉ層１３を形成する。続いて図１１に示すように、絶縁膜２２のｎコンタクト部に当たる部分をエッチング法にて除去し、ｎコンタクト部とｐコンタクト部に、チタン（Ｔｉ）を約１０ｎｍ蒸着し、ついでアルミニウム（Ａｌ）を約１００ｎｍ蒸着し、ソース電極１４を形成する。また半導体装置１の裏面にもＴｉとＡｌをこの順にそれぞれ約１０ｎｍと１００ｎｍだけ蒸着し、ドレイン電極２を形成する。
【００３０】
図１１に示すように、ソース電極１４とドレイン電極２を形成した後、接触抵抗を低減するために半導体装置１をＮ２雰囲気中で５００℃で２分間熱処理を加える。熱処理後、絶縁膜２２表面上にＮｉを用いてゲート電極２４を形成し、図１の半導体装置１を製造する。
【００３１】
図１の半導体装置１の場合、ｐ型の埋め込み層１０と充填層１６の境界にヘテロ接合が形成されて２次元ホールガス層が形成され、電流経路が確保される。また、ｐ型の埋め込み層１０と基層８の境界にもヘテロ接合が形成されて２次元ホールガス層が形成され、電流経路が確保される。電流経路を確保するために、埋め込み層１０内の比抵抗を小さくする必要がない。高い比抵抗の埋め込み層１０を利用することができ、半導体装置１の耐量を向上させることができる。
【００３２】
（第２実施例）
図１２に、第１実施例の埋め込み層１０を、ｐ型不純物を含む埋め込みＡｌＧａＮ層４２と、ｐ型不純物を含む埋め込みＧａＮ層４４の二層で形成した実施例を示す。埋め込み層１０の下部と、トレンチ１０ａを形成する壁面と、埋め込み層１０の上部にＡｌＧａＮ層４２が形成されている。この場合も、埋め込み層１０の上部に結晶成長したＧａＮは不安定であり、熱処理するとトランスポート現象が生じる。図３から図５を参照して説明した工程が実施され、良好な充填層１６を形成することができる。
【００３３】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
例えば埋め込み層１０に形成する埋め込みＡｌＧａＮ層４２についてもその領域および比率を指定するものではない。また、形成した膜厚、形成条件等についても単なる例示である。本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３４】
【図１】第１実施例の半導体装置１の断面図を示す。
【図２】半導体装置１を製造する過程を示す。
【図３】半導体装置１を製造する過程を示す。
【図４】半導体装置１を製造する過程を示す。
【図５】半導体装置１を製造する過程を示す。
【図６】半導体装置１を製造する過程を示す。
【図７】半導体装置１を製造する過程を示す。
【図８】半導体装置１を製造する過程を示す。
【図９】半導体装置１を製造する過程を示す。
【図１０】半導体装置１を製造する過程を示す。
【図１１】半導体装置１を製造する過程を示す。
【図１２】第２実施例の半導体装置の断面図を示す。
【図１３】未公開先願である特願２００６−３４８３０３号のトレンチ構造を示す。
【符号の説明】
【００３５】
１・・・・・・第１実施例の半導体装置
２・・・・・・ドレイン電極
４・・・・・・ドレイン領域
６・・・・・・基板
８・・・・・・基層
９・・・・・・被覆層
１０・・・・・埋め込み層
１０ａ・・・・トレンチ
１２・・・・・ソース領域
１３・・・・・Ｎｉ層
１４・・・・・ソース電極
１６・・・・・充填層
１８・・・・・ヘテロ接合下層
２０・・・・・ヘテロ接合上層
２２・・・・・絶縁膜
２４・・・・・ゲート電極
２５・・・・・表面層
２６・・・・・ＳｉＯ２膜
２８・・・・・開口
３０・・・・・ＳｉＯ２膜
３２・・・・・ＳｉＯ２膜
３４・・・・・開口
３６・・・・・開口
３８・・・・・開口
４０・・・・・溝
４２・・・・・埋め込みＡｌＧａＮ層
４４・・・・・埋め込みＧａＮ層
６２・・・・・基層
６４・・・・・埋め込み層
６４ａ・・・・トレンチ
６６・・・・・充填層
【図１】
2008277524.tif 000003
【図２】
2008277524.tif 000004
【図３】
2008277524.tif 000005
【図４】
2008277524.tif 000006
【図５】
2008277524.tif 000007
【図６】
2008277524.tif 000008
【図７】
2008277524.tif 000009
【図８】
2008277524.tif 000010
【図９】
2008277524.tif 000011
【図１０】
2008277524.tif 000012
【図１１】
2008277524.tif 000013
【図１２】
2008277524.tif 000014
【図１３】
2008277524.tif 000015