(57)【要約】【課題】表面保護膜や層間膜などの絶縁膜の剥がれの発生を防止することができる半導体装置を提供すること。【解決手段】この半導体装置は、半導体チップ１と、半導体チップ１上に積層された応力緩和層２と、応力緩和層２上に突出する接続パッド３と、接続パッド３に接着される半田ボール４とを備えている。半導体チップ１は、多層配線構造を有しており、この半導体チップ１の基体をなす半導体基板７上には、第１配線層８、第１層間膜９、第２配線層１０、第２層間膜１１、第３配線層１２および表面保護膜１５が半導体基板７側からこの順に積層されている。そして、表面保護膜１５の周縁部２２および、表面保護膜１５の表面から半導体基板７の表面７Ａに達する各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）には、無機薄膜２１が形成されている。【選択図】図２
2008159950.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
無機材料からなり、前記絶縁膜の表面の周縁部から側面に回り込み、前記半導体基板の表面に達する無機薄膜と、を含むことを特徴とする、半導体装置。
【請求項２】
前記絶縁膜と前記無機薄膜との間に介在され、外部から加わる応力を吸収して緩和するための応力緩和層をさらに含むことを特徴とする、請求項１記載の半導体装置。
【請求項３】
前記無機薄膜上に形成され、外部から加わる応力を吸収して緩和するための応力緩和層をさらに含むことを特徴とする、請求項１記載の半導体装置。
【請求項４】
前記半導体基板と電気的に接続され、前記絶縁膜および前記応力緩和層に連通して形成された開口部から露出する内部パッドと、
前記内部パッド上に形成されて、前記応力緩和層上に突出する突出部を備える内部端子と、
前記突出部を覆うように形成され、外部との電気接続のための外部端子と、をさらに含むことを特徴とする、請求項２または３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、詳しくは、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置に関する。
【背景技術】
【０００２】
最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package  以下、「ＷＬ−ＣＳＰ」と表記する。）技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
【０００３】
図１１は、ＷＬ−ＣＳＰ技術が適用された従来の半導体装置の構成を示す図解的な断面図であって、半導体装置を実装基板に実装した状態を示す図である。
この半導体装置は、絶縁性の表面保護膜８１により表面が覆われた半導体チップ８０を備えている。表面保護膜８１には、半導体チップ８０の内部配線の一部を電極パッド８２として露出させるためのパッド開口８３が形成されている。
【０００４】
表面保護膜８１の上には、応力緩和層８４（たとえば、ポリイミド）が積層されている。応力緩和層８４には、電極パッド８２を露出させるための貫通孔８５が形成されている。
一方、表面保護膜８１の下方には、半導体チップ８０の基体をなす半導体基板８６側から順に、第１配線層８７、第１層間膜８８、第２配線層８９および第２層間膜９０が積層されている。第１配線層８７と第２配線層８９とは、第１層間膜８８に形成されたビアホール９１を介して電気的に接続されている。そして、第２層間膜９０に形成されたビアホール９２を介して、第２配線層８９と電極パッド８２とが電気的に接続されている。これにより、この半導体装置は、多層配線構造を有している。
【０００５】
電極パッド８２の表面、貫通孔８５の内面および応力緩和層８４の表面における貫通孔８５の周縁には、これらを覆うようにバンプ下地層９３が形成されている。そして、外部との電気接続のための半田ボール９４が、バンプ下地層９３の表面上に設けられ、そのバンプ下地層９３を介して電極パッド８２と電気的に接続されている。
この半導体装置は、半田ボール９４が実装基板９５上のパッド９６に接続され、その後、応力緩和層８４の表面と実装基板９５の表面との間にアンダーフィル剤（たとえば、エポキシ樹脂）が注入されてアンダーフィル層９７が形成されることによって、実装基板９５への実装（実装基板に対する電気的および機械的な接続）が達成される。
【特許文献１】特開平８−３４０００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、半導体装置の実装基板９５への実装後、アンダーフィル層９７の熱膨張／熱収縮に起因する応力が表面保護膜８１、第１層間膜８８または第２層間膜９０に生じると、この応力によって、表面保護膜８１、第１層間膜８８および第２層間膜９０とこれらの下層との間でひび割れ（表面保護膜８１、第１層間膜８８および第２層間膜９０の剥がれ）が発生する。このようなひび割れが半導体基板８６の素子形成領域上まで進行すると、その素子形成領域に形成されている機能素子の動作不良を生じるおそれがある。
【０００７】
そこで、この発明の目的は、表面保護膜や層間膜などの絶縁膜の剥がれの発生を防止することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に形成された絶縁膜と、無機材料からなり、前記絶縁膜の表面の周縁部から側面に回り込み、前記半導体基板の表面に達する無機薄膜と、を含むことを特徴とする、半導体装置である。
この構成によれば、絶縁膜は、その表面の周縁部および周縁部から半導体基板に達する側面が無機薄膜で覆われている。これにより、この半導体装置が外部の実装基板に対向配置され、絶縁膜および無機薄膜と実装基板との間にアンダーフィル層が形成されることにより達成される実装状態において、アンダーフィル層と無機薄膜との密着性が絶縁膜とその下層との密着性より低ければ、アンダーフィル層の熱膨張／熱収縮に起因する応力が半導体装置に生じても、アンダーフィル層と無機薄膜との界面で層間剥離が起きる。そのため、絶縁膜の剥がれを防止することができる。
【０００９】
たとえば、アンダーフィル層がエポキシ樹脂からなり、無機薄膜が酸化シリコンからなり、絶縁膜が酸化シリコンや窒化シリコンからなる場合、アンダーフィル層と無機薄膜との密着性が絶縁膜とその下層との密着性より低いため、上述した効果が発揮される。
また、上記した実装状態において、無機薄膜と絶縁膜との密着性が絶縁膜とその下層との密着性より低ければ、アンダーフィル層の熱膨張／熱収縮に起因する応力が半導体装置に生じても、無機薄膜と絶縁膜との界面で層間剥離が起きる。そのため、絶縁膜の剥がれを防止することができる。
【００１０】
たとえば、無機薄膜がスピンオングラス法（以下、ＳＯＧ法とする。）で形成される酸化シリコンからなり、絶縁膜が酸化シリコンや窒化シリコンからなる場合、無機薄膜と絶縁膜との密着性が絶縁膜とその下層との密着性より低いため、上述した効果が発揮される。
また、請求項２記載の発明は、前記絶縁膜と前記無機薄膜との間に介在され、外部から加わる応力を吸収して緩和するための応力緩和層をさらに含むことを特徴とする、請求項１記載の半導体装置である。
【００１１】
この構成によれば、応力緩和層および無機薄膜と実装基板との間にアンダーフィル層が形成される場合において、無機薄膜と応力緩和層との密着性が絶縁膜とその下層との密着性より低ければ、無機薄膜と応力緩和層との界面で層間剥離が起きる。そのため、絶縁膜の剥がれを防止することができる。
たとえば、無機薄膜が酸化シリコンからなり、応力緩和層がポリイミドからなり、絶縁膜が酸化シリコンや窒化シリコンからなる場合、無機薄膜と応力緩和層との密着性が絶縁膜とその下層との密着性より低いため、上述した効果が発揮される。
【００１２】
また、請求項３記載の発明は、前記無機薄膜上に形成され、外部から加わる応力を吸収して緩和するための応力緩和層をさらに含むことを特徴とする、請求項１記載の半導体装置である。この構成の半導体装置によっても、応力緩和層との密着性が低い無機材料を用いて無機薄膜を形成すれば、請求項２の場合と同様の効果を得ることができる。
さらに、請求項４記載の発明は、前記半導体基板と電気的に接続され、前記絶縁膜および前記応力緩和層に連通して形成された開口部から露出する内部パッドと、前記内部パッド上に形成されて、前記応力緩和層上に突出する突出部を備える内部端子と、前記突出部を覆うように形成され、外部との電気接続のための外部端子と、をさらに含むことを特徴とする、請求項２または３に記載の半導体装置である。
【００１３】
この構成によれば、内部端子の突出部は、外部との電気接続のための外部端子に覆われている。これにより、外部端子が内部端子に接着された状態では、内部端子の突出部は、外部端子の内部に突出している。そのため、半導体装置の実装状態で、アンダーフィル層の熱膨張／熱収縮に起因する応力が外部端子に生じても、その応力の一部を外部端子の内部に突出する突出部により緩和することができる。そのため、外部端子におけるクラックの発生を防止することができる。その結果、接続信頼性の高い半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の図解的な底面図（実装基板への接合面を示す図）である。図２は、図１に示すＡ−Ａの切断面で切断したときの断面図である。なお、図２では、半導体装置を破断線で破断することにより、その一部を省略して示している。
【００１５】
この半導体装置は、ＷＬ−ＣＳＰ技術が適用された半導体装置であり、半導体チップ１と、半導体チップ１上に積層された応力緩和層２と、応力緩和層２上に形成された接続パッド３（内部端子）と、接続パッド３に接着され、外部との電気接続のための半田ボール４（外部端子）とを備えている。
半導体チップ１は、多層配線構造を有しており、この半導体チップ１の基体をなす平面視略矩形状の半導体基板７（たとえば、シリコンなど）上には、第１配線層８、第１層間膜９、第２配線層１０、第２層間膜１１、第３配線層１２および表面保護膜１５が半導体基板７側からこの順に積層されている。
【００１６】
第１配線層８、第２配線層１０および第３配線層１２は、導電性を有する金属材料、たとえば、銅、アルミニウムなどからなり、それぞれ設計されたパターンに形成されている。
第１層間膜９、第２層間膜１１および表面保護膜１５は、絶縁性を有する材料、たとえば、酸化シリコン、窒化シリコンなどからなり、平面視において半導体基板７よりサイズの小さい略矩形状に形成されている。
【００１７】
第１層間膜９は、第１配線層８と第２配線層１０との間を絶縁する絶縁膜としての機能を有し、第２層間膜１１は、第２配線層１０と第３配線層１２との間を絶縁する絶縁膜としての機能を有している。
表面保護膜１５は、半導体チップ１の最表層をなし、半導体チップ１と外部とを絶縁する絶縁膜としての機能を有し、さらに半導体チップ１の表面を保護する保護膜としての機能を有している。また、表面保護膜１５には、電極パッド１６（後述）を露出させるためのパッド開口１７（開口部）が形成されている。
【００１８】
そして、第１配線層８と第２配線層１０とは、第１層間膜９に形成された複数のビアホール１３を介して電気的に接続されている。また、第２配線層１０と第３配線層１２とは、第２層間膜１１に形成された複数のビアホール１４を介して電気的に接続されている。また、第３配線層１２の一部は、パッド開口１７から電極パッド１６（内部パッド）として露出している。
【００１９】
電極パッド１６は、たとえば、平面視略矩形状のアルミニウムパッドであり、半導体基板７の表層部に作り込まれた機能素子と、各配線層（８、１０、１２）および各ビアホール（１３、１４）を介して電気的に接続されている。また、電極パッド１６は、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されており、たとえば、互いに隣り合う電極パッド１６の間には、それぞれ適当な間隔が空けられている（図１参照）。
【００２０】
応力緩和層２は、たとえば、ポリイミドからなり、この半導体装置に加わる応力を吸収して緩和する機能を有している。応力緩和層２は、表面保護膜１５の周縁部２２を露出させるように、表面保護膜１５上に形成されている。これにより、半導体チップ１の表面の周縁部には、全周にわたって、表面側および側面側に開放された断面略Ｌ字状の溝１８が形成されている。この溝１８は、半導体チップ１の側面に沿って形成されており、その最深部は、半導体基板７の表面７Ａに達している。これにより、溝１８内には、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）が露出している。
【００２１】
溝１８には、たとえば、酸化シリコンなどの無機材料からなる無機薄膜２１が形成されている。より具体的には、無機薄膜２１は、応力緩和層２の周縁部および表面保護膜１５の周縁部２２から各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）に回り込み、半導体基板７の表面７Ａに達するように形成され、溝１８を埋め尽くしている。これにより、表面保護膜１５の周縁部２２および各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）は、無機薄膜２１によって被覆されている。また、無機薄膜２１は、その側面が半導体基板７の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体基板７のサイズと等しい略直方体形状を有している。
【００２２】
また、応力緩和層２には、各電極パッド１６と対向する位置に貫通孔１９（開口部）が貫通して形成されており、パッド開口１７から露出する電極パッド１６は、貫通孔１９を通して外部に臨んでいる。そして、電極パッド１６における貫通孔１９に露出する面、貫通孔１９の内面および応力緩和層２上における貫通孔１９の周縁部を覆うように、バンプ下地層２０が形成されている。
【００２３】
バンプ下地層２０は、たとえば、チタン、ニッケル、チタンタングステンなどからなり、電極パッド１６の腐食を防止する機能を有している。バンプ下地層２０は、平面視略円形状に形成され、たとえば、厚さ１０００〜２０００Åで形成されている。そして、バンプ下地層２０の上に、接続パッド３が形成されている。
接続パッド３は、半田濡れ性を有する金属、たとえば、銅を用いて形成されている。この接続パッド３は、貫通孔１９に埋設された埋設部２３と、この埋設部２３と一体的に形成され、応力緩和層２上に突出した突出部２４とを備えている。
【００２４】
埋設部２３は、たとえば、円柱状に形成されており、バンプ下地層２０を介して電極パッド１６と電気的に接続されている。
突出部２４は、たとえば、高さ１０〜５０μｍの円柱状に形成されている。また、突出部２４は、半導体チップ１と応力緩和層２との積層方向（以下、単に「積層方向」という。）と直交する幅方向（以下、単に「幅方向」という。）における幅（径）が、貫通孔１９の同方向における開口幅（径）よりも大きく（幅広に）形成されている。これにより、突出部２４の周縁部２５は、幅方向に張り出してバンプ下地層２０を介して応力緩和層２と対向している。
【００２５】
半田ボール４は、半田を用いて、たとえば、略球状に形成されており、接続パッド３の突出部２４の全表面（先端面２４Ａおよび側面２４Ｂ）を覆っている。
図３Ａ〜図３Ｈは、図１に示す半導体装置の製造方法を示す図解的な断面図である。
この半導体装置を製造するに際しては、まず、複数の半導体チップ１が作り込まれ、その表面全域が表面保護膜１５で覆われた半導体ウエハＷが用意される。そして、図３Ａに示すように、この半導体ウエハＷの状態で、表面保護膜１５上に、応力緩和層２が形成される。なお、表面保護膜１５には、電極パッド１６を露出させるパッド開口１７が形成されている。
【００２６】
次に、図３Ｂに示すように、ダイシングラインＬに沿って、半導体ウエハＷの裏面に向けて断面略Ｔ字形状の凹部２６が、応力緩和層２の表面から半導体基板７の表面７Ａまで窪むように形成される。より具体的には、まず、応力緩和層２の表面から表面保護膜１５の表面に達する凹部が、たとえば、ダイシングブレード（図示せず）を用いて形成される。続いて、この形成された凹部に沿うように、表面保護膜１５の表面から半導体基板７の表面７Ａに達する凹部が、上記したダイシングブレードより細い幅を有するダイシングブレード（図示せず）を用いて形成される。これにより、表面保護膜１５の周縁部２２および各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）を露出させる凹部２６が形成される。なお、この凹部２６は、たとえば、レーザー加工によって形成されてもよい。
【００２７】
その後、図３Ｃに示すように、凹部２６を埋めつくし、応力緩和層２における凹部２６の周縁部まで覆う無機薄膜２１が形成される。これにより、表面保護膜１５の周縁部２２および各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）は、無機薄膜２１によって被覆される。
次いで、図３Ｄに示すように、応力緩和層２に、電極パッド１６を露出させる貫通孔１９が形成される。
【００２８】
貫通孔１９が形成された後は、図３Ｅに示すように、半導体ウエハＷ上に、バンプ下地層２０、フォトレジスト２７および金属層２８が、この順に形成される。より具体的には、まず、半導体ウエハＷ上の全領域にバンプ下地層２０が、スパッタリング法などにより形成される。そして、公知のフォトリソグラフィ技術により、このバンプ下地層２０の上に、接続パッド３の突出部２４（図２参照）を形成すべき領域に開口部２９を有するフォトレジスト２７が形成される。フォトレジスト２７が形成された後は、半導体ウエハＷ上の全領域に、接続パッド３の材料として用いられる銅からなる金属層２８が、スパッタリング法などにより形成される。
【００２９】
その後は、図３Ｆに示すように、フォトレジスト２７が除去されることにより、金属層２８の不要部分（接続パッド３以外の部分）がフォトレジスト２７とともにリフトオフされる。これにより、接続パッド３が形成される。そして、バンプ下地層２０の不要部分（接続パッド３が形成されている部分以外の部分）がエッチングにより除去される。
次に、図３Ｇに示すように、接続パッド３の突出部２４の全表面（先端面２４Ａおよび側面２４Ｂ）に半田を接着させることにより、突出部２４の全表面（先端面２４Ａおよび側面２４Ｂ）を覆う略球状の半田ボール４が形成される。そして、図３Ｈに示すように、半導体ウエハＷ内の各半導体チップ１間に設定されたダイシングラインＬに沿って、半導体ウエハＷが切断（ダイシング）される。これにより、図１に示す構成の半導体装置が得られる。
【００３０】
以上のように得られる半導体装置は、たとえば、図４に示すように、半田ボール４が実装基板５上のパッド６に接続され、その後、応力緩和層２および無機薄膜２１と実装基板５との間に、たとえば、エポキシ樹脂からなるアンダーフィル剤が注入されてアンダーフィル層３０が形成されることによって、実装基板５への実装（実装基板に対する電気的および機械的な接続）が達成される。
【００３１】
そして、この半導体装置では、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）が、たとえば、酸化シリコンや窒化シリコンからなり、無機薄膜２１が、たとえば、酸化シリコンからなる。そのため、無機薄膜２１とアンダーフィル層３０との密着性は、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）間および第１層間膜と半導体基板７との密着性よりも低い。
【００３２】
これにより、図４に示す実装状態において、アンダーフィル層３０の熱膨張／熱収縮に起因する応力がこの半導体装置に生じると、アンダーフィル層３０と無機薄膜２１との界面で層間剥離が起きる。そのため、第１層間膜９が半導体基板７から剥離したり、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）間で層間剥離が生じたりすることを防止することができる。
【００３３】
なお、無機薄膜２１が、たとえば、ＳＯＧ法により形成される酸化シリコンからなれば、無機薄膜２１と各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）との密着性が、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）間および第１層間膜と半導体基板７との密着性より低くなり、無機薄膜２１と各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）との間で剥離が生じるので、上記の場合と同様の効果を得ることができる。
【００３４】
また、この半導体装置では、応力緩和層２がその周縁部において、表面保護膜１５と無機薄膜２１との間に介在されている。また、応力緩和層２が、ポリイミドを用いて形成されている。そのため、無機薄膜２１と応力緩和層２との密着性が、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）間および第１層間膜と半導体基板７との密着性より低くなり、無機薄膜２１と応力緩和層２との間でも剥離が生じるので、上記の場合と同様の効果を得ることができる。
【００３５】
さらに、接続パッド３の突出部２４は、外部との電気接続のための半田ボール４に覆われている。これにより、半田ボール４が接続パッド３に接着された状態では、接続パッド３の突出部２４は、半田ボール４の内部に突出している。そのため、この半導体装置の実装状態で、アンダーフィル層３０の熱膨張／熱収縮に起因する応力が半田ボール４に生じても、その応力の一部を半田ボール４の内部に突出する突出部２４により緩和することができる。そのため、半田ボール４におけるクラックの発生を防止することができる。その結果、接続信頼性の高い半導体装置を実現することができる。
【００３６】
図５は、この発明の他の実施形態に係る半導体装置の構成を示す図解的な断面図である。この図５において、図１または図２に示される各部に対応する部分には、図１または図２の場合と同一の参照符号を付して示している。
図５に示す半導体装置において、無機薄膜２１は、表面保護膜１５の周縁部２２から各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）に回り込み、半導体基板７の表面７Ａに達するように形成されている。そして、表面保護膜１５および無機薄膜２１の上に、応力緩和層２が形成されている。これにより、無機薄膜２１の、表面保護膜１５の周縁部２２の上に形成される面は、応力緩和層２によって被覆されている。
【００３７】
図６Ａ〜図６Ｈは、図５に示す半導体装置の製造方法を示す図解的な断面図である。
この半導体装置を製造するに際しては、まず、図６Ａに示すように、半導体ウエハＷが用意される。なお、表面保護膜１５には、電極パッド１６を露出させるパッド開口１７が形成されている。
次に、図６Ｂに示すように、ダイシングラインＬに沿って、半導体ウエハＷの裏面に向けて断面略凹形状の凹部３１が、たとえば、ダイシングブレード（図示せず）を用いて、表面保護膜１５の表面から半導体基板７の表面７Ａまで窪むように形成される。これにより、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）を露出させる凹部３１が形成される。なお、この凹部３１は、たとえば、レーザー加工によって形成されてもよい。
【００３８】
その後、図６Ｃに示すように、凹部３１を埋めつくし、表面保護膜１５の周縁部２２まで覆う無機薄膜２１が形成される。これにより、表面保護膜１５の周縁部２２および各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）の各側面（９Ａ、１１Ａ、１５Ａ）は、無機薄膜２１によって被覆される。次いで、この無機薄膜２１および表面保護膜１５上の全領域を覆うように、応力緩和層２が形成される。
【００３９】
次いで、図６Ｄに示すように、応力緩和層２に電極パッド１６を露出させる貫通孔１９が形成される。
貫通孔１９が形成された後は、図６Ｅに示すように、半導体ウエハＷ上に、バンプ下地層２０、フォトレジスト２７および金属層２８が、この順に形成される。
その後は、図６Ｆに示すように、フォトレジスト２７が除去されることにより、金属層２８の不要部分（接続パッド３以外の部分）がフォトレジスト２７とともにリフトオフされる。これにより、接続パッド３が形成される。そして、バンプ下地層２０の不要部分（接続パッド３が形成されている部分以外の部分）がエッチングにより除去される。
【００４０】
次に、図６Ｇに示すように、接続パッド３の突出部２４の全表面（先端面２４Ａおよび側面２４Ｂ）に半田を接着させることにより、突出部２４の全表面（先端面２４Ａおよび側面２４Ｂ）を覆う略球状の半田ボール４が形成される。そして、図６Ｈに示すように、半導体ウエハＷ内の各半導体チップ１間に設定されたダイシングラインＬに沿って、半導体ウエハＷが切断（ダイシング）される。これにより、図５に示す構成の半導体装置が得られる。
【００４１】
以上のように得られる半導体装置は、たとえば、図７に示すように、実装基板５に実装される。そして、この半導体装置においても、図１に示す半導体装置と同様に、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）が、たとえば、酸化シリコンや窒化シリコンからなり、無機薄膜２１が、たとえば、酸化シリコンからなる。
これにより、図７に示す実装状態の場合において、アンダーフィル層３０の熱膨張／熱収縮に起因する応力がこの半導体装置に生じると、アンダーフィル層３０と無機薄膜２１との界面で層間剥離が起きる。そのため、第１層間膜９が半導体基板７から剥離したり、各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）間で層間剥離が生じたりすることを防止することができる。
【００４２】
また、この半導体装置では、無機薄膜２１の、表面保護膜１５の周縁部２２の上に形成される面は、応力緩和層２によって被覆されている。また、応力緩和層２が、ポリイミドを用いて形成されている。そのため、無機薄膜２１と応力緩和層２との密着性が各絶縁膜（第１層間膜９、第２層間膜１１および表面保護膜１５）間および第１層間膜と半導体基板７との密着性より低くなり、無機薄膜２１と応力緩和層２との間でも剥離が生じるので、上記の場合と同様の効果を得ることができる。
【００４３】
以上、この発明のいくつかの実施形態について説明したが、この発明は、他の形態で実施することもできる。
たとえば、上述の実施形態では、接続パッド３が銅を用いて形成されるとしたが、たとえば、接続パッド３は、金を用いて形成されてもよい。その場合には、たとえば、図８に示すように、接続パッド３の突出部２４と半田ボール４との界面に、金の拡散を防止するためのニッケルからなる拡散防止層３２を形成することが好ましい。
【００４４】
また、たとえば、上述の実施形態では、接続パッド３の突出部２４が円柱状に形成されるとしたが、たとえば、図９に示すように、接続パッド３に代えて、積層方向において応力緩和層２の側に配置される上側突出部３３と、上側突出部３３の下側に一体的に形成される下側突出部３４とからなる突出部３５を備える金属パッド３６を形成してもよい。また、たとえば、図１０に示すように、接続パッド３は、半楕円球状に形成されてもよい。
【００４５】
また、たとえば、上述の実施形態では、バンプ下地層２０の上には、突出部２４を備える接続パッド３が形成されるとしたが、半田濡れ性を有する金属であれば、たとえば、接続パッド３に代えて、銅からなる銅膜を形成してもよい。
また、上述の実施形態では、半導体チップ１における電極パッド１６の配置形態について、電極パッド１６は、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されているとしたが、半導体チップ１の表層部において規則的に配置される形態であれば矩形環状に限られず、たとえば、マトリックス状などで配置されていてもよい。
【００４６】
さらに、上述の実施形態では、ＷＬ−ＣＳＰの半導体装置を例に取り上げたが、この発明は、ＷＬ−ＣＳＰの半導体装置以外にも、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装（ベアチップ実装）される、半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００４７】
【図１】この発明の一実施形態に係る半導体装置の図解的な底面図である。
【図２】図１に示すＡ−Ａの切断面で切断したときの断面図である。
【図３Ａ】図１の半導体装置の製造方法を工程順に示す図解的な断面図である。
【図３Ｂ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ａの次の工程を示す図である。
【図３Ｃ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｂの次の工程を示す図である。
【図３Ｄ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｃの次の工程を示す図である。
【図３Ｅ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｄの次の工程を示す図である。
【図３Ｆ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｅの次の工程を示す図である。
【図３Ｇ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｆの次の工程を示す図である。
【図３Ｈ】図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｇの次の工程を示す図である。
【図４】図１に示す半導体装置を実装基板に実装した状態を示す図解的な断面図である。
【図５】この発明の他の実施形態に係る半導体装置の構成を示す図解的な断面図である。
【図６Ａ】図５の半導体装置の製造方法を工程順に示す図解的な断面図である。
【図６Ｂ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ａの次の工程を示す図である。
【図６Ｃ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ｂの次の工程を示す図である。
【図６Ｄ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ｃの次の工程を示す図である。
【図６Ｅ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ｄの次の工程を示す図である。
【図６Ｆ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ｅの次の工程を示す図である。
【図６Ｇ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ｆの次の工程を示す図である。
【図６Ｈ】図５の半導体装置の製造方法を工程順に示す図解的な断面図であって、図６Ｇの次の工程を示す図である。
【図７】図５に示す半導体装置を実装基板に実装した状態を示す図解的な断面図である。
【図８】図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドを他の構成としたものである。
【図９】図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドの突出部を他の構成としたものである。
【図１０】図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドの突出部を他の構成としたものである。
【図１１】従来の半導体装置の構成を示す図解的な断面図であって、半導体装置を実装基板に実装した状態を示す図である。
【符号の説明】
【００４８】
１      半導体チップ
２      応力緩和層
３      接続パッド
４      半田ボール
７      半導体基板
９      第１層間膜
９Ａ    側面
１１    第２層間膜
１１Ａ  側面
１５    表面保護膜
１５Ａ  側面
１６    電極パッド
１９    貫通孔
２１    無機薄膜
２２    周縁部
２４    突出部
３３    上側突出部
３４    下側突出部
３５    突出部
３６    金属パッド
【図１】
2008159950.tif 000003
【図２】
2008159950.tif 000004
【図３Ａ】
2008159950.tif 000005
【図３Ｂ】
2008159950.tif 000006
【図３Ｃ】
2008159950.tif 000007
【図３Ｄ】
2008159950.tif 000008
【図３Ｅ】
2008159950.tif 000009
【図３Ｆ】
2008159950.tif 000010
【図３Ｇ】
2008159950.tif 000011
【図３Ｈ】
2008159950.tif 000012
【図４】
2008159950.tif 000013
【図５】
2008159950.tif 000014
【図６Ａ】
2008159950.tif 000015
【図６Ｂ】
2008159950.tif 000016
【図６Ｃ】
2008159950.tif 000017
【図６Ｄ】
2008159950.tif 000018
【図６Ｅ】
2008159950.tif 000019
【図６Ｆ】
2008159950.tif 000020
【図６Ｇ】
2008159950.tif 000021
【図６Ｈ】
2008159950.tif 000022
【図７】
2008159950.tif 000023
【図８】
2008159950.tif 000024
【図９】
2008159950.tif 000025
【図１０】
2008159950.tif 000026
【図１１】
2008159950.tif 000027