(57)【要約】【課題】消費電力の低減が可能な密着型リニアセンサを提供する。【解決手段】密着型リニアセンサ内の固体撮像素子が有するソースフォロア回路について、電源電位に接続されたディプレッションＭＯＳトランジスタと、グランド電位に接続されたエンハンスメントＭＯＳトランジスタとを有し、ディプレッションＭＯＳトランジスタのゲート電極に増幅回路を経た信号電圧を印加し、ディプレッションＭＯＳトランジスタのゲート電圧に選択信号を印加する。【選択図】図１
2008294775.tif 000002
【特許請求の範囲】
【請求項１】
入射した光量に応じて蓄積された信号電荷を電気信号に変換し、同電気信号を増幅回路及びソースフォロア回路を経て出力する固体撮像素子をＮ個（Ｎ：２以上の整数）備え、第１番目の固体撮像素子から第Ｎ番目の固体撮像素子まで順次択一的に選択され、選択された固体撮像素子から電気信号を出力する固体撮像装置において、
第ｎ番目（ｎ：Ｎ以下の自然数）の固体撮像素子が有する前記ソースフォロア回路は、
一端が高レベル電位に接続されると共に、ゲート電極には増幅回路からの出力信号が印加された第１のＭＯＳトランジスタと、
一端が前記第１のＭＯＳトランジスタの他端と接続されると共に、他端が低レベル電位に接続された第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの接続部に接続された電気信号の出力部とを備え、
前記第２のＭＯＳトランジスタはエンハンスメント型であると共に、
第ｎ番目の固体撮像素子が選択された際に前記第２のＭＯＳトランジスタがオン状態となって前記出力部から電気信号を出力する
ことを特徴とする固体撮像装置。
【請求項２】
前記第２のＭＯＳトランジスタのゲートは、第３のトランジスタを介して所定電位に接続されると共に第４のトランジスタを介してグランド電位と接続され、
前記第３のトランジスタのゲートと前記第４のトランジスタのゲートには相補的な信号が入力される
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１のＭＯＳトランジスタのゲートは、第５のトランジスタを介して前記増幅回路からの出力信号が入力されると共に第６のトランジスタを介しグランド電位と接続され、
前記第４のトランジスタのゲートと前記第５のトランジスタのゲートには相補的な信号が入力される
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記相補的な信号は３段以上からなる反転回路の２段目以降の反転回路出力である
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
入射した光量に応じて蓄積された信号電荷を電気信号に変換し、同電気信号を増幅回路及びプッシュプル回路を経て出力する固体撮像素子をＮ個（Ｎ：２以上の整数）備え、第１番目の固体撮像素子から第Ｎ番目の固体撮像素子まで順次択一的に選択され、選択された固体撮像素子から電気信号を出力する固体撮像装置において、
第ｎ番目（ｎ：Ｎ以下の自然数）の固体撮像素子が有する前記プッシュプル回路は、
一端が高レベル電位に接続されると共に、ゲート電極には増幅回路からの出力信号が印加された第1のＭＯＳトランジスタと、
一端が前記第１のＭＯＳトランジスタの他端と接続されると共に、他端が低レベル電位に接続された第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの接続部に接続された電気信号の出力部とを備え、
第ｎ番目の固体撮像素子が選択された際に前記第２のＭＯＳトランジスタがオン状態となって前記出力部から電気信号を出力する
ことを特徴とする固体撮像装置。
【請求項６】
前記第２のＭＯＳトランジスタのゲートは、第３のトランジスタを介して所定電位に接続されると共に第４のトランジスタを介してグランド電位と接続され、
前記第３のトランジスタのゲートと前記第４のトランジスタのゲートには相補的な信号が入力される
ことを特徴とする請求項５に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関する。詳しくは、ＯＡ機器等の読み取り装置として使用する密着型リニアセンサに係るものである。
【背景技術】
【０００２】
従来、リニアセンサの読み取り方式には、主に縮小型読み取り方式と密着型読み取り方式の２方式が存在し、縮小型読み取り方式を採用するリニアセンサは、被写体からの情報をレンズ系を介して縮小し、リニアセンサの固体撮像素子で読み取る構造である。
一方、密着型読み取り方式を採用するリニアセンサ（以下、「密着型リニアセンサ」と称する。）は、レンズ系を介さず、被写体の情報を１対１で読み取る構造である（例えば、特許文献１参照。）。
【０００３】
ここで、密着型リニアセンサは、上記した様に、被写体の情報を１対１で読み取るため、少なくとも被写体の幅以上の長さの固体撮像素子が必要となる。この様な１本の細長状の固体撮像素子を形成するには、この長さより大径のウェハが必要ということとなるが、この様な大径のウェハを得るのは非常に困難である。
【０００４】
そのため、複数の固体撮像素子を並べて、各固体撮像素子を同時に動作させ、また、各固体撮像素子からの電気信号については単一配線から出力することとし、各固体撮像素子を順次択一的に選択し、選択された固体撮像素子から電気信号を出力する様に構成された密着型リニアセンサが提案されている。
【０００５】
以下、図面を参照して従来の密着型リニアセンサについて説明を行なう。なお、以下では８つの固体撮像素子を有する密着型リニアセンサを例に挙げて説明を行なう。
従来の密着型リニアセンサでは、図３で示す様に、８つの固体撮像素子（１ｓｔ  Ｃｈｉｐ〜８ｔｈ  Ｃｈｉｐ）が一列に並べられて構成され、それぞれの固体撮像素子からの出力配線は１つにまとめられており、それぞれの固体撮像素子の動作制御を行うことによって、連続的に固体撮像素子からの出力信号を密着型リニアセンサの信号として出力できる様に構成されている。
【０００６】
ここで、各固体撮像素子は、タイミングジェネレータ（ＴＧ）から選択信号（ＶＯＳＥＬ＿Ｏ）が供給される様に構成されており、選択信号がハイレベル（以下、「Ｈレベル」と称する。）となった際に、電気信号を出力する。具体的には、図４中符合ＶＯＳＥＬ＿Ｏ１で示す第１の固体撮像素子（１ｓｔ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ１で示すタイミング）で第１の固体撮像素子（１ｓｔ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ２で示す第２の固体撮像素子（２ｎｄ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ２で示すタイミング）で第２の固体撮像素子（２ｎｄ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ３で示す第３の固体撮像素子（３ｒｄ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ３で示すタイミング）で第３の固体撮像素子（３ｒｄ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ４で示す第４の固体撮像素子（４ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ４で示すタイミング）で第４の固体撮像素子（４ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ５で示す第５の固体撮像素子（５ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ５で示すタイミング）で第５の固体撮像素子（５ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ６で示す第６の固体撮像素子（６ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ６で示すタイミング）で第６の固体撮像素子（６ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ７で示す第７の固体撮像素子（７ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ７で示すタイミング）で第７の固体撮像素子（７ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ８で示す第８の固体撮像素子（８ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合Ｔ８で示すタイミング）で第８の固体撮像素子（８ｔｈ  Ｃｈｉｐ）が電気信号を出力する様に構成されている。
【０００７】
また、図５で示す様に、密着型リニアセンサを構成する各固体撮像素子は、フォトダイオードから成る光電変換部（画素）が直線的に多数配列されてなるセンサ列１０１、センサ列の一方側に配置されてセンサ列の各光電変換部で光電変換された信号電荷を読み出す読み出しゲート１０２、読み出しゲートのセンサ列とは反対側に配置されて読み出しゲートにより読み出された信号電荷を出力部側に転送する水平転送レジスタ１０３、水平転送レジスタによって水平転送された信号電荷を信号電圧に変換する電荷電圧変換部１０４、電荷電圧変換部によって変換された信号電圧を増幅する出力回路部１０５を有している。
そして、入射した光量に応じてセンサ列で蓄積された信号電荷は、図４中符合ＲＯＧで示す読み出し電圧がＨレベルとなるタイミングで読み出しゲートに読み出され、選択信号がＨレベルとなることで水平転送レジスタにより水平転送が行なわれ、電荷電圧変換部で信号電圧に変換された後、出力回路部を経て出力がなされる。
【０００８】
また、図６で示す様に、出力回路部は、電荷電圧変換部で変換された信号電圧を入力信号（Ｖｉｎ）として、入力信号を増幅して出力する増幅回路１０６と、増幅回路からの出力信号を入力信号として、最終出力信号（Ｖｏｕｔ）を生成するソースフォロア回路１０７とを有している。ここで、ソースフォロア回路は、電源電圧（ＶＤＤ）に接続されたＮチャネル型のディプレッションＭＯＳトランジスタ１０８と、グランド電位に接続されたＮチャネル型のディプレッションＭＯＳトランジスタ１０９とが直列に接続されている。ディプレッションＭＯＳを用いているのは電流を多く流すためにＭＯＳ抵抗を減らすためである。
そして、電荷電圧変換部で変換された信号電圧（若しくは、増幅回路１０６よりも前段の増幅回路（図示せず）によって既に増幅された信号電圧）が増幅回路１０６に入力信号として入力し、増幅回路１０６によって増幅された信号電圧がＮチャネル型のディプレッション型ＭＯＳトランジスタ１０８のゲート電極に印加されることで、最終出力信号が出力されることとなる。
【０００９】
【特許文献１】特開平４−２５６２７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、密着型リニアセンサは複数の固体撮像素子を有しているために、密着型リニアセンサで読み取りを行っている際には全ての固体撮像素子が動作することとなり、密着型リニアセンサ全体に流れる電流量は各固体撮像素子に流れる電流量の総和ということとなる。なお、従来の出力回路部では、増幅回路及びソースフォロア回路には常に電流が流れている状態である。
【００１１】
一方、密着型リニアセンサからの出力は、複数の固体撮像素子の中から順次択一的に選択された固体撮像素子の出力信号を密着型リニアセンサの出力信号として出力するものであるために、選択されていない固体撮像素子については待機状態ということとなる。
【００１２】
本発明は以上の点に鑑みて創案されたものであって、密着型読み取り方式を採用する固体撮像装置の消費電力の低減を実現することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明に係る固体撮像装置は、入射した光量に応じて蓄積された信号電荷を電気信号に変換し、同電気信号を増幅回路及びソースフォロア回路を経て出力する固体撮像素子をＮ個（Ｎ：２以上の整数）備え、第１番目の固体撮像素子から第Ｎ番目の固体撮像素子まで順次択一的に選択され、選択された固体撮像素子から電気信号を出力する固体撮像装置において、第ｎ番目（ｎ：Ｎ以下の自然数）の固体撮像素子が有する前記ソースフォロア回路は、一端が高レベル電位に接続されると共に、ゲート電極には増幅回路からの出力信号が印加された第１のＭＯＳトランジスタと、一端が前記第１のＭＯＳトランジスタの他端と接続されると共に、他端が低レベル電位に接続された第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの接続部に接続された電気信号の出力部とを備え、前記第２のＭＯＳトランジスタはエンハンスメント型であると共に、第ｎ番目の固体撮像素子が選択された際に前記第２のＭＯＳトランジスタがオン状態となって前記出力部から電気信号を出力する。
【００１４】
ここで、第ｎ番目の固体撮像素子が有するソースフォロア回路が、一端が高レベル電位に接続されると共に、ゲート電極には増幅回路からの出力信号が印加された第１のＭＯＳトランジスタと、一端が第１のＭＯＳトランジスタの他端と接続されると共に、他端が低レベル電位に接続された第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタの接続部に接続された電気信号の出力部とを備え、第２のＭＯＳトランジスタはエンハンスメント型であると共に、第ｎ番目の固体撮像素子が選択された際に第２のＭＯＳトランジスタがオン状態となって出力部から電気信号を出力することによって、Ｎ個の固体撮像素子の中から選択された固体撮像素子のソースフォロア回路のみが動作して、選択された固体撮像素子のソースフォロア回路のみに電流が流れることとなる。換言すると、Ｎ個の固体撮像素子のうちで選択されていない（Ｎ−１）個の固体撮像素子のソースフォロア回路は動作せずに、選択されていない（Ｎ−１）個の固体撮像素子のソースフォロア回路には電流が流れないこととなる。
【００１５】
また、本発明に係る固体撮像装置は、入射した光量に応じて蓄積された信号電荷を電気信号に変換し、同電気信号を増幅回路及びプッシュプル回路を経て出力する固体撮像素子をＮ個（Ｎ：２以上の整数）備え、第１番目の固体撮像素子から第Ｎ番目の固体撮像素子まで順次択一的に選択され、選択された固体撮像素子から電気信号を出力する固体撮像装置において、第ｎ番目（ｎ：Ｎ以下の自然数）の固体撮像素子が有する前記プッシュプル回路は、一端が高レベル電位に接続されると共に、ゲート電極には増幅回路からの出力信号が印加された第1のＭＯＳトランジスタと、一端が前記第１のＭＯＳトランジスタの他端と接続されると共に、他端が低レベル電位に接続された第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの接続部に接続された電気信号の出力部とを備え、第ｎ番目の固体撮像素子が選択された際に前記第２のＭＯＳトランジスタがオン状態となって前記出力部から電気信号を出力する
【００１６】
ここで、第ｎ番目の固体撮像素子が有するプッシュプル回路が、一端が高レベル電位に接続されると共に、ゲート電極には増幅回路からの出力信号が印加された第１のＭＯＳトランジスタと、一端が第１のＭＯＳトランジスタの他端と接続されると共に、他端が低レベル電位に接続された第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタの接続部に接続された電気信号の出力部とを備え、第ｎ番目の固体撮像素子が選択された際に第２のＭＯＳトランジスタがオン状態となって出力部から電気信号を出力することによって、Ｎ個の固体撮像素子の中から選択された固体撮像素子のプッシュプル回路のみが動作して、選択された固体撮像素子のプッシュプル回路のみに電流が流れることとなる。換言すると、Ｎ個の固体撮像素子のうちで選択されていない（Ｎ−１）個の固体撮像素子のプッシュプル回路は動作せずに、選択されていない（Ｎ−１）個の固体撮像素子のプッシュプル回路には電流が流れないこととなる。
【００１７】
なお、一般的に出力回路設計では、最終段のソースフォロア回路やプッシュプル回路のＭＯＳトランジスタのサイズを大きくし、大きな電流を流せる構成とすることで周波数特性を向上させている。従って、出力回路部を流れる電流の中でも最終段のソースフォロア回路やプッシュプル回路に流れる電流の割合は大きなものであるが故に、最終段のソースフォロア回路やプッシュプル回路に電流を流さないようにすることの技術的意味合いは非常に大きなものである。
【００１８】
一方、電流量の低減という観点のみを考慮した場合には、最終段のソースフォロア回路やプッシュプル回路と同様に増幅回路についても、選択された固体撮像素子の増幅回路のみを動作させ、選択されていない固体撮像素子の増幅回路には電流が流れない様に構成することも考えられるものの、増幅回路は増幅率の調整を行って、最終段のソースフォロア回路やプッシュプル回路に増幅後の電気信号を出力するものであり、こうした増幅率の調整回路は非常にノイズの影響を受けやすく、動作状態から非動作状態（電流が流れている状態から流れていない状態）若しくは、非動作状態から動作状態（電流が流れていない状態から流れている状態）といった動作状態に変化が生じた場合に、これらの変化に起因したノイズの影響を受けてしまうことが懸念される。そして、撮像装置としての機能を考慮した場合には、できる限りノイズの発生を抑制することが重要であるために、増幅回路についての動作制御は行わずに、常に電流が流れている状態としている。
【発明の効果】
【００１９】
本発明を適用した固体撮像装置では、択一的に選択された固体撮像素子のソースフォロア回路やプッシュプル回路にのみ電流が流れ、選択されていない固体撮像素子のソースフォロア回路やプッシュプル回路には電流が流れないために、全体としての電流量を抑制することができ、消費電力の低減が実現することとなる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
本発明を適用した固体撮像装置の一例である密着型リニアセンサでは、上記した従来の密着型リニアセンサと同様に、８つの固体撮像素子（１ｓｔ  Ｃｈｉｐ〜８ｔｈ  Ｃｈｉｐ）が一列に並べられて構成され、それぞれの固体撮像素子からの出力配線は１つにまとめられており、それぞれの固体撮像素子の動作制御を行うことによって、連続的に固体撮像素子からの出力信号を密着型リニアセンサの信号として出力できる様に構成されている（図３参照。）。
【００２１】
また、各固体撮像素子は、タイミングジェネレータ（ＴＧ）から選択信号（ＶＯＳＥＬ＿Ｏ）が供給される様に構成されており、選択信号がＨレベルとなった際に、電気信号を出力する。具体的には、図４中符合ＶＯＳＥＬ＿Ｏ１で示す第１の固体撮像素子（１ｓｔ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ１で示すタイミング）で第１の固体撮像素子（１ｓｔ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ２で示す第２の固体撮像素子（２ｎｄ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ２で示すタイミング）で第２の固体撮像素子（２ｎｄ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ３で示す第３の固体撮像素子（３ｒｄ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ３で示すタイミング）で第３の固体撮像素子（３ｒｄ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ４で示す第４の固体撮像素子（４ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ４で示すタイミング）で第４の固体撮像素子（４ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ５で示す第５の固体撮像素子（５ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ５で示すタイミング）で第５の固体撮像素子（５ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ６で示す第６の固体撮像素子（６ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ６で示すタイミング）で第６の固体撮像素子（６ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ７で示す第７の固体撮像素子（７ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ７で示すタイミング）で第７の固体撮像素子（７ｔｈ  Ｃｈｉｐ）が電気信号を出力し、図４中符合ＶＯＳＥＬ＿Ｏ８で示す第８の固体撮像素子（８ｔｈ  Ｃｈｉｐ）に対しての選択信号がＨレベルとなるタイミング（図４中符合ｔ８で示すタイミング）で第８の固体撮像素子（８ｔｈ  Ｃｈｉｐ）が電気信号を出力する様に構成されている。
尚、ここでＶＯＳＥＬ＿Ｏ１はＶＯＳＥＬ＿ＩＮをＣＴ１とを第１の固体撮像素子に設けたフリップフロップ回路等でタイミング調整し、ＶＯＳＥＬ＿ＩＮ信号の立ち上がりをＣＴ１信号の立上りまでずらして生成している。同様にＶＯＳＥＬ＿Ｏ２はＶＯＳＥＬ＿０１をＣＴ１とで第２の固体撮像素子に設けたフリップフロップ回路等でタイミング調整する。以下ＶＯＳＥＬ＿Ｏ３以降も順次同様な手法で生成している。
【００２２】
また、密着型リニアセンサを構成する各固体撮像素子についても、上記した従来の密着型リニアセンサの各固体撮像素子と同様に、フォトダイオードから成る光電変換部（画素）が直線的に多数配列されてなるセンサ列、センサ列の一方側に配置されてセンサ列の各光電変換部で光電変換された信号電荷を読み出す読み出しゲート、読み出しゲートにより読み出された信号電荷を出力部側に転送する水平転送レジスタ、水平転送レジスタによって水平転送された信号電荷を信号電圧に変換する電荷電圧変換部、電荷電圧変換部によって変換された信号電圧を増幅する出力回路部を有している。そして、入射した光量に応じてセンサ列で蓄積された信号電荷は、読み出し電圧がＨレベルとなるタイミングで読み出しゲートに読み出され、選択信号がＨレベルとなることで水平転送レジスタにより水平転送が行なわれ、電荷電圧変換部で信号電圧に変換された後、出力回路部を経て出力がなされる（図５参照。）。
【００２３】
また、本発明を適用した固体撮像素子における出力回路部は、図１で示す様に、電荷電圧変換部で変換された信号電圧を入力信号（Ｖｉｎ）として、入力信号を増幅して出力する増幅回路６と、増幅回路からの出力信号を入力信号として最終出力信号（Ｖｏｕｔ）を生成するソースフォロア回路７と、ソースフォロア回路に流れる電流を制御する電流制御回路１とを有する。
【００２４】
ここで、ソースフォロア回路は、電源電圧（ＶＤＤ）に接続されたＮチャネル型のディプレッションＭＯＳトランジスタ８と、グランド電位に接続されたＮチャネル型のエンハンスメントＭＯＳトランジスタ９とが直列に接続されている。
【００２５】
また、電流制御回路は、第１のＭＯＳトランジスタ１０、第２のＭＯＳトランジスタ１１、第３のＭＯＳトランジスタ１２及び第４のＭＯＳトランジスタ１３を有しており、第１のＭＯＳトランジスタ１０の一端は増幅回路の出力配線と接続され、第１のＭＯＳトランジスタ１０の他端はディプレッションＭＯＳトランジスタ８のゲート電極に接続されている。また、第２のＭＯＳトランジスタ１１の一端はグランド電位に接続され、第２のＭＯＳトランジスタ１１の他端はディプレッションＭＯＳトランジスタ８のゲート電極に接続されている。更に、第３のＭＯＳトランジスタ１２の一端は所定電位（ＶＧＧ）に接続され、第３のＭＯＳトランジスタ１２の他端はエンハンスメントＭＯＳトランジスタ９のゲート電極に接続されている。また、第４のＭＯＳトランジスタ１３の一端はグランド電位に接続され、第４のＭＯＳトランジスタ１３の他端はエンハンスメントＭＯＳトランジスタ９のゲート電極に接続されている。
【００２６】
また、第１のＭＯＳトランジスタのゲート電極及び第３のＭＯＳトランジスタのゲート電極には、選択信号（ＶＯＳＥＬ＿Ｏ）（電圧：０Ｖ〜３Ｖ）を第１のインバータ回路１４で電圧調整し反転させた信号（電圧：０Ｖ〜５Ｖ）を更に第２のインバータ回路１５で反転させた信号（電圧：０Ｖ〜５Ｖ）が印加され、第２のＭＯＳトランジスタのゲート電極及び第４のＭＯＳトランジスタのゲート電極には、選択信号（ＶＯＳＥＬ＿Ｏ）を第１のインバータ回路１４で反転させた信号を更に第２のインバータ回路１５で反転させ、更に第３のインバータ回路１６で反転させた信号が印加される様に構成されている。
ここで３つインバータ回路を設けているのは、第１のインバータ回路１４は電圧調整を行うためにＭＯＳ構造、サイズを最適化し、且つ後段の第２のインバータ回路１５と第３のインバータ回路１６では第１〜第４のゲート印加のための信号出力を正確に行うために、インバータ回路１５とインバータ回路１６は同じサイズとしてＭＯＳ出力特性を同一とするようにしているためである。
【００２７】
上記の様に構成された出力回路部では、選択信号（ＶＯＳＥＬ＿Ｏ）がローレベル（以下、「Ｌレベル」と称する。）の状態では、第１のＭＯＳトランジスタのゲート電極及び第３のＭＯＳトランジスタのゲート電極にＬレベル信号が印加されると共に第２のＭＯＳトランジスタのゲート電極及び第４のＭＯＳトランジスタのゲート電極にＨレベル信号が印加されることとなり、第１のＭＯＳトランジスタ及び第３のＭＯＳトランジスタがオフ状態となると共に第２のＭＯＳトランジスタ及び第４のＭＯＳトランジスタがオン状態となるために、ディプレッションＭＯＳトランジスタ８のゲート電極及びエンハンスメントＭＯＳトランジスタ９のゲート電極には共にグランド電位が印加されることとなる（図２（ａ）参照。）。
なお、エンハンスメントＭＯＳトランジスタ９のゲート電極にグランド電位が印加されることによって、出力回路部の最終段のソースフォロア回路の動作を停止させ、ソースフォロア回路には電流が流れない状態となる。
【００２８】
一方、選択信号（ＶＯＳＥＬ＿Ｏ）がＨレベルの状態では、第１のＭＯＳトランジスタのゲート電極及び第３のＭＯＳトランジスタのゲート電極にＨレベル信号が印加されると共に第２のＭＯＳトランジスタのゲート電極及び第４のＭＯＳトランジスタのゲート電極にＬレベル信号が印加されることとなり、第１のＭＯＳトランジスタ及び第３のＭＯＳトランジスタがオン状態となると共に第２のＭＯＳトランジスタ及び第４のＭＯＳトランジスタがオフ状態となるために、ディプレッションＭＯＳトランジスタ８のゲート電極には増幅回路の出力信号が印加され、エンハンスメントＭＯＳトランジスタ９のゲート電極には所定電位（ＶＧＧ）が印加されることとなる（図２（ｂ）参照。）。
なお、ディプレッションＭＯＳトランジスタ８のゲート電極に増幅回路の出力信号が印加され、エンハンスメントＭＯＳトランジスタ９のゲート電極に所定電位（ＶＧＧ）が印加されることで、出力回路部の最終段のソースフォロア回路を動作させ、ソースフォロア回路には電流が流れている状態となる。
【００２９】
なお、本実施例では、出力回路部の最終段にソースフォロア回路が形成された場合を例に挙げて説明を行っているが、出力回路部の最終段にプッシュプル回路が設けられても良い。
具体的には、図７（ａ）で示す様に、電荷電圧変換部で変換された信号電圧を入力信号（Ｖｉｎ）として、入力信号を増幅する増幅回路と、増幅回路からの出力信号を入力信号として最終出力信号（Ｖｏｕｔ）を生成するプッシュプル回路１７とを有し、プッシュプル回路は、電源電圧（ＶＤＤ）に接続されたＮチャネル型のディプレッションＭＯＳトランジスタ１８と、グランド電位に接続されたＰチャネル型のディプレッションＭＯＳトランジスタ１９とが直列に接続されていても良い。プッシュプル回路を有する出力回路部の場合にも、ソースフォロア回路を有する出力回路部と同様に、選択信号（ＶＯＳＥＬ＿Ｏ）がＬレベルの状態ではプッシュプル回路に電流が流れない状態となり（図７（ｂ）参照）、選択信号（ＶＯＳＥＬ＿Ｏ）がＨレベルの状態ではプッシュプル回路に電流が流れている状態となる（図７（ｃ）参照。）。
【００３０】
上記した本発明を適用した密着型リニアセンサでは、選択信号（ＶＯＳＥＬ＿Ｏ）が印加された固体撮像素子のソースフォロア回路のみが動作し、選択信号（ＶＯＳＥＬ＿Ｏ）が印加されていない固体撮像素子のソースフォロア回路は動作しないために、換言すると、電気信号を出力中の固体撮像素子のソースフォロア回路にのみ電流が流れ、待機中の固体撮像素子のソースフォロア回路には電流が流れないために、密着型リニアセンサ全体で流れる電流量を抑制することができ、消費電力の低減を図ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の密着型リニアセンサの固体撮像素子の出力回路部を説明するための模式図である。
【図２（ａ）】本発明の密着型リニアセンサの固体撮像素子の出力回路部の動作を説明するための模式図（１）である。
【図２（ｂ）】本発明の密着型リニアセンサの固体撮像素子の出力回路部の動作を説明するための模式図（２）である。
【図３】従来の密着型リニアセンサを説明するための模式図である。
【図４】各パルスのタイミングチャートを説明するための模式図である。
【図５】従来の固体撮像素子を説明するための模式図である。
【図６】従来の密着型リニアセンサの固体撮像素子の出力回路部を説明するための模式図である。
【図７（ａ）】本発明の密着型リニアセンサの固体撮像素子の出力回路部の変形例を説明するための模式図である。
【図７（ｂ）】本発明の密着型リニアセンサの固体撮像素子の出力回路部の変形例の動作を説明するための模式図（１）である。
【図７（ｃ）】本発明の密着型リニアセンサの固体撮像素子の出力回路部の変形例の動作を説明するための模式図（２）である。
【符号の説明】
【００３２】
１    電流制御回路
６    増幅回路
７    ソースフォロア回路
８    ディプレッションＭＯＳトランジスタ
９    エンハンスメントＭＯＳトランジスタ
１０    第１のＭＯＳトランジスタ
１１    第２のＭＯＳトランジスタ
１２    第３のＭＯＳトランジスタ
１３    第４のＭＯＳトランジスタ
１４    第１のインバータ回路
１５    第２のインバータ回路
１６    第３のインバータ回路
１７    プッシュプル回路
１８    ディプレッションＭＯＳトランジスタ
１９    ディプレッションＭＯＳトランジスタ
【図１】
2008294775.tif 000003
【図２（ａ）】
2008294775.tif 000004
【図２（ｂ）】
2008294775.tif 000005
【図３】
2008294775.tif 000006
【図４】
2008294775.tif 000007
【図５】
2008294775.tif 000008
【図６】
2008294775.tif 000009
【図７（ａ）】
2008294775.tif 000010
【図７（ｂ）】
2008294775.tif 000011
【図７（ｃ）】
2008294775.tif 000012