(57)【要約】【課題】高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供すること。【解決手段】ＨＤＭＩ規格の高速差動伝送路に接続されるサージ吸収素子ＳＡ１は、インダクタ部１０及びサージ吸収部２０を備える。インダクタ部１０は、相互に極性反転結合される第１及び第２の内部導体１１，１３を有し、第１の内部導体１１の一端が第１の端子電極に接続され、第２の内部導体１３の一端が第２の端子電極に接続され、第１の内部導体１１の他端と第２の内部導体１３の他端とが接続される。サージ吸収部２０は、第１の内部導体１１と第２の内部導体１３との接続点に接続された第１の内部電極２１と、第３の端子電極に接続された第２の内部電極２３とを有する。第２の内部導体１３が有する第２の直流抵抗成分と第１の内部導体１１が有する第１の直流抵抗成分との合成直流抵抗成分が０Ωより大きく７．５Ω以下である。【選択図】図２
2008085365.tif 000002
【特許請求の範囲】
【請求項１】
ＨＤＭＩ規格の高速差動伝送路に接続されるサージ吸収素子であって、
第１の端子電極、第２の端子電極、及び第３の端子電極と、
相互に極性反転結合される第１の内部導体及び第２の内部導体を有しており、前記第１の内部導体の一端が前記第１の端子電極に接続され、前記第２の内部導体の一端が前記第２の端子電極に接続され、前記第１の内部導体の他端と前記第２の内部導体の他端とが接続されたインダクタ部と、
前記第１の内部導体の他端と前記第２の内部導体の他端とに接続された第１の内部電極と、前記第３の端子電極に接続された第２の内部電極と、を有するサージ吸収部と、
前記第１の端子電極と前記第１の内部電極との間に接続される第１の直流抵抗成分と、該第１の直流抵抗成分より大きく且つ前記第１の内部電極と前記第２の端子電極との間に接続される第２の直流抵抗成分とを有する抵抗部と、を備え、
前記第１の直流抵抗成分と前記第２の直流抵抗成分との合成直流抵抗成分が、０Ωより大きく７．５Ω以下に設定されており、
特性インピーダンスが５０Ω±７．５％の範囲内にあることを特徴とするサージ吸収素子。
【請求項２】
前記第１の直流抵抗成分が前記第１の内部導体により形成され、前記第２の直流抵抗成分が前記第２の内部導体により形成され、
前記第１の内部導体の直流抵抗成分と前記第２の内部導体の直流抵抗成分との合成直流抵抗成分が、０Ωより大きく７．５Ω以下に設定されていることを特徴とする請求項１に記載のサージ吸収素子。
【請求項３】
前記第１の端子電極と前記第２の端子電極との間に接続された容量成分を有するキャパシタ部を更に備えることを特徴とする請求項１に記載のサージ吸収素子。
【請求項４】
前記キャパシタ部が有する容量成分が、前記第１の内部導体と前記第２の内部導体とにより形成されることを特徴とする請求項３に記載のサージ吸収素子。
【請求項５】
前記第１の端子電極、前記第２の端子電極、及び前記第３の端子電極が、前記インダクタ部、前記サージ吸収部、及び前記抵抗部を含む素体の外表面に形成されており、
前記第１の内部導体の他端、前記第２の内部導体の他端、及び第１の内部電極が、前記素体の外表面に形成された外部導体を通して接続されていることを特徴とする請求項１に記載のサージ吸収素子。
【請求項６】
前記第１の端子電極が、入力端子電極であり、
前記第２の端子電極が、出力端子電極であり、
前記第１の内部導体と前記第２の内部導体とが、正結合していることを特徴とする請求項１に記載のサージ吸収素子。
【請求項７】
前記第１の端子電極、前記第２の端子電極、前記第３の端子電極、前記第１の内部導体、前記第２の内部導体、前記第１の内部電極、及び前記第２の内部電極をそれぞれ複数有することを特徴とする請求項１に記載のサージ吸収素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ吸収素子に関する。
【背景技術】
【０００２】
ＩＣやＬＳＩ等の半導体デバイスは、高圧の静電気によって破壊される、あるいは、特性が劣化する。このため、半導体デバイスには、静電気対策としてバリスタ等のサージ吸収素子が使用されている。
【０００３】
ところで、バリスタを始めとするサージ吸収素子は浮遊容量成分や浮遊誘導成分を有する。このため、高速信号を扱う回路にサージ吸収素子を適用すると高速信号を劣化させてしまう。高速信号を扱う回路にサージ吸収素子を適用するためには、サージ吸収素子の浮遊容量成分を小さくしなければ、高速信号の立ち上がり特性や遅延特性の劣化を避けられない。しかしながら、サージ吸収素子の浮遊容量成分を小さくすると、サージ吸収素子の制御電圧の上昇やエネルギー耐量を減少させてしまう。
【０００４】
浮遊容量成分の影響を軽減するサージ吸収素子として、インダクタと２つのバリスタとを備えるサージ吸収素子が知られている（例えば、特許文献１参照）。特許文献１に記載されたサージ吸収素子は、第１のバリスタとインダクタからなる並列回路と、並列回路に電気的に直列に接続された第２のバリスタと、第２のバリスタと前記並列回路との直列回路の両端に接続された入出力電極及びグランド電極と、を備えている。
【特許文献１】特開２００１−６０８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されたサージ吸収素子では、第１のバリスタの浮遊容量とインダクタとによりバンドパスフィルタが構成されることとなるため、広帯域にわたってインピーダンス整合をとることは困難である。したがって、高速信号に対しては十分な特性を実現することができない。
【０００６】
本発明の目的は、高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るサージ吸収素子は、第１の端子電極、第２の端子電極、及び第３の端子電極と、相互に極性反転結合される第１の内部導体及び第２の内部導体を有しており、第１の内部導体の一端が第１の端子電極に接続され、第２の内部導体の一端が第２の端子電極に接続され、第１の内部導体の他端と第２の内部導体の他端とが接続されたインダクタ部と、第１の内部導体の他端と第２の内部導体の他端とに接続された第１の内部電極と、第３の端子電極に接続された第２の内部電極と、を有するサージ吸収部と、第１の端子電極と第１の内部電極との間に接続される第１の直流抵抗成分と、該第１の直流抵抗成分より大きく且つ第１の内部電極と第２の端子電極との間に接続される第２の直流抵抗成分とを有する抵抗部と、を備えることを特徴とする。
【０００８】
本発明に係るサージ吸収素子では、インダクタ部が相互に極性反転結合される第１の内部導体及び第２の内部導体を有している。このため、サージ吸収部の浮遊容量成分に対してインダクタ部の誘導係数を適切に設定することにより、浮遊容量成分の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。
【０００９】
また、本発明では、第１の直流抵抗成分と該第１の直流抵抗成分よりも大きい第２の直流抵抗成分とを有する抵抗部を更に備えている。これにより、サージ吸収素子、特に、サージ吸収部と第２の端子電極との間の回路部分のインピーダンスが比較的大きくなる。このため、サージ吸収部と第２の端子電極との間の回路部分は、人体と電子機器の端子が接触した場合等に発生する静電気パルスの高周波成分に対して、ＩＣやＬＳＩ等の被保護素子よりも相対的に高インピーダンスとなる。この結果、第２の端子電極に被保護素子を接続した場合、静電気パルスの被保護素子への通過を抑制し、静電気パルスを効果的にサージ吸収部へ導くことができ、サージ吸収素子によるＥＳＤ（Electrostatic Discharge：静電気放電）の保護レベルを高めることができる。
【００１０】
好ましくは、第１の直流抵抗成分と第２の直流抵抗成分との合成直流抵抗成分が、０Ωより大きく７．５Ω以下に設定されている。
【００１１】
ところで、電子機器間でデジタル信号を伝送する方式の一つとして、差動伝送方式がある。差動伝送方式とは、１対の線路に互いに逆方向のデジタル信号を入力する方式で、信号線から発生する放射ノイズや、外来ノイズを差動伝送により相殺することができる。外来ノイズが相殺されることによりノイズが減少するため、信号を小振幅で送信することができ、更に、信号が小振幅となるため、信号の立ち上がり、降下時間が短縮され、信号伝送の高速化が実現されるという利点がある。
【００１２】
この差動伝送方式を用いるインターフェイス規格として、ＵＳＢ（UniversalSerialBus）、ＩＥＥＥ１３９４、ＬＶＤＳ（Low Voltage Differential Signaling）、ＤＶＩ（DigitalVideoInterface）、ＨＤＭＩ（High-Definition Multimedia Interface）等がある。これらの中でもＨＤＭＩは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ソース（Source）機器（例えば、ＤＶＤプレーヤーやセットトップボックス等）とシンク（Sink）機器（例えば、デジタルテレビやプロジェクタ等）との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。ＨＤＭＩによれば、１本のケーブルで映像信号及び音声信号を高速で伝送することができる。
【００１３】
ＨＤＭＩ等の高速インターフェイスでは、高速化を実現するために、ＩＣ自体の構造がＥＳＤに対して脆弱になってきている。このため、高速伝送系ＩＣにおけるＥＳＤ対策の要求が高まっている。
【００１４】
しかしながら、ＥＳＤ対策部品としてのサージ吸収素子を伝送線路に挿入すると、当該伝送線路を伝わる信号、特に高周波（２００ＭＨｚ以上）や高速のパルス信号が反射、減衰してしまうという問題が生じることが新たに判明した。これは、サージ吸収素子を伝送線路に挿入した場合、サージ吸収素子が有する容量成分により、伝送線路におけるサージ吸収素子を挿入した位置での特性インピーダンスが低下して、当該位置にてインピーダンス整合されていないことに起因するものである。伝送線路にインピーダンス整合されていない部分が存在する場合、信号の高周波成分が特性インピーダンスの不整合部分で反射を起こすため、リターンロスが生じる。この結果、信号が大きく減衰してしまうこととなる。また、反射によって不要な輻射が伝送線路内に生じ、ノイズの原因となってしまうこともある。ＨＤＭＩでは、伝送線路の特性インピーダンスの規定値（ＴＤＲ規格）が１００Ω±１５％に規定されている（High-DefinitionMultimedia Interface Specification Version 1.1）。
【００１５】
以上のことから、１対の線路に互いに逆方向のデジタル信号を入力する差動伝送方式においては、一つの線路の特性インピーダンスが５０±７．５Ωの範囲内にあれば、インピーダンス整合が図られることとなる。したがって、第１の直流抵抗成分と第２の直流抵抗成分との合成直流抵抗成分を０Ωより大きく７．５Ω以下に設定することにより、ＨＤＭＩ等の差動伝送方式の伝送線路にサージ吸収素子を挿入した場合でも、インピーダンス整合を図ることができる。
【００１６】
好ましくは、第１の直流抵抗成分が第１の内部導体により形成され、第２の直流抵抗成分が第２の内部導体により形成される。この場合、抵抗部を構成するための抵抗体等を別途設ける必要がなく、素子の構成が簡素化されると共に、素子の小型化を図ることができる。
【００１７】
好ましくは、第１の内部導体の直流抵抗成分と第２の内部導体の直流抵抗成分との合成直流抵抗成分が、０Ωより大きく７．５Ω以下に設定されている。この場合、上述したように、ＨＤＭＩ等の差動伝送方式の伝送線路にサージ吸収素子を挿入した場合でも、インピーダンス整合を図ることができる。
【００１８】
好ましくは、第１の端子電極と第２の端子電極との間に接続された容量成分を有するキャパシタ部を更に備える。これにより、サージ吸収部の浮遊容量成分に対してインダクタ部の誘導係数とキャパシタ部の容量成分の容量とを柔軟に設定することができる。
【００１９】
好ましくは、キャパシタ部が有する容量成分が、第１の内部導体と第２の内部導体とにより形成される。この場合、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、素子の構成が簡素化されると共に、素子の小型化を図ることができる。
【００２０】
好ましくは、インダクタ部が、第１の内部導体が形成されたインダクタ層と第２の内部導体が形成されたインダクタ層とが積層されることにより構成され、サージ吸収部が、第１の内部電極が形成されたバリスタ層と第２の内部電極が形成されたバリスタ層とが積層されることにより構成され、第１の内部導体と第２の内部導体とが、インダクタ層の積層方向から見て相互に重なり合う領域を含み、第１の内部電極と第２の内部電極とが、バリスタ層の積層方向から見て相互に重なり合う領域を含んでいる。この場合、第１の内部導体と第２の内部導体とにおける、インダクタ層の積層方向から見て相互に重なり合う領域同士が容量結合し、当該領域同士により上述した容量成分が形成されることとなる。これにより、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、素子の構成が簡素化されると共に、素子の小型化を図ることができる。また、サージ吸収部をバリスタとすることができる。
【００２１】
より好ましくは、各バリスタ層が、ＺｎＯを主成分とし、添加物として、希土類及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏを含有しており、各インダクタ層が、ＺｎＯを主成分とし、Ｃｏを実質的に含有していない。この場合、バリスタ層及びインダクタ層の素体が同じ材料（ＺｎＯ）を主成分としている。よって、これらを一体焼結した場合であっても、両層の間に焼結時の素体の体積変化率の相違に基づく応力等が発生し難い。これにより、サージ吸収部とインダクタ部との剥離が大幅に低減されるようになる。また、インダクタ層を構成している材料、すなわち、主成分としてＺｎＯを含み、Ｃｏを実質的に含有していない材料は、ＺｎＯ単体や、上記バリスタ層の構成材料（ＺｎＯに希土類又はＢｉ、Ｃｏを添加したもの）と比較して、極めて高抵抗率であり、低誘電率であるという特性を有している。したがって、かかる材料を含むインダクタ層は、優れたインダクタ特性を有するものとなる。
【００２２】
好ましくは、第１の端子電極、第２の端子電極、及び第３の端子電極が、インダクタ部、サージ吸収部、及び抵抗部を含む素体の外表面に形成されており、第１の内部導体の他端、第２の内部導体の他端、及び第１の内部電極が、素体の外表面に形成された外部導体を通して接続されている。この場合、第１の内部導体の他端、第２の内部導体の他端、及び第１の内部電極を容易且つ確実に接続することができる。
【００２３】
好ましくは、第１の端子電極が、入力端子電極であり、第２の端子電極が、出力端子電極であり、第１の内部導体と第２の内部導体とが、正結合している。
【００２４】
好ましくは、第１の端子電極、第２の端子電極、第３の端子電極、第１の内部導体、第２の内部導体、第１の内部電極、及び第２の内部電極をそれぞれ複数有する。この場合、アレイ状とされたサージ吸収素子を実現することができる。
【発明の効果】
【００２５】
本発明によれば、高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供することができる。また、本発明によれば、サージ吸収素子によるＥＳＤの保護レベルを高めることができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。
【００２７】
（第１実施形態）
まず、図１及び図２に基づいて、第１実施形態に係るサージ吸収素子ＳＡ１の構成を説明する。図１は、第１実施形態に係るサージ吸収素子を示す概略斜視図である。図２は、第１実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【００２８】
サージ吸収素子ＳＡ１は、図１に示されるように、素体１、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９を備えている。素体１は、直方体形状を呈しており、例えば、長さが１ｍｍ程度に設定され、幅が０．５ｍｍ程度に設定され、高さが０．３ｍｍ程度に設定されている。第１の端子電極３と第２の端子電極５とは、素体１の長手方向の端部にそれぞれ形成されている。第３の端子電極７と外部導体９とは、素体１の側面に互いに対向するようにそれぞれ形成されている。第１の端子電極３は、サージ吸収素子ＳＡ１の入力端子電極として機能する。第２の端子電極５は、サージ吸収素子ＳＡ１の出力端子電極として機能する。第３の端子電極７は、サージ吸収素子ＳＡ１のグランド端子電極として機能する。
【００２９】
素体１は、図２に示されるように、インダクタ部１０とサージ吸収部２０とを有している。素体１は、サージ吸収部２０、インダクタ部１０及び保護層５０が下から順に積層された構造を呈している。
【００３０】
インダクタ部１０は、相互に極性反転結合される第１の内部導体１１及び第２の内部導体１３を有している。インダクタ部１０は、第１の内部導体１１が形成されたインダクタ層１５と第２の内部導体１３が形成されたインダクタ層１７とが積層されることにより構成されている。
【００３１】
第１の内部導体１１の一端は、素体１の一方の端面（第１の端子電極３が形成された端面）に露出するように、インダクタ層１５の一辺に引き出されている。第１の内部導体１１の一端は、第１の端子電極３に物理的且つ電気的に接続されている。第２の内部導体１３の一端は、素体１の他方の端面（第２の端子電極５が形成された端面）に露出するように、インダクタ層１７の一辺に引き出されている。第２の内部導体１３の一端は、第２の端子電極５に物理的且つ電気的に接続されている。第１の内部導体１１の他端と第２の端子電極５の他端とは、素体１の同じ側面（外部導体９が形成された側面）に露出するように、インダクタ層１５，１７の一辺にそれぞれ引き出されている。第１の内部導体１１の他端と第２の端子電極５の他端とは、素体１の側面に形成された外部導体９に物理的且つ電気的に接続されている。第１の内部導体１１の他端と第２の端子電極５の他端とは外部導体９を通して電気的に接続されることとなる。
【００３２】
第１の内部導体１１と第２の内部導体１３とは、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａをそれぞれ含んでいる。第１の内部導体１１と第２の内部導体１３とは、領域１１ａ，１３ａにおいて容量結合している。第１の内部導体１１と第２の内部導体１３は、上記のような外部導体９ではなく、素体１内部に形成されたスルーホール導体等によって接続されてもよい。第１の内部導体１１及び第２の内部導体１３に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。
【００３３】
各インダクタ層１５，１７は、ＺｎＯを主成分とするセラミック材料から構成されている。インダクタ層１５，１７を構成するセラミック材料は、ＺｎＯのほか、添加物として希土類（例えば、Ｐｒ）、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、希土類を添加すると特に好ましい。希土類の添加により、インダクタ層１５，１７と後述するバリスタ層２５，２７との体積変化率の差を容易に低減することができる。また、インダクタ層１５，１７には、後述するサージ吸収部２０との接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。インダクタ層１５，１７中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ層１５，１７に含まれる添加物の好適な含有量は、当該インダクタ層１５，１７に含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。
【００３４】
各インダクタ層１５，１７は、後述するバリスタ層２５，２７に含まれるＣｏを実質的に含有していないものである。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ層１５，１７を形成する際に原料として意図的に含有させなかった場合の状態をいうものとする。例えば、サージ吸収部２０からインダクタ部１０への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ層１５，１７は、上述した条件を満たす限り、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。
【００３５】
サージ吸収部２０は、第１の内部電極２１と第２の内部電極２３とを有している。サージ吸収部２０は、第１の内部電極２１が形成されたバリスタ層２５と第２の内部電極２３が形成されたバリスタ層２７とが積層されることにより構成されている。
【００３６】
第１の内部電極２１は、ストレートライン型のパターンを有しており、バリスタ層２５の短手方向に沿って伸びている。第１の内部電極２１の一端は、素体１の側面（外部導体９が形成された側面）に露出するように、バリスタ層２５の一辺に引き出されている。第１の内部電極２１の他端は、素体１の側面（第３の端子電極７が形成された側面）に露出しておらず、当該側面から引き込まれた位置にある。第１の内部電極２１の一端は、素体１の側面に形成された外部導体９に物理的且つ電気的に接続されている。第１の内部導体１１の他端、第２の内部導体１３の他端及び第１の内部電極２１の一端は外部導体９を通して電気的に接続されることとなる。
【００３７】
第２の内部電極２３は、ストレートライン型のパターンを有しており、バリスタ層２７の短手方向に沿って伸びている。第２の内部電極２３の一端は、素体１の側面（第３の端子電極７が形成された側面）に露出するように、バリスタ層２７の一辺に引き出されている。第２の内部電極２３の他端は、素体１の側面（外部導体９が形成された側面）に露出しておらず、当該側面から引き込まれた位置にある。第２の内部電極２３の一端は、素体１の側面に形成された第３の端子電極７に物理的且つ電気的に接続されている。
【００３８】
第１の内部電極２１と第２の内部電極２３とは、バリスタ層２５，２７の積層方向から見て相互に重なり合う領域２１ａ，２３ａをそれぞれ含んでいる。したがって、バリスタ層２５，２７における第１の内部電極２１と第２の内部電極２３とに重なる領域２１ａ，２３ａがバリスタ６３特性を発現する領域として機能する。第１の内部電極２１及び第２の内部電極２３に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。
【００３９】
各バリスタ層２５，２７は、ＺｎＯを主成分とするセラミック材料から構成されている。このセラミック材料中には、添加物として、希土類及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏが更に含まれている。ここで、バリスタ層２５，２７は、希土類に加えてＣｏを含むことから、優れた電圧非直線特性、すなわちバリスタ特性を有するものとなるほか、高い誘電率（ε）を有するものとなる。逆に言えば、上述したインダクタ層１５，１７は、Ｃｏを含まないことから、バリスタ特性を有さず、また誘電率が小さく、しかも抵抗率が高いため、インダクタ部１０の構成材料として極めて好適な特性を有している。バリスタ層２５，２７を構成するセラミック材料は、添加物としてＡｌを更に含んでいてもよい。Ａｌを含む場合、バリスタ層２５，２７は低抵抗となる。添加物として含まれる希土類は、Ｐｒが好ましい。
【００４０】
これらの添加物としての金属元素は、バリスタ層２５，２７において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層２５，２７は、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。
【００４１】
第１の内部導体１１は、第１の直流抵抗成分を有している。第１の直流抵抗成分は、第１の端子電極３と第１の内部電極２１との間に挿入される。すなわち、第１の直流抵抗成分は、第１の端子電極３と第１の内部電極２１との間に接続され、その一端が第１の端子電極３に電気的に接続されると共にその他端が第１の内部電極２１に電気的に接続される。  
【００４２】
第２の内部導体１３は、第２の直流抵抗成分を有している。第２の直流抵抗成分は、第１の内部電極２１と第２の端子電極５との間に挿入される。すなわち、第２の直流抵抗成分は、第１の内部電極２１と第２の端子電極５との間に接続され、その一端が第１の内部電極２１に電気的に接続されると共にその他端が第２の端子電極５に電気的に接続される。
【００４３】
第２の内部導体１３が有する第２の直流抵抗成分は、第１の内部導体１１が有する第１の直流抵抗成分より大きく設定されている。また、第１の直流抵抗成分と第２の直流抵抗成分との合成直流抵抗成分は、０Ωより大きく７．５Ω以下に設定されている。本実施形態においては、第１の内部導体１１が有する第１の直流抵抗成分は０．５Ω程度に設定され、第２の内部導体１３が有する第２の直流抵抗成分は、４．５Ω程度に設定されている。したがって、第１の直流抵抗成分と第２の直流抵抗成分との合成直流抵抗成分は、５Ω程度となる。
【００４４】
保護層５０は、それぞれセラミック材料からなる層であり、インダクタ部１０を保護する。保護層５０の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、ＺｎＯを主成分として含む材料が好ましい。
【００４５】
第１の端子電極３、第２の端子電極５、第３の端子電極７及び外部導体９は、内部導体１１，１３や内部電極２１，２３を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものであると好ましい。例えば、Ａｇは、Ｐｄからなる内部導体１１，１３や内部電極２１，２３との電気的な接続性が良好であり、しかも素体１の端面に対する接着性が良好であることから、外部電極用の材料として好適である。
【００４６】
第１の端子電極３、第２の端子電極５、第３の端子電極７及び外部導体９の表面には、Ｎｉめっき層（図示省略）及びＳｎめっき層（図示省略）等が順に形成されている。これらのめっき層は、主としてサージ吸収素子ＳＡ１をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。
【００４７】
次に、図３及び図４に基づいて、上述した構成を有するサージ吸収素子ＳＡ１の回路構成を説明する。図３は、第１実施形態に係るサージ吸収素子の回路構成を説明するための図である。図４は、図３に示された回路構成の等価回路を示す図である。
【００４８】
第１の内部導体１１と第２の内部導体１３とは、上述したように、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａをそれぞれ含んでおり、当該領域１１ａ，１３ａにおいて容量結合している。このため、サージ吸収素子ＳＡ１は、図３に示されるように、第１の内部導体１１と第２の内部導体１３とにより形成される容量成分６１を有する。容量成分６１は、第１の端子電極３と第２の端子電極５との間に接続されることとなる。
【００４９】
第１の内部導体１１は、直列に接続されたインダクタンス成分と第１の直流抵抗成分６２ａとを有する。第２の内部導体１３は、直列に接続されたインダクタンス成分と第２の直流抵抗成分６２ｂとを有する。これにより、サージ吸収素子ＳＡ１は、図３に示されるように、第１の内部導体１１と第２の内部導体１３とにより形成される直流抵抗成分６２（第１の直流抵抗成分６２ａと第２の直流抵抗成分６２ｂとの合成抵抗成分）を有する。直流抵抗成分６２は、第１の端子電極３と第２の端子電極５との間に電気的に接続されることとなる。第２の直流抵抗成分６２ｂは、上述したように、第１の直流抵抗成分６２ａよりも大きい。
【００５０】
ここで、「極性反転結合」とは、図３に示されるように、第１の内部導体１１に相当するインダクタンス成分の巻き始めを第１の端子電極３側とし、第２の内部導体１３に相当するインダクタンス成分の巻き始めを第１の内部導体１１と接続する側（本実施形態においては、外部導体９側）とした場合に、第１の内部導体１１と第２の内部導体１３との結合が「正」であることを意味する。すなわち、「極性反転結合」とは、第１の内部導体１１に第１の端子電極３側から電流が流れ込み、第２の内部導体１３に第１の内部導体１１と接続する側（本実施形態においては、外部導体９側）から電流が流れ込み、第１の内部導体１１に生じる磁束と第２の内部導体１３に生じる磁束を互いに強めあうことを意味する。
【００５１】
サージ吸収素子ＳＡ１においては、第１の内部電極２１と、第２の内部電極２３と、バリスタ層２５，２７における第１の内部電極２１及び第２の内部電極２３に重なる領域２１ａ，２３ａとにより、一つのバリスタ６３が構成されることとなる。バリスタ６３は、図３に示されるように、第１の内部導体１１と前記第２の内部導体１３との接続点（外部導体９）と前記第３の端子電極７との間に電気的に接続される。
【００５２】
相互に極性反転結合される第１の内部導体１１及び第２の内部導体１３は、図４に示されるように、第１のインダクタンス成分６５、第２のインダクタンス成分６７及び第３のインダクタンス成分６９に変換することができる。第１のインダクタンス成分６５と第２のインダクタンス成分６７とは、第１の端子電極３と第２の端子電極５との間に直列に接続される。第３のインダクタンス成分６９は、直列に接続された第１のインダクタンス成分６５と第２のインダクタンス成分６７との接続点とバリスタ６３との間に接続される。各内部導体１１，１３の誘導係数をＬｚとし、内部導体１１，１３間の結合係数をＫｚとすると、第１のインダクタンス成分６５及び第２のインダクタンス成分６７の誘導係数は（１＋Ｋｚ）Ｌｚとなり、第３のインダクタンス成分６９の誘導係数は−ＫｚＬｚとなる。
【００５３】
バリスタ６３は、図４に示されるように、第３のインダクタンス成分６９と第３の端子電極７との間に並列接続される可変抵抗７１及び浮遊容量成分７３に変換することができる。可変抵抗７１は、通常は抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。バリスタ６３において、小振幅の高速信号に対しては、浮遊容量成分７３のみで近似することができる。
【００５４】
図４に示されたサージ吸収素子ＳＡ１の入力インピーダンスＺｉｎは、下記（１）式にて表される。ここで、容量成分６１の容量をＣｓとし、バリスタ６３の浮遊容量成分７３の容量をＣｚとしている。なお、直流抵抗はインピーダンスに与える影響が小さいので、容量成分とインダクタンス成分とについての式を考察する。
【数１】
2008085365.tif 000003
【００５５】
（１）式において、下記（２）式を満たすように容量成分６１の容量Ｃｓを設定すれば、入力インピーダンスＺｉｎは周波数特性に依存しなくなる。容量成分６１の容量Ｃｓを下記（２）式に設定した上で、下記（３）式に示すように各内部導体の誘導係数Ｌｚを設定すれば、入力インピーダンスＺｉｎは特性インピーダンスＺｏに整合させることができる。
【数２】
2008085365.tif 000004
【数３】
2008085365.tif 000005
上記（２）式及び（３）式からも分かるように、内部導体１１，１３間の結合係数Ｋｚを任意に選べるため、柔軟性の高い回路設計が可能となる。
【００５６】
したがって、本実施形態によれば、サージ吸収素子ＳＡ１を、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもインピーダンス整合に優れたサージ吸収素子とすることができる。
【００５７】
ところで、バリスタ６３は、図５に示されるように、浮遊インダクタンス成分７５も含んでいる。通常は、可変抵抗７１の抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。しかし、浮遊容量成分７３及び浮遊インダクタンス成分７５が存在する。このために、入力信号として高速信号を扱う半導体デバイスの入力側にサージ吸収素子ＳＡ１を付加すると、高速信号の劣化の原因となる。高速信号を扱う回路にサージ吸収素子ＳＡ１を適用するためには、浮遊容量成分７３だけでなく浮遊インダクタンス成分７５の影響も小さくする方が好ましい。
【００５８】
図４に示される等価回路からも分かるように、負性誘導係数を持つ第３のインダクタンス成分６９を利用すると、バリスタ６３の浮遊インダクタンス成分７５をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、結合係数Ｋｚと誘導係数Ｌｚはそのままで、容量成分６１の容量Ｃｓを下記（４）式とする。ここで、浮遊インダクタンス成分７５の誘導係数をＬｅとしている。
【数４】
2008085365.tif 000006
ただし、ＫｚＬｚ≧Ｌｅである。このように設計すると、サージ吸収素子ＳＡ１に浮遊容量成分７３と浮遊インダクタンス成分７５が含まれていても、入力インピーダンスＺｉｎを特性インピーダンスＺｏに整合させることができる。
【００５９】
次に、図６を参照して第１実施形態に係るサージ吸収素子ＳＡ１を製造する方法について説明する。図６は、第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。
【００６０】
サージ吸収素子ＳＡ１の製造においては、まず、インダクタ層１５，１７、及び、バリスタ層２５，２７の原料となるセラミック材料を含むペーストを製造する（ステップＳ１０１）。具体的には、バリスタ層２５，２７形成用のペーストは、主成分であるＺｎＯに対し、添加物として、希土類（例えば、Ｐｒ）及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏのほか、必要に応じてＡｌ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等を、焼成後に所望の含有量となるように加え、これらのバインダー等を添加して混合することにより調製することができる。この場合の金属元素は、例えば、酸化物として添加することができる。
【００６１】
インダクタ層１５，１７形成用のペーストは、主成分であるＺｎＯに対し、必要に応じて、添加物として希土類、Ｂｉ等の金属元素を加え、更にこれらにバインダー等を添加して混合することによって調製可能である。インダクタ層１５，１７形成用のペーストには、バリスタ層２５，２７形成用のペーストとは異なり、Ｃｏは添加しない。上記金属元素は、例えば、酸化物、シュウ酸塩、炭酸塩等の化合物の形態で添加することができる。これらの添加量は、後述するような焼成を行った後の素体１において、金属元素が上述したような所望の含有量となるように調整する。
【００６２】
これらのペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、セラミック材料からなるグリーンシートを形成する（ステップＳ１０２）。これにより、インダクタ層１５，１７形成用のグリーンシート（以下、「インダクタシート」という）、及び、バリスタ層２５，２７形成用のグリーンシート（以下、「バリスタシート」という）を、それぞれ所要の枚数ずつ得る。上記グリーンシートの形成において、プラスチックフィルム等は、塗布・乾燥後すぐに各シートから剥離してもよく、後述する積層の直前に剥離してもよい。また、このグリーンシートの形成工程においては、これらのシートとともに、上記と同様の方法でＺｎＯを含む保護層５０形成用のグリーンシートを形成する。
【００６３】
次に、インダクタシート又はバリスタシートの上に、第１及び第２の内部導体１１，１３又は第１及び第２の内部電極２１，２３を形成するための導体ペーストを、それぞれのシートに対して所望のパターンとなるようにスクリーン印刷する（ステップＳ１０３）。これにより、所望のパターンを有する導体ペースト層が設けられた各シートを得る。ここで、第１及び第２の内部導体１１，１３を得るための所望のパターンを有する導体ペースト層は、後の工程で焼成されることにより得られる第１及び第２の内部導体１１，１３がそれぞれ上述した所望の直流抵抗成分を有するように、形成される。導体ペーストとしては、例えばＰｄやＡｇ−Ｐｄ合金を主成分として含む導体ペーストが挙げられる。
【００６４】
続いて、第１及び第２の内部電極２１，２３にそれぞれ対応する導体ペースト層が設けられたバリスタシートを順次積層する（ステップＳ１０４）。続いて、この上に、第１及び第２の内部導体１１，１３にそれぞれ対応する導体ペースト層が設けられたインダクタシートを順次積層する（ステップＳ１０５）。さらに、これらの積層構造の上に、保護層５０形成用のグリーンシートを更に重ね、これらを圧着することにより、素体１の前駆体である積層体を得る。
【００６５】
その後、得られた積層体を、所望のサイズとなるようにチップ単位に切断した後、このチップを、所定温度（例えば、１０００〜１４００℃）で焼成して、素体１を得る（ステップＳ１０６）。続いて、得られた素体１の表面からその内部にＬｉを拡散させる。ここでは、得られた素体１の表面にＬｉ化合物を付着させた後、熱処理等を行う。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することによりＬｉが素体１の表面から第１及び第２の内部導体１１，１３や第１及び第２の内部電極２１，２３の近傍にまで拡散できる化合物であり、例えば、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。なお、サージ吸収素子ＳＡ１の製造において、このＬｉ拡散の工程は必ずしも必須ではない。
【００６６】
そして、このＬｉ拡散された素体１の側面に、銀を主成分とするペーストを転写した後に焼き付けた後、更にめっきを施すことによって、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９をそれぞれ形成し、サージ吸収素子ＳＡ１を得る（ステップＳ１０７）。めっきは、電気めっきにより行うことができ、例えば、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｄとＡｇ、又は、ＮｉとＡｇ等を用いることができる。
【００６７】
以上のように、本第１実施形態では、インダクタ部１０が相互に極性反転結合される第１の内部導体１１及び第２の内部導体１３を有している。このため、サージ吸収部２０の浮遊容量成分７３に対してインダクタ部１０の誘導係数を適切に設定することにより、浮遊容量成分７３の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。
【００６８】
また、本第１実施形態では、第１の直流抵抗成分６２ａと該第１の直流抵抗成分６２ａよりも大きい第２の直流抵抗成分６２ｂとを有する抵抗部を更に備えている。これにより、サージ吸収素子ＳＡ１、特に、サージ吸収部２０（バリスタ６３）と第２の端子電極５との間の回路部分のインピーダンスが比較的大きくなる。このため、サージ吸収部２０（バリスタ６３）と第２の端子電極５との間の回路部分は、人体と電子機器の端子が接触した場合等に発生する静電気パルスの高周波成分に対して、ＩＣやＬＳＩ等の被保護素子よりも相対的に高インピーダンスとなる。この結果、第２の端子電極５に被保護素子を接続した場合、静電気パルスの被保護素子への通過を抑制し、静電気パルスを効果的にサージ吸収部２０（バリスタ６３）へ導くことができ、サージ吸収素子によるＥＳＤ（Electrostatic Discharge：静電気放電）の保護レベルを高めることができる。
【００６９】
また、本第１実施形態では、第１の直流抵抗成分６２ａと第２の直流抵抗成分６２ｂとの合成直流抵抗成分が、０Ωより大きく７．５Ω以下に設定されている。これにより、ＨＤＭＩ等の差動伝送方式の伝送線路にサージ吸収素子ＳＡ１を挿入した場合でも、インピーダンス整合を図ることができる。
【００７０】
また、本第１実施形態では、第１の直流抵抗成分６２ａが第１の内部導体１１により形成され、第２の直流抵抗成分６２ｂが第２の内部導体１３により形成される。この場合、抵抗部を構成するための抵抗体等を別途設ける必要がなく、素子ＳＡ１の構成が簡素化されると共に、素子ＳＡ１の小型化を図ることができる。そして、本第１実施形態では、第１の内部導体１１が有する第１直流抵抗成分６２ａと第２の内部導体１３の第２の直流抵抗成分６２ｂとの合成直流抵抗成分が、０Ωより大きく７．５Ω以下に設定されている。
【００７１】
また、本第１実施形態では、容量成分６１を有するキャパシタ部を更に備えることとなる。これにより、サージ吸収部２０の浮遊容量成分７３に対してインダクタ部１０の誘導係数とキャパシタ部４０の容量成分６１の容量とを柔軟に設定することができる。
【００７２】
本第１実施形態のサージ吸収素子ＳＡ１は、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収素子ＳＡ１とすることができる。
【００７３】
本第１実施形態において、キャパシタ部４０が有する容量成分６１は、第１の内部導体１１と第２の内部導体１３とにより形成されている。これにより、キャパシタ部４０を構成するための内部電極等を別途設ける必要がなく、素子の構成が簡素化されると共に、素子の小型化を図ることができる。
【００７４】
本第１実施形態において、インダクタ部１０は、第１の内部導体１１が形成されたインダクタ層１５と第２の内部導体１３が形成されたインダクタ層１７とが積層されることにより構成され、第１の内部導体１１と第２の内部導体１３とは、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａを含んでいる。これにより、第１の内部導体１１と第２の内部導体１３とにおける、インダクタ層１５，１７の積層方向から見て相互に重なり合う領域１１ａ，１３ａ同士が容量結合し、当該領域１１ａ，１３ａ同士により上述した容量成分６１が形成されることとなる。これにより、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、サージ吸収素子ＳＡ１の構成が簡素化されると共に、サージ吸収素子ＳＡ１の小型化を図ることができる。
【００７５】
本第１実施形態において、サージ吸収部２０は、第１の内部電極２１が形成されたバリスタ層２５と第２の内部電極２３が形成されたバリスタ層２７とが積層されることにより構成され、第１の内部電極２１と第２の内部電極２３とは、バリスタ層２５，２７の積層方向から見て相互に重なり合う領域を含んでいる。これにより、サージ吸収部２０をバリスタ６３により構成することができる。
【００７６】
本第１実施形態において、インダクタ部１０を構成するインダクタ層１５，１７及びサージ吸収部２０を構成するバリスタ層２５，２７が、ともにＺｎＯを主成分とするセラミック材料から形成されている。このため、インダクタ部１０とサージ吸収部２０とでは、焼成時に生じる体積変化の差が極めて小さい。したがって、これらを同時に焼成したとしても、両者の間にひずみや応力等が発生し難い。その結果、得られたサージ吸収素子ＳＡ１は、インダクタ部１０とサージ吸収部２０とが異なる材料により形成された従来のサージ吸収素子ＳＡ１と比較して、両者の剥離が極めて生じ難いものとなる。
【００７７】
インダクタ層１５，１７は、上述の如く、ＺｎＯを主成分とし、添加物としてＣｏを実質的に含有しないセラミック材料から構成される。このような材料は、インダクタの構成材料として十分な程度に高い抵抗率を有している。具体的には、インダクタ材料として好適な１ＭΩを超える抵抗率を有するものとなり易い。このため、インダクタ部１０は、単独では抵抗率の点で特性が不十分であったＺｎＯを主成分として含んでいるにもかかわらず、優れたインダクタ特性を発揮し得るものとなる。
【００７８】
本第１実施形態において、第１の内部導体１１の他端、第２の内部導体１３の他端、及び第１の内部電極２１は、外部導体９を通して接続されている。これにより、第１の内部導体１１の他端、第２の内部導体１３の他端、及び第１の内部電極２１を容易且つ確実に接続することができる。
【００７９】
第１の内部導体１１の第１の直流抵抗成分６２ａ及び第２の内部導体１３の第２の直流抵抗成分６２ｂを上述した所望の値に調整する手法としては、以下のものが存在する。第１及び第２の内部導体１１，１３の幅、厚み、又は線長等を調整する。第１及び第２の内部導体１１，１３を形成するための導体ペーストに含まれる金属材料を選択して、抵抗率を調整する。上記導体ペーストに含まれる金属材料の配合比率を調整する、あるいは、金属材料の粒度を調整することにより、第１及び第２の内部導体１１，１３の密度を調整する。
【００８０】
（第２実施形態）
次に、図７及び図８に基づいて、第２実施形態に係るサージ吸収素子ＳＡ２の構成を説明する。図７は、第２実施形態に係るサージ吸収素子を示す概略斜視図である。図８は、第２実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第２実施形態に係るサージ吸収素子ＳＡ２は、第１の端子電極３、第２の端子電極５、第３の端子電極７、第１の内部導体１１、第２の内部導体１３、第１の内部電極２１、第２の内部電極２３、及び外部導体９の数に関して第１実施形態に係るサージ吸収素子ＳＡ１と相違する。
【００８１】
サージ吸収素子ＳＡ２は、図７に示されるように、素体１を備えている。素体１は、直方体形状を呈しており、例えば、長さが１．４ｍｍ程度に設定され、幅が１．０ｍｍ程度に設定され、高さが０．５ｍｍ程度に設定されている。サージ吸収素子ＳＡ２は、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９をそれぞれ複数（本実施形態においては、２つ）備えている。第１の端子電極３と第２の端子電極５と第３の端子電極７とは、素体１の側面に互いに対向するようにそれぞれ形成されている。外部導体９は、素体１の長手方向の端部にそれぞれ形成されている。
【００８２】
インダクタ部１０は、図８に示されるように、相互に極性反転結合される第１の内部導体１１及び第２の内部導体１３をそれぞれ複数（本実施形態においては、２つ）有している。第１の内部導体１１同士は、インダクタ層１５上において、互いに電気的に絶縁されるように所定の間隔を有している。第２の内部導体１３同士は、インダクタ層１７上において、互いに電気的に絶縁されるように所定の間隔を有している。
【００８３】
各第２の内部導体１３の直流抵抗成分は各第１の内部導体１１の直流抵抗成分よりも大きい。各第１の内部導体１１の直流抵抗成分と各第２の内部導体１３の直流抵抗成分との合成直流抵抗成分は０Ωより大きく７．５Ω以下にそれぞれ設定されている。サージ吸収素子ＳＡ２では、インダクタ部１０は、０Ωより大きく１５Ω以下の直流抵抗成分を有することとなる。本実施形態においては、各第１の内部導体１１の直流抵抗成分は０．５Ω程度に設定され、各第２の内部導体１３の直流抵抗成分も４．５Ω程度に設定されている。したがって、サージ吸収素子ＳＡ２では、インダクタ部１０は、１０Ω程度の直流抵抗成分を有することとなる。
【００８４】
サージ吸収部２０は、図８に示されるように、第１の内部電極２１及び第２の内部電極２３をそれぞれ複数（本実施形態においては、２つ）有している。
【００８５】
第１の内部電極２１同士は、バリスタ層２５上において、互いに電気的に絶縁されるように所定の間隔を有している。各第１の内部電極２１は、第１の電極部分３１と、第２の電極部分３３とを含んでいる。第１の電極部分３１は、バリスタ層２５，２７の積層方向から見て、後述する第２の内部電極２３の第１の電極部分３５と互いに重なり合う。第１の電極部分３１は、略矩形状を呈している。第２の電極部分３３は、第１の電極部分３１から素体１の側面（外部導体９が形成された側面）に露出するように引き出されており、引き出し導体として機能する。各第１の電極部分３１は、第２の電極部分３３を通して外部導体９に電気的に接続されている。第２の電極部分３３は、第１の電極部分３１と一体に形成されている。
【００８６】
各第２の内部電極２３は、第１の電極部分３５と、第２の電極部分３７とを含んでいる。第１の電極部分３５は、バリスタ層２５，２７の積層方向から見て第１の内部電極２１の第１の電極部分３１と互いに重なるように形成される。第１の電極部分３５は、略矩形状をそれぞれ呈している。第２の電極部分３７は、各第１の電極部分３５から素体１の両側面（第３の端子電極７が形成された両側面）に露出するようにそれぞれ引き出されており、引き出し導体として機能する。各第１の電極部分３５は、第２の電極部分３７を通して第２の端子電極５に電気的に接続されている。第２の電極部分３７は、第１の電極部分３５と一体に形成されている。
【００８７】
第２の内部電極２３同士は、図９に示されるように、バリスタ層２７上において、互いに電気的に絶縁されるように所定の間隔を有していてもよい。この場合、各第２の電極部分３７は、図８に示されるように、各第１の電極部分３５から素体１の側面（第３の端子電極７が形成された側面）に露出するようにそれぞれ引き出される。
【００８８】
サージ吸収部２０においては、第１の電極部分３１と、第１の電極部分３５と、バリスタ層２５，２７における第１の電極部分３１及び第１の電極部分３５に重なる領域とにより、一つのバリスタが構成されることとなる。
【００８９】
以上のように、本第２実施形態においても、第１実施形態と同様に、半導体デバイス等を高圧の静電気から保護することができると共に、高速信号に対するインピーダンス整合がより一層優れることとなる。
【００９０】
また、本第２実施形態においても、第１実施形態と同様に、静電気パルスの被保護素子への通過を抑制し、静電気パルスを効果的にサージ吸収部２０（バリスタ６３）へ導くことができ、サージ吸収素子ＳＡ２によるＥＳＤの保護レベルを高めることができる。
【００９１】
本第２実施形態においては、第１の端子電極３、第２の端子電極５、第３の端子電極７、第１の内部導体１１、第２の内部導体１３、第１の内部電極２１、及び第２の内部電極２３をそれぞれ複数有している。これにより、アレイ状とされたサージ吸収素子ＳＡ２を実現することができる。
【００９２】
（第３実施形態）
次に、図１０に基づいて、第３実施形態に係るサージ吸収素子の構成を説明する。図１０は、第３実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第３実施形態に係るサージ吸収素子は、キャパシタ部４０の構成に関して第１実施形態に係るサージ吸収素子ＳＡ１と相違する。
【００９３】
第３実施形態のサージ吸収素子は、図１に示されたサージ吸収素子ＳＡ１と同じく、素体１、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９を備えている。素体１は、図１０に示されるように、インダクタ部１０、サージ吸収部２０及びキャパシタ部４０を有している。素体１は、サージ吸収部２０、インダクタ部１０、キャパシタ部４０及び保護層５０が下から順に積層された構造を呈している。
【００９４】
各第２の内部導体１３の直流抵抗成分は各第１の内部導体１１の直流抵抗成分よりも大きい。各第１の内部導体１１の直流抵抗成分と各第２の内部導体１３の直流抵抗成分との合成直流抵抗成分は０Ωより大きく７．５Ω以下にそれぞれ設定されている。第３実施形態に係るサージ吸収素子では、インダクタ部１０は、０Ωより大きく１５Ω以下の直流抵抗成分を有することとなる。本実施形態においては、各第１の内部導体１１の直流抵抗成分は０．５Ω程度に設定され、各第２の内部導体１３の直流抵抗成分も４．５Ω程度に設定されている。したがって、第３実施形態に係るサージ吸収素子では、インダクタ部１０は、１０Ω程度の直流抵抗成分を有することとなる。
【００９５】
キャパシタ部４０は、第３の内部電極４１と第４の内部電極４３とを有している。キャパシタ部４０は、第３の内部電極４１が形成された絶縁体層４５と第４の内部電極４３が形成された絶縁体層４７とが積層されることにより構成されている。
【００９６】
第３の内部電極４１は、第１の電極部分４１ａと、第２の電極部分４１ｂとを含んでいる。第１の電極部分４１ａは、絶縁体層４５，４７の積層方向から見て、後述する第４の内部電極４３の第１の電極部分４３ａと互いに重なり合う。第１の電極部分４１ａは、略矩形状を呈している。第２の電極部分４１ｂは、第１の電極部分４１ａから素体１の一方の端面（第１の端子電極３が形成された端面）に露出するように引き出されており、引き出し導体として機能する。第１の電極部分４１ａは、第２の電極部分４１ｂを通して第１の端子電極３に電気的に接続されている。第２の電極部分４１ｂは、第１の電極部分４１ａと一体に形成されている。
【００９７】
第４の内部電極４３は、第１の電極部分４３ａと、第２の電極部分４３ｂとを含んでいる。第１の電極部分４３ａは、絶縁体層４５，４７の積層方向から見て、第３の内部電極４１の第１の電極部分４１ａと互いに重なり合う。第１の電極部分４３ａは、略矩形状を呈している。第２の電極部分４３ｂは、第１の電極部分４３ａから素体１の他方の端面（第２の端子電極５が形成された端面）に露出するように引き出されており、引き出し導体として機能する。第１の電極部分４３ａは、第２の電極部分４３ｂを通して第２の端子電極５に電気的に接続されている。第２の電極部分４３ｂは、第１の電極部分４３ａと一体に形成されている。
【００９８】
第３の内部電極４１の第１の電極部分４１ａと第４の内部電極４３の第１の電極部分４３ａとは容量結合しており、第３の内部電極４１と第４の内部電極４３とにより容量成分６１が形成される。これにより、キャパシタ部４０が、第１の端子電極３と第２の端子電極５との間に接続された容量成分６１を有することとなる。
【００９９】
各絶縁体層４５，４７は、それぞれセラミック材料からなる層である。絶縁体層４５，４７の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、ＺｎＯを主成分として含む材料が好ましい。
【０１００】
以上のように、本第３実施形態においても、第１実施形態と同様に、半導体デバイス等を高圧の静電気から保護することができると共に、高速信号に対するインピーダンス整合がより一層優れることとなる。
【０１０１】
また、本第３実施形態においても、第１実施形態と同様に、静電気パルスの被保護素子への通過を抑制し、静電気パルスを効果的にサージ吸収部２０（バリスタ６３）へ導くことができ、サージ吸収素子ＳＡ３によるＥＳＤの保護レベルを高めることができる。
【０１０２】
（第４実施形態）
次に、図１１に基づいて、第４実施形態に係るサージ吸収素子の構成を説明する。図１１は、第４実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。第４実施形態に係るサージ吸収素子は、インダクタ部１０及びサージ吸収部２０の構成に関して第２実施形態に係るサージ吸収素子ＳＡ２と相違する。
【０１０３】
第４実施形態のサージ吸収素子は、図７に示されたサージ吸収素子ＳＡ２と同じく、素体１、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９をそれぞれ複数（本実施形態においては、２つ）備えている。
【０１０４】
インダクタ部１０は、第１の内部導体１１が形成されたインダクタ層１５と第２の内部導体１３が形成されたインダクタ層１７とをそれぞれ複数（本実施形態においては、２層）備えている。インダクタ部１０は、インダクタ層１５とインダクタ層１７とが一層ずつ対になるように積層されることにより構成されている。
【０１０５】
各第２の内部導体１３の直流抵抗成分は各第１の内部導体１１の直流抵抗成分よりも大きい。各第１の内部導体１１の直流抵抗成分と各第２の内部導体１３の直流抵抗成分との合成直流抵抗成分は０Ωより大きく７．５Ω以下にそれぞれ設定されている。第４実施形態に係るサージ吸収素子では、インダクタ部１０は、０Ωより大きく１５Ω以下の直流抵抗成分を有することとなる。本実施形態においては、各第１の内部導体１１の直流抵抗成分は０．５Ω程度に設定され、各第２の内部導体１３の直流抵抗成分も４．５Ω程度に設定されている。したがって、第４実施形態に係るサージ吸収素子では、インダクタ部１０は、１０Ω程度の直流抵抗成分を有することとなる。
【０１０６】
インダクタ部１０は、内部導体が形成されていない複数（本実施形態においては、２層）の絶縁体層（ダミー層）１９を備えている。絶縁体層１９は、インダクタ層１５及びインダクタ層１７により構成される第１のインダクタ層対と、インダクタ層１５及びインダクタ層１７により構成される第２のインダクタ層対との間に位置する。絶縁体層１９は、第１のインダクタ層対を構成するインダクタ層１７に形成された第２の内部導体１３と、第２のインダクタ層対を構成するインダクタ層１５に形成された第１の内部導体１１との極性反転結合を抑制するための層である。絶縁体層１９の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、インダクタ層１５，１７と、同様にＺｎＯを主成分として含む材料が好ましい。
【０１０７】
インダクタ部１０の下にも、内部導体が形成されていない複数（本実施形態においては、２層）の絶縁体層（ダミー層）５１が位置している。第１のインダクタ層対を構成するインダクタ層１５とインダクタ層１７との間に、内部導体が形成されていない絶縁体層（ダミー層）が位置していてもよい。また、第２のインダクタ層対を構成するインダクタ層１５とインダクタ層１７との間に、内部導体が形成されていない絶縁体層（ダミー層）が位置していてもよい。
【０１０８】
第４実施形態のサージ吸収素子では、第２実施形態のサージ吸収素子ＳＡ２と比較して、素体１の長さ及び幅が同じ、すなわちインダクタ層１５，１７の面積が同じである場合、第１の内部導体１１及び第２の内部導体１３によるコイル面積が大きく設定することが可能となる。この結果、第４実施形態のサージ吸収素子では、第２実施形態のサージ吸収素子ＳＡ２に比して、誘導係数（インダクタンス値）を大きくすることができる。
【０１０９】
サージ吸収部２０は、第１の内部電極２１及び第２の内部電極２３をそれぞれ複数（本実施形態においては、２つ）有している。インダクタ部１０とサージ吸収部２０との間には、内部導体が形成されていない複数の絶縁体層（ダミー層）が位置している。また、サージ吸収部２０の上下には、サージ吸収部２０を挟むように、内部導体が形成されていない複数の絶縁体層（ダミー層）２８，２９がそれぞれ位置している。絶縁体層２８，２９の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、バリスタ層２５，２７と、同様にＺｎＯを主成分として含む材料が好ましい。バリスタ層２５とバリスタ層２７との間に、内部導体が形成されていない絶縁体層（ダミー層）が位置していてもよい。
【０１１０】
第１の内部電極２１同士は、バリスタ層２５上において、互いに電気的に絶縁されるように所定の間隔を有している。第２の内部電極２３同士は、バリスタ層２７上において、互いに電気的に絶縁されるように所定の間隔を有している。各第１の内部電極２１は、第１の電極部分３１と、第２の電極部分３３とを含んでいる。各第２の内部電極２３は、第１の電極部分３５と、第２の電極部分３７とを含んでいる。第１の電極部分３１は、バリスタ層２５，２７の積層方向から見て、第１の電極部分３５と互いに重なり合う。第１の電極部分３１と第１の電極部分３５とは、略台形状をそれぞれ呈している。
【０１１１】
第４実施形態のサージ吸収素子では、第２実施形態のサージ吸収素子ＳＡ２と比較して、第１の電極部分３１と第１の電極部分３５とが互いに重なり合う部分の面積が大きく設定されている。これにより、等価直列抵抗（ＥＳＲ）化及び等価直列インダクタンス（ＥＳＬ）化を図ることができる。第１の内部電極２１同士の上記所定の間隔は、第１の内部電極２１同士間のクロストークを考慮し、当該クロストークの発生を抑制し得る値に設定される。第２の内部電極２３同士の上記所定の間隔も、第２の内部電極２３同士間のクロストークを考慮し、当該クロストークの発生を抑制し得る値に設定される。
【０１１２】
以上のように、本第４実施形態においても、第１実施形態と同様に、半導体デバイス等を高圧の静電気から保護することができると共に、高速信号に対するインピーダンス整合がより一層優れることとなる。
【０１１３】
また、本第４実施形態においても、第１実施形態と同様に、静電気パルスの被保護素子への通過を抑制し、静電気パルスを効果的にサージ吸収部２０（バリスタ６３）へ導くことができ、サージ吸収素子によるＥＳＤの保護レベルを高めることができる。
【０１１４】
本第４実施形態においては、第１の端子電極３、第２の端子電極５、第３の端子電極７、第１の内部導体１１、第２の内部導体１３、第１の内部電極２１、及び第２の内部電極２３をそれぞれ複数有している。これにより、アレイ状とされたサージ吸収素子を実現することができる。
【０１１５】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【０１１６】
第１の内部導体１１及び第２の内部導体１３の直流抵抗成分は、上述した値に限られることなく、第２の内部導体１３の直流抵抗成分が第１の内部導体１１の直流抵抗成分よりも大きいと共に、第１の内部導体１１の直流抵抗成分と第２の内部導体１３の直流抵抗成分との合成直流抵抗成分が０Ωより大きく７．５Ω以下であればよい。第１の内部導体１１の直流抵抗成分は、０Ωであってもよい。
【０１１７】
上述した実施形態では、第１の直流抵抗成分６２ａが第１の内部導体１１により形成され、第２の直流抵抗成分６２ｂが第２の内部導体１３とにより形成されているが、これに限られない。例えば、第１の直流抵抗成分６２ａを第１の内部導体１１に直列接続される抵抗体により形成してもよく、第２の直流抵抗成分６２ｂを第２の内部導体１３に直列接続される抵抗体により形成してもよい。
【０１１８】
本発明のサージ吸収素子は、上述した等価回路やこれと同等の機能を有するものを構成できれば、その積層構造や電極等の形成位置を任意に変化させることができる。すなわち、上述した実施形態ではサージ吸収部２０の上にインダクタ部１０が設けられた構造を例示したが、例えば、一対のサージ吸収部２０の間にインダクタ部１０が挟まれた構造としてもよい。また、端子電極３〜７及び外部導体９の位置関係は任意に変更してもよい。これらの構造を有する場合であっても、上述したような効果に優れるサージ吸収素子ＳＡ１が得られる。
【０１１９】
本実施形態では、サージ吸収部２０としてバリスタ６３を用いるようにしているが、これに限られない。サージ吸収部２０として、コンデンサ、ＰＮ接合（例えば、ツェナーダイオードや、シリコンサージクランパ等）、ギャップ放電素子等を用いるようにしてもよい。
【０１２０】
インダクタ部１０、サージ吸収部２０、キャパシタ部４０及び保護層５０の各積層数は、必ずしも上述した実施形態に限定されない。すなわち、例えば、内部導体が形成されたインダクタ層１５，１７を繰り返し積層することで、コイルパターンにおけるターン数を更に増加させてもよい。また、内部電極が形成されたバリスタ層２５，２７を更に繰り返して積層してもよい。これらの積層数は、所望とするサージ吸収素子の特性にあわせて適宜調整することができる。
【０１２１】
ところで、サージ吸収素子のインダクタ部１０において内部導体を積層していると、インダクタ層１５，１７を構成する材料が高誘電率を有する場合、積層方向に隣り合う内部導体が結合して、当該内部導体間に寄生容量が生じることになる。したがって、インダクタ部１０において内部導体を積層した構成のものでは、特に、高周波用途への適用が困難な傾向にある。このような観点から、インダクタ層１５，１７は、その誘電率が低い方が好ましく、具体的には、比誘電率が５０以下であると好ましい。
【図面の簡単な説明】
【０１２２】
【図１】第１実施形態に係るサージ吸収素子を示す概略斜視図である。
【図２】第１実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【図３】第１実施形態に係るサージ吸収素子の回路構成を説明するための図である。
【図４】図３に示された回路構成の等価回路を示す図である。
【図５】バリスタの等価回路を示す図である。
【図６】第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。
【図７】第２実施形態に係るサージ吸収素子を示す概略斜視図である。
【図８】第２実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【図９】第２実施形態に係るサージ吸収素子に含まれる素体の一変形例の構成を説明するための分解斜視図である。
【図１０】第３実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【図１１】第４実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【符号の説明】
【０１２３】
１…素体、３…第１の端子電極、５…第２の端子電極、７…第３の端子電極、９…外部導体、１０…インダクタ部、１１…第１の内部導体、１３…第３の内部導体、１５，１７…インダクタ層、２０…サージ吸収部、２１…第１の内部電極、２３…第２の内部電極、２５，２７…バリスタ層、４０…キャパシタ部、４１…第３の内部電極、４３…第４の内部電極、４５，４７…絶縁体層、５０…保護層、６２ａ…第１の直流抵抗成分、６２ｂ…第２の直流抵抗成分、６３…バリスタ、ＳＡ１，ＳＡ２…サージ吸収素子。
【図１】
2008085365.tif 000007
【図２】
2008085365.tif 000008
【図３】
2008085365.tif 000009
【図４】
2008085365.tif 000010
【図５】
2008085365.tif 000011
【図６】
2008085365.tif 000012
【図７】
2008085365.tif 000013
【図８】
2008085365.tif 000014
【図９】
2008085365.tif 000015
【図１０】
2008085365.tif 000016
【図１１】
2008085365.tif 000017