(57)【要約】【課題】本発明は、ランドの高さが均一になるように多層配線を形成することを目的とする。【解決手段】電極１４に電気的に接続されないように最上層の絶縁層２４を除く２層以上の絶縁層２２，２３上にそれぞれダミー配線４２，４３が形成されている。最上層の絶縁層２４上に形成された導電配線３４は、第１及び第２のランド３６，３８を有する。最下層の絶縁層２１上に形成された導電配線３１は、第１及び第２のランド３６，３８とオーバーラップするように配置されている。最上層及び最下層を除くいずれかの層の絶縁層２２，２３上に形成された導電配線３２は、第１のランド３６とオーバーラップし、第２のランド３８とオーバーラップしない。ダミー配線４２，４３は、第２のランド３８を内側に含んで第２のランド３８とオーバーラップするように配置され、相互にオーバーラップしないように配置されてなる。【選択図】図１
2008277333.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極を有する半導体基板と、
前記半導体基板上に積層された３層以上の絶縁層と、
それぞれの層の前記絶縁層上に形成された複数の導電配線であって、前記複数の導電配線のそれぞれは、少なくとも前記複数の電極のうちの１つと電気的に接続された前記複数の導電配線と、
いずれの前記電極にも電気的に接続されないように、最上層の前記絶縁層を除く２層以上の前記絶縁層上にそれぞれ形成された複数のダミー配線と、
を含み、
前記最上層の前記絶縁層上に形成された前記複数の導電配線は、第１のランドを有する第１の導電配線と、第２のランドを有する第２の導電配線と、を有し、
最下層の前記絶縁層上に形成された前記複数の導電配線は、前記第１のランドとオーバーラップする第３の導電配線と、前記第２のランドとオーバーラップする第４の導電配線と、を有し、
最上層及び最下層を除くいずれかの層の前記絶縁層上に形成された前記複数の導電配線は、前記第１のランドとオーバーラップし、前記第２のランドとオーバーラップしないように配置され、
前記複数のダミー配線は、前記第２のランドを内側に含んで前記第２のランドとオーバーラップするように配置され、相互にオーバーラップしないように配置されてなる半導体装置。
【請求項２】
請求項１に記載された半導体装置において、
上層の前記ダミー配線は、中央部に穴が形成され、
前記上層のダミー配線の前記穴の内側に、下層の前記ダミー配線が配置されてなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、ウエハレベルＣＳＰと呼ばれる、半導体チップ上に配線を形成して外部端子を形成するパッケージが開発されている（特許文献１）。配線の下には樹脂層を形成してあり、半導体装置がマザーボードに実装されたときにマザーボードと半導体チップとの熱膨張係数の差によって配線に生じる応力が分散・吸収されるようになっている。また、多層配線を適用することも知られている（特許文献１）。多層配線を適用した場合、配線が重なる部分と重ならない部分で高さに差が生じるため、外部端子となるハンダボールを載せるランドの高さが不均一になるという問題があった。
【特許文献１】特開２００４−２１４５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、ランドの高さが均一になるように多層配線を形成することを目的とする。
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、
複数の電極を有する半導体基板と、
前記半導体基板上に積層された３層以上の絶縁層と、
それぞれの層の前記絶縁層上に形成された複数の導電配線であって、前記複数の導電配線のそれぞれは、少なくとも前記複数の電極のうちの１つと電気的に接続された前記複数の導電配線と、
いずれの前記電極にも電気的に接続されないように、最上層の前記絶縁層を除く２層以上の前記絶縁層上にそれぞれ形成された複数のダミー配線と、
を含み、
前記最上層の前記絶縁層上に形成された前記複数の導電配線は、第１のランドを有する第１の導電配線と、第２のランドを有する第２の導電配線と、を有し、
最下層の前記絶縁層上に形成された前記複数の導電配線は、前記第１のランドとオーバーラップする第３の導電配線と、前記第２のランドとオーバーラップする第４の導電配線と、を有し、
最上層及び最下層を除くいずれかの層の前記絶縁層上に形成された前記複数の導電配線は、前記第１のランドとオーバーラップし、前記第２のランドとオーバーラップしないように配置され、
前記複数のダミー配線は、前記第２のランドを内側に含んで前記第２のランドとオーバーラップするように配置され、相互にオーバーラップしないように配置されてなる。本発明によれば、第１のランド下では、最下層の絶縁層上に形成された導電配線と、最上層及び最下層を除くいずれかの層の絶縁層上に形成された導電配線と、がオーバーラップしている。また、第２のランド下には、最下層の絶縁層上に形成された導電配線が通っているが、最上層及び最下層を除くいずれかの層の絶縁層上に形成された導電配線が通らない。したがって、このままでは、第１のランドよりも第２のランドが低くなるが、本発明では、第２のランド下に複数層のダミー配線を配置することで、高さの均一化を図っている。また、複数層のダミー配線は、相互にオーバーラップしないので、段差が形成されないようになっている。
（２）この半導体装置において、
上層の前記ダミー配線は、中央部に穴が形成され、
前記上層のダミー配線の前記穴の内側に、下層の前記ダミー配線が配置されていてもよい。多層配線構造では、導電配線は下層ほど密集するので、下層のダミー配線を上層のダミー配線よりも小さくすることで、面積の有効活用が可能である。
【発明を実施するための最良の形態】
【０００５】
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。図２は、本発明の実施の形態に係る半導体装置を示す平面図である。
【０００６】
半導体装置は、半導体基板１０を有する。半導体基板１０は、最終製品としての半導体装置においては半導体チップであり、製造途中の中間製品においては半導体ウエハである。半導体基板１０は、集積回路１２（半導体チップには１つの集積回路１２・半導体ウエハには複数の集積回路１２）が形成されている。半導体基板１０内に形成された内部配線（図示せず）を介して１つの集積回路１２に電気的に接続するように、複数の電極１４が形成されている。
【０００７】
半導体基板１０上には、３層以上の絶縁層２１，２２，２３，２４が形成されている。最下層（半導体基板１０に最も近い層）の絶縁層２１は、無機材料（例えばＳｉＯ２等の無機酸化物）からなるパッシベーション膜である。電極１４の少なくとも一部が露出する様にパッシベーション膜が形成されている。最下層を除く他の絶縁層２２，２３，２４は、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等からなる樹脂層（応力緩和層）である。
【０００８】
絶縁層２１，２２，２４上には、複数の導電配線３１，３２，３４が形成されている。複数の導電配線３１，３２，３４は、それぞれ、複数の電極１４に電気的に接続されている。例えば、最下層の絶縁層２１上に形成された導電配線３１は、電極１４と直接接触している。上下の導電配線３１，３２は、図示しないビアを介して電気的に接続されている。最上層の絶縁層２４上に形成された複数の導電配線３４は、第１及び第２のランド３６，３８を含む複数のランドを有している。本願で定義する「絶縁層」とは、その上に導電配線が形成された絶縁層を指す。ソルダレジスト層５０は、その上に導電配線が形成されないので「絶縁層」ではない。
【０００９】
最下層の絶縁層２１上に形成された複数の導電配線３１は、第１及び第２のランド３６，３８を含む複数のランドとオーバーラップするように配置されている。最上層（絶縁層のうち、半導体基板１０から最も遠い層）及び最下層を除くいずれかの層の絶縁層２２上に形成された複数の導電配線３２は、第１のランド３６とオーバーラップし、第２のランド３８とオーバーラップしないように配置されている。
【００１０】
最上層（又はこれに加えて最下層）の絶縁層２４を除く２層以上の絶縁層２２，２３上には、それぞれ、複数層のダミー配線４２，４３が形成されている。ダミー配線４２，４３は、いずれの電極１４にも電気的に接続されない。複数層のダミー配線４２，４３は、第２のランド３８を内側に含んで第２のランド３８とオーバーラップするように配置されている。複数層のダミー配線４２，４３は、相互にオーバーラップしないように配置されている。複数層のダミー配線４２，４３は、それぞれ、中央部に穴４４，４６が形成されている。上層のダミー配線４３の穴４６の内側に、下層のダミー配線４２が配置されている。下層のダミー配線４２の穴４４の内側を導電配線３１が通る。多層配線構造では、導電配線３１，３２，３４は下層ほど密集するので、下層のダミー配線４２を上層のダミー配線４３よりも小さくすることで、面積の有効活用が可能である。
【００１１】
第１及び第２のランド３６，３８の中央部を除いて覆うように、ソルダレジスト層５０が形成されている。第１及び第２のランド３６，３８上には、外部端子（ハンダボール）６０が設けられている。
【００１２】
本実施の形態によれば、第１のランド３６下では、最下層の絶縁層２１上に形成された導電配線３１と、最上層及び最下層を除くいずれかの層の絶縁層２２上に形成された導電配線３２と、がオーバーラップしている。また、第２のランド３８下には、最下層の絶縁層２１上に形成された導電配線３１が通っているが、最上層及び最下層を除く層の絶縁層２２，２３上に形成された導電配線３２（絶縁層２３上の導電配線は図示を省略）が通らない。したがって、このままでは、第１のランド３６よりも第２のランド３８が低くなるが、本実施の形態では、第２のランド３８下に複数層のダミー配線４２，４３を配置することで、第１及び第２のランド３６，３８の高さの均一化を図っている。また、複数層のダミー配線４２，４３は、相互にオーバーラップしないので、段差が形成されないようになっている。
【００１３】
本実施の形態に係る半導体装置の製造方法では、半導体基板１０（例えばＳｉ（シリコン）からなる半導体ウエハ）を使用する。半導体基板１０には集積回路１２を形成する。詳しくは、半導体基板１０の一方の面に、周知の半導体プロセスによって集積回路１２を形成する。集積回路１２は、半導体基板１０の一方の表層に作りこまれる。また、集積回路１２に電気的に接続されるように電極１４を形成し、電極１４の少なくとも一部が露出するように、最下層の絶縁層２１（パッシベーション膜）を形成する。言い換えると、集積回路１２から接続された内部配線（図示せず）のうち、最下層の絶縁層２１（パッシベーション膜）から露出する部分が電極１４である。
【００１４】
最下層の絶縁層２１上には、複数の導電配線３１を形成する。導電配線３１は、電極１４と直接的に接触させて電気的に接続する。本実施の形態では、最下層の絶縁層２１上にはダミー配線を形成しないが、必要に応じて、ダミー配線を形成してもよい。
【００１５】
最下層の絶縁層２１及びその上の複数の導電配線３１上に、下から２層目の絶縁層２２を形成する。下から２層目の絶縁層２２は、ポリイミド樹脂などの樹脂から形成する。そして、その上に、複数の導電配線３２を形成する。同様にして、３層以上の絶縁層２３，２４を形成し、それぞれの層の絶縁層２３，２４上に複数の導電配線３２（その他の導電配線は図示を省略）を形成する。上下の導電配線３１，３２は、図示しないビアを介して電気的に接続する。
【００１６】
最上層の絶縁層２４上には、第１及び第２のランド３６，３８を有するように複数の導電配線３４を形成する。最下層の絶縁層２１上には、複数の導電配線３１を、第１及び第２のランド３６，３８とオーバーラップするように形成する。最上層及び最下層を除く層の絶縁層２２，２３上に形成された複数の導電配線３２（その他の導電配線は図示を省略）は、第１のランド３６とオーバーラップし、第２のランド３８とオーバーラップしないように形成する。
【００１７】
したがって、このままでは、第１のランド３６よりも第２のランド３８が低くなってしまうので、本実施の形態では、第２のランド３８下に複数層のダミー配線４２，４３を配置する。すなわち、いずれの電極１４にも電気的に接続されないように、最上層の絶縁層２４を除く２層以上の絶縁層２２，２３上にそれぞれ複数層のダミー配線４２，４３を形成する。さらに、複数層のダミー配線４２，４３は、第２のランド３８を内側に含んで第２のランド３８とオーバーラップするように形成し、かつ、相互にオーバーラップしないように形成する。本実施の形態では、第２のランド３８下に複数層のダミー配線４２，４３を配置することで、第１及び第２のランド３６，３８の高さの均一化を図っている。また、複数層のダミー配線４２，４３は、相互にオーバーラップしないので、段差が形成されないようになっている。
【００１８】
複数層のダミー配線４２，４３は、それぞれ、中央部に穴４４，４６を有するように形成する。そして、上層のダミー配線４３の穴４６の内側に、下層のダミー配線４２を形成する。下層のダミー配線４２の穴４４の内側を通るように導電配線３１を形成する。多層配線構造では、導電配線３１，３２，３４は下層ほど密集するが、下層のダミー配線４２を上層のダミー配線４３よりも小さく形成することで、面積の有効活用が可能になる。半導体装置の製造方法は、上述した半導体装置の構成から自明のプロセスを含む。
【００１９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】図２は、本発明の実施の形態に係る半導体装置を示す平面図である。
【符号の説明】
【００２１】
１０…半導体基板、  １２…集積回路、  １４…電極、  ２１…絶縁層、  ２２…絶縁層、  ２３…絶縁層、  ２４…絶縁層、  ３１…導電配線、  ３２…導電配線、  ３４…導電配線、  ３６…第１のランド、  ３８…第２のランド、  ４２…ダミー配線、  ４３…ダミー配線、  ４４…穴、  ４６…穴、  ５０…ソルダレジスト層、  ６０…外部端子
【図１】
2008277333.tif 000003
【図２】
2008277333.tif 000004