(57)【要約】【課題】実施例は、ポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプを一つのポンプ回路で具現することで、小型化されたシステムオンチップ(System On Chip)を提供する。【解決手段】実施例は、半導体素子の電圧調節装置に関し、ポジティブ高電圧(Positive High Voltage)とネガティブ高電圧(Negative High Voltage)を一つのチャージポンプを利用して必要によって選択して、それぞれ出力することができるチャージポンプとポジティブ及びネガティブ電圧と無関に所望する出力電圧を生成することができるレギュレータを含む半導体素子の電圧調節装置に関する。【選択図】図６Ａ
2008141947.tif 000002
【特許請求の範囲】
【請求項１】
ポジティブチャージポンプ及びネガティブチャージポンプによって配置されたダイオード部を含む装置。
【請求項２】
前記ダイオード部は少なくとも二つ以上のダイオードが直列で連結されたことを含み、ポジティブチャージポンプ及びネガティブチャージポンプに対して前記直列で連結されたダイオードを通したチャージポンプの方向とは異なることを特徴とする請求項１に記載の装置。
【請求項３】
当該装置はポンプスイッチを含み、
ポジティブポンプ動作またはネガティブポンプ動作による前記ダイオードによって前記ポンプスイッチのチャージポンプの方向を選択することを特徴とする請求項２に記載の装置。
【請求項４】
前記ポンプスイッチは複数個のトランジスタを含むことを特徴とする請求項３に記載の装置。
【請求項５】
当該装置はレギュレータを含み、
前記レギュレータはポジティブチャージポンプ及びネガティブチャージポンプで電圧レベルを調節することを特徴とする請求項１に記載の装置。
【請求項６】
前記レギュレータは、
少なくとも一つ以上の演算増幅器と、
少なくとも一つ以上のトランジスタ；及び
少なくとも一つ以上の抵抗とを含むことを特徴とする請求項５に記載の装置。
【請求項７】
当該装置はキャパシタ部を含み、
前記キャパシタ部はポジティブチャージポンプ及びネガティブチャージポンプに使用されることを特徴とする請求項１に記載の装置。
【請求項８】
前記キャパシタ部は少なくとも二つ以上のキャパシタを含み、
それぞれの前記キャパシタは少なくとも二つ以上のダイオードから他のダイオードの出力端に連結されたことを特徴とする請求項７に記載の装置。
【請求項９】
当該装置はクロック部を含み、
前記クロック部は二つのクロック信号を含み、
前記二つのクロック信号は１８０゜の位相差を有することを特徴とする請求項１に記載の装置。
【請求項１０】
第１電圧入出力部及び第2電圧入出力部；
前記第１電圧入出力部及び第２電圧入出力部の中の一つから電圧を入力して、前記第１電圧入出力部及び第２電圧入出力部の中で他の何れか一つから昇圧された電圧を出力する電圧昇圧部；
前記電圧昇圧部から昇圧された電圧を入力してポジティブ電圧またはネガティブ電圧の中で何れか一つを選択して出力する出力選択部；及び
前記電圧昇圧部から昇圧された電圧を入力して出力電圧を調節する出力調節部とを含む装置。
【請求項１１】
ポジティブチャージポンプ動作時、前記第１電圧入出力部にはポジティブ電源電圧VDDが入力されて前記第２電圧入出力部にはポジティブチャージが生成された電圧が出力されて、
ネガティブチャージポンプ動作時、前記第２電圧入出力部にはネガティブ電源電圧ＶＳＳが入力されて前記第１電圧入出力部にはネガティブチャージが生成された電圧が出力されることを特徴とする請求項１０に記載の装置。
【請求項１２】
当該装置は電圧昇圧部を含み、
前記第1電圧入出力部及び第２電圧入出力部と電気的に連結されるダイオード部；
前記ダイオード部と電気的に連結されるキャパシタ部；及び
前記ダイオード部及びキャパシタ部と電気的に連結されるクロック部とを含むことを特徴とする請求項１０に記載の装置。
【請求項１３】
前記ダイオード部は前記第１電圧入出力部及び第２電圧入出力部の間で直列に連結されて、
前記キャパシタ部は前記ダイオード部に並列に連結されることを特徴とする請求項１２に記載の装置。
【請求項１４】
前記クロック部は第１クロック信号及び第２クロック信号を含み、前記第１クロック信号及び第２クロック信号は１８０゜の位相差を有して、
前記キャパシタ部のキャパシタは前記第１クロック信号及び第２クロック信号中の一つと連結されて、接するキャパシタは他の第１クロック信号及び第２クロック信号と連結されることを特徴とする請求項１２に記載の装置。
【請求項１５】
前記出力選択部はポジティブ高電圧またはネガティブ高電圧の出力を選択するポンプスイッチを含むことを特徴とする請求項１０に記載の装置。
【請求項１６】
前記ポンプスイッチは第１ｎＭＯＳトランジスタを含み、前記第１ｎＭＯＳトランジスタのゲートは第１電圧入出力部と連結されて、ＶＳＳは第１ｎＭＯＳトランジスタのソース/ドレーンと連結されて、
前記ポンプスイッチは第１ｐＭＯＳトランジスタを含み、前記第１ｐＭＯＳトランジスタのゲートは前記第１電圧入出力部と連結されＶＤＤは前記第１ｐＭＯＳトランジスタのソース/ドレーンと連結されることを特徴とする請求項１５に記載の装置。
【請求項１７】
前記ポンプスイッチは第２ｎＭＯＳトランジスタを含み、前記第２ｎＭＯＳトランジスタは第２電圧入出力部と連結されることを特徴とする請求項１５に記載の装置。
【請求項１８】
前記ポンプスイッチは第３ｎＭＯＳトランジスタを含み、前記第３ｎＭＯＳトランジスタのゲートにＶＤＤを印加することを特徴とする請求項１５に記載の装置。
【請求項１９】
前記出力調節部は基準電圧部を含み、
前記基準電圧部に印加される電圧は昇圧された電圧を調節するために使用されることを特徴とする請求項１０に記載の装置。
【請求項２０】
前記出力調節部は、
少なくとも一つ以上の演算増幅器と、
少なくとも一つ以上の抵抗；及び
少なくとも一つ以上のトランジスタとを含むことを特徴とする請求項１０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施例では、半導体素子の電圧調節装置が開示される。
【背景技術】
【０００２】
一般に、チャージポンプは電源から供給される電圧よりポジティブ高電圧やネガティブ高電圧を出力する。例えば、ディーラム(DRAM)などのような半導体素子のバック-バイアス(Back-bias)電圧発生器と、イーピーロム(EPROM)、イーイーピーロム(EEPROM)、フラッシュメモリー(Flash Memory)素子のセル(cell)にデータを書き込み/消し(Write/Erase)をするための電圧を発生する電圧発生器、システム電圧より高い電圧が必要な部品らのためのディーシ-ディーシコンバータ(DC-DC Converter)などに使用される。
【０００３】
図１は、従来技術(Related Art)のポジティブ高電圧チャージポンプ回路図である。
【０００４】
図１を参照すると、従来技術のポジティブ高電圧チャージポンプ回路は電源VDD、ダイオード部１１０、キャパシタ部１２０、クロック部１３０と出力端VOUT１４０で構成されている。
【０００５】
電源VDDはポジティブ高電圧を生成するための電源で使用される。
【０００６】
ダイオード部１１０は入力電源VDDに順方向に接続されているダイオードＤ１１と以後順方向にダイオードらＤ１２、Ｄ１３、Ｄ１４及びＤ１５が直列で順次に接続されている。
【０００７】
キャパシタ部１２０はダイオードＤ１１以後のダイオードの間ごとに並列で順次にＣ１１、Ｃ１２、Ｃ１３、Ｃ１４が接続されている。クロック部１３０は図２のクロック入力図に示すような第１クロック信号CLK１と第２クロック信号CLK２は１８０°の位相差を有する二相(Two-Phase)クロック信号でキャパシタ部１２０のキャパシタらとダイオードらが連結された反対接点に交替して接続されている。
【０００８】
出力端VOUT１４０はポンプ(Pump)動作によって作られたポジティブ高電圧を出力する端子である。
【０００９】
ポジティブチャージポンプの動作を説明するに先立って、理解を助けるためにダイオードＤ１１、Ｄ１２、Ｄ１３、Ｄ１４及びＤ１５の閾値電圧Vth(Threshold Voltage Vth)は等しいと仮定する。図２のクロック入力図のようにCLK１がＴ１区間の間キャパシタＣ１１の一側のノード(Node)にグラウンドレベル(Ground Level)であるVSSが伝達して、このときダイオードＤ１１はターンオン(Turn On)されてノードＮ１１に入力電源VDDでダイオードＤ１１の閾値電圧Vth程度下落したVDD-Vthの電源を充電して、Ｃ１１に蓄積される電荷量はQ１=C１１X{(VDD-Vth)-VSS}になる。
【００１０】
図２のクロック入力図のようにCLK１がＴ２区間になってキャパシタＣ１１のグラウンドレベル(Ground Level)であったノードがVDDにスイッチングされると、キャパシタＣ１１に充電された電荷量は一定でなければならないのでＴ１区間でVDD-Vthの電圧であったノードＮ１１は２VDD-Vthの電圧にスイッチングされる。このときCLK２は、Ｔ２区間の間キャパシタＣ１２の一側のノードにグラウンドレベルであるVSSが伝達して、このときダイオードＤ１２はターンオン(Turn On)されてノードＮ１２にノードＮ１１の電圧２VDD-VthでダイオードＤ１２の閾値電圧Vth程度下落した２VDD-２Vthの電源を充電してＣ１２に蓄積される電荷量はQ２=C１２X{(２VDD-２Vth)-VSS}になる。
【００１１】
図２のクロック入力図のようにCLK２がＴ３区間になって、キャパシタＣ１２のグラウンドレベルであったノードがVDDにスイッチングされると、キャパシタＣ１２に充電された電荷量は一定でなければならないので、Ｔ３区間で２VDD-２Vthの電圧であったノードＮ１２は３VDD-２Vthの電圧にスイッチングされる。このときCLK１はＴ３区間の間キャパシタＣ１３の一側のノードをグラウンドレベルであるVSSが伝達して、このときダイオードＤ１３はターンオン(Turn On)されてノードＮ１３にノードＮ１２の電圧３VDD-２VthでダイオードＤ１３の閾値電圧Vth程度下落した３VDD-３Vthの電源を充電してＣ１３に蓄積される電荷量はQ３=C１３X{(３VDD-３Vth)-VSS}になる。
【００１２】
このようにクロックCLK１とCLK２が連続的に入力されると、最終出力端VOUT１４０は５VDD-５Vthの電圧を出力することができるようになる。これで、ポジティブ高電圧チャージポンプは、入力電源VDDより高い電圧を生成することができるようになる。図３はポジティブ高電圧チャージポンプのシミュレーション(Simulation)結果図である。
【００１３】
図４は、従来技術のネガティブ高電圧チャージポンプ回路図である。
【００１４】
図４を参照すると、従来技術のネガティブ高電圧チャージポンプ回路は電源VSS、ダイオード部２１０、キャパシタ部２２０、クロック部２３０と出力端VOUT２４０で構成されている。
【００１５】
電源VSSはネガティブ高電圧を生成するための電源として使用される。
【００１６】
ダイオード部２１０は入力電源VSSに逆方向に接続されているダイオードＤ２１と以後のダイオードＤ２２、Ｄ２３、Ｄ２４及びＤ２５などが逆方向に直列で順次に接続されている。
【００１７】
キャパシタ部２２０はダイオードＤ２１以後ダイオードの間ごとに並列で順次に接続されている。クロック部２３０は図２のクロック入力図のように第１クロック信号CLK１と第２クロック信号CLK２は、１８０゜の位相差を有する二相(Two-Phase)クロック信号でキャパシタ部２２０のキャパシタらとダイオードらが連結された反対接点に交替して接続されている。
【００１８】
出力端VOUT２４０はポンプ(Pump)動作によって作られたネガティブ高電圧を出力する端子である。
【００１９】
ネガティブ高電圧チャージポンプの場合、動作はポジティブ高電圧チャージポンプと反対に理解すると良い。但し、入力電源とダイオードの連結方向が違うだけである。図５は従来技術のネガティブ高電圧チャージポンプのシミュレーション(Simulation)結果図である。
【００２０】
前記のような従来技術はポジティブ高電圧のためのポジティブ高電圧チャージポンプとネガティブ高電圧のためのネガティブ高電圧チャージポンプがそれぞれ必要になって２個のチャージポンプを構成するようになるので、現在システムオンチップ(System On Chip)のための小型化に問題点がある。
【００２１】
また、ポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプ回路だけではなく、所望する電圧を出力するためのレギュレータがチャージポンプごとに別に必要であるからチップの大きさ(Chip Size)を増加させる問題がある。
【００２２】
また、ポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプを個別素子で使用する場合、ただ一つのチャージポンプのみを供給されて必要によってポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプを使用することで得ることができる生産の柔軟性を阻害する問題がある。
【００２３】
また、ポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプを個別的に設計して、検証するまで２個の回路を開発しなければならないので、開発期間が長くなる問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
実施例は、ポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプを一つのポンプ回路で具現することで、小型化されたシステムオンチップ(System On Chip)を提供する。
【課題を解決するための手段】
【００２５】
実施例は、半導体素子の電圧調節装置に関し、電圧を入力または出力することができる第１、第２入出力部、前記第１、第２、入出力部のうちでいずれか一つの入出力部から電圧を入力されて、これを昇圧して他の入出力部に出力する電圧昇圧部、該電圧昇圧部から昇圧された電圧を入力されてポジティブまたはネガティブ電圧のうちで少なくともいずれか一つを選択して出力する出力選択部、前記電圧昇圧部から昇圧された電圧を入力されて出力電圧を調節して生成する出力調節部及び、前記生成された出力電圧を出力する出力部を含む。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照して実施例を詳しく説明する。まず、図面等において同一な構成要素または部品らはできるだけ等しい参照符号を示していることに留意しなければならない。実施例を説明するにおいて関連される公知機能、あるいは構成に対する具体的な説明は実施例の要旨を曖昧にさせないために略する。
【００２７】
実施例の半導体素子の電圧調節装置は、図６Ａに示すように、第１入出力部１２は電源VDDが入力されて、ネガティブ高電圧を出力して、第２入出力部１１は電源VSSが入力されてポジティブ高電圧を出力する。
【００２８】
電圧昇圧部２０は前記第１、第２入出力部１２、１１と電気的に連結されて、前記第１、第２、入出力部１２、１１のうちいずれか一つの入出力部から電圧を入力されて、これを昇圧して他の入出力部に出力する。
【００２９】
出力選択部３０は前記電圧昇圧部２０から昇圧された電圧を入力されて、ポジティブまたはネガティブ電圧のうちで少なくともいずれか一つを選択して出力する。
【００３０】
出力調節部４０は前記電圧昇圧部２０から昇圧された電圧を入力されて出力電圧を調節して生成する。
【００３１】
そして、出力部５０は前記生成された出力電圧を出力する。
【００３２】
図６Ｂは、図６Ａの半導体素子の電圧調節装置を具体化させたものであり、前記第１入出力部１２は入出力端VEE３２０であり、前記第２入出力部１１は入出力端VPP３１０であり、前記出力部５０はVOUT３３０である。前記電圧昇圧部２０は多数個のダイオードで構成されたダイオード部４１０、多数個のキャパシタで構成されたキャパシタ部４２０とクロック部４３０を含む。
【００３３】
そして、前記出力選択部３０はポジティブチャージポンプ動作時にはポジティブ高電圧をVOUT３３０に、ネガティブチャージポンプ動作時にはネガティブ高電圧をVOUT３３０に出力するポンプスイッチ４４０を含む。
【００３４】
前記出力調節部４０は基準電圧が入力される基準電圧入力部(以下、VREF３４０)とレギュレータ４５０と前記入出力端３１０、３２０で入力された電圧が出力されるVOUT(３３０)を含む。
【００３５】
以下、便宜上前記第１、第２入出力部１２、１１と前記電圧昇圧部２０と前記出力選択部３０を合わせてチャージポンプ部５００と称して、前記出力調節部はレギュレータ部５１０と称する。
【００３６】
チャージポンプ部５００はポジティブ高電圧を生成するときに電源VDDが入力されて、ネガティブ高電圧を生成するときネガティブ高電圧を出力する入出力端VEE３２０、ポジティブ高電圧を生成するときポジティブ高電圧を出力して、ネガティブ高電圧を生成するとき電源VSSが入力される入出力端VPP３１０、ダイオード部４１０、キャパシタ部４２０、クロック部４３０、ポンプスイッチ(Pump Switch)４４０とチャージポンプの出力端VOUT３３０で構成されている。
【００３７】
電源VDDはポジティブ高電圧を生成するための電源として使用される。
【００３８】
ダイオード部４１０は入出力端VPP３１０でVEE３２０方向には逆方向に接続されて、ネガティブ高電圧チャージポンプの役割をして、入出力端VEE３２０でVPP３１０方向には順方向に接続されてポジティブ高電圧チャージポンプの役割をするようになる。
【００３９】
キャパシタ部４２０はダイオードＤ３１以後ダイオードの間ごとに並列で順次に接続されている。
【００４０】
クロック部４３０は図２のクロック入力図のように第１クロック信号CLK１と第２クロック信号CLK２は１８０゜の位相差を有する二相(Two-Phase)クロック信号でキャパシタ部４２０のキャパシタらのダイオードらと連結された反対接点に交替して接続されている。ポンプスイッチ４４０は図７に示すように入出力端VPP３１０、VEE３２０を入力されてポジティブチャージポンプ動作時にはポジティブ高電圧をVOUT３３０に、ネガティブチャージポンプ動作時にはネガティブ高電圧をVOUT(３３０)に出力する。
【００４１】
レギュレータ部５１０は基準電圧が入力されるVREF３４０とチャージポンプ部５００に入力されるVEE３２０、VPP３１０、入出力されるVOUT３３０とレギュレータ４５０で構成されている。
【００４２】
チャージポンプの動作を説明するに先立って、理解を助けるためにダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４及びＤ３５の閾値電圧Vthは等しいと仮定する。
【００４３】
まず、ポジティブチャージポンプ動作時にVEE３２０にVDDが印加されて、図２のクロック入力図のようにCLK１がＴ１区間の間にキャパシタＣ３４の一側のノードにグラウンドレベルであるVSSが伝達して、このときダイオードＤ３５はターンオン(Turn On)されてノードＮ３４にVEE３２０の入力電源VDDでダイオードＤ３５の閾値電圧Vth程度下落したVDD-Vthの電源を充電してＣ３４に蓄積される電荷量はQ１=C３４X{(VDD-Vth)-VSS}になる。
【００４４】
その次、図２のクロック入力図のようにCLK１がＴ２区間になってキャパシタＣ３４のグラウンドレベルであったノードがVDDにスイッチングされると、キャパシタＣ３４に充電された電荷量は一定でなければならないのでＴ１区間でVDD-Vthの電圧であったノードＮ３４は２VDD-Vthの電圧でスイッチングされる。このときCLK２はＴ２区間の間キャパシタＣ３３の一側のノードにグラウンドレベルであるVSSが伝達して、このときダイオードＤ３４はターンオン(Turn On)されてノードＮ３３にノードＮ３４の電圧２VDD-VthでダイオードＤ３４の閾値電圧Vth程度下落した２VDD-２Vthの電源を充電してＣ３３に蓄積される電荷量はQ２=C３３X{(２VDD-２Vth)-VSS}になる。
【００４５】
その次、図２のクロック入力図のようにCLK２がＴ３区間になってキャパシタＣ３３のグラウンドレベルであったノードがVDDにスイッチングされると、キャパシタＣ３３に充電された電荷量は一定でなければならないのでＴ３区間で２VDD-２Vthの電圧であったノードＮ３３は３VDD-２Vthの電圧にスイッチングされる。このときCLK１はＴ３区間の間にキャパシタＣ３２の一側のノードにグラウンドレベルであるVSSが伝達して、このときダイオードＤ３３はターンオン(Turn On)されて、ノードＮ３２にノードＮ３３の電圧３VDD-２VthでダイオードＤ３３の閾値電圧Vth程度下落した３VDD-３Vthの電源を充電してＣ３２に蓄積される電荷量はQ３=C３２X{(３VDD-３Vth)-VSS}になる。
【００４６】
このようにクロックCLK１とCLK２が連続的に入力されると、最終出力端VPP３１０は５VDD-５Vthの電圧を出力することができるようになる。このようにVEE３２０にVDDを印加してクロックCLK１とCLK２を入力するとポジティブ高電圧チャージポンプになって入力電源VDDより高い電圧を生成することができるようになる。
【００４７】
このとき、ポジティブ高電圧VPP３１０と電源VDDであるVEE３２０はポンプスイッチ４４０に入力される。図７に示すようにポジティブ高電圧VPP３１０はｐＭＯＳトランジスタPM０６１１とｎＭＯＳトランジスタNM２６１２のゲートに印加されてｎＭＯＳトランジスタNM２６１２をターンオン(Turn On)させて、ノードN４１をVSSで印加してｎＭＯＳトランジスタNM０６２０をターンオフ(Turn Off)させる。
【００４８】
また、電源VDDであるVEE３２０はｎＭＯＳトランジスタNM１６１７をターンオン(Turn On)させてノードＮ４４をVSSに印加する。VSSであるＮ４４ノードはｎＭＯＳトランジスタNM４６１５を通過してｐＭＯＳトランジスタPM１６１３ゲートにVSSを印加してターンオン(Turn On)させる。ターンオン(Turn On)されたｐＭＯＳトランジスタPM１６１３はノードＮ４１にポジティブ高電圧VPPを印加させて、ｐＭＯＳトランジスタPM２６１４をターンオフ(Turn Off)、ｎＭＯＳトランジスタNM５６１９をターンオン(Turn On)させて、出力端VOUT３３０にポジティブ高電圧を出力するようになる。図８は、実施例のチャージポンプによるポジティブ高電圧シミュレーション結果図である。
【００４９】
ポジティブ高電圧が出力されるVOUT３３０はレギュレータ４５０に入力される。レギュレータ４５０には基準電圧として１．０VがVREF３４０に入力される。図１０に示すようにVREF３４０は演算増幅器AMP７１に入力されて、等価の抵抗を有したＲ１１とＲ１２によってノードＮ５１はVREF３４０のような電圧が生成されて、ノードＮ５２には２VREFの電圧が生成されるようになる。このとき、Ｎ５１ノードの電圧は演算増幅器AMP７２に入力される。
【００５０】
ポジティブチャージポンプ動作時にポジティブ高電圧VPP３１０はインバーターINV７１に入力されてノードＮ５８をVSSで印加してｎＭＯＳトランジスタNM７１のゲートに印加されてターンオフ(Turn Off)させる。このとき、VDDであるVEE３２０はｎＭＯＳトランジスタNM７２のゲートに入力されて、ノードＮ５５の電圧をノードＮ５６に印加して演算増幅器AMP７２に入力される。
【００５１】
ポジティブ高電圧はVOUT３３０に入力されて抵抗Ｒ１６、Ｒ１５、Ｒ１４、Ｒ１３、Ｒ１２とＲ１１によって分配される。等価の抵抗Ｒ１５、Ｒ１４、Ｒ１３、Ｒ１２とＲ１１をＲとしたときに所望する出力電圧に合わせてＲ１６の値を決めると良い。
【００５２】
たとえば、ポジティブ高電圧９Vを生成するためにはＲ１６を８Ｒに合わせれば良い。ポジティブ高電圧が９Vを超過すると抵抗分配によってＮ５５ノードは１．０V以上上昇するようになって、このときターンオン(Turn On)されたｎＭＯＳトランジスタNM７２を通じて演算増幅器AMP７２に入力されるが、このとき基準電圧１．０VであるノードＮ５１と比較されてノードＮ５７の電圧は低くなって、これはｐＭＯＳトランジスタPM７１をターンオン(Turn On)させながらチャージポンプで昇圧されたVOUT３３０をVDDにディスチャージ(Discharge)させて電圧レベル(Level)を低めるようになる。
【００５３】
VOUT３３０電圧が９V以下に落ちるようになると、N５５ノードの電圧値も１．０V以下になって演算増幅器AMP７２に入力されると、このとき基準電圧１．０VであるノードN５１と比較されてノードN５７の電圧は高くなって、これはｐＭＯＳトランジスタPM７１をターンオフ(Turn Off)させてVOUT３３０の電圧を上昇させるようになる。このような動作を繰り返すと、目標として設定した９Vが持続的に出力されるレギュレータ動作をするようになる。図１１は実施例のチャージポンプ及びレギュレータによるポジティブ高電圧シミュレーション結果図である。
【００５４】
ネガティブチャージポンプ動作時にVPP３１０にVSSが印加されて、その動作はポジティブ高電圧チャージポンプと反対に理解すると良い。
【００５５】
このとき、ネガティブ高電圧VEE３２０と電源VSSであるVEE３１０はポンプスイッチ４４０に入力される。図７に示すように、電源VSSであるVPP３１０はｐＭＯＳトランジスタPM０６１１とｎＭＯＳトランジスタNM２６１２のゲートに印加されてｐＭＯＳトランジスタPM０６１１をターンオン(Turn On)させて、ノードＮ４１をVDDに印加してｎＭＯＳトランジスタNM０６２０をターンオン(Turn On)させてVOUT３３０にネガティブ高電圧VEE３２０を出力する。
【００５６】
また、ネガティブ高電圧VEE３２０はｎＭＯＳトランジスタNM１６１７をターンオフ(Turn Off)させて、VSSであるVPP３１０はｐＭＯＳトランジスタPM３６１６をターンオン(Turn On)させてノードＮ４４にVDDを印加する。これによって、ｎＭＯＳトランジスタNM６６１８はターンオン(Turn On)されてノードＮ４２にネガティブ高電圧VEE３２０が印加されてｎＭＯＳトランジスタNM５６１９をターンオフ(Turn Off)させるようになる。図９は実施例のチャージポンプによるネガティブ高電圧シミュレーション結果図である。
【００５７】
ネガティブ高電圧が出力されるVOUT３３０はレギュレータ４５０に入力される。レギュレータ４５０には基準電圧として１．０VがVREF３４０に入力される。図１０に示すように、VREF３４０は演算増幅器AMP７１に入力されて、等価の抵抗を有したＲ１１とＲ１２によってノードＮ５１はVREF３４０のような電圧が生成されて、ノードＮ５２には２VREFの電圧が生成されるようになる。このとき、Ｎ５１ノードの電圧は演算増幅器AMP７２に入力される。
【００５８】
ネガティブチャージポンプ動作時VSSであるVPP３１０はインバーターINV７１に入力されてノードＮ５８をVDDに印加してｎＭＯＳトランジスタNM７１のゲートに印加されてターンオン(Turn On)させる。ノードＮ５３の電圧をノードＮ５６に印加して演算増幅器AMP７２に入力される。このとき、ネガティブ高電圧であるVEE３２０はｎＭＯＳトランジスタNM７２のゲートに入力されてターンオフ(Turn Off)される。
【００５９】
ネガティブ高電圧は、VOUT３３０に入力されて抵抗Ｒ１６、Ｒ１５、Ｒ１４、Ｒ１３、Ｒ１２とＲ１１によって分配される。等価の抵抗Ｒ１５、Ｒ１４、Ｒ１３、Ｒ１２とＲ１１をＲとしたとき、所望する出力電圧に合わせてＲ１６の値を決めると良い。
【００６０】
たとえば、ネガティブ高電圧-９Vを生成するためにはＲ１６を８Ｒに合わせると良い。ネガティブ高電圧が-９V以下になると抵抗分配によってＮ５３ノードは１．０V以上上昇するようになって、このときターンオン(Turn On)されたｎＭＯＳトランジスタNM７１を通じて演算増幅器AMP７２に入力されるが、このとき基準電圧１．０VであるノードＮ５１と比較されてノードＮ５７の電圧は低くなって、これはｐＭＯＳトランジスタPM７１をターンオン(Turn On)させながらチャージポンプに昇圧されたVOUT３３０をVDDにディスチャージ(Discharge)させて-９V以上になる。
【００６１】
VOUT３３０電圧が-９V以上になると、Ｎ５３ノードの電圧値も１．０V以下になって演算増幅器AMP７２に入力されると、このとき基準電圧１．０VであるノードＮ５１と比較されてノードＮ５７の電圧は高くなって、これはｐＭＯＳトランジスタPM７１をターンオフ(Turn Off)させてVOUT３３０の電圧を-９V以下で下降させるようになる。このような動作を繰り返せば目標として設定した-９Vが持続的に出力されるレギュレータ動作をするようになる。図１２は実施例のチャージポンプ及びレギュレータによるネガティブ高電圧シミュレーション結果図である。
【００６２】
実施例による半導体素子の電圧調節装置によると、ポジティブ高電圧チャージポンプとネガティブ高電圧チャージポンプを一つのポンプ(Pump)回路で具現することで、小型化されたシステムオンチップ(System On Chip)を支援することができる。
【００６３】
また、ポンプ別に必要であったレギュレータを一つのレギュレータで所望する出力を生成することで、チップ大きさを減少させて原価を節減することができる。
【００６４】
また、一つのチャージポンプを使用してポジティブ高電圧とネガティブ高電圧を生成することで、生産性を向上させることができる。
【００６５】
また、ポジティブ及びネガティブチャージポンプを個別的に開発した従来の方式に比べて、一つのチャージポンプのみを開発することで、開発期間を縮めることができる效果がある。
【００６６】
以上では本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであると、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６７】
【図１】従来技術(Related Art)のポジティブ高電圧チャージポンプ(Positive High Voltage Charge Pump)回路図である。
【図２】従来技術のクロック入力図である。
【図３】従来技術のポジティブ高電圧チャージポンプのシミュレーション(Simulation)結果図である。
【図４】従来技術のネガティブ高電圧チャージポンプ(Negative High Voltage Charge Pump)回路図である。
【図５】従来技術のネガティブ高電圧チャージポンプのシミュレーション結果図である。
【図６Ａ】実施例による半導体素子の電圧調節装置を示したブロック図である。
【図６Ｂ】実施例による半導体素子の電圧調節装置を示した回路図である。
【図７】実施例によるポンプスイッチ(Pump Switch)回路図である。
【図８】実施例によるチャージポンプによるポジティブ高電圧シミュレーション(Positive High Voltage Simulation)結果図である。
【図９】実施例による、チャージポンプによるネガティブ高電圧シミュレーション(Negative High Voltage Simulation)結果図である。
【図１０】実施例による、レギュレータ回路図である。
【図１１】実施例による、チャージポンプ及びレギュレータによるポジティブ高電圧シミュレーション(Positive High Voltage Simulation)結果図である。
【図１２】実施例による、チャージポンプ及びレギュレータによるネガティブ高電圧シミュレーション(Negative High Voltage Simulation)結果図である。
【符号の説明】
【００６８】
１１  第２入出力部、  １２  第１入出力部、  ２０  電圧昇圧部。 
【図１】
2008141947.tif 000003
【図２】
2008141947.tif 000004
【図４】
2008141947.tif 000005
【図６Ａ】
2008141947.tif 000006
【図６Ｂ】
2008141947.tif 000007
【図７】
2008141947.tif 000008
【図１０】
2008141947.tif 000009
【図３】
2008141947.tif 000010
【図５】
2008141947.tif 000011
【図８】
2008141947.tif 000012
【図９】
2008141947.tif 000013
【図１１】
2008141947.tif 000014
【図１２】
2008141947.tif 000015