(57)【要約】【課題】本発明は、画像表示装置及び画像表示方法に関し、特にアナログ駆動方式とメモリ駆動方式とで動作を切り換える画像表示装置に適用して、簡易な構成で開口窓を十分に大きくすることができるようにする。【解決手段】本発明は、アナログ駆動方式で画素を信号線に接続するスイッチ回路をメモリ方式で画素をメモリ部に接続するスイッチ回路Ｑ３、Ｑ４で兼用する。【選択図】        図１
2008256762.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に画素を配置した表示部と、前記表示部の走査線に駆動信号を出力する垂直駆動部と、入力画像データに応じて前記表示部の信号線に駆動信号を出力する水平駆動部とを有する画像表示装置において、
アナログ駆動方式とメモリ方式とで前記画素の駆動を切り換え、
前記水平駆動部は、
前記アナログ駆動方式において、前記入力画像データをディジタルアナログ変換処理して生成した前記駆動信号を前記信号線に出力し、
前記メモリ方式において、前記入力画像データを前記信号線に振り分けて前記信号線を前記入力画像データの論理レベルに設定し、
前記表示部は、
前記入力画像データの論理レベルを記録するメモリ部を有し、
前記メモリ方式において、前記信号線に出力される前記入力画像データの論理レベルを前記メモリ部に設定した後、前記メモリ部を前記画素に接続し、前記入力画像データの論理レベルに応じた階調に前記画素の階調を設定し、
前記アナログ駆動方式において、前記信号線を前記画素に接続し、前記信号線の信号レベルに応じた階調に前記画素の階調を設定し、
前記メモリ方式において、前記メモリ部を前記画素に接続するスイッチ回路を、前記アナログ駆動方式において、前記信号線を前記画素に接続するスイッチ回路に兼用した
ことを特徴とする画像表示装置。
【請求項２】
前記表示部は、
前記メモリ部を信号線に接続するメモリ部設定用のスイッチ回路と、
前記メモリ部に設定された論理レベルに応じて位相が異なる１組の駆動信号の一方を選択出力する第１のスイッチ回路と、
前記第１のスイッチ回路と相補的にオンオフ動作し、前記１組の駆動信号の他方を選択出力する第２のスイッチ回路と、
前記第１及び第２のスイッチ回路を前記画素に接続し、前記画素の階調を前記メモリ部の設定に応じた階調に設定する画素用のスイッチ回路とを有し、
前記画素用のスイッチ回路が、前記メモリ方式において、前記メモリ部を前記画素に接続するスイッチ回路である
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記水平駆動回路は、
前記メモリ方式において、前記入力画像データを前記表示部の信号線に振り分けて前記信号線に出力した後、前記１組の駆動信号の一方を出力し、
前記アナログ駆動方式において、前記信号線を前記メモリ部の初期設定用の論理レベルに設定した後、前記駆動信号を出力し、
前記表示部は、
前記メモリ方式において、前記信号線に出力される前記１組の駆動信号の一方を前記第１のスイッチ回路で選択出力し、
前記アナログ駆動方式において、前記メモリ部に前記初期設定用の論理レベルを設定して前記第１のスイッチ回路をオン状態に設定した後、前記第１のスイッチ回路、前記画素用のスイッチ回路を介して前記信号線を前記画素に接続する
ことを特徴とする請求項２に記載の画像表示装置。
【請求項４】
前記表示部は、
複数の前記画素に対して前記メモリ部が１つ設けられ、
前記アナログ駆動方式において、前記複数の画素を時分割で前記信号線に接続し、前記複数の画素の階調を時分割で設定し、
前記メモリ方式において、前記複数の画素の全部又は一部を前記メモリ部に接続し、前記複数の画素の全部又は一部の階調を前記メモリ部に設定された論理レベルに対応する階調に設定する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記複数の画素が、カラー画像の１画素を構成するサブ画素である
ことを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記表示部は、
複数の前記画素に対して前記メモリ部が１つ設けられ、
前記アナログ駆動方式において、前記複数の画素を時分割で前記信号線に接続し、前記複数の画素の階調を時分割で設定し、
前記メモリ方式において、前記複数の画素の全部又は一部を前記メモリ部に接続し、前記複数の画素の全部又は一部の階調を前記メモリ部に設定された論理レベルに対応する階調に設定し、
前記画素用のスイッチ回路は、
前記複数の画素の少なくとも１つと前記第１及び第２のスイッチ回路とを接続するダブルゲート方式による第１及び第２のトランジスタと、
ゲート信号によりオンオフ動作して、前記第１及び第２のトランジスタ間と前記複数の画素の残りの画素とを接続するトランジスタとを有する
ことを特徴とする請求項２に記載の画像表示装置。
【請求項７】
前記メモリ方式において、一定周期で、前記メモリ部への論理レベルの設定を繰り返す
ことを特徴とする請求項１に記載の画像表示装置。
【請求項８】
前記画素は、
液晶セルであり、
前記表示部は、
前記アナログ駆動方式において、前記信号線を前記画素に接続することにより、前記液晶セルの端子電圧を前記信号線の信号レベルに設定し、前記信号線の信号レベルに応じた階調に前記画素の階調を設定し、
前記画像表示装置は、
前記アナログ駆動方式において、前記液晶セルの共通電極に印加する電圧をオフセットさせて、前記液晶セルの端子電圧を前記信号線の信号レベルに設定する際に発生する電圧降下を補正する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項９】
前記画像表示装置は、
前記メモリ方式では、前記液晶セルの共通電極に印加する電圧をオフセットさせないようにし、
前記オフセットの開始及び終了を、メモリ方式による期間で実行する
ことを特徴とする請求項８に記載の画像表示装置。
【請求項１０】
前記画像表示装置は、
前記アナログ駆動方式において、前記メモリ部への前記初期設定用の論理レベルの設定を一定の周期で繰り返す
ことを特徴とする請求項３に記載の画像表示装置。
【請求項１１】
前記入力画像データの垂直ブランキング期間又は水平ブランキング期間で、前記メモリ部に前記初期設定用の論理レベルを設定する
ことを特徴とする請求項１０に記載の画像表示装置。
【請求項１２】
前記画素が、前記走査線に沿った方向に細長く形成され、
前記複数の画素が、前記信号線に沿った方向に連続する画素である
ことを特徴とする請求項４に記載の画像表示装置。
【請求項１３】
マトリックス状に画素を配置した表示部と、前記表示部の走査線に駆動信号を出力する垂直駆動部と、入力画像データに応じて前記表示部の信号線に駆動信号を出力する水平駆動部とを有する画像表示装置の画像表示方法において、
アナログ駆動方式とメモリ方式とで前記画素の駆動を切り換え、
前記水平駆動部は、
前記アナログ駆動方式において、前記入力画像データをディジタルアナログ変換処理して生成した前記駆動信号を前記信号線に出力し、
前記メモリ方式において、前記入力画像データを前記信号線に振り分けて前記信号線を前記入力画像データの論理レベルに設定し、
前記表示部は、
前記入力画像データの論理レベルを記録するメモリ部を有し、
前記画像表示方法は、
前記メモリ方式において、前記信号線に出力される前記入力画像データの論理レベルを前記メモリ部に設定した後、前記メモリ部を前記画素に接続し、前記入力画像データの論理レベルに応じた階調に前記画素の階調を設定するメモリ方式のステップと、
前記アナログ駆動方式において、前記信号線を前記画素に接続し、前記信号線の信号レベルに応じた階調に前記画素の階調を設定するアナログ駆動方式のステップとを有し、
前記メモリ方式において、前記メモリ部を前記画素に接続するスイッチ回路を、前記アナログ駆動方式において、前記信号線を前記画素に接続するスイッチ回路に兼用する
ことを特徴とする画像表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及び画像表示方法に関し、特にアナログ駆動方式とメモリ方式とで動作を切り換える画像表示装置に適用することができる。本発明は、アナログ駆動方式で画素を信号線に接続するスイッチ回路を、メモリ方式で画素をメモリ部に接続するスイッチ回路で兼用することにより、簡易な構成で開口窓を十分に大きくすることができるようにする。
【背景技術】
【０００２】
従来、液晶表示装置は、表示に供する画素である液晶セルと、この液晶セルの駆動回路とにより画素部が形成され、この画素部をマトリックス状に配置して画像を表示する表示部が形成される。液晶表示装置は、この表示部に、ライン単位で走査線が設けられ、また走査線と直交するように列毎に信号線が設けられる。液晶表示装置は、走査線により各画素部を順次制御して各画素部の液晶セルを信号線に接続し、各液晶セルの階調を信号線の信号レベルで決まる階調に設定する。これにより液晶表示装置は、所望の画像を表示する。以下、信号線を液晶セルに接続して液晶セルの階調を設定する方法をアナログ駆動方式と呼ぶ。
【０００３】
これに対して特開平９−２４３９９５号公報等には、各画素にメモリを設け、このメモリの記録に従って各画素を駆動する構成が開示されている。以下、この方式をメモリ方式と呼ぶ。このメモリ方式によれば、一旦、各画素の階調を設定すれば、各画素に対する階調設定処理を省略することができることから、アナログ駆動方式に比して消費電力を低減することができる。
【０００４】
ところでアナログ駆動方式とメモリ方式との双方に対応可能に構成すれば便利であると考えられる。具体的には、例えば動画像、静止画像の表示においては、アナログ駆動方式を採用し、例えばモノクロの文書の表示ではメモリ方式を採用することにより、多階調で動画、静止画を表示可能として、消費電力を低減することができる。以下、アナログ駆動方式とメモリ方式との双方に対応可能な方式を共用方式と呼ぶ。
【０００５】
この共用方式では、図２３に示すように、メモリ方式による画素部に、メモリ方式とアナログ駆動方式とを切り換えるスイッチ回路を設けて画素部１を構成し、この画素部１の構成に対応するように走査線の駆動回路、信号線の駆動回路を構成することが考えられる。
【０００６】
すなわち画素部１において、ＮＭＯＳトランジスタＱ１、Ｑ２は、アナログ駆動方式を選択するダブルゲート方式のスイッチ回路であり、ゲート信号ＤＡＴＥＡによりオン動作して信号線ＳＩＧを液晶セル２、保持容量Ｃｓに接続する。これによりこの図２３において破線で示すように、アナログ駆動方式では、液晶セル２、保持容量Ｃｓの一端の電位が信号線ＳＩＧの信号レベルに設定され、この信号線ＳＩＧの信号レベルに応じた階調に液晶セル２の階調が設定される。なお保持容量Ｃｓは、他端を走査線に接続し、この走査線はＣＳ駆動回路に接続されて、図２４（Ａ）に示すように、プリチャージの処理に係る駆動信号ＣＳが供給される。また液晶セル２は、他端の共通電極に、駆動信号ＣＳに連動して信号レベルが切り換わる駆動電源ＶＣＯＭが各液晶セル２に共通に供給される。
【０００７】
また画素部１において、ＮＭＯＳトランジスタＱ３、Ｑ４は、メモリ方式を選択するダブルゲート方式のスイッチ回路であり、ゲート信号ＲＭによりオン動作し、メモリ部３の設定に応じて駆動信号ＦＲＰ、ＸＦＲＰを選択出力するＮＭＯＳトランジスタＱ５、Ｑ６を液晶セル２、保持容量Ｃｓに接続する。ここで駆動信号ＦＲＰ、ＸＦＲＰは、図２４（Ｂ）及び（Ｃ）に示すように、それぞれプリチャージの処理に係る駆動信号ＣＳと同相及び逆相の駆動信号である。これによりこの画素部１は、アナログ駆動方式におけるトランジスタＱ１及びＱ２によるスイッチ回路に代えて、トランジスタＱ３及びＱ４によるスイッチ回路をオン動作させて、メモリ方式により液晶セル２を駆動する。
【０００８】
なおメモリ部３は、ゲート及びドレインがそれぞれ共通に接続されたＮＮＭＯＳトランジスタＱ７及びＰＭＯＳトランジスタＱ８からなるＣＭＯＳインバーターと、同様のＮＭＯＳトランジスタＱ９及びＰＭＯＳトランジスタＱ１０からなるＣＭＯＳインバーターとによるＳＲＡＭ（Static Random Access Memory ）構成により、信号線ＳＩＧの論理レベルによる出力ＲＡＭと、この出力ＲＡＭと逆の論理レベルによる反転出力を出力するメモリであり、ゲート信号ＧＡＴＥＤによりオン動作するＮＭＯＳトランジスタＱ１１を介して信号線ＳＩＧに接続されて信号線ＳＩＧの論理レベルが記録される。またトランジスタＱ５及びＱ６は、それぞれメモリ部３の反転出力、出力ＲＡＭをゲートに入力し、これら反転出力、出力ＲＡＭの論理レベルに応じて相補的にオン動作して、駆動信号ＸＦＲＰ、ＦＲＰをトランジスタＱ３、Ｑ４によるスイッチ回路に出力する。
【０００９】
ところでこの図２３に示す共用方式の画素部では、メモリ方式の画素部１に、メモリ方式とアナログ駆動方式とを切り換えるスイッチ回路が設けられていることから、トランジスタ及び走査線の数が多く、構成が煩雑になり、さらには液晶セル２の開口窓が小さくなる問題がある。
【特許文献１】特開平９−２４３９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は以上の点を考慮してなされたもので、メモリ方式とアナログ駆動方式との双方に対応可能に画素部を構成して、簡易な構成で開口窓を十分に大きくすることができる画像表示装置及び画像表示方法を提案しようとするものである。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため請求項１の発明は、マトリックス状に画素を配置した表示部と、前記表示部の走査線に駆動信号を出力する垂直駆動部と、入力画像データに応じて前記表示部の信号線に駆動信号を出力する水平駆動部とを有する画像表示装置に適用して、アナログ駆動方式とメモリ方式とで前記画素の駆動を切り換え、前記水平駆動部は、前記アナログ駆動方式において、前記入力画像データをディジタルアナログ変換処理して生成した前記駆動信号を前記信号線に出力し、前記メモリ方式において、前記入力画像データを前記信号線に振り分けて前記信号線を前記入力画像データの論理レベルに設定し、前記表示部は、前記入力画像データの論理レベルを記録するメモリ部を有し、前記メモリ方式において、前記信号線に出力される前記入力画像データの論理レベルを前記メモリ部に設定した後、前記メモリ部を前記画素に接続し、前記入力画像データの論理レベルに応じた階調に前記画素の階調を設定し、前記アナログ駆動方式において、前記信号線を前記画素に接続し、前記信号線の信号レベルに応じた階調に前記画素の階調を設定し、前記メモリ方式において、前記メモリ部を前記画素に接続するスイッチ回路を、前記アナログ駆動方式において、前記信号線を前記画素に接続するスイッチ回路に兼用する。
【００１２】
また請求項１３の発明は、マトリックス状に画素を配置した表示部と、前記表示部の走査線に駆動信号を出力する垂直駆動部と、入力画像データに応じて前記表示部の信号線に駆動信号を出力する水平駆動部とを有する画像表示装置の画像表示方法に適用して、アナログ駆動方式とメモリ方式とで前記画素の駆動を切り換え、前記水平駆動部は、前記アナログ駆動方式において、前記入力画像データをディジタルアナログ変換処理して生成した前記駆動信号を前記信号線に出力し、前記メモリ方式において、前記入力画像データを前記信号線に振り分けて前記信号線を前記入力画像データの論理レベルに設定し、前記表示部は、前記入力画像データの論理レベルを記録するメモリ部を有し、前記画像表示方法は、前記メモリ方式において、前記信号線に出力される前記入力画像データの論理レベルを前記メモリ部に設定した後、前記メモリ部を前記画素に接続し、前記入力画像データの論理レベルに応じた階調に前記画素の階調を設定するメモリ方式のステップと、前記アナログ駆動方式において、前記信号線を前記画素に接続し、前記信号線の信号レベルに応じた階調に前記画素の階調を設定するアナログ駆動方式のステップとを有し、前記メモリ方式において、前記メモリ部を前記画素に接続するスイッチ回路を、前記アナログ駆動方式において、前記信号線を前記画素に接続するスイッチ回路に兼用する。
【００１３】
請求項１又は請求項１３の構成によれば、メモリ方式において、メモリ部を画素に接続するスイッチ回路を、アナログ駆動方式において、信号線を画素に接続するスイッチ回路に兼用することにより、スイッチ回路の数を低減して１つの画素に係る構成を簡略化することができ、また画素の開口窓を大きくすることができる。
【発明の効果】
【００１４】
本発明によれば、メモリ方式とアナログ駆動方式との双方に対応可能に画素部を構成して、簡易な構成で開口窓を十分に大きくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１６】
（１）実施例１の構成
図２は、本発明の実施例１に係る画像表示装置を示すブロック図である。この画像表示装置１１は、例えば図示しないチューナー部、外部機器等から出力されるビデオデータによる動画像、静止画像をアナログ駆動方式により表示部１３で表示し、また各種メニュー画像等をメモリ方式により表示部１３で表示する。
【００１７】
この画像表示装置１１において、インターフェース（ＩＦ）１２は、各画素の階調を順次示すシリアルデータによる画像データＳＤＩ、この画像データＳＤＩに同期したシステムクロックＳＣＫ、垂直同期信号に同期したタイミング信号ＳＣＳを入力する。なおここでこの画像データＳＤＩは、アナログ駆動方式により表示部１３で表示する画像データである。またインターフェース１２は、コントローラ１４から、メモリ方式により表示部１３で表示する２値の画像データＤＶを入力し、これら入力した画像データＳＤＩ、ＤＶ、各種信号をコントローラ１４の制御に従って水平駆動部１５、タイミングジェネレータ（ＴＧ）１６に出力する。
【００１８】
タイミングジェネレータ１６は、コントローラ１４の制御により、メモリ方式、アナログ駆動方式で必要な各種のタイミング信号を水平駆動部１５、垂直駆動部１７に出力する。また表示部１３に液晶セルの共通電極用の駆動電源ＶＣＯＭを出力する。なおこの実施例において液晶セルは、反射型、透過型、反射型と透過型の併用型の何れをも適用することができる。
【００１９】
水平駆動部１５は、コントローラ１４の制御によりアナログ駆動方式とメモリ方式とで動作を切り換え、アナログ駆動方式では、インターフェース１２から入力される画像データＳＤＩを順次各信号線ＳＩＧに振り分けてディジタルアナログ変換処理し、フィールド反転、フレーム反転、ライン反転等による各信号線ＳＩＧの駆動信号を生成する。水平駆動部１５は、アナログ駆動方式では、この駆動信号を表示部１３の各信号線ＳＩＧに出力する。
【００２０】
また水平駆動部１５は、メモリ方式では、コントローラ１４から出力される２値の画像データを対応する信号線ＳＩＧに出力して信号線ＳＩＧを対応する入力画像データの論理レベルに設定した後、所定の駆動信号ＸＣＳを信号線に出力する。なお以下において、アナログ駆動方式により信号線ＳＩＧに出力する駆動信号、メモリ方式により各信号線ＳＩＧに出力する画像データを、適宜、信号線ＳＩＧの符号を流用して示す。
【００２１】
垂直駆動部１７は、コントローラ１４の制御によりアナログ駆動方式とメモリ方式とで動作を切り換え、表示部１３の走査線に所定の駆動信号を出力する。
【００２２】
表示部１３は、水平駆動部１５、垂直駆動部１７から出力される各種の信号により動作し、画像データＳＤＩ又はＤＶによる画像を表示する。表示部１３は、図２３との対比により図１に示す画素部２１をマトリックス状に配置して形成される。ここでこの画素部２１は、アナログ駆動方式において、信号線ＳＩＧを液晶セル２に接続するトランジスタＱ１、Ｑ２によるスイッチ回路が省略され、メモリ方式を選択するトランジスタＱ３、Ｑ４によるスイッチ回路のトランジスタＱ５、Ｑ６側端が、直接、信号線ＳＩＧに接続される。画素部２１は、これらスイッチ回路に関する構成が異なる点を除いて、図２３の画素部１と同一に構成される。従って図１において、図２３と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００２３】
ここでトランジスタＱ５、Ｑ６は、アナログ駆動方式において、液晶セル２の端子電圧を信号線ＳＩＧの信号レベルに設定する期間の間に、共にオン動作しないように、垂直駆動部１７により、駆動信号ＦＲＰ、ＸＦＲＰの供給が停止され、この駆動信号ＦＲＰ、ＸＦＲＰを供給する走査線の信号レベルがトランジスタＱ５、Ｑ６をオフ動作させる所定電圧ＯＦＦに設定される。またこの期間の間、垂直駆動部１７によってゲート信号ＲＭによりトランジスタＱ３、Ｑ４によるスイッチ回路がオン状態に切り換えられる。これによりこの図１において破線により示すように、画素部２１は、アナログ駆動方式では、液晶セル２、保持容量Ｃｓの一端の電位が信号線ＳＩＧの信号レベルに設定され、この信号線ＳＩＧの信号レベルに応じた階調に液晶セル２の階調が設定される。
【００２４】
これに対してメモリ方式において、メモリ部３に画像データＤＶを設定する場合、画素部２１は、トランジスタＱ３、Ｑ４によるスイッチ回路がオフ状態に設定され、また駆動信号ＦＲＰ、ＸＦＲＰを供給する走査線が所定のオフ電圧ＯＦＦに設定されてトランジスタＱ５、Ｑ６がオフ状態に設定される。またトランジスタＱ１１がオン状態に切り換えられ、これにより信号線ＳＩＧの論理レベルがメモリ部３に設定される。
【００２５】
続いてメモリ方式では、信号線ＳＩＧの水平駆動部１５側端がハイインピーダンスの状態に保持され、トランジスタＱ３、Ｑ４によるスイッチ回路がオン状態に切り換えられ、またトランジスタＱ５、Ｑ６に駆動信号ＦＲＰ、ＸＦＲＰの供給が開始される。これにより画素部２１は、メモリ部３に設定された論理レベルに応じて、プリチャージの処理に係る駆動信号ＣＳと同相の駆動信号ＦＲＰ又は駆動信号ＣＳと逆相の駆動信号ＸＦＲＰが選択的に液晶セル２に印加され、液晶セル２の階調が画像データＤＶで決まる階調に設定される。
【００２６】
なお水平駆動部１５、垂直駆動部１７は、この画素部３１の構成に対応して、ライン順次で各画素部３１の階調を設定するように、信号線ＳＩＧの信号レベル、論理レベルを順次設定し、各ラインの走査線に出力する駆動信号を順次切り換える。
【００２７】
（２）実施例の動作
以上の構成において、この画像表示装置１１では（図２）、チューナー部、外部機器等から出力されるビデオデータによる動画像、静止画像を表示する場合、コントローラ１４による各部の制御により、インターフェース１２に入力される画像データＳＤＩが水平駆動部１５に入力され、ここで画像データＳＤＩがディジタルアナログ変換処理されてフィールド反転、フレーム反転、ライン反転等による信号線ＳＩＧの駆動信号が生成される。画像表示装置１１では、この場合、コントローラ１４によりアナログ駆動方式が選択され、メモリ方式において、プリチャージの処理に係る駆動信号ＣＳと同相の駆動信号ＦＲＰ又は逆相の駆動信号ＸＦＲＰを選択するトランジスタＱ５、Ｑ６が共にオフ状態に設定された状態で、トランジスタＱ３、Ｑ４によるスイッチ回路がオン状態に設定され、これによりトランジスタＱ３、Ｑ５を介して信号線ＳＩＧが液晶セル２に接続され、液晶セル２の端子電圧が信号線ＳＩＧの信号レベルに設定される。これによりアナログ駆動方式において、画像表示装置１１は、画像データＳＤＩによる動画像、静止画像が多階調により表示部１３で表示される。
【００２８】
これに対してコントローラ１４によるメニュー画像等を表示する場合、インターフェース１２を介して、コントローラ１４から出力される２値の画像データＤＶが水平駆動部１５に入力される。画像表示装置１１では、この画像データＤＶの論理レベルに応じて信号線ＳＩＧの論理レベルが順次設定され、この信号線ＳＩＧの論理レベルに影響を与えないようにトランジスタＱ５、Ｑ６がオフ状態に設定された状態で、トランジスタＱ１１がオン状態に切り換えられ、これによりトランジスタＱ７〜Ｑ１０によるメモリ部３に信号線ＳＩＧが接続され、信号線ＳＩＧの論理レベルがメモリ部３に設定される。
【００２９】
またその後、トランジスタＱ５、Ｑ６にプリチャージの処理に係る駆動信号ＣＳと同相の駆動信号ＦＲＰ又は逆相の駆動信号ＸＦＲＰが供給され、メモリ部３に設定された論理レベルによりこれらトランジスタＱ５又はＱ６が選択的にオン状態に設定され、駆動信号ＦＲＰ又はＸＦＲＰがトランジスタＱ３、Ｑ４によるスイッチ回路を介して液晶セル２に印加される。これにより画像表示装置１１では、メモリ方式により表示部１３でメニュー画面等を表示することができる。
【００３０】
しかして図２３の構成とこの実施例に係る図１の画素部２１とを比較すると、アナログ駆動方式を選択するトランジスタＱ１、Ｑ２によるスイッチ回路を省略して、このスイッチ回路をメモリ方式側のトランジスタＱ３、Ｑ４によるスイッチ回路で兼用していることにより、画素部を構成するトランジスタの数を１１個から９個に低減することができる。従ってトランジスタの数を少なくした分、構成を簡略化し、液晶セルにおける開口窓を大きくすることができる。
【００３１】
（３）実施例の効果
以上の構成によれば、アナログ駆動方式とメモリ方式との双方に対応可能に画素部を構成する場合に、メモリ方式を選択するスイッチ回路を、アナログ駆動方式を選択するスイッチ回路に兼用することにより、構成を簡略化し、開口窓を大きくすることができる。
【００３２】
すなわちメモリ部３を信号線ＳＩＧに接続して信号線ＳＩＧに出力される入力画像データＤＶの論理レベルをメモリ部３に設定するトランジスタＱ１１によるスイッチ回路と、このメモリ部３に設定された論理レベルに応じて位相が異なる駆動信号ＣＳ、ＸＣＳを選択出力するトランジスタＱ５、Ｑ６によるスイッチ回路と、このトランジスタＱ５、Ｑ６によるスイッチ回路を液晶セル２に接続して、液晶セル２の階調をメモリ部３の設定に応じた階調に設定するトランジスタＱ３、Ｑ４によるスイッチ回路を画素部に設けるようにして、このトランジスタＱ３、Ｑ４によるスイッチ回路をアナログ駆動方式において信号線ＳＩＧを液晶セル２に接続するスイッチ回路に兼用することにより、構成を簡略化し、開口窓を大きくすることができる。
【実施例２】
【００３３】
図３は、本発明の実施例２の画像表示装置における画素部の構成を示す接続図である。この実施例の画像表示装置は、この図３に示す画素部３１により表示部が形成され、この画素部３１に対応するように垂直駆動部及び水平駆動部が構成される点を除いて、実施例１の画像表示装置と同一に構成される。従ってこの図３において、図１及び図２３と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００３４】
この画素部３１では、トランジスタＱ６が信号線ＳＩＧに接続され、信号線ＳＩＧを介して、プリチャージ用の駆動信号ＣＳと逆相の駆動信号ＸＣＳがトランジスタＱ６に供給される。
【００３５】
図４及び図５に示すように、画素部３１は、アナログ駆動方式では、信号線ＳＩＧに接続されたトランジスタＱ６が選択的にオン動作するように、事前に信号線ＳＩＧを介してメモリ部３に初期設定用の論理レベル「Ｈ」が設定される（図４（Ｅ）及び（Ｆ））。画素部３１は、この状態でゲート信号ＧＡＴＥＡによりトランジスタＱ３、Ｑ４がオン動作し、トランジスタＱ６、Ｑ３、Ｑ４を介して液晶セル２が信号線ＳＩＧに接続され、液晶セル２の端子電圧が信号線ＳＩＧの信号レベルに設定される（図４（Ａ）〜（Ｃ））。なお図４において、符号ＰＩＸは、液晶セル２のトランジスタＱ４側端の電圧である。またこのアナログ駆動方式における事前のメモリ部３の設定は、後述するメモリ方式におけるメモリ部３の設定と同一の処理により実行される。
【００３６】
これに対してメモリ方式によりメモリ部３に信号線ＳＩＧの論理レベルを設定する場合、図６及び図７に示すように、画素部３１は、ゲート信号ＧＡＴＥＡによりトランジスタＱ３及びＱ４がオフ状態に設定された状態で（図６（Ｂ））、メモリ部３の電源電圧ＶＲＡＭが、信号線ＳＩＧのＨレベルに対応する電圧ＶＤＤに立ち下げられる（図６（Ｄ）及び（Ｆ））。その後、画素部３１は、信号線ＳＩＧを対応する画像データＤＶの論理レベルに設定した状態で（図６（Ａ））、トランジスタＱ１１がオン状態に設定され（図６（Ｅ））、これによりメモリ部３が信号線ＳＩＧに接続され、メモリ部３に信号線ＳＩＧの論理レベルが設定される（図６（Ｆ））。画素部３１は、その後、トランジスタＱ１１がオフ状態に設定された後（図６（Ｅ））、メモリ部３の電源電圧ＶＲＡＭが液晶セル２の駆動電圧に対応する電圧ＶＤＤ２に立ち上げられ（図６（Ｄ）及び（Ｆ））、これによりトランジスタＱ３、Ｑ４を介して液晶セル２に接続されるトランジスタＱ５、Ｑ６をオンオフ制御可能に設定される。
【００３７】
続いて画素部３１は、図８及び図９に示すように、信号線ＳＩＧにプリチャージ用の駆動信号ＣＳと逆相の駆動信号ＸＣＳが入力され（図８（Ａ）及び（Ｂ））、これによりメモリ部３に設定された信号線ＳＩＧの論理レベルに応じて、トランジスタＱ５又はＱ６が選択的にオン動作し、プリチャージ用の駆動信号ＣＳ又は逆相の駆動信号ＸＣＳがトランジスタＱ３及びＱ４によるスイッチ回路に入力される。
【００３８】
画素部３は、ゲート信号ＧＡＴＥＡによりトランジスタＱ３、Ｑ４がオン状態に設定され（図８（Ｃ））、これによりこのプリチャージ用の駆動信号ＣＳ又は逆相の駆動信号ＸＣＳが液晶セル２に印加され、メモリ部３に設定した信号線ＳＩＧの論理レベルに応じた２値の階調に液晶セル２が設定される。
【００３９】
この画素部３１の構成に対応して、水平駆動部及び垂直駆動部は、ライン順次で各画素部３１の階調を設定するように、信号線ＳＩＧの信号レベル、論理レベルを順次設定し、走査線、信号線の出力する駆動信号を順次切り換える。
【００４０】
すなわち水平駆動部は、アナログ駆動方式において、トランジスタＱ６がオン状態に設定するのに必要な初期設定用の論理レベルを信号線ＳＩＧに出力した後、各液晶セル２の階調を指示するアナログ信号による駆動信号を信号線ＳＩＧに出力する。これに対してメモリ方式において、１つの信号線ＳＩＧに接続された各画素部３１の論理レベルを時分割により出力した後、プリチャージ用の駆動信号ＣＳと逆相の駆動信号ＸＣＳを信号線ＳＩＧに出力する。なおアナログ駆動方式におけるメモリ部３の事前の設定においては、画像データＤＶによるメモリ部３の設定と同一に、ライン順次で実行してもよく、これに代えて全ラインでまとめて実行してもよい。
【００４１】
この実施例によれば、メモリ方式を選択するスイッチ回路を、アナログ駆動方式を選択するスイッチ回路で兼用するようにして、プリチャージ用の駆動信号の逆相の駆動信号を入力するトランジスタを介してアナログ駆動方式による信号線ＳＩＧの信号レベルを設定するようにしても、実施例１と同様にトランジスタ数を低減して構成を簡略化し、開口窓を大きくすることができる。またこの実施例では、図２３との対比により走査線の数を８本から５本に低減することができ、これによっても構成を簡略化し、開口窓を大きくすることができる。
【実施例３】
【００４２】
図１０は、本発明の実施例３の画像表示装置における画素部の構成を示す接続図である。この実施例の画像表示装置は、この図１０に示す画素部４１により表示部が形成され、さらにこの画素部４１に対応して垂直駆動部及び水平駆動部が構成される点を除いて、実施例２の画像表示装置と同一に構成される。従ってこの図１０において、図１、図３及び図２３と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００４３】
この実施例では、複数の液晶セルに共通に１つのメモリ部３が割り当てられ、メモリ方式では、これら複数の液晶セルの全て又は一部の階調をメモリ部３により設定する。この実施例では、この１つのメモリ部３が共通に割り当てられるこれら複数の液晶セルに、カラー画像の１つの画素を構成するサブ画素である赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂが割り当てられる。従ってこの実施例において、アナログ駆動方式の画像データＳＤＩは、サブ画素毎に供給されるのに対し、メモリ方式の画像データＤＶは、１つのメモリ部３毎に供給される。
【００４４】
すなわちこの画素部４１において、赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂは、それぞれ保持容量ＣｓＲ、ＣｓＧ、ＣｓＢと共に、それぞれトランジスタＱ４Ｒ、Ｑ４Ｇ、Ｑ４Ｂを介してトランジスタＱ３に接続され、このトランジスタＱ３がプリチャージ用駆動信号ＣＳの逆相の駆動信号ＸＣＳ、プリチャージ用駆動信号ＣＳを出力するトランジスタＱ５、Ｑ６に接続される。ここで青色の液晶セル２Ｂが接続されたトランジスタＱ４Ｂは、トランジスタＱ３と共に、青色の液晶セル２Ｂの駆動を制御する青色用のゲート信号ＧＡＴＥＢによりオンオフ動作するのに対し、それぞれ赤色、緑色の液晶セル２Ｒ、２Ｇが接続されたトランジスタＱ４Ｒ、Ｑ４Ｇは、それぞれ赤色、緑色の液晶セル２Ｒ、２Ｇの駆動を制御する赤色用及び緑色用のゲート信号ＧＡＴＥＲ、ＧＡＴＥＧによりオンオフ動作する。
【００４５】
画素部４１は、アナログ駆動方式では、図１１及び図１２に示すように、信号線ＳＩＧに接続されたトランジスタＱ６が選択的にオン動作するように、事前に信号線ＳＩＧを介してメモリ部３に初期設定用の論理レベル「Ｈ」が設定される（図１１（Ｄ）及び（Ｆ））。また信号線ＳＩＧには、順次赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂの階調を指示する駆動信号が時分割により出力される。画素部４１は、この状態で赤色用、緑色用、青色用のゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢが全て立ち上げられた後、信号線ＳＩＧの信号レベルが赤色の信号レベルに設定されている期間（符号Ｒで示す）で、赤色用のゲート信号ＧＡＴＥＲが立ち下げられ、これにより赤色の液晶セル２Ｒの端子電圧が信号線ＳＩＧの信号レベルに設定される（図１１（Ａ）〜（Ｃ１））。
【００４６】
また続いて画素部４１は、信号線ＳＩＧの信号レベルが緑色の信号レベルに設定されている期間（符号Ｇで示す）で、緑色用のゲート信号ＧＡＴＥＧが立ち下げられ、これにより緑色の液晶セル２Ｇの端子電圧が信号線ＳＩＧの信号レベルに設定される（図１１（Ａ）〜（Ｃ２））。また続いて画素部４１は、信号線ＳＩＧの信号レベルが青色の信号レベルに設定されている期間（符号Ｂで示す）で、青色用のゲート信号ＧＡＴＥＢが立ち下げられ、これにより青色の液晶セル２Ｂの端子電圧が信号線ＳＩＧの信号レベルに設定される（図１１（Ａ）〜（Ｃ３））。これにより画素部４１は、時分割により赤色、緑色、青色の液晶セル２Ｒ、２Ｇ、２Ｂの階調を設定する。なおこの図１０に示す構成では、トランジスタＱ３をオン動作させた状態で、赤色用及び緑色用のトランジスタＱ４Ｒ、Ｑ４Ｇを順次オンオフ動作させて、赤色、緑色の液晶セル２Ｒ、２Ｇに階調を設定するようにしてもよい。
【００４７】
これに対してメモリ方式によりメモリ部３に信号線ＳＩＧの論理レベルを設定する場合、図１３及び図１４に示すように、画素部４１は、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢによりトランジスタＱ３、Ｑ４Ｒ、Ｑ４Ｇ、Ｑ４Ｂがオフ状態に設定された状態で（図１３（Ｂ１）〜（Ｂ３））、メモリ部３の電源電圧ＶＲＡＭが、信号線ＳＩＧのＨレベルに対応する電圧ＶＤＤに立ち下げられる（図１３（Ｄ）及び（Ｆ））。その後、画素部４１は、信号線ＳＩＧの信号レベルを対応する画像データＤＶの論理レベルに設定した状態で（図１３（Ａ））、トランジスタＱ１１がオン状態に設定され（図１３（Ｅ））、これによりメモリ部３が信号線ＳＩＧに接続され、メモリ部３に信号線ＳＩＧの論理レベルが設定される（図１３（Ｆ））。画素部４１は、その後、トランジスタＱ１１がオフ状態に設定された後（図１３（Ｅ））、メモリ部３の電源電圧ＶＲＡＭが液晶セル２Ｒ、２Ｇ、２Ｂの駆動電圧に対応する電圧ＶＤＤ２に立ち上げられ（図１３（Ｄ）及び（Ｆ））、これによりトランジスタＱ５、Ｑ６をオンオフ制御可能に設定される。
【００４８】
続いて画素部４１は、図１５及び図１６に示すように、信号線ＳＩＧにプリチャージ用の駆動信号ＣＳと逆相の駆動信号ＸＣＳが入力され（図１５（Ａ）及び（Ｂ））、メモリ部３に設定された信号線ＳＩＧの論理レベルに応じて、トランジスタＱ５又はＱ６が選択的にオン動作し、プリチャージ用の駆動信号ＣＳ又は逆相の駆動信号ＸＣＳがトランジスタＱ３に入力される。
【００４９】
画素部４１は、その後、ゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢによりトランジスタＱ３、Ｑ４Ｒ、Ｑ４Ｇ、Ｑ４Ｂがオン状態に設定され（図１５（Ｃ１）〜（Ｃ３））、これによりメモリ部３に設定した信号線ＳＩＧの論理レベルに応じた２値の階調による白黒画像が表示部で表示される。なおこの場合に、全てのトランジスタＱ３、Ｑ４Ｒ、Ｑ４Ｇ、Ｑ４Ｂをオン動作させる代わりに、青色用のゲート信号ＧＡＴＥＢによりトランジスタＱ３、Ｑ４Ｂだけオン動作させ、メモリ部３の設定に応じた２値の階調による青色の画像を表示するようにしてもよい。また赤色用及び青色用のゲート信号ＧＡＴＥＲ、ＧＡＴＥＢによりトランジスタＱ３、Ｑ４Ｒ、Ｑ４Ｂのみオン動作させ、マゼンタ色の画像を表示するようにしてもよく、緑色用及び青色用のゲート信号ＧＡＴＥＧ、ＧＡＴＥＢによりトランジスタＱ３、Ｑ４Ｇ、Ｑ４Ｂのみオン動作させ、シアン色の画像を表示するようにしてもよい。
【００５０】
この実施例によれば、複数の液晶セルに共通に１つのメモリ部を割り当てたことにより、一段とトランジスタ数を少なくすることができ、また開口窓を大きくすることができる。
【００５１】
具体的に、カラー画像の１つの画素を構成する赤色、緑色、青色の液晶セルに共通に１つのメモリ部を割り当てたことにより、例えば図２３の回路構成により画素部を構成する場合に比して、トランジスタ数を９×３個から１１個に減少させることができ、一段とトランジスタ数を少なくすることができ、また開口窓を大きくすることができる。
【００５２】
またそれぞれトランジスタＱ３を介して、赤色用、緑色用、青色用のトランジスタＱ４Ｒ、Ｑ４Ｇ、Ｑ４ＢをトランジスタＱ５、Ｑ６に接続することにより、図１０との対比により図１７に示すように、トランジスタＱ５、Ｑ６を各液晶セル２Ｒ、２Ｇ、２Ｂに接続するスイッチ回路をトランジスタＱ３Ｒ及びＱ４Ｒ、Ｑ３Ｇ及びＱ４Ｇ、Ｑ３Ｂ及びＱ４Ｂでダブルゲート構成とした場合と同様に、リークに対する特性を確保することができ、少ないトランジスタ数で十分な信頼性を確保することができる。
【００５３】
なお実用上十分の大きさで開口窓を確保することができる場合には、図１７に示すように、トランジスタＱ５、Ｑ６を各液晶セル２Ｒ、２Ｇ、２Ｂに接続するスイッチ回路をトランジスタＱ３Ｒ及びＱ４Ｒ、Ｑ３Ｇ及びＱ４Ｇ、Ｑ３Ｂ及びＱ４Ｂでダブルゲート構成としてもよく、このようにしても図２３との対比によりトランジスタ数を低減することができる。またこの図１７の例では、各色用のゲート信号ＧＡＴＥＲ、ＧＡＴＥＧ、ＧＡＴＥＢを選択的に切り換えて、メモリ方式における表示色を種々に設定することができる。
【実施例４】
【００５４】
図１８は、本発明の実施例４の画像表示装置のタイムチャートである。この実施例の画像表示装置は、このタイムチャートによる垂直駆動部による駆動信号の出力等が異なる点を除いて、上述の実施例１〜３の画像表示装置と同一に構成される。但し、以下においては説明の簡略化のために、図３の画素部３１の符号を使用して本発明の実施例４の構成を説明する。またこの図１８において、モード（ＭＯＤＥ）は、この画像表示装置の動作モードであり、Ｎｏｒｍａｌは、アナログ駆動方式による動作モードを示し、Ｗｒｉｔｅは、メモリ方式によるメモリ部３に信号線ＳＩＧの論理レベルを設定する動作モード、又はアナログ駆動方式においてメモリ部３に初期設定の論理レベルを設定する動作モードであり、Ｒｅａｄ  Ｍｅｍｏｒｙは、メモリ方式において、メモリ部３の設定に従って画像を表示する動作モードである。またこの図１８においては、ハッチングにより信号線ＳＩＧの設定、ゲート信号ＧＡＴＥＡ等の駆動信号の設定が意義を有している期間を示す。
【００５５】
この実施例において、水平駆動部及び垂直駆動部は、期間Ｔ１で示すアナログ駆動方式の期間では、１フレーム周期で順次各画素部の階調をライン順次で設定する（図１８（Ａ）〜（Ｄ））。これに対してメモリ方式では、所定フレーム周期で、メモリ部３への論理レベルの設定を繰り返す（図１８（Ａ）〜（Ｆ））。これによりこの実施例では、メモリ部３への論理レベルの設定が正しく実行できなかった場合、さらにはメモリ部３に設定した論理レベルが静電気等によりビット反転した場合等にあっても、少なくともこの所定フレーム周期だけ経過すれば、正しい論理レベルによりメモリ方式で画像表示することができ、ビット反転等による画質の劣化を防止することができる。
【００５６】
なお水平駆動回路は、アナログ駆動方式においては、フレーム反転、フィールド反転、ライン反転等により信号線ＳＩＧに出力する駆動信号の極性を一定周期で反転させるのに対し、メモリ方式では、正極性により信号線ＳＩＧの論理レベルを設定することになる。
【００５７】
またさらにこの実施例において、アナログ駆動方式による場合、トランジスタＱ６、Ｑ３、Ｑ４によるスイッチ回路を介して信号線ＳＩＧの信号レベルを液晶セル２に設定する際の、これらトランジスタＱ６、Ｑ３、Ｑ４による電圧降下の分だけ、液晶セル２の共通電極に印加する駆動信号ＶＣＯＭをオフセットさせる（図１８（Ｂ））。なお図１８では、このオフセットの電圧をΔＶにより示す。これによりこの実施例では、アナログ駆動方式における発光輝度とメモリ方式による発光輝度との相違を低減する。
【００５８】
このためタイミングジェネレータ１６は、アナログ駆動方式からメモリ方式に動作を切り換える場合には、最初にメモリ部３への論理レベルの設定を完了した後、トランジスタＱ３、Ｑ４によるスイッチ回路をオン動作させるタイミングで、オフセット電圧ΔＶによる補正を停止する。またこれとは逆に、メモリ方式からアナログ駆動方式に動作を切り換える場合には、メモリ部３に初期設定用の論理レベルを設定する直前の時点で、オフセット電圧ΔＶによる補正を開始する。
【００５９】
これによりこの実施例では、メモリ方式による期間Ｔ２でオフセット電圧ΔＶの切り換え処理を実行し、このオフセット電圧ΔＶの切り換えによる画質の変化を知覚させないようにする。
【００６０】
この実施例によれば、メモリ方式において、一定周期で、メモリ部への論理レベルの設定を繰り返すことにより、誤って論理レベルを設定した場合等にあっても、これらの影響による画質の劣化を防止することができる。
【００６１】
また共通電極に印加する駆動信号ＶＣＯＭのオフセットにより、液晶セルの端子電圧を信号線の信号レベルに設定する際の信号レベルの低下を補正することにより、アナログ駆動方式における発光輝度とメモリ方式による発光輝度との相違を低減することができる。
【００６２】
またこのオフセットの切り換えを、アナログ駆動方式により画像表示する期間を除いて、メモリ方式による期間で実行することにより、オフセット電圧の切り換えにより画質の変化を知覚困難としてユーザーの違和感を解消することができる。
【実施例５】
【００６３】
図１９は、本発明の実施例５の画像表示装置に係る表示部の構成を示す図である。この画像表示装置は、メモリ部３への初期設定用の論理レベルの設定を一定の周期で繰り返す点を除いて、上述の各実施例と同一に構成される。
【００６４】
すなわちアナログ駆動方式においても、メモリ部３に初期設定用の論理レベルを正しく設定できない場合、さらにはメモリ部３に設定した初期設定用の論理レベルが静電気等によりビット反転する場合も予測され、この場合には、該当する画素の階調を正しく表示することが困難になり、あたかも欠陥画素のように表示される。
【００６５】
そこでこの実施例では、アナログ駆動方式において、一定の周期で、初期設定用の論理レベルをメモリ部３に設定する。これによりこの実施例では、メモリ部３に初期設定用の論理レベルを正しく設定できなかった場合、さらにはメモリ部３に設定した初期設定用の論理レベルが静電気等によりビット反転した場合等にあっても、少なくともこの一定の周期の期間だけ経過すれば、正しい階調で画像表示することができ、誤った階調表現による画質の劣化を防止する。
【００６６】
この実施例では、この初期設定用の論理レベルを設定し直す期間が、画像データＳＤＩの垂直ブランキング期間又は水平ブランキング期間に割り当てられ、表示部に設けられた画素部の全部をまとめて、又は複数ライン単位で、実行される。
【００６７】
またこのとき例えば水平駆動部側の第１の画素部３１ＡのトランジスタＱ１１をオン動作させて、初期設定用の論理レベルをこの画素部３１Ａに設定した後、この画素部３１ＡのトランジスタＱ１１をオン状態に保持したまま、続く画素部３１Ｂの対応するトランジスタＱ１１をオン動作させ、この続く画素部３１Ｂのメモリ部３に初期設定用の論理レベルを設定する。またこの続く画素部３１Ｂについても、トランジスタＱ１１をオン状態に保持したまま、さらに続く画素部３１Ｃの対応するトランジスタＱ１１をオン動作させ、このさらに続く画素部３１Ｃのメモリ部３に初期設定用の論理レベルを設定する。
【００６８】
これによりこの実施例では、既に初期設定用の論理レベルを設定したメモリ部３の設定を利用して、他のメモリ部３に初期設定用の論理レベルを設定し、信号線ＳＩＧを駆動する水平駆動部の負担を軽減し、その分、水平駆動部の構成を簡略化する。
【００６９】
なおこのように既に初期設定用の論理レベルを設定したメモリ部３の設定を利用して、他のメモリ部３に初期設定用の論理レベルを設定する場合にあっては、例えば、複数個の画素部毎に、それぞれまとめて初期設定用の論理レベルを設定するようにしてもよい。またこれに代えて、順次、トランジスタＱ１１をオン動作させる画素部の数を増大させるようにしてもよい。このようにすれば、初期設定用の論理レベルをメモリ部３に設定する時間を短くすることができる。
【００７０】
この実施例によれば、アナログ駆動方式において、メモリ部への初期設定用の論理レベルの設定を一定の周期で繰り返すことにより、アナログ駆動方式において、ビット反転等による画質の劣化を防止することができる。
【００７１】
またこの初期設定用の論理レベルをメモリ部に設定する処理を、入力画像データの垂直ブランキング期間又は水平ブランキング期間で実行することにより、何ら画像の表示に影響を与えない期間を有効に利用して初期設定用の論理レベルを設定することができる。
【実施例６】
【００７２】
図２０は、本発明の実施例５の画像表示装置を部分的に示すブロック図である。この画像表示装置６１は、水平駆動部６２において、複数の信号線ＳＩＧ１〜ＳＩＧ４を時分割で駆動する。このため水平駆動部６２は、アナログ駆動方式では、これら複数の信号線ＳＩＧ１〜ＳＩＧ４に係る画像データＤＣＯＧをディジタルアナログ変換部６４でディジタルアナログ変換処理し、図２１（Ａ）に示すように、これら複数の信号線ＳＩＧ１〜ＳＩＧ４に係る時分割の駆動信号ＣＯＧを生成する。また図２１（Ｂ１）〜（Ｂ４）に示すように、この駆動信号ＣＯＧをそれぞれ対応する信号線ＳＩＧ１〜ＳＩＧ４に出力する選択回路ＳＥＬ１〜ＳＥＬ４を順次選択的にオン動作させ（図２１（Ｃ１）〜（Ｃ４））、駆動信号ＣＯＧを各信号線ＳＩＧ１〜ＳＩＧ４に振り分ける。
【００７３】
表示部６３において、各画素部６５は、上述の実施例３〜５の画素部３１と同一に構成され、それぞれ各信号線ＳＩＧ１〜ＳＩＧ４に出力される駆動信号により順次各色の液晶セルの端子電圧を設定し、各液晶セルの階調を設定する（図２１（Ｄ１）〜（Ｄ３））。なおこの図２１においては、駆動信号ＣＯＧを振り分ける信号線ＳＩＧ１〜ＳＩＧ４に設けられた画素部６５の液晶セルを符号Ｒ１、Ｇ１、Ｂ１〜Ｒ４、Ｇ４、Ｂ４により表し、この液晶セルの符号により駆動信号ＣＯＧ、各信号線ＳＩＧ１〜ＳＩＧ４の設定を示す。
【００７４】
またメモリ方式による場合にも、水平駆動部は、これら複数の信号線ＳＩＧ１〜ＳＩＧ４に係る画像データＤＣＯＧを時分割により出力して各信号線ＳＩＧ１〜ＳＩＧ４に振り分ける。
【００７５】
この実施例によれば、複数の信号線を時分割で駆動する場合でも、上述の実施例と同様の効果を得ることができる。
【実施例７】
【００７６】
図２２は、本発明の実施例７に係る画像表示装置の画素のレイアウトを示す平面図である。この実施例の画像表示装置においては、この画素のレイアウトに関する構成を除いて、上述の実施例３〜６と同一に構成される。この画像表示装置では、カラー画像の１画素を形成する複数画素である赤色、緑色、青色の液晶セルによる画素Ｒ、Ｇ、Ｂが、走査線に沿った方向に細長く形成され、１つの画素部３１に係る画素が信号線ＳＩＧに沿った方向に連続する複数画素であるようにする。
【００７７】
すなわち上述の実施例３〜６による画素部では、１つの画素部３１に対する信号線に比して走査線の数が多くなる。これによりこの実施例では、走査線に沿った方向に細長く画素を形成し、１つの画素部に係る画素が信号線に沿った方向に連続する複数画素であるようにすることにより、１つの画素部において、画素間の隙間が走査線方向に延長するように設定する。またこの隙間に走査線を配置し、効率良く走査線を配置する。
【００７８】
この実施例では、１つの画素を走査線に沿った方向に細長く形成し、１つの画素部に割り当てる複数画素を信号線に沿った方向に連続する画素に設定したことにより、効率良く走査線を配置することができ、その結果、一段と開口窓を大きくすることができる。
【実施例８】
【００７９】
なお上述の実施例においては、メモリ方式において２値の画像データによる画像を表示する場合について述べたが、本発明はこれに限らず、例えば面積階調方式を適用してメモリ方式において多ビットの画像データを表示するようにしてもよい。
【００８０】
また上述の実施例においては、ＳＲＡＭの構成により各画素部にメモリ部を設ける場合について述べたが、本発明はこれに限らず、例えばＤＲＡＭによるメモリ部を構成する場合等、種々の構成を広く適用することができる。
【００８１】
また上述の実施例においては、赤色、緑色、青色の色データによる入力画像データを入力して画像表示する場合について述べたが、本発明はこれに限らず、４種類以上の色データによりカラー画像を表示する場合等にも広く適用することができる。
【００８２】
また上述の実施例においては、液晶表示装置に本発明を適用する場合について述べたが、本発明はこれに限らず、ＥＬ（Electro Luminescence）表示装置等、種々の表示装置に広く適用することができる。
【産業上の利用可能性】
【００８３】
本発明は、画像表示装置及び画像表示方法に関し、特にアナログ駆動方式とメモリ方式とで動作を切り換える画像表示装置に適用することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施例１の画像表示装置に適用される画素部の構成を示す接続図である。
【図２】本発明の実施例１の画像表示装置を示すブロック図である。
【図３】本発明の実施例２の画像表示装置に適用される画素部の構成を示す接続図である。
【図４】図３の画素部のアナログ駆動方式による動作の説明に供するタイムチャートである。
【図５】図３の画素部のアナログ駆動方式による接続を示す接続図である。
【図６】図３の画素部のメモリ方式による書込み時の動作の説明に供するタイムチャートである。
【図７】図３の画素部のメモリ方式による書込み時の接続を示す接続図である。
【図８】図３の画素部のメモリ方式による表示時の動作の説明に供するタイムチャートである。
【図９】図３の画素部のメモリ方式による表示時の接続を示す接続図である。
【図１０】本発明の実施例３の画像表示装置に適用される画素部の構成を示す接続図である。
【図１１】図１０の画素部のアナログ駆動方式による動作の説明に供するタイムチャートである。
【図１２】図１０の画素部のアナログ駆動方式による接続を示す接続図である。
【図１３】図１０の画素部のメモリ方式による書込み時の動作の説明に供するタイムチャートである。
【図１４】図１０の画素部のメモリ方式による書込み時の接続を示す接続図である。
【図１５】図１０の画素部のメモリ方式による表示時の動作の説明に供するタイムチャートである。
【図１６】図１０の画素部のメモリ方式による表示時の接続を示す接続図である。
【図１７】本発明の実施例３の画像表示装置に適用される画素部の他の例を示す接続図である。
【図１８】本発明の実施例４の画像表示装置の動作の説明に供するタイムチャートである。
【図１９】本発明の実施例５の画像表示装置の表示部の構成を示すブロック図である。
【図２０】本発明の実施例６の画像表示装置を示すブロック図である。
【図２１】図２０の画像表示装置の動作の説明に供するタイムチャートである。
【図２２】本発明の実施例７の画像表示装置の画素のレイアウトを示す平面図である。
【図２３】共用方式で考えられる画素部の構成を示す接続図である。
【図２４】図２３の画素部の動作の説明に供するタイムチャートである。
【符号の説明】
【００８５】
１、２１、３１、３１Ａ、３１Ｂ、３１Ｃ、４１、５１、６５……画素部、２、２Ｒ、２Ｇ、２Ｂ……液晶セル２……メモリ部、１１、６１……画像表示装置、１３、６３……表示部、１５、６２……水平駆動部、１６……タイミングジェネレータ、１７……垂直駆動部、Ｃｓ、ＣｓＲ、ＣｓＧ、ＣｓＢ……保持容量、Ｑ１〜Ｑ１１……トランジスタ、ＳＥＬ……セレクタ
【図１】
2008256762.tif 000003
【図２】
2008256762.tif 000004
【図３】
2008256762.tif 000005
【図４】
2008256762.tif 000006
【図５】
2008256762.tif 000007
【図６】
2008256762.tif 000008
【図７】
2008256762.tif 000009
【図８】
2008256762.tif 000010
【図９】
2008256762.tif 000011
【図１０】
2008256762.tif 000012
【図１１】
2008256762.tif 000013
【図１２】
2008256762.tif 000014
【図１３】
2008256762.tif 000015
【図１４】
2008256762.tif 000016
【図１５】
2008256762.tif 000017
【図１６】
2008256762.tif 000018
【図１７】
2008256762.tif 000019
【図１８】
2008256762.tif 000020
【図１９】
2008256762.tif 000021
【図２０】
2008256762.tif 000022
【図２１】
2008256762.tif 000023
【図２２】
2008256762.tif 000024
【図２３】
2008256762.tif 000025
【図２４】
2008256762.tif 000026