(57)【要約】【課題】  薄膜キャパシタの基板と実装基板との線膨張係数の違いによってバンプに働く鉛直方向の応力が導体に集中しない構造を有する薄膜キャパシタを提供するとともに、その製造方法を提供する【解決手段】  基板と、該基板上に形成された第１の導体層と、該第１の導体層上に形成された誘電体薄膜と、該誘電体薄膜上に前記第１の導体層と電気的に絶縁されて形成された第２の導体層と、を有するキャパシタ部と、前記第１の導体層に電気的に接続するとともに前記キャパシタ部の上面に引き出さるように形成された第１の導体パッドと、前記第２の導体層に電気的に接続するとともに前記キャパシタ部の上面に引き出されるように形成された第２の導体パッドと、前記第１および第２の導体パッド上それぞれに形成された第１および第２のバンプと、を備え、前記第１および前記第２の導体パッドは前記基板に接合されている。【選択図】        図１
2008294008.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に形成された第１の導体層と、該第１の導体層上に形成された誘電体薄膜と、該誘電体薄膜上に前記第１の導体層と電気的に絶縁されて形成された第２の導体層と、を有するキャパシタ部と、
前記第１の導体層に電気的に接続するとともに前記キャパシタ部の上面に引き出さるように形成された第１の導体パッドと、
前記第２の導体層に電気的に接続するとともに前記キャパシタ部の上面に引き出されるように形成された第２の導体パッドと、
前記第１および第２の導体パッド上それぞれに形成された第１および第２のバンプと、を備え、
前記第１および前記第２の導体パッドは前記基板に接合されていることを特徴とする薄膜キャパシタ。
【請求項２】
前記誘電体薄膜は、平坦な面上に形成されていることを特徴とする請求項１に記載の薄膜キャパシタ。
【請求項３】
基板上に第１の導体層を形成する工程と、
前記第１の導体層上に、金属の有機化合物を含有する誘電体原料溶液を塗布して熱処理を行い、誘電体薄膜を形成する工程と、
前記誘電体薄膜上に第２の導体層を形成する工程と、
前記第１および第２の導体層と前記誘電体薄膜を貫通し、前記基板を底面とする複数の貫通孔を形成する工程と、
前記貫通孔のうちいずれかの内部に、前記第１の導体層と電気的に接続し前記第２の導体層と電気的に絶縁され、前記基板に接合された第１の導体パッドを形成する工程と、
前記貫通孔のうちいずれかの内部に、前記第２の導体層と電気的に接続し前記第１の導体層と電気的に絶縁され、前記基板に接合された第２の導体パッドを形成する工程と、
前記第１および第２の導体パッド上に、それぞれ第１および第２のバンプを形成する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜キャパシタに関し、より詳しくは集積回路のデカップリング用などに使用される薄膜キャパシタに関する。
【背景技術】
【０００２】
近年、ＬＳＩ（大規模集積回路）の処理速度の高速化により、デカップリングキャパシタが用いられるようになっている。デカップリングキャパシタの高周波追随性能を向上させるためには、デカップリングキャパシタとＬＳＩとの間のインダクタンスが低いことが要求されるため、ＬＳＩの直下にデカップリングキャパシタを配し、バンプによってデカップリングキャパシタとＬＳＩを接続することが行われている。
【０００３】
係る形態のデカップリング用に用いられる薄膜キャパシタとして、例えば特許文献１に記載された薄膜キャパシタがある。この薄膜キャパシタについて、図６を参照して説明する。
【０００４】
薄膜キャパシタ１００は、基板１０１上に順に形成された下部導体１０２、誘電体薄膜１０３、上部導体１０４を有している。そして、下部導体１０２および上部導体１０４にはそれぞれ導体パッド１０７ａ，１０７ｂが接続されていて、その上にはＬＳＩや実装基板などとの電気的接続のためのバンプ１０８ａ，１０８ｂが形成されている。さらに、バンプ１０８ａ，１０８ｂからの機械的応力を緩和するためにポリイミド等の樹脂材からなる保護絶縁層１０６が設けられるとともに、キャパシタ部（下部導体１０２、誘電体薄膜１０３および上部導体１０４）と保護絶縁層１０６との間に非導電性無機質材料からなるバリア層１０５を設けることによって、ポリイミドの硬化時に起こる脱水縮合反応によって放出されるＨ2Ｏが分解されて生じる水素イオンが誘電体薄膜１０３に悪影響を及ぼすことを防止している。
【特許文献１】特開２００４−２１４５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された発明では、バンプからの機械的応力を緩和するために保護絶縁層を設けている。この保護絶縁層は、バンプに対する水平方向（基板の主面に平行な方向、図の横方向）の応力に対しては緩衝材として一定の有効性があるものの、鉛直方向（基板の主面に垂直な方向、図の縦方向）の成分を有する応力に対しての緩衝効果は必ずしも十分ではない。
【０００６】
ここで、バンプに対して鉛直方向の成分を有する応力が働くメカニズムについて説明すると、薄膜キャパシタに通常用いられるＳｉ基板の線膨張係数は２〜３ｐｐｍ／℃であるが、樹脂多層基板の線膨張係数は数十ｐｐｍ／℃程度とＳｉ基板の線膨張係数と比較してかなり大きいため、樹脂多層基板に薄膜キャパシタを実装して温度変化が起こると、基板の線膨張係数の違いによってどちらかの基板に反りが発生する。
【０００７】
Ｓｉ基板と樹脂基板のいずれが反るかは基板の厚みやヤング率によって決定されるが、例えばＳｉ基板のほうが相対的に変形しやすい場合において、はんだバンプを用いて実装を行ったあとに冷却すると、樹脂基板のほうが相対的に大きく収縮するため薄膜キャパシタはバンプが形成されていない側の面を凸にして変形する。このような変形が生じると、中央付近に形成されているバンプには大きな引っ張り応力が生じる。一方、樹脂基板のほうが相対的に変形しやすい場合には、冷却時に樹脂基板は薄膜キャパシタが実装されていない側の面を凹として変形するので、外側のバンプに大きな引っ張り応力が生じる。
【０００８】
ここで図６においてバンプ１０８ｂに図の上方向の引っ張り応力が発生すると、バンプ１０８ｂと導体パッド１０７ｂとの界面および導体パッドと上部導体１０４ｂとの界面の接合強度は相対的に強いため、上部導体が上方向に引っ張られる。そして上部導体と誘電体薄膜とは材質の違いにより（上部導体は金属であるのに対して、誘電体薄膜は酸化物であるため）界面の接合強度が相対的に弱く、引っ張り応力は誘電体薄膜には伝わりにくい。その結果、上部導体に引っ張り応力が集中して上部導体の破断が発生したり、上部導体と誘電体薄膜との界面に剥離が生じてキャパシタとしての機能が著しく損なわれることがあった。また、界面に剥離が生じないまでも、界面に引っ張り応力が集中した状態ではキャパシタとしての信頼性に悪影響を及ぼす。
【０００９】
引っ張り応力の原因となる基板の反りはバンプの材料としてリフロー温度が高い無鉛はんだを用いた場合に特に顕著であり、近年は環境への影響性に配慮して無鉛はんだの使用が増加していることから、係る問題点への対応は喫緊の課題である。
【００１０】
なお、上記では樹脂基板上に薄膜キャパシタを実装した場合を例にとって説明したが、セラミック基板上に実装した場合でも同様の問題が生じる。セラミック基板は線膨張係数が樹脂基板よりも小さいがヤング率は高いため、結局バンプに大きな引っ張り応力が発生することに変わりはない。
【００１１】
また、薄膜キャパシタの基板としてサファイア基板（線膨張係数およそ８ｐｐｍ／℃）や石英ガラス基板（線膨張係数およそ０．５ｐｐｍ／℃）などを使用した場合にも、実装基板との線膨張係数の差があるので上記の問題が発生する。
【００１２】
本発明は上記の問題に鑑みてなされたものであり、バンプに働く鉛直方向の応力が導体に集中しない構造を有する薄膜キャパシタを提供するとともに、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記問題点を解決するために本発明の薄膜キャパシタは、基板と、該基板上に形成された第１の導体層と、該第１の導体層上に形成された誘電体薄膜と、該誘電体薄膜上に前記第１の導体層と電気的に絶縁されて形成された第２の導体層と、を有するキャパシタ部と、前記第１の導体層に電気的に接続するとともに前記キャパシタ部の上面に引き出さるように形成された第１の導体パッドと、前記第２の導体層に電気的に接続するとともに前記キャパシタ部の上面に引き出されるように形成された第２の導体パッドと、前記第１および第２の導体パッド上それぞれに形成された第１および第２のバンプと、を備え、前記第１および前記第２の導体パッドは前記基板に接合されていることを特徴とする。
【００１４】
第１および第２の導体パッドが基板に接合されていることにより、バンプに鉛直方向に引っ張り応力が生じた場合でも、この応力が第１あるいは第２の導体層に集中することはなく、第１あるいは第２の導体層の破断や界面の剥離が生じない。
【００１５】
前記誘電体薄膜は、平坦な面上に形成されていることが好ましい。誘電体薄膜が段差上に形成されていると、段差部分で欠陥が生じやすく、信頼性の低下を生じるからである。
【００１６】
また、本発明に係る薄膜キャパシタの製造方法は、基板上に第１の導体層を形成する工程と、前記第１の導体層上に、金属の有機化合物を含有する誘電体原料溶液を塗布して熱処理を行い、誘電体薄膜を形成する工程と、前記誘電体薄膜上に第２の導体層を形成する工程と、前記第１および第２の導体層と前記誘電体薄膜を貫通し、前記基板を底面とする複数の貫通孔を形成する工程と、前記貫通孔のうちいずれかの内部に、前記第１の導体層と電気的に接続し前記第２の導体層と電気的に絶縁され、前記基板に接合された第１の導体パッドを形成する工程と、前記貫通孔のうちいずれかの内部に、前記第２の導体層と電気的に接続し前記第１の導体層と電気的に絶縁され、前記基板に接合された第２の導体パッドを形成する工程と、前記第１および第２の導体パッド上に、それぞれ第１および第２のバンプを形成する工程と、を有することを特徴とする。
【００１７】
このように製造することにより、第１および第２の導体パッドが基板に接合されることとなり、バンプに鉛直方向に引っ張り応力が生じた場合でも、この応力が第１あるいは第２の導体層に集中することはなく、第１あるいは第２の導体層の破断や界面の剥離が生じない。
【発明の効果】
【００１８】
以上において説明したように、本発明によれば、第１および第２の導体パッドが基板に接合されて形成されているので、バンプに鉛直方向に引っ張り応力が生じた場合でも、この応力が第１あるいは第２の導体層に集中することはなく、第１あるいは第２の導体層の破断や界面の剥離が生じない。
【発明を実施するための最良の形態】
【００１９】
以下において添付図面を参照しつつ本発明を実施するための最良の形態について説明する。
【実施例】
【００２０】
図１（ａ）は本発明に係る薄膜キャパシタを示す平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線断面の一部を示す断面図である。
【００２１】
本発明の薄膜キャパシタは、Ｓｉからなる基板１０と、基板１０上に順に形成された密着層２１、第１の導体層２２、誘電体薄膜２３、第２の導体層２４を備えるとともに、基板１０に直接接合するように形成された第１および第２の導体パッド４１，４２を備えている。第１および第２の導体パッド４１，４２上には外部の回路と接続するためにバンプ５１，５２が形成されている。また、樹脂材料からなる第１および第２の保護層３３，３４が形成されている。第１および第２の保護層３３，３４とキャパシタ部（第１および第２の導体層２２，２４と誘電体薄膜２３）との間には、結晶質の金属酸化物からなる第１のバリア層３１と、非導電性の無機質材料からなる第２のバリア層３２とが形成されている。第１および第２のバリア層３１，３２は、第１および第２の保護層３３，３４とキャパシタ部との間でバリア機能を果たすとともに、キャパシタ部内部での絶縁層の機能を兼ねている。
【００２２】
第１の導体パッド４１は側面が第１の導体層２２と接続しており、第２の導体層３４とは第１および第２のバリア層３１，３２によって電気的に絶縁されている。第２の導体パッド４２は第２の導体層２４に接続するとともに、第１の導体層２２とは第１および第２のバリア層３１，３２によって電気的に絶縁されている。ここで、第２の導体パッド４２と第２の導体層２４の接続状態についてより詳しく説明すると、第２の導体層２４上に形成されている第１および第２のバリア層３１，３２は第２の導体層２４の表面を底面とする孔を有しており、この孔を覆うように第２の導体パッド４２が形成されることにより、孔の底部において第２の導体層２４と第２の導体パッド４２とが接続されている。このとき、孔はバンプ５２の直下を避けて形成されているので、バンプ５２に鉛直方向の引っ張り応力が加わっても、引っ張り応力が直接的に第２の導体層２４に加わることがない。
【００２３】
本発明はこのように第１および第２の導体パッド４１，４２が基板１０に接合されて形成されているので、バンプ５１，５２に鉛直方向に引っ張り応力が生じた場合でも、この応力が第１あるいは第２の導体層２２，２４に集中することはなく、第１あるいは第２の導体層２２，２４の破断や界面の剥離が生じない。
【００２４】
ここで、図２ないし図４を参照して、この薄膜キャパシタの製造方法について説明する。まず、図２（ａ）に示すように、表面に厚さ０．７μｍの熱酸化膜（ＳｉＯ2膜、図示を省略）が形成されたＳｉ単結晶からなる基板１０を用意し、Ｂａ，Ｓｒ，Ｔｉの有機化合物を含有する（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴ）のＭＯＤ原料溶液を基板１０上に塗布して乾燥させ、酸素中で６２５℃の熱処理を行って膜厚５０ｎｍの密着層２１を形成した。次に密着層２１上にスパッタ法によって膜厚２００ｎｍのＰｔからなる第１の導体層２２を形成した。さらに第１の導体層２２上に前記のＭＯＤ原料溶液を塗布、乾燥させて酸素中６２５℃で３０分間の熱処理を行って誘電体薄膜２３を形成した。誘電体薄膜２３の膜厚は１００ｎｍとなるように形成した。誘電体薄膜２３上にスパッタ法で膜厚２００ｎｍのＰｔからなる第２の導体層２４を形成した。
【００２５】
このとき、誘電体薄膜２３は基板１０上の略全面に形成された第１の導体層２２上に形成されているので、実質的に段差のない平坦面上に形成されていることになる。ＭＯＤ法によって誘電体薄膜２３を形成する場合、段差部分の被覆性が必ずしも良好ではなく、段差部分でショートやリーク電流の発生を招きやすい。よって、誘電体薄膜２３は平坦面上に形成することがプロセス上好ましい。
【００２６】
次に第２の導体層２４上にレジストを塗布し、露光・現像を行ってレジストを所定のパターンに形成し、ドライエッチングによって第２の導体層２４の一部を除去した（図２（ｂ））。
【００２７】
次に前記のＭＯＤ原料溶液を塗布、乾燥させて酸素中６２５℃で３０分間の熱処理を行って、図２（ｃ）に示すように、膜厚２００ｎｍのＢＳＴからなる第１のバリア層３１を形成した。その後、８２５℃で３０分間の熱処理を行って誘電体薄膜２３の結晶性を向上させた。
【００２８】
次に第１のバリア層３１上にレジストを塗布し、露光・現像を行ってレジストを所定のパターンに形成し、ウェットエッチングを行って第１のバリア層３１と誘電体薄膜２３とを、図２（ｄ）に示すように所定形状にパターニングした。このとき、第２の導体層２４上の第１のバリア層３１に孔６３が形成されて第２の導体層２４の一部が露出するようにされている。
【００２９】
次に第１の導体層２２および第１のバリア層３１上にレジストを塗布し、露光・現像を行ってレジストを所定のパターンに形成し、ドライエッチングを行うことによって基板１０外周部の密着層２１および第１の導体層２２を除去するとともに、第１および第２の貫通孔６１，６２を形成して基板１０表面を露出させた。
【００３０】
次にスパッタ法によって膜厚１μｍの窒化ケイ素を成膜し、レジストを塗布し、露光・現像を行ってレジストを所定のパターンに形成し、ドライエッチングによって窒化ケイ素膜の一部を除去して、図３（ｆ）に示すように第２のバリア層３２を形成した。第２のバリア層３２は、第１の貫通孔６１の内部においては第１の導体層２２を完全に覆うことがないように内壁の一部を覆っており、第２の貫通孔６２の内部においては第１の導体層２２を完全に覆うように内壁の略全面を覆っている。
【００３１】
次に感光性のベンゾシクロブテン（ＢＣＢ）ワニスを塗布し、露光・現像した後にキュアを行って、図３（ｇ）に示すようにＢＣＢ樹脂からなる第１の保護層３３を形成した。
【００３２】
次に順にＴｉ，Ｃｕ，Ｎｉを成膜することによって図３（ｈ）に示すように第１および第２の導体パッド４１，４２を形成した。Ｔｉ，Ｃｕ，Ｎｉの膜厚はそれぞれ１００ｎｍ、５００ｎｍ、２μｍとした。
【００３３】
次に第１の保護層３３と同様の方法で図４（ｉ）に示すようにＢＣＢ樹脂からなる第２の保護層３４を形成した。第１の保護層３３を形成せずに第２の保護層３４のみを形成するようにしてもよい。
【００３４】
次に第１および第２の導体パッド４１，４２の露出部分に、はんだとの接合性を高めるために、無電解めっきによって順にＮｉ，Ａｕを形成し（Ｎｉ，Ａｕ被膜は図示しない）、Ｓｎ−Ａｇ−Ｃｕ系の無鉛はんだによって図４（ｊ）に示すようにバンプ５１，５２を形成して本発明の薄膜キャパシタが完成した。なおＮｉ，Ａｕの膜厚はともに５００ｎｍとした。
【００３５】
ここで、比較例として上記実施例と同様の方法で図５に示す構造を有する薄膜キャパシタを作製した。比較例の薄膜キャパシタは、第１の導体層２２と第１の導体パッド４１とが第１の導体層２２の上面で接続しており、第２の導体層２４と第２の導体パッド４２とが第２の導体層２４の上面で接続している。第１および第２の導体パッド４１，４２はいずれも基板１０に接合していない。その他の構成は実施例の薄膜キャパシタと同じである。図５においては、図１ないし図４と共通あるいは対応する部分に同一の符号を付しているので、構成の説明は省略する。
【００３６】
実施例の薄膜キャパシタと比較例の薄膜キャパシタを各々１０個ずつ作製し、表面にＣｕからなる配線が形成された厚さ１．２７ｍｍのガラス−エポキシ基板（線膨張係数およそ４０ｐｐｍ／℃）上に実装した。
【００３７】
実装後、各試料について導通不良のバンプがみられるか実験したところ、実施例の薄膜キャパシタはすべての試料で導通不良はみられなかったが、比較例の薄膜キャパシタでは１０個中１個の試料で導通不良が見つかった。
【００３８】
次にこれらの試料を−５５℃〜＋１２５℃で５００サイクルの熱サイクル試験に供した後に導通テストおよび静電容量の測定を行った。実施例に係る試料では導通不良はみられず、静電容量変化率ΔＣ／Ｃ0（熱サイクル試験前の静電容量をＣ0、熱サイクル試験前後の静電容量の変化量をΔＣとする）は±２％以内だった。これに対して比較例に係る試料では、１０個中８個の試料で導通不良が見つかった。また、導通不良がみられた８個の試料で、導通不良のないバンプを用いて静電容量を測定したところ、８個中６個でショート状態であることがわかった。なお、静電容量はＬＣＲメータを用いて０．５Ｖ、１ｋＨｚの条件で測定した。
【００３９】
なお、本発明は上記実施例に限定されるものではないことはいうまでもなく、本発明の趣旨の範囲内で種々の変更を加えることが可能である。
【００４０】
例えば基板としてはＳｉ基板の他にサファイア基板や石英ガラス基板などを用いることができる。密着層として上記実施例ではＢＳＴを用いたが、必ずしも誘電体薄膜と同一の材料を用いる必要はなく、例えばＴｉやＣｒ、ＴｉＯ2などを用いることもできる。誘電体薄膜としてはＢＳＴの他にＢａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3などの高誘電率の複合酸化物を好適に用いることができる。
【００４１】
また、上記実施例では一つの基板上に一つの薄膜キャパシタを作製するかのように説明したが、一つの基板上に複数の薄膜キャパシタを作製してダイシングソーで個々の薄膜キャパシタに切り分けるようにしてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の薄膜キャパシタを示す平面図および断面図である。
【図２】本発明の薄膜キャパシタの製造工程を示す断面図である。
【図３】本発明の薄膜キャパシタの製造工程を示す断面図である。
【図４】本発明の薄膜キャパシタの製造工程を示す断面図である。
【図５】比較例の薄膜キャパシタを示す断面図である。
【図６】従来の薄膜キャパシタを示す断面図である。
【符号の説明】
【００４３】
１０  基板
２１  密着層
２２  第１の導体層
２３  誘電体薄膜
２４  第２の導体層
３１  第１のバリア層
３２  第２のバリア層
３３  第１の保護層
３４  第２の保護層
４１  第１の導体パッド
４２  第２の導体パッド
５１，５２  バンプ
【図１】
2008294008.tif 000003
【図２】
2008294008.tif 000004
【図３】
2008294008.tif 000005
【図４】
2008294008.tif 000006
【図５】
2008294008.tif 000007
【図６】
2008294008.tif 000008