(57)【要約】【課題】回路節点に対してキャパシタをフローティングにする薄膜トランジスタがもつ容量とキャパシタとの間での突き抜けならびにキャパシタと回路節点の間でのリーク電流を低減させる。【解決手段】回路節点Ｂがフローティングになった当初、トランジスタＱ１がゲートと回路節点Ｂの間にもつ容量（トランジスタＱ１がもつ容量という）と、トランジスタＱ２がゲートと回路節点Ｂの間にもつ容量（トランジスタＱ２がもつ容量という）の間での電荷移動が生じる。よって、トランジスタＱ１がもつ容量とキャパシタＣ１との間の電荷移動（突き抜け）を補償（低減）することができる。また、回路節点Ｂがフローティングになった後、トランジスタＱ１のリーク電流により、回路節点Ｂにおける電位変化の中心電位は当初の電位からずれていくのだが、回路節点Ｂ、Ｃ間では、それ以外のリーク電流が生じないので、電位のずれを緩やかにすることができる。【選択図】図１
2008003383.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタをオフさせる信号が当該薄膜トランジスタのゲートに供給されたときに当該薄膜トランジスタのソースとドレインの一方に接続されたキャパシタと当該薄膜トランジスタがもつ容量との間で生じる電荷移動を低減させる突き抜け補償回路であって、
薄膜トランジスタにして、この薄膜トランジスタのソースとドレインが、前記キャパシタに接続されたソースとドレインの一方に接続された薄膜トランジスタを備え、
この薄膜トランジスタのゲートに前記信号の反転信号を供給するようにしたことを特徴とする突き抜け補償回路。
【請求項２】
前記反転信号が供給される薄膜トランジスタと前記オフさせる信号が供給される薄膜トランジスタが共にＮ型薄膜トランジスタであるまたは共にＰ型薄膜トランジスタであることを特徴とする請求項１記載の突き抜け補償回路。
【請求項３】
前記反転信号が供給される薄膜トランジスタのチャネル領域の幅が、前記オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅の１／２であることを特徴とする請求項１または２記載の突き抜け補償回路。
【請求項４】
前記反転信号が供給される薄膜トランジスタのチャネル領域の幅と長さの積が、前記オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅と長さの積の１／２であることを特徴とする請求項１ないし３のいずれかに記載の突き抜け補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタと薄膜トランジスタがもつ容量との間で生じる突き抜けを低減させる突き抜け補償回路に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置では、ガラス基板上に薄膜トランジスタでスイッチを構成し、表示を行っている。このガラス基板に薄膜トランジスタを構成する技術の向上により、近年では走査線ドライバＩＣ、信号線ドライバＩＣ、電源ＩＣなどの回路までもが、ガラス基板に構成できるようになった。
【０００３】
図３は、このような回路の一例である。具体的には、液晶表示装置のレベルシフタの一部である。この回路では、ソース同士、ドレイン同士が接続されたＮ型、Ｐ型トランジスタＱ１、Ｑ６がいわゆるトランスファゲートを構成し、トランジスタＱ６のゲートに供給された信号ＶＳ１がＧＮＤレベルになり、トランジスタＱ１のゲートに供給された反転信号ＶＳ２がＶＤＤレベルになって、トランジスタＱ１、Ｑ６が共にオンとなる。これにより、キャパシタＣ１には、回路節点Ａ、Ｂ間の電位差に応じた電荷がチャージされる。その後、信号ＶＳ１がＶＤＤレベルとなり、反転信号ＶＳ２がＧＮＤレベルになって、トランジスタＱ１、Ｑ６が共にオフとなる。これにより、チャージされたキャパシタＣ１は回路節点Ｃに対してフローティングになる。
【０００４】
仮に、トランジスタＱ６がなければ、回路節点Ｂなどがフローティングになった当初、そのトランジスタＱ１がもつ容量とキャパシタＣ１との間に電荷移動（突き抜け）が生じ、キャパシタＣ１の電荷量が変動し、回路節点Ｂの電位が変動するところを、トランジスタＱ６を設けて、電荷移動をトランジスタ間で生じさせ、これにより、突き抜けを補償（低減）する。その結果、フローティングになった当初において、回路節点Ｂの電位変動を低減することができる。
【特許文献１】特開２００２−１７４８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
さて、その後、入力信号ＩＮにより回路節点Ｂに電位変化が生ずることとなる。その電位変化の中心電位は、当初の電位と同じであることが理想だが、トランジスタのリーク電流により中心電位は当初の電位からずれていく。しかも２つのトランジスタで構成するトランスファゲートのリーク電流は、１つのときのおよそ２倍なので、回路節点Ｂの電位は当初の電位から急激にずれていく。
【０００６】
これにより、入力信号ＩＮと出力信号ＯＵＴの間でデューティ比が変わることや、出力信号ＯＵＴのレベルがＧＮＤレベルまたはＶＤＤレベルのままとなることがある。
【０００７】
そこで、キャパシタＣ１に大きい静電容量のものを用いれば、電位変動を小さくできるが、そのようなキャパシタは大型なので回路レイアウトに困難をきたす。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、回路節点に対してキャパシタをフローティングにする薄膜トランジスタがもつ容量とキャパシタとの間での電荷移動ならびにキャパシタと回路節点の間でのリーク電流を低減できる突き抜け補償回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の請求項１に係る突き抜け補償回路は、薄膜トランジスタをオフさせる信号が当該薄膜トランジスタのゲートに供給されたときに当該薄膜トランジスタのソースとドレインの一方に接続されたキャパシタと当該薄膜トランジスタがもつ容量との間で生じる電荷移動を低減させる突き抜け補償回路であって、薄膜トランジスタにして、この薄膜トランジスタのソースとドレインが、前記キャパシタに接続されたソースとドレインの一方に接続された薄膜トランジスタを備え、この薄膜トランジスタのゲートに前記信号の反転信号を供給するようにしたことを特徴とする。
【００１０】
本発明の請求項１に係る突き抜け補償回路によれば、薄膜トランジスタをオフさせる信号が供給される薄膜トランジスタがオフになることで、キャパシタが当該薄膜トランジスタを挟んだ回路節点（キャパシタとは反対側の回路節点）に対してフローティングになり、そのときに、反転信号が供給される薄膜トランジスタがもつ容量と、オフさせる信号が供給される薄膜トランジスタがもつ容量との間での電荷移動が生じるので、オフさせる信号が供給される薄膜トランジスタがもつ容量とキャパシタとの間での電荷移動（突き抜け）を低減（補償）でき、しかも、キャパシタと回路節点との間のリーク電流を、オフさせる信号が供給される薄膜トランジスタのリーク電流だけにできるので、当該薄膜トランジスタのところにトランスファゲートを用いるときよりも、キャパシタと回路節点との間でのリーク電流を低減することができる。
【００１１】
また、本発明の請求項２に係る突き抜け補償回路は、請求項１記載の突き抜け補償回路において、前記反転信号が供給される薄膜トランジスタと前記オフさせる信号が供給される薄膜トランジスタが共にＮ型薄膜トランジスタであるまたは共にＰ型薄膜トランジスタであることを特徴とする。
【００１２】
本発明の請求項２に係る突き抜け補償回路では、反転信号が供給される薄膜トランジスタのチャネル領域の幅を、オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅の１／２にし、前者の薄膜トランジスタのチャネル領域の幅と長さの積を、後者の薄膜トランジスタのチャネル領域の幅と長さの積の１／２にしたときには、突き抜けをなくすことができるようにする。
【００１３】
また、本発明の請求項３に係る突き抜け補償回路は、請求項１または２記載の突き抜け補償回路において、前記反転信号が供給される薄膜トランジスタのチャネル領域の幅が、前記オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅の１／２であることを特徴とする。
【００１４】
本発明の請求項３に係る突き抜け補償回路では、反転信号が供給される薄膜トランジスタのチャネル領域の幅と長さの積を、オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅と長さの積の１／２にし、２つの薄膜トランジスタを共にＮ型薄膜トランジスタにするまたは共にＰ型薄膜トランジスタとしたときには、突き抜けをなくすことができるようにする。
【００１５】
また、本発明の請求項４に係る突き抜け補償回路は、請求項１ないし３のいずれかに記載の突き抜け補償回路において、前記反転信号が供給される薄膜トランジスタのチャネル領域の幅と長さの積が、前記オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅と長さの積の１／２であることを特徴とする。
【００１６】
本発明の請求項４に係る突き抜け補償回路では、反転信号が供給される薄膜トランジスタのチャネル領域の幅を、オフさせる信号が供給される薄膜トランジスタのチャネル領域の幅の１／２にし、２つの薄膜トランジスタを共にＮ型薄膜トランジスタにするまたは共にＰ型薄膜トランジスタとしたときには、突き抜けをなくすことができるようにする。
【発明の効果】
【００１７】
本発明の突き抜け補償回路によれば、キャパシタを回路節点に対してフローティングにする薄膜トランジスタがもつ容量とキャパシタとの間での電荷移動ならびにキャパシタと回路節点との間でのリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。
【００１９】
図１は、本発明の実施の形態に係る突き抜け補償回路を備えた回路の回路図である。具体的には、液晶表示装置のレベルシフタを構成する回路の回路図である。
【００２０】
スイッチＳＷ１、ＳＷ２、ＳＷ３は、初期化信号ＶＳ１および反転信号ＶＳ２により開閉する２端子スイッチであり、薄膜トランジスタ（以下、薄膜トランジスタを単にトランジスタという）で構成される。Ｎ型トランジスタＱ１のゲートには反転信号ＶＳ２が、Ｎ型トランジスタＱ２のゲートには初期化信号ＶＳ１が供給される。スイッチＳＷ１の一方端には、入力信号ＩＮが与えられ、他方端は回路節点Ａに接続されている。スイッチＳＷ２の一方端は、電源ＲＥＦのプラス極（図ではＲＥＦ）に接続され、他方端は回路節点Ａに接続されている。
【００２１】
回路節点ＡにはキャパシタＣ１の一方の極が接続されている。キャパシタＣ１の他方の極が接続された回路節点Ｂには、トランジスタＱ１のソース、ドレインの一方（便宜的にソースとする）と、トランジスタＱ２のソースおよびドレインと、Ｐ型トランジスタＱ３とＮ型トランジスタＱ４のゲートが接続されている。トランジスタＱ３のソースは電源ＶＤＤのプラス極（図ではＶＤＤ）に接続され、トランジスタＱ４のソースは接地されている。
【００２２】
トランジスタＱ１のドレインは、回路節点Ｃに接続され、そこには、トランジスタＱ３、Ｑ４のドレインと、スイッチＳＷ３の一方端が接続されている。スイッチＳＷ３の他方端が接続された回路節点Ｄには、トランジスタＱ５のドレインとインバータＩＮＶ１の入力端が接続されている。トランジスタＱ５のソースは電源ＶＤＤのプラス極に接続され、ゲートには信号ＶＳ１が入力される。
【００２３】
（本実施の形態の動作）
図２は、図１の回路の動作を説明するタイミングチャートである。
【００２４】
レベルシフタの初期化期間では、初期化信号ＶＳ１のレベルが接地（ＧＮＤ）レベルになり、反転信号ＶＳ２のレベルがＶＤＤレベルになる。これにより、スイッチＳＷ１、ＳＷ３は、オープン（開）し、スイッチＳＷ２は、クローズ（閉）し、トランジスタＱ１、Ｑ５はオンする。
【００２５】
スイッチＳＷ２がクローズすることで、回路節点Ａが電源ＲＥＦのレベル（ＲＥＦレベル）になる。また、回路節点Ｂ、Ｃが、トランジスタＱ１、Ｑ２で構成されるインバータの動作点電位となる。キャパシタＣ１には、回路節点Ａ、Ｂ間の電位差に応じた電荷がチャージされる。
【００２６】
また、信号ＶＳ１のレベルがＧＮＤレベルになることで、回路節点ＤがＶＤＤレベルになり、インバータＩＮＶ１の出力信号ＯＵＴはＧＮＤレベルになる。
【００２７】
一方、初期化期間を除く動作期間では、初期化信号ＶＳ１のレベルがＶＤＤレベルになり、反転信号ＶＳ２のレベルがＧＮＤレベルになる。これにより、スイッチＳＷ１、ＳＷ３はクローズし、スイッチＳＷ２はオープンし、トランジスタＱ１、Ｑ５はオフする。また、回路節点Ｃに対して、キャパシタＣ１と回路節点Ｂはフローティングになる。
【００２８】
スイッチＳＷ１がクローズすることで、回路節点Ａに入力信号ＩＮが与えられる。これにより、回路節点Ｂのレベルが入力信号ＩＮのレベルに応じて変化する（入力信号ＩＮがキャパシタＣ１にかかる電位差だけシフトされる）。その電位変化の中心電位は、初期化期間での電位、つまり、トランジスタＱ１、Ｑ２で構成されるインバータの動作点電位となるので、レベルシフタの動作にとっては最も好ましい。
【００２９】
入力信号ＩＮがＶＣＣレベルのときは、トランジスタＱ３がオフし、トランジスタＱ４がオンするので、回路節点ＣおよびＤは、ＧＮＤレベルとなる。一方、入力信号ＩＮがＧＮＤレベルのときは、トランジスタＱ３がオンし、トランジスタＱ４がオフするので、回路節点ＣおよびＤは、ＶＤＤレベルとなる。
【００３０】
出力信号ＯＵＴは、回路節点ＣおよびＤがＧＮＤレベルのときは、ＶＤＤレベルになり、一方、回路節点ＣおよびＤがＶＤＤレベルのときは、ＧＮＤレベルになる。
【００３１】
さて、回路節点Ｂがフローティングになった当初、トランジスタＱ１がゲートと回路節点Ｂの間にもつ容量（トランジスタＱ１がもつ容量という）と、トランジスタＱ２がゲートと回路節点Ｂの間にもつ容量（トランジスタＱ２がもつ容量という）の間での電荷移動が生じる。よって、トランジスタＱ１がもつ容量とキャパシタＣ１との間の電荷移動（突き抜け）を補償（低減）することができる。その結果、理想的な場合は、つまり、トランジスタＱ１がもつ容量とトランジスタＱ２がもつ容量とが同じ場合は、フローティングになった当初において、回路節点Ｂの電位変動をなくすことができる。
【００３２】
トランジスタＱ１がもつ容量は、そのゲート−ソース間容量（Ｃ１ｇｓという）およびそのゲートとソース側のチャネル領域との間の容量（トランジスタＱ１のゲートとチャネル領域全体との間容量（Ｃ１ｇという）の１／２）の和なのに対し、トランジスタＱ２がもつ容量は、そのゲート−ソース間容量（Ｃ２ｇｓという）、ゲート−ドレイン間容量（Ｃ２ｇｄという）およびそのゲートとチャネル領域全体との間容量（Ｃ２ｇという）の和なので、各トランジスタがもつ容量同士を同じにするには、例えば、Ｃ１ｇｓ＝Ｃ２ｇｓ＋Ｃ２ｇｄかつＣ１ｇ／２＝Ｃ２ｇとすればよい。
【００３３】
まず、トランジスタＱ１、Ｑ２が共に同型（Ｎ型）トランジスタなので、Ｃ１ｇｓは、トランジスタＱ１のチャネル領域の幅に比例し、Ｃ２ｇｓ、Ｃ２ｇｄは、トランジスタＱ２のチャネル領域の幅に比例し、比例係数どうしが等しく、よって、後者を前者の１／２とすれば、Ｃ１ｇｓ＝Ｃ２ｇｓ＋Ｃ２ｇｄが実現できる。
【００３４】
また、トランジスタＱ１、Ｑ２が共に、Ｎ型トランジスタなので、Ｃ１ｇは、トランジスタＱ１のチャネル領域の幅と長さの積に比例し、Ｃ２ｇは、トランジスタＱ２のチャネル領域の幅と長さの積に比例し、比例係数どうしが等しく、よって、後者を前者の１／２とすれば、Ｃ１ｇ／２＝Ｃ２ｇが実現できる。
【００３５】
よって、トランジスタＱ２のチャネル領域の長さとトランジスタＱ１のチャネル領域の長さを同じにし、トランジスタＱ２のチャネル領域の幅を、トランジスタＱ１のチャネル領域の幅の１／２にすれば、Ｃ１ｇｓ＝Ｃ２ｇｓ＋Ｃ２ｇｄかつＣ１ｇ／２＝Ｃ２ｇが実現できる。
【００３６】
また、このように、比例係数どうしが等しくなるのは、トランジスタＱ１、Ｑ２が同型であり、つまり製造条件が同じだからであり、よって、トランジスタＱ１、Ｑ２を共にＰ型トランジスタとし、トランジスタＱ１のゲートには、反転信号ＶＳ２でなく、初期化信号ＶＳ１を供給するようにしてもよい。
【００３７】
なお、理想的でない場合、つまり、トランジスタがもつ容量同士が異なる場合は、フローティングになった当初において、回路節点Ｂの電位が変動するが、そのときであっても、容量間での電荷移動が生じるので、かかる電荷移動がない場合よりも、回路節点Ｂの電位変動を小さくすることができる。
【００３８】
つまり、チャネル領域の寸法を必ずしも、上記のようにしなくてもよい。
【００３９】
また、トランジスタＱ１をＮ型トランジスタとし、トランジスタＱ２をＰ型トランジスタとし、トランジスタＱ１のゲートには、反転信号ＶＳ２を供給するようにしてもよい。
【００４０】
また、トランジスタＱ１をＰ型トランジスタとし、トランジスタＱ２をＮ型トランジスタとし、トランジスタＱ１のゲートには、初期化信号ＶＳ１を供給するようにしてもよい。
【００４１】
さて、回路節点Ｂがフローティングになった後、トランジスタＱ１のリーク電流により、回路節点Ｂにおける電位変化の中心電位は当初の電位からずれていくのだが、回路節点Ｂ、Ｃ間では、それ以外のリーク電流が生じないので、電位のずれを緩やかにすることができる。
【００４２】
なお、図２において、ＯＦＦ電流をより小さくするために初期化信号ＶＳ１と反転信号ＶＳ２の接地（ＧＮＤ）レベルをより低いレベルの電位にしてもよく、更に、リセット時間をより短くするために反転信号ＶＳ２のＶＤＤレベルをより高いレベルの電位にしてもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係る突き抜け補償回路を備えた回路の回路図である。
【図２】図１の回路の動作を説明するタイミングチャートである。
【図３】従来の突き抜け補償回路を備えた回路の回路図である。
【符号の説明】
【００４４】
Ｃ１…キャパシタ
ＩＮ…入力信号
ＩＮＶ１…インバータ
ＯＵＴ…出力信号
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５…薄膜トランジスタ
ＲＥＦ、ＶＤＤ…電源
ＳＷ１、ＳＷ２、ＳＷ３…スイッチ
【図１】
2008003383.tif 000003
【図２】
2008003383.tif 000004
【図３】
2008003383.tif 000005