(57)【要約】【課題】十分なインダクタンスを持つコイル素子をプリント配線板の内部に形成することで、部品搭載面積を大幅に削減し小型で高密度なプリント配線板、およびこのプリント配線板を安価かつ安定的に製造する方法を提供すること。【解決手段】インダクタンスを持つコイルが形成された２層以上のプリント配線板であって、前記コイルは、渦状の配線パターン７と、前記配線パターンの中心に配され、前記配線パターンと電気的に接続された導電性磁性体部３０とをそなえ、前記導電性磁性体部によって層間の電気的接続を行うことを特徴とするプリント配線板、およびその製造方法。【選択図】図２Ｂ
2008294285.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンスを持つコイルが形成された２層以上のプリント配線板であって、
前記コイルは、
渦状の配線パターンと、
前記配線パターンの中心に配され、前記配線パターンと電気的に接続された導電性磁性体部と
をそなえ、
前記導電性磁性体部によって層間の電気的接続を行う
ことを特徴とするプリント配線板。
【請求項２】
請求項１記載の多層プリント配線板において、
前記配線パターンは、３層以上の多層プリント配線板の内層に形成されていることを特徴とする多層プリント配線板。
【請求項３】
請求項１記載の多層プリント配線板において、
前記導電性磁性体部は、多層プリント配線板の表層を含む少なくとも３層以上にわたり形成されていることを特徴とする多層プリント配線板。
【請求項４】
インダクタンスを持つコイルが形成されたプリント配線板の製造方法であって、
a)  渦状の配線パターン、および前記配線パターンの中心に電気的に接続されたランド部を形成する工程、
b)  前記ランド部と電気的に接続する導電性磁性体部を形成するための孔を形成する工程、
c)  前記孔内に、前記ランド部と電気的に接続する導電性磁性体部を形成する工程、
をそなえることを特徴とするプリント配線板の製造方法。
【請求項５】
請求項４記載の多層プリント配線板の製造方法において、
前記導電性磁性体部を形成する工程では、
前記孔内部に、電解ニッケルめっき処理を用いて多層プリント配線板の表層を含む少なくとも３層以上にわたりニッケル体を形成し、同時にそのニッケル体により層間の電気的接続を行うことを特徴とする多層プリント配線板の製造方法。
【請求項６】
請求項４記載の多層プリント配線板に製造方法において、
前記導電性磁性体部を形成する工程では、
前記孔内部に電解ニッケルめっき処理を用いてニッケル体を形成する際に、内層電極層に形成された渦状の配線パターンからも給電を行うことを特徴とする多層プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板およびその製造方法に関し、特にインダクタンスを持つコイルが内部に形成されたプリント配線板およびその製造方法に関する。
【背景技術】
【０００２】
近年、プリント配線板の小型化、高密度化への要求から、回路素子の搭載面積の低減が求められている。一つのプリント配線板に実装される回路素子の数は年々増加の一途を辿っており、これら回路素子の搭載面積が、プリント配線板の小型化への大きな障害となっている。
【０００３】
プリント配線板に実装される回路素子は、ＩＣ、ＬＳＩ等の半導体集積回路、それに併設されるチップコンデンサやチップコイル、チップ抵抗等多岐にわたる。従来のチップコイルを例に取ると、最も小型な物でも０．６ｍｍ×０．３ｍｍ程度のサイズであり、実装に用いる半田ペーストの印刷サイズ、部品実装用ランドのサイズ、隣接する部品実装用ランドと電気的に絶縁するためのパターンギャップ等を考慮すると、上記素子一つ当たりの搭載面積は１．１ｍｍ×０．６ｍｍ程にもなってしまう。
【０００４】
回路素子単体の大きさを小さくしても、半田による実装、プリント配線板表層のソルダーレジスト層の形成精度、回路パターンの形成性等に限界があることから、回路素子の搭載面積をこれ以上小さくすることは困難であった。また、小型の回路素子では得られる機能に制約があり、例えばより大きいインダクタンスが必要である場合には、より大型のチップコイルが必要となる。これらのことから、コイル等の受動素子をプリント配線板に内蔵し、回路素子の搭載面積を削減することが望まれている。
【０００５】
図３（１）は、従来のプリント配線板に実装された半導体集積回路への電力供給を行う部分の回路図の一例である。この例では、インダクタンスを持つコイル素子が電源レイヤへの接続部分に用いられている。これは、半導体集積回路から発される高周波ノイズが電源レイヤへ流れ込むのを防止し、効率よくＧＮＤレイヤへバイパスさせるためである。
【０００６】
このようなプリント配線板は、通常、以下の工程により作製される。すなわち、まず図４（１）に示すように、ポリイミド等の絶縁ベース材７１の両面に配線パターン７２，７３を有し、ビアフィルめっきで充填した有底ビアホール７４，７５により層間接続した両面プリント配線板７６を用意する。
【０００７】
次に、図４（２）に示すように、ポリイミド等の絶縁ベース材７７の片面に厚さ１８μｍの銅箔７８を有する片面銅張積層板７９を、厚さ８０μｍの層間接着剤シート８０を介して、両面プリント配線板７６の両側へ真空プレス等で積層する。
【０００８】
次いで、図４（３）に示すように、片面銅張積層板７９の銅箔７８面にレーザ加工の際のコンフォーマルマスクを通常のフォトファブリケーション手法により形成し、これを用いてレーザ加工を行い、直径１００〜１５０μｍ程度の導通用孔を形成する。続いて、電解めっきにより層間接続を取るための前処理として、デスミア処理、導電化処理を行った後、電解めっきを行うことで、ビアホール８１，８２，８３を形成して層間導通を取る。
【０００９】
続いて、図４（４）に示すように、表層の銅箔７８およびめっき銅に対し、通常のフォトファブリケーション手法によるエッチング手法により配線回路７８ａ，７８ｂを形成し、ソルダーレジスト層８４を形成する。必要に応じて部品実装用ランドやコネクタ等の端子表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施す。
【００１０】
このとき、内層の有底ビアホール７４およびそれに接続するビアホール８１を電源レイヤとし、内層の有底ビアホール７５およびそれに接続するビアホール８２をＧＮＤレイヤとする。このとき、配線回路７８ａは以下のような配線パターンを形成する。
【００１１】
図４（５）は、配線回路７８ａの概念的平面図であって、そのＣ−Ｃ’断面が図４（４）に相当する。配線回路７８ａには、部品実装用ランド９１〜９６が形成されており、部品実装用ランド９１，９２に対しチップコイル９７を、部品実装用ランド９３，９４に対しチップコンデンサ９８をそれぞれ半田実装する。また、部品実装用ランド９５，９６に対しては、半導体集積回路９９を実装することで、図３（１）に示したような回路を形成することができる。
【００１２】
このようにそれぞれの電力供給端子に対し、チップコンデンサ、チップコイル等を実装することで、回路素子の搭載面積は膨大となり、その結果、プリント配線板の小型化が困難である上、半導体集積回路の周囲における配線の引き回しが煩雑となり、さらにはこの煩雑な配線自体が、プリント配線板上の面積を占有するという悪循環をもたらしている。
【００１３】
これに対し、コイルのような受動素子をプリント配線板の内部に形成する方法として、つづら折りや渦状の配線パターンを利用する方法がある（特許文献１）。そして、このような配線パターンを形成することで、回路にインダクタンスを付加することができるとしている。
【００１４】
しかしながら、このような配線パターンで得られるインダクタンスは僅かなものであり、また占有するプリント配線板上の面積が大きく、小型化、高密度化とは相反している。
【００１５】
また、より大きなインダクタンスが得られる配線パターンをプリント配線板内部に形成する方法として、特許文献２には、多層プリント配線板の各層にわたって渦状の配線パターンを形成し、その中心に渦状の配線パターンと電気的に分離されたスルーホールもしくは磁性体を形成する方法が記載されている。
【００１６】
しかしながら、このような方法においても、内蔵するコイル素子一つ当たりの占有面積は大きく、小型化、高密度化とは相反しており、課題の解決には至らない。
【特許文献１】特開平９−１３９５７３号公報
【特許文献２】特開２００５−３４０５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述のように、プリント配線板の小型化、高密度化の障害となっているのが回路素子の搭載面積であり、回路素子の小型化を行っても、半田による実装、プリント配線板の表層へのソルダーレジスト層の形成精度、回路パターンの形成性等に限界があることから、回路素子の搭載面積をこれ以上小さくすることは困難である。
【００１８】
また、小型のチップコイルでは得られるインダクタンスに制限があり、より大きいインダクタンスを得る必要がある場合には、より大型のチップコイルが必要となる。これらのことから、コイル等の受動素子をプリント配線板に内蔵し、部品搭載面積を削減することが望まれている。
【００１９】
本発明は上述の点を考慮してなされたもので、十分なインダクタンスを持つコイル素子をプリント配線板の内部に形成することで、部品搭載面積を大幅に削減し小型で高密度なプリント配線板、およびこのプリント配線板を安価かつ安定的に製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的達成のため、本願では、次の第１および第２の発明を提供する。
【００２１】
第１の発明は、
インダクタンスを持つコイルが形成された２層以上のプリント配線板であって、
前記コイルは、
渦状の配線パターンと、
前記配線パターンの中心に配され、前記配線パターンと電気的に接続された導電性磁性体部と
をそなえ、
前記導電性磁性体部によって層間の電気的接続を行う
ことを特徴とするプリント配線板、
である。
【００２２】
第２の発明は、
インダクタンスを持つコイルが形成されたプリント配線板の製造方法であって、
ａ）  渦状の配線パターン、および前記配線パターンの中心に電気的に接続されたランド部を形成する工程、
ｂ）  前記ランド部と電気的に接続する導電性磁性体部を形成するための孔を形成する工程、
ｃ）  前記孔内に、前記ランド部と電気的に接続する導電性磁性体部を形成する工程、
をそなえることを特徴とするプリント配線板の製造方法、
である。
【発明の効果】
【００２３】
本発明によれば、十分なインダクタンスを確保しながら表層占有面積が直径僅か３５０μｍであるコイル素子をプリント配線板の内部に形成し、部品搭載面積が大幅に削減されて高密度で小型化が可能な多層プリント配線板を提供する。
【００２４】
また、このように高密度で小型化が可能な多層プリント配線板を安価かつ安定的に製造することができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して本発明の実施の形態を説明する。
【実施例１】
【００２６】
図１（１）ないし（４）は、平面コイルの基本構造およびその電磁気的作用を示す説明図である。そのうち図１（１）は、渦状に配線パターンを形成した平面コイルの概念図である。コイルに電流Ｉが流れると、渦状の電流が磁場を形成し、電流Ｉに比例した磁束Φがコイル中心を貫く。コイルを貫く磁束Φが時間変化する場合、それに伴って渦状の配線パターンにはコイルの巻き数Ｎに比例した逆向きの起電力Ｖが生じる（下記式１）。
【数１】
2008294285.tif 000003
【００２７】
磁束Φは電流Ｉに比例するので、上記式１は比例定数Ｌを用いて下記式２のように表される。
【数２】
2008294285.tif 000004
【００２８】
この比例定数Ｌは、コイルの自己インダクタンス（以下、インダクタンスと表記）と呼ばれ、交流電流に対しては、周波数ωに比例した抵抗のように作用する。中心に磁性体のコアを形成した場合、同じ電流Ｉに対して大きな磁束Φが得られるため、コイルのインダクタンスを増加し得ることが一般に知られている。
【００２９】
渦状の配線パターンを持つ平面コイルのインダクタンスを計算する場合、渦状の配線パターンを複数の円周状の配線パターンで近似するのが望ましい。
【００３０】
半径Ｒの円周上に電流Ｉが流れる場合、その電流Ｉが中心付近に発生させる磁場の強さＨは、下記式３によって表され、コイルの中心面積をＳ、真空の透磁率をμ０とすれば、コイル中心を貫く磁束Φは下記式４のように表される。
【数３】
2008294285.tif 000005
【００３１】
渦状の配線パターンをＮ回巻きに形成した場合、ｋ番目の円電流の半径Ｒｋはコイル中心の半径Ｒ０と配線ピッチ：Ｐによって表すことができるから、コイル中心を貫く磁束はそれぞれの円電流が作る磁束の総和として表せる（下記式５）。
【数４】
2008294285.tif 000006
【００３２】
この磁束の総和と上記式１とから、Ｎ回巻きのコイルのインダクタンスＬは、下記式６のように計算される。
【数５】
2008294285.tif 000007
【００３３】
ここで、この実施例１の設計値（下記式７）を上記式６に代入し、具体的なインダクタンスを計算すると、２５．７［ｎＨ］となる。
【数６】
2008294285.tif 000008
【００３４】
図１（２）は、渦状の配線パターンの中心に磁性体を形成した場合の概念図である。磁性体内部の磁束密度Ｂは、磁場の強さをＨ、磁性体の比透磁率をμとして下記式９のように表され、磁性体の形成半径をＲＢとすれば、半径Ｒの円電流Ｉがコイル中心を貫く磁束Φは、下記式１０のように表される。
【数７】
2008294285.tif 000009
【００３５】
これを用いれば、上記Ｎ回巻きコイルの中心に磁性体を形成した場合のインダクタンスは、下記式１１のように計算される。
【数８】
2008294285.tif 000010
【００３６】
この実施例１では磁性体としてニッケル体を用いており、その比透磁率をμ≒６００とし、コイル設計値（下記式１２）を代入すれば、コイルのインダクタンスは１２１７［ｎＨ］と計算される。
【数９】
2008294285.tif 000011
【００３７】
一般に、プリント配線板に使用されるチップコイルのインダクタンスは、１〜３００［ｎＨ］程度であることから考えると、この程度の設計値（コイルの大きさ）で実用上は十分対応可能であり、徒に磁性体の大きさを増やしたり、多層プリント配線板の各層にわたって渦状の配線パターンを形成したりする必要はない。
【００３８】
このように、渦状の配線パターンの中心に磁性体を形成することで、コイルのインダクタンスを大幅に増加させることができる。また、本発明では、この磁性体に導電性の材料を用いることにより、層間の電気的接続も行う。このため、従来は別途に設けていた層間接続要素が不要となり、実用上必要なインダクタンスを確保するために要したコイル素子の占有面積を大幅に削減することができた。
【００３９】
図２Ａ、図２Ｂは、本発明におけるプリント配線板の製造工程を示す概念的断面図である。このプリント配線板は、以下の工程により作製されるものである。すなわち、まず、図２Ａ（１）に示すように、エポキシ、ポリイミド等からなる厚さ５０μｍ程度の絶縁ベース材１の両面に、６μｍ程度の厚さを持つ銅箔２，３を有する両面銅張積層板４を用意する。
【００４０】
絶縁ベース材１の材質は、エポキシ、ポリイミドに限定される訳ではなく、用途に応じて使い分けることができる。例えば、高速信号伝送時の誘電体損失を低減させる必要があるようなアプリケーションにおいては、低誘電正接材料として液晶ポリマー等をベースとした両面銅張積層板を用いることもできる。なお、この両面銅張積層板４は、多層プリント配線板の内層コアに相当する基材である。
【００４１】
次に、図２Ａ（２）に示すように、両面銅張積層板４に対し、ＵＶ−ＹＡＧレーザ等によるダイレクトレーザ加工法を用いて直径５０〜１００μｍ程度の導通用孔を形成し、次いで導電化処理、ビアフィルめっきを行うことで層間接続部５を形成し、層間の電気的接続を行う。
【００４２】
このレーザ加工は、ダイレクトレーザ加工法に限らず、コンフォーマルレーザ加工法等で代用することもできる。このめっき処理においては、片側にマスキングを行ったり、片側からのみ通電を行ったりすることで、両面銅張積層板４の片側の銅箔（ここでは、銅箔２側）をめっきレスにする。これは、後のコイルの形成において、微細な渦状の配線パターンを形成する際に有利となるためである。
【００４３】
なお、層間接続部５は、ビアフィルめっきで充填した有底ビアホールに限定される訳ではなく、通常の電解めっきによる有底ビアホールや一般的なスルーホールによる接続を用いることもできる。以上の工程により、層間接続が施された両面銅張積層板６を得る。
【００４４】
次に、図２Ａ（３）に示すように、通常のフォトファブリケーション手法によるエッチング手法により、配線パターン２ａ，３ａを形成する。
【００４５】
図２Ａ（４）は、両面銅張積層板６の銅箔２側に形成された配線パターン２ａの概念的平面図であって、Ａ−Ａ’断面が図２Ａ（３）に相当する。回路にインダクタンスを付加するためには、このように渦状の配線パターン７を形成するのが望ましく、この渦状の配線パターン７の中心には、後に層間接続を行うための直径３００μｍ程度のランド８を設ける。
【００４６】
回路に付加されるインダクタンスは、定性的には渦状の配線パターン７の巻き数Ｎの２乗に比例することから、大きなインダクタンスを得るためには巻き数Ｎを増やすのが望ましい。
【００４７】
このような渦状の配線パターンは、プリント配線板表層の部品搭載面積を低減するため、多層プリント配線板の内層電極層に形成することが望ましく、また巻き数Ｎを増加させるには、微細な配線が形成可能となるめっきレス構造が有利である。
【００４８】
この実施例１においては、層間接続部５は、ビアフィルめっきによるビアホールであるから、ドライフィルムレジストのテント性を考慮する必要がなく、高解像度の薄型ドライフィルムレジストが使用可能であり、また、銅箔２側はめっきレスであることから厚み６μｍと薄いことと組み合わせて、ピッチ３０μｍの微細配線が形成可能である。これにより、巻き数Ｎ＝１１として直径９６０μｍの渦状の配線パターン７を形成した。これにより、配線パターン２ａのレイヤにコイルが占める面積は、直径１０００μｍ以下と非常に小さくなる。
【００４９】
また、渦状の配線パターン７と対向する配線パターン３ａは、ランド８に対向する部分３ｂのパターンをエッチングにより除去しておくだけでよく、この場合、配線パターン３ａのレイヤにコイルが占める面積は直径僅か３００μｍの領域である。以上の工程により、配線パターンが形成された両面プリント配線板９を得る。
【００５０】
次に、図２Ａ（５）に示すように配線パターンが形成された両面プリント配線板９の両面に、層間接着剤シート２１、片面銅張積層板２２を積層し、加熱および加圧を行うことにより、両面銅張積層板９と片面銅張積層板２２とを張り合わせる。このとき、積層する片面銅張積層板２２には配線パターンを形成していないから、積層による位置合わせは不要である。
【００５１】
層間接着剤シート２１としては、例えば８０μｍ厚のアクリル、エポキシ等の接着剤シートを使用することができる。片面銅張積層板２２としては、エポキシ、ポリイミド等の厚さ５０μｍ程度の絶縁ベース材２３の片面に、厚さ１８μｍの銅箔２４を有するものを使用することができる。
【００５２】
なお、絶縁ベース材２３の材質は、エポキシ、ポリイミドに限定される訳ではなく、用途に応じて使い分けることができる。例えば、低誘電正接材料として、液晶ポリマー等をベースとした銅張積層板を用いることもできる。
【００５３】
また、可撓性のケーブル部を同時に作製する場合には、両面銅張積層板９と片面銅張積層板２２との間に接着剤シート２１等を介して可撓性のポリイミドカバーフィルム等を挟み、各基材の必要な箇所に予め外形加工を行い、位置合わせを行って積層することもできる。
【００５４】
さらに、片面銅張積層板２２の代わりに、両面銅張積層板を用いることもできる。その場合には、両面銅張積層板の接着剤により張り合わされる面に予め配線パターンを形成しておく必要がある。以上の工程により、多層配線基材２５を得る。
【００５５】
次に、図２Ａ（６）に示すように、多層配線基材２５の銅箔２４に対し、通常のフォトファブリケーション手法によるエッチング手法により、コンフォーマルレーザ加工を行うためのコンフォーマルマスクを形成し、続いてコンフォーマルマスクに対して炭酸ガスレーザ加工を行うことにより、直径１００〜１５０μｍ程度の導通用孔２６を形成する。また、内層のランド８に対応する部分に、ドリル加工により直径１００μｍ程度の貫通孔２７を形成する。
【００５６】
この貫通孔２７は、後にニッケル等の導電性磁性体部を充填することにより、回路に付加されるインダクタンスを増加させると同時に、層間の電気的接続を取るための導通用孔である。
【００５７】
このような導電性磁性体部を充填するための孔としては、コイル素子のインダクタンスを増加させる目的があることから、多層プリント配線板の３層以上にわたる孔を形成するのが望ましい。また、このような孔は、内層のみに形成するよりも、積層後に表層から孔を形成した方が、後に充填する導電性磁性体部の体積が多くなるため、有利である。
【００５８】
なお、上記一連の孔形成はドリル加工に限定されるものではなく、要求されるスループットおよび加工精度、品質を考慮して、炭酸ガスレーザ加工やＵＶ−ＹＡＧレーザ加工等を単独でまたは組み合わせて使用することができる。以上の工程により、導通用孔が形成された多層配線基材２８を得る。
【００５９】
次に、図２Ｂ（７）に示すように導通用孔の形成された多層配線基材２８に対し、レーザ処理により発生したスミアを除去するためのデスミア処理を行い、続いて導電化処理を行った後、基材両面にドライフィルムレジスト２９をラミネートし、次いで露光、現像を行うことで、貫通孔２７以外の部分をドライフィルムレジスト２９によってマスクする。
【００６０】
このときには、露光位置ずれを考慮し、直径１００μｍ程度の貫通孔２７に対し、ドライフィルムレジスト２９の開口部は直径２５０μｍ程度（片側７５μｍのズレを許容）とした。この程度のズレを許容できる構造であれば、汎用露光機で十分対応可能であり、高価な高精度露光機は必要ではない。
【００６１】
これにより、プリント配線板の表層にコイルが占める面積は直径２５０μｍの大きさであって非常に小さく、隣接するパターンとのギャップを考慮しても、占有面積は直径僅か３５０μｍ程度となる。
【００６２】
なお、画像処理による加工位置の認識、直描露光装置によるダイレクト露光等を組み合わせることで、この精度は片側１０μｍ程度まで抑えることが技術的に可能であり、隣接するパターンギャップもさらに狭ギャップにすれば、コイルの占有面積は直径２００μｍ以下まで抑えることが可能である。
【００６３】
続いて、導電性磁性体部であるニッケル体を、電解ニッケルめっき処理により３０μｍ程度析出させることで、貫通孔２７の内部をニッケル体３０で充填する。このとき、銅箔２４からの給電に加えて、内層配線パターン２ａからも給電を行うことにより、貫通孔２７の内層部分に先にニッケルめっきを析出させることで、貫通孔２７の内部にボイド等を発生することなく安定して充填させることができる。
【００６４】
なお、この導電性磁性体部の素材は、ニッケル体の他に、例えば鉄やコバルト、またはそれらの合金等の様々な導電性磁性材を用途によって使い分けることができる。
【００６５】
次に、図２Ｂ（８）に示すように、ドライフィルムレジスト２９を剥離し、必要があれば再度導電化処理を行い、続いて電解銅めっきを１５〜２０μｍ程度行うことでビアホール３１を形成する。このとき、ニッケル体３０の直上に他の部品が跨いで実装される場合等においては、ニッケル体３０の突出部が問題となることがある。
【００６６】
その場合には、ドライフィルムレジスト２９の剥離直後に別途研磨処理等を行うことで、プリント配線板の平坦度を確保することが可能である。この研磨処理としては、銅に対する腐食性が低く、ニッケルを選択的にエッチングするエッチング液、たとえば過酸化水素や硝酸を含むエッチング液を用いたＣＭＰ処理が望ましく、これによりニッケル体３０の突出部のみを選択的に除去可能である。
【００６７】
次に、図２Ｂ（９）に示すように、通常のフォトファブリケーション手法によるエッチングを行って配線回路２４ａ，２４ｂを形成し、次いでソルダーレジスト層３２を形成した。このエッチング時には、ニッケルに対する腐食性が低く、銅を選択的にエッチングするエッチング液、たとえばアンモニアを含むアルカリ性のエッチング液を用いることが望ましく、これによりニッケル体３０の上に銅のランド２４ｃを形成できる。
【００６８】
このとき、プリント配線板の内部に形成されたコイルは、ニッケル体３０の部分しかプリント配線板の表層を占有しておらず、隣接するパターンとのギャップを考慮しても、その占有面積は僅か直径３５０μｍ程度の大きさである。
【００６９】
また、上記エッチング工程で通常の銅のエッチング工程で用いられるエッチング液、たとえば塩化第二銅を含むエッチング液等を用いる場合には、ニッケル体３０が除去されないように、銅のランド２４ｃをニッケル体３０の全面を覆う大きさまで広げる必要がある。
【００７０】
図３（１）のような回路を実現するには、例えば、配線回路２４ａを以下のような形状にする。以下では、内層の配線パターン２ａおよびニッケル体３０と接続しているパターンを電源レイヤ、内層の層間接続部５およびビアホール３１と接続しているパターンをＧＮＤレイヤとする。
【００７１】
図２Ｂ（１０）は、配線回路２４ａの概念的平面図であって、Ｂ−Ｂ’断面が図２Ｂ（９）に相当する。配線回路２４ａには、部品実装用ランド５１〜５４が形成されている。
【００７２】
部品実装用ランド５３および５４の上には、ＩＣ等の半導体集積回路５５を実装し、この半導体集積回路５５を駆動する電力を供給する。また、部品実装用ランド５１および５２の上には、チップコンデンサ５６を半田実装する。
【００７３】
このチップコンデンサ５６は、半導体集積回路５５が発する高周波ノイズをＧＮＤへバイパスさせるとともに、半導体集積回路５５のスイッチング動作に伴う電源電圧降下を抑制する意味を持つ。また、部品実装用ランド５１は、ニッケル体３０を介して内層の渦状の配線パターン７を通じて電源層２ａと接続しており、これにより図３（１）に示される回路構成を実現した。
【００７４】
以上の工程により、プリント配線板の表層占有面積が直径僅か３５０μｍの大きさとなるコイル素子をプリント配線板の内部に形成し、部品搭載面積が大幅に削減されて高密度で小型化が可能なプリント配線板を安価かつ安定的に製造することができた。
【００７５】
このようにして作製されたコイル内蔵プリント配線板の、コイル部分のインダクタンスを測定し、その効果の確認を行った。渦状の配線パターンの中心部にニッケルを形成した場合と、通常の電解銅めっきを用いてスルーホール接続を行った場合とで、それぞれｎ＝５０サンプルの測定結果を図３（２）に示す。なお、測定電圧は５［ｖ］とし、測定周波数を１００  ［ｋＨｚ］とした。
【００７６】
図３（２）に示すように、渦状の配線パターンの中心をＣｕのスルーホールで接続した場合、コイルのインダクタンスは２０〜５０［ｎＨ］程度であるが、導電性磁性体部であるニッケル体で接続した場合、インダクタンスは２００〜５００［ｎＨ］程度まで増加していることが判る。その増加幅は、上記式６および上記式１１から予想された増加幅と比較すると小さいが、ばらつきを考慮しても少なくともインダクタンスを３倍以上に増加させることができた。
【００７７】
上記式１１による計算では、磁性体の高さによる影響を無視しているが、これを考慮した場合を以下に記す。
【００７８】
そこで再び図１に戻ると、図１（３）は、半径Ｒの円周状に電流Ｉが流れた場合に形成される磁場の強さＨが、円周中心を垂直に通るＺ軸に対してどのような依存性を示すのかを表した概念図である。中心のＺ軸上の磁場の強さＨは、下記式１３により計算できる。
【数１０】
2008294285.tif 000012
【００７９】
これは、Ｚ＝０で最大となる山形の依存性を示しており、その最大値を１とし、Ｚ／Ｒ（コイル半径Ｒに対する高さＺのアスペクト比）に対してプロットしたのが、図１（４）である。有限高さの磁性体を形成した場合の効果は、磁性体を形成した部分の磁場の強さＨに比例すると考えられることから、図１（４）の中で磁性体が形成された部分の面積を求める必要がある。上記式１３は、Ｚ／Ｒ＝ｔａｎθと変数変換することで、下記式１４のように積分可能である。
【数１１】
2008294285.tif 000013
【００８０】
これによって無限高さの磁性体を形成した場合に対する、有限高さｈの磁性体を形成した場合の影響比は、下記式１５のように計算できる（磁性体は、−ｈ／２  ＜  Ｚ  ＜  ｈ／２の範囲に形成される。）。
【数１２】
2008294285.tif 000014
【００８１】
この影響比を上記式１０に代入して、有限高さの磁性体を形成した場合に半径Ｒの円電流Ｉがコイル中心を貫く磁束Φを求めたものが、下記式１６である。
【数１３】
2008294285.tif 000015
【００８２】
これを用いれば、前述のようなＮ回巻きコイルの中心に有限高さの磁性体を形成した場合のインダクタンスが、下記式１７のように計算される。
【数１４】
2008294285.tif 000016
【００８３】
この実施例１における磁性体の高さは４００μｍ程度であるから、それらのコイル設計値（下記式１８）を代入すれば、コイルのインダクタンスは７０８［ｎＨ］と計算される。
【数１５】
2008294285.tif 000017
【００８４】
このように有限の高さを持つ磁性体を形成した場合には、得られるインダクタンスは計算上においても減少しており、実施例１の測定結果を支持するものである。
【００８５】
計算値および実測値は、他の部分に用いた近似による差や、上記設計値の工程上のばらつき、電解めっきにより形成したニッケル体の透磁率、その周波数依存性等、他の様々な要因によって、その絶対値には差が残るものと考えられる。
【図面の簡単な説明】
【００８６】
【図１】図１（１）ないし（４）は、渦状の配線パターンによる平面コイルの概念図、および磁場ＨのＺ方向依存性の概念図。
【図２Ａ】図２Ａ（１）ないし（６）は、本発明のプリント配線板の構造および製造方法の、概念的断面図および平面図。
【図２Ｂ】図２Ｂ（７）ないし（１０）は、本発明のプリント配線板の構造および製造方法の、概念的断面図および平面図。
【図３】図３（１）および（２）は、半導体集積回路への電源供給を行う回路の一例を示す回路図、および本発明の実施例により得られた測定データを示す特性図。
【図４】図４（１）ないし（４）は、従来の多層プリント配線板の構造および製造方法の、概念的断面図および平面図。
【符号の説明】
【００８７】
１    厚さ５０μｍ程度の絶縁ベース材
２    厚さ６μｍ程度の銅箔
２ａ    配線パターン
３    厚さ６μｍ程度の銅箔
３ａ    配線パターン
３ｂ    ランドに対向する配線パターン除去部
４    両面銅張積層板
５    層間接続部
６    層間接続の施された両面銅張積層板
７    渦状の配線パターン
８    ランド
９    配線パターンの形成された両面プリント配線板
２１    層間接着剤シート
２２    片面銅張積層板
２３    厚さ５０μｍ程度の絶縁ベース材
２４    厚さ１８μｍ程度の銅箔
２４ａ，２４ｂ    配線回路
２４ｃ    銅のランド
２５    多層配線基材
２６    導通用孔
２７    貫通孔
２８    導通用孔の形成された多層配線基材
２９    ドライフィルムレジスト
３０    ニッケル体
３１    ビアホール
３２    ソルダーレジスト層
５１〜５４  部品実装用ランド
５５    半導体集積回路
５６    チップコンデンサ
７１    絶縁ベース材
７２，７３    配線パターン
７４，７５    有底ビアホール
７７  絶縁ベース材
７８  厚さ１８μｍの銅箔
７９    片面銅張積層板
８０    層間接着剤シート
８１，８２，８３    ビアホール
８４  ソルダーレジスト層
９１〜９６  部品実装用ランド
９７  チップコイル
９８  チップコンデンサ
９９  半導体集積回路
【図１】
2008294285.tif 000018
【図２Ａ】
2008294285.tif 000019
【図２Ｂ】
2008294285.tif 000020
【図３】
2008294285.tif 000021
【図４】
2008294285.tif 000022