(57)【要約】【課題】簡単な構成で、基板上に厚膜素子として製造することができ、低静電容量化が可能であり、高速通信に必要な高周波帯域でも電送品質に影響を与えることなく十分な静電対策が可能な静電気保護素子とその製造方法を提供する。【解決手段】絶縁基板１４上に形成され互いに端部が所定間隔１９を空けて対向し一対の端部電極２６につながった電極パターン１６，１８と、電極パターン１６，１８間にまたがる一連の静電気吸収体１２を有する。静電気吸収体１２を挟んで電極パターン１６，１８に対向して積層された中間電極２０を備える。中間電極２０及び静電気吸収体１２を覆った絶縁体の保持層２２を備える。一対の電極パターン１６，１８間の所定間隔１９は、電極パターン１６，１８と中間電極２０の間に存在する静電気吸収体１２の厚さよりも大きい。【選択図】図１
2008294325.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成され互いに端部が所定間隔を空けて対向し一対の端部電極につながった電極パターンと、この電極パターン間にまたがる一連の静電気吸収体と、当該静電気吸収体を挟んで前記電極パターンに対向して積層された中間電極と、この中間電極及び前記静電気吸収体を覆った絶縁体の保持層を備えたことを特徴とする静電気保護素子。
【請求項２】
絶縁基板上の中央部に形成された中間電極と、この中間電極を覆って形成された静電気吸収体と、当該静電気吸収体を挟んで前記中間電極に対面して積層され互いに端部が所定間隔を空けて対向し一対の端部電極につながった電極パターンと、この電極パターン及び前記静電気吸収体を覆った絶縁体の保持層を備えたことを特徴とする静電気保護素子。
【請求項３】
前記一対の電極パターン間の所定間隔は、前記電極パターンと中間電極の間に存在する前記静電気吸収体の厚さよりも大きいことを特徴とする請求項１または２記載の静電気保護素子。
【請求項４】
絶縁基板上に形成され一方の側の端部に直結した下地電極と、前記下地電極上に形成された静電気吸収体と、この静電気吸収体上に形成され前記下地電極と対面して対になる上部電極と、前記上部電極及び前記静電気吸収体を覆った絶縁体の保持層を備えたことを特徴とする静電気保護素子。
【請求項５】
前記静電気吸収体は、主としてＺｎＯからなるセラミック体、または主としてＺｎＯからなる組成物に添加材として炭化珪素、或いは酸化ルテニウムを含んだセラミック体である請求項１，２または４記載の静電気保護素子。
【請求項６】
前記静電気吸収体は、主成分としてＢａ、Ｃａ、Ｓｒ、Ｔｉの炭化物・酸化物と、半導体化材としてＹ、Ｎｂ酸化物の２種類を混合して合成したセラミック体である請求項１，２または４記載の静電気保護素子。
【請求項７】
前記保持層は、Ｓｉ−Ｂａ−Ｂｉ系の誘電体ガラス、或いはＢｉリッチの静電気吸収体の組成物、または熱膨張係数を前記静電気吸収体と合わせるために前記誘電体ガラスにＺｎＯ成分を添加した材料から成る請求項１，２または４記載の静電気保護素子。
【請求項８】
主成分としてＢａ、Ｃａ、Ｓｒ、Ｔｉの炭化物・酸化物と、半導体化材としてＹ、Ｎｂ酸化物の２種類を混合・合成した組成物の合成粉を形成し、その合成粉を粉砕装置によりさらに細かく微粉砕し、その粉末と有機成分からなるビヒクルと混合・混練し、厚膜印刷用ペーストを形成し、この厚膜印刷用ペーストを絶縁基板上に印刷して静電気保護用の静電気吸収体を形成し、さらに、この静電気吸収体及びこれに積層された電極部分を覆って絶縁体の保持層を印刷することを特徴とする静電気保護素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路内のＩＣやその中の素子等を静電気放電等による過渡電圧から保護する為に、回路基板上に実装される静電気保護素子とその製造方法に関する。
【背景技術】
【０００２】
従来、回路内のＩＣ等を静電気等の過渡電圧から保護する静電気保護素子であるＥＳＤ（Electrostatic Discharge：静電気放電）対策部品として、特許献１に開示されているような金属酸化物等の焼結体から成るバルク構造の素子があった。この素子は、焼結体から成る積層型チップバリスタであり、積層体と一対の外部電極を備え、積層体はバリスタ部とこのバリスタ部を挟むように配置される一対の外層部を有する。バリスタ部は、バリスタ特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される一対の内部電極を含み、内部電極は外部電極に電気的に接続されている。
【特許文献１】特開２００５−３５３８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示された焼結体である積層型チップバリスタは、シート成形、内部電極印刷、シート積層等から成る複雑な工程による製造プロセスが必要であった。従って、実装工程中での層間剥離等の不具合の発生も起こり易いと言う問題があった。
【０００４】
また、最近の通信ネットワークに用いられる高速インターフェイスでは、高速化を実現するために、ＩＣ自体の回路構造がＥＳＤに対して脆弱になってきている。この為、高速伝送系ＩＣにおいて、ＥＳＤ対策の要求が高まってきており、ＥＳＤ対策部品の回路基板への搭載が進んでいる。しかし、高速伝送系ＩＣにおいては、周波数が高くなることによりＥＳＤ対策部品の静電容量の低減は必須であり、ＥＳＤ対策部品の静電容量が大きいと、信号品位に問題を生じ、最悪の場合は通信不可となる恐れがあった。
【０００５】
この発明は、前記従来の技術に鑑みて成されたもので、簡単な構成で、基板上に厚膜素子として製造することができ、低静電容量化が可能であり、高速通信に必要な高周波帯域でも通信品質に影響を与えることなく十分な静電対策が可能な静電気保護素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、絶縁基板上に形成され互いに端部が所定間隔を空けて対向し一対の端部電極につながった電極パターンと、この電極パターン間にまたがる一連の静電気吸収体と、当該静電気吸収体を挟んで前記電極パターンに対向して積層された中間電極と、この中間電極及び前記静電気吸収体を覆った絶縁体の保持層を備えた静電気保護素子である。
【０００７】
またこの発明は、絶縁基板上の中央部に形成された中間電極と、この中間電極を覆って形成された静電気吸収体と、当該静電気吸収体を挟んで前記中間電極に対面して積層され互いに端部が所定間隔を空けて対向し一対の端部電極につながった電極パターンと、この電極パターン及び前記静電気吸収体を覆った絶縁体の保持層を備えた静電気保護素子である。
【０００８】
前記一対の電極パターン間の所定間隔は、前記電極パターンと中間電極の間に存在する前記静電気吸収体の厚さよりも大きいものである。
【０００９】
またこの発明は、絶縁基板上に形成され一方の側の端部に直結した下地電極と、前記下地電極上に形成された静電気吸収体と、この静電気吸収体上に形成され前記下地電極と対面して対になる上部電極と、前記上部電極及び前記静電気吸収体を覆った絶縁体の保持層を備えた静電気保護素子である。
【００１０】
前記静電気吸収体は、主としてＺｎＯからなるセラミック体、または主としてＺｎＯからなる組成物に添加材として炭化珪素、或いは酸化ルテニウムを含んだセラミック体である。
【００１１】
前記静電気吸収体は、主成分としてＢａ、Ｃａ、Ｓｒ、Ｔｉの炭化物・酸化物と、半導体化材としてＹ、Ｎｂ酸化物の２種類を混合して合成したセラミック体でも良い。
【００１２】
前記保持層は、Ｓｉ−Ｂａ−Ｂｉ系の誘電体ガラス、或いはＢｉリッチの静電気吸収体の組成物、または熱膨張係数を前記静電気吸収体と合わせるために前記誘電体ガラスにＺｎＯ成分を添加した材料から成るである。
【００１３】
主成分としてＢａ、Ｃａ、Ｓｒ、Ｔｉの炭化物・酸化物と、半導体化材としてＹ、Ｎｂ酸化物の２種類を混合・合成した組成物の合成粉を形成し、その合成粉を粉砕装置によりさらに細かく微粉砕し、その粉末と有機成分からなるビヒクルと混合・混練し、厚膜印刷用ペーストを形成し、この厚膜印刷用ペーストを絶縁基板上に印刷して静電気保護用の静電気吸収体を形成し、さらに、この静電気吸収体及びこれに積層された電極部分を覆って絶縁体の保持層を印刷することを特徴とする静電気保護素子の製造方法。
【発明の効果】
【００１４】
この発明の静電気保護素子とその製造方法は、静電気吸収体の組成物によるペーストを用いて、スクリーン印刷により静電気吸収体を形成することができ、厚膜スクリーン印刷法によって、静電容量が極めて小さく放電開始電圧も低い静電気保護素子の作成が可能となる。これにより、素子の静電容量はセラミック焼結体よりも低くすることが出来る。
【００１５】
さらに、積層構造の形態により、静電容量の調整が可能である。また、対をなす端部電極に対して、静電気吸収体を挟んで対面する中間電極を設け、より静電容量の低い静電気保護素子を形成することができる。特に、端部電極間の間隔を静電気吸収体の厚さよりも大きいものとすることにより、小さい静電容量で耐圧の高い静電気吸収体を形成することができる。
【００１６】
積層構造における中間電極上或いは上部電極上に保持層を設ける事により、アブソーバ性能としてピーク電圧のバラツキが安定化する。更に、電極間の放電スパークによる表面保護コートへの衝撃、或いは保護コートへのピンホールの発生も抑制することが出来る。
【００１７】
従って、この発明静電気保護素子により、静電容量が１ｐＦ〜１０．０ｐＦの範囲で調整可能であり、放電開始電圧が４００Ｖ以下の静電気保護素子の作成が可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、この発明の実施の形態について説明する。図１、図２は、この発明の第一実施形態の保護素子１０を示す。この保護素子１０は、表面実装型のチップ型素子であって、ＺｎＯを主成分とし、炭化珪素を含む組成物粉末のペーストから形成されたＥＳＤ保護のための機能膜である静電気吸収体１２が、絶縁基板１４上の一対の電極パターン１６，１８を覆って形成されている。一対の電極パターン１６，１８は、その対をなす端面同士が、１０μｍ〜５０μｍの間隔を空けて対向し、間隔１９を形成して設けられている。そして、一対の電極パターン１６，１８上の静電気吸収体１２は、間隔１９を埋めて印刷形成されたもので、電極パターン１６，１８の端部間の間隔１９により容量を形成する。
【００１９】
さらに、静電気吸収体１２を挟んで電極パターン１６，１８に対向して積層された中間電極２０と、この中間電極２０及び静電気吸収体１２を覆った絶縁体の保持層２２を備えている。保持層は、Ｓｉ−Ｂａ−Ｂｉ系の誘電体ガラス、或いはＢｉリッチの各種静電気吸収体の組成物、または熱膨張係数を前記静電気吸収体と合わせるために前記誘電体ガラスにＺｎＯ成分を添加した材料から成る。
【００２０】
さらに、電極パターン１６，１８上の保持層２２を覆うように、ガラス及び樹脂から成る保護被覆２４が設けられている。そして、絶縁基板１４の端面には、電極パターン１６，１８の端部と接するようにして、各々Ａｇペースト等による端部電極２６が形成されている。端部電極２６は、表面にニッケルめっき、及び半田めっき或いは錫めっきが施されている。中間電極２０は、一定電圧以上の過渡電圧が印加された場合に間隔１９間、または中間電極２０を介して放電するものである。
【００２１】
次に、この実施形態の保護素子１０の製造方法について説明する。まず、静電気吸収体１２となる、ＺｎＯを主成分とし炭化珪素を含む組成物粉末のペーストを形成する。静電気吸収体１２に用いる材料としては、純度９９．９％のＺｎＯに半導体化としてＭｎ、Ｃｏを混合し１０００℃〜１２００℃で１〜３ｈ合成した粉末と、Ｂｉ（或いはＰｒ）、Ｓｂ、Ｔｉ、Ｌａ，Ｋ、Ａｌ、Ｓｉ、Ｎｉ、Ｃａ、Ｂａの炭化物或いは酸化物を均一に混合し、８００℃〜１０００℃で熱処理する。
【００２２】
前記合成粉は、ボールミル等の粉砕装置により微粉砕を行い、厚膜ペースト用の組成物粉末とする。そして、前記組成物粉末１００ｗｔ％に対し、アンカー作用としてのガラスフリットを５ｗｔ％添加・混合する。その後、溶剤・ビヒクル・分散剤の有機成分と馴染ませ、混合・混錬して厚膜ペーストとする。
【００２３】
そして、Ａｇ−Ｐｄ等の導体ペーストを用い、絶縁基板１４を多数個取りする大型基板上に、間隔１９を有して対向した一対の電極パターン１６，１８を、スクリーン印刷により形成する。電極パターン１６，１８は、帯状の導電体パターンを形成した後、レーザートリミング、エッチング、或いはダイシング加工等により、導電体パターンに間隔１９を形成し、一対の電極パターン１６，１８としても良い。所定の間隔１９の幅は、例えば１０〜５０μｍである。この間隔１９は、電極パターン１６，１８と中間電極２０の間に存在する静電気吸収体１２の厚さよりも大きくする。
【００２４】
電極パターン１６，１８上には、静電気吸収体１２の厚膜ペーストをスクリーン印刷し、静電気吸収体１２を形成する。この静電気吸収体１２の厚みは１５〜４０μｍとし、必要とする厚みに応じて静電気吸収体１２の粉体ペーストの印刷を繰り返して積層する。この後、保護素子１０の表面の静電気吸収体１２及び電極パターン１６，１８の間隔１９の両側に跨って静電気吸収体１２に積層される中間電極２０をＡｇ−Ｐｄ等の導体ペーストにより印刷する。
【００２５】
さらに、中間電極２０とその両側に露出した電極パターン１６，１８の一部を覆う保持層２２を印刷形成する。この後、保護素子１０の表面に両端部電極端子部を露出した状態で、低温ガラス及び樹脂から成る保護膜２４を形成する。
【００２６】
続いて、大型基板に形成された横分割溝を用いて、横並びに一列に機能素子が連続したブロック単位で分割する分割工程を行う。
【００２７】
更に、分割工程により分離したブロックの分断面、即ち素子両端面に導電ペーストを定着させ、絶縁基板１４上の電極パターン１６，１８の露出面から、絶縁基板１４の端面と、更に絶縁基板裏面部を覆う様に端部電極２２を形成する。このときの端部電極２２は、Ａｇペースト或いは、樹脂硬化型Ａｇペーストを用いる。
【００２８】
最後に、前記分割工程で、分割し処理したブロックを更に、個片毎に分割し、端部電極２２の表面にめっき処理を行なう為に、ニッケルめっき処理を行う。この後、半田めっき処理或いは、錫めっき処理を施して、チップ型の静電気保護素子が完成する。この時のチップサイズは、例えば１．６ｍｍ×０．８ｍｍである。
【００２９】
この実施形態の静電気保護素子とその製造方法は、前記組成物による静電気吸収体１２の材料のペースト化により、スクリーン印刷による機能膜を形成することができ、厚膜スクリーン印刷法により比較的薄い静電気吸収体１２を形成することができる。さらに、対抗して対をなす電極パターン１６，１８間に積層された静電気吸収体１２の構造により、静電容量の低い静電気保護素子を得ることができる。また、積層構造における中間電極２０上或いは電極パターン１６，１８上に保持層を設ける事により、アブソーバ性能としてピーク電圧のバラツキが安定化する。更には電極間の放電スパークによる表面保護コートへの衝撃、或いは保護コートへのピンホールの発生も抑制出来る。
【００３０】
そして、厚膜スクリーン印刷における積層構造の静電気保護素子の製造において、静電容量が０．１ｐＦ〜１０．０ｐＦの範囲で調整可能であり、放電開始電圧が４００Ｖ以下の静電気保護素子を製造することができる。
【００３１】
次に、この発明の第二実施形態の保護素子３０について、図３、図４を基にして説明する。ここで、前記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態の保護素子３０は、絶縁基板１４を多数個取りする大型基板上に、まずＡｇ−Ｐｄ等の導体ペーストを用い中央部の中間電極２０と、その両側の電極パターン１５，１７を印刷して形成する。この中間電極２０上に、静電気保護用厚膜ペーストを用いて静電気吸収体１２を印刷形成する。この時の厚みは１５〜４０μとし、厚みに応じて機能膜の印刷を繰り返す（積層）。更に、この静電気吸収体１２上に、静電気保護機能膜をスクリーン印刷にて形成する。この時の厚みは１０〜３０μとし、厚みに応じて静電気吸収体１２の印刷を繰り返す（積層）。そして、この静電気吸収体１２上に中間電極２０と対向して対を成す電極パターン１６，１８を、電極パターン１５，１７に接続させて、対向する隙間１９を隔てて形成する。これにより、静電気吸収体１２を電極１６，１８，２０間で挟む積層構造とする。以下、前記実施形態と同様に、分割して個々の素子とする。
【００３２】
この実施形態の保護素子３０によっても、前記実施形態と同様の効果を得ることができる。
【００３３】
次に、この発明の第三実施形態の保護素子３２について、図５、図６を基にして説明する。ここで、前記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態の保護素子３２は、多数個取りの大型絶縁基板上にＡｇ−Ｐｄ等の導体ペーストを用い、スクリーン印刷にて下地電極３４パターンを形成する。この電極パターン３４上に静電気保護用厚膜ペーストを用いて、静電気吸収体１２を形成する。この時の厚みは１５〜４０μとし、厚みに応じて静電気吸収体１２の印刷を繰り返す（積層）。そして、静電気吸収体１２上に上部電極パターン３６を形成し、静電気吸収体１２を電極３４，３６間により挟む積層構造とする。以下、前記実施形態と同様に、分割して個々の素子とする。
【００３４】
この実施形態の保護素子３０によっても、前記実施形態と同様の効果を得ることができる。
【００３５】
なお、この発明の保護素子は前記実施形態に限定されるものではなく、機能膜の厚さや電極パターンの形状、放電間隔の幅や形状は適宜設定し得るものである。
【実施例１】
【００３６】
以下、この発明の静電気保護素子の実施例について、第一実施形態の構造で、１．６ｍｍ×０．８ｍｍの大きさで、静電気吸収体１２の厚さが２０μｍのチップ型静電気保護素子を用いて、絶縁抵抗及び、静電容量、放電開始電圧を測定した。その結果、絶縁抵抗はＴ（テラ）Ω台、放電開始電圧は４００Ｖ以下であり、静電容量は０．１ｐＦまでの特性が得られた。従って、高速通信機器等における、高周波回路での静電対策部品に適することが確かめられた。
【００３７】
この実施例の静電気保護素子のＩＥＣ試験の結果を図７（ａ）、（ｂ）に示す。この実験では、１０個のサンプルについて、1〜２０回の印加パルス試験を行った。横軸が静電気印加回数、縦軸がピーク電圧である。素子構造及び製造方法は前記第一実施形態の通りである。これにより、保持層２２を形成した方が、ピーク電圧のばらつきが抑えられ、且つピーク電圧の最大値も低くなることが確かめられた。
【図面の簡単な説明】
【００３８】
【図１】この発明の第一実施形態の静電気保護素子の縦断面図である。
【図２】この発明の第一実施形態の静電気保護素子の保護被覆を形成する前の斜視図である。
【図３】この発明の第二実施形態の静電気保護素子の縦断面図である。
【図４】この発明の第二実施形態の静電気保護素子の保護被覆を形成する前の斜視図である。
【図５】この発明の第三実施形態の静電気保護素子の縦断面図である。
【図６】この発明の第三実施形態の静電気保護素子の保護被覆を形成する前の斜視図である。
【図７】この発明の実施例の静電気保護素子の保持層が無い場合（ａ）と、保持層を設けた場合（ｂ）のＩＥＣ試験結果のグラフである。
【符号の説明】
【００３９】
１０  静電気保護素子
１２  静電気吸収体
１４  絶縁基板
１６，１８  電極パターン
１８  上部電極
２０  中間電極
２２  保持層
２４  保護膜
２６  端部電極
【図１】
2008294325.tif 000003
【図２】
2008294325.tif 000004
【図３】
2008294325.tif 000005
【図４】
2008294325.tif 000006
【図５】
2008294325.tif 000007
【図６】
2008294325.tif 000008
【図７】
2008294325.tif 000009