(57)【要約】【課題】枠体の切欠き部内に配置されるセラミック製で且つ断面ほぼ凸形の端子支持体に前記クラックが生じにくい半導体素子収納用パッケージを提供する。【解決手段】表面３に半導体素子を実装する実装エリアａを有する金属製のベース板２と、ベース板２の表面３上にて実装エリアａを囲んで形成された金属製の枠体４と、枠体４に形成された切欠き部７と、ベース板２および枠体４にロウ材ｒ１，ｒ２を介して接合され、切欠き部７内に配置されたセラミック製の端子支持体１０と、を備え、端子支持体１０は、全体が断面ほぼ凸形を呈し、枠体４の内側および外側に突出する一対の水平部１２の上面１３、およびこれらの間を接続するように枠体４の内外方向に沿って複数の端子１４を有すると共に、端子支持体１０の底面１８は、枠体４の内外方向において、中央付近が内側および外側よりもベース板２の表面３側に２０μｍ以下で突出（ｔ１）するように反っている、半導体素子収納用パッケージ１。【選択図】  図３
2008159854.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体素子を実装する実装エリアを有する金属製のベース板と、
上記ベース板の表面上において上記実装エリアを囲んで形成された金属製の枠体と、
上記枠体に形成された切欠き部と、
上記ベース板および枠体にロウ材を介して接合され、上記切欠き部内に配置されたセラミック製の端子支持体と、を備え、
上記端子支持体は、全体が断面ほぼ凸形を呈し、上記枠体の内側および外側に突出する一対の水平部の上面、およびこれらの間を接続するように上記枠体の内外方向に沿って複数の端子を有すると共に、
上記端子支持体の底面は、上記枠体の内外方向において、中央付近が内側および外側よりもベース板の表面側に２０μｍ以下で突出するように反っている、
ことを特徴とする半導体素子収納用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴなどの半導体素子を収納するための半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
この種の半導体素子収納用パッケージは、金属製の基体の表面に位置する素子載置部を囲むように金属製の枠体を接合し、かかる枠体の対向する一対の側壁に設けた切欠き部に、断面ほぼ凸形で且つセラミック製の入出力端子を挿入してロウ付けし、かかる入出力端子において上記枠体の内外に延びる平板部の表面に設けた複数の端部線路導体を介して、上記載置部に収納する半導体素子と外部との導通が行われている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−２２８９１号公報（第１〜１２頁、図１〜３）
【０００４】
ところで、前記セラミック製の入出力端子は、前記枠体の切欠き部にロウ付けする際に、その底面における内外方向の中央部が下向きに約５０μｍ程度突出するように反っていると、ロウ材の凝固収縮によって、断面ほぼ凸形の両肩部付近にクラックを生ずるおそれがある、という問題があった。かかるクラックや上記底面の突出部によって、追って密閉される枠体内の封止特性が損なわれ得る、という問題もあった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、背景技術において説明した問題点を解決し、枠体の切欠き部内に配置されるセラミック製で且つ断面ほぼ凸形の端子支持体に前記クラックが生じにくい半導体素子収納用パッケージを提供する、ことを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するため、セラミック製で且つ断面ほぼ凸形の端子支持体の底面が、枠体の切欠き部内にロウ付けする際に生じるロウ材の凝固収縮の影響を抑制するため、端子支持体の底面の反りの突出量を一定値以下に規制する、ことに着想して成されたものである。
即ち、本発明の半導体素子収納用パッケージ（請求項１）は、表面に半導体素子を実装する実装エリアを有する金属製のベース板と、かかるベース板の表面上において上記実装エリアを囲んで形成された金属製の枠体と、かかる枠体に形成された切欠き部と、上記ベース板および枠体にロウ材を介して接合され、上記切欠き部内に配置されたセラミック製の端子支持体と、を備え、前記端子支持体は、全体が断面ほぼ凸形を呈し、上記枠体の内側および外側に突出する一対の水平部の上面、およびこれらの間を接続するように上記枠体の内外方向に沿って複数の端子を有すると共に、上記端子支持体の底面は、上記枠体の内外方向において、中央付近が内側および外側よりもベース板の表面側に２０μｍ以下で突出するように反っている、ことを特徴とする。
【発明の効果】
【０００７】
これによれば、セラミック製の端子支持体を、板枠体に設けた切り欠き部およびかかる切り欠き部に露出するベース板の表面にロウ付けしても、当該端子支持体の底面は、枠体の内外方向において、中央付近が内側および外側よりもベース板の表面側に２０μｍ以下の突出量となるように反りが抑制されている。このため、ロウ付け時に生じるロウ材の凝固収縮が抑制ないし低減されるので、断面ほぼ凸形の肩部にクラックが生じにくくなる。従って、封止特性に優れた半導体素子収納用パッケージとすることが可能となる。
上記端子支持体をロウ付けする際に、上記反りによる突出量が２０μｍを越えていると、上記クラックを生じるおそれがあるため、かかる範囲を除外した。
【０００８】
尚、金属製の前記ベース板と枠体とは、互いにロウ付けによって接合される。
また、セラミック製の前記端子支持体の底面には、予めほぼ全面にメタライズ層およびＮｉメッキ層が形成されており、ロウ付け時でのロウ材の濡れ性を確保している。
更に、前記端子支持体の頂面および対向する一対の対向する端面には、これらに連続し且つ枠体の方向に沿った上記同様のメタライズ層などが形成されている。
加えて、切欠き部に配置した前記端子支持体をロウ付けした後では、かかる端子支持体でセラミックが露出する表面を除く、ベース板、枠体、および、端子支持体において予めＮｉメッキされた複数の端子の表面に対し、それぞれＮｉメッキ層およびＡｕメッキ層が被覆される。
【０００９】
付言すれば、前記端子支持体において、上方に突出する上部の頂面、および、ほぼ凸形を呈する両端面の中央部に、予め前記同様のメタライズ層が被覆されている、半導体素子収納用パッケージも本発明に含まれ得る。
これによる場合、枠体の切欠き部と端子支持体との間を、ロウ材によって確実にロウ付けできるため、枠体内の実装エリアに実装される半導体素子を外部から容易に封止することが可能となる。
【００１０】
尚、前記端子支持体は、セラミック材料を含む複数のグリーンシートごとの表面や裏面、あるいは対向する一対の端面に、導電性ペーストを印刷・形成し、かかる複数のグリーンシートを積層した後、焼成することで形成される。
かかる端子支持体を枠体の切欠き部内に配置し、枠体とベース板とにロウ付けする際に、前記突出量を２０μ以下にするには、上記複数のグリーンシートを積層する位置ごとで、それらに含まれるセラミック材料などの密度を相違させたり、あるいは、これらの表面または裏面に印刷・形成する導電性ペーストの厚みや種類を、印刷位置ごとに調整する方法などによって行われる。
【発明を実施するための最良の形態】
【００１１】
以下において、本発明を実施するための最良の形態について説明する。
図１は、本発明の半導体素子収納用パッケージ１を示す斜視図、図２は、かかるパッケージ１に用いる端子支持体１０を示す斜視図、図３は、図１中のＸ−Ｘ線の矢視に沿った部分拡大断面図である。
半導体素子収納用パッケージ１は、図１に示すように、表面３の中央部に半導体素子を実装する実装エリアａを有するベース板２と、実装エリアａを囲んで表面３上に形成された四形枠形状の枠体４と、かかる枠体４で対向する一対の側壁６ごとに形成された一対の切欠き部７と、かかる切欠き部７内に配置される一対の端子支持体１０と、を備えている。
【００１２】
前記ベース板２は、例えば、Ｃｕ−Ｗ、Ｃｕ−Ｍｏなどの銅合金、またはコバール（Ｆｅ−２９wt％Ｎｉ−１７wt％Ｃｏ）からなり、平面視が矩形（正方形または長方形）の表面３を有する金属板である。
また、前記枠体４は、例えば、コバールからなり、図１に示すように、平面視が四角形を呈する四辺の側壁６と、上記ベース板２の表面３上において半導体素子が実装される実装エリアａを囲む平面視が四角形の中空部５と、対向する一対の側壁６に形成した側面視が四角形の切欠き部７と、を備えている。かかる切欠き部７の底辺には、ベース板２の表面３が露出している。
上記ベース板２および枠体４は、ロウ付けにより互いに接合され、両者の表面には、Ｎｉメッキ層およびＡｕメッキ層（何れも図示せず）が被覆されている。
【００１３】
更に、前記端子支持体１０は、セラミックからなり、図１，図２に示すように、全体がほぼ断面凸形を呈し、前記切欠き部７の内側および外側に延びる一対の水平部１２と、これらの間から上方に突出する上部１１と、を備えている。
一対の水平部１２ごとの上面１３およびこれらの間を接続するように、切欠き部７の内外方向に沿って、複数の細長い端子１４が平行に形成されている。かかる端子１４は、ＷまたはＭｏからなる金属層、Ｎｉメッキ層、およびＡｕメッキ層からなる。
また、端子支持体１０における上部１１の頂面、およびほぼ凸形を呈する両端面１６の中央部には、ＷまたはＭｏからなる金属層およびＮｉメッキ層を有するメタライズ層１５，１７が形成されている。
更に、図２，図３に示すように、端子支持体１０の底面１８のほぼ全面にも、上記同様の金属層とＮｉメッキ層とを有するメタライズ層１９が形成されている。
【００１４】
図３に示すように、前記端子支持体１０は、底面１８側のメタライズ層１９と切欠き部７の底辺を形成するベース板２の表面３との間を、Ａｇロウ（ロウ材、例えば、Ａｇ−Ｓｎ）ｒ１を介して、上部１１の頂面側のメタライズ層１５と切欠き部７の上辺との間、および図示しない端面１６側のメタライズ層１７と切欠き部７の側辺との間を、Ａｇロウｒ２を介して、接合されている。
端子支持体１０は、上記Ａｇロウｒ１，ｒ２によるロウ付け後の凝固収縮に伴う応力を受けているが、図３に示すように、その底面１８およびメタライズ層１９は、枠体４の内外方向における中央付近が、両外側よりもベース板２の表面３側に２０μｍ以下の突出量ｔ１となるように、予め反りが抑制されている。
尚、上記メタライズ層１９の中央付近とベース板２の表面３との間には、厚みｔ２が約１〜数μｍのＡｇロウｒ１が介在している。
【００１５】
そのため、端子支持体１０において、上部１１と一対の水平部１２との肩部には、前記凝固収縮を受けても、従来のようなクラックが生じていない。
図３に示すように、端子支持体１０において、枠体４の中空部５側に延びる水平部１２の表面１３上の各端子１４には、ベース板２の実装エリアａ上に実装した例えばＦＥＴなどの半導体素子（図示せず）との間を導通するボンディングワイヤｗがロウ付けされる。一方、枠体４の側壁６よりも外側に延びる水平部１２の表面１３上の各端子１４には、外部との導通を取るリード端子Ｌがロウ付けされる。この結果、上記半導体素子と外部の電子機器との導通が取れる。
【００１６】
そして、枠体４の中空部５は、図示しない金属（例えば、コバール）製の蓋板、またはセラミック製で且つ底面の周辺部に沿ってメタライズ層を有する蓋板が、その開口部にロウ付けされることで、封止される。
従って、以上のような半導体素子収納用パッケージ１によれば、切欠き部７にロウ付けで接合される端子支持体１０にクラックが生じていないため、実装した半導体素子を確実に枠体４内に封止できると共に、端子支持体１０を介して、外部との導通を確保できるため、所要の動作を確実に成さしめることができる。
【００１７】
前記端子支持体１０は、以下のようにして製造した。
予め、アルミナ粉、有機バインダ、ガラス成分、溶剤などを配合してセラミックスラリを製作し、かかるセラミックスラリをドクターブレード法によって、複数枚のグリーンシートに成形した。
次いで、打ち抜き加工によって、図４に示すように、平坦なグリーンシートｓ１，ｓ２と、断面ほぼ角形で且つ全体がほぼ直方体のグリーンシートｓ３とを形成した。尚、最下層のグリーンシートｓ１のアルミナ粉やガラス成分の密度は、中層のグリーンシートｓ２のそれらよりも若干低くした。。
【００１８】
次に、図５に示すように、最下層のグリーンシートｓ１の底面１８の全面に、Ｗ粉末またはＭｏ粉末を含む導電性ペーストｍ１を印刷・形成し、その両端面１６の中央部には、帯状を呈する上記同様の導電性ペーストｍ４を印刷・形成した。
また、図５で中層のグリーンシートｓ２の上面１３に、幅狭な帯状で上記同様の導電性ペーストｍ２を、スクリーン印刷により平行に複数本形成し、その両端面１６の中央部には、上記同様の導電性ペーストｍ４を印刷・形成した。
更に、図５で最上層のグリーンシートｓ３の頂面および両端面全体に、上記同様の導電性ペーストｍ３，ｍ４を印刷・形成した。この際、導電性ペーストｍ１の厚みを、導電性ペーストｍ２，ｍ３の厚みよりも若干厚くした。尚、導電性ペーストｍ１と、導電性ペーストｍ２，ｍ３との種類を相違させても良い。
【００１９】
次いで、前記グリーンシートｓ１〜ｓ３を積層して、図６に示すように、グリーンシート積層体Ｓを形成した後、これを所定の温度帯に加熱して焼成した。
その結果、図７に示すように、グリーンシートｓ１〜ｓ３が焼成された一体となった上部１１と水平部１２とで断面ほぼ凸形となり、導電性ペーストｍ１〜ｍ４が焼成された複数の端子１４、金属層１５，１７，１９を有する端子支持体１０が得られた。かかる端子支持体１０の底面１８および金属層１９の中央付近は、両外側よりも下方に２０μｍ以下の突出量ｔ０となるように反りが抑制されていた。
【００２０】
次に、前記端子支持体１０における複数の端子１４、金属層１５，１７，１９の上に。厚みが約０．５〜１０μｍのＮｉメッキ層を電解Ｎｉメッキによって被覆した。その結果、金属層１５，１７，１９は、それぞれメタライズ層となった。
更に、図８に示すように、端子１４などがＮｉメッキされた端子支持体１０において、その底面１８およびメタライズ層１９のほぼ全面に、予めシート状にプリフォームされたＡｇロウｒ１を配置し、上部１１の頂面のメタライズ層１５および両端面１２のメタライズ層１７に沿ってＡｇロウｒ２を配置した。
【００２１】
上記Ａｇロウｒ１，ｒ２が配置された端子支持体１０を、図８中の矢印で示すように、予め、ベース板２の表面３上に接合された枠体４の切欠き部７内の各辺に、上記Ａｇロウｒ１，ｒ２が接触ないし最接近するように挿入した後、かかるＡｇロウｒ１，ｒ２を所定の温度帯に加熱（リフロー）した。
その結果、図９に示すように、ロウ付け後の端子支持体１０は、上記Ａｇロウｒ１，ｒ２の加熱後の凝固収縮に伴う応力を受けても、底面１８およびメタライズ層１９は、枠体４の内外方向における中央付近が、両外側よりもベース板２の表面３側に２０μｍ以下の突出量ｔ１となるように反りが抑制されていた。尚、上記メタライズ層１９の中央付近とベース板２の表面３との間には、厚みｔ２が約１〜数μｍのＡｇロウｒ１が介在していた。
【００２２】
このため、ロウ付け後の端子支持体１０において、上部１１と一対の水平部１２との間の両肩部には、反りが上記突出量ｔ１に抑制されたため、従来のようなクラックを生じていなかった。
そして、上記端子支持体１０の露出部分でセラミックを除いた複数の端子１４、前記ベース板２、および枠体４に対し、Ｎｉメッキ層およびＡｕメッキ層（何れも図示せず）をそれぞれ電解メッキによって順次被覆した。
以上によって、前記図１に示した本発明の半導体素子収納用パッケージ１が得られた。
【００２３】
尚、本発明は、前述した形態に限定されるものではない。
前記端子支持体を形成するセラミックは、窒化アルミニウムやムライトとしたり、低温焼成セラミックの一種であるガラス−セラミックとてしも良い。かかる低温焼成セラミックを用いる場合、前記端子やメタライズ層は、ＣｕまたはＡｇによって形成される。
また、前記枠体も、ベース板と同様な銅合金から形成しても良い。
更に、前記ロウ材は、Ａｕ−Ｃｕなどからなるものとしても良い。
【図面の簡単な説明】
【００２４】
【図１】本発明の半導体素子収納用パッケージの一形態を示す斜視図。
【図２】上記パッケージに用いる端子支持体を示す斜視図。
【図３】図１中のＸ−Ｘ線の矢視に沿った部分拡大断面図。
【図４】上記端子支持体および上記パッケージの製造工程を示す概略図。
【図５】図４に続く製造工程を示す概略図。
【図６】図５に続く製造工程を示す概略図。
【図７】図６に続く製造工程を示す概略図。
【図８】図７に続く製造工程を示す概略図。
【図９】図８に続く製造工程を示す概略図。
【符号の説明】
【００２５】
１……………半導体素子収納用パッケージ
２……………ベース板
３……………表面
４……………枠体
７……………切欠き部
１０…………端子支持体
１２…………水平部
１３…………上面
１４…………端子
１８…………底面
ａ……………実装エリア
ｒ１，ｒ２…ロウ材
ｔ１…………上記底面中央付近の突出量
【図１】
2008159854.tif 000003
【図２】
2008159854.tif 000004
【図３】
2008159854.tif 000005
【図４】
2008159854.tif 000006
【図５】
2008159854.tif 000007
【図６】
2008159854.tif 000008
【図７】
2008159854.tif 000009
【図８】
2008159854.tif 000010
【図９】
2008159854.tif 000011