(57)【要約】【課題】層間絶縁膜を形成する際の化学的機械研磨に起因するマイクロスクラッチの発生を抑えて製造歩留りを向上させることが容易な半導体装置の製造方法を得ること。【解決手段】半導体基板に形成された回路素子を覆うようにして当該半導体基板上に成膜された層間絶縁膜を有する半導体装置を製造するにあたり、層間絶縁膜用の無機絶縁膜をフュームドシリカスラリーを用いて化学的機械研磨する第１化学的機械研磨工程と、該第１化学的機械研磨工程で化学的機械研磨された後の無機絶縁膜をコロイダルシリカスラリーを用いて化学的機械研磨する第２化学的機械研磨工程とを行う。【選択図】        なし【特許請求の範囲】
【請求項１】
半導体基板に形成された回路素子を覆うようにして前記半導体基板上に成膜された層間絶縁膜用の無機絶縁膜をフュームドシリカスラリーを用いて化学的機械研磨する第１化学的機械研磨工程と、
前記第１化学的機械研磨工程で化学的機械研磨された後の前記無機絶縁膜をコロイダルシリカスラリーを用いて化学的機械研磨する第２化学的機械研磨工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記回路素子はニッケルシリサイド層を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記無機絶縁膜はシリコン酸化物膜であり、
前記半導体基板上に、前記回路素子を覆うようにして前記シリコン酸化物膜を化学的気相蒸着法により成膜する成膜工程と、
前記シリコン酸化物膜を４５０〜６００℃に加熱して該シリコン酸化物膜を緻密化する緻密化工程と、
を更に含み、前記緻密化工程後に前記第１化学的機械研磨工程が行われることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１化学的機械研磨工程で前記無機絶縁膜を平坦化することを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に集積回路を備えた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
今日では、多くの電子機器についてその小型化、高性能化が求められており、小型で高性能の電子機器を得るために、半導体基板上に集積回路が形成された半導体装置での回路素子の高集積密度化、高性能化が進められている。そして、回路素子の高集積密度化に伴って、当該回路素子の構成材料としても金属シリサイドのように導電性の高いものが利用されるようになってきている。
【０００３】
上記の金属シリサイドとしては、チタンシリサイド、コバルトシリサイド、白金シリサイド、ニッケルシリサイド等が知られており、回路素子の微細化の程度等に応じて使い分けられている。例えば４５ｎｍノード世代のＭＩＳ（Metal  Insulator  Semiconductor）型トランジスタのように不純物拡散領域での接合深さが極めて浅い微細なＭＩＳ型トランジスタをシリコン基板に形成しようとする場合には、微細化しても電気抵抗が低く、かつシリコン基板への侵入深さを浅くすることが可能なニッケルシリサイドの層が不純物拡散領域上に形成されると共に、ゲート電極の構成材料として使用されることが多い。
【０００４】
また、半導体基板上に集積回路を形成するにあたって当該半導体基板上に形成される層間絶縁膜の形成条件も、回路素子の構成材料に応じて適宜選定されている。例えばコバルトシリサイドのように比較的耐熱性の高い金属シリサイドを用いて回路素子を形成した場合には、化学的気相蒸着法（ＣＶＤ法）によって半導体基板上にシリコン酸化物膜を成膜し、このシリコン酸化物膜を８５０℃程度で熱処理して緻密化してから化学的機械研磨（ＣＭＰ）により平坦化し、その後、当該シリコン酸化物膜の所定箇所にコンタクトホールもしくはビアホールを設けることで層間絶縁膜が形成される。一方、ニッケルシリサイドを用いて回路素子を形成した場合には、ニッケルシリサイドの耐熱性が比較的低いことから、ＣＶＤ法によって半導体基板上に成膜したシリコン酸化物膜の緻密化が４５０〜６００℃程度という比較的低温で行われる。
【０００５】
ただし、ＣＶＤ法によって半導体基板上に成膜されたシリコン酸化物膜層を化学的機械研磨する際の研磨剤としては、上記シリコン酸化物膜の緻密化を８５０℃程度という比較的高温下で行った場合、および４５０〜６００℃程度という比較的低温下で行った場合のいずれにおいても、半導体装置の製造コストを低減するという観点から、フュームドシリカスラリーが多用される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、本件発明者の研究によれば、上記シリコン酸化物膜の緻密化を４５０〜６００℃程度という比較的低温で行った場合には、８５０℃程度という比較的高温で緻密化した場合に比べて当該シリコン酸化物膜が脆弱なものとなり、このシリコン酸化物膜にフュームドシリカスラリーを用いて化学的機械研磨を施すと当該シリコン酸化物膜にマイクロスクラッチと呼ばれる研磨傷が比較的多く発生する。
【０００７】
このマイクロスクラッチは上記のシリコン酸化物膜から得られる層間絶縁膜にも残り、当該層間絶縁膜のコンタクトホールにコンタクトプラグを形成した際やビアホールにビアコンタクトを形成した際、あるいは当該層間絶縁膜に配線を形成した際に導電性材料がマイクロスクラッチ内に残留して、コンタクトプラグ間やビアコンタクト間、あるいは配線間での短絡を引き起こすことがある。このような短絡の発生は、配線間距離が短い半導体装置、換言すれば回路素子の集積密度が高い半導体装置において比較的顕著であり、当該半導体装置の製造歩留りを低下させる要因となる。
【０００８】
本発明は上記の事情に鑑みてなされたものであり、層間絶縁膜を形成する際の化学的機械研磨に起因するマイクロスクラッチの発生を抑えて製造歩留りを向上させることが容易な半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一形態によれば、半導体基板に形成された回路素子を覆うようにして半導体基板上に成膜された層間絶縁膜用のシリコン酸化物膜をフュームドシリカスラリーを用いて化学的機械研磨する第１化学的機械研磨工程と、この第１化学的機械研磨工程で化学的機械研磨された後の上記シリコン酸化物膜をコロイダルシリカスラリーを用いて化学的機械研磨する第２化学的機械研磨工程とを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明の半導体装置の製造方法の一形態では、上記の第１化学的機械研磨工程を行った後に上記の第２化学的機械研磨工程を行うので、第１化学的機械研磨工程でシリコン酸化物膜にマイクロスクラッチが生じても、第２化学的機械研磨工程で当該マイクロスクラッチの大部分を除去することができる。このため、層間絶縁膜用のシリコン酸化物膜が４５０〜６００℃という比較的低温で緻密化されたものであっても、マイクロスクラッチが少ない層間絶縁膜を形成することができる。その結果として、層間絶縁膜に形成される配線間やコンタクトプラグ間、あるいはビアコンタクト間での短絡の発生が抑えられるので、半導体装置の製造歩留りを向上させることが容易になる。回路素子の集積密度が高い半導体装置を得易くなる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の半導体装置の製造方法の実施の形態について、図面を用いて詳細に説明する。本発明の半導体装置の製造方法は、前述のように第１化学的機械研磨工程と第２化学的機械研磨工程とを含むものであるので、下記の説明は工程毎に行う。なお、本発明は以下に説明する実施の形態に限定されるものではない。
【００１２】
＜第１化学的機械研磨工程＞
第１化学的機械研磨工程では、半導体基板に形成された回路素子を覆うようにして当該半導体基板上に成膜された層間絶縁膜用の無機絶縁膜をフュームドシリカスラリーを用いて化学的機械研磨する。
【００１３】
図１は、第１化学的機械研磨工程で化学的機械研磨に付される層間絶縁膜用の無機絶縁膜の一例を概略的に示す断面図である。同図に示す層間絶縁膜用の無機絶縁膜４０Ａはシリコン酸化物膜（以下、「シリコン酸化物膜４０Ａ」という。）であり、このシリコン酸化物膜４０Ａは半導体基板１０に形成された回路素子を覆うようにして当該半導体基板１０上に成膜されている。
【００１４】
ここで、上記の半導体基板１０としては、例えば、単結晶シリコン基板やＳＯＩ（Silicon  On  Insulator）基板等の基板１の所定箇所にＮ型活性領域（Ｎ型ウェル）３とＰ型活性領域（Ｐ型ウェル）５とを所定のパターンで形成し、さらに、各活性領域３，５を平面視上区画するようにして素子分離領域７を形成したものが用いられる。
【００１５】
この半導体基板１０には種々の回路素子が形成されるが、図１には２つのＭＩＳ型トランジスタ２０，３０が示されている。ＭＩＳ型トランジスタ２０はＬＤＤ（Lightly  Doped  Drain）構造の電界効果トランジスタであり、このＭＩＳ型トランジスタ２０は、半導体基板１０上にゲート絶縁膜１１を介して配置されたポリシリコン製（ただし、後述のニッケルシリサイド層Ｓを含む。）のゲート電極１３と、ゲート電極１３における線幅方向の両側面上に形成されたオフセットスペーサ膜ＯＳ，ＯＳと、各オフセットスペーサ膜ＯＳ上に配置されたサイドウォールスペーサＳＷ，ＳＷとを有している。また、Ｎ型活性領域３に形成されたソース領域１５、ドレイン領域１７、および２つのエクステンション領域１９，１９も有している。そして、ゲート電極１３、ソース領域１５、およびドレイン領域１７には、それぞれ、上面から所定の深さに亘るニッケルシリサイド層Ｓが形成されている。
【００１６】
同様に、ＭＩＳ型トランジスタ３０もＬＤＤ構造の電界効果トランジスタであり、このＭＩＳ型トランジスタ３０は、半導体基板１０上にゲート絶縁膜２１を介して配置されたポリシリコン製（ただし、後述のニッケルシリサイド層Ｓを含む。）のゲート電極２３と、ゲート電極２３における線幅方向の両側面上に形成されたオフセットスペーサ膜ＯＳ，ＯＳと、各オフセットスペーサ膜ＯＳ上に配置されたサイドウォールスペーサＳＷ，ＳＷとを有している。また、Ｐ型活性領域５に形成されたソース領域２５、ドレイン領域２７、および２つのエクステンション領域２９，２９も有している。そして、ゲート電極２３、ソース領域２５、およびドレイン領域２７には、それぞれ、上面から所定の深さに亘るニッケルシリサイド層Ｓが形成されている。
【００１７】
層間絶縁膜用のシリコン酸化物膜４０Ａは、半導体基板１０に形成されている各回路素子を覆うようにして化学的気相蒸着法により成膜する成膜工程と、４５０〜６００℃に加熱して緻密化する緻密化工程とを経て形成されたものである。具体的には、ステップカバレッジ性の良好な成膜方法、例えばＴＥＯＳ（Tetraetylorthosilicate）ガスと酸素（Ｏ2）ガスとを原料ガスとして用いた熱ＣＶＤ法により半導体基板１０上に等方的に成膜された後、４５０〜６００℃程度の熱処理を受けて緻密化されたものである。
【００１８】
このシリコン酸化物膜４０Ａの膜厚Ｔは、例えば、ＭＩＳ型トランジスタ２０，３０の初期段差Ｄの２倍の値に３００ｎｍ程度を加えた値に選定されている。ここで、「初期段差Ｄ」とは、ＭＩＳ型トランジスタ２０，３０の上面と半導体基板１０表面との高低差を意味する。
【００１９】
第１化学的機械研磨工程でのシリコン酸化物膜４０Ａの化学的機械的研磨は、前述のように、フュームドシリカスラリーを用いて行われる。このとき、フュームドシリカスラリーとしては、シリコン酸化物膜を化学的機械研磨する際の研磨剤として公知のものを用いることができる。フュームドシリカの二次粒径の平均値は例えば５０〜２００ｎｍ程度の範囲内であればよく、二次粒径が１μｍを超える二次粒子の割合は低い方が好ましい。フュームドシリカスラリーでのヒュームドシリカの量は、例えば１０〜１５質量％程度以下とすることができる。
【００２０】
第１化学的機械研磨工程での研磨布への半導体基板１０の押し付け圧力（ウェハの押し付け圧力）は例えば１０〜４０ｋＰａ程度の範囲内とすることができ、半導体基板１０の回転数（ウェハの回転数）および研磨布の回転数はそれぞれ３０〜１５０ｒｐｍ程度とすることができる。そして、フュームドシリカスラリーの供給量は５０〜２００ｍｌ／分程度（半導体基板１０が直径約２０ｃｍのウェハ（８インチウェハ）である場合）とすることができる。
【００２１】
フュームドシリカスラリーによるシリコン酸化物膜４０Ａの化学的機械研磨は、半導体装置の生産性および製造コストを考慮すると、その研磨量（研磨によるシリコン酸化物膜４０Ａの膜厚の減少量）が初期段差Ｄ（図１参照）の値と同程度となってシリコン酸化物膜４０Ａの上面が平坦化されるように行うことが好ましい。このようにしてフュームドシリカスラリーを用いてシリコン酸化物膜４０Ａ（図１参照）を化学的機械研磨すると、比較的短時間のうちに、また比較的低い製造コストの下に、上面が略平坦なシリコン酸化物膜が得られる。
【００２２】
図２は、第１化学的機械研磨工程でフュームドシリカスラリーを用いて化学的機械研磨された後のシリコン酸化物膜の一例を概略的に示す断面図である。同図に示すシリコン酸化物膜４０Ｂは、図１に示したシリコン酸化物膜４０Ａをフュームドシリカスラリーを用いて化学的機械研磨して得たものであり、その上面は略平坦ではあるものの、マイクロスクラッチＭＳが散在している。二次粒径（最大粒径）が１μｍを超えるフュームドシリカがフュームドシリカスラリー中に多くなると、マイクロスクラッチＭＳが生じ易くなる傾向が認められる。なお、図２に示す構成要素のうちで図１に示した構成要素と共通するものについては、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００２３】
＜第２化学的機械研磨工程＞
第２化学的機械研磨工程では、第１化学的機械研磨工程で化学的機械研磨された後の無機絶縁膜（シリコン酸化物膜４０Ｂ；図２参照）をコロイダルシリカスラリーを用いて化学的機械研磨する。
【００２４】
このとき、上記のコロイダルシリカスラリーとしては、シリコン酸化物膜を化学的機械研磨する際の研磨剤として公知のものを用いることができ、特にゾル−ゲル法により作製されたコロイダルシリカが分散されているものが好ましい。また、コロイダルシリカの二次粒径の平均値は例えば２００ｎｍを超えていてもよいが、二次粒径が１μｍを超える二次粒子の割合は低い方が好ましい。コロイダルシリカスラリーでのコロイダルシリカの割合は、例えば２０質量％程度とすることができる。
【００２５】
第２化学的機械研磨工程での研磨布への半導体基板１０の押し付け圧力（ウェハの押し付け圧力）は例えば１０〜４０ｋＰａ程度の範囲内とすることができ、半導体基板１０の回転数（ウェハの回転数）および研磨布の回転数はそれぞれ３０〜１５０ｒｐｍ程度とすることができる。また、コロイダルシリカスラリーの供給量は５０〜２００ｍｌ／分程度（半導体基板１０が直径約２０ｃｍのウェハ（８インチウェハ）である場合）とすることができる。そして、第２化学的機械研磨工程での研磨量（研磨によるシリコン酸化物膜４０Ｂ（図２参照）の膜厚の減少量）は、例えば５０〜１００ｎｍ程度とすることができる。このようにしてコロイダルシリカスラリーを用いてシリコン酸化物膜４０Ｂを化学的機械研磨すると、第１化学的機械研磨工程で生じたマイクロスクラッチＭＳ（図２参照）の大部分が除去される。
【００２６】
図３は、第２化学的機械研磨工程での研磨量とマイクロスクラッチの数との関係の一例を示すグラフである。同図に示す例では、第２化学的機械研磨工程での研磨量が０（零）のときのマイクロスクラッチの数、すなわち第２化学的機械研磨工程を行わないときのマイクロスクラッチの数を１としたきに、第２化学的機械研磨工程での研磨量を５０ｎｍにするとマイクロスクラッチの数が０．５２程度となり、第２化学的機械研磨工程での研磨量を１００ｎｍにするとマイクロスクラッチの数が０．３７程度となる。なお、マイクロスクラッチの数は、シリコン酸化物膜をフッ酸で５０ｎｍ程度エッチバックして各マイクロスクラッチを拡大させて求めた。
【００２７】
図４は、第２化学的機械研磨工程でコロイダルシリカスラリーを用いて化学的機械に研磨された後のシリコン酸化物膜の一例を概略的に示す断面図である。同図に示すシリコン酸化物膜４０Ｃは、図２に示したシリコン酸化物膜４０Ｂをコロイダルシリカスラリーを用いて化学的機械研磨して得たものであり、図２に示したマイクロスクラッチＭＳが実質的に消失している。このシリコン酸化物膜４０Ｃが層間絶縁膜（第１層間絶縁膜）の元となる。なお、図４に示す構成要素のうちで図２に示した構成要素と共通するものについては、図２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００２８】
以上説明したようにして第１化学的機械研磨工程を行った後に第２化学的機械研磨工程を行うことにより、第１化学的機械研磨工程でシリコン酸化物膜４０ＢにマイクロスクラッチＭＳ（図２参照）が生じても、第２化学的機械研磨工程で当該マイクロスクラッチＭＳの大部分を除去することができる。このため、層間絶縁膜用のシリコン酸化物膜４０Ａ（図１参照）が４５０〜６００℃という比較的低温で緻密化されたものであっても、マイクロスクラッチが少ない層間絶縁膜を形成することができる。その結果として、層間絶縁膜に形成されるコンタクトプラグ間やビアコンタクト間、あるいは配線間での短絡の発生が抑えられるので、半導体装置の製造歩留りを向上させることが容易になる。回路素子の集積密度が高い半導体装置を得易くなる。
【００２９】
例えば、上述した第１化学的機械研磨工程と第２化学的機械研磨工程とを行って得た層間絶縁膜（第１層間絶縁膜）上に第２層間絶縁膜を形成し、この第２層間絶縁膜に線幅９０ｎｍの配線を９０ｎｍ間隔で形成する場合、上記第２化学的機械研磨工程での研磨量を１００ｎｍにすると、リーク電流値が１ｎＡ以下の半導体装置を従来の２倍以上の割合で製造することも比較的容易である。さらには、単位面積あたりの短絡の発生密度を従来の１／９程度にすることも比較的容易である。なお、ここでいう「リーク電流値が１ｎＡ以下の半導体装置の割合」および「単位面積あたりの短絡の発生密度」は、それぞれ、第２層間絶縁膜上に総延長３．６ｍのシングルダマシン配線を形成して配線リーク特性または短絡発生密度を評価したときの値を意味する。
【００３０】
実際に半導体装置を製造するにあたっては、上述の第１化学的機械研磨工程と第２化学的機械研磨工程とを１台の化学的機械研磨装置を用いて行うこともできるし、複数台の化学的機械研磨装置を用いて行うこともできる。
【００３１】
例えば、２つの研磨テーブルを備えた化学的機械研磨装置を用いれば、一方の研磨テーブルで第１化学的機械研磨工程を行った後に他方の研磨テーブルで第２化学的機械研磨工程を行うことができる。この場合、フュームドシリカスラリーによる化学的機械研磨とコロイダルシリカスラリーによる化学的機械研磨とが互いに別個の研磨パッドを用いて行われることになるので、フュームドシリカスラリーとコロイダルシリカスラリーとの混合を容易に防止することができ、結果として、高いマイクロスクラッチ除去効果が容易に得られる。また、第１化学的機械研磨工程と第２化学的機械研磨工程とが１台の化学的機械研磨装置により行われるので、複数台の化学的機械研磨装置を用いて第１化学的機械研磨工程と第２化学的機械研磨工程とを行う場合に比べて生産性を高め易い。
【００３２】
一方、１つまたは複数の研磨テーブルを備えた化学的機械研磨装置を用い、かつ１つの研磨テーブルで第１化学的機械研磨工程と第２化学的機械研磨工程とを順次行うようにすれば、占有する研磨テーブルの数や化学的機械研磨装置の数を抑えることができる。この場合、研磨布にフュームドシリカスラリーが僅かに残留した状態で第２化学的機械研磨工程が行われることになるので、第１化学的機械研磨工程と第２化学的機械研磨工程とを互いに別個の研磨テーブルで行った場合に比べればマイクロスクラッチ除去効果が若干低下するが、無視できる範囲である。
【００３３】
第２化学的機械研磨工程を行うことで高いマイクロスクラッチ除去効果を得るうえからは、何台の化学的機械研磨装置を用いて第１化学的機械研磨工程と第２化学的機械研磨工程とを行うかに拘わらず、研磨対象のシリコン酸化物膜が形成されている半導体基板（ウェハ）を第１化学的機械研磨工程後に洗浄し、第１化学的機械研磨工程で使用したフュームドシリカスラリーを除去した後に第２化学的機械研磨工程を行うことが好ましい。その際、第１化学的機械研磨工程を経たシリコン酸化物膜の膜厚測定を第２化学的機械研磨工程前に行うようにすれば、第１化学的機械研磨工程での研磨量が目標値から外れていたときでも第２化学的機械研磨工程での研磨量を容易に適切化することができるので、所望膜厚の層間絶縁膜を得易くなる。
【００３４】
目的とする半導体装置は、上述のようにして第１化学的機械研磨工程および第２化学的機械研磨工程を行った後に、半導体基板上に所望の集積回路を構築することによって得られる。上記の集積回路を構築するにあたっては、まず、前述したシリコン酸化物膜４０Ｃ（図４参照）の所定箇所に半導体基板１０の上面に達するコンタクトホールを形成して当該シリコン酸化物膜４０Ｃを第１層間絶縁膜に成形する。次いで、上記のコンタクトホールをタングステン等の導電性材料で埋めてコンタクトプラグを形成した後、第１層間絶縁膜上に第２層間絶縁膜を形成し、この第２層間絶縁膜の所定箇所にビアコンタクトと配線とを形成する。この後、所定箇所にビアコンタクトおよび配線が形成された所望数の層間絶縁膜を第２層間絶縁膜上に積層して、上記の集積回路を得る。
【００３５】
図５−１は、第１層間絶縁膜および該第１層間絶縁膜に設けられたコンタクトプラグそれぞれの一例を概略的に示す断面図である。同図に示す構成要素のうちで図４に示した構成要素と共通するものについては、図４で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００３６】
図５−１に示す第１層間絶縁膜４０は、図４に示したシリコン酸化物膜４０Ｃの所定箇所にコンタクトホールを設けることにより得られたものである。図５−１には、４つのコンタクトホールＣＨ1〜ＣＨ4と、個々のコンタクトホールＣＨ1〜ＣＨ4に１つずつ設けられた計４つのコンタクトプラグ４３ａ〜４３ｄが示されている。
【００３７】
各コンタクトホールＣＨ1〜ＣＨ4は、例えば、図４に示したシリコン酸化物膜４０Ｃ上に所定形状のエッチングマスクを設けてシリコン酸化物膜４０Ｃをエッチングすることにより形成される。また、各コンタクトプラグ４３ａ〜４３ｄは、例えば、第１層間絶縁膜４０に形成されている各コンタクトホールＣＨ1〜ＣＨ4内および当該第１層間絶縁膜４０上にタングステン等の導電性材料を堆積させてブランケット膜を成膜した後、このブランケット膜を該ブランケット膜のうちで第１層間絶縁膜４０の上面上に位置する領域が除去されるまで化学的機械研磨することにより形成される。
【００３８】
図５−２は、半導体装置の一例を概略的に示す断面図である。同図に示す構成要素のうちで図５−１に示した構成要素と共通するものについては、図５−１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００３９】
図５−２に示す半導体装置１００では、図５−１に示した第１層間絶縁膜４０上に第２層間絶縁膜５０が形成され、この第２層間絶縁膜５０の所定箇所にビアコンタクトと配線とが形成されている。また、所定箇所にビアコンタクトおよび配線が形成された所望数の層間絶縁膜が第２層間絶縁膜上に積層されている。図５−２には第２層間絶縁膜５０と第３層間絶縁膜６０とが現れている。
【００４０】
第２層間絶縁膜５０には、バリアメタル層５１ａ，５１ｂ，５１ｃまたは５１ｄによって側面および底面が覆われた４つのデュアルダマシン配線５３ａ〜５３ｄを含め、所定数のデュアルダマシン配線が形成されている。また、第３層間絶縁膜６０には、バリアメタル層６１ａまたは６１ｂによって側面および底面が覆われた２つのデュアルダマシン配線６３ａ，６３ｂを含め、所定数のデュアルダマシン配線が形成されている。なお、個々のデュアルダマシン配線は、ビアコンタクトと該ビアコンタクトに接続された配線との一体成形物であり、例えば銅等により形成される。
【００４１】
バリアメタル層およびデュアルダマシン配線は、例えば、バリアメタル層の元となる無機膜の成膜、ダマシン配線材料の堆積、および化学的機械研磨をこの順番で行うことにより形成される。デュアルダマシン配線を形成しようとする層間絶縁膜には、ビアホールの他に、デュアルダマシン配線における配線部分が形成されるトレンチも形成される。層間絶縁膜に形成された各ビアホール内、各トレンチ内、および当該層間絶縁膜の上面上にバリアメタル層の元となる無機膜がＣＶＤ法等により成膜され、次いで、各ビアホールおよび各トレンチを埋めるようにして上記の無機膜上に銅等のダマシン配線材料がメッキ法により堆積される。この後、余剰のダマシン配線材料と、上記バリアメタル層の元となる無機膜のうちで層間絶縁膜の上面（トレンチの底を除く。）上に成膜された領域とが化学的機械研磨により除去される。結果として、上述のバリアメタル層およびデュアルダマシン配線が得られる。
【００４２】
以上、本発明の半導体装置について実施の形態を挙げて説明したが、前述のように、本発明は上述の形態に限定されるものではない。例えば、半導体基板にどのような回路素子を幾つ形成するかは、製造しようとする半導体装置に求められ機能や性能等に応じて、あるいは製造しようとする半導体装置の用途等に応じて、適宜選定可能である。また、半導体基板上に構築される集積回路での配線は、デュアルダマシン配線とする他にシングルダマシン配線とすることもできる。本発明の半導体装置の製造方法については、上述した以外にも種々の変形、修飾、組合せ等が可能である。
【００４３】
また、第１化学的機械研磨工程で化学的機械研磨される層間絶縁膜用の無機絶縁膜（シリコン酸化物膜）まで成膜された半導体基板は、自ら作製してもよいし、他で作製されたものを購入してもよい。
【００４４】
層間絶縁膜用のシリコン酸化物膜まで成膜された半導体基板を自ら作製する場合には、まず、図６−１に示すように、単結晶シリコン基板やＳＯＩ基板等の基板１の所定箇所に活性領域３，５および素子分離領域７が形成された半導体基板１０上にゲート絶縁膜１１，２１（図１参照）の元となる電気絶縁膜ＩＬと、ゲート電極１３，２３の元となるポリシリコン（不純物がドープされたもの）膜ＰＬとを形成する。電気絶縁膜ＩＬは、例えば、ＰＶＤ法またはＣＶＤ法によってシリコン酸化物やシリコン酸窒化物、あるいは高誘電率誘電体（ハフニウム系化合物等）を堆積させることにより形成される。また、ポリシリコン膜ＰＬは、例えば、ＰＶＤ法またはＣＶＤ法によってアンドープのポリシリコン膜を成膜した後に当該ポリシリコン膜の所定箇所にＰ型またはＮ型の不純物を添加し、活性化することで形成される。
【００４５】
次いで、上記の電気絶縁膜ＩＬおよびポリシリコン膜ＰＬをそれぞれパターニングして、図６−２に示すように、各ゲート絶縁膜１１，２１と、図１に示したゲート電極１３の元となるポリシリコン電極１３Ａと、図１に示したゲート電極２３の元となるポリシリコン電極２３Ａとを得る。
【００４６】
また、各ポリシリコン電極１３Ａ，２３Ａが形成された後の半導体基板１０上に所定形状のイオン注入マスクを設けてから当該半導体基板１０にＰ型不純物を注入し、活性化させて、図６−２に示すように、各エクステンション領域１９，１９（図１参照）の元となる不純物拡散領域１９Ａ，１９Ａを得る。さらに、半導体基板１０上に所定形状のイオン注入マスクを設けてから当該半導体基板１０にＮ型不純物を注入し、活性化させて、図６−２に示すように、各エクステンション領域２９，２９（図１参照）の元となる不純物拡散領域２９Ａ，２９Ａを得る。
【００４７】
なお、電気絶縁膜ＩＬおよびポリシリコン膜ＰＬのパターニングは、例えば、ポリシリコン膜ＰＬ（図６−１参照）上に所定形状のエッチングマスクを設けてからポリシリコン膜ＰＬおよび電気絶縁膜ＩＬをこの順番でエッチングすることにより行われ、上記のエッチングマスクは電気絶縁膜ＩＬのパターニング後に除去される。
【００４８】
次に、各ゲート絶縁膜１１，２１および各ポリシリコン電極１３Ａ，２３Ａをそれぞれ覆うようにして、各オフセットスペーサ膜ＯＳ（図１参照）の元となる無機絶縁膜、および各サイドウォールスペーサＳＷ（図１参照）の元となる無機絶縁膜をこの順番で例えばＣＶＤ法により成膜して半導体基板１０上に積層した後、これらの膜をエッチバックする。これにより、図６−３に示すように、各オフセットスペーサ膜ＯＳおよび各サイドウォールスペーサＳＷが得られる。
【００４９】
また、半導体基板１０上に所定形状のイオン注入マスクを設けてから当該半導体基板１０にＰ型不純物を注入し、活性化させて、図６−３に示すように、ソース領域１５（図１参照）の元となる不純物拡散領域１５Ａ、およびドレイン領域１７（図１参照）の元となる不純物拡散領域１７Ａを得る。さらに、半導体基板１０上に所定形状のイオン注入マスクを設けてから当該半導体基板１０にＮ型不純物を注入し、活性化させて、図６−３に示すように、ソース領域２５（図１参照）の元となる不純物拡散領域２５Ａ、およびドレイン領域２７（図１参照）の元となる不純物拡散領域２７Ａを得る。
【００５０】
各不純物拡散領域１５Ａ，１７Ａの形成に伴って、各不純物拡散領域１９Ａ，１９Ａ（図６−２参照）におけるポリシリコン電極１３Ａ側の端部がエクステンション領域１９として残る。また、各不純物拡散領域２５Ａ，２７Ａの形成に伴って、各不純物拡散領域２９Ａ，２９Ａ（図６−２参照）におけるポリシリコン電極２３Ａ側の端部がエクステンション領域２９として残る。
【００５１】
次いで、各ポリシリコン電極１３Ａ，２３Ａ、各オフセットスペーサ膜ＯＳ、各サイドウォールスペーサＳＷ、および半導体基板１０の表面をそれぞれ覆うようにして、ニッケルシリサイド層Ｓ（図１参照）の原料となるニッケル膜を成膜し、所定の温度で熱処理して当該ニッケル膜と各ポリシリコン電極１３Ａ，２３Ａとを反応させると共に、当該ニッケル膜と各不純物拡散領域１５Ａ，１７Ａ，２５Ａ，２７Ａとを反応させる。反応に寄与しなかった残余のニッケル膜は、エッチングにより除去する。
【００５２】
図６−４に示すように、上記の反応により各ポリシリコン電極１３Ａ，２３がその上面側から所定の深さに亘ってニッケルシリサイド化されて、ゲート電極１３，２３（図１参照）になる。また、各不純物拡散領域１５Ａ，１７Ａ，２５Ａ，２７Ａがその上面側から所定の深さに亘ってニッケルシリサイド化され、ニッケルシリサイド層Ｓを有するソース領域１５，２５およびニッケルシリサイド層Ｓを有するドレイン領域１７，２７が得られる。
【００５３】
この後、シリコン酸化物膜を等方的に成膜し、熱処理を施して緻密化する。この緻密化まで行うことにより、層間絶縁膜用のシリコン酸化物膜４０Ａまで形成された半導体基板１０（図１参照）が得られる。
【図面の簡単な説明】
【００５４】
【図１】本発明の半導体装置の製造方法における第１化学的機械研磨工程で化学的機械研磨に付される層間絶縁膜用の無機絶縁膜の一例を概略的に示す断面図である。
【図２】本発明の半導体装置の製造方法における第１化学的機械研磨工程でフュームドシリカスラリーを用いて化学的機械研磨された後のシリコン酸化物膜の一例を概略的に示す断面図である。
【図３】本発明の半導体装置の製造方法における第２化学的機械研磨工程での研磨量とマイクロスクラッチの数との関係の一例を示すグラフである。
【図４】本発明の半導体装置の製造方法における第２化学的機械研磨工程でコロイダルシリカスラリーを用いて化学的機械研磨された後のシリコン酸化物膜の一例を概略的に示す断面図である。
【図５−１】本発明の半導体装置の製造方法に基づいて半導体装置を製造する過程で形成される第１層間絶縁膜および該第１層間絶縁膜に設けられたコンタクトプラグそれぞれの一例を概略的に示す断面図である。
【図５−２】本発明の半導体装置の製造方法に基づいて製造される半導体装置の一例を概略的に示す断面図である。
【図６−１】本発明の半導体装置の製造方法における第１化学的機械研磨工程で化学的機械研磨に付される層間絶縁膜用のシリコン酸化物膜まで成膜された半導体基板を作製する際に行われる一工程を概略的に示す断面図である。
【図６−２】本発明の半導体装置の製造方法における第１化学的機械研磨工程で化学的機械研磨に付される層間絶縁膜用のシリコン酸化物膜まで成膜された半導体基板を作製する際に行われる他の工程を概略的に示す断面図である。
【図６−３】本発明の半導体装置の製造方法における第１化学的機械研磨工程で化学的機械研磨に付される層間絶縁膜用のシリコン酸化物膜まで成膜された半導体基板を作製する際に行われる更に他の工程を概略的に示す断面図である。
【図６−４】本発明の半導体装置の製造方法における第１化学的機械研磨工程で化学的機械研磨に付される層間絶縁膜用のシリコン酸化物膜まで成膜された半導体基板を作製する際に行われる更に他の工程を概略的に示す断面図である。
【符号の説明】
【００５５】
１０  半導体基板
２０，３０  回路素子（ＭＩＳ型トランジスタ）
４０Ａ  層間絶縁膜用の無機絶縁膜（シリコン酸化物膜）
４０Ｂ  第１化学的機械研磨工程で化学的機械研磨に付された後のシリコン酸化物膜
４０Ｃ  第２化学的機械研磨工程で化学的機械研磨に付された後のシリコン酸化物膜
４０  第１層間絶縁膜
５０  第２層間絶縁膜
６０  第３層間絶縁膜
７０  半導体装置
Ｓ  ニッケルシリサイド層
【図１】
2008277410.tif 000002
【図２】
2008277410.tif 000003
【図３】
2008277410.tif 000004
【図４】
2008277410.tif 000005
【図５−１】
2008277410.tif 000006
【図５−２】
2008277410.tif 000007
【図６−１】
2008277410.tif 000008
【図６−２】
2008277410.tif 000009
【図６−３】
2008277410.tif 000010
【図６−４】
2008277410.tif 000011