(57)【要約】【課題】ＢＴＬ方式の音声増幅器における電源投入時のショック音を好適に抑制する。【解決手段】反転増幅回路５２，５４でＢＴＬ方式の音声増幅器を構成する。コンデンサＣＩＮを通過する音声信号を入力され、スピーカ１２の一方端に反転信号を出力する反転増幅回路５２は、音声増幅器のオンと同時に動作を開始する。一方、当該反転信号を入力されスピーカ１２の他方端に正転信号を出力する反転増幅回路５４はオン／オフ可能であり、電源投入当初は停止状態として、充電途中のＣＩＮのＤＣレベルと基準電圧ＶＲＥＦとの相違に応じたオペアンプ１０の入力端子間電圧に起因するショック音がスピーカ１２から再生されることを防止する。【選択図】図１
2008294949.tif 000002
【特許請求の範囲】
【請求項１】
反転増幅回路を構成し、交流結合コンデンサを介して音声信号を反転入力端子に入力され、出力端子からＢＴＬ出力の一方極性の出力信号を出力する第１の演算増幅器と、
反転増幅回路を構成し、前記第１の演算増幅器の前記出力信号を反転入力端子に入力され、出力端子から前記ＢＴＬ出力の他方極性の出力信号を出力する第２の演算増幅器と、
前記第１及び第２の演算増幅器それぞれの非反転入力端子に基準電圧を供給する基準電圧回路と、
前記基準電圧回路の起動後であって前記第１の演算増幅器だけが動作している準備動作状態に続けて、前記第２の演算増幅器の動作を開始して、前記ＢＴＬ出力を音声再生に供する再生動作状態とする制御回路と、
を有することを特徴とするショック音抑制回路。
【請求項２】
請求項１に記載のショック音抑制回路において、
前記制御回路は、前記準備動作状態にて前記交流結合コンデンサの充電状態に応じて縮小する前記第１の演算増幅器の入力オフセット電圧が所定値以下に収束した状態で、前記再生動作状態へ切り換えること、
を特徴とするショック音抑制回路。
【請求項３】
請求項２に記載のショック音抑制回路において、
前記基準電圧回路は、電源投入時の電源電圧の変化に対して所定の時間遅れをもって追随する前記基準電圧を発生し、
前記制御回路は、
前記電源電圧に対応して変化する参照点の電圧と、前記基準電圧に対応して変化する基準点の電圧との比較を行う比較回路と、
前記比較回路の比較結果に基づいて、前記基準点の電圧が前記参照点の電圧より低い場合には、前記第２の演算増幅器を非動作状態とし、前記基準点の電圧が前記参照点の電圧より高い場合には、前記第２の演算増幅器を動作状態とするスイッチ回路と、
を備えることを特徴とするショック音抑制回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＴＬ（Balanced Transformer Less）方式の音声増幅器に用いられるショック音抑制回路に関し、特に、一の基準電圧によってバイアスがかけられる２つのオペアンプ（演算増幅器）を含む音声増幅器用のショック音抑制回路に関する。
【背景技術】
【０００２】
小型ラジオ、ビデオカメラ、ディジタルカメラ等のポータブル型の電子機器では、電源電圧は比較的低く設定される（例えば３Ｖ）。このため、スピーカの両端子に互いに逆位相（すなわち反対極性）の音声信号を印加することでダイナミックレンジを拡大するいわゆるＢＴＬ方式が採用される場合が多い。
【０００３】
ここで、図３を参照して、従来のＢＴＬ方式の音声増幅器を用いた音声出力装置の一例について説明する。図３の音声出力装置２において、音声信号は音声信号源４からコンデンサＣＩＮの一方端に印加される。このコンデンサＣＩＮは、音声信号中の不要な直流成分の伝播を阻止し、交流成分のみ伝播させるべく設けられた交流結合コンデンサである。
【０００４】
コンデンサＣＩＮを通過した音声信号は、抵抗Ｒ１０を介して第１のオペアンプ１０の反転入力端子（−）に入力される。オペアンプ１０は反転増幅回路を構成し、入力音声信号に対し位相の反転した音声信号（反転信号）を出力する。オペアンプ１０にて増幅された音声信号（反転信号）は、スピーカ１２の一方端子１４に印加されると共に、抵抗Ｒ１２を介して第２のオペアンプ１６の反転入力端子（−）に入力される。オペアンプ１６も反転増幅回路を構成し、入力される反転信号に対して位相の反転した音声信号（正転信号）を出力する。オペアンプ１６にて増幅された音声信号は、スピーカ１２の他方端子１８に印加される。
【０００５】
この構成では、スピーカ１２の一方端子１４には反転信号が、また他方端子１８には正転信号が入力される。このため、例えば第１および第２のオペアンプ１０，１６の利得がほぼ同じに設定される場合、スピーカ１２への入力信号レベルは、正転信号のみが入力される場合に比べて略２倍となり、低電圧駆動でダイナミックレンジの確保が図られる。
【０００６】
第１及び第２のオペアンプ１０，１６の非反転入力端子（＋）には、基準電圧回路２０から基準電圧ＶＲＥＦが印加される。ＶＲＥＦとして、電源ＶＣＣに基づいて充電される基準電圧用コンデンサＣＲＥＦの充電電圧が用いられる。
【０００７】
この音声出力装置２の電源投入前においては、コンデンサＣＩＮ及びＣＲＥＦは基本的に放電した状態にある。電源投入によりＣＲＥＦは充電を開始し、基準電圧ＶＲＥＦは所定の飽和電圧へ向けて上昇する。また、電源投入によりオペアンプ１０が動作を開始すれば、非反転入力端子に印加されるＶＲＥＦと反転入力端子との電位差に応じて生じる帰還電流により、ＣＩＮが充電される。これにより、オペアンプ１０の反転入力端子の直流バイアス電圧は時間と共に上昇し、最終的には、飽和したＶＲＥＦに基本的に等しい電圧に到達することができる。しかし、この場合、電源投入直後の過渡状態では、オペアンプ１０の入力端子間には、音声信号の振幅が０であっても電位差（入力オフセット電圧）が生じ、オペアンプ１０は当該電位差を増幅して反転信号として出力し、その結果、オペアンプ１６の入力端子間にも電位差が生じ、オペアンプ１６は当該電位差を増幅して正転信号として出力する。そのため、スピーカ１２からショック音（ポップ音）が発生する。
【０００８】
この問題を解決するために、音声出力装置２は、ＣＩＮを充電するバッファアンプを備える。バッファアンプはオペアンプ２２を用いて構成されたボルテージフォロワであり、その非反転入力端子に印加されるＶＲＥＦを基本的にそのままの電圧で出力する。さらに、各オペアンプ１０，１６，２２を駆動する電流回路２４，２６，２８は、トランジスタＱ７〜Ｑ９によりオン／オフでき、これにより、各オペアンプ１０，１６，２２は、動作を制御可能に構成される。この構成では、電源投入時にはＱ９をオンしてオペアンプ２２を動作させＣＩＮを充電する。このＣＩＮの充電を行う間、Ｑ８，Ｑ７をオフしてオペアンプ１０，１６を共に停止させる。これにより、スピーカ１２の端子１４，１８の電位は、ＣＩＮの充電電圧に応じた同電位に設定され、ショック音の発生が防止される。
【０００９】
スピーカ１２からの音声再生は、Ｑ９をオフしてバッファアンプを停止し、一方、Ｑ８，Ｑ７を同時にオンしてオペアンプ１０，１６を起動することで開始される。この充電動作から音声再生開始への切り換えを、ＣＩＮの充電が進んでオペアンプ１０の入力端子間の電圧が十分に縮小した段階にて行うことで、当該切り換え時のショック音の抑制が図られる。
【００１０】
なお、ＣＲＥＦの充電速度が緩やかである程、ＣＩＮの充電電圧がＶＲＥＦに好適に追従し、それらの電圧差が抑制されるので、動作切り換え時のショック音も好適に抑制され得る。
【特許文献１】特開２００３−３１８６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、従来の音声出力装置２では、バッファアンプは出力ＤＣオフセット電圧のばらつきを生じ得る。すなわち、オペアンプ２２は、それに入力されるＶＲＥＦを正確に出力するとは限らず、出力電圧はＶＲＥＦからずれた値となり得る。そのため、バッファアンプの出力電圧に応じて設定されるオペアンプ１０の反転入力端子の電圧と、直接にＶＲＥＦに基づいて設定される非反転入力端子の電圧との差が設計値より大きくなり、ショック音が十分に抑制されないという問題があった。特に、音声出力装置２を半導体集積回路として構成する場合には、バッファアンプの出力ＤＣオフセット電圧がチップ間で相違し得る。そのようなチップ間でのオフセット電圧のばらつきを調整可能とすることは、回路が複雑になり、また調整作業が必要となり煩雑であるという問題があった。
【００１２】
また、充電から音声再生への動作切り換え時における当該バッファアンプのオフ動作に伴う切換ノイズもショック音となり得るという問題があった。
【００１３】
さらに、従来の音声出力装置２は、オペアンプ２２を用いたバッファアンプを設ける分、回路規模が大きくなり、特に当該音声出力装置２を半導体集積回路として構成する場合に、チップサイズが大きくなるという問題があった。
【課題を解決するための手段】
【００１４】
本発明に係るショック音抑制回路は、反転増幅回路を構成し、交流結合コンデンサを介して音声信号を反転入力端子に入力され、出力端子からＢＴＬ出力の一方極性の出力信号を出力する第１の演算増幅器と、反転増幅回路を構成し、前記第１の演算増幅器の前記出力信号を反転入力端子に入力され、出力端子から前記ＢＴＬ出力の他方極性の出力信号を出力する第２の演算増幅器と、前記第１及び第２の演算増幅器それぞれの非反転入力端子に基準電圧を供給する基準電圧回路と、前記基準電圧回路の起動後であって前記第１の演算増幅器だけが動作している準備動作状態に続けて、前記第２の演算増幅器の動作を開始して、前記ＢＴＬ出力を音声再生に供する再生動作状態とする制御回路と、を有するものである。
【発明の効果】
【００１５】
本発明によれば、電源投入後、例えば、第２の演算増幅器に先行して第１の演算増幅器が動作を開始する。２つの演算増幅器のうち第１の演算増幅器だけが動作している準備動作状態では、第１の演算増幅器が構成する反転増幅回路の帰還電流によって、交流結合コンデンサＣＩＮが充電され、第１の演算増幅器の反転入力端子の電圧が、非反転入力端子に印加される基準電圧ＶＲＥＦに漸近する。この準備動作状態では、第２の演算増幅器は停止しているため、当該第２の演算増幅器の出力端子が接続されるスピーカの片側端子は高インピーダンスに保たれ、よって、スピーカは駆動せず、ショック音の発生が防止される。準備動作状態にて第１の演算増幅器の入力端子間の電位差が縮小した後、第２の演算増幅器の動作を開始して、スピーカから音声が再生可能な再生動作状態とする。この準備動作状態から再生動作状態への切り換えの前後に亘り、第１の演算増幅器は動作を持続しており、切り換えに伴うノイズを発生せず、切り換え時のショック音の発生が抑制される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
図１は、本実施形態にかかる音声出力装置５０の一例の概略の回路図である。当該音声出力装置５０は、本発明に係るショック音抑制回路となるＢＴＬ方式の音声増幅回路を用いて構成される。なお、図１に示す音声出力装置５０において、図３の音声出力装置２と同様の構成要素には、同一の符号を付している。
【００１８】
音声出力装置５０は、交流結合コンデンサＣＩＮ、第１のオペアンプ１０を含む反転増幅回路５２、第２のオペアンプ１６を含む反転増幅回路５４、スピーカ１２、基準電圧回路２０、比較回路５６、スイッチ回路５８を含んで構成される。
【００１９】
基準電圧回路２０は、基準電圧用コンデンサＣＲＥＦ、充電回路６０、充電比較回路６２、充電制御回路６４を含んで構成される。
【００２０】
音声出力装置５０のうち図１において点線で囲む部分は半導体集積素子６６として、共通の半導体基板上に構成することができる。この構成では、ＣＩＮは半導体集積素子６６の端子６，８間に接続される外付け部品とされ、ＣＲＥＦは端子３２に接続される外付け部品とされ、スピーカ１２は端子１４，１８間に接続される外付け部品とされる。また、音声出力装置５０は、半導体集積素子６６の端子３０に電源ＶＣＣの供給を受けて動作する。なお、音声信号源４は、半導体集積素子６６と同一の半導体チップ上に構成されるものであってもよいし、別個の装置又は半導体素子として構成されるものであってもよい。
【００２１】
音声信号源４から出力された音声信号は、端子６からコンデンサＣＩＮに印加される。コンデンサＣＩＮは、その両端間での直流的な結合を阻止する。これにより、端子８側のオペアンプ１０，１６を用いたＢＴＬ方式の音声増幅回路に伝達される音声信号からは、不要な低周波の電圧変動が除去され、基本的に音声帯域の交流成分のみが端子８へ入力される。
【００２２】
端子８には、反転増幅回路５２が接続され、反転増幅回路５２の出力は、端子１４を介してスピーカ１２の一方端子に入力されると共に、反転増幅回路５４に入力される。
【００２３】
反転増幅回路５２は、オペアンプ１０、その反転入力端子（−）と端子８との間に接続された抵抗Ｒ１０、当該反転入力端子とオペアンプ１０の出力端子との間に接続された抵抗Ｒ１１を含んで構成される。オペアンプ１０の非反転入力端子（＋）には、コンデンサＣＲＥＦの充電電圧が基準電圧ＶＲＥＦとして印加される。オペアンプ１０は電流回路２４からの電流供給を受けて動作する。電流回路２４は音声出力装置５０の電源投入により動作し、オペアンプ１０又は反転増幅回路５２のオン／オフは、基本的に音声出力装置５０のオン／オフに連動する。
【００２４】
反転増幅回路５４の構成は基本的に反転増幅回路５２と同様であり、オペアンプ１６、その反転入力端子（−）と反転増幅回路５２の出力端子との間に接続された抵抗Ｒ１２、当該反転入力端子とオペアンプ１６の出力端子との間に接続された抵抗Ｒ１３を含んで構成される。オペアンプ１６の非反転入力端子（＋）にも、オペアンプ１０と同様、ＶＲＥＦが印加される。オペアンプ１６は電流回路２６からの電流供給を受けて動作する。電流回路２６のオン／オフはスイッチ回路５８により制御される。オペアンプ１６又は反転増幅回路５４は、スイッチ回路５８がオンしている期間だけ選択的に動作することができる。具体的には、オペアンプ１６は、音声出力装置５０の電源投入から所定の期間が経過するまでは停止状態とされ、その後、動作を開始するように制御される。この制御の詳細についてはさらに後述する。
【００２５】
基準電圧回路２０は、基準電圧ＶＲＥＦを生成する。充電回路６０は、基本的には、電源電圧ＶＣＣと接地電位ＧＮＤとの間を抵抗分割し、その分割点（基準点Ｐ０）を、コンデンサＣＲＥＦの接続端子３２とした構成を有する。コンデンサＣＲＥＦは当該端子３２とＧＮＤとの間に接続される。
【００２６】
電源投入時にはコンデンサＣＲＥＦは基本的に放電しており、電源投入によりＣＲＥＦの充電が開始されることにより、Ｐ０の電位であるＶＲＥＦが上昇を開始する。すなわち、基準電圧ＶＲＥＦは、電源電圧ＶＣＣに対して所定の時間遅れを伴って変動する。例えば、電源投入時には、電源電圧ＶＣＣが０［Ｖ］から比較的短期間のうちに所望の定常電圧（上昇して安定した電圧；例えば３［Ｖ］）に到達するのに対し、基準電圧ＶＲＥＦは、電源電圧ＶＣＣの変化に対しては回路定数（コンデンサＣＲＥＦの容量値や、ＣＲＥＦの充電電流に影響する抵抗Ｒ１，Ｒ３の抵抗値）によって定まる時定数分だけ遅れて所望の定常電圧ＶＳＡＴに到達することになる。本実施形態では、ＶＣＣに比べて緩やかに上昇するＶＲＥＦのレベルを比較回路で判定することにより、充電動作の制御タイミング及びスイッチ回路５８の制御タイミングを定めている。
【００２７】
さらにＣＲＥＦの充電及びその制御に関係する構成について説明を続ける。充電回路６０は、ＶＣＣとＧＮＤとの間に直列に接続された抵抗Ｒ１，Ｒ２を有し、それらの接続点が基準点Ｐ０とされる。Ｒ１，Ｒ２の抵抗値は、所望の定常電圧ＶＳＡＴに対応した下記条件式、
ＶＳＡＴ＝ＶＣＣ・Ｒ２／（Ｒ１＋Ｒ２）
と共に、ＣＲＥＦの充電時定数をどの程度にするかいう条件に基づいて設定される。
【００２８】
基準点Ｐ０とＶＣＣとの間に接続された抵抗Ｒ１には並列に抵抗Ｒ３が接続される。抵抗Ｒ３を介したＶＣＣからＰ０への電流の導通は、Ｒ３に直列に接続されたスイッチ素子で制御される。当該スイッチ素子はｐｎｐトランジスタＱ１を用いて構成される。
【００２９】
基準点Ｐ０には電圧差（ＶＣＣ−ＶＲＥＦ）に応じた電流ＩＣＨＧが流れ、この電流に応じてＣＲＥＦが充電される。Ｑ１がオフの状態では、電流ＩＣＨＧは、抵抗Ｒ１に基づいて定まる低充電電流値ｉＬとなり、一方、Ｑ１がオンの状態では、当該電流は、並列接続されたＲ１及びＲ３の合成抵抗値に基づいて定まる高充電電流値ｉＨとなる。基準点Ｐ０の任意の電位（すなわちＶＲＥＦ）に対して、ｉＨ＞ｉＬとなる。
【００３０】
充電回路６０がＣＲＥＦを低充電電流及び高充電電流のいずれにより充電するか、つまりＱ１のオフ状態とするかオン状態とするかを制御する充電制御回路６４は、ｎｐｎトランジスタＱ２及び抵抗Ｒ４を用いて構成される。充電制御回路６４は、ｐｎｐトランジスタＱ３，Ｑ４からなる差動対を用いた充電比較回路６２の比較結果に基づいて、Ｑ１のオン／オフを制御する。
【００３１】
充電比較回路６２は、ＶＣＣからＧＮＤへ向けて順番に直列接続された抵抗Ｒ６〜Ｒ８の抵抗Ｒ７と抵抗Ｒ８との接続点（充電用参照点）Ｐ１の電圧Ｖ１と、ＶＲＥＦとを比較する。Ｖ１はＱ４のベースに入力され、ＶＲＥＦはＱ３のベースに入力される。ＶＲＥＦ＜Ｖ１の状態では基本的にＱ３がオン、Ｑ４がオフとなり、逆にＶＲＥＦ＞Ｖ１の状態では基本的にＱ３がオフ、Ｑ４がオンとなる。Ｑ３のコレクタとＧＮＤとの間には抵抗Ｒ５が接続され、このＲ５の端子間電圧ＶＣＭＰ１が充電比較回路６２の出力として取り出される。端子間電圧ＶＣＭＰ１は、Ｑ３がオフのときには基本的に０［Ｖ］となる。一方、ＶＣＭＰ１は、Ｑ３がオンのときにはｎｐｎトランジスタの閾値電圧を超える所定の正電圧ＶＨとなるように設定される。
【００３２】
充電制御回路６４は、Ｑ１のベースに一方端を接続された抵抗Ｒ４と、その他方端とＧＮＤとの間の断続を制御するトランジスタＱ２とを有する。Ｑ２は、ベースにＶＣＭＰ１を印加される。ｎｐｎトランジスタであるＱ２は、ＶＣＭＰ１が０［Ｖ］のときオフ状態となり、ＶＨのときオン状態となる。Ｑ２のオフ状態では、Ｑ３のベース電位は高く設定され、ｐｎｐトランジスタであるＱ３はオフし、充電回路６０は低充電電流を発生する状態となる。一方、Ｑ２のオン状態では、Ｑ３のベース電位はＧＮＤに応じた低い電位に設定され、Ｑ３はオンし、充電回路６０は高充電電流を発生する状態となる。
【００３３】
上述の充電回路６０、充電比較回路６２及び充電制御回路６４により、音声出力装置５０の電源投入からＶＲＥＦが上昇しＶ１に達するまで、すなわちＶＲＥＦ＜Ｖ１である期間は、充電回路６０が高充電電流を発生し、ＣＲＥＦの充電を急速に進め、これによりＶＲＥＦが速やかに立ち上がる。ＶＲＥＦ＞Ｖ１となると、充電回路６０は低充電電流を発生する状態に切り替わり、ＣＲＥＦの充電速度を緩め、ＶＲＥＦを緩やかにＶＳＡＴへ収束させる。図２は、この基準電圧回路２０の動作による電源投入後のＶＲＥＦの時間変化を示す模式的なグラフである。同図において、時間ｔは横軸右方向に経過し、縦軸がＶＲＥＦを表している。
【００３４】
次に、スイッチ回路５８の制御に関係する構成について説明する。スイッチ回路５８は比較回路５６と共に、端子８に入力される音声信号をスピーカ１２から再生可能とするか否かを制御する制御回路を構成する。当該制御回路は、音声出力装置５０の電源がオンされた当初は、オペアンプ１０，１６のうちオペアンプ１６を停止状態とし、オペアンプ１０だけが動作している準備動作状態を実現する。しかる後、当該制御回路は、オペアンプ１６の動作を開始し、オペアンプ１０，１６の両方が動作してスピーカ１２からの音声再生が可能である再生動作状態とする。
【００３５】
比較回路５６は、ｐｎｐトランジスタＱ５，Ｑ６からなる差動対を有し、上述した直列接続された抵抗Ｒ６〜Ｒ８における抵抗Ｒ６と抵抗Ｒ７との接続点（参照点）Ｐ２の電圧Ｖ２と、ＶＲＥＦとを比較する。Ｖ２はＱ６のベースに入力され、ＶＲＥＦはＱ５のベースに入力される。ＶＲＥＦ＜Ｖ２の状態では基本的にＱ５がオン、Ｑ６がオフとなり、逆にＶＲＥＦ＞Ｖ２の状態では基本的にＱ５がオフ、Ｑ６がオンとなる。Ｑ６のコレクタとＧＮＤとの間には抵抗Ｒ９が接続され、このＲ９の端子間電圧ＶＣＭＰ２が比較回路５６の出力として取り出される。端子間電圧ＶＣＭＰ２は、Ｑ６がオフのときには基本的には０［Ｖ］となる。一方、ＶＣＭＰ２は、Ｑ６がオンのときには正電圧ＶＨとなるように設定される。
【００３６】
スイッチ回路５８は、ｎｐｎトランジスタＱ７で構成することができる。Ｑ７は、ベースにＶＣＭＰ２を印加される。Ｑ７は、ＶＣＭＰ２が０［Ｖ］のときオフ状態となり、ＶＨのときオン状態となる。Ｑ７のオフ状態では、電流回路２６がオフ状態となり、オペアンプ１６は停止状態とされる。一方、Ｑ７のオン状態では、電流回路２６がオン状態となり、オペアンプ１６は動作状態とされる。
【００３７】
抵抗Ｒ６〜Ｒ８の直列接続体において参照点Ｐ２は充電用参照点Ｐ１よりＶＣＣ側に設定され、これに対応してＶ２＞Ｖ１となる。すなわち、図２に示すように、電源投入後のＶＲＥＦの時間変化において、Ｖ２は低充電電流による緩やかな変化に移行した後の電圧に設定される。以上説明したように、音声出力装置５０は、電源投入からＶＲＥＦがＶ２に到達するまでの期間は、ＢＴＬ方式の音声増幅器を構成する２つのオペアンプ１０，１６のうちオペアンプ１６は停止させ、オペアンプ１０だけを動作させ、ＶＲＥＦがＶ２を超えた時点（図２に示す時刻ｔＯＮ）で、オペアンプ１６も動作させる。
【００３８】
一般に、音声出力装置５０を速やかに立ち上げる観点からは、ＣＲＥＦが急速に充電されるように回路を構成し、ＶＲＥＦを速やかに平衡状態の電圧ＶＳＡＴに近い状態とすることが望ましい。また、そもそも電源投入当初は、ＶＣＣとＶＲＥＦとの電位差が大きいためＣＲＥＦの充電電流が大きくなり、同じ回路構成で時間が経った状態よりもＶＲＥＦの変化速度が大きくなる。しかし、ＶＲＥＦの変化速度が大きいと、オペアンプ１０の帰還電流で充電されるＣＩＮの充電電圧とＶＲＥＦとの乖離が大きくなりやすい。すなわち、オペアンプ１０の入力端子間の電圧（入力オフセット電圧）が大きくなり、オペアンプ１０の出力に大きな電圧信号が発生し得る。上述の音声出力装置５０によれば、オペアンプ１０が大きな出力電圧を生じる電源投入当初の期間においては、オペアンプ１６が停止状態であるので、スピーカ１２にショック音が発生することが防止される。
【００３９】
また、音声出力装置５０は、電源投入されると、高充電電流ｉＨによってＣＲＥＦを急速に充電し、ＶＲＥＦをＶ１に速やかに到達させる。Ｖ１を音声出力装置５０の通常動作が可能な電圧であるＶ２に近い電圧に設定することで、ｔＯＮの短縮が図られる。さらにこの構成ではＶＲＥＦがＶ１に達した後の充電は低充電電流ｉＬで緩やかに行われる。すなわち、Ｖ１までは短い充電時定数で充電を行い、その後は、長い充電時定数での充電に切り換える。これにより、電源投入からｔＯＮまでを単一の充電時定数で充電してＶ２に到達させるよりも、ｔＯＮでのＶＲＥＦの変化速度を緩やかにすることができる。このようにＶＲＥＦの変化をできるだけ緩やかにすることにより、ＣＩＮの充電がＶＲＥＦの変化に好適に追随可能となり、オペアンプ１０の入力端子間の電圧差が抑制される。よって、この状態で、オペアンプ１６を動作状態に移行することにより、ショック音がより好適に抑制される。
【００４０】
また、この充電電流値を切り換える構成では、音声出力装置５０が立ち上がった再生動作状態では、抵抗Ｒ１，Ｒ２に流れる電流を低く抑えることができ、消費電力の低減が図られる。
【００４１】
なお、上述の実施形態のＢＴＬ方式の音声増幅器は、反転増幅回路５２から出力される反転信号を反転増幅回路５４に入力する構成としたが、本発明は他のＢＴＬ方式の音声増幅器を備える音声出力装置にも適用することができる。例えば、入力される音声信号に基づいて反転信号を生成しスピーカ１２の一方端へ出力する第１の増幅回路と、入力される音声信号に基づいて正転信号を生成しスピーカ１２の他方端へ出力する第２の増幅回路とを並列にＣＩＮに接続する構成とすることができる。この２つの増幅回路を並列に設けた音声出力装置においては、電源投入当初において第１及び第２の増幅回路のいずれを停止状態するかは任意に構成することができる。すなわち、いずれか一方をｔＯＮまで停止させ、ｔＯＮ以降、両増幅回路を動作させてスピーカからの再生動作を開始する構成とすることにより、上述の実施形態と同様に、音声出力装置の立ち上がり時のショック音の抑制が図られる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態である音声出力装置の概略の回路図である。
【図２】基準電圧回路の動作による電源投入後のＶＲＥＦの時間変化を示す模式的なグラフである。
【図３】従来の音声出力装置の概略の回路図である。
【符号の説明】
【００４３】
４  音声信号源、６，８，１４，１８  端子、１０，１６  オペアンプ、１２  スピーカ、２０  基準電圧回路、２４，２６  電流回路、５０  音声出力装置、５２，５４  反転増幅回路、５６  比較回路、５８  スイッチ回路、６０  充電回路、６２  充電比較回路、６４  充電制御回路、６６  半導体集積素子。
【図１】
2008294949.tif 000003
【図２】
2008294949.tif 000004
【図３】
2008294949.tif 000005