(57)【要約】【課題】チップ平面上の余剰領域を削減し、チップサイズを縮小する。【解決手段】データの入出力を行う複数のデータパッド２２ａは、基板２０の外周の一辺の近傍に、その一辺に沿って配置され、複数のデータパッド２２ａに沿って、その内側にデータの入出力を行う複数のデータパッド２２ｂが配置されている。データを出力するためのＮＭＯＳ２８ａ，２８ｂは、データパッド２２ａ，２２ｂの間に配置され、データを出力するためのＰＭＯＳ２７ａ，２７ｂは、データパッド２２ａ，２２ｂの近傍に、ＮＭＯＳ２８ａ，２８ｂに対向する位置に配置されている。【選択図】図１
2008141123.tif 000002
【特許請求の範囲】
【請求項１】
略方形の基板上に配置され、データの格納を行う複数のメモリセルにより構成されたメモリアレイ部と、
前記基板の外周の一辺の近傍に、その一辺に沿って配置された複数の第１のパッドと、
前記複数の第１のパッドに沿って、その内側に配置された複数の第２のパッドと、
前記複数の第１のパッドの近傍にそれぞれ配置され、前記メモリアレイ部からの読出しデータを前記複数の第１のパッドへそれぞれ出力する複数の第１の出力トランジスタと、
前記複数の第２のパッドの近傍にそれぞれ配置され、前記メモリアレイ部からの読出しデータを前記複数の第２のパッドへそれぞれ出力する複数の第２の出力トランジスタとを有し、
前記第１の出力トランジスタは、第１導電形の第１のトランジスタ及び第２導電形の第２のトランジスタからなる第１の相補形トランジスタで構成され、前記第２の出力トランジスタは、第１導電形の第３のトランジスタ及び第２導電形の第４のトランジスタからなる第２の相補形トランジスタで構成されることを特徴とする半導体記憶装置。
【請求項２】
前記第１のトランジスタと前記第２のトランジスタは、前記第１のパッドに対して対向する位置に配置され、前記第３のトランジスタと前記第４のトランジスタは、前記第２のパッドに対して対向する位置に配置されたことを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
前記各第１のパッド及び前記各第２のパッドのサイズは、異なることを特徴とする請求項１または２記載の半導体記憶装置。
【請求項４】
前記複数の第２のパッドは、前記複数の第１のパッドの配置方向に対してずれて配置されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体記憶装置。
【請求項５】
前記第１のパッドは、データ入出力用の第１のパッドであり、前記第２のパッドは、データ入出力用の第２のパッドであり、
前記第２のパッドの内側に配置され、前記第１及び第２のパッドからの入力データにおける前記メモリアレイ部への書込みを制御し、前記メモリアレイ部からの読出しデータにおける前記第１及び第２の出力トランジスタへの出力を制御する複数の入出力制御回路を設けたことを特徴とする請求項１〜４のいずれか１項に記載の半導体記憶装置。
【請求項６】
前記複数の第１のパッドにおける各第１のパッド間には、１つまたは複数の第１の電源パッドをそれぞれ配設し、且つ、前記複数の第２のパッドにおける各第２のパッド間には、１つまたは複数の第２の電源パッドをそれぞれ配設したことを特徴とする請求項１〜５のいずれか１項に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムインパッケージ（以下「ＳｉＰ」という。）に収納されたダイナミックランダムアクセスメモリ（以下「ＤＲＡＭ」という。）等の半導体記憶装置、例えば、複数ビットに対応したデータ入出力用のパッド、電源供給用のパッド及びデータの書込み・読出し等の制御を行う入出力制御回路等のレイアウト構造に関するものである。
【背景技術】
【０００２】
従来、複数ビットに対応したデータパッドを有する半導体記憶装置のレイアウトの例としては、例えば、次のような文献等に記載されるものがあった。
【０００３】
【特許文献１】特開平７−２０２１４５号公報
【特許文献２】特開平８−３１６４３６号公報
【０００４】
特許文献１では、外周側のボンディングパッドと外部領域の間に出力ブロックを配置することで余剰領域をなくし、チップサイズを縮小する半導体集積回路装置が記載されている。また、特許文献２では、隣接した２つのＮチャネル形ＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）のソースを共通接続し、チップ上のＮＭＯＳの専有面積を低減することでチップサイズを縮小する半導体記憶装置が記載されている。
【０００５】
図２は、特許文献１、２等に記載された従来の半導体記憶装置の例を示す概略のレイアウト図である。
【０００６】
この半導体記憶装置は、全体がチップ状をなし、略方形の基板１０を有している。基板１０上には、データの格納を行うメモリアレイ部１１が、外周の一辺の近傍に配置されている。このメモリアレイ部１１は、複数のメモリセルで構成され、全体の形状は、横幅Ｌ１、縦幅Ｌ２の略方形をしているものである。メモリアレイ部１１に対向した一辺の近傍に、その一辺に沿って、データの入出力を行う複数のデータパッド１２（＝１２−１〜１２−ｎ）が配置されている。
【０００７】
この複数のデータパッド１２は、略方形で、データワイヤ１５を介して、図示されていない半導体記憶装置を制御する外部回路と接続されている。更に、データを送信する信号配線１６を介して、複数のデータパッド１２に沿って、その内側に配置された複数の入出力制御回路１３（＝１３−１〜１３−ｎ）と接続されている。
【０００８】
複数の入出力制御回路１３は、入力されたデータを制御して、信号配線１７を介してメモリアレイ部１１へ書込み、メモリアレイ部１１から、信号配線１７を介して読出したデータを制御して出力する回路であり、図示されていない出力用のＮＭＯＳ及びＰチャネル形ＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）で構成された相補形ＭＯＳトランジスタ（以下「ＣＭＯＳ」という。）を有している。この複数の入出力制御回路１３は、信号配線１７を介してメモリアレイ部１１と接続され、電源の供給を行うための電源配線１８を介して、電源パッド１４−１，１４−２と接続されている。
【０００９】
電源パッド１４−１，１４−２は、外部電源からの電源の供給を受ける端子であり、略方形で、複数のデータパッド１２の近傍の一辺に沿って配置されている。更に、電源パッド１４−１，１４−２は、図示されていない外部電源の電源電圧端子ＶＤＤ，ＶＳＳと電源ワイヤ１９を介して接続されている。
【００１０】
次に、図２の半導体記憶装置の動作を説明する。
図示されていない半導体記憶装置を制御する外部回路から、データが複数のデータパッド１２を介して、複数の入出力制御回路１３へ入力される。入力されたデータは、入出力制御回路１３に制御され、メモリアレイ部１４へ書込まれる。書込まれたデータは、入出力制御回路１３によって読出される。読出されたデータは、データパッド１２を介して図示されていないＣＰＵ等の外部回路へ出力される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図２の半導体記憶装置では、以下のような課題があった。
半導体製造工程の微細化により、メモリアレイ部１１のレイアウトサイズは、縮小できるが、ワイヤボンディングされるデータパッド１２に関しては、ワイヤボンド装置の機械的制約をうけるため、データパッド１２−１及び１２−２間の距離を示すパッドピッチを狭めることができない。
【００１２】
この課題を解決するために、例えば、特許文献１の技術を利用することが提案されている。この特許文献１では、複数のデータパッド１２を外周側と内周側との２段構成にして、パッド形成領域１２Ｓの横幅を狭めることが考えられる。しかし、２段構成にした場合には、パッド形成領域１２Ｓの縦幅が倍増し、チップサイズが増大する。チップサイズを縮小するためには、データパッド１２と入出力制御回路１３との距離を縮めることが考えられる。
【００１３】
しかし、外周側のデータパッド１２と入出力制御回路１３との距離は余剰領域を利用して縮めることができるが、内周側のデータパッド１２と入出力制御回路１３との距離は、余剰領域がないため縮めることが困難であった。また、データパッド１２と入出力制御回路１３の距離が近いとデータパッド１２からのノイズの影響で、入出力制御回路１３の電気特性が劣化してしまうという課題があった。従って、前記の課題を解決することが困難であった。
【課題を解決するための手段】
【００１４】
本発明の半導体記憶装置は、略方形の基板上に配置され、データの格納を行う複数のメモリセルにより構成されたメモリアレイ部と、前記基板の外周の一辺の近傍に、その一辺に沿って配置された複数の第１のパッドと、前記複数の第１のパッドに沿って、その内側に配置された複数の第２のパッドと、前記複数の第１のパッドの近傍にそれぞれ配置され、前記メモリアレイ部からの読出しデータを前記複数の第１のパッドへそれぞれ出力する複数の第１の出力トランジスタと、前記複数の第２のパッドの近傍にそれぞれ配置され、前記メモリアレイ部からの読出しデータを前記複数の第２のパッドへそれぞれ出力する複数の第２の出力トランジスタとを有している。
【００１５】
前記第１の出力トランジスタは、第１導電形の第１のトランジスタ及び第２導電形の第２のトランジスタからなる第１の相補形トランジスタで構成され、前記第２の出力トランジスタは、第１導電形の第３のトランジスタ及び第２導電形の第４のトランジスタからなる第２の相補形トランジスタで構成されている。
【発明の効果】
【００１６】
本発明の半導体記憶装置によれば、複数の第１のパッドに沿って、その内側に複数の第２のパッドを配置し、第１のパッド、第２のパッドの近傍に第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを配置することで、余剰領域がなくなり、チップサイズの縮小が可能になる。
【発明を実施するための最良の形態】
【００１７】
半導体記憶装置では、基板上に配置され、データの格納を行うメモリアレイ部と、前記基板の外周の一辺に沿って配置された複数の第１のパッドと、前記複数の第１のパッドに沿って、その内側に配置された複数の第２のパッドと、前記複数の第１のパッドの近傍にそれぞれ配置された複数の第１のトランジスタと、前記複数の第１のパッドに対して、前記複数の第１のトランジスタと対向する位置に配置された複数の第２のトランジスタと、前記複数の第２のパッドの近傍にそれぞれ配置された複数の第３のトランジスタと、前記複数の第３のパッドに対して、前記複数の第２のトランジスタと対向する位置に配置された複数の第４のトランジスタとを有している。
【実施例１】
【００１８】
（実施例１の構成）
図１（ａ），（ｂ）は、本発明の実施例１における半導体記憶装置を示す概略のレイアウト図であり、同図（ａ）は、半導体記憶装置全体を示す図、及び、同図（ｂ）は、Ｘ部分の拡大図である。
【００１９】
この半導体記憶装置は、例えば、ＤＲＡＭで構成され、全体がチップ状をなし、略方形の基板２０を有している。基板２０上には、データの格納を行うメモリアレイ部２１が、外周の一辺の近傍に配置されている。このメモリアレイ部２１は、略方形で、データが格納されるメモリセルブロック２１ａ（＝２１ａ−１〜２１ａ−ｎ）と、アドレス情報に基づいて、メモリセルブロック２１ａを選択するサブアレイブロック２１ｂ（＝２１ｂ−１〜２１ｂ−ｎ）とで構成されている。
【００２０】
サブアレイブロック２１ｂは、内部構造の図示は省略するが、行アドレス情報に基づいて、メモリセルブロック２１ａを選択する行アドレスデコーダと、列アドレス情報に基づいて、メモリセルブロック２１ａを選択する列アドレスデコーダと、メモリセルブロック２１ａに格納されたデータを論理レベルに増幅して出力するセンスアンプ等を有している。更に、サブアレイブロック２１ｂは、データの送信を行うための信号配線２６を介して、メモリアレイ部２１に沿って配置された複数の入出力制御回路３０（＝３０−１〜３０−ｎ）と接続されている。
【００２１】
複数の入出力制御回路３０は、入力されたデータを制御して、メモリアレイ部１１へ書込み、メモリアレイ部１１から、読出したデータを制御して出力する回路である。複数の入出力制御回路３０には、信号配線２５を介して、第１のパッド（例えば、データパッド）２２ａ（＝２２ａ−１〜２２ａ−ｎ）と、第２のパッド（例えば、データパッド）２２ｂ（＝２２ｂ−１〜２２ｂ−ｎ）とが接続され、電源配線２７を介して、電源パッド２３−１，２３−２が接続されている。
【００２２】
複数のデータパッド２２ａは、メモリアレイ部２１に対向した一辺の近傍に、その一辺に沿って配置され、ワイヤボンディングのボンディング位置に余裕をもたせるために略長方形の形状をしている。複数のデータパッド２２ａは、第１のトランジスタ（例えば、ＰＭＯＳ）２７ａ（＝２７ａ−１〜２７ａ−ｎ）、第２のトランジスタ（例えば、ＮＭＯＳ）２８ａ（＝２８ａ−１〜２８ａ−ｎ）と信号配線２５を介して接続され、図示されていない半導体記憶装置を制御する外部回路に対して、データワイヤ２４を介して、データの入出力を行う端子である。
【００２３】
複数のデータパッド２２ｂは、複数のデータパッド２１ａに沿って、その内側に配置され、略正方形で、図示されていない半導体記憶装置を制御する外部回路に対して、データワイヤ２４を介して、データの入出力を行うものである。この複数のデータパッド２２ｂには、第３のトランジスタ（例えば、ＰＭＯＳ）２７ｂ（＝２７ｂ−１〜２７ｂ−ｎ）と、第４のトランジスタ（例えば、ＮＭＯＳ）２８ｂ（＝２８ｂ−１〜２８ｂ−ｎ）とが信号配線２５を介して接続されている。
【００２４】
ＮＭＯＳ２８ａ，２８ｂは、データパッド２２ａ，２２ｂの間に配置され、信号配線２５と接続され、データを出力するための素子である。
【００２５】
ＰＭＯＳ２７ａ，２７ｂは、データパッド２２ａ，２２ｂの近傍に、データパッド２２ａ，２２ｂに対して、ＮＭＯＳ２８ａ，２８ｂに対向する位置に配置され、ＮＭＯＳ２８ａ，２８ｂは、信号配線２５と接続され、データを出力するための素子である。ＰＭＯＳ２７ａ，２７ｂは、ＮＭＯＳ２８ａ，２８ｂと同一の電圧で駆動するために、チャネル長が広くなるので、ＮＭＯＳ２８ａ，２８ｂよりも形状が大きい。
【００２６】
電源パッド２３−１，２３−２は、外部電源からの電源の供給を受ける端子であり、略方形で、複数のデータパッド２２ａの近傍の一辺に沿って配置されている。この電源パッド２３−１，２３−２には、電源ワイヤ２８を介して、図示されていない外部電源の電源電圧端子ＶＤＤ，ＶＳＳが接続されている。
【００２７】
図３（ａ），（ｂ）は、図１中の入出力制御回路３０を示す図であり、同図（ａ）は、入出力制御回路３０の概略の回路構成を示す図、及び、同図（ｂ）は、入出力制御回路３０の概略のレイアウトを示す図である。
【００２８】
入出力制御回路３０は、制御信号を出力する制御回路３３を有している。この制御回路３３は、入力バッファ３１、ライトドライバ３２、リードアンプ３４及び出力バッファ３５が接続され、入出力制御回路３０の中央に配置されている。入力バッファ３１は、制御信号に基づき、データパッド２２ａから入力されたデータを保持する回路であり、出力側にライトドライバ３２が接続され、データパッド２２ａ側に配置されている。ライトドライバ３２は、制御信号に基づき、入力バッファ３１に保持されているデータを駆動して、メモリアレイ部２１に書き込む回路であり、入力バッファ３１とメモリアレイ部３２との間に配置されている。
【００２９】
リードアンプ３４は、制御信号に基づき、メモリアレイ部２１に格納されたデータを読取り、増幅して出力する回路であり、出力側に出力バッファ３５が接続され、入力バッファ３１に対向する位置に配置されている。出力バッファ３５は、制御信号に基づき、メモリアレイ部２１から読み出されたデータを保持する回路であり、出力側にＰＭＯＳ２７ａ、ＰＭＯＳ２７ｂ、ＮＭＯＳ２８ａ及びＮＭＯＳ２８ｂが接続され、ライトドライバ３２に対向する位置に配置されている。
【００３０】
（実施例１の動作）
図示されていない半導体記憶装置を制御する外部回路から、データが複数のデータパッド２２ａ，２２ｂを介して、複数の入出力制御回路３０へ入力される。入力されたデータは、制御信号に基づき、入力バッファ３１に保持される。保持されたデータは、制御信号に基づき、ライトドライバ３２によって駆動され、メモリアレイ部２１へ出力される。出力されたデータは、アドレス情報に基づき、メモリアレイ部２１内の行アドレスデコーダ及び列アドレスデコーダによって選択されたメモリセルブロック２１ａに書き込まれ、格納される。
【００３１】
格納されたデータは、制御信号に基づき、リードアンプ３４によって増幅され読取られる。読取られたデータは、制御信号に基づき、出力バッファ３５に保持される。保持されたデータは、制御信号に基づき、ＰＭＯＳ２７ａ、ＰＭＯＳ２７ｂ、ＮＭＯＳ２８ａ及びＮＭＯＳ２８ｂへ出力される。出力されたデータは、データが“Ｌ”のときにＰＭＯＳ２７ａ，２７ｂがオン状態になり、データパッド２２ａ，２２ｂへ出力される。データが“Ｈ”のときには、ＮＭＯＳ２８ａ，２８ｂがオン状態になり、出力されない。
【００３２】
（実施例１の効果）
本実施例１の半導体記憶装置によれば、複数のデータパッド３１ａに沿って、その内側にデータの入出力を行う複数のデータパッド３１ｂを配置し、データパッド３１ａ，３１ｂの近傍にＰＭＯＳ３６ａ，ＰＭＯＳ３６ｂ，ＮＭＯＳ３７ａ及びＮＭＯＳ３７ｂを配置したので、次の（Ａ）〜（Ｄ）のような効果がある。
【００３３】
（Ａ）  データパッド２７ａ，２７ｂのパッド形成領域の横幅を狭めることが出来る。従って、余剰領域がなくなり、チップサイズの縮小が可能になる。
【００３４】
（Ｂ）  複数のデータパッド２２ａと複数のデータパッド２２ｂとのパッド間にＮＭＯＳ２８ａ，２８ｂを配置したので、複数のデータパッド２２ａと複数のデータパッド２２ｂとのパッド間の余剰領域がなくなり、複数のデータパッド２２ａと入出力制御回路３０のパッドピッチが狭まり、チップサイズが縮小できる。
【００３５】
（Ｃ）  入出力制御回路３０とメモリアレイ部３５との配線が短くなり、配線の抵抗値が低くなることで、データ転送の高速化が可能になる。
【００３６】
（Ｄ）  ＰＭＯＳ３６ａ、ＰＭＯＳ３６ｂ、ＮＭＯＳ３７ａ及びＮＭＯＳ３７ｂを入出力制御回路３０から分離して配置したので、ノイズの影響を低減できる。
【実施例２】
【００３７】
（実施例２の構成）
図４は、本発明の実施例２における半導体記憶装置を示す概略のレイアウト図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３８】
この半導体記憶装置は、例えば、ＤＲＡＭで構成され、全体がチップ状をなし、実施例１の基板２０と異なる基板２０Ａを有している。基板２０Ａは、実施例１との相違点として、電源パッド２３−１，２３−２に代えて複数の電源パッド４１ａ（＝４１ａ−１〜４１ａ−ｎ）と、複数の電源パッド４１ｂ（＝４１ｂ−１〜４１ｂ−ｎ）とが設けられ、更に、複数の静電気放電保護素子（以下「ＥＳＤ」という。）４２ａ（＝４２ａ−１〜４２ａ−ｎ）と、ＥＳＤ４２ｂ（＝４２ｂ−１〜４２ｂ−ｎ）と、ＥＳＤ４３ａ（＝４３ａ−１〜４３ａ−ｎ）と、ＥＳＤ４３ｂ（＝４３ｂ−１〜４３ｂ−ｎ）とが設けられている。
【００３９】
複数の電源パッド４１ａは、各パッド間にデータパッド３１ａを二つ配置するように配置され、ワイヤボンディングのボンディング位置に余裕をもたせるために略長方形の形状をしている。この電源パッド４１ａは、外部電源からの電源の供給を受ける端子であり、電源ワイヤ２８を介して、図示されていない外部電源の電源電圧端子と接続されると共に、ＰＭＯＳ３６ａ、ＮＭＯＳ３７ａ、ＥＳＤ４２ａ及び入出力制御回路３２と接続されている。
【００４０】
複数の電源パッド４１ｂは、各パッド間にデータパッド３１ｂを二つ配置し、複数の電源パッド４１ａに対して、その配置方向に１パッド分ずれて配置され、略正方形の形状をしている。この電源パッド４１ｂは、外部電源からの電源の供給を受ける端子であり、電源ワイヤ２８を介して、図示されていない外部電源の電源電圧端子と接続されると共に、ＰＭＯＳ３６ｂ、ＮＭＯＳ３７ｂ、ＥＳＤ４２ｂ及び入出力制御回路３２と接続されている。
【００４１】
ＥＳＤ４２ａ，４２ｂは、電源パッド４１ａ，４２ｂの近傍に配置され、静電気から半導体記憶装置を保護する素子である。ＥＳＤ４３ａ，４３ｂは、データパッド３１ａ，３１ｂの近傍に配置され、データパッド３１ａ，３１ｂと接続され、静電気から半導体記憶装置を保護する素子である。
【００４２】
（実施例２の動作）
本実施例２の半導体記憶装置の動作は、実施例１の半導体記憶装置の動作と同様である。
【００４３】
（実施例２の効果）
本実施例２の半導体記憶装置によれば、複数のデータパッド３１ａ，３１ｂのパッド間に複数の電源パッド４１ａ，４２ｂを配置し、ＥＳＤ４２ａ，４２ｂ，４３ａ，４３ｂを設けたので、実施例１の効果に加えて、以下のような効果がある。
【００４４】
同一方向に、電源ワイヤ２８、データワイヤ２４、データワイヤ２４、電源ワイヤ２８という形で引き出されることで、データ間の相互インダクタンスを減らすことができ、逆データ出力時のインダクタンスによる出力なまりを減らす効果がある。
【００４５】
また、ＥＳＤ４２ａ，４２ｂ，４３ａ，４３ｂを設けることで、静電気から半導体装置を保護できる。
【００４６】
（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（１）〜（５）のようなものがある。
【００４７】
（１）  実施例１、２では、ＤＲＡＭを例として説明したが、スタティックランダムア
クセスメモリ等の半導体記憶装置にも適用できる。
【００４８】
（２）  実施例１、２では、データパッド３１ａ，３１ｂ及び電源パッド４１ａ，４１
ｂの形状は、長方形または正方形であったが、略方形の形状であればよい。
【００４９】
（３）  実施例１、２では、データパッド３１ａ，３１ｂが配置された一辺の対辺の近
傍に無接続のボンディングダミーパッドを配置してもよい。ボンディングダミーパッドにボンディングを実施することにより、ボンディング時にチップが傾くのを防止することが出来る。
【００５０】
（４）  実施例１、２では、出力用のトランジスタとして、ＰＭＯＳ３６ａ、ＰＭＯＳ３６ｂ、ＮＭＯＳ３７ａ及びＮＭＯＳ３７ｂを使用したが、ＣＭＯＳを使ってもよい。
【００５１】
（５）  実施例２では、複数の電源パッド４１ｂは、複数の電源パッド４１ａの配置方向に対して１パッド分ずれて配置されているが、逆方向にずれてもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１における半導体記憶装置を示す概略のレイアウト図である。
【図２】従来の半導体記憶装置の例を示す概略のレイアウト図である。
【図３】図１中の入出力制御回路３０を示す図である。
【図４】本発明の実施例２における半導体記憶装置を示す概略のレイアウト図である。
【符号の説明】
【００５３】
１０，２０      基板
１１，２１      メモリアレイ部
１２，２２ａ，２２ｂ      データパッド
１３，３０      入出力制御回路
１４，２３，４１ａ，４１ｂ      電源パッド
２７ａ，２７ｂ      ＰＭＯＳ
２８ａ，２８ｂ      ＮＭＯＳ
【図１】
2008141123.tif 000003
【図２】
2008141123.tif 000004
【図３】
2008141123.tif 000005
【図４】
2008141123.tif 000006