(57)【要約】【課題】電圧レベル変換回路及びそれを備えるディスプレイ装置を提供する。【解決手段】第１電位に第１端が、入力端子に制御端が連結される第１スイッチングトランジスタと、第１電位より低い第２電位に第１端が、入力端子に制御端が連結される第２スイッチングトランジスタと、第１電位より高い第３電位に第１端が、出力端子に第２端が、第２スイッチングトランジスタの第２端に制御端が連結される第３スイッチングトランジスタと、第２電位より低い第４電位に第１端が、出力端子に第２端が、第１スイッチングトランジスタの第２端に制御端が連結される第４スイッチングトランジスタと、を備え、入力端子には、第１電位のハイレベル入力信号または第２電位のローレベル入力信号が印加され、出力端子には、第３電位の増幅されたハイレベル出力信号または第４電位の増幅されたローレベル出力信号が出力される。【選択図】図４
2008079276.tif 000002
【特許請求の範囲】
【請求項１】
第１電位が印加される第１電源端子に第１端が連結され、入力端子に制御端が連結される第１スイッチングトランジスタと、
前記第１電位より低い第２電位が印加される第２電源端子に第１端が連結され、前記入力端子に制御端が連結される第２スイッチングトランジスタと、
前記第１電位より高い第３電位が印加される第３電源端子に第１端が連結され、出力端子に第２端が連結され、前記第２スイッチングトランジスタの第２端に制御端が連結される第３スイッチングトランジスタと、
前記第２電位より低い第４電位が印加される第４電源端子に第１端が連結され、前記出力端子に第２端が連結され、前記第１スイッチングトランジスタの第２端に制御端が連結される第４スイッチングトランジスタと、を備え、
前記入力端子には、前記第１電位のハイレベル入力信号または前記第２電位のローレベル入力信号が印加され、前記出力端子には、前記第３電位の増幅されたハイレベル出力信号または前記第４電位の増幅されたローレベル出力信号が出力される電圧レベル変換回路。
【請求項２】
前記第１電源端子及び前記第１スイッチングトランジスタの第１端子に連結される第１抵抗、前記第２電源端子及び前記第２スイッチングトランジスタの第１端子に連結される第２抵抗、前記第３電源端子及び前記第３スイッチングトランジスタの第１端子に連結される第３抵抗、または前記第４電源端子及び前記第４スイッチングトランジスタの第１端子に連結される第４抵抗をさらに含むことを特徴とする請求項１に記載の電圧レベル変換回路。
【請求項３】
前記第３電源端子及び前記第３スイッチングトランジスタの制御端に連結される第５抵抗、または前記第４電源端子及び前記第４スイッチングトランジスタの制御端に連結される第６抵抗をさらに含むことを特徴とする請求項１に記載の電圧レベル変換回路。
【請求項４】
前記入力端子及びグラウンド電位に連結される第７抵抗をさらに含むことを特徴とする請求項１に記載の電圧レベル変換回路。
【請求項５】
前記第２電位は、グラウンド電位であることを特徴とする請求項１に記載の電圧レベル変換回路。
【請求項６】
前記第１ないし第４スイッチングトランジスタは、それぞれバイポーラトランジスタであることを特徴とする請求項１に記載の電圧レベル変換回路。
【請求項７】
前記第１及び第３スイッチングトランジスタは、それぞれｐｎｐバイポーラトランジスタであり、前記第２及び第４スイッチングトランジスタは、それぞれｎｐｎバイポーラトランジスタであることを特徴とする請求項６に記載の電圧レベル変換回路。
【請求項８】
前記第１ないし第４スイッチングトランジスタそれぞれの前記第１端はエミッタであり、前記第２端はコレクタであり、前記制御端はベースであることを特徴とする請求項６に記載の電圧レベル変換回路。
【請求項９】
前記第３バイポーラトランジスタ及び前記第４バイポーラトランジスタそれぞれに連結されるスイッチング速度向上素子をさらに含むことを特徴とする請求項６に記載の電圧レベル変換回路。
【請求項１０】
前記第２バイポーラトランジスタのコレクタに陰極が連結され、前記第３バイポーラトランジスタのベースに陽極が連結される第１ダイオードと、
前記第２バイポーラトランジスタのコレクタに陰極が連結され、前記第３バイポーラトランジスタのコレクタに陽極が連結される第２ダイオードと、
前記第１バイポーラトランジスタのコレクタに陽極が連結され、前記第４バイポーラトランジスタのコレクタに陰極が連結される第３ダイオードと、
前記第１バイポーラトランジスタのコレクタに陽極が連結され、前記第４バイポーラトランジスタのベースに陰極が連結される第４ダイオードと、をさらに備えることを特徴とする請求項８に記載の電圧レベル変換回路。
【請求項１１】
前記第３バイポーラトランジスタのベースに陽極が連結され、前記第３バイポーラトランジスタのコレクタに陰極が連結される第１ショットキーダイオードと、
前記第４バイポーラトランジスタのベースに陰極が連結され、前記第４バイポーラトランジスタのコレクタに陽極が連結される第２ショットキーダイオードと、をさらに備えることを特徴とする請求項８に記載の電圧レベル変換回路。
【請求項１２】
前記第１ないし第４スイッチングトランジスタは、それぞれＭＯＳトランジスタであることを特徴とする請求項１に記載の電圧レベル変換回路。
【請求項１３】
前記第１及び第３スイッチングトランジスタは、それぞれＰＭＯＳトランジスタであり、前記第２及び第４スイッチングトランジスタは、それぞれＮＭＯＳトランジスタであることを特徴とする請求項１２に記載の電圧レベル変換回路。
【請求項１４】
前記第１ないし第４スイッチングトランジスタそれぞれの前記第１端はソースであり、前記第２端はドレインであり、前記制御端はゲートであることを特徴とする請求項１２に記載の電圧レベル変換回路。
【請求項１５】
複数の画素を有する表示部、及び前記複数の画素を駆動するように電圧レベル変換回路を備える駆動部を備え、
前記電圧レベル変換回路は、第１電位が印加される第１電源端子に第１端が連結され、入力端子に制御端が連結される第１スイッチングトランジスタと、前記第１電位より低い第２電位が印加される第２電源端子に第１端が連結され、前記入力端子に制御端が連結される第２スイッチングトランジスタと、前記第１電位より高い第３電位が印加される第３電源端子に第１端が連結され、出力端子に第２端が連結され、前記第２スイッチングトランジスタの第２端に制御端が連結される第３スイッチングトランジスタと、前記第２電位より低い第４電位が印加される第４電源端子に第１端が連結され、前記出力端子に第２端が連結され、前記第１スイッチングトランジスタの第２端に制御端が連結される第４スイッチングトランジスタと、を備え、前記入力端子には、前記第１電位のハイレベル入力信号または前記第２電位のローレベル入力信号が印加され、前記出力端子には、前記第３電位の増幅されたハイレベル出力信号または前記第４電位の増幅されたローレベル出力信号が出力されるディスプレイ装置。
【請求項１６】
前記電圧レベル変換回路は、前記第１電源端子及び前記第１スイッチングトランジスタの第１端子に連結される第１抵抗、前記第２電源端子及び前記第２スイッチングトランジスタの第１端子に連結される第２抵抗、前記第３電源端子及び前記第３スイッチングトランジスタの第１端子に連結される第３抵抗、または前記第４電源端子及び前記第４スイッチングトランジスタの第１端子に連結される第４抵抗をさらに含むことを特徴とする請求項１５に記載のディスプレイ装置。
【請求項１７】
前記電圧レベル変換回路は、前記第３電源端子及び前記第３スイッチングトランジスタの制御端に連結される第５抵抗、前記第４電源端子及び前記第４スイッチングトランジスタの制御端に連結される第６抵抗をさらに含むことを特徴とする請求項１５に記載のディスプレイ装置。
【請求項１８】
前記電圧レベル変換回路は、前記入力端子及びグラウンド電位に連結される第７抵抗をさらに含むことを特徴とする請求項１５に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低コストの素子を利用して簡単に構成され、スイッチング速度が改善された電圧レベル変換回路及びそれを備えるディスプレイ装置に関する。
【背景技術】
【０００２】
一般的に、電圧レベル変換回路は、駆動ＩＣ（Ｉｎｔｅｒｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に使用される。例えば、ディスプレイパネルの駆動ドライバは、数十ないし数百個の出力チャンネルを有し、前記それぞれの出力チャンネルは、平常時（ノーマル状態）に“ハイ”または“ロー”レベルの電圧を出力し、入力される小信号の電圧レベルによって平常時（ノーマル状態）の出力電圧レベルと相反する“ロー”または“ハイ”レベルの電圧を一瞬間に出力し、再びノーマル状態の電圧を出力するスイッチング動作を行う。
【０００３】
図１は、アナログスイッチを含む従来の電圧レベル変換回路を示す回路図である。
図１を参照すれば、従来の電圧レベル変換回路は、ＴＴＬデジタル信号レベル（０〜５Ｖ）を大振幅の電圧スイングに変換するために、二つのアナログスイッチを備える。第１アナログスイッチＳＷ１は、第１電源＋ＶＣＣ及び出力端子に連結され、入力端子から印加される信号によってオン／オフを行う。また、第２アナログスイッチＳＷ２は、第２電源−ＶＥＥ及び出力端子に連結され、インバータを経由して入力端子から印加される信号によってオン／オフを行う。しかし、前記従来の電圧レベル変換回路は、構成が複雑な高コストの半導体チップからなるアナログスイッチを利用せねばならないという問題点を有する。
【０００４】
図２は、ＯＰ−ＡＭＰを備える従来の電圧レベル変換回路を示す回路図である。
図２を参照すれば、従来の電圧レベル変換回路は、ＴＴＬデジタル信号レベル（０〜５Ｖ）を大振幅の電圧スイングに変換するために、ＯＰ−ＡＭＰを備える。ＯＰ−ＡＭＰは、入力端子、出力端子、第１電源端子＋ＶＣＣ及び第２電源端子−ＶＥＥに連結されている。しかし、従来の電圧レベル変換回路では、汎用のＯＰ−ＡＭＰではない高電圧の増幅用のＯＰ−ＡＭＰを使用せねばならないため、コストが高くなるという問題点を有する。また、従来の電圧レベル変換回路から出力される電圧スイングの振幅が十分に大きくないという問題点もある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、大振幅の電圧スイング出力が得られ、前記電圧スイング出力の立ち上がり及び立ち下がり速度が速いだけでなく、低コストの素子を利用して簡単に構成される電圧レベル変換回路及びそれを備えるディスプレイ装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、第１電位が印加される第１電源端子に第１端が連結され、入力端子に制御端が連結される第１スイッチングトランジスタと、前記第１電位より低い第２電位が印加される第２電源端子に第１端が連結され、前記入力端子に制御端が連結される第２スイッチングトランジスタと、前記第１電位より高い第３電位が印加される第３電源端子に第１端が連結され、出力端子に第２端が連結され、前記第２スイッチングトランジスタの第２端に制御端が連結される第３スイッチングトランジスタと、前記第２電位より低い第４電位が印加される第４電源端子に第１端が連結され、前記出力端子に第２端が連結され、前記第１スイッチングトランジスタの第２端に制御端が連結される第４スイッチングトランジスタと、を備え、前記入力端子には、前記第１電位のハイレベル入力信号または前記第２電位のローレベル入力信号が印加され、前記出力端子には、前記第３電位の増幅されたハイレベル出力信号または前記第４電位の増幅されたローレベル出力信号が出力される電圧レベル変換回路を提供する。
【０００７】
前記電圧レベル変換回路は、前記第１電源端子及び前記第１スイッチングトランジスタの第１端子に連結される第１抵抗、前記第２電源端子及び前記第２スイッチングトランジスタの第１端子に連結される第２抵抗、前記第３電源端子及び前記第３スイッチングトランジスタの第１端子に連結される第３抵抗、または前記第４電源端子及び前記第４スイッチングトランジスタの第１端子に連結される第４抵抗をさらに含みうる。
【０００８】
前記電圧レベル変換回路は、前記第３電源端子及び前記第３スイッチングトランジスタの制御端に連結される第５抵抗、または前記第４電源端子及び前記第４スイッチングトランジスタの制御端に連結される第６抵抗をさらに含みうる。
【０００９】
前記電圧レベル変換回路は、前記入力端子及びグラウンド電位に連結される第７抵抗をさらに含みうる。
【００１０】
前記第１電位は、グラウンド電位でありうる。
前記第１ないし第４スイッチングトランジスタは、それぞれバイポーラトランジスタでありうる。
【００１１】
前記第１及び第３スイッチングトランジスタは、それぞれｐｎｐバイポーラトランジスタであり、前記第２及び第４スイッチングトランジスタは、それぞれｎｐｎバイポーラトランジスタでありうる。
【００１２】
前記第１ないし第４スイッチングトランジスタそれぞれの前記第１端はエミッタであり、前記第２端はコレクタであり、前記制御端はベースでありうる。
【００１３】
前記電圧レベル変換回路は、前記第３バイポーラトランジスタ及び前記第４バイポーラトランジスタそれぞれに連結されるスイッチング速度向上素子をさらに含みうる。
【００１４】
前記電圧レベル変換回路は、前記第２バイポーラトランジスタのコレクタに陰極が連結され、前記第３バイポーラトランジスタのベースに陽極が連結される第１ダイオードと、前記第２バイポーラトランジスタのコレクタに陰極が連結され、前記第３バイポーラトランジスタのコレクタに陽極が連結される第２ダイオードと、前記第１バイポーラトランジスタのコレクタに陽極が連結され、前記第４バイポーラトランジスタのコレクタに陰極が連結される第３ダイオードと、前記第１バイポーラトランジスタのコレクタに陽極が連結され、前記第４バイポーラトランジスタのベースに陰極が連結される第４ダイオードと、をさらに含みうる。
【００１５】
前記電圧レベル変換回路は、前記第３バイポーラトランジスタのベースに陽極が連結され、前記第３バイポーラトランジスタのコレクタに陰極が連結される第１ショットキーダイオードと、前記第４バイポーラトランジスタのベースに陰極が連結され、前記第４バイポーラトランジスタのコレクタに陽極が連結される第２ショットキーダイオードと、をさらに含みうる。
【００１６】
前記第１ないし第４スイッチングトランジスタは、それぞれＭＯＳトランジスタでありうる。
【００１７】
前記第１及び第３スイッチングトランジスタは、それぞれＰＭＯＳトランジスタであり、前記第２及び第４スイッチングトランジスタは、それぞれＮＭＯＳトランジスタでありうる。
【００１８】
前記第１ないし第４スイッチングトランジスタそれぞれの前記第１端はソースであり、前記第２端はドレインであり、前記制御端はゲートでありうる。
【００１９】
本発明は、複数の画素を有する表示部、及び前記複数の画素を駆動するように電圧レベル変換回路を備える駆動部を備え、前記電圧レベル変換回路は、第１電位が印加される第１電源端子に第１端が連結され、入力端子に制御端が連結される第１スイッチングトランジスタと、前記第１電位より低い第２電位が印加される第２電源端子に第１端が連結され、前記入力端子に制御端が連結される第２スイッチングトランジスタと、前記第１電位より高い第３電位が印加される第３電源端子に第１端が連結され、出力端子に第２端が連結され、前記第２スイッチングトランジスタの第２端に制御端が連結される第３スイッチングトランジスタと、前記第２電位より低い第４電位が印加される第４電源端子に第１端が連結され、前記出力端子に第２端が連結され、前記第１スイッチングトランジスタの第２端に制御端が連結される第４スイッチングトランジスタと、を備え、前記入力端子には、前記第１電位のハイレベル入力信号または前記第２電位のローレベル入力信号が印加され、前記出力端子には、前記第３電位の増幅されたハイレベル出力信号または前記第４電位の増幅されたローレベル出力信号が出力されるディスプレイ装置を提供する。
【００２０】
前記ディスプレイ装置の電圧レベル変換回路は、前記第１電源端子及び前記第１スイッチングトランジスタの第１端子に連結される第１抵抗、前記第２電源端子及び前記第２スイッチングトランジスタの第１端子に連結される第２抵抗、前記第３電源端子及び前記第３スイッチングトランジスタの第１端子に連結される第３抵抗、または前記第４電源端子及び前記第４スイッチングトランジスタの第１端子に連結される第４抵抗をさらに含みうる。
【００２１】
前記ディスプレイ装置の前記電圧レベル変換回路は、前記第３電源端子及び前記第３スイッチングトランジスタの制御端に連結される第５抵抗、前記第４電源端子及び前記第４スイッチングトランジスタの制御端に連結される第６抵抗をさらに含みうる。
【００２２】
前記ディスプレイ装置の電圧レベル変換回路は、前記入力端子及びグラウンド電位に連結される第７抵抗をさらに含みうる。
【発明の効果】
【００２３】
本発明は、次のような効果を達成する。
第一に、本発明による電圧レベル変換回路を利用すれば、従来のアナログスイッチまたはＯＰ−ＡＭＰを備える電圧レベル変換回路に比べてさらに大振幅の電圧スイング出力が得られる。
【００２４】
第二に、バイポーラトランジスタを非飽和領域で駆動させるスイッチング速度向上素子を含む場合、本発明による電圧レベル変換回路から出力される電圧スイングの立ち上がり及び立ち下がり速度が速くなりうる。
【００２５】
第三に、本発明による電圧レベル変換回路は、低コストの素子を利用して簡単に構成されるため、コストが容易に低減する。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照して本発明の実施形態について詳細に説明する。
図３は、本発明の一実施形態による電圧レベル変換回路の構造を示す回路図である。
図３を参照すれば、電圧レベル変換回路は、第１電源端子３１、第２電源端子３２、第３電源端子３３、第４電源端子３４、入力端子３５、出力端子３６、第１ないし第４スイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、及び第１ないし第７抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７を備える。
【００２７】
第１電源端子３１には、第１電位が印加され、第２電源端子３２には、第１電位より低い第２電位が印加される。
入力端子３５には、第１電位のハイレベル入力信号または第２電位のローレベル入力信号が印加される。
【００２８】
望ましくは、入力端子３５にＴＴＬレベル（０〜５Ｖ）の低電圧が印加されうる。例えば、第１電位は５Ｖであり、第２電位はグラウンド電位でありうるが、第１及び第２電位は、特定値に限定されないということは当業者に自明であろう。
【００２９】
第３電源端子３３には、第１電位より高い第３電位＋ＶＣＣが印加され、第４電源端子３４には、第２電位より低い第４電位−ＶＥＥが印加される。
【００３０】
出力端子３６には、第３電位＋ＶＣＣの増幅されたハイレベル出力信号または第４電位−ＶＥＥの増幅されたローレベル出力信号が出力される。
【００３１】
汎用トランジスタを使用する場合、第３電位＋ＶＣＣは５０Ｖまでであり、高耐圧トランジスタを使用する場合、５０Ｖ以上の高電圧スイングを出力しうる。
【００３２】
第１スイッチングトランジスタＱ１は、ｐｎｐバイポーラトランジスタである。第１スイッチングトランジスタＱ１は、第１電源端子３１にエミッタが連結され、入力端子３５にベースが連結され、第４スイッチングトランジスタＱ４のベースにコレクタが連結される。入力端子３５にハイレベルの第１電位、例えば、５Ｖが印加される場合、第１スイッチングトランジスタＱ１はターンオフされ、入力端子３５にローレベルの第２電位、例えば、０Ｖが印加される場合、第１スイッチングトランジスタＱ１はターンオンされる。
【００３３】
第１抵抗Ｒ１は、第１電源端子３１及び第１スイッチングトランジスタＱ１のエミッタに連結される。第１抵抗Ｒ１は、第１スイッチングトランジスタＱ１のエミッタ電流とコレクタ電流とを制限する。
【００３４】
第２スイッチングトランジスタＱ２は、ｎｐｎバイポーラトランジスタである。第２スイッチングトランジスタＱ２は、第２電源端子３２にエミッタが連結され、入力端子３５にベースが連結され、第３スイッチングトランジスタＱ３のベースにコレクタが連結される。入力端子３５にハイレベルの第１電位、例えば、５Ｖが印加される場合、第２スイッチングトランジスタＱ２はターンオンされ、入力端子３５にローレベルの第２電位、例えば、０Ｖが印加される場合、第２スイッチングトランジスタＱ２はターンオフされる。
【００３５】
第２抵抗Ｒ２は、第２電源端子３２及び第２スイッチングトランジスタＱ２のエミッタに連結される。第２抵抗Ｒ２は、第２スイッチングトランジスタＱ２のエミッタ電流とコレクタ電流とを制限する。
【００３６】
第７抵抗Ｒ７は、一端がグラウンド電位に連結され、他端が入力端子３５、第１スイッチングトランジスタＱ１のベース及び第２スイッチングトランジスタＱ２のベースに連結される。第７抵抗Ｒ７は、入力端子３５がオープンされた場合、０Ｖを印加させる。
【００３７】
第３スイッチングトランジスタＱ３は、ｐｎｐバイポーラトランジスタである。第３スイッチングトランジスタＱ３は、第３電源端子３３にエミッタが連結され、出力端子３６にコレクタが連結され、第２スイッチングトランジスタＱ２のコレクタにベースが連結される。第２スイッチングトランジスタＱ２がターンオンされる場合、第３スイッチングトランジスタＱ３もターンオンされる。
【００３８】
第３抵抗Ｒ３は、第３電源端子３３及び第３スイッチングトランジスタＱ３のエミッタに連結される。第３抵抗Ｒ３は、第３スイッチングトランジスタＱ３のエミッタ電流とコレクタ電流とを制限する。
【００３９】
第５抵抗Ｒ５の一端は、第３電源端子３３に連結され、他端は、第３スイッチングトランジスタＱ３のベース及び第２スイッチングトランジスタＱ２のコレクタに連結される。第５抵抗Ｒ５は、第３スイッチングトランジスタＱ３のベース及び第２スイッチングトランジスタＱ２のコレクタに一定の電位を提供する。もし、第２スイッチングトランジスタＱ２がターンオンされた場合、第３電位ＶＣＣから第５抵抗Ｒ５による電圧降下値を減算した電位が第３スイッチングトランジスタＱ３のベース及び第２スイッチングトランジスタＱ２のコレクタに提供され、それにより、第３スイッチングトランジスタＱ３もターンオンされる。第３スイッチングトランジスタＱ３をターンオンさせるために、第５抵抗Ｒ５は、第３抵抗Ｒ３より大きいことが望ましい。
【００４０】
第４スイッチングトランジスタＱ４は、ｎｐｎバイポーラトランジスタである。第４スイッチングトランジスタＱ４は、第４電源端子３４にエミッタが連結され、出力端子３６にコレクタが連結され、第１スイッチングトランジスタＱ１のコレクタにベースが連結される。第１スイッチングトランジスタＱ１がターンオンされる場合、第４スイッチングトランジスタＱ４もターンオンされる。
【００４１】
第４抵抗Ｒ４は、第４電源端子３４及び第４スイッチングトランジスタＱ４のエミッタに連結される。第４抵抗Ｒ４は、第４スイッチングトランジスタＱ４のエミッタ電流とコレクタ電流とを制限する。
【００４２】
第６抵抗Ｒ６の一端は、第４電源端子３４に連結され、他端は、第４スイッチングトランジスタＱ４のベース及び第１スイッチングトランジスタＱ１のコレクタに連結される。第６抵抗Ｒ６は、第４スイッチングトランジスタＱ４のベース及び第１スイッチングトランジスタＱ１のコレクタに一定の電位を提供する。もし、第１スイッチングトランジスタＱ１がターンオンされた場合、第４電位ＶＥＥから第６抵抗Ｒ６による電圧上昇値を加算した電位が第４スイッチングトランジスタＱ４のベース及び第１スイッチングトランジスタＱ１のコレクタに提供され、それにより、第４スイッチングトランジスタＱ４もターンオンされる。第４スイッチングトランジスタＱ４をターンオンさせるために、第６抵抗Ｒ６は、第４抵抗Ｒ４より大きいことが望ましい。
【００４３】
以下、図３を参照して本発明の一実施形態による電圧レベル変換回路の全体的な動作を説明する。
入力端子３５には、ＴＴＬレベル（０〜５Ｖ）の低電圧が印加されうる。すなわち、第１電位、例えば、５Ｖのハイレベル入力信号または第２電位、例えば、０Ｖのローレベル入力信号が印加される。
【００４４】
入力端子３５にロー信号が入力される場合、第１スイッチングトランジスタＱ１はターンオンされ、第２スイッチングトランジスタＱ２はターンオフされる。前記第１スイッチングトランジスタＱ１のターンオンによって、第１スイッチングトランジスタＱ１のコレクタ及び第４スイッチングトランジスタＱ４のベースに一定の電圧が印加される。それにより、第４スイッチングトランジスタＱ４がターンオンされ、出力端子３６には、第４電位、すなわち−ＶＥＥ電圧が出力される。
【００４５】
入力端子３５にハイ信号が入力される場合、第１スイッチングトランジスタＱ１はターンオフされ、第２スイッチングトランジスタＱ２はターンオンされる。前記第２スイッチングトランジスタＱ２のターンオンによって、第２スイッチングトランジスタＱ２のコレクタ及び第３スイッチングトランジスタＱ３のベースに一定の電圧が印加される。それにより、第３スイッチングトランジスタＱ３がターンオンされ、出力端子３６には、第３電位、すなわち＋ＶＣＣ電圧が出力される。
【００４６】
出力電圧スイングは、汎用トランジスタを使用する場合、５０Ｖの比較的高い電圧まで可能であり、高耐圧トランジスタを使用する場合、５０Ｖ以上の非常に高い電圧まで可能であり、高電圧スイングを必要とする用途でも使われうる。
【００４７】
出力電圧レベルは、第３電位＋ＶＣＣ及び第４電位−ＶＥＥでスイングし、第３電位＋ＶＣＣ及び第４電位−ＶＥＥ値を可変することによって、出力電圧のスイングも可変できる。
【００４８】
図４は、本発明の他の実施形態による電圧レベル変換回路の構造を示す回路図である。
以下、図４を参照して、本発明の他の実施形態による電圧レベル変換回路について、図３に示された電圧レベル変換回路と異なる事項を中心に説明する。
【００４９】
図４に示された電圧レベル変換回路は、第１ないし第４ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４をさらに含むという点で、図３に示された電圧レベル変換回路と異なる。
【００５０】
第１ダイオードＤ１は、第２バイポーラトランジスタＱ２のコレクタに陰極が連結され、第３バイポーラトランジスタＱ３のベースに陽極が連結され、第２ダイオードＤ２は、第２バイポーラトランジスタＱ２のコレクタに陰極が連結され、第３バイポーラトランジスタＱ３のコレクタに陽極が連結される。
【００５１】
第３ダイオードＤ３は、第１バイポーラトランジスタＱ１のコレクタに陽極が連結され、第４バイポーラトランジスタＱ４のコレクタに陰極が連結され、第４ダイオードＤ４は、第１バイポーラトランジスタＱ１のコレクタに陽極が連結され、第４バイポーラトランジスタＱ４のベースに陰極が連結される。
【００５２】
図４のように、第１ないし第４ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を連結する場合、第３バイポーラトランジスタＱ３及び第４バイポーラトランジスタＱ４のスイッチング速度を顕著に向上させうるという長所を有する。
【００５３】
第３バイポーラトランジスタＱ３のエミッタ・ベース間の電圧が飽和領域に入る前に、第２ダイオードＤ２がスイッチングオンされ、第３バイポーラトランジスタＱ３のベース電流をコレクタにバイパスすることによって、第３バイポーラトランジスタＱ３が飽和領域で動作することを防止し、それにより、第３バイポーラトランジスタＱ３のスイッチング速度を向上させる。
【００５４】
同様に、第４バイポーラトランジスタＱ４のベース・エミッタ間の電圧が飽和領域に入る前に、第３ダイオードＤ３がスイッチングオンされ、第４バイポーラトランジスタＱ４のベース電流をコレクタにバイパスすることによって、第４バイポーラトランジスタＱ４が飽和領域で動作することを防止し、それにより、第４バイポーラトランジスタＱ４のスイッチング速度を向上させる。
【００５５】
図５は、本発明のさらに他の実施形態による電圧レベル変換回路の構造を示す回路図である。
以下、図５を参照して本発明のさらに他の実施形態による電圧レベル変換回路について、図３に示された電圧レベル変換回路と異なる事項を中心に説明する。
【００５６】
図５に示された電圧レベル変換回路は、第５抵抗Ｒ５及び第６抵抗Ｒ６を含まず、その代りに第１ショットキーダイオードＳＤ１及び第２ショットキーダイオードＳＤ２を含む点で、３に示された電圧レベル変換回路と異なる。
【００５７】
第１ショットキーダイオードＳＤ１は、第３バイポーラトランジスタＱ３のベースに陽極が連結され、第３バイポーラトランジスタＱ３のコレクタに陰極が連結される。
第２ショットキーダイオードＳＤ２は、第４バイポーラトランジスタＱ４のベースに陰極が連結され、第４バイポーラトランジスタＱ４のコレクタに陽極が連結される。
【００５８】
図５のように、第１ショットキーダイオードＳＤ１と第２ショットキーダイオードＳＤ２とを連結する場合、図４に示された第１ないし第４ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を連結する場合と同様に、第３バイポーラトランジスタＱ３及び第４バイポーラトランジスタＱ４のスイッチング速度を向上させうる。
【００５９】
第３バイポーラトランジスタＱ３のエミッタ・ベース間の電圧が飽和領域になる前に、第１ショットキーダイオードＳＤ１がスイッチングオンされ、第３バイポーラトランジスタＱ３のベース電流をコレクタにバイパスすることによって、第３バイポーラトランジスタＱ３が飽和領域で動作することを防止し、それにより、第３バイポーラトランジスタＱ３のスイッチング速度を向上させる。
【００６０】
同様に、第４バイポーラトランジスタＱ４のベース・エミッタ間の電圧が飽和領域に入る前に、第２ショットキーダイオードＳＤ２がスイッチングオンされ、第４バイポーラトランジスタＱ４のベース電流をコレクタにバイパスすることによって、第４バイポーラトランジスタＱ４が飽和領域で動作することを防止し、それにより、第４バイポーラトランジスタＱ４のスイッチング速度を向上させる。
【００６１】
図４のように第１ないし第４ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を連結する場合、及び図５のように第１ショットキーダイオードＳＤ１及び第２ショットキーダイオードＳＤ２を連結する場合、出力信号の立ち上がり及び立ち下がり時間を１００ｎｓ程度まで短縮でき、したがって、図４及び図５に示された本発明による電圧レベル変換回路は、高速スイッチング動作が可能である。
【００６２】
図６は、本発明のさらに他の実施形態による電圧レベル変換回路の構造を示す回路図である。
以下、図６を参照して本発明のさらに他の実施形態による電圧レベル変換回路について、図３に示された電圧レベル変換回路と異なる事項を中心に説明する。
【００６３】
図６に示された電圧レベル変換回路は、第１ないし第４スイッチングトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４がＭＯＳトランジスタであるという点で、図３のバイポーラトランジスタを備える電圧レベル変換回路と異なる。
【００６４】
第１スイッチングトランジスタＭ１は、ＰＭＯＳトランジスタである。第１スイッチングトランジスタＭ１は、第１電源端子３１に第１端が連結され、入力端子３５にゲートが連結され、第４スイッチングトランジスタＭ４のゲートに第２端子が連結される。
【００６５】
第２スイッチングトランジスタＭ２は、ＮＭＯＳトランジスタである。第２スイッチングトランジスタＭ２は、第２電源端子３２に第１端が連結され、入力端子３５にゲートが連結され、第３スイッチングトランジスタＭ３のゲートに第２端子が連結される。
【００６６】
第３スイッチングトランジスタＭ３は、ＰＭＯＳトランジスタである。第３スイッチングトランジスタＭ３は、第３電源端子３３に第１端が連結され、出力端子３６に第２端子が連結され、第２スイッチングトランジスタＭ２の第２端子にゲートが連結される。
【００６７】
第４スイッチングトランジスタＭ４は、ＮＭＯＳトランジスタである。第４スイッチングトランジスタＭ４は、第４電源端子３４に第１端が連結され、出力端子３６に第２端子が連結され、第１スイッチングトランジスタＭ１の第２端子にゲートが連結される。
【００６８】
第１ないし第４スイッチングトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４それぞれの第１端及び第２端はソース及びドレインでありうるが、特別に限定されるものではない。
【００６９】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。  
【産業上の利用可能性】
【００７０】
本発明は、ディスプレイパネルの電圧レベル変換関連の技術分野に適用可能である。
【図面の簡単な説明】
【００７１】
【図１】アナログスイッチを備える従来の電圧レベル変換回路を示す回路図である。
【図２】ＯＰ−ＡＭＰを備える従来の電圧レベル変換回路を示す回路図である。
【図３】本発明の一実施形態による電圧レベル変換回路の構造を示す回路図である。
【図４】本発明の他の実施形態による電圧レベル変換回路の構造を示す回路図である。
【図５】本発明のさらに他の実施形態による電圧レベル変換回路の構造を示す回路図である。
【図６】本発明のさらに他の実施形態による電圧レベル変換回路の構造を示す回路図である。
【符号の説明】
【００７２】
３１    第１電源端子
３２    第２電源端子
３３    第３電源端子
３４    第４電源端子
３５    入力端子
３６    出力端子
Ｑ１、Ｑ３    ｐｎｐバイポーラトランジスタ
Ｑ２、Ｑ４    ｎｐｎバイポーラトランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７    抵抗
Ｄ１、Ｄ２、Ｄ３、Ｄ４    ダイオード
Ｍ１、Ｍ３    ＰＭＯＳトランジスタ
Ｍ２、Ｍ４    ＮＭＯＳトランジスタ
ＳＤ１、ＳＤ２    ショットキーダイオード
【図１】
2008079276.tif 000003
【図２】
2008079276.tif 000004
【図３】
2008079276.tif 000005
【図４】
2008079276.tif 000006
【図５】
2008079276.tif 000007
【図６】
2008079276.tif 000008