(57)【要約】【課題】半導体チップの厚さを薄くした場合でも、信頼性の高い半導体装置を与える、薄厚化した半導体ウェーハ研削面の不純物除去方法を提供する。【解決手段】半導体ウェーハ１の裏面を研削した後、その研削面の不純物をサンドブラスト処理により除去する。このサンドブラスト処理時に使用するサンド粒子は、銅またはニッケルを含まないサンド粒子であり、含有される銅またはニッケル濃度が、１０１４ａｔｏｍｓ・ｃｍ−３以下であることが望ましい。サンドブラスト処理後、薄厚化された半導体ウェーハ１の研削面に圧縮空気を噴きつけ、その研削面の異物や余分なサンド粒子等を除去する。その後、薄厚化された半導体ウェーハ１をダイシングすることで半導体チップを得る。【選択図】図２
2008085016.tif 000002
【特許請求の範囲】
【請求項１】
研削により半導体ウェーハを薄厚化する際、研削面に付着している不純物を、サンドブラストにて除去することを特徴とする半導体ウェーハ研削面の不純物除去方法。
【請求項２】
請求項１記載の半導体ウェーハ研削面の不純物除去方法において、前記サンドブラストのサンド粒子の構成材料に、銅またはニッケルを含まないことを特徴とする半導体ウェーハ研削面の不純物除去方法。
【請求項３】
請求項１記載の半導体ウェーハ研削面の不純物除去方法において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の除去レートが０．２〜２０ｎｍ／ｍｉｎの範囲であることを特徴とする半導体ウェーハ研削面の不純物除去方法。
【請求項４】
請求項１記載の半導体ウェーハ研削面の不純物除去方法において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の厚さが、研削面の不純物深さの３倍以上であることを特徴とする半導体ウェーハ研削面の不純物除去方法。
【請求項５】
請求項１記載の半導体ウェーハ研削面の不純物除去方法において、前記半導体ウェーハの研削面の不純物除去と、圧縮空気による研削面に残留したサンド粒子の除去とを複数回繰り返すことを特徴とする半導体ウェーハ研削面の不純物除去方法。
【請求項６】
半導体ウェーハを載置する載置台と、
前記半導体ウェーハを研削により薄厚化する際に、研削面に付着している不純物を除去するサンド粒子を前記半導体ウェーハの研削面に供給するサンド噴射ノズルと、
前記載置台または前記サンド噴射ノズルのいずれか一方を回転または移動する手段とを有することを特徴とする半導体ウェーハ研削面の不純物除去装置。
【請求項７】
請求項６記載の半導体ウェーハ研削面の不純物除去装置において、前記サンド粒子の構成材料に、銅またはニッケルを含まないことを特徴とする半導体ウェーハ研削面の不純物除去装置。
【請求項８】
請求項６記載の半導体ウェーハ研削面の不純物除去装置において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の除去レートが０．２〜２０ｎｍ／ｍｉｎの範囲であることを特徴とする半導体ウェーハ研削面の不純物除去装置。
【請求項９】
請求項６記載の半導体ウェーハ研削面の不純物除去装置において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の厚さが、研削面の不純物深さの３倍以上であることを特徴とする半導体ウェーハ研削面の不純物除去装置。
【請求項１０】
請求項６記載の半導体ウェーハ研削面の不純物除去装置において、前記半導体ウェーハの研削面の不純物除去と、圧縮空気による研削面に残留したサンド粒子の除去とを複数回繰り返すことを特徴とする半導体ウェーハ研削面の不純物除去装置。
【請求項１１】
（ａ）半導体ウェーハの裏面を研削する工程と、
（ｂ）前記半導体ウェーハの研削面の不純物をサンドブラストにより除去する工程とを有し、
前記（ｂ）工程後の半導体ウェーハの厚さは、５〜２００μｍの範囲にあることを特徴とする半導体ウェーハの製造方法。
【請求項１２】
請求項１１記載の半導体ウェーハの製造方法において、前記サンドブラストのサンド粒子の構成材料に、銅またはニッケルを含まないことを特徴とする半導体ウェーハの製造方法。
【請求項１３】
請求項１１記載の半導体ウェーハの製造方法において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の除去レートが０．２〜２０ｎｍ／ｍｉｎの範囲であることを特徴とする半導体ウェーハの製造方法。
【請求項１４】
請求項１１記載の半導体ウェーハの製造方法において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の厚さが、研削面の不純物深さの３倍以上であることを特徴とする半導体ウェーハの製造方法。
【請求項１５】
請求項１１記載の半導体ウェーハの製造方法において、前記（ｂ）工程は、前記半導体ウェーハの研削面の不純物除去と、圧縮空気による研削面に残留したサンド粒子の除去とを複数回繰り返す工程を有することを特徴とする半導体ウェーハの製造方法。
【請求項１６】
（ａ）半導体ウェーハの裏面を研削する工程と、
（ｂ）前記半導体ウェーハの研削面の不純物をサンドブラストにより除去する工程と、
（ｃ）前記（ｂ）工程後の半導体ウェーハをダイシングすることで半導体チップを得る工程とを有することを特徴とする半導体チップの製造方法。
【請求項１７】
請求項１６記載の半導体チップの製造方法において、前記サンドブラストのサンド粒子の構成材料に、銅またはニッケルを含まないことを特徴とする半導体チップの製造方法。
【請求項１８】
請求項１６記載の半導体チップの製造方法において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の除去レートが０．２〜２０ｎｍ／ｍｉｎの範囲であることを特徴とする半導体チップの製造方法。
【請求項１９】
請求項１６記載の半導体チップの製造方法において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の厚さが、研削面の不純物深さの３倍以上であることを特徴とする半導体チップの製造方法。
【請求項２０】
請求項１６記載の半導体チップの製造方法において、前記（ｂ）工程は、前記半導体ウェーハの研削面の不純物除去と、圧縮空気による研削面に残留したサンド粒子の除去とを複数回繰り返す工程を有することを特徴とする半導体チップの製造方法。
【請求項２１】
（ａ）半導体ウェーハの裏面を研削する工程と、
（ｂ）前記半導体ウェーハの研削面の不純物をサンドブラストにより除去する工程と、
（ｃ）前記（ｂ）工程後の半導体ウェーハをダイシングする工程とを有することにより得られた半導体チップを備えたことを特徴とする半導体装置。
【請求項２２】
請求項２１記載の半導体装置において、前記サンドブラストのサンド粒子の構成材料に、銅またはニッケルを含まないことを特徴とする半導体装置。
【請求項２３】
請求項２１記載の半導体装置において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の除去レートが０．２〜２０ｎｍ／ｍｉｎの範囲であることを特徴とする半導体装置。
【請求項２４】
請求項２１記載の半導体装置において、前記半導体ウェーハの研削面の不純物除去により除去される不純物層の厚さが、研削面の不純物深さの３倍以上であることを特徴とする半導体装置。
【請求項２５】
請求項２１記載の半導体装置において、前記（ｂ）工程は、前記半導体ウェーハの研削面の不純物除去と、圧縮空気による研削面に残留したサンド粒子の除去とを複数回繰り返す工程を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性の高い薄型半導体ウェーハを得るため、研削等により半導体ウェーハを薄厚化した後に、サンドブラストを用いて研削面の不純物を除去した半導体チップの製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の小型化、軽量化に伴い、半導体装置の形状はより小さく薄いものが求められている。この様な半導体装置の形状変化に伴い、上記半導体装置に搭載される半導体チップよりも薄いものが要求されてきている。
【０００３】
通常、半導体チップは半導体ウェーハより得られるため、半導体チップを薄くするには半導体ウェーハ自体を薄くする必要がある。しかし、最初から薄い半導体ウェーハを用いて半導体チップを製造した場合、半導体ウェーハ自体が破損する恐れが非常に高くなる。この様な半導体チップ製造中の半導体ウェーハの破損を低減するため、半導体ウェーハ表面に半導体チップの基本構造を形成した後に、半導体ウェーハを薄厚化することが一般的である。
【０００４】
実際には，半導体ウェーハの表面部には半導体チップの基本構造が多数形成されているため、半導体チップの基本構造が形成されていない半導体ウェーハの裏面部を均一に研削し薄厚化することが必要である。
【０００５】
一般的な半導体ウェーハの研削工程は、荒削り工程と仕上げ削り工程に分けて行われる。荒削りは、粒度が＃３００〜＃５００の範囲の砥石を使用して目標削り厚さに２０〜４０μｍ足した厚さまで削られる。仕上げ削りは、粒度が＃２０００〜＃８０００の範囲の砥石を使用して目標削り厚さまで削られる。しかし、この方法で半導体ウェーハの厚さを１００μｍ以下に研削すると、研削面に導入されたダメージ層（結晶歪層）により半導体ウェーハの抗折強度が大きく低下する。
【０００６】
上記研削により抗折強度が低下した状態で、薄厚化した半導体チップを半導体装置に組込む場合、組込み工程中に半導体チップの破損が発生する。このため、半導体ウェーハの厚さを１００μｍよりも薄くする場合は，一般的に上記研削により導入された研削面のダメージ層をドライポリッシュ、ＣＭＧ（Chemical Mechanical Grinding）、ウェットエッチング等により除去し、半導体ウェーハの抗折強度の低下を抑制している。
【特許文献１】特開平５−２９３２３号公報
【特許文献２】特開平５−８２５２５号公報
【特許文献３】特開平１１−５４５１９号公報
【特許文献４】特開２００４−２００７１０号公報
【特許文献５】特開２０００−１２４１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のダメージ層を除去した半導体チップを搭載した薄型半導体装置は動作不良が生じやすいと言う問題があった。
【０００８】
そこで、本発明者が前記動作不良を低減するために鋭意検討した結果、動作不良の主な原因は、研削面に付着している、或いは、研削層内部に存在する特定の不純物が、半導体チップを半導体装置に組み込む過程で半導体チップの動作領域に拡散し、動作不良を引き起こすためであり、研削面の不純物除去を行った後に、半導体チップを半導体装置に組み込むと、半導体装置の動作不良が低減されることを見出した。
【０００９】
一般的にウェットエッチングにより研削面および研削面内部の不純物を除去するには、フッ酸と硝酸を含む混合液、あるいは、アルカリ性の水溶液等が用いられる。
【００１０】
しかしながら、通常の半導体ウェーハ研削装置は、フッ酸や硝酸等の酸性およびアルカリ性水溶液に耐え得る構造になっていない。たとえ耐えられる構造であったとしても、フッ酸や硝酸、アルカリ性水溶液を処理するための高額な設備が新たに必要になると言う問題があった。また、ＣＭＧを用いた場合は、ランニングコストが上がるだけでなく、ウェットエッチングと同様に廃液処理設備も新たに必要であった。
【００１１】
一方，薄厚化した半導体ウェーハを別の装置に移動させて研削面の不純物を除去する場合、１００μｍ以下に薄厚化した半導体ウェーハは、半導体ウェーハ自身が自重を支えることができない。このため、ハンドリングや移載が非常に困難であり、専用のハンドリング装置や移載装置が必要とされるだけでなく、ハンドリングや移載中に半導体ウェーハが破損する恐れが高くなるという問題があった。このような傾向は半導体ウェーハが大口径化するほど顕著になる。
【００１２】
また、上記課題を解決するために鋭意検討した結果，半導体ウェーハを薄厚化する際に半導体ウェーハの研削面に付着する不純物および研削面内部に残留する不純物を、サンドブラストを用いて除去すると半導体チップの動作不良が生じ難いことを見出し、本発明を完成するに至った。
【００１３】
従来、サンドブラストを用いて半導体ウェーハを処理する目的は、自重保持可能な厚みをもつ半導体ウェーハの裏面に、サンド処理により結晶ダメージ層を故意に形成し、その後、半導体ウェーハに熱処理を加えることで、半導体ウェーハ内部に存在する金属汚染を上記結晶ダメージ層にゲッタリングさせる目的で利用されてきた（例えば特開平５−２９３２３号公報（特許文献１）、特開平５−８２５２５号公報（特許文献２）、特開平１１−５４５１９号公報（特許文献３）または特開２００４−２００７１０号公報（特許文献４）等）。これらは、半導体ウェーハの裏面に故意に結晶ダメージを与えるもので、自重保持できない非常に薄い半導体ウェーハにそのまま適用した場合は、半導体ウェーハの抗折強度の低下を招くだけでなく、サンドブラスト処理を行っただけで半導体ウェーハが破損してしまう可能性がある。
【００１４】
半導体ウェーハにゲッタリング層を形成するための一般的なサンドブラスト処理は、サンド粒子径が１０μｍよりも大きいサンドを使用し、また、塵埃抑制およびサンド粒子の再利用等の関係から、一般的に湿式のブラスト処理が用いられることが多い。
【００１５】
例えば特開２０００−１２４１７０号公報（特許文献５）に示されるように、サンド粒子径が１〜８μｍと小さく、キレートを添加させるとの公知例もあるが、湿式のサンドブラスト処理の場合、微細な粒子は液体中で凝集し大きな粒子となるため、結果的に半導体ウェーハにダメージを与えてしまい、薄厚化した半導体ウェーハの研削面を、数１０ｎｍレベルで均一に除去することはできない。
【００１６】
そこで、本発明は、このような問題点を鑑みてなされたものであり、自重保持できないほど薄厚化した半導体ウェーハの研削面であっても、研削面にダメージを与えることなく、数ｎｍ〜数１００ｎｍレベルで研削面を除去可能なサンドブラスト処理方法を提供することを目的とする。
【００１７】
また、本発明の他の目的は、半導体ウェーハの厚さを１００μｍ以下に薄くした場合でも、信頼性の高い半導体装置を与えることのできる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２０】
［１］本発明は、研削により半導体ウェーハを薄厚化する際、研削面に付着している不純物を、サンドブラストにて除去するものである。
【００２１】
［２］また、本発明は、前記［１］記載の不純物は、銅またはニッケルであり，これらを含まない材料で構成されたサンド粒子を使用した不純物除去方法で除去されるものである。
【００２２】
［３］また、本発明は、前記［１］記載の半導体ウェーハ研削面の不純物除去により除去される不純物層の除去レートが０．２〜２０ｎｍ／ｍｉｎの範囲で、かつ研削面内部の不純物深さの３倍以上の研削層を除去するものである。
【００２３】
［４］また、本発明は、前記［１］記載において、前記半導体ウェーハ研削面の不純物除去と、研削面に付着または残留したサンド粒子を圧縮空気により除去することとを複数回繰り返すものである。
【００２４】
［５］また、本発明は、前記［１］〜［４］のいずれか１項に記載の不純物除去方法で使用するサンドブラストの噴射ノズルと、前記半導体ウェーハとの少なくとも一方を移動または回転させる手段を備えた半導体ウェーハ研削面の不純物を除去する装置とするものである。
【００２５】
［６］また、本発明は、前記［５］記載の半導体ウェーハ研削面の不純物除去装置により、前記半導体ウェーハ研削面の不純物を除去する工程を含み、厚さ５〜２００μｍの範囲である半導体ウェーハの製造方法とするものである。
【００２６】
［７］また、本発明は、前記［６］記載の製造方法により得られた半導体ウェーハをダイシングする工程を含む半導体チップの製造方法とするものである。
【００２７】
［８］また、本発明は、前記［７］記載の製造方法により得られた半導体チップを備えた半導体装置とするものである。
【発明の効果】
【００２８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２９】
すなわち、半導体チップを薄厚化した場合であっても信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３０】
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３１】
初めに本発明の半導体チップの動作不良を生じさせないサンド粒子について説明する。本発明で使用するサンド粒子は，銅（Ｃｕ）またはニッケル（Ｎｉ）を含まないサンド粒子で、サンド粒子の構成材料に含まれる銅またはニッケル濃度が１０１４ａｔｏｍｓ・ｃｍ−３以下であることが望ましい。前記粒子としては、例えば、珪素（Ｓｉ）、酸化珪素、窒化珪素、アルミナ、炭化珪素、タングステン（Ｗ）、モリブデン（Ｍｏ）等の微粒子などが挙げられる。前記微粒子は一種もしくは二種以上であっても良い。
【００３２】
前記珪素、酸化珪素、または、窒化珪素は、天然品であっても合成品であっても良く、好ましくは１０１４ａｔｏｍｓ・ｃｍ−３以上のホウ素（Ｂ）またはリン（Ｐ）が含まれているのが良い。前記合成品を得る方法として特に限定はなく、前記合成品は高温高圧により得られるものやＣＶＤ法等の公知の方法により得られたものを使用することができる。
【００３３】
また，前記のアルミナ、炭化珪素、Ｗ、Ｍｏ等の粒子についてもいかなる方法により得られたものであっても使用することができるが、これらのものは市販品として入手可能である。
【００３４】
図１に、本発明装置を用いた時の、Ｓｉ除去レートおよび相対抗折強度とサンド粒子径の関係を示す。図１は、サンド粒子径が大きくなるにつれ、Ｓｉ除去レートが増加するが、逆にブラスト処理無しに対する相対巧拙強度が低下することを示す。Ｓｉ除去レートと相対抗折強度の関係から、本発明に使用するサンドの粒子径は０．１〜３０μｍの範囲であることが判り、実用的な観点から０．５〜８μｍの範囲が望ましい。
【００３５】
また、前記粒子の形状に特に制限はない。たとえば、球状等の規則性のある形状であっても良いし、不規則な形状であっても良い。また、前記粒子径が全て一次粒子である必要はなく、二次粒子、即ち凝集体であっても良い。
【００３６】
これらのサンド粒子を半導体ウェーハの研削面に噴射することで、研削面の不純物を除去することができ、この半導体ウェーハにより得られた薄型半導体チップを搭載した半導体装置は高い信頼性を示す。
【００３７】
次に本発明の半導体ウェーハ研削面の不純物除去装置について説明する。
【００３８】
本発明の半導体ウェーハ研削面の不純物除去装置について、図２を用いて詳細に説明する。なお、図２は研削により薄厚化した半導体ウェーハ１、それを固定する台座２、および、薄厚化した半導体ウェーハ１とそれを固定する台座２を回転させることができる回転盤３を備え、本発明のサンド粒子を噴射することができるサンドブラストノズル４、圧縮空気噴射ノズル５、および、サンドブラストノズル４と圧縮空気噴射ノズル５を回転盤３上で移動させることができるスイングアーム６を備えた半導体ウェーハ研削面の不純物除去装置の主要断面図を例示したものである。
【００３９】
まず、本発明の半導体ウェーハ研削面の不純物除去装置は、本発明のサンド粒子を噴射できることが必要である。
【００４０】
ここで、前記サンド粒子の具体例としては、例えば、珪素、酸化珪素、アルミナ等が挙げられる。
【００４１】
前記サンド粒子材料に含まれる、銅またはニッケル濃度が１０１４ａｔｏｍｓ・ｃｍ−３以下であることが必要であるが、その粒子形状は特に限定はなく、球状等の規則性のある形状であっても良いし、不規則な形状であっても良い。
【００４２】
また，本発明の半導体ウェーハ研削面の不純物除去装置は、前記回転盤３と前記スイングアーム６の少なくとも一方を回転または移動させる手段を備える必要がある。なお、回転盤３が回転しつつ、スイングアーム６が同時に移動する場合は、回転盤３の回転方向およびスイングアーム６の移動方向に特に規定はない。
【００４３】
図３は、本発明のサンド粒子を噴射可能な半導体ウェーハ研削面の不純物除去装置を用いて、半導体ウェーハ研削面の不純物を除去する工程を例示した模式図である。
【００４４】
前記半導体ウェーハ研削面の不純物除去装置により、前記薄厚化した半導体ウェーハ１の研削面の不純物層７を除去する工程を含む半導体製造方法について説明する。
【００４５】
図３に例示する不純物除去装置の回転盤３の直径は通常１００〜５００ｍｍの範囲であり、好ましくは２００〜４５０ｍｍの範囲である。
【００４６】
前記不純物除去装置を用いて、薄厚化した半導体ウェーハ１の研削面の不純物層７を除去する際の回転盤３の回転速度は通常５０〜８０００ｒｐｍ（回転数／分）の範囲であり、好ましくは１００〜３０００ｒｐｍの範囲である。また、回転盤３の回転方向、加減速度、および、回転速度は任意の時間で変化させることができる。
【００４７】
スイングアーム６の移動速度は通常１０〜５０００ｍｍ／ｍｉｎの範囲で、好ましくは１００〜２０００ｍｍ／ｍｉｎの範囲であり、回転盤３の中心から円周に向かって、あるいは、回転盤３の円周から中心に向かって移動速度を任意の時間で変化させることができる。
【００４８】
回転盤３の回転数が一定の場合、スイングアーム６が回転盤３の中心から円周に向かって進む際はスイングアーム６の移動速度を徐々に遅くし、逆に回転盤３の円周から中心に向かって進む際はスイングアーム６の移動速度を徐々に早める。
【００４９】
一方、スイングアームの移動速度が一定の場合、スイングアーム６が回転盤３の中心から円周に向かって進む際は回転盤３の回転数を徐々に高くし、逆に回転盤３の円周から中心に向かって進む際は回転盤３の回転数を徐々に低くする。
【００５０】
また，回転盤３の回転数とスイングアーム６の移動速度を同時に変化させることも可能である。
【００５１】
このように回転盤３の回転数とスイングアーム６の移動速度を適切に変化させることで、回転盤３上のどの面においても、単位面積当りに噴射されるサンド粒子の量を一定にすることができる。
【００５２】
図４に、Ｓｉ除去レートおよび相対抗折強度とサンド噴射圧力の関係を示す。図４は、サンド噴射圧力が大きくなるにつれＳｉ除去レートが増加するが、逆にブラスト処理無しに対する相対巧拙強度が低下することを示している。噴射圧が低いと不純物の除去レートが遅いが、不純物除去面に欠陥ができにくいため相対抗折強度は低下しない。逆に噴射圧が高いと不純物の除去レートが早いが、ばらつきも大きく、さらに、不純物除去した面に欠陥ができやすくなるため相対抗折強度が大きく低下する。上記Ｓｉ除去レートと相対抗折強度の関係から、本発明に使用するサンド噴射圧力は０．０１〜０．３ＭＰａの範囲であることが判り、実用的な観点から０．０３〜０．２ＭＰａの範囲が望ましい。
【００５３】
図５に、Ｓｉ除去レートと相対抗折強度の関係を示す。図５は、Ｓｉ除去レートが増加すると相対抗折強度が低下することを示している。半導体ウェーハの破損防止の観点から、相対抗折強度は最低でも５０％以上必要であり、その時のＳｉ除去レートはおよそ２０ｎｍ／ｍｉｎである。また、薄厚化した半導体ウェーハ研削面の不純物がウェーハ表面にのみ存在する場合（研削面内部に存在しない場合）、表面の不純物を除去するためには、最低でも研削面を１ｎｍ以上除去する必要がある。さらに、スループットの観点から、一枚の半導体ウェーハの処理時間は５分以下にする必要があることから、Ｓｉ除去レートは０．２ｎｍ／ｍｉｎ以上必要である。以上の結果から、本発明に使用するＳｉ除去レートは０．２〜２０ｎｍ／ｍｉｎの範囲であり、より望ましくは相対巧拙強度が７５％以上となるような１．０〜３．０ｎｍの範囲のＳｉ除去レートを使用する。
【００５４】
図６に、Ｓｉ除去レートとサンド噴射口（ノズル口）−半導体ウェーハ間距離の関係を示す。図６は、ノズル口−半導体ウェーハ間距離が近くなるにつれＳｉ除去レートが増加すること、および、噴射圧力に依存してＳｉ除去レートも変化することを示している。サンド噴射口−半導体ウェーハ間距離が遠いとＳｉ除去レートが遅いが、逆にサンド噴射口−ウェーハ間距離が近いとＳｉ除去レートが速くなる。しかし、図には示さないが、除去レートが速いと不純物除去した面に欠陥ができやすくなるため相対抗折強度が低下する。上記の結果から、本発明に使用するサンド噴射口−半導体ウェーハ間距離は１〜３０ｃｍの範囲であることが判り、実用的な観点から３〜１５ｃｍの範囲が望ましい。
【００５５】
図７に、Ｓｉ除去レートとサンド入射角度の関係を示す。図７は、サンド入射角度が９０°に近づくにつれＳｉ除去レートが増加し、０°に近づくにつれＳｉ除去レートが大きく減少することを示している。サンド入射角度が９０°よりも低くなると、サンドが研削面で弾き返されやすくなり、研削面に入射するサンド量が減少するのでＳｉ除去レートが減少する。上記の結果から、本発明におけるサンド入射角度は３０°〜９０°の範囲であることが判り、実用的な観点から６０°〜９０°の範囲が望ましい。
【００５６】
上記、図１、図４、図６、図７の結果から判るように、Ｓｉ除去レートは、サンド粒子径、サンド噴射圧力、ノズル口−半導体ウェーハ間距離、および、サンド入射角度を変えることで任意に変化させることが可能である。
【００５７】
図８に、研削面の金属汚染残存率と研削層の除去厚さの関係を示す。半導体ウェーハの研削方法を変えることで、研削層内部の金属汚染深さを変えた３種類の試料を用いた。研削層内部の金属汚染深さは、酸洗浄による研削層の除去と全反射蛍光Ｘ線分析（TXRF）の繰り返しにて測定した。図８は、研削層の除去厚さが厚くなるにつれ、研削面の金属汚染残存率が低下すること、さらに汚染除去前の研削層中の金属汚染深さが深いほど、研削面の金属汚染残存率が低下しにくいことが判る。
【００５８】
また、図８は、研削層中の金属汚染深さの約３倍以上研削層を除去すれば、金属汚染残存率は０．１％以下になることを示している。一般的なバックグラインディング（ＢＧ）およびドライポリッシュ（ＤＰ）で形成される不純物層の深さは深くても１００ｎｍ以下である。このため、上記、研削面の金属汚染残存率と研削層の除去厚さの関係から、本発明における研削層の除去厚さは３００ｎｍ以下である。
【００５９】
前記不純物除去後は、薄厚化した半導体ウェーハ１の研削面に残留している異物や余分なサンド粒子等を取り除くため、圧縮空気噴射ノズル５により、清浄な乾燥空気あるいは窒素などが噴出される。この乾燥空気または窒素等の流量は通常、１０〜１０００ｌ／ｍｉｎの範囲であり、好ましくは１００〜５００ｌ／ｍｉｎの範囲である。この時、圧縮空気噴射ノズル５から噴射される乾燥空気または窒素を、薄厚化した半導体ウェーハ１に対して斜めに入射させることで、効果的に研削面に残留している異物や余分なサンド粒子等取り除くことが可能である。
【００６０】
また、サンドブラストによる不純物除去と、圧縮空気噴射ノズル５による異物や余分なサンド粒子除去を複数回繰り返すことで、半導体ウェーハ１の研削面へ与えるダメージを抑制し、金属汚染除去効率を高めることが可能である。
【００６１】
このようにして得られた半導体ウェーハ１の厚みは、５〜２００μｍの範囲であり、好ましくは３０〜１００μｍの範囲であり、さらに理想的には５０〜７０μｍの範囲である。
【００６２】
半導体ウェーハ１の厚みが５〜２００μｍの範囲であれば、信頼性の高い半導体装置が得られる。
【００６３】
次に、半導体チップの製造方法および前記載半導体チップを供えた半導体装置について、一つの実施態様としてＳｉＰ（System In Package）の場合を例に採り、図９に例示したフローチャートに従って説明する。
【００６４】
まず、前記半導体ウェーハ１を薄厚化するため、半導体ウェーハ１の裏面の荒削りと仕上げ削りを行い、さらに研削面のダメージ層を除去するためにドライポリッシュ処理を行う。半導体ウェーハ１のドライポリッシュ処理後、研削面に付着している不純物層を除去するため、本発明のサンドブラストにより不純物層を除去した。
【００６５】
続いて、半導体ウェーハ１をダイシング工程により切断し、半導体チップを得た。
【００６６】
この半導体チップをＳｉＰの基板に貼り付け、ワイヤーボンディングにより前記半導体チップと前記基板との間に金線等により配線し、ＳｉＰ基板上に実装された半導体チップを半導体封止用樹脂（レジン）により封止し、次いで１７５℃で５時間のアフターキュアを行うことにより封止工程を実施した。
【００６７】
次に、ＳｉＰパッケージに半田ボールをリフロー工程により取り付けることで、ＳｉＰパッケージを得ることができる。
【００６８】
このように、本実施の形態によれば、半導体ウェーハの研削面に付着あるいは残留している不純物を、本発明のサンド粒子を使用し、本発明の不純物除去装置にて除去することで、半導体チップの動作不良を引き起こす不純物が除去された半導体ウェーハ１を得ることができる。
【００６９】
また、この半導体ウェーハ１から得られた半導体チップを用いて半導体装置を製造する条件のもとでは、半導体チップの動作不良を引き起こす研削面の不純物が除去されているので、半導体ウェーハ１の表面に形成された半導体チップの基本構造部分に不純物は到達しない。
【００７０】
このことから、前記半導体チップを使用して得られた半導体装置は高い信頼性を示す。
【００７１】
以下に本発明の実施態様を実施例によりさらに詳細に説明するが、本発明は以下の実施例の内容に限定されるものではない。
【実施例】
【００７２】
（実施例１）
はじめにサンド粒子について説明する。銅濃度が１０１４ａｔｏｍｓ・ｃｍ−３以下の粒度＃３０００の酸化珪素粒子（直径約３〜５μｍ）を、サンドブラスト用のサンドに使用した。
【００７３】
（実施例２）
次に、前記実施例１により得られたサンド粒子を備えた半導体ウェーハ研削面の不純物除去装置を使用して半導体ウェーハおよび半導体装置チップ製造方法について説明する。
【００７４】
表面にフラッシュ（ＦＬＡＳＨ）メモリ用の半導体素子を作製した半導体ウェーハを、粒度＃３００のダイヤモンド砥石を使用して１００μｍまで荒削りし、続いて粒度＃２０００のダイヤモンド砥石を使用して７２μｍまで仕上げ削りを行った。その後、研削面のダメージ層をドライポリッシュにて２μｍ削ることで完全に除去した。得られた半導体ウェーハの厚みは７０μｍであった。
【００７５】
次に、上記薄厚化した半導体ウェーハの研削面に付着している不純物を、半導体ウェーハ研削面の不純物除去装置を使用して除去した。この時除去した研削層の厚さは平均で５０ｎｍであった。
【００７６】
上記半導体ウェーハをダイシングすることにより，半導体チップを得た。
【００７７】
（実施例３）
次に、前記実施例２により得られた半導体チップを備えた半導体装置について説明する。ＳｉＰ基板に、前記実施例２により得られた半導体チップを貼り付けた後、半導体チップと前記ＳｉＰ基板との間を金線にて、ワイヤーボンディングにより接続した。続いて、これら半導体封止用樹脂によりトランスファーモールド成形し、１７５℃，５時間の条件にてアフターキュアを行った。
【００７８】
前記アフターキュア後、２２０℃の条件でリフローを行い、半田ボール付け工程を実施し、ＳｉＰパッケージ形態を有するフラッシュ（ＦＬＡＳＨ）メモリの半導体装置を得た。
【００７９】
これにより得られた半導体装置を半導体装置Ａと表現する。
【００８０】
得られた前記半導体装置Ａを一定数使用して常温下で消去と書き換えを繰り返し、消去と書き換え前後のフラッシュ（ＦＬＡＳＨ）メモリのしきい電圧変動量を測定した。しきい電圧変動量が製品で許容される値以上に変動した場合を不良品とし、その時の歩留りを調べる試験を実施した。この時の歩留り１００％とした場合の、下記比較例１および２に対する相対結果を表１に示す。
【００８１】
（比較例１）
前記実施例２において、薄厚化した半導体ウェーハの研削面の不純物を除去しない以外は、全て前記実施例２および実施例３と同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Ｂと表現する。
【００８２】
（比較例２）
前記実施例２において、薄厚化した半導体ウェーハの研削面の不純物を除去する際、サンド粒子の銅濃度が約１０１６ａｔｏｍｓ・ｃｍ−３とした以外は、全て前記実施例２および前記実施例３と同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Ｃと表現する。
【００８３】
【表１】
2008085016.tif 000003
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８４】
例えば前記実施の形態においては、ＳｉＰ用の半導体装置に適用した場合について説明したが、これに限定されるものではなく、例えば配線基板上に実装されたメモリ回路用の半導体チップ上に、そのメモリ回路の動作を制御する制御回路用の半導体チップを積層し、これら半導体チップを樹脂封止体によって封止してなるメモリ用の半導体装置にも適用できる。
【産業上の利用可能性】
【００８５】
本発明は、半導体装置の製造業に適用できる。
【図面の簡単な説明】
【００８６】
【図１】Ｓｉ除去レートおよび相対抗折強度とサンド粒子径の関係図である。
【図２】本発明の一実施の形態である薄厚化した半導体ウェーハ研削面の不純物除去装置の断面図である。
【図３】薄厚化した半導体ウェーハ研削面の不純物層を本発明の不純物除去装置を用いて除去する工程を模式的に示した不純物除去装置の平面図である。
【図４】Ｓｉ除去レートおよび相対抗折強度とサンド噴射圧力の関係図である。
【図５】Ｓｉ除去レートと相対抗折強度の関係図である。
【図６】Ｓｉ除去レートとサンド噴射口−ウェーハ間距離の関係図である。
【図７】Ｓｉ除去レートとサンド入射角度の関係図である。
【図８】研削面の金属汚染残存率と研削層の除去厚さの関係図である。
【図９】本発明の一実施の形態である不純物除去装置を用いて作製したＳｉＰを例示した半導体装置の製造方法に関するフローチャートである。
【符号の説明】
【００８７】
１  薄厚化した半導体ウェーハ
２  台座
３  回転盤
４  サンドブラストノズル
５  圧縮空気噴射ノズル
６  スイングアーム
７  研削面の不純物層
【図１】
2008085016.tif 000004
【図２】
2008085016.tif 000005
【図３】
2008085016.tif 000006
【図４】
2008085016.tif 000007
【図５】
2008085016.tif 000008
【図６】
2008085016.tif 000009
【図７】
2008085016.tif 000010
【図８】
2008085016.tif 000011
【図９】
2008085016.tif 000012