(57)【要約】      （修正有）【課題】ワイド型磁区制御用バイアス層を設けた場合にも、平坦性の良好な上部電極層を形成することができる薄膜磁気ヘッドの製造方法及び薄膜磁気ヘッドを提供する。【解決手段】下部電極層上にＭＲ積層膜を成膜するステップと、成膜したＭＲ積層膜に対してトラック幅を規定するパターニングを行う第１のパターニングステップと、第１のパターニングステップで用いたマスクを残した状態で少なくとも絶縁膜及び磁区制御膜を成膜しリフトオフする第１のリフトオフステップと、ＭＲ積層膜に対してトラック幅方向と垂直のハイト方向の幅を規定することによりＭＲ積層体を形成するパターニングを行う第２のパターニングステップと、ＭＲ積層体の近傍における磁区制御層のトラック幅方向と垂直のハイト方向の長さがＭＲ積層体におけるトラック幅方向と垂直のハイト方向の長さより長く設定されている薄膜磁気ヘッドの製造方法である。【選択図】図５
2008084373.tif 000002
【特許請求の範囲】
【請求項１】
下部電極層上に磁気抵抗効果積層膜を成膜するステップと、該成膜した磁気抵抗効果積層膜に対してトラック幅を規定するパターニングを行う第１のパターニングステップと、該第１のパターニングステップで用いたマスクを残した状態で少なくとも絶縁膜及び磁区制御膜を成膜しリフトオフする第１のリフトオフステップと、前記磁気抵抗効果積層膜に対してトラック幅方向と垂直のハイト方向の幅を規定することにより磁気抵抗効果積層体を形成するパターニングを行う第２のパターニングステップと、上部電極層を形成するステップとを備えており、前記磁気抵抗効果積層体の近傍における前記磁区制御層のトラック幅方向と垂直のハイト方向の長さが該磁気抵抗効果積層体におけるトラック幅方向と垂直のハイト方向の長さより長く設定されている薄膜磁気ヘッドの製造方法であって、前記第２のパターニングステップの後であって前記上部電極層を形成するステップの前に、表面を平坦化する平坦化ステップをさらに備えたことを特徴とする薄膜磁気ヘッドの製造方法。
【請求項２】
前記第１のリフトオフステップが、前記第１のパターニングステップで用いたマスクを残した状態で絶縁膜、磁区制御膜及び磁区制御保護膜を順次成膜しリフトオフするステップであることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第１のリフトオフステップが、前記第１のパターニングステップで用いたマスクを残した状態で絶縁膜及び磁区制御膜のみを順次成膜しリフトオフするステップであることを特徴とする請求項１に記載の製造方法。
【請求項４】
前記第２のパターニングステップの後であって前記平坦化ステップの前に、該第２のパターニングステップで用いたマスクを残した状態で少なくとも絶縁膜を成膜しリフトオフする第２のリフトオフステップをさらに備えたことを特徴とする請求項１から３のいずれか１項に記載の製造方法。
【請求項５】
前記第２のリフトオフステップが、前記第２のパターニングステップで用いたマスクを残した状態で絶縁膜及び平坦化ストップ膜を成膜しリフトオフするステップであることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記第２のパターニングステップの後であって前記平坦化ステップの前に、該第２のパターニングステップで用いたマスクを残した状態で絶縁膜及び平坦化ストップ膜を成膜しリフトオフすることなく前記平坦化ステップを行うことを特徴とする請求項１から３のいずれか１項に記載の製造方法。
【請求項７】
前記平坦化ステップが、化学的機械的研磨により平坦化するステップであることを特徴とする請求項１から６のいずれか１項に記載の製造方法。
【請求項８】
前記平坦化ステップが、ウェットエッチングにより平坦化するステップであることを特徴とする請求項１から５のいずれか１項に記載の製造方法。
【請求項９】
前記磁気抵抗効果積層膜を成膜するステップが、トンネル磁気抵抗効果積層膜を成膜するステップであることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
【請求項１０】
前記磁気抵抗効果積層膜を成膜するステップが、垂直方向電流通過型巨大磁気抵抗効果積層膜を成膜するステップであることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
【請求項１１】
磁気抵抗効果読出しヘッド素子の前記上部電極層上にインダクティブ書込みヘッド素子を形成するステップをさらに備えたことを特徴とする請求項１から１０のいずれか１項に記載の製造方法。
【請求項１２】
多数の薄膜磁気ヘッドが形成されたウエハを、複数の薄膜磁気ヘッドが列状にそれぞれ並ぶ複数のバーに分離するステップと、該各バーを研磨した後、複数の個々の薄膜磁気ヘッドに分離するステップとをさらに備えたことを特徴とする請求項１から１１のいずれか１項に記載の製造方法。
【請求項１３】
下部電極層と、該下部電極層上に形成されており積層面に垂直方向に電流が流れる磁気抵抗効果積層体と、該磁気抵抗効果積層体のトラック幅方向の両側に形成された磁区制御層と、前記磁気抵抗効果積層体及び前記磁区制御層上に形成された上部電極層とを備えており、前記磁気抵抗効果積層体の近傍における前記磁区制御層のトラック幅方向と垂直のハイト方向の長さが該磁気抵抗効果積層体におけるトラック幅方向と垂直のハイト方向の長さより長く設定されており、前記上部電極層の下面が平坦であることを特徴とする薄膜磁気ヘッド。
【請求項１４】
磁気抵抗効果読出しヘッド素子の前記上部電極層上にインダクティブ書込みヘッド素子が形成されていることを特徴とする請求項１３に記載の薄膜磁気ヘッド。
【請求項１５】
前記磁気抵抗効果積層体が、トンネル磁気抵抗効果積層体であることを特徴とする請求項１３又は１４に記載の薄膜磁気ヘッド。
【請求項１６】
前記磁気抵抗効果積層体が、垂直方向電流通過型巨大磁気抵抗効果積層体であることを特徴とする請求項１３又は１４に記載の薄膜磁気ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録媒体等の磁界強度を信号として読み出しを行う磁気抵抗効果（ＭＲ）読出しヘッド素子を有する薄膜磁気ヘッドの製造方法及びこの薄膜磁気ヘッドに関する。
【背景技術】
【０００２】
ハードディスクドライブ（ＨＤＤ）の大容量小型化に伴い、高感度かつ高出力の薄膜磁気ヘッドが要求されている。この要求に対応するため、巨大磁気抵抗効果（ＧＭＲ）読出しヘッド素子を有するＧＭＲヘッドの特性改善が進んでおり、一方では、ＧＭＲヘッドの２倍以上の抵抗変化率が期待できるトンネル磁気抵抗効果（ＴＭＲ）読出しヘッド素子を有するＴＭＲヘッドの実用化も始まっている。
【０００３】
ＴＭＲヘッドと一般的なＧＭＲヘッドとでは、センス電流の流れる方向の違いからヘッド構造が互いに異なっている。一般的なＧＭＲヘッドのように、積層面（膜面）に対して平行にセンス電流を流すＧＭＲヘッドを水平（面内）方向電流通過型ＧＭＲヘッド、ＣＩＰ（Ｃｕｒｒｅｎｔ Ｉｎ Ｐｌａｎｅ）−ＧＭＲヘッドと呼び、ＴＭＲヘッドのように膜面に対して垂直方向にセンス電流を流すＧＭＲヘッドを垂直方向電流通過型ＧＭＲヘッド、ＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ Ｐｌａｎｅ）−ＧＭＲヘッドと呼んでいる。最近は、後者のＣＰＰ−ＧＭＲヘッドの開発も行われている。
【０００４】
ＣＰＰ−ＧＭＲヘッドやＴＭＲヘッドは、磁気シールド層そのものを電極層として用いることができるため、ＣＩＰ−ＧＭＲヘッドにおける狭リードギャップ化において深刻な問題となっている磁気シールド層と素子との間の短絡（絶縁不良）が本質的に生じない。このため、ＣＰＰ−ＧＭＲヘッドやＴＭＲヘッドは、高記録密度化に非常に有利となっている。
【０００５】
このようなＴＭＲヘッドやＣＰＰ−ＧＭＲヘッドにおけるＴＭＲ積層体又はＧＭＲ積層体のトラック幅方向の両側には、磁化自由層の磁区制御を行うための磁区制御用バイアス層が通常は形成されている。しかしながら、ＴＭＲ積層体又はＧＭＲ積層体近傍の上下シールド層の平坦性を確保しつつリードギャップを狭くすると、磁区制御用バイアス層の膜厚をさほど大きくできないことから、充分なバイアス磁界をＴＭＲ積層体又はＧＭＲ積層体に印加することが難しくなってしまう。そこで、磁区制御用バイアス層の膜厚を厚くせずに、より強いバイアスを印加する方法として、磁区制御用バイアス層のハイト方向（積層面内においてトラック幅方向と垂直な方向）の長さをＴＭＲ積層体又はＧＭＲ積層体のハイト方向の長さより長くして充分なバイアス磁界を確保する方法がある（例えば、特許文献１〜３）。
【０００６】
図１はこのようにＭＲ積層体１０の近傍における磁区制御用バイアス層１１のハイト方向長さ（バイアスハイト、Ｂｉａｓ−Ｈ）がＭＲ積層体１０のハイト方向長さ（ＭＲハイト、ＭＲ−Ｈ）より長い構造を有するＭＲ読出しヘッド素子の積層面を表している。なお、同図（Ａ）はＭＲハイト加工前、同図（Ｂ）はＭＲハイト加工後の構成をそれぞれ示している。このように、磁区制御用バイアス層１１は、この磁区制御用バイアス層１１自体若しくはその上に形成されるバイアス保護層が、充分に厚いか又はミリングレートの遅い材料で形成されている場合に、ＭＲ積層体１０のハイト方向の幅を規定するミリング後においてもそのまま残っており、従って、Ｂｉａｓ−Ｈ＞ＭＲ−Ｈとなる。
【０００７】
一方、図２はＭＲ積層体１０′の近傍における磁区制御用バイアス層１１′のバイアスハイトＢｉａｓ−Ｈ′とＭＲ積層体１０′のＭＲハイトＭＲ−Ｈ′とが同じ長さである構造を有するＭＲ読出しヘッド素子の積層面を表している。なお、同図（Ａ）はＭＲハイト加工前、同図（Ｂ）はＭＲハイト加工後の構成をそれぞれ示している。このように、磁区制御用バイアス層１１′は、磁区制御用バイアス層１１′自体、及びその上に形成されるバイアス保護層が、薄いか又はミリングレートの速い材料で形成されている場合には、ＭＲ積層体１０′のハイト方向の幅を規定するミリングによってマスクされていない部分が完全に除去され、従って、Ｂｉａｓ−Ｈ≒ＭＲ−Ｈとなる。
【０００８】
以下、説明の便宜上、図１のごとくＢｉａｓ−Ｈ＞ＭＲ−Ｈの構造をワイド型磁区制御用バイアス層、図２のごとくＢｉａｓ−Ｈ≒ＭＲ−Ｈの構造をナロー型磁区制御用バイアス層と称する。
【０００９】
【特許文献１】特開２００５−０１１４４９号公報
【特許文献２】特開２００５−１３５５１４号公報
【特許文献３】特開２００５−３４６８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
一般に、ワイド型磁区制御用バイアス層を有する薄膜磁気ヘッドにおいては、ＭＲ積層体上面に対し、磁区制御用バイアス層自体が盛り上がっているか又は磁区制御用バイアス層上に形成されるバイアス保護層が盛り上がっているため、ＭＲ積層体との間に段差が生じることからその上に積層される上部電極層の平坦性が非常に悪くなるという問題がある。上部電極層の平坦性が悪いと、磁化自由層と上部電極層とのカップリングが悪化し、ＭＲ出力が不安定となることからＭＲ読出しヘッド素子の安定性が低下してしまう。
【００１１】
従って、本発明の目的は、ワイド型磁区制御用バイアス層を設けた場合にも、平坦性の良好な上部電極層を形成することができる薄膜磁気ヘッドの製造方法を提供すること、及びワイド型磁区制御用バイアス層と平坦性の良好な上部電極層とを有する薄膜磁気ヘッドを提供することにある。
【課題を解決するための手段】
【００１２】
本発明によれば、下部電極層上にＭＲ積層膜を成膜するステップと、成膜したＭＲ積層膜に対してトラック幅を規定するパターニングを行う第１のパターニングステップと、第１のパターニングステップで用いたマスクを残した状態で少なくとも絶縁膜及び磁区制御膜を成膜しリフトオフする第１のリフトオフステップと、ＭＲ積層膜に対してトラック幅方向と垂直のハイト方向の幅を規定することによりＭＲ積層体を形成するパターニングを行う第２のパターニングステップと、上部電極層を形成するステップとを備えており、ＭＲ積層体の近傍における磁区制御層のトラック幅方向と垂直のハイト方向の長さがＭＲ積層体におけるトラック幅方向と垂直のハイト方向の長さより長く設定されている薄膜磁気ヘッドの製造方法であって、第２のパターニングステップの後であって上部電極層を形成するステップの前に、表面を平坦化する平坦化ステップをさらに備えた薄膜磁気ヘッドの製造方法が提供される。
【００１３】
ＭＲ積層体の近傍における磁区制御層のトラック幅方向と垂直のハイト方向の長さがＭＲ積層体におけるトラック幅方向と垂直のハイト方向の長さより長く設定されている、換言すればワイド型磁区制御用バイアス層を有する薄膜磁気ヘッドの製造方法である。表面を平坦化する平坦化ステップが第２のパターニングステップの後であって上部電極層を形成するステップの前に実施される。これにより、ワイド型磁区制御用バイアス層を設けた場合にも、平坦性の良好な上部電極層を形成することができる。その結果、高記録密度化によりリードギャップが狭くなった場合にも、ＭＲ出力の不安定性のない出力安定性の優れたＭＲ読出しヘッド素子を有する薄膜磁気ヘッドを提供することができる。
【００１４】
なお、本明細書において、「リフトオフ」とは、機械的及び／又は化学的手法によりマスクとその上に成膜された膜を除去するいかなる工程をも含むものである。
【００１５】
第１のリフトオフステップが、第１のパターニングステップで用いたマスクを残した状態で絶縁膜、磁区制御膜及び磁区制御保護膜を順次成膜しリフトオフするステップであることが好ましい。
【００１６】
第１のリフトオフステップが、第１のパターニングステップで用いたマスクを残した状態で絶縁膜及び磁区制御膜のみを順次成膜しリフトオフするステップであることも好ましい。
【００１７】
第２のパターニングステップの後であって平坦化ステップの前に、第２のパターニングステップで用いたマスクを残した状態で少なくとも絶縁膜を成膜しリフトオフする第２のリフトオフステップをさらに備えたことも好ましい。
【００１８】
第２のリフトオフステップが、第２のパターニングステップで用いたマスクを残した状態で絶縁膜及び平坦化ストップ膜を成膜しリフトオフするステップであることも好ましい。
【００１９】
第２のパターニングステップの後であって平坦化ステップの前に、第２のパターニングステップで用いたマスクを残した状態で絶縁膜及び平坦化ストップ膜を成膜しリフトオフすることなく平坦化ステップを行うことも好ましい。
【００２０】
平坦化ステップが、化学的機械的研磨（ＣＭＰ）により平坦化するステップであるか、又はウェットエッチングにより平坦化するステップであることも好ましい。後者の場合、磁区制御保護膜を例えばアルミナ（Ａｌ２Ｏ３）等で構成し、これをアルカリ溶液等でエッチングして平坦化を行う。
【００２１】
ＭＲ積層膜を成膜するステップが、ＴＭＲ積層膜又はＣＰＰ−ＧＭＲ積層膜を成膜するステップであることも好ましい。
【００２２】
ＭＲ読出しヘッド素子の上部電極層上にインダクティブ書込みヘッド素子を形成するステップをさらに備えたことも好ましい。
【００２３】
多数の薄膜磁気ヘッドが形成されたウエハを、複数の薄膜磁気ヘッドが列状にそれぞれ並ぶ複数のバーに分離するステップと、各バーを研磨した後、複数の個々の薄膜磁気ヘッドに分離するステップとをさらに備えたことも好ましい。
【００２４】
本発明によれば、さらに、下部電極層と、下部電極層上に形成されており積層面と垂直方向に電流が流れるＭＲ積層体と、ＭＲ積層体のトラック幅方向の両側に形成された磁区制御層と、ＭＲ積層体及び磁区制御層上に形成された上部電極層とを備えており、ＭＲ積層体の近傍における磁区制御層のトラック幅方向と垂直のハイト方向の長さがＭＲ積層体におけるトラック幅方向と垂直のハイト方向の長さより長く設定されており、上部電極層の下面が平坦である薄膜磁気ヘッドが提供される。
【００２５】
ワイド型磁区制御用バイアス層を有する薄膜磁気ヘッドにおいて、上部電極層の下面が平坦化されているため、高記録密度化によりリードギャップが狭くなった場合にも、ＭＲ出力の不安定性のない出力安定性の優れたＭＲ読出しヘッド素子を有する薄膜磁気ヘッドが得られる。
【００２６】
ＭＲ読出しヘッド素子の上部電極層上にインダクティブ書込みヘッド素子が形成されていることが好ましい。
【００２７】
ＭＲ積層体が、ＴＭＲ積層体又はＣＰＰ−ＧＭＲ積層体であることも好ましい。
【発明の効果】
【００２８】
本発明によれば、ワイド型磁区制御用バイアス層を設けた場合にも、平坦性の良好な上部電極層を形成することができ、その結果、高記録密度化によりリードギャップが狭くなった場合にも、ＭＲ出力の不安定性のない出力安定性の優れたＭＲ読出しヘッド素子を有する薄膜磁気ヘッドを提供することができる。
【発明を実施するための最良の形態】
【００２９】
図３は本発明の一実施形態として薄膜磁気ヘッドの製造工程を説明するフロー図であり、図４は図３の実施形態によって製造される薄膜磁気ヘッドの構成を概略的に示す断面図であり、図５は図３の製造工程において、読出しヘッド素子の製造工程を詳しく説明するフロー図であり、図６は図５の製造工程を説明する工程断面図である。ただし、図４は薄膜磁気ヘッドの浮上面（ＡＢＳ）に垂直でありかつトラック幅方向と垂直な平面による断面を示している。
【００３０】
なお、本実施形態は、ＴＭＲ薄膜磁気ヘッドを製造する場合であるが、ＣＰＰ−ＧＭＲ薄膜磁気ヘッドを製造する場合もトンネルバリア層に代えて非磁性導電層を作成する点が異なるのみであり、その他の工程は基本的に同様である。
【００３１】
図３及び図４に示すように、まず、アルティック（ＡｌＴｉＣ、Ａｌ２Ｏ３−ＴｉＣ）等の導電性材料から形成された基板（ウエハ）４０を用意し、この基板１０上に、例えばスパッタ法によって、例えばＡｌ２Ｏ３又は酸化ケイ素（ＳｉＯ２）等の絶縁材料からなる厚さ０.０５〜１０μｍ程度の下地絶縁層４１を成膜する（ステップＳ３０）。
【００３２】
次いで、この下地絶縁層４１上に、下部シールド層（ＳＦ）を兼用する下部電極層４２、ＴＭＲ積層体４３、絶縁層４４、絶縁層６５（図６（Ｂ１）参照）、磁区制御用バイアス層６６（図６（Ｂ１）参照）、バイアス保護層６７（図６（Ｂ１）参照）及び上部シールド層（ＳＳ１）を兼用する上部電極層４５を含むＴＭＲ読出しヘッド素子を形成する（ステップＳ３１）。このＴＭＲ読出しヘッド素子の製造工程については、後に詳述する。
【００３３】
次いで、このＴＭＲ読出しヘッド素子上に非磁性中間層４６を形成する（ステップＳ３２）。非磁性中間層４６は、例えばスパッタ法、化学気相成長（ＣＶＤ）法等によって、例えばＡｌ２Ｏ３、ＳｉＯ２、窒化アルミニウム（ＡｌＮ）又はダイアモンドライクカーボン（ＤＬＣ）等の絶縁材料又はチタン（Ｔｉ）、タンタル（Ｔａ）又は白金（Ｐｔ）等の金属材料を０.１〜０.５μｍ程度の厚さに形成される層である。この非磁性中間層４６は、ＴＭＲ読出しヘッド素子とその上に形成するインダクティブ書込みヘッド素子とを分離するためのものである。
【００３４】
その後、この非磁性中間層４６上に、絶縁層４７、バッキングコイル層４８、バッキングコイル絶縁層４９、主磁極層５０、絶縁ギャップ層５１、書込みコイル層５２、書込みコイル絶縁層５３及び補助磁極層５４を含むインダクティブ書込みヘッド素子を形成する（ステップＳ３３）。本実施形態では、垂直磁気記録構造のインダクティブ書込みヘッド素子を用いているが、水平又は面内磁気記録構造のインダクティブ書込みヘッド素子を用いても良いことは明らかである。また、垂直磁気記録構造のインダクティブ書込みヘッド素子として、図４に示した構造以外にも種々の構造が適用可能であることも明らかである。
【００３５】
絶縁層４７は、非磁性中間層４６上に例えばＡｌ２Ｏ３、ＳｉＯ２等の絶縁材料を例えばスパッタ法等によって成膜することによって形成される層であり、必要に応じて、例えばＣＭＰ等によって上表面が平坦化される。この絶縁層４７上には、バッキングコイル層４８が例えばフレームめっき法等によって、例えば銅（Ｃｕ）等の導電材料を１〜５μｍ程度の厚さに形成される。このバッキングコイル層４８は、隣接トラック消去（ＡＴＥ）を回避するべく書込み磁束を誘導するためのものである。バッキングコイル絶縁層４９は、バッキングコイル層４８を覆うように、例えばフォトリソグラフィ法等によって、例えば熱硬化されたノボラック系等のレジストにより厚さ０.５〜７μｍ程度で形成される。
【００３６】
バッキングコイル絶縁層４９上には、主磁極層５０が形成される。この主磁極層５０は、書込みコイル層５２によって誘導された磁束を、書込みがなされる磁気ディスクの垂直磁気記録層まで収束させながら導くための磁路であり、例えばフレームめっき法等によって、例えばニッケル鉄（ＮｉＦｅ）、コバルト鉄（ＣｏＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）、鉄アルミニウムケイ素（ＦｅＡｌＳｉ）、窒化鉄（ＦｅＮ）、窒化鉄ジルコニウム（ＦｅＺｒＮ）、窒化鉄タンタル（ＦｅＴａＮ）、コバルトジルコニウムニオブ（ＣｏＺｒＮｂ）、コバルトジルコニウムタンタル（ＣｏＺｒＴａ）等の金属磁性材料又はこれらの材料からなる多層膜として、厚さ０.５〜３μｍ程度に形成される。
【００３７】
主磁極層５０上には、例えばＡｌ２Ｏ３、ＳｉＯ２等の絶縁膜を例えばスパッタ法等によって成膜することによって絶縁ギャップ層５１が形成され、この絶縁ギャップ層５１上には、厚さ０.５〜７μｍ程度の例えば熱硬化されたノボラック系等のレジストからなる書込みコイル絶縁層５３が形成されており、その内部に、例えばフレームめっき法等によって、例えばＣｕ等の導電材料を１〜５μｍ程度の厚さの書込みコイル層５２が形成されている。
【００３８】
この書込みコイル絶縁層５３覆うように、例えばＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏ、ＦｅＡｌＳｉ、ＦｅＮ、ＦｅＺｒＮ、ＦｅＴａＮ、ＣｏＺｒＮｂ、ＣｏＺｒＴａ等の金属磁性材料、又はこれらの材料の多層膜からなる厚さ０.５〜３μｍ程度の補助磁極層５４が例えばフレームめっき法等によって形成される。この補助磁極層５４は、リターンヨークを構成している。
【００３９】
次いで、このインダクティブ書込みヘッド素子上に保護層５５を形成する（ステップＳ３４）。保護層５５は、例えばスパッタ法等によって、例えばＡｌ２Ｏ３、ＳｉＯ２等を成膜することによって形成する。
【００４０】
これによって、薄膜磁気ヘッドのウエハ工程が終了する。ウエハ工程以後の薄膜磁気ヘッドの製造工程、例えば加工工程は、多数の薄膜磁気ヘッドが形成されたウエハを、所定数の薄膜磁気ヘッドが列状にそれぞれ並ぶ複数のバーに分離し、各バーを研磨した後、複数の個々の薄膜磁気ヘッドに分離するものである。このような加工工程は、周知であるため、詳しい説明を省略する。
【００４１】
次に、ＴＭＲ読出しヘッド素子の製造工程について、図５及び図６を用いて詳しく説明する。
【００４２】
まず、下地絶縁層４１（図４参照）上に、下部シールド層を兼用する下部電極層４２を形成する（ステップＳ５０）。下部電極層４２は、例えばフレームめっき法等によって、例えばＮｉＦｅ、ＣｏＦｅ、ＦｅＮｉＣｏ、ＦｅＡｌＳｉ、ＦｅＮ、ＦｅＺｒＮ、ＦｅＴａＮ、ＣｏＺｒＮｂ、ＣｏＺｒＴａ等の金属磁性材料を厚さ０.１〜３μｍ程度に積層することによって形成される。望ましい実施形態においては、この下部電極層４２として、ＮｉＦｅが約２μｍの厚さで積層される。
【００４３】
次いで、この下部電極層４２上に、例えばＴａ、クロム（Ｃｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、Ｔｉ、モリブデン（Ｍｏ）又はタングステン（Ｗ）等からなる厚さ０．５〜５ｎｍ程度の膜と、例えばルテニウム（Ｒｕ）、ＮｉＣｒ、ＮｉＦｅ、ＮｉＦｅＣｒ、コバルト（Ｃｏ）又はＣｏＦｅ等からなる厚さ１〜６ｎｍ程度の膜とからなる下部金属層用の膜６０′をスパッタリング法等によって成膜する（ステップＳ５１）。望ましい実施形態においては、この下部金属層用の膜６０′として、Ｔａが約１ｎｍの厚さ、その上にＲｕが約２ｎｍの厚さで成膜される。
【００４４】
続いて、その上に磁化固定層用の膜６１′を成膜する（ステップＳ５２）。磁化固定層用の膜６１′は、本実施形態では、シンセティック型であり、例えばＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＲｕＲｈＭｎ等からなる厚さ５〜３０ｎｍ程度の反強磁性膜（ピン層用の膜）と、例えばＣｏＦｅ等からなる厚さ１〜５ｎｍ程度の第１の強磁性膜と、例えばＲｕ、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、Ｃｒ、レニウム（Ｒｅ）及びＣｕ等のうちの１つ又は２つ以上の合金からなる厚さ０.８ｎｍ程度の非磁性膜と、例えばＣｏＦｅ、ＣｏＦｅＳｉ、ＣｏＭｎＧｅ、ＣｏＭｎＳｉ、ＣｏＭｎＡｌ等からなる厚さ１〜３ｎｍ程度の第２の強磁性膜とを順次、スパッタリング法等によって成膜して形成される。望ましい実施形態においては、この磁化固定層用の膜６１′として、ＩｒＭｎが約７ｎｍの厚さ、その上にＣｏＦｅが約２ｎｍの厚さ、その上にＲｕが約０．８ｎｍの厚さ、その上にＣｏＦｅが約３ｎｍの厚さで成膜される。
【００４５】
次いで、磁化固定層用の膜６１′上に、厚さ０.５〜１ｎｍ程度のアルミニウム（Ａｌ）、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、マグネシウム（Ｍｇ）、ケイ素（Ｓｉ）又は亜鉛（Ｚｎ）の酸化物よりなるトンネルバリア層用の膜６２′を成膜する（ステップＳ５３）。望ましい実施形態においては、このトンネルバリア層用の膜６２′として、Ａｌ２Ｏ３が約０．６ｎｍの厚さで成膜される。
【００４６】
次いで、トンネルバリア層用の膜６２′上に、例えばＣｏＦｅ、ＣｏＦｅＳｉ、ＣｏＭｎＧｅ、ＣｏＭｎＳｉ、ＣｏＭｎＡｌ等からなる厚さ１ｎｍ程度の高分極率膜と、例えばＮｉＦｅ等からなる厚さ１〜９ｎｍ程度の軟磁性膜とを順次、スパッタリング法等によって成膜し、磁化自由層（フリー層）用の膜６３′を形成する（ステップＳ５４）。望ましい実施形態においては、この磁化自由層用の膜６３′として、ＣｏＦｅが約１ｎｍの厚さ、その上にＮｉＦｅが約３ｎｍの厚さで成膜される。
【００４７】
次いで、例えばＴａ、Ｒｕ、Ｈｆ、Ｎｂ、Ｚｒ、Ｔｉ、Ｃｒ又はＷ等の非磁性導電材料からなり、１層又は２層以上からなる厚さ１〜１０ｎｍ程度の第１の上部金属層用の膜６４′をスパッタリング法等によって成膜する（ステップＳ５５）。望ましい実施形態においては、この第１の上部金属層用の膜６４′として、Ｔａが約５ｎｍの厚さで成膜される。図６（Ａ１）及び（Ａ２）はこの状態を示している。ただし、図６（Ａ１）は薄膜磁気ヘッドのＡＢＳと平行な断面を示しており、（Ａ２）は積層面の平面を示している。
【００４８】
次に、このように形成したＴＭＲ多層膜について、トラック幅方向の幅ＴＷを規定するパターニングを行う（ステップＳ５６）。まず、ＴＭＲ多層膜上にリフトオフ用のレジストパターンをなすマスク（図示なし）を形成し、このマスクを用いて、イオンミリング、例えばＡｒイオン等によるイオンビームエッチング、を行う。なお、このマスクは、図６（Ｂ２）におけるＭＡＳＫ１の部分が開口しているものに相当する。このミリングにより、図６（Ｂ１）に示すごとく、下から下部金属層６０、磁化固定層６１、トンネルバリア層６２、磁化自由層６３及び第１の上部金属層６４の積層構造を有するＴＭＲ積層体４３を得ることができる。
【００４９】
次いで、その上に例えばＡｌ２Ｏ３又はＳｉＯ２等の絶縁材料による厚さが３〜２０ｎｍ程度の絶縁層用の膜をスパッタリング法、ＩＢＤ（イオンビームデポジション）法等を用いて成膜し（ステップＳ５７）、その上に、磁区制御用バイアス層用の膜として、例えばＣｒによる厚さ３ｎｍ程度の下地層とＣｏを主とする材料、例えばＣｏＰｔ合金による厚さが１０〜４０ｎｍ程度の強磁性層用の膜とをスパッタリング法、ＩＢＤ法等を用いて成膜し（ステップＳ５８）、その上に、例えばＣｒによる厚さ５０ｎｍ程度の充分に厚いバイアス保護層用の膜をスパッタリング法、ＩＢＤ法等を用いて成膜する（ステップＳ５９）。望ましい実施形態においては、この絶縁層用の膜としてＡｌ２Ｏ３が約１０ｎｍの厚さで成膜され、その上に磁区制御用バイアス層の下地層としてＣｒが約３ｎｍの厚さで成膜され、その上に磁区制御用バイアス層の強磁性層用の膜としてＣｏＰｔが約２５ｎｍの厚さで成膜され、その上にバイアス保護層用の膜としてＣｒが約５０ｎｍの厚さで成膜される。
【００５０】
その後、マスクを剥離することによってリフトオフする（ステップＳ６０）。図６（Ｂ１）及び（Ｂ２）はこの状態を示している。ただし、図６（Ｂ１）は薄膜磁気ヘッドのＡＢＳと平行な断面（Ｂ１−Ｂ１線断面）を示しており、（Ｂ２）は積層面の平面を示している。図６（Ｂ１）から分かるように、ＴＭＲ積層体４３の側面及び下部電極層４２の上に、絶縁層６５、磁区制御バイアス層６６及びバイアス保護層６７が積層される。
【００５１】
次に、このように形成したＴＭＲ積層体４３について、トラック幅方向とは垂直方向のハイト方向の幅を規定するパターニングを行う（ステップＳ６１）。まず、ＴＭＲ積層体４３の第１の上部金属層６４上及びバイアス保護層６７上にリフトオフ用のレジストパターンをなすマスク（図示なし）を形成し、このマスクを用いて、イオンミリング、例えばＡｒイオン等によるイオンビームエッチング、を行う。なお、このマスクは、図６（Ｃ２）におけるＭＡＳＫ２の部分のみが覆われているものに相当する。このミリングにより、ＴＭＲ積層体４３のマスクによって覆われていない部分はそのほとんどが除去されるが、磁区制御バイアス層６６の部分はバイアス保護層６７が厚いため、全く除去されずに残っている。
【００５２】
次いで、その上に例えばＡｌ２Ｏ３又はＳｉＯ２等の絶縁材料による厚さが６０ｎｍ程度の絶縁層用の膜をスパッタリング法、ＩＢＤ（イオンビームデポジション）法等を用いて成膜し（ステップＳ６２）、その上に、平坦化ストップ膜用の膜として、例えばＴａによる厚さ５ｎｍ程度の膜をスパッタリング法、ＩＢＤ法等を用いて成膜する（ステップＳ６３）。望ましい実施形態においては、この絶縁層用の膜としてＡｌ２Ｏ３が約６０ｎｍの厚さで成膜され、平坦化ストップ膜用の膜としてＴａが約５ｎｍの厚さで成膜される。
【００５３】
その後、マスクを剥離することによってリフトオフする（ステップＳ６４）。図６（Ｃ１）及び（Ｃ２）はこの状態を示している。ただし、図６（Ｃ１）は薄膜磁気ヘッドのＡＢＳと垂直な断面（Ｃ１−Ｃ１線断面）を示しており、（Ｃ２）は積層面の平面を示している。図６（Ｃ１）から分かるように、ＴＭＲ積層体４３のハイト方向の前後及び下部電極層４２の上に、絶縁層６８及び平坦化ストップ膜６９が積層される。
【００５４】
次いで、ＣＭＰ等により表面を平坦化する（ステップＳ６５）。この平坦化処理においては、ウエハのほぼ全体を覆っている平坦化ストップ膜６９を利用して処理を停止する。図６（Ｄ１）及び（Ｄ２）は平坦化された状態を示している。ただし、図６（Ｄ１）は薄膜磁気ヘッドのＡＢＳと平行な断面を示しており、（Ｄ２）は薄膜磁気ヘッドのＡＢＳと垂直な断面を示している。図６（Ｄ１）から分かるように、バイアス保護層６７がほぼ完全に除去され、磁区制御バイアス層６６及び第１の上部金属層６４の表面が平坦となっている。この平坦化処理としてＣＭＰの他に、バイアス保護層６７を例えばＡｌ２Ｏ３等で形成し、アルカリ溶液等によるウェットエッチングを行って平坦化を行うようにしても良い。この場合、平坦化ストップ膜６９はウェットエッチングのストップ膜として用いる。
【００５５】
その後、ＴＭＲ積層体４３の第１の上部金属層６４上及び磁区制御バイアス層６６上に、これらを連続して覆うように、例えばＲｕによる厚さ６ｎｍ程度の第２の上部金属層７０をスパッタリング法等を用いて形成する（ステップＳ６６）。望ましい実施形態においては、この第２の上部金属層７０としてＲｕが約６ｎｍの厚さで成膜される。なお、第２の上部金属層７０を成膜する前に、平坦化ストップ膜６９を除去するようにしても良い。
【００５６】
次いで、この第２の上部金属層７０上に上部シールド層を兼用する上部電極層４５を形成する（ステップＳ６７）。上部電極層４５は、例えばフレームめっき法等によって、例えばＮｉＦｅ、ＣｏＦｅ、ＦｅＮｉＣｏ、ＦｅＡｌＳｉ、ＦｅＮ、ＦｅＺｒＮ、ＦｅＴａＮ、ＣｏＺｒＮｂ、ＣｏＺｒＴａ等の金属磁性材料を厚さ０.１〜３μｍ程度に積層することによって形成される。望ましい実施形態においては、この上部電極層４５としてＮｉＦｅが約２ｎｍの厚さで成膜される。図６（Ｅ１）及び（Ｅ２）はこの状態を示している。ただし、図６（Ｅ１）は薄膜磁気ヘッドのＡＢＳと平行な断面を示しており、（Ｅ２）は薄膜磁気ヘッドのＡＢＳと垂直な断面を示している。
【００５７】
本実施形態の一変更態様においては、ステップＳ６４のリフトオフ処理を行うことなく、ステップＳ６５のＣＭＰ等の平坦化処理を行い、マスク及びその上に積層されている層を平坦化と同時に除去する。本実施形態の他の変更態様においては、平坦化ストップ膜を形成することなくＣＭＰやウエットエッチング等の平坦化処理が行われる。
【００５８】
なお、ＴＭＲ積層体４３における磁化固定層、バリア層及び磁化自由層からなる感磁部を構成する各膜の態様は、以上に述べたものに限定されることなく、種々の材料及び膜厚が適用可能である。例えば、磁化固定層においては、反強磁性膜を除く３つの膜からなる３層構造の他に、強磁性膜からなる単層構造又はその他の層数の多層構造を採用することもできる。さらに、磁化自由層においても、２層構造の他に、高分極率膜の存在しない単層構造、又は磁歪調整用の膜を含む３層以上の多層構造を採用することも可能である。またさらに、感磁部において、磁化固定層、バリア層及び磁化自由層が、逆順に、即ち、磁化自由層、バリア層、磁化固定層の順に積層されていてもよい。ただし、この場合、磁化固定層内の反強磁性膜は最上の位置となる。
【００５９】
このように本実施形態によれば、ステップＳ６１のハイト方向の幅を規定するパターニング処理より後であり、ステップＳ６６の第２の上部金属層７０を形成する前の工程で、表面の平坦化処理が行われるため、ワイド型磁区制御用バイアス層６６を有する構成であっても、バイアス保護層６７をほぼ完全に除去して第２の上部金属層７０及びその上の上部電極層４５を積層する上表面を平坦にすることができる。その結果、平坦性の良好な上部電極層４５を形成することができるから、高記録密度化によりリードギャップが狭くなった場合にも、ＭＲ出力の不安定性のない出力安定性の優れたＭＲ読出しヘッド素子を有する薄膜磁気ヘッドを提供することができる。
【００６０】
図７は本発明の他の実施形態の製造工程において、読出しヘッド素子の製造工程を詳しく説明するフロー図であり、図８は図７の製造工程を説明する工程断面図である。
【００６１】
本実施形態は、ＴＭＲ薄膜磁気ヘッドを製造する場合であるが、ＣＰＰ構造のＧＭＲ薄膜磁気ヘッドを製造する場合もトンネルバリア層に代えて非磁性導電層を作成する点が異なるのみであり、その他の工程は基本的に同様である。
【００６２】
なお、本実施形態において、ＴＭＲ読出しヘッド素子の製造工程を除く薄膜磁気ヘッドの製造工程は、図３及び図４と同じであるため、説明を省略する。また、図３の実施形態の場合と同様の構成要素については同じ参照番号を使用する。
【００６３】
以下、ＴＭＲ読出しヘッド素子の製造工程について、図７及び図８を用いて詳しく説明する。
【００６４】
まず、下地絶縁層４１（図４参照）上に、下部シールド層を兼用する下部電極層４２を形成する（ステップＳ７０）。下部電極層４２は、例えばフレームめっき法等によって、例えばＮｉＦｅ、ＣｏＦｅ、ＦｅＮｉＣｏ、ＦｅＡｌＳｉ、ＦｅＮ、ＦｅＺｒＮ、ＦｅＴａＮ、ＣｏＺｒＮｂ、ＣｏＺｒＴａ等の金属磁性材料を厚さ０.１〜３μｍ程度に積層することによって形成される。望ましい実施形態においては、この下部電極層４２として、ＮｉＦｅが約２μｍの厚さで積層される。
【００６５】
次いで、この下部電極層４２上に、例えばＴａ、Ｃｒ、Ｈｆ、Ｎｂ、Ｚｒ、Ｔｉ、Ｍｏ又はＷ等からなる厚さ０．５〜５ｎｍ程度の膜と、例えばＲｕ、ＮｉＣｒ、ＮｉＦｅ、ＮｉＦｅＣｒ、Ｃｏ又はＣｏＦｅ等からなる厚さ１〜６ｎｍ程度の膜とからなる下部金属層用の膜６０′をスパッタリング法等によって成膜する（ステップＳ７１）。望ましい実施形態においては、この下部金属層用の膜６０′として、Ｔａが約１ｎｍの厚さ、その上にＲｕが約２ｎｍの厚さで成膜される。
【００６６】
続いて、その上に磁化固定層用の膜６１′を成膜する（ステップＳ７２）。磁化固定層用の膜６１′は、本実施形態では、シンセティック型であり、例えばＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＲｕＲｈＭｎ等からなる厚さ５〜３０ｎｍ程度の反強磁性膜（ピン層用の膜）と、例えばＣｏＦｅ等からなる厚さ１〜５ｎｍ程度の第１の強磁性膜と、例えばＲｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｒｅ及びＣｕ等のうちの１つ又は２つ以上の合金からなる厚さ０.８ｎｍ程度の非磁性膜と、例えばＣｏＦｅ、ＣｏＦｅＳｉ、ＣｏＭｎＧｅ、ＣｏＭｎＳｉ、ＣｏＭｎＡｌ等からなる厚さ１〜３ｎｍ程度の第２の強磁性膜とを順次、スパッタリング法等によって成膜して形成される。望ましい実施形態においては、この磁化固定層用の膜６１′として、ＩｒＭｎが約７ｎｍの厚さ、その上にＣｏＦｅが約２ｎｍの厚さ、その上にＲｕが約０．８ｎｍの厚さ、その上にＣｏＦｅが約３ｎｍの厚さで成膜される。
【００６７】
次いで、磁化固定層用の膜６１′上に、厚さ０.５〜１ｎｍ程度のＡｌ、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｍｇ、Ｓｉ又はＺｎの酸化物よりなるトンネルバリア層用の膜６２′を成膜する（ステップＳ７３）。望ましい実施形態においては、このトンネルバリア層用の膜６２′として、Ａｌ２Ｏ３が約０．６ｎｍの厚さで成膜される。
【００６８】
次いで、トンネルバリア層用の膜６２′上に、例えばＣｏＦｅ、ＣｏＦｅＳｉ、ＣｏＭｎＧｅ、ＣｏＭｎＳｉ、ＣｏＭｎＡｌ等からなる厚さ１ｎｍ程度の高分極率膜と、例えばＮｉＦｅ等からなる厚さ１〜９ｎｍ程度の軟磁性膜とを順次、スパッタリング法等によって成膜し、磁化自由層（フリー層）用の膜６３′を形成する（ステップＳ７４）。望ましい実施形態においては、この磁化自由層用の膜６３′として、ＣｏＦｅが約１ｎｍの厚さ、その上にＮｉＦｅが約３ｎｍの厚さで成膜される。
【００６９】
次いで、例えばＴａ、Ｒｕ、Ｈｆ、Ｎｂ、Ｚｒ、Ｔｉ、Ｃｒ又はＷ等の非磁性導電材料からなり、１層又は２層以上からなる厚さ１〜１０ｎｍ程度の第１の上部金属層用の膜６４′をスパッタリング法等によって成膜する（ステップＳ７５）。望ましい実施形態においては、この第１の上部金属層用の膜６４′として、Ｔａが約５ｎｍの厚さで成膜される。図８（Ａ１）及び（Ａ２）はこの状態を示している。ただし、図８（Ａ１）は薄膜磁気ヘッドのＡＢＳと平行な断面を示しており、（Ａ２）は積層面の平面を示している。
【００７０】
次に、このように形成したＴＭＲ多層膜について、トラック幅方向の幅ＴＷを規定するパターニングを行う（ステップＳ７６）。まず、ＴＭＲ多層膜上にリフトオフ用のレジストパターンをなすマスク（図示なし）を形成し、このマスクを用いて、イオンミリング、例えばＡｒイオン等によるイオンビームエッチング、を行う。なお、このマスクは、図８（Ｂ２）におけるＭＡＳＫ１の部分が開口しているものに相当する。このミリングにより、図８（Ｂ１）に示すごとく、下から下部金属層６０、磁化固定層６１、トンネルバリア層６２、磁化自由層６３及び第１の上部金属層６４の積層構造を有するＴＭＲ積層体４３を得ることができる。
【００７１】
次いで、その上に例えばＡｌ２Ｏ３又はＳｉＯ２等の絶縁材料による厚さが３〜２０ｎｍ程度の絶縁層用の膜をスパッタリング法、ＩＢＤ（イオンビームデポジション）法等を用いて成膜し（ステップＳ７７）、その上に、磁区制御用バイアス層用の膜として、例えばＣｒによる厚さ３ｎｍ程度の下地層とＣｏを主とする材料、例えばＣｏＰｔ合金による厚さが６０〜９０ｎｍ程度の強磁性層用の膜とをスパッタリング法、ＩＢＤ法等を用いて成膜する（ステップＳ７８）。本実施形態では、バイアス保護層用の膜は成膜せず、その代わりに、反強磁性層用の膜を充分に厚く成膜する。望ましい実施形態においては、この絶縁層用の膜としてＡｌ２Ｏ３が約１０ｎｍの厚さで成膜され、その上に磁区制御用バイアス層の下地層としてＣｒが約３ｎｍの厚さで成膜され、その上に磁区制御用バイアス層の強磁性層用の膜としてＣｏＰｔが約７５ｎｍの厚さで成膜される。
【００７２】
その後、マスクを剥離することによってリフトオフする（ステップＳ７９）。図８（Ｂ１）及び（Ｂ２）はこの状態を示している。ただし、図８（Ｂ１）は薄膜磁気ヘッドのＡＢＳと平行な断面（Ｂ１−Ｂ１線断面）を示しており、（Ｂ２）は積層面の平面を示している。図８（Ｂ１）から分かるように、ＴＭＲ積層体４３の側面及び下部電極層４２の上に、絶縁層６５及び磁区制御バイアス層８６′が積層される。
【００７３】
次に、このように形成したＴＭＲ積層体４３について、トラック幅方向とは垂直方向のハイト方向の幅を規定するパターニングを行う（ステップＳ８０）。まず、ＴＭＲ積層体４３の第１の上部金属層６４上及び磁区制御バイアス層８６′上にリフトオフ用のレジストパターンをなすマスク（図示なし）を形成し、このマスクを用いて、イオンミリング、例えばＡｒイオン等によるイオンビームエッチング、を行う。なお、このマスクは、図８（Ｃ２）におけるＭＡＳＫ２の部分のみが覆われているものに相当する。このミリングにより、ＴＭＲ積層体４３のマスクによって覆われていない部分はそのほとんどが除去されるが、磁区制御バイアス層８６′の部分はこれが厚いため、ほとんど残っている。
【００７４】
次いで、その上に例えばＡｌ２Ｏ３又はＳｉＯ２等の絶縁材料による厚さが６０ｎｍ程度の絶縁層用の膜をスパッタリング法、ＩＢＤ（イオンビームデポジション）法等を用いて成膜し（ステップＳ８１）、その上に、平坦化ストップ膜用の膜として、例えばＴａによる厚さ５ｎｍ程度の膜をスパッタリング法、ＩＢＤ法等を用いて成膜する（ステップＳ８２）。望ましい実施形態においては、この絶縁層用の膜としてＡｌ２Ｏ３が約６０ｎｍの厚さで成膜され、平坦化ストップ膜用の膜としてＴａが約５ｎｍの厚さで成膜される。
【００７５】
その後、マスクを剥離することによってリフトオフする（ステップＳ８３）。図８（Ｃ１）及び（Ｃ２）はこの状態を示している。ただし、図８（Ｃ１）は薄膜磁気ヘッドのＡＢＳと垂直な断面（Ｃ１−Ｃ１線断面）を示しており、（Ｃ２）は積層面の平面を示している。図８（Ｃ１）から分かるように、ＴＭＲ積層体４３のハイト方向の前後及び下部電極層４２の上に、絶縁層６８及び平坦化ストップ膜６９が積層される。
【００７６】
次いで、ＣＭＰ等により表面を平坦化する（ステップＳ８４）。この平坦化処理においては、ウエハのほぼ全体を覆っている平坦化ストップ膜６９を利用して処理を停止する。図８（Ｄ１）及び（Ｄ２）は平坦化された状態を示している。ただし、図８（Ｄ１）は薄膜磁気ヘッドのＡＢＳと平行な断面を示しており、（Ｄ２）は薄膜磁気ヘッドのＡＢＳと垂直な断面を示している。図８（Ｄ１）から分かるように、磁区制御バイアス層８６′の一部が除去され、表面が平坦な磁区制御バイアス層８６及び第１の上部金属層６４となっている。
【００７７】
その後、ＴＭＲ積層体４３の第１の上部金属層６４上及び磁区制御バイアス層８６上に、これらを連続して覆うように、例えばＲｕによる厚さ６ｎｍ程度の第２の上部金属層７０をスパッタリング法等を用いて形成する（ステップＳ８５）。望ましい実施形態においては、この第２の上部金属層７０としてＲｕが約６ｎｍの厚さで成膜される。なお、第２の上部金属層７０を成膜する前に、平坦化ストップ膜６９を除去するようにしても良い。
【００７８】
次いで、この第２の上部金属層７０上に上部シールド層を兼用する上部電極層４５を形成する（ステップＳ８６）。上部電極層４５は、例えばフレームめっき法等によって、例えばＮｉＦｅ、ＣｏＦｅ、ＦｅＮｉＣｏ、ＦｅＡｌＳｉ、ＦｅＮ、ＦｅＺｒＮ、ＦｅＴａＮ、ＣｏＺｒＮｂ、ＣｏＺｒＴａ等の金属磁性材料を厚さ０.１〜３μｍ程度に積層することによって形成される。望ましい実施形態においては、この上部電極層４５としてＮｉＦｅが約２ｎｍの厚さで成膜される。図８（Ｅ１）及び（Ｅ２）はこの状態を示している。ただし、図８（Ｅ１）は薄膜磁気ヘッドのＡＢＳと平行な断面を示しており、（Ｅ２）は薄膜磁気ヘッドのＡＢＳと垂直な断面を示している。
【００７９】
本実施形態の一変更態様においては、ステップＳ８３のリフトオフ処理を行うことなく、ステップＳ８４のＣＭＰ等の平坦化処理を行い、マスク及びその上に積層されている層を平坦化と同時に除去する。本実施形態の他の変更態様においては、平坦化ストップ膜を形成することなくＣＭＰ等の平坦化処理が行われる。
【００８０】
なお、ＴＭＲ積層体４３における磁化固定層、バリア層及び磁化自由層からなる感磁部を構成する各膜の態様は、以上に述べたものに限定されることなく、種々の材料及び膜厚が適用可能である。例えば、磁化固定層においては、反強磁性膜を除く３つの膜からなる３層構造の他に、強磁性膜からなる単層構造又はその他の層数の多層構造を採用することもできる。さらに、磁化自由層においても、２層構造の他に、高分極率膜の存在しない単層構造、又は磁歪調整用の膜を含む３層以上の多層構造を採用することも可能である。またさらに、感磁部において、磁化固定層、バリア層及び磁化自由層が、逆順に、即ち、磁化自由層、バリア層、磁化固定層の順に積層されていてもよい。ただし、この場合、磁化固定層内の反強磁性膜は最上の位置となる。
【００８１】
このように本実施形態によれば、ステップＳ８０のハイト方向の幅を規定するパターニング処理より後であり、ステップＳ８５の第２の上部金属層７０を形成する前の工程で、表面の平坦化処理が行われるため、ワイド型磁区制御用バイアス層８６を有する構成であっても、その上部を除去して第２の上部金属層７０及びその上の上部電極層４５を積層する上表面を平坦にすることができる。その結果、平坦性の良好な上部電極層４５を形成することができるから、高記録密度化によりリードギャップが狭くなった場合にも、ＭＲ出力の不安定性のない出力安定性の優れたＭＲ読出しヘッド素子を有する薄膜磁気ヘッドを提供することができる。また、本実施形態では、バイアス保護層が成膜されていないため、平坦化処理後にその一部が残ってしまうような不都合は生じない。
【００８２】
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【図面の簡単な説明】
【００８３】
【図１】ワイド型磁区制御用バイアス層を有するＭＲ読出しヘッド素子の積層面を表す平面図である。
【図２】ナロー型磁区制御用バイアス層を有するＭＲ読出しヘッド素子の積層面を表す平面図である。
【図３】本発明の一実施形態として薄膜磁気ヘッドの製造工程を説明するフロー図である。
【図４】図３の実施形態によって製造される薄膜磁気ヘッドの構成を概略的に示す断面図である。
【図５】図３の製造工程において、読出しヘッド素子の製造工程を詳しく説明するフロー図である。
【図６】図５の製造工程を説明する工程断面図である。
【図７】本発明の他の実施形態の製造工程において、読出しヘッド素子の製造工程を詳しく説明するフロー図である。
【図８】図７の製造工程を説明する工程断面図である。
【符号の説明】
【００８４】
１０、１０′  ＭＲ積層体
１１、１１′、６６、８６、８６′  磁区制御用バイアス層
４０  基板
４１  下地絶縁層
４２  下部電極層
４３  ＴＭＲ積層体
４４、４７、６５、６８  絶縁層
４５  上部電極層
４６  非磁性中間層
４８  バッキングコイル層
４９  バッキングコイル絶縁層
５０  主磁極層
５１  絶縁ギャップ層
５２  書込みコイル層
５３  書込みコイル絶縁層
５４  補助磁極層
５５  保護層
６０  下部金属層
６０′  下部金属層用の膜
６１  磁化固定層
６１′  磁化固定層用の膜
６２  バリア層
６２′  バリア層用の膜
６３  磁化自由層
６３′  磁化自由層用の膜
６４  第１の上部金属層
６４′  第１の上部金属層用の膜
６７  バイアス保護層
６９  平坦化ストップ膜
７０  第２の上部金属層
【図１】
2008084373.tif 000003
【図２】
2008084373.tif 000004
【図３】
2008084373.tif 000005
【図４】
2008084373.tif 000006
【図５】
2008084373.tif 000007
【図６】
2008084373.tif 000008
【図７】
2008084373.tif 000009
【図８】
2008084373.tif 000010