(57)【要約】【課題】素子分離膜のEFH変化を抑えることで、たとえばゲート形成時のエッチング工程でアクティブアタックが発生するのを抑えるのに有効なフラッシュメモリ素子の製造方法を提供する。【解決手段】  半導体基板１００上の活性領域にトンネル絶縁膜１０２と電荷格納膜を形成し、その電荷格納膜の間の空間が満たされるように第１，第２の絶縁膜１０８，１１４上に第３の絶縁膜１１６を形成する。その第３の絶縁膜１１６の高さが低くなるようにエッチングを実施することで、素子分離膜のEFHの変化を抑えるように改善する。その結果、たとえばゲート形成時のエッチング工程でアクティブアタックが発生するのを抑える。【選択図】    図１Ｈ
2008141157.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の活性領域にトンネル絶縁膜および電荷格納膜を形成するとともに、素子分離領域にトレンチを形成する工程と、
前記トレンチの一部が満たされるように第１の絶縁膜を形成する工程と、
前記トレンチが満たされるように前記第１の絶縁膜の上部に第２の絶縁膜を形成する工程と、
前記電荷格納膜の側壁と前記トレンチの一部にのみ残留するように前記第１および第２の絶縁膜を除去する工程と、
前記電荷格納膜の間の空間が満たされるように前記第１および第２の絶縁膜の上部に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の高さが低くなるように前記第３の絶縁膜をエッチングする工程と、
を含むことを特徴とするフラッシュメモリ素子の製造方法。
【請求項２】
前記第１の絶縁膜を形成する前にさらに、
前記トレンチの側壁および底面を酸化させるために熱酸化工程を実施する工程を含むことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項３】
前記熱酸化工程時に30Å〜100Åの厚さの酸化膜を形成することを特徴とする請求項２に記載のフラッシュメモリ素子の製造方法。
【請求項４】
前記第１の絶縁膜は、高密度プラズマ酸化膜で形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項５】
前記第１の絶縁膜は、前記トレンチの側壁部分には30Å〜200Åの厚さで形成し、前記トレンチの下部領域には300Å〜2000Åの厚さで形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項６】
前記第２の絶縁膜は、SOG系列の酸化物で形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項７】
前記第１の絶縁膜と第２の絶縁膜は、湿式クリーニング工程で除去することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項８】
前記湿式クリーニング工程時にHF系列の溶液で除去することを特徴とする請求項７に記載のフラッシュメモリ素子の製造方法。
【請求項９】
前記第２の絶縁膜は、前記トンネル絶縁膜の下に200Å〜1000Åの厚さで残留させることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１０】
前記湿式クリーニング工程時にエッチング速度を前記第１の絶縁膜と比較して前記第２の絶縁膜がさらに速くエッチングされるようにすることを特徴とする請求項７に記載のフラッシュメモリ素子の製造方法。
【請求項１１】
前記第３の絶縁膜は、高密度プラズマ酸化膜とSOG系列の酸化物が積層された構造で形成されることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１２】
前記高密度プラズマ酸化膜は、前記トレンチの側壁部分には30Å〜200Åの厚さで形成し、前記トレンチの下部領域には前記第２の絶縁膜の上部から300Å〜2000Åの厚さで形成することを特徴とする請求項１１に記載のフラッシュメモリ素子の製造方法。
【請求項１３】
前記第３の絶縁膜の除去工程時にセル領域の前記トレンチ内に満たされた前記第３の絶縁膜のみ除去することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１４】
前記第３の絶縁膜は、湿式クリーニング工程で除去することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１５】
前記湿式クリーニング工程時にエッチング速度を前記高密度プラズマ酸化膜と比較して前記SOG系列の酸化物がさらに速くエッチングされるようにすることを特徴とする請求項１１または１４に記載のフラッシュメモリ素子の製造方法。
【請求項１６】
前記第３の絶縁膜は、HF系列の溶液で除去することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１７】
前記第３の絶縁膜の除去工程によって素子分離膜のEFHを調節することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に素子分離膜の実効膜厚ともいうべきEFH(Effective Field Height)変化改善に係るフラッシュメモリ素子の製造方法に関するものである。
【背景技術】
【０００２】
素子がますます微小化されるに伴い、60nm以下のフラッシュメモリ素子を製造する過程で、フローティングゲートをSTI(Shallow Trench Isolation)工程において形成する際、EFHを調節するために素子分離膜がリセス(recess)される。その素子分離膜のリセス程度によってフローティングゲートを囲む誘電体膜の表面積が変化する。したがって、素子分離膜のEFHでは化学的機械的研磨(Chemical Mechanical Polishing:ＣＭＰ)法を用い、ハードマスク膜を除去するための湿式クリーニング工程(wet cleaning)、素子分離膜上部をリセスするための湿式クリーニング工程といった複数の工程を実施しなければならない。そのため、工程変化の分布が大きくなり、素子の特性に影響を及ぼす。
【０００３】
上記のように、フローティングゲートを囲む誘電体膜の表面積が変化すると、フローティングゲートとコントロールゲートとのカップリング比が変わり、プログラムの速度を変化させる。さらには、キャパシタンスが増加して干渉の変化とサイクリングによってしきい値電圧(Threshold Voltage; Vt)がシフトするといった素子動作と性能に影響する。
【０００４】
ところで、素子分離膜のEFHを調節する理由は、ゲート形成工程時に周辺領域の低電圧領域で発生するアクティブアタック(active attack)を防止するためである。アクティブアタックは、セル領域と周辺領域における素子分離膜のEFHを同一にすると、低電圧領域のSTIプロファイルとゲートを形成するエッチング工程時にそれらのパターンサイズの差でローディング効果が発生し、素子分離膜がリセスされる量の差で発生する。そのようにゲート形成時のエッチング工程でアクティブアタックが発生する原因として以下が考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
周辺領域のSTIエッチング工程時、トンネル絶縁膜のエッチングターゲットは、絶縁膜の厚さが最も厚い周辺領域の高電圧領域に形成されたゲート絶縁膜の厚さで決定される。すなわち、トンネル絶縁膜の厚さが低い低電圧領域ではエッチング時にそのトンネル絶縁膜が全てエッチングされ、また半導体基板がエッチングされ過ぎてトレンチの上部コーナー部分が傾斜したプロファイルでもって形成される。そうしたトレンチの上部コーナー部分の斜面プロファイルは、フローティングゲートの側面よりも外側に突出するため、ゲートを形成するエッチング工程時に素子分離膜の上部が一部損失してしまう。そうした素子分離膜の損失によってアクティブが露出してアクティブアタックが発生するのである。近年、かかるアクティブアタックを防止するために、セル領域と周辺領域の素子分離膜のEFHを互いに異なるようにする研究がなされている。
【０００６】
以上に鑑み、本発明の目的は、素子分離膜のEFH変化を抑えることで、たとえばゲート形成時のエッチング工程でアクティブアタックが発生するのを抑えるのに有効なフラッシュメモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明の代表的なフラッシュメモリ素子の製造方法は、半導体基板上の活性領域にトンネル絶縁膜および電荷格納膜を形成するとともに、素子分離領域にトレンチを形成する工程と、前記トレンチの一部が満たされるように第１の絶縁膜を形成する工程と、前記トレンチが満たされるように前記第１の絶縁膜の上部に第２の絶縁膜を形成する工程と、前記電荷格納膜の側壁と前記トレンチの一部にのみ残留するように前記第１および第２の絶縁膜を除去する工程と、前記電荷格納膜の間の空間が満たされるように前記第１および第２の絶縁膜の上部に第３の絶縁膜を形成する工程と、前記第３の絶縁膜の高さが低くなるように前記第３の絶縁膜をエッチングする工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明のフラッシュメモリ素子の製造方法によれば、半導体基板上の活性領域にトンネル絶縁膜および電荷格納膜を形成し、その電荷格納膜の間の空間が満たされるように第１，第２の絶縁膜上に第３の絶縁膜を形成して、その第３の絶縁膜の高さが低くなるようにエッチングを実施することで、いわゆる素子分離膜のEFHを調節してそのEFHの変化を抑えるように改善できる。その結果、たとえばゲート形成時のエッチング工程でアクティブアタックが発生するのを抑えるのに有効である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係るフラッシュメモリ素子の製造方法の好適な実施形態について図面を参照して詳細に説明する。
【００１０】
図１Ａ〜図１Ｈは、本実施形態の製造工程を順に示す素子の断面図であり、セル領域で発生する素子分離膜のEFHが変化するのを改善することを骨子としている。なお、以下の説明ではセル領域にのみを限定してその工程が示されてはいるが、周辺領域においても同一工程を適用することができる。
【００１１】
まず、図１Ａに示すように、半導体基板(100)の上部に酸化物でトンネル絶縁膜(102)を形成し、ポリシリコン膜でフローティングゲート用の第１の導電膜(104)を順次形成して、さらにその第１の導電膜(104)の上部にハードマスク膜を形成する。ハードマスク膜はバッファ絶縁膜(106)と第１の絶縁膜(108)との積層構造でもって形成される。バッファ絶縁膜(106)は酸化物で形成し、第１の絶縁膜(108)は窒化物で形成する。次いで、写真及び現像工程にてハードマスク膜と、第１の導電膜(104)と、トンネル絶縁膜(102)および半導体基板(100)の一部をエッチングし、素子分離用のトレンチ(110)を形成する。
【００１２】
つぎに、図１Ｂに示すように、トレンチ(110)を含む半導体基板(100)の表面に側壁絶縁膜(112)を熱酸化工程を用いて30Å〜100Åの厚さで形成する。
【００１３】
つぎに、図１Ｃに示すように、側壁絶縁膜(112)の表面に第２の絶縁膜(114)を形成する。この第２の絶縁膜(114)は、高密度プラズマ(High Density Plasma; HDP)酸化膜を利用してトレンチ(110)の側壁部分は30Å〜200Åの厚さで形成し、トレンチ(110)の下部領域は300Å〜2000Åの厚さで形成する。
【００１４】
つぎに、図１Ｄに示すように、トレンチ(110)が満たされるようにトレンチ(110)を含む半導体基板(100)の上部に第３の絶縁膜(116)をSOG(Spin on Glass)系列の酸化物で形成する。
【００１５】
つぎに、図１Ｅに示すように、ハードマスク膜の上部が露出されるまでＣＭＰ工程を実施して第３の絶縁膜(116)と、第２の絶縁膜(114)と、そして側壁絶縁膜(112)を除去する。湿式工程ではトレンチ(110)の内部に残留する第３の絶縁膜(116)を除去する。その際、第３の絶縁膜(116)はHF系列の溶液で除去するが、トンネル絶縁膜(102)の下に200Å〜1000Åの厚さで残留させる。第３の絶縁膜(116)の除去工程時にトレンチ(110)の上部と側面の側壁絶縁膜(112)と第２の絶縁膜(114)も除去し、第１の導電膜(104)の側面に一定の高さで残留させる。この時、湿式クリーニング工程時にエッチング速度を側壁絶縁膜(112)に比べて第２の絶縁膜(114)がさらに速くエッチングされるようにし、第２の絶縁膜(114)に比べて第3の絶縁膜(116)がさらに速くエッチングされるようにする。
【００１６】
つぎに、図１Ｆに示すように、トレンチ(110)の表面に第４の絶縁膜(118)を形成する。この第４の絶縁膜(118)は高密度プラズマ(HDP)酸化膜を利用してトレンチ(110)の側壁部分に30Å〜200Åの厚さで形成し、トレンチ(110)の下部領域には第3の絶縁膜(116)の上部から300Å〜2000Åの厚さで形成する。その後、トレンチ(110)が満たされるようにトレンチ(110)を含む半導体基板(100)の上部に第５の絶縁膜(120)をSOG系列の酸化物で形成する。
【００１７】
つぎに、図１Ｇに示すように、ハードマスク膜の上部が露出されるまでＣＭＰ工程を実施し、第５の絶縁膜(120)と第４の絶縁膜(118)を除去して素子分離膜(122)を形成する。この素子分離膜(122)を形成することで活性領域と素子分離領域が決定される。
【００１８】
そして、図１Ｈに示すように、セル領域を露出し、周辺領域をクローズ(close)するフォトレジストパターンを半導体基板(100)の上部に形成する。その後、湿式クリーニング工程でセル領域のトレンチ(110)内に満たされた第５の絶縁膜(120)と第４の絶縁膜(118)の一部を除去して素子分離膜(122)の実効膜厚ともいうべきEFHを調節する。
【００１９】
かかるEFH調節時、第５の絶縁膜(120)と第４の絶縁膜(118)はHF系列の溶液で除去するが、第１の導電膜(104)の側面に形成された側壁絶縁膜(112)と、第２の絶縁膜(114)と、そして第４の絶縁膜(118)の高さが素子分離膜(122)の高さより高く形成されるように調節する。
【００２０】
そのように第１の導電膜(104)の側面に形成された側壁絶縁膜(112)と、第２の絶縁膜(114)と、第４の絶縁膜(118)のそれぞれ高さが素子分離膜(122)の高さよりも高く形成されるように調節することで、アクティブ領域がアタックされなくなる。
【００２１】
湿式クリーニング工程時、エッチング速度を第４の絶縁膜(118)と比べて第５の絶縁膜(120)がさらに速めることで、第５の絶縁膜(120)と第４の絶縁膜(118)の除去工程時にハードマスク膜も除去される。それによって、セル領域と周辺領域の素子分離膜(122)のEFHが相違するように形成される。
【００２２】
その後、周辺領域に形成されたフォトレジストパターンを除去する。除去後、第１の導電膜(104)と素子分離膜(122)を含む半導体基板(100)の上部に誘電体膜(124)およびコントロールゲート用の第２の導電膜(126)をポリシリコン膜で形成する。
【００２３】
以上から理解されるように、本実施形態のフラッシュメモリ素子の製造方法によれば、湿式クリーニング工程にて素子分離膜(122)のEFHを調節することで、その素子分離膜(122)のEFHが変化するのを抑えて改善できる。素子分離膜(122)のEFHが変化するのを改善することで、素子の特性であるプログラム速度が変化するのを抑え、またキャパシタンスが増加して干渉を変化させ、さらにはサイクリングによってしきい値電圧がシフト(shift)してしまうのを改善できる。
【００２４】
加えて、第１の導電膜(104)の側面に残留する側壁絶縁膜(112)と、第２の絶縁膜(114)と、第４の絶縁膜(118)の高さを一定に調節し、素子分離膜(122)の高さよりも高く形成する。そうした調節によって活性領域がアタックを受けることなく、フローティングゲート(104)と誘電体膜(124)の接触面積が一定になる。その結果、カップリング比を一定に維持することができる。
【００２５】
ここで、本実施形態によるフラッシュメモリ素子の製造方法の効果を以下にまとめる。
【００２６】
第１に、湿式クリーニング工程にて素子分離膜のEFHを調節することで、その素子分離膜のEFH変化を抑えるように改善できる。第２に、素子分離膜のEFHの変化を改善して、素子の特性であるプログラム速度の変化、キャパシタンスの増加による干渉の変化およびサイクリングのためによるしきい値電圧が変化するのを抑える。第３に、第１の導電膜の側面に残留する側壁絶縁膜、第２及び第４の絶縁膜の高さを一定に調節し、素子分離膜の高さより高く形成されるように調節することで、活性領域がアタックを受けることなく、フローティングゲートと誘電体膜の接触面積を一定にすることができる。第４に、フローティングゲートと誘電体膜の接触面積を一定にすることで、カップリング比を一定に維持可能となる。
【００２７】
以上、本発明についてその好適な実施形態を説明したが、本発明はそうした実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内でその他の実施形態、応用例、変形例、そしてそれらの組み合わせも可能である。
【図面の簡単な説明】
【００２８】
【図１Ａ】本発明によるフラッシュメモリ素子の製造方法の好適な実施形態においてその工程を示す素子の断面図。
【図１Ｂ】同実施形態における次工程を示す素子の断面図。
【図１Ｃ】同実施形態における次工程を示す素子の断面図。
【図１Ｄ】同実施形態における次工程を示す素子の断面図。
【図１Ｅ】同実施形態における次工程を示す素子の断面図。
【図１Ｆ】同実施形態における次工程を示す素子の断面図。
【図１Ｇ】同実施形態における次工程を示す素子の断面図。
【図１Ｈ】同実施形態における次工程を示す素子の断面図。
【符号の説明】
【００２９】
100   半導体基板
102   トンネル絶縁膜
104   第１の導電膜
106   バッファ絶縁膜
108   第１の絶縁膜
110   トレンチ
112   側壁絶縁膜
114   第２の絶縁膜
116   第３の絶縁膜
118   第４の絶縁膜
120   第５の絶縁膜
122   素子分離膜
124   誘電体膜
126   第２の導電膜
【図１Ａ】
2008141157.tif 000003
【図１Ｂ】
2008141157.tif 000004
【図１Ｃ】
2008141157.tif 000005
【図１Ｄ】
2008141157.tif 000006
【図１Ｅ】
2008141157.tif 000007
【図１Ｆ】
2008141157.tif 000008
【図１Ｇ】
2008141157.tif 000009
【図１Ｈ】
2008141157.tif 000010