(57)【要約】【課題】様々な電位の電圧転送を可能とし、適正な回路動作を実現する。【解決手段】インバータ３４は、高電圧ＭＶＤＤ、低電圧ＭＶＳＳの間にチャネル方向に直列にＮ型トランジスタＮ３、Ｐ型トランジスタＰ１、Ｎ型トランジスタＮ２、Ｎ型トランジスタＮ１を順次接続して構成され、前段のインバータ３２の出力をＮ型トランジスタＮ３のゲート端子に入力し、前段のインバータ３３の出力をＰ型トランジスタＰ１のゲート端子とＮ型トランジスタＮ１のゲート端子に入力し、さらにＮ型トランジスタＮ２のゲート端子にバイアス電圧ＢＩＡＳＨを入力している。そして、電圧信号の転送時にＮ型トランジスタのゲート電圧を高電圧、Ｐ型トランジスタのゲート電圧を低電圧とし、また、電圧信号の非転送時にＮ型トランジスタのゲート電圧をＧＮＤレベル、Ｐ型トランジスタのゲート電圧を中間電圧にする。【選択図】図１
2008141235.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が２次元方向に配列された画素アレイ部と、
前記画素アレイ部から各画素の信号を読み出して画像信号に変換して出力する駆動制御手段と、
前記画素アレイ部または駆動制御手段で利用される所定の転送電圧を出力する１または複数の転送回路とを有し、
前記転送回路は、転送電圧に接続された第一のＮ型トランジスタと、前記第一のＮ型トランジスタとチャネル方向に直列に接続された第一のＰ型トランジスタとを有し、
前記転送電圧の転送時に、前記第一のＮ型トランジスタのゲート電圧を第一の高電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第一の低電圧レベルに設定し、
前記転送電圧の非転送時に、前記第一のＮ型トランジスタのゲート電圧を第二の低電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第二の高電圧レベルに設定する、
ことを特徴とする固体撮像装置。
【請求項２】
前記第一の高電圧レベルは転送電圧より高いことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第二の高電圧レベルは前記第一の高電圧レベルより低いことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記第二の低電圧レベルは前記第一の低電圧レベルより高いことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記第二の高電圧レベルと前記第一の低電圧レベルの電位差がトランジスタの耐圧を超えないことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記第一の高電圧レベルと前記第二の低電圧レベルの電位差がトランジスタの耐圧を超えないことを特徴とする請求項１記載の固体撮像装置。
【請求項７】
被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の受光部に被写体像を結像させる撮像光学系と、前記撮像光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、撮像信号を生成する信号処理部と、前記信号処理部によって生成された撮像信号を記録する記録部と、前記信号処理部によって生成された撮像信号を出力する出力部と、撮像動作を制御するための各種信号を入力する操作部と有し、
前記固体撮像装置は、
複数の画素が２次元方向に配列された画素アレイ部と、
前記画素アレイ部から各画素の信号を読み出して画像信号に変換して出力する駆動制御手段と、
前記画素アレイ部または駆動制御手段で利用される所定の転送電圧を出力する１または複数の転送回路とを有し、
前記転送回路は、転送電圧に接続された第一のＮ型トランジスタと、前記第一のＮ型トランジスタとチャネル方向に直列に接続された第一のＰ型トランジスタとを有し、
前記転送電圧の転送時に、前記第一のＮ型トランジスタのゲート電圧を第一の高電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第一の低電圧レベルに設定し、
前記転送電圧の非転送時に、前記第一のＮ型トランジスタのゲート電圧を第二の低電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第二の高電圧レベルに設定する、
ことを特徴とする撮像装置。
【請求項８】
前記第一の高電圧レベルは転送電圧より高いことを特徴とする請求項７記載の撮像装置。
【請求項９】
前記第二の高電圧レベルは前記第一の高電圧レベルより低いことを特徴とする請求項７記載の撮像装置。
【請求項１０】
前記第二の低電圧レベルは前記第一の低電圧レベルより高いことを特徴とする請求項７記載の撮像装置。
【請求項１１】
前記第二の高電圧レベルと前記第一の低電圧レベルの電位差がトランジスタの耐圧を超えないことを特徴とする請求項７記載の撮像装置。
【請求項１２】
前記第一の高電圧レベルと前記第二の低電圧レベルの電位差がトランジスタの耐圧を超えないことを特徴とする請求項７記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電圧信号を所望の電位に制御して転送し、画素信号の読み出しや信号処理を行う固体撮像装置及び撮像装置に関する。
【背景技術】
【０００２】
従来より、各種のトランジスタ回路を作製する場合において、トランジスタのゲート耐圧を保障することが必要である。そして、デジタル回路に使用するトランジスタに対しては、プロセスの進捗に対して、電源電圧を低減することにより、トランジスタのゲート耐圧を保障している。
しかし、メモリやＣＭＯＳイメージセンサ等を始めとするアナログ回路においては、電圧の低減が難しい回路も少なくない。
【０００３】
図６は通常のインバータを用いたドライバ回路の一例を示す回路図である。
また、図９は以下の説明で用いる各種電圧値の具体例を示す説明図である。
ここで従来の回路説明に先立ち、図９に示す電圧値について説明する。
まず、ＡＶＤＤはアナログ電源電圧を示しており、トランジスタの耐圧に相当し、例えば、３Ｖとする。
また、ＭＶＤＤは中間電位を示しており、転送したい電圧である。
また、ＤＶＤＤはデジタル電源電圧を示しており、例えば、１．８Ｖとする。
また、ＶＳＳはグランド電源電圧（０Ｖ）を示しており、ＭＶＳＳは、マイナス電源電圧を示しており、例えば、−１Ｖとする。ＡＶＤＤ−ＭＶＳＳで耐圧を保障できなくなる。
また、ＢＩＡＳＨは耐圧保障のためのバイアス電圧であり、ＢＩＡＳＨ−ＭＶＳＳがＡＶＤＤとなるようにしたい電圧である。ＤＶＤＤで代用できる。
また、ＢＩＡＳＬは耐圧保障のためのバイアス電圧であり、ＶＳＳ以上の電圧でよく、ＶＳＳで代用できる。
【０００４】
次に、図６に示す回路の構成について説明する。
図示のように、この回路は、入力電圧ＩＮのレベルを切り換えるレベルシフト回路１００の出力に直列に２段のインバータ１１０、１２０を接続したものであり、ここでは、後段のインバータ１２０を用いて、この回路の電圧関係について説明する。
このインバータ１２０は、高電圧ＡＶＤＤと低電圧ＭＶＳＳとの間にチャネル方向に直列にＰ型トランジスタＰ１（閾値ＶｔｈＰ）とＮ型トランジスタＮ１（閾値ＶｔｈＮ）を接続したものであり、前段のインバータ１１０からの入力電圧ＩＮＨをＰ型トランジスタＰ１のゲート端子とＮ型トランジスタＮ１のゲート端子に入力し、両トランジスタＰ１、Ｎ１のドレインを出力ノードＯＵＴとしている。
【０００５】
上述したように、ＡＶＤＤはトランジスタのゲート耐圧相当の電圧、例えば３Ｖとする。また、ＭＶＳＳは負電圧、例えば−１Ｖとする。
例えば、レベルシフト回路１００の入力ＩＮが、“Ｈ”の場合、インバータ１２０の入力ＩＮＨは−１Ｖとなり、出力ＯＵＴは３Ｖとなるため、ゲート−ドレイン間の電圧ＶＧＤＰ／ＶＧＤＮは、４Ｖとなり、ゲート耐圧をオーバーしてゲート破壊を起こす可能性があり、信頼性上問題となる。
そこで、このような問題を解決するために、以下のような回路的に電位を低減する工夫がなされる。
【０００６】
図７は耐圧を保障する回路方式のドライバ回路の一例を示す回路図である。
図示のように、この回路は、レベルシフト回路２００の出力にＤＶＤＤ、ＭＶＳＳで動作するインバータ２１０と、ＡＶＤＤ、ＭＶＳＳで動作するインバータ２２０とを直列に接続し、これらインバータ２１０、２２０の出力とバイアス電圧ＢＩＡＳＨを後段のインバータ２３０のゲート電圧として用いる構成である。
インバータ２３０は、高電圧ＭＶＤＤと低電圧ＭＶＳＳとの間にチャネル方向に直列に４つのＮ型トランジスタＮ３、Ｎ４、Ｎ２、Ｎ１を順次接続したものであり、Ｎ型トランジスタＮ３のゲート端子にインバータ２２０の出力を入力し、Ｎ型トランジスタＮ４のゲート端子にバイアス電圧ＢＩＡＳＨを入力し、Ｎ型トランジスタＮ２のゲート端子にバイアス電圧ＢＩＡＳＨを入力し、Ｎ型トランジスタＮ１のゲート端子にインバータ２１０の出力を入力し、トランジスタＮ４、Ｎ２のドレインを出力ノードＯＵＴとしている。
【０００７】
このような回路では、Ｎ型トランジスタＮ１の耐圧を保障するため、そのゲート電圧をデジタル電源ＤＶＤＤ、ＭＶＳＳでドライブする。また、Ｎ型トランジスタＮ２のゲートにＢＩＡＳＨ電圧（例えば、デジタル電源ＤＶＤＤ）を入力することで、Ｎ型トランジスタＮ１のドレイン電圧はＢＩＡＳＨ−ＶｔｈＮ以上にはならないので、ゲート耐圧を保障できる。
また、高電圧側となるＭＶＤＤを転送するため、Ｎ型トランジスタＮ３、Ｎ４を直列接続している。ここで、Ｎ型トランジスタＮ４のゲート端子にはバイアス電圧ＢＩＡＳＨを入力している。
ただし、この方式で転送できるＭＶＤＤ電圧は、バイアス電圧ＢＩＡＳＨ−ＶｔｈＮまでとなる。
例えば、ＢＩＡＳＨにデジタル電源ＤＶＤＤを入力し、この電圧が１．８Ｖとし、ＶｔｈＮが１Ｖとすると、転送できる電圧は、０．８Ｖまでとなる。
【０００８】
さらにＭＶＤＤが高い場合は、例えば図８に示すような回路構成をとる。
図示のように、この回路は、レベルシフト回路３００の２つの出力にＡＶＤＤ、ＶＳＳで動作するインバータ３１０と、ＤＶＤＤ、ＭＶＳＳで動作するインバータ３２０とを並列に接続し、これらインバータ３１０、３２０の出力と２つのバイアス電圧ＢＩＡＳＬ、ＢＩＡＳＨを後段のインバータ３３０のゲート電圧として用いる構成である。
インバータ３３０は、高電圧ＭＶＤＤと低電圧ＭＶＳＳとの間にチャネル方向に直列に２つのＰ型トランジスタＰ１、Ｐ２と２つのＮ型トランジスタＮ２、Ｎ１を順次接続したものであり、Ｐ型トランジスタＰ１のゲート端子にインバータ３１０の出力を入力し、Ｐ型トランジスタＰ２のゲート端子にバイアス電圧ＢＩＡＳＬを入力し、Ｎ型トランジスタＮ２のゲート端子にバイアス電圧ＢＩＡＳＨを入力し、Ｎ型トランジスタＮ１のゲート端子にインバータ３２０の出力を入力し、トランジスタＰ２、Ｎ２のドレインを出力ノードＯＵＴとしている。
ただし、この方式で転送できるＭＶＤＤ電圧は、バイアス電圧ＢＩＡＳＬ＋ＶｔｈＰより高い電圧となる。例えば、ＢＩＡＳＬにＧＮＤレベル（０Ｖ）ＶＳＳを入力し、ＶｔｈＰが１．５Ｖとすると、転送できる電圧は１．５Ｖ以上となる。
このような構成において、転送したい電圧が多数有る場合には、図７や図８の構成を組み合わせて様々な電圧を転送することができる。
（例えば特許文献１参照）。
【特許文献１】特開平２−３０２０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来技術において、図７や図８の構成を組み合わせても、カバーできない転送電位の範囲が生じてしまい、例えば、１Ｖ程度の中間電位を転送したい場合でも適正に転送できないことになる。
この結果、例えばＣＭＯＳイメージセンサにおいて、画素トランジスタの動作を制御する各種のパルスを適正な電位に制御する必要があり、また、ＣＣＤイメージセンサにおいて、ＣＣＤの転送パルスを適正な電位に制御する必要があり、これらの制御に必要な転送電位を得られない場合には、イメージセンサの動作の信頼性の向上や省力化にとって障害となる場合がある。
【００１０】
そこで本発明は、様々な電位の電圧転送を可能とし、限られた電圧の範囲で適正な回路動作を実現できる転送回路を備えた固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の目的を達成するため、本発明の固体撮像装置は、複数の画素が２次元方向に配列された画素アレイ部と、前記画素アレイ部から各画素の信号を読み出して画像信号に変換して出力する駆動制御手段と、前記画素アレイ部または駆動制御手段で利用される所定の転送電圧を出力する１または複数の転送回路とを有し、前記転送回路は、転送電圧に接続された第一のＮ型トランジスタと、前記第一のＮ型トランジスタとチャネル方向に直列に接続された第一のＰ型トランジスタとを有し、前記転送電圧の転送時に、前記第一のＮ型トランジスタのゲート電圧を第一の高電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第一の低電圧レベルに設定し、前記転送電圧の非転送時に、前記第一のＮ型トランジスタのゲート電圧を第二の低電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第二の高電圧レベルに設定することを特徴とする。
【００１２】
また、本発明の撮像装置は、被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の受光部に被写体像を結像させる撮像光学系と、前記撮像光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、撮像信号を生成する信号処理部と、前記信号処理部によって生成された撮像信号を記録する記録部と、前記信号処理部によって生成された撮像信号を出力する出力部と、撮像動作を制御するための各種信号を入力する操作部と有し、前記固体撮像装置は、複数の画素が２次元方向に配列された画素アレイ部と、前記画素アレイ部から各画素の信号を読み出して画像信号に変換して出力する駆動制御手段と、前記画素アレイ部または駆動制御手段で利用される所定の転送電圧を出力する１または複数の転送回路とを有し、前記転送回路は、転送電圧に接続された第一のＮ型トランジスタと、前記第一のＮ型トランジスタとチャネル方向に直列に接続された第一のＰ型トランジスタとを有し、前記転送電圧の転送時に、前記第一のＮ型トランジスタのゲート電圧を第一の高電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第一の低電圧レベルに設定し、前記転送電圧の非転送時に、前記第一のＮ型トランジスタのゲート電圧を第二の低電圧レベルに設定するとともに前記第一のＰ型トランジスタのゲート電圧を第二の高電圧レベルに設定することを特徴とする。
なお、第一の高電圧レベルは例えば上述したＡＶＤＤであり、第二の高電圧レベルは例えば上述したＤＶＤＤ（ただし、ＢＩＡＳＨであればよい）である。また、第一の低電圧レベルは例えば上述したＭＶＳＳであり、第二の低電圧レベルは例えば上述したＶＳＳ（ただし、ＢＩＡＳＬであればよい）である。
【発明の効果】
【００１３】
本発明の固体撮像装置及び撮像装置によれば、転送回路が、転送電圧に接続された第一のＮ型トランジスタと、この第一のＮ型トランジスタとチャネル方向に直列に接続された第一のＰ型トランジスタとを有し、転送電圧の転送時に、第一のＮ型トランジスタのゲート電圧を第一の高電圧レベルに設定するとともに第一のＰ型トランジスタのゲート電圧を第一の低電圧レベルに設定し、転送電圧の非転送時に、第一のＮ型トランジスタのゲート電圧を第二の低電圧レベルに設定するとともに第一のＰ型トランジスタのゲート電圧を第二の高電圧レベルに設定するようにしたことから、トランジスタのゲート耐圧を超えることなく、中間電圧を転送することが可能となり、回路の信頼性の向上を図ることが可能となる。
この結果、最適化した電圧信号により、固体撮像装置を駆動して高精度の撮像動作を実現でき、品質の高い画像出力を行うことができる効果がある。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の実施の形態による固体撮像装置（ＣＭＯＳイメージセンサ）で用いる転送回路（ドライバ回路）の構成例を示す回路図である。
また、図２は本発明の実施の形態による固体撮像装置の構成を示すブロック図であり、図３は図２に示す固体撮像装置における画素内の構成を示す回路図である。
なお、以下の説明において、各電圧ＡＶＤＤ、ＭＶＤＤ、ＤＶＤＤ、ＶＳＳ、ＭＶＳＳ、ＢＩＡＳＨ、ＢＩＡＳＬの意味は上述した従来例で用いたものと共通であるものとする。
【００１５】
まず、図２及び図３に基づいて本実施の形態における固体撮像装置について説明する。
この固体撮像装置は、複数の画素１を二次元マトリクス状に配置した画素アレイ部２と、垂直選択駆動回路３と、列信号処理部４と、水平走査回路５と、タイミングジェネレータ６と、水平信号線７に出力された信号を処理する出力処理部８とを備えた構成となっている。
画素アレイ部２には複数の画素１とともに、各画素１の信号を列毎に垂直方向に読み出すための複数の垂直信号線（図２では省略）が形成されている。
【００１６】
垂直選択駆動回路３は、画素アレイ部２の各画素１を一行ずつ選択して駆動するものである。画素アレイ部２の各画素１の信号は、一列毎に形成された垂直信号線を通して列信号処理部４に取り込まれる。
列信号処理部４は、垂直信号線を通して取り込まれた各画素１の信号を処理するもので、例えば負荷ＭＯＳトランジスタ、サンプルホールド・ＣＤＳ(Correlated Double Sampling)回路、カラムＡ／Ｄコンバータ回路などを用いて構成される。
【００１７】
水平走査回路５は、各列の垂直信号線を通して読み出され、かつ列信号処理部４で処理された各画素１の信号を、水平方向に順に選択走査して水平信号線７に導くものである。この水平走査回路５は、例えば各列の垂直信号線に接続される複数の選択トランジスタと、当該複数の選択トランジスタを駆動するデコーダ回路とを用いて構成される。
タイミングジェネレータ６は、垂直選択駆動回路３、列信号処理部４及び水平走査回路５に対して、所定周期の基準クロックに基づいて各部の動作に必要な各種のパルス信号を供給するものである。
出力処理部８は、水平走査回路５によって水平信号線７に読み出された画素信号の出力処理を行うものである。この出力処理部８には、画素信号の増幅処理、選択処理、ＡＧＣ(Auto Gain Control)処理などが含まれる。
【００１８】
次に図３において、画素アレイ部２の各画素１には、光電変換を行うフォトダイオード１１と、このフォトダイオード１１で生成した信号電荷をＦＤに読み出す転送トランジスタ１２と、このＦＤに読み出された信号電荷を画素信号に変換して垂直信号線に出力する増幅トランジスタ１３と、ＦＤの信号電荷をリセットするリセットトランジスタ１４と、増幅トランジスタによる出力タイミングを選択する選択トランジスタ１５が設けられている。
【００１９】
また、垂直選択駆動回路３は、各画素のトランジスタに対し、転送パルス（ＴＲＧ）、選択パルス（ＳＥＬ）、リセットパルス（ＲＳＥ）等を供給し、フォトダイオード１１によって得られた信号電荷を画素信号（ＳＩＧ）に変換して垂直信号線１９に出力するよう制御する。
転送パルス（ＴＲＧ）はレベルシフト回路２０及びドライバ回路（インバータ）２１を介して転送トランジスタ１２に送られる。レベルシフト回路２０は例えば温度等に応じて転送パルスの電位を切り換え、転送動作の最適化を行うものである。また、選択パルス（ＳＥＬ）はドライバ回路２２を介して選択トランジスタ１５に送られ、リセットパルス（ＲＳＥ）はドライバ回路２３を介してリセットトランジスタ１４に送られる。
そして、これらのドライバ回路２１、２２、２３は、例えば図１に示すように、奇数段または偶数段のインバータを接続した構成を用いることができる。
【００２０】
次に図１に示すドライバ回路について説明する。
図１に示すように、本例のドライバ回路は、複数のインバータを用いて構成されるものであり、電圧変換回路（レベルシフト回路）３０の２つの出力の一方にＡＶＤＤ、ＶＳＳで動作する２段のインバータ３１、３２を直列で接続し、他方にＤＶＤＤ、ＭＶＳＳで動作するインバータ３３を接続している。
また、後段（出力段）のインバータ３４は、中間電圧ＭＶＤＤ、低電圧ＭＶＳＳの間にチャネル方向に直列にＮ型トランジスタＮ３、Ｐ型トランジスタＰ１、Ｎ型トランジスタＮ２、Ｎ型トランジスタＮ１を順次接続したものである。そして、上述したインバータ３２の出力をＮ型トランジスタＮ３のゲート端子に入力し、インバータ３３の出力をＰ型トランジスタＰ１のゲート端子とＮ型トランジスタＮ１のゲート端子に入力し、さらにＮ型トランジスタＮ２のゲート端子にバイアス電圧ＢＩＡＳＨを入力し、トランジスタＰ１、Ｎ２のドレインを出力ノードＯＵＴとしている。
【００２１】
このようなインバータ３４は、３つのＮ型トランジスタと１つのＰ型トランジスタをチャネル方向に直列に接続し、電圧信号の転送時にＮ型トランジスタのゲート電圧を高電圧、Ｐ型トランジスタのゲート電圧を低電圧とし、また、電圧信号の非転送時にＮ型トランジスタのゲート電圧をＧＮＤレベル、Ｐ型トランジスタのゲート電圧を中間電圧にするものである。
【００２２】
本例で、ＭＶＤＤを転送する場合、Ｐ型トランジスタＰ１のゲート電圧はＭＶＳＳ、Ｎ型トランジスタＮ３のゲート電圧はＡＶＤＤ（３Ｖ）となっており、転送可能な範囲は、Ｐ型トランジスタＰ１により、ＭＶＳＳ＋ＶｔｈＰとなり、例えばＭＶＳＳが−１Ｖ、ＶｔｈＰが１．５Ｖとすると、０．５Ｖ以上となる。
また、Ｎ型トランジスタＮ３により、ＡＶＤＤ−ＶｔｈＮとなり、例えばＡＶＤＤが３Ｖ、ＶｔｈＮが１Ｖとすると２Ｖ以下となり、合わせて０．５Ｖ〜２Ｖまでが転送可能となる。
また、低電圧側となるＭＶＳＳを転送する場合でも、Ｐ型トランジスタＰ１のゲート電圧は、デジタル電源であるＤＶＤＤ（例えば１．８Ｖ)となっており、ゲート耐圧を超えることはない。また、Ｎ型トランジスタＮ３には、ＭＶＳＳが転送することはないので、ゲート耐圧は保障できる。
【００２３】
図４は本例と従来例の転送可能範囲を対比して示す説明図である。
図中、（ａ）で示す範囲が図７に示した従来例の転送可能範囲であり、（ｂ）で示す範囲が図８に示した従来例の転送可能範囲である。また、（ｃ）で示す範囲が図１に示した本例の転送可能範囲である。
すなわち、従来例の（ａ）では、ＢＩＡＳＨ−ＶｔｈＮより低い電圧が転送可能範囲となる。また、従来例の（ｂ）では、ＢＩＡＳＬ＋ＶｔｈＰより高い電圧が転送可能範囲となる。
そして、本例の（ｃ）では、ＡＶＤＤ−ＶｔｈＮからＭＶＳＳ＋ＶｔｈＰの範囲が転送可能範囲となり、従来例で転送できない範囲が転送範囲となっている。
このように本例のドライバ回路においては、トランジスタのゲート耐圧を超えることなく、中間電圧（例えば１Ｖ）を転送することが可能であり、回路の信頼性の向上を図ることが可能となる。
【００２４】
なお、以上の例では、画素トランジスタに電圧信号を供給するドライバ回路を例に説明したが、本発明は固体撮像装置の他のドライバ回路にも同様に適用できるものである。また、本発明は必ずしもＣＭＯＳイメージセンサに限定されず、ＣＣＤイメージセンサ等の他の固体撮像装置にも適用できるものである。
また、固体撮像装置は１チップ上にＣＭＯＳイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、ＣＭＯＳイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。
【００２５】
以下、本発明を適用した撮像装置の具体例を説明する。
図５は本例のＣＭＯＳイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図５において、撮像部４１０は、例えば図２に示したＣＭＯＳイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部４２０に出力する。
すなわち、撮像部４１０では、上述したＣＭＯＳイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、Ａ／Ｄ変換といった処理を行い、デジタル撮像信号を生成して出力する。
【００２６】
なお、本例では、撮像部４１０内で撮像信号をデジタル信号に変換してシステムコントロール部４２０に出力する例について示しているが、撮像部４１０からアナログ撮像信号をシステムコントロール部４２０に送り、システムコントロール部４２０側でデジタル信号に変換する構成であってもよい。
また、撮像部４１０内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
【００２７】
また、撮像光学系４００は、鏡筒内に配置されたズームレンズ４０１や絞り機構４０２等を含み、ＣＭＯＳイメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部４２０の指示に基づく駆動制御部４３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
【００２８】
また、システムコントロール部４２０には、ＣＰＵ４２１、ＲＯＭ４２２、ＲＡＭ４２３、ＤＳＰ４２４、外部インターフェース４２５等が設けられている。
ＣＰＵ４２１は、ＲＯＭ４２２及びＲＡＭ４２３を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
ＤＳＰ４２４は、撮像部４１０からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号（例えばＹＵＶ信号等）を生成する。
外部インターフェース４２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部４２０に接続される外部要素（本例では、ディスプレイ４３０、メモリ媒体４４０、操作パネル部４５０）との間で、各種制御信号やデータをやり取りする。
【００２９】
ディスプレイ４３０は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体４４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ４４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体４４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部４５０は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ４２１は、この操作パネル部４５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
【００３０】
このようなカメラ装置に、本発明を適用することにより、固体撮像装置に設けたキャパシタ周辺における拡散領域の遮光と容量の付加を同時に実現することができ、画質の向上や装置の小型化等、高品位の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
【００３１】
また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。この場合の装置構成としては、図５に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態による固体撮像装置（ＣＭＯＳイメージセンサ）で用いる転送回路（ドライバ回路）の構成例を示す回路図である。
【図２】本発明の実施の形態による固体撮像装置の構成を示すブロック図である。
【図３】図２に示す固体撮像装置における画素内の構成を示す回路図である。
【図４】図１に示すドライバ回路と従来例のドライバ回路との転送可能範囲を対比して示す説明図である。
【図５】本発明の実施の形態によるカメラ装置の構成例を示すブロック図である。
【図６】従来のドライバ回路の第１の例を示す回路図である。
【図７】従来のドライバ回路の第２の例を示す回路図である。
【図８】従来のドライバ回路の第３の例を示す回路図である。
【図９】本発明の実施の形態及び従来例で用いる各種電圧値の具体例を示す説明図である。
【符号の説明】
【００３３】
１……画素、２……画素アレイ部、３……垂直選択駆動回路、４……列信号処理部、５……水平走査回路、６……タイミングジェネレータ、７……水平信号線、８……出力処理部、３０……電圧変換回路（レベルシフト回路）、３１、３２、３３、３４……インバータ。
【図１】
2008141235.tif 000003
【図２】
2008141235.tif 000004
【図３】
2008141235.tif 000005
【図４】
2008141235.tif 000006
【図５】
2008141235.tif 000007
【図６】
2008141235.tif 000008
【図７】
2008141235.tif 000009
【図８】
2008141235.tif 000010
【図９】
2008141235.tif 000011