(57)【要約】【課題】スタンバイ時の消費電流を低減することが出来る半導体記憶装置を提供する。【解決手段】半導体記憶装置が、複数のメモリバンクと、メモリバンク毎に設けられ、メモリバンク内のセンスアンプをアレイ電圧より高い電圧であるオーバードライブ電圧で駆動する電源を供給するアクティブ用オーバードライブ電圧発生回路と、メモリバンクに共通に設けられ、メモリバンク内のセンスアンプのスタンバイ時における電圧を予め設定された電圧に一定に保つ電源であるスタンバイ用オーバードライブ電圧発生回路と、メモリバンクとスタンバイ用オーバードライブ電圧発生回路とを接続するメモリバンク毎の電源接続回路と、を有し、メモリバンク毎のアクティブ用オーバードライブ電圧発生回路の出力が、メモリバンクとメモリバンク毎の電源接続回路との接続点に接続される。【選択図】図１
2008159169.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリバンクと、
前記メモリバンク毎に設けられ、前記メモリバンク内の前記センスアンプをアレイ電圧より高い電圧であるオーバードライブ電圧で駆動する電源を供給するアクティブ用オーバードライブ電圧発生回路と、
前記メモリバンクに共通に設けられ、前記メモリバンク内のセンスアンプのスタンバイ時における電圧を予め設定された電圧に一定に保つ電源であるスタンバイ用オーバードライブ電圧発生回路と、
前記メモリバンクと前記スタンバイ用オーバードライブ電圧発生回路とを接続する前記メモリバンク毎の電源接続回路と、
を有し、
前記メモリバンク毎のアクティブ用オーバードライブ電圧発生回路の出力が、前記メモリバンクと前記メモリバンク毎の電源接続回路との接続点に接続される、
ことを特徴とする半導体記憶装置。
【請求項２】
前記メモリバンク毎の電源接続回路が、
外部から入力される前記メモリバンク毎のメモリバンクアクティブ信号がスタンバイ時のみ、前記メモリバンクと前記スタンバイ用オーバードライブ電圧発生回路とを接続する、
ことを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記アクティブ用オーバードライブ電圧発生回路が、前記メモリバンクアクティブ信号がアクティブ時のみ動作する、
ことを特徴とする請求項１または請求項２に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置の技術に関し、特に、スタンバイ時の消費電力を低減する半導体記憶装置の技術に関する。
【背景技術】
【０００２】
一般に半導体記憶装置、特に、ＤＲＡＭ（Dynamic Random Access Memory）においては、メモリセルに接続されたセンスアンプをアレイ電圧より高い電圧で、つまりオーバードライブ電圧で、駆動することにより、メモリセルにハイレベルの値を書き込んでいる。このようにオーバードライブ電圧でメモリセルにハイレベルの値を書き込むことにより、ＤＲＡＭに短時間で情報を書き込むことが可能である。
例えば、特許文献１により、メモリバンク構成と、外部から供給されるオーバードライブ電圧ＶＤＤ供給経路との関係が知られている。
また、特許文献２には、マットごとに駆動ＭＯＳＦＥＴを設けた構成が開示されている。
【０００３】
また、図６を用いて、従来の半導体記憶装置における、１例としてのメモリバンクとオーバードライブ電圧発生回路との構成について説明する。
半導体記憶装置１０は、メモリバンクＢＡＮＫ０からＢＡＮＫ３を有し、各メモリバンクＢＡＮＫｘ（以降、ｘはそれぞれ０から３の整数）の内部電源ＶＯＤｘには、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘとスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘとが、それぞれ接続されている。
【０００４】
つまり、１つのメモリバンクＢＡＮＫｘには、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘとスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘとが、それぞれ１つずつ接続されている。
【０００５】
このアクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは、アクティブ時に、メモリバンクＢＡＮＫｘのセンスアンプにオーバードライブ電圧を供給する電圧発生回路である。
また、このスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘは、スタンバイ時に、センスアンプに接続される回路のリーク電流を補充することにより、メモリバンクＢＡＮＫｘのセンスアンプに接続される回路の電圧を一定値に保つ電圧発生回路である。
【０００６】
半導体記憶装置において、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘが、スタンバイ時に一定の電圧（アレイ電圧）をセンスアンプに供給している。このスタンバイ時からアクティブ時になった場合、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘがセンスアンプの電圧をオーバードライブ電圧にするまでの時間の短縮を可能とする。そのために、半導体記憶装置において、センスアンプによりメモリセルに書き込むまでの時間を短縮することが出来る。
【０００７】
なお、アクティブ時とは、半導体記憶装置のメモリバンクＢＡＮＫｘに対して、例えば、読み出し処理、書き込み処理、または、リフレッシュ処理、を実行する場合である。一方、スタンバイ時とは、アクティブ時以外であり、例えば、読み出し処理、書き込み処理、または、リフレッシュ処理、を実行しない待機状態の場合である。
【０００８】
メモリバンクＢＡＮＫｘが、アクティブ状態またはスタンバイ状態のいずれかとするかは、メモリバンクＢＡＮＫｘ毎に、外部から入力されるメモリバンクアクティブ信号ＡＣＴｘにより制御される。
例えば、メモリバンクアクティブ信号ＡＣＴｘがハイレベルの場合、メモリバンクＢＡＮＫｘはアクティブ状態であり、メモリバンクアクティブ信号ＡＣＴｘがローレベルの場合、メモリバンクＢＡＮＫｘはスタンバイ状態である。
【０００９】
アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは、メモリバンクアクティブ信号ＡＣＴｘにより、アクティブ時のみ動作し、スタンバイ時には動作しない。そのため、スタンバイ時には、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘでの消費電流は非常に小さいものとなる。
一方、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘは、メモリバンクアクティブ信号ＡＣＴｘに関わらす、常に動作している。そのため、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘは、スタンバイ時に、センスアンプに接続される回路からのリーク電流を補充することにより、メモリバンクＢＡＮＫｘのセンスアンプに接続される回路の電圧を一定電圧に保つことが可能となる。
【特許文献１】特開平１１−１２１７１７号公報
【特許文献２】特開平１１−２６５５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の半導体記憶装置では、メモリバンク毎にアクティブ用オーバードライブ電圧発生回路とスタンバイ用オーバードライブ電圧発生回路とを有するようにしていたため、スタンバイ用オーバードライブ電圧発生回路がメモリバンクの数だけ必要となり、そのために、スタンバイ用オーバードライブ電圧発生回路自体が消費する消費電流が大きくなる、という問題があった。
【００１１】
本発明は、このような事情に鑑みてなされたもので、その目的は、スタンバイ時の消費電流を低減することが出来る半導体記憶装置を提供することにある。
【課題を解決するための手段】
【００１２】
この発明は上述した課題を解決するためになされたもので、請求項１に記載の発明は、複数のメモリバンクと、前記メモリバンク毎に設けられ、前記メモリバンク内の前記センスアンプをアレイ電圧より高い電圧であるオーバードライブ電圧で駆動する電源を供給するアクティブ用オーバードライブ電圧発生回路と、前記メモリバンクに共通に設けられ、前記メモリバンク内のセンスアンプのスタンバイ時における電圧を予め設定された電圧に一定に保つ電源であるスタンバイ用オーバードライブ電圧発生回路と、前記メモリバンクと前記スタンバイ用オーバードライブ電圧発生回路とを接続する前記メモリバンク毎の電源接続回路と、を有し、前記メモリバンク毎のアクティブ用オーバードライブ電圧発生回路の出力が、前記メモリバンクと前記メモリバンク毎の電源接続回路との接続点に接続される、ことを特徴とする半導体記憶装置である。
【００１３】
請求項２に記載の発明は、前記メモリバンク毎の電源接続回路が、外部から入力される前記メモリバンク毎のメモリバンクアクティブ信号がスタンバイ時のみ、前記メモリバンクと前記スタンバイ用オーバードライブ電圧発生回路とを接続する、ことを特徴とする請求項１に記載の半導体記憶装置である。
【００１４】
請求項３に記載の発明は、前記アクティブ用オーバードライブ電圧発生回路が、前記メモリバンクアクティブ信号がアクティブ時のみ動作する、ことを特徴とする請求項１または請求項２に記載の半導体記憶装置である。
【発明の効果】
【００１５】
この発明によれば、半導体記憶装置において、スタンバイ用オーバードライブ電圧発生回路を複数のメモリバンクで共有するようにしたことにより、スタンバイ用オーバードライブ電圧発生回路の数を減らすことが可能となり、そのためにスタンバイ時の消費電流を低減する効果を奏する。
【００１６】
また、この発明によれば、半導体記憶装置において、スタンバイ用オーバードライブ電圧発生回路を複数のメモリバンクで共有するようにしたことにより、スタンバイ用オーバードライブ電圧発生回路の数を減らすことが可能となり、そのために半導体記憶装置内でのスタンバイ用オーバードライブ電圧発生回路のための回路規模または回路面積を小さくすることが出来る、という効果を奏する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施の形態について説明する。図１は、この発明の一実施形態による半導体記憶装置１の構成を示す概略ブロック図である。同図において図６の各部に対応する部分には同一の符号を付け、その説明を省略する。
ここでは、半導体記憶装置１が、４つのメモリバンク、すなわちメモリバンクＢＡＮＫ０からＢＡＮＫ３を有する場合について説明する。
【００１８】
本発明の実施形態における導体記憶装置１は、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹを１つだけ有し、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹの出力は各メモリバンクＢＡＮＫｘに、電圧接続回路ＶＧｘを介して、センスアンプ用電源ＶＯＤｘとして、接続される。
また、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘの出力は、メモリバンクＢＡＮＫｘと電源接続回路ＶＧｘとの接続点に接続される。
【００１９】
電圧接続回路ＶＧｘは、外部から入力されるメモリバンクアクティブ信号ＡＣＴｘにより、絶縁するか導通するかの制御を実行し、電圧接続回路ＶＧｘは、メモリバンクアクティブ信号ＡＣＴｘがスタンバイの場合のみ導通し、メモリバンクアクティブ信号ＡＣＴｘがアクティブの場合は非導通となる。
一例としての、電圧接続回路ＶＧｘの構成を、図２（ａ）に示す。図２（ａ）の電圧接続回路ＶＧｘは、スタンバイ状態の場合、メモリバンクアクティブ信号ＡＣＴｘがローレベルで入力されて導通し、一方、アクティブ状態の場合、メモリバンクアクティブ信号ＡＣＴｘがハイレベルで入力されて非導通となる。
【００２０】
すなわち、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは、アクティブ状態にある各メモリバンク内のセンスアンプを駆動するため電源を供給し、該センスアンプに、センスアンプ用電源ＶＯＤｘとして、接続される。
このアクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは、メモリバンクアクティブ信号ＡＣＴｘにより、動作が制御され、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは、メモリバンクアクティブ信号ＡＣＴｘがアクティブの場合のみ活性（動作）する。
一例としての、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘの構成を、図２（ｂ）に示す。また、図２（ｂ）のコンパレータＣＰ１の構成を、図３（ａ）に示す。
【００２１】
スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘは、スタンバイ状態にある各メモリバンク内のセンスアンプを駆動するため、該センスアンプのセンスアンプ用電源ＶＯＤｘとして、電圧接続回路ＶＧｘを介して、接続される。
このスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘは、メモリバンク内のセンスアンプのスタンバイ時における電圧を予め設定された電圧に一定に保つ電源である。
一例としての、このスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘは、メモリバンクアクティブ信号ＡＣＴｘに依存せず、動作している。
【００２２】
この、一例としての、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹの構成を、図２（ｃ）に示す。また、図２（ｃ）のコンパレータＣＰ２の構成を、図３（ｂ）に示す。
【００２３】
図２（ｂ）または図３（ａ）のアクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘのコンパレータＣＰ１は、アクティブ状態から、つまり、メモリバンクアクティブ信号ＡＣＴｘがハイレベルが入力されてから動作をはじめ、リファレンス信号ＶＯＤｒｅｆとオーバードライブ電圧ＶＯＤとを比較して、リファレンス信号ＶＯＤｒｅｆの方が高ければ出力部ｐ−ｃｈトランジスタＴ１が導通し、メモリバンクＢＡＮＫｘに供給するＶＯＤ電位を上昇する。
逆に、コンパレータＣＰ１は、リファレンス信号ＶＯＤｒｅｆの方が低い場合、出力部のｐ−ｃｈトランジスタＴ１が非導通となる。
このリファレンス信号ＶＯＤｒｅｆとは、メモリバンクＢＡＮＫｘ内の、参照電源の電圧である。
【００２４】
図２（ｃ）または図３（ｂ）のスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹのコンパレータＣＰ２は、メモリバンクアクティブ信号ＡＣＴｘに関係なく動作し、上記のアクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘのコンパレータＣＰ１と同様に、リファレンス信号ＶＯＤｒｅｆとオーバードライブ電圧ＶＯＤとを比較して動作を実行する。
【００２５】
なお、半導体記憶装置のメモリバンクがアクティブにされるのは、半導体記憶装置のメモリバンクに対して、例えば、読み出し処理、書き込み処理、または、リフレッシュ処理、を実行する場合である。つまり、アクティブとは、センスアンプが活性化される時である。
【００２６】
なお、メモリバンクアクティブ信号ＡＣＴｘは、外部から入力されるＤＲＡＭのチップ選択信号とアドレスとに基づいて、入力されたチップ選択信号とアドレスとが該当するメモリバンクを活性化するように、半導体記憶装置の内部または外部の制御回路で生成される信号である。
【００２７】
次に、図４を用いて、メモリバンクＢＡＮＫｘの構成について説明する。ここでは、メモリバンクＢＡＮＫｘの構成において、メモリバンクＢＡＮＫｘ内のセンスアンプＳＡとセンスアンプ用電源ＶＯＤｘとの接続のみについて説明する。
センスアンプＳＡのハイ側にコモンソース線ＳＡＰが接続され、センスアンプＳＡのロー側にコモンソース線ＳＡＮが接続される。
コモンソース線ＳＡＰは、そのゲートにセンスアンプ駆動信号ＦＳＡＰ１Ｂを受けるＰチャンネル型の駆動ＭＯＳＦＥＴ１００を介して、センスアンプ用電源ＶＯＤｘに接続される。
コモンソース線ＳＡＮは、そのゲートにセンスアンプ駆動信号ＦＳＡＮＴを受けるＮチャンネル型の駆動ＭＯＳＦＥＴＮ１０１を介して、接地電位ＶＳＳＳＡに接続される。
【００２８】
次に、図５を用いて、図１の半導体記憶装置の動作を説明する。ここでは、メモリバンクＢＡＮＫｘの動作のみについてのみ説明する。また、ここでは、メモリバンクアクティブ信号ＡＣＴｘが、ローレベルの場合をスタンバイとし、ハイレベルの場合をアクティブとして説明する。
【００２９】
まず、メモリバンクアクティブ信号ＡＣＴｘがローレベルでありスタンバイであり、この場合、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは不活性であり、電圧接続回路ＶＧｘが導通状態である。
そのため、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘの電圧が、電圧接続回路ＶＧｘを介して、メモリバンクＢＡＮＫｘのセンスアンプに供給される。
【００３０】
次に、メモリバンクアクティブ信号ＡＣＴｘがハイレベルでありアクティブとなると、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは活性となり、電圧接続回路ＶＧｘが非導通状態となる。
そのため、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘの電圧が、メモリバンクＢＡＮＫｘのセンスアンプに供給される。
【００３１】
次に、メモリバンクアクティブ信号ＡＣＴｘがローレベルでありスタンバイとなると、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴｘは不活性となり、電圧接続回路ＶＧｘが導通状態となる。
そのため、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹｘの電圧が、電圧接続回路ＶＧｘを介して、メモリバンクＢＡＮＫｘのセンスアンプに供給される。
【００３２】
以上説明したように、本実施の形態のおいては、センスアンプをアレイ電圧より高い電圧で駆動するオーバードライブ方式を使う半導体記憶装置において、メモリバンク毎にアクティブ用オーバードライブ電圧発生回路を有し、スタンバイ時にスタンバイ用オーバードライブ電圧発生回路を共有してオーバードライブ電圧を発生させることを特徴とする。
【００３３】
また、実施形態の半導体記憶装置では、例えば、メモリバンクアクティブ信号ＡＣＴ０がハイレベルのアクティブであり、メモリバンクＢＡＮＫ０がアクティブである時は、電源接続回路ＶＧ０により、メモリバンクＢＡＮＫ０がスタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹと切り離され、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴ０がメモリバンクＢＡＮＫ０内のセンスアンプ用電源ＶＯＤを発生させ、アクティブ用オーバードライブ電圧発生回路ＶＯＤＡＣＴ０が発生したセンスアンプ用電源ＶＯＤがメモリバンクＢＡＮＫ０内のセンスアンプに供給される。
【００３４】
メモリバンクＢＡＮＫ０のプリチャージ後は、メモリバンクアクティブ信号ＡＣＴ０がローレベルのスタンバイとなり、電源接続回路ＶＧ０により、メモリバンクＢＡＮＫ０内のセンスアンプには、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹと接続され、スタンバイ用オーバードライブ電圧発生回路ＶＯＤＳＴＹからの電源が供給される。
なお、メモリバンクＢＡＮＫ１から３に関しても、メモリバンクＢＡＮＫ０と同様な動作を、メモリバンクアクティブ信号ＡＣＴｘに基づいて、それぞれ独立に実行することが可能である。
【００３５】
以上のように、本発明では、メモリバンク毎にアクティブ用オーバードライブ電圧発生回路を有し、スタンバイ時にスタンバイ用オーバードライブ電圧発生回路を共有する方式である。
そのため、スタンバイ時の消費電流が、共有するスタンバイ用オーバードライブ電圧発生回路分だけになり、スタンバイ用オーバードライブ電圧発生回路自体が消費する消費電流が大幅に削減される。
【００３６】
また、各メモリバンクが電圧接続回路により分離されているため、メモリバンクにおける電流または電圧の変動が、他のメモリバンクに影響を与えることが無く、安定した電源供給が可能となる効果を奏する。
【００３７】
なお、本実施の形態においては、スタンバイ用オーバードライブ発生回路を４つのメモリバンクで共有する例について説明したが、これに限られるものではない。スタンバイ用オーバードライブ発生回路を、消費電流が許容内である限り、任意の数のメモリバンクで共有されるように配置してもよい。
【００３８】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【００３９】
本発明は、スタンバイ時の消費電力を低減する半導体記憶装置に用いて好適である。
【図面の簡単な説明】
【００４０】
【図１】この発明の一実施形態による半導体記憶装置の構成を示すブロック図である。
【図２】図１の各構成の一例としての詳細な構成を示す回路図である。
【図３】図２のコンパレータの構成を示す回路図である。
【図４】メモリバンクＢＡＮＫｘの構成を示す構成図である。
【図５】図１の半導体記憶装置の動作を説明する動作図である。
【図６】従来の半導体記憶装置の構成を示すブロック図である。
【符号の説明】
【００４１】
ＢＡＮＫｘ  メモリバンク
ＶＯＤＡＣＴｘ  アクティブ用オーバードライブ電圧発生回路
ＶＯＤＳＴＹｘ  スタンバイ用オーバードライブ電圧発生回路
ＶＧｘ  電圧接続回路
【図１】
2008159169.tif 000003
【図２】
2008159169.tif 000004
【図３】
2008159169.tif 000005
【図４】
2008159169.tif 000006
【図５】
2008159169.tif 000007
【図６】
2008159169.tif 000008