(57)【要約】【課題】複数の半導体チップを積層して構成した半導体装置について、煩雑な工程を用いることなく、高周波信号の品質劣化を抑制する。【解決手段】半導体ウエハから半導体チップ１、２を両チップがチップ間接続配線１０で接続された状態で切り出す。最上層の配線層上には導電体バンプ１２が形成されている。半導体チップ１上に熱硬化性樹脂を塗布し〔（ａ）図〕、半導体チップ２を折り返し半導体チップ１上に接着する〔（ｂ）図〕。基板３上に接着剤４により半導体チップを接着する〔（ｃ）図〕。半導体チップ１と基板３間をボンディングワイヤ６で接続し封止樹脂７により封止を行った後、基板３裏面に外部端子９を形成する〔（ｄ）図〕。【選択図】図３
2008294318.tif 000002
【特許請求の範囲】
【請求項１】
二つの半導体チップがそれぞれの回路形成面同士が対向するように積層され、各半導体チップの最上層の配線同士が導電体バンプを介して接続されると共に、一配線層において各半導体チップの配線パターンの延長部同士が接続されていることを特徴とする半導体装置。
【請求項２】
各半導体チップが、前記配線パターン以外の補強用ダミー配線により連結されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記補強用ダミー配線が、前記一配線層若しくはそれより上層の配線層において形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記補強用ダミー配線は、前記配線パターンより幅広でかつ半導体チップ間での長さが前記配線パターンのそれより短いことを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記補強用ダミー配線は、前記配線パターンを挟んでその外側に形成されていることを特徴とする請求項２から４のいずれかに記載の半導体装置。
【請求項６】
前記半導体チップ間を接続する前記配線パターンが、前記半導体チップの辺に対し斜行して形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
一方の半導体チップ上に形成された電極パッドを露出させるように二つの半導体チップが積層されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記一方の半導体チップが絶縁基板側となるようにして、積層された半導体チップが前記絶縁基板上に搭載され、半導体チップ上に形成された前記電極パッドと前記絶縁基板上に形成されたパッドとがボンディングワイヤにより接続されており、両半導体チップはボンディングワイヤを含めて前記絶縁基板上にて樹脂封止されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記絶縁基板の半導体チップが搭載されていない側の面には外部接続端子が面状に配置されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
積層された半導体チップが多層配線基板内に実装されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項１１】
一方の半導体チップ上に形成された電極パッドを露出させるように二つの半導体チップが積層されて樹脂封止されており、その封止樹脂に開けられた前記電極パッド上のビアホールを介して当該電極パッドが封止樹脂上に引き出されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
二つの半導体チップがその表層配線層が対向するように折り返されて積層されている半導体装置の製造方法であって、
（１）半導体ウエハのチップ形成領域内に回路を作り込む工程と、
（２）前記半導体ウエハ上に複数層の配線層を形成する工程と、
（３）最上層の配線層上にバンプを形成する工程と、
（４）前記半導体ウエハから半導体チップを切り出すと共にペアとなる半導体チップを連結する半導体層を除去する工程と、
（５）ペアとなる半導体チップ同士を積層し両者を接着する工程と、
を有し、前記第（２）の工程における一配線層の形成工程においてはペアとなる半導体チップ同士の配線が接続されるように形成され、前記第（５）の工程においては前記バンプを介して半導体チップの最上層の配線同士が接続されることを特徴とする半導体装置の製造方法。
【請求項１３】
前記一配線層の形成工程に先立って、ペアとなる半導体チップ同士間を接続する配線の形成領域の絶縁膜の少なくとも一部がエッチング除去されることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記絶縁膜の少なくとも一部がエッチング除去される工程は、ビアホール形成工程を兼ねていることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
ペアとなる半導体チップ同士間を接続する配線の形成領域において、当該配線の下層にダイシングのストッパとなるダミー配線が形成されることを特徴とする請求項１２から１４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に複数の半導体チップを積層した構造を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の小型・軽量・薄型化や高速・高機能化の進展に伴い、表面実装技術の高度化が要求されている。それに連れて、実装半導体装置の主流は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）に代表されるリード付きの周辺外部端子タイプからＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等、裏面に電極を有する面外部端子タイプに移行しつつある。また、チップ実装面積削減のために、複数の半導体チップを積層し樹脂封止した、ＳｉＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）と言われる、ＢＧＡ型部品が使われるようになってきた。
図６は、従来の代表的なＳｉＰの断面構造図である。図６（ａ）に示す例では、基板１０３上に接着剤１０４を介して、半導体チップ１０１、および、半導体チップ１０２が積層されている。各半導体チップの電極はボンディングワイヤ１０６により基板側電極パッドと電気的に接続され、基板内配線により、各半導体チップ間や外部端子１０９との電気的接続がなされている。これに対し、図６（ｂ）に示す例では、上側の半導体チップ２と下側の半導体チップ１との間を導電体バンプ１１２を介して電気的に接続する、所謂、フリップチップ（ＦＣ）接続を行っている。すなわち、半導体チップ１−２間は導電体バンプ１１２を介して接続され、そして半導体チップ１と外部端子１０９との間は、下側の半導体チップ１に接続されたボンディングワイヤ１０６および基板内配線により電気的に接続されている。これらの半導体装置において、半導体チップ１、２は、封止樹脂１０７により封止されている。また、図６（ｂ）に示す例では、半導体チップ１−２間はアンダーフィルとしての熱硬化性樹脂１０５により充填されている。
【０００３】
図６（ａ）に示される従来例では、半導体チップ１０１と半導体チップ１０２間の信号の伝達は、二本のボンディングワイヤ、および、基板内配線を介して行われるため、その信号経路は高い配線抵抗を有し、大きな寄生容量がつく。この半導体チップ間にて授受される信号が、周波数の高い信号である場合、その配線抵抗、寄生容量が大きいために信号品質が劣化する恐れがある。これに対し、図６（ｂ）に示される技術では、半導体チップ１０１と半導体チップ１０２は、導電体バンプ１１２を介して電気的に接続されているため、両チップ間の信号伝達経路は低い配線抵抗の構造となっている。そして、配線に付く寄生容量も小さいため、高周波信号が劣化することを防ぐことができる。しかしながら、フリップチップ接続を行うためには、チップ間を精度良く位置決めをして圧接する必要が有るため、工程が煩雑となり、さらに、バンプ数が多くなると製造歩留りが低下するために、コストアップの要因となる。
【０００４】
そこで、前工程が完了した半導体ウエハを、個片化する前に、半導体ウエハの表面上に絶縁膜、配線パターン等を形成し、複数の半導体チップ間の電気的接続を取る方式が提案されている（例えば、特許文献１、２参照）。図７は、特許文献１にて提案された方式を示す説明図である。図７（ａ）、（ｂ）に示すように、半導体ウエハの回路形成面側に内部に配線パターンが形成され、外表面に外部端子が形成された絶縁膜２３０を形成し、半導体ウエハに溝を開け、個別の半導体チップ２２０に分離する。その後、図７（ｃ）に示すように、１つの半導体装置を構成する半導体チップ２２０ごとに絶縁膜２３０を裁断してスタッキング構造の構成部２１０を作成する。そして、図７（ｄ）に示すように、半導体チップ２２０を、接着剤２５０を介して積層してスタッキング構造の半導体装置を製造する。その際、最下層の半導体チップ上に形成された絶縁膜２３０の表面には予め外部端子２４０が形成されている。また、図８は、特許文献８にて提案された製造方法を示す説明図である。同図において縦の点線は半導体チップ３１０の区画部を示す。図８（ａ）に示すように、半導体ウエハ３１０の回路形成面側に内部に配線パターンが形成され、外表面に外部端子３４０が形成された絶縁膜３３０を形成する。次に、図８（ｂ）に示すように、半導体ウエハ３１０に溝３５０を形成し、続いて図８（ｃ）に示すように、絶縁膜３３０と半導体ウエハ３１０の両方を切断して、複数の半導体チップ３１０からなる、半導体装置を形成する単位毎のユニットに分離する。その後、図８（ｄ）に示すように、半導体ウエハ３１０から個別に分離されたユニットを折り曲げて半導体装置３００を形成する。
【特許文献１】特開２００１−６８６１９号公報
【特許文献２】特開２００５−５１１４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１、２に記載された、半導体ウエハ上に形成された配線層を利用して積層された半導体チップ間を接続する方式によると、ワイヤボンディングや、フリップチップ接続を行わずに電気的接続をとることができるため、低コストで、半導体チップ間の配線長の比較的短い実装構造を得ることができる。しかしながら、電気信号の周波数が高くなるほど配線抵抗による信号劣化が顕著になるため、近年の電子機器の高速化の趨勢に対応して配線抵抗をより低くすることが課題となっている。
本発明の目的は、複数の半導体チップを積層した半導体装置に対し、高周波信号の劣化を抑制できるようにすることであり、また煩雑な工程を用いることなくその実装構造を実現できるようにすることである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するため、本発明によれば、二つの半導体チップがそれぞれの回路形成面同士が対向するように積層され、各半導体チップの最上層の配線同士が導電体バンプを介して接続されると共に、一配線層において各半導体チップの配線パターンの延長部同士が接続されていることを特徴とする半導体装置、が提供される。
【０００７】
〔作用〕
本発明によれば、積層した半導体チップ間の電気的接続をとる方法として、半導体チップの配線層領域の配線パターンと、半導体チップ表面の導電体バンプを選択することができる。したがって、配線長が長くなることで電気的特性が劣化する信号、すなわち、高周波信号には、導電体バンプによる短距離の電気的連結を適用し、それ以外の信号には、配線層領域の配線パターンによる長距離の電気的連結を適用することができる。半導体チップ間に位置決め用のダミー配線を設けておくことにより、折り返したときの位置ずれ量を小さくすることができ、しかも、導電体バンプの数を最小としているため、バンプの大きさ、バンプの間隔を大きくすることができるため、高精度の位置決めを行なうことなく、半導体チップ表面の導電体バンプの接続を行うことができる。
【発明の効果】
【０００８】
本発明によれば、半導体チップ間の電気的接続に関し、配線長を短くする必要がある信号線は半導体チップ表面の導電体バンプ、それ以外の信号線は半導体チップの配線層の配線と選択することができるために、高周波信号の劣化を抑制することができる。それと共に、通常のフリップチップ接続と比べて導電体バンプのバンプ数を低減することができるため、本発明によれば、設計の自由度があがり、製造工程が簡素化されかつ製造歩留まりを上げることができる。また、本発明によれば、従来のように上側半導体チップに対しワイヤボンディングした場合に比べて、樹脂封止後の部品高さを低くすることができる。
これらにより、低コストで部品高さの低い高周波信号の劣化の抑制された半導体装置を実現することができる。
【発明を実施するための最良の形態】
【０００９】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
〔第１の実施の形態〕
図１は、本発明の第1の実施の形態を示す図であって、図１（ａ）は本実施の形態の断面図〔図１（ｂ）のＡ−Ａ′線での断面図〕であり、図１（ｂ）は、封止樹脂を除去してみた上面図、図１（ｃ）は、図１（ａ）のチップ折り返し部を拡大した断面図、図１（ｄ）は、図１（ｃ）を右側から見た側面図である。但し、図を見やすくするために、図（ｃ）、（ｄ）では封止樹脂および基板が除去されている。
図１に示されるように、基板３上に半導体チップ１は裏面を接着剤４で固定された状態で搭載されている。その半導体チップ１とチップ間接続配線１０と位置決め機能を有する補強用ダミー配線１１で接続された半導体チップ２は、半導体チップ１と表層配線領域を対向するように、熱硬化性樹脂５を介して、張り合わされている。ここで、半導体チップ１の一部が、半導体チップ２と対向しないように設計されており、半導体チップ１の表面が露出した領域は、電極パッドが設けられたボンディングエリア１ａとなされており、その電極パッドは、基板３上の電極パッドとボンディングワイヤ６を介して電気的に接続されている。尚、半導体チップ１と半導体チップ２は、配線層に設けられた配線パターンだけではなく、半導体チップ表面に形成された導電体バンプ１２で電気的に接続されており、配線長を短くする必要がある信号線は、これを介して接続されている。基板３上に搭載された、半導体チップ１、半導体チップ２、ボンディングワイヤ６、チップ間接続配線１０、補強用ダミー配線１１は、封止樹脂７により封止されており、外部雰囲気および衝撃から保護されている。基板裏面に、基板表面に設けたワイヤボンディング用電極パッドと基板内配線を介して電気的に接続された電極パッド８が設けられており、電極パッド８上にははんだボールである外部端子９が設置されている。尚、図１（ｂ）、（ｄ）に示す、補強用ダミー配線１１は、チップを折り返した際の応力、特にねじれ方向の応力が、チップ間接続配線に加わらないように、チップ間接続配線をはさむように形成され、チップ間接続配線よりも配線長が短くなっており、十分な強度を確保するために、チップ間接続配線に比べて幅広の配線となっている。
本発明の特徴は、図１（ｃ）に示されるように、半導体チップは折り返して積層されており、チップ間の電気的接続は、半導体チップの一配線層からの延長部であるチップ間接続配線１０とチップ表面の導電体バンプ１２で行うことにある。
【００１０】
（製法の説明）
次に、図２、図３を参照して本発明の第１の実施の形態の製造方法について説明する。図２は、本実施の形態の製造方法の前半部分で、Ｓｉウエハの状態で、ダイシングが完了するまでの工程を示している。図３は、本実施の形態の製造方法の後半部分で、ダイシングが完了してから、半導体装置が完成するまでの工程を示している。特に、図２では、本発明の特徴を分かりやすく示すために、半導体チップの折り返し領域近傍を拡大して示してある。
図２において、点線に挟まれた領域が折り返し領域であり、その左側が半導体チップ１領域、その右側が半導体チップ２領域である。図２（ａ）は、一般的な半導体装置製造プロセスの前工程により、半導体ウエハ１３の表面領域内に不純物拡散領域（図示なし）が形成され、その上に第一絶縁層、第一配線層１５、第二絶縁層、第二配線層１６、第三絶縁層１７が順次形成された後の断面図である。第一配線層１５を形成する際に、折り返し領域にダイシングストッパ用ダミー配線１４を形成しておく。ダミー配線１４は、レイアウト上の追加で形成可能であり、これを形成するために特に製造工程を増やす必要はない。
【００１１】
図２（ｂ）は、図２（ａ）で形成された第三絶縁層１７に対し、第二配線層１６と第三配線層を電気的に接続するためのビアホールを形成する工程である。第三絶縁層１７上にパターニングされたフォトレジスト膜１８を形成し、これをマスクにエッチングすることにより、所定の個所にビアホールを開設し、第二配線層１６の表面を露出させる。このとき、折り返し領域に凹形状を設けるためのくぼみを形成する。尚、折り返し領域の凹形状は、チップ間接続配線を形成する箇所に設けるが、位置決め用となる補強用ダミー配線を形成する箇所には設けない。
図２（ｃ）は、第三配線層を形成する工程である。図２（ｂ）の工程でビアホールおよびくぼみを形成した後、例えば、下地層形成とめっきにより第三配線層１９を形成する。このとき、ビアホールと折り返し領域のくぼみの幅は大きく異なるため、ビアホールは導電体で埋め込まれるものの、くぼみは、側面および底面に導電層が形成されるのみで、埋め込まれることはない。したがって、折り曲げ領域に凹形状のチップ間接続配線を形成することができる。凹形状を持つチップ間接続配線よりも、凹形状を持たない補強用ダミー配線の方が、配線長が短くなるため、折り返したときの応力は、補強用ダミー配線に集中し、チップ間接続配線において断線が発生する可能性は低くなる。
尚、第二配線層に凹部の底となる配線パターンを形成し、この両端に、第三配線層と第二配線層を電気的に接続するビアを形成することでも、凹形状のチップ間接続配線を形成することは可能である。しかし、別々の工程で配線を形成するために密着力が低いことから、互いの接続面において断線が起こりやすくなる。
【００１２】
図２（ｄ）は、第四配線層を形成する工程である。第三配線層１９の形成工程と同様、一般的な半導体素子製造プロセスの前工程における配線形成工程で、第四絶縁層２０、第四配線層２１、第五絶縁層２２を順次形成する。ここでは、後工程で、導電体バンプを形成し圧接するために、表層の第五絶縁層２２を研磨により平坦化している。
図２（ｅ）は、チップ折り返し時に、妨げとなるチップ間接続配線上の絶縁層を除去する工程である。第五絶縁層２２の表面にパターニングされたフォトレジスト膜２３を形成し、これをマスクに、折り返し領域の第五、第四絶縁層をウエット法にてエッチングする。このとき、第三配線層を完全に露出させる必要はなく、折り返し時に抵抗とならない程度に絶縁層を薄くすればよい。その後、半導体チップ厚を薄くするためにウエハ表面に保護用膜を貼付したのち、ウエハ裏面を研削加工する。
【００１３】
図２（ｆ）は、半導体チップ表面に導電体バンプを形成し、半導体ウエハから、各半導体チップに個片化する工程である。図２（ｄ）の研磨工程により、第四配線層２１表面は露出しているため、簡単に洗浄した後、所定箇所に導電体バンプを形成することができる。半導体チップを折り返した際、互いに向かい合うように、半導体チップ１、半導体チップ２上にそれぞれ導電体バンプ１２を形成する。導電体バンプは、例えばスクリーン印刷法若しくは転写法を用いて導電性ペーストを塗布することによって形成することができる。次に、一般的な半導体前工程のダイシング工程と同様に、半導体ウエハを切断する。互いに電気的に接続された半導体チップをグループとし、グループごとに、切断を行う。その後、切り出された半導体個片を、チップ間接続配線を切断することなく、Ｓｉ層のみを切断する。すなわち、半導体チップ１と半導体チップ２の間の折り返し領域に対し、例えばレーザビームを照射し、半導体チップ裏面より、溶断していく。Ｓｉ層を完全に切断したところで、ダイシングストッパ用ダミー配線１４が露出してくる。これを検知し、切断をとめる。これにより、配線にダメージを与えることなく、チップ間接続用配線１０下部のＳｉ層を切断することができる。
【００１４】
図３（ａ）、（ｂ）は、チップ折り返し工程である。個片化された半導体チップ１の表面に、熱硬化性樹脂５を塗布する。その後、半導体チップ２を吸着し、半導体チップ１と対向するように折り返し、圧接を行う。本発明によれば、半導体チップ１と半導体チップ２は、完全に分断されてはおらず、配線で接続されており、位置決め機能を有する補強用ダミー配線の長さで折り返し点が決まるため、高精度の位置決めを行なうことなくチップ間の接続を実現することができる。次工程のマウントの際に、問題がないように、半導体チップ１と半導体チップ２の裏面は、できるだけ平行になるように保持することが望ましい。このため、接続用の導電体バンプを、圧接の際に応力が均一に分散する位置に配置することが望ましい。半導体チップ１に対し半導体チップ２のチップサイズを小さくすることで、半導体チップ１の表面の露出した部分、ボンディングエリアを設けることができる。通常、半導体ウエハ厚を薄くした場合、チップを個片化した際、Ｓｉと配線層の熱膨張係数の違いにより反りが発生し、また抗折強度が低下するが、本発明によれば、チップの層構成は、対称構造となるため、熱膨張率差により反りの発生はなく、抗折強度も比較的高く保たれる。
【００１５】
図３（ｃ）、（ｄ）は、半導体チップのパッケージング工程である。一般的な半導体の後工程と同様に、配線パターンが形成された基板３上に、折り返して熱硬化性樹脂で接着された半導体チップ１、２を、接着剤４を介して固定する。基板３の裏面には、外部接続用の電極パッド８が面状に配置されている。その後、半導体チップ１上に形成された電極パッドと基板上の電極パッドとをボンディングワイヤ６を介して接続する。さらに、半導体チップ１、２、チップ間接続配線１０、補強用ダミー配線１１、ボンディングワイヤ６を、熱硬化性樹脂からなる封止樹脂７により封止した後、基板裏面の電極パッド８上に外部端子９を設ける。以上により、本発明の第１の実施の形態の半導体装置を製造することができる。
【００１６】
ここでは、半導体チップの配線層数を四層とし、チップ間接続配線を第三層から引き出しているが、配線層数は四層に限られず、またチップ間接続配線を引き出す配線層はいずれでも可能である。また、チップ間接続配線１０と補強用ダミー配線１１は、同一配線層にて形成していたが、必ずしもそのようにする必要はなく、例えば、チップ間接続配線の上層に補強用ダミー配線を形成し、チップを折り返したときに、補強用ダミー配線がチップ間接続配線の内側にくるようにしてもよい。また、上記実施の形態では、半導体ウエハの裏面を研磨してウエハを薄層化した後に導電体パッドを形成していたが、この方法に代え、導電体パッドを形成した後にウエハ裏面の研磨を行なうようにしてもよい。その場合には、導電体パッドはめっき法などにより形成することが望ましい。さらに、上記実施の形態では、半導体ウエハをグループごとに切り出した後に、折り返し領域のＳｉ層を切断していたが、この順番を逆にしてもよい。
【００１７】
〔第２の実施の形態〕
図４は、本発明の第２の実施の形態を示す図であって、図４（ａ）〜（ｄ）は、それぞれ第１の実施の形態の図１（ａ）〜（ｄ）に対応する図である。図４において、第１の実施の形態を示す図１と同等の部分には同一の参照符号を付し、重複する説明は省略する。本実施の形態においては、図４（ｄ）に示すように、チップ間接続配線１０を斜めに引き出している。このように構成することにより、単にくぼみ（溝形状）を設けた場合と比較して、チップ間接続配線長をより長くすることができる。そのため、配線の屈曲性が増し、チップ折り返しによって生じる配線の応力を低下させることができひずみを緩和することができる。この場合、チップ間の配線数を多くとることができないため、チップ間の信号線数の少ない条件に限定される。製造方法については、チップ間接続配線のパターン変更のみで、第１の実施の形態と同様にして製造することが可能である。
第２の実施の形態は、チップ間の配線パターンを斜行させることで、配線の屈曲性を高めていたが、これに代え、配線パターンは第１の実施の形態のようにチップの辺に直交させ、折り返し領域に設ける下層絶縁層でのくぼみを複数個として、チップ間接続配線を凹、凸部が複数の波型形状とすることで、配線長を長くして、配線の屈曲性を高めるようにしてもよい。
【００１８】
〔第３の実施の形態〕
図５は、本発明の第３の実施の形態を示す断面図である。本実施の形態においては、図５に示されるように、積層された半導体チップは、多層配線基板２４の内部に実装される。この実装構造は次のようにして作製される。基板の表裏面に配線パターンを有する両面配線基板２５が予め作製されている。両面配線基板２５の上に、半導体チップ１、２を収容する開口が開設された中間基板２６を接着する。そして、図３（ｂ）に示すように加工された半導体チップ１、２を両面配線基板２５上に接着剤４を介して接着する。続いて、半導体チップが収容された開口内を封止樹脂７にて充填して半導体チップの樹脂封止を行なう。次に、封止樹脂７の一部を除去して半導体チップ１上の電極パッドを露出させ、中間基板２６の一部を除去して両面配線基板２５上のランドパターンを露出させる。その後、めっき法などを用いて、露出させた電極パッドおよびランドパターンとそれぞれ電気的に接続するビア２７、２８を形成すると共に、封止樹脂７および中間基板２６上に配線を形成する。その上に、プリプレグを積層するなどして樹脂絶縁層２９を形成する。その後、ビアホールの開孔工程、配線形成工程を経て多層配線基板２４が作製される。このように、第３の実施の形態によれば、半導体チップを内蔵した配線基板を製造することができる。前述したように、半導体チップのＳｉ層厚を薄くした場合においても、折り返したときの層構成が対称であるために、チップ反りを抑制することができる。そのため、積層半導体チップを内蔵した配線基板を容易に製造することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態の説明図。
【図２】本発明の第１の実施の形態の製造方法の前半を示す工程順断面図。
【図３】本発明の第１の実施の形態の製造方法の後半を示す工程順断面図。
【図４】本発明の第２の実施の形態の説明図。
【図５】本発明の第３の実施の形態の断面図。
【図６】一般的なＳｉＰの断面図。
【図７】従来技術（特許文献１）の説明図。
【図８】従来技術（特許文献２）の製造方法を示す工程順断面図。
【符号の説明】
【００２０】
１、２  半導体チップ
１ａ  ボンディングエリア
３  基板
４  接着剤
５  熱硬化性樹脂
６  ボンディングワイヤ
７  封止樹脂
８  電極パッド
９  外部端子
１０  チップ間接続配線
１１  補強用ダミー配線
１２  導電体バンプ
１３  半導体ウエハ
１４  ダイシングストッパ用ダミー配線
１５  第一配線層
１６  第二配線層
１７  第三絶縁層
１８、２３  フォトレジスト膜
１９  第三配線層
２０  第四絶縁層
２１  第四配線層
２２  第五絶縁層
２４  多層配線基板
２５  両面配線基板
２６  中間基板
２７、２８  ビア
２９  樹脂絶縁層
【図１】
2008294318.tif 000003
【図２】
2008294318.tif 000004
【図３】
2008294318.tif 000005
【図４】
2008294318.tif 000006
【図５】
2008294318.tif 000007
【図６】
2008294318.tif 000008
【図７】
2008294318.tif 000009
【図８】
2008294318.tif 000010