(57)【要約】【課題】遊技用プログラムの正当性判定手段を有する遊技機用演算処理装置において、プログラム実行の負担を軽減するとともに外部からの遊技用プログラムの検証を容易にする。【解決手段】プログラムは遊技用プログラム１と正当性判定プログラム３に区分されており、各々第１及び第２の記憶手段に格納されている。プログラム実行手段７も遊技用プログラムを実行する遊技実行手段と正当性プログラムを実行する正当性判定手段に区分され、遊技用プログラムの実行に先行して正当性判定手段５が正当性判定プログラム３を実行し、正当性が認められた時にのみ遊技実行手段６が遊技用プログラム１を実行する。このプログラム実行手段７の制御下で遊技課程における制御動作を実行する外部制御装置が設けられ、外部制御装置との間の通信処理は通信手段にゆだねられるので、プログラム実行手段７の負担が軽減される。【選択図】図９
2008023381.tif 000002
【特許請求の範囲】
【請求項１】
遊技用プログラムを格納する第１の記憶手段と、該第１の記憶手段に格納された遊技用プログラムの正当性を判別するための正当性判定プログラムを格納する第２の記憶手段と、前記第２の記憶手段に格納された正当性判定プログラムを実行し、前記第１の記憶手段に格納された遊技用プログラムの正当性が認められた場合に前記第１の記憶手段に格納された遊技用プログラムの実行を許容する正当性判定手段と、該正当性判定手段によって前記遊技用プログラムの実行が許容されたことに基づいて前記第１の記憶手段に格納された遊技用プログラムを実行する遊技実行手段とを少なくとも含むプログラム実行手段と、該プログラム実行手段の制御下で、遊技過程における制御動作を実行するための外部制御装置と端子点を介して接続され、通信処理を実行する通信手段を有する遊技機用演算処理装置において、
前記遊技機用演算処理装置は、前記端子点を介して前記遊技用プログラムの正当性を判定する為の確認装置と接続可能であって、
前記正当性判定手段は、前記端子点を介して接続された前記確認装置からの遊技用プログラム吐出要求に応答して遊技用プログラムを前記通信手段を介して前記確認装置に送出するプログラム吐出手段を具備し、
前記遊技機用演算処理装置は、不揮発性メモリによって構成され、前記プログラム吐出手段の作動回数を計数記憶する吐出回数記憶手段を具備し、
前記正当性判定手段は、前記吐出回数記憶手段の計数記憶値が予設定値に到達したことを判別すると前記プログラム実行手段を不能動化する不能動化手段を具備したことを特徴とする遊技機用演算処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパチンコ遊技機、アレンジボール、回転式遊技機、ジャン球遊技機等の遊技の制御を行う為の遊技機用演算処理装置に関する。
【背景技術】
【０００２】
近年の遊技機は例えば特定領域への入賞などに伴って特定条件を満足すると遊技盤面に設けられた特別図柄表示装置を使用して可変表示ゲームを行わせしめ、そのゲーム結果に対応して遊技客の利益状態が大幅に変化する様にしたものが広く普及しており、特別図柄表示器を使用した可変表示ゲームは乱数発生制御を含むプログラム制御によって実行される。又、遊技機内には遊技プログラムを実行する演算処理装置以外にも、賞球の排出制御を行う為の排出制御装置や特別図柄表示装置の図柄表示制御を行う為の表示制御装置等のプログラム制御される制御装置が配設されており、遊技用演算処理装置は、遊技プログラムの進行制御以外にも、表示制御装置への表示図柄の指示や、排出制御装置への賞球数の指示等も実行している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなプログラム制御される装置が増大した現在の遊技機は従前の様な釘調整よりも遊技プログラムの如何によって遊技機の性格が決定されるため，遊技機開発メーカとしては，限られたプログラムエリアの中により多彩な表現を盛り込み，競合他メーカとの差別化を図りたいという要望があるが，上記の様に遊技機用演算処理装置は遊技用のメインプログラムの進行制御の他にも，表示制御装置への表示図柄の指示や，排出制御装置への賞球数の指示等も実行している為，これらの外部デバイスに対する通信タイミングの制御等の処理的な負担が加わるのが現状であり，これら外部デバイスとの間の通信に要する負担を極力減らし，本来の遊技用メインプログラムの進行管理により多くの能力を割り当てたいという要望がある。
【０００４】
又、このように高度にプログラム制御された遊技機の場合、その遊技用プログラムの如何によっては極端に射倖性の高い性格の遊技機となってしまうため、健全な遊技を行わしめるために現在では検定機関の認証を得た遊技用プログラムのみが使用できる様になされているが、集客力の向上を図ってＲＯＭ交換によるプログラムの改竄が現実に行われており、プログラムの改竄に対するセキュリティ機能を高める為の工夫が行われている。
【０００５】
より具体的には、メーカにより開発された遊技用プログラムが検定機関による検定に合格すると、この合格したプログラムを第三者機関に持ち込む。第三者機関では合格したプログラムから所定の暗号化アルゴリズムに従ってセキュリティコードを導出し、元々の遊技用プログラムとこの遊技用プログラムから暗号化アルゴリズムに従って導出されたセキュリティコードとを書き込んだマスタＲＯＭを作成する。メーカではワンチップマイクロコンピュータによって構成され、セキュリティプログラム（上記の暗号化アルゴリズム及び照合手順等）が予め登録された遊技機用演算処理装置のＲＯＭ内にマスタＲＯＭをコピーして遊技機に装着する。このようにして得られた正規の遊技機用演算処理装置は、電源の投入時に先ずセキュリティプログラムが起動し、ＲＯＭ内に格納された遊技用プログラムから所定の暗号化のアルゴリズムに従ってセキュリティコードを算出して一端ＲＡＭ領域に待避させる。一方、ＲＯＭ内には第三者機関によって作成されたセキュリティコードが書き込まれており、ＲＯＭ内に予め書き込まれているセキュリティコードとＲＡＭ内に待避されたセキュリティコードは本来同一の暗号化アルゴリズムに従って作成されたものであるので、両者は本来一致しなければならない性格のものである。そこで、両者の照合の結果セキュリティコードの一致が検出された場合に初めて遊技用プログラムの実行が可能となる様にすることによりプログラムの改竄改変を防止している。
【０００６】
ところで，このようなセキュリティ機能は遊技店側が夜間にＲＯＭ交換等を行うことを防止する必要上生まれたものであり，暗号化アルゴリズムの漏泄を伴う様な不正行為がなされた場合には必ずしも万全ではなく，セキュリティ機能をより高める為には検査機関による不定期な立入検査が不可欠である。立ち入り検査としては封印シールの剥離痕跡を目視確認する等の方法も可能であるが，より完全なセキュリティ機能を持たせ或いは改竄の抑止力を向上させる為には実際にプログラムを読み出してマスタプログラムと照合確認することが望まれる。しかしながら，ワンチップマイクロコンピュータ化された遊技機用演算処理装置を検査装置に装着する場合，ピン数が多大であるため，検査のためにチップの抜き差しをする際にピンを突き曲げてしまう等の問題が生じ，より容易に立ち入り検査を行える様な体制の完備が望まれていた。そこで，本発明はチップの抜き差しを行うこと無く外部制御装置との間でデータ通信を行う通信手段を流用して確認装置に対して遊技用プログラムを吐出することが出来る様にした遊技機用演算処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
先ず、図１乃至図６を参照して本発明の構成を原理的に説明する。図１に示す様に、本発明に係る遊技機用演算処理装置は、遊技用プログラム１を格納する第１の記憶手段２と、該第１の記憶手段２に格納された遊技用プログラム１の正当性を判別するための正当性判定プログラム３を格納する第２の記憶手段４と、前記第２の記憶手段４に格納された正当性判定プログラム３を実行し、前記第１の記憶手段２に格納された遊技用プログラム１の正当性が認められた場合に前記第１の記憶手段２に格納された遊技用プログラム１の実行を許容する正当性判定手段５と、該正当性判定手段５によって前記遊技用プログラム１の実行が許容されたことに基づいて前記第１の記憶手段２に格納された遊技用プログラム１を実行する遊技実行手段６とを少なくとも含むプログラム実行手段７と、該プログラム実行手段７の制御下において、遊技過程における制御動作を実行するための外部制御装置８との間で通信処理を実行する通信手段９を備えている。
【０００８】
第１の記憶手段に格納された遊技用プログラム１を遊技実行手段６が実行するに先だって正当性判定手段５が第２の記憶手段に格納された正当性判定プログラム３を実行し、その正当性が認められた場合にのみ遊技用プログラム１の実行が許容される。遊技用プログラム１の実行過程で例えば特別図柄表示装置の表示制御を行う為の表示制御装置等の外部制御装置８はプログラム実行手段７の制御下で各々の制御動作を実行するが、通信処理は独立した通信手段が行うので、プログラム処理に要する時間や通信制御の為のプログラムを節約することが出来る。
【０００９】
図２に示す様に、前記通信手段９は、前記プログラム実行手段７から前記外部制御装置８に対する送信データを一時記憶する送信データ記憶手段１０と、前記送信データ記憶手段１０に一時記憶された送信データを前記外部制御装置８に対して送出するデータ送信手段１１と、前記外部制御装置８から前記プログラム実行手段７に対する受信データを一時記憶する受信データ記憶手段１２と、前記受信データ記憶手段１２に一時記憶する前記外部制御装置からの受信データを受信するデータ受信手段１３と、前記送信データ記憶手段１０が送信データを保有することを記憶する送信状態記憶手段１４と、前記受信データ記憶手段１２が受信データを保有することを記憶する受信状態記憶手段１５と、少なくとも、前記データ受信手段１３が前記外部制御装置８からの受信データを受け付けると前記受信状態記憶手段１５のセットと前記受信データの前記受信データ記憶手段１２に対する書込を行うとともに、前記送信状態記憶手段１５がセットされたことに基づき前記送信データ記憶手段１０に書き込まれている送信データを前記データ送信手段１１から送出させる送受信制御手段１６とを具備する。
【００１０】
図１に示されるプログラム実行手段は７は、外部制御装置８に対してデータを送出する場合には図２に示される通信手段９の送信状態記憶手段１４をセットするとともに送信データ記憶手段１０に対して送信データを書き込めば送受信制御手段１６は送信データ記憶手段１０内の送信データをデータ送信手段１１から外部制御装置８に対して送出し、又、受信状態記憶手段１５がセットされた場合には受信データ記憶手段１２に書き込まれた受信データを取り込む様にすればよいので、外部制御装置８との間の通信をチップ内デバイスとのデータ交信と同様の手順で行うことが可能となる。
【００１１】
又、図３に示される様に、前記遊技機用演算処理装置は、前記通信手段９を前記外部制御装置８と接続するための端子点１７を介して前記遊技用プログラム１の正当性を判定する為の確認装置１８と接続可能であって、前記正当性判定手段５は、前記端子点１７を介して接続された前記確認装置１８からの遊技用プログラム吐出要求に応答して遊技用プログラム１を前記通信手段９を介して前記確認装置１８に送出するプログラム吐出手段１９を具備する。
【００１２】
即ち、第１の記憶手段２に格納された遊技用プログラム１の正当性を判定する為の確認装置１８に対して遊技用プログラム１を送出するに際して前記外部制御装置８と通信手段９とを接続するための端子点１７を兼用使用するのでチップの着脱に伴うＩＣピンの損傷等のトラブルも無く、遊技機用演算処理装置を基盤上から着脱する必要がないことから、遊技機用演算処理装置チップを基盤上に半田付けすることが可能となり、装置の信頼性も向上する。
【００１３】
又、本発明の遊技機用演算処理装置は、図４に示す様に、不揮発性メモリによって構成され、前記プログラム吐出手段１９の作動回数を計数記憶する吐出回数記憶手段２０を具備するとともに、前記正当性判定手段５は、前記吐出回数記憶手段２０の計数記憶値が予設定値に到達したことを判別すると前記プログラム実行手段７を不能動化する不能動化手段２１を具備する。
【００１４】
図４のごとくなすことにより、不揮発性メモリによって構成された吐出回数記憶手段２０がプログラム吐出手段１９の作動回数、即ち、確認装置１８によって遊技用プログラム１の正当性の確認操作を行った回数を計数記憶し、その計数記憶値が予設定値に達すると不能動化手段２１がプログラム実行手段７を不能動化することが出来る。従って、遊技用プログラム１の解読等の目的を以て遊技用プログラム１の吐出を試みることが困難になり、プログラムの保全性が向上する。
【００１５】
又、遊技機用演算処理装置は、図５に示す様に、前記遊技機用演算処理装置は、前記通信手段９を前記外部制御装置８と接続するための端子点１７を介して前記遊技用プログラム１及び遊技機用演算処理装置の正当性を判定する為の確認装置１８と接続可能であって、前記正当性判定手段５は、前記確認装置１８の正当性を判定する識別手段２２を具備し、前記正当性判定手段５は、前記端子点１７を介して接続された前記確認装置１８による前記遊技機用演算処理装置の認証及び前記識別手段２２による前記確認装置１８の認証がなされたことを条件として、前記端子点１７を介して接続された前記確認装置１８からの遊技用プログラム吐出要求に応答して遊技用プログラム１を前記通信手段９を介して前記確認装置１８に送出するプログラム吐出手段１９を具備する。
【００１６】
このようにした場合、確認装置１８側での遊技機の認証及び遊技機側での識別手段２２による確認装置１８の認証が行われることを条件に遊技用プログラム１の吐出がなされるので、遊技用プログラムの漏泄を有効に防止することが可能となる。
【００１７】
更に、遊技機用演算処理装置は、上記を前提として、図６に示す様に、不揮発性メモリによって構成され、前記プログラム吐出手段１９の作動回数を計数記憶する吐出回数記憶手段２０を具備するとともに、前記正当性判定手段５は、前記吐出回数記憶手段２０の計数記憶値が予設定値に到達した場合或いは前記識別手段２２による前記確認装置１８の認証が否定された場合に前記プログラム実行手段７を不能動化する不能動化手段２１を具備する。
【００１８】
即ち、不揮発性メモリによって構成された吐出回数記憶手段２０がプログラム吐出手段１９の作動回数を計数記憶し、その計数記憶値が予設定値に達すると不能動化手段２１がプログラム実行手段７を不能動化するとともに、更に識別手段２２による確認装置の認証がとれなかった場合にもプログラム実行手段７が不能動化されるので、遊技用プログラムの解読等の目的を以て遊技用プログラムの吐出を試みることが困難になり、プログラムの保全性が向上する
【発明の効果】
【００１９】
第１の発明によれば、第１の記憶手段に格納された遊技用プログラムの正当性を判定する為に確認装置に対して遊技用プログラムを送出するに際して前記外部制御装置と通信を行う為の通信手段を接続するための端子点を兼用使用するのでチップの着脱に伴うＩＣピンの損傷等のトラブルも無く、遊技機用演算処理装置を基盤上から着脱する必要がないことから、遊技機用演算処理装置チップを基盤上に半田付けすることが可能となり、装置の信頼性も向上する。また、不揮発性メモリによって構成された吐出回数記憶手段がプログラム吐出手段の作動回数、即ち、確認装置によって遊技用プログラムの正当性の確認操作を行った回数を計数記憶し、その計数記憶値が予設定値に達すると不能動化手段がプログラム実行手段を不能動化することが出来るので、遊技用プログラムの解読等の目的を以て遊技用プログラムの吐出を試みることが困難になり、プログラムの保全性が向上する。
【発明を実施するための最良の形態】
【００２０】
以下図面を参照して本発明の好ましい実施の形態を詳細に説明する。図７に示す様に役物制御装置３１はワンチップマイクロコンピュータで構成された遊技機用演算処理装置３２を中心に、水晶発振器３３、信号を外部装置に対して送出するドライバ３４、データを外部装置から取り込むフィルタ３５、出力ポート３６、入力ポート３７、外部バス３８、各種効果音を発生するサウンドジェネレータ３９、アンプ４０等を有して構成される。又、出力段の外部装置の一例として、特別遊技としての可変表示ゲーム用の図柄の表示制御を行う為の表示制御装置４１、賞品球の排出制御を行う排出制御装置４２、遊技客にとって有利な第１状態と遊技客にとって不利な第２状態とに変換可能な変動入賞装置４３、表示制御装置４１が可変表示ゲーム（例えば、図柄の組合せゲーム等）を開始させるきっかけとなる後述の第１種始動スイッチ４８への入賞球に基づいて可変表示ゲームを行う権利数を表示する記憶表示器４４、大当たり中に大当たり状態を表示する装飾表示器４５、管理装置４７に対して大当たり状態を知らせる情報や可変表示ゲームの実行を知らせる情報等の各種情報を送出する為の外部情報端子４６等を有する。又、入力段の外部装置の一例として、表示制御装置４１を使用した可変表示ゲームを開始させるきっかけとなる特定入賞領域への入賞検出をする第１種始動スイッチ４８、いわゆる大当たり中における変動入賞装置４３への入賞球数を計数するためのカウントスイッチ４９、大当たり状態を継続させる為の継続入賞領域への入賞球を検出する継続スイッチ５０、可変表示ゲームの図柄の表示制御を行う為の上述の表示制御装置４１、賞品球の排出制御を行う為の上述の排出制御装置４２等を有する。尚、本実施例では表示制御装置４１及び排出制御装置４２以外の外部装置は各々出力ポート３６或いは入力ポート３７を経由して遊技機用演算処理装置３２と接続されているが、表示制御装置４１等は遊技機用演算処理装置３２が有する通信制御装置（ＳＣＵ１又はＳＣＵ２）とコネクタを介して接続されている。又、５１は各種の効果音を発生する為のスピーカを示す。
【００２１】
図８は遊技機用演算処理装置３２の内部構成例を示すブロック図であり、５２はＣＰＵコア、５３はＲＡＭ、５４はＲＯＭ、５５はメモリ制御回路、５６は不揮発性メモリ、５７は排出制御装置４２に割り当てられた通信制御装置（ＳＣＵ１）、５８は表示制御装置４１に割り当てられた通信制御装置（ＳＣＵ２）、５９は外部バスインタフェース、６０は内部バス、６１はクロックジェネレータ、６２はリセット割込制御回路、６３はＣＴＣ、６４はアドレスデコーダ、６５は出力制御回路、６６はＰＩＯ、６７はウォッチドッグタイマを各々示す。
【００２２】
ＣＰＵコア５２は例えば８ビットのマイクロプロセッサであり、遊技機の遊技動作をＲＯＭ５４内に格納された遊技用プログラムに基づいて１シーケンス単位で実行する。ＲＡＭ５３はプログラムの実行中に発生するデータを一時的に記憶するためのものであり、特に本発明との関連では乱数発生用のデータを計数記憶為のレジスタ領域、可変表示ゲームを開始させる為の始動孔への入賞球数を記憶為のレジスタ領域、分岐用の処理番号を記憶する為のレジスタ領域等が用意されている。ＲＯＭ５４は第１の記憶手段及び第２の記憶手段として作用するものであり、セキュリティプログラム、及び遊技用プログラムを格納する。メモリ制御回路５５はＣＰＵコア５２によって実行されるプログラムの切り替えを制御する為のものであり、特に本実施例との関係では起動時にセキュリティプログラムの立ち上げを行う。不揮発性メモリ５６は電源オフによっても記憶内容を保持するメモリ手段である。後述の確認装置による遊技プログラムの検査が行われた回数は不揮発性メモリ５６に計数記憶され、不揮発性メモリ５６は吐出回数記憶手段を構成している。外部バスインタフェース５９は外部バス３８にアドレスやデータを送出する。クロックジェネレータ６１は外付けの水晶発振器３３の出力を適当な周波数に分周してＣＰＵコア５２、通信制御装置５７・５８、外部装置に供給する。リセット割込制御回路６２は、遊技機用演算処理装置３２全体をリセットとするシステムリセット信号、ＣＰＵコア５２のみのリセット信号等を発生する。ウォッチドッグタイマ６７は、ノイズ等によるプログラムの暴走防止用であり、設定時間内にクリアされないとＣＰＵコア５２をリセットさせる。
【００２３】
次に、図９は通信制御装置５７、５８の内部構成を示すブロック図であり、６８は外部制御装置（即ち、表示制御装置４１や排出制御装置４２）に対して送信するデータを一時記憶する送信データバッファ、６９は外部制御装置から受信したデータを一時記憶する受信データバッファ、７０は受信データバッファ６９に受信データが書き込まれたことを示すステータスレジスタ、７１は送信データバッファ６８に送信データを書き込む時セットするコマンドレジスタ、７２は外部装置から受信データを取り込むシリアル／パラレル変換機能を有するレシーバ、７３は外部装置に送信データを送出するパラレル／シリアル変換機能を有するトランスミッタ、７４はクロックジェネレータ６１が発生したクロックに同期してレシーバ７２、トランスミッタ７４を作動させるボーレートジェネレータである。又、７５は送受信コントローラであり、レシーバ７２が外部装置から受信データを取り込むとステータスレジスタ７０をセットするとともに受信データを受信データバッファ６９に記憶させ、コマンドレジスタ７１がセットされると送信データバッファ６８内の送信データをトランスミッタ７３に送出させる。更に、７６はボーレートの設定等を行うモードレジスタ、７７は通信制御装置内のバスを各々示す。
【００２４】
次に、図１０は役物制御装置３１と遊技用プログラム確認装置（単に確認装置と略称する。）７８の接続状態を原理的に示すブロック図であり、役物制御装置３１側の外部制御装置（本実施例では排出制御装置４２）が接続されるコネクタ７９（即ち、通信制御装置５７の出力コネクタ）と確認装置７８側のコネクタとがケーブル８１で接続される。従って、本実施例では遊技用プログラムの立ち入り検査に際して遊技機用演算処理装置３２を役物制御装置３１を構成する基盤から着脱する必要がない。
【００２５】
次に、図１１は確認装置７８の内部構成例を示すブロック図であり、８２はＣＰＵ、８３は確認装置の動作プログラムが格納されたＲＯＭ、８４は確認動作中に発生する各種中間データを記憶するＲＡＭ、８５は確認装置７８を起動する為の起動スイッチ、８６は起動スイッチ８５のノイズ等を除去するフィルタ、８７は入力ポート、８８は遊技用プログラムが正常と判定された時に点灯する正常ＬＥＤ、８９は遊技用プログラムが異常と判定された時に点灯する異常ＬＥＤ、９０、９１は各々ドライバ及び出力ポート、９２は判定用のマスタＲＯＭ９３が装着されているソケット、９４は確認装置７８の内部バスを示す。
【００２６】
次に、上記事項及び図１２乃至図２０に示すフローチャートを参照して本実施の形態の動作を説明する。先ず、ステップＳ１で遊技機側の電源が投入されることによって図１２に示すプログラムがスタートする。
【００２７】
ステップＳ２でメモリ制御回路５５（図８参照）はシステム起動時にＲＯＭ５４内に用意されたセキュリティプログラムの実行を開始させる。先ず、セキュリティプログラムが実行されると、先ず、ステップＳ３で不揮発性メモリ５６内に動作不能フラッグがセットされていないかどうかが確認される。この動作不能フラグは確認装置７８による確認作業が所定回数以上実行された時にステップＳ９でセットされるものであり、通常はクリアされているので、次のステップＳ４に移行するが、もしも動作不能フラッグがセットされている場合にはシステムはハングアップする。
【００２８】
続いて、ステップＳ４で通信制御装置５７内のステータスレジスタ７０がセットされているか否かを判別する。このステータスレジスタ７０は確認装置７８がコネクタ７９に対して装着されていない限り、この時点では初期クリアされたままである。従って、ステップＳ１１に移行する。このステップＳ１１で所定時間内にステータスレジスタ７０がセットされるとステップＳ５に移行し、所定時間内にセットされない場合にはステップＳ２１（図１４）に移行する。確認装置７８は立入検査の時にのみ装着されるので、先ずステップＳ２１に移行する場合を先に説明する。
【００２９】
ステップＳ２１ではＲＯＭ５４内の遊技用プログラムから所定の暗号化アルゴリズムに従って暗号化データを算出する。即ち、ＲＯＭ５４内のセキュリティプログラム中には与えられたデータを暗号化するためのアルゴリズムが予め格納されており、ＲＯＭ５４内から読み出した遊技用プログラムを上記暗号化アルゴリズムに従って暗号化し、算出した暗号化データをＲＡＭ５３に一時的に記憶する。一方、ＲＯＭ５４内の遊技用プログラムに割り当てられた一部領域（例えば末尾領域）には予め第三者機関によって暗号化された暗号化データが格納されており、ステップＳ２２ではＲＯＭ５４内の暗号化データを読み出す。そして、ステップ２３でＲＯＭ５４内に予め格納されていた暗号化データとステップＳ２１で遊技用プログラムを暗号化アルゴリズムに基づいて暗号化したデータとを照合し、両者が一致すればメモリ制御回路５５はメモリ領域をセキュリティプログラムから図１５以降の遊技用プログラムに切り替える。又、不一致の場合にはシステムはハングアップする。
【００３０】
図１５の遊技用プログラムに移行するとステップＳ２７で初期化処理（各種フラッグのクリア等）を行い、ステップＳ２８で賞球制御処理を行う。賞球制御処理に関しては図１７に詳細に示されている。先ず、ステップＳ５１で通信制御装置５７のステータスレジスタ７０がセットされているか否かを見る。通信制御装置５７には立入検査時を除いて排出制御装置４２が接続されており（図７参照）排出制御装置４２は入賞球を検出すると賞球要求を通信制御装置５７のレシーバ７２に送っている。送受信コントローラ７５はレシーバ７２から賞球要求を受け付けるとステータスレジスタ７０に受信フラッグをセットするとともに受信データバッファ６９に賞球要求を書き込んでいる。
【００３１】
ＣＰＵコア５２はリセット割込制御回路からの定期的な割込要求毎に繰り返される賞球制御処理において通信制御装置５７のステータスレジスタ７０がセットされていると、以下に説明する賞球制御処理を行い、しからざる時はメインルーチンに復帰する。即ち、ＣＰＵコア５２はステータスレジスタ７０がセットされていると受信データバッファ６９内に記憶されている受信データを読み込み、賞球要求か否かを判別する。賞球要求の場合には賞球数をセットするが、本実施例では賞球の入賞領域が可変表示ゲームを起動する為の始動孔への入賞であるか或いはその他の入賞領域であるかによって排出賞球数に差を設けている。
【００３２】
そこで、本実施例ではＲＡＭ５３内に始動孔への入賞球数を計数記憶する為のレジスタ領域を設け、始動スイッチ４８（図７参照）への入賞球の検出信号が加えられる毎に図１６で後述する様に始動孔への入賞球数を計数記憶する為のレジスタ領域を加算し、始動孔への入賞に基づく賞球排出処理を行う毎に当該レジスタ領域の数値を減算する様にしている。又、本実施例では始動孔への入賞には、賞球の排出という意味の他に、可変表示ゲームを開始する権利数としての意味も与えられており、可変表示ゲームを開始する為の権利数は例えば「４」を上限値としてそれ以上の始動孔４８への連続入賞はオーバフローさせる様にしている一方で賞球の排出に関しては特段の上限を設けていないことから、ＲＡＭ５３内には、賞球の排出処理をする為の始動孔への入賞球数を計数記憶する為の第１のレジスタ領域と、可変表示ゲームを開始させるための始動孔への入賞球数を計数記憶する為の第２のレジスタ領域とを別々に設けている。そして、ステップ５４で判別するレジスタ領域は賞球排出処理の為の始動孔への入賞球数を計数記憶するための第１のレジスタ領域であり、後述の図１６のステップＳ４４で加算されるレジスタ領域である。
【００３３】
そして、ＣＰＵコア５２はＲＡＭ５３内の始動孔計数記憶用第１レジスタ領域が「１」以上であると、始動孔に対して定められた賞球数（例えば７個）を通信制御装置５７内の送信データバッファ６８にセットするとともに始動孔計数記憶用第１レジスタ領域を１減算し（ステップＳ５６、Ｓ５７）、始動孔計数記憶用第１レジスタ領域が「０」であると一般入賞孔に対して定められた賞球数（例えば１３個）を通信制御装置５７内の送信データバッファ６８にセットし（ステップＳ５５）、しかる後に通信制御装置５７内のコマンドレジスタ７１をセットして図１５のメインルーチンに復帰する。
【００３４】
この様にして通信制御装置５７内のコマンドレジスタ７１がセットされると送受信コントローラ７５は送信データバッファ６８に書き込まれた賞球数をトランスミッタ７３を介して排出制御装置４２に送出し、排出制御装置４２は指定された数の賞品球を排出する。
【００３５】
このようにして賞球制御処理からメインルーチンに復帰するとＣＰＵコア５２はステップＳ２９で表示制御装置４１を使用した可変表示ゲームを開始させる為の始動スイッチ４６の入力処理に移行する。始動スイッチ４６の入力処理に関しては図１６に詳細に示されている。始動スイッチ４６の入力処理に移行すると、ＣＰＵコア５２はステップＳ４３で特定領域への入賞に伴って始動スイッチ４６がオンしているか否かを見る。そして、始動スイッチ４６がオンしていない場合には、そのままメインルーチンに復帰する。一方、始動スイッチ４６がオンしていると、ステップＳ４４でＲＡＭ５３内に用意された始動孔計数記憶用第１レジスタ領域を「１」加算する。そして、このレジスタ計数値は始動孔に対する賞球排出の実行に伴って図１７のステップＳ５７で減算されることは既述の通りである。
【００３６】
続いて、ＣＰＵコア５２はステップＳ４５でＲＡＭ５３内の始動孔計数記憶用第２レジスタ領域の計数値が「４」以下であるか否かを確認する。本実施例では表示制御装置４１を使用した可変表示ゲームを開始する権利数は最大「４」までは保持出来るがそれ以上はたとえ始動スイッチ４６が作動してもオーバフローする様になされている。従って、始動孔計数記憶用第２レジスタ領域の計数値が「４」を超過しているとそのままメインルーチンに復帰し、「４」以下の場合には始動孔計数記憶用第２レジスタ領域を１加算した後に（Ｓ４６）可変表示ゲームの結果判別用の乱数を取得する。
【００３７】
より詳細にはＲＡＭ５３内には乱数を作成するための乱数作成領域と、この乱数作成領域から取得した特殊図柄判定用の乱数値を記憶するための乱数記憶領域が割り当てられており、乱数作成領域の内容は、例えば確率を１／２００とした場合には（０〜１９９）の間でメインルーチンの割込処理毎に「乱数作成領域加算ステップＳ３０」でサイクリックに更新されている。そして、ＣＰＵコア５２はステップＳ４７で乱数作成領域の数値（即ち、０〜１９９の間で歩進される数値）を読み出して、この数値をステップ４８で乱数記憶領域へ格納してメインルーチンに復帰する。そして、メインルーチンではステップＳ３０で乱数作成領域を加算するが、割込処理の度に始動スイッチ４６がオンしている訳ではないので取得される乱数値はランダムなものとなる。
【００３８】
メインルーチンのステップＳ３０で乱数作成領域加算をした後にステップＳ３１で処理番号（処理番号はＲＡＭ５３内に用意された処理番号記憶用のレジスタ領域に記憶されている。）に応じて通常処理、図柄変動処理、大当たり処理、ハズレ処理のいずれかの処理に分岐し、各々の分岐処理の後にステップＳ３６〜ステップＳ４０の外部情報処理（集中管理装置に対する情報伝達等）、出力処理（各種ソレノイド等の出力）、ランプＬＥＤ処理（飾りランプ等を点灯する処理）、音出力処理（効果音の発生処理）、不正監視処理（各種不正行為の監視処理）等を順次実行し、次の割込タイミングでステップＳ２８に戻る。
【００３９】
処理番号記憶用のレジスタ領域が「通常処理」を示している時は図１８のステップＳ６０の「通常処理」にジャンプし、ステップＳ６１で始動孔計数記憶用第２レジスタ領域の内容を見る。この始動孔計数記憶用第２レジスタ領域は始動スイッチ４６のオンに伴って図１６のステップＳ４６で加算されたものであり、始動孔計数記憶用第２レジスタ領域が「０」を示していると、ステップＳ７１及びＳ７２で通信制御装置５８の送信データバッファ６８に通常表示データをセットするとともに通信制御装置５８のコマンドレジスタ７１に送信コマンドをセットしてメインルーチンに復帰する。このようにしてコマンドレジスタ７１がセットされたことに伴い通信制御装置５８の送受信コントローラ７５は送信データバッファ６８に書き込まれた通常表示データをトランスミッタ７３を介して表示制御装置４１にシリアル伝送するので、表示制御装置４１は通常の表示を行う。尚、ステップＳ６１で始動孔計数記憶用第２レジスタ領域が「０」と判別された場合には、処理番号の変更処理がなされないので、割込要求毎に繰り返されるステップＳ３１での分岐処理では、始動孔計数記憶用第２レジスタ領域が「１」以上になるまでは図１８の「通常処理」に分岐することになる。
【００４０】
一方、ステップＳ６１で始動孔計数記憶用第２レジスタ領域が「１」以上である場合にはステップＳ６２で始動孔計数記憶用第２レジスタ領域を「１」減算した後に、ステップＳ６３でＲＡＭ５３内の乱数記憶領域内の乱数値（既述のステップＳ４８で書き込まれた数値）を読み込み、ステップＳ６４で所定の判定値と比較する。その結果、乱数記憶領域から読み出した乱数値が大当たりに相当する数値である場合はステップＳ６６で大当たり停止情報（例えば、「７．７．７」という表示データ）を通信制御装置５８の送信データバッファ６８にセットし、ステップＳ６７でＲＡＭ５３内に大当たりフラッグをセットして、ステップ６９に進む。又、上記の乱数値が大当たり以外の数値であると、ステップＳ６８でハズレ停止情報（例えば「７．７．７」以外の表示データ）を通信制御装置５８の送信データバッファ６８にセットし、この場合には大当たりフラッグはセットせずにステップ６９に進む。そして、ステップＳ６９で通信制御装置５８のコマンドレジスタ７１をセットし、ステップＳ７０でＲＡＭ５３内の処理番号フラッグを「図柄変動処理」に変更して、メインルーチンに復帰し、メインルーチンでは次の割込要求に対応したステップＳ３１の処理番号による分岐で図１９の図柄変動処理に移行する。そして、通信制御装置５８はコマンドレジスタ７１がセットされると、送受信コントローラ７５が送信データバッファ６８にセットされているデータ（「大当たり停止情報」或いは「はずれ停止情報」）をトランスミッタ７３を介して表示制御装置４１にシリアル伝送する。
【００４１】
一方、表示制御装置４１側では「大当たり停止情報」或いは「はずれ停止情報」を受け取ると、図外の可変表示装置の表示図柄を更新し、受け付けた停止情報が得られた時点で表示図柄の変動を停止するとともに図柄の変動を停止したことを示す情報を通信制御装置５８に伝送する。通信制御装置５８ではレシーバ７２を介してこの情報を受け取ると、送受信コントローラ７５はステータスレジスタ７０をセットするとともに受信したデータを受信データバッファ６９にセットする。
【００４２】
遊技機用演算処理装置側では、次の割込タイミングでのステップＳ３１の処理番号への分岐で図１９の図柄変動処理に分岐すると、ステップＳ７５で通信制御装置５８のステータスレジスタ７０がセット（セットされていない場合メインルーチンに復帰し、次の割込タイミングでの分岐処理以降に実行する。）されていると、ステップＳ７６で通信制御装置５８の受信データバッファ６９の内容を読み込み、ステップＳ７７で変動停止情報（図柄の変動が停止したことを示す情報）であるか否かを判別し、その結果、変動停止情報であることを確認するとステップＳ７８でＲＡＭ５３内に大当たりフラッグがセットされているか否かを判別する。この大当たりフラッグは既に説明した図１８の通常処理のステップＳ６５の乱数判別の結果大当たりが発生した時にステップＳ６７によってセットされるものであり、ＣＰＵコア５２はＲＡＭ５３内に大当たりフラッグがセットされていればステップＳ７９でＲＡＭ５３内の処理番号レジスタの内容を大当たり処理を示す処理番号に変更するとともにステップＳ８０でＲＡＭ５３内の大当たりフラッグをクリアしてメインルーチンに復帰する。又、大当たりフラッグがセットされていない場合にはステップＳ８１でＲＡＭ５３内の処理番号レジスタの内容をハズレ処理を示す処理番号に変更してメインルーチンに復帰する。
【００４３】
そして、次の割込タイミングに伴いメインルーチンのステップＳ３１による分岐処理において大当たり処理に分岐すると大当たりに伴う処理（例えば、変動入賞装置４３の長時間の開成、装飾表示器４５に大当たりを示す装飾表示、スピーカ５１から大当たりに伴う効果音の発生、管理装置４７に対する大当たり発生の伝達等）の準備をし、これらはＳ３６〜Ｓ３９のステップで管理装置に伝達され、或いは、目的となる制御対象デバイスに伝達される。又、メインルーチンのステップＳ３１による分岐処理でハズレ処理に分岐するとハズレに伴う処理（例えば装飾表示器４５にはずれを示す装飾表示、スピーカ５１からはずれに伴う効果音の発生等）の準備をし、これらもＳ３６〜Ｓ３９のステップで管理装置４７に伝達され、或いは、目的となる制御対象デバイスに伝達される。
【００４４】
さてここまでは確認装置７８を装着しなかった場合の動作であり、次に確認装置７８を装着した場合の動作を説明する。確認装置７８は図７に示す排出制御装置４２を接続するためのコネクタを使用して装着される。従って、確認装置７８を接続するに際しては排出制御装置４２のコネクタを抜き取り、そこに確認装置７８を装着し、遊技機用演算処理装置３２の電源を立ち上げる。
【００４５】
図２０は確認装置７８側の動作を示しており、ステップＳ８４で確認装置側７８（図１１参照）のＣＰＵ８２はＲＯＭ８３内のプログラムに従ってプログラムカウンタの初期化等の初期化処理がなされた後に起動スイッチ８５が押されるのを待つ。起動スイッチ８５が押されるとＣＰＵ８２は正常ＬＥＤ８８及び異常ＬＥＤ８９を消灯した後に出力ポート９１、ドライバ９０を介して通信制御装置５７のレシーバ７２に起動信号を伝送する。応じて通信制御装置５７の送受信コントローラ７５はステータスレジスタ７０をセットするとともに受信データバッファ６９に起動信号を書き込む。
【００４６】
一方、遊技機用演算処理装置３２側では電源が立ち上げられたことにより既に説明した図１２の処理を実行する。そして、ステップＳ１１の定める所定時間が経過する以前にステップＳ４で通信制御装置５７のステータスレジスタ７０がセットされたことを確認するとステップＳ５で通信制御装置５７の受信データバッファ６９の内容を読み込み、ステップＳ６で正規の起動信号であるか否かを判別する。そして、正規の起動信号が検出されない場合には、遊技用プログラムの漏泄等の目的で何らかの装置を装着したものと考えられるので、ステップＳ９で不揮発性メモリ５６に動作不能フラッグをセットした後にシステムをハングアップさせる。又、ステップＳ６で正規の起動信号であると判別された場合には、ステップＳ７で不揮発性メモリ５６内の送出回数メモリの記憶値を１加算し、ステップＳ８で送出回数メモリの計数値が設定値（例えば５）以上になったか否かを判別する。１台の遊技機に対して度々立入検査が行われることは不自然であり、遊技用プログラムの漏泄等を防止する為、ステップＳ８で送出回数メモリの数値が設定値以上になっている場合には、ステップＳ９で不揮発性メモリ５８に動作不能フラッグをセットして、システムをハングアップさせる。
【００４７】
ステップＳ８で送出回数メモリが設定値以下であると、ステップＳ１０で役物コード（遊技機のＩＤコード）の送出処理を実行する。より具体的には通信制御装置５７のコマンドレジスタ７１をセットするとともに送信データバッファ６８に対して役物コードを書き込む。通信制御装置５８側では送受信コントローラ７５はコマンドレジスタ７１がセットされると送信データバッファ６８に書き込まれた役物コードをトランスミッタ７３を介して確認装置７８のコネクタ８０にシリアル伝送する。
【００４８】
一方、確認装置７８側では図２０のプログラムを実行しており、ステップＳ８８ではコネクタ８０から伝送された役物コードがフィルタ８６及び入力ポート８７を介して取り込まれるのを待つ。そして、役物コードが取り込まれるとステップＳ８９で役物コードが正常なものであるか否かを判別し、役物コードが正常でない場合には遊技用プログラムの照合処理を行うまでもなく異常ＬＥＤ８９を点灯して異常が生じていることを表示し動作を終了する。即ち、確認装置側で行う遊技の認証作業に相当する。又、ステップＳ８９で役物コードが正常であると判定された場合には、確認装置７８側のＣＰＵ８２は確認装置コード（確認装置のＩＤコード）を出力ポート９１、ドライバ９０を介して通信制御装置５７のレシーバ７２に伝送する。応じて通信制御装置５７の送受信コントローラ７５はステータスレジスタ７０をセットするとともに受信データバッファ６９に確認装置コードを書き込む。
【００４９】
遊技機用演算処理装置３２側ではステップＳ１０で役物コードの送出を行った後にステップＳ１２で通信制御装置５７のステータスレジスタ７０がセットされるのを待つ。そして、ステータスレジスタ７０がセットされると、ステップＳ１３で受信データバッファ６９の内容を読み込み、ステップＳ１４で確認装置コードであるか否かを判別し、ステップＳ１５で正常なコードであるか否かを判別し、判別の結果が否定の場合にはステップＳ２０で不揮発性メモリ５６に動作不能フラッグをセットしてシステムをハングアップさせる。即ち、遊技機側で行う確認装置の認証作業に相当する。
【００５０】
ステップＳ１５で確認装置コードが正常であると判別すると、遊技機用演算処理装置３２側のＣＰＵコア５２はステップＳ１６でＲＯＭ５４内に格納されている遊技プログラムを確認装置７８側に伝送する。尚、伝送手順は既に説明した様に通信制御装置５７を介して行われることはいうまでもない。遊技用プログラムの伝送はステップＳ１７、Ｓ１８でＲＯＭ５４の読み出しアドレスを加算しながら全データが送出されるまで繰り返し実行され、遊技用プログラムの全データの送出が完了するとＣＰＵコア５２はデータの送出完了を示す最終情報を確認装置７８側に伝送する。
【００５１】
一方、確認装置７８側ではステップＳ９１で伝送された遊技プログラムを伝送単位毎に読み込み、ステップＳ９２で最終情報を確認すると遊技機側から読み込んだ遊技プログラムをソケット９２に装着されているマスタＲＯＭ９３内に予め格納されているマスタプログラムと照合し（ステップＳ９３）、ステップＳ９４で両者の一致が検出された場合にはステップＳ９５で正常ＬＥＤを８８点灯して動作を終了し、一致が検出されない場合にはステップＳ９６で異常ＬＥＤを点灯して動作を終了する。
【００５２】
特許請求の範囲に記載した以外の本発明の観点の代表的なものとして、次のものがあげられる。
【００５３】
（１）
遊技用プログラムを格納する第１の記憶手段と、該第１の記憶手段に格納された遊技用プログラムの正当性を判別するための正当性判定プログラムを格納する第２の記憶手段と、前記第２の記憶手段に格納された正当性判定プログラムを実行し、前記第１の記憶手段に格納された遊技用プログラムの正当性が認められた場合に前記第１の記憶手段に格納された遊技用プログラムの実行を許容する正当性判定手段と、該正当性判定手段によって前記遊技用プログラムの実行が許容されたことに基づいて前記第１の記憶手段に格納された遊技用プログラムを実行する遊技実行手段とを少なくとも含むプログラム実行手段と、該プログラム実行手段の制御下において、遊技過程における制御動作を実行するための外部制御装置との間で通信処理を実行する通信手段を有する遊技機用演算処理装置。
【００５４】
（２）
（１）記載の遊技機用演算処理装置において、前記通信手段は、前記プログラム実行手段から前記外部制御装置に対する送信データを一時記憶する送信データ記憶手段と、前記送信データ記憶手段に一時記憶された送信データを前記外部制御装置に対して送出するデータ送信手段と、前記外部制御装置から前記プログラム実行手段に対する受信データを一時記憶する受信データ記憶手段と、前記受信データ記憶手段に一時記憶する前記外部制御装置からの受信データを受信するデータ受信手段と、前記送信データ記憶手段が送信データを保有することを記憶する送信状態記憶手段と、前記受信データ記憶手段が受信データを保有することを記憶する受信状態記憶手段と、少なくとも、前記データ受信手段が前記外部制御装置からの受信データを受け付けると前記受信状態記憶手段のセットと前記受信データの前記受信データ記憶手段に対する書込を行うとともに、前記送信状態記憶手段がセットされたことに基づき前記送信データ記憶手段に書き込まれている送信データを前記データ送信手段から送出させる送受信制御手段と、を具備することを特徴とする遊技機用演算処理装置。
【００５５】
（３）
（１）又は（２）記載の遊技機用演算処理装置において、前記遊技機用演算処理装置は、前記通信手段を前記外部制御装置と接続するための端子点を介して前記遊技用プログラムの正当性を判定する為の確認装置と接続可能であって、前記正当性判定手段は、前記端子点を介して接続された前記確認装置からの遊技用プログラム吐出要求に応答して遊技用プログラムを前記通信手段を介して前記確認装置に送出するプログラム吐出手段を具備することを特徴とする遊技機用演算処理装置。
【００５６】
（４）
（３）記載の遊技機用演算処理装置において、不揮発性メモリによって構成され、前記プログラム吐出手段の作動回数を計数記憶する吐出回数記憶手段を具備するとともに、前記正当性判定手段は、前記吐出回数記憶手段の計数記憶値が予設定値に到達したことを判別すると前記プログラム実行手段を不能動化する不能動化手段を具備したことを特徴とする遊技機用演算処理装置。
【００５７】
（５）
（１）又は（２）記載の遊技機用演算処理装置において、前記遊技機用演算処理装置は、前記通信手段を前記外部制御装置と接続するための端子点を介して前記遊技用プログラム及び遊技機用演算処理装置の正当性を判定する為の確認装置と接続可能であって、前記正当性判定手段は、前記確認装置の正当性を判定する識別手段を具備し、前記正当性判定手段は、前記端子点を介して接続された前記確認装置による前記遊技機用演算処理装置の認証及び前記識別手段による前記確認装置の認証がなされたことを条件として、前記端子点を介して接続された前記確認装置からの遊技用プログラム吐出要求に応答して遊技用プログラムを前記通信手段を介して前記確認装置に送出するプログラム吐出手段を有することを特徴とする遊技機用演算処理装置。
【００５８】
（６）
（５）記載の遊技機用演算処理装置において、不揮発性メモリによって構成され、前記プログラム吐出手段の作動回数を計数記憶する吐出回数記憶手段を具備するとともに、前記正当性判定手段は、前記吐出回数記憶手段の計数記憶値が予設定値に到達した場合或いは前記識別手段による前記確認装置の認証が否定された場合に前記プログラム実行手段を不能動化する不能動化手段を具備することを特徴とする遊技機用演算処理装置。
【図面の簡単な説明】
【００５９】
【図１】本発明の遊技機用演算処理装置を原理的に示すブロック図。
【図２】本発明の遊技機用演算処理装置を原理的に示すブロック図。
【図３】本発明の遊技機用演算処理装置を原理的に示すブロック図。
【図４】本発明の遊技機用演算処理装置を原理的に示すブロック図。
【図５】本発明の遊技機用演算処理装置を原理的に示すブロック図。
【図６】本発明の遊技機用演算処理装置を原理的に示すブロック図。
【図７】本発明をパチンコ遊技機の役物制御装置に適用した実施例の遊技機の制御システムのブロック図。
【図８】図７に示す実施例の遊技機用演算処理装置の内部構成を示すブロック図。
【図９】図８に示す遊技機用演算処理装置内の通信制御装置の内部構成を示すブロック図。
【図１０】本発明が適用される役物制御装置と確認装置との接続状態を示すブロック図。
【図１１】遊技用プログラム確認装置のブロック図。
【図１２】本発明の実施例にかかる遊技機のセキュリティプログラムの前段部分のフローチャート。
【図１３】本発明の実施例にかかる遊技機のセキュリティプログラムの中段部分のフローチャート。
【図１４】本発明の実施例にかかる遊技機のセキュリティプログラムの後段部分のフローチャート。
【図１５】本発明の実施例にかかる遊技機の遊技用プログラムのフローチャート。
【図１６】遊技用プログラム中のスイッチ入力処理の部分を示すフローチャート。
【図１７】遊技用プログラム中の賞球制御処理の部分を示すフローチャート。
【図１８】遊技用プログラム中の通常処理の部分を示すフローチャート。
【図１９】遊技用プログラム中の図柄変動処理の部分を示すフローチャート。
【図２０】遊技用プログラム確認装置のフローチャート。
【符号の説明】
【００６０】
１  遊技用プログラム
２  第１の記憶手段
３  正当性判定プログラム
４  第２の記憶手段
５  正当性判定手段
６  遊技実行手段
７  プログラム実行手段
８  外部制御装置
９  通信手段
１０  送信データ記憶手段
１１  データ受信手段
１２  受信データ記憶手段
１３  データ送信手段
１４  送信状態記憶手段
１５  受信状態記憶手段
１６  送受信制御手段
１７  端子点
１８  確認装置
１９  プログラム吐出手段
２０  吐出回数記憶手段
２１  不能動化手段
２２  識別手段
３１  役物制御装置
３２  遊技機用演算処理装置
３３  水晶発振器
３４  ドライバ
３５  フィルタ
３６  出力ポート
３７  入力ポート
３８  外部バス
３９  サウンドジェネレータ
４０  アンプ
４１  表示制御装置
４２  排出制御装置
４３  変動入賞装置
４４  記憶表示器
４５  装飾表示器
４６  外部情報端子
４７  管理装置
４８  第１種始動スイッチ
４９  カウントスイッチ
５０  継続スイッチ
５１  スピーカ
５２  ＣＰＵコア
５３  ＲＡＭ
５４  ＲＯＭ
５５  メモリ制御回路
５６  不揮発性メモリ
５７  通信制御装置
５８  通信制御装置
５９  外部バスインタフェース
６０  内部バス
６１  クロックジェネレータ
６２  リセット／割込制御回路
６８  送信データバッファ
６９  受信データバッファ
７０  ステータスレジスタ
７１  コマンドレジスタ
７２  レシーバ
７３  トランスミッタ
７４  ボー・レートジェネレータ
７５  送受信コントローラ
７６  モードレジスタ
７７  バス
７８  確認装置
８２  ＣＰＵ
８５  起動スイッチ
８８  正常ＬＥＤ
８９  異常ＬＥＤ
９２  ソケット
９３  マスタＲＯＭ
【図１】
2008023381.tif 000003
【図２】
2008023381.tif 000004
【図３】
2008023381.tif 000005
【図４】
2008023381.tif 000006
【図５】
2008023381.tif 000007
【図６】
2008023381.tif 000008
【図７】
2008023381.tif 000009
【図８】
2008023381.tif 000010
【図９】
2008023381.tif 000011
【図１０】
2008023381.tif 000012
【図１１】
2008023381.tif 000013
【図１２】
2008023381.tif 000014
【図１３】
2008023381.tif 000015
【図１４】
2008023381.tif 000016
【図１５】
2008023381.tif 000017
【図１６】
2008023381.tif 000018
【図１７】
2008023381.tif 000019
【図１８】
2008023381.tif 000020
【図１９】
2008023381.tif 000021
【図２０】
2008023381.tif 000022