(57)【要約】【課題】過酷な環境で使用される場合であっても、出力の温度特性を低減することができる電圧レベル検出回路を提供する。【解決手段】抵抗２の抵抗値は、電源４に一定電圧を印加した状態でトランジスタ３に一定のドレイン電流を流すと共に、抵抗２の抵抗値およびトランジスタ３が受ける温度をそれぞれ変化させたとき、トランジスタ３のスレッショルド電圧の温度特性とトランジスタ３を構成する拡散領域の温度特性とが打ち消されることで接続点Ａの電位Ｖ１が温度に対して一定値となる抵抗値として設定される。【選択図】図１
2008085541.tif 000002
【特許請求の範囲】
【請求項１】
電源（４）に印加される一定電圧に基づいて外部に基準電圧を出力する電圧レベル検出回路であって、
一方が前記電源に接続された抵抗（２）と、
ドレインが前記抵抗の他方に接続されると共に、ゲートが前記ドレインに接続され、ソースがグランド（５）に接続されたＮｃｈ型のトランジスタ（３）と、を備え、
前記トランジスタのドレインと前記抵抗の他方との接続点をＡとし、当該接続点Ａから前記基準電圧を出力するようになっており、
前記抵抗の抵抗値は、前記電源に一定電圧を印加した状態で前記トランジスタに一定のドレイン電流を流すと共に、前記抵抗の抵抗値および前記トランジスタが受ける温度をそれぞれ変化させたとき、前記トランジスタのスレッショルド電圧の温度特性と前記トランジスタを構成する拡散領域の温度特性とが打ち消されることで前記接続点Ａの電位が温度に対して一定値となる抵抗値となるように設定されていることを特徴とする電圧レベル検出回路。
【請求項２】
電源（４）に印加される一定電圧に基づいて外部に基準電圧を出力する電圧レベル検出回路であって、
ドレインが前記電源に接続されると共に、ゲートがソースに接続されたＰｃｈ型のトランジスタ（９）と、
一方が前記トランジスタのソースに接続され、他方がグランド（５）に接続された抵抗（８）と、を備え、
前記トランジスタのソースと前記抵抗の一方との接続点をＢとし、当該接続点Ｂから前記基準電圧を出力するようになっており、
前記抵抗の抵抗値は、前記電源に一定電圧を印加した状態で前記トランジスタに一定のドレイン電流を流すと共に、前記抵抗の抵抗値および前記トランジスタが受ける温度をそれぞれ変化させたとき、前記トランジスタのスレッショルド電圧の温度特性と前記トランジスタを構成する拡散領域の温度特性とが打ち消されることで前記接続点Ａの電位が温度に対して一定値となる抵抗値となるように設定されていることを特徴とする電圧レベル検出回路。
【請求項３】
請求項１に記載の電圧レベル検出回路と、
請求項２に記載の電圧レベル検出回路と、
前記接続点Ａの電位が前記基準電圧に達すると共に、前記接続点Ｂの電位が前記基準電圧に達した場合、パワーオンリセット信号を出力する出力論理回路（１１）と、を備えていることを特徴とするパワーオンリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧レベル検出回路およびそれを用いたパワーオンリセット回路に関する。
【背景技術】
【０００２】
従来より、例えばＤＲＡＭの内部において、外部電源電圧のレベルＶＣＣ、内部降圧レベルＶｉｎｔ、ワード線昇圧レベルＶＰＰ、ビット線プリチャージレベルＶｐｒ、基板バイアスレベルＶＢＢ等の種々の電圧レベルを検出する電圧レベル検出回路が、例えば特許文献１で提案されている。
【０００３】
具体的に、特許文献１では、接地線と第１のノードとの間に一定の電位差を発生させる第１の基準電位発生回路と、基板バイアスレベルＶＢＢの被測定線と第２のノードとの間に一定の電位差を発生させる第２の基準電位発生回路と、第１のノードの電位と第２のノードの電位とを比較するコンパレータ回路と、を備えた構成が提案されている。
【０００４】
このような構成を有する電圧レベル検出回路では、第１の基準電位発生回路にて接地線と第１のノードとの間に発生する電位差と、第２の基準電位発生回路にて基板バイアスレベルと第２のノードとの間に発生する電位差との違いに基づいて、電圧レベル検出が行われることで、上記のような各電圧レベルが検出される。
【０００５】
また、上記各基準電位発生回路は、帰還手段としてＭＯＳトランジスタをそれぞれ有しており、当該トランジスタのゲートが各ノードに接続され、ソースが接地線に接続され、ドレインがダイオード手段に接続された回路構成になっている。
【０００６】
このような回路構成において、電圧レベル検出回路が受ける温度によって各ノードの電位が例えば上昇すると、ＭＯＳトランジスタのゲート−ソース電圧が上昇する。これにより、ＭＯＳトランジスタのドレイン−ソース間の電圧が低下するため、各ノードの電圧上昇が抑えられ、各ノードの出力の温度依存性が低減されるようになっている。このような手段により、電圧レベル検出回路の温度特性を１％／１０℃程度まで低減している。
【特許文献１】特開２００３−１７７１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の技術では、電圧レベル検出回路が受ける温度の範囲が大きくなると、電圧レベル検出回路の出力に含まれる温度特性成分が大きくなり、温度特性による出力誤差が大きくなってしまう。従来の電圧レベル検出回路では、１００℃以上の温度を受けると、１０％以上の出力誤差が生じてしまう。
【０００８】
すなわち、上記電圧レベル検出回路を例えば車両に搭載する場合、電圧レベル検出回路は例えば１５０℃程度の高温を受ける過酷な環境で用いられることになり、電圧レベル検出回路の出力誤差が大きくなってしまう。また、過酷な環境で電圧レベル検出回路を一定電圧出力用として用いる場合、温度によって異なる値が出力されてしまい、電圧レベル検出回路の出力に応じて機能する他の電気回路が誤作動を起こす可能性も生じる。
【０００９】
本発明は、上記点に鑑み、過酷な環境で使用される場合であっても、出力の温度特性を低減することができる電圧レベル検出回路およびそれを用いたパワーオンリセット回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の第１の特徴では、電源に抵抗（２）の一方を接続する。また、抵抗の他方にＮｃｈ型のトランジスタ（３）のドレインを接続し、ゲートをドレインに接続して、さらにソースをグランド（５）に接続する。このような電圧レベル検出回路を構成した上で、トランジスタのドレインと抵抗との接続点をＡとし、当該接続点Ａから基準電圧を出力するようにする。
【００１１】
そして、上記抵抗の抵抗値を、電源に一定電圧を印加した状態でトランジスタに一定のドレイン電流を流すと共に、抵抗の抵抗値およびトランジスタが受ける温度をそれぞれ変化させたとき、トランジスタのスレッショルド電圧の温度特性とトランジスタを構成する拡散領域の温度特性とが打ち消されることで接続点Ａの電位が温度に対して一定値となるように抵抗値を設定することを特徴とする。
【００１２】
このように、トランジスタの基本特性を利用して、スレッショルド電圧の温度特性と拡散領域の温度特性を打ち消す条件を抵抗の抵抗値により導くことで、接続点Ａから温度に依存しない基準電圧を外部に出力することができる。すなわち、トランジスタが受ける温度の範囲が広がって過酷な状況で用いられたとしても、トランジスタにおいて温度に依存しない出力を行うことができ、ひいては電圧レベル検出回路の出力（接続点Ａの電位）の温度特性を低減することができる。当該電圧レベル検出回路の出力によって他の電気回路の誤作動を防止することもできる。
【００１３】
また、上記トランジスタをＰｃｈ型のもので構成することもできる。その場合、Ｐｃｈ型のトランジスタ（９）のドレインを電源に接続し、ゲートをソースに接続する。さらに、抵抗（８）の一方をトランジスタのソースに接続し、他方をグランド（５）に接続する構成とすることができる。
【００１４】
さらに、上記Ｎｃｈ型のトランジスタを用いた電圧レベル検出回路と、Ｐｃｈ型のトランジスタを用いた電圧レベル検出回路と、接続点Ａの電位が基準電圧に達すると共に、接続点Ｂの電位が基準電圧に達した場合、パワーオンリセット信号を出力する出力論理回路（１１）と、でパワーオンリセット回路を構成することもできる。
【００１５】
このようなパワーオンリセット回路を構成したとしても、上記のように、各電圧レベル検出回路において温度特性がキャンセルされた出力が出力論理回路に入力されるため、パワーオンリセット信号を温度特性がキャンセルされた信号として外部に出力することができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１８】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される電圧レベル検出回路は、例えばコンパレータの基準となる一定電圧を生成するもの、オペアンプの基準電圧を生成するもの等、一定電圧を生成して出力するものとして用いられる。
【００１９】
図１は、本発明の第１実施形態に係る電圧レベル検出回路の回路図である。この図に示されるように、電圧レベル検出回路１は、抵抗２と、ＭＯＳトランジスタ３と、を備えて構成されている。このうち、抵抗２は、温度特性を有しないもので構成され、例えばＣｒＳｉが採用される。当該抵抗２の抵抗値については、後で詳しく説明する。また、ＭＯＳトランジスタ３は、Ｎｃｈ型のものが採用される。
【００２０】
そして、抵抗２のうち一方が電源４に接続され、他方がＭＯＳトランジスタ３のドレインに接続されている。また、ＭＯＳトランジスタ３のゲートはドレインに接続されており、ソースはグランド５に接続されている。このような回路構成において、抵抗２とＭＯＳトランジスタ３のドレインとの接続点Ａの電位Ｖ１が、基準電圧として電圧レベル検出回路１の外部に出力されるようになっている。以上が、本実施形態に係る電圧レベル検出回路１の全体回路構成である。
【００２１】
次に、上記抵抗２の抵抗値およびその設定方法について説明する。まず、ＭＯＳトランジスタ３の温度特性について説明する。例えば、Ｐｃｈ型のＭＯＳトランジスタにおいては、正の温度特性を持つＰ＋拡散領域の抵抗と、負の温度特性を持つスレッショルド電圧（Ｖｔ）を併せ持つ。スレッショルド電圧の温度特性は電流によらず一定であり、−２ｍＶ／℃程度であることが一般的に知られている。
【００２２】
Ｐ＋拡散抵抗の温度特性も電流によらず一定であるが、電流が大きくなるほどＩＲドロップが大きくなり、ドレイン−ソース間の電圧が小さくなる。したがって、ドレイン−ソース間に流れる電流が大きくなるほど、Ｐ＋拡散抵抗の温度特性による影響は大きくなる。よって、あるバイアス条件では、スレッショルド電圧Ｖｔの負の温度特性と、拡散抵抗の正の温度特性がバランスし、全体の温度特性はフラットになる。
【００２３】
このような温度特性についてシミュレーションした結果を図２に示す。図２は、Ｐｃｈ型のＭＯＳトランジスタの温度を変化させたときのゲート電圧とドレイン電流との相関関係を示した図である。
【００２４】
本実施形態では、図２中に示されるシミュレーション回路を想定し、Ｐｃｈ型のＭＯＳトランジスタの温度特性をシミュレーションした。すなわち、Ｐｃｈ型のＭＯＳトランジスタの温度を−４０℃、２５℃、１２５℃、１７５℃と変化させた場合において、Ｐｃｈ型のＭＯＳトランジスタのドレインに一定電圧（５Ｖ）を印加すると共に、ゲート電圧を２Ｖ〜５Ｖに変化させたときの各温度におけるドレイン−ソース電流をモニタした。
【００２５】
その結果、図２において丸で示された範囲６に示されるように、各温度におけるＶ−Ｉ特性において、各温度によらずにゲート電圧およびドレイン−ソース電流が等しくなる条件が生じる。この条件が、シミュレーションにおけるＰｃｈ型のＭＯＳトランジスタの温度特性が生じない条件である。つまり、温度に対するドレイン−ソース電圧がフラット（一定）となる条件である。
【００２６】
したがって、図１に示される電圧レベル検出回路１のＭＯＳトランジスタ３においても、温度特性が生じないゲート電圧（すなわちドレイン−ソース電圧）およびドレイン−ソース電流の条件となるように、抵抗２の値を設定すれば良い。
【００２７】
なお、Ｐｃｈ型のＭＯＳトランジスタを用いて温度特性について説明したが、Ｎｃｈ型のＭＯＳトランジスタ３についても温度特性の原理は同じである。
【００２８】
本実施形態では、ＭＯＳトランジスタ３の温度特性がなくなる抵抗２の値を以下のように決める。まず、図１に示される電圧レベル検出回路１を構成し、電源４の値を一定値ＶＣＣに固定する。
【００２９】
次に、抵抗２の抵抗値および電圧レベル検出回路１が受ける温度をパラメータとしてそれぞれを変化させたとき、温度に対する接続点Ａの電位Ｖ１をモニタする。そして、接続点Ａの電位Ｖ１が温度に対して一定となる抵抗２の抵抗値を探し出す。こうして得られた抵抗値を有する抵抗２で図１に示される電圧レベル検出回路１を構成する。このようにして、抵抗２の抵抗値を決定する。
【００３０】
すなわち、抵抗２の抵抗値は、電源４に一定電圧を印加した状態でトランジスタ３に一定のドレイン電流を流すと共に、抵抗２の抵抗値およびトランジスタ３が受ける温度をそれぞれ変化させたとき、トランジスタ３のスレッショルド電圧の温度特性とトランジスタ３を構成する拡散領域の温度特性とが打ち消されることで接続点Ａの電位Ｖ１が温度に対して一定値となる抵抗値となる。
【００３１】
なお、シミュレーション等により上記のようにして抵抗２の抵抗値が決まれば、材料や製造工程が共通である半導体プロセスによって電圧レベル検出回路１を製造すれば良い。
【００３２】
このようにして決定された抵抗値を有する抵抗２が用いられて図１に示される電圧レベル検出回路１を構成することにより、電圧レベル検出回路１の接続点Ａから出力される電圧Ｖ１は、ＭＯＳトランジスタ３の温度特性が取り除かれた値として外部に出力されることとなる。
【００３３】
すなわち、上記電圧レベル検出回路では、電源４に電圧が印加されると、接続点Ａの電位Ｖ１が上昇する。そして、接続点Ａの電位Ｖ１の上昇に伴って、ＭＯＳトランジスタ３がオンすると、電源４とグランド５との間に電流が流れるため、接続点Ａの電位Ｖ１は下降し、接続点Ａから外部に一定電圧が出力される。この後、電源４の電位はＶＣＣに達する。こうして、電源４への電圧の投入によって、接続点Ａから一定電圧（例えばＬｏ信号に相当する電圧）を出力することができる。
【００３４】
以上説明したように、本実施形態では、ＭＯＳトランジスタ３の基本特性として、あるバイアス条件において、スレッショルド電圧の負の温度特性と拡散領域の正の温度特性が打ち消し合い、温度特性がなくなることを利用して、ＭＯＳトランジスタ３に接続される抵抗２の抵抗値を決定することが特徴となっている。これにより、ＭＯＳトランジスタ３が受ける温度に関わらず、電圧レベル検出回路１から温度特性を除いた電圧を出力することができ、更なる温度特性の低減を実現することができる。
【００３５】
また、抵抗２およびＭＯＳトランジスタ３のみで電圧レベル検出回路１を構成することができるので、当該電圧レベル検出回路１の構成を簡素化することができる。
【００３６】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、Ｎｃｈ型のＭＯＳトランジスタ３で電圧レベル検出回路を構成していたが、本実施形態ではＰｃｈ型のもので構成することが特徴となっている。
【００３７】
図３は、本発明の第２実施形態に係る電圧レベル検出回路の回路図である。この図に示されるように、電圧レベル検出回路７は、抵抗８と、ＭＯＳトランジスタ９と、を備えて構成されている。本実施形態では、ＭＯＳトランジスタ９は、Ｐｃｈ型のものが採用される。
【００３８】
そして、ＭＯＳトランジスタ９のドレインに電源４が接続され、ゲートがソースに接続されており、ソースは抵抗８の一方に接続されている。この抵抗８の他方はグランド５に接続されている。このような回路構成において、抵抗８とＭＯＳトランジスタ９のソースとの接続点Ｂの電位Ｖ２が、基準電圧として電圧レベル検出回路７の外部に出力されるようになっている。以上が、本実施形態に係る電圧レベル検出回路７の全体回路構成である。
【００３９】
このように、Ｐｃｈ型のＭＯＳトランジスタ９を用いた構成としても、第１実施形態と同様に抵抗８の抵抗値を決定することができ、接続点Ｂの電位について温度特性を除いた電圧を出力することができる。
【００４０】
（第３実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、上記各実施形態で示された各電圧レベル検出回路１、７を組み合わせることでパワーオンリセット回路を構成したことが特徴となっている。本実施形態で示されるパワーオンリセット回路は、例えばマイコンをリセットするものとして用いることができる。
【００４１】
図４は、本実施形態に係るパワーオンリセット回路の回路図である。この図に示されるように、パワーオンリセット回路１０は、各電圧レベル検出回路１、７と、出力論理回路１１と、を備えて構成されている。
【００４２】
出力論理回路１１は、各電圧レベル検出回路１、７の接続点Ａ、Ｂの各電圧Ｖ１、Ｖ２を入力すると共に、各電圧Ｖ１、Ｖ２に基づいて各電圧レベル検出回路１、７それぞれの電源４に電圧が印加されたことに応じて、電源４に電圧が印加されたことを示す信号（例えばリセット信号）を出力するものである。
【００４３】
このような機能を有する出力論理回路１１は、インバータ１２と、ＡＮＤ回路１３と、を備えて構成されている。そして、接続点Ａの電位Ｖ１がインバータ１２を介してＡＮＤ回路１３に入力され、接続点Ｂの電位Ｖ２がＡＮＤ回路１３に入力されるようになっている。
【００４４】
上記パワーオンリセット回路１０においては、上記各実施形態で示された方法によって各電圧レベル検出回路１、７それぞれで温度特性をキャンセルしたものを用いて図４に示される回路を構成することにより、パワーオンリセット回路１０から温度に依存しない電圧信号を出力することができる。
【００４５】
次に、上記パワーオンリセット回路１０の作動について、図を参照して説明する。図５は、電源４に印加される電圧に対応した接続点Ａ、Ｂの電位Ｖ１、Ｖ２、パワーオンリセット回路１０の出力のタイムチャートである。
【００４６】
図５に示されるように、電源４に電圧ＶＣＣが印加されると、電源４の電圧が上昇していく。これに伴い、電圧レベル検出回路１の接続点Ａの電位Ｖ１が上昇する。そして、接続点Ａの電位Ｖ１がＭＯＳトランジスタ３のオン電圧を超えると、ＭＯＳトランジスタ３がオンし、ドレイン−ソース間に電流が流れ、接続点Ａの電位Ｖ１は下降する。
【００４７】
これにより、電圧レベル検出回路１のＭＯＳトランジスタ３がオンした状態では、接続点ＡからＬｏレベルを示す電圧信号が出力論理回路１１のインバータ１２に入力され、ＡＮＤ回路１３にＨｉレベルの信号が入力される。
【００４８】
また、電源４に電圧ＶＣＣが印加され、電圧レベル検出回路１のＭＯＳトランジスタ３がオンした後、電源４の電圧の上昇に伴い、電圧レベル検出回路７のＭＯＳトランジスタ９がオンする。これにより、接続点Ｂの電位Ｖ２が立ち上がり、接続点ＢからＨｉレベルの電圧信号が出力論理回路１１に入力される。
【００４９】
そして、各電圧レベル検出回路１、７の各接続点Ａ、Ｂにおける電圧信号によって出力論理回路１１のＡＮＤ回路１３にＨｉレベルの電圧信号が入力されることで、ＡＮＤ回路１３の出力がＬｏからＨｉに切り替わり、Ｈｉレベルの電圧信号がパワーオンリセット信号（例えばリセット解除信号）として外部に出力される。このようにして、電源４に電圧ＶＣＣが入力された後、パワーオンリセット信号を出力することができる。
【００５０】
発明者らは、上記パワーオンリセット回路１０の出力の温度特性を実際に測定し、パワーオンリセット回路１０の温度特性がフラットになっていることを確かめた。具体的には、パワーオンリセット回路１０が受ける温度を変化させると共に、電源４に印加する電圧ＶＣＣを０Ｖから５Ｖに上昇させたときにパワーオンリセット回路１０の出力がＬｏレベルからＨｉレベルに切り替わったときの電源４の電位ＶＣＣを測定した。その測定結果を図６に示す。
【００５１】
図６は、上記測定によって得られた、パワーオンリセット回路１０が受ける温度と電源４の電位ＶＣＣがＬｏレベルからＨｉレベルに切り替わる閾値との相関関係を示した図である。この図に示されるように、２５℃では閾値が２．１０１Ｖであり、１２５℃では閾値は２．１１６Ｖであった。すなわち、１００℃の変化に対する出力の変化はわずか０．０１５Ｖであり、出力の温度依存性を低減できていることがわかる。
【００５２】
そこで、変動量を算出すると、温度に対して閾値は（２．１１６Ｖ−２．１０１Ｖ）／２．１０１＝０．７１％となる。すなわち、温度当たりの温度特性は、０．７１％／（１２５℃−２５）＝０．００７１％／℃となる。したがって、１０℃あたりの温度特性は、０．００７１％×１０≒０．１％／１０℃となる。このように、パワーオンリセット回路１０の出力の温度特性は１０℃変化しても、わずか０．１％しか変動せず、従来よりも温度特性をさらに低減できていることがわかる。
【００５３】
以上説明したように、電圧レベル検出回路１、７にてパワーオンリセット回路１０を構成することができる。この場合、パワーオンリセット回路１０から温度に依存しない電圧信号を出力することができる。
【００５４】
（第４実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。本実施形態では、上記第１、第２実施形態におけるシミュレーションにより各電圧レベル検出回路１、７の各抵抗２、８の抵抗値をそれぞれ決定し、実際に回路を製造した後、さらに各抵抗２、８の抵抗値を狙い値に調整することが特徴となっている。
【００５５】
図７は、本実施形態に係る電圧レベル検出回路の回路図であり、（ａ）はＮｃｈ型のＭＯＳトランジスタ３を用いた回路の回路図、（ｂ）はＰｃｈ型のＭＯＳトランジスタ９を用いた回路の回路図である。
【００５６】
上述のように、本実施形態では、実際に各電圧レベル検出回路１、７を製造した後、図７（ａ）、（ｂ）に示されるように、電源４に電圧ＶＣＣを印加して接続点Ａ、Ｂの各電位Ｖ１、Ｖ２をモニタしながら、各電位Ｖ１、Ｖ２が狙い値となるように各抵抗２、８をトリミングする。これにより、シミュレーションした結果と実際の製造による各抵抗２、８の抵抗値の誤差を低減することができる。
【００５７】
本実施形態のように、各電圧レベル検出回路１、７を製造した後に、さらに各抵抗２、８の抵抗値を調整することにより、各電圧レベル検出回路１、７の温度特性を精度良くキャンセルすることができる。
【００５８】
（第５実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。本実施形態では、上記各実施形態で示された各電圧レベル検出回路１、７を用いて定電流源を構成したことが特徴となっている。
【００５９】
図８は、本実施形態に係る定電流源の回路図であり、（ａ）はＮｃｈ型のＭＯＳトランジスタ３を用いた回路の回路図、（ｂ）はＰｃｈ型のＭＯＳトランジスタ９を用いた回路の回路図である。
【００６０】
図８（ａ）に示されるように、ＭＯＳトランジスタ３とＮｃｈ型のＭＯＳトランジスタ１４とによりカレントミラー回路が構成されている。これにより、電源４に電圧ＶＣＣが印加されてＭＯＳトランジスタ３がオンすると、ＭＯＳトランジスタ１４もオンし、ＭＯＳトランジスタ１４のドレイン−ソース間に電流が流れる。したがって、ＭＯＳトランジスタ１４のドレイン電流を一定電流として外部に出力することができる。このように、電圧レベル検出回路１を定電流源の一部として用いることができる。
【００６１】
同様に、図８（ｂ）に示されるように、ＭＯＳトランジスタ９とＰｃｈ型のＭＯＳトランジスタ１５とによりカレントミラー回路が構成されている。これにより、ＭＯＳトランジスタ１４がオンに伴って、ＭＯＳトランジスタ１５をオンし、ＭＯＳトランジスタ１５にドレイン電流を流すことができる。
【００６２】
以上説明したように、各電圧レベル検出回路１、７を用いて図８に示される定電流源を構成することもできる。
【００６３】
（他の実施形態）
第３実施形態では、パワーオンリセット回路１０のうち出力論理回路１１はインバータ１２およびＡＮＤ回路１３で構成されているが、出力論理回路１１をＯＲ回路で構成しても構わない。これにより、各電圧レベル検出回路１、７のいずれかからＨｉレベルの信号が入力された場合、パワーオンリセット信号を外部に出力することができる。
【００６４】
上記第３実施形態では、各電圧レベル検出回路１、７それぞれで各抵抗２、８の抵抗値をシミュレーションしているが、図４に示される回路を構成した上で、パワーオンリセット回路１０が受ける温度、各抵抗２、８の抵抗値をそれぞれパラメータとしてそれぞれ値を決めたときの温度特性をシミュレーションし、パワーオンリセット回路１０の出力が温度に依存しない各パラメータの組み合わせを探す方法を採用することもできる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施形態に係る電圧レベル検出回路の回路図である。
【図２】Ｐｃｈ型のＭＯＳトランジスタの温度を変化させたときのゲート電圧とドレイン電流との相関関係を示した図である。
【図３】本発明の第２実施形態に係る電圧レベル検出回路の回路図である。
【図４】本発明の第３実施形態に係るパワーオンリセット回路の回路図である。
【図５】電源に印加される電圧に対応した接続点Ａ、Ｂの電位Ｖ１、Ｖ２、パワーオンリセット回路の出力のタイムチャートである。
【図６】パワーオンリセット回路が受ける温度と電源の電位ＶＣＣがＬｏレベルからＨｉレベルに切り替わる閾値との相関関係を示した図である。
【図７】第４実施形態に係る電圧レベル検出回路を示した回路図であり、（ａ）はＮｃｈ型のＭＯＳトランジスタを用いた回路の回路図、（ｂ）はＰｃｈ型のＭＯＳトランジスタを用いた回路の回路図である。
【図８】第５実施形態に係る定電流源を示した回路図であり、（ａ）はＮｃｈ型のＭＯＳトランジスタを用いた回路の回路図、（ｂ）はＰｃｈ型のＭＯＳトランジスタを用いた回路の回路図である。
【符号の説明】
【００６６】
１、７…電圧レベル検出回路、２、８…抵抗、３…Ｎｃｈ型のトランジスタ、４…電源、５…グランド、９…Ｐｃｈ型のトランジスタ、１０…パワーオンリセット回路、１１…出力論理回路。
【図１】
2008085541.tif 000003
【図２】
2008085541.tif 000004
【図３】
2008085541.tif 000005
【図４】
2008085541.tif 000006
【図５】
2008085541.tif 000007
【図６】
2008085541.tif 000008
【図７】
2008085541.tif 000009
【図８】
2008085541.tif 000010