(57)【要約】      （修正有）【課題】  表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供すること。【解決手段】  本発明の一態様にかかるパネル基板は、ＴＦＴアレイ基板１００、対向基板２００と、シール材３とで形成される液晶封入領域に設けられた液晶４と、を有する液晶パネル基板であって、ＴＦＴ基板アレイ上に設けられたゲート配線２６と、ＴＦＴアレイ基板１００の液晶封入領域の外側に形成され、ゲート配線に信号を入力するゲート端子２３と、対向基板２００上に設けられた対向電極１１と、対向基板２００上に形成され、ゲート端子２３と対向電極１１とが対向する端子電極対向領域１０６に配置された疎水膜８とを、有するものである。【選択図】  図８
2008003337.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板を複数有する第１のマザー基板と、
前記アレイ基板に対向する対向基板を複数有する第２のマザー基板と、
前記アレイ基板と、前記対向基板と、を貼り合わせるシール材と、
前記アレイ基板、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を有するパネル基板であって、
前記第１のマザー基板上に設けられた配線と、
前記アレイ基板の前記表示材料が封入された表示材料封入領域の外側に形成され、前記配線に信号を入力する入力端子と、
前記第２のマザー基板上に形成され、前記入力端子と前記対向基板とが対向する対向領域に配置された疎水膜とを、有するパネル基板。
【請求項２】
疎水膜が、前記シール材の外側において前記配線が形成された配線形成領域にも形成される請求項１に記載のパネル基板。
【請求項３】
アレイ基板と、
前記アレイ基板に対向配置された対向基板と、
前記アレイ基板と、前記対向基板とを貼り合わせるシール材と、
前記アレイ基板と、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を備える表示装置であって、
前記アレイ基板上に設けられた配線と、
前記アレイ基板の前記シール材の外側に形成され、前記配線に信号を入力する入力端子と、
前記アレイ基板上に形成され、前記入力端子よりも前記アレイ基板端側に設けられた疎水膜と、を備える表示装置。
【請求項４】
前記入力端子が形成されている端子形成領域を囲むように前記疎水膜が配置されている請求項３に記載の表示装置。
【請求項５】
前記疎水膜と前記シール材とで、前記入力端子が形成された端子形成領域を囲んでいることを特徴とする請求項３に記載の表示装置。
【請求項６】
前記シール材の外側において前記配線が形成された配線形成領域が、前記疎水膜と前記シール材とに囲まれている請求項５に記載の表示装置。
【請求項７】
配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第１のマザー基板と前記対向基板を複数有する第２のマザー基板とから製造する表示装置の製造方法であって、
前記第１のマザー基板上に、前記入力端子の近傍に配置される疎水膜を形成する工程と、
前記第１のマザー基板に形成された疎水膜が、前記対向基板と対向するよう、前記第１のマザー基板と前記第２のマザー基板とをシール材を介して貼り合わせる工程と、
前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、
前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線に信号を入力して検査する工程と、
前記検査工程後、１つの対向基板と１つのアレイ基板とを有する表示パネルに切断する工程と、を備える表示装置の製造方法。
【請求項８】
配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第１のマザー基板と前記対向基板を複数有する第２のマザー基板から製造する表示装置の製造方法であって、
前記第２のマザー基板の対向基板上に疎水膜を形成する工程と、
前記第２のマザー基板に形成された疎水膜が、前記入力端子と対向するよう、前記第１のマザー基板と前記第２のマザー基板とをシール材を介して貼り合わせる工程と、
前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、
前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線に信号を入力して検査する工程と、
前記検査工程後、１つの対向基板と１つのアレイ基板とを有するパネルに切断する工程と、を備える表示装置の製造方法。
【請求項９】
前記貼り合わせられた第１のマザー基板と第２のマザー基板とを切断して、前記対向基板、及び前記アレイ基板を複数有するスティック基板を形成する工程をさらに備え、
前記スティック基板に切断された後、前記検査する工程が行われる請求項７又は８に記載の表示装置の製造方法。
【請求項１０】
疎水性を有する感光性樹脂膜によって前記疎水膜を形成することを特徴とする請求項７、８又は９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパネル基板、表示装置、及びその製造方法に関する。
【背景技術】
【０００２】
一般に、表示装置の代表例である液晶表示装置の液晶パネルには、薄膜トランジスタ（ＴＦＴ）やＴＦＴと接続された画素電極を有するＴＦＴアレイ基板が設けられている。そして、ＴＦＴ、及び画素電極がマトリクス状に配置されることによって画素領域が形成される。さらに、ＴＦＴアレイ基板には、ＴＦＴと接続される走査信号線、及び表示信号線が形成されている。
このようなＴＦＴアレイ基板には、走査信号線、及び表示信号線を複数有する素子区画が１つ形成されている。そして、走査信号線、及び表示信号線に信号を入力するための端子が、ＴＦＴアレイ基板の素子区画の端に形成される。
【０００３】
さらに、このＴＦＴアレイ基板には対向基板が配置される。この対向基板には、対向電極、及び樹脂膜などが形成されている。そして、ＴＦＴアレイ基板と、対向基板とをシール材を用いて貼り合わせる。ここで、シール材は画素領域を囲むように枠状に形成されている。その後、ＴＦＴアレイ基板、対向基板、及びシール材で形成される領域に液晶を封入する。
【０００４】
ここで、ＴＦＴアレイ基板の端子や配線が腐食してしまうと、表示欠陥が生じてしまう。従って、ＴＦＴアレイ基板の各信号線の腐食を防止するため、引き回し配線を腐食防止用撥水膜で覆う技術が開示されている（特許文献１）。この文献では、ＡＣＦを介してＦＰＣを取り付け後、引き回し配線の配設部分、及びその近傍に有機溶剤を噴霧している。そして、塗布された有機溶剤が揮発しないうちに腐食防止用撥水膜を形成している。さらに、切断工程の後、配線パターンの断面が露出する部分において、基板端面にＵＶ樹脂を形成して、腐食を防ぐ技術が開示されている（特許文献２参照）。
【０００５】
ところで、液晶パネルの製造工程において、上記のＴＦＴアレイ基板、及び対向基板は、通常、量産性を考慮して、大型のマザー基板から多面取りされる。すなわち、マザー基板上には、縦方向、及び横方向に上記のＴＦＴアレイ基板、又は対向基板が複数配列されている。そして、複数のＴＦＴアレイ基板を有するマザー基板と、複数の対向基板を有するマザー基板とが、シール材を介して貼り合わせられる。そして、シール材によって貼り合わせ後、複数の素子区画が１列に並んだ状態となるように、マザー基板を分割する。すなわち、複数の液晶セルが１列に並んだ状態になるよう、マザー基板が分割される。このように、マザー基板を切断して、スティック基板を形成する。その後、複数の液晶セルに液晶を一度に封入する方法が用いられている（特許文献３参照）。
【０００６】
【特許文献１】特開２００３−１９５３３６号公報
【特許文献２】特開平１０−１８７０５４号広報
【特許文献３】特開２００４−３１７９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上記の対向電極は、通常、対向基板の略全面に形成される。従って、貼り合わせ工程後では、シール材の外側において、対向電極と、ＴＦＴアレイ基板の端子とが対向してしまうことがある。ここで、セルギャップは、５μｍ程度と非常に狭い。また、駆動回路などを接続する前では、ＴＦＴアレイ基板の配線の端子が露出している。そして、この端子と対向基板の対向電極とが対向する状態がある。
【０００８】
ここで、液晶表示パネルの点灯検査を行う場合、例えば、検査端子にプローブ針等を接触させる。そして、プローブ針等から検査端子を介して配線に信号を供給する。これにより、対向電極や配線の間に電圧が印加される。そして、正常に点灯することができるか否かの検査を行う。この検査は、生産性を向上するため、スティック基板状態で実施されることがある。
【０００９】
スティック基板状態の際、対向基板とＴＦＴアレイ基板との狭いセルギャップの間には、洗浄工程や結露等によって、水滴が浸入することがある。端子上に水滴が付着した状態で、端子と対向電極の間、又は端子間に異なる電圧を印加すると、端子と対向電極の間、又は端子間で電気化学反応が発生することがある。この電気化学反応の発生により、端子が腐食して、液晶表示装置に表示欠陥をもたらすという問題がある。しかしながら、特許文献１では、液晶パネル形成後に腐食防止用撥水膜などを形成しているため、検査工程での腐食を防ぐことができない。また、特許文献２では、配線の切断部分に保護膜を形成しているものであるため、端子の腐食を防ぐことができない。このように、これらの技術では、検査工程時に印加される電圧によって、端子に腐食が生じてしまうことがある。従って、従来の液晶表示装置では、表示品位が低下してしまうという問題点がある。また、このような問題点は、液晶表示装置に限らず、液晶以外の表示材料を用いた表示装置であっても発生するおそれがある。例えば、ＴＦＴアレイ基板と対向基板とが貼り合わせられている電子ペーパ等においても、同様の問題点が生じる。
【００１０】
本発明は上述の問題点に鑑みてなされたものであり、電気腐食による表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様にかかるパネル基板は、アレイ基板を複数有する第１のマザー基板と、前記アレイ基板に対向する対向基板を複数有する第２のマザー基板と、前記アレイ基板と、前記対向基板と、を貼り合わせるシール材と、前記アレイ基板、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を有するパネル基板であって、前記第１のマザー基板上に設けられた配線と、前記アレイ基板の前記表示材料が封入された表示材料封入領域の外側に形成され、前記配線に信号を入力する入力端子と、前記第２のマザー基板上に形成され、前記入力端子と前記対向基板とが対向する対向領域に配置された疎水膜とを、有するものである。
【００１２】
本発明の第２の態様にかかる表示装置は、アレイ基板と、前記アレイ基板に対向配置された対向基板と、前記アレイ基板と、前記対向基板とを貼り合わせるシール材と、前記アレイ基板と、前記対向基板と、前記シール材とで形成される空間に設けられた表示材料と、を備える表示装置であって、前記アレイ基板上に設けられた配線と、前記アレイ基板の前記シール材の外側に形成され、前記配線に信号を入力する入力端子と、前記アレイ基板上に形成され、前記入力端子よりも前記アレイ基板端側に設けられた疎水膜と、を備えるものである。
【００１３】
本発明の第３の態様にかかる表示装置の製造方法は、配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第１のマザー基板と前記対向基板を複数有する第２のマザー基板とから製造する表示装置の製造方法であって、前記第１のマザー基板上に、前記入力端子の近傍に配置される疎水膜を形成する工程と、前記第１のマザー基板に形成された疎水膜が、前記対向基板と対向するよう、前記第１のマザー基板と前記第２のマザー基板とをシール材を介して貼り合わせる工程と、前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線に信号を入力して検査する工程と、前記検査工程後、１つの対向基板と１つのアレイ基板とを有するパネルに切断する工程と、を備えるものである。
【００１４】
本発明の第４の態様にかかる表示装置の製造方法は、配線及び前記配線に信号を入力するための入力端子が形成されたアレイ基板と、対向基板と、を有する表示装置を、前記アレイ基板を複数有する第１のマザー基板と前記対向基板を複数有する第２のマザー基板とから製造する表示装置の製造方法であって、前記第２のマザー基板の対向基板上に疎水膜を形成する工程と、前記第２のマザー基板に形成された疎水膜が、前記入力端子と対向するよう、前記第１のマザー基板と前記第２のマザー基板とをシール材を介して貼り合わせる工程と、前記シール材と前記対向基板と前記アレイ基板とで形成される空間に表示材料を封入する工程と、前記表示材料を封入した表示材料封入領域の外側において前記疎水膜、及び前記入力端子が対向した状態で、前記配線とに信号を入力して検査する工程と、前記検査工程後、１つの対向基板と１つのアレイ基板とを有するパネルに切断する工程と、を備えるものである。
【発明の効果】
【００１５】
本発明によれば、表示品位の低下を防ぐことができるパネル基板、表示装置、及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明を適用可能な実施の形態を、表示材料が液晶である液晶表示装置を例として説明する。説明の明確化のため以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１７】
実施の形態１．
本実施の形態にかかる液晶表示装置について説明する。液晶表示装置は、通常、アレイ基板と、対向基板とを備えている。そして、アレイ基板と、対向基板とは、枠状のシール材によって貼り合わせられている。アレイ基板と、対向基板と、シール材とによって形成された領域に液晶が封入されている。なお、本実施の形態では、アレイ基板を、ＴＦＴがアレイ状に配列されたＴＦＴアレイ基板として説明する。すなわち、本実施の形態にかかる液晶表示装置は、アクティブマトリクス型の液晶表示装置である。
【００１８】
ＴＦＴアレイ基板、及び対向基板は、量産性を考慮して、１対のマザー基板から多面取りされる。すなわち、複数のＴＦＴアレイ基板を有するマザー基板と、複数の対向基板を有するマザー基板とを貼り合わせる。そして、貼り合わせた基板を行方向又は列方向に切断して、スティック基板を形成する。さらに、本実施の形態では、複数の液晶パネルが１列に並んで配置されたスティック基板状態で、点灯検査が行われる。そして、点灯検査が実施された後、それぞれの液晶パネルに切断される。
【００１９】
まず、図１を用いて複数のＴＦＴアレイ基板を有するマザー基板について説明する。図１は、ＴＦＴアレイ基板用のマザー基板１の構成を示す平面図である。第１のマザー基板であるマザー基板１には、縦３×横４のＴＦＴアレイ基板１００が形成されている。すなわち、１枚のマザー基板１は、１２枚のＴＦＴアレイ基板１００を有している。換言すると、マザー基板１を行方向、及び列方向に切断することによって１２枚のＴＦＴアレイ基板１００を得ることができる。ＴＦＴアレイ基板１００は、矩形状に形成されている。もちろん、１枚のマザー基板１におけるＴＦＴアレイ基板１００の数は、これに限られるものではない。ここで、１枚の液晶パネルを形成するための領域を素子区画１０１とする。従って、１素子区画は１枚のＴＦＴアレイ基板１００に対応する領域となる。そして、矩形状の素子区画１０１では、ＴＦＴアレイ基板１００上に、ＴＦＴアレイを形成するための配線、及び端子などが形成される。
【００２０】
それぞれの素子区画１０１は、所定の間隔を隔てて配列されている。そして、各素子区画１０１の間に、切断線１０４が配置される。すなわち、この切断線１０４によってマザー基板１を切断することによって、それぞれのＴＦＴアレイ基板１００に分離される。なお、図１では、４つのＴＦＴアレイ基板１００を有するスティック基板を形成するための切断線１０４のみ示している。すなわち、実際には、図１で示された横方向の切断線１０４の他、縦方向の切断線も配置される。それぞれのＴＦＴアレイ基板１００内には、液晶封入領域１０２が配置される。この液晶封入領域１０２は、画素が配列された表示領域に対応している。この液晶封入領域１０２が後述するシール材で囲まれる。さらに、この液晶封入領域１０２には、配向膜１０が形成される。配向膜１０はＴＦＴアレイ基板１００の表面に形成される。そして、ＴＦＴアレイ基板１００の表示領域の外側が額縁領域となる。
【００２１】
次に、図２を用いてＴＦＴアレイ基板１００の構成について説明する。図２は、ＴＦＴアレイ基板１００の構成を模式的に示す平面図である。以下に、ＴＦＴアレイ基板１００の構成を製造工程順にしたがって説明する。ＴＦＴアレイ基板１００には、例えば、透明なガラス基板を用いることができる。ＴＦＴアレイ基板１００に、Ａｌ、Ｃｒなどの金属からなる複数のゲート配線２６、及び複数の蓄積容量配線２０を形成する。複数のゲート配線２６は平行に形成されている。そして、隣接するゲート配線２６の間に蓄積容量配線２０が配置される。ゲート配線２６、及び蓄積容量配線２０の上には、ゲート絶縁膜（図示せず）、及び半導体層（図示せず）が順次形成される。ゲート絶縁膜、及び半導体層は公知のＣＶＤによって成膜することができる。ゲート絶縁膜は、例えば、シリコン酸化膜やシリコン窒化膜などの透明絶縁膜である。半導体層は、例えば、ａ−Ｓｉ層やｐ−Ｓｉ層である。ゲート絶縁膜は、ゲート配線２６を覆うように形成される。半導体層はＴＦＴ２７となる箇所に形成される。
【００２２】
そして、ゲート絶縁膜、及び半導体層の上には、Ａｌ、Ｃｒなどの金属からなる複数のソース配線２５、ソース電極、及びドレイン電極が形成される。複数のソース配線２５は、複数のゲート配線２６とゲート絶縁膜を介して直交するように設けられている。複数のソース配線２５は平行に形成されている。これにより、ゲート配線２６とソース配線２５との交差点近傍に、スイッチング素子であるＴＦＴ２７が形成されている。ＴＦＴ２７のソース電極は、ソース配線２５と接続されている。ソース配線２５の上には、層間絶縁膜が形成される。そして、層間絶縁膜の上には、画素電極２４が形成される。ＴＦＴ２７のドレイン電極は、画素電極２４と接続されている。画素電極２４とドレイン電極とは、例えば、層間絶縁膜に設けられたコンタクトホールを介して接続される。駆動回路から、ゲート配線２６にはＴＦＴをＯＮ／ＯＦＦするためのゲート信号が入力される。ソース配線２５には表示信号電圧に応じたソース信号が入力される。
【００２３】
上記の画素電極２４はマトリクス状に配置される。画素電極２４には、通常、ＩＴＯなどの透明導電膜が用いられる。なお、反射型、あるいは、半透過型の液晶表示装置の場合、画素電極２４に、Ａｌなどの光反射率の高い金属材料が用いられる。この画素電極２４が設けられている領域が画素となる。この画素がマトリクス状に形成された領域が表示領域となる。また、画素は、液晶封入領域１０２に形成される。従って、表示領域を囲むように液晶封入領域１０２が配置される。ここで、画素電極２４の下には、蓄積容量配線２０が形成される。画素電極２４と蓄積容量配線２０の間には、ゲート絶縁膜や、層間絶縁膜が形成される。絶縁膜を介して対向配置された画素電極２４と蓄積容量配線２０とによって、キャパシタが構成される。蓄積容量配線２０は対向基板に設けられた対向電極にトランスファ電極を介して接続されている。従って、画素電極２４と蓄積容量配線２０とが、ＴＦＴ２７の保持特性を向上するための蓄積容量を形成する。これにより、ＴＦＴ２７がオフとなり、駆動電圧が供給されていない状態でも、画素電極に保持される表示信号電圧を維持することができる。すなわち、ＴＦＴ２７がオフとなった後でも、ＴＦＴ２７がオン状態となっていたときに画素電極２４に供給された表示信号電圧が保持される。
【００２４】
さらに、ＴＦＴアレイ基板１００上には、検査用配線１６〜１９が形成されている。検査用配線１７は、複数のゲート配線２６と接続される。検査用配線１９は、複数のスイッチ素子２１と接続されている。検査用配線１８は、複数の蓄積容量配線２０と接続されている。検査用配線１６は、スイッチ素子２１を介して複数のソース配線２５と接続されている。検査用配線１９は、スイッチ素子２１の制御端子と接続されている。検査用配線１６〜１９は、例えば、ゲート配線２６やソース配線２５と同じ工程で形成することができる。これらの検査用配線１６〜１９は、表示領域の外側に配置される。
【００２５】
また、ゲート配線２６の端部には、ゲート端子２３が形成される。ここでは、ゲート端子２３がＴＦＴアレイ基板１００の右側の端部に配置されている。そして、ゲート配線２６に対応する数のゲート端子２３が縦一列に並んで配置されている。同様に、ソース配線２５の端部には、ソース端子２２が形成される。ここでは、ソース端子２２が、ＴＦＴアレイ基板１００の上側の端部に配置されている。そして、ソース配線２５に対応する数のソース端子２２が横一列に並んで配置されている。さらに、検査用配線１６〜１９の端部には、検査端子１２〜１５がそれぞれ形成されている。ここでは、検査端子１２〜１５は、ＴＦＴアレイ基板１００の上側の端部に形成されている。さらに、検査端子１２〜１５は、ソース端子２２の左側に配置されている。ソース端子２２、ゲート端子２３、及び検査端子１２〜１５の表面には、画素電極２４と同じ導電層が表面に形成されている。すなわち、ソース端子２２、ゲート端子２３、及び検査端子１２〜１５では、表面に導電層が露出している。これにより、外部から信号を入力することができる。ソース端子２２、ゲート端子２３、及び検査端子１２〜１５は液晶封入領域１０２に外側に形成されている。また、図１において、ソース端子２２、及び検査端子１２〜１５は、ＴＦＴアレイ基板１００の上側の端部に並んで配置されている。
【００２６】
スイッチ素子２１は、ソース配線２５のソース端子２２側と反対側の端部に形成されている。スイッチ素子２１は、薄膜トランジスタであり、ＴＦＴ２７の同じ工程で形成することができる。また、検査用配線１７は、ゲート配線２６のゲート端子２３側と反対側の端部で、ゲート配線２６に接続されている。検査用配線１８は、蓄積容量配線２０の一端で、それぞれの蓄積容量配線２０と接続されている。
【００２７】
ＴＦＴアレイ基板１００上に形成された、ソース端子２２、ゲート端子２３、及び検査端子１２〜１５は、信号を入力するための入力端子である。すなわち、ソース端子２２には、駆動回路からソース信号が入力される。また、ゲート端子２３には、駆動回路からゲート信号が入力される。従って、ソース端子２２を介してソース配線２５にソース信号が供給され、ゲート端子２３を介してゲート配線２６にゲート信号が供給される。また、検査端子１２〜１５には、製造途中において点灯検査を行うための各種検査信号が入力される。
【００２８】
具体的には、検査端子１５にスイッチ素子２１をオンするための検査信号が入力される。これにより、検査用配線１９に入力された点灯検査用の検査信号がスイッチ素子２１を介してソース配線２５に供給される。さらに、検査端子１３、１４を介してゲート配線２６、及び蓄積容量配線２０に検査信号がそれぞれ入力される。これにより、ＴＦＴ２７、及び画素電極２４に検査信号が供給される。また、素子区画１０１の背面側には、面状光源が配置される。よって、点灯検査を行うことができる。なお、点灯検査時以外の通常時では、スイッチ素子２１はオフとなっている。すなわち、表示を行なう際には、ソース端子２２からソース配線２５にソース信号が入力される。
【００２９】
以上のような構成が素子区画１０１内に形成される。これらの構成要素は、公知の成膜方法、及びリソグラフィ方法等によって形成することができる。そして、ＴＦＴアレイ基板１００上には、全ての画素電極２４を覆うように、上記の配向膜１０が形成される。配向膜１０としては、ポリイミドなどの樹脂膜を用いることができる。この配向膜の表面には、所定の方向にラビング処理が施される。
【００３０】
次に、複数の対向基板を有するマザー基板の構成について図３を用いて説明する。図３は、対向基板用のマザー基板２の構成を示す平面図である。第２のマザー基板であるマザー基板２は、マザー基板１と略同じ大きさとなっている。そして、マザー基板２には、図１と同様に縦３×横４の対向基板２００が形成されている。すなわち、マザー基板２は、１２枚の矩形状の対向基板２００を有している。従って、マザー基板２にも１２個の素子区画１０１がマトリクス状に配列されている。
【００３１】
それぞれの素子区画１０１は、所定の間隔を隔てて配列されている。そして、各素子区画１０１の間には、切断線１０４が配置される。すなわち、この切断線１０４によってマザー基板２を切断することによって、それぞれの対向基板２００に分離される。なお、図２でも、図１と同様に、４つの対向基板２００を有するスティック基板を形成するための切断線１０４のみ示している。切断線１０４は、対向基板２００がＴＦＴアレイ基板１００よりも若干小さくなるように、配置されている。対向基板２００は、ＴＦＴアレイ基板１００よりも若干小さくなるよう切断され、ＴＦＴアレイ基板１００に設けられたソース端子２２、ゲート端子２３、及び検査端子１２〜１５を露出させることができる。また、マザー基板１と同様に、各素子区画１０１には、液晶封入領域１０２が形成されている。この液晶封入領域１０２には、配向膜９が設けられている。配向膜９は、対向基板２００の表面に形成されている。
【００３２】
次に、対向基板２００の画素構成について図４、及び図５を用いて説明する。図４は、対向基板２００の一部の構成を示す平面図である。図５は、図４のＸ−Ｘ断面図である。ここでは、対向基板２００が、カラーフィルタ基板であるとして説明する。対向基板２００上には、ブラックマトリクス５が格子状に形成されている。ブラックマトリクス５は遮光性の樹脂膜、あるいは金属クロム膜などによって形成される。ブラックマトリクス５の間には、ＲＧＢの着色層２８が形成される。着色層２８は画素電極２４に対応して配置される。また、ブラックマトリクス５はソース配線２５、及びゲート配線２６に対応して配置される。ブラックマトリクス５、及び着色層２８の上には、対向電極１１が形成される。対向電極１１は、例えば、ＩＴＯなどの透明導電膜によって形成されている。対向電極１１は、ブラックマトリクス５、及び着色層２８を覆うように対向基板２００の略全面に形成される。なお、対向基板２００は、カラーフィルター基板に限られるものではない。
【００３３】
そして、対向電極１１の上に、配向膜９が形成される。配向膜９は、液晶封入領域１０２に形成される。従って、各素子区画の端部では配向膜９が形成されておらず、対向電極１１が露出している。これにより、対向基板２００の端部で対向電極１１が露出する。配向膜９には、ＴＦＴアレイ基板１００と同様に、ポリイミドなどからなる樹脂膜を用いることができる。そして、配向膜９は、所定の方向にラビングされている。なお、対向電極１１の上には、水に対して所定の接触角を有する疎水膜が形成される。この疎水膜の構成については後述する。なお、疎水膜は、対向電極１１を形成した後、配向膜９を形成する前に形成することができる。あるいは、配向膜９を形成した後、ＴＦＴアレイ基板１００と対向基板２００とを貼り合わせる前に形成してもよい。
【００３４】
そして、配向膜９、１０のラビング処理が完了した後、マザー基板１とマザー基板２を貼り合わせる。このため、まず、マザー基板１又はマザー基板２にシール材を形成する。シール材は、１２個の素子区画１０１毎に形成される。そして、シール材は、液晶封入領域１０２を囲むよう枠状に配置される。なお、シール材の一部には、液晶注入口が形成されている。そして、マザー基板１、とマザー基板２とを位置合わせして、対向配置する。ここでは、配向膜９、及び配向膜１０が対向して配置される。そして、両基板を押圧して、シール材を硬化させる。これにより、マザー基板１、とマザー基板２とがシール材を介して貼り合わせられる。なお、貼り合わせる前に、検査用配線１８と対向電極１１とが接続されるよう、トランスファ電極等を形成する。トランスファ電極としては、例えば、銀ペーストを用いることができる。さらに、貼り合わせる前に、セルギャップを保持するためのスペーサを配置してもよい。
【００３５】
そして、図１、及び図３に示す横方向の切断線１０４で、貼り合わせられたマザー基板１、及びマザー基板２を切断すると、スティック基板が形成される。ここでは、４つの素子区画１０１が１列に並んで配置されたスティック基板が３つ形成される。そして、４つの素子区画１０１の液晶封入領域１０２に対して、同時に液晶を注入する。これにより、生産性が向上する。液晶は、例えば、真空注入法によって注入することができる。液晶を注入後、液晶注入口に樹脂を塗布して、封止する。これにより、対向基板２００とＴＦＴアレイ基板１００とシール材とで形成される空間に液晶が封入される。
【００３６】
このようにして、スティック基板が形成される。ここで、スティック基板とは、マザー基板１とマザー基板２とが貼り合わせられた後、複数の素子区画１０１が１列に並ぶよう切断・分割された１対の基板の積層体を指す。このスティック基板状態で検査が実行された後、スティック基板が切断される。これにより、各素子区画１０１に分離され、それぞれの液晶パネルに分割される。
【００３７】
ここで、図６を用いてスティック基板の構成について説明する。図６はスティック基板の構成を示す斜視図である。なお、図６は、スティック基板１０３の、検査端子１２〜１５、及びソース端子２２が設けられた端部側を示している。スティック基板１０３はスティック状アレイ基板１０３ａとスティック状対向基板１０３ｂとを備えている。ここで、スティック状アレイ基板１０３ａは、その端部がスティック状対向基板１０３ｂからはみ出すように配置されている。スティック状アレイ基板１０３ａのはみ出した部分に、ソース端子２２、及び検査端子１２〜１５が配置される。すなわち、ソース端子２２、及び検査端子１２〜１５が、露出している。そして、検査端子１２〜１５、及び複数のソース端子２２が、スティック状アレイ基板１０３ａの端辺に沿って、略一列に並んで配置されている。スティック基板１０３状態の検査工程では、図６に示す状態で、検査端子１２〜１５に検査信号が入力される。ここで、４つの素子区画に対して同時に点灯検査を行うことができる。
【００３８】
ここで、上記のスティック基板１０３における素子区画１０１の間の構成について図７、及び図８を用いて説明する。図７は、図６のＸ１−Ｘ２におけるＴＦＴアレイ基板１００側の構成を模式的に示す図である。図８は、図６のＸ１−Ｘ２における断面図である。なお、Ｘ１−Ｘ２のラインは、図７に示すようにゲート配線２６に沿ったラインである。
【００３９】
スティック基板１０３の素子区画１０１の間では、図７に示すように、シール材３が形成されている。このシール材３と交差するように複数のゲート配線２６が配置されている。さらに、ゲート配線２６の端部には、ゲート端子２３が配置される。シール材３の外側では、シール材３が設けられている方向に沿って、複数のゲート端子２３が１列に並んで配置されている。なお、図７において、シール材３の下側が素子区画１０１間の領域であり、上側が液晶封入領域１０２である。したがって、スティック基板１０３状態において、ゲート端子２３は、外気に曝される状態になっている。なお、液晶封入領域１０２の外側においても、ゲート配線２６は、図８に示すように絶縁膜７によって覆われている。そして、絶縁膜７に設けられたコンタクトホールを介してゲート端子２３とゲート配線２６とが接続されている。したがって、ゲート端子２３のみが表面に露出され、ゲート端子２３以外の箇所では、絶縁膜７が露出している。
【００４０】
図８に示すように、スティック状アレイ基板１０３ａとスティック状対向基板１０３ｂとがシール材３によって貼り合わせられている。このシール材３の内側が、液晶封入領域１０２となる。図８では、左側が液晶封入領域１０２である。液晶封入領域１０２では、上記のように、スティック状対向基板１０３ｂ上に対向電極１１、及び配向膜９が順次形成されている。また、スティック状アレイ基板１０３ａには、ゲート配線２６、絶縁膜７、及び配向膜１０が順次積層されている。なお、絶縁膜７は、例えば、上記のゲート絶縁膜や層間絶縁膜である。そして、配向膜９と配向膜１０との間に、液晶４が設けられている。
【００４１】
ここで、スティック基板１０３状態では、素子区画１０１間において、ゲート端子２３上に対向電極１１が配置される。ここで、ゲート端子２３と対向電極１１が対向する領域を端子電極対向領域１０６とする。さらに、スティック状対向基板１０３ｂには、疎水膜８が形成されている。疎水膜８は、端子電極対向領域１０６に配置されている。すなわち、ゲート端子２３に対向電極１１が疎水膜８を介して対向した構成となる。この疎水膜８は、水に対して高い接触角を有している。疎水膜８は、例えば、フッ素系シリコーン樹脂を用いることができる。具体的には、東芝シリコーン製の撥水膜形成用のフッ素シリコーン樹脂等の市販の感光性樹脂を用いることができる。したがって、疎水性、撥水性を有する感光性樹脂をマザー基板２上に塗布し、露光、現像することによって、所望のパターンの疎水膜８を簡便に形成することができる。
【００４２】
検査端子１３からゲート配線２６に検査信号が入力されている。したがって、ゲート配線２６と接続されているゲート端子２３は、検査信号に応じた電位となる。また、検査端子１４にも検査信号が入力されているため、検査用配線１８、及びトランスファ電極等を介して対向電極１１にも検査信号が入力される。よって、対向電極１１も検査信号に応じた電位となる。ここで、検査端子１４と検査端子１３に入力される検査信号は異なる信号である。そのため、対向電極１１とゲート端子２３に、検査信号に応じた異なる電圧が印加される。従って、スティック基板１０３の各素子区画１０１に対して点灯検査が実施される。
【００４３】
本実施の形態では、上記のように、端子電極対向領域１０６において、スティック状対向基板１０３ｂに疎水膜８を形成している。そのため、検査工程で、対向電極１１と表面に露出したゲート端子２３に電圧が印加された場合でも、ゲート端子２３の腐食を防ぐことができる。これにより、表示欠陥の発生を防ぐことができる。すなわち、洗浄工程や結露等によって水滴２９が浸入した場合でも、疎水膜８によって、その水滴２９が端子電極対向領域１０６に浸入するのを防ぐことができる。例えば、素子区画１０１間、すなわちスティック状アレイ基板１０３ａとスティック状対向基板１０３ｂの間に、水滴２９が侵入しても、高い接触角を有する疎水膜８を避けて水滴２９が移動する。従って、ゲート端子２３には水滴２９が付着しない。対向電極１１とゲート端子２３との間、又はゲート端子２３間に電位差が生じた場合でも、電気化学反応が発生するのを防ぐことができる。よって、表示欠陥の発生を防ぐことができる。これにより、表示品位の低下を防ぐことができる。
【００４４】
ここで、接触角と毛細管現象による水面の上昇距離の関係の一例を図９に示す。図９によれば、疎水膜８として９０°以上の接触角を有していれば、毛細管現象による水の浸入はない。よって、水の浸入による腐食の発生を防ぐことができる。なお、図９は、十分な時間を経たのちの結果であり、実際には、ある程度の接触角の差が疎水膜８とそれ以外の領域とであればよい。例えば、疎水膜８には、対向電極１１よりも接触角が大きい材質を用いることができる。
【００４５】
このように、端子電極対向領域１０６において、スティック状対向基板１０３ｂに疎水膜８を設ける。疎水膜８は、複数のゲート端子２３の全体に対して形成される。これにより、検査工程で電圧が印加された場合でも、腐食を防ぐことができる。よって、表示品質の劣化を防ぐことができる。このように、マザー基板１とマザー基板２とを貼り合わせた後、洗浄工程を行なった場合でも、水滴２９の浸入を防ぐことができる。例えば、スティック基板１０３の洗浄を行うことができる。そして、毛細管現象によって、スティック基板１０３状態において、両基板間に水滴２９が浸入したとしても、水滴２９は疎水膜８を避けて移動する。よって、表面に露出したゲート端子２３に水滴２９が付着しない。端子電極対向領域１０６に水滴２９が浸入するのを防ぐことができる。よって、電気腐食による表示品位を向上することができる。また、疎水膜８を形成するのみでよいため、簡便に電気化学反応による腐食を防ぐことができる。
【００４６】
そして、検査工程終了後、スティック基板１０３を分断して、素子区画１０１に分離する。ここでは、図６に示す切断線１０５でスティック状対向基板１０３ｂを切断する。これにより、ＴＦＴアレイ基板１００と対向基板２００とからなる液晶パネルに分離される。そして、液晶パネルに駆動回路や配線基板等を接続する。さらに、液晶パネルに偏光フィルムや位相差フィルム等を貼り付ける。その後、面状光源装置であるバックライトを液晶パネルの背面側に配置することによって液晶表示装置が完成する。
【００４７】
なお、検査工程後のスティック基板１０３を切断する切断工程では、図８に示す端子電極対向領域１０６の対向基板２００が除去される。すなわち、ゲート端子２３上には対向基板２００が設けられていない状態となる。よって、疎水膜８が対向基板２００から切り離される。これにより、容易に駆動回路をゲート端子２３に接続することができる。
【００４８】
このように、本実施の形態によれば、スティック基板１０３状態において、ゲート端子２３と対向電極１１の間に疎水膜８が配置される。従って、スティック基板１０３状態での検査工程で、ゲート端子２３と対向電極１１との間、又はゲート端子２３間に電位差が生じた場合でも、電気化学反応による腐食を防ぐことができる。さらに、スティック基板１０３状態での検査を行うことができるため、歩留まりを向上することができる。また、対向電極のパターニング工程が不要となるため、表示品質の高い液晶表示装置を安価に製造することができる。よって、生産性を向上することができる。また、対向基板２００に対向電極が不要な横電界方式の液晶表示装置においても本実施の形態にかかる構成は適用可能である。この場合、ゲート端子２３間の電位差によるゲート端子２３の腐食を防ぐことができる。
【００４９】
なお、疎水膜８は少なくとも端子電極対向領域１０６に形成されていればよい。従って、疎水膜８の配置は、図８に示すものに限られるものではない。ここで、本実施の形態にかかるスティック基板１０３の別の構成について図１０、及び図１１を用いて説明する。図１０は、Ｘ１−Ｘ２の位置におけるスティック基板１０３の構成を示す断面図である。図１１は、図１０で示した構成のスティック基板１０３を模式的に示す平面図である。図１０、図１１では、図８に示す構成と比べて疎水膜８の位置が異なっている。ここで、疎水膜８以外の構成は既に説明した構成と同じであるため、説明を省略する。
【００５０】
図１０に示すように、疎水膜８は、端子電極対向領域１０６のみでなく、その外側まで設けられている。従って、液晶封入領域１０２の外側全体に疎水膜８が形成されている。すなわち、隣接する素子区画１０１に形成されたシール材３の間全体に、疎水膜８が形成されている。従って、素子区画１０１間の領域では、対向電極１１が露出していない。すなわち、シール材３の外側の領域の略全体において、対向電極１１の上に疎水膜８が形成されている。
【００５１】
このような疎水膜８は、ゲート配線２６に対向する領域にも形成される。すなわち、ゲート配線２６と対向電極１１の間には、疎水膜８が形成される。従って、シール材３の外側において、ゲート配線２６を覆う絶縁膜７にピンホール３０のような欠陥が生じた場合でも、水滴２９に起因する腐食を防ぐことができる。すなわち、ピンホール３０に対向する部分に、疎水膜８が設けられているため、ピンホール３０から露出したゲート配線２６に水滴２９が付着しない。よって、電圧印加時に生じる電気化学反応を防止することができ、ゲート配線２６の腐食を防止することができる。なお、疎水膜８は、素子区画１０１間全体に設けなくてもよく、例えば、ゲート配線２６と対向する領域に設ければよい。
【００５２】
実施の形態２．
本実施の形態にかかる液晶表示装置について図１２を用いて説明する。図１２は、スティック基板１０３の構成を模式的に示す平面図である。図１２では、図１１と同様に、素子区画１０１間の構成が示されている。本実施の形態では、疎水膜８がスティック状対向基板１０３ｂではなく、スティック状アレイ基板１０３ａに設けられている。ここで、疎水膜８以外の構成、及び製造工程は、実施の形態１と同様であるため、説明を省略する。
【００５３】
疎水膜８は、スティック状アレイ基板１０３ａの表面に設けられている。ここで、複数のゲート端子２３が形成されている領域を端子形成領域１０７とする。この端子形成領域１０７の近傍には、疎水膜８が形成されている。そして、この端子形成領域１０７を囲むように、疎水膜８が形成されている。従って、ゲート端子２３の外側に疎水膜８が配置される。疎水膜８は、例えば、絶縁膜７の上に設けられ、表面に露出している。従って、基板間に水滴２９が浸入された場合でも、端子形成領域１０７に水滴２９が浸入しない。ゲート端子２３に水滴２９が付着しないため、電気化学反応によるゲート端子２３の腐食を防ぐことができる。すなわち、水滴２９は疎水膜８の内側まで浸入しないため、検査工程で電圧が印加されても、ゲート端子２３の腐食を防ぐことができる。よって、スティック基板１０３を洗浄した場合でも、腐食の発生を防ぐことができる。
【００５４】
ここで、疎水膜８には、実施の形態１と同様に感光性のフッ素系シリコーン樹脂を用いることができる。疎水膜８は、その周辺よりも接触角が高い材質であればよい。例えば、疎水膜８の接触角は、ゲート配線２６を覆う絶縁膜７表面の接触角よりも高くなる。すなわち、ゲート絶縁膜や層間絶縁膜となるシリコン酸化膜やシリコン窒化膜よりも接触角が高い材質であればよい。この疎水膜８は絶縁膜７上に形成されている。
【００５５】
本実施の形態では、スティック状アレイ基板１０３ａに疎水膜８が形成されている。そのため、各素子区画１０１が分離された後、疎水膜８は、ＴＦＴアレイ基板１００上に残っている。すなわち、液晶パネル状態では、ゲート端子２３の外側に、疎水膜８が配置される。液晶パネルの端子形成領域１０７を囲むように、疎水膜８が形成されている。これにより、電気化学反応による腐食を防ぐことができる。さらに、ゲート端子２３の表面に樹脂などが形成されていないため、駆動回路との接続抵抗を容易に行うことができる。そして、疎水膜８に囲まれたゲート端子２３上にＡＣＦなどを設け、駆動回路を接続することができる。これにより、容易に駆動回路を実装することができる。
【００５６】
なお、疎水膜８の配置は、端子形成領域１０７を囲うよう形成するものに限られない。例えば、端子形成領域１０７の外側に形成されていればよい。ここで、疎水膜８の配置を変更した別の構成について図１３を用いて説明する。図１３は、スティック基板１０３の構成を模式的に示す平面図である。図１３に示す構成でも、疎水膜８がスティック状アレイ基板１０３ａに形成されている。しかしながら、疎水膜８が端子形成領域１０７を囲むように形成されていない。
【００５７】
すなわち、疎水膜８は、端子形成領域１０７の外側、及び両側に形成されている。また、疎水膜８は、シール材３まで延設されている。すなわち、シール材３と疎水膜８とで、端子形成領域１０７を囲んでいる。これにより、基板間に水滴２９が浸入した場合でも、ゲート端子２３に水滴２９が付着するのを防ぐことができる。よって、電気腐食による表示品位の低下を抑制することができる。
【００５８】
ここで、複数のゲート配線２６が形成された配線形成領域１０８とすると、シール材３と疎水膜８とで、この配線形成領域１０８が囲まれている。これにより、ゲート配線２６上に水滴２９が浸入するのを防ぐことができる。すなわち、基板間に侵入した水滴２９は疎水膜８、及びシール材３とで形成された領域の外側のみを移動する。配線形成領域１０８には水滴２９が浸入しない。これにより、図１０に示したように、ゲート配線２６を覆う絶縁膜７にピンホール３０があった場合でも、ゲート配線２６の腐食を防ぐことができる。これにより、ゲート配線２６の電気抵抗の変化を防ぐことができ、電気腐食による表示品位の低下を抑制することができる。よって、表示品位を向上することができる。
【００５９】
このように、ＴＦＴアレイ基板１００上に疎水膜８を形成する場合、疎水膜８をゲート端子２３の近傍に設ければよい。さらに、疎水膜８をゲート端子２３の外側、すなわち、ＴＦＴアレイ基板１００の端側に配置する。この場合、シール材３と疎水膜８との間にゲート端子２３が配置される。これにより、外側からの水滴に浸入を防ぐことができる。また、疎水膜８で端子形成領域１０７を囲むことで、ゲート端子２３に対する水滴に付着を確実に防ぐことができる。あるいは、疎水膜８とシール材３とで端子形成領域１０７を囲むようにしてもよい。これにより、ゲート端子２３に対する水滴２９に付着を確実に防ぐことができる。この場合、疎水膜８とシール材３とで、シール材３の外側にある配線形成領域１０８を囲む。これにより、ゲート配線２６の腐食を防ぐことができる。
【００６０】
なお、実施の形態１、２では、ゲート端子２３の腐食を防止するための疎水膜８について説明したが、本発明はこれに限られるものではない。例えば、ソース端子２２や、検査端子１２〜１５に対して疎水膜８を形成してもよい。すなわち、外部から信号を入力するため、入力端子に疎水膜８を設けることができる。特に、スティック基板１０３状態において液晶封入領域１０２の外側で露出し、対向電極１１と対向する入力端子に対して疎水膜８を設ければよい。これにより、基板間に水滴が浸入した場合でも、検査工程で腐食が生じるのを防ぐことができる。よって、表示品位の低下を防ぐことができる。また、実施の形態１と実施の形態２とを組み合わせてもよい。すなわち、スティック状アレイ基板１０３ａとスティック状対向基板１０３ｂとの両方に、疎水膜を形成してもよい。
【００６１】
また、実施の形態１、２では、ＴＦＴアレイ基板を有するアクティブマトリクス型液晶表示装置について説明したが、本発明はこれに限られるものではない。例えば、パッシブマトリクス型液晶表示装置であってもよい。また、例えば、電子ペーパなどの、液晶以外の表示材料を用いた表示装置であってもよい。さらに、上記の説明では、マザー基板１とマザー基板２を切断した後、液晶注入工程、及び検査工程を行ったが、これに限るものではない。例えば、マザー基板１とマザー基板２とに素子区画１０１が一列に配列される場合は、マザー基板１とマザー基板２を切断する前に、液晶注入工程、及び検査工程を行うことができる。すなわち、各素子区画１０１に分断して液晶パネルを形成する前の段階で、検査工程が実施するものであればよい。
【図面の簡単な説明】
【００６２】
【図１】ＴＦＴアレイ基板のマザー基板の構成を示す平面図である。
【図２】ＴＦＴアレイ基板の構成を模式的に示す平面図である。
【図３】対向基板のマザー基板の構成を示す平面図である。
【図４】対向基板の画素構成を模式的に示す平面図である。
【図５】図４のＸ−Ｘ断面図である。
【図６】スティック基板の構成を示す斜視図である。
【図７】スティック状アレイ基板の構成を模式的に示す平面図である。
【図８】スティック基板の構成を示す断面図である。
【図９】接触角と水面の上昇距離を示す図である。
【図１０】実施の形態１にかかるスティック基板の別の構成を示す断面図である。
【図１１】実施の形態１にかかるスティック基板の別の構成を示す図である。
【図１２】実施の形態２にかかるスティック基板の素子区画間の構成を模式的に示す図である。
【図１３】実施の形態２にかかるスティック基板の素子区画間の別の構成を模式的に示す図である。
【符号の説明】
【００６３】
１  マザー基板、２  マザー基板、３  シール材、４  液晶、５  ブラックマトリクス、
７  絶縁膜、８  疎水膜、９  配向膜、１０  配向膜、１１  対向電極、
１２〜１５  検査端子、１６〜１９  検査用配線、２０  蓄積容量配線、
２１  スイッチ素子、２２  ソース端子、２３  ゲート端子、２４  画素電極、
２５  ソース配線、２６  ゲート配線、２７  ＴＦＴ、２８  着色層、
２９  水滴、３０  ピンホール、
１００  ＴＦＴアレイ基板、１０１  素子区画、１０２  液晶封入領域、
１０３  スティック基板、１０３ａ  スティック状アレイ基板、
１０３ｂ  スティック状対向基板、１０４  切断線、１０５  切断線、
１０６  端子電極対向領域、１０７  端子形成領域、１０８  配線形成領域、
２００  対向基板、
【図１】
2008003337.tif 000003
【図２】
2008003337.tif 000004
【図３】
2008003337.tif 000005
【図４】
2008003337.tif 000006
【図５】
2008003337.tif 000007
【図６】
2008003337.tif 000008
【図７】
2008003337.tif 000009
【図８】
2008003337.tif 000010
【図９】
2008003337.tif 000011
【図１０】
2008003337.tif 000012
【図１１】
2008003337.tif 000013
【図１２】
2008003337.tif 000014
【図１３】
2008003337.tif 000015