(57)【要約】【課題】高速撮影可能な裏面入射型の撮像素子において、連続撮影可能フレーム数を増やす。【解決手段】１個の画素セル内に、基板裏面側の光電変換部で発生した電荷を表側に導いて収集するためのｎ個の収集ＣＣＤ５ａ〜５ｄを設け、各収集ＣＣＤ５ａ〜５ｄにｍ個のＣＣＤを含む蓄積ＣＣＤ列６ａ、６ｂを縦列的に設ける。１サイクル期間で、収集ＣＣＤ５ａ〜５ｄを順番に駆動することで光電変換部で発生した電荷を順に集荷して隣接する蓄積ＣＣＤ６ａ１、６ｂ１に送り、各蓄積ＣＣＤ列６ａ、６ｂでは１サイクル毎に信号電荷を順送りする。画素セル内の（ｎ×ｍ）個の蓄積ＣＣＤに電荷が溜まるまで連続的に信号を取り込むことが可能であり、連続撮影可能フレーム数を格段に増やすことができる。また、蓄積ＣＣＤの個数を増やしても例えば４相の駆動信号で駆動すればよいので駆動信号の数は少なくて済み、金属配線が簡素化されて画素面積を小さくすることができる。【選択図】図３
2008141549.tif 000002
【特許請求の範囲】
【請求項１】
二次元状に複数の画素が配置されて成る裏面入射型の固体撮像素子において、
a)前記複数の各画素にあって、半導体基板の裏面側に入射する光を電気信号に変換する光電変換部と、
b)前記複数の画素のそれぞれにあって、前記裏面側の光電変換部で発生した電荷を半導体基板の表面側に移動させて収集するためのｎ個（ｎは２以上の整数）の電荷収集部と、
c)１画素内の前記ｎ個の電荷収集部のそれぞれにあって、表面側に収集された電荷を横方向に順送りしつつ蓄積するために縦列的に接続されたｍ個（ｍは２以上の整数）の電荷蓄積部と、
d)１画素の前記光電変換部で発生した電荷をｎ個の電荷収集部に順番に循環的に収集して隣接する電荷蓄積部に転送するとともに、その一巡毎に前記ｍ個の電荷蓄積部において電荷を順送りするように前記電荷収集部及び前記電荷蓄積部の動作を制御する制御手段と、
を備えることを特徴とする裏面入射型撮像素子。
【請求項２】
１画素内の（ｎ×ｍ）個の前記電荷蓄積部にそれぞれ電荷を蓄積するように連続的に撮影を行いその後にそれら電荷を外部に読み出すことにより、（ｎ×ｍ）フレームの画像の連続撮影を可能としたことを特徴とする請求項１に記載の裏面入射型撮像素子。
【請求項３】
前記ｍ個の電荷蓄積部は２以上に分割され、それぞれが１個の電荷収集部に対し縦列的に接続されていることを特徴とする請求項１又は２に記載の裏面入射型撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な撮像素子に関し、さらに詳しくは、半導体基板の裏面で検出対象の光を受光する裏面入射型の撮像素子に関する。
【背景技術】
【０００２】
例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が従来より開発されている（例えば非特許文献１など）。こうした高速撮影装置では１００万枚／秒程度のきわめて高速度の撮影が必要となり、そのために特殊な構造を有する高速動作可能な固体撮像素子が利用される。
【０００３】
こうした固体撮像素子として、従来、特許文献１、非特許文献２などに記載のものが提案されている。ここで提案されている固体撮像素子は、半導体基板の裏面に光電変換部が設けられ、裏面に入射した光によって光電変換部で発生した電荷は基板表面側から裏面側に向かって延びた空乏領域を経て表面近傍に設けられたＣＣＤに集積される。ここで特徴的であるのは、１個の画素内に独立に動作可能な複数（例えば非特許文献２では４個）のＣＣＤが配置されていることであり、１画素の光電変換部で発生した信号電荷を４個のＣＣＤに順番に転送して集積することが可能となっている。これにより、画素からの信号電荷の読み出しを行うことなく４フレームの画像を連続的に取り込むことができる。原理的には、１画素内に配置するＣＣＤの数を増やすことにより、さらに多数のフレームの画像を連続的に取り込むことが可能であり、高速撮影に有用である。
【０００４】
しかしながら、上記従来の裏面入射型撮像素子では次のような問題がある。即ち、１個の光電変換部から４個のＣＣＤにそれぞれ独立に電荷を導くためには、或る１個のＣＣＤを駆動してその空乏領域を裏面側にまで延ばす一方、他の３個のＣＣＤを非動作状態にすることが必要である。そのために、各ＣＣＤを構成するゲートにそれぞれ独立した制御信号を与えるための金属配線を行う必要がある。したがって、高速撮影のフレーム数を例えば１００フレームにしたい場合には、１画素当たり１００個のＣＣＤを構成するゲートにそれぞれ独立に金属配線を施さなければならない。当然のことながら、撮像素子のチップ面積は限られており、或る程度の画素数を確保するためには１画素当たりに割り当てられる面積も限られる。そのため、前述のような膨大な数の金属配線を１画素内に設けることは現実的ではなく、それ故に高速撮影可能なフレーム数を多くすることが困難である。
【０００５】
【特許文献１】米国特許第７０９１５３０号明細書
【非特許文献１】近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、2005年9月30日、第62巻、第1・2号、pp.79-86
【非特許文献２】レイッチ(R. K. Reich）ほか８名、「ハイ-フィル-ファクタ, バースト-フレーム-レート・チャージ-カップルド・デバイス（High-Fill-Factor, Burst-Frame-Rate Charge-Coupled Device）」、インターナショナル・エレクトロン・デバイス・ミーティング(International Electron Devices Meeting), 2001. IEDM テクニカル・ダイジェスト(Technical Digest), pp.567-570
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記課題に鑑みて成されたものであり、その主な目的とするところは、上述の従来の裏面入射型撮像素子の利点を活かしつつ、高速撮影可能なフレーム数を格段に増加させることができる裏面入射型撮像素子を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために成された本発明に係る裏面入射型撮像素子は、二次元状に複数の画素が配置されて成る裏面入射型の固体撮像素子において、
a)前記複数の各画素にあって、半導体基板の裏面側に入射する光を電気信号に変換する光電変換部と、
b)前記複数の画素のそれぞれにあって、前記裏面側の光電変換部で発生した電荷を半導体基板の表面側に移動させて収集するためのｎ個（ｎは２以上の整数）の電荷収集部と、
c)１画素内の前記ｎ個の電荷収集部のそれぞれにあって、表面側に収集された電荷を横方向に順送りしつつ蓄積するために縦列的に接続されたｍ個（ｍは２以上の整数）の電荷蓄積部と、
d)１画素の前記光電変換部で発生した電荷をｎ個の電荷収集部に順番に循環的に収集して隣接する電荷蓄積部に転送するとともに、その一巡毎に前記ｍ個の電荷蓄積部において電荷を順送りするように前記電荷収集部及び前記電荷蓄積部の動作を制御する制御手段と、
を備えることを特徴としている。
【０００８】
この発明に係る裏面入射型撮像素子では、各画素内の（ｎ×ｍ）個の前記電荷蓄積部にそれぞれ電荷を蓄積するように連続的に撮影を行い、その後にそれら電荷を外部に読み出すことにより、（ｎ×ｍ）フレームの画像の連続撮影を行う構成とすることができる。
【０００９】
ここで、上記電荷収集部や電荷蓄積部としてはＣＣＤを用いることができる。
【００１０】
本発明に係る裏面入射型撮像素子では、１個の画素内において半導体基板の裏面側に設けられた光電変換部で発生した信号電荷を表面側に導いて収集するための複数の電荷収集部と、外部（少なくともその画素の外部）に読み出されるまで電荷を保持しておくための複数の電荷蓄積部とが独立に設けられる。１画素内の或る１個の電荷収集部で収集された信号電荷は速やかに該電荷収集部に接続されている電荷蓄積部に送り込まれ、１個の電荷収集部での電荷の収集が終了すると引き続いて別の電荷収集部での電荷の収集が開始され、これが複数の電荷収集部について循環的に行われる。したがって、１個の電荷収集部は撮影周波数（レート）の１／ｎの周波数で駆動されることになる。
【００１１】
例えばｍ個の電荷蓄積部の全てが１列に縦列的に電荷収集部に接続されている場合には、ｎ個の電荷収集部での電荷収集動作が一巡する期間中に１回だけ新たな信号電荷が送り込まれてくるから、それに応じてｍ個の電荷蓄積部に電荷を順送りすればよい。この電荷の順送り操作は、例えば従来の一般的なＣＣＤのようにｍの値に依らず、決まった数の駆動信号（例えば４相であれば４種の駆動信号）で以て行うことができる。したがって、ｍの値を大きくしても電荷蓄積部を駆動するために各画素に配設する金属配線の数を抑えることができる。換言すれば、金属配線が占める面積の大きさやその煩雑さの制約を殆ど受けることなくｍの値を大きくすることによって、画素から外部に信号電荷を読み出すことなく連続的に撮影することができるフレーム数を増加させることができる。
【００１２】
さらにまた、各電荷蓄積部の駆動周波数も撮影周波数より低くて済み、例えば上述のようにｍ個の電荷蓄積部の全てが１列に縦列的に電荷収集部に接続されている場合には、電荷蓄積部の動作周波数も電荷収集部と同様に撮影周波数の１／ｎとなる。
【００１３】
さらにまた本発明に係る裏面入射型撮像素子において、上記ｍ個の電荷蓄積部を２以上に分割し、それぞれが１個の電荷収集部に対し縦列的に接続する構成とすることにより、電荷蓄積部の動作周波数をさらに下げることができる。例えばｍ個の電荷蓄積部を２つに分割し、（ｍ／２）個の電荷蓄積部をそれぞれ同一の電荷収集部に対し縦列的に接続する構成とした場合、電荷蓄積部の動作周波数は撮影周波数の１／２ｎとなる。
【発明の効果】
【００１４】
本発明に係る裏面入射型撮像素子によれば、連続的に撮影可能なフレーム数を格段に増やすことができ、この撮像素子を高速撮像装置に利用することによって高速の現象を的確に把握できるようになる。また、本発明に係る裏面入射型撮像素子では、電荷収集部や電荷蓄積部の動作周波数を撮影周波数よりも低く抑えることができる。
【００１５】
特に上述のように連続撮影フレーム数を大きくするために電荷蓄積部であるＣＣＤの数を増やすと、このＣＣＤのゲートの面積が広くなり駆動回路に対して大きな容量性負荷となる。そのため、高い周波数で駆動しようとすると、大電流のスイッチングによる発熱が問題となるほか、駆動信号の波形の歪み（立ち上がり、立ち下がりの鈍り）によって電荷転送自体ができなくなる場合もある。これに対し、本発明に係る裏面入射型撮像素子では、撮影周波数を上げても電荷蓄積部のＣＣＤの動作周波数を抑えられるので、上記の発熱や電荷転送の不具合といった問題が起こりにくい。それ故に、撮影周波数自体を高くして、これまでは十分に観察できなかったような高速の現象を確実に捉えることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施例である裏面入射型撮像素子について、図１〜図５を参照して説明する。
【００１７】
図１は本実施例による裏面入射型撮像素子の部分的な平面構成図、図２は図１中の１個の画素セルの拡大図、図３は１個の画素セル内の電荷収集ＣＣＤ付近の拡大図、図４は１個の収集ＣＣＤとその両隣の蓄積ＣＣＤの概略断面図、図５は１サイクル期間における駆動信号のタイミング図である。
【００１８】
図１に示すように、本実施例の裏面入射型撮像素子では、シリコン等の半導体基板１上に多数の画素セル２が二次元的に配置され、水平方向に隣接する画素セル２の間にはそれぞれ垂直転送ＣＣＤ３が垂直方向に延伸して配置され、各垂直転送ＣＣＤ３の末端（図１では下端）に接続するように水平方向に延伸する水平転送ＣＣＤ４が設けられている。各画素セル２において発生された信号電荷は垂直転送ＣＣＤ３により下方に転送されて水平転送ＣＣＤ４に保持され、水平転送ＣＣＤ４は保持された信号電荷を図示しない出力回路を介して順番に外部に送り出す。
【００１９】
垂直転送ＣＣＤ３、水平転送ＣＣＤ４のほか、各画素セル２内の後述する蓄積ＣＣＤや金属配線などは半導体基板１の表面側に配置されている。一方、各画素セル２において入射光の強度（光量）に応じた電荷を発生する光電変換部８は半導体基板１の裏面側に設けられている。即ち、検出対象の光は半導体基板１の裏面に照射される。
【００２０】
図２に示すように、各画素セル２にはそれぞれ、本発明における電荷収集部として４個の収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄが垂直方向に並設され、各収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄの水平方向の両隣には、本発明における電荷蓄積部として１０個の蓄積ＣＣＤが縦列的に接続された蓄積ＣＣＤ列６ａ、６ｂが左右に延伸するように設けられている。蓄積ＣＣＤ列６ａ、６ｂの中で最も内側の蓄積ＣＣＤは収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄに接続され、最も外側の蓄積ＣＣＤは垂直転送ＣＣＤ３に接続されている。即ち、１個の収集ＣＣＤ（例えば収集ＣＣＤ５ａ）には２０個の蓄積ＣＣＤが割り当てられ、１個の画素セル２中には全部で８０個の蓄積ＣＣＤが配置されている。つまり、この実施例の構成では、ｎ＝４、ｍ＝２０であって、２０個の蓄積ＣＣＤは２つに分割され、１０個ずつが縦列的に接続されてそれぞれ独立に収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄに接続されている。また、収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄ及び蓄積ＣＣＤ列６ａ、６ｂを挟み込むように、一対のシャッタドレイン７が設けられている。
【００２１】
図３及び図４に示すように、例えば収集ＣＣＤ５ａ（他の収集ＣＣＤ５ｂ、５ｃ、５ｄも全く同様）はその表面に収集ゲート電極５１を有し、その両側には左方転送ゲート電極５２及び右方転送ゲート電極５３が設けられている。収集ゲート電極５１に印加される電圧がローレベルである状態ではその収集ゲート電極５１直下の空乏領域５４は薄いが、収集ゲート電極５１への印加電圧がハイレベルに上げられると、その収集ゲート電極５１直下の空乏領域５４が半導体基板１の裏面近傍まで大きく拡がる（図４（ａ）参照）。この空乏領域５４が半導体基板１の裏面側つまり光電変換部８から半導体基板１の表面側に電荷（実際には電子）を導く経路となる。
【００２２】
収集ゲート電極５１の直下に電荷が収集された状態で左方転送ゲート電極５２又は右方転送ゲート電極５３のいずれかに所定のハイレベル電圧が印加されて該転送ゲート電極５２、５３直下の転送ゲートが開くと、収集されていた電荷が横方向（半導体基板１の延展方向）に移動して蓄積ＣＣＤ列６ａ、６ｂ中の初段の蓄積ＣＣＤ６ａ１、６ｂ１に転送される。本実施例の構成では、蓄積ＣＣＤは収集ＣＣＤ５ａの左右に１０個ずつ振り分けられており、収集ＣＣＤ５ａと蓄積ＣＣＤ６ａ１、６ｂ１との間にはそれぞれ転送ゲートが設けられているため、この転送ゲートの開閉を制御することで収集ＣＣＤ５ａに収集された電荷を左右いずれかの蓄積ＣＣＤ列６ａ、６ｂに選択的に送ることができる。
【００２３】
なお、基本的には、１個の蓄積ＣＣＤはφＶ１、φＶ２、φＶ３、φＶ４なる４相の駆動信号が印加される４個のゲート電極から構成されており、図３中ではこれを点線で区切った１〜４の数字で示している。但し、収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄに最も近い蓄積ＣＣＤ６a１、６ｂ１は、その位置によって１〜４個のいずれかの個数のゲート電極より構成されている。これは８個の蓄積ＣＣＤ列６ａ、６ｂにおいて電荷転送のタイミングを合わせるためである。
【００２４】
次に、この実施例の裏面入射型撮像素子において１個の画素セル２における、入射光に対して得れる信号電荷の収集・転送動作について説明する。
【００２５】
図４（ａ）に示すように、半導体基板１の裏面に検出対象の光が入射すると、光電変換部８において光電子による信号電荷が発生する。この電荷量は入射光の強度に依存する。４個の収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄの収集ゲート電極５１に印加されている電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄのいずれか１つを選択的にハイレベルの電圧値（例えば１７[Ｖ]）にすることで、その収集ゲート電極５１直下の空乏領域５４を半導体基板１の裏面付近まで拡げる。すると、光電変換部８で発生した電荷はこの空乏領域５４を通って収集ゲート電極５１の下に移動して集まる。
【００２６】
具体的には図５（ａ）に示すように、収集ＣＣＤ５ａの収集ゲート電極５１に印加する電圧Ｖａを、１００ｎｓのパルス幅期間だけ０[Ｖ]のローレベル電圧から１７[Ｖ]のハイレベル電圧に上げる。すると、この期間に入射した光の強度に対応する量の信号電荷が収集ＣＣＤ５ａの収集ゲート電極５１の下に集められる。そして、上記１００ｎｓパルス幅期間が終了する直前に、収集ＣＣＤ５ａの左方転送ゲート電極５２に印加する電圧ＶＬを０[Ｖ]のローレベル電圧から８[Ｖ]のハイレベル電圧に上げる（図５（ｆ）参照）。これにより左方転送ゲート電極５２直下の転送ゲートが開く。このとき、蓄積ＣＣＤ列６ａ中の１段目の蓄積ＣＣＤ６ａ１のゲート電極に印加されている駆動信号φＶ３、φＶ４は８[Ｖ]のハイレベルであり、これら転送ゲートも開いている。そのため、図４（ｂ）に示すように、収集ＣＣＤ５ａに集荷された電荷は左方転送ゲート電極５２直下の転送ゲートを通して蓄積ＣＣＤ６ａ１の電荷保持ゲートへ向けて横方向に転送される。
【００２７】
なお、収集ゲート電極５１へ印加する電圧Ｖａを０[Ｖ]のローレベルに戻した後には、シャッタドレイン７に印加する電圧ＳＤを例えば２５ｎｓのパルス幅期間だけ１８[Ｖ]のハイレベル電圧に上げる（図５（ｅ）参照）。これにより、この期間に半導体基板１のバルク中で発生した不所望の電荷はシャッタドレイン７直下へと導かれ外部へと排出される。このような不要な電荷の吐き出し動作は、後述するように収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄから蓄積ＣＣＤ６ａ１、６ｂ１への転送毎に行われる。
【００２８】
次に今度は、光電変換部８で発生した信号電荷を収集ＣＣＤ５ｂの収集ゲート電極５１の直下に集荷し、上記と同様に左方転送ゲート電極５２直下の転送ゲートを通して初段の蓄積ＣＣＤ６ａ１のゲートへと転送する。このようにして収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄの左方に隣接する１段目の蓄積ＣＣＤ６ａ１に全て電荷が蓄えられたならば、再び光電変換部８で生成された信号電荷を収集ＣＣＤ５ａの収集ゲート電極５１の直下に集荷し、今度は右方転送ゲート電極５３直下の転送ゲートを通して右方に隣接する蓄積ＣＣＤ６ｂ１のゲートへ転送する。このようにして４個の収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄの両隣の８個の蓄積ＣＣＤ６ａ１、６ｂ１にそれぞれ電荷を蓄える。これが撮影の１サイクルである。
【００２９】
同様の動作が複数の画素セル２で同時並行的に実行されるため、上記１サイクル期間で８フレーム分の画像信号が各画素セル２の８個の蓄積ＣＣＤにそれぞれ蓄えられることになる。
【００３０】
図５（ｈ）、（ｉ）、（ｊ）、（ｋ）に示すように、上記１サイクルは蓄積ＣＣＤ列６ａ、６ｂ中の各蓄積ＣＣＤの駆動ゲートに印加される４相の駆動信号φＶ１、φＶ２、φＶ３、φＶ４の１周期に相当する。初段の蓄積ＣＣＤ６ａ１、６ｂ１を除いた他の蓄積ＣＣＤ（つまりは４個のゲート電極を持つＣＣＤ）では、４相の駆動信号φＶ１、φＶ２、φＶ３、φＶ４の変化によって４個のゲート電極直下を電荷が順に送られるため、１サイクル期間で、つまり収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄへの電荷収集及び隣接する蓄積ＣＣＤへの電荷転送が一巡する毎に、電荷は１個ずつ蓄積ＣＣＤを移動する。したがって、上記サイクルを１０サイクル繰り返すと、１列の蓄積ＣＣＤ列６ａ、６ｂ内の１０個の蓄積ＣＣＤにそれぞれ電荷が溜まり、これは８０フレーム分の画像信号に相当する。
【００３１】
即ち、本実施例の裏面入射型撮像素子では、１個の画素セル２から外部へ信号読み出しを行うことなしに、８０フレームの画像を連続的に撮影することができる。なお、蓄積ＣＣＤ列６ａ、６ｂの末端は垂直転送ＣＣＤ３に接続されているため、８０フレームを越えて連続的な撮影を行うと、画素セル２内の蓄積ＣＣＤ列６ａ、６ｂには常に最新の８０フレーム分の画像信号が保持され、それよりも古い信号は画素セル２から吐き出されることになる。
【００３２】
いま、例えば１サイクルを１０００ｎｓ（周波数で１ＭＨｚ相当）に設定したものとすると、収集ＣＣＤ５ａ、５ｂ、５ｃ、５ｄの収集ゲート電極５１は５００ｎｓ（２ＭＨｚに相当）の周期で駆動され、シャッタドレイン７、左方及び右方転送ゲート電極５２、５３はそれぞれ１２５ｎｓ（８ＭＨｚに相当）の周期で駆動されることになる。したがって、このサイクルを１０サイクル繰り返すことによって８０フレームの画像を１２５ｎｓ（８ＭＨｚ）の時間分解能で得ることができる。
【００３３】
即ち、撮影周波数は８ＭＨｚであるにも拘わらず、この素子のチップ面積の中でも最も占有面積の広い蓄積ＣＣＤの駆動周波数はその１／８の１ＭＨｚになるわけである。占有面積の大きなゲート電極（通常ポリシリコンなどにより形成される）は駆動回路に対して大きな容量性負荷となり、高速で駆動すると大電流のスイッチングによる発熱や、駆動信号の波形の鈍りによる電荷転送不良などの不具合を生じる。これに対し、本実施例の構成では８ＭＨｚで撮影しているにも拘わらず蓄積ＣＣＤのゲート電極の駆動周波数はその１／８の１ＭＨｚに抑えられるため、上記のような問題の対策として有効である。
【００３４】
また、１個の画素セル２内で８０個の蓄積ＣＣＤを駆動するために４相の駆動信号φＶ１、φＶ２、φＶ３、φＶ４を供給しさえすればよい。したがって、蓄積ＣＣＤを駆動するために駆動回路から各画素セル２に供給する駆動信号の金属配線は４本で済む。また図３に示すように画素セル２内で収集ＣＣＤや蓄積ＣＣＤを配置することで、同一の駆動信号を供給するべきゲート電極はほぼ垂直方向に同一位置に並ぶ。したがって、画素セル２内での配線も非常に簡素化され、例えば画素セル２の面積を小さくしたり、１個の画素セル内の蓄積ＣＣＤの数を増やしたりするのに有利である。
【００３５】
なお、上記実施例は一例であって、本発明の趣旨の範囲で適宜変形や修正、追加を行えることは明らかである。例えば、１個の画素セル内の収集ＣＣＤの数や１個の収集ＣＣＤ当たりの蓄積ＣＣＤの数は上記記載に限るものではなく適宜に定めることができる。また、上記実施例では、１個の収集ＣＣＤに対し蓄積ＣＣＤを左右の２列に振り分けたが、１列としてもよく、また３列以上としてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施例による裏面入射型撮像素子の部分的な平面構成図。
【図２】図１中の１個の画素セルの拡大図。
【図３】１個の画素セル内の電荷収集ＣＣＤ付近の拡大図。
【図４】１個の収集ＣＣＤとその両隣の蓄積ＣＣＤの概略断面図。
【図５】１サイクル期間における駆動信号のタイミング図。
【符号の説明】
【００３７】
１…半導体基板
２…画素セル
３…垂直転送ＣＣＤ
４…水平転送ＣＣＤ
５１…収集ゲート電極
５２…左方転送ゲート電極
５３…右方転送ゲート電極
５４…空乏領域
５ａ、５ｂ、５ｃ、５ｄ…収集ＣＣＤ
６ａ、６ｂ…蓄積ＣＣＤ列
６ａ１、６ｂ１、６ａ２、６ｂ２…蓄積ＣＣＤ
７…シャッタドレイン
８…光電変換部
【図１】
2008141549.tif 000003
【図２】
2008141549.tif 000004
【図３】
2008141549.tif 000005
【図４】
2008141549.tif 000006
【図５】
2008141549.tif 000007