(57)【要約】【課題】高ゲインを実現しつつ、ゲインのばらつきを抑制することができる固体撮像装置を提供する。【解決手段】画素信号を出力する単位セルが複数個配列された画素アレイ１と、列毎に画素信号を増幅して出力するカラムアンプ５と、オフセット電圧を除去して出力するノイズキャンセル部６と、各列毎の画素信号を順次選択して出力する水平読出部７と、水平読出部から出力された画素信号を増幅して出力する出力アンプ９とを備える撮像装置１００であって、カラムアンプは列毎に電流源となる電流源トランジスタと画素信号を増幅する第１増幅トランジスタとを含み、出力アンプは負荷となる負荷トランジスタと水平読出部から出力される画素信号を増幅する第２増幅トランジスタとを含み、電流源トランジスタ、第１増幅トランジスタ、負荷トランジスタ及び第２増幅トランジスタの全てが、同一プロセスにおいて形成されるＭＯＳトランジスタにより構成されている。【選択図】図１
2008085479.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた画素信号を出力する単位セルが複数個配列された画素アレイ部と、
１列の単位セルに共通に接続され、列毎に、該当列中のいずれかの単位セルから出力される画素信号を増幅して出力するカラムアンプ部と、
前記カラムアンプに１対１で接続され、列毎に、単位セル毎に画素信号からオフセット電圧を除去して出力するノイズキャンセル部と、
前記ノイズキャンセル部に接続され、前記ノイズキャンセル部から出力された各列毎の画素信号を順次選択して出力する水平読出部と、
前記水平読出部に接続され、前記水平読出部から出力された画素信号を増幅して出力する出力アンプとを備える固体撮像装置であって、
前記カラムアンプは、列毎に、電流源となる電流源トランジスタと、前記画素信号を増幅する第１増幅トランジスタとを含み、
前記出力アンプは、負荷となる負荷トランジスタと、水平読出部から出力される画素信号を増幅する第２増幅トランジスタとを含み、
前記電流源トランジスタ、前記第１増幅トランジスタ、前記負荷トランジスタ、及び前記第２増幅トランジスタの全てが、同一プロセスにおいて形成されるＭＯＳトランジスタにより構成されていること
を特徴とする固体撮像装置。
【請求項２】
前記電流源トランジスタ、前記第１増幅トランジスタ、前記負荷トランジスタ、及び前記第２増幅トランジスタの全てが、ＮチャネルＭＯＳであること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電流源トランジスタ、前記第１増幅トランジスタ、前記負荷トランジスタ、及び前記第２増幅トランジスタの全てが、エンハンスメント型であること
を特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記出力アンプにおいて、
前記負荷トランジスタのゲート端子には、前記負荷トランジスタのソース端子に印加されている電源電圧よりも高い電圧が印加されていること
を特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記カラムアンプにおいては、前記第１増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加し、かつ前記出力アンプにおいては、前記第２増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記出力アンプは、
さらに、前記第２増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、
前記出力アンプの入出力特性は、前記レベルシフトトランジスタによって、前記カラムアンプの入出力特性に比べて、入力電位の高い側へシフトしていること
を特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記カラムアンプにおいては、前記第１増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少し、かつ前記出力アンプにおいては、前記第２増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項８】
前記カラムアンプは、
さらに、前記第１増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、
前記カラムアンプの入出力特性は、前記レベルシフトトランジスタによって、前記出力アンプの入出力特性に比べて、入力電位の高い側へシフトしていること
を特徴とする請求項７に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を入射して光電変換する単位セルが、半導体基板上に１次元又は２次元に配置してなる固体撮像装置及び当該固体撮像装置を備えるデジタルカメラに関し、特に、ゲインのばらつきを抑制するための技術に関する。
【背景技術】
【０００２】
近年、デジタルカメラ付き携帯電話等の撮像機器が一般に普及している。
これらの撮像機器は、軽量化及び連続使用時間を延ばす為に消費電力を抑えることが必須であるので、ＣＣＤ型撮像素子と比べ消費電力が著しく低いＭＯＳ型撮像素子を搭載しているものが多い。
ここで、ＣＭＯＳイメージセンサの信号読み出し方式は、画素アレイの中のある一行を選択しそれらを同時に列方向へと読み出す列並列出力型が一般的である。
【０００３】
上記列並列出力型の信号出力回路は、画素の出力をスイッチドキャパシタでサンプリングして読み出す方式のもの、列毎にアンプを搭載して読み出す方式のもの、及びＡＤコンバータを列毎に設ける方式のもの等がある。
上記列毎にアンプを搭載して読み出す方式のものは、例えばシングルエンドアンプを用いたものであり、特許文献１及び特許文献２にその詳細が開示されている。
【０００４】
特許文献１では、電流源のＭＯＳトランジスタ及び増幅用のＭＯＳトランジスタで構成されるシングルエンドアンプについて記載されており、このような構成においては、画素毎にオフセット電圧を除去して信号成分だけを取り出すことが可能であり、また読み出しのゲインを容量素子の比で任意に設定可能であることが記載されている。
しかしながら、特許文献１に記載されているようなソース接地型のアンプの回路構成では、ゲインが低いという短所がある。
【０００５】
また特許文献２には、ソース接地型のアンプの回路構成にカスコード接続のトランジスタを付加することで、特許文献１のようなソース接地型のアンプの回路構成におけるゲインが低いという短所を克服した固体撮像装置が記載されている。
しかしながらカスコード接続のトランジスタを制御するためのトランジスタや電流源が付加されることで、回路を構成する素子数および素子間の配線数が増加するという短所がある。
【特許文献１】特開平５−２０７２２０号公報
【特許文献２】特開２００５−２５２５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年のＣＭＯＳイメージセンサは、高画素化やチップサイズの縮小化が急速に進んでいるため、各画素のサイズが微細化している。１画素あたりのサイズが微細化すると、受光量が減少するので感度が低下する傾向があり、出力段のアンプのゲインを従来よりもさらに高める必要がある。
しかしながら、アンプのゲインを高めるほどゲインのばらつきが顕著になる。
【０００７】
また、同形式のアンプを複数用いると、入力電圧の増加に対するゲインの変動が重複し、トータルゲインの変動が相乗的に大きくなり、画素信号の全般にわたって良好な感度を得ることができない。
本発明は、高ゲインを実現しつつ、ゲインのばらつきを抑制することができる固体撮像装置を提供することを第１の目的とし、また、トータルゲインの変動をフラットに近づけることを第２の目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る固体撮像装置は、受光量に応じた画素信号を出力する単位セルが複数個配列された画素アレイ部と、１列の単位セルに共通に接続され、列毎に、該当列中のいずれかの単位セルから出力される画素信号を増幅して出力するカラムアンプ部と、前記カラムアンプに１対１で接続され、列毎に、単位セル毎に画素信号からオフセット電圧を除去して出力するノイズキャンセル部と、前記ノイズキャンセル部に接続され、前記ノイズキャンセル部から出力された各列毎の画素信号を順次選択して出力する水平読出部と、前記水平読出部に接続され、前記水平読出部から出力された画素信号を増幅して出力する出力アンプとを備える固体撮像装置であって、前記カラムアンプは、列毎に、電流源となる電流源トランジスタと、前記画素信号を増幅する第１増幅トランジスタとを含み、前記出力アンプは、負荷となる負荷トランジスタと、水平読出部から出力される画素信号を増幅する第２増幅トランジスタとを含み、前記電流源トランジスタ、前記第１増幅トランジスタ、前記負荷トランジスタ、及び前記第２増幅トランジスタの全てが、同一プロセスにおいて形成されるＭＯＳトランジスタにより構成されていることを特徴とする。
【発明の効果】
【０００９】
課題を解決するための手段に記載した構成により、製造ばらつきに拠るゲインのばらつきを抑制することができる。
従って、高ゲインを実現しつつ、ゲインのばらつきを抑制することができる。
ここで、固体撮像装置において、前記電流源トランジスタ、前記第１増幅トランジスタ、前記負荷トランジスタ、及び前記第２増幅トランジスタの全てが、ＮチャネルＭＯＳであることを特徴とすることもできる。
【００１０】
これにより、増幅にかかるＭＯＳトランジスタをＮチャネルＭＯＳに統一することができる。
ここで、固体撮像装置において、前記電流源トランジスタ、前記第１増幅トランジスタ、前記負荷トランジスタ、及び前記第２増幅トランジスタの全てが、エンハンスメント型であることを特徴とすることもできる。
【００１１】
これにより、増幅にかかるＭＯＳトランジスタをエンハンスメント型に統一することができる。
ここで、固体撮像装置において、前記出力アンプにおいて、前記負荷トランジスタのゲート端子には、前記負荷トランジスタのソース端子に印加されている電源電圧よりも高い電圧が印加されていることを特徴とすることもできる。
【００１２】
これにより、負荷トランジスタによる電圧のドロップ分を抑制することができるので、特に有用である。
ここで、固体撮像装置において、前記カラムアンプにおいては、前記第１増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加し、かつ前記出力アンプにおいては、前記第２増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少することを特徴とすることもできる。
【００１３】
これにより、カラムアンプの極性と出力アンプの極性が反対なので、カラムアンプと出力アンプとのゲイン特性の弱点を補い合うことができる。
ここで、固体撮像装置において、前記出力アンプは、さらに、前記第２増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、前記出力アンプの入出力特性は、前記レベルシフトトランジスタによって、前記カラムアンプの入出力特性に比べて、入力電位の高い側へシフトしていることを特徴とすることもできる。
【００１４】
これにより、一方のアンプを、画素信号に対して、ゲインの高いところからゲインが下がる方向に使用し、もう一方のアンプを、画素信号に対して、ゲインの低いところからゲインが上がる方向に使用することができるので、トータルゲインの変動をフラットに近づけることができる。
ここで、固体撮像装置において、前記カラムアンプにおいては、前記第１増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに減少し、かつ前記出力アンプにおいては、前記第２増幅トランジスタによる出力電位が、前記画素信号が大きくなるとともに増加することを特徴とすることもできる。
【００１５】
これにより、カラムアンプの極性と出力アンプの極性が反対なので、カラムアンプと出力アンプとのゲイン特性の弱点を補い合うことができる。
ここで、固体撮像装置において、前記カラムアンプは、さらに、前記第１増幅トランジスタの前段に接続されたレベルシフトトランジスタを含み、前記カラムアンプの入出力特性は、前記レベルシフトトランジスタによって、前記出力アンプの入出力特性に比べて、入力電位の高い側へシフトしていることを特徴とすることもできる。
【００１６】
これにより、一方のアンプを、画素信号に対して、ゲインの高いところからゲインが下がる方向に使用し、もう一方のアンプを、画素信号に対して、ゲインの低いところからゲインが上がる方向に使用することができるので、トータルゲインの変動をフラットに近づけることができる。
【発明を実施するための最良の形態】
【００１７】
（実施の形態１）
＜構成＞
図１は、本発明の実施の形態１における撮像装置１００の概要を示す図である。
図１に示すように、本発明の実施の形態１における撮像装置１００は、画素アレイ１、タイミングジェネレータ２、垂直走査回路３、負荷回路４、カラムアンプ５、ノイズキャンセル部６、水平読み出し部７、水平走査回路８、出力アンプ９から構成される。
【００１８】
なお、タイミングジェネレータ２、カラムアンプ５、ノイズキャンセル部６を除く他の構成要素の詳細は特許文献２と同様である。
画素アレイ１は、初期化時の電圧であるリセット電圧及び読み出し時の電圧であるリード電圧を、列毎にそれぞれ垂直信号線ＶＬＡ１〜ＶＬＡｍに出力する単位セルが１次元又は２次元上に配列された撮像領域であり、ここでは記載を簡略化しているが、実際の画素数は、１次元で数千個、２次元で数十万〜数百万個程度である。
【００１９】
タイミングジェネレータ２は、垂直走査回路３、カラムアンプ５、ノイズキャンセル部６、水平走査回路８、及び出力アンプ９に制御信号を供給して駆動及び制御する周辺回路であり、外部から撮影指示が入力されるのを待ち、撮影指示が入力されると、適切な露光時間の経過後に全ての単位セルから順次輝度情報を読み出させる。
ここで、タイミングジェネレータ２からは、垂直走査回路３へリセットパルス（初期化信号：ＲＥＳＥＴ）、及び、リードパルス（読み出しパルス：ＲＥＡＤ）が、ノイズキャンセル部６へサンプリングパルス（ＳＰ）、及び、クランプパルス（ＣＰ）が決められたタイミングで供給され、これら各制御パルスにそれぞれ対応するトランジスタが開閉（ＯＦＦ／ＯＮ）される。
【００２０】
垂直走査回路３は、横１行毎に、“ＲＥＳＥＴ”、“ＲＥＡＤ１”、“ＲＥＡＤ２”の３本の制御線（Ｌ１〜Ｌｎ）を備え、画素アレイ１の画素に対して、行単位で、リセット（初期化）、リード（読み出し）を制御する。
負荷回路４は、縦１列毎に同一の回路が１個接続されており、出力電位を読み出す為に、列単位で画素アレイ１の各画素に負荷をかける回路である。
【００２１】
カラムアンプ５は、列毎に同一の回路が１個接続されており、画素アレイ１からの列単位のリセット電圧及びリード電圧を増幅して順次、列毎に垂直信号線ＶＬＢ１〜ＶＬＢｍに出力する。
図２は、本発明の実施の形態１におけるカラムアンプ５の回路構成を示す図である。
図２に示すように、カラムアンプ５は、画素信号が大きくなるとともに出力電位が増加する負極のアンプであり、電源電圧ＶＤＤと出力端子との間に接続され電流源となる電流源トランジスタＴ１、画素信号を増幅する増幅トランジスタＴ２、増幅トランジスタＴ２のゲート端子と出力端子とを一定時間閉じてリセットをかけるリセットトランジスタＴ３、及び、輝度情報を蓄積するコンデンサＣ１を含む。ここで、電流源トランジスタＴ１のゲートには電源電圧よりも高い電圧Ｖｂ１が印加され、リセットトランジスタＴ３のゲートにはリセット信号線が接続され、コンデンサＣ１には入力信号線が接続され、電流源トランジスタＴ１と増幅トランジスタＴ２の間には出力信号線が接続されている。
【００２２】
図３は、カラムアンプ５の入出力特性（Ｖｉｎ１−Ｖｏｕｔ１特性）を示す図である。
図３に示すように、カラムアンプ５の入出力特性は入力に対して一様ではなく、入力電位（Ｖｉｎ１）が中間のあたりでは、出力電位（Ｖｏｕｔ１）は入力電位（Ｖｉｎ）に応じて十分に変化するが、入力電位（Ｖｉｎ１）が低い場合及び高い場合には、入力電位（Ｖｉｎ１）に対する出力電位（Ｖｏｕｔ１）の変化量が小さい。
【００２３】
本実施の形態では、入力電位（Ｖｉｎ１）が図３中のＶＡ１の状態において、図２におけるリセットトランジスタＴ３のゲートを一定時間閉じてリセットをかけ、その後増幅トランジスタＴ２のベース電位の変動量（ΔＶｉｎ１）に応じた出力電位の変動量（ΔＶｏｕｔ１）を得ることとし、図３中のＶＡ１からＶＢ１までの間が動作領域となる（図３中の太線矢印）。
【００２４】
ここでカラムアンプ５は負極のアンプなので、リセット後、時間ｔが経過するにつれて、入力電圧Ｖｉｎ１は負方向へ向かう。
図４は、カラムアンプ５のゲイン特性（Ｖｉｎ１−Ｇ１特性：Ｇ１＝ΔＶｏｕｔ１／ΔＶｉｎ１）を示す図である。
図４に示すように、カラムアンプ５のゲインは入力に対して一定ではなく、ゲインＧ１は図３に示したＶｉｎ１−Ｖｏｕｔ１特性の傾きに相当するので、入力電位（Ｖｉｎ１）が中間のあたりでゲインＧ１が高く、入力電位（Ｖｉｎ１）が低い場合及び高い場合にはゲインＧ１は低い。
【００２５】
本実施の形態では、Ｖｉｎ１−Ｖｏｕｔ１特性の傾きが最も大きいＶＡ１（図３）の時の入力電圧Ｖｉｎ１ａにおいて最高のゲインＧＡ１が得られ、カラムアンプ５は負極のアンプなので、リセット後、入力電圧Ｖｉｎ１が負方向へ向かうにつれてゲインＧ１は下がり、ＶＢ１（図３）の時の入力電圧Ｖｉｎ１ｂにおいて最も低いゲインＧＢ１が得られる（図４中の太線矢印）。
【００２６】
ノイズキャンセル部６は、カラムアンプ５より列毎に出力されるリセット電圧とリード電圧との差分を示す輝度情報を、それぞれ列毎の垂直信号線ＶＬＣ１〜ＶＬＣｍに出力する。
水平読み出し部７は、水平信号線ＨＬと、当該水平信号線ＨＬと垂直信号線ＶＬＣ１〜ＶＬＣｍのそれぞれとの接続を水平走査回路８の制御に基づいて切り替えるスイッチＳＷ１〜ＳＷｍを備え、ノイズキャンセル部６より出力される列毎の輝度情報を、選択的に水平信号線ＨＬに出力する。
【００２７】
水平走査回路８は、水平読み出し部７のスイッチＳＷ１〜ＳＷｍを順次切り替えて、各垂直信号線を順番に水平信号線ＨＬと接続して、列毎の輝度情報の読み出しを制御する。
出力アンプ９は、水平信号線ＨＬと接続されており、水平読み出し部７からの輝度情報を増幅して、撮像画像信号を外部に出力する。
図５は、本発明の実施の形態１における出力アンプ９の回路構成を示す図である。
【００２８】
図５に示すように、出力アンプ９は、画素信号が大きくなるとともに出力電位が減少する正極のアンプであり、入力信号の電圧レベルを変動させ、出力アンプ９の入出力特性を、カラムアンプ５の入出力特性に比べて、入力電位の高い側へシフトさせるレベルシフトトランジスタＴ４、Ｔ５、電源電圧ＶＤＤと出力端子との間に接続され負荷となる負荷トランジスタＴ６、電圧が変動された入力信号を増幅する増幅トランジスタＴ７、レベルシフトトランジスタＴ５のゲート端子と出力端子とを一定時間閉じてリセットをかけるリセットトランジスタＴ８、及び、輝度情報を蓄積するコンデンサＣ２を含む。ここで、負荷トランジスタＴ６のゲートはソースに接続されて電源電圧ＶＤＤが印加され、リセットトランジスタＴ８のゲートにはリセット信号線が接続され、コンデンサＣ２には入力信号線が接続され、負荷トランジスタＴ６と増幅トランジスタＴ７の間には出力信号線が接続されている。
【００２９】
また、カラムアンプ５と出力アンプ９とに用いられるトランジスタの種類を、例えば、ＮチャネルＭＯＳやエンハンスメントＭＯＳ等の同一種類のトランジスタに統一したり、同一プロセスにおいて形成されるＭＯＳトランジスタにより構成すると、製造ばらつきが揃うので特性上望ましい。
特に、従来は、製造プロセスや出力電位の優位性等の理由から、カラムアンプの電流源トランジスタと増幅トランジスタ、及び出力アンプの増幅トランジスタは、エンハンスメント型のＮチャネルＭＯＳで構成し、出力アンプの負荷トランジスタはデプレッションＭＯＳで構成することが一般的であったので、同様の構成のままでアンプのゲインを高めると、種類の異なるそれぞれのトランジスタによる製造ばらつきが無秩序に影響しあい、トータルゲインのばらつきが顕著になってしまうという問題が生じるが、本実施の形態においては、少なくとも出力アンプ９の負荷トランジスタＴ６と増幅トランジスタＴ７の２つ、もしくは、カラムアンプ５の電流源トランジスタＴ１と増幅トランジスタＴ２、及び出力アンプ９の負荷トランジスタＴ６と増幅トランジスタＴ７の４つを、ＮチャネルＭＯＳやエンハンスメントＭＯＳ等の同一種類のトランジスタに統一したり、同一プロセスにおいて形成されるＭＯＳトランジスタにより構成するものとし、製造ばらつきに拠るゲインのばらつきを抑制する。
【００３０】
図６は、出力アンプ９の入出力特性（Ｖｉｎ２−Ｖｏｕｔ２特性）を示す図である。
図６に示すように、出力アンプ９の入出力特性は入力に対して一様ではなく、入力電位（Ｖｉｎ２）が中間のあたりでは、出力電位（Ｖｏｕｔ２）は入力電位（Ｖｉｎ２）に応じて十分に変化するが、入力電位（Ｖｉｎ２）が低い場合及び高い場合には、入力電位（Ｖｉｎ２）に対する出力電位（Ｖｏｕｔ２）の変化量が小さい。
【００３１】
また、出力アンプ９の入出力特性は、図６中の左方に点線で示したカラムアンプ５の入出力特性（Ｖｉｎ１−Ｖｏｕｔ１特性）に比べて、レベルシフトトランジスタＴ４による電圧変動（Ｖｔｈ）に相当する分だけ、入力電圧の高い側へシフトする。
本実施の形態では、入力電位（Ｖｉｎ２）が図６中のＶＡ２の状態において、図５におけるリセットトランジスタＴ８のゲートを一定時間開いてリセットをかけ、その後レベルシフトトランジスタＴ４のベース電位の変動量（ΔＶｉｎ２）に応じた出力電位の変動量（ΔＶｏｕｔ２）を得ることとし、図６中のＶＡ２からＶＢ２までの間が動作領域となる（図６中の太線矢印）。
【００３２】
ここで出力アンプ９は正極のアンプなので、リセット後、時間ｔが経過するにつれて、入力電圧Ｖｉｎ２は正方向へ向かう。
図７は、出力アンプ９のゲイン特性（Ｖｉｎ２−Ｇ２特性：Ｇ２＝ΔＶｏｕｔ２／ΔＶｉｎ２）を示す図である。
図７に示すように、出力アンプ９のゲインは入力に対して一定ではなく、ゲインＧ２は図６に示したＶｉｎ２−Ｖｏｕｔ２特性の傾きに相当するので、入力電位（Ｖｉｎ２）が中間のあたりでゲインＧ２が高く、入力電位（Ｖｉｎ２）が低い場合及び高い場合にはゲインＧ２は低い。
【００３３】
本実施の形態では、Ｖｉｎ２−Ｖｏｕｔ２特性の傾きが小さいＶＡ２（図６）の時の入力電圧Ｖｉｎ２ａにおいて最も高いゲインＧＡ２が得られ、出力アンプ９は正極のアンプなので、リセット後、入力電圧Ｖｉｎ２が正方向へ向かうにつれてゲインＧ２は上がり、Ｖｉｎ２−Ｖｏｕｔ２特性の傾きが最も大きいＶＢ２（図６）の時の入力電圧Ｖｉｎ２ｂにおいて最高のゲインＧＢ２が得られる（図６中の太線矢印）。
【００３４】
図８は、トータルゲイン特性（Ｖｉｎ１−Ｇｔ特性：Ｇｔ＝Ｇ１×Ｇ２）を示す図である。
図８に示すトータルゲインＧｔは、図４に示すカラムアンプ５のゲインＧ１と、図７に示す出力アンプ９のゲインＧ２とを掛け合わせたものであって、カラムアンプ５のゲインは画素信号の増加にともない下がる特性があり、出力アンプ９のゲインは画素信号の増加にともない上がる特性があるので、お互いの特性をキャンセルすることになり、トータルゲインＧｔを全般にわたってフラットに近づけることができる。
【００３５】
なお、本実施の形態では、カラムアンプ５を負極のアンプとし、出力アンプ９を正極のアンプとして、トータルゲインを全般にわたってフラットに近づけることができたが、カラムアンプ５の特性と出力アンプ９の特性とが反対であればよいので、カラムアンプ５を正極のアンプとし、出力アンプ９を負極のアンプとしてもよい。
＜変形例１＞
図９は、本発明の変形例１における出力アンプ１０の回路構成を示す図である。
【００３６】
図９に示す出力アンプ１０は、実施の形態１の出力アンプ９の一部を変更したものであり、負荷トランジスタＴ６のゲートに、電源電圧ＶＤＤよりも高い電圧Ｖｂ２を印加する点のみが異なり、その他の部分は実施の形態１とまったく同じである。
このようにすることで、出力アンプ１０の出力信号の上限値を上げることができ、ダイナミックレンジを広げることができる。
【００３７】
なお、負荷トランジスタＴ６、及び増幅トランジスタＴ７をエンハンスメントＭＯＳで構成した場合には、負荷トランジスタＴ６における電圧のドロップ分を抑制することができるので、特に有用である。
＜まとめ＞
以上のように、本発明の実施の形態１、及び変形例１によれば、カラムアンプや出力アンプにおいて増幅にかかるトランジスタの種類を統一するか、当該トランジスタを同一プロセスにおいて形成するので、製造ばらつきに拠るゲインのばらつきを抑制することができる。
【００３８】
また、カラムアンプと出力アンプとの極性を反対にして、お互いのゲイン特性の弱点を補い合うことができるので、トータルゲインを全般にわたってフラットに近づけることができる。
【産業上の利用可能性】
【００３９】
本発明は、ビデオカメラやデジタルスチルカメラなどの撮像機器に適用することができる。本発明によって、当該撮像機器に使用する固体撮像装置において、高ゲインを実現しつつ製品毎の出力のばらつきを抑制したり、トータルゲインを全般にわたってフラットに近づけることができ、撮像機器の画質の向上に寄与することができるので、その産業的利用価値は極めて高い。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１における撮像装置１００の概要を示す図である。
【図２】本発明の実施の形態１におけるカラムアンプ５の回路構成を示す図である。
【図３】カラムアンプ５の入出力特性を示す図である。
【図４】カラムアンプ５のゲイン特性を示す図である。
【図５】本発明の実施の形態１における出力アンプ９の回路構成を示す図である。
【図６】出力アンプ９の入出力特性を示す図である。
【図７】出力アンプ９のゲイン特性を示す図である。
【図８】トータルゲイン特性を示す図である。
【図９】本発明の変形例１における出力アンプ１０の回路構成を示す図である。
【符号の説明】
【００４１】
１    画素アレイ
２    タイミングジェネレータ
３    垂直走査回路
４    負荷回路
５    カラムアンプ
６    ノイズキャンセル部
７    水平読出部
８    水平走査回路
９    出力アンプ
１０    出力アンプ
１００    撮像装置
Ｔ１    電流源トランジスタ
Ｔ２    増幅トランジスタ
Ｔ３    リセットトランジスタ
Ｔ４    レベルシフトトランジスタ
Ｔ５    レベルシフトトランジスタ
Ｔ６    負荷トランジスタ
Ｔ７    増幅トランジスタ
Ｔ８    リセットトランジスタ
Ｃ１    コンデンサ
Ｃ２    コンデンサ
【図１】
2008085479.tif 000003
【図２】
2008085479.tif 000004
【図３】
2008085479.tif 000005
【図４】
2008085479.tif 000006
【図５】
2008085479.tif 000007
【図６】
2008085479.tif 000008
【図７】
2008085479.tif 000009
【図８】
2008085479.tif 000010
【図９】
2008085479.tif 000011