(57)【要約】【課題】相変化物質の抵抗分布を最適化することができる相変化メモリ装置における書込動作方法を提供する。【解決手段】書込データがセットデータを含む場合、セットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで全てのメモリセルに繰り返しデータの書き込みを行う第１モードで書込動作を実施する。一方、書込データがリセットデータを含む場合、リセットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで誤りが生じたメモリセルに対してのみ繰り返しデータの書き込みを行う第２モードで書込動作を行う。【選択図】図７
2008084518.tif 000002
【特許請求の範囲】
【請求項１】
相変化メモリ装置における書込動作方法において、
書込動作のために書込対象となる少なくとも１つ以上のメモリセルを選択する段階と、
書込データが少なくとも１つ以上のセットデータを含む場合に前記セットデータが書き込まれる少なくとも１つ以上のメモリセルに対しては第１モードで書込動作を行い、前記書込データが少なくとも１つ以上のリセットデータを含む場合に前記リセットデータが書き込まれる少なくとも１つ以上のメモリセルに対しては前記第１モードとは異なった第２モードで書込動作を行う段階と、
を含むことを特徴とする相変化メモリ装置における書込動作方法。
【請求項２】
前記第１モードは、選択された前記少なくとも１つ以上のメモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較する段階と、
前記読込データと前記書込データとの比較の結果、少なくとも１つ以上の誤りが発生した場合に、選択されたメモリセルの全てに対し前記書込データの書込動作を行う段階とを、
前記読込データと前記書込データとの比較の結果が誤りのない優良と判定されるまで反復的に実施するモードであることを特徴とする請求項１に記載の相変化メモリ装置における書込動作方法。
【請求項３】
前記第２モードは、選択された少なくとも一つ以上のメモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較する段階と、
前記読込データと前記書込データとの比較の結果、少なくとも１つ以上の誤りが発生した場合、選択されたメモリセルのうち誤りの発生したメモリセルに対して前記書込データの書込動作を行う段階とを、
前記読込データと前記書込データとの比較の結果が誤りのない優良と判定されるまで反復的に実施することを特徴とする請求項２に記載の相変化メモリ装置における書込動作方法。
【請求項４】
前記第１モード及び前記第２モードにおける優良の判定は、比較対象となる前記書込データと前記読込データとがそれぞれ同一のデータ状態を有するとの判断が少なくとも一回以上生じると、なされることを特徴とする請求項３に記載の相変化メモリ装置における書込動作方法。
【請求項５】
前記書込動作は、選択されたメモリセルに対し、電圧及び電流のレベルを、異にするかまたは印加時間を異にすることにより行われることを特徴とする請求項３に記載の相変化メモリ装置における書込動作方法。
【請求項６】
前記第１モードにおいて前記書込データと前記読込データとを比較する段階の前に、選択された少なくとも一つ以上のメモリセルに前記書込データを書き込む段階をさらに含むことを特徴とする請求項２に記載の相変化メモリ装置における書込動作方法。
【請求項７】
前記第２モードにおいて前記書込データと前記読込データとを比較する段階の前に、選択された少なくとも一つ以上のメモリセルに前記書込データを書き込む段階をさらに含むことを特徴とする請求項３に記載の相変化メモリ装置における書込動作方法。
【請求項８】
誤りの発生によって再度行われる書込動作は前記メモリセルを構成する相変化物質の抵抗をさらに高めるかまたは低めるように電圧及び電流のレベル、または印加時間を調節することを特徴とする請求項３に記載の書込動作方法。
【請求項９】
前記書込データと前記読込データとが同一のデータ状態を有するとの判定が、少なくとも一回以上あると前記第１モードでは誤りのない優良と判定し、少なくとも二回二回以上連続してあると前記第２モードでは誤りのない優良と判定することを特徴とする請求項３に記載の相変化メモリ装置における書込動作方法。
【請求項１０】
前記第１モード及び前記第２モードにおける優良の判定は、比較対象となる前記書込データ及び前記読込データのそれぞれが同一のデータ状態であるとの判定が、少なくとも二回以上連続してあるときになされることを特徴とする請求項３に記載の相変化メモリ装置における書込動作方法。
【請求項１１】
相変化メモリ装置における書込動作方法において、
書込動作のために書込対象となる少なくとも１つ以上のメモリセルを選択する段階と、
選択された前記メモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較し、比較の結果、少なくとも１つ以上の誤りが発生した場合には、書き込まれるメモリセルの全てに対し、前記書込データの書込動作が誤りのない優良と判定されるまで前記書込データを反復的に書き込む段階と、
を含むことを特徴とする相変化メモリ装置における書込動作方法。
【請求項１２】
前記書込データの書込動作が優良との判定は、比較対象となる前記書込データと前記読込データとが互いに同一のデータ状態を有するとの判定が少なくとも一回以上であると、なされることを特徴とする請求項１１に記載の相変化メモリ装置における書込動作方法。
【請求項１３】
前記書込動作は、選択されたメモリセルに対し、電圧及び電流のレベルを、異にするかまたは印加時間を異にすることにより行われることを特徴とする請求項１１に記載の相変化メモリ装置における書込動作方法。
【請求項１４】
前記書込データと前記読込データとを比較する段階の前に、選択された少なくとも一つ以上のメモリセルに前記書込データを書き込む段階をさらに含むことを特徴とする請求項１１に記載の相変化メモリ装置における書込動作方法。
【請求項１５】
誤りの発生によって再度行われる書込動作は、前記メモリセルを構成する相変化物質の抵抗をさらに高めるかまたは低めるように電圧及び電流のレベル、または印加時間を調節することを特徴とする請求項１３に記載の相変化メモリ装置における書込動作方法。
【請求項１６】
リセットデータが書き込まれるメモリセルが少なくとも１つ以上選択された場合、リセットデータが書き込まれるメモリセルに対する優良の判定は、前記書込データと前記読込データとの比較の結果、それぞれが同一であるとの判定が少なくとも二回以上連続して発生するときになされることを特徴とする請求項１２に記載の相変化メモリ装置における書込動作方法。
【請求項１７】
セットデータが書き込まれるメモリセルが少なくとも１つ以上選択された場合、セットデータが書き込まれるメモリセルに対する優良の判定は、前記書込データと前記読込データとの比較の結果、それぞれが同一であるとの判定が二回以上連続して発生するときになされることを特徴とする請求項１６に記載の相変化メモリ装置における書込動作方法。
【請求項１８】
相変化メモリ装置における書込動作方法において、
書込動作のために書込対象となる少なくとも１つ以上のメモリセルを選択する段階と、
選択された少なくとも一つ以上のメモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較して、少なくとも１つ以上の誤りが発生した場合、選択されたメモリセルのうち誤りの発生したメモリセルに対して前記書込データの書込動作を誤りのない優良と判定されるまで反復的に行う段階と、
を含むことを特徴とする相変化メモリ装置における書込動作方法。
【請求項１９】
前記優良の判定は、比較対象となる前記書込データと前記読込データとが互いに同一のデータ状態を有するとの判定が少なくとも一回以上発生すると、なされることを特徴とする請求項１８に記載の相変化メモリ装置における書込動作方法。
【請求項２０】
前記優良の判定は、比較対象となる前記書込データと前記読込データとが互いに同一のデータ状態を有するとの判定が少なくとも二回以上連続して発生すると、なされることを特徴とする請求項１９に記載の相変化メモリ装置における書込動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化メモリ装置における書込動作方法に係るもので、詳しくは、相変化物質の抵抗分布を最適化することができる相変化メモリ装置における書込動作方法に関する。
【背景技術】
【０００２】
最近では半導体メモリ装置の高性能化及び低電力化の一方向として、揮発性のＤＲＡＭのような半導体メモリ装置とは異なりリフレッシュ動作を必要としない非揮発性メモリ素子が次世代メモリ装置として開発されている。このような次世代メモリ装置の一例として相変化物質を利用したＰＲＡＭ（Phase-change Random Access Memory）がある。
ここで、相変化物質とは、温度変化に応じて相が変化するに従い抵抗が変化するカルコゲニドのような物質をいい、一般に相変化物質としてはゲルマニウム、アンチモン、及びテルルの合金のＧｅｘＳｂｙＴｅｚ（以下‘ＧＳＴ’）のような物質が利用される。
【０００３】
前記相変化物質は相が温度及び加熱時間に従い非晶質状態または結晶状態の２つの状態に素早く変化する性質を有するため、半導体メモリ装置に有効に利用することができる。前記相変化物質は一般に電流を利用したジュール熱により相変化を起こす。
前記相変化物質は非晶質状態においては高抵抗状態となり、結晶状態においては低抵抗状態となるため、非晶質状態の場合を‘リセットデータ（ＲＥＳＥＴ）’またはデータ‘１’と定義し、前記相変化物質が結晶状態の場合を‘セットデータ（ＳＥＴ）’またはデータ‘０’に定義するか、或いはこれとは反対に定義することにより半導体メモリ装置に応用することができる。本明細書の以下の記載では、データ‘１’をリセットデータ（ＲＥＳＥＴ）、データ‘０’をセットデータ（ＳＥＴ）に定義して説明する。
【０００４】
以下、上述のような相変化物質を利用した相変化メモリ装置における書込動作を説明する。
データ‘１’を特定メモリセルに書き込むとき、相変化物質からなる特定メモリセルに電流を流し、相変化物質を溶融点以上に加熱するとともに、その後に急速に冷却する。この場合、相変化物質が非晶質化状態となってデータ‘１’を記録する。この状態をリセットデータ状態という。また、データ‘０’を特定メモリセルに書き込むとき、相変化物質からなる特定メモリセルに電流を流して結晶化温度以上に加熱し、所定時間の間に維持した後に冷却する。この場合に相変化物質が結晶化状態となってデータ‘０’を記録する。この状態をセットデータ（ＳＥＴ）状態という。
【０００５】
そして、読込動作の場合には読み込みを所望する特定メモリセルを選択した後、前記特定メモリセルに外部から電流を流して、相変化物質の抵抗状態に従う電圧変化の差をもってデータ‘１’とデータ‘０’をセンシングする。
ところが、工程上の問題による種々の問題によって、メモリセルを構成する相変化物質の抵抗値の分布は異なることとなる。即ち、データ‘１’を記録したリセットデータ（ＲＥＳＥＴ）状態における抵抗値がメモリセルごとに異なり、データ‘０’を記録したセットデータ（ＳＥＴ）状態における抵抗値もメモリセルごとに異なることとなる。
【０００６】
図１３は従来の相変化メモリ装置におけるセットデータ及びリセットデータの抵抗分布を示すグラフである。横軸はメモリセルを構成する相変化物質の抵抗分布Ｒを示し、縦軸はビット数を示す。
図１３に示すように、セットデータの抵抗分布を示すグラフＳ１とリセットデータの抵抗分布を示すグラフＲ２が示されている。前記セットデータの抵抗分布を示すグラフＳ１は低抵抗領域を示し、前記リセットデータの抵抗分布を示すグラフＲ１は高抵抗領域を示す。即ち、セットデータに対応される抵抗値は前記セットデータの抵抗分布を示すグラフ（Ｓ１）内に分布し、リセットデータに対応される抵抗値は前記リセットデータの抵抗分布を示すグラフＲ１内に分布する。
【０００７】
この場合、セットデータの抵抗分布を示すグラフＳ１における最高抵抗値とリセットデータの抵抗分布を示すグラフＲ１における最低抵抗値の差は小さい。即ち、センシングマージンＳＭが小さくなる。そのため、読込動作時のエラー発生確率は高くなる。これは同一なデータ状態を有する場合、これらの抵抗値の分布が均一でないからである。また、書込動作の信頼性が保障されないという問題点が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、このような問題点を解決するために相変化メモリ装置においても読込動作時のセンシングマージンを確保し、信頼性を確保するための検証方法が含まれた書込動作方法の導入が必要になった。
本発明の目的は、従来の問題点を克服することができる相変化メモリ装置における書込動作方法を提供することにある。
本発明の他の目的は、センシングマージンを確保できる相変化メモリ装置における書込動作方法を提供することにある。
【０００９】
本発明のまた他の目的は、相変化メモリ装置の信頼性を向上させることができる相変化メモリ装置における書込動作方法を提供することにある。
本発明のまた他の目的は、相変化メモリ装置のオーバーリセットを防止することができる相変化メモリ装置における書込動作方法を提供することにある。
本発明のまた他の目的は、相変化メモリ装置の書込速度を増加させることができる相変化メモリ装置における書込動作方法を提供することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するために本発明の相変化メモリ装置における書込動作方法は、書込動作のために書込対象となる少なくとも１つ以上のメモリセルを選択する段階と、書込データが少なくとも１つ以上のセットデータを含む場合に前記セットデータが書き込まれる少なくとも１つ以上のメモリセルに対しては第１モードで書込動作を行い、前記書込データが少なくとも１つ以上のリセットデータを含む場合に前記リセットデータが書き込まれる少なくとも１つ以上のメモリセルに対しては前記第１モードとは異なった第２モードで書込動作を行う段階と、を含むことを特徴とする。
【００１１】
前記第１モードは、選択された前記少なくとも１つ以上のメモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較する段階と、前記読込データと前記書込データとの比較の結果、少なくとも１つ以上の誤りが発生した場合に、選択されたメモリセルの全てに対し前記書込データの書込動作を行う段階とを、前記読込データと前記書込データとの比較の結果が誤りのない優良と判定されるまで反復的に実施するモードである。
【００１２】
前記第２モードは、選択された少なくとも一つ以上のメモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較する段階と、前記読込データと前記書込データとの比較の結果、少なくとも１つ以上の誤りが発生した場合、選択されたメモリセルのうち誤りの発生したメモリセルに対して前記書込データのライディング動作を行う段階とを、  前記読込データと前記書込データとの比較の結果が誤りのない優良と判定されるまで反復的に実施するモードである。
【００１３】
前記第１モード及び前記第２モードにおける優良の判定は、比較対象となる前記書込データと前記読込データとがそれぞれ同一のデータ状態を有するとの判断が少なくとも一回以上生じると、なされる。
前記書込動作は、選択されたメモリセルに対し、電圧及び電流のレベルを、異にするかまたは印加時間を異にすることにより行われる。
前記第１モード及び第２モードにおいて前記書込データと読込データとを比較する段階の前に、選択された少なくとも一つ以上のメモリセルに前記書込データを書き込む段階をさらに含んでもよい。
【００１４】
誤りの発生によって再度行われる書込動作は、前記メモリセルを構成する相変化物質の抵抗をさらに高めるかまたは低めるように電圧及び電流のレベル、または印加時間を調節する。また、前記書込データと前記読込データとが同一のデータ状態を有するとの判定が、少なくとも一回以上あると前記第１モードでは誤りのない優良と判定し、少なくとも二回以上連続してあると前記第２モードでは誤りのない優良と判定される。そして、前記第１モード及び前記第２モードにおける優良の判定は、比較対象となる前記書込データと前記読込データのそれぞれが同一のデータ状態を有するとの判定が、少なくとも二回以上連続してあるときになされる。
【００１５】
本発明の相変化メモリ装置における書込動作方法は、書込動作のために書込対象となる少なくとも１つ以上のメモリセルを選択する段階と、選択された前記メモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較し、比較の結果、少なくとも１つ以上の誤りが発生した場合には、書き込まれるメモリセルの全てに対し、前記書込データの書込動作が誤りのない優良と判定されるまで前記書込データを反復的に書き込む段階と、を含むことを特徴とする。
【００１６】
前記書込データの書込動作が優良との判定は、比較対象となる前記書込データと前記読込データとが互いに同一のデータ状態を有するとの判定が少なくとも一回以上であると、なされる。前記書込動作は、選択されたメモリセルに対し、電圧及び電流のレベルを、異にするかまたは印加時間を異にすることにより行われることができる。
【００１７】
前記書込データと前記読込データとを比較する段階の前に、選択された少なくとも一つ以上のメモリセルに前記書込データを書き込む段階をさらに含んでもよい。誤りの発生によって再度行われる書込動作は、前記メモリセルを構成する相変化物質の抵抗をさらに高めるかまたは低めるように電圧及び電流のレベル、または印加時間を調節する。リセットデータが書き込まれるメモリセルが少なくとも１つ以上選択された場合、リセットデータが書き込まれるメモリセルに対する優良の判定は、前記書込データと前記読込データとの比較の結果、それぞれが同一であるとの判定が少なくとも二回以上連続して発生するときになされる。そして、セットデータが書き込まれるメモリセルが少なくとも１つ以上選択された場合、セットデータが書き込まれるメモリセルに対する優良の判定は、前記書込データと前記読込データとの比較の結果、それぞれが同一であるとの判定が二回以上連続して発生するときになされる。
【００１８】
本発明の相変化メモリ装置における書込動作方法は、書込動作のために書込対象となる少なくとも１つ以上のメモリセルを選択する段階と、選択された少なくとも一つ以上のメモリセルのデータを読み込んだ読込データと前記書込データとが同一かどうかを比較して、少なくとも１つ以上の誤りが発生した場合、選択されたメモリセルのうち誤りの発生したメモリセルに対して前記書込データの書込動作を誤りのない優良と判定されるまで反復的に行う段階と、を含むことを特徴とする。
【００１９】
前記優良の判定は、比較対象となる前記書込データと前記読込データとが互いに同一のデータ状態を有するとの判定が少なくとも一回以上発生する、または少なくとも二回以上連続して発生すると、なされる。
このような構成によると、センシングマージンの確保及び信頼性が向上され、書込速度を改善することができる。
【発明の効果】
【００２０】
本発明は、多様な書込検証方法を通じて読込センシングマージンを広く確保できる。そして、リセットデータとセットデータの場合に検証方法を異にして適用することにより、センシングマージングを広くするとともに、オーバーリセットを防止または最小化し、読込動作の信頼性を向上させることができる。また、二回以上パス判定を受けた場合のみに優良と判定してエラー確率を減らし、読込動作の信頼性をさらに向上することができる。また、リセットデータが書込される場合にはセットデータに比べ書込動作を行うメモリセルの個数をステップが進行するごとに減少させることにより、書込動作スピードを改善することもできる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好ましい複数の実施例を、本発明が属する技術分野で通常の知識を有した者に本発明の徹底した理解を提供する意図のほか、他の意図なしに添付図を参照にして詳しく説明する。
（第１実施例）
図１は本発明の第１実施例であり、従来のフラッシュメモリ装置などにおいて書込（ライト）動作時の書込動作方法を相変化メモリ装置に適用した場合の書込動作順序を示す図である。
図１に示すように、本発明の第１実施例による相変化メモリ装置における書込動作を説明すると以下のようである。
【００２２】
まず、書込動作が開始されると、書込を所望する少なくとも１つ以上のメモリセルが選択される（Ｓ２０）。
そして、前記メモリセルに記録されたデータを検証するために検証読込動作が行われる（Ｓ２２）。前記検証読込（リード）動作は通常の読込動作よりもレファレンスが強化された検証レファレンスにより行われる。
【００２３】
前記検証読込動作段階（Ｓ２２）の前に、前記選択されたメモリセルに対し書込データを書き込む書込動作を追加してもよい。例えば、１６個の入出力ラインを通じて書込動作が行われる場合、１６ビットの書込データがそれぞれのメモリセルに書き込まれる。ここで、前記書込データはデータ‘１’またはデータ‘０’の組み合わせで構成される。
【００２４】
次いで、前記検証読込動作を通じて読み込まれた読込データと前記書込データとをそれぞれ比較し、誤り（フェイル）が発生したかどうかを判断する（Ｓ２４）。前記誤りが発生したかどうかの判定は書込データが複数ビットを有する場合、それぞれのビット別または入出力ライン別に行われる。
【００２５】
ここで、読込データと書込データとが互いに同一の場合（Ｐａｓｓ）、書込検証動作及び書込動作は終了する。しかし、１つのビットでも読込データと書込データとが異なる誤りが発生した場合、誤りの発生したビットだけを再度書き込む（Ｓ２６）。即ち、誤りの発生したメモリセルだけに、書込データが再び書き込まれる。ここで、書込動作は以下のように行われる。リセットデータの書込動作は、一定レベルの電流及び電圧を、特定時間メモリセルに印加することにより行われる。そして、セットデータの書込動作は、リセットデータの書き込みよりも低いレベルの電流を特定時間メモリセルに印加することにより行われる。
【００２６】
従来のフラッシュメモリ装置の場合、書込動作を反復するために、微細電圧を誤りの発生したメモリセルに印加していた。本発明の一実施例による相変化メモリ装置の場合、この従来技術とは異なった方法により行われることができる。例えば、誤りが連続して発生してデータの書込動作が反復して実施される場合、電圧及び電流のレベルまたは印加時間を変化させることにより、リセットデータの場合には該当メモリセルを構成する相変化物質の抵抗を増加させて書込動作を行い、セットデータの場合には該当メモリセルを構成する相変化物質の抵抗を減少させて書込動作を行っている。
【００２７】
以後、再度メモリセルに記録されたデータを読み込み（Ｓ２２）、読込データと書込データとを比較して再度誤りが発生したかどうかを判定する（Ｓ２４）。ここで、データの読み込みは、誤りの発生したメモリセルに対してのみ行われるか、または、全体メモリセルに対して行ってもよい。
【００２８】
誤りが発生したかどうかの判定の結果、誤りが発生していない場合には優良と判断され、検証動作及び書込動作は終了する。しかし、いずれか１つのビットでも誤りが発生した場合には、誤りの発生したメモリセルに対する書込動作が再度実施され、再度データを比較して誤りがあるか否かを判定する段階を反復する。
上述のような比較検証動作は、フラッシュメモリ装置の場合には累積効果による書込回数の制限のため一定回数以上は反復されない。例えば、最大サイクルを１１回程度に制限することが多い。しかし、前記相変化メモリ装置の場合には一般に累積効果がないものとして知られている。従って、このようなサイクル制限を必要としない。
【００２９】
上述の方法により書込動作を進行すると、読込動作時のセンシングマージンを広く確保できるとの長所があるが、分布特性が悪いという短所がある。これは図２をもって説明する。
図２は図１の書込動作方法を適用した場合のセットデータ及びリセットデータの抵抗分布を示すグラフである。横軸はメモリセルを構成する相変化物質の抵抗分布Ｒを示し、縦軸はビットの数を示す。
【００３０】
図２は、セットデータの抵抗分布を示すグラフＳ３と、リセットデータの抵抗分布を示すグラフＲ３とを示している。前記セットデータの抵抗分布を示すグラフＳ３は低抵抗領域に示され、前記リセットデータの抵抗分布を示すグラフＲ３は高抵抗領域に示される。即ち、セットデータに対応する抵抗値は前記セットデータの抵抗分布を示すグラフＳ３内に分布し、リセットデータに対応する抵抗値は前記リセットデータの抵抗分布を示すグラフＲ３内に分布する。
【００３１】
前記セットデータの抵抗分布を示すグラフＳ３に示されるように、セットデータの検証レファレンス（Verify Reference of '0'）の隣接部位にリセットデータに対応する抵抗値が大量に分布しており、その傾きは大きくなっている。
このような抵抗分布はセンシングマージンの確保には有利であるが、分布特性は悪い。そのため、この場合、読込動作時のレファレンスが異なってくると大量の誤りが発生する恐れがある。また、一回目のサイクルでは誤りなしと判断されたとしても、二回目のサイクルで誤りと判定されるメモリセルの場合、その以後の検証をすることができずに信頼性が低下する恐れがある。
【００３２】
（第２実施例）
図３は本発明の第２実施例による相変化メモリ装置における書込動作方法を示す書込動作順序を示す図である。
図３に示すように、本発明の第２実施例による相変化メモリ装置での書込動作を以下に説明する。
まず、書込動作が開始されると、書き込みを所望する複数のメモリセルが選択される（Ｓ４０）。
【００３３】
そして、前記メモリセルに記録されたデータを検証するために検証読込動作が行われる（Ｓ４２）。前記検証読込動作は通常の読込動作よりもレファレンスが強化された検証レファレンスにより行われる。セットデータの抵抗範囲を１０ｋΩ〜２０ｋΩと仮定し、リセットデータの抵抗範囲を４０ｋΩ〜５０ｋΩと仮定する場合、通常の読込動作時のレファレンス抵抗値を３０ｋΩとすると、検証レファレンス抵抗値はセットデータの場合には２０ｋΩ、リセットデータの場合には４０ｋΩに設定することができる。勿論、これよりも強化された検証レファレンスを設定することも可能である。
【００３４】
前記検証読込動作段階（Ｓ４２）の前に、前記選択されたメモリセルに対し書込データを書き込む書込動作を追加してもよい。例えば、１６個の入出力ラインを通じて書込動作が行われる場合、１６ビットの書込データがそれぞれのメモリセルに書き込まれる。ここで、前記書込データは、データ‘１’またはデータ‘０’の組合せで構成される。
【００３５】
次いで、前記検証読込動作を通じて読み込まれた読込データと前記書込データとをそれぞれ比較し、誤りが発生したかどうかを判断する（Ｓ４４）。前記誤りが発生したかどうかの判定は書込データが複数ビットを有する場合、それぞれのビット別または入出力ライン別に行われる。例えば、１６ビットの書込データが書き込まれる場合、読み込まれた１６ビットの読込データと前記書込データとをビット別に比較すると、これらの中でいずれか１つでも異なるデータが存在すると、誤りが発生したものと判定される。
【００３６】
しかし、読込データと書込データとが互いに同一な場合、優良と判断されて書込検証動作及び書込動作は終了する。しかし、１つのビットでも読込データと書込データとが異なる誤りが発生すると、書込動作が行われた全てのメモリセルに対し書込動作が行われる（Ｓ４６）。即ち、図１のように誤りが発生したメモリセルに対してのみ書込動作が行われるのでなく、全てのメモリセルに対し再度書込データが書き込まれる。
【００３７】
この場合の書込動作は、図１に示す方法により行われる。即ち、リセットデータの書込動作は、一定レベルの電流及び電圧を特定時間メモリセルに印加することにより行われる。そして、セットデータの書込動作はこれよりも低いレベルの電流を特定時間メモリセルに印加することにより行われる。
【００３８】
その後、再度メモリセルに記録されたデータを読み込み（Ｓ４２）、読込データと書込データとを比較して再度誤りが発生したかどうかを判定する（Ｓ４４）。この場合、全てのデータに対し再度誤りが発生したかどうかを判定してもよいし、誤りが発生したメモリセルに対してのみ誤りが発生したかどうかを判定してもよい。
【００３９】
誤りが発生したかどうかの判定の結果、誤りが発生していないと、優良と判断されて検証動作及び書込動作は終了する。しかし、いずれ１つのビットでも誤りが発生した場合、全てのメモリセルに対し、再度書込動作が実施され、再度比較して誤りがあるか否かを判定する段階が反復される。
【００４０】
ここで、誤りが連続して発生してデータの書込動作が反復される場合、電圧及び電流のレベルまたは印加時間を変化させることにより、リセットデータの場合には該当メモリセルを構成する相変化物質の抵抗を増加させる方向に書込動作を行い、セットデータの場合には該当メモリセルを構成する相変化物質の抵抗を減少させる方向に書込動作を行う。
【００４１】
上述のような書込動作を進行すると、読込動作時のセンシングマージンを広く確保できるとの長所があり、連続的に誤りを判定することにより信頼性を確保できるとの長所がある。図４で説明する。
図４は図３の書込動作方法を適用した場合のセットデータ及びリセットデータの抵抗分布を示すグラフである。横軸はメモリセルを構成する相変化物質の抵抗分布Ｒを示し、縦軸はビット数を示す。
【００４２】
図４は、セットデータの抵抗分布を示すグラフＳ５と、リセットデータの抵抗分布を示すグラフＲ５とを示している。前記セットデータの抵抗分布を示すＳ５は低抵抗領域に示され、前記リセットデータの抵抗分布を示すグラフＲ５は高抵抗領域に示される。即ち、セットデータに対応する抵抗値は前記セットデータの抵抗分布を示すグラフＳ５内に分布し、リセットデータに対応する抵抗値は前記リセットデータの抵抗分布を示すグラフＲ５内に分布する。
【００４３】
前記セットデータの抵抗分布を示すグラフＳ５から、セットデータの抵抗値は図２に示したものと異なって抵抗分布が均一であることがわかる。即ち、図１３のセットデータの抵抗分布を示すグラフＳ１をセットデータの検証レファレンス（Verify Reference of '0'）の左側にシフトさせた結果をもたらす。そして、リセットデータの抵抗分布を示すグラフＲ５から、リセットデータの抵抗値がリセットデータの領域に均一に分布されていることがわかる。即ち、図１３のリセットデータの抵抗分布を示すグラフＲ１をリセットデータの検証レファレンス（Verify Reference of '1'）の右側にシフトさせた結果をもたらす。
【００４４】
このような抵抗分布はセンシングマージンの確保には有利であるが、オーバーリセットが発生される恐れがある。ここで、オーバーリセットとは相変化物質の特性に起因したもので、図４に示すようなオーバーリセット領域にリセットデータが位置する場合にデータが固定される現象をいう。即ち、メモリセルを構成する相変化物質がオーバーリセット領域に属する抵抗値を有する場合、以後に電流のレベルを変化させるかまたは電流印加時間を変化させても、抵抗値が変化されない現象をいう。即ち、非晶質化状態で再度結晶化状態に変化しない状態をいう。このような現象は非晶質化状態のみで発生し、結晶化状態では抵抗値がいくら低くても発生しない。
【００４５】
（第３実施例）
図５は本発明の第３実施例による相変化メモリ装置における書込動作方法を示した書込動作順序を示す図である。
図５に示すように、本発明の第３実施例による相変化メモリ装置における書込動作はセットデータとリセットデータを分離して互いに異なった方法により書込動作を進行している。これを説明すると以下のようである。
まず、書込動作が開始されると、書き込みを所望する複数のメモリセルが選択される（Ｓ６０）。
【００４６】
そして、前記メモリセルに記録されたデータを検証するために検証読込動作が行われる（Ｓ６２）。前記検証読込動作は、通常の読込動作よりもレファレンスが強化された検証レファレンスにより行われる。セットデータの抵抗範囲を１０ｋΩ〜２０ｋΩに仮定し、リセットデータの抵抗範囲を４０ｋΩ〜５０ｋΩに仮定する場合、通常の読込動作時のレファレンス抵抗値を３０ｋΩにすれば、検証レファレンス抵抗値はセットデータの場合には３０ｋΩよりも一定水準以上低い抵抗値に、リセットデータの場合には３０ｋΩよりも一定水準以上高い抵抗値に定めることができる。勿論、高低の水準はどの程度に設定して検証レファレンスを定めるかは多くの実験及びその間の経験または半導体メモリ装置の状態などによって異なる。
【００４７】
前記検証読込動作段階（Ｓ６２）の前に前記選択されたメモリセルに対し書込データを書き込む書込動作を追加してもよい。例えば、１６個の入出力ラインを通じて書込動作が行われる場合、１６ビットの書込データがそれぞれのメモリセルに書き込まれる。ここで、前記書込データはデータ‘１’またはデータ‘０’の組み合わせで構成される。
【００４８】
次いで、前記検証読込動作を通じて読み込まれた読込データと前記書込データとをそれぞれ比較して、誤りが発生したかどうかを判定する（Ｓ６４）。前記誤りが発生したかどうかの判定は、書込データが複数ビットを有する場合にそれぞれのビット別または入出力ライン別に行われる。例えば、１６ビットの書込データが書き込まれる場合、読み込まれた１６ビットの読込データと前記書込データとをビット別に比較したとき、これらの中でいずれか１つでも互いに異なるデータが存在すると、誤りが発生したと判定される。
【００４９】
一方、読込データと書込データとが互いに同一である場合、優良と判断されて書込検証動作及び書込動作は終了する。しかし、１つのビットでも読込データと書込データとが異なり、誤りが発生した場合には、リセットデータが書き込まれるメモリセルで誤りが発生したかどうかを判断し、書込データがリセットデータであるかを判断する（Ｓ６８）。これは書込動作をリセットデータ及びセットデータに対して異に適用するためのものである。
【００５０】
即ち、リセットデータが書き込まれるメモリセルにおいて誤りが発生した場合（ＹＥＳ）は、リセットデータが書き込まれるメモリセルのうち誤りが発生したメモリセルに対してのみ書込データの書込動作が行われる（Ｓ６６）。
そして、リセットデータが書き込まれるメモリセルにおいて誤りが発生していない場合、即ち、セットデータが書き込まれるメモリセルにおいて誤りが発生した場合（ＮＯ）には、セットデータが書き込まれる全てのメモリセルに対し書込データの書込動作が行われる（Ｓ６９）。
【００５１】
例えば、書込データが全てリセットデータから構成されている場合、誤りが発生したメモリセルだけを選択し、このメモリセルに対してのみ書込動作を行う。一方、書込データが全てセットデータから構成されている場合、いずれか１つのメモリセルで誤りが発生すると、全てのメモリセルに対し書込動作が行われる。また、書込データがセットデータ及びリセットデータの組み合わせで構成されている場合も同様である。即ち、リセットデータが記録されるメモリセルの場合、誤りが発生するメモリセルだけを選択し、これらのメモリセルに対してのみリセットデータの書込動作を行い、セットデータが書き込まれるメモリセルの場合、これらの中でいずれか１つでも誤りが発生すると、全てのメモリセルに対しセットデータの書込動作が行われる。
【００５２】
上述のように、書込データがセットデータであるか、またはリセットデータであるかを区分し、データの種類に従い書込動作を分離して実施する理由は、リセットデータの場合にはオーバーリセットの恐れがあり、セットデータの場合にはこのような恐れがないからである。
この場合の書込動作は上述の他の実施例で説明した方法と同一の方法により行われる。
この後、再度メモリセルに記録されたデータを読み込み（Ｓ６２）、読込データと書込データとを比較して、再度誤りが発生したかどうかを判定する（Ｓ６４）。この場合、全てのデータに対し再度誤りが発生したかどうかを判定してもよく、誤りが発生したメモリセルのみ誤りが発生したかどうかを判定してもよい。さらに、再度の書込動作が実施された全てのメモリセルに対し誤りが発生したかどうかを判定してもよい。
【００５３】
誤りが発生したかどうかの判定の結果、誤りが発生しておらず（Ｐａｓｓ）、優良と判断されると、検証動作及び書込動作は終了する。一方、いずれ１つのビットでも誤りが発生すると（Ｆａｉｌ）、再度書込データの状態に従って再度書込動作が実施され、再度比較及び判定を実施する段階が反復される。書込動作が反復される場合の動作は図３及び図５に説明した通りである。
【００５４】
上述のような書込動作を実施すると、読込動作時のセンシングマージンを広く確保できるとの長所があり、信頼性を確保できるとの長所がある。
図６は図５の書込動作方法を適用した場合のセットデータ及びリセットデータの抵抗分布を示すグラフである。横軸はメモリセルを構成する相変化物質の抵抗分布Ｒを示し、縦軸はビット数を示す。
【００５５】
図６は、セットデータの抵抗分布を示すグラフＳ７と、リセットデータの抵抗分布を示すグラフＲ７とを示している。前記セットデータの抵抗分布を示すグラフＳ７は低抵抗領域に示され、前記リセットデータの抵抗分布を示すグラフＲ７は高抵抗領域に示される。即ち、セットデータに対応する抵抗値は前記セットデータの抵抗分布を示すグラフＳ７内に分布し、リセットデータに対応する抵抗値は前記リセットデータの抵抗分布を示すグラフＲ７内に分布する。
【００５６】
前記セットデータの抵抗分布を示すグラフＳ７から、セットデータの抵抗値は図４に示すセットデータの抵抗分布を示すグラフＳ５と同一であり、図２のセットデータの抵抗分布を示すグラフＳ３より抵抗分布がより均一であることがわかる。即ち、図１３のセットデータの抵抗分布を示すグラフＳ１をセットデータの検証レファレンス（Verify Reference of '0'）の左側にシフトさせた結果をもたらす。
【００５７】
そして、リセットデータの抵抗分布を示すグラフＲ７から、リセットデータの抵抗値は図２に示すリセットデータの抵抗分布を示すグラフＲ３と同一であることがわかる。即ち、リセットデータの検証レファレンス（Verify Reference of '1'）の隣接部位には、リセットデータに対応する抵抗値が大量に分布しており、その傾きは大きくなっている。
【００５８】
このような抵抗の分布はセンシングマージンＳＭの確保には有利であり、図4のようなオーバーリセットが発生する余地が少ない。一方、リセットデータの抵抗分布を示すグラフＲ７の場合、分布特性が悪いため、読込動作時にレファレンスが異なってくると大量の誤りが発生する恐れがある。そのため、一回目のサイクルではパスと判断されたとしても、二回目のサイクルで誤りと判定されるメモリセルの場合、以後の検証をすることができず、信頼性が低下するおそれがある。
【００５９】
（第４実施例）
図７は本発明の第４実施例による相変化メモリ装置における書込動作方法を示す書込動作順序を示す図である。
図７に示すように、本発明の第４実施例による相変化メモリ装置における書込動作はセットデータとリセットデータとを分離して互いに異なる方法により検証動作を実施している。これを説明すると以下のようである。
まず、書込動作が開始されると、書き込みを所望する複数のメモリセルが選択される（Ｓ８０）。
【００６０】
そして、前記メモリセルに記録されたデータを検証するために検証読込動作が行われる（Ｓ８１）。前記検証読込動作は通常の読込動作よりもレファレンスの強化された検証レファレンスにより行われる。セットデータの抵抗範囲を１０ｋΩ〜２０ｋΩと仮定し、リセットデータの抵抗範囲を４０ｋΩ〜５０ｋΩと仮定する場合、通常の読込動作時のレファレンス抵抗値を３０ｋΩとすれば、検証レファレンス抵抗値はセットデータの場合には３０ｋΩよりも一定水準低い抵抗値に、また、リセットデータの場合には３０ｋΩよりも一定水準高い抵抗値に設定される。検証レファレンスの設定は、多くの実験及びその間の経験、そして半導体メモリ装置の状態などによって異なる。
【００６１】
前記検証読込動作段階（Ｓ８１）の前に、前記選択されたメモリセルに対し書込データを書き込む書込動作を追加してもよい。例えば、１６個の入出力ラインを通じて書込動作が行われる場合、１６ビットの書込データがそれぞれのメモリセルに書き込まれる。ここで、前記書込データは、データ‘１’またはデータ‘０’の組み合わせで構成される。ここでの書込動作は図５に説明した通りである。
【００６２】
次いで、前記検証読込動作を通じて読み込まれた読込データと前記書込データとをそれぞれ比較して誤りが発生したかどうかを判断する（Ｓ８２）。前記誤りが発生したかどうかの判定は、書込データが複数ビットを有する場合、それぞれのビット別または入出力ライン別に行われる。例えば、１６ビットの書込データが書き込まれる場合、読み取られた１６ビットの読込データと前記書込データとをビット別に比較した場合、これらの中でいずれ１つでも互いに異なるデータが存在すれば誤りが発生したと判定される。
【００６３】
仮に誤りが発生した（Ｆａｉｌ）場合、リセットデータが書き込まれたメモリセルで誤りが発生したか否かを判定する（Ｓ８６）。
リセットデータが書き込まれるメモリセルで誤りが発生した場合（Ｙｅｓ）、リセットデータが書き込まれるメモリセルのうち誤りが発生したメモリセルに対してのみ書込データを書き込む（Ｓ８５）。
【００６４】
リセットデータが書き込まれるメモリセルで誤りが発生していない場合、即ち、セットデータが書き込まれるメモリセルで誤りが発生した場合（ＮＯ）、セットデータが書き込まれるメモリセルの全てに対し書込データを書き込む（Ｓ８８）。例えば、書込データが全てリセットデータから構成されている場合、誤りの発生したメモリセルだけを選択して、これらのメモリセルに対してのみ書込動作を実施する。そして、書込データが全てセットデータから構成されている場合、いずれか１つのメモリセルで誤りが発生すると、全てのメモリセルに対して再度の書込動作が実施される。また、書込データがセットデータとリセットデータとの組み合わせで構成された場合も同様である。即ち、リセットデータが記録されるべきメモリセルの場合、誤りが発生したメモリセルだけを選択して、このメモリセルに対してのみ書込動作を実施し、セットデータが書き込まれるメモリセルはこれらの中でいずれか１つでも誤りが発生すると、全てのメモリセルに対し書込動作が実施される。このような手順は、パス判定が出るまで反復される。
【００６５】
書込動作が反復される場合の書込動作は図５に示す通りである。
一方、比較の結果、読込データと書込データとが互いに同一であってパス判定が出た場合には（Ｐａｓｓ）、図５と異なりもう一回判定が実施される。即ち、読込データと書込データとが同一であっても、優先的にリセットデータが書き込まれるメモリセルがパスされたかどうかを判定する（Ｓ８３）。リセットデータが書き込まれるメモリセルがパスでない場合、即ち、メモリセルがセットデータが書き込まれるメモリセルである場合（ＮＯ）、書込動作を終了し、リセットデータが書き込まれるメモリセルがパスである場合（ＹＥＳ）、前記読込データと書込データとが互いに同一であってパス（Ｐａｓｓ）判定を受けた回数が連続する二回以上であるかを判断する（Ｓ８４）。
【００６６】
パスとの判定が連続して二回以上なされた場合、書込動作は終了し、そのほかの場合（ＮＯ）にはリセットデータが書き込まれるメモリセルのうち誤りが発生したメモリセルに対してのみ書込データが再度書き込まれる（Ｓ８５）。ここで、誤りが発生したメモリセルとは、二回以上連続してパスとの判定がなされず、直近の一回だけパス判定がなされたメモリセルを意味する。
【００６７】
以後、再度メモリセルに記録されたデータを読み込み（Ｓ８１）、読込データと書込データとを比較して再度誤りが発生したかどうかを判定する（Ｓ８２）。この場合には全てのデータに対し再度誤りが発生したかどうかを判定してもよいし、誤りが発生したメモリセルに対してのみ誤りが発生したかどうかを判定してもよい。さらに、再度書込動作が行われた全てのメモリセルに対して誤りが発生したかどうかを判定してもよい。このような手順はリセットデータがパスと判定される回数が連続して二回以上になるまで続けられる。即ち、リセットデータに対しパスと判定される回数が連続して二回以上になる場合、優良と判定され、書込動作は終了する。なお、セットデータの場合、リセットデータとは異なり一回のパスを経れば直ちに優良と判定し、書込動作は終了される。この場合、前記相変化メモリ装置は以前の前記リセットデータの誤りまたはパスの判定如何を記録するためのレジスタをさらに備えていてもよい。
【００６８】
上述のように、書込データがセットデータであるか、またはリセットデータであるかを区分し、データの種類に従い再度の書込動作を分離して実行する理由は、リセットデータの場合にはオーバーリセットの恐れがあり、セットデータの場合にはそのような恐れがないからである。また、リセットデータの場合にパス判定が連続して二回以上になる場合のみに優良と判定することによって、読込センシングレファレンスの変化による大量の誤り発生が低減される。
【００６９】
上述のような書込動作を実施すると、読込動作時にセンシングマージンを広く確保できるとの長所があり、信頼性を確保できるとの長所がある。
図８は図７で説明した本発明の第４実施例による相変化メモリ装置における書込動作方法の説明のために例を示した図である。この場合、書込データが全てリセットデータである場合を仮定し、連続パスが二回以上であるときに優良と判定する場合を説明するための図である。ここで、‘１’はパスを示し、‘０’は誤りが発生されたことを意味する。
【００７０】
図８に示すように、１６入出力ラインにそれぞれ入力される１６ビットの書込データが全てリセットデータである場合、一番目の検証サイクルでは１２番目ビットだけがパスされ、残りは全て誤り判定となる。以後、２番目の検証サイクルでは０番目ビットと１２番目ビットだけがパスされる。この場合に１２番目ビットの場合には連続して二回のパス判定となったので、優良と判定されて、これに対する書込動作は終了する。しかし、０番目ビットは二回以上パスされたものでないので、再度の書込動作が実施される。
【００７１】
このような方法により３番目の検証サイクルでは０番目ビットが優良と判定され、書込動作が終了し、４番目の検証サイクルでは１４番目ビット及び７番目ビットが優良との判定を受けて、書込動作が終了する。
これにより８番目の検証サイクルが終了すれば、全てのデータが優良と判定され、従って、全ての書込動作が終了する。
【００７２】
図９は図７の本発明の第４実施例による書込動作方法を適用した場合のセットデータ及びリセットデータの抵抗分布を示すグラフである。横軸はメモリセルを構成する相変化物質の抵抗分布Ｒを示し、縦軸はビット数を示す。
図９は、セットデータの抵抗分布を示すグラフＳ９と、リセットデータの抵抗分布を示すグラフＲ９とを示している。前記セットデータの抵抗分布を示すグラフＳ９は低抵抗領域に示され、前記リセットデータの抵抗分布を示すグラフＲ９は高抵抗領域に示される。即ち、セットデータに対応する抵抗値は前記セットデータの抵抗分布を示すグラフＳ９内に分布し、リセットデータに対応する抵抗値は前記リセットデータの抵抗分布を示すグラフＲ９内に分布する。
【００７３】
前記セットデータの抵抗分布を示すグラフＳ９に示すように、セットデータの抵抗値は図６でのセットデータの抵抗分布を示すグラフＳ７と同様である。これはセットデータの書込検証方法が図５での方法と同様なので当然の結果である。即ち、セットデータ状態を有する相変化物質はその抵抗分布が低い抵抗値の範囲に位置するほど、また、抵抗分布の中心軸も読込センシングレファレンス抵抗値から遠いほど、信頼性の高い読込結果を保障する。従って、図１３及び図２よりも読込動作に対する信頼性を確保することができる。
【００７４】
そして、リセットデータの抵抗分布を示すグラフＲ９から、リセットデータの抵抗値は図２でのリセットデータの抵抗分布を示すグラフＲ３よりも右側に一定水準だけシフトされた状態と同様であることがわかる。これはリセットデータの検証レファレンス（Verify Reference of '1'）の隣接部位にリセットデータに対応する抵抗値が大量に分布しており、その傾きが大きくなるので、読込センシングレファレンス抵抗値が変化されることによって大量のセンシングエラーを防止または最小化するものである。
【００７５】
即ち、リセットデータ状態の相変化物質は、その抵抗分布の高い抵抗値の範囲に位置するほど優れた特性を有し、オーバーリセット領域に位置するとセル信頼性の低下を招く。従って、本発明の第４実施例によると、リセットデータの書込のときに検証動作を通じて読込センシングマージンＳＭを広く確保し、相変化物質の抵抗分布がオーバーリセット領域に形成されることを防止または最小化することができる。また、一番目のサイクルではパスと判断されたとしても、二番目のサイクルで誤りと判定されたメモリセルの場合、以後に検証が可能なので信頼性を向上することができる。
【００７６】
（第５実施例）
図１０は本発明の第５実施例による相変化メモリ装置における書込動作方法を示した書込動作順序を示す図である。
図１０に示すように、本発明の第５実施例による相変化メモリ装置における書込動作は図７と同様に、セットデータとリセットデータとを分離して互いに異なった方法により書込動作を実施している。但し、この場合、図７と異なってリセットデータ及びセットデータの全てでパス判定が二回以上となった場合のみに優良と判定し、書込動作を終了する。これを説明すると以下のようである。
【００７７】
まず、書込動作が始まると、書き込みを所望する複数のメモリセルが選択される（Ｓ１００）。
そして、前記メモリセルに記録されたデータを検証するために検証読込動作が行われる（Ｓ１１１）。前記検証読込動作は通常の読込動作よりもレファレンスが強化された検証レファレンスにより行われる。セットデータの抵抗範囲を１０ｋΩ〜２０ｋΩと仮定し、リセットデータの抵抗範囲を４０ｋΩ〜５０ｋΩと仮定する場合、通常の読込動作時のレファレンス抵抗値を３０ｋΩと仮定すれば、検証レファレンス抵抗値はセットデータの場合には３０ｋΩよりも一定水準低い抵抗値、リセットデータの場合には３０ｋΩより一定水準高い抵抗値に設定される。検証レファレンスの設定は、多くの実験及びその間の経験または半導体メモリ装置の状態などに従い異なる。
【００７８】
前記検証読込動作段階（Ｓ８２）の前に、前記選択されたメモリセルに対し書込データを書き込む書込動作を追加してもよい。例えば、１６個の入出力ラインを通じて書込動作が行われる場合、１６ビットの書込データがそれぞれのメモリセルに書き込まれる。ここで、前記書込データはデータ‘１’またはデータ‘０’の組合せで構成される。ここでの書込動作は図７に説明された通りである。
【００７９】
次いで、前記検証読込動作を通じて読み込まれた読込データと前記書込データとをそれぞれ比較し、誤りが発生したかどうかを判定する（Ｓ１１２）。前記誤りが発生されたかどうかの判定は、書込データが複数ビットを有する場合にそれぞれのビット別または入出力ライン別に行われる。例えば、１６ビットの書込データが書き込まれる場合、読み込まれた１６ビットの読込データと前記書込データとをビット別に比較し、これらの中でいずれか１つでも互いに異なるデータが存在すれば、誤りが発生したと判定される。
【００８０】
仮に誤りが発生した場合（Ｆａｉｌ）、誤りの発生したメモリセルがリセットデータが書き込まれるメモリセルであるかどうかが判定される（Ｓ１１７）。判定の結果、誤りが発生したメモリセルがリセットデータが書き込まれるメモリセルである場合（ＹＥＳ）、リセットデータが書き込まれるメモリセルのうち誤りが発生したメモリセルに対してのみ書込データを書き込む（Ｓ１１６）。
誤りが発生したメモリセルがリセットデータが書き込まれるメモリセルではなく、セットデータが書き込まれるメモリセルである場合（ＮＯ）、セットデータが書き込まれるメモリセルの全てに対し書込データを書き込む（Ｓ１１８）。
【００８１】
例えば、書込データが全てリセットデータから構成された場合、誤りが発生したメモリセルだけを選択し、これらのメモリセルに対してのみ書込動作を行う。一方、書込データが全てセットデータから構成された場合、いずれか１つのメモリセルで誤りが発生すると、全てのメモリセルに対し書込動作が行われる。また、書込データがセットデータとリセットデータとの組合せで構成された場合も、書込データがセットデータで構成されている場合と同様である。
【００８２】
即ち、リセットデータが記録されるべきメモリセルである場合、誤りが発生したメモリセルだけを選択し、このメモリセルに対してのみ書込動作を行い、セットデータが書き込まれるメモリセルの場合、これらの中でいずれか１つでも誤りが発生すれば、これら全てのメモリセルに対し書込動作が行われる。このような手順はパス判定が出るまで反復される。ここでの書込方法は図７で既に説明されている通りである。
【００８３】
一方、比較の結果、読込データと書込データとが互いに同一であるパス判定が出た（Ｐａｓｓ）とき、リセットデータが書き込まれるメモリセルである場合、図７と同様であり、セットデータが書き込まれるメモリセルである場合、図７と異なりもう一回判断する手順を経る。
【００８４】
また、第５実施例では、読込データと書込データとが同一であってパス判定を受けたとき、セットデータであるかリセットデータであるかに関わらず、前記読込データと書込データとが互いに同一であってパス判定を連続して二回以上なされたかどうかを判断する（Ｓ１１３）。
【００８５】
パス判定が連続してなされた回数が二回以上である場合（ＹＥＳ）、書込動作は終了し、そのほかの場合（ＮＯ）、リセットデータが書き込まれるメモリセルであるか否かを再度判断する（Ｓ１１７）。このとき、リセットデータが書き込まれるメモリセルである場合、リセットデータが書き込まれるメモリセルのうち誤りの発生したメモリセルに対してのみ書込データを再度書き込む（Ｓ１１６）。この段階において誤りが発生したメモリセルとは、パス判定を連続して二回以上受けることなく、直近に一回だけパス判定を受けたメモリセルを意味する。
【００８６】
セットデータが書き込まれるメモリセルである場合、セットデータが書き込まれるメモリセルの全てに対し書込データが再度書き込まれる（Ｓ１１８）。
以後、再度メモリセルに記録されたデータを読み込み（Ｓ１１１）、読込データと書込データとを比較して再度誤りが発生したかどうかを判定する（Ｓ１１２）。この場合、全てのデータに対し再度誤りが発生したかどうかを判定してもよく、誤りが発生したメモリセルに対してのみ誤りが発生したかどうかを判定してもよい。さらに、再度書込動作が行われた全てのメモリセルに対し誤りが発生したかどうかを判定してもよい。このような手順はリセットデータ及びセットデータのパスの回数が連続する二回以上になるまで継続される。即ち、リセットデータ及びセットデータに対し連続するパス回数が二回以上になった場合、優良と判定されて書込動作は終了する。
【００８７】
図７においてセットデータの場合、上記と異なり、一回のパスを経れば、直ちに優良と判定して書込動作が終了される。しかし、本発明の第５実施例では、これとは異なり、セットデータの場合でも、連続パス回数が二回以上になると書込動作を終了する。この場合、前記相変化メモリ装置は、以前の前記リセットデータの誤りまたはパス判定の状態を記録するためのレジスタをさらに備えていてもよい。
【００８８】
上述のように、書込データがセットデータかリセットデータかを区分し、データの種類に従い書込動作を分離して実施する理由は、リセットデータの場合にはオーバーリセットの恐れがあり、セットデータの場合にはこのような恐れがないからである。また、リセットデータの場合にパス判定が連続して二回以上になった場合のみに優良と判定することにより、読込センシングレファレンスの変化に従う大量の誤りの発生を低減することができる。そして、一回目のサイクルではパスと判断されたとしても、二回目のサイクルで誤りと判定される可能性があるメモリセルの場合、以後の検証が可能となり、信頼性を高めることができる。
【００８９】
上述のような書込動作を実施すると、読込動作時のセンシングマージンを広く確保できるとの長所があり、信頼性を確保できるとの長所がある。
図１１は図１０に説明した本発明の第５実施例による相変化メモリ装置における書込動作方法の理解のための例を挙げたものである。書込データが全てリセットデータの場合、図８に説明したのでその説明を省略する。ここでは、書込データが全てセットデータである場合について、パスが連続する二回以上となったときに優良と判定する場合について説明する。ここで‘１’はパスを示し、‘０’は誤りが発生したことを意味する。
【００９０】
図１１に示すように、１６入出力ラインにそれぞれ入力される１６ビットの書込データが全てセットデータである場合、一回目の検証サイクルでは１２番目ビットだけがパスし、残りは全て誤りとの判定を受ける。以後、二回目の検証サイクルでは０番目ビット及び１２番目ビットだけがパスされる。この場合、１２番目ビットの場合、連続して二回パス判定を受けたので優良と判定される。しかし、リセットデータと異なってセットデータは、いずれか一つのメモリセルで誤りの発生があれば、全てのメモリセルに対し再書込動作が実施される。そのため、これに対する書込動作は終了されずに継続される。そして、０番目ビットは二回以上パスされたものではないので、書込動作が実施される。
【００９１】
このような方法により三回目の検証サイクルでは０番目ビットが優良判定となったが、継続的に書込動作が続けられ、四回目の検証サイクルでは１４番目ビット及び７番目ビットが優良判定となり、書込動作は続けられる。
以後、八回目の検証サイクルが実施されると、全ての書込データが優良判定を受け、書込動作は終了する。即ち、セットデータが書き込まれる全てのメモリセルに対し優良判定を受けた場合、全てのメモリセルに対する書込動作が終了する。
他の例を挙げると、１６ビットの書込データがセットデータ及びリセットデータの組合せで構成される場合、図８及び図１１を通じて本発明が属する技術分野において通常の知識を有した者が容易に動作を理解することができるのは明らかなことなので、その説明を省略する。
【００９２】
図１２は図１０の本発明の第５実施例による書込動作方法を適用した場合のセットデータ及びリセットデータの抵抗分布を示すグラフである。横軸はメモリセルを構成する相変化物質の抵抗分布Ｒを示し、縦軸はビット数を示す。
【００９３】
図１２は、セットデータの抵抗分布を示すグラフＳ１１と、リセットデータの抵抗分布を示すグラフＲ１１とを示している。前記セットデータの抵抗分布を示すグラフＳ１１は低抵抗領域に示され、前記リセットデータの抵抗分布を示すグラフＲ１１は高抵抗領域に示される。即ち、セットデータに対応する抵抗値は前記セットデータの抵抗分布を示すグラフＳ１１内に分布し、リセットデータに対応する抵抗値は前記リセットデータの抵抗分布を示すグラフＲ１１内に分布する。
【００９４】
前記セットデータの抵抗分布を示すグラフＳ１１は、図９でのセットデータの抵抗分布を示すグラフＳ９が左側に一定部分だけシフトされている。即ち、図９におけるセットデータの抵抗分布を示すグラフＳ９は、検証レファレンスに隣接しているが、図１２のセットデータの抵抗分布を示すグラフＳ１１は、検証レファレンスを基準に左側に一定部分だけシフトされている。セットデータ状態を有する相変化物質は、その抵抗分布が低い抵抗値範囲に位置するほど、抵抗分布の中心軸も読込センシングレファレンス抵抗値から遠くなるほど、信頼性の高い読込結果を保障する。また、一回目のサイクルではパスと判断されたとしても、二回目のサイクルで誤りと判定されるメモリセルの場合、以後に検証することができる。従って、図９より読込動作に対する信頼性をより高めることができる。
【００９５】
リセットデータの抵抗分布を示すグラフ（Ｒ１１）は図９でのリセットデータの抵抗分布を示すグラフＲ９と同一である。リセットデータの書込検証方法は図７の場合と同様なのでこれは当然な結果である。リセットデータ状態の相変化物質は、その抵抗分布が高い抵抗値範囲に位置するほど優れた特性を有するが、オーバーリセット領域に位置すればセル信頼性の問題が発生する。図１２のリセットデータの抵抗分布を示すグラフＲ１１はリセットデータの書込の時に検証動作を通じて読込センシングマージン（ＳＭ）を広く確保し、相変化物質の抵抗分布がオーバーリセット領域に形成されることを防止または最小化することができる。また、読込センシングレファレンスの変化に従う大量の誤りの発生を低減することができる。
そして、一回目のサイクルではパスと判断されたとしても、二回目のサイクルで誤りと判定されたメモリセルの場合、以後の検証が可能なので信頼性を向上することができる。
【００９６】
上述の本発明の実施例はＰＲＡＭに適用された場合のみを説明しているが、本発明による書込検証方法はＭＲＡＭ（Magnetic Random Access Memory）、ＦＲＡＭ（Ferroelectric Random Access Memory）、そのほかの非揮発性メモリを含む他の半導体メモリ装置にも若干の変形及び応用を通じて適用することができる。
【００９７】
上述の実施例の説明は本発明の徹底した理解を助けるために図面を参照にして例を挙げたものに過ぎないため、本発明を限定する意味として解釈されてはいけない。また、本発明が属する技術分野で通用の知識を有した者に本発明の基本的原理を外れない範囲内で多様な変化と変更が可能なのは明白なことである。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１実施例による書込動作方法の順序を示す図である。
【図２】図１の方法が適用された場合のセットデータ及びリセットデータの抵抗分布のグラフを示す図である。
【図３】本発明の第２実施例による書込動作方法の順序を示す図である。
【図４】図３の方法が適用された場合のセットデータ及びリセットデータの抵抗分布のグラフを示す図である。
【図５】本発明の第３実施例による書込動作方法の順序を示す図である。
【図６】図５の方法が適用された場合のセットデータ及びリセットデータの抵抗分布のグラフを示す図である。
【図７】本発明の第４実施例による書込動作方法の順序を示す図である。
【図８】図７の動作例を検証サイクルを通じて示した図である。
【図９】図７の方法が適用された場合のセットデータ及びリセットデータの抵抗分布のグラフを示す図である。
【図１０】本発明の第５実施例による書込動作方法の順序を示す図である。
【図１１】図１０の動作例を検証サイクルを通じて示した図である。
【図１２】図１０の方法が適用された場合のセットデータ及びリセットデータの抵抗分布のグラフを示す図である。
【図１３】従来の相変化メモリ装置におけるセットデータ及びリセットデータの抵抗分布のグラフを示す図である。
【図１】
2008084518.tif 000003
【図２】
2008084518.tif 000004
【図３】
2008084518.tif 000005
【図４】
2008084518.tif 000006
【図５】
2008084518.tif 000007
【図６】
2008084518.tif 000008
【図７】
2008084518.tif 000009
【図８】
2008084518.tif 000010
【図９】
2008084518.tif 000011
【図１０】
2008084518.tif 000012
【図１１】
2008084518.tif 000013
【図１２】
2008084518.tif 000014
【図１３】
2008084518.tif 000015