(57)【要約】【課題】  従来の半導体装置では、半導体装置に対してテストモードなどのモード設定を行う信号を入力しようとすると、チップサイズが大きくなってしまう場合があった。【解決手段】  半導体装置は、入力端子に差動信号を受ける差動回路と、前記入力端子に所定の信号が供給されたときに検出信号を出力する検出回路とを有する。また、差動信号は、一組の電気的入力規格の範囲で動作し、前記検出回路は、前記差動信号が前記規格を外れたことを検出して検出信号を出力する。【選択図】  図２
2008277966.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に差動信号を受ける差動回路と、
前記入力端子に所定の信号が供給されたときに検出信号を出力する検出回路とを有する半導体装置。
【請求項２】
前記差動信号は、一組の電気的入力規格の範囲で動作し、
前記検出回路は、前記差動信号が前記規格を外れたことを検出して検出信号を出力することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記検出信号を内部回路の動作状態を設定する信号とすることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記入力規格を外れた入力信号を受けた時にも、前記外れた規格以外の入力規格に応じて信号入力を行なうことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記検出回路が検出する前記入力規格として、差動信号の中間電圧を検出することを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記検出回路は、前記一対の差動入力端子間に接続された２つの抵抗と、
前記２つの抵抗間のノードの電圧値を検出して前記検出信号を出力することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記検出回路が検出する前記入力規格として、差動信号の最大振幅電圧を検出することを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記検出回路を差動信号の終端抵抗の両端に接続することを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記検出回路が検出する前記入力規格として、２対の差動入力の中間電圧の差を検出することを特徴とする請求項２に記載の半導体装置。
【請求項１０】
前記検出回路が検出する基準となる規格電圧として、規格内の信号を受信している他の端子の中間電圧を使用することを特徴とする請求項２に記載の半導体装置。
【請求項１１】
差動信号が入力される第１、第２の入力端子対と、
前記第１の入力端子対に直列に接続された２つの抵抗のノードの電圧と、
前記第２の入力端子対に直列に接続された２つの抵抗のノードの電圧とを検出回路の入力とすることを特徴とする請求項９および１０に記載の半導体装置。
【請求項１２】
前記検出回路が検出する前記入力規格として、２対の差動入力のそれぞれ片側の振幅差を検出することを特徴とする請求項２に記載の半導体装置。
【請求項１３】
前記検出回路が検出する基準となる規格電圧として、
規格内の信号を受信している他の端子の片側の振幅を使用することを特徴とする請求項２に記載の半導体装置。
【請求項１４】
差動信号が入力される第１、第２の入力端子対と、
前記第１の入力端子対の片側の振幅電圧と、
前記第２の入力端子対の片側の振幅電圧とを検出回路の入力とすることを特徴とする請求項１２および請求項１３に記載の半導体装置。
【請求項１５】
前記検出回路が検出する前記入力規格として、
２対の差動入力の振幅差を検出することを特徴とする請求項２に記載の半導体装置。
【請求項１６】
前記検出回路が検出する基準となる規格電圧として、
規格内の信号を受信している他の端子の振幅を使用することを特徴とする請求項２に記載の半導体装置。
【請求項１７】
差動信号が入力される第１、第２の入力端子対と、
前記第１の入力端子対の振幅電圧と、
前記第２の入力端子対の振幅電圧とを検出回路の入力とすることを特徴とする請求項１５および１６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に低振幅差動信号を入出力する半導体装置に関する。
【背景技術】
【０００２】
従来から、集積回路（以後、ＩＣと称す）では、その信頼性及び品質の向上のためにテストが行われている。ＩＣをテストする場合には、外部よりＩＣを通常動作からテストモードに切り替える信号を入力する。
【０００３】
このように通常動作からテストモードに切り替える方法として、特許文献１に記載の技術では、通常の入出力端子に電源電圧よりも高い電圧を入力する。電源電圧よりも高い電圧を検出した場合にＩＣはテストモードに移行する。また特許文献２に記載の技術ではテストモード設定用の端子が設けられている。特許文献２では、外部から、この端子に所定電圧の信号を入力することでＩＣはテストモードに移行する。
【０００４】
しかしながら、特許文献１に記載の技術では、入力される信号が電源電圧よりも高い電圧であるため、素子耐圧よりも大きな電圧が入力される可能性がある。そのため、素子耐圧にマージンを持たせるため、チップサイズが大きくなってしまう場合があった。また、特許文献２に記載の技術では、テストモード用の端子を設けるため通常動作には不要な端子を形成し、結果としてチップサイズが大きくなる場合があった。
【特許文献１】特開２０００−３３８１４５号公報
【特許文献２】特開２００２−１２３５０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、半導体装置に対して、テストモードなどのモード設定を行う信号を入力しようとすると、チップサイズが大きくなってしまう場合があった。
【課題を解決するための手段】
【０００６】
本発明の１態様による半導体装置は、入力端子に差動信号を受ける差動回路と、前記入力端子に所定の信号が供給されたときに検出信号を出力する検出回路とを有する。
【０００７】
本発明により、電圧範囲に基づいて内部回路の動作状態を設定できるため、必要に応じて様々な種類のテストモードを設定することが可能となる。よって、テストモード設定用のピンを設ける必要がなく、通常の回路でテストモードの設定が可能となる。
【発明の効果】
【０００８】
電源電圧以上の電圧を使用せず、また、外部端子を新たに設けずに信号を入力することができるためチップサイズを最小に抑えることができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１にかかる半導体装置１０及び差動信号出力回路２０を示す図である。図１において差動信号出力回路２０は、例えばテスタなどに内蔵される回路であり、半導体装置に対して差動信号を出力している。
【００１０】
図１において半導体装置１０は、差動信号が入力されて動作する集積回路である。この半導体装置１０は、差動レベル検出回路１１、内部回路１２を有している。差動レベル検出回路１１は、半導体装置に入力される差動信号のレベルに応じて、内部回路などに通常の入力信号及び通常動作モード、テストモードなど動作モードを設定する信号などを出力する回路である。内部回路１２は、半導体装置に入力される信号に基づいて、処理を行う回路である。
【００１１】
図２を参照して、実施の形態１の差動レベル検出回路１１についてより詳細に説明する。図２に示すように、実施の形態１の差動レベル検出回路１１は、入力バッファ１、電圧検出回路２、抵抗３、４を有している。入力バッファ１は、入力端子ＩＮ１、ＩＮ２に入力される差動信号をシングルエンド信号などに変換して出力するためのバッファである。抵抗３、４は、例えば終端抵抗であり、差動信号入力端子ＩＮ１、ＩＮ２の間に直列に接続されている。電圧検出回路２は、抵抗３と４の間のノードの電圧を検出する回路である。電圧検出回路２は、この抵抗３と４の間のノードの電圧に応じて所定の論理値を出力する。本実施の形態では、抵抗３と４の抵抗値を同一とし、電圧検出回路２は、入力端子ＩＮ１とＩＮ２に入力される差動信号の所定電圧を検出するものとする。なお、本実施の形態における所定電圧は抵抗３と４の間の中点電位であるため、以下コモン電圧と称す。本実施の形態では、この電圧検出回路２の出力がテストモードなどに設定するための信号に相当する。
【００１２】
図３は、図２における入力端子ＩＮ１、ＩＮ２への入力信号と、電圧検出回路２の出力信号を示した図である。以下、図２、図３を参照して、実施の形態１の動作について説明する。
【００１３】
一般的に半導体装置１０には、通常動作時に入力する差動信号の規格値が定められている。仮に、その規格値の低電圧側の最小値をＶＬ、高電圧側の最大値をＶＨとする。本実施の形態では、入力される差動信号は低振幅差動信号であり、このＶＨとＶＬの差は数十ｍＶ〜数百ｍＶとされている。
【００１４】
図３に示すように、通常動作時、差動信号出力回路２０は、上記したＶＬとＶＨの電圧の範囲内の差動信号を出力している。差動信号出力回路２０が出力する電圧がこの規格値の範囲内であれば電圧検出回路２が検出するコモン電圧もコモン電圧の規格値の範囲内の値となる（図３、破線参照）。電圧検出回路２は、検出したコモン電圧がこのコモン電圧の規格値の範囲内であれば第１の論理値（例えばＬ）を出力する。
【００１５】
電圧検出回路が出力する信号が第１の論理値であれば内部回路などにテストモードは設定されず、半導体装置１０は、通常動作を行う。通常動作を行っているときは、入力バッファ１によって入力された差動信号に基づいたシングルエンド信号Ｓｉｇ１などが生成され、内部回路に供給される。
【００１６】
半導体装置１０にテストモードを設定する場合、差動信号出力回路２０は、上記したＶＨ、ＶＬとは異なる電圧の差動信号を出力する。ここで、テストモードに設定するときの差動信号の電圧の最大値をＶＨＴ、最小値をＶＬＴとする。このようにテストモードに設定するために差動信号の最大値、最小値をＶＨからＶＨＴ、ＶＬからＶＬＴへと変化させた場合、差動レベル検出回路の入力端子ＩＮ１、ＩＮ２へと入力される電圧も変化する。電圧検出回路２は、このＩＮ１、ＩＮ２の中間電圧を検出しているため、入力端子に入力される電圧の最大値、最小値が変化すれば検出するコモン電圧も変化する。本実施の形態では、差動入力の電圧の範囲の最大値、最小値を上昇させて、規格値の範囲内の差動信号が入力されている場合には検出することが無いようなコモン電圧を検出することでテストモードを設定している。
【００１７】
図３に示す例では、入力する差動信号の電圧の範囲（最大値、最小値）を上昇させることにより、規格値の範囲内の差動信号が入力されている場合のコモン電圧よりも高いコモン電圧が検出される。電圧検出回路２は、このように、コモン電圧が規格値の範囲内の差動入力ではない電圧として検出されると、第２の論理値（例えばＨ）を出力する。電圧検出回路２が第２の論理値を出力すると、テストモードが設定され、内部回路などはテストモードへと移行する。
【００１８】
なお、テストモードに設定するための差動信号の最大値ＶＨＴ、最小値ＶＬＴの差、つまり差動信号の振幅は通常動作時と同様の数十ｍＶから数百ｍＶでよい。本実施の形態の半導体装置では、入力される差動信号の中間電圧（コモン電位）が変化したことによってテストモードを検出し、入力する差動信号の振幅自体を大きくするわけではないため、半導体装置を構成する回路素子の耐圧等を大きくする必要は無く、またテストモード設定用のピンを設ける必要もなく通常の回路でテストモードの設定が可能である。
【００１９】
図４は、図２に示した回路の変形例を示す図である。図４に示す回路では、所定電圧抽出回路５が設けられ、所定電圧抽出回路５が入力端子ＩＮ１、ＩＮ２に入力される差動信号の最大値、最小値を測定している点が図２に示した回路と異なっている。終端抵抗３、４の中間電圧を電圧検出回路２によって測定することによってコモン電圧を検出していたのに対し、図４に示す回路では所定電圧抽出回路が、入力端子に印加される信号からコモン電圧を抽出する点が異なるのみであり、コモン電圧の変化に応じてテストモードを設定する動作は、同一なため、その説明を省略する。
【００２０】
実施の形態２
図５は、本発明の実施の形態２に関わる差動レベル検出回路１１の構成を示している。図５において図２と共通する構成要素については同一の符号を付し、その説明を省略する。実施の形態１ではコモン電圧（所定電圧）を検出することによってテストモードなどのモード設定信号を出力していたが、本実施の形態では、入力される差動信号の最大電圧、最小電圧などに基づいてテストモードなどのモード設定信号を出力する点が異なっている。そのため、本実施の形態では図２における電圧検出回路２に代えて振幅電圧抽出回路６、電圧差検出回路７を設ける点が、実施の形態１と異なっている。
【００２１】
振幅電圧抽出回路６は、入力端子ＩＮ１、ＩＮ２に入力される差動信号の最大値、最小値を抽出する回路である。電圧差検出回路７は、振幅電圧抽出回路６の抽出した最大値あるいは最小値の電位差を検出し、その検出結果を出力する回路である。また図６は、本実施の形態の入力信号及びテストモード設定信号などの波形を示す図である。以下図５、図６を参照して、本実施の形態の動作について説明する。
【００２２】
通常動作時、差動信号出力回路は、その差動信号の最大値ＶｍａｘがＶＨ１＜Ｖｍａｘ＜ＶＨ２、最小値ＶｍｉｎがＶＬ１＜Ｖｍｉｎ＜ＶＬ２となるような差動信号を出力している。振幅電圧抽出回路６は入力される差動信号のＶｍａｘ、Ｖｍｉｎを抽出し電圧差検出回路７に出力している。電圧差検出回路７は、振幅電圧検出回路６の出力する差動信号の最大値Ｖｍａｘ、最小値Ｖｍｉｎが上記のＶＨ１＜Ｖｍａｘ＜ＶＨ２、ＶＬ１＜Ｖｍｉｎ＜ＶＬ２の範囲内であれば第１の論理値（例えばＬ）を出力する。電圧差検出回路の出力がＬレベルであれば、半導体装置１０は、テストモードに設定されず、通常動作を行う。
【００２３】
半導体装置１０をテストモードに設定する場合、差動信号出力回路２０は、上記したＶＨ１＜Ｖｍａｘ＜ＶＨ２、ＶＬ１＜Ｖｍｉｎ＜ＶＬ２とは異なるような差動信号を出力する。ここで、テストモードに設定するときの差動信号の最大値をＶｍａｘ１、最小値をＶｍｉｎ１とする。このようにテストモードに設定するために差動信号の最大値、最小値をＶｍａｘからＶｍａｘ１、ＶｍｉｎからＶｍｉｎ１へと変化させた場合、差動レベル検出回路の入力端子ＩＮ１、ＩＮ２へと入力される電圧も変化する。電圧差検出回路７は、振幅電圧抽出回路６の抽出した最大値あるいは最小値の電圧差を検出しているため、入力端子に入力される電圧の最大値、最小値の電圧差が大きくなれば検出する電圧の最大値、最小値の電圧差も大きくなる。また、入力端子に入力される電圧の最大値、最小値の電圧差が小さくなれば検出する電圧の最大値、最小値の電圧差も小さくなる。本実施の形態では、入力する差動信号の電圧の範囲の最大値、最小値の電圧差を変化させ、所定の範囲内の差動信号が入力されている場合には検出することが無いような差動信号電圧の最大値、最小値の電圧差を検出することでテストモードを設定している。
【００２４】
図６に示す例では、入力する差動信号の最大電圧が上昇し、最小電圧が下降するか、または、最大電圧を下降し、最小電圧を上昇させる。つまり、ＶＨ２＜Ｖｍａｘ１、Ｖｍｉｎ１＜ＶＬ１の場合、あるいはＶｍａｘ２＜ＶＨ１、ＶＬ２＜Ｖｍｉｎ２（図６参照）のとき、電圧差検出回路７は第２の論理値（例えばＨ）を出力する。電圧差検出回路７が第２の論理値を出力すると、テストモードが設定され、内部回路などはテストモードへと移行する。
【００２５】
本実施の形態の半導体装置では、テストモード設定用のピンを設ける必要もなく、通常の回路でテストモードの設定が可能である。
【００２６】
実施の形態３
図７は、本実施の形態３に関わる差動レベル検出回路１１の構成を示している。図７において図２と共通する構成要素については同一の符号を付し、その説明を省略する。実施の形態１ではコモン電圧（所定電圧）を検出することによってテストモードなどのモード設定信号を出力していたが、本実施の形態では、図２と同様の回路を２組設け、それぞれの抵抗３と４の間のノードの電圧を１つの電圧検出回路によって検出する点が実施の形態１と異なっている。以下、図７、図８を参照して実施の形態３の動作について説明する。
【００２７】
図８に示すように、通常動作時、コモン電圧１、コモン電圧２は共にコモン電圧の規格値の範囲内の値となっている。このとき差動信号出力回路２０は第1の論理値（例えばＬ）を出力する。電圧検出回路が出力する信号が第1の論理値であれば内部回路などにテストモードは設定されず、半導体装置１０は、通常動作を行う。
【００２８】
半導体装置１０にテストモードを設定する場合、差動信号出力回路２０は、異なる電圧の差動信号を出力する。図８に示す例では、コモン電圧１については、入力する差動信号の最大値、最小値を上昇させることにより、規格値の範囲内の差動信号が入力されている場合のコモン電圧よりも高いコモン電圧が検出される。一方コモン電圧２については、入力する差動信号の最大値、最小値を下降させることにより、規格値の範囲内の差動信号が入力されている場合のコモン電圧よりも低いコモン電圧が検出される。電圧検出回路２は、このように、コモン電圧１、コモン電圧２が規格値の範囲内の差動入力ではない電圧として検出されると、第２の論理値（例えばＨ）を出力する。電圧検出回路２が第２の論理値を出力すると、テストモードが設定され、内部回路などはテストモードへと移行する。上記の説明では、差動入力の電圧の範囲（最大値及び最小値）を上昇させてコモン電圧１を高電圧とし、差動入力の電圧の範囲を下降させることでコモン電圧２を低電圧とすることで電圧検出回路がHレベルを出力している。そして、このHレベルの出力に基づいてテストモードが設定される。しかしながら、本実施の形態では電圧検出回路が複数のモードに対応する複数ビットの信号を出力するように構成することも可能である。
【００２９】
このような構成とした場合、差動信号出力回路の出力する差動信号において、コモン電圧１及びコモン電圧２を共に上昇させる、コモン電圧１及びコモン電圧２を共に下降させる、あるいはどちらか一方のコモン電圧のみを変化させることなどで複数のモードに対応した信号とすることが可能である。例えば２つの差動信号の、上昇、下降などを組み合わせた場合は、８種類のモードを設定することが可能である。
【００３０】
さらに、２組のコモン電圧だけでなく、２組以上のコモン電圧の差を検出してテストモード設定に切り替えることも可能である。また、上記では２組の回路を用いることで８種類のテストモードの設定が可能であるが、さらに複数個の差動信号を用いることで、様々なパターンのテストモード設定信号を出力することが可能となる。
【００３１】
本実施の形態の半導体装置では、実施の形態１と同様に、入力される差動信号の中間電圧（コモン電位）が変化したことによってテストモードを検出し、入力する差動信号の振幅自体を大きくするわけではないため、半導体装置を構成する回路素子の耐圧等を大きくする必要は無く、またテストモード設定用のピンを設ける必要もなく通常の回路でテストモードの設定が可能である。
【００３２】
図９は、図７に示した回路の変形例を示す図である。この変形例においては上記した図２から図４への変形と同様である。つまり、図９に示す回路では所定電圧抽出回路５が、入力端子に印加される信号からコモン電圧を抽出する点が異なるのみであり、コモン電圧の変化に応じてテストモードを設定する動作は同一なため、その説明を省略する。
【００３３】
実施の形態４
図１０は、本発明の実施の形態４に関わる差動レベル検出回路１１の構成を示している。図１０において図２と共通する構成要素については同一の符号を付し、その説明を省略する。実施の形態２では、入力される差動信号の最大電圧、最小電圧などに基づいてテストモードなどのモード設定信号を出力していたが、本実施の形態では、実施の形態３と同様に、同様の回路を２組設け、電圧差検出回路によってそれぞれの回路の入力端子に印加される信号の最大値、最小値の電圧差を検出する。以下、図１０、図１１を参照して実施形態４の動作について説明する。なお、動作の詳細については図５と同様であるため省略する。
【００３４】
図１０に示すように、通常動作時において、入力端子ＩＮ１、ＩＮ３に入力される最大値、最小値、振幅位相が等しい（図１１の破線の振幅図参照）差動信号が電圧差検出回路に入力される。このとき差動信号出力回路２０は第1の論理値（例えばＬ）を出力する。電圧差検出回路が出力する信号が第1の論理値であれば内部回路などにテストモードは設定されず、半導体装置１０は、通常動作を行う。
【００３５】
半導体装置１０にテストモードを設定する場合、差動信号出力回路２０は、異なる電圧の差動信号を出力する。図１０に示す例では、入力端子ＩＮ１に印加する差動信号電圧を上昇させ、入力端子ＩＮ３に印加する差動信号電圧を下降させる。このときの電圧差が所定の値以上になったとき、電圧差検出回路は第２の論理値（例えばＨ）を出力する。電圧差検出回路が第２の論理値を出力すると、テストモードが設定され、内部回路などはテストモードへと移行する。
【００３６】
本実施の形態の半導体装置では、テストモード設定用のピンを設ける必要もなく、通常の回路でテストモードの設定が可能である。本実施の形態では、差動信号入力１と差動信号入力３、差動信号入力２と差動信号入力４との差を検出しテストモード設定の切り替えに使用したが、ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４のそれぞれの組み合わせの差を検出することも可能である。
【００３７】
図１２は、図１０示した回路の変形例を示す図である。図１０に示す回路では入力端子ＩＮ１に印加する差動信号電圧と入力端子ＩＮ３に印加する差動信号電圧の電圧差を電圧差検出回路によって検出していたのに対し、図１２に示す回路では入力端子ＩＮ２に印加する差動信号電圧と入力端子ＩＮ４に印加する差動信号電圧の電圧差を電圧差検出回路７により検出する点が異なるのみであり、電圧差に応じてテストモードを設定する動作は同一なため、その説明を省略する。
【００３８】
実施の形態５
図１３は、本実施の形態５に関わる差動レベル検出回路１１の構成を示している。図１３において図２と共通する構成要素については同一の符号を付し、その説明を省略する。また、実施の形態３では２組の回路においてそれぞれのコモン電圧（所定電圧）を検出することによってテストモードなどのモード設定信号を出力していたが、本実施の形態では、入力される差動信号の最大電圧、最小電圧の電圧差に基づいてテストモード設定信号を出力する点が異なっている。以下、図１３、図１４を参照して実施の形態５の動作について説明する。
【００３９】
通常動作時、差動信号出力回路は、２組の回路において、その差動信号の最大値ＶｍａｘがＶＨ１＜Ｖｍａｘ＜ＶＨ２、最小値ＶｍｉｎがＶＬ１＜Ｖｍｉｎ＜ＶＬ２となるような差動信号を出力している。それぞれの振幅電圧抽出回路６は、それぞれの回路から入力される差動信号のＶｍａｘ、Ｖｍｉｎを検出し電圧差検出回路７に出力している。電圧差検出回路７は、振幅電圧抽出回路６の出力する差動信号の最大値Ｖｍａｘ、最小値Ｖｍｉｎが上記のＶＨ１＜Ｖｍａｘ＜ＶＨ２、ＶＬ１＜Ｖｍｉｎ＜ＶＬ２の範囲内であれば第１の論理値（例えばＬ）を出力する。電圧差検出回路７の出力がＬレベルであれば、半導体装置１０は、テストモードに設定されず、通常動作を行う。
【００４０】
半導体装置１０をテストモードに設定する場合、差動信号出力回路２０は、上記したＶＨ１＜Ｖｍａｘ＜ＶＨ２、ＶＬ１＜Ｖｍｉｎ＜ＶＬ２の範囲とは異なる電圧差の差動信号を出力する。ここで、それぞれの回路において、テストモードに設定するときの差動信号の最大値をＶｍａｘ１、最小値をＶｍｉｎ１とする。このようにテストモードに設定するために差動信号の最大値、最小値をＶｍａｘからＶｍａｘ１、ＶｍｉｎからＶｍｉｎ１へと変化させた場合、差動レベル検出回路の入力端子ＩＮ１、ＩＮ２へと入力される電圧差も変化する。電圧差検出回路７は、振幅電圧抽出回路６の抽出した最大値あるいは最小値を検出しているため、入力端子に入力される電圧の範囲における最大値、最小値の電圧差が変化すれば検出する電圧の最大値、最小値の電圧差も変化する。本実施の形態では、入力する差動信号の電圧の範囲における最大値、最小値を変化させ、所定の範囲内の差動信号が入力されている場合には検出することが無いような差動信号電圧の最大値、最小値を検出することでテストモードを設定している。詳細については実施の形態２、実施の形態３と同様であるため、ここでは省略する。
【００４１】
本実施の形態では、入力端子ＩＮ１、ＩＮ２に入力される差動信号１とＩＮ３、ＩＮ４に入力される差動信号２の両方において、規格範囲外の電圧差レベルになりテストモードを設定したが、どちらか一方のみ規格範囲外の電圧レベルに変化したときにおいてもテストモードの設定は可能である。また、実施形態３と同様に８種類のテストモードの設定が可能となる。また、上記では２組の回路を用いることで８種類のテストモードの設定が可能であるが、さらに複数個の差動信号を用いることで、様々なパターンのテストモード設定信号を出力することが可能となる。
【００４２】
以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り、種々の変形が可能である。実施例では、テストモードの設定について説明したが、他の用途にも使用可能である。例えば複数のテストモードの切り替えや、内蔵ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）のデータ設定にも使用可能である。そのＥＥＰＲＯＭデータは、個別設定値、工場設定値等に使用可能である。また、差動入力信号が通常動作時において、規格範囲外になった場合も、検出回路で発見しアラームを出すことが可能である。
【００４３】
また、上記した差動レベル検出回路では、検出回路の定数と、規格外信号の規格を適当に設定することでより、規格外信号を入力した場合にも差動入力信号の結果を内部回路に伝えることが可能である。
【図面の簡単な説明】
【００４４】
【図１】全体の概略図を示す図である。
【図２】実施の形態１にかかるテスト回路の構成を示す構成図である。
【図３】実施の形態１にかかる入力差動信号と出力信号の波形を示す図である。
【図４】実施の形態１にかかるテスト回路の構成を示す構成図である。
【図５】実施の形態２にかかるテスト回路の構成を示す構成図である。
【図６】実施の形態２にかかる入力差動信号と出力信号の波形を示す図である。
【図７】実施の形態３にかかるテスト回路の構成を示す構成図である。
【図８】実施の形態３にかかる入力差動信号と出力信号の波形を示す図である。
【図９】実施の形態３にかかるテスト回路の構成を示す構成図である。
【図１０】実施の形態４にかかるテスト回路の構成を示す構成図である。
【図１１】実施の形態４にかかる入力差動信号と出力信号の波形を示す図である。
【図１２】実施の形態４にかかるテスト回路の構成を示す構成図である。
【図１３】実施の形態５にかかるテスト回路の構成を示す構成図である。
【図１４】実施の形態３にかかる入力差動信号と出力信号の波形を示す図である。
【図１５】従来のテスト回路の構成を示す構成図である。
【図１６】従来のテスト回路の構成を示す構成図である。
【符号の説明】
【００４５】
１０  半導体装置
２０  差動信号出力回路
１１  差動レベル検出回路
１２  内部回路
１  入力バッファ
２  電圧検出回路
３，４  抵抗Ｒ
５  所定電圧抽出回路
６  振幅電圧抽出回路
７  電圧差検出回路
【図１】
2008277966.tif 000003
【図２】
2008277966.tif 000004
【図３】
2008277966.tif 000005
【図４】
2008277966.tif 000006
【図５】
2008277966.tif 000007
【図６】
2008277966.tif 000008
【図７】
2008277966.tif 000009
【図８】
2008277966.tif 000010
【図９】
2008277966.tif 000011
【図１０】
2008277966.tif 000012
【図１１】
2008277966.tif 000013
【図１２】
2008277966.tif 000014
【図１３】
2008277966.tif 000015
【図１４】
2008277966.tif 000016
【図１５】
2008277966.tif 000017
【図１６】
2008277966.tif 000018