(57)【要約】【課題】ボンディング等、パッドへの圧力によるクラック発生を回避する半導体集積回路装置を提供する。【解決手段】内部回路側では半導体素子回路を構成する金属配線パターンＷＰが層間絶縁膜ＩＬ及びビアＶＩＡを介して多層配線構造を実現している。このような多層配線の延長上の金属パッドＰＡＤ形成領域直下にはダミーパターン禁止領域ＰＲＯＨが設けられている。すなわち、ダミーパターン禁止領域ＰＲＯＨ上に層間絶縁膜ＩＬを介して半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドＰＡＤが設けられている。ＰＡＤ下周辺の所定距離ｄ１の範囲内はすべて層間絶縁膜ＩＬで埋められた構成となっている。金属パッドＰＡＤへのボンディング時の衝撃はダミーパターン禁止領域ＰＲＯＨ上を埋める層間絶縁膜ＩＬにかかる。【選択図】図１
2008294464.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子回路を構成する配線パターン及びダミーパターンが含まれる多層配線を有する半導体集積回路装置であって、
前記多層配線の所定の形成層において設けられるダミーパターン禁止領域と、
前記ダミーパターン禁止領域上に層間絶縁膜を介して設けられ、前記半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドと、
を具備したことを特徴とする半導体集積回路装置。
【請求項２】
前記金属パッドは所定間隔をもって配列され、前記ダミーパターン禁止領域はこの金属パッド配列の領域周辺の所定距離範囲内すべてに設けられていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記金属パッドは所定間隔をもって配列され、前記ダミーパターン禁止領域はこの金属パッド配列の領域下方の所定数おきの多層配線の形成層について設けられていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項４】
前記金属パッドは所定間隔をもって配列され、前記ダミーパターン禁止領域はこの金属パッド配列の領域下方すべてにおける多層配線の形成層について設けられていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項５】
前記金属パッドの周辺部を含み前記電気的接続領域の周りに形成された１層以上の絶縁膜と、
前記電気的接続領域上に設けられたバンプ電極と、
を具備したことを特徴とする請求項１〜４いずれか一つに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダミーパターンが含まれる多層配線を有する半導体集積回路装置に関し、特にパッド構造周辺の信頼性対策に適用される。
【背景技術】
【０００２】
コンパクト化が要求される携帯機器等に組込まれる半導体集積回路装置は、実装場所の制約が厳しくよりいっそうの縮小化が要求されている。ＩＣチップは素子の高集積化に伴い、より多層配線構造となる。各層の平坦化にはＣＭＰ（化学的機械的研磨）技術が取り入れられるチップもあるが製造コストが高くなる懸念がある。
【０００３】
より低コスト化のためＣＭＰ以外の方策がとられる多層配線構造としては、各層の平坦化向上のため実配線パターンに加えてダミーパターンが導入されている構成も少なくない。この場合、パッド形成領域下にもダミーパターンが形成される。例えば、ｎ層で構成されるアルミニウム配線層によるパッドの形成では、パッド領域直下にｎ−１層でなるアルミニウム配線層によるダミーパターンの形成が存在する。ダミーパターンはアルミニウム配線層各層でパッド領域下に設けられ、最上層ｎ層におけるパッドとビアを介して接続される構造もある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のように、配線層と接続されるパッドの構造では、パッド領域直下の配線層、さらにその下の配線層においてもそれぞれダミーパターンを延在させ、層間絶縁膜の平坦性に優れた多層配線構造を実現していた。
【０００５】
しかしながら、上記構成ではパッドへのボンディング、例えばワイヤボンディングやスタッドバンプ形成時の衝撃、あるいは通常の金属バンプに対するリード圧着による衝撃に弱い欠点がある。これはＳｉＯ２層間絶縁膜に対しダミーパターン金属（アルミニウム）の硬度が低いため上記のような衝撃に変形し易いためである。結局、硬度が不均一となりパッド直下の層間絶縁膜でクラックが発生するという危険性があった。
【０００６】
本発明は上記のような事情を考慮してなされたもので、ボンディング等、パッドへの圧力によるクラック発生を回避する半導体集積回路装置を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明の［請求項１］に係る半導体集積回路装置は、
半導体素子回路を構成する配線パターン及びダミーパターンが含まれる多層配線を有する半導体集積回路装置であって、
前記多層配線の所定の形成層において設けられるダミーパターン禁止領域と、
前記ダミーパターン禁止領域上に層間絶縁膜を介して設けられ、前記半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドと、
を具備したことを特徴とする。
【０００８】
上記本発明に係る半導体集積回路装置によれば、少なくとも金属パッド形成領域直下はダミーパターン禁止領域となっている。ボンディング時の衝撃はダミーパターン禁止領域上を埋める層間絶縁膜にかかり、硬度の均一化によるクラック防止に寄与する。
【０００９】
本発明の［請求項２］に係る半導体集積回路装置は［請求項１］に従属され、
前記金属パッドは所定間隔をもって配列され、前記ダミーパターン禁止領域はこの金属パッド配列の領域周辺の所定距離範囲内すべてに設けられていることを特徴とする。
【００１０】
本発明の［請求項３］に係る半導体集積回路装置は［請求項１］に従属され、
前記金属パッドは所定間隔をもって配列され、前記ダミーパターン禁止領域はこの金属パッド配列の領域下方の所定数おきの多層配線の形成層について設けられていることを特徴とする。
【００１１】
本発明の［請求項４］に係る半導体集積回路装置は［請求項１］に従属され、
前記金属パッドは所定間隔をもって配列され、前記ダミーパターン禁止領域はこの金属パッド配列の領域下方すべてにおける多層配線の形成層について設けられていることを特徴とする。
【００１２】
上記［請求項２］〜［請求項４］それぞれに係る半導体集積回路装置によれば、金属パッドの領域直下またはその周辺には、ダミーパターンという硬度の低い層を混在させることなく、層間絶縁膜のみ存在させ、ボンディング衝撃に変形を起こし難い構造を実現する。より多層の配線となる場合、層間絶縁膜の平坦性を向上させるために間引きした形でダミーパターンを挿入する。
【００１３】
本発明の［請求項５］に係る半導体集積回路装置は［請求項１］〜［請求項４］いずれか一つに従属され、
前記金属パッドの周辺部を含み前記電気的接続領域の周りに形成された１層以上の絶縁膜と、
前記電気的接続領域上に設けられたバンプ電極と、
を具備したことを特徴とする。
【００１４】
上記構成によれば、バンプ電極の形成時に圧力がかかる場合やバンプ電極形成後、バンプ電極への外部接続時に圧力がかかる場合の両者またはいずれかにおける衝撃に変形を起こし難い構造が実現される。
【発明を実施するための最良の形態】
【００１５】
図１、図２は、それぞれ本発明の基本的実施形態に係る半導体集積回路装置の要部を示す平面図及び図１のＦ２−Ｆ２線に断面図である。内部回路側では半導体素子回路を構成する金属配線パターンＷＰが層間絶縁膜ＩＬ及びビアＶＩＡを介して多層配線構造を実現している。これら多層配線構造中には必要箇所にダミーパターンＤＰが含まれる。
【００１６】
このような多層配線の延長上の金属パッドＰＡＤ形成領域直下にはダミーパターン禁止領域ＰＲＯＨが設けられている。すなわち、ダミーパターン禁止領域ＰＲＯＨ上に層間絶縁膜ＩＬを介して半導体素子回路に繋がり外部との電気的接続領域を有する金属パッドＰＡＤが設けられている。
【００１７】
ＰＡＤ下周辺の所定距離ｄ１の範囲内はすべて層間絶縁膜ＩＬで埋められた構成となっている。金属パッドＰＡＤを囲む最上層はパッシベーション膜ＰＦであり、単層の絶縁膜または積層の絶縁膜で構成される。金属パッドＰＡＤは複数配列されるものであり、隣接するＰＡＤが所定距離ｄ１の範囲内に設けられれば当然ダミーパターン禁止領域ＰＲＯＨは金属パッドＰＡＤ配列直下に連続して設けられることになる。
【００１８】
上記実施形態の構成によれば、少なくとも金属パッドＰＡＤ形成領域直下はダミーパターン禁止領域ＰＲＯＨとなっている。ＰＡＤ下周辺の所定距離ｄ１の範囲内がすべて層間絶縁膜ＩＬで埋められている。金属パッドＰＡＤへのボンディング時の衝撃はダミーパターン禁止領域ＰＲＯＨ上を埋める層間絶縁膜ＩＬにかかる。
【００１９】
上述の衝撃とは、図示しないＰＡＤへのワイヤボンディングまたはスタッドバンプの形成、さらにはバンプ電極形成後の外部端子接続に伴う衝撃が含まれる。このような衝撃に対し、かかる層間絶縁膜ＩＬは硬度が均一化されているためクラックがほとんど発生しなくなる。
【００２０】
なお、図に示すように、最上ｎ層の配線層でパッドＰＡＤが形成されている場合、ＰＡＤ直下においてｎ−１層の配線層によるダミーパターンは禁止されている形態（ダミーパターン禁止領域ＰＲＯＨ）となっているが、ｎ−１層より下の所定配線層についてはダミーパターンＤＰを配した構成としてもよい。
【００２１】
例えば破線で示すように、金属パッドＰＡＤ下の領域においてｎ−１層より下の所定の各配線層で１層置きに間引きしてダミーパターンＤＰを設けることも考えられる。これは、より層数の多い配線層構造では平坦性向上のためにダミーパターンの形成が有用だからである。
【００２２】
もちろんその他の構成でｎ−１層より下の各配線層についてＰＡＤ下の領域にダミーパターンを設けてもよい。また、配線層数が少なく、平坦性が良好に保てるならば、パッドの領域下方ｎ−１層の配線層はもとよりすべてにおける多層配線の形成層についてパッドの領域下方はダミーパターン禁止領域ＰＲＯＨとしてもよい。
【００２３】
図３は、本発明の一実施形態に係る半導体集積回路装置としてＬＣＤドライバＩＣチップの要部構成を示す平面図である。ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップは、微細ピッチの端子配列を持つ短冊状のチップである。実装技術には、ワイヤボンディングの他、ＴＣＰ（Tape Carrier Package）等に利用されるＴＡＢ（Tape Automated Bonding）実装や、ＡＣＦ（Anisotropic Conductive Film ）等を利用して達成されるようなＣＯＧ（Chip On Glass ）またはＣＯＦ（Chip On FilmまたはFlexible）といった実装が知られている。これら接続時にはいずれも相当の圧力がかかる。
【００２４】
ＬＣＤドライバＩＣチップ１０は、データが入力される入力回路１１、ＲＡＭ（Random Access Memory）等で構成される記憶部１２、データ処理部としてゲートアレイ等で形成されるロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。
【００２５】
入力パッド１５、出力パッド１６は上記入力回路１１中、あるいは出力回路１４中の一部のトランジスタ素子（図示せず）と繋がるよう層間絶縁膜（図示せず）を介して構成されている。これらパッド１５，１６の配列領域直下の配線層についてはダミーパターンを設けないダミーパターン禁止領域ＰＲＯＨとなっている（図１参照）。
【００２６】
これにより、ボンディング時の衝撃に耐え得るようパッド１５，１６の配列領域周辺の所定距離範囲（例えば図２のｄ１）内はすべて層間絶縁膜で埋められた構成となる。その他の内部回路側は原則的にダミーパターン禁止領域ＰＲＯＨは設けない。各配線層で必要な箇所にダミーパターンが設けられることになる。また、パッド１５，１６の配列領域下方における所定距離ｄ１範囲以外の配線層では１層置きにダミーパターンを形成するなどの平坦化対策を工夫してよい。なお、このダミーパターン禁止領域ＰＲＯＨはチップ領域周囲の防湿リング（ガードリング）の形成に支障ないように設けるべきである。
【００２７】
ＬＣＤドライバＩＣチップは、パッド１５，１６の配列が狭ピッチであることから、ダミーパターン禁止領域ＰＲＯＨはパッド配列領域下全域に設けられる。これにより、その後のパッド１５，１６へのバンプ形成、あるいはボンディング接続時の衝撃においても絶縁層が破損することなく信頼性が得られる。
【００２８】
上記本発明の実施形態によれば、外部端子、つまりパッドあるいはバンプ接続時における応力集中領域を硬度の均一化された絶縁膜単体で構成する。これにより、ボンディング等の圧力によるパッド周辺のクラックの発生を回避することができる。
【００２９】
以上説明したように本発明の半導体集積回路装置によれば、少なくとも金属パッド形成領域直下はダミーパターン禁止領域とし、ボンディング時の衝撃はダミーパターン禁止領域上を埋める層間絶縁膜にかかる。この結果、ボンディング等、パッドへの圧力によるクラック発生を回避する半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の基本的実施形態に係る半導体集積回路装置の要部を示す平面図ある。
【図２】本発明の基本的実施形態に係る半導体集積回路装置の要部を示す図１のＦ２−Ｆ２線に沿う断面図である。
【図３】本発明の一実施形態に係る半導体集積回路装置としてＬＣＤドライバＩＣチップの要部構成を示す平面図である。
【符号の説明】
【００３１】
ＷＰ…金属配線パターン
ＩＬ…層間絶縁膜
ＶＩＡ…ビア
ＰＡＤ…金属パッド
ＰＦ…パッシベーション膜
ＤＰ…ダミーターン
ＰＲＯＨ…ダミーターン禁止領域
１０…ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ
１１…入力回路、
１２…記憶部（ＲＡＭ）
１３…ロジック回路
１４…出力回路、
１５…入力パッド
１６…出力パッド
【図１】
2008294464.tif 000003
【図２】
2008294464.tif 000004
【図３】
2008294464.tif 000005
【手続補正書】
【提出日】平成20年8月22日(2008.8.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置を構成する配線パターン及びダミーパターンが含まれる複数の配線層を有する半導体装置の製造方法であって、
前記配線層の最上層ｎ層上の所定の領域に金属パッドを形成する工程と、を含み、
前記金属パッド直下の（ｎ−１）層に形成された前記配線層は、前記ダミーパターンが形成されないダミーパターン禁止領域を有し、
前記ダミーパターン禁止領域は、前記（ｎ−１）層の前記金属パッドの直下の領域に形成され、
前記ダミーパターンは、前記金属パッドの直下で、かつ、前記（ｎ−１）層より下の前記配線層に形成されることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記ダミーパターン禁止領域を、前記（ｎ−１）層を含む１層置きに形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法であって、
前記ダミーパターン禁止領域を、前記（ｎ−１）層を含む所定数置きに形成することを特徴とする半導体装置の製造方法。
【請求項４】
半導体装置を構成する配線パターン及びダミーパターンが含まれる複数の配線層を有する半導体装置の製造方法であって、
前記配線層の最上層ｎ層上の所定領域に金属パッドを形成する工程と、を含み、
前記配線層を形成する際に、前記金属パッド直下の（ｎ−１）層を含む所定の領域の範囲内に、前記ダミーパターンを形成しないダミーパターン禁止領域を形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法であって、
前記ダミーパターンは、前記金属パッド直下の（ｎ−１）層を含む所定の領域の範囲外に形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４または５記載の半導体装置の製造方法であって、
前記配線層を形成する際に、層間絶縁膜を形成する工程を更に含むことを特徴とする半導体装置の製造方法。