(57)【要約】【課題】従来の交流結合接続方式では直流的に変化する信号を伝達することができな異問題があった。【解決手段】本発明のインタフェース回路は、入力される二値信号の高電圧側の電圧値よりも低い電源電圧で動作する受信回路３０と、二値信号の周波数よりも高い周波数を有する入力レベル判定信号を生成し、二値信号の電圧値に基づき入力レベル判定信号の出力又は停止を制御する入力レベル判定回路１０と、入力レベル判定回路の出力端子と受信回路の入力端子との間に接続される交流結合素子２０と、を有するものである。【選択図】図１
2008277941.tif 000002
【特許請求の範囲】
【請求項１】
入力される二値信号の高電圧側の電圧値よりも低い電源電圧で動作する受信回路と、
前記二値信号の周波数よりも高い周波数を有する入力レベル判定信号を生成し、前記二値信号の電圧レベルに基づき前記入力レベル判定信号の出力又は停止を制御する入力レベル判定回路と、
前記入力レベル判定回路の出力端子と前記受信回路の入力端子との間に接続される交流結合素子と、
を有するインタフェース回路。
【請求項２】
前記入力判定回路は、所定の周波数の交流信号を出力する発振回路と、前記発振回路の出力を、前記二値信号に基づき基づき前記入力レベル判定信号の出力又は停止を制御する出力制御回路とを有する請求項１に記載のインタフェース回路。
【請求項３】
前記入力判定回路は、前記受信回路の数に応じて複数の前記出力制御回路を有する請求項２に記載のインタフェース回路。
【請求項４】
前記受信回路は、前記入力レベル判定信号の有無に基づき接続検出信号を出力するパルス検出器を有する請求項１乃至３のいずれか１項に記載のインタフェース回路。
【請求項５】
前記受信回路は、入力信号の上限値を制限するクランプ回路を有する請求項１乃至４のいずれか１項に記載のインタフェース回路。
【請求項６】
前記クランプ回路は、前記受信回路の入力ノードと電源端子との間に接続された保護ダイオードであることを特徴とする請求項５に記載のインタフェース回路。
【請求項７】
前記交流結合素子は、コンデンサによって前記入力レベル判定信号の交流成分を前記受信回路に伝達する請求項１乃至６のいずれか１項に記載のインタフェース回路。
【請求項８】
前記交流結合素子は、トランスによって前記入力レベル判定信号の交流成分を前記受信回路に伝達する請求項１乃至６のいずれか１項に記載のインタフェース回路。
【請求項９】
前記二値信号は、第１の論理レベルと第２の論理レベルとの期間が不定な信号である請求項１乃至８のいずれか１項に記載のインタフェース回路。
【請求項１０】
前記二値信号は、他の機器がケーブルを介して前記インタフェース回路に接続されたことを示す信号である請求項１乃至９のいずれか１項に記載のインタフェース回路。
【請求項１１】
前記二値信号は、ＨＤＭＩ規格又はＤＶＩ規格において規定されるＨＰＤ信号である請求項１乃至１０のいずれか１項に記載のインタフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインタフェース回路に関し、特にコンデンサを介して二値信号を受信するインタフェース回路に関する。
【背景技術】
【０００２】
従来から異なる半導体装置を接続する場合に、コンデンサを介して半導体装置を接続することが多く行われている。コンデンサは、入力される信号のうち交流成分を通過させ、直流成分を遮断する機能を有する。そのため、扱う交流信号のバイアス電圧が互いに異なる半導体装置間を接続する信号線にコンデンサを直列に接続することで、このバイアス電圧の違いをコンデンサによって解消することができる。このような、コンデンサを用いた半導体装置の接続方法が特許文献１に開示されている。
【０００３】
しかしながら、コンデンサは、その受信側の半導体装置の入力インピーダンスとコンデンサの容量値によって決まる時定数に応じて、受信側半導体装置に接続されるコンデンサの端子の電圧が時間とともに低下する特性を有している。そのため、コンデンサを介して半導体装置を接続する場合、コンデンサの容量値と受信側半導体装置の入力インピーダンスとを扱う信号の周波数に応じて設定する必要がある。
【０００４】
また、扱う信号の周波数が極端に遅い場合（例えば、ある電圧レベルが数時間以上持続するような場合）、コンデンサの容量値又は受信側半導体装置の入力インピーダンスを極端に大きくしなければならない。このような場合、扱う信号の周波数に応じたコンデンサの容量値又は受信側半導体装置の入力インピーダンスの設定値が実現不可能なほどに大きくなる場合がある。
【特許文献１】特開２００１−５７５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
つまり、特許文献１に記載された技術では、半導体装置間で発生する信号の直流成分を遮断しながら、極端に周波数が遅い信号を用いた通信を正常に行うことができない問題がある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、入力される二値信号の高電圧側の電圧値よりも低い電源電圧で動作する受信回路と、前記二値信号の周波数よりも高い周波数を有する入力レベル判定信号を生成し、前記二値信号の電圧値に基づき前記入力レベル判定信号の出力又は停止を制御する入力レベル判定回路と、前記入力レベル判定回路の出力端子と前記受信回路の入力端子との間に接続される交流結合素子と、を有するインタフェース回路である。
【０００７】
本発明にかかるインタフェース回路によれば、入力レベル判定回路が二値信号の電圧値に基づき入力レベル判定信号の出力又は停止を制御し、受信回路がコンデンサを介してこの入力レベル判定信号を受信する。これによって、受信回路は、入力レベル判定信号の有無によって二値信号の電圧値を検出することが可能である。
【発明の効果】
【０００８】
本発明にかかるインタフェース回路によれば、半導体装置間で発生する信号の直流成分を遮断しながら、極端に周波数が遅い信号を用いた通信を正常に行うことができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかるインタフェース回路１の回路図を図１に示す。図１に示すようにインタフェース回路１は、入力レベル判定回路１０、交流結合素子２０、受信回路３０を有している。本実施の形態においては、コネクタ端子を有する基板上にインタフェース回路１が配置され、インタフェース回路１はコネクタ端子から入力される二値信号の電圧レベルを検出する。なお、このコネクタ端子にはケーブルを介して他の機器が接続され、二値信号はコネクタ端子に接続される他の機器が接続状態を通知するために出力する信号である。例えば、二値信号が第１の論理レベル（例えば、ハイレベルであって５Ｖ程度の電圧レベル）である場合は他の機器が動作状態であることを示し、第２の論理レベル（例えば、ロウレベルであって０Ｖ程度の電圧レベル）である場合は他の機器が非動作状態であることを示す。
【００１０】
入力レベル判定回路１０は、コネクタ端子に入力される二値信号を制御信号として動作し、二値信号の電圧レベルに応じて入力レベル判定信号を出力するか停止させるかを制御する。入力レベル判定回路１０は、発振回路１１と出力制御回路１３を有する。発振回路１１は例えばヒステリシスコンパレータ１２、抵抗Ｒ１、コンデンサＣ１を有する。そしてヒステリシスコンパレータ１２の出力ノードと入力ノードとを抵抗Ｒ１で接続する。また、ヒステリシスコンパレータ１２の入力ノードと接地ノードとの間にコンデンサＣ１が接続される。これによって、発振回路１１は、二値信号の周波数よりも高い周波数を有する入力レベル判定信号となる交流信号を出力する。なお、入力レベル判定信号の周波数は、入力レベル判定信号が交流信号としてコンデンサＣ１を通過することができる程度の周波数であれば良い。
【００１１】
出力制御回路１３は、イネーブル端子を有し、イネーブル端子と接地ノードの間に抵抗Ｒ２が接続されており、イネーブル端子と抵抗Ｒ２との接続点がコネクタ端子に接続される。また、出力制御回路１３の入力ノードには、入力レベル判定信号が入力され、出力端子は交流結合素子に接続される。そして、出力制御回路１３は、イネーブル端子の電圧レベルに応じて入力レベル判定信号を出力するか停止するかを制御する。
【００１２】
なお、発振回路１１及び出力制御回路１３は、第１の電源ノードＶＤＤ１から供給される第１の電源電圧に基づき動作する。この第１の電源電圧は、二値信号がハイレベル状態である場合の電圧レベル以上であれば良く、本実施の形態では二値信号のハイレベル状態の電圧レベルと同じ５Ｖを使用する。
【００１３】
交流結合素子２０は、交流信号を伝達する素子である。本実施の形態では、コンデンサＣ２を使用する。コンデンサＣ２は、一方の端子が入力レベル判定回路１０の出力ノード（本実施の形態では、出力制御回路１３の出力ノード）に接続され、他方の端子が受信回路３０の入力ノード３１に接続される。
【００１４】
受信回路３０は、入力ノード３１、第２の電源ノードＶＤＤ２、パルス検出器３２、クランプ回路３３を有する。パルス検出器３２は、コンデンサＣ２を介して入力される入力レベル判定信号を検出して接続検出信号を出力する。パルス検出器３２は、第２の電源ノードＶＤＤ２から入力される第２の電源電圧に基づき動作する。この第２の電源電圧は、二値信号がハイレベル状態である場合の電圧レベルよりも小さく、本実施の形態では１．８Ｖ程度である。受信回路３０は、この第２の電源電圧に基づき動作する。また、パルス検出器３２が出力する接続検出信号のロウレベルは例えば０Ｖであって、ハイレベルは第２の電源電圧の電圧値となる。
【００１５】
クランプ回路３３は、入力ノード３１の電圧レベルが受信回路３０の破壊電圧以下となるように入力ノードの電圧レベルを制限する。クランプ回路３３は、入力ノード３１と第２の電源ノードＶＤＤ２との間に接続される。本実施の形態では、クランプ回路３３として、受信回路３０の保護ダイオード（例えば、静電破壊保護用のもの）を使用する。保護ダイオードは、アノードが入力ノード３１に接続され、カソードが第２の電源ノードＶＤＤ２に接続される。このクランプ回路３３によって、入力ノード３１の電圧レベルの最大値は、第２の電源電圧と保護ダイオードの順方向電圧との合計値になる。
【００１６】
次に、インタフェース回路１の動作を示すフローチャートを図２に示す。この図２を参照して本実施の形態にかかるインタフェース回路１の動作について説明する。図２に示すように、インタフェース回路１では、発振回路１１は電源が投入された状態では常に入力レベル判定信号を出力する。そして、タイミングＴ１で二値信号の電圧レベルがロウレベルからハイレベルに切り替わると、出力制御回路１３が入力レベル判定信号の出力を開始する。この入力レベル判定信号はコンデンサＣ２を介して受信回路３０の入力ノード３１の信号となる。このとき、入力ノード３１の電圧の最大値はクランプ回路３３によって制限されているため、入力ノード３１における入力レベル判定信号の波形は上側が削られる形になる。パルス検出器３２は、入力ノード３１に入力レベル判定信号を検出して接続検出信号をロウレベルからハイレベルに切り替える。
【００１７】
続いて、タイミングＴ２で二値信号がハイレベルからロウレベルに切り替わる。この切り替わりに応じて、出力制御回路１３は入力レベル判定信号の出力を停止する。そして、受信回路３０の入力ノード３１の電圧値は、タイミングＴ２における電圧値から時定数に応じた減少率で低下する。また、パルス検出器３２への入力レベル判定信号の入力がなくなるため、パルス検出器３２は接続検出信号をハイレベルからロウレベルに切り替える。
【００１８】
タイミングＴ３の動作は、タイミングＴ１における動作と同じであり、タイミングＴ４はタイミングＴ２における動作と同じであるため説明を省略する。なお、図２に示す入力レベル判定信号の周波数は模式的なものであって、実際の周波数とは異なる。例えば、タイミングＴ１からタイミングＴ２の時間は、数時間以上の期間を有する。
【００１９】
上記説明より、本実施の形態にかかるインタフェース回路１は、二値信号の電圧レベルに応じて入力レベル判定回路１０が高い周波数を有する入力レベル判定信号を出力することで、受信回路３０がこの入力レベル判定信号に基づき二値信号の電圧レベルを判定することが可能である。
【００２０】
また、本実施の形態にかかるインタフェース回路１によれば入力レベル判定回路１０と受信回路３０とをコンデンサＣ２を介して接続することが可能である。入力レベル判定回路１０と受信回路３０とをコンデンサＣ２を介して接続することで、受信回路３０は、電気的な接続のうち直流成分に関し、入力レベル判定回路１０あるいはコネクタ端子を介して接続される他の機器と分離される。例えば、受信回路３０が搭載される機器（以下、第１の機器と称す）と他の機器（以下、第２の機器と称す）とが異なるコンセントから供給される電源に基づき動作しており、これらの機器がケーブルを介して接続さている場合、第１の機器の接地電圧と第２の機器の接地電圧とが異なる場合がある。このような場合であっても、第１の機器と第２の機器とをコンデンサを介して接続することで、この接地電圧（直流成分）の差に関わらず第１の機器と第２の機器は独立して動作することが可能になる。このように、電源に関して接続する機器の間を分離することをガルバニックアイソレーション（galvanic isolation）と称す。
【００２１】
従来では、変化の周期が非常に長くいずれか一方の電圧レベルに関し実質的に直流電圧となるような二値信号を扱う場合、第１の機器と第２の機器をコンデンサ等の交流結合素子を介さずに直接接続しなければならなかった。また、第２の機器が出力する二値信号のハイレベルの電圧値よりも低い電源電圧で第１の機器が動作する場合、第１の機器における受信回路にレベルシフト回路やトレラントバッファなどの高耐圧インタフェース及び電圧変換回路が必要であった。そして、このレベルシフト回路やトレラントバッファは、耐圧を向上させるために、その他の回路を構成する素子よりも大きな回路面積を必要とする高耐圧素子で構成しなければならなかった。
【００２２】
しかしながら、本実施の形態にかかるインタフェース回路１の受信回路３０は、入力レベル判定回路１０と交流結合素子２０を介して接続されるため、コンデンサを通過した信号の振幅を制限することで低耐圧素子で構成することが可能になる。また、入力レベル判定回路１０と交流結合素子２０は、受信回路３０と共に基板上に搭載される。本実施の形態にかかる入力レベル判定回路１０は、一般的なＴＴＬ（Transistor Transistor Logic）回路によって構成することが可能である。つまり、入力レベル判定回路１０は、市場において安価に提供される素子で構成することが可能であるため、入力レベル判定回路１０を追加することによるコストの増加はほとんどない。
【００２３】
本実施の形態にかかるインタフェース回路１は、ＨＤＭＩ（High-Definition Multimedia Interface）規格やＤＶＩ（Digital Visual Interface）規格（以下、ＨＤＭＩ等と称す）に準拠したシステムにおいて特に有効である。ＨＤＭＩ等では、装置間をケーブルで接続した際に、装置間における接続を示す信号を一方の装置から他方の装置に送信する。この信号は、ＨＰＤ（Hot Plug Detect）信号と称され、機器が接続されている期間はハイレベルを維持し、機器の接続が解除されるとロウレベルになる。また、近年では、受信回路３０の動作電圧は消費電力を削減するために低電圧化が進んでいる。
【００２４】
つまり、本実施の形態において、二値信号としてＨＰＤ信号を入力することで、受信回路３０はＨＰＤ信号の電圧レベルを正しく認識することが可能である。また、ＨＰＤ信号の電圧レベル（一般的に５Ｖ）が受信回路３０の動作電圧よりも高い場合であっても、受信回路３０は、ＨＰＤ信号に基づき生成される入力レベル判定信号を受信するため、動作電源電圧とＨＰＤ信号との差による誤動作が発生する問題を解消することができる。さらに、受信回路３０は、ガルバニックアイソレーションによって、他の機器と電源等の直流成分に関し他の機器との絶縁状態を保つことが可能である。これによって、受信回路３０の破壊や誤動作を防止することが可能である。
【００２５】
実施の形態２
実施の形態２にかかるインタフェース回路２の回路図を図３に示す。図３に示すように、インタフェース回路２は、実施の形態１にかかるインタフェース回路に対して受信回路３０ａ及び交流結合素子２０ａ（図中のコンデンサＣ２ａ）が追加されている。また、入力レベル判定回路１０に代えて入力レベル判定回路１０ａを有する入力レベル判定回路１０ａは、入力レベル判定回路１０に出力制御回路１３ａを追加したものである。出力制御回路１３ａは、発振回路１１が出力する入力レベル判定信号が入力され、出力が交流結合素子２０ａを介して受信回路３０ａに接続される。なお、出力制御回路１３ａは、出力制御回路１３とは異なるコネクタ端子に接続されており、接続されるコネクタ端子から入力される二値信号に基づき出力する信号を制御する。
【００２６】
つまり、実施の形態２にかかるインタフェース回路２は、追加した受信回路３０ａに応じて、交流結合素子２０ａ及び出力制御回路１３ａを追加したものである。さらに、出力制御回路１３、１３ａには、ともに発振回路１１が出力する入力レベル判定信号が入力される。従って、実施の形態２にかかるインタフェース回路２は、受信回路を追加した場合であっても、発振回路１１を追加する必要がない。つまり、インタフェース回路２は、受信回路の増加に対して、入力レベル判定回路に関する回路規模の増加を抑制することができる。
【００２７】
実施の形態３
実施の形態３にかかるインタフェース回路３の回路図を図４に示す。図４に示すように、インタフェース回路３は、実施の形態１にかかるインタフェース回路１の交流結合素子２０に代えて交流結合素子４０を有する。交流結合素子４０は、トランスを使用する。トランスは、直流成分を遮断して、交流成分を伝達するものである。また、トランスは、２つのコイルの巻き線比に応じて入力信号と出力信号の振幅を変換する。このように、交流結合素子としては、コンデンサのみならずトランスなども使用することが可能である。
【００２８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、発振回路は上記実施の形態の構成に限られるものではなく、例えばリングオシレータを使用することも可能である。
【図面の簡単な説明】
【００２９】
【図１】実施の形態１にかかるインタフェース回路の回路図である。
【図２】実施の形態１にかかるインタフェース回路の動作を示すタイミングチャートある。
【図３】実施の形態２にかかるインタフェース回路の回路図である。
【図４】実施の形態３にかかるインタフェース回路の回路図である。
【符号の説明】
【００３０】
１、２、３    インタフェース回路
１０、１０ａ    入力レベル判定回路
１１    発振回路
１２    ヒステリシスコンパレータ
１３、１３ａ    出力制御回路
２０、２０ａ、４０    交流結合素子
３０、３０ａ    受信回路
３１、３１ａ    入力ノード
３２、３２ａ    パルス検出器
３３、３３ａ    クランプ回路
Ｃ１、Ｃ２、Ｃ２ａ    コンデンサ
Ｒ１、Ｒ２    抵抗
ＶＤＤ１、ＶＤＤ２    電源ノード
【図１】
2008277941.tif 000003
【図２】
2008277941.tif 000004
【図３】
2008277941.tif 000005
【図４】
2008277941.tif 000006