(57)【要約】【解決手段】局側装置と複数の宅側装置との間で光信号の伝送を行う光通信システムの局側装置に設置され、光伝送路より受信し、ブロック同期用の、同一ビット数の複数のサブデリミタを含むデリミタが挿入された光信号のデータに含まれるサブデリミタの境界を検出するサブデリミタ検出部８２と、検出されたサブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータのパターンを読み取ることによってデリミタの境界を検出するデリミタ検出部８４と、デリミタ検出部８４により検出されたデリミタの境界から始まるブロック同期したデータを選択するデータ選択部８５とを含む。【効果】サブデリミタを検出し、その後デリミタを検出するという２段階の検出を行うことにより、従来よりも短時間でブロック同期を確立することができる。【選択図】図５
2008085970.tif 000002
【特許請求の範囲】
【請求項１】
光信号の伝送を行うＰＯＮ光通信システムに設置される光受信機であって、
光伝送路より受信し、ブロック同期用の、互いに同一ビット数の複数のサブデリミタを含むデリミタが挿入された光信号を電気信号に変換する電光変換部と、
変換された電気信号のデータに含まれるサブデリミタの境界を検出するサブデリミタ検出部と、
検出されたサブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータのパターンを読み取ることによってデリミタの境界を検出するデリミタ検出部と、
デリミタ検出部により検出されたデリミタの境界から始まるブロック同期したデータを選択するデータ選択部とを含むものである、光受信機。
【請求項２】
前記サブデリミタ検出部は、サブデリミタのビット数と同期ヘッダのビット数の和に相当する数の、サブデリミタのビット数のビット容量を持つサブデリミタ検出バッファを備え、変換された電気信号のデータを１ビットずつずらしながら各サブデリミタ検出バッファに蓄積し、蓄積された各データのパターンを読み取ることによってサブデリミタの境界を検出する請求項１記載の光受信機。
【請求項３】
前記デリミタ検出部は、１デリミタを構成するサブデリミタの数に相当する数の、１デリミタに相当するビット数と同期ヘッダのビット数の和の容量を持つデリミタ検出バッファを備える請求項１記載の光受信機。
【請求項４】
前記サブデリミタ検出部は、サブデリミタの所定パターンを記憶する記憶部を有し、前記サブデリミタ検出バッファに含まれるサブデリミタのパターンと前記記憶部に記憶された所定パターンとの一部一致に基づいてサブデリミタの境界を検出する請求項２記載の光受信機。
【請求項５】
前記デリミタ検出部は、デリミタの所定パターンを記憶する記憶部を有し、前記デリミタ検出バッファに含まれるデリミタのパターンと前記記憶部に記憶された所定パターンとの一部一致に基づいてデリミタの境界を検出する請求項３記載の光受信機。
【請求項６】
光信号の伝送を行うＰＯＮ光通信システムに設置される光受信機であって、
光伝送路より受信し、ブロック同期用の、互いに同一ビット数の複数のサブデリミタを含むデリミタが挿入された光信号を電気信号に変換する電光変換部と、
サブデリミタのビット数と同期ヘッダのビット数の和に相当する数の、１デリミタに相当するビット数と同期ヘッダのビット数との和の容量を持つデリミタ検出バッファと、
サブデリミタの所定パターンを記憶する記憶部と、
前記デリミタ検出バッファに含まれるデータを、１デリミタを構成するサブデリミタの数に相当する数に分割したパターンと、前記記憶部に記憶された所定パターンとの一致をそれぞれ計算する計算回路と、
各計算回路の出力の論理積に基づいてデリミタの境界を検出し、検出されたデリミタの境界から始まるブロック同期したデータを選択するデータ選択部とを含む、光受信機。
【請求項７】
変換された電気信号のデータを一時的に保持する入力データ保持部と、前記サブデリミタ検出部によって検出されたサブデリミタ境界に基づき、入力データ保持部のビット選択位置を調整し、デリミタ検出部に分配するデータ分配部をさらに備える、請求項１記載の光受信機。
【請求項８】
光信号の伝送を行うＰＯＮ光通信システムに設置される光送信機であって、
送信しようとするデータに対して、ブロック単位で、ブロック同期用の、同一ビット数の複数のサブデリミタを含むデリミタを挿入するデリミタ挿入部と、電気信号を光信号に変換して光伝送路に送り出すための光電変換部とを備える光送信機。
【請求項９】
光信号の伝送を行うＰＯＮ光通信システムであって、
光送信機は、送信しようとするデータに対して、ブロック単位で、ブロック同期用の、同一ビット数の複数のサブデリミタを含むデリミタを挿入するデリミタ挿入部と、電気信号を光信号に変換して光伝送路に送り出すための光電変換部とを備え、
光受信機は、光伝送路より受信した光信号を電気信号に変換する電光変換部と、変換された電気信号に対して、前記デリミタに基づいてブロック同期をとるためのバースト用受信部とを備え、
前記バースト用受信部は、変換された電気信号のデータに含まれるサブデリミタの境界を検出するサブデリミタ検出部と、検出されたサブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータのパターンを読み取ることによってデリミタの境界を検出するデリミタ検出部と、デリミタ検出部により検出されたデリミタの境界から始まるブロック同期したデータを選択するデータ選択部とを含むものである、光通信システム。
【請求項１０】
光信号の伝送を行うＰＯＮ光通信システムにおいて実行されるブロック同期方法であって、
光伝送路より受信し、ブロック同期用の、同一ビット数の複数のサブデリミタを含むデリミタが挿入された光信号を電気信号に変換し、
変換された電気信号のデータに含まれるサブデリミタの境界を検出し、
検出されたデータからサブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータのパターンを読み取ることによってデリミタの境界を検出し、
検出されたデリミタの境界から始まるブロック同期したデータを選択する、ブロック同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムにおいて、ＰＯＮバースト用ブロック同期をとるための光受信機、光送信機、光通信システム及びブロック同期方法に関するものである。
【背景技術】
【０００２】
局側装置ＯＬＴ（Optical Line Terminal：光加入者線端局装置）と、複数の宅側装置ＯＮＵ（Optical Network Unit：光加入者線終端装置）との間を、光データ通信ネットワークを使って双方向通信するシステムがあり、特に、局側装置ＯＬＴと各宅側装置ＯＮＵとの間を、それぞれ１本の光ファイバで放射状に結ぶ（Single Star）ネットワーク構成が実用化されている。このネットワーク構成では、システム及び機器構成は簡単になるが、１つの宅側装置ＯＮＵが一本の光ファイバを占有し、宅側装置ＯＮＵ数がＮ局あれば、局側装置ＯＬＴから直接接続される光ファイバがＮ本必要となり、システムの低価格化を図るのが困難である。
【０００３】
そこで、局側装置ＯＬＴから引かれる１本の光ファイバを、複数の宅側装置ＯＮＵで共有するＰＯＮ（Passive Optical Network）通信システムが実用化されている。ＰＯＮ光通信システムは、ＦＴＴＨ（Fiber To The Home）やＦＴＴＢ（Fiber To The Building）などのＦＴＴｘに適用されてきた低価格の光加入者用アクセス方式の１つである。
ＰＯＮ光通信システムでは、特に外部からの電源供給を必要とせず入力された信号から受動的（Passive）に信号を分岐・多重する受動型光分岐器(光カプラ)を介して、一つの局側装置ＯＬＴと複数の宅側装置ＯＮＵが光伝送路で接続される。局側装置ＯＬＴとＮ局の宅側装置ＯＮＵとは、光ファイバＳＭＦ及び光カプラＯＣを介して接続された１対Ｎの伝送を基本としている。これにより、１つの局側装置ＯＬＴに対して、多くの宅側装置ＯＮＵを割り当てることができ、全体的な設備コストを抑えることができる。
【０００４】
ＰＯＮ光通信システムでは、局側装置ＯＬＴと光分岐器間の光伝送路を複数の宅側装置ＯＮＵで共有するため、宅側装置ＯＮＵから局側装置ＯＬＴに向かう方向（以下、上り方向と称する）において、各宅側装置ＯＮＵが送出する光信号の衝突回避対策が必要である。このため、局側装置ＯＬＴが時分割アクセス制御方式により各宅側装置ＯＮＵの光信号送出タイミングを制御している。
【０００５】
この時分割アクセス制御方式により、各宅側装置ＯＮＵは、各宅側装置ＯＮＵからある時間で区切られた光信号を送出する。このように各宅側装置ＯＮＵから送出される光信号を「バースト光信号」と呼ぶ。
図１３は、従来の宅側装置ＯＮＵから局側装置ＯＬＴへのＰＯＮ光通信システムを表すブロック図である。この光通信では、64B/66B符号を用いている。
【０００６】
宅側装置ＯＮＵの光送信部は、６４ビットのデータを上位レイヤーから受け、64B/66B送信部に提供する。64B/66B送信部では、６４ビットごとに２ビットの同期ヘッダ(SH)を付け、パラレル・シリアル変換部（P/S）に送る。パラレル・シリアル変換部では、パラレル信号を１ビットのシリアル信号に変換し、電気・光変換部(E/O変換)に供給する。電気・光変換部(E/O変換)から光ファイバにバースト光信号が送出される。
【０００７】
局側装置ＯＬＴの光受信部は、光ファイバから入ってきたバースト光信号を光・電気変換(O/E変換)し、シリアル・パラレル変換部(S/P)に送る。シリアル・パラレル変換部は、シリアル信号を６６ビットのパラレル信号に変換し、64B/66B受信部に送る。
64B/66B受信部では、６６ビットのパラレル信号から、同期ヘッダの位置を探し、64B/66B符号のブロック同期を行う。
【０００８】
このブロック同期の方法を、図１４を用いて説明する。図１４は、ＰＯＮの宅側装置ＯＮＵから、局側装置ＯＬＴへ伝送されるバースト光信号の先頭に付加される同期部のフレーム構成図である。
この図のように、バースト光信号の同期部は、複数のブロックで構成され、各ブロックは、２ビットの同期ヘッダ(SH)と、６４ビットのデリミタとから構成される。
【０００９】
従来の64B/66B受信部では、読み込んだデータの中から同期ヘッダの位置を検出して、64B/66B符号により符号化された伝送情報のブロック同期を確立するようにしている。
具体的には、６６ビットの信号からデリミタの境界を検出し、デリミタの境界の後にある同期ヘッダ(SH)の値（"01"又は"10"）を探し、６６ビット周期で、連続して６４回、同期ヘッダが同じ位置で検出された場合に、64B/66Bのブロック同期を確立することとしている。
【特許文献１】特開2005-184674号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、最短でもブロック同期に、デリミタの境界を検出するのに６６ビットの処理時間がかかり、それを６４回繰り返すので、６６ビットｘ６４＝４２２４ビットの処理時間がかかる。
このように64B/66Bのブロック同期に時間がかかるので、ブロック同期がとれるまでのデータを解読できない時間が増え、伝送効率が悪くなる。
【００１１】
本発明の目的は、高速でブロック同期を確立することのできる光受信機、光送信機、光通信システム及びブロック同期方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の光受信機は、光信号の伝送を行うＰＯＮ光通信システムに設置され、光伝送路より受信し、ブロック同期用の、互いに同一ビット数の複数のサブデリミタを含むデリミタが挿入された光信号を電気信号に変換する電光変換部と、変換された電気信号のデータに含まれるサブデリミタの境界を検出するサブデリミタ検出部と、検出されたサブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータのパターンを読み取ることによってデリミタの境界を検出するデリミタ検出部と、デリミタ検出部により検出されたデリミタの境界から始まるブロック同期したデータを選択するデータ選択部とを含むものである。
【００１３】
この光受信機によれば、伝送されるバースト光信号の各ブロックには、ブロック同期をとるため同一ビット数の複数（Ｎ個とする；Ｎ≧２）のサブデリミタを含むデリミタが含まれているので、ブロック同期をとるのに、まず、サブデリミタ検出部によってサブデリミタの境界を検出する。サブデリミタのビット数は、デリミタのビット数よりも少ない（基本的に１／Ｎになる）ので、バースト用受信部の回路を簡単にすることができるとともに、サブデリミタの境界の検出時間は、１ブロック分のすべてのデータに対してデリミタの境界を検出していた従来の技術よりも短くなる。
【００１４】
次に、デリミタ検出部は、検出されたサブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータを対象にして、デリミタの境界の検出を行う。この検出も、Ｎブロック分のデータを対象にして行えばよいので、バースト用受信部の回路を簡単にすることができる。
その結果、合計の検出時間は、｛サブデリミタの境界の検出時間＋デリミタの境界の検出時間｝になるが、この時間は、従来のように１ブロック分のすべてのデータに対してデリミタの境界を検出していた従来の時間よりも短くなる。
【００１５】
前記サブデリミタ検出部の具体的構成は、サブデリミタのビット数と同期ヘッダのビット数の和に相当する数の、サブデリミタのビット数のビット容量を持つサブデリミタ検出バッファを備えるものであってもよい。これにより、変換された電気信号のデータを１ビットずつずらしながら各サブデリミタ検出バッファに蓄積し、蓄積された各データのパターンを読み取ることによってサブデリミタの境界を検出することができる。
【００１６】
前記デリミタ検出部の具体的構成は、１デリミタを構成するサブデリミタの数に相当する数の、１デリミタに相当するビット数と同期ヘッダのビット数の和の容量を持つデリミタ検出バッファを備えるものであってもよい。
前記サブデリミタ検出部は、サブデリミタの所定パターンを記憶する記憶部を有し、前記サブデリミタ検出バッファに含まれるサブデリミタのパターンと前記記憶部に記憶された所定パターンとの完全一致または一部一致に基づいてサブデリミタの境界を検出するものであってもよい。一部一致でも良いこととした理由は、データ伝送エラーが現実に発生するため、サブデリミタ検出の一致判定をする場合、部分的に不一致を許容したほうが、検出漏れが発生しにくくなり、64B/66Bのブロック同期に失敗する確率を減らすことができる。
【００１７】
前記デリミタ検出部は、デリミタの所定パターンを記憶する記憶部を有し、前記デリミタ検出バッファに含まれるデリミタのパターンと前記記憶部に記憶された所定パターンとの完全一致または一部一致に基づいてデリミタの境界を検出するものであっても良い。一部一致でも良いこととした理由は、データ伝送エラーが現実に発生するため、デリミタ検出の一致判定をする場合、部分的に不一致を許容したほうが、検出漏れが発生しにくいからである。
【００１８】
本発明の光受信機は、ブロック同期用の、互いに同一ビット数の複数のサブデリミタを含むデリミタが挿入された光信号を電気信号に変換する電光変換部と、サブデリミタのビット数と同期ヘッダのビット数の和に相当する数の、１デリミタに相当するビット数と同期ヘッダのビット数との和の容量を持つデリミタ検出バッファと、サブデリミタの所定パターンを記憶する記憶部と、前記デリミタ検出バッファに含まれるデータを、１デリミタを構成するサブデリミタの数に相当する数に分割したパターンと、前記記憶部に記憶された所定パターンとの一致をそれぞれ計算する計算回路と、各計算回路の出力の論理積に基づいてデリミタの境界を検出し、検出されたデリミタの境界から始まるブロック同期したデータを選択するデータ選択部とを含むものである。
【００１９】
この構成によれば、ブロック同期をとるのに、まず、デリミタ検出バッファに含まれるデータを分割したパターンと前記記憶部に記憶された所定パターンとの一致（例えば一部一致）をそれぞれ計算する。そして、全ての計算回路がパターンの一致を出力した場合に、デリミタの境界を検出する。この構成においても、デリミタに含まれる互いに同一ビット数のサブデリミタのビット数は、デリミタのビット数よりも少ない（基本的に１／Ｎになる）ので、デリミタ検出バッファのビット容量が少なくて済む。したがって、バースト用受信部の回路を簡単にすることができる。
【００２０】
また本発明の光受信機は、変換された電気信号のデータを一時的に保持する入力データ保持部と、前記サブデリミタ検出部によって検出されたサブデリミタ境界に基づき、入力データ保持部のビット選択位置を調整し、デリミタ検出部に分配するデータ分配部をさらに備える構成であってもよい。
本発明の光送信機は、送信しようとするデータに対して、ブロック単位で、ブロック同期用の、同一ビット数の複数のサブデリミタを含むデリミタを挿入するデリミタ挿入部と、電気信号を光信号に変換して光伝送路に送り出すための光電変換部とを備えるものである。
【００２１】
この光送信機は、送信しようとするデータに対して、ブロック単位で、同一ビット数の複数のサブデリミタから構成されたデリミタを挿入している。したがって、受信機では、ブロック同期をとるのに、サブデリミタの境界を検出し、次に、サブデリミタの境界、及びその境界から１サブデリミタに相当するビット数の整数倍の各位置から開始される、各１ブロック分のデータを対象にして、デリミタの境界の検出を行うことができる。その結果、ブロック検出時間は、｛サブデリミタの境界の検出時間＋デリミタの境界の検出時間｝になるが、この時間は、従来のように１ブロック分のすべてのデータに対してデリミタの境界を検出していた従来の時間よりも短くなる。したがって、受信側で、高速にブロック同期をとることができる。
【００２２】
また、本発明の光通信システムは、前記光送信機と光受信機とを用いて構成された光通信システムの発明に係るものである。
また、本発明のブロック同期方法は、前記光受信機と実質的に同一の構成を用いて行うブロック同期方法である。
【発明の効果】
【００２３】
以上のように本発明によれば、従来よりも短時間でブロック同期を確立することができ、バースト伝送の効率がアップする。また、受信側のバースト用受信部の回路構成を簡素化できる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、ＰＯＮ光通信システムの構成例を示す概略図である。
ＰＯＮ光通信システムは、局舎に備えられる局側装置ＯＬＴと複数の加入者に備えられる宅側装置ＯＮＵとが、光ファイバＳＭＦ及び光カプラＯＣを介して接続されている。
宅側装置ＯＮＵは、加入者宅内に設置されるパーソナルコンピュータなど、光ネットワークサービスを享受する端末を接続するためのネットワークインタフェースを備えている。
【００２５】
光カプラＯＣは、特に外部からの電源供給を必要とせず入力された信号から受動的に信号を分岐・多重するスターカプラで構成されている。
局側装置ＯＬＴ及び光カプラＯＣ、光カプラＯＣ及び宅側装置ＯＮＵに接続されている光ファイバは、１本の光ファイバＳＭＦからなるシングルモードファイバを用いている。つまり、１台の局側装置ＯＬＴは、１台の光カプラＯＣに１本の幹線光ファイバＳＭＦを通して接続されている。そして、１台の光カプラＯＣは、Ｍ台の第２の光カプラＯＣ（Ｍは、この例では４の数）と光ファイバＳＭＦで接続している。そして、第２の光カプラＯＣは、Ｎ台（Ｎは、この例では８以下の数）の宅側装置ＯＮＵと、支線光ファイバＳＭＦで接続されている。よって、１局の局側装置ＯＬＴが送受する信号は、１＋Ｍ台の光カプラＯＣによって、最大３２台の宅側装置ＯＮＵに分配されている。なお、光カプラＯＣや宅側装置ＯＮＵの台数は例示であるにすぎない。
【００２６】
本発明の通信システムは、前記ＰＯＮ光通信システムに、１０ギガビットイーサネット（10 Gigabit Ethernet）（イーサネット（Ethernet）は、登録商標）技術を取り込み、10.3125Ｇｂｐｓのベースバンド速度で光ファイバのアクセス区間通信を実現する10ＧＥ−ＰＯＮ（Gigabit Ethernet-Passive Optical Network）方式を採用している。
10ＧＥ−ＰＯＮ方式に従えば、局側装置ＯＬＴ及び宅側装置ＯＮＵの相互の通信は、可変長なフレームを単位として行われる。フレームの構成は、論理リンク識別子を含むＧＥ−ＰＯＮヘッダと、６４バイト以上のデータからなっている。データの最大サイズは一般に１５３０バイト程度である。
【００２７】
まず、上位のネットワークから局側装置ＯＬＴに入ってくる下りフレームは、局側装置ＯＬＴにおいて所定のブリッジ処理が行われ、中継されるべき論理リンクが特定される。そして、局側装置ＯＬＴを通して、光信号として光ファイバＳＭＦに送信される。このとき、局側装置ＯＬＴは論理リンク識別子を含むＧＥ−ＰＯＮヘッダをフレームに付加している。光ファイバＳＭＦに送信させた光信号は、光カプラＯＣで分岐され、光カプラＯＣにつながる宅側装置ＯＮＵに送信されるが、当該論理リンクを構成する宅側装置ＯＮＵのみが所定の光信号を取り込み、フレームを宅内ネットワークインタフェースに中継する。
【００２８】
一方、上り光信号には、それぞれの宅側装置ＯＮＵからの上りフレームが含まれている。上り光信号は、それぞれの宅側装置ＯＮＵからの光信号どうしが互いに時間的に競合しないように送信される必要がある。そのために、局側装置ＯＬＴは、各宅側装置ＯＮＵに対して上り光信号を送信してもよい期間ウインドウ（以下、単にウインドウという）を割り当て、制御フレームとして通知する。ウインドウを割り当てられた宅側装置ＯＮＵは、その割り当てられたウインドウに上り光信号を送信する。この上り光信号を「バースト光信号」という。バースト光信号は、各宅側装置ＯＮＵから送信され、10.3125Ｇｂｐｓのベースバンド信号で発光状態を変化させた、有限時間の光信号列である。
【００２９】
したがって、各宅側装置ＯＮＵ間の上り光信号の競合は回避される。各宅側装置ＯＮＵは、あるウインドウが与えられたとき、そのウインドウに収まる限りフレームを連続して送信してよい。
そして、局側装置ＯＬＴは、各宅側装置ＯＮＵからの一連のフレーム信号を含んだバースト光信号を受信することができる。
【００３０】
なお、局側装置ＯＬＴが受信する光信号波形や光信号強度は、例えば、宅側装置ＯＮＵの発光素子の特性や、光ファイバＳＭＦの長さなどの、光伝送路の特性によって異なる。そこで、局側装置ＯＬＴは、上りバースト光信号に所定の処理を行った後、復元した有意なフレーム列を上位のネットワークに送信する。
図２は、64B/66B符号を使った、本発明の宅側装置ＯＮＵから局側装置ＯＬＴへのＰＯＮ光通信システムの構成を簡略化して表したブロック図である。宅側装置ＯＮＵは１台のみ描いている。
【００３１】
宅側装置ＯＮＵの光送信部（本発明の送信機に相当する）は、６４ビット単位のバースト光信号を上位レイヤーから受ける64B/66B送信部２を備える。64B/66B送信部２は、バースト光信号を構成する６４ビット単位のデータごとに、２ビットの同期ヘッダ(SH)を付けて６６ビットに変換し、デリミタ挿入部を介してパラレル・シリアル変換部４（P/S）に供給する。パラレル・シリアル変換部４では、パラレル信号を１ビットのシリアル信号に変換する。変換されたシリアル信号は、電気・光変換部５(E/O変換)において光信号に変換され、光ファイバに送出される。
【００３２】
局側装置ＯＬＴの光受信部（本発明の受信機に相当する）は、光ファイバから入ってきたバースト光信号を光・電気変換部６(O/E変換)によって電気信号に変換し、シリアル・パラレル変換部７(S/P)に送る。シリアル・パラレル変換部７は、シリアル信号を６６ビットのパラレル信号に変換し、バースト用64B/66B受信部８に送る。バースト用64B/66B受信部８は、６６ビットのパラレル信号から、同期ヘッダの位置を探し、64B/66B符号のブロック同期を行って、６４ビットの信号に変換し出力する。
【００３３】
このＰＯＮ光通信システムの特徴は、宅側装置ＯＮＵ光送信部の64B/66B送信部２とパラレル・シリアル変換部４の間に、デリミタ挿入部３が存在することである。デリミタ挿入部３は、上位層から受けるデリミタ挿入制御信号の値が"１"の間、６４ビットのデータ部をデリミタ(delimiter)に変更（上書き）する。デリミタ挿入制御信号については後述する。
【００３４】
このデリミタは、複数のサブデリミタから構成される。各サブデリミタの“０”,“１”パターンは所定のものであり、宅側装置ＯＮＵと局側装置ＯＬＴとの間で、サブデリミタのパターン情報について共通に認識がなされているものとする。
さらにこのＰＯＮ光通信システムの特徴は、局側装置ＯＬＴの光受信部において、バースト用64B/66B受信部８を備えることである。このバースト用64B/66B受信部８は、６４ビットのデリミタを検出することにより、高速にブロック同期を確立する。
【００３５】
図３に、宅側装置ＯＮＵから、局側装置ＯＬＴへ伝送されるバースト光信号のフレーム構成を示す。図３では、複数のバースト光信号が描かれているが、これらのバースト光信号の送信元は、同じ宅側装置ＯＮＵであることもあり、異なる宅側装置ＯＮＵであることもある。異なる宅側装置ＯＮＵから送信されたバースト光信号である場合、それぞれのバースト光信号の光強度は、光ケーブルの長さ等に応じて違いがあるが、図３では便宜上、同じ強度で描いている。
【００３６】
各バースト光信号は、バーストの先頭部にビット同期・ブロック同期のための「同期部」があり、その後に、１つ以上のイーサネットフレームが含まれる「有効フレーム部」が続く。前記デリミタ挿入制御信号は、この同期部を作るための信号であり、送信しようとするバースト光信号の先頭の、同期部に相当する時間だけ“１”の値をとり、有効フレーム部に相当する時間“０”の値をとる信号である。
【００３７】
図４(a)(b)に、バースト光信号のフォーマットを示す。図４(a)は、64B/66B符号を使った場合の有効フレーム部のフォーマットを示す。有効フレーム部は、６６ビットごとのブロックで構成され、１つのブロックは、２ビットの同期ヘッダ(SH)と、６４ビットのデータから構成されている。
図４(b)は、64B/66Bブロック符号を使った場合の同期部のフォーマットである。６４ビットのデータの代わりに、ブロック同期用のデリミタ（６４ビット）が挿入される。
【００３８】
デリミタは、複数（この例では４つ）のサブデリミタから構成される。サブデリミタのビット数は６４／４＝１６ビットとなる。
図５は、局側装置ＯＬＴのバースト用64B/66B受信部８の詳細な内部ブロック図である。
バースト用64B/66B受信部８は、入力データ保持部８１、サブデリミタ検出部８２、データ分配部８３、デリミタ検出部８４、データ選択部８５を含む。
【００３９】
入力データ保持部８１は、局側装置ＯＬＴのシリアル・パラレル変換部７から入ってくる６６ビットのパラレル信号を一時的に蓄積するメモリから構成される。
サブデリミタ検出部８２は、サブデリミタ検出範囲に相当するビット数のデータをそれぞれ蓄積するための複数のサブデリミタ検出バッファを備える。サブデリミタ検出バッファの個数は、サブデリミタの長さが１６ビットであれば、１８個（１６＋２）である。これら１８個の各サブデリミタ検出バッファを０〜１７で表記する。 
【００４０】
シリアル・パラレル変換部７から入力される６６ビットデータは、入力データ保持部８１（６６ビット）に保持される。入力データ保持部８１に記憶された６６ビットデータは、その先頭から、サブデリミタ検出範囲に相当するビット数（１６ビット）のデータがサブデリミタ検出バッファ０に蓄積され、前記サブデリミタ検出範囲を１ビットずらした同数のデータがサブデリミタ検出バッファ１に蓄積され、前記サブデリミタ検出範囲をさらに１ビットずらした同数のデータがサブデリミタ検出バッファに蓄積され、という具合に１ビットずつずれたデータが合計１８個のサブデリミタ検出バッファに記憶される。
【００４１】
なお、バーストごとに同期ヘッダの位置は任意に変化するので、入力データ保持部８１に記憶された６６ビットデータの決まった位置に同期ヘッダがある保証はない。
サブデリミタ検出部８２は、各バッファに記憶されたデータがサブデリミタのパターンと一致するかどうかチェックする。ビット伝送エラーがなければ、各サブデリミタ検出バッファに蓄積された１ビットずらしたデータのなかに、かならずサブデリミタのパターンと一致するものが存在する。ところが実際には、伝送エラーが存在するので、入力データは伝送の過程で変形を受けることがあり、サブデリミタのパターンと完全に一致するものが常に存在するとは限らない。
【００４２】
そこで、まずパターンが完全に一致するものが存在するという、ビット伝送エラーのない場合を想定した処理を以下に述べることとし、ビット伝送エラーのあることを想定した処理については、後述する。
図６は、各サブデリミタ検出バッファに記憶されたデータがサブデリミタのパターンと一致するかどうかチェックする方法を説明するための図である。図６では、入力データ保持部８１とサブデリミタ検出部８２との比較位置の関係を示している。
【００４３】
サブデリミタ検出部８２のサブデリミタ検出バッファ０は、入力データ保持部８１の０−１５ビットがサブデリミタに一致するかどうか判定する。次に、サブデリミタ検出バッファ１は、入力データ保持部８１の１−１６ビットを判定する。以後、1ビットごとにずらし、サブデリミタ検出バッファ１７は、入力データ保持部８１の１７−３２ビットを判定することになる。
【００４４】
図７は、このサブデリミタ検出部８２の詳細ブロック図である。サブデリミタ検出部８２は、サブデリミタ検出バッファＮ(N=0,1,2,...)を備え、サブデリミタの値を記憶する記憶部８２１と、１６個のビットをそれぞれ比較する比較器８２２とを備えている。比較器８２２は、１６個の全ビットが一致した場合に一致を示す信号“１”を出力し、１６個のビットの１つでも一致しなかった場合に不一致を示す信号“０”を出力する。各比較器８２２の出力信号は、すべてデコーダ８２３に入力される。デコーダ８２３は、信号“１”を出したサブデリミタ検出バッファＮのうち、最も番号の若いサブデリミタ検出バッファを特定して、そのサブデリミタ検出バッファの番号によって、サブデリミタ境界情報をデータ分配部８３に通知する。
【００４５】
判定の結果、例えば図６の太線に示すように、サブデリミタ検出バッファ１０が、サブデリミタのパターンと一致するパターンを検出したとする。サブデリミタ境界は、入力データ保持部８１の25,26間と判定される。
データ分配部８３は、サブデリミタ検出部８２からサブデリミタ境界情報の通知を受けると、そのサブデリミタ境界、及びその境界からサブデリミタのビット数の整数倍の位置で、入力データ保持部８１のデータを並べ替えて、それぞれをデリミタ検出部８４に渡す。
【００４６】
デリミタ検出部８４は、デリミタに含まれるサブデリミタの数に相当する数のデリミタ検出バッファを備える。デリミタ検出バッファの記憶容量は、１ブロック分６６ビットである。
図８は、データ分配部８３の、入力データ保持部８１に記憶されたデータの分配範囲選択処理を示す図である。データ分配部８３が入力データ保持部８１のどの範囲を各デリミタ検出バッファに分配するかを示す。
【００４７】
サブデリミタ境界が入力データ保持部８１の25,26間の場合、データ分配部８３は、入力データ保持部８１に記憶された０〜２５と２６〜６５のデータをデリミタ検出バッファ０に分配する。これらのデータはデリミタ検出バッファ０の記憶番地０〜６５に分配される。また、データ分配部８３は、サブデリミタ長（１６ビット）分、入力データ保持部８１の範囲をずらし、データ４２〜６５とデータ０〜４１をデリミタ検出バッファ１の記憶番地０〜６５に、データ５８〜６５とデータ０〜５７をデリミタ検出バッファ２の記憶番地０〜６５に、データ８〜６５と０〜７をデリミタ検出バッファ３の記憶番地０〜６５に分配する。
【００４８】
各デリミタ検出部８４は、データ分配部８３から送られてきたデータをデリミタ検出バッファに保持し、当該デリミタ検出バッファに保持されているデータが、同期フラグ（２ビット）＋所定数のデリミタ（６４ビット）のパターンに一致するかどうか判定する（６６ビットの一致比較）。
図９は、このデリミタ検出部８４のブロック図である。デリミタ検出部８４は、デリミタ検出バッファM(M=0,1,2,3)を備え、同期フラグ及びデリミタの値を記憶する記憶部８４１と、６６個のビットをそれぞれ比較する比較器８４２とを備えている。比較器８４２は、６６個の全ビットが一致した場合に一致を示す信号“１”を出力し、６６個のビットの１つでも一致しなかった場合に不一致を示す信号“０”を出力する。各比較器８４２の出力信号は、データ選択部８５に入力される。
【００４９】
図８のケースでは、デリミタ検出バッファ３に格納されているデータが、「同期フラグ＋デリミタ値」のパターンに一致する。まず同期フラグがあって、その後サブデリミタのパターンが４つ続くからである。
そこで、データ選択部８５は、パターンが一致したデリミタ検出バッファからの６４ビットを選択する。これにより、64B/66Bブロックは同期確立され、６４ビットのデータを上位層に出力する。
【００５０】
入力データ保持部８１に次の６６ビットのパラレル信号が入ってくれば、入力データ保持部８１は、蓄積するデータを次の６６ビットのパラレル信号に更新する。ブロック同期は確立しているので、データ分配部８３は、前回決定されたサブデリミタ検出バッファの番号に基づいて並び替えられた入力データ保持部８１のデータをデリミタ検出部８４に渡すだけでよい。デリミタ検出部８４は、前回検出されたデリミタ検出バッファが分かっているので、そのデータを選択し、上位層に出力する。このような手順を、１バースト光信号の受信が終わるまで繰り返し続けることができる。
【００５１】
次に、ビット伝送エラーのある場合の処理について説明する。ビット伝送エラーのために、パターンが完全に一致するものが存在しない場合がある。このため、完全一致を前提にすると、サブデリミタ、デリミタを検出することができなくなることがある。そこで、この場合サブデリミタ、デリミタが全部一致しなくても、一部一致しただけで一致したとみなす検出処理を行う。
【００５２】
図１０は、このサブデリミタ検出部８２のブロック図である。サブデリミタ検出部８２は、サブデリミタ検出バッファＮ(N=0,1,2,...,17)を備え、サブデリミタの値を記憶する記憶部８２１と、１６個のビットをそれぞれ比較し、ビットごとのＥＸＯＲ（排他的論理和）をとるＥＸＯＲ回路８２４とを備えている。ＥＸＯＲ回路８２４の各出力は、計算回路８２５に入力され、ここで１６−Ｘ（Ｘは１以上の整数）ビットが一致した場合に一致を示す信号“１”を出力し、Ｘ＋１ビット以上の不一致があった場合に不一致を示す信号“０”を出力する。ここで“Ｘ”は、一致、不一致を判断する閾値であり、Ｘの値を大きく設定するほど、サブデリミタの境界を誤検出する確率が増え、Ｘの値を小さく設定するほど、サブデリミタの境界を見逃してしまう確率が増えるので、この光通信システムを実運用してみて最適な値を探し出し、Ｘの値をこの最適な値に設定するのが好ましい。例えば、Ｘ＝４くらいが適当な値ではないかと予想している。
【００５３】
各計算回路８２５の出力信号は、すべてデコーダ８２３に入力される。デコーダ８２３は、信号“１”を出したサブデリミタ検出バッファＮのうち、最も番号の若いサブデリミタ検出バッファを特定して、そのサブデリミタ検出バッファの番号によって、サブデリミタ境界情報をデータ分配部８３に通知する。
なお、最も番号の若いサブデリミタ検出バッファを特定することに代えて、計算回路８２５でサブデリミタ検出バッファごとに一致したビット数を比較し、一致したビット数の最も多いサブデリミタ検出バッファを特定するようにしてもよい。
【００５４】
図１１は、一部一致を判断するデリミタ検出部８４のブロック図である。デリミタ検出部８４は、デリミタ検出バッファM(M=0,1,2,3)を備え、同期フラグ及びデリミタの値を記憶する記憶部８４１と、６６個のビットをそれぞれ比較し、ビットごとのＥＸＯＲ（排他的論理和）をとるＥＸＯＲ回路８４４とを備えている。ＥＸＯＲ回路８４４の各出力は、計算回路８４５に入力され、ここで６６−Ｙビットが一致した場合に一致を示す信号“１”を出力し、Ｙ＋１ビット以上の不一致があった場合に不一致を示す信号“０”を出力する。ここで“Ｙ”は、一致、不一致を判断する閾値であり、Ｙの値を大きく設定するほど、デリミタの境界を誤検出する確率が増え、Ｙの値を小さく設定するほど、デリミタの境界を見逃してしまう確率が増えるので、この光通信システムを実運用してみて最適な値を探し出し、Ｙの値をこの最適な値に設定するのが好ましい。例えば、Ｙ＝１６くらいが適当な値ではないかと予想している。
【００５５】
次に、サブデリミタ検出部と、デリミタ検出部の機能を同時に行う回路例（請求項６に対応）を、図１２を用いて説明する。
この回路は、１８個のデリミタ検出バッファＬ(Ｌ=0,1,2,...,17)を備えている。各デリミタ検出バッファＬは、それぞれ１ブロック分６６個ビットを記憶する容量を持っている。各デリミタ検出バッファＬは、１ブロック分６６ビットを１ビットずつずらしながら記憶する。
【００５６】
この回路は、各デリミタ検出バッファＬ(Ｌ=0,1,2,...,17)に対応して設けられ、サブデリミタの値を記憶する記憶部８６１と、デリミタ検出バッファＬに記憶された６６個のビットを１６個のビットに４分割し（このとき２ビットの同期フラグの比較は行わないので捨てる）、分割された１６ビットを、ビットごとに、記憶部８６１に記憶されたビットと比較し、ビットごとのＥＸＯＲ（排他的論理和）をとるＥＸＯＲ回路８６２とを備えている。ＥＸＯＲ回路８６２の各出力は、計算回路８６３に入力され、ここで１６−Ｘビットが一致した場合に一致を示す信号“１”を出力し、Ｘ＋１ビット以上の不一致があった場合に不一致を示す信号“０”を出力する。
【００５７】
そして、各計算回路８６３の出力に対して論理積をとる論理積回路８６４をさらに備えている。論理積回路８６４は、４つの計算回路８６３の出力がすべて１であるときに、データ選択部８５に、当該ブロックの境界を検出したことを示す信号を供給する。このように簡単な回路でサブデリミタ、デリミタを検出することができる。
ここで、以上に説明してきた本発明の効果を検証する。
【００５８】
数値をあげて説明すると、１ブロック＝６６ビット（そのうち同期ビットを２ビットとする）としサブデリミタの数Ｎ＝４とする。サブデリミタのビット数は、（６６−２）／４＝１６ビットとなる。サブデリミタの境界を検出するには、この１６ビットを１ビットずつずらしながら検出すればよいので１６×１８（１８は同期ビット２ビットを考慮）＝２８８個のビットをチェックすることになる。このようにして、サブデリミタの境界が検出されると、その境界から１６ビット、１６×２ビット、１６×３ビット、１６×４ビットの整数倍の各位置から、デリミタの境界を検出する。「各位置」の数は４つあり、それらの位置から６６ビット分のブロックをサーチするので、チェックするビット数は、４×６６＝２６４ビットとなる。以上のから、合計２８８＋２６４＝５５２個のビットをチェックすればよい。
【００５９】
一方、１ブロック分のすべてのデータに対してデリミタの境界を検出していた従来の技術では、６６ビットを１ビットずつずらしながら検出しなければならず、６６×６６＝４３５６個のビットをチェックしなければならない。
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の範囲内で種々の変更を施すことが可能である。 
【図面の簡単な説明】
【００６０】
【図１】制御局装置ＯＬＴと複数の端末装置ＯＮＵとの間を、光カプラを介して光ファイバで接続したＰＯＮ光通信システムの構成例を示す概略図である。
【図２】64B/66B符号を使った、宅側装置ＯＮＵから局側装置ＯＬＴへのＰＯＮ光通信システムの構成を簡略化して表したブロック図である。
【図３】宅側装置ＯＮＵから、局側装置ＯＬＴへ伝送されるバースト光信号のフレーム構成図である。
【図４】バースト光信号のフォーマットを示す図である。図４(a)は有効フレーム部のフォーマットを示し、図４(b)は同期部のフォーマットを示す。
【図５】局側装置ＯＬＴのバースト用64B/66B受信部８の詳細な内部ブロック図である。
【図６】各サブデリミタ検出バッファに記憶されたデータがサブデリミタのパターンと一致するかどうかチェックする方法を説明するための図である。
【図７】サブデリミタ検出部８２の詳細な構成を示すブロック図である。
【図８】データ分配部８３の入力データ保持部８１に記憶されたデータの分配範囲選択処理を示す図である。
【図９】デリミタ検出部８４の詳細な構成を示すブロック図である。
【図１０】サブデリミタ検出部８２の他の実施例に係る、詳細な構成を示すブロック図である。
【図１１】デリミタ検出部８４の他の実施例に係る。詳細な構成を示すブロック図である。
【図１２】サブデリミタとデリミタとを同時に検出する回路の詳細な構成を示すブロック図である。
【図１３】従来の宅側装置ＯＮＵから局側装置ＯＬＴへのＰＯＮ光通信システムを表すブロック図である。
【図１４】従来のＰＯＮの宅側装置ＯＮＵから、局側装置ＯＬＴへ伝送されるバースト光信号のフレーム構成図である。
【符号の説明】
【００６１】
２  64B/66B送信部
３  デリミタ挿入部
４  パラレル・シリアル変換部
５  電気・光変換部
６  光・電気変換部
７  シリアル・パラレル変換部
８  バースト用64B/66B受信部
８１  入力データ保持部
８２  サブデリミタ検出部
８３  データ分配部
８４  デリミタ検出部
８５  データ選択部
８２１，８４１，８６１  記憶部
８２２，８４２  比較器
８２３  デコーダ
８２４，８４４，８６２  ＥＸＯＲ回路
８２５，８４５，８６３  計算回路
８６４  論理積回路
【図１】
2008085970.tif 000003
【図２】
2008085970.tif 000004
【図３】
2008085970.tif 000005
【図４】
2008085970.tif 000006
【図５】
2008085970.tif 000007
【図６】
2008085970.tif 000008
【図７】
2008085970.tif 000009
【図８】
2008085970.tif 000010
【図９】
2008085970.tif 000011
【図１０】
2008085970.tif 000012
【図１１】
2008085970.tif 000013
【図１２】
2008085970.tif 000014
【図１３】
2008085970.tif 000015
【図１４】
2008085970.tif 000016