(57)【要約】【課題】多数配列された例えばランドに対する目視検査やプローブ検査による不良解析を行う際に、検査対象部分の位置を容易にかつ正確に特定することができ、目視検査や不良解析の作業性を向上することができる配線基板とそれを用いた半導体装置を提供する。【解決手段】ランド２２を、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されたランドを第１のランド２５、それ以外のランドを第２のランド２６とし、第１のランド２５沿いのソルダレジスト２４ａを他の領域のソルダレジスト２４ｂに比べて厚くあるいは薄くなるように形成する。【選択図】図１
2008085088.tif 000002
【特許請求の範囲】
【請求項１】
平板状の基材と、
前記基材の片面に格子状に配列されたランドと、
前記基材の他面に形成され前記ランドと電気的に接続された配線パターンと、
前記基材の両面を被覆したソルダレジストとで構成される配線基板であって、
前記ランドは、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されるランドを第１のランドとし、それ以外のランドを第２のランドとし、
前記第１のランド沿いの前記ソルダレジストと他の領域の前記ソルダレジストとで厚さを異ならせ、それらのソルダレジストにより前記第１のランドと前記第２のランドとを区分した
ことを特徴とする配線基板。
【請求項２】
平板状の基材と、
前記基材の片面に格子状に配列されたランドと、
前記基材の他面に形成され前記ランドと電気的に接続された配線パターンと、
前記基材の両面を被覆したソルダレジストとで構成される配線基板であって、
前記ランドは、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されるランドを第１のランドとし、それ以外のランドを第２のランドとし、
前記第１のランド沿いの前記ソルダレジストと他の領域の前記ソルダレジストとで色調を異ならせ、それらのソルダレジストにより前記第１のランドと前記第２のランドとを区分した
ことを特徴とする配線基板。
【請求項３】
平板状の基材と、
前記基材の片面に格子状に配列されたランドと、
前記基材の他面に形成され前記ランドと電気的に接続された配線パターンと、
前記基材の両面を被覆したソルダレジストとで構成される配線基板であって、
前記ランドは、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されるランドを第１のランドとし、それ以外のランドを第２のランドとし、
前記第１のランドと前記第２のランドとで大きさを異ならせ、それらの大きさにより前記第１のランドと前記第２のランドとを区分した
ことを特徴とする配線基板。
【請求項４】
請求項１乃至請求項３のいずれかに記載の配線基板と、
前記配線基板の前記配線パターンの面に搭載される半導体素子と、
前記配線基板と前記半導体素子とを電気的に接続する金属細線と、
前記配線基板と前記半導体素子と前記金属細線とを一体的に封止する封止材と、
前記配線基板上の前記ランドに接合された突起電極とにより構成される
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ用の配線基板とそれを用いた半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体パッケージにおいては半導体装置の高機能化および高集積化のため多端子化や端子の狭ピッチ化が進んでいるが、このような半導体パッケージの一つにＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）があげられる。ＢＧＡの端子数は２０００を越えるパッケージも存在し、ランドピッチは０．４〜１．２７ｍｍ程度である。
【０００３】
以上のようなパッケージを利用した半導体装置では、例えば電気的不良発生時の解析を行う場合に、各信号がどの端子に配置されているかを特定することは容易ではない。
この問題を解決するための従来技術１（例えば、特許文献１を参照）では、特定の端子に着色等によるマークを施すことにより他端子との識別を図っている。また、他の従来技術２（例えば、特許文献２を参照）では、例えば図１０に示すように、半導体素子３上にマトリックス配置された複数の画素２に対してその不良発生箇所を容易に特定できるように、半導体素子３上で画素配列の２方向にアドレスマーク１を付けている。
【特許文献１】特開２００３−８６７２１号公報
【特許文献２】特開平６−１１２２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような従来技術１の場合、例えば不要電磁雑音の原因となる電源雑音強度が大きいという特別な特性を持つ特定端子にはマークが付いているが、不要電磁雑音の原因となる電源雑音強度の大きい端子以外にはマークが付いておらず、このようなマークの付いていない端子は位置特定が容易ではなくそれらの解析は難しいという問題があった。
【０００５】
この問題に対して、多くの端子に小さい識別マークを付けてそれらの端子を多くの種類に識別できるようにすれば良いが、上記のように特定端子に付けられたマークは、それらの端子を半導体装置の使用者側（ユーザー側）において容易に識別してもらうことを意図しているため、多くの端子に小さい識別マークを付けることは、上記の意図に反しており端子の種類を使用者側で識別してもらうような場合には適さないという問題もあった。
【０００６】
一方、従来技術２の方法では、例えば顕微鏡を使用して拡大した像を基に不良解析検査する場合、不良発生箇所とそれに対応するアドレスマーク１の付いている場所が離れている場合には、不良発生箇所とアドレスマーク１を狭い同一視野内に入れた状態での不良発生箇所の確認ができないため、画素配列のそれぞれを容易にかつ正確に特定することができず不良発生箇所を誤認識する可能性が潜んでおり、不良解析検査の作業性が低下するという問題があった。
【０００７】
本発明は、上記従来の問題点を解決するもので、例えば狭ピッチで多端子化された半導体装置において、多数配列されたランドに対する目視検査やプローブ検査による不良解析を行う際に、検査対象部分の位置を容易にかつ正確に特定することができ、目視検査や不良解析の作業性を向上させることができる配線基板とそれを用いた半導体装置を提供する。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の請求項１に記載の配線基板は、平板状の基材と、前記基材の片面に格子状に配列されたランドと、前記基材の他面に形成され前記ランドと電気的に接続された配線パターンと、前記基材の両面を被覆したソルダレジストとで構成される配線基板であって、前記ランドは、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されるランドを第１のランドとし、それ以外のランドを第２のランドとし、前記第１のランド沿いの前記ソルダレジストと他の領域の前記ソルダレジストとで厚さを異ならせ、それらのソルダレジストにより前記第１のランドと前記第２のランドとを区分したことを特徴とする。
【０００９】
この構成によれば、前記第１のランド周囲に限って前記ソルダレジストが他の領域と比べて厚く形成されていることにより、前記ソルダレジストの濃淡に差があり、前記第１のランドと前記第２のランドの目視検査または不良解析を行う際に視認性が向上するため、前記ランドの誤認識を防止する効果が高まる。
【００１０】
また、本発明の請求項２に記載の配線基板は、平板状の基材と、前記基材の片面に格子状に配列されたランドと、前記基材の他面に形成され前記ランドと電気的に接続された配線パターンと、前記基材の両面を被覆したソルダレジストとで構成される配線基板であって、前記ランドは、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されるランドを第１のランドとし、それ以外のランドを第２のランドとし、前記第１のランド沿いの前記ソルダレジストと他の領域の前記ソルダレジストとで色調を異ならせ、それらのソルダレジストにより前記第１のランドと前記第２のランドとを区分したことを特徴とする。
【００１１】
また、本発明の請求項３に記載の配線基板は、平板状の基材と、前記基材の片面に格子状に配列されたランドと、前記基材の他面に形成され前記ランドと電気的に接続された配線パターンと、前記基材の両面を被覆したソルダレジストとで構成される配線基板であって、前記ランドは、ｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されるランドを第１のランドとし、それ以外のランドを第２のランドとし、前記第１のランドと前記第２のランドとで大きさを異ならせ、それらの大きさにより前記第１のランドと前記第２のランドとを区分したことを特徴とする。
【００１２】
これらの構成によれば、請求項１と同様、前記第１のランドまたは前記第２のランドの視認性が向上するため、前記ランドの誤認識を防止する効果が高まる。
また、本発明の請求項４に記載の半導体装置は、請求項１乃至請求項３のいずれかに記載の配線基板と、前記配線基板の前記配線パターンの面に搭載される半導体素子と、前記配線基板と前記半導体素子とを電気的に接続する金属細線と、前記配線基板と前記半導体素子と前記金属細線とを一体的に封止する封止材と、前記配線基板上の前記ランドに接合された突起電極とにより構成されることを特徴とする。
【００１３】
この構成によれば、前記突起電極の目視検査または不良解析を行う際に、前記突起電極の視認性が向上するため、不良の前記突起電極の誤認識を防止することができる。
【発明の効果】
【００１４】
以上のように本発明によれば、多数配列されたランドに対する目視検査やプローブ検査による不良解析の際に、各ランドに対して、それらの視認性が向上することにより誤認識を防止することができる。
【００１５】
また、多数配列された突起電極に対する目視検査やプローブ検査による不良解析の際に、各突起電極に対して、それらの視認性が向上することにより誤認識を防止することができる。
【００１６】
以上により、多数配列されたランドや突起電極のような端子に対する目視検査やプローブ検査による不良解析を行う際に、検査対象部分の位置を容易にかつ正確に特定することができ、目視検査や不良解析の作業性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を示す配線基板とそれを用いた半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の配線基板の構造を説明する。
【００１８】
図１は本実施の形態１の配線基板の構造例を示す平面図および断面図であり、図１（ａ）は配線基板の平面図で、図１（ｂ）は図１（ａ）の配線基板の線分ＣＤにおける断面図である。また、図２乃至図５は本実施の形態１の配線基板の他の構造例を示す平面図である。図１乃至図５において、２１は基材、２２はランド、２３は配線パターン、２４（２４ａ、２４ｂ）はソルダレジスト、２５は第１のランド、２６は第２のランド、３２はビアである。
【００１９】
この配線基板は、図１（ａ）および図１（ｂ）に示すように、基材２１を貫通するようにビア３２が形成され、基材２１の片面に格子状にランド２２が配列され、基材２１の他面に放射状に配線パターン２３が配置され、配線パターン２３からランド２２までビア３２を介して電気的に接続されている。さらに、ランド２２と配線パターン２３を開口部にして基材２１の両面にソルダレジスト２４が塗布されている。さらにランド２２はｍ行おきのランド行上およびｎ列おきのランド列上（ｍ、ｎは自然数）に配置されたランドを第１のランド２５、それ以外のランド２２を第２のランド２６とし、ソルダレジスト２４のうち第１のランド２５沿いのソルダレジスト２４ａが他の領域のソルダレジスト２４ｂに比べて厚く形成されている。図１（ａ）はｍ＝ｎ＝３の場合に、配線基板をランド２２側から見た平面図である。
【００２０】
以上のように、ソルダレジスト２４が第１のランド２５の周囲に限って他の領域と比べて厚く形成されていることにより、ソルダレジスト２４の濃淡に第１のランド２５の周囲とその他の領域で差が生じ、第１のランド２５と第２のランド２６の目視検査または不良解析を行う際に、それらの視認性が向上するため、不良の突起電極の誤認識を防止することができる。また、厚く塗布された領域のソルダレジスト２４ａにより外部ストレスからの保護力をより強化することができるという効果も得られる。
【００２１】
ここで、基材２１はガラスエポキシなどからなり、ランド２２や配線パターン２３は、基材２１の両面に貼り合わせた金属箔をエッチング加工することなどによってパターンを形成する。ビア３２を形成するには、基材２１にメカニカルドリルを用いて貫通穴を開けて、貫通穴の側面にＣｕめっきを施すなどの方法がある。ソルダレジスト２４は印刷によって塗布するのが一般的であるが、ソルダレジスト２４の厚さを第１のランド２５周囲に限ってソルダレジスト２４ａのように厚くするには、最初に一様な厚さでソルダレジスト２４を塗布して硬化した後、第１のランド２５周囲のみ再度ソルダレジスト２４を塗布して硬化させる。その後、第１のランド２５と第２のランド２６を形成する領域を開口することにより、図１（ｂ）のようなパターンを形成する。
【００２２】
また、ソルダレジスト２４のうちソルダレジスト２４ｂの厚さは一般的に１５〜５０μｍ程度であり、第１のランド２５周囲に限ってソルダレジスト２４を再度塗布すると、ソルダレジスト２４ａとソルダレジスト２４ｂとの厚さの違いも１５〜５０μｍ程度になる。ソルダレジスト２４の厚さの違いは、光学顕微鏡を用いる場合、ソルダレジスト２４のエッジ（例えば図１（ａ）のＥや図１（ｂ）のＦ）に注目すると確認しやすい。
【００２３】
隣り合うランド２２同士の間隔が狭くなると、ソルダレジスト２４ａの幅が狭くなって視認性が低下するため、実施の形態は工夫が必要になる。
例えば、図２に示すように基材２１のエッジでソルダレジスト２４ａの幅を拡大したり、図３に示すようにソルダレジスト２４ａの幅を第２のランド２５の複数行（または複数列）分の周囲の大きさにすることより、第１のランド２５または第２のランド２６の行数または列数を計数しやすくなる。図３はｍ＝ｎ＝４の場合に配線基板をランド２２側から見た平面図である。但し、ランド行１行の上に２行分の第１のランド２５が配置されており、ランド列１列の上に２列分の第１のランド２５が配置されている。
【００２４】
また、ソルダレジスト２４の再塗布領域として、図４に示すように同心状に塗布する方法や、図５のように、図１に対して限られた領域で塗布することもある。図５のような塗布方法は、突起電極との接合不良が発生しやすいランド２２が予想できる場合などでは有効である。なお、本実施の形態１を示す図面として、図１から図５のような例を示したが、本実施の形態１の要旨を逸脱しない範囲において種々変更可能である。
（実施の形態２）
本発明の実施の形態２の配線基板の構造を説明する。
【００２５】
図６は本実施の形態２の配線基板の構造例を示す平面図である。図６において、２１は基材、２２はランド、２４はソルダレジスト、２５は第１のランド、２６は第２のランド、３１はソルダレジストである。図６と図１との違いであるが、図１では第１のランド２５の周囲に限ってソルダレジスト２４ａが他の領域のソルダレジスト２４ｂと比べて厚く形成されているのに対し、図６では第１のランド２５の周囲に限ってソルダレジスト３１を塗布し、第１のランド２５の周囲以外にはソルダレジスト３１とは色調の異なるソルダレジスト２４を塗布している。
【００２６】
例えば、ソルダレジストの成分に顔料があるが、フタロシアニングリーンという顔料を用いると緑色になり、フタロシアニンブルーという顔料を用いると青色になるため、顔料の違いにより色分けが可能になり、第１のランド２５と第２のランド２６の視認性が向上する。また、同じ顔料を用いた場合でも第１のランド２５周囲に限って他の領域よりも顔料の濃度を濃くすることにより、第１のランド２５と第２のランド２６の視認性が向上する。
【００２７】
以上のように、顔料の色の違いや顔料の濃度の違いなどによって、色調の異なる複数種類のソルダレジストを用いて第１のランド２５周囲と第２のランド２６周囲とで色調の差をつけることにより、第１のランド２５と第２のランド２６の視認性を向上させることができる。
（実施の形態３）
本発明の実施の形態３の配線基板の構造を説明する。
【００２８】
図７は本実施の形態３の配線基板の構造例を示す平面図である。図７において、２１は基材、２２はランド、２４はソルダレジスト、２５は第１のランド、２６は第２のランドである。図７と図１との違いであるが、図１では第１のランド２５の周囲に限ってソルダレジスト２４ａが他の領域のソルダレジスト２４ｂと比べて厚く形成されているのに対し、図７では第１のランド２５が第２のランド２６よりもサイズが大きいということである。第１のランド２５が第２のランド２６よりもサイズが小さくてもよい。
【００２９】
以上のように、第１のランド２５と第２のランド２６とでサイズに差をつけることにより、第１のランド２５と第２のランド２６の目視検査または不良解析を行う際に視認性が向上するため、不良の第１のランド２５と第２のランド２６の誤認識を防止する効果が高まる。また、ソルダレジスト２４の厚さが一様であるため、実施の形態１の場合よりもソルダレジスト２４の塗布の手間を少なくすることができる。
（実施の形態４）
本発明の実施の形態４の半導体装置の構造を説明する。
【００３０】
図８は本実施の形態４の半導体装置の構造例を示す平面図および断面図であり、図８（ａ）は半導体装置の構造を示す断面図で、図８（ｂ）は図８（ａ）のＨ部詳細図である。図８（ａ）または図８（ｂ）において、２１は基材、２２はランド、２３は配線パターン、２４はソルダレジスト、２５は第１のランド、２６は第２のランド、２７は接着剤、２８は半導体素子、２９は素子電極、３０は金属細線、３２はビア、３３は封止材、３４は突起電極である。
【００３１】
本実施の形態４の半導体装置は、配線パターン２３からビア３２を介してランド２２まで電気的に接続されている実施の形態１の配線基板を用いて、基材２１の配線パターン２３の形成された側に接着剤２７を介して半導体素子２８が搭載されている。さらに、半導体素子２８上に設けられた素子電極２９から金属細線３０を用いて配線パターン２３まで電気的に接続され、半導体素子２８などを保護するために封止材３３を用いて封止されている。最後にランド２２上に突起電極３４を設けて所望の半導体装置が得られる。
【００３２】
以上のように、実施の形態１の配線基板を用いて半導体装置を構成することにより、突起電極３４の目視検査または不良解析を行う際に視認性が向上するため、不良の突起電極３４の誤認識を防止する効果が高まる。
【００３３】
基材２１と半導体素子２８を接続するための接着剤２７には、Ａｇを含んだポリイミド系の樹脂が多く用いられている。金属細線３０は１０〜５０μｍ径のＡｕ（金）が多く用いられ、Ａｌなどを用いた素子電極２９と配線パターン２３にワイヤーボンドされる。
【００３４】
また、実施の形態４の他の例として、図９（ａ）と図９（ｂ）に示すように、実施の形態２の配線基板を用いて半導体装置を構成したり、図９（ｃ）と図９（ｄ）と図９（ｅ）に示すように、実施の形態３の配線基板を用いて半導体装置を構成してもよい。図９（ｂ）は図９（ａ）のＩ部詳細図である。ソルダレジスト２４とソルダレジスト３１の違いは、色調の違いである。図９（ｄ）は図９（ｃ）のＪ部詳細図である。また、図９（ｅ）は図９（ｄ）に対して、第１の突起電極３５のサイズを大きくしている。
【００３５】
図９（ａ）乃至図９（ｅ）で示した例においても、突起電極３４の目視検査または不良解析を行う際に視認性が向上するため、不良の突起電極３４の誤認識を防止する効果が高まる。
【産業上の利用可能性】
【００３６】
本発明の配線基板とそれを用いた半導体装置は、突起電極の視認性を向上させることができるもので、配線基板と半導体素子を接続させた半導体装置、とくにＢＧＡやＬＧＡ（Ｌａｎｄ  Ｇｌｉｄ  Ａｒｒａｙ）やＴ−ＢＧＡ（Ｔａｐｅ−Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）として有用である。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態１の配線基板の構造例を示す平面図および断面図
【図２】同実施の形態１の配線基板の他の構造例１を示す平面図
【図３】同実施の形態１の配線基板の他の構造例２を示す平面図
【図４】同実施の形態１の配線基板の他の構造例３を示す平面図
【図５】同実施の形態１の配線基板の他の構造例４を示す平面図
【図６】本発明の実施の形態２の配線基板の構造例を示す平面図
【図７】本発明の実施の形態３の配線基板の構造例を示す平面図
【図８】本発明の実施の形態４の半導体装置の構造例を示す平面図および断面図
【図９】同実施の形態４の半導体装置の他の構造例を示す平面図および断面図
【図１０】従来例２の半導体装置の構造例を示す平面図
【符号の説明】
【００３８】
１    アドレスマーク
２    画素
３、２８    半導体素子
２１    基材
２２    ランド
２４、３１    ソルダレジスト
２５    第１のランド
２６    第２のランド
２７    接着剤
２９    素子電極
３０    金属細線
３２    ビア
３３    封止材
３４    突起電極
３５    第１の突起電極
３６    第２の突起電極
【図１】
2008085088.tif 000003
【図２】
2008085088.tif 000004
【図３】
2008085088.tif 000005
【図４】
2008085088.tif 000006
【図５】
2008085088.tif 000007
【図６】
2008085088.tif 000008
【図７】
2008085088.tif 000009
【図８】
2008085088.tif 000010
【図９】
2008085088.tif 000011
【図１０】
2008085088.tif 000012