(57)【要約】【課題】アンプ領域の浮遊容量に起因する電荷検出感度のばらつきを防止できる固体撮像素子及び固体撮像素子の製造方法を提供する。【解決手段】半導体基板１に、光電変換部と、光電変換部で生じた電荷を転送する電荷転送電極と、半導体基板１の上面に形成され、電荷を蓄積するＦＤ部８と、電荷転送電極を覆うように形成された絶縁膜とを備え、ＦＤ部８と電気的に接続されるゲート電極と、半導体基板１上に電荷転送電極とを形成する工程と、電荷転送電極を覆うように絶縁膜４を形成し、フォトリソグラフィによってＦＤ部８とゲート電極とを接続する配線６を形成する工程と、配線６の周囲近傍の絶縁膜４に開口部を形成し、該開口部に絶縁膜４より誘電率の低い低誘電膜１２を形成する。【選択図】図１
2008159883.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に、光電変換部と、前記光電変換部で生じた電荷を転送する電荷転送電極と、を備えた固体撮像素子であって、
前記半導体基板に電荷を蓄積するフローティングディフージョン部と、前記フローティングディフージョン部と電気的に接続されるゲート電極と、前記電荷転送電極を覆うように形成された絶縁膜と、前記フローティングディフージョン部と前記ゲート電極とを接続する配線とが形成され、
前記配線の周囲に、前記絶縁膜より誘電率の低い低誘電膜が形成されていることを特徴とする固体撮像素子。
【請求項２】
前記絶縁膜がＢＰＳＧで形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
半導体基板に、光電変換部と、前記光電変換部で生じた電荷を転送する電荷転送電極と、前記半導体基板の上面に形成され、電荷を蓄積するフローティングディフージョン部と、前記電荷転送電極を覆うように形成された絶縁膜とを備えた固体撮像素子の製造方法であって、
前記フローティングディフージョン部と電気的に接続されるゲート電極と、半導体基板上に前記電荷転送電極とを形成する工程と、
前記電荷転送電極を覆うように絶縁膜を形成し、前記フローティングディフージョン部と前記ゲート電極とを接続する配線を形成する工程と、
前記配線の周囲近傍の前記絶縁膜に開口部を形成し、該開口部に前記絶縁膜より誘電率の低い低誘電膜を形成する工程とを有することを特徴とする固体撮像素子の製造方法。
【請求項４】
前記配線の周囲近傍の前記絶縁膜を除去するためのマスクパターンとなるレジスト層を形成し、ドライエッチングすることで前記開口部を形成することを特徴とする請求項３に記載の固体撮像素子の製造方法。
【請求項５】
前記開口部を形成した後で、前記絶縁膜上に低誘電率材料を形成し、平坦化処理することで前記低誘電膜を形成することを特徴とする請求項３又は４に記載の固体撮像素子の製造方法。
【請求項６】
前記低誘電膜が塗布型の低誘電率材料をスピンコート塗布することで形成されていることを特徴とする請求項３から５のいずれか１つに記載の固体撮像素子の製造方法。
【請求項７】
前記絶縁膜をＢＰＳＧで形成することを特徴とする請求項３から６のいずれか１つに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及び固体撮像素子の製造方法に関し、特にアンプ領域における静電容量を低減させる固体撮像素子及び撮像素子の製造方法に関する。
【背景技術】
【０００２】
ＣＣＤ型の固体撮像素子は、受光面に縦横に配置したフォトダイオードからなる複数の光電変換素子と、各光電変換素子の垂直方向に対応して配置される垂直転送電極と、垂直転送電極の終端に配置される水平転送電極と、水平転送電極の終端に配置され、水平転送電極からの転送電荷を電圧信号に変換して出力する信号出力部とを備えている。
【０００３】
信号出力部の構成としては、例えば特許文献１に記載されているようなＦＤＡ（Floating Diffusion Amplyfier）タイプのものが広く採用されている。これは、水平転送電極からの信号電荷を蓄積してそれに対応した電位となり、その後リセットされて所定のリセット電位になる動作を一定の周期で繰り返すフローティングディフュージョン（ＦＤ）部と、そのリセットを行うリセットトランジスタと、ＦＤ部の電位変化に応じた信号を増幅して出力する出力回路とからなるのが通常である。出力回路は、一般に複数段（２段又は３段）のソースフォロワ回路により構成されている。
【０００４】
図８は、従来の固体撮像素子のアンプ領域の構成を示す概略断面図である。半導体基板１０１の表面にＦＤ部１０８が形成され、半導体基板１０１の上面にはゲート絶縁膜１０２を介してリセットゲートなどの電極１０３が形成されている。電極１０３の上面は絶縁膜１０４で覆われ、ＦＤ部１０８の上部に設けられた開口に金属配線１０６が形成され、ＦＤ部１０８と電極１０３とが電気的に接続された構成となる。
【０００５】
【特許文献１】特開平７−５８３１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図８に示す構成では、電極１０３と金属配線１０６とが絶縁膜１０４を間隙Ｃに挟んだ状態で電極となり、キャパシタとして作用し、静電容量により電荷を蓄積させてしまうといった現象が生じる。すると、配線容量が増大して電荷検出感度が低下するという問題が生じる。また、電極１０３及び金属配線１０６の面積や間隔のばらつきに起因して、浮遊容量が変化し、電荷検出感度に影響を及ぼしてしまうことで固体撮像素子の感度特性に変動が生じてしまうといった問題があった。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、アンプ領域の浮遊容量に起因する配線容量を低減し、電荷電圧変換効率を高めることができる固体撮像素子及び固体撮像素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の上記目的は、半導体基板に、光電変換部と、前記光電変換部で生じた電荷を転送する電荷転送電極と、を備えた固体撮像素子であって、前記半導体基板に電荷を蓄積するフローティングディフージョン部と、前記フローティングディフージョン部と電気的に接続されるゲート電極と、前記電荷転送電極を覆うように形成された絶縁膜と、前記フローティングディフージョン部と前記ゲート電極とを接続する配線とが形成され、前記配線の周囲に、前記絶縁膜より誘電率の低い低誘電膜が形成されていることを特徴とする固体撮像素子によって達成される。
【０００９】
また、本発明の上記目的は、半導体基板に、光電変換部と、前記光電変換部で生じた電荷を転送する電荷転送電極と、前記半導体基板の上面に形成され、電荷を蓄積するフローティングディフージョン部と、前記電荷転送電極を覆うように形成された絶縁膜とを備えた固体撮像素子の製造方法であって、前記フローティングディフージョン部と電気的に接続されるゲート電極と、半導体基板上に前記電荷転送電極とを形成する工程と、前記電荷転送電極を覆うように絶縁膜を形成し、前記フローティングディフージョン部と前記ゲート電極とを接続する配線を形成する工程と、前記配線の周囲近傍の前記絶縁膜に開口部を形成し、該開口部に前記絶縁膜より誘電率の低い低誘電膜を形成する工程とを有することを特徴とする固体撮像素子の製造方法によって達成される。
【００１０】
本発明によれば、フローティングディフュージョン部と接続された配線の周囲に、電荷転送電極を覆う絶縁膜より低い誘電率の低誘電膜が形成されている。すると、配線と電荷転送電極との間の静電容量を、低誘電膜を形成したことで低減させることができる。このため、電荷検出感度を上げることができる。また、アンプ領域の電荷検出感度のばらつきを防止できる。
【発明の効果】
【００１１】
本発明によれば、アンプ領域の浮遊容量に起因する配線容量を低減し、電荷電圧変換効率を高めることができる固体撮像素子及び固体撮像素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる固体撮像素子のアンプ領域の構成を示す概略構成図である。図２は、アンプ領域を上面を示す平面図である。
固体撮像素子は、シリコンなどからなる半導体基板１を有しており、半導体基板１の受光面側に撮像領域が設けられ、撮像領域には図示しないフォトダイオードなどの複数の光電変換部が設けられている。複数の光電変換部は、撮像領域において垂直方向及び水平方向に配列されている。半導体基板１には、光電変換部に生じた電荷を垂直に転送する垂直転送電極と、電荷を水平に転送する水平転送電極とが設けられている。以下、垂直転送電極及び水平転送電極を転送電極ともいう。
【００１３】
半導体基板１の上面には、例えばＮ+の不純物イオンをドーピングすることで形成されるフローティングディフージョン部（ＦＤ部）８が形成されている。ＦＤ部８は、水平転送電極を構成する転送電極段のうち転送方向に対して最終の段に形成された転送電極に隣接するように形成され、駆動時には水平転送電極から転送された信号電荷を電圧に変えるキャパシタとして機能するものである。そして、ＦＤ部８によって変換された電圧が出力配線部に出力される。
【００１４】
半導体基板１の上面には、ゲート絶縁膜２を介してポリシリコンなどからなる転送電極やゲート電極などの電極３が形成されている。ゲート絶縁膜２は、例えば、酸化膜に窒化膜と酸化膜とを順に積層した、所謂、ＯＮＯ膜構造を有している。ゲート絶縁膜２において、ＦＤ部８の上方にコンタクトホールが形成されている。
【００１５】
なお、本発明の固体撮像素子は、電荷転送電極が単層に形成された電極３からなる構成としてもよく、電極３の上に電極間絶縁膜を介して第２の電極を積層してなる２層構造としてもよい。
【００１６】
図１に示すように、ＦＤ部８とゲート電極などの電極３とが配線６によって電気的に接続されている。
【００１７】
電極３は、ＢＰＳＧ（Boro-phospho silicate glass）などの絶縁膜４によって覆われている。
【００１８】
本実施形態では、図１及び図２に示すように、配線６の周囲に低誘電膜１２が形成されている。低誘電膜１２は、絶縁膜４よりも低い誘電率の材料が使用され、少なくとも一部が配線６と接触するように形成されている。低誘電膜１２は、配線６と電極３との間、または配線６とリセットゲート１４との間に位置するように形成されている。
【００１９】
本実施形態の固体撮像素子は、ＦＤ部８と接続された配線６の周囲に、電荷転送電極などの電極３を覆う絶縁膜４より低い誘電率の低誘電膜１２が形成されている。すると、電荷転送時における配線６と電荷転送電極やリセットゲート１４との間の静電容量を、誘電率の低い低誘電膜１２を形成したことで低減させることができる。また、配線６及び電荷転送電極などの面積や間隔の違いによるばらつきに起因して発生する浮遊容量のばらつきを抑制することができ、アンプ領域の電荷検出感度のばらつきを防止できる。
【００２０】
次に、本実施形態の固体撮像素子の製造方法の手順を説明する。
最初に、図３（ａ）に示すように、半導体基板１のアンプ領域における表面にＮ+型の不純物イオンをドーピングすることで、ＦＤ部８を形成する。また、半導体基板１の撮像領域にフォトダイオードなどの光電変換部や、転送チャンネルをイオン注入によって形成する。
【００２１】
半導体基板１上に、ＣＶＤなどによってゲート絶縁膜２を形成した後、ゲート絶縁膜２上にポリシリコン層を形成し、フォトリソグラフィ工程によって所定のマスクでパターニングすることで電荷転送電極やゲート電極などの電極３を形成する。
【００２２】
電極３を形成した後、該電極３上にＢＰＳＧからなる絶縁膜４を形成する。絶縁膜４を形成した後、図３（ｂ）に示すように、レジスト層Ｒ１を所定のパターンで形成し、ＣＤＥ（ケミカルドライエッチング）を行う。ＣＤＥにより、レジスト層Ｒ１を形成していない部位の絶縁膜４が上面が凹状に窪むようにラウンド形状となって除去される（図３（ｃ））。このとき、エッチングで除去される絶縁膜４の部位が、ＦＤ８の略上方に位置する。
【００２３】
次に、図４（ａ）に示すように、ＣＤＥで使用した同じレジスト層Ｒ１をマスクとして用いて、ドライエッチング（ＲＩＥ）を行い、ＣＤＥで形成されたラウンド状の凹部の一部に、より小径のコンタクトホールを開口し、半導体基板１のＦＤ部８の上面の少なくとも一部をコンタクトホール内において露呈させる。図４（ｂ）に示すように、ドライエッチングを行った後、アッシング行い、レジスト層Ｒ１を剥離する。
【００２４】
図５（ａ）に示すように、絶縁膜４上に配線６となる材料膜をスパッターやＣＶＤなどによって成膜する。このとき、コンタクトホール内に材料膜が埋め込まれる。そして、図５（ｂ）に示すように、材料膜上にコンタクトホール及びその近傍を含む領域にレジスト層Ｒ２を形成したマスクパターンを、フォトリソグラフィによって形成し、その他の領域に形成された材料膜を除去することで、配線６を形成する。配線６を形成した後、レジスト層Ｒ２をアッシングによって剥離させる。
【００２５】
図６（ａ）に示すように、配線部６及び絶縁膜４の上面における、配線６の周囲を除く領域、フォトリソグラフィを用いてマスクとなるレジスト層Ｒ３を形成する。レジスト層Ｒ３を形成した後、図６（ｂ）に示すように、絶縁膜４をドライエッチング（ＲＩＥ）によって除去する。こうすることで、レジスト層Ｒ３で覆われていない領域の絶縁膜４が除去されることで、配線６の周囲に開口部が形成される。その後、レジスト層Ｒ３をアッシングによって剥離する（図７（ａ））。
【００２６】
次に、図７（ｂ）に示すように、低絶縁膜１２を構成する低誘電率材料をＣＶＤによって成膜する。または、低絶縁膜１２をスピンコートなどの塗布方式によって形成することができる。そして、低絶縁膜１２にエッチバック用のレジスト層を形成し、所望の厚さになるように等速ＲＩＥを行うことで平坦化処理する。こうすることで、図１に示すようなアンプ領域を有する固体撮像素子を得ることができる。低誘電膜１２が塗布型の低誘電率材料をスピンコート塗布することで形成されている場合には、エッチバックによる平坦化処理を行う必要がないため、製造プロセスを短縮することができる。
【００２７】
本実施形態において低絶縁膜１２を構成する低誘電率材料としては、例えば、フッ素化樹脂等ＳｉＯＦやＳｉＯＣ、有機ポリマーのＳｉＬＫ、ＦＬＡＲＥやポーラスシリカなどを用いることができる。なお、本発明において絶縁膜４として用いられるＢＰＳＧの誘電率は、４．０であり、低絶縁膜１２の誘電率は、１．５〜３．８である。
【００２８】
なお、本発明にかかる固体撮像素子の製造手順は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、低絶縁膜１２のエッチバックは、行わず省略してもよい。
また、低絶縁膜１２を形成する開口部を開口する際に、同時に配線６の整形を行ってもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明にかかる固体撮像素子のアンプ領域を示す概略断面図である。
【図２】固体撮像素子のアンプ領域を示す平面図である。
【図３】固体撮像素子の製造方法の手順を説明する断面図である。
【図４】固体撮像素子の製造方法の手順を説明する断面図である。
【図５】固体撮像素子の製造方法の手順を説明する断面図である。
【図６】固体撮像素子の製造方法の手順を説明する断面図である。
【図７】固体撮像素子の製造方法の手順を説明する断面図である。
【図８】従来の固体撮像素子のアンプ領域を示す概略断面図である。
【符号の説明】
【００３０】
１    半導体基板
３    電極
４    絶縁膜
６    配線
８    フローティングデフュージョン部（ＦＤ部）
１２  低誘電膜
【図１】
2008159883.tif 000003
【図２】
2008159883.tif 000004
【図３】
2008159883.tif 000005
【図４】
2008159883.tif 000006
【図５】
2008159883.tif 000007
【図６】
2008159883.tif 000008
【図７】
2008159883.tif 000009
【図８】
2008159883.tif 000010