(57)【要約】【課題】クロックが１クロック生成される毎に、予め定められた２以上の通信ラインにより複数のビット信号を送信する送信手段を備える通信システムにおいて、簡単な構成により、データ化けが発生することやＥＭＩが大きくことを十分に抑制する。【解決手段】１つの通信クロックで送信される複数のビット信号たる組ビット信号が複数集まってなる通信データが、予め定められたパターンを有する特定データであるのが判定された場合に、当該通信データに含まれる前記組ビット信号が前記送信手段により送信される際に、第一のクロックが分周された、第一のクロックよりも周期が長い第二のクロックを生成させるクロック制御手段を備える通信システム。【選択図】図６
2008294955.tif 000002
【特許請求の範囲】
【請求項１】
クロックを生成するクロック生成手段と、
当該クロック生成手段により生成されるクロックに同期して、当該クロック生成手段によりクロックが１クロック生成される毎に、予め定められた２以上の通信ラインにより複数のビット信号を送信する送信手段と、
前記送信手段により送信される個数のビット信号よりなる組ビット信号が複数集まってなる通信データが、予め定められたパターンを有する特定データであるか、当該特定データではない一般データであるかを判定する判定手段とを備え、
前記クロック生成手段は、第一のクロックと、当該第一のクロックが分周された第二のクロックとを生成し、
前記通信データが前記判定手段により一般データと判定された場合に、当該通信データに含まれる前記組ビット信号が前記送信手段により送信される際に、前記クロック生成手段に前記第一のクロックを生成させ、特定データと判定された場合に、当該送信に際して、前記クロック生成手段に前記第二のクロックを生成させるクロック制御手段を備える通信システム。
【請求項２】
原稿の画像を１ラインずつ読み取るスキャナと、
前記スキャナに前記画像の１ラインを読み取らせ、読み取られた当該１ラインを表すライン画像データを前記送信手段へと当該スキャナに書き込ませるスキャナ制御手段とを更に備え、
前記送信手段は、前記スキャナ制御手段が前記スキャナにライン画像データを１ライン毎に前記送信手段へと書き込ませる毎に、書き込まれた当該１ラインのライン画像データを構成する１以上の前記通信データを送信し、
前記スキャナ制御手段は、前記送信手段による第一のライン画像データの送信で前記クロック生成手段により前記第二のクロックが生成されるときに、前記送信手段により前記第一のクロックで当該第一のライン画像データの送信がされた場合における当該第一のライン画像データの送信が完了する完了予想時刻から、当該第一のライン画像データの次の第二のライン画像データの送信が前記送信手段により開始される次通信開始時刻までの通信停止期間の間にも、当該送信手段に当該第一のライン画像データの送信をさせる請求項１記載の通信システム。
【請求項３】
当該第一のライン画像データの送信が完了すると予測される現在通信完了予測時刻が、当該現在通信完了予測時刻から前記次通信開始時刻までの余裕時間が予め定められた余裕時間よりも短くなる時刻であることを判定する第二の判定手段を更に備え、
前記クロック生成手段は、前記第一および第二のクロックと共に、前記第二のクロックの周期よりも周期が短い、前記第一のクロックが分周された第三のクロックを生成し、
前記クロック制御手段は、前記第一のライン画像データに含まれる通信データが前記第一の判定手段により特定データと判定された場合に、当該通信データの前記送信手段による送信で、当該第二の判定手段による前記判定がされない場合には前記第二のクロックを、当該第二の判定手段による前記判定がされた場合には前記第三のクロックを前記クロック生成手段に生成させる請求項２記載の通信システム。
【請求項４】
前記特定データは、前記送信手段による当該特定データの送信で、１つの通信ラインで、隣り合う２つのビット信号として、互いに異なる信号値のビット信号が前記送信手段により送信されることが予め定められた回数よりも多い請求項１〜３のいずれかに記載の通信システム。
【請求項５】
前記特定データは、前記送信手段による当該特定データの送信で、１つの通信ラインに隣り合う２つのビット信号、及び、互いに隣り合う通信ラインで隣り合う２つのビット信号として、互いに異なる信号値のビット信号が前記送信手段により送信されることが予め定められた回数よりも多い請求項１〜３のいずれかに記載の通信システム。
【請求項６】
前記パターンを特定するパターン特定データが記憶された特定データ記憶手段を備え、
当該特定データ記憶手段は、記憶された当該パターン特定データが変更可能である請求項１〜５のいずれかに記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成手段により生成されるクロックに同期して、当該クロック生成手段によりクロックが１クロック生成される毎に、予め定められた２以上の個数の通信ラインにより複数のビット信号を送信する送信手段を備える通信システムに関する。
【背景技術】
【０００２】
従来より、クロックを生成するクロック生成部を有し、当該クロック生成部により生成されるクロックに同期して、当該クロック生成部によりクロックが１クロック生成される毎に、２以上の通信ラインにより複数のビット信号を送信する通信システムが用いられている。
【０００３】
特許文献１では、かかる通信システムにおいて、２以上の通信ラインに各ビット信号が同時にではなく、僅かづつずれたタイミングで送信されるようにしている。これにより、各ビット信号が互いに干渉して、データ化けが発生してしまうことや、各ビット信号が生じる電波が重なってＥＭＩ（電磁妨害：Electro Magnetic Interference）が大きくなってしまうことが抑制されている。
【特許文献１】特開２００４−１９２２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の特許文献１記載の技術では、微妙にずれたタイミングで各ビット信号を送信する必要があり、複雑な構成や、高価な構成が必要であり、簡単な構成で通信システムを構築できなかった。また、単に複数のビット信号が送信されるタイミングがずらされるだけでは、十分にデータ化け等の弊害を抑制できなかった。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、簡単な構成により、データ化けが発生することやＥＭＩが大きくなることを十分に抑制することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１記載の通信システムは、クロックを生成するクロック生成手段と、当該クロック生成手段により生成されるクロックに同期して、当該クロック生成手段によりクロックが１クロック生成される毎に、予め定められた２以上の通信ラインにより複数のビット信号を送信する送信手段と、前記送信手段により送信される個数のビット信号よりなる組ビット信号が複数集まってなる通信データが、予め定められたパターンを有する特定データであるか、当該特定データではない一般データであるかを判定する判定手段とを備え、前記クロック生成手段は、第一のクロックと、当該第一のクロックが分周された第二のクロックとを生成し、前記通信データが前記判定手段により一般データと判定された場合に、当該通信データに含まれる前記組ビット信号が前記送信手段により送信される際に、前記クロック生成手段に前記第一のクロックを生成させ、特定データと判定された場合に、当該送信に際して、前記クロック生成手段に前記第二のクロックを生成させるクロック制御手段を備える通信システムである。
【０００７】
この構成によれば、上記特定データを、たとえば、当該特定データが送信されるときに、１本の通信ラインに続けて送信される互いに隣り合うビット信号が異なる信号値となることが予め定められた回数より多くなるデータなどの、データ化けが生じたり、ＥＭＩが大きくなったりする弊害が生じ易い、予め定められたパターンを有するデータとすれば、弊害が生じるおそれが高いときに、通信データが特定データと判定される。これにより、弊害が生じるおそれが高いときにはクロックを第二のクロックにする一方で、通常時は、クロックを第一のクロックに維持して、速い通信速度が維持されるようにできる。これにより、常時、通信速度が遅くなってしまい、長い期間で見た平均の通信速度が遅くなることが回避されて、適切に、送信を行えるようにできる。
【０００８】
そして、弊害が生じるおそれが高いときには、クロックが、第一のクロックから第二のクロックに切り替えられるので、弊害が生じるおそれが高いときには、遅い通信速度で送信がされ、通信されるビット信号の周期が長くなる。これにより、ビット信号の幅が長くなるので、例え干渉が生じても、ビット信号を正しく認識し、データ化けが発生することを十分に抑制できる。また、通信速度が遅くなり、ビット信号の幅が長くなることにより、ビット信号に含まれる高周波の成分が少なくなるので、ビット信号が発生させる電波からも、高周波の成分が少なくなる。このため、例え電波が発生しても、電波に有害な高周波の成分が少なくなるようにでき、ＥＭＩを十分に小さくすることができる。
【０００９】
他方、この構成であれば、組ビット信号に含まれる各ビット信号が送信されるタイミングを微妙にズラす必要などなく、単に、第一のクロックと、第二のクロックとを切り替えるだけで、弊害を十分に抑制できる。
【００１０】
こうして、簡単な構成により、データ化けが発生することやＥＭＩが大きくなることを十分に抑制することができる。
【００１１】
パターンとは、特定データである通信データが有すると共に、一般データである通信データは有さない、通信データの特徴（性質）のことである。
【００１２】
請求項２記載の通信システムは、原稿の画像を１ラインずつ読み取るスキャナと、前記スキャナに前記画像の１ラインを読み取らせ、読み取られた当該１ラインを表すライン画像データを前記送信手段へと当該スキャナに書き込ませるスキャナ制御手段とを更に備え、前記送信手段は、前記スキャナ制御手段が前記スキャナにライン画像データを１ライン毎に前記送信手段へと書き込ませる毎に、書き込まれた当該１ラインのライン画像データを構成する１以上の前記通信データを送信し、前記スキャナ制御手段は、前記送信手段による第一のライン画像データの送信で前記クロック生成手段により前記第二のクロックが生成されるときに、前記送信手段により前記第一のクロックで当該第一のライン画像データの送信がされた場合における当該第一のライン画像データの送信が完了する完了予想時刻から、当該第一のライン画像データの次の第二のライン画像データの送信が前記送信手段により開始される次通信開始時刻までの通信停止期間の間にも、当該送信手段に当該第一のライン画像データの送信をさせる請求項１記載の通信システムである。
【００１３】
この構成によれば、第一のライン画像データの通信で第二のクロックが生成されて、通信速度が遅くなっても、完了予想時刻から次通信開始時刻までの通信停止期間の間に当該第一のライン画像データの送信がされる。これにより、通信速度が遅くなって送信時間が長くなった分だけ、現在の第一のライン画像データの次の第二のライン画像データの送信開始を遅らせることが必要になるなど、第二のライン画像データ以後の各ライン画像データの送信に悪影響が生じることがないようにでき、各ライン画像データの送信が迅速にかつ的確に終わるようにできる。
【００１４】
請求項３記載の通信システムは、当該第一のライン画像データの送信が完了すると予測される現在通信完了予測時刻が、当該現在通信完了予測時刻から前記次通信開始時刻までの余裕時間が予め定められた余裕時間よりも短くなる時刻であることを判定する第二の判定手段を更に備え、前記クロック生成手段は、前記第一および第二のクロックと共に、前記第二のクロックの周期よりも周期が短い、前記第一のクロックが分周された第三のクロックを生成し、前記クロック制御手段は、前記第一のライン画像データに含まれる通信データが前記第一の判定手段により特定データと判定された場合に、当該通信データの前記送信手段による送信で、当該第二の判定手段による前記判定がされない場合には前記第二のクロックを、当該第二の判定手段による前記判定がされた場合には前記第三のクロックを前記クロック生成手段に生成させる請求項２記載の通信システムである。
【００１５】
この構成によれば、現在通信完了予測時刻が、当該現在通信完了予測時刻から次通信開始時刻までの余裕時間が予め定められた余裕時間よりも短い時刻であることが判定される。そして、余裕時間が予め定められた余裕時間よりも短いこの判定がされると、周期が長い第二のクロックではなく、周期が短い第三のクロックが生成される。これにより、余裕時間が短いときには、通信速度が速くされて、現在の第一のライン画像データの送信が完了する時刻が遅れることを抑制できる。これにより、確実に、第一のライン画像データの送信が次通信開始時刻までに完了するようにできる。従って、確実に、第一のライン画像データの次の第二のライン画像データ以後の各ライン画像データの送信が遅れなく、迅速にされるようにできる。
【００１６】
請求項４記載の通信システムは、前記特定データは、前記送信手段による当該特定データの送信で、１つの通信ラインで、隣り合う２つのビット信号として、互いに異なる信号値のビット信号が前記送信手段により送信されることが予め定められた回数よりも多い請求項１〜３のいずれかに記載の通信システムである。
【００１７】
この構成によれば、データ化けが生じたり、ＥＭＩが大きくなる弊害が確実に生じやすいデータが通信される場合に、これに合わせて、クロックが第二のクロックや第三のクロックに的確に切り替えられるようにできる。
【００１８】
請求項５記載の通信システムは、前記特定データは、前記送信手段による当該特定データの送信で、１つの通信ラインに隣り合う２つのビット信号、及び、互いに隣り合う通信ラインで隣り合う２つのビット信号として、互いに異なる信号値のビット信号が前記送信手段により送信されることが予め定められた回数よりも多い請求項１〜３のいずれかに記載の通信システムである。
【００１９】
この構成によれば、データ化けが生じたり、ＥＭＩが大きくなる弊害が確実に生じやすいデータが通信される場合に、これに合わせて、クロックが第二のクロックや第三のクロックに的確に切り替わるようにできる。
【００２０】
請求項６記載の通信システムは、前記パターンを特定するパターン特定データが記憶された特定データ記憶手段を備え、当該特定データ記憶手段は、記憶された当該パターン特定データが変更可能である請求項１〜５のいずれかに記載の通信システムである。
【００２１】
この構成によれば、通信システムにおける、ＩＣなどの各種デバイスや、端子の配置、基盤に設けられた配線等のパタン、通信に用いられる通信ライン、通信ケーブルやハーネスなどの通信システム各部の設計や経年変化などの、通信システムの実情に合わせた的確なパターン特定データを容易に記憶させることができる。これにより、特定データを、これらの通信システムの実情に応じた、データ化けやＥＭＩが大きくなる弊害が確実に生じ易い、的確なものにさせることができる。従って、弊害が生じるおそれの大きさに合わせて精度よく的確にクロックの切り替えを行うことができる。
【発明の効果】
【００２２】
本発明によれば、簡単な構成により、データ化けが発生することやＥＭＩが大きくなることを十分に抑制することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施した形態の一例である複写機１について図面を参照しながら説明する。
【００２４】
図１は、複写機１の全体構成を示す図である。
【００２５】
複写機１は、複写対象の画像が表面に表された原稿がセットされて、セットされた原稿の表面から画像を読み取るスキャナ３と、スキャナ３に読み取られた画像の画像データに、当該画像データの印刷を複写機１が実行するのに要する画像処理を施す制御部２とを備える。
【００２６】
スキャナ３は、セットされた原稿を移動させながら移動方向に直交する方向の各ラインのライン画像を順次、読み取って、読み取ったライン画像の画像データ（以下、ラインデータ）を制御部２に送信する。
【００２７】
制御部２は、複写機１の各部の動作を制御する情報処理装置である。制御部２は、スキャナ３が当該制御部２に送信する各ラインデータを順次、受信し、それらに画像処理を施し、画像処理を施した後のラインデータから構成される画像データに基づいて複写機１にその画像データの印刷をさせる。
【００２８】
制御部２は、機能的に、第一処理部２１と、第二処理部２２と、スキャナ制御部３ｃとを備える。
【００２９】
図２は、制御部２が備える第一処理部２１と第二処理部２２との詳細な構成を示す図である。
【００３０】
スキャナ制御部３ｃは、スキャナ３の動作を制御する。スキャナ制御部３ｃは、スキャナ３に原稿の各ライン画像を順次、読み取らせる。スキャナ制御部３ｃは、読み取られたライン画像のラインデータを、当該スキャナ３に、読み取られた順序で、制御部２のＦＩＦＯバッファ２１１へと書き込ませる。スキャナ制御部３ｃは、スキャナ３にこの書き込みをさせることにより、書き込みがされるＦＩＦＯバッファ２１１に、第二処理部２２との間で当該ラインデータを通信させる。スキャナ制御部３ｃは、ＦＩＦＯバッファ２１１に書き込みをさせた順序で、各ラインデータの通信をＦＩＦＯバッファ２１１および第二処理部２２に行わせる。
【００３１】
第一処理部２１は、ＦＩＦＯバッファ（First In First Outバッファ）２１１と、マッチング処理部２１２と、ＣＬＫ生成部２１３とを備える。
【００３２】
ＦＩＦＯバッファ２１１は、スキャナから当該第一処理部２１に受信されるラインデータを一定個数、一時的に第一処理部２１内に記憶するバッファである。スキャナ３は、ラインデータをＦＩＦＯバッファ２１１に送信することにより、ＦＩＦＯバッファ２１１に送信した各ラインデータを書き込む。そして、ＦＩＦＯバッファ２１１は、マッチング処理部２１２から入力される通信クロックに合わせて、受信された各ラインデータを、受信された順序で、それぞれ、１クロック毎に複数ビットを並列に通信する多ビット通信により第二処理部２２へと送信する。
【００３３】
ＦＩＦＯバッファ２１１と、第二処理部２２との間には、かかる多ビット通信がされるデータを通信するための、並列に通信されるビット数分の複数の通信線が並行して設けられている。
【００３４】
以下、並列に通信されるビット数、すなわち、並行して設けられている通信線の本数のことを、ＦＩＦＯバッファ２１１と第二処理部２２との間の通信の多重度と呼ぶ。
【００３５】
ＣＬＫ生成部２１３は、上述した通信クロックを生成するクロック生成回路である。ＣＬＫ生成部２１３は、切替制御部４１から入力される、生成する通信クロックの周期、つまり１クロックを生成する長さを指定する周期指定信号に基づいて、この周期指定信号に応じて、生成する通信クロックの周期を変化させて、この周期指定信号により指定された周期の通信クロックを生成する。
【００３６】
ＣＬＫ生成部２１３は、当該ＣＬＫ生成部２１３がもともと初めにつくり出す原初通信クロックに対して分周を行ない、周波数を、１／２倍、および１／４倍にそれぞれ分周する、つまり、周期を２倍、および４倍にする分周器を備えている。ＣＬＫ生成部２１３は、切替制御部４１から入力される周期指定信号により指定される、１倍、２倍、４倍のうちのいずれの周期の通信クロックを生成するかの指定に基づいて、指定された周期が１倍の場合には原初通信クロックをそのままＣＬＫ生成部２１３が生成する通信クロックとし、また、２倍の場合には原初通信クロックを分周器により２倍の周期にして２倍の周期の通信クロックを生成し、４倍の場合には４倍の周期にして４倍の周期の通信クロックを生成する。
【００３７】
マッチング処理部２１２は、ＦＩＦＯバッファ２１１に格納されているラインデータに画像処理を施す。たとえば、マッチング処理部２１２は、ＦＩＦＯバッファ２１１の隣り合う２つのラインデータから、それらのラインデータに表された２ラインよりなる画像に表れたエッジを検出する処理を行う。
【００３８】
マッチング処理部２１２は、切替制御部４１を備える。
【００３９】
切替制御部４１は、ＣＬＫ生成部２１３に周期指定信号を入力することにより、指定した周期の通信クロックをＣＬＫ生成部２１３に生成させる。これにより、切替制御部４１は、ＣＬＫ生成部２１３に入力した周期指定信号の周期の通信クロックをＣＬＫ生成部２１３から取得して、取得された通信クロックをＦＩＦＯバッファ２１１に入力する。
【００４０】
切替制御部４１は、上述した周期指定信号をＣＬＫ生成部２１３に入力すると共に、ＣＬＫ生成部２１３から、入力した周期指定信号により指定した周期の通信クロックを取得し、取得された通信クロックをＦＩＦＯバッファ２１１に入力する。
【００４１】
切替制御部４１は、周期指定信号として、１倍、２倍、４倍の３つの周期から１つを指定する周期指定信号をＣＬＫ生成部２１３に入力することにより、指定した周期の通信クロックをＣＬＫ生成部２１３に生成させて、ひいては、ＦＩＦＯバッファ２１１および第二処理部２２の通信を指定したその周期で行わせる。このとき、切替制御部４１が通信の周期を指定すると、上述した多重度の本数の通信線での通信の周期が一斉に切り替わる。
【００４２】
切替制御部４１は、判定部４１Ｊを備える。
【００４３】
判定部４１Ｊは、切替制御部４１がＣＬＫ生成部２１３に１倍、２倍、４倍のうちいずれの通信クロックを生成させるかを判定する。
【００４４】
判定部４１Ｊは、パターン記憶部４１ｍを備える。パターン記憶部４１Ｊは、判定部４１Ｊが判定に用いるパターン特定データが予め記憶される。
【００４５】
他方、第二処理部２２は、ＦＩＦＯバッファ２１１から送信されるラインデータを受信して、受信されたラインデータに更に処理を施して、この処理を施した後のラインデータよりなる画像データに基づいて複写機１に印刷をさせる。
【００４６】
第二処理部２２は、他方の第一処理部２１が有するＣＬＫ生成部２１３が生成する通信クロックを取得し、ＣＬＫ生成部２１３が生成する通信クロックに基づいて、この通信クロックの１クロック毎に、上述した多重度の個数のビットずつ、ＦＩＦＯバッファ２１１からビット信号を受信する。
【００４７】
図３は、第一処理部２１と第二処理部２２との間で通信される通信信号を示すタイミングチャートである。
【００４８】
上述の通り、ＦＩＦＯバッファ２１１と第二処理部２２とは、一定の多重度の個数だけのビットずつ、並列に通信を行ない、多重度のビットの個数の通信信号を、やりとりする。図３では、かかる複数の通信信号のうちの１つを示している。
【００４９】
図３（Ａ）では、切替制御部４１が１倍の周期での通信をＦＩＦＯバッファ２１１と第二処理部２２とにさせた場合に、これらＦＩＦＯバッファ２１１と第二処理部２２とが通信する通信信号を示している。
【００５０】
図３では、横軸に時間経過をとり、各時間において、それぞれ、通信されるビット信号がデジタル信号値０を示すときには図３の凡例に示しているように白抜きの四角を、ビット信号が他方のデジタル信号値１を示すときには同じく凡例に示しているように黒で塗り潰した四角を各々示して、時系列的に連なったそれらの複数のビット信号から構成されるビット信号列である通信信号を示している。
【００５１】
そして、図３（Ａ）では、かかる通信信号を上段に示すと共に、下段に、通信クロックを示している。
【００５２】
図３（Ａ）に示すように、ＦＩＦＯバッファ２１１および第二処理部２２は、下段に示したＣＬＫ生成部２１３により生成される通信クロックがハイ信号となる度に、したがって、通信クロックの１クロックごとに、上段に示した通信信号において、デジタル信号値１または０のうちいずれかのビット信号を１つ通信する。
【００５３】
ＦＩＦＯバッファ２１１および第二処理部２２は、それぞれ自己に入力される各通信クロックに応じて、その通信クロックがロー信号からハイ信号に変わるたびに、１つのビット信号を互いの間に通信させる。
【００５４】
図３（Ａ）では、一例として、ＦＩＦＯバッファ２１１および第二処理部２２が、デジタル信号値の列「００１０１０１０１０」を示す１０個のビット信号を通信し、タイミングＴａ１以前に「００」のビット信号を、タイミングＴａ１〜Ｔａ２Ａの間に「１０１０１０１」のビット信号を、タイミングＴａ２Ａ以降に「０」のビット信号をそれぞれ通信するときの様子を示している。
【００５５】
他方、図３（Ｂ）では、切替制御部４１がＣＬＫ生成部２１３に上述した周期指定信号により、２倍の周期の通信クロックを生成させたときの通信信号を図示している。
【００５６】
このときにも、図３（Ａ）の場合と同様に、通信信号を構成する各ビット信号を、デジタル信号値０を示すビット信号は白抜きの四角により、他方のデジタル信号値１を示すビット信号は塗り潰した四角によりそれぞれ示して、横軸の各時間ごとに、ＦＩＦＯバッファ２１１と第二処理部２２との間で通信される通信信号を示している。
【００５７】
図３（Ｂ）では、切替制御部４１が、タイミングＴａ１から、上述した図３（Ａ）においてタイミングＴａ１〜Ｔａ２Ａで通信されたビット信号列、つまり「１０１０１０１」のビット信号列が通信され終わるまでの、図３（Ｂ）のタイミングＴａ１〜Ｔａ２Ｂの間、２倍の周期の通信クロックでの通信をＦＩＦＯバッファ２１１と第二処理部２２との間で行わせる場合の通信信号を示している。
【００５８】
図３（Ｂ）の下段に示すように、切替制御部４１は、タイミングＴａ１以前には、ＣＬＫ生成部２１３に１倍の周期の通信クロックを生成させているが、上述した「１０１０１０１」のビット信号が通信開始されるタイミングＴａ１で２倍の周期に変化させ、そして、この「１０１０１０１」のビット信号が通信され終わったタイミングＴａ２Ｂで、再び周期を１倍に戻している。
【００５９】
これにより、ＦＩＦＯバッファ２１１および第二処理部２２に入力される通信クロックは、タイミングＴａ１以前では１倍の周期の通信クロックとなり、タイミングＴａ１〜Ｔａ２Ｂでは２倍の周期に切り替わり、タイミングＴａ２Ｂ以降では再び１倍の周期に戻る。
【００６０】
このため、図３（Ｂ）の上段に示したように、ＦＩＦＯバッファ２１１および第二処理部２２は、かかる通信クロックに同期して、互いの間の通信をすることにより、図示するように、タイミングＴａ１以前では１倍の周期の通信信号でデジタル信号値「００」を通信し、タイミングＴａ１〜タイミングＴａ２Ｂでは、２倍の周期の通信信号により「１０１０１０１」の通信をし、その後タイミングＴａ２Ｂ以降では、１倍の周期の通信信号により「０」の通信をする。
【００６１】
これにより、ＦＩＦＯバッファ２１１および第二処理部２２は、タイミングＴａ１〜Ｔａ２Ｂでは、２倍の周期の通信信号で通信をするので、タイミングＴａ１〜Ｔａ２Ｂ以外の期間の通信速度を１倍の通信速度として、１／２倍の低速な通信速度で通信をすることとなる。
【００６２】
切替制御部４１は、このようにして、周期指定信号をＣＬＫ生成部２１３に入力することにより、ＦＩＦＯバッファ２１１および第二処理部２２がする多ビット通信の通信信号の周期を１倍と２倍との間で切り替えさせることにより、多ビット通信の通信速度をそれぞれ１倍、および１／２倍の間で切り替える。
【００６３】
切替制御部４１は、上述の２倍の周期にさせるときと同様に、４倍の周期を指定する周期指定信号をＣＬＫ生成部２１３に入力することにより、ＦＩＦＯバッファ２１１および第二処理部２２がする多ビット通信の通信信号の周期を４倍に切り替えさせ、通信速度を１／４倍にさせる。
【００６４】
切替制御部４１は、ＣＬＫ生成部２１３に入力する周期指定信号で指定する周期を、１倍、２倍、４倍の周期にすることにより、それぞれ、ＦＩＦＯバッファ２１１および第二処理部２２が行う多ビット通信の通信信号の周期を１倍、２倍、４倍に切り替えて、これにより、多ビット通信の通信速度をそれぞれ１倍、１／２倍、１／４倍に切り替える。
【００６５】
ＦＩＦＯバッファ２１１と第二処理部２２とは、先述したラインデータの通信を、ラインデータを構成する複数の単位データごとに、１つずつ単位データを多ビット通信により通信することにより行う。
【００６６】
パターン記憶部４１ｍは、単位データのパターンを特定するパターン特定データを記憶する。パターン特定データは、ビット変化回数の基準値を示すデータである。ここに、ビット変化回数とは、単位データが通信されるに際して、１本の通信ラインで、隣り合う２つのビット信号として、互いに異なる信号値のビット信号が通信される回数のことをいう。たとえば図４に示した場合のように、基準値よりもビット変化回数が多くなる単位データが、当該パターンに該当するデータ（以下、多変化データ）と特定される。ここで、互いに隣り合う２つのビット信号とは、連続した２つの通信クロックで、ある一本の通信線に通信される２つのビット信号のことをいう。パターン記憶部４１ｍは、かかるパターン特定データを記憶する。基準値は、ビット変化回数がこの基準値以下である単位データが通信される場合であれば、通信線の間での信号の干渉によりデータ化けが生じることや、大きいＥＭＩが生じてしまうといった弊害が十分に小さく抑えられるものが選ばれている。パターン記憶部４１ｍに記憶されるこの値は、このような十分に弊害が小さくなる値のうちで、最も大きい値が選ばれている。
【００６７】
判定部４１Ｊは、単位データが、かかるパターン記憶部４１ｍに記憶されたパターンに該当する単位データ、つまり多変化データであるか、該当しない単位データ（以下、少変化データ）であるかを判定する。判定部４１Ｊは、ＦＩＦＯバッファ２１１および第二処理部２２が通信する単位データをＦＩＦＯバッファ２１１から取得して、この判定を行う。
【００６８】
なお、パターン記憶部４１ｍに記憶されるパターン特定データは、単位データの逆変化回数の基準値であってもよい。逆変化回数とは、単位データが通信されるに際して、１本の通信線に隣り合う２つのビット信号、及び、互いに隣り合う通信ラインで隣り合う２つのビット信号として、互いに異なる信号値のビット信号が通信される回数のことである。記憶される基準値は、逆変化回数がこの基準値以下である単位データが通信される場合であれば、通信線の間での信号の干渉によりデータ化けが生じることや、大きいＥＭＩが生じてしまうといった弊害が十分に小さく抑えられるものが選ばれている。パターン記憶部４１ｍに記憶されるこの値は、このような値のうちで、最も大きい値が選ばれている。
【００６９】
このとき、パターン特定データにより特定されるパターンに該当する単位データは、ＦＩＦＯバッファ２１１および第二処理部２２により通信がされる際に、この基準値よりも逆変化回数が多くなる単位データである。このような、たとえば図４に示した場合のように、基準値よりも逆変化回数が多い単位データのことを、以下、多逆変化データという。
【００７０】
そして、判定部４１Ｊは、ステップＳ１ａで、単位データが、このような多逆変化データか否かを判定するものとしてもよい。
【００７１】
切替制御部４１は、判定部４１Ｊによりビット信号列が少変化データであると判定された場合、その少変化データである単位データのＦＩＦＯバッファ２１１から第二処理部２２への通信の周期を１倍にさせ、多変化データと判定された場合、その通信での周期を２倍または４倍にさせる。
【００７２】
ここで、たとえば、パターン記憶部４１ｍに記憶される基準値のビット変化回数が、６回であるものとする。
【００７３】
上述した図３（Ａ），（Ｂ）で、タイミングＴａ１〜Ｔａ２Ａおよび、タイミングＴａ１〜Ｔａ２Ｂにおいて通信される通信信号としてそれぞれ示した、「１０１０１０１」の通信信号は、いずれの隣接した２つのビット信号の間でもビット信号が変化しているので、ビット変化回数が６回である。かかる場合、図示する「１０１０１０１」の通信信号を含んだ単位データは、多変化データとなり、このため、切替制御部４１は、図３（Ａ）のタイミングＴａ１〜Ｔａ２Ａのように１倍の周期でこの単位データを通信させるのでなく、図３（Ｂ）のタイミングＴａ１〜Ｔａ２Ｂのように２倍の周期で通信をさせたり、あるいは４倍の周期で通信をさせたりする。
【００７４】
図４は、組ビット信号Ｇを示す図である。
【００７５】
ＦＩＦＯバッファ２１１と、第二処理部２２とが同時に通信させる多重度の個数のビット信号のことを、以下、組ビット信号と呼ぶ。図４では、多重度が３であるものとして、組ビット信号Ｇを示している。
【００７６】
図４の（Ａ）〜（Ｃ）は、ＦＩＦＯバッファ２１１と第二処理部２２との間に設けられた多重度の個数の通信線、つまり、第一の通信線、第二の通信線、第三の通信線を流れる通信信号をそれぞれ示したものである。
【００７７】
図４の（Ａ）〜（Ｃ）のビット信号Ｓ１，Ｓ２，Ｓ３は、それぞれ、これら互いに異なる通信線に流れる３つの通信信号に含まれるビット信号である。そして、ビット信号Ｓ１，Ｓ２，Ｓ３は、ＣＬＫ生成部２１３がある１つの通信クロックを生成したときに、同時に通信された３つのビット信号を示したものである。
【００７８】
このような同時に通信される多重度の個数のビット信号により、組ビット信号Ｇが構成される。
【００７９】
単位データは、ＦＩＦＯバッファ２１１と第二処理部２２とにより続けて、連続して通信される複数の組ビット信号Ｇによって構成される。
【００８０】
図５は、ラインデータが通信されるタイミングを示したタイミングチャートである。
【００８１】
図２を参照して説明したように、スキャナ３からＦＩＦＯバッファ２１１へ順次、通信される各ラインデータは、第一処理部２１内でマッチング処理部２１２により画像処理が施されて、画像処理が施されたＦＩＦＯバッファ２１１内の各ラインデータが順次、第二処理部２２へ送信され、そして、この送信が順次行なわれるのと同時に、送信されたラインデータが格納されていた、送信により空いたＦＩＦＯバッファ２１１の各記憶領域に、新しく、スキャナ３からＦＩＦＯバッファ２１１に受信されるラインデータが順次、記憶される。
【００８２】
そして、スキャナ制御部３ｃは、一定の時間差ごとに、スキャナ３に、原稿の表面に表された画像の各ラインのライン画像を取得させる。このため、ＦＩＦＯバッファ２１１はこの時間差でスキャナ３から、順次、ラインデータを受信し、ひいては、マッチング処理部２１２による受信された各ラインデータの画像処理、および、ＦＩＦＯバッファ２１１および第二処理部２２による各ラインデータの通信がこの時間差ごとに行なわれる。
【００８３】
図５（Ａ）のタイミングＴ１〜Ｔ２、Ｔ３〜Ｔ４、およびＴ５〜Ｔ６の期間は、それぞれ、こうして、スキャナ３による各ライン画像の読み取りの時間差ごとに、ＦＩＦＯバッファ２１１および第二処理部２２が１個のラインデータを通信する期間である。ここに１個のラインデータを通信するとは、そのラインデータに含まれる各単位データを通信することである。
【００８４】
上述した時間差は、この図５において、これらタイミングＴ１〜Ｔ２、Ｔ３〜Ｔ４、およびＴ５〜Ｔ６の各期間の間の、図示する、ラインデータの通信が行なわれない、タイミングＴ２〜Ｔ３，Ｔ４〜Ｔ５などのライン間時間Ｔの期間により示される。
【００８５】
図５（Ａ）では、通信される各ラインデータの全ての単位データが、少変化データである場合を示しており、つまり、切替制御部４１が通信で通信クロックを常時、周期１倍の通信クロックに固定させた場合を示している。
【００８６】
これに対して、図５（Ｂ）では、通信されるラインデータに含まれる単位データに、上述した多変化データが含まれている場合を示している。図５（Ｂ）では、タイミングＴ３〜Ｔ４ｘに通信されるラインデータに多変化データが含まれていて、このタイミングＴ３〜Ｔ４ｘでは、それらの多変化データが判定部４１Ｊにより多変化データと判定されることにより、切替制御部４１が、タイミングＴ３〜Ｔ４ｘのうち、それらの多変化データである単位データの通信がされるときには、通信クロックを２倍や４倍の周期にさせる。
【００８７】
このため、図５（Ａ）のタイミングＴ３〜Ｔ４で通信されるラインデータと、図５（Ｂ）のタイミングＴ３〜Ｔ４ｘで通信されるラインデータとは、サイズが同一であるにも関わらず、図５（Ａ）で通信が完了するＴ４のタイミング（以下、最短完了タイミング）よりも、図５（Ｂ）で通信が完了するＴ４ｘのタイミング（以下、通信完了タイミング）の方が遅くなる。
【００８８】
スキャナ制御部３ｃは、多変化データデータが含まれるラインデータをスキャナ３にＦＩＦＯバッファ２１へ書き込ませたときには、タイミングＴ３〜Ｔ４の期間に加えて、タイミングＴ４〜Ｔ４ｘの期間にも、ＦＩＦＯバッファ２１１および第二処理部２２に当該書き込んだラインデータの通信をさせる。
【００８９】
図６は、複写機１が行う通信処理の流れを示したフローチャートである。
【００９０】
図示する処理は、第一処理部２１および第二処理部２２が、１枚の原稿がスキャナ３により読み取られるときに行う通信処理であり、すなわち、その原稿の全てのラインデータが、順次、第一処理部２１から第二処理部２２に通信されるときに複写機１が行う処理である。
【００９１】
ステップＳｘでは、複写機１が、１つの単位データの通信を行う。
【００９２】
ステップＳ１ａでは、判定部４１Ｊが、通信を行う単位データが多変化データであるか（ステップＳ１ａ：ＹＥＳ）、少変化データであるか（ステップＳ１ａ：ＮＯ）、いずれであるかを判定する。
【００９３】
パターン記憶部４１ｍに記憶されるパターン特定データを、逆変化回数の基準値とした場合には、ステップＳ１ａにおいては、判定部４１Ｊは、単位データが、多逆変化データか（ステップＳ１ａ：ＹＥＳ）、あるいは、多逆変化データではない少逆変化データか（ステップＳ１ａ：ＮＯ）いずれであるかを判定する。
【００９４】
ステップＳ２ａでは、切替制御部４１が、先にステップＳ１ａで、単位データが多変化データではない、少変化データと判定部４１Ｊにより判定された場合に（ステップＳ１ａ：ＮＯ）、ＣＬＫ生成部２１３に生成される通信クロックの周期を１倍にする。
【００９５】
ステップＳ３では、切替制御部４１が、ステップＳ２ａ，Ｓ２ｂｎ，Ｓ２ｂｙのいずれかで、ＣＬＫ生成部２１３に通信クロックを生成させることとした１倍、２倍、または４倍の周期で、ＦＩＦＯバッファ２１１および第二処理部２２に単位データを通信させる。
【００９６】
先のステップＳ２ａでＣＬＫ生成部２１３に１倍の周期の通信クロックを生成させることとしていた場合（ステップＳ１ａ：ＮＯ）、このステップＳ３で、切替制御部４１は、ＦＩＦＯバッファ２１１および第二処理部２２に１倍の周期で単位データの通信をさせる。
【００９７】
他方、ステップＳ１ｂでは、先のステップＳ１ａで判定部４１Ｊにより、通信が行なわれる単位データが多変化データと判定された場合に（ステップＳ１ａ：ＹＥＳ）、切替制御部４１が、その単位データを通信させる周期を２倍の周期にするか、又は、４倍の周期にするかを選択する。
【００９８】
このステップＳ１ｂの処理を切替制御部４１が行うタイミングは、図５のタイミングＴ３〜Ｔ４ｘの途中などの、１つのラインデータをＦＩＦＯバッファ２１１が第二処理部２２に通信する途中のいずれかのタイミングである。
【００９９】
そこで、このステップＳ１ｂで、切替制御部４１は、現在のラインデータの通信が完了する予測完了時刻を特定する。切替制御部４１は、この予測完了時刻に基づいて、周期を２倍の周期か、４倍の周期か、いずれにするかを選択する。
【０１００】
切替制御部４１は、図５（Ａ）におけるタイミングＴ４のように、１倍の周期に周期が固定されて通信が行なわれるときの通信終了時刻、つまり先述の最短完了タイミングに基づいて、予測完了時刻を特定する。切替制御部４１は、当該ラインデータの通信を開始した時刻（例えばタイミングＴ３）に予め定められた時間を加えることによってこの最短完了タイミングを算出する。予測完了時刻は、この最短完了タイミングより後の時刻である。
【０１０１】
切替制御部４１は、このラインデータの通信で通信クロックの周期が、過去に、２倍や４倍にされたことで通信が遅れた遅れ時間だけ、最短完了タイミングより遅い時刻を、予測完了時刻と特定する。切替制御部４１は、このラインデータの通信での過去の通信の周期の履歴に基づいて、この遅れ時間を特定する。そして、切替制御部４１は、特定された遅れ時間を、最短完了タイミングに加えることで、加えられた後の時刻を、予測完了時刻と特定する。
【０１０２】
なお、切替制御部４１により特定される予測完了時刻は、上述のように、通信の周期が１倍にされたときに通信が完了する時刻である最短完了タイミング（タイミングＴ４）に対して、過去に発生した遅れの遅れ時間を加えた時刻である。一方で、遅れ時間は、将来に、このラインデータの通信が完了するとき（タイミングＴ４ｘ）までに、通信の周期が２倍や４倍にされて、通信が遅れることによって、さらに長くなる。予測完了時刻は、このような将来に生じる遅れでの遅れ時間の増加がゼロであると想定したときに予測される予測時刻である。ただし、切替制御部４１は、将来に生じるこのような遅れによる増加分を推測して、推測した増加分を加えた後の遅れ時間に基づいて予測完了時刻を特定するものとしてもよい。
【０１０３】
ステップＳ１ｂで、切替制御部４１は、特定された予測完了時刻が、次のラインデータの通信の開始時刻に対して（タイミングＴ５）、当該開始時刻よりも予め定められた適切な余裕時間分以上に早い時刻か否かを判定する。この余裕時間は、上述したライン間時間Ｔ（タイミングＴ４〜Ｔ５）よりも短い。切替制御部４１は、このステップＳ１ｂで、換言すれば、最短完了タイミング（タイミングＴ４）から予測完了時刻までの時間、つまり上述した遅れ時間が、上述したライン間時間Ｔからこの余裕時間分を引いた時間以下の時間であるか否かを判定する。
【０１０４】
予測完了時刻から次のラインデータの通信の開始時刻（タイミングＴ５）までの余裕時間が、上述した適切な余裕時間以上であれば、現在の通信がこれから更に大きく遅れても、現在の通信が、次のラインデータの通信の開始時刻（タイミングＴ５）までに終了する。
【０１０５】
ステップＳ２ｂｙでは、切替制御部４１が、先にステップＳ１ｂで予測完了時刻が次の通信の開始時刻よりも余裕時間分以上に早い時刻と判定された場合に（ステップＳ１ｂ：ＹＥＳ）、ＣＬＫ生成部２１３に４倍の周期の通信クロックを生成させて、これにより、ステップＳ３で、ＦＩＦＯバッファ２１１および第二処理部２２に単位データの通信を、４倍の周期で実行させる。
【０１０６】
他方、ステップＳ２ｂｎでは、切替制御部４１が、先にステップＳ１ｂで予測完了時刻が次の通信の開始時刻より余裕時間分未満の遅い時刻と判定された場合に（ステップＳ１ｂ：ＮＯ）、ＣＬＫ生成部２１３に２倍の周期の通信クロックを生成させて、これにより、ステップＳ３で、ＦＩＦＯバッファ２１１および第二処理部２２に２倍の周期で単位データの通信をさせる。
【０１０７】
ステップＳ４では、切替制御部４１が、１つのラインデータに含まれる全ての単位データの通信が完了したか否かを判定し、完了していない場合、つまり次に通信する単位データが残っている場合、ステップＳ１ａの処理に戻り、次の単位データの通信を複写機１に行わせる（ステップＳ４：ＮＯ）。
【０１０８】
ステップＳ５では、切替制御部４１が、１つのラインデータに含まれる全ての単位データの通信が完了した場合に（ステップＳ４：ＹＥＳ、タイミングＴ４ｘ）、そのラインデータを含んだ、１枚の画像データの全てのラインデータの通信が完了したか否かを判定する。そして、切替制御部４１は、全てのラインデータの通信が完了していない場合（ステップＳ５：ＮＯ）、過去の直近にステップＳ１ａ〜Ｓ４の処理で第一処理部２１および第二処理部２２の間で通信されたラインデータの次のラインデータとしてＦＩＦＯバッファ２１１に記憶されているラインデータを、第一処理部２１および第二処理部２２に更にステップＳ１ａ〜Ｓ４の処理をさせることにより通信させ（ステップＳ５：ＮＯ）、他方、全てのラインデータの通信が完了していれば、図６の処理を終了させる（ステップＳ５：ＹＥＳ）。
【０１０９】
ステップＳ５ｎでは、切替制御部４１が、全てのラインデータの通信が完了していないことから、１つのラインデータの通信が終了した後に（ステップＳ４：ＹＥＳ）、更にステップＳ１ａ〜Ｓ４の処理を実行させる場合に（ステップＳ５：ＮＯ）、ＦＩＦＯバッファ２１１が次のラインデータを第二処理部２２に送信可能となるまで待機し（ステップＳ５ｎ：ＮＯ）、つまり、マッチング処理部２１２がＦＩＦＯバッファ２１１に記憶された次のラインデータの画像処理を完了するまで待機する。この待機時間は、最短完了タイミング（タイミングＴ４）からラインデータの通信終了タイミング（タイミングＴ４ｘ、ステップＳ４：ＹＥＳ）までのそのラインデータの通信の最終的な遅れ時間を、ライン間時間Ｔ（タイミングＴ４〜Ｔ５）より差し引いた残りのライン間時間（タイミングＴ４ｘ〜Ｔ５）となる。
【図面の簡単な説明】
【０１１０】
【図１】複写機の全体構成を示す図である。
【図２】制御部が備える第一処理部と第二処理部との詳細な構成を示す図である。
【図３】第一処理部と第二処理部との間で通信されるビット信号を示すタイミングチャートである。
【図４】組ビット信号を示す図である。
【図５】ラインデータが通信されるタイミングを示したタイミングチャートである。
【図６】複写機が行う通信処理の流れを示したフローチャートである。
【符号の説明】
【０１１１】
Ｇ  組ビット信号（組ビット信号）
Ｓ１〜Ｓ３  組ビット信号をなすビット信号（（１クロックで送信される）複数のビット信号）
１  複写機（通信システム）
２  制御部
３  スキャナ（スキャナ）
３ｃ  スキャナ制御部（スキャナ制御手段）
２１  第一処理部
２２  第二処理部
４１  切替制御部（クロック制御手段）
４１Ｊ  判定部（（第一の）判定手段、第二の判定手段）
４１ｍ  パターン記憶部（特定データ記憶手段）
２１１  ＦＩＦＯバッファ（送信手段）
２１２  マッチング処理部
２１３  ＣＬＫ生成部（クロック生成手段）
【図１】
2008294955.tif 000003
【図２】
2008294955.tif 000004
【図３】
2008294955.tif 000005
【図４】
2008294955.tif 000006
【図５】
2008294955.tif 000007
【図６】
2008294955.tif 000008