(57)【要約】【課題】導体膜と絶縁膜を積層した電子部品のビア部分の耐性を高め、信頼性を向上させる。【解決手段】第一導体と、この表面を覆う絶縁体と、絶縁体を貫通するビアと、絶縁体の表面に配されビアを通じて第一導体と接続される第二導体とを備えた電子部品で、導電性を有しかつ第一導体と第二導体との間に介在されかつ少なくともビアの底面となる第一導体表面とビア内壁面とに亘って連続して延在してビア内において第一導体と絶縁体の界面を覆う導電性シールド膜を備えた。ビア内に充填されるように導体を配し、この導体表面とビア周囲の絶縁体表面とを覆う導電性シールド膜を設けても良い。シールド膜は、脱脂液を含む表面活性処理液、酸性薬液、アルカリ性薬液、溶剤、アルコール、めっき液及びエッチング液に対する耐性を有し、耐湿性、耐ガス透過性、耐腐食性を有する場合があり、例えばＣｒ、Ｎｉ、Ｔｉ、Ｃｕ、Ｗ、Ａｇ又はＡｌを主成分とする。【選択図】図１
2008277339.tif 000002
【特許請求の範囲】
【請求項１】
導電材料からなる第一導体と、
絶縁材料からなり前記第一導体の表面を覆う絶縁体と、
前記絶縁体を貫通するビアホールと、
導電材料からなりかつ前記絶縁体の表面に配されかつ前記ビアホールを通じて前記第一導体と電気的に接続される第二導体と、
を備えた電子部品であって、
導電性を有し、かつ、前記第一導体と前記第二導体との間に介在され、かつ、少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜
を備えたことを特徴とする電子部品。
【請求項２】
導電材料からなる第一導体と、
絶縁材料からなり前記第一導体の表面を覆う絶縁体と、
導電材料からなりかつ前記絶縁体の表面に配される第二導体と、
前記絶縁体を貫通するビアホールと、
当該ビアホール内に配されて前記第一導体と前記第二導体とを電気的に接続する接続導体と、
を備えた電子部品であって、
導電性を有し、かつ、前記第一導体と前記接続導体との間に介在され、かつ、少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜
を備えたことを特徴とする電子部品。
【請求項３】
導電材料からなる第一導体と、
絶縁材料からなり前記第一導体の表面を覆う絶縁体と、
前記絶縁体を貫通するビアホールと、
導電材料からなりかつ前記絶縁体の表面に配された第二導体と、
前記ビアホール内に充填されるように配されて前記第一導体と前記第二導体とを電気的に接続する接続導体と、
を備えた電子部品であって、
導電性を有し、かつ、前記第二導体と前記接続導体との間に介在され、かつ、前記接続導体の表面と前記ビアホール周囲の絶縁体の表面とに亘って延在して前記接続導体と前記絶縁体との界面を覆うシールド膜
を備えたことを特徴とする電子部品。
【請求項４】
導電材料からなる第一導体と、
絶縁材料からなり前記第一導体の表面を覆う絶縁体と、
導電材料からなりかつ前記絶縁体の表面に配される第二導体と、
前記絶縁体を貫通するビアホールと、
当該ビアホール内に充填して当該ビアホール内の空間を埋める充填材と、
を備えた電子部品であって、
導電性を有し、かつ、前記第一導体と前記充填材との間に介在され、かつ、少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面と前記ビアホール周囲の絶縁体の表面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜
を備えたことを特徴とする電子部品。
【請求項５】
前記第二導体は、当該電子部品の側面に備えられる側面導体の一部である
請求項１から４のいずれか一項に記載の電子部品。
【請求項６】
前記シールド膜は、当該電子部品の側面をさらに覆うように形成され、
当該シールド膜の上に前記側面導体が形成されている
請求項５に記載の電子部品。
【請求項７】
前記第二導体は、当該電子部品の天面または底面に備えられる端子電極である
請求項１から４のいずれか一項に記載の電子部品。
【請求項８】
前記シールド膜は、脱脂液を含む表面活性処理液、酸性薬液、アルカリ性薬液、溶剤およびアルコールの少なくともいずれかに対する耐性を有する膜である
請求項１から７のいずれか一項に記載の電子部品。
【請求項９】
前記シールド膜は、めっき液またはエッチング液に対する耐性を有する膜である
請求項１から８のいずれか一項に記載の電子部品。
【請求項１０】
前記シールド膜は、耐湿性、耐ガス透過性および耐腐食性を有する膜である
請求項１から９のいずれか一項に記載の電子部品。
【請求項１１】
前記シールド膜は、気相成膜法により形成した薄膜である
請求項１から１０のいずれか一項に記載の電子部品。
【請求項１２】
前記シールド膜は、Ｃｒ、Ｎｉ、Ｔｉ、Ｃｕ、Ｗ、Ａｇ、およびＡｌのうちのいずれかを主成分とする膜である
請求項１から１１のいずれか一項に記載の電子部品。
【請求項１３】
前記シールド膜は、粒径が１．０μｍ以下の導電体粒子からなる膜である
請求項１から１２のいずれか一項に記載の電子部品。
【請求項１４】
導電材料からなる第一導体を形成する第一導体形成工程と、
絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、
導電材料からなりかつ前記絶縁体の表面に配されかつ前記ビアホールを通じて前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、
少なくとも前記第一導体形成工程および絶縁体形成工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体およびビアホールが備えられるように実施し、
その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、
前記絶縁体形成工程の後でかつ前記第二導体形成工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第一導体と第二導体との間に介在されかつ少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程
を含むことを特徴とする電子部品の製造方法。
【請求項１５】
導電材料からなる第一導体を形成する第一導体形成工程と、
絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、
導電材料からなる接続導体を前記ビアホール内に配する接続導体形成工程と、
導電材料からなりかつ前記絶縁体の表面に配されかつ前記接続導体を介して前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、
少なくとも前記第一導体形成工程、絶縁体形成工程および接続導体形成工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体、ビアホールおよび接続導体が備えられるように実施し、
その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、
前記絶縁体形成工程の後でかつ前記接続導体形成工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第一導体と前記接続導体との間に介在されかつ少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程
を含むことを特徴とする電子部品の製造方法。
【請求項１６】
導電材料からなる第一導体を形成する第一導体形成工程と、
絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、
導電材料からなる接続導体を前記ビアホール内に配する接続導体形成工程と、
導電材料からなりかつ前記絶縁体の表面に配されかつ前記接続導体を介して前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、
少なくとも前記第一導体形成工程、絶縁体形成工程および接続導体形成工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体、ビアホールおよび接続導体が備えられるように実施し、
その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、
前記接続導体形成工程の後でかつ前記第二導体形成工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第二導体と前記接続導体との間に介在されかつ前記接続導体の表面と前記ビアホール周囲の絶縁体の表面とに亘って延在して前記接続導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程
を含むことを特徴とする電子部品の製造方法。
【請求項１７】
導電材料からなる第一導体を形成する第一導体形成工程と、
絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、
前記ビアホール内の空間を埋める充填材を前記ビアホール内に充填するビア充填工程と、
導電材料からなりかつ前記絶縁体の表面に配されかつ前記接続導体を介して前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、
少なくとも前記第一導体形成工程、絶縁体形成工程およびビア充填工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体、ビアホールおよび充填材が備えられるように実施し、
その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、
前記絶縁体形成工程の後でかつ前記ビア充填工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第一導体と前記充填材との間に介在されかつ少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面と前記ビアホール周囲の絶縁体の表面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程
を含むことを特徴とする電子部品の製造方法。
【請求項１８】
前記接続導体または充填材を配することにより、前記ビアホールの上面を平坦化する
請求項１５から１７のいずれか一項に記載の電子部品の製造方法。
【請求項１９】
前記接続導体または充填材をビアホール内に配した後に、当該接続導体または充填材の上面を研磨することにより当該ビアホール上面を平坦化する研磨工程をさらに含む
請求項１５から１７のいずれか一項に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品およびその製造方法に係り、特に導体膜と絶縁膜とを積層してなる電子部品において層間接続部の耐性を高めることでその信頼性を向上させる技術に関する。
【背景技術】
【０００２】
チップキャパシタやチップインダクタ、チップ抵抗器などの各種の個別部品、あるいは複数の能動・受動素子を組み合わせた様々な電子デバイスなどのチップ状電子部品（以下単に、チップと言うことがある）が今日提供されている。これらの電子部品は一般に、導電材料からなる導体膜と絶縁材料からなる絶縁膜とを重ねた積層構造を有し、チップ内にキャパシタ電極やインダクタ導体、抵抗導体、インピーダンス整合用線路など当該チップの種類に対応した様々な機能素子部を備えている。
【０００３】
またチップ内には、これら機能素子部を構成するため、あるいは機能素子部同士を電気的に接続するために多数の電気的な接続部が設けられる。例えば、上記のように絶縁膜を介して積層された導体同士を接続するには、絶縁膜を貫通するビアホールが用いられる。また、外部（実装基板等）と電気的・機械的な接続を行うには、端子電極がチップの外表面（側面や底面、天面）に設けられ、このような端子電極と上記機能素子部の接続も行われる。
【０００４】
一方、チップの外表面には、チップ内での短絡や断線、劣化、腐食を防ぎ、製造過程で使用される各種の処理液や製品として実装された後に受ける物理的な外力・ダメージ・湿気などからチップを保護するため、保護膜が備えられる。
【０００５】
また、このような電子部品を開示するものとして下記特許文献がある。
【特許文献１】特開平９‐２７０３４２号公報
【特許文献２】特開平１１‐１５４６１２号公報
【特許文献３】特開平９‐２７０３２５号公報（図７，段落００４５，００４９）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来の電子部品には、チップ内の導体同士の接続部に不具合が観察されることがあり、電子部品の信頼性を向上させる点で更なる改良の余地を残している。
【０００７】
具体的には、端子電極の下地層を形成する前後処理、例えば脱脂処理等の薬品洗浄を行った後にチップを観察すると、保護膜が剥離し、チップ内の電極が侵食・腐食を受け、あるいは保護膜と電極との界面に残渣が確認されることがある。またこのような現象は、端子電極の本体層や表面層を形成するバレルめっきの前処理洗浄や薬品めっきを行った後にも、あるいは、完成したチップをはんだ付けする際のフラックス洗浄後にも同様に観察され、かかる界面剥離・侵食・腐食・残渣等は、当該電子部品が様々なデバイスに実装され製品として経年使用されたときに当該デバイスの特性を劣化させ、耐久性を低下させる原因となるおそれがある。
【０００８】
さらに、耐湿放置・耐湿負荷・吸水リフローなどを含む信頼性評価試験においても、ＩＲ劣化やキャパシタオープン・ショート不良などの品質劣化が確認されることがあり、耐電圧試験における限界値にもバラツキが観られる。
【０００９】
また、このような化学的な負荷に起因する劣化のみならず、チップ加工段階における物理的機械的な負荷を原因とした不具合も生じ得る。具体的には、上記のような電子部品は、一般に量産性の点から１枚の基材に（多数のチップが集合した状態で）各膜を成膜積層して内部導体（機能素子部）を一括して形成し、これを切断して個々のチップに分割することにより製造されるが、個々のチップに分割する加工段階で、切断バリが発生したり、膜がダメージを受けて界面剥離を引き起こすことがある。また、各膜の成膜積層時には膜自体に内部応力が内在されており、集合状態（基材全体として連続した膜となっている状態）では抑えられていたこの内部応力が個々のチップに分割される時点で解放され、これが各チップ内で膜間剥離を引き起こす原因ともなり得る。
【００１０】
一方、前記特許文献１記載の電子部品は、このような導体同士の接続部や導体と保護膜・絶縁膜との界面部分の保護を図ることが出来るものではなく、また特許文献２に記載の電子部品も、単に最外層の絶縁膜の厚さを大きくするだけで、絶縁膜と導体との界面を格別保護できるものではない。さらに、特許文献３には、絶縁層に覆われた内部導体と外部接続端子とを電気的に接続する構造が示されているが、この構造は、貫通孔からなる電極取り出し部１６と、この貫通孔に充填された導体である取り出し電極１７とからなり、単に、取り出し電極１７を絶縁樹脂層１２の上に被せるようにしただけのものであって、各処理液や湿気を遮断する点で十分なものとは言えない。
【００１１】
したがって、本発明の目的は、導体膜と絶縁膜とを積層してなる電子部品の導体同士の接続部、特にビアホール部の耐性を高めることで当該電子部品の信頼性をより一層向上させることにある。
【課題を解決するための手段】
【００１２】
前記課題を解決し目的を達成するため、本発明に係る第一の電子部品は、導電材料からなる第一導体と、絶縁材料からなり前記第一導体の表面を覆う絶縁体と、前記絶縁体を貫通するビアホールと、導電材料からなりかつ前記絶縁体の表面に配されかつ前記ビアホールを通じて前記第一導体と電気的に接続される第二導体とを備えた電子部品であって、導電性を有し、かつ、前記第一導体と前記第二導体との間に介在され、かつ、少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を備えたものである。
【００１３】
本発明の第一の電子部品では、上記シールド膜がビアホール内において第一導体とこの表面に配した絶縁体と間の界面を覆うから、当該界面を、剥離やチップ製造工程で使用される各種の薬液（例えば脱脂液等の表面活性処理液、エッチング液、めっき液等）の浸入、あるいは湿気の浸入等から保護することが出来る。
【００１４】
シールド膜は、少なくとも、ビアホールの底面となる第一導体の表面とビアホール（絶縁体）の内壁面とに亘って連続して延在するように形成するが、さらに、絶縁体の上面（ビアホールの上端開口の周囲）も連続して覆うようにしても良い。シールド膜は導電性を有する。したがって、上記のような連続した被膜をビアホール内に形成しても、第一導体と第二導体との電気的な接続は確保することが出来る。
【００１５】
なお、上記第一導体および第二導体は、典型的には、第一導体が例えば当該電子部品の内部に配された内部導体であり、第二導体が例えば当該電子部品の外表面（側面、天面、底面等）に備えられた表面導体であるが、必ずしもこれらに限定されず、例えば第一導体が基板の一方の面に配された導体であり、第二導体が基板の他方の面に配された導体である場合や、第一導体と第二導体が共に内部導体である場合（例えば第二導体の表面に保護膜が設けられているが、この保護膜が物理的な保護機能しか有しておらず、薬液やガス等で第一導体とこの表面に配した絶縁体との界面が侵されるおそれがある場合等）なども含まれる。要は、第一導体と第二導体とは、絶縁体を間に介して当該絶縁体の両面にそれぞれ配置された導体を意味する。さらに、第一導体および第二導体は、その種類・機能を特に問わず、端子電極（外部接続端子）やその一部、配線、インダクタ導体、キャパシタ電極、インピーダンス配線、位相調整用線路、抵抗導体など様々な導体であって良い。
【００１６】
さらに、上記第二導体を当該電子部品の側面に備える表面導体（側面導体）とし、シールド膜を、ビアホール内から連続して当該電子部品の側面をさらに覆うように形成しても良い。このような構造によれば、例えばシールド膜を下地電極（通電層）として側面導体（例えば側面端子電極等）を電解めっきにより形成することが可能となり、側面導体の下地層を形成する工程を省くことが出来る。
【００１７】
上記シールド膜は、耐薬品性、特に脱脂液を含む表面活性処理液、酸性薬液、アルカリ性薬液、溶剤（例えば感光性樹脂の現像液など）およびアルコールの少なくともいずれかに対する耐性と、めっき液またはエッチング液に対する耐性のいずれか又は双方を有する材料により構成することが望ましい。また、耐湿性、耐ガス透過性および耐腐食性も同時に備える材料からなることが好ましい。特に、本発明に言う上記シールド膜は、その材質として、導体と絶縁体との界面が存在する状態以降に処理される各種の薬品および溶剤等に対して耐性があることが求められる。
【００１８】
このようなシールド膜は、具体的には、例えばＣｒ、Ｎｉ、Ｔｉ、Ｃｕ、Ｗ、ＡｇおよびＡｌのうちのいずれかを主成分とする膜とすることが出来る。これらの材料は導電性を有するから、導体と絶縁体との界面（境界部）を含め接続すべき導体の表面全体をシールド膜で覆っても、他の導体との電気的な接続を行うことが可能である。
【００１９】
シールド膜は、好ましくは気相成膜法により形成する。例えばシールド膜をスパッタによる薄膜とすれば、当該シールド膜の接合強度を高め、良好なシールド性を得ることが出来る。なお、スパッタ以外にも、他の気相成膜法（例えば蒸着法やＣＶＤ等）や無電解めっき等によってもシールド膜を形成することは可能である。また、当該シールド膜は、シールド性、密着性ならびに段差への追従性を高める点で緻密な膜により構成することが望ましい。具体的には、粒径が１．０μｍ以下、好ましくは０．５μｍ以下、さらに好ましくは０．１μｍ以下の導電体粒子からなる膜とすれば良い。
【００２０】
一方、本発明に言う上記「絶縁体」は、電子部品に備えられる各種導体間の電気的絶縁を行うため設けられる絶縁膜のほか、キャパシタを構成するため設けられる誘電体膜やインダクタを構成するために設けられる磁性膜、当該電子部品を保護するためチップ最外層に備えられる保護膜、表面を平滑にするために形成される平坦化膜、基板など上記各導体（第一導体、第二導体および接続導体）と接することとなる各種の絶縁膜を広く含む。
【００２１】
本発明に係る第二の電子部品は、導電材料からなる第一導体と、絶縁材料からなり前記第一導体の表面を覆う絶縁体と、導電材料からなりかつ前記絶縁体の表面に配される第二導体と、前記絶縁体を貫通するビアホールと、当該ビアホール内に配されて前記第一導体と前記第二導体とを電気的に接続する接続導体とを備えた電子部品であって、導電性を有し、かつ、前記第一導体と前記接続導体との間に介在され、かつ、少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を備えたものである。
【００２２】
また本発明に係る第三の電子部品は、導電材料からなる第一導体と、絶縁材料からなり前記第一導体の表面を覆う絶縁体と、前記絶縁体を貫通するビアホールと、導電材料からなりかつ前記絶縁体の表面に配された第二導体と、前記ビアホール内に充填されるように配されて前記第一導体と前記第二導体とを電気的に接続する接続導体とを備えた電子部品であって、導電性を有し、かつ、前記第二導体と前記接続導体との間に介在され、かつ、前記接続導体の表面と前記ビアホール周囲の絶縁体の表面とに亘って延在して前記接続導体と前記絶縁体との界面を覆うシールド膜を備えたものである。
【００２３】
これら第二ならびに第三の電子部品は、絶縁体を貫通するビアホールの内部がめっき金属や導電性樹脂等の導電材料で充填されているフィルドビアに好ましく適用できる構造であり、第一導体と第二導体とを電気的に接続するためビアホール内に配される接続導体と第一導体との間に介在されてビアホール底面となる第一導体の表面とビアホール内壁面とを覆うように、若しくは、接続導体と第二導体との間に介在されて接続導体の表面（上面）とその周囲（絶縁体の表面）を覆うように、シールド膜を設ける。これにより、第一導体と絶縁体との界面、若しくは、接続導体と絶縁体との界面を保護することが出来る。なお、シールド膜ならびに絶縁体に関する具体的な構成（材料等）は、上記第一の電子部品と同様である（下記第四の電子部品でも同様）。
【００２４】
また本発明に係る第四の電子部品は、導電材料からなる第一導体と、絶縁材料からなり前記第一導体の表面を覆う絶縁体と、導電材料からなりかつ前記絶縁体の表面に配される第二導体と、前記絶縁体を貫通するビアホールと、当該ビアホール内に充填して当該ビアホール内の空間を埋める充填材とを備えた電子部品であって、導電性を有し、かつ、前記第一導体と前記充填材との間に介在され、かつ、少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面と前記ビアホール周囲の絶縁体の表面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を備えた。
【００２５】
この第四の電子部品では、前記接続導体に代え、充填材をビアホール内に配する。このように充填材を配することとすれば、シールド膜を形成した後にビアホール内に空間（ビアホール上面に凹み）が生じても、当該空間を埋めてビアホール上面を平坦にすることが出来るから、以降の成膜（第二導体やさらにその上に成膜を行う場合には当該膜の形成）を良好に行うことが可能となる（前記接続導体を配する第二および第三の電子部品でも同様）。充填材は、この第四の電子部品においては、導電性を有しない（又は導電の低い）材料からなるものであっても良い。第一導体と第二導体との電気的な接続は、ビアホール周囲の絶縁体の表面にまで達するように導電性を有するシールド膜を形成することで当該シールド膜を介して行うことが出来るからである。
【００２６】
本発明の電子部品では、上記のように導体同士が接続されるビアホール部分において導体と絶縁体との界面（境界部）をシールド膜で被覆するから、導体と絶縁体との間にチップの製造工程で使用される各種の薬液が浸入することを阻止することができ、また製品として実装された後に湿気などが入り込むことを防ぐことが出来る。また当該チップが含まれる集合状態の基材に対し加工時に外力が加えられ、あるいは個品化された後のチップに外力が加わることとなっても、さらには、内在する内部応力によって導体と絶縁体の界面に応力が掛かっても、シールド膜がこれらの負荷を負担することで膜間剥離を抑え、導体と絶縁体との界面を保護することが出来る。
【００２７】
さらに本発明に係る電子部品では、上記ビアホールを、その深さｈと直径ｄとの比ｈ／ｄが１〜５の範囲内にあるように形成する場合がある。本発明によれば、ビアホール内に導電性を有するシールド膜を備え、このシールド膜はスパッタリングやＣＶＤ等の気相成膜法により形成することが可能であるから、スルーホール内に導電性ペーストを充填して層間接続を行うタイプの従来のビアホール構造と比較してビアホールのアスペクト比（ビアホールの深さｈと直径ｄとの比）ｈ／ｄを格段に大きくすることが出来る。具体的には、従来ではｈ／ｄは０．２〜２程度が限界であったのに対して、本発明によれば上記のように１〜５程度とすることが可能である。したがって、本発明はビアホールの占有面積を小さくして電子部品の小型化・高密度実装化に寄与できるという効果をも併せ持つ。
【００２８】
一方、本発明に係る第一の電子部品の製造方法は、導電材料からなる第一導体を形成する第一導体形成工程と、絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、導電材料からなりかつ前記絶縁体の表面に配されかつ前記ビアホールを通じて前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、少なくとも前記第一導体形成工程および絶縁体形成工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体およびビアホールが備えられるように実施し、その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、前記絶縁体形成工程の後でかつ前記第二導体形成工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第一導体と第二導体との間に介在されかつ少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程を含む。
【００２９】
また、本発明に係る第二の電子部品の製造方法は、導電材料からなる第一導体を形成する第一導体形成工程と、絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、導電材料からなる接続導体を前記ビアホール内に配する接続導体形成工程と、導電材料からなりかつ前記絶縁体の表面に配されかつ前記接続導体を介して前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、少なくとも前記第一導体形成工程、絶縁体形成工程および接続導体形成工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体、ビアホールおよび接続導体が備えられるように実施し、その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、前記絶縁体形成工程の後でかつ前記接続導体形成工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第一導体と前記接続導体との間に介在されかつ少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程を含む。
【００３０】
また、本発明に係る第三の電子部品の製造方法は、導電材料からなる第一導体を形成する第一導体形成工程と、絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、導電材料からなる接続導体を前記ビアホール内に配する接続導体形成工程と、導電材料からなりかつ前記絶縁体の表面に配されかつ前記接続導体を介して前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、少なくとも前記第一導体形成工程、絶縁体形成工程および接続導体形成工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体、ビアホールおよび接続導体が備えられるように実施し、その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、前記接続導体形成工程の後でかつ前記第二導体形成工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第二導体と前記接続導体との間に介在されかつ前記接続導体の表面と前記ビアホール周囲の絶縁体の表面とに亘って延在して前記接続導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程を含む。
【００３１】
さらに、本発明に係る第四の電子部品の製造方法は、導電材料からなる第一導体を形成する第一導体形成工程と、絶縁材料からなりかつ前記第一導体の表面を覆いかつビアホールを有する絶縁体を備える絶縁体形成工程と、前記ビアホール内の空間を埋める充填材を前記ビアホール内に充填するビア充填工程と、導電材料からなりかつ前記絶縁体の表面に配されかつ前記接続導体を介して前記第一導体と電気的に接続される第二導体を形成する第二導体形成工程とを備え、少なくとも前記第一導体形成工程、絶縁体形成工程およびビア充填工程を、１枚の基材中に複数の電子部品が含まれた集合状態で各電子部品に前記第一導体、絶縁体、ビアホールおよび充填材が備えられるように実施し、その後、当該基材を切断することによりチップ化して個々の電子部品とする電子部品の製造方法であって、前記絶縁体形成工程の後でかつ前記ビア充填工程の前に、前記集合状態にある前記基材中の各電子部品に対して、導電性を有しかつ前記第一導体と前記充填材との間に介在されかつ少なくとも前記ビアホールの底面となる前記第一導体の表面と前記ビアホールの内壁面と前記ビアホール周囲の絶縁体の表面とに亘って連続して延在して前記ビアホール内において前記第一導体と前記絶縁体との界面を覆うシールド膜を配するシールド膜形成工程を含む。
【００３２】
上記のような本発明の製造方法によれば、複数のチップについてシールド膜を同時に形成することで、ビアホール部の耐性に優れた信頼性の高いチップを効率良く製造することが出来る。
【００３３】
また、上記各製造方法では、接続導体または充填材を配することでビアホールの上面を平坦化するか、あるいは、接続導体または充填材をビアホール内に配した後に、当該接続導体または充填材の上面を研磨することで当該ビアホール上面を平坦化することが好ましい。接続導体と第二導体との接合性を高め、あるいは、当該ビアホール上に備えられる各種の膜（第二導体やさらにその上に必要に応じて設けられる導体膜・絶縁膜）やビアホール等を良好に形成できるようにするためである。
【００３４】
上記第二導体は、例えば外部接続用の端子電極や当該電子部品の外表面に備えられる配線その他の様々な導体であって良く、この場合、当該第二導体は上記基材を切断してチップ化する前に形成しても良いし、切断してチップ化した後（例えば上記基材の裏面に支持部材を設けることで基材を切断（切込溝を形成）しても当該支持部材によって個々のチップがばらばらにならずに配列状態を維持する状態をも含む）に形成しても良い。
【発明の効果】
【００３５】
本発明によれば、第一導体（内部導体等）と第二導体（端子電極等）との接続部の耐性を高め電子部品の信頼性をより一層向上させることが出来る。
【００３６】
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。尚、各図中、同一の符号は、同一又は相当部分を示す。
【発明を実施するための最良の形態】
【００３７】
〔第１実施形態〕
図１は、本発明の第一の実施形態に係る電子部品を模式的に示す断面図である。この図に示すように本実施形態の電子部品（チップ）は、コアとなるベース基板１の表面に平坦化膜２を設け、この上に積層した複数の導体膜３，６（内部導体／配線層）と、これらの間に介在されてこれらを絶縁する絶縁膜５（誘電体膜４を含む／絶縁層）とを備え、ベース基板１の側面１ａに外部接続用の端子電極である側面端子（第二導体）１０を有するものである。また、チップの最外表面には、保護膜７を備えている。
【００３８】
なお、図１は上記のようにベース基板１上に形成した２つの導体膜（内部導体である下部導体３と、同じく内部導体である上部導体（第一導体）６）同士ならびにこれら導体膜３，６と側面端子（第二導体）１０とをビアホール９，１９を通じて電気的に接続する構造を示している。また図示した導体膜３，６のうち下側に位置する下部導体３と、上側に位置する上部導体６は、それぞれチップ内において絶縁膜５を介して上下に積層された別の配線層に属する内部導体であって、図面では両導体について接続部のみを示している。
【００３９】
またこの例の場合、チップ端部でこれらの内部導体３，６同士を、絶縁膜５および誘電体膜４を貫通するビアホール１９を通じて接続し、さらにこれらを、保護膜７を貫通するビアホール９を通じて側面端子１０に接続する構造としたが、側面端子１０に接続する内部導体は１つ（例えば上部導体６または下部導体３のみ）であっても良いし、３つ以上（さらに別の内部導体が接続された構造、すなわち３層以上の配線層の各内部導体同士を接続した構造）あっても構わない。また、内部導体と接続すべき表面導体は、側面端子に限られず、チップの天面や底面に備えられる外部接続用の端子電極（例えばＬＧＡ（Land Grid Array）やＢＧＡ（Ball Grid Array）用の底面端子）、各種ボンディング（例えばワイヤボンディングや、超音波振動・加熱・加圧のいずれか１以上の操作を伴うフリップチップボンディングなど）用の接続パッドであっても良いし、外部接続用ではない他の電極、あるいは、絶縁体に覆われた他の内部導体であっても良い。
【００４０】
本実施形態では、上述のように平坦化膜２によって平滑化したベース基板１の表面に下部導体３を形成し、その上にビアホール１９を備えた誘電体膜４および絶縁膜５を形成する。そして、ビアホール１９の内部に導体を配すると共に、この導体と電気的に接続される上部導体６を絶縁膜５の表面に設ける。上部導体６の形成後、その上にビアホール９を備えた保護膜７を形成する。
【００４１】
なお、上記各ビアホール９，１９は、例えば、絶縁膜や保護膜となる感光性樹脂（あるいは熱硬化性または紫外線硬化性樹脂）を塗布し、パターン露光・現像処理（フォトリソグラフィ）を行うことにより形成することが出来る。また、絶縁膜や保護膜を成膜した後にレーザ光を照射することにより、あるいは機械的加工（ドリル）によってビアホール９，１９を形成することも可能である。
【００４２】
平坦化膜２は例えばＡｌ2Ｏ3により、また下部導体３および上部導体６は共に、例えばスパッタリングにより順にＴｉ膜およびＣｕ膜を成膜し、これらを下地膜としてその上に電解めっきによりＣｕ膜を析出させることにより、それぞれ形成することが出来る。また、ビアホール１９内に配する上記導体は、例えば、当該ビアホール１９内に導電性樹脂を充填することにより、あるいは下部導体３を通電体として（あるいは無電解めっきによって当該ビアホール１９の内壁面に導電膜を形成した後に）めっき金属を析出させることにより形成することが可能である。
【００４３】
誘電体膜４、絶縁膜５および保護膜７は、例えば樹脂（ポリイミド、エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ）、フッ素樹脂等）あるいは無機材料（ＳｉＮ、ＳｉＯ2、Ａｌ2Ｏ3、ＴａＯ等）により形成することが出来る。なお、下部導体３および上部導体６の上には、誘電体膜４だけを、あるいは、絶縁体膜５だけを設けても良く、複数の絶縁膜あるいは複数の誘電体膜を積層しても良い（以降の実施形態も同様である）。
【００４４】
保護膜７を形成した後には、当該保護膜７を貫通するビアホール９にシールド膜８を配する。このシールド膜８は、上部導体６と保護膜７との界面２０を保護できるように、当該ビアホール９の底面となる上部導体６の表面と、当該ビアホール９の内壁面となる保護膜７の内周面と、当該ビアホール９の上端側の開口周囲の保護膜７の表面とを覆う膜とする。またこのシールド膜８は、耐薬品性に富みかつ上部導体６ならびに保護膜７との密着性が得られる導体膜、例えばＣｒ、Ｎｉ、Ｔｉ、Ｎｉ‐Ｃｒ合金、Ｃｕ、Ａｇ、ＡｌまたはＷのうちのいずれかの材料からなるスパッタ膜とする。なお、これらの金属を複数積層して（例えば２層、３層または４層以上）シールド膜８を形成しても良い。例えば、順に積層したＣｒスパッタ膜、Ｃｕスパッタ膜およびＣｕめっき膜によりシールド膜８を構成することが出来るし、そのほかにも様々な材料と積層数によってシールド膜８を形成することが可能である。
【００４５】
さらにこのシールド膜８は、例えばスパッタリングにおいて成膜レートを下げる等の方法により粒の小さな（粒径が例えば１．０μｍ以下、好ましくは０．５μｍ以下、さらに好ましくは０．１μｍ以下）緻密な導体膜とすることが、当該シールド膜８のシールド性、密着性ならびに段差への追従性を良好とする点で好ましい。なお、スパッタリング以外にも、蒸着やＣＶＤ等の気相成膜法により、あるいは無電解めっきによってもシールド膜を形成することは可能である。
【００４６】
シールド膜８の形成後、当該ビアホール９を通じて上部導体６に電気的に接続するように側面電極１０を形成する。ここで、本実施形態では、上記シールド膜８を形成するまでは、１枚の基材（ベース基板）に多数のチップが含まれた集合状態で当該多数のチップについて同時に上記各導体３，６や各膜４，５，７，８ならびにビアホール９，１９等を形成する。そしてその後、当該基材を切断して個々のチップとし、個品化した個々のチップに対して側面電極１０を形成する。なお、図１において符号１ａで示すベース基板１の端面は当該切断面であり、この切断面（ベース基板（チップ）側面）と、チップ天面ならびにチップ底面に亘り連続するコの字型の側面電極１０を本実施形態では形成する。
【００４７】
この側面電極１０は、例えば、スパッタリングにより順に成膜したＣｒ膜１１ａおよびＣｕ膜１１ｂを下地膜１１としてその上にバレルめっきによって電極１０の本体層であるＣｕ膜１２を形成し、さらにその上にバリア層としてＮｉ膜１３を、さらに、はんだ濡れ性を高めるＳｎ膜１４を順次成膜することにより形成することが出来る。
【００４８】
側面電極１０と上部導体６との接続は、チップ天面に配置されることとなる側面電極の天面部１０ａを、保護膜７を貫通するように設けた前記ビアホール９の底面にまで延びるように成膜することにより行う。これにより、シールド膜８を介して上部導体６と側面電極１０とを電気的に接続することが出来る。図２は本実施形態に係るチップを上面側から示す平面図であるが、この図に示すように本実施形態では、側面端子１０の天面部１０ａと上部導体６とを接続するために保護膜７を貫通する前記ビアホール９は複数個（この例では２つ）設けてあり、前記シールド膜８は、これら各ビアホール９の底面と内壁面、ならびにビアホール周囲の保護膜７の表面に亘って連続するように（１枚の膜として）形成する。また、上部導体６と下部導体３とを接続するビアホール１９は、図２に示すように平面から見て上記ビアホール９とは位置をずらして形成してある。なお、本実施形態ではこのように上部のビアホール９と下部のビアホール１９とを互い違いにずらして配置したが、下部のビアホール１９の上（直上）に重ねるようにビアホール９を形成する（所謂ビアオンビア（スタックドビア）構造とする）ことも可能である。
【００４９】
また、側面電極１０の形状は、このほかにも例えば、図３に示すようにチップ側面と天面（又は底面）とに亘り延在するＬ字型の電極であっても良いし、図４に示すようにチップの天面又は底面に備えられた平板状の電極であっても良い。なお、図４に示す例では、電極本体層１２を形成する下地膜としてシールド膜８を使用することが可能であるから、前記図１から図３に示す例のように電極本体層１２を成膜するための下地膜１１を省くことが出来る。
【００５０】
従来においても本実施形態同様、チップ最外層には上記のような保護膜７が備えられることが多い。しかしながら、従来から設けられているこの種の保護膜は、チップの配線等の電極や機能膜を物理的機械的に保護するが、内部導体と保護膜等の絶縁膜との界面については、湿気や各種の処理液等を完全に遮断することが出来ない。したがって、従来の対策としては、保護膜を複数積層したり、外装を樹脂モールドするしかなく、このような対策は、製品外形や厚みを増加させ、また電子部品の製造コストを増大させる原因となっている。これに対し本実施形態によれば、内部導体と絶縁膜との界面がシールド膜によって覆われるから、側面端子の形成時やチップ実装時、製品使用時等に当該界面から処理液や湿気等が浸入して内部導体を腐食劣化させるような事態を従来より確実に防ぐことが出来る。
【００５１】
さらに、図５は本実施形態に係る電子部品の変形例の要部（図４のＡ部分に相当する表面導体（第二導体）と内部導体（第一導体）との接続部）を模式的に示す拡大断面図である（以降の図６から図８も図５と同様に図４のＡ部分に相当する表面導体（第二導体）と内部導体（第一導体）との接続部を拡大して示したものである）。図５に示すようにこの変形例は、絶縁膜５の表面に配した上部導体（第一導体である内部導体）６と、この上部導体６の表面を覆う保護膜７と、保護膜７の表面に設けた端子電極（第二導体である表面導体）１０とを備え、保護膜７を貫通して端子電極１０から上部導体６に達するビアホール９を有するものであるが、シールド膜８を２層の積層膜８ａ，８ｂにより構成したものである。この積層膜は、例えば順に積層したＣｒ膜８ａとＣｕ膜８ｂ、あるいは、Ｔｉ膜８ａとＣｕ膜８ｂとすることが出来る。
【００５２】
一方、シールド膜８の上に形成する端子電極１０は、例えば順に積層したＣｕ膜１２、Ｎｉ膜１３およびＳｎ膜（又はＡｕ膜）１４とすることが出来る。また、上記シールド膜形成後のビアホール９には、当該ビアホール９の径の大きさやシールド膜８の厚さ寸法の如何によって、図５に示すようにシールド膜８を形成した後のビアホール９に凹部が形成される場合と、シールド膜８の構成材料によって当該ビアホール９が充填されて（埋められて）凹部が形成されない場合とがあるが、上記端子電極１０の形成にあたっては、当該凹部が無い場合には例えば電解めっきによって端子電極１０を成膜し、また、凹部が出来る場合には例えばフィルドビアめっきによって当該凹部を導電材料で埋めてから端子電極１０の成膜を行えば良い。
【００５３】
さらに、上記のようにシールド膜８を形成した後のビアホール９に凹部が形成される場合には、図６に示すように当該凹部を埋める穴埋め電極１５を当該凹部内のシールド膜８上に形成しても良い。この穴埋め電極１５は、例えば電解めっきによってＣｕを析出させることにより、あるいは導電性樹脂を充填することにより形成することが出来る。そして、このような穴埋め電極１５を設けた後には、その上面を例えばＣＭＰ（Chemical Mechanical Polishing）あるいはバフにより研磨して平坦化しても良い。これにより、シールド膜８と、この上に成膜する端子電極１０とを良好に接合することが出来る。
【００５４】
なお、上記図６に示した例では、ビアホール周囲の保護膜７の表面を覆うように導電性を有するシールド膜８を形成し、このシールド膜８によって上部導体（第一導体）６と端子電極（第二導体）１０との電気的な接続を確保できるから、上記穴埋め電極１５に代えて、導電性を有さない（又は導電性の低い）充填材によって上記凹部を埋めることも可能である。
【００５５】
〔第２実施形態〕
図７は、本発明の第二の実施形態に係る電子部品の要部を模式的に示す断面図である。この図に示すように本実施形態の電子部品は、前記第一実施形態と同様に、絶縁体である保護膜７に覆われた内部導体（第一導体）６と、保護膜７の表面に設けた端子電極（第二導体）１０と、この端子電極１０と内部導体６とを電気的に接続するため保護膜７を貫通するように形成したビアホール９と、保護膜７と内部導体６との界面２０を覆うシールド膜８とを有するものであるが、シールド膜８が、ビアホール底面の内部導体６の表面と、ビアホール９の内壁面のみを覆うものである。  
【００５６】
シールド膜８は、前記第一実施形態同様、例えば順に積層したＣｒ膜８ａとＣｕ膜８ｂ、またはＴｉ膜８ａとＣｕ膜８ｂとにより形成した２層の薄膜により形成することが出来る。なお、シールド膜８は、１層の膜からなるものとすることも出来るし、３層以上の膜により構成することも可能である（他の実施形態においても同様）。
【００５７】
シールド膜８の形成後には、その上に前記第一実施形態の変形例（図６）で説明したものと同様の穴埋め電極１５を形成し、これらシールド膜８および穴埋め電極１５を研磨することによりビアホール内のシールド膜８および穴埋め電極１５が保護膜７の表面と面一となるように平坦化する。そして、その上に端子電極１０を成膜することによりシールド膜８および穴埋め電極１５を介して内部導体６と端子電極１０とを電気的に接続する。なお、上記穴埋め電極１５は、前記第一実施形態の変形例（図６）と同様に、例えばＣｕめっきあるいは導電性樹脂の充填により形成することができ、上記平坦化はＣＭＰ又はバフ研磨により行えば良い。また、端子電極１０は、例えば順に積層したＣｕ膜１２、Ｎｉ膜１３およびＳｎ膜（又はＡｕ膜）１４により構成することが出来る。
【００５８】
〔第３実施形態〕
図８は、本発明の第三の実施形態に係る電子部品の要部を模式的に示す断面図である。同図に示すようにこの実施形態に係る電子部品は、前記第一および第二実施形態と同様に、絶縁体である保護膜７に覆われた内部導体（第一導体）６と、保護膜７の表面に設けた端子電極（第二導体）１０と、この端子電極１０と内部導体６とを電気的に接続するため保護膜７を貫通するように形成したビアホール９とを備えるが、当該ビアホール９を導体（接続導体）１６によって充填したフィルドビアとし、この接続導体１６の表面（天面）にシールド膜８を設けたものである。
【００５９】
接続導体１６は、前記穴埋め電極１５と同様に、例えばＣｕめっきやＣｕフィルドビアめっき、あるいは導電性樹脂の充填により形成し、その天面が保護膜７の表面と面一となるようにＣＭＰ又はバフ研磨することにより平坦化しても良い。そして、当該接続導体１６と保護膜７の上にシールド膜８を形成するが、このシールド膜８は、接続導体１６の天面全部とその周囲の保護膜７の表面を覆うように形成する。これにより接続導体１６と保護膜７の界面を保護することが出来る。シールド膜８は、例えばＣｒ膜（又はＴｉ膜）８ａとその上に成膜したＣｕ膜８ｂとにより構成すれば良い。
【００６０】
シールド膜８を配した後には、当該シールド膜８を覆うように端子電極１０を形成する。この端子電極１０は、例えば順に積層したＣｕ膜１２、Ｎｉ膜１３およびＳｎ膜（又はＡｕ膜）１４により形成可能である。
【００６１】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者に明らかである。
【００６２】
例えば、端子電極を構成する各膜を含め、ベース基板上の各膜を構成する材料・積層膜数・形成方法は、上記以外にも様々なものとすることが出来る。また内部導体（上部導体膜（第一導体）、下部導体膜）は、ＣｕのほかにもＡｇやＡｌ、Ｗ等の低電気抵抗の材料を使用することが可能である。さらに前記実施形態（図１）では、内部導体として導体膜を２枚、絶縁膜と誘電体膜をそれぞれ１枚ずつ図示したが、これら各膜は１層以上任意の数だけ設けることができ、当該チップが機能素子部としてキャパシタを備えない場合には誘電体膜を設けてなくても良い。
【００６３】
さらに、本発明では、第一導体と第二導体が共に基板の表面に形成されていても良い。具体的には、図９および図１０に示すように第一導体６が基板１の一方の面に、これと電気的に接続される第二導体１０が当該基板１の他方の面にそれぞれ配置され、これらの第一導体６と第二導体１０とが当該基板（絶縁体）１を貫通するビアホール９を介して電気的に接続された構造において、シールド膜８を備えても良い。また、図１１に示すようにシールド膜８を、ビアホール部分だけでなく、例えばチップの側面まで連続するように形成しても良く、これによれば、当該シールド膜８を側面端子１０の下地電極として使用する（シールド膜８の上に端子電極を構成する各層を形成する）ことも可能となる。
【００６４】
また前記図１や図１１では、導体膜や絶縁膜、ならびにシールド膜を備えたビアホールをベース基板１の上面側のみに備えるように示したが、ベース基板の下面側にも同様に１層以上の導体膜と絶縁膜その他の膜を設けて絶縁膜を貫通して導体膜同士を接続することが可能であり、この場合、基板上面と同様に本発明を適用して導体と絶縁体との界面を覆うシールド膜を設けることが出来る。この場合、ベース基板１の下面側に設けるビアホール構造として、例えば前記図４から図８に示した各構造を用いることも可能である（基板上面側に設けるビアホールについても図４から図８に示した各構造を適宜使用しても良い）。また前記図１１のチップ構造において、シールド膜８を、基板上面側のビアホール部分と、チップ側面と、さらに基板下面側のビアホール部分とに亘って連続するように形成しても良い。
【図面の簡単な説明】
【００６５】
【図１】本発明の第一の実施形態に係る電子部品を模式的に示す断面図である。
【図２】前記第一実施形態に係る電子部品を模式的に示す平面図である。
【図３】前記第一実施形態に係る電子部品の変形例を模式的に示す断面図である。
【図４】前記第一実施形態に係る電子部品の別の変形例を模式的に示す断面図である。
【図５】前記第一実施形態に係る電子部品のさらに別の変形例の要部を模式的に示す断面図である。
【図６】前記第一実施形態に係る電子部品のさらに別の変形例の要部を模式的に示す断面図である。
【図７】本発明の第二の実施形態に係る電子部品の要部を模式的に示す断面図である。
【図８】本発明の第三の実施形態に係る電子部品の要部を模式的に示す断面図である。
【図９】本発明の適用例を示す電子部品のビアホール部の断面図である。
【図１０】本発明の別の適用例を示す電子部品のビアホール部の断面図である。
【図１１】前記第一実施形態に係る電子部品のさらに別の変形例を模式的に示す断面図である。
【符号の説明】
【００６６】
１  ベース基板
２  平坦化膜
３  下部導体
４  誘電体膜
５  絶縁膜
６  上部導体（第一導体）
７  保護膜
８  シールド膜
９  ビアホール
１０  端子電極（表面電極／第二導体）
１１  端子電極の下地膜（Ｃｒ膜およびＣｕ膜）
１２  端子電極の本体層（Ｃｕ膜）
１３  端子電極のバリア層（Ｎｉ膜）
１４  端子電極の接合層（Ｓｎ膜またはＡｕ膜）
１５  穴埋め電極
１６  フィルドビア導体（接続導体）
２０  導体と絶縁体との界面
【図１】
2008277339.tif 000003
【図２】
2008277339.tif 000004
【図３】
2008277339.tif 000005
【図４】
2008277339.tif 000006
【図５】
2008277339.tif 000007
【図６】
2008277339.tif 000008
【図７】
2008277339.tif 000009
【図８】
2008277339.tif 000010
【図９】
2008277339.tif 000011
【図１０】
2008277339.tif 000012
【図１１】
2008277339.tif 000013