(57)【要約】【課題】赤外線撮像装置においては、被写体の温度変化による出力信号の変化に対してＦＰＮの値が大きいため、ＦＰＮを含むアナログの撮像信号をＡ／Ｄ変換すると、Ａ／Ｄ変換のダイナミックレンジを有効に利用出来ず、量子化ノイズが大きくなり、画質が低下する。【解決手段】撮像信号（Ｅ２）から、ＦＰＮ信号（Ｇ９）に対応するアナログＦＰＮ信号（Ｅ１）を減算回路（４）で差し引いて得られる映像信号（Ｅ３）をＡ／Ｄ変換器（６）でＡ／Ｄ変換した後、減衰回路（３２）で減衰させ、加算回路（７）でデジタルＦＰＮ信号（Ｇ９）と加算し、加算結果で、デジタルＦＰＮ信号を更新する。この更新は制御手段（４０）の制御される更新回路（８）により行われるが、撮像素子（３）が遮蔽されているときにのみ許容される。【選択図】図１
2008085530.tif 000002
【特許請求の範囲】
【請求項１】
所定の波長域に感度を有し、所定のフレーム期間毎に撮像を行って撮像信号を出力する撮像手段と、
前記所定の波長域成分の前記撮像手段への入射を遮る遮蔽手段と、
前記遮蔽手段に遮蔽、開放の動作を行わせる制御手段と、
前記撮像手段の固定パターンノイズを表すデジタル信号を生成する固定パターンノイズ信号生成手段と、
前記撮像信号から、前記固定パターンノイズ信号生成手段から読み出された固定パターンノイズを表すアナログ信号を減算して、減算結果を表す差分信号を出力する減算手段と、
前記減算手段から出力される差分信号をデジタル差分信号に変換して出力するＡ／Ｄ変換器とを備え、
前記制御手段は、前記遮蔽手段が遮蔽状態のときに前記固定パターンノイズ信号生成手段に前記固定パターンノイズ信号の更新を行わせる
ことを特徴とする赤外線撮像装置。
【請求項２】
前記固定パターンノイズ信号生成手段は、前記固定パターンノイズ信号の更新に際しては、前記撮像手段で生成された撮像信号に対応する差分信号が前記Ａ／Ｄ変換器に供給されたときに該Ａ／Ｄ変換器から出力されるデジタル差分信号に基づいて固定パターンノイズを表すデジタル積算信号を生成してこれを新たなデジタル固定パターンノイズ信号として記憶する
ことを特徴とする請求項１に記載の赤外線撮像装置。
【請求項３】
前記固定パターンノイズ信号生成手段は、
デジタル固定パターンノイズ信号を記憶するフレームメモリと、
前記Ａ／Ｄ変換器から出力されたデジタル差分信号またはこれを減衰させたものを、前記フレームメモリに記憶されたデジタル固定パターンノイズ信号と加算して、加算結果を表すデジタル積算信号を出力する加算手段と、
前記加算手段から出力されるデジタル積算信号を前記フレームメモリに、新たなデジタル固定パターンノイズ信号として書き込む更新手段と、
前記フレームメモリから読み出されたデジタル固定パターンノイズ信号をアナログ固定パターンノイズ信号に変換するＤ／Ａ変換器とを備え、
前記制御手段は、前記固定パターンノイズ信号生成手段に前記固定パターンノイズ信号の更新を行わせる際、前記更新手段による前記フレームメモリへの書込みを許可する
ことを特徴とする請求項１又は２に記載の赤外線撮像装置。
【請求項４】
前記固定パターンノイズ信号生成手段は、前記固定パターンノイズの更新を行うときには、前記遮蔽手段の前記遮蔽状態において、前記Ａ／Ｄ変換器から出力されるデジタル差分信号に基づいて、前記フレームメモリに記憶されているデジタル固定パターンノイズ信号の更新を繰り返し、
更新されたデジタル固定パターンノイズ信号を前記Ｄ／Ａ変換器でＤ／Ａ変換することにより得られるアナログ固定パターンノイズ信号と、前記遮蔽状態において前記撮像手段から出力される撮像信号との差が所定値よりも小さくなって安定したときに、前記更新を終了し、
そのとき前記フレームメモリに記憶されているデジタル固定パターンノイズ信号をその後の撮像装置による撮像の際に、デジタル固定パターンノイズ信号として用い、該デジタル固定パターンノイズ信号を前記Ｄ／Ａ変換器でＤ／Ａ変換することにより得られるアナログ固定パターンノイズ信号を、前記撮像手段から出力される撮像信号から減算したものを映像信号として用いる
ことを特徴とする請求項３に記載の赤外線撮像装置。
【請求項５】
前記制御手段は、前記デジタル差分信号を観測することにより、前記更新されたデジタル固定パターンノイズ信号を前記Ｄ／Ａ変換器でＤ／Ａ変換することにより得られるアナログ固定パターンノイズ信号と、前記遮蔽状態において前記撮像手段から出力される撮像信号との差が所定値よりも小さくなって安定したかどうかの判定を行うことを特徴とする請求項４に記載の赤外線撮像装置。
【請求項６】
前記加算手段は、前記Ａ／Ｄ変換器から出力されたデジタル差分信号を１／Ｋ（Ｋ＞１）に減衰させたものを、前記フレームメモリに記憶されたデジタル固定パターンノイズ信号と加算して、加算結果を表すデジタル積算信号を出力する
ことを特徴とする請求項３に記載の赤外線撮像装置。
【請求項７】
前記Ｄ／Ａ変換器の入力信号ビット数は、前記Ａ／Ｄ変換器の分解能より大きいことを特徴とする請求項３〜６のいずれかに記載の赤外線撮像装置。
【請求項８】
前記固定パターンノイズ信号生成手段は、
第１のデジタル固定パターンノイズ信号を記憶する第１のフレームメモリと、
前記Ａ／Ｄ変換器から出力されたデジタル差分信号またはこれを減衰させたものを、前記第１のフレームメモリに記憶された第１のデジタル固定パターンノイズ信号と加算して、加算結果を表す第１のデジタル積算信号を出力する第１の加算手段と、
前記第１の加算手段から出力される第１のデジタル積算信号を前記第１のフレームメモリに、新たな第１のデジタル固定パターンノイズ信号として書き込む第１の更新手段と、
前記第１のフレームメモリから読み出された第１のデジタル固定パターンノイズ信号を第１のアナログ固定パターンノイズ信号に変換する第１のＤ／Ａ変換器と、
第２の固定パターンノイズ信号を記憶する第２のフレームメモリと、
前記Ａ／Ｄ変換器から出力されたデジタル差分信号またはこれを減衰させたものを、前記第２のフレームメモリに記憶された第２のデジタル固定パターンノイズ信号と加算して、加算結果を表す第２のデジタル積算信号を出力する第２の加算手段と、
前記第２の加算手段から出力される第２のデジタル積算信号を前記第２のフレームメモリに、新たな第２のデジタル固定パターンノイズ信号として書き込む第２の更新手段と、
前記第２のフレームメモリから読み出された第２のデジタル固定パターンノイズ信号を第２のアナログ固定パターンノイズ信号に変換する第２のＤ／Ａ変換器と、
前記第１のＤ／Ａ変換器から出力される第１のアナログ固定パターンノイズ信号と、前記第２のＤ／Ａ変換器から出力される第２のアナログ固定パターンノイズ信号とを結合してアナログ固定パターンノイズ信号を生成し、前記減算手段に供給する結合手段と
を備え、
前記制御手段は、前記固定パターンノイズ信号生成手段に前記固定パターンノイズ信号の更新を行わせる際、前記第１及び第２の更新手段による前記第１の及び第２のフレームメモリへの書込みを順次許可する
ことを特徴とする請求項１に記載の赤外線撮像装置。
【請求項９】
前記固定パターンノイズ信号生成手段は、前記固定パターンノイズの更新を行うときには、前記遮蔽手段の前記遮蔽状態において、
前記Ａ／Ｄ変換器から出力されるデジタル差分信号に基づいて、前記第１のフレームメモリに記憶されている第１のデジタル固定パターンノイズ信号の更新を繰り返し、
更新された第１の固定パターンノイズ信号を前記第１のＤ／Ａ変換器でＤ／Ａ変換することにより得られる第１のアナログ固定パターンノイズ信号と、前記遮蔽状態において前記撮像手段から出力される撮像信号との差が所定値よりも小さくなって安定したときに、前記第１のデジタル固定パターンノイズ信号の更新を終了し、
次に、前記Ａ／Ｄ変換器から出力されるデジタル差分信号に基づいて、前記第２のフレームメモリに記憶されている第２のデジタル固定パターンノイズ信号の更新を繰り返し、
更新された第２の固定パターンノイズ信号を前記第２のＤ／Ａ変換器でＤ／Ａ変換することにより得られる第２のアナログ固定パターンノイズ信号と前記第１のアナログ固定パターンノイズ信号とを前記結合手段で結合したアナログ固定パターンノイズ信号と、前記遮蔽状態において前記撮像手段から出力される撮像信号との差が所定値よりも小さくなって安定したときに、前記第２のデジタル固定パターンノイズ信号の更新を終了し、
そのとき前記第１のフレームメモリに記憶されている第１のデジタル固定パターンノイズ信号を前記第１のＤ／Ａ変換器でＤ／Ａ変換することにより得られる第１のアナログ固定パターンノイズ信号と、そのとき前記第２のフレームメモリに記憶されている第２のデジタル固定パターンノイズ信号を前記第２のＤ／Ａ変換器でＤ／Ａ変換することにより得られる第２のアナログ固定パターンノイズ信号とを前記結合手段で結合したものを、その後の撮像装置による撮像の際に、アナログ固定パターンノイズ信号として用い、該アナログ固定パターンノイズ信号を前記撮像手段から出力される撮像信号から減算したものを映像信号として用いる
ことを特徴とする請求項８に記載の赤外線撮像装置。
【請求項１０】
前記制御手段は、前記デジタル差分信号を観測することにより、前記更新された第１の固定パターンノイズ信号を前記第１のＤ／Ａ変換器でＤ／Ａ変換することにより得られる第１のアナログ固定パターンノイズ信号と、前記遮蔽状態において前記撮像手段から出力される撮像信号との差が所定値よりも小さくなって安定したかどうかの判定、及び前記更新された第２の固定パターンノイズ信号を前記第２のＤ／Ａ変換器でＤ／Ａ変換することにより得られる第２のアナログ固定パターンノイズ信号と前記第１のアナログ固定パターンノイズ信号とを前記結合手段で結合したアナログ固定パターンノイズ信号と、前記遮蔽状態において前記撮像手段から出力される撮像信号との差が所定値よりも小さくなって安定したかどうかの判定を行うことを特徴とする請求項９に記載の赤外線撮像装置。
【請求項１１】
前記第１の加算手段は、前記Ａ／Ｄ変換器から出力されたデジタル差分信号を１／Ｌ（Ｌ＞１）に減衰させたものを、前記第１のフレームメモリに記憶された第１のデジタル固定パターンノイズ信号と加算して、加算結果を表す第１のデジタル積算信号を出力し、
前記第２の加算手段は、前記Ａ／Ｄ変換器から出力されたデジタル差分信号を１／Ｍ（Ｍ＞１）に減衰させたものを、前記第２のフレームメモリに記憶された第２のデジタル固定パターンノイズ信号と加算して、加算結果を表す第２のデジタル積算信号を出力する
ことを特徴とする請求項８に記載の赤外線撮像装置。
【請求項１２】
前記結合手段は、前記第１のアナログ固定パターンノイズ信号に前記第２のアナログ固定パターンノイズ信号の１／Ｎ（Ｎ＞１）を結合することを特徴とする請求項８〜１１のいずれかに記載の赤外線撮像装置。
【請求項１３】
前記第１のＤ／Ａ変換器への入力信号ビット数と前記第２のＤ／Ａ変換器への入力信号のビット数の合計が前記Ａ／Ｄ変換器の分解能より大きいことを特徴とする請求項８〜１２のいずれかに記載の赤外線撮像装置。
【請求項１４】
前記所定の波長域成分は、概ね８〜１４マイクロメートル波長帯域であることを特徴とする請求項１〜１３のいずれか記載の赤外線撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線撮像装置に関し、特に撮像素子から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換のダイナミックレンジを有効に利用し得る赤外線撮像装置に関する。
【背景技術】
【０００２】
赤外線撮像装置は、被写体が放射する赤外線を映像化するもので、赤外線を吸収することにより生じる温度上昇の差が画像の濃淡となる。被写体が放射する赤外線はレンズにより集光され、撮像素子上に結像する。撮像素子には赤外を検知する素子が二次元平面上に配列されており、各素子は赤外線強度に応じた電圧を出力する。
従来の赤外線撮像装置においては、撮像素子が出力する電圧を前置増幅回路で増幅し、Ａ／Ｄ変換した後、固定パターンノイズを除去し、その後Ｄ／Ａ変換してアナログのビデオ信号を出力している（特許文献１参照）。
【０００３】
【特許文献１】特開２０００−８８６４４公報（段落０００４〜０００５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
赤外線撮像装置においては、被写体が放射する赤外線の強度に応じて生じる温度変化は、撮像素子の出力のばらつき（固定パターンノイズ、ＦＰＮ）に対して微小なものである。よって、従来の赤外線撮像装置のように、固定パターンノイズを含む信号をＡ／Ｄ変換してから固定パターンノイズを除去すると、信号の有効ダイナミックレンジが固定パターンノイズのために小さくなってしまう問題点があった。Ａ／Ｄ変換の有効ダイナミックレンジが小さいと量子化ノイズが大きくなり画質が低下する。
【課題を解決するための手段】
【０００５】
この発明は、
所定の波長域に感度を有し、所定のフレーム期間毎に撮像を行って撮像信号を出力する撮像手段と、
前記所定の波長域成分の前記撮像手段への入射を遮る遮蔽手段と、
前記遮蔽手段に遮蔽、開放の動作を行わせる制御手段と、
前記撮像手段の固定パターンノイズを表すデジタル信号を生成する固定パターンノイズ信号生成手段と、
前記撮像信号から、前記固定パターンノイズ信号生成手段から読み出された固定パターンノイズを表すアナログ信号を減算して、減算結果を表す差分信号を出力する減算手段と、
前記減算手段から出力される差分信号をデジタル差分信号に変換して出力するＡ／Ｄ変換器とを備え、
前記制御手段は、前記遮蔽手段が遮蔽状態のときに前記固定パターンノイズ信号生成手段に前記固定パターンノイズ信号の更新を行わせる
ことを特徴とする赤外線撮像装置を提供する。
【発明の効果】
【０００６】
この発明によれば、撮像素子から出力される信号と、固定パターンノイズに相当する成分が記録されているフレームメモリの出力信号との差分をＡ／Ｄ変換することにより、より支配的な固定パターンノイズが差し引かれた信号をＡ／Ｄ変換することになり、Ａ／Ｄ変換器のダイナミックレンジを有効に利用することが出来るため、Ａ／Ｄ変換による量子化ノイズが低減し、画質が向上する。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明の実施の形態について説明する。
【０００８】
実施の形態１．
図１はこの発明の実施の形態１の赤外線撮像装置の構成を表すブロック図である。
図示の赤外線撮像装置は、レンズ１と、シャッタ２と、撮像素子３と、減算回路４と、増幅回路５と、Ａ／Ｄ変換器６と、固定パターンノイズ信号生成手段３０と、制御回路４０とを有する。
撮像素子３は、所定の波長域、即ち赤外線域、例えば８〜１４マイクロメートル波長域に感度を有し、所定のフレーム期間毎に撮像を行う。
【０００９】
シャッタ２は、レンズ１と撮像素子３の間に配置され、上記所定の波長域成分の撮像素子３への入射を遮る遮蔽手段として用いられている。シャッタ２の遮蔽、開放は、制御回路４０により制御される。制御回路４０は、タイミング生成回路１２とシャッタ制御回路１１とを備える。
【００１０】
タイミング生成回路１２は、シャッタタイミング信号ＳＴ及び更新タイミング信号ＵＴを発生する。本実施の形態の撮像装置は、電源が投入されたとき、及び図示しない手段により固定パターンノイズ信号（ＦＰＮ信号）の更新が指示されたときは、固定パターンノイズ更新モード（ＦＰＮ更新モード）に入り、タイミング生成回路１２が、シャッタタイミング信号ＳＴを低レベルにし、更新タイミング信号ＵＴを高レベルにする。タイミング生成回路１２はまた、デジタル差分信号Ｇ５を観測して、デジタル差分信号Ｇ５が所定値よりも小さくなって、安定したら、「収束」と判断し、シャッタタイミング信号ＳＴを高レベルにし、更新タイミング信号ＵＴを低レベルにする。即ち、更新タイミング信号ＵＴの低レベルへの遷移は、シャッタタイミング信号ＳＴの高レベルへの遷移に対してフレーム単位で同期する。これにより、シャッタタイミング信号ＳＴによりシャッタ２が遮蔽されているときは、更新タイミング信号ＵＴは高レベルであるが、シャッタタイミング信号ＳＴによりシャッタ２が遮蔽状態から開放状態に切り替えられると、更新タイミング信号ＵＴは高レベルから低レベルに切り替えられる。
なお、「デジタル差分信号Ｇ５が所定値よりも小さくなって、安定した」かどうかの判定は、例えばデジタル差分信号Ｇ５が所定値よりも小さい状態が所定時間、例えば１フレーム期間以上継続したかどうかにより判定する。
【００１１】
更新回路８によるフレームメモリ９の更新は更新タイミング信号ＵＴにより制御される。即ち、更新タイミング信号ＵＴが高レベルであれば、フレームメモリ８は書き込みが許可され、更新タイミング信号ＵＴが低レベルであれば、フレームメモリ８は書き込みが禁止される。
【００１２】
シャッタ制御回路１１は、タイミング生成回路１２から供給されるシャッタタイミング信号ＳＴに従いシャッタ２を開いたり（開放したり）、閉じたり（遮蔽したり）するための開閉制御を行う。
【００１３】
被写体が放射する赤外線はレンズ１により集光され、シャッタ２が開いていれば撮像素子３上に結像する。撮像素子３には所定の波長域、即ち赤外線域に感度を有する素子が二次元平面上に配列されており、各素子からは赤外線強度に応じて変化するアナログ信号が得られる。シャッタ２が開いた状態（開放状態）においては、このアナログ信号には、被写体が放射する赤外線に対応した成分（信号成分）Ｓのほかに固定パターンノイズ（ＦＰＮ）成分が含まれる。このように信号成分ＳのほかにＦＰＮ成分を含むアナログ信号が撮像信号Ｅ２として撮像素子３から順次出力される。シャッタ２が閉じた状態（遮蔽状態）においては、外部からの赤外線の入力が遮断される。このため、この状態においては、撮像信号Ｅ２は、信号成分ＶＳを含まず、ＦＰＮのみに相当する。
【００１４】
固定パターンノイズ信号生成手段（ＦＰＮ信号生成手段）３０は、後述のようにして、撮像素子３のＦＰＮ成分を表すデジタル信号Ｇ７を記憶し、記憶されたデジタル信号Ｇ７に対応するアナログ信号（アナログＦＰＮ信号）Ｅ１を出力する。
【００１５】
減算回路４は、ＦＰＮ信号生成手段３０から出力されるアナログＦＰＮ信号Ｅ１を、撮像素子３から出力される撮像信号Ｅ２から減算して、減算結果（差分信号）を、撮像信号Ｅ２のうちの信号成分Ｓのみに対応する映像信号Ｅ３として出力する。
増幅回路５は、減算回路４から出力される映像信号Ｅ３を増幅する。
Ａ／Ｄ変換器６は、増幅回路５の出力（減算回路３の出力信号Ｅ３を増幅したもの）をデジタル差分信号Ｇ５に変換して出力する。
【００１６】
ＦＰＮ信号生成手段３０は、撮像装置がＦＰＮ更新モードにあるときは、シャッタ２が遮蔽状態のときに、Ａ／Ｄ変換器６から出力されるデジタル差分信号Ｇ５に基づいてＦＰＮを表すデジタル信号Ｇ７を生成してこれを記憶し、これによりＦＰＮを表すデジタル信号の更新を行う。
ＦＰＮ信号生成手段３０は、撮像装置がＦＰＮ更新モードにあってシャッタ２が遮蔽状態のときも、撮像装置の撮影モードにあって、シャッタ２が開放状態のときも、記憶されているデジタル信号Ｇ７に対応するアナログＦＰＮ信号Ｅ１を出力する。
【００１７】
ＦＰＮ信号生成手段３０は、減衰回路３２と、加算回路７と、更新回路８と、フレームメモリ９と、Ｄ／Ａ変換器１０とを備える。
Ａ／Ｄ変換器６の出力は減衰回路３２で１／Ｋ（Ｋ＞１）に減衰されてから加算回路７に供給される。Ｋは例えば２に設定される。
加算回路７は、フレームメモリ９から読み出されるＦＰＮを表すデジタル信号（デジタルＦＰＮ信号）Ｇ９と、減衰回路３２の出力とを加算する。即ち、デジタルＦＰＮ信号Ｇ９と、デジタル差分信号Ｇ５とを所定比で加算する。そして、加算結果を、最新のＦＰＮを表すデジタル信号Ｇ７として、更新回路８に供給する。更新回路８は、加算回路７から供給されたデジタル信号Ｇ７をフレームメモリ９に書き込む。即ち、フレームメモリ９に記憶されているデジタルＦＰＮ信号を更新する。
【００１８】
このようにして、加算回路７から出力されるデジタル信号Ｇ７は更新回路８を経由してフレームメモリ９に格納される。
【００１９】
フレームメモリ９に格納されたデジタル信号Ｇ７は、１フレーム期間経過後に（即ち次のフレーム期間において）、デジタルＦＰＮ信号Ｇ９として読み出され、（該次のフレーム期間に）加算回路７における、減衰回路３２の出力との加算演算に用いられる。このように、加算回路７の出力はフレームメモリ９を介して再び加算回路７に入力されることにより、巡回的に加算されるので、加算回路７は積算手段としての機能を持つ。そのために、加算回路７から出力されるデジタル信号Ｇ７は「デジタル積算信号」或いは「デジタル時間積分信号」とも呼ばれる。
【００２０】
フレームメモリ９から読み出されたデジタルＦＰＮ信号Ｇ９はまた、Ｄ／Ａ変換器１０でアナログＦＰＮ信号Ｅ１に変換された後、減算回路４に入力信号として与えられ、次フレームの撮像信号Ｅ２との差分演算に用いられる。
【００２１】
上記のように、更新回路８はタイミング生成回路１２から入力される更新タイミング信号ＵＴに従いデジタル信号Ｇ７の書込み、即ちデジタルＦＰＮ信号Ｇ９の更新を行う。例えば、シャッタ２が遮蔽状態の時には、更新回路８は、加算回路７から出力されるデジタル信号Ｇ７のフレームメモリ９への書込み（更新）を許可し、デジタルＦＰＮ信号としてフレームメモリ９内に保持させる。
【００２２】
シャッタ２が開放状態となり、開放状態において撮像素子３内に蓄積された電荷により生成された撮像信号Ｅ２が出力されているときは、更新回路８は、加算回路７から出力されるデジタル信号Ｇ７のフレームメモリ９への書込み（更新）を許可せず、フレームメモリ９の記憶内容（デジタルＦＰＮ信号）の更新は行わない。
【００２３】
減算回路４は、シャッタ２が開放状態の時の撮像信号Ｅ２から、フレームメモリ９に蓄積されているデジタル信号Ｇ７に対応するアナログＦＰＮ信号Ｅ１を減算することで、ＦＰＮを除去し、信号成分Ｓのみから成る映像信号Ｅ３を生成する。
【００２４】
このように、撮像素子３が出力する撮像信号Ｅ２からアナログＦＰＮ信号Ｅ１を差し引いた信号をＡ／Ｄ変換することで、撮像素子３が出力する撮像信号Ｅ２をそのままＡ／Ｄ変換する場合と比較し、Ａ／Ｄ変換器６のダイナミックレンジを有効に利用することができる。
【００２５】
Ａ／Ｄ変換器６には、撮像信号Ｅ２とアナログＦＰＮ信号Ｅ１との差である映像信号（撮像信号の信号成分）ＶＳが入力されるが、Ｄ／Ａ変換器１０には、ＦＰＮを表すデジタル信号（デジタルＦＰＮ信号）Ｇ９が入力される。
よって、Ｄ／Ａ変換器１０の分解能をＡ／Ｄ変換器６の分解能より高くしておくことにより、Ａ／Ｄ変換器６のダイナミックレンジを最大限まで活用することができる。
Ｄ／Ａ変換器１０とＡ／Ｄ変換器６の分解能の差は、デジタルＦＰＮ信号Ｇ９と映像信号ＶＳの振幅差分の大きさがあればよい。
【００２６】
また、Ａ／Ｄ変換器６とＤ／Ａ変換器１０は同じビット精度であっても別々の回路であるために、出力信号の振幅の差、直線性の差があり、このため、デジタル差分信号Ｇ５を減衰しないでそのままデジタルＦＰＮ信号Ｇ９と加算するとＡ／Ｄ変換とＤ／Ａ変換の特性差によっては信号が発散し、収束しにくくなる。そのため、減衰回路３２でデジタル差分信号Ｇ５を１／Ｋ倍してからデジタルＦＰＮ信号Ｇ９と加算する。これにより、Ａ／Ｄ変換とＤ／Ａ変換の特性差が吸収でき、信号の発散を防ぐことができ、また、デジタル信号Ｇ７を真のＦＰＮに収束させることができる。
【００２７】
次に、各信号レベルの大きさとＡ／Ｄ変換のダイナミックレンジの関係を図示しながら、本実施の形態で得られる効果について説明する。
【００２８】
図２は、撮像素子３から出力された１ライン分の撮像信号Ｅ２の波形を示したものである。この撮像素子３には、図に示したように、被写体が放射する赤外線強度に応じて生じる温度変化よりも素子毎の出力のばらつきが大きいという特徴がある。
【００２９】
図３は、撮像素子３から出力された撮像信号Ｅ２のうち図２に符号ＷＥで示す部分を横方向に拡大し、その期間における、フレームメモリ９から読み出されたデジタルＦＰＮ信号Ｇ９をＤ／Ａ変換したアナログＦＰＮ信号Ｅ１と映像信号Ｅ３の関係を示した図である。
なお、図３において横軸は撮像素子上の各画素の位置を示すが、図２では、横軸は撮像素子上の各画素の位置に対応する時間（各画素の信号が順次読み出されるものとする）を示す。図２及び図３の双方において、縦軸は各信号の出力レベルである。
【００３０】
撮像素子３から出力された撮像信号Ｅ２を従来の技術によりＡ／Ｄ変換する場合、図３中のＲａで示した範囲（ＦＰＮの振幅、即ち素子間のばらつきの変動幅）のレベルをＡ／Ｄ変換の有効ダイナミックレンジに割り当てることになる。
【００３１】
しかし、赤外線撮像素子３においては、出力信号のレベルのうち、素子毎の出力ばらつき、すなわちＦＰＮが占める割合が大きく、被写体の温度の違いによる出力信号の変動量が小さいため、Ａ／Ｄ変換のダイナミックレンジが有効に利用出来ないという問題がある。
【００３２】
そこで、出力信号と１フレーム前の出力信号との差分をとり、ＦＰＮに相当する成分を除いた信号をＡ／Ｄ変換すると、図３中の符号Ｒｃで示した範囲をＡ／Ｄ変換器６のダイナミックレンジに割り当てることになり、ダイナミックレンジを有効に活用することが出来、量子化のノイズが軽減されたデジタルＦＰＮ信号Ｇ９を形成することが出来る。
【００３３】
図４は、撮像素子３からの撮像信号Ｅ２と、撮像信号Ｅ２をそのままＡ／Ｄ変換した場合に得られるデジタル信号Ｇ４（図１の回路では発生されない仮想の信号）の関係を示した波形図である。図４の関係を有するデジタル信号Ｇ４の場合には、図３から分かるように、図２の符号Ｒａで示した広い範囲をＡ／Ｄ変換器６のダイナミックレンジに割り当てるため、量子化誤差が大きくなる。
【００３４】
図５は、映像信号Ｅ３と、映像信号Ｅ３をＡ／Ｄ変換したデジタル差分信号Ｇ５と、映像信号Ｅ３を算出する際に使用したアナログＦＰＮ信号Ｅ１へのＤ／Ａ変換を行う前のデジタルＦＰＮ信号Ｇ９と、本実施の形態により得られるデジタル積算信号Ｇ７の関係を示した波形図である。図５の場合には、映像信号Ｅ３をＡ／Ｄ変換する際、図３の符号Ｒｃで示した狭い範囲をＡ／Ｄ変換のダイナミックレンジに割り当てているため、得られるデジタル差分信号Ｇ５の量子化誤差が小さくなる。その結果、デジタル差分信号Ｇ５を減衰回路３２で1／Ｋに減衰させた信号にデジタルＦＰＮ信号Ｇ９を加算して得られるデジタル積算信号Ｇ７の量子化誤差も小さくなる。
【００３５】
次に、図６（ａ）〜（ｊ）を参照して、本撮像装置を用いて撮影を行う場合の手順の一例を説明する。図６（ａ）は、それぞれ時刻ｔ０、ｔ１、ｔ２、…で始まるフレーム期間ＦＰ（０）、ＦＰ（１）、ＦＰ（２）、…を示す。一般的にはＦＰ（ｎ）（ｎ＝０、１、２、…で表す。
【００３６】
図６（ｂ）は、フレーム期間ＦＰ（０）、ＦＰ（１）、ＦＰ（２）、…の各々の開始時に発生される垂直同期信号ＶＤを示す。
図６（ｃ）は撮像装置の電源のオン（ＯＮ）、オフ（ＯＦＦ）を示す。
【００３７】
図６（ｄ）は、シャッタ２の遮蔽、開放を示す。
図６（ｅ）の符号Ｅ２（ｎ）（ｎ＝０、１、２、…）は、フレーム期間ＦＰ（ｎ）における撮像素子３の出力である撮像信号Ｅ２の値を表し、図６（ｆ）の符号Ｅ３（ｎ）は、フレーム期間ＦＰ（ｎ）において減算回路４から出力される映像信号Ｅ３の値を表し、図６（ｇ）の符号Ｇ５（ｎ）は、フレーム期間ＦＰ（ｎ）においてＡ／Ｄ変換回路６から出力されるデジタル差分信号Ｇ５の値を表し、ＡＤ｛Ｅ３（ｎ）｝は、Ｅ３（ｎ）をＡ／Ｄ変換した結果を表す。なお、増幅回路５の増幅率は１であると仮定している。
【００３８】
図６（ｈ）の符号Ｇ７（ｎ）は、フレーム期間ＦＰ（ｎ）において加算回路７から出力されるデジタル積算信号Ｇ７の値を表し、Ｇ６（ｎ）は、フレーム期間ＦＰ（ｎ）において減衰回路３２から出力されるデジタル信号（減衰信号）Ｇ６の値を表し、
図６（ｉ）の符号Ｇ９（ｎ）は、フレーム期間ＦＰ（ｎ）においてフレームメモリから読み出されるデジタルＦＰＮ信号Ｇ９の値を表す。
【００３９】
ＭＩＤは初期状態の信号の中心値であり、Ａ／Ｄ変換器６の出力が１０ビットの場合には、ＭＩＤ＝５１１である。
以下図１の回路においては、デジタル信号は正の値及び負の値を表すものであるとする。そして、デジタル信号の最小値０から最大値（９ビットの場合には５１１、１０ビットの場合には１０２３）までの範囲の中心値（９ビットの場合には、２５５、１０ビットの場合には５１１）がアナログ信号のゼロに対応するものであり、中心値よりも小さい値が負の値に対応し、中心値より大きい値が正の値に対応するものとする。
【００４０】
従って、デジタル信号同士の加減算を行う場合には、一旦その中心値を減算することで得られた値同士の加減算を行った後に中心値を加算するものとする。
減衰回路３２において減衰係数Ｋで割る演算を行う場合にも、入力値から一旦その中心値を減算することで得られる値を減衰係数Ｋで割り、その後中心値を加算することとする。即ち、デジタル差分信号Ｇ５及び減衰信号Ｇ６を０〜５１１の値で表した場合、
Ｇ６＝２５５＋（Ｇ５−２５５）／Ｋ      …（１）
の計算により、減衰信号Ｇ６を求める。
【００４１】
撮像装置の電源が投入されると（時刻ｔ０）、撮像装置はＦＰＮ更新モードに入り、シャッタ２が閉じた状態で起動する。（実際には、電源投入後は、回路各部が安定して動作を行うようになるまでに若干の遅れがあるが、ここではその遅れを無視する。）
このとき、タイミング生成回路１２から出力されるシャッタタイミング信号ＳＴが低レベルであって、これによりシャッタ２の遮蔽が指示されており、また、タイミング生成回路１２から出力される更新タイミング信号ＵＴが高レベルであって、これにより、フレームメモリ９への書き込みが許可されている。
【００４２】
このとき、フレームメモリ９の出力Ｇ９（０）は、ＭＩＤであり、これがＤ／Ａ変換器１０でアナログ信号に変換されるので、Ｄ／Ａ変換器１０から出力されるアナログＦＰＮ信号Ｅ１はＭＩＤ、即ちゼロを表すものとなっている。
【００４３】
各フレーム期間ＦＰ（ｎ）に得られる撮像信号Ｅ２（ｎ）は、電源投入後最初のフレーム期間ＦＰ（０）では、Ｅ２（０）＝不定であり、２番目以降では、シャッタ２が撮像素子３を遮蔽していれば、撮像信号Ｅ２（ｎ）はＦＰＮ成分のみから成る。これを図６（ｅ）では、Ｅ２（ｎ）＝Ｎで表している。撮像素子３が開放されていれば、撮像信号Ｅ２（ｎ）はＦＰＮ成分と信号成分（被写体からの放射に応じた成分）から成る。これを図６（ｅ）では、Ｅ２（ｎ）＝Ｎ＋Ｓで表している。
【００４４】
例えば、フレーム期間ＦＰ（０）に撮像素子３内に発生したＦＰＮに応じた信号が、次のフレーム期間ＦＰ（１）に撮像信号Ｅ２（１）として出力される。
減算回路４は、遮蔽状態における電荷蓄積により生成された撮像信号Ｅ２（１）と、フレームメモリ９の出力されるデジタルＦＰＮ信号Ｇ９（１）をアナログに変換したアナログＦＰＮ信号Ｅ１（１）の差をとり、この差を映像信号Ｅ３（１）として出力する。
【００４５】
映像信号Ｅ３（１）はＡ／Ｄ変換器６にてデジタル差分信号Ｇ５（１）に変換され、減衰回路３２にて１／Ｋの減衰信号Ｇ６＝Ｇ５（１）／Ｋとなり、加算回路７は、減衰信号Ｇ６（１）を、フレームメモリ９が保持しているデジタルＦＰＮ信号Ｇ９（１）と加算し、デジタル積算信号Ｇ７（１）を生成する。
【００４６】
デジタル積算信号Ｇ７（１）は、フレームメモリ９に書き込まれ、次のフレーム期間ＦＰ（２）においてデジタルＦＰＮ信号Ｇ９（２）として読み出され、Ｄ／Ａ変換器１０でアナログＦＰＮ信号Ｅ１に変換された上で減算回路４に供給されて映像信号Ｅ３の生成に用いられるとともに、加算回路７に供給されてデジタル積算信号Ｇ７（２）の生成に用いられる。
【００４７】
以後同様の動作が繰り返され、フレーム期間ＦＰ（１）において、デジタル差分信号Ｇ５が所定値よりも小さくなり、安定したとすると、そのことがタイミング生成回路１２により検出され、次のフレーム期間ＦＰ（２）の開始時点である時刻ｔ２においてシャッタタイミング信号ＳＴが低レベルから高レベルに遷移し、更新タイミング信号ＵＴが高レベルから低レベルに遷移する。
【００４８】
シャッタタイミング信号ＳＴが高レベルに遷移する結果、シャッタ２が開放される。また、更新タイミング信号ＵＴが低レベルに遷移する結果、更新回路８によるフレームメモリ９への書き込みが禁止されるようになる。そのため、ＦＰＮ信号の更新モードが終わり、通常の撮影モードが始まる。通常の撮影モードにおいては、フレームメモリ９からは更新が可能であったフレーム期間ＦＰ（１）に書き込まれたデジタル積算信号Ｇ７（１）の出力が継続され、アナログＦＰＮ信号Ｅ１として、減算回路４に供給され続ける。
【００４９】
なお、実際には、電源が投入されてから、デジタル差分信号Ｇ５が所定値よりも小さくなり、安定するまでに減衰係数Ｋに応じて２フレーム以上の期間を要するが、図６（ａ）〜（ｊ）では、簡単のため、電源投入から２フレーム期間目にそのような状態になったものとしている。
【００５０】
以上、撮像装置の電源投入時自動的に行われるＦＰＮ信号の設定について説明したが、撮像装置の電源投入後、図示しない手段などでＦＰＮ信号の更新を指示し、この指示に基づいてＦＰＮ信号の更新モードが開始し、ＦＰＮ信号の更新乃至再設定を行うようにしても良い。撮像装置の動作中にも、撮像素子３の感度のばらつきは使用環境や装置の温度などによって変化するので、これに対応するために、適宜、例えば定期的にＦＰＮ信号を更新、再設定するのが望ましい。
【００５１】
図６のタイミングチャートではシャッタを遮蔽した状態で電源を投入した後、２フレーム経過した時点でデジタルＦＰＮ信号Ｇ９が収束し、安定化し、シャッタ２を開放して通常の撮影を開始している。しかし実際の回路においては、上記のように、デジタルＦＰＮ信号Ｇ９が遮蔽時の撮像信号Ｅ２に一致して安定するまでに２フレーム以上の期間を要する。
【００５２】
以下、電源を投入してから、デジタルＦＰＮ信号Ｇ９として、遮蔽時の撮像信号Ｅ２と同じものが安定して得られるまでの動作を、図７、図８及び図９（ａ）〜（ｃ）乃至図１４（ａ）〜（ｃ）を参照して説明する。なお、図９（ａ）〜（ｃ）乃至図１４（ａ）〜（ｃ）におけるフレーム期間ＦＰ（０）〜ＦＰ（５）は、図６における同じ符号のフレーム期間と同じものではない。
【００５３】
シャッタ２が遮蔽状態であるとき、撮像素子３からは、例えば図７の様な撮像信号Ｅ２が出力される。縦軸は撮像信号Ｅ２のレベルを表し、横軸は撮像素子３の１ライン上の画素位置を表す。信号が１ライン上の画素の信号が順に出力された場合、横軸は時間（μsｅｃ）に対応する。撮像素子３から出力される撮像信号Ｅ２は、本来正の値のみを有するが、回路内の処理の都合上、中間値を０Ｖとして、それより低い値を負の値、それより高い値を正の値として扱うこととしている。図示の例では、０．０Ｖを中心として±１．０Ｖの範囲内の値を取る信号が出力される。
【００５４】
ここでは説明をしやすくするため、図８の様に簡略化した撮像信号Ｅ２が出力されているものとする。図示の例では１ラインの右端の信号レベルが最も高く、左端から右端に掛けて次第に信号レベルが高くなっているが、このような画素位置との関係における変化自体が重要なのではなく、むしろ撮像信号Ｅ２の信号レベルの高い箇所（画素）や低い箇所（画素）でそれぞれ時間とともに、回路各部における信号のレベルが時間とともにどのように変化するかの説明のためにこのような例が想定されている。また、シャッタを遮蔽している間、撮像信号の変化は無いものとする。
【００５５】
フレームメモリ９に格納されているデジタルＦＰＮ信号Ｇ９の初期値はゼロとする。よって、デジタルＦＰＮ信号Ｇ９をＤ／Ａ変換器１０によりアナログに変換したアナログＦＰＮ信号Ｅ１の初期値もゼロとなる。
【００５６】
図９（ａ）〜（ｃ）乃至図１４（ａ）〜（ｃ）はフレーム期間ＦＰ（０）〜ＦＰ（５）、特にそれぞれのフレーム期間において信号処理が行われる時刻における、デジタルＦＰＮ信号Ｇ９、アナログＦＰＮ信号Ｅ１、デジタル積算信号Ｇ７、映像信号Ｅ３、及びデジタル差分信号Ｇ５の変化の様子を示した図である。デジタル値については、実際のデジタル信号の値のほかに、該デジタル信号の値から中心値を減算した値も括弧内に併記してある。
各図中の０.０Ｖは共通電位である。デジタルＦＰＮ信号Ｇ９は１０ビットデータで、Ｄ／Ａ変換器１０により０．０Ｖを中心とした−１．０〜１．０Ｖの振幅の信号に変換される。具体的には、５１１／１０２３が０．０Ｖに、０／１０２３が−１．０Ｖに、１０２３／１０２３が１．０Ｖに変換される。
【００５７】
映像信号Ｅ３は撮像信号Ｅ２とアナログＦＰＮ信号Ｅ１の差であるが、同様に−１．０〜１．０Ｖの範囲の値をとる。即ち、Ｅ２とＥ１の減算の結果が−１．０〜１．０Ｖの範囲を超えるときは、それぞれ−１．０Ｖ、１．０Ｖに制限される。
デジタル差分信号Ｇ５は映像信号Ｅ３を９ビットのＡ／Ｄ変換器６でＡ／Ｄ変換したもので、変換する際のダイナミックレンジは１．０Ｖであり、０．０Ｖが２５５／５１１に、−０.５Ｖが０／５１１、０.５Ｖが５１１／５１１に変換される。撮像信号Ｅ３が−０．５Ｖよりも低いときは、デジタル差分信号Ｇ５は０／５１１になり、撮像信号Ｅ３が０．５Ｖよりも高いときは、デジタル差分信号Ｇ５は５１１／５１１になる。
【００５８】
減衰回路３２は、デジタル差分信号Ｇ５に対して上記の式（１）で表される減衰信号Ｇ６を出力するものであり、Ｄ／Ａ変換器６の出力であるデジタル差分信号Ｇ５が５１１／５１１（中心値２５５／５１１をゼロとして表せば２５６）のときは、減衰信号Ｇ６は３８３／５１１（中心値２５５／５１１をゼロとして表せば１２８）となり、デジタル差分信号Ｇ５が２５５／５１１のときは、減衰信号Ｇ６は２５５／５１１となり、デジタル差分信号Ｇ５が０／５１１（中心値２５５／５１１をゼロとして表せば−２５５）のときは、減衰信号Ｇ６は１２７／５１１（中心値２５５／５１１をゼロとして表せば−１２８）となる。
【００５９】
フレーム期間ＦＰ（０）では、図９（ａ）に示すように、アナログＦＰＮ信号Ｅ１の初期値が０Ｖなので、図９（ｂ）に示すように、映像信号Ｅ３（０）は図８に示した撮像信号Ｅ２と同じになる。この映像信号Ｅ３（０）をＡ／Ｄ変換器６によりＡ／Ｄ変換するとデジタル差分信号Ｇ５（０）が得られ、このデジタル差分信号Ｇ５に減衰回路３２で１／Ｋに減衰することで図９（ｃ）に示される減衰信号Ｇ６（０）＝Ｇ５（０）／Ｋが得られる。ここでは一例としてＫ＝２としている。
【００６０】
ここでは、映像信号Ｅ３（０）の振幅（最大値と最小値の差）がＡ／Ｄ変換器６のダイナミックレンジより大きく、ラインの右端の部分の映像信号Ｅ３（０）は０．５Ｖを超えている。そのため、０．０Ｖを中心に−０．５〜０．５Ｖの範囲の値がＡ／Ｄ変換器６でデジタル値０／５１１〜５１１／５１１に変換され、０．５Ｖを超える値はすべて５１１／５１１に変換される。Ａ／Ｄ変換により得られるデジタル差分信号Ｇ５に（デジタル値の中心値２５５をゼロとして扱って）１／Ｋを掛けたものが減衰信号Ｇ６となる。この場合上記のように、中心値２５５を減算した上で１／Ｋを掛け、その後中心値２５５を加算することで、減衰信号Ｇ６（０）が求められる。
【００６１】
図９（ｃ）に示す例では、減衰信号Ｇ６（０）には２５５（０．０Ｖ）よりも大きい値を有する部分と小さい値を有する部分とがある。デジタル差分信号Ｇ５（０）も同様である。
【００６２】
図９（ｃ）に示される減衰信号Ｇ６（０）に、図９（ａ）に示されるデジタルＦＰＮ信号Ｇ９（０）（１ラインの全体にわたりゼロ（即ち、中心値５１１））が加算され、図１０（ａ）に示されるデジタル積算信号Ｇ７（０）が得られる。図１０（ａ）に示されるデジタル積算信号Ｇ７（０）は図９（ｃ）に示される減衰信号Ｇ６（０）と同じ値を意味するが、ゼロを表す中心値が異なる。このデジタル積算信号Ｇ７（０）は、フレームメモリ９に書き込まれる。この時点では、デジタル積算信号Ｇ７（０）はまだ過渡状態にあり、安定化したデジタル積算信号Ｇ７（或いは安定したデジタルＦＰＮ信号Ｇ９）はまだ得られていない。
【００６３】
図１０（ａ）のデジタル積算信号Ｇ７が１フレーム期間経過後に、フレーム期間ＦＰ（１）において、デジタルＦＰＮ信号Ｇ９（１）として出力され、Ｄ／Ａ変換されてアナログＦＰＮ信号Ｅ１（１）が得られる。
図８に示される撮像信号Ｅ２（図１０（ｂ）にも破線Ｅ２で示す）からアナログＦＰＮ信号Ｅ１（１）を減算することで得られる映像信号Ｅ３（１）は図１０（ｂ）に示されるように、ラインの右端においては、０．７５Ｖ、ラインの右端から１／６だけ内側に寄った点で０．５Ｖ、ラインの右端から１／３だけ内側に寄った点で０．２５Ｖ、ラインの左端から１／３だけ内側に寄った点で０Ｖ、ラインの左端で−０．２５Ｖとなる。
【００６４】
図１０（ｂ）の撮像信号Ｅ３（１）をＡ／Ｄ変換する場合、上記のように、０．５Ｖを超える値は飽和によりすべて５１１に変換されるので、Ａ／Ｄ変換して１／Ｋを乗じることで得られる減衰信号Ｇ６（１）は図１０（ｃ）に示されるように、ラインの右端から１／６内側に寄った点よりも右側では、３８３（＋１２８）であり、ラインの右端から１／３内側に寄った点では、３１９（＋６４）であり、ラインの左端より１／３内側に寄った点では、２５５（０）であり、ラインの左端では１９１（−６４）となる。
【００６５】
図１０（ｃ）に示される減衰信号Ｇ６（１）に、図１０（ａ）に示されるデジタルＦＰＮ信号Ｇ９（１）が加算され、図１１（ａ）に示されるデジタル積算信号Ｇ７（１）が得られる。このデジタル積算信号Ｇ７（１）は、フレームメモリ９に書き込まれる。
【００６６】
図１１（ａ）のデジタル積算信号Ｇ７（１）が１フレーム期間経過後に、フレーム期間ＦＰ（２）において、デジタルＦＰＮ信号Ｇ９（２）として出力され、Ｄ／Ａ変換されてアナログＦＰＮ信号Ｅ１（２）が得られる。
図８に示される撮像信号Ｅ２からアナログＦＰＮ信号Ｅ１（２）を減算することで得られる映像信号Ｅ３（２）は図１１（ｂ）に示されるように、ラインの右端においては、０．５Ｖ、ラインの右端から１／６だけ内側に寄った点で０．２５Ｖ、ラインの右端から１／３だけ内側に寄った点で０．１２５Ｖ、ラインの左端から１／３だけ内側に寄った点で０Ｖ、ラインの左端で−０．１２５Ｖとなる。
【００６７】
図１１（ｂ）の信号Ｅ３（２）は、０．５Ｖ以下であるので、Ａ／Ｄ変換の際の飽和は起きず、Ａ／Ｄ変換して１／Ｋを乗じることで得られる減衰信号Ｇ６（２）は図１１（ｃ）に示されるように、ラインの右端では３８３（＋１２８）、ラインの右端から１／６内側に寄った点では、３１９（＋６４）であり、ラインの右端から１／３内側に寄った点では、２８７（＋３２）であり、ラインの左端より１／３内側に寄った点では、２５５（０）であり、ラインの左端では２２３（−３２）となる。
【００６８】
図１１（ｃ）に示される減衰信号Ｇ６（２）に、図１１（ａ）に示されるデジタルＦＰＮ信号Ｇ９（２）が加算され、図１２（ａ）に示されるデジタル積算信号Ｇ７（２）が得られる。このデジタル積算信号Ｇ７（２）は、フレームメモリ９に書き込まれる。
【００６９】
以下同様の処理が後続のフレーム期間ＦＰ（３）、ＦＰ（４）、ＦＰ（５）などにも繰り返される。
このような処理が繰り返されると、図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）に示すように、信号Ｅ３は次第に減少して、やがて略ゼロになって安定し（収束し）、これと並行して、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）に示すように、アナログＦＰＮ信号Ｅ１が時間の経過とともに、図８に示した撮像信号Ｅ２と同じ値に近付き、やがて略一致して安定する（収束する）。このことは、映像信号Ｅ３に対応するデジタルＦＰＮ信号Ｇ９、及び１フレーム期間前のデジタル積算信号Ｇ７が安定することを意味する。この安定したデジタル積算信号Ｇ７がフレームメモリに格納され、それ以降デジタルＦＰＮ信号Ｇ９として出力され続ける。
【００７０】
タイミング生成回路１２は、デジタル差分信号Ｇ５を観測して、デジタル差分信号Ｇ５が所定値よりも小さくなって安定したら収束と判断し、例えば図示のようにシャッタタイミング信号ＳＴを低レベルから高レベルに切り替えることにより、シャッタ２を遮蔽から開放へ制御し、更新タイミング信号ＵＴを高レベルから低レベルに切り替えることにより、更新回路８における更新を禁止する。
なお、上記のように、デジタル差分信号Ｇ５が所定値よりも小さくなったかどうかの判定を行うことなく、デジタル差分信号Ｇ５が収束に必要なフレーム期間の数に相当する時間が経過したときに、シャッタタイミング信号ＳＴを低レベルから高レベルへの切り替えを行い、更新タイミング信号ＵＴの高レベルから低レベルへの切り替えを行うようにタイミング生成回路１２を構成してもよい。
【００７１】
以上説明したように実施の形態１によれば、撮像素子から出力されるアナログ信号と、ＦＰＮに相当する成分が記録されているフレームメモリから出力されるアナログ信号をＤ／Ａ変換したものとの差分をＡ／Ｄ変換することにより、より支配的なＦＰＮが差し引かれている信号をＡ／Ｄ変換することになり、Ａ／Ｄ変換器のダイナミックレンジを有効に利用することが出来るため、Ａ／Ｄ変換による量子化ノイズが低減し、画質が向上する。
【００７２】
さらに、減衰回路３２にてデジタル差分信号Ｇ５を１／Ｋ倍（Ｋ＞１）してからデジタルＦＰＮ信号Ｇ９と加算することにより、Ａ／ＤとＤ／Ａの特性差を吸収して信号の発散を防ぐため、デジタルＦＰＮ信号Ｇ９を精度よく、ＦＰＮのみに相当する値（遮蔽時の撮像信号Ｅ２に相当する値）に収束させることができる。
【００７３】
実施の形態２．
図１５はこの発明の実施の形態２の赤外線撮像装置の構成を表すブロック図である。
図１に示される実施の形態１ではＦＰＮを記憶する手段が１系統であったが、図１５に示される実施の形態２では２系統のＦＰＮ記憶手段が設けられ、さらに、２系統それぞれのＤ／Ａ変換器出力を結合する結合器２３が増設されている点で実施の形態１と異なる。
ＦＰＮを記憶する第１の系統は、第１の減衰回路３４と、第１の加算回路１５と、第１の更新回路１６と、第１のフレームメモリ１７と、第１のＤ／Ａ変換器１８とを有する。ＦＰＮを記憶する第２の系統は、第２の減衰回路３６と、第２の加算回路１９と、第２の更新回路２０と、第２のフレームメモリ２１と、第２のＤ／Ａ変換器２２とを有する。
【００７４】
図１５において、デジタル差分信号Ｇ５が第１の系統の第１の減衰回路３４に入力され、第１の加算回路１５を経て第１のデジタル積算信号Ｇ７１となり、第１の更新回路１６により第１のフレームメモリ１７に書き込まれた後、１フレーム期間後に読み出されて第１のＤ／Ａ変換器１８及び第１の加算回路１５に供給される動作は、実施の形態１に関し、減衰回路３２、加算回路７、更新回路８、フレームメモリ９、及びＤ／Ａ変換器１０を含むＦＰＮ信号生成手段３０について説明したのと同様である。また、デジタル差分信号Ｇ５が第２の系統の第２の減衰回路３６に入力され、第２の加算回路１９を経て第２のデジタル積算信号Ｇ７２となり、第２の更新回路２０により第２のフレームメモリ２１に書き込まれた後、１フレーム期間後に読み出されて第２のＤ／Ａ変換器２２及び第２の加算回路１９に供給される動作は、実施の形態１に関し、減衰回路３２、加算回路７、更新回路８、フレームメモリ９、及びＤ／Ａ変換器１０を含むＦＰＮ信号生成手段３０について説明したのと同様である。
但し、以下に詳しく述べるように、第１及び第２の更新回路１６、２０で更新を行うタイミングが異なる。また、第１のＤ／Ａ変換器１８への入力信号ビット数と第２のＤ／Ａ変換器２２への入力信号のビット数の合計はＡ／Ｄ変換器６の分解能より大きい。
【００７５】
例えば、Ａ／Ｄ変換器６の分解能が８ビットであり、Ｄ／Ａ後に１６ビットに相当するアナログＦＰＮ信号を得る場合は、第１の系、第２の系ともに８ビットのＤ／Ａ変換を行い、最終的に結合器２３にて第１の系の８ビットに相当するアナログＦＰＮ信号Ｅ１１と第２の系の８ビットに相当するアナログＦＰＮ信号Ｅ１２とを、後述のように、２５５：１の割合で加算する（例えばアナログＦＰＮ信号Ｅ１２の１／２５５をアナログＦＰＮ信号Ｅ１１に加算する）ことで、第１の系の8ビットのデジタルＦＰＮ信号Ｇ９１を上位に、第２の系の８ビットのデジタルＦＰＮ信号Ｇ９２を下位にして両者を結合することで得られるデジタルＦＰＮ信号に対応するアナログＦＰＮ信号Ｅ１を得る。
【００７６】
第１の減衰回路３４と第２の減衰回路３６にてデジタル差分信号Ｇ５に乗ずる係数は互いに同じであっても良いが、互いに異なっていても良い。例えば第１の減衰回路３４ではデジタル差分信号Ｇ５を１／Ｌに、第２の減衰回路３６ではデジタル差分信号Ｇ５を１／Ｍ（Ｌ、Ｍはともに１よりも大きい整数であり、互いに異なる）に減衰させるように構成してもよい。第１の系の８ビット信号を上位に、第２の系の８ビット信号を下位とする１６ビットのデジタル信号に対応するアナログ信号を得る場合、第１の系の第１の減衰回路３４の減衰係数１／Ｌを、第２の系の第２の減衰回路３４の減衰係数１／Ｍより大きくすることにより、上位８ビットを粗めのステップでＦＰＮの値に収束させ、下位８ビットを細かいステップでＦＰＮの値に収束させることもできる。また、反対に第１の系の第１の減衰回路４１の減衰係数１／Ｌを、第２の系の第２の減衰回路４１の減衰係数１／Ｍより小さくすることにより、上位８ビットを細かいステップで発散を防ぎ、下位８ビットを粗いステップで収束を早めることもできる。
【００７７】
第１の系の８ビット信号を上位に、第２の系の８ビット信号を下位とする１６ビットのデジタル信号に対応するアナログ信号を得る場合では、第１の系、第２の系ともに得られた８ビットデータのうち、第２の系の８ビットデータを、第２のＤ／Ａ変換器２２を通した後に１／２５５倍して第１の系の８ビットデータに加算すればよい。ただし、２つのＤ／Ａ変換器の利得や直線性などの特性は同じではないため、正確に１６ビットの精度が再現できるわけではない。そこで、階調の再現性を優先して、２／２５５で加算して、１５ビット精度として結合してもよい。上記のとおり加算比は、精度と階調再現性とを勘案して決めることができる。
【００７８】
図１６は結合器２３の一例を示す図である。結合器２３内部には抵抗Ｒ１、Ｒ２があり、第１のＤ／Ａ変換器１８の出力信号Ｅ１１が抵抗Ｒ１を、第２のＤ／Ａ変換器２２の出力信号Ｅ１２が抵抗Ｒ２を通るように配置されている。第２の系の８ビットデータを第２のＤ／Ａ変換器２２を通した後に１／２５５倍して第１の系の８ビットデータに結合するため、Ｒ１とＲ２の抵抗値には、Ｒ１：Ｒ２＝１：２５５の関係がある。
【００７９】
第１及び第２の更新回路１６、２０による第１及び第２のフレームメモリ１７、２１の更新は、タイミング生成回路１２からの第１及び第２の更新タイミング信号ＵＴ１、ＵＴ２により制御される。第１の更新タイミング信号ＵＴ１が高レベルであれば、第１のフレームメモリ１７は書き込みが許可され、第１の更新タイミング信号ＵＴ１が低レベルであれば、第１のフレームメモリ１７は書き込みが禁止される。同様に第２の更新タイミング信号ＵＴ２が高レベルであれば、第２のフレームメモリ２１は書き込みが許可され、第２の更新タイミング信号ＵＴ２が低レベルであれば、第２のフレームメモリ２１は書き込みが禁止される。
【００８０】
次に図１７（ａ）〜（ｍ）、図１８（ａ）〜（ｍ）及び図１９（ａ）〜（ｍ）に示すタイミングチャートを用いて実施の形態２に係わる処理手順の一例を説明する。図１７（ａ）〜（ｍ）、図１８（ａ）〜（ｍ）及び図１９（ａ）〜（ｍ）と、図６（ａ）〜（ｊ）との違いは、図６（ｈ）の加算回路７の出力であるデジタル積算信号Ｇ７の代わりに、第１及び第２の加算回路１５、１９の出力である第１及び第２のデジタル積算信号Ｇ７１、Ｇ７２がそれぞれ図１７（ｈ）、図１８（ｈ）、図１９（ｈ）及び図１７（ｉ）、図１８（ｉ）、図１９（ｉ）に示され、図６（ｉ）のフレームメモリ９の出力であるデジタルＦＰＮ信号Ｇ９の代わりに、第１及び第２のフレームメモリ１７、２１の出力である第１及び第２のデジタルＦＰＮ信号Ｇ９１、Ｇ９２がそれぞれ図１７（ｊ）、図１８（ｊ）、図１９（ｊ）及び図１７（ｋ）、図１８（ｋ）、図１９（ｋ）に示され、図６（ｊ）の更新タイミング信号ＵＴの代わりに、第１及び第２の更新タイミング信号ＵＴ１、ＵＴ２がそれぞれ図１７（ｌ）、図１８（ｌ）、図１９（ｌ）及び図１７（ｍ）、図１８（ｍ）、図１９（ｍ）に示されている点が異なる。
【００８１】
以下、図１７（ａ）〜（ｍ）、図１８（ａ）〜（ｍ）、図１９（ａ）〜（ｍ）を参照してさらに説明する。以下、撮像装置の電源投入時に自動的に行われるＦＰＮ信号の設定について説明するが、撮像装置の電源投入後、図示しない手段などでＦＰＮ信号の更新が指示された場合の動作も同様である。
【００８２】
撮像装置の電源を投入すると（時刻ｔ０）、撮像装置はＦＰＮ信号更新モードに入り、シャッタ２が閉じた状態で起動する。（実際には、電源投入後は、回路各部が安定して動作を行うようになるまでに若干の遅れがあるが、ここではその遅れを無視する。）
またこのとき、タイミング生成回路１２から出力されるシャッタタイミング信号ＳＴが低レベルであって、これによりシャッタ２の遮蔽が指示されており、また、タイミング生成回路１２から出力される第１の更新タイミング信号ＵＴ１が高レベルであって、これにより第１のフレームメモリ１７への書き込みが許可されている一方、タイミング生成回路１２から出力される第２の更新タイミング信号ＵＴ２が低レベルであって、これにより第２のフレームメモリ２１への書き込みが禁止されている。
【００８３】
このとき、第１のフレームメモリ１７の出力Ｇ９１（０）及び第２のフレームメモリ２１の出力Ｇ９２（０）は、ＭＩＤであり、これらがそれぞれ第１のＤ／Ａ変換器１８、第２のＤ／Ａ変換器２２でアナログ信号に変換された上で結合器２３で結合される結果、結合器２３から出力されるアナログＦＰＮ信号Ｅ１はＭＩＤ、即ちゼロを表すものとなっている。
【００８４】
フレーム期間ＦＰ（０）に撮像素子３内に発生したＦＰＮに応じた信号が、次のフレーム期間ＦＰ（１）に撮像信号Ｅ２（１）として出力される。
【００８５】
減算回路４は、遮蔽状態における電荷蓄積により生成された撮像信号Ｅ２（１）と、結合器２３から出力されているアナログＦＰＮ信号Ｅ（１）の差をとり、この差を映像信号Ｅ３（１）として出力する。
映像信号Ｅ３（１）はＡ／Ｄ変換器６にてデジタル差分信号Ｇ５（１）に変換され、第１の減衰回路３４にて１／Ｌの第１の減衰信号Ｇ６１（１）＝Ｇ５（１）／Ｌとなり、第１の加算回路１５は、第１の減衰信号Ｇ６１（１）を、第１のフレームメモリ１７が保持しているデジタルＦＰＮ信号Ｇ９１（１）と加算し、第１のデジタル積算信号Ｇ７１（１）を生成する。
【００８６】
第１の更新タイミング信号ＵＴ１が高レベルで、第１のフレームメモリ１７は書き込みが許可されているため、第１のデジタル積算信号Ｇ７１（１）は、第１のフレームメモリ１７に書き込まれる。
一方、第２の更新タイミング信号ＵＴ２が低レベルで、第２のフレームメモリ２１では書き込みが禁止されているため、引続きＭＩＤが記憶されている。
【００８７】
第１のフレームメモリ１７に書き込まれた第１のデジタル積算信号Ｇ７１（１）は、次のフレーム期間ＦＰ（２）において第１のデジタルＦＰＮ信号Ｇ９１（２）として読み出され、第１のＤ／Ａ変換器１８で第１のアナログ信号Ｅ１１（２）に変換される。
第２のフレームメモリ２１からは引き続きＭＩＤが出力され、第２のＤ／Ａ変換器２２で第２のアナログ信号Ｅ１２（２）に変換されるが、この第２のアナログ信号Ｅ１２（２）はＭＩＤを表すもの、即ちゼロである。
【００８８】
結合器２３では、第１のＤ／Ａ変換器１８から出力される第１のアナログＦＰＮ信号Ｅ１１（２）と第２のＤ／Ａ変換器２２から出力される第２のアナログＦＰＮ信号Ｅ１２（２）を結合して、アナログＦＰＮ信号Ｅ１（２）を出力する。このアナログＦＰＮ信号Ｅ１（２）は減算回路４に供給されて、映像信号Ｅ３（２）の生成に用いられる。
第１のフレームメモリ１７から読み出された第１のデジタルＦＰＮ信号Ｇ９１（２）はまた、第１の加算回路１５に供給され、第１のデジタル積算信号Ｇ７１（２）の生成に用いられる。
【００８９】
以後同様の動作が繰り返され、フレーム期間ＦＰ（ｋ−１）において、デジタル差分信号Ｇ５が所定値よりも小さくなり、安定したとすると、そのことがタイミング生成回路１２により検出され、次のフレーム期間ＦＰ（ｋ）の開始時に、第１の更新タイミング信号ＵＴ１が高レベルから低レベルに遷移し、第２の更新タイミング信号ＵＴ２が低レベルから高レベルへ遷移する。その結果、第１のフレームメモリ１７への書き込みが禁止され、第２のフレームメモリ２１への書き込みが許容されるようになる。
その後、例えばフレーム期間ＦＰ（ｋ−１）内に撮像素子で蓄積された電荷に応じた信号が、フレーム期間ＦＰ（ｋ）に撮像信号Ｅ２（ｋ）として出力される。
【００９０】
減算回路４は、遮蔽状態における電荷蓄積により生成された撮像信号Ｅ２（ｋ）と、結合器２３から出力されているアナログＦＰＮ信号Ｅ１（ｋ）の差をとり、映像信号Ｅ３（ｋ）を生成する。
映像信号Ｅ３（ｋ）はＡ／Ｄ変換器６にてデジタル差分信号Ｇ５（ｋ）に変換され、第２の減衰回路３６にて１／Ｍの第２の減衰信号Ｇ６２（ｋ）＝Ｇ５２（ｋ）／Ｍとなり、第２の加算回路１９は、第２の減衰信号Ｇ６２（ｋ）を、第２のフレームメモリ２１が保持している第２のデジタルＦＰＮ信号Ｇ９２（ｋ）＝ＭＩＤと加算し、第２のデジタル積算信号Ｇ７２（ｋ）を生成する。
【００９１】
第２のデジタル積算信号Ｇ７２（ｋ）は、第２のフレームメモリ２１に書き込まれる。
一方第１のフレームメモリ１７では書き込みが禁止されているため、引続き第１のデジタル積算信号Ｇ７１（ｋ−１）の値に等しい第１のデジタルＦＰＮ信号Ｇ９１が記憶されている。
【００９２】
第２のフレームメモリ２１に書き込まれた第２のデジタル積算信号Ｇ７２（ｋ）は、次のフレーム期間ＦＰ（ｋ＋１）にて第２のデジタルＦＰＮ信号Ｇ９２（ｋ＋１）として出力され、第２のＤ／Ａ変換器２２で第２のアナログ信号Ｅ１２（ｋ＋１）に変換される。
一方、第１のフレームメモリ１７からは引き続き第１のデジタル積算信号Ｇ７１（ｋ−１）に等しい値の第１のデジタルＦＰＮ信号Ｇ９１が読み出され、第１のＤ／Ａ変換器１８で第１のアナログ信号Ｅ１１（ｋ＋１）に変換される。
【００９３】
結合器２３では、第１のＤ／Ａ変換器１８から出力される第１のアナログ信号Ｅ１１（ｋ＋１）と第２のＤ／Ａ変換器２２から出力される第２のアナログ信号Ｅ１２（ｋ＋１）を結合して、アナログＦＰＮ信号Ｅ１（ｋ＋１）を出力する。このアナログＦＰＮ信号Ｅ１（ｋ＋１）は減算回路４に供給されて、映像信号Ｅ３（ｋ＋１）の生成に用いられる。
第２のフレームメモリ２１に記憶された第２のデジタル積算信号Ｇ７２（ｋ）はまた、次のフレーム期間ＦＰ（ｋ＋１）にて第２のデジタルＦＰＮ信号Ｇ９２（ｋ＋１）として出力され、第２の加算回路１９に供給され、第２のデジタル積算信号Ｇ７２（ｋ＋１）の生成に用いられる。
【００９４】
以後同様の動作が繰り返され、フレーム期間ＦＰ（ｍ−１）において、デジタル差分信号Ｇ５が所定値よりも小さくなり、安定したとすると、そのことがタイミング生成回路１２により検出され、次のフレーム期間ＦＰ（ｍ）の開始時に、シャッタタイミング信号ＳＴが低レベルから高レベルに切り替えられ、第２の更新タイミング信号ＵＴ２が高レベルから低レベルに遷移する。その結果、第２のフレームメモリ２１への書き込みも禁止される。このとき、第１のフレームメモリ１７への書き込みは引き続き禁止されている。これにより、ＦＰＮ信号更新モードが終了し、通常の撮影モードが開始する。
【００９５】
その結果、それ以降は、第１及び第２のフレームメモリ１７及び２１に記憶されているデジタル積算信号Ｇ７１（ｋ−１）及びＧ７２（ｍ−１）の出力が継続され、結合器２３で結合された結果がアナログＦＰＮ信号Ｅ１として、減算回路４に供給されつづける。
【００９６】
このように、タイミング生成回路１２が、シャッタ制御回路１１に供給するシャッタタイミング信号ＳＴを低レベルにして、遮光状態を指示している期間のうち、第一の期間（フレーム期間ＦＰ（０）からフレーム期間ＦＰ（ｋ−１）までの期間）において、第１の系で、ＦＰＮ信号の一部を生成し、第二の期間（フレーム期間ＦＰ（ｋ）からフレーム期間ＦＰ（ｍ−１）までの期間）において、第２の系で、ＦＰＮ信号の残りの部分を生成する。
【００９７】
上記のように、１６ビットのデジタルＦＰＮ信号に対応するアナログＦＰＮ信号を生成する場合、フレーム期間ＦＰ（０）からフレーム期間ＦＰ（ｋ−１）までが第１の系で上位８ビットの信号を得るための期間であり、フレーム期間ＦＰ（ｋ）からフレーム期間ＦＰ（ｍ−１）までが第２の系で下位８ビットの信号を得るための期間である。
【００９８】
以上のように、ＦＰＮ信号更新モードでの動作が開始され、シャッタ２が遮蔽状態になると、タイミング生成回路１２は、まず、第１及び第２の更新タイミング信号ＵＴ１、ＵＴ２により、第１の更新回路１６の更新動作（第１のフレームメモリ１７への書き込み）をオン（許可状態）、第２の更新回路２０の更新動作（第２のフレームメモリ２１への書込み）をオフ（禁止状態）に制御する。これにより、まず第１の系だけを動作させて、第１のフレームメモリ１７にＦＰＮを表すデジタル信号の一部を形成する。このとき第２の系の第２のＤ／Ａ変換器２２からは中間値ＭＩＤ（ゼロを表す）が出力されている。第１の減衰回路３４の減衰係数１／Ｌは、信号の振幅やばらつき、回路系の精度、収束フレーム期間の数などを考慮して決められる。減衰係数１／Ｌが１に近づけば発散する危険性があるが収束フレーム期間の数は少なくなり、減衰係数１／Ｌが０に近づけば発散する危険性は低くなるが収束フレーム期間の数は多くなる。
減衰係数１／Ｌは発散の危険を抑えつつ短時間で収束するように決められる。このようにして、第１の系により、複数のフレーム期間をかけて第１のフレームメモリ１７にはＦＰＮを表すデジタル信号の上位８ビット、すなわち、粗い値が形成される。
【００９９】
第１のフレームメモリ１７に形成されるＦＰＮを表すデジタル信号の上位８ビットが十分に収束したら、タイミング生成回路１２は第１の更新回路１６の更新動作をオフ、第２の更新回路２０の更新動作をオンに制御する。次に第２の系だけを動作させて、第２のフレームメモリ２１にＦＰＮを表すデジタル信号の残りの部分（下位８ビット）を形成する。
このとき第１の系の第１のＤ／Ａ変換器１８からはＦＰＮを表すデジタル信号の上位８ビットに相当するＦＰＮの粗い値が出力されている。第２の減衰回路３６の減衰係数１／Ｍは、信号の振幅やばらつき、回路系の精度、収束フレーム期間の数などを考慮して決められる。減衰係数１／Ｍが１に近づけば発散する危険性があるが収束フレーム期間の数は短くなる。減衰係数１／Ｍが０に近づけば発散する危険性は低くなるが収束フレーム期間の数は多くなる。減衰係数１／Ｍは、発散の危険を抑えつつ短時間で収束するように決められる。
このように、第２の系により、複数のフレーム期間をかけて第２のフレームメモリ２１にはＦＰＮを表すデジタル信号の下位８ビットに相当する値が形成される。
【０１００】
第２のフレームメモリ２１に形成されるＦＰＮを表すデジタル信号の値が十分に収束したら、タイミング制御回路１２はシャッタ制御回路１１を開放状態に制御し、第１の更新回路１６の更新動作をオフにしたまま、第２の更新回路２０の更新動作をオフに制御する。これにより、更新モードが終わり、通常の撮影モードが始まる。このとき第１の系の第１のＤ／Ａ変換器１８からはＦＰＮを表すデジタル信号の上位８ビットが、第２の系の第２のＤ／Ａ変換器２２からはＦＰＮを表すデジタル信号の下位８ビットがそれぞれ出力されている。結合器２３は、第１のＤ／Ａ変換器１８の出力と第２のＤ／Ａ変換器２２の出力とを２５５：１の比で加算して、ＦＰＮを表す１６ビットのデジタル信号をＤ／Ａ変換した信号Ｅ１として減算回路４に供給する。減算回路４では撮像信号Ｅ２からＦＰＮを表す信号Ｅ１を減算することで、有効な映像信号Ｅ３を生成する。
【０１０１】
なお、上記の例では、第１のＤ／Ａ変換器１８の出力と第２のＤ／Ａ変換器２２の出力とを結合器２３において２５５：１の比で加算してＦＰＮを表す１６ビットのデジタル信号をＤ／Ａ変換した信号として減算回路４に供給しているが、代わりに、結合器２３が、Ｄ／Ａ変換器１８、２２の線形性の精度を考慮して、第１のＤ／Ａ変換器１８の出力と第２のＤ／Ａ変換器２２の出力とを２５５：２の比で加算して、１５ビット相当のデジタル信号をＤ／Ａ変換したアナログＦＰＮ信号としても良く、第１のＤ／Ａ変換器１８の出力と第２のＤ／Ａ変換器２２の出力とを２５５：４の比で加算して、１４ビット相当のデジタル信号をＤ／Ａ変換したアナログＦＰＮ信号としても良い。
【０１０２】
なおまた、上記のように、デジタル差分信号Ｇ５が所定値よりも小さくなったかどうかの判定を行うことなく、デジタル差分信号Ｇ５が収束に必要なフレーム期間の数に相当する時間が経過したときに、シャッタタイミング信号ＳＴの低レベルから高レベルへの切り替え、第１及び第２の更新タイミング信号ＵＴ１、ＵＴ２の高レベルから低レベルへの切り替えを行うようにタイミング生成回路１２を構成してもよい。
【０１０３】
以上説明したように実施の形態２によれば、２系統のＤ／Ａ変換器によるアナログ出力信号を結合することによりＡ／Ｄよりもビット精度が高いＤ／Ａ変換回路を実現でき、多ビットであるために高価なＤ／Ａ変換器を単独で用いる場合に比べてコストを抑えることができる。
【図面の簡単な説明】
【０１０４】
【図１】この発明の実施の形態１に係る赤外線撮像装置の構成を示すブロック図である。
【図２】撮像素子３から出力された１ライン分の撮像信号Ｅ２の波形の一例を示した図である。
【図３】撮像素子３から出力された撮像信号Ｅ２のうち図２に符号ＷＥで示す部分を横方向に拡大し、その期間における、フレームメモリ９から読み出されたデジタルＦＰＮ信号Ｇ９をＤ／Ａ変換したアナログＦＰＮ信号Ｅ１と映像信号Ｅ３の関係を示した図である。
【図４】撮像素子３からの撮像信号Ｅ２と、撮像信号Ｅ２をそのままＡ／Ｄ変換した場合に得られるデジタル信号Ｇ４の関係を示した波形図である。
【図５】映像信号Ｅ３と、映像信号Ｅ３をＡ／Ｄ変換したデジタル差分信号Ｇ５と、映像信号Ｅ３を算出する際に使用したアナログＦＰＮ信号Ｅ１へのＤ／Ａ変換を行う前のデジタルＦＰＮ信号Ｇ９と、本実施の形態により得られるデジタル積算信号Ｇ７の関係を示した波形図である。
【図６】（ａ）〜（ｊ）は、実施の形態１における処理手順を示すタイミングチャートである。
【図７】１ライン分の撮像信号の一例を示す波形図である。
【図８】図７の撮像信号の一例を簡略化して示す波形図である。
【図９】（ａ）〜（ｃ）は、固定パターンノイズ信号の安定化までの期間における回路の各部の信号を示す図である。
【図１０】（ａ）〜（ｃ）は、固定パターンノイズ信号の安定化までの期間における回路の各部の信号を示す図である。
【図１１】（ａ）〜（ｃ）は、固定パターンノイズ信号の安定化までの期間における回路の各部の信号を示す図である。
【図１２】（ａ）〜（ｃ）は、固定パターンノイズ信号の安定化までの期間における回路の各部の信号を示す図である。
【図１３】（ａ）〜（ｃ）は、固定パターンノイズ信号の安定化までの期間における回路の各部の信号を示す図である。
【図１４】（ａ）〜（ｃ）は、固定パターンノイズ信号の安定化までの期間における回路の各部の信号を示す図である。
【図１５】この発明の実施の形態２に係る赤外線撮像装置の構成を示すブロック図である。
【図１６】図１５の結合器２３の詳細を示す図である。
【図１７】（ａ）〜（ｍ）は、実施の形態２における処理手順を示すタイミングチャートである。
【図１８】（ａ）〜（ｍ）は、実施の形態２における処理手順を示すタイミングチャートである。
【図１９】（ａ）〜（ｍ）は、実施の形態２における処理手順を示すタイミングチャートである。
【符号の説明】
【０１０５】
１  レンズ、  ２  シャッタ、  ３  撮像素子、  ４  減算回路、  ５  増幅回路、  ６  Ａ／Ｄ変換器、  ７  加算回路、  ８  更新回路、  ９  フレームメモリ、  １０  Ｄ／Ａ変換器、  １１  シャッタ制御回路、  １２  タイミング生成回路、  １５  第１の加算回路、  １６  第１の更新回路、  １７  第１のフレームメモリ、    １８  第１のＤ／Ａ変換器、  １９  第２の加算回路、  ２０  第２の更新回路、  ２１  第２のフレームメモリ、    ２２  第２のＤ／Ａ変換器、  ２３  結合器、  ３０  ＦＰＮ信号生成手段、  ３２  減衰回路、  ３４  第１の減衰回路、  ３６  第２の減衰回路、  ４０  制御回路。
【図１】
2008085530.tif 000003
【図２】
2008085530.tif 000004
【図３】
2008085530.tif 000005
【図４】
2008085530.tif 000006
【図５】
2008085530.tif 000007
【図６】
2008085530.tif 000008
【図７】
2008085530.tif 000009
【図８】
2008085530.tif 000010
【図９】
2008085530.tif 000011
【図１０】
2008085530.tif 000012
【図１１】
2008085530.tif 000013
【図１２】
2008085530.tif 000014
【図１３】
2008085530.tif 000015
【図１４】
2008085530.tif 000016
【図１５】
2008085530.tif 000017
【図１６】
2008085530.tif 000018
【図１７】
2008085530.tif 000019
【図１８】
2008085530.tif 000020
【図１９】
2008085530.tif 000021