(57)【要約】      （修正有）【課題】チップ面積の増加を抑制しつつウエハ状態でも電気特性検査が可能な半導体集積回路装置を提供する。【解決手段】半導体チップ１３のパッド１６とリードフレーム１２のインナリード１４とを接続するボンディングワイヤ２０と、半導体チップ１３上に形成する配線抵抗１９との直列回路をシャント抵抗として構成する。このように、ボンディングワイヤ２０を用いた分だけ、半導体チップ１３上に形成する配線抵抗１９の配置面積を減少させ、半導体チップ１３の面積の増加を抑制することができる。また、ボンディングワイヤ２０が存在しないウエハ状態でも、配線抵抗１９のみをシャント抵抗として機能させることで、電流制御回路１８が動作可能であるため、その電気的特性検査を行うことが可能となる。【選択図】図１
2008141110.tif 000002
【特許請求の範囲】
【請求項１】
電源より負荷に対して供給する電流量を制御するための電流制御素子と、前記電源と前記電流制御素子との間に接続された電流検出抵抗と、前記電流検出抵抗の両端に電源側端子がそれぞれ接続された１対の半導体素子で構成されるカレントミラー回路と、このカレントミラー回路を介して前記電流検出抵抗の両端の電位差を検出し、この電位差に基づいて前記電流制御素子の制御端子の電位を制御する制御部とを備えた電流制御回路が形成された半導体チップと、この半導体チップがダイボンディングされ外部との配線接続を行うためのリードフレームとで構成される半導体集積回路装置において、
前記電流検出抵抗は、前記半導体チップと前記リードフレームとの間を接続するためのボンディングワイヤと、当該半導体チップ上に形成された配線抵抗とを直列に接続して構成されることを特徴とする半導体集積回路装置。
【請求項２】
前記半導体素子は、ＰＮＰトランジスタで構成され、
前記電流検出抵抗は、その抵抗値の温度係数が３０００ｐｐｍ／°Ｃ〜４０００ｐｐｍ／°Ｃとなるように構成されることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記配線抵抗は、少なくともアルミニウムを含む組成であることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記配線抵抗は、銅も含む組成であることを特徴とする請求項３記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出抵抗と、この電流検出抵抗の両端に電源側端子がそれぞれ接続された１対の半導体素子で構成されるカレントミラー回路とを有する電流制御回路を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
図３は、カレントミラー回路を備えた電流制御回路の一例を示している。主電源ＶＭＡＩＮとグランドＧＮＤとの間には、シャント抵抗１、ＮチャネルＭＯＳＦＥＴ２および負荷抵抗３の直列回路が接続されている。シャント抵抗１の両端には、カレントミラー回路４を構成する２つのＰＮＰトランジスタ４ａおよび４ｂのエミッタが接続されている。
トランジスタ４ａおよび４ｂのコレクタは、それぞれ定電流源５ａおよび５ｂを介してグランドＧＮＤに接続されている。また、トランジスタ４ａおよび４ｂのコレクタは、オペアンプ６の反転入力端子および非反転入力端子に接続されている。そして、オペアンプ６の出力端子は、ＦＥＴ２のゲートに接続されている。
【０００３】
上記構成の電流制御回路７は、ＦＥＴ２のオン状態によって負荷抵抗３に一定の電流を供給するように制御している。例えば、負荷抵抗３に流れる電流が増加すると、シャント抵抗１における電圧降下が大きくなる。すると、トランジスタ４ｂのエミッタ電位が低下するので、トランジスタ４ａ側のエミッタ−ベース間の電位差が大きくなり、トランジスタ４ａは電流をより多く流そうとする。しかし、コレクタ側には定電流源５ａが接続されているため電流は増加せず、オペアンプ６の反転入力端子の電位が上昇する。その結果、ＦＥＴ２のゲート電位が低下するので、ＦＥＴ２はドレイン−ソース間電流、つまり負荷抵抗３に供給する電流を減少させるように作用する。
【０００４】
このような電流制御回路７を半導体集積回路装置として構成する場合、シャント抵抗１は、半導体チップ上の配線抵抗を利用して形成されることが多い。しかし、シャント抵抗１の抵抗値は比較的低く設定され、且つシャント抵抗１には大きな電流が流れるため、配線抵抗を配置するための面積を大きく必要とする。
この問題を解決するために、シャント抵抗１として、半導体チップとこれを搭載するリードフレームとの間を接続するためのボンディングワイヤを用いることが考えられている（特許文献１参照）。このものによれば、シャント抵抗１としての配線抵抗を半導体チップ上に形成する必要がないため、チップ面積の増加を抑えることができる。
【特許文献１】特開平１１−１２１６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ボンディングワイヤは、ウエハ状態のチップをダイシングしてリードフレーム上にマウントした後、ワイヤボンディング工程を経て接続されるものであるから、特許文献１の場合、ワイヤボンディング工程以前の段階ではシャント抵抗１が存在しないことになる。このため、電流制御回路７を動作させることができず、ウエハ状態での電気特性検査を行うができないという問題が生じる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、チップ面積の増加を抑制しつつウエハ状態でも電気特性検査が可能な半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の半導体集積回路装置によれば、電流検出抵抗を、半導体チップとリードフレームとの間を接続するためのボンディングワイヤと、半導体チップ上に形成された配線抵抗とを直列に接続して構成する。このように構成すれば、ボンディングワイヤを用いた分だけ、半導体チップ上に形成する配線抵抗の配置面積を減少させることが可能となる。また、ボンディングワイヤが存在しないウエハ状態においても、上記配線抵抗を利用すれば、電流制御回路としての電気特性を検査することが可能となる。
【０００８】
請求項２記載の半導体集積回路装置によれば、カレントミラー回路を構成する１対の半導体素子をＰＮＰトランジスタで構成し、電流検出抵抗を、その抵抗値の温度係数を３０００ｐｐｍ／°Ｃ〜４０００ｐｐｍ／°Ｃの範囲に設定するので、抵抗温度係数がＰＮＰトランジスタのベース−エミッタ間電圧の温度係数と略同等になり、電流検出回路の温度特性をキャンセルすることができる。
【０００９】
請求項３記載の半導体集積回路装置によれば、電流検出抵抗を構成する配線抵抗を、少なくともアルミニウムを含む組成とする。一方、ボンディングワイヤは、例えば金線が用いられることが一般的であり、これらアルミニウムおよび金の抵抗値の温度係数は、前述したＰＮＰトランジスタのベース−エミッタ間電圧の温度係数に近いため、その特性をキャンセルするのに適している。
【００１０】
請求項４記載の半導体集積回路装置によれば、配線抵抗をアルミニウムに加えて銅も含む組成とする。銅の抵抗値の温度係数も、アルミニウムおよび金と同様に、ＰＮＰトランジスタのベース−エミッタ間電圧の温度係数に近いため、電流検出回路の温度特性をキャンセルするのに適している。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施例について図１および図２を参照しながら説明する。なお、図３と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
図１は、半導体集積回路装置における電流制御回路にワイヤボンディングが行われている部分のみ実体的に示したものである。図１に示すように、半導体集積回路装置１１は、リードフレーム１２と、このリードフレーム１２に搭載される半導体チップ１３とを有して構成されている。このうち、リードフレーム１２は、インナリードおよびアウタリード（一部のみ図示し、そのうちの各１つに符号１４，１５を付している）と、図示しないダイパッドとから構成されている。
【００１２】
一方、半導体チップ１３は、矩形板状に形成されており、その表面の外周部には多数のパッド（一部のみ図示し、そのうちの２つに符号１６，１７を付している）が設けられている。また、半導体チップ１３には、電流制御回路（図２に符号１８を付して示す）を構成するＮチャネルＭＯＳＦＥＴ（電流制御素子に相当）２、ＰＮＰトランジスタ（半導体素子に相当）４ａ，４ｂなどが形成されているとともに、アルミニウムを材料とする配線抵抗１９が配置されている。
【００１３】
配線抵抗１９は、その一端がＰＮＰトランジスタ４ｂのエミッタおよびＦＥＴ２のドレインに接続されており、その他端がパッド１６に接続されている。また、ＰＮＰトランジスタ４ａのエミッタは、パッド１７に接続されている。そして、これらパッド１６，１７は、金線からなるボンディングワイヤ２０，２１を介して何れもインナリード１４の一端に接続されている。また、このインナリード１４の他端に接続されたアウタリード１５には主電源ＶＭＡＩＮが接続されるようになっている。
【００１４】
続いて、上記構成の半導体集積回路装置１１に設けられた電流制御回路１８の構成について、図２を参照しながら説明する。本実施例の電流制御回路１８においては、図３に示した電流制御回路７にて使用されていたシャント抵抗１に替えて、前述したボンディングワイヤ２０と配線抵抗１９との直列回路をシャント抵抗（電流検出抵抗に相当）２２として用いている。また、本実施例では、オペアンプ６および定電流源５ａ，５ｂから制御部２３が構成されている。
【００１５】
次に、本実施例の作用について説明する。
従来技術において述べたように、ワイヤボンディング工程以前の状態であるウエハ状態の半導体チップ１３にはボンディングワイヤ２０，２１が存在しない。そこで、このようなウエハ状態の半導体チップ１３について電気的特性の検査を行う場合、ユーザは、パッド１６とパッド１７とを短絡させる。そして、図示しない直流電源からプローブなどを介して主電源ＶＭＡＩＮをパッド１６，１７に供給すれば、電流制御回路１８は、配線抵抗１９のみをシャント抵抗２２として機能させた状態で動作する。そして、ユーザは、この状態において、回路動作や電気的特性の検査を行う。
【００１６】
以上説明した本実施例によれば、次のような効果が得られる。
半導体チップ１３のパッド１６とリードフレーム１２のインナリード１４とを接続するボンディングワイヤ２０と、半導体チップ１３上に形成する配線抵抗１９との直列回路をシャント抵抗２２として構成した。このように、ボンディングワイヤ２０を用いた分だけ、半導体チップ１３上に形成する配線抵抗１９の配置面積を減少させ、半導体チップ１３の面積の増加を抑制することができる。また、ボンディングワイヤ２０が存在しないウエハ状態でも、配線抵抗１９のみをシャント抵抗２２として機能させることで、電流制御回路１８が動作可能であるため、その電気的特性検査を行うことが可能となる。
【００１７】
そして、配線抵抗１９の材料を、温度係数がボンディングワイヤ２０の金線に略等しいアルミニウムにした。すなわち、アルミニウムおよび金の抵抗温度係数は、ＰＮＰトランジスタのベース−エミッタ間電圧の温度係数に近いので、カレントミラー回路４を構成するＰＮＰトランジスタ４ａおよび４ｂのベース−エミッタ間電圧の温度による変動を、シャント抵抗２２の抵抗値の変動により補償して、電流制御回路１８の温度特性をキャンセルすることができる。
【００１８】
なお、本発明は上記し且つ図面に記載した実施例に限定されるものではなく、次のような変形又は拡張が可能である。
ウエハ状態での電気的特性検査を行う場合、ボンディングワイヤ２０および配線抵抗１９の直列合成抵抗値と、配線抵抗１９の抵抗値との比を予め算出しておいて、電気的特性検査の結果をこの比に応じて補正することで、組立後の状態に相当する電流制御回路１８の電気的特性検査の結果を得ることができる。
ボンディングワイヤ２０，２１の配線長に差をつけたり、両者の配線数を変えることで、ボンディングワイヤ２０と２１との抵抗値に差をつけて、シャント抵抗２２の抵抗値を調整するとよい。
配線抵抗１９は、アルミニウムに加えて銅も含む組成としてもよい。銅の抵抗値の温度係数も、アルミニウムおよび金と同様に、ＰＮＰトランジスタのベース−エミッタ間電圧の温度係数に近いため、電流検出回路の温度特性を良好にできる。また、配線抵抗１９を銅も含む組成とすることで、電流を流し続けた場合に壊れにくいという効果も得られる。
配線抵抗１９に、アルミニウムを組成に含まない材料を用いてもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例を示す半導体集積回路装置の概略構成図
【図２】電流制御回路の構成図
【図３】従来技術を示す図２相当図
【符号の説明】
【００２０】
図面中、２はＮチャネルＭＯＳＦＥＴ（電流制御素子）、４はカレントミラー回路、
４ａ，４ｂはＰＮＰトランジスタ（半導体素子）、１１は半導体集積回路装置、１２はリードフレーム、１３は半導体チップ、１８は電流制御回路、１９は配線抵抗、２０はボンディングワイヤ、２２はシャント抵抗（電流検出抵抗）、２３は制御部を示す。
【図１】
2008141110.tif 000003
【図２】
2008141110.tif 000004
【図３】
2008141110.tif 000005