(57)【要約】【課題】導電性の線状パターンを有する基板上に薄膜を安定して均一な膜厚に形成できる薄膜の成膜方法、および特性の優れた薄膜トランジスタの製造方法、薄膜トランジスタを提供することを課題とする。【解決手段】第１の放電電極と、第１の放電電極と対向して配置された第２の放電電極と、第１の放電電極と第２の放電電極の間に高周波電力を供給する高周波電源を有する成膜装置を用い、大気圧もしくは大気圧近傍の圧力下で、導電性の線状パターンが形成された基板を、第２の放電電極に載置し、高周波電源から高周波電力を印加するとともに放電ガスを用いてプラズマを発生させ、基板の上に薄膜を成膜する工程を有する薄膜の成膜方法において、導電性の線状パターンの線幅Ｗ（Ｗ＞０）と、第１の放電電極と基板間の空間距離Ｌの空間比（Ｗ／Ｌ）は０．１以下であることを特徴とする薄膜の成膜方法。【選択図】図６
2008085300.tif 000002
【特許請求の範囲】
【請求項１】
第１の放電電極と、
前記第１の放電電極と対向して配置された第２の放電電極と、
前記第１の放電電極と前記第２の放電電極の間に高周波電力を供給する高周波電源を有する成膜装置を用い、
大気圧もしくは大気圧近傍の圧力下で、導電性の線状パターンが形成された基板を、前記第２の放電電極に載置し、前記高周波電源から高周波電力を印加するとともに放電ガスを用いてプラズマを発生させ、前記基板の上に薄膜を成膜する工程を有する薄膜の成膜方法において、
前記導電性の線状パターンの線幅Ｗ（Ｗ＞０）と、前記第１の放電電極と前記基板間の空間距離Ｌの空間比（Ｗ／Ｌ）は０．１以下であることを特徴とする薄膜の成膜方法。
【請求項２】
前記空間比（Ｗ／Ｌ）は、０．０５以下であることを特徴とする請求項１に記載の薄膜の成膜方法。
【請求項３】
前記圧力は、２．０ｋＰａ〜１１０ｋＰａであることを特徴とする請求項１または２に記載の薄膜の成膜方法。
【請求項４】
基板の上に少なくともゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタの製造方法において、
前記基板の上に、導電性の線状パターンを前記ゲート電極として形成する工程の後に、
請求項１乃至３の何れか１項に記載の薄膜の成膜方法を用いて、前記ゲート絶縁層を成膜する工程を有することを特徴とする薄膜トランジスタの製造方法。
【請求項５】
前記ゲート絶縁層はＳｉＯ2であることを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
請求項４または５に記載の薄膜トランジスタの製造方法を用いて製造されたことを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜の成膜方法、薄膜トランジスタの製造方法、および薄膜トランジスタに関する。
【背景技術】
【０００２】
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、さらに情報化の進展に伴い、従来紙媒体で提供されていた情報が電子化されて提供される機会が増え、薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある。
【０００３】
一般に平板型のディスプレイ装置においては液晶、有機ＥＬ、電気泳動などを利用した素子を用いて表示媒体を形成している。またこうした表示媒体では画面輝度の均一性や画面書き換え速度などを確保するために、画像駆動素子として薄膜トランジスタ（ＴＦＴ）により構成されたアクティブ駆動素子を用いる技術が主流になっている。
【０００４】
ここでＴＦＴ素子は、通常、ガラス基板上に、主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）などの半導体薄膜や、ソース、ドレイン、ゲート電極などの金属薄膜を基板上に順次形成していくことで製造される。このＴＦＴ素子を用いるフラットパネルディスプレイの製造には通常、ＣＶＤ、スパッタリングなどの真空系設備や高温処理工程を要する薄膜形成工程に加え、精度の高いフォトリソグラフィ法工程が必要とされ、設備管理や工程管理の負荷が非常に大きい。さらに、近年のディスプレイの大画面化のニーズに伴い、設備管理や工程管理の負荷は非常に膨大なものとなっている。
【０００５】
近年、従来のＴＦＴ素子のデメリットを補う技術として、有機半導体材料を用いた有機ＴＦＴ素子の研究開発が盛んに進められている（特許文献１、非特許文献１等参照）。有機半導体材料は加工が容易であり、特に液晶表示装置の画素駆動用ＴＦＴ素子として検討が進められている。
【０００６】
しかしながら、有機半導体材料を用いた場合、ＴＦＴ素子の製造は容易となる可能性があるが、結果として得られる有機ＴＦＴ素子のオン／オフ電流比やリーク電流などの性能と安定性や寿命を充分に満たすことは容易ではなく、製造プロセスを簡略化するとともに有機ＴＦＴ素子としての特性および安定性を向上させることが課題である。
【０００７】
このような課題を解決するために、例えば、大気圧下におけるプラズマ処理によって有機ＴＦＴ素子のゲート絶縁膜を作成することにより、有機ＴＦＴ素子の特性を向上させ、かつ製造プロセスの簡略化を図る製造方法が提案されている（特許文献２参照）。
【０００８】
また、大気圧下におけるプラズマ処理によって形成された２つの絶縁膜を半導体層を挟むように配置することにより、有機ＴＦＴ素子の特性を向上させ、かつ製造プロセスの簡略化を図る製造方法が提案されている（特許文献３参照）。
【特許文献１】特開平１０−１９０００１号公報
【特許文献２】特開２００３−１７９２３４号公報
【特許文献３】特開２００４−２０７３３１号公報
【非特許文献１】Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌ誌  ２００２年  第２号  ９９頁（レビュー）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２または特許文献３に開示されている大気圧下におけるプラズマ処理によって、導電性の線状パターンが形成された基板の上に薄膜を形成すると、薄膜に膜厚ムラや膜質バラツキなどの不具合が発生し所望の最適な薄膜が得られないことがあった。
【００１０】
本発明は、上記課題に鑑みてなされたものであって、導電性の線状パターンを有する基板上に薄膜を安定して均一な膜厚に形成できる薄膜の成膜方法、および特性の優れた薄膜トランジスタの製造方法、薄膜トランジスタを提供することを課題とする。
【課題を解決するための手段】
【００１１】
１．
第１の放電電極と、
前記第１の放電電極と対向して配置された第２の放電電極と、
前記第１の放電電極と前記第２の放電電極の間に高周波電力を供給する高周波電源を有する成膜装置を用い、
大気圧もしくは大気圧近傍の圧力下で、導電性の線状パターンが形成された基板を、前記第２の放電電極に載置し、前記高周波電源から高周波電力を印加するとともに放電ガスを用いてプラズマを発生させ、前記基板の上に薄膜を成膜する工程を有する薄膜の成膜方法において、
前記導電性の線状パターンの線幅Ｗ（Ｗ＞０）と、前記第１の放電電極と前記基板間の空間距離Ｌの空間比（Ｗ／Ｌ）は０．１以下であることを特徴とする薄膜の成膜方法。
【００１２】
２．
前記空間比（Ｗ／Ｌ）は、０．０５以下であることを特徴とする１に記載の薄膜の成膜方法。
【００１３】
３．
前記圧力は、２．０ｋＰａ〜１１０ｋＰａであることを特徴とする１または２に記載の薄膜の成膜方法。
【００１４】
４．
基板の上に少なくともゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタの製造方法において、
前記基板の上に、導電性の線状パターンを前記ゲート電極として形成する工程の後に、
１乃至３の何れか１項に記載の薄膜の成膜方法を用いて、前記ゲート絶縁層を成膜する工程を有することを特徴とする薄膜トランジスタの製造方法。
【００１５】
５．
前記ゲート絶縁層はＳｉＯ2であることを特徴とする４に記載の薄膜トランジスタの製造方法。
【００１６】
６．
４または５に記載の薄膜トランジスタの製造方法を用いて製造されたことを特徴とする薄膜トランジスタ。
【発明の効果】
【００１７】
本発明によれば、薄膜を形成する基板上の導電性の線状パターンの線幅Ｗと空間距離Ｌの比を０．１以下にすることにより、導電性の線状パターンを有する基板上にも薄膜を安定して均一な膜厚に形成できる薄膜の成膜方法、および特性の優れた薄膜トランジスタの製造方法、薄膜トランジスタを提供する。
【発明を実施するための最良の形態】
【００１８】
以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
【００１９】
本発明では薄膜を大気圧下でのプラズマ成膜処理によって形成する。以下にこの大気圧下でのプラズマ成膜処理について説明する。
【００２０】
大気圧下でのプラズマ成膜処理とは、大気圧または大気圧近傍の圧力下で放電し、放電性ガスをプラズマ励起し、基材上に薄膜を形成する処理を指し、その方法については特許文献２、特許文献３、および特開平１１−１３３２０５号、特開２０００−１８５３６２号、特開平１１−６１４０６号、特開２０００−１４７２０９号、同２０００−１２１８０４号等に記載されている（以下、大気圧プラズマ法とも称する）。
【００２１】
図１は本発明に係わる薄膜を成膜する成膜装置５０の一例を説明する説明図である。
【００２２】
成膜装置５０は、高周波電源９、放電調整装置６、成膜装置筐体５から構成される。
【００２３】
高周波電源９の一端は放電調整装置６を介して成膜装置筐体５内の第１の放電電極４と接続されている。成膜装置筐体５内には、第２の放電電極１が第１の放電電極４と対向して配置されている。第２の放電電極１は、接地されている高周波電源９の他端に接続されている。
【００２４】
高周波電源９は、第１の放電電極４と第２の放電電極１の間に放電を発生させる電力を供給する。放電を開始する電圧は例えば５００Ｖ以上である。放電調整装置６は高周波電源９と第１の放電電極４との間のインピーダンスの整合を図るために設けられている。放電調整装置６の図示せぬ内部には、例えばチューニングコイルとチューニングコンデンサが並列に接続されており、これらを調整することにより最適なインピーダンスに調整する。放電電力は継続してグロー放電する範囲であれば良く、例えば１００Ｗ〜８００Ｗの範囲が用いられる。
【００２５】
なお、第１の放電電極４と第２の放電電極１の間に高周波電力を供給する方法は、本実施形態のように１つの高周波電源９から電力を供給する方法に限定されるものではなく、第１の放電電極４と第２の放電電極１にそれぞれ高周波電源を接続し、グランドと各放電電極との電位差により放電しても良い。
【００２６】
第１の放電電極４には図１の矢印Ｇ１で示す空隙が設けられており、ガスを第１の放電電極４の上部から矢印Ｇ１で示すように注入する。注入するガスは、プラズマを発生するための放電ガスと、形成する薄膜の種類に応じた原料ガスと、原料ガスの反応を促進するための反応ガスを混合した混合ガスである。第１の放電電極４の上部から注入された混合ガスは、第１の放電電極４の下面と基板２との間の距離である空間距離Ｌの空間に矢印Ｇ２のように拡散し、第１の放電電極４と第２の放電電極１の間に高周波電力を印加するとプラズマ空間３が発生する。基板２は薄膜を成膜する処理を行う被処理基板であり、第２の放電電極１上に載置されている。第１の放電電極４の下面と基板２との間の空間距離Ｌは、図示せぬ調整部材により第１の放電電極４の高さを調整することにより変更することができる。空間距離Ｌは均一な放電を維持するという観点から０．５ｍｍ以上１．５ｍｍ以下の範囲にするのが一般的である。
【００２７】
なお、本実施形態では第１の放電電極４が１つの実施形態を説明するが、複数の第１の放電電極４を備え、複数の第１の放電電極４の間の空隙にガスを注入するようにしても良い。
【００２８】
成膜装置５０は、大気圧もしくは大気圧近傍の圧力下で放電を開始し、プラズマを発生することができる。なお、大気圧若しくは大気圧近傍の圧力とは２０ｋＰａ〜１１０ｋＰａ程度であり、好ましくは、９３ｋＰａ〜１０４ｋＰａ程度である。
【００２９】
第２の放電電極１は、図１には図示せぬ駆動部材により図１矢印Ｓ方向に往復駆動される支持台１０の上に固定されている。薄膜を成膜するときは、繰り返し支持台１０を往復駆動し、支持台１０上の第２の放電電極１と基板２を往復させて、基板２の表面がむら無くプラズマに触れるようにし、基板２の表面全体に一様な薄膜を成膜する。
【００３０】
なお、本実施形態では図１のように第２の放電電極１が平面状の例について説明したが、例えば円筒状の第２の放電電極１を用いて、第２の放電電極１にフレキシブルな樹脂製シートから成る基板２を巻き付けて薄膜を成膜しても良い。
【００３１】
次に、図１で説明した成膜装置５０を用いて、導電性の線状パターンを有する基板上に成膜する工程について説明する。
【００３２】
図２（１−ａ）〜図２（２−ａ）は、基板２を上面から見た平面図であり、図２（１−ｂ）〜図２（２−ｂ）は基板２を図２（１−ａ）〜図２（２−ａ）の断面Ｘ−Ｘ’で切断した断面図である。
【００３３】
図２（１−ａ）、（１−ｂ）は線幅Ｗの導電性の線状パターン１２をｘの間隔で等間隔に形成した基板２を示している。また、図２（２−ａ）、（２−ｂ）は成膜工程の後、基板２の上面に薄膜４０を形成した状態を示している。
【００３４】
本発明において、基板２としては一般的に絶縁体といわれる１０-8Ω・ｃｍ以上の抵抗率を有するガラス基板や、フレキシブルな樹脂製シートを用いることができる。あるいは、導電性を有する基板、もしくは導電性パターンを有する基板に１０-8Ω・ｃｍ以上の抵抗率を有する絶縁材料を０．１μｍ以上の厚みでコーティングすることにより表面に絶縁性をもたせた基板を用いることができる。
【００３５】
導電性の線状パターン１２は、フォトリソグラフィー工程やＩＪ法、スクリーン印刷法等のダイレクトパターニング技術を用いて、１０-2Ω・ｃｍ以下の材料を基板２の上に成膜して形成する。
【００３６】
導電性の線状パターン１２を形成した基板２は、成膜装置５０の第２の放電電極１上に載置する。
【００３７】
次に、薄膜４０の表面粗さＲａについて説明する。
【００３８】
成膜装置５０を用いて基板２上に薄膜４０を成膜するとき、成膜装置５０の第１の放電電極４の下面と基板２との間の空間距離Ｌに対して、基板２上の導電性の線状パターン１２の線幅Ｗが大きくなると放電の乱れが生じやすくなり、均一な膜質の薄膜形成ができなくなる。そのため、形成された薄膜の表面粗さＲａも大きくなる。基板２上の導電性の線状パターン１２の線幅Ｗ、成膜装置５０の第１の放電電極４の下面と基板２との間の空間距離Ｌとすると、薄膜の表面粗さＲａは空間比（Ｗ／Ｌ）に依存する。後に実施例で説明するように均一な膜厚を得るため空間比（Ｗ／Ｌ）は０．１以下にする。空間比を０．１以下になるようにするためには、空間距離Ｌに応じて導電性の線状パターン１２の線幅Ｗを設計しても良いし、線幅Ｗに応じて空間距離Ｌを調整しても良い。
【００３９】
なお、図１のように第２の放電電極１が平面状で第１の放電電極４と平行に配置されている例では空間距離Ｌは基板２のどの場所でも同じだが、例えば円筒状の第２の放電電極１にフレキシブルな樹脂製シートから成る基板２を巻き付けて薄膜を成膜する場合は、第１の放電電極４の下面と最も近接した位置にある基板２の表面との距離が空間距離Ｌである。
【００４０】
次に本発明の薄膜の成膜方法を用いた薄膜トランジスタの製造方法について説明する。
【００４１】
図３は本発明に係わる薄膜トランジスタの製造方法の実施形態を説明する断面図、図４は本発明に係わる薄膜トランジスタの製造方法を用いて、基板２の上に２×３の薄膜トランジスタを形成する製造工程を説明する平面図である。図３（ａ）〜図３（ｄ）は、図４（ａ）〜図４（ｄ）のＡ−Ａ’部分の断面図であり、薄膜トランジスタのチャネル部に相当する部分の断面を示している。
【００４２】
本発明に係る薄膜トランジスタの製造方法の一例として、ボトムゲート型の薄膜トランジスタの工程Ｓ０〜Ｓ４を説明する。
Ｓ０・・・・・ゲート電極１７を形成する工程。
Ｓ１・・・・・ゲート絶縁層１４を形成する工程。
Ｓ２・・・・・ソース電極及びドレイン電極を形成する工程。
Ｓ３・・・・・半導体層１８を成膜する工程。
Ｓ４・・・・・半導体保護層１９を成膜する工程。
【００４３】
以下、各工程について順に説明する。
【００４４】
Ｓ０・・・・・ゲート電極１７を形成する工程。
【００４５】
基板２は特に材料を限定されない。例えばガラスやフレキシブルな樹脂製シートを用いることができる。導電性薄膜が形成された基板２上に感光性レジストを塗布後、フォトマスクを介して露光後、現像を行う。基板２上には図３（ａ）、図４（ａ）のように導電性の線状パターン１２が形成される。図４（ａ）に斜線で図示する１７の部分は、後の工程Ｓ３で線状パターン１２の上層に半導体層１８が形成される部分でありゲート電極１７として機能する。導電性の線状パターン１２のゲート電極１７以外の部分は、ゲート電極１７に制御電圧を与える配線部として機能する。
【００４６】
図４（ａ）では各部の寸法を次の記号で示している。
【００４７】
Ｗ：導電性の線状パターン１２の線幅
ｘ：導電性の線状パターン１２間の間隔
導電性の線状パターン１２の線幅Ｗは、図２（１−ａ）で説明したように空間比（Ｗ／Ｌ）が０．１以下になるようにパターンニングされている。
【００４８】
Ｓ１・・・・・ゲート絶縁層１４を形成する工程
次に基板２の全面にゲート絶縁層１４を形成する。
【００４９】
ゲート絶縁層１４は、大気圧または大気圧近傍において成膜装置５０を用いてプラズマ成膜により形成する。
【００５０】
本実施形態では、ゲート絶縁層１４として絶縁性薄膜であるＳｉＯ2膜を成膜する例を説明する。ＳｉＯ2膜の原料として例えばＴＥＯＳ（テトラエトキシシラン）を用い、ＴＥＯＳを放電ガスと同種類のガスでバブリングをして気化させたガスを原料ガスとして用いる。放電ガスは本実施形態ではアルゴンを用いる。また、反応ガスは例えばＯ2を用いる。
【００５１】
なお、原料ガス、放電ガス、反応ガスはこれらに限定されるものではなく、形成する薄膜の種類と条件に応じて選定する。
【００５２】
放電ガスは、例えば、アルゴン、ヘリウム、ネオン、キセノン等の希ガスを用いることができるが、特に、生産コストを低減させる点からはアルゴンを用いることが好ましい。また、上記の希ガスに代えて、例えば、酸素、窒素、二酸化炭素、水素等を利用することもできるが、コスト及び環境面の点からは窒素を使用することが好ましい。
【００５３】
ゲート絶縁層１４を形成するために使用する原料ガスは、例えば、有機金属化合物、ハロゲン金属化合物、金属水素化合物等を用いることができる。取り扱いの点からは、爆発の危険性の少ない有機金属化合物を用いることが好ましく、特に、分子内に少なくとも一つ以上の酸素を有する有機金属化合物が好ましい。
【００５４】
絶縁層を形成するのに使用する原料ガスの有機金属化合物としては、例えば、テトラエチルシラン、テトラメチルシラン、テトラエトキシシラン（ＴＥＯＳ）、テトラメトキシシラン（ＴＭＯＳ）、トリメトキシシラン（ＴＭＳ）、トリメチルシラン（４ＭＳ）、ヘキサメチルジシロキサン（ＨＭＤＳＯ）等を用いることができる。
【００５５】
Ｓ２・・・・・ソース電極及びドレイン電極を形成する工程
図３（ｂ）、図４（ｂ）に示すように、ゲート絶縁層１４の上にソース電極１５ａ及びドレイン電極１６をインクジェット法などを用いて形成する。１５ｂは配線部として機能するソースラインであり、ソースライン１５ｂから張り出した部分がソース電極１５ａとして機能する。
【００５６】
図４（ｂ）では各部の寸法を次の記号で示している。
【００５７】
ａ：ドレイン電極１６の長さ
ｂ：ドレイン電極１６の幅
ｃ：ドレイン電極１６とソース電極１５ａの間隔
ｄ：ソースライン１５ｂとドレイン電極１６との間隔
ｅ：ソース電極１５ａのソースライン１５ｂから張り出した部分の長さ
ｆ：ソース電極１５ａの幅
ｇ：ソースライン１５ｂの幅
ｙ：ソースライン１５ｂ間の間隔
Ｓ３・・・・・半導体層１８を成膜する工程
図３（ｃ）、図４（ｃ）に示すように、チャネル部に半導体層１８を成膜する。
【００５８】
本発明において、半導体材料は特に限定されるものではなく、アモルファスシリコンなどの無機半導体から、ペンタセンなどの有機半導体まで適用することができる。成膜方法もインクジェット法など塗布法や蒸着法など特に限定されるものではない。
【００５９】
Ｓ４・・・・・半導体保護層１９を成膜する工程
図３（ｄ）、図４（ｄ）に示すように、基板２の全面に半導体保護層１９を成膜する。半導体保護層１９の成膜方法は、大気圧プラズマ法、ＣＶＤ法などの蒸着法、スピンコート法などの塗布法を用いることができる。半導体保護層１９の材料は蒸着法を用いる場合は例えばＳｉＯ2を、またスピンコート法では例えば感光性アクリレート材料であるオプトマーＰＣ−４０３を用いることができる。なお、半導体保護層１９の成膜方法および材料はこれらに限定されるものではない。
【００６０】
この後、半導体保護層１９にドレイン電極１６を接続するためのコンタクトホールを形成し、塗布型ＩＴＯでコンタクトホールと接続する画素電極を形成して有機ＴＦＴを完成させる。
【実施例】
【００６１】
以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
［実施例１］
本実施例では、ＡｌＮｄ膜を表面に１２５ｎｍ形成した１００ｍｍ×１００ｍｍのガラス基板から、図２（１−ａ）、（１−ｂ）に示す導電性の線状パターン１２を等間隔に形成した。基板サイズは１００ｍｍ×１００ｍｍのガラス基板であり、導電性の線状パターン１２の間隔ｘは３５０μｍである。
【００６２】
図１で説明した成膜装置５０を用いて、導電性の線状パターン１２を有する基板２上にＳｉＯ2の薄膜を形成した。実験条件は下記の通りである。
【００６３】
第１の放電電極４の下面と基板２との間の空間距離Ｌが０．５ｍｍ、１ｍｍ、１．５ｍｍの場合について、空間比（Ｗ／Ｌ）に応じて線幅Ｗを変えた基板２上にＳｉＯ2の薄膜を形成し、それぞれについて表面粗さＲａを測定した。表面粗さＲａの測定は、表面粗さ測定器を用いてＪＩＳ  Ｂ  ０６０１に規定される算術平均粗さを測定した。また、第１の放電電極４と第２の放電電極１間の放電電力は５００Ｗ、成膜時の雰囲気圧力は１００ｋＰａだった。
【００６４】
図５は成膜時の第１の放電電極４と導電性の線状パターン１２の方向を説明する説明図である。図５（ａ）、（ｂ）に示すように第１の放電電極４に対し、導電性の線状パターン１２の方向を変えて成膜を行った。矢印は成膜時に基板１を移動させる方向である。
【００６５】
ＳｉＯ2膜の原料としてＴＥＯＳ（テトラエトキシシラン）を用い、ＴＥＯＳを放電ガスと同種類のガスでバブリングをして気化させたガスを原料ガスとして用いた。放電ガスはアルゴン、反応ガスはＯ2を用いた。ガス流量は原料ガス５（Ｌ／ｍｉｎ．）、放電ガス２０（Ｌ／ｍｉｎ．）、反応ガス０．１（Ｌ／ｍｉｎ．）である。
〔実験結果〕
実験結果を図６に示す。図６は空間比と表面粗さＲａの関係を示すグラフである。
【００６６】
図６より空間距離Ｌが０．５ｍｍ、１ｍｍ、１．５ｍｍの何れの場合でも、空間比（Ｗ／Ｌ）が０．１以下では表面粗さＲａは２ｎｍ以下であるが、空間比が０．１を超えると急激に表面粗さＲａが増加することが分かる。なお、導電性の線状パターン１２の方向を図５（ａ）、（ｂ）のように変えて実験を行ったが結果は同じだった。したがって、導電性の線状パターン１２の向きにかかわらず、空間比を０．１以下に設定すれば表面粗さを２ｎｍ以下にすることができることが分かる。さらに空間比を０．０５以下に設定すると、表面粗さはほぼ１．６ｎｍ〜１．８ｎｍの値になるので、より好ましい結果が得られた。
［実施例２］
本実施例は、図１で説明した成膜装置５０を用いて、基板２上に１０×１０の計１００のボトムゲート型薄膜トランジスタを形成した実施例である。
【００６７】
第１の放電電極４の下面と基板２との間の空間距離Ｌが０．５ｍｍ、１ｍｍ、１．５ｍｍの場合について、空間比（Ｗ／Ｌ）に応じて線幅Ｗを変えた基板２を用いて、空間比と移動度との関係を求めた。
【００６８】
なお、プラズマ法による成膜時の雰囲気圧力は１００ｋＰａだった。
【００６９】
〔薄膜トランジスタの作製〕
基板２はサイズ１００ｍｍ×１００ｍｍの住友ベークライト製ポリエーテルスルホン基板である。
【００７０】
図３で説明した第１の実施形態のＳ０〜Ｓ４の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
【００７１】
Ｓ０・・・・・ゲート電極１７を形成する工程。
【００７２】
導電性薄膜が形成された基板２上に感光性レジストを塗布後、フォトマスクを介して露光、現像して、線状パターン１２を形成した。導電性薄膜から形成された線状パターン１２の間隔ｘは３５０μｍである。空間距離Ｌが０．５ｍｍ、１ｍｍ、１．５ｍｍのとき、空間比（Ｗ／Ｌ）が０．０２、０．０５、０．０８、０．１、０．１１、０．１５、０．２の７つの値になるよう線幅Ｗを変えた２１の基板２を作製して実験した。
Ｓ１・・・・・ゲート絶縁層１４を形成する工程。
【００７３】
成膜装置５０を用いてＳｉＯ2から成るゲート絶縁層１４を成膜した。
【００７４】
ＳｉＯ2膜の原料ガスはＴＥＯＳ（テトラエトキシシラン）を放電ガスと同種類のガスでバブリングをして気化させたガスを用いた。放電ガスはアルゴン、反応ガスはＯ2を用いた。ガス流量は原料ガス５（Ｌ／ｍｉｎ．）、放電ガス２０（Ｌ／ｍｉｎ．）、反応ガス０．１（Ｌ／ｍｉｎ．）である。また、第１の放電電極４と第２の放電電極１間の放電電力は５００Ｗである。
Ｓ２・・・・・ソース電極及びドレイン電極を形成する工程。
【００７５】
金を用いスパッタリング法で図４（ｂ）に示す形状の電極を形成した。
【００７６】
本実施例における図４（ｂ）に示す各部のパターン寸法を下記に記す。
【００７７】
ドレイン電極１６の長さａ：１５０μｍ
ドレイン電極１６の幅ｂ：５０μｍ
ドレイン電極１６とソース電極１５ａの間隔ｃ：１０μｍ
ソースライン１５ｂとドレイン電極１６との間隔ｄ：５μｍ
ソース電極１５ａのソースライン１５ｂから張り出した部分の長さｅ：１５５μｍ
ソース電極１５ａの幅ｆ：５０μｍ
ソースライン１５ｂの幅ｇ：５０μｍ
ソースライン１５ｂ間の間隔ｙ：３５０μｍ
Ｓ３・・・・・半導体層１８を成膜する工程。
【００７８】
ペンタセンを真空蒸着法で成膜した。
Ｓ４・・・・・半導体保護層１９を成膜する工程。
【００７９】
成膜装置５０を用いてＳｉＯ2から成る半導体保護層１９を成膜した。
【００８０】
ＳｉＯ2膜の原料ガスはＴＥＯＳ（テトラエトキシシラン）を放電ガスと同種類のガスでバブリングをして気化させたガスを用いた。放電ガスはアルゴン、反応ガスはＯ2を用いた。ガス流量は原料ガス５（Ｌ／ｍｉｎ．）、放電ガス２０（Ｌ／ｍｉｎ．）、反応ガス０．１（Ｌ／ｍｉｎ．）である。また、第１の放電電極４と第２の放電電極１間の放電電力は５００Ｗである。
【００８１】
この後、半導体保護層１９とドレイン電極１６とを接続するコンタクトホールを形成し、塗布型ＩＴＯでコンタクトホールと接続する画素電極を形成して有機ＴＦＴを完成させた。
〔実験結果〕
実験結果を図７に示す。図７は空間比と移動度の関係を示すグラフである。本実験では空間距離Ｌの条件を変えて２１枚の基板２上に薄膜トランジスタを形成した。各基板２上の有機ＴＦＴ素子１００個のうち、２４個の有機ＴＦＴ素子をランダムに選び、それぞれについて移動度を評価した。
【００８２】
図７より空間距離Ｌが０．５ｍｍ、１ｍｍ、１．５ｍｍの何れの場合でも、空間比０．１以下では移動度は０．１（ｃｍ2／Ｖｓ）以上であり、薄膜トランジスタとして優れた性能を有しているが、空間比（Ｗ／Ｌ）が０．１を超えると急激に移動度の値が低下することがわかる。さらに空間比を０．０５以下に設定すると、移動度は０．４以上になり、より好ましい結果が得られた。
【００８３】
これは、ゲート絶縁層１４の表面粗さが大きくなると、半導体材料を成膜した際に成長の起点となる箇所が多くなり、半導体材料の結晶サイズ（グレインサイズ）が小さくなるためと考えられる。すなわち、結晶サイズが小さくなると、キャリア移動の妨げになる結晶粒と結晶粒の界面（粒界）が増えるため、作製した薄膜トランジスタの移動度が値が低下すると考えられる。
【００８４】
このように、空間比（Ｗ／Ｌ）を０．１以下にするとゲート絶縁層１４の表面粗さを小さくすることができるので、移動度の高い薄膜トランジスタを作製することができる。
【００８５】
本発明の薄膜の成膜方法は、薄膜トランジスタの製造工程の他に半導体集積回路の製造工程やプリント配線板（ＰＣＢ）やフレキシブルプリント基板（ＦＰＣ）等の導電層と絶縁層を複数交互に積層する基板に導電性の線状パターンを形成する場合に適用可能である。
【００８６】
以上このように、本発明によれば、薄膜を形成する基板上の導電性の線状パターンの線幅Ｗと空間距離Ｌの比を０．１以下にすることにより、導電性の線状パターンを有する基板上にも薄膜を安定して均一な膜厚に形成できる薄膜の成膜方法、および特性の優れた薄膜トランジスタの製造方法、薄膜トランジスタを提供できる。
【図面の簡単な説明】
【００８７】
【図１】本発明に係わる薄膜を成膜する成膜装置５０の一例を説明する説明図である。
【図２】導電性の線状パターンを有する基板上に成膜する工程について説明する説明図である。
【図３】本発明に係わる薄膜トランジスタの製造方法の実施形態を説明する断面図である。
【図４】本発明に係わる薄膜トランジスタの製造方法の実施形態を説明する平面図である。
【図５】薄膜成膜時における第１の放電電極４と導電性の線状パターン１２の方向を説明する説明図である。
【図６】実施例１で成膜した薄膜の空間比と表面粗さの関係を示すグラフである。
【図７】実施例２で作製した有機ＴＦＴ素子の空間比と移動度の関係を示すグラフである。
【符号の説明】
【００８８】
１  第２の放電電極
２  基板
３  プラズマ空間
４  第１の放電電極
５  成膜装置筐体
６  放電調整装置
９  高周波電源
１０  支持台
１２  線状パターン
１４  ゲート絶縁膜
１５ａ  ソース電極
１６  ドレイン電極
１７  ゲート電極
１８  半導体層
１９  半導体保護層
５０  成膜装置
【図１】
2008085300.tif 000003
【図２】
2008085300.tif 000004
【図３】
2008085300.tif 000005
【図４】
2008085300.tif 000006
【図５】
2008085300.tif 000007
【図６】
2008085300.tif 000008
【図７】
2008085300.tif 000009