(57)【要約】【課題】ＬＰＦによって平滑化された検波信号と検波信号をコンパレータによって比較することにより、検波信号の周期を有し、且つデューティー比５０％である矩形波を出力させることができる。検波信号を入力した際、初期段階ではＬＰＦのコンデンサが充電されていないため、一定時間矩形波が得られないとの問題があった。【解決手段】検波信号の入力後の経過時間に応じて、ＬＰＦを構成する抵抗の抵抗値を段階的に増加させる。ＬＰＦの立ち上がり時間は、コンデンサ要領と抵抗値の積によって決まることから、初期段階においては、抵抗値を小さくすることにより、素早い立ち上がりを実現できる。また、一定時間経過後は抵抗値を段階的に大きくすることにより、ＬＰＦの平滑化作用を強くし、小振幅の検波信号に対しても確実にデューティー比５０％の矩形波が得られるようにした。【選択図】  図１
2008085898.tif 000002
【特許請求の範囲】
【請求項１】
抵抗と、ＩＣ外部に設けられた第１のコンデンサが接続可能な端子を備えるＬＰＦと、
第１の端子に信号が入力され、第２の端子に前記信号が、前記ＬＰＦを介して入力される第１のコンパレータを備え、
前記信号の入力開始から一定時間の経過後、前記ＬＰＦの時定数が大きくなるよう切り換えることを特徴とするコンパレータ回路。
【請求項２】
前記第１のコンデンサは、ＩＣ内部に設けられることを特徴とする前記請求項１記載のコンパレータ回路。
【請求項３】
前記ＬＰＦは並列接続される複数の抵抗を備え、
前記複数の抵抗は、前記信号の入力開始から一定時間の経過後、信号を通さないことを特徴とする前記請求項１または請求項２記載のコンパレータ回路。
【請求項４】
前記ＬＰＦの時定数は、
基準電圧と経時的に変化する電圧とを比較する第２のコンパレータの出力に応じて切り換えられることを特徴とする前記請求項１または請求項２記載のコンパレータ回路。
【請求項５】
前記経時的に減少する電圧は、第２のコンデンサに充電された電荷を放電することによって作られることを特徴とする前記請求項４記載のコンパレータ回路。
【請求項６】
前記第２のコンデンサーは、ＩＣ外部からの指示信号に基いて、放電を開始することを特徴とする前記請求項４記載のコンパレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信において無線によって送信機から送られるデータ信号を復調する場合に、受信機で検波されたデータ信号の波形を整形して復調するために用いられるコンパレータ回路に関する。
【背景技術】
【０００２】
データ通信装置の受信回路部において、受信信号は一旦検波回路（図示せず）によって検波され信号波が取り出される。次に、検波された信号波（以後、検波信号Ｖｉｎ０という）は図５に示すコンパレータ回路３０１により、矩形波に波形整形されて出力される。
【０００３】
コンパレータ回路３０１において、検波信号Ｖｉｎ０が、抵抗３０４を介してコンパレータ３０３の第１の入力端子に入力されるとともに、抵抗３０５およびコンデンサ３０６からなるＬＰＦ３０７を介して第２の入力端子にも入力されている。
【０００４】
第２の入力端子に印加される信号Ｖｉｎ２の波形は、ＬＰＦ３０７を通過することによって平滑化されているため、図６Ａに示すように、第１の入力端子に印加される信号Ｖｉｎ１に比べて振幅が小さくなっている。また、信号Ｖｉｎ２の位相は信号Ｖｉｎ１に対して遅延するが、周波数は変化しないため、コンパレータ３０３は、デューティー比５０％の矩形波Ｖｏｕｔを出力する。
【特許文献１】特開平６−１６７５１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
初期状態において、ＬＰＦ３０７のコンデンサ３０６は充電されていない。コンデンサ３０６が充電されていない状態で信号Ｖｉｎ０がＬＰＦ３０７に入力された場合、コンデンサ３０６の充電のために電流が費やされるために、図６Ｂに示すように、信号Ｖｉｎ２のＤＣレベルが小さくなってしまう。検波信号Ｖｉｎ０が一定時間ＬＰＦ３０７に入力されることにより、コンデンサ３０６が徐々に充電され、信号Ｖｉｎ２のＤＣレベルも高くなるが、コンデンサ３０６が完全に充電されるまでの間、信号Ｖｉｎ２のＤＣレベルが信号Ｖｉｎ１のＤＣレベルを下回り、コンパレータ３０３はハイ信号またはロー信号を出力し続けてしまい、期待する動作を開始するまで待ち時間をシステムが待たなければならないとの問題があった。待ち時間が長ければ、信号Ｖｉｎ１と信号Ｖｉｎ２のＤＣレベルがそろうまでの時間も長くなり、デューティー比５０％の安定出力までの時間も長くなる。
【０００６】
コンデンサ３０６の充電に要する時間は、抵抗３０５の抵抗値とコンデンサ３０６の容量の積に比例して長くなるため、抵抗３０５の抵抗値またはコンデンサ３０６の容量を小さくすることにより、素早い立ち上がりを実現することも考えられる。
【０００７】
しかしながら、図５のコンパレータ３０３が安定した矩形波Ｖｏｕｔを出力するためには、信号Ｖｉｎ１と信号Ｖｉｎ２の振幅差をできるだけ大きくすることが必要である。信号Ｖｉｎ１と信号Ｖｉｎ２の振幅差が小さければ、いずれかの信号レベルがノイズ等により僅かに変動しただけで、コンパレータの比較動作が期待通りに行われず、矩形波Ｖｏｕｔが期待値の反転値を出力してしまう。特に、検波信号Ｖｉｎ０が小振幅である場合、コンパレータは反転値を出力しやすい。この期待値の反転値を出力してしまう誤動作を防止する方法として、抵抗３０５の抵抗値またはコンデンサ３０６の容量を大きくすることによりＬＰＦ３０７の平滑作用を高め、信号Ｖｉｎ２側の振幅を小さくすることが考えられる。
【０００８】
しかしながら、先述の通り、抵抗３０５の抵抗値またはコンデンサ３０６の容量の増大は、逆に立ち上がり時間を長くしてしまう。よって、立ち上がりとデューティー比安定化が素早く、且つ安定したコンパレート動作を行うことは、トレードオフの関係となり、同時に実現することは困難であった。
【課題を解決するための手段】
【０００９】
前述した課題を解決するための主たる本発明は、抵抗と、ＩＣ外部に設けられた第１のコンデンサが接続可能な端子を備えるＬＰＦと第１の端子に信号が入力され、第２の端子に前記信号が、前記ＬＰＦを介して入力される第１のコンパレータを備え、前記信号の入力開始から一定時間の経過後、前記ＬＰＦの時定数が大きくなるよう切り換える。
【００１０】
前述した課題を解決するためのその他の主たる本発明は、前記第１のコンデンサが、ＩＣ内部に設けられる。
【００１１】
前述した課題を解決するためのその他の主たる本発明は、前記ＬＰＦが並列接続される複数の抵抗を備え、前記複数の抵抗は、前記信号の入力開始から一定時間の経過後、信号を通さない。
【００１２】
前述した課題を解決するためのその他の主たる本発明は、前記ＬＰＦの時定数が、基準電圧と経時的に変化する電圧とを比較する第２のコンパレータの出力に応じて切り換えられる。
【００１３】
前述した課題を解決するためのその他の主たる本発明は、前記経時的に減少する電圧が、第２のコンデンサに充電された電荷を放電することによって作られる。
【００１４】
前述した課題を解決するためのその他の主たる本発明は、前記第２のコンデンサーが、ＩＣ外部からの指示信号に基いて、放電を開始する。
【発明の効果】
【００１５】
本発明では、ＬＰＦを構成する抵抗に対し、複数の抵抗を並列接続し、各々の抵抗に接続されたトランスミッションゲートを開閉することにより、ＬＰＦの抵抗値を切り替える。すなわち、検波信号の印加開始から一定時間の間はトランスミッションゲートをオンとすることで、ＬＰＦ７の素早い立ち上がりとデューティー比安定化を実現し、また一定時間経過後はトランスミッションゲートをオフとすることで、ＬＰＦの時定数を大きくし、コンパレート動作が安定するよう機能する。
【００１６】
また、ＬＰＦを構成する抵抗に対し、複数の抵抗を並列接続することにより、検波信号の平滑化を段階的に行うことができる。検波信号の平滑化を徐々に行うことにより、素早いデューティー安定化とコンパレータ動作の安定化を行うことが可能となる。
【発明を実施するための最良の形態】
【００１７】
＜第１実施例＞
本発明の第１実施例に係るコンパレータ回路１を図１に示す。コンパレータ回路１は、コンパレータ基本回路部２、電流ミラー回路部１１、および電流ミラー回路部１１における電圧差を比較するコンパレータ１０からなる。
【００１８】
コンパレータ基本回路部２は、ＬＰＦ７において、抵抗５ａに対し、抵抗５ｂおよびトランスミッションゲート８を並列接続させた構成となっている。トランスミッションゲート８は、Ｐ型ＭＯＳとＮ型ＭＯＳを並列に接続し、各々のゲート電極に互いに反転した信号を印加することにより、スイッチング動作を行うものである。ここでは、ＮＯＴ回路９によってＰ型ＭＯＳ側のゲート電極に、反転信号を印加している。
【００１９】
以上の構成により、コンパレータ基本回路２において、ＬＰＦ７の抵抗値はコンパレータ１０の出力によって制御され、切り替えられることになる。コンパレータ１０は、電流ミラー回路１１において対を成す２つの信号線上の電圧を比較している。以下に電流ミラー回路１１の動作について説明する。
【００２０】
電流ミラー回路１１は、第１の信号線１２と第２の信号線１３にゲート電極が共通接続されたＮ型ＭＯＳ２１および２２を各々設けることによって構成され、各々の信号線には電源電圧ＶＣＣが印加されている。また、第１の信号線１２側には、定電流源１４が設けられている。更に、第１の信号線１２および第２の信号線１３にはＰ型ＭＯＳ１５および１６が設けられ、更に第１の信号線１２には、Ｎ型ＭＯＳ１７が、第２の信号線１３には、コンデンサ１８が各々図示するように接続されている。なお、Ｐ型ＭＯＳ１５およびＮ型ＭＯＳ１７にはスイッチ信号ＳＷ１が、Ｐ型ＭＯＳ１６にはＮＯＴ回路２５によりスイッチ信号ＳＷ１の反転信号が印加される。
【００２１】
また、第１および第２の信号線１２および１３には各々分割抵抗１９ａおよび１９ｂ，分割抵抗２０ａおよび２０ｂが直列接続されており、コンパレータ１０はこれらの分割抵抗によって分割された２信号線上の電圧ＲＥＦＶおよび電圧ＲｄＶを比較する。
【００２２】
なお、コンパレータ回路１をＩＣ上に集積する場合、コンデンサ６および１８は比較的大きな面積を消費するため、ＩＣ外部に設けてもよい。
【００２３】
次に、コンパレータ回路１の動作を図２を参照して説明する。
【００２４】
まず、初期状態（スタンバイ状態）において、スイッチ信号ＳＷ１としてハイ信号が各々所定のＭＯＳトランジスタに印加されているとする。スイッチ信号ＳＷ１がハイ信号でありＰ型ＭＯＳ１５がオフとなるため、第１の信号線１２には電流が流れない。一方、第２の信号線１３においてはスイッチ信号ＳＷ１がＮＯＴ回路２５によって反転され、Ｐ型ＭＯＳ１６にはロー信号が印加される。ロー信号によりＰ型ＭＯＳ１６がオンすることにより、電源電圧ＶＣＣによりコンデンサ１８が充電され、充電時間をおけば接続中点２６の電圧はＶＣＣとなる。また、Ｎ型ＭＯＳ２２がオフしているため、コンデンサ１８が充電されるに伴い、接続中点２４の電圧ＲｄＶも接続中点２６と同じ電圧となる（ＶＣＣ）。
【００２５】
一方、Ｐ型ＭＯＳ１５はオフ、Ｎ型ＭＯＳ１７はオンであるため、接続中点２３の電圧ＲＥＦＶはゼロである。図２の時間Ｔ０では接続中点２６が既にＶＣＣに達し、ＲＥＦＶが０Ｖになった状態を示している。このとき、コンパレータ１０の出力ＣｍｐＯｕｔはハイとなり、トランスミッションゲート８はオン状態となるよう設計されている。よって、ＬＰＦ７における抵抗値は、抵抗５ａと５ｂの並列抵抗により、抵抗５ａ１つの抵抗値よりも小さくなる。この状態で検波信号Ｖｉｎ０が入力されたとき、ＬＰＦ７の時定数（抵抗値と容量の積）は抵抗が５ａだけのときより、抵抗５ａおよび抵抗５ｂが並列接続となったときの方が小さくなるので、抵抗５ａだけのときより信号Ｖｉｎ２が素早く立ち上がる。
【００２６】
次に、コンデンサ１８がＶＣＣに充電された状態を十分に経過した後、外部のマイコンや内蔵されたタイマーなどの指示信号により、スイッチ信号ＳＷ１はロー信号に切り替えられる（時間Ｔ１）。すると、Ｎ型ＭＯＳ１７がオフとなると共に、Ｐ型ＭＯＳ１５がオン、Ｎ型ＭＯＳ２１がオンとなるため、第１の信号線１２には、定電流源１４により電流ＲＥＦＩが流れる。同時にＮ型ＭＯＳ２２もオンとなるため、電流ミラー効果により、定電流源１４による電流ＲＥＦＩと同等の電流が第２の信号線１３にも流れようとする。
【００２７】
ここで、Ｐ型ＭＯＳ１６はオフとなっており、基準電圧ＶＣＣからの電圧供給が遮断されているため、コンデンサ１８に充電された電荷が放電されることによりミラー電流ＲＥＦＩがＮ型ＭＯＳ２２のソースドレイン間に流れる。
【００２８】
ＶＣＣからの供給がなく、コンデンサ１８に充電された電荷は有限であるため、図２に示すように接続中点２４の電圧ＲｄＶは経時的に減少していく。時間Ｔ２においてＲｄＶ＜ＲＥＦＶとなり。コンパレータ１０の出力が反転する。
【００２９】
コンパレータ１０の出力ＣｍｐＯｕｔがローとなることで、トランスミッションゲート８がオフ状態となり、ＬＰＦ７において抵抗５ａおよび抵抗５ｂが並列ではなくなりＬＰＦ７の抵抗値が上昇する。ＬＰＦ７において抵抗値が増加したことにより、信号Ｖｉｎ２の振幅がより小さくなる。信号Ｖｉｎ２の振幅を小さくすることにより、信号Ｖｉｎ２と信号Ｖｉｎ１の振幅の差を顕著にすることができる。これにより検波信号Ｖｉｎ０が小振幅の場合でも、コンパレータ３のコンパレート動作を安定させることが可能となる。
【００３０】
以上、説明したように、ＬＰＦ７を形成する抵抗５ａに対し、抵抗５ｂおよびトランスミッションゲート８を並列接続し、検波信号Ｖｉｎ０の印加開始から一定時間の間はトランスミッションゲート８をオンとすることで、ＬＰＦ７の素早い立ち上がりを実現し、また一定時間経過後はトランスミッションゲート８をオフとすることで、ＬＰＦ７の時定数を大きくし、デューティー比の変動を抑えるよう機能する。
＜第２の実施例＞
第１実施例に係るコンパレータ回路１において、抵抗５ａの抵抗値が小さい場合、ＬＰＦ７における抵抗値の変化は小さく、出力信号Ｖｉｎ２と出力信号Ｖｉｎ１の振幅に大きな差が得られない。しかし、コンパレータ３のコンパレート動作を更に安定させることが必要な場合、特に検波信号Ｖｉｎ０の振幅が微小な場合は、抵抗５ａの抵抗値をより大きくし、出力信号Ｖｉｎ２の振幅を更に小さくすることが必要となる。
【００３１】
しかしながら第１の実施例のコンパレータ回路１において、出力信号Ｖｉｎ２の振幅が切り替わるタイミングによっては、信号Ｖｉｎ１と信号Ｖｉｎ２のＤＣレベルがずれ、デューティー比が５０％に安定するまで時間を要することがある。デューティー比が安定化するまでの時間についてを図７を用いて説明する。
【００３２】
図７では、トランスミッションゲート８がオフとなり、出力信号Ｖｉｎ２の振幅が切り替わる時間Ｔ２が太線で模式的に表されている。図７Ａは、時間Ｔ２において、出力信号Ｖｉｎ２のＤＣレベルが振幅中心付近にある場合を示している。一方、図７Ｂは、時間Ｔ２において、出力信号Ｖｉｎ２のＤＣレベルが振幅ピーク付近にある場合を示している。いずれも、時間Ｔ２以後、出力信号Ｖｉｎ２の振幅は大きく減少している。
【００３３】
図７Ａの場合、時間Ｔ２以後、出力信号Ｖｉｎ２の振幅は大きく減少しているが、出力信号Ｖｉｎ１および出力信号Ｖｉｎ２の振幅中心のＤＣレベルおよび周期が同一であるため、出力信号Ｖｉｎ１と出力信号Ｖｉｎ２は周期的に同じＤＣレベルで交わる。従って、図７Ａの場合、出力信号Ｖｉｎ２の振幅がどれだけ小さくなっても、矩形波Ｖｏｕｔのデューティー比は５０％となることがわかる。
【００３４】
一方、図７Ｂの場合、時間Ｔ２以降、出力信号Ｖｉｎ１および出力信号Ｖｉｎ２の振幅中心のＤＣレベルが同一ではないため、出力信号Ｖｉｎ１と出力信号Ｖｉｎ２のＤＣレベルは周期的に交差しない。出力信号Ｖｉｎ２のＤＣレベルは徐々に低下し、出力信号Ｖｉｎ１および出力信号Ｖｉｎ２の振幅中心のＤＣレベルが一致するが、振幅の中心レベルが一致するまでの時間、矩形波Ｖｏｕｔはデューティー比５０％から変動してしまう。図７において、示される点線は図７Ａの場合の矩形波周期を示す線を延長したものであり、点線との比較により、図７Ｂによる矩形波Ｖｏｕｔのデューティー比の変動が読みとれる。
【００３５】
本発明の第２実施例は、以上説明した第１実施例において発生しうる矩形波Ｖｏｕｔのデューティー比の変動を低減するものである。第２実施例に係るコンパレータ回路１０１を図３を参照して説明する。
【００３６】
まず、ＬＰＦ１０７において、抵抗１０５ａに対し、抵抗１０５ｂ乃至１０５ｄ、およびトランスミッションゲート１０８ａ乃至１０８ｃが並列に接続されている。さらに、電流ミラー回路１１１において、第２の信号線１１３上には、抵抗１２０ａ乃至１２０ｄが直列に接続されており、接続中点１２４ａ乃至１２４ｃはコンパレータ１１０ａ乃至１１０ｃの第２端子１１０ａｂ乃至１１０ｃｂに接続されている。一方、第１の信号線１１２には、抵抗１１９ａおよび抵抗１１９ｂが接続されており、接続中点１２３は、コンパレータ１１０ａ乃至１１０ｃの第１端子１１０ａａ乃至１１０ｃａに共通に接続されている。その他の構成は、第１実施例に係るコンパレータ回路１と同様であるので、説明を省略する。
【００３７】
次にコンパレータ回路１０１の動作を、図４を参照して説明する。
【００３８】
まず、初期状態において、スイッチ信号ＳＷ１としてハイ信号が各々所定のＭＯＳトランジスタに印加される。
【００３９】
スイッチ信号ＳＷ１のハイ信号によりＰ型ＭＯＳ１１５がオフである期間は、第１の信号線１１２には電流が流れない。また、第２の信号線１１３においては、ＮＯＴ回路１２５によりＰ型ＭＯＳ１１６にロー信号が印加され、Ｐ型ＭＯＳ１１６はオンする。電源電圧ＶＣＣによりコンデンサ１１８が充電され、十分時間をおけば接続中点１２６の電圧はＶＣＣとなる。また、Ｎ型ＭＯＳ２２がオフしているため、コンデンサ１１８が充電されるに伴い、接続中点１２４ａ乃至１２４ｃの電圧ＲｄＶａ乃至電圧ＲｄＶｃが０Ｖから徐々に上昇し、接続中点１２６と同じ電圧となる（ＶＣＣ）。
【００４０】
一方、Ｐ型ＭＯＳ１１５はオフ、Ｎ型ＭＯＳ１１７はオンであるため、スイッチ信号ＳＷ１がハイとなって十分な時間が経過すると、接続中点１２３の電圧ＲＥＦＶはゼロとなる。図２の時間Ｔ０では接続中点１２６が既にＶＣＣに達し、ＲＥＦＶが０Ｖになった状態を示している。このとき、コンパレータ１１０ａ乃至１１０ｃの出力ＣｍｐＯｕｔａ乃至ＣｍｐＯｕｔｃはハイを出力しており、トランスミッションゲート１０８ａ乃至１０８ｃは全てオン状態となる。よって、ＬＰＦ１０７における抵抗値は、抵抗１０５ａ乃至１０５ｄの並列抵抗により、抵抗５ａ１つの抵抗値よりも小さくなる。
【００４１】
この状態で検波信号Ｖｉｎ０が入力されたとき、ＬＰＦ１０７の時定数（抵抗値と容量の積）は抵抗が１０５ａだけのときより、抵抗１０５ａ乃至１０５ｄが並列接続となったときの方が小さくなるので、抵抗が１０５ａのみのときより、Ｖｉｎ２は素早く立ち上がることになる。
【００４２】
次に、コンデンサ１１８がＶＣＣに充電された状態を十分に経過した後、外部のマイコンや内蔵されたタイマーなどの指示によりスイッチ信号ＳＷ１はローに切り替えられる（時間Ｔ１）。すると、Ｎ型ＭＯＳ１１７がオフとなると共に、Ｐ型ＭＯＳ１１５がオン、Ｎ型ＭＯＳ１２１がオンとなるため、第１の信号線１１２には、定電流源１１４により電流ＲＥＦＩが流れる。同時にＮ型ＭＯＳ２２もオンとなるため、電流ミラー効果により、電流ＲＥＦＩと同等の電流が第２の信号線１１３にも流れようとする。
【００４３】
ここで、Ｐ型ＭＯＳ１１６はオフとなっており、基準電圧ＶＣＣからの電圧供給が遮断されているため、コンデンサ１１８に充電された電荷が放電されることによりミラー電流ＲＥＦＩがＮ型ＭＯＳ１２２のソースドレイン間に流れる。
【００４４】
コンデンサ１１８に充電された電荷は有限であるため、図４に示すように電圧ＲｄＶａ乃至ＲｄＶｃは経時的に減少していく。
【００４５】
ＶＣＣからの供給がなく、コンデンサ１１８からのみ電流を供給される場合、一定電流を流しながら接続中点１２６の電圧が下がっていくため、ＲｄＶａ乃至ＲｄＶｃの電圧も徐々に下がっていく。接続中点１２４ａ乃至１２４ｃのＶＣＣ−接地間における位置関係によって、接続中点の電圧は、常にＲｄＶｃ＜ＲｄＶｂ＜ＲｄＶａの関係となっているため、まず電圧ＲｄＶｃと電圧ＲＥＦＶの逆転により、コンパレータ１１０ｃの出力ＣｍｐＯｕｔｃがローへと変化する（時間Ｔ２）。
【００４６】
コンパレータ１１０ｃの出力ＣｍｐＯｕｔｃがローとなることで、トランスミッションゲート１０８ｃがオフ状態となり、ＬＰＦ１０７において抵抗１０５ｄが並列接続から切断され、ＬＰＦ１０７の抵抗値が上昇する。ＬＰＦ１０７において抵抗値が増加したことにより、出力信号Ｖｉｎ２の振幅が抵抗１０５ａ乃至抵抗１０５ｄが並列接続されているときより小さくなる。
【００４７】
時間Ｔ２後、更に一定時間がたつと、電圧ＲｄＶｂも電圧ＲＥＦＶを下回る。すると、コンパレータ１１０ｂの出力ＣｍｐＯｕｔｂがローへと反転する（時間Ｔ３）。
【００４８】
コンパレータ１１０ｂの出力がローとなることで、トランスミッションゲート１０８ｂもオフ状態となり、ＬＰＦ１０７において抵抗１０５ｃが並列接続から切断され、ＬＰＦ１０７の抵抗値が更に上昇する。ＬＰＦ１０７において抵抗値が増加したことにより、信号Ｖｉｎ２の振幅が更に抵抗１０５ａ乃至抵抗１０５ｃが並列接続されているときより小さくなる。
【００４９】
さらに、時間Ｔ３後、一定時間がたつと、電圧ＲｄＶａも電圧ＲＥＦＶを下回る。すると、コンパレータ１１０ａの出力ＣｍｐＯｕｔａがローへと反転する（時間Ｔ４）。
【００５０】
コンパレータ１１０ａ乃至１１０ｃの出力が全てローとなることで、トランスミッションゲート１０８ａ乃至１０８ｃがオフ状態となり、ＬＰＦ１０７において抵抗１０５ｂ乃至１０５ｃが並列接続から切断され、ＬＰＦ１０７の抵抗値が更に上昇する。ＬＰＦ１０７において抵抗値が増加したことにより、信号Ｖｉｎ２の振幅が更に抵抗１０５ａ乃至抵抗１０５ｂが並列接続されているときより小さくなる。信号Ｖｉｎ２の振幅を小さくすることにより、信号Ｖｉｎ２と信号Ｖｉｎ１の振幅の差を顕著にすることができる。これにより検波信号Ｖｉｎ０が小振幅の場合でも、コンパレータ動作を安定化させることが可能となる。
【００５１】
第２実施例に係るコンパレータ回路１０１の波形図を図７Ｃに示す。時間Ｔ２、Ｔ３．Ｔ４において、各々トランスミッションゲート１０８ｃ、１０８ｂ、１０８ａがオフとなり、出力信号Ｖｉｎ２の振幅が変化し、時間Ｔ４以降は、図７Ａおよび図７Ｂの時間Ｔ２以降の出力信号Ｖｉｎ２の振幅と等しくなっている。図７Ｃでは、例として図７Ｂと同様に、出力信号Ｖｉｎ２のＤＣレベルが振幅ピーク付近にあるときに、出力信号Ｖｉｎ２の振幅が変化する場合を示している。しかしながら、図７Ｃ、つまり第２実施例にかかるコンパレータ回路１０１では、抵抗１０５ｂ乃至１０５ｄを設け、ＬＰＦ１０７の抵抗値を段階的に増加させることで、出力信号Ｖｉｎ２の振幅の急激な変化を防止し、矩形波Ｖｏｕｔ２の変動を防止している。つまり、出力信号Ｖｉｎ２の振幅を徐々に小さくすることで、出力信号Ｖｉｎ１およびＶｉｎ２の振幅中心のＤＣレベルが一致するまでの時間を短縮し、矩形波Ｖｏｕｔのデューティー比の大きな変動を防止している。段階的に、ＬＰＦの時定数を大きし、出力信号Ｖｉｎ２の振幅を小さくすることで、デューティー比とコンパレート動作の素早い安定化を可能とした。
【００５２】
なお、本実施例ではＬＰＦ１０７において、抵抗１０５ａに対し、抵抗１０５ｂ乃至１０５ｄの３つの抵抗を設ける例を示したが、例えば検波信号Ｖｉｎ０の振幅が微弱な場合や、ノイズが多いため出力信号Ｖｉｎ１と出力信号Ｖｉｎ２の振幅に更に顕著な差を持たせる必要がある場合は、抵抗１０５ａに並列接続する抵抗の数を更に増やし、矩形波デューティー比をすばやく安定化することも可能である。また、回路の小規模化が必要な場合や、検波信号Ｖｉｎ０の振幅が大きい場合は、抵抗１０５ａに並列接続する抵抗の数を減らすことも可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１実施例に係るコンパレータ回路を示す回路図である。
【図２】本発明の第２実施例に係るコンパレータ回路の動作を示す波形図である。
【図３】本発明の第１実施例に係るコンパレータ回路を示す回路図である。
【図４】本発明の第２実施例に係るコンパレータ回路の動作を示す波形図である。
【図５】従来のコンパレータ回路を示す回路図である。
【図６】従来のコンパレータ回路の動作をしめす波形図である。
【図７】本発明の第１実施例および第２実施例に係るコンパレータ回路の動作を比較する模式図である。
【符号の説明】
【００５４】
１、１０１、３０１  コンパレータ回路
２、１０２、３０２  コンパレータ基本回路部
３、１０３、３０３  コンパレータ
６、１０６、３０６  コンデンサ
７、１０７、３０７  ＬＰＦ
８、１０８  トランスミッションゲート
９、１０９  ＮＯＴ回路
１０、１１０  コンパレータ
１１、１１１  電流ミラー回路部
１２、１１２  第１信号線
１３、１１３  第２信号線
１４、１１４  定電流源
１９、１１９  分割抵抗
２０、１２０  分割抵抗
２３、１２３  接続中点
２４、１２４  接続中点
【図１】
2008085898.tif 000003
【図２】
2008085898.tif 000004
【図３】
2008085898.tif 000005
【図４】
2008085898.tif 000006
【図５】
2008085898.tif 000007
【図６】
2008085898.tif 000008
【図７】
2008085898.tif 000009