(57)【要約】【課題】電気機械素子の下部電極と可動子の上部電極間のギャップ長を小さくする。【解決手段】空間２４を介して下部電極２３と上部電極を有した可動子２５とを備え、下部電極２３及び上部電極２５のいずれか一方、又は両方が積層構造で形成されて成る。【選択図】図１
2008012631.tif 000002
【特許請求の範囲】
【請求項１】
空間を介して下部電極と上部電極を有した可動子とを備え、
前記下部電極及び前記上部電極のいずれか一方、又は両方が積層構造で形成されて成る
ことを特徴とする電気機械素子。
【請求項２】
前記積層構造が不純物含有半導体膜の積層膜からなり、
前記積層膜の界面側に不純物が偏析されて成る
ことを特徴とする請求項１記載の電気機械素子。
【請求項３】
前記不純物含有半導体膜が多結晶シリコン膜で形成され、
前記積層膜の界面に絶縁膜が介在して成る
ことを特徴とする請求項２記載の電気機械素子。
【請求項４】
共振器として用いるようにした
ことを特徴とする請求項１記載の電気機械素子。
【請求項５】
共振器として用いるようにした
ことを特徴とする請求項２記載の電気機械素子。
【請求項６】
共振器として用いるようにした
ことを特徴とする請求項３記載の電気機械素子。
【請求項７】
基板上に下部電極を形成する工程と、
前記下部電極上を含んで犠牲層を形成する工程と、
前記犠牲層上に上部電極を有した可動子を形成する工程と、
前記犠牲層を除去して前記下部電極と前記可動子との間に空間を形成する工程とを有し、
前記下部電極及び前記上部電極のいずれか一方、又は両方を積層構造で形成する
ことを特徴とする電気機械素子の製造方法。
【請求項８】
前記積層構造を不純物含有半導体膜の積層膜で形成し、
熱処理して前記積層膜の界面側に不純物を偏析する
ことを特徴とする請求項７記載の電気機械素子の製造方法。
【請求項９】
前記不純物含有半導体膜を多結晶シリコン膜で形成し、
前記多結晶シリコン膜の積層膜の界面に絶縁膜を介在させる
ことを特徴とする請求項８記載の電気機械素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電駆動型の電気機械素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、基板上の微細化製造技術の進展に伴い、電気機械素子、いわゆるマイクロマシン（超小型電気的・機械的複合体：Micro  Electro  Mechanical  Systems，以下、ＭＥＭＳという）や、そのＭＥＭＳ素子を組み込んだ小型機器等が注目されている。ＭＥＭＳ素子は、可動構造体である振動子と、その振動子の駆動を制御する半導体集積回路等とを、電気的・機械的に結合させた素子である。そして振動子が素子の一部に組み込まれており、その振動子の駆動を電極間のクーロン引力等を応用して電気的に行うようにしている。
【０００３】
このようなＭＥＭＳ素子のうち、特に半導体プロセスを用いて形成されたものは、デバイスの占有面積が小さいこと、高いＱ値（振動系の共振の鋭さを表す量）を実現できること、他の半導体デバイスとのインテグレーション（統合）が可能であること等の特徴を有することから、無線通信用の高周波フィルタとしての利用が提案されている（例えば、非特許文献１参照）。
【０００４】
図１３Ａ〜Ｃに、非特許文献１に記載された高周波フィルタを構成する共振器、すなわちＭＥＭＳ共振器の概略を示す。この共振器１は、基板、例えば半導体基板２の表面にシリコン酸化膜３及びシリコン窒化膜４を形成して成る基板６上に、下部電極となる出力電極７が形成され、この出力電極７に対向するように空間８を介して振動可能な上部電極となるビーム（梁）９が形成されて成る。すなわち、この共振器１は中空構造を有した構成とされる。出力電極７及びビーム９は、リン（Ｐ）含有の多結晶シリコン膜で形成される。ビーム９の両端は下部配線１１〔１１Ａ，１１Ｂ〕に接続された支持部（アンカー部）１０〔１０Ａ，１０Ｂ〕に支持される。一方の下部配線１１Ａ上に接続されるように外部配線１２が形成される。
【０００５】
この共振器１では、振動子となるビーム９に直流バイアス電圧が印加されると共に、特定周波数信号が印加されると、ビーム９が固有振動周波数で共振し、出力電極７とビーム９との間の空間８で形成されるキャパシタの容量が変化し、出力電極７から特定の周波数信号が出力されるようになる。
【０００６】
【非特許文献１】C.T.-C.Nguyen,“Micromechanical components  for  miniaturized  low-power  communications(invited plenary),“proceedings，1999 IEEE  MTT-S International  Microwave Symposium  RDF  MEMS  Workshop，june，18,1999,pp.48-77.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述の共振器１は、空間８に対応した部分が犠牲層となるように、下部電極７、犠牲層（図示せず）及びビーム９を積層した後、犠牲層を選択的にエッチング除去して製造される。一般的に下部電極７及びビーム９として、リン（Ｐ）を含有した多結晶シリコン膜を用いて中空構造を構成する場合には、犠牲層としてシリコン酸化（ＳｉＯ２）膜を使用することが多い。この場合の犠牲層のエッチングには、高濃度のフッ酸溶液、例えば５０％フッ酸溶液（ＤＨＦ：希フッ酸溶液）などが用いられる。
【０００８】
製造プロセスにおいては、犠牲層をエッチング除去する前にリン（Ｐ）含有多結晶シリコン膜の活性化処理などの熱処理工程が入る。この熱処理の過程で、リン（Ｐ）が犠牲層であるシリコン酸化膜側へ偏析し、その結果、多結晶シリコン膜の表面にリン（Ｐ）が偏析してしまう。この偏析したリン（Ｐ）は、高濃度のフッ酸溶液による犠牲層エッチングの際に同時に除去されることが判明した。偏析したリン（Ｐ）が除去されることは、電極として機能する多結晶シリコン膜が高抵抗化し、ビーム９に印加する直流バイアス電圧の増大を招くことになる。
【０００９】
一方、図１２に示すように、下部電極７は絶縁膜のシリコン窒化膜４上に単層で形成されるが、ビーム９は厚膜（例えば１μｍ）であるので、例えば２層構造で形成することが考えられる。このとき、２層のリン（Ｐ）含有多結晶シリコン膜の界面１５には製造上酸化膜が介在されることになる。この状態で熱処理を行うと、下部電極７では基板６表面の絶縁膜との界面にリン（Ｐ）が偏析し、ビーム９では中間の界面１５にリン（Ｐ）が偏析する。１５Ａ，１５Ｂはリン（Ｐ）の偏析が残る領域である。この結果、実効的な電極間のギャップ長ｄ２は、両電極（すなわち下部電極７とビーム９）におけるリン（Ｐ）の偏析が残る領域１５Ａと１５Ｂ間の間隔となり、実効的なギャップ長が大きくなる。これにより、両電極間の静電力が低下するので、その分直流バイアス電圧の増大を招くことになり、駆動電力が増大する。
【００１０】
本発明は、上述の点に鑑み、実効的な電極間のギャップ長を小さくし、直流バイアス電圧が効率よく印加できるようにした、電気機械素子及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１１】
本発明に係る電気機械素子は、空間を介して下部電極と上部電極を有する可動子とを備え、下部電極及び上部電極のいずれか一方、又は両方を積層構造で形成して成ることを特徴とする。
【００１２】
本発明の電気機械素子では、下部電極及び上部電極の少なくとも一方を積層構造で形成するので、不純物含有半導体膜で積層構造を形成したとき、不純物が積層構造内の界面に偏析する。この不純物の偏析が残る領域が実効的な電極位置となることにより、実効的な電極間のギャップ長が小さくなる。
【００１３】
本発明に係る電気機械素子の製造方法は、基板上に下部電極を形成する工程と、下部電極上を含んで犠牲層を形成する工程と、犠牲層上に上部電極を有する可動子を形成する工程と、犠牲層を除去して下部電極と可動子との間に空間を形成する工程とを有し、下部電極及び上部電極のいずれか一方、又は両方を積層構造で形成することを特徴とする。
【００１４】
本発明の電気機械素子の製造方法では、下部電極及び上部電極の少なくとも一方を積層構造で形成するので、不純物含有半導体膜で積層構造を形成したとき、犠牲層の除去と同時に犠牲層との界面に偏析した不純物は除去されるが、積層構造内の界面に偏析した不純物は残る。この不純物の偏析が残る領域が実効的な電極位置となるので、実効的な電極間のギャップ長が小さくなる。
【発明の効果】
【００１５】
本発明に係る電気機械素子によれば、実効的な電極間のギャップ長が小さくなるので、直流バイアス電圧を効率よく印加することができる。この結果、駆動電力の低減を図ることができる。
【００１６】
本発明に係る電気機械素子の製造方法によれば、実効的な電極間のギャップ長を小さくし、直流バイアス電圧を効率良く印加できるようにした電気機械素子を製造することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。本実施の形態で対象とする電気機械素子は、マイクロスケール、ナノスケールの素子である。
【００１８】
図１に、本発明に係る電気機械素子の代表的な一実施の形態の概略構成を示す。本実施の形態に係る電気機械素子２１は、基板２２上に下部電極となる出力電極２３と、この出力電極２３に空間２４を介して対向する上部電極を有する可動子、すなわち帯状のビーム（梁）２５とを備えて構成される。本例ではビーム２５が上部電極のみにて形成される。
【００１９】
基板２２は、例えば半導体基板上に絶縁膜を形成した基板、石英基板やガラス基板のような絶縁性基板を用いることができる。本例では、単結晶シリコンからなる半導体基板３１上にシリコン酸化（ＳｉＯ２）膜３２及びシリコン窒化（ＳｉＮ）膜３３の積層膜による絶縁膜３４を形成した基板を用いる。
【００２０】
ビーム２５は入力側の電極となる。ビーム２５は、基板２２上に形成した下部配線２６〔２６Ａ，２６Ｂ〕に支持部（アンカー部）２７〔２７Ａ，２７Ｂ〕を介して支持され、いわゆる両持ち梁構造に形成される。下部配線、例えば一方の下部配線２６Ａ上には、下部配線２６Ａと電気的に接続された外部配線２８が形成される。
【００２１】
そして、下部電極となる出力電極２３及び上部電極となるビーム２５の少なくとも一方の電極、すなわち出力電極２３及びビーム２５のいずれか一方又は両方が２層以上の複数層の膜からなる積層構造で形成される。この積層構造としては、例えば導電性を付与する不純物を含有した半導体膜、好ましくはシリコン膜で形成することができる。本例では、リン（Ｐ）を含有した２層膜の多結晶シリコン膜からなる積層構造で出力電極２３及びビーム２５が形成される。すなわち、出力電極２３は２層膜の多結晶シリコン膜４１〔４１Ａ，４１Ｂ〕からなる積層構造で形成される。ビーム２５は２層膜の多結晶シリコン膜４５〔４５Ａ，４５Ｂ〕からなる積層構造で形成される。出力電極２３と同時に形成される下部配線２６〔２６Ａ，２６Ｂ〕もリン（Ｐ）含有多結晶膜４１Ａ，４１Ｂによる積層構造で形成される。
【００２２】
この積層構造では、その多結晶シリコン膜４１Ａ及び４１Ｂ間の界面３８、及び多結晶シリコン膜４５Ａ及び４５Ｂ間の界面３８に絶縁膜、例えば自然酸化膜等の酸化膜（図示ぜず）が介在される。ここで、積層構造の界面３８の位置が後述するように、出力電極２３とビーム２５間の実効的な電極間のギャップ長を決定する。このため、ビーム２５側では、出来るだけ空間２４に近い位置に界面３８が存するような積層構造とし、出力電極２３側では、同様に出来るだけ空間２４に近い位置に界面３８が存するような積層構造とする。
【００２３】
界面３８の位置を上記のようにするため、ビーム２５に関しては第１層の多結晶シリコン膜４５Ａの膜厚を第２層の多結晶シリコン膜４５Ｂの膜厚より薄くして積層構造を形成する。出力電極２３に関しては第２層の多結晶シリコン膜４１Ｂの膜厚を第１層の多結晶シリコン膜４１Ａの膜厚より薄くして積層構造を形成する。
【００２４】
それぞれ例えばリン（Ｐ）含有多結晶シリコン膜４１及び４５で形成した出力電極２３及びビーム２５に対しては、製造過程で活性化処理などの熱処理が施される。この熱処理で図１Ｃ及び図２の模式図に示すように、ビーム２５の不純物のリン（Ｐ）は積層構造内の界面３８の酸化膜側へ偏析され、出力電極２３の不純物のリン（Ｐ）は積層構造内の界面３８の酸化膜側と基板２２の絶縁膜（本例ではシリコン窒化膜３３）側へ偏析される。３９、４０はリン（Ｐ）の偏析が残った領域である。
【００２５】
一方、後述するように、空間２４を形成するために、犠牲層を除去したときに、出力電極２３及びビーム２５の犠牲層側に偏析されたリン（Ｐ）は犠牲層のエッチングと共に除去される。しかし、界面３８が空間２４に近い位置に存するので、結果として、リン（Ｐ）の偏析が残る領域３９、４０は、空間２４に近接することになる。
【００２６】
本実施の形態の電気機械素子２１は、例えば帯域フィルタなどの共振器として用いることができる。このときの動作は、前述の図１３の場合と同様である。すなわち、ビーム２５には直流バイアス電圧が印加されると共に、特定の周波数信号が印加されると、ビーム２５が固有振動周波数で共振し、出力電極２３とビーム２５との間の空間で形成されるキャパシタの容量が変化し、出力電極２３から特定の周波数信号が出力される。
【００２７】
上述の本実施の形態に係る電気機械素子２１によれば、空間２４を挟んで対向する出力電極２３とビーム２５が、不純物含有、例えばリン（Ｐ）含有多結晶シリコン膜４１及び４５による上述した積層構造で形成され、その２層の多結晶シリコン膜４１Ａ，４１Ｂ、及び２層の多結晶シリコン膜４５Ａ，４５Ｂとの界面３８が空間２４近くに存するので、それぞれのリン（Ｐ）の偏析が残る領域３９、４０が空間２４に近くなる。すなわちこの領域３９，４０は限りなく空間２４に対面するようになる。従って、リン（Ｐ）の偏析が残る領域３９、４０が実効的な電極位置となることから、図２に示す実効的な電極間隔ｄ１が小さくなり、電気機械素子２１を静電駆動する際の静電力が向上する。逆に、直流バイアス電圧を低減することができ、電気機械素子２１の駆動電力の低減を図ることができる。
【００２８】
すなわち、図３に示すように、下部電極１０３及び上部電極１０５を間隔ｄを保持して配置し、両電極１０３及び１０５間に直流バイアス電圧Ｖを印加したときの、両電極１０３及び１０５間に作用する静電力Ｆは、次式で表される。
Ｆ＝１／２（ε・Ｓ／ｄ2 ）Ｖ2
但し、Ｓは電極の面積、ｄは電極間隔、Ｖは両電極間に印加した電圧、εは誘電率。
【００２９】
この式から、実効電極間隔ｄが小さくなることで静電力Ｆが向上する。従って、上述の実施の形態の電気機械素子２１においては、リン（Ｐ）の偏析を積極的に利用すると共に、積層構造によりリン（Ｐ）の偏析をコントロールすることができるので、実効的な出力電極２３及びビーム２５間の間隔（実効的な電極間のギャップ長）ｄ１が小さくなる。その結果、静電力が向上する。
【００３０】
また、実効的な間隔ｄ１が小さくなるので、直流バイアス電圧が効率良くビーム２５に印加することができ、例えば電気機械素子２１を帯域フィルタに適用したときには、最大の透過特性が得られる。
また、電気機械素子２１を並列化したときにも、ばらつきを最小限に抑えることができる。すなわち、電気機械素子２１を並列化したときに周辺と内部（中心）での素子特性（静電力、共振周波数）がばらつくと考えられるが、リンの偏析が起こることにより、この特性のばらつきを最小限に抑えることができる。
【００３１】
次に、図４〜図５を参照して本発明に係る電気機械素子の製造方法の一実施の形態を説明する。本実施の形態の製造方法は、図１に示す電気機械素子２１の製造に適用した場合である。
【００３２】
先ず、図４Ａに示すように、基板、本例では単結晶シリコンによる半導体基板３１上に、絶縁膜３４としてシリコン酸化膜３２及びシリコン窒化膜３３を減圧ＣＶＤ（Chemical  Vapor Deposition）法により積層形成してなる基板２２を用意する。
【００３３】
次に、図４Ｂに示すように、減圧ＣＶＤ法により導電性を付与する所要の不純物、本例ではリン（Ｐ）を含有した多結晶シリコン膜４１を２回に分けて形成する。すなわち、第１層の多結晶シリコン膜４１Ａとその上の第２層の多結晶シリコン膜４１Ｂを成膜する。このとき、第１層の多結晶シリコン膜４１Ａの膜厚ｔ１を厚く、第２層の多結晶シリコン膜４１Ｂの膜厚ｔ２を薄くする（ｔ１＞ｔ２）。成膜では、第１層の多結晶シリコン膜４１Ａを形成した後、炉から取り出し、再度炉に入れて第２層の多結晶シリコン膜４１Ｂを形成する。第１層の多結晶シリコン膜４１Ａを形成した後、表面酸化膜をフッ酸溶液で除去するが、再度炉に入れるまでに自然酸化されるので、結果として第１層の多結晶シリコン膜４１Ａと第２層の多結晶シリコン膜４１Ｂとの界面３８に酸化膜４２が介在することになる。表面酸化膜を積極的に利用するときは、表面酸化膜を除去しない。
【００３４】
次に、積層構造の多結晶シリコン膜４１を、周知のリソグラフィ技術及びドライエッチング技術を利用してパターニングし、下部電極となる出力電極２３と下部配線２６〔２６Ａ，２６Ｂ〕を形成する。
【００３５】
次に、図４Ｃに示すように、出力電極２３及び下部配線２６〔２６Ａ，２６Ｂ〕を含む全面に犠牲層４３となる例えばシリコン酸化（ＳｉＯ２）膜を減圧ＣＶＤ法により形成し、その後、平坦化技術を用いて出力電極２３上に所要の膜厚ｔ３が残るようにして、出力電極２３及び下部電極２６〔２６Ａ，２６Ｂ〕を犠牲層４３で埋め込む。
【００３６】
次に、図４Ｄに示すように、周知のリソグラフィ技術及びドライエッチング技術を利用して下部配線２６Ａ，２６Ｂ上の犠牲層４３を一部パターニングして開口部４４を形成する。この開口部４４は後工程のビーム形成のときにビームの支持部の形成に供される。
【００３７】
次に、図５Ｅに示すように、減圧ＣＶＤ法により所要の不純物、本例ではリン（Ｐ）を含有した多結晶シリコン膜４５を２回に分けて形成する。すなわち、第１層の多結晶シリコン膜４５Ａとその上の第２層の多結晶シリコン膜４５Ｂを成膜する。このとき、犠牲層４３上において、第１層の多結晶シリコン膜４５Ａの膜厚ｔ４を薄く、第２層の多結晶シリコン膜４５Ｂの膜厚ｔ５を厚くする（ｔ４＞ｔ５）。この多結晶シリコン膜４５による積層構造は、図４Ｂで説明したと同様に形成することができる。この結果、第１層及び第２層の多結晶シリコン膜４５Ａ及び４５Ｂ間の界面３８に酸化膜４２が介在する。その後、多結晶シリコン膜４５による積層構造を、周知のリソグラフィ技術及びドライエッチング技術を利用してパターニングして、可動子となるビーム２５を形成すると共に、開口部４４内に下部配線２６Ａ，２６Ｂに接続してビーム２５を支持する支持部（アンカー部）２７〔２７Ａ，２７Ｂ〕を形成する。支持部２７〔２７Ａ，２７Ｂ〕は第１層の多結晶シリコン膜４５Ａで形成される。
【００３８】
次に、図５Ｆに示すように、熱処理を施してリン（Ｐ）含有多結晶シリコン膜４１、４５の活性化を行う。この熱処理により、多結晶シリコン膜４１、４５内のリン（Ｐ）が積層構造内の界面３８の酸化膜４２側及び犠牲層４３に接す側へ偏析される。また、下部側の多結晶シリコン膜４１では基板２２の絶縁膜３４側へもリン（Ｐ）が偏析される。すなわち、リン（Ｐ）の偏析が残る領域３９、４０が形成される。
【００３９】
次に、図５Ｇに示すように、例えばＤＨＦ溶液などのシリコン酸化膜のエッチング溶液により、犠牲層４３であるシリコン酸化膜を選択的にエッチング除去し、ビーム２５と下部電極２３との間に空間２４を形成する。この犠牲層４３のエッチングでは、犠牲層４３側に偏析したリン（Ｐ）もエッチング除去される。これにより、いわゆる中空構造が形成される。空間２４が形成されるが、実効的な電極間隔ｄ１は、積層構造のビーム２５の界面３８のリン（Ｐ）の偏析が残った領域３９と、積層構造の出力電極２３の界面３８のリン（Ｐ）の偏析が残った領域４０との間の間隔となる。
【００４０】
次に、図５Ｈに示すように、例えばＡｌ−Ｃｕ、Ａｌ−Ｓｉによるスパッタ膜を形成した後、このスパッタ膜を周知のリソグラフィ技術及びドライエッチング技術を利用してパターニングし、下部配線２６Ａに接続した外部配線２８を形成する。このようにして、目的の電気機械素子２１を得る。
【００４１】
本実施の形態に係る電気機械素子の製造方法によれば、リン（Ｐ）含有多結晶シリコン膜４１及び４５による夫々の積層構造で出力電極２３及び可動子であるビーム２５を形成することにより、リン（Ｐ）が積層構造内の界面３８の酸化膜４２側に偏析し、実効的な電極を形成する。このリン（Ｐ）が偏析する界面３８を空間２４に近づけるように積層構造を形成することにより、実効的な電極間のギャップ長ｄ１が小さい電気機械素子２１を製造することができる。
【００４２】
従って、静電駆動の際の静電力を向上し、また駆動電力の低減を図った電気機械素子を精度よく製造することができる。また、本実施の形態のビームの製造方法は、直流バイアス電圧を効率良くビームに印加できるので、最大の透過特性が得られる帯域フィルタの製造を可能にする。さらに、素子特性（静電力、共振周波数）のばらつきを最小限に抑えた並列化した電気機械素子を製造することができる。
【００４３】
次に、リン（Ｐ）の偏析と希フッ酸処理の影響について説明する。ここでは、エネルギー分散型Ｘ線分析装置（ＥＤＸ）を用いて分析した結果を示す。試料９０としては、図６に示すように、シリコン基板９１上にシリコン酸化（ＳｉＯ２）膜９２を成膜し、その上に第１層のリン（Ｐ）をドープしたアモルファスシリコン（Ｐ−ＤＡＳ）膜９３、第２層のリン（Ｐ）をドープしたアモルファスシリコン（Ｐ−ＤＡＳ）膜９４及びタングステン膜９５を順次成膜した試料を用いる。なお、第２層のＰ−ＤＡＳ膜９４とタングステン膜９５との間には酸化膜（図示せず）が介在している。
【００４４】
測定ポイントＡはシリコン酸化膜９２と第１層のＰ−ＤＡＳ膜９３との界面である。測定ポイントＢは第１層のＰ−ＤＡＳ膜９３内の中間部である。測定ポイントＣは第１層のＰ−ＤＡＳ膜９３と第２層のＰ−ＤＡＳ膜９４との界面である。測定ポイントＤは第２層のＰ−ＤＡＳ膜９４内の中間部である。測定ポイントＥは第２層のＰ−ＤＡＳ膜９４と酸化膜（図示せず）との界面である。
【００４５】
図７Ａ，Ｂに、試料９０の熱処理前の拡大図とリン（Ｐ）偏析の分析結果を示す。図８Ａ，Ｂに、試料９０の熱処理後の拡大図とリン（Ｐ）偏析の分析結果を示す。図９Ａ，Ｂに、試料９０の希フッ酸処理後の拡大図とリン（Ｐ）偏析の分析結果を示す。
【００４６】
熱処理前では、図７Ａの試料９０の全ポイント１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅで同じ傾向を有し、図７Ｂに示すように、リン（Ｐ）は偏析していないため検出されない。つまりリン（Ｐ）が全体に拡散している。
熱処理後では、図８Ａの試料９０の酸化膜に接する界面のポイント２Ａ，２Ｃ，２Ｅにおいて偏析によりリン（Ｐ）が検出された。ポイント２Ｂ，２Ｄでのリン（Ｐ）の偏析は検出されない。
希フッ酸処理後では、希フッ酸処理により表面ポイント３Ｅの酸化膜が除去され、同時にリン（Ｐ）も除去された。ポイント３Ａ，３Ｃのリン（Ｐ）の偏析は残る。ポイント３Ｂ，３Ｄのリン（Ｐ）の偏析は検出されない。
【００４７】
以上の分析結果から、熱処理することにより、酸化膜との界面にリン（Ｐ）が偏析し、希フッ酸処理で酸化膜が除去されるときに、リン（Ｐ）も除去されることが分かる。
【００４８】
上述の実施の形態では、電気機械素子として１つの下部電極と両持ち梁構造のビームを備えた構成の電気機械素子に適用したが、その他の構成の電気機械素子にも適用することができる。図１０は、他の構成の電気機械素子の代表例を示す。この電気機械素子５１は、基板２２上に２つの下部電極、すなわち入力電極５２と出力電極５３を形成し、この入出力電極５２、５３に対向するように両持ち梁構造の可動子となるビーム５４を配置して構成される。この入力電極５２、出力電極５３及びビーム５４は前述と同様の２層の多結晶シリコン膜４１〔４１Ａ，４１Ｂ〕、２層の多結晶シリコン膜４５〔４５Ａ，４５Ｂ〕の積層構造で形成する。その他の構成は図１と同様であるので、対応する部分に同一符号を付して重複説明を省略する。
【００４９】
本実施の形態の電気機械素子５１は、例えば帯域フィルタなどの共振器として用いることができる。この電気機械素子５１による共振器では、ビーム５４に直流バイアス電圧が印加される。入力電極５２に特定の周波数信号が印加されると、ビーム５４が固有振動周波数で２次振動モードで共振し、入力電極５２とビーム５４との間の空間２４で形成されるキャパシタの容量が変化し、出力電極５３から特定の周波数信号が出力される。
【００５０】
その他の実施の形態の電気機械素子としては、図１及び図１０のビーム２５、５４を一端で支持した片持ち梁構造とした電気機械素子、あるいは、図１、図１０、あるいは片持ち梁構造としたものを並列化した電気機械素子にも適用できる。
【００５１】
本発明の各実施の形態の電気機械素子及びその製造方法は、高周波フィルタ等の共振器以外の、少なくとも下部電極及びビームを構成する電極のいずれか一方、あるいは両方を、不純物含有半導体膜、例えば不純物含有多結晶シリコン膜で形成される電気機械素子にも適用することができる。例えば、各種センサ、アクチュエータ、光学素子（光変調素子となるＧＬＶ素子を含む。この場合、ビームは電極兼光反射膜としての機能を有するためアルミニムなどで形成されるが、下部電極は多結晶シリコン膜で形成することができる）、その他等の様々な分野に用いられる電気機械素子に適用できる。
【００５２】
本発明に係る他の実施の形態としては、上述の実施の形態に係る電気機械素子を他の半導体デバイスとインレグレーションして成る半導体装置を構成することができる。例えば、本実施の形態の電気機械素子を含んで例えばＳｉＰ（システム・イン・パッケージ）デバイスモジュール、ＳｏＣ（システム・オン・チップ）デバイスモジュール等の半導体装置を構成することができる。
【００５３】
上述した実施の形態の電気機械素子、例えば共振器は、高周波（ＲＦ）フィルタ、中間周波数（ＩＦ）フィルタなどの帯域信号フィルタとして用いることができる。
また、本発明の他の実施の形態として、このような電気機械素子によるフィルタを用いた通信装置を提供できる。すなわち、上述の実施の形態に係る電気機械素子によるフィルタを用いて構成される携帯電話、無線ＬＡＮ機器、無線トランシーバ、テレビチューナ、ラジオチューナ等の電磁波を利用して通信する通信装置を提供することもできる。
【００５４】
次に、本例のフィルタを適用した通信装置の構成例を、図１１を参照して説明する。
まず送信系の構成について説明すると、Ｉチャンネルの送信データとＱチャンネルの送信データを、それぞれデジタル／アナログ変換器（ＤＡＣ）２０１Ｉ及び２０１Ｑに供給してアナログ信号に変換する。変換された各チャンネルの信号は、バンド・パス・フィルタ２０２Ｉ及び２０２Ｑに供給して、送信信号の帯域以外の信号成分を除去し、バンド・パス・フィルタ２０２Ｉ及び２０２Ｑの出力を、変調器２１０に供給する。
【００５５】
変調器２１０では、各チャンネルごとにバッファアンプ２１１Ｉ及び２１１Ｑを介してミキサ２１２Ｉ及び２１２Ｑに供給して、送信用のＰＬＬ（phase-locked loop）回路２０３から供給される送信周波数に対応した周波数信号を混合して変調し、両混合信号を加算器２１４で加算して１系統の送信信号とする。この場合、ミキサ２１２Ｉに供給する周波数信号は、移相器２１３で信号位相を９０°シフトさせてあり、Ｉチャンネルの信号とＱチャンネルの信号とが直交変調されるようにしてある。
【００５６】
加算器２１４の出力は、バッファアンプ２１５を介して電力増幅器２０４に供給し、所定の送信電力となるように増幅する。電力増幅器２０４で増幅された信号は、送受信切換器２０５と高周波フィルタ２０６を介してアンテナ２０７に供給し、アンテナ２０７から無線送信させる。高周波フィルタ２０６は、この通信装置で送信及び受信する周波数帯域以外の信号成分を除去するバンド・パス・フィルタである。
【００５７】
受信系の構成としては、アンテナ２０７で受信した信号を、高周波フィルタ２０６及び送受信切換器２０５を介して高周波部２２０に供給する。高周波部２２０では、受信信号を低ノイズアンプ（ＬＮＡ）２２１で増幅した後、バンド・パス・フィルタ２２２に供給して、受信周波数帯域以外の信号成分を除去し、除去された信号をバッファアンプ２２３を介してミキサ２２４に供給する。そして、チャンネル選択用ＰＬＬ回路２５１から供給される周波数信号を混合して、所定の送信チャンネルの信号を中間周波信号とし、その中間周波信号をバッファアンプ２２５を介して中間周波回路２３０に供給する。
【００５８】
中間周波回路２３０では、供給される中間周波信号をバッファアンプ２２５を介してバンド・パス・フィルタ２３２に供給して、中間周波信号の帯域以外の信号成分を除去し、除去された信号を自動ゲイン調整回路（ＡＧＣ回路）２３３に供給して、ほぼ一定のゲインの信号とする。自動ゲイン調整回路２３３でゲイン調整された中間周波信号は、バッファアンプ２３４を介して復調器２４０に供給する。
【００５９】
復調器２４０では、供給される中間周波信号をバッファアンプ２４１を介してミキサ２４２Ｉ及び２４２Ｑに供給して、中間周波用ＰＬＬ回路２５２から供給される周波数信号を混合して、受信したＩチャンネルの信号成分とＱチャンネルの信号成分を復調する。この場合、Ｉ信号用のミキサ２４２Ｉには、移相器２４３で信号位相を９０°シフトさせた周波数信号を供給するようにしてあり、直交変調されたＩチャンネルの信号成分とＱチャンネルの信号成分を復調する。
【００６０】
復調されたＩチャンネルとＱチャンネルの信号は、それぞれバッファアンプ２４４Ｉ及び２４４Ｑを介してバンド・パス・フィルタ２５３Ｉ及び２５３Ｑに供給して、Ｉチャンネル及びＱチャンネルの信号以外の信号成分を除去し、除去された信号をアナログ／デジタル変換器（ＡＤＣ）２５４Ｉ及び２５４Ｑに供給してサンプリングしてデジタルデータ化し、Ｉチャンネルの受信データ及びＱチャンネルの受信データを得る。
【００６１】
ここまで説明した構成において、各バンド・パス・フィルタ２０２Ｉ，２０２Ｑ，２０６，２２２，２３２，２５３Ｉ，２５３Ｑの一部又は全てとして、本例の構成のフィルタを適用して帯域制限することが可能である。図１１の例では、各フィルタをバンド・パス・フィルタとして構成したが、所定の周波数よりも下の周波数帯域だけを通過させるロー・パス・フィルタや、所定の周波数よりも上の周波数帯域だけを通過させるハイ・パス・フィルタとして構成して、それらのフィルタに本例の構成のフィルタを適用してもよい。また、図１１の例では、無線送信及び無線受信を行う通信装置としたが、有線の伝送路を介して送信及び受信を行う通信装置が備えるフィルタに適用してもよく、さらに送信処理だけを行う通信装置や受信処理だけを行う通信装置が備えるフィルタに、本例の構成のフィルタを適用してもよい。
【００６２】
上述の実施の形態による通信装置によれば、帯域フィルタに本発明の電気機械素子によるフィルタを用いることにより、フィルタの駆動電力の低減が図られ、全体として信頼性の高い、かつ低消費電力の通信装置を提供することができる。
【図面の簡単な説明】
【００６３】
【図１】Ａ，Ｂ及びＣ  本発明に係る電気機械素子の一実施の形態を示す概略的平面図、そのＡ−Ａ線上の断面図及び拡大断面図である。
【図２】本発明の電気機械素子の説明に供する模式図である。
【図３】本発明の電気機械素子の静電力の説明に供する説明図である。
【図４】Ａ〜Ｄ  本発明に係る電気機械素子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図５】Ｅ〜Ｈ  本発明に係る電気機械素子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図６】リン（Ｐ）の偏析と希フッ酸処理の影響の分析に用いた試料の断面図である。
【図７】Ａ，Ｂ  試料の熱処理前の拡大図と分析結果である。
【図８】Ａ，Ｂ  試料の熱処理後の拡大図と分析結果である。
【図９】Ａ，Ｂ  試料のフッ酸処理後の拡大図と分析結果である。
【図１０】本発明に係る電気機械素子の他の実施の形態を示す概略的構成図である。
【図１１】本発明の電気機械素子をフィルタに用いた通信装置の回路図である。
【図１２】比較例の電気機械素子の説明に供する模式図である。
【図１３】Ａ，Ｂ及びＣ  従来の電気機械素子の例を示す概略的平面図、そのＢ−Ｂ線上の断面図及び拡大断面図である。
【符号の説明】
【００６４】
２１・・電気機械素子、２２・・基板、２３・・下部電極（出力電極）、２４・・空間、２５・・ビーム（梁）、２６〔２６Ａ，２６Ｂ〕・・下部配線、２７〔２７Ａ，２７Ｂ〕・・支持部、２８・・外部配線、３８・・界面、３９、４０・・リンの偏析が残った領域、４１〔４１Ａ，４１Ｂ〕、４５〔４５Ａ，４５Ｂ〕・・不純物含有多結晶シリコン膜、４２・・酸化膜、４３・・犠牲層
【図１】
2008012631.tif 000003
【図２】
2008012631.tif 000004
【図３】
2008012631.tif 000005
【図４】
2008012631.tif 000006
【図５】
2008012631.tif 000007
【図６】
2008012631.tif 000008
【図７】
2008012631.tif 000009
【図８】
2008012631.tif 000010
【図９】
2008012631.tif 000011
【図１０】
2008012631.tif 000012
【図１１】
2008012631.tif 000013
【図１２】
2008012631.tif 000014
【図１３】
2008012631.tif 000015