(57)【要約】【課題】静電容量の極めて高い薄膜キャパシタを有するインターポーザを低コストで提供する。【解決手段】第１の貫通電極４７が埋め込まれたガラス基板４６と、ガラス基板により支持された複数の樹脂層６８、２０、３２と、複数の樹脂層のうちの第１の樹脂層６８と複数の樹脂層のうちの第２の樹脂層２０との間に埋め込まれた薄膜キャパシタ１８ａ、１８ｂであって、第１のキャパシタ電極１２ａ、１２ｂと；第１のキャパシタ電極に対向するように形成された第２のキャパシタ電極１６と；第１のキャパシタ電極と第２のキャパシタ電極との間に形成された、比誘電率が２００以上のキャパシタ誘電体膜１４とを有する薄膜キャパシタと、複数の樹脂層を貫き、第１の貫通電極に電気的に接続され、第１のキャパシタ電極又は第２のキャパシタ電極に電気的に接続された第２の貫通電極７７ａ、７７ｂとを有している。【選択図】  図１
2008084933.tif 000002
【特許請求の範囲】
【請求項１】
第１の貫通電極が埋め込まれたガラス基板と、
前記ガラス基板により支持された複数の樹脂層と、
前記複数の樹脂層のうちの第１の樹脂層と前記複数の樹脂層のうちの第２の樹脂層との間に埋め込まれた薄膜キャパシタであって、第１のキャパシタ電極と；前記第１のキャパシタ電極に対向するように形成された第２のキャパシタ電極と；前記第１のキャパシタ電極と前記第２のキャパシタ電極との間に形成された、比誘電率が２００以上のキャパシタ誘電体膜とを有する薄膜キャパシタと、
前記複数の樹脂層を貫き、前記第１の貫通電極に電気的に接続され、前記第１のキャパシタ電極又は前記第２のキャパシタ電極に電気的に接続された第２の貫通電極と
を有することを特徴とするインターポーザ。
【請求項２】
請求項１記載のインターポーザにおいて、
前記ガラス基板の一方の主面に形成された他の樹脂層と、
前記他の樹脂層に埋め込まれ、前記第１の貫通電極に接続された部分電極とを更に有し、
前記複数の樹脂層は、第３の樹脂層を更に有し、
前記第２の貫通電極は、前記第３の樹脂層を貫いており、
前記他の樹脂層と前記第３の樹脂層とが互いに接着されており、前記部分電極と前記第２の貫通電極とが互いに接合されている
ことを特徴とするインターポーザ。
【請求項３】
請求項１又は２記載のインターポーザにおいて、
前記ガラス基板は、硼珪酸ガラスより成る
ことを特徴とするインターポーザ。
【請求項４】
請求項１乃至３のいずれか１項に記載のインターポーザにおいて、
前記他の樹脂層及び前記第３の樹脂層は、副生成物を生じることなく硬化する熱硬化性樹脂より成る
ことを特徴とするインターポーザ。
【請求項５】
請求項１乃至４のいずれか１項に記載のインターポーザにおいて、
前記他の樹脂層及び前記第３の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザ。
【請求項６】
請求項１乃至５のいずれか１項に記載のインターポーザにおいて、
前記薄膜キャパシタを覆うように形成された無機材料より成る保護膜を更に有する
ことを特徴とするインターポーザ。
【請求項７】
半導体基板の一方の主面上に、第１のキャパシタ電極と、前記第１のキャパシタ電極上に形成された結晶質のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有する薄膜キャパシタを形成する工程と、
前記半導体基板の前記一方の主面上及び前記薄膜キャパシタ上に、半硬化の第１の樹脂層と；前記第１の樹脂層に埋め込まれ、前記第１のキャパシタ電極又は前記第２のキャパシタ電極に電気的に接続され、第１の貫通電極の一部となる第１の部分電極とを形成する工程と、
前記第１の部分電極の上部及び前記第１の樹脂層の上層部をバイトにより切削する工程と、
第２の貫通電極が埋め込まれたガラス基板の一方の主面上に、半硬化の第２の樹脂層と；前記第２の樹脂層に埋め込まれ、前記第２の貫通電極に接続された、前記第１の貫通電極の一部となる第２の部分電極とを形成する工程と、
前記第２の部分電極の上部及び前記第２の樹脂層の上層部をバイトにより切削する工程と、
前記第１の樹脂層と前記第２の樹脂層とを互いに密着させた状態で熱処理を行い、前記第１の樹脂層と前記第２の樹脂層とを互いに接着させるとともに、前記第１の部分電極と前記第２の部分電極とを互いに接合する工程と、
前記半導体基板を除去する工程と、
前記ガラス基板の前記一方の主面上に、前記薄膜キャパシタを覆うように第３の樹脂層を形成する工程と、
前記第３の樹脂層に、前記第１の貫通電極の一部となる第３の部分電極を埋め込む工程と
を有することを特徴とするインターポーザの製造方法。
【請求項８】
請求項７記載のインターポーザの製造方法において、
前記第１の樹脂層を形成する工程では、副生成物を生じることなく硬化する熱硬化性樹脂より成る前記第１の樹脂層を形成し、
前記第２の樹脂層を形成する工程では、副生成物を生じることなく硬化する熱硬化性樹脂より成る前記第２の樹脂層を形成する
ことを特徴とするインターポーザの製造方法。
【請求項９】
請求項７又は８記載のインターポーザの製造方法において、
前記ガラス基板は、硼珪酸ガラスより成る
ことを特徴とするインターポーザの製造方法。
【請求項１０】
請求項７乃至９のいずれか１項に記載のインターポーザの製造方法において、
前記第１の樹脂層及び前記第２の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ及びその製造方法に係り、特に、比誘電率が極めて高いキャパシタ誘電体膜が形成されたインターポーザ及びその製造方法に関する。
【背景技術】
【０００２】
近時、マイクロプロセッサをはじめとするデジタルＬＳＩ（Large Scale Integrated circuit）等において、動作速度の高速化、低消費電力化が図られている。
【０００３】
ＧＨｚ帯の高周波領域で、しかも低電圧でＬＳＩを安定して動作させるためには、ＬＳＩの負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制するとともに、電源の高周波ノイズを除去することが極めて重要である。
【０００４】
従来は、回路配線基板上に実装されたＬＳＩ等の近傍に、デカップリングキャパシタを実装することにより、電源電圧変動の抑制や、高周波ノイズの除去を図っていた。デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装されていた。
【０００５】
しかしながら、回路配線基板上に実装されたＬＳＩの近傍にデカップリングキャパシタを実装する場合には、回路配線基板に形成された配線を介してＬＳＩとデカップリングキャパシタとが電気的に接続されるため、配線の引き回しに起因する大きなインダクタンスが存在する。ＬＳＩとデカップリングキャパシタとの間に大きなインダクタンスが存在すると、電源電圧変動を十分に抑制することができず、高周波ノイズを十分に除去することができない。電源電圧変動の十分な抑制や高周波ノイズの十分な除去を図るためには、等価直列抵抗（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）を低減することが求められる。
【０００６】
そこで、ＬＳＩと回路配線基板との間に、キャパシタを内蔵したインターポーザを設ける技術が注目されている（特許文献１〜６）。
【特許文献１】特開平４−２１１１９１号公報
【特許文献２】特開平７−１７６４５３号公報
【特許文献３】特開２００１−６８５８３号公報
【特許文献４】特開２００１−３５９９０号公報
【特許文献５】特開２００４−３０４１５９号公報
【特許文献６】特開２００２−８３８９２号公報
【特許文献７】特開２００６−６０１１９号公報
【非特許文献１】松丸幸平等，「貫通配線基板の伝送特性」，第１５回マイクロエレクトロニクスシンポジウム(MES2005)，2005年10月，pp.193-196
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１〜５に記載されている技術では、半導体基板等に貫通電極を埋め込むため、半導体基板等に貫通孔を形成しなければならなかった。半導体基板等に貫通孔を形成するためには、長時間を要し、高いコストを要する。このため、特許文献１〜５に記載されている技術では、低コスト化を図ることが極めて困難であった。
【０００８】
また、特許文献６に記載されている技術では、有機フィルム（樹脂層）上に成膜することによりキャパシタを形成するため、結晶性の良好な誘電体膜を形成することができなかった。樹脂層は耐熱性があまり高くないため、樹脂層上に誘電体膜を形成する場合には、誘電体膜の成膜プロセスが４００℃以下に制約されるためである。このため、樹脂層上に誘電体膜を形成する場合には、一般的には比誘電率は２０程度となり、高いものであっても、比誘電率はせいぜい５０程度であった。このように、比誘電率の高いキャパシタを実現することはできなかった。
【０００９】
本発明の目的は、静電容量の極めて高い薄膜キャパシタを有するインターポーザを低コストで提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、第１の貫通電極が埋め込まれたガラス基板と、前記ガラス基板により支持された複数の樹脂層と、前記複数の樹脂層のうちの第１の樹脂層と前記複数の樹脂層のうちの第２の樹脂層との間に埋め込まれた薄膜キャパシタであって、第１のキャパシタ電極と；前記第１のキャパシタ電極に対向するように形成された第２のキャパシタ電極と；前記第１のキャパシタ電極と前記第２のキャパシタ電極との間に形成された、比誘電率が２００以上のキャパシタ誘電体膜とを有する薄膜キャパシタと、前記複数の樹脂層を貫き、前記第１の貫通電極に電気的に接続され、前記第１のキャパシタ電極又は前記第２のキャパシタ電極に電気的に接続された第２の貫通電極とを有することを特徴とするインターポーザが提供される。
【００１１】
本発明の他の観点によれば、半導体基板の一方の主面上に、第１のキャパシタ電極と、前記第１のキャパシタ電極上に形成された結晶質のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有する薄膜キャパシタを形成する工程と、前記半導体基板の前記一方の主面上及び前記薄膜キャパシタ上に、半硬化の第１の樹脂層と；前記第１の樹脂層に埋め込まれ、前記第１のキャパシタ電極又は前記第２のキャパシタ電極に電気的に接続され、第１の貫通電極の一部となる第１の部分電極とを形成する工程と、前記第１の部分電極の上部及び前記第１の樹脂層の上層部をバイトにより切削する工程と、第２の貫通電極が埋め込まれたガラス基板の一方の主面上に、半硬化の第２の樹脂層と；前記第２の樹脂層に埋め込まれ、前記第２の貫通電極に接続された、前記第１の貫通電極の一部となる第２の部分電極とを形成する工程と、前記第２の部分電極の上部及び前記第２の樹脂層の上層部をバイトにより切削する工程と、前記第１の樹脂層と前記第２の樹脂層とを互いに密着させた状態で熱処理を行い、前記第１の樹脂層と前記第２の樹脂層とを互いに接着させるとともに、前記第１の部分電極と前記第２の部分電極とを互いに接合する工程と、前記半導体基板を除去する工程と、前記ガラス基板の前記一方の主面上に、前記薄膜キャパシタを覆うように第３の樹脂層を形成する工程と、前記第３の樹脂層に、前記第１の貫通電極の一部となる第３の部分電極を埋め込む工程とを有することを特徴とするインターポーザの製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、耐熱性の高い半導体基板上に薄膜キャパシタを形成するため、比誘電率が２００以上の極めて良好に結晶化されたキャパシタ誘電体膜を形成することが可能である。このため、本発明によれば、極めて良好な電気的特性を有する薄膜キャパシタを形成することができる。しかも、本発明によれば、貫通孔を形成することが困難な半導体基板を除去するため、貫通電極を埋め込むための貫通孔を半導体基板に形成することを要しない。また、貫通電極が埋め込まれたガラス基板は、比較的容易に製造し得るため、半導体基板に貫通電極を埋め込む場合と比較して極めて低コストである。従って、本発明によれば、静電容量の極めて高い薄膜キャパシタを有するインターポーザを低コストで提供することができる。
【発明を実施するための最良の形態】
【００１３】
［一実施形態］
本発明の一実施形態によるインターポーザ及びその製造方法並びにそのインターポーザを用いた電子装置及びその製造方法を図１乃至図２４を用いて説明する。
【００１４】
（インターポーザ及び電子装置）
まず、本実施形態によるインターポーザ及び電子装置を図１乃至図２を用いて説明する。図１は、本実施形態によるインターポーザを示す断面図である。図２は、本実施形態による電子装置を示す断面図である。
【００１５】
図１に示すように、本実施形態によるインターポーザ９６は、貫通電極（ビア）４７が埋め込まれたガラス基板（支持基板）４６と、樹脂層４８を介してガラス基板４６により支持された複数の樹脂層６８、２０、３２と、複数の樹脂層６８、２０、３２に埋め込まれた薄膜キャパシタ１８ａ、１８ｂと、複数の樹脂層６８、２０、３２を貫き、貫通電極４７に電気的に接続され、薄膜キャパシタ１８ａ、１８ｂに電気的に接続された貫通電極（ビア）７７ａ、７７ｂと、複数の樹脂層６８、２０、３２を貫き、貫通電極４７に電気的に接続され、薄膜キャパシタ１８ａ、１８ｂから絶縁された貫通電極７７ｃとを有している。
【００１６】
樹脂層６８の一の面側には、キャパシタ電極（下部電極）１２ａ、１２ｂが形成されている。樹脂層６８の材料としては、例えばエポキシ樹脂が用いられている。キャパシタ電極１２ａ、１２ｂとしては、例えば、膜厚２０ｎｍの酸化チタン（ＴｉＯ２）膜と膜厚１５０ｎｍの白金（Ｐｔ）膜とを順次積層して成る積層膜が用いられている。薄膜キャパシタ１８ａのキャパシタ電極１２ａと薄膜キャパシタ１８ｂのキャパシタ電極１２ｂとは、互いに電気的に接続されている。
【００１７】
キャパシタ電極１２ａ、１２ｂの一の面側（樹脂層６８に接する面とは反対側の面）には、結晶質のキャパシタ誘電体膜１４が形成されている。即ち、多結晶のキャパシタ誘電体膜１４、又は、エピタキシャル成長されたキャパシタ誘電体膜１４が形成されている。キャパシタ誘電体膜１４の材料としては、高誘電率材料が用いられている。具体的には、キャパシタ誘電体膜１４の材料として、ＢａＸＳｒ１−ＸＴｉＯ３膜（以下、「ＢＳＴ膜」ともいう）が用いられている。ＢＳＴは、比較的大きな比誘電率（バルクでは１５００程度）が得られ、小型で大容量のキャパシタを実現するのに有効な材料である。キャパシタ誘電体膜１４の膜厚は、例えば１００ｎｍとする。キャパシタ誘電体膜１４は、例えば５００℃以上の高温のプロセスで成膜されたものある。このため、キャパシタ誘電体膜１４は、極めて良好に結晶化されており、比誘電率が極めて高くなっている。具体的には、キャパシタ誘電体膜１４の比誘電率は２００以上となっている。
【００１８】
かかるキャパシタ誘電体膜１４を成膜する際には、後述するように、高温のプロセスに耐え得る半導体基板１０上にキャパシタ誘電体膜１４を形成する（図３参照）。後述するように、薄膜キャパシタ１８ａ、１８ｂを埋め込んでいる樹脂層６８、２０、３２、４８は、キャパシタ誘電体膜１４を形成する際の高温のプロセスを経ておらず、樹脂層６８、２０、３２、４８に大きな変形等は生じていない。
【００１９】
キャパシタ誘電体膜１４の一の面側（キャパシタ電極１２ａ、１２ｂに接する面とは反対側の面）には、キャパシタ電極１２ａ、１２ｂに対向するようにキャパシタ電極（上部電極）１６が形成されている。上部電極１６としては、例えば、膜厚２００ｎｍのＰｔ膜が用いられている。
【００２０】
こうして、キャパシタ電極１２ａとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ａが構成されている。また、キャパシタ電極１２ｂとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ｂが構成されている。
【００２１】
また、樹脂層６８の一の面側（キャパシタ電極１２ａ、１２ｂと接する面側）には、キャパシタ電極１２ａ、１２ｂと同一導電膜より成る導電膜１２ｃ、１２ｄが形成されている。導電膜１２ｃは、貫通電極７７ａの一部を構成するものである。導電膜１２ｄは、貫通電極７７ｃの一部を構成するものである。導電膜１２ｃ、１２ｄは、キャパシタ電極１２ａ、１２ｂから電気的に絶縁されている。
【００２２】
樹脂層６８には、導電膜１２ｃに達する開口部７０ａと、キャパシタ電極１２ｂに達する開口部７０ｂと、導電膜１２ｄに達する開口部７０ｃとが形成されている。開口部７０ａ〜７０ｃは、ガラス基板４６に埋め込まれた貫通電極９２に対応するように形成されている。
【００２３】
開口部７０ａ内には、貫通電極７７ａの一部を構成する部分電極７６ａが埋め込まれている。開口部７０ｂ内には、貫通電極７７ｂの一部を構成する部分電極７６ｂが埋め込まれている。開口部７０ｃ内には、貫通電極７７ｃの一部を構成する部分電極７６ｃが埋め込まれている。
【００２４】
樹脂層６８の一の面側（キャパシタ電極１２ａ、１２ｂと接する面側）には、薄膜キャパシタ１８ａ、１８ｂと導電膜１２ｃ、１２ｄとを覆うように樹脂層２０が形成されている。樹脂層２０の材料としては、例えばエポキシ樹脂が用いられている。
【００２５】
樹脂層２０には、導電膜１２ｃに達する開口部２４ａと、薄膜キャパシタ１８ｂのキャパシタ電極１２ｂに達する開口部２４ｂと、導電膜１２ｄに達する開口部２４ｃと、薄膜キャパシタ１８ａのキャパシタ電極１６に達する開口部２４ｄと、薄膜キャパシタ１８ｂのキャパシタ電極１６に達する開口部２４ｅとが形成されている。
【００２６】
開口部２４ａ内には貫通電極７７ａの一部を構成する部分電極３０ａが埋め込まれている。部分電極３０ａは、導電膜１２ｃを介して部分電極７６ａに接続されている。開口部２４ｂ内には、貫通電極７７ｂの一部を構成する部分電極３０ｂが埋め込まれている。部分電極３０ｂは、キャパシタ電極１２ｂに接続されている。開口部２４ｃ内には、貫通電極７７ｃの一部を構成する部分電極３０ｃが埋め込まれている。部分電極３０ｃは、導電膜１２ｄを介して部分電極７６ｃに接続されている。
【００２７】
開口部２４ｄ内には、薄膜キャパシタ１８ａのキャパシタ電極１６に接続された導体プラグ３０ｄが埋め込まれている。開口部２４ｅ内には、薄膜キャパシタ１８ｂのキャパシタ電極１６に接続された導体プラグ３０ｅが埋め込まれている。部分電極３０ａ、導体プラグ３０ｄ及び導体プラグ３０ｅは、配線３１により互いに電気的に接続されている。部分電極３０ａ、導体プラグ３０ｄ、導体プラグ３０ｅ及び配線３１は同一導電膜により一体に形成されている。
【００２８】
樹脂層２０の一の面側（樹脂層６８に接する面とは反対側の面）には、配線３１を覆うように樹脂層３２が形成されている。樹脂層３２としては、水、アルコール、有機酸、窒化物等の副生成物を生ずることなく硬化・収縮する熱硬化性樹脂が用いられている。かかる熱硬化性樹脂としては、例えば、ベンゾシクロブテン（ＢＣＢ）を主成分とする樹脂（以下、「ＢＣＢ樹脂」ともいう）を用いることができる。かかるＢＣＢ樹脂の材料としては、例えば、ダウ・ケミカル社製のＢＣＢ前駆体溶液（製品名：サイクロテン４０２４−４０）等を用いることができる。
【００２９】
樹脂層３２には、部分電極３０ａに達する開口部３３ａと、部分電極３０ｂに達する開口部３３ｂと、部分電極３０ｃに達する開口部３３ｃとが形成されている。
【００３０】
開口部３３ａ内には、貫通電極７７ａの一部を構成する部分電極３８ａが埋め込まれている。開口部３３ｂ内には、貫通電極７７ｂの一部を構成する部分電極３８ｂが埋め込まれている。開口部３３ｃ内には、貫通電極７７ｃの一部を構成する部分電極３８ｃが埋め込まれている。
【００３１】
部分電極３８ａ〜３８ｃの一の面側（部分電極３０ａ〜３０ｃに接する面とは反対側の面）及び樹脂層３２の一の面側（樹脂層２０に接する面とは反対側の面）は、後述するように、ダイヤモンド等より成るバイト４４（図７（ｂ）参照）を用いて切削されている。ダイヤモンド等より成るバイト４４により切削されているため、部分電極３８ａ〜３８ｃの一の面（部分電極５６ａ〜５６ｃに接する面）及び樹脂層３２の一の面（樹脂層４８に接する面）は平坦になっている。
【００３２】
樹脂層３２の一の面側（樹脂層２０に接する面とは反対側の面）には、樹脂層３２から離間してガラス基板４６が設けられている。ガラス基板４６には複数の貫通孔４５が形成されており、かかる貫通孔４５内にはそれぞれ貫通電極４７が埋め込まれている。貫通孔４５の直径は例えば１００〜４００μｍ程度とする。貫通電極４７のピッチは例えば３００μｍ程度とする。ガラス基板４６の厚さは例えば２００〜６００μｍ程度とする。ここでは、ガラス基板４６の厚さを４００μｍとする。ガラス基板４６を構成するガラス材料としては、耐熱性の高いガラス材料が好ましい。例えば、石英ガラスの軟化点を下降させ、熱膨張係数をなるべく小さく保つために酸化ホウ素を添加した硼珪酸ガラスを、ガラス基板４６の材料として用いることが好ましい。かかる硼珪酸ガラスは、急加熱、急冷却にも耐え得る極めて優れたガラス材料である。かかる硼珪酸ガラスとしては、例えば、パイレックス（登録商標）ガラスを挙げることができる。貫通電極４７の材料としては、例えばＦｅＮｉＣｏ（鉄・ニッケル・コバルト）合金が用いられている。このようなガラス基板４６としては、例えば株式会社テクニスコ製のガラス基板を用いることができる。
【００３３】
ガラス基板４６には、ドリル加工、サンドブラスト法、超音波加工等により貫通孔４５を形成することが可能である。このため、ガラス基板４６には極めて低コストで貫通孔を形成することが可能である。一方、半導体基板等に貫通孔を形成する場合には、ドライエッチング等を用いざるを得ない。半導体基板にドライエッチングにより貫通孔を形成する場合には、極めて長時間を要し、高いコストを要する。
【００３４】
また、ガラス基板４６自体が絶縁体であるため、ガラス基板４６には貫通電極４７どうしを絶縁するための絶縁膜を貫通孔４５の内壁に形成することを要しない。一方、半導体基板に貫通電極を埋め込む場合には、貫通電極どうしを絶縁するための絶縁膜を熱酸化法やＣＶＤ法等により貫通孔の内壁に形成することを要する。
【００３５】
また、貫通電極４７が埋め込まれたガラス基板４６における伝送損失は、貫通電極が埋め込まれた半導体基板における伝送損失と比較して極めて低い（非特許文献１参照）。
【００３６】
このように、貫通電極４７が埋め込まれたガラス基板４６は、半導体基板に貫通電極を埋め込む場合と比較して低コストであり、電気的特性も優れている。このような理由により、本実施形態では、貫通電極４７が埋め込まれたガラス基板４６を用いている。
【００３７】
ガラス基板４６の一の面側（樹脂層３２に対向する面）には、樹脂層４８が形成されている。樹脂層４８としては、樹脂層３２と同様に、水、アルコール、有機酸、窒化物等の副生成物を生ずることなく硬化・収縮する熱硬化性樹脂が用いられている。かかる熱硬化性樹脂としては、樹脂層３２の材料と同様に、例えば、ＢＣＢ樹脂を用いる。かかるＢＣＢ樹脂の材料としては、例えば、ダウ・ケミカル社製のＢＣＢ前駆体溶液（製品名：サイクロテン４０２４−４０）等を用いることができる。
【００３８】
樹脂層４８には、ガラス基板４６に埋め込まれた貫通電極４７に対応するように、開口部５０ａ、５０ｂ、５０ｃが形成されている。
【００３９】
開口部５０ａ内には、部分電極５６ａが埋め込まれている。部分電極５６ａは、ガラス基板４６に埋め込まれた貫通電極４７と、樹脂層６８、２０、３２を貫く貫通電極５６ａとを電気的に接続するためのものである。開口部５０ｂ内には、部分電極５６ｂが埋め込まれている。部分電極５６ｂは、ガラス基板４６に埋め込まれた貫通電極４７と、樹脂層６８、２０、３２を貫く貫通電極５６ｂとを電気的に接続するためのものである。開口部５０ｃ内には、部分電極５６ｃが埋め込まれている。部分電極５６ｃは、ガラス基板４６に埋め込まれた貫通電極４７と、樹脂層６８、２０、３２を貫く貫通電極５６ｃとを電気的に接続するためのものである。
【００４０】
部分電極５６ａ〜５６ｃの一の面側（部分電極３８ａ〜３８ｃに接する面側）及び樹脂層４８の一の面側（樹脂層３２に接する面側）は、後述するように、ダイヤモンド等より成るバイト４４（図１２（ｂ）参照）を用いて切削されている。ダイヤモンド等より成るバイト４４により切削されているため、部分電極５６ａ〜５６ｃの一の面（部分電極３８ａ〜３８ｃに接する面）及び樹脂層４８の一の面（樹脂層３２に接する面）は平坦になっている。
【００４１】
ＢＣＢ樹脂は、熱により開環したシクロブテン環と、不飽和結合を有するジエノフィルとが、ディールス−アルダー反応（Diels-Alder reaction）により結合することにより硬化する。熱により開環したシクロブテン環と、不飽和結合を有するジエノフィルとが、ディールス−アルダー反応により結合する際には、極性官能基が関与しない。このため、ＢＣＢ樹脂は、水やアルコール等の副生成物を生ずることなく硬化させることが可能である。ＢＣＢ樹脂は水やアルコール等の副生成物を生ずることなく硬化させることが可能であるため、かかる副生成物の気化に起因してＢＣＢ樹脂内に空孔（ボイド）が形成されてしまうことがない。また、ＢＣＢ樹脂中に残留する溶媒を熱処理により予め揮発させておけば、溶媒の揮発に起因して空孔が生ずることもない。ＢＣＢ樹脂は、空孔を生ずることなく硬化させることが可能であるため、空孔により体積が増大しまうのを回避しつつ、確実に硬化・収縮させることが可能である。
【００４２】
樹脂層３２と樹脂層４８とは、互いに接着されている。樹脂層３２に埋め込まれた部分電極３８ａ〜３８ｃと樹脂層４８に埋め込まれた部分電極５６ａ〜５６ｃとは、互いに接合されている。樹脂層３２と樹脂層４８とには、後述するように、樹脂層３２と樹脂層４８とを収縮させるための熱処理が加えられている。樹脂層３２と樹脂層４８とが互いに確実に接着された状態で収縮するため、樹脂層３２及び樹脂層４８の収縮に起因して、部分電極３８ａ〜３８ｃの一の面（部分電極５６ａ〜５６ｃに接する面）と部分電極５６ａ〜５６ｃの一の面（部分電極３８ａ〜３８ｃに接する面）とが互いに強固に接合されている。
【００４３】
部分電極７６ａ、導電膜１２ｃ、部分電極３０ａ及び部分電極３８ａにより、貫通電極７７ａが構成されている。また、部分電極７６ｂ、キャパシタ電極１２ｂの一部、部分電極３０ｂ及び部分電極３８ｂにより、貫通電極７７ｂが構成されている。また、部分電極７６ｃ、導電膜１２ｄ、部分電極３０ｃ及び部分電極３８ｃにより、貫通電極７７ｃが構成されている。
【００４４】
貫通電極７７ａ〜７７ｃは、部分電極５６ａ〜５６ｃを介して、ガラス基板４６に埋め込まれた複数の貫通電極４７にそれぞれ接続されている。
【００４５】
貫通電極４７の一方の面側（部分電極５６ａ〜５６ｃに接する面とは反対側の面）には、電極パッド９２が形成されている。
【００４６】
貫通電極７７ａ〜７７ｃの一の面側（貫通電極４５に接する面と反対側）には、例えばＳｎ系はんだより成る半田バンプ９４が形成されている。
【００４７】
こうして本実施形態によるインターポーザ９６が構成されている。
【００４８】
図２は、本実施形態によるインターポーザを用いた電子装置を示す断面図である。
【００４９】
図２に示すように、本実施形態によるインターポーザ９６は、例えば、パッケージ基板９８と半導体集積回路素子１０８との間に配される。
【００５０】
パッケージ基板９８は、多層配線（図示せず）が埋め込まれた基板１００と、基板１００の一方の主面（インターポーザ９６に対向する側の面）に形成された電極パッド１０２と、基板１００の他方の主面（インターポーザ９６に対向する面とは反対側の面）に形成された電極パッド１０４と、電極パッド１０４の一の面（基板１００に接する面とは反対側の面）に形成された半田バンプ１０６とを有している。電極パッド１０２は、基板１００に埋め込まれた多層配線のうちのいずれかの配線（図示せず）に電気的に接続されている。また、電極パッド１０４は、基板１００に埋め込まれた多層配線のうちのいずれかの配線（図示せず）に電気的に接続されている。
【００５１】
インターポーザ９６の貫通電極７７ａ〜７７ｃとパッケージ基板９８の電極パッド１０２とは、半田バンプ９４により互いに電気的に接続されている。
【００５２】
半導体集積回路素子１０８は、半導体基板１０９と、半導体基板１０９の一方の主面側（インターポーザ９６に対向する側の面）に形成された電極パッド１１０とを有している。半導体基板１０９としては、例えばシリコン基板が用いられている。半導体基板１０９の一方の主面側（インターポーザ９６に対向する側の面）には、電子回路素子（図示せず）を含む集積回路（図示せず）が形成されている。即ち、半導体基板１０９の一方の主面（インターポーザ９６に対向する側の面）には、トランジスタ等の能動素子（図示せず）及び／或いは容量素子等の受動素子（図示せず）などの電子回路素子が配設されている。かかる電子回路素子が形成された半導体基板１０９の一方の主面側（インターポーザ９６に対向する側の面）には、複数の層間絶縁膜（図示せず）及び配線層（図示せず）からなる多層配線構造（図示せず）が形成されている。かかる多層配線構造により、電子回路素子間が電気的に接続されている（図示せず）。複数層に亘って形成されている配線のうちのいずれかは、電極パッド１１０に接続されている。
【００５３】
半導体集積回路素子１０８の電極パッド１１０とインターポーザ９６の電極パッド９２とは、半田バンプ１１２により互いに電気的に接続されている。
【００５４】
こうして本実施形態によるインターポーザを用いた電子装置が構成されている。
【００５５】
本実施形態によれば、後述するように、耐熱性の高い半導体基板１０上に薄膜キャパシタ１８ａ、１８ｂを形成するため、比誘電率が２００以上の極めて良好に結晶化されたキャパシタ誘電体膜１４を形成することが可能である。このため、本実施形態によれば、極めて良好な電気的特性を有する薄膜キャパシタ１８ａ、１８ｂを形成することができる。しかも、本実施形態によれば、後述するように、貫通孔を形成することが困難な半導体基板１０を除去するため、貫通電極７０ａ〜７０ｃを埋め込むための貫通孔を半導体基板１０に形成することを要しない。また、貫通電極４７が埋め込まれたガラス基板４６は、比較的容易に製造し得るため、半導体基板１０に貫通電極を埋め込む場合と比較して極めて低コストである。従って、本実施形態によれば、静電容量の極めて高い薄膜キャパシタ１８ａ、１８ｂを有するインターポーザ９６を低コストで提供することができる。
【００５６】
（インターポーザ及び電子装置の製造方法）
次に、本実施形態によるインターポーザ及び電子装置の製造方法を図３乃至図２４を用いて説明する。図３乃至図２４は、本実施形態によるインターポーザ及び電子装置の製造方法を示す工程図である。図３（ａ）乃至図６（ｃ）、図７（ｂ）乃至図１１（ｃ）、図１２（ｂ）乃至図２４は、断面図である。図７（ａ）及び図１２（ａ）は、斜視図である。
【００５７】
図３（ａ）に示すように、半導体基板１０を用意する。半導体基板１０としては、チップサイズに切断されていない状態の半導体基板、即ち、ウェハ状態の半導体基板を用意する。半導体基板１０の材料としては、例えばシリコン基板を用いる。半導体基板１０の厚さは、例えば０．６ｍｍとする。
【００５８】
次に、熱酸化法により、半導体基板１０の表面にシリコン酸化膜（図示せず）を形成する。シリコン酸化膜の膜厚は、例えば０．３μｍ程度とする。
【００５９】
次に、図３（ｂ）に示すように、例えばスパッタリング法により、半導体基板１０上に、酸化チタン（ＴｉＯ２）膜と白金（Ｐｔ）膜とを順次積層して成る導電膜１２を形成する。導電膜１２は、薄膜キャパシタ１８ａ、１８ｂの下部電極（キャパシタ電極）１２ａ、１２ｂとなるものである。酸化チタン膜の膜厚は、例えば２０ｎｍとする。Ｐｔ膜の膜厚は、例えば１５０ｎｍとする。
【００６０】
酸化チタン膜を成膜する際の条件は、例えば、以下の通りとする。基板温度は、例えば５００℃とする。ＲＦパワーは、例えば２００Ｗとする。成膜室内におけるガス圧力は、例えば０．１Ｐａとする。アルゴン（Ａｒ）ガスと酸素（Ｏ２）ガスとの流量比は、例えば７：２とする。
【００６１】
Ｐｔ膜を形成する際の条件は、例えば、以下の通りとする。基板温度は、例えば４００℃とする。ＤＣパワーは、例えば１００Ｗとする。Ａｒガスの圧力は、例えば０．１Ｐａとする。
【００６２】
次に、例えばスパッタリング法により、導電膜１２上に、結晶質のキャパシタ誘電体膜１４を形成する。かかるキャパシタ誘電体膜１４としては、例えば、ＢａＸＳｒ１−ＸＴｉＯ３（ＢＳＴ）膜１４を形成する。より具体的には、キャパシタ誘電体膜１４として、多結晶のＢＳＴ膜を形成する。ＢＳＴは、比較的大きな比誘電率（バルクでは１５００程度）が得られ、小型で大容量のキャパシタを実現するのに有効な材料である。キャパシタ誘電体膜１４の膜厚は例えば１００ｎｍとする。
【００６３】
ＢＳＴより成るキャパシタ誘電体膜１４を成膜する際の条件は、例えば以下の通りとする。基板温度は、例えば６００℃とする。成膜室内におけるガス圧力は、例えば０．２Ｐａとする。アルゴンガスと酸素ガスとの流量比は、例えば８：１とする。印加電力は、例えば６００Ｗとする。成膜時間は、例えば３０分とする。このような条件でＢＳＴより成るキャパシタ誘電体膜１４を形成すると、比誘電率が４００程度、誘電損失が１％以下の良好な電気的特性を有するキャパシタ誘電体膜１４が得られる。
【００６４】
なお、ここでは、キャパシタ誘電体膜１４としてＢＳＴ膜を形成する場合を例に説明したが、キャパシタ誘電体膜１４の材料はＢＳＴ膜に限定されるものではない。高誘電率材料より成るキャパシタ誘電体膜１４を適宜形成すればよい。
【００６５】
また、ここでは、多結晶のキャパシタ誘電体膜１４を形成する場合を例に説明するが、エピタキシャル成長されたキャパシタ誘電体膜１４を形成するようにしてもよい。半導体基板１０上に下部電極となる導電膜１２をエピタキシャル成長し、かかる導電膜１２上に誘電体膜１４をエピタキシャル成長すれば、結晶方位の揃ったキャパシタ誘電体膜１４を得ることが可能である。
【００６６】
また、キャパシタ誘電体膜１４の比誘電率は、４００程度に限定されるものではない。但し、所望の電気的特性を実現するためには、キャパシタ誘電体膜１４の比誘電率が十分に大きいことが好ましい。本実施形態では、耐熱性の高い半導体基板１０上にキャパシタ誘電体膜１４を形成するため、例えば５００℃以上の高温のプロセスでキャパシタ誘電体膜１４を形成することが可能である。このような高温のプロセスでキャパシタ誘電体膜１４を形成すれば、比誘電率が２００以上のキャパシタ誘電体膜１４を形成することが可能である。
【００６７】
また、ここでは、キャパシタ誘電体膜１４をスパッタリング法により形成する場合を例に説明したが、キャパシタ誘電体膜１４をゾル・ゲル法により形成してもよい。キャパシタ誘電体膜１４をゾル・ゲル法により形成する場合には、例えば以下のようにしてキャパシタ誘電体膜１４を形成する。
【００６８】
即ち、まず、導電膜１２上に、アルコキシドから成る出発溶液をスピンコート法により塗布する。かかる出発溶液としては、例えばＢＳＴ膜を形成するための出発溶液を用いる。成膜条件は、例えば２０００ｒｐｍ、３０秒とする。こうして、例えば膜厚１００ｎｍ程度のキャパシタ誘電体膜１４が形成される。
【００６９】
次に、キャパシタ誘電体膜１４に対して仮焼成を行う。仮焼成は、出発溶液の加水分解反応により生じた有機物、水等を蒸発させるために行う。仮焼成の条件は、例えば４００℃、１０分とする。
【００７０】
次に、キャパシタ誘電体膜１４に対して本焼成を行う。本焼成は、キャパシタ誘電体膜１４を十分に結晶化させるためのものである。本焼成の条件は、例えば７００℃、１０分とする。本焼成後のキャパシタ誘電体膜１４の膜厚は、例えば１００ｎｍ程度となる。
【００７１】
このような条件でＢＳＴより成るキャパシタ誘電体膜１４を形成すると、比誘電率が３００程度、誘電損失が２％以下の良好な電気的特性を有する誘電体膜１４が得られる。
【００７２】
このように、キャパシタ誘電体膜１４をゾル・ゲル法により形成するようにしてもよい。
【００７３】
次に、例えばスパッタリング法により、キャパシタ誘電体膜１４上に、例えばＰｔより成る導電膜１６を形成する。導電膜１６は、キャパシタ１８ａ、１８ｂの上部電極（キャパシタ電極）となるものである。導電膜１６の膜厚は、例えば２００ｎｍとする。
【００７４】
次に、フォトリソグラフィ技術を用い、導電膜１６を所定の形状にパターニングする。導電膜１６をエッチングする際には、例えばＡｒイオンミリング法を用いることができる。こうして、導電膜より成る上部電極（キャパシタ電極）１６が形成される（図３（ｃ）参照）。
【００７５】
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜１４を所定の形状にパターニングする（図３（ｄ）参照）。キャパシタ誘電体膜１４をエッチングする際には、例えばＡｒイオンミリング法を用いることができる。
【００７６】
次に、フォトリソグラフィ技術を用い、導電膜１２を所定の形状にパターニングする。こうして、導電膜１２より成るキャパシタ電極１２ａ、１２ｂ及び導電膜１２ｃ、１２ｄが形成される（図３（ｅ）参照）。なお、導電膜１２をパターニングする際には、キャパシタ電極１２ａとキャパシタ電極１２ｂとが互いに電気的に接続された状態となるように、導電膜１２をパターニングする。また、導電膜１２をパターニングする際には、導電膜１２ｃ、１２ｄがキャパシタ電極１２ａ、１２ｂから電気的に分離された状態となるように、導電膜１２をパターニングする。こうして、キャパシタ電極１２ａとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ａが形成される。また、キャパシタ電極１２ｂとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ｂが形成される。
【００７７】
次に、薄膜キャパシタ１８ａ、１８ｂ及び導電膜１２ａ、１２ｂが形成された半導体基板１０上に、樹脂層２０を形成する（図４（ａ）参照）。樹脂層２０の材料としては、例えば感光性のエポキシ樹脂を用いる。
【００７８】
かかる樹脂層２０は、例えば以下のようにして形成することができる。まず、スピンコート法により、半導体基板１０上に感光性のエポキシ樹脂溶液を塗布する。エポキシ樹脂溶液を塗布する際の条件は、例えば２０００ｒｐｍ、３０秒とする。こうして、例えば膜厚６μｍの樹脂層２０が形成される。この後、樹脂層２０に対して熱処理（プリベーク）を行う。熱処理温度は、例えば６０℃とする。
【００７９】
次に、フォトリソグラフィ技術を用い、かかる樹脂層２０に、開口部２４ａ〜２４ｅを形成する（図４（ｂ）参照）。開口部２４ａは、貫通電極７７ａの一部となる部分電極３０ａ（図４（ｃ）参照）を埋め込むためのものであり、導電膜１２ｃに達するように形成する。開口部２４ｂは、貫通電極７７ｂの一部となる部分電極３０ｂ（図４（ｃ）参照）を埋め込むためのものであり、キャパシタ電極１２ｂに達するように形成する。開口部２４ｃは、貫通電極７７ｃの一部となる部分電極３０ｃ（図４（ｃ）参照）を埋め込むためのものであり、導電膜１２ｄに達するように形成する。開口部２４ｄは、導体プラグ３０ｄを埋め込むためのものであり、キャパシタ１８ａのキャパシタ電極１６に達するように形成する。開口部２４ｅは、導体プラグ３０ｅを埋め込むためのものであり、キャパシタ１８ｂのキャパシタ電極１６に達するように形成する。
【００８０】
開口部２４ａ〜２４ｃは貫通電極７７ａ〜７７ｃ（図１参照）の一部となる部分電極３０ａ〜３０ｃを埋め込むためのものであり、貫通電極７７ａ〜７７ｃはガラス基板４６（図１参照）に埋め込まれた貫通電極４７（図１参照）に接続されるものである。従って、開口部２４ａ〜２４ｃは、ガラス基板４６に埋め込まれた貫通電極４７に対応するように形成される。
【００８１】
次に、樹脂層２０に対して熱処理（本ベーク）を行う。熱処理温度は、例えば２００℃とする。この熱処理を行った後における樹脂層２０の膜厚は、例えば３μｍ程度となる。
【００８２】
次に、全面に、例えばスパッタリング法により、Ｃｒ膜とＣｕ膜とを順次積層して成るシード層（図示せず）を形成する。
【００８３】
次に、全面に、スピンコート法により、フォトレジスト膜２６を形成する。
【００８４】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２６に開口部２８ａ〜２８ｃを形成する（図４（ｃ）参照）。開口部２８ａは、部分電極３０ａ、導体プラグ３０ｄ、導体プラグ３０ｅ及び配線３１を形成するためのものである。開口部２８ｂは、部分電極３０ｂを形成するためのものである。開口部２８ｃは、部分電極３０ｃを形成するためのものである。
【００８５】
次に、電気めっき法により、開口部２４ａ〜２４ｅ内及び開口部２８ａ〜２８ｃ内に、例えばＣｕより成るめっき膜を形成する。めっき膜の厚さは例えば３μｍ程度とする。こうして、開口部２４ａ、２４ｄ、２４ｅ内及び開口部２８ａ内に、めっき膜より成る部分電極３０ａ、導体プラグ３０ｄ、３０ｅ及び配線３１が形成される。また、開口部２４ｂ内及び開口部２８ｂ内に、めっき膜より成る部分電極３０ｂが形成される。また、開口部２４ｃ内及び開口部２８ｃ内に、めっき膜より成る部分電極３０ｃが形成される（図４（ｄ）参照）。
【００８６】
次に、フォトレジスト膜２６を剥離する（図５（ａ）参照）。
【００８７】
次に、露出している部分のシード層（図示せず）をウエットエッチングにより除去する。エッチング液としては、例えば１〜１０％程度の過硫酸アンモニウム水溶液を用いる。エッチング時間は、例えば２分程度とする。シード層をエッチング除去する際に、部分電極３０ａ〜３０ｃ、導体プラグ３０ｄ、３０ｅ及び配線３１の表面も若干エッチングされるが、シード層の厚さは、部分電極３０ａ〜３０ｃ、導体プラグ３０ｄ、３０ｅ及び配線３１のサイズと比較して十分に小さいため、短時間でエッチングすることができ、部分電極３０ａ〜３０ｃ、導体プラグ３０ｄ、３０ｅ及び配線３１が過度にエッチングされてしまうことはない。
【００８８】
次に、全面に、例えばスピンコート法により、樹脂層３２ａを形成する（図５（ｂ）参照）。樹脂層３２ａの膜厚は、例えば５μｍ程度とする。樹脂層３２ａとしては、例えば、感光性のＢＣＢ（ベンゾシクロブテン）樹脂を用いる。かかるＢＣＢ樹脂の材料としては、例えば、ダウ・ケミカル社製のＢＣＢ前駆体溶液（製品名：サイクロテン４０２４−４０）等を用いることができる。かかるＢＣＢ樹脂は、熱処理を行う前の段階では液状であり、熱処理を行って硬化をある程度進行させると半硬化状態となり、更に熱処理を行って硬化を更に進行させると完全硬化状態となる硬化特性を有する熱硬化性樹脂である。かかるＢＣＢ樹脂は、半硬化状態にするための熱処理条件が１８０℃、１時間程度であり、完全硬化状態にするための熱処理条件が２５０℃、１時間程度である。また、かかるＢＣＢ樹脂の粘度は、２５℃において３５０ｃＳｔ程度である。ＢＣＢ樹脂より成る樹脂層３２ａを塗布する際の条件は、例えば２０００ｒｐｍ、３０秒とする。
【００８９】
こうして、部分電極３０ａ〜３０ｃ、導体プラグ３０ｄ、３０ｅ及び配線３１が形成された樹脂層２０上に、樹脂層３２ａが形成される。樹脂層３２ａを塗布した直後の段階では、未だ熱処理が行われていないため、樹脂層３２ａは液状になっている。
【００９０】
次に、樹脂層３２ａが半硬化するような条件で熱処理を行うことにより、未硬化状態の樹脂層３２ａを半硬化状態の樹脂層３２ｂに変化させる（図５（ｃ）参照）。樹脂層３２ｂの硬化率は、４０〜８０％とすることが好ましい。ここでは、樹脂層３２ｂの硬化率を５０〜６０％程度とする。熱処理温度は、例えば１５０℃程度とし、熱処理時間は、例えば１時間程度とする。熱処理を行う際の雰囲気は、例えばＮ２雰囲気とする。
【００９１】
なお、熱処理条件は、上記に限定されるものではなく、適宜設定することができる。例えば、熱処理温度を高めに設定する場合には、熱処理時間を短めに設定すればよい。また、熱処理温度を低めに設定する場合には、熱処理時間を長めに設定すればよい。
【００９２】
但し、熱処理温度は、ＢＣＢ樹脂溶液の溶媒の沸点より高い温度に設定することが好ましい。即ち、ＢＣＢ樹脂溶液の溶媒の沸点より低い温度で熱処理を行った場合には、樹脂層３２ｂ中にＢＣＢ樹脂溶液の溶媒が残存してしまう。この場合には、樹脂層３２ｂ中に残存している溶媒が、後工程で行われる熱処理の際に気化することとなる。後工程で行われる熱処理の際には、樹脂層３２ｂと樹脂層４８ｂとを重ね合わせた状態で熱処理が行われるため（図１６参照）、気化した溶媒は樹脂層４２ｂ中に閉じ込められてしまう。気化した溶媒が樹脂層３２ｂ中に閉じ込められると、樹脂層３２ｂ中に空孔（ボイド）が生じてしまうこととなる。従って、後工程における熱処理において樹脂層３２ｂ中に空孔が生じるのを防止するためには、熱処理温度を、ＢＣＢ樹脂溶液の溶媒の沸点より高い温度に設定する必要ことが好ましい。
【００９３】
次に、フォトリソグラフィ技術を用い、樹脂層３２ｂに開口部３３ａ〜３３ｃを形成する（図５（ｄ）参照）。開口部３３ａは、貫通電極７７ａの一部となる部分電極３８ａを埋め込むためのものであり、部分電極３０ａに達するように形成する。開口部３３ｂは、貫通電極７７ｂの一部となる部分電極３８ｂを埋め込むためのものであり、部分電極３０ｂに達するように形成する。開口部３３ｃは、貫通電極７７ｃの一部となる部分電極３８ｃを埋め込むためのものであり、部分電極３０ｃに達するように形成する。
【００９４】
次に、全面に、例えばスパッタリング法により、Ｃｒ膜とＣｕ膜とを順次積層して成るシード層（図示せず）を形成する。
【００９５】
次に、全面に、スピンコート法により、フォトレジスト膜３４を形成する。
【００９６】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜３４に開口部３６ａ〜３６ｃを形成する（図６（ａ）参照）。開口部３６ａは、部分電極３８ａを形成するためのものである。開口部３６ｂは、部分電極３８ｂを形成するためのものである。開口部３６ｃは、部分電極３８ｃを形成するためのものである。
【００９７】
次に、電気めっき法により、開口部３３ａ〜３３ｃ内及び開口部３６ａ〜３６ｃ内に、例えばＣｕより成るめっき膜を形成する。めっき膜の厚さは例えば６μｍ程度とする。こうして、開口部３３ａ〜３３ｃ内及び開口部３６ａ〜３６ｃ内に、めっき膜より成る部分電極３８ａ〜３８ｃが形成される（図６（ｂ）参照）。
【００９８】
次に、フォトレジスト膜３４を剥離する（図６（ｃ）参照）。
【００９９】
次に、露出している部分のシード層（図示せず）をウエットエッチングにより除去する。エッチング液としては、例えば１〜１０％程度の過硫酸アンモニウム水溶液を用いる。エッチング時間は、例えば２分程度とする。シード層をエッチング除去する際に、部分電極３８ａ〜３８ｃの表面も若干エッチングされるが、シード層の厚さは、部分電極３８ａ〜３８ｃのサイズと比較して十分に小さいため、短時間でエッチングすることができ、部分電極３８ａ〜３８ｃが過度にエッチングされてしまうことはない。
【０１００】
次に、図７（ａ）に示すように、半導体基板１０を、超精密旋盤４０のチャックテーブル４２上に、真空吸着により固定する。
【０１０１】
図７（ａ）は、半導体基板を超精密旋盤に固定した状態を示す斜視図である。半導体基板１０をチャックテーブル４２上に固定する際には、半導体基板１０の裏面側、即ち、部分電極３８ａ〜３８ｃ等が形成されていない側の面をチャックテーブル４２に固定する。
【０１０２】
チャックテーブル４２は、基板等を加工する際に、かかる基板などの被加工物を固定するためのものである。
【０１０３】
なお、半導体基板１０をチャックテーブル４２上に固定する際には、ピンチャックを用いることが好ましい。
【０１０４】
次に、半導体基板１０を回転させながら、ダイヤモンドよりなるバイト４４を用いて、部分電極３８ａ〜３８ｃの上部及び樹脂層３２ｂの上層部を切削する（図７（ａ）及び図７（ｂ）参照）。この際、樹脂層３２ｂの厚さが２μｍ程度になるまで荒切削を行う。
【０１０５】
部分電極３８ａ〜３８ｃの上部及び樹脂層３２ｂの上層部を荒切削する際の条件は、例えば以下の通りとする。
【０１０６】
バイト４４のすくい角を例えば０度とする。なお、すくい角とは、被切削物の切削面に対して垂直な面と、バイト刃先の進行方向の前面（すくい面）とのなす角度である。一般に、すくい角が大きくなる程切れ具合は良くなるが、バイト刃先へのダメージが大きくなり刃先の寿命が短くなる傾向がある。
【０１０７】
チャックテーブル４２の回転数は、例えば２０００ｒｐｍ程度とする。この場合、切削速度は、例えば２０ｍ／秒程度となる。
【０１０８】
バイト４４の切り込み量は、例えば２〜３μｍ程度とする。なお、切り込み量とは、切削を行う際におけるバイト４４の切り込み深さである。
【０１０９】
そして、バイト４４の送りは、例えば５０〜１００μｍ／回転とする。なお、送りとは、切削を行う際に、チャックテーブル４２の半径方向（即ち、チャックテーブル４２における外縁の一点と回転中心とを結ぶ方向）にバイトを進めていくときの、バイトの進行速度である。
【０１１０】
部分電極３８ａ〜３８ｃの上部及び樹脂層３２ｂの上層部をバイト４４により切削する際には、部分電極３８ａ〜３８ｃや樹脂層３２ｂに対して、ある程度大きな力がバイト４４により加えられる。樹脂層３２ｂの上層部が切削されている際には、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）に対して水平な方向のみならず、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）に対して垂直な方向にも力が加わる。このため、樹脂層３２ｂはある程度圧縮変形した状態で切削されることとなる。切削の際にバイト４４により圧縮変形していた樹脂層３２ｂは、切削後には、ある程度回復することとなる。一方、部分電極３８ａ〜３８ｃは、Ｃｕ等の金属より成るものであるため、切削の際には殆ど圧縮変形しない。このため、切削後における樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さは、切削後における部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さより高くなる。
【０１１１】
荒切削を行った直後においては、図８（ａ）及び図８（ｂ）に示すように、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１が、数百ｎｍ程度と比較的大きくなっている。なお、図８（ｂ）は、図８（ａ）の円Ｓ内を拡大して示した断面図である。
【０１１２】
樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃ一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１がこのように比較的大きい場合には、後工程で行われる熱処理により樹脂層４２ｂを硬化・収縮させたとしても、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さが、部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さより高い状態のままとなってしまい、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとを接続することができない場合がある。
【０１１３】
このため、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１が適度な値になるよう、荒切削に引き続いて、仕上げ切削を行う（図８（ｃ）参照）。
【０１１４】
部分電極３８ａ〜３８ｃの上部及び樹脂層３２ｂの上層部を仕上げ切削する際の条件は、例えば以下の通りとする。
【０１１５】
仕上げ研磨におけるバイト４４のすくい角、チャックテーブル４２の回転数は、樹脂層３２ｂを荒切削する際の条件と同様とする。仕上げ研磨におけるバイト４４の送りについては、例えば２０μｍ／回転とする。
【０１１６】
バイト４４の切り込み量は、例えば５００ｎｍとする。バイト４４の切り込み量をこのように小さく設定するのは、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１を、適度に小さくするためである。
【０１１７】
なお、バイト４４の切り込み量は５００ｎｍに限定されるものではない。例えば、バイト４４の切り込み量を１０〜１００ｎｍ程度に設定してもよい。
【０１１８】
仕上げ切削を行っても、図９（ａ）及び図９（ｂ）に示すように、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１′は、ゼロにはならない。仕上げ切削の際にも樹脂層３２ｂがある程度圧縮変形し、仕上げ切削の際に圧縮変形していた樹脂層３２ｂが切削後においてある程度回復するためである。なお、図９（ｂ）は、図９（ａ）の円Ｓ内を拡大して示した断面図である。
【０１１９】
仕上げ切削を行う際には、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１′が、０〜１００ｎｍ程度となるように仕上げ切削を行うことが好ましい。
【０１２０】
樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１′を、０〜１００ｎｍとするのは、以下のような理由によるものである。
【０１２１】
即ち、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１′が１００ｎｍより大きい場合には、上述したように、後工程で行われる熱処理により樹脂層３２ｂを硬化・収縮させたとしても、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さが、部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さより高い状態のままとなってしまい、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとを接続することができない場合がある。
【０１２２】
一方、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さが部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さより低い場合には、後工程における熱処理において、樹脂層３２ｂと樹脂層４８ｂとが互いに確実に接着されることなく、樹脂層３２ｂ及び樹脂層４８ｂが収縮してしまい、樹脂層３２ｂと樹脂層４８ｂとを接着することが困難である。
【０１２３】
このような理由により、樹脂層３２ｂの一の面（樹脂層２０に接する面とは反対側の面）の高さと部分電極３８ａ〜３８ｃの一の面（部分電極３０ａ〜３０ｃに接する面とは反対側の面）の高さとの差ｔ１′は、０〜１００ｎｍとすることが好ましい。
【０１２４】
なお、切削を行う際に部分電極３８ａ〜３８ｃにバリが生じると、隣接或いは近接する部分電極３８ａ〜３８ｃどうしがバリによって短絡してしまう虞がある。従って、切削を行う際に部分電極３８ａ〜３８ｃにバリが生じないよう、切削条件を適宜設定することが望ましい。
【０１２５】
こうして、部分電極３８ａ〜３８ｃの上部及び樹脂層３２ｂの上層部が切削される（図９参照）。
【０１２６】
なお、半導体基板１０を固定し、バイト４４を取り付けたフォイール（図示せず）を回転させて切削処理することも可能である（図示せず）。
【０１２７】
一方、図１０（ａ）に示すように、ガラス基板４６を用意する。ガラス基板４６には複数の貫通孔４５が形成されており、かかる貫通孔４５内にはそれぞれ貫通電極４７が埋め込まれている。貫通孔４５の直径は例えば１００〜４００μｍ程度とする。貫通孔４５は、例えばドリルを用いて形成されている。また、貫通孔４５は、サンドブラスト法や超音波加工等により形成することも可能である。貫通孔４５のピッチ、即ち、貫通電極４７のピッチは、例えば３００μｍ程度とする。ガラス基板４６の厚さは例えば２００〜６００μｍ程度とする。ここでは、ガラス基板４６の厚さを４００μｍとする。ガラス基板４６の材料としては、酸化ホウ素が添加されたガラス材料である硼珪酸ガラスを用いることが好ましい。ガラス基板４６の材料として硼珪酸ガラスを用いることが望ましいのは、硼珪酸ガラスの熱膨張係数がシリコンの熱膨張係数に近いためである。ガラス基板４６の材料として硼珪酸ガラスを用い、半導体基板１０の材料としてシリコンを用いれば、ガラス基板４６と半導体基板１０とを後工程において貼り合わせた際に、剥離が生じる可能性を低く抑えることが可能となる。かかる硼珪酸ガラスは、耐熱性が高く、急加熱、急冷却にも耐え得る極めて優れたガラス材料である。かかる硼珪酸ガラスとしては、例えば、パイレックス（登録商標）ガラスを挙げることができる。貫通電極４７の材料としては、例えば鉄・ニッケル・コバルト合金が用いられている。このようなガラス基板４６としては、例えば株式会社テクニスコ製のガラス基板を用いることができる。
【０１２８】
次に、図１０（ｂ）に示すように、全面に、例えばスピンコート法により、樹脂層４８ａを形成する。樹脂層４８ａとしては、例えば、ＢＣＢ（ベンゾシクロブテン）樹脂を用いることができる。かかるＢＣＢ樹脂の材料としては、例えば、ダウ・ケミカル社製のＢＣＢ前駆体溶液（製品名：サイクロテン４０２４−４０）等を用いることができる。かかるＢＣＢ樹脂は、上述したように、熱処理を行う前の段階では液状であり、熱処理を行って硬化をある程度進行させると半硬化状態となり、更に熱処理を行って硬化を更に進行させると完全硬化状態となる硬化特性を有する熱硬化性樹脂である。かかるＢＣＢ樹脂は、上述したように、半硬化状態にするための熱処理条件が１８０℃、１時間程度であり、完全硬化状態にするための熱処理条件が２５０℃、１時間程度である。樹脂層４８ａの膜厚は、例えば５μｍ程度とする。樹脂層４８ａを塗布した直後の段階では、未だ熱処理が行われていないため、樹脂層４８ａは液状になっている。
【０１２９】
次に、樹脂層４８ａが半硬化するような条件で熱処理を行うことにより、未硬化状態の樹脂層４８ａを半硬化状態の樹脂層４８ｂに変化させる（図１０（ｃ）参照）。樹脂層４８ｂの硬化率は、４０〜８０％とすることが好ましい。ここでは、樹脂層４８ｂの硬化率を５０〜６０％程度とする。熱処理温度は、例えば１５０℃程度とし、熱処理時間は、例えば１時間程度とする。また、上述したように、熱処理温度は、ＢＣＢ樹脂溶液の溶媒の沸点より高い温度に設定することが好ましい。
【０１３０】
次に、フォトリソグラフィ技術を用い、ガラス基板４６に埋め込まれた貫通電極４７に達する開口部５０ａ〜５０ｃを樹脂層４８ｂに形成する（図１０（ｄ）参照）。開口部５０ａは、部分電極５６ａを埋め込むためのものであり、部分電極３８ｃに対応するように形成する。開口部５０ｂは、部分電極５６ｂを埋め込むためのものであり、部分電極３８ｂに対応するように形成する。開口部５０ｃは、部分電極５６ｃを埋め込むためのものであり、部分電極３８ｃに対応するように形成する。
【０１３１】
次に、全面に、例えばスパッタリング法により、Ｃｒ膜とＣｕ膜とを順次積層して成るシード層（図示せず）を形成する。
【０１３２】
次に、全面に、スピンコート法により、フォトレジスト膜５２を形成する。
【０１３３】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜５２に開口部５４を形成する（図１１（ａ）参照）。開口部５４は、部分電極５６ａ〜５６ｃを形成するためのものである。
【０１３４】
次に、電気めっき法により、開口部５０ａ〜５０ｃ内及び開口部５４内に、例えばＣｕより成るめっき膜を形成する。めっき膜の厚さは、例えば６μｍ程度とする。こうして、開口部５０ａ〜５０ｃ内及び開口部５４内に、めっき膜より成る部分電極５６ａ〜５６ｃが形成される。部分電極５６ａ〜５６ｃは、半導体基板１０側に形成された部分電極３８ａ〜３８ｃに対応するように形成される（図１１（ｂ）参照）。
【０１３５】
次に、フォトレジスト膜５２を剥離する（図１１（ｃ）参照）。
【０１３６】
次に、露出している部分のシード層（図示せず）をウエットエッチングにより除去する。エッチング液としては、例えば１〜１０％程度の過硫酸アンモニウム水溶液を用いる。エッチング時間は、例えば２分程度とする。シード層をエッチング除去する際に、部分電極５６ａ〜５６ｃの表面も若干エッチングされるが、シード層の厚さは、部分電極５６ａ〜５６ｃのサイズと比較して十分に小さいため、短時間でエッチングすることができ、部分電極５６ａ〜５６ｃが過度にエッチングされてしまうことはない。
【０１３７】
次に、図１２（ａ）に示すように、ガラス基板４６を、超精密旋盤４０のチャックテーブル４２上に、真空吸着により固定する。図１２（ａ）は、ガラス基板を超精密旋盤に固定した状態を示す斜視図である。
【０１３８】
ガラス基板４６をチャックテーブル４２上に固定する際には、ガラス基板４６の裏面側、即ち、部分電極５６ａ〜５６ｃ等が形成されていない側の面をチャックテーブル４２に固定する。なお、ガラス基板４６をチャックテーブル４２上に固定する際には、ピンチャック（図示せず）を用いることが好ましい。
【０１３９】
次に、図１２（ａ）に示すように、ガラス基板４６を回転させながら、ダイヤモンドよりなるバイト４４を用いて、部分電極５６ａ〜５６ｃの上部及び樹脂層４８ｂの上層部を切削する（図１２（ｂ）参照）。この際、樹脂層４８ｂの厚さが４μｍ程度になるまで荒切削を行う。
【０１４０】
部分電極５６ａ〜５６ｃの上部及び樹脂層４８ｂの上層部を荒切削する際の条件は、例えば以下の通りとする。
【０１４１】
バイト４４のすくい角を例えば０度とする。
【０１４２】
チャックテーブル４２の回転数は、例えば３０００ｒｐｍ程度とする。この場合、切削速度は、例えば３０ｍ／秒程度となる。
【０１４３】
バイト４４の切り込み量は、例えば２〜３μｍ程度とする。
【０１４４】
そして、バイト４４の送りは、例えば５０μｍ／回転とする。
【０１４５】
切削を行う前における樹脂層４８ｂの厚さは例えば６μｍ程度であるのに対し、バイト４４の切り込み量は例えば２〜３μｍ程度である。樹脂層４８ｂの厚さが４μｍ程度の高さになるまで切削する場合には、樹脂層４８ｂのうちの切削される部分の厚さは、バイト４４の切り込み量より大きい。このため、樹脂層４８ｂの上層部を複数回に亘って切削することにより、樹脂層４８ｂの厚さを３μｍ程度の厚さにする。
【０１４６】
部分電極５６ａ〜５６ｃの上部及び樹脂層４８ｂの上層部をバイト４４により切削する際には、部分電極５６ａ〜５６ｃや樹脂層４８ｂに対して、ある程度大きな力がバイト４４により加えられる。樹脂層４８ｂの上層部が切削されている際には、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）に対して水平な方向のみならず、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）に対して垂直な方向にも力が加わる。このため、樹脂層４８ｂはある程度圧縮変形した状態で切削されることとなる。切削の際にバイト４４により圧縮変形していた樹脂層４８ｂは、切削後には、ある程度回復することとなる。一方、部分電極５６ａ〜５６ｃは、Ｃｕ等の金属より成るものであるため、切削の際には殆ど圧縮変形しない。このため、切削後における樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さは、切削後における電極２４の一の面（ガラス基板４６に接する面とは反対側の面）の高さより高くなる。
【０１４７】
荒切削を行った直後においては、図１３（ａ）及び図１３（ｂ）に示すように、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２が、数百ｎｍ程度と比較的大きくなっている。なお、図１３（ｂ）は、図１３（ａ）の円Ｓ内を拡大して示した断面図である。
【０１４８】
樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２がこのように比較的大きい場合には、後工程で行われる熱処理により樹脂層４８ｂを硬化・収縮させたとしても、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さが、部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さより高い状態のままとなってしまい、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとを接続することができない場合がある。
【０１４９】
このため、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２が適度な値になるよう、荒切削に引き続いて、仕上げ切削を行う（図１３（ｃ）参照）。
【０１５０】
部分電極５６ａ〜５６ｃの上部及び樹脂層４８ｂの上層部を仕上げ切削する際の条件は、例えば以下の通りとする。
【０１５１】
仕上げ研磨におけるバイト４４のすくい角、チャックテーブル４２の回転数、及びバイト４４の送りについては、樹脂層４８ｂを荒切削する際の条件と同様とする。仕上げ切削は、荒切削に引き続いて行うため、これらの設定を敢えて変更する必要はない。
【０１５２】
バイト４４の切り込み量は、例えば５００ｎｍとする。バイト４４の切り込み量をこのように小さく設定するのは、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２を、適度に小さくするためである。
【０１５３】
なお、バイト４４の切り込み量は５００ｎｍに限定されるものではない。例えば、バイト４４の切り込み量を１０〜１００ｎｍ程度に設定してもよい。
【０１５４】
仕上げ切削を行っても、図１４（ａ）及び図１４（ｂ）に示すように、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２′は、ゼロにはならない。仕上げ切削の際にも樹脂層４８ｂがある程度圧縮変形し、仕上げ切削の際に圧縮変形していた樹脂層４８ｂが切削後においてある程度回復するためである。なお、図１４（ｂ）は、図１４（ａ）の円Ｓ内を拡大して示した断面図である。
【０１５５】
仕上げ切削を行う際には、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２′が、０〜１００ｎｍ程度となるように仕上げ切削を行うことが好ましい。
【０１５６】
樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２′を、０〜１００ｎｍとするのは、以下のような理由によるものである。
【０１５７】
即ち、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２′が１００ｎｍより大きい場合には、上述したように、後工程で行われる熱処理により樹脂層４８ｂを硬化・収縮させたとしても、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さが、部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さより高い状態のままとなってしまい、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとを接続することができない場合がある。
【０１５８】
一方、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さが部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さより低い場合には、後工程における熱処理において、樹脂層３２ｂと樹脂層４８ｂとが互いに接着される前に、樹脂層３２ｂ及び樹脂層４８ｂが収縮してしまい、樹脂層３２ｂと樹脂層４８ｂとを接着することが困難である。
【０１５９】
このような理由により、樹脂層４８ｂの一の面（ガラス基板４６に接する面とは反対側の面）の高さと部分電極５６ａ〜５６ｃの一の面（ガラス基板４６に接する面とは反対側の面）の高さとの差ｔ２′は、０〜１００ｎｍとすることが重要である。
【０１６０】
なお、切削を行う際に部分電極５６ａ〜５６ｃにバリが生じると、隣接或いは近接する部分電極５６ａ〜５６ｃどうしがバリによって短絡してしまう虞がある。従って、切削を行う際に電極２４にバリが生じないよう、切削条件を適宜設定することが望ましい。
【０１６１】
こうして、部分電極５６ａ〜５６ｃの上部及び樹脂層４８ｂの上層部が切削される（図１４参照）。
【０１６２】
なお、ガラス基板４６を固定し、バイト４４を取り付けたフォイール（図示せず）を回転させて切削処理することも可能である（図示せず）。
【０１６３】
次に、ダイヤモンド粒子等を結合材で固めて形成した薄刃のブレードを用いて、半導体基板１０を所定のサイズに切断する（図示せず）。
【０１６４】
また、同様に、薄刃のブレードを用いて、ガラス基板４６を所定のサイズに切断する（図示せず）。
【０１６５】
次に、図１５（ａ）に示すように、半導体基板１０とガラス基板４６とを対向させる。この際、半導体基板１０側の部分電極３８ａ〜３８ｃとガラス基板４６の部分電極５６ａ〜５６ｃとが互いに近接するように、半導体基板１０とガラス基板４６とを対向させる。
【０１６６】
次に、半導体基板１０とガラス基板４６とを互いに近接させる。図１５（ｂ）は、半導体基板１０側に形成された樹脂層３２ｂとガラス基板４６側に形成された樹脂層４８ｂとを互いに接触させた状態を示す断面図である。図１５（ｃ）は、図１５（ｂ）の円Ｓ内を拡大して示した断面図である。
【０１６７】
次に、半導体基板１０とガラス基板４６との間に外部から圧力を加え、半導体基板１０側の部分電極３８ａ〜３８ｃとガラス基板４６側の部分電極５６ａ〜５６ｃとを互いに密着させ、半導体基板１０側の樹脂層３２ｂとガラス基板４６側の樹脂層４８ｂとを密着させた状態で、熱処理を行う（図１６（ａ）及び図１６（ｂ）参照）。なお、図１６（ｂ）は、図１６（ａ）の円Ｓ内を拡大して示した断面図である。
【０１６８】
熱処理の際には、例えばオーブン（熱処理装置）を用いる。熱処理温度は、例えば２６０℃程度とする。熱処理時間は、例えば１時間程度とする。圧力は、例えば１０ｋＰａ程度とする。このような条件で熱処理を行うと、樹脂層３２ｂと樹脂層４８ｂとが互いに確実に接着される。また、樹脂層３２ｂと樹脂層４８ｂとは、それぞれ収縮する。樹脂層３２ｂと樹脂層４８ｂとが互いに接着されるとともに、樹脂層３２ｂ及び樹脂層４８ｂがそれぞれ収縮するため、樹脂層３２ｂ及び樹脂層４８ｂの収縮に起因して、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとが互いに接合される。樹脂層３２、４８の収縮に起因して、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとが互いに接合されるため、半導体基板１０とガラス基板４６との間に外部から大きな圧力を加えることを要しない。
【０１６９】
そして、半硬化状態の樹脂層３２ｂ、４８ｂが、完全硬化状態の樹脂層３２、４８になる（図１７（ａ）及び図１７（ｂ）参照）。なお、図１７（ｂ）は、図１７（ａ）の円Ｓ内を拡大して示した断面図である。完全硬化状態になった樹脂層３２、４８は十分に収縮しているため、圧力を加えるのを止めても、部分電極３８ａ〜３８ｃと部分電極５６ａ〜５６ｃとが離れてしまうことはない。
【０１７０】
なお、ここでは、熱処理温度を２６０℃、熱処理時間を１時間に設定する場合を例に説明したが、熱処理温度及び熱処理時間は、これに限定されるものではない。熱処理温度を高めに設定する場合には、熱処理時間は短めでもよい。例えば、熱処理温度を３００℃程度に設定する場合には、熱処理時間は３分程度でもよい。また、熱処理時間を低めに設定する場合には、熱処理時間は長めに設定すればよい。例えば、熱処理温度を２００℃程度に設定する場合には、熱処理時間は７〜８時間程度に設定すればよい。
【０１７１】
但し、熱処理温度を高めに設定した場合には、樹脂層３２、４２の膜質が必ずしも良好な膜質とはならない場合がある。また、熱処理温度を低めに設定した場合には、熱処理に長時間を要してしまう。樹脂層３２、４８の膜質やスループット等を考慮した場合には、熱処理温度を２５０℃程度、熱処理時間を１時間程度とすることが好ましい。
【０１７２】
また、ここでは、半導体基板１０及びガラス基板４６に加える圧力を１０ｋＰａ程度に設定する場合を例に説明したが、半導体基板１０及びガラス基板４６に加える圧力は１０ｋＰａ程度に限定されるものではない。例えば、１ｋＰａ〜１００ｋＰａ程度の範囲で適宜設定するようにしてもよい。
【０１７３】
次に、例えばＣＭＰ法により、半導体基板１０の厚さが例えば１００μｍ程度になるまで、半導体基板１０を研磨する。この際、半導体基板１０を完全に除去してしまわないのは、研磨によるダメージが、キャパシタ電極１２ａ、１２ｂ、導電膜１２ｃ、１２ｄ、及び樹脂層２０に加わるのを防止するためである。
【０１７４】
次に、例えばフッ酸を用い、樹脂層２０の一方の面側（樹脂層３２に接する面とは反対側の面）に残存している半導体基板１０をエッチング除去する。
【０１７５】
こうして、キャパシタ電極１２ａ、１２ｂ及び導電膜１２ｃ、１２ｄに過度のダメージが加わるのを防止しつつ、半導体基板１０が除去される（図１８（ａ）参照）。
【０１７６】
次に、樹脂層２０の一方の面側（樹脂層３２に接する面とは反対側の面）に、樹脂層６８を形成する（図１８（ｂ）参照）。樹脂層６８の材料としては、例えば感光性のエポキシ樹脂を用いる。
【０１７７】
かかる樹脂層６８は、例えば以下のようにして形成することができる。まず、スピンコート法により、樹脂層２０の一方の面側（樹脂層３２に接する面とは反対側の面）に感光性のエポキシ樹脂溶液を塗布する。エポキシ樹脂溶液を塗布する際の条件は、例えば２０００ｒｐｍ、３０秒とする。こうして、例えば膜厚６μｍの樹脂層６８が形成される。この後、樹脂層６８に対して熱処理（プリベーク）を行う。熱処理温度は、例えば６０℃とする。
【０１７８】
次に、フォトリソグラフィ技術を用い、かかる樹脂層６８に、開口部７０ａ〜７０ｃを形成する（図１９（ａ）参照）。開口部７０ａは、貫通電極７７ａの一部となる部分電極７６ａを埋め込むためのものであり、導電膜１２ｃに達するように形成する。開口部７０ｂは、貫通電極７７ｂの一部となる部分電極７６ｂを埋め込むためのものであり、キャパシタ電極１２ｂに達するように形成する。開口部７０ｃは、貫通電極７７ｃの一部となる部分電極７６ｃを埋め込むためのものであり、導電膜１２ｄに達するように形成する。
【０１７９】
次に、樹脂層６８に対して熱処理（本ベーク）を行う。熱処理温度は、例えば２００℃とする。かかる熱処理を行った後における樹脂層６８の膜厚は、例えば３μｍ程度となる。
【０１８０】
次に、全面に、例えばスパッタリング法により、Ｃｒ膜とＣｕ膜とを順次積層して成るシード層（図示せず）を形成する。
【０１８１】
次に、全面に、スピンコート法により、フォトレジスト膜７２を形成する。
【０１８２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜７２に開口部７４ａ〜７４ｃを形成する（図１９（ｂ）参照）。開口部７４ａ〜７４ｃは、部分電極７６ａ〜７６ｃをそれぞれ形成するためのものである。
【０１８３】
次に、電気めっき法により、開口部７４ａ〜７４ｃ及び開口部７０ａ〜７０ｃ内に、例えばＣｕより成るめっき膜を形成する。めっき膜の厚さは例えば６μｍ程度とする。こうして、開口部７４ａ〜７４ｃ内及び開口部７０ａ〜７０ｃ内に、めっき膜より成る部分電極７６ａ〜７６ｃがそれぞれ形成される。
【０１８４】
次に、フォトレジスト膜７２を剥離する（図２０（ａ）参照）。
【０１８５】
次に、露出している部分のシード層（図示せず）をウエットエッチングにより除去する。エッチング液としては、例えば１〜１０％程度の過硫酸アンモニウム水溶液を用いる。エッチング時間は、例えば２分程度とする。シード層をエッチング除去する際に、部分電極７６ａ〜７６ｃの表面も若干エッチングされるが、シード層の厚さは、部分電極７６ａ〜７６ｃのサイズと比較して十分に小さいため、短時間でエッチングすることができ、部分電極７６ａ〜７６ｃが過度にエッチングされてしまうことはない。
【０１８６】
次に、ガラス基板４６の一の面（樹脂層４８に接する面とは反対側の面）の全面に、例えばスパッタリング法により、Ｔｉ膜とＣｕ膜とを順次積層して成るシード層（図示せず）を形成する。
【０１８７】
次に、全面に、スピンコート法により、フォトレジスト膜８８を形成する。
【０１８８】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜８８に開口部９０を形成する（図２０（ｂ）参照）。開口部９０は、電極パッド９２を形成するためのものである。
【０１８９】
次に、電気めっき法により、開口部９０内に、例えばＮｉより成るめっき膜を形成する。めっき膜の厚さは、例えば４μｍ程度とする。こうして、開口部９０内に、めっき膜より成る電極パッド９２がそれぞれ形成される。
【０１９０】
次に、フォトレジスト膜８８を剥離する（図２１（ａ）参照）。
【０１９１】
次に、露出している部分のシード層（図示せず）をウエットエッチングにより除去する。エッチング液としては、例えば１〜１０％程度の過硫酸アンモニウム水溶液を用いる。エッチング時間は、例えば２分程度とする。シード層をエッチング除去する際に、電極パッド９２の表面も若干エッチングされるが、シード層の厚さは、電極パッド９２のサイズと比較して十分に小さいため、短時間でエッチングすることができ、電極パッド９２が過度にエッチングされてしまうことはない。
【０１９２】
次に、電気めっき法により、電極パッド９２の一の面側（部分電極５６ａ〜５６ｃに接する面とは反対側の面）に、例えばＳｎ系はんだよりなる半田バンプ９４を形成する（図２１（ｂ）参照）。
【０１９３】
こうして、本実施形態によるインターポーザ９６が製造される。
【０１９４】
次に、図２２に示すように、パッケージ基板９８を用意する。パッケージ基板９８は、多層配線（図示せず）が埋め込まれた基板１００と、基板１００の一方の主面（インターポーザ９６に対向する側の面）に形成された電極パッド１０２と、基板１００の他方の主面（インターポーザ９６に対向する面とは反対側の面）に形成された電極パッド１０４と、電極パッド１０４の一の面（基板１００に接する面とは反対側の面）に形成された半田バンプ１０６とを有している。電極パッド１０２は、基板１００に埋め込まれた多層配線のうちのいずれかの配線（図示せず）に電気的に接続されている。また、電極パッド１０４は、基板１００に埋め込まれた多層配線のうちのいずれかの配線（図示せず）に電気的に接続されている。
【０１９５】
次に、インターポーザ９６とパッケージ基板９８とを対向させる。この際、インターポーザ９６の半田バンプ９４とパッケージ基板９８の電極パッド１０２とが互いに近接するように、インターポーザ９６とパッケージ基板９８とを対向させる。
【０１９６】
次に、フリップチップボンディングにより、インターポーザ９６の半田バンプ９４をパッケージ基板９８の電極パッド１０２に接合する（図２３参照）。こうして、パッケージ基板９８上にインターポーザ９６が実装される。半田バンプ９４を電極パッド１０２に接合する際には、半田バンプ９４を溶解するのに必要な熱処理が行われる。
【０１９７】
次に、半導体集積回路素子１０８を用意する（図２４参照）。半導体集積回路素子１０８は、半導体基板１０９と、半導体基板１０９の一方の主面側（インターポーザ９６に対向する側の面）に形成された電極パッド１１０とを有している。半導体基板１０９としては、例えばシリコン基板が用いられている。半導体基板１０９の一方の主面側（インターポーザ９６に対向する側の面）には、電子回路素子（図示せず）を含む集積回路（図示せず）が形成されている。即ち、半導体基板１０９の一方の主面（インターポーザ９６に対向する側の面）には、トランジスタ等の能動素子（図示せず）及び／或いは容量素子等の受動素子（図示せず）などの電子回路素子が配設されている。かかる電子回路素子が形成された半導体基板１０９の一方の主面側（インターポーザ９６に対向する側の面）には、複数の層間絶縁膜（図示せず）及び配線層（図示せず）からなる多層配線構造（図示せず）が形成されている。かかる多層配線構造により、電子回路素子間が電気的に接続されている（図示せず）。複数層に亘って形成されている配線のうちのいずれかは、電極パッド１１０に接続されている。
【０１９８】
次に、フリップチップボンディングにより、半導体集積回路素子１０８の半田バンプ１１２をインターポーザ９６の部分電極７６ａ〜７６ｃに接合する（図２４参照）。こうして、インターポーザ９６上に半導体集積回路素子１０８が実装される。
【０１９９】
こうして本実施形態によるインターポーザを用いた電子装置が製造される。
【０２００】
本実施形態によるインターポーザの製造方法は、耐熱性の高い半導体基板１０上に結晶質のキャパシタ誘電体膜１４を有する薄膜キャパシタ１８ａ、１８ｂを形成し、貫通電極４７が埋め込まれたガラス基板４６により樹脂層２０、３２、４８を支持し、この後、半導体基板１０を除去することに主な特徴がある。
【０２０１】
本実施形態によれば、耐熱性の高い半導体基板１０上に薄膜キャパシタ１８ａ、１８ｂを形成するため、比誘電率が２００以上の極めて良好に結晶化されたキャパシタ誘電体膜１４を形成することが可能である。このため、本実施形態によれば、極めて良好な電気的特性を有する薄膜キャパシタ１８ａ、１８ｂを形成することができる。しかも、貫通孔を形成することが困難な半導体基板１０を、薄膜キャパシタ１８ａ、１８ｂを形成した後に除去するため、貫通電極７０ａ〜７０ｃを埋め込むための貫通孔を半導体基板１０に形成することを要しない。また、貫通電極４７が埋め込まれたガラス基板４６は、比較的容易に製造し得るため、半導体基板１０に貫通電極を埋め込む場合と比較して極めて低コストである。従って、本実施形態によれば、静電容量の極めて高い薄膜キャパシタ１８ａ、１８ｂを有するインターポーザ９６を低コストで提供することができる。
【０２０２】
（変形例（その１））
次に、本実施形態の変形例（その１）によるインターポーザ及びその製造方法を図２５及び図２６を用いて説明する。図２５は、本変形例によるインターポーザを示す断面図である。
【０２０３】
本変形例によるインターポーザ９６ａは、薄膜キャパシタ１８ａ、１８ｂを覆うように保護膜１１３が形成されていることに主な特徴がある。
【０２０４】
樹脂層２０の材料として例えばポリイミド樹脂を用いた場合には、樹脂層２０を熱処理等した際に樹脂層２０中から水分やガスが放出される場合がある。かかる場合には、かかる水分やガスによりキャパシタ誘電体膜１４が還元等され、キャパシタ誘電体膜１４の結晶中に酸素欠損が生じ、薄膜キャパシタ１８ａ、１８ｂの電気的特性が劣化してしまう。
【０２０５】
そこで、変形例では、キャパシタ誘電体膜１４が還元等されるのを防止すべく、薄膜キャパシタ１８ａ、１８ｂを覆うように無機材料より成る保護膜（バリア膜）１１３を形成している（図２５参照）。保護膜１１３としては、例えば酸化アルミニウム（アルミナ、Ａｌ２Ｏ３）膜が用いられている。
【０２０６】
なお、ここでは、保護膜１１３として酸化アルミニウム膜を用いる場合を例に説明したが、保護膜１１３は酸化アルミニウム膜に限定されるものではない。水分やガス等をバリアし得る無機材料より成る保護膜１１３を適宜用いることができる。例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（Ｓｉ３Ｎ４）を保護膜１１３の材料として用いてもよい。
【０２０７】
このように、薄膜キャパシタ１８ａ、１８ｂを覆うように保護膜１１３を形成し、かかる保護膜１１３上に樹脂層２０を形成するようにしてもよい。本変形例によれば、保護膜１１３によりキャパシタ誘電体膜１４が還元等されるのを防止することができるため、熱処理の際に水分等が放出される材料を樹脂層２０の材料として用いる場合であっても、電気的特性の良好な薄膜キャパシタ１８ａ、１８ｂを有するインターポーザを提供することができる。
【０２０８】
次に、本変形例によるインターポーザの製造方法を図２６を用いて説明する。図２６は、本変形例によるインターポーザの製造方法を示す工程断面図である。
【０２０９】
まず、図３（ａ）を用いて上述したインターポーザの製造方法と同様に、半導体基板１０を用意する（図２６（ａ）参照）。
【０２１０】
次に、図３（ｂ）を用いて上述したインターポーザの製造方法と同様に、熱酸化法により、半導体基板１０の表面にシリコン酸化膜（図示せず）を形成する。
【０２１１】
次に、図３（ｂ）を用いて上述したインターポーザの製造方法と同様に、例えばスパッタリング法により、半導体基板１０上に、例えば酸化チタン（ＴｉＯ２）膜と白金（Ｐｔ）膜とを順次積層して成る導電膜１２を形成する。
【０２１２】
次に、図３（ｂ）を用いて上述したインターポーザの製造方法と同様に、例えばスパッタリング法により、導電膜１２上に、結晶質のキャパシタ誘電体膜１４をする。具体的には、例えば結晶質のＢａＸＳｒ１−ＸＴｉＯ３（ＢＳＴ）膜１４を形成する。
【０２１３】
次に、例えばスパッタリング法により、キャパシタ誘電体膜１４上に、例えば金（Ａｕ）膜より成る導電膜１６を形成する。導電膜１６は、キャパシタ１８ａ、１８ｂの上部電極（キャパシタ電極）となるものである。Ａｕ膜の膜厚は、例えば１００ｎｍとする。
【０２１４】
次に、図３（ｃ）乃至図３（ｅ）を用いて上述したインターポーザの製造方法と同様に、フォトリソグラフィ技術を用い、導電膜１６、キャパシタ誘電体膜１４及び導電膜１２を所定の形状に順次パターニングする。
【０２１５】
こうして、キャパシタ電極１２ａとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ａが形成される。また、キャパシタ電極１２ｂとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ｂが形成される。
【０２１６】
次に、例えばスパッタリング法により、キャパシタ１８ａ、１８ｂを覆うように、保護膜１１３を形成する（図２６（ｂ）参照）。保護膜１１３としては、例えば酸化アルミニウム膜を形成する。アルミニウムより成る保護膜１１３における密度は、例えば２．６ｇ／ｃｍ３以上とすることが好ましい。このように比較的密度の高い保護膜１１３を形成するのは、樹脂層２０から放出される水分やガス等を保護膜１１３により確実にバリアするためである。保護膜１１３の膜厚は、例えば１００ｎｍ程度とする。
【０２１７】
酸化アルミニウムより成る保護膜１１３を形成する際の成膜条件は、例えば以下の通りとする。基板温度は、例えば８０℃とする。ＲＦパワーは、例えば５００Ｗとする。成膜室内におけるガス圧力は、例えば０．１Ｐａとする。アルゴンガスと酸素ガスとの流量比は、例えば５：１とする。
【０２１８】
こうして、薄膜キャパシタ１８ａ、１８ｂを覆うように保護膜１１３が形成される。
【０２１９】
次に、キャパシタ１８ａ、１８ｂ及び導電膜１２ａ、１２ｂが形成された半導体基板１０上に、樹脂層２０を形成する（図２６（ｃ）参照）。樹脂層２０の材料としては、例えば感光性のポリイミド樹脂を用いる。
【０２２０】
かかる樹脂層２０は、例えば以下のようにして形成することができる。まず、スピンコート法により、半導体基板１０上に感光性のポリイミド樹脂溶液を塗布する。ポリイミド樹脂溶液を塗布する際の条件は、例えば２０００ｒｐｍ、３０秒とする。こうして、例えば膜厚８μｍの樹脂層２０が形成される。この後、樹脂層２０に対して熱処理（プリベーク）を行う。熱処理温度は、例えば２００℃とする。
【０２２１】
次に、フォトリソグラフィ技術を用い、かかる樹脂層２０に、保護膜１１３に達する開口部２４ａ〜２４ｅを形成する。
【０２２２】
次に、樹脂層２０に対して熱処理（本ベーク）を行う。熱処理温度は、例えば４００℃とする。この熱処理を行った後における樹脂層２０の膜厚は、例えば３μｍ程度となる。
【０２２３】
次に、開口部２４ａ〜２４ｅ内に露出している保護膜１１３をエッチング除去する。こうして、導電膜１２ｃに達する開口部２４ａ、キャパシタ電極１２ｂに達する開口部２４ｂ、導電膜１２ｄに達する開口部２４ｃ、キャパシタ１８ａのキャパシタ電極１６に達する開口部２４ｄ、及び、キャパシタ１８ｂのキャパシタ電極１６に達する開口部２４ｅが、樹脂層２０に形成される。
【０２２４】
この後のインターポーザの製造方法は、図４（ｃ）乃至図２１（ｂ）に示す一実施形態によるインターポーザの製造方法と同様であるので説明を省略する。こうして、本変形例によるインターポーザ９６ａが製造される（図２６（ｄ）参照）。
【０２２５】
このように、薄膜キャパシタ１８ａ、１８ｂを覆うように保護膜１１３を形成し、かかる保護膜１１３上に樹脂層２０を形成するようにしてもよい。本変形例によれば、保護膜１１３によりキャパシタ誘電体膜１４が還元等されるのを防止することができるため、熱処理の際に水分等が放出される材料を樹脂層２０の材料として用いる場合であっても、電気的特性の良好な薄膜キャパシタ１８ａ、１８ｂを有するインターポーザを提供することができる。
【０２２６】
（変形例（その２））
次に、本実施形態の変形例（その２）によるインターポーザ及びその製造方法を図２７及び図２８を用いて説明する。図２７は、本変形例によるインターポーザを示す断面図である。
【０２２７】
本変形例によるインターポーザは、薄膜キャパシタ１８ａ、１８ｂを覆う保護膜１１３ａとして、キャパシタ誘電体膜１４と同一の材料より成る非晶質膜が用いられていることに主な特徴がある。
【０２２８】
図２７に示すように、本変形例では、薄膜キャパシタ１８ａ、１８ｂを覆うように保護膜１１３ａが形成されており、保護膜１１３ａ上に樹脂層１４が形成されている。保護膜１１３ａとしては、キャパシタ誘電体膜１４と同一の材料より成る非晶質膜が用いられている。保護膜１１３ａとして非晶質膜を用いているのは、多結晶膜の場合には、結晶粒界に沿って水分やガス等が通り抜けてしまい、水分やガス等を十分にバリアできないためである。
【０２２９】
本変形例のように、薄膜キャパシタ１８ａ、１８ｂを覆う保護膜１１３ａとして、キャパシタ誘電体膜１４と同一の材料より成る非晶質膜を用いれば、キャパシタ誘電体膜１４の熱膨張係数と保護膜１１３ａの熱膨張係数とが等しいため、薄膜キャパシタ１８ａ、１８ｂに不要な機械的ストレスが加わるのを防止することができる。また、キャパシタ誘電体膜１４として用いられているＢＳＴ膜は、密着性が良好な膜である。このため、本変形例によれば、より信頼性の高いインターポーザを提供することが可能となる。
【０２３０】
次に、本変形例によるインターポーザの製造方法を図２８を用いて説明する。図２８は、本変形例によるインターポーザの製造方法を示す工程断面図である。
【０２３１】
まず、図３（ａ）を用いて上述したインターポーザの製造方法と同様に、半導体基板１０を用意する（図２８（ａ）参照）。
【０２３２】
次に、図３（ｂ）を用いて上述したインターポーザの製造方法と同様に、熱酸化法により、半導体基板１０の表面にシリコン酸化膜（図示せず）を形成する。
【０２３３】
次に、図３（ｂ）を用いて上述したインターポーザの製造方法と同様に、例えばスパッタリング法により、半導体基板１０上に、例えば酸化チタン（ＴｉＯ２）膜と白金（Ｐｔ）膜とを順次積層して成る導電膜１２を形成する。
【０２３４】
次に、図３（ｂ）を用いて上述したインターポーザの製造方法と同様に、例えばスパッタリング法により、導電膜１２上に、結晶質のキャパシタ誘電体膜１４をする。具体的には、例えば結晶質のＢａＸＳｒ１−ＸＴｉＯ３（ＢＳＴ）膜１４を形成する。
【０２３５】
次に、例えばスパッタリング法により、キャパシタ誘電体膜１４上に、例えば金（Ａｕ）膜より成る導電膜１６を形成する。導電膜１６は、キャパシタ１８ａ、１８ｂの上部電極（キャパシタ電極）となるものである。Ａｕ膜の膜厚は、例えば１００ｎｍとする。
【０２３６】
次に、図３（ｃ）乃至図３（ｅ）を用いて上述したインターポーザの製造方法と同様に、フォトリソグラフィ技術を用い、導電膜１６、キャパシタ誘電体膜１４及び導電膜１２を所定の形状に順次パターニングする。
【０２３７】
こうして、キャパシタ電極１２ａとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ａが形成される。また、キャパシタ電極１２ｂとキャパシタ誘電体膜１４とキャパシタ電極１６とを有する薄膜キャパシタ１８ｂが形成される。
【０２３８】
次に、例えばスパッタリング法により、キャパシタ１８ａ、１８ｂを覆うように、保護膜１１３ａを形成する（図２８（ｂ）参照）。保護膜１１３ａとしては、例えば非晶質のＢＳＴ膜を形成する。保護膜１１３ａの膜厚は、例えば１００ｎｍ程度とする。
【０２３９】
非晶質のＢＳＴより成る保護膜１１３ａを形成する際の成膜条件は、例えば以下の通りとする。基板温度は、例えば５０℃とする。印加電力は、例えば６００Ｗとする。成膜室内におけるガス圧力は、例えば０．２Ｐａとする。アルゴンガスと酸素ガスとの流量比は、例えば８：１とする。
【０２４０】
こうして、薄膜キャパシタ１８ａ、１８ｂを覆うように保護膜１１３ａが形成される。
【０２４１】
次に、キャパシタ１８ａ、１８ｂ及び導電膜１２ａ、１２ｂが形成された半導体基板１０上に、樹脂層２０を形成する（図２８（ｃ）参照）。樹脂層２０の材料としては、例えば感光性のポリイミド樹脂を用いる。
【０２４２】
かかる樹脂層２０は、以下のようにして形成することができる。即ち、まず、スピンコート法により、半導体基板１０上に感光性のポリイミド樹脂溶液を塗布する。ポリイミド樹脂溶液を塗布する際の条件は、例えば２０００ｒｐｍ、３０秒とする。こうして、例えば膜厚８μｍの樹脂層２０が形成される。この後、樹脂層２０に対して熱処理（プリベーク）を行う。熱処理温度は、例えば２００℃とする。
【０２４３】
次に、フォトリソグラフィ技術を用い、かかる樹脂層２０に、保護膜１１３ａに達する開口部２４ａ〜２４ｅを形成する。
【０２４４】
次に、樹脂層２０に対して熱処理（本ベーク）を行う。熱処理温度は、例えば４００℃とする。この熱処理を行った後における樹脂層２０の膜厚は、例えば４μｍ程度となる。
【０２４５】
次に、開口部２４ａ〜２４ｅ内に露出している保護膜１１３ａをエッチング除去する。こうして、導電膜１２ｃに達する開口部２４ａ、キャパシタ電極１２ｂに達する開口部２４ｂ、導電膜１２ｄに達する開口部２４ｃ、キャパシタ１８ａのキャパシタ電極１６に達する開口部２４ｄ、及び、キャパシタ１８ｂのキャパシタ電極１６に達する開口部２４ｅが、樹脂層２０に形成される。
【０２４６】
この後のインターポーザの製造方法は、図４（ｃ）乃至図２１（ｂ）に示す一実施形態によるインターポーザの製造方法と同様であるので説明を省略する。こうして、本変形例によるインターポーザ９６ｂが製造される（図２８（ｄ）参照）。
【０２４７】
本変形例のように、薄膜キャパシタ１８ａ、１８ｂを覆う保護膜１１３ａとして、キャパシタ誘電体膜１４と同一の材料より成る非晶質膜を形成し、かかる保護膜１１３ａ上に樹脂層２０を形成するようにしてもよい。本変形例によれば、キャパシタ誘電体膜１４の熱膨張係数と保護膜１１３ａの熱膨張係数とが等しいため、薄膜キャパシタ１８ａ、１８ｂに不要な機械的ストレスが加わるのを防止することができる。このため、本変形例によれば、より信頼性の高いインターポーザを提供することができる。
【０２４８】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０２４９】
例えば、上記実施形態では、キャパシタ誘電体膜１４としてＢＳＴ膜を形成する場合を例に説明したが、キャパシタ誘電体膜１４の材料はＢＳＴ膜に限定されるものではない。例えば、キャパシタ誘電体膜１４として、ＰｂＺｒＸＴｉ１−ＸＯ３（ＰＺＴ）膜を用いてもよい。ＰＺＴより成るキャパシタ誘電体膜１４を形成する際の条件は、例えば以下の通りとする。基板温度は、例えば２００℃とする。成膜室内におけるガス圧力は、例えば０．５Ｐａとする。アルゴンガスと酸素ガスとの流量比は、例えば９：１とする。印加電力は、例えば１２０Ｗとする。成膜時間は、例えば６０分とする。このような条件でＰＺＴより成るキャパシタ誘電体膜１４を形成すると、膜厚１００ｎｍ程度、比誘電率が２００程度の良好な電気的特性を有するキャパシタ誘電体膜１４が得られる。
【０２５０】
また、キャパシタ誘電体膜１４は、ＢＳＴ膜やＰＺＴ膜に限定されるものではない。例えば、キャパシタ誘電体膜１４として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ、及びＮｂの少なくともいずれかの元素を含む複合酸化物より成るキャパシタ誘電体膜を用いてもよい。
【０２５１】
また、上記実施形態では、樹脂層２０、６８の材料として、エポキシ樹脂を用いる場合を例に説明したが、樹脂層２０、６８の材料はエポキシ樹脂に限定されるものではない。例えば、樹脂層２０、６８の材料として、ベンゾシクロブテン（ＢＣＢ）樹脂、ポリイミド樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂等を用いてもよい。
【０２５２】
樹脂層２０、６８の材料としてＢＣＢ樹脂を用いる場合には、例えば、以下のような条件でＢＣＢより成る樹脂層２０、６８を形成する。ＢＣＢ樹脂より成る樹脂溶液を塗布する際の条件は、例えば２０００ｒｐｍ、３０秒とする。塗布した段階の樹脂層２０、６８の厚さは、例えば５μｍ程度とする。プリベークの温度は、例えば１５０℃程度とする。本ベークの温度は、例えば２６０℃程度とする。このようにしてＢＣＢより成る樹脂層２０、６８を形成すると、本ベーク後の膜厚は例えば３μｍ程度となる。
【０２５３】
また、上記実施形態では、樹脂層３２、４８の材料としてＢＣＢ樹脂を用いる場合を例に説明したが、樹脂層３２、４８の材料はエポキシ樹脂に限定されるものではない。例えば、樹脂層３２、４８の材料として、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂等を用いてもよい。
【０２５４】
また、上記実施形態では、キャパシタ電極１２ａ、１２ｂ、１６の材料としてＰｔ等を用いる場合を例に説明したが、キャパシタ電極１２ａ、１２ｂ、１６の材料はＰｔ等に限定されるものではない。例えば、Ａｕ、Ｃｒ、Ｃｕ、Ｗ、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物、又はＰｔ酸化物等を、キャパシタ電極１２ａ、１２ｂ、１６の材料として適宜用いることができる。
【０２５５】
また、上記実施形態では、ガラス基板４６に埋め込む貫通電極４７の材料としてＦｅＮｉＣｏ（鉄・ニッケル・コバルト）合金を用いる場合を例に説明したが、ガラス基板４６に埋め込む貫通電極４７の材料はＦｅＮｉＣｏ合金に限定されるものではない。例えば、ガラス基板４６に埋め込む貫通電極４７の材料としてＡｕを用いてもよい。Ａｕを貫通電極４７の材料として用いることにより、貫通電極４７の低抵抗化を実現することが可能となる。
【０２５６】
また、上記実施形態では、樹脂層６８、２０、３２に埋め込む部分電極７６ａ〜７６ｃ、３０ａ〜３０ｃ、３８ａ〜３８ｃの材料としてＣｕを用い、Ｃｕより成る貫通電極７７ａ〜７７ｃを形成する場合を例に説明したが、貫通電極７７ａ〜７７ｃの材料はＣｕに限定されるものではない。例えば、部分電極７６ａ〜７６ｃ、３０ａ〜３０ｃ、３８ａ〜３８ｃの材料としてＡｕを用い、Ａｕより成る貫通電極７７ａ〜７７ｃを形成してもよい。Ａｕを貫通電極７７ａ〜７７ｃの材料として用いることにより、貫通電極７７ａ〜７７ｃの低抵抗化を実現することが可能となる。また、貫通電極７７ａ〜７７ｃの材料は、これらの材料に限定されるものではない。Ｃｕ、Ｎｉ、Ａｕ及びＳｎのうちの少なくともいずれかを含む材料を、貫通電極７７ａ〜７７ｃの材料として適宜用いてもよい。
【０２５７】
また、上記実施形態では、樹脂層４８に埋め込む部分電極５６ａ〜５６ｃの材料としてＣｕを用いる場合を例に説明したが、部分電極５６ａ〜５６ｃの材料はＣｕに限定されるものではない。例えば、部分電極５６ａ〜５６ｃの材料としてＡｕを用いてもよい。Ａｕを部分電極５６ａ〜５６ｃの材料として用いることにより、部分電極５６ａ〜５６ｃの低抵抗化を実現することが可能となる。また、また、部分電極５６ａ〜５６ｃの材料は、これらの材料に限定されるものではない。Ｃｕ、Ｎｉ、Ａｕ及びＳｎのうちの少なくともいずれかを含む材料を、部分電極５６ａ〜５６ｃの材料として適宜用いてもよい。
【０２５８】
以上詳述したように、本発明の特徴をまとめると以下のようになる。
（付記１）
第１の貫通電極が埋め込まれたガラス基板と、
前記ガラス基板により支持された複数の樹脂層と、
前記複数の樹脂層のうちの第１の樹脂層と前記複数の樹脂層のうちの第２の樹脂層との間に埋め込まれた薄膜キャパシタであって、第１のキャパシタ電極と；前記第１のキャパシタ電極に対向するように形成された第２のキャパシタ電極と；前記第１のキャパシタ電極と前記第２のキャパシタ電極との間に形成された、比誘電率が２００以上のキャパシタ誘電体膜とを有する薄膜キャパシタと、
前記複数の樹脂層を貫き、前記第１の貫通電極に電気的に接続され、前記第１のキャパシタ電極又は前記第２のキャパシタ電極に電気的に接続された第２の貫通電極と
を有することを特徴とするインターポーザ。
（付記２）
付記１記載のインターポーザにおいて、
前記ガラス基板の一方の主面に形成された他の樹脂層と、
前記他の樹脂層に埋め込まれ、前記第１の貫通電極に接続された部分電極とを更に有し、
前記複数の樹脂層は、第３の樹脂層を更に有し、
前記第２の貫通電極は、前記第３の樹脂層を貫いており、
前記他の樹脂層と前記第３の樹脂層とが互いに接着されており、前記部分電極と前記第２の貫通電極とが互いに接合されている
ことを特徴とするインターポーザ。
（付記３）
付記１又は２記載のインターポーザにおいて、
前記ガラス基板は、硼珪酸ガラスより成る
ことを特徴とするインターポーザ。
（付記４）
付記１乃至３のいずれかに記載のインターポーザにおいて、
前記他の樹脂層及び前記第３の樹脂層は、副生成物を生じることなく硬化する熱硬化性樹脂より成る
ことを特徴とするインターポーザ。
（付記５）
付記１乃至４のいずれかに記載のインターポーザにおいて、
前記他の樹脂層及び前記第３の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザ。
（付記６）
付記１乃至５のいずれかに記載のインターポーザにおいて、
前記第１の貫通電極は、ＦｅＮｉＣｏ合金、又は、Ａｕより成る
ことを特徴とするインターポーザ。
（付記７）
付記１乃至６のいずれかに記載のインターポーザにおいて、
前記第２の貫通電極は、Ｃｕ、Ｎｉ、Ａｕ及びＳｎのうちの少なくともいずれかを含む
ことを特徴とするインターポーザ。
（付記８）
付記１乃至７のいずれかに記載のインターポーザにおいて、
前記キャパシタ誘電体膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ、及びＮｂの少なくともいずれかの元素を含む複合酸化物より成る
ことを特徴とするインターポーザ。
（付記９）
付記１乃至８のいずれかに記載のインターポーザにおいて、
前記薄膜キャパシタを覆うように形成された無機材料より成る保護膜を更に有する
ことを特徴とするインターポーザ。
（付記１０）
付記９記載のインターポーザにおいて、
前記保護膜は、酸化アルミニウム、酸化シリコン、窒化シリコンより成る
ことを特徴とするインターポーザ。
（付記１１）
付記９記載のインターポーザにおいて、
前記保護膜は、前記キャパシタ誘電体膜と同一の材料より成る非晶質膜である
ことを特徴とするインターポーザ。
（付記１２）
付記１乃至１１のいずれかに記載のインターポーザにおいて、
前記キャパシタ電極は、Ａｕ、Ｃｒ、Ｃｕ、Ｗ、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物、又はＰｔ酸化物より成る
ことを特徴とするインターポーザ。
（付記１３）
半導体基板の一方の主面上に、第１のキャパシタ電極と、前記第１のキャパシタ電極上に形成された結晶質のキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された第２のキャパシタ電極とを有する薄膜キャパシタを形成する工程と、
前記半導体基板の前記一方の主面上及び前記薄膜キャパシタ上に、半硬化の第１の樹脂層と；前記第１の樹脂層に埋め込まれ、前記第１のキャパシタ電極又は前記第２のキャパシタ電極に電気的に接続され、第１の貫通電極の一部となる第１の部分電極とを形成する工程と、
前記第１の部分電極の上部及び前記第１の樹脂層の上層部をバイトにより切削する工程と、
第２の貫通電極が埋め込まれたガラス基板の一方の主面上に、半硬化の第２の樹脂層と；前記第２の樹脂層に埋め込まれ、前記第２の貫通電極に接続された、前記第１の貫通電極の一部となる第２の部分電極とを形成する工程と、
前記第２の部分電極の上部及び前記第２の樹脂層の上層部をバイトにより切削する工程と、
前記第１の樹脂層と前記第２の樹脂層とを互いに密着させた状態で熱処理を行い、前記第１の樹脂層と前記第２の樹脂層とを互いに接着させるとともに、前記第１の部分電極と前記第２の部分電極とを互いに接合する工程と、
前記半導体基板を除去する工程と、
前記ガラス基板の前記一方の主面上に、前記薄膜キャパシタを覆うように第３の樹脂層を形成する工程と、
前記第３の樹脂層に、前記第１の貫通電極の一部となる第３の部分電極を埋め込む工程と
を有することを特徴とするインターポーザの製造方法。
（付記１４）
付記１３記載のインターポーザの製造方法において、
前記第１の樹脂層を形成する工程では、副生成物を生じることなく硬化する熱硬化性樹脂より成る前記第１の樹脂層を形成し、
前記第２の樹脂層を形成する工程では、副生成物を生じることなく硬化する熱硬化性樹脂より成る前記第２の樹脂層を形成する
ことを特徴とするインターポーザの製造方法。
（付記１５）
付記１３又は１４記載のインターポーザの製造方法において、
前記ガラス基板は、硼珪酸ガラスより成る
ことを特徴とするインターポーザの製造方法。
（付記１６）
付記１３乃至１５のいずれかに記載のインターポーザの製造方法において、
前記第１の樹脂層及び前記第２の樹脂層は、ベンゾシクロブテン樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、液晶ポリマ、ポリエーテルイミド樹脂、又は、ポリエーテルエーテルケトン樹脂より成る
ことを特徴とするインターポーザの製造方法。
【図面の簡単な説明】
【０２５９】
【図１】本発明の一実施形態によるインターポーザを示す断面図である。
【図２】本発明の一実施形態による電子装置を示す断面図である。
【図３】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１）である。
【図４】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その２）である。
【図５】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その３）である。
【図６】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その４）である。
【図７】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その５）である。
【図８】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その６）である。
【図９】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その７）である。
【図１０】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その８）である。
【図１１】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その９）である。
【図１２】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１０）である。
【図１３】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１１）である。
【図１４】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１２）である。
【図１５】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１３）である。
【図１６】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１４）である。
【図１７】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１５）である。
【図１８】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１６）である。
【図１９】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１７）である。
【図２０】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１８）である。
【図２１】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その１９）である。
【図２２】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その２０）である。
【図２３】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その２１）である。
【図２４】本発明の一実施形態によるインターポーザ及び電子装置の製造方法を示す工程図（その２２）である。
【図２５】本発明の一実施形態の変形例（その１）によるインターポーザを示す断面図（その１）である。
【図２６】本発明の一実施形態の変形例（その１）によるインターポーザの製造方法を示す工程断面図である。
【図２７】本発明の一実施形態の変形例（その２）によるインターポーザを示す断面図である。
【図２８】本発明の一実施形態の変形例（その２）によるインターポーザの製造方法を示す工程断面図である。
【符号の説明】
【０２６０】
１０…半導体基板
１２…導電膜
１２ａ、１２ｂ…キャパシタ電極
１２ｃ、１２ｄ…導電膜
１４…キャパシタ誘電体膜
１６…導電膜、キャパシタ電極
１８ａ、１８ｂ…薄膜キャパシタ
２０…樹脂層
２４ａ〜２４ｅ…開口部
２６…フォトレジスト膜
２８ａ〜２８ｃ…開口部
３０ａ〜３０ｃ…部分電極
３０ｄ、３０ｅ…導体プラグ
３１…配線
３２…樹脂層
３２ａ…熱処理前の樹脂層
３２ｂ…半硬化状態の樹脂層
３３ａ〜３３ｃ…開口部
３４…フォトレジスト膜
３６ａ〜３６ｃ…開口部
３８ａ〜３８ｃ…部分電極
４０…超精密旋盤
４２…チャックテーブル
４４…バイト
４５…貫通孔
４６…ガラス基板
４７…貫通電極
４８…樹脂層
４８ａ…熱処理前の樹脂層
４８ｂ…半硬化状態の樹脂層
５０ａ〜５０ｃ…開口部
５２…フォトレジスト膜
５４ａ〜５４ｃ…開口部
５６ａ〜５６ｃ…部分電極
６８…樹脂層
７０ａ〜７０ｃ…開口部
７２…フォトレジスト膜
７４ａ〜７４ｃ…開口部
７６ａ〜７６ｃ…部分電極
７７ａ〜７７ｃ…貫通電極
８８…フォトレジスト膜
９０…開口部
９２…電極パッド
９４…半田バンプ
９６、９６ａ、９６ｂ…インターポーザ
９８…パッケージ基板
１００…基板
１０２…電極パッド
１０４…電極パッド
１０６…半田バンプ
１０８…半導体集積回路素子
１０９…半導体基板
１１０…電極パッド
１１２…半田バンプ
１１３、１１３ａ…保護膜
【図１】
2008084933.tif 000003
【図２】
2008084933.tif 000004
【図３】
2008084933.tif 000005
【図４】
2008084933.tif 000006
【図５】
2008084933.tif 000007
【図６】
2008084933.tif 000008
【図７】
2008084933.tif 000009
【図８】
2008084933.tif 000010
【図９】
2008084933.tif 000011
【図１０】
2008084933.tif 000012
【図１１】
2008084933.tif 000013
【図１２】
2008084933.tif 000014
【図１３】
2008084933.tif 000015
【図１４】
2008084933.tif 000016
【図１５】
2008084933.tif 000017
【図１６】
2008084933.tif 000018
【図１７】
2008084933.tif 000019
【図１８】
2008084933.tif 000020
【図１９】
2008084933.tif 000021
【図２０】
2008084933.tif 000022
【図２１】
2008084933.tif 000023
【図２２】
2008084933.tif 000024
【図２３】
2008084933.tif 000025
【図２４】
2008084933.tif 000026
【図２５】
2008084933.tif 000027
【図２６】
2008084933.tif 000028
【図２７】
2008084933.tif 000029
【図２８】
2008084933.tif 000030