(57)【要約】【課題】レーザー結晶化法により、粒界が一方向に揃った結晶質半導体膜と、その作製方法を提供する。【解決手段】基板上に形成した半導体膜を線状レーザー光により結晶化するに際して、ストライプ状に凹凸が形成された位相シフトマスクを用いる。位相シフトマスクに形成されたストライプ状の凹凸は線状レーザー光の長軸方向と垂直に近い角度をなすように形成されている。レーザー光には連続発振のレーザー光を用い、該レーザー光の走査方向はストライプ状の凹凸（溝）の方向とほぼ平行である。長軸方向に周期的にレーザー光の輝度を変化させることによって、完全溶融した半導体膜の結晶核生成位置を制御することができる。【選択図】図７
2008085316.tif 000002
【特許請求の範囲】
【請求項１】
結晶質半導体膜を有する薄膜トランジスタであって、
前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を一又は複数有し、
前記結晶帯の少なくとも一つは、該結晶帯内にソース領域、チャネル形成領域及びドレイン領域を有することを特徴とする薄膜トランジスタ。
【請求項２】
結晶質半導体膜を有する薄膜トランジスタであって、
前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を複数有し、
前記複数の結晶帯は、隣接する結晶帯間に境界線を有し、
前記境界線は、薄膜トランジスタのソース領域からドレイン領域に至るまで、チャネル長方向と概ね平行であることを特徴とする薄膜トランジスタ。
【請求項３】
絶縁性表面を有する基板上に形成された結晶質半導体膜を有する薄膜トランジスタであって、
前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を複数有し、
前記複数の結晶帯は、隣接する結晶帯間に境界線を有し、
前記境界線は、前記結晶質半導体膜の一辺から対向する他辺に至るまで、前記薄膜トランジスタのチャネル長方向と概ね平行であることを特徴とする薄膜トランジスタ。
【請求項４】
絶縁性表面を有する基板上に形成された結晶質半導体膜を有する薄膜トランジスタであって、
前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を複数有し、
前記結晶帯中における粒界の平均出現間隔は、前記結晶帯の短軸方向の間隔よりも大きいことを特徴とする薄膜トランジスタ。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記結晶帯の長軸方向はチャネル長方向と概ね一致することを特徴とする薄膜トランジスタ。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記結晶帯の短軸方向の長さは概ね一定であることを特徴とする薄膜トランジスタ。
【請求項７】
請求項６において、
前記結晶帯の短軸方向の長さは概ね３μｍ以下であり、
前記結晶帯の長軸方向の長さは概ね３μｍ以上２０μｍ以下であることを特徴とする薄膜トランジスタ。
【請求項８】
絶縁性表面を有する基板上に形成された結晶質半導体膜を有する薄膜トランジスタであって、
前記結晶質半導体膜は結晶粒が一方向に延びた一の結晶帯からなり、
前記結晶帯は、概ね３μｍ以下の一辺と、前記一辺と隣り合う概ね３μｍ以上２０μｍ以下の他の一辺とを有し、
前記結晶質半導体膜のチャネル形成領域は、前記結晶帯内に形成され、
前記結晶質半導体膜のチャネル形成領域には、チャネル長方向を横切る粒界が存在しないことを特徴とする薄膜トランジスタ。
【請求項９】
請求項１乃至８のいずれか一において、
前記基板と前記結晶質半導体膜の間には下地膜を有することを特徴とする薄膜トランジスタ。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記結晶質半導体膜はシリコンを主成分とする膜であることを特徴とする薄膜トランジスタ。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記基板はガラス基板であることを特徴とする薄膜トランジスタ。
【請求項１２】
絶縁性表面を有する基板上に形成された非晶質半導体膜に対して、連続発振のレーザー光又は疑似連続発振のレーザー光を照射して結晶化させる薄膜トランジスタの作製方法であって、
非晶質半導体膜を形成し、
線状に成形されたレーザー光の光強度を該レーザー光の長軸方向に周期的に変調させる光強度変調手段によって空間的に変調させて、前記非晶質半導体膜にレーザー光を照射することで前記レーザー光の照射領域全体にわたって前記非晶質半導体膜を完全溶融させ、前記レーザー光の走査方向と概ね一致する方向に成長した結晶帯を有する多結晶半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項１３】
絶縁性表面を有する基板上に形成された非晶質半導体膜に対して、連続発振のレーザー光又は疑似連続発振のレーザー光を照射して結晶化させる薄膜トランジスタの作製方法であって、
非晶質半導体膜を形成し、
線状に成形されたレーザー光の光強度を該レーザー光の長軸方向に周期的に変調させる光強度変調手段によって空間的に変調させて、前記非晶質半導体膜にレーザー光を照射することで前記レーザー光の照射領域全体にわたって前記非晶質半導体膜を完全溶融させ、前記レーザー光の走査方向と概ね一致する方向に成長した結晶帯を有する多結晶半導体膜を形成し、
前記多結晶半導体膜の一部に不純物を導入してソース領域及びドレイン領域を形成し、
前記多結晶半導体膜に含まれる結晶帯の少なくとも一つは、該結晶帯内にソース領域、チャネル形成領域及びドレイン領域を有し、
前記チャネル形成領域のチャネル長方向は、前記結晶帯の長軸方向と概ね平行であり、且つ前記結晶帯の境界と交差することなくソース領域からドレイン領域まで延びる線を描くことができることを特徴とする薄膜トランジスタの作製方法。
【請求項１４】
請求項１２又は請求項１３において、
前記光強度変調手段は、前記レーザー光の長軸方向と概ね一致する方向に凹凸を有する位相シフトマスクであることを特徴とする薄膜トランジスタの作製方法。
【請求項１５】
請求項１２又は請求項１３において、
前記光強度変調手段は、前記レーザー光の走査方向に平行な方向に対して一定の角度だけ傾いた方向の凹凸を有する位相シフトマスクであり、
前記レーザー光の長軸方向について周期的に変調された光強度の値は、長軸方向に概ね一定の間隔で交互に存在する極大値と極小値とを有し、
前記極小値は前記極大値の８０％以上となるように前記角度を調整することを特徴とする薄膜トランジスタの作製方法。
【請求項１６】
請求項１４又は請求項１５において、
前記位相シフトマスクは一定の間隔で溝が形成されたストライプパターンを有する透光性基板であることを特徴とする薄膜トランジスタの作製方法。
【請求項１７】
請求項１６において、
前記透光性基板は石英基板であることを特徴とする薄膜トランジスタの作製方法。
【請求項１８】
請求項１６又は請求項１７において、
前記溝の間隔は前記溝の幅と同じ長さであることを特徴とする薄膜トランジスタの作製方法。
【請求項１９】
請求項１２乃至請求項１８のいずれか一において、
前記非晶質半導体膜及び前記多結晶半導体膜はシリコンからなることを特徴とする薄膜トランジスタの作製方法。
【請求項２０】
請求項１２乃至請求項１９のいずれか一において、
前記結晶化は、前記結晶化を助長する元素を用いて行うことを特徴とする薄膜トランジスタの作製方法。
【請求項２１】
請求項１２乃至請求項２０のいずれか一に記載の方法により作製された薄膜トランジスタを有する半導体装置。
【請求項２２】
請求項２１に記載の前記半導体装置が液晶表示装置又はＥＬ表示装置であることを特徴とする半導体装置。
【請求項２３】
請求項２１に記載の前記半導体装置がＲＦＩＤタグ、光電変換装置又はＣＰＵであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。特に、結晶性薄膜トランジスタを有する半導体装置及びその作製方法に関する。また、該薄膜トランジスタを搭載した半導体装置及び電子機器に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ。以下、ＴＦＴという。）を有する半導体装置についての技術開発が盛んに行われている。特に、ガラス基板を用いたアクティブマトリクス型表示装置等への応用が進んでいる。
【０００３】
ＴＦＴに用いる半導体膜は、結晶構造（多結晶構造）を有するものと非晶質構造を有するものに大別することができる。多結晶構造の半導体膜を用いたＴＦＴでは電界効果移動度が高く、高速動作が可能である。そのため、例えば液晶表示装置のＴＦＴを小型化でき、ゲートドライバ等の周辺回路を同一基板上に作製することができるため、狭額縁化が可能になる。また、多結晶構造ではドライバＩＣ（Ｉｎｔｅｒｇａｔｅｄ  Ｃｉｒｃｕｉｔ）を基板上に画素回路と一体形成することが可能となるため、部品点数が減少し、液晶表示装置全体の小型化も可能になる。また、表示装置に限らず、ガラス基板上にＴＦＴを形成することにより、シリコン基板を用いるよりも安価に半導体装置を作製することが可能になる。
【０００４】
一般には、多結晶半導体膜の形成には、まず、非晶質半導体膜をシラン等の半導体原料ガスにより形成し、これを熱により結晶化させることで行う。主な結晶化方法として、レーザー結晶化法、熱結晶化法、またはニッケル（Ｎｉ）等の結晶化を助長する元素を用いた熱結晶化法等がある。このうち熱結晶化法による結晶化を行う場合にはＨＴＰＳ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ）プロセスを用いる。ＨＴＰＳプロセスを用いるとＴＦＴ素子を微細にすることが可能であるため、より高精細な液晶表示装置を作製することができる。しかし、基板の加熱により結晶化を行うため、基板が著しく高温（一般に、１０００℃以上）になる。一方で、ガラス基板の歪点は６００〜７００℃程度である。そのため、ＨＴＰＳプロセスでは基板にガラスを用いることができない。結晶化を助長する元素を用いた熱結晶化法では上述の熱結晶化法より５００〜６００℃程度の低温での半導体膜の結晶化が可能で、且つ、粒界が連続した結晶を得ることができる。しかし、上述した他の二つの結晶化法と比較すると工程が複雑になる。そのため、ガラス基板が損傷することなく、非晶質半導体膜が結晶化するために必要な熱量を与える手段が必要とされてきた。
【０００５】
以上の事情を参酌した上で、ガラス基板上の半導体膜の結晶化にはレーザー結晶化法が用いられている。レーザー結晶化法では、半導体膜の結晶化にレーザーによる局所的な加熱を用いているため、プロセスの温度が比較的低温（一般に、６００℃以下）である。そのため、ガラス基板を用いることができ、工程が複雑にならない。レーザー結晶化法を用いることで、ガラス基板を損傷することなく、半導体膜の結晶化に必要な熱量をレーザー光の照射により与えることができるようになった。
【０００６】
ここで、レーザー結晶化法とは、非晶質半導体膜に対して、レーザーにより非晶質半導体膜の融点以上となる熱量を与えて、ごく短時間、表面を局所的に加熱することで結晶化する方法である。
【０００７】
レーザー結晶化法により形成した多結晶半導体膜は、単結晶半導体に比べて移動度が劣る。これは結晶化に伴って生じた、結晶粒界に起因するものだと考えられる。そこで、半導体膜中に存在する結晶粒界を少なくし、単結晶に近い結晶性を得ることを目的として、結晶化における核生成場所の制御による、粒界の位置制御や結晶自体の大粒径化のための技術開発が試みられてきた。このような技術の一つとして、ストライプパターンの位相シフトマスクを用いて試料面に照射される線状パルスレーザー光の強度を周期的に変調させることで、半導体材料をＳＬＧ（Ｓｕｐｅｒ  Ｌａｔｅｒａｌ  Ｇｒｏｗｔｈ）により結晶化し、多結晶半導体膜を形成する方法がある（例えば、特許文献１）。
【０００８】
なお、位相シフトマスクとは、位相シフト法に用いられる、石英基板に凹凸が形成されたマスクである。位相シフト法とは、隣接するパターンの位相を１８０度ずらすことで、解像度を向上させる方法である。
【特許文献１】特開２００４−１１９９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
レーザーはその発振方法により、パルス発振と連続発振の２種類に大別される。パルス発振のレーザーは出力エネルギーが比較的高いため、レーザー光（被処理物の表面において実際にレーザー光が照射される領域）の大きさを数ｃｍ2以上として量産性を上げることができる。特に、レーザー光の照射領域の形状を光学系により加工し、長さ１０ｃｍ以上の線状にすると、基板へのレーザー光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、半導体膜の結晶化には、パルス発振のレーザーが主流となりつつあった。
【００１０】
ところが、半導体膜の結晶化においてパルス発振のレーザーよりも連続発振のレーザー（以下、ＣＷレーザーという。）を用いる方が、半導体膜内に形成される結晶粒のサイズが大きくなることが見出された。半導体膜内の結晶粒のサイズが大きくなると、結晶粒の界面（粒界）により該半導体膜を用いて形成されるＴＦＴの移動度が高くなる。そのため、連続発振のレーザーが脚光を浴びている。
【００１１】
また、ＳＬＧによる結晶成長は急峻な熱勾配が発生した場合に起こり、その方向は温度が低い部分から高い部分に向かって起きる。結晶成長の距離には限界があり、せいぜい１０μｍ程度であり、温度が最も高い部分に向かって成長が起きるために、成長がぶつかり合ってリッジが発生してしまう。
【００１２】
また、線状ビームを一方向に走査させ、重ね合わせて繰り返し照射することによって、リッジ部分を再度、溶融凝固させてＳＬＧを連続的に起こし、リッジをなるべく減らし、結晶成長距離を長くするＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法も開発されている。しかし、線状レーザーを用いて効率よくＳＬＧを連続的に起こす場合には、短軸プロファイルに急峻なエネルギー勾配をつけるために、短軸幅を非常に短く絞る必要があり、その結果焦点距離が非常に浅くなり、大面積で再現性良く、且つ連続的にＳＬＧを起こす事が難しい。そのため、歩留まりが著しく悪く、生産性に大きな問題がある。
【００１３】
本発明は、キャリア移動度が高く、良好な電気的特性を有する半導体装置と、その作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、結晶粒が一方向に延びた結晶帯を有し、結晶粒が延びた方向において粒界の出現頻度が小さい又は結晶粒が延びた方向に粒界が存在しない多結晶半導体膜を有する。結晶粒が一方向に延びた結晶帯の形成には、線状レーザー光を用いて結晶化を行う。線状レーザー光の光強度を該レーザー光の長軸方向に周期的に変調させる光強度変調手段を介してレーザー光を照射し、且つ、線状レーザ光を走査させる半導体膜の一端から他端までの間で、半導体膜の少なくとも一部分を完全溶融状態に維持したまま結晶成長を時間的に連続で引き起こさせることによって、レーザー光の走査方向に結晶粒が成長した結晶帯を形成することができる。または、レーザー光の光強度を周期的に変調させる光強度変調手段を介して周期的なプロファイルをレーザー光に付与し、このレーザー光を線状に成形し、照射しても良い。更には、周期的なプロファイルの付与と線状への成形を同時におこなってもよい。
【００１５】
本発明は、ストライプパターンを有する位相シフトマスクを介して結晶化させる半導体膜の一端から他端までの間に溶融状態を有するように完全溶融させることにより、結晶の成長方向が概ね一方向に揃っており、理想的には粒界が一方向にのみ存在する多結晶半導体膜を形成する。
【００１６】
本発明の一形態は、結晶質半導体膜を有する薄膜トランジスタであって、前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を一又は複数有し、前記結晶帯の少なくとも一つは、該結晶帯内にソース領域、チャネル形成領域及びドレイン領域を有することを特徴とする薄膜トランジスタである。
【００１７】
本発明の別形態は、結晶質半導体膜を有する薄膜トランジスタであって、前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を複数有し、前記複数の結晶帯は、隣接する結晶帯間に境界線を有し、前記境界線は、薄膜トランジスタのソース領域からドレイン領域に至るまで、チャネル長方向と概ね平行であることを特徴とする薄膜トランジスタである。
【００１８】
本発明の別形態は、絶縁性表面を有する基板上に形成された結晶質半導体膜を有する薄膜トランジスタであって、前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を複数有し、前記複数の結晶帯は、隣接する結晶帯間に境界線を有し、前記境界線は、前記結晶質半導体膜の一辺から対向する他辺に至るまで、前記薄膜トランジスタのチャネル長方向と概ね平行であることを特徴とする薄膜トランジスタである。
【００１９】
本発明の別形態は、絶縁性表面を有する基板上に形成された結晶質半導体膜を有する薄膜トランジスタであって、前記結晶質半導体膜は結晶粒が一方向に延びた結晶帯を複数有し、前記結晶帯中における粒界の平均出現間隔は、前記結晶帯の短軸方向の間隔よりも大きいことを特徴とする薄膜トランジスタである。
【００２０】
上記構成の本発明において、前記結晶帯の長軸方向はチャネル長方向と概ね一致することが好ましい。
【００２１】
上記構成の本発明において、前記結晶帯の短軸方向の長さは概ね一定であることが好ましい。
【００２２】
上記構成の本発明において、前記結晶帯の短軸方向の長さは概ね３μｍ以下であり、前記結晶帯の長軸方向の長さは概ね３μｍ以上２０μｍ以下であることが好ましい。
【００２３】
本発明の別形態は、絶縁性表面を有する基板上に形成された結晶質半導体膜を有する薄膜トランジスタであって、前記結晶質半導体膜は結晶粒が一方向に延びた一の結晶帯からなり、前記結晶帯は、概ね３μｍ以下の一辺と、前記一辺と隣り合う概ね３μｍ以上２０μｍ以下の他の一辺とを有し、前記結晶質半導体膜のチャネル形成領域は、前記結晶帯内に形成され、前記結晶質半導体膜のチャネル形成領域には、チャネル長方向を横切る粒界が存在しないことを特徴とする薄膜トランジスタである。
【００２４】
上記構成の本発明において、前記基板と前記結晶質半導体膜の間には下地膜を有することが好ましい。
【００２５】
上記構成の本発明において、前記結晶質半導体膜はシリコンを主成分とする膜であることが好ましい。
【００２６】
上記構成の本発明において、前記基板はガラス基板であることが好ましい。
【００２７】
本発明の別形態は、絶縁性表面を有する基板上に形成された非晶質半導体膜に対して、連続発振のレーザー光又は疑似連続発振のレーザー光を照射して結晶化させる薄膜トランジスタの作製方法であって、非晶質半導体膜を形成し、線状に成形されたレーザー光の光強度を該レーザー光の長軸方向に周期的に変調させる光強度変調手段によって空間的に変調させて、前記非晶質半導体膜にレーザー光を照射することで前記レーザー光の照射領域全体にわたって前記非晶質半導体膜を完全溶融させ、前記レーザー光の走査方向と概ね一致する方向に成長した結晶帯を有する多結晶半導体膜を形成することを特徴とする薄膜トランジスタの作製方法である。
【００２８】
本発明の別形態は、絶縁性表面を有する基板上に形成された非晶質半導体膜に対して、連続発振のレーザー光又は疑似連続発振のレーザー光を照射して結晶化させる薄膜トランジスタの作製方法であって、非晶質半導体膜を形成し、線状に成形されたレーザー光の光強度を該レーザー光の長軸方向に周期的に変調させる光強度変調手段によって空間的に変調させて、前記非晶質半導体膜にレーザー光を照射することで前記レーザー光の照射領域全体にわたって前記非晶質半導体膜を完全溶融させ、前記レーザー光の走査方向と概ね一致する方向に成長した結晶帯を有する多結晶半導体膜を形成し、前記多結晶半導体膜の一部に不純物を導入してソース領域及びドレイン領域を形成し、前記多結晶半導体膜に含まれる結晶帯の少なくとも一つは、該結晶帯内にソース領域、チャネル形成領域及びドレイン領域を有し、前記チャネル形成領域のチャネル長方向は、前記結晶帯の長軸方向と概ね平行であり、且つ前記結晶帯の境界と交差することなくソース領域からドレイン領域まで延びる線を描くことができることを特徴とする薄膜トランジスタの作製方法である。
【００２９】
上記構成の本発明において、前記光強度変調手段は、前記レーザー光の長軸方向とほぼ一致する方向に凹凸を有する位相シフトマスクであることが好ましい。
【００３０】
上記構成の本発明において、前記光強度変調手段は、前記レーザー光の走査方向に平行な方向に対して一定の角度だけ傾いた方向の凹凸を有する位相シフトマスクであり、前記変調されたレーザー光の光強度の値は長軸方向に極大値と極小値を有し、前記極小値は前記極大値の８０％以上となるように前記角度を調整することが好ましい。
【００３１】
上記構成の本発明において、前記位相シフトマスクは一定の間隔で溝が形成されたストライプパターンを有する透光性基板であることが好ましい。
【００３２】
上記構成の本発明において、前記透光性基板は石英基板であることが好ましい。
【００３３】
上記構成の本発明において、前記溝の間隔は前記溝の幅と同じ長さであることが好ましい。
【００３４】
上記構成の本発明において、前記半導体膜はシリコンからなることが好ましい。
【００３５】
上記構成の本発明において、前記結晶化は、前記結晶化を助長する元素を用いて行うことが好ましい。
【００３６】
本発明の別形態は、上記構成の本発明により作製された薄膜トランジスタを有する半導体装置である。
【００３７】
上記構成の本発明の半導体装置として、液晶表示装置又はＥＬ表示装置を用いることができる。特に、これらの周辺回路（駆動回路等）に本発明を適用することが好ましい。
【００３８】
なお、本発明において、結晶帯とは、帯状に延びた結晶粒をいう。理想的には、該結晶粒の長軸方向には結晶粒界を有さないものとする。
【００３９】
なお、本発明において、線状レーザー光を走査させる半導体膜の一端から他端までの間で、半導体膜の少なくとも一部分を完全溶融状態に維持したまま結晶成長を時間的に連続で引き起こさせるとは、本発明の半導体膜の結晶化がＳＬＧではないことを示している。ＳＬＧでは、溶融された半導体膜は即座に凝固する（溶融時間が短い）ために半導体膜は溶融と凝固を繰り返すことになる。本発明では、例えば、パルス発振のレーザー（疑似ＣＷレーザーを含む。）を用いる場合には、一のパルスのレーザー光が照射されて半導体膜が溶融された状態から、次のパルスのレーザー光が半導体膜に照射されるまでに、前記溶融された状態の半導体膜の少なくとも一部分を溶融状態で維持するようにして、固液界面を連続的に移動させながら結晶化を行う。
【００４０】
なお、本発明において、位相シフトマスクの一主表面若しくはこれと対向する主表面の一方又は双方にＡＲ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｏｎ）コートを行うことが好ましい。位相シフトマスクにＡＲコートを行うことで、光透過率を向上させることができる。ＡＲコートとして、例えば位相シフトマスクに用いる透光性基板よりも光の屈折率が低い材料を薄くコートすればよい。
【００４１】
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。
【００４２】
なお、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明においては、ソース及びドレインとして機能する領域を、ソースまたはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子と表記する場合がある。
【００４３】
また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、周辺駆動回路が同一基板上に形成された表示装置において、周辺駆動回路に本発明を適用することが特に好ましい。
【００４４】
また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有する表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００４５】
なお、本明細書中において、概ねとは、実質的にと同一のことを意味する。例えば、概ね平行とは、平行から±４５°程度（好ましくは±３０°程度）のずれを許容する。また、方向が概ね一致するとは、ある方向に対して、他方の方向が実質同じ方向であると差し支えない範囲のずれを許容し、ある方向に対して、他方の方向が±４５°の範囲（好ましくは±３０°の範囲）までを含むものとする。また、間隔が概ね一定であるとは、平均間隔をａとすると、間隔がａ／２以上３ａ／２以下であることをいう。また、概ね３μｍとは、２．５μｍ以上３．５μｍ以下をいい、概ね２０μｍとは、１５μｍ以上２５μｍ以下をいう。
【発明の効果】
【００４６】
本発明により、粒界の位置および方向が制御された結晶質半導体膜を得ることができる。
【００４７】
本発明により、結晶成長の方向を制御することができる。そのため、結晶粒界を低減することができる。これにより、多結晶半導体層の移動度を飛躍的に向上させることができる。
【００４８】
本発明により、ＴＦＴの半導体層におけるキャリアの移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【００４９】
本発明により良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。そのため、従来よりも高付加価値な半導体装置をガラス基板上に作製することができる。
【発明を実施するための最良の形態】
【００５０】
以下、本発明の実施の形態について図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
【００５１】
〈実施の形態１〉
本実施の形態では、本発明を適用した半導体装置が有する半導体層の形成工程について、図面を参照して説明する。図１は本実施の形態にて説明する、多結晶半導体膜を基板上に形成するまでの工程を示す。
【００５２】
基板には絶縁性基板として、ガラス基板１００を用いる。ガラス基板１００の材料は特定のものに限定されず、石英ガラスでもよいし、ほう珪酸ガラスのような無アルカリガラスでもよいし、アルミノ珪酸ガラスでもよい。後の薄膜を形成する工程で必要な耐熱性及び耐薬品性等を有していればよい。なお、ガラス基板だけではなく、基板表面が絶縁性であり、必要な耐熱性を有していれば基板の材料は特定のものに限定されない。すなわち、薄膜を形成する工程における温度に耐えうる程度の耐熱性を有するプラスチック基板や、絶縁膜を形成したステンレス基板等を用いることもできる。
【００５３】
また、ホウケイ酸ガラス等は石英ガラスとは異なり、ナトリウム（Ｎａ）やカリウム（Ｋ）等の不純物を若干量含有している。これらの不純物が活性層周辺に拡散すると、活性層と下地膜との界面や、活性層とゲート絶縁膜との界面に寄生チャネル形成領域を形成する。これらは、ＴＦＴの動作時に発生するリーク電流を増加させる原因となる。また、これらの拡散した不純物はＴＦＴのしきい値電圧にも影響を及ぼす。
【００５４】
従って、ガラス基板１００上にＴＦＴを作製するときには、ガラス基板とＴＦＴとの間に下地膜と呼ばれる、絶縁膜を挟み込む構造にすることが好ましい。この下地膜には、ガラス基板からの不純物の拡散を防ぐ機能と、この絶縁膜上に堆積する薄膜との密着性を高める機能が要求される。下地膜に用いる材料は特定のものに限定されず、酸化シリコン系材料でもよいし、窒化シリコン系材料でもよい。なお、酸化シリコン系材料とは酸素とシリコンとを主成分とする酸化シリコンや、酸化シリコンが窒素を含有し、かつ、酸素の含有量が窒素の含有量よりも多い酸化窒化シリコンをいう。窒化シリコン系材料とは窒素とシリコンとを主成分とする窒化シリコンや、窒化シリコンが酸素を含有し、窒素の含有量が酸素の含有量よりも多い窒化酸化シリコンをいう。または、これらの材料からなる膜を積層した構造であってもよい。積層して下地膜を形成する場合には、ガラス基板１００に密着する下層部分にはブロッキング層として機能し、主にガラス基板からの不純物の拡散を防ぐ材料を用い、上層部分には主に下地膜の上に堆積する薄膜との密着性を高める材料を用いることが好ましい。なお、結晶質半導体膜は窒化シリコン系材料と接して形成すると該界面にトラップ準位が生成されるため、結晶質半導体膜と接する絶縁膜としては酸化シリコン系材料を用いることが好ましい。
【００５５】
以上を考慮して、本実施形態では、ガラス基板１００上に下地膜１０１を形成する。ここでは下地膜１０１には窒化酸化シリコン上に酸化窒化シリコンを積層して形成する。安価なコーニングガラス等を基板に用いて、薄膜トランジスタとして機能する半導体膜がこの上に密着して形成されるとナトリウム等の可動イオンが基板から半導体膜へ侵入する。そのため、窒化シリコン膜はブロッキング層として形成されるものである。下地膜１０１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法又はスピンコート法等により形成することができる。下地膜は特に必要のない場合には形成しなくともよい。
【００５６】
次に、非晶質半導体膜１０２を形成する（図１（Ａ）を参照）。ここでは、非晶質半導体膜１０２はシリコンにより形成する。非晶質半導体膜１０２を形成するには、シラン（ＳｉＨ4）等の半導体材料ガスを用いて、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法、プラズマＣＶＤ法、気相成長法又はスパッタリング法により形成する。
【００５７】
次に、非晶質半導体膜１０２を結晶化する前に、必要に応じて、脱水素工程を行う。例えば、非晶質半導体膜１０２の形成が、シラン（ＳｉＨ4）を用いて通常のＣＶＤ法により行われた場合、膜中に水素が残留する。このように膜中に水素が残留した状態で、非晶質半導体膜にレーザー光を照射すると、結晶化に最適なエネルギー値の半分程度のエネルギー値のレーザー光により膜の一部が消失してしまう。そのため、例えばＮ2雰囲気中で加熱することで、膜中に残留している水素を除去することができる。非晶質半導体膜１０２の形成をＬＰＣＶＤ法や、スパッタリング法にて行う場合には、脱水素工程は必ずしも必要ではない。
【００５８】
また、必要に応じて、チャネルドープを行ってもよい。チャネルドープとは、半導体層に所定の濃度の不純物を添加して、意図的にＴＦＴの閾値電圧をシフトさせ、ＴＦＴの閾値を所望の値に制御するプロセスをいう。例えば、閾値電圧がマイナス側にシフトしている場合にはドーパントとしてｐ型の不純物元素を、プラス側にシフトしている場合にはドーパントにｎ型の不純物元素を添加する。ここで、ｐ型の不純物元素としてはリン（Ｐ）又はヒ素（Ａｓ）が、ｎ型の不純物元素としてはボロン（Ｂ）又はアルミニウム（Ａｌ）等が挙げられる。
【００５９】
なお、ここで、必要に応じて、非晶質半導体膜１０２の表面に形成された酸化膜を除去する。表面に形成された酸化膜を除去することで、酸化膜中又は酸化膜上に存在する不純物が結晶化によって半導体膜中に侵入して拡散することを防止することができる。
【００６０】
次に、非晶質半導体膜１０２の結晶化を行う。本発明では、非晶質半導体膜１０２の結晶化にレーザー光を用いる。レーザー光を照射することで結晶化に必要な熱量を非晶質半導体膜に供給する。レーザー光を用いることで、非晶質半導体膜の局所的な加熱が可能であり、基板の温度がガラスの歪み点以下となるように、非晶質半導体膜を結晶化することができる。
【００６１】
レーザーは、レーザー媒質、励起源、共振器により構成される。レーザーを、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、Ｘ線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。
【００６２】
気体レーザーには、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーには、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーには、アルゴン、クリプトン、キセノンの３種類の励起分子による発振がある。アルゴンイオンレーザーには、希ガスイオンレーザー、金属蒸気イオンレーザーがある。
【００６３】
液体レーザーには、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザー及び有機キレートレーザーは、固体レーザーに利用されているネオジムなどの希土類イオンをレーザー媒質として利用する。
【００６４】
固体レーザーが用いるレーザー媒質は、固体の母体にレーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、ＹＡＧ（イットリウム・アルミニウム・ガーネット結晶）、ＹＬＦ、ＹＶＯ4、ＹＡｌＯ3、サファイア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば、３価のイオン（Ｃｒ3+、Ｎｄ3+、Ｙｂ3+、Ｔｍ3+、Ｈｏ3+、Ｅｒ3+、Ｔｉ3+）である。
【００６５】
本発明で用いるレーザーとして、更にはファイバーレーザーを用いることもできる。ここで、本発明で用いることのできるファイバーレーザーについて図２を参照しながら詳細に説明する。
【００６６】
ファイバーレーザーは、光導波路（光ファイバー）を発振器として用いている。ファイバーレーザーの発振器の一構成を図２に示す。ファイバーレーザーは、励起用のレーザーダイオード１１１（ＬＤ）、励起光コンバイナー１１２、ファイバーブラッググレーティング１１３、ファイバーブラッググレーティング１１５（Ｆｉｂｅｒ  Ｂｒａｇｇ  Ｇｒａｔｉｎｇ）、レーザー媒質をコアにドープした光ファイバーである、アクティブゲインファイバー１１４、及び出力ポート１１６を有している。また、これらの機器は、ファイバーケーブル１１７を介してそれぞれ接続されている。なお、ファイバーレーザーは、連続発振、パルス発振のどちらでも可能である。本発明では連続発振又は疑似連続発振を用いる。
【００６７】
励起光コンバイナー１１２は、複数のレーザーダイオード１１１から出力された励起光を結合し、この結合光をファイバーブラッググレーティング１１３に入力する。なお、図２に示す発振器の構成では励起光コンバイナー１１２を含む構成としているが、励起光コンバイナー１１２を含まない構成としてもよい。すなわち、ファイバーケーブル１１７を介して単一のレーザーダイオード１１１とファイバーブラッググレーティング１１３とを直接接続する構成とし、単一のレーザーダイオード１１１から出力された励起光をファイバーブラッググレーティング１１３に直接入力するようにしてもよい。
【００６８】
ファイバーブラッググレーティング１１３は、レーザー発振器の全反射ミラーとして機能し、ファイバーブラッググレーティング１１５は、出力ミラーとして機能する。ファイバーブラッググレーティング１１３、ファイバーブラッググレーティング１１５は、ＹＡＧレーザーの如き固体レーザーの共振器ミラーのように、定期的なクリーニングやアライメント調整をする必要がない。このため、固体レーザーを用いる場合に比較して、熱変化や機械的衝撃に強く、メンテナンス性やモバイル性が高い。ファイバーブラッググレーティング１１５から出力されたレーザー光は、出力ポート１１６を介して光ファイバーの外部に出力（射出）される。ここでは、ファイバーブラッググレーティング１１５から出力されたレーザー光のビームスポットは円形であり、その口径は数十μｍ（代表的には、１０〜３０μｍ）である。なお、レーザー光のビームスポットは、円形に限らず、楕円や方形でもよい。
【００６９】
アクティブゲインファイバー１１４は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）などの希土類元素がドープされた円筒状のコア１１８と、パイプ状のクラッド１１９とから構成されている（図３）。コア１１８は、その口径が数十μｍ（代表的には、１０〜３０μｍ）である。ファイバーブラッググレーティング１１３から励起光を入力すると、アクティブゲインファイバー１１４内でレーザー発振する。ここで、アクティブゲインファイバー１１４は、レーザーダイオード１１１から入力される光の波長、ビーム品質等を変換する、光変換器のような役割を果たす。クラッド１１９は、単層構造でもよいし、２層構造でもよい。２層構造とする場合、例えばシリカからなる内側のクラッドと、ポリマーからなる外側のクラッドとの２層構造とすればよい。また、クラッド１１９の断面形状は、円形、長方形、多角形のいずれでもよい。
【００７０】
ファイバーケーブル１１７は、屈折率が高い円筒状のコアと、屈折率が低くコアの外周を覆っているパイプ状のクラッドとからなる２層構造をなしている。クラッドは、光ファイバーに入射された光を閉じ込める役割を持つ。クラッドの外径は、１００〜１５０μｍである。コアの屈折率は、コアを覆っているクラッドの屈折率よりも高いため、光ファイバーに入射された光はコア部分を伝わり外部に伝送される。
【００７１】
光信号が光ファイバー内を伝わるパターン（モード）は、用途によって異なり、マルチモードステップ型、マルチモードグレーデッド型、シングルモード型の３種類に大別される。本発明にはどのモードを使用してもよいが、好ましくはシングルモード型を用いるとよい。
【００７２】
また、ファイバーブラッググレーティング１１５と出力ポート１１６との間に、非線形光学素子を設ける構成とすることが好ましい。非線形光学素子を設けることにより、レーザーダイオード１１１から出力された基本波のレーザー光を高調波（第２高調波や第３高調波など）に変換することができる。
【００７３】
本発明でファイバーレーザーから射出されたレーザー光を用いると、固体レーザーを用いて結晶化する場合に比較して半導体装置の生産性の向上、低コスト化を実現することができる。
【００７４】
また、本発明で用いるレーザー光は非晶質半導体膜１０２に吸収される波長のＣＷレーザーから発振されたレーザー光であればよい。疑似ＣＷレーザーから発振されたレーザー光を用いても良い。本実施の形態では非晶質半導体膜１０２にシリコンを用いている。そのため、用いるレーザー光の波長はシリコンに吸収される、８００ｎｍ以下とし、好ましくは２００〜５００ｎｍ程度とし、より好ましくは３５０〜５５０ｎｍ程度とする。
【００７５】
ここで、疑似ＣＷレーザーとは、パルス発振のレーザーであって、発振周波数が高いために、実質的にＣＷレーザーと同様に扱うことのできるレーザーをいう。本発明では、被照射面は結晶化させる半導体膜の一端から他端までの間に溶融状態を有するように完全溶融されることを前提としているために、一のパルスのレーザー光が照射されて半導体膜が溶融された状態から次のパルスのレーザー光が半導体膜に照射されるまでに、溶融された状態の半導体膜の少なくとも一部分を溶融状態で維持するようにして、固液界面を連続的に移動させながら結晶化を行うことのできる、パルス発振のレーザーを用いる。
【００７６】
更に、本発明ではレーザー光の光強度を、空間的にレーザー光の長軸方向に周期的に変調させる手段を有する。このような手段として、位相シフトマスクを用いる。つまり、ストライプパターンを有する位相シフトマスクを介して、レーザー照射を行う。図４は、本発明で用いる位相シフトマスクの概略図である。図４（Ａ）が位相シフトマスクの側面図を示し、図４（Ｂ）が位相シフトマスクの上面図を示している。本発明で用いる位相シフトマスクには凸部１２１及び凹部１２２からなる、周期的なストライプ状のパターンが設けられている。このような位相シフトマスクは、平滑性が高い、透光性を有する基板をレーザー光により加工することで作製される。透光性を有する基板として、例えば、石英基板を用いる。このように凹凸が形成された位相シフトマスクをレーザー光が通過すると、凸部を通過したレーザー光では位相は反転せず、凹部を通過したレーザー光でのみ位相が１８０°反転する。これにより、該位相シフトマスクの凹部と凸部の間隔を反映した強度分布を有するレーザー光を得ることができる。
【００７７】
凹部の面と凸部の面には段差Δｔが設けられている。Δｔは、用いるレーザー光の波長λ、および位相シフトマスクの材料である、石英中における光の屈折率ｎ１及び空気中における光の屈折率ｎ０から、以下の数式により求められる。
【数１】
2008085316.tif 000003
【００７８】
ここで、屈折率ｎ１＝１．４８６、屈折率ｎ０＝１．０００、波長λ＝５３２ｎｍとすると、段差Δｔ＝５４７ｎｍとなる。従って、Δｔ＝５４７ｎｍとなるよう、石英基板を加工する。
【００７９】
図５は、本発明における、レーザー光を照射するときの光学系装置の位置関係の概略図を示している。レーザー発振器１３０から発振されたレーザー光は、まず、アッテネータ１３１で調整される。アッテネータ１３１は発振されたレーザー光の光強度を調整する。アッテネータ１３１を通過したレーザー光は、スリット１３２から照射されてシリンドリカルレンズ１３３を通過する。シリンドリカルレンズ１３３及びシリンドリカルレンズ１３６を通過したレーザー光は長軸方向および短軸方向について各々の後側焦点に集光され、照射されるビームの形状に成形される。本発明では線状ビームを形成するため、以下、長軸方向（図５（Ａ））と短軸方向（図５（Ｂ））の各々について、別々に説明する。
【００８０】
レーザー光はシリンドリカルレンズ１３３を通過することで、長軸方向に関しては、後側焦点１３４に集光される。後側焦点１３４はシリンドリカルレンズ１３３の屈折率により決定される。シリンドリカルレンズ面１３３ａから後側焦点までの距離である後側焦点距離１３５によって、被照射面１３８に照射される線状レーザー光の長軸方向の長さ３９が決定される。そのため、線状レーザー光の長軸方向の長さ３９が所望の長さとなるように、シリンドリカルレンズ１３３と被照射面１３８の距離を決定する。なお、本実施の形態では被照射面１３８は図１に示す非晶質半導体膜１０２の表面である。該レーザー光は、その後シリンドリカルレンズ１３６を通過するが、シリンドリカルレンズ１３６を通過しても、レーザー光の長軸方向では影響を受けない。
【００８１】
レーザー光の短軸方向については、シリンドリカルレンズ１３３では該レーザー光は変化することなく通過し、シリンドリカルレンズ１３３と被照射面１３８の間に設けられたシリンドリカルレンズ１３６により、シリンドリカルレンズ１３６の後側焦点１４０に集光される。後側焦点１４０はシリンドリカルレンズ１３６の屈折率により決定される。シリンドリカルレンズ面１３６ａから後側焦点１４０までの距離である後側焦点距離１４２によって、被照射面１３８に照射される線状レーザー光の短軸方向の長さ１４１が決定される。そのため、線状レーザー光の短軸方向の長さ１４１が所望の長さとなるように、シリンドリカルレンズ１３６と被照射面１３８の距離を決定する。なお、本実施の形態では被照射面１３８は非晶質半導体膜１０２の表面である。ここで、図５（Ｂ）において、後側焦点１４０は被照射面の後方に存在しているが、後側焦点は被照射面の前方であってもよい。なお、レーザー光は位相シフトマスクでも屈折されるので、この点も考慮する。
【００８２】
本実施の形態では、レーザー光はストライプパターンを有する位相シフトマスク１３７を介して、非晶質半導体膜の表面に照射される。位相シフトマスク１３７を介することで、該レーザー光は、長軸方向において位相シフトマスク１３７のストライプパターンを反映した強度分布を有することになる。
【００８３】
ここで、位相シフトマスク１３７に形成されるストライプパターンの凹凸の周期は、用いられるレーザー光に応じて決定するとよい。ストライプパターンの凹凸の周期は、該レーザー光により、位相シフトマスクを用いずにレーザー結晶化した場合の、得られる結晶粒のサイズにより決定するとよい。例えば、位相シフトマスク１３７を用いずに結晶化した場合に、結晶粒のサイズが平均３μｍ程度であれば、強度変調されたレーザー光が被照射面に照射される際に、強度変調の周期の半分が３μｍ以下となるよう、調整すればよい。これにより、結晶の核生成の位置を制御することができる。ここでは凹凸の周期が６μｍとなるように設定する。従って、結晶化される半導体膜を構成する結晶帯は３μｍの間隔（幅）を有する。
【００８４】
上記のように、６μｍの周期で繰り返されるレーザー光のビームプロファイルを、位相シフトマスクによる干渉光にて形成した場合についての計算結果を図６に示す。横軸は相対距離、縦軸は規格化した輝度を表している。計算結果はフレネル−キルヒホッフ回折積分を数値積分することにより算出したものである。なお、計算にはＭａｔｈｅｍａｔｉｃａを用いた。
【００８５】
図６（Ａ）はレーザー光の走査方向と位相シフトマスクのストライプパターンが平行である場合のレーザー光の輝度の分布を表している。なお、レーザー光の走査方向は位相シフトマスクに設けられた、凹凸を形成する溝に平行な方向である。図６（Ａ）に示されるように、３μｍ（レーザー光のビームプロファイルの周期の半分）毎に、照射されるレーザー光の輝度がほぼ０になる。このように、照射されるレーザー光の輝度がほぼ０になる位置では、非晶質半導体膜を完全溶融させるだけの十分な熱量が与えられず、結晶化されないことがある。そのため、線状ビームの走査方向を位相シフトマスクに設けられた凹凸を形成する溝に平行とせず、角度θ（図７（Ａ−１）を参照）だけ傾けるとよい。なお、図７（Ａ−１）には位相シフトマスク１５１の上面図を、図７（Ａ−２）には位相シフトマスク１５１の側面図を、図７（Ｂ）には位相シフトマスク１５１を介して線状レーザー光１５０が被照射面１５２に照射される様子を示している。これにより、周期的に存在する、レーザー光の輝度の極小値に該非晶質半導体膜が完全溶融するだけのレーザー光強度を確保することができる。角度θが１１．５°の場合について、図６（Ｂ）に、角度θが３０．９°の場合について、図６（Ｃ）に示す。図６（Ｃ）のレーザー光強度の一周期内において、光強度の極大値と極小値の輝度値は一定の条件内に収まるように調整する。
【００８６】
ここで、光強度の極大値と極小値における一定の条件について説明する。図８には照射されるレーザー光の輝度と、レーザー光の照射により形成される半導体膜の形態の関係を示している。
【００８７】
照射されるレーザー光の輝度が、図８中のｐ値よりも小さい場合、該非晶質半導体膜は結晶化されず、非晶質のままである。
【００８８】
照射されるレーザー光の輝度の極小値が、図８中のｐ値よりも大きく、輝度の極大値がｑ値よりも小さい場合（図８（Ａ）を参照）、該非晶質半導体膜は全面が結晶化される。
【００８９】
照射されるレーザー光の輝度の極大値が、図８中のｑ値よりも大きく、ｒ値よりも小さい場合であり、且つ、照射されるレーザー光の輝度の極小値が、図８中のｐ値よりも大きく、ｑ値よりも小さい場合（図８（Ｂ）を参照）、該非晶質半導体膜は結晶化され、結晶質半導体層中には結晶粒のサイズが大きい結晶と粒界が小さい結晶が混在する。
【００９０】
照射されるレーザー光の輝度の極大値および極小値が、図８中のｑ値よりも大きく、ｒ値よりも小さい場合（図８（Ｃ）を参照）、該非晶質半導体膜は結晶化され、該半導体膜中には結晶粒のサイズが大きい結晶が形成される。
【００９１】
照射されるレーザー光の輝度の極大値が、図８中のｒ値よりも大きい場合で、且つ、照射されるレーザー光の輝度の極小値が、図８中のｑ値よりも大きく、ｒ値よりも小さい場合（図８（Ｄ）を参照）、該半導体膜は照射されるレーザー光の輝度が弱い領域にのみ残り、輝度が強い領域の半導体膜は消失し、縞状の半導体膜になる。
【００９２】
以上のように、照射されるレーザー光の輝度によって形成される結晶粒のサイズ等が変化する。本発明ではサイズが大きい結晶を形成するため、図８（Ｃ）に示されるようにレーザー光の輝度を調整する。図８中のｑ値はｒ値の約８０％程度となることが経験的に知られている。
【００９３】
以上の理由から、角度θと、位相シフトマスクと非晶質半導体膜間の距離ｄを最適な値となるよう調整する必要がある。角度θを３０．９°で一定とし、距離ｄを変化させたときの輝度の変化を図９に示す。図９（Ａ）〜（Ｄ）はそれぞれ、ｄが３００μｍ、４００μｍ、５００μｍ、８００μｍのときの照射されるレーザー光の輝度を示している。図９（Ｄ）のときに輝度が周期的に変化し、ノイズが少ない。そのため、ここでは、角度θが３０．９°、距離ｄが８００μｍとなるように調整するとよい。このような、線状レーザー光１５０と位相シフトマスク１５１及び被照射面１５２の関係を図７に示す。図７（Ａ−１）は線状レーザー光１５０と位相シフトマスク１５１の上面図であり、図７（Ａ−２）は（Ａ−１）の側面図である。図７（Ｂ）は図７（Ａ−１）及び（Ａ−２）に示した線状レーザー光照射時の被照射面と位相シフトマスクと線状レーザー光についての側面図である。なお、レーザー照射時には基板を走査するため、図中に基板の走査方向を示している。
【００９４】
また、本実施形態で上記した以外に、プロジェクションレンズを用いることもできる。図１０にプロジェクションレンズを用いた場合の光学系の模式図を示す。レーザー照射装置１６０は、レーザー発振装置１６１と、レーザー光を整形する第１の光学系１６２と、レーザー光を均一化する第２の光学系１６３と、マスクホルダ１７０と、第３の光学系１６５と、ステージ１６６とを具備している。マスクホルダ１７０には、マスク１６４が配置される。ステージ１６６には、基板１６７が配置される。基板１６７は、例えば、非晶質半導体膜が形成されたガラス基板１００に相当する。
【００９５】
レーザー発振装置１６１の発振器で発振して得られたレーザー光は、第１の光学系１６２により、成形される。成形されたレーザー光は、第２の光学系１６３を通り、均一化される。そして、成形され、均一化されたレーザー光がマスク１６４を通過し、第３の光学系１６５内で所望の倍率に縮小され、ステージ１６６上に保持された基板１６７上にパターンを結像する。
【００９６】
レーザー発振装置１６１は、大出力を得られるレーザー発振器を備える。例えば、エキシマレーザー発振器、気体レーザー発振器、固体レーザー発振器、半導体レーザー発振器等を備える。連続発振のレーザー光やパルス発振のレーザー光が得られるものを、適宜用いることができる。具体的には、上記実施の形態１で挙げたレーザー発振器等を用いることができる。
【００９７】
第１の光学系１６２は、レーザー発振装置１６１から得られたレーザー光を所望の形状に成形するための光学系である。具体的には、レーザー光の断面形状を、円形、楕円形、矩形等の面状、または線状（厳密には、細長い長方形状）等に成形することができる。例えば、第１の光学系１６２にエキスパンダー等を用いて、レーザー光のビーム径を調整すればよい。その他、レーザー光の偏光方向を揃えるポーラライザーや、レーザー光のエネルギーを調整するアッテネータ、スペクトロメーター等を設けてもよい。アッテネータは減衰機とも呼ばれ、発振されたレーザー光の光強度を調整する。レーザー発振装置１６１に、レーザー光の出力を調整する機能がある場合には、アッテネータは設けなくともよい。
【００９８】
第２の光学系１６３は、第１の光学系１６２により成形されたレーザー光のエネルギー分布を均一化するための光学系である。具体的には、マスク１６４に照射されるレーザー光のエネルギー分布を均一化する。例えば、ホモジナイザー等を用いて、レーザー光のエネルギー分布を均一化すればよい。また、レーザー光が効率良くマスク１６４に照射されるように、ホモジナイザーとマスク１６４との間にフィールドレンズ等を設けて集光させるとよい。
【００９９】
なお、マスク１６４は位相シフトマスク、遮光マスク又は遮光領域を有する位相シフトマスク等が相当する。遮光領域は、遮光性が優れ、且つ照射されるレーザー光のエネルギーに耐性のある材料を用いる。
【０１００】
第３の光学系１６５は、マスク１６４を通過してパターン化されたレーザー光を縮小するための光学系である。マスク１６４を通過したレーザー光は、マスク１６４に形成されたパターンに対応したものとなる。第３の光学系１６５は、マスク１６４により形成されたレーザー光のパターン形状や強度分布を維持したまま、縮小して基板１６７に結像する光学系である。例えば、５分の１、１０分の１等に縮小される縮小レンズを用いる。
【０１０１】
基板１６７は、ステージ１６６で保持され、ＸＹＺθ方向に移動することができる。
【０１０２】
図１０のレーザー照射装置には、マスク１６４にレーザー光が均一に照射されているかを監視、制御するための受光素子１６８を設けてもよい。その他、基板１６７にレーザー光の焦点を合わせるためのオートフォーカス機構として、受光素子１６９を設けてもよい。受光素子１６８、１６９としては、ＣＣＤカメラ等を用いればよい。
【０１０３】
また、図１０のレーザー照射装置にミラー等を適宜設けて、レーザー光の進行方向を制御してもよい。
【０１０４】
以上のように、プロジェクションレンズを用いることにより、本発明における、照射されるレーザー光の長軸方向における強度分布は、マスク１６４のパターンの周期に拘束されない。従って、マスク１６４と異なる周期の結晶帯を有する結晶質半導体膜を形成することができる。
【０１０５】
以上述べたように、本発明を適用して、図１（Ｂ−１）及び（Ｂ−２）に示すように結晶の核生成場所が制御された、粒界が一方向に延びた、結晶粒のサイズが大きな結晶粒により形成される多結晶半導体層１０３を得ることができる。なお、図１（Ｂ−１）の多結晶半導体層１０３は図１（Ｂ−２）に示されるように、一方向にのみ延びた、結晶帯の境界１０５が存在し、結晶帯の境界１０５により仕切られた領域が一の結晶帯１０４となる。なお、結晶帯１０４は、一又は複数の結晶粒からなるが、一の結晶粒からなることが好ましい。一の結晶粒からなる結晶帯とすることで、単結晶と同様に粒界の存在しない多結晶半導体を形成することができる。
【０１０６】
結晶帯１０４中に任意の一点（図１（Ｂ−２）中、点Ｐ）をとり、その任意の一点から結晶帯の境界１０５に平行に引いた線は、結晶帯の境界１０５と交差しない。また、本実施の形態によれば、結晶帯の境界１０５と交差するような結晶粒界は形成されていないため、ＴＦＴのチャネル長の方向を、結晶帯の境界１０５とほぼ平行な方向となるようにＴＦＴを設けることで、移動度が高く、電気的特性が良好なＴＦＴを作製することができる。
【０１０７】
また、本実施の形態では、非晶質半導体膜をレーザー光により結晶化させるに際して、レーザー光を線状に成形している。線状レーザー光を長軸方向に周期的に強度変調させる手段として、一定の間隔で溝が形成された位相シフトマスクが用いられる。そのため、形成される結晶帯の幅は一定である。結晶帯の幅を一定とすることで、電気的特性が良好なＴＦＴを作製することができる。
【０１０８】
また、結晶化にあたっては、結晶化を助長する金属元素を用いることもできる。結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある。しかし、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リン（Ｐ）やアルゴン（Ａｒ）等の不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層と表面の酸化膜を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【０１０９】
また、結晶化後に、窒化シリコン膜又は酸化窒化シリコン膜でパッシベーション膜を形成し、窒素雰囲気中で４５０〜８００℃で、１〜２４時間の熱処理を行ってもよい。例えば５５０℃にて１４時間の熱処理を行うことで、不純物領域がゲッタリングサイトとなり、チャネル形成領域から不純物領域に金属元素を偏析させることができる。不純物領域にはドナーまたはアクセプターと金属元素が共に存在することになる。このようにして、結晶化を助長する金属元素をチャネル形成領域から除去することができる。
【０１１０】
また、結晶化を助長する金属元素としては、Ｎｉ、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ等を用いることができる。
【０１１１】
以上述べたように、本発明により、結晶の核生成場所を制御できる。そのため、結晶粒界の生成場所、生成する方向と単位面積あたりの本数を制御できる。
【０１１２】
本発明により、結晶成長の方向を一方向に制御することができる。そのため、結晶粒界を低減することができる。これにより、多結晶半導体層を有するＴＦＴにおいて、半導体層の移動度を飛躍的に向上させることができる。
【０１１３】
また、本発明により、ＴＦＴの半導体層の移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０１１４】
本発明により良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な半導体装置をガラス基板上に作製することができる。
【０１１５】
〈実施の形態２〉
本実施の形態では、本発明を適用した液晶表示装置におけるＴＦＴの作製工程について、図面を参照してその一例を説明する。図１１乃至図１４は、液晶表示装置の画素部が有するＴＦＴ（画素ＴＦＴ）を示す。図１１乃至図１４の（Ａ）には上面図を示し、（Ｂ）には（Ａ）におけるＸ1〜Ｘ3における断面図を示す。
【０１１６】
本実施の形態では基板にはガラス基板１８０を用いる。ガラス基板１８０上には下地層１８１を形成する。下地層１８１上に非晶質シリコン膜を形成する。下地層１８１は酸化シリコン系材料又は窒化シリコン系材料により形成すればよい。または、これらの材料からなる膜を積層した構造であってもよい。好適には、窒化シリコン膜上に酸化シリコン膜を形成した二層の積層構造とすればよい。半導体層と接触する層を酸化シリコンにより形成することが好ましい。特に、熱酸化により形成した酸化シリコンを用いると、界面準位のばらつきを低減することができ、より好ましい。ここでは窒化シリコン膜１８２上に酸化シリコン膜１８３を形成した積層構造とする。なお、本発明はこれに限定されず、実施の形態１と同様、必要のない場合には下地層１８１を設けなくても良い。
【０１１７】
次に、脱水素処理を行う。脱水素処理は、ガラス基板１８０を加熱することにより行えばよい。例えば、５００℃で１時間の加熱を行う。なお、本発明はこれに限定されず、必要のない場合には脱水素処理は行わなくても良い。
【０１１８】
次に、必要に応じてチャネルドープを行う。なお、チャネルドープとは、半導体層に所定の濃度の不純物を添加して、意図的にＴＦＴの閾値電圧をシフトさせ、ＴＦＴの閾値を所望の値に制御する技術である。例えば、閾値電圧がマイナス側にシフトしている場合にはドーパントとしてはｐ型の不純物元素を、プラス側にシフトしている場合にはドーパントとしてはｎ型の不純物元素を用いる。ここで、ｐ型の不純物元素としてはリン（Ｐ）又はヒ素（Ａｓ）を、ｎ型の不純物元素としてはボロン（Ｂ）又はアルミニウム（Ａｌ）等が挙げられる。
【０１１９】
なお、ここで必要に応じて、非晶質シリコン膜の表面に形成された酸化膜を除去する。
【０１２０】
次に、本発明を適用して非晶質シリコン膜を結晶化する。非晶質シリコン膜の結晶化には実施の形態１で述べた方法を用いればよい。これにより、該非晶質シリコン膜が結晶化され、多結晶シリコン層１８５となる。
【０１２１】
次に、エッチングにより多結晶シリコン層１８５をパターン形成する（図１１を参照）。エッチングは、ドライエッチングでもウエットエッチングでもよいが、下地となる層（ここでは酸化シリコン膜１８３）のエッチングレートが低く、且つ、多結晶シリコン層１８５のエッチングレートが高い条件、つまり、下地となる層に対する多結晶シリコン層１８５のエッチング選択比が高い条件により行う。エッチングガスにはＳＦ6等のフッ素系ガス、ＣＣｌ4やＣｌ2等の塩素系ガスやＣＢｒＦ3等のガスを用いることができる。なお、本明細書中において、エッチングレートとは単位時間あたりにエッチングされる深さのことである。また、エッチング選択比とは、積層形成された膜のエッチングにおいて、下地となる層のエッチングレートに対する被エッチング膜のエッチングレートのことである。
【０１２２】
次に、キャップ膜として酸化シリコン膜を形成し、所望の領域にレジストが形成された状態で高濃度に不純物元素を添加する。ここで、形成するＴＦＴがＮ型ＴＦＴであれば、リン（Ｐ）又はヒ素（Ａｓ）等を用いることができる。逆に、形成するＴＦＴがＰ型ＴＦＴであれば、ボロン（Ｂ）又はアルミニウム（Ａｌ）等を用いることができる。ここでは、不純物元素としてリン（Ｐ）を用いてＮ型ＴＦＴを形成する。その後、レジスト及びキャップ膜として形成した酸化シリコン膜を除去する。なお、本発明はこれに限定されず、キャップ膜は他の材料で形成しても良い。
【０１２３】
次に、第１の絶縁層１８７を形成する。第１の絶縁層１８７は下地層１８１と同様に酸化シリコン系材料又は窒化シリコン系材料により形成すればよい。ここでは酸化シリコン膜１８８上に窒化シリコン膜１８９を形成した積層構造とする。
【０１２４】
次に、第１の電極層２０２を形成する（図１２を参照）。第１の電極層２０２は、ＣＶＤ法、スパッタリング法又は液滴吐出法等を用いて形成することができる。第１の電極層２０２は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた元素又は前記元素を主成分とする合金材料若しくは化合物材料で形成すればよい。第１の電極層にアルミニウム（Ａｌ）を使用する際には、タンタル（Ｔａ）を添加して合金化したＡｌ−Ｔａ合金を用いるとヒロックが抑制される。また、ネオジウム（Ｎｄ）を添加して合金化したＡｌ−Ｎｄ合金を用いると、ヒロックが抑制されるだけでなく、抵抗の低い配線を形成することができる。そのため、Ａｌ−Ｔａ合金又はＡｌ−Ｎｄ合金を用いることが好ましい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコンに代表される半導体膜やＡｇＰｄＣｕ合金を用いてもよい。また、単層でも積層でもよい。例えば、窒化チタン膜とモリブデン膜から構成される２層の積層構造又は膜厚５０ｎｍのタングステン膜と膜厚５００ｎｍのアルミニウムとシリコンの合金膜と膜厚３０ｎｍの窒化チタン膜を積層した３層の積層構造としてもよい。また、３層の積層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金膜に代えてアルミニウムとチタンの合金膜を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。第１の電極層２０２は単層で形成してもよいし、積層で形成してもよい。例えば、主成分がモリブデン（Ｍｏ）である膜により形成すればよい。
【０１２５】
ここで、先の工程で形成した第１の絶縁層１８７の一部をエッチングにより除去する。ここでは第１の絶縁層における、上部の窒化シリコン膜１８９の一部を除去する。
【０１２６】
一導電型の半導体層を形成するには、高濃度に不純物元素を添加する。本工程により、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。なお、ＬＤＤ領域とは半導体層が多結晶シリコン膜により形成されているＴＦＴにおいて、信頼性の向上を目的として形成される領域である。半導体層が多結晶シリコンであるＴＦＴにおいてオフ電流を抑えることは重要であり、特に、画素回路などのアナログスイッチとしてＴＦＴを用いる場合には十分に低いオフ電流が要求される。しかし、ドレイン接合部の逆バイアス強電界により、オフ時にも欠陥を介するリーク電流が存在する。ＬＤＤ領域により、ドレイン端近傍の電界を緩和するため、オフ電流を低減させることができる。また、ドレイン接合部の逆バイアス電界をチャネル形成領域とＬＤＤ領域の接合部と、ＬＤＤ領域とドレイン領域の接合部とに分散させることができ、電界が緩和されるため、リーク電流が低減される。その後アニールを行うことで、不純物の活性化を行う。
【０１２７】
次に、第２の絶縁層２０３を形成する。第２の絶縁層２０３は第１の絶縁層１８７や下地層１８１と同様に酸化シリコン系材料又は窒化シリコン系材料により形成すればよい。または、これらの材料からなる膜を積層した構造であってもよい。好適には、窒化シリコン膜１９２上に酸化シリコン膜１９３を形成した二層構造とすればよい。第２の絶縁層２０３を形成後、水素化処理を行う。
【０１２８】
次に、第２の絶縁層２０３の所望の位置をエッチングすることで開口部１９４Ａ及び開口部１９４Ｂを形成する。開口部１９４Ａ及び開口部１９４Ｂが形成された状態で第２の電極層１９５をパターン形成する（図１３を参照）。第２の電極層１９５は第１の電極層２０２と同様に形成することができる。例えば、主成分がアルミニウム（Ａｌ）である層を、主成分がモリブデン（Ｍｏ）である層により挟み込んだ、３層の積層構造とすればよい。なお、本発明はこれに限定されない。第２の絶縁層２０３が液滴吐出法により形成された場合等、開口部を形成する必要がない場合には、開口部を形成するためのエッチングは行わなくてよい。
【０１２９】
次に、第３の絶縁層１９６をパターン形成する。第３の絶縁層１９６はポリイミドやアクリル等に代表される有機材料からなる膜を、スピンコート法等により形成すればよい。パターンの形成に際しては、開口部２０９を有するように形成する。なお、開口部２０９は、第２の電極層１９５を所望の位置で露出するように形成される。また、液滴吐出法を用いると、フォトリソグラフィーによりパターン形成を行う必要がないため、工程が簡略になる。ここで、液滴吐出法とは、特定の目的のために調合された組成物の液滴を選択的に吐出等して所定のパターンを形成する方法（その方式によっては、インクジェット法とも呼ばれる。）をいう。また、その他のパターンを転写又は描写できる方法、例えば各種印刷法（スクリーン印刷、オフセット印刷、凸版印刷やグラビア印刷等のパターンが形成される方法）等も用いることができる。なお、第３の絶縁層１９６についても積層構造を有するように形成してもよい。例えば、酸化シリコン系材料又は窒化シリコン系材料のような無機材料からなる膜上に有機材料からなる膜を形成してもよい。
【０１３０】
次に、第３の電極層１９８をパターン形成する（図１４を参照）。第３の電極層１９８は画素電極として機能するため、透明導電膜により形成する。例えばスパッタリング法を用いてＩＴＯ（インジウム錫酸化物）又は酸化亜鉛等により形成するとよい。ＩＴＯに酸化シリコンが２〜１０％含まれたターゲットを用いてスパッタリング法により形成されるＩＴＳＯを用いてもよい。この他、酸化亜鉛にガリウム（Ｇａ）をドープした導電性材料、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化物導電性材料であるＩＺＯを用いても良い。第３の電極層１９８を形成した後、エッチングにより所望のパターンを形成すれば良い。なお、本発明はこれに限定されない。第３の電極層１９８は透明導電膜として機能する他の材料により形成しても良い。
【０１３１】
また、更には必要に応じて、第４の電極層を形成してもよい。第４の電極層として、例えば、半透過・半反射型表示装置又は反射型表示装置に必要な反射電極が挙げられる。反射電極を用いることで、外光を有効に利用して表示を行うことができる。従って、表示装置の消費電力を低減することができる。第４の電極層の形成にはアルミニウム（Ａｌ）又は銀（Ａｇ）等を主成分とする材料を用いる。光の反射率が高い材料を用いればよい。好適には主成分がモリブデンである層の上に主成分がアルミニウムである層を形成して積層構造にする。また、反射型表示装置においては第４の電極層の材料（光の反射率が高い材料）を用いて第３の電極層１９８を形成してもよい。
【０１３２】
以上のように、本発明を適用して表示装置に用いるＴＦＴ基板を形成することができる。しかし、本発明はこれに限定されない。本発明を適用することのできるＴＦＴとして、異なる例を図１５に示す。
【０１３３】
図１５は実施の形態２と同様に液晶表示装置の画素部に用いることのできるＴＦＴの側面図であり、ボトムゲート型ＴＦＴと呼ばれる。ＴＦＴの形成方法の詳細は実施の形態２とほぼ同様である。基板２００上に下地層２０１が形成され、下地層２０１上に第１の電極層２０２がパターン形成されている。第１の電極層２０２上に第１の絶縁層２０３が形成され、第１の絶縁層２０３上に多結晶半導体層２０４が形成されている。更に、多結晶半導体層２０４上に第２の絶縁層２０５が開口部２０９を有するように形成され、その上に第２の電極層２０６がパターン形成されている。多結晶半導体層２０４と第２の電極層２０６は開口部２０９にて電気的に接続されている。第２の電極層２０６の上には第３の絶縁層２０７が開口部２１０を有するように形成されている。そして、第３の絶縁層２０７の上に第３の電極層２０８がパターン形成されている。第２の電極層２０６と第３の電極層２０８は開口部２１０にて電気的に接続されている。
【０１３４】
以上に説明したＴＦＴの各層は各々、積層して形成してもよい。また、形成する材料は特定のものに限定されない。また、多結晶半導体層２０４はＬＤＤ領域を形成するように不純物を導入することが好ましい。
【０１３５】
次に、様々な形態の表示パネルの画素の構成について、図１６に示す等価回路図を参照して説明する。
【０１３６】
図１６（Ａ）に示す画素は、列方向に信号線３１０及び電源線３１１、電源線３１２、電源線３１３、行方向に走査線３１４が配置される。また、スイッチング用のＴＦＴ３０１、駆動用のＴＦＴ３０３、電流制御用のＴＦＴ３０４、容量素子３０２及び発光素子３０５を有する。
【０１３７】
図１６（Ｃ）に示す画素は、ＴＦＴ３０３のゲート電極が、行方向に配置された電源線３１５に接続される点が異なっており、それ以外は図１６（Ａ）に示す画素と同じ構成である。つまり、図１６（Ａ）及び（Ｃ）は、等価な回路図である。しかしながら、列方向に電源線３１２が配置される場合（図１６（Ａ））と、行方向に電源線３１５が配置される場合（図１６（Ｃ））では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用のＴＦＴ３０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１６（Ａ）、（Ｃ）として分けて記載している。
【０１３８】
図１６（Ａ）及び（Ｃ）に示す画素の特徴として、画素内にＴＦＴ３０３、ＴＦＴ３０４が直列に接続されており、ＴＦＴ３０３のチャネル長Ｌ3、チャネル幅Ｗ3、ＴＦＴ３０４のチャネル長Ｌ4、チャネル幅Ｗ4は、Ｌ3／Ｗ3：Ｌ4／Ｗ4＝５〜６０００：１を満たすように設定される。このような関係を満たす一例として、Ｌ3が５００μｍ、Ｗ3が３μｍ、Ｌ4が３μｍ、Ｗ4が１００μｍの場合を考える。また、本発明を用いると、粒界の多数をチャネル長方向にほぼ平行に形成させることができるため、移動度の高いＴＦＴを形成でき、表示能力に優れた表示パネルを作製することが可能となる。
【０１３９】
なお、ＴＦＴ３０３は飽和領域で動作し、発光素子３０５に流れる電流値を制御する役目を有し、ＴＦＴ３０４は線形領域で動作し、発光素子３０５に対する電流の供給を制御する役目を有する。ＴＦＴ３０３とＴＦＴ３０４は同じ導電型を有していることが好ましい。またＴＦＴ３０３には、エンハンスメント型のＴＦＴだけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ３０４が線形領域で動作するために、ＴＦＴ３０４のＶGS（ソース電極又はドレイン電極とゲート電極間の電位差）の僅かな変動は発光素子３０５の電流値に影響を及ぼさない。つまり、発光素子３０５の電流値は、飽和領域で動作するＴＦＴ３０３により決定される。
【０１４０】
図１６（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ３０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ３０１がオンになり、画素内にビデオ信号が入力されると、容量素子３０２にそのビデオ信号が保持される。なお、図１６（Ａ）〜（Ｄ）には、容量素子３０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子３０２を設けなくてもよい。
【０１４１】
発光素子３０５は、２つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間（陽極と陰極の間）に電位差が設けられる。電界発光層は有機材料や無機材料等から選ばれた材料により構成される。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。なお、本発明はこれに限定されず、発光素子に換えて液晶素子を用いても良い。
【０１４２】
図１６（Ｂ）に示す画素は、ＴＦＴ３０６と走査線３１６を追加している以外は、図１６（Ａ）に示す画素構成と同じである。同様に、図１６（Ｄ）に示す画素は、ＴＦＴ３０６と走査線３１６を追加している以外は、図１６（Ｃ）に示す画素構成と同じである。
【０１４３】
ＴＦＴ３０６は、新たに配置された走査線３１６によりオン又はオフが制御される。ＴＦＴ３０６がオンになると、容量素子３０２に保持された電荷は放電し、ＴＦＴ３０４がオフになる。つまり、ＴＦＴ３０６の配置により、強制的に発光素子３０５に電流が流れない状態を作ることができる。従って、図１６（Ｂ）及び（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することができる。
【０１４４】
図１６（Ｅ）に示す画素は、列方向に信号線３５０、電源線３５１、電源線３５２、行方向に走査線３５３が配置される。また、スイッチング用ＴＦＴ３４１、駆動用ＴＦＴ３４３、容量素子３４２、及び発光素子３４４を有する。図１６（Ｆ）に示す画素は、ＴＦＴ３４５と走査線３５４を追加している以外は、図１６（Ｅ）に示す画素構成と同じである。なお、図１６（Ｆ）の構成も、ＴＦＴ３４５の配置により、デューティ比を向上させることができる。
【０１４５】
以上のように、本発明を適用することで、半導体層の結晶粒のサイズを大きく、且つ、粒界の形成される位置を制御することができるため、チャネル長方向に存在する粒界の本数が少ない、結晶粒のサイズの大きな結晶粒により形成される多結晶半導体層を得ることができる。これにより半導体層における移動度の高いＴＦＴを形成することができる。
【０１４６】
また、本発明により、ＴＦＴの半導体層の移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０１４７】
良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な表示装置をガラス基板上に作製することができる。
【０１４８】
〈実施の形態３〉
本実施の形態では、実施の形態２の発光素子の詳細について説明する。
【０１４９】
本発明を適用して作製したＥＬ表示装置について図１７を参照しながら説明する。発光素子を駆動するトランジスタとしてＮ型トランジスタを用いた場合、該発光素子から発せられる光は、下面放射（図１７（Ａ）参照）、上面放射（図１７（Ｂ）参照）、両面放射（図１７（Ｃ）参照）のいずれかを行う。ＴＦＴ３６１、ＴＦＴ３７１、ＴＦＴ３８１を用いることで各ＴＦＴに接続された各発光層への電界を制御する。発光層３７２及び発光層３８２は電界発光層であり、ＥＬを用いればよい。ＥＬを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。以下に、無機ＥＬ素子を形成する場合について述べる。
【０１５０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。
【０１５１】
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
【０１５２】
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
【０１５３】
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、結晶粒のサイズが小さく低い焼成温度でも反応を進ませることができる。
【０１５４】
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ2Ｓ3）、硫化ガリウム（Ｇａ2Ｓ3）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ2Ｏ3）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ2Ｓ4）、硫化ストロンチウム−ガリウム（ＳｒＧａ2Ｓ4）、硫化バリウム−ガリウム（ＢａＧａ2Ｓ4）、等の３元系の混晶であってもよい。
【０１５５】
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）等を用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。
【０１５６】
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
【０１５７】
ドナー−アクセプター再結合型発光の発光材料を固相法により合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ2Ｓ3）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ2Ｓ）、硫化銀（Ａｇ2Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
【０１５８】
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料を得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
【０１５９】
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
【０１６０】
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。
【０１６１】
図１８（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図１８（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層３９０、電界発光層３９２、第２の電極層３９３を含む。
【０１６２】
図１８（Ｂ）及び図１８（Ｃ）に示す発光素子は、図１８（Ａ）の発光素子において、極層と電界発光層間に絶縁層を設ける構造である。図１８（Ｂ）に示す発光素子は、第１の電極層３９０と電界発光層３９２との間に絶縁層３９４を有し、図１８（Ｃ）に示す発光素子は、第１の電極層３９０と電界発光層３９２との間に絶縁層３９４ａ、第２の電極層３９３と電界発光層３９２との間に絶縁層３９４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０１６３】
また、図１８（Ｂ）では第１の電極層３９０に接するように絶縁層３９４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層３９３に接するように絶縁層３９４を設けてもよい。
【０１６４】
分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
【０１６５】
分散型無機ＥＬの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法等を用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
【０１６６】
図１９（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図１９（Ａ）における発光素子は、第１の電極層４００、電界発光層４０２、第２の電界電極層４０３の積層構造を有し、電界発光層４０２中にバインダによって保持された発光材料４０１を含む。
【０１６７】
本実施の形態において用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）等の耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ3）やチタン酸ストロンチウム（ＳｒＴｉＯ3）等の高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
【０１６８】
バインダに含まれる無機絶縁材料としては、酸化シリコン（ＳｉＯx）、窒化シリコン（ＳｉＮx）、酸素及び窒素を含むシリコン、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ2Ｏ3）、酸化チタン（ＴｉＯ2）、ＢａＴｉＯ3、ＳｒＴｉＯ3、チタン酸鉛（ＰｂＴｉＯ3）、ニオブ酸カリウム（ＫＮｂＯ3）、ニオブ酸鉛（ＰｂＮｂＯ3）、酸化タンタル（Ｔａ2Ｏ5）、タンタル酸バリウム（ＢａＴａ2Ｏ6）、タンタル酸リチウム（ＬｉＴａＯ3）、酸化イットリウム（Ｙ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、ＺｎＳその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。
【０１６９】
作製工程において、発光材料はバインダを含む溶液中に分散されるが、本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトキシ−３−メチル−１−ブタノール（ＭＭＢともいう）等を用いることができる。
【０１７０】
図１９（Ｂ）及び図１９（Ｃ）に示す発光素子は、図１９（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１９（Ｂ）に示す発光素子は、第１の電極層４００と電界発光層４０２との間に絶縁層４０４を有し、図１９（Ｃ）に示す発光素子は、第１の電極層４００と電界発光層４０２との間に絶縁層４０４ａ、第２の電極層４０３と電界発光層４０２との間に絶縁層４０４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数の層からなる積層でもよい。
【０１７１】
また、図１９（Ｂ）では第１の電極層４００に接するように絶縁層４０４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層４０３に接するように絶縁層４０４を設けてもよい。
【０１７２】
図１８における絶縁層３９４、図１９における絶縁層４０４のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ2）、酸化イットリウム（Ｙ2Ｏ3）、酸化チタン（ＴｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化タンタル（Ｔａ2Ｏ5）、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸鉛（ＰｂＴｉＯ3）、窒化シリコン（Ｓｉ3Ｎ4）、酸化ジルコニウム（ＺｒＯ2）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング法、蒸着法、ＣＶＤ法等により形成することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して形成してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
【０１７３】
本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
【０１７４】
以上説明したように、発光素子を形成することができる。本発明を適用して表示装置に用いるＴＦＴ基板を形成することで、半導体層の結晶粒のサイズを大きくでき、且つ、粒界の形成される位置を制御することができる。そのため、チャネル長方向に存在する粒界の本数が少ない、サイズが大きな結晶粒により形成される多結晶半導体層を得ることができる。これにより半導体層における移動度の高いＴＦＴを形成することができるため、発光装置の表示性能を向上させることができる。特に、本発明を発光装置の駆動回路に用いることが好ましい。
【０１７５】
また、本発明により、ＴＦＴの半導体層の移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０１７６】
また、良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な表示装置をガラス基板上に作製することができる。
【０１７７】
〈実施の形態４〉
次に、実施の形態２及び実施の形態３において作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
【０１７８】
以下に、駆動回路を搭載した表示装置の一般的な形態について説明する。
【０１７９】
まず、ＣＯＧ方式を採用した表示装置について、図２０（Ａ）を用いて説明する。基板４１０上には、文字や画像などの情報を表示する画素部４１１が設けられている。画素部４１１はマトリクス状に配置された複数の画素４１２から構成される。複数の駆動回路が設けられた基板を矩形状に分断することによってドライバＩＣを作製し、作製されたドライバＩＣが基板４１０上に実装される。図２１（Ａ）は複数のドライバＩＣ４１７、該ドライバＩＣ４１７の先にＦＰＣ４１６を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバＩＣを用いて、該ドライバＩＣの先にテープを実装してもよい。
【０１８０】
また、ＴＡＢ方式を採用してもよく、その場合は、図２１（Ｂ）で示すように複数のテープを貼り付けて、該テープにドライバＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数のドライバＩＣを実装してもよく、この場合には、強度の問題から、ドライバＩＣを固定する金属片等を一緒に貼り付けるとよい。
【０１８１】
これらの表示パネルに実装されるドライバＩＣは、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。
【０１８２】
つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０１８３】
ドライバＩＣがＩＣチップよりも外形寸法上優位な点は、長辺の長さにある。長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、本発明ではガラス基板上にドライバＩＣを形成することができるが、この場合、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
【０１８４】
また、図２０（Ｂ）のように、走査線側駆動回路４２２が基板４２０上に一体形成される場合、画素部４２１の外側の領域には、信号線側の駆動回路が形成されたドライバＩＣが実装される。これらのドライバＩＣは、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素部４２１の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣの出力端子のピッチに合わせて集められる。
【０１８５】
本発明では、ドライバＩＣは基板上に形成された結晶質半導体膜により形成される。本発明を適用して、該結晶質半導体膜をＣＷレーザー光又は疑似ＣＷレーザー光の照射により形成するとよい。本発明を適用することにより、結晶欠陥が少なく、結晶粒のサイズが大きな多結晶半導体層を用いてＴＦＴを形成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができる。これは、本発明を適用することで、結晶粒がチャネル長方向に延び、トランジスタのチャネル長方向に存在する結晶粒界の本数が少ないためである。なお、チャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。
【０１８６】
また、レーザー結晶化を行うには、レーザー光の大幅な絞り込みを行うことが好ましい。本発明ではレーザー光の形状が線状であるため、被照射体に対して、十分に且つ効率的なエネルギー密度を確保することができる。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味し、短軸方向にある程度の幅を確保してもよい。
【０１８７】
本発明では、図２０（Ｃ）のように基板４３０上に画素部４３１が設けられ、信号線駆動回路４３２及び走査線駆動回路４３４が一体形成されている。
【０１８８】
画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域に配置されるトランジスタとして、結晶質半導体膜をチャネル形成領域としたＴＦＴを用いることを特徴とする。本発明ではＴＦＴの半導体層における移動度が高いため、システムオンパネル化を実現した表示パネルを作製することができる。
【０１８９】
ドライバＩＣの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。
【０１９０】
以上のように、表示パネルに駆動回路を組み入れることができる。本発明により、移動度の高い半導体膜を形成することができるため、より高機能な表示装置を提供することができる。
【０１９１】
〈実施の形態５〉
本発明を適用した半導体装置の表示装置以外の形態について図２２乃至図２４を参照して説明する。具体的には、無線通信可能な半導体装置について説明する。本実施の形態では基板４５１上に６つの半導体装置を作製する場合について説明する。なお、図２２（Ａ）、図２３（Ａ）及び図２４（Ａ）中、１つの半導体装置が設けられる領域は、点線で囲まれた領域４５０に相当する。図２２（Ｂ）、図２３（Ｂ）、図２４（Ｂ）の各々は、図２２（Ａ）、図２３（Ａ）、図２４（Ａ）の各々の点Ａから点Ｂまでの断面図に相当する。
【０１９２】
まず、基板４５１上に絶縁層４５９を形成する（図２２（Ｂ）参照）。次に、絶縁層４５９上に、複数のトランジスタ４６０を含む層を形成する。続いて、複数のトランジスタ４６０を含む層上に、絶縁層４６２及び絶縁層４６３を形成する。次に、絶縁層４６２及び絶縁層４６３に設けられた開口部を介して、複数のトランジスタ４６０の各々のソース領域又はドレイン領域に接続された導電層４６４を形成する。次に、導電層４６４を覆うように、絶縁層４６５を形成する。
【０１９３】
基板４５１には、ガラス基板、プラスチック基板又は石英基板等を用いるとよい。好ましくは、ガラス基板又はプラスチック基板を用いる。基板は、絶縁性で、且つ必要な耐熱性等を有していればよい。基板としてガラス基板やプラスチック基板を用いると、１辺が１メートル以上の半導体装置を作製することや、所望の形状の半導体装置を作製することが容易である。
【０１９４】
絶縁層４５９は、外部からの汚染物（基板に含まれる不純物等）に対してバリアとして機能する。絶縁層４５９は、スパッタリング法又はプラズマＣＶＤ法等により、酸化シリコン系材料又は窒化シリコン系材料を、単層又は積層して形成する。なお、絶縁層４５９は、必要のない場合には、設けなくてもよい。
【０１９５】
複数のトランジスタ４６０の各々は、多結晶半導体層４６６、絶縁層４６１、導電層４６７を有する。多結晶半導体層４６６の結晶化には実施の形態１に述べた方法を用いればよい。多結晶半導体層４６６は、ソース領域又はドレイン領域として機能する不純物領域４６８、チャネル形成領域４６９を有する。不純物領域４６８には、Ｎ型又はＰ型を付与する不純物元素が添加されている。具体的には、Ｎ型を付与する不純物元素（１５族に属する元素、例えばリン（Ｐ）、砒素（Ａｓ））、Ｐ型を付与する不純物元素（例えばボロン（Ｂ））が添加されている。また、特に図示していないが、ＬＤＤ領域を形成することが好ましい。
【０１９６】
なお、図示する構成では、複数のトランジスタ４６０のみを形成しているが、本発明はこの構成に制約されない。基板４５１上に設ける素子は、半導体装置の用途によって適宜調節するとよい。例えば、電磁波を送受信する機能をもたせた半導体装置を形成する場合には、基板４５１上に複数のトランジスタのみ、又は基板４５１上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。なお、アンテナとして機能する導電層は、単層ではなく、複数の層を積層して形成してもよい。また、データを記憶する機能をもたせた半導体装置を形成する場合には、基板４５１上に記憶素子（例えば、トランジスタ、メモリトランジスタ等）も形成するとよい。また、回路を制御する機能や信号を生成する機能等をもたせた半導体装置（例えば、ＣＰＵ、信号生成回路等）を形成してもよい。また、上記以外にも必要に応じて、抵抗素子や容量素子などを形成してもよい。
【０１９７】
絶縁層４６２及び絶縁層４６３は、ＳＯＧ（スピンオングラス）法、液滴吐出法又はスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層して形成する。例えば、絶縁層４６２を窒化シリコン系材料により形成し、絶縁層４６３を酸化シリコン系材料により形成すればよい。
【０１９８】
剥離層を有する場合には、基板４５１から複数のトランジスタ４６０を含む積層体４７０を剥離してもよい。積層体４７０からなるＴＦＴを有する半導体装置を作製することができる。また、剥離した積層体４７０を可撓性基板に転置することで湾曲可能な半導体装置を作製することができる。
【０１９９】
ここで、本発明の半導体装置の構成の一例について、図２５を参照して説明する。本発明の半導体装置５１０は、演算処理回路５１１と、記憶回路５１３と、アンテナ５１４と、電源回路５１８と、復調回路５２０と、変調回路５２１と、を有する。半導体装置５１０は、アンテナ５１４と電源回路５１８を必須の構成要素としており、他の要素は、半導体装置５１０の用途に従って、適宜設けられる。
【０２００】
演算処理回路５１１は、復調回路５２０から入力される信号に基づき、命令の解析、記憶回路５１３の制御、外部に送信するデータの変調回路５２１への出力などを行う。
【０２０１】
記憶回路５１３は、記憶素子を含む回路と、データの書き込みやデータの読み出しを行う制御回路と、を有する。記憶回路５１３には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路５１３は、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有し、構造が単純であるため、少なくとも次の二つの利点がある。一つは作製工程を簡略化することができ、費用を削減することができることである。もう一つは積層体の面積を小型化することが容易であり、大容量化を容易に実現することができることである。また、不揮発性メモリであるため、電池を内蔵してもよいし、内蔵しなくてもよい。従って、記憶回路５１３として、有機メモリを用いることが好ましい。
【０２０２】
アンテナ５１４は、リーダ／ライタ５２２から供給された搬送波を、交流の電気信号に変換する。また、半導体装置５１０から送信される信号に対して変調回路５２１により、負荷変調を加える。電源回路５１８は、アンテナ５１４からの交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
【０２０３】
復調回路５２０は、アンテナ５１４からの交流の電気信号を復調し、復調した信号を演算処理回路５１１に供給する。変調回路５２１は、演算処理回路５１１から供給される信号に基づき、アンテナ５１４に負荷変調を加える。
【０２０４】
リーダ／ライタ５２２は、アンテナ５１４に加えられた負荷変調を、搬送波として受信する。また、リーダ／ライタ５２２は、搬送波を半導体装置５１０に送信する。なお、搬送波とは、リーダ／ライタ５２２が受発信する電磁波であり、リーダ／ライタ５２２は変調回路５２１により変調された搬送波を受信する。
【０２０５】
上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＲＦチップ、ＲＦタグ、ＩＣチップ、ＩＣタグ、ＩＣラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、又は無線メモリ等と呼ばれる。本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２０６】
以上のように、本発明を適用してＲＦＩＤタグのような半導体装置に用いるＴＦＴ基板を形成することができる。本発明を適用することで、半導体層の結晶粒のサイズを大きく、且つ、粒界の形成される位置を制御することができるため、チャネル長方向に存在する粒界の本数が少ない、サイズの大きな結晶粒により形成される多結晶半導体層を得ることができる。これにより半導体層における移動度の高いＴＦＴを形成することができる。
【０２０７】
また、本発明により、ＴＦＴの半導体層の移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０２０８】
本発明により、良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な半導体装置をガラス基板上に作製することができる。
【０２０９】
〈実施の形態６〉
本発明は、結晶性半導体層を有する記憶素子にも適用することができる。その一例として、本発明を適用して作製したＮＯＲ型フラッシュメモリについて図２４及び図２６を参照して説明する。ＮＯＲ型フラッシュメモリは、例えばマザーボード（メインボードともいう。）上に装着され、ＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）の記録に用いられる。なお、マザーボートとはコンピュータの部品の一つであり、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などの各種モジュールを装着する基板のことである。
【０２１０】
フラッシュメモリを作製するに際しても、ＴＦＴの作製方法については実施の形態５で説明したＲＦＩＤタグと多くの工程が同様である。以下、メモリ素子５００の構成について説明する。まず、基板４８０の一方の面上に、絶縁層４８２を形成する。次に、絶縁層４８２上に半導体層４９６により複数のトランジスタを含む層を形成する。半導体層４９６は不純物領域４９７及びチャネル形成領域４９８を有する。続いて、複数のトランジスタを含む層上に、絶縁層４８３、フローティングゲート層４８９及び絶縁層４８４を形成する。次に、導電層４９９を形成し、絶縁層４８５と絶縁層４８６を形成する。次に、複数のトランジスタ内の絶縁層４８３、絶縁層４８４、絶縁層４８５及び絶縁層４８６に設けられた開口部を介して、複数のトランジスタの各々のソース領域又はドレイン領域に接続された導電層４８７を形成する。次に、導電層４８７を覆うように、絶縁層４９５を形成する。
【０２１１】
基板４８０には、ガラス基板、プラスチック基板又は石英基板等を用いるとよい。好ましくは、ガラス基板やプラスチック基板を用いる。基板としてガラス基板やプラスチック基板を用いると、１辺が１メートル以上の半導体装置を作製することや、所望の形状のものを作製することが容易である。
【０２１２】
絶縁層４８２は、基板４８０からの不純物の侵入を防止する役目を担う。絶縁層４８２は、スパッタリング法やプラズマＣＶＤ法等により、酸化シリコン系膜又は窒化シリコン系膜を、単層又は積層で形成する。なお、絶縁層４８２は、必要のない場合には、設けなくてもよい。半導体層４９６にはシリコンを用いる。半導体層４９６を形成する方法は実施の形態５と同様である。
【０２１３】
半導体層４９６には、非晶質半導体膜を結晶化した結晶質半導体膜を用いる。結晶化には、実施の形態１に記載した方法を用いればよい。半導体層４９６はソース領域又はドレイン領域として機能する不純物領域４９７及びチャネル形成領域４９８を有する。不純物領域４９７には、Ｎ型を付与する不純物元素（１５族に属する元素、例えばリン、砒素）又はＰ型を付与する不純物元素（例えば硼素、アルミニウム）が添加されている。不純物の導入には、拡散源を用いる方法やイオン注入法等を用いればよい。図示していないが、不純物領域４９７とチャネル形成領域４９８との間にＬＤＤ領域を形成すると好ましい。絶縁層４８３及び絶縁層４８４は絶縁層４８２と同様の方法にて形成することができる。
【０２１４】
絶縁層４８５及び絶縁層４８６はＳＯＧ（スピンオングラス）法、液滴吐出法、スクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層して形成する。例えば、絶縁層４８５は酸化窒化シリコンにより形成し、絶縁層４８６は窒化酸化シリコンにより形成すればよい。また、絶縁層４８２や絶縁層４８３、絶縁層４８４と同様に、スパッタリング法やプラズマＣＶＤ法等により形成してもよい。
【０２１５】
フローティングゲート層４８９及び導電層４８７並びに導電層４９９は導電性を有する物質により形成する。形成にはＣＶＤ法やスパッタ法、液滴吐出法等を用いればよい。また、単層で形成してもよいし、積層して形成してもよい。
【０２１６】
絶縁層４９５は絶縁層４８５及び絶縁層４８６と同様にＳＯＧ（スピンオングラス）法、液滴吐出法又はスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層して形成する。絶縁層４８２や絶縁層４８３、絶縁層４８４と同様に、スパッタリング法又はプラズマＣＶＤ法等により形成してもよい。
【０２１７】
導電層４８７が露出した領域に実施の形態２と同様に、スクリーン印刷法により電極層５０３及び電極層５０４を形成する。電極層の形成後、各素子に切断する。
【０２１８】
なお、図示する構成では、トランジスタのみを形成しているが、本発明はこの構成に制約されない。基板４８０上に設ける素子は、半導体装置の用途によって適宜調節するとよい。例えば消去電圧制御回路を搭載するとよい。必要に応じて、抵抗素子や容量素子などの他の素子を形成してもよい。
【０２１９】
上述したフラッシュメモリの回路図の一例を図２６に示す。書き込み及び読み出し動作にはワード線Ｗ1〜Ｗ7とビット線Ｂ1〜Ｂ4を用いて行う。ワード線及びビット線は各々の動作を制御する回路に接続されている。または、後の工程で各々の動作を制御するような回路に延伸する配線に接続してもよい。また、ワード線はメモリ素子中のゲート電極に、ビット線はメモリ素子中のソース電極又はドレイン電極に接続されている。また、点線で囲まれた領域５０１が単位メモリ素子に相当する。
【０２２０】
図示していないが、多層配線構造を採用することでより複雑な回路構成の装置を小型で実装することも可能である。
【０２２１】
なお、ここではＮＯＲ型フラッシュメモリについてのみ述べたが、もちろんＮＡＮＤ型フラッシュメモリにも本発明を適用することができる。
【０２２２】
以上のように、本発明を適用してフラッシュメモリのような半導体装置に用いるＴＦＴ基板を形成することができる。本発明を適用することで、半導体層の結晶粒のサイズを大きくし、且つ粒界の形成される位置を制御することができるため、チャネル長方向に存在する粒界の本数が少ない、サイズの大きな結晶粒により形成される多結晶半導体層を得ることができる。これにより半導体層における移動度の高いＴＦＴを形成することができる。
【０２２３】
また、本発明により、ＴＦＴの半導体層の移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０２２４】
本発明を適用して良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な半導体装置をガラス基板上に作製することができる。
【０２２５】
〈実施の形態７〉
本発明は結晶性半導体層を有する光電変換装置にも適用することができる。その一例について図２７を参照して説明する。
【０２２６】
なお、光電変換素子とは独立した一の光電変換層を有する薄膜の積層体をいい、光電変換装置とは一又は複数の光電変換素子の集合体又はその他の素子と組み合わせて構成される半導体装置をいう。例えば紫外線から赤外線にかけて感度を有する光電変換装置は総括して光センサと呼ばれている。光電変換素子は例えば表示装置に搭載され、周囲の明るさを検知し、表示輝度を調整するために用いられる。また、周囲の明るさだけではなく、表示装置の輝度を光センサにより検出することで表示部の輝度の調整も可能になる。具体的には、液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調整する。
【０２２７】
光電変換装置はフォトダイオードとも呼ばれる。フォトダイオードは大きく４つの種類に分けられる。すなわち、ｐｎ型、ｐｉｎ型、ショットキー型、アバランシェ型である。ｐｎ型フォトダイオードはｐ型半導体とｎ型半導体を接合した光電変換素子により構成され、ｐｉｎ型フォトダイオードはｐｎ型のｐ型半導体とｎ型半導体の間に真性半導体を挟んだ構成である。ｐｎ型は暗電流が小さいが、応答速度が低速である。ｐｉｎ型は応答速度が高速であるが、暗電流が大きい。なお、ここでｐ型半導体とは電子が欠乏することで電荷の輸送に用いるキャリアとして主に正孔（ホール）が用いられる半導体であり、ｎ型半導体とは電子が過剰に存在することで電荷の輸送に用いるキャリアとして主に電子が用いられる半導体であり、真性半導体とは高純度の半導体材料から構成される半導体である。ショットキー型フォトダイオードとは、ｐ型半導体層の代わりに金の薄膜層を形成してｎ層と接合した光電変換素子であり、アバランシェ型フォトダイオードとは、逆バイアスの電圧をかけることで光電流が倍増される高速且つ高感度の光電変換素子である。本実施の形態においては、ｐｉｎ型について説明する。
【０２２８】
図２７は基板５３０上に形成されたＴＦＴ５３１Ａ及びＴＦＴ５３１Ｂを有し、層間絶縁層５３３上に形成された光電変換素子部５３２Ａ及び光電変換素子部５３２Ｂ内にカラーフィルター層５３４Ａ及びカラーフィルター層５３４Ｂを有し、光電変換素子部５３２Ａ及び光電変換素子部５３２Ｂにおける第１導電層５３５Ａ及び第１の導電層５３５Ｂと同一の材料からなる遮光層５３５Ｃ及び遮光層５３５Ｄを有する光電変換装置の断面図を示す。第１導電層５３５Ａ並びに遮光層５３５Ｃ及び第１導電層５３５Ｂ並びに遮光層５３５Ｄが遮光することで光電変換素子部５３２Ａ及び光電変換素子部５３２Ｂの端部から各々の光電変換層に入射する光を遮断することができ、各々の光電変換層にはカラーフィルター層５３４Ａ及びカラーフィルター層５３４Ｂを通過した光のみが入射する。このため、光電変換素子部５３２Ａ及び光電変換素子部５３２Ｂはカラーセンサーとして機能する。また、カラーフィルター層５３４Ａ並びにカラーフィルター層５３４Ｂ及びオーバーコート層５３６Ａ並びにオーバーコート層５３６Ｂが保護層としても機能する。オーバーコート層５３６Ａ及びオーバーコート層５３６Ｂはカラーフィルター層５３４Ａ及びカラーフィルター層５３４Ｂに含まれる各種不純物元素が各々の光電変換層に拡散しないよう、保護する機能を有している。また、絶縁層５３９上の第２の導電層５４０は、外部回路と電気的に接続された接点電極と接続されている。
【０２２９】
このような光電変換装置に本発明を適用することで、変換効率の高い光電変換装置を作製することができる。
【０２３０】
以上のように、本発明を適用して光電変換装置を形成することができる。本発明を適用することで、半導体層の結晶粒のサイズを大きく、且つ粒界の形成される位置を制御することができるため、チャネル長方向に存在する粒界の本数が少ない、サイズの大きな結晶粒により形成される多結晶半導体層を得ることができる。これによりキャリアの移動度の高いＴＦＴを形成することができる。
【０２３１】
また、本発明により、ＴＦＴの半導体層の移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０２３２】
良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な半導体装置をガラス基板上に作製することができる。
【０２３３】
〈実施の形態８〉
本発明を適用して、絶縁性基板上にＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を形成することもできる。
【０２３４】
図２８に本実施の形態に係るＣＰＵのブロック図を示す。このＣＰＵは、演算装置６０１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ａｎｄ  Ｌｏｇｉｃ  Ｕｎｉｔ）、汎用レジスタ６０２及び命令解析部６０３等を有する標準的な構成のＣＩＳＣ（Ｃｏｍｐｌｅｘ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｓｅｔ  Ｃｏｍｐｕｔｅｒ）である。
【０２３５】
特に、プラスチック基板のような可撓性基板にＣＰＵのような高集積回路を形成することで、耐衝撃性や柔軟性に優れ、且つ軽量な半導体装置を作製することができる。
【０２３６】
以上のように本発明を適用してＣＰＵを形成することができる。本発明を適用することで、半導体層の結晶粒のサイズを大きく、且つ、粒界の形成される位置を制御することができるため、チャネル長方向に存在する粒界の本数が少ない、サイズの大きな結晶粒により形成される多結晶半導体層を得ることができる。これにより半導体層における移動度の高いＴＦＴを形成することができる。
【０２３７】
また、本発明により、ＴＦＴのキャリア移動度が向上するため、良好な電気的特性を有するＴＦＴを作製することができる。
【０２３８】
本発明を適用して良好な電気的特性を有するＴＦＴを作製できるため、従来よりも高機能な回路素子を形成することができる。これにより、従来よりも高付加価値な半導体装置をガラス基板上に作製することができる。
【０２３９】
〈実施の形態９〉
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
【０２４０】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図２９に示す。
【０２４１】
図２９（Ａ）は、コンピュータであり、本体７１１、筐体７１２、表示部７１３、キーボード７１４、外部接続ポート７１５、ポインティングマウス７１６等を含む。本発明により、移動度の高い半導体膜を形成することができるため、より高機能且つ高画質な画像を表示するコンピュータを完成させることができる。
【０２４２】
図２９（Ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体７２１、筐体７２２、第１の表示部７２３、第２の表示部７２４、記録媒体（ＤＶＤ等）読み込み部７２５、操作キー７２６、スピーカー部７２７等を含む。第１の表示部７２３は主として画像情報を表示し、第２の表示部７２４は主として文字情報を表示する。本発明により、移動度の高い半導体膜を形成することができるため、より高機能且つ高画質な画像を表示する画像再生装置を完成させることができる。
【０２４３】
図２９（Ｃ）は携帯電話であり、本体７３１、音声出力部７３２、音声入力部７３３、表示部７３４、操作スイッチ７３５、アンテナ７３６等を含む。本発明により、移動度の高い半導体膜を形成することができるため、より高機能且つ高画質な画像を表示する携帯電話を完成することができる。
【０２４４】
図２９（Ｄ）はビデオカメラであり、本体７４１、表示部７４２、筐体７４３、外部接続ポート７４４、リモコン受信部７４５、受像部７４６、バッテリー７４７、音声入力部７４８、操作キー７４９、接眼部７５０等を含む。本発明により、移動度の高い半導体膜を形成することができるため、より高機能且つ高画質な画像を表示できるビデオカメラを完成することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０２４５】
〈実施の形態１０〉
本発明を適用した半導体装置５１０は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵（図３０（Ａ）参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図３０（Ｂ）参照）、書籍類、容器類（シャーレ等、図３０（Ｃ）参照）、包装用容器類（包装紙やボトル等、図３０（Ｅ）（Ｆ）参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、装身具（鞄や眼鏡等、図３０（Ｄ）参照）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定又は搭載される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【実施例】
【０２４６】
本発明を適用して、実施の形態１で述べた方法を用いて形成した多結晶半導体膜について、以下に述べる。
【０２４７】
基板として、ガラス基板を用いた。まず。ガラス基板上に下地膜を形成した。該下地膜は積層構造とし、１００ｎｍの膜厚で形成した酸化窒化シリコン膜上に５０ｎｍの膜厚で形成した窒化酸化シリコン膜を積層してＣＶＤ法により形成した。形成にはＣＶＤ法を用いた。
【０２４８】
次に、非晶質シリコン膜を形成した。非晶質シリコン膜を形成には、シラン（ＳｉＨ4）を用いて、ＣＶＤ法により形成した。非晶質シリコン膜の膜厚は６６ｎｍとした。
【０２４９】
次に、非晶質シリコン膜を結晶化する前に、脱水素工程を行った。脱水素工程は窒素雰囲気中にて５００℃で１時間の加熱後、５５０℃で４時間の加熱を行った。また、その後に希フッ酸にて表面の酸化膜を除去した。
【０２５０】
次に、非晶質シリコン膜の結晶化を行った。本実施例では、非晶質シリコン膜の結晶化にレーザー光を用いた。
【０２５１】
本実施例で用いたレーザー光は発振周波数を８０ＭＨｚ（誤差範囲±１ＭＨｚ）、波長を５３２ｎｍとし、レーザー装置の出力パワーを１８．４１Ｗとした。また、レーザー光の走査速度は毎秒２１０ｍｍとした。また、アッテネータを用いてパワーを可変にした。照射するレーザー光は線状レーザーとなるようにし、短軸方向を１０μｍ〜１５μｍ、長軸方向を５００μｍとした。
【０２５２】
なお、本実施例のレーザー光は一例であり、本発明はこれに限定されない。例えば、発振周波数は、１０ＭＨｚ以上であれば自由に設定することができる。
【０２５３】
更に、本実施例では図４に示すストライプパターンを有する位相シフトマスクを介して、レーザー照射を行った。本実施例で用いた位相シフトマスクを図４に示す。幅ｋ１を有する凹部の領域と幅ｋ２を有する凸部の領域が交互に出現することで、ストライプ状のパターンが形成されている、石英基板を用いた。該位相シフトマスクをレーザー光が通過すると、凸部１２１を通過したレーザー光の位相は反転せず、凹部１２２を通過したレーザー光の位相は１８０°反転する。これにより、該位相シフトマスクのパターンを反映した強度分布のレーザー光を得ることができた。
【０２５４】
本実施例では、図５の概略図に示すような位置関係の光学系装置を用いてレーザー光を照射した。図５に示すような光学系装置を用いることで、ビーム形状を線状に成形することができた。
【０２５５】
以上のようにして得られた線状レーザー光は上記の位相シフトマスクを介して被照射面に到達する。このため、該レーザー光の強度分布は位相シフトマスクのストライプパターンに対応するパターンを有する。本実施例ではｋ１とｋ２は３μｍとした。
【０２５６】
レーザー光の走査方向は実施の形態１で説明したように、線状ビームの走査方向（短軸方向）と位相シフトマスクのストライプパターンを、平行とせず、角度θだけ傾けた。これは照射されるレーザー光の輝度が極小になる位置に、非晶質半導体膜が完全溶融するのに十分なエネルギーを確保するためである。本実施例では、θを厳密に調整することができなかったために、適当な角度範囲に収まるよう、調整した。なお、位相シフトマスクと非晶質半導体膜間の距離ｄは８００μｍとした。
【０２５７】
以上のようにして結晶化した半導体膜について、走査型電子顕微鏡（ＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ））法及びＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ）法を用いて、当該試料面の観察及び結晶方位の測定を行った。その結果を図３１及び図３２に示す。図３１（Ａ）は位相シフトマスクを用いて本発明を適用して結晶化した半導体膜についてのＳＥＭ像である。図３１（Ｂ）は該半導体膜を所定の薬液にてエッチング後に取得したＳＥＭ像（エッチングＳＥＭ像）である。図３２（Ａ）は本発明を適用して、位相シフトマスクを用いて結晶化した半導体膜についてのＥＢＳＰ法による測定結果であり、図３２（Ｂ）は位相シフトマスクを用いずに結晶化した半導体膜についてのＥＢＳＰ法による測定結果である。図３２（Ａ）と図３２（Ｂ）を比較すると、結晶化法を適用した図３２（Ｂ）ではサイズの小さな結晶粒が不規則な方向に無数に存在する。一方で、本発明を適用して結晶化を行った図３２（Ａ）では複数の細長い結晶粒の領域が大部分を占めていることが確認できる。また、該結晶粒の長軸方向は概ね一方向に揃っている。半導体膜上に存在する大粒径の結晶は長軸方向で約２０μｍ〜５０μｍである。このように結晶が大粒径化し、結晶帯を形成している。また、結晶の長軸方向に走る結晶粒界（結晶帯の境界）が一方向に揃い、かつ、結晶粒の短軸方向には約３μｍの一定の周期を有することが確認できる。このような結晶粒が該半導体膜の面積の少なくとも９０％を占めることが明らかである。
【０２５８】
以上に述べたように、本発明を適用することで結晶の核生成場所を制御された、一方向に存在する粒界の本数が少ない、粒径の大きな結晶粒からなる結晶帯により形成される多結晶半導体膜を得ることができる。このように結晶質半導体膜を作製することにより、チャネル長方向に粒界が少なく、高い移動度を有する半導体装置を得ることができる。
【０２５９】
また、図３２に示す、一方向にのみ粒界を有する領域８００又は粒界が存在しない領域８０１を薄膜トランジスタの半導体層として用いることで、良好な電気的特性を有する薄膜トランジスタを作製することができる。なお、領域８００は長軸方向が１０μｍ、短軸方向が５μｍの長方形の領域である。
【０２６０】
領域８００を用いて薄膜トランジスタを作製することで、複数の結晶帯を有し、任意の一点（点Ｑ）からＹ方向に引いた線は領域８００の一端から、粒界又は結晶帯の境界と一度も交差することなく、他端に達することができる。このような領域８００を薄膜トランジスタの半導体層として用いることで、良好な電気的特性を有する薄膜トランジスタを作製することができる。
【０２６１】
また、領域８０１は一の結晶帯からなり、該領域内には結晶粒界や結晶帯の境界が存在しない。このような領域８０１を薄膜トランジスタの半導体層として用いることで、単結晶半導体を用いた場合と同様に、極めて良好な電気的特性を有する薄膜トランジスタを作製することができる。
【０２６２】
本発明を適用して作製した、結晶のサイズが大きな結晶性半導体層の中でも、特に一の結晶粒を用いた薄膜トランジスタを作製することで、従来の薄膜トランジスタと比べて飛躍的に電気的特性が向上した薄膜トランジスタを作製することができる。図３２によれば、結晶帯の幅は３μｍ程度であり、結晶帯中の結晶粒の長さは結晶粒の幅よりも大きく、その結晶粒のサイズは幅が約３μｍ、長さが約２０μｍ程度であるため、このようなサイズの薄膜トランジスタを作製することができる。
【０２６３】
従って、本発明を適用することにより、高機能、高付加価値の半導体装置をガラス基板上に作製することができる。
【０２６４】
なお、本実施例で説明した試料の形態及び結晶化の条件は、本発明を実施するための一例であり、本発明は本実施例の条件のみに限定されない。
【図面の簡単な説明】
【０２６５】
【図１】本発明の半導体装置の作製方法を説明する図。
【図２】本発明の半導体装置の作製に用いるファイバーレーザーを説明する図。
【図３】本発明の半導体装置の作製に用いるアクティブゲインファイバーを説明する図。
【図４】本発明の半導体装置の作製に用いる位相シフトマスクを説明する図。
【図５】本発明の半導体装置の作製に適用可能な光学系を説明する図。
【図６】図４に示す位相シフトマスクを介したレーザー光のプロファイル。
【図７】本発明の半導体装置の作製方法を説明する図。
【図８】本発明の半導体装置の作製方法における、レーザー光の照射方法を説明する図。
【図９】レーザー光の輝度の変化を示すプロファイル。
【図１０】本発明の半導体装置の作製に適用可能な光学系を説明する図。
【図１１】本発明を適用したＴＦＴの作製方法を説明する図。
【図１２】本発明を適用したＴＦＴの作製方法を説明する図。
【図１３】本発明を適用したＴＦＴの作製方法を説明する図。
【図１４】本発明を適用したＴＦＴの作製方法を説明する図。
【図１５】本発明を適用した作製したＴＦＴを説明する図。
【図１６】本発明を適用した表示装置の画素回路を説明する図。
【図１７】本発明を適用した作製したＴＦＴをＥＬ素子に適用した状態を説明する図。
【図１８】本発明を適用したＥＬ素子を説明する図。
【図１９】本発明を適用したＥＬ素子を説明する図。
【図２０】本発明を適用した液晶パネルを説明する図。
【図２１】本発明を適用した液晶パネルを説明する図。
【図２２】本発明の半導体装置の作製方法を説明する図。
【図２３】本発明の半導体装置の作製方法を説明する図。
【図２４】本発明を適用した半導体装置を説明する図。
【図２５】本発明を適用した半導体装置の回路を説明する図。
【図２６】本発明を適用した半導体装置を説明する図。
【図２７】本発明を適用した半導体装置を説明する図。
【図２８】本発明を適用した半導体装置を説明する図。
【図２９】本発明を適用した半導体装置を説明する図。
【図３０】本発明を適用した半導体装置を説明する図。
【図３１】本発明を適用して形成した半導体膜の観察結果を示す図。
【図３２】本発明を適用して形成した半導体膜の分析結果を示す図。
【符号の説明】
【０２６６】
１００  ガラス基板
１０１  下地膜
１０２  非晶質半導体膜
１０３  多結晶半導体層
１０４  結晶帯
１０５  境界
１１１  レーザーダイオード
１１２  励起光コンバイナー
１１３  ファイバーブラッググレーティング
１１４  アクティブゲインファイバー
１１５  ファイバーブラッググレーティング
１１６  出力ポート
１１７  ファイバーケーブル
１１８  コア
１１９  クラッド
１２１  凸部
１２２  凹部
１３０  レーザー発振器
１３１  アッテネータ
１３２  スリット
１３３  シリンドリカルレンズ
１３４  後側焦点
１３５  後側焦点距離
１３６  シリンドリカルレンズ
１３７  位相シフトマスク
１３８  被照射面
１３３ａ  シリンドリカルレンズ面
１３６ａ  シリンドリカルレンズ面
１４０  後側焦点
１４１  短軸方向の長さ
１４２  後側焦点距離
１５０  線状レーザー光
１５１  位相シフトマスク
１５２  被照射面
１６０  レーザー照射装置
１６１  レーザー発振装置
１６２  光学系
１６３  光学系
１６４  マスク
１６５  光学系
１６６  ステージ
１６７  基板
１６８  受光素子
１６９  受光素子
１７０  マスクホルダ
１８０  ガラス基板
１８１  下地層
１８２  窒化シリコン膜
１８３  酸化シリコン膜
１８５  多結晶シリコン層
１８６  酸化シリコン膜
１８７  絶縁層
１８８  酸化シリコン膜
１８９  窒化シリコン膜
１９０  電極層
１９１  絶縁層
１９２  窒化シリコン膜
１９３  酸化シリコン膜
１９４Ａ  開口部
１９４Ｂ  開口部
１９５  電極層
１９６  絶縁層
１９７  開口部
１９８  電極層
２００  基板
２０１  下地層
２０２  電極層
２０３  絶縁層
２０４  多結晶半導体層
２０５  絶縁層
２０６  電極層
２０７  絶縁層
２０８  電極層
２０９  開口部
２１０  開口部
３０１  ＴＦＴ
３０２  容量素子
３０３  ＴＦＴ
３０４  ＴＦＴ
３０５  発光素子
３０６  ＴＦＴ
３１０  信号線
３１１  電源線
３１２  電源線
３１３  電源線
３１４  走査線
３１５  電源線
３１６  走査線
３４１  スイッチング用ＴＦＴ
３４２  容量素子
３４３  駆動用ＴＦＴ
３４４  発光素子
３４５  ＴＦＴ
３５０  信号線
３５１  電源線
３５２  電源線
３５３  走査線
３５４  走査線
３６１  ＴＦＴ
３６２  発光層
３７１  ＴＦＴ
３７２  発光層
３８１  ＴＦＴ
３８２  発光層
３９０  電極層
３９２  電界発光層
３９３  電極層
３９４  絶縁層
３９４ａ  絶縁層
３９４ｂ  絶縁層
４００  電極層
４０１  発光材料
４０２  電界発光層
４０３  電極層
４０４  絶縁層
４０４ａ  絶縁層
４０４ｂ  絶縁層
４１０  基板
４１１  画素部
４１２  画素
４１６  ＦＰＣ
４１７  ドライバＩＣ
４２０  基板
４２１  画素部
４２２  走査線側駆動回路
４３０  基板
４３１  画素部
４３２  信号線駆動回路
４３４  走査線駆動回路
４５０  領域
４５１  基板
４５９  絶縁層
４６０  トランジスタ
４６１  絶縁層
４６２  絶縁層
４６３  絶縁層
４６４  導電層
４６５  絶縁層
４６６  多結晶半導体層
４６７  導電層
４６８  不純物領域
４６９  チャネル形成領域
４７０  積層体
４８０  基板
４８２  絶縁層
４８３  絶縁層
４８４  絶縁層
４８５  絶縁層
４８６  絶縁層
４８７  導電層
４８９  フローティングゲート層
４９５  絶縁層
４９６  半導体層
４９７  不純物領域
４９８  チャネル形成領域
４９９  導電層
５００  メモリ素子
５０１  領域
５０３  電極層
５０４  電極層
５１０  半導体装置
５１１  演算処理回路
５１３  記憶回路
５１４  アンテナ
５１８  電源回路
５２０  復調回路
５２１  変調回路
５２２  リーダ／ライタ
５３０  基板
５３１Ａ  ＴＦＴ
５３１Ｂ  ＴＦＴ
５３２Ａ  光電変換素子部
５３２Ｂ  光電変換素子部
５３３  層間絶縁層
５３４Ａ  カラーフィルター層
５３４Ｂ  カラーフィルター層
５３５Ａ  導電層
５３５Ｂ  導電層
５３５Ｃ  遮光層
５３５Ｄ  遮光層
５３６Ａ  オーバーコート層
５３６Ｂ  オーバーコート層
５３９  絶縁層
５４０  導電層
６０１  演算装置
６０２  汎用レジスタ
６０３  命令解析部
７１１  本体
７１２  筐体
７１３  表示部
７１４  キーボード
７１５  外部接続ポート
７１６  ポインティングマウス
７２１  本体
７２２  筐体
７２３  表示部
７２４  表示部
７２５  記録媒体（ＤＶＤ等）読み込み部
７２６  操作キー
７２７  スピーカー部
７３１  本体
７３２  音声出力部
７３３  音声入力部
７３４  表示部
７３５  操作スイッチ
７３６  アンテナ
７４１  本体
７４２  表示部
７４３  筐体
７４４  外部接続ポート
７４５  リモコン受信部
７４６  受像部
７４７  バッテリー
７４８  音声入力部
７４９  操作キー
７５０  接眼部
８００  領域
８０１  領域
【図１】
2008085316.tif 000004
【図２】
2008085316.tif 000005
【図３】
2008085316.tif 000006
【図４】
2008085316.tif 000007
【図５】
2008085316.tif 000008
【図６】
2008085316.tif 000009
【図７】
2008085316.tif 000010
【図８】
2008085316.tif 000011
【図９】
2008085316.tif 000012
【図１０】
2008085316.tif 000013
【図１１】
2008085316.tif 000014
【図１２】
2008085316.tif 000015
【図１３】
2008085316.tif 000016
【図１４】
2008085316.tif 000017
【図１５】
2008085316.tif 000018
【図１６】
2008085316.tif 000019
【図１７】
2008085316.tif 000020
【図１８】
2008085316.tif 000021
【図１９】
2008085316.tif 000022
【図２０】
2008085316.tif 000023
【図２１】
2008085316.tif 000024
【図２２】
2008085316.tif 000025
【図２３】
2008085316.tif 000026
【図２４】
2008085316.tif 000027
【図２５】
2008085316.tif 000028
【図２６】
2008085316.tif 000029
【図２７】
2008085316.tif 000030
【図２８】
2008085316.tif 000031
【図２９】
2008085316.tif 000032
【図３０】
2008085316.tif 000033
【図３１】
2008085316.tif 000034
【図３２】
2008085316.tif 000035