(57)【要約】【課題】映像線駆動回路のアンプ回路のオフセット電圧により、液晶表示パネルの表示画面中にフリッカが生じるのを防止して、表示画面の表示品質を向上させる。【解決手段】１フレーム期間に映像線駆動回路から各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では映像線駆動回路から各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、前記切替手段は、前記アンプ回路の前記２つの入力端子のうちの一方を反転入力端子、前記２つの入力端子のうちの他方を非反転入力端子、あるいは、前記アンプ回路の前記２つの入力端子のうちの一方を非反転入力端子、前記２つの入力端子のうちの他方を反転入力端子に切り替える。【選択図】図９
2008256811.tif 000002
【特許請求の範囲】
【請求項１】
複数の映像線と、
複数の走査線と、
前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、
前記各映像線に映像電圧を供給する映像線駆動回路とを有し、
１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、
前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、
前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、
前記切替手段は、２表示ライン毎に入力される切替制御信号により、前記アンプ回路の前記２つの入力端子のうちの一方を反転入力端子、前記２つの入力端子のうちの他方を非反転入力端子、あるいは、前記アンプ回路の前記２つの入力端子のうちの一方を非反転入力端子、前記２つの入力端子のうちの他方を反転入力端子に切り替えることを特徴とする液晶表示装置。
【請求項２】
複数の映像線と、
複数の走査線と、
前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、
前記各映像線に映像電圧を供給する映像線駆動回路とを有し、
２本の隣接する映像線の間に前記映像線の延在方向に沿って配置される複数個の薄膜トランジスタは、前記２本の隣接する映像線のうちの一方の映像線に接続している薄膜トランジスタと、前記２本の隣接する映像線のうちの他方の映像線に接続している薄膜トランジスタとが交互に配置され、
１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、
前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、
前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、
前記切替手段は、２表示ライン毎に入力される切替制御信号により、前記アンプ回路の前記２つの入力端子のうちの一方を反転入力端子、前記２つの入力端子のうちの他方を非反転入力端子、あるいは、前記アンプ回路の前記２つの入力端子のうちの一方を非反転入力端子、前記２つの入力端子のうちの他方を反転入力端子に切り替えることを特徴とする液晶表示装置。
【請求項３】
前記映像線駆動回路は、入力された表示データをラッチするデータラッチ回路と、
前記データラッチ回路から供給される前記表示データに基づき階調電圧を選択するデコーダ回路とを有し、
前記アンプ回路は、前記デコーダ回路で選択された前記階調電圧を前記映像線に映像電圧として出力することを特徴とする請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記切替制御信号は、２フレーム毎に位相が反転されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記切替制御信号の周期は、水平走査時間の２倍であることを特徴とする請求項１ないし請求項４の何れか１項に記載の液晶表示装置。
【請求項６】
複数の映像線と、
複数の走査線と、
前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、
前記各映像線に映像電圧を供給する映像線駆動回路とを有し、
１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、
前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、
前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、
前記映像線を経由して前記薄膜トランジスタには、オフセット電圧が階調電圧に加えられた映像電圧と、オフセット電圧が階調電圧から減らされた映像電圧とが連続する２つの水平走査期間毎に交互に供給されることを特徴とする液晶表示装置。
【請求項７】
複数の映像線と、
複数の走査線と、
前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、
前記各映像線に映像電圧を供給する映像線駆動回路とを有し、
２本の隣接する映像線の間に前記映像線の延在方向に沿って配置される複数個の薄膜トランジスタは、前記２本の隣接する映像線のうちの一方の映像線に接続している薄膜トランジスタと、前記２本の隣接する映像線のうちの他方の映像線に接続している薄膜トランジスタとが交互に配置され、
１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、
前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、
前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、
前記映像線を経由して前記薄膜トランジスタには、オフセット電圧が階調電圧に加えられた映像電圧と、オフセット電圧が階調電圧から減らされた映像電圧とが連続する２つの水平走査期間毎に交互に供給されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、多階調表示が可能な液晶表示装置の映像線駆動回路（ドレインドライバ）に適用して有効な技術に関する。
【背景技術】
【０００２】
コンピュータやその他の情報機器の高精細度カラーモニター、あるいはテレビ受像機の表示デバイスとして、液晶表示モジュールが使用される。
液晶表示モジュールは、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成したサブピクセル形成用の各種電極に選択的に電圧を印加して、所定サブピクセルの点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
図１１は、従来の液晶表示モジュールの概略構成を示すブロック図である。
図１１に示す液晶表示モジュールは、液晶表示パネル１と、ドレインドライバ２と、ゲートドライバ３と、表示制御回路４と、電源回路５とで構成される。
ドレインドライバ２と、ゲートドライバ３は、表示パネル１の周辺部に設置される。ゲートドライバ３は、液晶表示パネル１の一辺に配置された複数のゲートドライバＩＣから構成される。また、ドレインドライバ２は、液晶表示パネル１の他の辺に配置された複数のドレインドライバＩＣから構成される。
表示制御回路４は、パソコンやテレビ受信回路等の表示信号源（ホスト側）から入力する表示信号を、データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にゲートドライバ３、ドレインドライバ２に入力する。電源回路５は液晶表示モジュールに要する各種の電圧を生成する。
【０００３】
図１１において、ＤＬは、映像線（ドレイン線、ソース線ともいう）、ＧＬは走査線（ゲート線ともいう）、ＰＸは各色（赤、緑、青）の画素電極であり、ＣＴは対向電極（コモン電極ともいう）、ＬＣは液晶層を等価的に示す液晶容量、Ｃａｄｄは、対向電極（ＣＴ）と画素電極（ＰＸ）の間に形成された保持容量である。
図１１に示す液晶表示パネル１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）のドレイン電極は、それぞれ映像線（ＤＬ）に接続され、各映像線（ＤＬ）は列方向に配置されたサブピクセルに、表示データに対応する映像電圧を供給するドレインドライバ２に接続される。
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバ３に接続される。
ゲートドライバ３は、表示制御回路４の制御の基に走査線（ＧＬ）に走査電圧を供給し、また、ドレインドライバ２は、表示制御回路４の制御の基に映像線（ＤＬ）に映像電圧を供給して映像を表示する。
液晶表示パネル１に画像を表示する際、ゲートドライバ３は、走査線（ＧＬ）を上から下（あるいは、下から上）に向かって選択し、一方で、ある走査線（ＧＬ）の選択期間中に、ドレインドライバ２は、表示データに対応する映像電圧を、映像線（ＤＬ）に供給し、画素電極（ＰＸ）に印加する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃａｄｄ）と、液晶容量（ＬＣ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
【０００４】
ドレインドライバ２は、多階調電圧生成回路と、この多階調電圧生成回路で生成された多階調電圧の中から、表示データに対応する１つの階調電圧を選択する階調電圧選択回路と、階調電圧選択回路で選択された１つの階調電圧が入力されるアンプ回路とを備えている。
近年、液晶表示モジュールにおいては、６４階調表示から２５６階調表示へとより多階調表示が進み、多階調電圧生成回路で生成される多階調電圧の、１階調当たりの電圧幅（即ち、隣接する階調電圧間の電位差）が小さくなっている。
一方、アンプ回路は、アンプ回路を構成する能動素子の特性のばらつきにより、オフセット電圧が生じるが、アンプ回路にオフセット電圧が生じると、アンプ回路の出力電圧に誤差が生じ、アンプ回路の出力電圧は目標値（正規の階調電圧）と異なる電圧となる。これにより、液晶表示パネル１に表示される表示画面中に、黒または白の縦筋が発生し、表示品質を著しく損なわせるという問題点があった。
この問題点を解決するために、切替制御信号により、アンプ回路の２つの入力端子のうちの一方を反転入力端子、他方を非反転入力端子、あるいは、アンプ回路の２つの入力端子のうちの一方を非反転入力端子、他方を反転入力端子に切り替えて、オフセット電圧をキャンセル方法（以下、チョッパ制御方式のオフセット電圧キャンセル方法と称する。）が知られている。（下記、特許文献１参照。）
【０００５】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特許第３５９５１５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に、液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。これを防止するために、液晶表示モジュールにおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、対向電極（ＣＴ）に印加する電圧を基準にして、画素電極（ＰＸ）に印加する電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
この液晶層に交流電圧を印加する交流駆動方法として、コモン対称法が知られている。コモン対称法とは、対向電極（ＣＴ）に印加される電圧を一定とし、画素電極（ＰＸ）に印加する電圧を、対向電極（ＣＴ）に印加される電圧を基準にして、交互に正、負に反転させる方法である。このコモン対称法として、ドット反転法あるいはＮライン反転法が知られている。
近年、より低コスト化を図るために、１ドレインドライバ当たりの出力本数を増加させて、液晶表示モジュールに使用するドレインドライバ数を低減するようにしている。このような状態において、液晶表示モジュールの交流駆動方式としてドット反転法を採用すると、ドレインドライバの発熱量が増大するという問題点があった。
【０００７】
そのため、液晶表示モジュールの交流駆動方式として、図１２に示す列毎反転法が採用されている。この列毎反転法は、あるフレーム期間内には、ドレインドライバ２から、偶数番目の映像線（ＤＬ）に正極性（または、負極性）の映像電圧を供給し、また、奇数番目の映像線（ＤＬ）に負極性（または、正極性）の映像電圧を供給する。そして、次のフレーム期間内には、ドレインドライバ２から、偶数番目の映像線（ＤＬ）に負極性（または、正極性）の映像電圧を供給し、また、奇数番目の映像線（ＤＬ）に正極性（または、負極性）の映像電圧を供給する。
さらに、この列毎反転法の一つに、図１３に示す疑似ドット反転法が知られている。
疑似ドット反転法では、２本の隣接する映像線（ＤＬ）の間に、薄膜トランジスタ（ＴＦＴ）を介して２本の隣接する映像線（ＤＬ）のうちの一方の映像線（例えば、ＤＬ１）に接続される画素電極（ＰＸ）と、他方の映像線（例えば、ＤＬ２）に接続される画素電極（ＰＸ）とを、映像線（ＤＬ）の延在方向に沿って交互に配置する。
また、１フレーム期間内、ＤＬ１，ＤＬ３，ＤＬ５の映像線には正極性の映像電圧が、また、ＤＬ２，ＤＬ４の映像線には負極性の映像電圧が供給されるので、図１３に示すように、各サブピクセルに供給される映像電圧の極性は、ドット反転法と同じになる。なお、図１２、図１３において、（＋）が付与された四角は、正極性の電圧が供給される画素電極、（−）が付与された四角は、負極性の電圧が供給される画素電極を示している。
【０００８】
前述した列毎反転法、あるいは、疑似ドット反転法において、１フレーム毎に、前述のチョッパ方式のオフセット電圧キャンセル方法を実施するときに、あるパターンを表示する場合には表示画面にフリッカが発生し、表示品質が劣化するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、映像線駆動回路のアンプ回路のオフセット電圧により、液晶表示パネルの表示画面中にフリッカが生じるのを防止して、表示画面の表示品質を向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の映像線と、複数の走査線と、前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、前記各映像線に映像電圧を供給する映像線駆動回路とを有し、１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、前記切替手段は、２表示ライン毎に入力される切替制御信号により、前記アンプ回路の前記２つの入力端子のうちの一方を反転入力端子、前記２つの入力端子のうちの他方を非反転入力端子、あるいは、前記アンプ回路の前記２つの入力端子のうちの一方を非反転入力端子、前記２つの入力端子のうちの他方を反転入力端子に切り替える。
【００１０】
（２）映像線と、複数の走査線と、前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、前記各映像線に映像電圧を供給する映像線駆動回路とを有し、２本の隣接する映像線の間に前記映像線の延在方向に沿って配置される複数個の薄膜トランジスタは、前記２本の隣接する映像線のうちの一方の映像線に接続している薄膜トランジスタと、前記２本の隣接する映像線のうちの他方の映像線に接続している薄膜トランジスタとが交互に配置され、１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、前記切替手段は、２表示ライン毎に入力される切替制御信号により、前記アンプ回路の前記２つの入力端子のうちの一方を反転入力端子、前記２つの入力端子のうちの他方を非反転入力端子、あるいは、前記アンプ回路の前記２つの入力端子のうちの一方を非反転入力端子、前記２つの入力端子のうちの他方を反転入力端子に切り替える。
【００１１】
（３）（１）または（２）において、前記映像線駆動回路は、入力された表示データをラッチするデータラッチ回路と、前記データラッチ回路から供給される前記表示データに基づき階調電圧を選択するデコーダ回路とを有し、前記アンプ回路は、前記デコーダ回路で選択された前記階調電圧を前記映像線に映像電圧として出力する。
（４）（１）ないし（３）の何れかにおいて、前記切替制御信号は、２フレーム毎に位相が反転される。
（５）（１）ないし（３）の何れかにおいて、前記切替制御信号の周期は、水平走査時間の２倍である。
【００１２】
（６）複数の映像線と、複数の走査線と、前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、前記各映像線に映像電圧を供給する映像線駆動回路とを有し、１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、前記映像線を経由して前記薄膜トランジスタには、オフセット電圧が階調電圧に加えられた映像電圧と、オフセット電圧が階調電圧から減らされた映像電圧とが連続する２つの水平走査期間毎に交互に供給される。
【００１３】
（７）複数の映像線と、複数の走査線と、前記各映像線と前記各走査線とに接続される複数の薄膜トランジスタと、前記各映像線に映像電圧を供給する映像線駆動回路とを有し、２本の隣接する映像線の間に前記映像線の延在方向に沿って配置される複数個の薄膜トランジスタは、前記２本の隣接する映像線のうちの一方の映像線に接続している薄膜トランジスタと、前記２本の隣接する映像線のうちの他方の映像線に接続している薄膜トランジスタとが交互に配置され、１フレーム期間に前記映像線駆動回路から前記各映像線に供給される映像電圧の極性は一定で、かつ、連続する２つのフレームの間では前記映像線駆動回路から前記各映像線に供給される映像電圧の極性が異なっている液晶表示装置であって、前記映像線駆動回路は、前記映像線に映像電圧を出力するアンプ回路を有し、前記アンプ回路は、２つの入力端子のうちの一方を、反転入力端子或いは非反転入力端子のうちの一方に接続し、前記２つの入力端子のうちの他方を、反転入力端子或いは非反転入力端子のうちの他方に接続する切替手段を有し、前記映像線を経由して前記薄膜トランジスタには、オフセット電圧が階調電圧に加えられた映像電圧と、オフセット電圧が階調電圧から減らされた映像電圧とが連続する２つの水平走査期間毎に交互に供給される。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、映像線駆動回路のアンプ回路のオフセット電圧により、液晶表示パネルの表示画面中にフリッカが生じるのを防止して、表示画面の表示品質を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本発明の実施例のＴＦＴ方式の液晶表示モジュールの概略構成は、図１１と同じであるので詳細な説明は省略する。
図１は、本実施例の液晶表示モジュールのドレインドライバの概略構成を示すブロック図である。図１において、１３０はドレインドライバであり、ドレインドライバ１３０は、１個の半導体集積回路（ＬＳＩ）から構成される。
正極性階調電圧生成回路１５１ａは、電源回路５から入力される正極性の６値の階調基準電圧（Ｖ１〜Ｖ６）に基づいて、正極性の２５６階調の階調電圧を生成し、電圧バスライン１５８ａを介して出力回路１５７に出力する。負極性階調電圧生成回路１５１ｂは、電源回路５から入力される負極性の６値の階調基準電圧（Ｖ７〜Ｖ１２）に基づいて、負極性の２５６階調の階調電圧を生成し、電圧バスライン１５８ｂを介して出力回路１５７に出力する。
ドレインドライバ１３０の制御回路１５２内のシフトレジスタ回路１５３は、表示制御回路４から入力されるクロック（ＣＬ２）に基づいて、入力レジスタ回路１５４のデータ取り込み用信号を生成し、入力レジスタ回路１５４に出力する。
入力レジスタ回路１５４は、シフトレジスタ回路１５３から出力されるデータ取り込み用信号に基づき、表示制御回路４から入力されるクロック（ＣＬ２）に同期して、各色毎８ビットの表示データを出力本数分だけラッチする。
ストレージレジスタ回路１５５は、表示制御回路４から入力されるクロック（ＣＬ１）に応じて、入力レジスタ回路１５４内の表示データをラッチする。
このストレージレジスタ回路１５５に取り込まれた表示データは、レベルシフト回路１５６を介して出力回路１５７に入力される。出力回路１５７は、正極性の２５６階調の階調電圧、あるいは負極性の２５６階調の階調電圧に基づき、表示データに対応した１つの階調電圧（２５６階調の中の１つの階調電圧）を選択して、各映像線（ＤＬ）に出力する。
【００１６】
図２は、出力回路１５７の構成を中心に、図１に示すドレインドライバ１３０の構成を説明するためのブロック図である。
同図において、１５３は図１に示す制御回路１５２内のシフトレジスタ回路、１５６は図１に示すレベルシフト回路であり、また、データラッチ部２６５は、図１に示す入力レジスタ回路１５４とストレージレジスタ回路１５５とを表し、さらに、デコーダ部（階調電圧選択回路）２６１、アンプ回路対２６３、アンプ回路対２６３の出力を切り替えるスイッチ部（２）２６４が、図１に示す出力回路１５７を構成する。ここで、スイッチ部（１）２６２およびスイッチ部（２）２６４は、交流化信号（Ｍ）に基づいて制御される。
また、ＤＬ１，ＤＬ２，ＤＬ３，ＤＬ４，ＤＬ５，ＤＬ６は、それぞれ第１番目、第２番目、第３番目、第４番目、第５番目、第６番目の映像線（ＤＬ）を示している。
図２に示すドレインドライバ１３０においては、スイッチ部（１）２６２により、データラッチ部２６５（より詳しくは、図１に示す入力レジスタ１５４）に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを各色毎の隣合うデータラッチ部２６５に入力する。
デコーダ部２６１は、階調電圧生成回路１５１ａから電圧バスライン１５８ａを介して出力される正極性の２５６階調の階調電圧の中から、各データラッチ部２６５（より詳しくは、図１に示すストレージレジスタ１５５）から出力される表示用データに対応する正極性の階調電圧を選択する高電圧用デコーダ回路２７８と、階調電圧生成回路１５１ｂから電圧バスライン１５８ｂを介して出力される負極性の２５６階調の階調電圧の中から、各データラッチ部２６５から出力される表示用データに対応する負極性の階調電圧を選択する低電圧用デコーダ回路２７９とから構成される。この高電圧用デコーダ回路２７８と低電圧用デコーダ回路２７９とは、隣接するデータラッチ部２６５毎に設けられる。
【００１７】
アンプ回路対２６３は、高電圧用アンプ回路２７１と低電圧用アンプ回路２７２とにより構成される。高電圧用アンプ回路２７１には高電圧用デコーダ回路２７８で生成された正極性の階調電圧が入力され、高電圧用アンプ回路２７１は正極性の階調電圧を出力する。
低電圧用アンプ回路２７２には低電圧用デコーダ回路２７９で生成された負極性の階調電圧が入力され、低電圧用アンプ回路２７２は負極性の階調電圧を出力する。
列毎反転法、あるいは、疑似ドット反転法では、隣接する各色の階調電圧は互いに逆極性となり、また、アンプ回路対２６３の高電圧用アンプ回路２７１および低電圧用アンプ回路２７２の並びは、高電圧用アンプ回路２７１→低電圧用アンプ回路２７２→高電圧用アンプ回路２７１→低電圧用アンプ回路２７２となるので、スイッチ部（１）２６２により、データラッチ部２６５に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを、各色毎の隣り合うデータラッチ部２６５に入力し、それに合わせて、高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２から出力される出力電圧をスイッチ部（２）２６４により切り替え、各色毎の階調電圧が出力される映像線（ＤＬ）、例えば、第１番目の映像線（Ｄ１）と第４番目の映像線（Ｄ４）とに出力することにより、各映像線（ＤＬ）に正極性あるいは負極性の階調電圧を出力することが可能となる。
【００１８】
従来、高電圧用アンプ回路２７１、および低電圧用アンプ回路２７２としては、例えば、図３に示すような、オペアンプ（ＯＰ）の反転入力端子（−）と出力端子とが直結され、その非反転入力端子（＋）が入力端子とされるボルテージホロワ回路で構成される。また、低電圧用アンプ回路２７２に使用されるオペアンプ（ＯＰ）は、差動増幅回路で構成される。
しかしながら、一般に、オペアンプ（ＯＰ）はオフセット電圧（Ｖｏｆｆ）を有している。オペアンプ（ＯＰ）の基本増幅回路が、例えば、差動増幅回路により構成されるものである場合には、オフセット電圧（Ｖｏｆｆ）は、入力段のＭＯＳトランジスタ、あるいは能動負荷回路を構成するＭＯＳトランジスタの対称性の微妙なアンバランスが原因で発生する。
オペアンプ（ＯＰ）がオフセット電圧（Ｖｏｆｆ）を有していない理想的なオペアンプであれば、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏｕｔ）とは等しく（Ｖｉｎ＝Ｖｏｕｔ）なるのに対して、前記オペアンプ（ＯＰ）がオフセット電圧（Ｖｏｆｆ）を有している場合には、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏｕｔ）とは等しくならず、出力電圧（Ｖｏｕｔ）は入力電圧（Ｖｉｎ）にオフセット電圧（Ｖｏｆｆ）が加算（Ｖｏｕｔ＝Ｖｉｎ＋Ｖｏｆｆ）されたものとなる。
したがって、ドレインドライバの出力回路（図１に示す１５７）の高電圧用アンプ回路（図２に示す２７１）、および低電圧用アンプ回路（図２に示す２７２）として、図８に示すボルテージホロワ回路を使用する従来の液晶表示モジュールでは、ボルテージホロワ回路の入力電圧と出力電圧とが一致せず、ボルテージホロワ回路からドレイン信号線（ＤＬ）に出力される液晶駆動電圧は、ボルテージホロワ回路に入力される階調電圧に、オペアンプのオフセット電圧が加算されたものとなる。これにより、従来の液晶表示モジュールでは、液晶表示パネルに表示される表示画面中に、黒または白の縦筋が発生する。
【００１９】
図４は、本実施例のドレインドライバ１３０における低電圧用アンプ回路２７２の基本回路構成を示す回路図、図５は、本実施例のドレインドライバ１３０における高電圧用アンプ回路２７１の基本回路構成を示す回路図である。
図４に示す本実施例の低電圧用アンプ回路２７２は、入力段のＰＭＯＳトランジスタ（ＰＭ５１）のゲート電極（制御電極）を、（＋）入力端子あるいは（−）入力端子に接続するスイッチングトランジスタ（ＮＡ１，ＮＢ１）と、入力段のＰＭＯＳトランジスタ（ＰＭ５２）のゲート電極を、（＋）入力端子あるいは（−）入力端子に接続するスイッチングトランジスタ（ＮＡ２，ＮＢ２）と、出力段のＮＭＯＳトランジスタ（ＮＭ６５）のゲート電極を、入力段のＰＭＯＳトランジスタ（ＰＭ５１）のドレイン電極（第２の電極）、あるいは入力段のＰＭＯＳトランジスタ（ＰＭ５２）のドレイン電極に接続するスイッチングトランジスタ（ＮＡ３，ＮＢ３）と、能動負荷回路を構成するＮＭＯＳトランジスタ（ＮＭ６３，ＮＭ６４）のゲート電極を、入力段のＰＭＯＳトランジスタ（ＰＭ５１）のドレイン電極、あるいは入力段のＰＭＯＳトランジスタ（ＰＭ５２）のドレイン電極に接続するスイッチングトランジスタ（ＮＡ４，ＮＢ４）を付加したものである。
図５に示す本実施例の高電圧用アンプ回路２７１は、図４に示す低電圧用アンプ回路２７２と同様、スイッチングトランジスタ（ＰＡ１〜ＰＡ４，ＰＢ１〜ＰＢ４）を付加したものである。
ここで、スイッチングトランジスタ（ＮＡ１〜ＮＡ４，ＰＡ１〜ＰＡ４）のゲート電極には、制御信号（Ａ）が印加され、また、スイッチングトランジスタ（ＮＢ１〜ＮＢ４，ＰＢ１〜ＰＢ４）のゲート電極には、制御信号（Ｂ）が印加される。
【００２０】
図４に示す本実施例の低電圧用アンプ回路２７２において、制御信号（Ａ）がＬレベル、制御信号（Ｂ）がＨレベルの場合の回路構成を図６に、また、制御信号（Ａ）がＨレベル、制御信号（Ｂ）がＬレベルの場合の回路構成を図７に示す。なお、図６、図７には、図６、図７に示すアンプ回路を、一般のオペアンプ記号を使用して表現した場合の回路構成も合わせて図示してある。以下、図７の回路構成をＡタイプの低電圧用アンプ回路２７２、図６の回路構成をＢタイプの低電圧用アンプ回路２７２と称する。
本実施例では、低電圧用アンプ回路２７２における、入力電圧（Ｖｉｎ）が印加される入力段のＭＯＳトランジスタと、出力電圧（Ｖｏｕｔ）が帰還される入力段のＭＯＳトランジスタとを交互に切り替えるようにしたものである。
それにより、図７の回路構成では、下記（１）式に示すように、出力電圧（Ｖｏｕｔ）は、入力電圧（Ｖｉｎ）にオフセット電圧（Ｖｏｆｆ）が加算されたものとなる。
［数１］
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｏｆｆ ・・・・・・・・・・・・・・ （１）
また、図６の回路構成では、下記（２）式に示すように、出力電圧（Ｖｏｕｔ）は、入力電圧（Ｖｉｎ）からオフセット電圧（Ｖｏｆｆ）が減算されたものとなる。
［数２］
Ｖｏｕｔ＝Ｖｉｎ−Ｖｏｆｆ ・・・・・・・・・・・・・・ （２）
【００２１】
図８は、液晶表示モジュールの交流駆動方法として、疑似ドット反転法を使用した場合において、ドレインドライバ１３０から映像線（ＤＬ）に出力される映像電圧の極性を説明するための図である。なお、制御信号（Ａ）および制御信号（Ｂ）は、２フレーム毎にその位相が反転されるものとする。また、図８および後述する図９、図１０において、各四角は画素電極を表している。
図８において、例えば、Ｄに示す映像線に、Ｖｏｆｈのオフセット電圧を持つ高電圧用アンプ回路２７１と、Ｖｏｆｌのオフセット電圧を持つ低電圧用アンプ回路２７２とから映像電圧が出力されるものとすると、図８（ａ）に示す１フレーム目に、高電圧用アンプ回路２７１（Ｂタイプの高電圧用アンプ回路）から（ＶＨ−Ｖｏｆｈ）の電圧（図８の＋Ｂ）が出力されるが、図８（ｃ）に示す３フレーム目に、高電圧用アンプ回路２７１（Ａタイプの高電圧用アンプ回路）から（ＶＨ＋Ｖｏｆｈ）の電圧（図８の＋Ａ）が出力されるので、対応するサブピクセルにおいて、高電圧用アンプ回路２７１のオフセット電圧（Ｖｏｆｈ）により生じる輝度の上昇および減少は相殺される。
また、図８（ｂ）に示す２フレーム目に、低電圧用アンプ回路２７２から（Ｂタイプの低電圧用アンプ回路）（ＶＬ−Ｖｏｆｌ）の電圧（図８の−Ｂ）が出力されるが、図８（ｄ）に示す４フレーム目に、低電圧用アンプ回路２７２（Ａタイプの低電圧用アンプ回路）から（ＶＬ＋Ｖｏｆｌ）の電圧（図８の−Ａ）が出力されるので、対応するサブピクセルにおいて、低電圧用アンプ回路２７２のオフセット電圧（Ｖｏｆｌ）により生じる輝度の上昇および減少は相殺される。
【００２２】
しかしながら、図８から理解できるように、各フレーム内において、各列の映像線には、同じタイプの低電圧アンプ回路と高電圧用アンプ回路から、映像電圧が出力されるので、あるパターンを表示する場合には表示画面にフリッカが発生し、表示品質が劣化するという問題点があった。
図９は、本実施例の液晶表示モジュールの交流駆動方法を説明するための図であり、液晶表示モジュールの交流駆動方法として、疑似ドット反転法を使用した場合において、ドレインドライバ１３０から映像線（ＤＬ）に出力される映像電圧の極性を説明するための図である。なお、図９では、制御信号（Ａ）および制御信号（Ｂ）は、２ライン毎にその位相が反転され、且つ、２フレーム毎にその位相が反転されるものとする。
図９において、例えば、Ｄに示す映像線に、Ｖｏｆｈのオフセット電圧を持つ高電圧用アンプ回路２７１と、Ｖｏｆｌのオフセット電圧を持つ低電圧用アンプ回路２７２とから映像電圧が出力されるものとすると、図９（ａ）に示す１フレーム目の１ラインと２ライン目には、高電圧用アンプ回路２７１（Ｂタイプの高電圧用アンプ回路）から（ＶＨ−Ｖｏｆｈ）の電圧（図９の＋Ｂ）が出力されるが、図９（ａ）に示す１フレーム目の３ラインと４ライン目には、高電圧用アンプ回路２７１（Ａタイプの高電圧用アンプ回路）から（ＶＨ＋Ｖｏｆｈ）の電圧（図９の＋Ａ）が出力される。
【００２３】
そのため、図９（ａ）の１フレーム目において、Ａに示に示す映像線には、Ｂタイプの高電圧用アンプ回路→Ｂタイプの低電圧用アンプ回路→Ａタイプの高電圧用アンプ回路→Ａタイプの低電圧用アンプ回路の順に映像電圧が供給されるので、高電圧用アンプ回路と低電圧用アンプ回路のオフセット電圧により生じる輝度の上昇および減少は、１フレーム内の４表示ライン毎に相殺される。
同様に、図９（ｂ）の２フレーム目において、Ｄに示す映像線に、Ｂタイプの低電圧用アンプ回路→Ｂタイプの高電圧用アンプ回路→Ａタイプの低電圧用アンプ回路→Ａタイプの高電圧用アンプ回路の順に映像電圧が供給されるので、高電圧用アンプ回路と低電圧用アンプ回路のオフセット電圧により生じる輝度の上昇および減少は、１フレーム内の４表示ライン毎に相殺される。これは、図９（ｃ）の３フレーム目、図９（ｄ）の４フレーム目も同様である。
このように、本実施例の交流駆動方法では、制御信号（Ａ）および制御信号（Ｂ）の位相を、各フレーム内で２ライン毎、かつ、２フレーム毎に反転させることにより、列方向のサブピクセルにおける、アンプ回路のオフセット電圧により生じる輝度の上昇および減少は、連続する４フレーム毎に相殺されるとともに、１フレーム内の４表示ライン毎に相殺されるので、あるパターンを表示する場合にも表示画面にフリッカが発生せず、表示品質が劣化することがない。
【００２４】
図１０は、本実施例の液晶表示モジュールの交流駆動方法の他の例を説明するための図であり、液晶表示モジュールの交流駆動方法として、列毎反転法を使用した場合において、ドレインドライバ１３０から映像線（ＤＬ）に出力される映像電圧の極性を説明するための図である。なお、図１０では、制御信号（Ａ）および制御信号（Ｂ）は、２ライン毎にその位相が反転され、且つ、２フレーム毎にその位相が反転されるものとする。
図１０に示すように、各列のサブピクセルには、２ライン毎に、Ａタイプの高電圧アンプ回路とＢタイプの高電圧アンプ回路、あるいは、Ａタイプの低電圧アンプ回路とＢタイプの低電圧アンプ回路とからそれぞれ映像電圧が出力されるので、アンプ回路のオフセット電圧により生じる輝度の上昇および減少は、連続する４フレーム毎に相殺されるとともに、１フレーム内の４表示ライン毎に相殺されるので、あるパターンを表示する場合にも表示画面にフリッカが発生せず、表示品質が劣化することがない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本
発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例の液晶表示モジュールのドレインドライバの概略構成を示すブロック図である。
【図２】出力回路の構成を中心に、図１に示すドレインドライバの構成を説明するためのブロック図である。
【図３】オペアンプ（ＯＰ）を用いたボルテージホロワ回路を示す図である。
【図４】本発明の実施例のドレインドライバにおける低電圧用アンプ回路の基本回路構成を示す回路図である。
【図５】本発明の実施例のドレインドライバにおける高電圧用アンプ回路の基本回路構成を示す回路図である。
【図６】図４に示す低電圧用アンプ回路において、制御信号（Ａ）がＬレベル、制御信号（Ｂ）がＨレベルの場合の回路構成を示す回路図である。
【図７】図４に示す低電圧用アンプ回路において、制御信号（Ａ）がＨレベル、制御信号（Ｂ）がＬレベルの場合の回路構成を示す回路図である。
【図８】液晶表示モジュールの交流駆動方法として、疑似ドット反転法を使用した場合に、ドレインドライバから映像線に出力される映像電圧の極性を説明するための図である。
【図９】本発明の実施例の液晶表示モジュールの交流駆動方法を説明するための図である。
【図１０】本発明の実施例の液晶表示モジュールの交流駆動方法の他の例を説明するための図である。
【図１１】従来の液晶表示モジュールの概略構成を示すブロック図である。
【図１２】液晶表示モジュールの交流駆動方法の列毎反転法を説明するための図である。
【図１３】液晶表示モジュールの交流駆動方法の疑似ドット反転法を説明するための図である。
【符号の説明】
【００２６】
１  液晶表示パネル
２，１３０  ドレインドライバ
４  表示制御回路
５  電源回路
１５１ａ，１５１ｂ  階調電圧生成回路
１５２  制御回路
１５３  シフトレジスタ回路
１５４  入力レジスタ回路
１５５  ストレージレジスタ回路
１５６  レベルシフト回路
１５７  出力回路
１５８ａ，１５８ｂ  電圧バスライン
２６１  デコーダ部
２６２，２６４  スイッチ部
２６３  アンプ回路対
２６５  データラッチ部
２７１  高電圧用アンプ回路
２７２  低電圧用アンプ回路
ＤＬ  映像線（ドレイン線）
ＧＬ  走査線（ゲート線）
ＰＸ  画素電極
ＣＴ  対向電極
ＴＦＴ  薄膜トランジスタ
ＬＣ  液晶容量
Ｃａｄｄ  保持容量
ＰＭ，ＰＡ，ＰＢ  ＰＭＯＳトランジスタ
ＮＭ，ＮＡ，ＮＢ  ＮＭＯＳトランジスタ
【図１】
2008256811.tif 000003
【図２】
2008256811.tif 000004
【図３】
2008256811.tif 000005
【図４】
2008256811.tif 000006
【図５】
2008256811.tif 000007
【図６】
2008256811.tif 000008
【図７】
2008256811.tif 000009
【図８】
2008256811.tif 000010
【図９】
2008256811.tif 000011
【図１０】
2008256811.tif 000012
【図１１】
2008256811.tif 000013
【図１２】
2008256811.tif 000014
【図１３】
2008256811.tif 000015