(57)【要約】【課題】半導体基板に形成されたパターンに存在する複数の欠陥を検出し、検出した複数の欠陥の中から所定数の欠陥を抽出した後、抽出した所定数の欠陥について外観検査を実施する工程において、検出した欠陥の発生状況を反映した代表的な欠陥を抽出することができる半導体装置の製造技術を提供する。【解決手段】欠陥検査を実施した後、レビュー作業を実施する。レビュー作業では外観検査装置の欠陥抽出部３で欠陥抽出を行なう。具体的には、欠陥データ記憶部３１に記憶されている欠陥データを欠陥パラメータ値に基づいて分類する。つまり、欠陥パラメータ値と欠陥数の関係である度数分布を作成し、表示する。ユーザは度数分布を見ることにより、代表的な欠陥が存在する範囲を指定する。そして、抽出部３４は範囲指定部３３で指定した範囲の中に存在する欠陥から所定数の欠陥を抽出する。抽出した欠陥に対して観察検査が実施される。【選択図】図５
2008294249.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に形成されたパターンの欠陥検査を実施する工程と、
（ｂ）前記パターンに複数の欠陥が存在する場合に前記複数の欠陥を検出する工程と、
（ｃ）検出された前記複数の欠陥の中から所定数の欠陥を抽出する工程と、
（ｄ）抽出された前記所定数の欠陥に対して観察検査を実施する工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記複数の欠陥のそれぞれの特徴を示すパラメータに基づいて前記複数の欠陥を分類することにより、前記パラメータに対する前記複数の欠陥の度数分布を作成する工程と、
（ｃ２）作成した前記度数分布に基づいて、前記複数の欠陥の中から前記所定数の欠陥を抽出する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）半導体基板上に形成されたパターンの欠陥検査を実施する工程と、
（ｂ）前記パターンに複数の欠陥が存在する場合に前記複数の欠陥を検出する工程と、
（ｃ）検出された前記複数の欠陥の中から所定数の欠陥を抽出する工程と、
（ｄ）抽出された前記所定数の欠陥に対して観察検査を実施する工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記複数の欠陥のそれぞれの特徴を示すパラメータに基づいて前記複数の欠陥を分類することにより、前記パラメータに対する前記複数の欠陥の度数分布を作成する工程と、
（ｃ２）作成した前記度数分布に基づいて、前記複数の欠陥の中から前記所定数の欠陥を抽出する工程とを有し、
前記パラメータは欠陥の長さ、欠陥の面積、欠陥の明るさ、あるいは、欠陥が存在する場所のパターン密度のいずれかであることを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）半導体基板上に形成されたパターンの欠陥検査を実施する工程と、
（ｂ）前記パターンに複数の欠陥が存在する場合に前記複数の欠陥を検出する工程と、
（ｃ）検出された前記複数の欠陥の中から所定数の欠陥を抽出する工程と、
（ｄ）抽出された前記所定数の欠陥に対して観察検査を実施する工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記複数の欠陥のそれぞれの特徴を示すパラメータに基づいて前記複数の欠陥を分類することにより、前記パラメータに対する前記複数の欠陥の度数分布を作成する工程と、
（ｃ２）前記度数分布に対して前記パラメータの範囲を指定し、指定した前記パラメータの範囲内にある前記複数の欠陥の中から前記所定数の欠陥を抽出する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）半導体基板上に形成されたパターンの欠陥検査を実施する工程と、
（ｂ）前記パターンに複数の欠陥が存在する場合に前記複数の欠陥を検出する工程と、
（ｃ）検出された前記複数の欠陥の中から所定数の欠陥を抽出する工程と、
（ｄ）抽出された前記所定数の欠陥に対して観察検査を実施する工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記複数の欠陥のそれぞれの特徴を示すパラメータに基づいて前記複数の欠陥を分類することにより、前記パラメータに対する前記複数の欠陥の度数分布を作成する工程と、
（ｃ２）作成した前記度数分布において度数が所定範囲にある前記複数の欠陥の中から前記所定数の欠陥を抽出する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）半導体基板上に形成されたパターンの欠陥検査を実施する工程と、
（ｂ）前記パターンに複数の欠陥が存在する場合に前記複数の欠陥を検出する工程と、
（ｃ）検出された前記複数の欠陥の中から所定数の欠陥を抽出する工程と、
（ｄ）抽出された前記所定数の欠陥に対して観察検査を実施する工程とを備え、
前記（ｃ）工程は、
（ｃ１）前記複数の欠陥のそれぞれの特徴を示すパラメータに基づいて前記複数の欠陥を分類することにより、前記パラメータに対する前記複数の欠陥の度数分布を作成する工程と、
（ｃ２）作成した前記度数分布に基づいて、前記複数の欠陥の中から前記所定数の欠陥を抽出する工程とを有し、
前記複数の欠陥には複数の異物も含まれていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体基板に形成されたパターンに存在する複数の欠陥を検出し、検出した複数の欠陥の中から所定数の欠陥を抽出した後、抽出した所定数の欠陥について外観検査を実施する工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００６−２６６８７２号公報（特許文献１）には、欠陥の特徴量の分布に基づいて欠陥のサンプリングを行うことにより、各クラスの欠陥を発生比率にかかわらずに均等にレビューして教示することができる技術が記載されている。この技術によれば、少ないレビュー点数で欠陥クラスと特徴量の関係を正確に捉え、その結果が正しい分類条件を設定できるとしている。
【特許文献１】特開２００６−２６６８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体基板（半導体ウェハ）上に半導体装置を製造する工程では、フォトリソグラフィ技術およびエッチング技術を使用してパターニングすることが頻繁に実施される。例えば、配線工程では、膜の成膜工程、フォトリソグラフィ工程および膜のエッチング工程を経て所望のパターンを有する配線層が形成される。このとき、成膜工程、フォトリソグラフィ工程およびエッチング工程が正常に実施されれば、配線パターンも正常に形成される。しかし、上述した工程の一部に異常が生じると、配線パターンも正常に形成されなくなる場合がある。例えば、配線パターンに断線欠陥やショート欠陥が発生する。
【０００４】
このため、通常、半導体装置の製造工程には配線パターンに発生する欠陥を検出する工程が存在する。この検査工程は、例えば、配線工程によって配線パターンを形成した後に実施される。検査工程では、ランプ光、レーザ光または電子線などを用いて得られた画像を元にパターンに発生する欠陥を検出している。そして、検出された欠陥に基づいて欠陥の発生原因を突き止め、パターンに欠陥が発生しないように半導体装置の製造工程をフィードバック制御する。このようにパターンを形成する工程の後に検査工程を実施することにより、半導体装置の歩留まり向上を図ることができる。具体的に、検査工程で欠陥を検出した後、検出した欠陥に対して外観検査を実施することにより、欠陥の種類や特徴を解析し、欠陥が発生しないようにパターン形成工程にフィードバックしている。
【０００５】
近年、半導体基板の検査工程においては、パターンの微細化にともなって検出対象となる欠陥サイズは小さくなり、欠陥検出数は数千から数万に達する。したがって、すべての欠陥をレビュー（観察）することは現実的に不可能であるため、数十から数百の欠陥を抽出（サンプリング）してレビュー（観察）する必要がある。複数の欠陥から所定数の欠陥を抽出する方法としては、通常、欠陥サイズ（長さや面積）、欠陥が存在する位置のパターン密度や欠陥の明るさ（濃淡）などユーザ指定条件を設定した後、このユーザ指定条件（例えば、欠陥サイズ）と観察数の指定の範囲でランダムに欠陥が抽出される。ユーザ指定条件はユーザが設定するものであり、実際の欠陥の分布状況を反映していないため、ユーザ指定条件の範囲でランダムに抽出された欠陥が、パターンに発生している代表的な欠陥であるとは限らない。つまり、抽出される欠陥は、検出される欠陥のうち代表的な欠陥であることが、抽出した欠陥を観察して欠陥の発生原因を究明する観点から望ましい。例えば、抽出された欠陥が検出される欠陥の中で少数な種類の欠陥や異物であり、代表的な欠陥でない場合には、製造工程で数が多く発生する代表的な欠陥を抑制することは困難であると言える。このように、現状の欠陥抽出方法では、検出された欠陥の中で代表的な欠陥を抽出しているとは言えない問題点がある。
【０００６】
上述したように、検査工程で検出された複数の欠陥は欠陥の発生状況を反映していないランダムな方法で抽出され、抽出された欠陥に対してレビュー（観察）作業を実施することにより欠陥の種類を確認している。つまり、現状の抽出方法は、欠陥の発生状況を反映せずにランダムに欠陥を抽出する方法が一般的になっている。また、外観検査では、自動レビュー（自動観察）や自動欠陥分類などのレビュー（観察）作業の自動化は進んでいるが、欠陥の抽出方法についての改善は進んでいないのが現状である。
【０００７】
本発明の目的は、半導体基板に形成されたパターンに存在する複数の欠陥を検出し、検出した複数の欠陥の中から所定数の欠陥を抽出した後、抽出した所定数の欠陥について外観検査を実施する工程において、検出した欠陥の発生状況を反映した代表的な欠陥を抽出することができる半導体装置の製造技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置の製造方法は、（ａ）半導体基板上に形成されたパターンの欠陥検査を実施する工程と、（ｂ）前記パターンに複数の欠陥が存在する場合に前記複数の欠陥を検出する工程と、（ｃ）検出された前記複数の欠陥の中から所定数の欠陥を抽出する工程と備える。そして、（ｄ）抽出された前記所定数の欠陥に対して観察検査を実施する工程とを備える。ここで、前記（ｃ）工程は、（ｃ１）前記複数の欠陥のそれぞれの特徴を示すパラメータに基づいて前記複数の欠陥を分類することにより、前記パラメータに対する前記複数の欠陥の度数分布を作成する工程と、（ｃ２）作成した前記度数分布に基づいて、前記複数の欠陥の中から前記所定数の欠陥を抽出する工程とを有することを特徴とするものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
複数の欠陥のそれぞれの特徴を示すパラメータに基づいて複数の欠陥を分類することにより、パラメータに対する複数の欠陥の度数分布を作成し、作成した度数分布に基づいて、複数の欠陥の中から所定数の欠陥を抽出するように構成する。これにより、検出した欠陥の発生状況を反映した代表的な欠陥を抽出することができる効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１６】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１８】
本実施の形態における外観検査装置について、図面を参照しながら説明する。図１は、本実施の形態における外観検査装置１の機能ブロック図である。図１において、本実施の形態における外観検査装置１は、欠陥検出部２と欠陥抽出部３とを有している。
【００１９】
欠陥検出部２は、半導体ウェハ（半導体基板）上に形成されたパターンの不良を検出するように構成されており、この欠陥検出部２により、パターンに形成されている欠陥を検出することができる。なお、欠陥検出部２では、パターンに存在する欠陥とともに、異物も検出する。すなわち、欠陥検出部２は、欠陥と異物を検出するように構成されている。
【００２０】
欠陥抽出部３は、欠陥検出部２で検出した複数の欠陥の中から所定数の欠陥を抽出するように構成されている。例えば、欠陥検出部２で検出する複数の欠陥は数も多くなることがある。この場合、欠陥検出部２で検出したすべての欠陥を観察して検査することは困難である。そこで、外観検査装置１には、欠陥抽出部３が設けられている。この欠陥抽出部３は、コンピュータを構成する演算処理部や記憶部より構成されており、欠陥抽出部３で抽出された欠陥に対して、観察検査が実施される。観察検査は、上述した欠陥検出部２によって行なわれる。
【００２１】
次に、欠陥検出部２の構成について説明する。図２は、欠陥検出部２の概略構成を示す図である。図２において、欠陥検出部２は、光源２１、フィルタ２２、開口絞り２３、ビームスプリッタ２４、対物レンズ２５、結像レンズ２６およびイメージセンサ２７を有している。
【００２２】
光源２１は欠陥検査に使用する照明光を照射するものであり、フィルタ２２および開口絞り２３は光源２１より照射された光を検査に適した光に加工する機能を有している。
【００２３】
ビームスプリッタ２４は光源２１から射出された入射光の偏向状態を変える機能を有している。例えば、光源２１から射出される入射光はランダム偏向の状態であるが、この入射光をビームスプリッタ２４に入射することにより、ビームスプリッタ２４から射出される入射光が直線偏向となる。さらに、ビームスプリッタ２４は半導体ウェハ４で反射した反射光のＳ偏向成分を抽出する機能も有している。
【００２４】
対物レンズ２５は入射光を半導体ウェハ４上に収束させる機能を有しており、倍率を変えることができるようになっている。例えば、欠陥検査時と欠陥観察時で倍率を変えることができる。
【００２５】
結像レンズ２６は半導体ウェハ４で反射した反射光を結像させるレンズであり、イメージセンサ２７は結像レンズ２６で結像させた像を画像として取得するように構成されている。
【００２６】
本実施の形態における外観検査装置１の欠陥検出部２は上記のように構成されており、以下に、欠陥検出部２の動作について説明する。まず、光源２１より入射光が照射されると、この入射光はフィルタ２２および開口絞り２３を介してビームスプリッタ２４に入射する。ビームスプリッタ２４では、ランダム偏向である入射光の偏向状態を直線偏向にし、直線偏向の入射光がビームスプリッタ２４から射出する。ビームスプリッタ２４から射出した入射光は、対物レンズ２５を介して半導体ウェハ４上に照射される。そして、入射光は半導体ウェハ４に形成されているパターンに照射され、パターンの形状を反映した反射光が半導体ウェハ４から射出される。この反射光は、対物レンズ２５を介してビームスプリッタ２４に入射する。ビームスプリッタ２４では、反射光のＳ偏向成分だけが透過するようになっており、ビームスプリッタ２４を透過した反射光（Ｓ偏向成分）は、結像レンズ２６により、イメージセンサ２７上で結像する。そして、イメージセンサ２７は、結像した画像を取得して表示する。このようにして、欠陥検出部２では、半導体ウェハ４上に形成されているパターンを画像として表示できる。
【００２７】
次に、欠陥検出部２におけるパターンの欠陥検出方法について説明する。欠陥検出部２では、上述したようにして取得した画像を利用してパターン上に存在する欠陥を検出するものである。
【００２８】
図３は、半導体ウェハ４に形成されている複数のチップ領域を示す図である。図３に示すように、略円形状の半導体ウェハ４には、矩形形状のチップ領域が複数形成されている。例えば、チップ領域としてチップ領域５Ａ〜５Ｄ（実線で区分けされている）が一列に並んでいる。チップ領域５Ａ〜５Ｄのそれぞれには、半導体素子や配線などからなるパターンが形成されている。このチップ領域５Ａ〜５Ｄのそれぞれに形成されているパターンを画像として取得する。
【００２９】
ここで、外観検査装置１の欠陥検出部２では、チップ領域５Ａ〜５Ｄのそれぞれ全体の画像を取得するのではなく、例えば、チップ領域５Ａを細分化した一領域である領域５ａを検査対象とする。すなわち、欠陥検査は、チップ領域５Ａ〜５Ｄのそれぞれ全体を一括して実施するものではなく、チップ領域５Ａ〜５Ｄのそれぞれを細分化した領域５ａ〜５ｄ（点線で区分けされている）を対象に行なわれる。そして、欠陥検出は、領域５ａ〜５ｄの画像を取得して行なわれる。すなわち、チップ領域５Ａ〜５Ｄには同様のパターンが形成されており、チップ領域５Ａを細分化した一領域である領域５ａと、チップ領域５Ｂを細分化した一領域である領域５ｂの画像に基づいて欠陥検出が行なわれる。具体的には、領域５ａと領域５ｂとは、同一のパターンが形成されている領域であるので、領域５ａの画像と領域５ｂとの画像が比較される。例えば、領域５ａと領域５ｂの両方でパターンが正常に形成されている場合には、領域５ａの画像と領域５ｂの画像を比較しても差異はない。したがって、領域５ａの画像と領域５ｂの画像に差異がない場合は、領域５ａおよび領域５ｂに欠陥がないと判定することができる。一方、領域５ａの画像と領域５ｂの画像に差異がある場合には、領域５ａと領域５ｂのいずれかに欠陥が存在すると判定することができる。このように同一パターンが形成されている隣接領域の画像を比較することにより、欠陥の有無を検出することができる。
【００３０】
ただし、上述したように、隣接する領域５ａと領域５ｂだけを比較すると、領域５ａの画像と領域５ｂの画像に差異が生じてもどちらの領域に欠陥があるか判定することはできない。そこで、本実施の形態では、図４に示すように、隣接する３つの領域（例えば、領域５ａ、５ｂ、５ｃ）の画像を比較するようにしている。例えば、領域５ｂに欠陥が存在し、領域５ａと領域５ｃには欠陥が存在しないとする。このとき、まず、領域５ａの画像と領域５ｂの画像を比較すると差異が生じる。次に、領域５ｂの画像と領域５ｃの画像を比較するとこの場合も差異が生じる。さらに、領域５ａの画像と領域５ｃの画像を比較すると差異は生じない。このことから、領域５ｂに欠陥が存在することが明らかになる。このように、同一パターンが形成されている複数の隣接領域の画像を比較することにより、欠陥の存在を検出することができる。
【００３１】
次に、欠陥抽出部３について説明する。上述したように欠陥検出部２により半導体ウェハのパターンに存在する欠陥を検出することができる。このとき、欠陥検出部２で検出される欠陥数が少なければ、検出されたすべての欠陥について観察（レビュー）し、欠陥の種類などの特徴を特定することができる。しかし、欠陥検出部２で検出する欠陥数が多くなると、すべての欠陥を観察することは現実的に困難となる。そこで、従来から欠陥検出部２で検出された複数の欠陥から所定数の欠陥を抽出（サンプリング）することが行なわれている。例えば、欠陥の長さや面積などを管理者が予め設定したユーザ条件に基づいて
欠陥検出部２で検出された複数の欠陥から所定数の欠陥をランダムに抽出することが行なわれている。しかし、この抽出方法では、管理者が指定するユーザ条件が実際に検出されている代表的な欠陥を反映しているとは限らない。つまり、欠陥検出部２で検出された複数の欠陥の発生状況が把握できていないため、抽出された欠陥が代表的な欠陥になっているかは疑問である。そこで、本実施の形態では、検出された欠陥の発生状況を反映して代表的な欠陥を抽出することができる欠陥抽出方法を提案する。以下に、本実施の形態の特徴である欠陥抽出方法について説明する。
【００３２】
まず、図５は、本実施の形態における欠陥抽出部３の概略構成を示す機能ブロック図である。図５に示すように、欠陥抽出部３は、欠陥データ記憶部３１、度数分布作成部３２、範囲指定部３３および抽出部３４を有している。
【００３３】
欠陥データ記憶部３１は、欠陥データを記憶するように構成されており、例えば、ハードディスクから構成される。具体的には、欠陥検出部２で半導体ウェハ上の欠陥が検出されるが、この欠陥の画像データが保存される。さらに、個々の欠陥を示す画像データに対応付けて欠陥パラメータ値が記憶される。つまり、欠陥データ記憶部３１に記憶される欠陥データは、個々の欠陥に対して画像データと欠陥パラメータ値を有している。欠陥パラメータ値は、欠陥を特定づける量であり、例えば、欠陥の長さ、欠陥の面積、欠陥の明るさ、欠陥が存在する場所のパターン密度などが含まれる。これらの欠陥パラメータ値は、画像データを解析することにより特定されるものであり、例えば、欠陥検出部２で画像データが取得された後、コンピュータにより算出される。そして解析した結果得られた欠陥パラメータ値は画像データに対応づけられて欠陥データ記憶部３１に記憶される。欠陥パラメータ値を算出するコンピュータは欠陥検出部２の一部であってもよいし、欠陥抽出部３の一部であってもよい。
【００３４】
次に、度数分布作成部３２は、欠陥データ記憶部３１に記憶されている欠陥データの各欠陥パラメータ値に対して欠陥数を対応づけた度数分布を作成するように構成されている。具体的には、プログラムにより動作する演算部（ＣＰＵ）を機能させることにより度数分布が作成される。例えば、欠陥パラメータ値が欠陥の面積である場合には、欠陥検出部２で検出されて欠陥データ記憶部３１に記憶されているすべての欠陥を欠陥の面積ごとに分類する。これにより、欠陥の面積と欠陥数との関係を示す度数分布が作成される。ここでは、欠陥パラメータ値として欠陥の面積を例にあげているが、その他の欠陥の長さや欠陥の明るさあるいは欠陥が存在する場所のパターン密度などをパラメータとして度数分布が作成される。
【００３５】
例えば、図６は、欠陥の面積と欠陥数との関係を示す度数分布である。度数分布作成部３２では、図６に示すような度数分布を作成しユーザに表示するように構成されている。したがって、ユーザは図６に示す度数分布を見ることにより、例えば、欠陥の面積がどの程度の値を有している欠陥が多く検出されているかということを把握できる。このように本実施の形態における特徴は、度数分布作成部３２を設けて欠陥パラメータ値と欠陥数との度数分布を作成する点にある。これにより、欠陥検出部２で検出された欠陥がどのような分布をしているかが明らかになり、欠陥の発生状況を的確に把握することができる。
【００３６】
例えば、欠陥パラメータ値として図６では、欠陥の面積を例にあげたが、図７に示すように、欠陥パラメータ値として欠陥の長さを使用することもできる。図６あるいは図７では、単独の欠陥パラメータ値に対して度数分布を作成するように構成しているが、複数の欠陥パラメータ値を用いて度数分布を作成してもよい。例えば、欠陥パラメータ値として欠陥の面積と欠陥の長さを用いて３次元的な度数分布を作成してもよい。
【００３７】
次に、範囲指定部３３について説明する。範囲指定部３３は、度数分布作成部３２で作成した度数分布に基づいて、抽出する欠陥が存在する範囲を指定するように構成されている。例えば、ユーザが度数分布を見て指定することができる。図８は、度数分布作成部３２で作成した度数分布の一例を示す図である。図８に示す度数分布では、欠陥パラメータ値として欠陥の長さを用いている。図８に示す度数分布では、欠陥の長さが短い範囲に欠陥数が一番多い領域が存在し、欠陥の比較的長い範囲に二番目に欠陥数が多い領域が存在するグラフとなっている。このとき、図８をユーザが見ることにより、欠陥数が多い領域を代表的な欠陥が存在している領域と判断することができる。そこで、範囲指定部３３で例えば、図８に示す範囲指定（１）を設定することができる。このように、度数分布に基づいて抽出する欠陥が存在する領域を指定することができるので、代表的な欠陥（欠陥数の多い欠陥パラメータ値）を抽出することができる。すなわち、抽出部３４は、範囲指定部３３で指定した範囲から指定された個数の欠陥を抽出するように構成されている。
【００３８】
これにより、欠陥検出部２で検出された欠陥の発生状況を反映して所定数の欠陥を抽出することができる。つまり、本実施の形態では、度数分布作成部３２を設けることにより、欠陥パラメータ値と欠陥数の関係を把握することができ、さらに、欠陥パラメータ値と欠陥数の関係をユーザが見ることにより、欠陥の発生状況を反映した代表的な欠陥を抽出できるように範囲指定を行なうことができる。
【００３９】
図８では、欠陥の長さが範囲指定（１）に属するような範囲を指定することで、欠陥数が多く代表的な欠陥を抽出することができる。さらに、本実施の形態における外観検査装置では、欠陥とともに異物も検出する。この場合、異物は抽出する必要がないので異物を抽出しないように抽出範囲を指定することもできる。例えば、図８では、欠陥の長さの短い領域に欠陥数の多い領域が存在するが、例えば、異物はサイズが小さいのでこの領域は異物を欠陥として捕らえている可能性がある。したがって、範囲指定（１）を指定した場合、異物を主に抽出してしまう可能性がある。つまり、欠陥数が一番多い範囲に代表的な欠陥が多く含まれているとは限らないのである。この場合、図８に示す範囲指定（２）を指定することにより、異物を抽出せずに代表的な欠陥を抽出することができる。このように、度数分布を表示することにより、代表的な欠陥を抽出しやすくすることもできるし、異物を抽出しにくくすることもできる。つまり、度数分布を表示することにより、ユーザの意図した抽出方法を容易に実現することができるのである。
【００４０】
なお、本実施の形態では、抽出範囲の指定方法として欠陥パラメータ値（横軸の値）を指定する方法について説明しているが、例えば、欠陥数が所定範囲（縦軸の値）にある条件によって指定することもできるし、欠陥数が所定値以上である範囲を指定することでも指定することができる。
【００４１】
次に、本実施の形態における外観検査装置１の処理フローについて説明する。図９は本実施の形態における外観検査装置１の処理フローを示すフローチャートである。まず、図９に示すように、半導体ウェハ上に形成されているパターンに欠陥が存在するか検査を実施する（Ｓ１０１）。この欠陥検出検査は、欠陥検出部２によって実施される。そして、半導体ウェハのすべてのチップ領域に対して欠陥検査を実施した後、検出検査を終了する
（Ｓ１０２）。この検査で検出された欠陥の画像は、欠陥データ記憶部３１に記憶される。そして、欠陥の画像から欠陥の長さ、欠陥の面積、欠陥の明るさ、あるいは、欠陥が存在する場所のパターン密度などの欠陥パラメータ値が算出されて保存される。
【００４２】
次に、レビュー作業（観察作業）を開始する（Ｓ１０３）。まず、欠陥データ記憶部３１に記憶されている各欠陥パラメータ値（パラメータ）に対する欠陥数を分類して度数分布を作成し表示する（Ｓ１０４）。ユーザは表示されている各欠陥パラメータ値に対する度数分布の中から抽出に利用する度数分布を選択する。そして、選択した度数分布を示すグラフから抽出範囲を指定する（Ｓ１０５）。この指定はユーザの意図するように実施され、例えば、代表的な欠陥が抽出されるように、度数（欠陥数）の多い抽出範囲を指定する。
【００４３】
抽出範囲を指定すると、この指定された抽出範囲にある欠陥が指定された所定数だけ抽出される（Ｓ１０６）。そして、抽出された欠陥を観察することにより、抽出された欠陥の種類や特性などを特定する（Ｓ１０７）。このようして、抽出された欠陥のすべてについて観察し終えたら、レビュー作業を終了する（Ｓ１０８）。このレビュー作業により、欠陥の欠陥種類や特性が特定されるので、欠陥の発生原因を容易に特定することができる。つまり、本実施の形態によれば、抽出される欠陥が代表的な欠陥であるので、この代表的な欠陥を発生しないように製造工程を調整することが容易となる。つまり、数の多い欠陥の発生原因を容易に突き止めることができるので、フィードバック制御により製造工程の正常化を図ることが可能となる（Ｓ１０９）。
【００４４】
本実施の形態によれば、欠陥パラメータ値と欠陥数との度数分布を作成し、この作成した度数分布に基づいて欠陥を抽出するように構成しているので、代表的な欠陥あるいはユーザが意図する欠陥を確実に抽出することができる。したがって、検出される欠陥の発生状況を反映した欠陥の抽出が可能となり、製造工程の正確なフィードバック制御を行なうことができるようになる。
【００４５】
次に、本実施の形態における外観検査装置を使用する半導体装置の製造工程について説明する。まず、半導体装置の製造工程の一例としてＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）の製造工程を例に挙げて説明する。図１０を参照しながら、ＣＭＯＳＦＥＴの製造工程について説明する。図１０は、ＣＭＯＳＦＥＴの製造工程を示すフローチャートである。
【００４６】
まず、ホウ素（Ｂ）などのｐ型不純物を導入したシリコン単結晶よりなる半導体基板を用意する。このとき、半導体基板は、略円盤形状をした半導体ウェハの状態になっている。そして、半導体基板のＣＭＯＳＦＥＴ形成領域に素子間を分離する素子分離領域を形成する（Ｓ２０１）。素子分離領域は、素子が互いに干渉しないようにするために設けられる。この素子分離領域は、例えばＬＯＣＯＳ（local Oxidation of silicon）法やＳＴＩ（shallow trench isolation）法を用いて形成することができる。例えば、ＳＴＩ法では、以下のようにして素子分離領域を形成している。すなわち、半導体基板にフォトリソグラフィ技術およびエッチング技術を使用して素子分離溝を形成する。そして、素子分離溝を埋め込むように半導体基板上に酸化シリコン膜を形成し、その後、化学的機械的研磨法（ＣＭＰ；chemical mechanical polishing）により、半導体基板上に形成された不要な酸化シリコン膜を除去する。これにより、素子分離溝内にだけ酸化シリコン膜を埋め込んだ素子分離領域を形成することができる。
【００４７】
次に、素子分離領域で分離された活性領域に不純物を導入してウェルを形成する（Ｓ２０２）。例えば、活性領域のうちｎチャネル型ＭＩＳＦＥＴ形成領域には、ｐ型ウェルを形成し、ｐチャネル型ＭＩＳＦＥＴ形成領域には、ｎ型ウェルを形成する。ｐ型ウェルは、例えばホウ素などのｐ型不純物をイオン注入法により半導体基板に導入することで形成される。同様に、ｎ型ウェルは、例えばリン（Ｐ）や砒素（Ａｓ）などのｎ型不純物をイオン注入法により半導体基板に導入することで形成される。
【００４８】
続いて、ｐ型ウェルの表面領域およびｎ型ウェルの表面領域にチャネル形成用の半導体領域（図示せず）を形成する。このチャネル形成用の半導体領域は、チャネルを形成するしきい値電圧を調整するために形成される。
【００４９】
次に、半導体基板上にゲート絶縁膜を形成する（Ｓ２０３）。ゲート絶縁膜は、例えば、酸化シリコン膜から形成され、例えば熱酸化法を使用して形成することができる。ただし、ゲート絶縁膜は、酸化シリコン膜に限定されるものではなく種々変更可能であり、例えば、ゲート絶縁膜を酸窒化シリコン膜（ＳｉＯＮ）としてもよい。すなわち、ゲート絶縁膜と半導体基板との界面に窒素を偏析させる構造としてもよい。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減する効果が高い。したがって、ゲート絶縁膜のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。また、酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が貫通しにくい。このため、ゲート絶縁膜に酸窒化シリコン膜を用いることにより、ゲート電極中の不純物が半導体基板側に拡散することに起因するしきい値電圧の変動を抑制することができる。酸窒化シリコン膜を形成するのは、例えば、半導体基板をＮＯ、ＮＯ２またはＮＨ３といった窒素を含む雰囲気中で熱処理すればよい。また、半導体基板の表面に酸化シリコン膜からなるゲート絶縁膜を形成した後、窒素を含む雰囲気中で半導体基板を熱処理し、ゲート絶縁膜と半導体基板との界面に窒素を偏析させることによっても同様の効果を得ることができる。
【００５０】
また、ゲート絶縁膜は、例えば酸化シリコン膜より誘電率の高い高誘電率膜から形成してもよい。従来、絶縁耐性が高い、シリコン−酸化シリコン界面の電気的・物性的安定性などが優れているとの観点から、ゲート絶縁膜として酸化シリコン膜が使用されている。しかし、素子の微細化に伴い、ゲート絶縁膜の膜厚について、極薄化が要求されるようになってきている。このように薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
【００５１】
そこで、酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる高誘電体膜が使用されるようになってきている。高誘電体膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
【００５２】
例えば、高誘電体膜として、ハフニウム酸化物の一つである酸化ハフニウム膜（ＨｆＯ２膜）が使用されるが、酸化ハフニウム膜に変えて、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のような他のハフニウム系絶縁膜を使用することもできる。さらに、これらのハフニウム系絶縁膜に酸化タンタル、酸化ニオブ、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化イットリウムなどの酸化物を導入したハフニウム系絶縁膜を使用することもできる。ハフニウム系絶縁膜は、酸化ハフニウム膜と同様、酸化シリコン膜や酸窒化シリコン膜より誘電率が高いので、酸化ハフニウム膜を用いた場合と同様の効果が得られる。
【００５３】
続いて、ゲート絶縁膜上にポリシリコン膜を形成する。ポリシリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、フォトリソグラフィ技術およびイオン注入法を使用して、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されているポリシリコン膜中にリンや砒素などのｎ型不純物を導入する。同様に、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されているポリシリコン膜中にホウ素などのｐ型不純物を導入する。
【００５４】
次に、パターニングしたレジスト膜をマスクにしたエッチングによりポリシリコン膜を加工して、ｎチャネル型ＭＩＳＦＥＴ形成領域にゲート電極を形成し、ｐチャネル型ＭＩＳＦＥＴ形成領域にゲート電極を形成する（Ｓ２０４）。
【００５５】
ここで、ｎチャネル型ＭＩＳＦＥＴ形成領域のゲート電極には、ポリシリコン膜中にｎ型不純物が導入されている。このため、ゲート電極の仕事関数値をシリコンの伝導帯近傍（４．１５ｅＶ）の値にすることができるので、ｎチャネル型ＭＩＳＦＥＴのしきい値電圧を低減することができる。一方、ｐチャネル型ＭＩＳＦＥＴ形成領域のゲート電極には、ポリシリコン膜中にｐ型不純物が導入されている。このため、ゲート電極の仕事関数値をシリコンの価電子帯近傍（５．１５ｅＶ）の値にすることができるので、ｐチャネル型ＭＩＳＦＥＴのしきい値電圧を低減することができる。このように本実施の形態１では、ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの両方でしきい値電圧を低減することができる（デュアルゲート構造）。
【００５６】
続いて、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎチャネル型ＭＩＳＦＥＴのゲート電極に整合した浅いｎ型不純物拡散領域を形成する。浅いｎ型不純物拡散領域は、半導体領域である。同様に、ｐチャネル型ＭＩＳＦＥＴ形成領域に浅いｐ型不純物拡散領域を形成する。浅いｐ型不純物拡散領域は、ｐチャネル型ＭＩＳＦＥＴのゲート電極に整合して形成される。この浅いｐ型不純物拡散領域は、フォトリソグラフィ技術およびイオン注入法を使用することにより形成することができる（Ｓ２０５）。
【００５７】
次に、半導体基板上に酸化シリコン膜を形成する。酸化シリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜を異方性エッチングすることにより、サイドウォールをゲート電極の側壁に形成する（Ｓ２０６）。サイドウォールは、酸化シリコン膜の単層膜から形成するようにしたが、これに限らず、例えば、窒化シリコン膜と酸化シリコン膜の積層膜からなるサイドウォールを形成してもよい。
【００５８】
続いて、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎチャネル型ＭＩＳＦＥＴ形成領域にサイドウォールに整合した深いｎ型不純物拡散領域を形成する（Ｓ２０７）。深いｎ型不純物拡散領域は、半導体領域である。この深いｎ型不純物拡散領域と浅いｎ型不純物拡散領域によってソース領域が形成される。同様に、深いｎ型不純物拡散領域と浅いｎ型不純物拡散領域によってドレイン領域が形成される。このようにソース領域とドレイン領域を浅いｎ型不純物拡散領域と深いｎ型不純物拡散領域で形成することにより、ソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。
【００５９】
同様に、ｐチャネル型ＭＩＳＦＥＴ形成領域にサイドウォールに整合した深いｐ型不純物拡散領域を形成する。この深いｐ型不純物拡散領域と浅いｐ型不純物拡散領域によってソース領域およびドレイン領域が形成される。したがって、ｐチャネル型ＭＩＳＦＥＴにおいてもソース領域およびドレイン領域はＬＤＤ構造をしている。
【００６０】
このようにして、深いｎ型不純物拡散領域および深いｐ型不純物拡散領域を形成した後、１０００℃程度の熱処理を行なう。これにより、導入した不純物の活性化が行なわれる。
【００６１】
その後、半導体基板上にコバルト膜を形成する。このとき、ゲート電極に直接接するようにコバルト膜が形成される。同様に、深いｎ型不純物拡散領域および深いｐ型不純物拡散領域にもコバルト膜が直接接する。
【００６２】
コバルト膜は、例えば、スパッタリング法を使用して形成することができる。そして、コバルト膜を形成した後、熱処理を施すことにより、ゲート電極を構成するポリシリコン膜とコバルト膜を反応させて、コバルトシリサイド膜を形成する（Ｓ２０８）。これにより、ゲート電極はポリシリコン膜とコバルトシリサイド膜の積層構造となる。コバルトシリサイド膜は、ゲート電極の低抵抗化のために形成される。同様に、上述した熱処理により、深いｎ型不純物拡散領域および深いｐ型不純物拡散領域の表面においてもシリコンとコバルト膜が反応してコバルトシリサイド膜が形成される。このため、深いｎ型不純物拡散領域および深いｐ型不純物拡散領域においても低抵抗化を図ることができる。
【００６３】
そして、未反応のコバルト膜は、半導体基板上から除去される。なお、本実施の形態１では、コバルトシリサイド膜を形成するように構成しているが、例えば、コバルトシリサイド膜に代えてニッケルシリサイド膜やチタンシリサイド膜を形成するようにしてもよい。
【００６４】
次に、半導体基板の主面上に層間絶縁膜となる酸化シリコン膜を形成する（Ｓ２０９）。この酸化シリコン膜は、例えばＴＥＯＳ（tetra ethyl ortho silicate）を原料としたＣＶＤ法を使用して形成することができる。その後、酸化シリコン膜の表面を、例えばＣＭＰ（Chemical  Mechanical  Polishing）法を使用して平坦化する。
【００６５】
続いて、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜にコンタクトホールを形成する。そして、コンタクトホールの底面および内壁を含む酸化シリコン膜上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
【００６６】
続いて、コンタクトホールを埋め込むように、半導体基板の主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法で除去することにより、プラグを形成することができる（Ｓ２１０）。
【００６７】
次に、酸化シリコン膜およびプラグ上にチタン／窒化チタン膜、銅を含有するアルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線を形成する（Ｓ２１１）。
【００６８】
このように半導体基板の表面に配線パターンが形成される。続いて、この配線パターンに欠陥が存在するか否かについて本実施の形態における外観検査装置で検査する。まず、外観検査装置によって、半導体基板のすべてのチップ領域に対して欠陥検査を実施して欠陥を検出する。その後、レビュー作業（観察作業）を開始する。レビュー作業では、まず、検出した欠陥に基づいて、各欠陥パラメータ値に対する欠陥数を分類して度数分布を作成し表示する。ユーザは表示されている各欠陥パラメータ値に対する度数分布の中から抽出に利用する度数分布を選択する。そして、選択した度数分布を示すグラフから抽出範囲を指定する。この指定はユーザの意図するように実施され、例えば、代表的な欠陥が抽出されるように、度数（欠陥数）の多い抽出範囲を指定する。
【００６９】
その後、抽出範囲を指定すると、この指定された抽出範囲にある欠陥が指定された所定数だけ抽出される。そして、抽出された欠陥を観察することにより、抽出された欠陥の種類や特性などを特定する。このようして、抽出された欠陥のすべてについて観察し終えたら、レビュー作業を終了する。このレビュー作業により、欠陥の欠陥種類や特性が特定されるので、欠陥の発生原因を容易に特定することができる。つまり、本実施の形態によれば、抽出される欠陥が代表的な欠陥であるので、この代表的な欠陥を発生しないように配線工程を調整することが容易となる。つまり、数の多い欠陥の発生原因を容易に突き止めることができるので、例えば、ショート欠陥あるいは断線欠陥が発生しないように、フィードバック制御することにより配線工程の正常化を図ることが可能となる。
【００７０】
さらに、配線の上層に配線を形成するが、ここでの説明は省略する。そして、上層配線を形成するごとに本実施の形態における外観検査方法を実施する。このようにして、最終的に本実施の形態における半導体装置を形成することができる。
【００７１】
本実施の形態では、ＣＭＯＳＦＥＴの製造工程を例にして説明しているが、これに限らず、例えば、メモリカードなどの不揮発性半導体記憶装置、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などに代表されるパターンを形成する半導体装置に幅広く適用することができる。
【００７２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７３】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態における外観検査装置の概略構成を示す機能ブロック図である。
【図２】欠陥検出部の概略構成を示す機能ブロック図である。
【図３】半導体ウェハの上面を示す図であって、欠陥検出方法を説明する図である。
【図４】欠陥検出方法を説明する図である。
【図５】欠陥抽出部の概略構成を示す機能ブロック図である。
【図６】度数分布の一例を示すグラフであって、欠陥の面積と欠陥数との関係を示すグラフである。
【図７】度数分布の一例を示すグラフであって、欠陥の長さと欠陥数との関係を示すグラフである。
【図８】度数分布に基づいて、欠陥を抽出する範囲を指定する様子を示すグラフである。
【図９】実施の形態における外観検査装置の処理フローを示すフローチャートである。
【図１０】実施の形態における半導体装置の製造工程を示すフローチャートである。
【符号の説明】
【００７５】
１  外観検査装置
２  欠陥検出部
３  欠陥抽出部
４  半導体ウェハ
５Ａ〜５Ｄ  チップ領域
５ａ〜５ｄ  領域
２１  光源
２２  フィルタ
２３  開口絞り
２４  ビームスプリッタ
２５  対物レンズ
２６  結像レンズ
２７  イメージセンサ
３１  欠陥データ記憶部
３２  度数分布作成部
３３  範囲指定部
３４  抽出部
【図１】
2008294249.tif 000003
【図２】
2008294249.tif 000004
【図３】
2008294249.tif 000005
【図４】
2008294249.tif 000006
【図５】
2008294249.tif 000007
【図６】
2008294249.tif 000008
【図７】
2008294249.tif 000009
【図８】
2008294249.tif 000010
【図９】
2008294249.tif 000011
【図１０】
2008294249.tif 000012