(57)【要約】【課題】スパイラルインダクタの占有面積を小さくし、スパイラルインダクタの外力に対する強度を高める。【解決手段】本発明に係る半導体装置は、スパイラルインダクタと他の回路が同一の半導体基板上に設けられた半導体装置であって、スパイラルインダクタは、互いに分割された第１の導体膜パターン及び第２の導体膜パターンと、第１の導体膜パターンと第２の導体膜パターンを直列に接続し、第１，第２の導体膜パターンよりも高抵抗である高抵抗配線とを有する。【選択図】図２
2008141001.tif 000002
【特許請求の範囲】
【請求項１】
スパイラルインダクタと他の回路が同一の半導体基板上に設けられた半導体装置であって、
前記スパイラルインダクタは、
互いに分割された第１の導体膜パターン及び第２の導体膜パターンと、
前記第１の導体膜パターンと前記第２の導体膜パターンを直列に接続し、前記第１，第２の導体膜パターンよりも高抵抗である高抵抗配線とを有することを特徴とする半導体装置。  
【請求項２】
前記他の回路は、
高周波信号を入力して増幅する前段増幅器と、
前記前段増幅器の出力信号を入力して増幅する後段増幅器と、
前記前段増幅器の入力側にバイアスを供給する第１のバイアス回路と、
前記後段増幅器の入力側にバイアスを供給する第２のバイアス回路と、
前記第１，第２のバイアス回路を駆動するためのバイアスを入力するバイアス端子とを有し、
前記スパイラルインダクタは、前記第１のバイアス回路と前記第２のバイアス回路の接続経路に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記高抵抗配線は、負の温度特性を持つ半導体抵抗であることを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＭＩＣ（Monolithic Microwave IC）を用いた半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置において、前段増幅器と後段増幅器の入力側にそれぞれバイアスを供給するためにバイアス回路が設けられる。これらのバイアス回路は、駆動バイアスを得るために共通のバイアス端子に接続される。このため、前段増幅器の高周波出力信号の一部が、後段増幅器のバイアス回路を介して前段増幅器のバイアス回路に回り込み、不安定な動作になる場合があった。これを防ぐため、双方のバイアス回路の間にインダクタが設けられる。
【０００３】
インダクタとしては、例えばスパイラルインダクタが用いられる（例えば、特許文献１参照）。また、半導体装置の小型化のために、インダクタは他の増幅器等と同一の半導体基板上に設けられる（ＭＭＩＣ化される）。
【０００４】
図４は、従来のスパイラルインダクタを示す上面図であり、図５は、図４のＡ−Ａ´における断面図である。スパイラルインダクタは、半導体基板１６上の絶縁膜２６上に蒸着により形成され、互いに分割された第１の導体膜パターン１５ａ及び第２の導体膜パターン１５ｂと、第１の導体膜パターン１５ａと第２の導体膜パターン１５ｂを直列に接続する上層のメッキ配線２８とを備えている。ここで、導体パターンを２つに分割しているのは、スパイラルインダクタとなる配線を半導体基板上に蒸着により形成する場合に、配線間のレジストを剥離するための剥離液を浸透しやすくするためである。
【０００５】
【特許文献１】特開平９−１８１２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、スパイラルインダクタのインダクタンスを所望の値にすると、半導体基板上におけるスパイラルインダクタの占有面積が大きくなるという問題があった。また、占有面積を小さくするためにスパイラルインダクタの幅を細くすると、２つの導体膜パターンの接続部であるメッキ配線が外力により変形しやすくなる問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、スパイラルインダクタの占有面積を小さくし、スパイラルインダクタの外力に対する強度を高めることができる半導体装置を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、スパイラルインダクタと他の回路が同一の半導体基板上に設けられた半導体装置であって、スパイラルインダクタは、互いに分割された第１の導体膜パターン及び第２の導体膜パターンと、第１の導体膜パターンと第２の導体膜パターンを直列に接続し、第１，第２の導体膜パターンよりも高抵抗である高抵抗配線とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】
本発明により、スパイラルインダクタの占有面積を小さくし、スパイラルインダクタの外力に対する強度を高めることができる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の実施の形態に係る半導体装置を示す等価回路図である。この半導体装置は、高周波信号を入力して増幅するトランジスタである前段増幅器１１と、前段増幅器１１の出力信号を入力して増幅するトランジスタである後段増幅器１２と、前段増幅器１１の入力側にバイアスを供給する第１のバイアス回路１３と、後段増幅器１２の入力側にバイアスを供給する第２のバイアス回路１４と、第１，第２のバイアス回路１３，１４を駆動するためのバイアスを入力するバイアス回路駆動用バイアス端子Ｖｃｂ（バイアス端子）と、第１のバイアス回路１３と第２のバイアス回路１４の接続経路に設けられたスパイラルインダクタ１５とを同一の半導体基板１６上に備えている。
【００１１】
また、第１，第２のバイアス回路１３，１４に基準電圧を印加するバイアス回路用基準電圧印加端子Ｖｒｅｆと、前段増幅器１１のゲートと高周波信号入力端子Ｐｉｎとの間に整合回路１７と、前段増幅器１１のドレインと後段増幅器１２のゲートとの間に整合回路１８と、後段増幅器１２のドレインと高周波信号出力端子Ｐｏｕｔとの間に整合回路１９とが設けられている。そして、前段増幅器１１のドレインと前段増幅器駆動バイアス端子Ｖｃ１との間に伝送線路２１と、後段増幅器１２のドレインと後段増幅器駆動バイアス端子Ｖｃ２との間に伝送線路２２とが設けられている。さらに、一端が前段増幅器駆動バイアス端子Ｖｃ１に接続され、他端が接地されたコンデンサ２３と、一端が後段増幅器駆動バイアス端子Ｖｃ２に接続され、他端が接地されたコンデンサ２４と、一端がバイアス回路駆動用バイアス端子Ｖｃｂに接続され、他端が接地されたコンデンサ２５とが設けられている。
【００１２】
図２は、本発明の実施の形態に係るスパイラルインダクタを示す上面図であり、図３は、図２のＡ−Ａ´における断面図である。スパイラルインダクタは、半導体基板１６上の絶縁膜２６上に蒸着により形成され、互いに分割された第１の導体膜パターン１５ａ及び第２の導体膜パターン１５ｂと、第１の導体膜パターン１５ａと第２の導体膜パターン１５ｂを直列に接続する高抵抗配線２７とを備えている。ここで、高抵抗配線２７は、第１，第２の導体膜パターン１５ａ，１５ｂを形成する前に、同一の半導体基板１６上に形成するトランジスタの電極と同時に形成する蒸着配線である。そして、高抵抗配線２７は、配線厚が薄く、第１，第２の導体膜パターン１５ａ，１５ｂよりも高抵抗である。また、高抵抗配線２７を同一の半導体基板１６上に形成する抵抗と同時に形成することで、さらに高抵抗にすることも可能である。
【００１３】
第１の導体膜パターン１５ａと第２の導体膜パターン１５ｂとの接続に、上層のメッキ配線を用いないため、スパイラルインダクタ１５の外力に対する強度を高めることができ、信頼性が向上する。また、第１の導体膜パターン１５ａと第２の導体膜パターン１５ｂを高抵抗配線２７で直列に接続しているため、インダクタと抵抗の直列接続と等価になる。従って、抵抗成分が増加した分だけ、インダクタンス成分を低下させても、動作周波数において同等のインピーダンスを得ることが可能であり、スパイラルインダクタの占有面積を小さくすることができる。
【００１４】
ところで、トランジスタからなる前段増幅器１１と後段増幅器１２は、低温時に利得が高くなり、不安定動作を起こしやすくなる。そこで、高抵抗配線２７を負の温度特性を持つ半導体抵抗で形成するのが望ましい。これにより、低温時において高抵抗配線２７の抵抗が増加するため、安定動作が可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る半導体装置を示す等価回路図である。
【図２】本発明の実施の形態に係るスパイラルインダクタを示す上面図である。
【図３】図２のＡ−Ａ´における断面図である。
【図４】従来のスパイラルインダクタを示す上面図である。
【図５】図４のＡ−Ａ´における断面図である。
【符号の説明】
【００１６】
１１  前段増幅器
１２  後段増幅器
１３  バイアス回路
１４  バイアス回路
１５  スパイラルインダクタ
１５ａ  導体膜パターン
１５ｂ  導体膜パターン
１６  半導体基板
２７  高抵抗配線
【図１】
2008141001.tif 000003
【図２】
2008141001.tif 000004
【図３】
2008141001.tif 000005
【図４】
2008141001.tif 000006
【図５】
2008141001.tif 000007