(57)【要約】【課題】複数の受光領域に対して画素回路を共有する場合に、受光領域が非等間隔に配置されることによる信号処理の複雑化を回避する。【解決手段】複数の受光部６１に対応して画素回路を共有し、受光部６１の光入射側を、半導体基体１１の画素回路が形成される第１の面１１Ａとは反対側の第２の面１１Ｂ側とする。そしてこの受光部６１を、第１の面１１Ａ側で非等間隔に、第２の面１１Ｂ側で略等間隔に配置し、半導体基体１１中で異なる形状で第２の面１１Ｂ側から第１の面１１Ａ側に延在する構成とする。【選択図】図９
2008294218.tif 000002
【特許請求の範囲】
【請求項１】
複数の受光領域に対応して画素回路が共有され、
前記受光領域の光入射側が、半導体基体の前記画素回路が形成される第１の面とは反対側の第２の面側とされ、
前記受光領域が、前記第２の面側においては略等間隔に配置され、前記第１の面側においては非等間隔に配置され、前記半導体基体中で前記第２の面側における配置位置と前記第１の面側における配置位置とを接続する形状で前記第２の面側から前記第１の面側に延在されて成る
ことを特徴とする固体撮像素子。
【請求項２】
前記受光領域の、前記第２の面側において等間隔に配置される領域の深さが、前記半導体基体の前記第２の面から１μｍ以上５μｍ以下とされることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記受光領域の、前記第２の面側において等間隔に配置される領域が、前記第１の面側からのイオン注入により形成されて成ることを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記イオン注入が、エネルギーを変化させて複数回行われ、前記第１の面側の領域の濃度が前記第２の面側の領域の濃度に比して高くされて成ることを特徴とする請求項３記載の固体撮像素子。
【請求項５】
前記イオン注入が、素子分離領域を形成する工程より前の工程で行われることを特徴とする請求項３記載の固体撮像素子。
【請求項６】
撮像光学部と、固体撮像素子と、信号処理部と、を有する撮像装置であって、
前記固体撮像素子は、
複数の受光領域に対応して画素回路を共有し、
前記受光領域の光入射側が、半導体基体の前記画素回路が形成される第１の面とは反対側の第２の面側とされ、
前記受光領域が、前記第２の面側においては略等間隔に配置され、前記第１の面側においては非等間隔に配置され、前記半導体基体中で前記第２の面側における配置位置と前記第１の面側における配置位置とを接続する形状で前記第２の面側から前記第１の面側に延在されて成る
ことを特徴とする固体撮像装置。
【請求項７】
半導体基体の第１の面側から第１導電型の不純物を注入して、前記第１の面から離間する深部に、略等間隔に第１導電型不純物領域を形成する工程と、
前記半導体基体の第１の面側に素子分離領域を形成する工程と、
前記第１の面上にゲート電極を形成する工程と、
前記第１導電型不純物領域上に、前記第１の面側から第２導電型不純物を注入して、第２導電型不純物領域を非等間隔に形成して受光部を前記第１の面側において非等間隔に形成する工程と、
前記第１の面上に層間絶縁層及び配線層を形成する工程と、
前記半導体基体の前記第１の面とは反対側の第２の面側から前記半導体基体をエッチングして前記第１導電型不純物領域を露出させ、略等間隔に配置された光入射領域を形成する工程と、を有し、
前記素子分離領域を形成する工程の前に、前記第１の面側から不純物を注入して前記第１導電型不純物領域を形成する工程を行う
ことを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＣＭＯＳセンサを有する固体撮像素子とその製造方法及び撮像装置に関する。
【背景技術】
【０００２】
近年、携帯電話などのモバイル機器へのカメラ機能搭載の目的から、固体撮像素子の小型化に対する要求が強まっている。
ＣＭＯＳイメージセンサなどの固体撮像素子では、通常、正方格子などの、一定の間隔でフォトダイオード（ＰＤ）を並べ、入射光をサンプルする構成が採られている。
従って、上述した固体撮像素子の小型化と高画素数化による単位画素の縮小化に伴ってＰＤ面積が減少し、飽和信号量や感度などの固体撮像素子の特性が低下するという問題が生じている。
【０００３】
従来、この特性低下を防止するためには、単位画素内のトランジスタの面積を減少させることで、ＰＤの面積の減少を抑える方法などが用いられてきた。しかしながら、トランジスタの面積の減少によってＰＤの面積を確保する方法では、固体撮像素子の特性を保つことに限界がある。
そこで、下記の特許文献１及び２では、ＰＤと電荷転送トランジスタ以外の、画素回路を隣接単位画素間で共有するＣＭＯＳイメージセンサが提案されている。
このＣＭＯＳイメージセンサでは、単位画素当りのトランジスタ数および配線数を減らすことができ、その結果として、ＰＤの面積を大きく確保することができるので、単位画素の縮小化に対応することができる。
【０００４】
【特許文献１】特開昭６３−１００８７９（第４頁、図４）
【特許文献２】特開２００４−１２８１９３（段落番号［００１９］−［００４０］、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記特許文献１及び２に開示の構成とする場合、単位画素内に、ＰＤと隣接する単位画素に共有される回路領域とが混在することになる。この場合、共有領域が隣接する単位画素の間に置かれるので、ＰＤが単位画素内で占める相対位置も、隣接する単位画素間で異なるのが一般的である。
この結果、ＰＤが配列される平面構成は、正方格子ではなく、非等間隔の配列になる。
【０００６】
フォトダイオードの並びが等間隔でない場合、そのままだと空間的に非等間隔なままで入射光をサンプリングすることになる。この場合、以下に示す問題が生じる。
ａ．サンプリングした信号を補正する必要が生じ、ＰＤを等間隔に配置した場合と比べて信号処理が煩雑になる。
ｂ．ＣＭＯＳセンサのタイプによってＰＤの配置が異なると、信号処理もそれに合わせて変える必要が出てくる。
ｃ．明暗が縞模様のコントラストである画像を撮影した場合は、特に縞の延長方向が画素の配列に対して斜め方向であるときは、縞の間隔や色のつき方を再現することが難しくなる。
ｄ．通常の信号処理ＩＣは等間隔のサンプリングを仮定して設計されているので、一般的な信号処理ＩＣを使用できなくなり、システムの構成が制限される。
ｅ．光軸から遠い周辺部の画素では斜めに光が入射するので、非等間隔に配列されていることに起因して、シェーディングの出方が異なるようになる。例えば、白いものを写しても、上端と下端に色が付いてしまい、しかも異なる色が付くので補正が困難となる。
以上の不都合が生じるため、入射光のサンプリングは等間隔であることが望ましい。
【０００７】
この問題を解決するために、従来は次のような方法がとられてきた。
１．ＰＤが等間隔に配置されるように、トランジスタをＰＤの周りに均等に配置する。
２．ＰＤが等間隔に配置されるように、余分なスペースを設ける。
３．光学的開口を十分狭くして、間隔の異なるＰＤ上に対し、光が入射する領域は等間隔になるように配置する。
【０００８】
上記１の方法については、種々のＣＭＯＳセンサ等の固体撮像素子において殆ど全ての場合に、全く均等にＰＤを配置することは不可能であるので、ＰＤの面積を減らしたり、変換ゲインなど画素回路の特性を落としたりする結果になる。
上記２の方法による場合においても同様に、ＰＤの面積を減らしたり、画素回路の特性を落としたりすることとなってしまう。
上記３の方法による場合は、感度が落ちてしまうという不都合がある。
【０００９】
ＣＭＯＳセンサの他の例として、本出願人は、特開２００３−３１７８５号公報において、裏面入射型のＣＭＯＳセンサを提案した。これは、図１６の概略断面構成図に示すように、裏側から光を受けるものである。
【００１０】
図１６において、シリコン等の基板をＣＭＰ(Chemical Mechanical Polishing)によって研磨することにより、１０〜２０μｍ程度の厚さのシリコン部２０４が形成される。このシリコン部２０４の一方の面（表面とする）側にはゲート電極２１２、配線層２１１が層間絶縁層を介して形成されてゲート・配線部２０３が形成されて成り、その上に接着剤２０２によって支持基板２０１が接着される。シリコン部２０４の他方の面（裏面とする）側にはＳｉＯ２膜２０５を挟んでカラーフィルター２０６、オンチップレンズ２０７が形成されている。
【００１１】
シリコン部２０４には、ゲート電極２１２のソース及びドレイン領域となる例えばｎ型の不純物領域２１４、ＰＤを構成するｐ型の不純物領域とｎ型の不純物領域より成る光電変換領域２１３、またシリコン部２０４の裏面側には、光の入射領域となる例えばｎ型の不純物領域２１５が光電変換領域２１３のｎ型の不純物領域に接続して形成される。また、シリコン部２０４の裏面側の表面には全面的にｐ型の不純物領域２１６が形成される。
【００１２】
このような構成とすることによって、従来のＣＭＯＳイメージセンサでは、配線層側を表面側とし、この配線層側から入射光を取り込む表面受光型の画素構造を採っていたのに対して、図１６に示す例では、配線層２１１と反対側の面（裏面）側から入射光を取り込むことから、裏面入射型の画素構造となっている。この裏面入射型とする場合は、矢印２２０で示す入射光と画素構造から明らかなように、配線層２１１でのケラレによる集光の制限を回避し、集光効率を高めることができる。
【００１３】
しかしながら裏面入射では、ＰＤが等間隔に配置されているものしか作られていない。これは、等間隔でなければ、やはり上記と同じ問題が起こるからである。このため、複数の画素回路を共有化する構成と両立することは、従来の表面側入射型構成とする場合と同様に難しい。
【００１４】
以上の問題に鑑みて、本発明は、複数の受光領域に対して画素回路を共有する場合において、受光領域が非等間隔に配置されることによる信号処理の複雑化を回避することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明による固体撮像素子は、複数の受光領域に対応して画素回路を共有し、受光領域の光入射側を、半導体基体の画素回路が形成される第１の面とは反対側の第２の面側とする。そしてこの受光領域を、第２の面側においては略等間隔に配置し、第１の面側においては非等間隔に配置して、半導体基体中で第２の面側における配置位置と第１の面側における配置位置とを接続する形状で第２の面側から第１の面側に延在される構成とする。
【００１６】
また、本発明は、撮像光学部と、固体撮像素子と、信号処理部と、を有する撮像装置であって、上述の本発明による固体撮像素子を用いる構成とする。すなわちこの固体撮像素子は、複数の受光領域に対応して画素回路を共有し、受光領域の光入射側を、半導体基体の画素回路が形成される第１の面とは反対側の第２の面側とする。そしてこの受光領域を、第２の面側においては略等間隔に配置し、第１の面側においては非等間隔に配置して、半導体基体中で第２の面側における配置位置と第１の面側における配置位置とを接続する形状で第２の面側から第１の面側に延在される構成とする。
【００１７】
更に、本発明による固体撮像素子の製造方法は、半導体基体の第１の面側から第１導電型の不純物を注入して、第１の面から離間する深部に、略等間隔に第１導電型不純物領域を形成する工程と、半導体基体の第１の面側に素子分離領域を形成する工程と、第１の面上にゲート電極を形成する工程と、第１導電型不純物領域上に、第１の面側から第２導電型不純物を注入して、第２導電型不純物領域を非等間隔に形成して受光部を第１の面側において非等間隔に形成する工程と、第１の面上に層間絶縁層及び配線層を形成する工程と、半導体基体の第１の面とは反対側の第２の面側から前記半導体基体をエッチングして第１導電型不純物領域を露出させ、略等間隔に配置された光入射領域を形成する工程と、を有する。そして、素子分離領域を形成する工程の前に、第１の面側から不純物を注入して第１導電型不純物領域を形成する工程を行う。
【００１８】
上述したように本発明の固体撮像素子及び撮像装置においては、その固体撮像素子として、複数の受光領域に対応して画素回路を共有し、受光領域の光入射側を、半導体基体の画素回路が形成される第１の面とは反対側の第２の面側とするいわば裏面入射型構成とするものである。そして特に、受光領域を画素回路が形成される第１の面側においては非等間隔とすることによって、回路構成を無理なく配置できるようにすると共に、第２の面側では略等間隔に配置する。すなわち、半導体基体中で第２の面側における配置位置と第１の面側における配置位置とを接続する形状で第２の面側から第１の面側に延在される構成とする。つまり、半導体基体中では例えば隣の受光領域と異なる形状として第２の面側から第１の面側に受光部をつなぎ、第１の面側においては略非等間隔、第２の面側では略等間隔とすることによって、画質の劣化や信号処理の複雑化を回避することができる。
【００１９】
また本発明の固体撮像素子の製造方法によれば、上述の本発明構成の固体撮像素子を容易に製造することができると共に、特に裏面側の光入射領域となる第１導電型不純物領域を比較的初期の工程において第１の面側から不純物注入して形成することから、後の熱工程において不純物を拡散させることによって、不純物領域内の不純物濃度のばらつきを抑制することができる。また、この第１の面側から第１導電型不純物を注入する工程を、素子分離領域形成工程の前に行うことによって、素子分離領域を通過することなく、より一様な濃度をもって不純物領域を形成することができる。
【発明の効果】
【００２０】
本発明の固体撮像素子及び撮像装置によれば、複数の受光領域に対して画素回路を共有する場合において、受光領域が非等間隔に配置されることによる画質の劣化や信号処理の複雑化を回避することができる。
また、本発明の固体撮像素子の製造方法によれば、信号処理の複雑化を回避した固体撮像素子を容易に製造することができ、特に、受光部を構成する不純物領域内の不純物濃度のばらつきを抑制することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。
図１は、本発明の一実施形態による固体撮像素子の概略平面構成図である。図１に示すように、この固体撮像素子１０は、画素部１、垂直駆動回路２、カラム回路３、水平駆動回路４、制御回路５、水平バス６、出力回路７を有し、これらが同一の基板（図示せず）上に搭載される構成となっている。
【００２２】
画素部１には、画素が２次元行列状に多数配列される。また、画素部１には、画素の行単位で画素駆動配線が配列され、列単位で垂直信号線が配列された構成となる。
画素部１の各画素は、図示しない行方向に延びた画素駆動配線によって駆動される。また、画素の信号はアナログ信号であり、図示しない列方向に延びた垂直信号線に出力される。
【００２３】
制御回路５は、入力クロックと、動作モード等を指令するデータを受け取り、また、固体撮像素子の内部情報などのデータを出力する。また、制御回路５は、垂直駆動回路２、水平駆動回路４、カラム部３及び出力回路７を駆動させるために必要なクロックやパルスを供給する。
【００２４】
垂直駆動回路２は、画素駆動配線を選択し、画素を駆動するためのパルスをこの選択された画素駆動配線に供給する。ある画素駆動配線を駆動すると、それに付随する１行の画素が同時に駆動される。
【００２５】
カラム部３には、画素の列に対応してカラム回路が配列される。このカラム回路は、画素部１の垂直信号線から、画素部１における各列の画素信号を取り込む。そして、取り込まれた画素信号に対し、ＣＤＳ（Correlated Double Sampling：固定パターンノイズ除去処理）、信号増幅処理、ＡＤ変換処理などを行う。
【００２６】
水平駆動回路４は、カラム部３のカラム回路を順番に選択し、このカラム回路に保持されている信号を水平バス６に導く。
出力回路７は、水平バス６からの信号を処理して出力する。例えば、バッファリングだけを行う場合もあるし、その前に黒レベル調整、列ばらつき補正、各種のデジタル信号処理等の処理を行う場合もある。
【００２７】
次に、この一実施形態による固体撮像素子における画素内の画素回路の構成図を図３に示す。この例では、４組のフォトダイオード（ＰＤ）等より成る受光部６１（６１ａ〜６１ｄ）と転送トランジスタ６２（６２ａ〜６２ｄ）が、一組のリセットトランジスタ６７と増幅トランジスタ６４と選択トランジスタ６５を共有する例を示す。
光電変換素子であるＰＤ等の受光部６１ａ〜６１ｄは、転送トランジスタ６２ａ〜６２ｄを介してそれぞれフローティングディフュージョン（ＦＤ）６３と接続されている。ＦＤ６３は、転送トランジスタ６２ａ〜６２ｄのドレインに相当する２つの拡散層と、増幅トランジスタ６４のゲートと、それらを接続する配線から成るノードである。転送トランジスタ６２ａ〜６２ｄは、受光部６１ａ〜６１ｄの光電子をＦＤ６３に転送する。増幅トランジスタ６４は、ゲートの電圧がＦＤ電圧であるので、ＦＤ６３の電位に対応した信号を、選択トランジスタ６５がＯＮしていれば、垂直信号線６８に出力する。リセットトランジスタ６７は、ＦＤ６３の電子を電源（Ｖｄｄ）配線６６に捨てることによって、ＦＤ６３をリセットする。
【００２８】
図２に示す画素回路を平面上にレイアウトした場合の固体撮像素子の構成例を、図３の概略平面構成図に示す。ここでは、見易さのため、ＦＤ６３の配線６９以外の金属配線や、金属配線間のコンタクトを省略している。図３において、図１における行方向を矢印ｘ、列方向を矢印ｙとして示す。図３に示すように、この場合、一対の受光部６１ａ及び６１ｂ、６１ｃ及び６１ｄ同士が略対称な形状とされて矢印ｙで示す列方向に配列されて成る。そしてこれらの間にＦＤ６３、リセットトランジスタ６７やコンタクト部７０、また各受光部６１ａ〜６１ｄの転送トランジスタ６２ａ〜６２ｄが配置されるが、これらは受光部６１ａと６１ｂとの間、受光部６１ｃと６１ｄとの間と、列方向に関して１つおきの受光部間に配置される。この場合、受光部６１ｂと６１ｃとの間隔Ｄ１と、受光部６１ｃと６１ｄとの間隔Ｄ２とは異なり、すなわち受光部が非等間隔に配列される。
【００２９】
この画素回路の断面構造を、図４Ａ及びＢを参照して説明する。図４Ａは、図３に示す概略平面構成図の一部を示し、図４Ａ中線ＡＡ’線上の断面構成図を図４Ｂに示す。図４において、図３と対応する部分には同一符号を付して重複説明を省略する。なお、図４Ａにおいては、便宜上図３に示す平面構成図を横に９０度回転して示す。図４Ｂにおいては、配線や支持基板、カラーフィルターやオンチップレンズなどを省略して、シリコン等より成る半導体基体１１とゲート電極６２ａ〜６２ｄのみ示す。
【００３０】
本発明においては、受光部６１ａ〜６１ｄの深さ方向の形状を、隣接する画素間で異ならせていることに特徴がある。図示の例では、半導体基体１１の画素回路を形成する第１の面１１Ａ側において非等間隔に、素子分離領域１８に隔てられて例えばｐ型の第２導電型不純物領域２１ａ〜２１ｄ及び例えばｎ型の第１導電型不純物領域２０ａ〜２０ｄが形成される。一方、半導体基体１１の画素回路を形成する側とは反対側で、光入射側である第２の面１１Ｂにおいては、略等間隔に、第１導電型不純物領域２０ａ〜２０ｄと接続する例えば比較的低濃度のｎ型の第１導電型不純物領域１７ａ〜１７ｄが形成されて、受光部６１ａ〜６１ｄが構成される。
【００３１】
このとき、受光部６１ａ〜６１ｄの第１の面１１Ａ側と、第２の面１１Ｂ側との接合部は、破線Ｃａ〜Ｃｄで囲んで示すように、第１の面１１Ａ側における不純物領域の配置位置と、第２の面１１Ｂ側における不純物領域の配置位置との違いに対応して異なる形状とする。すなわちこの場合、各接合部Ｃａ〜Ｃｄは隣接する画素間で異なる位置及び面積をもった形状となる。いわば半導体基体１１の内部で不純物領域をそれぞれ曲げて接続する構成となる。このように接続位置を適切に選定することによって、受光部６１ａ〜６１ｄの配置を、第１の面１１Ａ側においては非等間隔でも、光入射面側である第２の面１１Ｂ側において略等間隔にできて、画素毎の空間的なサンプリングは略等間隔になる。
したがって、従来は画素の特性を犠牲にするか、光の進路を曲げることで解決を図ってきた問題を、本発明では、光電変換された電子の進路を画素毎に異なるように曲げることにより解決するものである。
なお、不純物領域の積層数は図示の例に限定されることはなく、２層でも、また４層以上の構成とすることも可能である。ただし、ｐ型領域とｎ型領域との接合面は、各画素において略同一形状、同一面積であることが望ましい。また、ｐ型とｎ型とを逆導電型としてもよい。
【００３２】
ところで、このように隣接する画素間で受光部の深さ方向の構造が異なる場合は、構造の違いによってシェーディングが新たに発生する可能性がある。すなわち、図４Ｂにおいて矢印Ｌａ〜Ｌｄで示すように、第２の面１１Ｂ側から斜めの角度で光が入射したときに、第１導電型不純物領域１７ａ〜１７ｄと破線Ｃａ〜Ｃｄで囲む接合部との相対的な位置の違いによって、この上の第１導電型不純物領域２０ａ〜２０ｄに光が到達する場合と到達しない場合が生じる恐れがある。図示の例では、領域１７ｃ及び１７ｄにおいて矢印Ｌｃ及びＬｄの先端部を破線で示すように、第１導電型不純物領域１７ｃ及び１７ｄに到達しない。
このようなばらつきを防ぐには、第２の面１１Ｂ側に略等間隔に配置する第１導電型不純物領域１７ａ〜１７ｄにおいて十分に光電変換がなされ、多くの光がこの領域１７ａ〜１７ｄを突き抜けないことが重要である。そのため、この第１導電型不純物領域１７ａ〜１７ｄが半導体基体１１の深さ方向に、第２の面１１Ｂから１μｍ以上存在することが望ましい。また、この領域１７ａ〜１７ｄを空乏化させ、光電変換された電子を電界によって第１の面１１Ａ側に送るためには、第２の面１１Ｂからの深さが５μｍ以下であることが望ましい。
【００３３】
次に、本発明の一実施形態に係る固体撮像素子の製造方法を、図５〜図９の製造工程図を参照して説明する。図５〜図９においては、図４Ｂに示す領域の一部分を例に、主要な事項のみを説明する。
（１）この例では、例えば厚膜ＳＯＩ（Semiconductor On Insulator）基板を用いる場合で、図５Ａに示すように、シリコン等より成る基板１３上に埋め込み酸化膜等より成る絶縁膜１２を介して形成されたシリコン部等を半導体基体１１として用いてもよい。すなわち、本発明の固体撮像素子における半導体基体としては、基体の一部に設ける半導体領域でもよい。ＳＯＩ基板を用いる場合のシリコン部、すなわち半導体基体１１の厚さｔは、例えば４μｍ程度と比較的厚いことが望ましく、また不純物濃度は１０１５ｃｍ―３程度という低濃度の第１導電型、例えばｎ−−型とし得る。
【００３４】
半導体基体１１の表面に薄く熱酸化より成る絶縁膜１４を形成した後、深さ例えば１．８μｍ以上の領域に、例えばｐ型不純物であるボロン等を注入して第２導電型不純物領域１５を形成する。このように、表面から比較的深い領域にイオン注入を行う場合は、メガ電子ボルトを扱える高エネルギーのイオン注入装置により行うことが望ましい。この第２導電型不純物領域１５は、平面形状を例えば格子状として、それぞれ等間隔に配置して形成する。
【００３５】
（２）図５Ｂに示すように、半導体基体１１の第１の面１１Ａから深さ１．８μｍ以下の領域で、後の工程において受光部の上部となる領域を避けて、ボロン等の第２導電型不純物を注入し、第２導電型不純物領域１５に接続する第２導電型不純物領域１６を形成する。
第１の面１１Ａ側の受光部は非等間隔の配置とするので、上記（１）工程で注入した深い位置の第２導電型不純物領域１５との接続部分は、隣接する画素間で形状、すなわち接続位置及び接続面積が異なる。
【００３６】
（３）次に、図５Ｃに示すように、絶縁膜１４に至らない程度の深さ、すなわち第１の面１１Ａから約１．８μｍ以上３．５μｍ以下程度の深さの領域に、受光部の下部となる例えばｎ型の第１導電型不純物のイオン注入を行って、ｎ−型の第１導電型不純物領域１７を形成する。この場合においても、上述の第２導電型不純物領域１５と同様に、メガ電子ボルトを扱える高エネルギーのイオン注入装置を使って不純物注入を行う。
このイオン注入は、上記（１）工程において第２導電型不純物領域１５を格子状としたその開口部分に注入し、したがって、この第１導電型不純物領域１７は互いに等間隔の配置となる。
【００３７】
しかしながらこの場合、第１の面１１Ａ側の画素の構成は隣接画素間で異なるので、イオン注入による表面付近へのダメージも隣接画素間で異なる。このダメージの程度の隣接画素間差を小さくするように、イオン種として原子量の小さい例えばリンを用いることが望ましい。
【００３８】
一方、電子を受光部の第１の面１１Ａ側、すなわち配線回路側に収集するためには、第１の面１１Ａ側ほど不純物濃度が濃いように構成するのが好ましい。そのために、数回に渡って第１の面１１Ａ側ほどドーズ量を増やしてイオン注入することが好適である。
【００３９】
ここで、このような深い領域へのイオン注入は、後で第２の面１１Ｂすなわち裏面側を露出してから、この裏面側からより低いエネルギーで注入するという方法も考えられる。しかしながら、本実施の形態においては、上記（３）工程において、第１の面１１Ａ側すなわち半導体基体の表面側から高いエネルギーでイオン注入を行う。その理由は以下の通りである。
【００４０】
本発明による固体撮像素子においては、隣接画素間で受光部の第１の面側と第２の面側との接続位置が異なる。このため、リン等の不純物濃度に局所的な濃淡があると、感度や飽和や残像などに隣接画素間でばらつきが生じる恐れがある。このばらつきを回避又は抑制するには、局所的な濃淡が少なくなだらかな濃度分布になるように、イオン注入の後で比較的多めに拡散させることが望ましい。そのためには比較的強い熱工程を加えることとなるが、そのような熱工程をかけると他のイオンも拡散してしまうので、まだ細かな形状が形成されていない素子分離領域の形成前に、裏面側すなわち第２の面１１Ｂ側の受光部のイオン注入工程を行うことが望ましいこととなる。
このとき、後の素子分離領域形成のために行う比較的強い熱工程を、第２の面１１Ｂ側の第１導電型不純物領域１７の不純物の拡散に使うことができ、工程追加を防止できるという利点もある。
【００４１】
また、この工程で注入するということは、必然的に第１の面１１Ａ側から注入することとなる。上記（１）〜（３）工程では、いずれも最終的な出来上がりよりもやや狭い面積にイオン注入しておき、後の素子分離領域形成のための熱工程による拡散で、分布が緩やかに重なり合うようにしている。これにより、水平方向にも緩やかな濃度勾配が生まれ、電子を第１の面１１Ａ側の受光部に移動しやすくなる。
更にまた、第１の面１１Ａから不純物を注入する場合に、素子分離形成より後に注入すると、素子分離領域を通過する部分と素子分離領域以外を通過する部分とにおいて、注入深さが異なってしまう。画素が全て同じレイアウトであれば問題は小さいが、本発明の固体撮像素子におけるように、画素共有型の回路構成とする場合においては、隣接画素のレイアウトすなわち配置構成が異なるので、上述したようなイオン注入深さのばらつきは、感度や飽和特性などに隣接画素間差が起こる原因になる。したがって、第１の面１１Ａ側から注入する場合は、この理由によっても、素子分離領域の形成前に行うことが好ましいといえる。
【００４２】
（４）次に、図６Ａに示すように、素子分離領域１８を形成する。ここではＳＴＩ（Shallow Trench Isolation）を用いている。これは、シリコン等の半導体基体１１に穴を掘り、その穴を例えばＳｉＯ２で埋め込むことによる素子分離である。途中９５０℃程度の強い熱工程を通すので、上述したように、前の工程で注入したイオンが多めに拡散する。
（５）その後、図６Ｂに示すように、絶縁層１４を介して、ゲート電極１９を形成する。
【００４３】
（６）図６Ｃに示すように、受光部の第１の面１１Ａ側の構造を形成する。例えば、第１導電型この場合ｎ型のヒ素等をイオン注入して、第１導電型不純物領域２０を形成する。そして、図示しないがゲート電極１９の側壁を形成し、第２導電型この場合ｐ型のボロン等をイオン注入し、８５０℃程度の軽い熱工程を通してあまり拡散させずに活性化する。図示しないが、トランジスタのソース・ドレインもこの工程位置にて形成する。
【００４４】
（７）図７に示すように、ゲート電極１９上に層間絶縁層２２を介して配線層２３、２４を形成し、ＢＣＢ（ベンゾシクロブテン)樹脂などの接着剤３１により、シリコン等の支持基板３２を貼り付ける。
（８）その後、半導体基体１１すなわちＳＯＩ基板を裏返し、ＳＯＩの基板１３と埋め込み酸化膜より成る絶縁層１２を研磨とエッチングにて除去し、第２の面１１Ｂを露出する。更に、第２の面１１Ｂの表面に薄い保護酸化膜を形成し、図８に示すように、第２の面１１Ｂ側表面にボロン等をイオン注入し、レーザーアニール等で活性化してｐ型の第２導電型不純物層２６を形成する。更にこの上に酸化膜４０を積層形成する。
（９）その後、図９に示すように、第２の面１１Ｂ上の酸化膜４０上にシリコン窒化膜等より成る保護膜４１を形成し、更に、カラーフィルター４２とオンチップレンズ４３を形成する。これらカラーフィルター４２及びオンチップレンズ４３は、受光部を構成する第２導電型不純物領域２１、第１導電型不純物領域２０及び１７に対応する位置に、略等間隔に形成する。
【００４５】
ここで、本発明において等間隔というのは、完全厳密に等間隔でなくとも、実用上問題のないレベルであればよく、より具体的には、受光部の間隔のばらつきを補正する特別な信号処理を不要とすることができる範囲であればよい。
【００４６】
また、本発明の固体撮像素子においては、受光部の第１の面側と第２の面側、すなわち表側と裏側とで配置が異なるわけであるが、その相対的な位置関係として最適な配置を選定することが望ましい。一例として、上述の実施形態例のように、４画素単位の繰り返しになっている場合は、以下の方法を用いて選定することができる。
表面側の受光部例えばＰＤの幾何重心が、座標軸上の点ｐ１、ｐ２、ｐ３、ｐ４の位置に非等間隔に並んでおり、裏面側ではＰＤの幾何重心を等間隔に、座標軸上の点ｑ１、ｑ２、ｑ３、ｑ４に等間隔に並べるとする。このとき、表面側と裏面側との相対関係を決めるのには、ｐ１−ｑ１、ｐ２−ｑ２、ｐ３−ｑ３、ｐ４−ｑ４のうち最大値ｐｉ−ｑｉと最小値ｐｊ−ｑｊが、（ｉ，ｊはそれぞれ１〜４のどれか）、
ｐｉ−ｑｉ＝−（ｐｊ−ｑｊ）
となるようにするとよい。これは、ＰＤの表面側と裏面側の間での幾何重心のずれの最大値を最小にするということでもある。
図４Ｂの例では、受光部６１ｂと６１ｃが、幾何重心のずれの最大値と最小値を与え、受光部６１ａと６１ｄは、その間の値をとっている。受光部６１ｂと６１ｃは、左右を反転すれば同じ形状になるが、そのままでは入射光１７ｂと１７ｃに対する形状が異なるので、ここでは異なる形状である。
なお、４画素単位の繰り返し以外の場合にも、この方法を適用できることは自明である。
【００４７】
ここまで列方向の４画素を共有する構成とする例で説明したが、画素の共有方法は他にも種々の構成が提案されている。例えば図１０に示すように、列方向に隣接する２画素を共有する構成や、図１１に示すように、列方向及び行方向に２画素ずつ、すなわち２行２列の４画素を共有する構成もある。図１０及び図１１において、図３と対応する部分には同一符号を付して重複説明を省略する。本発明は、これらを始め、各種の複数の画素に対して画素回路を共有する固体撮像素子に対して同様に適用できる。なお、図１０に示す例においては、配線６９を受光部上にも通しているが、本発明の固体撮像素子は裏面入射型構成とするので、問題ない。従来の表面入射型構成とする場合では、入射光の邪魔になるので、このようにＰＤ上を配線が横切る構成とすることはできないが、裏面入射型構成とすることによって、このように配線の配置位置の自由度を高めることができるので、より画素及び回路構成の微細化が可能となる。
【００４８】
上述の本発明の一実施形態に係る固体撮像素子における裏面すなわち第２の面１１Ｂ側から見た受光部の平面構成図を図１２に示す。図１２に示すように、この場合、受光部６１の入射側領域である第１導電型不純物領域１７は、略等間隔に配置される。一例として、緑Ｇ、赤Ｒ及び青Ｂとして、単板式カメラ用のカラー固体撮像装置における各色のカラーフィルターに対応する第１導電型不純物領域１７の配置例を図１２に示す。
【００４９】
上述したように、本発明の固体撮像素子において、第２の面側すなわち裏面側の受光部を略等間隔とするとは、完全厳密に等間隔でなくとも、実用上問題のない範囲であればよい。すなわち、微妙に間隔が異なっても、後段の信号処理で、サンプリングが等間隔であると扱えるレベルであれば問題ない。
【００５０】
また、裏面側の受光部６１、すなわち第１導電型不純物領域１７の形状や面積は、全て等しいことが好ましいが、等間隔に並んでいれば、形状や面積が必ずしも全部同じである必要はない。
例えば、図１３においては、裏面側からｐウェル等にコンタクトを落とすことを想定してコンタクト部７０を第１導電型不純物領域１７の間に配置する構成としており、この第１導電型不純物領域１７の一部が欠けた平面形状とする例を示す。このような平面形状とする場合は重心の位置が厳密には等間隔でなくなる。しかしながらこのような構成とする場合でも、後段の信号処理でサンプリングが等間隔であると扱えるレベルであればよい。
【００５１】
また例えば、分光感度を揃えるために、図１４に示すように、カラーフィルターの位置に対応して裏面側の第１導電型不純物領域１７の面積を異ならせることも可能である。図１４に示す例においては、それぞれの面積は違うが、重心の位置は等間隔に並んでいる。
例えば青感度がとりにくいときに、図１４に示すように、青のカラーフィルターに対応する受光部６１、この場合第１導電型不純物領域１７Ｂのみ面積を大きめに作製することにより、青感度を高めることが可能となる。
【００５２】
以上説明した本発明の実施形態に係る固体撮像素子を用いて、図１５に示すように、本発明構成の撮像装置１００を作製することができる。
図１５に示す撮像装置１００は、携帯電話、デジタルスチルカメラ、ビデオカメラ、その他の撮像機能を有する電子機器として構成される。撮像装置１００は、撮像光学部１０１、固体撮像素子１０２、信号処理部１０３、また例えばこの信号処理部１０３と伝送バスライン１０４によって接続される一時記憶部１０５、表示部１０６、記憶部１０７、操作部１０８及び電源部１０９によって構成される。
【００５３】
撮像光学部１０１は、各種レンズ、シャッター、絞り機構等からなり、被写体画像を固体撮像素子１０２に導く。固体撮像素子５２は、上述の実施の形態の固体撮像素子であり、撮像光学部１０１を通して結像された被写体光を光電変換することにより、信号として出力する。信号処理部１０３は、デジタル信号を処理するＤＳＰ（Digital Signal Processors）等で構成され、固体撮像素子１０２から出力された画像信号にフォーマット等の処理を施し、表示用や記録用のデータに変換する。
【００５４】
一時記憶部１０５は、ＲＡＭ（Random Access Memory）等によって構成され、信号処理部１０３によって処理された画像データを一時的に記録する。表示部１０６は、液晶表示器等によって構成され、上記信号処理部１０３で処理した画像データを表示する。記録部１０７は、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable ROM)、ＨＤ（ハードディスク）等により構成され、画像データを記録する。操作部１０８は、撮像装置１００の動作を制御する制御信号を外部から入力するシャッタボタン、各種機能キー、カーソルキー等により構成される。電源部１０９は、撮像装置１００の上記各部に動作電源を供給する。
【００５５】
撮像装置１００を上述の実施の形態の固体撮像素子を用いて構成することにより、等間隔サンプリングによる信号処理を行うことができるので、信号処理の煩雑化を回避することができる。
なお、撮像装置５０は上述の構成に限られず、その他の様々な構成によって形成することができる。
【００５６】
以上説明したように、本発明の固体撮像素子及び撮像装置によれば、複数の画素に対して共通の画素回路を設けることによって、画素の微細化したがって画素数の増大化を図りつつ、裏面入射型として裏面側で略等間隔の受光部の配置とすることによって、入射光を等間隔でサンプリングできる。
信号処理部例えばＤＳＰの選択の幅が広く、かつ、シェーディング補正やその他信号処理の煩雑化を回避できる。この結果、信号処理が軽くて画像がきれいである。また、等間隔サンプリングのために画素の特性を落としていないので、比較的綺麗な画像を撮像することができる。
【００５７】
画素共有のレイアウトで、ＰＤが非等間隔になっても、等間隔で入射光をサンプリングできる。
それにより、非等間隔とする従来の固体撮像素子に対して、次の利点が得られる。
ａ．信号処理が簡明であり、結果的に比較的きれいな画像を提供できる。
ｂ．ＣＭＯＳセンサの製品ごとに、信号処理部例えばＤＳＰのシステムを設計する必要がなく、画素の配置によって信号処理部のシステムを異ならせる必要がない。
ｃ．縞模様を撮影した場合の、縞の間隔や色のつき方の再現性が良好である。
ｄ．多くの信号処理ＩＣを選択肢にもてるため、装置の構成方法が多様となる。
ｅ．入射受光部の非等間隔性に起因して、シェーディングの出方が異なることがない。例えば、白いものを写したときに、上端と下端で、色がつき、しかも異なる色が付いて補正が困難となることがなく、信号処理の煩雑化を回避できる。
【００５８】
また、従来の固体撮像素子において、画素回路の共有化と受光部が非等間隔であることによる不都合を解決する方法に対して、本発明による場合は、下記の効果を奏する。
ｆ．開口形状に制限を設ける必要がなく、受光部の面積を低減化することを回避できる。
ｇ．変換ゲインなど画素回路の特性を低下させることを回避できる。
ｈ．受光部の面積を表面入射型と比べて確保できるので、感度の低下を回避できる。
ｉ．画素サイズが異なるＣＭＯＳセンサ等の固体撮像素子を新たに設計するたびに、屈折率の異なる材料を選びなおすとか、層内レンズの形状を設計しなおすなどの作業が必要であったが、このような煩雑な作業が不要となる。
【００５９】
なお、本発明は上述の実施形態例において説明した構成に限定されるものではなく、その他本発明構成を逸脱しない範囲において種々の変形、変更が可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態例による固体撮像素子の概略平面構成図である。
【図２】本発明の実施形態例による固体撮像素子の要部の回路構成図である。
【図３】本発明の実施形態例による固体撮像素子の要部の概略平面構成図である。
【図４】Ａ及びＢは本発明の実施形態例による固体撮像素子の要部の概略平面構成図及び概略断面構成図である。
【図５】Ａ〜Ｃは本発明の実施形態例による固体撮像素子の製造方法の製造工程図（その１）である。
【図６】Ａ〜Ｃは本発明の実施形態例による固体撮像素子の製造方法の製造工程図（その２）である。
【図７】本発明の実施形態例による固体撮像素子の製造方法の製造工程図（その３）である。
【図８】本発明の実施形態例による固体撮像素子の製造方法の製造工程図（その４）である。
【図９】本発明の実施形態例による固体撮像素子の製造方法の製造工程図（その５）である。
【図１０】本発明の実施形態例による固体撮像素子の製造方法の製造工程図（その６）である。
【図１１】本発明の実施形態例による固体撮像素子の要部の概略平面構成図である。
【図１２】本発明の実施形態例による固体撮像素子の要部の概略平面構成図である。
【図１３】本発明の実施形態例による固体撮像素子の画素部の概略平面構成図である。
【図１４】本発明の実施形態例による固体撮像素子の画素部の概略平面構成図である。
【図１５】本発明の実施形態例による固体撮像素子の画素部の概略平面構成図である。
【図１６】従来の裏面入射型の固体撮像素子の概略断面構成図である。
【符号の説明】
【００６１】
１．画素部、２．垂直駆動回路、３．カラム部、４．水平駆動回路、５．制御回路、６．水平バス、７．出力回路、１０．固体撮像素子、１１．半導体基体、１２．絶縁膜、１３．基板、１４．絶縁膜、１５．第２導電型不純物領域、１６．第２導電型不純物領域、１７．第１導電型不純物領域、１８．素子分離領域、１９．ゲート電極、２０．第１導電型不純物領域、２１．第２導電型不純物領域、６１．受光部、６２．転送トランジスタ、６３．フローティングディフュージョン、６４．増幅トランジスタ、６５．選択トランジスタ、６６．電源、６７．リセットトランジスタ、１００．撮像装置、１０１．撮像光学部、１０２．固体撮像素子、１０３．信号処理部、１０４．伝送バスライン、１０５．一時記憶部、１０６．表示装置、１０７．記録装置、１０８．操作部、１０９．電源部
【図１】
2008294218.tif 000003
【図２】
2008294218.tif 000004
【図３】
2008294218.tif 000005
【図４】
2008294218.tif 000006
【図５】
2008294218.tif 000007
【図６】
2008294218.tif 000008
【図７】
2008294218.tif 000009
【図８】
2008294218.tif 000010
【図９】
2008294218.tif 000011
【図１０】
2008294218.tif 000012
【図１１】
2008294218.tif 000013
【図１２】
2008294218.tif 000014
【図１３】
2008294218.tif 000015
【図１４】
2008294218.tif 000016
【図１５】
2008294218.tif 000017
【図１６】
2008294218.tif 000018