(57)【要約】【課題】半導体チップに対して直接的に孔部を形成し、かかる孔部内に導電部材を充填するとともに、この導電部材を介して前記半導体チップを配線基板と電気的及び機械的に接合して半導体装置を製造（実装）する方法において、前記半導体チップの前記孔部を形成する際に発生する飛散物（デブリ）を簡易に除去する方法を提供する。【解決手段】半導体チップに対してレーザ光照射により孔あけ加工を行い、前記半導体チップに孔部を形成する。次いで、前記半導体チップの、前記孔部に関する開口が形成された面に対して研磨処理を行い、前記孔あけ加工によって前記面上に生成及び付着した飛散物を除去する。その後、前記孔部内に第１の導電部材を充填するとともに、この第１の導電部材と電気的及び機械的に接合された第２の導電部材を介して、前記半導体チップを配線基板に電気的及び機械的に接合して、前記半導体チップを前記配線基板上に実装して半導体装置を得る。【選択図】図５
2008159715.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに対してレーザ光照射により孔あけ加工を行い、前記半導体チップに少なくとも１つの孔部を形成する工程と、
前記半導体チップの、前記孔部に関する開口が形成された面に対して研磨処理を行い、前記孔あけ加工によって前記面上に生成及び付着した飛散物を除去する工程と、
前記少なくとも１つの孔部内に第１の導電部材を充填するとともに、この第１の導電部材と電気的及び機械的に接合された第２の導電部材を介して、前記半導体チップを配線基板に電気的及び機械的に接合して、前記半導体チップを前記配線基板上に実装する工程と、を備えることを特徴とする、半導体装置の製造方法。
【請求項２】
前記研磨処理は、グラインダを用いて実施することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記研磨処理は、ドライポリッシュによって実施することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記研磨処理は、ＣＭＰによって実施することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記研磨処理に加えて、ウエットエッチングを実施することを特徴とする、請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に３次元実装に適した半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、高性能の３次元ＩＣなどの装置を実現するため、配線基板上に少なくとも１つの半導体チップを積層して半導体装置とする方法（実装方法）が盛んに試みられている。この際、得ようとする半導体装置をより小型化するために、前記半導体チップの周辺部及び前記配線基板の周辺部にそれぞれパッドを形成し、これらパッド間をワイヤで電気的に接合するという、いわゆるワイヤーボンディングに代えて、前記半導体チップに対して直接的に孔部を形成し、かかる孔部内に導電部材を充填するとともに、この導電部材を介して配線基板と電気的及び機械的に接合する、いわゆるフリップチップ様の接合技術が用いられるようになっている。
【０００３】
上述のように、半導体チップに孔部を形成するに際しては、従来、ＹＡＧレーザやエキシマレーザなどを用い、これらのレーザから発せられるレーザ光を前記半導体チップの前記孔部を形成すべき部分に照射し、加熱溶融させることによって実施していた。しかしながら、このようなレーザ光照射を用いた方法においては、レーザ光照射による加工領域の近傍、特に孔部の肩部において、加工によって生じた加工屑が飛散物（デブリ）として付着してしまう傾向があった。
【０００４】
したがって、このような状態で前記半導体チップの前記孔部内に導電部材を充填して配線を形成し、その後、前記半導体チップと前記配線基板との接合（実装）を行おうとすると、前記堆積した飛散物（デブリ）が前記導電部材から露出してしまい、前記飛散物を介して前記半導体チップ内に電流が流れて（リークしてしまい）、実装して得た半導体装置が十分に機能しないという問題があった。また、前記半導体チップ上に保護層を形成しようとした際にも、前記半導体チップと前記保護層との密着性が前記飛散物（デブリ）の存在によって低下してしまい、前記保護層が剥離してしまうという問題があった。
【０００５】
したがって、上述したようなフリップチップ様の接合技術を用いて半導体チップと配線基板とを接合して実装するに際し、前記半導体チップに対する孔あけ加工を実施する場合は、前記飛散物（デブリ）の発生を抑制する、あるいは除去することが要求される。
【０００６】
前記飛散物（デブリ）を除去する方法としては、上述のようにレーザ光照射によって発生した前記飛散物を、ウォータジェット水流などを用いて除去するなどの方法が試みられている。また、表面に保護膜が形成されたシリコン基板に対して、前記保護膜を取り除いて表面開口部を形成し、この開口部に対してレーザ加工により所望する孔径よりも小さい孔径の貫通孔を形成した後、この貫通孔に対して異方性エッチングを行い、前記貫通孔を所望の大きさの径を有するように加工する技術が開示されている（特許文献１）。
【０００７】
また、シリコン単結晶基板表面及び裏面に酸化シリコン膜を保護膜として形成し、この保護膜を介して前記基板にレーザ光を照射して孔あけ加工を行い、その後、ウエットエッチングやドライエッチングを行うことによって上述した飛散物（デブリ）を除去する方法が開示されている。
【特許文献１】特開２００６−１３４５４号
【特許文献２】特開２０００−２４６４７４号
【０００８】
しかしながら、上述したウエットジェット水流を使用する方法では、液体を使用するために製造装置の構成が複雑となり、飛散物（デブリ）が付着しない目的とする半導体装置を得るに際して、前記製造装置に起因してコスト増となる問題が生じていた。また、上述した異方性エッチングを行う方法では貫通孔の孔径制御を正確に行うことができない。さらに、上述したドライエッチングを用いる方法では、上記同様に製造装置の構成が複雑となり、前記製造装置に起因してコスト増となる問題が生じていた。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、半導体チップに対して直接的に孔部を形成し、かかる孔部内に導電部材を充填するとともに、この導電部材を介して前記半導体チップを配線基板と電気的及び機械的に接合して半導体装置を製造（実装）する方法において、前記半導体チップの前記孔部を形成する際に発生する飛散物（デブリ）を簡易に除去する方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決すべく、本発明の一態様は、
半導体チップに対してレーザ光照射により孔あけ加工を行い、前記半導体チップに少なくとも１つの孔部を形成する工程と、
前記半導体チップの、前記孔部に関する開口が形成された面に対して研磨処理を行い、前記孔あけ加工によって前記面上に生成及び付着した飛散物を除去する工程と、
前記少なくとも１つの孔部内に第１の導電部材を充填するとともに、この第１の導電部材と電気的及び機械的に接合された第２の導電部材を介して、前記半導体チップを配線基板に電気的及び機械的に接合して、前記半導体チップを前記配線基板上に実装する工程と、を備えることを特徴とする、半導体装置の製造方法に関する。
【発明の効果】
【００１１】
上記態様によれば、半導体チップに対して直接的に孔部を形成し、かかる孔部内に導電部材を充填するとともに、この導電部材を介して前記半導体チップを配線基板と電気的及び機械的に接合して半導体装置を製造（実装）する方法において、前記半導体チップの前記孔部を形成する際に発生する飛散物（デブリ）を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の具体的な実施形態について説明する。
【００１３】
（半導体チップの加工）
図１〜６は、第１の実施形態における半導体装置の製造方法についての概略的な説明図である。これらの図においては、半導体チップの孔あけ加工に供する領域の断面を示している。
【００１４】
最初に、図１に示すように、所定の半導体ウエハ１１Ａを準備する。この半導体ウエハは、汎用品である市販のシリコンウエハから構成することができる。次いで、図２に示すように、半導体ウエハ１１Ａの裏面側からグラインダなどを用いて研削を行い、所定の厚さまで薄化して半導体チップ１１を作製する。
【００１５】
次いで、図３に示すように、半導体チップ１１の裏面の、レーザ光を用いて孔あけ加工を行う部分に相当する箇所に、前記レーザ光による孔あけ加工のストッパーとして機能するストッパー層１２を形成する。このストッパー層１２は、例えばＡｌ及びＮｉなどを含むようにして形成する。なお、ストッパー層１２は、後に接合すべき配線基板と電気的及び機械的に接続するための導電部材の一部を構成する。
【００１６】
次いで、図４に示すように、図示しないレーザ光源より、形成すべき孔部の径を考慮したビーム径のレーザ光を半導体チップ１１に照射し、半導体チップ１１を貫通するようにして孔部１５を形成する。但し、孔部１５の下部はストッパー層１２によって塞がれて構成されている。なお、この際のレーザ光の照射条件は、例えば、半導体チップ１１をシリコンから構成し、孔部１５の径を１０〜２０μｍとする場合、ＹＡＧ−ＴＨＧ（波長３５５ｎｍ）において、Ｑｓｗ周波数を５０〜１００ｋＨｚとし、平均出力が０．５〜１．５Ｗ、エネルギー密度が０．０１〜０．２ｍＪ／ｃｍ２とすることができる。
【００１７】
なお、上述したＹＡＧ−ＴＨＧに代えて、他のレーザ光源を用いることもでき、この場合は、使用するレーザ光源の種類などに応じて適宜に変化させることができる。
【００１８】
上述したレーザ加工による孔あけ加工においては、図４に示すように、形成された孔部１５の開口周辺部、特に肩部においては、上述したレーザ加工によって生じた、主としてシリコンを含む加工屑が飛散物（デブリ）１７として堆積するようになる。したがって、図５に示すようにして、半導体チップ１１の主面上における、矢印Ａ又はＢに示すような方向に研磨処理を行うことによって、図６に示すように前記主面から飛散物（デブリ）１７を除去する。これによって、飛散物（デブリ）１７を除去することができるとともに、半導体チップ１１の前記主面を十分に平坦化することができる。
【００１９】
飛散物（デブリ）１７が存在すると、半導体チップ１１の孔部１５内に導電部材を充填して配線を形成し、その後、図示しない配線基板との接合（実装）を行おうとすると、飛散物（デブリ）１７が前記配線から露出してしまい、飛散物（デブリ）１７を介して半導体チップ１１に対して電流が流れて（リークしてしまい）、実装して得た半導体装置が十分に機能しなくなるという問題が生じる。また、半導体チップ１１上に保護層を形成しようとした際にも、半導体チップ１１と前記保護層との密着性が飛散物（デブリ）１７の存在によって低下してしまい、前記保護層が剥離してしまうという問題が生じる。
【００２０】
これに対して、本実施形態においては、上述したように、半導体チップ１１の主面から飛散物（デブリ）１７がほぼ完全に除去されており、前記主面の平坦性が十分に確保されているので、上述したような半導体チップ１１における電流リークや保護層の剥離などの問題が生じることはない。
【００２１】
なお、図５における研磨処理は特に限定されるものではなく、シリコンの加工屑に起因した飛散物（デブリ）１７が効果的に除去できるものであれば特に限定されるものではない。しかしながら、上述した加工屑に起因した堆積飛散物（デブリ）１７は、グラインダやドライポリッシュ、ＣＭＰ（Chemical Mechanical Polish）などの方法を用いて行うことができる。
【００２２】
グラインダ加工は、図４及び５に示すような、飛散物（デブリ）１７が付着した状態の半導体チップ１１を汎用のグラインダ装置内に装着し、所定の番手のブレードで半導体チップ１１の前記主面を研磨し、飛散物（デブリ）１７を除去する研磨処理を行う。グラインダ加工で使用する前記ブレードの番手は大体＃２０００程度である。
【００２３】
ドライポリッシュ加工は、図４及び５に示すような、飛散物（デブリ）１７が付着した状態の半導体チップ１１を汎用のドライポリッシュ装置内に装着し、所定の番手のブレードで半導体チップ１１の前記主面を研磨し、飛散物（デブリ）１７を除去する研磨処理を行う。ドライポリッシュ加工で使用する前記ブレードの番手は大体＃６０００〜８０００程度である。このドライポリッシュ加工を用いた場合は、上述したグラインダ加工に比してストレスリリーフ効果が高いため、研磨処理後の半導体チップ１１の抗折強度を増大させることができる。
【００２４】
ＣＭＰ加工は、研磨布上にスラリー（研磨液）を流し、半導体チップ１１の前記主面を平坦化し、それに伴って飛散物（デブリ）１７を除去するものである。この場合は、研磨加工におけるストレスリリーフ効果がさらに向上するため、研磨処理後の半導体チップ１１の抗折強度を、上述したドライポリッシュ加工に比してさらに増大させることができる。
【００２５】
なお、上述のような研磨処理を実施した後も、孔部１５の内部などに付着した加工屑に起因する飛散物（デブリ）１７はそのまま残存する場合がある。したがって、このような場合は、適宜ウエットエッチング処理を施すことによって、孔部１５内部に残存した加工屑などを適宜除去することができる。また、半導体チップ１１の主面上に僅かに飛散物（デブリ）１７が残存する場合においても、前記ウエットエッチング処理によって完全に除去することが可能となる。
【００２６】
また、このようなウエットエッチングによっても飛散物（デブリ）１７を除去することができることから、前記ウエットエッチングを予め予定しているような場合は、半導体チップ１１の主面上に対する研磨処理を一次的な除去手段として位置づけ、前記主面上に飛散物（デブリ）１７を故意に残存させるような条件で研磨処理を実施した後、孔部１７内に付着した飛散物（デブリ）１７と、前記主面上で前記研磨処理後に残存した飛散物（デブリ）１７とを同時に除去するようにすることもできる。
【００２７】
なお、上記実施形態においては、孔部１５をレーザ光照射によって一括して形成しているが、レーザ光照射の間にインターバルをおいて段階的に照射し、孔部１５の深さが順次に大きくなるようにし、複数回のレーザ光照射によって図４及び５に示すような貫通口とすることもできる。この場合、孔部１５内に発生する熱応力が低減されることから、発生する欠陥の割合が減少し、加工屑の生成割合も減少して、飛散物（デブリ）１７の発生量自体を低減することができる。
【００２８】
図７は、図１〜図６に示す製造工程における、孔部１５をレーザ光照射によって加工形成する場合の一例を示す説明図である。図７に示す方法は、いわゆるトレパイング（trepaning）法といわれるものであって、加工すべき孔部の径よりもビーム径の小さいレーザ光を用いて前記孔部を加工する場合について示している。
【００２９】
このようなトレパイング法によれば、図７に示すように、ビーム径の小さいレーザ光を半導体チップの、前記孔部を形成すべき部分に、例えば図中の数字で示すような順序で順次照射して加工するものである。したがって、番号１で示す部分にレーザ光を照射してかかる部分を加工した後、前記レーザ光を順次番号２、３、．．．と移行して加工を行う際に、先にレーザ加工が行われた番号１で示す部分は既にレーザ光の照射が完了している。同様に、番号２で示す部分にレーザ光を照射してかかる部分を加工した後、前記レーザ光を順次番号３、４．．．と移行して加工を行う際に、先にレーザ加工が行われた番号２で示す部分は既にレーザ光の照射が完了している。
【００３０】
このように、半導体チップ１１において、目的とする孔部をその径よりもビーム径の小さいレーザ光を用いて順次に形成するようにすることによって、先にレーザ加工が行われた部分はレーザ光の照射が完了しているので適宜に冷却されることになり、最終的に孔加工が終了した際には、前記孔部全体として見た場合に、前記レーザ光による加熱が低減されていることになる。
【００３１】
したがって、このようなトレパイング法を用いることにより、さらに孔部加工時のレーザ光照射による熱応力を低減することができ、孔部１５周辺における前記熱応力に起因した欠陥の発生も減少し、加工屑の発生割合が減少して飛散物（デブリ）１７の発生量自体を低減することができる。
【００３２】
なお、図７に示すようなトレパイング法に限らず、その他の方法、例えば、形成すべき孔部の径と略同一のビーム径を有するレーザ光を用いて、前記孔部を前記レーザ光の一括照射によって形成する、いわゆるパンチング（Punching）法を用いることもできる。この場合、図７に示すようなトレパイング法に起因した飛散物（デブリ）減少の効果を得ることはできないが、図１〜図６に示した方法によって飛散物（デブリ）減少の除去効果は当然に享受することができる。
【００３３】
（半導体装置の製造（実装））
図８は、半導体装置の製造方法における一例に基づいて得た半導体装置（パッケージ）の一実施形態を概略的に示す構成図である。図８に示す半導体装置３０においては、半導体チップ１１の上面側及び下面側に例えばガラスなどの絶縁体からなる保護層３２及び３３が設けられている。また、半導体チップ１１の孔部１５中にはＣｕなどの電気的良導体である導電部材が充填されている。
【００３４】
さらに、下側に位置する保護層３３には、半導体チップ１１の孔部１５内に充填された導電部材３１及びストッパー層１２と電気的に接続するようにして再配線３４がなされている。また、保護層３３の下面には再配線３４と電気的及び機械的に接続するようにしてバンプなどの外部端子３５が形成されている。外部端子３５は配線基板３６に対して電気的及び機械的に接続されている。
【００３５】
図８に示す構成によれば、半導体チップ１１は、孔部１５内に形成された導電部材３１、ストッパー層１２、再配線３４及び外部端子３５を介して、配線基板３６に対して電気的及び機械的に接合されることになり、半導体装置（パッケージ）３０を構成する。
【００３６】
図８に示す構成によれば、半導体チップ１１の主面上に飛散物（デブリ）１７が存在しないので、飛散物（デブリ）１７を介した半導体チップ１１への電流が流れ（リーク）を抑制することができる。また、半導体チップ１１上に形成した保護層３２との密着性も向上し、半導体チップ１１と保護層３２との剥離を抑制することができる。
【００３７】
なお、図８に示す半導体装置３０では、半導体チップ１１を撮像素子として機能させることができ、その結果、図８に示す半導体装置を撮像装置とすることができる。
【００３８】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】実施形態における半導体装置の製造方法についての概略的な説明図である。
【図２】図１に示す工程の次の工程を示す説明図である。
【図３】図２に示す工程の次の工程を示す説明図である。
【図４】図３に示す工程の次の工程を示す説明図である。
【図５】図４に示す工程の次の工程を示す説明図である。
【図６】図５に示す工程の次の工程を示す説明図である。
【図７】トレパイング（trepaning）法に基づく、レーザ光の照射方法を説明するための図である。
【図８】半導体装置の製造方法における一例に基づいて得た半導体装置（パッケージ）の一実施形態を概略的に示す構成図である。
【符号の説明】
【００４０】
１１  半導体チップ
１２  ストッパー層
１５  孔部
１７  飛散物（デブリ）
３０  半導体装置
３１  導電部材
３２、３３  保護層
３４  再配線
３５  外部端子
３６  配線基板
【図１】
2008159715.tif 000003
【図２】
2008159715.tif 000004
【図３】
2008159715.tif 000005
【図４】
2008159715.tif 000006
【図５】
2008159715.tif 000007
【図６】
2008159715.tif 000008
【図７】
2008159715.tif 000009
【図８】
2008159715.tif 000010