(57)【要約】【課題】高周波の弱電波から回路内すべての電源電圧を賄うことにより、更なる極小化と更なる高感度化を実現した整流回路およびそれを用いた無線通信装置を提供すること。【解決手段】交流信号が入力される入力端子と、前記交流信号から第１直流電圧Ｖfを生成する第１整流回路１１０と、第１直流電圧Ｖfから第１直流電圧Ｖfよりも大きな値のバイアス電圧Ｖbを生成するバイアス電圧発生回路１３０と、前記交流信号から第２直流電圧ＶDDを生成するＭＯＳトランジスタＭ11〜Ｍ14を有し、それらＭＯＳトランジスタのゲート端子とドレイン端子との間にバイアス電圧Ｖbと略同一の直流電圧を印加する第２整流回路１４０と、を備える。【選択図】        図１
2008085818.tif 000002
【特許請求の範囲】
【請求項１】
交流信号が入力される入力端子と、
前記交流信号から第１直流電圧を生成する第１整流回路と、
前記第１直流電圧をバイアス電圧に変換するバイアス電圧発生回路と、
前記バイアス電圧でバイアスした前記交流信号から第２直流電圧を生成する第２整流回路と、
を備えることを特徴とする整流回路。
【請求項２】
前記第２整流回路は、ゲート端子に前記バイアス電圧が印加されドレイン端子に前記交流信号が入力されるＭＯＳトランジスタを有することを特徴とする請求項１に記載の整流回路。
【請求項３】
前記第１直流電圧により駆動し、所定のパルス信号を生成するパルス発生回路をさらに備え、
前記第２整流回路は、前記ＭＯＳトランジスタのゲート端子とドレイン端子との間に接続されるキャパシタを有し、該キャパシタに前記パルス信号に応じて前記バイアス電圧を間欠的に印加することを特徴とする請求項２に記載の整流回路。
【請求項４】
前記第１直流電圧により駆動し、所定のパルス信号を生成するパルス発生回路をさらに備え、
前記バイアス電圧発生回路は、ゲート端子とドレイン端子とを短絡したＭＯＳトランジスタと、前記第１直流電圧から直流電流を生成する電流源と、を有し、前記ドレイン端子に前記パルス信号に応じて間欠的に前記直流電流を供給し、該ＭＯＳトランジスタのソース端子と前記ドレイン端子との間の電圧を前記バイアス電圧として出力することを特徴とする請求項１に記載の整流回路。
【請求項５】
前記第１直流電圧により駆動し、所定のパルス信号を生成するパルス発生回路をさらに備え、
前記第２整流回路は、ゲート端子に前記バイアス電圧が印加されドレイン端子に前記交流信号が入力される第１のＭＯＳトランジスタを有し、
前記バイアス電圧発生回路は、前記第１のＭＯＳトランジスタと同じデザインであり、ゲート端子とドレイン端子とを短絡した第２のＭＯＳトランジスタを有することを特徴とする請求項１に記載の整流回路。
【請求項６】
前記バイアス電圧が前記キャパシタの両端間電圧と一致した場合にオン信号を出力する判定回路をさらに備え、
前記第２整流回路は、前記オン信号が入力されたときのみ該第２整流回路を駆動させるスイッチを有することを特徴とする請求項３に記載の整流回路。
【請求項７】
前記第１整流回路は、前記第２整流回路の前記ＭＯＳトランジスタよりもしきい電圧が低く且つ前記交流電流を整流するＭＯＳトランジスタを有することを特徴とする請求項２に記載の整流回路。
【請求項８】
請求項１に記載の整流回路と、
前記入力端子に接続されたアンテナと、
前記第２直流電圧が電源電圧として供給されるとともに該第２直流電圧から通信信号を復調する信号処理回路と、
を備えることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波の弱電波から直流電圧の生成を可能にした整流回路およびそれを用いた無線通信装置に関する。
【背景技術】
【０００２】
人やモノの識別・管理技術として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）への注目が高まっている。それを極小の無線ＩＣチップで具現化したＲＦＩＤタグに至っては、今や非接触認証技術の代名詞になりつつある。ＲＦＩＤタグは、リーダ／ライタと呼ばれる基地局から発信された高周波の電波をアンテナで受け、そこで誘起された交流電流から直流電圧を生成する。この直流電圧は、ＲＦＩＤタグの電源電圧としてだけでなく通信信号としても利用され、具体的には整流回路によって生成される。
【０００３】
ＲＦＩＤタグに搭載される整流回路は、一般的には、ゲート端子とドレイン端子とが直結されたいわゆるダイオード接続のＭＯＳトランジスタによって構成され、そのＭＯＳトランジスタのしきい電圧を超えた実効値の交流信号を直流信号に整流する。換言すれば、この整流回路は、ＭＯＳトランジスタのしきい電圧未満の交流信号から直流信号を生成することはできない。また、しきい電圧以上の実効値の交流信号が入力された場合であっても、整流対象は交流信号からしきい電圧分を差し引いた交流成分となるため、入力された交流信号の実効値がしきい電圧前後である場合には、整流効率は低くなる。
【０００４】
そこで、ＭＯＳトランジスタのドレイン端子とゲート端子とをキャパシタを介して接続し、そのキャパシタにＭＯＳトランジスタのしきい電圧程度の電圧を保持させた高感度型の整流回路が提案されている（特許文献１参照）。この高感度整流回路によれば、しきい電圧よりも低い実効値の交流信号をも整流することができる。
【０００５】
【特許文献１】特開２００６−３４０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したドレイン−ゲート間のキャパシタの両端の電圧は、電圧供給用トランジスタの電荷のリークによって次第に低下することがある。換言すれば、時間が経つにつれて整流効率が低下することがある。この現象は、スイッチング回路によって他の複数のキャパシタからドレイン−ゲート間のキャパシタへと電圧を転送する構成の高感度整流回路であっても各キャパシタにおいて起こり得るが、キャパシタに定期的に電圧を印加するリフレッシュ動作によって解決される。このリフレッシュ動作は、バイアス電圧発生回路とパルス発生回路とによって実現されるものの、それら回路を常に動作させておくためにバッテリなどの常時稼動の外部電源が必要となる。
【０００７】
バッテリなどの外部電源は、製造コストやデバイスサイズの増大を招くばかりでなく、回路の連続動作時間を考慮した容量設計が必要となる。
【０００８】
本発明は、上記に鑑みてなされたものであって、高周波の弱電波から回路内すべての電源電圧を賄うことにより、更なる極小化と更なる高感度化を実現した整流回路およびそれを用いた無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明の一態様である整流回路は、交流信号が入力される入力端子と、前記交流信号から第１直流電圧を生成する第１整流回路と、前記第１直流電圧をバイアス電圧に変換するバイアス電圧発生回路と、前記バイアス電圧でバイアスした前記交流信号から第２直流電圧を生成する第２整流回路と、を備える。
【００１０】
また、本発明の他の態様である無線通信装置は、上記した整流回路と、前記入力端子に接続されたアンテナと、前記第２直流電圧が電源電圧として供給されるとともに該第２直流電圧から通信信号を復調する信号処理回路と、を備える。
【発明の効果】
【００１１】
本発明にかかる整流回路によれば、バッテリ等の外部電源を設けることなく、整流部を構成するＭＯＳトランジスタのしきい電圧以下の実効値を有する微弱な交流電流をも整流して安定した大きな直流電圧を生成することができる。また、バッテリ等の外部電源を不要としたことで、回路の極小化と製造コストの低減が図られ、外部電源の容量設計も不要となる。
【００１２】
また、本発明にかかる無線通信装置によれば、従来に比して、基地局との間の通信距離を拡大させることができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明にかかる整流回路およびこれを用いた無線通信装置の実施の形態を図面に基づいて詳細に説明する。
【００１４】
（実施の形態１）
実施の形態１にかかる整流回路は、一般型の第１の整流回路、高感度型の第２の整流回路、パルス発生回路、バイアス電圧発生回路を備える。第１の整流回路は微弱電波から第１の直流電圧を生成する。パルス発生回路およびバイアス電圧発生回路は、その第１の直流電圧によって駆動され、それぞれパルス信号とバイアス電圧を出力する。第２の整流回路は、パルス信号とバイアス電圧によって駆動され、上記微弱電波から第２の直流電圧を生成する。換言すれば、第２の整流回路の動作に必要なパルス発生回路およびバイアス電圧発生回路は第１の整流回路によって駆動され、第２の整流回路は、バッテリなどの外部電源を使用することなく高感度状態を維持することができる。
【００１５】
図１は、実施の形態１にかかる整流回路を示すブロック図である。図１において、整流回路１００は、第１整流回路１１０、パルス発生回路１２０、バイアス電圧発生回路１３０、第２整流回路１４０を備える。
【００１６】
第１整流回路１１０は、ゲート端子とドレイン端子とが直結された４つのＮＭＯＳトランジスタＭ1〜Ｍ4を備え、それらＮＭＯＳトランジスタは縦続接続されている。隣接した２つのＮＭＯＳトランジスタＭ1，Ｍ2の接続ラインには、結合キャパシタＣ1の一端が接続される。また、ＮＭＯＳトランジスタＭ1，Ｍ2の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ1のソース端子とＮＭＯＳトランジスタＭ2のドレイン端子との間には、平滑キャパシタＣ11が接続される。残りの２つのＮＭＯＳトランジスタＭ3，Ｍ4の接続ラインにも同様に、結合キャパシタＣ2の一端が接続される。また、ＮＭＯＳトランジスタＭ3，Ｍ4の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ3のソース端子とＮＭＯＳトランジスタＭ4のドレイン端子との間には、平滑キャパシタＣ12が接続される。また、ＮＭＯＳトランジスタＭ4のドレイン端子は接地される。結合キャパシタＣ1，Ｃ2の各々の他端には、例えばＲＦＩＤタグのアンテナ１０が接続され、高周波の交流信号が入力される。
【００１７】
図１を見てもわかるように、第１整流回路１１０は、周知の整流回路と同じ構成であり、結合キャパシタＣ1，Ｃ2から入力された交流信号を整流し、ＮＭＯＳトランジスタＭ1のソース端子から直流電圧Ｖfを出力する。但し、第１整流回路１１０を構成するＮＭＯＳトランジスタＭ1〜Ｍ4は、後述する第２整流回路１４０の整流部を構成するＮＭＯＳトランジスタと比較して、アンテナ１０などの入力負荷と高いインピーダンス整合がとれるように設計されている。例えば、ＮＭＯＳトランジスタＭ1〜Ｍ4は、しきい電圧が低く且つゲート幅が小さくなるよう設計され、高い入力インピーダンスを有する。特に、ＮＭＯＳトランジスタＭ1〜Ｍ4の各素子面積は、第２整流回路１４０の整流部のＮＭＯＳトランジスタよりも小さい（例えば、１／３以下）。換言すれば、これらＮＭＯＳトランジスタは、標準的な仕様の整流回路と比べて、より小さい実効値（例えば、０．２Ｖ程度）の交流信号から、パルス発生回路１２０およびバイアス電圧発生回路１３０の駆動に最低限必要な大きさの直流電圧Ｖf（例えば、０．５Ｖ）を生成することができる。
【００１８】
パルス発生回路１２０は、第１整流回路１１０で生成された直流電圧Ｖfを電源電圧として駆動される発振器１２１およびパルス幅調整回路１２２を備える。発振器１２１は、所定周波数の信号を出力し、パルス幅調整回路１２２は、その信号からクロック信号ＣＫを生成する。クロック信号ＣＫは、論理レベル“Ｈ”の時間幅が論理レベル“Ｌ”の時間幅よりも短いパルス信号、すなわちデューティ比が５０％未満のパルス信号の繰り返しからなる。
【００１９】
バイアス電圧発生回路１３０は、第１整流回路１１０で生成された直流電圧Ｖfとパルス発生回路１２０から出力されたクロック信号ＣＫとからバイアス電圧Ｖbを生成する。このバイアス電圧発生回路１３０は、例えば、図１に示すように、電流源Ｉ1とスイッチ１３１とＮＭＯＳトランジスタＭ20の直列接続により構成される。具体的には、電流源Ｉ1の入力端子は第１整流回路１１０の出力端子（すなわち、直流電圧Ｖfが出力される端子）に接続される。スイッチ１３１の一端は電流源Ｉ1の出力端子に接続され、他端はＮＭＯＳトランジスタＭ20のドレイン端子に接続される。また、ＮＭＯＳトランジスタＭ20のソース端子は接地される。スイッチ１３１は、パルス発生回路１２０から出力されたクロック信号ＣＫに応じてオン／オフする。なお、このバイアス電圧Ｖbは、後述する第２整流回路１４０の整流部を構成するＮＭＯＳトランジスタのしきい電圧未満であって、好ましくはしきい電圧近傍の大きさである。
【００２０】
なお、パルス発生回路１２０およびバイアス電圧発生回路１３０は、ＣＭＯＳ回路や受動素子によって構成することができ、入力される信号の発振周波数もｋＨｚ前後で充分であることから、消費電流は非常に少なく、第１整流回路１１０で生成された微弱な直流電圧Ｖfでも動作可能である。
【００２１】
第２整流回路１４０は、整流部とバイアス回路１４１を備える。整流部は、縦続接続された４つのＮＭＯＳトランジスタＭ11〜Ｍ14と、２つの結合キャパシタＣ31，Ｃ32と、２つの平滑キャパシタＣ41，Ｃ42とから構成される。隣接した２つのＮＭＯＳトランジスタＭ11，Ｍ12の接続ラインには、結合キャパシタＣ31の一端が接続される。また、ＮＭＯＳトランジスタＭ11，Ｍ12の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ11のソース端子とＮＭＯＳトランジスタＭ12のドレイン端子との間には、平滑キャパシタＣ41が接続される。残りの２つのＮＭＯＳトランジスタＭ13，Ｍ14の接続ラインにも同様に、結合キャパシタＣ32の一端が接続される。また、ＮＭＯＳトランジスタＭ13，Ｍ14の縦続構成の両端、具体的には、ＮＭＯＳトランジスタＭ13のソース端子とＮＭＯＳトランジスタＭ14のドレイン端子との間には、平滑キャパシタＣ42が接続される。また、ＮＭＯＳトランジスタＭ14のドレイン端子は接地され、ＮＭＯＳトランジスタＭ11のソース端子からは直流電圧ＶDDが出力される。結合キャパシタＣ31の他端は第１整流回路１１０の結合キャパシタＣ1の他端に接続され、結合キャパシタＣ32の他端は第１整流回路１１０の結合キャパシタＣ2の他端に接続される。すなわち、第２整流回路１４０の整流部には、第１整流回路１１０と同じ交流信号が入力される。
【００２２】
ＮＭＯＳトランジスタＭ11〜Ｍ14の各ゲート端子および各ドレイン端子は、バイアス回路１４１に接続され、このバイアス回路１４１を介して、各ゲート−ドレイン間に上記したバイアス電圧Ｖbが印加される。なお、ＮＭＯＳトランジスタＭ11〜Ｍ14のデザイン（ゲート幅、ゲート長、しきい電圧など）は、ＮＭＯＳトランジスタＭ20と同じとしてもよい。
【００２３】
図２は、バイアス回路１４１の一例を示す図である。バイアス回路１４１は、２つのインバータＩＮＶ1,ＩＮＶ2と、整流部の各ＮＭＯＳトランジスタに割り当てられた４つのスイッチングブロックとを備える。ＮＭＯＳトランジスタＭ11のゲート−ドレイン間に接続される第１のスイッチングブロックは、トランスファゲートとして機能する４つのＮＭＯＳトランジスタＭ21，Ｍ22，Ｍ31，Ｍ32と、２つのキャパシタＣ51，Ｃ61とから構成される。同様に、ＮＭＯＳトランジスタＭ12のゲート−ドレイン間に接続される第２のスイッチングブロックは、４つのＮＭＯＳトランジスタＭ23，Ｍ24，Ｍ33，Ｍ34と、２つのキャパシタＣ52，Ｃ62とから構成され、ＮＭＯＳトランジスタＭ13のゲート−ドレイン間に接続される第３のスイッチングブロックは、４つのＮＭＯＳトランジスタＭ25，Ｍ26，Ｍ35，Ｍ36と、２つのキャパシタＣ53，Ｃ63とから構成され、ＮＭＯＳトランジスタＭ14のゲート−ドレイン間に接続される第４のスイッチングブロックは、４つのＮＭＯＳトランジスタＭ27，Ｍ28，Ｍ37，Ｍ38と、２つのキャパシタＣ54，Ｃ64とから構成される。各スイッチングブロックは、同様な接続構成を有し、且つ同様に動作するため、ここでは、第１のスイッチングブロックを他のスイッチングブロックの代表として詳述する。
【００２４】
ＮＭＯＳトランジスタＭ21のドレイン端子はＮＭＯＳトランジスタＭ31のソース端子に接続される。ＮＭＯＳトランジスタＭ21のソース端子は、バイアス電圧発生回路１３０によって生成されたバイアス電圧Ｖbの供給ラインに接続され、ＮＭＯＳトランジスタＭ31のドレイン端子は、整流部のＮＭＯＳトランジスタＭ11のゲート端子に接続される。ＮＭＯＳトランジスタＭ22のドレイン端子はＮＭＯＳトランジスタＭ32のソース端子に接続される。ＮＭＯＳトランジスタＭ22のソース端子は接地され、ＮＭＯＳトランジスタＭ32のドレイン端子は、ＮＭＯＳトランジスタＭ11のドレイン端子に接続される。ＮＭＯＳトランジスタＭ21，Ｍ22の各ゲート端子は、インバータＩＮＶ1の出力端子に接続され、ＮＭＯＳトランジスタＭ31，Ｍ32の各ゲート端子は、インバータＩＮＶ2の出力端子に接続される。ＮＭＯＳトランジスタＭ21，Ｍ22の両ドレイン端子間にはキャパシタＣ51が接続され、ＮＭＯＳトランジスタＭ31，Ｍ32の両ドレイン端子間にはキャパシタＣ61が接続される。なお、第２整流回路１４０によって生成される直流電圧ＶDDは、ＲＦＩＤタグの信号処理回路等の他の主回路の主電源として利用できるだけの大きな電流を伴う必要があるので、整流部を構成するＮＭＯＳトランジスタＭ11〜Ｍ14のゲート幅は比較的広く設計される。
【００２５】
この構成により、ＮＭＯＳトランジスタＭ21，Ｍ22のトランスファゲートペアとＮＭＯＳトランジスタＭ31，Ｍ32のトランスファゲートペアとは、クロック信号ＣＫに応じて相補的にオン／オフされ、キャパシタＣ51の充電とキャパシタＣ61の充電とを交互に繰り返す。具体的な定常動作は以下の通りである。
【００２６】
クロック信号ＣＫが論理レベル“Ｌ”を示す期間、インバータＩＮＶ1は論理レベル“Ｈ”の信号を出力し、インバータＩＮＶ2は、論理レベル“Ｌ”の信号を出力する。これにより、ＮＭＯＳトランジスタＭ21，Ｍ22はオンとなり、キャパシタＣ51はその両端の電圧がバイアス電圧Ｖb程度になるまで充電される。一方、ＮＭＯＳトランジスタＭ31，Ｍ32はオフとなるので、キャパシタＣ61は充電されない。続いて、クロック信号ＣＫが論理レベル“Ｈ”を示す期間では、インバータＩＮＶ1は論理レベル“Ｌ”の信号を出力し、インバータＩＮＶ2は、論理レベル“Ｈ”の信号を出力する。これにより、ＮＭＯＳトランジスタＭ21，Ｍ22はオフとなり、ＮＭＯＳトランジスタＭ31，Ｍ32はオンとなる。この状態において、キャパシタＣ61はキャパシタＣ51の放電によってその両端の電圧がバイアス電圧Ｖb程度になるまで充電される。すなわち、ＮＭＯＳトランジスタＭ11のゲート−ドレイン間に、しきい電圧近傍の電圧が印加された状態が維持される。他のＮＭＯＳトランジスタＭ12〜Ｍ14もＮＭＯＳトランジスタＭ11と同じ状態となる。換言すれば、第２整流回路１４０は、常に高感度整流が可能な状態に維持され、微弱な交流信号から、直流電圧Ｖfよりも大きな直流電圧ＶDDを取り出すことができる。
【００２７】
なお、ＮＭＯＳトランジスタＭ11〜Ｍ14は、ＧＨｚ帯の高周波信号が入力されるため、寄生容量をできる限り小さくする必要があるが、バイアス電圧発生回路１３０は、バイアス電圧Ｖbを安定して発生するために比較的大きな容量を備えている。そこで、バイアス回路１４１を設けることにより、バイアス電圧発生回路１３０から出力されるバイアス電圧Ｖbが直接、ＮＭＯＳトランジスタＭ11〜Ｍ14のゲート−ドレイン間に印加されないようにしている。
【００２８】
図３は、整流回路１００の上記主要信号のタイミングチャートである。図３において、入力電波は、アンテナ１０を介して第１整流回路１１０および第１整流回路１４０に入力される交流信号であり、Ｖfは第１整流回路１１０から出力される直流電圧Ｖfであり、ＣＫはパルス発生回路１２０から出力されるクロック信号ＣＫであり、Ｖbはバイアス電圧発生回路１３０から出力されるバイアス電圧Ｖbであり、ＶDDは第２整流回路１４０から出力される直流電圧ＶDDである。
【００２９】
以下、図３を参照して、整流回路１００全体の動作について説明する。まず、タイミングｔ1において、整流回路１００にアンテナ１０を介して初めて電波が入力されるものとする。初期状態であるため、バイアス回路１４１内のキャパシタＣ61〜Ｃ64は充電されておらず、ＮＭＯＳトランジスタＭ11〜Ｍ14のゲート−ドレイン間電位差はゼロとなっている。すなわち、第２整流回路１４０は高感度状態ではない。入力電波が十分に大きなエネルギーを有し、アンテナ１０に誘起された交流信号の実効値がＮＭＯＳトランジスタＭ11〜Ｍ14のしきい電圧より十分大きい場合には、キャパシタＣ61〜Ｃ64の充電状態に関係なく、第２整流回路１４０はその交流信号から直流電圧ＶDDを生成することができる。しかしながら、入力電波が微弱であり、アンテナ１０に誘起された交流信号の実効値がＮＭＯＳトランジスタＭ11〜Ｍ14のしきい電圧より小さい場合には、高感度状態ではない第２整流回路１４０の入力インピーダンスは高い状態となり、その交流信号は第２整流回路１４０で反射される。一方、第１整流回路１１０はアンテナ１０と高いインピーダンス整合がとれているため、微弱な交流信号であっても直流電圧を生成することができる。図３のタイミングチャートは、高感度整流回路１００の初期状態において、このような微弱な電波が入力された場合の動作を示す。
【００３０】
第１整流回路１１０に微弱な交流信号が入力されると、平滑キャパシタＣ11，Ｃ12が充電され、直流電圧Ｖfはタイミングｔ2においてパルス発生回路１２０およびバイアス電圧発生回路１３０に必要な電圧値に達する。この直流電圧Ｖfによってパルス発生回路１２０が駆動し、クロック信号ＣＫが出力される。
【００３１】
クロック信号ＣＫの１発目のパルスはタイミングｔ3において立ち上がる。このタイミングと同時に、バイアス電圧発生回路１３０のスイッチ１３１がオンとなり、直流電圧ＶfによってＮＭＯＳトランジスタＭ20の充電が開始される。ＮＭＯＳトランジスタＭ20の両端の電圧が目標とする電圧値に達する前に、クロック信号ＣＫの１発目のパルスが立ち下がるので、この１つのパルスだけでは、バイアス電圧Ｖbを目標とする電圧値まで上げることはできない。よって、このバイアス電圧Ｖbとクロック信号ＣＫの１発目のパルスがバイアス回路１４１に入力されるものの、第２整流回路１４０は高感度状態に達しない。
【００３２】
クロック信号ＣＫの数個のパルスがバイアス電圧発生回路１３０に入力された後、タイミングｔ4において目標とする電圧値のバイアス電圧Ｖbがバイアス回路１４１に入力される。これにより、整流部の各ＮＭＯＳトランジスタのゲート−ドレイン間に接続されたキャパシタＣ61〜Ｃ64はしきい電圧近傍となるまで充電され、第２整流回路１４０は高感度状態に移行する。タイミングｔ4以降では、この高感度状態において、第２整流回路２４０の整流部の平滑キャパシタＣ41，Ｃ42がさらに充電され、タイミングｔ5において、所望の値の電源電圧ＶDDが出力される。すなわち、第２整流回路１４０が、微弱な電波から直接、直流電圧ＶDDを生成することができる状態となる。
【００３３】
なお、タイミングｔ1〜ｔ5の間において、第２整流回路１４０は結合キャパシタＣ31，Ｃ32に入力された微弱な交流信号に対してわずかながらの整流を行い、平滑キャパシタＣ41，Ｃ42には少しずつ電荷が蓄積されていく。よって、この電荷の蓄積もまた直流電圧ＶDDとして出力される。
【００３４】
整流回路１００をＲＦＩＤタグにした場合、第２整流回路１４０によって生成された直流電圧ＶDDは、信号処理回路等の主回路に供給され、例えば、タイミングｔ6において、アンテナ１０に流れる電流を変調することによりリーダ／ライタ宛に通信信号を要求する信号を送信する。整流回路１００は、その通信信号を電波として受信し、その電波によって誘起された交流信号を第２整流回路１４０で整流することにより、通信情報を含んだ直流電圧ＶDDを出力する。通信情報を含んだ直流電圧ＶDDは、信号処理回路に入力され、適宜処理される。
【００３５】
以上に説明したように、実施の形態１にかかる整流回路１００によれば、バッテリ等の外部電源を設けることなく、整流部を構成するＭＯＳトランジスタのしきい電圧以下の実効値を有する微弱な交流電流をも整流して安定した大きな直流電圧を生成することができる。また、バッテリ等の外部電源を不要としたことで、回路の極小化と製造コストの低減が図られ、外部電源の容量設計も不要となる。
【００３６】
（実施の形態２）
実施の形態２にかかる整流回路は、バイアス電圧発生回路から出力されるバイアス電圧Ｖbが所定の条件を満たした際に初めて第２整流回路を動作させることにより、実施の形態１にかかる整流回路に対してさらに低消費電力化を図ったものである。
【００３７】
図４は、実施の形態２にかかる整流回路を示すブロック図である。図４に示す整流回路２００において、実施の形態１にかかる整流回路１００の構成回路と同じ回路については図１と同じ符号を付し、その説明を省略する。整流回路２００は、判定回路２５０が設けられた点と、第２整流回路１４０に換えて第２整流回路２４０が設けられた点とが、実施の形態１にかかる整流回路１００と異なる。
【００３８】
判定回路２５０は、第１整流回路１１０から出力された直流電圧Ｖfによって駆動され、バイアス電圧発生回路１３０から出力されたバイアス電圧Ｖbが所定の条件を満たした場合に、オンを示す制御信号Ｓdを出力する。ここで、上記所定の条件とは、例えば、バイアス電圧ＶbがキャパシタＣ61の両端間電圧と一致（例えば、両電圧の差が所定の値より小さくなることで、あるいはバイアス電圧Ｖbが所定の値Ｖthを超えることで、一致とみなす）することである。
【００３９】
第２整流回路２４０は、第２整流回路２４０と接地端子との間にスイッチ２４１を設けた点が、実施の形態１の第２整流回路１４０と異なる。第２整流回路２４０内の他の構成要素は、第２整流回路１４０と同じである。スイッチ２４１は、判定回路２５０から出力された制御信号Ｓdによって開閉され、具体的には、制御信号Ｓdがオンを示す場合にのみ、第２整流回路２４０と接地端子との間を導通させる。なお、このスイッチ２４１は、オンを示す制御信号Ｓdが入力されたときのみ前記第２整流回路２４０を駆動させるためのものであるため、その目的が達成されれば、他の配置でもよい。例えば、アンテナ１０と結合キャパシタＣ31,Ｃ32との間に設けることができる。
【００４０】
図５に判定回路２５０の一例を示す。判定回路２５０は、トランジスタＭd1，Ｍd21，Ｍd22，Ｍd31，Ｍd32，キャパシタＣd51，Ｃd61で構成されたダミーバイアス回路２５１と、トランジスタＭd41，Ｍd42，Ｍd43，Ｍd44，Ｍd51，Ｍd52，Ｍd53，Ｍd54，スイッチ２５２，定電流源Ｉd1で構成された比較回路２５３と、レベルシフト回路Ｌ1で構成されている。
【００４１】
トランジスタＭd1はトランジスタＭ11と、トランジスタＭd21はトランジスタＭ21と、トランジスタＭd31はトランジスタＭ31と、トランジスタＭd22はトランジスタＭ22と、トランジスタＭd32はトランジスタＭ32と、それぞれ同一形状のトランジスタである。また、キャパシタＣd61はキャパシタＣ61と、Ｃd51はＣ51と、それぞれ同一形状のキャパシタである。
【００４２】
トランジスタＭd21のソース端子にはバイアス電圧Ｖbが供給される。トランジスタＭd21及びＭd22のゲート端子にはインバータＩＮＶ1を介してクロック信号ＣＫが供給される。トランジスタＭd31及びＭd32のゲート端子にはインバータＩＮＶ1及びＩＮＶ2を通してクロック信号ＣＫが供給される。
【００４３】
比較回路２５３のトランジスタＭd41のゲート端子には、トランジスタＭd1のゲート端子の電圧をレベルシフト回路Ｌ1でレベルシフトした電圧が印加される。トランジスタＭd42のゲート端子には、Ｖb端子の電圧をレベルシフト回路Ｌ1でレベルシフトした電圧が印加される。トランジスタＭd41とＭd42は差動増幅回路を形成しており、トランジスタＭd41及びＭd42のソース端子はスイッチ２５２を介して定電流源Ｉd1に接続される。
【００４４】
トランジスタＭd43とＭd51、トランジスタＭd44とＭd52はそれぞれ互いにカレントミラーの構成であり、トランジスタＭd41及びＭd42のドレイン端子からの電流出力をそれぞれトランジスタＭd51及びＭd52のドレイン端子からの電流出力に変換する。トランジスタＭd53とＭd54もまた互いにカレントミラーの構成であり、トランジスタＭd52のドレイン出力電流をトランジスタＭd53のドレイン出力電流へ変換する。トランジスタＭd51のドレイン端子とトランジスタＭd53のドレイン端子は共通となっており、この端子の電圧を示す制御信号Ｓdを得ることができる。
【００４５】
スイッチ２５２がオン状態になると、まず、キャパシタＣd61に電荷が蓄えられていない初期状態ではトランジスタＭd41のゲート電圧はトランジスタＭd42のゲート電圧より低く、カレントミラーのトランジスタＭd51はほとんど電流が流れず、トランジスタＭd52に多くの電流が流れる。この結果、トランジスタＭd53はオン状態となり制御信号Ｓdは出力されない。
【００４６】
キャパシタＣd61に電荷が蓄えられ、キャパシタＣd61の両端間の電圧が、供給するバイアス電圧Ｖbとほぼ等しくなると、トランジスタＭd41及びＭd42のゲート端子はほぼ同一の電圧値となり、カレントミラーのトランジスタＭd51及びＭd52にはほぼ等しい電流が流れる。この結果、トランジスタＭd51はオン状態となり、制御信号Ｓdが出力される。
【００４７】
なお、レベルシフト回路Ｌ1等に適度なオフセットを与えておき、キャパシタＣd61の電圧とバイアス電圧Ｖbとが等しくなったときにトランジスタＭd41のゲート電圧がトランジスタＭd42よりも高くなるように設定することによって、自在に制御信号Ｓdの出力レベルを調整することができる。
【００４８】
スイッチ２５２をオフの状態にすると、比較回路２５３には電流が流れないため機能しない。またカレントミラーのトランジスタＭd51及びＭd52もオフ状態となるため電流は発生しない。従ってクロック信号ＣＫが０であるときは比較回路２５３での電流消費が無く、低消費電力の構成となる。制御信号Ｓdがクロック信号ＣＫによって変化することを避けるために例えばＲＳＦＦ(Reset Set Flip Flop)といったデータ保持回路を設け、クロック信号ＣＫでリセットする構成としてもよい。
【００４９】
図６は、整流回路２００の主要信号のタイミングチャートを示す。図６において、入力電波，Ｖf，ＣＫ，Ｖb，ＶDDは、図２の説明において示したとおりであり、Ｓdは判定回路２５０から出力される制御信号Ｓdである。
【００５０】
以下、図６を参照して、整流回路２００全体の動作について説明する。まず、タイミングｔ1において、整流回路２００に初めてアンテナ１０を介して電波が入力されるものとする。この初期状態については、実施の形態１に説明したとおりである。
【００５１】
第１整流回路１１０に微弱な交流信号が入力されると、平滑キャパシタＣ11，Ｃ12が充電され、直流電圧Ｖfはタイミングｔ2においてパルス発生回路１２０およびバイアス電圧発生回路１３０に必要な電圧値に達する。この直流電圧Ｖfによってパルス発生回路１２０が駆動し、クロック信号ＣＫが出力される。また、直流電圧Ｖfによって、判定回路２５０もまた駆動され、バイアス電圧Ｖbの監視が開始される。
【００５２】
クロック信号ＣＫの１発目のパルスはタイミングｔ3において立ち上がる。このタイミングと同時に、バイアス電圧発生回路１３０のスイッチ１３１がオンとなり、直流電圧Ｖfが入力される電流源Ｉ1が、ＮＭＯＳトランジスタＭ20のドレイン端子への電流供給を開始する。クロック信号ＣＫの数個のパルスがバイアス電圧発生回路１３０に入力された後、タイミングｔ4において、判定回路２５０により、バイアス電圧ＶbがキャパシタＣ61の両端間電圧と一致したと判定され、オンを示す制御信号Ｓdが出力される。これに伴い、第２整流回路２４０のスイッチ２４１が閉状態となり、第２整流回路２４０は接地端子に接続される。すなわち、第２整流回路２４０が駆動される。ここで、バイアス電圧Ｖbは所望のしきい電圧近傍まで達しているため、第２整流回路２４０は高感度状態にある。よって、タイミングｔ4以降において、第２整流回路２４０の整流部の平滑キャパシタＣ41，Ｃ42は急速に充電され、タイミングｔ5において、所望の値の電源電圧ＶDDが出力される。すなわち、第２整流回路１４０によって微弱な電波から直接、直流電圧ＶDDを生成することができる状態となる。
【００５３】
タイミングｔ6を含み、所望の直流電圧ＶDDを得た後の動作は実施の形態１に説明したとおりである。
【００５４】
以上に説明したように、実施の形態２にかかる整流回路２００によれば、実施の形態１にかかる整流回路１００の効果を享受できることに加え、バイアス電圧Ｖbが所望の値に達するまでの間、整流回路２００に入力された交流電流が第２整流回路２４０へと分配されなくなるため、その分、第１整流回路１００が効率的に整流することができ、第２整流回路２４０が高感度状態へ移行するまでの時間を短縮化できる。
【００５５】
なお、上述した実施の形態１および２では、ＭＯＳトランジスタとしてＮ型のものを例示したが、それに換えてＰ型を用いても良い。さらに、ＭＯＳトランジスタのソース端子とドレイン端子はチャネルを挟んだ２つの電極を識別するための呼称にすぎず、両者が入れ替わっても良い。
【００５６】
また、第１整流回路１１０および第２整流回路１４０，２４０の各整流部は、４つのＭＯＳトランジスタの縦続接続により構成するとしたが、２つであってもよいし、４つより多くてもよくＭＯＳトランジスタの個数に制限はない。
【００５７】
（実施の形態３）
実施の形態３は、実施の形態１または２にかかる整流回路を用いて構成された無線通信装置にかかる。ここでは、無線通信装置としてＲＦＩＤタグを例に挙げる。図７は、実施の形態１にかかる整流回路１００を搭載したＲＦＩＤタグのブロック図である。図７において、図１と共通する回路および要素には同一の符号を付し、それらの説明を省略する。
【００５８】
図７に示すＲＦＩＤタグは、整流回路１００の構成（第１整流回路１１０，パルス発生回路１２０，バイアス電圧発生回路１３０，第２整流回路１４０）に加え、それに外部負荷として接続されるアンテナ１０、信号処理回路１５０、メモリ１６０、送信回路１７０を備える。信号処理回路１５０、メモリ１６０、送信回路１７０には、電源電圧として、第２整流回路１４０によって生成された直流電圧ＶDDが供給される。また、この直流電圧ＶDDは、リーダ／ライタとの間で交換される通信情報を含むため、信号処理回路１５０において通信信号としても処理される。送信回路１７０は、アンテナ１０の両端に接続される。
【００５９】
アンテナ１０は、リーダ／ライタ（図示せず）によって与えられる磁束変化に応じて、そのアンテナ線に交流電流を誘起する。この交流電流は、第１整流回路１１０と第２整流回路１４０に分配される。分配後の信号の処理については、実施の形態１で説明したとおりであり、アンテナ１０に誘起された０．７Ｖ未満の実効値を有する微弱な交流電流をも整流して、信号処理回路１５０、メモリ１６０、送信装置１７０の電源電圧となる直流電圧ＶDDを生成することができる。また、その微弱な交流信号に含まれる通信情報も信号処理回路１５０によって復調することができる。
【００６０】
信号処理回路１５０は、復調した通信信号に基づき、メモリ１６０に格納されたデータ（代表的なものとしてはタグ識別情報）の取り出しやメモリ１６０へのデータの書き込みを行なう。メモリ１６０から取り出されたデータは、信号処理回路１５０と送信回路１７０によってリーダ／ライタに送信される。送信回路１７０は、具体的には、アンテナ１０に流れる電流を変調させることにより反磁界を発生させる。この反磁界は、リーダ／ライタのアンテナを流れる電流を微小に変化させ、この微小な変化が、リーダ／ライタによって検出されてデータ信号として認識される。
【００６１】
図８は、本実施の形態にかかるＲＦＩＤタグとリーダ／ライタの模式図である。ＲＦＩＤタグ４００は、図７に示したＲＦＩＤタグに相当し、フィルム状基板の上に設けられたアンテナ４１０（図７のアンテナ１０に相当する）とその上に直接接続されたＲＦＩＤチップからなる。このＲＦＩＤチップに、上記した整流回路１００、信号処理回路１５０、メモリ１６０、送信回路１７０などの各種回路が集積される。リーダ／ライタ３００は、無線通信回路、信号処理回路、アンテナ３１０を備え、アンテナ３１０を介して無線信号を送信する。また、ＲＦＩＤタグ４００のアンテナ４１０に生じた反磁界を検出することで無線信号を受信する。
【００６２】
リーダ／ライタ３００からＲＦＩＤタグ４００に到達する無線信号の電力は、両者間の距離の２乗に反比例する。このため、従来のＲＦＩＤタグでは、リーダ／ライタとの間の距離が数ｍ程度でも通信ができなくなるという問題があった。しかしながら、実施の形態１または２にかかる整流回路によってこの通信距離を延ばすことが可能となる。
【００６３】
図９は、リーダ／ライタとＲＦＩＤタグの間の通信距離と整流回路で発生する電圧との関係を示した実験結果である。グラフ中、破線Ｑ0は従来のＲＦＩＤタグの実験結果であり、実線Ｑ1は実施の形態１にかかる整流回路１００を実装したＲＦＩＤタグの実験結果であり、鎖線Ｑ2は実施の形態２にかかる整流回路２００を実装したＲＦＩＤタグの実験結果である。
【００６４】
図９を見てわかるように、通信距離が近い場合、本発明にかかる整流回路も従来の整流回路も同等な電圧を発生するが、通信距離が長くなるとそれらの発生電圧に差が生じてくる。発生電圧がある値以下になるとＲＦＩＤタグの信号処理回路は動作できなくなる。この値を回路動作電圧として図９に点線で示す。従来のＲＦＩＤタグ内で発生する電圧がこの回路動作電圧と交差する通信距離を１とすると、整流回路１００を実装したＲＦＩＤタグが回路動作電圧を発生することのできる通信距離はその３倍となる。また、整流回路２００を実装したＲＦＩＤタグが回路動作電圧を発生することのできる通信距離は従来の３．５倍となる。これらの結果から、実施の形態１および２にかかる整流回路がＲＦＩＤタグとリーダ／ライタとの間の通信距離を飛躍的に上昇させることがわかる。また、実施の形態２にかかる整流回路２００が、実施の形態１にかかる整流回路１００よりも通信距離を延ばすことが確認される。これは、実施の形態２にかかる整流回路２００の方が、アンテナ１０に誘起された交流電流を高効率で第１整流回路１１０に供給させることが可能となったためであり、換言すれば、整流回路２００は整流回路１００と比較して、より微小な交流電流をも整流することができる。
【００６５】
以上に説明したように、実施の形態３にかかるＲＦＩＤタグによれば、実施の形態１または２にかかる整流回路を実装しているので、上述したそれら整流回路の効果を享受することができ、結果的に、リーダ／ライタとの間での長距離通信が可能となる。
【００６６】
以上、本発明を詳述したが、本発明は、上述したような特定の実施形態に限定されるものではなく、さらなる効果や変形例は、当業者によって容易に導き出すことができる。すなわち、本発明にかかる実施の形態は、添付の特許請求の範囲およびその均等物にかかる発明の要旨を逸脱しない範囲で様々な変更が可能である。
【産業上の利用可能性】
【００６７】
以上のように、本発明にかかる整流回路は、微小信号の整流に有用であり、特に、ＲＦＩＤタグに搭載される整流回路として適している。
【図面の簡単な説明】
【００６８】
【図１】実施の形態１にかかる整流回路を示すブロック図である。
【図２】バイアス回路の一例を示す図である。
【図３】実施の形態１にかかる整流回路の主要信号のタイミングチャートである。
【図４】実施の形態２にかかる整流回路を示すブロック図である。
【図５】実施の形態２にかかる判定回路を示すブロック図である。
【図６】実施の形態２にかかる整流回路の主要信号のタイミングチャートである。
【図７】実施の形態３にかかる無線通信装置（ＲＦＩＤタグ）のブロック図である。
【図８】ＲＦＩＤタグとリーダ／ライタの模式図である。
【図９】リーダ／ライタとＲＦＩＤタグの間の通信距離と整流回路で発生する電圧との関係を示した実験結果を示す図である。
【符号の説明】
【００６９】
１０，３１０，４１０  アンテナ
１００，２００  整流回路
１１０  第１整流回路
１２０  パルス発生回路
１２１  発振器
１２２  パルス幅調整回路
１３０  バイアス電圧発生回路
１３１，２４１  スイッチ
１４０，２４０  第２整流回路
１４１  バイアス回路
１５０  信号処理回路
１６０  メモリ
１７０  送信回路
２５０  判定回路
３００  リーダ／ライタ
４００  ＲＦＩＤタグ
【図１】
2008085818.tif 000003
【図２】
2008085818.tif 000004
【図３】
2008085818.tif 000005
【図４】
2008085818.tif 000006
【図５】
2008085818.tif 000007
【図６】
2008085818.tif 000008
【図７】
2008085818.tif 000009
【図８】
2008085818.tif 000010
【図９】
2008085818.tif 000011