(57)【要約】【課題】パッケージ裏面側からの部分的な開封状態の場合でも、ＦＩＢ観察画像とレイアウト図との間の位置合わせを正確に行うことができるＦＩＢ加工時の位置合わせ方法を提供する。【解決手段】複数の半導体チップが積層されてＢＧＡ型の半導体パッケージにパッケージングされた半導体集積回路に対し、ＦＩＢ加工装置を用いて、最下層に配置された半導体チップをＦＩＢ加工する。この時、最下層の半導体チップのレイアウト図および半導体パッケージの裏面側の半田ボールの配置図が同一縮尺で合成された合成図を作成し、最下層の半導体チップの４隅のうちの３隅に対応する、合成図の半田ボールの３隅の配置図に基づいて、半導体パッケージの裏面側のＦＩＢ観察画像と合成図とを重ね合わせることによって、最下層の半導体チップのＦＩＢ観察画像と最下層の半導体チップのレイアウト図との位置合わせを行う。【選択図】図２
2008023560.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが積層されてボールグリッドアレイ型の半導体パッケージにパッケージングされた半導体集積回路に対し、ＦＩＢ加工装置を用いて、最下層に配置された半導体チップをＦＩＢ加工するに際し、
前記最下層の半導体チップのレイアウト図および前記半導体パッケージの裏面側の半田ボールの配置図が同一縮尺で合成された合成図を作成し、
前記最下層の半導体チップの４隅のうちの３隅に対応する、前記合成図の半田ボールの３隅の配置図に基づいて、前記半導体パッケージの裏面側のＦＩＢ観察画像と前記合成図とを重ね合わせることによって、前記最下層の半導体チップのＦＩＢ観察画像と前記最下層の半導体チップのレイアウト図との位置合わせを行うことを特徴とするＦＩＢ加工時の位置合わせ方法。
【請求項２】
前記合成図は座標情報を持ち、かつ、前記最下層の半導体チップのレイアウト図および前記半導体パッケージの半田ボールの配置図は共通の基準となる原点を持つことを特徴とする請求項１に記載のＦＩＢ加工時の位置合わせ方法。
【請求項３】
前記原点を基準とする前記ＦＩＢ加工の処理対象箇所の座標情報に基づいて、前記ＦＩＢ加工を行うイオンビームを前記処理対象箇所へ移動させることを特徴とする請求項２に記載のＦＩＢ加工時の位置合わせ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ（半導体集積回路）チップのＦＩＢ（集束イオンビーム）加工時において、ＦＩＢの観察画像（ＳＩＭ（走査イオン顕微鏡）像の画像データ）とＬＳＩチップのレイアウト図（レイアウトデータ）との間の位置合わせ方法に関するものである。
【背景技術】
【０００２】
従来、例えばＬＳＩチップ（半導体チップ）の表面側からＦＩＢ加工を行う場合、図４に示すように、ＬＳＩチップ５２が実装されているＬＳＩ５０の半導体パッケージ（以下、単にパッケージともいう）５４の表面側（図中上面側）を開封して、ＬＳＩチップ５２の表面（素子形成面）全面を露出させる。その後、ＦＩＢ加工装置において、ＬＳＩチップ５２表面のＦＩＢ観察画像と、ＬＳＩ５０の設計情報であるレイアウト図とを重ね合わせる。
【０００３】
ここで、図４のＬＳＩ５０は、パッケージ５４によってパッケージングされたボールグリッドアレイ（ＢＧＡ）型のものである。パッケージ基板５６の裏面（図中下面）には複数の半田ボール５８が配列され、その表面（図中上面）の中央部にはＬＳＩチップ５２が配置され、表面全面がモールド樹脂で覆われている。ＬＳＩチップ５２のパッドとパッケージ基板５６とがボンディングワイヤ６０によって接続され、さらにパッケージ基板５６内の配線パターンを介して半田ボール５８に接続されている。
【０００４】
上記のようにして、ＦＩＢ観察画像とレイアウト図双方の間で対応する特徴図形（特徴箇所）について、同一縮尺で重ね合わせることによって両者の位置合わせ（アライメント）を行う。この場合、特徴図形としては、図５に示すように、ＬＳＩチップの４隅のコーナーパッドなどが使用される。ここで、図５（ａ）、（ｂ）および（ｃ）は、それぞれＬＳＩチップの表面、そのコーナーパッド部分（同図（ａ）の○で囲まれた部分）のＦＩＢ観察画像およびレイアウト図を表す。
【０００５】
このようにして、処理対象試料のＬＳＩチップのＦＩＢ観察画像とレイアウト図との間の位置合わせを行うことによって、処理対象箇所、すなわち、ＬＳＩチップ上で実際にＦＩＢ加工をしようとする場所（加工ポイント）の特定がＦＩＢ観察画像上で可能となる。つまり、ＦＩＢ観察画像とレイアウト図とがリンク処理されることによって、ＦＩＢ加工装置の表示装置上で、座標情報に基づいて処理対象箇所への移動（ＣＡＤナビゲーション）が可能となる。
【０００６】
前述のように、パッケージの表面側からのＦＩＢ加工技術の一方で、図６に示すように、近年、複数（図中２つ）のＬＳＩチップがスペーサを挟んで積層された形でパッケージに実装された製品（マルチチップモジュール）が登場している。
【０００７】
ここで、図６のＬＳＩ６２は、図４のＬＳＩ５０において、図中下側のＬＳＩチップ（ＬＳＩ−１）５２ａの上に、スペーサ６４を挟んで上側のＬＳＩチップ（ＬＳＩ−２）５２ｂが積層された形で配置されている。図４のＬＳＩ５０の場合と同じく、上側および下側のＬＳＩチップ５２ａ、５２ｂのパッドとパッケージ基板５６とが各々のボンディングワイヤ６０によって接続され、さらにパッケージ基板５６内の配線パターン６６を介して半田ボール５８に接続されている。
【０００８】
上側のＬＳＩチップ５２ｂについて、不良解析やＦＩＢ加工を行う場合、上述する従来技術を適用して、パッケージ５４の表面側から、ＬＳＩチップ５２ｂの表面全面を露出させることによって行うことができる。これに対し、下側のＬＳＩチップ５２ａの場合、パッケージ５４の裏面側（図中下面側）のパッケージ基板を部分的に掘削し、露出された下側のＬＳＩチップ５２ａのシリコン基板の裏面側から、不良解析やＦＩＢ加工を行うことになる。
【０００９】
前述の図４のＬＳＩ５０のように、ＬＳＩチップ５２の表面全面が露出される場合、ＬＳＩチップ５２のＦＩＢ観察画像とレイアウト図との間の位置合わせについて、ＬＳＩチップ５２上のコーナーパッドを特徴図形として利用することが可能である。
【００１０】
しかし、パッケージ裏面側から開封する場合、図７および図８に示すように、パッケージ基板５６の一部だけしか開封できない場合が現実に存在する。その理由は、パッケージの裏面側からの開封の場合、その途中で、パッケージ基板５６の各層における配線パターン（図中斜線で示される箇所）６６を避けなければＬＳＩが動作しなくなる可能性があるため、ＬＳＩチップ５２ａのシリコン基板裏面の一部分だけしか露出させることができない場合があるからである。
【００１１】
ここで、図８は、図６、７に示すＬＳＩ６２をパッケージ５４の下側から見た状態を表す。図中、一番外側の四角の領域がＬＳＩ６２のパッケージ基板５６である。また、点線で囲まれた領域が、下側のＬＳＩチップ５２ａの配置領域、その内側の四角の領域が、前述のように、パッケージ基板５６の一部が開封された開封領域６８、○で表されているものが半田ボール５８である。
【００１２】
前述のように、パッケージ裏面側からの部分的な開封状態の場合、ＦＩＢ観察画像（もしくは、光学像）からは、位置合わせに利用可能な特徴図形の情報量について限界、制約がある。正確には、数〜数十μｍ程度の厚さまでシリコン基板裏面を薄く研磨（鏡面仕上げ）することによって、ＦＩＢ観察画像上でＬＳＩチップ５２ａの下地パターン（例えば、トランジスタのアクティブ領域やＮウェルの形状など）の観察が可能となる。
【００１３】
しかしながら、パッケージ裏面側からの部分的な開封状態の場合、例えば図９に示すように、位置合わせに利用可能な特徴図形が、開封された領域内のＮウェルパターン内に無い場合もある。また、微細かつ膨大な数（例えば、数十万〜数百万トランジスタ）のアクティブ領域パターンに頼って、ＦＩＢ観察画像とレイアウト図との間の位置合わせ作業を行うことには限界がある。
【００１４】
ここで、図９の例は、パッケージ裏面側から開封されたＬＳＩチップのＮウェルの状態を表す。図中、斜線部がＮウェル７０の領域であり、白抜き部分はシリコン基板７２の領域である。Ｎウェル７０の領域には、実際には、多数の構成素子（インバータ、フリップフロップなど）が図中左右方向に並べて配置されているが、各々の構成素子は、その構成が微細で数も膨大であるため、特徴図形として利用することは難しい。
【００１５】
つまり、パッケージ裏面側からの部分的な開封状態の場合、レイアウト図のみに頼っての位置合わせ作業には限界がある。位置合わせ作業に支障が出れば、当然、実際のＦＩＢ観察画像内で正確な処理対象箇所の特定ができない。
【００１６】
ここで、本発明に関わる先行技術文献としては、例えば特許文献１などがある。
【００１７】
同文献１には、例えばイオン源から引き出したイオンビームを移動機構上に載置されたターゲット上に集束して照射しその照射位置を２次元的に走査するイオンビーム照射機構と、上記イオンビームの照射によりターゲット上から発生した２次粒子検出機構とからなるイオンビーム照射装置において、上記２次粒子像と、該２次粒子像では不足な情報を含んだ異種画像とを重合する重合機構を付設したものが開示されている。
【００１８】
【特許文献１】特開昭６１−２４１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明の目的は、前記従来技術に基づく問題点を解消し、パッケージ裏面側からの部分的な開封状態の場合でも、ＦＩＢ観察画像とレイアウト図との間の位置合わせを正確に行うことができるＦＩＢ加工時の位置合わせ方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明は、複数の半導体チップが積層されてボールグリッドアレイ型の半導体パッケージにパッケージングされた半導体集積回路に対し、ＦＩＢ加工装置を用いて、最下層に配置された半導体チップをＦＩＢ加工するに際し、
前記最下層の半導体チップのレイアウト図および前記半導体パッケージの裏面側の半田ボールの配置図が同一縮尺で合成された合成図を作成し、
前記最下層の半導体チップの４隅のうちの３隅に対応する、前記合成図の半田ボールの３隅の配置図に基づいて、前記半導体パッケージの裏面側のＦＩＢ観察画像と前記合成図とを重ね合わせることによって、前記最下層の半導体チップのＦＩＢ観察画像と前記最下層の半導体チップのレイアウト図との位置合わせを行うことを特徴とするＦＩＢ加工時の位置合わせ方法を提供する。
【００２１】
ここで、前記合成図は座標情報を持ち、かつ、前記最下層の半導体チップのレイアウト図および前記半導体パッケージの半田ボールの配置図は共通の基準となる原点を持つことが好ましい。
【００２２】
また、前記原点を基準とする前記ＦＩＢ加工の処理対象箇所の座標情報に基づいて、前記ＦＩＢ加工を行うイオンビームを前記処理対象箇所へ移動させることが好ましい。
【発明の効果】
【００２３】
本発明によれば、マルチチップモジュールにおいて、最下層のＬＳＩチップの開封領域に特徴図形が全くない場合や、その情報量が少ない場合でも、合成図の半田ボールの配置図に基づいて、最下層のＬＳＩチップのＦＩＢ観察画像とそのレイアウト図との位置合わせを正確に行うことができる。また、原点を基準とするＦＩＢ加工の処理対象箇所の座標情報に基づいて、ＦＩＢ加工を行うイオンビームを処理対象箇所へ移動させることができる。
【発明を実施するための最良の形態】
【００２４】
以下に、添付の図面に示す好適実施形態に基づいて、本発明のＦＩＢ加工時の位置合わせ方法を詳細に説明する。
【００２５】
本発明は、複数のＬＳＩチップが積層されてＢＧＡ型の半導体パッケージにパッケージングされた半導体集積回路（マルチチップモジュール）に対し、ＦＩＢ加工装置を用いて、最下層に配置されたＬＳＩチップをパッケージの裏面側からＦＩＢ加工する場合に、最下層のＬＳＩチップのＦＩＢ観察画像とそのレイアウト図との位置合わせを正確に行うためのものである。
【００２６】
より具体的に述べると、本発明では、最下層のＬＳＩチップのレイアウト図およびＢＧＡ型のパッケージの裏面側の半田ボールの配置図が同一縮尺で合成された合成図（合成データ）を作成する。そして、最下層のＬＳＩチップの４隅のうちの３隅に対応する、合成図の半田ボールの３隅の配置図に基づいて、パッケージの裏面側のＦＩＢ観察画像と合成図とを重ね合わせる。
【００２７】
これによって、最下層のＬＳＩチップの開封領域に特徴図形が全くない場合や、その情報量が少ない場合でも、前述のように、最下層のＬＳＩチップのＦＩＢ観察画像とそのレイアウト図との位置合わせを正確に行うことができる。
【００２８】
また、合成図が座標情報を持ち、かつ、最下層のＬＳＩチップのレイアウト図およびパッケージの半田ボールの配置図が共通の基準となる原点を持つように設定する。原点は、何ら限定されないが、例えばＬＳＩチップのほぼ中央部に設定することができる。これによって、原点を基準とするＦＩＢ加工の処理対象箇所の座標情報に基づいて、ＦＩＢ加工を行うイオンビームを処理対象箇所へ移動させることができる。
【００２９】
なお、本発明は、ＢＧＡ型の半導体パッケージにパッケージングされたＬＳＩに対し、ＦＩＢ加工装置を用いて、最下層に配置されたＬＳＩチップをパッケージの裏面側からＦＩＢ加工する場合に適用可能な技術である。この場合、最下層のＬＳＩチップの裏面全面を露出させることができる場合もあるし、その一部だけしか露出させることができない場合もある。
【００３０】
本発明は、最下層のＬＳＩチップの裏面全面を露出させることができる場合も、その一部だけしか露出させることができない場合のどちらにも適用可能である。なお、最下層のＬＳＩチップの裏面全面を露出させることができる場合、従来技術のみを適用して位置合わせを行うことも可能であるし、本発明と従来技術とを組み合わせて適用して位置合わせを行うことも可能である。
【００３１】
以下、本発明のＦＩＢ加工時の位置合わせ方法について具体的に説明する。
【００３２】
ステップＳ１として、処理対象試料の最下層のＬＳＩチップがパッケージングされたＢＧＡ型のパッケージの裏面側から、開封可能なパッケージ基板の領域をあらかじめ掘削機で開封し、その開封領域のＬＳＩ内部に配置されているＬＳＩチップのシリコン基板裏面の一部ないしは全面を露出させる。また、ステップＳ３でＦＩＢ加工が可能な厚さ（約５０μｍ程度の厚さ）まで、シリコン基板裏面の露出部を引き続き研磨機で研磨して薄くする。
【００３３】
なお、研磨機によるＬＳＩチップのシリコン基板裏面の研磨作業は公知であり、本発明においても各種手法が利用可能である。研磨作業は、本発明の本質部分ではないので、ここでは、その詳細説明は省略する。
【００３４】
続いて、ステップＳ２として、図１に示すように、ステップＳ１で準備した試料のＬＳＩ（試料の最下層のＬＳＩチップを含む複数のＬＳＩチップがパッケージングされたパッケージ）を試料ホルダー（ロードモジュールともいう）１０にセット（固定）する。
【００３５】
ここで、試料ホルダー１０は、基板１２と、中空枠１４と、試料ステージ１６と、スプリング１８と、遮光マスク２０と、留め金２２とによって構成されている。四角形状の基板１２の上に、四角形状の所定高さの中空枠１４が配置されている。また、中空枠１４内部の基板１２中央部上にスプリング１８が配置され、中空枠１４内部のスプリング１８の上に試料ステージ１６が配置されている。
【００３６】
試料のＬＳＩ２４は、そのパッケージの裏面を上向きにして試料ステージ１６の中央部に配置され、その開封領域および周辺の半田ボールを除く領域が、金属製の遮光マスク２０の蓋で覆われ、遮光マスク２０が留め金２２によって図中上側から押さえられる。つまり、試料のＬＳＩ２４は、下側からスプリング１８で試料ステージ１６によって上向きに持ち上げられ、上側から遮光マスク２０によって下向きに押さえられることで試料ホルダー１０に固定される。
【００３７】
図２に示すように、遮光マスク２０の中央部には正方形の開孔部２６が設けられている。開孔部２６のサイズは、試料のＬＳＩ２４の開封領域２８とその周辺に（その周囲を囲むように）配置されている半田ボール３０が確認できる大きさである必要がある。従って、各種サイズの開孔部２６を持つ遮光マスク２０があらかじめ用意されている。遮光マスク２０は、試料のＬＳＩ２４の開封領域２８とその周辺の半田ボール３０に応じて適切なものを適宜選択して使用する。
【００３８】
ここで、図２の例は、試料のＬＳＩ２４の開封領域２８とその周辺の半田ボール３０を除く領域が、遮光マスク２０で覆われている状態を表す。実際には、試料のＬＳＩ２４は遮光マスク２０で覆われ、その開孔部２６の領域内の様子しか見ることが出来ないはずである。しかし、ここでは、理解を容易にする目的から、遮光マスク２０で覆われている領域に斜線を付して、その下にある試料のＬＳＩ２４の様子が分かるように作図してある。
【００３９】
続いて、ステップＳ３として、ステップＳ２で準備した試料ホルダー１０をＦＩＢ加工装置内に配置する。そして、ＦＩＢ加工を行うイオンビーム系を２次元的に移動させながら、遮光マスク２０の開孔部２６から露出している試料のＬＳＩ２４の最下層のＬＳＩチップの開封領域２８にイオンビームを照射する。これによって得られるＦＩＢ観察画像が、実際のＦＩＢ加工時の位置合わせのためのデータとして使用される。
【００４０】
ここでの位置合わせの際には、試料のＬＳＩ２４の最下層のＬＳＩチップの表面全面が開封できない場合、実際のパッケージの半田ボールの位置と合成図における半田ボールの配置図を利用する。具体的には、図２において、遮光マスク２０の開孔部２６領域内の半田ボール３０の位置（ＦＩＢ観察画像で観察可能な半田ボールの位置）に着目し、ＦＩＢ観察画像と合成図との間で同一縮尺で位置合わせを行う。
【００４１】
ここで、図３は、上述する合成図を表す。図中、中央部の四角の領域が、試料のＬＳＩ２４の最下層のＬＳＩチップが配置されている領域である。なお、合成図では、試料のＬＳＩ２４の開封領域２８は不要である。図３では、分かりづらいかもしれないが、合成図では、最下層のＬＳＩチップのレイアウト図と、パッケージの裏面側の半田ボールの配置図が同一縮尺で合成されている。
【００４２】
この時、試料のＬＳＩ２４の４隅のうちの３隅に対応する合成図の半田ボールの３隅の配置図（図２の○で囲まれた半田ボールを参照）に基づいて、パッケージの裏面側のＦＩＢ観察画像と合成図とを重ね合わせることによって、試料のＬＳＩ２４の最下層のＬＳＩチップのＦＩＢ観察画像とそのレイアウト図との位置合わせを行う。半田ボールの３隅の配置図を使用することで位置合わせを正確に行うことができる。
【００４３】
半田ボールの配置図を利用した位置合わせによって、ＦＩＢ観察画像と合成図とリンクが確立できる。そのため、試料のＬＳＩの開封領域内での任意の処理対象箇所の特定、処理対象箇所間への移動も可能となる。処理対象箇所への移動は、合成図が持つ座標情報と、試料のＬＳＩの最下層のＬＳＩチップのレイアウト図およびパッケージの半田ボールの配置図が持つ共通の基準となる原点を利用することによって可能となる。
【００４４】
ＦＩＢ観察画像と合成図とで位置も縮尺もリンクされているため、合成図上で座標情報（ＸＹ座標）を指定すると、ＦＩＢ観察画像も同期して同一の処理対象箇所に移動することができる（ＣＡＤナビゲーション）。
【００４５】
続いて、ステップＳ４として、処理対象箇所のＦＩＢ加工を行う。上記の通り、ＦＩＢ観察画像と合成図とのリンクが確立された後、原点を基準とするＦＩＢ加工の処理対象箇所の座標情報に基づいて、ＦＩＢ加工を行うイオンビームを処理対象箇所へ移動させる。そして、イオンビームを用いて処理対象箇所を含む２００〜３００μｍ角の領域についてシリコン基板を更に厚さ数μｍ程度まで削り込む（トレンチ加工）。
【００４６】
トランジスタの下地パターン（例えば、ウェルやアクティブ領域など）がシリコン基板裏面側から透けて見える程度まで掘り進めたら、トレンチ加工を停止する。その後、トレンチ溝の底部において、リンク状態にある合成図上の下地パターンやメタル１配線等の図形を利用し、例えば３箇所の試し堀りを実施して正確な位置合わせを行った後、処理対象箇所に対して最終的なＦＩＢ加工を実施する。
【００４７】
上記のように、本発明によれば、マルチチップモジュールにおいて、最下層のＬＳＩチップの開封領域に特徴図形が全くない場合や、その情報量が少ない場合でも、合成図の半田ボールの配置図に基づいて、最下層のＬＳＩチップのＦＩＢ観察画像とそのレイアウト図との位置合わせを正確に行うことができる。また、原点を基準とするＦＩＢ加工の処理対象箇所の座標情報に基づいて、ＦＩＢ加工を行うイオンビームを処理対象箇所へ移動させることができる。
【００４８】
なお、パッケージとＬＳＩチップとの間の配置位置ずれや、パッケージと半田ボールとの間の配置位置ずれが存在する可能性がある。この場合、最下層のＬＳＩチップのＦＩＢ観察画像とそのレイアウト図との間を正確に位置合わせすることは難しい。しかし、この場合でも、上記のように、処理対象箇所の周辺を３箇所程度試し堀りすることによって、ＦＩＢ加工装置内で両者の間の位置ずれを補正することができる。
【００４９】
また、上記実施形態では、２つのＬＳＩチップが積層されたマルチチップモジュールを例示して説明したが、本発明は、３つ以上のＬＳＩチップが積層されたものにも適用可能である。また、最下層のＬＳＩチップのコーナー部分を露出させることができる場合、合成図の半田ボールの配置図に加えて、そのコーナー部分を特徴図形として利用することも可能である。
【００５０】
本発明は、基本的に以上のようなものである。
以上、本発明のＦＩＢ加工時の位置合わせ方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００５１】
【図１】試料ホルダーの構成を表す概略図である。
【図２】遮光マスクによって試料のＬＳＩが覆われている様子を表す概略図である。
【図３】最下層の半導体チップのレイアウト図と半導体パッケージの裏面側の半田ボールの配置図とを同一縮尺で合成した合成図を表す概略図である。
【図４】従来のＦＩＢ加工時の様子を表す側面図である。
【図５】（ａ）は半導体チップの表面の平面図、（ｂ）は、同図（ａ）の半導体チップのコーナーパッド部分のＦＩＢ観察画像の拡大図、（ｃ）は、同図（ｂ）のＦＩＢ観察画像に対応するレイアウト図の拡大図である。
【図６】マルチチップモジュールの構成を表す側面図である。
【図７】マルチチップモジュールにおいて、その裏面側から開封する様子を表す側面図である。
【図８】図７に示すマルチチップモジュールにおいて、開封後の様子を表す平面図である。
【図９】半導体チップの裏面側から見たＮウェルの様子を表す概念図である。
【符号の説明】
【００５２】
１０  試料ホルダー
１２  基板
１４  中空枠
１６  試料ステージ
１８  スプリング
２０  遮光マスク
２２  留め金
２４  試料のＬＳＩ
２６  開孔部
２８、６８  開封領域
３０、５８  半田ボール
５０、６２  ＬＳＩ
５２、５２ａ、５２ｂ  ＬＳＩチップ
５４  半導体パッケージ
５６  パッケージ基板
６０  ボンディングワイヤ
６４  スペーサ
６６  配線パターン
７０  Ｎウェル
７２  シリコン基板
【図１】
2008023560.tif 000003
【図２】
2008023560.tif 000004
【図３】
2008023560.tif 000005
【図４】
2008023560.tif 000006
【図５】
2008023560.tif 000007
【図６】
2008023560.tif 000008
【図７】
2008023560.tif 000009
【図８】
2008023560.tif 000010
【図９】
2008023560.tif 000011