(57)【要約】【課題】接続信頼性の向上を実現することができるＰｏＰ構造のマルチチップモジュールを提供する。【解決手段】第１の半導体素子７が第１の配線基板８に搭載されて樹脂封止された第１の半導体パッケージ２と、第２の半導体素子１１が第２の配線基板１２に搭載されて樹脂封止されて第２の半導体パッケージ３がはんだ材６で接合された半導体パッケージ１において、第１の配線基板及び第２の配線基板の端部に凹部を形成すると共に、凹部の側面及び底面を銅めっきで被覆して第１の銅製パッド２０及び第２の銅製パッド２３を構成し、第１の銅製パッドと第２の銅製パッドがはんだ材で接合されている。【選択図】図１
2008294133.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が搭載される基板において、
端部に有底の凹部が形成されると共に、該凹部の側面及び底面が金属材料で被覆され、若しくは、前記凹部が金属材料で充填された
ことを特徴とする基板。
【請求項２】
複数の基板が一体的に形成された集合基板の分離線上に有底の凹部を形成する工程と、
該凹部の側面及び底面を金属材料で被覆する、若しくは、前記凹部を金属材料で充填する工程と、
前記分離線に沿って前記集合基板を分離する工程とを備える
基板の製造方法。
【請求項３】
基板と、
該基板に搭載された半導体素子と、
該半導体素子を封止する封止材料とを備える半導体パッケージにおいて、
前記基板の端部に有底の凹部が形成されると共に、該凹部の側面及び底面が金属材料で被覆され、若しくは、前記凹部が金属材料で充填された
ことを特徴とする半導体パッケージ。
【請求項４】
前記凹部の側面及び底面を被覆する金属材料若しくは前記凹部に充填された金属材料が、前記半導体素子と電気的に接続されている
ことを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
第１の半導体素子が搭載された第１の基板と、
第２の半導体素子が搭載された第２の基板と、
前記第１の基板に形成された第１の金属パッドと、
前記第２の基板に形成された第２の金属パッドと、
前記第１の金属パッドと前記第２の金属パッドを接合する接合部材とを備える半導体パッケージにおいて、
前記第１の基板の端部に有底の第１の凹部が形成されると共に、
前記第１の金属パッドは、前記第１の凹部の側面及び底面が金属材料で被覆されて構成され、若しくは、前記第１の凹部が金属材料で充填されて構成された
ことを特徴とする半導体パッケージ。
【請求項６】
前記第２の基板の端部に有底の第２の凹部が形成されると共に、
前記第２の金属パッドは、前記第２の凹部の側面及び底面が金属材料で被覆されて構成され、若しくは、前記第２の凹部が金属材料で充填されて構成された
ことを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記第１の金属パッドが前記第１の半導体素子と電気的に接続され、
前記第２の金属パッドが前記第２の半導体素子と電気的に接続された
ことを特徴とする請求項５に記載の半導体パッケージ。
【請求項８】
複数の基板が一体的に形成された集合基板の分離線上に有底の凹部を形成する工程と、
該凹部の側面及び底面を金属材料で被覆する、若しくは、前記凹部を金属材料で充填する工程と、
前記集合基板の各基板に半導体素子を搭載する工程と、
該半導体素子を封止する工程と、
前記分離線に沿って前記集合基板を分離する工程とを備える
半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板及びその製造方法、並びに半導体パッケージ及びその製造方法に関する。詳しくは、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）構造を採るマルチチップモジュールに用いて好適な基板及びその製造方法、並びにＰｏＰ構造を採るマルチチップモジュールに用いて好適な半導体パッケージ及びその製造方法に係るものである。
【背景技術】
【０００２】
近年の各種電荷製品の小型化、薄型化、高機能化に伴い、その内部に使用される半導体パッケージにも高密度実装が要求されるようになり、独立した複数の半導体パッケージを積層して各半導体パッケージを電気的に接続することで多様な機能を実現するＰｏＰ構造のマルチチップモジュール（ＭＣＭ）が提案されている（例えば、特許文献１参照。）。
【０００３】
以下、図面を参酌しながら従来のＰｏＰ構造のマルチチップモジュールについて説明を行なう。
図９は従来のＰｏＰ構造のマルチチップモジュールである半導体パッケージを説明するための模式的な図であり、ここで示す従来の半導体パッケージ１０１は、第１の半導体パッケージ１０２及び第２の半導体パッケージ１０３から構成されており、第１の半導体パッケージに設けられた第１の外部端子１０４と第２の半導体パッケージに設けられた第２の外部端子（１）１０５とがはんだ材１０６によって接続されることによって、第１の半導体パッケージと第２の半導体パッケージとが電気的に接続されている。
【０００４】
ここで、第１の半導体パッケージは、第１の半導体素子１０７が第１の配線基板１０８表面に形成されたソルダーレジスト上にダイアタッチ材（図示せず）を介して接着されており、第１の半導体素子上の電極（図示せず）はＡｕワイヤー１０９で第１の配線基板の第１の半導体素子搭載側表面に形成されたＡｕパッド（図示せず）と接続されている。また、第１の配線基板の第１の半導体素子搭載側表面に形成されたＡｕパッドは、第１の配線基板の配線パターンと接続されており、第１の配線基板の配線パターンは第１の半導体パッケージの第１の半導体素子の搭載側とは反対側に設けられた第１の外部端子１０４と接続されている。なお、第１の半導体素子はモールド樹脂１１０によって完全に封止されている。
【０００５】
また、第２の半導体パッケージは、第２の半導体素子１１１が第２の配線基板１１２表面に形成されたソルダーレジスト上にダイアタッチ材（図示せず）を介して接着されており、第２の半導体素子上の電極（図示せず）はＡｕワイヤー１１３で第２の配線基板の第２の半導体素子搭載側表面に形成されたＡｕパッド（図示せず）と接続されている。また、第２の配線基板の第２の半導体素子搭載側表面に形成されたＡｕパッドは、第２の配線基板の配線パターンと接続されており、第２の配線基板の配線パターンは第２の半導体パッケージの第２の半導体素子の搭載側に設けられた第２の外部端子（１）１０５及び第２の半導体パッケージの第２の半導体素子の搭載側とは反対側に設けられたマザー基板（図示せず）接続用の第２の外部端子（２）１１４と接続されている。なお、第２の半導体素子はモールド樹脂１１５によって完全に封止されている。
【０００６】
【特許文献１】特開２００６−２５３５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記した様な、ＰｏＰ構造のマルチチップモジュールではそれぞれ独立した半導体パッケージの品質を確認した後にマルチチップモジュール化することができるために、組立歩留り等の観点からも利点があるものの、独立した半導体パッケージ同士をリフロー処理（はんだ実装）により接続するために、常温環境と高温環境における半導体パッケージの熱反り挙動の違いに起因してはんだ接続部の接続信頼性の低下が懸念される。
【０００８】
例えば、リフロー処理前の状態（常温環境）では第１の半導体パッケージが凹状に反ると共に第２の半導体パッケージが凸状に反った状態から（図１０（ａ）参照。）、リフロー処理時の状態（高温環境）では第１の半導体パッケージが凸状に反ると共に第２の半導体パッケージが凹状に反った状態となり（図１０（ｂ）参照。）、リフロー処理後の状態（常温環境）では再び第１の半導体パッケージが凹状に反ると共に第２の半導体パッケージが凸状に反る（図１０（ｃ）参照。）といった様に、常温環境と高温環境における半導体パッケージの熱反り挙動が異なるために、ＰｏＰ接続を行っているはんだ部分に大きな応力が発生することとなり、上記した様に、はんだ接続部の接続信頼性の低下が懸念されるのである。
【０００９】
本発明は以上の点に鑑みて創案されたものであって、接合信頼性の向上を実現することができる基板及びその製造方法、並びに、こうした基板を使用して接合信頼性を高めた半導体パッケージ及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明に係る基板は、半導体素子が搭載される基板において、端部に有底の凹部が形成されると共に、該凹部の側面及び底面が金属材料で被覆され、若しくは、前記凹部が金属材料で充填されている。
【００１１】
ここで、端部に有底の凹部が形成されると共に、凹部の側面及び底面が金属材料で被覆され、若しくは、凹部が金属材料で充填されたことによって、凹部の側面及び底面を被覆する金属材料若しくは凹部に充填された金属材料とはんだ等の接合部材との接合強度が向上する。以下、接合強度が向上する点について図面を用いて説明を行なう。
即ち、図１１（ａ）で示す様に、凹部の側面及び底面を被覆した金属材料と接合部材が接合する場合には、金属材料と接合部材とがＸＹ方向のみの平面的な接合（具体的には凹部の底面の接合）のみならず、Ｚ方向での接合（具体的には凹部の側面での接合）をも実現するために、上記の様に、接合強度が向上するのである。また、図１１（ｂ）で示す様に、凹部に充填された金属材料と接合部材とが接合する場合にも、金属材料と接合部材とがＸＹ方向のみの平面的な接合（具体的には凹部を充填した金属材料の上面での接合）のみならず、Ｚ方向での接合（具体的には凹部を充填した金属材料の側面での接合）をも実現するために、上記の様に、接合強度が向上するのである。
【００１２】
また、上記の目的を達成するために、本発明に係る基板の製造方法は、複数の基板が一体的に形成された集合基板の分離線上に有底の凹部を形成する工程と、該凹部の側面及び底面を金属材料で被覆する、若しくは、前記凹部を金属材料で充填する工程と、前記分離線に沿って前記集合基板を分離する工程とを備える。
【００１３】
ここで、複数の基板が一体的に形成された集合基板の分離線上に有底の凹部を形成し、凹部の側面及び底面を金属材料で被覆した後に、分離線に沿って集合基板を分離することによって、端部に有底の凹部が形成されると共に、凹部の側面及び底面が金属材料で被覆された基板を得ることができる。即ち、はんだ等の接合部材との接合強度の向上を実現することができる基板を得ることができる。
また、複数の基板が設けられた集合基板の分離線上に有底の凹部を形成し、凹部を金属材料で充填した後に、分離線に沿って集合基板を分離することによって、端部に有底の凹部が形成されると共に、凹部が金属材料で充填された基板を得ることができる。即ち、はんだ等の接合部材との接合強度の向上を実現することができる基板を得ることができる。
【００１４】
また、上記の目的を達成するために、本発明に係る半導体パッケージは、基板と、該基板に搭載された半導体素子と、該半導体素子を封止する封止材料とを備える半導体パッケージにおいて、前記基板の端部に有底の凹部が形成されると共に、該凹部の側面及び底面が金属材料で被覆され、若しくは、前記凹部が金属材料で充填されている。
【００１５】
ここで、端部に有底の凹部が形成されると共に、凹部の側面及び底面が金属材料で被覆され、若しくは、凹部が金属材料で充填されたことによって、凹部の側面及び底面を被覆する金属材料若しくは凹部に充填された金属材料とはんだ等の接合部材との接合強度が向上する。
【００１６】
また、本発明に係る半導体パッケージは、第１の半導体素子が搭載された第１の基板と、第２の半導体素子が搭載された第２の基板と、前記第１の基板に形成された第１の金属パッドと、前記第２の基板に形成された第２の金属パッドと、前記第１の金属パッドと前記第２の金属パッドを接合する接合部材とを備える半導体パッケージにおいて、前記第１の基板の端部に有底の第１の凹部が形成されると共に、前記第１の金属パッドは、前記第１の凹部の側面及び底面が金属材料で被覆されて構成され、若しくは、前記第１の凹部が金属材料で充填されて構成されている。
【００１７】
ここで、第１の基板の端部に有底の第１の凹部が形成されると共に、第１の金属パッドが、第１の凹部の側面及び底面が金属材料で被覆されて構成され、若しくは、第１の凹部が金属材料で充填されて構成されたことによって、第１の金属パッドとはんだ等の接合部材との接合強度が向上する。
【００１８】
なお、第１の基板と同様に、第２の基板の端部に有底の第２の凹部が形成されると共に、第２の金属パッドが、第２の凹部の側面及び底面が金属材料で被覆されて構成され、若しくは、第２の凹部が金属材料で充填されて構成されたことによって、第２の金属パッドとはんだ等の接合部材の接合強度が向上する。
【００１９】
また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、複数の基板が一体的に形成された集合基板の分離線上に有底の凹部を形成する工程と、該凹部の側面及び底面を金属材料で被覆する、若しくは、前記凹部を金属材料で充填する工程と、前記集合基板の各基板に半導体素子を搭載する工程と、該半導体素子を封止する工程と、前記分離線に沿って前記集合基板を分離する工程とを備える。
【００２０】
ここで、複数の基板が一体的に形成された集合基板の分離線上に有底の凹部を形成し、凹部の側面及び底面を金属材料で被覆すると共に、集合基板の各基板に半導体素子を搭載し、更に、半導体素子を封止した後に、分離線に沿って集合基板を分離することによって、端部に有底の凹部が形成されると共に、凹部の側面及び底面が金属材料で被覆された基板に半導体素子が搭載され、この半導体素子が封止された半導体パッケージを得ることができる。即ち、はんだ等の接合部材との接合強度の向上を実現することができる半導体パッケージを得ることができる。
また、複数の基板が設けられた集合基板の分離線上に有底の凹部を形成し、凹部を金属材料で充填すると共に、集合基板の各基板に半導体素子を搭載し、更に、半導体素子を封止した後に、分離線に沿って集合基板を分離することによって、端部に有底の凹部が形成されると共に、凹部が金属材料で充填された基板に半導体素子が搭載され、この半導体素子が封止された半導体パッケージを得ることができる。即ち、はんだ等の接合部材との接合強度の向上を実現することができる半導体パッケージを得ることができる。
【発明の効果】
【００２１】
上記した本発明の基板及び本発明の基板の製造方法で得られる基板では、接合部材との接合信頼性を高めることができる。同様に、上記した本発明の半導体パッケージ及び半導体パッケージの製造方法で得られる半導体パッケージでは、接合部材との接合信頼性を高めることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体パッケージの一例であるＰｏＰ構造のマルチチップモジュールを説明するための模式図であり、ここで示す半導体パッケージ１は、第１の半導体パッケージ２及び第２の半導体パッケージ３から構成されており、第１の半導体パッケージに設けられた第１の外部端子４と第２の半導体パッケージに設けられた第２の外部端子（１）５とがはんだ材６によって接続されることによって、第１の半導体パッケージと第２の半導体パッケージとが電気的に接続されている。
【００２３】
ここで、第１の半導体パッケージは、第１の半導体素子７が第１の配線基板８表面に形成されたソルダーレジスト上にダイアタッチ材（図示せず）を介して接着されており、第１の半導体素子上の電極（図示せず）はＡｕワイヤー９で第１の配線基板の第１の半導体素子搭載側表面に形成されたＡｕパッド（図示せず）と接続されている。また、第１の配線基板の第１の半導体素子搭載側表面に形成されたＡｕパッドは、第１の配線基板の配線パターンと接続されており、第１の配線基板の配線パターンは第１の半導体パッケージの第１の半導体素子の搭載側とは反対側に設けられた第１の外部端子４と接続されている。なお、第１の半導体素子はモールド樹脂１０によって完全に封止されている。
【００２４】
更に、第１の外部端子の外側には、即ち、第１の配線基板の端部には、第１の銅製パッド２０が形成されている。ここで、第１の銅製パッドは、第１の配線基板に設けられた半円筒形状の有底の第１の凹部の側面及び底面が銅薄膜で被覆されることによって形成されている。なお、第１の銅製パッドとは第１の金属パッドの一例であり、第１の凹部の側面及び底面を被覆する銅薄膜は、第１の凹部の側面及び底面を被覆する金属材料の一例である。
【００２５】
また、第２の半導体パッケージは、第２の半導体素子１１が第２の配線基板１２表面に形成されたソルダーレジスト上にダイアタッチ材（図示せず）を介して接着されており、第２の半導体素子上の電極（図示せず）はＡｕワイヤー１３で第２の配線基板の第２の半導体素子搭載側表面に形成されたＡｕパッド（図示せず）と接続されている。また、第２の配線基板の第２の半導体素子搭載側表面に形成されたＡｕパッドは、第２の配線基板の配線パターンと接続されており、第２の配線基板の配線パターンは第２の半導体パッケージの第２の半導体素子の搭載側に設けられた第２の外部端子（１）５及び第２の半導体パッケージの第２の半導体素子の搭載側とは反対側に設けられたマザー基板（図示せず）接続用の第２の外部端子（２）１４と接続されている。なお、第２の半導体素子はモールド樹脂１５によって完全に封止されている。
【００２６】
更に、第２の外部端子の外側には、即ち、第２の配線基板の端部には、第２の銅製パッド２３が形成されている。ここで、第２の銅製パッドは、第２の配線基板に設けられた半円筒形状の有底の第２の凹部の側面及び底面が銅薄膜で被覆されることによって形成されている。なお、第２の銅製パッドとは第２の金属パッドの一例であり、第２の凹部の側面及び底面を被覆する銅薄膜は、第２の凹部の側面及び底面を被覆する金属材料の一例である。
【００２７】
上記した第１の銅製パッドと第２の銅製パッドははんだ材６によって接合されている。具体的には、はんだ材が第１の凹部の側面を被覆した銅薄膜と接合すると共に底面を被覆した銅薄膜と接合することによって第１の銅製パッドとはんだ材とが接合されており、同様に、はんだ材が第２の凹部の側面を被覆した銅薄膜と接合すると共に底面を被覆した銅薄膜と接合することによって第２の銅製パッドとはんだ材とが接合されている。
【００２８】
ここで、本実施例では、第１の銅製パッド及び第２の銅製パッドの双方が凹部に銅薄膜を被覆することによって形成されたマルチチップモジュールを例に挙げて説明を行っているが、第１の銅製パッド若しくは第２の銅製パッドのいずれか一方のみが凹部に銅薄膜を被覆することによって形成され、他方は凹部が形成されることなく、第１の外部端子や第２の外部端子と同様に、配線基板表面に平面状に形成しても良い。具体的には、図２（ａ）で示す様に、第１の銅製パッドを第１の配線基板に設けられた半円筒形状の有底の第１の凹部の側面及び底面を銅薄膜で被覆することで形成し、第２の銅製パッドを第２の配線基板上に平面的に形成しても良いし、図２（ｂ）で示す様に、第２の銅製パッドを第２の配線基板に設けられた半円筒形状の有底の第２の凹部の側面及び底面を銅薄膜で被覆することで形成し、第１の銅製パッドを第１の配線基板上に平面的に形成しても良い。
但し、第１の半導体パッケージと第２の半導体パッケージの接合強度を向上させるためには、第１の銅製パッド及び第２の銅製パッドの双方が凹部に銅薄膜を被覆することによって形成された方が好ましい。
【００２９】
また、本実施例では、配線基板の端部に設けられた有底の凹部の側面及び底面を銅薄膜で被覆することによって銅製パッドが形成された場合を例に挙げて説明を行っているが、はんだ材と銅製パッドとの接合強度の向上を図るために、ＸＹ方向のみの平面的な接合のみならず、Ｚ方向での接合をも可能となる銅製パッドの構成であれば充分であり、図３（ａ）で示す様に、配線基板の端部に設けた有底の凹部に銅材料を充填することによって銅製パッドを形成しても良い。なお、凹部に銅材料を充填することによって銅製パッドを形成した場合には、はんだ材が凹部に充填された銅材料の上面及び側面と接合することになる。
【００３０】
また、本実施例では、第１の銅製パッドが第１の配線基板の第１の半導体素子搭載面とは反対側に形成された場合を例に挙げて説明を行っているが、図３（ｂ）で示す様に、第１の銅製パッドが第１の配線基板の第１の半導体素子搭載面側に形成されても良い。
【００３１】
更に、本実施例では、第１の半導体パッケージと第２の半導体パッケージとを電気的に接続するための第１の外部端子や第２の外部端子（１）とは別の端子として、即ち、第１の半導体パッケージと第２の半導体パッケージとを電気的に接続する目的ではなく、第１の半導体パッケージと第２の半導体パッケージを接合するだけの目的で第１の銅製パッド及び第２の銅製パッドが形成された場合を例に挙げて説明を行っているが、必ずしも第１の銅製パッドと第２の銅製パッドが第１の半導体パッケージと第２の半導体パッケージを接合するだけの目的で形成される必要は無く、第１の銅製パッド及び第２の銅製パッドが第１の半導体パッケージと第２の半導体パッケージを電気的に接続する目的として利用されても良いことは勿論である。
【００３２】
具体的には、第１の銅製パッド及び第２の銅製パッドが第１の半導体パッケージと第２の半導体パッケージとを接合するだけの目的で形成される場合には、従来の半導体パッケージ構造における第１の半導体パッケージの第１の外部端子の外側に第１の銅製パッドが形成され、第２の半導体パッケージの第２の外部端子（１）の外側に第２の銅製パッドが形成されることとなるのに対して（図４（ａ）参照。）、第１の銅製パッド及び第２の銅製パッドが第１の半導体パッケージと第２の半導体パッケージを電気的に接続する目的として形成される場合には、従来の半導体パッケージ構造における第１の半導体パッケージの端部に位置する第１の外部端子を第１の銅製パッド構造とし、第２の半導体パッケージの端部に位置する第２の外部端子（１）を第２の銅製パッド構造とすることとなる（図４（ｂ）参照。）。
【００３３】
ここで、半導体パッケージの小型化という観点から考えると、第１の銅製パッド及び第２の銅製パッドが第１の半導体パッケージと第２の半導体パッケージを電気的に接続する機能を担った方が好ましいと考えられるものの、銅製パッドとはんだ材との接合が平面的な接合ではないために、電気的な接続という観点を考慮した場合には、電気的接続信頼性に欠けるとも考えられる。そこで、電気的接続信頼性を重視する場合には、第１の銅製パッド及び第２の銅製パッドには第１の半導体パッケージと第２の半導体パッケージを電気的に接続する機能を担わせない方が良いと考えられる。
【００３４】
以下、上記の様に構成されたマルチチップモジュールの製造方法について説明を行なう。即ち、本発明を適用した半導体パッケージの製造方法について説明を行なう。
なお、以下ではコア層の上下に各々２層のプリプレグ層（ＰＰ層）を積層することによって配線基板が形成された場合を例に挙げて説明を行なう。具体的には、第１のＰＰ層５１、第２のＰＰ層５２、コア層５３、第３のＰＰ層５４、第４のＰＰ層５５の順に積層することによって配線基板が形成された場合を例に挙げて説明を行なう。また、第１の半導体パッケージを製造する工程については符号ａを付し、第２の半導体パッケージを製造する工程については符号ｂを付して説明を行なう。
【００３５】
［１］製造方法−１
（第１の半導体パッケージの製造方法）
本発明を適用した半導体パッケージの製造方法の一例では、先ず、コア層５３ａ、第３のＰＰ層５４ａ及び第４のＰＰ層５５ａの各層の分離線上にドリル加工やレーザ加工によって貫通孔５６ａを形成する（図５（ａ）参照。）。
【００３６】
次に、第１のＰＰ層５１ａ、第２のＰＰ層５２ａ、コア層５３ａ、第３のＰＰ層５４ａ及び第４のＰＰ層５５ａの各層に配線層を形成すると共に、第４のＰＰ層に第１の外部端子（図示せず）を形成する。この際に、コア層、第３のＰＰ層及び第４のＰＰ層に形成した貫通孔内を銅材料６３ａで充填する。なお、銅材料の充填については、コア層、第３のＰＰ層及び第４のＰＰ層に配線層や第１の外部端子を形成するための銅めっき工程と同一工程で行なうことで、工程数を追加することなく、貫通孔内への銅材料の充填が可能となる（図５（ｂ）参照。）。
【００３７】
続いて、第１のＰＰ層、第２のＰＰ層、コア層、第３のＰＰ層及び第４のＰＰ層の順に積層することで、複数の第１の配線基板が一体的に形成された第１の集合配線基板５７ａを得ることができる（図５（ｃ）参照。）。
【００３８】
次に、第１の集合配線基板を反転させた上で、各第１の配線基板にダイアタッチ材（図示せず）を介して第１の半導体素子５８ａを搭載し、各第１の半導体素子上の電極（図示せず）と各第１の配線基板上のＡｕパッド（図示せず）をＡｕワイヤー５９ａで接続するためのワイヤーボンディング処理を行なう。また、汎用のトランスファーモールド技術を用いて第１の半導体素子をモールド樹脂６０ａで樹脂封止することによって、複数の第１の半導体パッケージが一体的に形成された第１の半導体パッケージ集合体６１ａを得ることができる（図５（ｄ）参照。）。
【００３９】
続いて、ダイシング処理によって第１の半導体パッケージ集合体を分離線に沿って個片化することで、端部に第１の銅製パッドが形成された第１の配線基板を備える第１の半導体パッケージ６２ａを得ることができる（図５（ｅ）参照。）。
【００４０】
（第２の半導体パッケージの製造方法）
同様に、コア層５３ｂ、第３のＰＰ層５４ｂ及び第４のＰＰ層５５ｂの各層の分離線上にドリル加工やレーザ加工によって貫通孔５６ｂを形成する（図５（ｆ）参照。）。
【００４１】
次に、第１のＰＰ層５１ｂ、第２のＰＰ層５２ｂ、コア層５３ｂ、第３のＰＰ層５４ｂ及び第４のＰＰ層５５ｂの各層に配線層を形成すると共に、第４のＰＰ層に第２の外部端子（１）（図示せず）、第１のＰＰ層に第２の外部端子（２）（図示せず）を形成する。この際に、コア層、第３のＰＰ層及び第４のＰＰ層に形成した貫通孔内を銅材料６３ｂで充填する。なお、銅材料の充填については、コア層、第３のＰＰ層及び第４のＰＰ層に配線層や第２の外部端子（１）を形成するための銅めっき工程と同一工程で行なうことで、工程数を追加することなく、貫通孔内への銅材料の充填が可能となる（図５（ｇ）参照。）。
【００４２】
続いて、第１のＰＰ層、第２のＰＰ層、コア層、第３のＰＰ層及び第４のＰＰ層の順に積層することで、複数の第２の配線基板が一体的に形成された第２の集合配線基板５７ｂを得ることができる（図５（ｈ）参照。）。
【００４３】
次に、各第２の配線基板にダイアタッチ材（図示せず）を介して第２の半導体素子５８ｂを搭載し、各第２の半導体素子上の電極（図示せず）と各第２の配線基板上のＡｕパッド（図示せず）をＡｕワイヤー５９ｂで接続するためのワイヤーボンディング処理を行なう。また、汎用のトランスファーモールド技術を用いて第２の半導体素子をモールド樹脂６０ｂで樹脂封止することによって、複数の第２の半導体パッケージが一体的に形成された第２の半導体パッケージ集合体６１ｂを得ることができる（図５（ｉ）参照。）。
【００４４】
続いて、ダイシング処理によって第２の半導体パッケージ集合体を分離線に沿って個片化することで、端部に第２の銅製パッドが形成された第２の配線基板を備える第２の半導体パッケージ６２ｂを得ることができる（図５（ｊ）参照。）。
【００４５】
（第１の半導体パッケージと第２の半導体パッケージの接合方法）
その後、リフロー処理によって、第１の外部端子と第２の外部端子（１）とをはんだ接続により電気的に接続すると共に、第１の銅製パッドと第２の銅製パッドとをはんだ接合により接合することによって、ＰｏＰ構造のマルチチップモジュールを得ることができる（図３（ａ）参照。）。
【００４６】
［２］製造方法−２
（第１の半導体パッケージの製造方法）
本発明を適用した半導体パッケージの製造方法の他の一例では、先ず、第１のＰＰ層５１ａ、第２のＰＰ層５２ａ、コア層５３ａ、第３のＰＰ層５４ａ及び第４のＰＰ層５５ａの各層に配線層を形成する（図６（ａ）参照。）。
【００４７】
次に、第１のＰＰ層、第２のＰＰ層、コア層、第３のＰＰ層及び第４のＰＰ層の順に積層した後に、第３のＰＰ層及び第４のＰＰ層の分離線上にレーザ加工によって第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔５６ａを形成する（図６（ｂ）参照。）。
【００４８】
続いて、第４のＰＰ層に銅めっき工程により第１の外部端子（図示せず）を形成する。この際に、第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔の表面を銅めっき６４ａで被覆することで、複数の第１の配線基板が一体的に形成された第１の集合配線基板５７ａを得ることができる（図６（ｃ）参照。）。
【００４９】
次に、第１の集合配線基板を反転させた上で、各第１の配線基板にダイアタッチ材（図示せず）を介して第１の半導体素子５８ａを搭載し、各第１の半導体素子上の電極（図示せず）と各第１の配線基板上のＡｕパッド（図示せず）をＡｕワイヤー５９ａで接続するためのワイヤーボンディング処理を行なう。また、汎用のトランスファーモールド技術を用いて第１の半導体素子をモールド樹脂６０ａで樹脂封止することによって、複数の第１の半導体パッケージが一体的に形成された第１の半導体パッケージ集合体６１ａを得ることができる（図６（ｄ）参照。）。
【００５０】
続いて、ダイシング処理によって第１の半導体パッケージ集合体を分離線に沿って個片化することで、端部に第１の銅製パッドが形成された第１の配線基板を備える第１の半導体パッケージ６２ａを得ることができる（図６（ｅ）参照。）。
【００５１】
（第２の半導体パッケージの製造方法）
同様に、第１のＰＰ層５１ｂ、第２のＰＰ層５２ｂ、コア層５３ｂ、第３のＰＰ層５４ｂ及び第４のＰＰ層５５ｂの各層に配線層を形成する。この際に、第１のＰＰ層には第２の外部端子（２）（図示せず）も併せて形成する（図６（ｆ）参照。）。
【００５２】
次に、第１のＰＰ層、第２のＰＰ層、コア層、第３のＰＰ層及び第４のＰＰ層の順に積層した後に、第３のＰＰ層及び第４のＰＰ層の分離線上にレーザ加工によって第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔５６ｂを形成する（図６（ｇ）参照。）。
【００５３】
続いて、第４のＰＰ層に銅めっき工程により第２の外部端子（１）（図示せず）を形成する。この際に、第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔の表面を銅めっき６４ｂで被覆することで、複数の第２の配線基板が一体的に形成された第２の集合配線基板５７ｂを得ることができる（図６（ｈ）参照。）。
【００５４】
次に、各第２の配線基板にダイアタッチ材（図示せず）を介して第２の半導体素子５８ｂを搭載し、各第２の半導体素子上の電極（図示せず）と各第２の配線基板上のＡｕパッド（図示せず）をＡｕワイヤー５９ｂで接続するためのワイヤーボンディング処理を行なう。また、汎用のトランスファーモールド技術を用いて第２の半導体素子をモールド樹脂６０ｂで樹脂封止することによって、複数の第２の半導体パッケージが一体的に形成された第２の半導体パッケージ集合体６１ｂを得ることができる（図６（ｉ）参照。）。
【００５５】
続いて、ダイシング処理によって第２の半導体パッケージ集合体を分離線に沿って個片化することで、端部に第２の銅製パッドが形成された第２の配線基板を備える第２の半導体パッケージ６２ｂを得ることができる（図６（ｊ）参照。）。
【００５６】
（第１の半導体パッケージと第２の半導体パッケージの接合方法）
その後、リフロー処理によって、第１の外部端子と第２の外部端子（１）とをはんだ接続により電気的に接続すると共に、第１の銅製パッドと第２の銅製パッドとをはんだ接合により接合することによって、ＰｏＰ構造のマルチチップモジュールを得ることができる（図１参照。）。
【００５７】
［３］製造方法−３
（第１の半導体パッケージの製造方法）
本発明を適用した半導体パッケージの製造方法の更に他の一例では、先ず、第１のＰＰ層５１ａ、第２のＰＰ層５２ａ、コア層５３ａ、第３のＰＰ層５４ａ及び第４のＰＰ層５５ａの各層に配線層を形成する。なお、配線層を形成するための銅めっき処理において、第２のＰＰ層の分離線上に第１の銅製パッドの形成領域に銅めっき６５ａを併せて形成する。その後、第１のＰＰ層、第２のＰＰ層、コア層、第３のＰＰ層及び第４のＰＰ層の順に積層する（図７（ａ）参照。）。
【００５８】
次に、コア層、第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔５６ａを形成する（図７（ｂ）参照。）。
【００５９】
続いて、第４のＰＰ層に銅めっき処理により第１の外部端子（図示せず）を形成する。この際に、コア層、第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔の表面を銅めっき６６ａで被覆することで、複数の第１の配線基板が一体的に形成された第１の集合配線基板５７ａを得ることができる（図７（ｃ）参照。）。
【００６０】
次に、第１の集合配線基板を反転させた上で、各第１の配線基板にダイアタッチ材（図示せず）を介して第１の半導体素子５８ａを搭載し、各第１の半導体素子上の電極（図示せず）と各第１の配線基板上のＡｕパッド（図示せず）をＡｕワイヤー５９ａで接続するためのワイヤーボンディング処理を行なう。また、汎用のトランスファーモールド技術を用いて第１の半導体素子をモールド樹脂６０ａで樹脂封止することによって、複数の第１の半導体パッケージが一体的に形成された第１の半導体パッケージ集合体６１ａを得ることができる（図７（ｄ）参照。）。
【００６１】
続いて、ダイシング処理によって第１の半導体パッケージ集合体を分離線に沿って個片化することで、端部に第１の銅製パッドが形成された第１の配線基板を備える第１の半導体パッケージ６２ａを得ることができる（図７（ｅ）参照。）。
【００６２】
（第２の半導体パッケージの製造方法）
同様に、第１のＰＰ層５１ｂ、第２のＰＰ層５２ｂ、コア層５３ｂ、第３のＰＰ層５４ｂ及び第４のＰＰ層５５ｂの各層に配線層を形成する。なお、配線層を形成するための銅めっき処理において、第２のＰＰ層の分離線上に第２の銅製パッドの形成領域の銅めっき６５ｂを併せて形成すると共に、第１のＰＰ層に第２の外部端子（２）（図示せず）を形成する。その後、第１のＰＰ層、第２のＰＰ層、コア層、第３のＰＰ層及び第４のＰＰ層の順に積層する（図７（ｆ）参照。）。
【００６３】
次に、コア層、第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔５６ｂを形成する（図７（ｇ）参照。）。
【００６４】
続いて、第４のＰＰ層に銅めっき処理により第２の外部端子（１）（図示せず）を形成する。この際に、コア層、第３のＰＰ層及び第４のＰＰ層を貫通する貫通孔の表面を銅めっき６６ｂで被覆することで、複数の第２の配線基板が一体的に形成された第２の集合配線基板５７ｂを得ることができる（図７（ｈ）参照。）。
【００６５】
次に、各第２の配線基板にダイアタッチ材（図示せず）を介して第２の半導体素子５８ｂを搭載し、各第２の半導体素子上の電極（図示せず）と各第１の配線基板上のＡｕパッド（図示せず）をＡｕワイヤー５９ｂで接続するためのワイヤーボンディング処理を行なう。また、汎用のトランスファーモールド技術を用いて第２の半導体素子をモールド樹脂６０ｂで樹脂封止することによって、複数の第２の半導体パッケージが一体的に形成された第２の半導体パッケージ集合体６１ｂを得ることができる（図７（ｉ）参照。）。
【００６６】
続いて、ダイシング処理によって第２の半導体パッケージ集合体を分離線に沿って個片化することで、端部に第２の銅製パッドが形成された第２の配線基板を備える第２の半導体パッケージ６２ｂを得ることができる（図７（ｊ）参照。）。
【００６７】
（第１の半導体パッケージと第２の半導体パッケージの接合方法）
その後、リフロー処理によって、第１の外部端子と第２の外部端子（２）とをはんだ接続により電気的に接続すると共に、第１の銅製パッドと第２の銅製パッドとをはんだ接合により接合することによって、ＰｏＰ構造のマルチチップモジュールを得ることができる（図１参照。）。
【００６８】
本発明を適用したＰｏＰ構造のマルチチップモジュールでは、第１の銅製パッドとはんだ材との接合及び第２の銅製パッドとはんだ材との接合が二次元的な接合ではなく、三次元的に接合しているために、第１の半導体パッケージと第２の半導体パッケージが強固に接合されており、常温環境と高温環境における半導体パッケージの熱反り挙動が異なることに起因するはんだ接続部の接続性低下を抑制することができる。また、第１の半導体パッケージと第２の半導体パッケージが強固に接合されているために、落下等の衝撃試験に対する耐性が向上する。
【００６９】
また、本発明を適用しＰｏＰ構造のマルチチップモジュールでは、有底の凹部（非貫通孔）に銅薄膜を被覆若しくは銅材料を充填しているために、上記の様に、はんだ材と三次元的な接合が可能となり、接合強度の向上が実現するのである。
即ち、貫通孔の側面に銅薄膜を被覆することで銅製パッドを構成した場合には、銅製パッドとはんだ材との接合が二次元的な接合（貫通孔の側面での接合）となるために、接合強度が充分ではないと考えられる。また、はんだ材がはんだボール等の形式で供給される場合には、供給されるはんだ材の分量が限られており、貫通孔の側面の銅薄膜を被覆することで銅製パッドを構成した場合には、銅製パッドに沿ってはんだ材が引き伸ばされて接合強度が著しく低下する一因にもなる（図８（ａ）参照。）。従って、上記の通り、有底の凹部に銅薄膜を被覆若しくは銅材料を充填することで、接合強度の向上が実現することとなるのである。
【００７０】
更に、有底の凹部（非貫通孔）に銅薄膜を被覆若しくは銅材料を充填しているために、電気的不具合を抑制することができる。
即ち、貫通孔の側面に銅薄膜を被覆することで銅製パッドを構成した場合には、はんだ材が第２の半導体パッケージの実装面（マザーボード側）に回り込むことによって、第２の外部端子（２）と接触したり、マザーボードの配線と接触したりして電気的不具合の発生が懸念される（図８（ｂ）参照。）。これに対して、有底の凹部に銅薄膜を被覆若しくは銅材料を充填した場合には、凹部の形成領域よりも下側にははんだ材が回り込むことが少ないために、上記の様な電気的不具合の発生を抑制することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明を適用した半導体パッケージの一例であるＰｏＰ構造のマルチチップモジュールを説明するための模式図である。
【図２】図１に示すマルチチップモジュールの変形例を説明するための模式図（１）である。
【図３】図１に示すマルチチップモジュールの変形例を説明するための模式図（２）である。
【図４】図１に示すマルチチップモジュールの変形例を説明するための模式図（３）である。
【図５】本発明を適用した半導体パッケージの製造方法の一例を説明するための模式図である。
【図６】本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。
【図７】本発明を適用した半導体パッケージの製造方法の更に他の一例を説明するための模式図である。
【図８】貫通孔の側面に銅薄膜を被覆することで銅製パッドを構成した場合の不具合を説明するための模式図である。
【図９】従来のＰｏＰ構造のマルチチップモジュールである半導体パッケージを説明するための模式的な図である。
【図１０】リフロー処理によるはんだ接続を説明するための模式図である。
【図１１】接合強度の向上を説明するための模式図である。
【符号の説明】
【００７２】
１    半導体パッケージ
２    第１の半導体パッケージ
３    第２の半導体パッケージ
４    第１の外部端子
５    第２の外部端子（１）
６    はんだ材
７    第１の半導体素子
８    第１の配線基板
９    Ａｕワイヤー
１０    モールド樹脂
１１    第２の半導体素子
１２    第２の配線基板
１３    Ａｕワイヤー
１４    第２の外部端子（２）
１５    モールド樹脂
２０    第１の銅製パッド
２３    第２の銅製パッド
５１ａ、５１ｂ    第１のＰＰ層
５２ａ、５２ｂ    第２のＰＰ層
５３ａ、５３ｂ    コア層
５４ａ、５４ｂ    第３のＰＰ層
５５ａ、５５ｂ    第４のＰＰ層
５６ａ、５６ｂ    貫通孔
５７ａ、５７ｂ    第１集合配線基板
５８ａ、５８ｂ    第１の半導体素子
５９ａ、５９ｂ    Ａｕワイヤー
６０ａ、６０ｂ    モールド樹脂
６１ａ、６１ｂ    第１の半導体パッケージ集合体
６２ａ、６２ｂ    第１の半導体パッケージ
６３ａ、６３ｂ    銅材料
６４ａ、６４ｂ    銅めっき
６５ａ、６５ｂ    銅めっき
６６ａ、６６ｂ    銅めっき
【図１】
2008294133.tif 000003
【図２】
2008294133.tif 000004
【図３】
2008294133.tif 000005
【図４】
2008294133.tif 000006
【図５】
2008294133.tif 000007
【図６】
2008294133.tif 000008
【図７】
2008294133.tif 000009
【図８】
2008294133.tif 000010
【図９】
2008294133.tif 000011
【図１０】
2008294133.tif 000012
【図１１】
2008294133.tif 000013