(57)【要約】      （修正有）【課題】部外者による信号傍受によりコードの解読を困難にし、信号を圧縮するレーダ情報の漏洩あるいはレーダの妨害電波等の合成を防止する。【解決手段】コード信号発生回路４は、Ｍ系列符号発生ロジックのシフトレジスタ機能に複数個の初期値を与え、同一コード長で２種類以上の異なるＭ系列符号を生成し、これらを合成して多進の擬似ランダム符号（複合Ｍ系列符号）による変調信号（Ｉ，Ｑ）を出力する。位相変調回路６は、この変調信号を用いてゲート回路５からの送信信号を多相位相変調して出力する。受信側では位相検波回路８が反射信号の位相検波信号（Ｉ，Ｑ）を出力し、送信側の複合Ｍ系列符号にマッチングのとれた相関フィルターを構成するマッチドフィルタ９によりパルス圧縮を行う。従来の単一の初期値だけに依存して得られるランダムコードの種類に比べ、多量の種類の固有コードの使用が可能となる。【選択図】図１
2008256568.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を擬似ランダム符号により位相変調するパルス圧縮レーダ装置であって、同一コード長で互いに異なる２種類以上のＭ系列符号を生成し、異なるＭ系列符号の各ビットを組み合わせ多進の擬似ランダム符号を生成するコード信号発生手段と、生成した多進の擬似ランダム符号に基づいて送信信号を多相に位相変調する位相変調手段と、を備えることを特徴とするパルス圧縮レーダ装置。
【請求項２】
前記コード信号発生手段は、異なる２種類以上のＭ系列符号を生成する２個以上のＭ系列符号発生回路と、前記異なる２種類以上のＭ系列符号の各ビットを組み合わせ多進の擬似ランダム符号を生成する多進符号発生手段と、を備えることを特徴とする請求項１記載のパルス圧縮レーダ装置。
【請求項３】
前記２個以上のＭ系列符号発生回路は異なる初期値を設定することにより前記２種類以上のＭ系列符号を生成することを特徴とする請求項２記載のパルス圧縮レーダ装置。
【請求項４】
前記送信信号による反射信号を受信し、多相の位相変調の位相検波出力を入力する前記多進の擬似ランダム符号にマッチングのとれた相関フィルターを備えることを特徴とする請求項１、２又は３記載のパルス圧縮レーダ装置。
【請求項５】
前記Ｍ系列符号は２種類のＭ系列符号であり、前記位相変調手段は４進の擬似ランダム符号を送信信号の位相を０位相として０、π／４、π／２、３π／４の４相の位相変調とすることを特徴とする請求項１ないし４の何れかの請求項記載のパルス圧縮レーダ装置。
【請求項６】
送信信号を擬似ランダム符号により位相変調するパルス圧縮レーダ装置の位相変調方法であって、同一コード長で互いに異なる２種類以上のＭ系列符号を生成し、異なるＭ系列符号の各ビットの組み合わせにより多進の擬似ランダム符号を生成し、該多進の擬似ランダム符号により前記送信信号を多相に位相変調することを特徴とするパルス圧縮レーダ装置の位相変調方法。
【請求項７】
前記異なる２種類以上のＭ系列符号は、異なる初期値を設定した２個以上のＭ系列符号発生回路により生成することを特徴とする請求項６記載のパルス圧縮レーダ装置の位相変調方法。
【請求項８】
前記送信信号による反射信号に対し、多相の位相変調の位相検波出力を入力する前記多進の擬似ランダム符号にマッチングのとれた相関フィルターによりパルス圧縮を行うことを特徴とする請求項６又は７記載のパルス圧縮レーダ装置の位相変調方法。
【請求項９】
前記Ｍ系列符号は２種類のＭ系列符号であり、前記位相変調は４進の擬似ランダム符号を送信信号の位相を０位相として０、π／４、π／２、３π／４の４相の位相変調とすることを特徴とする請求項６ないし８の何れかの請求項記載のパルス圧縮レーダ装置の位相変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパルス圧縮レーダ装置に関し、特にパルス圧縮に擬似ランダム符号を用いたパルス圧縮レーダ装置及びパルス圧縮レーダ装置の位相変調方法に関する。
【背景技術】
【０００２】
パルス圧縮レーダ装置におけるバイナリーコードを使用したパルス圧縮では圧縮比（コードのビット長）が１３以下ではバーカーコード、それ以上では主にＭ系列符号発生アルゴリズムにより擬似的なランダム２進数を発生させ、それらの２進符号に基づいて送信パルスの２相位相変調を行うものが一般的である。Ｍ系列符号発生ロジックではシフトレジスタが使用され、必要とされるコードのビット長によりレジスタの段数（ｎ）が求められる。
【０００３】
図８はシフトレジスタによるＭ系列符号発生回路を示す図である。同図（ａ）に示すように４段（４ビット）のシフトレジスタによる構成例であり、シフトレジスタと、該シフトレジスタの最終段の出力ｂとその前段の出力ａを入力し、出力ｃを入力段に帰還するＭｏｄ２Ａｄｄｅｒ（モジュロ２加算器）とを備える。Ｍｏｄ２Ａｄｄｅｒは、同図（ｂ）に示す真理値表に示す入出力関係を有する。Ｍｏｄ２Ａｄｄｅｒの入力ａ、ｂに対する出力ｃは２値のモジュロ２加算であることからＥＸ−ＯＲ（排他的論理和）回路の真理値表と同等である。シフトレジスタの各ビットに相当するレジスタ内部に示す「１」、「０」の数字はコードを発生させる前の初期値を示しており、この回路構成で各段のコードをシフトすることにより１５ビットの固有の擬似ランダムバイナリコードが得られる。
【０００４】
図９は図８に示すＭ系列符号発生回路で発生されるバイナリーコードによる２相位相変調波形を示す図である。Ｍ系列符号発生回路が初期値＝１［１０００］（左端がＬＳＢ）の場合に生成される１５ビット長のＭ系列コードは「０００１００１１０１０１１１１」であり、このコードで送信信号を２相位相変調した変調波形（３ビット目以降）を示している。この構成のＭ系列符号発生回路では初期値は１［１０００］〜１５［１１１１］の範囲で任意の数が設定可能であり、それぞれの初期値で固有のコードを発生することが可能であるが、１５を超える種類のコードは存在しない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上のように、従来のパルス圧縮レーダ装置で送信信号に擬似ランダムな位相変調を行う符号系列はバイナリーコードであり、長いビット長のバイナリーコードとしてはＭ系列符号発生アルゴリズムにより擬似的なランダム２進数が利用されている。また、Ｍ系列符号発生ロジックではシフトレジスタが使用され、コードのビット長Ｎとレジスタの段数ｎとの関係はＮ＝（２ｎ−１）であり、生成されるコードはシフトレジスタの初期値で決まる固有のコードであるが、ｎ段のレジスタからは（２ｎ−１）種以上の固有コードは生成できない。
【０００６】
したがって、Ｍ系列符号発生ロジックでは使用できるバイナリーコードのコードの種類に限界があるため、バイナリーコードで２相位相変調を行うパルス圧縮レーダ装置を構成した場合、部外者による信号の傍受により容易にコードが解読され、信号を圧縮するレーダ情報あるいはレーダの妨害電波等の合成が可能となるという問題がある。
【０００７】
本発明の目的は、以上の課題を解決するものであり、より多くのコードの種類の固有コードを利用可能なパルス圧縮レーダ装置を提供することにある。
【０００８】
本発明の目的は、部外者による信号傍受によりコードの解読を困難にし、信号を圧縮するレーダ情報の漏洩あるいはレーダの妨害電波等の合成を防止することを可能とするパルス圧縮レーダ装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のパルス圧縮レーダ装置は、送信信号を擬似ランダム符号により位相変調するパルス圧縮レーダ装置であって、同一の生成多項式等による同一コード長で互いに異なるｍ（ｍ≧２）種類のＭ系列符号を生成し、異なるＭ系列符号の各ビットを組み合わせ多進の擬似ランダム符号を生成するコード信号発生手段（例えば図２の４１、４２）と、生成した多進の擬似ランダム符号に基づいて送信信号を多相に位相変調する位相変調手段（例えば図１の６、図３）と、を備え、前記コード信号発生手段は、異なるｍ種類のＭ系列符号を生成するｍ個のＭ系列符号発生回路（例えば図２の４１）と、前記異なるｍ種類のＭ系列符号の各ビットを組み合わせ多進の擬似ランダム符号を生成する多進符号発生手段（例えば図２の４２）と、を備え、前記ｍ個のＭ系列符号発生回路は異なる初期値を設定することにより前記ｍ種類のＭ系列符号を生成することを特徴とする。更に、前記送信信号による反射信号を受信し、多相の位相変調の位相検波出力を入力する前記多進の擬似ランダム符号にマッチングのとれた相関フィルターを備えることを特徴とする。特に、前記Ｍ系列符号は２種類のＭ系列符号であり、前記位相変調手段は４進の擬似ランダム符号を送信信号の位相を０位相として０、π／４、π／２、３π／４の４相の位相変調とすることを特徴とする。
【００１０】
本発明のパルス圧縮レーダ装置の位相変調方法は、送信信号を擬似ランダム符号により位相変調するパルス圧縮レーダ装置の位相変調方法であって、同一コード長で互いに異なるｍ（ｍ≧２）種類のＭ系列符号を生成し、異なるＭ系列符号の各ビットの組み合わせにより多進の擬似ランダム符号を生成し、該多進の擬似ランダム符号により前記送信信号を多相に位相変調することを特徴とし、前記異なるｍ種類のＭ系列符号は、異なる初期値を設定したｍ個のＭ系列符号発生回路により生成することを特徴とする。また、前記送信信号による反射信号に対し、多相に位相変調の位相検波出力を入力する前記多進の擬似ランダム符号にマッチングのとれた相関フィルターによりパルス圧縮を行うことを特徴とする。特に、前記Ｍ系列符号は２種類のＭ系列符号であり、前記位相変調は４進の擬似ランダム符号を送信信号の位相を０位相として０、π／４、π／２、３π／４の４相の位相変調とすることを特徴とする。
【００１１】
具体的には、本発明はＭ系列符号の発生により成出されるバイナリーコードにより位相変調を行うパルス圧縮レーダ装置に係り、（１）同一コード長で２種類以上の異なるＭ系列符号を生成し、これらを合成して多進の擬似ランダム符号（複合Ｍ系列符号）を得る。（２）この符号を用いて送信信号を２値を超える位相角で位相変調する。（３）受信側においては、送信側の複合Ｍ系列符号にマッチングのとれた相関フィルターを使用することでパルス圧縮を実現する。
【００１２】
従来から一般的に使用されているバイナリーコードによるパルス圧縮レーダ装置の送信パルスの位相変調は、単一の初期値だけに依存して得られるランダムコードを使用し、そのコード内のセグメントの符号が「１」の場合、送信信号の搬送波に与える位相シフト量を０度（同相）、「０」の場合、搬送波に与える位相シフト量を１８０度（逆相）とする２値の位相変調となる。
【００１３】
本発明ではＭ系列符号発生ロジックのシフトレジスタ機能に複数個の初期値を与えることで、複数個の固有コードを生成する。さらに、これらの固有コードから固有の多ビットの擬似ランダムコードを合成し、このコードで多値位相変調を行うことで、パルス拡散及びパルス圧縮を行う。多ビットの擬似ランダムコードは前述の複数個の初期値の組み合わせの数だけの種類が存在するため、従来の単一の初期値だけに依存して得られるランダムコードの種類に比べ、多量の種類の固有コードの使用が可能となる。
【発明の効果】
【００１４】
本発明によれば、同一コード長で互いに異なる２種類以上のＭ系列符号を例えば複数の初期値の設定により生成し、その各ビットの組み合わせにより多進の擬似ランダム符号を生成してパルス圧縮レーダ装置の送信信号に多相位相変調を行うものであるから、単一のバイナリーコードの使用に較べて膨大なコードの種類の固有コードをパルス拡散及び圧縮に利用可能である。
【００１５】
また、多進の擬似ランダム符号の利用により、パルス圧縮に使用するマッチドフィルタのパラメータが複雑になりパルス圧縮レーダ装置の秘匿性が向上し、信号を圧縮するレーダ情報の漏洩あるいはレーダの妨害電波等の合成を防止できる。
【００１６】
例えば従来の変調方式では１５対１のパルス圧縮を行うシステムに例をとると、１５種類のコードしか存在せず、コードを知らない部外者は１５種類のコードでパルス圧縮動作を試してみれば正しいコードが判明するが、本発明による変調を行った場合は、１５×１４で２１０種類のコードで試みることが必要となり、解析が極めて困難になる。また、本発明では圧縮比においても１２８倍あるいは２５６倍となり、その差は極めて大きくなり効果が顕著である。
【発明を実施するための最良の形態】
【００１７】
（発明の実施の形態）
本発明の一実施の形態として２種類の固有のバイナリーコード使用した複合Ｍ系列符号によるパルス圧縮レーダ装置及びパルス圧縮レーダ装置の位相変調方法について説明する。
【００１８】
（実施の形態の構成）
図１は本実施の形態のパルス圧縮レーダ装置の構成を示す図である。パルス圧縮レーダ装置のアナログ的な構成を示すブロック図であり、レーダパルスの送信側としてキャリア発生回路１、シンクロナイザー２、ゲート信号発生回路３、ゲート回路５、２つのＭ系列符号に基づき変調信号を発生するコード信号発生回路４及び位相変調回路６、受信側として位相検波回路８、マッチドフィルタ９及び信号検出及び信号処理回路１０と、コード信号発生回路４で生成する２つのＭ系列符号でなるバイナリーコードの初期値と該バイナリーコードに対応するマッチドフィルタ９のパラメータに関する設定を行うパラメータ設定回路１１と、無線周波のレーダパルスを送受する高周波回路７と、から構成される。各部の構成、機能の概要は次のとおりである。
【００１９】
送信側のキャリア発生回路１は送信パルスのキャリア信号を生成して出力し、シンクロナイザー２は前記キャリア信号を分周してタイミング信号を生成しゲート信号発生回路３及びコード信号発生回路４の発生タイミングを制御する。ゲート信号発生回路３は送信パルス幅のゲート信号を出力し、ゲート回路５はゲート信号発生回路３からのゲート信号によりキャリア発生回路１から出力されるキャリア信号をゲートして送信パルスを出力し、位相変調回路６に出力する。コード信号発生回路５は、後述する２系統のＭ系列発生ロジックにより発生したＭ系列符号から４進符号を生成し、該４進符号に基づきＩ，Ｑ信号を生成して位相変調回路６の変調信号として出力する。位相変調回路６は、前記Ｉ，Ｑ信号によりゲート回路５の出力を４相の位相変調を行い、４相位相変調波でなる送信パルスを出力し、高周波回路７のアップコンバータ、増幅器及び方向性結合器等を介してレーダアンテナに送出する。
【００２０】
受信側の位相検波回路８は、レーダアンテナから受信した送信パルスの反射信号（反射パルス）を方向性結合器、増幅器及びダウンコンバータ等を介して入力し、前記キャリア信号による同期検波等により位相検波してＩ，Ｑ信号を出力し、マッチドフィルタ９に出力する。マッチドフィルタ９はＩ，Ｑ信号の圧縮データを出力し、信号検出及び信号処理回路１０は前記圧縮データのピークを検出して目標等の検出、表示等のための信号処理を行う。なお、高周波回路６は送信パルス及び反射パルスをローカル発振回路の出力で周波数変換するミキサ、無線周波信号を増幅する増幅器及びサーキュレータ等で構成される。
【００２１】
次に、本実施の形態のパルス圧縮レーダ装置の主要機能であるコード信号発生回路５、位相変調回路６及びマッチドフィルタ９の構成をそれぞれ説明する。
【００２２】
図２は本実施の形態のコード信号発生回路４の構成例を示す図である。コード信号発生回路４はＭ系列符号発生回路４１、４進符号発生回路４２及びＩ，Ｑ信号発生回路４３により構成される。
【００２３】
Ｍ系列符号発生回路４１はＭ系列発生ロジックとして４段（４ビット）のシフトレジスタＡ、Ｂを使用した２系統の回路構成でなり、本実施の形態では各シフトレジスタＡ、Ｂは、従属接続した４段の記憶段（Ｄ型フリップフロップ機能）と、各シフトレジスタＡ、Ｂの最終段の出力ｂとその前段等の出力ａを入力し、出力ｃを入力段に帰還するＥＸ−ＯＲ（排他的論理和）回路等で構成可能なＭｏｄ２Ａｄｄｅｒ（モジュロ２加算器）とで構成される。
【００２４】
Ｍ系列符号発生回路４１の各シフトレジスタＡ、Ｂの各段に相当するレジスタの表示「１」、「０」の数字はコードを発生させる前の初期値（シフトレジスタＡは初期値：８「０００１」、シフトレジスタＢは初期値：１２「００１１」）を示している。それぞれ同一のＭ系列符号発生ロジックでそれぞれシフトレジスタの各段の信号をクロック信号によりシフトすることにより１５ビットの固有の擬似ランダムバイナリコードが得られる。
【００２５】
４進符号発生回路４２はＭ系列符号発生回路４１のシフトレジスタＡ、Ｂの各最終段の出力をセグメントとして、４進の擬似ランダムコードを生成する。つまり、シフトレジスタＡ、Ｂに２種類の初期値を与えることにより２種類のコードを生成でき、１セグメント当たり２ビット（４進）の擬似ランダムコードを生成して出力する。
【００２６】
Ｉ，Ｑ信号発生回路４３は４進符号化回路４２の出力の２ビットのそれぞれを本実施の形態の位相平面のＩ軸及びＱ軸上、つまり０度、９０度、１８０度、２７０度の何れかに対応させるように４相位相変調するための変調信号（変調波形）に変換する。
【００２７】
図３は本実施の形態の位相変調回路の構成を示す図である。２つの乗算回路６１、６２と各乗算回路の出力を合成するＩ，Ｑ合成回路６３とから構成される。各乗算回路６１、６２は、それぞれゲート回路５から出力されるキャリア信号として直交関係の送信Ｉ信号（ｓｉｎ）と送信Ｑ信号（ｃｏｓ）を入力するとともに、コード信号発生回路４から前記送信Ｉ信号（ｓｉｎ）と送信Ｑ信号（ｃｏｓ）に対し極性を反転するためのバイポーラ信号であるＩ，Ｑ信号を入力しそれぞれを乗算する。Ｉ，Ｑ合成回路６３は乗算出力を合成することにより４相位相変調波が出力される。
【００２８】
図４は本実施の形態のマッチドフィルタ９の構成例を示す図である。マッチドフィルタ９は位相検波回路８からのＩ，Ｑ信号をそれぞれ入力する２つのシフトレジスタであって、各段が複数ビットで構成されたレジスタが使用された１５ビット長シフトレジスタ９１、９２と、該１５ビット長シフトレジスタ９１、９２のそれぞれ各段の出力を入力とする位相機能回路９３ａ、９３ｂ、９３ｃ、…９３ｏと、各位相機能回路９３ａ、９３ｂ、９３ｃ、…９３ｏからの出力を入力し、Ｉ信号に関する圧縮を行い圧縮Ｉデータを出力する加算回路（Ｉ）９４と、Ｑ信号に関する圧縮を行い圧縮Ｑデータを出力する加算回路（Ｑ）９５とで構成される。
【００２９】
（実施の形態の動作）
本実施の形態のパルス圧縮レーダ装置の動作及びその位相変調方法について以下詳細に説明する。本パルス圧縮レーダ装置ではその運用にあたり、コード信号発生回路４とマッチドフィルタ９に対しパラメータ設定部１１からパラメータの設定が行われる。つまり、コード信号発生回路４に対しては生成する２系統のＭ系列符号を決定する各シフトレジスタＡ、Ｂの初期値の入力設定が行われ、マッチドフィルタ９に対しては当該Ｍ系列符号により生成される多進の擬似ランダム符号にマッチングのとれた相関フィルターを構成する設定が行われる。
【００３０】
パラメータの設定後にパルス圧縮レーダ装置が起動されると、送信側の動作としては、シンクロナイザー２は所定周期でレーダパルスを送信するための同期信号をゲート信号発生回路３及びコード信号発生回路４に出力し、前記同期信号の入力毎にゲート信号発生回路３は前記Ｍ系列符号のビット長に相当する時間幅のゲート信号を出力し、コード信号発生回路４はＭ系列符号の生成を行いＩ，Ｑ信号を変調信号として出力する。これによりゲート回路４から前記時間幅のキャリア信号が出力され、前記キャリア信号は位相変調回路６でコード信号発生回路５からの変調信号で位相変調され、高周波回路７でアップコンバートされてレーダアンテナから送信される。
【００３１】
また、受信側の動作としては、レーダアンテナからの送信信号に基づく反射信号等が受信されると高周波回路７でダウンコンバートされて位相検波回路８でキャリア信号により同期検波され、Ｉ，Ｑ信号としてマッチドフィルタ９に出力される。マッチドフィルタ９はＭ系列符号により生成される多進の擬似ランダム符号にマッチングのとれた相関フィルターを構成するように設定されているから、位相変調された送信パルスによる反射信号が受信されるとＩ，Ｑ信号のパルス圧縮データが生成され、反射対象の物標の位置検出、表示等の処理を行う信号検出及び信号処理回路１０に出力される。
【００３２】
そこで、本実施の形態の主要構成であるコード信号発生回路４及びマッチドフィルタ６の動作について説明する。まず、コード信号発生回路４での４進符号の発生、変換等と、位相変調回路６の位相変調形式及び位相変調波形について具体例により説明する。
【００３３】
図５はコード信号発生回路４での４進コードの作成と変調位相との関係を示す図である。図２に示すＭ系列符号発生回路４１の各シフトレジスタに、初期値として「８」と「１２」を与えた場合に発生するそれぞれのＭ系列符号は、図５（ａ）に示すようなコード−１、コード−２となる。４進符号発生回路４２では両コード−１、２の同じセグメントから各２ビットの４進コード１１、０１、００、００、０１、…１１を合成する。
【００３４】
４進コードの２ビットの全ての組み合わせは、「１０」、「１１」、「００」、「０１」であり、本実施の形態では図５（ｂ）に示すように、前記組み合わせをそれぞれ９０度、０度、１８０度、２７０度に対応付けた位相変調形式を採用する。４進コードと変調位相との関係を複素平面に表わした様子は図５（ｃ）に示すとおりである。なお、この位相変調形式は受信側の位相検波にレーダ装置の送信時のキャリア信号が利用可能であり良好な検波特性を実現可能である。
【００３５】
本実施の形態では、かかる位相変調を可能とするためＩ，Ｑ信号発生回路４３において、４進コードと一対一に対応する位相変調の変調信号として、４進コードを０度と１８０度の変調を行うＩ信号の変調信号（波形）及び９０度と２７０度の変調を行うＱ信号の変調信号（波形）に変換する。
【００３６】
図６は２つのコード−１、２とＩ、Ｑ信号の信号波形を示す図である。４進コードの変換後の信号波形（Ｉ，Ｑ信号）は０レベルを含むバイポーラ信号である。図３に示す位相変調回路の乗算回路６１、６２は、それぞれＩ信号の「１」又は「−１」の場合にそれぞれｓｉｎ信号と同相又は逆相の信号を出力し０度又は１８０度の位相変調を行い、Ｑ信号の「１」又は「−１」の場合に同様にｃｏｓ信号を０度又は１８０度の位相変調を行う。また、Ｉ，Ｑ信号のそれぞれの０レベルでは乗算出力は０であるから、Ｉ，Ｑ合成回路６３の出力は図５（ｃ）に示す４相位相変調出力となる。
【００３７】
次に、図４に示す本実施の形態のマッチドフィルタ９の動作について説明する。マッチドフィルタ９は、位相検波回路８から出力されるＩ信号を１５ビット長シフトレジスタ９１に入力し、同Ｑ信号を１５ビット長シフトレジスタ９２に入力する。ここでＩ，Ｑ信号はバイポーラ信号に基づく多レベルの信号であるから５ビット長シフトレジスタ９１、９２の各段のレジスタも複数ビットでなり、２つの１５ビット長シフトレジスタ９１、９２のそれぞれの各段の出力は位相機能回路Ａ９３ａ、Ｂ９３ｂ、Ｃ９３ｃ…Ｏ９３ｏで、Ｉ，Ｑ信号別に位相制御され、その出力はＩ，Ｑ信号別に加算回路（Ｉ）９４及び加算回路（Ｑ）９５で加算され、それぞれ圧縮Ｉデータ、圧縮Ｑデータが合成される。ここで各位相機能回路Ａ９３ａ、Ｂ９３ｂ、Ｃ９３ｃ、…Ｏ９３ｏには、前述のパラメータの設定により位相量に関する４種類の組み合わせが与えられ、それぞれのシフトレジスタ９１、９２の各段に図６に示すＩ，Ｑ信号の入力時に加算回路（Ｉ）９４、（Ｑ）９５から最大の相関値の出力が得られるように構成されることにより、マッチドフィルタ９は前記多進の擬似ランダム符号にマッチングのとれた相関フィルターを構成する。
【００３８】
図７は４進の擬似ランダム符号と該符号に対応するマッチドフィルタ９の出力を示す図である。コード−１、２による４進の擬似ランダム符号に基づいて変調された信号に対する位相検波出力のパルス圧縮後の時間波形を示している。同図に示すように送信信号を変調するコードと対をなす受信側のマッチドフィルタにより受信信号はパルス圧縮される。
【００３９】
（他の実施の形態）
以上の実施の形態においては、パルス拡散及び圧縮に４進の擬似ランダム符号を使用し、キャリア信号の位相（基準位相）に対し位相変調形式を０度、９０度、１８０度、２７０度の４相位相変調とした構成例を示したが、この位相変調形式はキャリア信号の位相に対し４５度、１３５度、２２５度、３１５度の位相変調とすることが可能である。この場合、キャリア信号の位相（０度）とその直交位相（９０度）をＩ，Ｑ軸とする位相変調となり、コード信号発生回路４では４進符号発生回路４２に出力をそのままＩ，Ｑ信号（「１１」４５度、「０１」１３５度、「００」２２５度、「１０」３１５度）として出力するように構成することが可能である。また、この場合のマッチドフィルタ９は、パラメータの設定により４相の位相変調の位相検波出力を入力する前記４進の擬似ランダム符号にマッチングのとれた相関フィルターを構成するだけでパルス圧縮が可能であることは明らかである。
【００４０】
また、前記実施の形態の多進の擬似ランダム符号は、異なるｍ種類（ｍ≧２）のＭ系列符号とすることが可能であり、この場合、コード信号発生回路４では異なるｍ種類のＭ系列符号の各ビットの組み合わせにより２ｍ進の擬似ランダム符号が生成されるように構成され、位相変調回路６では前記２ｍ進の擬似ランダム符号により前記送信信号を２ｍ相に位相変調するように構成される。
【００４１】
以上の実施の形態の構成及び動作に関してアナログ的に説明したが、送信する変調出力の生成及び受信信号の処理は現実にはデジタル処理により行い得ることは明らかである。つまり、図１に示す主な回路ブロック１〜６、８〜１１はデジタル処理により実現可能である。例えばキャリア発生はメモリに格納した波形データ（ｓｉｎ、ｃｏｓデータ）の読み出しにより発生可能であり、ゲート回路５と位相変調回路６等ではＩ（ｓｉｎ）／Ｑ（ｃｏｓ）の２系列のデータ演算で処理され、位相変調回路６ではＩ（ｓｉｎ）データを送信（種）Ｉ信号としＱ（ｃｏｓ）データを送信（種）Ｑ信号として、コード信号発生回路４からの変調信号（Ｉ，Ｑ信号）との乗算により変調データを出力し、Ｉ，Ｑ合成回路６３での合成データ出力に対するＤ／Ａ変換回路を設けて送信（種）信号としてアナログ変調出力に変換して出力する。また、Ｍ系列発生回路のシフトレジスタは遅延機能が実現可能なメモリを使用して実現することが可能であり、本実施の形態は位相検波回路８、マッチドフィルタ８及び信号検出及び処理装置９を含めてＤＳＰ(Digital Signal Processor)により実現することが可能である。
【産業上の利用可能性】
【００４２】
本発明は、レーダ分野、ソーナー分野、距離測定分野、通信分野のパルス圧縮レーダ装置等に適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本実施の形態のパルス圧縮レーダ装置の構成を示す図である。
【図２】本実施の形態のコード信号発生回路４の構成例を示す図である。
【図３】本実施の形態の位相変調回路の構成を示す図である。
【図４】本実施の形態のマッチドフィルタ９の構成例を示す図である。
【図５】コード信号発生回路４での４進コードの作成と変調位相との関係を示す図である。
【図６】２つのコード−１、２とＩ、Ｑ信号の信号波形を示す図である。
【図７】４進の擬似ランダムと該符号に対応するマッチドフィルタ９の出力を示す図である。
【図８】シフトレジスタによるＭ系列符号発生回路を示す図である。
【図９】Ｍ系列符号発生回路で発生されるバイナリーコードによる２相位相変調波形を示す図である。
【符号の説明】
【００４４】
１  キャリア発生回路
２  シンクロナイザー
３  ゲート信号発生回路
４  コード信号発生回路
５  ゲート回路
６  ４相位相変調回路
７  高周波回路
８  位相検波回路
９  マッチドフィルタ
１０  信号検出及び信号処理回路
１１  パラメータ設定回路
４１  Ｍ系列符号発生回路
４２  ４進符号発生回路
４３  ＩＱ信号発生回路
６１、６２  乗算回路
６３  Ｉ，Ｑ合成回路
９１、９２  シフトレジスタ
９３ａ、９３ｂ、９３ｃ、９３ｏ  位相機能回路
９４、９５  加算回路
【図１】
2008256568.tif 000003
【図２】
2008256568.tif 000004
【図３】
2008256568.tif 000005
【図４】
2008256568.tif 000006
【図５】
2008256568.tif 000007
【図６】
2008256568.tif 000008
【図７】
2008256568.tif 000009
【図８】
2008256568.tif 000010
【図９】
2008256568.tif 000011