(57)【要約】【課題】ディザ検出用圧電素子（ディザピックオフ）を不要として組み立ての簡易化を図れるようにし、さらにディザピックオフの故障によりディザ制御が不能になるといった問題を解消する。【解決手段】ジャイロ出力処理部４０とディザ駆動回路３０とを備え、ジャイロ出力処理部４０はディザ駆動信号をＡ／Ｄ変換するＡ／Ｄ変換器４１と、Ａ／Ｄ変換器４１の出力を入力して適応フィルタ演算を行い、ディザ信号を出力する適応フィルタ４３と、ジャイロ出力からディザ信号を減算して補正後ジャイロ出力を出力する減算器４４と、補正後ジャイロ出力とディザ信号を乗算する乗算器４５と、乗算器４５の出力からディザ信号の誤差を推定して適応フィルタ４３のフィルタ係数の更新値を適応フィルタ４３に出力する誤差推定部４６と、ディザ信号をＤ／Ａ変換してディザ検出信号を出力するＤ／Ａ変換器４７とを備える。【選択図】図１
2008309704.tif 000002
【特許請求の範囲】
【請求項１】
ディザ機構を備えたリングレーザジャイロ用の信号処理回路であって、
ディザ振動成分を含むジャイロ出力を処理するジャイロ出力処理部と、
ディザ駆動信号を生成するディザ駆動回路とを備え、
前記ジャイロ出力処理部は、
前記ディザ駆動信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
そのＡ／Ｄ変換器の出力を入力して適応フィルタ演算を行い、ディザ信号を出力する適応フィルタと、
前記ジャイロ出力から前記ディザ信号を減算して補正後ジャイロ出力を出力する減算器と、
前記補正後ジャイロ出力と前記ディザ信号とを乗算する乗算器と、
その乗算器の出力から前記ディザ信号の誤差を推定して、前記適応フィルタのフィルタ係数の更新値を前記適応フィルタに出力する誤差推定部と、
前記ディザ信号をＤ／Ａ変換してディザ検出信号を出力するＤ／Ａ変換器とを備えることを特徴とするリングレーザジャイロ用信号処理回路。
【請求項２】
請求項１記載のリングレーザジャイロ用信号処理回路において、
前記ディザ検出信号が前記ディザ駆動回路に入力されることを特徴とするリングレーザジャイロ用信号処理回路。
【請求項３】
請求項１又は２記載のリングレーザジャイロ用信号処理回路を具備することを特徴とするリングレーザジャイロ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はディザ機構を備えたリングレーザジャイロに関し、特にそのリングレーザジャイロ用の信号処理回路に関する。
【背景技術】
【０００２】
図２はディザ機構を具備するリングレーザジャイロの構造を示したものであり、ガラス製のブロック１１内に三角形の通路１２が形成され、その通路１２の三角形の各頂点にミラー１３〜１５が配され、これらミラー１３〜１５によってリング状光路が構成されている。通路１２内にはレーザ媒質が封入され、通路１２の各辺には陽極１６，１７及び陰極１８が設けられている。ブロック１１の中央には開口１９が形成されており、この開口１９にディザ機構２１が嵌装されて取り付けられている。
【０００３】
ディザ機構２１は図３に示したように、円筒状の可動部２２と、その軸心から放射状に延伸されて可動部２２に至る３つの腕状変形部２３と、軸心位置においてこれら変形部２３と連結され、変形部２３で区切られた各空間に突出した３つの島状の取り付け部２４ａを有する固定部２４とよりなり、各変形部２３の両側面には圧電素子２５がそれぞれ接着されて取り付けられている。
【０００４】
３つの変形部２３に取り付けられた計３対（６個）の圧電素子２５のうち、２対はディザ駆動用に使用され、残る１対はディザ検出用に使用される。ディザ検出用に使用される圧電素子２５をディザピックオフと称する。なお、取り付け部２４ａにはこのディザ機構２１を具備するリングレーザジャイロ１０を例えばシャーシ（図示せず）上にネジ止め固定して搭載する際に使用するネジ用のザグリ穴２４ｂが形成されている。
【０００５】
上記のような構成を有するリングレーザジャイロ１０では陽極１６，１７と陰極１８との間に高電圧を印加し、プラズマ放電を発生させてレーザ媒質を励起し、リング状光路に互いに反対方向（ＣＷ，ＣＣＷ）に進行する２つのレーザ光を発振させる。この状態でリング状光路の軸心を中心とする角速度が入力すると、２つのレーザ光に光路差が生じ、その光路差が２つのレーザ光間に発振周波数差を生じさせ、この発振周波数差から入力角速度を検出するものとなっている。
【０００６】
図４Ｂはディザ駆動回路の従来構成例を示したものであり、ディザピックオフより取り出されるディザピックオフ信号はローパスフィルタ３１に通され、一方ディザピックオフ信号に乗算器３２によって基準電圧発生回路３３から出力される基準値が乗算され、これらローパスフィルタ３１の出力と乗算器３２の出力が加算器３４に入力されて加算される。加算器３４の出力は位相調整回路３５によって位相調整され、昇圧回路３６によって昇圧されてディザ駆動信号となり、このディザ駆動信号が駆動用の圧電素子２５に供給される。
【０００７】
このディザ駆動回路は自励発振回路を構成しており、ディザの共振周波数で振動し、ディザピックオフ信号の振幅が一定になるように制御する。ディザピックオフ信号の振幅が基準値と等しい時にはディザ駆動信号はディザピックオフ信号に対して位相が約４５度遅れる。これに対し、ディザピックオフ信号が基準値より小さい時は位相差が４５度より小さくなり、同位相に近い状態となるため、ディザ駆動信号の振幅が大きくなる。一方、ディザピックオフ信号が基準値より大きい時は位相差が４５度より大きくなり、９０度位相ずれ（ダンピング）に近い状態となるため、ディザ駆動信号の振幅が小さくなる。これにより、ディザは一定の振幅で角振動するものとなる。
【０００８】
リングレーザジャイロ１０から取り出され、信号処理されて生成されたＣＷパルス及びＣＣＷパルスは図４Ａに示したように合成手段２０に入力され、合成手段２０はこれらＣＷパルス及びＣＣＷパルスを合成してジャイロ出力を生成する。ジャイロ出力はディザ振動成分を含み、つまりディザ角速度と慣性角速度とを含む信号となる。
【０００９】
一方、ディザピックオフ信号が図４Ａに示したようにＡ／Ｄ変換器４１に入力されてディジタル信号に変換され、このディジタルディザピックオフ信号が位相補償回路４２に入力される。位相補償回路４２で位相を補償されたディジタルディザピックオフ信号は適応フィルタ４３に入力される。ディジタルディザピックオフ信号は適応フィルタ４３で振幅を変えられ、ジャイロ出力に含まれているディザ角速度振幅と振幅が一致するディザ信号がこの適応フィルタ４３で生成される。
【００１０】
ジャイロ出力とディザ信号は減算器４４に入力され、減算器４４においてジャイロ出力からディザ信号が減算される。減算器４４の出力はディザ角速度成分が除去された補正後のジャイロ出力となる。補正後ジャイロ出力は乗算器４５においてディザ信号と乗算され、補正後ジャイロ出力のディザ信号成分が誤差推定部４６に入力される。誤差推定部４６はディザ信号の誤差を推定し、適応フィルタ４３のフィルタ係数の更新値を適応フィルタ４３に出力する。これにより、適応フィルタ４３のフィルタ係数が更新される。このようにして、補正後ジャイロ出力のディザ角速度成分が０になるように制御される。
【００１１】
このように、従来においてはリングレーザジャイロ１０用の信号処理回路として、図４Ａ，Ｂに示したような構成を採用しており、ディザピックオフ信号がディザ駆動回路に入力されてディザ駆動信号が生成され、またディザピックオフ信号を用いてジャイロ出力からディザ角速度を除去するものとなっている（例えば、特許文献１，２参照）。
【００１２】
なお、特許文献２にはディザ機構において、圧電素子から流れる電流（バック電流）を検出してディザピックオフ信号とすることで、駆動及び検出の両者を同じ圧電素子で行えるようにした構成が記載されている。
【特許文献１】米国特許第５３３１４０２号明細書
【特許文献２】特開平２−６３１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、図４Ｂに示したような従来のディザ駆動回路ではディザ制御はディザピックオフで検出した信号により行われるため、例えばディザピックオフが故障すると機能が失われ、ディザ制御が不能となる。
【００１４】
これに対し、特許文献２では圧電素子から流れる電流を検出して、ディザピックオフ信号とすることにより、全ての圧電素子を駆動用及び検出用の両者に用いることができるようにしており、これによりディザピックオフの故障による問題を回避することができるようにしているものの、この方法では圧電素子の電流を見ているため、ディザピックオフ信号は実際の振動を示す信号とは異なる信号となる。
【００１５】
一方、図３に示したようなディザ機構２１において、変形部２３は例えば約５００Ｈｚで共振するように構成されており、変形部２３はＳ字形状をなすような形で共振する。従って、圧電素子２５を変形部２３の中央に取り付けると、１対の検出用圧電素子２５の出力は変位が相殺されてちょうど０になってしまうため、圧電素子２５の取り付け位置は変形部２３の延伸方向（放射方向）において、例えば軸心寄りの１／３の位置とされ、３対の圧電素子２５をそれぞれこの位置に正確に取り付ける必要がある。圧電素子２５の取り付けは位置決め治具を使用して行われるが、３対の圧電素子２５を各変形部２３に対して同じ位置に正確に取り付けるための調整に多くの時間がかかるものとなっていた。
【００１６】
さらに、圧電素子より取り出されるディザピックオフ信号は、温度変動や圧電素子の経年変化によって、振幅や位相が変化するという問題がある。
【００１７】
この発明の目的はこれら問題に鑑み、ディザピックオフ信号を不要とし、つまりディザピックオフとしての圧電素子を不要として、その分圧電素子の取り付け・調整作業の簡易化を図れるようにし、さらにディザピックオフの故障によりディザ制御が不能になるといった問題が発生しないようにしたリングレーザジャイロ用の信号処理回路及びリングレーザジャイロ装置を提供することにある。
【課題を解決するための手段】
【００１８】
請求項１の発明によれば、ディザ機構を備えたリングレーザジャイロ用の信号処理回路は、ディザ振動成分を含むジャイロ出力を処理するジャイロ出力処理部と、ディザ駆動信号を生成するディザ駆動回路とを備え、ジャイロ出力処理部はディザ駆動信号をＡ／Ｄ変換するＡ／Ｄ変換器と、そのＡ／Ｄ変換器の出力を入力して適応フィルタ演算を行い、ディザ信号を出力する適応フィルタと、ジャイロ出力からディザ信号を減算して補正後ジャイロ出力を出力する減算器と、補正後ジャイロ出力とディザ信号とを乗算する乗算器と、その乗算器の出力からディザ信号の誤差を推定して適応フィルタのフィルタ係数の更新値を適応フィルタに出力する誤差推定部と、ディザ信号をＤ／Ａ変換してディザ検出信号を出力するＤ／Ａ変換器とを備えるものとされる。
【００１９】
請求項２の発明では請求項１の発明において、ディザ検出信号がディザ駆動回路に入力されるものとされる。
【００２０】
請求項３の発明によれば、リングレーザジャイロ装置は請求項１又は２記載のリングレーザジャイロ用信号処理回路を具備するものとされる。
【発明の効果】
【００２１】
この発明によれば、ディザピックオフとしての圧電素子が不要となり、その分圧電素子の取り付け・調整作業の簡易化を図ることができ、またディザピックオフの故障によりディザ制御が不能になるといった問題を解消することができる。
【発明を実施するための最良の形態】
【００２２】
この発明の実施形態を図面を参照して実施例により説明する。
図１はこの発明によるリングレーザジャイロ用信号処理回路の一実施例の構成をリングレーザジャイロと共に示したものであり、信号処理回路において図４と対応する部分には同一符号を付してある。
【００２３】
信号処理回路はジャイロ出力処理部４０とディザ駆動回路３０とよりなり、ジャイロ出力処理部４０はディザ振動成分を含むジャイロ出力を処理し、ディザ駆動回路３０はディザ駆動信号を生成する。まず、ジャイロ出力処理部４０について説明する。
【００２４】
この例ではディザ駆動回路３０によって生成されたディザ駆動信号がジャイロ出力処理部４０のＡ／Ｄ変換器４１に入力されてディジタル信号に変換され、このディジタルディザ駆動信号が適応フィルタ４３に入力される。適応フィルタ４３に入力されたディジタルディザ駆動信号は従来におけるディジタルディザピックオフ信号と同じ周波数であり、適応フィルタ４３において適応フィルタ演算が行われ、ディジタルディザ駆動信号はジャイロ出力に含まれているディザ角速度振幅と振幅が一致するように適応フィルタ４３において振幅が変えられてディザ信号となる。
【００２５】
従来と同様、ジャイロ出力と適応フィルタ４３から出力されるディザ信号とが減算器４４に入力され、減算器４４によってジャイロ出力からディザ信号が減算される。減算器４４の出力はジャイロ出力からディザ角速度成分が除去された補正後ジャイロ出力となる。
【００２６】
補正後ジャイロ出力は従来と同様、乗算器４５によってディザ信号と乗算され、補正後ジャイロ出力のディザ信号成分が誤差推定部４６に入力される。誤差推定部４６はディザ信号の誤差を推定し、適応フィルタ４３のフィルタ係数の更新値を適応フィルタ４３に出力する。これにより、適応フィルタ４３のフィルタ係数が更新され、補正後ジャイロ出力のディザ角速度成分が０になるように制御される。
【００２７】
一方、適応フィルタ４３より出力されるディザ信号はＤ／Ａ変換器４７に入力され、アナログ信号となる。このアナログ信号をここではディザ検出信号と言う。ディザ検出信号はディザ駆動回路３０に入力される。
【００２８】
ディザ駆動回路３０は図４Ｂに示した従来のディザ駆動回路と同様の構成とされ、この例ではディザピックオフ信号の代わりにディザ検出信号がジャイロ出力処理部４０から入力される。ディザ駆動信号はディザ検出信号の振幅が一定になるように、ディザ駆動回路３０によって制御され、このディザ駆動信号がリングレーザジャイロ１０’の駆動用圧電素子２５に供給されると共に、ジャイロ出力処理部４０に供給される。
【００２９】
なお、リングレーザジャイロ１０’のディザ機構２１’にはこの例では図１に示したように駆動用として２対の圧電素子２５が取り付けられているのみで、検出用の圧電素子（ディザピックオフ）はなく、つまり３つの変形部２３のうち、１つは圧電素子２５の取り付けが不要となっている。
【００３０】
このように、この例ではディザ駆動信号とジャイロ出力とを比較し、ディザ駆動信号から適応フィルタ４３を使用してディザの角速度を同定することで、ディザピックオフ信号を用いることなく、ジャイロ出力からディザ角速度成分を除去することができるものとなっている。また、適応フィルタ４３により同定したディザ角速度をディザ検出信号とし、ディザの駆動振幅を制御するものとなっており、つまりディザピックオフを使用しないでジャイロ出力からディザ角速度振幅を検出し、ディザ駆動信号を制御するものとなっている。
【００３１】
従って、この例によればディザピックオフとしての圧電素子は不要であり、その分圧電素子の取り付け・調整作業を従来に比し、簡単に行うことができ、その点で低コスト化を図ることができる。また、ディザピックオフの故障によりディザ制御が不能になるといった問題も発生しない。
【００３２】
なお、この例によれば、上述したようにディザピックオフとしての圧電素子が不要となるため、従来において検出用に使用していた圧電素子を例えば駆動用に使用するといったことも可能になる。この場合、２対の圧電素子を例えば３００Ｖで駆動していたとすると、圧電素子を３対とすることで約２００Ｖで駆動することが可能となり、駆動電圧を小さくすることができる。昇圧回路の大きさは主にトランスに依存するため、駆動電圧の低減によりトランスの巻線数を少なくすることができ、その点でリングレーザジャイロ装置の小型化を図ることができる。
【図面の簡単な説明】
【００３３】
【図１】この発明によるリングレーザジャイロ用信号処理回路の一実施例の構成を説明するための図。
【図２】リングレーザジャイロの従来構造例を説明するための図。
【図３】図２におけるディザ機構の詳細を示す図、Ａは平面図、Ｂは側面図、ＣはＤＤ断面図。
【図４】リングレーザジャイロ用信号処理回路の従来構成例を示すブロック図、Ａはジャイロ出力処理部を示し、Ｂはディザ駆動回路を示す。
【図１】
2008309704.tif 000003
【図２】
2008309704.tif 000004
【図３】
2008309704.tif 000005
【図４】
2008309704.tif 000006