(57)【要約】【課題】簡単な構成で、基板上に厚膜素子として製造することができ、低静電容量化が可能であり、高速通信に必要な高周波帯域でも通信品質に影響を与えることなく十分な静電対策が可能な静電気保護素子とその製造方法を提供する。【解決手段】ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料を混合し、Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる組成物或いはそれらの化合物を混合し、熱処理してこれらの組成物の合成粉を形成する。その合成粉を粉砕装置によりさらに細かく微粉砕し、その粉末と有機成分からなるビヒクルと混合・混練し、厚膜印刷用ペーストを形成する。厚膜印刷用ペーストを絶縁基板上に印刷して静電気保護用の機能膜を形成する。【選択図】図１
2008294324.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料をドープして半導体化した材料を、Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる粉末組成物或いはそれらの化合物から成る副成分と混合した粉末組成物からなることを特徴とする静電気保護素子。
【請求項２】
ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料をドープして半導体化した材料と、Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる材料を、１０００℃〜１３００℃にて熱処理した副成分を混合した粉末組成物からなることを特徴とする静電気保護素子。
【請求項３】
ＺｎＯを主成分とし、その他副成分としてＭｎ・Ｃｏ・Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌ、或いは希土類元素を含む材料組成物を混合し、熱処理して合成した粉末組成物からなることを特徴とする静電気保護素子。
【請求項４】
上記主成分ＺｎＯの割合が７０ｍｏｌ％〜８５ｍｏｌ％で、その他副成分の割合が１５ｍｏｌ％〜３０ｍｏｌ％である請求項１，２または３記載の静電気保護素子。
【請求項５】
前記ＺｎＯ系粉末組成物と炭化珪素とを均一混合した粉末組成物で、ＺｎＯからなる粒子の粒界に炭化珪素が存在する界面を持たせた請求項４記載の静電気保護素子。
【請求項６】
前記ＺｎＯ系粉末組成物１００ｗｔ％に対し、添加物として炭化珪素を０〜５ｗｔ％含む粉末組成物からなる請求項５記載の静電気保護素子。
【請求項７】
前記ＺｎＯ系粉末組成物と導体粉末とを均一混合した粉末組成物で、ＺｎＯからなる粒子の粒界に導体粉末が存在する界面を持たせた請求項４記載の静電気保護素子。
【請求項８】
前記ＺｎＯ系粉末組成物１００ｗｔ％に対し、添加物として導体粉末ＲｕＯ２を０〜５ｗｔ％含む粉末組成物からなる請求項７記載の静電気保護素子。
【請求項９】
Ｂａ、Ｃａ、Ｓｒ、Ｔｉの炭化物または酸化物を主成分とし、Ｙ、Ｎｂ酸化物の２種類をドープして半導体化した粉末組成物からなることを特徴とする静電気保護素子。
【請求項１０】
上記主成分の割合が、８５ｍｏｌ％〜９５ｍｏｌ％で、その他の成分の割合が、５ｍｏｌ％〜１５ｍｏｌ％である請求項９記載の静電気保護素子。
【請求項１１】
前記各粉末組成物は、ポリビニルアルコール或いはポリビニルブチラールからなるビヒクルで造粒コーティングされた粉末から成る請求項６，８または１０記載の静電気保護素子。
【請求項１２】
ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料を混合し、さらにＢｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる組成物或いはそれらの化合物を混合し、熱処理してこれらの組成物の合成粉を形成し、その合成粉を粉砕装置によりさらに細かく微粉砕し、その粉末と有機成分からなるビヒクルと混合・混練し、厚膜印刷用ペーストを形成し、この厚膜印刷用ペーストを絶縁基板上に印刷して静電気保護用の機能膜を形成することを特徴とする静電気保護素子の製造方法。
【請求項１３】
前記各粉末とガラスフリットを所定割合で混合すると共に、有機成分からなるビヒクルと混合・混練する事により前記厚膜印刷用ペーストを形成する請求項１２記載の静電気保護素子の製造方法。
【請求項１４】
前記ガラスフリットは、Ｓｉ−Ｂａ−Ｂ系からなるフリット成分を、０．５ｗｔ％〜５ｗｔ％添加して成る請求項１３記載の静電気保護素子の製造方法。
【請求項１５】
前記ペースト質量を１００とした場合、有機成分として用いるビヒクルを２０ｗｔ％〜３５ｗｔ％とし、前記ビヒクル成分は全体を１００とした際、ポリビニルブチラールを１０ｗｔ％〜１５ｗｔ％、ブチルカルビトールアセテートまたはフタル酸ジ・ブチルを７５ｗｔ％〜８０ｗｔ％の配合比でもつ厚膜印刷用ペーストを用いる請求項１３記載の静電気保護素子の製造方法。
【請求項１６】
前記厚膜印刷用ペーストを用いて、スクリーン印刷法により積層構造の前記機能膜を形成する請求項１４または１５記載の静電気保護素子の製造方法。
【請求項１７】
前記スクリーン印刷パターンでは、先ず下地電極を印刷・形成し、厚膜印刷用ペーストを積層印刷し、次に上部電極を形成する積層構造の厚膜パターンから成る請求項１６記載の静電気保護素子の製造方法。
【請求項１８】
前記機能膜の印刷、及び下地電極のパターンにより、上下電極が互いに重なり合う部分の面積を調整し、必要とする静電気保護耐量に合わせた静電容量の値を調整する請求項１７記載の静電気保護素子の製造方法。
【請求項１９】
前記下地電極或いは上部電極パターンを、櫛型或いは上下パターン幅に差異をもたせ、放電時の電界分布が集中しないようにする請求項１７または１８記載の静電気保護素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路内のＩＣやその中の素子等を静電気放電等による過渡電圧から保護する為に、回路基板上に実装される静電気保護素子とその製造方法に関する。
【背景技術】
【０００２】
従来、回路内のＩＣ等を静電気等の過渡電圧から保護する静電気保護素子であるＥＳＤ（Electrostatic
Discharge：静電気放電）対策部品として、特許献１に開示されているような金属酸化物等の焼結体から成るバルク構造の素子があった。この素子は、焼結体から成る積層型チップバリスタであり、積層体と一対の外部電極を備え、積層体はバリスタ部とこのバリスタ部を挟むように配置される一対の外層部を有する。バリスタ部は、バリスタ特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される一対の内部電極を含み、内部電極は外部電極に電気的に接続されている。
【特許文献１】特開２００５−３５３８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示された焼結体である積層型チップバリスタは、シート成形、内部電極印刷、シート積層等から成る複雑な工程による製造プロセスが必要であった。従って、実装工程中での層間剥離等の不具合の発生も起こり易いと言う問題があった。
【０００４】
また、最近の通信ネットワークに用いられる高速インターフェイスでは、高速化を実現するために、ＩＣ自体の回路構造がＥＳＤに対して脆弱になってきている。この為、高速伝送系ＩＣにおいて、ＥＳＤ対策の要求が高まってきており、ＥＳＤ対策部品の回路基板への搭載が進んでいる。しかし、高速伝送系ＩＣにおいては、周波数が高くなることによりＥＳＤ対策部品の静電容量の低減は必須であり、ＥＳＤ対策部品の静電容量が大きいと、信号品位に問題を生じ、最悪の場合は通信不可となる恐れがあった。
【０００５】
この発明は、前記従来の技術に鑑みて成されたもので、簡単な構成で、基板上に厚膜素子として製造することができ、低静電容量化が可能であり、高速通信に必要な高周波帯域でも通信品質に影響を与えることなく十分な静電対策が可能な静電気保護素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料をドープして半導体化した材料を、Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる粉末組成物或いはそれらの化合物と混合した粉末組成物からなる静電気保護素子である。
【０００７】
またこの発明は、ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料をドープして半導体化した材料と、Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる材料を、１０００℃〜１３００℃にて熱処理した副成分を混合した粉末組成物からなる静電気保護素子である。
【０００８】
またこの発明は、ＺｎＯを主成分とし、その他副成分としてＭｎ・Ｃｏ・Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌ、或いはＰｒ等の希土類元素を含む材料組成物を混合し、熱処理して合成した粉末組成物からなる静電気保護素子である。
【０００９】
上記主成分ＺｎＯの割合が７０ｍｏｌ％〜８５ｍｏｌ％で、その他副成分の割合が１５ｍｏｌ％〜３０ｍｏｌ％である。
【００１０】
さらに、ＺｎＯ系粉末組成物と炭化珪素とを均一混合した粉末組成物で、ＺｎＯからなる粒子の粒界に炭化珪素が存在する界面を持たせた静電気保護素子である。
【００１１】
さらに、前記ＺｎＯ系粉末組成物１００ｗｔ％に対し、添加物として炭化珪素を０〜５ｗｔ％含む粉末組成物からなる静電気保護素子である。
【００１２】
または、前記ＺｎＯ系粉末組成物と導体粉末とを均一混合した粉末組成物で、ＺｎＯからなる粒子の粒界に導体粉末が存在する界面を持たせた静電気保護素子である。前記導体粉の添加物としてＲｕＯ２を０〜５ｗｔ％含む粉末組成物である。
【００１３】
またこの発明は、Ｂａ、Ｃａ、Ｓｒ、Ｔｉの炭化物または酸化物を主成分とし、Ｙ、Ｎｂ酸化物の２種類をドープして半導体化した粉末組成物からなる静電気保護素子である。上記主成分の割合が、８５ｍｏｌ％〜９５ｍｏｌ％で、その他の成分の割合が、５ｍｏｌ％〜１５ｍｏｌ％である。
【００１４】
さらに、前記各粉末組成物は、ポリビニルアルコール或いはポリビニルブチラールからなるビヒクルで造粒コーティングされた粉末から成るものである。
【００１５】
またこの発明は、ＺｎＯを主成分とし、ＭｎまたはＣｏから成る材料を混合し、さらにＢｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる組成物或いはそれらの化合物を混合し、熱処理してこれらの組成物の合成粉を形成し、その合成粉を粉砕装置によりさらに細かく微粉砕し、その粉末と有機成分からなるビヒクルと混合・混練し、厚膜印刷用ペーストを形成し、この厚膜印刷用ペーストを絶縁基板上に印刷して静電気保護用の機能膜を形成する静電気保護素子の製造方法である。
【００１６】
さらに、前記各粉末とガラスフリットを所定割合で混合すると共に、有機成分からなるビヒクルと混合・混練する事により前記厚膜印刷用ペーストを形成する静電気保護素子の製造方法である。
【００１７】
前記ガラスフリットは、Ｓｉ−Ｂａ−Ｂ系からなるフリット成分を、０．５ｗｔ％〜５ｗｔ％添加して成るものである。
【００１８】
さらに、前記ペースト質量を１００とした場合、有機成分として用いるビヒクルを２０ｗｔ％〜３５ｗｔ％とし、前記ビヒクル成分は全体を１００とした際、ポリビニルブチラールを１０ｗｔ％〜１５ｗｔ％、ブチルカルビトールアセテートまたはフタル酸ジ・ブチルを７５ｗｔ％〜８０ｗｔ％の配合比で持つ厚膜印刷用ペーストを用いるものである。
【００１９】
さらに、前記厚膜印刷用ペーストを用いて、スクリーン印刷法により積層構造の前記機能膜を形成する。さらに、前記スクリーン印刷パターンでは、先ず下地電極を印刷・形成し、厚膜印刷用ペーストを１〜３層程度積層印刷し、次に上部電極を形成する積層構造の厚膜パターンから成る静電気保護素子の製造方法である。
【００２０】
また、前記機能膜の印刷、及び下地電極のパターンにより、上下電極が互いに重なり合う部分の面積を調整し、必要とする静電気保護耐量に合わせた静電容量の値を調整するものである。さらに、前記下地電極或いは上部電極パターンを、櫛型或いは上下パターン幅に差異をもたせ、放電時の電界分布が集中しないようにするものである。
【発明の効果】
【００２１】
この発明の静電気保護素子とその製造方法は、静電気保護機能を持たせる組成物によるペーストを用いて、静電容量が極めて小さく放電開始電圧も低い静電気保護素子の作成が可能となる。特に、粉末の処理方法の先にＺｎＯを半導体化し、その後他の成分を混合して熱処理する事により、更なる静電容量の低下及び静電気耐性が向上し、リーク電流も少ないものとすることができる。
【００２２】
また、厚膜スクリーン印刷を用いた機能膜の形成方法により、静電容量が約１．０ｐＦ及び放電開始電圧が５００Ｖ以下の静電気保護素子の作成が可能となる。さらに、電極間の重なり部分面積を調整し、電極間の面積を調整することにより、静電容量が約０．２ｐＦ程度までの低容量素子の作成が可能である。
【００２３】
そして、低静電容量化により、通信ネットワークの信号ラインにおけるＴＤＲ特性（Time
Domain Reflectometry：時間軸における反射特性。反射波によって、線路の特性インピーダンスを測定する。）及び高周波帯域での通信の伝送品質が優れたものとすることができる。
【００２４】
さらに、この発明の素子は、ＩＥＣ６１０００−４−２試験（化学繊維等により操作者から発生する静電気放電に対する電子機器の評価のための試験規格）等のＩＥＣ規格試験において、繰り返し多数の放電印加を行っても、特性の劣化が無いものである。
【発明を実施するための最良の形態】
【００２５】
以下、この発明の実施の形態について説明する。この実施形態の静電気保護素子１０は、図１に示すように、表面実装型のチップ型素子であって、ＺｎＯを主成分とし炭化珪素を含む組成物粉末のペーストから形成された静電気保護機能を備えた機能膜１２が、絶縁基板１４上の下地電極１６と上部電極１８間に形成されている。機能膜１２は、ＭｎまたはＣｏから成る材料をドープして半導体化した材料に、Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌからなる組成物或いはそれらの化合物から成る副成分と混合した粉末組成物からなる。または、ＺｎＯを主成分とし、その他副成分としてＭｎ・Ｃｏ・Ｂｉ・Ｓｂ・Ｓｉ・Ｃａ・Ｂａ・ＴｉまたはＡｌの副成分、或いは希土類元素を含む材料組成物を混合し、熱処理して合成した粉末組成物からなる。
【００２６】
さらに、ＺｎＯ系粉末組成物１００ｗｔ％に対し、添加物として炭化珪素を０〜５ｗｔ％含む組成物、または、ＺｎＯ系粉末組成物１００ｗｔ％に対し、添加物として導体粉末ＲｕＯ２を０〜５ｗｔ％含む組成物とすると良い。さらに、前記組成物１００ｗｔ％に対し、アンカー作用としてのガラスフリットを５ｗｔ％添加・混合する。
【００２７】
そして、下地電極１６と上部電極１８の中央部及び機能膜１２を覆うように、保護被覆２０が形成されている。また、絶縁基板１４の端面には、下地電極１６の端部と上面電極１８の端部とに接するようにして、外部電極２２が形成されている。外部電極２２は、Ａｇペースト或いは、樹脂硬化型Ａｇペーストにより形成されている。
【００２８】
次に、この実施形態の静電気保護素子１０の製造方法について説明する。まず、機能膜１２を形成するＺｎＯを主成分とし炭化珪素を含む組成物粉末のペーストを形成する。機能膜１２に用いる材料としては、純度９９．９％のＺｎＯに、半導体化するための材料としてＭｎ、Ｃｏ粉末を０．５〜５．０ｍｏｌ％混合し、１０００℃〜１２００℃で１〜３時間焼成し合成する。ＺｎＯは、平均粒径が０．５５〜１．５μｍ程度である。その合成粉末に、Ｂｉ（或いはＰｒ）、Ｓｂ、Ｔｉ、Ｌａ，Ｋ、Ａｌ、Ｓｉ、Ｎｉ、Ｃａ、Ｂａの炭化物或いは酸化物の副成分の粉末を均一に混合して、粉末組成物を得る。副成分の割合は、ＺｎＯに対して５ｗｔ％〜３０ｗｔ％である。
【００２９】
または、純度９９．９％のＺｎＯに半導体化するための材料として、Ｍｎ、Ｃｏ粉末を０．５〜５．０ｍｏｌ％混合し、１０００℃〜１２００℃で１〜３時間焼成して合成した粉末と、Ｂｉ（或いはＰｒ）、Ｓｂ、Ｔｉ、Ｌａ，Ｋ、Ａｌ、Ｓｉ、Ｎｉ、Ｃａ、Ｂａの炭化物或いは酸化物の副成分の粉末を、５ｗｔ％〜３０ｗｔ％均一に混合し、８００℃〜１０００℃で熱処理して合成粉末組成物を得る。
【００３０】
この他、純度９９．９％のＺｎＯ粉末に、副成分として、Ｐｒ（或いはＢｉ）、Ｃｏ、Ｍｎ、Ｓｂ、Ｔｉ、Ｌａ、Ｋ、Ａｌ、Ｓｉ、Ｎｉ、Ｃａ、Ｂａの酸化物粉末を、均一に５ｗｔ％〜３０ｗｔ％混合し、９００℃〜１２００℃で、１〜３ｈ合成して、粉末組成物を得るものでも良い。
【００３１】
または、Ｂａ、Ｃａ、Ｓｒ、Ｔｉの炭化物または酸化物を主成分とし、Ｙ、Ｎｂ酸化物の２種類をドープして半導体化し、焼成して粉末化した粉末組成物からなるものでも良い。
【００３２】
次に、以上の合成法により得られた合成粉末組成物を、さらにボールミル等の粉砕設備にて微粉砕し、厚膜ペースト用の粉末組成物を形成する。好ましくは、厚膜ペースト用の粉末組成物として、ポリビニルアルコール（以下、ＰＶＡと言う。）またはポリビニルブチラール（以下、ＰＶＢと言う。）からなるビヒクルで造粒コーティングした粉末を用いる。これにより、焼結時の粒子間ギャップが確保し易くアブソーバ特性のピーク電圧として低いものが得られる。
【００３３】
次に、前記粉末組成物１００ｗｔ％に対し、アンカー作用としてのガラスフリットを５ｗｔ％添加・混合する。ガラスフリットは、Ｓｉ-Ｂａ-Ｂ系からなるフリット成分を０．５ｗｔ％〜５ｗｔ％添加する。
【００３４】
その後、溶剤・ビヒクル・分散剤の有機成分と馴染ませ、混合・混錬した後、厚膜ペーストとする。この時、アブソーバ特性のピーク電圧を調整するために、添加物として炭化珪素或いは導体成分ＲｕＯ２の粉末を、０〜５ｗｔ％添加すると良い。
【００３５】
次に、Ａｇ−Ｐｄ等の導体ペーストを用い、絶縁基板１４を構成する多数個取りの大型の基板に、スクリーン印刷により下地電極パターンを印刷し乾燥硬化させて形成する。この電極パターン上に前記粉末組成物による厚膜印刷ペーストを用いて、機能膜１２を形成する。この時の厚みは１５μｍ〜４０μｍとし、厚みに応じて機能膜１２の印刷を繰り返して、積層構造として焼成する。する。さらに、機能膜１２上に上部電極パターンを印刷形成し、機能膜１２を電極１６，１８間にて挟む積層構造とする。この時のチップサイズは、例えば１．６ｍｍ×０．８ｍｍである。
【００３６】
次に、素子表面に両端部電極端子部を露出した状態で、低温ガラス及び樹脂から成る保護膜２０を形成する。
【００３７】
続いて、大型基板に形成された横分割溝を用いて、横並びに一列に機能素子が連続したブロック単位で分割する分割工程を行う。
【００３８】
さらに、前記分割工程により分離した大型基板のブロックの分割面、即ち各絶縁基板１４と素子の両端面に導電ペーストを塗布し定着させ、絶縁基板１４上の端部電極の露出面から、絶縁基板１４の端面と、絶縁基板１４裏面部を覆う様に外部電極２２の形成を行う。このときの外部電極２２はＡｇペースト或いは、樹脂硬化型Ａｇペーストを用いる。
【００３９】
最後に、前記分割工程で、分割し処理したブロックを更に、個片毎に分割し、外部電極２２の表面にめっき処理を行なう為に、ニッケルめっき処理を行う。この後、半田めっき処理或いは、錫めっき処理を施して、チップ型の静電気保護素子が完成する。
【００４０】
この実施形態の機能膜１２は、前記製法により図３に示すように、酸化亜鉛粉体（ＺｎＯ）からなる粒子２４と前記副成分の粒子２６が前記混合比の割合で混在し、粒界には空隙２８も存在する。また、図４に示すように、酸化亜鉛粉体からなる粒子の粒界に炭化珪素３０が存在する界面を持たせることもできる。さらに、酸化亜鉛粉体からなる粒子の粒界に、炭化珪素３０に代わりに導体粉末が存在する界面を持たせることもできる。
【００４１】
これにより、炭化珪素を用いる場合、前記有効範囲を超えると絶縁性が高くなり、アブソーバ性能が低くなり、ピーク電圧の上昇に陥る。また導体粉末ＲｕＯ２を用いた際に、前記有効範囲を超えると漏れ電流が増加するので、前記範囲の０〜５ｗｔ％が好ましい。
【００４２】
この実施形態の静電気保護素子とその製造方法によれば、アルミナ基板等の絶縁基板１４上の厚膜素子である機能膜１２は、機械的な強度及び放熱特性が良好なものである。さらに、厚膜素子の機能膜１２は、セラミック焼結体と異なり、実装等の衝撃における影響が少なく、薄型化・軽量化による回路基板上の省スペース化にも寄与するもので、素子の静電容量はセラミック焼結体よりも低くすることが出来る。
【００４３】
また、前記組成物による機能膜１２の材料のペースト化により、スクリーン印刷による機能膜を形成することができ、厚膜スクリーン印刷法により比較的薄い機能膜１２を形成することができる。これにより、静電容量が約１．０ｐＦ及び放電開始電圧が５００Ｖ以下の静電気保護素子１０の作成が可能となる。さらに、電極１６，１８間の重なり部分面積を調整し、電極間の面積を調整することにより、静電容量を、例えば０．２ｐＦ程度までの低容量化することも可能となる。
【００４４】
ＺｎＯを半導体化した後、他の成分を混合・熱処理する事により、さらに静電容量の低下及び静電気耐性が向上し、リーク電流が少ないものとすることができる。
【００４５】
主成分としてＢａ、Ｃａ、Ｓｒ、Ｔｉの炭化物・酸化物と、半導体化材としてＹ、Ｎｂ酸化物の２種類の化合物からなる静電気保護素子を製造した場合、放電電圧を更に下げる事が可能でアブソーバとしての性能が優れたものを形成することができる。
【００４６】
さらに、厚膜形成の静電保護素子により、下地電極或いは、上部電極パターンの調整により、任意の容量値への調整が可能である。
【００４７】
なお、この発明の静電気保護素子は前記実施形態に限定されるものではなく、例えば、下地電極１６や上部電極１８のパターンを櫛型にしたり、上下パターン幅に差異をもたせたものとしても良い。これらの構造によっても、適宜の容量の静電気保護素子１０を形成することができる。このような構造の場合、放電時の電界分布が集中しないので、静電気耐量の向上を図ることができる。また、同様に、上部電極１８のパターン寸法を調整しての電極面積の調整を行っても良い。
【実施例１】
【００４８】
以下、この発明の静電気保護素子の実施例について、試験結果を表１〜表３に示す。この実施例の静電気保護素子は厚膜素子であり、製造方法は前記実施形態の通りである。
【００４９】
得られたチップ型静電気保護素子１０を用いて、添加物の有無や、ピーク電圧（ＰＶ）、静電容量、漏れ電流（ＬＣ）について評価を行った。漏れ電流は０．１μＡ以上を×とした。
【００５０】
図５にこの実施例の静電気保護素子の評価回路を示す。この評価回路は、評価対象のチップ型静電気保護素子１０と並列に所定電圧を発生させる放電ガン３０を配置し、さらに抵抗３２を並列に配置している。評価対象素子１０には、並列に電圧計３４が接続され、電流計３６が評価対象素子１０と直列に接続される。
【００５１】
また、表１の各材料の組成は以下の通りである。
Ａ：（請求項３の粉末組成物）ＺｎＯ+副成分混合・合成
（主成分ＺｎＯ：80mol%／副成分Ｃｏ：20mol%）
Ｂ：（請求項１の粉末組成物）ＺｎＯ半導体化⇒副成分混合
（主成分ＺｎＯ：80mol%／副成分Ｃｏ：20mol%）
Ｃ：（請求項２の粉末組成物）ＺｎＯ半導体化⇒副成分混合⇒熱処理
（主成分ＺｎＯ：80mol%／副成分Ｃｏ：20mol%）
Ｄ：（請求項８の粉末組成物）
（主成分ＢａＯ：90mol%／副成分Ｙ,Ｎｂ：10mol%）
【００５２】
表1に示すとおり、本願実施例の静電気保護素子によれば、厚膜スクリーン印刷での方法にて、静電容量Ｃが約１．０ｐＦ及び放電開始電圧が５００Ｖ以下の静電気保護素子を作成することができた。また、ＩＥＣ６１０００−４−２試験等のＩＥＣ規格試験において、上記作成素子は２００回までの放電印加後も特性の劣化が無い優れた性能を維持することが確かめられた。
【表１】
2008294324.tif 000003
【００５３】
表２は、表１のＣの条件で、主成分であるＺｎＯの割合を変えた場合の性能を示す。これにより、主成分ＺｎＯの割合が、７０ｍｏｌ％〜８５ｍｏｌ％、好ましくは７５ｍｏｌ％〜８０ｍｏｌ％で、その他副成分の割合が、１５ｍｏｌ％〜３０ｍｏｌ％、好ましくは２０ｍｏｌ％〜２５ｍｏｌ％の場合に、上記の性能が得られることが確かめられた。
【表２】
2008294324.tif 000004
【００５４】
表３は、表１のＣの条件で、主成分であるＢａ、Ｃａ、Ｓｒ、Ｔｉの炭化物または酸化物にＹ、Ｎｂ酸化物の２種類を加えた場合の性能を示す。これにより、主成分の割合が、８５ｍｏｌ％〜９５ｍｏｌ％、好ましくは８５ｍｏｌ％〜９０ｍｏｌ％で、その他の成分の割合が、５ｍｏｌ％〜１５ｍｏｌ％、好ましくは１０ｍｏｌ％〜１５ｍｏｌ％の場合に、上記の性能が得られることが確かめられた。
【表３】
2008294324.tif 000005
【００５５】
なお、上記Ａ，Ｂ，Ｃ，Ｄにおいて、この発明の上記実施形態の他の主成分、副成分でも同様の結果が得られた。
【図面の簡単な説明】
【００５６】
【図１】この発明の一実施形態の静電気保護素子の縦断面図である。
【図２】この発明の一実施形態の静電気保護素子の機能膜の粒界を示す拡大模式図である。
【図３】この発明の一実施形態の静電気保護素子の他の機能膜の粒界を示す拡大模式図である。
【図４】この発明の一実施形態の静電気保護素子の保護被覆を形成する前の斜視図である。
【図５】この発明の実施例の素子の評価回路の回路図である。
【符号の説明】
【００５７】
１０  静電気保護素子
１２  機能膜
１４  絶縁基板
１６  下地電極
１８  上部電極
２０  保護被覆
２２  外部電極
【図１】
2008294324.tif 000006
【図２】
2008294324.tif 000007
【図３】
2008294324.tif 000008
【図４】
2008294324.tif 000009
【図５】
2008294324.tif 000010