(57)【要約】【課題】高精度な電圧計を使用することなくテスト時間の短縮を図ることができるＤ／Ａコンバータ及びその動作テスト方法を得る。【解決手段】信号ＴＥＳＴ３に応じて基準電圧生成回路３から出力された基準電圧Ｖｒｅｆを複数の分圧比で分圧した各分圧電圧の中から１つを、デジタルコード信号Ｄ［１１：０］に応じてオン／オフする複数のスイッチを介して出力するＤ／Ａ変換回路２と、信号ＴＥＳＴ１に応じて、入力端子Ｔｉｎに入力されたテスト信号を基準電圧ＶｒｅｆとしてＤ／Ａ変換回路２に出力する第１スイッチＭ１と、信号ＴＥＳＴ２に応じて、Ｄ／Ａ変換回路２から出力された信号を出力端子Ｔｏｕｔに出力する第２スイッチＭ２とを備え、Ｄ／Ａ変換回路２は、信号ＴＥＳＴ４に応じて、基準電圧Ｖｒｅｆとして入力された電圧をデジタルコード信号Ｄ［１１：０］に応じてオン／オフする複数のスイッチを介して出力する。【選択図】図１
2008277940.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデジタルコード信号をＤ／Ａ変換して出力するＤ／Ａコンバータにおいて、
所定の基準電圧を生成し、外部から入力された第３テストモード切換信号に応じて該生成した基準電圧の出力制御を行う基準電圧生成回路部と、
入力された前記基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力するＤ／Ａ変換回路部と、
外部から入力された第１テストモード切換信号に応じて、所定のテスト信号入力端子を介して外部から入力されたテスト信号を前記基準電圧として前記Ｄ／Ａ変換回路部に出力する第１スイッチ回路部と、
外部から入力された第２テストモード切換信号に応じて、前記Ｄ／Ａ変換回路部から出力されたアナログ信号を所定のテスト信号出力端子を介して外部に出力する第２スイッチ回路部と、
を備え、
前記Ｄ／Ａ変換回路部は、外部から入力された第４テストモード切換信号に応じて、前記基準電圧として入力された電圧を前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力することを特徴とするＤ／Ａコンバータ。
【請求項２】
前記第３テストモード切換信号及び第４テストモード切換信号は、同一のテストモード切換信号であり、前記第１テストモード切換信号及び第２テストモード切換信号は、該テストモード切換信号の信号レベルを反転させた同一の信号であることを特徴とする請求項１記載のＤ／Ａコンバータ。
【請求項３】
テストモード時には、前記基準電圧生成回路部は、生成した前記基準電圧の出力を停止すると共に、前記第１スイッチ回路部は、前記テスト信号入力端子を介して入力された前記テスト信号を前記基準電圧としてＤ／Ａ変換回路部に出力し、前記Ｄ／Ａ変換回路部は、前記基準電圧として入力された電圧を前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力し、前記第２スイッチ回路部は、Ｄ／Ａ変換回路部から出力された該アナログ信号を、前記テスト信号出力端子を介して外部に出力することを特徴とする請求項１又は２記載のＤ／Ａコンバータ。
【請求項４】
通常動作モード時には、前記基準電圧生成回路部は、生成した前記基準電圧をＤ／Ａ変換回路部に出力すると共に、前記第１スイッチ回路部は、前記テスト信号入力端子を介して入力された前記テスト信号のＤ／Ａ変換回路部への出力を遮断し、前記第２スイッチ回路部は、Ｄ／Ａ変換回路部から出力されたアナログ信号の前記テスト信号出力端子への出力を遮断し、前記Ｄ／Ａ変換回路部は、入力された前記基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力することを特徴とする請求項１、２又は３記載のＤ／Ａコンバータ。
【請求項５】
所定の基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、入力されたデジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力する、前記デジタルコード信号をＤ／Ａ変換して出力するＤ／Ａコンバータの動作テスト方法において、
テストモード時に、
前記基準電圧として所定のテスト信号を外部から入力し、
前記デジタルコード信号に応じてオンさせた前記スイッチを介して該テスト信号をアナログ信号として出力させ、
該出力されたアナログ信号を検出して、
前記オンさせたスイッチの動作チェックを行うことを特徴とするＤ／Ａコンバータの動作テスト方法。
【請求項６】
前記デジタルコード信号を順次変え、すべての組み合わせのデジタルコード信号に対して、オンさせたスイッチの前記動作チェックをそれぞれ行うことを特徴とする請求項５記載のＤ／Ａコンバータの動作テスト方法。
【請求項７】
前記テスト信号は、所定のクロック信号をなし、前記アナログ信号として該クロック信号が出力されたか否かによって前記オンさせたスイッチの動作チェックを行うことを特徴とする請求項５又は６記載のＤ／Ａコンバータの動作テスト方法。
【請求項８】
前記クロック信号の１周期ごとに前記デジタルコード信号を変えることを特徴とする請求項７記載のＤ／Ａコンバータの動作テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システム電源等に使用する、テスト回路を備えたＤ／Ａコンバータ及びその動作テスト方法に関する。
【背景技術】
【０００２】
従来から行われているＤ／Ａコンバータの動作テスト方法では、Ｄ／Ａコンバータの出力に高精度の電圧計を接続し、デジタルコード信号のすべての組み合わせに対して、所定の電圧が出力されていることを確認していた。しかし、このような方法では、Ｄ／Ａコンバータの出力電圧が所定の電圧に達するまでの時間（セトリングタイム）が長いため、テストに要する時間が長くなって生産効率を悪化させており、Ｄ／Ａコンバータのビット数が増えるに連れてこのような傾向が顕著になり問題となっていた。
【０００３】
そこで、Ｄ／Ａコンバータのテスト時間を短縮させるようにしたＤ／Ａコンバータの試験装置があった（例えば、特許文献１参照。）。この場合、直列接続された抵抗による分圧電圧をデジタルコード信号に応じてオン／オフするスイッチ手段により１つの分圧電圧を取り出すスイッチ群をＡｃｈとＢｃｈの２系統備えており、Ｂｃｈのスイッチ手段のテストは、Ｂｃｈのスイッチ手段ＳｉＢを（ｉは整数）、Ａｃｈのスイッチ手段Ｓ（ｉ−１）Ａ又はＳ（ｉ＋１）Ａのいずれか１つと共にオンし、そのときの各ｃｈの出力電圧の大小関係をコンパレータによって測定し、その結果から該スイッチ手段の良否を判定していた。
【０００４】
同様に、Ａｃｈのスイッチ手段のテストは、Ａｃｈのスイッチ手段ＳｉＡを、Ｂｃｈのスイッチ手段Ｓ（ｉ−１）Ｂ又はＳ（ｉ＋１）Ｂのいずれか１つと共にオンし、そのときの各ｃｈの出力電圧の大小関係をコンパレータによって測定して、その結果から該スイッチ手段の良否を判定していた。このような試験を繰り返し行い、スイッチ手段のテストのみによって、テスト時間の短縮を図っていた。
【特許文献１】特開２００６−２７９１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような方法では、ＡｃｈとＢｃｈの２系統のＤ／Ａ出力が必要であり、１ｃｈのＤ／Ａコンバータには適用することができないという問題があった。
【０００６】
本発明は、このような問題を解決するためになされたものであり、高精度な電圧計が不要で、しかも１ｃｈのＤ／Ａコンバータであってもテスト時間の短縮を図ることができるＤ／Ａコンバータ及びその動作テスト方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るＤ／Ａコンバータは、入力されたデジタルコード信号をＤ／Ａ変換して出力するＤ／Ａコンバータにおいて、
所定の基準電圧を生成し、外部から入力された第３テストモード切換信号に応じて該生成した基準電圧の出力制御を行う基準電圧生成回路部と、
入力された前記基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力するＤ／Ａ変換回路部と、
外部から入力された第１テストモード切換信号に応じて、所定のテスト信号入力端子を介して外部から入力されたテスト信号を前記基準電圧として前記Ｄ／Ａ変換回路部に出力する第１スイッチ回路部と、
外部から入力された第２テストモード切換信号に応じて、前記Ｄ／Ａ変換回路部から出力されたアナログ信号を所定のテスト信号出力端子を介して外部に出力する第２スイッチ回路部と、
を備え、
前記Ｄ／Ａ変換回路部は、外部から入力された第４テストモード切換信号に応じて、前記基準電圧として入力された電圧を前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力するものである。
【０００８】
また、前記第３テストモード切換信号及び第４テストモード切換信号は、同一のテストモード切換信号であり、前記第１テストモード切換信号及び第２テストモード切換信号は、該テストモード切換信号の信号レベルを反転させた同一の信号であるようにしてもよい。
【０００９】
また、テストモード時には、前記基準電圧生成回路部は、生成した前記基準電圧の出力を停止すると共に、前記第１スイッチ回路部は、前記テスト信号入力端子を介して入力された前記テスト信号を前記基準電圧としてＤ／Ａ変換回路部に出力し、前記Ｄ／Ａ変換回路部は、前記基準電圧として入力された電圧を前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力し、前記第２スイッチ回路部は、Ｄ／Ａ変換回路部から出力された該アナログ信号を、前記テスト信号出力端子を介して外部に出力するようにした。
【００１０】
また、通常動作モード時には、前記基準電圧生成回路部は、生成した前記基準電圧をＤ／Ａ変換回路部に出力すると共に、前記第１スイッチ回路部は、前記テスト信号入力端子を介して入力された前記テスト信号のＤ／Ａ変換回路部への出力を遮断し、前記第２スイッチ回路部は、Ｄ／Ａ変換回路部から出力されたアナログ信号の前記テスト信号出力端子への出力を遮断し、前記Ｄ／Ａ変換回路部は、入力された前記基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、前記デジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力するようにした。
【００１１】
また、この発明に係るＤ／Ａコンバータの動作テスト方法は、所定の基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、入力されたデジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力する、前記デジタルコード信号をＤ／Ａ変換して出力するＤ／Ａコンバータの動作テスト方法において、
テストモード時に、
前記基準電圧として所定のテスト信号を外部から入力し、
前記デジタルコード信号に応じてオンさせた前記スイッチを介して該テスト信号をアナログ信号として出力させ、
該出力されたアナログ信号を検出して、
前記オンさせたスイッチの動作チェックを行うようにした。
【００１２】
また、前記デジタルコード信号を順次変え、すべての組み合わせのデジタルコード信号に対して、オンさせたスイッチの前記動作チェックをそれぞれ行うようにした。
【００１３】
また、前記テスト信号は、所定のクロック信号をなし、前記アナログ信号として該クロック信号が出力されたか否かによって前記オンさせたスイッチの動作チェックを行うようにした。
【００１４】
また、前記クロック信号の１周期ごとに前記デジタルコード信号を変えるようにした。
【発明の効果】
【００１５】
本発明のＤ／Ａコンバータ及びＤ／Ａコンバータの動作テスト方法によれば、所定の基準電圧を、直列に接続された複数の抵抗によって複数の分圧比で分圧した各分圧電圧の中から１つの電圧を、入力されたデジタルコード信号に応じてオン／オフする複数のスイッチを介してアナログ信号として出力して前記デジタルコード信号をＤ／Ａ変換して出力し、テストモード時に、前記基準電圧として所定のテスト信号を外部から入力し、前記デジタルコード信号に応じてオンさせた前記スイッチを介して該テスト信号をアナログ信号として出力させ、該出力されたアナログ信号を検出して、前記オンさせたスイッチの動作チェックを行うようにした。このことから、高精度な電圧計を使用することなく、しかも１ｃｈのＤ／Ａコンバータであってもテスト時間の短縮を図ることができる。
【００１６】
また、通常動作モード時には、前記第１スイッチ回路部は、前記テスト信号入力端子を介して入力された前記テスト信号のＤ／Ａ変換回路部への出力を遮断すると共に、前記第２スイッチ回路部は、Ｄ／Ａ変換回路部から出力されたアナログ信号の前記テスト信号出力端子への出力を遮断するようにしたことから、テスト信号入力端子とテスト信号出力端子の両端子に誤って電圧が印加されたりショートしたりしても通常動作に影響を与えることをなくすことができる。
【００１７】
また、クロック信号の１周期ごとに前記デジタルコード信号を変えるようにして、クロック信号の１周期をデジタルコード信号の一つの設定時間と同じになるようにしたことから、すべてのビットのテストが短時間で行うことができる。
【発明を実施するための最良の形態】
【００１８】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるＤ／Ａコンバータの構成例を示したブロック図である。
図１において、Ｄ／Ａコンバータ１は、Ｄ／Ａ変換回路２と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧生成回路３と、ＮＭＯＳトランジスタからなる第１スイッチＭ１と、ＮＭＯＳトランジスタからなる第２スイッチＭ２とを備えている。
【００１９】
更に、Ｄ／Ａコンバータ１は、１２ビットのデジタルコード信号Ｄ［１１：０］が対応して入力される各端子からなるＤ［１１：０］端子と、クロック信号ＣＬＫが入力されるＣＬＫ端子と、スリープ信号ＳＬＥＥＰが入力されるＳＬＥＥＰ端子と、第１テストモード切換信号ＴＥＳＴ１が入力されるＴＥＳＴ１端子と、第２テストモード切換信号ＴＥＳＴ２が入力されるＴＥＳＴ２端子と、第３テストモード切換信号ＴＥＳＴ３が入力されるＴＥＳＴ３端子と、第４テストモード切換信号ＴＥＳＴ４が入力されるＴＥＳＴ４端子と、外部からテスト信号が入力されるＴｉｎ端子と、Ｄ／Ａ変換回路２の出力信号を外部に出力するためのＴｏｕｔ端子と、Ｄ／Ａ変換回路２から出力されたアナログ信号Ａｏｕｔを外部に出力するためのＡｏｕｔ端子とを備えている。なお、Ｄ／Ａ変換回路２はＤ／Ａ変換回路部を、基準電圧生成回路３は基準電圧生成回路部を、第１スイッチＭ１は第１スイッチ回路部を、第２スイッチＭ２は第２スイッチ回路部をそれぞれなす。
【００２０】
基準電圧生成回路３は、Ｄ／Ａコンバータ１で使用する基準電圧Ｖｒｅｆを生成し、出力端子をなすＶｏｕｔ端子がＤ／Ａ変換回路２のＶＲＴ端子に接続されている。また、基準電圧生成回路３には、入力端子をなすＳＬＥＥＰ端子にスリープ信号ＳＬＥＥＰが、入力端子をなすＴＥＳＴ端子に第３テストモード切換信号ＴＥＳＴ３がそれぞれ入力されている。第１スイッチＭ１は、Ｔｉｎ端子とＤ／Ａ変換回路２のＶＲＴ端子との間に接続され、第１スイッチＭ１のゲートはＴＥＳＴ１端子に接続されている。第２スイッチＭ２は、Ｔｏｕｔ端子とＤ／Ａ変換回路２のＤＡｏｕｔ端子との間に接続され、第２スイッチＭ２のゲートはＴＥＳＴ２端子に接続されている。Ｄ／Ａ変換回路２は、更に、デジタルコード信号Ｄ［１１：０］、クロック信号ＣＬＫ、スリープ信号ＳＬＥＥＰ及び第４テストモード切換信号ＴＥＳＴ４がそれぞれ入力されており、Ｄ／Ａ変換したアナログ信号Ａｏｕｔを、出力端子をなすＡＭＰｏｕｔ端子からＡｏｕｔ端子に出力する。
【００２１】
図２は、図１の基準電圧生成回路３の回路例を示した図である。
図２において、基準電圧生成回路３は、バンドギャップリファレンスを用いた基準電圧発生回路１１、演算増幅回路１２、帰還抵抗をなす抵抗１３，１４、及びＮＭＯＳトランジスタＭ１１で構成されている。基準電圧発生回路１１から出力された基準電圧は、演算増幅回路１２の非反転入力端に出力され、演算増幅回路１２で増幅されてＶｏｕｔ端子から基準電圧Ｖｒｅｆとして出力される。基準電圧発生回路１１及び演算増幅回路１２は、スリープ信号ＳＬＥＥＰがそれぞれ入力されており、所定のスリープ信号ＳＬＥＥＰが入力されると、それぞれ動作を停止して消費電流がほぼ０になるようにする。このとき、演算増幅回路１２の出力端はハイインピーダンス状態になる。
【００２２】
演算増幅回路１２の出力端とＮＭＯＳトランジスタＭ１１のドレインとの間には、抵抗１３及び１４が直列に接続され、ＮＭＯＳトランジスタＭ１１のソースは接地電圧に接続されている。抵抗１３と１４との接続部は演算増幅回路１２の反転入力端に接続され、ＮＭＯＳトランジスタＭ１１のゲートはＴＥＳＴ端子に接続されて第３テストモード切換信号ＴＥＳＴ３が入力されている。ＮＭＯＳトランジスタＭ１１は、第３テストモード切換信号ＴＥＳＴ３がハイレベルのときはオンして抵抗１４の一端を接地電圧に接続するが、第３テストモード切換信号ＴＥＳＴ３がローレベルになると、オフして抵抗１４と接地電圧との接続を遮断する。
【００２３】
図３は、図１のＤ／Ａ変換回路２の回路例を示した図である。
図３において、Ｄ／Ａ変換回路２は、ロービットのデジタルコード信号Ｄ０〜Ｄ５を６４線にデコードして出力するデコーダ２１と、デコーダ２１の出力信号をクロック信号ＣＬＫに同期してラッチするラッチ回路２２と、ハイビットのデジタルコード信号Ｄ６〜Ｄ１１を６４線にデコードして出力するデコーダ２３と、デコーダ２３の出力信号をクロック信号ＣＬＫに同期してラッチするラッチ回路２４と、抵抗分圧回路２５、抵抗分圧回路２５からの出力電圧を増幅する演算増幅回路２６と、演算増幅回路２６の帰還抵抗をなす抵抗２７，２８と、第４テストモード切換信号ＴＥＳＴ４でオン／オフ制御されるＮＭＯＳトランジスタＭ２１と、抵抗Ｒ０とで構成されている。
【００２４】
更に、抵抗分圧回路２５は、４０９６個の抵抗Ｒ１〜Ｒ４０９６と、ラッチ回路２２から出力された対応する出力信号Ｌ０〜Ｌ６３でオン／オフ制御される６４個のＮＭＯＳトランジスタＳＬ０〜ＳＬ６３と、ラッチ回路２４から出力された対応する出力信号Ｈ０〜Ｈ６３でオン／オフ制御される４０９６個のＮＭＯＳトランジスタＳ１〜Ｓ４０９６とで構成されている。なお、ＮＭＯＳトランジスタＳＬ０〜ＳＬ６３及びＳ１〜Ｓ４０９６はそれぞれスイッチをなす。
ＮＭＯＳトランジスタＭ２１のドレインとＶＲＴ端子との間には、抵抗Ｒ０〜Ｒ４０９６が直列に接続され、ＮＭＯＳトランジスタＭ２１のソースは接地電圧に接続されており、ＮＭＯＳトランジスタＭ２１のゲートはＴＥＳＴ端子に接続されて第４テストモード切換信号ＴＥＳＴ４が入力されている。
【００２５】
また、ＮＭＯＳトランジスタＳ１〜Ｓ４０９６において、ドレインが抵抗Ｒ０〜Ｒ４０９６の直列回路の対応する接続部にそれぞれ接続され、ソースが対応するＮＭＯＳトランジスタＳＬ０〜ＳＬ６３のドレインにそれぞれ接続されており、ゲートには出力信号Ｈ０〜Ｈ６３が対応してそれぞれ入力されている。また、ＮＭＯＳトランジスタＳＬ０〜ＳＬ６３の各ソースは接続され、該接続部はＤＡｏｕｔ端子及び演算増幅回路２６の非反転入力端にそれぞれ接続されている。ＮＭＯＳトランジスタＳＬ０〜ＳＬ６３の各ゲートには、出力信号Ｌ０〜Ｌ６３が対応してそれぞれ入力されている。
【００２６】
演算増幅回路２６の出力端はＡＭＰｏｕｔ端子に接続され、演算増幅回路２６の出力端と接地電圧との間には抵抗２７及び２８が直列に接続されている。抵抗２７と抵抗２８との接続部は演算増幅回路２６の反転入力端に接続され、更に、演算増幅回路２６にはスリープ信号ＳＬＥＥＰが入力され、演算増幅回路２６は該スリープ信号ＳＬＥＥＰによって動作制御される。演算増幅回路２６は、帰還抵抗２７と２８の抵抗値によって決まる増幅率で、抵抗分圧回路２５から出力された分圧電圧を増幅してＡＭＰｏｕｔ端子に出力する。
【００２７】
このような構成において、Ｄ／Ａコンバータ１が通常の動作を行う場合、第１テストモード切換信号ＴＥＳＴ１及び第２テストモード切換信号ＴＥＳＴ２がそれぞれローレベルであり、第３テストモード切換信号ＴＥＳＴ３及び第４テストモード切換信号ＴＥＳＴ４がそれぞれハイレベルである。この場合、第１スイッチＭ１及び第２スイッチＭ２はそれぞれオフして遮断状態になり、Ｔｉｎ端子及びＴｏｕｔ端子は、内部回路から切り離された状態になる。また、ＮＭＯＳトランジスタＭ１１がオンして導通状態になり、演算増幅回路１２は、帰還抵抗１３と１４の抵抗値によって決まる増幅率で基準電圧発生回路１１の出力電圧を増幅し、Ｄ／Ａ変換回路２のＶＲＴ端子に出力する。また、ＮＭＯＳトランジスタＭ２１もオンして導通状態になるため、抵抗Ｒ０の一端が接地電圧に接続され、抵抗Ｒ０〜Ｒ４０９６の直列回路には、基準電圧生成回路３からの基準電圧Ｖｒｅｆが入力され、Ｄ／Ａコンバータ１は通常のＤ／Ａ変換動作を行う。なお、Ｄ／Ａ変換回路２の通常動作は周知であることからその説明は省略する。
【００２８】
次に、Ｄ／Ａコンバータ１のテストを行う場合について説明する。
この場合、まず所定のスリープ信号ＳＬＥＥＰが入力され、基準電圧発生回路１１及び演算増幅回路１２がそれぞれ動作を停止し、演算増幅回路１２の出力端はハイインピーダンス状態になる。また、演算増幅回路２６も動作を停止する。
次に、第３テストモード切換信号ＴＥＳＴ３及び第４テストモード切換信号ＴＥＳＴ４がそれぞれローレベルになる。このため、ＮＭＯＳトランジスタＭ１１及びＭ２１がそれぞれオフして遮断状態になり、抵抗Ｒ０及び抵抗１４の接地電圧への接続がそれぞれ遮断され、抵抗Ｒ０〜Ｒ４０９６の直列回路における両端の接続が他の回路から完全に切り離された状態になる。
【００２９】
次に、第１テストモード切換信号ＴＥＳＴ１及び第２テストモード切換信号ＴＥＳＴ２がそれぞれハイレベルになる。このため、第１スイッチＭ１及び第２スイッチＭ２がそれぞれオンして導通状態になり、Ｔｉｎ端子がＤ／Ａ変換回路２のＶＲＴ端子に接続され、抵抗Ｒ４０９６の一端がＴｉｎ端子に接続される。また、Ｔｏｕｔ端子がＤ／Ａ変換回路２のＤＡｏｕｔ端子に接続される。
次に、任意のデジタルコード信号Ｄ０〜Ｄ１１が入力され、Ｔｉｎ端子に所定の電圧が入力される。該電圧がＴｏｕｔ端子に出力されることを確認する。このような確認をすべてのデジタルコード信号Ｄ０〜Ｄ１１の組み合わせで行うことによってテストが完了する。
【００３０】
具体的には、デジタルコード信号Ｄ０〜Ｄ１１がすべて０であるとする。すると、抵抗分圧回路２５のＮＭＯＳトランジスタＳＬ０とＮＭＯＳトランジスタＳ１〜Ｓ６４がそれぞれオンする。このとき、Ｔｉｎ端子に電圧Ｖ１を入力すると、電圧Ｖ１は、第１スイッチＭ１を通ってＤ／Ａ変換回路２のＶＲＴ端子に入力され、抵抗Ｒ１〜Ｒ４０９６の直列回路を通って、更にオンしているＮＭＯＳトランジスタＳ１とＮＭＯＳトランジスタＳＬ０を通って、Ｄ／Ａ変換回路２のＤＡｏｕｔ端子に出力され、第２スイッチＭ２を通ってＤ／Ａコンバータ１のＴｏｕｔ端子に出力される。すなわち、Ｔｉｎ端子に入力された電圧がそのままＴｏｕｔ端子に出力されることになる。
【００３１】
次に、デジタルコード信号Ｄ０〜Ｄ１１の各ビットがすべて１になるまで順次増やして行くと、Ｔｉｎ端子に入力した電圧が通る抵抗の数が一つずつ減ると共に、オンするＮＭＯＳトランジスタが順次移動して、常にＴｉｎ端子に入力した電圧がＴｏｕｔ端子に出力される。仮に、ＮＭＯＳトランジスタＳ１〜Ｓ４０９６及びＳＬ１〜ＳＬ６３に不具合があった場合は、不具合のあるＮＭＯＳトランジスタがオンするデジタルコード信号を設定したときに、Ｔｏｕｔ端子からＴｉｎ端子に入力した電圧が出力されないため、不良のＮＭＯＳトランジスタを検出することができる。
【００３２】
実際のテストにおいては、Ｔｉｎ端子には、図４で示すようなクロック信号をなすテスト信号が入力され、Ｔｏｕｔ端子からは図４で示すような波形の信号が出力される。入力されたテスト信号の電圧振幅Ｖ１が小さいほど高速動作を行うことができるが、スイッチ手段に使用されているＮＭＯＳトランジスタの特性で制約されるため、約２Ｖに設定されている。また、Ｔｏｕｔ端子に接続する測定器の負荷として５０ｐＦが付くとすると、時定数によるセットリングタイムは１００μｓｅｃ必要である。このため前記クロック信号の周期を２００μｓｅｃとするとすべてのＮＭＯＳトランジスタＳ１〜Ｓ４０９６及びＳＬ０〜ＳＬ６３の検査に要する時間は約０.８秒になる。
【００３３】
なお、前記説明では、４つの第１テストモード切換信号ＴＥＳＴ１、第２テストモード切換信号ＴＥＳＴ２、第３テストモード切換信号ＴＥＳＴ３及び第４テストモード切換信号ＴＥＳＴ４を使用したが、１つのテストモード切換信号ＴＥＳＴで動作を切り換えるようにしてもよく、このようにした場合、図１は図５のようになる。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図５における図１との相違点は、図１の第１テストモード切換信号ＴＥＳＴ１、第２テストモード切換信号ＴＥＳＴ２、第３テストモード切換信号ＴＥＳＴ３及び第４テストモード切換信号ＴＥＳＴ４の代わりに、Ｄ／Ａ変換回路２及び基準電圧生成回路３にテストモード切換信号ＴＥＳＴをそれぞれ入力すると共に、第１スイッチＭ１及び第２スイッチＭ２の各ゲートに、テストモード切換信号ＴＥＳＴの信号レベルをインバータ３１で反転させた信号をそれぞれ入力するようにしたことにある。
【００３４】
このようにすることにより、テストモードに設定するには、所定のスリープ信号ＳＬＥＥＰを入力した後、テストモード切換信号ＴＥＳＴをローレベルにすればよく、図１のように第３テストモード切換信号ＴＥＳＴ３及び第４テストモード切換信号ＴＥＳＴ４をそれぞれローレベルにし、その後、第１テストモード切換信号ＴＥＳＴ１及び第２テストモード切換信号ＴＥＳＴ２をそれぞれハイレベルにするテスト手順を同時に実行することができる。なお、テストモードの動作については図１の場合と同様であることからその説明を省略する。
【００３５】
このように、本第１の実施の形態におけるＤ／Ａコンバータは、テストモード時には、抵抗分圧回路２５を基準電圧生成回路３から切り離し、抵抗分圧回路２５の一端に所定の電圧を入力して、抵抗分圧回路２５の各抵抗とスイッチをなすＮＭＯＳトランジスタを介して出力された電圧を観測するようにした。このことから、高精度な電圧計を使用せずに短時間で抵抗分圧回路２５を構成するスイッチをなすＮＭＯＳトランジスタのテストを行うことができ、１ｃｈのＤ／Ａコンバータであってもテスト時間の短縮を図ることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態におけるＤ／Ａコンバータの構成例を示したブロック図である。
【図２】図１の基準電圧生成回路３の内部回路例を示した図である。
【図３】図１のＤ／Ａ変換回路２の内部回路例を示した図である。
【図４】Ｔｉｎ端子に入力された信号と該信号に対するＴｏｕｔ端子から出力された信号の各波形例を示したタイミングチャートである。
【図５】本発明の第２の実施の形態におけるＤ／Ａコンバータの構成例を示したブロック図である。
【符号の説明】
【００３７】
１  Ｄ／Ａコンバータ
２  Ｄ／Ａ変換回路
３  基準電圧生成回路
２１，２３  デコーダ
２２，２４  ラッチ回路
２５  抵抗分圧回路
２６  演算増幅回路
２７，２８  抵抗
Ｍ１  第１スイッチ
Ｍ２  第２スイッチ
Ｍ２１，Ｓ１〜Ｓ４０９６及びＳＬ０〜ＳＬ６３  ＮＭＯＳトランジスタ
Ｒ０〜Ｒ４０９６，２７，２８  抵抗
【図１】
2008277940.tif 000003
【図２】
2008277940.tif 000004
【図３】
2008277940.tif 000005
【図４】
2008277940.tif 000006
【図５】
2008277940.tif 000007