(57)【要約】【課題】工程中の電極の剥がれを防止できる構造を備え、初期特性及び信頼性に優れた半導体発光素子を提供する。【課題を解決するための手段】半導体発光素子は、基板上に、下から順に第１導電型のクラッド層、活性層、及び第２導電型のクラッド層が形成され、第２導電型のクラッド層を少なくとも含む層にリッジ形状のストライプ構造を備える。ストライプ構造の側面及び底面に形成された誘電体膜と、ストライプ構造の上面に形成された導電膜よりなるオーミック電極とを備えている。【選択図】図３
2008277492.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下から順に第１導電型のクラッド層、活性層、及び第２導電型のクラッド層が形成され、前記第２導電型のクラッド層を少なくとも含む層にリッジ形状のストライプ構造を備えた半導体発光素子であって、
前記ストライプ構造の側面及び底面に形成された誘電体膜と、
前記ストライプ構造の上面に形成された導電膜よりなるオーミック電極とを備えている、半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
前記オーミック電極を構成する前記導電膜は、前記ストライプ構造の側面に位置する前記誘電体膜上と、前記ストライプ構造の上面上とに形成されており、
前記導電膜における前記誘電体膜上の部分と前記ストライプ構造の上面上の部分とは、不連続である、半導体発光素子。
【請求項３】
請求項２に記載の半導体発光素子において、
前記導電膜における前記ストライプ構造の上面上の部分の膜厚は、中心部から周縁部に向かって減少している、半導体発光素子。
【請求項４】
請求項１に記載の半導体発光素子において、
前記第２導電型のオーミック電極を構成する前記導電膜は、前記ストライプ構造の上面上にのみ形成されている、半導体発光素子。
【請求項５】
請求項４に記載の半導体発光素子において、
前記導電膜の膜厚は、中心部から周縁部に向かって減少している、半導体発光素子。
【請求項６】
請求項４に記載の半導体発光素子において、
前記導電膜の膜厚は、一定である、半導体発光素子。
【請求項７】
請求項１〜６のうちのいずれか１項に記載の半導体発光素子において、
前記誘電体膜は、前記ストライプ構造の上面と側面の一部とを露出する開口部を有している、半導体発光素子。
【請求項８】
基板上に、下から順に第１導電型のクラッド層、活性層、及び第２導電型のクラッド層を形成する工程と、
前記第２導電型のクラッド層を少なくとも含む層にリッジ形状のストライプ構造を形成する工程と、
前記ストライプ構造を覆うように誘電体膜を形成する工程と、
前記誘電体膜に、前記ストライプ構造の上面と側面の一部とを露出する開口部を形成する工程と、
前記開口部に露出する前記誘電体膜上及び前記ストライプ構造の上面上に、導電膜を堆積する工程とを備え、
前記導電膜における前記誘電体膜上の部分と前記ストライプ構造の上面上の部分とは、不連続である、半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮ系半導体レーザダイオード（ＬＤ）はブルーレイディスクに代表される高密度光ディスクシステムの光ピックアップに必要不可欠なデバイスとなっている。こうした用途を持つＬＤは、一般的にＩｎＧａＮを活性層に、ＡｌＧａＮをクラッド層に、それぞれ用いている。さらに、ｐ型クラッド層にはリッジストライプが形成され、リッジストライプの側面及びその外側にはＳｉＯ２等の誘電体膜が形成されている。誘電体膜の材料には、ｐ型ＡｌＧａＮクラッド層の屈折率よりも低い屈折率を有する材料が選択され、リッジストライプは実屈折導波路を構成する。さらに、誘電体膜は電気的に絶縁性であるため、リッジストライプ上面から注入された電流はリッジ中心に狭窄される。このため、注入されたキャリアはリッジストライプの中心近傍に閉じ込められた光を効果的に増幅する。このようにして、現在のところ、１００ｍＷ以上の高出力動作を実現する光ディスク用ＬＤが実用化されている。
【０００３】
ＬＤの作製プロセスでは、リッジストライプの形成、ｐ型オーミック電極の形成、光閉じ込め機能を果たす誘電体膜の形成といったプロセスが、ＬＤの光学的・電気的な特性を決定する重要な工程となっている。
【０００４】
以下に、従来のリッジストライプ、ｐ型オーミック電極、及び誘電体膜の形成方法について説明する。
【０００５】
まず、従来の形成方法のひとつでは、図１１に示すように、ｎ型ＧａＮ基板４０１の上に順に形成されたｎ型クラッド層４０２、ｎ型光ガイド層４０３、活性層４０４、ｐ型光ガイド層４０５、ｐ型クラッド層４０６、及びｐ型コンタクト層４０７からなる半導体層の上部に、ＳｉＯ２やレジスト等の適当なストライプ状のマスクを形成した後ドライエッチングを行うことにより、リッジストライプを形成する。続いて、リッジストライプを覆うように誘電体膜４１０を形成した後に、該誘電体膜４１０にリッジストライプ上面を露出する開口部を形成する。続いて、開口部に露出するリッジストライプの上面及び誘電体膜４１０を覆うようにｐ型オーミック電極４１２を形成する。
【０００６】
従来の第１の形成方法によると、ｐ型オーミック電極は、通常、リッジストライプよりも大きな面積を有する。これは、開口部と全く同じ大きさの電極を形成すること、及び誘電体膜４１０の開口を精度良く形成することは技術的に極めて困難だからである。例えば、開口部を形成するためのフォトリソグラフィ工程の加工精度はコンタクト露光を用いた場合には数μｍ程度、ステッパー露光を用いたとしてもサブμｍ程度の加工精度となる。したがって、通常、ｐ型オーミック電極４１２の一部はリッジストライプ上面部分４１４以外にリッジストライプ近傍、及びリッジストライプ側壁を含む誘電体膜４１０上にｐ型オーミック電極４０２を構成するメタル層が形成されることとなる。
【０００７】
一般的に、ｐ型オーミック電極材料として用いられるＰｄ又はＮｉ等の金属材料とＳｉＯ２、ＳｉＮ、ＺｒＯ２、Ｔａ２Ｏ５、及びＮｂ２Ｏ５などの誘電体膜材料との接着強度は低いため、電極の剥がれが生じやすく、歩留まりの上で非常に大きな問題となっている（例えば特許文献１参照）。
【０００８】
上記電極の剥がれを防止する目的で、特許文献１では、ｐ型オーミック電極の上部に抑えとなる誘電体膜を形成することにより、ｐ型オーミック電極の剥がれを防止している。
【０００９】
他方で、リッジストライプの形成方法として、特許文献２に挙げられる従来の技術が提案されている（例えば特許文献２参照）。
【００１０】
特許文献２では、ストライプ状のｐ型オーミック電極を形成した後に、該ｐ型オーミック電極をマスクとしてリッジストライプを形成するためのドライエッチングを行う方法である。このようにすると、自己整合的にリッジストライプ上面にオーミック電極を形成することができる。その後、オーミック電極を覆うように誘電体膜を形成した後に、ｐ型オーミック電極の直上に相当する部分に開口部を形成する。このようにすると、ｐ型オーミック電極の幅はリッジストライプ上面の幅とほぼ一致する。この場合、ｐ型オーミック電極が誘電体膜上に形成されないので、誘電体膜上での電極の剥がれは発生しない。しかしながら、リッジストライプを形成するよりも前にｐ型オーミック電極を形成するために、リッジストライプ形成以後のプロセスに対して、処理温度、薬液等の観点から制約が生じる。
【００１１】
また、リッジストライプの形成方法として、特許文献３が挙げられる従来の技術が提案されている（例えば特許文献３参照）。
【００１２】
特許文献３では、コンタクト層を除いた部分のリッジストライプ側面が誘電体膜で覆われており、リッジストライプ上面及び側面に接触するリッジストライプ上の電極を形成することを特徴とする半導体レーザ素子の製造方法が提案されている。この方法によると、リッジストライプの形成から、光閉じ込め機能を果たす絶縁膜の形成を行い、リッジストライプ上に形成される開口をエッチバックを用いてリッジストライプの側壁まで拡大している。その後、リッジストライプの上面から側壁、さらに絶縁膜上に亘って連続したｐ型オーミック電極を形成する。
【特許文献１】特許第３０３１４１５号
【特許文献２】特開２００４−２５３５４５号公報
【特許文献３】特開２００６−５９８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、例えば特許文献１の構成では、ｐ型オーミック電極を誘電体膜で抑えることにより、バー状態への劈開時におけるｐ型オーミック電極の剥がれを防止することはできるが、劈開以前の製造工程途中におけるｐ型オーミック電極の剥がれを防止することはできない。つまり、ｐ型オーミック電極の形成工程中、及び誘電体膜形成までの工程中には、ｐ型オーミック電極の剥がれが生じる。その結果、歩留りが大きく低下するという問題が生じる。また、本件発明者らが検討したところによると、特許文献１の構成のようにｐ型オーミック電極を誘電体膜で抑えるというだけでは、バー状態への劈開時におけるｐ型オーミック電極の剥がれを防止するには十分ではないということが分かった。
【００１４】
また、素子としての動作状態において、半導体レーザは細いリッジストライプ構造に大電流を注入し発光させているために、活性層近傍及び素子としての温度が著しく高温になるが、素子の停止状態では室温まで冷却されることになる。ＧａＮよりなる半導体層とｐ型オーミック電極を構成する金属とでは熱膨張係数が異なるために、半導体層とｐ型オーミック電極とは動作時及び停止時において熱膨張による応力をそれぞれ受けることになる。このため、素子の動作時にこの応力によってｐ型オーミック電極の剥がれが生じてしまう可能性が高い。このとき、ｐ型オーミック電極がＧａＮコンタクト層上と誘電体膜上に対して連続的に接している場合には、両者から異なる応力を受けるため、ｐ型オーミック電極の剥がれが生じる可能性が一層高まることになる。
【００１５】
次に、特許文献２の構成では、ｐ型オーミック電極の剥がれが生じることなく製造工程を行うことができるが、リッジストライプを形成する前にｐ型オーミック電極を形成しているため、ｐ型オーミック電極は温度上昇により特性が悪化することになる。一般的に、リッジストライプの形成はドライエッチングで行うことが多く、ドライエッチングを行った際には、エッチング面にダメージが入ることが知られているが、このダメージを熱処理によって回復できることが知られている。ＧａＮ系の材料でも同様に、ドライエッチングによるダメージを回復するためには、リッジストライプを形成した後に熱処理を行う必要がある。ここで、ｐ型オーミック電極をリッジストライプの形成よりも前に行うと、ｐ型オーミック電極は耐熱性に弱いため、ドライエッチングによるダメージ回復のための熱処理を行うことができないという問題がある。
【００１６】
また、本件発明者らの検討によると、リッジストライプ上面の全面をｐ型オーミック電極によって覆っていない場合、つまり、特許文献２に記載のように、ｐ型オーミック電極の幅がリッジストライプ上面の幅よりも狭い場合に、半導体レーザのファーフィールドパターン（ＦＦＰ）に乱れが生じる。これは、特にＧａＮ系の材料を用いた場合には顕著であり、ＧａＮ系の材料からなるｐ型層の電気抵抗が高いために、リッジストライプ上面と同じ幅の電極面積を持っていない場合には、リッジストライプの外側には効果的に電流が流れないために、リッジストライプの外側で発光が十分に行われないことによって生じるものと考えられる。このようなＦＦＰの乱れは素子として好ましいものではなく、さらには、歩留まりの著しい低下につながるという問題がある。
【００１７】
また、特許文献３の構成では、ｐ型オーミック電極がリッジストライプの上面から誘電体膜上にかけて連続して形成されている。このため、例えば、リッジストライプの側面及び近傍における誘電体膜上のｐ型オーミック電極の剥がれに起因して、リッジストライプ上面におけるｐ型オーミック電極の剥がれも生じてしまうという問題がある。
【００１８】
このようなｐ型オーミック電極の剥がれは、初期特性の異常を引き起こし、歩留りを低下させる大きな要因となっている。例えば、剥がれた電極が発光点を覆うことによるＦＦＰパターンの異常や、端面近傍で剥がれることによる電流注入がなされなくなることによる発振しきい値の上昇及びスロープ効率の異常又は信頼性低下の要因ともなる。
【００１９】
以上説明したように、従来の技術では、工程中、劈開時、及び動作時における電極の剥がれを抑制することができないために、工程中の歩留まり、初期特性及び信頼性が低下していた。
【００２０】
前記に鑑み、本発明の目的は、工程中の電極の剥がれを防止すると共に、リッジストライプ構造の形成後に高温での熱処理を施すことができる半導体発光素子の製造方法を提供することで、歩留り良く初期特性及び信頼性に優れた半導体発光素子を提供することである。
【課題を解決するための手段】
【００２１】
前記の目的を達成するために、本発明の一形態に係る半導体発光素子は、基板上に、下から順に第１導電型のクラッド層、活性層、及び第２導電型のクラッド層が形成され、第２導電型のクラッド層を少なくとも含む層にリッジ形状のストライプ構造を備えた半導体発光素子であって、ストライプ構造の側面及び底面に形成された誘電体膜と、ストライプ構造の上面に形成された導電膜よりなるオーミック電極とを備えている。
【００２２】
本発明の一形態に係る半導体発光素子によると、リッジストライプ構造の上面におけるオーミック電極の剥がれを防止することができる。これにより、歩留まり良く初期特性及び信頼性に優れた半導体発光素子が実現される。
【００２３】
本発明の一形態に係る半導体発光素子において、オーミック電極を構成する導電膜は、ストライプ構造の側面に位置する誘電体膜上と、ストライプ構造の上面上とに形成されており、導電膜における誘電体膜上の部分とストライプ構造の上面上の部分とは、不連続である。
【００２４】
このようにすると、工程中に誘電体膜上におけるオーミック電極を構成する導電膜の剥がれが生じても、リッジストライプ構造の上面におけるオーミック電極を構成する導電膜がそれにつられて剥がれることがない。このため、歩留まり良く初期特性及び信頼性に優れた半導体発光素子が実現される。
【００２５】
また、オーミック電極を構成する導電膜が剥がれる原因は、導電膜に蓄積される機械的な応力が接着強度を上回ったときに発生する。このとき応力は導電膜の厚さと面積とによって変化するため、オーミック電極をリッジストライプ構造の上面上と誘電体膜上とで連続的に形成せずに不連続に形成することにより、導電膜に蓄積される機械的な応力を連続的に形成したときに比べて低減することができる。これは素子の動作中に素子自身の発熱で熱膨張による応力が発生することに対して有効であり、すなわり、応力が小さくなるので接着強度を上回らなくなり素子動作中のオーミック電極の剥がれを防止し、異常の無い優れた初期特性及び信頼性をもったデバイスが実現される。
【００２６】
また、誘電体膜における導電膜との接触面は、通常エッチングされた面であるため、誘電体膜形成直後の表面に比べて導電膜との密着性に優れていることから、誘電体膜に対する導電膜の剥がれが生じにくく、歩留りが向上する。
【００２７】
この場合、導電膜におけるストライプ構造の上面上の部分の膜厚は、中心部から周縁部に向かって減少している。
【００２８】
このようにすると、導電膜の膜厚は、中心部から周縁部に向かって減少していることで、リッジストライプ構造の上面における電極に対して、電極膜全体の機械的な応力を減少させることができるため、素子動作中の電極の剥がれに対する有効な防止策となる。
【００２９】
本発明の一形態に係る半導体発光素子において、第２導電型のオーミック電極を構成する導電膜は、ストライプ構造の上面上にのみ形成されている。
【００３０】
このようにすると、工程中及び動作中のオーミック電極の剥がれを防止することができる。このため、歩留まり良く初期特性及び信頼性に優れた半導体発光素子が実現される。
【００３１】
この場合、導電膜の膜厚は、中心部から周縁部に向かって減少している構成でもよいし、導電膜の膜厚は、一定であってもよい。
【００３２】
このようにすると、導電膜の膜厚は、中心部から周縁部に向かって減少している場合には、リッジストライプ構造の上面における電極に対して、電極膜全体の機械的な応力を減少させることができるため、素子動作中の電極の剥がれに対する有効な防止策となる。一方、導電膜の膜厚が一定である場合には、膜厚変動によるコンタクト抵抗への影響を抑制して、動作電圧の悪化を防止することができる。
【００３３】
本発明の一形態に係る半導体発光素子において、誘電体膜は、ストライプ構造の上面と側面の一部とを露出する開口部を有している。
【００３４】
このようにすると、誘電体膜の開口部がリッジストライプ構造の側面の一部を露出しているために、その上に堆積される導電膜との密着性が向上する。また、リッジストライプ構造の上面に誘電体膜が残存することを回避してコンタクト不良を防止できる。
【００３５】
本発明の一形態に係る半導体発光素子の製造方法は、基板上に、下から順に第１導電型のクラッド層、活性層、及び第２導電型のクラッド層を形成する工程と、第２導電型のクラッド層を少なくとも含む層にリッジ形状のストライプ構造を形成する工程と、ストライプ構造を覆うように誘電体膜を形成する工程と、誘電体膜に、ストライプ構造の上面と側面の一部とを露出する開口部を形成する工程と、開口部に露出する誘電体膜上及びストライプ構造の上面上に、導電膜を堆積する工程とを備え、導電膜における誘電体膜上の部分とストライプ構造の上面上の部分とは、不連続である。
【００３６】
本発明の一形態に係る半導体発光素子の製造方法によると、上述した効果を有する本発明の一形態に係る半導体発光素子が得られる。また、リッジストライプ構造を形成した後に、オーミック電極を構成する導電膜を形成する工程を行うため、リッジストライプ構造を形成した後に、リッジストライプ構造を形成した際のドライエッチングによるダメージを回復するための熱処理工程を行うことができ、その後に、オーミック電極を形成することが可能になる。
【発明の効果】
【００３７】
本発明によると、工程中におけるオーミック電極の剥がれを抑制して、リッジストライプ構造の形成後に高温での熱処理を施すことができる半導体発光素子の製造方法を提供することができる。これにより、歩留り良く初期特性及び信頼性に優れた半導体発光素子が実現される。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の各実施形態について、図面を参照しながら説明する。
【００３９】
（第１の実施形態）
図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、及び図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体発光素子及びその製造方法を説明するための要部断面図を示している。
【００４０】
まず、図１（ａ）に示すように、例えばｎ型のＧａＮ基板１０１の上に、半導体層を形成する。具体的には、基板１０１の上に、有機金属気相成長（ＭＯＣＶＤ）を用いて、下から順に、厚さ２．５μｍのｎ型ＡｌｘＧａ１−ｘＮ（ｘ＝０．０３）よりなるクラッド層１０２、厚さ０．１μｍのｎ型ＡｌｘＧａ１−ｘＮ（ｘ＝０．００３）よりなる光ガイド層１０３、厚さ８ｎｍのＩｎｙＧａ１−ｙＮ（ｙ＝０．０８）よりなる障壁層と厚さ３ｎｍのＩｎｙＧａ１−ｙＮ（ｙ＝０．０３）の井戸層とによって構成される多重量子井戸活性層１０４、厚さ０．１μｍのｐ型ＧａＮよりなる光ガイド層１０５、厚さ０．５μｍのｐ型ＡｌｘＧａ１−ｘＮ（ｘ＝０．０３）よりなるクラッド層１０６、厚さ６０ｎｍのｐ型ＧａＮよりなるコンタクト層１０７をそれぞれ形成する。ここで、Ｇａの原料としてはトリメチルガリウム、Ａｌの原料としてはトリメチルアルミニウム、Ｉｎの原料としてはトリメチルインジウム、ｐ型のドーパントとしてはＭｇを用いその原料としてはシクロペンタジエニルマグネシウム、ｎ型のドーパントとしてはＳｉを用いている。また、Ｎの原料としてはアンモニアを、キャリアガスとして窒素及び水素を用いている。
【００４１】
なお、以上のように、基板１０１上に形成する半導体層を具体的に特定して説明したが、本発明は、上述した製造方法及び構成に限定されるものではなく、半導体層の成長方法及び構成が変わっても本発明は同様に実施可能である。また、半導体層がＧａＡｓ系やＩｎＰ系であって、ＧａＮ系ではない場合であってもかまわないものであって、同様に、半導体層の構成が変化してもかまわない。
【００４２】
次に、図１（ｂ）に示すように、半導体層を構成するコンタクト層１０７の上に、ストライプ形状を有するＳｉＯ２よりなるマスクパターン１０８を形成する。具体的には、後述するリッジストライプの幅が１．５μｍとなるようにマスクパターン１０８の幅を設定しており、ストライプ形状のＳｉＯ２よりなるマスクパターン１０８の形成は、一般的に、ＳｉＯ２を２００ｎｍ堆積した後に、フォトリソグラフィ工程を用いてストライプ形状のレジストパターンを形成する。続いて、このストライプ形状のレジストパターンをマスクに用いたＲＩＥ等のドライエッチング又はバッファードフッ酸（ＢＨＦ）等を用いたウェットエッチングによりＳｉＯ２をエッチングすることにより、ストライプ形状を有するＳｉＯ２よりなるマスクパターン１０８を形成する。最後に、使用したレジストパターンを除去する。なお、ストライプ形状の幅が１〜２μｍ程度である場合には、レジストパターンの形成は寸法変化が小さいドライエッチングを通常使用する。
【００４３】
次に、図１（ｃ）に示すように、塩素ガス（Ｃｌ２）を利用した誘導結合型プラズマエッチング装置を用いて、クラッド層１０６及びコンタクト層１０７をエッチングして、リッジストライプ１０９を形成する。このとき、マスクパターン１０８を残存させたままの状態で、窒素（Ｎ２）雰囲気下で８００℃３０分間の熱処理を行う。このようにすると、ドライエッチング面に発生したダメージを回復することができる。この点、上述した特許文献２に記載の方法に当該工程を適用することはできない。なぜなら、リッジストライプ形成のドライエッチングを行った時点でｐ型オーミック電極が形成されているため、その後の高温に曝される工程において、コンタクト抵抗が上昇して動作電圧が悪化するためである。ここで、当該工程におけるエッチング面のダメージを回復するための熱処理の温度は、５００℃〜９５０℃の温度範囲が望ましく、この場合、温度が高いほど短時間の熱処理でよく、温度が低いほど長時間の熱処理が必要である。また、熱処理温度として７５０℃〜９００℃の温度範囲とした場合には、１０分〜６０分までの熱処理時間とすることが望ましい。
【００４４】
次に、図２（ａ）に示すように、ウェットエッチングにより、マスクパターン１０８を除去する。続いて、ＣＶＤ法により、リッジストライプ１０９の全面を覆うように、厚さ４００ｎｍのＳｉＯ２よりなる誘電体膜１１０を形成する。なお、誘電体膜１１０は、ＣＶＤ法によって形成されるため、リッジストライプ１０９の側面においても、リッジストライプ１０９の上面の膜厚とほぼ同等の膜厚かそれよりも少し薄い膜厚でＳｉＯ２を堆積する。
【００４５】
次に、図２（ｂ）に示すように、フォトリソグラフィ及びエッチング技術を用いて、開口部１ａを有するレジストパターン１１１を形成する。
【００４６】
次に、図２（ｃ）に示すように、ＢＨＦを用いたウェットエッチングにより、誘電体膜１１０を部分的に除去することにより、開口部１ｂを形成する。このとき、誘電体膜１１０は少なくともリッジストライプ１０９の側面の一部まで露出するように除去される、この際コンタクト層１０７を超えてオーバーエッチングすることが望ましい。このように、オーバーエッチングを行うことにより、誘電体膜１１０の面内での膜厚バラツキによってリッジストライプ１０９のコンタクト層１０７上に誘電体膜１１０が残存することを回避してコンタクト不良を防止することができる。また、上記開口部１ａおよび１ｂは、リッジストライプ１０９及びリッジストライプ側壁の誘電体膜１１０からなる凸部よりも狭い幅を持つ。
【００４７】
次に、図３（ａ）に示すように、レジストパターン１１１を残存させた状態で、ｐ型オーミック電極１１２となるＰｄ／Ｐｔを蒸着することにより、ｐ型オーミック電極１１２と共に誘電体膜１１０上のメタル層１１３が形成される。また、この際、レジストパターン１１１上にも、メタル層１１２ａが形成される。このように、開口に用いたレジストパターン１１１をそのまま用いることにより、ｐ型オーミック電極１１２をリッジストライプ１０９の上面及びウェットエッチングされた誘電体膜１１０のエッチング面以外に堆積されることを防止することができる。
【００４８】
ここで、本件発明者らは、上記開口部１ｂを有するレジストパターン１１１の代わりに、図４に示すように、リッジストライプ１０９及びリッジストライプ側壁の誘電体膜１１０からなる凸部よりも開口径が大きい開口部５ａを有するレジストパターン１１１を比較例としてオーミック電極を形成する実験を行ったところ、レジストパターン１１１を形成する際のフォトリソグラフィ工程におけるパターンずれに対するマージンは向上するが、誘電体膜１１０上のメタル層の剥がれを生じたため、開口径として開口部１ｂの開口径と同等の大きさであることがより望ましいことが判明した。
【００４９】
また、Ｐｄ／Ｐｔが堆積する範囲は、ＳｉＯ２よりなる誘電体膜１１０の厚さｘ、レジストパターン１１１の開口径ｗ、及び、Ｐｄ／Ｐｔの蒸着源と基板表面のなす角θの３つのパラメータによって幾何学的に決定される。Ｐｄ／Ｐｔの蒸着源からの角度θはプラネタリ配置を用いて振ることが可能である。通常のステッパー露光によるレジストパターン１１１の開口部１ａを形成する際には、±０．２μｍ程度の中心ずれが発生するが、上記３つのパラメータを適当に選ぶことにより、リッジストライプ１０９の上面の全面がＰｄ／Ｐｔで覆われるようにすることができる。Ｐｄ／Ｐｔの膜厚に関しては、検討の結果、Ｐｄの膜厚は少なくとも１０ｎｍ以上であることが望ましく且つ１００ｎｍ以下であることが望ましい。また、Ｐｔの膜厚は、検討の結果、Ｐｄ膜厚の１．２倍以下の膜厚であれば、剥がれを防止することができるので望ましく、Ｐｄの酸化又は合金化による変質に対する保護膜として働くためには、１０ｎｍ以上の膜厚を有していることが望ましい。
【００５０】
また、本実施形態の方法によると、リッジストライプ１０９の上面におけるｐ型オーミック電極１１２の膜厚は、電極形成時の入射量がレジストパターン１１１の開口部１ｂの中心で最も大きいことから、開口部１ｂの中心部において厚くなり、開口部１ｂの周縁部に行くほど入射量が小さいことから膜厚は薄くなる。開口部１ｂの中心部はステッパーの合わせ精度と蒸着時の入射角とのバランスに応じて、リッジストライプ１０９の中心に必ずしも位置しない。このように、ｐ型オーミック電極１１２は、開口部１ｂの中心部で膜厚が厚い一方でリッジストライプ１０９の周辺部で薄いことにより、膜全体の応力を減少させることができ、ｐ型オーミック電極１１２の剥がれを抑制することができる。また、劈開時にはリッジストライプ１０９の周辺部から金属膜を割ることになるため、この周辺部において金属膜が薄くなっていることにより、瞬間的にかかる機械的な応力を軽減できるので、ｐ型オーミック電極１１２は剥がれ難くなると考えられる。リッジストライプ１０９の中心部と周辺部における膜厚としては、周辺部の膜厚が中心部の膜厚に対して０．３〜０．８倍程度の薄さであることが望ましい。
【００５１】
また、本実施形態の方法によると、開口部１ｂに露出する誘電体膜１１０の上にもＰｄ／Ｐｔからなるメタル層１１３が堆積するが、該メタル層１１３はｐ型オーミック電極１１２の剥がれに影響を与えることはない。理由の１つ目としては、メタル層１１３が堆積する下地層は、ＳｉＯ２よりなる誘電体膜１１０におけるウェットエッチング処理された面であることである。すなわち、本件発明者等が検討したところによると、通常のＣＶＤ法によって形成されただけのＳｉＯ２からなる誘電体膜１１０上に堆積されるＰｄ／Ｐｔからなるメタル層１１３は、下地層との接着強度が充分でなく、剥がれが生じることがあるのに対し、ウェットエッチング処理された誘電体膜１１０上に対するＰｄ／Ｐｔの接着強度は、ウェットエッチング処理されなかった場合に比べて増大するからである。なぜなら、誘電体膜１１０におけるウェットエッチング処理されたＳｉＯ２表面には細かな凹凸が形成されることで、接着強度が増大すると考えられるからである。理由の２つ目としては、誘電体膜１１０上に堆積されるＰｄ／Ｐｔからなるメタル層１１３は、リッジストライプ１０９の上面に形成されるＰｄ／Ｐｔからなるｐ型オーミック電極１１２と連続することなく分離して形成されていることである。すなわち、剥がれの原因は、Ｐｄ／Ｐｔに蓄積される機械的な応力が接着強度を上回ったときに発生し、このときの応力はＰｄ／Ｐｔの膜厚と面積によって変化するが、本実施形態では、誘電体膜１１０上のメタル層１１３はリッジストライプ１０９上のｐ型オーミック電極１１２と分離されて不連続になっているため、Ｐｄ／Ｐｔの積層膜は全体として面積が極めて小さく且つ膜厚が薄くなっている。このため、ｐ型オーミック電極１１２の剥がれ生じない。また、誘電体膜１１０上のメタル層１１３を構成するＰｄ／Ｐｔは素子完成時には電流注入に寄与しない部分であるため、工程中に剥がれを生じたとしても問題はない。
【００５２】
次に、図３（ｂ）に示すように、レジストパターン１１１に対する溶剤を用いて、レジストパターン１１１とその上部に堆積されたメタル層１１２ａをリフトオフする。このようにして、リッジストライプ１０９の形成に関係する主要なプロセスの後に、リッジストライプ１０９の上面の全面に亘るｐ型オーミック電極１１２を形成することができる。
【００５３】
次に、図３（ｃ）に示すように、ｐ型オーミック電極１１２を含むリッジストライプ１０９及びメタル層１１３を含む誘電体膜１１０の上にパッド電極１１４を形成する。なお、パッド電極１１４の形成は、レジストパターンを用いたリフトオフによって形成してもよいし、全面蒸着から必要な部分以外をエッチング除去することによって形成してもよい。本実施形態では、パッド電極１１４の層構造として下から順にＴｉ／Ｐｔ／Ａｕ／Ｔｉ／Ａｕとしており、レジストを用いて蒸着した金属のリフトオフ及びメッキによって形成している。続いて、基板１０１の裏面を研磨除去した後に、該裏面にｎ型オーミック電極１１５を形成する。
【００５４】
以上の各工程によって得られたウェハをバー状態にヘキ開し、半導体発光素子の共振器を形成する。さらに、端面に反射率制御の為の端面コートを施し、さらにバーをチップ状態に劈開することで、半導体発光素子が完成する。
【００５５】
以上説明したように、本実施形態に係る半導体発光素子によると、リッジストライプ１０９の上面に形成されたｐ型オーミック電極１１２が、リッジストライプ１０９の側壁部に位置する誘電体膜１１０上に形成されたメタル層１１３とが不連続になっていることにより、ｐ型オーミック電極１１２の剥がれを防止することができる。これにより、ウェハ面内及びロット間を通じて初期特性及び信頼性の点で、歩留り良くデバイスを作製することができる。
【００５６】
（第２の実施形態）
図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）、及び図７は、本発明の第２の実施形態に係る半導体発光素子及びその製造方法を説明するための要部断面図を示している。なお、本発明の第２の実施形態に係る半導体発光素子及びその製造方法は、本発明の第１の実施形態に係る半導体発光素子及びその製造方法の変形例であるため、本実施形態では、第１の実施形態と同様の部分は説明を省略し、異なる部分を中心に説明することとする。
【００５７】
まず、上述した図３（ａ）に示したｐ型オーミック電極１１２を形成する工程において、レジストパターン１１１の形状、並びに、誘電体膜１１０の膜厚及び形状によっては、蒸着による金属膜が開口部１ｂに露出する誘電体膜１１０上にとどまらずレジストパターン１１１の側壁部に付着する場合もある。この場合、レジストパターン１１１の側壁部に付着した金属膜がリフトオフを阻害したり、さらには、図５（ａ）に示すように、誘電体膜１１０上のメタル層２０１として残存し、形状不良を引き起こす場合がある。
【００５８】
そこで、本実施形態に係る半導体発光素子及びその製造方法は、かかる問題を考慮したものであって、具体的には、以下の製造方法を経て半導体発光素子を得るものである。
【００５９】
上述した第１の実施形態で説明した図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、図３（ａ）に示す工程を同様に行う。ただし、誘電体膜１１０の材料としては、ウェットエッチングが可能な膜を用いる。例えばＳｉＯ２を用いることにより、ＢＨＦによりウェットエッチングが可能となるため、本実施形態では、ＣＶＤ法により、ＳｉＯ２を４００ｎｍ堆積することとする。
【００６０】
次に、図５（ｂ）に示すように、ＢＨＦを用いたウェットエッチングにより、誘電体膜１１０を除去する。このとき、リッジストライプ１０９の側壁部に位置する誘電体膜１１０上に形状不良として残存していたメタル層２０１はリフトオフ作用によって除去される。なお、リッジストライプ１０９の側壁部に位置する誘電体膜１１１上に不連続に形成されていたメタル層２０１は、リッジストライプ１０９の側壁部に直接接していないか、又は、接していてもその接触面積が非常に小さいために、容易にリフトオフされる。
【００６１】
次に、図５（ｃ）に示すように、ｐ型オーミック電極１１２を含むリッジストライプ１０９を覆うように、光閉じ込めの機能を果たす第１の誘電体膜２０２及び第２の誘電体膜２０３を形成する。ここで、光閉じ込め機能を果たす誘電体膜としては、膜の種類に特に制限はない。なぜなら、上述した第１の実施形態のように、ｐ型コンタクト層１０７の上に直接、誘電体膜１１０を形成していた場合には、ｐ型コンタクト層１０７へのダメージを回避するために、ドライエッチングではなくウェットエッチングによって開口部を形成できる膜を選択することとなるが、図５（ｃ）に示すように、第１及び第２の誘電体膜２０２及び２０３の下にｐ型オーミック電極１１２が配置されているため、第１及び第２の誘電体膜２０２及び２０３に対するドライエッチングの際のダメージをｐ型オーミック電極１１２が抑制する。このため、本実施形態では、第１の誘電体膜２０２として、Ｔａ２Ｏ５をＥＣＲスパッタにより１００ｎｍ堆積している。Ｔａ２Ｏ５は屈折率が高いためにキンクレベルの向上に寄与する。もちろん、第１の誘電体膜２０２はＳｉＯ２であっても構わないし、ＳｉＮ、ＺｒＯ２、Ａｌ２Ｏ３、ＡｌＮ、又はＨｆＯ２等の膜であっても構わず、屈折率や電気的耐圧、堆積方法の有無等の設計事項により選択することができる。また、本実施形態では、Ｔａ２Ｏ５膜の電気的耐圧を補強するために、第２の誘電体膜２０３としてＳｉＯ２を２００ｎｍ堆積している。このようにすると、多層の光閉じ込め用の誘電体膜を簡単に歩留まり良く形成することができる。この多層の光閉じ込め誘電体膜を形成できることにより、活性層への光閉じ込めをこの多層膜で制御することが可能であり、設計の自由度が増大して利点が大きく、また、プロセスに大きな変更が必要ないことから、不良の原因が特定しやすく、試作回数が減少して開発期間が短縮される。
【００６２】
次に、図６（ａ）に示すように、フォトリソグラフィ及びエッチング技術により、第２の誘電体膜２０３上に、開口部２ａを有するレジストパターン１１１を形成する。
【００６３】
次に、図６（ｂ）に示すように、ＢＨＦを用いたウェットエッチングにより、ＳｉＯ２からなる第２の誘電体膜２０３を部分的に除去し、開口部２ｂが形成される。ここで、Ｔａ２Ｏ５よりなる第１の誘電体膜２０２はＢＨＦに対して耐性があるために、図６（ｂ）に示すように、ＳｉＯ２からなる第２の誘電体膜２０３のみがエッチング除去される。また、第２の誘電体膜２０３がリッジストライプ１０９の側壁部まで除去されるようにウェットエッチングを行っている。
【００６４】
次に、図６（ｃ）に示すように、レジストパターン１１１を除去した後に、例えば弗素系のガスを用いたＲＩＥによるドライエッチングを用いて、Ｔａ２Ｏ５よりなる第２の誘電体膜２０３におけるｐ型オーミック電極１１２上の部分を除去する。これにより、ｐ型オーミック電極１１２が露出する。このようにして、リッジストライプ１０９の上面の全面にのみ、ｐ型オーミック電極１１２が形成される。また、このプロセス中では、誘電体膜上に形成されたメタル層２０１はすでにリフトオフされているために、ｐ型オーミック電極１１２が剥がれることがない。
【００６５】
次に、図７に示すように、ｐ型オーミック電極１１２を含むリッジストライプ１０９並びに第１及び第２の誘電体膜２０２及び２０３の上にパッド電極１１４を形成する。なお、パッド電極１１４の形成は、レジストパターンを用いたリフトオフによって形成してもよいし、全面蒸着から必要な部分以外をエッチング除去することによって形成してもよい。本実施形態では、第１の実施形態と同様に、パッド電極１１４の層構造として下から順にＴｉ／Ｐｔ／Ａｕ／Ｔｉ／Ａｕとしており、レジストを用いて蒸着した金属のリフトオフ及びメッキによって形成している。続いて、基板１０１の裏面を研磨除去した後に、該裏面にｎ型オーミック電極１１５を形成する。
【００６６】
以上の各工程によって得られたウェハをバー状態に劈開し、半導体発光素子の共振器を形成する。さらに、端面に反射率制御の為の端面コートを施し、さらにバーをチップ状態に劈開することで、半導体発光素子が完成する。
【００６７】
以上説明したように、本実施形態に係る半導体発光素子によると、工程中のｐ型オーミック電極１１２の剥がれが生じることなく、リッジストライプ１０９の上面の全面にのみｐ型オーミック電極１１２が形成された半導体発光素子を実現できる。また、第１及び第２の誘電体膜２０２及び２０３上には金属層が除去されているため、金属層が存在している場合の劈開時における剥がれの原因がなく、全製造工程を通じてｐ型オーミック電極１１２の剥がれを防止することができる。これにより、ウェハ面内及びロット間を通じて初期特性及び信頼性の点で、歩留り良くデバイスを作製することができる。また、高屈折率材料であるＴａ２Ｏ５を光閉じ込め機能を果たす誘電体膜（第１の誘電体膜２０２）として備えていることにより、第１の実施形態に比べて、キンクレベルが向上し、より高出力の動作が可能となっている。高出力動作は光ディスクへの多層記録などのために重要な技術である。
【００６８】
（第３の実施形態）
図８（ａ）〜（ｃ）、図９（ａ）〜（ｃ）、及び図１０（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体発光素子及びその製造方法を説明するための要部断面図を示している。なお、本発明の第３の実施形態に係る半導体発光素子及びその製造方法は、本発明の第１の実施形態に係る半導体発光素子及びその製造方法の変形例であるため、本実施形態では、第１の実施形態と同様の部分は説明を省略し、異なる部分を中心に説明することとする。
【００６９】
まず、上述した図３（ａ）に示したｐ型オーミック電極１１２を形成する工程において、形成されたｐ型オーミック電極１１２は、リッジストライプ１０９の中心部から周縁部に向かって膜厚が薄くなっている。ＧａＮ系のｐ型コンタクト抵抗はｐ型オーミック電極１１２の膜厚に敏感であるため、このような膜厚変動がｐ型コンタクト抵抗に影響を与えて、動作電圧が悪化する場合がある。
【００７０】
そこで、本実施形態に係る半導体発光素子及びその製造方法は、かかる問題を考慮したものであって、具体的には、リッジストライプ１０９の上面におけるｐ型オーミック電極１１２の膜厚が同じになるように、以下の製造方法を経て半導体発光素子を得るものである。
【００７１】
上述した第１の実施形態で説明した図１（ａ）〜（ｃ）、図２（ａ）に示す工程を同様に行う。ただし、誘電体膜３０１の厚さは、リッジストライプ１０９の側壁部分に堆積する誘電体膜３０１の厚みがフォトリソグラフィに用いるステッパーの合わせ精度よりも大きくなるように形成している。リッジストライプ１０９の上面及び側壁部に堆積される誘電体膜の堆積膜厚はその堆積方法によって相違がある。例えば、堆積方法が熱ＣＶＤであれば、等方性の高い堆積方法であるため側壁部分に多く堆積することから、誘電体膜の厚みはステッパーの合わせ精度の２〜４倍程度で構わない。本実施形態では、ステッパーの合わせ精度を０．２μｍとして、熱ＣＶＤを用いてＳｉＯ２からなる誘電体膜３０１を６００ｎｍ堆積している。
【００７２】
この場合、リッジストライプ１０９の幅にＳｉＯ２からなる誘電体膜３０１の幅を含めると、誘電体膜３０１の幅の分だけ合計０．４〜０．５μｍ程増加している。つまり、リッジストライプ１０９の片側で「誘電体膜３０１の膜厚＞ステッパーの合わせ精度」となっている。したがって、図８（ａ）に示すように、リッジストライプ１０９上に、リッジストライプ１０９と同じ大きさ又はそれよりも大きい開口径の開口部８ａを有するレジストパターン３０２を形成する。このような場合であっても、リッジストライプ１０９上を踏み外れて開口部８ａが形成されることがない。
【００７３】
次に、図８（ｂ）に示すように、レジストパターン３０２を残存させた状態で、ＢＨＦを用いたウェットエッチングにより、ＳｉＯ２よりなる誘電体膜３０１を部分的に除去して、開口部８ｂを形成する。
【００７４】
次に、図８（ｃ）に示すように、上述した第１の実施形態とは異なり、基板１０１の主面の法線方向に対して傾いた入射角を有するプラネタリではなく、ほぼ垂直に入射する法線型の配置を用いて蒸着を行うことにより、リッジストライプ１０９の上面及び誘電体膜３０１におけるウェットエッチングによって除去された面上に、ｐ型オーミック電極３０３及びメタル層３０３ｂを形成する。また、このとき、レジストパターン３０２の上にもメタル層３０３ａが形成される。
【００７５】
次に、図９（ａ）に示すように、レジストパターン３０２をリフトオフすることにより、レジストパターン３０２上のメタル層３０３ａも同時に除去される。ここで、形成されたｐ型オーミック電極３０３の膜厚は、図示するように、リッジストライプ１０９の上部において一定にすることができる。
【００７６】
次に、図９（ｂ）に示すように、上述した第２の実施形態と同様に、ＢＨＦを用いたウェットエッチングにより、誘電体膜３０１と共にメタル層３０３ｂを除去する。このようにして、リッジストライプ１０９上に、リッジストライプ１０９の上面と全く同じ幅を有するｐ型オーミック電極１０７を形成することができる。このように、リッジストライプ１０９の上面の幅と同一の幅を有するｐ型オーミック電極１０７が存在することと、膜厚によるコンタクト抵抗の変動が無いことから、電流注入が隅々まで均一になされるため、ＦＦＰの乱れが減少し歩留りが改善される。
【００７７】
次に、図９（ｃ）に示すように、ｐ型オーミック電極３０３を含むリッジストライプ１０９を覆うように、光閉じ込め機能を果たすＳｉＯ２からなる誘電体膜３０４を２００ｎｍ堆積する。
【００７８】
次に、図１０（ａ）に示すように、フォトリソグラフィ及びエッチング技術により、リッジストライプ１０９の上部に開口部８ｃを有するレジストパターン３０５を形成する。
【００７９】
次に、図１０（ｂ）に示すように、レジストパターン３０５をマスクに用いたウェットエッチング又はドライエッチングによ、リッジストライプ１０９の上部に位置する誘電体膜３０４を開口してｐ型オーミック電極３０３を露出させた後に、レジストパターン３０５を除去する。
【００８０】
次に、図１０（ｃ）に示すように、ｐ型オーミック電極３０３を含むリッジストライプ１０９及び誘電体膜３０４の上にパッド電極１１４を形成する。なお、パッド電極１１４の形成は、レジストパターンを用いたリフトオフによって形成してもよいし、全面蒸着から必要な部分以外をエッチング除去することによって形成してもよい。本実施形態では、第１の実施形態と同様に、パッド電極１１４の層構造として下から順にＴｉ／Ｐｔ／Ａｕ／Ｔｉ／Ａｕとしており、レジストを用いて蒸着した金属のリフトオフ及びメッキによって形成している。続いて、基板１０１の裏面を研磨除去した後に、該裏面にｎ型オーミック電極１１５を形成する。
【００８１】
以上の各工程によって得られたウェハをバー状態に劈開し、半導体発光素子の共振器を形成する。さらに、端面に反射率制御の為の端面コートを施し、さらにバーをチップ状態に劈開することで、半導体発光素子が完成する。
【００８２】
以上説明したように、本実施形態に係る半導体発光素子によると、工程中のｐ型オーミック電極３０３の剥がれが生じることなく、リッジストライプ１０９の上面の全面にのみｐ型オーミック電極３０３が形成された半導体発光素子を実現できる。また、誘電体膜３０４上には金属層が除去されているため、金属層が存在している場合の劈開時における剥がれの原因がなく、全製造工程を通じてｐ型オーミック電極３０３の剥がれを防止することができる。これにより、ウェハ面内及びロット間を通じて初期特性及び信頼性の点で、歩留り良くデバイスを作製することができる。また、光閉じ込め機能を果たす誘電体膜３０４の材料にＳｉＯ２を用いているために、低コストが実現される。なぜなら、ＳｉＯ２膜の堆積は誘電体膜の中でも良く研究されており、他の材料よりなる膜に比べてより簡便な方法で堆積可能だからである。また、波長４０５ｎｍ付近での屈折率が１．４５〜１．５０程度でありＧａＮ系の材料との屈折率差Δｎが大きいため、活性層で発光した光が効率よく閉じ込められ、上述の第２の実施形態で用いた高屈折率材料と比べてキンクレベルは下がるものの発振閾値を低減することができる。よって、低閾値で且つ低コストであることが要求される再生用の半導体発光素子の構成として好適である。
【産業上の利用可能性】
【００８３】
本発明に係る半導体発光素子は、初期特性及び信頼性に優れるため、光ディスク用のレーザ光源等にとって有用である。また、半導体発光素子を歩留まり良く製造可能な方法であるため、他の半導体発光素子を光源として用いている分野の用途にも応用できる。
【図面の簡単な説明】
【００８４】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図４】本発明の第１の実施の形態に係る半導体発光素子及びその製造方法における比較実験を説明するための断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図６】（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図７】本発明の第２の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図８】（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図９】（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図１０】（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体発光素子及びその製造方法を説明するための断面図である。
【図１１】従来の半導体発光素子の構成を示す断面図である。
【符号の説明】
【００８５】
１０１  ｎ型ＧａＮ基板
１０２  ｎ型クラッド層
１０３  ｎ型光ガイド層
１０４  活性層
１０５  ｐ型光ガイド層
１０６  ｐ型クラッド層
１０７  ｐ型コンタクト層
１０８  マスクパターン
１０９  リッジストライプ
１１０  誘電体膜
１１１  レジストパターン
１１２  ｐ型オーミック電極
１１２ａ、１１３  メタル層
１１４  パッド電極
１１５  ｎ型電極
２０１  メタル層
２０２  第１の誘電体膜
２０３  第２の誘電体膜
３０１  誘電体膜
３０２  レジストパターン
３０３  ｐ型オーミック電極
３０３ａ、３０３ｂ  メタル層
３０４  誘電体膜
３０５  レジストパターン
１ａ、１ｂ、２ａ、２ｂ、８ａ、８ｂ  開口部
４０１  従来の半導体発光素子の構成におけるｎ型ＧａＮ基板
４０２  従来の半導体発光素子の構成におけるｎ型クラッド層
４０３  従来の半導体発光素子の構成におけるｎ型光ガイド層
４０４  従来の半導体発光素子の構成における活性層
４０５  従来の半導体発光素子の構成におけるｐ型光ガイド層
４０６  従来の半導体発光素子の構成におけるｐ型クラッド層
４０７  従来の半導体発光素子の構成におけるｐ型コンタクト層
４１０  従来の半導体発光素子の構成における誘電体膜
４１２  従来の半導体発光素子の構成におけるｐ型オーミック電極
４１４  従来の半導体発光素子の構成におけるｐ型オーミック電極のリッジストライプ上面部分
【図１】
2008277492.tif 000003
【図２】
2008277492.tif 000004
【図３】
2008277492.tif 000005
【図４】
2008277492.tif 000006
【図５】
2008277492.tif 000007
【図６】
2008277492.tif 000008
【図７】
2008277492.tif 000009
【図８】
2008277492.tif 000010
【図９】
2008277492.tif 000011
【図１０】
2008277492.tif 000012
【図１１】
2008277492.tif 000013