(57)【要約】【課題】ＤＵＴへの伝送ラインの特性によるタイミングエラーを防止することができる半導体試験装置を提供する。【解決手段】半導体試験装置は、その調整用ＤＡコンバータ１５、１６によりドライバ２がＤＵＴ４に入力するハイレベル、ローレベルの信号を、それぞれ調整用ハイレベル、調整用ローレベルに設定する。伝送ライン９の特性により立ち上がり、立ち下がりの時間が長くなった場合でも、波形の立ち上がり、立ち下がりの勾配は互いに同一となる。実際の波形は調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬまで到達せずに、最小パルス幅の間にそれぞれハイレベルＶＩＨ、ローレベルＶＩＬに到達し、そこから折り返していくので、伝送ライン９の特性の影響を受けない場合とほぼ同一の波形が得られる。【選択図】図４
2008082942.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験するための試験信号を含むテストパターンデータを所定のタイミングで発生させるテストパターン発生部と、
前記テストパターン発生部が発生させたテストパターンデータを伝送ラインを介して前記被試験デバイスに入力するドライバと、
前記ドライバが入力するハイレベル又はローレベルの信号の電圧値を、前記伝送ラインの特性に応じて調整された調整用ハイレベル又は調整用ローレベルの電圧値に設定する調整用ＤＡコンバータと
を備えたことを特徴とする半導体試験装置。
【請求項２】
被試験デバイスを試験するための試験信号を含むテストパターンデータを所定のタイミングで発生させるテストパターン発生部と、
前記テストパターン発生部が発生させたテストパターンデータを伝送ラインを介して前記被試験デバイスに入力するドライバと、
前記ドライバが入力するハイレベルの信号の電圧値を設定する第１のＤＡコンバータと、
前記ドライバが入力するローレベルの信号の電圧値を設定する第２のＤＡコンバータと、
前記ドライバが入力するハイレベルの信号の電圧値を、ローレベルからハイレベルへの立ち上がり時に、前記伝送ラインの特性に応じて調整された調整用ハイレベルの電圧値に設定する第１の調整用ＤＡコンバータと、
前記ドライバが入力するローレベルの信号の電圧値を、ハイレベルからローレベルへの立ち下がり時に、前記伝送ラインの特性に応じて調整された調整用ローレベルの電圧値に設定する第２の調整用ＤＡコンバータと
を備えたことを特徴とする半導体試験装置。
【請求項３】
被試験デバイスを試験するための試験信号を含むテストパターンデータを所定のタイミングで発生させるテストパターン発生部と、
前記テストパターン発生部が発生させたテストパターンデータを伝送ラインを介して前記被試験デバイスに入力するドライバと、
前記ドライバが入力するハイレベルの信号の電圧値を設定する第１のＤＡコンバータと、
前記ドライバが入力するローレベルの信号の電圧値を設定する第２のＤＡコンバータと、
前記ドライバが入力するハイレベルの信号の電圧値を、ローレベルからハイレベルへの立ち上がり時に、前記第１のＤＡコンバータが設定するハイレベルよりも高い調整用ハイレベルの電圧値に設定する第１の調整用ＤＡコンバータと、
前記ドライバが入力するローレベルの信号の電圧値を、ハイレベルからローレベルへの立ち下がり時に、前記第２のＤＡコンバータが設定するローレベルよりも低い調整用ローレベルの電圧値に設定する第２の調整用ＤＡコンバータと
を備えたことを特徴とする半導体試験装置。
【請求項４】
請求項２又は３に記載の半導体試験装置において、
前記第１及び第２の調整用ＤＡコンバータは、
前記ドライバが入力するハイレベル又はローレベルの信号の電圧値を、その立ち上がり時又は立ち下がり時における最小パルス幅の間のみで、調整用ハイレベルの電圧値又は調整用ローレベルの電圧値に設定することを特徴とする半導体試験装置。
【請求項５】
請求項２から４のいずれかに記載の半導体試験装置において、
前記第１の調整用ＤＡコンバータが設定する調整用ハイレベルの電圧値を可変に制御する第１の調整用制御部と、
前記第２の調整用ＤＡコンバータが設定する調整用ローレベルの電圧値を可変に制御する第２の調整用制御部と
をさらに備えたことを特徴とする半導体試験装置。
【請求項６】
請求項２から５のいずれかに記載の半導体試験装置において、
前記第１の調整用ＤＡコンバータは、
調整用ハイレベルの電圧値を複数種類記憶するハイレベル記憶手段と、
前記ハイレベル記憶手段に記憶されたいずれかの電圧値を選択してドライバが入力するハイレベルの信号の電圧値に設定するハイレベル選択手段とを備えており、
前記第２の調整用ＤＡコンバータは、
調整用ローレベルの電圧値を複数種類記憶するローレベル記憶手段と、
前記ローレベル記憶手段に記憶されたいずれかの電圧値を選択してドライバが入力するローレベルの信号の電圧値に設定するローレベル選択手段とを備えていることを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイスやＩＣデバイス等の被試験デバイスを試験する半導体試験装置に係り、特に、伝送ラインの特性に応じて被試験デバイスへの試験信号の入力を行う回路構成に関するものである。
【背景技術】
【０００２】
従来より、メモリデバイスやＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）デバイス等の被試験デバイス（以下、ＤＵＴと称する。）に対して試験信号を入力し、この試験信号に応じて出力された信号に基づいて、ＤＵＴが正常に動作するか否かを試験する半導体試験装置がある。この種の半導体試験装置では、タイミングジェネレータ（ＴＧ）で発生させたパターンアドレスに基づいて、テスタコントローラ（ＴＳＣ）がハードディスク（ＨＤＤ）内から読み出したパターンデータをパターンジェネレータ（ＰＧ）から出力するものとなっている。そして、ドライバ（ＤＲＶ）がパターンデータから得られた試験信号をＤＵＴに与え、コンパレータ（ＣＭＰ）がＤＵＴからの信号と所望レベルとを比較して試験を実行している（例えば、特許文献１参照。）。
【０００３】
【特許文献１】特開２０００−２９２５００号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、昨今において半導体試験装置は、その本体内でのピンエレクトロニクスの個数がますます増加し、多ピン化していく傾向にある。このため半導体試験装置の本体とＤＵＴとを接続する伝送ラインのケーブル本数が増加するとともに長大化し、本体内のドライバやコンパレータとＤＵＴとの間の距離がますます離れる傾向にある。
【０００５】
この種の半導体試験装置では、高速で信号の伝送が行われるＤＵＴを正しく試験するために、入力波形等の試験信号のタイミングについては、常に正確であることが強く要求されている。ところが、上述のように伝送ラインが増加したり長大化したりすると、それによって信号の伝送速度に影響が及ぶ。例えば、伝送ラインには同軸ケーブル等が使用されるが、その全長はピンエレクトロニクス回路とＤＵＴとの距離が離れるほど長くなり、またピン数が増えるほど細くなる。伝送ラインが長くなっても、また、細くなっても伝送ラインの特性が損なわれることになり、ＤＵＴを試験するために正確なタイミングで試験信号を入力するための調整は極めて困難となっている。
【０００６】
より具体的には、ドライバからある波形の試験信号をＤＵＴに入力した際に、理想的な波形を入力しても伝送ラインの周波数特性により波形の立ち上がりや立ち下がりの時間が変化し、ＤＵＴに到達する際には、伝送ラインを通過する前の時点と比較して鈍った波形となる。このため、例えば立ち上がりや立ち下がりに要する時間（いわゆるターンオン／ターンオフ時間）がパルス幅よりも長くなると、実際の立ち上がり又は立ち下がりが遅い為にパルス幅以内に規定のハイレベルやローレベルに達することができなくなる。そうすると、最小パルス幅でハイレベルからローレベル、またはローレベルからハイレベルへの変化を伴う波形については、実際の波形が完全にハイレベル又はローレベルに到達する前に次の立ち下がり又は立ち上がりを開始することになるから、今度はそれだけスレッショルドレベルに早く到達してしまうことになる。これにより、ＤＵＴに対する信号の入力タイミングのずれが生じてしまうという問題があった。
【０００７】
このように、高速デバイスであるＤＵＴを試験する場合に、伝送ラインの特性によってＤＵＴに対する入力信号の変化の度合が鈍り、高速な信号の伝送の際に、信号の波形が規定のハイレベルやローレベルに達しなかったり、タイミングのエラーが生じるという問題があった。
【０００８】
そこで本発明は、ＤＵＴへの伝送ラインの特性によるタイミングエラーを防止することが可能な半導体試験装置を提供しようとするものである。
【課題を解決するための手段】
【０００９】
以上の問題点を解決するために、本発明に係る半導体試験装置は、被試験デバイスを試験するための試験信号を含むテストパターンデータを所定のタイミングで発生させるテストパターン発生部と、前記テストパターン発生部が発生させたテストパターンデータを伝送ラインを介して前記被試験デバイスに入力するドライバと、前記ドライバが入力するハイレベル又はローレベルの信号の電圧値を、前記伝送ラインの特性に応じて調整された調整用ハイレベル又は調整用ローレベルの電圧値に設定する調整用ＤＡコンバータとを備える。
【００１０】
このような構成によれば、調整用ＤＡコンバータが、ドライバが入力するハイレベル又はローレベルの信号の電圧値を、伝送ラインの特性に応じて調整された調整用ハイレベル又は調整用ローレベルの電圧値に設定することができる。このため、波形が調整用ハイレベル又は調整用ローレベルに応じた波形となり、最小パルス幅の時間が経過したときには、信号の波形が規定のハイレベルやローレベルに達するように調整され、上述したタイミングエラーが生じるのを防止することができる。
【００１１】
また、本発明に係る他の半導体試験装置は、被試験デバイスを試験するための試験信号を含むテストパターンデータを所定のタイミングで発生させるテストパターン発生部と、前記テストパターン発生部が発生させたテストパターンデータを伝送ラインを介して前記被試験デバイスに入力するドライバと、前記ドライバが入力するハイレベルの信号の電圧値を設定する第１のＤＡコンバータと、前記ドライバが入力するローレベルの信号の電圧値を設定する第２のＤＡコンバータと、前記ドライバが入力するハイレベルの信号の電圧値を、ローレベルからハイレベルへの立ち上がり時に、前記伝送ラインの特性に応じて調整された調整用ハイレベルの電圧値に設定する第１の調整用ＤＡコンバータと、前記ドライバが入力するローレベルの信号の電圧値を、ハイレベルからローレベルへの立ち下がり時に、前記伝送ラインの特性に応じて調整された調整用ローレベルの電圧値に設定する第２の調整用ＤＡコンバータとを備える。
【００１２】
このような構成によれば、第１、第２の調整用ＤＡコンバータが、ドライバが入力するハイレベル又はローレベルの信号の電圧値を、その立ち上がり時又は立ち下がり時に伝送ラインの特性に応じて調整された調整用ハイレベル又は調整用ローレベルの電圧値に設定することができる。このため、出力波形の立ち上がり時又は立ち下がり時に、実際に伝送される波形は調整用ハイレベル又は調整用ローレベルに応じたものとなり、最小パルス幅の時間が経過したときには、信号の波形が規定のハイレベルやローレベルに達するように調整されることになる。したがって、タイミングのエラーが生じることを防止することが可能となる。
【００１３】
本発明に係る他の半導体試験装置は、被試験デバイスを試験するための試験信号を含むテストパターンデータを所定のタイミングで発生させるテストパターン発生部と、前記テストパターン発生部が発生させたテストパターンデータを伝送ラインを介して前記被試験デバイスに入力するドライバと、前記ドライバが入力するハイレベルの信号の電圧値を設定する第１のＤＡコンバータと、前記ドライバが入力するローレベルの信号の電圧値を設定する第２のＤＡコンバータと、前記ドライバが入力するハイレベルの信号の電圧値を、ローレベルからハイレベルへの立ち上がり時に、前記第１のＤＡコンバータが設定するハイレベルよりも高い調整用ハイレベルの電圧値に設定する第１の調整用ＤＡコンバータと、前記ドライバが入力するローレベルの信号の電圧値を、ハイレベルからローレベルへの立ち下がり時に、前記第２のＤＡコンバータが設定するローレベルよりも低い調整用ローレベルの電圧値に設定する第２の調整用ＤＡコンバータとを備える。
【００１４】
このような構成によれば、第１、第２の調整用ＤＡコンバータが、ドライバが入力するハイレベル又はローレベルの信号の電圧値を、その立ち上がり時又は立ち下がり時に第１、第２のＤＡコンバータが設定するハイレベルよりも高い調整用ハイレベルの電圧値、又はローレベルよりも低い調整用ローレベルの電圧値に設定することができる。このため、出力波形の立ち上がり時又は立ち下がり時に、実際に伝送される波形は調整用ハイレベル又は調整用ローレベルに応じたものとなる。この場合、実際の立ち上がり又は立ち下がりの時間が最小パルス幅よりも長くなっても、最小パルス幅の時間が経過したときには、信号の波形が規定のハイレベルやローレベルに達するように調整されている。したがって、タイミングのエラーが生じることを効果的に防止することが可能となる。
【００１５】
さらに、上述の半導体試験装置において、前記第１、第２の調整用ＤＡコンバータは、前記ドライバが入力するハイレベル又はローレベルの信号の電圧値を、その立ち上がり時又は立ち下がり時の最小パルス幅の間のみにおいて、調整用ハイレベルの電圧値又は調整用ローレベルの電圧値にそれぞれ設定することとしてもよい。
【００１６】
この場合、最小パルス幅の間に信号の波形が調整されてタイミングのエラーが防止された後は、規定のレベルに戻した上で波形の試験信号が入力される。
【００１７】
また、上述の半導体試験装置において、前記第１、第２の調整用ＤＡコンバータが設定する調整用ハイレベル又は調整用ローレベルの電圧値を可変に制御する調整用制御部を備えてもよい。
【００１８】
このような構成によれば、調整用制御部により、第１、第２の調整用ＤＡコンバータが設定する調整用ハイレベル及び調整用ローレベルの電圧値を、伝送ラインの様々な特性に応じて可変に制御し、それによってタイミングのエラーを防止することができる。
【００１９】
さらに、上述の半導体試験装置において、前記第１の調整用ＤＡコンバータは、調整用ハイレベルの電圧値を複数種類記憶するハイレベル記憶手段と、前記ハイレベル記憶手段に記憶されたいずれかの電圧値を選択してドライバが入力するハイレベルの信号の電圧値に設定するハイレベル選択手段とを備えており、前記第２の調整用ＤＡコンバータは、調整用ローレベルの電圧値を複数種類記憶するローレベル記憶手段と、前記ローレベル記憶手段に記憶されたいずれかの電圧値を選択してドライバが入力するローレベルの信号の電圧値に設定するローレベル選択手段とを備えていてもよい。
【００２０】
このような構成によれば、伝送ラインの特性に応じて、ハイレベル選択手段、ローレベル選択手段により、調整用ハイレベル及び調整用ローレベルの電圧値をいずれかに変更して設定を行い、効果的にタイミングのエラーを防止することができる。
【発明の効果】
【００２１】
本発明に係る半導体試験装置によれば、ＤＵＴへの伝送ラインの特性によるタイミングエラーを防止することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。
図１は、本実施形態における半導体試験装置１０の構成を示す説明図である。半導体試験装置１０は、パターンジェネレータ：ＰＧ（Ｐａｔｔｅｒｎ  Ｇｅｎｅｒａｔｏｒ）及びタイミングジェネレータ：ＴＧ（Ｔｉｍｉｎｇ  Ｇｅｎｅｒａｔｏｒ）を備えている。以下、簡略化のためＰＧ＆ＴＧ１と表記する。このＰＧ＆ＴＧ１にドライバ２が接続されており、また同様にＰＧ＆ＴＧ１にはコンパレータ３ａ，３ｂが接続されている。
【００２３】
また半導体試験装置１０は、ＤＡコンバータ５，６を備えている。このうち一方のＤＡコンバータ５は、ドライバ２がＤＵＴ４に対して入力するハイレベルの信号の電圧値を設定するものであり、他方のＤＡコンバータ６は、ドライバ２がＤＵＴ４に対して入力するローレベルの信号の電圧値を設定するものである。なおＤＵＴ４は、例えばメモリデバイス、ＩＣデバイス等の試験対象となる半導体デバイスである。
【００２４】
その他に半導体試験装置１０は、コンパレータ３ａがＤＵＴから出力された信号を判定するハイレベル側の閾値を設定するＤＡコンバータ７と、コンパレータ３ａがＤＵＴ４から出力された信号を判定するローレベル側の閾値を設定するＤＡコンバータ８と、ドライバ２がＤＵＴ４に対して入力するハイレベルの信号の電圧値を後述する伝送ライン９の特性に応じて調整された調整用ハイレベルの電圧値に設定する調整用ＤＡコンバータ１５と、ドライバ２がＤＵＴ４に対して入力するローレベルの信号の電圧値を後述する伝送ライン９の特性に応じて調整された調整用ローレベルの電圧値に設定する調整用ＤＡコンバータ１６とを備えている。ドライバ２及びコンパレータ３ａ，３ｂは、それぞれ伝送ライン９を介してＤＵＴ４に接続されている。
【００２５】
ＰＧ＆ＴＧ１は、図示しないメモリ等に記憶されたテストパターンデータを所定のタイミングで発生させ、ドライバ２に出力する機能を有する。また、図示しないメモリ等には、ＤＵＴ４から出力された信号を比較するための期待値及び比較タイミングのデータが記憶されており、ＰＧ＆ＴＧ１は、コンパレータ３ａ，３ｂから出力された信号と期待値とを比較する機能を有する。
【００２６】
さらに、ＰＴ＆ＴＧ１は、テストパターンデータを解析し、試験信号の波形のうち、ローレベルからハイレベルへの立ち上がり時のタイミングで、その目標値を調整用ハイレベルの電圧値に設定するための指示コードを調整用ＤＡコンバータ１５に送る機能を有する。また、試験信号の波形のうち、ハイレベルからローレベルへの立ち下がり時のタイミングで、その目標値を調整用ローレベルの電圧値に設定するための指示コードを調整用ＤＡコンバータ１６に送る機能を有する。なお、調整用ハイレベル及び調整用ローレベルの電圧値の設定についてはさらに後述する。
【００２７】
ドライバ２は、ＰＧ＆ＴＧ１から出力されたテストパターンデータに基づいた波形の試験信号を伝送ライン９を介してＤＵＴ４に入力する機能を有する。これにより、ＤＡコンバータ５，６及び調整用ＤＡコンバータ１５，１６の各設定に応じた電圧値でハイレベル、ローレベル、調整用ハイレベル、調整用ローレベルの信号がＤＵＴ４に出力されるものとなっている。
【００２８】
コンパレータ３ａは、ＤＵＴ４から伝送ライン９を介して出力された信号をＤＡコンバータ７により設定されたハイレベル側の閾値と比較し、その比較した結果に基づいて信号をハイレベルのロジック信号に変換してＰＧ＆ＴＧ１に出力する機能を有する。
【００２９】
コンパレータ３ｂは、ＤＵＴ４から伝送ライン９を介して出力された信号をＤＡコンバータ８により設定されたローレベル側の閾値と比較し、その比較した結果に基づいて信号をローレベルのロジック信号に変換してＰＧ＆ＴＧ１に出力する機能を有する。
【００３０】
ＤＡコンバータ５は、ドライバ２がハイレベルの信号をＤＵＴ４に入力する際に、ハイレベルの信号の電圧値を設定する機能を有する。ＤＡコンバータ６は、ドライバ２がローレベルの信号をＤＵＴ４に入力する際に、ローレベルの信号の電圧値を設定する機能を有する。なお伝送ライン９は、例えば同軸ケーブル等の信号を伝送するためのケーブルである。
【００３１】
調整用ＤＡコンバータ１５は、試験信号の波形のうち、ローレベルからハイレベルへの立ち上がり時の最小パルス幅の間のみに、ドライバ２がＤＵＴ４に入力するハイレベルの信号の電圧値を調整用ハイレベルの電圧値に設定する機能を有する。
【００３２】
ここで、調整用ハイレベルの電圧値は、ＤＡコンバータ５が設定する電圧値よりも高い電圧値となっており、伝送ライン９の特性により立ち上がりの時間が長くなった場合に仮想的に目標とする電圧値となっている。そして、実際の立ち上がり時には、最小パルス幅の時間が経過したときにＤＡコンバータ５が設定する電圧値と同様の電圧値を通過するように調整され、伝送ライン９の特性やドライバ２等の特性に基づいて予め求められ設定される。
【００３３】
調整用ＤＡコンバータ１６は、試験信号の波形のうち、ハイレベルからローレベルへの立ち下がり時の最小パルス幅の間のみに、ドライバ２がＤＵＴ４に入力するローレベルの信号の電圧値を調整用ローレベルの電圧値に設定する機能を有する。
【００３４】
ここでいう調整用ローレベルの電圧値は、調整用ハイレベルとは逆に、ＤＡコンバータ６が設定する電圧値よりも低い電圧値となっており、伝送ライン９の特性により立ち下がりの時間が長くなった場合に仮想的に目標とする電圧値となっている。そして、実際の立ち下がり時には、最小パルス幅の時間が経過したときにＤＡコンバータ６が設定する電圧値と同様の電圧値を通過するように調整され、伝送ライン９の特性やドライバ２等の特性に基づいて予め求められ設定される。
【００３５】
図２は、本実施形態の半導体試験装置１０と比較される比較例としての半導体試験装置１１の構成を示す説明図である。比較例の半導体試験装置１１は、ＰＧ＆ＴＧ１と、ドライバ２と、コンパレータ３ａ、３ｂと、ＤＡコンバータ５と、ＤＡコンバータ６と、ＤＡコンバータ７と、ＤＡコンバータ８とを備えている。また、半導体試験装置１１は、ドライバ２、コンパレータ３ａ、３ｂが伝送ライン９を介して半導体試験装置１１が試験を行う対象となる被試験デバイスであるＤＵＴ４に接続されている。
【００３６】
本実施形態の半導体試験装置１０と比較例の半導体試験装置１１との対比から明らかなように、本実施形態の半導体試験装置１０は、ＤＡコンバータ５，６の他に調整用ＤＡコンバータ１５，１６の構成を備える点で異なっている。
【００３７】
続いて、本実施形態における半導体試験装置１０の動作について、図３から図５を用いて詳細に説明する。
【００３８】
〔本実施形態の場合〕
図３は、本実施形態の半導体試験装置１０において、ＰＧ＆ＴＧ１が発生させるテストパターンデータの波形を示した図である。波形はそれぞれハイレベルが”１”、ローレベルが”０”の論理値を表している。このような波形でＰＧ＆ＴＧ１がテストパターンデータを発生させ、所定のタイミングでドライバ２に出力した場合を想定する。
【００３９】
この場合、図４に示すように、ドライバ２はテストパターンデータに基づいた波形の試験信号をそれぞれ理想的な波形として伝送ライン９を介してＤＵＴ４に出力する。このとき、波形のうちローレベルからハイレベルへの立ち上がり時、あるいは、ハイレベルからローレベルへの立ち下がり時の最小パルス幅の間では、調整用ＤＡコンバータ１５、１６によりハイレベルＶＩＨ、ローレベルＶＩＬの信号の電圧値が調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬの電圧値にそれぞれ設定されるので、ドライバ２はこれら設定後の電圧値の信号をいわば目標値として出力する。
【００４０】
すると、図４中（ａ）に示すように、立ち下がりの場合には、伝送ライン９を介してＤＵＴ４に到達した試験信号の波形は、伝送ライン９の特性に依存した時間Ｔｆの時間幅で調整用ローレベルＶＩＬＬの電圧値まで立ち下がる勾配に変化する。これにより、試験信号の波形の本来の最小パルス幅の時間経過の際には、ＤＡコンバータ６が本来設定するローレベルＶＩＬの電圧値に達している。この時点で試験信号の波形は調整用ローレベルＶＩＬＬまで到達することなく折り返し、今度は調整用ハイレベルＨＩＬＬに向けて立ち上がっていくことになる。
【００４１】
そして、立ち上がりの場合、図４中（ａ），（ｂ）に示すように試験信号の波形は伝送ライン９の特性に依存した時間Ｔｒの時間幅で調整用ハイレベルＶＩＨＨの電圧値まで立ち上がる勾配に変化する。そして、試験信号の波形の本来の最小パルス幅の時間経過の際には、ＤＡコンバータ５が設定するハイレベルＶＩＨの電圧値に達し、この時点でドライバ２の信号の電圧値がハイレベルＶＩＨとなるため調整用ハイレベルＶＩＨＨまで到達せずにホールドされる。
【００４２】
このように、本実施形態では伝送ライン９の特性により立ち上がり、立ち下がりの時間が長くなった場合でも、変化時の目標電圧値が調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬに設定されているため、実際の波形の立ち上がり、立ち下がりの勾配が本来よりも大きくなる。ただし、実際の試験信号の波形は、それぞれ時間Ｔｆ，Ｔｒ内で調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬまで到達せずに、最小パルス幅の時間経過後にはほぼハイレベルＶＩＨ、ローレベルＶＩＬに達しているので、伝送ライン９の特性によってタイミングに影響を受けない場合とほぼ同一の波形が得られる。このため、スレッショルドレベルＶＴＨに到達するタイミングが図４中（ａ）のＴｉｍｉｎｇＡ、図４中（ｂ）のＴｉｍｉｎｇＢ共に一致し、両者のタイミングエラーが生じなくなっている。
【００４３】
この結果、図５に示されているように、各パルス幅時間において論理値”００”，”０１”，”１０”，”１１”が正確に再現されるため、ＤＵＴ４への印加信号に不良が生じなくなっている。
【００４４】
〔比較例の場合〕
図６は、比較例の半導体試験装置１１において、ＰＧ＆ＴＧ１が発生させるテストパターンデータの波形を示した図である。比較例の半導体試験装置１１では、ドライバ２は、図７、図８に示すように、立ち上がり時、立ち下がり時にＤＡコンバータ５，６が設定した電圧値の信号を出力する。このうち図７は、時間Ｔｆ，Ｔｒ内でハイレベルからローレベル、ローレベルからハイレベルへの変化が完了することを期待した例を示している。これに対し図８は、伝送ライン９の特性による影響を受け、実際の変化に時間Ｔｆ２，時間Ｔｒ２を要している例を示している。
【００４５】
このように、伝送ライン９を介してＤＵＴ４に到達した試験信号の波形は、伝送ライン９の特性により立ち上がり、立ち下がりの時間が長くなった場合には、図７に示す期待波形の勾配とは異なり、図８に示すように、期待よりも長くなった時間Ｔｆ２，Ｔｒ２の時間幅で立ち下がり、立ち上がりを完了する勾配（期待した勾配より緩やか）となる。このため、試験信号の波形の本来の最小パルス幅の時間経過の際には、ハイレベルＶＩＨ、ローレベルＶＩＬの電圧値に達していない。このため実際には、図８中（ａ）に示すようにローレベルＶＩＬの電圧値に達する前に折り返しが発生し、結果として、スレッショルドＶＴＨに到達するタイミングが、図８中（ａ）のＴｉｍｉｎｇＡと図８中（ｂ）のＴｉｍｉｎｇＢとで一致せず、この間のずれによってタイミングエラーが生じることがわかる。
【００４６】
この点、本実施形態における半導体試験装置１０では、ドライバ２は、試験信号の波形のうちローレベルからハイレベルへの立ち上がり時、ハイレベルからローレベルへの立ち下がり時の最小パルス幅の間では、調整用ＤＡコンバータ１５，１６が設定した調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬの電圧値の信号を出力する。このため、伝送ライン９の特性により立ち下がりの時間が長くなった場合でも、波形の立ち上がり、立ち下がりの勾配が伝送ライン９の特性の影響を受けない場合とほほ同一の期待波形が得られるため、タイミングエラーによるＤＵＴ４への印加信号の不良が生じることがない。
【００４７】
〔他の実施形態〕
上述した一実施形態において、調整用ＤＡコンバータ１５，１６が設定する調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬの電圧値を可変に制御する機能を有する調整用制御部を設けてもよい。このような構成により、伝送ライン９の変更等により特性が変化しても、これに応じて調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬの電圧値を適宜変更することができる。
【００４８】
また一実施形態において、調整用ＤＡコンバータ１５による調整用ハイレベルの電圧値を複数種類記憶するハイレベル記憶部を備えてもよい。この場合、記憶部に記憶された電圧値を選択し、ドライバ２が入力するハイレベルの信号の電圧値に設定するハイレベル選択部を備えてもよい。同様に、一実施形態において、調整用ＤＡコンバータ１６による調整用ローレベルの電圧値を複数種類記憶するローレベル記憶部を備えてもよい。この場合、ローレベル記憶部に記憶されたいずれかの電圧値を選択し、ドライバ２が入力するローレベルの信号の電圧値に設定するローレベル選択部を備えてもよい。このような構成によっても、伝送ライン９の変更等に応じて調整用ハイレベルＶＩＨＨ、調整用ローレベルＶＩＬＬの電圧値を変更することができる。
【００４９】
一実施形態において、調整用ＤＡコンバータ１５，１６がそれぞれ設定する調整用ハイレベル、調整用ローレベルの電圧値は、伝送ライン９の特性だけでなく、ドライバ２からＤＵＴ４までの経路上に介在するリレーやコネクタ等の試験信号の波形に影響を与え得る特性にも応じて設定されるようにしてもよい。
【００５０】
一実施形態では、ＰＧ＆ＴＧ１が試験信号を発生し、ドライバ２を介してＤＵＴ４に入力しているが、これに限られず、何らかの信号がドライバ２から伝送ライン９を経て外部回路に入力される場合であれば、他の信号や波形であっても、本実施形態の構成を用いることが可能である。
【００５１】
一実施形態では、調整用ＤＡコンバータ１５，１６は、試験信号の波形のうち、立ち上がり時、立ち下がり時の最小パルス幅の間のみ、それぞれ調整用ハイレベル、調整用ローレベルの電圧値に設定していたが、この時間幅に限定されず、複数のパルス幅で設定を行ってもよい。
【図面の簡単な説明】
【００５２】
【図１】一実施形態における半導体試験装置の構成を示す説明図である。
【図２】比較例における半導体試験装置の構成を示す説明図である。
【図３】一実施形態における半導体試験装置の試験信号の波形を示す説明図である。
【図４】一実施形態における半導体試験装置の伝送ラインを介してＤＵＴに到達した試験信号の波形を示す説明図である。
【図５】一実施形態における半導体試験装置の試験信号の波形を示す説明図である。
【図６】比較例における半導体試験装置の試験信号の波形を示す説明図である。
【図７】比較例における半導体試験装置の試験信号の波形を示す説明図である。
【図８】比較例における半導体試験装置の伝送ラインを介してＤＵＴに到達した試験信号の波形を示す説明図である。
【符号の説明】
【００５３】
１    ＰＧ＆ＴＧ
２    ドライバ
３ａ，３ｂ  コンパレータ
４    ＤＵＴ
５，６，７，８    ＤＡコンバータ
９    伝送ライン
１０，１１  半導体試験装置
１５，１６  調整用ＤＡコンバータ
【図１】
2008082942.tif 000003
【図２】
2008082942.tif 000004
【図３】
2008082942.tif 000005
【図４】
2008082942.tif 000006
【図５】
2008082942.tif 000007
【図６】
2008082942.tif 000008
【図７】
2008082942.tif 000009
【図８】
2008082942.tif 000010