(57)【要約】【課題】本発明は、電流のリークを防止して電源立ち上げ時の発振周波数が安定するまでの時間を短縮できる電圧制御型発振回路を提供することを目的とする。【解決手段】水晶振動子ＸＴＡＬとインバータＭ３，Ｍ４と可変容量素子ＣＶ１，ＣＶ２を有し、温度補償回路２１の出力する温度補償電圧を低域フィルタＲａ，Ｃａを通して前記可変容量素子に印加し、水晶振動子の温度補償を行って発振周波数を安定化する電圧制御型発振回路であって、可変容量素子に第１スイッチ素子Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ付きの容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄを並列に設け、前記第１スイッチ素子をオンまたはオフして可変容量素子の容量を調整する電圧制御型発振回路おいて、第１スイッチ素子がオフのときに容量調整用可変容量素子と第１スイッチ素子の接続点の電圧を上昇させるシフト手段Ｓ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄを有する。【選択図】図１
2008085857.tif 000002
【特許請求の範囲】
【請求項１】
水晶振動子とインバータと可変容量素子を有し、温度補償回路の出力する温度補償電圧を低域フィルタを通して前記可変容量素子に印加し、前記水晶振動子の温度補償を行って発振周波数を安定化する電圧制御型発振回路であって、前記可変容量素子に第１スイッチ素子付きの容量調整用可変容量素子を並列に設け、前記第１スイッチ素子をオンまたはオフして前記可変容量素子の容量を調整する電圧制御型発振回路おいて、
前記第１スイッチ素子がオフのときに前記容量調整用可変容量素子と前記第１スイッチ素子の接続点の電圧を上昇させるシフト手段を
有することを特徴とする電圧制御型発振回路。
【請求項２】
請求項１記載の電圧制御型発振回路おいて、
前記シフト手段は、前記容量調整用可変容量素子の両端間に並列に設けられ前記第１のスイッチ素子と反転動作を行う第２スイッチ素子であることを特徴とする電圧制御型発振回路。
【請求項３】
請求項１記載の電圧制御型発振回路おいて、
前記シフト手段は、前記第１スイッチ素子と前記容量調整用可変容量素子の接続点と前記低域フィルタの出力端子との間に設けられ前記第１スイッチ素子と反転動作を行う第２スイッチ素子付きの抵抗であることを特徴とする電圧制御型発振回路。
【請求項４】
請求項１記載の電圧制御型発振回路おいて、
前記シフト手段は、前記第１スイッチ素子と前記容量調整用可変容量素子の接続点と定電圧源との間に設けられ前記第１スイッチ素子と反転動作を行う第２スイッチ素子付きの抵抗であることを特徴とする電圧制御型発振回路。
【請求項５】
請求項１記載の電圧制御型発振回路おいて、
前記シフト手段は、前記第１スイッチ素子の両端間に並列に配設した第１の抵抗と、前記容量調整用可変容量素子と前記第１スイッチ素子の接続点と定電圧源との間に配設した第２の抵抗であることを特徴とする電圧制御型発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型発振回路に関し、水晶振動子の温度補償を行って発振周波数を安定化する電圧制御型発振回路に関する。
【背景技術】
【０００２】
図６は、従来の電圧制御型発振回路（ＶＣＸＯ）の一例の回路構成図を示す。同図中、半導体集積回路１０内の温度補償回路１１は、周囲温度に応じて水晶振動子ＸＴＡＬの温度特性を補償する温度補償電圧ＶＴＣを発生し、抵抗Ｒａ及びコンデンサＣａで構成される低域フィルタを通し、抵抗Ｒｂ，Ｒｃを経て可変容量素子（可変容量ダイオード）ＣＶ１，ＣＶ２に印加する。
【０００３】
可変容量素子ＣＶ１には容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄが並列に設けられ、可変容量素子ＣＶ２には容量調整用可変容量素子ＣＶ２ａ〜ＣＶ２ｄが並列に設けられている。可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄのカソードにはｎチャネルＦＥＴ（電界効果トランジスタ）Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインが接続され、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのソースは接地されている。
【０００４】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレイン，ソース間は抵抗Ｒ１ａ〜Ｒ１ｄ，Ｒ２ａ〜Ｒ２ｄで接続されており、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄそれぞれはゲートに制御信号を供給されてオン／オフを制御される。なお、上記制御信号は予めＲＯＭに登録されており、制御信号によりＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのいずれかをオンすることで、所望の容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄを可変容量素子ＣＶ１に並列接続して容量調整を行っている。
【０００５】
半導体集積回路１０の外部には水晶振動子ＸＴＡＬが設けられている。水晶振動子ＸＴＡＬの両端は端子１２ａ，１２ｂを介して半導体集積回路１０内の可変容量素子ＣＶ１，ＣＶ２に接続されると共に、コンデンサＣ１とｐチャネルＦＥＴＭ３及びｎチャネルＦＥＴＭ４で構成される帰還抵抗ＲＦＢ付きのインバータと抵抗ＲｄとコンデンサＣ２との直列接続回路によって接続されている。
【０００６】
この電圧制御型発振回路は、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に帰還抵抗ＲＦＢで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子ＣＶ１とコンデンサＣ１の直列容量と、可変容量素子ＣＶ２とコンデンサＣ２の直列容量と、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に接続された水晶振動子ＸＴＡＬのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
【０００７】
なお、特許文献１には、帰還抵抗を印加電圧に応じて変化させることにより、制御信号に対して任意の特性で発振周波数が変化するように、制御電圧を非線型増幅する非線型増幅手段を設けた電圧制御発振回路が記載されている。
【特許文献１】特開２００６−２５１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図６の従来回路において、例えばＦＥＴＭ１ｄがオフの場合、端子１２ａの電圧ＶＸ２は、温度補償回路１１の出力する温度補償電圧ＶＴＣを基準として図７に示すように振動する。また、ＦＥＴＭ１ｄのドレイン電圧ＶＮＭは、接地レベル（ＧＮＤ）を基準として図７に示すように振動する。この状況では、ドレイン電圧ＶＮＭが接地レベルから０．７Ｖ以下に低下する瞬間がある。
【０００９】
この場合、図８の断面図に示すように、ｎチャネルＦＥＴＭ１ｄのドレインをエミッタとし、半導体のｐ型基板をベースとし、可変容量素子ＣＶ１ａのアノードをコレクタとする寄生トランジスタが、ドレイン電圧ＶＮＭが接地レベルから０．７Ｖ以下に低下したときにオンし、ｎチャネルＦＥＴＭ１ｄのドレインから可変容量素子ＣＶ１ａのアノードに電流がリークすることになる。
【００１０】
低域フィルタの抵抗Ｒａは１００ＫΩ〜１ＭΩ程度でかなり大きい値であり、上記のリーク電流が流れると端子１２ａの電圧ＶＸ２のバイアスレベルが大幅に低下する。これにより、電圧制御型発振回路の電源立ち上げ時に発振周波数が安定するまでの時間が長くなるという問題があった。
【００１１】
本発明は、上記の点に鑑みなされたもので、電流のリークを防止して電源立ち上げ時の発振周波数が安定するまでの時間を短縮できる電圧制御型発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の電圧制御型発振回路は、水晶振動子（ＸＴＡＬ）とインバータ（Ｍ３，Ｍ４）と可変容量素子（ＣＶ１，ＣＶ２）を有し、温度補償回路（２１）の出力する温度補償電圧を低域フィルタ（Ｒａ，Ｃａ）を通して前記可変容量素子に印加し、前記水晶振動子の温度補償を行って発振周波数を安定化する電圧制御型発振回路であって、前記可変容量素子に第１スイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）付きの容量調整用可変容量素子（ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄ）を並列に設け、前記第１スイッチ素子をオンまたはオフして前記可変容量素子の容量を調整する電圧制御型発振回路おいて、
前記第１スイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）がオフのときに前記容量調整用可変容量素子と前記第１スイッチ素子の接続点の電圧を上昇させるシフト手段（Ｓ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄ）を有することにより、電流のリークを防止して電源立ち上げ時の発振周波数が安定するまでの時間を短縮できる。
【００１３】
前記電圧制御型発振回路において、
前記シフト手段は、前記容量調整用可変容量素子（ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄ）の両端間に並列に設けられ前記第１のスイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）と反転動作を行う第２スイッチ素子（Ｓ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄ）で構成することができる。
【００１４】
前記電圧制御型発振回路において、
前記シフト手段は、前記第１スイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）と前記容量調整用可変容量素子（ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄ）の接続点と前記低域フィルタ（Ｒａ，Ｃａ）の出力端子との間に設けられ前記第１スイッチ素子と反転動作を行う第２スイッチ素子（Ｓ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄ）付きの抵抗（Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄ）で構成することができる。
【００１５】
前記電圧制御型発振回路において、
前記シフト手段は、前記第１スイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）と前記容量調整用可変容量素子（ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄ）の接続点と定電圧源（Ｅ１）との間に設けられ前記第１スイッチ素子と反転動作を行う第２スイッチ素子（Ｓ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄ）付きの抵抗（Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄ）で構成することができる。
【００１６】
前記電圧制御型発振回路において、
前記シフト手段は、前記スイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）の両端間に並列に配設した第１の抵抗（Ｒ１ａ〜Ｒ１ｄ，Ｒ２ａ〜Ｒ２ｄ）と、前記容量調整用可変容量素子（ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄ）と前記第１スイッチ素子（Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ）の接続点と定電圧源（Ｅ１）との間に配設した第２の抵抗（Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄ）で構成することができる。
【００１７】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１８】
本発明によれば、電流のリークを防止して電源立ち上げ時の発振周波数が安定するまでの時間を短縮できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面に基づいて本発明の実施形態について説明する。
【００２０】
＜一実施形態＞
図１は、本発明の電圧制御型発振回路の一実施形態の回路構成図を示す。同図中、図６と同一部分には同一符号を付す。半導体集積回路２０内の温度補償回路２１は、周囲温度に応じて水晶振動子ＸＴＡＬの温度特性を補償する温度補償電圧ＶＴＣを発生し、抵抗Ｒａ及びコンデンサＣａで構成される低域フィルタを通し、抵抗Ｒｂ，Ｒｃを経て可変容量素子（可変容量ダイオード）ＣＶ１，ＣＶ２に印加する。
【００２１】
可変容量素子ＣＶ１には容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄが並列に設けられ、可変容量素子ＣＶ２には容量調整用可変容量素子ＣＶ２ａ〜ＣＶ２ｄが並列に設けられている。可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄのカソードにはｎチャネルＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインが接続され、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのソースは接地されている。
【００２２】
また、可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄそれぞれと並列にスイッチＳ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄが設けられている。
【００２３】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄそれぞれはゲートに制御信号を供給されてオン／オフを制御され、スイッチＳ１ａ〜Ｓ１ｄ，Ｓ２ａ〜Ｓ２ｄそれぞれは上記制御信号でオフ／オンを制御され、ＦＥＴがオン（またはオフ）であれば対応するスイッチはオフ（またはオン）と反転動作する。
【００２４】
なお、上記制御信号は予めＲＯＭに登録されており、制御信号によりＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのいずれかをオンすることで、所望の容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄを可変容量素子ＣＶ１に並列接続して容量調整を行っている。
【００２５】
半導体集積回路２０の外部には水晶振動子ＸＴＡＬが設けられている。水晶振動子ＸＴＡＬの両端は端子２２ａ，２２ｂを介して半導体集積回路２０内の可変容量素子ＣＶ１，ＣＶ２に接続されると共に、コンデンサＣ１とｐチャネルＦＥＴＭ３及びｎチャネルＦＥＴＭ４で構成される帰還抵抗ＲＦＢ付きのインバータと抵抗ＲｄとコンデンサＣ２との直列接続回路によって接続されている。
【００２６】
この電圧制御型発振回路は、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に帰還抵抗ＲＦＢで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子ＣＶ１とコンデンサＣ１の直列容量と、可変容量素子ＣＶ２とコンデンサＣ２の直列容量と、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に接続された水晶振動子ＸＴＡＬのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
【００２７】
図１において、例えばＦＥＴＭ１ｄがオフの場合、スイッチＳ１ｄはオンであり、端子２２ａの電圧ＶＸ２は温度補償回路１１の出力する温度補償電圧ＶＴＣを基準として図２（Ａ）に示すように振動する。また、ＦＥＴＭ１ｄのドレイン電圧ＶＮＭはスイッチＳ１ｄがオンのため温度補償電圧ＶＴＣを基準として図２（Ｂ）に示すように振動し、ドレイン電圧ＶＮＭは接地レベルを下回ることはない。
【００２８】
このため、図８に示すように、ｎチャネルＦＥＴＭ１ｄのドレインをエミッタとし、半導体のｐ型基板をベースとし、可変容量素子ＣＶ１ａのアノードをコレクタとする寄生トランジスタがオンすることはなく電流のリークが防止される。従って、電圧制御型発振回路の電源立ち上げ時に発振周波数が安定するまでの時間を短縮できる。
【００２９】
＜変形例＞
図３は、本発明の電圧制御型発振回路の変形例の回路構成図を示す。同図中、図６と同一部分には同一符号を付す。図３において、半導体集積回路２０内の温度補償回路２１は、周囲温度に応じて水晶振動子ＸＴＡＬの温度特性を補償する温度補償電圧ＶＴＣを発生し、抵抗Ｒａ及びコンデンサＣａで構成される低域フィルタを通し、抵抗Ｒｂ，Ｒｃを経て可変容量素子（可変容量ダイオード）ＣＶ１，ＣＶ２に印加する。
【００３０】
可変容量素子ＣＶ１には容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄが並列に設けられ、可変容量素子ＣＶ２には容量調整用可変容量素子ＣＶ２ａ〜ＣＶ２ｄが並列に設けられている。可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄのカソードにはｎチャネルＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインが接続され、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのソースは接地されている。
【００３１】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインには抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの一端が接続されており、抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの他端はスイッチＳ３ａ〜Ｓ３ｄ，Ｓ４ａ〜Ｓ４ｄを介して低域フィルタの出力端子つまり抵抗ＲａとコンデンサＣａの接続点に接続されている。
【００３２】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄそれぞれはゲートに制御信号を供給されてオン／オフを制御され、スイッチＳ３ａ〜Ｓ３ｄ，Ｓ４ａ〜Ｓ４ｄそれぞれは上記制御信号でオフ／オンを制御され、ＦＥＴがオン（またはオフ）であれば対応するスイッチはオフ（またはオン）と反転動作する。
【００３３】
なお、上記制御信号は予めＲＯＭに登録されており、制御信号によりＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのいずれかをオンすることで、所望の容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄを可変容量素子ＣＶ１に並列接続して容量調整を行っている。
【００３４】
半導体集積回路２０の外部には水晶振動子ＸＴＡＬが設けられている。水晶振動子ＸＴＡＬの両端は端子２２ａ，２２ｂを介して半導体集積回路２０内の可変容量素子ＣＶ１，ＣＶ２に接続されると共に、コンデンサＣ１とｐチャネルＦＥＴＭ３及びｎチャネルＦＥＴＭ４で構成される帰還抵抗ＲＦＢ付きのインバータと抵抗ＲｄとコンデンサＣ２との直列接続回路によって接続されている。
【００３５】
この電圧制御型発振回路は、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に帰還抵抗ＲＦＢで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子ＣＶ１とコンデンサＣ１の直列容量と、可変容量素子ＣＶ２とコンデンサＣ２の直列容量と、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に接続された水晶振動子ＸＴＡＬのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
【００３６】
図３において、例えばＦＥＴＭ１ｄがオフの場合、スイッチＳ３ｄはオンであり、ＦＥＴＭ１ｄのドレイン電圧ＶＮＭは図２（Ｂ）と同様に温度補償電圧ＶＴＣ（例えば１．４Ｖ）を基準として振動し、接地レベルを下回ることはない。
【００３７】
このため、図８に示すように、ｎチャネルＦＥＴＭ１ｄのドレインをエミッタとし、半導体のｐ型基板をベースとし、可変容量素子ＣＶ１ａのアノードをコレクタとする寄生トランジスタがオンすることはなく電流のリークが防止される。従って、電圧制御型発振回路の電源立ち上げ時に発振周波数が安定するまでの時間を短縮できる。
【００３８】
＜他の変形例＞
図４は、本発明の電圧制御型発振回路の他の変形例の回路構成図を示す。同図中、図３と同一部分には同一符号を付す。この変形例で図３と異なるところは、抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの他端がスイッチＳ３ａ〜Ｓ３ｄ，Ｓ４ａ〜Ｓ４ｄを介して定電圧源Ｅ１に接続されている点である。
【００３９】
図４において、半導体集積回路２０内の温度補償回路２１は、周囲温度に応じて水晶振動子ＸＴＡＬの温度特性を補償する温度補償電圧ＶＴＣを発生し、抵抗Ｒａ及びコンデンサＣａで構成される低域フィルタを通し、抵抗Ｒｂ，Ｒｃを経て可変容量素子（可変容量ダイオード）ＣＶ１，ＣＶ２に印加する。
【００４０】
可変容量素子ＣＶ１には容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄが並列に設けられ、可変容量素子ＣＶ２には容量調整用可変容量素子ＣＶ２ａ〜ＣＶ２ｄが並列に設けられている。可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄのカソードにはｎチャネルＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインが接続され、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのソースは接地されている。
【００４１】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインには抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの一端が接続されており、抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの他端がスイッチＳ３ａ〜Ｓ３ｄ，Ｓ４ａ〜Ｓ４ｄを介して定電圧源Ｅ１に接続されている。なお、定電圧源Ｅ１の値は例えば０．７Ｖ程度に設定されている。
【００４２】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄそれぞれはゲートに制御信号を供給されてオン／オフを制御され、スイッチＳ３ａ〜Ｓ３ｄ，Ｓ４ａ〜Ｓ４ｄそれぞれは上記制御信号でオフ／オンを制御され、ＦＥＴがオン（またはオフ）であれば対応するスイッチはオフ（またはオン）と反転動作する。
【００４３】
なお、上記制御信号は予めＲＯＭに登録されており、制御信号によりＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのいずれかをオンすることで、所望の容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄを可変容量素子ＣＶ１に並列接続して容量調整を行っている。
【００４４】
半導体集積回路２０の外部には水晶振動子ＸＴＡＬが設けられている。水晶振動子ＸＴＡＬの両端は端子２２ａ，２２ｂを介して半導体集積回路２０内の可変容量素子ＣＶ１，ＣＶ２に接続されると共に、コンデンサＣ１とｐチャネルＦＥＴＭ３及びｎチャネルＦＥＴＭ４で構成される帰還抵抗ＲＦＢ付きのインバータと抵抗ＲｄとコンデンサＣ２との直列接続回路によって接続されている。
【００４５】
この電圧制御型発振回路は、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に帰還抵抗ＲＦＢで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子ＣＶ１とコンデンサＣ１の直列容量と、可変容量素子ＣＶ２とコンデンサＣ２の直列容量と、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に接続された水晶振動子ＸＴＡＬのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
【００４６】
図４において、例えばＦＥＴＭ１ｄがオフの場合、スイッチＳ３ｄはオンであり、ＦＥＴＭ１ｄのドレイン電圧ＶＮＭは定電圧Ｅ１（＝０．７Ｖ）を基準として振動し、接地レベルを下回ることはない。
【００４７】
このため、図８に示すように、ｎチャネルＦＥＴＭ１ｄのドレインをエミッタとし、半導体のｐ型基板をベースとし、可変容量素子ＣＶ１ａのアノードをコレクタとする寄生トランジスタがオンすることはなく電流のリークが防止される。従って、電圧制御型発振回路の電源立ち上げ時に発振周波数が安定するまでの時間を短縮できる。
【００４８】
＜別の変形例＞
図５は、本発明の電圧制御型発振回路の別の変形例の回路構成図を示す。同図中、図３と同一部分には同一符号を付す。この変形例で図３と異なるところは、抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの他端をスイッチＳ３ａ〜Ｓ３ｄ，Ｓ４ａ〜Ｓ４ｄを介さず定電圧源Ｅ１に接続する点と、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレイン，ソース間を抵抗Ｒ１ａ〜Ｒ１ｄ，Ｒ２ａ〜Ｒ２ｄで接続する点である。
【００４９】
図５において、半導体集積回路２０内の温度補償回路２１は、周囲温度に応じて水晶振動子ＸＴＡＬの温度特性を補償する温度補償電圧ＶＴＣを発生し、抵抗Ｒａ及びコンデンサＣａで構成される低域フィルタを通し、抵抗Ｒｂ，Ｒｃを経て可変容量素子（可変容量ダイオード）ＣＶ１，ＣＶ２に印加する。
【００５０】
可変容量素子ＣＶ１には容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄが並列に設けられ、可変容量素子ＣＶ２には容量調整用可変容量素子ＣＶ２ａ〜ＣＶ２ｄが並列に設けられている。可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄのカソードにはｎチャネルＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインが接続され、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのソースは接地されている。
【００５１】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレイン，ソース間は抵抗Ｒ１ａ〜Ｒ１ｄ，Ｒ２ａ〜Ｒ２ｄで接続されている。また、ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのドレインには抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの一端が接続されており、抵抗Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄの他端は定電圧源Ｅ１に接続されている。なお、定電圧源Ｅ１の値は例えば０．７Ｖ程度に設定されている。
【００５２】
ＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄそれぞれはゲートに制御信号を供給されてオン／オフを制御される。
【００５３】
なお、上記制御信号は予めＲＯＭに登録されており、制御信号によりＦＥＴＭ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄのいずれかをオンすることで、所望の容量調整用可変容量素子ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄを可変容量素子ＣＶ１に並列接続して容量調整を行っている。
【００５４】
半導体集積回路２０の外部には水晶振動子ＸＴＡＬが設けられている。水晶振動子ＸＴＡＬの両端は端子２２ａ，２２ｂを介して半導体集積回路２０内の可変容量素子ＣＶ１，ＣＶ２に接続されると共に、コンデンサＣ１とｐチャネルＦＥＴＭ３及びｎチャネルＦＥＴＭ４で構成される帰還抵抗ＲＦＢ付きのインバータと抵抗ＲｄとコンデンサＣ２との直列接続回路によって接続されている。
【００５５】
この電圧制御型発振回路は、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に帰還抵抗ＲＦＢで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子ＣＶ１とコンデンサＣ１の直列容量と、可変容量素子ＣＶ２とコンデンサＣ２の直列容量と、ＦＥＴＭ３，Ｍ４のインバータの入出力端子間に接続された水晶振動子ＸＴＡＬのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
【００５６】
図５において、例えばＦＥＴＭ１ｄがオフの場合、ＦＥＴＭ１ｄのドレイン電圧ＶＮＭは定電圧Ｅ１（＝０．７Ｖ）にバイアスされているため、接地レベルを下回ることはない。
【００５７】
このため、図８に示すように、ｎチャネルＦＥＴＭ１ｄのドレインをエミッタとし、半導体のｐ型基板をベースとし、可変容量素子ＣＶ１ａのアノードをコレクタとする寄生トランジスタがオンすることはなく電流のリークが防止される。従って、電圧制御型発振回路の電源立ち上げ時に発振周波数が安定するまでの時間を短縮できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の電圧制御型発振回路の一実施形態の回路構成図である。
【図２】図１の各部の電圧波形を示す図である。
【図３】本発明の電圧制御型発振回路の変形例の回路構成図である。
【図４】本発明の電圧制御型発振回路の他の変形例の回路構成図である。
【図５】本発明の電圧制御型発振回路の別の変形例の回路構成図である。
【図６】従来の電圧制御型発振回路の一例の回路構成図である。
【図７】図６の各部の電圧波形を示す図である。
【図８】寄生トランジスタを説明するための断面図である。
【符号の説明】
【００５９】
２０  半導体集積回路
２１  温度補償回路
ＣＶ１，ＣＶ２  可変容量素子
ＣＶ１ａ〜ＣＶ１ｄ，ＣＶ２ａ〜ＣＶ２ｄ  調整用可変容量素子
Ｃ１，Ｃ２  コンデンサ
Ｍ１ａ〜Ｍ１ｄ，Ｍ２ａ〜Ｍ２ｄ，Ｍ３，Ｍ４  ＦＥＴ
Ｒ１ａ〜Ｒ１ｄ，Ｒ２ａ〜Ｒ２ｄ，Ｒ５ａ〜Ｒ５ｄ，Ｒ６ａ〜Ｒ６ｄ  抵抗
ＸＴＡＬ  水晶振動子
【図１】
2008085857.tif 000003
【図２】
2008085857.tif 000004
【図３】
2008085857.tif 000005
【図４】
2008085857.tif 000006
【図５】
2008085857.tif 000007
【図６】
2008085857.tif 000008
【図７】
2008085857.tif 000009
【図８】
2008085857.tif 000010