(57)【要約】【課題】電子部品実装体において、電子部品とは反対側の基材表面に突起電極の頂部を露出させた状態とした際に、当該表面に所定パターンを高精度に形成することができ、実装時の密着性も確保できる製造方法を実現する。【解決手段】本発明の電子部品実装体の製造方法は、突起電極１２を備えた電子部品１０を、熱可塑性樹脂からなる基材２０に実装した電子部品実装体の製造方法において、前記突起電極の突出高さ１２ｈの２倍以上の厚み２０ｄを有する前記基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、を具備することを特徴とする。【選択図】図１
2008159732.tif 000002
【特許請求の範囲】
【請求項１】
突起電極を備えた電子部品を熱可塑性樹脂からなる基材に実装してなる電子部品実装体の製造方法において、
前記突起電極の突出高さの２倍以上の厚みを有する前記基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、
前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、
を具備することを特徴とする電子部品実装体の製造方法。
【請求項２】
前記電極埋設工程における前記基材の厚みを前記突起電極の突出高さの３倍以上とすることを特徴とする請求項１に記載の電子部品実装体の製造方法。
【請求項３】
前記電極埋設工程における前記基材の厚みを前記突起電極の突出高さの２倍以上３．５倍以下とすることを特徴とする請求項１に記載の電子部品実装体の製造方法。
【請求項４】
前記基材除去工程では、前記基材表面をエッチングすることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品実装体の製造方法。
【請求項５】
前記基材除去工程の後に、前記突起電極の頂部が露出した前記基材表面に導電材料を配置することにより前記突起電極と導電接続された導電体を形成する導電体形成工程をさらに具備することを特徴とする請求項１乃至４のいずれか一項に記載の電子部品実装体の製造方法。
【請求項６】
突起電極を備えた電子部品を熱可塑性樹脂からなる基材に実装してなる電子部品実装体の製造方法において、
前記電子部品を実装する面とは反対側の基材表面の平坦性を保って、当該基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、
前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、
を具備することを特徴とする電子部品実装体の製造方法。
【請求項７】
突起電極を備えた電子部品を熱可塑性樹脂からなる基材に実装してなる電子部品実装体が直接若しくは他の回路基板を介して実装されてなる電気光学装置の製造方法において、
前記突起電極の突出高さの２倍以上の厚みを有する前記基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、
前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、
前記突起電極の頂部が露出した前記基材表面に導電材料を配置することにより前記突起電極と導電接続された導電体を形成する導電体形成工程と、
前記電子部品実装体を前記電気光学装置に直接若しくは他の回路基板を介して実装する実装工程と、を具備することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品実装体の製造方法、及び、電気光学装置の製造方法に係り、特に、電子部品実装体の実装構造部分の製造技術に関する。
【背景技術】
【０００２】
一般に、各種の電子機器においては半導体IC等の電子部品が回路基板などに実装されて電子回路の一部を構成している。このような実装構造体を製造する実装方法としては、電子部品に形成された複数の突起電極を回路基板の配線パターンに合わせて接合させることで、各突起電極が対応する配線に導電接続された状態とし、この状態でアンダーフィル樹脂を電子部品と回路基板との間に充填して封止する方法が知られている。
【０００３】
一方、上記の電子部品の突起電極と回路基板の配線パターンとの間に異方性導電膜（ＡＣＦ）を介在させ、電子部品を加熱しながら回路基板上に押し付けることで、異方性導電膜の樹脂を一時的に軟化させ、上記突起電極と、配線パターンの端子との間に異方性導電膜中の導電性粒子が介在した状態とし、異方性導電膜の熱硬化樹脂を硬化させることで上記の導電接続状態を維持するようにした方法も知られている。
【０００４】
ところが、上記の各実装方法では、アンダーフィル樹脂にボイドが発生して電気的信頼性が低下したり、異方性導電膜中の導電性粒子のブリッジにより隣接端子間の短絡不良が発生したりする虞があるため、電子部品の小型化に伴う突起電極の狭ピッチ化が進展するに従って製品歩留まりや実装効率が低下するという問題点がある。そこで、上記問題点を解決するために、電子部品の突起電極を熱可塑性樹脂からなる基材に対して加熱しながら押し付けることで、突起電極を基材中に埋設させるとともに、電子部品とは反対側の基材表面に突起電極の頂部が露出するようにし、その後、突起電極と導電接続された導電体を上記基材表面に形成するといった方法が提案された（例えば、以下の特許文献１参照）。
【特許文献１】特開２００５−３０２８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述の特許文献１に記載された実装方法では、その第１実施形態で示されるように電子部品の突起電極を加熱しながら基材に押し付けて埋設させるとともに、電子部品とは反対側の基材表面に突起電極の頂部が露出するように構成するが、このときに基材の厚みにばらつきが生じることで、上記反対側の基材表面に、高低差が突起電極の高さの半分（例えば１０μｍ）程度、或いはそれを越える凹凸が発生することにより、当該表面上に導電体を形成するための露光処理時に十分な露光精度が得られなかったり、基材を他の部材に接着させる際に十分な密着性が得られなかったりするという問題点がある。
【０００６】
特に、上記凹凸の高低差が最も大きくなるのは、複数の突起電極が配列されてなる電極形成領域と、突起電極が形成されていない電極非形成領域との間であるため、電極形成領域から電極非形成領域に伸びる配線パターンを上記導電体として形成する場合には、電極形成領域と電極非形成領域のうちいずれか一方の領域における露光精度を重視すると、他方の領域で配線パターンの短絡不良や断線不良が発生しやすくなるため、製品の歩留まりや信頼性が低下する。もちろん、このようなことは配線パターンの形成時の露光工程だけではなく、所定パターンを形成するための各種のパターニング工程において広く共通に発生しうるものであるとともに、実装時において基材を他の基板やパネル等に接着させる際にも密着性を悪化させる原因となる。
【０００７】
一方、特許文献１の第２実施形態では、電極埋設工程において電子部品の突起電極を加熱しながら基材に押し付けて埋設させた後に、基材除去工程において電子部品とは反対側の基材表面を部分的に除去することで突起電極の頂部を当該基材表面に露出させるようにしているため、電極埋設工程において上記基材表面に凹凸が生じても、基材除去工程で当該基材表面を平坦化することができる旨記載されている。しかしながら、現実には一旦形成された凹凸を平坦化することはきわめて困難であり、機械研摩法や化学研摩法（ＣＭＰ）などの手間のかかる処理が必要になるとともに、それでも上記凹凸を大幅に低減することはできないため、コストが増大する一方で十分な効果が得られないという問題点がある。
【０００８】
そこで、本発明は上記問題点を解決するものであり、その課題は、電子部品実装体において、電子部品とは反対側の基材表面に突起電極の頂部を露出させた状態とした際に、当該表面に所定パターンを高精度に形成することができ、実装時の密着性も確保できる製造方法を実現することにある。
【課題を解決するための手段】
【０００９】
斯かる実情に鑑み、本発明の電子部品実装体の製造方法は、突起電極を備えた電子部品を熱可塑性樹脂からなる基材に実装した電子部品実装体の製造方法において、前記突起電極の突出高さの２倍以上の厚みを有する前記基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、を具備することを特徴とする。
【００１０】
本発明によれば、電極埋設工程における基材の厚みを突起電極の突出高さの２倍以上とすることにより、電極埋設工程において、突起電極が基材中へ押し込められた際に生ずる、基材の偏りに起因する電子部品とは反対側の基材表面の凹凸を低減することができる。一般に、電極埋設工程直後の当該基材表面の凹凸の高低差は、突起電極の突出高さ、工程温度（基材の加熱温度）、基材の熱可塑性などに応じて定まることは容易に想定されるが、本願発明者らは鋭意実験を行った結果、基材の厚みによって上記高低差がきわめて顕著に増減することを見い出した。そして、特に基材の厚みを突起電極の突出高さの２倍以上とすることで、従来よりも大幅に基材表面の凹凸を低減することができることが判明した。すなわち、基材の厚みを突起電極の突出高さの２倍以上とすると、電極埋設工程において電子部品とは反対側の基材表面に生ずる凹凸の高低差が従来の１／１０程度或いはそれ以下となり、その後、基材除去工程で突起電極の頂部を基材表面に露出させた後も、上記状況にはほとんど変わりがないことが確認された。したがって、基材表面に所定パターンを形成する際に露光不良等によるパターニング不備の発生がなくなるため、パターン精度を高めることが可能になるとともに、基材を他の部材に接着させる際に密着性を十分に高めることが可能になる。
【００１１】
本発明において、前記電極埋設工程における前記基材の厚みを前記突起電極の突出高さの３倍以上とすることが好ましい。これによれば、電極埋設工程において基材表面に生ずる凹凸の高低差が実質的に存在しない状態とすることができる。
【００１２】
本発明において、前記電極埋設工程における前記基材の厚みを前記突起電極の突出高さの２倍以上３．５倍以下とすることが好ましい。これによれば、電極埋設工程において基材表面に生ずる凹凸を低減できるとともに、基材除去工程における基材の除去量を抑制することができるため、基材除去工程を短時間に完了させることができるなど、製造コストを低減することができる。
【００１３】
本発明において、前記基材除去工程では、前記基材表面をエッチングすることが好ましい。基材表面をエッチングすることで、基材表面の平坦性を維持したまま、基材を所要の厚みになるまで正確に処理することができるとともに、電子部品や基材の汚染も防止することができる。
【００１４】
本発明において、前記基材除去工程の後に、前記突起電極の頂部が露出した前記基材表面に導電材料を配置することにより前記突起電極と導電接続された導電体を形成する導電体形成工程をさらに具備することが好ましい。この導電体形成工程において突起電極と導電接続された導電体が形成されるが、この導電体のパターンを高精度に形成できるため、突起電極等が狭ピッチ化しても製造歩留まりや信頼性の向上を図ることができる。
【００１５】
また、本発明の別の電子部品実装体の製造方法は、突起電極を備えた電子部品を熱可塑性樹脂からなる基材に実装してなる電子部品実装体の製造方法において、前記電子部品を実装する面とは反対側の基材表面の平坦性を保って、当該基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、を具備することを特徴とする。
【００１６】
この発明によれば、電子部品を実装する面とは反対側の基材表面の平坦性を維持しつつ電子部品を基材中に埋設させた後に、電子部品とは反対側の基材表面を部分的に除去することで、研摩工程等による基材表面の平坦化工程を殊更に行わなくても十分な平坦性が得られるため、製造コストの低減を図ることができる。また、基材表面に所定パターンを形成する際に露光不良等によるパターニング不備の発生がなくなるため、パターン精度を高めることが可能になるとともに、基材を他の部材に接着させる際に密着性を十分に高めることが可能になる。
【００１７】
次に、本発明の電気光学装置の製造方法は、突起電極を備えた電子部品を熱可塑性樹脂からなる基材に実装してなる電子部品実装体が直接若しくは他の回路基板を介して実装されてなる電気光学装置の製造方法において、前記突起電極の高さの２倍以上の厚みを有する前記基材に対して加熱しながら前記電子部品を押圧することにより前記突起電極を前記基材中に埋設する電極埋設工程と、前記電子部品とは反対側の基材表面を部分的に除去することにより、前記突起電極の頂部を前記基材表面上に露出させる基材除去工程と、前記突起電極の頂部が露出した前記基材表面に導電材料を配置することにより前記突起電極と導電接続された導電体を形成する導電体形成工程と、前記電子部品実装体を前記電気光学装置に直接若しくは他の回路基板を介して実装する実装工程と、を具備することを特徴とする。
【発明を実施するための最良の形態】
【００１８】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１乃至図４は本発明に係る第１実施形態の電子部品実装体の製造方法を示す工程断面図である。本実施形態の製造方法では、図１（ａ）に示すように、最初に電子部品１０と基材２０とを用意する。電子部品１０は、たとえば半導体ＩＣチップ等で構成され、本体１１の表面（能動面）１１ａ上に複数の突起電極１２が配列されている。これらの複数の突起電極１２は好ましくは等間隔に配列されている。
【００１９】
突起電極１２は、例えばＣｕ、Ｎｉ，Ａｕ，Ａｇ，Ａｌ等の金属材料で構成される。また、Ｃｕ，Ｎｉ，Ａｌ等からなる芯体の表面上にＡｕ，Ａｇ，Ｓｎ等の薄膜を形成したものであってもよい。突起電極１２は、めっき法、スパッタリング法、蒸着法、ＣＶＤ法等により形成できる。突起電極１２の寸法としては、例えば幅が１０〜２０μｍ程度、突出高さ１２ｈが１０〜２５μｍ程度であり、１５〜３０μｍ程度のピッチで形成される。特に、実装特性の観点からみて、突起電極１２の突出高さ１２ｈを１０μｍを越える高さとすることが好ましく、特に１５μｍ以上の高さとすることが望ましい。なお、上記表面１１ａ上には突起電極１２と同材料でアライメントマーク１３が形成されている。電子部品１０の上記突起電極１２、アライメントマーク１３以外の表面は、例えば酸化シリコンや窒化シリコン等よりなる保護絶縁膜により覆われている。
【００２０】
基材２０は熱可塑性樹脂よりなるものであり、その構成材料としては、ポリエステル樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、芳香族ポリアミド樹脂、テトラフルオロエチレン、ポリイミド樹脂等を用いることができる。基材２０はシート状であり、均一な厚み２０ｄを有している。本実施形態の場合、基材２０の厚み２０ｄは、上記突起電極１２の突出高さ１２ｈの２倍以上、好ましくは３倍以上とされる。また、厚み２０ｄは突出高さ１２ｈの２倍以上３．５倍以下であることが望ましい。この厚み２０ｄの具体的値としては、例えば２０〜６０μｍ、或いは、これ以上であることが好ましく、特に、３０〜９０μｍの範囲内であることが望ましい。
【００２１】
上記の電子部品１０は、加熱加圧ツール１０Ｐにより加熱された状態で表面１１ａ側が支持台２０Ｐ上に配置された基材２０の表面２０ａに押し付けられ、加熱されて基材２０が軟化することにより、図１（ｂ）に示すように、突起電極１２が基材２０の内部に挿入され、埋設された状態とされる。この場合、電子部品１０の表面１１ａと基材２０の表面２０ａとは完全に密着された状態となる（電極埋設工程）。この工程における基材２０の加熱温度は、基材２０の材質にもよるが、基材２０を構成する樹脂の軟化点以上、突起電極１２の溶融温度未満であり、通常は１２０〜４５０℃の範囲内である。この電極埋設工程では、突起電極１２が完全に基材２０の内部に埋設され、しかも、突起電極１２の頂部が基材２０の電子部品１０とは反対側の表面２０ｂには露出しない状態とされる。
【００２２】
なお、上記電極埋設工程においては電子部品１０を加熱しながら基材２０に押圧しているが、基材２０が加熱された状態で電子部品１０が押圧されればよいので、例えば、基材２０を直接加熱してもよく、或いは、突起電極を加熱することで基材２０が加熱されるようにしてもよい。また、電子部品１０と基材２０とが相対的に押圧されればよいので、電子部品１０を固定し、基材２０を電子部品１０に対して押圧するようにしてもよい。
【００２３】
この状態では、基材２０の厚み２０ｄが突起電極１２の突出高さ１２ｈの２倍以上とされていることにより、電子部品１０とは反対側の基材２０の表面２０ｂには凹凸がほとんど発生せず、平坦に維持されている。これは、本実施形態の場合、突起電極１２が基材２０の内部に挿入される時点で基材２０の樹脂が流動するが、挿入される突起電極１２の下方においても基材２０内に十分な厚み範囲が残されていることから、突起電極１２の配置されない厚み範囲内の樹脂が流動することで、表面２０ｂに凹凸が生ずることを防止しているものと考えられる。
【００２４】
従来においては、基材２０の流動性には制約があり、通常、突起電極１２を内部に挿入可能な程度の流動性しかないため、複数の突起電極１２が狭ピッチで配列されている電極形成領域では突起電極１２が埋設される分だけ樹脂が余って厚みが増大し、突起電極１２が配置されていない電極非形成領域では相対的に厚みが減少することで、基材２０の表面２０ｂには凹凸が発生する。特に、上記電極埋設工程のみで突起電極１２の頂部を基材２０の表面２０ｂに露出させようとする場合には、基材２０の厚みが本来的に薄く、工程終了時において突起電極１２の突出高さよりも低い位置に基材２０の表面２０ｂが形成されるので、樹脂の流動そのものが大きく阻害されることから、工程終了時には表面２０ｂに大きな高低差を有する凹凸が形成される。
【００２５】
図９は、電極埋設工程終了時における基材２０の表面２０ｂに形成される凹凸の高低差と、基材２０の厚み２０ｄと突起電極１２の突出高さ１２ｈの比との関係を示すグラフである。ここで、基材２０の厚み２０ｄが突起電極１２の高さ１２ｈの１．５〜１．６倍程度では、上記凹凸の高低差はほとんど変化しないが、厚み２０ｄが高さ１２ｈの２倍になると大幅に低下し、３倍になるとほとんど凹凸そのものが発生しなくなることがわかる。このグラフに示す結果は、突起電極１２の突出高さ１２ｈを１５μｍとし、厚み２０ｄを２５〜４５μｍまで変化させて実験したものである。
【００２６】
本発明では、上記のように電極埋設工程において基材２０の表面２０ｂに凹凸を生じさせないようにし、表面２０ｂの平坦性が保たれた状態で電極埋設工程が終了するので、表面２０ｂに凹凸が生じた後に研摩等による平坦化工程を設ける場合に比べて製造コストを低減することができる。
【００２７】
その後、プラズマアッシング（酸素プラズマ処理）等のドライエッチング法、エッチング液を用いたウエットエッチング法、或いは、化学研摩法（ＣＭＰ法）などにより、基材２０の表面２０ｂ側の一部が除去され、図１（ｃ）に示すように、基材２０の表面２０ｂに上記突起電極１２の頂部が露出した状態とされる（基材除去工程）。この工程では、突起電極１２の頂部を露出させるに必要な基材の除去量と、使用される除去方法による基材の除去速度とを予め求めておき、時間管理処理により上記突起電極１２の露出状態を得ることができるが、例えば、電気的又は磁気的なセンサ、或いは、チャンバ内の元素ディテクタ等で突起電極１２の露出状態を検出することで、除去処理を停止するようにしてもよい。
【００２８】
本実施形態では、上記のように、電極埋設工程において基材２０の表面２０ｂにほとんど凹凸が形成されず平坦性が確保されているので、基材除去工程において均一性の高い除去方法（例えば、エッチング法）を用いることで表面２０ｂの平坦性が維持され、基材除去工程後に上述のように突起電極１２の頂部が露出した状態でもほとんど凹凸のない表面となる。
【００２９】
図２（ａ）は、図１（ｃ）に示す構造の一部を拡大して示す拡大工程図である。この状態では、突起電極１２の頂部１２ａは基材２０の表面２０ｂに露出している。頂部１２ａと表面２０ｂとは同じ高さに形成されていてもよいが、上記基材除去工程で全ての突起電極１２の頂部１２ａを確実に露出させるには、頂部１２ａが表面２０ｂより僅かに突出するように構成することが好ましい。その突出量は、高々３μｍであることが好ましく、特に０．５〜１．５μｍの範囲内、或いは、１μｍ程度であることが望ましい。上記突出量が大きくなると、折角、表面２０ｂの凹凸を低減しても、その上のパターン形成時の精度が悪化するからである。
【００３０】
次に、図２（ｂ）に示すように、上記突起電極１２の頂部１２ａ及び基材２０の表面２０ｂ上に、金属下地膜１４をスパッタリング法や蒸着法などによって形成する。この金属下地膜１４は、Ｃｕ、ＴｉＷ、Ｃｒ、Ｍｏ、ＭｏＷ、Ａｕ，Ａｇ等の金属材料で構成できる。金属下地膜１４は後述する導電体の密着性を上げるための下地膜として機能するとともに、導電体が電気めっきで形成される場合にはそのめっき用の電極端子としても機能する。さらに、当該金属下地膜１４は突起電極１２間を短絡しているので、製造工程中に静電気が発生しても電子部品（ＩＣ）の障害を回避できるという利点をももたらす。
【００３１】
その後、上記金属下地膜１４上には図２（ｃ）に示すようにフォトレジスト１５を塗布又は貼着（ドライレジストの場合）する。このフォトレジスト１５は表面上に所定パターンを形成するためのマスク材を形成するものである。なお、本実施形態ではポジ型レジストを用いる場合について以下説明するが、ネガ型レジストを用いても構わない。このフォトレジスト１５は図示しない露光マスクを介して露光処理が施されることで、図３（ａ）に示すように感光部１５ｘが形成される。この感光部１５ｘは、突起電極１２の頂部１２ａの露出領域を含む範囲、例えば、上記露出領域を含み、当該露出領域以外の領域をも含む範囲、に形成される。そして、このフォトレジスト１５に現像処理を施すことにより、図３（ｂ）に示すように感光部１５ｘが除去されて開口部１５ａが形成され、この開口部１５ａにより金属下地膜１４の一部１４ａが露出した状態となる。
【００３２】
なお、上記露光処理に際しては、アライメントマーク１３を位置決め基準として用いる。具体的には、アライメントマーク１３を覆うことにより形成される金属下地膜１４の突出部分を目印として露光を行う。この場合、アライメントマーク１３は突起電極１２と同時に形成されたマークであるので、突起電極１２に対して正確なパターニングを行うことができる。
【００３３】
続いて、図３（ｃ）に示すように、めっき法を用いて上記一部１４ａ上に導電体１６を形成する。この導電体１６は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ等で構成できる。この導電体１６は上記金属下地膜１４を介さず、突起電極１２の頂部１２ａ上に直接形成することもできるが、上述のように金属下地膜１４を設けることで、密着性が向上したり電気めっき法を用いたりすることが可能になるため、導電体１６の構成材料の自由度を高めることができると同時に、密着性や導電性を高めて信頼性を向上させることが可能になる。
【００３４】
その後、図４（ａ）に示すようにフォトレジスト１５を除去し、次いで図４（ｂ）に示すように導電体１６に覆われていない範囲（すなわち、突起電極１２間にある部分）の金属下地膜１４をスパッタエッチング等で除去する。このとき、導電体１６をマスクとして金属下地膜１４がエッチング除去される。最後に、図４（ｃ）に示すように、導電体１６の表面に例えば電解めっき等によって表面保護膜１７を形成する。表面保護膜１７は、例えば、Ａｕ等の安定な金属材料を用いることができる。この表面保護膜１７は、導電体１６の劣化や腐食を防止したり、実装時の導電接触性を高めたり、電気抵抗を低減したりする目的で設けられる。したがって、これらの目的で導電体１６上に表面保護膜１７を形成する必要がなければ、省略してもよい。また、表面保護膜１７を導電体１６の一部上にのみ形成してもよい。
【００３５】
なお、上記のように構成された電子部品実装体において、導電体１６及び表面保護膜１７の一部又は全部を他の導電体に接続する必要がない場合には、それらの上に絶縁材料（例えば樹脂）からなる保護絶縁膜を形成することが好ましい。
【００３６】
図５は、上記電子部品実装体の一例を示す底面図である。この電子部品実装体３０は、上記電子部品１０と基材２０よりなり、基材２０の表面２０ｂ上に露出した上記突起電極１２の頂部１２ａに導電体１６が導電接続された状態で配線パターンとして形成され、その端部に端子１８が形成されている。なお、本実施形態の場合、端子１８は電子部品１０の平面範囲外に形成されているが、これに限定されるものではなく、電子部品１０の平面範囲内に形成されていても構わない。
【００３７】
ここで、突起電極１２が配列された電極形成領域１２Ａや、アライメントマーク１３が形成されている領域１３Ａでは、基材２０中の樹脂の流動性が不十分である場合には、基材２０の構成材料が突起電極１２やアライメントマーク１３等で押し出される分だけ厚み２０ｄが厚くなる一方、突起電極１２やアライメントマーク１３が形成されていない電極非形成領域１１Ａでは、相対的に厚み２０ｄが薄くなるため、これらの厚みのばらつきによって表面２０ｂに凹凸が形成される。この凹凸は導電体１６のパターン精度に問題を生じさせる可能性があるとともに、基材２０を他の基板やパネル等に接着させる際に密着性を悪化させる原因ともなる。
【００３８】
しかしながら、本実施形態では上述のように基材２０の厚みを十分に確保することで、加熱温度や加圧力を従来よりも高めたり樹脂素材の流動特性を変えたりしなくても、樹脂の流動性を確保することが可能になるため、表面２０ｂにほとんど凹凸が生じないように構成することができる。したがって、導電体１６のパターン精度が悪化しにくく、高精度にパターンを形成することができる。特に、電子部品１０の突起電極１２の配列ピッチが小さくなるほど、パターン精度の悪化による配線間の短絡や断線等が発生しやすくなるので、信頼性を向上させる上では本実施形態の製造方法はきわめて効果的である。また、基材２０を他の基板やパネル等に接着させる場合でも、表面２０ｂが平坦であるため、他の基板やパネル等に対する密着性を高めることができる。
【００３９】
次に、上記のようにして形成された電子部品実装体３０を実装してなる電気光学装置の構成について説明する。電子部品実装体３０は、基材２０を従来のアンダーフィル樹脂の代わりに用いて別の回路基板上に実装して用いることができ、また、電子部品１０が実装され、基材２０をベース材として備えた回路基板として用いることができるとともに、さらに、二以上の電子部品を導電接続する配線基板として用いることも可能である。
【００４０】
図６乃至図８は、電子部品実装体３０を搭載した電気光学装置１００、１００′、１００″の概略斜視図である。ここで、電気光学装置１００、１００′、１００″内に設けられた電気光学パネル１１０は、図６に示すように、ガラス等の基板１１１と１１２がシール材１１３で貼り合わされ、その基板及びシール材で囲まれた領域に液晶１１４が封入されてなる液晶パネルを例として示してある。ただし、本発明の電気光学パネルとしては、例えば、有機ルミネッセンスパネル、プラズマディスプレイパネル、電気泳動パネル等の種々の電気光学パネルを用いることができる。
【００４１】
上記電気光学パネル１１０においては、駆動領域（表示領域）１１０Ａ内において、例えば基板１１１上に複数の配線１１１ａがストライプ状に形成され、各配線１１１ａにＴＦＴ等の能動素子を介して接続された画素電極１１１ｂによって構成される多数の画素が縦横に配列されている。一方、基板１１１には、基板１１２の外形より外側へ張り出してなる基板張出部１１１Ｔが設けられ、上記配線１１１ａは基板張出部１１１Ｔ上に形成された配線１１５に導電接続されている。
【００４２】
図６に示す実施形態の電気光学装置１００では、配線１１５は、基板張出部１１１Ｔの端部に実装された配線基板（例えば、フレキシブル配線基板）１２０の配線パターン１２１に導電接続されている。配線基板１２０上には、他の電子部品１２３，１２４とともに、上記の電子部品実装体３０が実装されている。すなわち、配線基板１２０の上記配線パターン１２１の一部に、上記導電体１６の端子１８が導電接続されている。配線基板１２０への電子部品実装体３０の実装工程では、加熱しながら電子部品実装体３０を配線基板１２０上に押し付けることで、基材２０が軟化して配線基板１２０に接着される。すなわち、この場合には基材２０が電子部品１０と配線基板１２０の実装状態を維持する接着層として機能する。
【００４３】
なお、図６の実施形態において、電子部品実装体３０の基材２０そのものが配線基板１２０を構成するようにしてもよい。すなわち、基材２０の表面２０ｂ上に、電気光学パネル１１０の上記配線１１５と導電接続される配線パターンを上記導電体１６として形成することで、この基材２０を直接電気光学パネル１１０に実装することができる。また、この基材２０の表面２０ｂ上に突起電極１２と導電接続される導電体１６とは別の配線パターンを形成し、当該配線パターンで、他の電子部品１２３、１２４や図示しない制御回路からの信号を伝送するように構成してもよい。この場合でも、基材２０を電気光学パネル１１０へ実装するための接着層として用いることができる。
【００４４】
図７に示す実施形態の電気光学装置１００′では、電子部品実装体３０′を基板張出部１１１Ｔ上に直接実装している。この場合、導電体１６の端子１８が上記配線１１５に導電接続された状態とされる。また、このときに上記と同様に基材２０′が電子部位１０を基板張出部１１１Ｔ上に保持するための接着層として機能させることが可能である。本実施形態では、基板張出部１１１上に配線基板１２０もまた実装され、この配線基板１２０′の配線パターン１２１は、基板張出部１１１上に別途形成された入力端子１１６に導電接続され、この入力端子１１６が上記端子１８の一部と導電接続されるようになっている。すなわち、配線基板１２０′から入力端子１１６に入力される信号は電子部品１０′に供給され、電子部品１０′から出力される信号が電気光学パネル１１０′に供給されるように構成されている。
【００４５】
図８に示す実施形態の電気光学装置１００″では、電子部品実装体３０″を基板張出部１１１Ｔ上に実装するとともに、配線基板１２０″にも実装している。すなわち、一部の上記端子１８を電気光学パネル１１０の配線１１５に導電接続するとともに、残部の上記端子１８を配線基板１２０″の配線１２１に導電接続している。この場合でも、基材２０″は、電子部品１０″と基板張出部１１１Ｔとを接着するとともに、電子部品１０″と配線基板１２０″とを接着する。
【００４６】
図１０は、上記のように構成された電気光学装置１００、１００′、１００″を有する電子機器２００の一例を示す概略斜視図である。電子機器２００は、本体部２０１と表示部２０２とを有し、本体部２０１から出力される表示信号（指令）に基づいて、表示部２０２内に収容された上記電気光学装置１００（１００′、１００″でもよい。）の上記駆動領域１００Ａ内に画像が形成され、この画像が表示部２０２の表示画面２０２ａ上にて視認できるように構成されている。
【００４７】
以上説明した電子部品実装体若しくは電気光学装置の製造方法においては、電極埋設工程における基材２０の厚み２０ｄを突起電極１２の突出高さ１２ｈの２倍以上とすることで、電子部品とは反対側の基材表面２０ｂの凹凸の高低差を従来よりも大幅に低減することができるため、基材表面２０ｂ上に形成される所定パターン（本実施形態では上記の導電体１６のパターン形状）を高精度に形成することができるとともに、基材２０を基板やパネル等に接着させる場合でも、密着性を高めることができる。したがって、製造工程時の実装不良や実装後の経時変化による実装部の剥離等に起因する電気的不良の発生を抑制することができるため、電子部品実装体や電気光学装置の歩留まりや信頼性を向上させることができる。
【００４８】
特に、基材２０の厚み２０ｄを突起電極１２の突出高さ１２ｈの３倍以上とすることで、基材表面２０ｂの凹凸を実質的に無くすことができる。また、厚み２０ｄを突出高さ１２ｈの２倍以上、３．５倍以下とすることで、基材表面２０ｄの凹凸の高低差を低減しつつ、基材除去工程における基材表面２０ｂの除去量を低減することができるため、製造効率の向上や製造コストの低減をも図ることができる。
【００４９】
また、基材除去工程においてドライエッチング等の気相エッチング法を用いることにより、機械的研摩法、化学的研摩法、ウエットエッチング法などに比べて、基材表面２０ｂの平坦性を維持したまま除去することができるとともに、エッチング量を正確に制御することが可能になり、また、製造効率を低下させることがなく、しかも、電子部品１０や基材２０の汚染を防止することができる。
【００５０】
尚、本発明の電子部品実装体の製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５１】
【図１】電子部品実装体の製造方法を示す工程断面図（ａ）〜（ｃ）。
【図２】同製造方法を示す拡大工程断面図（ａ）〜（ｃ）。
【図３】同製造方法を示す拡大工程断面図（ａ）〜（ｃ）。
【図４】同製造方法を示す拡大工程断面図（ａ）〜（ｃ）。
【図５】電子部品実装体を裏側から見た様子を示す底面図。
【図６】電子部品実装体を実装してなる電気光学装置を示す概略斜視図。
【図７】電子部品実装体を実装してなる別の電気光学装置を示す概略斜視図。
【図８】電子部品実装体を実装してなるさらに別の電気光学装置を示す概略斜視図。
【図９】基材の表面に形成される凹凸の高低差の、基材の厚みと突起電極の突出高さとの比に対する依存性を示すグラフ。
【図１０】電気光学装置を実装した電子機器の概略斜視図。
【符号の説明】
【００５２】
１０…電子部品、１１…本体、１２…突起電極、１２ａ…頂部、１３…アライメントマーク、１４…金属下地膜、１５…フォトレジスト、１６…導電体、１８…端子、２０…基材、２０ｂ…（電子部品とは反対側の）表面、３０…電子部品実装体、１００…電気光学装置、１１０…電気光学パネル、１２０…配線基板
【図１】
2008159732.tif 000003
【図２】
2008159732.tif 000004
【図３】
2008159732.tif 000005
【図４】
2008159732.tif 000006
【図５】
2008159732.tif 000007
【図６】
2008159732.tif 000008
【図７】
2008159732.tif 000009
【図８】
2008159732.tif 000010
【図９】
2008159732.tif 000011
【図１０】
2008159732.tif 000012