(57)【要約】【課題】チップ側を仮想接地することができ、かつ効率よく伝送モードを変換することができる高周波回路基板。【解決手段】マイクロストリップ線路１０は、信号ストリップ導体１１とグランド導体１５からなる。コプレーナ線路２０は、信号ストリップ導体１１とワイヤ２４によって接続された信号ストリップ導体２１と、グランド導体１５と連続したグランドストリップ導体２２からなる領域２０ａと、グランドストリップ導体２２の上部に、スルーホールで接続しているグランドストリップ導体２３が形成された領域２０ｂで構成されている。伝送モードはマイクロストリップ線路１０、領域２０ａ、領域２０ｂの順に変化する。そのため、効率よくマイクロストリップ線路からコプレーナ線路へ伝送モードを変換できる。【選択図】図２
2008085796.tif 000002
【特許請求の範囲】
【請求項１】
マイクロストリップ線路と、このマイクロストリップ線路に接続されるコプレーナ線路とを有し、このコプレーナ線路に接続される半導体素子を搭載するための高周波回路基板において、
前記マイクロストリップ線路は、
誘電体領域と、この誘電体領域の下面に平面状に形成されたグランド導体と、
誘電体領域の上面に形成された線状の第１信号ストリップ導体と、
で構成され、
前記コプレーナ線路は、
前記誘電体領域と、この誘電体領域の上面に形成され、前記第１信号ストリップ導体に接続される線状の第２信号ストリップ導体と、
前記誘電体領域の前記下面に形成され、前記２信号ストリップ導体の下方には形成されず、前記グランド導体から連続して、前記第２信号ストリップ導体の両側に対応する領域に形成された一対の第１グランドストリップ導体と、
前記誘電体領域の上面において、前記第２信号ストリップ導体の両側に形成され、下面の一対の前記第１グランドストリップ導体の端部と接続された第２グランドストリップ導体と、
で構成され、
たことを特徴とする高周波回路基板。
【請求項２】
前記第２グランドストリップ導体は、ワイヤを介して前記半導体素子のグランド層に接続され、
所望の周波数において、前記ワイヤと前記グランド層の接続点がショートとなるように、前記第１グランドストリップ導体および前記第２グランドストリップ導体の線路長が設定されていることを特徴とする請求項１に記載の高周波回路基板。
【請求項３】
前記半導体素子は、表面または表面近傍にグランド層を有することを特徴とする請求項２に記載の高周波回路基板。
【請求項４】
前記第１グランドストリップ導体は、前記半導体素子方向に向かうにつれて導体幅が徐々に狭くなる形状であることを特徴とする請求項２または請求項３に記載の高周波回路基板。
【請求項５】
前記第２グランドストリップ導体は、前記半導体素子方向に向かうにつれて導体幅が徐々に広くなる形状であることを特徴とする請求項２ないし請求項４のいずれか１項に記載の高周波回路基板。
【請求項６】
前記形状は、少なくとも端部領域が扇形であることを特徴とする請求項４または請求項５に記載の高周波回路基板。
【請求項７】
前記半導体素子は、ミリ波半導体素子であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の高周波回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロストリップ線路およびコプレーナ線路を有する高周波回路基板に関し、マイクロストリップ線路からコプレーナ線路への伝送モードの変換を効率的で低損失で行うことにより、半導体素子への損失と反射の少ない信号伝送を可能とした高周波回路基板に関する。
【背景技術】
【０００２】
従来より、マイクロストリップ線路からコプレーナ線路への伝送モードの変換を用いた高周波回路基板は知られていて、たとえば、特許文献１、２、３に記載のものがある。
【０００３】
特許文献１においては、従来例として図９、図１０の構造が記載されている。図９は、仮想接地の代表的な方法で、λ／４のオープンスタブを用いてコプレーナ線路とマイクロストリップ線路との接続点を仮想接地にし、マイクロストリップ線路とコプレーナ線路間の伝送モードの変換を実現している。また、図１０は、他の変換の例を示しており、コプレーナ線路基板側において、基板表面のコプレーナ線路のグランド線路の端部と、基板裏面の基板の接地導体とをスルーホールを用いて接続することで、マイクロストリップ線路とコプレーナ線路間の伝送モードの変換を実現している。
【０００４】
コプレーナ線路を形成した基板に半導体素子を設置する場合に、図９、図１０の方法を組合せることが考えられる。すなわち、マイクロストリップ線路の接続領域において、その線路の両側に一端が開放されたグランド線路を配置して、そのグランド線路の他端と半導体素子のグランド線路とを金ワイヤで接続して、その接続点とグランド線路の開放端との間の距離をλ／４、３λ／４とすれば、接続点において仮想接地が実現できるので、モード変換が可能となる。これは、図１１に示すように、グランド線路の開放端７２を裏面のグランド面に接地して、その端点７０と上記の接続点７１との間の距離をλ／２としても、同様に、接続点において仮想接地を実現することができ、両モードの変換が可能となる。このように、図１１に示す構造は、図９、図１０から容易に想像できる。
【０００５】
また、特許文献２には、扇形をした仮想接地のグランドパターンでマイクロストリップ線路からコプレーナ線路の伝送モードへ変換をする例が示されている。特許文献３には、その第３実施例と図９において、コプレーナ線路とマイクロストリップ線路間の伝送モードの変換を示すと共に、第１実施例と図３において、金線によるインピーダンスの変化による反射の増大を防止する工夫が成されている。すなわち、接続部において、線路幅の狭い線路によるインダクタと線路幅の広い線路によるキャパシタとを形成し、これらの素子と、金線のインダクタとで、フィルタを構成することにより、接続すべき線路間のインピーダンス整合を図ることが記載されている。
【特許文献１】特開昭６４−５１０２
【特許文献２】特開２００１−９４０１２
【特許文献３】特開２００１−１０２８２０
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献２及び特許文献３の図９に示される第３実施例における伝送モードの変換方法は、グランド線路の幅が狭くなるスリットを形成し、このスリットの位置で仮想接地を実現するものでる。そして、信号線路の一部の領域で幅を広くしてグランド線路とのギャップを狭くしてキャパシタを構成して、インピーダンス整合と変換とが良好に行われるように工夫されている。しかし、コプレーナ線路の信号線路とグランド線路とのギャップで最も狭い部分は、２０μｍ程度であるため、有機基板を用いた場合には、制作が非常に困難となる。かといってこの部分のギャップを広くするとコプレーナ線路の伝送モードが支配的とならない。つまり、製造コストを下げるために有機基板を用いると、作製できるギャップが広くなり、特許文献２、３の場合の変換方法では、伝送モードの変換が効率よく行えず、コプレーナ線路の伝送モードのまま半導体素子の線路にワイヤ接続することが難しかった。
【０００７】
また、特許文献１に記載の従来例から想到される上述した図１１の構造では、マイクロストリップ線路からコプレーナ線路への伝送モードの変換が急激に起こるため、損失が増する。さらに、裏面のグランド面に対するショート端７０から半導体素子の線路とワイヤの接続点７１までλ／２必要であるから、線路長が長くなってしまう。
【０００８】
そこで本発明の目的は、マイクロストリップ線路からコプレーナ線路への伝送モードの変換を効率的で低損失に実現することである。これにより半導体素子に対して、信号を低損失及び低反射損失で、入出力できる高周波回路基板を実現することである。他の目的は、伝送モードの変換部の線路長を短くすることである。また、信号線路とグランド線路とのギャップを広くしても、伝送モードの変換が効率良く行えるようにすることである。
【課題を解決するための手段】
【０００９】
第１の発明は、マイクロストリップ線路と、このマイクロストリップ線路に接続されるコプレーナ線路とを有し、このコプレーナ線路に接続される半導体素子を搭載するための高周波回路基板において、マイクロストリップ線路は、誘電体領域と、この誘電体領域の下面に平面状に形成されたグランド導体と、誘電体領域の上面に形成された線状の第１信号ストリップ導体と、で構成され、コプレーナ線路は、誘電体領域と、この誘電体領域の上面に形成され、第１信号ストリップ導体に接続される線状の第２信号ストリップ導体と、誘電体領域の下面に形成され、第２信号ストリップ導体の下方には形成されず、グランド導体から連続して、第２信号ストリップ導体の両側に対応する領域に形成された一対の第１グランドストリップ導体と、誘電体領域の上面において、第２信号ストリップ導体の両側に形成され、下面の一対の第１グランドストリップ導体の端部と接続された第２グランドストリップ導体とで構成されたことを特徴とする高周波回路基板である。
【００１０】
第１の発明のマイクロストリップ線路とコプレーナ線路の接続は、マイクロストリップ線路、第２信号ストリップ導体と第１グランドストリップ導体からなるコプレーナ線路部（以下、第１コプレーナ線路部とする）、第２信号ストリップ導体と第１、第２グランドストリップ導体からなるコプレーナ線路部（以下、第２コプレーナ線路部とする）の順に接続する３つの構成からなっている。
【００１１】
第１コプレーナ線路部の第１グランドストリップ導体は、グランド導体と連続しているためグランド導体と同一の平面内にある。したがって、第１コプレーナ線路部の構成は、信号ストリップ導体の下にはグランド導体の形成されていないマイクロストリップ線路とも見なせる。よって、第１コプレーナ線路部の伝送モードは、マイクロストリップ線路とコプレーナ線路の中間のような伝送モードとなっている。
【００１２】
第２コプレーナ線路部は、第１グランドストリップ導体と第２グランドストリップ導体が、例えば、スルーホールにより接続されているため、グランドストリップ導体の厚さが大きいコプレーナ線路と見なせる構成である。よって、第２コプレーナ線路部の伝送モードは、コプレーナ線路の伝送モードとほぼ同一である。
【００１３】
伝送モードは、マイクロストリップ線路、第１コプレーナ線路部、第２コプレーナ線路部と３段階に変換するため、マイクロストリップ線路からコプレーナ線路への急激な伝送モードの変化は無く、効率的で低損失なマイクロストリップ線路からコプレーナ線路への伝送モードの変換となっている。
【００１４】
第１信号ストリップ導体と第２信号ストリップ導体は、インピーダンスをマッチングさせるために、ワイヤ等により接続されていてもよい。マッチングがとれているならば第１信号ストリップ導体と第２信号ストリップ導体が一続きになっていてもよい。また、上記のような２層構造により伝送モードの変換を実現しているので、信号線路とグランド線路とのギャップを、例えば、１００μｍ程度に広くすることが可能である。よって、基板には、製造コストの低い有機基板を用いることができる。
【００１５】
第２の発明は、第１の発明において、第２グランドストリップ導体は、ワイヤを介して半導体素子のグランド層に接続され、所望の周波数において、ワイヤとグランド層の接続点がショートとなるように、第１グランドストリップ導体および第２グランドストリップ導体の線路長が設定されていることを特徴とする高周波回路基板である。
【００１６】
このようにコプレーナ線路と半導体素子を接続することで、半導体素子のグランドを仮想接地することができ、所望の周波数で安定させることができる。特に、第３の発明のような、表面または表面近傍にグランド層を有する半導体素子である場合は、パラレルプレートモードの発生を抑制することができる。パラレルプレートモードとは、半導体チップのグランド層と、その半導体チップ下の基板のグランドとの間で信号の伝送をする伝送モードである。
【００１７】
第４の発明は、第２の発明または第３の発明において、第１グランドストリップ導体は、半導体素子方向に向かうにつれて導体幅が徐々に狭くなる形状であることを特徴とする高周波回路基板である。
【００１８】
第５の発明は、第２の発明から第４の発明において、第２グランドストリップ導体は、半導体素子方向に向かうにつれて導体幅が徐々に広くなる形状であることを特徴とする高周波回路基板である。
【００１９】
この導体幅が徐々に狭くまたは広くなる形状は、第１、２グランドストリップ導体全体にわたって導体幅が徐々に狭くまたは広くなる形状であってもよいし、端部のみが徐々に狭くまたは広くなる形状でそれ以外の部分は一定の導体幅である形状であってもよい。
【００２０】
この導体幅が徐々に狭くまたは広くなる形状は、エバネセント波を生じさせ、容量として働く。そのため位相回転が大きくなる。また、第２グランドストリップ導体の形状により、ワイヤに一気に電流を収束させるため、エバネセント波が生じる。このエバネセント波はインダクタとして働き、位相回転が大きくなる。以上２つの位相回転の効果からコプレーナ線路の線路長を短くすることができる。特に、第６の発明のように、導体幅が徐々に狭くまたは広くなる形状が、少なくとも端部領域が扇形であると、よりエバネセント波による容量、インダクタを大きくできるので、より線路長を短くできる。
【００２１】
第７の発明は、第１の発明から第６の発明において、半導体素子はミリ波半導体素子であることを特徴とする高周波回路基板である。
【発明の効果】
【００２２】
第１の発明では、第２信号ストリップ導体と第１グランドストリップ導体との間に誘電体領域を介在させて、２層化することでマイクロストリップ線路とコプレーナ線路の中間の伝送モードを実現し、マイクロストリップ線路からコプレーナ線路への伝送モードの変換を段階的にしている。したがって、低損失に伝送モードの変換を行うことができる。さらに、第２、第３の発明のように、コプレーナ線路と半導体素子の接続において、半導体素子側を仮想接地できるので、パラレルプレートモードの発生を抑制することができ、他ポート間のアイソレーションを高めることができる。また、第４、第５、第６の発明のように、導体幅が徐々に狭くまたは広くなる形状を用いることでマイクロストリップ線路からコプレーナ線路への変換の長さが短縮されるので、小型化をはかることができる。また、本発明の高周波回路基板は、第７の発明のようにミリ波帯においても使用できる。また、本発明は微細な加工を必要としないし、信号線路とグランド線路とのギャップを、例えば、１００μｍ程度に広くすることが可能となるため、有機基板を使用でき、低コスト化をはかることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。
【実施例１】
【００２４】
まず、本発明による高周波回路基板の構成について説明する。
図１は、本発明による高周波回路基板を斜め上から見た図である。高周波回路基板は、マイクロストリップ線路１０、コプレーナ線路２０、ポート１、２を有し、左右上下に対称な構成となっている。また、高周波回路基板にはチップ１００が搭載されている。なお、シミュレーションの容易さから半導体素子に代えてマイクロストリップ線路１０５が形成されたダミーのチップ１００を用いている。
【００２５】
本発明の主要部分１を拡大したのが図２である。また、図２においてＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’での断面を示したのが図３である。図３において、矢印は信号伝送時の電界の向きを示している。この図２と図３を参照して本発明の基板の構造をさらに詳しく説明する。まず、Ａ−Ａ’での断面を示す図３ａをもとにマイクロストリップ線路１０の構成について説明する。マイクロストリップ線路１０では、接地金属板３０上に誘電体領域４１を挟んでグランド導体１５が形成されていて、接地金属板３０とグランド導体１５はスルーホール１２を用いて接続されている。また、グランド導体１５上には誘電体領域４０（本発明における誘電体領域）が形成され、さらにその上に信号ストリップ導体１１（本発明の第１信号ストリップ導体）が形成されている。なお、誘電体領域４０と４１は、同一の誘電体で構成し、一体であっても良い、別体を接合するようにしたものでも良い。
【００２６】
次に、コプレーナ線路２０の構成を、図２と、Ｂ−Ｂ’での断面を示す図３ｂと、Ｃ−Ｃ’での断面を示す図３ｃをもとに説明する。コプレーナ線路２０では、誘電体領域４１上に、グランド導体１５と連続するグランドストリップ導体２２（本発明の第１グランドストリップ導体）が形成され、誘電体領域４０上には信号ストリップ導体２１（本発明の第２信号ストリップ導体）が形成されている。グランド導体１５とグランドストリップ導体２２は同一平面内である。信号ストリップ導体２１を挟むように、一対のグランドストリップ導体２２が配設されており、左右のグランドストリップ導体２２の離間間隔は一定である。信号ストリップ導体１１と信号ストリップ導体２１はワイヤ２４を介して接続している。これは、線路間のインピーダンス整合をとるためであり、整合をとる必要がなければ、信号ストリップ導体１１と信号ストリップ導体２１は一体となっていてもよい。
【００２７】
コプレーナ線路２０のマイクロストリップ線路１０側の領域２０ａでは、グランドストリップ導体２２は一定の導体幅であるが、コプレーナ線路２０のチップ１００側の領域２０ｂでは、グランドストリップ導体２２は図２のようにチップ方向に線路幅が狭くなる形状で、端部が扇形をしている。領域２０ｂでは、図３ｃのように、グランドストリップ導体２２上部であって誘電体領域４０上に、信号ストリップ導体２１を挟むように、一対のグランドストリップ導体２３（本発明の第２グランドストリップ導体）が形成されている。そして、スルーホール２５によりグランドストリップ導体２２とグランドストリップ導体２３は接続している。また、グランドストリップ導体２３は、図２のように、チップ方向に線路幅が広くなる形状で、グランドストリップ導体２２の扇形とは上下に対称な扇形をしている。また、信号ストリップ導体２１とグランドストリップ導体２３は同一平面内であり、離間間隔（ギャップ）は一定で、１００μｍである。
【００２８】
チップ１００は、図４の断面図に示すように、ＳｉＣ基板１０１上にチップグランド層１０２、その上にＳｉＯ2 層１０３、その上に信号ストリップ導体１０４で構成されていて、チップグランド層１０２と信号ストリップ導体１０４によりマイクロストリップ線路１０５を構成する。このチップ１００は、接地金属板３０上に図１に示すように搭載されている。
【００２９】
コプレーナ線路２０とチップ１００は、ワイヤ２６により接続される。図３ｄは、Ｄ−Ｄ’でのワイヤ２６の断面を示している。信号ストリップ導体２１はワイヤ２６ａにより信号ストリップ導体１０４に接続している。グランドストリップ導体２３はワイヤ２６ｂによりチップグランド層１０２に接続している。この接続を実現するために、ＳｉＯ2 層１０３にはチップグランド層１０２を露出させる孔が形成されている。
【００３０】
ワイヤ２６ｂとチップグランド層１０２の接続部は、所望の周波数においてショートになるよう、グランドストリップ導体２２およびグランドストリップ導体２３の線路長を調整する。すなわち、この長さを管内波長の１／４、又は、その奇数倍に設定する。これによりチップ１００側を仮想接地することができる。この仮想接地のため、ワイヤ２６ｂとチップグランド層１０２の接続部近傍では、チップグランド層１０２と接地金属板３０は同電位となり、パラレルプレートモードが発生しにくくなる。
【００３１】
実施例１のコプレーナ線路２０の領域２０ａの構成は、グランドストリップ導体２２をグランド導体とし信号ストリップ導体２１の下にグランド導体がないマイクロストリップ線路、もしくは、グランドストリップ導体の位置が信号ストリップ導体２１の位置よりも低いコプレーナ線路と見ることができる。この構成により、領域２０ａでの信号伝送時の電界の向きは、図３ｂの矢印で示すように信号ストリップ導体２１から斜め下のグランドストリップ導体２２への方向となっている。したがって、領域２０ａでの伝送モードは、マイクロストリップ線路の伝送モードとコプレーナ線路の伝送モードの中間のような伝送モードとなっている。また、コプレーナ線路２０の領域２０ｂの構成は、グランドストリップ導体２２とグランドストリップ導体２３を合わせて１つのグランドストリップ導体と見なすことで、グランドストリップ導体の厚さが信号ストリップ導体２１の厚さよりも大きいコプレーナ線路と見ることができる。領域２０ｂでの信号伝送時の電界の向きは、図３ｃの矢印で示すように、信号ストリップ導体２１からグランドストリップ導体２２、２３への方向となっている。したがって、領域２０ｂでの伝送モードは、コプレーナ線路の伝送モードとほぼ同一である。
【００３２】
また、ワイヤ２６での電界の向きは、図３ｄの矢印で示すようにワイヤ２６ａからワイヤ２６ｂへの方向である。よって、ワイヤ２６での伝送モードはコプレーナ線路の伝送モードと同じである。
【００３３】
伝送モードは、マイクロストリップ線路１０の伝送モード、コプレーナ線路２０の領域２０ａの伝送モード、コプレーナ線路２０の領域２０ｂの伝送モード、ワイヤ２６の伝送モードと変化し、ワイヤ２６の伝送モードでチップ１００に接続する。ここで、上述のように、コプレーナ線路２０の領域２０ａの伝送モードは、マイクロストリップ線路の伝送モードとコプレーナ線路の伝送モードの中間のような伝送モードである。そのため、伝送モードは、マイクロストリップ線路の伝送モードからコプレーナ線路の伝送モードへ段階的に変化することになる。伝送モードの不連続は反射や漏れの原因となるが、このような段階的なモード変化により、不連続性による反射損失、漏れ損失が抑えられている。
【００３４】
図５は、コプレーナ線路２０とチップ１００との接続部の等価回路図である。容量成分Ｃ１と誘導成分Ｌ１から成る部分は線路として等価な回路である。容量成分Ｃ２と誘導成分Ｌ２はエバネセント波が生じることによるものであり、誘導成分Ｌ３はワイヤ２６によるものである。グランドストリップ導体２２はグランド導体１５と一体であるから、グランドグランドストリップ導体２２のマイクロストリップ線路１０側の端はショートになっている。コプレーナ線路２０の領域２０ｂにおいて、グランドストリップ導体２２が扇形の形状をしているため、境界付近では信号の進行方向と垂直でない方向に励振状態となり、かつ伝搬することはできないのでエバネセント波が生じる。同じく、グランドストリップ導体２３の扇形でエバネセント波が生じる。このエバネセント波のため、容量成分Ｃ２として働く。このグランドストリップ導体２２の扇形は、スルーホール２５に電流を集中させる効果もある。また、グランドストリップ導体２３では、幅の広い線路から細いワイヤ２６ｂへ一気に電流を収束させている。この電流収束のために誘導成分Ｌ２が生じる。この容量成分Ｃ２と誘導成分Ｌ２により、信号の位相回転を大きくすることができる。この位相回転のために、ワイヤ２６ｂとチップグランド層１０２との接続点ｐをショートにするために必要なコプレーナ線路２０の線路長を短くできる。なお、実施例１の高周波回路基板では、７７ＧＨｚの信号に対して接続点ｐがショートとなるようにコプレーナ線路２０の線路長を設計している。
【００３５】
７７ＧＨｚの入力信号に対して接続点ｐがショートになるよう設計すると、グランドストリップ導体２２は８５０μｍ、グランドストリップ導体２３は３００μｍとなる。仮にグランドストリップ導体２２の扇形を用いず、単に長方形状とした場合には１０５０μｍ必要なので、扇形を用いたことによる短縮効果は２００μｍである。また、扇形を用いず、多層化もしていない場合、つまり、グランドストリップ導体２２が無い場合は、グランドストリップ導体２３として約１０５０μｍが必要となる。しかし、本発明のように多層化したことによりグランドストリップ導体２３は３００μｍで済んでいる。
【００３６】
図６は、実施例１の高周波回路基板のポート１から入力する信号の周波数を変化させた場合の反射特性Ｓ１１、ポート１からポート２への伝送特性Ｓ２１をシミュレーションにより求めた結果である。反射特性Ｓ１１は、７５．５ＧＨｚから８０ＧＨｚという広い帯域において−２０ｄＢ以下であり、低損失を実現していることがわかる。また、伝送特性Ｓ２１は、６０ＧＨｚから９０ＧＨｚにおいて−３から−６ｄＢ程度であり、良好な値を示している。
【実施例２】
【００３７】
図７は、実施例２の高周波回路基板を斜め上から見た図である。高周波回路基板は、実施例１と同一の構成のマイクロストリップ線路３００、コプレーナ線路４００と、ポート１〜４を有し、左右上下に対称な構成となっている。また、高周波回路基板にはチップ２００が搭載されている。チップ２００には２つのマイクロストリップ線路が形成されていて、ポート１とポート２、ポート３とポート４を接続する構成となっている。また、チップ２００はマイクロストリップ線路が２つである以外はチップ１００と同一の構成である。
【００３８】
図８は、実施例２の高周波回路基板のポート１から入力する信号の周波数を変化させた場合の、ポート１からポート２への伝送特性Ｓ２１、ポート１からポート３への伝送特性Ｓ３１、ポート１からポート４への伝送特性Ｓ４１をシミュレーションにより求めた結果である。伝送特性Ｓ３１は、７６ＧＨｚから７８．５ＧＨｚの帯域において−４０ｄＢ以下であり、伝送特性Ｓ４１は、７５．５ＧＨｚから７７ＧＨｚの帯域において−４０ｄＢ以下である。また、７４ＧＨｚ以上では、伝送特性Ｓ３１と伝送特性Ｓ４１ともに−３０ｄＢ以下となっている。一方、伝送特性Ｓ２１は、６０ＧＨｚから９０ＧＨｚにおいて−４から−７ｄＢ程度であり、良好な値を示している。このように、仮想接地によるパラレルプレートモード発生の抑止効果のため、実施例２の高周波回路基板はポート間のアイソレーション特性が優れていることがわかる。
【産業上の利用可能性】
【００３９】
本発明は、高周波半導体素子搭載用基板、特に、表面近傍にグランドがあるミリ波半導体素子搭載用の基板として適用できる。
【図面の簡単な説明】
【００４０】
【図１】実施例１の高周波回路基板を示す俯瞰図。
【図２】実施例１の主要部分を拡大して示す図。
【図３】図２の各部分における断面図。
【図４】チップの構造を示す断面図。
【図５】コプレーナ線路２０とチップ１００との接続部の等価回路図。
【図６】実施例１の高周波回路基板の、反射特性および伝送特性のシミュレーション結果を示すグラフ。
【図７】実施例２の高周波回路基板を示す俯瞰図。
【図８】実施例２の高周波回路基板の、アイソレーション特性のシミュレーション結果を示すグラフ。
【図９】従来の高周波回路基板。
【図１０】従来の高周波回路基板。
【図１１】図９および図１０から想到される高周波回路基板。
【符号の説明】
【００４１】
１０、３００：マイクロストリップ線路
１１、２１：信号ストリップ導体
１５：グランド導体
２０、４００：コプレーナ線路
２２、２３：グランドストリップ導体
２４、２６ａ、２６ｂ：ワイヤ
３０：接地金属板
４０、４１：誘電体領域
１００、２００：チップ
【図１】
2008085796.tif 000003
【図２】
2008085796.tif 000004
【図３】
2008085796.tif 000005
【図４】
2008085796.tif 000006
【図５】
2008085796.tif 000007
【図６】
2008085796.tif 000008
【図７】
2008085796.tif 000009
【図８】
2008085796.tif 000010
【図９】
2008085796.tif 000011
【図１０】
2008085796.tif 000012
【図１１】
2008085796.tif 000013