(57)【要約】【課題】本発明は、回路規模が大きくなることなく複合映像信号から純粋な水平同期信号だけを分離できる同期分離回路を提供することを目的とする。【解決手段】入力された複合映像信号を第１の基準レベルと比較してシンク検出を行い、シンク検出信号に同期して定電流で第１のコンデンサの充放電を行い、第１のコンデンサの電圧を第２の基準レベルと比較して垂直同期信号を検出し、第１のコンデンサの電圧を第３の基準レベルと比較して複合映像信号の水平走査周期で分類される規格を判定し、規格判定回路の出力する判定結果に応じた定電流で第２のコンデンサを充電し、第２のコンデンサの電圧を第４の基準レベルと比較した結果とシンク検出信号から水平走査周期毎にマスク信号を生成し、マスク信号が指示する期間にシンク検出信号に含まれる疑似同期信号を除去して水平同期信号を出力する。【選択図】図１
2008294624.tif 000002
【特許請求の範囲】
【請求項１】
入力された複合映像信号を第１の基準レベルと比較してシンク検出を行う第１のコンパレータと、
前記第１のコンパレータが出力するシンク検出信号に同期して定電流で第１のコンデンサの充放電を行う積分回路と、
前記第１のコンデンサの電圧を第２の基準レベルと比較して垂直同期信号を検出する第２のコンパレータと、
前記第１のコンデンサの電圧を第３の基準レベルと比較して前記複合映像信号の水平走査周期で分類される規格を判定する規格判定回路と、
前記規格判定回路の出力する判定結果に応じた定電流で第２のコンデンサを充電し、前記第２のコンデンサの電圧を第４の基準レベルと比較した結果と前記シンク検出信号から水平走査周期毎にマスク信号を生成するマスク信号生成回路と、
前記マスク信号が指示する期間に前記シンク検出信号に含まれる疑似同期信号を除去して水平同期信号を出力する疑似同期信号除去回路とを
有することを特徴とする同期分離回路。
【請求項２】
請求項１記載の同期分離回路において、
前記規格判定回路は、前記積分回路のコンデンサの電圧を第３の基準レベルと比較して前記複合映像信号の水平走査周期で分類される規格を判定する第３のコンパレータと、
前記第３のコンパレータの判定結果を１垂直走査周期だけラッチするラッチ回路と
を有することを特徴とする同期分離回路。
【請求項３】
請求項２記載の同期分離回路において、
前記マスク信号生成回路は、前記複合映像信号の水平走査周期毎に放電される第２のコンデンサを前記ラッチ回路の出力する判定結果に応じた定電流で充電する第２の積分回路と、
前記第２のコンデンサの電圧を第４の基準レベルと比較する第４コンパレータと、
前記第４コンパレータの比較結果と前記シンク検出信号から水平走査周期毎のマスク信号を生成するフリップフロップと
を有することを特徴とする同期分離回路。
【請求項４】
請求項３記載の同期分離回路において、
前記マスク信号は、前記複合映像信号の水平走査周期の２／３を越える所定期間だけ生成されることを特徴とする同期分離回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は同期分離回路に係り、特に、複合映像信号から同期信号を分離する同期分離回路に関する。
【背景技術】
【０００２】
ビデオ機器のアナログの複合映像信号を伝送する規格としてＤ端子規格がある。Ｄ端子規格において、規格Ｄ１は水平走査線５２５本のインターレース方式（１垂直走査期間［１／６０ｓｅｃ］の走査線数は２６２．５本）、規格Ｄ２は水平走査線５２５本のプログレッシブ方式（１垂直走査期間の走査線数は５２５本）、規格Ｄ３は水平走査線１１２５本のインターレース方式（１垂直走査期間１／６０ｓｅｃの走査線数は５６２．５本）、規格Ｄ４は水平走査線７２０本のプログレッシブ方式（１垂直走査期間の走査線数は７２０本）、規格Ｄ５は水平走査線１１２５本のプログレッシブ方式（１垂直走査期間の走査線数は１１２５本）である。
【０００３】
このように、規格Ｄ１〜Ｄ５は、１垂直走査期間における走査線数つまり水平同期信号の数を計数することで、自動判別することができる。
【０００４】
図４は、アナログの複合映像信号の１水平期間分の波形図を示す。複合映像信号はシンクチップレベルの水平同期信号の後にペデスタルレベル（黒レベル）となり、このペデスタルレベルに映像信号が重畳されている。
【０００５】
従来の同期分離回路は、図５に示すように、端子１からコンパレータ２の非反転入力端子に複合映像信号を供給し、コンパレータ２の反転入力端子にペデスタルレベルとシンクチップレベルの中間の値である閾値Ｖｓｅｐａを供給することで、水平同期信号位置でローレベルとなる水平同期信号を生成している。
【０００６】
なお、特許文献１には、水平同期信号あるいは垂直同期信号を抽出し、この同期信号の基本波周波数成分を弁別してＨＤＴＶ信号かＮＴＳＣ信号かを自動判別することが記載されている。
【特許文献１】特開平１０−２７１４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
映像信号の高画質化に伴う信号フォーマットの多様化により、アナログの複合映像信号には図６に示すようなコピーガード信号が重畳され、また、垂直同期期間には水平同期信号の２倍の周波数の等化パルスが重畳されている。なお、コピーガード信号は水平走査期間Ｈの２／３の期間にわたってペデスタルレベルとシンクチップレベルが繰り返すような信号が入力されることがある。このため、図５に示す従来の同期分離回路では純粋に水平同期信号だけを分離することはできないという問題があった。
【０００８】
また、同期分離された水平同期信号は後続のＰＬＬ（フェーズロックドループ）回路に供給されて安定化されるが、上記の等化パルスやコピーガード信号がＰＬＬ回路の外乱となり周波数変動を引き起こすという問題があった。
【０００９】
本発明は、上記の点に鑑みなされたもので、回路規模が大きくなることなく複合映像信号から純粋な水平同期信号だけを分離できる。
【課題を解決するための手段】
【００１０】
本発明の同期分離回路は、
入力された複合映像信号を第１の基準レベルと比較してシンク検出を行う第１のコンパレータ（１２）と、
前記第１のコンパレータが出力するシンク検出信号に同期して定電流で第１のコンデンサの充放電を行う積分回路（Ｃ１，１４，１６）と、
前記第１のコンデンサの電圧を第２の基準レベルと比較して垂直同期信号を検出する第２のコンパレータ（１８）と、
前記第１のコンデンサの電圧を第３の基準レベルと比較して前記複合映像信号の水平走査周期で分類される規格を判定する規格判定回路（２０，２２，２４）と、
前記規格判定回路の出力する判定結果に応じた定電流で第２のコンデンサを充電し、前記第２のコンデンサの電圧を第４の基準レベルと比較した結果と前記シンク検出信号から水平走査周期毎にマスク信号を生成するマスク信号生成回路（Ｃ２，Ｓ１，２６，２８，２９，３０）と、
前記マスク信号が指示する期間に前記シンク検出信号に含まれる疑似同期信号を除去して水平同期信号を出力する疑似同期信号除去回路（３２，３４）とを有することにより、回路規模が大きくなることなく複合映像信号から純粋な水平同期信号だけを分離できる。
【００１１】
前記同期分離回路において、
前記規格判定回路は、前記積分回路のコンデンサの電圧を第３の基準レベルと比較して前記複合映像信号の水平走査周期で分類される規格を判定する第３のコンパレータ（２０）と、
前記第３のコンパレータの判定結果を１垂直走査周期だけラッチするラッチ回路（２２，２４）とを有する構成とすることができる。
【００１２】
前記同期分離回路において、
前記マスク信号生成回路は、前記複合映像信号の水平走査周期毎に放電される第２のコンデンサを前記ラッチ回路の出力する判定結果に応じた定電流で充電する第２の積分回路（Ｃ２，Ｓ１，２６，２８）と、
前記第２のコンデンサの電圧を第４の基準レベルと比較する第４コンパレータ（２９）と、
前記第４コンパレータの比較結果と前記シンク検出信号から水平走査周期毎のマスク信号を生成するフリップフロップ（３０）とを有する構成とすることができる。
【００１３】
前記同期分離回路において、
前記マスク信号は、前記複合映像信号の水平走査周期の２／３を越える所定期間だけ生成される構成とすることができる。
【００１４】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１５】
本発明によれば、回路規模が大きくなることなく複合映像信号から純粋な水平同期信号だけを分離できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づいて本発明の実施形態について説明する。
【００１７】
図１は、本発明の同期分離回路の一実施形態の回路構成図を示す。同図中、端子１０にはアナログの複合映像信号が入力されコンパレータ１２に供給される。コンパレータ１２は複合映像信号のシンクチップレベルとペデスタルレベルの中間値である基準レベルＶｒｅｆ１を有しており、端子１０から供給される複合映像信号を基準レベルＶｒｅｆ１と比較し、複合映像信号が基準レベルＶｒｅｆ１以下となったときにローレベルとなるシンク検出信号を出力する。このシンク検出信号は定電流源１４，ＳＲフリップフロップ３０のセット端子Ｓ，ナンド回路３２に供給される。
【００１８】
定電流源１４は一端をコンデンサＣ１の一端に接続され他端を接地されている。定電流源１４はローレベルのシンク検出信号を供給されたときのみ定電流Ｉ２を流す。また、定電流源１６は一端をコンデンサＣ１の一端に接続され他端を電源Ｖｃｃに接続されている。定電流源１６は常時定電流Ｉ１（Ｉ１<Ｉ２）を流す。コンデンサＣ１の他端は接地されている。
【００１９】
定電流源１４，１６，コンデンサＣ１は積分回路を構成しており、ローレベルのシンク検出信号によりコンデンサＣ１は定電流Ｉ２で放電し、シンク検出信号がハイレベルとなるとコンデンサＣ１は定電流Ｉ１で充電される。コンデンサＣ１の充電電圧はコンパレータ１８，２０に供給される。
【００２０】
コンパレータ１８はヒステリシスを有しており、コンデンサＣ１の電圧を基準レベルＶｒｅｆ２と比較し、コンデンサＣ１の電圧が基準レベルＶｒｅｆ２以上となったときにハイレベルとなる垂直同期検出信号を生成してトリガ型フリップフロップ（ＴＦＦ）２４のリセット端子Ｒに供給する。ところで、基準レベルＶｒｅｆ２は、水平走査期間のコンデンサＣ１の充電電圧より低く、垂直走査期間のコンデンサＣ１の充電電圧より高い値に予め設定されている。
【００２１】
なお、コンパレータ１２，定電流源１４，１６，コンデンサＣ１，コンパレータ１８は従来から垂直同期信号を検出するために設けられた既存回路である。
【００２２】
コンパレータ２０はヒステリシスを有しており、コンデンサＣ１の電圧を基準レベルＶｒｅｆ３と比較して、コンデンサＣ１の電圧が基準レベルＶｒｅｆ３以上となったときにハイレベルとなる信号を生成してナンド回路２２の一方の入力端子に供給する。
【００２３】
ところで、基準レベルＶｒｅｆ３は、規格Ｄ１の複合映像信号の垂直走査期間における１水平走査期間のコンデンサＣ１の充電電圧より低く、規格Ｄ２の複合映像信号の垂直走査期間における１水平走査期間のコンデンサＣ１の充電電圧より高い値に予め設定されている。
【００２４】
ナンド回路２２は一方の入力端子にコンパレータ２０出力を供給され、他方の入力端子にトリガ型フリップフロップ２４の反転出力を供給されており、ナンド回路２２出力はトリガ型フリップフロップ２４のトリガ端子Ｔに供給される。ナンド回路２２とトリガ型フリップフロップ２４はラッチ回路を構成している。
【００２５】
トリガ型フリップフロップ２４は、トリガ端子Ｔに供給される信号の立ち下がりでトリガされる。トリガ型フリップフロップ２４はコンパレータ１８からハイレベルの垂直同期検出信号を供給されるとリセットされて反転出力をハイレベルとする。
【００２６】
この後、コンパレータ２０出力がハイレベルで規格Ｄ１を指示するときトリガ型フリップフロップ２４の反転出力（パルス幅検出信号）はローレベルをラッチし、コンパレータ２０出力がローレベルで規格Ｄ２を指示するときトリガ型フリップフロップ２４の反転出力（パルス幅検出信号）はハイレベルをラッチして定電流源２６に供給する。
【００２７】
定電流源２６は一端をコンデンサＣ２の一端に接続され他端を接地されている。定電流源２６はローレベルのパルス幅検出信号を供給されたときのみ定電流Ｉ４を流す。また、定電流源２８は一端をコンデンサＣ２の一端に接続され他端を電源Ｖｃｃに接続されている。定電流源２８は常時定電流Ｉ３（Ｉ３>Ｉ４）を流す。コンデンサＣ２の他端は接地されている。
【００２８】
定電流源２６，２８，コンデンサＣ２，スイッチＳ１は積分回路を構成し、この積分回路とコンパレータ２９はマスク期間設定回路を構成している。パルス幅検出信号がハイレベルで規格Ｄ２を指示するときコンデンサＣ２は定電流Ｉ３で充電され、パルス幅検出信号がローレベルで規格Ｄ１を指示するときコンデンサＣ２は定電流（Ｉ３−Ｉ４）で充電される。また、コンデンサＣ２は水平同期信号のタイミングでスイッチＳ１のオンにより放電される。
【００２９】
コンパレータ２９は、コンデンサＣ２の電圧を基準レベルＶｒｅｆ４と比較し、コンデンサＣ２の電圧が基準レベルＶｒｅｆ４以上となったときにハイレベルとなるマスク終了信号を生成してＳＲ型フリップフロップ３０のリセット端子Ｒに供給する。ところで、基準レベルＶｒｅｆ４は、規格Ｄ１及びＤ２で水平同期信号から水平走査周期Ｈの２／３を超える例えば４／５Ｈ等の所定期間を経過したときのコンデンサＣ２の充電電圧に相当する。
【００３０】
ＳＲ型フリップフロップ３０は、コンパレータ１２から供給されるシンク検出信号の立ち上がりでセットされて反転Ｑ出力をローレベルとする。これによりスイッチＳ１はオンしてコンデンサＣ２が放電される。この後、４／５Ｈ等の所定期間を経過するとハイレベルのコンパレータ２９出力によりＳＲ型フリップフロップ３０はリセットされて反転Ｑ出力をハイレベルとするＳＲ型フリップフロップ３０のＱ出力はローレベルでマスク期間を表すマスク信号としてトリガ型フリップフロップ３４のリセット端子Ｒに供給される。
【００３１】
ナンド回路３２は一方の入力端子にコンパレータ１２出力を供給され、他方の入力端子にトリガ型フリップフロップ３４の反転出力を供給されており、ナンド回路３２出力はトリガ型フリップフロップ２４のトリガ端子Ｔに供給される。ナンド回路３２とトリガ型フリップフロップ３４は疑似同期信号除去回路を構成している。
【００３２】
トリガ型フリップフロップ３４は、トリガ端子Ｔに供給される信号の立ち下がりでトリガされる。つまり、トリガ型フリップフロップ３４はマスク期間が終了してＳＲ型フリップフロップ３０から供給されるマスク信号がハイレベルとなると反転出力をハイレベルとしてナンド回路３２に供給する。
【００３３】
この後、コンパレータ１２から供給されるシンク検出信号の立ち上がりによりナンド回路３２出力が立ち上がるとトリガ型フリップフロップ３４はトリガされ、その反転出力はローレベルになる。これによって、ナンド回路３２はトリガ型フリップフロップ３４の反転出力がローレベルの期間はシンク検出信号をマスクして通さなくなる。
【００３４】
つまり、次にマスク信号がハイレベルとなってマスク期間が終了するまでの間に、コンパレータ１２からのシンク検出信号に等化パルスやコピーガードパルス等の疑似同期信号が入っていても上記の疑似同期信号除去回路で除去され、ナンド回路３２はシンク検出信号を反転した水平同期信号を端子３６から出力する。この水平同期信号は図示しない後続のＰＬＬ回路を通して図示しない計数回路に供給され、１垂直走査期間における水平同期信号のパルス数を計数される等として使用することが可能となる。
【００３５】
図２に、１垂直走査期間の水平走査線数が少ない例えば規格Ｄ１の複合映像信号が入力された場合の図１の各部の波形図を示す。
【００３６】
図２（Ａ）に示す規格Ｄ１の複合映像信号（垂直同期信号近傍を示す）が端子１０に供給される。これにより、積分回路のコンデンサＣ１の充電電圧は図２（Ｂ）に示すようになる。
【００３７】
これにより、トリガ型フリップフロップ２４の反転出力は図２（Ｃ）に示すように垂直同期信号をそれに続く等化パルス期間でハイレベルとなる。コンデンサＣ１の充電電圧は垂直走査期間で図２（Ｂ）に示す基準レベルＶｒｅｆ３を超えるため、トリガ型フリップフロップ２４の反転出力であるパルス幅検出信号はローレベルとなり、コンデンサＣ２は電流（Ｉ３−Ｉ４）で充電され、コンデンサＣ２の充電電圧は図２（Ｄ）に示すようになる。
【００３８】
そして、シンク検出信号の立ち上がりから４／５Ｈ等の所定期間τ１はマスクが行われて疑似同期信号が除去され、端子３６から図２（Ｅ）に示すように疑似同期信号を除去した水平同期信号が出力される。
【００３９】
図３に、１垂直走査期間の水平走査線数が多い例えば規格Ｄ２の複合映像信号が入力された場合の各部の波形図を示す。
【００４０】
図３（Ａ）に示す規格Ｄ２の複合映像信号（垂直同期信号近傍を示す）が端子１０に供給される。これにより、積分回路のコンデンサＣ１の充電電圧は図３（Ｂ）に示すようになる。
【００４１】
これにより、トリガ型フリップフロップ２４の反転出力は図３（Ｃ）に示すように垂直同期信号の開始時にのみハイレベルとなる。コンデンサＣ１の充電電圧は垂直走査期間で図３（Ｂ）に示す基準レベルＶｒｅｆ３未満のため、トリガ型フリップフロップ２４の反転出力であるパルス幅検出信号はハイレベルとなり、コンデンサＣ２は電流Ｉ３で急速に充電され、コンデンサＣ２の充電電圧は図３（Ｄ）に示すようになる。
【００４２】
そして、シンク検出信号の立ち上がりから４／５Ｈ等の所定期間τ２はマスクが行われて疑似同期信号が除去され、端子３６から図３（Ｅ）に示すように疑似同期信号を除去した水平同期信号が出力される。
【００４３】
このようにして、複合映像信号から純粋な水平同期信号だけを分離できる。このとき、コンパレータ１２，定電流源１４，１６，コンデンサＣ１，コンパレータ１８は従来から垂直同期信号を検出するために設けられた既存回路であるため、回路規模が大きくなることはない。また、このようにして分離した水平同期信号を後続のＰＬＬ回路に供給した場合にＰＬＬ回路に外乱が供給されないため、周波数変動の発生を防止できる。
【００４４】
なお、上記実施形態では、規格Ｄ１と規格Ｄ２の複合映像信号から水平同期信号を分離することについて説明したが、コンパレータ２０，ナンド回路２２，トリガ型フリップフロップ２４，定電流源２６を多段追加することで、規格Ｄ３，規格Ｄ４，規格Ｄ５それぞれの複合映像信号に応じた定電流でコンデンサＣ２を充電し、規格Ｄ３，規格Ｄ４，規格Ｄ５それぞれの水平同期信号を分離することが可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の同期分離回路の一実施形態の回路構成図である。
【図２】１垂直走査期間の水平走査線数が少ない複合映像信号が入力された場合の図１の各部の波形図である。
【図３】１垂直走査期間の水平走査線数が多い複合映像信号が入力された場合の図１の各部の波形図である。
【図４】アナログの複合映像信号の１水平期間分の波形図である。
【図５】従来の同期分離回路の一例のブロック構成図である。
【図６】コピーガード信号の一例の波形図である。
【符号の説明】
【００４６】
１２  コンパレータ
１４，１６，２６，２８  定電流源
１８，２０，２９  コンパレータ
２２，３２  ナンド回路
２４，３４  トリガ型フリップフロップ
３０  ＳＲ型フリップフロップ
Ｃ１，Ｃ２  コンデンサ
Ｓ１  スイッチ
【図１】
2008294624.tif 000003
【図２】
2008294624.tif 000004
【図３】
2008294624.tif 000005
【図４】
2008294624.tif 000006
【図５】
2008294624.tif 000007
【図６】
2008294624.tif 000008