(57)【要約】      （修正有）【課題】薄膜を形成する前に清浄な被形成面にする薄膜形成方法を提供する。【解決手段】フッ化物ガスを用いたガスプラズマエッチングによって、プラズマＣＶＤ装置の反応容器のクリーニングを行った後、反応室内にフッ化物ガスが残留した状態で、反応容器に基板を搬入し、薄膜形成用のプロセスガスを反応室に導入し、基板上に薄膜を形成する。プロセスガスがプラズマ励起することでフッ素ラジカルが生成し、フッ素ラジカルにより薄膜を形成する面、薄膜が形成される面の有機物や酸化物が除去される。エッチング反応の進行によりフッ素ラジカルの濃度は減少し、やがて、薄膜形成用プロセスガスに反応容器内の雰囲気が置換されて、堆積反応が開始し、基板の被形成面に膜が成長する。【選択図】図１
2008277707.tif 000002
【特許請求の範囲】
【請求項１】
反応容器を備えたプラズマＣＶＤ装置で、薄膜を形成する工程を含む半導体装置の作製方法であり、
前記反応容器にフッ化物ガスを導入し、前記フッ化物ガスに電界を印加してプラズマを生成して、前記フッ化物ガスによるプラズマガスエッチングによって前記反応容器内をクリーニングし、
前記クリーニングにより、前記フッ化物ガスが残留している前記反応容器内に基板を設置し、
前記反応容器内に、薄膜形成用プロセスガスを導入し、前記プロセスガスに電界を印加してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により前記基板の被形成面に薄膜を形成する半導体装置の作製方法。
【請求項２】
反応容器を備えたプラズマＣＶＤ装置で、薄膜を形成する工程を含む半導体装置の作製方法であり、
前記反応容器にフッ化物ガスを導入し、前記フッ化物ガスに電界を印加してプラズマを生成して、前記フッ化物ガスによるプラズマガスエッチングによって前記反応容器内をクリーニングし、
前記クリーニングにより、前記フッ化物ガスが残留している前記反応容器内に基板を設置し、
前記反応容器内に、窒素ガスまたはハロゲンガスを導入し、前記窒素ガスまたはハロゲンガスに電界を印加してプラズマを生成し、
前記反応容器への前記窒素ガスまたはハロゲンガスの導入を停止し、
前記反応容器に薄膜形成用プロセスガスを前記反応容器に導入し、前記薄膜形成用プロセスガスに電界を印加してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により前記基板の被形成面に薄膜を形成する半導体装置の作製方法。
【請求項３】
反応容器を備えたプラズマＣＶＤ装置で、薄膜を形成する工程を含む半導体装置の作製方法であり、
前記反応容器内に基板を設置し、
前記反応容器にフッ化物ガスを導入し、
前記反応容器への前記フッ化物ガスの導入を停止し、
前記反応容器に薄膜形成用プロセスガスを前記反応容器に導入し、前記薄膜形成用プロセスガスに電界を印加してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により前記基板の被形成面に薄膜を形成する半導体装置の作製方法。
【請求項４】
反応容器を備えたプラズマＣＶＤ装置で、薄膜を形成する工程を含む半導体装置の作製方法であり、
前記反応容器内に基板を設置し、
前記反応容器にフッ化物ガスを導入し、
前記反応容器への前記フッ化物ガスの導入を停止して、前記反応容器内に、窒素ガスまたはハロゲンガスを導入し、前記窒素ガスまたはハロゲンガスに電界を印加してプラズマを生成し、
前記反応容器への前記窒素ガスまたはハロゲンガスの導入を停止し、
前記反応容器に薄膜形成用プロセスガスを前記反応容器に導入し、前記薄膜形成用プロセスガスに電界を印加してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により前記基板の被形成面に薄膜を形成する半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか１項において、
前記フッ化物ガスは、ＣＯＦ２、ＮＦ３、ＳＦ６、Ｃ２Ｆ６又はＣＦ４から選ばれたガスであることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至４のいずれか１項において、
前記フッ化物ガスの代わりに、フッ素ガスを用いることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＥＣＶＤ法（プラズマ気相成長法  Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈａｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）で薄膜を形成する技術に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
ＬＳＩや、液晶ディスプレイ（ＬＣＤ）、エレクトロルミネッセンスディスプレイ（ＥＬディスプレイ）などに用いられる集積回路を製造するには、半導体、絶縁材料または導電性材料でなる薄膜を基板上に形成する成膜工程、この形成された薄膜を上にフォトレジストでなるレジストマスクを形成するフォトリソグラフィー工程、このレジストマスクを用いて薄膜を所定の形状に加工するためのエッチング工程が繰り返される。
【０００４】
薄膜を形成する方法の１つとして、プラズマ気相成長法（ＰＥＣＶＤ法）が知られている。ＰＥＣＶＤ法とは、ガス状の原料にマイクロ波や高周波を印加することでプラズマ状態にし、原料をラジカルや化学的に活性なイオンに分解し、これらラジカルやイオンの表面反応により基板上に膜を形成する方法である。
【０００５】
そのため、プラズマＣＶＤ装置で膜を形成すると、基板表面だけでなく、反応容器の内壁、電極、基板ホルダーなどにも原料が反応した生成物が堆積する。この堆積物はパーティクルやダストの原因となる。そこで、このような堆積物を除去するクリーニング工程が定期的に行われる。反応容器のクリーニング方法の代表的な１つとして、プラズマガスエッチングによる方法がある。反応容器内にＮＦ３などのフッ化物ガスを導入し、プラズマ化することで、フッ素ラジカルを生成し、堆積物をエッチングして除去する方法である。フッ素ラジカルと反応して生成されたフッ化物は蒸気圧が高いため、排気系によって反応容器から除去される。
【０００６】
クリーニング工程を行うことで、クリーニングガスとして用いてフッ化物ガスが、反応容器の内壁、電極などに吸着する。フッ化物ガスは反応性が非常に高く、クリーニング工程の次に成膜工程を行った場合、残留したフッ化物ガスが膜に混入などすることにより、形成される膜の特性に影響を与えるおそれがあると考えられている。そこで、クリーニングガスに用いたフッ化物ガスの影響を抑える方法が検討されている（特許文献１〜３参照）。
【０００７】
例えば、特許文献１（特開２００１−３４５２７８号公報）では、堆積室をＮＦ３ガスでクリーニングした後、堆積室に基板を設置しない状態で引き続きＨ２ガス１００％雰囲気でのグロー放電とＨ２ガスで希釈したＳｉＨ４ガス雰囲気でのグロー放電とによる連続放電を複数回行うことで、堆積室内に膜を堆積することで、残留するＮＦ３の影響を抑えている。
【０００８】
また、特許文献２（特開平８−２４１８６５号公報）では、成膜工程で非晶質シリコンの薄膜を形成する場合の、反応容器内からクリーニングガスを除去する後処理方法について記載されている。後処理工程は、反応容器内からクリーニングガスを除去する工程であり、次のように行っている。
【０００９】
反応容器をＮＦ３ガスでクリーニングした後、引き続き、モノシラン（ＳｉＨ４）と水素の混合ガスを後処理用ガスとして反応容器に導入している。後処理用ガスは非晶質シリコン膜を形成するために使用するプロセスガスと同じガスである。この後処理用ガスをプラズマ状態とすることで、残留したＮＦ３も分解され、Ｆ＊を生成する。Ｆ＊はＳｉＨ＊などの化学種と反応して、ＳｉＦ４などの蒸気圧の高い揮発物となって、排気系から反応容器から除去される。後処理工程を終了した後、反応容器に基板を搬入し、モノシラン（ＳｉＨ４）と水素の混合ガスを反応容器に導入して、非晶質シリコン膜を形成する。
【００１０】
また、特許文献３（特開平７−２０１７３８号公報）では、ＮＦ３などのフッ化物ガスによって反応容器をクリーニングした後、還元プロセスによって、フッ化物ガスを反応容器内から除去している。還元プロセスは次のような工程である。反応容器に基板を搬入してＳｉ−Ｆ結合をＳｉ−Ｈ結合に変換できる還元ガスを反応容器に導入し、高周波によって還元ガスを活性化させて、残留するフッ化物と反応させることにより、反応生成物を作り出している。反応容器を減圧することで、この反応生成物が反応容器から除去される。還元ガスには、Ｓｉ−Ｆ結合をＳｉ−Ｈ結合に変換できるＮＨ３が用いられている。
【００１１】
また、特許文献３では、還元プロセスに引き続いて、反応容器にＳｉＨ４、ＮＨ３、Ｎ２を導入して、窒化シリコン膜を形成する窒化膜の成膜プロセスを行っている。
【特許文献１】特開２００１−３４５２７８号公報
【特許文献２】特開平８−２４１８６５号公報
【特許文献３】特開平７−２０１７３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ＰＥＣＶＤ装置の反応容器のクリーニングに用いられるフッ化物ガス又はフッ素ガスを、ＰＥＣＶＤ法による薄膜の形成に用いた新しい成膜方法を提供することを課題の１つとする。
【課題を解決するための手段】
【００１３】
本発明の一つは、フッ化物ガスを用いたガスプラズマエッチングによって、プラズマＣＶＤ装置（ＰＥＣＶＤ装置）の反応容器のクリーニングを行った後、反応容器内にフッ化物ガスが残留した状態で、薄膜形成用のプロセスガスを反応容器に導入し、このプロセスガスに電界を印加することでプラズマを発生させ、このプラズマに含まれる活性種の化学反応により基板の被形成面に薄膜を形成する工程を含む半導体装置の作製方法である。フッ化物ガスの代わりにフッ素ガスを用いることもできる。
【００１４】
薄膜形成用プロセスガスのプラズマの生成と同時に、残留したフッ化物ガスも分解され、フッ素ラジカルが生成する。このフッ素ラジカルにより基板の被形成面がエッチングされる。このエッチングでは、蒸気圧の高い揮発性のフッ化物が生成され、このフッ化物は反応容器を排気することにより反応容器内から除去される。
【００１５】
このフッ素ラジカルのエッチングにより、薄膜の被形成面の有機物や自然酸化物などが除去され、被形成面が清浄な状態とされる。
【００１６】
フッ素ラジカルは反応性が高いため、反応容器内にフッ素ラジカルが存在している間は、薄膜形成用プロセスガスによる膜の堆積反応ではなく、フッ素ラジカルによるエッチング反応が進行する。エッチング反応の進行によりフッ素ラジカルの濃度は減少し、やがて、薄膜形成用プロセスガスに反応容器内の雰囲気が置換され、堆積反応が開始し、基板の被形成面に膜が成長する。
【００１７】
堆積反応が起こる前に、フッ素ラジカルにより被形成面をエッチングすることで、被形成面に有機物など汚染物質が付着していた場合、その汚染物を除去することができる。また、基板に予め薄膜が形成されている場合、その薄膜を極薄く１．０ｎｍ未満の範囲でエッチングした後、膜を形成することが可能になる。
【００１８】
フッ化物ガス又はフッ素ガスを反応容器内に導入する方法には、反応容器をフッ化物ガスによりクリーニングして、反応容器内にフッ化物ガス又はフッ素ガスを残留させる方法の他に、基板を反応容器に設置した後に、反応容器内にフッ化物ガス又はフッ素ガスを導入する方法を用いることができる。
【００１９】
また、本発明において、薄膜形成用プロセスガスを導入する前に、窒素ガスを導入し、窒素ガスをプラズマ化することで、反応容器内に残留しているフッ化物ガス又はフッ素ガス（Ｆ２ガス）をプラズマ化することもできる。窒素ガスを導入しながら、プラズマを生成することで、フッ素ラジカルにより被形成面のエッチング反応が進行し、やがて、フッ化物ガス濃度が減少する。
【００２０】
しかる後、反応容器内への窒素ガスの導入を停止し、反応容器に薄膜形成用プロセスガスを導入して、ＰＥＣＶＤ法により基板の被形成面に薄膜を形成する。
【００２１】
窒素ガスの他、希ガスガス（Ｈｅ、Ａｒ、Ｋｒ、Ｘｅ等）が好ましい。窒素ガス及びハロゲンガスのプラズマに含まれるラジカルは、フッ素ラジカルと反応して、揮発性のフッ化物を生成しにくいため、フッ素ラジカルの殆どを基板の被形成面において、反応させることができる。
【００２２】
フッ化物とは、組成にフッ素（Ｆ）を含む化合物である。本発明において、フッ化物ガスには、ＯＦ２、ＣｌＦ３、ＮＦ３、ＦＮＯ、Ｆ３ＮＯ、ＳＦ６、ＳＦ５ＮＯ、ＳＯＦ２などから選ばれたガスを用いることができる。また、フッ化物ガスには、炭素を組成に含む以下のようなフッ素化合物のガスを用いることができる。パーフルオロカーボン（ＰＦＣ：Ｐｅｒｆｌｕｏｒｏｃａｒｂｏｎ）、ハイドロフルオロカーボン（ＨＦＣ：Ｈｙｄｒｏｆｌｕｏｒｏｃａｒｂｏｎ）、ハイドロクロロフルオロカーボン（ＨＣＦＣ  ：Ｈｙｄｒｏｃｈｌｏｒｏｆｌｕｏｒｏｃａｒｂｏｎ）、エーテル系フッ化物、カルボニル系フッ化物、エステル系フッ化物。
【００２３】
パーフルオロカーボンとしては、ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ１０、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８などを用いることができる。またハイドロフルオロカーボンとしては、ＣＦ３ＣＨＦ２、ＣＨＦ２ＣＨＦ２、ＣＦ３ＣＨＦＣＦ３、ＣＦ３ＣＦ２ＣＨＦ２、ＣＨＦ２ＣＦ２ＣＨＦ２などを用いることができる。エーテル系フッ化物としては、ＣＨＦ２ＯＣＨＦ２、ＣＦ３ＯＣＨＦＣＦ３のようなハイドロフルオロエーテル（ＨＦＥ：Ｈｙｄｒｏｆｌｕｏｒｏｅｔｈｅｒ）、ＣＦ３ＯＣＦ＝ＣＦ２、Ｃ２Ｆ５ＯＣＦ＝ＣＦ２、Ｃ３Ｆ６Ｏ、Ｃ３Ｆ６Ｏ２、Ｃ４Ｆ８Ｏ、Ｃ４Ｆ８Ｏ２などを用いることができる。カルボニル系フッ化物としては、ＣＦ３ＣＯＣＦ３などを用いることができる。エステル系フッ化物としては、ＣＦ３ＣＯＯＣＨＦ２、ＣＦ３ＣＯＯＣ２Ｆ５などを用いることができる。
【００２４】
さらに、炭素を組成に含むフッ素化合物のガスとしては、ＣＯＦ２、ＣＯＦ２、ＣＦ３ＣＯＦ、ＣＦ２（ＣＯＦ）２、Ｃ３Ｆ７ＣＯＦＣＦ３ＯＦ、ＣＦ３Ｉ、ＣＦ３ＯＯＣＦ３、ＣＦ３ＯＯＯＣＦ３、ＣＦ３ＣＮ、ＣＦ３ＮＯなどから選ばれたガスを用いることもできる。
【発明の効果】
【００２５】
薄膜形成用プロセスガスからＰＥＣＶＤ法によって膜を形成する前に、フッ素ラジカルにより被形成面をエッチングすることで、被形成面を清浄な状態にすることができる。
【発明を実施するための最良の形態】
【００２６】
以下に、本発明を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態及び実施例の記載内容に限定して解釈されるものではない。
【００２７】
まず、本発明の実施の形態で使用されるＰＥＣＶＤ装置について説明する。本発明では、容量結合型のＰＥＣＶＤ装置が好ましく用いられる。図５は、容量結合型ＰＥＣＶＤ装置の構成例を示す図面である。
【００２８】
図５に示すＰＥＣＶＤ装置は、膜を成膜するための反応容器１０を有する。反応容器１０の電位は接地電位に維持されている。反応容器１０内には、上部電極１１、下部電極１２が設けられている。上部電極１１と下部電極１２は対向して配置されている。上部電極１１には、プロセスガスが導入される配管１３が連結されている。上部電極１１は、配管１３と連結された空洞が形成され、また、下部電極１２との対向する面には、この空洞と連結した複数の細孔が形成されている。このような構造によりプロセスガスが配管１３、上部電極１１を通じて、反応容器１０内に供給されるようになっている。
【００２９】
上部電極１１は配管１３を介して高周波発振電源１４が電気的に接続されており、高周波発振電源１４から出力された高周波電位が上部電極１１に印加される。一方、下部電極１２の電位は接地電位に維持されている。このような構造により、上部電極１１と下部電極１２の間に高周波で発振する電界が形成され、反応容器１０内に供給されたプロセスガスに、この電界が印加される。
【００３０】
下部電極１２は、膜を形成するための基板３０を設置するステージとしても機能する。また、基板３０を加熱するためのヒータが内蔵されている。また、上部電極１１には、プロセスガスを加熱するためのヒータが内蔵されている。
【００３１】
反応容器１０には、排気を行うための排気口１５が設けられている。排気口にはロータリポンプ及びドライポンプなどでなる排気手段が連結されている。排気手段の真空ポンプを動作させることで、反応容器１０の排気が行われるようになっている。
【００３２】
以下、実施の形態１〜４において、図５のＰＥＣＶＤ装置を用いて基板上に膜を形成する方法を説明する。この実施の形態１乃至実施の形態４の薄膜の形成プロセスを用いることで、各種の素子を有する半導体装置を形成することができる。
【００３３】
（実施の形態１）
図１は成膜方法の一例を示すフローチャートである。図１を参照しながら、薄膜の形成方法を説明する。
【００３４】
まず、基板３０を反応容器１０内に設置しない状態で、反応容器１０のクリーニングを行う（ステップＳ１）。反応容器１０内に、クリーニング用のプロセスガスを導入する。高周波発振電源１４を作動させ、クリーニング用のプロセスガスに電界を印加して、プラズマ放電させる。プラズマ放電により活性化されたクリーニング用プロセスガスによる、プラズマガスエッチングによって、反応容器１０の内壁、上部電極１１、下部電極１２などに付着した堆積物を除去する。クリーニング用プロセスガスには、フッ化物ガスが少なくとも用いられる。
【００３５】
フッ化物ガスには、ＯＦ２、ＣｌＦ３、ＮＦ３、ＦＮＯ、Ｆ３ＮＯ、ＳＦ６、ＳＦ５ＮＯ、ＳＯＦ２などを用いることができる。
【００３６】
また、フッ化物ガスには、炭素を組成に含むフッ素化合物のガスを用いることができる。このようなフッ素化合物としては、ＣＯＦ２、ＣＯＦ２、ＣＦ３ＣＯＦ、ＣＦ２（ＣＯＦ）２、Ｃ３Ｆ７ＣＯＦＣＦ３ＯＦ、ＣＦ３Ｉ、ＣＦ３ＯＯＣＦ３、ＣＦ３ＯＯＯＣＦ３、ＣＦ３ＣＮ、ＣＦ３ＮＯ、パーフルオロカーボン（例えば、ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ１０、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８など）、ハイドロフルオロカーボン（例えば、ＣＦ３ＣＨＦ２、ＣＨＦ２ＣＨＦ２、ＣＦ３ＣＨＦＣＦ３、ＣＦ３ＣＦ２ＣＨＦ２、ＣＨＦ２ＣＦ２ＣＨＦ２など）、エーテル系フッ化物（例えば、ＣＨＦ２ＯＣＨＦ２、ＣＦ３ＯＣＨＦＣＦ３、ＣＦ３ＯＣＦ＝ＣＦ２、Ｃ２Ｆ５ＯＣＦ＝ＣＦ２、Ｃ３Ｆ６Ｏ、Ｃ３Ｆ６Ｏ２、Ｃ４Ｆ８Ｏ、Ｃ４Ｆ８Ｏ２など）、ＣＦ３ＣＯＣＦ３などのカルボニル系フッ化物、及び、エステル系フッ化物（例えば、ＣＦ３ＣＯＯＣＨＦ２、ＣＦ３ＣＯＯＣ２Ｆ５など）などがある。
【００３７】
フッ化物ガスの代わりに、フッ素ガス（Ｆ２ガス）を用いることもできる。
【００３８】
フッ化物ガスをプラズマにより活性化することで、フッ素ラジカルが生成され、このフッ素ラジカルと反応容器１０の内部に生成された堆積物が反応して、蒸気圧の高い揮発性のフッ化物が生成される。この間、排気口１５に連結された排気手段により排気が行われ、このフッ化物は排気口１５を通じて反応容器１０から除去される。クリーニング用プロセスガスの供給、及び排気を停止し、クリーニングを終了する。
【００３９】
次に、基板３０を反応容器１０内に搬入し、下部電極１２上に設置する（ステップＳ２）。基板３０を搬入した反応容器１０内には、クリーニング用プロセスガスであるフッ化物ガスが残留し、反応容器１０の内壁、上部電極１１、下部電極１２などに吸着している。
【００４０】
次に、基板３０上に薄膜を形成する、薄膜形成プロセスを行う（ステップＳ３）。まず、排気を行い、反応容器１０内を所定の圧力にする。そして、排気を行いながら、膜を形成するための薄膜形成用プロセスガスを反応容器１０内に供給し、高周波発振電源１４を作動させ、薄膜形成用プロセスガスに電界を印加して、プラズマ放電させる。このプラズマ放電と同時に、反応容器１０内に残留していたフッ化物ガスもプラズマ放電し、フッ素ラジカルが生成され、フッ素ラジカルが基板３０に降り注ぐ状態となる。そのため、このフッ素ラジカルにより基板３０の被形成面がエッチングされ、蒸気圧の高い揮発性のフッ化物が生成され、このフッ化物は排気口１５から、反応容器１０の外部へ除去される。
【００４１】
フッ素ラジカルは反応性が高いため、反応容器内にフッ素ラジカルが存在している間は、薄膜形成用プロセスガスによる膜の堆積反応ではなく、フッ素ラジカルによるエッチング反応が優位に進行する。エッチング反応の進行によりフッ素ラジカルの濃度は減少し、やがて、薄膜形成用プロセスガスに反応容器１０内の雰囲気が置換され、堆積反応が開始し、基板３０の被形成面に膜が成長する。よって、薄膜を形成する直前に、フッ素ラジカルによって薄膜の被形成面をプラズマガスエッチングされるため、被形成面の有機物を除去することができ、清浄な状態の被形成面に薄膜を形成することができる。
【００４２】
また、薄膜の被形成面を清浄にするプロセスと、薄膜の形成が同じ反応容器内で連続して行うことができるので、清浄にされた被形成面を大気雰囲気に曝すことなく、薄膜を形成することができる。
【００４３】
例えば、クリーニングガスにＮＦ３を用い、基板３０の被形成面に、酸化シリコン膜が形成され、この酸化シリコン膜上に、非晶質シリコン膜を形成する場合を例に、この薄膜形成プロセスを説明する。非晶質シリコン膜を形成するため、水素（Ｈ２）とモノシラン（ＳｉＨ４）を薄膜形成用プロセスガスとして用いる。Ｈ２およびＳｉＨ４を反応容器１０に供給し、高周波発振電源１４により、Ｈ２およびＳｉＨ４に電界を印加してプラズマ放電すると、残留していた、ＮＦ３もプラズマ放電し、フッ素ラジカルが生成される。まず、このフッ素ラジカルにより、基板３０の表面の酸化シリコン膜がエッチングされ、ＮＦ３が減少すると、酸化シリコン膜上に非晶質シリコンが堆積される。
【００４４】
クリーニング工程で反応容器１０内に残留したＮＦ３は微量であるので、酸化シリコン膜がエッチングされる厚さは１ｎｍ未満とすることができ、例えば０．１ｎｍ以上０．５ｎｍ以下の厚さエッチングすることが可能である。そのため、薄膜形成プロセスにおいて、非晶質シリコン膜が形成される酸化シリコン膜の表面をフッ素ラジカルで清浄な状態にすることができると共に、酸化シリコン膜の厚さを微調整することが可能になる。
【００４５】
もちろん、フッ素ラジカルでエッチングできる材料であれば、酸化シリコン以外の材料でもエッチングされる厚さは１ｎｍ未満とすることができ、エッチングされる厚さを０．１ｎｍ以上０．５ｎｍ以下とすることが可能である。
【００４６】
なお、反応容器１０内のフッ化物ガスの濃度が減少する速度は、反応容器１０の圧力、薄膜形成用プロセスガスの種類、流量、上部電極１１及び下部電極１２の温度によって変動するため、フッ素ラジカルでエッチングされる厚さに合わせて、これらの条件を適宜決定すればよい。
【００４７】
所定の厚さに薄膜が形成されたら、薄膜形成用プロセスガスの供給等を停止し、薄膜形成プロセスを終了する。次に、反応容器１０内から、薄膜が形成された基板３０を取り出す（ステップＳ４）。以上により、図１のプロセスフローを用いた薄膜の形成が完了する。このプロセスフローに従って薄膜を形成することで、薄膜の被形成面を清浄にするプロセスと、薄膜形成のプロセスが同じ反応容器内で連続して行われるので、清浄にされた被形成面を大気雰囲気に曝すことなく、薄膜を形成することができる。
【００４８】
図１のプロセスフローを用いた薄膜形成方法において、薄膜形成プロセス（ステップＳ３）において、反応容器１０内に残留しているフッ化物ガスの濃度は、クリーニングプロセス（ステップＳ１）が終了してから、薄膜形成プロセス（ステップＳ３）を開始する時間で調節することができる。
【００４９】
（実施の形態２）
図２は成膜方法の一例を示すフローチャートである。図２を参照しながら、薄膜の形成方法を説明する。
【００５０】
まず、実施の形態１のステップＳ１と同様に、基板３０を反応容器１０内に設置しない状態で、反応容器１０のクリーニングを行う（ステップＳ１１）。このステップＳ１１により、反応容器１０内には、クリーニング用プロセスガスであるフッ化物ガスが残留し、反応容器１０の内壁、上部電極１１、下部電極１２などに吸着している。次に、実施の形態のステップＳ２と同様に、次に、基板３０を反応容器１０内に搬入し、下部電極１２上に設置する（ステップＳ１２）。
【００５１】
次に、薄膜形成プロセス（ステップＳ１４）を行う前に、反応容器１０内に残留しているフッ化物ガスをプラズマ励起させ、フッ素ラジカルを発生させる。そのために、プロセスガスとして窒素ガス（Ｎ２ガス）を反応容器１０に供給し、窒素ガスのプラズマを生成する（ステップＳ１３）。
【００５２】
まず、排気を行い、反応容器１０内を所定の圧力にする。そして、排気を行いながら、窒素ガスを反応容器１０内に供給し、高周波発振電源１４を作動させ、窒素ガスに電界を印加して、プラズマ放電させる。窒素ガスがプラズマ放電すると共に、反応容器１０内に残留していたフッ化物ガスもプラズマ放電し、フッ素ラジカルが生成される。このフッ素ラジカルにより基板３０の被形成面がエッチングされ、蒸気圧の高い揮発性のフッ化物が生成され、このフッ化物は排気口１５から反応容器１０から除去される。
【００５３】
薄膜形成プロセス（ステップＳ１４）を行う前に、この窒素ガスのプラズマを生成させるプロセスを行うことで、薄膜を形成する直前に、フッ素ラジカルによって薄膜の被形成面をプラズマガスエッチングされるため、被形成面の有機物を除去することができ、清浄な状態の被形成面に薄膜を形成することができる。
【００５４】
例えば、クリーニングガスにＮＦ３を用い、基板３０の被形成面に、酸化シリコン膜が形成されている場合を例に、この窒素ガスのプラズマの生成プロセスを説明する。窒素ガスをプラズマ励起することで、残留していたＮＦ３もプラズマ放電し、フッ素ラジカルが生成され、このフッ素ラジカルにより、基板３０表面の酸化シリコン膜がエッチングされる。クリーニングプロセス（Ｓ１１）で反応容器１０内に残留したＮＦ３は微量であるので、酸化シリコン膜がエッチングされる厚さは１ｎｍ未満とすることができ、０．１ｎｍ以上０．５ｎｍ以下の範囲でエッチングすることが可能である。そのため、薄膜形成プロセスにおいて、非晶質シリコン膜が形成される酸化シリコン膜の表面をフッ素ラジカルで清浄な状態にすることができると共に、酸化シリコン膜の厚さを微調整することが可能になる。
【００５５】
フッ素ラジカルでエッチングできる材料であれば、酸化シリコン以外の材料でもエッチングされる厚さは１ｎｍ未満とすることができ、エッチングされる厚さを０．１ｎｍ以上０．５ｎｍ以下とすることが可能である。
【００５６】
なお、反応容器１０内のフッ化物ガスの濃度が減少する速度は、反応容器１０の圧力、窒素ガスの流量、上部電極１１及び下部電極１２の温度によって変動するため、フッ素ラジカルでエッチングされる厚さに合わせて、これらの条件を適宜決定すればよい。
【００５７】
また、プロセスで用いることができるプロセスガスとしては、窒素ガスの他、希ガスガス（Ｈｅ、Ａｒ、Ｋｒ、Ｘｅ等）が好ましい。窒素ガス及びハロゲンガスのプラズマに含まれるラジカルは、フッ素ラジカルと反応して、揮発性のフッ化物を生成しにくいため、フッ素ラジカルの殆どを基板の被形成面において、反応させることができる。
【００５８】
所定の期間、窒素ガスを反応容器１０に供給しながら、プラズマ励起させた後、窒素ガスの供給を停止する。次に、反応容器１０内に薄膜形成用プロセスガスを供給して、基板３０上に薄膜を形成する、薄膜形成プロセスを行う（ステップＳ１４）。排気を行いながら、膜を形成するための薄膜形成用プロセスガスを反応容器１０内に供給し、高周波発振電源１４を作動させ、薄膜形成用プロセスガスに電界を印加して、プラズマ放電させて、基板３０の被形成面に薄膜を形成する。所定の厚さに薄膜が形成されたら、薄膜形成用プロセスガスの供給等を停止し、薄膜の形成プロセスを終了する。
【００５９】
次に、反応容器１０内から、薄膜が形成された基板３０を取り出す（ステップＳ１５）。以上により、図２のプロセスフローを用いた薄膜の形成プロセスが完了する。このプロセスフローに従って薄膜を形成することで、薄膜の被形成面を清浄にするプロセスと、薄膜形成のプロセスが同じ反応容器内で連続して行われるので、清浄にされた被形成面を大気雰囲気に曝すことなく、薄膜を形成することができる。
【００６０】
図２のプロセスフローを用いた薄膜形成方法において、窒素ガスのプラズマを生成するプロセス（ステップＳ１３）において、反応容器１０内に残留しているフッ化物ガスの濃度は、クリーニングプロセス（ステップＳ１）が終了してから、窒素ガスのプラズマを生成するプロセス（ステップＳ３）を開始する時間で調節することができる。
【００６１】
（実施の形態３）
図３は成膜方法の一例を示すフローチャートである。図３を参照しながら、薄膜の形成方法を説明する。
【００６２】
まず、基板３０を反応容器１０内に搬入し、下部電極１２上に設置する（ステップＳ２）。
【００６３】
次に、フッ化物ガスを反応容器１０に供給する（ステップＳ２１）。フッ化物ガスには、ＮＦ３、ＳＦ６及びＣＦ４から選ばれたガスを用いることができる。このうち、ＮＦ３ガスが好ましい。このとき、反応容器１０の圧力は大気圧でも、大気圧よりも低くてもよい。
【００６４】
次に、基板３０上に薄膜を形成する、薄膜形成プロセスを行う（ステップＳ２３）。排気を行いながら、膜を形成するための薄膜形成用プロセスガスを反応容器１０内に供給し、高周波発振電源１４を作動させ、薄膜形成用プロセスガスに電界を印加して、プラズマ放電させる。このプラズマ放電と同時に、ステップＳ２１で予め供給されていたフッ化物ガスもプラズマ放電し、フッ素ラジカルが生成される。そのため、このフッ素ラジカルにより基板３０の被形成面がエッチングされ、蒸気圧の高い揮発性のフッ化物が生成され、このフッ化物は排気口１５から反応容器１０から除去される。
【００６５】
フッ素ラジカルは反応性が高いため、反応容器内にフッ素ラジカルが存在している間は、薄膜形成用プロセスガスによる膜の堆積反応ではなく、フッ素ラジカルによるエッチング反応が優位に進行する。エッチング反応の進行によりフッ素ラジカルの濃度は減少し、やがて、薄膜形成用プロセスガスに反応容器１０内の雰囲気が置換され、堆積反応が開始し、基板３０の被形成面に膜が成長する。よって、薄膜を形成する直前に、フッ素ラジカルによって薄膜の被形成面をプラズマガスエッチングされるため、被形成面の有機物を除去することができ、清浄な状態の被形成面に薄膜を形成することができる。
【００６６】
例えば、クリーニングガスにＮＦ３を用い、基板３０の被形成面に、酸化シリコン膜が形成され、この酸化シリコン膜上に、非晶質シリコン膜を形成する場合を例に、この薄膜形成プロセスを説明する。非晶質シリコン膜を形成するため、水素（Ｈ２）とモノシラン（ＳｉＨ４）を薄膜形成用プロセスガスとして用いる。Ｈ２およびＳｉＨ４を反応容器１０に供給し、高周波発振電源１４により、Ｈ２およびＳｉＨ４に電界を印加してプラズマ放電すると、ＮＦ３もプラズマ放電し、フッ素ラジカルが生成される。まず、このフッ素ラジカルにより、基板３０の表面の酸化シリコン膜がエッチングされ、次いで、ＮＦ３が減少すると、酸化シリコン膜上に非晶質シリコンが堆積される。
【００６７】
ステップＳ２２で反応容器１０に供給するフッ化物ガスの量を調節することで、酸化シリコン膜がエッチングされる厚さは１ｎｍ未満とすることができ、０．１ｎｍ以上０．５ｎｍ以下の範囲でエッチングすることが可能である。そのため、非晶質シリコン膜が形成される酸化シリコン膜の表面をフッ素ラジカルで清浄な状態にすることができると共に、酸化シリコン膜の厚さを微調整することが可能になる。もちろん、フッ素ラジカルでエッチングできる材料であれば、酸化シリコン以外の材料でもエッチングされる厚さは１ｎｍ未満とすることができ、エッチングされる厚さを０．１ｎｍ以上０．５ｎｍ以下とすることが可能である。なお、フッ化物ガスの量の調節は、フッ化物ガスの流量、排気量を調節することで可能である。
【００６８】
所定の厚さに薄膜が形成されたら、薄膜形成用プロセスガスの供給を停止し、また排気を停止し、薄膜形成プロセスを終了する。薄膜の被形成面を清浄にするプロセスと、薄膜形成のプロセスが同じ反応容器内で連続して行われるので、清浄にされた被形成面を大気雰囲気に曝すことなく、薄膜を形成することができる。
【００６９】
次に、反応容器１０内から、薄膜が形成された基板３０を取り出す（ステップＳ２４）。以上により、図３のプロセスフローを用いた薄膜の形成が完了する。
【００７０】
図３のプロセスフローを用いた薄膜形成方法では、クリーニングプロセスの後に、薄膜形成のプロセスを行わない場合でも、薄膜形成のプロセス（ステップＳ２３）において、薄膜の被形成面をフッ素ラジカルによるプラズマガスエッチングすることができる。
【００７１】
（実施の形態４）
図４は成膜方法の一例を示すフローチャートである。図４を参照しながら、薄膜の形成方法を説明する。
【００７２】
まず、基板３０を反応容器１０内に搬入し、下部電極１２上に設置する（ステップＳ３１）。次に、図３のステップＳ２２と同様に、フッ化物ガスを反応容器１０に供給する（ステップＳ３２）
【００７３】
次に、ステップＳ３２で反応容器１０内に供給したフッ化物ガスをプラズマ励起させ、フッ素ラジカルを発生させる。そのために、プロセスガスとして、窒素ガス（Ｎ２ガス）を反応容器１０に供給し、窒素ガスのプラズマを生成する（ステップＳ３３）。このプロセスは、図２のステップＳ１３と同様に行うことができる。
【００７４】
薄膜形成プロセス（ステップＳ３４）を行う前に、この窒素ガスのプラズマを生成させるプロセスを行うことで、薄膜を形成する直前に、フッ素ラジカルによって薄膜の被形成面をプラズマガスエッチングされるため、被形成面の有機物を除去することができ、清浄な状態の被形成面に薄膜を形成することができる。
【００７５】
例えば、クリーニングガスにＮＦ３を用い、基板３０の被形成面に、酸化シリコン膜が形成されている場合を例に、この窒素ガスのプラズマの生成プロセスを説明する。窒素ガスをプラズマ励起することで、予め供給されていたＮＦ３もプラズマ放電し、フッ素ラジカルが生成される。このフッ素ラジカルにより、基板３０の表面の酸化シリコン膜がエッチングされる。
【００７６】
ステップＳ３２で反応容器１０に供給するフッ化物ガスの量を調節することで、酸化シリコン膜がエッチングされる厚さは１ｎｍ未満とすることができ、０．１ｎｍ以上０．５ｎｍ以下の範囲でエッチングすることが可能である。そのため、非晶質シリコン膜が形成される酸化シリコン膜の表面をフッ素ラジカルで清浄な状態にすることができると共に、酸化シリコン膜の厚さを微調整することが可能になる。もちろん、フッ素ラジカルでエッチングできる材料であれば、酸化シリコン以外の材料でもエッチングされる厚さは１ｎｍ未満とすることができ、エッチングされる厚さを０．１ｎｍ以上０．５ｎｍ以下とすることが可能である。なお、フッ化物ガスの量の調節は、フッ化物ガスの流量、排気量を調節することで可能である。
【００７７】
このプロセスで用いることができるプロセスガスとしては、窒素ガスの他、希ガスガス（Ｈｅ、Ａｒ、Ｋｒ、Ｘｅ等）が好ましい。窒素ガス及びハロゲンガスのプラズマに含まれるラジカルは、フッ素ラジカルと反応して、揮発性のフッ化物を生成しにくいため、フッ素ラジカルの殆どを基板の被形成面において、反応させることができる。
【００７８】
次に、窒素ガスの供給を停止し、基板３０上に薄膜を形成する、薄膜形成プロセスを行う（ステップＳ３４）。排気を行いながら、膜を形成するための薄膜形成用プロセスガスを反応容器１０内に供給し、高周波発振電源１４を作動させ、薄膜形成用プロセスガスに電界を印加して、プラズマ放電させて、基板３０の被形成面に薄膜を形成する。定の厚さに薄膜が形成されたら、薄膜形成用プロセスガスの供給等を停止し、薄膜形成プロセスを終了する。
【００７９】
次に、反応容器１０内から、薄膜が形成された基板３０を取り出す（ステップＳ３５）。以上により、図３のプロセスフローを用いた薄膜の形成が完了する。本実施の形態の成膜方法は、薄膜の被形成面を清浄にするプロセスと、薄膜形成のプロセスが同じ反応容器内で連続して行われるので、清浄にされた被形成面を大気雰囲気に曝すことなく、薄膜を形成することができる。
【００８０】
図４のプロセスフローを用いた薄膜形成方法では、クリーニングプロセスの後に、薄膜形成のプロセスを行わない場合でも、薄膜形成のプロセス（ステップＳ２３）において、薄膜の被形成面をフッ素ラジカルによるプラズマガスエッチングすることができる。
【００８１】
（実施の形態５）
実施の形態１乃至実施の形態４の薄膜の形成プロセスを用いることで、各種の素子を有する半導体装置を形成することができる。本発明者は、実験により反応容器１０内に存在するフッ化物ガスにより被形成面がごくわずかにエッチングされることを確認した。本実施の形態では、その実験について説明する。この実験では、図４のプロセスフローを用いてステップＳ３１〜ステップＳ３４までプロセスを行い、フッ化物ガスによって薄膜がエッチングされる厚さを測定した。以下、実験方法を説明する。
【００８２】
基板３０として、ガラス基板を用いた。反応容器１０内に基板３０を搬入し、ガラス基板上に、図５に示す容量結合ＰＥＣＶＤ装置を用いて、非晶質シリコン膜を形成した。厚さが５５ｎｍになるように成膜時間を調節した。非晶質シリコン膜の形成プロセスの条件を以下に示す。
・プロセスガスの種類（流量）
ＳｉＨ４（２５ｓｃｃｍ）
Ｈ２（１５０ｓｃｃｍ）
・下部電極温度  ２５０℃
・圧力  ６６．７Ｐａ
・高周波発振電源の発振周波数  ２７ＭＨｚ
・高周波電源の出力電力  ５０Ｗ
・電極間距離  ２５ｍｍ
・電極面積  ６１５．７５ｃｍ２
【００８３】
フッ化物ガスによってエッチングされる厚さを測定するため、反応容器１０から非晶質シリコン膜が形成された基板３０を搬出し、非晶質シリコン膜の厚さを測定した。
【００８４】
次に、非晶質シリコン膜が形成された基板３０を反応容器１０に搬入した。内蔵されたヒータにより上部電極１１、および下部電極１２の温度を２００℃に上昇させ、流量２００ｓｃｃｍの流量で、６０秒間、ＮＦ３ガスを反応容器１０に供給した。排気手段である真空ポンプを動作させ、排気を行いながら、ＮＦ３ガスを供給した。ＮＦ３ガスが供給された反応容器１０内の圧力は、１．５Ｐａ程度である。
【００８５】
次に、排気手段である真空ポンプを動作させながら、窒素ガスを反応容器１０に供給し、窒素ガスのプラズマを生成させ、フッ素ラジカルにより基板３０に形成された非晶質シリコン膜をエッチングした。窒素ガスのプラズマ処理プロセスの条件を以下に示す。
・プロセスガスの種類（流量）
Ｎ２（２００ｓｃｃｍ）
・上部電極温度  ２００℃
・下部電極温度  ２００℃
・圧力  ４０Ｐａ
・高周波発振電源の発振周波数  １３．５６ＭＨｚ
・高周波発振電源の出力電力  ５０Ｗ
・電極間距離  ２０ｍｍ
・電極面積  ６５１．４４ｃｍ２
【００８６】
窒素ガスによるプラズマ処理時間を変化させて、非晶質シリコン膜の厚さの変化を測定した。図６に測定結果を示す。図６は、窒素ガスのプラズマ処理時間に対する、非晶質膜の厚さの変化を示す散布図である。プラズマ処理時間は、５秒、１０秒、１５秒、２０秒、２５秒とした。非晶質シリコン膜の厚さの変化は、窒素ガスのプラズマ処理前と後での非晶質シリコン膜の厚さの差分である。非晶質シリコン膜の厚さは膜厚測定装置で計測した。用いた測定装置の精度は０．１ｎｍである。また、非晶質シリコン膜の厚さは、１００ｍｍ×１００ｍｍの矩形の領域で２５箇所測定した。
【００８７】
図６に示すように、窒素ガスのプラズマ処理によって、ＮＦ３ガスにより、非晶質シリコン膜がエッチングされていることが分かる。また、非晶質シリコン膜を０．５ｎｍ以下の厚さ範囲で、より具体的には、０．１ｎｍ〜エッチングすることが可能になる。図６の結果は、反応容器１０内のＮＦ３ガス濃度を調節することで、非晶質シリコン膜がエッチングされる厚さを調節できることを示している。
【００８８】
よって、図１〜図４に示す薄膜の成膜において、薄膜の形成前に反応容器１０にフッ化物ガスを供給し、他のプロセスガスによるプラズマ処理によって、フッ素ラジカルを発生させることで、基板３０上に形成されている薄膜、又は基板３０を０．１ｎｍ単位でエッチングすることが可能である。例えば、薄膜または基板３０を０．１ｎｍ以上０．５ｎｍ以下の範囲でエッチングすることが可能である。
【００８９】
（実施の形態６）
本実施の形態では、半導体装置の作製方法の一例として、不揮発性半導体記憶装置の作製について説明する。
【００９０】
図７は、不揮発性半導体記憶装置の構成例を示すブロック図である。図７の不揮発性半導体記憶装置は、メモリセルアレイ５２と、メモリセルアレイ５２に接続され、書き込み動作、消去動作および読み出し動作などを制御するロジック部５４が同一の基板上に形成されている。メモリセルアレイ５２は、複数のワード線ＷＬと、ワード線ＷＬと交差して形成された複数のビット線ＢＬ、およびワード線ＷＬ及びビット線ＢＬに接続された複数のメモリセルＭＣを有する。メモリセルＭＣのデータの蓄積手段として、実施の形態１で説明した不揮発性メモリトランジスタが用いられる。そのため、電荷保持特性に優れ、信頼性の高い不揮発性半導体記憶装置を得ることができる。
【００９１】
ロジック部５４の構成は以下の通りである。ワード線選択のためにロウデコーダ６２と、ビット線選択のためにカラムデコーダ６４が、メモリセルアレイ５２の周囲に設けられている。アドレスは、アドレスバッファ５６を介してコントロール回路５８に送られ、内部ロウアドレス信号及び内部カラムアドレス信号がそれぞれロウデコーダ６２及びカラムデコーダ６４に転送される。
【００９２】
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コントロール回路５８により動作モードに応じて制御される昇圧回路６０が設けられている。昇圧回路６０の出力はロウデコーダ６２やカラムデコーダ６４を介して、メモリセルアレイ５２に形成されているワード線Ｗやビット線ＢＬに供給される。センスアンプ６６はカラムデコーダ６４から出力されたデータが入力される。センスアンプ６６により読み出されたデータは、データバッファ６８に保持され、コントロール回路５８からの制御により、データがランダムアクセスされ、データ入出力バッファ７０を介して出力されるようになっている。書き込みデータは、データ入出力バッファ７０を介してデータバッファ６８に一旦保持され、コントロール回路５８の制御によりカラムデコーダ６４に転送される。
【００９３】
図８は、メモリセルアレイ５２の構成例を示す回路図である。メモリセルＭＣが行列状に配置されている。図８では、３行×２列のメモリセルＭＣを示している。各メモリセルＭＣは１ビットの情報を記憶し、直列に接続されたスイッチング用トランジスタＴｓ、不揮発性メモリメモリトランジスタＴｍを有する。メモリセルアレイ５２は、列ごとに、ビット線ＢＬ０、ＢＬ１、ソース線ＳＬ０、ＳＬ１が設けられている。また、行ごとに、第１ワード線ＷＬ１〜ＷＬ３及び第２ワード線ＷＬ１１〜ＷＬ１３が設けられている。
【００９４】
ビット線ＢＬ０及び第１ワード線ＷＬ１で特定されるメモリセルＭＣに着目すると、スイッチング用トランジスタＴｓは、ゲートが第２ワード線ＷＬ１１に接続され、ソースまたはドレインの一方がビット線ＢＬ０に接続され、他方が不揮発性メモリトランジスタＴｍに接続されている。不揮発性メモリトランジスタＴｍは、ゲートが第１ワード線ＷＬ１に接続され、ソースまたはドレインの一方がスイッチング用トランジスタＴｓに接続され、他方がソース線ＳＬ０に接続されている。
【００９５】
スイッチング用トランジスタＴｓと不揮発性メモリメモリトランジスタＴｍを共にｎチャネル型とした場合、ビット線ＢＬ０及び第１ワード線ＷＬ１で特定されるメモリセルＭＣにデータを書き込むには、第２ワード線Ｗ１１とビット線ＢＬ０の電位をＨレベル、ビット線ＢＬ１の電位をＬレベルとして、第２ワード線Ｗ１１に高電圧を印加する。これにより、不揮発性メモリメモリトランジスタＴｍの電荷蓄積層に電荷が注入される。不揮発性メモリメモリトランジスタＴｍからデータを消去するには、第１ワード線Ｗ１及びビット線ＢＬ０の電位をＨレベルとし、第２ワード線Ｗ１１に負の高電圧を印加する。
【００９６】
次に、図９〜図１５を用いて、不揮発性半導体記憶装置の作製方法について説明する。
【００９７】
不揮発性半導体記憶装置において、メモリセルアレイのトランジスタは、ロジック部のトランジスタと比較して駆動電圧が高いため、メモリセルアレイのトランジスタとロジック部のトランジスタは、それぞれ、駆動電圧によって構造を変えることが好ましい。例えば、駆動電圧が小さく、しきい値電圧値のばらつきを小さくしたい場合にはゲート絶縁膜を薄くすることが好ましい。駆動電圧が大きくゲート絶縁膜の絶縁耐圧性が求められる場合にはゲート絶縁膜を厚くすることが好ましい。
【００９８】
そこで、本実施の形態では、ゲート絶縁膜の厚さが異なるトランジスタを同一基板上に作製する方法を説明する。また、本実施の形態では、トランジスタおよび不揮発性メモリトランジスタを薄膜トランジスタで作製する方法を説明する。また、本実施の形態では、不揮発性半導体記憶装置として図７の装置を例に、またそのメモリセルアレイ５２を図８に示す回路で構成した場合を例に、不揮発性半導体装置の作製方法を説明する。後述する実施の形態４乃至８の不揮発性半導体記憶装置もこの点は同様である。
【００９９】
図９〜図１２は、本実施の形態の作製工程を説明するための断面図である。図９〜図１２において、Ａ−Ｂ間にロジック部５４に設けられるｐチャネル型トランジスタＴｒｐの断面を示し、及びＣ−Ｄ間にロジック部５４に設けられるｎチャネル型トランジスタＴｒｎの断面を示す。また、Ｅ−Ｆ間にメモリセルＭＣに設けられる不揮発性メモリトランジスタＴｍの断面を示し、Ｇ−Ｈ間にメモリセルＭＣのスイッチング用トランジスタＴｓの断面を示す。また、図１３〜１５は、本実施の形態の作製工程を説明するための上面図である。図１３〜図１５の一点鎖線Ａ−Ｂ、Ｃ−Ｄ、Ｅ−Ｆ及びＧ−Ｈで切った断面図が、図９〜図１２に対応する。
【０１００】
まず、図９（Ａ）に示すように、基板１００上に下地絶縁膜１０２を形成する。基板１００は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）を用いることができる。下地絶縁膜１０２は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン等の絶縁材料を用いて形成することができる。例えば、下地絶縁膜１０２を２層構造とする場合、第１層目の絶縁層として酸化窒化シリコン層を形成し、第２層目の絶縁層として酸化窒化シリコン層を形成するとよい。また、第１層目の絶縁層として窒化シリコン層を形成し、第２層目の絶縁層として酸化シリコン層を形成してもよい。このように、ブロッキング層として機能する下地絶縁膜１０２を形成することによって、基板１００からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。
【０１０１】
次に、下地絶縁膜１０２上に、島状の半導体膜１０４、１０６、１０８、１１０を形成する。図１３が島状の半導体膜１０４、１０６、１０８、１１０の上面図である。島状の半導体膜１０４、１０６、１０８、１１０の形成は、次の通りに行うことができる。スパッタ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等を用いて、シリコン（Ｓｉ）を主成分とする非晶質半導体膜を形成し、非晶質半導体膜を結晶化させて、結晶性半導体膜を形成する。結晶性半導体膜をエッチングして、島状の半導体膜１０４、１０６、１０８、１１０を形成する。なお、非晶質半導体膜として、非晶質シリコン膜、非晶質ゲルマニウムまたは非晶質シリコンゲルマニウム膜などを形成することができる。また非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
【０１０２】
また、基板１００として、ＳＯＩ基板を用いることもできる。この場合、ＳＯＩ基板の半導体層を、エッチングして、島状の半導体膜１０４、１０６、１０８、１１０を形成することができる。また、半導体層を部分的に酸化して、酸化させない領域を島状の半導体膜１０４、１０６、１０８、１１０とすることができる。ＳＯＩ基板の代わりに、ＧＯＩ基板、ＳＧＯＩ基板を用いることもできる。
【０１０３】
次に、図９（Ａ）に示すように、島状の半導体膜１０４、１０６、１０８、１１０を覆うように絶縁膜１１２を形成する。絶縁膜１１２は、ＬＰＣＶＤ法、ＰＥＣＶＤ法により、酸化シリコン、窒化シリコン、酸化窒化シリコンでなる単層膜または２層以上の多層膜で形成される。絶縁膜１１２は、メモリセルＭＣのトランジスタＴｓのゲート絶縁膜として機能する。そのため、１０ｎｍ〜５０ｎｍの厚さに形成される。
【０１０４】
次に、図９（Ｂ）に示すように、絶縁膜１１２を選択的に除去し、半導体膜１０４、１０６、１０８の表面を露出させる。ここでは、メモリ部に設けられた半導体膜１１０を選択的にレジスト１１４で覆い、半導体膜１０４、１０６、１０８上に形成された、絶縁膜１１２をエッチングすることによって除去する。
【０１０５】
レジスト１１４を除去し、図９（Ｃ）に示すように、半導体膜１０４、１０６、１０８上に絶縁膜１１６、１１８、１２０をそれぞれ形成する。絶縁膜１１６、１１８、１２０の厚さは、１〜１０ｎｍが好ましく、１〜５ｎｍがより好ましい。なお、絶縁膜１１６、及び１１８は後の工程で除去される。
【０１０６】
絶縁膜１１６、１１８、１２０は、半導体膜１０４、１０６、１０８を熱処理又は高密度プラズマ処理等によって形成することができる。ここでは、まず、反応容器内に酸素（Ｏ２）とアルゴン（Ａｒ）との混合ガスを導入し、高密度プラズマにより酸素ラジカルを発生させて、半導体膜１０４、１０６、１０８に酸化処理を行い、半導体膜１０４、１０６、１０８の表面に３ｎｍ〜６ｎｍ程度の厚さの酸化シリコン層を形成する。プロセスガスの流量は、酸素は０．１〜１００ｓｃｃｍ、アルゴンは１００〜５０００ｓｃｃｍとすることができる。
【０１０７】
続けて、酸化処理を行った反応容器内に、窒素（Ｎ２）とアルゴン（Ａｒ）との混合ガスを導入し、高密度プラズマにより窒素ラジカルを発生させて、酸化シリコン層を窒化処理する。例えば、窒化処理時間を調節することで、窒素濃度が２０〜５０ａｔｏｍｉｃ％程度の厚さ１ｎｍ程度の層を酸化シリコン層に形成することができる。また、この際に、半導体膜１１０上に形成された絶縁膜１１２の表面も酸化又は窒化され、酸化窒化シリコン層が形成される場合がある。プロセスの流量は、窒素は２０〜２０００ｓｃｃｍ、アルゴンは１００〜１００００ｓｃｃｍとすることができる。
【０１０８】
次に、図１０（Ａ）に示すように、絶縁膜１１２、絶縁膜１１６、１１８、１２０を覆うように電荷蓄積層１２２を形成する。例えば、電荷蓄積層１２２の形成に実施の形態１乃至４で説明した薄膜の形成方法を用いることができる。ここでは、実施の形態１の薄膜形成方法を適用する。まず、ＮＦ３ガスを用いて図５のＰＥＣＶＤ装置の反応容器１０をクリーニングする。そして、図９（Ｃ）の状態の基板１００を反応容器１０に搬入する。薄膜形成用プロセスガスとして、ＮＨ３及びＳｉＨ４を反応容器１０に供給し、電荷蓄積層１２２として窒化シリコン膜を形成する。ＮＨ３及びＳｉＨ４がプラズマ励起されると、反応容器１０に存在しているＮＦ３もプラズマ化され、フッ素ラジカルが基板１００に降り注ぐ。この結果、絶縁膜１１２、１１６、１１８、１２０がわずかにエッチングされる。絶縁膜１２０を薄くすることができることから、メモリトランジスタＴｍへの書き込み特性または読み出し特性を向上させることができる。
【０１０９】
次に、図１０（Ｂ）に示すように、レジスト１２４を形成し、エッチングにより絶縁膜１１６、１１８、電荷蓄積層１２２を部分的に除去して、半導体膜１０４、１０６の上面および、半導体膜１０８上の絶縁膜１２０上面を露出させ、メモリトランジスタＴｍとなる半導体膜１０８上に電荷蓄積層１２２を残す。
【０１１０】
レジスト１２４を除去し、図１０（Ｃ）に示すように基板１００上に絶縁膜１２８を形成する。絶縁膜１２８は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン等でなる絶縁材料を堆積することで、形成される。絶縁膜１２８は単層膜又は２層以上の多層膜で形成される。例えば、絶縁膜１２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン層を５〜５０ｎｍの厚さで形成する。また、絶縁膜１２８を３層構造で設ける場合には、第１層目の絶縁層として酸化窒化シリコン層を形成し、絶縁膜として窒化シリコン層を形成し、第３の絶縁層として酸化窒化シリコン層を形成する。なお、絶縁膜１２８をＰＥＣＶＤ法で形成する場合は、実施の形態１乃至４の薄膜の形成方法を用いることができる。
【０１１１】
次に、図１１（Ａ）に示すように、絶縁膜１２８上に導電膜１３０を形成し、導電膜１３０上に導電膜１３２を形成する。導電膜１３０と導電膜１３２でなる積層膜は、トランジスタＴｒｐ、Ｔｒｎ、ＴｓおよびメモリトランジスタＴｍのゲート電極を構成する。例を示している。もちろん、ゲート電極は単層構造の導電膜で形成することができる。
【０１１２】
なお、メモリトランジスタＴｍをＭＮＯＳ型とする場合は、導電膜１３０を形成する工程の前に、エッチングを行って、メモリトランジスタＴｍが形成される領域から絶縁膜１２８を除去する。
【０１１３】
導電膜１３０、１３２は単層構造または２層以上の多層構造とすることができる。導電膜１３０、１３２を構成する導電性材料には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された単体金属、これらの金属を主成分とする合金、及び化合物材料、並びにリン等の不純物元素をドーピングした多結晶シリコン等を用いることができる。例えば金属化合物としては、金属窒化物、シリサイド等がある。
【０１１４】
例えば、導電膜１３０を窒化タンタル膜で形成し、導電膜１３２をタングステン膜で形成する。また、導電膜１３０を窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた導電材料の単層膜又は積層膜で形成し、導電膜１３２を、タンタル、モリブデン、チタンから選ばれた導電材料の単層膜は積層膜で形成することができる。
【０１１５】
次に、図１１（Ｂ）に示すように、導電膜１３０、１３２でなる積層膜をエッチングして、半導体膜１０４、１０６、１０８、１１０に重なる導電膜１３４、１３６、１３８、１４０を形成する。この状態の上面図が図１４である。
【０１１６】
次に、図１１（Ｃ）に示すように、半導体膜１０４を覆うレジスト１４２を選択的に形成する。導電膜１３６、１３８、１４０をマスクとして半導体膜１０６、１０８、１１０にｎ型不純物を添加し、ｎ型の高濃度不純物領域１４６、１５０、１５４を形成する。高濃度不純物領域１４６、１５０、１５４は、ソース領域又はドレイン領域を構成する。このｎ型不純物の添加により、半導体膜１０６、１０８、１１０に、チャネル形成領域１４４、１４８、１５２が自己整合的に形成される。
【０１１７】
レジスト１４２を除去する。次に、図１２（Ａ）に示すように、レジスト１５６、半導体膜１０６、１０８、１１０を覆うレジスト１５６を形成する。導電膜１３４をマスクとして半導体膜１０４、１０８、１１０にｐ型不純物を添加し、ｐ型の高濃度不純物領域１６０を形成する。高濃度不純物領域１６０は、ソース領域又はドレイン領域を構成する。このｐ型不純物の添加により、半導体膜１０４に、チャネル形成領域１５８が自己整合的に形成される。
【０１１８】
レジスト１５６を除去する。次に、図１２（Ｂ）に示すように、導電膜１３４、１３６、１３８、１４０を覆うように絶縁膜１６２を形成する。絶縁膜１６２に、高濃度不純物領域１４６、１５０、１５４、１６０に達する開口部を形成する。絶縁膜１６２上に半導体膜１０４、１０６、１０８、１１０にそれぞれ形成された高濃度不純物領域１４６、１５０、１５４、１６０に電気的に接続する導電膜１６４を形成する。この状態の上面図が図１５である。
【０１１９】
絶縁膜１６２は単層構造または積層構造とすることができる。絶縁膜１６２を構成する絶縁膜として、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、ＤＬＣ（ダイヤモンドライクカーボン）等の無機絶縁膜で形成することができる。また、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料でなる膜、シロキサン樹脂等のシロキサン材料からなる膜を用いることができる。
【０１２０】
導電膜１６４は単層構造または積層構造とすることができる。導電膜１６４を構成する導電性材料には、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）から選択された単体金属元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いることができる。例えば、アルミニウムを主成分とする合金材料とは、例えば、アルミニウムとニッケルの合金、ニッケルと、炭素とシリコンの一方又は両方とを含むアルミニウム合金などがある。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１６４を形成する材料に適している。
【０１２１】
例えば、３層構造の導電膜１６４として、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層膜、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮｘ）層とバリア層の積層膜などがある。なお、バリア層は、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜で形成される。上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１２２】
以上の工程により、メモリセルアレイ５２およびロジック部５４を同一基板１００上に集積された不揮発性半導体装置を作製することができる。
【０１２３】
（実施の形態７）
ガラス基板上にＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  以下、「ＴＦＴ」という。）を用いて集積回路を形成するために、ガラス基板上に、単結晶シリコンを形成することを目標に結晶化技術が研究されている。本出願人の研究した、結晶化技術として、ニッケルなどの金属元素を非晶質シリコン膜に添加してシリコンを結晶化させる技術を開発している。この結晶化技術では、金属元素がいわば触媒となり結晶化を促進し、また、結晶化に必要とされる温度を低下させる効果を利用している。金属元素を用いることで、結晶化されたシリコンの結晶方位の配向性を高めることも可能となっている。このような触媒作用のある金属元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることが知られている。
【０１２４】
しかしながら、金属元素は、電気的特性のばらつき、リーク電流の増加などＴＦＴの信頼性を低下させる要因であり、金属元素は、結晶性シリコン膜が形成されてしまえば、不要な存在となる。そこで、本出願人は、金属元素非晶質シリコン膜から除去するゲッタリング技術も開発している。そのゲッタリング技術の１つは、希ガス元素を含む半導体膜をゲッタリングサイトとして用いるゲッタリング技術である。
【０１２５】
図１６を用いて、希ガス元素を含む半導体膜をゲッタリングサイトとして用いるゲッタリングプロセスを含んだ半導体装置の作製方法を説明する。
【０１２６】
基板２００を用意する。使用する基板２００は、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス、或いは石英などを用いることができる。次に基板２００の表面に、絶縁膜２０１として無機絶縁膜を１０〜２００ｎｍの厚さで形成する。絶縁膜２０１はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、また、ＴＦＴのチャネル形成領域との界面密度準位を下げるために形成する。絶縁膜２０１はＴＦＴの下地絶縁膜として機能する。絶縁膜２０１の好ましい例は、ＰＥＣＶＤ法で形成される酸化窒化シリコン膜である。プロセスガスにＳｉＨ４、ＮＨ３及びＮ２Ｏが用いられた酸化窒化シリコン膜を５０ｎｍの厚さに形成し、プロセスガスにＳｉＨ４及びＮ２Ｏが用いられた酸化窒化シリコン膜を１００ｎｍの厚さに形成した、２層構造の酸化窒化シリコン膜を絶縁膜２０１として形成することができる。
【０１２７】
次に、絶縁膜２０１上に、非晶質シリコン膜２０２を形成する。非晶質シリコン膜２０２を結晶化した膜をＴＦＴのチャネル形成領域に用いる。非晶質シリコン膜２０２は、ＰＥＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００ｎｍの厚さに形成する。
非晶質シリコン膜２０２の代わりに、非晶質シリコンゲルマニウム膜を形成することもできる。
【０１２８】
次に、その後、非晶質シリコン膜２０２の表面に、結晶化を促進する触媒作用のある金属元素を添加する。シリコンの結晶化を促進する触媒作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などがある。これらから選ばれた一種または複数種を用いることができる。例えば、ニッケルを添加する場合、重量換算で１〜１００ｐｐｍのニッケルを含む酢酸ニッケル水溶液をスピナーで塗布して触媒含有層２０３を形成する。この場合、非晶質シリコンは疎水性のため、水溶液により触媒含有層２０３を形成する場合、均一な層を形成することが困難である。そのため、水溶液を塗布する前に、非晶質シリコン膜２０２をオゾン含有水溶液で表面処理して、ケミカルオキサイド膜を形成する。このケミカルオキサイド膜をフッ酸と過酸化水素水の混合液でエッチングして、表面を清浄にした後、再度オゾン含有水溶液で処理してケミカルオキサイドを形成する。触媒元素を非晶質シリコン膜２０２に添加する方法には、溶液を塗布する方法の他に、スパッタ法、蒸着法、プラズマ処理などで、触媒含有層２０３を形成する方法がある。
【０１２９】
次に、結晶化のために非晶質シリコン膜２０２の加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＲＴＡ法（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ法）などを用いることができる。
【０１３０】
ＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１００はそれ自身が歪んで変形することはない。こうして、非晶質半導体膜を結晶化させ、図１（ｃ）に示す結晶質半導体膜１０４を得ることができるが、このような処理で結晶化できるのは触媒元素含有層を設けることによりはじめて達成できるものである。
【０１３１】
ファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜２０２が含有する水素を放出させておく。そして、電熱炉を用いて、窒素雰囲気中で５５０℃以上６００℃以下、好ましくは５８０℃で４時間の加熱処理を行い、非晶質シリコン膜２０２を結晶化させる。こうして、図１６（Ｂ）に示すように結晶性シリコン膜２０５形成する。さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を減少させるために、結晶性シリコン膜にレーザ光を照射することも有効である。
【０１３２】
このようにして得られる結晶性シリコン膜２０５には、触媒元素（ここではニッケル）が残存している。ニッケルは結晶性シリコン膜２０５中に一様に分布してはいないが、添加したニッケル濃度から換算すると、触媒元素の平均の濃度は１×１０１９ａｔｏｍｉｓ／ｃｍ３を越える。本実施の形態では、結晶性シリコン膜２０５からニッケルをゲッタリングするために、希ガスを含んだ非晶質シリコン膜をゲッタリングサイトに用いる。
【０１３３】
まず、図１６（Ｃ）に示すように結晶性シリコン膜２０５の表面にバリア層２０６を形成する。バリア層２０６は、後にゲッタリングサイトを除去する際に、結晶性シリコン膜２０５がエッチングされないように設けた層である。
【０１３４】
次に、図１６（Ｄ）に示すようにバリア層２０６上に、ゲッタリングサイトとなる非晶質シリコン膜２０７を形成する。非晶質シリコン膜２０７には、希ガス元素を１×１０２０／ｃｍ３以上の濃度で含ませる。このような非晶質シリコン膜２０７は、プロセスガスＡｒ及びＳｉＨ４を用いてＰＥＣＶＤ法で形成することができる。また、ターゲットに単結晶シリコンを用い、雰囲気をＡｒとすることでスパッタ法でも非晶質シリコン膜２０７を形成することができる。
【０１３５】
希ガスを含む非晶質シリコン膜２０７を形成した後、加熱処理を行い、加熱処理はファーネスアニール法やＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中において４５０℃以上６００℃以下の加熱温度で処理時間を０．５〜１２時間とする。ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の点灯により結晶性シリコン膜２０５の温度が６００℃以上１０００℃以下、好ましくは７００℃以上７５０℃以下に上昇するようにする。
【０１３６】
加熱処理を行うことで、結晶性シリコン膜２０５中のニッケル元素が非晶質シリコン膜２０７へと拡散する。拡散したニッケルは非晶質シリコン膜２０７に捕獲され、ニッケル濃度が減少された結晶性シリコン膜２０５’が形成される。
【０１３７】
ゲッタリングのための加熱処理が終了した後、図１６（Ｅ）に示すように、非晶質シリコン膜２０７をエッチングにより除去する。バリア層２０６は結晶性シリコン膜２０５’が除去されないようにするためのエッチングストッパとして機能する。そのため、バリア層２０６は酸化シリコンで形成することが好ましい。
【０１３８】
また、ゲッタリングは、バリア層２０６を通過させて、ニッケルを結晶性シリコン膜２０５から非晶質シリコン膜２０７へと拡散させる。従って、効率良く、また確実にゲッタリングを行うためには、本発明者の知見では、バリア層２０６となる酸化シリコンの厚さは２ｎｍ以下とすることが好ましい。
【０１３９】
しかしながら、大判基板（面積０．１ｍ２以上）の基板１００でこのような酸化シリコン膜を形成することは非常に困難である。厚さが２ｎｍを越えないように形成すると、ピンホールが生じやすい。一方、ピンホールができないように酸化シリコン膜を形成すると、厚さが２ｎｍ以上となる部分が生じる。このような部分ではニッケルが通過しにくくなり、ゲッタリングが妨げられる。
【０１４０】
非晶質シリコン膜２０７の形成プロセスに実施の形態１乃至４の薄膜形成方法を適用することでこのような問題点を解消することができる。
【０１４１】
まず、バリア層２０６として酸化シリコン膜を形成する。酸化シリコン膜の形成方法としては、オゾン水で結晶性シリコン膜２０５の表面を処理してケミカルオキサイド膜を形成する方法が簡便で好ましい。なお、オゾン水の他、また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、酸化シリコン膜の厚さが２ｎｍとなるように、処理時間を調節する。
【０１４２】
次に、非晶質シリコン膜２０７をＰＥＣＶＤ法で形成する。ここでは、実施の形態２の方法を用いることとする。まず、反応容器１０にバリア層２０６が形成された基板２００を搬入する。そして、ＮＦ３ガスを反応容器１０に供給する。次に窒素ガスを反応容器に供給ながら、窒素ガスをプラズマ励起させる。このプラズマ処理により、ＮＦ３ガスが分解されて、フッ素ラジカルが生成され、フッ素ラジカルが基板２００に降り注ぐ。この結果、バリア層２０６が０．１ｎｍ以上０．５ｎｍ以下程度にエッチングされる。その結果、バリア層２０６から、厚さが２ｎｍを越える部分をなくすことができる。窒素ガスのプラズマ処理を停止し、薄膜形成用プロセスガスとして、Ａｒ及びＳｉＨ４を反応容器１０に供給し、非晶質シリコン膜２０７を形成する。
【０１４３】
非晶質シリコン膜２０７の形成プロセスに実施の形態１乃至実施の形態４の薄膜形成方法を用いることで、エッチングストッパとして確実に機能し、かつゲッタリングが確実に行えるようなバリア層２０６を容易に形成することができる。
【０１４４】
図１６（Ａ）〜図１６（Ｅ）のプロセスを経て形成された結晶性シリコン膜２０５’を用いてＴＦＴを作製することで、各種の半導体装置を作製することができる。例えば、実施の形態６の記憶装置を作製することができる。以下、本発明を用いて作製できるＴＦＴを有する半導体装置の例を説明する。
【０１４５】
まず、半導体装置の例として、アクティブマトリクス型のＥＬモジュールを説明する。図１７（Ａ）は、ＥＬモジュールの構成例を示す正面図であり、図１７（Ｂ）は図１７（Ａ）中のＡ−Ａ’で切断した断面図である。
【０１４６】
図１７に示すＥＬモジュールは撓めることが可能であり、ＴＦＴおよび発光素子を第１基板３０１と第２基板３０６との間に形成したシール材３０５によって封止された構成である。第１基板３０１上に、画素部３０２、信号線駆動回路３０３と走査線駆動回路３０４とが形成されＥＬモジュール用基板が構成される。
【０１４７】
シール材３０５と第２基板３０６とによってＥＬモジュール用基板を封止することでＥＬモジュールが構成される。図１７のＥＬモジュールは、ＥＬモジュール用基板とシール材３０５と第２基板３０６で密閉された空間に充填材３０７が充填されている。充填材３０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ポリビニルブチラル、またはエチレンビニレンアセテートを用いることができる。
【０１４８】
画素部３０２、信号線駆動回路３０３および走査線駆動回路３０４とはＴＦＴを複数有する、図１７（Ｂ）では信号線駆動回路３０３に含まれるＴＦＴ３０８と、画素部３０２に含まれるＴＦＴ３１０のみ図示されている。画素部３０２は発光素子３１１を有し、発光素子３１１は、ＴＦＴ３１０と電気的に接続されている。
【０１４９】
引き回し配線３１４は外部から素子形成層３００内の回路に信号や電源を供給するための配線である。引き回し配線３１４は、引き回し配線３１５ｂ、引き回し配線３１５ａを介して２層構造の接続端子３１６と接続されている。接続端子３１６はフレキシブルプリントサーキット（ＦＰＣ）３１８が有する端子と異方性導電膜３１９を介して電気的に接続されている。
【０１５０】
次に、半導体装置の例として、アクティブマトリクス型の液晶モジュールを説明する。図１８（Ａ）は、液晶モジュールの正面図であり、図１８（Ｂ）は図１８（Ａ）中のＡ−Ａ’で切断した断面図である。
【０１５１】
４００は第１基板、点線で示された４０１は駆動回路部（ソース側駆動回路）、４０２は画素部、４０３は駆動回路部（走査線駆動回路）である。第１基板４００上に、ＴＦＴなどからなる画素部４０２、ＴＦＴなどからなる駆動回路４０１、４０３が形成されている。
【０１５２】
次に図１８（Ｂ）を用いて、ＬＣＤモジュールの断面構造について説明する。ＴＦＴは絶縁膜からなる絶縁膜４０９上に形成される。信号線駆動回路４０１はｎチャネル型ＴＦＴ４１１とｐチャネル型ＴＦＴ４１２とを組み合わせたＣＭＯＳ回路を有する。画素部４０２にはスイッチング用ＴＦＴ４１３と容量素子４１４を有する。スイッチング用ＴＦＴ４１３は層間絶縁膜４２１で覆われている。層間絶縁膜４２１上には画素電極４２２が形成されている。画素電極４２２は、スイッチング用ＴＦＴ４１３に電気的に接続されている。
【０１５３】
スイッチング用ＴＦＴ４１３の配線、画素電極４２２、ｎチャネル型ＴＦＴ４１１およびｐチャネル型ＴＦＴ４１２の配線を覆うように保護膜４２３が形成されている。保護膜２２３により、ＴＦＴの活性層や層間絶縁膜４２１等への不純物の侵入を防止することができる。保護膜４２３上に配向膜４２４が形成されている。なお、配向膜４２４は必要に応じて形成される。
【０１５４】
配線４１０は、信号線駆動回路４０１および走査線駆動回路４０３に入力される信号などを伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）４０８が接続される。なお、本発明の液晶モジュールには、ＦＰＣ４０８のみを取り付けた形態と、ＦＰＣ４０８およびＰＷＢ双方を取り付けた形態、双方を含む。本実施例の液晶モジュールは、ＴＦＴが形成された第１基板４００を有する液晶モジュール用基板と、第２基板４３０を基材とする対向基板と、シール材４０５と、液晶４４０と、ＦＰＣ（フレキシブルプリントサーキット）４０８とを有する。
【０１５５】
対向基板は、第２基板４３０上に、カラーフィルタ４３１およびブラックマトリクス（ＢＭ）４３２、対向電極４３３、配向膜４３４が形成されている。カラーフィルタ４３１は第１基板４００側に設けることもできる。また、対向電極４３３を第１基板４００に設けて、ＩＰＳ方式の液晶モジュールを構成することができる。
【０１５６】
第１基板４００に対向して、第２基板４３０がシール材４０５により固定され、第１基板４００と第１の可撓性基板４０４の間に、シール材４０５によって、液晶４４０が封入されている。
【０１５７】
図１８（Ａ）及び図１８（Ｂ）には、駆動回路４０１、４０３をＴＦＴで構成した液晶モジュールを示したが、画素部４０２のみをＴＦＴで形成し、駆動回路４０１、４０３は、シリコンウエハを用いたＩＣチップで構成し、ＣＯＧ法やＴＡＢ法により、第１基板４００上の画素部４０２と電気的に接続する構成とすることもできる。
【０１５８】
本発明の半導体装置は、図１７のようなＥＬモジュール及び図１８の液晶モジュールを表示部に具備した電子機器を含むものである。以下、液晶モジュールとＥＬモジュールをまとめて「表示モジュール」とよぶ。このような電子機器として、コンピュータ用のモニタ、テレビジョン装置（単にテレビ、またはテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）およびＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等の携帯情報端末、ノート型コンピュータ、カーオーディオ、ナビゲーションシステム、デジタル音楽プレーヤ、携帯型ＤＶＤ再生装置、携帯型ゲーム機、業務用ゲーム機等が挙げられる。その具体例について、図１９を参照して説明する。
【０１５９】
図１９（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を備えている。表示部９２０２に、表示モジュールが適用される。図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を備えている。表示部９７０１に、表示モジュールが適用される。図１９（Ｃ）に示す携帯電話は、本体９１０１、表示部９１０２等を備えている。表示部９１０２表示モジュールが適用される。
【０１６０】
図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を備えている。表示部９３０２に表示モジュールが適用される。図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を備えている。その表示部９４０２に表示モジュールが適用される。図１９（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を備えている。表示部９５０２に表示モジュールが適用される。
【図面の簡単な説明】
【０１６１】
【図１】薄膜の形成方法を示すフローチャート。
【図２】薄膜の形成方法を示すフローチャート。
【図３】薄膜の形成方法を示すフローチャート。
【図４】薄膜の形成方法を示すフローチャート。
【図５】ＰＥＣＶＤ装置の構成例を示す図。
【図６】窒素プラズマ処理時間と、非晶質シリコン膜の膜厚の変化の関係を示すグラフ。
【図７】半導体装置の構成例を示すブロック図。
【図８】メモリセルアレイの構成例を示す回路図。
【図９】半導体装置の作製方法を示す断面図。
【図１０】半導体装置の作製方法を示す断面図。
【図１１】半導体装置の作製方法を示す断面図。
【図１２】半導体装置の作製方法を示す断面図。
【図１３】半導体装置の作製方法を示す上面図。
【図１４】半導体装置の作製方法を示す上面図。
【図１５】半導体装置の作製方法を示す上面図。
【図１６】半導体装置の作製方法を示す断面図。
【図１７】（Ａ）ＥＬモジュールの正面図。（Ｂ）ＥＬモジュールの断面図。
【図１８】（Ａ）液晶モジュールの正面図。（Ｂ）液晶モジュールの断面図。
【図１９】半導体装置を表示部に有する電子機器の外観図。（Ａ）携帯情報端末、（Ｂ）デジタルビデオカメラ、（Ｃ）携帯電話、（Ｄ）携帯型のテレビジョン装置、（Ｅ）携帯型のコンピュータ、（Ｆ）テレビジョン装置。
【符号の説明】
【０１６２】
１０    反応容器
１１    上部電極
１２    下部電極
１３    配管
１４    高周波発振電源
１５    排気口
３０    基板
５２    メモリセルアレイ
５４    ロジック部
５６    アドレスバッファ
５８    コントロール回路
６０    昇圧回路
６２    ロウデコーダ
６４    カラムデコーダ
６６    センスアンプ
６８    データバッファ
７０    データ入出力バッファ
１００    基板
１０２    下地絶縁膜
１０４    半導体膜
１０６    半導体膜
１０８    半導体膜
１１０    半導体膜
１１２    絶縁膜
１１４    レジスト
１１６    絶縁膜
１２０    絶縁膜
１２２    電荷蓄積層
１２４    レジスト
１２８    絶縁膜
１３０    導電膜
１３２    導電膜
１３４    導電膜
１３６    導電膜
１４２    レジスト
１４４    チャネル形成領域
１４６    高濃度不純物領域
１５６    レジスト
１５８    チャネル形成領域
１６０    高濃度不純物領域
１６２    絶縁膜
１６４    導電膜
２００    基板
２０１    絶縁膜
２０２    非晶質シリコン膜
２０３    触媒含有層
２０５    結晶性シリコン膜
２０５’    結晶性シリコン膜
２０６    バリア層
２０７    非晶質シリコン膜
２１０    配線
２２３    保護膜
３００    素子形成層
３０１    基板
３０２    画素部
３０３    信号線駆動回路
３０４    走査線駆動回路
３０５    シール材
３０６    基板
３０７    充填材
３０８    ＴＦＴ
３１０    ＴＦＴ
３１１    発光素子
３１４    配線
３１５ａ    配線
３１５ｂ    配線
３１６    接続端子
３１８    フレキシブルプリントサーキット（ＦＰＣ）
３１９    異方性導電膜
４００    基板
４０１    信号線駆動回路
４０２    画素部
４０３    走査線駆動回路
４０４    可撓性基板
４０５    シール材
４０８    ＦＰＣ（フレキシブルプリントサーキット）
４０９    絶縁膜
４１１    ｎチャネル型ＴＦＴ
４１２    ｐチャネル型ＴＦＴ
４１３    スイッチング用ＴＦＴ
４１４    容量素子
４２１    層間絶縁膜
４２２    画素電極
４２３    保護膜
４２４    配向膜
４３０    基板
４３１    カラーフィルタ
４３２    ブラックマトリクス（ＢＭ）
４３３    対向電極
４３４    配向膜
４４０    液晶
９１０１    本体
９１０２    表示部
９２０１    本体
９２０２    表示部
９３０１    本体
９３０２    表示部
９４０１    本体
９４０２    表示部
９５０１    本体
９５０２    表示部
９７０１    表示部
９７０２    表示部
【図１】
2008277707.tif 000003
【図２】
2008277707.tif 000004
【図３】
2008277707.tif 000005
【図４】
2008277707.tif 000006
【図５】
2008277707.tif 000007
【図６】
2008277707.tif 000008
【図７】
2008277707.tif 000009
【図８】
2008277707.tif 000010
【図９】
2008277707.tif 000011
【図１０】
2008277707.tif 000012
【図１１】
2008277707.tif 000013
【図１２】
2008277707.tif 000014
【図１３】
2008277707.tif 000015
【図１４】
2008277707.tif 000016
【図１５】
2008277707.tif 000017
【図１６】
2008277707.tif 000018
【図１７】
2008277707.tif 000019
【図１８】
2008277707.tif 000020
【図１９】
2008277707.tif 000021