(57)【要約】      （修正有）【課題】基板の両面に導電パターンが形成されてなる電子部品の製造方法を提供する。【解決手段】被処理基板本体と、該被処理基板本体の第１の主面上に起立する該被処理基板本体の補強部とを有する補強部付き被処理基板を形成する第１の工程と、前記被処理基板本体の前記第１の主面側に第１の導電パターンを、該被処理基板本体の第２の主面側に第２の導電パターンをそれぞれ形成する第２の工程と、前記被処理基板本体を切断して、前記補強部を削除するとともに該被処理基板本体を個片化する第３の工程と、を有することを特徴とする電子部品２００の製造方法。【選択図】図２Ｎ
2008159694.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板本体と、該被処理基板本体の第１の主面上に起立する該被処理基板本体の補強部とを有する補強部付き被処理基板を形成する第１の工程と、
前記被処理基板本体の前記第１の主面側に第１の導電パターンを、該被処理基板本体の第２の主面側に第２の導電パターンをそれぞれ形成する第２の工程と、
前記被処理基板本体を切断して、前記補強部を削除するとともに該被処理基板本体を個片化する第３の工程と、を有することを特徴とする電子部品の製造方法。
【請求項２】
前記補強部は、前記被処理基板本体の周縁部に円形に形成されることを特徴とする請求項１記載の電子部品の製造方法。
【請求項３】
前記補強部は、格子状に形成されることを特徴とする請求項１記載の電子部品の製造方法。
【請求項４】
前記補強部は、前記被処理基板本体が個片化される場合のスクライブラインに対応して形成されることを特徴とする請求項１記載の電子部品の製造方法。
【請求項５】
前記第１の工程では、被処理基板をパターンエッチングすることにより、前記補強部付き被処理基板を形成することを特徴とする請求項１乃至４のいずれか１項記載の電子部品の製造方法。
【請求項６】
前記第１の工程では、前記被処理基板本体に前記補強部を接合することにより、前記補強部付き被処理基板を形成することを特徴とする請求項１乃至４のいずれか１項記載の電子部品の製造方法。
【請求項７】
前記被処理基板を貫通するビアプラグを形成する工程を有し、前記第１の導電パターンおよび前記第２の導電パターンは、前記ビアプラグを介して電気的に接続されることを特徴とする請求項１乃至６のいずれか１項記載の電子部品の製造方法。
【請求項８】
前記ビアプラグを形成する工程は、
前記第１の主面にレジスト層を形成する工程と、
前記レジスト層を光学マスクを用いてパターニングする工程と、
パターニングされた前記レジスト層をマスクに前記被処理基板本体をエッチングする工程と、を有し、
前記光学マスクは、前記補強部に対応した凸部を有する光透過性の治具の前記第１の主面に面する側に設置されることを特徴とする請求項７記載の電子部品の製造方法。
【請求項９】
前記被処理基板本体および前記補強部がシリコンよりなることを特徴とする請求項１乃至８のいずれか１項記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の両面に導電パターンが形成されてなる電子部品の製造方法に関する。
【背景技術】
【０００２】
例えば、素子が実装される基板については様々な構造が提案されているが、近年の電子装置の小型化・高集積化に伴って、当該基板の薄型化・高集積化の要求が高まっている。このため、基板の両面に導電パターン（配線パターン）が形成されるとともに、当該基板が薄型化された構造を有する電子部品（インターポーザー）が用いられる場合がある。
【０００３】
例えば、上記の基板の両面に導電パターンが形成される構造を有する電子部品を製造する場合には、少なくとも導電パターンが形成される前に基板を薄くしておく必要がある。このため、薄型化された基板を加工する場合に基板が破損し、電子部品の製造の歩留まりが低下してしまう問題が生じる場合があった。
【０００４】
そこで、薄型化された基板の破損を防止するために、基板を支持する支持板を基板の裏面に貼り付けて基板の加工を行う方法が提案されていた（例えば特許文献１参照）。
【特許文献１】特開２００４−２２１２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、基板に支持板を貼り付けて基板の加工を行う場合には、支持板の基板への貼り付けと支持板の基板からの剥がしについて、製造コストが増大する様々な要因がある。例えば、支持板を基板に貼り付ける場合には、一般的に樹脂系の接着剤が用いられる。
【０００６】
しかし、基板を加工する工程には、例えばウェット工程（メッキ液などに浸される工程）や、高温に曝される工程があり、これらの様々な工程に耐える樹脂系の接着剤は実質的にはまだ開発されていない。
【０００７】
このため、基板を加工する工程における様々な負荷に対応して接着剤を交換するために、一旦支持板を剥がしてから貼り直す工程が必要となっていた。このため、電子部品の製造工程が複雑となって製造コストが増大することに加えて、支持板を剥がす場合の基板の破損のリスクが増大し、歩留まりの低下の観点からも製造コストが増大してしまう懸念があった。
【０００８】
そこで、本発明では上記の問題を解決した、新規で有用な電子部品の製造方法を提供することを統括的課題としている。
【０００９】
本発明の具体的な課題は、基板の両面に導電パターンが形成されてなる電子部品の製造方法を単純とし、製造コストを抑制することである。
【課題を解決するための手段】
【００１０】
本発明は、上記の課題を、被処理基板本体と、該被処理基板本体の第１の主面上に起立する該被処理基板本体の補強部とを有する補強部付き被処理基板を形成する第１の工程と、前記被処理基板本体の前記第１の主面側に第１の導電パターンを、該被処理基板本体の第２の主面側に第２の導電パターンをそれぞれ形成する第２の工程と、前記被処理基板本体を切断して、前記補強部を削除するとともに該被処理基板本体を個片化する第３の工程と、を有することを特徴とする電子部品の製造方法により、解決する。
【発明の効果】
【００１１】
本発明によれば、基板の両面に導電パターンが形成されてなる電子部品の製造方法を単純とし、製造コストを抑制することが可能となる。
【発明を実施するための最良の形態】
【００１２】
本発明による電子部品の製造方法は、被処理基板本体と、該被処理基板本体の第１の主面上に起立する該被処理基板本体の補強部とを有する補強部付き被処理基板を形成する第１の工程と、前記被処理基板本体の前記第１の主面側に第１の導電パターンを、該被処理基板本体の第２の主面側に第２の導電パターンをそれぞれ形成する第２の工程と、前記被処理基板本体を切断して、前記補強部を削除するとともに該被処理基板本体を個片化する第３の工程と、を有することを特徴としている。
【００１３】
このため、前記補強部によって、薄型化された前記被処理基板本体の破損が抑制される。また、当該補強部は、前記被処理基板本体が個片化される第３の工程において、前記被処理基板本体が切断されて個片化されるとともに削除される。このため、上記の製造方法では前記補強部の削除が容易となっており、また、前記補強部の削除による前記被処理基板本体の破損のリスクの増大が抑制されている。
【００１４】
次に、上記の製造方法によって製造される電子部品の構成の一例と、上記の電子部品の製造方法の例について図面を用いて以下に説明する。
【実施例１】
【００１５】
図１は、本発明の実施例１による電子部品を模式的に示した断面図である。図１を参照するに、本実施例による電子部品１００は、例えばシリコンなどの半導体材料よりなる基板（基板本体）１０１と、基板１０１の第１の主面１０１Ａ上に形成された導電パターン１０３〜１０７と、基板１０１の第１の主面１０１Ａの反対側の第２の主面１０１Ｂ上に形成された導電パターン１１３と、を有する構成になっている。また、基板１０１を貫通するビアプラグ１０２により、第１の主面１０１Ａの導電パターンと第２の主面１０１Ｂの導電パターンとが電気的に接続される構造となっている。
【００１６】
まず第１の主面１０１Ａについてみると、第１の主面１０１Ａ上に形成された導電パターン１０３は、ビアプラグ１０２に接続されるパターン配線よりなる。また、ビアプラグ１０２を覆うように、例えばエポキシ系の樹脂材料よりなる絶縁層１０８が形成されており、絶縁層１０８を貫通すると共に導電パターン１０３に接続されるビアプラグよりなる導電パターン１０４が形成されている。
【００１７】
さらに、絶縁層１０８上には、導電パターン１０４に接続されるパターン配線よりなる導電パターン１０５が形成され、導電パターン１０５を覆うように、絶縁層１０８上には、例えばエポキシ系の樹脂材料よりなる絶縁層１０９が積層されている。
【００１８】
また、絶縁層１０９を貫通すると共に導電パターン１０５に接続されるビアプラグよりなる導電パターン１０６が形成され、さらに、絶縁層１０９上には、導電パターン１０６に接続されるパターン配線よりなる導電パターン１０７が形成されている。
【００１９】
また、絶縁層１０９と導電パターン１０７の一部を覆うように、ソルダーレジスト層（絶縁層）１１０が形成されている。
【００２０】
また、第２の主面１０１Ｂ上に形成された導電パターン１１３は、ビアプラグ１０２に接続されるパターン配線よりなり、導電パターン１１３と第２の主面１０１Ｂの一部を覆うように、ソルダーレジスト層（絶縁層）１１４が形成されている。
【００２１】
また、上記の電子部品の第１の主面１０１Ａ，または第２の主面１０１Ｂには、例えば半導体チップが実装されていてもよく、また、例えばバンプなどの外部接続端子が形成されていてもよい。
【００２２】
例えば、第１の主面１０１Ａ上には、半導体チップ１１１が複数実装されている。この場合、半導体チップ１１１は、バンプ１１２によって導電パターン１０７に接続されるように実装（フリップチップ実装）されている。
【００２３】
同様に、第２の主面１０１Ｂ上には、半導体チップ１１６が実装されている。この場合、半導体チップ１１６は、バンプ１１７によって導電パターン１１３に接続されるように実装（フリップチップ実装）されている。
【００２４】
さらに、第２の主面１０１Ｂ上には、導電パターン１１３に接続されるように外部接続端子（バンプ）１１５が設置され、例えばマザーボードなどの基板に電子部品１００を実装することが容易となるように構成されている。
【００２５】
上記の電子部品１００は、基板１０１の両面上（第１の主面１０１Ａと第２の主面１０１Ｂの双方）に導電パターンが形成されており、これらの導電パターンが基板１０１を貫通するビアプラグ１０２によって電気的に接続された構造になっている。このため、電子部品１００を製造するにあたっては、基板１０１に導電パターンやビアプラグを形成した後で基板１０１を裏面研削により薄くすることは実質的に困難である。したがって、上記の構成を有する電子部品を製造する場合には、予め薄く（最終的に形成される基板１０１の厚さ程度に薄く）された基板に対して導電パターンやビアプラグを形成するための加工を施す必要がある。
【００２６】
例えば、上記のシリコンよりなる基板１０１（インターポーザー）の厚さは、５０μｍ〜２００μｍ程度であり、シリコンウェハの厚さである６００μｍ〜８００μｍよりも薄くされることが一般的である。
【００２７】
このため、本実施例による電子部品の製造方法では、補強部を有する基板を用いることにより、電子部品の製造中における基板の破損を抑制している。また、当該補強部を設けることで、基板の搬送が容易となる効果を奏する。次に、上記の電子部品の製造方法の一例について説明する。ただし、以下の図中において先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施例についても同様）。
【００２８】
まず、図２Ａに示す工程において、例えば厚さＴ１が６００μｍ〜８００μｍ程度のシリコンウェハよりなる被処理基板２０１ａ上にレジスト層を形成し、当該レジスト層をフォトリソグラフィ法によってパターニングすることでマスクパターンＭ１を形成する。上記のレジスト層は、液状レジストの塗布や、フィルム上レジストの貼り付けによって形成することができる。
【００２９】
次に、図２Ｂに示す工程において、マスクパターンＭ１をマスクにしたエッチングにより、被処理基板２０１ａをエッチングして凹部２０１Ｃを複数形成する。この結果、被処理基板２０１ａよりも薄く加工された被処理基板本体２０１Ａと、被処理基板本体２０１Ａの第１の主面Ａに起立するリブ状の補強部２０１Ｂとを有する補強部付き被処理基板２０１が形成される。例えば、被処理基板本体２０１Ａの厚さＴ２は、５０μｍ〜２００μｍ程度とされる。また、被処理基板本体２０１Ａの、第１の主面Ａの反対側の第２の主面Ｂは、平面状の状態が維持されている。
【００３０】
また、上記のエッチングは、ウェットエッチングや、プラズマを用いたドライエッチングのいずれを用いてもよい。また、後述するように機械的なエッチング（研削、研磨など）による方法を用いてもよい。
【００３１】
次に、図２Ｃに示す工程において、マスクパターンＭ１を剥離する。
【００３２】
次に、図２Ｄに示す工程において、例えばフィルム状の樹脂材料（ドライフィルムレジスト）よりなるレジスト層を、凹部２０１Ｃに押しつけて加圧することにより、凹部２０１Ｃの内壁面にレジスト層Ｒ１を形成する。この場合、レジスト層２０１を押し付ける応力を０．１〜１．０ＭＰａ程度、温度を７０〜１３０℃程度とする。
【００３３】
次に、図２Ｅに示す工程において、レジスト層Ｒ１を光学マスクＭ１を用いて露光し、パターニングを行う。
【００３４】
この場合、被処理基板本体２０１には補強部２０１Ｂが形成されているため、光学マスクＭ１をレジスト層Ｒ１に接触させるために、図２Ｅに示す治具Ｐ１を用いることが好ましい。
【００３５】
治具Ｐは、光透過性であり、平板状のベース板Ｐｂに、複数の凸部Ｐａが形成されてなる構造を有している。複数の凸部Ｐａは、凹部２０１Ｃ（補強部２０１Ｂ）に対応した形状を有している。すなわち、凸部Ｐａは、被処理基板本体２０１Ａと補強部２０１Ｂとによって画成される凹部２０１Ｃに挿入される形状となっている。光学マスクＭ１は、凸部Ｐａの被処理基板本体２０１Ａ（第１の主面）に面する側に設置されている。
【００３６】
このため、光学マスクＭ１がレジスト層Ｒ１に実質的に接するように設置され、いわゆるコンタクト露光を行うことが可能となる。このため、良好な精度でレジスト層Ｒ１のパターニングを行うことが可能となる。
【００３７】
また、上記の露光は、図２Ｆに示すように投影露光により行ってもよい。例えば図２Ｆに示す場合では、光学マスクＭ１は、平板状の光透過性の治具Ｐ２の被処理基板本体２０１Ａ（第１の主面）に面する側に設置されている。この場合、露光の焦点がレジスト層Ｒ１となるように調整することで、投影露光を行うことが可能となる。
【００３８】
次に、図２Ｇに示す工程において、現像を行って露光されなかった部分のレジスト層を除去し、レジスト層Ｒ１に開口部Ｒａを形成する。開口部Ｒａは、後の工程において被処理基板本体２０１Ａに形成されるビアプラグの位置に対応している。
【００３９】
次に、図２Ｈに示す工程において、レジスト層Ｒ１をマスクにしたエッチングにより、被処理基板本体２０１Ａを貫通するビアホール２０１Ｈを形成する。上記のエッチングは、ウェットエッチング、または、プラズマを用いたドライエッチングのいずれを用いてもよい。
【００４０】
次に、図２Ｉに示す工程において、レジスト層Ｒ１を剥離する。
【００４１】
次に、図２Ｊに示す工程において、例えば熱酸化によって、シリコンよりなる補強部付き被処理基板２０１の表面に絶縁膜（シリコン酸化膜）２０１Ｄを形成する。例えば、絶縁膜２０１Ｄは、被処理基板本体２０１Ａの表面と補強部２０１Ｂの双方に形成され、ビアホール２０１Ｈの内壁面にも形成される。
【００４２】
上記の絶縁膜２０１Ｄが形成されることで、後の工程で形成されるビアプラグや導電パターンとシリコンよりなる被処理基板本体２０１Ａとの絶縁がなされる。絶縁膜２０１Ｄは、例えば厚さが１μｍ程度になるように形成される。
【００４３】
次に、図２Ｋに示す工程において、公知の方法によって、被処理基板本体２０１Ａに形成されたビアホール２０１Ｈを埋設するビアプラグ２０２を形成する。例えば、ビアプラグ２０２は、Ｃｕのメッキ法によって形成することができる。
【００４４】
例えば、無電解メッキなどによってシード層を形成した後、メッキしたくない部分をレジスト層（マスクパターン）で保護し、電解メッキによってビアプラグ２０２を形成することができる。また、上記のシード層は、例えば無電解メッキによらず、例えばＣｕよりなる層をビアホール２０１の底を塞ぐように貼り付けることでも形成することができる。この場合、電解メッキによるＣｕは、ビアホールの底から成長することになる。
【００４５】
次に、図２Ｌに示す工程において、公知のセミアディティブ法により、被処理基板本体２０１Ａの第１の主面Ａ上に、ビアプラグ２０２に電気的に接続される導電パターン（パターン配線）２０３を形成する。同様に、公知のセミアディティブ法により、被処理基板本体２０１Ａの第２の主面Ｂ上に、ビアプラグ２０２に電気的に接続される導電パターン（パターン配線）２０４を形成する。
【００４６】
上記のセミアディティブ法にあたっては、まず、無電解メッキもしくはスパッタリング法などによりシード層を形成し、当該シード層上にレジスト層を形成して、当該レジスト層をフォトリソグラフィ法によりパターニングし、マスクパターンを形成する。次に、当該マスクパターンをマスクに電解メッキ法により、導電パターンを形成する。また、導電パターン形成後は上記のマスクパターン（レジスト）を除去し、マスクパターンの除去により露出したシード層をエッチングにより除去する。このようにして、導電パターン２０３、２０４を形成することができる。
【００４７】
次に、図２Ｍに示す工程において、補強部付き被処理基板２０１（被処理基板本体２０１Ａ）を、樹脂材料よりなるテープ（ダイシングテープ）ＴＰに貼り付け、ダイシングブレードによって被処理基板本体２０１Ａを切断する（ダイシング）。
【００４８】
上記のダイシングによって被処理基板本体２０１Ａが個片化されるとともに、補強部２０１Ｂが、個片化された各々の被処理基板本体２０１Ａから削除（分離）される。ここで、被処理基板本体２０１Ａの第１の主面Ａに導電パターン２０３，第２の主面Ｂに導電パターン２０４が形成され、導電パターン２０３と導電パターン２０４が被処理基板本体２０１Ａを貫通するビアプラグ２０２によって電気的に接続されてなる電子部品（インターポーザー）２００が複数形成される。
【００４９】
次に、図２Ｎに示す工程において、上記の電子部品２００をピックアップしてテープＴＰより剥離する。
【００５０】
すなわち、上記の製造方法においては、一つの補強部付き被処理基板２０１から、複数の電子部品２００が切り出されることになる。
【００５１】
また、上記の電子部品２００の、被処理基板本体２０１Ａ、ビアプラグ２０２、導電パターン２０３、および導電パターン２０４は、図１に示した電子部品１００の、基板１０１、ビアプラグ１０２、導電パターン１０３〜１０７、および導電パターン１１３にそれぞれ相当する。すなわち、上記の製造方法によって、図１に示した電子部品１００を製造することができる。
【００５２】
また、電子部品２００の第１の主面Ａ上には、公知の方法によってさらに導電パターンや絶縁層を積層し、図１に示すような多層配線構造を形成してもよい。また、多層配線構造は、第２の主面Ｂ上に形成してもよい。また、第１の主面Ａ上、または第２の主面Ｂ上には、半導体チップを実装してもよい。また、第１の主面Ａ上、または第２の主面Ｂ上には、外部接続端子（バンプ）を設けてもよい。
【００５３】
上記の本実施例による電子部品の製造方法においては、ダイシングによる被処理基板本体２０１Ａの切断の直前まで（図２Ｂの工程から図２Ｌの工程まで）、被処理基板本体２０１Ａの第１の主面Ａ上に、被処理基板本体２０１Ａと接続されたリブ状の補強部２０１Ｂが起立するように設置されていることが特徴である。
【００５４】
このため、被処理基板２０１の強度を保つことができ、被処理基板本体２０１Ａにビアプラグや導電パターンを形成する加工を行う場合に、被処理基板本体２０１Ａの破損が抑制される効果を奏する。また、被処理基板本体２０１Ａ（補強部付き被処理基板２０１）の搬送が容易となる効果を奏する。
【００５５】
従来の電子部品の製造方法では、被処理基板（被処理基板本体）に、被処理基板を支持（補強）する支持板（補強板）が貼り付けられる方法がとられる場合があった。しかし、支持板を基板に貼り付ける場合に用いられる樹脂系の接着剤は、基板を加工する工程におけるウェット工程（メッキ液やエッチング液に浸される工程）や、高温に曝される工程に全て耐えることが困難である。このため、基板を加工する様々な工程における負荷に対応して接着剤を交換するために、一旦支持板を剥がしてから貼り直す必要があった。このため、従来の方法では電子部品の製造工程が複雑となって製造コストが増大することに加えて、支持板を剥がす場合の基板の破損のリスクが増大し、歩留まりの低下の観点からも製造コストが増大してしまう懸念があった。
【００５６】
一方で、本実施例による方法では、補強部２０１Ｂは、被処理基板本体２０１と接続されたままの状態で個片化された各々の被処理基板本体２０１Ａから分離されて削除される。このため、本実施例による製造方法では従来の方法のように支持板を剥がす工程を必要とせず、支持板を剥がす工程における基板の破損のリスクの増大の懸念がない。
【００５７】
また、補強部２０１Ｂの削除（分離）は、被処理基板本体２０１Ａのダイシングによる個片化の工程で、被処理基板本体２０１Ａの個片化とともに行われるため、補強部２０１Ｂの削除のために工程が実質的に増加することがない。すなわち、本実施例による製造方法では、従来のダイシング工程（個片化の工程）と実質的に同様の工程を実施することで、補強部の削除（分離）を行うことが可能となっている。
【００５８】
したがって、本実施例による電子部品の製造方法では、製造工程が単純であって製造コストが抑制されるとともに、製造の歩留まりが良好である特徴を有している。
【００５９】
また、補強部付き被処理基板を形成する方法は、本実施例の図２Ａ〜図２Ｃに示す方法に限定されず、例えば以下の実施例２，実施例３に示すように様々な方法により行うことが可能である。
【実施例２】
【００６０】
図３Ａ〜図３Ｂは、実施例１の図２Ａ〜図２Ｃに示した工程に相当し、補強部付き被処理基板を形成する別の方法を示したものである。
【００６１】
本実施例に示す場合には、予め薄く（例えば厚さが５０μｍ〜２００μｍ程度に）された被処理基板本体２０１Ａ上に、リブ状の補強部２０１Ｂを接合することで補強部付き被処理基板２０１を形成する。
【００６２】
例えば被処理基板本体２０１Ａと補強部２０１Ｂがともにシリコンよりなる場合、補強部２０１Ｂを被処理基板本体２０１Ａに押し付けて加圧し、さらに１０００℃程度に加熱することで、シリコンの直接接合によって被処理基板本体２０１Ａと補強部２０１Ｂを接合することができる。
【００６３】
また、被処理基板本体２０１Ａがシリコン、補強部２０１Ｂがガラスよりなる場合、または、被処理基板本体２０１Ａがガラス、補強部２０１Ｂがシリコンよりなる場合、陽極接合によって被処理基板本体２０１Ａと補強部２０１Ｂを接合することができる。
【００６４】
また、被処理基板本体２０１Ａと補強部２０１Ｂがともにシリコンよりなる場合であっても、被処理基板本体２０１Ａと補強部２０１ＢのいずれかにＳｉＯ２（ガラス）よりなる層を、例えばスパッタリングや塗布などにより形成することで陽極接合が可能となる。
【００６５】
また、被処理基板本体２０１Ａと補強部２０１Ｂの材料によらず、例えば、被処理基板本体２０１Ａと補強部２０１Ｂの双方にＡｕなどよりなる接合のための層を形成することで、超音波接合や加圧・加熱による接合が可能となる。
【実施例３】
【００６６】
また、図４Ａ〜図４Ｂは、実施例１の図２Ａ〜図２Ｃに示した工程に相当し、補強部付き被処理基板を形成するさらに別の方法を示したものである。
【００６７】
本実施例の場合、被処理基板２０１ａを機械的なエッチング（研削、研磨など）による方法で加工し、補強部付き被処理基板２０１を形成している。
【００６８】
例えば、砥石などの研削手段（研磨手段）Ｇなどを用いて被処理基板をエッチング（研削、研磨）することでも実施例１の場合と同様に、被処理基板本体２０１Ａ上に補強部２０１Ｂが起立してなる補強部付き被処理基板２０１を形成することが可能である。
【００６９】
また、上記の研削手段Ｇの構造、動作などは、補強部２０１Ｂの構造によって適宜変更してもよい。
【実施例４】
【００７０】
また、補強部２０１Ｂの構造・構成は、様々に変形・変更してもよい。以下に、補強部２０１Ｂの構成の例を示す。
【００７１】
図５〜図９は、被処理基板本体２０１Ａ上に形成（接合）された補強部２０１Ｂの構成を模式的に示す平面図である。また、図５〜図９においては、被処理基板本体２０１Ａは、シリコンウェハを用いて形成することを想定している。
【００７２】
まず、図５を参照するに、本図に示す場合、補強部２０１Ｂは、被処理基板本体２０１Ａの周縁部に円形に形成されている。一般的には、ウェハの周縁部には製品（最終的にインターポーザーとされる領域）が形成されない。このため、本図に示す構造では、補強部が形成された場合であっても、１枚のウェハから生産される電子部品の数を多くすることが可能である。
【００７３】
また、図６を参照するに、本図に示す場合、補強部２０１Ｂは、格子状に形成されている。また、補強部２０１Ｂは、被処理基板本体２０１Ａのスクライブラインに対応して形成されていることが好ましい。上記のスクライブラインには製品が形成されないため、本図に示す構造では、補強部が形成された場合であっても、１枚のウェハから生産される電子部品の数を多くすることが可能である。
【００７４】
また、補強部２０１Ｂは、図７〜図９に示すように複数の直線状（帯状）に形成されたリブによって構成されるようにしてもよい。この場合、例えば帯状のリブがウェハの中心で交差するように構成するようにしてもよい（図７、図８）。また、交差するリブは２本であってもよく（図７）、またはそれ以上の複数であってもよい（図８）。
【００７５】
また、図９に示すように、帯状のリブがウェハの結晶方向に対して斜めに形成されるようにしてもよい。
【００７６】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００７７】
例えば、上記の実施例では、被処理基板（被処理基板本体）がシリコンよりなる場合を例にとって説明したが、本発明はこれに限定されるものではない。例えば、被処理基板（被処理基板本体）が、ガラス、セラミック、樹脂材料よりなる場合であっても、上記の実施例と同様にして電子部品を製造することが可能である。
【産業上の利用可能性】
【００７８】
本発明によれば、基板の両面に導電パターンが形成されてなる電子部品の製造方法を単純とし、製造コストを抑制することが可能となる。
【図面の簡単な説明】
【００７９】
【図１】実施例１による電子部品の構成を示す図である。
【図２Ａ】実施例１による電子部品の製造方法を示す図（その１）である。
【図２Ｂ】実施例１による電子部品の製造方法を示す図（その２）である。
【図２Ｃ】実施例１による電子部品の製造方法を示す図（その３）である。
【図２Ｄ】実施例１による電子部品の製造方法を示す図（その４）である。
【図２Ｅ】実施例１による電子部品の製造方法を示す図（その５）である。
【図２Ｆ】実施例１による電子部品の製造方法を示す図（その６）である。
【図２Ｇ】実施例１による電子部品の製造方法を示す図（その７）である。
【図２Ｈ】実施例１による電子部品の製造方法を示す図（その８）である。
【図２Ｉ】実施例１による電子部品の製造方法を示す図（その９）である。
【図２Ｊ】実施例１による電子部品の製造方法を示す図（その１０）である。
【図２Ｋ】実施例１による電子部品の製造方法を示す図（その１１）である。
【図２Ｌ】実施例１による電子部品の製造方法を示す図（その１２）である。
【図２Ｍ】実施例１による電子部品の製造方法を示す図（その１３）である。
【図２Ｎ】実施例１による電子部品の製造方法を示す図（その１４）である。
【図３Ａ】実施例２による電子部品の製造方法を示す図（その１）である。
【図３Ｂ】実施例２による電子部品の製造方法を示す図（その２）である。
【図４Ａ】実施例３による電子部品の製造方法を示す図（その１）である。
【図４Ｂ】実施例３による電子部品の製造方法を示す図（その２）である。
【図５】実施例１による電子部品の製造方法の変形例を示す図（その１）である。
【図６】実施例１による電子部品の製造方法の変形例を示す図（その２）である。
【図７】実施例１による電子部品の製造方法の変形例を示す図（その３）である。
【図８】実施例１による電子部品の製造方法の変形例を示す図（その４）である。
【図９】実施例１による電子部品の製造方法の変形例を示す図（その５）である。
【符号の説明】
【００８０】
１００，２００  電子部品
１０１  基板
１０２  ビアプラグ
１０３，１０４，１０５，１０６，１０７，１１３  導電パターン
１０８，１０９，１１０，１１４  絶縁層
１１１，１１６  半導体チップ
１１２，１１７  バンプ
１１５  外部接続端子
【図１】
2008159694.tif 000003
【図２Ａ】
2008159694.tif 000004
【図２Ｂ】
2008159694.tif 000005
【図２Ｃ】
2008159694.tif 000006
【図２Ｄ】
2008159694.tif 000007
【図２Ｅ】
2008159694.tif 000008
【図２Ｆ】
2008159694.tif 000009
【図２Ｇ】
2008159694.tif 000010
【図２Ｈ】
2008159694.tif 000011
【図２Ｉ】
2008159694.tif 000012
【図２Ｊ】
2008159694.tif 000013
【図２Ｋ】
2008159694.tif 000014
【図２Ｌ】
2008159694.tif 000015
【図２Ｍ】
2008159694.tif 000016
【図２Ｎ】
2008159694.tif 000017
【図３Ａ】
2008159694.tif 000018
【図３Ｂ】
2008159694.tif 000019
【図４Ａ】
2008159694.tif 000020
【図４Ｂ】
2008159694.tif 000021
【図５】
2008159694.tif 000022
【図６】
2008159694.tif 000023
【図７】
2008159694.tif 000024
【図８】
2008159694.tif 000025
【図９】
2008159694.tif 000026