(57)【要約】【課題】  デバイスの製造における歩留まりを向上させることができる露光条件の算出プログラムまたは算出方法を提供する。【解決手段】  露光条件を設定する設定ステップと、設定ステップにおいて設定された露光条件下で基板上に投影されるパターン像の寸法を計算する像計算ステップと、像計算ステップにおける計算結果に基づいて、基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、判定ステップにおいて電気的特性が基準値を満足しないと判定した場合に、設定ステップにおいて設定された露光条件を調整して、原版のパターンの像を基板上に投影する際の露光条件を算出する。【選択図】  図１
2008159788.tif 000002
【特許請求の範囲】
【請求項１】
原版のパターンの像を基板上に投影する際の露光条件をコンピュータに算出させる露光条件算出プログラムにおいて、
露光条件を設定する設定ステップと、
前記設定ステップにおいて設定された露光条件下で前記基板上に投影されるパターン像の寸法を計算する像計算ステップと、
前記像計算ステップにおける計算結果に基づいて、前記基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、
前記電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、
前記判定ステップにおいて前記電気的特性が基準値を満足しないと判定した場合に、前記設定ステップにおいて設定された露光条件を調整するステップと
を備えることを特徴とする露光条件算出プログラム。
【請求項２】
請求項１に記載の電気的特性計算ステップにおいて、前記電気的特性として前記配線の消費電力、前記配線を通る電気信号の波形の乱れ及びノイズ、前記電気信号の伝播遅延時間のうち少なくとも１つを計算することを特徴とする露光条件算出プログラム。
【請求項３】
請求項１に記載の電気的特性計算ステップにおいて、前記像計算ステップで計算されたパターン像の寸法に基づいて、前記基板上に形成されるパターンの寸法を変更し、変更された線幅を用いて前記電気的特性を計算することを特徴とする露光条件算出プログラム。
【請求項４】
原版のパターンの像を基板上に投影する際の露光条件をコンピュータに算出させる露光条件算出方法において、
露光条件を設定する設定ステップと、
前記設定ステップにおいて設定された露光条件下で前記基板上に投影される像の寸法を計算する像計算ステップと、
前記像計算ステップにおける計算結果に基づいて、前記基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、
前記電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、
前記判定ステップにおいて前記電気的特性が基準値を満足しないと判定した場合に、前記設定ステップにおいて設定された露光条件を調整するステップと
を備えることを特徴とする露光条件算出方法。
【請求項５】
請求項４に記載の電気的特性計算ステップにおいて、前記電気的特性として前記配線の消費電力、前記配線を通る電気信号の波形の乱れ、前記電気信号の伝播遅延時間のうち少なくとも１つを計算することを特徴とする露光条件算出方法。
【請求項６】
請求項４に記載の電気的特性計算ステップにおいて、前記像計算ステップで計算されたパターン像の寸法に基づいて、前記基板上に形成されるパターンの寸法を変更し、変更された寸法を用いて前記電気的特性を計算することを特徴とする露光条件算出方法。
【請求項７】
原版のパターンの像を基板上に投影する際の露光条件をコンピュータに算出させる露光条件算出プログラムにおいて、
デバイスのレイアウトを設計する設計ステップと、
露光条件を設定する設定ステップと、
前記設定ステップにおいて設定された露光条件下で前記基板上に投影される像の寸法を計算する像計算ステップと、
前記像計算ステップにおける計算結果に基づいて、前記基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、
前記電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、
前記判定ステップにおいて前記電気的特性が基準値を満足しないと判定した場合に、前記設計ステップにおいて設計されたレイアウトを変更するステップと
を備えることを特徴とする露光条件算出プログラム。
【請求項８】
請求項７に記載の電気的特性計算ステップにおいて、前記電気的特性として前記配線の消費電力、前記配線を通る電気信号の波形の乱れ、前記電気信号の伝播遅延時間のうち少なくとも１つを計算することを特徴とする露光条件算出プログラム。
【請求項９】
請求項７に記載の電気的特性計算ステップにおいて、前記像計算ステップで計算されたパターン像の寸法に基づいて、前記基板上に形成されるパターンの寸法を変更し、変更された寸法を用いて前記電気的特性を計算することを特徴とする露光条件算出プログラム。
【請求項１０】
請求項７に記載の電気的特性計算ステップにおいて、前記電気的特性計算ステップにおける計算結果に基づいて、前記設計ステップにおいて設計されたレイアウトおよび前記設定ステップにおいて設定された露光条件を変更することを特徴とする露光条件算出プログラム。
【請求項１１】
原版のパターンの像を基板上に投影する際の露光条件をコンピュータに算出させる露光条件算出方法において、
デバイスのレイアウトを設計する設計ステップと、
露光条件を設定する設定ステップと、
前記設定ステップにおいて設定された露光条件下で前記基板上に投影される像の寸法を計算する像計算ステップと、
前記像計算ステップにおける計算結果に基づいて、前記基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、
前記電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、
前記判定ステップにおいて前記電気的特性が基準値を満足しないと判定した場合に、前記設計ステップにおいて設計されたレイアウトを変更するステップと
を備えることを特徴とする露光条件算出方法。
【請求項１２】
請求項１１に記載の電気的特性計算ステップにおいて、前記電気的特性として前記配線の消費電力、前記配線を通る電気信号の波形の乱れ、前記電気信号の伝播遅延時間のうち少なくとも１つを計算することを特徴とする露光条件算出方法。
【請求項１３】
請求項１１に記載の電気的特性計算ステップにおいて、前記像計算ステップで計算されたパターン像の寸法に基づいて、前記基板上に形成されるパターンの寸法を変更し、変更された寸法を用いて前記電気的特性を計算することを特徴とする露光条件算出方法。
【請求項１４】
請求項１１に記載の電気的特性計算ステップにおいて、前記電気的特性計算ステップにおける計算結果に基づいて、前記設計ステップにおいて設計されたレイアウトおよび前記設定ステップにおいて設定された露光条件を変更することを特徴とする露光条件算出方法。
【請求項１５】
露光条件は、光源の波長分布、照明光学系の射出側開口数、σ、照明光学系の瞳面における光量分布および照明光の偏光度のうち少なくとも１つであることを特徴とする請求項１または７に記載の露光条件算出プログラム。
【請求項１６】
露光条件は、光源の波長分布、照明光学系の射出側開口数、σ、照明光学系の瞳面における光量分布および照明光の偏光度のうち少なくとも１つであることを特徴とする請求項４または１１に記載の露光条件算出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光条件算出プログラム及び露光条件算出方法に関する。
【背景技術】
【０００２】
半導体デバイスの製造工程において、半導体デバイスの回路パターンの線幅を決定づける最も重要な処理が露光処理である。露光処理では、光源の光で照明光学系により原版を照明し、投影光学系を介して原版のパターンの像を基板上の感光剤に投影露光する処理が行われる。この処理を行うのが露光装置である。
【０００３】
近年では露光処理で用いられる光源の波長に比べて、要求される回路線幅の微細化が進み、高解像度を実現する技術を採用した露光装置が開発されている。解像度を決定するパラメータとしては、光源の波長、投影光学系の開口数ＮＡ、プロセス起因の数値いわゆるＫ１がある。そのため、上記の高解像度を実現する技術としては高ＮＡ化、プロセス起因の数値Ｋ１を小さくする事がある。Ｋ１を小さくする技術としては、例えば変形照明、偏光照明、投影光学系の収差調整などが挙げられる。
【０００４】
このように近年になり高解像度を実現する技術が増大し、複雑になっている。したがって、パターンを基板上に高精度に投影露光するためには、これらの技術を駆使して様々なパラメータ（照明光の形状（以下、照明形状）、ＮＡ、収差、照明光の偏光状態など）を設定し、どのような露光条件で露光処理を行うかが問題となる。
【０００５】
そのため、最も良くパターンを解像するための照明形状をシミュレーションにより算出する方法が知られている（特許文献１参照）。特許文献１では、初めに光学系の条件（ＮＡ、波長、σ）及び照明形状の初期値を設定して、原版のパターンを基板上に投影した際の基板面上におけるパターン像を求め、目標とするパターン像に最も近くなるまで、繰り返し照明形状を変更する方法が開示されている。
【０００６】
また、特許文献２では、露光装置のパラメータと光近接補正を最適化する方法が開示されている。露光装置のパラメータとしては、ＮＡとσなどが挙げられている。光近接補正では、設計されたパターンの線幅を変更したり、解像しない補助パターンを付加したりすることが挙げられている。
【０００７】
特許文献２でも特許文献１と同様に、シミュレーションによって基板上に投影されるパターン像を計算する。そして、露光装置のパラメータとレイアウトパターンに対する光近接補正とを含む露光条件を、基板上に投影されるパターン像が目標とするパターン像に最も近くなるまで繰り返し変更する。
【特許文献１】特開平６−１２０１１９号公報
【特許文献２】特開２００５−２６７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１及び特許文献２では、目標とするパターンを基板上に最も良く再現することができる露光条件を求めている。そうすることで、基板上に形成されるパターンの解像不良を低減することができた。
【０００９】
しかし、製造されたデバイスが良品か不良品かどうかは、デバイスの電気的特性を検査して判断される。そのため、基板上に形成されたある評価パターンの線幅が均一でなくてもデバイスが良品である場合もあるし、形成されたある評価パターンの線幅が均一であってもデバイスが不良品である場合もある。つまり、目標とするパターンを基板上に最も良く再現できることとデバイス製造における歩留まりとは必ずしも完全な関係があるとは言えなかった。
【００１０】
したがって、デバイス製造における歩留まりを向上させるために、露光条件の設定において、製造されるデバイスの電気的特性を考慮する必要がある。
【００１１】
そこで、本発明は、デバイスの製造における歩留まりを向上させることができる露光条件を算出する露光条件算出プログラム及び露光条件算出方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の第１の側面としての露光条件算出プログラム及び露光条件算出方法は、原版のパターンの像を基板上に投影する際の露光条件をコンピュータに算出させる露光条件算出プログラムにおいて、露光条件を設定する設定ステップと、前記設定ステップにおいて設定された露光条件下で前記基板上に投影されるパターン像の寸法を計算する像計算ステップと、前記像計算ステップにおける計算結果に基づいて、前記基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、前記電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、前記判定ステップにおいて前記電気的特性が基準値を満足しないと判定した場合に、前記設定ステップにおいて設定された露光条件を調整するステップとを備えることを特徴とする。
【００１３】
また、本発明の第２の側面としての露光条件算出プログラム及び露光条件算出方法は、原版のパターンの像を基板上に投影する際の露光条件をコンピュータに算出させる露光条件算出プログラムにおいて、デバイスのレイアウトを設計する設計ステップと、露光条件を設定する設定ステップと、前記設定ステップにおいて設定された露光条件下で前記基板上に投影される像の寸法を計算する像計算ステップと、前記像計算ステップにおける計算結果に基づいて、前記基板上に形成されるパターンのうち配線またはトランジスタとして用いられるパターンの電気的特性を計算する電気的特性計算ステップと、前記電気的特性計算ステップにおいて計算された電気的特性が基準値を満足するかどうかを判定する判定ステップと、前記判定ステップにおいて前記電気的特性が基準値を満足しないと判定した場合に、前記設計ステップにおいて設計されたレイアウトを変更するステップとを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、デバイスの製造における歩留まりを向上させることができる露光条件を算出することができる。
【発明を実施するための最良の形態】
【００１５】
まず、本実施例の前提となる半導体デバイスの製造工程を図３及び図４を参照して説明する。図３は、半導体デバイスの製造工程を説明するためのフローチャートである。半導体デバイスとしては、ＬＳＩ、ＩＣやメモリなどの半導体チップ，液晶パネル、ＣＣＤやＣＭＯＳセンサなどがある。ここでは、半導体チップの製造を例に説明する。回路設計では、半導体チップの回路設計を行う（ステップ１）。レチクル製作では設計した回路パターンを形成したレチクルを製作する（ステップ２）。ウェハ製造ではシリコンなどの材料を用いてウェハを製造する（ステップ３）。ウェハプロセスは前工程と呼ばれ、レチクルとウェハを用いてリソグラフィー技術によってウェハ上に実際の回路を形成する（ステップ４）。組み立ては後工程と呼ばれ、ステップ４によって作成されたウェハを用いてチップ化する行程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の工程を含む（ステップ５）。検査では、ステップ５で作成された半導体デバイスの動作確認テスト、耐久性テストなどの検査を行う（ステップ６）。こうした工程を経て半導体デバイスが完成し、これが出荷（ステップ７）される。
【００１６】
ここで、ステップ１の回路設計について説明する。ここではＬＳＩの設計を例にとって説明する。
【００１７】
ＬＳＩの設計において、まず初めにシステム設計を行う。システム設計ではＬＳＩの仕様を決定し、システムをハードウェアとソフトウェアに切り分けたり、ハードウェアをブロックに切り分けたりする。一般的にＬＳＩはあるまとまった単位の回路（以下、ブロック）から構成される。ブロックはフリップフロップなどの論理ゲートの小さな回路から，ＣＰＵやＤＳＰといった大規模なものまである。例えば、図１６のように、１つのＬＳＩはＣＰＵ，ＤＳＰ，ＲＯＭ，ＲＡＭ，Ｌｏｇｉｃ、ＡＤＣ，ＤＡＣ，ＰＬＬ（１１０１〜１１０９）のブロック（マクロセルともいう）から構成される。
【００１８】
次に、ＬＳＩの論理設計を行う。論理設計では、システム設計で設計されたシステムをハードウェアで実現する具体的な論理回路を自動生成する。最終的には半導体デバイスの回路素子であるトランジスタのゲートレベルの論理回路を生成する。
【００１９】
次に、ＬＳＩのレイアウト設計を行う。レイアウト設計では、ゲートレベルの論理回路で構成される各ブロックを、ＬＳＩのチップ内にどのように配置するかを決め、それらの間を結ぶ配線を設計する。
【００２０】
このようにしてレイアウト設計まで行われたＬＳＩの回路パターン（以下、レイアウトパターン）のデータ（以下、レイアウトデータ）が、後述する実施例において用いられる。なお、光近接補正を考慮した補助パターンをレイアウトパターンに付加したデータを用いてもよい。
【００２１】
図４は、ステップ４のウェハプロセスの詳細なフローチャートである。ステップ１１（酸化）では、ウェハの表面を酸化させる。ステップ１２（ＣＶＤ）では、ウェハの表面に絶縁膜を形成する。ステップ１３（電極形成）では、ウェハ上に電極を蒸着などによって形成する。ステップ１４（イオン打ち込み）では、ウェハにイオンを打ち込む。ステップ１５（レジスト処理）では、ウェハに感光剤を塗布する。ステップ１６（露光）では、後述の露光装置によってレチクルの回路パターンをウェハに露光する。ステップ１７（現像）では、露光したウェハを現像する。ステップ１８（エッチング）では、現像したレジスト像以外の部分を削り取る。ステップ１９（レジスト剥離）では、エッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行うことによってウェハ上に多重に回路パターンが形成される。
【００２２】
次に、ステップ１６の露光処理で用いられる露光装置について図５を参照して説明する。光源１から発せられた光は、整形光学系２により所望の光束形状に変換される。光源１は、紫外域や遠紫外域の光を発する超高圧水銀ランプやエキシマレーザ等である。光学系３は集光光学系、オプティカルロッド、ズームレンズを含む。ズームレンズはオプティカルロッドの射出面近傍の光量分布をハエの目レンズ６の入射面６ａに所定の倍率で結像させている。また、ズームレンズにより、ハエの目レンズ６へ入射する光束の断面の大きさを調整することが可能であり、光量分布を変更することができる。また、光学系３は照明形状設定手段を含み、この設定手段として、オプティカルロッドからの光束から輪帯照明、二重極照明や四重極照明を形成するための光学素子を有する。
【００２３】
ハエの目レンズ６は複数の微小レンズを２次元的に配置した構成からなり、その射出面６ｂ近傍が照明光学系４の瞳面に相当する。ここで、ハエの目レンズ６の代わりに２組のシリンドリカルレンズアレイを用いても良い。
【００２４】
照明光学系４の瞳面には、不要な光を遮光して所望の照明形状を実現するため、絞り部材７が配置されている。絞り部材７は、不図示の絞り駆動機構により、開口の大きさ及び形状が可変となっている。
【００２５】
照射レンズ８は、ハエの目レンズ６の射出面６ｂ近傍（瞳面）のある形状の二次光源からの光により視野絞り９を均一な光量分布で照明する。視野絞り９は、複数の可動な遮光板からなり、任意の開口形状が形成されるようにして、被照射面であるマスク（レチクル）１３面及びウェハ１５面上の露光範囲を制限する。１０、１１は結像レンズであり、視野絞り９の開口形状を原版であるマスク１３上に結像している。１２は偏向ミラーである。
【００２６】
マスク１３はマスクステージ１７によって保持され、マスクステージ１７は不図示のマスクステージ駆動装置によって駆動制御されている。
【００２７】
投影光学系１４は、照明光学系４で照明されたマスクのパターンの像を基板であるウェハ１５上に投影する。マスク１３及びマスクステージ１７を光路上から移動したときに、投影光学系の瞳面では、照明光学系の瞳面における照明形状と相似な光量分布（光強度分布）が形成される。ここで、照明光学系の瞳面における照明形状は、マスク１３面に入射する露光光の角度分布に対応し、投影光学系の瞳面１４ａに形成される光の光量分布（光強度分布）に関連する。ここで、投影光学系の瞳面１４ａは照明光学系の瞳面と光学的に共役な面である。
【００２８】
ウェハ１５はウェハステージ１８に保持され、ウェハステージ１８は投影光学系の光軸方向及び光軸と直交する平面に沿って移動する。ウェハステージ１８は不図示のウェハステージ駆動装置によって駆動制御されている。
【００２９】
２次元イメージセンサ１６は、ウェハ１５上に入射する光の光量を計測する。例えば、２次元イメージセンサとしてＣＣＤを用いることができる。２次元イメージセンサ１６は、ウェハステージ１８の駆動と共に移動して照射領域内の照明光を受光する。そして、２次元イメージセンサ１６は、受光した光に応じた信号を主制御装置２０に送信する。２次元イメージセンサ１６で計測される光量は、投影光学系の瞳面における光の光量分布（強度分布）に対応する。
【００３０】
ここで、照明光学系４は整形光学系２から後段であって、結像レンズ１１から前段までの光学系で構成される。
【００３１】
また、主制御装置２０は光学系３のレンズ等の光学素子を駆動するアクチュエータ２２に対して指令を与えることで、光学素子を駆動し光源からの光束を所望の形状に変換し、照明光学系の瞳面における照明形状を調整可能としている。
【００３２】
制御装置２１は、主制御装置からの指令により、投影光学系１４内の光学素子１４ａ〜１４ｄの駆動を制御する。
【００３３】
露光装置は図２の２〜２２を有し、光源１は通常、露光装置の外部に設けられるが、一体的に設けても良い。シミュレーション用コンピュータ２３は露光装置と一体に設けてもよいし、露光装置の外部に設けてネットワークで接続してもよい。ネットワークは有線、無線を問わない。
【００３４】
ここで露光条件について説明する。露光条件とは、光源の波長や波長分布、投影光学系の開口数、照明光学系の射出側開口数ＮＡまたはσ値、照明光学系の瞳面における光量分布（二重極、輪帯などの照明形状を含む）、投影光学系の収差などの光学的な条件のことをいう。ただし、それらの光学条件とマスクのパターンの情報（補助パターンを含む）との複数の組み合わせにより定まる条件としてもよい。ここで、σ値とは、照明光学系の射出側開口数を投影光学系の入射側開口数で割った値のことである。
【実施例１】
【００３５】
図を参照しながら本発明の第１の実施例について説明する。
【００３６】
図６は、露光条件を算出する露光条件算出プログラムを実行するコンピュータの構成図である。このコンピュータは図５のシミュレーション用コンピュータ２３に相当する。コンピュータ３０は、制御部３１、記憶部３２、ブリッジ３３、出力インターフェイス３４、ネットワークインターフェイス３５、入力インターフェイス３６を有し、それぞれがバスを介してブリッジ３３と接続されている。さらに、出力インターフェイス３４はディスプレイ３７と、入力インターフェイス３６は入力装置３８と接続されている。ネットワークインターフェイス３５はＬＡＮ等のネットワークに接続され、他のコンピュータとデータの通信が可能である。また、ネットワークインターフェイス３５に前述した露光装置内の主制御装置２０が接続されている。各部の具体的な構成として例えば、制御部３１としてＣＰＵ、ＤＳＰ、ＦＰＧＡやマイクロコンピュータ等、記憶部３２としてＲＯＭ、ＲＡＭ等のメモリ、入力装置３８としてマウスやキーボードを用いることができる。制御部３１では、記憶部３２に記憶された情報を基にソフトウェアコード（プログラム）の実行、データの演算を行い、適宜、出力インターフェイス３４を介して演算結果をディスプレイ３７に表示する。記憶部３２に記憶される情報は、後述の照明光学系の瞳面における光量分布（照度分布または強度分布）、照明光の偏光度、ＮＡ、光源（照明光）の波長分布、デバイスのレイアウトデータ、投影光学系の収差情報、プログラムのソフトウェアコードである。投影光学系の収差情報、レイアウトデータはネットワークインターフェイス３５を介して記憶部３２に記憶される。また、プログラムのソフトウェアコードは、コンピュータ３０内に予めインストールされて記憶部３２に記憶されていてもよいし、ネットワークを介してダウンロードされる場合はネットワークインターフェイス３５を介してソフトウェアコードが記憶される。
【００３７】
次に、図１を用いて露光条件算出プログラムにおける処理の流れを説明する。まず、露光条件の初期値を設定する（Ｓ１０１）。本実施例では、露光条件として光源の波長分布、照明光学系の射出側開口数ＮＡ、照明光学系の瞳面における光量分布及び照明光の偏光度を設定する。
【００３８】
光源の波長分布については、光源のエネルギーの９５％が集中しているスペクトル幅、所謂Ｅ９５が大きいと解像度が低下するおそれがあるので、Ｅ９５の最小値を光源の波長分布の初期値に設定する。ＮＡについては、焦点深度（ＤＯＦ）を除いてＮＡが高いほど好ましいので最大値を初期値に設定する。
【００３９】
照明光学系の瞳面における光量分布については、２つの設定方法が考えられる。１つは関数で表現する方法、もう１つはビットマップで表現する方法とがある。関数で表現する方法としては、図７〜９に示したように、図７の通常（円形）照明の場合、中心（光軸）からの半径Ｒをパラメータとした関数で表現する。図８の輪帯照明の場合、発光部の内側の円の半径Ｒ１と外側の半径Ｒ２をパラメータとして表現する。図９の二重極照明の場合、円形の発光部の中心位置Ｒ３と発光部の半径Ｒ４をパラメータとして表現する。四重極についても図９と同様な設定を行うことができる。したがって、円形、輪帯、二重極などから選択される照明形状について、初期値となるパラメータを設定することになる。なお、それぞれの発光部の照度は均一としてもよいし、あらかじめ決められた分布としてもよい。
【００４０】
ビットマップで表現する方法では、図１０のように、照明光学系の瞳面を矩形のビットマップで細分化し、それぞれのビットについて光の強度を設定することができる。初期値としては各ビットについて任意の値を設定することができる。例えば、初期値として図１０に示すように設定することができる。ビットマップで表現する方法では、照明光学系の瞳面における光量分布の初期値として１つのみ設定することになる。
【００４１】
照明光の偏光度についても、同様に偏光度分布を関数で表現する方法とビットマップで表現する方法とに分けて考える。関数で表現する方法では、図７及び図９のように円形状の発光部を有する場合、図１１及び図１３のように、直交する２つの方向の偏光光を設定する。図８のように輪帯照明の場合、図１２のように光軸中心に対して半径方向と周方向の偏光光を設定する。また、ビットマップで表現する方法でも同様に、各ビットについて偏光光を設定することができる。なお、照明の偏光は無偏光でもよい。
【００４２】
次に、Ｓ１０１で設定された露光条件の下、ウェハ上に投影されるパターンの像を光学シミュレーションにより計算する（Ｓ１０２）。このステップでは、物体面（マスク面）に配置されたレイアウトパターンが照明光学系により照明されて、投影光学系を介して像面（ウェハ面）に投影される像を計算する。
【００４３】
次に、ウェハ上に投影される像に基づいて、ウェハ上に形成されるパターンのうち配線として用いられるパターンの電気的特性を計算する（Ｓ１０３）。ウェハ上に投影される像が現像工程を経てウェハ上に形成されるパターンには、製造されるデバイスの配線として設計されたパターンやトランジスタとして設計されたパターンなど、それぞれ機能の異なるパターンが含まれている。したがって、ウェハ上に投影される全体のパターンを抵抗、容量等の寄生パラメータで表し、製造されるデバイス全体またはトランジスタや配線における消費電力、配線を通る電気信号の波形の乱れ、電気信号の伝播遅延時間を電気的特性として計算する。ここで計算して求めるのは、これらの電気的特性のうち１つでも複数でもよい。
【００４４】
トランジスタや配線における消費電力はそれらの線幅が小さいほど大きくなる。したがって、目標とするパターンの微細化が進むにつれて消費電力を考慮することはますます重要となる。
【００４５】
配線を通る電気信号の波形の乱れは、電気ノイズによるものと電気信号が配線を通過する際の減衰によって生じるものがある。電気ノイズは隣り合うパターンの距離が小さいほど生じやすい。
【００４６】
配線は抵抗と容量で表され、配線を通過する電気信号の伝播遅延時間は配線の容量と抵抗の積に比例するため、その容量と抵抗が大きいと伝播遅延時間が大きくなる。パターンの微細化によって配線の抵抗は大きくなり、容量は小さくなる。しかし、隣接する配線間で形成される容量が大きくなり、結果としてパターンの微細化によって電気信号の伝播遅延時間は大きくなってしまう。伝播遅延時間が大きくなると、フリップフロップ回路やＮＡＮＤやＮＯＲといった演算回路の演算結果に悪影響を及ぼす。
【００４７】
Ｓ１０３では、レイアウトパターンの矩形図形から構成されるレイアウトデータからではなく、実際にウェハ上に形成される連続的な曲線で構成されるパターンを用いて、上述の電気的特性を計算する。そこで、以下のようにパターンの寸法の変換を行う。
【００４８】
例えば、デバイスのレイアウトパターンが図１４のように実線で示されるパターン像としてウェハ上に投影されたとする。点線で示した範囲はトランジスタが構成される部分を示す。したがって、点線内にあるパターンはトランジスタのゲートとして用いられ、点線外にあるパターンは配線として用いられる。
【００４９】
ウェハ上に投影されるパターン像は、レイアウトパターンの端の部分が丸みを帯びてパターンが短くなる。したがって、パターン１００１のように、レイアウトパターンでは点線外にあった部分が消滅し、点線内にパターンの端の部分入り込んでしまう。トランジスタのソースドレイン電流はゲートの一番細いところで主に決定されるので、パターン１００１におけるトランジスタのゲートの長さをＬではなく、Ｌ´とする。
【００５０】
また、パターン１００２のように点線付近でパターンが直角に曲がっている場合、コーナー部分で丸みが発生する。その部分が点線内に入り込んだ場合、ゲートの幅をＷからＷ´（点線内の直線部分）に変換して計算する。このように計算するのは、トランジスタのソースドレイン電流はゲートの一番細いところで主に決定されるからである。これは丸みの部分の無効化に相当する。
【００５１】
さらに、パターン１００３のようにパターンの端が丸みを帯びて短くなり、パターン１００３の上層または下層で形成されるパターン１００４との接触面積が減少する場合は接触抵抗を非接触の面積分だけ増加させる。接触抵抗は接触面積に反比例するからである。このように、形成されるパターンの上下層を考慮して前述の電気的特性を計算する。その際、図５のマスクステージ１７またはウェハステージ１８の位置決め誤差を考慮することもできる。それにより、製造されるデバイスの電気的特性を精度良く計算することができる。
【００５２】
点線外にあるゲートは配線に用いられており、トランジスタとは関連がないので設計値をそのまま用いるか、ウェハに投影されるパターン像の線幅がレイアウトパターンの線幅と大きく異なれば配線幅を変更する。配線幅は電気的特性上、抵抗値に相当する。
【００５３】
逆に、点線で示され範囲が図１５のように実線で示される範囲として形成された場合も、同様にしてパターン１００５のゲートの幅をＷからＷ´へ変更し、パターン１００６の接触抵抗を非接触の面積分だけ増加させる。
【００５４】
このように、ゲートの長さや接触抵抗をレイアウトパターンではなく、ウェハ上に投影されるパターン像に基づいて抽出することによって、実際に製造されるデバイスの電気的特性を精度良く計算することができる。
【００５５】
Ｓ１０４ではＳ１０３で計算された電気的特性が適切かどうかを評価する。具体的には、基準値を設定してその基準値を満足するかどうかをコンピュータにより判断する。例えば、トランジスタや配線における消費電力の上限値を基準値として設定し、計算された値がその基準値を越えないかどうかを判断する。電気信号の伝播遅延時間については、伝播遅延時間の上限を基準値として、計算された値がその基準値を越えないかどうかを判断するか、フリップフロップ回路や演算回路として用いられるパターンの部分の論理演算結果（０または１）をみて、判断してもよい。
【００５６】
また、考慮している露光条件の中で評価した値が最良になる条件を導出する。Ｓ１０４で基準値を満足すれば計算を終了し、Ｓ１０１で設定した露光条件のデータを図５の露光装置の主制御装置２０に渡す。そして、主制御装置２０により照明光学系、投影光学系、光源などが制御されて、露光処理が行われる。
【００５７】
Ｓ１０４で基準値を満足しなければ、設定された露光条件を調整して、新たな露光条件を算出する（Ｓ１０６）。例えば、光源の波長分布を大きくしたり、ピーク波長が互いに異なる２つ光源の波長を用いることに変更したりする。また、照明形状のパラメータを変更したりする。
【００５８】
一度、露光条件が調整された後は、再びＳ１０２〜Ｓ１０４を行い、電気的特性が基準値を満足するまでＳ１０２〜Ｓ１０４を繰り返す。そして、基準値を満足すれば計算を終了し、算出された露光条件のデータを図５の露光装置の主制御装置２０に渡す。
【００５９】
図１７、１８に露光条件とデバイスの電気的特性との対応を示す。図１７は、ある露光条件でのデバイスのレイアウト全体における電気的特性を示す図である。色の濃淡の変化が大きい領域では電気的特性が悪く、逆に色の濃淡の変化が小さい領域では電気的特性が良い。なお、この電気特性は形成されるパターンの寸法分布特性から導出されたものである。図１８は、図１７における露光条件とは異なる露光条件での、デバイスのレイアウト全体における電気的特性を示す図である。図１７と図１８を比較すると、領域Ａ，Ｂよりも領域Ａ´，Ｂ´の方が電気的特性が良好であることが分かる。ここで領域Ａ、Ｂは例えば、半導体デバイスとして重要な部分の回路が存在する領域である。したがって、図１７の電気的特性を示す露光条件の下、露光処理を行うことによって、デバイスの製造における歩留まりを向上することができる。
【００６０】
以上のように、製造されるデバイスの電気的特性を考慮して露光条件を算出し、算出された露光条件を用いて露光処理することにより、デバイスの製造における歩留まりを向上させることができる。
【００６１】
したがって、本実施例における露光条件算出プログラムまたは露光条件算出方法を用いることにより、半導体デバイスの製造における歩留まりを向上させることができる露光条件を算出することができる。
【００６２】
また、デバイスの回路パターンの微細化が進むにつれて、デバイスの配線として使用されるパターンの電気的特性を考慮することにより、デバイスの製造における歩留まりをさらに向上させることができる露光条件を算出することができる。なぜなら、デバイスの配線として使用されるパターンの電気的特性がデバイス全体の電気的特性に及ぼす影響が大きくなるからである。
【００６３】
なお、本実施例では前述のように、ウェハ上に投影されるパターンの像に基づいて電気的特性を計算する。しかし、それ以外にも、感光剤にパターンが投影されたパターンの像を現像して、それによって感光剤に形成されるレジスト像を計算し、その計算結果に基づいて電気的特性を計算してもよい。そうすれば感光剤の特性も考慮することができるので、露光条件を算出する際に、製造されるデバイスの電気的特性を精度良く計算することができる。さらに、該レジスト像が形成される層の下層の段差を考慮して、レジスト像を計算してもよい。
【００６４】
また、本実施例では、デバイスのレイアウト全体に対して、電気的特性を計算したが、デバイスのブロック（ＣＰＵ，ＲＡＭ，ＡＤＣなど）のうち、少なくとも１つのブロックについてパターン像、電気的特性を計算して、適切な露光条件を算出することもできる。そうすることで、製造されるデバイスの歩留まりを向上させることができる露光条件を簡易に算出することができる。
【００６５】
さらに、投影光学系１４の実際の収差情報や、照明光学系の瞳面における光量分布または偏光状態を、２次元センサ１６を用いて実際に計測することができる。そのためその収差情報、光量分布情報や偏光状態をコンピュータ３０に取り込んで露光条件として設定し、Ｓ１０２、Ｓ１０３を行うことによって露光条件を算出してもよい。
【００６６】
本実施例をコンピュータシステムのプログラムで実現する場合、プログラムは汎用のコンピュータのプロセッサで実行されることが可能なソフトウェアコードを含む。ソフトウェアコードを実行中にソフトウェアコードもしくはそれに関連するデータはコンピュータのメモリに格納される。また、ソフトウェアコードもしくはそれらに関連するデータは別のコンピュータに格納され、複数のコンピュータ間でソフトウェアコードを受け渡しながらプログラムを実行することも可能である。したがって、ソフトウェアコードは１つまたは複数のモジュールとして、少なくとも１つのコンピュータ可読媒体（ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭなど）に記録可能である。また、ネットワークを介してソフトウェアコードを含むプログラムのデータをコンピュータにダウンロードし、ソフトウェアコードを実行することも可能である。本実施例で説明したプログラムは上述のソフトウェアコードという形式で記述され、１つまたは複数のソフトウェアとして機能させることができる。
【実施例２】
【００６７】
次に、本発明の第２の実施例について説明する。第２の実施例において、第１の実施例と異なるところは、計算された電気的特性が適切でない（基準値を満たさない）ときにレイアウト設計に戻って、レイアウト設計を再び行うところである。以下では第１の実施例と同じところの説明は省略する。
【００６８】
図２に第２の実施例における露光条件を算出する際の処理の流れを示す。まず、Ｓ２０１〜Ｓ２０３においては、ＬＳＩの設計で前述したように、デバイスのシステム設計、論理設計、レイアウト設計を行う。そして、設計されたレイアウトデータに基づいて、Ｓ２０４〜Ｓ２０７を行い、Ｓ２０６で計算された電気的特性が基準値を満足すれば、計算を終了する。Ｓ２０６で計算された電気的特性が基準値を満足しなければ、Ｓ２０８において、Ｓ２０３で設計されたデバイスレイアウトを変更する。例えば、ＬＳＩの設計では、図１６に示すＣＰＵ，ＤＳＰ，ＲＯＭ，ＲＡＭ，Ｌｏｇｉｃ、ＡＤＣ，ＤＡＣ，ＰＬＬのそれぞれの配置場所を変更したり、それぞれの形状自体を変更したりする。そして、それらの間を結ぶ配線を設計する。
【００６９】
レイアウト設計を再度行ったらＳ２０４〜Ｓ２０７を行い、計算された電気的特性が基準値を満足するまでこれを繰り返す。そして、計算された電気的特性が基準値を満足すれば、計算を終了する。算出されたレイアウトデータは、マスクのパターンを設計するためのデータとして用いられる。
【００７０】
例えば、ある露光条件において、シミュレーションにより計算されたデバイス全体の電気的特性が図１９であったとする。その場合、領域Ｃにあるブロック（例えば、ＣＰＵ）を電気的特性が良好な領域Ｄに配置を変更したり、ブロックの領域自体を変形して、電気的特性が良好な領域ＥやＦに配置を変更したりする。なお、図１７、１８と同じように、色の濃淡の変化が大きい領域では電気的特性が悪く、逆に色の濃淡の変化が小さい領域では電気的特性が良いことを示している。
【００７１】
本実施例によれば、デバイスのレイアウト設計を変更することにより、デバイスの製造における歩留まりを向上させることができる露光条件を算出することができる。
【００７２】
なお、図２０に示すように、上記のデバイスレイアウトおよび露光条件の両方を変更して、計算してもよい（Ｓ２０９）。そうすることで、より適した解（デバイスレイアウト、露光条件）の探索を行うことができ、求められた解で露光処理を行うことで歩留まりまたは解像度を向上させることができる。
【００７３】
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
【図面の簡単な説明】
【００７４】
【図１】第１の実施例１における露光条件を算出する際の処理の流れを表す図である。
【図２】第２の実施例における露光条件を算出する際の処理の流れを表す図である。
【図３】デバイスの製造プロセスを示す図である。
【図４】ウェハプロセスを示す図である。
【図５】露光装置の概略図である。
【図６】露光条件算出プログラムを実行するコンピュータの構成図である。
【図７】関数で表された円形照明のパラメータを説明する図である。
【図８】関数で表された輪帯照明のパラメータを説明する図である。
【図９】関数で表された二重極照明のパラメータを説明する図である。
【図１０】ビットマップで表された照明を示す図である。
【図１１】関数で表された円形照明の偏光光を説明する図である。
【図１２】関数で表された輪帯照明の偏光光を説明する図である。
【図１３】関数で表された二重極照明の偏光光を説明する図である。
【図１４】ウェハ上に投影されるパターンとを表す図である。
【図１５】ウェハ上に投影されるパターンを表す図である。
【図１６】ＬＳＩのブロックのレイアウトを示す図である。
【図１７】第１の実施例における、ある露光条件下におけるデバイスの電気的特性を示す図である。
【図１８】第１の実施例における、別の露光条件下におけるデバイスの電気的特性を示す図である。
【図１９】第２の実施例における、デバイスのレイアウト変更を説明する図である。
【図２０】第２の実施例における、デバイスレイアウト変更および露光条件の変更を説明するフローチャートである。
【符号の説明】
【００７５】
１  光源
４  照明光学系
１４投影光学系
３０  コンピュータ
【図１】
2008159788.tif 000003
【図２】
2008159788.tif 000004
【図３】
2008159788.tif 000005
【図４】
2008159788.tif 000006
【図５】
2008159788.tif 000007
【図６】
2008159788.tif 000008
【図７】
2008159788.tif 000009
【図８】
2008159788.tif 000010
【図９】
2008159788.tif 000011
【図１０】
2008159788.tif 000012
【図１１】
2008159788.tif 000013
【図１２】
2008159788.tif 000014
【図１３】
2008159788.tif 000015
【図１４】
2008159788.tif 000016
【図１５】
2008159788.tif 000017
【図１６】
2008159788.tif 000018
【図１７】
2008159788.tif 000019
【図１８】
2008159788.tif 000020
【図１９】
2008159788.tif 000021
【図２０】
2008159788.tif 000022