(57)【要約】【課題】  上面に大きな凹凸を有さず、低い接触抵抗の実現が可能なコンタクトプラグを備えた半導体装置及びその製造方法を提供する。【解決手段】  本発明に係る半導体装置１０は、半導体基板１上に形成された不純物拡散層２と、半導体基板の上部に形成される層間絶縁膜３と、層間絶縁膜３を貫通するコンタクトホール内に所定の材料が充填されて不純物拡散層２との電気的接続を形成するコンタクトプラグと、を有する。コンタクトプラグは、コンタクトホール内の上部領域において、前記層間絶縁膜の側壁に沿ってＴｉＮ層５が形成され、下部領域において、前記層間絶縁膜３の側壁に沿って、並びに前記コンタクトホール底面上に、Ｔｉ層４を外側とし、ＴｉＮ層５を内側とする二層構造が形成される。さらに、ＴｉＮ層５の内側にはＷ層６が形成されている。【選択図】        図１
2008294062.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板面または基板上方に形成された第１導電領域と、前記第１導電領域の上層に形成された層間絶縁膜と、前記層間絶縁膜の上層に形成された第２導電領域と、前記層間絶縁膜を貫通するコンタクトホール内に所定の材料が充填されて前記第１導電領域と前記第２導電領域とを電気的に接続するコンタクトプラグと、を有する半導体装置であって、
前記コンタクトプラグが、
前記コンタクトホールの内側壁に沿ってＴｉＮ層が形成されるとともに、前記ＴｉＮ層の内側にＷ層が形成されている上部領域と、
前記コンタクトホールの内側壁に沿って、並びに底面上に、Ｔｉ層を外側とし、ＴｉＮ層を内側とする二層構造が形成されるとともに、前記ＴｉＮ層の内側にＷ層が形成されている下部領域と、で構成されることを特徴とする半導体装置。
【請求項２】
前記第１導電領域が、半導体基板面に形成された不純物拡散層であり、
前記コンタクトプラグの底面に形成されているＴｉ層と前記半導体基板の接触界面において、Ｔｉシリサイド層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｔｉ層の上端面が、前記コンタクトプラグの内側に向けて下り勾配の斜面を構成することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法であって、
前記第１導電領域の上面が露出するように前記層間絶縁膜に前記コンタクトホールを形成する第１工程と、
前記第１工程終了後、前記コンタクトホールを完全に充填しない範囲内の膜厚でＴｉ層を全面に堆積する第２工程と、
前記第２工程終了後、前記層間絶縁膜の上面、及び前記コンタクトホール上面から所定の深さ位置にわたって前記コンタクトホールの内側壁に形成されている前記Ｔｉ層を除去する第３工程と、
前記第３工程終了後、前記コンタクトホールを完全に充填しない範囲内の膜厚でＴｉＮ層を全面に堆積する第４工程と、
前記第４工程終了後、前記コンタクトホール内を完全に充填するように、ブランケットＣＶＤ法によってＷ層を全面に堆積する第５工程と、
前記第５工程終了後、前記層間絶縁膜上に形成されている前記Ｗ層及び前記ＴｉＮ層、または前記Ｗ層を除去する第６工程と、
前記第６工程終了後、配線用材料膜を全面に堆積して前記コンタクトホール内に充填された前記Ｗ層と接触させて前記第２導電領域を形成する第７工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第３工程が、
前記コンタクトホール内を完全に充填するように、全面にフォトレジスト膜を堆積する工程と、
その後に、前記深さ位置より深い位置に形成されている前記フォトレジスト膜が感光せず、前記深さ位置よりも上方に形成されている前記フォトレジスト膜が感光するような露光量で露光処理を行う工程と、
その後に、感光した前記フォトレジスト膜のみを除去する工程と、
その後に、前記Ｔｉ層に対してドライエッチング処理を施す工程と、
その後に、残存していた感光していない前記フォトレジスト膜を除去する工程と、を有することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第３工程が、
前記コンタクトホール内を完全に充填するように、全面にＳｉＮ膜を堆積する工程と、
その後に、前記深さ位置より深い位置に形成されている前記ＳｉＮ膜のみが残存するように、前記ＳｉＮ膜に対してウェットエッチング処理またはドライエッチング処理を施す工程と、
その後に、前記Ｔｉ層に対してドライエッチング処理を施す工程と、
その後に、残存していた前記ＳｉＮ膜を除去する工程と、を有することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記第３工程が、
前記コンタクトホール内を完全に充填するように、全面にフォトレジスト膜を堆積する工程と、
その後に、前記深さ位置より深い位置に形成されている前記フォトレジスト膜のみが残存するように、前記フォトレジスト膜に対してドライエッチング処理を施す工程と、
その後に、前記Ｔｉ層に対してドライエッチング処理を施す工程と、
その後に、残存していた前記フォトレジスト膜を除去する工程と、を有することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記第１導電領域が、半導体基板面に形成された不純物拡散層であり、
前記第３工程終了後、前記第４工程開始前に、
６００〜９００℃の温度条件下で前記Ｔｉ層と前記半導体基板とを反応させてＴｉシリサイド層を形成する工程を有することを特徴とする請求項４〜請求項７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体基板と配線とを電気的に接続するコンタクトホール内に埋め込まれたコンタクト用プラグ、及び当該プラグと半導体基板の反応を防ぐバリアメタルを有する半導体装置に関する。また、本発明は、かかる半導体装置を製造する製造方法に関する。
【背景技術】
【０００２】
現在、半導体基板と層間絶縁膜上の配線とを電気的に接続するためのコンタクト用プラグ（以下、適宜「プラグ」と略記する）の材料としては、高融点材料であるタングステン（Ｗ）が最も良く用いられている。半導体装置のさらなる微細化に伴い、コンタクト抵抗の低抵抗化を図るべく銅（Ｃｕ）を配線及びプラグの材料として利用する傾向もあるが、Ｗは熱的安定性および優れたＴＤＤＢ（Time Dependent Dielectric Breakdown：絶縁膜経時破壊）特性を有しているため、プラグ材料としてＷが利用される傾向は依然として高い。
【０００３】
コンタクトホールにＷプラグを形成するに際し、あらかじめ、Ｗと半導体基板（Ｓｉ）が反応するのを防ぐためのバリアメタル層（例えば窒化チタン（ＴｉＮ）などのチタン（Ｔｉ）の合金）を形成させる必要がある。
【０００４】
バリアメタル層にＴｉＮを使用する場合は、プラグと半導体基板の接触抵抗を下げるため、特にＰ＋拡散層とＴｉＮの間に生じる高いショットキ障壁を下げるために、バリアメタル層と半導体基板との間にＴｉ層を形成することも多い。
【０００５】
以下、図１１を参照して、プラグ材料としてＷを、バリアメタル材料としてＴｉＮを用いた従来のコンタクト形成方法の説明を行う。
【０００６】
図１１は、従来方法でコンタクトを形成する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図１１（ａ）〜（ｅ）に分けて図示している。
【０００７】
まず、図１１（ａ）に示すように、すでに前工程においてイオン注入されて不純物拡散層２が形成された半導体基板１上に、配線と下部の素子を絶縁するための層間絶縁膜３（ＳｉＯ２、ＳｉＮ、ＳｉＯＦ等）をＣＶＤ（Chemical Vapor Deposition：化学気相成長）法等で形成する。そして、後に形成される配線と拡散層２とを電気的に接続するため、層間絶縁膜３にエッチングを施して、拡散層２の上面が露出するようにコンタクトホール２１を開口する。
【０００８】
次に、図１１（ｂ）に示すように、Ｔｉ層４をスパッタリング法によって全面に堆積する。そして、引き続き、図１１（ｃ）に示すように、バリアメタル層となるＴｉＮ層５をスパッタリング法またはＣＶＤ法によって全面に堆積する。
【０００９】
このＴｉＮ層５の形成工程において、形成予定の膜厚のＴｉＮを一度に堆積させてしまうと、ＴｉＮが大気中の水分（Ｈ２Ｏ）を多く吸収してしまい、その後に行われるＷをコンタクトホール２１内に充填する際に、ＴｉＮ層５が吸収していた水分が蒸発することで、Ｗの埋め込み特性の劣化を招く。このため、下記特許文献１に記載のように、２サイクル以上に分けてＴｉＮを堆積し、最終的に形成予定の膜厚のＴｉＮ層５を形成する方法が用いられる。また、別の方法として、下記特許文献２に記載のように、Ｔｉ層４を形成後、窒素（Ｎ２）雰囲気下で熱処理を行ってＴｉＳｉ２及びＴｉＮを形成する方法が用いられる場合もある。
【００１０】
次に、図１１（ｄ）に示すように、コンタクトホール２１内を完全に充填するようにＷを堆積する。このときの形成方法としては、ＳｉＨ４を還元ガスとして核形成させるブランケットＷＣＶＤ法（以下、「ＷＣＶＤ法」と略記）が主に用いられている。
【００１１】
次に、図１１（ｅ）に示すように、層間絶縁膜３上に堆積している余分なＷ層６、バリアメタル層５、及びＴｉ層４をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法もしくはエッチバックによって除去する。この後は配線層を形成する金属膜（Ｔｉ、Ｗ、アルミニウム（Ａｌ）、銅（Ｃｕ）など）を堆積し、フォト工程、エッチング工程を通じて配線が形成される。
【００１２】
【特許文献１】特開２００３−０２２９８５号公報
【特許文献２】特開平１１−０８７２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述したコンタクト形成方法によれば、以下のような問題を生じることが明らかとなっている。
【００１４】
Ｔｉは化学的活性度の高い金属元素であり、各種ガスと反応し化合物を作る。Ｗプラグによるコンタクト形成では、ＷＣＶＤ法で使用されるＷＦ６が、すでに堆積されているＴｉ層４と反応し、ＷＦ６が還元されることでＷが堆積される一方で、副産物としてＴｉＦＸが生成される。このＴｉＦＸは蒸気圧が高いため、場合によっては上層に形成されるＴｉＮ層５やＷ層６を上方に押し上げ、これらの層を盛り上がらせることがある。
【００１５】
図１２は、ＴｉＮ層５やＷ層６が盛り上がっている様子を示す図及び写真である。図１２（ａ）に示される模式図のように、ＴｉＮ層５やＷ層６の一部が上方に盛り上がる場合がある（図１２内の符号５ｘ、６ｘを参照）。この盛り上がり程度が大きい場合は、図１２（ｂ）に示すＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）写真のように、直径数十μｍにわたって、高さが１０μｍ程度山のように盛り上がる場合がある（「Ｗ−Ｖｏｌｃａｎｏ」と呼ばれる）。さらに、このＴｉＦＸはＳｉＨ４を還元ガスとして核形成させる際に、Ｗを異常成長させる核となることもある。
【００１６】
このように異常成長することで山のように盛り上がったＷ層６ｘは、その後エッチバックプロセスを施しても除去することができない場合がある。かかる場合、Ｗ層６の膜厚が不均一となることで配線層に短絡が生じる危険性が高いという問題がある。さらに、表面に凹凸が存在する状況下で、その後に金属配線層を堆積することとなり、後の成膜工程に支障が生じる。
【００１７】
このような問題はバリアメタル層であるＴｉＮ層５中にクラックが存在していたり、極端に薄い部分が存在していたりすると、ＷＣＶＤ工程中に、当該箇所からＴｉＮ層５内部にＷＦ６が侵入し、さらにこのＷＦ６がＴｉＮ層５の下層に形成されているＴｉ層４と反応することで起こると考えられている。特に、ＴｉＮ層５の膜厚が薄くなるコンタクトホールの上端面のコーナー部付近でこのような現象が起こりやすいことが確認されている。
【００１８】
また、Ｔｉ層４及びＴｉＮ層５の２層からなるバリアメタル層は、その膜厚が厚くなりがちである。一方で、半導体装置の微細化を進めて行くに際し、コンタクトホール２１の孔径は一定の範囲内に抑制する必要がある。このため、小さい孔径のコンタクトホール２１が形成されている状況下で、膜厚の厚いバリアメタル層を形成すると、バリアメタル形成後に開口されている開口部の孔径はかなり細くなる。このため、当該開口部にＷを隙間なく埋め込むことが困難になる。
【００１９】
また、バリアメタルを構成するＴｉやＴｉＮは、Ｗと比較して抵抗率（比抵抗）が数十倍程度大きいため、コンタクトホール内でのバリアメタルの占有体積が増加すると、コンタクト抵抗の上昇を招く結果となる。
【００２０】
本発明は、上記の問題点に鑑み、上面に大きな凹凸を有さず、低い接触抵抗の実現が可能なコンタクトプラグを備えた半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するための本発明に係る半導体装置は、半導体基板面または基板上方に形成された第１導電領域と、前記第１導電領域の上層に形成された層間絶縁膜と、前記層間絶縁膜の上層に形成された第２導電領域と、前記層間絶縁膜を貫通するコンタクトホール内に所定の材料が充填されて前記第１導電領域と前記第２導電領域とを電気的に接続するコンタクトプラグと、を有する半導体装置であって、前記コンタクトプラグが、前記コンタクトホールの内側壁に沿ってＴｉＮ層が形成されるとともに、前記ＴｉＮ層の内側にＷ層が形成されている上部領域と、前記コンタクトホールの内側壁に沿って、並びに底面上に、Ｔｉ層を外側とし、ＴｉＮ層を内側とする二層構造が形成されるとともに、前記ＴｉＮ層の内側にＷ層が形成されている下部領域と、で構成されることを第１の特徴とする。
【００２２】
本発明に係る半導体装置の上記第１の特徴構成によれば、コンタクトプラグが、コンタクトホール内側壁に沿ってＴｉＮ層のみが形成されている上部領域と、コンタクトホール内側壁に沿ってＴｉ層とＴｉＮ層の二層構造が形成されている下部領域とで構成される。すなわち、ＴｉＮ層のバリア性が特に低く、Ｗ層やＴｉ層の剥がれが起きやすいコンタクトホール上端面のコーナー部付近では、Ｔｉ層があらかじめ形成されていない。このため、コンタクトプラグ材料としてＷ層を形成する際に利用されるＷＦ６がＴｉ層と反応することが抑制される。これにより、ＴｉＮ層の剥がれやＷ層の盛り上がりの原因となるＴｉＦＸの発生を抑制することができる。
【００２３】
一方で、コンタクトホールの底面領域、及びホール内側壁の下部領域においては、外側にＴｉ層を、内側にＴｉＮ層を有する二層構造が形成されている。これにより、側壁部分では、Ｔｉ層を介してＴｉＮ層と層間絶縁膜とを密着させ、底面部分では、Ｔｉ層を介してＴｉＮ層と半導体基板とを密着させる効果を奏する。従って、従来のコンタクトプラグと同様、コンタクトプラグ材料として充填されているＷが、層間絶縁膜あるいは半導体基板内に拡散されるのを防止する効果を有することができる。すなわち、本発明によれば、Ｗの拡散を防止する機能を有したまま、ＴｉＮ層の剥がれやＷ層の盛り上がりを防止することができる。
【００２４】
また、コンタクトホールの上部領域では、内側壁にＴｉＮ層のみが形成されており、下部領域では、内側壁にＴｉ層とＴｉＮ層が形成されている。このため、Ｗ層を形成する段階において、上方部分における開口面積が下方よりも拡がるため、コンタクトホールがテーパ形状を有する状態となる。これによりコンタクトホール内へのＷの埋め込みが容易化され、バリアメタル形成後のコンタクトホール内に低抵抗材料であるＷを隙間なく充填することができるため、コンタクト抵抗の低い半導体装置を実現することができる。
【００２５】
加えて、従来のコンタクトプラグと比較して、抵抗率の高いＴｉが一部除去されているため、コンタクトプラグを形成する抵抗率の低いＷの占有率が上昇し、これによってさらに低いコンタクト抵抗の半導体装置を実現することができる。
【００２６】
また、本発明に係る半導体装置は、上記第１の特徴構成に加えて、前記第１導電領域が、半導体基板面に形成された不純物拡散層であり、前記コンタクトプラグの底面に形成されているＴｉ層と前記半導体基板の接触界面において、Ｔｉシリサイド層が形成されていることを第２の特徴とする。
【００２７】
本発明に係る半導体装置の上記第２の特徴構成によれば、Ｔｉ層と半導体基板とが直接接触する場合と比較してショットキ障壁が低減される。これによって、さらにコンタクト抵抗の低い半導体装置を提供することができる。
【００２８】
また、本発明に係る半導体装置は、上記第１または第２の特徴構成に加えて、前記Ｔｉ層の上端面が、前記コンタクトプラグの内側に向けて下り勾配の斜面となっていることを第３の特徴とする。
【００２９】
本発明に係る半導体装置の上記第３の特徴構成によれば、Ｔｉ層に鋭角の形状を持つ部分がなくなることで、Ｔｉ層の上層に形成されるＴｉＮ層のカバレージの悪化が抑えられるため、その後にＷ層を形成する際に利用されるＷＦ６とＴｉ層、並びにＷＦ６と半導体基板が反応するのを防止することができる。
【００３０】
また、本発明に係る半導体装置の製造方法は、上記第１〜第３のいずれか一の特徴構成を有する半導体装置の製造方法であって、前記第１導電領域の上面が露出するように前記層間絶縁膜に前記コンタクトホールを形成する第１工程と、前記第１工程終了後、前記コンタクトホールを完全に充填しない範囲内の膜厚でＴｉ層を全面に堆積する第２工程と、前記第２工程終了後、前記層間絶縁膜の上面、及び前記コンタクトホール上面から所定の深さ位置にわたって前記コンタクトホールの内側壁に形成されている前記Ｔｉ層を除去する第３工程と、前記第３工程終了後、前記コンタクトホールを完全に充填しない範囲内の膜厚でＴｉＮ層を全面に堆積する第４工程と、前記第４工程終了後、前記コンタクトホール内を完全に充填するように、ブランケットＣＶＤ法によってＷ層を全面に堆積する第５工程と、前記第５工程終了後、前記層間絶縁膜上に形成されている前記Ｗ層及び前記ＴｉＮ層、または前記Ｗ層を除去する第６工程と、前記第６工程終了後、配線用材料膜を全面に堆積して前記コンタクトホール内に充填された前記Ｗ層と接触させて前記第２導電領域を形成する第７工程と、を有することを第１の特徴とする。
【００３１】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、ＴｉＮ層の剥がれやＷ層の盛り上がりが起こりやすいコンタクトホール内の上部領域においてＴｉ層が除去されるため、第５工程に係るブランケットＣＶＤ工程実行中に、ＴｉＮ層の剥がれを引き起こす原因となるＴｉＦＸの発生を抑制することができる。
【００３２】
一方で、第３工程の終了後、コンタクトホールの底面領域、及びコンタクトホール内側壁下部領域においてはＴｉ層が形成されている。この状況下で第４工程に係るＴｉＮ層堆積工程を行うことで、コンタクトホールの底面領域、及び側壁下部領域においては、外側にＴｉ層を、内側にＴｉＮ層を有する二層構造が形成される。これにより、側壁部分では、Ｔｉ層を介してＴｉＮ層と層間絶縁膜とを密着させ、底面部分では、Ｔｉ層を介してＴｉＮ層と第１導電領域とを密着させる効果を奏する。従って、従来のコンタクトプラグと同様、コンタクトプラグ材料として充填されているＷが層間絶縁膜に拡散されるのを防止する効果を有することができるとともに、第１導電領域が半導体基板面に形成された不純物拡散層である場合には、さらにＷが半導体基板に拡散されるのを防止する効果を有する。すなわち、本発明によれば、Ｗの拡散を防止する機能を有したまま、ＴｉＮ層の剥がれやＷ層の盛り上がりが防止された半導体装置を製造することができる。
【００３３】
さらに、第５工程のＷ層堆積工程の実行前には、コンタクトホールの上方部分は内側壁にＴｉＮ層のみが形成されており、下方部分には、内側壁にＴｉ層とＴｉＮ層が形成されている。このため、Ｗ層を形成する段階において、上方部分における開口面積が下方よりも拡がるため、コンタクトホールがテーパ形状を有する状態となる。これにより、第５工程に係るコンタクトホール内へのＷの埋め込みが容易化され、バリアメタル形成後のコンタクトホール内に低抵抗材料であるＷを隙間なく充填することができ、コンタクト抵抗の低い半導体装置を製造することができる。
【００３４】
加えて、従来のコンタクトプラグと比較して、抵抗率の高いＴｉを一部除去する第３工程を有するため、これによってコンタクトプラグを形成する抵抗率の低いＷの占有率が上昇し、さらにコンタクト抵抗の低い半導体装置を製造することができる。
【００３５】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第３工程が、前記コンタクトホール内を完全に充填するように、全面にフォトレジスト膜を堆積する工程と、その後に、前記深さ位置より深い位置に形成されている前記フォトレジスト膜が感光せず、前記深さ位置よりも上方に形成されている前記フォトレジスト膜が感光するような露光量で露光処理を行う工程と、その後に、感光した前記フォトレジスト膜のみを除去する工程と、その後に、前記Ｔｉ層に対してドライエッチング処理を施す工程と、その後に、残存していた感光していない前記フォトレジスト膜を除去する工程と、を有することを第２の特徴とする。
【００３６】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第３工程が、前記コンタクトホール内を完全に充填するように、全面にＳｉＮ膜を堆積する工程と、その後に、前記深さ位置より深い位置に形成されている前記ＳｉＮ膜のみが残存するように、前記ＳｉＮ膜に対してウェットエッチング処理またはドライエッチング処理を施す工程と、その後に、前記Ｔｉ層に対してドライエッチング処理を施す工程と、その後に、残存していた前記ＳｉＮ膜を除去する工程と、を有することを第３の特徴とする。
【００３７】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記第３工程が、前記コンタクトホール内を完全に充填するように、全面にフォトレジスト膜を堆積する工程と、その後に、前記深さ位置より深い位置に形成されている前記フォトレジスト膜のみが残存するように、前記フォトレジスト膜に対してドライエッチング処理を施す工程と、その後に、前記Ｔｉ層に対してドライエッチング処理を施す工程と、その後に、残存していた前記フォトレジスト膜を除去する工程と、を有することを第４の特徴とする。
【００３８】
本発明に係る半導体装置の製造方法の上記第２〜第４の各特徴によれば、一部のＴｉ層を除去すべくドライエッチング処理を施す段階において、コンタクトホール内の下部領域にはフォトレジスト膜またはＳｉＮ膜が充填されており、上部領域には当該フォトレジスト膜またはＳｉＮ膜が存在しない状態となっている。すなわち、上部領域においては、エッチングガスが直接Ｔｉ層に接触する状態となっているのに対し、下部領域においては、フォトレジスト膜またはＳｉＮ膜が存在することでエッチングガスがＴｉ層に直接接触しない状態となっている。従って、このような状況下でエッチング処理を行うことにより、コンタクトホール内の上部領域に存在するＴｉ層はエッチング処理が施されて除去される一方、下部領域に存在するＴｉ層は除去されずに残存することとなる。従って、コンタクトホール内の上面から前記深さ位置にわたって層間絶縁膜の外側壁に形成されている一部のＴｉ層を除去することができる。
【００３９】
また、本発明に係る半導体装置の製造方法は、上記第１〜第４のいずれか一の特徴に加えて、前記第１導電領域が、半導体基板面に形成された不純物拡散層であり、前記第３工程終了後、前記第４工程開始前に、６００〜９００℃の温度条件下で前記Ｔｉ層と前記半導体基板とを反応させてＴｉシリサイド層を形成する工程を有することを第５の特徴とする。
【００４０】
本発明に係る半導体装置の製造方法の上記第５の特徴によれば、Ｔｉ層と半導体基板とが直接接触する場合と比較してショットキ障壁が低減される。これによって、さらにコンタクト抵抗の低い半導体装置を提供することができる。
【発明の効果】
【００４１】
本発明の構成によれば、上面に大きな凹凸を有さず、低い接触抵抗の実現が可能なコンタクトプラグを備えた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００４２】
以下において、本発明に係る半導体装置（以下、適宜「本発明装置」と称する）、及びその製造方法（以下、適宜「本発明方法」と称する）の各実施形態について図面を参照して説明する。なお、図１１及び図１２に示す従来構成の半導体装置と同一の構成要素には同一の符号を付して、その説明を省略する。また、以下の各図に示される各概略断面構造図は、あくまで模式的に図示されたものであるため、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。
【００４３】
（本発明装置の構造の説明）
図１は、本発明装置の概略断面構造図である。図１に示される本発明装置１０は、図１１（ｅ）に示される従来の半導体装置の断面構造と比較して、コンタクトホールの内壁壁に形成されているバリアメタル層の内、Ｔｉ層４は、コンタクトホールの底部及び下方の内側壁（層間絶縁膜３の外側壁）にのみ形成されており、上方すなわち露出面に近い領域のコンタクトホールの内側壁には形成されていない。そして、ＴｉＮ層５は、このような形状のＴｉ層４の内側、並びにＴｉ層４が形成されていないコンタクトホールの上方の内側壁に形成される構成である。
【００４４】
すなわち、本発明装置１０が備えるコンタクトプラグは、コンタクトホールの内側壁に沿ってＴｉＮ層５が形成されるとともに、ＴｉＮ層５の内側にコンタクトプラグ材料としてのＷ層６が形成されている上部領域と、前記コンタクトホールの内側壁に沿って、並びに底面上に、Ｔｉ層４を外側とし、ＴｉＮ層５を内側とする二層構造が形成されるとともに、ＴｉＮ層５の内側にＷ層６が形成されている下部領域と、で構成されている。
【００４５】
言い換えれば、ＴｉＮ層５は、コンタクトホール内において、Ｔｉ層４が形成されていない上部領域においては、コンタクトホール内側壁に沿って形成される一方、Ｔｉ層４が形成されている下部領域においては、コンタクトホール内側壁からＴｉ層４を介してさらにコンタクトホール内側に形成されることとなる。従って、ＴｉＮ層５は、Ｔｉ層４の上端面の位置において、コンタクトホール内側壁からＴｉ層４の膜厚相当分だけコンタクトホール内側に突出する形状を有する（図１内の領域Ａ１）。
【００４６】
図２は、図１に示される概略断面構造図のうち、特に領域Ａ１を含む領域を拡大した図である。図２に示されるように、コンタクトホール内側壁の下部領域に形成されているＴｉ層４は、その上端面がコンタクトホールの内側に向けて下り勾配の斜面を構成する（図２内の４ａ参照）。特に図２の場合では、コンタクトホール内側に向けて、緩くカーブした形状を有しながら下りの傾斜面を構成する場合が一例として示されている。
【００４７】
このように構成されるとき、ＴｉＮ層５のバリア性が特に低く、Ｗ層６やＴｉ層４の剥がれが起きやすいコンタクトホール上面付近、並びに側壁上部領域では、Ｔｉ層４があらかじめ形成されていないため、ＷＣＶＤ工程中に使用されるＷＦ６が当該領域でＴｉと反応するということが起こらず、これによってＴｉＮ層５の剥がれやＷ層６の盛り上がりの原因となるＴｉＦＸの発生を抑えることができる。なお、少なくともコンタクトホール上端面においてＴｉ層４が形成されていなければ、ＴｉＦＸの発生の抑制効果を有するが、さらにその効果を高めるためには、コンタクトホールの上面からＴｉＮ層５の膜厚程度（例えばコンタクトホールの深さの１０％）の深さ位置、あるいはそれよりも深い位置にわたって、Ｔｉ層４を形成しない構成とすることが好ましい。少なくともＴｉＮ層５の膜厚よりも深い位置にＴｉ層４の上端部が形成されるようにすることで、ＷＣＶＤ工程中に使用されるＷＦ６が、ＴｉＮ層５内を当該ＴｉＮ層５の膜厚相当分だけ進行しなければＴｉ層４と接触することがないため、これによってＷＦ６とＴｉとの接触反応の発生を防止することができる。
【００４８】
また、Ｔｉ層４は、形成されている最上面において、コンタクトホール内側に向けて下りの斜度を有する形状としているため（Ｔｉ層４ａ）、上層のＴｉＮ層５のカバレージの悪化が抑えられ、その後にＷ層６を形成する際に、ＷＣＶＤ工程中に使用されるＷＦ６とＴｉ層４、並びにＷＦ６と半導体基板１のＳｉが反応するのを防止できる。なお、Ｔｉ層４の上端部を内側に向けての下り勾配を有する形状とすることでカバレージの悪化が抑制される根拠については、別途後述する。
【００４９】
さらに、コンタクトホール内の上部領域では、内側壁にＴｉＮ層５のみが形成されており、下部領域では、内側壁にＴｉ層４とＴｉＮ層５が形成されている。このため、Ｗ層６を形成する段階において、上方部分における開口面積が下方よりも拡がるため、コンタクトホールがテーパ形状を有する状態となる。これによりコンタクトホール内へのＷの埋め込みが容易化され、バリアメタル形成後のコンタクトホール内に低抵抗材料であるＷを隙間なく充填することができ、コンタクト抵抗の上昇を抑制することができる。
【００５０】
なお、図３に示すように、Ｔｉ層４と半導体基板１とを反応させることで、半導体基板１上のＴｉ層４が接触する領域にＴｉシリサイド層９を有する構成としても良い。かかる構成とすることで、コンタクト抵抗の低抵抗化と、特にＰ＋拡散層とＴｉＮの間に生じる高いショットキ障壁を低減が図られる。このとき、Ｔｉ層４を完全にシリサイド化するのではなく、一部未反応のＴｉを残存させてＴｉ化合物の組成を連続させることで、密着性を高めることができる。これにより、Ｔｉ層４及びＴｉＮ層５が層間絶縁膜３あるいは半導体基板１に密着され、プラグ材料であるＷが層間絶縁膜３や半導体基板１に拡散するのを防止する効果が維持される。
【００５１】
（本発明方法の説明）
以下、本発明方法の各実施形態につき図面を参照して説明する。なお、以下では、シリサイド層９を有する本発明装置を製造する場合を例に挙げて説明するものとする。
【００５２】
［第１実施形態］
本発明方法の第１実施形態（以下、適宜「本実施形態」と称する）につき、図４〜図８の各図を参照して説明する。図４及び図５は、本実施形態に係る本発明方法を用いて半導体装置１０を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図４（ａ）〜（ｅ）、及び図５（ａ）〜（ｅ）に分けて図示している（紙面の都合上２図面に分かれている）。また、図６は本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップは図６に示されるフローチャートの各ステップを表すものとする。
【００５３】
まず、図４（ａ）に示すように、半導体基板１上にイオン注入等により不純物拡散層２を形成した後、層間絶縁膜３をＣＶＤ法等によって形成する。その後、不純物拡散層２の上部領域に位置する層間絶縁膜３に、当該拡散層２の上面が露出するようにコンタクトホール２１を形成する（ステップ＃１）。
【００５４】
次に、図４（ｂ）に示すように、Ｔｉ層４をスパッタ法等で全面に堆積する（ステップ＃２）。このとき、Ｔｉ層４は、層関絶縁膜３の膜厚よりも十分薄く、堆積後もコンタクトホール２１が形成されている状態であるとする。
【００５５】
次に、図４（ｃ）に示すように、Ｔｉ層４の上部に、ポジティブ型のフォトレジスト膜７を形成し、当該レジスト膜７によって完全にコンタクトホール２１内を充填する（ステップ＃３）。
【００５６】
次に、図４（ｄ）に示すように、露光量を少なめに調整した状態で、フォトレジスト膜７を露光する（ステップ＃４）。具体的には、図４（ｄ）のように、形成されているフォトレジスト膜７のうち、上部領域に形成されているフォトレジスト膜７のみを感光させ（７ａ）、コンタクトホール２１の下部領域から底部にかけて形成されているフォトレジスト膜７については感光させない（７ｂ）ような露光量で露光処理を行う。当該露光処理の実行後、コンタクトホール内は、感光したフォトレジスト膜７ａと、感光していないフォトレジスト膜７ｂの２層構造を有する。
【００５７】
一例として、コンタクトホール２１の孔径（直径）が０．２μｍ、コンタクトホールの深さが１．０μｍである場合に、例えばレジスト（住友化学株式会社製ＰＦＩ−４１Ｃ９）を厚さ３．０μｍで埋めた場合、ｉ線で露光時間を０．５秒で露光処理を実行することで、コンタクトホール内のフォトレジスト膜のうち、ホール底面から８００ｎｍにかけてのレジストが感光せず、それより上方に存在するレジストは感光する。これにより、後の現像処理を経て、ホール底面から８００ｎｍにかけてのレジストのみが残存することとなる。
【００５８】
次に、図４（ｅ）に示すように、現像処理を施して感光したレジスト膜７ａのみを除去する（ステップ＃５）。これによって、コンタクトホール内には、下部領域にのみ感光処理が施されていないフォトレジスト膜７ｂのみが残存する。このフォトレジスト膜は、次のステップ＃６においてＴｉ層４の保護層を形成する。
【００５９】
次に、図５（ａ）に示すように、Ｔｉ層４に対してドライエッチング処理を施す（ステップ＃６）。ここで、コンタクトホール内側壁に形成されているＴｉ層４のうち、上部領域に形成されているＴｉ層４においては、ホール内に送出されるエッチングガスと接触することでエッチング処理が行われる。これに対し、コンタクトホール下部領域に形成されているＴｉ層４においては、ホール内部にフォトレジスト膜７ｂが形成されているため、エッチングガスと接触する領域が存在せず、当該領域においてはエッチングがほとんど進行しない。このため、かかるエッチング処理を行うことで、図５（ａ）に示すように、フォトレジスト膜７ｂが形成されている下部領域におけるコンタクトホール内側壁、並びにホール底面に形成されているＴｉ層４が残存し、上部領域のコンタクトホール内側壁、及び層間絶縁膜３の上面に形成されていたＴｉ層４のみが除去される。
【００６０】
なお、このとき、エッチング後のＴｉ層４の上端面が、図２のＴｉ層４ａのように、コンタクトプラグの内側に向けて下り勾配の斜面を構成する形状とするのが好ましい。ステップ＃６において、前記のようにドライエッチング処理を行うことで、このような下り勾配の斜面が形成される。ホール内では、下部領域よりも上部領域に行くほどエッチングガスが多く滞留しており、また、ホール内の中央部から側壁に向かってエッチングガスの回り込みが生じる。このため、特に上端部においては、中央部からのエッチングガスの回り込みによって側壁部よりも側壁とは反対側の面の方がより多くエッチングされる結果、側壁側から内側に向けての下り勾配の斜面が形成されるものと考えられる（図７参照）。なお、このような下り勾配の斜面を形成することによる効果については別途後述する。
【００６１】
次に、図５（ｂ）に示すように、コンタクトホール内に残存していたフォトレジスト膜７ｂを除去する（ステップ＃７）。
【００６２】
次に、図５（ｃ）に示すように、高温下（６００〜９００℃程度）でＴｉ層４と半導体基板１とを反応させ、ＴｉＳｉ２等で構成されるシリサイド層９を形成する（ステップ＃８）。このとき、ホール底面に存在するＴｉ層４のすべてを完全にシリサイド化するのではなく、一部Ｔｉを残存させることが好ましい。Ｔｉ化合物の組成を連続にすると密着性が良くなるため、一部のＴｉを残存させておくことにより、後の工程で堆積されるＴｉＮ層との密着性を高めることができる。これにより、さらにその後の工程で堆積されるコンタクトプラグ材料であるＷが半導体基板１内に拡散するのを確実に防止することができる。
【００６３】
次に、図５（ｄ）に示すように、ＴｉＮ層５をスパッタ法またはＣＶＤ法等で全面に堆積する（ステップ＃９）。通常Ｔｉ層４やＴｉＮ層５を堆積させる装置は枚葉式であり、スパッタチャンバーやＣＶＤチャンバー以外にも前処理として酸化膜等を除去するためのエッチングを行うチャンバーが備わっている場合が多い。このような場合、エッチングによる表面処理後に高真空のままスパッタチャンバーやＣＶＤチャンバーに送ることで、Ｔｉ層４上の自然酸化膜（ＴｉＯＸ等）が除去され、これによってコンタクト抵抗の上昇を抑制することができる。このとき、ＴｉＯＸの除去工程を行った後に、Ｔｉ層４の成膜表面の形状を図２のＴｉ層４ａのようにしても良い。
【００６４】
なお、本ステップ＃９において堆積するＴｉＮ層５の膜厚は、ステップ＃２に係るＴｉ層４の堆積工程と同様、層関絶縁膜３の膜厚よりも十分薄く、堆積後もコンタクトホールが形成されている状態であるとする。
【００６５】
次に、図５（ｅ）に示すように、ＷＣＶＤ法によってＷ層６を全面に堆積し、開口されていたコンタクトホール内を完全に埋め込む（ステップ＃１０）。
【００６６】
次に、図５（ｆ）に示すように、層間絶縁膜３上に堆積しているＷ層６及びＴｉＮ層５をＣＭＰまたはエッチバックによって除去する（ステップ＃１１）。この後は配線層を形成する金属膜（Ｔｉ、Ｗ、アルミニウム（Ａｌ）、銅（Ｃｕ）等）を堆積し、フォト工程、エッチング工程を通じて配線を形成する。なお、ステップ＃１１では、層間絶縁膜３上に堆積しているＷ層６のみを除去し、ＴｉＮ層５を残存させるものとしても良い。
【００６７】
上述した本発明方法によれば、ＴｉＮ層５の剥がれやＷ層６の盛り上がりが起こりやすいコンタクトホール内の上部領域においてＴｉ層４が除去されるため、ステップ＃１０のＷＣＶＤ工程実行中に、ＴｉＮ層５の剥がれを引き起こす原因となるＴｉＦＸが生成されにくい。
【００６８】
一方で、コンタクトホール底部並びに下部領域の内側壁にはＴｉ層４が残存されているため、バリアメタル層としてのＴｉＮ層５が、層間絶縁膜３並びに半導体基板１（拡散層２）と、Ｔｉ層４を介して密着形成される。これにより、ＴｉＮ層５の内側に形成されるプラグ材料Ｗが層間絶縁膜３あるいは半導体基板１内に拡散するのを防止することができる。また、ステップ＃１１に係る不要なＷ層６、ＴｉＮ層５の除去工程をＣＭＰ法を用いて行う場合であっても、このようにＴｉＮ層５が層間絶縁膜３並びに基板１と十分な密着性を有していることにより、上方から加えられる衝撃によってＴｉＮ層５の形成面に隙間が発生するということがない。
【００６９】
さらに、本実施形態の場合、ステップ＃６に係るドライエッチング処理によって層間絶縁膜３上に堆積されていたＴｉ層４の除去が行われる。このため、従来のように、層間絶縁膜３上に堆積されていたＴｉ層４をＣＭＰ法やエッチバックを行って除去する工程を行う必要がない（図１１（ｅ）参照）。これにより、研磨時間やエッチング時間の低減が図られる。特に、ＣＭＰ法によってＴｉ層４の除去を行う必要がないため、層間絶縁膜３の一部が削られてしまうディッシングやエロージョンの発生を抑制できる効果もある。
【００７０】
そして、このドライエッチング処理により、Ｔｉ層４の上端部にはコンタクトプラグの内側に向けての下り勾配の斜面が形成される。これにより、Ｔｉ層４において鋭角の形状を持つ部分が無くなり、Ｔｉ層４の上層に形成されるＴｉＮ層５のカバレージの悪化が抑えられる。これにより、ステップ＃１０の工程に利用されるＷＦ６が、Ｔｉ層４並びに半導体基板１と反応するのを防止することができる。
【００７１】
以下、Ｔｉ層４の上端部に内側に向けての下り勾配の斜面を形成することで、ＴｉＮ層５のカバレージの悪化が抑えられる理由につき、図面を参照して説明する。
【００７２】
図８は、ステップ＃９（ＴｉＮ層５堆積工程）終了後の一部拡大図を示している。図８（ａ）は、ステップ＃６（Ｔｉ層４エッチング工程）において、下り勾配の斜面を有してＴｉ層４を形成した場合を、図８（ｂ）は、当該勾配を有さずにＴｉ層４を形成した場合をそれぞれ示している。
【００７３】
図８（ｂ）のように、Ｔｉ層４に下り勾配が形成されていない場合、上端部の側壁３とのコーナ付近Ｂ１（以下、「領域Ｂ１」と記載）、及びホール内側との境界付近Ｂ２（以下、「領域Ｂ２」と記載）にＴｉＮが堆積しにくいという問題がある。すなわち、領域Ｂ１においては、図８（ａ）の場合と比較してＴｉＮの埋め込みが難しく、隙間が発生する可能性がある。また、領域Ｂ２においても、一定程度堆積した後にホール底面に向けて落下してしまい、ＴｉＮを十分に堆積することが難しい。このため、領域Ｂ２においても、ＴｉＮ層５の膜厚が薄膜化したり、あるいは図８（ｂ）のように欠陥が生じたりする可能性がある。このような現象が生じた場合、後のステップ＃１０に係るＷ層堆積工程で用いられるＷＦ６が、ＴｉＮ層５内の隙間や欠陥を介してＴｉ層４と接触し、両者が反応するおそれがある。
【００７４】
このため、図８（ａ）のように、Ｔｉ層４に内側に向けての下り勾配を設け、特に上端部とホール内側の境界において鋭角で構成されるコーナを有しない構成とすることで、Ｔｉ層４の外周部にＴｉＮを十分な膜厚を有して堆積させることができる。すなわち、ＴｉＮ層５のカバレージの悪化が抑制される。
【００７５】
さらに、ステップ＃１０に係るＷ層６の形成工程において、コンタクトホール内の上部領域にはＴｉＮ層５のみが内側壁に形成されており、ホール内の下部領域にはＴｉＮ層５とＴｉ層４が内側壁に形成されている。すなわち、コンタクトホールは、上部領域の開口面積が下部領域の開口面積よりも広いテーパ形状を示しているため（図５（ｄ）参照）、Ｗ層６のホール内への埋め込みが容易化される。これにより、バリアメタル形成後のコンタクトホール内に低抵抗材料であるＷを隙間なく充填することができ、コンタクト抵抗の上昇を抑制することができる。
【００７６】
また、上述したようにステップ＃８においてシリサイド層９を形成する工程を行うことにより、ＴｉＮ層５と、基板１並びに層間絶縁膜３との密着性が高められる上、さらにＷ層６と半導体基板１（拡散層２）との間の接触抵抗の低減化が図られる。特に、拡散層２がＰ＋拡散層である場合、このＰ＋拡散層２とＴｉＮ層５との間に生じているショットキ障壁を低下させることができる。
【００７７】
［第２実施形態］
本発明方法の第２実施形態（以下、適宜「本実施形態」と称する）につき、図９及び図１０の各図を参照して説明する。図９は、本実施形態に係る本発明方法を用いて半導体装置１０を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図９（ａ）〜（ｆ）に分けて図示している。また、図１０は本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップ（＃２１〜＃３０）は図１０に示されるフローチャートの各ステップを表すものとする。
【００７８】
なお、以下では、上述した第１実施形態と異なる工程を行うステップについてのみ、図面を参照して説明を行うものとし、第１実施形態と同一の工程を行うステップについては、その旨を記載して詳細な説明を省略する。
【００７９】
まず、図９（ａ）に示すように、第１実施形態のステップ＃１と同様、コンタクトホール２１を形成する（ステップ＃２１）。その後、図９（ｂ）に示すように、第１実施形態のステップ＃２と同様、Ｔｉ層４を全面に堆積する（ステップ＃２２）。
【００８０】
次に、図９（ｃ）に示すように、ＳｉＮ膜１１を全面に堆積し、コンタクトホール２１内を完全に埋め込む（ステップ＃２３）。なお、本ステップ＃２３を実行するに際しては、高温下でＴｉ層４が変形するのを防止すべく、プラズマＣＶＤ法等を用いて４００℃程度の低温プロセスでＳｉＮ膜１１を堆積するのが好ましい。
【００８１】
次に、図９（ｄ）に示すように、ウェットエッチングまたはドライエッチングによってＳｉＮ膜１１を一部除去する（ステップ＃２４）。具体的には、層間絶縁膜３の上面、及びコンタクトホール内の上部領域に形成されているＳｉＮ膜１１を除去し、コンタクトホール内の下部領域に形成されているＳｉＮ膜１１は残存させる。残存させる膜厚の制御は、エッチング処理時間、並びに、エッチング薬液またはエッチングガスの濃度によって調整可能である。
【００８２】
次に、図９（ｅ）に示すように、第１実施形態のステップ＃６と同様、Ｔｉ層４に対してドライエッチング処理を施す（ステップ＃２５）。コンタクトホール内の下部領域にはＳｉＮ膜１１が形成されているため、下部領域に形成されているＴｉ層４はエッチングされずに残存し、層間絶縁膜３の上面並びにコンタクトホール内の上部領域の内側壁に形成されていたＴｉ層４のみが除去される。
【００８３】
次に、図９（ｆ）に示すように、ウェットエッチング法により、コンタクトホール内に残存していたＳｉＮ膜１１を除去する（ステップ＃２６）。このとき、第１実施形態における図５（ｂ）と同様の断面構造図を示す。
【００８４】
その後は、第１実施形態のステップ＃８〜＃１１と同様、シリサイド層９の形成（ステップ＃２７）、ＴｉＮ層５の堆積（ステップ＃２８）、Ｗ層６の堆積（ステップ＃２９）、不要なＷ層６及びＴｉＮ層５の除去（ステップ＃３０）の各工程を実行する。そして、配線層を形成する金属膜（Ｔｉ、Ｗ、アルミニウム（Ａｌ）、銅（Ｃｕ）等）を堆積し、フォト工程、エッチング工程を通じて配線を形成する。
【００８５】
本実施形態においても、第１実施形態と同様、ＴｉＮ層５の剥がれを引き起こす原因となるＴｉＦＸの生成の抑制と、コンタクト抵抗の低減化が図られる。
【００８６】
なお、本実施形態において、ステップ＃２３でコンタクトホール２１内をＳｉＮ膜１１で充填するものとしたが、ＳｉＮ膜１１の代わりにフォトレジスト膜で充填するものとしても良い。この場合、ステップ＃２４において、層間絶縁膜３の上部、並びにコンタクトホール内の上部領域に形成されているフォトレジスト膜のみをドライエッチングにより除去し、コンタクトホール内の下部領域にはフォトレジスト膜を残存させる。その後、ステップ＃２４と同様に、Ｔｉ層４をエッチングしてコンタクトホール内の下部領域および底面にのみＴｉ層４を残存させた後、コンタクトホール内の下部領域に残存していたフォトレジスト膜を除去する。以後は、ステップ＃２６〜＃３０と同様の工程を実行することで、本発明装置を製造することができる。
【００８７】
なお、上述した本発明装置並びに本発明方法の説明に際し、コンタクトプラグの電極材料としてはＷ（タングステン）を用いるものとして説明を行ったが、Ｔｉ並びにＴｉＮよりも抵抗率の低い金属材料であれば、どのような材料を用いても構わない。
【００８８】
また、上述の実施形態では、半導体基板面に形成された不純物拡散層と、その上部領域に形成される配線層との間の電気的接続を形成するためのコンタクトプラグを形成する方法につき説明を行ったが、本発明はかかる態様に限定されるものではない。すなわち、下層に形成される導電領域が半導体基板面に形成された不純物拡散層に限られず、一般に層間絶縁膜を挟んで上下方向に離隔形成された二の導電領域間の電気的接続を形成するためのコンタクトプラグを形成する場合において利用可能である。なお、下層の導電領域が半導体基板面に形成された不純物拡散層である場合には、上述したように、さらにシリサイド層を形成することで低抵抗化を図ることができる。
【図面の簡単な説明】
【００８９】
【図１】本発明に係る半導体装置の概略断面構造図
【図２】本発明に係る半導体装置の概略断面構造図の一部拡大図
【図３】本発明に係る半導体装置の別の概略断面構造図
【図４】第１実施形態に係る本発明方法を用いて半導体装置を製造する際の各工程における概略断面構造図（１）
【図５】第１実施形態に係る本発明方法を用いて半導体装置を製造する際の各工程における概略断面構造図（２）
【図６】第１実施形態に係る本発明方法を用いて半導体装置を製造する際の工程手順を示すフローチャート
【図７】Ｔｉ層の上端面に内側に向けての下り勾配が形成されることを説明するための図
【図８】ＴｉＮ層堆積工程後の概略断面構造図の一部拡大図
【図９】第２実施形態に係る本発明方法を用いて半導体装置を製造する際の各工程における概略断面構造図
【図１０】第２実施形態に係る本発明方法を用いて半導体装置を製造する際の工程手順を示すフローチャート
【図１１】従来方法でコンタクトを形成する際の各工程における概略断面構造図
【図１２】ＴｉＮ層、Ｗ層が盛り上がっている様子を示す図並びに写真
【符号の説明】
【００９０】
１：    半導体基板
２：    不純物拡散層
３：    層間絶縁膜
４：    Ｔｉ層
４ａ：    Ｔｉ層傾斜部分
５：    ＴｉＮ層
５ｘ：    ＴｉＮ層剥がれ部分
６：    Ｗ層
６ｘ：    Ｗ層盛り上がり部分
７：    フォトレジスト膜
７ａ：    感光処理されたフォトレジスト膜
７ｂ：    感光処理されていないフォトレジスト膜
９：    シリサイド層
１０：    本発明に係る半導体装置
１１：    ＳｉＮ膜
２１：    コンタクトホール
Ａ１：    ＴｉＮ層湾曲部分
【図１】
2008294062.tif 000003
【図２】
2008294062.tif 000004
【図３】
2008294062.tif 000005
【図４】
2008294062.tif 000006
【図５】
2008294062.tif 000007
【図６】
2008294062.tif 000008
【図７】
2008294062.tif 000009
【図８】
2008294062.tif 000010
【図９】
2008294062.tif 000011
【図１０】
2008294062.tif 000012
【図１１】
2008294062.tif 000013
【図１２】
2008294062.tif 000014