(57)【要約】【課題】漏洩磁界の発生が抑制されると共に、外部磁界による影響も受けにくく、高密度実装が容易な薄型インダクタとしての平面磁気素子を提供すること。【解決手段】平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備する平面磁気素子において、前記磁性体層の表面に導体層を設ける。【選択図】図３
2008294084.tif 000002
【特許請求の範囲】
【請求項１】
平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備する平面磁気素子であって、
前記磁性体層の表面に導体層が設けられていることを特徴とする平面磁気素子。
【請求項２】
前記導体層は、前記平面コイルの面積の３０％以上の部分を覆うように前記磁性体層の表面に設けられていることを特徴とする請求項１記載の平面磁気素子。
【請求項３】
前記前記導体層は、前記平面コイルの面積の６０％以上の部分を覆うように前記磁性体層の表面に設けられていることを特徴とする請求項１記載の平面磁気素子。
【請求項４】
前記導体層は、互いに絶縁された複数の小片導体からなることを特徴とする請求項１乃至３のいずれか１項記載の平面磁気素子。
【請求項５】
前記小片導体同士の間隔は５０μｍ以下であることを特徴とする請求項４記載の平面磁気素子。
【請求項６】
請求項１乃至５のいずれか１項記載の平面磁気素子を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄型インダクタとして使用される平面磁気素子（磁気受動素子）およびそれを用いた電子機器に係り、特に他の電子部品等との間での磁界の干渉が抑制され、高密度実装が可能な平面磁気素子およびそれを用いた電子機器に関する。
【背景技術】
【０００２】
近年、各種電子機器の小型・軽量化が進められ、これに伴い各種デバイスが薄膜プロセスを用いて作製される傾向にある。この流れの中でインダクタ（リアクター）、トランス、磁気ヘッド等の磁気素子についても、従来のバルク磁性材料に巻線を施した構造のものに代えて、スパイラル形状やつづら折れ（ミランダ型）形状の平面コイルを磁性体で被覆した外鉄型構造の平面磁気素子（薄型インダクタ）が提案され、小型・薄型化が試行されている（例えば、非特許文献１参照）。
【０００３】
一方、小型電子機器用のＤＣ−ＤＣコンバータの例に見られるように、機器の小型・軽量化を実現するために、ＭＨｚ以上の高い動作周波数で動作させようという技術的要求が高まっている。このような電子機器において、高周波用インダクタは一つのキーコンポーネントとなっており、以下のような特性が要求されている。
（１）小型・薄型であること。
（２）十分なインダクタンスを示すこと。
（３）損失が少ない（品質係数が大きい）こと。
【０００４】
一般的に小型インダクタとしては、バルクフェライトにコイルを巻回したものや、塗布型のフェライト材料と塗布型の導体材料とを一体に焼成したものが実用化されている（例えば、特許文献１参照）。塗布型のフェライト材料と塗布型の導体材料とを一体に焼成するものは、例えばコイルをスパイラル型やトロイダル型を形成するようにパターニングして塗布し、これらのコイルによって軟磁性体が励磁されるようにフェライトを塗布し、最後にこれらを焼成することで製造されている。例えばトロイダル型のインダクタでは、フェライトと導体とを交互にパターン化して塗布する工程を経て製造されている。
【特許文献１】特開２００２−２９９１２０号公報
【非特許文献１】ＩＥＥＥ  Ｔｒａｎｓ．Ｍａｇｎ．ＭＡＧ−２０，Ｎｏ．５，ｐｐ．１８０４−１８０６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、平面コイルを用いた薄型インダクタについては、コイル形成面に対して垂直な方向に磁界が発生する。このため、近くにＩＣ等の電子部品、回路配線がある場合、この平面コイルに交流電流が流れた際に発生する交流磁界により起電力が発生し、電気回路等におけるノイズ発生原因となる。
【０００６】
また、薄型インダクタについては、実装基板の回路配線等から漏洩する磁界による相互インダクタンスにより、インダクタンス値にずれが生じることがある。このため、薄型インダクタをＬＣ共振回路に用いた場合、その共振周波数にずれが発生することがある。
【０００７】
このように、従来の薄型インダクタについては、他の電子部品等との間での磁界の干渉から実装位置が制限され、高密度実装による機器の小型化が困難となっている。本発明は、上記課題を解決するためになされたものであって、他の電子部品等との間での磁界の干渉が抑制され、高密度実装が容易な薄型インダクタとしての平面磁気素子およびそれを用いた特性に優れる電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために鋭意研究を行った結果、特に平面コイルを覆う磁性体層の表面に導体層を設けることで、他の電子部品等との間での磁界の干渉を効果的に抑制できることを見出した。
【０００９】
すなわち、本発明の平面磁気素子は、平面コイルと、前記平面コイルの少なくとも一方の主面側を覆う磁性体層とを具備するものであって、前記磁性体層の表面に導体層が設けられていることを特徴としている。
【００１０】
本発明の平面磁気素子においては、前記導体層が、前記平面コイルの面積の３０％以上の部分を覆うように前記磁性体層の表面に設けられていることが好ましい。前記導体層は、前記平面コイルの面積の６０％以上の部分を覆うように前記磁性体層の表面に設けられていればより好ましい。また、前記導体層は、互いに絶縁された複数の小片導体からなることが好ましい。さらに、前記小片導体同士の間隔は５０μｍ以下であることが好ましい。
【００１１】
本発明の平面磁気素子によれば、平面コイルの少なくとも一方の主面側を覆う磁性体層の表面に導体層を設けることで、平面コイルから外部へと漏洩する磁界を抑制できると共に、外部の磁界が平面コイルへと侵入することも抑制できる。これにより、他の電子部品等との間での磁界の干渉が少なくなり、実装位置の制限も少なくなることから、高密度実装が容易となり、さらには機器の小型化にも有利となる。
【００１２】
また、本発明の平面磁気素子によれば、平面コイルの面積の３０％以上の部分を覆うように導体層を設けることで、さらには６０％以上の部分を覆うように導体層を設けることで、より効果的に他の電子部品等との間での磁界の干渉を少なくできる。さらに、導体層を互いに絶縁された複数の小片導体からなるものとすることで、他の電子部品等との間での磁界の干渉を少なくしつつ、品質係数にも優れたものとできる。
【００１３】
本発明の電子機器は、上記本発明の平面磁気素子を用いたことを特徴とする。本発明の電子機器によれば、平面磁気素子として他の電子部品等との間での磁界の干渉が少ないものを用いることで、高密度実装により小型化した場合であってもノイズの発生等が抑制され、特性に優れたものとなる。
【発明の効果】
【００１４】
本発明の平面磁気素子によれば、他の電子部品等との間での磁界の干渉が抑制されることから、実装位置の制限が少なくなり、高密度実装が容易となる。また、本発明の電子機器によれば、平面磁気素子を高密度実装して小型化した場合であっても、ノイズの発生等が抑制され、特性に優れたものとなる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明について説明する。
図１は、本発明の平面磁気素子１の一例を示した斜視図であり、図２は、その一部切り欠き断面図である。また、図３は、図１に示す平面磁気素子１のＡ−Ａ線断面図であり、図４は、図１に示す平面磁気素子１を下面側から見た平面図である。
【００１６】
この平面磁気素子１は、例えば図２に示されるように、平面コイル２と、この平面コイル２を覆う磁性体層３とを有している。平面コイル２は、例えば角形スパイラル形状とされ、その内周側端部には取り出し電極２１が設けられ、外周側端部には取り出し電極２２が設けられている。
【００１７】
平面コイル２を覆う磁性体層３は、例えば上部磁性体層３１と下部磁性体層３２とから構成され、下部磁性体層３２は取り出し電極２１、２２を含めた平面コイル２の全体を載置するような大きさとされ、上部磁性体層３１は取り出し電極２１、２２が設けられた部分を除くようにして、かつコイル配線の間隙を埋めるようにして、平面コイル２の全体を覆うように設けられている。
【００１８】
導体層４は、例えば図３に示されるように下部磁性体層３２の表面に設けられている。また、導体層４は、例えば図４に示されるように平面コイル２の少なくとも一部を覆うように、すなわち導体層４が形成された主面側から見て、平面コイル２の少なくとも一部と重なるように形成されている。
【００１９】
本発明では、平面コイル２を覆う磁性体層３の少なくとも一方の主面側に導体層４を設けることで、その渦電流の効果により、平面コイル２から外部へと漏洩する磁界を少なくできると共に、外部から平面コイル２へと侵入する磁界も少なくできる。このため、他の電子部品等との間での磁界の干渉が少なくなり、実装位置の制限も少なくなることから、高密度実装が容易になると共に、機器の小型化にも有利となる。
【００２０】
このような導体層４を形成する位置は、平面コイル２の少なくとも一部を覆う位置であれば必ずしも限定されるものではないが、例えば図４に示されるように平面コイル２の中心部分を中心とすることが好ましい。すなわち、磁界の強さは平面コイル２の中心部分で最も大きくなることから、この中心部分を中心として導体層４を設けることで漏洩磁界等を効果的に抑制できる。なお、導体層４は漏洩磁界等の抑制する効果を得るためのものであることから通電させる配線として用いるものではない。
【００２１】
導体層４の大きさについても必ずしも限定されるものではないが、平面コイル２の面積の３０％以上の部分を覆う大きさとすることが好ましい。すなわち、例えば図４に示されるように導体層４が形成された主面側から見て、平面コイル２のうち導体層４と重なっている部分の面積が、該平面コイル２の全面積の３０％以上となるようにすることが好ましい。導体層４の大きさが平面コイル２の全面積の３０％未満である場合、漏洩磁界や侵入磁界を十分に抑制できず、他の電子部品等との間での磁界の干渉が発生するおそれがある。
【００２２】
ここで、平面コイル２の面積とは、平面コイル２を形成する最外周のコイル配線の内周側全体の面積のことであり、最外周のコイル配線自体、コイル配線間のスペースおよび内周側取り出し電極２１が含まれるが、外周側取り出し電極２２は含まれない。
【００２３】
導体層４は平面コイル２の全面、すなわちその面積の１００％を覆うように設けてもよいが、１００％を超えないようにすることが好ましい。漏洩磁界や侵入磁界を抑制する観点からは導体層４を設けることが有効であるが、その面積が大きくなると渦電流による損失が多くなり、品質係数も低下する。このため、漏洩磁界や侵入磁界を抑制しつつ、損失を抑制し、品質係数を確保する観点から、上記したように平面コイル２の面積の１００％を超えない範囲で導体層４を設けることが好ましい。
【００２４】
導体層４は、図３に示されるような下部磁性体層３２の表面に限られず、例えば図５に示すように上部磁性体層３１の表面に設けてもよい。この場合、下部磁性体層３２の表面に導体層４を設けると共に、上部磁性体層３１の表面に導体層４を設けてもよいし、上部磁性体層３１の表面のみに導体層４を設けてもよい。いずれの主面側に導体層４を設けるかについては、実装時の他の電子部品等との位置関係によって決定することが好ましい。例えば、実装時に、平面磁気素子１の下部磁性体層３２側のみに他の電子部品等が配置される場合には、下部磁性体層３２の表面のみに導体層４を設ければよい。
【００２５】
上部磁性体層３１に導体層４を設ける場合についても、下部磁性体層３２の表面に導体層４を設ける場合と同様、平面コイル２の中心部分を覆うように設けることが好ましい。なお、図５に示されるように、上部磁性体層３１の中心部分に取り出し電極２１のための開口部が設けられている場合、この開口部を除くようにして導体層４を設ける。
【００２６】
また、導体層４の大きさについても、下部磁性体層３２の表面に導体層４を設ける場合と同様、平面コイル２の面積の３０％以上１００％以下とすることが好ましい。なお、上部磁性体層３１および下部磁性体層３２の両表面に導体層４を設ける場合、各表面について平面コイル２の面積の３０％以上１００％以下となるように導体層４を設けることが好ましい。
【００２７】
このような導体層４は、例えば図６に示すように複数の小片導体４ａからなるものとすることが好ましい。導体層４を互いに絶縁された複数の小片導体４ａからなるものとすることで、漏洩磁界や侵入磁界を抑制しつつ、渦電流による損失も抑制できる。
【００２８】
小片導体４ａは、例えば図６に示されるように３行３列に配置されるが、必ずしもこのような配置に限られるものではなく、例えば５行５列、７行７列等であってもよい。また、小片導体４ａとしては、例えば図６に示されるような矩形状のものが挙げられるが、その他に各々が異なる形状とされたもの、例えば導電性ペーストを塗布、乾燥させた後に、意図的にひび割れを起こさせて得られるような不定形状のものであってもよい。
【００２９】
このように導体層４を小片導体４ａからなるものとする場合、各小片導体の面積を合計した面積（各小片導体間のスペースを除く）が平面コイル２の面積の３０％以上９０％以下となるようにすることが好ましい。各小片導体４ａの面積の合計を平面コイル２の面積の３０％以上とすることで、漏洩磁界や侵入磁界を有効に抑制でき、また９０％以下とすることで、漏洩磁界や侵入磁界を有効に抑制しつつ、損失を抑制し、品質係数も確保することができる。なお、各小片導体４ａ間のスペースでの漏洩磁界や侵入磁界を抑制する観点から、各小片導体４ａ間のスペースは５０μｍ以下とすることが好ましい。
【００３０】
導体層４は、小片導体４ａにするか否かに係わらず、厚さを５μｍ以上８０μｍ以下とすることが好ましい。さらに、導体層４は、電気抵抗率を１００μΩ・ｃｍ以下とすることが好ましい。導体層４の厚さが５μｍ未満であると、漏洩磁界や侵入磁界を有効に抑制できないおそれがあり、８０μｍを超えると損失が増加し、品質係数が低下するおそれがある。また、導体層４の電気抵抗率が１００μΩ・ｃｍを超えると、漏洩磁界や侵入磁界を有効に抑制できないおそれがある。
【００３１】
以上、平面コイル２が１層のコイル層からなる平面磁気素子１について説明したが、平面コイル２は２層あるいはそれ以上のコイル層からなるものであってもよい。図７は、平面コイル２が２層のコイル層からなる平面磁気素子１の一例を示した斜視図である。また、図８は、図７に示す平面磁気素子１のＡ−Ａ線断面図であり、図９は図７に示す平面磁気素子１を下面側から見た平面図である。
【００３２】
この平面磁気素子１は、例えば図８に示されるように、絶縁層５の上部側に上部コイル層２３が設けられると共に、下部側に下部コイル層２４が設けられている。上部・下部コイル層２３、２４は、図示しないが例えば角形スパイラル形状とされている。
【００３３】
上部コイル層２３の外周側には取り出し電極２２が設けられ、内周側にはスルーホールランド２５が設けられている。一方、下部コイル層２４の内周側には、上部コイル層２３の内周側スルーホールランド２５に対向するようにスルーホールランド２６が設けられており、スルーホールランド２５とスルーホールランド２６とは絶縁層５に設けられたスルーホール導体５１によって電気的に接続されている。
【００３４】
また、下部コイル層２４の外周側には図示しないがスルーホールランドが設けられており、このスルーホールランドと対向する絶縁層５の上部側には取り出し電極２８（図７）が設けられ、これらは絶縁層５に設けられた図示しないスルーホール導体によって電気的に接続されている。
【００３５】
絶縁層５の上部側には、取り出し電極２２、２８を除くように、かつコイル配線間を埋めるようにして、上部コイル層２３の全体を覆うように上部磁性体層３１が設けられている。また、絶縁層５の下部側には、スルーホールランド２６等を含み、かつコイル配線間を埋めるようにして、下部コイル層２４の全体を覆うように下部磁性体層３２が設けられている。
【００３６】
導体層４は、例えばこの下部磁性体層３２の表面に設けられている。導体層４は、平面コイル２の少なくとも一部を覆うように設けられていればよいが、例えば図９に示されるように平面コイル２の中心部分を中心として設けられていることが好ましい。
【００３７】
このような導体層４についても、平面コイル２の面積の３０％以上１００％以下の部分を覆うような大きさとすることが好ましい。ここで、平面コイル２が２層以上のコイル層からなる場合の平面コイル２の面積とは、いずれかの主面側からコイル層を重ね合わせて見た場合のコイル層の全面積のことであり、コイル層が重なっている部分の面積の他、１層のコイル層のみがある部分の面積も含まれる。また、この面積には、内周側スルーホールランド２５、２６は含まれるが、外周側の取り出し電極２２、２８や図示しない外周側スルーホールランドは含まれない。
【００３８】
次に、本発明の平面磁気素子１の製造方法について、図１〜４に示される平面磁気素子１を例に挙げて説明する。まず、下部磁性体層３２として、例えば略平板状のものを用意する。下部磁性体層３２としては、フェライト焼結板の他、磁性粉末と樹脂材料との混合物を１５０〜４００℃程度で熱硬化させて略平板状としたものなどが挙げられる。
【００３９】
磁性粉末としては、特に限定されるものではなく、例えば純鉄、センダスト（Ｆｅ−５．５Ａｌ−１０Ｓｉ）の他に、パーマロイ（Ｆｅ−７８．５Ｎｉ）等のＦｅ−Ｎｉ系合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ａｌ合金、Ｆｅ−Ａｌ−Ｓｉ合金、Ｃｏ系アモルファス合金、Ｆｅ系アモルファス合金、珪素鋼（Ｆｅ−５．５Ｓｉ）等の金属軟磁性材料や、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト等のＦｅ系酸化物磁性材料からなるものが使用される。
【００４０】
アモルファス合金としては、一般式（Ｍ１−ａＭ’ａ）１００−ｂＸｂ（但し、ＭはＦｅ、Ｃｏから選択される少なくとも１種の元素であり、Ｍ’はＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、ＴａおよびＷから選択された少なくとも１種の元素を示し、ＸはＢ、Ｓｉ、ＣおよびＰから選択された少なくとも１種の元素を示し、ａおよびｂはそれぞれ０≦ａ≦０．１５、１０ａｔ％≦ｂ≦３５ａｔ％を満足する）で表される組成を有するものが好ましい。また、コスト面を考慮するとセンダストやＦｅ系アモルファス合金のようにＦｅベースの材料が好ましい。
【００４１】
樹脂材料としては、例えばエポキシ系樹脂、フェノール系樹脂、ポリウレタン系樹脂、シリコーン系樹脂、ポリアセタール系樹脂、ポリカーボネート系樹脂、ユリア・メラミン系樹脂、フッ素系樹脂、ポリエステル系樹脂、ポリエチレン系樹脂、ＡＢＳ系樹脂、ポリスチレン系樹脂、ポリプロピレン系樹脂、ポリ塩化ビニル系樹脂、アイオノマー系樹脂、ポリ−４−メチルペンテン−１系樹脂等が使用される。
【００４２】
そして、このような下部磁性体層３２の上部側表面に、平面コイル２および取り出し電極２１、２２を形成する。具体的には、下部磁性体層３２の上部側表面に、金属粉末、樹脂および溶媒からなる混合物をスクリーン印刷法等により所定パターンに塗布した後、自然乾燥したり、溶媒気化温度もしくはそれ以上の温度に加熱したり、または還元等反応を含む加熱操作を実施したりすることにより固化させることで形成することができる。金属粉末としては、例えばＣｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｓｎ、その他の導電性粉末が用いられ、特に導電性および経済性の観点からＣｕ、Ａｇが好適に用いられる。
【００４３】
なお、平面コイル２等の導体部分の形成方法は上記方法に限られるものではなく、例えば電解もしくは無電解めっき法、導体金属箔の打抜き法、ウエットもしくはドライエッチング法、またはスパッタ法もしくは蒸着法等の気相成長法等、低い体積抵抗率のものを形成できるものであれば特に限定されるものではない。高い品質係数を得る観点からは、Ｃｕ、Ａｕ等の低抵抗金属めっき、Ｃｕ箔の加工等によるものが好ましい。
【００４４】
さらに、平面コイル２等が設けられた下部磁性体層３２の上部側表面には、取り出し電極２１、２２が設けられた部分を除き、コイル配線間を含めて平面コイル２の全面に磁性粉末と樹脂材料との混合物を塗布し、１５０〜４００℃程度で熱硬化させて上部磁性体層３１を形成する。上部磁性体層３１を形成するための磁性粉末と樹脂材料との混合物としては、例えば下部磁性体層３２の形成に用いられる磁性粉末と樹脂材料との混合物と同様なものが用いられる。
【００４５】
そして、下部磁性体層３２の表面に、磁界の干渉を抑制するための導体層４を形成する。具体的には、例えば金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法等により塗布、乾燥させる方法が挙げられる。
【００４６】
金属粉末としては、例えばＣｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｓｎ、その他の導電性粉末が用いられ、導電性および経済性の観点からはＣｕ、Ａｇが好適に用いられる。樹脂材料としては、例えばエポキシ系樹脂、フェノール系樹脂、ポリウレタン系樹脂、シリコーン系樹脂、ポリアセタール系樹脂、ポリカーボネート系樹脂、ユリア・メラミン系樹脂、フッ素系樹脂、ポリエステル系樹脂、ポリエチレン系樹脂、ＡＢＳ系樹脂、ポリスチレン系樹脂、ポリプロピレン系樹脂、ポリ塩化ビニル系樹脂、アイオノマー系樹脂、ポリ−４−メチルペンテン−１系樹脂等が使用される。
【００４７】
この際、導体層４を複数の小片導体からなるものとするには、金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法により所定のパターンとなるように印刷する。また、金属粉末、樹脂材料および溶媒からなる混合物を塗布した後、ピナクル、エンボスなどの突起物を押し当てたり、鋭角に折り曲げるなどによって、意図的にひび割れを起こさせて複数の小片導体に分割してもよい。
【００４８】
導体層４の形成方法としては、必ずしも上記方法に限定されるものではなく、例えば電解Ｃｕ箔等の金属箔を貼り合わせる方法、導体層４を形成する面に予めシード層を形成した後、電解めっき、無電解めっきを行う方法等を用いることもできる。この際、導体層４を複数の小片導体からなるものとするには、例えば金属箔を貼り合わせる方法では、金属箔を予め所望する大きさに切断し、所望の配列状態としたものを転写することにより行うことができ、また電解めっき、無電解めっきを行う方法では、下部磁性体層３２の表面に所望する小片導体の大きさ、配列状態に合わせて予めシード層を形成しておき、その後に電解めっき、無電解めっきを行うことでシード層を形成した部分のみに導体層４を形成する方法や、平坦なシード層上にスリット形状をレジストなどで形成し、電解メッキなどで導体層４を形成するなどの方法により行うことができる。
【００４９】
また、図７〜９に示されるような２層のコイル層を有する平面磁気素子１については、例えばポリイミド等の樹脂材料の他、アルミナ、ジルコニア、窒化アルミニウム等のセラミック材料からなる絶縁層５の両主面に、それぞれ金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法等によって塗布、乾燥させて平面コイル２（上部コイル層２３、下部コイル層２４）等を形成した後、この平面コイル２（上部コイル層２３、下部コイル層２４）を覆うように磁性粉末と樹脂材料との混合物を塗布することにより磁性体層３（上部磁性体層３１、下部磁性体層３２）を形成し、さらに磁性体層３（下部磁性体層３２）の表面に金属粉末、樹脂材料および溶媒からなる混合物をスクリーン印刷法等により塗布、乾燥させて導体層４を形成することで製造することができる。
【００５０】
平面コイル２の形成方法については、１層のコイル層を有する平面磁気素子１の場合と同様、例えば電解もしくは無電解めっき法、導体金属箔の打抜き法、ウエットもしくはドライエッチング法、またはスパッタ法もしくは蒸着法等の気相成長法等を用いることができる。また、導体層４の形成方法についても、例えば電解Ｃｕ箔等の金属箔を貼り合わせる方法、導体層４を形成する面に予めシード層を形成した後、電解めっき、無電解めっきを行う方法等を用いることができる。
【００５１】
本発明の平面磁気素子１は、磁界の干渉が抑制され、実装時の位置関係の制限が少なくなることから、例えば制御ＩＣ、電界効果トランジスタ（ＦＥＴ）等の半導体チップと同一基板または同一パッケージ上で平面方向または高さ方向に実装することが容易となる。
【００５２】
図１０は、基板１００上に平面磁気素子１と制御ＩＣ２００とを積層配置した例を示したものである。平面磁気素子１は、基板１００側に図示しない取り出し電極が設けられた側が位置し、その反対側に導体層４が位置するように基板１００上に実装されている。そして、制御ＩＣ２００は、平面磁気素子１の導体層４が設けられている側に積層配置されている。このように、平面磁気素子１の導体層４が設けられている側に制御ＩＣ２００を積層配置することで、平面磁気素子１と制御ＩＣ２００との間における磁界の干渉を有効に抑制できる。
【００５３】
また、図１１は、基板１００の基板配線１０１上に絶縁層１０２を介して平面磁気素子１を設けた例を示したものである。平面磁気素子１は、例えば基板配線１０１側に導体層４が位置し、その反対側に図示しない取り出し電極が位置するように、導電性ワイヤ１０３によって基板１００に実装されている。このようなものについても、基板配線１０１側に導体層４が位置するように平面磁気素子１を実装することで、平面磁気素子１と基板配線１０１との間における磁界の干渉を有効に抑制できる。
【００５４】
本発明の電子機器は、上記したような本発明の平面磁気素子１を用いたことを特徴としている。本発明の電子機器としては、例えば各種の電源機器、通信・情報関連機器等が挙げられ、本発明の平面磁気素子１はこのような機器における平滑化用インダクタ、ノイズ対策用インダクタとして好適に用いられる。
【実施例】
【００５５】
以下、本発明について実施例を参照して詳細に説明する。
【００５６】
（実施例１）
薄型インダクタとして、下部磁性体層の表面に平面コイルの全体を覆うように導体層を設けた以外は図７〜９に示されるようなものと略同様なものを作製した。すなわち、厚さ２５μｍのポリイミドフィルムの両面に厚さ１５μｍのＣｕ箔を接着した両面基板を用い、片面のＣｕ箔にφ１００μｍのスルーホール用Ｃｕホールをウェットエッチングにより形成し、その後にＣＯ２レーザによりポリイミドフィルムにφ７０μｍのスルーホールを形成した。その後、両面に２０μｍの無電界メッキを施し導体厚さを３５μｍとした。
【００５７】
さらに、両面をウェットエッチングすることにより、コイル配線幅：３２μｍ、コイル配線間スペース：５８μｍ、巻数：１層あたり１８ターンで直列接続（３６ターン）、取り出し電極パターン：０．４ｍｍ□、平面コイル最外周（取り出し電極を除く）の大きさ：３．５ｍｍ□の平面コイルを形成した。
【００５８】
一方、５．５ｗｔ％Ａｌ−１０ｗｔ％Ｓｉ−Ｆｅの合金組成を有するセンダストの溶湯材料を水ガスアトマイズ法により処理して得られた磁性粒子をシリコーン樹脂に混合して磁性粒子ペーストを調製した。そして、取り出し電極が設けられている主面側については、この取り出し電極を除くようにして、かつコイル配線間を埋めるようにして、平面コイル全体を覆うように磁性粒子ペーストを印刷法により塗布し、また取り出し電極が設けられていない他方の主面側についてはコイル配線間を埋めるようにして、平面コイルを含む全面に磁性粒子ペーストを同様な印刷法により塗布し、それぞれ上部磁性体層、下部磁性体層とした。
【００５９】
さらに、銀粉末と樹脂とからなる銀粉末ペーストを取り出し電極が設けられていない下部磁性体層の表面に平面コイルの中心部分を中心として塗布することにより、大きさ３．５ｍｍ×３．５ｍｍの四角形状で厚さ３０μｍの導体層を形成した。このようにして、厚さ３００μｍ、大きさ４．５ｍｍ×４．０ｍｍ、下部磁性体層のみに導体層を設けた薄型インダクタを作製した。
【００６０】
（実施例２）
導体層を３．２ｍｍ×３．２ｍｍの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例１と同様にして薄型インダクタを作製した。
【００６１】
（実施例３）
導体層を２．０ｍｍ×２．０ｍｍの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例１と同様にして薄型インダクタを作製した。
【００６２】
（実施例４）
導体層を１．５ｍｍ×１．５ｍｍの大きさの四角形状とし、平面コイルの中心部分を中心として配置した以外は実施例１と同様にして薄型インダクタを作製した。
【００６３】
（実施例５）
導体層を１．０５ｍｍ×１．０５ｍｍの大きさの小片導体が間隔０．０５ｍｍで３行３列（合計９個）に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例１と同様にして薄型インダクタを作製した。
【００６４】
（実施例６）
導体層を０．８ｍｍ×０．８ｍｍの大きさの小片導体が間隔０．０５ｍｍで４行４列（合計１６個）に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例１と同様にして薄型インダクタを作製した。
【００６５】
（実施例７）
導体層を０．４５ｍｍ×０．４５ｍｍの大きさの小片導体が間隔０．０５ｍｍで７行７列（合計４９個）に配置されたものとし、平面コイルの中心部分を中心として配置した以外は実施例１と同様にして薄型インダクタを作製した。
【００６６】
（実施例８）
下部磁性体層に導体層を形成したことに加え、上部磁性体層にも平面コイルの中心部分を中心として銀粉末ペーストを塗布することにより、大きさ３ｍｍ×３ｍｍの四角形状で同様な厚さの導体層を形成した以外は実施例１と同様にして薄型インダクタを作製した。
【００６７】
（実施例９）
銀粉末ペーストからなる導体層に代えて、厚さ８μｍ、大きさ３．５ｍｍ×３．５ｍｍの電解Ｃｕ箔を下部磁性体層の表面に平面コイルの中心部分を中心として貼り付けて導体層とすると共に、同様な厚さで大きさ３．０ｍｍ×３．０ｍｍの電解Ｃｕ箔を上部磁性体層の表面に平面コイルの中心部分を中心として貼り付けて導体層とした以外は実施例１と同様にして薄型インダクタを作製した。
【００６８】
（実施例１０）
銀粉末ペーストからなる導体層に代えて、厚さ８μｍ、大きさ３．５ｍｍ×３．５ｍｍの電解Ｃｕ箔を下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り付けて導体層としたこと以外は実施例１と同様にして薄型インダクタを作製した。
【００６９】
（実施例１１）
銀粉末ペーストからなる導体層に代えて、厚さ８μｍ、大きさ２ｍｍ×２ｍｍの電解Ｃｕ箔を下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り付けて導体層としたこと以外は実施例１と同様にして薄型インダクタを作製した。
【００７０】
（実施例１２）
銀粉末ペーストからなる導体層に代えて、厚さ８μｍ、大きさ２ｍｍ×２ｍｍの電解Ｃｕ箔をカッターで３行３列に９分割し、下部磁性体層の表面のみに平面コイルの中心部分を中心として貼り合わせて導体層とした以外は実施例１と同様にして薄型インダクタを作製した。
【００７１】
（比較例１）
導体層を形成しなかった以外は実施例１と同様にして薄型インダクタを作製した。
【００７２】
次に、作製された実施例および比較例の薄型インダクタについて、横河ヒューレットパッカード製インピーダンスアナライザ４１９２Ａを使用し、測定周波数を１０ＭＨｚとした条件でインダクタンスを測定し、以下の式により品質係数を算出した。結果を表１に示す。なお、表１中、品質係数は、５未満を「×」、５以上７未満を「△」、７以上９未満を「○」、９以上を「◎」で示した。
【００７３】
Ｑ＝ωＬ／Ｒａｃ
Ｑ：品質係数
ω：各周波数
Ｌ：インダクタンス
Ｒａｃ：全抵抗
【００７４】
また、作製された実施例および比較例の薄型インダクタに対してポリイミドフィルムを介して別途用意した大きさ３ｍｍ×３ｍｍのコイルを配置し、１０ＭＨｚでの起電力を測定した。結果を表１に示す。なお、表１中、起電力は、４０ｍＶ未満を「◎」、４０ｍＶ以上５０ｍＶ未満を「○」、５０ｍＶ以上６０ｍＶ未満を「△」、６０ｍＶ以上を「×」で示した。
【００７５】
【表１】
2008294084.tif 000003
【００７６】
表１から明らかなように、導体層を形成しなかった比較例の薄型インダクタについては、品質係数は良好となるものの、干渉起電力は極めて高くなることが認められた。これに対して、実施例の薄型インダクタについては、いずれも干渉起電力を低くできることが認められた。
【００７７】
実施例の薄型インダクタの中で、下部側の導体層を１個のみとしたものの中では、導体層の大きさを平面コイルの面積の３０％以上とした実施例１〜３の薄型インダクタが干渉起電力を良好に抑制できることが認められた。
【００７８】
また、平面コイルに対して下部側の導体層の大きさをほぼ同様なものとした実施例２、５〜７の薄型インダクタの中では、導体層を複数の小片導体からなるものとした実施例５〜７の薄型インダクタが、渦電流損失が効果的に抑制され、品質係数に優れることが認められた。
【００７９】
さらに、導体層を複数の小片導体からなるものとした実施例５〜７の薄型インダクタの中でも、導体層を奇数個の小片導体からなるものとした実施例５、７の薄型インダクタが、偶数個の小片導体からなるものとした実施例６の薄型インダクタに比べ、干渉起電力を低くできることが認められた。これは、導体層が偶数個の小片導体からなる場合、導体層の中心部分（平面コイルの中心部分に相当する部分（磁界の発生が最も強い部分））に小片導体間のスペースが位置するのに対し、導体層が奇数個の小片導体からなる場合、導体層の中心部分に小片導体自体が位置することによる。
【００８０】
また、実施例８の薄型インダクタのように両主面に導体層を設けたものは、渦電流損失が大きくなるため品質係数は低下するものの、干渉起電力は低くできることがわかる。さらに、実施例９〜１２の薄型インダクタの結果から明らかなように、導体層は金属粉末ペーストからなるものでなくてもよく、電解Ｃｕ箔等の金属箔等からなるものであってもよいことがわかる。
【００８１】
（実施例１３）
チョークコイルとしての実施例５の薄型インダクタと制御ＩＣとを、図１０に示すような位置関係で積層配置し、スイッチング電源を作製した。なお、薄型インダクタは導電層が制御ＩＣ側となるように配置した。このスイッチング電源を実際に動作させたところ、制御ＩＣは誤動作せず、十分平滑な出力電流が安定して得られ、本発明に係る薄型インダクタの有意性が確認された。
【００８２】
（実施例１４）
共振回路のインダクタとしての実施例５の薄型インダクタを、図１１に示すように基板配線上に、該基板配線と間隔を空けるように厚さ１００μｍの絶縁層を介して積層固定し、導電性ワイヤを用いて基板に実装した。なお、薄型インダクタは導電層が基板配線側となるように配置した。この共振回路を実際に動作させたところ、共振周波数はほとんど変化することなく、また基板配線にノイズが載ることもなく、良好な実装状態が実現することが確認された。
【図面の簡単な説明】
【００８３】
【図１】本発明の平面磁気素子の一例を示す斜視図。
【図２】図１に示す平面磁気素子の一部切り欠き断面図。
【図３】図１に示す平面磁気素子のＡ−Ａ線断面図。
【図４】図１に示す平面磁気素子の下面側を示す平面図。
【図５】上面側に導体層を設けた平面磁気素子の一例を示す斜視図。
【図６】導体層を複数の小片導体からなるものとした一例を示す平面図。
【図７】本発明の平面磁気素子の他の例を示す斜視図。
【図８】図７に示す平面磁気素子のＡ−Ａ線断面図。
【図９】図７に示す平面磁気素子の下面側を示す平面図。
【図１０】本発明の平面磁気素子の実装方法の一例を示す模式的断面図。
【図１１】本発明の平面磁気素子の他の実装方法を示す模式的断面図。
【符号の説明】
【００８４】
１…平面磁気素子、２…平面コイル、３…磁性体層、４…導体層、４ａ…小片導体、５…絶縁層、２１，２２…取り出し電極、２３…上部コイル層、２４…下部コイル層、２５，２６…スルーホールランド、２８…取り出し電極、３１…上部磁性体層、３２…下部磁性体層、５１…スルーホール導体、１００…基板、１０１…基板配線、１０２…絶縁層、１０３…導電性ワイヤ、２００…制御ＩＣ
【図１】
2008294084.tif 000004
【図２】
2008294084.tif 000005
【図３】
2008294084.tif 000006
【図４】
2008294084.tif 000007
【図５】
2008294084.tif 000008
【図６】
2008294084.tif 000009
【図７】
2008294084.tif 000010
【図８】
2008294084.tif 000011
【図９】
2008294084.tif 000012
【図１０】
2008294084.tif 000013
【図１１】
2008294084.tif 000014