(57)【要約】【課題】モータ用エンコーダの誤カウントを防止する。【解決手段】モータ用エンコーダ１は、モータ内に収容されるエンコーダ基板３と、ケーブル４で接続されモータの外部に配置されるドライバ５とを有する。エンコーダ基板３には、光学ピックアップ１１から出力される擬似正弦波のアナログ信号をデジタル信号に変換し、シリアル出力する差動Ａ／Ｄ変換器１２，１４と、擬似正弦波の符号変化を検出するコンパレータ１３，１５を有する。差動Ａ／Ｄ変換器１２，１４及びコンパレータ１３，１５からシリアル出力される信号は、ドライバ５内の逓倍専用ＩＣ２２で逓倍処理される。逓倍専用ＩＣ２２は、誤カウント補正回路３５を有し、差動Ａ／Ｄ変換器１２，１４のカウント値とコンパレータ１３，１５の信号のカウント値を合成した値を補正する。【選択図】図１
2008256657.tif 000002
【特許請求の範囲】
【請求項１】
モータに取り付けられる検出部と、前記モータ外に配置され、前記検出部との間でデータ通信可能に接続されたドライバとを有するモータ用エンコーダであって、
前記モータの回転に伴って擬似正弦波状のアナログ信号を出力するピックアップと、
前記ピックアップから出力されるアナログ信号をデジタル信号に変換してシリアル出力するアナログ／デジタル変換器と、基準電位に対するアナログ信号の符号変化に伴って信号レベルが切り替わるパルス状の符号変化信号を生成するコンパレータと、前記アナログ／デジタル変換器及び前記コンパレータから出力されるデジタル信号を受け取って、逓倍処理する逓倍部とを有し、
前記逓倍部は、前記アナログ／デジタル変換器から出力されるデジタル信号から第１の逓倍カウント値を算出する第１の逓倍回路と、前記コンパレータから出力される符号変化信号の符号変化をカウントして第２の逓倍カウント値を生成する第２の逓倍回路と、第１の逓倍カウント値と第２の逓倍カウント値を合成して合成逓倍カウント値を生成する合成回路と、前回の合成逓倍カウント値と今回の合成逓倍カウント値の差の大きさが所定の値以上になったらカウント値のずれを補正する誤カウント補正回路を有することを特徴とするモータ用エンコーダ。
【請求項２】
前記誤カウント補正回路は、前回の合成逓倍カウント値と今回の合成逓倍カウント値の差が第１の閾値を越えたら、第２の逓倍カウント値の２カウント分補正した合成逓倍カウント値を生成し、第１の閾値未満で第２の閾値以上であったら第２の逓倍カウント値の１カウント分補正した合成逓倍カウント値を生成するように構成されていることを特徴とする請求項１に記載のモータ用エンコーダ。
【請求項３】
第１の閾値は、第２の逓倍カウント値の１．５カウントに相当する値であり、第２の閾値は、第２の逓倍カウント値の０．５カウントに相当する値であることを特徴とする請求項２に記載のモータ用エンコーダ。
【請求項４】
前記ピックアップは、周期が１／４異なる擬似サイン波信号と擬似コサイン波信号を出力し、前記アナログ／デジタル変換器及び前記コンパレータは、擬似サイン波信号が入力される第１のアナログ／デジタル変換器及び第１のコンパレータと、擬似コサイン波信号が入力される第２のアナログ／デジタル変換器及び第２のコンパレータを有することを特徴とする請求項１から請求項３のいずれか一項に記載のモータ用エンコーダ。
【請求項５】
前記アナログ／デジタル変換器及び前記コンパレータを前記検出部に設け、前記逓倍部を前記ドライバに設けたことを特徴とする請求項１から請求項４のいずれか一項に記載のモータ用エンコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ用エンコーダに関する。
【背景技術】
【０００２】
モータの回転制御をするときに、ロータの回転位置を検出するセンサとして、例えば、エンコーダを使用することがある。この種の用途に用いられるエンコーダでは、ロータの回転に従って周期関数からなるアナログ信号が発生されるので、アナログ／デジタル（以下、Ａ／Ｄという）変換器でデジタルのパルス信号を作成してステータのコイルの通電を切り替えるタイミングを演算する（例えば、特許文献１参照）。
【０００３】
ここで、従来のエンコーダは、モータに内蔵して使用されるエンコーダ基板がケーブルでドライバに接続される構成になっている。エンコーダ基板は、ロータに固定されたスケールの回転を検出する光学ピックアップと、光学ピックアップから出力される擬似サイン波出力が入力されるＡ／Ｄ変換器と、擬似コサイン波出力が入力されるＡ／Ｄ変換器と、各Ａ／Ｄ変換器からのデジタル信号を４逓倍する逓倍専用ＩＣ（集積回路）と、レベル変換回路が実装されている。ここで、４逓倍のパルス信号を作成するためには、擬似サイン波や擬似コサイン波（以下、これらを総称するときは擬似正弦波という）の符号変化を常に検出していなければならない。このため、Ａ／Ｄ変換器に要求される能力は、モータへの通電を切り替えるタイミングを演算する周期より大きい周波数でＡ／Ｄ変換が可能である必要がある。例えば、１周に１０２４個のスリットがあるスケールを使用し、６０００ｒｐｍ（１００Ｈｚ）で回転させたときに、符号の変化を正しく判定するためには、１００Ｈｚ×１０２４×４＝４０９．６ｋＨｚ以上の周波数でＡ／Ｄ変換する必要がある。このため、従来のモータ用エンコーダでは、高速差動Ａ／Ｄ変換器を使用し、逓倍専用ＩＣとの間の通信はパラレル通信を採用していた。
【特許文献１】実開昭６１−８２２１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、モータ用エンコーダが複数の信号を使って逓倍した信号を生成するときは、信号が出力されるタイミングがずれるとカウント値が大きくずれてしまうことがあった。
また、高速差動Ａ／Ｄ変換器は、回路のサイズが大きくなるので、エンコーダ基板を小型化することができなかった。また、高速差動Ａ／Ｄ変換器と逓倍専用ＩＣの間は、特許文献１に示すように多数の配線でパラレル接続する必要があった。このような配線は、エンコーダ基板の小型化を妨げる原因になっていた。さらに、逓倍専用ＩＣもパラレル通信をするために多数の端子が必要になるので小型化が難しかった。これらの理由から、従来ではエンコーダ基板を小型化することが困難であり、エンコーダ基板を内蔵するモータの小型化も難しかった。
この発明は、このような事情に鑑みてなされたものであり、モータ用エンコーダの誤カウントを防止することを主な目的とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決する本発明の請求項１に係る発明は、モータに取り付けられる検出部と、前記モータ外に配置され、前記検出部との間でデータ通信可能に接続されたドライバとを有するモータ用エンコーダであって、前記モータの回転に伴って擬似正弦波状のアナログ信号を出力するピックアップと、前記ピックアップから出力されるアナログ信号をデジタル信号に変換してシリアル出力するアナログ／デジタル変換器と、基準電位に対するアナログ信号の符号変化に伴って信号レベルが切り替わるパルス状の符号変化信号を生成するコンパレータと、前記アナログ／デジタル変換器及び前記コンパレータから出力されるデジタル信号を受け取って、逓倍処理する逓倍部とを有し、前記逓倍部は、前記アナログ／デジタル変換器から出力されるデジタル信号から第１の逓倍カウント値を算出する第１の逓倍回路と、前記コンパレータから出力される符号変化信号の符号変化をカウントして第２の逓倍カウント値を生成する第２の逓倍回路と、第１の逓倍カウント値と第２の逓倍カウント値を合成して合成逓倍カウント値を生成する合成回路と、前回の合成逓倍カウント値と今回の合成逓倍カウント値の差の大きさが所定の値以上になったらカウント値のずれを補正する誤カウント補正回路を有することを特徴とするモータ用エンコーダとした。
アナログ／デジタル変換器の出力タイミングとコンパレータの出力タイミングがずれていたときは、合成逓倍カウント値の今回値が前回値に対して大きく異なる値になる。したがって、今回値と前回値の差に応じて補正を行い、正しいカウント値が得られるようにする。
【０００６】
請求項２に係る発明は、請求項１に記載のモータ用エンコーダにおいて、前記誤カウント補正回路は、前回の合成逓倍カウント値と今回の合成逓倍カウント値の差が第１の閾値を越えたら、第２の逓倍カウント値の２カウント分補正した合成逓倍カウント値を生成し、第１の閾値未満で第２の閾値以上であったら第２の逓倍カウント値の１カウント分補正した合成逓倍カウント値を生成するように構成されていることを特徴とする。
このモータ用エンコーダは、前回の合成逓倍カウント値と今回の合成逓倍カウント値の差が大きいときには、第２の逓倍カウント値の１カウント分又は２カウント分の補正を行う。前回の合成逓倍カウント値に対して今回の合成逓倍カウント値が第１、第２の閾値より大きいときは、それぞれ２カウント分、１カウント分だけ減算する。前回の合成逓倍カウント値に対して今回の合成逓倍カウント値が第１、第２の閾値より小さいときは、それぞれ２カウント分、１カウント分だけ加算する。
【０００７】
請求項３に係る発明は、請求項２に記載のモータ用エンコーダにおいて、第１の閾値は、第２の逓倍カウント値の１．５カウントに相当する値であり、第２の閾値は、第２の逓倍カウント値の０．５カウントに相当する値であることを特徴とする。
このモータ用エンコーダは、第２の逓倍カウント値のカウントアップ又はカウントダウンのタイミングがずれたときに合成逓倍カウント値の誤差が大きくなることに着目し、第２の逓倍カウント値に対応付けて補正する。
【０００８】
請求項４に係る発明は、請求項１から請求項３のいずれか一項に記載のモータ用エンコーダにおいて、前記ピックアップは、周期が１／４異なる擬似サイン波信号と擬似コサイン波信号を出力し、前記アナログ／デジタル変換器及び前記コンパレータは、擬似サイン波信号が入力される第１のアナログ／デジタル変換器及び第１のコンパレータと、擬似コサイン波信号が入力される第２のアナログ／デジタル変換器及び第２のコンパレータを有することを特徴とする。
このモータ用エンコーダは、ピックアップが位相の異なる２種類のアナログ信号を発生させる。このため、アナログ／デジタル変換器及びコンパレータがそれぞれ２つずつ検出部に設けられ、それぞれに対応したデジタル信号がモータ外のドライバに送られて逓倍処理される。
【０００９】
請求項５に係る発明は、請求項１から請求項４のいずれか一項に記載のモータ用エンコーダにおいて、前記アナログ／デジタル変換器及び前記コンパレータを前記検出部に設け、前記逓倍部を前記ドライバに設けたことを特徴とする。
このモータ用エンコーダは、逓倍処理を行う逓倍部がモータ外に配置される。アナログ／デジタル変換器からシリアル出力されたデジタルデータは、ドライバに送られてからデータ処理される。検出部から出力されるアナログ信号の符号変化は、コンパレータの出力を参照すれば調べられるのでアナログ／デジタル変換器の信号出力頻度を低くできる。
【発明の効果】
【００１０】
本発明によれば、アナログ／デジタル変換器とコンパレータを用いて合成逓倍カウント値を作成するようにしたので簡単な構成でモータの回転検出が行える。この際に、アナログ／デジタル変換器とコンパレータの信号出力のタイミングがずれたときは、誤カウント補正回路で合成逓倍カウント値が補正されるので、正しいカウント値が得られる。
【発明を実施するための最良の形態】
【００１１】
発明を実施するための最良の形態について図面を参照しながら詳細に説明する。
エンコーダ１は、モータのロータの回転軸に固定されるスケール２を含み、モータ内に搭載されるエンコーダ基板３と、ケーブル４を介して接続されるドライバ５とを有する。
【００１２】
スケール２は、不透明な円盤にスリット列を設けた構成になっている。スリット列は、擬似正弦波を出力するために周方向にスリットが設けられている。スリットは、周方向に多数、例えば、１０２４個設けられた第１のスリット列と、周方向に１箇所だけ設けた第２のスリットを有する。第１のスリット列は、ロータの回転角度を検出するために用いられる。第２のスリットは、モータの回転回数を計測したり、エンコーダ１のカウント値をリセットしたりする際に使用される。なお、スケール２は、ガラス等の円盤に光を反射する部分と反射しない部分が周方向に等間隔に設けた構成でも良い。
【００１３】
エンコーダ基板３は、スケール２に近接して配置される光ピックアップ１１を有する検出部である。光ピックアップ１１の出力は、エンコーダ基板３に搭載された第１の差動Ａ／Ｄ変換器１２、第１のコンパレータ１３、第２の差動Ａ／Ｄ変換器１４及び第２のコンパレータ１５に接続されている。さらに、信号を送受信する際に使用するレベル変換回路１６も実装されている。
【００１４】
光ピックアップ１１は、透過型であれば発光素子と受光素子がスケール２のスリットを挟んで配置され、反射型であれば発光素子と受光素子がスケール２の同じ側に配置され、スケール２が回転したときに第１のスリット列に対応して周期的に変化するアナログ信号が出力される。この実施の形態では、アナログ信号として、擬似正弦波信号である擬似サイン波信号と、擬似サイン波信号に対して位相が１／４周期ずれた擬似正弦波信号である擬似コサイン波信号とを発生するように構成されている。光ピックアップ１１は、基準電位に対する差動出力として擬似サイン波信号及び擬似コサイン波信号を出力する。具体的には、擬似サイン波信号は、基準電位からのプラス成分である擬似サインプラス信号Ａｓｉｎ１と、基準電位からのマイナス成分である擬似サインマイナス信号Ａｓｉｎ２として出力される。同様に、擬似サイン波信号は、基準電位からのプラス成分である擬似コサインプラス信号Ａｃｏｓ１と、基準電位からのマイナス成分である擬似コサインマイナス信号Ａｃｏｓ２として出力する。さらに、スケール２が一回転する度に第２のスリットに対応して１回出力されるインデックス信号Ｉｘがレベル変換回路１６に出力される。
【００１５】
第１の差動Ａ／Ｄ変換器１２は、光ピックアップ１１から出力される擬似サインプラス信号Ａｓｉｎ１と擬似サインマイナス信号Ａｓｉｎ２をＡ／Ｄ変換し、アナログの擬似サイン波信号をデジタル化した第１のデジタル信号Ｄｓｉｎをシリアル出力する。
第２の差動Ａ／Ｄ変換器１４は、光ピックアップ１１から出力される擬似コサインプラス信号Ａｃｏｓ１と擬似コサインマイナス信号Ａｃｏｓ２をＡ／Ｄ変換し、アナログの擬似コサイン波信号をデジタル化した第２のデジタル信号Ｄｃｏｓをシリアル出力する。
各差動Ａ／Ｄ変換器１２，１４には、レベル変換回路１６から制御信号ＡＤ１及びクロック信号ＡＤ２が入力され、第１、第２のデジタル信号Ｄｓｉｎ，Ｄｃｏｓが一定時間ごとに同期して出力されるようになっている。
【００１６】
第１のコンパレータ１３は、光ピックアップ１１から出力される擬似サインプラス信号Ａｓｉｎ１と擬似サインマイナス信号Ａｓｉｎ２から擬似サイン波信号の符号変化信号Ｃｓｉｎをシリアル出力する。符号変化信号Ｃｓｉｎは、擬似サイン波信号が基準電位に対してプラス側の値であるか、マイナス側の値であるかを示す信号である。
第２のコンパレータ１５は、光ピックアップ１１から出力される擬似コサインプラス信号Ａｃｏｓ１と擬似コサインマイナス信号Ａｃｏｓ２から擬似サイン波信号の符号変化信号Ｃｃｏｓをシリアル出力する。符号変化信号Ｃｃｏｓは、擬似コサイン波信号が基準電位に対してプラス側の値であるか、マイナス側の値であるかを示す信号である。
【００１７】
レベル変換回路１６は、各差動Ａ／Ｄ変換器１２，１４及び各コンパレータ１３，１５からシリアル出力されるデジタル信号Ｄｓｉｎ，Ｄｃｏｓ，Ｃｓｉｎ，Ｃｃｏｓと、インデックス信号Ｉｘが入力され、ケーブル４の信号線を通してドライバ５に出力するように構成されている。レベル変換回路１６は、ＲＳ−４２２やＬＶＤＳ（Low Voltage Differential Signaling）等に規格に則った差動信号に変換してケーブル４からデータをドライバ５に送信することで、耐ノイズ性を向上させている。また、ケーブル４を介してエンコーダ基板３の各回路に電力が供給される。
【００１８】
ここで、各差動Ａ／Ｄ変換器１２，１４からデジタル信号を受け取るために必要な端子数は、２つである。同様に、各コンパレータ１３，１５から符号変化信号Ｃｓｉｎ，Ｃｃｏｓを受け取るために必要な端子数も２つである。これに制御信号ＡＤ１及びクロック信号ＡＤ２を出力する端子と、インデックス信号Ｉｘ用の端子を合わせてもレベル変換回路１６のデータ入力に必要な端子数は７個で済む。これに対して、従来のＡ／Ｄ変換器のようにパラレル通信を行う場合、例えば、１２ビットのデータ出力では１２個の端子と、信号ＡＤ１，ＡＤ２，Ｉｘ用の３つの端子の合計１５の端子が必要であった。
また、パラレル出力された１２ビットのデータをケーブル４で送信する場合には、１２本の信号線が必要であり、差動信号を使用する場合には１２×２＝２４本の信号線が必要になる。これに対して、レベル変換回路１６は、差動信号を使用する場合でも、４×２＝８本の信号線で足りる。
【００１９】
ドライバ５は、レベル変換回路２１と、逓倍部である逓倍専用ＩＣ２２と、制御用のＣＰＵ（中央演算装置）２３とを有する。
逓倍専用ＩＣ２２は、エンコーダ基板３から出力された信号が入力されるインターフェイス回路３１と、Ａ／Ｄ変換したデジタル信号Ｄｓｉｎ，Ｄｃｏｓを逓倍する第１の逓倍回路３２と、符号変換信号Ｃｓｉｎ，Ｃｃｏｓから逓倍のパルス信号を作成してカウントアップ又はカウントダウンを行う第２の逓倍回路である２相エンコーダ用カウンタ３３と、合成逓倍カウント値生成回路３４と、誤カウントを補正する誤カウント補正回路３５とを有する。
【００２０】
合成逓倍カウント値生成回路３４は、第１の逓倍回路３２で生成した第１の逓倍カウント値と、２相エンコーダ用カウンタ３３で生成した第２の逓倍カウント値とを合成して合成逓倍カウント値を生成する。
図２に示すように、誤カウント補正回路３５は、補正前のカウント値が入力される引き算回路４１及び補正回路４２を有し、補正回路４２で補正したカウント値を出力する構成になっている。補正したカウント値は、保存用レジスタ４３に記憶され、必要に応じて引き算回路４１に補正後のカウント値を入力可能になっている。引き算回路４１の出力は、補正回路４２の入力に接続されている。
【００２１】
次に、この実施の形態のエンコーダ１でモータの回転検出を行う処理について説明する。
モータのロータが回転すると、回転軸に固定されたスケール２が一緒に回転する。光学ピックアップ１１の発光素子から出射された光は、スケール２を透過又は反射して受光素子に入力される。光学ピックアップ１１からは、受光素子で受光した光の光量に応じてアナログ信号が出力される。アナログ信号は、擬似的な正弦波形になっており、スケール２や発光素子、受光素子の配置によって位相が９０度ずれた第１の擬似信号と第２の擬似信号が出力される。以下、第１の擬似信号を擬似サイン波信号とし、第２の擬似信号を擬似コサイン波信号とする。この光学ピックアップ１１は、基準電位からの差動信号を出力するように構成されているので、図３に示すように、擬似サイン波信号は、基準電位より電位が高い成分からなる擬似サインプラス信号Ａｓｉｎ１と、基準電位より電位が低い成分からなる擬似サインマイナス信号Ａｓｉｎ２とが出力される。同様に、擬似コサイン波信号は、基準電位より電位が高い成分からなる擬似コサインプラス信号Ａｃｏｓ１と、基準電位より電位が低い成分からなる擬似コサインマイナス信号Ａｃｏｓ２とが出力される。
【００２２】
擬似サインプラス信号Ａｓｉｎ１及び擬似サインマイナス信号Ａｓｉｎ２は、差動Ａ／Ｄ変換器１２と第１のコンパレータ１３のそれぞれに入力される。差動Ａ／Ｄ変換器１２は、制御信号ＡＤ１の指令を受けて一定時間ごとに擬似サインプラス信号Ａｓｉｎ１及び擬似サインマイナス信号Ａｓｉｎ２をデジタル変換して第１のデジタル信号Ｄｓｉｎを作成し、レベル変換回路１６にシリアル出力する。第１のデジタル信号Ｄｓｉｎを作成する頻度は、擬似正弦波の周波数以下の頻度で良い。
第１のコンパレータ１３では、擬似サインプラス信号Ａｓｉｎ１と擬似サインマイナス信号Ａｓｉｎ２を比較して符号変化信号Ｃｓｉｎを作成してシリアル出力する。この結果、図３に示すように、擬似サイン波信号の変化に応じてＨｉｇｈレベルとＬｏｗレベルが入れ替わるパルス信号になる。
【００２３】
擬似コサインプラス信号Ａｃｏｓ１及び擬似コサインマイナス信号Ａｃｏｓ２は、差動Ａ／Ｄ変換器１４と第２のコンパレータ１５のそれぞれに入力される。差動Ａ／Ｄ変換器１４は、前記と同様に、制御信号ＡＤ１の指令を受けて一定時間ごとにアナログ信号をデジタル変換して第２のデジタル信号Ｄｃｏｓに作成し、レベル変換回路１６にシリアル出力する。第２のデジタル信号Ｄｃｏｓは、第１のデジタル信号Ｄｓｉｎと同期して作成される。
第２のコンパレータ１５では、擬似コサイン波信号についての符号変化信号Ｃｃｏｓを作成してシリアル出力する。この結果、図３に示すように、擬似コサイン波信号の変化に応じてＨｉｇｈレベルとＬｏｗレベルが入れ替わるパルス信号になる。符合変化信号Ｃｃｏｓは、符号変化信号Ｃｓｉｎに対して擬似正弦波の周期で１／４周期ずれたパルス信号になる。
【００２４】
各差動Ａ／Ｄ変換器１２，１４及び各コンパレータ１３，１５から出力されたデジタル信号は、レベル変換回路１６及びケーブル４を介してドライバ５に送信される。ドライバ５では、デジタル信号がレベル変換回路２１から逓倍専用ＩＣ２２に受け渡される。逓倍専用ＩＣ２２は、ＣＰＵ２３の制御下でデータ処理を行う。
２相エンコーダカウンタ３３は、符号変化信号Ｃｓｉｎ，Ｃｃｏｓの符号の変化を調べて符号の変化から回転方向を検出する。例えば、図３の符号変化信号Ｃｓｉｎ，Ｃｃｏｓのように、時間経過に従って擬似コサイン波信号についての符号変化信号Ｃｃｏｓと擬似サイン波信号についての符号変化信号Ｃｓｉｎの信号レベルの組み合わせが（Ｈｉｈｇ、Ｈｉｇｈ）の次に（Ｌｏｗ，Ｈｉｇｈ）に切り替わるとき、つまり符号変化信号Ｃｃｏｓが符号変化信号Ｃｓｉｎより先行して変化するときはモータが反時計回りしているとみなし、符号が切り替わるごとにカウントアップする。
【００２５】
例えば、カウント開始時のカウント数が「ｎ」であった場合、符号変化信号Ｃｓｉｎ，Ｃｃｏｓのいずれかの符号が変化する度に、「ｎ＋１」、「ｎ＋２」、「ｎ＋３」、「ｎ＋４」、「ｎ＋５」、「ｎ＋６」、「ｎ＋７」とカウントアップするような４逓倍カウント値が第２の逓倍カウント値として算出される。
【００２６】
さらに、第１の逓倍回路３２は、擬似サイン波信号及び擬似コサイン波信号をＡ／Ｄ変換したデジタル信号Ｄｓｉｎ，Ｄｃｏｓから第１の逓倍カウント値を算出する。第１の逓倍カウント値は、擬似正弦波の位相ｔａｎ−１（第１のデジタル信号Ｄｓｉｎの値／第２のデジタル信号Ｄｃｏｓ）から演算される。この実施の形態では、ラインＬ１に示すように、スケール２のスリットの数に対応して１０２４カウントまでカウントアップしてからリセットされるような信号になる。
【００２７】
第１、第２の逓倍カウント値は、合成逓倍カウント値生成回路３４において合成され、ラインＬ２に示すように、４逓倍のパルス信号で段階的にカウントアップした値（ラインＬ２ａ参照）に、１つのカウント値の間をリニアに補完するような合成逓倍カウント値が得られる。なお、合成逓倍カウント値の算出例として、この実施の形態では、第１の逓倍カウント値の下位８ビットの信号（ラインＬ３参照）に、第２の逓倍カウント値を２５６倍した値を加算している。
【００２８】
一方、モータが逆回転したときは、図４に示すような擬似サイン波信号及び擬似コサイン波信号が得られる。このとき、符号変化信号Ｃｓｉｎ，Ｃｃｏｓの信号レベルの組み合わせは、符号変化信号Ｃｃｏｓに先行して符号変化信号Ｃｓｉｎが変化する。ドライバ５は、モータが時計回りしているとみなし、符号が切り替わるごとにカウントダウンする。
例えば、カウント開始時のカウント数が「ｎ」であった場合、符号変化信号Ｃｓｉｎ，Ｃｃｏｓのいずれかの符号が変化する度に、「ｎ−１」、「ｎ−２」、「ｎ−３」、「ｎ−４」、「ｎ−５」、「ｎ−６」、「ｎ−７」とカウントダウンするような第２の逓倍カウント値が得られる。
【００２９】
第１の逓倍回路３２は、デジタル信号Ｄｓｉｎ，Ｄｃｏｓから擬似正弦波の位相ｔａｎ−１を算出して第１の逓倍カウント値を生成する。ラインＬ４に示すように、スケール２のスリットの数に対応して１０２４カウントからカウントダウンしてカウント値がゼロになったらリセットされるような信号になる。合成逓倍カウント値生成回路３４は、ラインＬ５に示すように、４逓倍の第２のカウント値で段階的にカウントダウンするときに（ラインＬ５ａ参照）、１つのカウント値の間をリニアに補完するような合成逓倍カウント値を生成する。この場合も第１の逓倍カウント値の下位８ビットの信号（ラインＬ６参照）に、第２の逓倍カウント値を２５６倍した値を加算している。
【００３０】
さらに、合成逓倍カウント値は、誤カウント補正回路３５に入力され、誤カウントがあった場合には補正される。誤カウント補正回路３５の処理を図５のフローチャートに示す。誤カウント補正回路３５は、予め前回の合成逓倍カウント値を保存用レジスタ４３に保存しておく（ステップＳ１０１）。今回の合成逓倍カウント値が新しく入力されたら、引き算回路４１が前回の合成逓倍カウント値と、新しく入力された今回の合成逓倍カウント値の差を算出する（ステップＳ１０２）。引き算の結果は、補正回路４２に入力される。補正回路４２は、差が第２の逓倍カウント値である４逓倍カウント値の１．５カウント分より大きいときは（ステップＳ１０３でＹｅｓ）、４逓倍カウント値を２カウント分減らす（ステップＳ１０４）。差が４逓倍カウント値の１．５カウント分より小さく（ステップＳ１０３でＮｏ）、かつ４逓倍カウント値の０．５カウント分より大きいときは（ステップＳ１０５でＹｅｓ）４逓倍カウント値を１カウント分減らす（ステップＳ１０６）。
【００３１】
これに対して、差が４逓倍カウント値の−１．５カウント分より小さいときは（ステップＳ１０７でＹｅｓ）、４逓倍カウント値を２カウント分増やす（ステップＳ１０８）。差が４逓倍カウント値の−１．５カウント分より大きく（ステップＳ１０７でＮｏ）、かつ４逓倍カウント値の−０．５カウント分より小さいときは（ステップＳ１０９でＹｅｓ）４逓倍カウント値を１カウント分増やす（ステップＳ１１０）。それ以外の場合は、カウント値を修正しない。つまり、今回の合成逓倍カウント値と、保存用レジスタ４３に記憶されている前回の合成逓倍カウント値の差を調べ、差が第１の閾値（差がプラスマイナスのそれぞれについて１．５カウント分）を越えているか、差が第１の閾値から第２の閾値（差がプラスマイナスのそれぞれについて０．５カウント分）までの間にあるかによって、異なる補正値を選択する。
【００３２】
ここで、前回の合成逓倍カウント値と今回の合成逓倍カウント値の差が４逓倍カウント値の０．５カウントより大きく、１．５カウント以下の場合（ステップＳ１０５でＹｅｓに相当）について、図６を参照して具体的に説明する。
符号変化信号Ｃｓｉｎ，Ｃｃｏｓは、本来であれば、一部破線で示すように、擬似コサイン波信号や擬似サイン波信号が基準電位とクロスする位置で符号が切り替わる筈であるが、アナログ式の第１、第２のコンパレータ１３，１５のクロス点の検出タイミングと、Ａ／Ｄ変換のサンプルホールドタイミングとに回路の遅延等によって誤差が生じることがある。例えば、実線で示す符号変化信号Ｃｓｉｎ，Ｃｃｏｓのように実際のクロス点より手前のタイミングで符号変化が生じたとみなされたときは、ラインＬ２に示すように、対応する位置のカウント値が不連続に大きくなる。第２の逓倍カウント値である４逓倍カウント値がラインＬ２ａに示すように早いタイミングで「ｎ＋２」にカウントアップされ、これに第１の逓倍カウント値を加算した値が大きくなってしまうからである。
そこで、この場合には、ステップＳ１０６で４逓倍カウント値を１カウント分減らして合成逓倍カウント値を演算すれば、一部を破線で示すラインＬ７に示すように、連続したカウント値が得られるようになる。
【００３３】
また、第２の逓倍カウント値で「ｎ＋４」から「ｎ＋５」にカウントアップするときのように実際のクロス点より遅れて符号変化が生じたとみなされたときは、ラインＬ２に示すように、対応する位置のカウント値が不連続に小さくなる。第２の逓倍カウント値である４逓倍カウント値がラインＬ２ａに示すように遅れたタイミングで「ｎ＋５」にカウントアップされ、これに第１の逓倍カウント値を加算した値が小さくなってしまうからである。
そこで、この場合には、ステップＳ１１０で４逓倍カウント値を１カウント分増やして合成逓倍カウント値を演算すれば、一部を破線で示すラインＬ７に示すように、連続したカウント値が得られるようになる。
【００３４】
この実施の形態では、逓倍専用ＩＣ２２をドライバ５側に搭載したので、モータ内に収容されるエンコーダ基板３に大型のＩＣを搭載する必要がなくなり、エンコーダ基板３を小型化できる。
シリアル出力するＡ／Ｄ変換器１２，１４を使用したので、Ａ／Ｄ変換器１２，１４とレベル変換回路１６の間の信号ラインの数を削減でき、エンコーダ基板３を小型化できる。Ａ／Ｄ変換器１２，１４を高速処理を行うタイプに比べて小型化できることもエンコーダ基板３の小型化に貢献する。シリアル出力を使用することでケーブル４に必要な信号線の数を減らせるのでケーブル４を細くできる。ケーブル４の信号線が減ることで、ケーブル４をエンコーダ基板３に接続するためのコネクタも小さくでき、エンコーダ基板３をさらに小型化できる。
シリアル出力するＡ／Ｄ変換器１２，１４では、データ変換の頻度が擬似正弦波の符号変化の頻度を下回ることがあるが、符号の変化はコンパレータ１３，１４の出力から判定できるので、第２の逓倍カウント値をベースにＡ／Ｄ変換したときのカウント値を加算すれば正確なカウント値が得られる。このため、Ａ／Ｄ変換器１２，１４のデータ変換の頻度が少なくてもモータの回転検出を確実に行える。
【００３５】
また、この実施の形態では、誤カウント補正回路３５が合成逓倍カウント値の前回値と今回値を比較し、その差が所定値以上であるときにカウント異常と判断して補正を行うようにしたので誤カウントが防止される。例えば、１回転の分解能が２０ビットのモータ用エンコーダでサンプリング周期が５０μ秒のとき、合成逓倍カウント値で１２８の変化は回転数１００ｒｐｍに相当するが、実際のモータではこのような回転数変化はあり得ない。したがって、カウント値の差が１２８（第２の逓倍カウント値の０・５カウントに相当）を越えたら、２５６（第２の逓倍カウント値の１カウントに相当）を減算すれば、正しいカウント値に修正することができる。
【００３６】
なお、本発明は、前記の実施の形態に限定されずに広く応用することができる。
例えば、光学ピックアップ１１の出力信号や、ケーブル４を介して送受信するデータは、差動出力を用いなくても良い。
光学ピックアップ１１は一種類のアナログ信号を出力し、これに基づいて回転検出のカウント値を生成しても良い。
第１の閾値と第２の閾値の値は、１．５カウント、０．５カウントに限定されない第２の逓倍カウント値の１カウント分、２カウント分のずれを補正するのに適した値であれば良い。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態に係るモータ用エンコーダのブロック図である。
【図２】誤カウント補正回路の詳細を示すブロック図である。
【図３】正転時の擬似正弦波とカウント値の関係を説明する図である。
【図４】逆転時の擬似正弦波とカウント値の関係を説明する図である。
【図５】誤カウント補正処理を説明するフローチャートである。
【図６】誤カウントが発生するような例を示す図である。
【符号の説明】
【００３８】
１      モータ用エンコーダ
２      スケール
３      エンコーダ基板（検出部）
４      ケーブル
５      ドライバ
１１      光学ピックアップ
１２      第１の差動Ａ／Ｄ変換器
１３      第１のコンパレータ
１４      第２の差動Ａ／Ｄ変換器
１５      第２のコンパレータ
１６，２１      レベル変換回路
２２      逓倍専用ＩＣ（逓倍部）
２３      ＣＰＵ
３２      第１の逓倍回路
３３      ２相エンコーダ用カウンタ（第２の逓倍回路）
３４      合成逓倍カウント値生成回路
３５      誤カウント補正回路
４１      引き算回路
４２      補正回路
４３      エンコーダ値保存用レジスタ
【図１】
2008256657.tif 000003
【図２】
2008256657.tif 000004
【図３】
2008256657.tif 000005
【図４】
2008256657.tif 000006
【図５】
2008256657.tif 000007
【図６】
2008256657.tif 000008