(57)【要約】【課題】  正常に動作しているか否かを判定することができる撮像装置を提供する。【解決手段】  撮像装置１は、受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子１０を駆動する撮像装置１であって、各画素セルは、フォトダイオードと、フォトダイオードから読み出された電荷を保持する電荷保持部とを有する。撮像装置１は、複数の画素セルのうちの特定の画素セルの電荷保持部に、フォトダイオードを経由して電圧を印加して電荷を蓄積させる可変電圧発生部４７を備える。【選択図】  図１
2008085804.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子を駆動する撮像装置であって、
前記各画素セルは、フォトダイオードと、前記フォトダイオードから読み出された電荷を保持する電荷保持部とを有し、
前記電荷保持部に電圧を印加して電荷を蓄積させる電圧印加部を備えたことを特徴とする撮像装置。
【請求項２】
前記電圧印加部は、前記電荷保持部に印加する電圧を制御する電圧制御部を有する請求項１に記載の撮像装置。
【請求項３】
前記ＭＯＳ型固体撮像素子の駆動信号を発生する駆動信号発生部と、
前記駆動信号に同期して、前記画素セルから出力される画素信号を検波する検波部と、
を備えた請求項１に記載の撮像装置。
【請求項４】
受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子を駆動する撮像装置であって、
前記各画素セルは、フォトダイオードと、前記フォトダイオードから読み出された電荷を保持する電荷保持部とを有し、
前記撮像装置は、
前記ＭＯＳ型固体撮像素子の駆動信号を発生する駆動信号発生部と、
特定の信号レベルになるように予め設定された電圧を前記電荷保持部に印加する電圧印加部とを備え、
ＭＯＳ型固体撮像素子の駆動信号に同期して画像信号を読み出し、同期信号タイミングと画素信号の検波結果に基づいて、電圧を印加した電荷保持部を含む画素セルの位置を特定する撮像装置。
【請求項５】
前記電圧印加部が、前記ＭＯＳ型固体撮像素子と同一チップ上に設けられている請求項４に記載の撮像装置。
【請求項６】
電圧が印加される電荷保持部を含む画素セルが、前記ＭＯＳ型固体撮像素子の中に複数個存在する請求項１〜５のいずれかに記載の撮像装置。
【請求項７】
前記電圧印加部にて電圧を印加した電荷保持部からの画像信号に基づいて前記ＭＯＳ型固体撮像素子の動作に関する情報を検出し、検出された情報を他の機器へ送信する通信部を備える請求項１〜５のいずれかに記載の撮像装置。
【請求項８】
受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子を駆動する撮像装置であって、
電荷を保持する電荷保持部と、前記電荷保持部に保持された電荷を前記画素セルの出力線に出力する電荷出力部とを有する試験用セルと、
前記電荷保持部に電荷を蓄積させる電圧印加部と、
前記ＭＯＳ型固体撮像素子の駆動信号を発生する駆動信号発生部と、
前記駆動信号に同期して、前記画素セルおよび前記試験用セルから出力される画素信号出力を検波する検波部と、
を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子を用いた撮像装置に関し、特に撮像装置の正常な動作を確認する技術に関する。
【背景技術】
【０００２】
従来から、１画素あたり３つのトランジスタで構成されるＭＯＳ型の固体撮像装置が使用されている（例えば、特許文献１参照）。固体撮像装置は、画素セル部、行走査回路、信号処理部、負荷回路、列走査回路、論理積回路を有する。各画素セルは、露光期間中の受光量に応じて電荷を蓄積するフォトダイオード、フォトダイオードから出力される電荷を一時的に保持する電荷保持部を有している。固体撮像装置は、電荷保持部に保持された電荷を画素信号として読み出す。固体撮像装置は、各画素セルを行走査回路からのリードパルスおよびリセットパルスにより１行ごとに順次選択し、出力信号線を通じて画素信号を信号処理部に伝送する。固体撮像装置は、信号処理部に伝送された１行分の画素信号を列走査回路からの走査パルスにより１列ごとに出力する。
【０００３】
固体撮像素子は、選択された行の画素セルにのみリセットパルスを与え、選択された行の電荷保持部の電位をＨｉ電位にすることで、増幅トランジスタをＯＮ状態にして画素信号を出力させる。逆に、選択されていない行の画素セルの電荷保持部の電位をＬｏ電位に保つことで、増幅トランジスタをＯＦＦ状態にして、画素信号を出力させないようにする。
【０００４】
具体的には、リセットパルスによって電荷保持部の電位をＶＤＤＣＥＬＬ（電源電圧）の電位に設定し、次にリードパルスによってフォトダイオードに蓄積された電荷を電荷蓄積部へと読み出す。読み出された電荷に相当する画素信号が増幅トランジスタで増幅されて出力される。最後にリセットパルスによって電荷保持部の電荷をクリアし、読み出し後は、非選択状態にする。その後、再び、光量に応じてフォトダイオードに蓄積された電荷を電荷保持部に流し込む。以上の動作を各行の画素に対して繰り返し行うことにより、画素信号が読み出される。
【特許文献１】特開２００３−４６８６４号公報（第５−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
固体撮像素子は、フォトダイオードに入射される光量に応じて光電変換された電圧値を画素出力信号として出力するので、外部から入射される光量を定量的に計測しない限り、フォトダイオードから出力される電荷量が正しい値であるか否かを判定することができない。製造ばらつきなど生じる固体撮像素子の回路ゲイン、ダイナミックレンジ、リニアリティーなどの個体特性差を撮像装置動作時に動的に検出し、制御することはできない。
【０００６】
また、フォトダイオードから出力された電荷量は、画素セルに配置されたソースフォロア回路によって電圧信号に変換され、画素出力信号として固体撮像素子から出力されるが、画素出力信号はアナログ信号である。そのため、画素出力信号を判定して撮像装置が正常に動作しているかを判断することが極めて困難である。特に、撮像された画像を目視で確認しないセンシング用途の撮像装置においては、電気的に画素出力信号を判定して機器が正常に動作していることを判定することが大変に難しいという課題がある。
【０００７】
本発明は、上記背景に鑑み、正常に動作しているか否かを判定することができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の撮像装置は、受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子を駆動する撮像装置であって、前記各画素セルは、フォトダイオードと、前記フォトダイオードから読み出された電荷を保持する電荷保持部とを有し、前記電荷保持部に電圧を印加して電荷を蓄積させる電圧印加部を備えた構成を有する。
【０００９】
この構成により、光によって励起された電荷に代えて、電圧印加部による電圧の印加によって電荷保持部に電荷を蓄積するので、印加した電圧とこれに対する出力信号に基づいて、画素セルの読み出しトランジスタから画素信号出力までの回路ゲイン、ダイナミックレンジ、リニアリティーなど計測することができる。
【００１０】
本発明の撮像装置において、前記電圧印加部は、前記電荷保持部に印加する電圧を制御する電圧制御部を有する。
【００１１】
この構成により、印加する電圧を変化させることができるので、製造ばらつき等によって生じた各画素セルの個体差に起因する特性を測ることができる。例えば、ＶＤＤ信号のＬｏレベルの大きさについて言えば、ＶＤＤ信号のＬｏレベルは個体ごとに差があるが、従来は、設計によってＶＤＤ信号のＬｏレベルの値を定めていた。従って、ＶＤＤ信号のＬｏレベルは、個体にかかわらず、フォトダイオードに蓄積された電荷を確実に保持しておける安全な値を設定する必要があった。本発明によれば、印加電圧を変えて個体ごとにテストすることにより、それぞれの個体に適切なＶＤＤ信号のＬｏレベルの値を設定することができる。
【００１２】
本発明の撮像装置は、前記ＭＯＳ型固体撮像素子の駆動信号を発生する駆動信号発生部と、前記駆動信号に同期して、前記画素セルから出力される画素信号を検波する検波部とを備えた構成を有する。
【００１３】
この構成により、駆動信号に同期して画素信号を検波するので、電圧が印加された画素セルからの信号を特定することができる。
【００１４】
本発明の他の態様の撮像装置は、受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子を駆動する撮像装置であって、前記各画素セルは、フォトダイオードから読み出された電荷を保持する電荷保持部とを有し、前記撮像装置は、前記ＭＯＳ型固体撮像素子の駆動信号を発生する駆動信号発生部と、特定の信号レベルになるように予め設定された電圧を前記電荷保持部に印加する電圧印加部とを備え、ＭＯＳ型固体撮像素子の駆動信号に同期して画素信号を読み出し、同期信号タイミングと画素信号の検波結果に基づいて、電圧を印加した電荷保持部を含む画素セルの位置を特定する構成を有する。
【００１５】
この構成により、画素セルに印加される電圧は、特定の信号レベルになるようにあらかじめ設定されているので、出力された画素信号に基づいて、固体撮像素子内のどの位置に電圧が印加された画素セルが配置されているかを検出できる。また、特定された画素セルからの信号が、駆動信号タイミングに同期して現れるか否かを確認することで、撮像装置が正常に動作していることを判断することができる。
【００１６】
本発明の撮像装置において、前記電圧印加部は、前記ＭＯＳ型固体撮像素子と同一チップ上に設けられた構成を有する。
【００１７】
これにより、電圧を印加するための回路を搭載したチップの外部に設けなくてもよいので、各画素セルを小型化することができる。
【００１８】
本発明の撮像装置において、電圧が印加される電圧印加部を含む画素セルが、前記ＭＯＳ型固体撮像素子の中に複数個存在する構成を有する。
【００１９】
この構成により、複数の画素セルに電圧を印加することにより、より正確に撮像装置の動作状況を確認することができる。
【００２０】
本発明の撮像装置は、前記電圧印加部にて電圧を印加した電荷保持部からの画像出力信号に基づいて前記ＭＯＳ型固体撮像素子の動作に関する情報を検出し、検出された情報を他の機器へ送信する通信部を備えた構成を有する。
【００２１】
この構成により、他の機器において、撮像装置の動作状況を確認することができる。
【００２２】
本発明の他の態様の撮像装置は、受光量に応じた信号を出力する複数の画素セルを有するＭＯＳ型固体撮像素子を駆動する撮像装置であって、電荷を保持する電荷保持部と、前記電荷保持部に保持された電荷を前記画素セルの出力線に出力する電荷出力部とを有する試験用セルと、前記電荷保持部に電荷を蓄積させる電圧印加部と、前記ＭＯＳ型固体撮像素子の駆動信号を発生する駆動信号発生部と、前記駆動信号に同期して、前記画素セルおよび前記試験用セルから出力される画素信号出力を検波する検波部とを備えた構成を有する。
【００２３】
このように、フォトダイオードを有しない試験用のセルを用いることにより、上記した発明と同様に、印加した電圧とこれに対する出力信号に基づいて、画素セルの読み出しトランジスタから画素信号出力までの各種特性を計測することができる。
【発明の効果】
【００２４】
本発明によれば、光によって励起された電子に代えて、電圧印加部による電圧の印加によって電荷保持部に電荷を蓄積するので、印加した電圧とこれに対する出力信号に基づいて、画素セルの読み出しトランジスタから画素信号出力までの回路ゲイン、ダイナミックレンジ、リニアリティーなど計測することができるというすぐれた効果を有する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態の撮像装置について図面を用いて説明する。
（第１の実施の形態）
はじめに、本実施の形態の撮像装置の概要について説明する。本実施の形態の撮像装置は、固体撮像素子内の特定の画素セルの電荷保持部に対して、任意の電圧を印加し、出力された信号を信号処理部で検波する。検波された画素出力信号に基づいて、画素セルの読み出しトランジスタから画素信号出力までの回路ゲイン、ダイナミックレンジ、リニアリティーなど計測し、固体撮像素子のばらつきを考慮した最適なパラメータで信号処理へ反映させ、撮像信号として良好なＳ／Ｎ、ダイナミックレンジ、リニアリティーを実現できる。
【００２６】
図１は、本実施の形態における撮像装置１を示す図である。撮像装置１は、固体撮像素子に相当するＭＯＳセンサ１０と、ＭＯＳセンサ１０の出力信号を処理するための信号処理部４０とを有している。信号処理部４０は、画素の黒レベルと撮像信号の差分をとるためのＣＤＳ回路４１と、ゲイン量を制御するＡＭＰ回路４２と、アナログ信号をデジタル信号に変換するＡＤＣ部４３と、デジタル信号となったセンサ信号を処理するためのＤＳＰ部４４と、センサ信号の振幅を検波するための検波部４５と、センサの駆動信号を発生するためのセンサ駆動回路４６と、センサに任意の可変電圧を印加させるための可変電圧発生部４７と、可変電圧を制御するための可変電圧制御部４８と、画素出力信号を検波しＤＳＰ部で信号処理を行うために個体ごとばらつくパラメータを記録しておくためのメモリ４９を備えている。
【００２７】
図２は、ＭＯＳセンサ１０の構成を示す図である。ＭＯＳセンサ１０は、図２に示すように画素セル１１を２次元にアレイ状に配置した固体撮像素子である。ＭＯＳセンサ１０は、外部から電圧を印加できる特定の画素セル（以下、「特定画素セル」という）１２をアレイ状の画素セル１１の一部に配置している。
【００２８】
図３は、ＭＯＳセンサ１０の回路構成を示す図である。図４は、ＣＭＯＳ型の撮像装置の特定画素セル１２と負荷回路部と可変電圧発生部の構成を示す図である。図３に示すように、ＭＯＳセンサ１０は、画素セル１１と、行走査回路１３と、列走査回路１４を備えている。また、ＭＯＳセンサ１０は、各行に設けられた論理積回路１５と、各列に設けられた負荷回路１６と、列走査回路１４に接続された信号処理部１７を備えている。
【００２９】
ＭＯＳセンサ１０は、各画素セル１１における受光量に応じて出力される画素信号を読み出す。ここで画素セル１１は、Ｌ行×Ｍ列で配列されている。本実施の形態では、画素セル１１のうちの一つが、外部から電圧が印加される特定画素セル１２となっている。
【００３０】
撮像装置１は、画素セルを選択するために、ＶＳＴＡＲＴ信号２０を印加することによって行走査回路１３を動作させる。撮像装置１は、選択された行のＡＮＤ回路１５にＲＥＡＤ信号２２とＲＥＳＥＴ信号２３を印加する。選択された行のＡＮＤ回路１５は、行選択信号のＬＳＥＬ信号２７と読み出し信号であるＲＥＡＤ信号２２との論理積をとってリードパルスＲＤ信号２２を生成し、ＬＳＥＬ信号２７とＲＥＳＥＴ信号２３との論理積をとってリセットパルスＲＳＴ信号２３を生成する。
【００３１】
選択された行において、リードパルスＲＤ信号２２とリセットパルスＲＳＴ信号２３が画素セル１１に供給され、読み出しプロセスが実施され、画素信号が出力される。その後、ＶＤＤＣＥＬＬ信号３０をＬレベルで印加し、ＲＳＴ信号２３をＨレベルで印加することで電荷保持部３１を非選択状態とする。電荷保持部３１を非選択にする際、ＶＤＤＣＥＬＬ信号３０のＬレベルを、一定の電圧になるように設定する。
【００３２】
撮像装置１は、選択された行の画素信号を、出力信号線を通じて画素信号を信号処理部１７に伝送する。撮像装置１は、信号処理部１７に伝送された１行分の画素信号を、水平駆動パルスＨＳＴＡＲＴ信号２１を基準に、列走査回路１４からの走査パルスにより１列ごとに出力する。出力される画素セルの画素出力信号２６は、フォトダイオード３２にて光電変換された電圧信号として読み出される。
【００３３】
次に、各画素セル１１の動作について説明する。図４に示すように、各画素セル１１では、リセットトランジスタのオンにより、電源部（ＶＤＤＣＥＬＬ信号３０）のＨｉ電位が電荷保持部３１に与えられる。このＨｉ電位は、増幅トランジスタを通じて、負荷回路１６に接続の出力信号線に出力される。これが基準電位となる。
【００３４】
フォトダイオード３２は、受光量に応じて電子を放出する。放出された電子は、電荷保持部３１に与えられ、増幅トランジスタを通じて出力信号線に出力される。これが信号電位である。
【００３５】
画素信号とは、基準電位と信号電位との電位差に基づく信号である。信号処理部１７は、その二つ時点における出力信号線の電位差により画素信号を読み出す。なお、前述の基準電位や信号電位の出力動作は、行走査回路１３からのリードパルス２２およびリセットパルス２３をリードトランジスタおよびリセットトランジスタに与えることにより制御される。また、電荷保持部３１は、回路図上では単なる接続点であるが、集積回路内ではＰＮ接合部に相当し、一定の電荷を蓄積する容量が形成されている。
【００３６】
可変電圧発生部４７は、ＶＲＥＦ信号２４を通じて、任意の電圧をフォトダイオード３２に印加する。本実施の形態では、フォトダイオード３２の出力端を経由して電荷保持部３１に電圧を印加している。これにより、可変電圧発生部４７からの電圧は、フォトダイオード３２から電荷保持部３２への出力電圧と同様に、リードトランジスタを経由する。従って、リードトランジスタの個体差の影響を含めて、画素セルごとの信号出力特性を求めることができる。
【００３７】
可変電圧発生部４７で発生される任意の電圧は、バイアス回路５０で発生された電圧であり、ＤＡコンバータやＰＷＭといった電圧量を制御できる形態で発生される。フォトダイオード３２に印加されたＶＲＥＦ信号２４の電圧は、リードトランジスタおよび出力信号線を通じて画素信号を信号処理部１７に伝送される。すなわち、外部から電圧を印加された特定画素セル１２は、フォトダイオード３２で光電変換された電荷量ではなく、可変電圧発生部４７によって印加された電圧が画素セル１２の信号出力になる。
【００３８】
図５は、撮像装置１の駆動パルスを示すタイミングチャートを示す図である。図５を用いて、ｎ行目が選択されているときの画素セル１１の動作を説明する。特に、ｎ行目の画素セル１１およびｎ＋１行目の画素セル１１の動作について説明する。図６（ａ）〜図６（ｇ）は、画素読み出し時の電位推移を示す図である。図６（ａ）〜図６（ｇ）を参照して、各時点における電位推移についても説明する。
【００３９】
撮像装置１の動作説明に先立って、図６（ａ）〜図６（ｇ）の電位推移図について、図７を参照して説明する。図７において、「ＰＤ」はフォトダイオード３２に蓄積される電荷を示し、「ＦＤ」は電荷保持部に蓄積される電荷を示す。ＰＤとＦＤとの間には、ＲＤ信号２２の電位の壁が存在する。図７では、下方向が電圧レベルが高く、上方向が電圧レベルが低い。ＲＤ信号２２がＨｉになると壁は低くなり、ＰＤからＦＤに電荷が流れる。逆に、ＲＤ信号２２がＬｏｗになると壁が高くなり、ＰＤとＦＤとは電気的に隔離される。
【００４０】
図７において、「ＡＭＰ」は電源電圧を示す。電源電圧は、ＶＤＤＣＥＬＬ信号によって与えられる。ＦＤとＡＭＰとの間にはＲＳＴ信号２３の壁が存在する。ＲＳＴ信号２３がＨｉになると壁は低くなり、ＦＤからＡＭＰに電荷が流れる。逆に、ＲＳＴ信号２３がＬｏｗになると壁が高くなり、ＦＤとＡＭＰは電気的に隔離される。
【００４１】
続いて、図５および図６を参照して、撮像装置１の画素セル１１の動作について説明する。
（１）ＬＳＥＬ  ｎパルスによってｎ行目の画素セル１１が選択されると、電荷保持部３１の電位をＶＤＤＣＥＬＬ（電源部）のＨｉ電位とすべく、ｎ行目の画素セル１１に対するリセットパルス（ＲＳＴ  ｎ）がＨｉ電位となり、リセットトランジスタがＯＮ状態となる。これにより、電荷保持部３１の電位がＶＤＤＣＥＬＬのＨｉ電位になり、それに応じた電位が増幅トランジスタから出力されて出力信号線の電位が上昇する（図６（ａ）参照）。
【００４２】
（２）リセットパルス（ＲＳＴ  ｎ）がＬｏ電位となり、リセットトランジスタがＯＦＦ状態となる。このとき、電荷保持部３１は、Ｈｉ電位を保つ（図６（ｂ）参照）。
【００４３】
（３）リードパルス（ＲＤ  ｎ）がＨｉ電位となり、リードトランジスタがＯＮ状態となる。これにより、フォトダイオード３２に光情報に応じて蓄積されていた電荷が、電荷保持部３１に読み出され、その結果、電荷保持部３１の電位が降下する（図６（ｃ）参照）。電荷保持部３１の電位の降下に応じて、増幅トランジスタの出力部の電位が降下し、出力信号線の電位が降下する。
【００４４】
（４）リードパルス（ＲＤ  ｎ）がＬｏ電位となり、リードトランジスタがＯＦＦ状態となる。信号処理部１７は、出力信号線の電位差を画素信号として測定する（図６（ｄ）、図６（ｅ）参照）。その後、ＶＤＤＣＥＬＬがＬｏ電位となる（図６（ｆ）参照）。
【００４５】
（５）電荷保持部３１の電位をＶＤＤＣＥＬＬのＬｏ電位とするべく、リセットパルス（ＲＳＴ  ｎ）がＨｉ電位となり、リセットトランジスタがＯＮ状態となる（図６（ｆ）参照）。これにより、電荷保持部３１の電位がＬｏ電位になり、増幅トランジスタがＯＦＦ状態となる（図６（ｇ）参照）。
【００４６】
以上により、ｎ行に配置された画素セル１１の画素信号出力動作が終了する。その後、ＬＳＥＬｎパルスがＬｏとなって、ｎ行は非選択行となり、ＬＳＥＬｎ＋１パルスがＨｉとなってｎ＋１行が選択行となる。
【００４７】
この動作により、通常、光が入射される画素セルは、フォトダイオードで光電変換された電荷が電圧信号になって読み出されるが、外部から電圧を与えた特定の画素セルは、印加された電圧が、そのまま出力されることになる。
【００４８】
次に、本実施の形態の撮像装置において、特定画素セル１２を用いて、ＭＯＳセンサ１０が正常に動作しているか否かを確認する動作について説明する。
【００４９】
図８は、図２で示したＭＯＳセンサ１０に駆動パルスＶＳＴＡＲＴ信号２０、ＨＳＴＡＲＴ信号２１を与えたときの特定画素セルの読み出しタイミングを示した図である。図８において、画素信号出力に記載された番号は、読み出された列を示している。特定画素セル１２は、図１に示す信号処理システムの可変電圧発生部４７より、任意の電圧が印加される。ＭＯＳセンサ１０は、図８に示されるようにセンサ駆動回路４６で発生される駆動パルスＶＳＴＡＲＴ信号２０およびＨＳＴＡＲＴ信号２１を基準にして、画素信号出力が読み出される。駆動パルスＶＳＴＡＲＴ信号２０およびＨＳＴＡＲＴ信号２１により、特定画素セル１２が読み出せるタイミングが分かるため、その位置の電圧値を検波回路である検波部４５で検波する。特定画素セル１２に与える電圧値は、可変電圧制御部４８によって制御され、ＬｏレベルからＨｉレベルまで順次印加される。その際の検波結果をメモリ４９に格納する。特定画素セル１２に与えられた電圧と検波結果の電圧値を比較することで、ＭＯＳセンサ１０の個体に依存する特性（回路ゲイン、ダイナミックレンジ、リニアリティー）を計測することができる。
【００５０】
本実施の形態の撮像装置１は、光によって励起された電子に代えて、可変電圧発生部４７によって発生した電圧を印加して電荷保持部３１に電圧を蓄積するので、印加した電圧とこれに対する出力信号に基づいて、画素セル１２の読み出しトランジスタから画素信号出力までの回路ゲイン、ダイナミックレンジ、リニアリティーなど計測することができる。
【００５１】
また、可変電圧発生部４７は、印加する電圧を変更することができるので、個体ごとに異なる撮像装置１の特性を適切に測ることができる。
【００５２】
また、メモリ４９に蓄えられた検波結果に基づき、ＤＳＰ４４で使用される信号処理用パラメータを決定し、使用する。すなわち、この特性を理想の特性へ補正するためのパラメータに変換して、ＤＳＰ４４へ設定することにより、ＭＯＳセンサ１０にかかわる個体差による特性差を補正でき、良好な信号処理を行うことができる。
【００５３】
（第２の実施の形態）
第２の実施の形態の撮像装置は、基本的な構成は、第１の実施の形態と同じであるが、ＭＯＳセンサ１０内の特定画素セルの電荷保持部３１に対して、あらかじめ設定された電圧を印加する。信号処理装置４０で画素出力信号を検波し、検波された結果が予め設定された電圧と等価であることを判別し、電圧が印加された画素を特定し、その画素からの出力に基づいて、撮像装置が正常に動作していることを判別する。
【００５４】
第２の実施の形態のＭＯＳセンサ１０は、図２に示すように画素セルを２次元のアレイ状に配置し、特定画素セル１２をアレイ状の画素セルの一部に配置している。特定画素セル１２は、図１に示す信号処理装置４０の可変電圧発生部４７より、任意の電圧が印加される。このとき可変電圧発生部４７より与えられたＶＲＥＦ電圧による検波結果をあらかじめ測定しておき、メモリ４９に記録しておく。駆動パルスＶＳＴＡＲＴ信号２０およびＨＳＴＡＲＴ信号２１により、特定画素セル１２から一定間隔のタイミングで特定画素セル１２の信号が読み出されると、その画素信号を検波し、あらかじめメモリ４９に記録していた値と等しいかを比較する。等しい結果が検出できた場合、その画素信号は、電圧が印加された特定画素セル１２からの出力であることが分かる。特定画素セル１２からの出力信号のタイミングを検知することにより、ＭＯＳセンサ１０が正常に動作しているか否かを判定できる。これにより、ＭＯＳセンサ１０から出力される画素信号を画像として目視しなくとも、電気的に撮像装置が正常に動作しているか否かを判定できる。
【００５５】
以上、本発明の撮像装置について、実施の形態を挙げて詳細に説明したが、本発明は上記した実施の形態に限定されるものではない。
【００５６】
上記した実施の形態では、フォトダイオード３２に電圧を印加する可変電圧発生部４７を特定画素セル１２の外部に設ける例について説明したが、可変電圧発生部４７は、特定画素セル１２と同一チップ上に設けることとしてもよい。これにより、画素セル１２に配線をコンタクトしなくてもよいので、解像度の低下を防止しつつ可変電圧発生部４７を設けることができる。
【００５７】
上記した実施の形態では、特定画素セル１２がＭＯＳ撮像素子上に１個存在する例を挙げて説明したが、特定画素セル１２は、必ずしも１個でなくてもよく、複数の特定画素セルを設けることとしてもよい。例えば、各出力線に１個ずつ特定画素セル１２を設けてもよいし、全画素に特定画素セルの構成を採用してもよい。
【００５８】
上記した実施の形態では、画素セルのうちの一部に電圧を印加し、特定画素セルとして機能させることとしたが、フォトダイオードを持たない動作試験用のセルを設けることとしてもよい。すなわち、画素セルからフォトダイオードを除いた構成の試験用セルを設け、試験用セルからの出力信号を、画素セルの出力信号線に流す。これにより、試験用セルからの出力信号のタイミングに基づいて、撮像装置が正常に動作しているか否かを判断することができる。また、画素セルに電圧印加用のコンタクトを設けなくてもよいので、解像度の低下を防止できる。
【００５９】
上記した実施の形態において、信号処理部４０は、検出した情報を他の機器に送信する通信部を備えてもよい。これにより、他の機器において、撮像装置１の動作状況を確認することができる。
【産業上の利用可能性】
【００６０】
以上説明したように、本発明によれば、撮像素子の画素セルの読み出しトランジスタから画素信号出力までの回路ゲイン、ダイナミックレンジ、リニアリティーなど計測することができるというすぐれた効果を有し、センシング用途の撮像装置などで画像を目視しなくとも正常に動作しているか否かを判定できる撮像装置等として有用である。また、カメラとしてのアプリケーション、たとえば、モバイルカメラ、カムコーダ、監視カメラ、車載カメラ等として有用である。
【図面の簡単な説明】
【００６１】
【図１】撮像装置の構成を示す図
【図２】選択画素セル読み出し時の固体撮像素子モデルを示す図
【図３】固体撮像素子を示す図
【図４】画素セル部を示す図
【図５】画素列読み出しタイミングチャート
【図６】画素読み出し時の電位推移図
【図７】画素読み出し時の電位図
【図８】選択画素セル読み出しタイミングチャート
【符号の説明】
【００６２】
１  撮像装置
１０  ＭＯＳセンサ
１１  画素セル
１２  特定画素セル
１３  行走査回路
１４  列走査回路
１５  論理積回路
１６  負荷回路
１７  信号処理部
１８  出力アンプ
２３  リセットパルス（ＲＳＴ）
２４  リードパルス（ＲＤ）
２５  負荷ＤＣバイアス（ＬＯＡＤＣＥＬＬ）
２６  画素出力信号
３０  電源部（ＶＤＤＣＥＬＬ）
３１  電荷蓄積部
３２  フォトダイオード（ＰＤ）
４０  信号処理装置
４１  ＣＤＳ回路
４２  ＡＭＰ回路
４３  ＡＤＣ部
４４  ＤＳＰ
４５  検波部
４６  センサ駆動回路
４７  可変電圧発生部
４８  可変電圧制御部
４９  メモリ
５０  バイアス回路
【図１】
2008085804.tif 000003
【図２】
2008085804.tif 000004
【図３】
2008085804.tif 000005
【図４】
2008085804.tif 000006
【図５】
2008085804.tif 000007
【図６】
2008085804.tif 000008
【図７】
2008085804.tif 000009
【図８】
2008085804.tif 000010