(57)【要約】【課題】  オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破すること。【解決手段】  半導体装置１０は、半導体下層２２と、第１不純物拡散抑制膜２４ａと、第３不純物拡散抑制膜２４ｃと、半導体上層２６と、第１不純物拡散抑制膜２４ａ上の半導体上層２６の一部に設けられているドレイン領域３１と、第３不純物拡散抑制膜２４ｃ上の半導体上層２６の一部に設けられているソース領域３５と、ドレイン領域３１とソース領域３５の間の半導体上層２６に対向するゲート電極３４を備えている。半導体上層２６内のｐ型不純物の濃度は、第１不純物拡散抑制膜２４ａ及び第３不純物拡散抑制膜２４ｃ上で薄く、半導体下層２２の第２領域２２ｂ上で濃い。【選択図】  図１
2008277413.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を製造する方法であって、以下の工程を備える：
ｐ型の不純物を含む窒化物半導体の半導体下層の表面の第１領域と第２領域と第３領域のうちの第１領域上に第１不純物拡散抑制膜を形成し、第３領域上に第３不純物拡散抑制膜を形成する不純物拡散抑制膜形成工程、ここで、第２領域は、第１領域と第３領域の間の少なくとも一部に位置している；
第１不純物拡散抑制膜上、第３不純物拡散抑制膜上、及び半導体下層の第２領域上に窒化物半導体の半導体上層を結晶成長する半導体上層形成工程；
第１不純物拡散抑制膜上の半導体上層の一部にｎ型の不純物を導入し、ドレイン領域を形成するドレイン領域形成工程；
第３不純物拡散抑制膜上の半導体上層の一部にｎ型の不純物を導入し、ソース領域を形成するソース領域形成工程；
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極を形成するゲート電極形成工程、ここで、ゲート電極が対向している半導体上層は、第２領域上の半導体上層を含んでおり、ゲート電極は、その第２領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。
【請求項２】
不純物拡散抑制膜形成工程では、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有するように第１不純物拡散抑制膜を形成するとともに、その薄膜部が半導体下層の第２領域側に位置するように形成し、
ドレイン領域形成工程では、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨ってドレイン領域を形成することを特徴とする請求項１の半導体装置の製造方法。
【請求項３】
半導体装置を製造する方法であって、以下の工程を備える：
ｐ型の不純物を含む窒化物半導体の半導体下層の表面の第１領域と第２領域と第３領域のうちの第１領域上に第１不純物拡散抑制膜を形成し、第３領域上に第３不純物拡散抑制膜を形成し、第２領域上に第１不純物拡散抑制膜及び第３不純物拡散抑制膜の双方の膜厚よりも薄い第２不純物拡散抑制膜を形成する不純物拡散抑制膜形成工程、ここで、第２領域は、第１領域と第３領域の間の少なくとも一部に位置している；
第１不純物拡散抑制膜上、第２不純物拡散抑制膜上、及び第３不純物拡散抑制膜上に窒化物半導体の半導体上層を結晶成長する半導体上層形成工程；
第１不純物拡散抑制膜上の半導体上層の一部にｎ型の不純物を導入し、ドレイン領域を形成するドレイン領域形成工程；
第３不純物拡散抑制膜上の半導体上層の一部にｎ型の不純物を導入し、ソース領域を形成するソース領域形成工程；
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極を形成するゲート電極形成工程、ここで、ゲート電極が対向している半導体上層は、第２不純物拡散抑制膜上の半導体上層を含んでおり、ゲート電極は、その第２不純物拡散抑制膜上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。
【請求項４】
不純物拡散抑制膜形成工程では、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有するように第１不純物拡散抑制膜を形成するとともに、その薄膜部が半導体下層の第２領域側に位置するように形成し、
ドレイン領域形成工程では、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨ってドレイン領域を形成することを特徴とする請求項３の半導体装置の製造方法。
【請求項５】
不純物拡散抑制膜は、窒化アルミニウムであることを特徴とする請求項１〜４のいずれかの半導体装置の製造方法。
【請求項６】
半導体装置であって、以下を備える：
ｐ型の不純物を含む窒化物半導体の半導体下層、ここで、半導体下層の表面は第１領域と第２領域と第３領域を有し、第２領域は、第１領域と第３領域の間の少なくとも一部に位置している；
半導体下層の表面の第１領域上に設けられている第１不純物拡散抑制膜；
半導体下層の表面の第３領域上に設けられている第３不純物拡散抑制膜；
第１不純物拡散抑制膜上、第３不純物拡散抑制膜上、及び半導体下層の第２領域上に設けられているとともに、ｐ型不純物の濃度が第１不純物拡散抑制膜及び第３不純物拡散抑制膜上で薄く、半導体下層の第２領域上で濃い窒化物半導体の半導体上層；
第１不純物拡散抑制膜上の半導体上層の一部に設けられており、ｎ型の不純物を含むドレイン領域；
第３不純物拡散抑制膜上の半導体上層の一部に設けられており、ｎ型の不純物を含むソース領域；
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極、ここで、ゲート電極が対向している半導体上層は、第２領域上の半導体上層を含んでおり、ゲート電極は、その第２領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。
【請求項７】
第１不純物拡散抑制膜は、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有し、
薄膜部が半導体下層の第２領域側に位置しており、
ｐ型不純物の濃度が、薄膜部上で濃く、厚膜部上で薄く分布しており、
ドレイン領域は、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨っていることを特徴とする請求項６の半導体装置。
【請求項８】
半導体装置であって、以下を備える：
ｐ型の不純物を含む窒化物半導体の半導体下層、ここで、半導体下層の表面は第１領域と第２領域と第３領域を有し、第２領域は、第１領域と第３領域の間の少なくとも一部に位置している；
半導体下層の表面の第１領域上に設けられている第１不純物拡散抑制膜；
半導体下層の表面の第３領域上に設けられている第３不純物拡散抑制膜；
半導体下層の表面の第２領域上に設けられているとともに、第１不純物拡散抑制膜及び第３不純物拡散抑制膜の双方の膜厚よりも薄い第２不純物拡散抑制膜；
第１不純物拡散抑制膜上、第２不純物拡散抑制膜上、及び第３不純物拡散抑制膜上に設けられているとともに、ｐ型不純物の濃度が第１不純物拡散抑制膜及び第３不純物拡散抑制膜上で薄く、第２不純物拡散抑制膜上で濃い窒化物半導体の半導体上層；
第１不純物拡散抑制膜上の半導体上層の一部に設けられており、ｎ型の不純物を含むドレイン領域；
第３不純物拡散抑制膜上の半導体上層の一部に設けられており、ｎ型の不純物を含むソース領域；
ドレイン領域とソース領域の間の半導体上層に対向するゲート電極、ここで、ゲート電極が対向している半導体上層は、第２不純物拡散抑制膜上の半導体上層を含んでおり、ゲート電極は、その第２不純物拡散抑制膜上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。
【請求項９】
第１不純物拡散抑制膜は、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有し、
薄膜部が半導体下層の第２領域側に位置しており、
ｐ型不純物の濃度が、薄膜部上で濃く、厚膜部上で薄く分布しており、
ドレイン領域は、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨っていることを特徴とする請求項８の半導体装置。
【請求項１０】
不純物拡散抑制膜は、窒化アルミニウムであることを特徴とする請求項６〜９のいずれかの半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いた半導体装置とその製造方法に関する。
【背景技術】
【０００２】
非特許文献１に、窒化物半導体を用いた横型の半導体装置の一例が開示されている。図１１に、非特許文献１に開示されている半導体装置３００の断面図を模式的に示す。半導体装置３００は、サファイア基板３２０と、サファイア基板３２０上に設けられているｐ型のボディ領域３２２と、ボディ領域３２２の表面部の一部に設けられているｎ型のドレイン領域３３１及びｎ型のソース領域３３５と、ドレイン領域３３１に電気的に接続されているドレイン電極３３２と、ソース領域３３５に電気的に接続されているソース電極３３６と、ドレイン領域３３１とソース領域３３５を隔てているボディ領域３２２にゲート絶縁膜３３３を介して対向しているゲート電極３３４を備えている。
【０００３】
【非特許文献１】Y. Irokawa et. al., Appl. Phys. Lett., vol. 84, No. 15, p. 2919(2004)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１１に示す半導体装置３００では、ドレイン領域３３１とソース領域３３５は、ｐ型のボディ領域３２２の表面部にｎ型不純物をイオン注入することによって形成される。一方、ｎ型不純物がイオン注入されなかった表面部は、ゲート電極３３４の一部が対向するボディ領域３２２になる。本発明者らの検討によると、ボディ領域３２２に含まれるｐ型不純物の濃度が濃いと、イオン注入で導入したｎ型不純物の活性化率が低いことが分かってきた。このため、ボディ領域３２２に含まれるｐ型不純物の濃度が濃いと、ドレイン領域３３１とソース領域３３５のシート抵抗が増加し、この結果、半導体装置３００のオン抵抗が増大することが分かってきた。この課題に対しては、ボディ領域３２２に含まれるｐ型不純物の濃度を薄くすれば、ドレイン領域３３１とソース領域３３５のシート抵抗の増加を抑えることができる。しかし、この場合、ゲート電極３３４が対向するボディ領域３２２に含まれるｐ型不純物の濃度も薄くなり、ゲート閾値電圧が小さくなるという問題が顕在化してくる。即ち、従来の半導体装置３００には、オン抵抗とゲート閾値電圧の間にトレードオフの関係が存在している。
【０００５】
上記トレードオフ関係は、ボディ領域３２２の表面部に含まれているｐ型不純物の濃度が、水平面内で一定であることに起因する。従来の半導体装置３００では、ｐ型不純物が水平面内で一定であるボディ領域３２２に対してイオン注入し、ｎ型不純物が導入された部分をドレイン領域３３１とソース領域３３５にし、ｎ型不純物が導入されなかった部分をボディ領域３２２にする。この製造方法では、ボディ領域３２２に含まれているｐ型不純物の濃度を薄くし、ドレイン領域３３１とソース領域３３５にとって好都合な濃度にしたときは、ゲート閾値電圧にとって不都合な濃度になってしまう。一方、ボディ領域３２２に含まれているｐ型不純物の濃度を濃くし、ゲート閾値電圧にとって好都合な濃度にしたときは、ドレイン領域３３１とソース領域３３５にとって不都合な濃度になってしまう。ｐ型不純物の濃度がボディ領域３２２の水平面内で一定である限り、上記問題は解消されない。
【０００６】
本発明は、ｐ型不純物の濃度を水平面内で異なるようにすることで、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破する技術を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本明細書で開示される技術は、ｐ型不純物の濃度を水平面内で異なるように形成し、ｐ型不純物の濃度が薄い部分にドレイン領域及びソース領域を選択的に形成し、ｐ型不純物の濃度が濃い部分に対向してゲート電極を選択的に形成することを特徴としている。具体的には、不純物拡散抑制膜を利用してｐ型不純物の拡散に差を設けることによって、ｐ型不純物の濃度を水平面内で異なるようにする。実質的には、不純物拡散抑制膜を形成する工程を増加するだけで、ｐ型不純物の濃度を水平面内で異なるようすることができ、その結果、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破することができる。
【０００８】
即ち、本明細書で開示される技術は、半導体装置を製造する方法に具現化することができる。本明細書で開示される半導体装置の製造方法は、ｐ型の不純物を含む窒化物半導体の半導体下層の表面の第１領域と第２領域と第３領域のうちの第１領域上に第１不純物拡散抑制膜を形成し、第３領域上に第３不純物拡散抑制膜を形成する不純物拡散抑制膜形成工程を備えている。ここで、第２領域は、第１領域と第３領域の間の少なくとも一部に位置している。半導体装置の製造方法はさらに、第１不純物拡散抑制膜上、第３不純物拡散抑制膜上、及び半導体下層の第２領域上に窒化物半導体の半導体上層を結晶成長する半導体上層形成工程と、第１不純物拡散抑制膜上の半導体上層の一部にｎ型の不純物を導入し、ドレイン領域を形成するドレイン領域形成工程と、第３不純物拡散抑制膜上の半導体上層の一部にｎ型の不純物を導入し、ソース領域を形成するソース領域形成工程と、ドレイン領域とソース領域の間の半導体上層に対向するゲート電極を形成するゲート電極形成工程を備えている。ここで、ゲート電極が対向している半導体上層は、第２領域上の半導体上層を含んでいる。ゲート電極は、その第２領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。上記各工程の一部は、同時に実施してもよい。例えば、ドレイン領域形成工程とソース領域形成工程を同時に実施してもよい。
上記の製造方法によると、半導体下層から半導体上層へのｐ型不純物の拡散は、第１不純物拡散抑制膜及び第３不純物拡散抑制膜によって抑制されている。このため、半導体上層内のｐ型不純物の濃度は、第１不純物拡散抑制膜及び第３不純物拡散抑制膜上で薄く、第２領域上で濃い。即ち、半導体下層の表面に第１不純物拡散抑制膜及び第３不純物拡散抑制膜を設けることによって、半導体上層内のｐ型不純物の濃度を水平面内で異なるように分布させることができる。さらに、上記の製造方法では、第１不純物拡散抑制膜上の半導体上層の一部にドレイン領域を選択的に形成し、第３不純物拡散抑制膜上の半導体上層の一部にソース領域を選択的に形成する。このため、ドレイン領域及びソース領域は、ｐ型不純物の濃度が薄い部分に選択的に形成されるので、ドレイン領域とソース領域のシート抵抗の増加を抑えることができる。また、上記の製造方法では、ゲート電極が、第２領域上の半導体上層に対向している。さらに、ゲート電極は、その第２領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びているので、ドレイン領域とソース領域の間には、ゲート電極が対向している第２領域上の半導体上層が必ず存在している。このため、ドレイン領域とソース領域の間のキャリアの移動は、ゲート電極に印加する電圧によって制御可能である。ゲート電極がｐ型不純物の濃度が濃い部分（即ち、第２領域上の半導体上層）に対向しているので、ゲート閾値電圧を高くすることができる。上記製造方法によると、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破することができる。
【０００９】
本明細書で開示される半導体装置の製造方法に係る不純物拡散抑制膜形成工程では、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有するように第１不純物拡散抑制膜を形成するとともに、薄膜部が半導体下層の第２領域側に位置するように形成するのが好ましい。さらに、ドレイン領域形成工程では、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨ってドレイン領域を形成することが好ましい。
この製造方法によると、第１不純物拡散抑制膜上の半導体上層内においても、ｐ型不純物の濃度が水平面内で異なることになり、薄膜部上に設けられている半導体上層ではｐ型不純物の濃度が濃く、厚膜部上に設けられている半導体上層ではｐ型不純物の濃度が薄くなる。薄膜部上に設けられている半導体上層では、ｐ型不純物の濃度が濃いので、その部分に形成されるドレイン領域の活性化率が小さくなる。このため、その部分での電界集中が緩和され、半導体装置の耐圧が改善される。
【００１０】
本明細書で開示される技術によると、上記の製造方法を利用して得られる半導体装置を提供することもできる。本明細書で開示される半導体装置は、ｐ型の不純物を含む窒化物半導体の半導体下層を備えている。ここで、半導体下層の表面は、第１領域と第２領域と第３領域を有し、第２領域は、第１領域と第３領域の間の少なくとも一部に位置している。半導体装置はさらに、半導体下層の表面の第１領域上に設けられている第１不純物拡散抑制膜と、半導体下層の表面の第３領域上に設けられている第３不純物拡散抑制膜と、第１不純物拡散抑制膜上、第３不純物拡散抑制膜上、及び半導体下層の第２領域上に設けられているとともに、ｐ型不純物の濃度が第１不純物拡散抑制膜及び第３不純物拡散抑制膜上で薄く、第２領域上で濃い窒化物半導体の半導体上層と、第１不純物拡散抑制膜上の半導体上層の一部に設けられており、ｎ型の不純物を含むドレイン領域と、第３不純物拡散抑制膜上の半導体上層の一部に設けられており、ｎ型の不純物を含むソース領域と、ドレイン領域とソース領域の間の半導体上層に対向するゲート電極を備えている。ここで、ゲート電極が対向している半導体上層は、第２領域上の半導体上層を含んでいる。ゲート電極は、その第２領域上の半導体上層の上方を通過してドレイン領域とソース領域の間を伸びている。
【００１１】
本明細書で開示される半導体装置では、第１不純物拡散抑制膜が、膜厚が薄い薄膜部と膜厚が厚い厚膜部を有しており、薄膜部が半導体下層の第２領域側に位置しているのが好ましい。さらに、ｐ型不純物の濃度が、薄膜部上で濃く、厚膜部上で薄く分布している。また、ドレイン領域は、薄膜部上の半導体上層及び厚膜部上の半導体上層の双方に跨っている。
上記形態の半導体装置によると、ドレイン領域は、ゲート電極側においてｎ型の不純物の活性化率が小さい部分を有する。このため、この部分の電界集中が緩和され、半導体装置の耐圧が改善される。
【００１２】
本明細書で開示される技術では、半導体下層の第２領域上に第２不純物拡散抑制膜を形成してもよい。この場合、第２不純物拡散抑制膜の膜厚は、第１不純物拡散抑制膜及び第３不純物拡散抑制膜の双方の膜厚よりも薄い。この技術は、半導体装置の製造方法、及び半導体装置自体のいずれにも適用できる。
ｐ型不純物の拡散を抑制する効果は、不純物拡散抑制膜の厚みによって変動する。ｐ型不純物の拡散を抑制する効果は、不純物拡散抑制膜の膜厚が厚いと拡散抑制効果が大きく、不純物拡散抑制膜の膜厚が薄いと拡散抑制効果が小さい。したがって、半導体下層の第２領域上に第２不純物拡散抑制膜を形成したとしても、その膜厚が第１不純物拡散抑制膜及び第３不純物拡散抑制膜の双方の膜厚よりも薄ければ、半導体上層内のｐ型不純物の濃度は、第１不純物拡散抑制膜及び第３不純物拡散抑制膜上で薄く、第２不純物拡散抑制膜上で濃く分布する。
【発明の効果】
【００１３】
本明細書で開示される技術では、不純物拡散抑制膜を利用してｐ型不純物の拡散に差を設けることによって、ｐ型不純物の濃度を水平面内で異なるようにすることができる。実質的には、不純物拡散抑制膜を形成する工程を増加するだけで、ｐ型不純物の濃度を水平面内で異なるようすることができ、その結果、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破することができる。
【発明を実施するための最良の形態】
【００１４】
本明細書で開示される技術の好ましい特徴を列記する。
（第１特徴）  窒化物半導体には、一般式がAlXGaYIn1-X-YN (0≦X≦1, 0≦Y≦1, 0≦1-X-Y≦1)で表される材料が用いられる。
（第２特徴）  不純物拡散抑制膜は、有機金属気相成長法を利用して、半導体下層の表面に結晶成長して形成される。
（第３特徴）  半導体上層は、有機金属気相成長法を利用して、不純物拡散抑制膜及び半導体下層の表面から結晶成長によって形成される。
（第４特徴）  第２特徴及び第３特徴において、不純物拡散抑制膜を結晶成長する温度は、半導体上層を結晶成長する温度よりも低い。
【実施例】
【００１５】
（半導体装置１０）
図１に、本実施例の横型の半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、サファイア基板２０と、サファイア基板２０上に設けられている窒化ガリウム（GaN）の半導体下層２２を備えている。半導体下層２２には、ｐ型不純物のマグネシウム（Mg）が含まれている。半導体下層２２の表面は、第１領域２２ａと第２領域２２ｂと第３領域２２ｃを有している。第２領域２２ｂは、第１領域２２ａと第３領域２２ｃの間に位置しており、第１領域２２ａと第３領域２２ｃを隔てている。第１領域２２ａと第２領域２２ｂと第３領域２２ｃは、平面視したときに、ストライプ状に配置されている。
【００１６】
半導体装置１０はさらに、半導体下層２２の第１領域２２ａ上に設けられている第１不純物拡散抑制膜２４ａと、半導体下層２２の第３領域２２ｃ上に設けられている第３不純物拡散抑制膜２４ｃを備えている。第１不純物拡散抑制膜２４ａと第３不純物拡散抑制膜２４ｃには、窒化アルミニウム（AlN）が用いられており、その厚みは約５nm〜２０nmである。
【００１７】
半導体装置１０はさらに、第１不純物拡散抑制膜２４ａ、第３不純物拡散抑制膜２４ｃ、及び半導体下層２２の第２領域２２ｂ上に設けられている窒化ガリウムの半導体上層２６を備えている。半導体上層２６は、第１不純物拡散抑制膜２４ａ上に位置する第１半導体上層２６ａと、半導体下層２２の第２領域２２ｂ上に位置する第２半導体上層２６ｂと、第３不純物拡散抑制膜２４ｃ上に位置する第３半導体上層２６ｃを有する。半導体上層２６には、ｐ型不純物のマグネシウム（Mg）が含まれている。後述の製造方法で説明するように、ｐ型不純物（マグネシウム）の濃度は、第１半導体上層２６ａ及び第３半導体上層２６ｃで相対的に薄く、第２半導体上層２６ｂで相対的に濃い。即ち、半導体上層２６に含まれるｐ型不純物（マグネシウム）の濃度は、水平面内で異なっている。
【００１８】
半導体装置１０はさらに、第１半導体上層２６ａの表面部に設けられているドレイン領域３１と、第３半導体上層２６ｃの表面部に設けられているソース領域３５を備えている。ドレイン領域３１は、チタンとアルミニウムが積層したドレイン電極３２に電気的に接続されている。ソース領域３５は、チタンとアルミニウムが積層したソース電極３６に電気的に接続されている。ドレイン領域３１とソース領域３５にはいずれも、ｐ型不純物（マグネシウム）の他に、ｎ型不純物のシリコン（Si）も含まれている。
【００１９】
半導体装置１０はさらに、ドレイン領域３１とソース領域３５の間の半導体上層２６にゲート絶縁膜３３を介して対向するゲート電極３４を備えている。ゲート電極３４が対向している半導体上層２６は、第２半導体上層２６ｂを含んでいる。ゲート電極３４は、その第２半導体上層２６ｂの上方を通過してドレイン領域３１とソース領域３５の間を伸びている。即ち、ドレイン領域３１とソース領域３５の間には、第２半導体上層２６ｂとゲート絶縁膜３３とゲート電極３４で構成されるゲート部が存在しており、このゲート部によってドレイン領域３１とソース領域３５の間の電子の移動が制御される。ゲート電極３４にゲート閾値電圧よりも大きな正の電圧を印加すると、ゲート電極３４が対向する第２半導体上層２６ｂの表面部に反転層が誘起され、ドレイン領域３１とソース領域３５の間が導通する。ゲート電極３４に電圧を印加しなければ、第２半導体上層２６ｂの表面部に反転層が誘起されず、ドレイン領域３１とソース領域３５の間が非導通となる。ゲート絶縁膜３３の材料には、酸化シリコン（SiO２）が用いられている。ゲート電極３４の材料には、アルミニウムが用いられている。
【００２０】
前記したように、半導体上層２６に含まれるｐ型不純物（マグネシウム）の濃度は、第１半導体上層２６ａ及び第３半導体上層２６ｃで相対的に薄い。このため、ドレイン領域３１及びソース領域３５に含まれるｎ型不純物（シリコン）の活性化率は高くなる。この結果、ドレイン領域３１とソース領域３５のシート抵抗は低く抑えられ、半導体装置１０のオン抵抗も低く抑えることができる。
一方、半導体上層２６に含まれるｐ型不純物（マグネシウム）の濃度は、第２半導体上層２６ｂで相対的に濃い。このため、ゲート閾値電圧を高く設定することができる。
【００２１】
半導体装置１０では、ｐ型不純物（マグネシウム）の濃度が相対的に薄い第１半導体上層２６ａ及び第３半導体上層２６ｃに、ドレイン領域３１とソース領域３５が選択的に設けられている。一方、半導体装置１０では、ｐ型不純物（マグネシウム）の濃度が相対的に濃い第３半導体上層２６ｂに対向してゲート電極３４が選択的に設けられている。即ち、半導体装置１０では、半導体上層２６のｐ型不純物（マグネシウム）の濃度を水平面内で異ならせることによって、ドレイン領域３１とソース領域３５のシート抵抗を小さく抑えることと、ゲート閾値電圧を高くすることの両立を実現している。この結果、半導体装置１０では、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係が打破されている。
【００２２】
（半導体装置１０の製造方法）
次に、図２〜図５を参照して、半導体装置１０の製造方法を説明する。
まず、図２に示すように、MOCVD（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）技術を利用して、サファイア基板２０上に窒化ガリウムの半導体下層２２を結晶成長する。続けて、MOCVD技術を利用して、半導体下層２２上に窒化アルミニウムの不純物拡散抑制膜２４を結晶成長する。半導体下層２２を結晶成長する温度は、良好な結晶が成長するとされる約１１００℃に調整されている。不純物拡散抑制膜２４を結晶成長する温度は、良好な結晶が成長しない６００℃以下に調整されている。
なお、サファイア基板２０に代えて、炭化シリコン（SiC）、窒化ガリウム（GaN）、又はシリコン（Si）の基板を用いてもよい。
【００２３】
次に、図３に示すように、リソグラフィー技術を利用して、不純物拡散抑制膜２４上にマスク４２をパターニングする。マスク４２は、平面視したときに、半導体下層２２の第１領域２２ａ及び第３領域２４ｃに対応する範囲に形成される。マスク４２には、シリコン酸化膜（SiO）又はシリコン窒化膜（SiN）の絶縁膜が用いられる。
次に、図３に示すように、ウェットエッチング技術を利用して、マスク４２が設けられていない範囲に露出している不純物拡散抑制膜２４を除去する。エッチング材料には、水酸化カリウム（KOH）をベースにした水溶液が用いられている。この結果、半導体下層２２の第１領域２２ａ上には第１不純物拡散抑制膜２４ａが形成され、半導体下層２２の第３領域２２ｃ上には第３不純物拡散抑制膜２４ｃが形成される。
なお、不純物拡散抑制膜２４の一部を除去する工程は、ウェットエッチング技術に代えて、ICP（Inductively Coupled Plasma：誘導結合プラズマ）ドライエッチング技術を利用してもよい。
【００２４】
次に、図４に示すように、MOCVD技術を利用して、第１不純物拡散抑制膜２４ａ、第３不純物拡散抑制膜２４ｃ、及び半導体下層２２の第２領域２２ｂ上に半導体上層２６を結晶成長する。半導体上層２６の結晶成長は、不純物を導入せずに実施するが、図４に示すように、半導体上層２６を結晶成長すると、半導体下層２２に含まれているｐ型不純物（マグネシウム）の一部が半導体上層２６内に拡散する。このため、半導体上層２６には、ｐ型不純物（マグネシウム）が含まれることになる。このとき、第１不純物拡散抑制膜２４ａと第３不純物拡散抑制膜２４ｃは、ｐ型不純物（マグネシウム）が半導体下層２２から半導体上層２６へ拡散するのを抑制する。したがって、半導体上層２６のうちの第１半導体上層２６ａ及び第３半導体上層２６ｃに含まれるｐ型不純物（マグネシウム）の濃度は相対的に薄くなり、半導体上層２６のうちの第２半導体上層２６ｂに含まれるｐ型不純物（マグネシウム）の濃度は相対的に濃くなる。この結果、半導体上層２６に含まれるｐ型不純物（マグネシウム）の濃度は、水平面内で異なることになる。
【００２５】
次に、図５に示すように、イオン注入技術を利用して、ｎ型不純物（シリコン）を第１半導体上層２６ａ及び第３半導体層２６ｃの表面部に選択的に導入する。次に、熱処理技術を利用して、第１半導体上層２６ａ及び第３半導体層２６ｃの表面部に導入されたｎ型不純物（シリコン）を活性化させると、第１半導体上層２６ａの表面部にドレイン領域３１を選択的に形成するとともに、第３半導体上層２６ｃの表面部にソース領域３５を選択的に形成することができる。
次に、ドレイン領域３１とソース領域３５の間の半導体上層２６の表面にゲート絶縁膜３３を形成した後に、ドレイン電極３２、ソース電極３６、及びゲート電極３４を形成すると、図１に示す半導体装置１０が得られる。
【００２６】
上記の製造方法では、不純物拡散抑制膜２４を利用することで、半導体上層２６内のｐ型不純物（マグネシウム）の濃度を水平面内で異なるようにすることができる。即ち、不純物拡散抑制膜２４が設けられていると、自己整合的に半導体上層２６内のｐ型不純物（マグネシウム）の濃度を水平面内で異なるようにすることができる。不純物拡散抑制膜２４を形成する工程を追加するだけで、ｐ型不純物（マグネシウム）の濃度を水平面内で異なるようすることができ、その結果、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破することができる。
【００２７】
（半導体装置１００）
図６に、半導体装置１０の１つの変形例の半導体装置１００の要部断面図を模式的に示す。なお、半導体装置１０の実質的に同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置１００は、半導体下層２２の表面の第２領域２２ｂ上に、第２不純物拡散抑制膜２４ｂを備えていることを特徴とする。第２不純物拡散抑制膜２４ｂには、第１不純物拡散抑制膜２４ａ及び第３不純物拡散抑制膜２４ｃと同一材料である窒化アルミニウムが用いられている。第２不純物拡散抑制膜２４ｂの膜厚は、第１不純物拡散抑制膜２４ａ及び第３不純物拡散抑制膜２４ｃの双方の膜厚よりも薄い。
【００２８】
第２不純物拡散抑制膜２４ｂは、例えば、図３に示すウェットエッチングの段階において、エッチング時間を短縮することによって得られる。あるいは、図３に示すウェットエッチングの段階において、不純物拡散抑制膜２４の一部を完全に除去した後に、薄い第２不純物拡散抑制膜２４ｂを半導体下層２２の第２領域２２ｂ上に成膜してもよい。
【００２９】
ｐ型不純物（マグネシウム）の拡散を抑制する効果は、不純物拡散抑制膜２４の厚みによって変動する。ｐ型不純物（マグネシウム）の拡散を抑制する効果は、不純物拡散抑制膜２６の膜厚が厚いと拡散抑制効果が大きく、不純物拡散抑制膜２６の膜厚が薄いと拡散抑制効果が小さい。したがって、第２不純物拡散抑制膜２４ｂの膜厚が第１不純物拡散抑制膜２４ａ及び第３不純物拡散抑制膜２４ｃの双方の膜厚よりも薄ければ、半導体上層２６内のｐ型不純物（マグネシウム）の濃度は、第１半導体上層２６ａ及び第３半導体上層２６ｃで相対的に薄く、第２半導体上層２６ｂで相対的に濃く分布する。この結果、不純物拡散抑制膜２４の厚みを異ならせることによっても、半導体上層２６内のｐ型不純物（マグネシウム）の濃度を水平面内で異なるようすることができ、その結果、オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破することができる。
【００３０】
（半導体装置２００）
図７に、半導体装置１０の他の１つの変形例の半導体装置２００の要部断面図を模式的に示す。なお、半導体装置１０の実質的に同一の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置２００は、第１不純物拡散抑制膜２４ａが、膜厚が薄い薄膜部２２４ｂと膜厚が厚い厚膜部２２４ａを有していることを特徴としている。薄膜部２２４ｂは、半導体下層２２の第２領域２２ｂ側に位置している。薄膜部２２４ｂは、例えば、図３に示すウェットエッチングの段階において、不純物拡散抑制膜２４の一部を完全に除去した後に、半導体下層２２の第１領域２２ａ上の一部に成膜して形成することができる。また、ドレイン領域３１も、ｎ型不純物（シリコン）の活性化率が高い第１ドレイン領域２３１ａと、ｎ型不純物（シリコン）の活性化率が低い第２ドレイン領域２３１ｂを備えている。厚膜部２２４ａと第１ドレイン領域２３１ａ、及び薄膜部２２４ｂと第２ドレイン領域２３１ｂのそれぞれは、平面視したときに、存在する範囲が一致している。
【００３１】
半導体装置２００では、第１不純物拡散抑制膜２４ａが薄膜部２２４ｂと厚膜部２２４ａを有しているので、半導体上層２６を結晶成長すると、第１半導体上層２６ａ内においても、ｐ型不純物（マグネシウム）の濃度が水平面内で異なることになる。即ち、ｐ型不純物（マグネシウム）の濃度が、薄膜部２２４ｂ上で相対的に濃く、厚膜部２２４ａ上で相対的に薄く分布している。このため、厚膜部２２４ａ上の第１半導体上層２６ａと薄膜部２２４ｂ上の第１半導体上層２６ｄに跨るドレイン領域３１を形成しようとすると、厚膜部２２４ａ上の第１半導体上層２６ａには活性化率が高い第１ドレイン領域２３１ａが形成され、薄膜部２２４ｂ上の第１半導体上層２６ｄには活性化率が低い第２ドレイン領域２３１ｂが形成される。
【００３２】
半導体装置２００は、ゲート電極３４側においてｎ型不純物（シリコン）の活性化率が小さい第２ドレイン領域２３１ｂを有する。このため、この第２ドレイン領域２３１ｂにおける電界集中が緩和され、半導体装置２００の耐圧が改善される。
【００３３】
（マグネシウムの拡散現象の検討）
図８及び図９に、不純物拡散抑制膜が設けられていることによって、マグネシウムの拡散が抑制される現象を検討した結果を示す。図８は、実施例の結果であり、不純物拡散抑制膜が形成されている場合である。図９は、比較例の結果であり、不純物拡散抑制膜が形成されていない場合である。
【００３４】
まず、比較例の結果を説明する。図９（ａ）に、検討に用いた比較例の半導体積層体の断面図を模式的に示す。半導体積層体は、ｐ型不純物（マグネシウム）を含むp-GaN層と、ｎ型不純物（シリコン）を含むn-GaN層と、AlGaN層の積層である。n-GaN層の膜厚は３５nmであり、AlGaN層の膜厚は３５nmである。n-GaN層とAlGaN層は、MOCVD技術を利用して、p-GaN層の表面から結晶成長させた。n-GaN層とAlGaN層をp-GaN層の表面から結晶成長させると、p-GaN層に含まれているｐ型不純物（マグネシウム）の一部がn-GaN層とAlGaN層に拡散する。
【００３５】
図９（ｂ）に、SIMS（Secondary Ion Mass Spectrometry：２次イオン質量分析方法）を利用して測定した半導体積層体中のマグネシウムの密度（濃度）を示す。図９（ｂ）の横軸は、半導体積層体の表面からの深さである。
図９（ｂ）に示すように、不純物拡散抑制膜が設けられていない場合は、p-GaN層に含まれているｐ型不純物（マグネシウム）は、n-GaN層とAlGaN層に多量に拡散している様子が確認された。
【００３６】
図８（ａ）に、検討に用いた実施例の半導体積層体の断面図を模式的に示す。実施例の半導体積層体は、p-GaN層とn-GaN層の間に窒化アルミニウム（AlN）の不純物拡散抑制膜（以下、AlN層という）が設けられている。AlN層の膜厚は１０nmであり、n-GaN層の膜厚は１００nmであり、AlGaN層の膜厚は２５nmである。AlN層とn-GaN層とAlGaN層は、MOCVD技術を利用して、p-GaN層の表面から結晶成長させた。
【００３７】
図８（ｂ）に、SIMSを利用して測定した半導体積層体中のマグネシウムの濃度を示す。図８（ｂ）の横軸は、半導体積層体の表面からの深さである。
図８（ｂ）に示すように、AlN層が設けられていると、p-GaN層に含まれているｐ型不純物（マグネシウム）は、n-GaN層とAlGaN層に拡散する現象が顕著に抑制されている様子が確認された。
【００３８】
（シート抵抗の検討）
図１０に、窒化ガリウムの半導体層にｎ型不純物（シリコン）を導入したときのシート抵抗の大きさを検討した結果を示す。窒化ガリウムの半導体層には、ｐ型不純物（マグネシウム）が導入されていない場合（アンドープGaN）、ｐ型不純物（マグネシウム）が低濃度（５×１０１６cm-3）に導入されている場合（低MgドープGaN）、ｐ型不純物（マグネシウム）が高濃度（１×１０１７cm-3）に導入されている場合（高MgドープGaN）を用意した。窒化ガリウムの半導体層には、ｎ型不純物（シリコン）を１×１０１９cm-3の濃度で導入した。各場合の試料数は３である。
【００３９】
図１０に示すように、窒化ガリウムの半導体層に含まれているｐ型不純物（マグネシウム）の濃度が濃いほど、シート抵抗が増大することが確認された。したがって、シート抵抗の増加を抑制するためには、窒化ガリウムの半導体層に含まれているｐ型不純物（マグネシウム）の濃度を低く抑えることが重要であることが確認された。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４１】
【図１】実施例の半導体装置の要部断面図を模式的に示す。
【図２】実施例の半導体装置の第１の製造過程を示す。
【図３】実施例の半導体装置の第２の製造過程を示す。
【図４】実施例の半導体装置の第３の製造過程を示す。
【図５】実施例の半導体装置の第４の製造過程を示す。
【図６】変形例の半導体装置の要部断面図を模式的に示す。
【図７】他の変形例の半導体装置の要部断面図を模式的に示す。
【図８】（ａ）実施例の半導体積層体の断面図を模式的に示す。（ｂ）SIMSで測定された実施例の半導体積層体中のマグネシウムの密度を示す。
【図９】（ａ）比較例の半導体積層体の断面図を模式的に示す。（ｂ）SIMSで測定された比較例の半導体積層体中のマグネシウムの密度を示す。
【図１０】半導体層に含まれるｐ型不純物の濃度とシート抵抗の関係を示す。
【図１１】従来の半導体装置の要部断面図を模式的に示す。
【符号の説明】
【００４２】
２０：サファイア基板
２２：半導体下層
２２ａ：第１領域
２２ｂ：第２領域
２２ｃ：第３領域
２４：不純物拡散抑制膜
２４ａ：第１不純物拡散抑制膜
２４ｂ：第２不純物拡散抑制膜
２４ｃ：第３不純物拡散抑制膜
２６：半導体上層
２６ａ：第１半導体上層
２６ｂ：第２半導体上層
２６ｃ：第３半導体上層
３１：ドレイン領域
３２：ドレイン電極
３３：ゲート絶縁膜
３４：ゲート電極
３５：ソース領域
３６：ソース電極
２２４ａ：厚膜部
２２４ｂ：薄膜部
【図１】
2008277413.tif 000003
【図２】
2008277413.tif 000004
【図３】
2008277413.tif 000005
【図４】
2008277413.tif 000006
【図５】
2008277413.tif 000007
【図６】
2008277413.tif 000008
【図７】
2008277413.tif 000009
【図８】
2008277413.tif 000010
【図９】
2008277413.tif 000011
【図１０】
2008277413.tif 000012
【図１１】
2008277413.tif 000013