(57)【要約】【課題】アモルファス酸化物膜をチャネル層に適用した薄膜トランジスタの閾値電圧を制御する技術を提供することを目的とする。【解決手段】複数種類の電界効果型トランジスタを備えた半導体装置であって、各電界効果型トランジスタのチャネル層１１ａ及び１１ｂは、複数種類の金属元素を含有したアモルファス酸化物からなり、アモルファス酸化物の元素組成比が異なることで、電界効果型トランジスタの閾値電圧が異なることを特徴とする。【選択図】図１
2008085048.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の電界効果型トランジスタを備えた半導体装置であって、
前記各電界効果型トランジスタのチャネル層は、複数種類の金属元素を含有したアモルファス酸化物からなり、
前記各電界効果型トランジスタの閾値電圧が異なるように前記アモルファス酸化物の元素組成比を変化させたことを特徴とする半導体装置。
【請求項２】
前記アモルファス酸化物はＩｎを含有しており、
前記電界効果型トランジスタの閾値電圧は、前記Ｉｎの含有組成比を大きくすることで小さくしたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記アモルファス酸化物はＧａ、Ｉｎ及びＺｎを含有しており、
前記電界効果型トランジスタの閾値電圧は、前記Ｇａの含有組成比を大きくすることで大きくしたことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記電界効果型トランジスタは基板上に列状に配置されており、
前記各電界効果型トランジスタのゲート電極は、共通の配線で接続されており、
前記アモルファス酸化物の元素組成比が単調に変化することを特徴とする請求項１から３のいずれか１項記載の半導体装置。
【請求項５】
前記電界効果型トランジスタは基板上にマトリクス状に配置されており、
前記各電界効果型トランジスタのゲート電極は、列ごとに共通の配線で接続されており、
前記アモルファス酸化物の元素組成比が連続的に変化することを特徴とする請求項１から３のいずれか１項記載の半導体装置。
【請求項６】
請求項５記載の半導体装置と、前記電界効果型トランジスタに接続された表示素子を有することを特徴とする表示装置。
【請求項７】
基板上に複数種類の電界効果型トランジスタが形成され、前記各電界効果型トランジスタのチャネル層は酸化物薄膜で形成される半導体装置の製造方法であって、
前記酸化物薄膜を形成する際に、前記基板に向けて、２以上の異なる材料を異なる方向から同時に供給する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
基板上に複数種類の電界効果型トランジスタが形成され、前記各電界効果型トランジスタのチャネル層は酸化物薄膜で形成される半導体装置の製造方法であって、
前記酸化物薄膜の材料を供給するための材料源が列状に配置され、
前記酸化物薄膜を形成する際に、前記基板を前記材料源が配置される方向とは異なる方向に移動させることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アモルファス酸化物半導体を用いた半導体装置及び半導体装置の製造方法に関し、特に組成の異なる複数種類のアモルファス酸化物半導体を含んだ半導体装置及び半導体装置の製造方法に関する。さらには、閾値電圧の異なる複数種類の薄膜トランジスタを含んで構成される半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ  ＦＥＴ）は、ゲート電極、ソース電極、及びドレイン電極を備えた３端子素子である。ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有する電子アクティブ素子である。
【０００３】
特に、チャネル層として、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を用いるＦＥＴは、薄膜ＦＥＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）と呼ばれている。
【０００４】
上記ＴＦＴは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。
【０００５】
すなわち、アクティブ液晶表示素子（ＡＬＣＤ）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフが行われている。
【０００６】
また、将来の高性能有機ＬＥＤディスプレイ（ＯＬＥＤ）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。
【０００７】
さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現している。
【０００８】
ＴＦＴとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料とする素子である。それは、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ(ＭＩＳ−ＦＥＴ)素子と呼ばれる。
【０００９】
ピクセル駆動用には、アモルファスシリコンＴＦＴが、画像全体の駆動・制御には、高性能な多結晶シリコンＴＦＴが実用化されている。
【００１０】
しかしながら、アモルファスシリコン、ポリシリコンＴＦＴは、デバイス作成に高温プロセスが不可欠で、プラスチック板やフィルムなどの基板上に作成することが困難である。
【００１１】
一方、近年、ポリマー板やフィルムなどの基板上に、ＴＦＴを形成し、ＬＣＤやＯＬＥＤの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。
【００１２】
プラスチックフィルム上などに成膜可能な材料として、低温で成膜できかつ電気伝導性を示す有機半導体膜が注目されている。
【００１３】
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。
【００１４】
これらの有機半導体はいずれも芳香環を有し、結晶化した際の芳香環の積層方向で大きなキャリア移動度が得られる。
【００１５】
例えば、ペンタセンを活性層として用いた場合、キャリア移動度は約０．５ｃｍ２(Ｖｓ)−１程度であり、アモルファスＳｉ−ＭＯＳＦＥＴと同等であることが報告されている。
【００１６】
しかし、ペンタセンなどの有機半導体は、熱的安定性が低い（＜１５０℃）という欠点があり、実用的なデバイスは実現していない。
【００１７】
また、最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
【００１８】
たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。
【００１９】
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
【００２０】
しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。
【００２１】
また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
【００２２】
最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。
【００２３】
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。
【００２４】
さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。
【００２５】
一方、基板上に、閾値電圧の異なる複数の薄膜トランジスタを作製することができれば、高性能な回路や、用途に適した回路を実現することができる。
【００２６】
たとえば、特許文献１においては、シリコン系ＴＦＴにおいて閾値電圧の異なる薄膜トランジスタを作製する技術を開示し、この技術により、低消費電力化をはじめとする回路性能の向上が可能であることが述べられている。
【特許文献１】特開２００４−１２８４８７号公報
【非特許文献１】K.Noumra et. al, Nature 432, 488 (2004)
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上記のシリコン系の薄膜トランジスタにおいては、閾値電圧を制御するために、活性層にボロンなどの元素をドーピングすることが行われている。
【００２８】
異なる閾値電圧を有したＴＦＴを作成するためには、それぞれの閾値電圧を有したＴＦＴに応じてドーパント量を調整する。
【００２９】
ドープ量は１０１５〜１０１８原子／ｃｍ３程度と微量であるため、そのドープ量を制御する手法は限定されており、一般的にはイオン注入法が用いられている。
【００３０】
この手法では、基板上に異なるドーピング量の領域を形成するために、それぞれの領域に対してイオン注入量を調整する必要があるため、複数回のイオン注入工程が必要となり、工程が煩雑になる。
【００３１】
一方、アモルファス酸化物膜をチャネル層に適用した薄膜トランジスタの閾値電圧を制御する手法については知られていない。
【００３２】
そこで、本発明は、アモルファス酸化物膜をチャネル層に適用した薄膜トランジスタの閾値電圧を制御する技術を提供することを目的とする。
【００３３】
また、この閾値電圧を制御する技術を用いて、表示装置のバックプレーンに用いられるアクティブマトリックス回路をはじめとする半導体回路を提供することも目的とする。
【課題を解決するための手段】
【００３４】
本発明は、上記課題を解決するための手段として、複数種類の電界効果型トランジスタを備えた半導体装置であって、前記各電界効果型トランジスタのチャネル層は、複数種類の金属元素を含有したアモルファス酸化物からなり、前記各電界効果型トランジスタの閾値電圧が異なるように前記アモルファス酸化物の元素組成比を変化させたことを特徴とする。
【００３５】
また、本発明は、基板上に複数種類の電界効果型トランジスタが形成され、前記各電界効果型トランジスタのチャネル層は酸化物薄膜で形成される半導体装置の製造方法であって、前記酸化物薄膜を形成する際に、前記基板に向けて、２以上の異なる材料を異なる方向から同時に供給する工程を含むことを特徴とする。
【００３６】
また、本発明は、基板上に複数種類の電界効果型トランジスタが形成され、前記各電界効果型トランジスタのチャネル層は酸化物薄膜で形成される半導体装置の製造方法であって、前記酸化物薄膜の材料を供給するための材料源が列状に配置され、前記酸化物薄膜を形成する際に、前記基板を前記材料源が配置される方向とは異なる方向に移動させることを特徴とする。
【発明の効果】
【００３７】
本発明によれば、異なる電気特性を有した半導体素子を有した半導体装置を提供することが可能となる。
【００３８】
特に、異なる閾値電圧を有した薄膜トランジスタを有した半導体装置を提供することができる。
【００３９】
これらにより、回路設計の自由度向上と、回路の制御性の向上が成され、高性能な回路を実現することができる。
【００４０】
特に、アクティブマトリックス基板のゲート配線遅延を緩和し、高性能な表示装置用ＴＦＴ基板（バックプレーン）を提供することができる。
【００４１】
さらに、消費電力の小さな回路や、高速動作が可能な回路の実現が期待できる。
【００４２】
また、酸化物半導体を用いているため、可視光に対して透明なものとすることが可能である。
【００４３】
また、室温下での形成が可能であるため、プラスチック基板上に作製することが可能であるという利点も有している。
【発明を実施するための最良の形態】
【００４４】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００４５】
本実施の形態は、基板上に、チャネル層の材料組成が異なることで、電気特性が異なる薄膜トランジスタを有した半導体装置である。
図１は、本発明の一実施形態としての半導体装置の構成例を示す断面図である。
【００４６】
図１に示すように、本実施形態の半導体装置は複数種類の電界効果型トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ，ＦＥＴ）を有している。
【００４７】
図１は断面図であり、図１において、１０は基板、１１はチャネル層（酸化物薄膜）、１２はゲート絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極である。
【００４８】
図１においては、２つのトランジスタが記されているが２以上の任意の種類のトランジスタを配することができる。
【００４９】
第１のトランジスタ及び第２のトランジスタは、チャネル層である酸化物半薄膜１１の材料組成が異なることに伴い、異なるトランジスタ特性を示す。
【００５０】
図２は、異なるトランジスタ特性の一例を示すグラフである。
【００５１】
本実施形態では、図２に示すように、チャネル層である酸化物半薄膜１１の材料組成が異なることで、Ｉｄ−Ｖｇ特性（トランスファ特性）が異なる複数種類の薄膜トランジスタを基板上に有している。ここで、図７を用いて、本実施形態の電界効果型トランジスタの特性について説明しておく。
【００５２】
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を備えた３端子素子である。
【００５３】
ゲート電極１５に電圧Ｖｇを印加して、チャネルに流れる電流Ｉｄを制御し、ソース電極１３とドレイン電極１４間の電流Ｉｄをスイッチングする機能を果たす電子アクティブ素子である。
【００５４】
ソース・ドレイン電極間に５〜２０Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを０Ｖと５〜２０Ｖの間でスイッチすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オン・オフする）ことができる。
【００５５】
図７（ａ）はさまざまなＶｇでのＩｄ−Ｖｄ特性、図７（ｂ）はＶｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）の例である。
【００５６】
活性層の元素組成が異なることによる特性の違いは、たとえば、電界効果移動度μ、閾値電圧（Ｖｔｈ）、Ｏｎ／Ｏｆｆ比、Ｓ値などの違いとして表現することができる。
【００５７】
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。
【００５８】
たとえば、トランスファ特性の結果から、√Ｉｄ−Ｖｇのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特にこだわらない限り、この手法で評価している。
【００５９】
閾値電圧の求め方はいくつかの方法があるが、たとえば、√Ｉｄ−Ｖｇのグラフのｘ切片から閾値電圧Ｖｔｈを導くことが挙げられる。
【００６０】
Ｏｎ／Ｏｆｆ比はトランスファ特性における、最も大きなＩｄと、最も小さなＩｄの値の比から求めることができる。
【００６１】
Ｓ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）−Ｖｄのグラフを作製し、この傾きの逆数から導出することができる。
【００６２】
トランスファ特性より、ｄＶｇ／ｄ（ｌｏｇＩｄ）のＶｇ依存性のグラフを作成し、その最小値をＳ値とする。
【００６３】
トランジスタ特性の違いは、上記に限られるものでなく、ほかにも各種パラメータで示すことができる。
【００６４】
たとえば、トランスファ特性において、ある固定電流値（たとえば１０−８Ａ）を示す電圧Ｖｏなどで示すことができる。
【００６５】
（活性層組成とトランジスタ特性（閾値電圧）について）
次に、本実施の形態の半導体装置に用いうる薄膜トランジスタの活性層を構成する酸化物材料について説明する。
【００６６】
チャネル層の材料は、２以上の金属元素を含有したアモルファス酸化物半導体薄膜を有してなる。
【００６７】
金属元素の種類は酸化物になりうるものであれば特にこだわらないが、大きな電子移動度をえることができるＩｎやＺｎを含有する酸化物が挙げられる。
【００６８】
また、チャネル層はアモルファスの酸化物からなることが好ましい。
【００６９】
さらには、ＩｎとＺｎを含有したアモルファス酸化物や、ＩｎとＧａとＺｎを含有したアモルファス酸化物からなることが、特に、好ましい。
【００７０】
本発明者らがアモルファス酸化物をチャネル層に適用した薄膜トランジスタを検討したところ、その電気特性、特に閾値電圧はチャネル層に適用する薄膜の材料組成と相関があることを見出した。
【００７１】
たとえば、ＩｎとＧａとＺｎを含有したアモルファス酸化物からなる活性層を適用した酸化物ＴＦＴについて言えば、図３に示すように、Ｇａ組成比が大きいほど閾値電圧が大きい傾向がある。
【００７２】
他にもＩｎ組成比が大きいほど閾値電圧が小さい傾向がある。
【００７３】
また、ＩｎとＺｎを含有したアモルファス酸化物からなる活性層を適用した酸化物ＴＦＴについていえば、Ｉｎ組成比が大きいときに閾値電圧が小さい傾向がある。
【００７４】
アモルファス酸化物を用いた場合には、主成分元素（原子％以上の割合で含有される元素）の組成量で、閾値電圧を制御することができる。
【００７５】
これにより、活性層の作成時にその組成量を制御することができ、またその組成量を評価することが容易である。
【００７６】
ここでは、金属元素の組成比により特性が変わることを説明したが、他にも薄膜に含有される酸素量や水素量を変えることで、異なる特性のトランジスタを用意することもできる。
【００７７】
（薄膜トランジスタの配置）
次に、上記した特性の異なる薄膜トランジスタの基板上への配置方法について説明する。
【００７８】
電子回路設計に基き、特性の異なる薄膜トランジスタを、それぞれ任意の位置に配置することができる。所望の場所に所望の組成の薄膜トランジスタを作成することで、所望の回路を実現することができる。
【００７９】
特に、回路設計において、人為的に複数の閾値電圧を有したトランジスタを用いた設計を行い、これを実際にレイアウトすることで高性能な半導体装置を実現することができる。
【００８０】
特に、基板面内を領域分けし、領域ごとに特性の異なる薄膜トランジスタを配することができる。
【００８１】
他にも、基板面内に渡り位置に依存して連続的に特性が変わった薄膜トランジスタを配することがあげられる。
【００８２】
領域ごとに異なる組成の素子を作成するためには、チャネル層の成膜時に領域ごとに材料源の組成を変えることで実現できる。
【００８３】
具体的には、領域ごとに基板に対向して異なる材料の材料源を配することが挙げられる。
【００８４】
基板面内に渡り素子特性が連続的に変わった半導体装置は、チャネル層の成膜工程において、基板面内にわたり元素組成が連続的に変わるように成膜することで実現できる。
【００８５】
基板に対して、複数の組成の異なる材料源を用意し、それぞれの材料源からの距離に依存して基板の位置に依存した組成変動が生じるように成膜することが挙げられる。
【００８６】
（回路構成）
次に、本実施形態の半導体装置、すなわち閾値電圧の異なる薄膜トランジスタを有した回路をどのように用いるかについて説明する。
【００８７】
本実施形態の半導体装置は、以下のものに適用可能である。ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、液晶ディスプレイ）、有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ、電気泳動表示装置、光センサ等のアクティブマトリックス基板である。
【００８８】
たとえば、アクティブマトリックス基板において、ゲート配線遅延の影響を緩和するために、上記の複数種類の薄膜トランジスタを用いることができる。
【００８９】
具体的には、ゲート線駆動回路から遠くになるに従い画素ＴＦＴの閾値電圧を低くすることがあげられる。
【００９０】
これにより、ゲート線駆動回路から遠い画素ＴＦＴを低い電圧でオン状態にすることができるため、ゲート配線の配線容量の充電時間を短くすることができる。
【００９１】
このようにして、表示装置の画面全体にわたり、従来よりも短い時間で画素ＴＦＴをＯＮ状態にすることができる。
【００９２】
この手法は、ゲート遅延の影響が大きい高精細表示装置や大面積表示装置、さらには高速な表示が必要となる表示装置に適用する際に有用である。
【００９３】
他にも、アクティブマトリックス基板の画素回路に適用することがあげられる。
【００９４】
画素回路に複数のＴＦＴを設ける場合には、これらのＴＦＴに対して異なる閾値電圧を有したＴＦＴを用いることができる。
【００９５】
たとえば画素回路に、図５に示すような２つのトランジスタ（Ｔ１、Ｔ２）を有する回路において、閾値電圧の異なるＴＦＴをそれぞれのトランジスタに用いることがあげられる。
【００９６】
他にも、４個のＴＦＴを用いる回路において、その中の任意の個数のＴＦＴの閾値電圧を異なるものとすることもできる。
【００９７】
さらにカラー有機ＥＬ表示装置のように、Ｒ，Ｇ，Ｂにそれぞれ異なる表示素子を用いる場合には、それぞれの素子に対応して特性の異なるトランジスタを配することができる。
【００９８】
このような回路を用いることで、表示素子の駆動制御性が向上し、画像品位に優れた表示装置を提供することができる。
【００９９】
さらに、アクティブマトリックスの周辺回路として、ゲートドライバ、データドライバ、メモリ、電源回路などに、特性の異なるトランジスタを用いることができる。
【０１００】
それぞれの回路の間で、閾値電圧の異なるものとすることとして用いることができる。
【０１０１】
たとえば、ロジック回路等のデジタル処理を行う回路と、増幅回路等の連続量を扱うアナログ処理を行う回路において、異なる閾値電圧のＴＦＴを用いることができる。
【０１０２】
また、それぞれの回路の中で複数の異なる閾値電圧のＴＦＴを用い、高性能化することができる。
【０１０３】
インバータ、ＮＯＲ、ＮＡＮＤ、フリップフロップ、シフトレジスタ等の論理回路に関し、複数の閾値電圧を有した薄膜トランジスタを、適宜、用いることができる。
【０１０４】
他にも、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のメモリ回路や、差動アンプ等のアナログ回路に適用することもできる。
【０１０５】
他にも、本実施形態の手法を、予期せずに生じてしまうトランジスタ特性の分布を抑制するために用いることができる。
【０１０６】
たとえば、大面積の基板にわたり薄膜トランジスタを形成しようとする際には、基板自身のそりや、製造装置の基板面内にわたる処理均一性、プロセスばらつきなどの理由で、基板面内にわたり特性の変動が生じてしまう場合がある。
【０１０７】
このような変動を緩和するために、本実施形態の組成制御の手法を用いることができる。
【０１０８】
たとえば、基板の端部において、閾値電圧の小さい素子が形成されてしまう場合に、これを緩和するために、基板の端部においてあらかじめＧａ組成が大きくなるように成膜する。このようにすることで、基板全面にわたり閾値電圧の均一性が高いバックプレーンを作成することができる。
【０１０９】
（薄膜トランジスタ）
次に、本実施形態の半導体装置に適用する酸化物薄膜トランジスタにおいて構成について説明する。
【０１１０】
図１は、ゲート電極１５の上にゲート絶縁膜１２と半導体チャネル層１１を順に形成するボトムゲート構造の例であるが、ＴＦＴの構成は、任意のトップ／ボトムゲート構造、スタガ／コプレーナ構造を用いることができる。
【０１１１】
（チャネル）
良好なＴＦＴ特性を得るためには、チャネルに１０Ｓ／ｃｍ以下で０.０００１Ｓ／ｃｍ以上の電気伝導度を有した半絶縁性のアモルファス酸化物膜をチャネルに適用することが好ましい。
【０１１２】
このような電気伝導度をえるためには、チャネルの材料組成にも依存するが、１０１４〜１０１８／ｃｍ３程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
【０１１３】
電気伝導度にして１０Ｓ／ｃｍ以上の場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。
【０１１４】
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
【０１１５】
一方で、絶縁体、すなわち電気伝導度にして０.０００１Ｓ／ｃｍ以下となると、オン電流を大きくすることができなくなる。
【０１１６】
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
【０１１７】
チャネル層に適用する酸化物の電気伝導度を制御するためには、成膜時の酸素分圧を制御することで行うことができる。
【０１１８】
すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。
【０１１９】
実際に、酸素分圧を高度に制御することで、電子キャリア濃度が１０１４〜１０１８／ｃｍ３で半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができる。このような薄膜をチャネル層に適用することで良好なＴＦＴを作成することができる。
【０１２０】
また、成膜時の雰囲気の酸素分圧を変化させて、アモルファス酸化膜の電子キャリア濃度およびキャリア濃度を評価したところ、酸素分圧を上げることにより、キャリア濃度と電子移動度が共に増加する傾向がある。評価にはホール移動度測定を用いている。
【０１２１】
通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少するが、本実施の形態のアモルファス酸化物では、電子キャリア濃度の増加とともに、電子移動度が増加する。その物理機構は明確でない。
【０１２２】
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
【０１２３】
アモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。
【０１２４】
すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
（ゲート絶縁層）
本実施形態に適用しうるトランジスタにおいて、ゲート絶縁層１２の材料は良好な絶縁性を有するものであれば、特にこだわらない。
【０１２５】
たとえば、ゲート絶縁層１２としては、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＳｉＯ２又はＨｆＯ２の１種、又はそれらを少なくとも二種以上含む混合物を用いることができる。
【０１２６】
これにより、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を約１０−７アンペアにすることができる。
【０１２７】
（電極）
ソース電極１３、ドレイン電極１４、ゲート電極１５の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。
【０１２８】
たとえば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯなどの透明導電膜や、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属膜を用いることができる。
【０１２９】
（基板）
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
【０１３０】
上記のチャネル層、ゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を持ちいれば、透明な薄膜トランジスタとすることができる。
【０１３１】
(製造方法)
酸化物薄膜の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法などの気相法を用いるのがよい。
【０１３２】
なお、気相法の中でも、量産性の点からは、ＳＰ法が適している。しかし、成膜法は、これらの方法に限られるのものではない。
【０１３３】
成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
【０１３４】
この手法は低温プロセスでの実施が可能であるため、薄膜トランジスタをプラスチック板やフィルムなどの基板上に作成することができる。
【０１３５】
特に、基板上にわたり元素組成が連続的に変化する薄膜を形成する手法としては、図９のように２以上の材料をそれぞれ異なる方向から同時に供給することで、基板面内にわたって元素組成が分布した酸化物薄膜を形成してもよい。
【０１３６】
他にも、図１０のように基板に対向して、ｘ方向に材料組成が異なった板状材料源（材料源Ａ，材料源Ｂ）を配し、基板に材料を供給する手法が挙げられる。
【０１３７】
この際基板をｙ方向に移動することで、大面積基板への成膜が可能である。図１０において材料源の数は３つとして記されているが、任意の数の材料源を用いることができる。
【０１３８】
上記半導体装置（アクティブマトリックス基板）は、透明な基板とアモルファス酸化物ＴＦＴを用いているため、表示装置に適用した際にその開口率を増やすことができる。
【０１３９】
特に、有機ＥＬディスプレイに用いる際には、基板側からも光を取り出す構成（ボトムエミッション）を採用することが可能となる。
【０１４０】
本実施形態の半導体装置は、ＩＤタグ又はＩＣタグなどのさまざまな用途に用いることが考えられる。
【０１４１】
［実施例１］
本実施例では、ガラス基板上に、異なる閾値電圧を有したボトムゲート型ＴＦＴ素子を有した半導体装置を作製した例である。
【０１４２】
本実施例において、トランジスタのチャネル層１１にＩｎ−Ｇａ―Ｚｎ−Ｏ系のアモルファス酸化物を用いている。トランジスタのチャネル長は、６０μｍで、チャネル幅は、１８０μｍである。
【０１４３】
まず、ガラス基板１０（コーニング社製１７３７）上に、フォトリゾグラフィー法とリフトオフ法により、ゲート電極１５と、ゲート絶縁層１２をパターニング形成する。
【０１４４】
ゲート電極１５は、厚さ５０ｎｍのＴａ膜からなる。ゲート絶縁膜は、ＳｉＯ２膜をスパッタ法により成膜し、厚みは１５０ｎｍである。またＳｉＯ２膜の比誘電率は約４.６である。
【０１４５】
次に、フォトリゾグラフィー法とリフトオフ法により、第１のトランジスタのチャネル層をパターニング形成した。
【０１４６】
第１のトランジスタのチャネル層は、Ｉｎ−Ｇａ―Ｚｎ−Ｏ系のアモルファス酸化物１１ａからなり、その組成はＩｎ:Ｇａ:Ｚｎ＝１:０.２:１である。
【０１４７】
上記のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜は、アルゴンガスと酸素ガスと混合雰囲気中で高周波スパッタ法により形成された。
【０１４８】
図５に示すようなスパッタ成膜装置を用いている。
【０１４９】
図５において、５１は試料、５２はターゲット、５３は真空ポンプ、５４は真空計、５５は基板保持手段、５６はそれぞれのガス導入系に対して設けられたガス流量制御手段、５７は圧力制御手段、５８は成膜室である。
【０１５０】
すなわち、成膜室５８と、成膜室内を真空排気するための真空ポンプ５３と、酸化物膜を形成する基板を成膜室内に保持するための基板保持手段５５とを備えている。また、基板保持手段５５に対向して配置された固体材料源（ターゲット）５２と、固体材料源から材料を蒸発させるためのエネルギー源(不図示の高周波電源)と、成膜室内に酸素ガスを供給する手段と、を備えている。
【０１５１】
ガス導入系としては、アルゴン、酸素、アルゴンと酸素の混合ガス（Ａｒ:Ｏ２＝８０:２０）の３系統を有している。それぞれのガス流量を独立に制御可能とするガス流量制御手段５６と、排気速度を制御するための圧力制御手段５７とにより、成膜室内に所定のガス雰囲気を得ることができる。
【０１５２】
本実施例では、３つのターゲット（材料源）を用いて同時成膜している（図５では、簡略化のため、ターゲットは一つしか描かれていない）。
【０１５３】
３つのターゲットは、それぞれ２インチサイズのＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯ多結晶焼結体である。
【０１５４】
それぞれのターゲットへの投入ＲＦパワーを制御することで、所望のＩｎ：Ｇａ：Ｚｎ組成比の酸化物薄膜を得ることができる。
【０１５５】
雰囲気は、全圧０.５Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。成膜レートは約１３ｎｍ／ｍｉｎである。また、基板温度は２５℃である。
【０１５６】
引き続き、フォトリゾグラフィー法とリフトオフ法により、第２のトランジスタのチャネル層をパターニング形成した。
【０１５７】
第２のトランジスタのチャネル層は、第２の組成（Ｉｎ:Ｇａ:Ｚｎ=１:１:１）を有したアモルファス酸化物膜１１ｂからなる。
【０１５８】
形成方法は、第１のトランジスタのアモルファス酸化物膜１１ａの形成方法に準じているが、成膜時にそれぞれのカソードに投入するパワーを変更している。
【０１５９】
これにより、第２のトランジスタのアモルファス酸化物膜１１ｂは、第１のトランジスタのアモルファス酸化物膜１１ａと元素組成比が異なる。
【０１６０】
蛍光Ｘ線（ＸＲＦ）分析の結果、第１のトランジスタのアモルファス酸化物膜１１ａの金属組成比はＩｎ:Ｇａ:Ｚｎ＝１:０.２:１あった。また、第２トランジスタのアモルファス酸化物膜１１ｂ金属組成比はＩｎ:Ｇａ:Ｚｎ＝１:１:１であった。
【０１６１】
酸化物膜１１ａ、１１ｂは、Ｘ線回折（薄膜法、入射角０.５度）において明瞭な回折ピークは検出されず、アモルファス膜である。
【０１６２】
それぞれのアモルファス酸化物膜の厚さは約５０ｎｍである。
【０１６３】
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約３ｅＶであり、可視光に対して透明である。
【０１６４】
ＴＦＴ素子の特性評価
作成した薄膜トランジスタは、図７にその特徴を示すような典型的なトランジスタ特性を示した。
【０１６５】
図７（ａ）はＩｄ−Ｖｄ特性であり、図７（ｂ）はＩｄ−Ｖｇ特性である。
【０１６６】
図７（ａ）に示すように、Ｖｄの変化に伴うソース−ドレイン間電流のＩｄのドレイン電圧Ｖｄ依存性を測定すると、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。この際、ゲート電圧Ｖｇは一定である。
【０１６７】
図３（ａ）に、第１のトランジスタと第２のトランジスタのＩｄ−Ｖｇ特性を比較して示す。
【０１６８】
第１のトランジスタの閾値電圧は０．５Ｖ、第２のトランジスタの閾値電圧は２．５Ｖである。また第１のトランジスタの電界効果移動度は約８ｃｍ２(Ｖｓ)−１であり、第２のトランジスタの電界効果移動度は約６ｃｍ２(Ｖｓ)−１であった。
【０１６９】
トランジスタのオン・オフ比は、１０６超であった。すなわち、チャネル層のＧａ組成比を小さくすることで、閾値電圧が小さくなり、電界効果移動度は大きくなることがわかる。
【０１７０】
同様にして、第３のトランジスタとして、Ｉｎ組成比の大きいチャネル層（Ｉｎ：Ｇｓａ：Ｚｎ＝２：１：１）を有した薄膜トランジスタを同一基板に作成した。そうすると、図３（ｂ）に示すように、第２のトランジスタと比べて、閾値電圧が小さく、電界効果移動度が大きいトランスファ特性を示した。
【０１７１】
本実施例により、組成比が異なるアモルファス酸化物を有したトランジスタを配することで、閾値電圧や電界効果移動度などの特性の異なるトランジスタを有した半導体装置を実現できることがわかる。
【０１７２】
このような閾値電圧の異なる電界効果トランジスタは、有機発光ダイオードの動作回路をはじめとするさまざまな半導体装置の高性能化、低消費電力化に寄与しうる。
【０１７３】
［実施例２］
本実施例では、異なる閾値電圧を有したＴＦＴが行列状に配列形成されたアクティブマトリックス回路基板の例である。
【０１７４】
本実施例において、トランジスタのチャネル層１１にＩｎ―Ｚｎ−Ｏ系のアモルファス酸化物を用いている。
【０１７５】
また、アクティブマトリックスのゲート配線方向にアモルファス酸化物のＩｎ：Ｚｎ組成比が連続的に変わっている。
【０１７６】
これにより、ゲート遅延の影響が小さいアクティブマトリックス回路基板を実現している。
【０１７７】
薄膜トランジスタの作成方法は、実施例１に準じているが、チャネル層の形成工程において、ゲート配線方向にＩｎ：Ｚｎ組成比が連続的に変わった薄膜を形成する。また、別途、マトリックス配線が一般的な手法で形成されている。
【０１７８】
本実施例のチャネル層の形成においては、図９（ａ）に示す構成の成膜装置を用いている。
【０１７９】
図９（ａ）のように、基板に対して材料源Ａと材料源Ｂが配置されることで、基板上に材料Ａと材料Ｂの組成が連続的に変化した薄膜が形成する手法が用いられている。成膜手法はスパッタ法を用いている。
【０１８０】
本実施例においては、材料源ＡにＩｎ２Ｏ３・ＺｎＯを有する多結晶焼結体を用い、材料源ＢにＩｎ２Ｏ３・２ＺｎＯ・を有する多結晶焼結体を用いている。
【０１８１】
図９（ｂ）に示すように、図９（ａ）のｙ方向にＩｎ：Ｚｎ組成比が連続的に変化した薄膜となる。
【０１８２】
基板サイズは５ｃｍ角であり、図９のｙ方向がアクティブマトリックスのゲート配線の方向に相当する。
【０１８３】
これにより、ｙ方向（ゲート配線方向）に、連続的に電気特性（閾値電圧）の異なる薄膜トランジスタが配列したアクティブマトリックス基板が実現される。
【０１８４】
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：２である。成膜レートは１２ｎｍ／ｍｉｎである。また、基板温度は２５℃である。
【０１８５】
図４を用いて、アクティブマトリックスのゲート遅延について説明する。
【０１８６】
図４（ａ）に、１本のゲート配線に着目して電気回路を図示したものであり、図４（ｂ）は図４（ａ）の等価回路を示した図である。
【０１８７】
配線による信号遅延は、配線抵抗Ｒｗｉｒｅと配線容量Ｃｗｉｒｅに比例する。
【０１８８】
従来、信号遅延を小さくするためには配線を太くしてＲｗｉｒｅを小さくすることや、絶縁層を厚くしてＣｗｉｒｅを小さくするなどの設計がなされている。
【０１８９】
しかしながら、これらの手法は、開口率を下げるなど、表示装置の設計自由度を小さくする。
【０１９０】
他にも、ゲート配線遅延を低減するために、アクティブマトリックス表示装置の両端にゲート線駆動回路を設けるなどの工夫がなされているが、更なる改善が望まれている。
【０１９１】
本実施例においては、ゲート線駆動回路から遠くになるに従い、ＴＦＴのチャネル層の材料組成のＩｎ組成比が大きくなっている。
【０１９２】
これにより、本実施例においては、ゲート線駆動回路から遠くになるに従い、ＴＦＴの閾値電圧が低くなっている。
【０１９３】
これにより、ゲート線駆動回路から遠い画素ＴＦＴを低い電圧でオン状態にすることができ、ゲート配線の配線容量の充電時間を短くすることができる。
【０１９４】
このようにして、表示装置の画面全体にわたり、従来よりも短い時間で画素ＴＦＴをＯＮ状態にすることができる。
【０１９５】
本実施例のように閾値電圧の異なる複数種類の薄膜トランジスタをアクティブマトリックス基板に適用することで、ゲート配線遅延の影響を緩和することができる。
【０１９６】
アクティブマトリックス表示装置を高精細かつ大画面にする場合に、ゲート配線の数が増えるとともに、ゲート配線が長く（細く）なるために、ゲート配線遅延の問題が深刻になる。
【０１９７】
この問題の影響を緩和するために、本実施例の手法が有用である。
【０１９８】
また、このような構成を用いることで、ゲート遅延の問題を緩和させることができるため、ゲート配線を細くすることや薄くすること、ゲート配線周りの絶縁層を薄くすることなど表示装置の設計自由度の向上がなされる。
【０１９９】
本実施例の手法は、一度の成膜で複数種類の組成の異なる酸化物半導体を形成できるため、生産性よく特性の異なる半導体素子を基板上に形成することができる。
【０２００】
本実施例のアクティブマトリックス回路基板を用いて、液晶表示装置を作成すると、ゲート配線方向の素子ばらつきが小さく、画像品位に優れた表示装置とすることができる。
【０２０１】
［実施例３］
本実施例では、プラスチック基板上に異なる閾値電圧を有したＴＦＴが行列状配列形成されたアクティブマトリックス回路基板の例である。
【０２０２】
実施例１の手法を用いて、基板上にわたりすべての酸化物半導体の組成比が同一のアクティブマトリックス基板を形成すると、プラスチック基板の材料や、プロセス条件によっては、素子特性に分布が生じる場合がある。
【０２０３】
たとえば、基板として、ポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いた際に、基板中央に比べて、基板の端部において、電界効果移動度が小さくなる場合があった（比較例）。
【０２０４】
本実施例のチャネル層の形成においては、図１０（ｂ）に示す構成の成膜装置を用いている。
【０２０５】
図１０（ｂ）のように、基板に対して材料源Ａと材料源Ｂが配置されることで、基板上に材料Ａと材料Ｂの組成が連続的に変化した薄膜が形成する手法が用いられている。
【０２０６】
この手法は、成膜時に基板が図１０（ｂ）のｙ方向に移動することで、大面積の成膜が可能な手法である。
【０２０７】
成膜手法はスパッタ法を用いている。
【０２０８】
本実施例においては、材料源ＡにＩｎ２Ｏ３・ＺｎＯを有する多結晶焼結体を用い、材料源ＢにＩｎＧａＺｎＯ４を有する多結晶焼結体を用いている。
【０２０９】
図１０（ｂ）に示すように、図１０（ａ）のｘ方向に組成比が連続的に変化した薄膜となる。
【０２１０】
基板の中央に比べて、端部においてＧａ組成比が小さくなる。
【０２１１】
これにより、連続的に電気特性（閾値電圧）の異なる薄膜トランジスタが配列したアクティブマトリックス基板が実現される。
【０２１２】
基板の端部では、Ｇａ組成が小さいために、閾値電圧が小さく、移動度の大きなトランジスタとすることができる。
【０２１３】
これにより、比較例１で生じていたトランジスタ特性の分布を緩和させることができ、より均一なアクティブマトリックス基盤とすることができる。
【０２１４】
本実施例に示すように、基板内のトランジスタ特性の分布を低減するために、基板面内にわたり連続的にＩｎ：Ｇａ：Ｚｎ組成比を変える（調整する）ことができる。
【０２１５】
本実施例の手法は、一度の成膜で複数種類の組成の異なる酸化物半導体を形成できるため、生産性よく特性の異なる半導体素子を基板上に形成することができる。
【０２１６】
本実施例のアクティブマトリックス回路基板を用いて、表示装置を作成すると、ゲート配線方向の素子ばらつきが小さく、画像品位に優れた表示装置とすることができる。
【０２１７】
ＰＥＴフィルム上に作成した半導体を、曲率半径３０ｍｍで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められない。
【０２１８】
また、可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められない。
【０２１９】
本実施例で作成した薄膜トランジスタは可視光に対して透明であり、フレキシブルな基板上に形成されている。
【０２２０】
［実施例４］
アクティブマトリックス有機ＥＬ表示装置の画素回路対して、異なる閾値電圧を有したＴＦＴを用いた例である。
【０２２１】
図５（ａ）に示すような２つのトランジスタ（Ｔ１、Ｔ２）を有する画素回路において、閾値電圧の異なるＴＦＴをそれぞれのトランジスタに用いる。
【０２２２】
通常、共通電極線と走査線には異なる電圧レベルが用いられる。しかし、本実施例においては、トランジスタＴ１、Ｔ２のチャネル層の組成を調整し、それぞれの閾値電圧を調整することで、共通電極線と走査線に同じ電圧を用いることが可能となっている。これにより、外部回路の簡略化が可能である。
【０２２３】
［実施例５］
本実施例は、カラー有機ＥＬ表示装置のアクティブマトリックスにおいて、サブピクセル画素ごとに、異なる閾値電圧を有したＴＦＴを用いた例である。
【０２２４】
カラー有機ＥＬ表示装置は、Ｒ、Ｇ、Ｂにそれぞれ異なる表示素子（有機ＥＬ）を用いる。
【０２２５】
本実施例では、Ｒ、Ｇ、Ｂの表示素子（有機ＥＬ）の電気特性の違いを考慮し、それぞれの表示素子に対して電気特性の異なる薄膜トランジスタ（チャネル層の組成比の異なるトランジスタ）を配した。
【０２２６】
表示素子の特性差に対応して、特性の異なるトランジスタを配することができるため、表示装置としての制御性が向上する。
【０２２７】
このような回路を用いることで、色制御性が向上し、画像品位に優れた表示装置を提供することができる。
【０２２８】
［実施例６］
本実施例は、閾値電圧の異なるトランジスタをインバータ回路に適用した例である。
【０２２９】
本実施例では、閾値電圧の異なる（正、負の）２種類のトランジスタを用い、図６（ｂ）Ｅ／Ｄ型インバータ回路を構成する。
【０２３０】
閾値電圧が正の素子Ｔ２のチャネル層の組成比はＩｎ：Ｇａ：Ｚｎ＝１：１：２であり、閾値電圧が負の素子Ｔ１のチャネル層の組成比はＩｎ：Ｇａ：Ｚｎ＝２：１：１である。
【０２３１】
Ｔ２ｎｏ閾値電圧は＋２．５Ｖ、Ｔ１の閾値電圧は−２Ｖである。
【０２３２】
比較例として、チャネル層の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：２の１種類のトランジスタ（Ｔ１，Ｔ２）を用いて、図６（ａ）のＥ／Ｅ型インバータ回路を構成する。
【０２３３】
本実施例の回路は、比較例の回路と比較すると、高速のインバータ動作が可能である。
【０２３４】
閾値電圧が正のトランジスタと閾値電圧が負のトランジスタより構成されるＥ／Ｄ型インバータ回路により、高速な動作を実現できる。
【産業上の利用可能性】
【０２３５】
本発明の半導体装置は、基板上に組成の異なるアモルファス酸化物半導体膜を有している。アモルファス酸化物半導体膜は、薄膜トランジスタや、ショットキーダイオード素子、ＰＮ接合素子、抵抗素子などの半導体素子に用いられる。
【０２３６】
本発明のアモルファス酸化物半導体を用いた半導体装置は、ＬＣＤや有機ＥＬディスプレイの画素回路や駆動回路や、ＩＣカードやＩＤタグなどに幅広く応用できる。
【０２３７】
アモルファス酸化物半導体は、低温で薄膜形成を行うことが可能なので、樹脂基板上に形成するフレキシブル・ディスプレイとしての応用が期待できる。また、アモルファス酸化物半導体は可視光に対して透明とすることができるので、シースルー型のディスプレイとしての応用が期待できる。
【図面の簡単な説明】
【０２３８】
【図１】本発明の一実施形態としての複数種類の薄膜トランジスタを有した半導体装置の構成例を示す断面図である。
【図２】本発明の一実施形態としての複数種類の薄膜トランジスタの特性の違いの例を示すためのグラフである。
【図３】本発明の実施例１の薄膜トランジスタの特性を示すグラフである。
【図４】アクティブマトリックス回路のゲート配線回路及びその等価回路を示す図である。
【図５】有機ＥＬ表示装置の画素回路の例を示す図である。
【図６】Ｅ／ＥインバータおよびＥ／Ｄインバータ回路を示す回路図である。
【図７】本発明の一実施形態としての薄膜トランジスタのＴＦＴ特性を示すグラフである。
【図８】本発明の一実施形態としての薄膜トランジスタの酸化物膜の製造装置の一例を示す図である。
【図９】基板上に組成の分布する薄膜を形成する手法及び装置を示す図である。
【図１０】基板上に組成の分布する薄膜を形成する手法及び装置を示す図である。
【符号の説明】
【０２３９】
１０  基板
１１  チャネル層
１２  ゲート絶縁層
１３  ソース電極
１４  ドレイン電極
１５  ゲート電極
【図１】
2008085048.tif 000003
【図２】
2008085048.tif 000004
【図３】
2008085048.tif 000005
【図４】
2008085048.tif 000006
【図５】
2008085048.tif 000007
【図６】
2008085048.tif 000008
【図７】
2008085048.tif 000009
【図８】
2008085048.tif 000010
【図９】
2008085048.tif 000011
【図１０】
2008085048.tif 000012