(57)【要約】【課題】薄膜キャパシタの下部電極に凹凸を形成する工程において、真空装置の加熱工程を必要としないようにする。【解決手段】基材101上に、密着層102a、窒化チタン膜102bからなる下部電極102を形成する〔(b)図〕。下部電極102上に酸化物薄膜形成剤103aを塗布する〔(c)図〕。塗布された酸化物薄膜形成剤103aを焼成して酸化物薄膜103を形成する〔(d)図〕。このとき、下部電極102の表面に凹凸が形成される。酸化物薄膜103上に上部電極106を形成する〔(e)図〕。【選択図】図２
2008294319.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と誘電体膜と上部電極とを有する薄膜キャパシタの製造方法であって、基材上に凹凸形成材料層を形成する工程と、前記凹凸形成材料層上に酸化物薄膜形成剤を塗布する工程と、前記酸化物薄膜形成剤を焼成して前記凹凸形成材料層上に酸化物薄膜を形成すると共に前記凹凸形成材料層と前記酸化物薄膜との界面に凹凸を形成する工程と、を有し、前記凹凸形成材料層と前記酸化物薄膜との界面に形成された凹凸を前記下部電極の表面に反映させることを特徴とする薄膜キャパシタの製造方法。
【請求項２】
前記酸化物薄膜上に上部電極を形成する工程を有し、前記凹凸形成材料層を下部電極として利用することを特徴とする請求項１に記載の薄膜キャパシタの製造方法。
【請求項３】
前記酸化物薄膜を除去する工程と、前記酸化物薄膜を除去して露出した前記凹凸形成材料層上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、を有し、前記凹凸形成材料層の少なくとも一部を下部電極として利用することを特徴とする請求項１に記載の薄膜キャパシタの製造方法。
【請求項４】
前記酸化物薄膜をエッチング除去する際に、前記凹凸形成材料層の表面の一部もエッチング除去することを特徴とする請求項３に記載の薄膜キャパシタの製造方法。
【請求項５】
誘電体薄膜を形成する工程に先立って、前記凹凸形成材料層上に導電性薄膜を形成することを特徴とする請求項３または４に記載の薄膜キャパシタの製造方法。
【請求項６】
前記酸化物薄膜を除去し、若しくは除去することなく、前記凹凸形成材料層上または前記酸化物薄膜上に、導電性薄膜を形成する工程と、誘電体薄膜を形成する工程と、上部電極を形成する工程と、を有し、導電性薄膜を下部電極として利用することを特徴とする請求項１に記載の薄膜キャパシタの製造方法。
【請求項７】
前記誘電体薄膜が、ペロブスカイト構造を有する酸化物材料により形成されることを特徴とする請求項３から６のいずれかに記載の薄膜キャパシタの製造方法。
【請求項８】
前記凹凸形成材料層は、少なくとも最上部が窒化チタンにより形成されることを特徴とする請求項１から７のいずれかに記載の薄膜キャパシタの製造方法。
【請求項９】
前記凹凸形成材料層は、その最下層部に密着層となるチタン層が形成されることを特徴とする請求項８に記載の薄膜キャパシタの製造方法。
【請求項１０】
前記酸化物薄膜形成剤が金属アルコキシドを含んでいることを特徴とする請求項１から９のいずれかに記載の薄膜キャパシタの製造方法。
【請求項１１】
前記酸化物薄膜形成剤を焼成する焼成温度が５００℃から７００℃の範囲であることを特徴とする請求項１から１０のいずれかに記載の薄膜キャパシタの製造方法。
【請求項１２】
前記基材がシリコン、ガラスまたはセラミックであることを特徴とする請求項１から１１のいずれかに記載の薄膜キャパシタの製造方法。
【請求項１３】
前記酸化物薄膜がシリコン、アルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、ランタン、イットリウムのうち少なくとも１つの元素を有する酸化物であることを特徴とする請求項１から１２のいずれかに記載の薄膜キャパシタの製造方法。
【請求項１４】
前記酸化物薄膜の熱膨張係数が前記凹凸形成材料層の最上部の材料のそれより大きいことを特徴とする請求項１から１３のいずれかに記載の薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスや多層配線基板に形成される薄膜キャパシタの製造方法に関し、小型で高い容量を有する薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
薄膜キャパシタは、半導体デバイスだけでなく、実装用基板や電子回路などで幅広く利用されている。一般に単位面積当たりの容量を大きくすることでキャパシタ部品の小型化や高性能化が可能となる。
容量を大きくする手段としては、キャパシタ誘電体の薄膜化、誘電体材料の高誘電率化、そして電極面積の拡大、の３つがある。
基板に溝を形成することで電極面積を拡大することが可能である。しかしアスペクト比の高い溝を形成し、かつその溝にキャパシタ電極、誘電体を形成し、絶縁性の高いキャパシタを形成するには製造工程が複雑となり、また製造装置も特殊となり、コストがかかることが問題となる。これに対し、電極表面に凹凸を設ける手法は比較的簡易な方法で電極面積の拡大を図ることができるので、各種方式が考案され一部は実用化されている（例えば、特許文献１〜３参照）。
【０００３】
特許文献１には、真空中で基板上にアモルファスシリコン層を形成し、その後真空中で加熱して多結晶化して、多結晶シリコン層の表面に半円球状グレインを形成し、この半円球状グレインを有する多結晶シリコン層をキャパシタ電極とすることが開示されている。
また、特許文献２には、特許文献１にて提案された、半円球状の突起を有する多結晶シリコン層の表面にゲルマニウムまたはシリコンゲルマニウムをアイランド状に成長させることにより、さらに表面積の広いキャパシタ電極を形成することが開示されている。
また、特許文献３には、ＴｉＮ膜の表面に凹凸のあるタングステン（Ｗ）を成膜し、表面に凹凸のあるタングステン膜を有するＴｉＮ膜をキャパシタ電極とすることが開示されている。
【特許文献１】特開平０４−１２７５１９号公報
【特許文献２】特開平０５−０１３６７７号公報
【特許文献３】特開平０８−２５０６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の特許文献１ないし３に記載された従来例は、製造工程においていずれも真空装置内での高温加熱工程が必要であり、スループットが悪い。
本発明の課題は上述した従来技術の問題点を解決することであって、その目的は、真空装置を用いない加熱方法によって、キャパシタ電極表面に凹凸を形成できるようにして、小型で高い容量を持つ薄膜キャパシタを生産性よくローコストで製造し得るようにすることである。
【課題を解決するための手段】
【０００５】
上記の目的を達成するため、本発明によれば、下部電極と誘電体膜と上部電極とを有する薄膜キャパシタの製造方法であって、基材上に凹凸形成材料層を形成する工程と、前記凹凸形成材料層上に酸化物薄膜形成剤を塗布する工程と、前記酸化物薄膜形成剤を焼成して前記凹凸形成材料層上に酸化物薄膜を形成すると共に前記凹凸形成材料層と前記酸化物薄膜との界面に凹凸を形成する工程と、を有し、前記凹凸形成材料層と前記酸化物薄膜との界面に形成された凹凸を前記下部電極の表面に反映させることを特徴とする薄膜キャパシタの製造方法、が提供される。
【発明の効果】
【０００６】
本発明は、凹凸形成材料層上にゾル−ゲル法（sol-gel processing）と呼ばれる成膜技術により金属酸化物薄膜を形成し、これにより凹凸形成材料層表面に凹凸を形成し、その凹凸形状を薄膜キャパシタの下部電極の表面形状に反映させるものであるので、電極に凹凸を形成するのに真空装置内での加熱工程を必要としない。したがって、本発明によれば、簡易な方法で作業性よくキャパシタ下部電極の表面積拡大を図ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の望ましい実施の形態について図面を参照して詳細に説明する。図１（ａ）〜（ｄ）は、本発明の薄膜キャパシタの製造方法の実施の形態を示す工程順の断面図である。まず、基材１１を用意する〔図１（ａ）〕。基材１１としては、Ｓｉ、ＧａＡｓ、ＳＯＩなどの半導体を含む基材や、セラミック、耐熱性ガラスなどからなる無機材料基材であってもよい。そして、基材１１上に、スパッタ法や蒸着法を用いて導電性材料からなる凹凸形成材料層１２を形成する〔図１（ｂ）〕。凹凸形成材料層１２は、そのままキャパシタの下部電極として用いることもできるが、その上に更に導電性材料膜を形成し、両者により下部電極を構成することもできる。また、凹凸形成材料層１２を多層膜によって構成し、基板１１と凹凸形成材料層１２との密着性を改善するために、凹凸形成材料層１２の最下層に密着層を形成することができる。凹凸形成材料層１２の材料は特に限定されるものではないが、続く酸化膜形成工程である熱処理工程において、その表面に凹凸が形成されやすいものが選択される。例えば、チタン、窒化チタン、アルミニウム、白金などが挙げられる。次に、ディップ法あるいはスピン塗布法を用いて凹凸形成材料層１２上に酸化物薄膜形成剤１３ａを塗布する〔図１（ｃ）〕。本発明において、酸化物薄膜形成剤とは、金属（この場合、シリコンを含む）アルコキシドのコロイド溶液であって、ゾル−ゲル法による酸化物薄膜の形成材料として市販されている材料を用いることができる。例えば、シリコン、アルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、ランタン、イットリウムの化合物の一種若しくは複数種を含む溶液が使用可能である。塗布された酸化物薄膜形成剤１３ａを乾燥させた後焼成して酸化物薄膜１３を形成する。このとき、凹凸形成材料層１２にヒロックが生成されるため、その表面に凹凸が形成される〔図１（ｄ）〕。凹凸がより確実に形成されるようにするには、酸化物薄膜の熱膨張係数が凹凸形成材料層のそれより大きくなるように材料を選択することが望ましい。焼成装置としては、拡散炉、ホットプレート、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｅｒ（ＲＴＡ）のいずれも使用可能であるが、加熱工程の容易性やスループットの観点から拡散炉が好ましい。
【０００８】
形成された凹凸形成材料層１２の少なくとも一部を下部電極として利用することができる。また、形成された酸化物薄膜１３をキャパシタの誘電体として利用することができ、そのようにする場合には、酸化物薄膜１３上に上部電極が形成される。そして、凹凸形成材料層１２がそのまま下部電極を構成することになる。また、酸化物薄膜１３を除去し、新たにキャパシタの誘電体となる薄膜を形成するようにしてもよい。その場合には、誘電体薄膜の形成前に凹凸形成材料層１２上に下部電極の一部となる導電性薄膜を形成することもできる。特に、新たに形成される誘電体薄膜がペロブスカイト構造の高誘電率誘電体である場合には、高誘電率誘電体の誘電率をより高めるために、高温での形成において酸化しにくい耐酸化性導電材料としての導電性薄膜を、凹凸形成材料層１２上に形成することが望ましい。
凹凸形成材料層１２を電極材料として利用することなく、単に下部電極に凹凸を形成するための材料層とすることもできる。その場合には、酸化物薄膜１３を除去し、あるいは除去することなく、形成された凹凸形状上に下部電極、誘電体薄膜、上部電極を形成することになる。
凹凸形成材料層１２の材料として、アルミニウム、白金を用いる場合、凹凸先端が鋭利になり易いので、これらを下部電極ないしその一部として利用する場合には、容量絶縁膜の絶縁性の低下が懸念される。したがって、これらを下部電極ないしその一部として利用する場合には、凹凸の先端部をエッチング処理するか若しくは凹凸形成材料層１２上に下部電極の一部となる導電性薄膜層を堆積して尖端形状を緩和することが望ましい。また、凹凸形成材料層１２の材料として、チタンやアルミニウムを用いる場合、これらの材料層の表面に酸化チタンないし酸化アルミニウムが形成されやすい。したがって、これらを下部電極として利用する場合には、下部電極の導電性を改善するために、凹凸形成材料層１２上に良導電性の導電性薄膜を形成することが望ましい。
以下に、本発明の実施例について図面を参照して詳細に説明する。
【実施例１】
【０００９】
図２（ａ）〜（ｅ）は、本発明の実施例１を示す工程順の断面図である。まず、基材１０１として０．２μｍ厚のシリコン酸化膜を表面に有する５００μｍ厚のシリコン基板を用いた〔図２（ａ）〕。基材１０１をスパッタ成膜装置内に投入し、所望の真空度に達した後に、ＤＣスパッタ法により密着層１０２ａとしてのＴｉを成膜し連続して窒化チタン膜１０２ｂを成膜して、下部電極１０２を得た〔図２（ｂ）〕。それぞれの膜厚を５０ｎｍ、１００ｎｍとした。窒化チタン膜１０２ｂを表面とする下部電極１０２上に、酸化物薄膜形成剤１０３ａとして、３重量％のアルミニウム化合物を有する酸化アルミニウム薄膜形成剤をスピンコート法にて塗布した〔図２（ｃ）〕。酸化アルミニウム薄膜形成剤（１０３ａ）を塗布した後、３００℃に加熱したホットプレートで仮焼成した後に、６００℃に加熱した窒素雰囲気下の拡散炉で焼成した。焼成後の酸化物薄膜１０３の酸化アルミニウム薄膜にはクラックは生じなかった。電子顕微鏡で表面のモフォロジーを観察すると表面に突起構造１０４を有する凹凸が形成されていた〔図２（ｄ）〕。上部電極１０６となる窒化チタン膜を、ＤＣスパッタ法により膜厚１００ｎｍに堆積した〔図２（ｅ）〕。上部電極１０６となる窒化チタン膜と、酸化物薄膜１０３である酸化アルミニウム膜を、フォトリソグラフィ工程とエッチング工程により、それぞれ所望のパターンに加工した。酸化物薄膜１０３を容量絶縁膜とするキャパシタの静電容量を、インピーダンスアナライザを用いて測定したところ、平行平板の電極面積から計算される静電容量に比して、約１．６倍高い静電容量が得られた。一方、エレクトロメータを用いて電流−電圧特性を測定したが絶縁性に劣化はみられなかった。絶縁性を劣化させることなく、小型で高い静電容量を持つ薄膜キャパシタを製造することができた。
【００１０】
［比較例］
比較例として、本発明の範囲外で薄膜キャパシタを製造した場合について説明する。比較例１の製造工程は、実施例１における酸化物薄膜形成剤１０３ａをスピンコート塗布し、３００℃に加熱したホットプレートで仮焼成する工程まで同一とした。仮焼成をした後、４５０℃に加熱した拡散炉で焼成したが、下部電極１０２に突起構造１０４の形成による凹凸を有する表面のモフォロジーは見られなかった。上部電極１０６として窒化チタン膜を膜厚１００ｎｍに成膜した後に、所望のパターンに上部電極、容量絶縁膜を加工し、インピーダンスアナライザで静電容量を測定したところ、電極面積から計算される静電容量とよく一致し、静電容量の増加は見られなかった。このため小型で高い静電容量を持つ薄膜キャパシタは製造できなかった。
【実施例２】
【００１１】
図３（ａ）〜（ｈ）は、本発明の実施例２を示す工程順の断面図である。酸化アルミニウム薄膜を焼成する工程までは、実施例１と同じ工程で製造した〔図３（ａ）〜（ｄ）〕。酸化物薄膜１０３として酸化アルミニウム薄膜を形成した後に、リン酸を使って酸化アルミニウムをエッチング除去し、窒化チタン膜１０２ｂの表面を露出させた〔図３（ｅ）〕。露出した窒化チタン膜１０２ｂの表面モフォロジーは、酸化アルミニウム薄膜表面と同じ表面に突起構造１０４による凹凸を有するモフォロジーであった。次に、ＤＣスパッタ装置内に投入し、所望の真空度に達した後、ＤＣスパッタ法により窒化チタン膜１０２ｂ上に密着層となるＴｉ、次いで耐酸化性導電材料層となるＰｔを連続して成膜して積層膜の導電性薄膜１０２ｃを形成し、下部電極１０２を得た〔図３（ｆ）〕。次に、高誘電率薄膜１０５を成膜するためにＲＦスパッタ装置に導入した。基板温度を６００℃としＲＦスパッタ法により、ペロブスカイト構造を有するＳｒＴｉＯ３を膜厚１００ｎｍに成膜して、高誘電率薄膜１０５を得た〔図３（ｇ）〕。再度ＤＣスパッタ装置に導入し、ＤＣスパッタ法により上部電極１０６としてＰｔを１００ｎｍ厚に成膜した〔図３（ｈ）〕。次に、フォトリソグラフィ法とエッチングにより、上部電極１０６のＰｔ、高誘電率薄膜１０５のＳｒＴｉＯ３をそれぞれ所望のパターンに加工した。インピーダンスアナライザで静電容量を測定したところ、電極面積から計算される静電容量に比して約１．６倍の静電容量が得られた。突起電極がない平坦な下部電極上に、同条件でペロブスカイト構造を有するＳｒＴｉＯ３を形成し、上部電極となるＰｔを形成して薄膜キャパシタを形成した場合、比誘電率は約２００であったのに対し、本発明の製造方法にて形成した薄膜キャパシタでは約３２０の実効的な比誘電率が得られ、実施例１に比して更に高い容量をもつ小型の薄膜キャパシタを製造することができた。
【実施例３】
【００１２】
図４（ａ）〜（ｈ）は、本発明の実施例３を示す工程順の断面図である。酸化物薄膜形成剤１０３ａとして、７重量％のハフニウム化合物を有する酸化ハフニウム薄膜形成剤を用いることとし、拡散炉で焼成して酸化ハフニウム薄膜（酸化物薄膜１０３）を形成する工程までは実施例１と同じ工程とした〔図４（ａ）〜（ｄ）〕。酸化ハフニウムの場合には、薄膜自体にはクラックは見られなかったが、窒化チタンの突起構造１０４の先端が起因と考えられるクラック１０７が見られた。クラックが生じた酸化ハフニウム薄膜を、エッチング液である希フッ硝酸に浸漬し、酸化ハフニウム薄膜を除去したところ、クラックから浸透した希フッ硝酸エッチング液が、窒化チタンの突起構造をエッチングし、先端がなだらかな突起構造１０４となった〔図４（ｅ）〕。その後、実施例２において、容量絶縁膜を形成する工程と同一の工程を行った〔図４（ｆ）〜（ｈ）〕。キャパシタとしての静電容量を測定したところ、電極面積から計算される静電容量に比して、約１．８倍の静電容量が得られた。一方、電流−電圧特性での劣化はみられず、小型で高い容量を持つ薄膜キャパシタを製造することができた。
【００１３】
以上、本発明の好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではない。例えば導電性薄膜の例として、Ｔｉ、Ｐｔの積層膜を例に挙げたが、これに限らず、Ｒｕ、Ｉｒ、これらの酸化物や、ペロブスカイト構造を有するＳｒＲｕＯ３のような導電性酸化物薄膜であってもよい。また、高誘電率誘電体としてＳｒＴｉＯ３について説明したが、（Ｂａ，Ｓｒ）ＴｉＯ３や（Ｐｂ，Ｚｒ）ＴｉＯ３のようなペロブスカイト構造を有する酸化物であってもよい。また、拡散炉での焼成雰囲気は実施例の窒素雰囲気に限定されない。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態の薄膜キャパシタの製造方法を示す工程順の断面図。
【図２】本発明の実施例１の薄膜キャパシタの製造方法を示す工程順の断面図。
【図３】本発明の実施例２の薄膜キャパシタの製造方法を示す工程順の断面図。
【図４】本発明の実施例３の薄膜キャパシタの製造方法を示す工程順の断面図。
【符号の説明】
【００１５】
１１  基材
１２  凹凸形成材料層
１３ａ  酸化物薄膜形成剤
１３  酸化物薄膜
１０１  基材
１０２ａ  密着層
１０２ｂ  窒化チタン膜
１０２ｃ  導電性薄膜
１０２  下部電極
１０３ａ  酸化物薄膜形成剤
１０３  酸化物薄膜
１０４  突起構造
１０５  高誘電率薄膜
１０６  上部電極
１０７  クラック
【図１】
2008294319.tif 000003
【図２】
2008294319.tif 000004
【図３】
2008294319.tif 000005
【図４】
2008294319.tif 000006