(57)【要約】【課題】簡素な回路を用いて構成され、複数のアナログ信号から所望のアナログ信号を選択するアナログ信号選択回路を提供する。【解決手段】アナログ信号選択回路は、複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してＰＷＭ信号を生成する複数のコンパレータ（２ａ〜２ｃ）および上記複数のコンパレータが出力するＰＷＭ信号を論理演算する論理演算回路（３）を備えるアナログ信号選択回路であって、上記論理演算回路は、全ての上記コンパレータが出力するＰＷＭ信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するＰＷＭ信号を生成する。【選択図】図１
2008294735.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してＰＷＭ信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するＰＷＭ信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、
上記論理演算回路は、全ての上記コンパレータが出力するＰＷＭ信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するＰＷＭ信号を生成することを特徴とするアナログ信号選択回路。
【請求項２】
複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してＰＷＭ信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するＰＷＭ信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、
上記論理演算回路は、全ての上記コンパレータが出力するＰＷＭ信号の論理和演算を行って上記複数のアナログ信号のうちの電圧が最小のアナログ信号に相当するＰＷＭ信号を生成することを特徴とするアナログ信号選択回路。
【請求項３】
複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してＰＷＭ信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するＰＷＭ信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、
上記論理演算回路は、上記コンパレータが出力するＰＷＭ信号のうちの２つのＰＷＭ信号を論理積演算を行って該２つのＰＷＭ信号のうちの電圧が高いアナログ信号に相当するＰＷＭ信号を生成するとともに、上記生成された全てのＰＷＭ信号を論理和演算を行って上記複数のアナログ信号のうちの電圧が中間のアナログ信号に相当するＰＷＭ信号を生成することを特徴とするアナログ信号選択回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のセンサ装置から出力されるアナログ信号のいずれかを選択しデジタルデータに変換するアナログ信号選択回路に関するものである。
【背景技術】
【０００２】
従来のアナログ信号選択回路では、複数のセンサ装置から出力されるアナログ信号をＡ／Ｄ変換回路によりデジタルデータに変換してからマイクロコンピュータに入力し、入力されたデジタルデータをＣＰＵにて相互に比較して信号選択を行っている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平７−２８２３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、複数のセンサ装置から出力されるアナログ信号をデジタルデータに変換した後マイクロコンピュータのＣＰＵで信号の比較を行うので、センサ装置の数が多いときには、マイクロコンピュータのＣＰＵの演算処理量が非常に大きくなってしまうという問題がある。
【０００５】
この発明の目的は、簡素な回路を用いて構成され、複数のアナログ信号から所望のアナログ信号を選択するアナログ信号選択回路を提供することである。
【課題を解決するための手段】
【０００６】
この発明に係るアナログ信号選択回路は、複数のアナログ信号毎に対応して設けられ、対応する上記アナログ信号と基準となる三角波信号とを比較してＰＷＭ信号を生成する複数のコンパレータおよび上記複数のコンパレータが出力するＰＷＭ信号を論理演算する論理演算回路を備えるアナログ信号選択回路であって、上記論理演算回路は、全ての上記コンパレータが出力するＰＷＭ信号の論理積演算を行って上記複数のアナログ信号のうちの電圧が最大のアナログ信号に相当するＰＷＭ信号を生成する。
【発明の効果】
【０００７】
この発明に係るアナログ信号選択回路の効果は、複数のアナログ信号のうち電圧が最も高いアナログ信号の電圧に逆比例する値でパルス幅が変調されたＰＷＭ信号を生成する回路を簡単なロジック回路であるコンパレータや論理積回路により構成することができるので、マイクロコンピュータは出力される１つのＰＷＭ信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明に係る実施の形態１によるアナログ信号選択回路の回路図である。
この発明に係る実施の形態１によるアナログ信号選択回路は、３つのアナログ信号が入力されるが、入力されるアナログ信号の数はこれに限るものではない。
この発明に係る実施の形態１によるアナログ信号選択回路は、３つのアナログ信号が入力される入力ＩＮａ、ＩＮｂ、ＩＮｃ、三角波信号が入力される入力ＩＮｄ、３つのアナログ信号のうちの１つと三角波信号とが入力され、三角波信号の電圧が入力されるアナログ信号の電圧以上のときＨＩＧＨレベルのパルスを出力する３つのコンパレータ２ａ、２ｂ、２ｃ、全てのコンパレータ２ａ、２ｂ、２ｃの出力信号の論理積を出力する論理演算回路３、論理演算回路３からの出力信号が出力する出力ＯＵＴを備える。
【０００９】
三角波信号は、入力されるアナログ信号の電圧のうち最も高い電圧を超える電圧と入力されるアナログ信号の電圧のうち最も低い電圧未満の電圧との間で三角波を描くように変化する信号である。三角波の電圧が上昇および低下する速度の絶対値は等しい。
コンパレータ２ａ、２ｂ、２ｃは、プラス（＋）端子に入力される信号の電圧がマイナス（−）端子に入力される信号の電圧未満のときＬレベル、プラス（＋）端子に入力される信号の電圧がマイナス（−）端子に入力される信号の電圧以上のときＨレベルのパルスを出力する。そして、各コンパレータ２ａ、２ｂ、２ｃのプラス端子には三角波信号、マイナス端子には各アナログ信号が入力されるので、三角波信号の電圧が各アナログ信号の電圧未満のときＬレベル、三角波信号の電圧が各アナログ信号の電圧以上のときＨレベルのパルスを出力する。ところで、三角波信号は時間に対して一定速度で電圧が上昇・低下するので、出力されるパルスは、Ｈレベルである時間帯の幅がアナログ信号の電圧に反比例する値で変調されているパルスワイドモジュレーション信号（以下、ＰＷＭ信号と称す）である。
【００１０】
論理演算回路３は、３つのコンパレータ２ａ、２ｂ、２ｃから出力されるＰＷＭ信号が入力され、３つのＰＷＭ信号が全てＨレベルのときだけＨレベルとなり、それ以外のときはＬレベルのＰＷＭ信号を出力する。この出力されるＰＷＭ信号は、Ｈレベルの時間幅が最も短いＰＷＭ信号と同じであるので、電圧が最も高いアナログ信号に対応するＰＷＭ信号である。
【００１１】
次に、この発明に係る実施の形態１によるアナログ信号選択回路の動作について説明する。
図２は、この発明に係る実施の形態１によるアナログ信号選択回路の各箇所での信号波形である。図２（ａ）には、入力されるアナログ信号と三角波信号とが合わされて表示されている。図２（ｂ）〜図２（ｄ）には、３つのコンパレータ２ａ、２ｂ、２ｃからそれぞれ出力されるＰＷＭ信号が表示されている。図２（ｅ）には、論理演算回路３から出力されるＰＷＭ信号が表示されている。
なお、入力されるアナログ信号は、アナログ信号ａの電圧が最も高く、アナログ信号ｂの電圧が最も低く、アナログ信号ｃの電圧がアナログ信号ａの電圧とアナログ信号ｃの電圧との中間である。
【００１２】
三角波信号の電圧が下止点の電圧から上昇を開始し、アナログ信号ｃの電圧と等しくなるとコンパレータ２ｃのＰＷＭ信号がＨレベルに変化し、次に、アナログ信号ｂの電圧と等しくなるとコンパレータ２ｂのＰＷＭ信号がＨレベルに変化し、次に、アナログ信号ａの電圧と等しくなるとコンパレータ２ａのＰＷＭ信号がＨレベルに変化する。
そして、三角波信号は上止点の電圧で上昇から下降に変化し、アナログ信号ａの電圧未満となるとコンパレータ２ａのＰＷＭ信号がＬレベルに変化し、次に、アナログ信号ｂの電圧未満となるとコンパレータ２ｂのＰＷＭ信号がＬレベルに変化し、次に、アナログ信号ｃの電圧未満となるとコンパレータ２ｃのＰＷＭ信号がＬレベルに変化する。
【００１３】
論理演算回路３では、３つのコンパレータ２ａ、２ｂ、２ｃから出力されたＰＷＭ信号、すなわち上述のようにパルス幅がアナログ信号の電圧に反比例する値で変調されたＰＷＭ信号に対して論理積演算を行うので、３つのＰＷＭ信号の全てがＨレベルのときＨレベルとなるＰＷＭ信号を出力する。この論理演算回路３から出力されるＰＷＭ信号は、電圧の最も高いアナログ信号が入力されたコンパレータ２ａから出力されたＰＷＭ信号と同じである。
【００１４】
このように、複数のアナログ信号のうち電圧が最も高いアナログ信号の電圧に逆比例する値でパルス幅が変調されたＰＷＭ信号を生成する回路を簡単なロジック回路であるコンパレータ２ａ、２ｂ、２ｃや論理演算回路３により構成することができるので、マイクロコンピュータは出力される１つのＰＷＭ信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【００１５】
実施の形態２．
図３は、この発明に係る実施の形態２によるアナログ信号選択回路の回路図である。
この発明に係る実施の形態２によるアナログ信号選択回路は、３つのアナログ信号が入力されるが、入力されるアナログ信号の数はこれに限るものではない。
この発明に係る実施の形態２によるアナログ信号選択回路は、３つのアナログ信号が入力される入力ＩＮａ、ＩＮｂ、ＩＮｃ、三角波信号が入力される入力ＩＮｄ、３つのアナログ信号のうちの１つと三角波信号とが入力され、三角波信号の電圧が入力されるアナログ信号の電圧以上のときＨＩＧＨレベルのパルスを出力する３つのコンパレータ２ａ、２ｂ、２ｃ、全てのコンパレータ２ａ、２ｂ、２ｃの出力信号の論理和を出力する論理演算回路３Ｂ、論理演算回路３Ｂからの出力信号が出力する出力ＯＵＴを備える。
【００１６】
三角波信号は、入力されるアナログ信号の電圧のうち最も高い電圧を超える電圧と入力されるアナログ信号の電圧のうち最も低い電圧未満の電圧との間で三角波を描くように変化する信号である。三角波の電圧が上昇および低下する速度の絶対値は等しい。
コンパレータ２ａ、２ｂ、２ｃは、プラス（＋）端子に入力される信号の電圧がマイナス（−）端子に入力される信号の電圧未満のときＬレベル、プラス（＋）端子に入力される信号の電圧がマイナス（−）端子に入力される信号の電圧以上のときＨレベルのパルスを出力する。そして、各コンパレータ２ａ、２ｂ、２ｃのプラス端子には三角波信号、マイナス端子には各アナログ信号が入力されるので、三角波信号の電圧が各アナログ信号の電圧未満のときＬレベル、三角波信号の電圧が各アナログ信号の電圧以上のときＨレベルのパルスを出力する。ところで、三角波信号は時間に対して一定速度で電圧が上昇・低下するので、出力されるパルスは、Ｈレベルである時間帯の幅がアナログ信号の電圧に反比例する値で変調されているパルスワイドモジュレーション信号（以下、ＰＷＭ信号と称す）である。
【００１７】
論理演算回路３Ｂは、３つのコンパレータ２ａ、２ｂ、２ｃから出力されるＰＷＭ信号が入力され、３つのＰＷＭ信号の少なくとも１つがＨレベルのときＨレベルのパルスを出力する。この出力パルスは、Ｈレベルの時間幅が最も長いＰＷＭ信号と同じであるので、電圧が最も低いアナログ信号に対応するＰＷＭ信号である。
【００１８】
次に、この発明に係る実施の形態２によるアナログ信号選択回路の動作について説明する。
図４は、この発明に係る実施の形態２によるアナログ信号選択回路の各箇所での信号波形である。図４（ａ）には、入力されるアナログ信号と三角波信号とが合わされて表示されている。図４（ｂ）〜図４（ｄ）には、３つのコンパレータからそれぞれ出力されるＰＷＭ信号が表示されている。図４（ｅ）には、論理演算回路３Ｂから出力されるＰＷＭ信号が表示されている。
なお、入力されるアナログ信号は、アナログ信号ａの電圧が最も高く、アナログ信号ｂの電圧が最も低く、アナログ信号ｃの電圧がアナログ信号ａの電圧とアナログ信号ｃの電圧との中間である。
【００１９】
三角波信号の電圧が下止点の電圧から上昇を開始し、アナログ信号ｃの電圧と等しくなるとコンパレータ２ｃのＰＷＭ信号がＨレベルに変化し、次に、アナログ信号ｂの電圧と等しくなるとコンパレータ２ｂのＰＷＭ信号がＨレベルに変化し、次に、アナログ信号ａの電圧と等しくなるとコンパレータ２ａのＰＷＭ信号がＨレベルに変化する。
そして、三角波信号は上止点の電圧で上昇から下降に変化し、アナログ信号ａの電圧未満となるとコンパレータ２ａのＰＷＭ信号がＬレベルに変化し、次に、アナログ信号ｂの電圧未満となるとコンパレータ２ｂのＰＷＭ信号がＬレベルに変化し、次に、アナログ信号ｃの電圧未満となるとコンパレータ２ｃのＰＷＭ信号がＬレベルに変化する。
【００２０】
論理演算回路３Ｂでは、３つのコンパレータ２ａ、２ｂ、２ｃから出力されたＰＷＭ信号、すなわち上述のようにパルス幅がアナログ信号の電圧に反比例する値で変調されたＰＷＭ信号に対して論理和演算を行うので、３つのＰＷＭ信号のうちの１つがＨレベルのときＨレベルとなるＰＷＭ信号を出力する。この論理演算回路３Ｂから出力されるＰＷＭ信号は、電圧の最も低いアナログ信号が入力されたコンパレータ２ｃから出力されたＰＷＭ信号と同じである。
【００２１】
このように、複数のアナログ信号のうち電圧が最も低いアナログ信号の電圧に逆比例する値でパルス幅が変調されたＰＷＭ信号を生成する回路を簡単なロジック回路であるコンパレータ２ａ、２ｂ、２ｃや論理演算回路３Ｂにより構成することができるので、マイクロコンピュータは出力される１つのＰＷＭ信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【００２２】
実施の形態３．
図５は、この発明に係る実施の形態３によるアナログ信号選択回路の回路図である。
この発明に係る実施の形態３によるアナログ信号選択回路は、３つのアナログ信号が入力されるが、入力されるアナログ信号の数はこれに限るものではない。
この発明に係る実施の形態３によるアナログ信号選択回路は、３つのアナログ信号が入力される入力ＩＮａ、ＩＮｂ、ＩＮｃ、三角波信号が入力される入力ＩＮｄ、３つのアナログ信号のうちの１つと三角波信号とが入力され、三角波信号の電圧が入力されるアナログ信号の電圧以上のときＨＩＧＨレベルのパルスを出力する３つのコンパレータ２ａ、２ｂ、２ｃ、３つのコンパレータ２ａ、２ｂ、２ｃからの２つのＰＷＭ信号の論理積を求め、次に論理積の論理和を出力する論理演算回路３Ｃ、論理演算回路３Ｃからの出力信号が出力する出力ＯＵＴを備える。
【００２３】
三角波信号は、入力されるアナログ信号の電圧のうち最も高い電圧を超える電圧と入力されるアナログ信号の電圧のうち最も低い電圧未満の電圧との間で三角波を描くように変化する信号である。三角波の電圧が上昇および低下する速度の絶対値は等しい。
コンパレータ２ａ、２ｂ、２ｃは、プラス（＋）端子に入力される信号の電圧がマイナス（−）端子に入力される信号の電圧未満のときＬレベル、プラス（＋）端子に入力される信号の電圧がマイナス（−）端子に入力される信号の電圧以上のときＨレベルのパルスを出力する。そして、各コンパレータ２ａ、２ｂ、２ｃのプラス端子には三角波信号、マイナス端子には各アナログ信号が入力されるので、三角波信号の電圧が各アナログ信号の電圧未満のときＬレベル、三角波信号の電圧が各アナログ信号の電圧以上のときＨレベルのパルスを出力する。ところで、三角波信号は時間に対して一定速度で電圧が上昇・低下するので、出力されるパルスは、Ｈレベルである時間帯の幅がアナログ信号の電圧に反比例する値で変調されているパルスワイドモジュレーション信号（以下、ＰＷＭ信号と称す）である。
【００２４】
論理演算回路３Ｃは、３つのコンパレータ２ａ、２ｂ、２ｃから出力されるＰＷＭ信号のうち２つのＰＷＭ信号が入力され、２つのＰＷＭ信号がともにＨレベルのときＨレベルとなり、それ以外のときはＬレベルのＰＷＭ信号を出力する３つのＡＮＤ回路５ａ、５ｂ、５ｃ、３つのＡＮＤ回路５ａ、５ｂ、５ｃからのＰＷＭ信号が入力され、３つのＰＷＭ信号のうち少なくとも１つのＰＷＭ信号がＨレベルのときＨレベルとなるＰＷＭ信号を出力するＯＲ回路６を有する。このＯＲ回路６から出力されるＰＷＭ信号は、Ｈレベルの時間幅が中間のＰＷＭ信号と同じであるので、電圧が中間のアナログ信号に対応するＰＷＭ信号である。
【００２５】
次に、この発明に係る実施の形態３によるアナログ信号選択回路の動作について説明する。
図６は、この発明に係る実施の形態３によるアナログ信号選択回路の各箇所での信号波形である。図６（ａ）には、入力されるアナログ信号と三角波信号とが合わされて表示されている。図６（ｂ）〜図６（ｄ）には、３つのコンパレータ２ａ、２ｂ、２ｃからそれぞれ出力されるＰＷＭ信号が表示されている。図６（ｅ）〜図６（ｇ）には、３つのＡＮＤ回路５ａ、５ｂ、５ｃからそれぞれ出力されるＰＷＭ信号が表示されている。図６（ｈ）には、論理演算回路３Ｃから出力されるＰＷＭ信号が表示されている。
なお、入力されるアナログ信号は、アナログ信号ａの電圧が最も高く、アナログ信号ｂの電圧が最も低く、アナログ信号ｃの電圧がアナログ信号ａの電圧とアナログ信号ｃの電圧との中間である。
【００２６】
三角波信号の電圧が下止点の電圧から上昇を開始し、アナログ信号ｃの電圧と等しくなるとコンパレータ２ｃのＰＷＭ信号がＨレベルに変化し、次に、アナログ信号ｂの電圧と等しくなるとコンパレータ２ｂのＰＷＭ信号がＨレベルに変化し、次に、アナログ信号ａの電圧と等しくなるとコンパレータ２ａのＰＷＭ信号がＨレベルに変化する。
そして、三角波信号は上止点の電圧で上昇から下降に変化し、アナログ信号ａの電圧未満となるとコンパレータ２ａのＰＷＭ信号がＬレベルに変化し、次に、アナログ信号ｂの電圧未満となるとコンパレータ２ｂのＰＷＭ信号がＬレベルに変化し、次に、アナログ信号ｃの電圧未満となるとコンパレータ２ｃのＰＷＭ信号がＬレベルに変化する。
【００２７】
論理演算回路３Ｃの各ＡＮＤ回路５ａ、５ｂ、５ｃでは、３つのコンパレータ２ａ、２ｂ、２ｃから出力されたＰＷＭ信号のうち選択した２つのＰＷＭ信号、すなわち上述のようにパルス幅がアナログ信号の電圧に反比例する値で変調されたＰＷＭ信号に対して論理積演算を行うので、２つのＰＷＭ信号がともにＨレベルのときＨレベルとなるＰＷＭ信号を出力する。
論理演算回路３ＣのＯＲ回路６では、３つのＡＮＤ回路５ａ、５ｂ、５ｃから出力されるＰＷＭ信号に論理和演算を行うので、少なくとも１つＰＷＭ信号がＨレベルのときＨレベルとなるＰＷＭ信号を出力する。この論理演算回路３Ｃから出力されるＰＷＭ信号は、電圧が中間のアナログ信号が入力されたコンパレータ２ｂから出力されたＰＷＭ信号と同じである。
【００２８】
このように、複数のアナログ信号のうち電圧が中間のアナログ信号の電圧に逆比例する値でパルス幅が変調されたＰＷＭ信号を生成する回路を簡単なロジック回路であるコンパレータ２ａ、２ｂ、２ｃや論理演算回路３Ｃにより構成することができるので、マイクロコンピュータは出力される１つのＰＷＭ信号のパルス幅から電圧を求めれば良い。その結果、アナログ信号の数が増えてもマイクロコンピュータの演算処理に加わる負荷は変わらないので、負荷の増大を防止できる。
【図面の簡単な説明】
【００２９】
【図１】この発明に係る実施の形態１によるアナログ信号選択回路の回路図である。
【図２】この発明に係る実施の形態１によるアナログ信号選択回路の各箇所での信号波形である。
【図３】この発明に係る実施の形態２によるアナログ信号選択回路の回路図である。
【図４】この発明に係る実施の形態２によるアナログ信号選択回路の各箇所での信号波形である。
【図５】この発明に係る実施の形態３によるアナログ信号選択回路の回路図である。
【図６】この発明に係る実施の形態３によるアナログ信号選択回路の各箇所での信号波形である。
【符号の説明】
【００３０】
２ａ〜２ｄ  コンパレータ、３、３Ｂ、３Ｃ  論理演算回路、５ａ〜５ｃ  ＡＮＤ回路、６  ＯＲ回路、ＩＮａ〜ＩＮｄ  入力、ＯＵＴ  出力。
【図１】
2008294735.tif 000003
【図２】
2008294735.tif 000004
【図３】
2008294735.tif 000005
【図４】
2008294735.tif 000006
【図５】
2008294735.tif 000007
【図６】
2008294735.tif 000008