(57)【要約】【課題】  破損を防止して部品信頼性を向上させることができる半導体パッケージ及びその製造方法を提供する。【解決手段】  半導体パッケージ１０の製造方法において、配線基板５０に設けられた開口部５２に貫入し開口部５２から突出した第１電極板３０の突出部３２ｂに、板状部７０ｃと、突出部３２ｂを囲う枠状部７０ｄとから構成されたはんだ部材７０ｂを嵌合する。その後、はんだ部材７０ｂの板状部７０ｃに、半導体素子２０の第１主面２０ａに設けられたエミッタ電極２１を対向させて配置する。その後、エミッタ電極２１と突出部３２ｂとをはんだ部材７０ｂを溶融して接合する。【選択図】  図６
2008085201.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に設けられた開口部に貫入し前記開口部から突出した第１電極板の突出部に、板状部と、前記突出部を囲う枠状部とから構成されたはんだ部材を嵌合する工程と、
前記はんだ部材の前記板状部に、半導体素子の第１主面に設けられたエミッタ電極を対向させて配置する工程と、
前記エミッタ電極と前記突出部とを前記はんだ部材を溶融して接合する工程と、
を備えることを特徴とする半導体パッケージの製造方法。
【請求項２】
第１電極板の主面に設けられた突起部を配線基板に設けられた開口部に貫入する工程と、
半導体素子の第２主面に設けられたコレクタ電極と第２電極板とを電気的に接続する工程と、
前記開口部から突出した前記突起部の突出部に、板状部と、前記突出部を囲う枠状部とから構成されたはんだ部材を嵌合する工程と、
前記はんだ部材の前記板状部に、半導体素子の第１主面に設けられたエミッタ電極を対向させて配置する工程と、
前記突出部と前記半導体素子の第１主面に設けられたエミッタ電極とを、前記はんだ部材を溶融して接合するとともに、前記配線基板に設けられた制御電極と前記半導体素子の前記第１主面に設けられたゲート電極とを電気的に接続する工程と、
を備えたことを特徴とする半導体パッケージの製造方法。
【請求項３】
板状に形成され、第１主面にエミッタ電極及びゲート電極を有し、前記第１主面に対向する裏面である第２主面にコレクタ電極を有する半導体素子と、
前記半導体素子の前記第１主面に対向させて設けられ、前記半導体素子の前記第１主面に向けて突起して前記エミッタ電極に電気的に接続された突起部を有する第１電極板と、
前記半導体素子の前記第２主面に対向させて設けられ、前記コレクタ電極に電気的に接続された第２電極板と、
前記半導体素子と前記第１電極板との間に設置され、前記突起部が貫入する開口部を有し、前記ゲート電極に電気的に接続された制御電極を有する配線基板と、
前記開口部を貫入し前記開口部から突出した前記突起部の突出部を囲っており、前記突出部と前記エミッタ電極とを接合している第１接合部と、
を備えることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及び半導体もモジュールに関し、特に電力用半導体素子を備え、インバータやコンバータ等の電力制御機器を構築する半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
近年、電力用半導体素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＥＧＴ（Injection Enhanced Gate Transistor）、ＭＯＳ−ＦＥＴ等の半導体素子が多用されている。これらの半導体素子は板状に形成されており、表面に表面側電力端子及び制御端子を具備しており、裏面には裏面側電力端子を具備している。なお、半導体素子がＩＧＢＴ素子である場合には、表面側電力端子はエミッタ電極、裏面側電力端子はコレクタ電極、制御端子はゲート電極となる。
【０００３】
このような半導体素子を基板に実装してパッケージ化する場合には、半導体素子の裏面側電力端子ははんだ接合により基板表面側の電極と接続され、半導体素子の表面側電力端子及び制御端子はアルミニウムワイヤを用いたワイヤボンディングにより基板表面側の電極に接続される（例えば、特許文献１及び特許文献２参照）。ところが、ワイヤボンディングは、ワイヤを１本ずつボンディングするためボンディング時間が長いこと、ワイヤがループ形状を描くためワイヤ長が長くなり配線インダクタンスが大きくなること、振動に弱く切断や隣接間ショートが生じる可能性が高いこと等、技術的な課題を残している。
【０００４】
このため、半導体素子の表面側電力端子にワイヤに代えてアルミニウム薄板をボンディングする方法、平板やリードをはんだ接合し電極として引き出す方法が採用される傾向にある。特に、半導体素子の表面側電力端子にはんだ接合が可能な材質を選定し、表面側電極端子に平板やリードをはんだ接合により接続する方法は、最近注目されている技術である。ただし、制御端子からの引出配線には、ワイヤボンディングによりボンディングされたワイヤが使用されている。
【０００５】
このような半導体パッケージを複数個備える半導体モジュールでは、複数の半導体パッケージが、放熱板であるベース基板上に一列に並べて設けられている。このとき、半導体パッケージの基板裏面がベース基板上に接合される。この半導体モジュールがインバータやコンバータ等の電力制御機器に搭載される。
【特許文献１】特開２００３−１１００６４号公報
【特許文献２】特開２００２−１６４４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の半導体モジュールでは、各半導体パッケージの片面だけがベース基板に接触しているため、放熱性が十分でない。また、各半導体パッケージの基板裏面がベース基板上に接合されて設けられるため、ベース基板に対する半導体パッケージの設置面積が大きくなり、半導体モジュールが大型化する。これらを防止するために、各半導体パッケージを一列に並べて設け、それらの半導体パッケージを表裏面からバスバー等の一対の導電部材により挟持し、それをベース基板上に設けるようにすればよい。
【０００７】
ただし、一対の導電部材は、熱伝導性を有しており、放熱部材としても機能するため、電流の供給に応じて熱膨張及び収縮する。加えて、導電部材のベース基板側の端部が固定端であり、その反対側の端部が自由端であるため、導電部材の自由端の熱膨張及び収縮に応じた挙動は、導電部材の固定端の熱膨張及び収縮に応じた挙動に比べて大きくなる。この挙動の差によって、半導体パッケージに対して外力が加わるため、半導体パッケージが破損してしまう場合がある。特に、半導体素子の各端子の接続部分が破損してしまう。
【０００８】
また、半導体パッケージの小型化を図った場合、半導体素子の各端子の接続部分も小さくなる。そのため、半導体パッケージの製造方法において、十分な接合をすることができないことがある。十分な接合ができていないことが原因となって半導体素子の各端子の接続部分が破損しやすくなるという問題が生じる。
【０００９】
本発明は、上記課題を解決するためになされるものであり、その目的は、破損を防止して部品信頼性を向上させることができる半導体パッケージ及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の実施の形態に係る第１の特徴は、半導体パッケージの製造方法において、配線基板の開口部に貫入し突出した、第１電極板の突出部にはんだシートを嵌合する工程と、第２電極板と接合しているコレクタ電極を第２主面に有する半導体素子の第１主面に設けられたエミッタ電極と前記突起部とを前記はんだシートを溶融して接合する工程とを備えることである。
【００１１】
本発明の実施の形態に係る第２の特徴は、半導体パッケージにおいて、板状に形成され、第１主面にエミッタ電極及びゲート電極を有し、前記第１主面に対向する裏面である第２主面にコレクタ電極を有する半導体素子と、前記半導体素子の前記第１主面に対向させて設けられ、前記半導体素子の前記第１主面に向けて突起して前記エミッタ電極に接合された突起部を有する第１電極板と、前記半導体素子の前記第２主面に対向させて設けられ、前記コレクタ電極に接合された第２電極板と、前記半導体素子と前記第１電極板との間に設置され、前記突起部が貫入する開口部を有し、前記ゲート電極に接合された制御電極を有する配線基板と、前記開口部を貫入し突出した、前記突起部の突出部の側面から前記エミッタ電極へ広がって形成されたはんだフィレットを有し、前記突起部と前記エミッタ電極との接合部である第１接合部とを備えることである。
【発明の効果】
【００１２】
本発明によれば、破損を防止して部品信頼性を向上させることができる半導体パッケージ及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を説明する。
【実施例１】
【００１４】
本発明による半導体パッケージの実施例１を図１乃至図６を参照して説明する。
【００１５】
図１は本発明による半導体パッケージの実施例１を示す斜視図である。図２は本発明による半導体パッケージの実施例１を示す分解斜視図であり、図２（ａ）が第１電極板３０側から見た図で、図２（ｂ）が第２電極板４０側から見た図である。
【００１６】
本発明の実施例１の半導体パッケージ１０は、板状の半導体素子２０と、半導体素子２０の第１主面２１ａ側に設けられた第１電極板３０と、半導体素子２０の第２主面２１ｂ側に設けられた第２電極板４０と、半導体素子２０と第１電極板３０の間に設けられた配線基板５０とを積層し、それぞれを接合した構造となっている。なお、半導体素子２０の外周縁は、第１電極板３０、第２電極板４０及び配線基板５０の各外周縁より内側になるように形成されている。
【００１７】
半導体素子２０は、板状小片の半導体チップであり、例えばＩＧＢＴ素子である。半導体素子２０の第１主面２０ａ上には、エミッタ電極２１、ゲート電極２２が設置されている。ゲート電極２２の周囲には、はんだ流れによるショートを防止するため、ソルダーレジスト膜２３が印刷により形成されている。また、第１主面２０ａに対向する裏面である第２主面２０ｂには、コレクタ電極２４が設けられている。
【００１８】
第１電極板３０は、銅材等の導電性材料により板状に形成された基板本体３１を備えている。また、基板本体３１の半導体素子２０側の面３１ａには、半導体素子２０側に向けて突起し、半導体素子２０のエミッタ電極２１と電気的に接続するための突起部３２を有している。突起部３２は、半導体素子２０のエミッタ電極２１に接触する部分として、平面であり、エミッタ電極２１に対向する対向面３２ａを有している。対向面３２ａの外周縁は、エミッタ電極２１の外周縁より内側になるように形成されている。
【００１９】
第２電極板４０は、銅材等の導電性材料により板状に形成された基板本体４１を備えている。半導体素子２０の第２主面２１ｂに対向する、基板本体４１の主面４１ａは、半導体素子２０のコレクタ電極２４と接触する。また、基板本体４１の主面４１ａの外周にはんだ流れを防止するためにソルダーレジスト膜４２が設けられている。
【００２０】
配線基板５０は、ガラスエポキシ樹脂やポリイミド樹脂等により板状に形成された絶縁基板５１を備えている。絶縁基板５１は、半導体素子２０、第１電極板３０及び第２電極板４０の各外周縁より突出する引出部５１ａを有している。また、絶縁基板５１は、第１電極板３０の突起部３２を貫入するための開口部５２が設けられている。開口部５２は、突起部３２と同一平面形状かつ若干大きめの相似形状に形成された貫通開口であり、突起部３２は開口部５２に嵌合する。
【００２１】
基板本体５１の半導体素子２０側には、半導体素子２０のゲート電極２２に対向する位置に、制御電極５３が設けられている。制御電極５３は、基板本体５１上に設けられた配線５４によって、絶縁基板５１の引出部５１ａに設けられた外部接続端子５５と接続されている。
【００２２】
また、基板本体５１の半導体素子２０側の面には、第２電極板４０と接合するための接合パッド５１ｂが設けられている。この接合パッド５１ｂは半導体素子２０の外周縁より外側に、例えば基板本体の４つの角に位置付けられている。基板本体５１の第１電極板３０側の面には、第１電極板３０を固定するための固定パッド５１ｃが例えば４つ設けられている。
【００２３】
次に、半導体素子２０、第１電極板３０、第２電極板４０及び配線基板５０の相互間の接合構造について説明する。
【００２４】
図３は、第１電極板３０と配線基板５０とが接合している状態の斜視図である。
【００２５】
第１電極板３０と配線基板５０の接合部は、配線基板５０に設けられた固定パッド５１ｃと第１電極板３０とを接合するはんだによって形成されている。第１電極板３０と配線基板５０の接合状態では、図３に示すように第１電極板３０の突起部３２が配線基板５０の開口部５２を貫入しており、突起部３２は開口部５２から突出した突出部３２ｂを有する。
【００２６】
図４は、図１に示す実施例１の半導体パッケージのＡ−Ａ線断面図である。図４に示すように、半導体素子２０と第１電極板３０とを接合している第１接合部７０、半導体素子２０と配線基板５０とを接合している第２接合部７１、及び半導体素子２０と第２電極板４０を接合している第３接合部７２が形成されている。
【００２７】
第１接合部７０は、図４に示すように、第１電極板３０の突起部３２と半導体素子２０のエミッタ電極２１との接合部であり、はんだにより形成されている。これにより、第１電極板３０の突起部３２と半導体素子２０のエミッタ電極２１とは、電気的に接合されている。また、第１接合部７０は、配線基板５０の開口部５２から突出した突起部３２の突出部３２ｂの対向面３２ａ以外の面とエミッタ電極２１とを連絡するはんだフィレット７０ａを有している。
【００２８】
第２接合部７１は、図４に示すように、半導体素子２０のゲート電極２２と配線基板５０の制御端子５３との接合部であり、はんだにより形成されている。これにより、半導体素子２０のゲート電極２２と配線基板５０の制御端子５３とは、電気的に接合されている。
【００２９】
第３接合部７２は、図４に示すように、半導体素子２０のコレクタ電極２４と第２電極板４０との接合部であり、はんだにより形成されている。これにより、半導体素子２０のコレクタ電極２４と第２電極板４０とは、電気的に接合されている。
【００３０】
第２電極板４０と配線基板５０の接合は、第２電極板４０と配線基板５０との間の離間距離を一定に保持するスペーサ６０によって形成されている（図２参照）。各スペーサ６０は、はんだ接合又は接着剤により各接合パッド５１ｂ上にそれぞれ固定されている。なお、接着剤を用いる場合には、各接合パッド５１ｂを設けなくてもよい。スペーサ６０としては、例えば、表面実装部品（チップ部品）、はんだ被覆ボール及び金属片等を用いる。表面実装部品は、例えば角柱状に形成されおり、導電性を有する抵抗やコンデンサ等の部品である。また、はんだ被覆ボールは金属性の芯材の表面、又はプラスチック等の非金属材の芯材の表面に金属材を被覆した部材の表面にはんだコーティングすることにより形成されている。また、金属片は、例えば、金属を円柱状ないし角柱状に形成した部材である。
【００３１】
次に、実施例１の半導体パッケージ１０の製造工程について説明する。
【００３２】
なお、半導体パッケージ１０の製造工程において、第１電極板３０と半導体素子２０との接合に、図５に示すはんだ部材７０ｂを用いる。図５は、はんだ部材７０ｂの表裏から見た斜視図及び、配線基板５０の開口部５２を貫入し突出した、第１電極板３０の突出部３２ｂにはんだ部材７０ｂを嵌合する工程を示している。このはんだ部材７０ｂは、板状部７０ｃと、この板状部７０ｃの外周縁に設けられた枠状部７０ｄとから形成されている。板状部７０ｃは、第１電極板３０の突起部３２と対向する主面が第１電極板３０の突起部３２の対向面３２ａに倣う形状である。はんだ部材７０ｂの枠状部７０ｄは、第１電極板３０の突起部３２の突出部３２ｂの側面を囲うように形成されている。これにより、はんだ部材７０ｂは、配線基板５０の開口部５２から突出した、第１電極板３０の突出部３２ｂに嵌合する。
【００３３】
図６は、実施例１の半導体パッケージ１０の製造工程を工程順に示した図である。
【００３４】
半導体素子２０と第２電極板４０とを接合する工程について説明する。
【００３５】
主面４１ａの外周にソルダーレジスト膜４２を設けられた第２電極板４０と半導体素子２０のコレクタ電極２４とをはんだ接合する（図６（ａ）参照）。
【００３６】
第１電極板３０と配線基板５０とを接合する工程について説明する。
【００３７】
固定パッド５１ｃにはんだペーストを印刷した配線基板５０の開口部５２に、第１電極板３０の突起部３２を貫入し、第１電極板３０と配線基板５０とをはんだ接合する（図６（ｂ）参照）。配線基板５０の４角に、配線基板５０と第２電極板４０の離間距離を一定にするためのスペーサ６０を設ける。
【００３８】
前工程で接合した、第１電極板３０及び配線基板５０の接合物と、第２電極板４０及び半導体素子２０の接合物とを接合する工程について説明する。
【００３９】
配線基板５０の開口部５２から突出した、第１電極板３０の突起部３２の突出部３２ｂに前述のはんだシート７０ｂを嵌合し、配線基板５０の制御電極５３にはんだボール７１ａを載置する（図６（ｃ）参照）。
【００４０】
第１電極板３０の突起部３２と半導体素子２０の主面２０ａのエミッタ電極２１、配線基板５０の制御電極５３と半導体素子２０のゲート電極２２を対向させて配置する（図６（ｄ）参照）。
【００４１】
突起部３２とエミッタ電極２１とは前述のはんだ部材７０ｂを溶融して接合し、配線基板５０の制御電極５３とゲート電極２２とは、はんだボール７１ａを溶融して接合することで、半導体パッケージ１０を完成させる（図６（ｅ）参照）。
【００４２】
実施例１の半導体パッケージ１０によれば、第１電極板３０の突出部３２ｂの側面から半導体素子２０のエミッタ電極２１に広がって形成されたはんだフィレット７０ａを有することにより、第１接合部７０の接合強度が増加する。その結果として、外力により半導体パッケージ１０が破損することを防止することができ、半導体パッケージ１０の部品信頼性を向上させることができる。
【００４３】
また、半導体パッケージ１０の製造工程において、板状部７０ｃと、突出部３２ｂを囲う枠状部７０ｄによって構成されたはんだ部材７０ｂを、突出部３２ｂに嵌合させることによって、エミッタ電極２１と突出部３２ｂをはんだ接合する際、突出部３２ｂの側面に確実にはんだフィレット７０ａを形成することを可能とする。また、エミッタ電極２１と突起部３２をはんだ接合するまでの間に、はんだ部材７０ｂがずれることを防げるので、はんだフィレット７０ａの量の偏りを減らすことを可能とする。これにより、第１電極板３０の突起部３２とエミッタ電極２１との接合強度が高い半導体パッケージ１０を製造することができる。
【００４４】
また、はんだ部材が板状部を有することにより、はんだ部材の板状部に板状の半導体素子のエミッタ電極対向させて配置しやすくなり製造工程を容易にする。
【００４５】
また、半導体素子２０のゲート電極２２と、配線基板５０の制御電極５３とを対向する位置に設けることによって、それらをはんだ接合することが可能になり、ワイヤボンディングによる接合が不要となる。これにより、ワイヤボンディングのためのボンディングスペースを確保する必要がなくなり、さらに、ボンディングワイヤによるショート防止のための離間距離を確保する必要がなくなるので、半導体パッケージ１０の小型化を実現することができる。また、ワイヤボンディングのためのワイヤボンダの設備が不要となるので、製造設備投資並びに生産設備のスペースを削減することができる。
【００４６】
さらに、配線基板５０は、半導体素子２０、第１電極板３０及び第２電極板４０の各外周縁よりも外側に突出する引出部５１ａを備え、この引出部５１ａ上に制御電極５３に接続された外部接続端子５５を具備していることから、ワイヤボンディングを用いることなく、制御配線をパッケージ外に引き出すことができる。
【００４７】
また、第２電極板４０と絶縁基板５０との間に半導体素子２０の外周縁よりも外側に位置付けてスペーサ６０を設けることによって、第２電極板４０と絶縁基板５０との間の離間距離が一定に保持されるため、外力による半導体素子２０の破損を防止することができ、その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００４８】
なお、本発明は前述の実施例に限定されるものではない。例えば、第１電極板３０及び第２電極板４０の材質は銅材としているが、これに限るものではなく、導電性材料であればよく、アルミニウム、モリブデン、銅モリブデン合金及び銅タングステン合金等であっても良い。さらに、第１電極板３０及び第２電極板４０の材質は各種材料のクラッド材であっても良く、はんだ接合の濡れ性を向上させるために表面を別材料でめっきしても良い。
【００４９】
また、第１電極板３０の突起部３２をプレスコイニング加工により形成しているが、これに限るものではなく、例えば、第１電極板３０の材料、すなわち突起部３２の材料として焼結材料を用いる場合には、焼結により形成するようにしても良い。
【００５０】
また、はんだ接合に用いるはんだ材料は、通常Ｓｎ−Ｐｂ共晶はんだ、鉛フリーはんだ、Ｐｂリッチ高温はんだ等、どのようなはんだ材料であっても良い。また、コレクタ電極２４と第２電極板４０の間に供給されるはんだとしては、所定寸法に切断されたはんだシート、印刷法により印刷されたはんだペースト、めっき若しくは蒸着により成膜されたはんだ等を使用することができる。さらに、ゲート電極２２と制御電極５３との間に供給されるはんだとしては、はんだボール、印刷法により印刷されたはんだペースト、ディスペンスにより供給されたはんだペースト等を使用することができるが、はんだボールの使用が最も簡便であり好適である。
【００５１】
また、配線基板５０としては、第１電極板３０との固定をはんだ接合により行う場合、両面板を用いたが、第１電極板３０との固定を接着又は機械的な固定のみで行う場合には、片面板を用いることができる。さらに、配線基板５０としては、フレキシブル基板やベンダブル基板等が使用可能であり、特に、耐熱性が要求される場合には、ＢＴレジン・イミド基板等が使用可能である。
【００５２】
また、配線基板５０に、突起部３２が通過する開口部５２を設けているが、これに限るものではなく、例えば、突起部３２が通過する切欠部を設けるようにしてもよい。
【００５３】
また、第１接合部７０に形成されるはんだフィレット７０ａは、配線基板５０の開口部５２から突出した第１電極板３０の突起部３２の突出部３２ｂの側面から、半導体素子２０のエミッタ電極２１へ広がって形成されるとしたが、突出部３２ｂの側面の全てを覆っていなくてもよい。
【００５４】
さらに、製造工程において使用するはんだ部材７０ｂの板状部７０ｃの主面は、第１電極板３０の突起部３２の対向面３２ａと略同じ形状としているが、これに限るものではない。ただし、はんだシート７０ｂを突起部３２に嵌合する工程を容易にすることを目的とすると、突起部３２の対向面３２ａと略同じ形状が最適である。
【００５５】
また、はんだ部材７０ｂの枠状部７０ｄは、第１電極板３０の突起部３２の突出部３２ｂの側面を囲うように形成されているとしたが、これに限るものではない。はんだ部材７０ｂを突出部３２ｂに嵌合し、製造工程で半導体素子２０のエミッタ電極２１と第１電極板３０の突起部３２がはんだ接合されるまでの間に、はんだ部材７０ｂが突出部３２ｂからずれるのを防ぐことができ、エミッタ電極２１と突起部３２をはんだ接合したときに、突出部３２ｂの側面からエミッタ電極２１へ広がって形成されるはんだフィレット７０ａを形成するのに十分な量の枠状部７０ｄがあればよい。例えば、枠状部７０ｄの縁から板状部７０ｃまでの距離を突起部３２が開口部５２から貫通した距離より短くしたものや、図７に示すように、枠状部３２ｄに切り欠けがあってもよい。
【００５６】
また、はんだ部材７０ｂの形状は、はんだ部材の外周縁を折り曲げることによって形成してもよいし、板状のはんだ部材を第１電極板３０の突起部３２の突出部３２ｂの形状に合わせて凹部を形成するようにプレス加工して形成してもよい。凹部を形成するプレス加工をすることで、はんだ部材７０ｂの製造を容易にでき、また枠状部７０ｄの大きさを任意に決めることができるため、半導体パッケージ１０の形状に合わせてはんだフィレット７０ａの量を決めることができ、接合強度をより高くすることを可能とする。
【００５７】
第１電極板３０の突起部３２の対向面３２ａは平面であるとしたが、これに限るものではなく、エミッタ電極２１と接合する面が球状である等の平面以外の形状であってもよい。この場合、突起部３２とエミッタ電極２１の接合に用いられるはんだ部材７０ｂは、枠状部７０ｄが突出部３２ｂを囲う形状となっているため、突出部３２ｂと嵌合することができ、また、板状部７０ｃがあるため、板状部７０ｃにエミッタ電極２１を対向させて配置する工程においても第１電極板３０及び半導体素子２０がぐらつくことなく、その後の工程での安定した接合を可能とする。
【実施例２】
【００５８】
本発明の実施例２について図１及び図８乃至図１２を参照して説明する。実施例２の半導体パッケージは、実施例１の半導体パッケージと同様の構成であるので、以下、実施例２では実施例１と異なる点について説明する。なお、この実施例２の各部について、実施例１の各部と同一部分は同一符号で示す。
【００５９】
図８は、本発明による半導体パッケージの実施例２を示す分解斜視図である。
【００６０】
実施例２と実施例１との違いは、図８に示すように、半導体素子２０のゲート電極２２の周囲を囲んでエミッタ電極２１を設け、配線基板５０の開口部５２に向かって突出し、半導体素子２０のゲート電極２２に対向する位置に配線基板５０の制御電極５３を有する配線部５６を設けた点と、第１電極板３０の突起部３２に凹部３３を設け、この凹部３３に配線基板５０に設けられた配線部５６を収容する構造である点である。図９は、第１電極板３０と配線基板５０が接合した状態図を示しており、配線部５６が突起部３２の凹部３３に収容している状態を示している。
【００６１】
図１０は、図１に示す実施例１の半導体パッケージのＢ−Ｂ線断面図である。
【００６２】
実施例２においても、図１０（ａ）に示すように、第１電極板３０の突起部３２と半導体素子２０のエミッタ電極２１との第１接合部７０は、第１電極板３０の突起部３２の側面と半導体素子２０のエミッタ電極２１を連絡するはんだフィレット７０ａを有している。
【００６３】
なお、実施例２においては、突起部３２の凹部３３に配線基板５０の制御電極５３が収容されているため、突起部３２の凹部３３の側面と配線基板５０の制御電極５３が近接する構造においては、突起部３２の凹部３３の側面にはんだフィレットを形成しようとすると、第１電極板３０とエミッタ電極２１を電気的に接合するはんだが、配線基板５０の制御電極５３に流れ、ショートする可能性が生じる。この場合には、図１０（ｂ）に示すように、突起部３２の凹部３３の側面以外の突起部３２の側面にはんだフィレット７０ａを形成する。
【００６４】
次に実施例２の製造工程について説明をする。
【００６５】
実施例２の製造工程においても、図１１に示すはんだ部材７０ｂを、配線基板５０の開口部５２を貫入した第１電極板３０の突起部３２の突出部３２ｂに嵌合させる。
【００６６】
はんだ部材７０ｂは、板状部７０ｃと枠状部７０ｄからなる。はんだ部材７０ｂの板状部７０ｃは、凹部３３を有する突起部３２の対向面３２ａと略同じ形状とするため切欠き部７０ｅを有する。はんだ部材７０ｂの枠状部７０ｄは、第１電極板３０の突起部３２の突出部３２ｂの側面を覆うように形成されている。これにより、はんだ部材７０ｂは、開口部５２を貫入した突出部３２ｂに嵌合する。
【００６７】
実施例２のはんだ部材７０ｂはこの形状に限られるものではなく、実施例１と同様のバリエーションがある。さらに、突起部３２の凹部３３の側面にはんだフィレット７０ａを形成しないようにするため、図１２に示すように、突起部３２の凹部３３の側面に接触するはんだ部材７０ｂの枠状部７０ｄをなくす形状でもよい。この場合でも、凹部３３の側面に接触する部分以外に枠状部７０ｄがあるため、はんだ部材７０ｂを突出部３２ｂに嵌合することができ、その結果、エミッタ電極２１と突起部３２をはんだ接合するまでの間にはんだ部材７０ｂが突出部３２ｂからずれることを防ぐことができる。
【００６８】
実施例２の半導体パッケージ１０によれば、第１電極板３０の突出部３２ｂの側面から半導体素子２０のエミッタ電極２１に広がったはんだフィレット７０ａを有することにより、第１電極板３０の突起部３２とエミッタ電極２１との接合強度が増加するので、外力により半導体パッケージ１０が破損することを防止することができ、その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００６９】
さらに、半導体パッケージ１０の製造工程において、第１電極板３０の突起部３２の突出部３２ｂに倣った形状のはんだ部材７０ｂを使用し、はんだ部材７０ｂを突出部３２ｂに嵌合させることによって、エミッタ電極２１と突起部３２をはんだ接合するまでの間に、はんだシートがずれることを防げるので、第１接合部７０に形成されるはんだフィレット７０ａの量の偏りを減らすことを可能とする。
【００７０】
さらに、実施例２に係る半導体パッケージ１０においては、配線基板５０の制御電極５３及び配線部５６を収容するように第１電極板３０の突起部３２を形成することによって、配線基板５０の制御電極５３と半導体素子２０のゲート電極２２との接合部分（第２接合部７１）が突起部３２により囲まれ、その接続部分の周辺部の機械的な強度が増加するので、その接続部分から外力によって半導体素子２０が破損することを防止することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明による半導体パッケージの実施例１の斜視図。
【図２】図１に示す半導体パッケージの第１電極板から見た分解斜視図。
【図３】図１に示す半導体パッケージを構成する第１電極板及び絶縁基板の斜視図。
【図４】図１に示す実施例１の半導体パッケージのＡ−Ａ線断面図。
【図５】本発明による半導体パッケージの実施例１の製造方法に用いるはんだ部材の形状を示す斜視図及び、はんだ部材を第１電極板の突出部に嵌合する工程を示す斜視図。
【図６】本発明による半導体パッケージの実施例１の製造方法を工程順に示す断面図。
【図７】本発明による半導体パッケージの実施例１の製造方法に用いるはんだ部材の形状の応用例を示す斜視図。
【図８】本発明による半導体パッケージの実施例２の分解斜視図。
【図９】実施例２の半導体パッケージを構成する第１電極板及び絶縁基板の斜視図。
【図１０】図１に示す実施例２の半導体パッケージのＢ−Ｂ線断面図。
【図１１】本発明による半導体パッケージの実施例２の製造方法に用いるはんだ部材の形状を示す斜視図及び、はんだ部材を第１電極板の突出部に嵌合する工程を示す斜視図。
【図１２】本発明による半導体パッケージの実施例２の製造方法に用いるはんだ部材の形状の応用例を示す斜視図。
【符号の説明】
【００７２】
１０…半導体パッケージ、１１…半導体モジュール、２０…半導体素子、２０ａ…第１主面、２０ｂ…第２主面、２１…エミッタ電極、２２…ゲート電極、２４…コレクタ電極、３０…第１電極板、３２…突起部、３２ａ…対向面、３２ｂ…突出部、３３…凹部、４０…第２電極板、５０…配線基板、５１ａ…引出部、５２…開口部、５３…制御電極、５４…配線、５５…外部接続端子、５６…配線部、６０…スペーサ、７０…第１接合部、７０ａ…はんだフィレット、７０ｂ…はんだ部材、７０ｃ…板状部、７０ｄ…枠状部、７１…第２接合部、７２…第３接合部
【図１】
2008085201.tif 000003
【図２】
2008085201.tif 000004
【図３】
2008085201.tif 000005
【図４】
2008085201.tif 000006
【図５】
2008085201.tif 000007
【図６】
2008085201.tif 000008
【図７】
2008085201.tif 000009
【図８】
2008085201.tif 000010
【図９】
2008085201.tif 000011
【図１０】
2008085201.tif 000012
【図１１】
2008085201.tif 000013
【図１２】
2008085201.tif 000014