(57)【要約】【課題】ノーマリーオフ型であってゲートリーク電流が小さく、オン抵抗が低い窒化物半導体素子を提供する。【解決手段】ＧａＮからなるチャネル層１、ＡｌＧａＮからなるバリア層２、ソース電極３、ドレイン電極４及びゲート電極５が設けられたＧａＮ−ＨＦＥＴにおいて、バリア層２の上面におけるソース電極３とゲート電極５との間の領域及びゲート電極５とドレイン電極４との間の領域を覆うように、Ｓｉを含むフィールド絶縁膜６を形成する。一方、ゲート電極５とバリア層２との間には、Ｓｉを含まないゲート絶縁膜７を形成する。【選択図】図１
2008277640.tif 000002
【特許請求の範囲】
【請求項１】
アンドープの窒化物半導体からなる第１の半導体層と、
前記第１の半導体層上に設けられ、バンドギャップが前記第１の半導体層を形成する窒化物半導体のバンドギャップよりも広い窒化物半導体からなる第２の半導体層と、
前記第２の半導体層上に設けられ、前記第２の半導体層に接続された第１及び第２の主電極と、
前記第２の半導体層上における前記第１の主電極と前記第２の主電極との間に設けられた制御電極と、
少なくとも前記制御電極の下部と前記第２の半導体層との間に設けられたゲート絶縁膜と、
前記第２の半導体層の上面における前記制御電極の下部と前記第１の主電極との間の領域及び前記制御電極の下部と前記第２の主電極との間の領域を覆うフィールド絶縁膜と、
を備え、
前記フィールド絶縁膜はシリコンを含み、
前記ゲート絶縁膜はシリコンを含まないことを特徴とする窒化物半導体素子。
【請求項２】
前記第１の半導体層はＧａＮからなり、
前記第２の半導体層はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）からなり、
前記第２の半導体層の膜厚をｔ（ｎｍ）とするとき、下記数式が成立することを特徴とする請求項１記載の窒化物半導体素子。
ｔ≦１／（１．１５Ｘ２＋０．３２６Ｘ＋０．０１）
【請求項３】
前記フィールド絶縁膜は、窒化珪素、酸化珪素及び酸窒化珪素からなる群から選択された１種の材料からなることを特徴とする請求項１または２に記載の窒化物半導体素子。
【請求項４】
前記ゲート絶縁膜は、窒化アルミニウム膜、窒化ガリウム膜及び酸化アルミニウム膜からなる群から選択された１種の単層膜又は２種以上の前記単層膜が積層された複層膜であることを特徴とする請求項１〜３のいずれか１つに記載の窒化物半導体素子。
【請求項５】
前記フィールド絶縁膜上に前記ゲート絶縁膜の一部が乗り上げていることを特徴とする請求項１〜４のいずれか１つに記載の窒化物半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体素子に関し、特に、横形の電力用窒化物半導体素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）はシリコン（Ｓｉ）に比べてバンドギャップが大きいため、ＧａＮを用いた半導体素子はＳｉを用いた半導体素子よりも臨界電界が高く、小型で高耐圧な素子を実現しやすい。このため、ＧａＮを用いて電力制御用の半導体素子を作製すれば、オン抵抗が低く、損失が小さい素子を実現できる。特に、ＡｌＧａＮ／ＧａＮヘテロ構造を用いた電界効果トランジスタ（ＨＦＥＴ：Heterostructure Field-Effect Transistor）は、単純な素子構造で良好な特性を期待できる。
【０００３】
このようなＧａＮ−ＨＦＥＴにおいては、チャネル層としてのＧａＮ層上にバリア層としてＡｌＧａＮ層が形成され、その上にソース電極、ゲート電極及びドレイン電極が設けられている。そして、ＡｌＧａＮ層中のドーパント及びＡｌＧａＮ／ＧａＮへテロ界面における分極により、ＧａＮ層内におけるＡｌＧａＮ層との界面付近に二次元電子ガス（２ＤＥＧ）が高濃度で発生し、この２ＤＥＧをキャリアとしてドレイン電極とソース電極との間に電流を流すことができる。これにより、ＧａＮ−ＨＦＥＴは低いオン抵抗を実現している。
【０００４】
この場合、２ＤＥＧはＡｌＧａＮ層中のドーパント及びＡｌＧａＮ／ＧａＮヘテロ界面の分極により、ヘテロ界面の全面に発生する。このため、通常、ＧａＮ−ＨＦＥＴはノーマリーオン型の素子となる。しかし、電力制御に用いられる素子においては、回路の電源投入時における突入電流を防止するなどの観点から、ノーマリーオフ型素子であることが望まれる。
【０００５】
ノーマリーオフ型素子を実現するための手段として、ＡｌＧａＮ層の膜厚を数ｎｍ程度まで薄くする方法がある。ＡｌＧａＮ層を薄くすれば、ＡｌＧａＮ／ＧａＮへテロ界面における２ＤＥＧ濃度が低減し、ゲートしきい値電圧がプラス側にシフトして、ノーマリーオフ型素子を実現できる。しかし、２ＤＥＧ濃度を低減させることにより、素子のオン抵抗が増大してしまう。
【０００６】
一方、ＳｉＮ又はＳｉＯ２などのＳｉを含むパッシベーション膜をＡｌＧａＮ層上に形成することにより、ＡｌＧａＮ層とパッシベーション膜との界面にＳｉとＮとの結合が生じ、Ｓｉをドープした場合と同様な効果が得られ、ＡｌＧａＮ／ＧａＮへテロ界面における２ＤＥＧ濃度を増加させることができる（例えば、非特許文献１参照。）。この方法によっても、２ＤＥＧ濃度を制御することができる。しかしながら、この場合も、ゲートリーク電流を低減するためにゲート電極下にＳｉＮ又はＳｉＯ２などのＳｉを含む絶縁膜を形成すると、２ＤＥＧ濃度が高くなりノーマリーオン型となってしまうという問題がある。
【０００７】
【非特許文献１】Masataka Higashiwaki et. al., "AlN/GaN Insulated-Gate HFETs Using Cat-CVD SiN" IEEE Electron Device Letters, Vol.27, No.9, September 2006, p.719-721
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ノーマリーオフ型であってゲートリーク電流が小さく、オン抵抗が低い窒化物半導体素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、アンドープの窒化物半導体からなる第１の半導体層と、前記第１の半導体層上に設けられ、バンドギャップが前記第１の半導体層を形成する窒化物半導体のバンドギャップよりも広い窒化物半導体からなる第２の半導体層と、前記第２の半導体層上に設けられ、前記第２の半導体層に接続された第１及び第２の主電極と、前記第２の半導体層上における前記第１の主電極と前記第２の主電極との間に設けられた制御電極と、少なくとも前記制御電極の下部と前記第２の半導体層との間に設けられたゲート絶縁膜と、前記第２の半導体層の上面における前記制御電極の下部と前記第１の主電極との間の領域及び前記制御電極の下部と前記第２の主電極との間の領域を覆うフィールド絶縁膜と、を備え、前記フィールド絶縁膜はシリコンを含み、前記ゲート絶縁膜はシリコンを含まないことを特徴とする窒化物半導体素子が提供される。
【発明の効果】
【００１０】
本発明によれば、ノーマリーオフ型であってゲートリーク電流が小さく、オン抵抗が低い窒化物半導体素子を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照しながら説明する。なお、図面中の同一又は対応する部分には、同一の符号を付している。
【００１２】
（第１の実施形態）  
図１は本発明の第１の実施形態に係る窒化物半導体素子の構成を模式的に例示する断面図である。  
図１に示すように、本実施形態に係る窒化物半導体素子は、横型の電力用半導体素子である。この半導体素子においては、基板（図示せず）上に、第１の半導体層として、アンドープの窒化物半導体からなるチャネル層１が設けられており、チャネル層１上には、第２の半導体層として、窒化物半導体からなるバリア層２が設けられている。バリア層２を形成する窒化物半導体のバンドギャップは、チャネル層１を形成する窒化物半導体のバンドギャップよりも広い。また、バリア層２上には、第１の主電極としてのソース電極３及び第２の主電極としてのドレイン電極４がオーミック電極として形成されている。
【００１３】
更に、バリア層２上におけるソース電極３とドレイン電極４との間には、制御電極としてのゲート電極５が設けられている。バリア層２とゲート電極５との間にはゲート絶縁膜７が設けられており、ゲート電極５は、ゲート絶縁膜７により、バリア層２から絶縁されている。更にまた、バリア層２の上面におけるゲート電極５とソース電極３との間の領域及びゲート電極５とドレイン電極４との間の領域（以下、総称して「オフセット領域」ともいう）は、フィールド絶縁膜６によって覆われている。すなわち、フィールド絶縁膜６はバリア層２の上面におけるオフセット領域に接している。本実施形態においては、ゲート電極５はゲート絶縁膜７の直上域のみに設けられており、従って、ソース電極３からドレイン電極４に向かう方向において、ゲート電極５の長さはゲート絶縁膜７の長さと等しい。また、フィールド絶縁膜６の膜厚はゲート絶縁膜７の膜厚よりも厚い。このため、ゲート絶縁膜５の下部はフィールド絶縁膜６内に埋め込まれている。
【００１４】
そして、バリア層２の膜厚は、それ自体ではチャネル層１との界面に窒化物半導体素子をノーマリーオン型にするだけの二次元電子ガス（２ＤＥＧ）を発生させないような薄い膜厚とされている。一方、フィールド絶縁膜６はシリコン（Ｓｉ）を含んでいる。例えば、フィールド絶縁膜６は、窒化珪素（ＳｉＮ）、酸化珪素（ＳｉＯ２）又は酸窒化珪素（ＳｉＯＮ）などのＳｉを含む絶縁材料によって形成されている。これに対して、ゲート絶縁膜７はシリコンを含んでいない。すなわち、ゲート絶縁膜７は、Ｓｉを含まない絶縁材料によって形成されており、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）若しくは酸化アルミニウム（Ａｌ２Ｏ３）からなる単層膜、又は、これらの単層膜が積層された複層膜、例えば、（Ａｌ２Ｏ３／ＧａＮ）二層膜若しくは（Ａｌ２Ｏ３／ＡｌＮ）二層膜である。
【００１５】
一例では、チャネル層１は、アンドープのＧａＮにより形成されている。また、バリア層２は、アンドープのＡｌＧａＮによって形成されている。従って、本実施形態に係る窒化物半導体素子は、ＡｌＧａＮ／ＧａＮへテロ界面を持つＧａＮ−ＨＦＥＴである。そして、バリア層２の組成をＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）とし、バリア層２の膜厚をｔ（ｎｍ）とするとき、膜厚ｔは下記数式１を満たしている。例えば、Ａｌ組成比Ｘは０．１５乃至０．２５程度であり、膜厚ｔは数ｎｍである。  
ｔ≦１／（１．１５Ｘ２＋０．３２６Ｘ＋０．０１）      （１）  
【００１６】
次に、本実施形態の動作について説明する。  
図２は、横軸にバリア層のＡｌ組成比Ｘをとり、縦軸にこのバリア層を組み込んだＧａＮ−ＨＦＥＴのしきい値電圧が０となるときのバリア層の膜厚ｔ０をとって、バリア層の組成及び膜厚がＧａＮ−ＨＦＥＴのしきい値電圧に及ぼす影響を例示するグラフ図である。
図２に示す曲線Ｌは下記数式２によって表される。そして、図２における曲線Ｌよりも左下の領域、すなわち、上記数式１を満たす領域ではＧａＮ−ＨＦＥＴはノーマリーオフ型となり、曲線Ｌよりも右上の領域、すなわち、上記数式１を満たさない領域ではＧａＮ−ＨＦＥＴはノーマリーオン型となる。  
ｔ０＝１／（１．１５Ｘ２＋０．３２６Ｘ＋０．０１）      （２）  
【００１７】
本実施形態においては、バリア層２の組成及び膜厚が上記数式１を満たしており、図２における曲線Ｌより左下の領域に相当するため、バリア層２の作用のみでは、チャネル層１とバリア層２との界面に、ＧａＮ−ＨＦＥＴをノーマリーオン型とするのに十分な量の２ＤＥＧを発生させない。
【００１８】
しかし、バリア層２上のオフセット領域にはＳｉを含むフィールド絶縁膜６が設けられている。これにより、フィールド絶縁膜６とバリア層２との界面にはＳｉ−Ｎ結合が生じ、バリア層２にＳｉをドープした場合と同様な効果が得られる。Ｓｉはバリア層２を構成するＡｌＧａＮに対してＮ型ドーパントとして作用するため、これにより、チャネル層１とバリア層２との界面における２ＤＥＧ濃度が増加する。一方、ゲート電極５の直下域には、フィールド絶縁膜６は設けられておらず、Ｓｉを含まないゲート絶縁膜７が設けられている。従って、ゲート電極５の直下域においては、２ＤＥＧ濃度は増加しない。これにより、Ｓｉがオフセット領域に選択的にドープされている場合と同様な効果が得られる。
【００１９】
この結果、チャネル層１とバリア層２との界面において、ゲート電極５の直下域においては、２ＤＥＧ濃度が相対的に低くなり、オフセット領域、すなわち、ソース電極３とゲート電極５との間の領域及びゲート電極５とドレイン電極４との間の領域においては、２ＤＥＧ濃度が相対的に高くなる。これにより、ゲート電極５の電位が０であるとき、ゲート電極５の直下域は空乏化し、２ＤＥＧ濃度は０となる。すなわち、窒化物半導体素子のしきい値電圧がプラスになり、ノーマリーオフ動作を実現する。一方、オフセット領域においては、十分な濃度の２ＤＥＧが発生しているため、抵抗が小さい。これにより、窒化物半導体素子のオン抵抗を小さくすることができる。
【００２０】
次に、本実施形態の効果について説明する。  
上述の如く、本実施形態においては、１）薄いバリア層２、２）Ｓｉを含むフィールド絶縁膜６、３）Ｓｉを含まないゲート絶縁膜７の組合せにより、ゲート電極５の直下域の２ＤＥＧ濃度を相対的に低くし、オフセット領域の２ＤＥＧ濃度を相対的に高くすることができ、ノーマリーオフ動作と低いオン抵抗とを両立させることができる。例えば、バリア層２をＡｌＧａＮにより形成し、そのＡｌ組成比Ｘと膜厚ｔとの関係を上記数式１を満たすように規制することにより、確実にノーマリーオフ動作を実現することができる。
【００２１】
これに対して、単にバリア層を薄くしただけで、Ｓｉを含むフィールド絶縁膜を設けなければ、チャネル層とバリア層との界面における全域で２ＤＥＧ濃度が低くなってしまう。この場合は、ノーマリーオフ動作は実現できるものの、オフセット領域における抵抗が高くなってしまい、オン抵抗が高くなってしまう。また、バリア層上の全域にＳｉを含むフィールド絶縁膜を設けると、界面全域で２ＤＥＧ濃度が高くなってしまい、オン抵抗は低減できるものの、ノーマリーオフ動作を実現することはできない。更に、ＡｌＧａＮバリア層を薄くした上で、オフセット領域のみに選択的にＳｉイオンを注入し、１２００℃程度の活性化アニールを行うことにより、選択的なｎ型ドープを行い、オフセット領域における２ＤＥＧ濃度を増加させることも考えられる。しかしながら、この場合は、高温の活性化アニールによってバリア層とフィールド絶縁膜との界面が荒れてしまい、界面準位が増加し、安定した動作が得られない。
【００２２】
また、本実施形態においては、バリア層２とゲート電極５とがゲート絶縁膜７によって絶縁されているため、ゲート電極５に高いゲート電圧を印加しても、ゲートリーク電流が増大することがない。これにより、大きな順方向ゲートバイアスをかけることができ、オン状態においてゲート電極５の直下域の２ＤＥＧ濃度を高くすることが可能となり、チャネル抵抗を小さくすることができる。この結果、オン抵抗をより一層低減することが可能となる。
【００２３】
更に、本実施形態においては、バリア層２をＡｌＧａＮにより形成し、ゲート絶縁膜７をＧａＮ、ＡｌＮ若しくはＡｌ２Ｏ３又はそれらの複層膜などによって形成することにより、バリア層２とゲート絶縁膜７との間で、安定した界面を形成することができる。
【００２４】
（第１の実施形態の変形例）  
図３は第１の実施形態の変形例に係る窒化物半導体素子の構成を模式的に例示する断面図である。  
なお、図３に示す構成要素のうち、図１に示す構成要素と同一又は対応する構成要素については図１と同じ符号を付し、その詳細な説明を省略する。後述する他の図においても同様である。
【００２５】
図３に示すように、本変形例に係る窒化物半導体素子においては、ソース電極３からドレイン電極４に向かう方向において、ゲート電極５の長さがゲート絶縁膜７の長さよりも長くなっており、ゲート電極５の両端部がフィールド絶縁膜６上に乗り上げている。これにより、ゲート電極５を形成する際に位置合わせのマージンを設けることができる。なお、本変形例においては、ゲート電極５のうち、２ＤＥＧに対するゲート電極として実効的に機能する部分は、ゲート電極５の下部、すなわち、フィールド絶縁膜６内に埋め込まれた部分である。従って、ゲート絶縁膜７は、少なくともゲート電極５の下部とバリア層２との間に設けられていればよく、フィールド絶縁膜６がバリア層２に接するオフセット領域は、ゲート電極５の下部とソース電極３との間の領域及びゲート電極５の下部とドレイン電極４との間の領域となる。後述する他の実施形態及びその変形例においても同様である。本変形例における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００２６】
（第２の実施形態）  
図４は、本発明の第２の実施形態に係る窒化物半導体素子の構造を模式的に例示する断面図である。  
図４に示すように、本実施形態に係る窒化物半導体素子においては、ゲート絶縁膜７がフィールド絶縁膜６を覆うように形成されている。これにより、ゲート絶縁膜７におけるゲート電極５の下部とバリア層２との間に挟まれた部分以外の部分は、フィールド絶縁膜６上に乗り上げている。また、ゲート電極５の両端部は、フィールド絶縁膜６及びゲート絶縁膜７の上方に乗り上げている。
【００２７】
以下、この半導体素子の製造方法について説明する。基板（図示せず）上にチャネル層１及びバリア層２を形成し、バリア層２上の全面にフィールド絶縁膜６を堆積させる。次に、ゲート電極５を形成する予定の領域からフィールド絶縁膜６を選択的に除去する。次に、ゲート絶縁膜７を、フィールド絶縁膜６を覆うように全面に堆積させる。その後、フィールド絶縁膜６を除去した領域を含む領域に、ゲート電極５を形成する。これにより、図４に示す窒化物半導体素子を製造することができる。
【００２８】
前述の第１の実施形態においては、ゲート電極５及びゲート絶縁膜７の端面とフィールド絶縁膜６の端面とが突き合わされているため、フィールド絶縁膜６、ゲート絶縁膜７及びゲート電極５の加工を精度よく行わないと、フィールド絶縁膜６とゲート絶縁膜７との間、又は、フィールド絶縁膜６とゲート電極５との間に、隙間が生じてしまう。フィールド絶縁膜６とゲート絶縁膜７との間に隙間が生じ、この隙間にゲート電極５が入り込むと、ゲートリーク電流が増大してしまう。また、フィールド絶縁膜６とゲート電極５との間に隙間が生じると、その隙間の直下域においては、オン状態における２ＤＥＧ濃度が低くなり、オン抵抗が増大してしまう。このため、前述の第１の実施形態においては、高い加工精度が要求される。
【００２９】
また、ゲート絶縁膜７を先に形成し、その後、フィールド絶縁膜６を形成した場合は、図５及び図６に示すように、ゲート絶縁膜７の端部上にフィールド絶縁膜６の端部が乗り上げ、バリア層２とフィールド絶縁膜６との間にゲート絶縁膜７が挿入されてしまうことがある。この場合は、図５に示すように、ゲート電極５の長さがフィールド絶縁膜６の開口部の長さよりも短くても、又は、図６に示すように、ゲート電極５の長さがフィールド絶縁膜６の開口部の長さよりも長くても、バリア層２において、フィールド絶縁膜６に接しておらず、且つ、その直上域においてゲート絶縁膜７にゲート電極５が接していない領域が生じてしまう。このような領域においては、フィールド絶縁膜６に接していないため、元々２ＤＥＧ濃度が低く、直上域にゲート電極５の下部がないため、ゲート電極５によって２ＤＥＧを引き寄せる作用も弱い。このような窒化物半導体素子においては、ノーマリーオフ動作を実現しつつ、従来の窒化物半導体素子よりはオン抵抗を低減することができるものの、精度よく加工された第１の実施形態に係る窒化物半導体素子と比較すると、オン状態における２ＤＥＧ濃度はやや低くなり、オン抵抗はやや高くなってしまう。
【００３０】
これに対して、本実施形態によれば、ゲート絶縁膜７はフィールド絶縁膜６上に乗り上げており、ゲート電極５はフィールド絶縁膜６及びゲート絶縁膜７上に乗り上げているため、位置合わせのマージンを十分に確保することができ、加工精度がそれほど高くなくても、隙間が形成されたり、バリア層２とフィールド絶縁膜６との間にゲート絶縁膜７が挿入されたりすることがない。この結果、オン抵抗を安定して低減することができる。
【００３１】
また、ゲート電極５のドレイン電極４側の端部におけるフィールド絶縁膜６及びゲート絶縁膜７上に乗り上げた部分、すなわち、ドレイン電極４に向けて張り出した部分の長さを長くすることにより、この部分がフィールドプレート電極の役割を果たすようになる。これにより、ゲート電極５の端部における電界集中を抑制することができ、安定した耐圧を得ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００３２】
（第２の実施形態の変形例）  
図７は、第２の実施形態の変形例に係る窒化物半導体素子の構造を模式的に例示する断面図である。  
図７に示すように、本変形例に係る窒化物半導体素子は、前述の第２の実施形態に係る窒化物半導体素子（図４参照）と比較して、ゲート絶縁膜７が２層構造になっている点が異なっている。すなわち、ゲート絶縁膜７においては、ＧａＮ又はＡｌＮからなる下層膜７ａと、Ａｌ２Ｏ３からなる上層膜７ｂとが積層されている。
【００３３】
本変形例においては、下層膜７ａをＧａＮ又はＡｌＮによって形成することにより、ＡｌＧａＮからなるバリア層２との間で安定した界面を形成することができる。また、上層膜７ｂをＡｌ２Ｏ３によって形成することにより、高いポテンシャル障壁を実現し、ゲートリーク電流を低減することができる。本変形例における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
【００３４】
（第３の実施形態）  
図８は、本発明の第３の実施形態に係る窒化物半導体素子の構造を模式的に例示する断面図である。  
図８に示すように、本実施形態に係る窒化物半導体素子においては、前述の第２の実施形態に係る窒化物半導体素子（図４参照）の構成に加えて、フィールド絶縁膜６、ゲート絶縁膜７及びゲート電極５を覆うように第２のフィールド絶縁膜８が設けられており、この第２のフィールド絶縁膜８上には、ソース電極３に接続されたソースフィールドプレート（ＦＰ）電極９が設けられている。ソースＦＰ電極９は、第２のフィールド絶縁膜８上において、ソース電極３の直上域から、ゲート電極５の直上域を越えて、ドレイン電極４の直上域の近傍まで張り出している。すなわち、ソースＦＰ電極９は、フィールド絶縁膜８上におけるゲート電極５の直上域を含む領域に設けられている。
【００３５】
本実施形態に係る窒化物半導体素子においては、ソースＦＰ電極９が形成されていることにより、ゲート電極５の端部における電界集中を緩和することができる。これにより、高耐圧を得ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
【００３６】
（第３の実施形態の変形例）  
図９は、第３の実施形態の変形例に係る窒化物半導体素子の構造を模式的に例示する断面図である。  
図９に示すように、本変形例に係る窒化物半導体素子においては、前述の第３の実施形態に係る窒化物半導体素子（図８参照）の構成に加えて、第２のフィールド絶縁膜８上にドレイン電極４に接続されたドレインＦＰ電極１０が設けられている。ドレインＦＰ電極１０は、第２のフィールド絶縁膜８上において、ドレイン電極４の直上域から、ゲート電極５の直上域に向けて張り出している。
【００３７】
本変形例においては、ドレインＦＰ電極１０が設けられていることにより、ドレイン電極４の端部における電界集中が緩和されて、より高耐圧を得ることができる。本変形例における上記以外の構成、動作及び効果は、前述の第３の実施形態と同様である。
【００３８】
（第４の実施形態）  
図１０は、本発明の第４の実施形態に係る窒化物半導体素子の構成を模式的に例示する断面図である。  
図１０に示すように、本実施形態に係る窒化物半導体素子においては、前述の第２の実施形態に係る窒化物半導体素子（図４参照）の構成に加えて、バリア層２におけるゲート絶縁膜７が接している領域及びその直下に位置するチャネル層１の上層部に、ｐ型ドープ層１１が選択的に形成されている。ｐ型ドープ層１１は、チャネル層１及びバリア層２に対して、フッ素（Ｆ）、マグネシウム（Ｍｇ）、鉄（Ｆｅ）又はマンガン（Ｍｎ）などのｐ型ドーパントがドープされることにより形成されており、その導電型はｐ型である。
【００３９】
本実施形態においては、ゲート電極５の直下域に選択的にｐ型ドープ層１１が形成されていることにより、ゲート電極５の直下域から２ＤＥＧをより強力に除斥することができる。すなわち、バリア層２を薄くすることによりゲート電極５の直下域において２ＤＥＧ濃度を低減する効果と、ｐ型ドープ層１１を形成することによりゲート電極５の直下域から２ＤＥＧを排斥する効果とを重畳させることができる。これにより、オン抵抗を増加させることなく、しきい値電圧をより大きくプラス側にシフトさせることができる。しきい値電圧をプラス側にシフトさせることで、ゲート電圧が０であるときのチャネル空乏層が伸びて、チャネルリーク電流を抑制することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
【００４０】
（第５の実施形態）  
図１１は、本発明の第５の実施形態に係る窒化物半導体素子の構成を模式的に例示する断面図である。  
図１１に示すように、本実施形態に係る窒化物半導体素子は、前述の第２の実施形態に係る窒化物半導体素子（図４参照）と比較して、チャネル層として、ｐ型ＧａＮ層１２が設けられている点が異なっている。ｐ型ＧａＮ層１２は、ＧａＮ層にｐ型不純物がドープされることにより形成されている。本実施形態によれば、チャネル層をｐ型とすることにより、２ＤＥＧの発生を抑え、しきい値電圧をより確実にプラス側にシフトさせることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
【００４１】
（第５の実施形態の変形例）  
図１２は、第５の実施形態の変形例に係る窒化物半導体素子の構成を模式的に例示する断面図である。  
図１２に示すように、本変形例に係る窒化物半導体素子においては、前述の第５の実施形態に係る窒化物半導体素子（図１１参照）の構成に加えて、ｐ型ＧａＮ層１２とＡｌＧａＮからなるバリア層２との間に、ＧａＮ層１３が設けられている。
【００４２】
本変形例においては、ｐ型ＧａＮ層１２バリア層２との間にＧａＮ層１３を挿入することにより、ｐ型ＧａＮ層１２の存在によりキャリアである２ＤＥＧの移動度が低下することを抑制すると共に、ｐ型ＧａＮ層１２に含まれるドーパントがバリア層２内に拡散することを抑制することができる。本変形例における上記以外の構成、動作及び効果は、前述の第５の実施形態と同様である。
【００４３】
以上、本発明を第１乃至第５の実施形態及びそれらの変形例により説明したが、本発明はこれらの例に限定されるものではなく、これら以外にも、当該技術分野の技術者が容易に考え得る変形はすべて適用可能である。例えば、前述の各実施形態及び変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。また、前述の各実施形態及び変形例は、相互に組み合わせて実施することもできる。
【００４４】
本発明は、チャネル層１及びバリア層２などを形成するための支持基板の材料によって限定されることはなく、支持基板には、サファイア基板、ＳｉＣ基板、Ｓｉ基板又はＧａＮ基板などを用いることができる。また、これらの支持基板は絶縁性であっても導電性であってもよく、導電性である場合には、導電型はＰ型であってもＮ型であってもよい。更に、支持基板とチャネル層との間にはバッファー層を設けてもよい。このバッファー層の構造及び材料も特に限定されず、例えば、ＡｌＮ層、ＡｌＧａＮ層、又はＡｌＮ層とＧａＮ層との積層構造などを用いることができる。
【００４５】
また、前述の各実施形態及び変形例においては、（バリア層２／チャネル層１）の材料の組合せが（ＡｌＧａＮ／ＧａＮ）である例を説明したが、本発明はこれに限定されず、例えば、（ＧａＮ／ＩｎＧａＮ）、（ＡｌＮ／ＡｌＧａＮ）、又は（ＢＡｌＮ／ＧａＮ）など、窒化物半導体の組み合わせであって、バリア層のバンドギャップがチャネル層のバンドギャップよりも広くなるような組合せならば、実施可能である。
【００４６】
更に、本発明はチャネル層１及びバリア層２における結晶の面方位によっても限定されない。例えば、分極が発生し易い（０００１）面上に結晶成長した半導体層を用いても実施可能であり、又は、分極が発生しない（１−１０１）面上若しくは（１１−２０）面上に成長した半導体層を用いても実施可能である。更にまた、ノーマリーオフを実現する上でバリア層２はアンドープ層であることが望ましいが、図１１又は図１２に示すように、ＧａＮバッファー層をｐ型にドープする場合は、バリア層をｎ型にドープしても、ＧａＮバッファー層のｐ型ドープ濃度を高くすることで、ノーマリーオフを実現することが可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る窒化物半導体素子を例示する断面図である。
【図２】横軸にバリア層のＡｌ組成比Ｘをとり、縦軸にこのバリア層を組み込んだＧａＮ−ＨＦＥＴのしきい値電圧が０となるときのバリア層の膜厚ｔ０をとって、バリア層の組成及び膜厚がＧａＮ−ＨＦＥＴのしきい値電圧に及ぼす影響を例示するグラフ図である。
【図３】第１の実施形態の変形例に係る窒化物半導体素子を例示する断面図である。
【図４】本発明の第２の実施形態に係る窒化物半導体素子を例示する断面図である。
【図５】第２の実施形態に係る窒化物半導体素子の一具体例を例示する断面図である。
【図６】第２の実施形態に係る窒化物半導体素子の他の一具体例を例示する断面図である。
【図７】第２の実施形態の変形例に係る窒化物半導体素子を例示する断面図である。
【図８】本発明の第３の実施形態に係る窒化物半導体素子を例示する断面図である。
【図９】第３の実施形態の変形例に係る窒化物半導体素子を例示する断面図である。
【図１０】本発明の第４の実施形態に係る窒化物半導体素子を例示する断面図である。
【図１１】本発明の第５の実施形態に係る窒化物半導体素子を例示する断面図である。
【図１２】第５の実施形態の変形例に係る窒化物半導体素子の構成を模式的に例示する断面図である。
【符号の説明】
【００４８】
１  チャネル層、２  バリア層、３  ソース電極、４  ドレイン電極、５  ゲート電極、６  フィールド絶縁膜、７  ゲート絶縁膜、７ａ  下層膜、７ｂ  上層膜、８  第２のフィールド絶縁膜、９  ソースＦＰ電極、１０  ドレインＦＰ電極、１１  ｐ型ドープ層、１２  ｐ型ＧａＮ層、１３  ＧａＮ層、Ｌ  曲線
【図１】
2008277640.tif 000003
【図２】
2008277640.tif 000004
【図３】
2008277640.tif 000005
【図４】
2008277640.tif 000006
【図５】
2008277640.tif 000007
【図６】
2008277640.tif 000008
【図７】
2008277640.tif 000009
【図８】
2008277640.tif 000010
【図９】
2008277640.tif 000011
【図１０】
2008277640.tif 000012
【図１１】
2008277640.tif 000013
【図１２】
2008277640.tif 000014