(57)【要約】【課題】  薄膜サーミスタ素子及びその製造方法において、電極とサーミスタ薄膜との付着強度を改善し、電極として十分な抵抗値であると共に耐熱試験においても抵抗値上昇を抑制すること。【解決手段】  Ｓｉ基板２と、Ｓｉ基板２上に形成された第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂと、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂ上に形成された櫛形電極３とを備えた薄膜サーミスタ素子であって、櫛形電極３が、少なくとも第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂと接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層である。【選択図】  図２
2008294288.tif 000002
【特許請求の範囲】
【請求項１】
基体と、
前記基体上に形成されたサーミスタ薄膜と、
前記サーミスタ薄膜上に形成された一対の電極と、を備えた薄膜サーミスタ素子であって、
前記一対の電極が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層であることを特徴とする薄膜サーミスタ素子。
【請求項２】
請求項１に記載の薄膜サーミスタ素子において、
前記一対の電極が、酸素及び窒素の少なくとも一方を含んで成膜されていることを特徴とする薄膜サーミスタ素子。
【請求項３】
請求項２に記載の薄膜サーミスタ素子において、
前記一対の電極における酸素及び窒素の少なくとも一方の含有量が、５重量％以上、かつ１５重量％以下であることを特徴とする薄膜サーミスタ素子。
【請求項４】
基体上に形成されたサーミスタ薄膜の膜上に一対の電極をパターン形成する薄膜サーミスタ素子の製造方法であって、
前記一対の電極をパターン形成する工程が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態とされた白金又はその合金からなる電極層を成膜する工程を有することを特徴とする薄膜サーミスタ素子の製造方法。
【請求項５】
請求項４に記載の薄膜サーミスタ素子の製造方法において、
前記電極層を成膜する工程が、酸素及び窒素の少なくとも一方を加えて前記電極層を成膜することを特徴とする薄膜サーミスタ素子の製造方法。
【請求項６】
請求項５に記載の薄膜サーミスタ素子の製造方法において、
前記電極層を成膜する工程が、前記電極層における酸素及び窒素の少なくとも一方の含有量を、５重量％以上、かつ１５重量％以下にすることを特徴とする薄膜サーミスタ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば温度センサ、流量センサ等のセンサに用いられる薄膜サーミスタ素子及びその製造方法に関する。
【背景技術】
【０００２】
例えば、情報機器、通信機器、医療用機器、住宅設備機器、自動車用伝送機器等の温度センサ、流量センサとして、大きな負の温度係数を有する酸化物半導体の焼結体である薄膜サーミスタ素子が用いられている。このような薄膜サーミスタ素子を作製するには、基板に先に電極を形成した後にサーミスタ薄膜を成膜し、１４００℃以下の温度で熱処理する場合と、基板にサーミスタ薄膜を形成し、熱処理を行ってから電極を形成する場合がある。
【０００３】
例えば、特許文献１では、絶縁性基板上に接着層としてＣｒ（クロム）やＴｉ（チタン）等の下地層を形成し、その上にＰｔ（白金）層を基板温度６５０℃〜７５０℃で成膜した薄膜サーミスタが提案されている。
また、特許文献２では、アルミナ基板上に先にサーミスタ薄膜を成膜した後にＰｔ薄膜を形成した薄膜サーミスタ素子が提案されている。
さらに、特許文献３では、セラミックス基板上にサーミスタ材料の感熱膜を設け、その上にＣｒやＴｉ等の密着性高い金属下地層を形成し、さらにその上に電極膜を形成した薄膜サーミスタが提案されている。
【０００４】
【特許文献１】特公平３−５４８４１号公報
【特許文献２】特開２０００−３４８９０６号公報
【特許文献３】特開平６−６１０１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記従来の技術には、以下の課題が残されている。
すなわち、サーミスタ薄膜を成膜する前に先に電極を成膜する場合は、構造的に制限されてしまう不都合がある。また、接着層としてＣｒやＴｉ等を成膜した後に、白金やその合金などからなる電極層を成膜する場合、接着層の酸化によって耐熱試験後の抵抗値上昇が起こるという不都合があった。さらに、加熱成膜で基板温度を上げて白金やその合金などからなる電極層を成膜する場合には、特殊な成膜装置が必要であると共に、パターニングする際にも腐食性ガスを用いる特殊なエッチング装置が必要になり、設備コストが高くなってしまう不都合がある。また、この場合、ＣｒやＴｉ等の接着層を設けた場合に比較すると、電極層の付着強度が若干弱く、電極剥離の原因になるおそれがあった。
【０００６】
本発明は、前述の課題に鑑みてなされたもので、電極とサーミスタ薄膜との付着強度を改善し、電極として十分な抵抗値であると共に耐熱試験においても抵抗値上昇を抑制した薄膜サーミスタ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係る薄膜サーミスタ素子は、基体と、前記基体上に形成されたサーミスタ薄膜と、前記サーミスタ薄膜上に形成された一対の電極と、を備えた薄膜サーミスタ素子であって、前記一対の電極が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層であることを特徴とする。
【０００８】
また、本発明に係る薄膜サーミスタ素子の製造方法は、基体上に形成されたサーミスタ薄膜の膜上に一対の電極をパターン形成する薄膜サーミスタ素子の製造方法であって、前記一対の電極をパターン形成する工程が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態とされた白金又はその合金からなる電極層を成膜する工程を有することを特徴とする。
【０００９】
これらの薄膜サーミスタ素子及びその製造方法では、一対の電極が、少なくともサーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層とされるので、非晶質状態で成膜された電極層が導電性を十分に維持したままサーミスタ薄膜との十分な付着強度を有すると共に、耐熱試験においても電極剥離が生じず、抵抗値上昇の抑制を図ることができる。
【００１０】
また、本発明に係る薄膜サーミスタ素子は、前記一対の電極が、酸素及び窒素の少なくとも一方を含んで成膜されていることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、前記電極層を成膜する工程が、酸素及び窒素の少なくとも一方を加えて前記電極層を成膜することを特徴とする。
【００１１】
これらの薄膜サーミスタ素子及びその製造方法では、電極層の成膜時に酸素又は窒素の少なくとも一方を含ませることにより、電極層を好適に非晶質化させることができる。
【００１２】
さらに、本発明に係る薄膜サーミスタ素子は、前記一対の電極における酸素及び窒素の少なくとも一方の含有量が、５重量％以上、かつ１５重量％以下であることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、前記電極層を成膜する工程が、前記電極層における酸素及び窒素の少なくとも一方の含有量を、５重量％以上、かつ１５重量％以下にすることを特徴とする。
【００１３】
これらの薄膜サーミスタ素子及びその製造方法では、酸素及び窒素の少なくとも一方の含有量を５重量％以上、かつ１５重量％以下に設定することで、電極層を十分に非晶質化させることができ、かつ、電極層の抵抗値の大幅な上昇を抑えることができる。
【発明の効果】
【００１４】
本発明によれば、以下の効果を奏する。
すなわち、本発明の薄膜サーミスタ素子及びその製造方法によれば、一対の電極が、少なくともサーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層とされるので、導電性を十分に維持したまま十分な付着強度と耐熱試験での抵抗値上昇の抑制とを実現することができる。非晶質状態で成膜された白金又はその合金からなる電極層は、サーミスタ薄膜の表面形状の影響をほとんど受けず、サーミスタ−電極層界面に隙間が発生することなく成膜可能である。したがって、１５０℃等の耐熱試験を実施しても変動の少ない安定した抵抗値を有し、好適な電気特性を維持した高い信頼性の薄膜サーミスタ素子を得ることができる。
【発明を実施するための最良の形態】
【００１５】
本発明に係る薄膜サーミスタ素子及びその製造方法の一実施形態について、図１から図３を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
【００１６】
本実施形態に係る薄膜サーミスタ素子１は、例えば赤外線検出用センサであって、図１及び図２に示すように、表面に下地層としてＳｉＯ２層２Ａが形成されたＳｉ基板（基体）２と、ＳｉＯ２層２Ａ上に成膜された第１サーミスタ薄膜（サーミスタ薄膜）５Ａ及び第２サーミスタ薄膜（サーミスタ薄膜）５Ｂと、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂ上及びＳｉＯ２層２Ａ上にパターン形成された二対の櫛形電極（電極）３と、ＳｉＯ２層２Ａ、櫛形電極３及び第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂを覆うパッシベーション膜６と、を備えている。
【００１７】
上記第１サーミスタ薄膜５Ａ及び上記第２サーミスタ薄膜５Ｂは、Ｍｎ−Ｃｏ系複合金属酸化物（例えば、Ｍｎ３Ｏ４−Ｃｏ３Ｏ４系複合金属酸化物）又はＭｎ−Ｃｏ系複合金属酸化物にＮｉ、Ｆｅ、Ｃｕの少なくとも一種類を含む複合金属酸化物（例えば、Ｍｎ３Ｏ４−Ｃｏ３Ｏ４−Ｆｅ２Ｏ３系複合金属酸化物）からなる複合金属酸化物膜であって、スピネル型結晶構造を有し、膜厚方向に延在する柱状結晶構造を有している。
第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂは、それぞれ矩形状に形成され、一方が測定用であり、他方がモニター用として用いられる。
【００１８】
上記櫛形電極３は、電気抵抗測定用の金属電極であって、少なくとも第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂと接触する部分が非晶質状態で成膜された白金（Ｐｔ）又はその合金からなる電極層（導電層）である。
これらの櫛形電極３は、何れも櫛歯状に形成され、互いに所定間隔を空けて対向状態に配されている。各櫛形電極３は、それぞれ第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂの外部に延在された電極端子部７を有している。
【００１９】
櫛形電極３の電極層は、後述する方法によって積層時に酸素（Ｏ２）及び窒素（Ｎ２）の少なくとも一方を含んで非晶質化されている。この際、酸素及び窒素の少なくとも一方の含有量が、５重量％以上、かつ１５重量％以下となっている。なお、上記酸素及び窒素の少なくとも一方の含有量において、酸素と窒素との両方を含む場合は両方の総含有量をいう。
【００２０】
パッシベーション膜６は、ＳｉＯ２膜からなる。なお、絶縁性を有して外部雰囲気を遮断可能であれば、ＳｉＯ２膜の代わりにガラス、セラミックス、耐熱樹脂等の絶縁性膜でも構わない。
【００２１】
次に、本実施形態に係る薄膜サーミスタ素子１の製造方法について説明する。
本実施形態に係る薄膜サーミスタ素子１の製造方法は、図３に示すように、Ｓｉ基板２のＳｉＯ２層２Ａ上に第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂを成膜する工程（Ｓ０１）と、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂをパターン形成する工程（Ｓ０２）と、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂを熱処理（アニール）する工程（Ｓ０３）と、櫛形電極３となる電極層を成膜する工程（Ｓ０４）と、電極層をパターニングして櫛形電極３を形成する工程（Ｓ０５）と、ＳｉＯ２層２Ａ、櫛形電極３及び第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂ上にパッシベーション膜６を成膜する工程（Ｓ０６）と、パッシベーション膜６をパターニングする工程（Ｓ０７）とを備えている。
【００２２】
まず、Ｓｉ基板２の上面に熱酸化によりＳｉＯ２層２Ａが、例えば膜厚０．５μｍで形成されたＳｉＯ２／Ｓｉ基板２を用意する。
このＳｉＯ２／Ｓｉ基板２上に、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂとなる複合金属酸化物膜を、例えば膜厚０．５μｍでスパッタリングにより成膜する（Ｓ０１）。なお、上記複合金属酸化物膜は、体積抵抗率の膜厚依存性が小さくなる膜厚０．３μｍ以上に設定することが好ましい。
【００２３】
この際、スパッタ成膜条件は、例えば雰囲気圧力４００ｍＰａ〜１３３０ｍＰａ、アルゴン（Ａｒ）ガス流量１０ｓｃｃｍ〜５０ｓｃｃｍ、及び高周波電力１５０Ｗ〜１０００Ｗの印加に設定する。なお、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂを形成するＳｉＯ２／Ｓｉ基板２を加熱しながらスパッタリングを行う方法でも構わない。この際の基板温度は、２００〜６００℃の範囲内に設定することが好ましい。この場合、後述する熱処理時における抵抗値変化を抑制することが可能である。
【００２４】
スパッタリング後に、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂを所定形状にパターニングし（Ｓ０２）、所定の熱処理を行って第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂをアニール処理する（Ｓ０３）。この熱処理は、４００℃〜１０００℃の温度にて大気中で１〜２４時間行う。
なお、上記熱処理において、アルゴンガスや窒素ガス等の不活性ガスの雰囲気中で行う他、これらガスにＯ２を例えば０．１体積％〜５体積％添加しても構わない。
【００２５】
次に、ＳｉＯ２層２Ａ、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂ上に、高周波スパッタリング装置などを用いて櫛形電極３をパターン形成する（Ｓ０４、Ｓ０５）。すなわち、ＳｉＯ２層２Ａ、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂ上に、白金（Ｐｔ）やその合金等からなる非晶質状態の導電層として電極層を成膜する（Ｓ０４）。
この際、高周波スパッタリング装置などを用いて、雰囲気圧力４００ｍＰａ〜１３３０ｍＰａ、アルゴンガス流量１０ｓｃｃｍ〜５０ｓｃｃｍ、及び高周波電力１５０Ｗ〜１０００Ｗの印加に加え、酸素ガス及び窒素ガスの少なくとも一方を添加した雰囲気ガスを用いて成膜する。
【００２６】
なお、この際、成膜後における酸素及び窒素の少なくとも一方の含有量が、５重量％以上、かつ１５重量％以下となるようなガス濃度とする。なお、酸素ガスや窒素ガスを添加しなくても非晶質化可能であれば、その方法を用いてもよい。
また、上記電極層を非晶質状態の第１電極層と結晶質状態の第２電極層との二層構造としても構わない。この場合、最初に酸素ガス及び窒素ガスの少なくとも一方をアルゴンガスに添加した上記スパッタ条件で非晶質状態の第１電極層を成膜し、この後、アルゴンガスのみで結晶質状態の第２電極層を成膜する。
上記成膜後、電極層を、汎用的なフォトリソグラフィ、エッチングによりパターン形成して櫛形電極３を得る（Ｓ０５）。
【００２７】
最後に、パッシベーション膜６を成膜する工程（Ｓ０６）に移行して、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂ上に、保護膜や赤外線吸収膜等としてＳｉＯ２パッシベーション膜６を積層する。さらに、このパッシベーション膜６を、電極端子部７の上部を除いて所定形状にパターニングする（Ｓ０７）。
こうして、赤外線検出センサとしての薄膜サーミスタ素子１が作製される。
【００２８】
この薄膜サーミスタ素子１及びその製造方法によれば、一対の櫛形電極３が、少なくとも第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂと接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層とされるので、導電性を十分に維持したまま非晶質状態で成膜された電極層が第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂとの十分な付着強度を有すると共に、耐熱試験においても電極剥離が生じず、抵抗値上昇の抑制を図ることができる。
【００２９】
また、櫛形電極３となる電極層の成膜時に酸素又は窒素の少なくとも一方を含ませることにより、電極層を好適に非晶質化させることができる。特に、電極層における酸素及び窒素の少なくとも一方の含有量を、５重量％以上、かつ１５重量％以下としているので、電極層を十分に非晶質化させることができ、かつ、電極層の抵抗値の大幅な上昇を抑えることができる。
【００３０】
なお、酸素または窒素元素が５重量％未満の場合では、Ｐｔやその合金等からなる電極層の非晶質部分が少なく、付着強度向上の十分な効果が得にくい。また、酸素または窒素元素が１５重量％より多い場合では、電極材料としての抵抗値が大幅に上昇してしまう。したがって、上記含有量の設定範囲内であれば、例えば、１５０℃の耐熱試験を実施しても、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂと櫛形電極３との十分な付着強度を維持しつつ、電気特性も好適に維持することができる。
【００３１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、ＳｉＯ２／Ｓｉ基板２の代わりにアルミナ（Ａｌ２Ｏ３）基板等を用い、下地層であるＳｉＯ２層２Ａの代わりに窒化ケイ素膜等を用いても構わない。
【実施例】
【００３２】
次に、本発明に係る薄膜サーミスタ素子を上記実施形態の製法により実際に作製し、評価した結果を、具体的に説明する。
【００３３】
櫛形電極３となる電極層については、高周波出力、膜厚、含有ガス種類及び圧力、アニール条件（温度）、アニール時間を複数変化させて作製した。また、第１サーミスタ薄膜５Ａ及び第２サーミスタ薄膜５Ｂについては、高周波出力、膜厚、ガス種及び圧力、基板加熱の有無、基板バイアス電圧の印加の有無を複数変化させ、さらに、アニール温度及び時間を複数変化させて作製した。すなわち、これら複数の条件の組み合わせのもとに、本実施例の薄膜サーミスタ素子を作製した。
【００３４】
これら実施例について、１５０℃に加熱して１０００時間の耐熱試験をそれぞれ実施し、櫛形電極３の電気抵抗値を測定した。また、従来の方法として結晶質状態のみの白金からなる電極層によって櫛形電極を作製したものを比較例とした。これら成膜条件及び耐熱試験結果を、以下の表１に示す。
【００３５】
【表１】
2008294288.tif 000003
【００３６】
上記評価結果から分かるように、本実施例の薄膜サーミスタ素子では、耐熱試験後においても電気抵抗値の変化率を従来のものよりも大幅に低く抑えることができた。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る一実施形態の薄膜サーミスタ素子を示す平面図である。
【図２】図１のＡ−Ａ線矢視断面図である。
【図３】本実施形態における薄膜サーミスタ素子の製造方法を示すフロー図である。
【符号の説明】
【００３８】
１…薄膜サーミスタ素子、２…Ｓｉ基板（基体）、３…櫛形電極（電極）、５Ａ…第１サーミスタ薄膜（サーミスタ薄膜）、５Ｂ…第２サーミスタ薄膜（サーミスタ薄膜）、６…パッシベーション膜
【図１】
2008294288.tif 000004
【図２】
2008294288.tif 000005
【図３】
2008294288.tif 000006