(57)【要約】【課題】ＷＬ−ＣＳＰにおいて、半田端子が装着されるパッドを効率よく形成可能とした半導体装置及び半導体装置の製造方法を提供する。【解決手段】スクライブラインによって区分されるウエーハ上の各半導体チップの形成領域内における所定位置にそれぞれ外部接続用の電極を設け、この電極とそれぞれ電気的に接続した再配線を半導体チップの上面に設け、再配線の所定位置に金属膜で形成したパッドを設け、このパッドに接続させて半田端子を設けた半導体装置の製造方法において、再配線を形成する際に、スクライブラインに沿って導通用配線を形成するとともに、この導通用配線にそれぞれ接続させながら再配線を形成する工程と、再配線に接続した導通用配線に通電してパッドとなる金属膜をめっき被膜により形成する工程と、導通用配線を除去して再配線を導通用配線から電気的に独立させる工程とを有する。【選択図】図１
2008141019.tif 000002
【特許請求の範囲】
【請求項１】
スクライブラインによって区分されるウエーハ上の各半導体チップの形成領域内における所定位置にそれぞれ外部接続用の電極を設け、この電極とそれぞれ電気的に接続した再配線を前記半導体チップの上面に設け、前記再配線の所定位置に金属膜で形成したパッドを設け、このパッドに接続させて半田端子を設けた半導体装置の製造方法において、
前記再配線を形成する際に、前記スクライブラインに沿って導通用配線を形成するとともに、この導通用配線にそれぞれ接続させながら前記再配線を形成する工程と、
前記再配線に接続した前記導通用配線に通電して前記パッドとなる前記金属膜をめっき被膜により形成する工程と、
前記導通用配線を除去して前記再配線を前記導通用配線から電気的に独立させる工程と
を有する半導体装置の製造方法。
【請求項２】
前記導通用配線から電気的に独立させた前記再配線の端面を樹脂材料で被覆する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記導通用配線の除去は、前記スクライブラインに沿って前記ウエーハをダイシング用のブレードで研削して行うことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記ダイシング用のブレードによる前記ウエーハの研削は、前記ウエーハを所定厚みだけ研削するハーフカットとし、このハーフカット後に前記樹脂材料で前記再配線の端面を被覆することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
ウエーハをスクライブラインに沿ってダイシングすることにより平面視矩形状とした半導体チップと、
この半導体チップの上面の所定位置に設けた外部接続用の電極とそれぞれ電気的に接続させて前記半導体チップ上に設けた再配線と、
これらの再配線を被覆した絶縁層と、
この絶縁層の所定位置に設けた開口部分に配設してそれぞれ前記再配線と電気的に接続させた金属膜からなるパッドと、
これらのパッドにそれぞれ設けた半田端子と
を備えた半導体装置において、
前記ウエーハのスクライブラインには前記ウエーハのダイシング後に消滅する導通用配線を設けるとともに、前記再配線はそれぞれ前記導通用配線に接続して、前記導通用配線に通電することにより前記パッドとなる前記金属膜をめっき被膜によって形成したことにより、前記再配線を前記半導体チップの端縁にまで引き延ばしていることを特徴とする半導体装置。
【請求項６】
前記半導体チップの端縁に露出した状態となる前記再配線の端部を樹脂で被覆したことを特徴とする請求項５記載の半導体装置。
【請求項７】
前記半導体チップの外周縁には、下面側の端縁を上面側の端縁よりも外方に突出させた段差部を設け、この段差部に前記樹脂を塗布して前記再配線の端部を被覆したことを特徴とする請求項６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に、半導体装置がいわゆるウエーハレベルＣＳＰである半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
昨今、半導体装置の小型化の要求に対応するために、ウエーハレベルＣＳＰ（Chip Scale Package）と呼ばれる形態の半導体装置が用いられている。
【０００３】
このウエーハレベルＣＳＰ（以下、「ＷＬ−ＣＳＰ」と表記する。）とは、ダイシングによってウエーハの切断を行う前の状態においてパッケージとしての機能を有する構造まで形成している半導体装置であって、ダイシングによる切断後にはそのまま半導体装置となり、実装基板への実装を可能としているものである（例えば、特許文献１参照。）。
【０００４】
そのため、ＷＬ−ＣＳＰでは、従来、パッケージが備えていた再配線機能、すなわち、半導体チップに形成されている外部接続用の電極の配置と、実装基板に設けられた電極の配置との違いを調整するためにパッケージに設けていた再配線を、ＷＬ−ＣＳＰ自体で備えている必要があった。
【０００５】
そこで、ＷＬ−ＣＳＰを形成する場合には、ウエーハ上の各半導体チップの形成領域に所望の半導体回路を形成し、さらに、この半導体回路で用いる信号の入出力あるいは駆動用電圧若しくはグランド電圧の印加などに用いる電極を形成した後に、ダイシングをするのではなく、電極に接続した再配線を所定位置に形成し、しかも、この再配線の所定位置には外部接続用端子となる半田端子を形成するためのパッドを形成し、このパッドに半田端子を形成した後にダイシングを行っている。
【０００６】
ここで、パッドを形成する場合には、パッドが半田端子の下地となるために比較的厚膜状に形成することが望ましく、効率よく厚膜の金属膜を形成するためにめっき処理によってパットの形成が行われている。すなわち、以下の工程によってパッドの形成を行っている。
【０００７】
まず、図１１に示すように、半導体チップの形成領域に所望の半導体回路及び電極が形成されたウエーハ100上には、絶縁膜で構成した絶縁層110を設けており、この絶縁層110上の所定位置には、前記電極と電気的に接続した再配線140を設けている。
【０００８】
再配線140は、窒化シリコン膜などのパッシベーション膜160で絶縁被覆されており、パッシベーション膜160にはパッドの形成位置及び検査用プローブの当接位置において再配線を露出させる開口170,180を設けている。
【０００９】
再配線140が形成されたウエーハ上100には、図１２に示すようにポリイミド膜などによるバッファー膜190を設けている。このバッファー膜190には、パッド形成位置に再配線を露出させる開口を設けている。
【００１０】
さらに、バッファー膜190の上面には、アルゴンスパッタリングなどによってバッファー膜の表面を炭化させることにより導電層（図示せず）を形成しており、この導電層が形成されたバッファー膜190の上面にはチタンのスパッタリングによってバリアメタル層191を形成し、このバリアメタル層191の上面には電界めっき処理によって銅被膜からなるシードメタル層192を形成している。
【００１１】
シードメタル層192の形成後、図１３に示すように、ウエーハ100の上面にはパッド形成位置部分を開口したレジストマスク200を設けて、ウエーハ100を銅めっき処理することにより、パッド形成位置部分に銅被膜を形成してパッド210としている。パッド210のめっき処理も電界めっき処理である。
【００１２】
パッド210の形成後、レジストマスク200、シードメタル層192、バリアメタル層191、導電層を順次除去し、図１４に示すように、パッド210には半田端子2220を形成している。半田端子220の形成後、スクライブラインｓに沿ってウエーハ100をダイシングして個々の半導体装置を形成している。
【特許文献１】特開２００１−２４４３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、パッドを電界めっき処理によって形成するために、ウエーハの上面には全面にバリアメタル層及びシードメタル層の金属層を形成し、この金属層を電界めっき処理用の導通層としていることによって、パッドの形成後には不要な導電層を除去して、各パッドを電気的に独立させる必要があるので、シードメタル層、バリアメタル層、導電層の除去処理工程が必要となってリードタイムが長くなるという不具合があった。
【００１４】
しかも、シードメタル層及びバリアメタル層は、パッド部分を残して全て除去されるため、除去される金属層を形成することによる材料、及び形成に要するエネルギーのロスが大きく、極めて非効率であった。
【００１５】
本発明者は、このような現状に鑑み、より効率よくパッドを形成すべく研究開発を行って、本発明を成すに至ったものである。
【課題を解決するための手段】
【００１６】
本発明の半導体装置の製造方法では、スクライブラインによって区分されるウエーハ上の各半導体チップの形成領域内における所定位置にそれぞれ外部接続用の電極を設け、この電極とそれぞれ電気的に接続した再配線を半導体チップの上面に設け、再配線の所定位置に金属膜で形成したパッドを設け、このパッドに接続させて半田端子を設けた半導体装置の製造方法において、再配線を形成する際に、スクライブラインに沿って導通用配線を形成するとともに、この導通用配線にそれぞれ接続させながら再配線を形成する工程と、再配線に接続した導通用配線に通電してパッドとなる金属膜をめっき被膜により形成する工程と、導通用配線を除去して再配線を導通用配線から電気的に独立させる工程とを有することとした。
【００１７】
さらに、本発明の半導体装置の製造方法では、以下の点にも特徴を有するものである。すなわち、
（１）導通用配線から電気的に独立させた再配線の端面を樹脂材料で被覆する工程を有すること。
（２）導通用配線の除去は、スクライブラインに沿ってウエーハをダイシング用のブレードで研削して行うこと。
（３）ダイシング用のブレードによるウエーハの研削は、ウエーハを所定厚みだけ研削するハーフカットとし、このハーフカット後に樹脂材料で再配線の端面を被覆すること。
【００１８】
また、本発明の半導体装置では、ウエーハをスクライブラインに沿ってダイシングすることにより平面視矩形状とした半導体チップと、この半導体チップの上面の所定位置に設けた外部接続用の電極とそれぞれ電気的に接続させて半導体チップ上に設けた再配線と、これらの再配線を被覆した絶縁層と、この絶縁層の所定位置に設けた開口部分に配設してそれぞれ再配線と電気的に接続させた金属膜からなるパッドと、これらのパッドにそれぞれ設けた半田端子とを備えた半導体装置において、ウエーハのスクライブラインにはウエーハのダイシング後に消滅する導通用配線を設けるとともに、再配線はそれぞれ導通用配線に接続して、導通用配線に通電することによりパッドとなる金属膜をめっき被膜によって形成したことにより、再配線を半導体チップの端縁にまで引き延ばすこととした。
【００１９】
さらに、本発明の半導体装置では、半導体チップの端縁に露出した状態となる再配線の端部を樹脂で被覆したことにも特徴を有し、また、半導体チップの外周縁に下面側の端縁を上面側の端縁よりも外方に突出させた段差部を設けて、この段差部に樹脂を塗布して再配線の端部を被覆したことにも特徴を有するものである。
【発明の効果】
【００２０】
本発明によれば、再配線を形成する際に、スクライブラインに沿って導通用配線を再配線とともに形成するとともに、導通用配線と再配線とを接続し、導通用配線に通電して再配線の所定位置にパッドとなる金属膜をめっき被膜により形成することによって、導通用配線を除去する特別な工程が不要であって、リードタイムを短縮することができるとともに、必要最小限の材料を使用して製造できることにより材料及びエネルギーを効率よく使用することができる。
【００２１】
さらに、導通用配線の除去にともなって露出状となる再配線の端面を樹脂材料で被覆することによって、再配線の絶縁性を向上させることができ、電気的な信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
本発明の半導体装置及び半導体装置の製造方法では、ウエーハをスクライブラインに沿ってダイシングすることにより平面視矩形状とした半導体チップと、この半導体チップの上面の所定位置に設けた外部接続用の電極とそれぞれ電気的に接続させて半導体チップ上に設けた再配線と、これらの再配線を被覆した絶縁層と、この絶縁層の所定位置に設けた開口部分に配設してそれぞれ再配線と電気的に接続させた金属膜からなるパッドと、これらのパッドにそれぞれ設けた半田端子とを備えた半導体装置であって、再配線をウエーハのスクライブライン部分に設けた導通用配線に接続し、この導通用配線から供給された電力を利用して再配線の所定位置にパッドとなる金属膜を電界めっき処理によって形成しているものである。
【００２３】
すなわち、パッドの形成に必要となる通電手段を、ウエーハの全面に形成するのではなく、スクライブライン部分に形成するとともに、再配線を利用することによって、最小限の通電手段の形成によってパッドを形成することができる。
【００２４】
したがって、通電手段の形成のために必要となる材料を最小限とすることができるので、製造コストの低減を図ることができる。
【００２５】
しかも、スクライブライン部分に形成した導通用配線は、スクライブラインに沿ったウエーハのダイシングによって除去することが可能であり、導通用配線の除去工程を不要とすることができることによって、リードタイムの短縮化による効率向上を図ることができる。
【００２６】
以下において、図面に基づいて本実施形態の半導体装置の製造方法を説明する。
【００２７】
半導体装置は、ウエーハの状態で製造しており、図１に示すように、ウエーハ10には、最終工程のダイシングで切断される切断線上にスクライブライン領域Ｓを設けている。スクライブライン領域Ｓは碁盤目状に設けられており、このスクライブライン領域Ｓによって矩形状に区分される各半導体チップの形成領域Ｃには、既知の半導体製造技術によって所定の半導体回路（図示せず）を形成している。
【００２８】
半導体回路の形成後、図２に示すように、半導体回路が形成されたウエーハ10の上面には酸化膜などの絶縁膜による絶縁層11を形成している。絶縁層11は、ＣＶＤ（Chemical Vapor Deposition）などの適宜の製膜技術によって所定厚みに形成している。
【００２９】
なお、本実施形態では、絶縁層11には、所定位置に中間配線12、及び中間配線12と電気的に接続するための導通用電極13を設けており、この中間配線12及び導通用電極13を介して半導体チップの形成領域Ｃに形成された電極（図示せず）への所要の信号の入力及び駆動用電圧やグランド電圧などの印加を可能とするとともに、形成領域Ｃに形成された電極からの所要の信号の取り出しを可能としている。
【００３０】
中間配線12の形成は、所定厚みに形成した絶縁層11の上面にスパッタリングなどによって金属膜を形成し、この金属膜をフォトリソグラフィー技術を用いてパターンニングして形成している。このようにして形成した中間配線12の上面には絶縁層11をさらに形成している。
【００３１】
導通用電極13は、絶縁層11の上面にレジストマスクを形成して、このレジストマスクを介して絶縁層11の所定位置をエッチングすることにより絶縁層11の下側に位置する金属層を露出させる開口を形成し、この開口内にスパッタリングなどによって金属を充填して形成している。
【００３２】
本実施形態では、所定厚みの絶縁層11の形成後、ＣＭＰ（Chemical Mechanical Polish）技術によって絶縁層11の上面を平坦化している。なお、絶縁層11は必ずしも平坦化する必要はなく、必要に応じて平坦化処理を行ってよい。
【００３３】
絶縁層11の形成後、この絶縁層11の上面にはスパッタリングなどによって金属膜を形成し、この金属膜を所定のパターンにパターンニングして再配線14を形成している。
【００３４】
特に、再配線14を形成する場合には、再配線14形成用のレジストマスクを形成する際に、スクライブライン領域Ｓに沿っても再配線14形成用の金属膜を残存させるようにレジストマスクを形成し、このレジストマスクを介して金属膜をエッチングすることにより、図１に示すように、スクライブライン領域Ｓにスクライブラインに沿った導通用配線15を再配線14とともに形成している。したがって、再配線14は導通用配線15に接続された状態となっている。本実施形態では、再配線14はアルミニウムによって形成している。
【００３５】
再配線14及び導通用配線15の形成後、ウエーハ10の上面にはＣＶＤによって窒化シリコン膜で構成したパッシベーション膜16を形成している。なお、パッシベーション膜16は窒化シリコン膜に限定するものではなく、適宜の絶縁膜としてよい。
【００３６】
パッシベーション膜16の形成後、このパッシベーション膜16をパターンニングして、後述する半田端子の配設位置部分に再配線14の一部を露出させる端子用開口17を形成するとともに、機能チェックのためにプローブを当接させるプロービング用開口18を形成している。パッシベーション膜16のパターンニングの際には、ウエーハ10におけるスクライブライン領域Ｓのパッシベーション膜16も除去している。
【００３７】
パッシベーション膜16の形成後、図３に示すように、ウエーハ10の上面にはスピンコーティングなどによってポリイミド膜などのバッファー膜19を形成している。なお、バッファー膜19はポリイミド膜に限定するものではなく、適宜の絶縁膜としてよい。
【００３８】
バッファー膜19の形成後、このバッファー膜19をパターンニングして、パッシベーション膜16に設けた端子用開口17と連通する開口を形成し、再配線14の一部を露出させている。バッファー膜19のパターンニングの際にも、ウエーハ10におけるスクライブライン領域Ｓのバッファー膜19を除去している。
【００３９】
バッファー膜19における端子用開口17と連通した開口の形成後、ウエーハ10の上面にはレジストを塗布し、図４に示すように、このレジストをパターンニングしてレジストマスク20を形成している。レジストマスク20には、パッシベーション膜16に設けた端子用開口17と連通するパッド用開口20aを形成している。
【００４０】
パッド用開口20aが設けられたレジストマスク20の形成後、ウエーハ10の電界めっき処理を行って、図５に示すように、パッド用開口20aに銅被膜で構成したパッド21を形成している。
【００４１】
電界めっき処理を行う際には、スクライブライン領域Ｓに設けた導通用配線15に所定の電流を通電することにより、この導通用配線15に接続した再配線14を介してパッド用開口20a部分において金属の析出を生じさせることができ、パッド21を形成することができる。
【００４２】
パッド21の形成後、図６に示すようにレジストマスク20を除去し、次いで、図７に示すように各パッド21にそれぞれ半田端子22を形成している。半田端子22は、いわゆる半田ボールであって、所定粒径の半田ボールをパッド21にそれぞれ溶着させて半田端子22としてもよいし、半田ペーストの塗布あるいは半田めっきによる半田被膜の形成後に加熱溶融させてボール状とした半田端子22としてもよい。
【００４３】
半田端子22の形成後、スクライブライン領域Ｓのスクライブラインに沿ってウエーハ10をダイシングすることにより、個々に分離された半導体装置を形成している。
【００４４】
特に、スクライブライン領域Ｓには、スクライブラインに沿って導通用配線15を設けていることにより、ダイシングによって導通用配線15を除去している。ここで、ダイシングは、導通用配線15の配線幅寸法よりも広幅のダイシング用ブレードで行うことにより、各再配線14を電気的に独立させることができ、ショートの発生を防止できる。
【００４５】
このように、スクライブライン領域Ｓに導通用配線15を設けるとともに、この導通用配線15に再配線14を電気的に接続させることにより、導通用配線15及び再配線14を介して電界めっき用の通電を行うことができ、必要最小限の導通手段によってパッド21を形成できる。
【００４６】
しかも、導通用配線15は、少なくともウエーハ10のダイシングにともなって除去することができ、導通用配線15の除去用の専用工程が不要であり、リードタイムを短縮することができる。
【００４７】
なお、ダイシングによって導通用配線15を研削除去した場合には、このダイシングによって形成された半導体チップの端縁に再配線14の端部が露出した状態となっている。
【００４８】
そこで、以下のようにして半導体チップの端縁に樹脂を配設して、再配線14の端部を樹脂で被覆してもよい。
【００４９】
すなわち、図６に示したようにパッド21を形成した後、図８に示すように、ウエーハ10には、ダイシング装置によってスクライブラインに沿って浅い研削溝23を形成するハーフカットを行う。特に、この研削溝23の形成にともなって、導通用配線15を除去している。研削溝23の深さは、絶縁層11を完全に切断するものであり、通常、ウエーハ10の厚みの５０％以内としている。
【００５０】
研削溝23の形成後、ウエーハ10には感光性樹脂を塗布して、図９に示すように、感光性樹脂膜24を形成している。感光性樹脂は、ポリイミドやポリベンゾオキサゾールなどを用いることができる。
【００５１】
なお、感光性樹脂膜24は、ウエーハ10上に感光性樹脂を塗布した後にパターンニングしてパッド21上に開口を形成し、この開口を介してパッド21を感光性樹脂から露出させている。感光性樹脂は、既知のフォトリソグラフィー技術による露光に基づいて硬化させ、未露光部分をエッチングによって除去することにより極めて容易にパターンニングすることができる。
【００５２】
さらに、感光性樹脂をパターンニングする場合には、パッド21部分だけでなく、研削溝23部分の感光性樹脂もパターンニングし、研削溝23に沿って感光性樹脂を除去することにより研削溝23内に感光性樹脂のエッチング溝を形成している。
【００５３】
このように、ウエーハ10に研削溝23を形成して感光性樹脂膜24を形成することにより、再配線14の端部を感光性樹脂膜24で容易に被覆できる。
【００５４】
パターンニングによって感光性樹脂膜24を形成した後、感光性樹脂膜24はアッシングによって薄膜化している。このアッシングの処理時間は、図９に示すように、感光性樹脂膜24の上面が、パッド21の上面よりも低くなって、パッド21が感光性樹脂膜24に対して突出状となるまでとしている。
【００５５】
このように、パッド21は感光性樹脂膜24に対して突出状としておくことによって、後述するようにパッド21に半田端子19を装着した際に、半田端子19の接続強度や長期信頼性を高めやすくすることができる。
【００５６】
感光性樹脂膜24のアッシングによる薄膜化後、図１０に示すように、パッド21にはそれぞれ半田端子22を形成し、その後、ウエーハ10に設けた研削溝23に沿ってウエーハ10をダイシングすることにより、個々に分離された半導体装置としている。
【００５７】
ウエーハ10をダイシングする際には、ダイシング用のブレードは、研削溝23の幅寸法よりも細幅としたブレードとし、研削溝23内に切断溝20を形成している。
【００５８】
このように、研削溝23を設けてこの研削溝23の内側面に感光性樹脂膜24を配設し、さらに研削溝23内に切断溝20を形成したことによって、感光性樹脂膜24は半導体チップの端縁にまで引き延ばされた再配線14の端部を感光性樹脂膜24で被覆できるだけでなく、絶縁層11の外周縁も感光性樹脂膜24で被覆できることによって、半導体チップを構成する半導体基板からの絶縁層11のハガレを抑止できる。
【００５９】
特に、ウエーハ10にはスクライブラインに沿って研削溝23を設けるとともに、この研削溝23よりも細幅の切断溝を研削溝23内に形成してダイシングを行うことにより、ダイシングされた半導体チップの外周縁には、下面側の端縁を上面側の端縁よりも外方に突出させた段差部が形成され、この段差部に再配線14の端部を被覆する感光性樹脂膜24が設けられるので、半導体チップからの感光性樹脂膜24のハガレの発生を抑止しやすくすることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係る半導体装置の製造に用いるウエーハの概略平面図である。
【図２】図１のＸ−Ｘ断面模式図による製造工程説明図である。
【図３】半導体装置の要部断面模式図による製造工程説明図である。
【図４】半導体装置の要部断面模式図による製造工程説明図である。
【図５】半導体装置の要部断面模式図による製造工程説明図である。
【図６】半導体装置の要部断面模式図による製造工程説明図である。
【図７】半導体装置の要部断面模式図による製造工程説明図である。
【図８】変形例の半導体装置の要部断面模式図による製造工程説明図である。
【図９】変形例の半導体装置の要部断面模式図による製造工程説明図である。
【図１０】変形例の半導体装置の要部断面模式図による製造工程説明図である。
【図１１】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図１２】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図１３】従来の半導体装置の要部断面模式図による製造工程説明図である。
【図１４】従来の半導体装置の要部断面模式図による製造工程説明図である。
【符号の説明】
【００６１】
Ｓ  スクライブライン領域
Ｃ  半導体チップの形成領域
10  ウエーハ
11  絶縁層
12  中間配線
13  導通用電極
14  再配線
15  導通用配線
16  パッシベーション膜
17  端子用開口
18  プロービング用開口
19  バッファー膜
20  レジストマスク
21  パッド
22  半田端子
【図１】
2008141019.tif 000003
【図２】
2008141019.tif 000004
【図３】
2008141019.tif 000005
【図４】
2008141019.tif 000006
【図５】
2008141019.tif 000007
【図６】
2008141019.tif 000008
【図７】
2008141019.tif 000009
【図８】
2008141019.tif 000010
【図９】
2008141019.tif 000011
【図１０】
2008141019.tif 000012
【図１１】
2008141019.tif 000013
【図１２】
2008141019.tif 000014
【図１３】
2008141019.tif 000015
【図１４】
2008141019.tif 000016