(57)【要約】【課題】  回路の大型化、コストの増大を抑制し、ブリーダ抵抗による消費電力の増大及び発熱を回避することが可能な電源接続システムを提供する。【解決手段】  ロジック回路を有する回路基板とこれに電源を供給する電源装置と、電源装置とロジック回路間に接続され電源供給する電源供給線とグランド線を有し、電源装置からのリセット信号をロジック回路に送信するためのリセット信号線と、電源供給線とグランド線間に設けられたブリーダ抵抗を有するとともに、リセット信号及びブリーダ抵抗とグランド線間に接続され、リセット信号のオン／オフに応じてブリーダ抵抗の電源装置へのオン／オフ接続を制御するスイッチ機能を持つトランジスタとを有する電源接続システム。【選択図】      図１
2008086123.tif 000002
【特許請求の範囲】
【請求項１】
システムを制御する回路基板であって、ロジック回路を有する回路基板と、
前記回路基板の外に設けられ、前記回路基板に電源を供給する電源装置と、
前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置から前記回路基板への電源供給に使用する電源供給線と、
前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置と前記回路基板のグランドをとるために使用するグランド線と、
前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置からのリセット信号を前記ロジック回路に送信するためのリセット信号線と、
前記電源供給線と前記グランド線との間に設けられたブリーダ抵抗と、
前記リセット信号と接続されるとともに、前記ブリーダ抵抗と前記グランド線との間に接続され、前記リセット信号のオン／オフに応じて前記ブリーダ抵抗の前記電源装置への接続を制御するためのスイッチであるトランジスタと
を有することを特徴とする電源接続システム。
【請求項２】
システムを制御する回路基板であって、ロジック回路を有する回路基板と、
前記回路基板の外に設けられ、前記回路基板に電源を供給する電源装置と、
前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置から前記回路基板への電源供給に使用する電源供給線と、
前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置と前記回路基板のグランドをとるために使用するグランド線と、
前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置からのリセット信号を前記ロジック回路に送信するためのリセット信号線と、
前記電源供給線と前記グランド線との間に設けられたブリーダ抵抗と、
前記ロジック回路から前記ブリーダ抵抗のオン／オフを制御するためのオン／オフ信号を送信するためのオン／オフ信号線と、
前記オン／オフ信号線により前記ロジック回路に接続されるとともに、前記ブリーダ抵抗と前記グランド線との間に接続され、前記ロジック回路からのオン／オフに応じて前記ブリーダ抵抗の前記電源装置への接続を制御するためのスイッチであるトランジスタと
を有することを特徴とする電源接続システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリーダ抵抗とスイッチング回路を使用して電源の規定する最低出力電流を消費することを保証し、かつブリーダ抵抗による電力消費及び発熱を抑えた電源接続システムに関する。
【背景技術】
【０００２】
一般的な電源装置では、最低出力電流値が規定されているが、従来技術ではこの制約を守るためブリーダ抵抗を装置側に実装し規定値以上の電流を流し電力を消費させていた。
【０００３】
このような場合、システム全体の消費電力が増大し、また、ブリーダ抵抗における発熱が大きな課題となっていた。
そこで、このような問題を解消するために、例えば、直流電源回路で、出力端子を流れる負荷電流を検出して、負荷電流が規定値以上になるとトランジスタをオフさせて、ブリーダ抵抗に電流が流れないようにして、無駄な電力損失を防ぐ技術が提案されていた（特許文献１参照）。
【０００４】
しかし、このような方法では、新たに検出回路等の負荷部品が必要となり、回路構成要素が増えるため、回路全体が大きくなるという点とコストが増大するという点で問題があった。
【特許文献１】特開平７−３３７００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような方法では、新たに検出回路等の負荷部品が必要となり、回路構成要素が増えるため、回路全体が大きくなるという点とコストが増大するという点で問題があった。
【０００６】
本願は、回路全体が大きくなることを抑え、コストの増大を抑制しつつ、ブリーダ抵抗による消費電力の増大及び発熱を回避することが可能な電源接続システムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の観点は、システムを制御する回路基板であって、ロジック回路を有する回路基板と、前記回路基板の外に設けられ、前記回路基板に電源を供給する電源装置と、前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置から前記回路基板への電源供給に使用する電源供給線と、前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置と前記回路基板のグランドをとるために使用するグランド線と、前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置からのリセット信号を前記ロジック回路に送信するためのリセット信号線と、前記電源供給線と前記グランド線との間に設けられたブリーダ抵抗と、前記リセット信号と接続されるとともに、前記ブリーダ抵抗と前記グランド線との間に接続され、前記リセット信号のオン／オフに応じて前記ブリーダ抵抗の前記電源装置への接続を制御するためのスイッチであるトランジスタとを有することを特徴とする電源接続システムである。
【０００８】
また、本発明の別の観点は、システムを制御する回路基板であって、ロジック回路を有する回路基板と、前記回路基板の外に設けられ、前記回路基板に電源を供給する電源装置と、前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置から前記回路基板への電源供給に使用する電源供給線と、前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置と前記回路基板のグランドをとるために使用するグランド線と、前記電源装置と前記回路基板の前記ロジック回路とに接続され、前記電源装置からのリセット信号を前記ロジック回路に送信するためのリセット信号線と、前記電源供給線と前記グランド線との間に設けられたブリーダ抵抗と、前記ロジック回路から前記ブリーダ抵抗のオン／オフを制御するためのオン／オフ信号を送信するためのオン／オフ信号線と、前記オン／オフ信号線により前記ロジック回路に接続されるとともに、前記ブリーダ抵抗と前記グランド線との間に接続され、前記ロジック回路からのオン／オフに応じて前記ブリーダ抵抗の前記電源装置への接続を制御するためのスイッチであるトランジスタとを有することを特徴とする電源接続システムである。
【発明の効果】
【０００９】
本発明によれば、電源の最低電流規定を満足するブリーダ抵抗の接続制御を動的に行うことにより、ブリーダ抵抗の電力浪費及び発熱を回避することが可能となる。また、ブリーダ抵抗に短時間に電流が流れるため抵抗器の小型化を図ることが可能で、回路全体が大きくなることを抑えられる。
【００１０】
すなわち、本発明によれば、コストの増大を抑制しつつブリーダ抵抗による消費電力の増大及び発熱を回避することが可能な電源接続システムを提供することが可能とする。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照して、本発明の実施の形態を説明する。
第１の実施形態
図１は、本発明の第１の実施形態に関する電源接続システムの全体構成を示すブロック図である。また、図２は本実施形態におけるブリーダ抵抗の制御シーケンスを示すタイムチャートである。
【００１２】
図１において、１０１は電源回路であり、システムに電源供給する電源装置である。広義にシステム内のＤＣ−ＤＣコンバータも含める。
１０２は、回路基板であり、システム制御の回路基板である。計算機システム等においてはマザーボードに相当する。
１０３は、ロジック回路であり、システム制御回路そのものである。
１０４は、ブリーダ抵抗であり、電源回路１０１の最低消費電力を消費させるための抵抗器である。
１０５は、トランジスタであり、ブリーダ抵抗１０４を電源回路１０１に接続制御するために使用するスイッチである。広義にはリレー等のスイッチも含めるものである。
１０６は、電流制限抵抗であり、トランジスタ１０５のベース電流を抑制するための抵抗器である。
１０７は、電源給電線＋（プラス）であり、電源回路１０１から回路基板１０２へ電源給電を行うラインである。
１０８は、電源給電線−（マイナス）であり、電源回路１０１から回路基板１０２へ電源給電を行うラインであるが、こちらは接地のためのグランドラインである。
１０９は、リセット信号線であり、電源回路１０１がシステム全体のリセットを行うために出力するリセット信号のためのラインである。電源出力が確定したときにアサートされるが、本実施形態においてはアクティブハイで論理を示すこととする。
【００１３】
図１に示すように、本実施形態の各モジュールの機能は上述の通りである。本実施形態においては、電源回路１０１と回路基板１０２を独立させているが、回路基板１０２上に実装されるＤＣ−ＤＣコンバータでも同様の効果を見込める。
【００１４】
まず、一般的な電源回路では、その出力の制約として最低電流を規定している場合が多い。これは回路方式にも拠り様々な理由が存在するが、最も簡単な例を挙げると、ドロッパ方式レギュレータにて電圧降下用に用いるトランジスタにＣＥ間電流を流さないと出力電圧が定まらない場合があるため、などによる（オペレーティング範囲外になるということ）ものである。
【００１５】
このように回路上（あるいは実装した回路素子）の制約により、最低出力電流が規定されてしまう。昨今の計算機システムのように電源あるいはＤＣ−ＤＣコンバータを実装しているシステムでは、電源回路の最低電流規定を満足するため、場合によってはブリーダ抵抗を電源出力部に挿入し規定以上の電流を流している。この場合、ブリーダ抵抗による電力浪費及びブリーダ抵抗の発熱対策が課題となる。
【００１６】
本発明では、電源回路１０１の最低出力電流規定を満足させるために実装するブリーダ抵抗１０４を必要に応じてオン／オフ（接続／接続せず）して上述の電力浪費及びブリーダ抵抗１０４の発熱を回避するものである。
【００１７】
計算機システムに代表されるシステムでは、その動作を開始すると電力消費が増大するが（ロジック回路ＩＣ１０３のスイッチング動作が開始するため）、本発明はこの点に着目している。
【００１８】
電源回路の最小電流規定は比較的小さな値であるため（昨今の計算機システム用電源ならば大きくても１〜２Ａ程度となる）、一旦システムが動作を開始すれば、システム側は（ロジック回路ＩＣ１０３が実装されている回路基板１０２は）、最小電流以上の電流を消費することになる。
【００１９】
本発明では、電源回路１０１のオンからシステム側（ロジック回路ＩＣ１０３が実装されている回路基板１０２）が動作するまでブリーダ抵抗１０４の接続をオンし、一旦システムが動作を開始すると、ブリーダ抵抗１０４の接続をオフする。
【００２０】
本実施形態の動作を図１ないし図２を用いて詳細に説明する。
まず、本実施形態の電源接続システム全体の構成は図１及び上述の各要素の構成となっている。
電源回路１０１から電源給電線＋（プラス）１０７、電源供給線−（マイナス）１０８を経由して回路基板１０２に電源を給電する。回路基板１０２ではそのロジック回路１０３の他に、ブリーダ抵抗１０４が実装されている。このとき電源回路１０１の最低電流はブリーダ抵抗１０４で消費させることになる。
【００２１】
本実施形態におけるブリーダ抵抗１０４の制御シーケンス（接続オン／オフ制御）は、図２の通りとなっており、まず電源がターンオン、すなわち電源投入されると、電源出力が上昇していく。
【００２２】
電圧が上昇し定格電圧に達すると（リセット期間を経たあと）リセット信号１０９をデアサートする。リセット期間中は、回路基板１０２に実装されたロジック回路１０３はスイッチング動作を行っておらず電力消費は僅少となる。
【００２３】
電源回路１０１の負荷としては軽く、最低電流規定以下の電流しか流れない。そこでリセット期間中に限り、リセット信号１０９を制御信号としてトランジスタ１０５をオンし、ブリーダ抵抗１０４に電流を流す。
【００２４】
ブリーダ抵抗１０４に電流を流すことによって、電源回路１０１の最低電流制約を満足させる。また、リセット期間が終了しリセット信号１０９がデアサートされると、トランジスタ１０５がオフし、ブリーダ抵抗１０４で電力を消費しないことになる。
【００２５】
一方で、ロジック回路１０３は、スイッチング動作を開始するため電力消費が増大し電源回路１０１の最低消費電流以上の電流が流れることになり、電源回路１０１の動作が保証される。
【００２６】
すなわち、第１の実施形態における電源接続システムでは、システムを制御する回路基板でありロジック回路１０２を有する回路基板１０１と、この回路基板１０２の外に設けられて、回路基板１０２に電源を供給する電源装置１０１と、この電源装置１０１と回路基板１０２内に設けられたロジック回路１０３とに接続され、電源装置１０１から回路基板１０２への電源供給に使用する電源供給線である電源供給線＋（プラス）１０７と、電源装置１０１と回路基板１０２内に設けられたロジック回路１０３とに接続され、電源装置１０１と回路基板１０２のグランドをとるために使用するグランド線である電源供給線−（マイナス）１０８とを有している。
【００２７】
さらに第１の実施形態における電源接続システムは、電源装置１０１と回路基板１０２内に設けられたロジック回路１０３とに接続され、電源装置からのリセット信号をロジック回路１０３に送信するためのリセット信号線１０９と、電源供給線である電源供給線＋（プラス）１０７とグランド線である電源供給線−（マイナス）１０８との間に設けられたブリーダ抵抗１０４と、リセット信号線１０９と接続されるとともに、ブリーダ抵抗１０４とグランド線である電源供給線−（マイナス）１０８との間に接続され、リセット信号１０９のオン／オフに応じてブリーダ抵抗１０４の電源装置１０１への接続を制御するためのスイッチであるトランジスタ１０５を有している。
【００２８】
上述のように第１の実施形態においては、リセット信号１０９に応じたトランジスタ１０５のオン／オフにより、ブリーダ抵抗１０４を電源回路１０１の負荷として接続する／しないを動的に行うことで、ブリーダ抵抗１０４による不必要な電流消費及びブリーダ抵抗１０４の発熱を回避する。
【００２９】
第２の実施形態
図３は、本発明の第２の実施形態に関する電源接続システムの全体構成を示すブロック図である。また、本実施形態におけるブリーダ抵抗の制御シーケンスについては図２と同様なタイムチャートをとるものである。
【００３０】
図３において、１０１は電源回路であり、システムに電源供給する電源装置である。広義にシステム内のＤＣ−ＤＣコンバータも含める。
１０２は、回路基板であり、システム制御の回路基板である。計算機システム等においてはマザーボードに相当する。
１０３は、ロジック回路であり、システム制御回路そのものである。
１０４は、ブリーダ抵抗であり、電源回路１０１の最低消費電力を消費させるための抵抗器である。
１０５は、トランジスタであり、ブリーダ抵抗１０４を電源回路１０１に接続制御するために使用するスイッチである。広義にはリレー等のスイッチも含めるものである。
１０６は、電流制限抵抗であり、トランジスタ１０５のベース電流を抑制するための抵抗器である。
１０７は、電源給電線＋（プラス）であり、電源回路１０１から回路基板１０２へ電源給電を行うラインである。
１０８は、電源給電線−（マイナス）であり、電源回路１０１から回路基板１０２へ電源給電を行うラインであるが、こちらは接地のためのグランドラインである。
１０９は、リセット信号線であり、電源回路１０１がシステム全体のリセットを行うために出力するリセット信号のためのラインである。電源出力が確定したときにアサートされる。
１１０は、オン／オフ信号線であり、ロジック回路１０３からブリーダ抵抗１０４に接続され、ブリーダ抵抗１０４の接続を制御するための信号であり、ロジック回路１０３が動作し始めると、ローレベルに遷移する信号である。
【００３１】
第２の実施形態における電源接続システムは、電源回路１０１からリセット信号線１０９までは上述の第１の実施形態と同様な構成であるが、リセット信号１０９に応じてではなく、回路基板１０２内に設けられたロジック回路１０３自身から、直接オン／オフ信号１１０を用いてスイッチ回路であるトランジスタ１０５をオン／オフすることで、ブリーダ抵抗１０４の接続を制御可能としている点が第１の実施形態とは異なっている。
【００３２】
すなわち、第２の実施形態における電源接続システムでは、ロジック回路１０３を有し、システムを制御するための回路基板１０２と、この回路基板１０２の外に設けられ、回路基板１０２に電源を供給する電源装置１０１と、電源装置１０１と回路基板１０２内に設けられたロジック回路１０３とに接続され、電源装置１０１から回路基板１０２への電源供給に使用する電源供給線である電源供給線＋（プラス）１０７と、電源装置１０１と回路基板０１２のロジック回路１０３とに接続され、電源装置１０１と回路基板１０２のグランドをとるために使用するグランド線である電源供給線−（マイナス）１０８とを有している。
【００３３】
さらに第２の実施形態における電源接続システムは、電源装置１０１と回路基板１０２内に設けられたロジック回路１０３とに接続され、電源装置１０１からのリセット信号をロジック回路１０３に送信するためのリセット信号線１０９と、電源供給線である電源供給線＋（プラス）１０７とグランド線である電源供給線−（マイナス）１０８との間に設けられたブリーダ抵抗１０４と、ロジック回路１０３からブリーダ抵抗１０４のオン／オフを制御するためのオン／オフ信号を送信するためのオン／オフ信号線１１０と、オン／オフ信号線１１０によりロジック回路１０３に接続されるとともに、ブリーダ抵抗１０４とグランド線である電源供給線−（マイナス）１０８との間に接続され、ロジック回路１０３からのオン／オフに応じて、ブリーダ抵抗１０４の電源装置１０１への接続を制御するためのスイッチであるトランジスタ１０５を有するものである。
【００３４】
以上詳述したように本発明によれば、電源の最低電流規定を満足するブリーダ抵抗の接続制御を動的に行うことにより、ブリーダ抵抗の電力浪費及び発熱を回避することが可能となる。また、ブリーダ抵抗に短時間に電流が流れるため抵抗器の小型化を図ることが可能で、回路全体が大きくなることを抑えられる。
【００３５】
すなわち、本発明によれば、コストの増大を抑制しつつブリーダ抵抗による消費電力の増大及び発熱を回避することが可能な電源接続システムを提供することが可能とする。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態に関する電源接続システムの全体構成を示すブロック図。
【図２】本実施形態におけるブリーダ抵抗の制御シーケンスを示すタイムチャート。
【図３】本発明の第２の実施形態に関する電源接続システムの全体構成を示すブロック図。
【符号の説明】
【００３７】
１０１…電源回路
１０２…回路基板
１０３…ロジックシステム
１０４…ブリーダ抵抗
１０５…トランジスタ
１０６…電源制限抵抗
１０７…電源供給線＋（プラス）：電源供給線
１０８…電源供給線−（マイナス）：グランド線
１０９…リセット信号線
１１０…オン／オフ信号線
【図１】
2008086123.tif 000003
【図２】
2008086123.tif 000004
【図３】
2008086123.tif 000005