(57)【要約】【課題】帯域制限フィルタの周波数特性を所望の特性に精度良く合わせる。【解決手段】帯域制限フィルタ１６は、受信周波数に対応し周波数特性選択信号１８によって中間周波数信号の帯域を変更して制限するフィルタ回路であり、複数の容量可変回路を含み、この容量可変回路によって周波数特性が設定されるように構成される。周波数特性調整回路１７は、容量可変回路に含まれる容量素子と同一プロセスで形成される半導体集積回路装置に含まれる容量素子の容量値に基づいて生成される周波数特性微調整信号２３を出力し、帯域制限フィルタ１６における内部回路のパラメータ、例えばトランジスタ特性、容量値のばらつきによる変動を補正し、帯域制限フィルタ１６の周波数特性を所望の特性に微調整する。【選択図】図１
2008085454.tif 000002
【特許請求の範囲】
【請求項１】
受信した高周波信号を局部発振信号によってミキシングして得られた中間周波数信号に対し、周波数特性選択信号によって周波数特性を選択可能となるように構成する帯域制限フィルタ回路を備える半導体集積回路装置であって、
前記帯域制限フィルタ回路は、複数の容量可変回路を含み、該容量可変回路によって前記周波数特性が設定されるように構成され、
前記容量可変回路は、
第１の容量素子と、
前記周波数特性選択信号によって接続がオンオフされる第２の容量素子と、
周波数特性微調整信号によって接続がオンオフされる第３の容量素子と、
が少なくとも並列接続される構成であって、
前記容量可変回路に含まれる容量素子と同一プロセスで形成される容量素子の容量値に基づいて前記周波数特性微調整信号を生成する周波数特性調整回路を備えることを特徴とする半導体集積回路装置。
【請求項２】
前記容量可変回路は、前記周波数特性選択信号および前記周波数特性微調整信号によって接続がオンオフされる第４の容量素子をさらに含むことを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記周波数特性微調整信号は、コード化信号であって、前記第３の容量素子は、該コード化信号のそれぞれのコードに基づいて接続がオンオフされる複数の容量素子の並列接続からなることを特徴とする請求項１記載の半導体集積回路装置。
【請求項４】
前記周波数特性微調整信号は、コード化信号であって、前記第３および第４の容量素子のそれぞれは、該コード化信号のそれぞれのコードに基づいて接続がオンオフされる複数の容量素子の並列接続からなることを特徴とする請求項２記載の半導体集積回路装置。
【請求項５】
前記周波数特性調整回路は、
前記コード化信号によって容量が可変とされる発振用容量素子で発振周波数が設定される発振回路と、
前記発振回路が出力する発振信号を一定期間カウントするカウンタ回路と、
前記カウンタ回路のカウント値に基づいて前記コード化信号を出力し、前記カウント値が所定のカウント期待値となった時の前記コード化信号を前記周波数特性の設定値として設定する切替制御部と、
を備えることを特徴とする請求項３または４記載の半導体集積回路装置。
【請求項６】
前記帯域制限フィルタ回路は、ジャイレータ回路によるインダクタンス回路と容量回路とから構成され、該インダクタンス回路と該容量回路とのそれぞれに前記容量可変回路が含まれることを特徴とする請求項５記載の半導体集積回路装置。
【請求項７】
前記発振回路は、前記インダクタンス回路と同等の回路と前記発振用容量素子とによって前記発振周波数を設定することを特徴とする請求項６記載の半導体集積回路装置。
【請求項８】
請求項１〜７のいずれか一に記載の半導体集積回路装置を備えることを特徴とする受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特に、チューナーシステムに用いる比較的周波数の低い中間周波数帯域制限用フィルタを備える半導体集積回路装置に関する。
【背景技術】
【０００２】
日本国内の地上波デジタル放送（ＩＳＤＢ−Ｔ）の送信データは、ＭＰＥＧ−２  Ｓｙｓｔｅｍｓで規定されるＴＳＰ（トランスポートストリームパケット）複数個から成るデータのグループ（以下セグメントと呼ぶ）単位で構成される。そして、データセグメントにパイロット信号を付加したＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）ブロック（帯域幅６／１４ＭＨｚ）を１３個組み合わせて送信される。携帯端末におけるデジタルＴＶ放送の受信は、このセグメントの中１セグメント（ワンセグと呼称される）を受信し、デジタルＦＭ放送の受信は、用途に応じて１セグメント或いは３セグメントを受信する。このような受信機を携帯端末などに搭載する場合、デジタルＴＶ（１セグメント）及びデジタルＦＭ（１セグメントと３セグメント）を共存させる要求があり、無線受信部の構成は、低ＩＦ（中間周波数）のシングルスーパーの構成を採る場合が多い。
【０００３】
ところで、スーパーヘテロダイン方式の受信機において、受信帯域に応じて帯域制限フィルタの特性を可変とする技術は、従来から種々知られている。例えば、特許文献１において、中間周波数フィルタをバイカッド回路で構成し、バイカッド回路に含まれるオペアンプ内の作動電流を制御することでフィルタの帯域特性を制御する技術が記載されている。また、バイカッド回路に含まれる容量素子を可変容量ダイオードあるいはスイッチングダイオードなどで可変または切り替える構成にすることが記載されている。
【０００４】
また、特許文献２において、中間周波数信号のバンドパスフィルタを可変バンドパスフィルタとしてＩＣ上に形成することが開示されている。ここでは、可変バンドパスフィルタをバラクタダイオードを用いたＬＣＲ型可変バンドパスフィルタまたはアクティブ型可変バンドパスフィルタとすることが記載されている。
【０００５】
さらに、特許文献３において、少なくとも高域側に阻止帯域を有するとともに、受信信号のうち、希望周波数の受信信号を通過させるフィルタを備える受信機および受信機用ＩＣが開示されている。このフィルタは、バイカッド型に構成したバンドパスフィルタであり、バンドパスフィルタに含まれる容量素子を可変容量回路とすることが記載されている。この可変容量回路は、局部発振周波数に対応して選択可能とされる複数の容量素子と、この複数の容量素子のそれぞれにオンオフ可能であって並列接続される複数の調整用の容量素子とを含んでいる。調整用の容量素子は、フィルタの中心周波数のばらつきに対して、設計値に調整するためのものである。
【０００６】
【特許文献１】特開平５−２１８８９４号公報
【特許文献２】特開２０００−３０７４５８号公報
【特許文献３】特開２００５−３１１８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで特許文献１、２に記載のシステムでは、扱う信号の周波数が比較的高く、フィルタを構成するキャパシタ部において、容量値を小さく設定することが可能である。このため、キャパシタの可変範囲に対し、フィルタにおける所望の中心周波数、帯域を確保できる値に選ぶことができる。しかし、低ＩＦのシステムにおいては、構成するキャパシタの容量値が大きくなってしまい、半導体集積回路装置内に搭載する場合に問題となる。そこで、特許文献３に開示されるように、並列接続される複数の調整用の容量素子によってフィルタの中心周波数のばらつきを調整することが有効である。
【０００８】
しかしながら、特許文献３では、複数の調整用の容量素子をどのようにして調整するかに関する技術が開示されていない。また、バイカッド型のバンドパスフィルタは、フィルタ特性を定める抵抗素子を含むが、この抵抗素子の抵抗値もＩＣ化に際してばらつく可能性がある。したがって、フィルタの周波数特性を所望の特性に精度良く合わせることが難しくなる虞がある。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクトに係る半導体集積回路装置は、受信した高周波信号を局部発振信号によってミキシングして得られた中間周波数信号に対し、周波数特性選択信号によって周波数特性を選択可能となるように構成する帯域制限フィルタ回路を備える半導体集積回路装置であって、帯域制限フィルタ回路は、複数の容量可変回路を含み、該容量可変回路によって周波数特性が設定されるように構成され、容量可変回路は、第１の容量素子と、周波数特性選択信号によって接続がオンオフされる第２の容量素子と、周波数特性微調整信号によって接続がオンオフされる第３の容量素子と、が少なくとも並列接続される構成であって、容量可変回路に含まれる容量素子と同一プロセスで形成される容量素子の容量値に基づいて周波数特性微調整信号を生成する周波数特性調整回路を備える。
【発明の効果】
【００１０】
本発明によれば、帯域制限フィルタ回路を構成する容量可変回路に含まれる容量素子と同一プロセスで形成される容量素子の容量値に基づいて帯域制限フィルタ回路における周波数特性を調整するので、周波数特性を所望の特性に精度良く合わせることが可能となる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の実施形態に係る受信機の構成を示すブロック図である。図１において、受信機は、利得可変アンプ１１、高周波アンプ１２、電圧制御発振器（ＶＣＯ）１３、アンプ１４、周波数変換器（ＭＩＸ）１５、帯域制限フィルタ１６、周波数特性調整回路１７、中間周波数アンプ１９、ＡＤ変換器２０、ストリーム信号生成部２１を備える。
【００１２】
利得可変アンプ１１は、デジタルＴＶ又はデジタルＦＭのＲＦ信号１０、即ち搬送波を高周波増幅する。高周波アンプ１２は、利得可変アンプ１１と同様に搬送波を高周波増幅するアンプである。利得可変アンプ１１と高周波アンプ１２で高周波増幅された搬送波は、受信機内部で生成されてアンプ１４で増幅された電圧制御発振器１３の発振信号とともに周波数変換器１５に入力されてミキシングされ、中間周波数（ＩＦ）に周波数変換される。
【００１３】
帯域制限フィルタ１６は、受信周波数に対応し周波数特性選択信号１８によって中間周波数信号の帯域を変更して制限するフィルタ回路である。例えば、受信対象が１セグメント受信と３セグメント受信とでは、受信データの帯域幅が異なり、各々の受信に関して帯域制限フィルタ１６において、ＩＦの中心値、帯域幅が個別に設定される。周波数特性調整回路１７は、帯域制限フィルタ１６における内部回路のパラメータ、例えばトランジスタ特性、容量値のばらつきによる変動を補正し、帯域制限フィルタ１６の周波数特性を所望の特性に微調整する。
【００１４】
より具体的には、帯域制限フィルタ回路１６は、複数の容量可変回路を含み、この容量可変回路によって周波数特性が設定されるように構成される。例えば、容量可変回路は、第１の容量素子と、周波数特性選択信号１８によって接続がオンオフされる第２の容量素子と、周波数特性調整回路１７が出力する周波数特性微調整信号２３によって接続がオンオフされる第３の容量素子と、が少なくとも並列接続される。周波数特性調整回路１７は、容量可変回路に含まれる容量素子と同一プロセスで形成される半導体集積回路装置に含まれる容量素子の容量値に基づいて生成される周波数特性微調整信号２３を出力する。
【００１５】
帯域制限フィルタ１６によって帯域制限された中間周波数信号は、中間周波数アンプ１９を介してＡＤ変換器２０によってＡＤ変換される。ストリーム信号生成部２１は、ＡＤ変換されたデータからトランスポートストリームパケットであるストリーム信号２２を生成し出力する。
【００１６】
以上のように構成される受信機において、ＩＦ周波数を１．５ＭＨｚ以下とした低ＩＦシステムを採用するのが通例である。１セグメント受信の場合におけるＯＦＤＭブロックの所望の帯域幅は、６／１４ＭＨｚ＝４２９ｋＨｚであり、３セグメント受信の場合は、３×６／１４ＭＨｚ＝１．２９ＭＨｚである。受信機は、１セグメント、３セグメント受信のそれぞれにおいて、低ＩＦの設定を変更する必要がある。さらに、低ＩＦ信号のＡＤ変換におけるサンプリング折返しノイズの回避、隣接チャンネル排除の為に、１セグメント、３セグメントのＩＦ及び帯域幅に沿った帯域を有する帯域制限フィルタ回路１６によって帯域の制限がなされる。
【００１７】
図２（Ａ）、（Ｂ）は、それぞれ１セグメント、３セグメント受信のＡＤＣ折返しと所望のＩＦ用のフィルタ特性を示す図である。図２（Ａ）は、１セグメント受信時ＩＦを５７１ｋＨｚ、ＡＤＣサンプリング周波数を２．５ＭＨｚに設定した場合の例であり、帯域制限フィルタ１６における所望の特性をＰ１で示す。また、図２（Ｂ）は、３セグメント受信時ＩＦを１ＭＨｚ、ＡＤＣサンプリング周波数を５．５ＭＨｚにした場合の例であり、帯域制限フィルタ１６における所望の特性をＰ２で示す。
【００１８】
以上のように、帯域制限フィルタ１６は、受信周波数に対応して所望の周波数特性を変更するように構成される。ここで帯域制限フィルタ１６と共に周波数特性調整回路１７が半導体集積回路装置に含まれる。帯域制限フィルタ１６と周波数特性調整回路１７とに含まれる素子の特性は、半導体集積回路装置の製造プロセス等によって同一傾向のばらつきを有する。このため、周波数特性調整回路１７が出力する周波数特性微調整信号２３によって帯域制限フィルタ１６の周波数特性を微調整することで、帯域制限フィルタ１６の周波数特性を所望の特性に精度良く合わせることが可能となる。以下、実施例に即し、帯域制限フィルタ１６と周波数特性調整回路１７とについて詳しく説明する。
【実施例１】
【００１９】
図３は、インダクタ（誘導素子）とキャパシタ（容量素子）によって構成されている低域通過型フィルタであり、図１の帯域制限フィルタ１６における等価回路を表す。図３において、インダクタＬ１とキャパシタＣ２とは並列に接続され、一端が入力端ＩＮに接続され、他端がキャパシタＣ３の一端に接続され、さらにインダクタＬ２とキャパシタＣ４の並列接続回路の一端に接続される。一端が入力端ＩＮに接続されるキャパシタＣ１の他端は接地される。また、キャパシタＣ３の他端は接地される。さらに、インダクタＬ２とキャパシタＣ４の並列接続回路の他端は、出力端ＯＵＴと、一端が接地されたキャパシタＣ５の他端とに接続される。
【００２０】
このような構成のフィルタは、７次の低域通過型フィルタであって、図３（Ａ）は、中間周波数における所望の中心周波数を５７１ｋＨＺ、カットオフ周波数を９３１ｋＨｚに設定したフィルタ（図２の特性Ｐ１に対応）の等価回路である。また、図３（Ｂ）は、中間周波数における所望の中心周波数を１０００ｋＨｚ、カットオフ周波数を１８１３ｋＨｚに設定したフィルタ（図２の特性Ｐ２に対応）の等価回路である。図３に示すように、Ｌ（インダクタ）の値は、低い中間周波数に対応するためにｍＨオーダーの大きな値となる。このようなインダクタンスを持つインダクタを集積回路上で実現するのは、多大な占有面積を必要とするため困難さを伴う。そこでインダクタをキャパシタとジャイレータ回路で実現する。すなわち、ジャイレータ回路は、入力電圧に比例した電流を出力するアンプであるトランスコンダクタンスアンプ（ｇｍアンプ）の組合せによって構成し、ｇｍ−Ｃフィルタとして実現する。
【００２１】
図４は、図３に示す回路を集積回路上に具現化するに当たり、ｇｍ−Ｃフィルタによって構成したフィルタの回路図である。ｇｍ−Ｃフィルタは、ｇｍアンプ（トランスコンダクタンスアンプ）とＣ（キャパシタ）とによって構成される。すなわち、インダクタＬ１をトランスコンダクタンスアンプＧ１、Ｇ２、Ｇ３、Ｇ４、およびキャパシタＣ６によって構成し、インダクタＬ２をトランスコンダクタンスアンプＧ５、Ｇ６、Ｇ７、Ｇ８、およびキャパシタＣ７によって構成する。なお、トランスコンダクタンスアンプＧ１、Ｇ３、Ｇ５、Ｇ７は、正相のアンプであり、トランスコンダクタンスアンプＧ２、Ｇ４、Ｇ６、Ｇ８は、逆相のアンプである。
【００２２】
図４において、トランスコンダクタンスアンプＧ１の出力端とトランスコンダクタンスアンプＧ２の入力端とを接続し、入力端ＩＮに接続する。トランスコンダクタンスアンプＧ１の入力端とトランスコンダクタンスアンプＧ２の出力端とを接続し、一端が接地されたキャパシタＣ６の他端と接続し、トランスコンダクタンスアンプＧ３の出力端とトランスコンダクタンスアンプＧ４の入力端と接続する。トランスコンダクタンスアンプＧ３の入力端とトランスコンダクタンスアンプＧ４の出力端とを接続し、他端が接地されたキャパシタＣ３の一端と接続する。
【００２３】
また、トランスコンダクタンスアンプＧ５の出力端とトランスコンダクタンスアンプＧ６の入力端とをキャパシタＣ３の一端に接続する。トランスコンダクタンスアンプＧ５の入力端とトランスコンダクタンスアンプＧ６の出力端とを接続し、一端が接地されたキャパシタＣ７の他端と接続し、トランスコンダクタンスアンプＧ７の出力端とトランスコンダクタンスアンプＧ８の入力端と接続する。トランスコンダクタンスアンプＧ７の入力端とトランスコンダクタンスアンプＧ８の出力端とを出力端ＯＵＴに接続する。
【００２４】
次にトランスコンダクタンスアンプについて説明する。図５は、トランスコンダクタンスアンプの構成例を表す回路図である。図５（Ａ）において、トランスコンダクタンスアンプは、ＮｃｈトランジスタＮＭ１、ＮＭ２、ＰｃｈトランジスタＰＭ１、ＰＭ２、電流源Ｉｓ、コモンモードフィードバック回路ＣＭＦＢを備える。ＮｃｈトランジスタＮＭ１は、ゲートに正相入力Ｖｉｎ＋が与えられ、ソースがＮｃｈトランジスタＮＭ２のソースと共通に接続されて電流源Ｉｓを介して接地され、ドレインが逆相出力Ｖｏｕｔ−およびＰｃｈトランジスタＰＭ１のドレインに接続される。ＮｃｈトランジスタＮＭ２は、ゲートに逆相入力Ｖｉｎ−が与えられ、ドレインが正相出力Ｖｏｕｔ＋およびＰｃｈトランジスタＰＭ２のドレインに接続される。ＰｃｈトランジスタＰＭ１、ＰＭ２は、ソースが共に電源ＶＤＤに接続される。コモンモードフィードバック回路ＣＭＦＢは、正相出力Ｖｏｕｔ＋および逆相出力Ｖｏｕｔ−における出力電圧の平均値を所定の値と比較し、比較結果をＰｃｈトランジスタＰＭ１、ＰＭ２のゲートに与え、正相出力Ｖｏｕｔ＋および逆相出力Ｖｏｕｔ−における出力電圧の平均値が所定の値となるように制御する。
【００２５】
また、図５（Ｂ）に示すトランスコンダクタンスアンプは、図５（Ａ）におけるＮｃｈトランジスタＮＭ１、ＮＭ２をそれぞれＰｃｈトランジスタＰＭ３、ＰＭ４に置き換え、ＰｃｈトランジスタＰＭ１、ＰＭ２をそれぞれＮｃｈトランジスタＮＭ３、ＮＭ４に置き換え、電源と接地を入れ替えた回路であり、図５（Ａ）と同様に機能する。
【００２６】
なお、図４において、それぞれのトランスコンダクタンスアンプが同じ値のコンダクタンスとなるように、図５（Ａ）および図５（Ｂ）のいずれか一方のトランスコンダクタンスアンプを用いるものとする。また、図５に示すトランスコンダクタンスアンプにおいて、逆相入力Ｖｉｎ−を交流的に接地し、正相入力Ｖｉｎ＋を入力として正相出力Ｖｏｕｔ＋を出力とした回路が図４のトランスコンダクタンスアンプＧ１、Ｇ３、Ｇ５、Ｇ７に相当する。また、逆相入力Ｖｉｎ−を交流的に接地し、正相入力Ｖｉｎ＋を入力として逆相出力Ｖｏｕｔ−を出力とした回路が図４のトランスコンダクタンスアンプＧ２、Ｇ４、Ｇ６、Ｇ８に相当する。
【００２７】
ここで、集積回路上にフィルタ回路を実現する場合に一定定数で図４における回路素子を構成すると、プロセスの拡散条件等によってトランジスタのパラメータすなわちトランスコンダクタンスアンプのコンダクタンス、およびＣ（キャパシタ）の容量値が変動し、フィルタ回路のカットオフ周波数が所望の値からずれる可能性がある。このずれを補正するために、図４におけるキャパシタＣ１〜Ｃ７のそれぞれを、並列接続される複数のオンオフ可能な調整用容量素子を含んだ容量可変回路によって構成し、周波数特性調整用の信号によってトリミングする方法を適用する。
【００２８】
図６は、本発明の第１の実施例に係る容量可変回路の回路図である。ここで、容量可変回路は、図４におけるキャパシタＣ１〜Ｃ７のそれぞれを端子Ｅ１−Ｅ２間の容量として実現させる。ここで、キャパシタＣ１〜Ｃ７に対応する容量可変回路は、同一の構成であって、内蔵するキャパシタの容量値のみが比例的に異なるだけであるので、キャパシタＣ１を例に説明する。図６において、容量可変回路は、キャパシタＣ１０ａ〜Ｃ１４ａ、Ｃ１０ｂ〜Ｃ１４ｂ、ＮｃｈトランジスタＴＲ０ａ〜ＴＲ４ａ、ＴＲ０ｂ〜ＴＲ３ｂ、抵抗Ｒ１０ａ〜Ｒ１４ａ、Ｒ１０ｂ〜Ｒ１３ｂ、Ｒ２０ａ〜Ｒ２４ａ、Ｒ２０ｂ〜Ｒ２３ｂ、ＡＮＤ回路ＡＮＤ０〜ＡＮＤ３を備える。
【００２９】
キャパシタＣ１０ａ〜Ｃ１４ａ、Ｃ１０ｂ〜Ｃ１３ｂは、それぞれ一端が共通に端子Ｅ１に接続され、他端がＮｃｈトランジスタＴＲ０ａ〜ＴＲ４ａ、ＴＲ０ｂ〜ＴＲ３ｂをそれぞれ介して端子Ｅ２に接続される。キャパシタＣ１４ｂは、常時、端子Ｅ１−Ｅ２間に接続される。ＮｃｈトランジスタＴＲ０ａ〜ＴＲ３ａは、それぞれＡＮＤ回路ＡＮＤ０〜ＡＮＤ３がＨレベル（１）となる時にオンとされ、Ｌレベル（０）となる時にオフとされる。また、ＮｃｈトランジスタＴＲ４ａは、図１の周波数特性選択信号１８に相当する信号ＢＳがＨレベル（１）となる時にオンとされ、Ｌレベル（０）となる時にオフとされる。さらに、ＮｃｈトランジスタＴＲ０ｂ〜ＴＲ３ｂは、それぞれ図１の周波数特性微調整信号２３に相当する４ビット信号である信号Ｓ０〜Ｓ３がＨレベル（１）となる時にオンとされ、Ｌレベル（０）となる時にオフとされる。ＡＮＤ回路ＡＮＤ０〜ＡＮＤ３は、それぞれ信号Ｓ０〜Ｓ３と信号ＢＳとの論理積を出力する。
【００３０】
以上のように構成される容量可変回路は、信号ＢＳおよび信号Ｓ０〜Ｓ３によって、それぞれのトランジスタがオンオフされ、端子Ｅ１−Ｅ２間の容量値が設定される。図７は、容量可変回路によって設定される容量値を表す図である。図７において、信号ＢＳがＨレベル（１）となる時に帯域Ａ（図２の特性Ｐ１に対応）に対する容量値が選択され、Ｌレベル（０）となる時に帯域Ｂ（図２の特性Ｐ２に対応）に対する容量値が選択される。それぞれの帯域において、バイナリコードである信号Ｓ０〜Ｓ３を設定することで、帯域Ａに対して最小値９．０ｐＦから最大値１９．５ｐＦまで０．７５ｐＦ刻みの２４（＝１６）段階で容量値を設定することができる。また、帯域Ｂに対して最小値４．５ｐＦから最大値１０．１２５ｐＦまで０．３７５ｐＦ刻みの２４（＝１６）段階で容量値を設定することができる。このように信号Ｓ０〜Ｓ３を設定することで、端子Ｅ１−Ｅ２間の容量値が所望の値となるように設定される。
【００３１】
次に、周波数特性調整回路によるｇｍ−Ｃフィルタのチューニング（トリミング）について説明する。図８は、本発明の第１の実施例に係る周波数特性調整回路の構成を示すブロック図である。図８において、周波数特性調整回路１７は、容量制御発振器３１、基準信号発振器３２、カウンタ回路３３、切替制御部３４を備える。周波数特性調整回路１７は、切替制御部３４が出力する周波数特性微調整信号２３に相当する信号Ｓ０〜Ｓ３によって帯域制限フィルタ１６に含まれるキャパシタＣ１〜Ｃ７を調整する。この調整は、受信機の選局動作の開始前に行い、動作時には調整によって定められた信号Ｓ０〜Ｓ３を帯域制限フィルタ１６に与えるものとする。
【００３２】
容量制御発振器３１は、キャパシタＣ１１、Ｃ１２、トランスコンダクタンスアンプＧ１１、Ｇ１２、バッファ回路ＢＵＦを備える。キャパシタＣ１１、Ｃ１２は、それぞれ信号Ｓ０〜Ｓ３によって容量が可変となるように構成される。例えば、信号ＢＳをＬレベルとした図６と同様の回路で構成される。また、キャパシタＣ１１、Ｃ１２は、帯域制限フィルタ１６における容量可変回路中のキャパシタの容量と比例関係にある容量を有する。
【００３３】
トランスコンダクタンスアンプＧ１１は、正相のアンプであり、トランスコンダクタンスアンプＧ１２は、逆相のアンプであり、それぞれ帯域制限フィルタ１６中のトランスコンダクタンスアンプと同等の回路である。一端が接地されるキャパシタＣ１１の他端は、トランスコンダクタンスアンプＧ１１の出力端およびトランスコンダクタンスアンプＧ１２の入力端が接続される。また、一端が接地されるキャパシタＣ１２の他端は、トランスコンダクタンスアンプＧ１２の出力端およびトランスコンダクタンスアンプＧ１１の入力端が接続され、さらにバッファ回路ＢＵＦの入力端が接続される。バッファ回路ＢＵＦの出力端は、カウンタ回路３３に接続される。
【００３４】
このような構成の容量制御発振器３１において、キャパシタＣ１１、トランスコンダクタンスアンプＧ１１、Ｇ１２は、等価的にインダクタを構成してキャパシタＣ１２と共に共振回路を形成する。したがって、容量制御発振器３１は、キャパシタＣ１１、Ｃ１２の容量とトランスコンダクタンスアンプＧ１１、Ｇ１２のコンダクタンスとから定まる発振周波数で発振することとなる。なお、必要に応じて図示されない増幅器などによって負性抵抗分を生成し、発振が安定的になされるものとする。このようにして、容量制御発振器３１は、信号Ｓ０〜Ｓ３によって発振周波数が可変とされる信号をカウンタ回路３３に出力する。
【００３５】
基準信号発振器３２は、水晶発振器等によって基準となるクロック信号を発生し、カウンタ回路３３に供給する。カウンタ回路３３は、基準となるクロック信号を元に、一定周期間、容量制御発振器３１が出力する信号をカウントする。切替制御部３４は、信号Ｓ０〜Ｓ３を変化させていき、カウンタ回路３３のカウント値と予め定めたカウント期待値ＣＮＴとを比較し、一致した場合における信号Ｓ０〜Ｓ３を調整された固定値として定め、帯域制限フィルタ１６に出力する。
【００３６】
すなわち、容量制御発振器３１において構成される切替容量を４ビットとすると、図７に示すような各ビットの組合せにより、容量制御発振器３１の発振周波数は、２４（＝１６）通りとなる。この各々１６通りの発振周波数における一定周期間のカウント数を予め設定されているカウント期待値ＣＮＴと比較することによって定まるビットの組合せを、帯域制限フィルタ１６における容量可変回路に周波数特性微調整用の信号Ｓ０〜Ｓ３として送出し、帯域制限フィルタ１６を所望の帯域に収束させる。
【００３７】
帯域制限フィルタ１６と周波数特性調整回路１７とに含まれるトランジスタやキャパシタの特性は、半導体集積回路装置の製造プロセス等によって同一傾向のばらつきを有する。このため、周波数特性調整回路１７は、このような傾向を有する素子によって発振した発振信号を元に信号Ｓ０〜Ｓ３を決定し、帯域制限フィルタ１６に含まれるキャパシタＣ１〜Ｃ７の容量値を信号Ｓ０〜Ｓ３によって微調整するように制御する。このような制御によって、帯域制限フィルタ１６の素子等にばらつきがあっても帯域制限フィルタ１６の周波数特性を所望の特性に精度良く合わせることが可能となる。
【実施例２】
【００３８】
図９は、本発明の第２の実施例に係る容量可変回路の回路図である。第１の実施例と同様、容量可変回路は、図４におけるキャパシタＣ１〜Ｃ７のそれぞれを端子Ｅ１−Ｅ２間の容量として実現させる。図９において、容量可変回路は、キャパシタＣ１０ｃ〜Ｃ１６ｃ、ＮｃｈトランジスタＴＲ０ｃ〜ＴＲ５ｃ、抵抗Ｒ１０ｃ〜Ｒ１５ｃ、Ｒ２０ｃ〜Ｒ２５ｃを備える。
【００３９】
キャパシタＣ１０ｃ〜Ｃ１５ｃは、それぞれ一端が共通に端子Ｅ１に接続され、他端がＮｃｈトランジスタＴＲ０ｃ〜ＴＲ５ｃをそれぞれ介して端子Ｅ２に接続される。キャパシタＣ１６ｃは、常時、端子Ｅ１−Ｅ２間に接続される。ＮｃｈトランジスタＴＲ０ｃ〜ＴＲ５ｃは、それぞれ周波数特性微調整用の信号Ｓ０〜Ｓ４がＨレベル（１）となる時にオンとされ、Ｌレベル（０）となる時にオフとされる。また、ＮｃｈトランジスタＴＲ１５ｃは、図１の周波数特性選択信号１８に相当する信号ＢＳがＨレベル（１）となる時にオンとされ、Ｌレベル（０）となる時にオフとされる。
【００４０】
以上のように構成される容量可変回路は、信号ＢＳおよび信号Ｓ０〜Ｓ４によって、端子Ｅ１−Ｅ２間の容量値が設定される。図１０は、容量可変回路によって設定される容量値を表す図である。図１０において、信号ＢＳがＨレベル（１）となる時に帯域Ａ（図２の特性Ｐ１に対応）に対する容量値が選択され、Ｌレベル（０）となる時に帯域Ｂ（図２の特性Ｐ２に対応）に対する容量値が選択される。帯域Ａにおいて、バイナリコードである信号Ｓ０〜Ｓ４を設定することで、最小値９．０ｐＦから最大値２０．６２５ｐＦまで０．３７５ｐＦ刻みの３２段階で容量値を設定することができる。また、帯域Ｂに対しては、信号Ｓ４をＬレベル（０）に固定し、バイナリコードである信号Ｓ０〜Ｓ３を設定することで、最小値４．５ｐＦから最大値１０．１２５ｐＦまで０．３７５ｐＦ刻みの１６段階で容量値を設定することができる。このように信号Ｓ０〜Ｓ４を設定することで、端子Ｅ１−Ｅ２間の容量値が設定される。
【００４１】
図１０において、帯域Ａの選択時には、３２通りの分割容量値となるが、帯域Ａ選択時の容量値は、図７に示す帯域Ａ選択時の容量値に対して、中央値、最小値、最大値とも同一となる。また、帯域Ｂ時は、全く同一である。したがって、第２実施例における容量可変回路は、第１実施例における容量可変回路と同様に機能する。
【００４２】
また、図９に示すように、キャパシタの総容量値は、第１の実施例とほぼ同一である。一方、図６のＡＮＤ回路ＡＮＤ０〜ＡＮＤ３は不要となる。したがって、第１の実施例の容量可変回路に比べて、より集積回路装置におけるダウンサイズが可能である。
【００４３】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に係る受信機の構成を示すブロック図である。
【図２】ＩＦ用のフィルタ特性を示す図である。
【図３】帯域制限フィルタにおける等価回路である。
【図４】ｇｍ−Ｃフィルタによって構成したフィルタの回路図である。
【図５】トランスコンダクタンスアンプの構成例を表す回路図である。
【図６】本発明の第１の実施例に係る容量可変回路の回路図である。
【図７】本発明の第１の実施例に係る容量可変回路によって設定される容量値を表す図である。
【図８】本発明の第１の実施例に係る周波数特性調整回路の構成を示すブロック図である。
【図９】本発明の第２の実施例に係る容量可変回路の回路図である。
【図１０】本発明の第２の実施例に係る容量可変回路によって設定される容量値を表す図である。
【符号の説明】
【００４５】
１０  ＲＦ信号
１１  利得可変アンプ
１２  高周波アンプ
１３  電圧制御発振器（ＶＣＯ）
１４  アンプ
１５  周波数変換器（ＭＩＸ）
１６  帯域制限フィルタ
１７  周波数特性調整回路
１８  周波数特性選択信号
１９  中間周波数アンプ
２０  ＡＤ変換器
２１  ストリーム信号生成部
２２  ストリーム信号
２３  周波数特性微調整信号
３１  容量制御発振器
３２  基準信号発振器
３３  カウンタ回路
３４  切替制御部
ＡＮＤ０〜ＡＮＤ３  ＡＮＤ回路
ＢＵＦ  バッファ回路
ＢＳ、Ｓ０〜Ｓ４  信号
Ｃ１〜Ｃ７、Ｃ１１、Ｃ１２、Ｃ１０ａ〜Ｃ１４ａ、Ｃ１０ｂ〜Ｃ１４ｂ、Ｃ１０ｃ〜Ｃ１６ｃ  キャパシタ
ＣＭＦＢ  コモンモードフィードバック回路
Ｅ１、Ｅ２  端子
Ｇ１〜Ｇ８、Ｇ１１、Ｇ１２  トランスコンダクタンスアンプ
ＩＮ  入力端
Ｉｓ  電流源
Ｌ１、Ｌ２  インダクタ
ＮＭ１、ＮＭ２、ＴＲ０ａ〜ＴＲ４ａ、ＴＲ０ｂ〜ＴＲ３ｂ、ＴＲ０ｃ〜ＴＲ５ｃ  Ｎｃｈトランジスタ
ＯＵＴ  出力端
ＰＭ１、ＰＭ２  Ｐｃｈトランジスタ
Ｒ１０ａ〜Ｒ１４ａ、Ｒ１０ｂ〜Ｒ１３ｂ、Ｒ２０ａ〜Ｒ２４ａ、Ｒ２０ｂ〜Ｒ２３ｂ、１０ｃ〜Ｒ１５ｃ、Ｒ２０ｃ〜Ｒ２５ｃ  抵抗
ＶＤＤ  電源
Ｖｉｎ＋  正相入力
Ｖｉｎ−  逆相入力
Ｖｏｕｔ＋  正相出力
Ｖｏｕｔ−  逆相出力
【図１】
2008085454.tif 000003
【図２】
2008085454.tif 000004
【図３】
2008085454.tif 000005
【図４】
2008085454.tif 000006
【図５】
2008085454.tif 000007
【図６】
2008085454.tif 000008
【図７】
2008085454.tif 000009
【図８】
2008085454.tif 000010
【図９】
2008085454.tif 000011
【図１０】
2008085454.tif 000012