(57)【要約】【課題】多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止する光電変換装置を提供する。【解決手段】本発明に係る光電変換装置は、光を電流に変換する受光素子１０１と、受光素子１０１により変換された電流を電圧に変換する、ゲイン可変の第１増幅部１０２と、第１増幅部１０２により変換された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第１クリップ回路１１７と、第１増幅部１０２により変換された電圧を増幅する、ゲイン可変の第２増幅部１０３と、第２増幅部１０３により増幅された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第２クリップ回路１２７とを備える。【選択図】図１
2008277915.tif 000002
【特許請求の範囲】
【請求項１】
光を電流に変換する受光素子と、
前記受光素子により変換された電流を電圧に変換する、ゲイン可変の第１増幅手段と、
前記第１増幅手段により変換された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第１クリップ手段と、
前記第１増幅手段により変換された電圧を増幅する、ゲイン可変の第２増幅手段と、
前記第２増幅手段により増幅された電圧の電圧値を第２の範囲外にならないようにクリップする第２クリップ手段とを備える
ことを特徴とする光電変換装置。
【請求項２】
前記第２増幅手段は、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記第１増幅手段により変換された電圧が印加される第２増幅回路と、
前記第２増幅回路の前記反転入力端子と、前記第２増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第２帰還抵抗と、
前記複数の第２帰還抵抗のうちいずれか１以上を選択的に動作状態とする第２スイッチとを備え、
前記第２増幅回路は、
前記非反転入力端子の電圧と、前記反転入力端子の電圧との差分を増幅する第２差動増幅部と、
前記第２差動増幅部により増幅された電圧を前記出力端子に出力する第２出力部とを備え、
前記第２クリップ手段は、
前記第２差動増幅部の出力にエミッタが接続され、ベースに第２基準電圧が印加され、コレクタがＧＮＤに接続される第２トランジスタを備える
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記第２増幅手段は、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記第１増幅手段により変換された電圧が印加される第２増幅回路と、
前記第２増幅回路の前記反転入力端子と、前記第２増幅回路の前記出力端子との間に接続される第２帰還抵抗と、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記第１増幅手段により変換された電圧が印加される第３増幅回路と、
前記第３増幅回路の前記反転入力端子と、前記第３増幅回路の前記出力端子との間に接続され、前記第２帰還抵抗と抵抗値が異なる第３帰還抵抗と、
前記第２増幅回路又は前記第３増幅回路を選択的に動作状態とする第２スイッチとを備え、
前記第２増幅回路は、
前記第２増幅回路の前記非反転入力端子の電圧と、前記第２増幅回路の前記反転入力端子の電圧との差分を増幅する第２差動増幅部と、
前記第２差動増幅部により増幅された電圧を前記第２増幅回路の前記出力端子に出力する第２出力部とを備え、
前記第３増幅回路は、
前記第３増幅回路の前記非反転入力端子の電圧と、前記第３増幅回路の前記反転入力端子の電圧との差分を増幅する第３差動増幅部と、
前記第３差動増幅部により増幅された電圧を前記第３増幅回路の前記出力端子に出力する第３出力部とを備え、
前記第２クリップ手段は、
前記第２差動増幅部の出力にエミッタが接続され、ベースに第２基準電圧が印加され、コレクタがＧＮＤに接続される第２トランジスタと、
前記第３差動増幅部の出力にエミッタが接続され、ベースに前記第２基準電圧が印加され、コレクタがＧＮＤに接続される第３トランジスタとを備える
ことを特徴とする請求項１記載の光電変換装置。
【請求項４】
前記第１増幅手段は、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記受光素子が接続される第１増幅回路と、
前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、
前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とする第１スイッチとを備え、
前記第１増幅回路は、
前記第１増幅回路の前記非反転入力端子の電圧と、前記第１増幅回路の前記反転入力端子の電圧との差分を増幅する第１差動増幅部と、
前記第１差動増幅部により増幅された電圧を前記第１増幅回路の前記出力端子に出力する第１出力部とを備え、
前記第１クリップ手段は、
前記第１差動増幅部の出力にエミッタが接続され、ベースに第１基準電圧が印加され、コレクタがＧＮＤに接続される第１トランジスタを備える
ことを特徴とする請求項１、２又は３記載の光電変換装置。
【請求項５】
前記第１増幅手段は、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子に前記受光素子が接続される第１増幅回路と、
前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、
前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とするスイッチとを備え、
前記第１クリップ手段は、
前記受光素子にコレクタ及びエミッタの一方が接続され、前記第１増幅回路の出力端子にコレクタ及びエミッタの他方が接続され、ベースに第１基準電圧が印加される第１トランジスタを備える
ことを特徴とする請求項１、２又は３記載の光電変換装置。
【請求項６】
光を電流に変換する受光素子と、
前記受光素子により変換された電流を電圧に変換する、ゲイン可変の第１増幅手段と、
前記第１増幅回路により変換された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第１クリップ手段と、
前記第１増幅手段により変換された電圧を増幅する、ゲイン可変の第２増幅手段と、
前記第１増幅手段及び前記第２増幅手段のゲインを切り替えるゲイン切り替え手段と、
前記ゲイン切り替え手段による前記第２増幅手段のゲインの切り替えに応じて、前記第１の電圧範囲を変更する電圧制御手段とを備える
ことを特徴とする光電変換装置。
【請求項７】
前記第２増幅手段は、第１ゲイン、又は前記第１ゲインより大きい第２ゲインで、前記第１増幅手段により変換された電圧を増幅し、
前記電圧制御手段は、前記第２増幅手段が前記第１ゲインで増幅する場合には、前記第１の電圧範囲が広くし、前記第２増幅手段が前記第２ゲインで増幅する場合には、前記第１の電圧範囲を狭くする
ことを特徴とする請求項６記載の光電変換装置。
【請求項８】
前記第１増幅手段は、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記受光素子が接続される第１増幅回路と、
前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、
前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とするスイッチとを備え、
前記第１増幅回路は、
前記第１増幅回路の前記非反転入力端子の電圧と、前記第１増幅回路の前記反転入力端子の電圧との差分を増幅する第１差動増幅部と、
前記第１差動増幅部により増幅された電圧を前記第１増幅回路の前記出力端子に出力する第１出力部とを備え、
前記第１クリップ手段は、
前記第１差動増幅部の出力にエミッタが接続され、ベースに第１基準電圧が印加され、コレクタがＧＮＤに接続される第１トランジスタを備え、
前記電圧制御手段は、前記ゲイン切り替え手段による前記第２増幅手段のゲインの切り替えに応じて、前記第１基準電圧を変更する
ことを特徴とする請求項６又は７記載の光電変換装置。
【請求項９】
前記第１増幅手段は、
反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子に前記受光素子が接続される第１増幅回路と、
前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、
前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とするスイッチとを備え、
前記第１クリップ手段は、
前記受光素子にコレクタ及びエミッタの一方が接続され、前記第１増幅回路の出力端子にコレクタ及びエミッタの他方が接続され、ベースに第１基準電圧が印加される第１トランジスタを備え、
前記電圧制御手段は、前記ゲイン切り替え手段による前記第２増幅手段のゲインの切り替えに応じて、前記第１基準電圧を変更する
ことを特徴とする請求項６又は７記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関し、特に、受光素子により変換された電流を増幅する複数段のゲイン可変の増幅部を備える光電変換装置に関する。
【背景技術】
【０００２】
高密度及び大容量の記憶メディアとして、ＣＤ−Ｒ、ＣＤ±ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ±ＲＷ、ＤＶＤ−ＲＡＭ、及びＢｌｕ−ｒａｙなどの光ディスクが用いられている。光ディスクへのデータの書き込み、及び光ディスクに記憶されるデータを再生する記録再生装置には、光ディスクからの光信号を電気信号に変換するために光ピックアップ用の受光アンプ素子（以下、ＰＤＩＣ（Ｐｈｏｔｏ  Ｄｅｔｅｃｔｏｒ  ＩＣ）と記載する。）が用いられている。ＰＤＩＣは、光信号を電気信号に変換する受光素子と、受光素子からの光電流を電圧に変換する増幅部とを備える。
【０００３】
また、ＰＤＩＣでは、光ディスクへの書き込み時には、瞬時反射光と呼ばれるパルス波形光が、受光素子に入射される。これにより、ＰＤＩＣでは、瞬時的に増幅部が飽和するという問題がある。これに対して、増幅部に含まれるトランジスタの飽和電圧に到達するまえに、増幅部内の電圧に制限をかける方法が知られている（例えば、特許文献１参照）。
【０００４】
図１２は、特許文献１記載の光電変換装置であるＰＤＩＣの構成を示す図である。図１２に示す従来の光電変換装置７００は、受光素子７０１と、増幅部７０２と、トランジスタ７３０及び７３７と、基準電圧回路７４０とを備える。
【０００５】
受光素子７０１は、受光した光を電流に変換する光電変換素子である。
増幅部７０２は、受光素子７０１により変換された電流を電圧に変換し端子Ｖｏｕｔに出力する。増幅部７０２は、増幅回路７１０と、帰還回路７１１とを備える。増幅回路７１０は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路である。増幅回路７１０の反転入力端子は、受光素子７０１に接続され、非反転入力端子は端子Ｖｒｅｆ１１に接続され、出力端子は端子Ｖｏｕｔに接続される。端子Ｖｒｅｆ１１には、所定の基準電圧が印加される。
【０００６】
帰還回路７１１は、並列に接続された抵抗と容量とを含む。帰還回路７１１は、増幅回路７１０の出力端子と反転入力端子との間に並列に接続される。すなわち、帰還回路７１１により帰還ループが形成される。
【０００７】
増幅回路７１０は、トランジスタ７３１、７３２、７３３、７３４及び７３６と、電流源７３８及び７３９とを備える。
【０００８】
基準電圧回路７４０は、所定の電圧値の基準電圧を生成する。
トランジスタ７３０は、ノードＶ１２の電圧の上昇を抑制するクリップ回路である。トランジスタ７３０のベースは基準電圧回路７４０により生成された基準電圧が印加され、エミッタはノードＶ２に接続され、コレクタはＧＮＤに接続される。トランジスタ７３０は、ノードＶ１２の電圧を基準電圧回路７４０により出力された基準電圧と、トランジスタ７３０のベース・エミッタ間電圧との和となる電圧にクリップする。
【０００９】
トランジスタ７３７は、受光素子７０１のカソードの電圧の上昇を抑制するクリップ回路である。トランジスタ７３７のベースは端子Ｖｒｅｆ１０に接続される。トランジスタ７３７は、受光素子７０１のカソードの電圧と電源Ｖｃｃとの差分が、ベースに印加される基準電圧とトランジスタ７３７のベース・エミッタ間電圧ＶＢＥとの和以下の電圧になるように、受光素子７０１のカソードの電圧をクリップする。
【００１０】
以上の構成により、エミッタフォロア出力回路を構成するトランジスタ７３６のベースであるノードＶ１２に、クリップ回路を接続することで、ノードＶ１２の電圧を、基準電圧回路７４０により出力される基準電圧と、トランジスタ７３０のベース・エミッタ間電圧との和となる電圧でクリップする。これにより、能動負荷の出力となるトランジスタ７３１の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置７００の応答特性劣化を防止できる。
【００１１】
一方、光ディスクに信号を書き込む記録モードと、光ディスクに書かれた信号を読み込む再生モードとにおいて、増幅部のゲインを切り替えるＰＤＩＣが知られている。また、多種の光ディスクに対応した記録再生装置のＰＤＩＣでは、ＣＤ及びＤＶＤ等の各光メディアの種別に応じて、ゲインの切替えが行われる。
【００１２】
例えば、増幅部のゲインを切り替える方法として、増幅部が複数の変換抵抗を備え、各メディアの使用時ごとに変換抵抗を切り替える方法が用いられている。
【００１３】
また、昨今、ＤＶＤの２層ディスクなど、光ディスクメディアの多様化、及び記録再生の高速化に伴い、受光素子に入射される光量の範囲が広くなっている。これにより、ＰＤＩＣには多数のゲインを切り替える機能が要望されている。しかしながら、ゲインの設定数を多くするには、変換抵抗と、周波数特性の調整用として変換抵抗に並列に挿入される帰還容量とが多数必要になる。これにより、ＰＤＩＣの回路規模が増加してしまう。また、増幅部の周波数特性、安定度及び応答特性を最適化することが困難になる。
【００１４】
これに対して、ゲイン切り替え可能な増幅部を複数段備えるＰＤＩＣが知られている（例えば、特許文献２参照。）。
【００１５】
図１３は、特許文献２記載の光電変換装置の構成を示す図である。図１３に示す光電変換装置８００は、受光素子８０１と、第１増幅部８０２と、第２増幅部８０３と、第３増幅部８０４と、スイッチ制御回路８０５とを備える。
【００１６】
第１増幅部８０２は、受光素子８０１により光電変換された電流を増幅し電圧を出力する。第２増幅部８０３は、第１増幅部８０２により出力された電圧を増幅する。第３増幅部８０４は、第２増幅部８０３により増幅された電圧を増幅する。第１増幅部８０２、第２増幅部８０３及び第３増幅部８０４は、それぞれ３つのゲインに切り替え可能である。
【００１７】
第１増幅部８０２は、第１増幅回路８１０と、帰還回路８１１、８１２及び８１３と、スイッチ８１４及び８１５とを備える。
【００１８】
第１増幅回路８１０は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路である。第１増幅回路８１０の反転入力端子は、受光素子８０１に接続され、非反転入力端子はスイッチ８１５を介して端子Ｖｒｅｆ１２に接続さる。端子Ｖｒｅｆ１２には、所定の基準電圧が印加される。
【００１９】
帰還回路８１１、８１２及び８１３は、並列に接続された抵抗と容量とを含む。帰還回路８１１、８１２及び８１３は、スイッチ８１４を介して、第１増幅回路８１０の出力端子と反転入力端子との間に並列に接続される。すなわち、帰還回路８１１、８１２及び８１３のいずれかにより帰還ループが形成される。帰還回路８１１、８１２及び８１３に含まれる抵抗は、それぞれ抵抗値が異なる。
【００２０】
第２増幅部８０３は、第２増幅回路８２０、８２１及び８２２と、スイッチ８２３とを備える。第２増幅回路８２０、８２１及び８２２は、それぞれゲインが異なる。スイッチ８２３は、第２増幅回路８２０、８２１及び８２２のうちいずれにより、第１増幅部８０２により出力される電圧を増幅するかを切り替える。
【００２１】
第３増幅部８０４は、第３増幅回路８３０、８３１及び８３２と、スイッチ８３３とを備える。第３増幅回路８３０、８３１及び８３２は、それぞれゲインが異なる。スイッチ８３３は、第３増幅回路８３０、８３１及び８３２のうちいずれにより、第２増幅部８０３により増幅された電圧を増幅するかを切り替える。
【００２２】
スイッチ制御回路８０５は、スイッチ８１４、８１５、８２３及び８３３を切り替えることで、光電変換装置８００のゲインを切り替える。
【００２３】
以上の構成により、従来の光電変換装置８００は、それぞれ３種類のゲインに切り替え可能な３段の増幅部を備えることにより、２７種類のゲインを切り替えることができる。よって、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。
【００２４】
さらに、光電変換装置８００の第１増幅部８０２に、上述した光電変換装置７００の構成を用いることで、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、かつ書き込み時における大光量入射による応答特性劣化を防止することができる。
【特許文献１】特開２００５−２６８９６０号公報
【特許文献２】特開２００５−３０３６８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、光電変換装置８００の第１増幅部８０２に、上述した光電変換装置７００の構成を用いた光電変換装置は、第１増幅部８０２でクリップされた電圧が後段の第２増幅部８０３で増幅されるため、第２増幅部８０３のゲインを切り替えると、光電変換装置から出力される信号の電圧範囲が変わってしまう。
【００２６】
ここで、ＰＤＩＣを備える記録再生装置の構成としては、ＰＤＩＣの後段にフロントエンドプロセッサー（以後、ＦＥＰと記載する。）が接続される。ＰＤＩＣの出力信号が、後段のＦＥＰの入力ダイナミックレンジを超えると、ＦＥＰが飽和するため、ＦＥＰの応答特性が劣化する。すなわち、ゲインの切り替えにより光電変換装置の出力信号の振幅が増幅され、光電変換装置の出力信号が後段の回路（ＦＥＰ等）の入力ダイナミックレンジを超えた場合に、後段の回路（ＦＥＰ等）の応答特性が劣化するという問題がある。
【００２７】
そこで、本発明は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止する光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記目的を達成するために、本発明に係る光電変換装置は、光を電流に変換する受光素子と、前記受光素子により変換された電流を電圧に変換する、ゲイン可変の第１増幅手段と、前記第１増幅手段により変換された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第１クリップ手段と、前記第１増幅手段により変換された電圧を増幅する、ゲイン可変の第２増幅手段と、前記第２増幅手段により増幅された電圧の電圧値を第２の範囲外にならないようにクリップする第２クリップ手段とを備える。
【００２９】
この構成によれば、第１クリップ手段は、第１増幅手段の出力電圧を、第１の電圧範囲にクリップする。これにより、第１増幅手段の飽和を阻止でき、トランジスタ飽和による第１増幅手段の応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置の応答特性劣化を防止できる。
【００３０】
さらに、本発明に係る光電変換装置は、受光素子からの電流を増幅する第１増幅手段と、第１増幅手段により増幅された電圧を増幅する第２増幅手段とを備える。また、第１増幅手段及び第２増幅手段は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明に係る光電変換装置は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、増幅部の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【００３１】
さらに、第２クリップ手段は、第２増幅手段の出力電圧を、第２の電圧範囲にクリップする。すなわち、第１クリップ手段によりクリップされた電圧は、再度と第２クリップ手段によりクリップされる。これにより、第２増幅手段のゲイン設定に関わらず任意のクリップ電圧でクリップすることができる。よって、第２クリップ手段のクリップ電圧（第２の電圧範囲）を光電変換装置の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【００３２】
すなわち、本発明に係る光電変換装置は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【００３３】
また、前記第２増幅手段は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記第１増幅手段により変換された電圧が印加される第２増幅回路と、前記第２増幅回路の前記反転入力端子と、前記第２増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第２帰還抵抗と、前記複数の第２帰還抵抗のうちいずれか１以上を選択的に動作状態とする第２スイッチとを備え、前記第２増幅回路は、前記非反転入力端子の電圧と、前記反転入力端子の電圧との差分を増幅する第２差動増幅部と、前記第２差動増幅部により増幅された電圧を前記出力端子に出力する第２出力部とを備え、前記第２クリップ手段は、前記第２差動増幅部の出力にエミッタが接続され、ベースに第２基準電圧が印加され、コレクタがＧＮＤに接続される第２トランジスタを備えてもよい。
【００３４】
この構成によれば、第２増幅手段において、第２増幅回路の出力に第２のクリップ手段を接続することで、第２増幅回路の出力電圧を、第２基準電圧と第２トランジスタのベース・エミッタ間電圧との和となる電圧にクリップする。これにより、第２増幅手段のゲイン設定に関わらず第２増幅手段の出力電圧を任意のクリップ電圧でクリップすることができる。よって、第２増幅手段におけるクリップ電圧を光電変換装置の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。また、第２基準電圧を変更することにより任意のクリップ電圧（第２の電圧範囲）を容易に設定することができる。
【００３５】
また、前記第２増幅手段は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記第１増幅手段により変換された電圧が印加される第２増幅回路と、前記第２増幅回路の前記反転入力端子と、前記第２増幅回路の前記出力端子との間に接続される第２帰還抵抗と、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記第１増幅手段により変換された電圧が印加される第３増幅回路と、前記第３増幅回路の前記反転入力端子と、前記第３増幅回路の前記出力端子との間に接続され、前記第２帰還抵抗と抵抗値が異なる第３帰還抵抗と、前記第２増幅回路又は前記第３増幅回路を選択的に動作状態とする第２スイッチとを備え、前記第２増幅回路は、前記第２増幅回路の前記非反転入力端子の電圧と、前記第２増幅回路の前記反転入力端子の電圧との差分を増幅する第２差動増幅部と、前記第２差動増幅部により増幅された電圧を前記第２増幅回路の前記出力端子に出力する第２出力部とを備え、前記第３増幅回路は、前記第３増幅回路の前記非反転入力端子の電圧と、前記第３増幅回路の前記反転入力端子の電圧との差分を増幅する第３差動増幅部と、前記第３差動増幅部により増幅された電圧を前記第３増幅回路の前記出力端子に出力する第３出力部とを備え、前記第２クリップ手段は、前記第２差動増幅部の出力にエミッタが接続され、ベースに第２基準電圧が印加され、コレクタがＧＮＤに接続される第２トランジスタと、前記第３差動増幅部の出力にエミッタが接続され、ベースに前記第２基準電圧が印加され、コレクタがＧＮＤに接続される第３トランジスタとを備えてもよい。
【００３６】
この構成によれば、第２増幅手段において、第２増幅回路の出力に第２トランジスタを接続し、第３増幅回路の出力に第３トランジスタを接続することで、第２増幅回路及び第３増幅回路の出力電圧を、第２基準電圧と第２トランジスタ又は第３トランジスタのベース・エミッタ間電圧との和となる電圧にクリップする。これにより、第２増幅手段のゲイン設定に関わらず第２増幅手段の出力電圧を任意のクリップ電圧でクリップすることができる。よって、第２増幅手段におけるクリップ電圧を光電変換装置の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。また、第２基準電圧を変更することにより任意のクリップ電圧（第２の電圧範囲）を容易に設定することができる。
【００３７】
また、前記第１増幅手段は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記受光素子が接続される第１増幅回路と、前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とする第１スイッチとを備え、前記第１増幅回路は、前記第１増幅回路の前記非反転入力端子の電圧と、前記第１増幅回路の前記反転入力端子の電圧との差分を増幅する第１差動増幅部と、前記第１差動増幅部により増幅された電圧を前記第１増幅回路の前記出力端子に出力する第１出力部とを備え、前記第１クリップ手段は、前記第１差動増幅部の出力にエミッタが接続され、ベースに第１基準電圧が印加され、コレクタがＧＮＤに接続される第１トランジスタを備えてもよい。
【００３８】
この構成によれば、第１増幅手段において、第１増幅回路の出力にクリップ回路を接続することで、第１増幅回路の出力電圧を、第１基準電圧と第１トランジスタのベース・エミッタ間電圧との和となる電圧にクリップする。これにより、第１増幅回路の飽和を阻止でき、トランジスタ飽和による第１増幅手段の応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置の応答特性劣化を防止できる。また、第１基準電圧を変更することにより任意のクリップ電圧（第１の電圧範囲）を容易に設定することができる。
【００３９】
また、前記第１増幅手段は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子に前記受光素子が接続される第１増幅回路と、前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とするスイッチとを備え、前記第１クリップ手段は、前記受光素子にコレクタ及びエミッタの一方が接続され、前記第１増幅回路の出力端子にコレクタ及びエミッタの他方が接続され、ベースに第１基準電圧が印加される第１トランジスタを備えてもよい。
【００４０】
この構成によれば、第１トランジスタは、第１増幅手段の出力電圧と第１増幅回路の反転入力端子との電圧の差分が、第１基準電圧と第１トランジスタのベース・エミッタ間電圧との和となる電圧以下にクリップする。これにより、第１増幅手段の飽和を阻止でき、トランジスタ飽和による第１増幅手段の応答特性の劣化（遅延）を防止することができる。よって、書き込み時における大光量入射に対して、光電変換装置の応答特性劣化を防止できる。また、第１基準電圧を変更することにより任意のクリップ電圧（第１の電圧範囲）を容易に設定することができる。
【００４１】
また、光を電流に変換する受光素子と、前記受光素子により変換された電流を電圧に変換する、ゲイン可変の第１増幅手段と、前記第１増幅回路により変換された電圧の電圧値を第１の電圧範囲外にならないようにクリップする第１クリップ手段と、前記第１増幅手段により変換された電圧を増幅する、ゲイン可変の第２増幅手段と、前記第１増幅手段及び前記第２増幅手段のゲインを切り替えるゲイン切り替え手段と、前記ゲイン切り替え手段による前記第２増幅手段のゲインの切り替えに応じて、前記第１の電圧範囲を変更する電圧制御手段とを備えてもよい。
【００４２】
この構成によれば、電圧制御手段は、第２増幅手段のゲインに応じて、第１クリップ手段のクリップ電圧（第１の電圧範囲）を変更する。これにより、第２増幅手段のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。すなわち、本発明に係る光電変換装置は、第２増幅手段のゲインが切り替わった場合の、出力ダイナミックレンジ（出力信号の振幅）の変動を低減することができる。よって、第２増幅手段のゲインが切り替わった場合の光電変換装置の出力ダイナミックレンジを、光電変換装置の後段に接続される回路の入力ダイナミックレンジ内に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【００４３】
さらに、第１クリップ手段は、第１増幅手段の出力電圧を、第１の電圧範囲にクリップする。これにより、第１増幅手段の飽和を阻止でき、トランジスタ飽和による第１増幅手段の応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置の応答特性劣化を防止できる。
【００４４】
さらに、本発明に係る光電変換装置は、受光素子からの電流を増幅する第１増幅手段と、第１増幅手段により増幅された電圧を増幅する第２増幅手段とを備える。また、第１増幅手段及び第２増幅手段は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明に係る光電変換装置は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、増幅部の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【００４５】
すなわち、本発明に係る光電変換装置は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【００４６】
また、前記第２増幅手段は、第１ゲイン、又は前記第１ゲインより大きい第２ゲインで、前記第１増幅手段により変換された電圧を増幅し、前記電圧制御手段は、前記第２増幅手段が前記第１ゲインで増幅する場合には、前記第１の電圧範囲が広くし、前記第２増幅手段が前記第２ゲインで増幅する場合には、前記第１の電圧範囲を狭くしてもよい。
【００４７】
この構成によれば、第２増幅手段のゲインが大きい場合には、第１クリップ手段のクリップ電圧（第１の電圧範囲）を小さくし、第２増幅手段のゲインが小さい場合には、第１クリップ手段のクリップ電圧（第１の電圧範囲）を大きくする。これにより、第２増幅手段のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。すなわち、本発明に係る光電変換装置は、第２増幅手段のゲインが切り替わった場合の、出力ダイナミックレンジの変動を低減することができる。よって、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【００４８】
また、前記第１増幅手段は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子又は該非反転入力端子に前記受光素子が接続される第１増幅回路と、前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とするスイッチとを備え、前記第１増幅回路は、前記第１増幅回路の前記非反転入力端子の電圧と、前記第１増幅回路の前記反転入力端子の電圧との差分を増幅する第１差動増幅部と、前記第１差動増幅部により増幅された電圧を前記第１増幅回路の前記出力端子に出力する第１出力部とを備え、前記第１クリップ手段は、前記第１差動増幅部の出力にエミッタが接続され、ベースに第１基準電圧が印加され、コレクタがＧＮＤに接続される第１トランジスタを備え、前記電圧制御手段は、前記ゲイン切り替え手段による前記第２増幅手段のゲインの切り替えに応じて、前記第１基準電圧を変更してもよい。
【００４９】
この構成によれば、第１増幅手段において、第１増幅回路の出力にクリップ回路を接続することで、第１増幅回路の出力電圧を、第１基準電圧と第１トランジスタのベース・エミッタ間電圧との和となる電圧以下にクリップする。これにより、第１増幅回路の飽和を阻止でき、トランジスタ飽和による第１増幅手段の応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置の応答特性劣化を防止できる。また、電圧制御手段は、第１基準電圧を変更することによりクリップ電圧（第１の電圧範囲）を容易に変更することができる。
【００５０】
また、前記第１増幅手段は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路であり、該反転入力端子に前記受光素子が接続される第１増幅回路と、前記第１増幅回路の前記反転入力端子と、前記第１増幅回路の前記出力端子との間に接続され、それぞれ抵抗値の異なる複数の第１帰還抵抗と、前記複数の第１帰還抵抗のうちいずれか１以上を選択的に動作状態とするスイッチとを備え、前記第１クリップ手段は、前記受光素子にコレクタ及びエミッタの一方が接続され、前記第１増幅回路の出力端子にコレクタ及びエミッタの他方が接続され、ベースに第１基準電圧が印加される第１トランジスタを備え、前記電圧制御手段は、前記ゲイン切り替え手段による前記第２増幅手段のゲインの切り替えに応じて、前記第１基準電圧を変更してもよい。
【００５１】
この構成によれば、第１トランジスタは、第１増幅手段の出力電圧と第１増幅回路の反転入力端子との電圧の差分が、第１基準電圧と第１トランジスタのベース・エミッタ間電圧との和となる電圧以下にクリップする。これにより、第１増幅手段の飽和を阻止でき、トランジスタ飽和による第１増幅手段の応答特性の劣化（遅延）を防止することができる。よって、書き込み時における大光量入射に対して、光電変換装置の応答特性劣化を防止できる。また、電圧制御手段は、第１基準電圧を変更することによりクリップ電圧（第１の電圧範囲）を容易に変更することができる。
【発明の効果】
【００５２】
本発明は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止する光電変換装置を提供することができる。
【発明を実施するための最良の形態】
【００５３】
以下、本発明に係る光電変換装置の実施の形態について、図面を参照しながら詳細に説明する。
【００５４】
（実施の形態１）
本発明の実施の形態１に係る光電変換装置は、ゲイン切り替え可能な２段の増幅部を備え、第１増幅部及び第２増幅部がそれぞれクリップ回路を備える。２段目の増幅部がクリップ回路を備えることにより、ゲインの切り替えによる光電変換装置の出力ダイナミックレンジの変動を抑制することができる。よって、後段の回路の飽和を防止することができる。
【００５５】
まず、本発明の実施の形態１に係る光電変換装置の構成を説明する。
図１は、本発明の実施の形態１に係る光電変換装置１００の構成を示す回路図である。
【００５６】
図１に示す光電変換装置１００は、光を電気信号に変換し、端子Ｖｏｕｔに出力する。光電変換装置１００は、受光素子１０１と、第１増幅部１０２と、第２増幅部１０３と、スイッチ制御回路１０４とを備える。
【００５７】
受光素子１０１は、受光した光を電流に変換する光電変換素子である。受光素子１０１のアノードはＧＮＤに接続され、カソードは第１増幅部１０２の入力端に接続される。
【００５８】
第１増幅部１０２は、受光素子１０１により変換された電流を電圧に変換しノードＶ１に出力する。また、第１増幅部１０２は、ゲイン可変である。第１増幅部１０２は、第１増幅回路１１０と、複数の帰還回路１１１ａ、１１１ｂ及び１１１ｃと、スイッチ１１２と、複数の抵抗１１３ａ、１１３ｂ及び１１３ｃと、スイッチ１１４とを備える。なお、複数の帰還回路１１１ａ、１１１ｂ及び１１１ｃを特に区別しない場合には、帰還回路１１１と記す。また、複数の抵抗１１３ａ、１１３ｂ及び１１３ｃを特に区別しない場合には、抵抗１１３と記す。
【００５９】
第１増幅回路１１０は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路である。第１増幅回路１１０の反転入力端子は、受光素子１０１のカソードに接続され、非反転入力端子は抵抗１１３及びスイッチ１１４を介して端子Ｖｒｅｆ２に接続され、出力端子はノードＶ１に接続される。また、第１増幅回路１１０は、クリップ回路１１７を備える。
【００６０】
帰還回路１１１は、並列に接続された抵抗と容量とを含む。複数の帰還回路１１１は、スイッチ１１２を介して、第１増幅回路１１０の出力端子と反転入力端子との間に並列に接続される。すなわち、複数の帰還回路１１１のいずれかにより帰還ループが形成される。複数の帰還回路１１１に含まれる抵抗は、それぞれ抵抗値が異なる。
【００６１】
スイッチ１１２は、ノードＶ１と複数の帰還回路１１１のうちいずれかの一端とを接続する。すなわち、スイッチ１１２は、複数の帰還回路１１１のうちいずれかを動作状態とすることで、複数の帰還回路１１１のうちいずれにより帰還ループを形成するかを切り替える。
【００６２】
複数の抵抗１１３は、スイッチ１１４を介して、端子Ｖｒｅｆ２と第１増幅回路の非反転入力端子との間に並列に接続される。複数の抵抗１１３は、それぞれ抵抗値が異なる。
【００６３】
スイッチ１１４は、Ｖｒｅｆ２端子と複数の抵抗１１３のうちいずれかの一端とを接続する。
【００６４】
図２は、第１増幅回路１１０の構成を示す回路図である。
図２に示すように、第１増幅回路１１０は、差動増幅部１１５と、出力部１１６と、クリップ回路１１７とを備える。差動増幅部１１５は、非反転入力端子の電圧と、反転入力端子の電圧との差分を増幅しノードＶ２に出力する。差動増幅部１１５は、トランジスタ１３１、１３２、１３３、１３４及び１３５と、抵抗１３７とを備える。トランジスタ１３０、１３１及び１３２は、ＰＮＰバイポーラトランジスタである。トランジスタ１３３、１３４及び１３５はＮＰＮバイポーラトランジスタである。
【００６５】
クリップ回路１１７は、ノードＶ２の電圧の上昇を抑制する。クリップ回路１１７は、第１増幅部１０２により変換された電圧の電圧値を所定の電圧範囲外にならないようにクリップする。クリップ回路１１７は、トランジスタ１３０を備える。トランジスタ１３０のベースは端子Ｖｒｅｆ１に接続され、エミッタはノードＶ２に接続され、コレクタはＧＮＤに接続される。また、端子Ｖｒｅｆ１は、所定の電圧値の基準電圧が印加される。トランジスタ１３０は、ノードＶ２の電圧を端子Ｖｒｅｆ１に印加される基準電圧と、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥとの和となる電圧にクリップする。なお、第１増幅回路１１０は、端子Ｖｒｅｆ１に基準電圧を供給する基準電圧回路を備えてもよい。
【００６６】
トランジスタ１３１及びトランジスタ１３２は、能動負荷となるカレントミラー回路を構成する。トランジスタ１３１のベースはノードＶ３に接続され、エミッタは電源Ｖｃｃに接続され、コレクタはノードＶ２に接続される、トランジスタ１３２のベース及びコレクタはノードＶ３に接続され、エミッタは電源Ｖｃｃに接続される。
【００６７】
トランジスタ１３３及び１３４は、差動増幅対を構成する。トランジスタ１３３のベースは、第１増幅回路１１０の反転入力端子であり、受光素子１０１のカソード及び帰還回路１１１の一端に接続される。トランジスタ１３３のエミッタはトランジスタ１３５のコレクタに接続され、コレクタはノードＶ２に接続される。トランジスタ１３４のベースは、第１増幅回路１１０の非反転入力端子であり、抵抗１１３の一端に接続される。トランジスタ１３４のエミッタはトランジスタ１３５のコレクタに接続され、コレクタはノードＶ３に接続される。
【００６８】
トランジスタ１３５及び抵抗１３７は電流源を構成する。トランジスタ１３５のベースは定電流を生成するための基準電圧が印加される。トランジスタ１３５のコレクタは、トランジスタ１３３及び１３４のエミッタに接続される。抵抗１３７は、トランジスタ１３５のエミッタとＧＮＤとの間に接続される。
【００６９】
出力部１１６は、エミッタフォロア出力回路であり、差動増幅部１１５により増幅された電圧を端子Ｖｏｕｔに出力する。出力部１１６は、トランジスタ１３６と、電流源１３８とを備える。トランジスタ１３６はＮＰＮバイポーラトランジスタである。トランジスタ１３６のベースはノードＶ２に接続され、コレクタは電源Ｖｃｃに接続される。トランジスタ１３６のエミッタは、第１増幅回路１１０の出力端子であり、ノードＶ１に接続される。電流源１３８は、定電流をトランジスタ１３６に供給する。電流源１３８は、トランジスタ１３５のエミッタとＧＮＤとの間に接続される。
【００７０】
以上の構成により、第１増幅部１０２において、エミッタフォロア出力回路を構成するトランジスタ１３６のベースに、クリップ回路１１７を接続することで、ノードＶ２の電圧を、端子Ｖｒｅｆ１に印加される基準電圧と、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。これにより、能動負荷の出力となるトランジスタ１３１の飽和を阻止でき、トランジスタ飽和による第１増幅部１０２の応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置１００の応答特性劣化を防止できる。
【００７１】
第２増幅部１０３は、第１増幅部１０２によりノードＶ１に出力された電圧を増幅し端子Ｖｏｕｔに出力する。また、第２増幅部１０３は、ゲイン可変である。第２増幅部１０３は、第２増幅回路１２０と、バイアス回路１２１と、スイッチ１２２と、抵抗１２３ａ、１２３ｂ、１２３ｃ及び１２３ｄとを備える。
【００７２】
第２増幅回路１２０は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路である。また、第２増幅回路１２０は、二つの反転入力端子（第１反転入力端子及び第２反転入力端子）を備える。第２増幅回路１２０の非反転入力端子はノードＶ１に接続され、第１反転入力端子は抵抗１２３ａを介して端子Ｖｒｅｆ３に接続され、第２反転入力端子は抵抗１２３ｃを介して端子Ｖｒｅｆ３に接続され、出力端子は端子Ｖｏｕｔに接続される。また、第２増幅回路１２０は、クリップ回路１２７を備える。
【００７３】
バイアス回路１２１は、第２増幅回路１２０に供給する電圧を生成する。
抵抗１２３ａは、第２増幅回路１２０の第１反転入力端子と端子Ｖｒｅｆ３との間に接続される。抵抗１２３ｂは、第２増幅回路１２０の第１反転入力端子と端子Ｖｏｕｔとの間に接続される。すなわち、抵抗１２３ｂにより帰還ループが形成される。抵抗１２３ｃは、第２増幅回路１２０の第２反転入力端子と端子Ｖｒｅｆ３との間に接続される。抵抗１２３ｄは、第２増幅回路１２０の第２反転入力端子と端子Ｖｏｕｔとの間に接続される。すなわち、抵抗１２３ｄにより帰還ループが形成される。また、抵抗１２３ａと抵抗１２３ｂとの抵抗値の比と、抵抗１２３ｃと抵抗１２３ｄとの抵抗値の比とは異なる。
【００７４】
スイッチ１２２は、抵抗１２３ｂ及び抵抗１２３ｄを選択的に動作状態とする。具体的には、スイッチ１２２は、バイアス回路１２１により生成された電圧を、ノードＶ６及びノードＶ７のうちいずれに供給するかを切り替えることで、抵抗１２３ｂ及び抵抗１２３ｄを選択的に動作状態とする。
【００７５】
図３は、第２増幅回路１２０の構成を示す回路図である。
図３に示す第２増幅回路１２０は、差動増幅部１２５と、出力部１２６と、クリップ回路１２７とを備える。差動増幅部１２５は、非反転入力端子の電圧と、第１反転入力端子の電圧との差分を増幅する。また、差動増幅部１２５は、非反転入力端子の電圧と、第２反転入力端子の電圧との差分を増幅する。差動増幅部１２５は、トランジスタ１４１、１４２、１４３、１４４、１４５、１４６、１４７及び１４８と、抵抗１５０及び１５１とを備える。トランジスタ１４０、１４１及び１４２は、ＰＮＰバイポーラトランジスタである。トランジスタ１４３、１４４、１４５、１４６、１４７及び１４８はＮＰＮバイポーラトランジスタである。
【００７６】
クリップ回路１２７は、ノードＶ５の電圧の上昇を抑制する。クリップ回路１２７は、トランジスタ１４０及び基準電圧回路１５３は、第２増幅部１０３により増幅された電圧の電圧値を所定の範囲外にならないようにクリップする。クリップ回路１２７は、トランジスタ１４０と、基準電圧回路１５３とを備える。基準電圧回路１５３は、所定の電圧値の基準電圧を生成し、トランジスタ１４０のベースに基準電圧を供給する。トランジスタ１４０のエミッタはノードＶ５に接続され、コレクタはＧＮＤに接続される。トランジスタ１４０は、ノードＶ５の電圧をベースに印加される基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥとの和となる電圧にクリップする。
【００７７】
トランジスタ１４１及びトランジスタ１４２は、能動負荷となるカレントミラー回路を構成する。トランジスタ１４１のベースはノードＶ４に接続され、エミッタは電源Ｖｃｃに接続され、コレクタはノードＶ５に接続される。トランジスタ１４２のベース及びコレクタはノードＶ４に接続され、エミッタは電源Ｖｃｃに接続される。
【００７８】
トランジスタ１４３及び１４４は、差動増幅対を構成する。トランジスタ１４３のベースは、第２増幅回路１２０の第１反転入力端子であり、抵抗１２３ａを介して、端子Ｖｒｅｆ３に接続される。また、トランジスタ１４３のベースは、抵抗１２３ｂを介して、端子Ｖｏｕｔと接続される。トランジスタ１４３のエミッタはトランジスタ１４７のコレクタに接続され、コレクタはノードＶ５に接続される。トランジスタ１４４のベースは、第２増幅回路１２０の非反転入力端子であり、ノードＶ１に接続される。トランジスタ１４４のエミッタはトランジスタ１４７のコレクタに接続され、コレクタはノードＶ４に接続される。
【００７９】
トランジスタ１４５及び１４６は、差動増幅対を構成する。トランジスタ１４５のベースは、第２増幅回路１２０の第２反転入力端子であり、抵抗１２３ｃを介して、端子Ｖｒｅｆ３に接続される。また、トランジスタ１４５のベースは、抵抗１２３ｄを介して、端子Ｖｏｕｔと接続される。トランジスタ１４５のエミッタはトランジスタ１４８のコレクタに接続され、コレクタはノードＶ５に接続される。トランジスタ１４６のベースは、第２増幅回路１２０の非反転入力端子であり、ノードＶ１に接続される。トランジスタ１４６のエミッタはトランジスタ１４８のコレクタに接続され、コレクタはノードＶ４に接続される。
【００８０】
トランジスタ１４７及び抵抗１５０は電流源を構成する。トランジスタ１４７のベースはノードＶ６に接続され、コレクタはトランジスタ１４３及び１４４のエミッタに接続される。抵抗１５０は、トランジスタ１４７のエミッタとＧＮＤとの間に接続される。
【００８１】
トランジスタ１４８及び抵抗１５１は電流源を構成する。トランジスタ１４８のベースはノードＶ７に接続され、コレクタはトランジスタ１４５及び１４６のエミッタに接続される。抵抗１５１は、トランジスタ１４８のエミッタとＧＮＤとの間に接続される。
【００８２】
出力部１２６は、エミッタフォロア出力回路であり、差動増幅部１２５により増幅された電圧を端子Ｖｏｕｔに出力する。出力部１２６は、トランジスタ１４９と、電流源１５２と備える。トランジスタ１４９はＮＰＮバイポーラトランジスタである。トランジスタ１４９のベースはノードＶ５に接続され、コレクタは電源Ｖｃｃに接続される。トランジスタ１４９のエミッタは、第２増幅回路１２０の出力端子であり、端子Ｖｏｕｔに接続される。電流源１５２は、定電流をトランジスタ１４９に供給する。電流源１５２は、トランジスタ１４９のエミッタとＧＮＤとの間に接続される。
【００８３】
以上の構成により、第２増幅部１０３において、エミッタフォロア出力回路を構成するトランジスタ１４９のベースに、クリップ回路１２７を接続することで、ノードＶ５の電圧を、基準電圧回路１５３により生成された基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥの和となる電圧でクリップする。すなわち、第１増幅部１０２においてクリップされた電圧は、再度とトランジスタ１４０によりクリップされる。これにより、第２増幅部１０３のゲイン設定に関わらず第２増幅部１０３の出力電圧を任意のクリップ電圧でクリップすることができる。よって、第２増幅部１０３におけるクリップ電圧を光電変換装置１００の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【００８４】
スイッチ制御回路１０４は、スイッチ１１２、１１４及び１２２の切り替えの制御を行う。すなわち、スイッチ制御回路１０４は、第１増幅部１０２及び第２増幅部１０３のゲインを切り替える。
【００８５】
次に、本発明の実施の形態１に係る光電変換装置１００の動作を説明する。
ＣＤ−Ｒ、ＣＤ±ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ±ＲＷ、及びＤＶＤ−ＲＡＭなどの記録型光ディスクへの記録時には、瞬時反射光と呼ばれるパルス波形光が、受光素子１０１に入射される。これにより、従来の光電変換装置では、瞬時的にアンプが飽和するという問題がある。本発明の実施の形態１に係る光電変換装置１００では、クリップ回路１１７により、出力電圧が第１増幅回路１１０の飽和電圧に到達するまえに制限をかけることで、第１増幅部１０２の飽和復帰による遅延を無くし、応答特性を改善している。
【００８６】
まず、受光素子１０１に光信号が入射されると、受光素子１０１は、光信号を光電流Ｉｐｈに変換する。
【００８７】
第１増幅部１０２は、光電流Ｉｐｈを電圧に変換及び増幅し、ノードＶ１に増幅した電圧を出力する。第１増幅部１０２は、（光電流Ｉｐｈ）×（変換抵抗Ｒｆｄ）で表される電圧をノードＶ１に出力する。また、スイッチ制御回路１０４は、スイッチ１１２及び１１４を切り替えることで、第１増幅部１０２のゲインを設定する。また、なお、上記変換抵抗Ｒｆｄは、スイッチ１１２より選択された帰還回路１１１の抵抗値である。
【００８８】
また、瞬時反射光が入射されるなどして、さらに受光素子１０１に入力される光量が大きくなると、クリップ回路１１７を構成するトランジスタ１３０のエミッタ電圧（ノードＶ２の電圧）が上昇する。トランジスタ１３０のエミッタ電圧が、端子Ｖｒｅｆ１に印加される基準電圧に対して、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥ分以上、高い電位になると、トランジスタ１３０がオンする。すなわち、ノードＶ２の電位が、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥと、端子Ｖｒｅｆ１に印加される基準電圧との和以上の電位になると、トランジスタ１３０がＯＮする。トランジスタ１３０がＯＮすることで、ノードＶ２の電圧はクリップされる。これにより、第１増幅部１０２の飽和を防止することができる。また、ノードＶ２の電圧をクリップすることにより、ノードＶ１に出力される電圧をクリップすることができる。
【００８９】
第１増幅部１０２により増幅された電圧は、第２増幅部１０３に入力される。第２増幅部１０３は、入力された電圧を増幅し、端子Ｖｏｕｔに出力する。
【００９０】
このとき、スイッチ制御回路１０４の制御により、第２増幅部１０３のゲインが設定される。例えば、スイッチ制御回路１０４の制御により、第１のゲインと第２のゲインとが設定される。
【００９１】
第１のゲインが設定される場合には、スイッチ制御回路１０４の制御により、スイッチ１２２が切り替えられ、バイアス回路１２１によりノードＶ６にバイアス電流が供給され、ノードＶ７にバイアス電流が供給されない。これにより、トランジスタ１４７がＯＮし、トランジスタ１４３及び１４４から構成される差動増幅対が動作する。また、トランジスタ１４８がＯＦＦし、トランジスタ１４５及び１４６から構成される差動増幅対は動作しない。このとき、抵抗１２３ａの抵抗値をＲ２０とし、抵抗１２３ｂの抵抗値をＲ２１とすると、第２増幅部１０３のゲインは（Ｒ２０＋Ｒ２１）／Ｒ２０となる。
【００９２】
第２のゲインが設定される場合には、スイッチ制御回路１０４の制御により、スイッチ１２２が切り替えられ、バイアス回路１２１によりノードＶ７にバイアス電流が供給され、ノードＶ６にバイアス電流が供給されない。これにより、トランジスタ１４８がＯＮし、トランジスタ１４５及び１４６から構成される差動増幅対が動作する。また、トランジスタ１４７がＯＦＦし、トランジスタ１４３及び１４４から構成される差動増幅対は動作しない。このとき、抵抗１２３ｃの抵抗値をＲ２２とし、抵抗１２３ｄの抵抗値をＲ２３とすると、第２増幅部１０３のゲインは（Ｒ２２＋Ｒ２３）／Ｒ２２となる。
【００９３】
すなわち、スイッチ制御回路１０４の制御によって、第２増幅部１０３のゲインを第１のゲイン（（Ｒ２０＋Ｒ２１）／Ｒ２０）と、第２のゲイン（（Ｒ２２＋Ｒ２３）／Ｒ２２）とに切り替えることができる。
【００９４】
また、第２増幅部１０３において、クリップ回路１２７により、ノードＶ５の電圧がクリップされる。すなわち、第１増幅部１０２でクリップされた電圧は、第２増幅部１０３のゲインに応じて増幅されるが、第２増幅部１０３が備えるトランジスタ１４０によって、再度クリップされる。これにより、第２増幅部１０３のゲイン設定に関わらず設定したクリップ電圧でノードＶ５の電圧をクリップし、端子Ｖｏｕｔに出力する電圧をクリップすることができる。よって、クリップ電圧を光電変換装置１００の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続されるＦＥＰの飽和を防止することができる。
【００９５】
以上より、本発明の実施の形態１に係る光電変換装置１００は、第１増幅部１０２において、エミッタフォロア出力回路を構成するトランジスタ１３６のベースに、クリップ回路１１７を接続することで、ノードＶ２の電圧を、端子Ｖｒｅｆ１に印加される基準電圧と、トランジスタ１３０のベース・エミッタ間電圧との和となる電圧でクリップする。これにより、能動負荷の出力となるトランジスタ１３１の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置１００の応答特性劣化を防止できる。
【００９６】
さらに、本発明の実施の形態１に係る光電変換装置１００は、受光素子１０１からの電流を増幅する第１増幅部１０２と、第１増幅部１０２により増幅された電圧を増幅する第２増幅部１０３とを備える。また、第１増幅部１０２及び第２増幅部１０３は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明の実施の形態１に係る光電変換装置１００は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、第１増幅部１０２及び第２増幅部１０３の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【００９７】
さらに、本発明の実施の形態１に係る光電変換装置１００は、第２増幅部１０３において、エミッタフォロア出力回路を構成するトランジスタ１４９のベースに、クリップ回路１２７を接続することで、ノードＶ５の電圧を、基準電圧回路１５３により生成される基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。すなわち、第１増幅部１０２においてクリップされた電圧は、再度とトランジスタ１４０によりクリップされる。これにより、第２増幅部１０３のゲイン設定に関わらず第２増幅部１０３の出力電圧を任意のクリップ電圧でクリップすることができる。よって、第２増幅部１０３におけるクリップ電圧を光電変換装置１００の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【００９８】
すなわち、本発明の実施の形態１に係る光電変換装置１００は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【００９９】
（実施の形態２）
本発明の実施の形態２に係る光電変換装置は、実施の形態１に係る光電変換装置１００の変形例であり、第２増幅部がゲインの異なる複数の増幅回路を備える。
【０１００】
図４は、本発明の実施の形態２に係る光電変換装置２００の構成を示す回路図である。
図４に示す光電変換装置は、光を電気信号に変換し、端子Ｖｏｕｔに出力する。光電変換装置２００は、受光素子１０１と、第１増幅部１０２と、第２増幅部２０３と、スイッチ制御回路１０４とを備える。なお、図１と同様の要素には同一の符号を付しており、詳細な説明は、省略する。図４に示す光電変換装置２００は、第２増幅部２０３の構成が実施の形態１に係る光電変換装置１００と異なる。
【０１０１】
第２増幅部２０３は、第１増幅部１０２によりノードＶ１に出力された電圧を増幅し端子Ｖｏｕｔに出力する。また、第２増幅部２０３は、ゲイン可変である。第２増幅部２０３は、第２増幅回路２１０、２１１及び２１２と、スイッチ２２０と、抵抗２３０、２３１及び２３２とを備える。
【０１０２】
第２増幅回路２１０、２１１及び２１２は、それぞれゲインが異なる。第２増幅回路２１０、２１１及び２１２は、それぞれ出力電圧をクリップするためのクリップ回路２１３、２１４及び２１５を備える。
【０１０３】
図５は、第２増幅回路２１０の構成を示す回路図である。なお、図３と同様の要素には同一の符号を付している。
【０１０４】
図５に示す第２増幅回路２１０は、差動増幅回路２４０と、抵抗１２３ａ及び１２３ｂとを備える。差動増幅回路２４０の非反転入力端子は端子Ｖｉｎ１に接続され、反転入力端子は抵抗１２３ａを介して端子Ｖｒｅｆ５に接続され、出力端子は端子Ｖｏｕｔに接続される。ここで、端子Ｖｉｎ１は、図4に示す抵抗２３０に接続される。
【０１０５】
抵抗１２３ａは、差動増幅回路２４０の反転入力端子と端子Ｖｒｅｆ５との間に接続される。抵抗１２３ｂは、差動増幅回路２４０の反転入力端子と端子Ｖｏｕｔとの間に接続される。すなわち、抵抗１２３ｂにより帰還ループが形成される。
【０１０６】
差動増幅回路２４０は、差動増幅部２４１と、出力部２４２と、クリップ回路２１３とを備える。差動増幅部２４１は、非反転入力端子の電圧と、反転入力端子の電圧との差分を増幅する。差動増幅部２４１は、トランジスタ１４１、１４２、１４３、１４４及び１４７と、抵抗１５０とを備える。トランジスタ１４０、１４１及び１４２は、ＰＮＰバイポーラトランジスタである。トランジスタ１４３、１４４及び１４７はＮＰＮバイポーラトランジスタである。
【０１０７】
クリップ回路２１３は、ノードＶ５の電圧の上昇を抑制する。クリップ回路２１３は、第２増幅部２０３により増幅された電圧の電圧値を所定の範囲外にならないようにクリップする。クリップ回路２１３は、トランジスタ１４０を備える。トランジスタ１４０のベースは端子Ｖｒｅｆ４に接続され、エミッタはノードＶ５に接続され、コレクタはＧＮＤに接続される。また、端子Ｖｒｅｆ４は、所定の電圧値の基準電圧が印加される。トランジスタ１４０は、ノードＶ５の電圧をベースに印加される基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥとの和となる電圧にクリップする。なお、第２増幅回路２１０は、端子Ｖｒｅｆ４に基準電圧を供給する基準電圧回路を備えてもよい。
【０１０８】
トランジスタ１４１及びトランジスタ１４２は、能動負荷となるカレントミラー回路を構成する。トランジスタ１４１のベースはノードＶ４に接続され、エミッタは電源Ｖｃｃに接続され、コレクタはノードＶ５に接続される、トランジスタ１４２のベース及びコレクタはノードＶ４に接続され、エミッタは電源Ｖｃｃに接続される。
【０１０９】
トランジスタ１４３及び１４４は、差動増幅対を構成する。トランジスタ１４３のベースは、第２増幅回路２１０の反転入力端子であり、抵抗１２３ａを介して、端子Ｖｒｅｆ５に接続される。また、トランジスタ１４３のベースは、抵抗１２３ｂを介して、端子Ｖｏｕｔ５と接続される。トランジスタ１４３のエミッタはトランジスタ１４７のコレクタに接続され、コレクタはノードＶ５に接続される。トランジスタ１４４のベースは、第２増幅回路２１０の非反転入力端子であり、端子Ｖｉｎ１に接続される。トランジスタ１４４のエミッタはトランジスタ１４７のコレクタに接続され、コレクタはノードＶ４に接続される。
【０１１０】
トランジスタ１４７及び抵抗１５０は電流源を構成する。トランジスタ１４７のベースは定電流を生成するための基準電圧が印加される。トランジスタ１４７のコレクタはトランジスタ１４３及び１４４のエミッタに接続される。抵抗１５０は、トランジスタ１４７のエミッタとＧＮＤとの間に接続される。
【０１１１】
出力部２４２は、エミッタフォロア出力回路であり、差動増幅部２４１により増幅された電圧を端子Ｖｏｕｔに出力する。出力部２４２は、トランジスタ１４９と、電流源１５２と備える。トランジスタ１４９はＮＰＮバイポーラトランジスタである。トランジスタ１４９のベースはノードＶ５に接続され、コレクタは電源Ｖｃｃに接続される。トランジスタ１４９のエミッタは、第２増幅回路１２０の出力端子であり、端子Ｖｏｕｔに接続される。電流源１５２は、定電流をトランジスタ１４９に供給する。電流源１５２は、トランジスタ１４９のエミッタとＧＮＤとの間に接続される。
【０１１２】
以上の構成により、第２増幅部２０３の第２増幅回路２１０において、エミッタフォロア出力回路を構成するトランジスタ１４９のベースに、クリップ回路２１３を接続することで、ノードＶ５の電圧を、端子Ｖｒｅｆ４に印加される基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。すなわち、第１増幅部１０２においてクリップされた電圧は、再度とトランジスタ１４０によりクリップされる。これにより、第２増幅部２０３のゲイン設定に関わらず第２増幅部２０３の出力電圧を任意のクリップ電圧でクリップすることができる。よって、第２増幅部２０３におけるクリップ電圧を光電変換装置２００の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【０１１３】
また、第２増幅回路２１１及び２１２も図５と同様の構成である。なお、第２増幅回路２１０、２１１及び２１２は、それぞれゲインの異なる増幅回路であり、例えば、帰還抵抗１２３ｂの抵抗値がそれぞれ異なる。
【０１１４】
抵抗２３０、２３１及び２３２は、それぞれ第２増幅回路２１０、２１１及び２１２とスイッチ２２０との間に接続される。
【０１１５】
スイッチ２２０は、第２増幅回路２１０、２１１及び２１２のうちいずれか１つを選択的に動作状態とする。具体的には、スイッチ２２０は、スイッチ制御回路１０４の制御に基づき、ノードＶ１と、抵抗２３０、２３１及び２３２のうちいずれかとを接続する。すなわち、スイッチ制御回路１０４の制御によりスイッチ２２０が切り替えられることで、第２増幅回路２１０、２１１及び２１２のうちいずれによりノードＶ１の電圧が増幅されるかが切り替えられる。
【０１１６】
以上より、本発明の実施の形態２に係る光電変換装置２００は、上述した実施の形態１に係る光電変換装置２００と同様に、第１増幅部１０２において、エミッタフォロア出力回路を構成するトランジスタ１３６のベースに、クリップ回路１１７を接続することで、ノードＶ２の電圧を端子Ｖｒｅｆ１に印加される基準電圧と、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。これにより、能動負荷の出力となるトランジスタ１３１の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置２００の応答特性劣化を防止できる。
【０１１７】
また、本発明の実施の形態２に係る光電変換装置２００は、受光素子１０１からの電流を増幅する第１増幅部１０２と、第１増幅部１０２により増幅された電圧を増幅する第２増幅部１０３とを備える。また、第１増幅部１０２及び第２増幅部２０３は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明の実施の形態２に係る光電変換装置２００は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、第１増幅部１０２及び第２増幅部２０３の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【０１１８】
また、本発明の実施の形態２に係る光電変換装置２００は、第２増幅部２０３の各第２増幅回路２１０、２１１及び２１２において、エミッタフォロア出力回路を構成するトランジスタ１４９のベースに、クリップ回路２１３、２１４又は２１５を接続することで、ノードＶ５の電圧を、端子Ｖｒｅｆ４に印加される基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。すなわち、第１増幅部１０２においてクリップされた電圧は、再度とトランジスタ１４０によりクリップされる。これにより、第２増幅部２０３のゲイン設定に関わらず第２増幅部２０３の出力電圧を任意のクリップ電圧でクリップすることができる。よって、第２増幅部２０３におけるクリップ電圧を光電変換装置２００の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【０１１９】
すなわち、本発明の実施の形態２に係る光電変換装置２００は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【０１２０】
（実施の形態３）
本発明の実施の形態３に係る光電変換装置は、実施の形態１に係る光電変換装置１００の変形例であり、第１増幅部が帰還回路と並列に接続されるクリップ回路を備える。
【０１２１】
図６は、本発明の実施の形態３に係る光電変換装置３００の構成を示す回路図である。なお、図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【０１２２】
図６に示す光電変換装置３００は、光を電気信号に変換し、端子Ｖｏｕｔに出力する。光電変換装置３００は、受光素子１０１と、第１増幅部３０２と、第２増幅部１０３と、スイッチ制御回路１０４とを備える。図６に示す光電変換装置３００は、実施の形態１に係る光電変換装置１００に対して、第１増幅部３０２の構成が異なる。
【０１２３】
第１増幅部３０２は、受光素子１０１により変換された電流を電圧に変換しノードＶ１に出力する。また、第１増幅部３０２は、ゲイン可変である。第１増幅部３０２は、第１増幅回路３１０と、複数の帰還回路１１１ａ、１１１ｂ及び１１１ｃと、スイッチ１１２と、複数の抵抗１１３ａ、１１３ｂ及び１１３ｃと、スイッチ１１４と、トランジスタ３３０とを備える。
【０１２４】
第１増幅回路３１０は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路である。第１増幅回路３１０の反転入力端子は、受光素子１０１のカソードに接続され、非反転入力端子は抵抗１１３及びスイッチ１１４を介して端子Ｖｒｅｆ２に接続され、出力端子はノードＶ１に接続される。例えば、第１増幅回路３１０は、図２に示す第１増幅回路１１０の構成から、クリップ回路１１７を除いた回路構成である。
【０１２５】
トランジスタ３３０は、ノードＶ１の電圧の上昇を抑制する。トランジスタ３３０は、第１増幅部３０２により変換された電圧の電圧値を所定の電圧範囲外にならないようにクリップするクリップ回路である。トランジスタ３３０のベースは端子Ｖｒｅｆ１に接続され、エミッタはノードＶ１に接続され、コレクタは第１増幅回路３１０の反転入力端子に接続される。また、端子Ｖｒｅｆ１は、所定の電圧値の基準電圧が印加される。トランジスタ３３０は、ノードＶ１の電圧と第１増幅回路３１０の反転入力端子との電圧の差分が、端子Ｖｒｅｆ１に印加される基準電圧とトランジスタ３３０のベース・エミッタ間電圧ＶＢＥとの和以下となるようにクリップする。
【０１２６】
以上の構成より、トランジスタ３３０により、第１増幅部１０２の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置３００の応答特性劣化を防止できる。
【０１２７】
また、本発明の実施の形態３に係る光電変換装置３００は、受光素子１０１からの電流を増幅する第１増幅部３０２と、第１増幅部３０２により増幅された電圧を増幅する第２増幅部１０３とを備える。また、第１増幅部３０２及び第２増幅部１０３は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明の実施の形態３に係る光電変換装置３００は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、第１増幅部３０２及び第２増幅部１０３の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【０１２８】
また、本発明の実施の形態３に係る光電変換装置３００は、第２増幅部１０３において、エミッタフォロア出力回路を構成するトランジスタ１４９のベースに、クリップ回路を接続することで、ノードＶ５の電圧を、基準電圧回路１５３により生成される基準電圧と、トランジスタ１４０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。すなわち、第１増幅部３０２においてクリップされた電圧は、再度とトランジスタ１４０によりクリップされる。これにより、第２増幅部１０３のゲイン設定に関わらず任意のクリップ電圧でクリップすることができる。よって、第２増幅部１０３におけるクリップ電圧を光電変換装置１００の後段に接続される回路の入力ダイナミックレンジ内の電圧値に設定することで、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【０１２９】
すなわち、本発明の実施の形態３に係る光電変換装置３００は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【０１３０】
なお、図４に示す実施の形態２に係る光電変換装置２００の第１増幅部１０２に上述した第１増幅部３０２を用いてもよい。
【０１３１】
また、上記実施の形態１〜３の説明において、光電変換装置が第１増幅部及び第２増幅部の２段の増幅部を備える例について説明したが、３段以上の増幅部を備えてもよい。例えば、光電変換装置は、第２増幅部１０３又は２０３により増幅された電圧を増幅する第３増幅部を備えてもよい。第３増幅部は、複数のゲインを選択的に用いて増幅を行い、かつクリップ回路を備える増幅部である。例えば、第３増幅部は、第２増幅部１０３又は２０３と同様の構成である。なお、３段以上の増幅部を備える場合には、初段の増幅部及び最終段の増幅のみがクリップ回路を備えてもよい。
【０１３２】
また、上記実施の形態１〜３の説明において、第２増幅部１０３及び２０３として、図１及び図４に示す構成を説明したが、本発明はこれに限定されるものではない。すなわち、第２増幅部１０３及び２０３は、複数のゲインを選択的に用い増幅を行い、且つクリップ回路を備えればよい。例えば、上記説明では、第２増幅部１０３及び２０３は、非反転増幅回路であるが、反転増幅回路であってもよい。さらに、第２増幅部に反転増幅回路を用いる場合には、上記実施の形態３の第１増幅部３０２のように、帰還回路と並列に接続されるトランジスタを含むクリップ回路を用いてもよい。また、第２増幅部に反転増幅回路を用いる場合には、さらに、第２増幅部の後段に、第３増幅部となる反転増幅回路を備えてもよい。さらに、第３増幅部に反転増幅回路を用いる場合には、上記実施の形態３の第１増幅部３０２のように、帰還回路と並列に接続されるトランジスタを含むクリップ回路を用いてもよい。
【０１３３】
（実施の形態４）
本発明の実施の形態４に係る光電変換装置は、第２増幅部のゲインの切り替えに連動して、第１増幅部におけるクリップ電圧を変更する。これにより、第２増幅部のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。
【０１３４】
図７は、本発明の実施の形態４に係る光電変換装置４００の構成を示す回路図である。なお、図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。図７に示す光電変換装置４００は、実施の形態１に係る光電変換装置１００に加え、基準電圧回路４０１を備える。また、光電変換装置４００は、実施の形態１に係る光電変換装置１００に対して、第２増幅部４０３の構成が異なる。
【０１３５】
第２増幅部４０３は、第１増幅部１０２によりノードＶ１に出力された電圧を増幅し端子Ｖｏｕｔに出力する。また、第２増幅部４０３は、ゲイン可変である。第２増幅部４０３は、第２増幅回路４２０と、バイアス回路１２１と、スイッチ１２２と、抵抗１２３ａ、１２３ｂ、１２３ｃ及び１２３ｄとを備える。
【０１３６】
第２増幅回路４２０は、クリップ回路を備えない差動増幅回路である。例えば、第２増幅回路４２０は、図３に示す第２増幅回路１２０から、クリップ回路１２７を除いた構成である。
【０１３７】
基準電圧回路４０１は、スイッチ制御回路１０４の制御に基づき、第１増幅回路１１０のトランジスタ１３０のベースに基準電圧を供給する。スイッチ制御回路１０４は、第２増幅部１０３のゲインの切り替えと連動して、基準電圧回路４０１の出力電圧を切り替える。すなわち、スイッチ制御回路１０４は、第２増幅部１０３のゲインの切り替えに応じて、第１増幅部１０２のクリップ電圧を変更する。
【０１３８】
図８は、電圧切換え機能を有していない基準電圧回路の構成を示す回路図である。図８に示す基準電圧回路は、所定の基準電圧を端子Ｖｒｅｆ１に出力する。図８に示す基準電圧回路は、電流源４１０と、抵抗４１１と、トランジスタ４１２と、カレントミラー回路４１３及び４１４とを備える。
【０１３９】
電流源４１０は、電流Ｉ１を出力する。カレントミラー回路４１３は、電流源４１０により出力された電流を折り返す。カレントミラー回路４１４は、カレントミラー回路４１３により折り返された電流を折り返し、抵抗４１１及びトランジスタ４１２のエミッタに供給する。カレントミラー回路４１３と４１４とのミラー比をＭとすると、抵抗４１１に流れる電流Ｉは、Ｉ＝Ｉ１×Ｍで表される。
【０１４０】
トランジスタ４１２は、ＰＮＰバイポーラトランジスタであり、ベースに端子Ｖｒｅｆ６が接続され、エミッタに抵抗４１１が接続される。ここで、抵抗４１１の抵抗値をＲ１とすると、端子Ｖｒｅｆ１に出力されるクリップ基準電圧Ｖｃは、Ｖｃ＝Ｉ×Ｒ１＝Ｉ１×Ｍ×Ｒで表される。よって、抵抗４１１の抵抗値Ｒ１、電流源４１０の電流Ｉ１の電流量、及びカレントミラー回路のミラー比Ｍを調整することによって、任意のクリップ基準電圧Ｖｃを設定することができる。
【０１４１】
図９は、本発明の実施の形態４に係る基準電圧回路４０１の構成を示す図である。図９に示す基準電圧回路４０１は、２種類の異なる電圧値のクリップ基準電圧を選択的に端子Ｖｒｅｆ１に出力する。基準電圧回路４０１は、電流源４１０及び４１５と、抵抗４１１と、トランジスタ４１２と、カレントミラー回路４１３、４１４及び４２３とを備える。なお、図８と同様の要素には同一の符号を付している。
【０１４２】
電流源４１０は、電流Ｉ１を出力する。電流源４１５は、電流Ｉ２を出力する。
カレントミラー回路４１３は、電流源４１０により出力された電流を折り返し、カレントミラー回路４１４に出力する。カレントミラー回路４２３は、電流源４１５により出力された電流を折り返し、カレントミラー回路４１４に出力する。カレントミラー回路４１４は、カレントミラー回路４１３及び４２３により折り返された電流の和を、折り返し抵抗４１１及びトランジスタ４１２のエミッタに供給する。
【０１４３】
制御端子４３０は、スイッチ制御回路１０４の制御により、電流源４１５により出力される電流を引抜く。
【０１４４】
スイッチ制御回路１０４による制御で、電流源４１５の電流を引抜かなかった場合、抵抗４１１に流れる電流Ｉは、（Ｉ１＋Ｉ２）×Ｍとなる。ここで、Ｍはカレントミラー回路４１３と４１４とのミラー比、及びカレントミラー回路４２３と４１４とのミラー比である。
【０１４５】
スイッチ制御回路１０４による制御で、電流源４１５の電流を引抜いた場合、電流Ｉ２に基づく電流は、抵抗４１１に流れない。よって、抵抗４１１に流れる電流Ｉは、Ｉ１×Ｍとなる。
【０１４６】
よって、基準電圧回路４０１により出力されるクリップ基準電圧Ｖｃは、スイッチ制御回路１０４による制御により、（Ｉ１＋Ｉ２）×Ｍ×Ｒ１と、Ｉ１×Ｍ×Ｒ１とに切り替えることができる。
【０１４７】
また、第２増幅部４０３で切り替えられるゲインをＧ１及びＧ２とすると、
Ｇ１×｛（Ｉ１＋Ｉ２）×Ｍ×Ｒ１｝＝Ｇ２×｛Ｉ１×Ｍ×Ｒ１｝
の関係が成り立つようにクリップ基準電圧値Ｖｃを設定し、第２増幅部４０３のゲインの切換えと連動させてクリップ基準電圧Ｖｃを切り替えることで、第２増幅部４０３のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。ここで、ゲインＧ１は、ゲインＧ２より小さい値である。すなわち、スイッチ制御回路１０４は、第２増幅部１０３がゲインＧ２より小さいゲインＧ１で増幅する場合には、クリップ基準電圧Ｖｃを高くする。これにより、第１増幅部１０２のクリップ電圧は高くなり、第１増幅部１０２の出力ダイナミックレンジは広くなる。また、スイッチ制御回路１０４は、第２増幅部４０３が、ゲインＧ１より大きいゲインＧ２で増幅する場合には、クリップ基準電圧Ｖｃを低くする。これにより、第１増幅部１０２のクリップ電圧は低くなり、第１増幅部１０２の出力ダイナミックレンジは狭くなる。よって、第２増幅部４０３のゲインが切り替わっても、第２増幅部４０３の出力ダイナミックレンジ（光電変換装置４００の出力ダイナミックレンジ）の変動を低減することができる。
【０１４８】
以上より、本発明の実施の形態４に係る光電変換装置４００は、第２増幅部４０３のゲインの切り替えに連動して、第１増幅部１０２におけるクリップ電圧を変更する。これにより、第２増幅部４０３のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。すなわち、本発明の実施の形態４に係る光電変換装置４００は、第２増幅部４０３のゲインが切り替わった場合の、出力ダイナミックレンジの変動を低減することができる。よって、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【０１４９】
また、本発明の実施の形態４に係る光電変換装置４００は、第１増幅部１０２において、エミッタフォロア出力回路を構成するトランジスタ１３６のベースに、クリップ回路１１７を接続することで、ノードＶ２の電圧を端子Ｖｒｅｆ１に印加される基準電圧と、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。これにより、能動負荷の出力となるトランジスタ１３１の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置４００の応答特性劣化を防止できる。
【０１５０】
さらに、本発明の実施の形態４に係る光電変換装置４００は、受光素子１０１からの電流を増幅する第１増幅部１０２と、第１増幅部１０２により増幅された電圧を増幅する第２増幅部４０３とを備える。また、第１増幅部１０２及び第２増幅部４０３は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明の実施の形態４に係る光電変換装置４００は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、第１増幅部１０２及び第２増幅部４０３の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【０１５１】
すなわち、本発明の実施の形態４に係る光電変換装置４００は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【０１５２】
（実施の形態５）
本発明の実施の形態５に係る光電変換装置は、実施の形態４に係る光電変換装置４００の変形例であり、第２増幅部がゲインの異なる複数の増幅回路を備える。
【０１５３】
図１０は、本発明の実施の形態５に係る光電変換装置５００の構成を示す回路図である。なお、図４及び図７と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【０１５４】
図１０に示す光電変換装置５００は、光を電気信号に変換し、端子Ｖｏｕｔに出力する。光電変換装置５００は、受光素子１０１と、第１増幅部１０２と、第２増幅部５０３と、スイッチ制御回路１０４と、基準電圧回路４０１とを備える。図１０に示す光電変換装置５００は、第２増幅部５０３の構成が実施の形態４に係る光電変換装置４００と異なる。
【０１５５】
第２増幅部５０３は、第１増幅部１０２によりノードＶ１に出力された電圧を増幅し端子Ｖｏｕｔに出力する。また、第２増幅部５０３は、ゲイン可変である。第２増幅部５０３は、第２増幅回路５１０、５１１及び５１２と、スイッチ２２０と、抵抗２３０、２３１及び２３２とを備える。
【０１５６】
第２増幅回路５１０、５１１及び５１２は、それぞれゲインが異なる。第２増幅回路５１０、５１１及び５１２は、クリップ回路を備えない増幅回路である。例えば、第２増幅回路５１０、５１１及び５１２は、図５に示す第２増幅回路２１０から、クリップ回路１２７を除いた構成である。なお、第２増幅部５０３の構成及び動作は、第２増幅回路５１０、５１１及び５１２がクリップ回路を備えない点以外は、上述した実施の形態２の第２増幅部２０３と同様であり、説明は省略する。
【０１５７】
以上より、本発明の実施の形態５に係る光電変換装置５００は、第２増幅部５０３のゲインの切り替えに連動して、第１増幅部１０２におけるクリップ電圧を変更する。これにより、第２増幅部５０３のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。すなわち、本発明の実施の形態５に係る光電変換装置５００は、第２増幅部５０３のゲインが切り替わった場合の、出力ダイナミックレンジの変動を低減することができる。よって、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【０１５８】
また、本発明の実施の形態５に係る光電変換装置５００は、第１増幅部１０２において、エミッタフォロア出力回路を構成するトランジスタ１３６のベースに、クリップ回路１１７を接続することで、ノードＶ２の電圧を端子Ｖｒｅｆ１に印加される基準電圧と、トランジスタ１３０のベース・エミッタ間電圧ＶＢＥとの和となる電圧でクリップする。これにより、能動負荷の出力となるトランジスタ１３１の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置４００の応答特性劣化を防止できる。
【０１５９】
また、本発明の実施の形態５に係る光電変換装置５００は、受光素子１０１からの電流を増幅する第１増幅部１０２と、第１増幅部１０２により増幅された電圧を増幅する第２増幅部５０３とを備える。また、第１増幅部１０２及び第２増幅部５０３は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明の実施の形態５に係る光電変換装置５００は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、第１増幅部１０２及び第２増幅部５０３の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【０１６０】
すなわち、本発明の実施の形態５に係る光電変換装置５００は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【０１６１】
（実施の形態６）
本発明の実施の形態６に係る光電変換装置は、実施の形態４に係る光電変換装置４００の変形例であり、第１増幅部が帰還回路と並列に接続されるクリップ回路を備える。
【０１６２】
図１１は、実施の形態６に係る光電変換装置６００の構成を示す回路図である。なお、図６及び図７と同様の要素には同一の符号を付しており、詳細な説明は省略する。
【０１６３】
図１１に示す光電変換装置６００は、光を電気信号に変換し、端子Ｖｏｕｔに出力する。光電変換装置６００は、受光素子１０１と、第１増幅部３０２と、第２増幅部１０３と、スイッチ制御回路１０４と、基準電圧回路４０１とを備える。図１１に示す光電変換装置６００は、実施の形態４に係る光電変換装置４００に対して、第１増幅部３０２の構成が異なる。
【０１６４】
第１増幅部３０２は、図６に示す第１増幅部３０２と同様であり、第１増幅回路３１０と、複数の帰還回路１１１ａ、１１１ｂ及び１１１ｃと、スイッチ１１２と、複数の抵抗１１３ａ、１１３ｂ及び１１３ｃと、スイッチ１１４と、トランジスタ３３０とを備える。
【０１６５】
第１増幅回路３１０は、反転入力端子、非反転入力端子及び出力端子を有する差動増幅回路である。第１増幅回路３１０の反転入力端子は、受光素子１０１のカソードに接続され、非反転入力端子は抵抗１１３及びスイッチ１１４を介して端子Ｖｒｅｆ２に接続され、出力端子はノードＶ１に接続される。例えば、第１増幅回路３１０は、図２に示す第１増幅回路１１０の構成から、クリップ回路１１７を除いた回路構成である。
【０１６６】
トランジスタ３３０は、ノードＶ１の電圧の上昇を抑制する。トランジスタ３３０は、第１増幅部３０２により変換された電圧の電圧値を所定の電圧範囲外にならないようにクリップするクリップ回路である。トランジスタ３３０のベースは端子Ｖｒｅｆ１に接続され、エミッタはノードＶ１に接続され、コレクタは第１増幅回路３１０の反転入力端子に接続される。また、端子Ｖｒｅｆ１は、基準電圧回路４０１により生成された基準電圧が印加される。トランジスタ３３０は、ノードＶ１の電圧と第１増幅回路３１０の反転入力端子との電圧の差分が、端子Ｖｒｅｆ１に印加される基準電圧とトランジスタ３３０のベース・エミッタ間電圧ＶＢＥとの和以下となるようにクリップする。
【０１６７】
以上より、本発明の実施の形態６に係る光電変換装置６００は、トランジスタ３３０により、第１増幅部３０２の飽和を阻止でき、トランジスタ飽和によるアンプ応答特性の劣化（遅延）を防止することができる。これにより、書き込み時における大光量入射に対して、光電変換装置６００の応答特性劣化を防止できる。
【０１６８】
また、本発明の実施の形態６に係る光電変換装置６００は、第２増幅部４０３のゲインの切り替えに連動して、第１増幅部１０２におけるクリップ電圧を変更する。これにより、第２増幅部４０３のゲインが切り替わっても、光電変換装置として同じ電圧でクリップすることができる。すなわち、本発明の実施の形態６に係る光電変換装置６００は、第２増幅部４０３のゲインが切り替わった場合の、出力ダイナミックレンジの変動を低減することができる。よって、後段に接続される回路（ＦＥＰ等）の飽和を防止することができる。
【０１６９】
また、本発明の実施の形態６に係る光電変換装置６００は、受光素子１０１からの電流を増幅する第１増幅部１０２と、第１増幅部１０２により増幅された電圧を増幅する第２増幅部４０３とを備える。また、第１増幅部１０２及び第２増幅部４０３は、それぞれ複数のゲインを選択的に用いて増幅を行う。よって、本発明の実施の形態６に係る光電変換装置６００は、回路面積の増加を抑制しつつ、多数のゲイン切り替えが可能となる。また、第１増幅部１０２及び第２増幅部４０３の周波数特性、安定度及び応答特性の最適化を容易に行うことができる。
【０１７０】
すなわち、本発明の実施の形態６に係る光電変換装置６００は、多数のゲイン切り替えが可能であり、回路面積の増加を抑制し、応答特性劣化を防止し、かつ後段の回路の飽和を防止することができる。
【０１７１】
以上、本発明の実施の形態に係る光電変換装置について説明したが、本発明は、この実施の形態に限定されるものではない。
【０１７２】
例えば、図１０に示す実施の形態５に係る光電変換装置５００の第１増幅部１０２に上述した第１増幅部３０２を用いてもよい。
【０１７３】
また、上記実施の形態４〜６の説明において、光電変換装置が第１増幅部及び第２増幅部の２段の増幅部を備える例について説明したが、３段以上の増幅部を備えてもよい。例えば、第２増幅部４０３又は５０３により増幅された電圧を増幅する第３増幅部を備えてもよい。第３増幅部は、複数のゲインを選択的に用いて増幅を行う増幅部である。例えば、第３増幅部は、第２増幅部４０３又は５０３と同様の構成である。
【０１７４】
また、上記実施の形態４〜６の説明において、第２増幅部４０３及び５０３として、図７及び図１０に示す構成を説明したが、本発明はこれに限定されるものではない。すなわち、第２増幅部４０３及び５０３は、複数のゲインを選択的に用い増幅を行えればよい。例えば、上記説明では、第２増幅部４０３及び５０３は、非反転増幅回路であるが、反転増幅回路であってもよい。また、第２増幅部４０３及び５０３に反転増幅回路を用いる場合には、さらに、第２増幅部４０３及び５０３の後段に、第３増幅部となる反転増幅回路を備えてもよい。
【０１７５】
また、上記実施の形態１〜６の説明において、第１増幅部１０２及び３０２は、３つのゲインを切り替え可能な構成であるが、２以上のゲインを切り替え可能な構成であればよい。例えば、第１増幅部１０２及び３０２は、２つのゲインを切り替え可能な構成、又は４以上のゲインを切り替え可能な構成であってもよい。
【０１７６】
また、上記実施の形態１〜６の説明において、第２増幅部１０３及び４０３は２つのゲインを切り替え可能な構成であり、第２増幅部２０３及び５０３は３つのゲインを切り替え可能な構成であるが、第２増幅部１０３、２０３、４０３及び５０３は、２以上のゲインを切り替え可能な構成であればよい。例えば、第２増幅部１０３及び４０３は、３以上のゲインを切り替え可能な構成であってもよい。また、第２増幅部２０３及び５０３は、２つのゲインを切り替え可能な構成、又は４以上のゲインを切り替え可能な構成であってもよい。
【０１７７】
また、上記実施の形態１〜６の説明において、第１増幅部１０２及び３０２として、図１及び図６に示す構成を説明したが、本発明はこれに限定されるものではない。すなわち、第１増幅部は、複数のゲインを選択的に用い増幅を行い、且つクリップ回路を備えればよい。例えば、上記説明では、抵抗値の異なる複数の帰還回路を備える例について説明したが、図４に示す第２増幅部２０３のようにゲインの異なる複数の増幅回路を備えてもよい。
【０１７８】
また、上記実施の形態１〜６の説明において、第１増幅部１０２及び３０２は反転増幅回路であるが、非反転増幅回路であってもよい。
【０１７９】
また、上記実施の形態１〜６の説明において、スイッチ１１２により複数の帰還回路１１１のうちいずれかを選択することにより、第１増幅部１０２及び３０２のゲインを変更するとしたが、スイッチ１１２により帰還回路１１１のうち２以上の帰還回路１１１を選択、又は選択する帰還回路１１１の数を変更することで、第１増幅部１０２及び３０２のゲインを変更してもよい。すなわち、スイッチ１１２により複数の帰還回路１１１のうちいずれか１以上を選択することにより、第１増幅部１０２及び３０２のゲインを変更してもよい。同様に、上記実施の形態１、３、４及び６において、スイッチ１２２により帰還抵抗１２３ｂ及び１２３ｄのうちいずれか１以上を選択することにより、第２増幅部１０３及び４０３のゲインを変更してもよい。
【０１８０】
また、上記実施の形態１〜６の説明において、バイポーラトランジスタを用いた例について説明したが、電界効果トランジスタを用いてもよい。
【産業上の利用可能性】
【０１８１】
本発明は、光電変換装置に適用でき、特に、ＣＤ−Ｒ、ＣＤ±ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ±ＲＷ、ＤＶＤ−ＲＡＭ、及びＢｌｕ−ｒａｙなどの多種の記録メディアに対応した記録再生装置に用いられる光電変換装置に適用できる。
【図面の簡単な説明】
【０１８２】
【図１】本発明に係る実施の形態１に係る光電変換装置の構成を示す図である。
【図２】本発明に係る実施の形態１に係る第１増幅回路の構成を示す図である。
【図３】本発明に係る実施の形態１に係る第２増幅回路の構成を示す図である。
【図４】本発明に係る実施の形態２に係る光電変換装置の構成を示す図である。
【図５】本発明に係る実施の形態２に係る第２増幅回路の構成を示す図である。
【図６】本発明に係る実施の形態３に係る光電変換装置の構成を示す図である。
【図７】本発明に係る実施の形態４に係る光電変換装置の構成を示す図である。
【図８】基準電圧回路の構成を示す図である。
【図９】本発明に係る実施の形態４に係る基準電圧回路の構成を示す図である。
【図１０】本発明に係る実施の形態５に係る光電変換装置の構成を示す図である。
【図１１】本発明に係る実施の形態６に係る光電変換装置の変形例の構成を示す図である。
【図１２】従来の光電変換装置の構成を示す図である。
【図１３】従来の光電変換装置の構成を示す図である。
【符号の説明】
【０１８３】
１００、２００、３００、４００、５００、６００、７００、８００  光電変換装置
１０１、７０１、８０１  受光素子
１０２、３０２、８０２  第１増幅部
１０３、２０３、４０３、５０３、８０３  第２増幅部
１０４、８０５  スイッチ制御回路
１１０、３１０、８１０  第１増幅回路
１１１、１１１ａ、１１１ｂ、１１１ｃ、７１１、８１１、８１２、８１３  帰還回路
１１２、１１４、１２２、２２０、８１４、８１５、８２３、８３３  スイッチ
１１３、１１３ａ、１１３ｂ、１１３ｃ、１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ、２３０、２３１、２３２  抵抗
１１５、１２５、２４１  差動増幅部
１１６、１２６、２４２  出力部
１１７、１２７、２１３、２１４、２１５  クリップ回路
１２０、２１０、２１１、２１２、４２０、５１０、５１１、５１２、８２０、８２１、８２２  第２増幅回路
１２１  バイアス回路
１３０、１３１、１３２、１３３、１３４、１３５、１３６、１４０、１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８、１４９、３３０、４１２、７３０、７３１、７３２、７３３、７３４、７３６、７３７  トランジスタ
１３７、１５０、１５１、４１１  抵抗
１３８、１５２、４１０、４１５、７３８、７３９  電流源
１５３、４０１、７４０  基準電圧回路
２４０  差動増幅回路
４１３、４１４、４２３  カレントミラー回路
４３０  制御端子
７０２  増幅部
７１０  増幅回路
８０４  第３増幅部
８３０、８３１、８３２  第３増幅回路
【図１】
2008277915.tif 000003
【図２】
2008277915.tif 000004
【図３】
2008277915.tif 000005
【図４】
2008277915.tif 000006
【図５】
2008277915.tif 000007
【図６】
2008277915.tif 000008
【図７】
2008277915.tif 000009
【図８】
2008277915.tif 000010
【図９】
2008277915.tif 000011
【図１０】
2008277915.tif 000012
【図１１】
2008277915.tif 000013
【図１２】
2008277915.tif 000014
【図１３】
2008277915.tif 000015