(57)【要約】      （修正有）【課題】過電圧保護素子の材料と構造を提供する。【解決手段】この材料は、Ｐ型半導体粉末又はＮ型半導体粉末と、粘着剤とを含む。この過電圧保護素子は、第一の電極と、第二の電極と、この第一の電極とこの第二の電極の間に接続される多孔質マトリクスとを含むように構成される。更にこの過電圧保護素子を製造する方法を提供する。【選択図】図１
2008085281.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型半導体粉末又はＮ型半導体粉末うちのいずれか一方と、
粘着剤と
を含むことを特徴とする過電圧保護素子の材料。
【請求項２】
上記Ｐ型半導体粉末又は上記Ｎ型半導体粉末は、純度が９８％〜９９．９９％の間にある炭化珪素粉末であることを特徴とする請求項１に記載の過電圧保護素子の材料。
【請求項３】
上記Ｐ型半導体粉末又は上記Ｎ型半導体粉末は、その粒径が１〜５０μｍの間にあることを特徴とする請求項１に記載の過電圧保護素子の材料。
【請求項４】
上記粘着剤はガラス粉末を含むことを特徴とする請求項１に記載の過電圧保護素子の材料。
【請求項５】
上記粘着剤は高分子樹脂溶液を含むことを特徴とする請求項１に記載の過電圧保護素子の材料。
【請求項６】
上記粘着剤はガラス粉末及び高分子樹脂溶液を含むことを特徴とする請求項１に記載の過電圧保護素子の材料。
【請求項７】
材料ペーストを形成するように、所定の割合でＰ型半導体粉末又はＮ型半導体粉末と、粘着剤とを均一に混合させる工程と；
基板上に上記材料ペーストを付与する工程と；
上記基板に焼成処理を行う工程と；
を含むことを特徴とする過電圧保護素子を製造する方法。
【請求項８】
基板上に上記材料ペーストを付加する工程は、
上記基板上に第一の電極と第二の電極を形成する工程と；
上記材料ペーストを上記基板に付与して、上記材料ペーストをこれらの第一、第二の電極と部分的に重ねる工程と；
を含むことを特徴とする請求項７に記載の方法。
【請求項９】
基板上に上記材料ペーストを付与する工程は、
上記基板上に上記第一の電極を形成する工程と；
上記材料ペーストを上記基板に印刷する工程であって、上記材料ペーストは部分的に上記第一の電極と重ねられる工程と；
上記基板上に、部分的に上記材料ペーストと重なる上記第二の電極を形成する工程と；
を含むことを特徴とする請求項７に記載の方法。
【請求項１０】
第一の電極と、
第二の電極と、
上記第一の電極と上記第二の電極の間に接続される多孔質マトリクスと
を含むことを特徴とする過電圧保護素子の構造。
【請求項１１】
上記多孔質マトリクスでの細孔は、１０μｍ未満であることを特徴とする請求項１０に記載の構造。
【請求項１２】
上記多孔質マトリクスでの細孔は、上記多孔質マトリクスの体積全体の約５％〜９０％を占めることを特徴とする請求項１０に記載の構造。
【請求項１３】
上記多孔質マトリクスは、請求項１に記載の過電圧保護素子の材料に対して焼成処理を行うことによって形成されていることを特徴とする請求項１０に記載の構造。
【請求項１４】
更に他の基板を含み、また上記第一、第二の電極が隙間を介してその基板上に付着されていると共に、上記多孔質マトリクスが、この隙間の上方および一部のこの第一と第二の電極の上方に付着されていることを特徴とする請求項１０に記載の構造。
【請求項１５】
更に他の基板を含み、また上記第一の電極がこの基板上に付着され、上記多孔質マトリクスがこの基板と上記第一の電極上に付着され、上記第二の電極がこの基板と上記多孔質マトリクスの上方に付着されていることを特徴とする請求項１０に記載の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子の材料と構造およびその製造方法を提供し、特に、過電圧保護素子の材料と構造およびその製造方法を提供する。
【背景技術】
【０００２】
過電圧保護素子は、電子製品において汎用される部品であり、瞬間に起こった電荷の衝撃により壊れないように、電子製品における回路の一部を保護するために用いられる。一般的には、過電圧保護素子は、保護する回路の両端に並列され、その一端は接地端である。通常の状態では、過電圧保護素子は高インピーダンスであるが、異常な電荷（例えば、静電気）が入ると、過電圧保護素子が高インピーダンスから瞬間に低インピーダンスになって、異常に侵入したエネルギーを接地端へ導入させるように瞬時電流を生成することで、回路が静電気により破壊されることを効果的に回避できる。
【０００３】
一般的には、汎用される過電圧保護素子には、ショットキーダイオード（Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ） がある。ダイオードの製造において、高価な半導体プロセスを利用する必要があるが、まず、ＳｉやＳｉＣの単結晶を製造し、その後、ウェハに切り出すことが必要である。次に、ウェハ上に、不純物をドープするように、３価又は５価の原子をウェハ内に注入することにより、Ｐ型又はＮ型半導体層を形成する。その後、その層の上に、５価または３価の原子を注入すれば、Ｐ−Ｎのダイオードの本体を形成できる。最後に、そのウェハを小粒状にカットしてから、Ｐ−Ｎの両端にリード線を連接し、パッケージをすると、ダイオード素子を形成できる。ダイオードは片方向へ導通する素子であるので、回路の過電圧保護に適用する場合には、正方向における過電圧と負方向における過電圧との両方の保護をすべく、二個のダイオード素子を用いる必要がある。なお、ダイオードを用いて作製された保護素子は単結晶バルク（ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ  ｂｕｌｋ）であるため、１ｐＦ以上の一定の容量を生じ、周辺回路の特性に影響を与える。
【０００４】
ショットキーダイオードの他、米国特許Ｎｏ.４７２６９９１には過電圧保護素子の材料が記載されている。この特許は、導体又は半導体粉体の表面が一つの絶縁層により全体的にカバーされ、更に絶縁層の厚さをコントロールすることによって、過電圧保護素子の破壊電圧を調整することを技術的特徴とする。しかし、上記特許に示した絶縁層の厚さは数百のオングストローム（ａｎｇｓｔｒｏｍｓ）よりも小さいので、このような材料の構造は実用上に欠点が生じる。例えば、絶縁層の厚さが僅か数百のオングストローム内にあるため、厚さをコントロールする困難さが非常に高く、また、半導体粉体の表面をカバーする絶縁層が薄すぎると、素子のショートが生じ、一方、絶縁層の厚さが若干厚くなると、破壊電圧が上昇する。
【発明の開示】
【０００５】
従って、本発明の一つの目的は、製造コストを低下させる過電圧保護素子、それに用いられる材料およびその製造方法を提供することである。
【０００６】
本発明の他の目的は、製作の困難さを減少することができる過電圧保護素子、それに用いられる材料およびその製造方法を提供することにある。
【０００７】
本発明のまた他の目的は、低い容量性を有する電圧保護阻止、それに用いられる材料およびその製造方法を提供することにある。
【０００８】
本発明の一実施態様によれば、Ｐ型半導体粉末又はＮ型半導体粉末と、粘着剤とを含む、過電圧保護素子の粉末を提供できる。
【０００９】
本発明の他の実施態様によれば、所定の割合でＰ型半導体粉末又はＮ型半導体粉末と、粘着剤とを均一に混合させて、材料ペーストを形成する工程と；基板にその材料ペーストを付与する工程と；その基板に焼成（ｆｉｒｉｎｇ）処理を行う工程とを含む、過電圧保護素子を製造する方法を提供できる。
【００１０】
本発明のまた他の実施態様によれば、第一の電極と、第二の電極と、この第一の電極とこの第二の電極の間に接続される多孔質マトリクスとを含む、過電圧保護素子の構造を提供できる。
【００１１】
Ｐ型とＮ型半導体粉末は、精製することなく容易に取得できるため、材料コストを大幅に減少することができ、また過電圧保護素子は従来の半導体プロセスで製造されるものではないので、その製造コストも大幅に減少できる。また、本発明における過電圧保護素子の多孔質マトリクスにおいて、細孔が多く分布しており、空気のｋ値は極めて低いので、本発明における過電圧保護素子の容量は非常に低くなる。
【図面の簡単な説明】
【００１２】
添付図面と下記の説明を参照することによって、本発明の特徴と目的をより詳細に理解できる。簡単に言うと、これらの図面は下記の通りである。
【００１３】
図１は、本発明における多孔質マトリクスを拡大した図である。
【００１４】
図２は、本発明における過電圧保護素子での電流−電圧の曲線図である。
【００１５】
図３Ａと３Ｂは、本発明の一実施態様における過電圧保護素子を示す正面図と側面図である。
【００１６】
図４は、図３の過電圧保護素子における電流−電圧の曲線図である。
【００１７】
図５Ａと５Ｂは、本発明の他の実施態様における過電圧保護素子を示す正面図と側面図である。
【００１８】
図６は、図５の過電圧保護素子における電流−電圧の曲線図である。
【符号の説明】
【００１９】
１、１１            基板
２、３、１２、１３    電極
４                    隙間
５、１４              多孔質マトリクス
１０、２０            過電圧保護素子
【発明を実施するための最良の形態】
【００２０】
本発明の一実施態様は、過渡的な過電圧を保護する素子の構造を提供し、この素子は、第一の電極と、第二の電極と、その間に接続される多孔質マトリクスとを含む。図１は、多孔質マトリクスの拡大図であり、その中の黒い部分が細孔であり、細孔の大きさが約１０μｍ未満であると共に、その黒い部分は多孔質マトリクスの体積全体の５％〜９０％を占める。
【００２１】
本発明の一実施態様によれば、上記の多孔質マトリクスの材料は半導体粉末及び粘着剤からなる。半導体粉末を過電圧保護素子の製造に用いる前に、半導体粉末がＰ型又はＮ型特性を持つように、３価又は５価の元素を半導体粉末中に混合しておく必要がある。注意してほしいのは、本発明ではＰ型又はＮ型半導体粉末のうち一方だけ使用すればよく、両方とも使用する必要はない。その後、所定の割合で調整しながら十分に混合させた半導体粉末と粘着剤に対して、焼成処理を実行すると、図１に示す多孔質マトリクスを生成できる。注意してほしいのは、本実施態様で使用された半導体粉末は、シリコン系の半導体粉末であるＳｉＣであってもよく、粘着剤は、ガラス粉末や、高分子樹脂溶液、又は両方の組み合わせであってもよい。ＳｉＣは人工の鉱物であり、その粉末は一般に珪砂とコークスとの合成によって生成され、合成の時に窒素ガスを使う必要があるため、常に不純物がその中に混ざり込んで、一般に合成されたＳｉＣ粉末の純度は９８〜９９．９９％である。従って、合成されたＳｉＣ粉末自体も半導性を持つ。比較すると、半導体プロセスに用いられる単結晶のＳｉＣの純度は１００％（すなわち、絶縁体）であるので、本実施態様に用いられるシリコン系の半導体粉末はかなり安くて、より容易に得られる。特に注意してほしいのは、本発明に用いられる半導体粉末又は粘着剤は、以上の実施態様に記述されている種類に限定されず、また、もちろん、当業者は、それに代えて、上述の種類と同様又は相似する特性を有する材料によって多孔質マトリクスを容易に製造できる。
【００２２】
また、多孔質マトリクス構造上の強度、つまり粉体間の接着力は、焼結によって発生するものではなく、適当な粘着剤を適量で接着することによって発生するものである。また、形成された多孔構造は、粉末スタックの時に自然に生成したスタック細孔であり、粘着剤の粘着箇所以外の場所の粉体の間には、化学上の結合はなく、物理上の接触だけであるので、適当な特性を持つ粘着剤を選択して量を調整して、粘着剤が多孔質マトリクスの表面全体をカバーしないようにする限り、本発明による多孔質マトリクスは、容量が極めて低い。つまり、粉体の間に粘着箇所以外の場所は、化学上の結合がなく、物理上の接触だけであるので、粉体自体は半導性を持つものの、粉体の間には接触インピーダンスが自然に発生し、本実施態様で製造される過電圧保護素子は、一定の作業電圧で１μＡ以下の漏れ電流も維持して、絶縁に似た特性を持つ。
【００２３】
図２を参照する。図２は上記の実施態様における過電圧保護素子での電流−電圧曲線図である。図２に示すように、過電圧保護素子では、交差電圧が破壊電圧Ｖｔを超えると、瞬時電流が発生して瞬間に高インピーダンスから低インピーダンスになるとともに、その交差電圧を低い電圧値Ｖｃで維持させて、回路を保護する効果を達成する。なお、本発明の実施態様によれば、異なる破壊電圧を有する過電圧保護素子を生成したい場合、多孔質マトリクスの作製から着手する必要があり、以下の幾つかの採用可能な方法がある：（１）半導体粉末及び粘着剤の割合を調整して細孔の緻密さを変化させる；（２）粒径又は形状の異なる半導体粉末を使用する；（３）異なる特性を持つ粘着剤を使用する。例えば、転移点（ｔｒａｎｓｉｔｉｏｎ  ｔｅｍｐｅｒａｔｕｒｅ）や高温流動性の異なるガラス粉末、流動性が異なる高分子樹脂、又はガラスの粉末と高分子樹脂との相対割合が変化されたものを採用しても良い。
【００２４】
図３Ａと図３Ｂを参照する。図３Ａと図３Ｂは本発明の一実施態様における過電圧保護素子１０を示す正面図と側面図である。過電圧保護素子１０は、基板１と、電極２、３と、多孔質マトリクス５とを含む。電極２、３の間には隙間４があるとともに、多孔質マトリクス５は隙間４の上方と電極２、３の一部の上方に付着している。
【００２５】
図３Ａ、３Ｂにおける過電圧保護素子１０は、厚膜印刷で作られる。またその作り方は、まず酸化アルミ基板１上に二つの電極２、３を形成する工程と；所定の割合で半導体粉末と粘着剤を均一に混合し、例を挙げれば、本実施態様において重量比が６０％のＰ型又はＮ型ＳｉＣ粉末と、重量比が１０％のガラス粉末と、重量比が３０％のエチルセルロース樹脂溶液とを３本ロールミル（３−ｒｏｌｌ ｍｉｌｌ）で混練して材料ペーストを形成する工程と；次に、材料ペーストを電極２、３およびその間の隙間の上方に印刷する工程と；最後に、８５０℃での焼成処理を行い、材料ペーストが硬化（ｃｕｒｅ）して上記の多孔質マトリクス５になると共に、酸化アルミ基板１上に付着する工程と、を含む。上記の方法によって作製された過電圧保護素子１０は、１２Ｖの作業電圧での漏れ電流が約０.００１μＡ、容量値が約０．１ｐＦである。図４は、過電圧保護素子１０をトランスミッション・ライン・パルス（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｐｕｌｓｅ、ＴＬＰ）システムで測量した電流−電圧曲線図である。
【００２６】
次に、図５Ａと図５Ｂを参照する。図５Ａと図５Ｂは本発明の他の実施態様における過電圧保護素子２０を示す正面図と側面図である。過電圧保護素子２０は、基板１１と、電極１２、１３と、多孔質マトリクス１４とを含み、また、多孔質マトリクス１４は基板１１と電極１２に付着し、電極１３は基板１１と多孔質マトリクス１４の上方に付着している。
【００２７】
過電圧保護素子２０を製造する方法は、まず、酸化アルミ基板１１上に電極１２を形成する工程と；前の実施態様のような方式によって作製された材料ペーストを電極１２上に印刷する工程と；次に、印刷された材料ペーストを部分的にカバーするように電極１３を形成する工程と；最後に、焼成処理された材料ペーストを硬化させて、酸化アルミ基板１１上に付着した多孔質マトリクス１４を形成する工程とを含み、このようにすれば、過電圧保護素子２０の製造を完了できる。上記の実施態様により製造された過電圧保護素子２０は、１２Ｖの作動電圧での漏れ電流が約０.００５μＡ、容量値が約０．２ｐＦである。図６は、トランスミッション・ライン・パルスのシステムを用いて測定された過電圧保護素子２０の電流−電圧曲線図である。
【００２８】
以上により、本発明における過電圧保護素子は、それに用いられた材料がまだ精製されない半導体粉末を含むので、容易に取得でき、且つ大幅に材料コストを低下させる。過電圧保護素子は、従来の半導体プロセスで製造されるものではないので、その製造コストも大幅に低下される。また、本発明における過電圧保護素子は、多数の細孔があり、空気のｋ値は極めて低いので、過電圧保護素子は１ｐＦよりも小さい容量を持っている。また、本発明における過電圧保護素子は、厚膜プロセスや積層プロセス（ｌａｍｉｎａｔｉｎｇ ｐｒｏｃｅｄｕｒｅ）によって製造することができるので、容易にチップ化できる。
【００２９】
本発明の技術内容と特徴は上述のようであるが、本発明の技術分野に対して常識を有する技術者は、本発明の教示と開示を逸脱しなければ、多様の変化と修正を加えても良い。従って、本発明の範囲は開示された実施態様のみに限定されず、本発明を逸脱されない他の変化と修正も含み、以下のような請求の範囲に含まれる範囲である。
【図２】
2008085281.tif 000003
【図３Ａ】
2008085281.tif 000004
【図３Ｂ】
2008085281.tif 000005
【図４】
2008085281.tif 000006
【図５Ａ】
2008085281.tif 000007
【図５Ｂ】
2008085281.tif 000008
【図６】
2008085281.tif 000009
【図１】
2008085281.tif 000010