(57)【要約】【課題】ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法を提供する。【解決手段】高エネルギー状態にあるホールを浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して消去するデータ消去ステップＳ１１と、データ消去ステップＳ１１後、不揮発性半導体記憶装置を加熱処理する熱処理ステップＳ１２と、熱処理ステップＳ１２後、高エネルギー状態にある電子を浮遊ゲート電極に注入するデータ書き込みステップＳ１３と、を有してなる不揮発性半導体記憶装置のデータ書き換え方法とする。【選択図】図１
2008084977.tif 000002
【特許請求の範囲】
【請求項１】
制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、
高エネルギー状態にあるホールを前記浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して消去するデータ消去ステップと、
前記データ消去ステップ後、前記不揮発性半導体記憶装置を加熱処理する熱処理ステップと、
前記熱処理ステップ後、高エネルギー状態にある電子を前記浮遊ゲート電極に注入するデータ書き込みステップと、を有してなることを特徴とする不揮発性半導体記憶装置のデータ書き換え方法。
【請求項２】
前記熱処理ステップにおける熱処理温度が、２５０℃以上、５００℃以下であることを特徴とする請求項１に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項３】
前記不揮発性半導体記憶装置が、
前記不揮発性メモリトランジスタが行列状に配置された半導体基板における略四角形状の領域であるメモリマットと、
前記メモリマットを加熱する局部加熱手段とを有してなることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項４】
前記局部加熱手段が、
前記半導体基板上において前記メモリマットを取り囲むようにして配置された、多結晶シリコン層を発熱部とすることを特徴とする請求項３に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項５】
前記多結晶シリコン層が、前記制御ゲート電極と同時形成されてなることを特徴とする請求項４に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項６】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であることを特徴とする請求項４または５に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項７】
前記局部加熱手段が、
前記メモリマットを取り囲むようにして前記半導体基板に形成された２重の絶縁分離トレンチの間に形成された、高濃度不純物領域を発熱部とすることを特徴とする請求項３に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項８】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、
前記絶縁分離トレンチが、前記埋め込み酸化膜に達する絶縁分離トレンチであることを特徴とする請求項８に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項９】
前記発熱部に通電するための一対の電極が、それぞれ、前記略四角形状のメモリマットにおける互いに対向する一対の辺に沿って配置され、
ワード線とビット線が、それぞれ、前記一対の辺側からメモリマット外へ引き出されてなることを特徴とする請求項４乃至８のいずれか一項に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１０】
層間絶縁膜を介して、
前記行列状に配置された不揮発性メモリトランジスタおよび前記一対の辺と逆の互いに対向するもう一対の辺に沿って前記メモリマットを取り囲む前記発熱部の一部を覆うように、
金属層が配置されてなることを特徴とする請求項９に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１１】
前記局部加熱手段が、
層間絶縁膜を介して前記行列状に配置された不揮発性メモリトランジスタを覆うように配置された、ジグザグ形状のパターンを有する金属配線層を発熱部とすることを特徴とする請求項３に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１２】
各ワード線に、第１スイッチが挿入され、
隣り合ったワード線が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第２スイッチを介して互いに接続されてなり、
前記局部加熱手段が、
前記第１スイッチを開、前記第２スイッチを閉とした状態で、前記メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極を発熱部とすることを特徴とする請求項３に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１３】
前記メモリマット内における各行の不揮発性メモリトランジスタの互いに連結したソース領域が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第３スイッチを介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなり、
前記局部加熱手段が、
前記第３スイッチを閉とした状態で、前記メモリマット内におけるソース領域を発熱部とすることを特徴とする請求項３に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１４】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であることを特徴とする請求項１１乃至１３のいずれか一項に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１５】
前記局部加熱手段によるメモリマットの加熱温度が、当該メモリマット内に形成されているＰＮ接合の順方向電圧により測定されることを特徴とする請求項３乃至１４のいずれか一項に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項１６】
前記不揮発性半導体記憶装置が、車載用の電子装置に用いられることを特徴とする請求項１乃至１５のいずれか一項に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法に関する。
【背景技術】
【０００２】
制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが、例えば、特許第２８４８２２３号明細書（特許文献１）と特開２００５−１８４０２９号公報（特許文献２）に開示されている。また、このような不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置が、例えば、特開２００４−１８６４９０号公報（特許文献３）と特開平１１−３０６７７２号公報（特許文献４）に開示されている。
【０００３】
図１９は、特許文献１に開示された不揮発性メモリトランジスタ９の模式的な断面構造と、データ消去時における電圧印加状態を示す図である。
【０００４】
図１９に示す不揮発性メモリトランジスタ９は、Ｐ型半導体基板１の表面にｎ＋拡散層からなるドレイン２及びソース３と、ドレイン−ソース間の半導体表面を覆う７０ないし２００Åの酸化膜で構成された第１のゲート絶縁膜（トンネル膜）４と、その上の浮遊ゲート５、酸化膜−窒化膜−酸化膜の三層構造からなる絶縁膜６、制御ゲート７からなる二重ゲートを有し、ソース及びドレインは基板１よりも不純物濃度が高いＰ型領域８でくるまれている。
【０００５】
ソース３とドレイン２は同一構造、すなわち、対称構造である。
【０００６】
図１９の不揮発性メモリトランジスタ９におけるデータの書き込みは、チャネルを流れる高エネルギー状態にある電子（チャネルホットエレクトロン）を浮遊ゲート５に注入して行う。すなわち、ドレイン２に例えば３〜７Ｖ、制御ゲート７に６〜１１Ｖを印加し、ソース３及び基板１を接地して、ドレイン領域近傍でのインパクトイオニゼーションにより生じた電子を浮遊ゲート５に注入することにより行う。
【０００７】
不揮発性メモリトランジスタ９のデータの消去は、図１９に示すように，ドレイン３は開放状態とし、基板１を接地し、制御ゲート７に正の電圧、例えば２Ｖを印加しておき、ソース３にソース−基板間のアバランシェブレークダウン電圧以上の電圧、例えば９Ｖを印加して、ソース−基板間にアバランシェブレークダウンを生ぜしめ、これに伴う高エネルギー状態にあるホール（ホットホール）を浮遊ゲート５に注入することにより行う。
【０００８】
次に、図２０〜図２３により、上記不揮発性メモリトランジスタ９と同様の制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置されてなる、一般的な不揮発性半導体記憶装置について説明する。
【０００９】
図２０は、マイコンチップＣ１の構成を示した模式図である。図２０のマイコンチップＣ１におけるメモリマットＭ１，Ｍ２が、上記不揮発性半導体記憶装置に相当する部分である。メモリマットＭ１，Ｍ２は、以下に示すように、不揮発性メモリトランジスタ（メモリセル）が行列状に配置された領域で、半導体基板（チップ）１において略四角形状の領域をなしている。また、上記各不揮発性メモリトランジスタのデータを読み書きするための読み出し回路および書き込み回路が、メモリマットＭ１，Ｍ２の近くに適宜配置されている。
【００１０】
図２１は、図中に一点鎖線で囲ったメモリマットＭの内部構成を示す等価回路図である。また、図２２（ａ）は、メモリマットＭの内部構成要素のパターン例を示した模式的な平面図であり、図２２（ｂ）は、図２２（ａ）における二点鎖線Ａ−Ａでの断面図である。
【００１１】
図２１と図２２において、図中に破線で囲った部分が、不揮発性メモリトランジスタＴからなる１個のメモリセルとなっている。図２２（ｂ）に示すように、書き換え可能な不揮発性メモリトランジスタＴは、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有している。各不揮発性メモリトランジスタＴでは、浮遊ゲート電極ｇｆに電荷を注入することでデータ“１”の書き込みを行い、浮遊ゲート電極ｇｆにある電荷を除去することでデータ“１”の消去（データ“０”の書き込み）を行う。
【００１２】
メモリマットＭは、図２１に示すように、不揮発性メモリトランジスタＴが行列状に配置された領域であり、各不揮発性メモリトランジスタＴは、行番号ｍと列番号ｎで識別される。メモリマットＭ内においては、図２２（ａ）に示すように、各行に沿った不揮発性メモリトランジスタＴの制御ゲート電極ｇｃは一体的な共通領域となっており、各行毎にワード線と呼ばれる配線に接続されてメモリマットＭの外部に引き出される。また、各列に沿った不揮発性メモリトランジスタＴのドレイン領域ｄに接続するドレイン電極は、各列毎にビット線と呼ばれる共通配線に接続されてメモリマットＭの外部に引き出される。特定の不揮発性メモリトランジスタＴｍｎは、ｍ行のワード線とｎ列のビット線により選択される。尚、各行に沿った不揮発性メモリトランジスタＴのソース領域ｓは、各行毎に互いに連結した共通領域となっており、これらがソース線と呼ばれる共通配線に接続されてメモリマットＭの外部に引き出され接地される。図２２（ａ）に示すように、メモリマットＭ内におけるワード線とビット線は、互いに直交するように配置されており、略四角形状のメモリマットＭにおける互いに直交する二辺からそれぞれがメモリマットＭの外へ引き出される。
【００１３】
図２３は、行方向で２つに分割形成されたメモリマットＭａ，Ｍｂを有する、一般的な不揮発性半導体記憶装置９０の模式的な平面図である。図２２（ａ）のメモリマットＭと同様に、図２３に示す不揮発性半導体記憶装置９０の２つに分割形成されたメモリマットＭａ，Ｍｂについても、それぞれ、ワード線とビット線が、略四角形状のメモリマットＭａ，Ｍｂにおける互いに直交する二辺から外へ引き出される。
【特許文献１】特許第２８４８２２３号明細書
【特許文献２】特開２００５−１８４０２９号公報
【特許文献３】特開２００４−１８６４９０号公報
【特許文献４】特開平１１−３０６７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記書き換え可能な上記不揮発性メモリトランジスタ９，Ｔのデータ消去には、一般的に、トンネル膜４を介した電子放出法と前述したアバランシェブレークダウンによるホットホール注入法がある。ホットホール注入法は、トンネル膜４を介した電子放出法に較べて、低電圧での消去が可能である。
【００１５】
一方、ホットホール注入法は、ホットホールを浮遊ゲート５に注入する際にホットホールがトンネル酸化膜４中を通過するため、トンネル酸化膜４でホールトラップ（所謂、ウィークスポット）が発生し易い。このトンネル膜４にホールトラップが発生した不揮発性メモリトランジスタ９では、書き込み過程で浮遊ゲート５に蓄積された電荷が基板１に抜けやすくなる。このため、一度書き換えした不揮発性メモリトランジスタ９は、全く書き換えしていない不揮発性メモリトランジスタ９に較べて電荷保持特性が劣化し、信頼性が低下してしまうといった問題がある。
【００１６】
また、上記ホットホール注入は、半導体基板１とトンネル酸化膜４との界面にトラップ準位を発生させ、ＳＩＬＣ（Stress Induced Leak Current）と呼ばれるオフ状態でのリーク電流が増加して、サブスレッショルド特性が著しく劣化する。これによって、消去状態にある不揮発性メモリトランジスタ９のデータを読み出す際にドレインリーク電流が増加して、読み出しデータが反転し、読み出し不良が発生するといった問題がある。
【００１７】
図２４は、発明者らの調査で判明した、上記ホットホール注入法を用いた不揮発性半導体記憶装置の従来のデータ書き換え方法における問題の一例を示す図である。図２４（ａ）は、従来のデータ書き換え方法のフロー図であり、図２４（ｂ）は、データ書き込み後の不揮発性メモリトランジスタにおける閾値電圧Ｖｔｈの時間変化を示す図である。
【００１８】
従来のデータ書き換え方法では、最初にデータを書き込んだ後、図２４（ａ）に示すように、データ消去ステップＳ１を実行した後にデータ書き込みステップＳ２を実行して、不揮発性半導体記憶装置のデータ書き換えを行う。書き換えを繰り返し行う場合は、データ消去ステップＳ１とデータ書き込みステップＳ２の上記フローを繰り返す。ホットホール注入によるデータ消去ステップＳ１では、上述したように、ホールトラップやトラップ準位といったダメージが発生する。このため、図２４（ｂ）に示すように、第１回（データ消去無し）の書き込みでは、閾値電圧が長時間に渡って漸減する特性を示すものの、データ消去後の書き込み（第２回以降）では、上記ダメージにより発生する次にデータを書き込んだ直後の閾値電圧が短時間で急激に低下する現象が見られる。このため、データ消去後の書き込み（第２回以降）の書き込みでは、電荷保持時間も短縮して電荷保持性能が悪化してしまう。
【００１９】
そこで本発明は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法を提供することを目的としている。
【課題を解決するための手段】
【００２０】
請求項１に記載の発明は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、高エネルギー状態にあるホールを前記浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して消去するデータ消去ステップと、前記データ消去ステップ後、前記不揮発性半導体記憶装置を加熱処理する熱処理ステップと、前記熱処理ステップ後、高エネルギー状態にある電子を前記浮遊ゲート電極に注入するデータ書き込みステップと、を有してなることを特徴としている。
【００２１】
上記不揮発性半導体記憶装置のデータ書き換え方法によれば、データ消去ステップ後に発生する高エネルギー状態にあるホール（ホットホール）による以下のダメージを、後に行う熱処理ステップにおける当該不揮発性半導体記憶装置の熱処理で解消することができる。すなわち、上記不揮発性半導体記憶装置のデータ書き換え方法においては、ホットホールを浮遊ゲート電極に注入するに際して、半導体基板と浮遊ゲート電極の間のトンネル酸化膜で発生するホールトラップや、半導体基板とトンネル酸化膜の界面で発生するトラップ準位を、熱処理ステップにおける熱処理で解消する。これにより、上記ダメージにより発生する次にデータを書き込んだ直後の閾値電圧が短時間で急激に低下して電荷保持時間が短縮する現象も、熱処理ステップにおいて上記ダメージを解消することで、閾値電圧が長時間に渡って漸減する本来の特性に回復させることができる。このため、熱処理ステップ後に行うデータ書き込みステップで、浮遊ゲート電極に再び高エネルギー状態にある電子（チャネルホットエレクトロン）を注入してデータ書き込みを行っても、書き込み後の十分な電荷保持性能を確保することができる。また、上記ホールトラップやトラップ準位の解消で、これらダメージによるサブスレッショルド特性の悪化（オフ状態でのリーク電流の増加）も回復するため、消去状態にある不揮発性メモリトランジスタのデータ読み出し不良も抑制することができる。
【００２２】
以上のようにして、上記不揮発性半導体記憶装置のデータ書き換え方法は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法とすることができる。
【００２３】
上記不揮発性半導体記憶装置のデータ書き換え方法においては、請求項２に記載のように、前記熱処理ステップにおける熱処理温度が、２５０℃以上、５００℃以下であることが好ましい。
【００２４】
熱処理温度を２５０℃以上とすることで、上記ダメージの回復時間（熱処理時間）を実用的な１００秒以下に限定することができ、熱処理温度を５００℃以下とすることで、熱処理に伴う配線等の劣化を防止することができる。
【００２５】
上記不揮発性半導体記憶装置のデータ書き換え方法においては、請求項３に記載のように、前記不揮発性半導体記憶装置が、前記不揮発性メモリトランジスタが行列状に配置された半導体基板における略四角形状の領域であるメモリマットと、前記メモリマットを加熱する局部加熱手段とを有してなることが好ましい。
【００２６】
上記不揮発性半導体記憶装置は、メモリマットを加熱する局部加熱手段を有している。従って、上記データ書き換え方法における熱処理ステップでは、上記局部加熱手段を用いて、不揮発性メモリトランジスタが行列状に配置されたメモリマットの熱処理を行うことが可能である。
【００２７】
上記不揮発性半導体記憶装置における局部加熱手段は、高温槽等の高価で大型の熱処理装置ではなく、同一半導体基板（チップ）内に形成される小型で安価な加熱手段とすることができる。また、メモリマットのみを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットを瞬時に高温化することができ、４００℃程度の高い温度での熱処理が可能となる。これによって、上記不揮発性半導体記憶装置のデータ書き換え方法における熱処理ステップは、短時間の熱処理とすることができ、ホットホールでデータ消去する度に熱処理することが実用的に可能となる。
【００２８】
上記不揮発性半導体記憶装置における前記局部加熱手段は、例えば請求項４に記載のように、前記半導体基板上において前記メモリマットを取り囲むようにして配置された、多結晶シリコン層を発熱部とすることができる。この場合には、請求項５に記載のように、前記多結晶シリコン層が、前記制御ゲート電極と同時形成されてなることが好ましい。
【００２９】
これによれば、局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う上記不揮発性半導体記憶装置の製造コスの増大を抑制することができる。
【００３０】
尚、請求項６に記載のように、前記半導体基板は、単一バルクの半導体ウエハに限らず、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であってよい。この場合には、埋め込み酸化膜による断熱効果が得られるため、単一バルクの半導体ウエハを用いる場合に較べて、局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と熱処理時間の短縮を図ることができる。
【００３１】
上記不揮発性半導体記憶装置における前記局部加熱手段は、請求項７に記載のように、前記メモリマットを取り囲むようにして前記半導体基板に形成された２重の絶縁分離トレンチの間に形成された、高濃度不純物領域を発熱部としてもよい。これによれば、メモリマットを基板表面だけでなくより深い位置から加熱することができ、熱処理時におけるメモリマットの均熱性を高めることができる。また、絶縁分離トレンチは周囲の半導体基板に対して断熱効果があるため、これによっても局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と熱処理時間の短縮を図ることができる。
【００３２】
尚、この場合には、請求項８に記載のように、前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、前記絶縁分離トレンチが、前記埋め込み酸化膜に達する絶縁分離トレンチであることが好ましい。
【００３３】
これによれば、埋め込み酸化膜とに絶縁分離トレンチよる断熱効果が得られるため、局部加熱手段による加熱効率がさらに向上し、メモリマットの高温加熱と熱処理時間の短縮をより促進することができる。また、絶縁分離トレンチを埋め込み酸化膜に達するように形成することで、メモリマットと上記局部加熱手段の発熱部を確実に絶縁することができる。
【００３４】
上記不揮発性半導体記憶装置においては、請求項９に記載のように、前記発熱部に通電するための一対の電極が、それぞれ、前記略四角形状のメモリマットにおける互いに対向する一対の辺に沿って配置され、ワード線とビット線が、それぞれ、前記一対の辺側からメモリマット外へ引き出されてなることが好ましい。
【００３５】
上記不揮発性半導体記憶装置では、ワード線とビット線が、発熱部に通電するための電極が配置されている比較的温度上昇し難い略四角形状の互いに対向する辺側から、メモリマット外へ引き出されることとなる。これにより、上記局部加熱手段を用いて不揮発性半導体記憶装置の熱処理を実施するに際して、ワード線とビット線のメモリマット外への引き出し部の不要な加熱を抑制することができる。
【００３６】
尚、この場合には、請求項１０に記載のように、層間絶縁膜を介して、前記行列状に配置された不揮発性メモリトランジスタおよび前記一対の辺と逆の互いに対向するもう一対の辺に沿って前記メモリマットを取り囲む前記発熱部の一部を覆うように、金属層が配置されてなる構成とすることができる。
【００３７】
これによれば、上記金属層を、メモリマット全体を覆う伝熱板として機能させることができ、局部加熱手段の発熱部で発生する熱を、効率的にメモリマット内に伝播させることができる。従って、上記金属層がない場合に較べて、熱処理時におけるメモリマットの均熱性をより高めることができると共に、加熱時間を短縮して全体的な熱処理時間を短縮することができる。
【００３８】
一方、上記不揮発性半導体記憶装置における前記局部加熱手段は、請求項１１に記載のように、層間絶縁膜を介して前記行列状に配置された不揮発性メモリトランジスタを覆うように配置された、ジグザグ形状のパターンを有する金属配線層を発熱部とするように構成してもよい。
【００３９】
これによれば、上記金属配線層によりメモリマットの全体を上方から加熱することができ、電荷保持試験時におけるメモリマットの均熱性をより高めることができる。
【００４０】
また、上記不揮発性半導体記憶装置は、請求項１２に記載のように、各ワード線に、第１スイッチが挿入され、隣り合ったワード線が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第２スイッチを介して互いに接続されてなるように構成し、前記局部加熱手段を、前記第１スイッチを開、前記第２スイッチを閉とした状態で、前記メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極を発熱部とするように構成することができる。
【００４１】
これによれば、メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極が発熱部となるため、熱処理時におけるメモリマットの均熱性をより高めることができる。
【００４２】
さらに、上記不揮発性半導体記憶装置は、請求項１３に記載のように、前記メモリマット内における各行の不揮発性メモリトランジスタの互いに連結したソース領域が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第３スイッチを介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなるように構成し、前記局部加熱手段を、前記第３スイッチを閉とした状態で、前記メモリマット内におけるソース領域を発熱部とするように構成してもよい。
【００４３】
この場合には各行の不揮発性メモリトランジスタの互いに連結したソース領域が発熱部となるため、これによっても熱処理時におけるメモリマットの均熱性をより高めることができる。
【００４４】
尚、請求項１４に記載のように、上記不揮発性半導体記憶装置においても、前記半導体基板は、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であってよい。
【００４５】
また、請求項１５に記載のように、前記局部加熱手段によるメモリマットの加熱温度は、当該メモリマット内に形成されているＰＮ接合の順方向電圧により測定されることが好ましい。
【００４６】
通常、メモリマットの外周付近には、配線接続されない不揮発性メモリトランジスタのダミーセルが配置される。このメモリマット内に形成されているダミーセルのＰＮ接合の順方向電圧によりメモリマットの加熱温度を測定することが可能で、この場合には、安価で高精度な温度モニタが可能である。従って、信頼度の高い熱処理が可能となる。
【００４７】
上記不揮発性半導体記憶装置のデータ書き換え方法は、請求項１６に記載のように、前記不揮発性半導体記憶装置が、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられる場合に好適である。
【発明を実施するための最良の形態】
【００４８】
本発明は、図１９から図２３において説明したような、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法に関する。以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００４９】
図１（ａ）は、本発明の不揮発性半導体記憶装置のデータ書き換え方法を示すフロー図であり、図１（ｂ）は、本発明の効果の一例を示す図で、データ書き込み後の不揮発性メモリトランジスタにおける閾値電圧Ｖｔｈの時間変化を示す図である。
【００５０】
本発明の不揮発性半導体記憶装置のデータ書き換え方法では、最初にデータを書き込んだ後、図１（ａ）に示すように、データ消去ステップＳ１１を実行した後で熱処理ステップ１２を実行し、その後データ書き込みステップＳ１３を実行して、不揮発性半導体記憶装置のデータ書き換えを行う。書き換えを繰り返し行う場合は、データ消去ステップＳ１１、熱処理ステップ１２、データ書き込みステップＳ１３の上記フローを繰り返す。
【００５１】
データ消去ステップＳ１１では、高エネルギー状態にあるホール（ホットホール）を該不揮発性半導体記憶装置における不揮発性メモリトランジスタの浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して、書き込まれているデータを消去する。熱処理ステップＳ１２では、上記データ消去ステップＳ１１後、該不揮発性半導体記憶装置を加熱処理する。データ書き込みステップＳ１３では、上記熱処理ステップ１２後、高エネルギー状態にある電子（チャネルホットエレクトロン）を再び該不揮発性半導体記憶装置における不揮発性メモリトランジスタの浮遊ゲート電極に注入して、データを書き込む。
【００５２】
図１（ａ）に示す不揮発性半導体記憶装置のデータ書き換え方法では、すでに説明したように、ホットホール注入によるデータ消去ステップＳ１１において、ホールトラップやトラップ準位といったダメージが発生する。従って、図１（ｂ）において破線で示したように、データ消去ステップＳ１１後に熱処理ステップＳ１２を実施していない試料では、図２４（ｂ）と同様で、データを書き込んだ直後の閾値電圧が短時間で急激に低下する現象が見られることとなる。
【００５３】
一方、図１（ａ）に示す不揮発性半導体記憶装置のデータ書き換え方法によれば、データ消去ステップＳ１１後に発生するホットホールによる以下のダメージを、後に行う熱処理ステップＳ１２における当該不揮発性半導体記憶装置の熱処理で解消することができる。すなわち、図１（ａ）の不揮発性半導体記憶装置のデータ書き換え方法においては、ホットホールを例えば図１９に示す不揮発性メモリトランジスタ９の浮遊ゲート電極５に注入するに際して、半導体基板１と浮遊ゲート電極５の間のトンネル酸化膜４で発生するホールトラップや、半導体基板１とトンネル酸化膜４の界面で発生するトラップ準位を、熱処理ステップＳ１２における熱処理で解消する。これにより、上記ダメージにより発生する図１（ｂ）において破線で示した次にデータを書き込んだ直後の閾値電圧が短時間で急激に低下して電荷保持時間が短縮する現象も、熱処理ステップＳ１２において上記ダメージを解消することで、閾値電圧が長時間に渡って漸減する本来の特性に回復させることができる。このため、図１（ｂ）において実線で示したように、熱処理ステップＳ１２後に行うデータ書き込みステップＳ１３で、図１９の浮遊ゲート電極４に再びチャネルホットエレクトロンを注入してデータ書き込みを行っても、書き込み後の十分な電荷保持性能を確保することができる。また、上記ホールトラップやトラップ準位の解消で、これらダメージによるサブスレッショルド特性の悪化（オフ状態でのリーク電流の増加）も回復するため、消去状態にある不揮発性メモリトランジスタのデータ読み出し不良も抑制することができる。尚、以上に示した熱処理によってダメージが回復するトンネル酸化膜４は、シリコン酸化膜に限らず、その他の高誘電率酸化膜であってもよい。
【００５４】
以上のようにして、図１（ａ）に示す不揮発性半導体記憶装置のデータ書き換え方法は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法とすることができる。
【００５５】
次に、図１（ａ）の不揮発性半導体記憶装置のデータ書き換え方法を実施するにあたって、図１９から図２３において説明した不揮発性半導体記憶装置に較べて、より好ましい
不揮発性半導体記憶装置の構成を説明する。
【００５６】
図２は、上記不揮発性半導体記憶装置の概略構成を示す図で、不揮発性半導体記憶装置１００の模式的な平面図である。図３は、図２の不揮発性半導体記憶装置１００を具体化した例で、図３（ａ）は、メモリマットＭｅを有する不揮発性半導体記憶装置１００ａの模式的な平面図であり、図３（ｂ）は、図３（ａ）の二点鎖線Ｂ−Ｂでの断面図である。また、図４と図５は、図２の不揮発性半導体記憶装置１００を具体化した別の例で、図４は、不揮発性半導体記憶装置１００ｂの模式的な平面図であり、図５は、図４の不揮発性半導体記憶装置１００ｂにおける二点鎖線Ｃ−Ｃでの断面図である。尚、図３（ａ），（ｂ）および図４，図５に示す不揮発性半導体記憶装置１００ａ，１００ｂにおいて、図２２（ａ），（ｂ）に示したメモリマットＭの内部構成要素と同様の部分については、同じ符号を付した。
【００５７】
図２に示す不揮発性半導体記憶装置１００は、図２３に示した従来の不揮発性半導体記憶装置９０と同様に、行方向で２つに分割形成されたメモリマットＭｃ，Ｍｄを有している。メモリマットＭｃ，Ｍｄは、図２１と図２２に示したメモリマットＭと同様で、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された、半導体基板における略四角形状の領域である。
【００５８】
一方、図２に示す不揮発性半導体記憶装置１００は、図２３に示した従来の不揮発性半導体記憶装置９０と異なり、メモリマットＭｃ，Ｍｄを加熱する局部加熱手段を有している。不揮発性半導体記憶装置１００の局部加熱手段は、メモリマットＭｃ，Ｍｄを取り囲む発熱部ｈと略四角形状のメモリマットＭｃ，Ｍｄにおける互いに対向する一対の辺に沿って配置された電極ｅからなる。この局部加熱手段は、具体的には、後述するように幾つかの構成を採りうる。
【００５９】
図３（ａ），（ｂ）の不揮発性半導体記憶装置１００ａにおいては、単一バルクの半導体ウエハからなる半導体基板（ＬＯＣＯＳ）１上において、メモリマットＭｅを取り囲むようにして配置された多結晶シリコン層２ｈを、局部加熱手段の発熱部としている。尚、不揮発性半導体記憶装置１００ａでは、発熱部である多結晶シリコン層２ｈが、制御ゲート電極ｇｃと同時形成されている。多結晶シリコン層２ｈは、制御ゲート電極ｇｃと別の工程で形成してもよい。しかしながら、同時形成した場合には局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う不揮発性半導体記憶装置の製造コスの増大を抑制することができる。また、図３（ａ），（ｂ）の不揮発性半導体記憶装置１００ａでは、多結晶シリコン層からなる発熱部２ｈに接続する電極は図示を省略しているが、この電極は、制御ゲート電極ｇｃに接続する配線と同様にして、層間絶縁膜とコンタクトホールを介して発熱部２ｈに接続するように形成すればよい。
【００６０】
図４，図５の不揮発性半導体記憶装置１００ｂにおいては、メモリマットＭｅを取り囲むようにして単一バルクの半導体ウエハからなる半導体基板１に形成された２重の絶縁分離トレンチ３の間に形成された高濃度（Ｐ＋またはＮ＋）不純物領域４ｈを、局部加熱手段の発熱部としている。この高濃度不純物領域４ｈからなる発熱部により、図４，図５の不揮発性半導体記憶装置１００ｂでは、図３（ａ），（ｂ）の不揮発性半導体記憶装置１００ａに較べて、メモリマットＭｅを基板表面だけでなくより深い位置から加熱することができ、図１（ａ）の熱処理ステップＳ１２での熱処理時におけるメモリマットＭｅの均熱性を高めることができる。また、絶縁分離トレンチ３は周囲の半導体基板１に対して断熱効果があるため、これによって加熱効率が向上し、高温化と熱処理時間の短縮を図ることができる。
【００６１】
図３〜図５に示す不揮発性半導体記憶装置１００ａ，１００ｂのメモリマットＭｅと図２２に示したメモリマットＭとでは、半導体基板１における内部構造が同じである。すなわち、メモリマットＭｅは、図３（ａ）および図４に示すように、不揮発性メモリトランジスタＴが行列状に配置された領域である。メモリマットＭｅ内においては、各行に沿った不揮発性メモリトランジスタＴの制御ゲート電極ｇｃが、一体的な共通領域となっており、各行毎にワード線と呼ばれる配線に接続されている。また、各列に沿った不揮発性メモリトランジスタＴのドレイン領域ｄに接続するドレイン電極は、各列毎にビット線と呼ばれる共通配線に接続されている。このメモリマットＭｅ内におけるワード線とビット線は、互いに直交するように配置されている。尚、各行に沿った不揮発性メモリトランジスタＴのソース領域ｓは、各行毎に互いに連結した共通領域となっており、これらがソース線と呼ばれる共通配線に接続されている。
【００６２】
一方、図３〜図５に示す不揮発性半導体記憶装置１００ａ，１００ｂのメモリマットＭｅと図２２に示したメモリマットＭとでは、ビット線およびソース線の各メモリマットＮ，Ｍｅからの引き出し方法が異なっている。すなわち、メモリマットＭでは、図２２（ａ）に示すように、メモリマットＭ内において互いに直交するように配置されているワード線とビット線（およびソース線）は、略四角形状のメモリマットＭにおける互いに直交する二辺から、そのままそれぞれがメモリマットＭの外へ引き出されている。これに対してメモリマットＭｅでは、図３（ａ）および図４に示すように、ワード線とビット線（およびソース線）が、それぞれ、メモリマットＭｅにおける互いに対向する一対の辺側からメモリマットＭｅ外へ引き出されている。このような構成とするため、メモリマットＭｅにおけるワード線の引き出し方法はメモリマットＭの場合と同様であるものの、ビット線（およびソース線）のメモリマットＭｅからの引き出しには、第２配線層が用いられている。上記不揮発性半導体記憶装置１００ａ，１００ｂにおいてワード線とビット線（およびソース線）が引き出されるメモリマットＭｅの互いに対向する一対の辺は、図４に示すように、発熱部４ｈに通電するための一対の電極６ｅが配置される一対の辺に対応している。
【００６３】
従って、不揮発性半導体記憶装置１００ａ，１００ｂでは、図２の不揮発性半導体記憶装置１００で簡略化して示したように、ワード線とビット線が、発熱部ｈに通電するための電極ｅが配置されている比較的温度上昇し難い略四角形状の互いに対向する辺側から、メモリマットＭｃ，Ｍｄ（，Ｍｅ）外へ引き出されることとなる。これにより、上記局部加熱手段を用いて、不揮発性半導体記憶装置１００，１００ａ，１００ｂの図１（ａ）に示した熱処理ステップＳ１２での熱処理を実施するに際して、高温となる電極間の発熱部上方でのワード線とビット線のメモリマット外への引き出しをなくしている。このため、ワード線とビット線のメモリマットＭｃ〜Ｍｅ外への引き出し部の不要な加熱を抑制することができる。
【００６４】
以上の図２〜図５に示した不揮発性半導体記憶装置１００，１００ａ，１００ｂは、いずれも書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、それぞれメモリマットＭｃ〜Ｍｅを加熱する局部加熱手段を有している。従って、不揮発性半導体記憶装置１００，１００ａ，１００ｂの図１（ａ）に示したデータ書き換えでは、上記局部加熱手段を利用して、熱処理ステップＳ１２での熱処理を行うことが可能である。
【００６５】
上記局部加熱手段による熱処理は、局部加熱手段に所定電流を通電し、発熱部ｈ，２ｈ，４ｈを発熱させてメモリマットＭｃ〜Ｍｅの全体を所定時間加熱する。尚、局部加熱手段によるメモリマットＭｃ〜Ｍｅの加熱温度は、メモリマッＭｃ〜Ｍｅ内に形成されているＰＮ接合の順方向電圧（Ｖｆ）により測定されることが好ましい。通常、メモリマットＭｃ〜Ｍｅの外周付近には、配線接続されない不揮発性メモリトランジスタＴのダミーセルが配置される。このメモリマットＭｃ〜Ｍｅ内に形成されているダミーセルのＰＮ接合の順方向電圧によりメモリマットＭｃ〜Ｍｅの加熱温度を測定することが可能で、この場合には、安価で高精度な温度モニタが可能である。従って、信頼度の高い熱処理を実施することができる。
【００６６】
以上のように、図２〜図５に示した不揮発性半導体記憶装置１００，１００ａ，１００ｂにおける局部加熱手段は、高温槽等の高価で大型の熱処理装置ではなく、同一半導体基板（チップ）１内に形成される小型で安価な加熱手段とすることができる。また、メモリマットＭｃ〜Ｍｅのみを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットＭｃ〜Ｍｅを瞬時に高温化することができ、４００℃程度の高い温度での熱処理が可能となる。これによって、図１（ａ）に示す不揮発性半導体記憶装置のデータ書き換え方法における熱処理ステップＳ１２は、短時間の熱処理とすることができ、ホットホールでデータ消去する度に熱処理することが実用的に可能となる。
【００６７】
図６は、局部加熱手段による加熱時のメモリマット温度測定例で、局部加熱手段への供給電力とメモリマット温度の関係を示す図である。メモリマット温度は、前述した不揮発性メモリトランジスタのダミーセルにおけるソース領域とＰウエルのＰＮ接合の順方向電圧により測定し、連続モニタしている。図６に示すように、局部加熱手段を用いたメモリマットの加熱によれば、数ワットの供給電力で５００℃程度までメモリマットを加熱することができる。
【００６８】
以上のように、局部加熱手段を用いればメモリマットを簡単に高温状態にできるため、上記不揮発性半導体記憶装置１００，１００ａ，１００ｂは、熱処理を短時間で実施することができる。
【００６９】
図７は、上記局部加熱手段を用いたメモリマットの加熱実験によって得られた、熱処理温度とダメージ回復時間（熱処理時間）の関係をまとめて示した図である。実験は１００回の書き換えを行った後のダメージの回復に必要な熱処理温度と熱処理時間の関係を示しており、ダメージ回復時間は１／Ｔで表した熱処理温度に対してほぼ直線的な関係となる。活性化エネルギーＥａは１．１ｅＶである。熱処理温度４００℃ではダメージ回復時間１００ｓｅｃ、熱処理温度３００℃ではダメージ回復時間１０ｓｅｃ、熱処理温度４００℃ではダメージ回復時間０．３ｓｅｃ、熱処理温度５００℃ではダメージ回復時間０．０３ｓｅｃとなり、高温に加熱するほど熱処理時間を大幅に短縮できる。
【００７０】
図７に示す結果より、図１（ａ）に示す不揮発性半導体記憶装置のデータ書き換え方法においては、熱処理ステップＳ１２における熱処理温度が、２５０℃以上、５００℃以下であることが好ましい。熱処理温度を２５０℃以上とすることで、上述したようにダメージの回復時間（熱処理時間）を実用的な１００秒以下に限定することができ、熱処理温度を５００℃以下とすることで、熱処理に伴う配線等の劣化を防止することができる。
【００７１】
図８は、図３（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの変形例で、不揮発性半導体記憶装置１００ｃの模式的な断面図である。図９は、図４，図５に示す不揮発性半導体記憶装置１００ｂの変形例で、不揮発性半導体記憶装置１００ｄの模式的な断面図である。尚、図８，図９の不揮発性半導体記憶装置１００ｃ，１００ｄにおいて、それぞれ、図３（ａ），（ｂ）の不揮発性半導体記憶装置１００ａおよび図４，図５の不揮発性半導体記憶装置１００ｂと同様の部分については、同じ符号を付した。
【００７２】
図３（ａ），（ｂ）の不揮発性半導体記憶装置１００ａと図４，図５の不揮発性半導体記憶装置１００ｂでは、いずれも、単一バルクの半導体ウエハからなる半導体基板１が用いられていた。これに対して、図８と図９の不揮発性半導体記憶装置１００ｃ，１００ｄにおいては、埋め込み酸化膜５を有するＳＯＩ構造の半導体基板１ａが用いられている。図８と図９の不揮発性半導体記憶装置１００ｃ，１００ｄにおいては、埋め込み酸化膜５による断熱効果が得られるため、単一バルクの半導体ウエハを用いる図３〜図５に示した不揮発性半導体記憶装置１００ａ，１００ｂに較べて、局部加熱手段による加熱効率が向上し、メモリマットＭｅの高温加熱と熱処理時間の短縮を図ることができる。尚、図９の不揮発性半導体記憶装置１００ｄにおける絶縁分離トレンチ３は、埋め込み酸化膜５に達するように形成されている。これによって、メモリマットＭｅと局部加熱手段の発熱部４ｈを確実に絶縁することができる。
【００７３】
図１０は、図３（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの別の変形例で、不揮発性半導体記憶装置１００ｅの模式的な平面図である。
【００７４】
図１０に示す不揮発性半導体記憶装置１００ｅでは、図３（ａ）に示した不揮発性半導体記憶装置１００ａに対して、層間絶縁膜（図示省略）を介して、行列状に配置された不揮発性メモリトランジスタＴおよびメモリマットＭｅからワード線とビット線が引き出される一対の辺と逆の互いに対向するもう一対の辺に沿ってメモリマットＭｅを取り囲む発熱部２ｈの一部を覆うように、第３の金属層７ｒが配置されている。
【００７５】
図１０の不揮発性半導体記憶装置１００ｅにおける金属層７ｒは、メモリマットＭｅ全体を覆う伝熱板として機能させることができ、局部加熱手段の発熱部２ｈで発生する熱を、効率的にメモリマットＭｅ内に伝播させることができる。従って、金属層７ｒがない図３（ａ）に示した不揮発性半導体記憶装置１００ａに較べて、熱処理時におけるメモリマットＭｅの均熱性をより高めることができると共に、加熱時間を短縮して熱処理時間を短縮することができる。
【００７６】
以上に示した不揮発性半導体記憶装置においては、いずれも、メモリマットを加熱する局部加熱手段の発熱部が、メモリマットを取り囲むようにして配置されていた。次に、メモリマットを加熱する局部加熱手段の発熱部がメモリマット上に配置されている不揮発性半導体記憶装置を示す。
【００７７】
図１１と図１２は、上記不揮発性半導体記憶装置の例で、それぞれ、不揮発性半導体記憶装置１０１，１０１ａの模式的な平面図である。図１１の不揮発性半導体記憶装置１０１では、図２２（ａ）に示したメモリマットＭに対して、層間絶縁膜（図示省略）を介して行列状に配置された不揮発性メモリトランジスタＴを覆うように、ジグザグ形状のパターンを有する金属配線層８ｈが配置されている。また、図１２の不揮発性半導体記憶装置１０１ａでは、図３（ａ）に示した不揮発性半導体記憶装置１０１ａに対して、層間絶縁膜（図示省略）を介して行列状に配置された不揮発性メモリトランジスタＴを覆うように、ジグザグ形状のパターンを有する金属配線層７ｈが配置されている。
【００７８】
図１１と図１２に示す不揮発性半導体記憶装置１０１，１０１ａでは、いずれも、メモリマットＭ，Ｍｅを加熱する局部加熱手段が、上記層間絶縁膜（図示省略）を介して行列状に配置された不揮発性メモリトランジスタＴを覆うように配置された、ジグザグ形状のパターンを有する金属配線層８ｈ，７ｈを発熱部とするように構成されている。
【００７９】
図１１と図１２に示す不揮発性半導体記憶装置１０１，１０１ａにおいては、上記金属配線層８ｈ，７ｈによりメモリマットＭ，Ｍｅの全体を上方から加熱することができ、発熱部がメモリマットを取り囲むようにして配置された不揮発性半導体記憶装置に較べて、熱処理時におけるメモリマットＭ，Ｍｅの均熱性をより高めることができる。
【００８０】
以上のように、図１１と図１２に示す不揮発性半導体記憶装置１０１，１０１ａについても、いずれも、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、データ消去後の熱処理を短時間で実施することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。
【００８１】
尚、図１２の不揮発性半導体記憶装置１０１ａでは、図３（ａ）に示した不揮発性半導体記憶装置１０１ａに対して、メモリマットＭｅの第２の局部加熱手段として、金属配線層７ｈからなる発熱部を追加する例を示した。これに限らず、図１０の不揮発性半導体記憶装置１００ｅを除く上述した他の不揮発性半導体記憶装置に対しても、メモリマットＭｅの第２の局部加熱手段として、金属配線層７ｈからなる発熱部を追加することができる。
【００８２】
以上に示した不揮発性半導体記憶装置では、いずれも、メモリマットの周辺に局部加熱手段の発熱部が配置されていた。次に、メモリマット内の構造の一部を局部加熱手段の発熱部とする不揮発性半導体記憶装置を示す。
【００８３】
図１３は、上記不揮発性半導体記憶装置の一例である不揮発性半導体記憶装置１０２ａの等価回路図で、メモリマットＭｆ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。図１４は、不揮発性半導体記憶装置１０２ａのデータ消去後の熱処理において、メモリマットＭｆ加熱時の回路状態を示した図である。また、図１５は、図１４の不揮発性半導体記憶装置１０２ａのメモリマットＭｆ加熱時において、メモリマットＭｆ内を流れる加熱電流Ｉｇｃの電流経路を示した図である。
【００８４】
図２１に示したメモリマットＭの等価回路図と比較してわかるように、図１３と図１４に示す不揮発性半導体記憶装置１０２ａでは、メモリマットＭｆの各ワード線に、第１スイッチＳＷ１が挿入され、隣り合ったワード線が、略四角形状のメモリマットＭｆにおける互いに対向する一対の辺の両側で、それぞれ、第２スイッチＳＷ２を介して互いに接続されてなるように構成されている。従って、図１３に示すように、第１スイッチＳＷ１を閉、第２スイッチＳＷ２を開としたメモリマットＭｆの回路状態は、図２１に示したメモリマットＭと同じ回路状態であり、この状態でメモリマットＭｆ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換えが可能である。
【００８５】
一方、図１４に示すように、略四角形状のメモリマットＭｆにおける互いに対向する一対の辺の両側で第２スイッチＳＷ２を介して互いに接続された回路をそれぞれ加熱電源とＧＮＤに接続し、第１スイッチＳＷ１を開、第２スイッチＳＷ２を閉とする。これにより、図１４と図１５に示すように、メモリマットＭｆ内における各行の不揮発性メモリトランジスタＴの一体形成された制御ゲート電極ｇｃに、図中太線矢印で示した電流Ｉｇｃを流すことができる。すなわち、図１３〜図１５に示す不揮発性半導体記憶装置１０２ａでは、メモリマットＭｆを加熱する局部加熱手段が、第１スイッチＳＷ１を開、第２スイッチＳＷ２を閉とした状態で、メモリマットＭｆ内における各行の不揮発性メモリトランジスタＴの一体形成された制御ゲート電極ｇｃを発熱部とするように構成されている。従って、不揮発性半導体記憶装置１０２ａにおいては、前述したメモリマットを取り囲むように局部加熱手段の発熱部が配置されてなる不揮発性半導体記憶装置に較べて、熱処理時におけるメモリマットＭｆの均熱性をより高めることができる。
【００８６】
図１６は、別の例である不揮発性半導体記憶装置１０２ｂの等価回路図で、メモリマットＭｇ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。図１７は、不揮発性半導体記憶装置１０２ｂのデータ消去後の熱処理において、メモリマットＭｇ加熱時の回路状態を示した図である。また、図１８は、図１７の不揮発性半導体記憶装置１０２ｂのメモリマットＭｇ加熱時において、メモリマットＭｇ内を流れる加熱電流Ｉｓの電流経路を示した図である。
【００８７】
図２１に示したメモリマットＭの等価回路図と比較してわかるように、図１６と図１７に示す不揮発性半導体記憶装置１０２ｂでは、メモリマットＭｇ内における各行の不揮発性メモリトランジスタＴの互いに連結したソース領域Ｓが、略四角形状のメモリマットＭｇにおける互いに対向する一対の辺の両側で、それぞれ、第３スイッチＳＷ３を介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなるように構成されている。従って、図１６に示すように、第３スイッチＳＷ３を開としたメモリマットＭｇの回路状態は、図２１に示したメモリマットＭと同じ回路状態であり、この状態でメモリマットＭｇ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換えが可能である。
【００８８】
一方、第３スイッチＳＷ３を閉とした場合には、図１７と図１８に示すように、メモリマットＭ９内における各行の不揮発性メモリトランジスタＴの互いに連結したソース領域ｓに、図中太線矢印で示した電流Ｉｓを流すことができる。すなわち、図１６〜図１８に示す不揮発性半導体記憶装置１０２ｂでは、メモリマットＭｇを加熱する局部加熱手段が、第３スイッチＳＷ３を閉とした状態で、メモリマットＭｇ内における各行の不揮発性メモリトランジスタＴの互いに連結したソース領域ｓを発熱部とするように構成されている。従って、不揮発性半導体記憶装置１０２ｂにおいても、前述したメモリマットを取り囲むように局部加熱手段の発熱部が配置されてなる不揮発性半導体記憶装置に較べて、電荷保持試験時におけるメモリマットＭｇの均熱性をより高めることができる。
【００８９】
以上のように、図１３〜図１８に示す不揮発性半導体記憶装置１０２ａ，１０２ｂについても、いずれも、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、データ消去後の熱処理を短時間で容易に実施することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。
【００９０】
尚、図１３〜図１８に示す不揮発性半導体記憶装置１０２ａ，１０２ｂは、いずれも、メモリマットＭｆ，Ｍｇ内の構造の一部を発熱部とする局部加熱手段を有した不揮発性半導体記憶装置である。しかしながらこれに限らず、図１３〜図１８に示す不揮発性半導体記憶装置１０２ａ，１０２ｂにおいて、前述した不揮発性半導体記憶装置において示したメモリマットの周辺に発熱部が配置されてなる局部加熱手段を組み合わせて用いるようにしてもよい。
【００９１】
また、上記不揮発性半導体記憶装置における局部加熱手段は、メモリマットを加熱する局部加熱手段であれば、以上に例示した局部加熱手段に限らず、別の局部加熱手段であってもよい。
【００９２】
以上に示したように、上記不揮発性半導体記憶装置のデータ書き換え方法は、データ消去後の熱処理を短時間で容易に実施することができるとともに、上記不揮発性半導体記憶装置は、安価に製造することのできる不揮発性半導体記憶装置となっている。従って、上記不揮発性半導体記憶装置とそのデータ書き換え方法は、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられて好適である。具体的には、上記不揮発性半導体記憶装置とそのデータ書き換え方法は、車載用電子システムのＥＣＵや、モータ／センサ等アクチュエータ一体製品の制御用ＩＣに搭載し、ＣＰＵのプログラム格納・変更時の記憶用メモリや、モータ／センサ個々の特性の調整用として好適である。
【図面の簡単な説明】
【００９３】
【図１】（ａ）は、本発明の不揮発性半導体記憶装置のデータ書き換え方法を示すフロー図であり、（ｂ）は、本発明の効果の一例を示す図で、データ書き込み後の不揮発性メモリトランジスタにおける閾値電圧Ｖｔｈの時間変化を示す図である。
【図２】好ましい不揮発性半導体記憶装置の概略構成を示す図で、不揮発性半導体記憶装置１００の模式的な平面図である。
【図３】図２の不揮発性半導体記憶装置１００を具体化した例で、（ａ）は、メモリマットＭｅを有する不揮発性半導体記憶装置１００ａの模式的な平面図であり、（ｂ）は、（ａ）の二点鎖線Ｂ−Ｂでの断面図である。
【図４】図２の不揮発性半導体記憶装置１００を具体化した別の例で、不揮発性半導体記憶装置１００ｂの模式的な平面図である。
【図５】図４の不揮発性半導体記憶装置１００ｂにおける二点鎖線Ｃ−Ｃでの断面図である。
【図６】局部加熱手段による加熱時のメモリマット温度測定例で、ウエハチャック温度を２５℃とした場合における局部加熱手段への供給電力とメモリマット温度の関係を示す図である。
【図７】熱処理温度とダメージ回復時間（熱処理時間）の関係をまとめて示した図である。
【図８】図３（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの変形例で、不揮発性半導体記憶装置１００ｃの模式的な断面図である。
【図９】図４，図５に示す不揮発性半導体記憶装置１００ｂの変形例で、不揮発性半導体記憶装置１００ｄの模式的な断面図である。
【図１０】図３（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの別の変形例で、不揮発性半導体記憶装置１００ｅの模式的な平面図である。
【図１１】局部加熱手段の発熱部がメモリマット上に配置されている不揮発性半導体記憶装置の例で、不揮発性半導体記憶装置１０１の模式的な平面図である。
【図１２】局部加熱手段の発熱部がメモリマット上に配置されている別の不揮発性半導体記憶装置の例で、不揮発性半導体記憶装置１０１ａの模式的な平面図である。
【図１３】メモリマット内の構造の一部を局部加熱手段の発熱部とする不揮発性半導体記憶装置１０２ａの等価回路図で、メモリマットＭｆ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。
【図１４】不揮発性半導体記憶装置１０２ａのデータ消去後の熱処理において、メモリマットＭｆ加熱時の回路状態を示した図である。
【図１５】図１４の不揮発性半導体記憶装置１０２ａのメモリマットＭｆ加熱時において、メモリマットＭｆ内を流れる加熱電流Ｉｇｃの電流経路を示した図である。
【図１６】メモリマット内の構造の一部を局部加熱手段の発熱部とする別の不揮発性半導体記憶装置１０２ｂの等価回路図で、メモリマットＭｇ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。
【図１７】不揮発性半導体記憶装置１０２ｂのデータ消去後の熱処理において、メモリマットＭｇ加熱時の回路状態を示した図である。
【図１８】図１７の不揮発性半導体記憶装置１０２ｂのメモリマットＭｇ加熱時において、メモリマットＭｇ内を流れる加熱電流Ｉｓの電流経路を示した図である。
【図１９】特許文献１に開示された不揮発性メモリトランジスタ９の模式的な断面構造と、データ消去時における電圧印加状態を示す図である。
【図２０】マイコンチップＣ１の構成を示した模式図である。
【図２１】図中に一点鎖線で囲ったメモリマットＭの内部構成を示す等価回路図である。
【図２２】（ａ）は、メモリマットＭの内部構成要素のパターン例を示した模式的な平面図であり、（ｂ）は、（ａ）における二点鎖線Ａ−Ａでの断面図である。
【図２３】行方向で２つに分割形成されたメモリマットＭａ，Ｍｂを有する、一般的な不揮発性半導体記憶装置９０の模式的な平面図である。
【図２４】ホットホール注入法を用いた不揮発性半導体記憶装置の従来のデータ書き換え方法における問題の一例を示す図で、（ａ）は従来のデータ書き換え方法のフロー図であり、（ｂ）はデータ書き込み後の不揮発性メモリトランジスタにおける閾値電圧Ｖｔｈの時間変化を示す図である。
【符号の説明】
【００９４】
９０，１００，１００ａ〜１００ｅ，１０１，１０１ａ，１０２ａ，１０２ｂ  不揮発性半導体記憶装置
Ｍ，Ｍ１，Ｍ２，Ｍａ〜Ｍｇ  メモリマット
Ｔ  不揮発性メモリトランジスタ
ｓ  ソース領域
ｄ  ドレイン領域
ｇｃ  制御ゲート電極
ｇｆ  浮遊ゲート電極
ｈ  発熱部
２ｈ  多結晶シリコン層（発熱部）
４ｈ  高濃度不純物領域（発熱部）
７ｈ，８ｈ  金属配線層（発熱部）
ｅ，６ｅ  電極
ＳＷ１〜ＳＷ３  スイッチ
１，１ａ  半導体基板
３  絶縁分離トレンチ
５  埋め込み酸化膜
７ｒ  金属層
【図１】
2008084977.tif 000003
【図２】
2008084977.tif 000004
【図３】
2008084977.tif 000005
【図４】
2008084977.tif 000006
【図５】
2008084977.tif 000007
【図６】
2008084977.tif 000008
【図７】
2008084977.tif 000009
【図８】
2008084977.tif 000010
【図９】
2008084977.tif 000011
【図１０】
2008084977.tif 000012
【図１１】
2008084977.tif 000013
【図１２】
2008084977.tif 000014
【図１３】
2008084977.tif 000015
【図１４】
2008084977.tif 000016
【図１５】
2008084977.tif 000017
【図１６】
2008084977.tif 000018
【図１７】
2008084977.tif 000019
【図１８】
2008084977.tif 000020
【図１９】
2008084977.tif 000021
【図２０】
2008084977.tif 000022
【図２１】
2008084977.tif 000023
【図２２】
2008084977.tif 000024
【図２３】
2008084977.tif 000025
【図２４】
2008084977.tif 000026