(57)【要約】【課題】応答速度が速い電圧クランプ回路を提供する。【解決手段】この電圧クランプ回路１は、負のしきい値電圧（−２Ｖ）を有するノーマリーオン型の電界効果トランジスタ８のドレインを入力ノードＮ８に接続し、そのソースを出力ノードＮ９に接続するとともに抵抗素子９を介して接地し、そのゲートに可変直流電源１０の出力電圧（２Ｖ）を与えたものである。抵抗素子９の電圧降下によって出力ノードＮ９の電圧Ｖｏｕｔがクランプ電圧Ｖｃ（＝４Ｖ）よりも高くなると電界効果トランジスタ８がオフするので、出力電圧ＶｏｕｔはＶｃ以下に制限される。したがって、ダイオードなどを用いていた従来の電圧クランプ回路よりも応答速度が速くなる。【選択図】図１
2008309702.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードの電圧がクランプ電圧よりも低い場合は前記入力ノードの電圧を出力ノードに伝達し、前記入力ノードの電圧が前記クランプ電圧よりも高い場合は前記出力ノードの電圧を前記クランプ電圧に固定する電圧クランプ回路であって、
負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とを備え、
前記電界効果トランジスタのドレインは前記入力ノードに接続され、そのソースは前記出力ノードに接続され、そのゲートは第１の基準電圧を受け、
前記抵抗素子の一方電極は前記出力ノードに接続され、その他方電極は第２の基準電圧を受け、
前記クランプ電圧は、前記電界効果トランジスタのしきい値電圧の絶対値と前記第１の基準電圧との和の電圧である、電圧クランプ回路。
【請求項２】
前記電界効果トランジスタはワイドバンドギャップ半導体で形成されている、請求項１に記載の電圧クランプ回路。
【請求項３】
入力ノードの電圧がクランプ電圧よりも低い場合は前記入力ノードの電圧を出力ノードに伝達し、前記入力ノードの電圧が前記クランプ電圧よりも高い場合は前記出力ノードの電圧を前記クランプ電圧に固定する電圧クランプ回路であって、
各々が負のしきい値電圧を有するノーマリーオン型の第１〜第Ｎ（ただし、Ｎは２以上の整数である）の電界効果トランジスタと、第１〜第Ｎの抵抗素子とを備え、
前記第１〜第Ｎの電界効果トランジスタのドレインはともに前記入力ノードに接続され、前記第１の電界効果トランジスタのゲートは第１の基準電圧を受け、前記第１〜第Ｎ−１の電界効果トランジスタのソースはそれぞれ前記第２〜第Ｎの電界効果トランジスタのゲートに接続され、前記第Ｎの電界効果トランジスタのソースは前記出力ノードに接続され、
前記第１〜第Ｎの抵抗素子の一方電極はそれぞれ第１〜第Ｎの電界効果トランジスタのソースに接続され、それらの他方電極はともに第２の基準電圧を受け、
前記クランプ電圧は、前記第１〜第Ｎの電界効果トランジスタのしきい値電圧の絶対値の総和と前記第１の基準電圧との和の電圧である、電圧クランプ回路。
【請求項４】
前記第１〜第Ｎの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている、請求項３に記載の電圧クランプ回路。
【請求項５】
前記第１の基準電圧は正の電圧であり、前記第２の基準電圧は接地電圧である、請求項１から請求項４までのいずれかに記載の電圧クランプ回路。
【請求項６】
前記第１および第２の基準電圧はともに接地電圧である、請求項１から請求項４までのいずれかに記載の電圧クランプ回路。
【請求項７】
請求項１から請求項６までのいずれかに記載の電圧クランプ回路と半導体スイッチング素子とを備え、
前記半導体スイッチング素子の端子間電圧が前記入力ノードに与えられている、半導体装置。
【請求項８】
前記半導体スイッチング素子はワイドバンドギャップ半導体で形成されている、請求項７に記載の半導体装置。
【請求項９】
請求項１から請求項６までのいずれかに記載の電圧クランプ回路を備え、
前記入力ノードには保護対象の半導体スイッチング素子の端子間電圧が与えられ、
さらに、前記出力ノードの電圧が予め定められた電圧を越えたことに応じて前記半導体スイッチング素子をオフさせるドライバを備える、過電流保護回路。
【請求項１０】
請求項１から請求項６までのいずれかに記載の電圧クランプ回路と、
基端部が前記入力ノードに接続され、先端部が測定点に接触される信号検出ピンとを備える、電圧測定プローブ。
【請求項１１】
請求項１から請求項６までのいずれかに記載の電圧クランプ回路を備え、前記入力ノードが接続された測定点の電圧を前記出力ノードから測定する、電圧測定装置。
【請求項１２】
請求項１１に記載の電圧測定装置と、
評価対象の半導体スイッチング素子の端子間に直流電源電圧を与える直流電源と、
前記半導体スイッチング素子をオン／オフさせるパルス発生回路とを備え、
前記電圧測定装置は、前記入力ノードに与えられた前記半導体スイッチング素子の端子間電圧を前記出力ノードから測定する、半導体評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置に関し、特に、入力電圧がクランプ電圧よりも低い場合は入力電圧を出力ノードに伝達し、入力電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置に関する。
【背景技術】
【０００２】
近年、パワーエレクトロニクスの発展に伴い、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）などの高耐圧半導体スイッチング素子の高性能化が進められている。特に低損失化は最重要の課題として挙げられるため、電力の損失に直結するオン抵抗は極力低くしなければならず、そのためにはオン抵抗の正確な測定が必須である。近年の高耐圧半導体スイッチング素子は高速動作を行なうことが多く、ＤＣ特性から計算されるオン抵抗だけでは十分な性能指針にはならない。そこで、スイッチング動作中の実効的な性能指針としてダイナミックオン抵抗を測定するが、このダイナミックオン抵抗測定が困難を伴っている。
【０００３】
すなわち、スイッチング動作時の半導体スイッチング素子は、高電圧・低電流状態（オフ時）と低電圧・高電流状態（オン時）を交互に繰り返している。ダイナミックオン抵抗の測定は、高電圧・低電流状態（オフ時）から低電圧・高電流状態（オン時）への時間変化を追えるよう、オシロスコープで波形を観測するのが一般的である。
【０００４】
オシロスコープで電圧波形を測定する場合、オン時・オフ時ともに同一レンジに収まるようにしなければオシロスコープ内部のアンプの特性が歪んでしまい、正確に測定できないので、オフ時の高電圧、すなわち電源電圧が収まるレンジで測定しなければならない。しかし、これではダイナミックオン抵抗の測定に必要な低電圧に対して測定精度が低くなる。たとえばオン時の電圧が０．１Ｖであり、電源電圧が１００Ｖである場合、オシロスコープは１００Ｖ以上のレンジに設定しなければならないが、高精度オシロスコープの精度がフルスケールの１％としても、１００Ｖの電圧レンジでは１Ｖの精度となり、この測定値は全く当てにならない。そこで、低い電圧レンジで半導体スイッチング素子の端子間電圧を測定することが可能な半導体評価装置が考案された。
【０００５】
図１０は、そのような半導体評価装置の構成を示す回路図である。図１０において、この半導体評価装置では、評価対象の半導体スイッチング素子（Ｎ型電界効果トランジスタ）７０のソースは接地され、そのゲートは抵抗素子７１を介してパルス発生回路７２に接続され、そのドレインは抵抗素子７３および電流検出器７４を介して直流電源７５に接続される。また、半導体スイッチング素子７０のドレインは電圧クランプ回路７６を介してオシロスコープ８０の第１入力端子Ｔ１に接続され、オシロスコープ８０の第２入力端子Ｔ２および第３入力端子Ｔ３はそれぞれ電流検出器７４および半導体スイッチング素子７０のゲートに接続される。
【０００６】
電圧クランプ回路７６は、入力ノードＮ７７と出力ノードＮ７８との間に接続された抵抗素子７７と、出力ノードＮ７７と接地電圧ＧＮＤのラインとの間に直列接続されたダイオード７８およびツェナーダイオード７９とを含む。入力ノードＮ７７は半導体スイッチング素子７０のドレインに接続され、出力ノードＮ７８はオシロスコープ８０の第１入力端子Ｔ１に接続される。抵抗素子７７の抵抗値はたとえば１ＭΩであり、ツェナーダイオード７９のツェナー電圧Ｖｚはたとえば２Ｖである。したがって、出力ノードＮ７８の電圧ＶｏｕｔはＶｚ以下に制限されるので、オシロスコープ７０の第１入力端子Ｔ１の電圧レンジはＶｚが収まるレンジに設定すればよい。
【０００７】
図１１（ａ）は半導体スイッチング素子７０のゲート電圧Ｖｇを示すタイムチャートであり、図１１（ｂ）は電圧クランプ回路７６の出力電圧Ｖｏｕｔを示すタイムチャートである。ゲート電圧Ｖｇは、低電圧Ｖｇｏｆｆと高電圧Ｖｇｏｎに交互に切換えられる。ＶｇがＶｇｏｆｆの場合は、半導体スイッチング素子７０がオフし、半導体スイッチング素子７０のドレイン電圧Ｖｉｎはほぼ直流電源電圧（１００Ｖ）になるが、電圧クランプ回路７６の出力電圧Ｖｏｕｔはクランプ電圧Ｖｃ＝Ｖｚに固定される。ＶｇがＶｇｏｆｆからＶｇｏｎに立ち上げられると、半導体スイッチング素子７０がオンしてそのドレイン電圧Ｖｉｎは急激に低下し、ＶｉｎがＶｃ＝Ｖｚ以下になるとＶｏｕｔ＝Ｖｉｎとなる。たとえば、分解能１０ビットのオシロスコープ８０を用いて２Ｖの電圧レンジで測定すれば、測定精度は０．００２Ｖであり、０．１Ｖのオン電圧測定も十分に可能となる。
【０００８】
また、半導体スイッチング素子とオシロスコープとの間にスイッチを接続しておき、半導体スイッチング素子の端子間電圧と基準電圧とを比較し、端子間電圧が基準電圧よりも低下したことに応じてスイッチをオンさせる半導体評価装置もある（たとえば特許文献１参照）。
【特許文献１】特開２００１−４６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、従来の電圧クランプ回路７６では、ゲート電圧Ｖｇが低電圧Ｖｇｏｆｆから高電圧Ｖｇｏｎに立ち上げられると（時刻ｔ１）、抵抗素子７７と寄生容量によるＣＲ時定数による遅延や、ダイオード７８，７９のリカバリタイム（逆回復時間）に起因する遅延により、出力電圧Ｖｏｕｔはオン電圧Ｖｏｎまで徐々に低下する。したがって、半導体スイッチング素子７０のオン／オフの周期が１μ秒に満たないような高速動作時には、半導体スイッチング素子７０の特性を正確に評価できないという問題があった。
【００１０】
また、半導体スイッチング素子の端子間電圧が基準電圧よりも低下したことに応じてスイッチをオンさせる装置では、スイッチの応答速度が数百ｎ秒である。したがって、この装置でも、半導体スイッチング素子のオン／オフの周期が１μ秒に満たないような高速動作時には、半導体スイッチング素子の特性を正確に評価できなかった。
【００１１】
それゆえに、この発明の主たる目的は、応答速度が速い電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置とを提供することである。
【課題を解決するための手段】
【００１２】
この発明に係る電圧クランプ回路は、入力ノードの電圧がクランプ電圧よりも低い場合は入力ノードの電圧を出力ノードに伝達し、入力ノードの電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路であって、負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とを備える。電界効果トランジスタのドレインは入力ノードに接続され、そのソースは出力ノードに接続され、そのゲートは第１の基準電圧を受ける。抵抗素子の一方電極は出力ノードに接続され、その他方電極は第２の基準電圧を受ける。クランプ電圧は、電界効果トランジスタのしきい値電圧の絶対値と第１の基準電圧との和の電圧である。
【００１３】
好ましくは、電界効果トランジスタはワイドバンドギャップ半導体で形成されている。
また、この発明に係る他の電圧クランプ回路は、入力ノードの電圧がクランプ電圧よりも低い場合は入力ノードの電圧を出力ノードに伝達し、入力ノードの電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路であって、各々が負のしきい値電圧を有するノーマリーオン型の第１〜第Ｎ（ただし、Ｎは２以上の整数である）の電界効果トランジスタと、第１〜第Ｎの抵抗素子とを備える。第１〜第Ｎの電界効果トランジスタのドレインはともに入力ノードに接続され、第１の電界効果トランジスタのゲートは第１の基準電圧を受け、第１〜第Ｎ−１の電界効果トランジスタのソースはそれぞれ第２〜第Ｎの電界効果トランジスタのゲートに接続され、第Ｎの電界効果トランジスタのソースは出力ノードに接続される。第１〜第Ｎの抵抗素子の一方電極はそれぞれ第１〜第Ｎの電界効果トランジスタのソースに接続され、それらの他方電極はともに第２の基準電圧を受ける。クランプ電圧は、第１〜第Ｎの電界効果トランジスタのしきい値電圧の絶対値の総和と第１の基準電圧との和の電圧である。
【００１４】
好ましくは、第１〜第Ｎの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている。
【００１５】
また好ましくは、第１の基準電圧は正の電圧であり、第２の基準電圧は接地電圧である。
【００１６】
また好ましくは、第１および第２の基準電圧はともに接地電圧である。
また、この発明に係る半導体装置は、上記電圧クランプ回路と半導体スイッチング素子とを備え、半導体スイッチング素子の端子間電圧が入力ノードに与えられている。
【００１７】
好ましくは、半導体スイッチング素子はワイドバンドギャップ半導体で形成されている。
【００１８】
また、この発明に係る過電流保護回路は、上記電圧クランプ回路を備え、入力ノードには保護対象の半導体スイッチング素子の端子間電圧が与えられる。この過電流保護回路は、さらに、出力ノードの電圧が予め定められた電圧を越えたことに応じて半導体スイッチング素子をオフさせるドライバを備える。
【００１９】
また、この発明に係る電圧測定プローブは、上記電圧クランプ回路と、基端部が入力ノードに接続され、先端部が測定点に接触される信号検出ピンとを備える。
【００２０】
また、この発明に係る電圧測定装置は、上記電圧クランプ回路を備え、入力ノードが接続された測定点の電圧を出力ノードから測定する。
【００２１】
また、この発明に係る半導体評価装置は、上記電圧測定装置と、評価対象の半導体スイッチング素子の端子間に直流電源電圧を与える直流電源と、半導体スイッチング素子をオン／オフさせるパルス発生回路とを備え、電圧測定装置は、入力ノードに与えられた半導体スイッチング素子の端子間電圧を出力ノードから測定する。
【発明の効果】
【００２２】
この発明に係る電圧クランプ回路では、負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とが設けられ、電界効果トランジスタのドレインは入力ノードに接続され、そのソースは出力ノードに接続され、そのゲートは第１の基準電圧を受ける。抵抗素子の一方電極は出力ノードに接続され、その他方電極は第２の基準電圧を受ける。クランプ電圧は、電界効果トランジスタのしきい値電圧の絶対値と第１の基準電圧との和の電圧である。したがって、従来の電圧クランプ回路のような抵抗素子やダイオードに起因する遅延がないので、応答速度の高速化を図ることができる。
【００２３】
好ましくは、電界効果トランジスタはワイドバンドギャップ半導体で形成されている。この場合は、電界効果トランジスタの耐圧性の向上と動作速度の高速化を図ることができる。
【００２４】
また、この発明に係る他の電圧クランプ回路では、各々が負のしきい値電圧を有するノーマリーオン型の第１〜第Ｎ（ただし、Ｎは２以上の整数である）の電界効果トランジスタと、第１〜第Ｎの抵抗素子とが設けられ、第１〜第Ｎの電界効果トランジスタのドレインはともに入力ノードに接続され、第１の電界効果トランジスタのゲートは基準電圧を受け、第１〜第Ｎ−１の電界効果トランジスタのソースはそれぞれ第２〜第Ｎの電界効果トランジスタのゲートに接続され、第Ｎの電界効果トランジスタのソースは出力ノードに接続される。第１〜第Ｎの抵抗素子の一方電極はそれぞれ第１〜第Ｎの電界効果トランジスタのソースに接続され、それらの他方電極はともに基準電圧を受ける。クランプ電圧は、第１〜第Ｎの電界効果トランジスタのしきい値電圧の絶対値の総和と基準電圧との和の電圧である。したがって、従来の電圧クランプ回路のような抵抗素子やダイオードに起因する遅延がないので、応答速度の高速化を図ることができる。また、電界効果トランジスタのしきい値電圧が小さな場合でも、電圧クランプ回路を構成できる。
【００２５】
好ましくは、第１〜第Ｎの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている。この場合は、第１〜第Ｎの電界効果トランジスタの耐圧性の向上と動作速度の高速化を図ることができる。
【００２６】
また好ましくは、第１の基準電圧は正の電圧であり、第２の基準電圧は接地電圧である。この場合は、正の電圧である第１の基準電圧を調整することにより、クランプ電圧を調整することができる。
【００２７】
また好ましくは、第１および第２の基準電圧はともに接地電圧である。この場合は、構成の簡単化を図ることができる。
【００２８】
また、この発明に係る半導体装置および過電流保護回路は、上記電圧クランプ回路を備えるので、半導体スイッチング素子の端子間電圧を容易に検出することができる。
【００２９】
また、この発明に係る電圧測定プローブ、電圧測定装置、および半導体評価装置は、上記電圧クランプ回路を備えるので、半導体スイッチング素子のダイナミックオン抵抗を容易に測定することができる。
【発明を実施するための最良の形態】
【００３０】
[実施の形態１]
図１は、この発明の実施の形態１による半導体評価装置の構成を示す回路ブロック図である。図１において、この半導体評価装置は、評価対象の半導体スイッチング素子（Ｎ型電界効果トランジスタ）１のダイナミックオン抵抗などを測定する装置であって、パルス発生回路２、抵抗素子３，６、直流電源４、電流検出器５、電圧クランプ回路７、およびオシロスコープ１１を備える。
【００３１】
半導体スイッチング素子１のソースは接地され、そのゲートは抵抗素子３を介してパルス発生回路２に接続され、そのドレインは抵抗素子６および電流検出器５を介して直流電源４に接続される。負荷抵抗素子６の抵抗値はたとえば１ｋΩであり、直流電源４の出力電圧はたとえば１００Ｖである。
【００３２】
また、半導体スイッチング素子１のドレインは電圧クランプ回路７を介してオシロスコープ１１の第１入力端子Ｔ１に接続され、オシロスコープ１１の第２入力端子Ｔ２および第３入力端子Ｔ３はそれぞれ電流検出器５および半導体スイッチング素子１のゲートに接続される。
【００３３】
電圧クランプ回路７は、ノーマリーオン型の電界効果トランジスタ８と、抵抗素子９と、出力電圧の調整が可能な直流電源１０とを含む。電界効果トランジスタ８は、負のしきい値電圧（たとえば−２Ｖ）を有し、そのドレインは入力ノードＮ８に接続され、そのソースは出力ノードＮ９に接続され、そのゲートは直流電源１０の出力電圧（たとえば２Ｖ）を受ける。電界効果トランジスタ８としては、高耐圧でかつ高速に動作できる素子が望ましく、ＧａＮ，ＡｌＧａＮなどの窒化物半導体やＳｉＣなどの、いわゆるワイドバンドギャップ半導体で形成された素子が適している。ここでは、電界効果トランジスタ８として、ＧａＮで形成された素子を使用した。
【００３４】
抵抗素子９は、出力ノードＮ９と接地電圧ＧＮＤのラインとの間に接続される。入力ノードＮ８は半導体スイッチング素子１のドレインに接続され、出力ノードＮ９はオシロスコープ１１の第１入力端子Ｔ１に接続される。抵抗素子９の抵抗値はたとえば２０ｋΩである。なお、抵抗素子９の一方電極を接地電圧ＧＮＤのラインの代わりに、出力電圧の調整が可能な直流電源の出力端子に接続してもよい。
【００３５】
電界効果トランジスタ８はノーマリーオン型であるため、抵抗素子９に電流が流れ、その抵抗素子９の電圧降下により、電界効果トランジスタ８のソース側の電圧が上昇する。ここで、電界効果トランジスタ８のゲート電圧（２Ｖ）とソース電圧Ｖｏｕｔとの差の電圧がしきい値電圧（−２Ｖ）よりも低くなると、電界効果トランジスタ８がオフするので、出力ノードＮ９の電圧Ｖｏｕｔはクランプ電圧Ｖｃ＝−（−２Ｖ）＋２Ｖ＝４Ｖにクランプされる。したがって、出力ノードＮ９の電圧ＶｏｕｔはＶｃ以下に制限されるので、オシロスコープ１１の第１入力端子Ｔ１の電圧レンジはＶｃが収まるレンジに設定すればよい。
【００３６】
以上のように接続して、半導体スイッチング素子１のゲート電圧Ｖｇと、電圧クランプ回路７の出力電圧Ｖｏｕｔと、直流電源４の出力電流とをオシロスコープ１１で測定した。また、オシロスコープ１１の時間軸掃引のトリガーとして、ゲート電圧Ｖｇを使用した。
【００３７】
図２（ａ）は半導体スイッチング素子１のゲート電圧Ｖｇを示すタイムチャートであり、図２（ｂ）は電圧クランプ回路７の出力電圧Ｖｏｕｔを示すタイムチャートである。ゲート電圧Ｖｇは、低電圧Ｖｇｏｆｆと高電圧Ｖｇｏｎに交互に切換えられる。ＶｇがＶｇｏｆｆの場合は、半導体スイッチング素子１がオフし、半導体スイッチング素子１のドレイン電圧Ｖｉｎはほぼ直流電源電圧（１００Ｖ）になるが、電圧クランプ回路１の出力電圧Ｖｏｕｔはクランプ電圧Ｖｃに固定される。
【００３８】
ＶｇがＶｇｏｆｆからＶｇｏｎに立ち上げられると、半導体スイッチング素子１がオンしてそのドレイン電圧Ｖｉｎは急激に低下し、ＶｉｎがＶｃ以下になるとＶｏｕｔ＝Ｖｉｎとなる。半導体スイッチング素子１のオン抵抗は３０Ωであった。Ｖｉｎは、直流電源電圧（１００Ｖ）を半導体スイッチング素子１のオン抵抗（３０Ω）と負荷抵抗素子６の抵抗値（１ｋΩ）で分圧した電圧となり、本実施の形態１ではＶｉｎ＝２．９１Ｖであった。このとき、電界効果トランジスタ８はオンしており、電界効果トランジスタ８のソース電圧Ｖｏｕｔ＝Ｖｉｎは２．９１Ｖとなり、ゲート電圧（２Ｖ）とソース電圧（２．９１Ｖ）の差は２Ｖ−２．９１Ｖ＝−０．９１Ｖとなる。電界効果トランジスタ８のしきい値電圧は−２Ｖであるので、ゲート電圧とソース電圧の差が−０．９１Ｖでは電界効果トランジスタ８のオン状態が維持され、電圧クランプ回路７の出力ノードＮ９には半導体スイッチング素子１のドレイン電圧Ｖｉｎが現れる。
【００３９】
したがって、オシロスコープ１１のフルスケールを４Ｖに設定することにより、半導体スイッチング素子１がオフの時点でもオシロスコープ１１が飽和することもなく、オシロスコープ１１の精度が１％の場合、０．０４Ｖの精度でオン電圧を測定し、半導体スイッチング素子１のオン抵抗を求めることができた。
【００４０】
ここで、電圧クランプ回路７の遅延時間について考察する。電圧クランプ回路７には、電界効果トランジスタ８のソース−ゲート間、ドレイン−ゲート間、ソース−ドレイン間の寄生容量が存在する。半導体スイッチング素子１がオフからオンへ変化する際の動作は、半導体スイッチング素子１のドレイン電圧Ｖｉｎが電源電圧（１００Ｖ）からクランプ電圧Ｖｃ（＝４Ｖ）まで変化する第１領域と、クランプ電圧Ｖｃ（＝４Ｖ）から半導体スイッチング素子１のオン電圧Ｖｏｎまで変化する第２領域との２つの領域に分けることができる。
【００４１】
上記第１領域では、半導体スイッチング素子１のドレイン−ゲート間電圧およびドレイン−ソース間電圧が大きく変化することになるが、ドレイン−ゲート間容量およびドレイン−ソース間容量は比較的小さいため、遅延時間が発生しにくい。さらに、駆動インピーダンスは、負荷抵抗素子６と半導体スイッチング素子１の電流駆動能力により決定され、図８で示した装置に比べてかなり低いものとなる。
【００４２】
また、上記第２領域では、ゲート−ソース間電圧も変化を始める。ゲート−ソース間容量はゲート−ドレイン間容量などに比べるとやや大きいが、電界効果トランジスタ８がオンしているため、ゲート−ソース間容量を駆動するインピーダンスはかなり低く、高速に動作することができる。
【００４３】
電界効果トランジスタ８はオシロスコープ１１などの測定器を駆動できればよいので、電界効果トランジスタ８としては、かなり小さな素子を使うことができる。本実施の形態１では、オシロスコープ１１や電界効果トランジスタ８などの寄生容量が合計で５０ｐＦ程度あり、クランプ電圧Ｖｃが４Ｖ程度、半導体スイッチング素子１のオン電圧が１Ｖ程度、電界効果トランジスタ８のドレイン電流が５０ｍＡ程度であるので、電圧クランプ回路７の出力電圧Ｖｏｕｔの立ち上がり／立下り時間ｔｒｆはｔｒｆ＝ΔＶ・Ｃｉｎ／Ｉｉｎ＝（４−１）・５０ｐＦ／５０ｍＡ＝３ｎｓとなる。測定では、寄生インダクタンスによる波形の乱れなどを防ぐために、半導体スイッチング素子１をオン／オフさせるパルスの立ち上がり時間は５ｎｓ以上となっており、十分に速い測定速度が得られている。
【００４４】
図３は、この実施の形態１の変更例を示す回路ブロック図であって、図１と対比される図である。図３を参照して、この半導体評価装置が図１の半導体評価装置と異なる点は、電圧クランプ回路７が電圧クランプ回路１２で置換されている点である。電圧クランプ回路１２は、電圧クランプ回路７から直流電源１０を除去し、電界効果トランジスタ８のゲートを接地したものである。
【００４５】
電界効果トランジスタ８はノーマリーオン型であるため、抵抗素子９に電流が流れ、その抵抗素子９の電圧降下により、電界効果トランジスタ８のソース側の電圧が上昇する。ここで、電界効果トランジスタ８のゲート電圧（０Ｖ）とソース電圧Ｖｏｕｔとの差の電圧がしきい値電圧（−２Ｖ）よりも低くなると、電界効果トランジスタ８がオフするので、出力ノードＮ９の電圧Ｖｏｕｔはクランプ電圧Ｖｃ＝−（−２Ｖ）＋０Ｖ＝２Ｖにクランプされる。したがって、出力ノードＮ９の電圧ＶｏｕｔはＶｃ以下に制限されるので、オシロスコープ１１の第１入力端子Ｔ１の電圧レンジはＶｃが収まるレンジに設定すればよい。
【００４６】
ＶｇがＶｇｏｆｆからＶｇｏｎに立ち上げられると、半導体スイッチング素子１がオンしてそのドレイン電圧Ｖｉｎは急激に低下し、ＶｉｎがＶｃ以下になるとＶｏｕｔ＝Ｖｉｎとなる。評価対象の半導体スイッチング素子１のオン抵抗は１０Ωであった。Ｖｉｎは、直流電源電圧（１００Ｖ）を半導体スイッチング素子１のオン抵抗（１０Ω）と負荷抵抗素子６の抵抗値（１ｋΩ）で分圧した電圧となり、本実施の形態１ではＶｉｎ＝０．９９Ｖであった。このとき、電界効果トランジスタ８はオンしており、電界効果トランジスタ８のソース電圧Ｖｏｕｔ＝Ｖｉｎは０．９９Ｖとなり、ゲート電圧（０Ｖ）とソース電圧（０．９９Ｖ）の差は０Ｖ−０．９９Ｖ＝−０．９９Ｖとなる。電界効果トランジスタ８のしきい値電圧は−２Ｖであるので、ゲート電圧とソース電圧の差が−０．９９Ｖでは電界効果トランジスタ８のオン状態が維持され、電圧クランプ回路７の出力ノードＮ９には半導体スイッチング素子１のドレイン電圧Ｖｉｎが現れる。
【００４７】
したがって、オシロスコープ１１のフルスケールを２Ｖに設定することにより、半導体スイッチング素子１がオフの時点でもオシロスコープ１１が飽和することもなく、オシロスコープ１１の精度が１％の場合、０．０２Ｖの精度でオン電圧を測定し、半導体スイッチング素子１のオン抵抗を求めることができた。
【００４８】
[実施の形態２]
図４は、この発明の実施の形態２による半導体評価装置の構成を示す回路ブロック図であって、図１と対比される図である。図４を参照して、この半導体評価装置が図１の半導体評価装置と異なる点は、電圧クランプ回路７が電圧クランプ回路２０で置換されている点である。
【００４９】
電圧クランプ回路２０は、ノーマリーオン型の電界効果トランジスタ２１〜２３と、抵抗素子２４〜２６とを含む。電界効果トランジスタ２１〜２３の各々は負のしきい値電圧（たとえば−２Ｖ）を有し、それらのドレインはともに入力ノードＮ２１に接続される。電界効果トランジスタ２１のゲートは接地され、電界効果トランジスタ２１，２２のソースはそれぞれ電界効果トランジスタ２２，２３のゲートに接続され、電界効果トランジスタ２３のソースは出力ノードＮ２２に接続される。電界効果トランジスタ２１〜２３としては、高耐圧でかつ高速に動作できる素子が望ましく、ＧａＮ，ＡｌＧａＮなどの窒化物半導体やＳｉＣなどの、いわゆるワイドバンドギャップ半導体で形成された素子が適している。ここでは、電界効果トランジスタ２１〜２３として、ＧａＮで形成された素子を使用した。
【００５０】
抵抗素子２４〜２６は、それぞれ電界効果トランジスタ２１〜２３のソースと接地電圧ＧＮＤのラインとの間に接続される。入力ノードＮ２１は半導体スイッチング素子１のドレインに接続され、出力ノードＮ２２はオシロスコープ１１の第１入力端子Ｔ１に接続される。抵抗素子２４〜２６の各々の抵抗値はたとえば２０ｋΩである。
【００５１】
電界効果トランジスタ２１〜２３はノーマリーオン型であるため、抵抗素子２４〜２６に電流が流れ、それらの抵抗素子２４〜２６の電圧降下により、電界効果トランジスタ２１〜２３のソース側の電圧が上昇する。ここで、電界効果トランジスタ２１のゲート電圧（０Ｖ）とソース電圧との差の電圧がしきい値電圧（−２Ｖ）よりも低くなると、電界効果トランジスタ２１がオフするので、電界効果トランジスタ２１のソース電圧は２Ｖにクランプされる。
【００５２】
また、電界効果トランジスタ２２のゲート電圧（２Ｖ）とソース電圧との差の電圧がしきい値電圧（−２Ｖ）よりも低くなると、電界効果トランジスタ２２がオフするので、電界効果トランジスタ２２のソース電圧は４Ｖにクランプされる。さらに、電界効果トランジスタ２３のゲート電圧（４Ｖ）とソース電圧との差の電圧がしきい値電圧（−２Ｖ）よりも低くなると、電界効果トランジスタ２３がオフするので、電界効果トランジスタ２３のソース電圧は６Ｖにクランプされる。したがって、出力ノードＮ２２の電圧Ｖｏｕｔはクランプ電圧Ｖｃ（＝６Ｖ）以下に制限されるので、オシロスコープ１１の第１入力端子Ｔ１の電圧レンジはＶｃが収まるレンジに設定すればよい。
【００５３】
ＶｇがＶｇｏｆｆからＶｇｏｎに立ち上げられると、半導体スイッチング素子１がオンしてそのドレイン電圧Ｖｉｎは急激に低下し、ＶｉｎがＶｃ以下になるとＶｏｕｔ＝Ｖｉｎとなる。評価対象の半導体スイッチング素子１のオン抵抗は５０Ωであった。Ｖｉｎは、直流電源電圧（１００Ｖ）を半導体スイッチング素子１のオン抵抗（５０Ω）と負荷抵抗素子６の抵抗値（１ｋΩ）で分圧した電圧となり、本実施の形態２ではＶｉｎ＝４．８Ｖであった。このとき、電界効果トランジスタ２３はオンしており、電界効果トランジスタ２３のソース電圧Ｖｏｕｔ＝Ｖｉｎは４．８Ｖとなり、ゲート電圧（４Ｖ）とソース電圧（４．８Ｖ）の差は４Ｖ−４．８Ｖ＝−０．８Ｖとなる。電界効果トランジスタ８のしきい値電圧は−２Ｖであるので、ゲート電圧とソース電圧の差が−０．８Ｖでは電界効果トランジスタ２３のオン状態が維持され、電圧クランプ回路２０の出力ノードＮ２２には半導体スイッチング素子１のドレイン電圧Ｖｉｎが現れる。
【００５４】
したがって、オシロスコープ１１のフルスケールを６Ｖに設定することにより、半導体スイッチング素子１がオフの時点でもオシロスコープ１１が飽和することもなく、オシロスコープ１１の精度が１％の場合、０．０６Ｖの精度でオン電圧を測定し、半導体スイッチング素子１のオン抵抗を求めることができた。
【００５５】
この実施の形態２では、複数の電界効果トランジスタ２１〜２３を用いて電圧クランプ回路２０を構成したので、評価対象の半導体スイッチング素子１のオン抵抗が高い場合や、電界効果トランジスタ２１〜２３の各々のしきい値電圧が小さい場合でも対応できる。
【００５６】
なお、この実施の形態２では、３個の電界効果トランジスタ２１〜２３を用いたが、２個または４個以上の電界効果トランジスタを用いても同様の電圧クランプ回路を構成できることは言うまでもない。
【００５７】
また、実施の形態１で示したように、電界効果トランジスタ２１のゲートに可変直流電源１０の出力電圧を与えてもよい。この場合、クランプ電圧Ｖｃは、電界効果トランジスタ２１〜２３のしきい値電圧の絶対値の総和（６Ｖ）と可変直流電源１０の出力電圧との和になる。したがって、可変直流電源１０の出力電圧を調整することにより、クランプ電圧Ｖｃを調整することができる。
【００５８】
[実施の形態３]
図５は、この発明の実施の形態３による半導体装置（半導体チップ）３０の構成を示す回路図である。図５において、この半導体装置３０は、１つの半導体基板（図示せず）の表面に形成された半導体スイッチング素子（たとえばＮ型電界効果トランジスタ）３１、電圧クランプ回路１２、および端子（電極パッド）３２〜３５を含む。半導体スイッチング素子３１のゲートは入力端子３２に接続され、そのドレインは電源端子３３に接続され、そのソースは接地端子３４に接続される。
【００５９】
電圧クランプ回路１２は、図３で示したように、電界効果トランジスタ８および抵抗素子９を含む。電界効果トランジスタ８のドレインは入力ノードＮ８に接続され、そのソースは出力ノードＮ９に接続され、そのゲートは接地ノードＮ１０に接続される。また、電圧クランプ回路１２の入力ノードＮ８は電源端子３３に接続され、その出力ノードＮ９は出力端子３５に接続され、その接地ノードＮ１０は接地端子３４に接続される。
【００６０】
製造工程では、半導体基板の表面にシート抵抗が４００Ω／□のエピタキシャル層を形成し、そのエピタキシャル層を用いて半導体スイッチング素子３１を形成するとともに、そのエピタキシャル層のうちの幅５μｍ、長さ５０μｍの領域を素子分離することにより、４ｋΩの抵抗値を持つ抵抗素子９を形成した。電界効果トランジスタ８と半導体スイッチング素子３１、および抵抗素子９のコンタクトは、半導体スイッチング素子３１の一連の形成過程の中で形成した。また、Ａｕによる配線工程で、半導体スイッチング素子３１のドレイン電極に電界効果トランジスタ８のドレイン電極を接続し、電界効果トランジスタ８のゲート電極を半導体スイッチング素子３１のソース電極に接続し、電界効果トランジスタ８のソース電極を抵抗素子９の一方端に接続し、抵抗素子９の他方端を半導体スイッチング素子３１のソース電極に接続した。また、半導体スイッチング素子３１のゲート電極、ドレイン電極、およびソース電極にそれぞれ端子３２〜３４を形成し、電界効果トランジスタ８のソース電極に端子３５を形成し、チップ外部と接続可能にした。
【００６１】
半導体スイッチング素子３１のオン抵抗は１０ｍΩであり、電界効果トランジスタ８のしきい値電圧は−２Ｖであった。端子３３，３４間に１００Ｖを印加して、半導体スイッチング素子３１をオフさせると、出力端子３５の電圧Ｖｏｕｔはクランプ電圧Ｖｃ＝２Ｖとなった。半導体スイッチング素子３１がオンして５Ａの電流が流れたとき、出力電圧Ｖｏｕｔは０．０５Ｖとなった。また、半導体スイッチング素子３１がオンして１０Ａの電流が流れたとき、出力電圧Ｖｏｕｔは０．１Ｖとなった。このため、耐圧が２０Ｖの電圧計で半導体スイッチング素子３１の電流をモニタすることができた。
【００６２】
なお、電圧クランプ回路１２を図１の電圧クランプ回路７で置換してもよいし、図４の電圧クランプ回路２０で置換してもよい。
【００６３】
また、半導体装置３０の半導体基板やエピタキシャル層はワイドバンドギャップ半導体であることが好ましいが、シリコンでもよい。
【００６４】
また、図６は、半導体装置３０の使用方法を示す回路ブロック図である。図６において、半導体装置３０の入力端子３２および出力端子３５はドライバＩＣ３６に接続され、電源端子３３は負荷回路３７を介して電源電圧ＶＣＣのラインに接続され、接地端子３４は接地される。電源電圧ＶＣＣは１００Ｖであり、ドライバＩＣ３６の耐圧は１０Ｖであった。
【００６５】
ドライバＩＣ３６は、たとえば、制御信号φＣが「Ｌ」レベルの場合は「Ｌ」レベルの信号を出力して半導体スイッチング素子３１をオフさせ、負荷回路３７の駆動電流を遮断する。また、ドライバＩＣ３６は、制御信号φＣが「Ｈ」レベルの場合は「Ｈ」レベルの信号を出力して半導体スイッチング素子３１をオンさせ、負荷回路３７に駆動電流を流す。このとき、負荷回路３７の駆動電流が１０Ａを越えて電圧クランプ回路１２の出力電圧Ｖｏｕｔが０．１Ｖを越えると、ドライバＩＣ３６は「Ｌ」レベルの信号を出力して半導体スイッチング素子３１をオフさせ、負荷回路３７の駆動電流を遮断する。したがって、半導体スイッチング素子３１の過電流保護を１０Ｖの低耐圧のドライバＩＣで行なうことができた。
【００６６】
[実施の形態４]
図７は、この発明の実施の形態４による電圧測定プローブ４０の外観を示す図である。図７において、この電圧測定プローブ４０は、同軸線４１、プローブヘッド４２、コモンリード線４３、ワニ口クリップ４４、およびコネクタ４５を備える。同軸線４１は、図８に示すように、中心導体４１ａと外部導体４１ｂを有する周知のものである。
【００６７】
プローブヘッド４２は、同軸線４１の一方端部に設けられ、信号検出ピン４２ａとプラスチック製の筒状のカバー４２ｂとを含む。信号検出ピン４２ａの先端は、測定点に接触させたり、測定対象の配線に引掛けるために鉤状に曲げられている。カバー４２ｂの基端部は伸縮可能に形成されており、カバー４２ｂの基端部を指で縮ませると信号検出ピン４２ａの先端部がカバー４２ｂの先端の孔から突出する。
【００６８】
また、信号検出ピン４２ａの基端は、図８に示すように、電圧クランプ回路１２の入力ノードＮ８に接続され、電圧クランプ回路１２の出力ノードＮ９は同軸線４１の中心導体４１ａに接続される。電圧クランプ回路１２は、図３で示したように、電界効果トランジスタ８および抵抗素子９を含む。電界効果トランジスタ８のドレインは入力ノードＮ８に接続され、そのソースは出力ノードＮ９に接続され、そのゲートはノードＮ１０に接続される。抵抗素子９は、ノードＮ９とＮ１０の間に接続される。
【００６９】
また、コモンリード線４３の一方端は電圧クランプ回路１２のノードＮ１０と同軸線４１の外部導体４１ｂに接続される。コモンリード線４３の他方端は、図７に示すように、ワニ口クリップ４４に接続され、ワニ口クリップ４４は接地電圧ＧＮＤのラインに接続される。これにより、電圧クランプ回路１２のノードＮ１０と同軸線４１の外部導体４１ｂとは接地される。同軸線４１の他方端にコネクタ４５が接続され、コネクタ４５はたとえばオシロスコープ１１の第１入力端子Ｔ１に接続される。
【００７０】
信号検出ピン４２ａで検出された電圧は、電圧クランプ回路１２、同軸線４１、およびコネクタ４５を介してオシロスコープ１１に与えられる。オシロスコープ１１に入力される電圧は、電圧クランプ回路１２によってクランプ電圧Ｖｃ以下に制限される。
【００７１】
なお、図３で示した半導体評価装置において、電圧クランプ回路１２の代わりに、電圧クランプ回路１２内蔵の電圧測定プローブ４０を設けてもよい。
【００７２】
また、図８の電界効果トランジスタ８のゲートを、ノードＮ１０に接続する代わりに、電線を介して可変直流電源の出力端子に接続してもよい。この場合は、可変直流電源の出力電圧を調整することにより、電圧クランプ回路１２のクランプ電圧Ｖｃを調整することができる。
【００７３】
[実施の形態５]
図９（ａ）は、この発明の実施の形態５によるオシロスコープ５０の外観を示す図であり、図９（ｂ）はオシロスコープ５０内の要部を示す回路ブロック図である。図９（ａ）（ｂ）において、このオシロスコープ５０の正面には、検出した信号の波形を表示する画面５１や、信号を入力するための入力端子５２などが設けられている。入力端子５２は、同軸型であり、中心導体５２ａと外部導体５２ｂを含む。
【００７４】
入力端子５２の中心導体５２ａは内蔵の電圧クランプ回路１２の入力ノードＮ８に接続され、電圧クランプ回路１２の出力ノードＮ９は電圧検出部５３に接続されている。電圧クランプ回路１２は、図３で示したように、電界効果トランジスタ８および抵抗素子９を含む。電界効果トランジスタ８のドレインは入力ノードＮ８に接続され、そのソースは出力ノードＮ９に接続され、そのゲートはノードＮ１０に接続される。抵抗素子９は、ノードＮ９とＮ１０の間に接続される。ノードＮ１０と、外部導体５２ｂと、電圧検出部５３の接地ノードは接地電圧ＧＮＤのラインに接続される。
【００７５】
入力端子５２に入力された電圧は、電圧クランプ回路１２を介して電圧検出部５３に与えられる。電圧検出部５３に入力される電圧は、電圧クランプ回路１２によってクランプ電圧Ｖｃ以下に制限される。電圧検出部５３は、電圧クランプ回路１２を介して入力された電圧を検出し、検出した電圧の波形を画面５１に表示させる。
【００７６】
なお、図３で示した半導体評価装置において、電圧クランプ回路１２を除去し、オシロスコープ１１を電圧クランプ回路１２内蔵のオシロスコープ５０で置換し、半導体スイッチング素子１のドレインをオシロスコープ５０の入力端子５２に接続してもよい。
【００７７】
また、電圧クランプ回路１２の代わりに、図１の電圧クランプ回路７をオシロスコープ５０に内蔵させてもよい。この場合は、直流電源１０の出力電圧を調整することにより、電圧クランプ回路１２のクランプ電圧Ｖｃを調整することができる。この場合には、オシロスコープ５０の表示レンジに応じて直流電源１０の出力電圧を調整し、常に最適なクランプ電圧Ｖｃを設定するようにしてもよい。
【００７８】
さらに、電圧クランプ回路７を内蔵したオシロスコープ５０と、パルス発生回路２と、直流電源４，１０を制御する制御部を設け、半導体スイッチング素子１の特性を自動的に測定できるようにしてもよい。
【００７９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８０】
【図１】この発明の実施の形態１による半導体評価装置の構成を示す回路ブロック図である。
【図２】図１に示した半導体評価装置の動作を示すタイムチャートである。
【図３】実施の形態１の変更例を示す図である。
【図４】この発明の実施の形態２による半導体評価装置の構成を示す回路ブロック図である。
【図５】この発明の実施の形態３による半導体装置の構成を示す図である。
【図６】図５に示した半導体装置の使用方法を示す回路ブロック図である。
【図７】この発明の実施の形態４による電圧測定プローブの外観を示す図である。
【図８】図７に示した電圧測定プローブの要部を示す回路ブロック図である。
【図９】この発明の実施の形態５によるオシロスコープの構成を示す回路ブロック図である。
【図１０】従来の半導体評価装置の構成を示す回路ブロック図である。
【図１１】図１０に示した半導体評価装置の動作を示すタイムチャートである。
【符号の説明】
【００８１】
１,３１，７０  半導体スイッチング素子、２  パルス発生回路、３，６，９，２４〜２６，７１，７３，７７  抵抗素子、４，１０，７５  直流電源、５，７４  電流検出器、７，１２，２０，７６  電圧クランプ回路、８，２１〜２３  電界効果トランジスタ、１１，５０，８０  オシロスコープ、Ｔ１〜Ｔ３，３２〜３５  端子、３０  半導体装置、３６  ドライバＩＣ、３７  負荷回路、４０  電圧測定プローブ、４１  同軸線、４１ａ  中心導体、４１ｂ  外部導体、４２  プローブヘッド、４２ａ  信号検出ピン、４２ｂ  カバー、４３  コモンリード線、４４  ワニ口クリップ、４５  コネクタ、５１  画面、５２  入力端子、５２ａ  中心導体、５２ｂ  外部導体、５３  電圧検出部、７８  ダイオード、７９  ツェナーダイオード。
【図１】
2008309702.tif 000003
【図２】
2008309702.tif 000004
【図３】
2008309702.tif 000005
【図４】
2008309702.tif 000006
【図５】
2008309702.tif 000007
【図６】
2008309702.tif 000008
【図７】
2008309702.tif 000009
【図８】
2008309702.tif 000010
【図９】
2008309702.tif 000011
【図１０】
2008309702.tif 000012
【図１１】
2008309702.tif 000013