(57)【要約】【課題】本発明は、外装体内にグランド電極が埋設された電子部品における誤動作等の発生を抑制させることを目的とする。【解決手段】そして、この目的を達成するために本発明は、絶縁材料からなる複数の外装体層を積層して形成された外装体３と、この外装体３内に埋設されるとともに前記外装体層の積層平面と略平行方向に形成されたグランド電極６、７と、外装体３内に埋設されるとともに前記外装体層の積層平面と略垂直方向に形成されたグランド電極４、５とを有する電子部品としたものである。【選択図】図２
2008294038.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料からなる複数の外装体層を積層して形成された外装体と、
この外装体内に埋設されるとともに
前記外装体層の積層平面と略平行方向に形成された
第１、第２のグランド電極と、
前記外装体内に埋設されるとともに
前記外装体層の積層平面と略垂直方向に形成された
第３、第４のグランド電極とを有する
電子部品。
【請求項２】
第１、第２、第３、第４のグランド電極が
電気的に接続された
請求項１に記載の電子部品。
【請求項３】
絶縁材料からなる複数の外装体層を積層して形成された外装体と、
この外装体内に埋設されるとともに
前記外装体層の積層平面と略平行方向に形成された
第１、第２のグランド電極と、
前記外装体内に埋設されるとともに
前記外装体層の積層平面と略垂直方向に形成された
第３、第４のグランド電極とを有する
電子部品の製造方法において、
前記第３、第４のグランド電極の内少なくとも一方は、
まず第１の電極層を形成し、
次にその孔部が前記第１の電極層の少なくとも一部の上面に位置するよう
配置される枠状絶縁体を形成し、
その後前記第１の電極層の上面の内
少なくとも前記枠状絶縁体の孔部内方に位置する部分に
電気めっき法により第２の電極層を形成することで構成される
電子部品の製造方法。
【請求項４】
第１の電極層は電気めっき法により形成する
請求項３に記載の電子部品の製造方法。
【請求項５】
枠状絶縁体は、
まず第１の電極層の上面にレジスト層を形成し、
次に前記レジスト層に露光、現像工程を施して形成する
請求項３に記載の電子部品の製造方法。
【請求項６】
第２の電極層は、
まず枠状絶縁体の少なくともその内周部に下地電極層を形成し、
次に前記下地電極層を電極として電気めっき法により形成する
請求項３に記載の電子部品の製造方法。
【請求項７】
下地電極層はスパッタあるいは無電解めっき法により形成する
請求項６に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外装体内にグランド電極が埋設された電子部品とその製造方法に関するものである。
【背景技術】
【０００２】
従来この種の電子部品は、図２４に示すごとく、複数の外装体層１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅを積層して形成した絶縁材料からなる外装体１と、この外装体１内に埋設されるとともに外装体層１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅの積層平面と平行方向に形成されたグランド電極２Ｂ、２Ｅとを備えている。
【０００３】
そして、図２４に示すごとく、グランド電極２Ｂ、２Ｅを外装体１内に埋設する構成とすることにより、当該電子部品に半田付けを行う際の半田とグランド電極との接触を防止することができる構成を実現していた。
【０００４】
なお、この出願に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平５−１９１１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来の電子部品では、誤動作の発生等が問題となっていた。
【０００６】
すなわち、上記従来の電子部品では、外装体１内に形成されるグランド電極２Ｂ、２Ｅが外装体層１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅの積層平面と平行方向、つまり図２４においては上下面のみにしか設けられていないため、外装体層１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅの積層平面と垂直方向、つまり図２４における上下方向からの放射ノイズの侵入は抑制することができるものの、外装体層１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅの積層平面と平行方向、つまり図２４における外周方向からの放射ノイズの侵入を抑制することができず、その結果として、誤動作等が発生してしまっていた。
【０００７】
そこで本発明は、外装体内にグランド電極が埋設された電子部品の誤動作等の発生を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
そして、この目的を達成するために本発明は、絶縁材料からなる複数の外装体層を積層して形成された外装体と、この外装体内に埋設されるとともに前記外装体層の積層平面と略平行方向に形成された第１、第２のグランド電極と、前記外装体内に埋設されるとともに前記外装体層の積層平面と略垂直方向に形成された第３、第４のグランド電極とを有する電子部品としたものである。
【発明の効果】
【０００９】
この構成により、外装体層の積層平面と略垂直方向に形成された第３、第４のグランド電極の存在により、外装体層の積層平面と平行方向からの放射ノイズの侵入を抑制することができるため、当該電子部品の誤動作等の発生を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
（実施の形態１）
以下、本発明の実施の形態１における電子部品とその製造方法について説明する。
【００１１】
まず、本実施の形態における電子部品の構造について以下説明する。
【００１２】
本実施の形態において示す電子部品は、図１に示すごとく、絶縁材料からなる複数の外装体層を積層して形成された外装体３と、この外装体３内に埋設されるとともに複数の外装体層の積層平面と略垂直方向に形成されたグランド電極４、５と、外装体３内に埋設されるとともに外装体層の積層平面と略平行方向に形成されたグランド電極６、７とを有しており、外装体３側面には、グランド電極４、５、６、７と電気的に接続され、外装体３外にまで引き出されるグランド電極８、９が形成されている。
【００１３】
そして、グランド電極４、５、６、７は全て電気的に接続状態としており、外装体３内におけるグランド電極４、５、６、７で囲まれた範囲内には、図１のＡ−Ａ’断面である図２に示すごとく、コイル１０及びこのコイル１０に電気的に接続されたコンデンサ１１を形成している。なお、コンデンサ１１は、コイル１０にビア１２を介して接続された下面電極１１Ａとグランド電極６の一部を対向させて構成しており、この下面電極１１Ａとグランド電極６との間には誘電体層１１Ｂを介在させてその誘電率を向上させている。
【００１４】
そして、このコイル１０、コンデンサ１１には、図１に示すごとく外装体３の外側面に配置される入出力電極１３、１４を電気的に接続させている。
【００１５】
このような構成により、当該電子部品の誤動作等の発生を抑制することができる。
【００１６】
即ち、外装体層の積層平面と略垂直方向に形成されたグランド電極４、５を外装体３内に埋設形成する構成とすることにより、複数の外装体層の積層平面と垂直方向からの放射ノイズを抑制するに留まらず、略平行方向からの放射ノイズの侵入をも抑制することができるため、誤動作の発生を抑制することができるのである。また、このグランド電極４、５を外装体３内に埋設する構成とすることにより、半田付けの際に半田とグランド電極４、５とが接触してしまうのを回避することができる。
【００１７】
さらに、外装体３内に複数の外装体層の積層平面と略平行方向に形成されたグランド電極６、７を設けるとともに、このグランド電極６、７とグランド電極４、５とを電気的に接続し、外装体３内におけるグランド電極４、５、６、７で囲まれた範囲内に、これらグランド電極４、５、６、７とは非接触状態でコイル１０及びコンデンサ１１を形成することにより、コイル１０、コンデンサ１１により構成されるＬＣフィルターの４方向を、このグランド電極４、５、６、７で囲うことができるため、誤動作発生に対する抑制効果を向上させることができるのである。また、グランド電極４、５、６、７をそれぞれ電気的に接続することにより、グランド電極全体の面積を増加させることができるため、グランドを安定的に保つことができ望ましい。
【００１８】
次に、本実施の形態の電子部品の製造方法について以下説明する。
【００１９】
まず、図３に示すごとく、シリコン基板１５の上面全体にレジスト材料を塗布してレジスト層１６を形成する。
【００２０】
次に、レジスト層１６に露光、現像工程を施して、図４に示すごとく、グランド電極層形成用凹部１６Ａと外装体層３Ａを形成する。
【００２１】
具体的には、レジスト材料としてポジ型レジストを用いるような場合には、レジスト層１６（図３参照）において、図４に示す導体形成用凹部１６Ａに対応する部分を露光するとともに現像により除去して、外装体層３Ａ及び導体形成用凹部１６Ａを形成する。一方、レジスト材料としてネガ型レジストを用いるような場合には、レジスト層１６（図３参照）において、図４に示す外装体層３Ａとして残したい部分を露光し、現像により導体形成用凹部１６Ａを除去して外装体層３Ａを形成する。
【００２２】
その後、図５に示すように、導体形成用凹部１６Ａ内とその上方にまで導体１７を形成する。
【００２３】
具体例としては、外装体層３Ａ及びシリコン基板１５の露出する表面全体に下地めっき層（図示せず）を、スパッタ、あるいは無電解めっき法により形成し、その後、この下地電極層（図示せず）を電極として、電解めっき法により導体１７を形成する。
【００２４】
次に、導体１７を上方から研磨して、図６に示すごとく、外装体層３Ａ上面を導体１７（図５参照）から露出させる。この時、導体形成用凹部１６Ａには導体１７（図５参照）の一部が充填されており、それぞれがグランド電極層８Ａ、９Ａとなる。
【００２５】
その後、図７に示すごとく、外装体層３Ａ、グランド電極層８Ａ、９Ａの上面全体にレジスト層１８を形成する。
【００２６】
次に、図８に示すごとく、グランド電極層８Ａ、９Ａの少なくとも一部の上面に配置される孔部１８Ａと、外装体層３Ａ中央部の上面に配置される孔部１８Ｂとを有する枠状絶縁体３Ｂを形成する。この枠状絶縁体３Ｂも、外装体３（図１参照）を形成する複数の外装体層の内の一層となる。
【００２７】
具体的には、レジスト材料としてポジ型レジストを用いるような場合には、レジスト層１８（図７参照）において、図８に示す孔部１８Ａ、１８Ｂに対応する部分を露光するとともに現像により除去して、枠状絶縁体３Ｂ及び孔部１８Ａを形成する。一方、レジスト材料としてネガ型レジストを用いるような場合には、レジスト層１８（図７参照）において、図８に示す枠状絶縁体３Ｂとして残したい部分を露光し、現像により孔部１８Ａ、１８Ｂを除去して枠状絶縁体３Ｂを形成する。
【００２８】
その後、図９に示すごとく、孔部１８Ａ、１８Ｂ内とその上方にまで導体１９を形成する。
【００２９】
具体例としては、枠状絶縁体３Ｂ、外装体層３Ａ及びグランド電極層８Ａ、９Ａの露出する表面全体に下地めっき層（図示せず）を、スパッタ、あるいは無電解めっき法により形成し、その後、この下地電極層（図示せず）を電極として、電解めっき法により導体１９を形成する。
【００３０】
次に、導体１９を上方から研磨して、図１０に示すごとく、枠状絶縁体３Ｂ上面を導体１９（図９参照）から露出させる。この時、孔部１８Ａ、１８Ｂ内には導体１９（図９参照）の一部が充填されており、それぞれがグランド電極層８Ｂ、９Ｂ、及びグランド電極７となる。
【００３１】
その後、図１１に示すごとく、グランド電極７、グランド電極層８Ｂ、９Ｂ、枠状絶縁体３Ｂの上面全体にレジスト層２０を形成する。
【００３２】
次に、図１２に示すごとく、グランド電極層８Ｂ、９Ｂの少なくとも一部の上面に配置される孔部２０Ａと、グランド電極７の少なくとも一部の上面に配置される孔部２０Ｂとを有する枠状絶縁体３Ｃを形成する。この枠状絶縁体３Ｃも、外装体３（図１参照）を形成する複数の外装体層の内の一層となる。
【００３３】
具体的には、レジスト材料としてポジ型レジストを用いるような場合には、レジスト層２０（図１１参照）において、図１２に示す孔部２０Ａ、２０Ｂに対応する部分を露光するとともに現像により除去して、枠状絶縁体３Ｃ及び孔部２０Ａを形成する。一方、レジスト材料としてネガ型レジストを用いるような場合には、レジスト層２０（図１１参照）において、図１２に示す枠状絶縁体３Ｃとして残したい部分を露光し、現像により孔部２０Ａ、２０Ｂを除去して枠状絶縁体３Ｃを形成する。
【００３４】
その後、グランド電極７の上面の内、少なくとも枠状絶縁体３Ｃの孔部２０Ｂに位置する部分に、電気めっき法によりグランド電極層を形成する。
【００３５】
具体的には、まず、枠状絶縁体３Ｃ、グランド電極７及びグランド電極層８Ｂ、９Ｂの露出する表面全体に下地めっき層（図示せず）を、スパッタ、あるいは無電解めっき法により形成し、その後、図１３に示すごとく、この下地電極層（図示せず）を電極として、電解めっき法により導体２１を形成する。導体２１は、孔部２０Ａ、２０Ｂ内とその上方にまで形成する。
【００３６】
そして、この導体２１を上方から研磨して、図１４に示すごとく、枠状絶縁体３Ｃ上面を導体２１（図１３参照）から露出させる。この時、図１２に示した孔部２０Ａ、２０Ｂ内には導体２１（図１３参照）の一部が充填されており、それぞれが図１４に示すグランド電極層４Ｃ、５Ｃ及びグランド電極層８Ｃ、９Ｃとなる。
【００３７】
このようにして、グランド電極７の上面の内、少なくとも枠状絶縁体３Ｃの孔部２０Ｂ（図１２に参照）に位置する部分に、図１４に示すごとく電気めっき法によりグランド電極層４Ｃ、５Ｃを形成することができる。
【００３８】
次に、図１５に示すごとく、グランド電極層４Ｃ、５Ｃの少なくとも一部の上面に配置される孔部２２Ｂ、グランド電極層８Ｃ、９Ｃの少なくとも一部の上面に配置される孔部２２Ａ、及び枠状絶縁体３Ｃにおいて孔部２２Ｂよりも内周側の上面に配置される孔部２２Ｃとを有する枠状絶縁体３Ｄを、レジスト塗布、露光、現像工程により形成する。
【００３９】
その後、図１６に示すごとく、グランド電極層４Ｃ、５Ｃの上面の内、少なくとも枠状絶縁体３Ｄの孔部２２Ｂ（図１５参照）内方に位置する部分に電気めっき法によりグランド電極層４Ｄ、５Ｄを形成する。同時に、孔部２２Ａ（図１５参照）内方に位置する部分にはグランド電極層８Ｄ、９Ｄを、孔部２２Ｃ（図１５参照）内方にはコイル層１０Ｄを、グランド電極層４Ｄ、５Ｄと同様に電気めっき法により形成する。電気めっき法によるこれら導体の具体的な形成方法は上述のとおりである。
【００４０】
その後も、このようなレジスト塗布、露光、現像、電気めっき、研磨工程を繰り返し、図１７に示すごとく、複数の外装体層を積層して形成した絶縁材料からなる外装体３と、外装体３内に埋設されるとともに、外装体層の積層平面と略垂直方向に複数のグランド電極層を積層して形成されたグランド電極８、９と、外装体３内に埋設されるとともに、外装体層の積層平面と略垂直方向に複数のグランド電極層を積層して形成されたグランド電極４、５と、外装体３内に埋設されるとともに外装体層の積層平面と略平行方向に形成されたグランド電極７と、グランド電極４、５、７にその３方向を囲まれるよう形成されたコイル１０と、このコイル１０に電気的に接続されるコンデンサ用の下面電極１１Ａと、同じく当該コンデンサの誘電体層形成用導体１１Ｃとを形成する。
【００４１】
次に、図１８に示すごとく、グランド電極４、５、及びグランド電極８、９の上面を加工用レジスト２３で覆い、図１７に示した誘電体層形成用導体１１Ｃをエッチングにより除去して誘電体層形成用凹部１１Ｄを形成する。
【００４２】
その後、図１９に示すごとく、高誘電率フィラー樹脂２４を図１８に示した誘電体層形成用凹部１１Ｄ内とその上方にまで塗布する。
【００４３】
次に、この高誘電率フィラー樹脂２４を上方から研磨して、図２０に示すごとく、外装体３上面を高誘電率フィラー樹脂２４（図１９参照）から露出させる。この時、図１８に示した誘電体層形成用凹部１１Ｄには高誘電率フィラー樹脂２４（図１９参照）の一部が充填されており、これが、図２０に示す誘電体層１１Ｂとなる。
【００４４】
その後、レジスト塗布、露光、現像、電気めっき、研磨工程により、図２１に示すごとく、外装体３内に埋設され、外装体層の積層平面に略平行方向に設けられるグランド電極６を形成する。このグランド電極６を上面電極として、上述の下面電極１１Ａと誘電体層１１Ｂとによりコンデンサ１１を構成している。
【００４５】
次に、図２に示すごとく基板１５（図２１参照）をフッ酸処理等により除去し、その後、グランド電極８、９の側面に位置する外装体３をバレル研磨等により除去して、電子部品を製造することができる。
【００４６】
このような製造方法により、グランド電極４、５の抵抗値を低減させることができる。その理由について、以下、説明する。
【００４７】
例えば、図２２に示すごとく、外装体層２５に導電体ペースト２６等を印刷したものを積層し、その後、外装体層２５内に設けたグランド電極形成用凹部２７Ａ内に導電体ペースト２６を充填するよう、図２３に示すごとく外装体層２５、導電体ペースト２６（図２２参照）上方からプレス工程を施すことにより、外装体層２５の積層平面と略垂直方向に設けられるグランド電極２７を形成した場合、グランド電極形成用凹部２７Ａ内には導電体ペースト２６により充填し切れなかった部分が空隙２８として残存してしまい、グランド電極２７の抵抗値が上昇してしまう。
【００４８】
これに対し、本実施の形態に示したように、まず、図１４に示すごとく、グランド電極層４Ｃ、５Ｃを形成し、次に、図１５に示すごとく、その孔部２２Ｂがグランド電極層４Ｃ、５Ｃの少なくとも一部の上面に位置するように配置される枠状絶縁体３Ｄを形成し、その後、図１６に示すごとく、グランド電極層４Ｃ、５Ｃの上面の内少なくとも枠状絶縁体３Ｄの孔部２２Ｂ（図１５参照）内方に位置する部分に電気めっき法によりグランド電極層４Ｄ、５Ｄを形成して、図１７に示す外装体層の積層平面と略垂直方向に形成されたグランド電極４、５を形成する製造方法とすることにより、図１５に示した孔部２２Ｂを、その底部及び側面から成長させるめっき膜により充填することができるため、図２３に示したような空隙の発生を抑制することができ、その結果として、外装体層の積層平面と略垂直方向に設けられるグランド電極４、５（図２参照）の抵抗値を低減させることができるのである。
【産業上の利用可能性】
【００４９】
本発明の電子部品は、誤動作等の発生を抑制することができるという効果を有し、携帯電話等の各種電子機器において有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１における電子部品の斜視図
【図２】本発明の実施の形態１における電子部品の断面図
【図３】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図４】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図５】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図６】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図７】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図８】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図９】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１０】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１１】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１２】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１３】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１４】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１５】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１６】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１７】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１８】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図１９】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図２０】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図２１】本発明の実施の形態１における電子部品の製造方法を示す断面図
【図２２】本発明の実施の形態１における電子部品のその他の製造方法を示す断面図
【図２３】本発明の実施の形態１における電子部品のその他の製造方法を示す断面図
【図２４】従来の電子部品の分解斜視図
【符号の説明】
【００５１】
３  外装体
４  グランド電極
５  グランド電極
６  グランド電極
７  グランド電極
【図１】
2008294038.tif 000003
【図２】
2008294038.tif 000004
【図３】
2008294038.tif 000005
【図４】
2008294038.tif 000006
【図５】
2008294038.tif 000007
【図６】
2008294038.tif 000008
【図７】
2008294038.tif 000009
【図８】
2008294038.tif 000010
【図９】
2008294038.tif 000011
【図１０】
2008294038.tif 000012
【図１１】
2008294038.tif 000013
【図１２】
2008294038.tif 000014
【図１３】
2008294038.tif 000015
【図１４】
2008294038.tif 000016
【図１５】
2008294038.tif 000017
【図１６】
2008294038.tif 000018
【図１７】
2008294038.tif 000019
【図１８】
2008294038.tif 000020
【図１９】
2008294038.tif 000021
【図２０】
2008294038.tif 000022
【図２１】
2008294038.tif 000023
【図２２】
2008294038.tif 000024
【図２３】
2008294038.tif 000025
【図２４】
2008294038.tif 000026