(57)【要約】【課題】ウェハの反りを抑制し、リーク電流を一層低減させること。【解決手段】基板１上にバッファ層２，３を介して積層された半導体動作層４を備える電界効果トランジスタ１００において、バッファ層３は、窒化物系化合物半導体を用いて形成された層であって該層の層厚に対する電界効果トランジスタ１００のリーク電流が略最小となる厚さに形成された第１の層１１上に、この第１の層１１よりもＡｌ組成比が高い窒化物系化合物半導体を用いて形成された層であって該層の成長温度に対する電界効果トランジスタ１００のリーク電流が略極小となる温度で形成された第２の層１２が積層された複合層１０を有する。【選択図】        図１
2008159621.tif 000002
【特許請求の範囲】
【請求項１】
基板上にバッファ層を介して積層された化合物半導体層を備える半導体電子デバイスにおいて、
前記バッファ層は、窒化物系化合物半導体を用いて形成された層であって該層の層厚に対する当該半導体電子デバイスのリーク電流が略最小となる厚さに形成された第１の層上に、前記第１の層よりもＡｌ組成比が高い窒化物系化合物半導体を用いて形成された層であって該層の成長温度に対する前記リーク電流が略極小となる温度で形成された第２の層が積層された複合層を有することを特徴とする半導体電子デバイス。
【請求項２】
前記第２の層の成長温度は、４００〜５５０℃であることを特徴とする請求項１に記載の半導体電子デバイス。
【請求項３】
前記第１の層の層厚は、６００〜１２００ｎｍであることを特徴とする請求項１または２に記載の半導体電子デバイス。
【請求項４】
前記第２の層の層厚は、０．５〜２００ｎｍであることを特徴とする請求項１〜３のいずれか一つに記載の半導体電子デバイス。
【請求項５】
前記バッファ層は、前記複合層を５層以上含むことを特徴とする請求項１〜４のいずれか一つに記載の半導体電子デバイス。
【請求項６】
前記バッファ層は、窒化物系化合物半導体を用いて形成された層であって前記第１の層の層厚よりも薄い第３の層上に、前記第３の層よりもＡｌ組成比が高い窒化物系化合物半導体を用いて形成された層であって前記第２の層の成長温度よりも高温で形成された第４の層が積層された補助複合層をさらに有することを特徴とする請求項１〜５のいずれか一つに記載の半導体電子デバイス。
【請求項７】
前記第４の層の成長温度は、８００〜１２００℃であることを特徴とする請求項６に記載の半導体電子デバイス。
【請求項８】
前記第３の層の層厚は、１００〜１０００ｎｍであることを特徴とする請求項６または７に記載の半導体電子デバイス。
【請求項９】
前記第３の層の層厚は、１５０〜５００ｎｍであることを特徴とする請求項６〜８のいずれか一つに記載の半導体電子デバイス。
【請求項１０】
前記第４の層の層厚は、０．５〜２００ｎｍであることを特徴とする請求項６〜９のいずれか一つに記載の半導体電子デバイス。
【請求項１１】
前記バッファ層は、前記補助複合層を５層以上含むことを特徴とする請求項６〜１０のいずれか一つに記載の半導体電子デバイス。
【請求項１２】
前記バッファ層は、前記複合層より上部または下部に前記補助複合層を有することを特徴とする請求項６〜１１のいずれか一つに記載の半導体電子デバイス。
【請求項１３】
前記窒化物系化合物半導体は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）で示される化合物半導体であることを特徴とする請求項１〜１２のいずれか一つに記載の半導体電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にバッファ層を介して積層された化合物半導体層を備える半導体電子デバイスに関する。
【背景技術】
【０００２】
窒化物系化合物半導体、例えばＧａＮ系化合物半導体を用いた半導体電子デバイスとしての電界効果トランジスタは、４００℃近い高温環境下においても動作する固体素子として注目されている。ＧａＮ系化合物半導体では、ＳｉやＧａＡｓのような大口径の単結晶基板を作製することが困難であるため、ＧａＮ系化合物半導体を用いた電子デバイスは、例えばサファイアやＳｉからなる代替基板を用いて作製されている。
【０００３】
Ｓｉ基板は、他の代替基板に比べて良質で大口径のウェハを容易に得ることが可能であることから、量産性やコスト低減を考慮した場合に非常に有用な基板である。しかしながら、ＳｉとＧａＮとの間に大きな格子定数差および熱膨張率差があることから、Ｓｉ基板上に形成されるＧａＮエピタキシャル膜には大きな引っ張り歪が内在し、これによって結晶性が悪化されるとともに、歪の大きさによってはクラックが発生する場合がある。そして、このようなＧａＮ結晶上に作製された電界効果トランジスタは、良好な特性が得られないという問題があった。
【０００４】
そこで、Ｓｉからなる単結晶基板上にＧａＮ系化合物半導体を用いて電界効果トランジスタを作製する場合、ＭＯＣＶＤ法などのエピタキシャル結晶成長法によって、まず上述した引っ張り歪を緩和する層としてのバッファ層を形成し、次いで電子走行層、電子供給層およびコンタクト層を順次積層し（以下、電子走行層、電子供給層等を半導体動作層という。）、その表面にソース電極、ドレイン電極およびゲート電極を形成する。この場合、高温でＧａＮ層を形成してバッファ層とすることにより、Ｓｉ基板上に格子定数が異なるＧａＮ層をエピタキシャル成長させることができる。従来、このようなバッファ層として超格子バッファ層やＡｌＧａＮバッファ層が用いられている（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００３−５９９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、半導体電子デバイスでは、破壊耐圧を向上させ、リーク電流を低減させるためにバッファ層を高抵抗化する必要がある。しかしながら、上述した従来のバッファ層では、必ずしも十分な高抵抗特性が得られていない。これに対し、バッファ層を厚くすることで高抵抗化させることができるものの、その場合、上述した従来のバッファ層では、基板としてのウェハに大きな反りを発生させるという別の問題が生じる。
【０００７】
ここで、ウェハの反り量（ＢＯＷ）は、ウェハ表面における周縁部高さと中央部高さとの差分によって示され、半導体電子デバイスの加工プロセスにおいては５０μｍ以下にすることが必要とされている。このため、従来のバッファ層では、基板上に形成できる膜厚に限度があり、半導体電子デバイスのリーク電流を十分に低減させることができないという問題があった。
【０００８】
本発明は、上記に鑑みてなされたものであって、ウェハの反りを抑制し、リーク電流を一層低減させることができる半導体電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、請求項１にかかる半導体電子デバイスは、基板上にバッファ層を介して積層された化合物半導体層を備える半導体電子デバイスにおいて、前記バッファ層は、窒化物系化合物半導体を用いて形成された層であって該層の層厚に対する当該半導体電子デバイスのリーク電流が略最小となる厚さに形成された第１の層上に、前記第１の層よりもＡｌ組成比が高い窒化物系化合物半導体を用いて形成された層であって該層の成長温度に対する前記リーク電流が略極小となる温度で形成された第２の層が積層された複合層を有することを特徴とする。
【００１０】
また、請求項２にかかる半導体電子デバイスは、上記の発明において、前記第２の層の成長温度は、４００〜５５０℃であることを特徴とする。
【００１１】
また、請求項３にかかる半導体電子デバイスは、上記の発明において、前記第１の層の層厚は、６００〜１２００ｎｍであることを特徴とする。
【００１２】
また、請求項４にかかる半導体電子デバイスは、上記の発明において、前記第２の層の層厚は、０．５〜２００ｎｍであることを特徴とする。
【００１３】
また、請求項５にかかる半導体電子デバイスは、上記の発明において、前記バッファ層は、前記複合層を５層以上含むことを特徴とする。
【００１４】
また、請求項６にかかる半導体電子デバイスは、上記の発明において、前記バッファ層は、窒化物系化合物半導体を用いて形成された層であって前記第１の層の層厚よりも薄い第３の層上に、前記第３の層よりもＡｌ組成比が高い窒化物系化合物半導体を用いて形成された層であって前記第２の層の成長温度よりも高温で形成された第４の層が積層された補助複合層をさらに有することを特徴とする。
【００１５】
また、請求項７にかかる半導体電子デバイスは、上記の発明において、前記第４の層の成長温度は、８００〜１２００℃であることを特徴とする。
【００１６】
また、請求項８にかかる半導体電子デバイスは、上記の発明において、前記第３の層の層厚は、１００〜１０００ｎｍであることを特徴とする。
【００１７】
また、請求項９にかかる半導体電子デバイスは、上記の発明において、前記第３の層の層厚は、１５０〜５００ｎｍであることを特徴とする。
【００１８】
また、請求項１０にかかる半導体電子デバイスは、上記の発明において、前記第４の層の層厚は、０．５〜２００ｎｍであることを特徴とする。
【００１９】
また、請求項１１にかかる半導体電子デバイスは、上記の発明において、前記バッファ層は、前記補助複合層を５層以上含むことを特徴とする。
【００２０】
また、請求項１２にかかる半導体電子デバイスは、上記の発明において、前記バッファ層は、前記複合層より上部または下部に前記補助複合層を有することを特徴とする。
【００２１】
また、請求項１３にかかる半導体電子デバイスは、上記の発明において、前記窒化物系化合物半導体は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）で示される化合物半導体であることを特徴とする。
【発明の効果】
【００２２】
本発明にかかる半導体電子デバイスによれば、ウェハの反りを抑制し、リーク電流を一層低減させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照し、本発明にかかる半導体電子デバイスの好適な実施の形態を詳細に説明する。なお、この実施の形態によって、この発明が限定されるものではない。また、図面の記載において、同一部分には同一符号を付して示している。
【００２４】
（実施の形態１）
まず、本発明の実施の形態１にかかる半導体電子デバイスについて説明する。図１は、本実施の形態１にかかる半導体電子デバイスとしての電界効果トランジスタ１００の構成を示す断面図である。この図に示すように、電界効果トランジスタ１００は、Ｓｉからなる基板１上に、窒化物系化合物半導体を用いて形成されたバッファ層２，３および半導体動作層４が順次積層され、その上にＴｉ／Ａｌ／Ａｕからなるソース電極８Ｓおよびドレイン電極８Ｄと、Ｐｔ／Ａｕからなるゲート電極８Ｇとが形成されている。
【００２５】
バッファ層２は、ＡｌＮによって形成され、バッファ層３は、例えば非ドープＧａＮからなる第１の層１１上に、この第１の層１１よりもＡｌ組成比が高い窒化物系化合物半導体としての非ドープＡｌＮからなる第２の層１２が積層された複合層１０を用いて形成されている。バッファ層３は、一例として、複合層１０が５層積層されている。
【００２６】
半導体動作層４は、非ドープＧａＮからなる電子走行層５と、ＳｉドープＡｌＧａＮからなる電子供給層６と、高濃度ドープＧａＮからなるコンタクト層７とをこの順に積層して形成されている。電子供給層６は電子走行層５に比べてバンドギャップエネルギーが大きく、この２層のヘテロ接合界面直下には２次元電子ガス層５ａが形成されている。ソース電極８Ｓおよびドレイン電極８Ｄは、コンタクト層７上に形成され、ゲート電極８Ｇは、電子供給層６上に形成されている。
【００２７】
このような電界効果トランジスタ１００では、ソース電極８Ｓとドレイン電極８Ｄとを作動させた場合、電子供給層６を介して電子走行層５に供給された電子が２次元電子ガス層５ａ中を高速走行し、ドレイン電極８Ｄまで移動する。このとき、ゲート電極８Ｇに加える電圧に応じてゲート電極８Ｇ直下に形成される空乏層の厚さを変化させることで、ソース電極８Ｓからドレイン電極８Ｄへ移動する電子、つまりドレイン電流を制御することができる。
【００２８】
つづいて、バッファ層３が有する複合層１０について詳細に説明する。本発明にかかる複合層１０では、第１の層１１は、この第１の層１１の層厚に対する電界効果トランジスタ１００のリーク電流が略最小となる厚さに形成され、第２の層１２は、この第２の層の成長温度に対する電界効果トランジスタ１００のリーク電流が略極小となる温度で形成されている。
【００２９】
図２は、第１の層１１としてのＧａＮ層の層厚に対する電界効果トランジスタ１００のリーク電流を実測した結果を示すグラフである。この結果から、電界効果トランジスタ１００では、第１の層１１の層厚を増加させることでリーク電流を低減させることができ、第１の層１１の層厚を約６００ｎｍ以上とすることでリーク電流をほぼ最小にできることがわかる。これをもとに、電界効果トランジスタ１００では、リーク電流を低減させるため、第１の層１１の層厚が６００〜１２００ｎｍとされている。なお、図２に示す結果は、後述する第２の層１２の成長温度を５００℃とした場合に対応する。
【００３０】
図３は、第２の層１２としてのＡｌＮ層の成長温度に対する電界効果トランジスタ１００のリーク電流を実測した結果を示すグラフである。図３では、第１の層１１の層厚を２００ｎｍおよび７００ｎｍとした場合の結果を示している。この結果から、電界効果トランジスタ１００では、第１の層１１の層厚を図２の結果から見出した層厚として例えば７００ｎｍとした場合に、第２の層１２を比較的低温で成長させることでリーク電流を極小にさせることができ、具体的には、第２の層１２の成長温度を約４００〜５５０℃とすることでリーク電流をほぼ極小にできることがわかる。これをもとに、電界効果トランジスタ１００では、リーク電流を低減させるため、第１の層１１の層厚を６００〜１２００ｎｍとするとともに、第２の層１２の成長温度が４００〜５５０℃とされている。
【００３１】
これによって、電界効果トランジスタ１００では、リーク電流は、図２および図３に示したように１．０×１０-8以下とされ、従来の電界効果トランジスタに比べて１桁以上低減されている。
【００３２】
一方、図４は、第２の層１２としてのＡｌＮ層の成長温度に対するウェハの反り量（ＢＯＷ）を実測した結果を示すグラフである。図４では、第１の層１１の層厚を２００ｎｍおよび７００ｎｍとした場合の結果を示している。また、この図における反り量（ＢＯＷ）は、電界効果トランジスタ１００の製作に用いた基板１としてのウェハの反り量（ＢＯＷ）を示している。この結果から、電界効果トランジスタ１００では、第１の層１１の層厚を図２の結果から見出した層厚として例えば７００ｎｍとした場合に、第２の層１２を比較的低温で成長させることで反り量（ＢＯＷ）を極小にさせることができ、具体的には、第２の層１２の成長温度を約５００〜９００℃とすることで反り量（ＢＯＷ）を約５０μｍ以下にできることがわかる。
【００３３】
これより、電界効果トランジスタ１００において、ウェハの反り量（ＢＯＷ）を半導体電子デバイスの加工プロセスにおいて要求される５０μｍ以下に抑制させるとともにリーク電流を低減させるには、第１の層１１の層厚を６００〜１２００ｎｍとするとともに、第２の層１２の成長温度を５００〜５５０℃とすることが好ましいことがわかる。ただし、加工プロセスによっては必ずしも反り量（ＢＯＷ）を５０μｍ以下に厳密に抑制する必要はなく、その場合には、リーク電流を低減させるために第２の層１２の成長温度を４００〜５５０℃とすることが有効である。
【００３４】
なお、図２〜図４に示した結果に対応する第２の層１２の層厚は、いずれも２０ｎｍである。しかしながら、図２〜図４に示した結果は、第２の層１２の層厚に対する依存性が小さく、第２の層１２の層厚が約０．５〜２００ｎｍである場合、図２〜図４と同様の結果が得られることが別途見出されている。また、第２の層１２の層厚を０．５ｎｍより薄くした場合には、第２の層として十分な効果が発揮されず、逆に２００ｎｍより厚くした場合には、この層から余計な応力が発せられることなどが推察されることから、電界効果トランジスタ１００における第２の層１２の層厚は、０．５〜２００ｎｍであることが好ましいといえる。
【００３５】
また、第１の層１１は、例えばＧａＮの成長温度として一般的な７００〜１３００℃の温度範囲内で成長させることができる。さらに、この成長温度を８００〜１２００℃に限定することで、結晶性および平坦度が良好な第１の層１１を形成することができる。ただし、より高精度な第１の層１１を形成するには、その成長温度を１０００〜１１００℃に限定することが好ましい。
【００３６】
（実施の形態２）
つぎに、本発明の実施の形態２にかかる半導体電子デバイスについて説明する。図５は、本実施の形態２にかかる半導体電子デバイスとしての電界効果トランジスタ２００の構成を示す断面図である。この図に示すように、電界効果トランジスタ２００は、電界効果トランジスタ１００の構成をもとに、バッファ層３と半導体動作層４との間にバッファ層２３をさらに備える。その他の構成は実施の形態１と同じであり、同一部分には同一符号を付して示している。
【００３７】
バッファ層２３は、例えば非ドープＧａＮからなる第３の層２１上に、この第３の層２１よりもＡｌ組成比が高い窒化物系化合物半導体としての非ドープＡｌＮからなる第４の層２２が積層された補助複合層２０を用いて形成されている。バッファ層２３は、一例として、補助複合層２０が５層積層されている。また、補助複合層２０では、第３の層２１は、第１の層１１の層厚よりも薄く形成され、第４の層２２は、第２の層１２の成長温度よりも高温で形成されている。これによって、電界効果トランジスタ２００では、リーク電流が低減されるとともに、ウェハの反り量（ＢＯＷ）が電界効果トランジスタ１００に比して一層抑制されている。
【００３８】
図６は、第３の層２１としてのＧａＮ層の層厚に対するウェハの反り量（ＢＯＷ）を実測した結果を示すグラフである。この図における反り量（ＢＯＷ）は、電界効果トランジスタ１００におけるバッファ層３に換えてバッファ層２３を設けた構成の電界効果トランジスタを製作した場合のウェハの反り量（ＢＯＷ）を示している。図６に示す結果から、このバッファ層２３を用いた電界効果トランジスタでは、第３の層２１を比較的薄く形成することで反り量（ＢＯＷ）を極小にさせることができ、具体的には、第３の層２１の層厚を約２００ｎｍとすることで反り量（ＢＯＷ）を極小にできることがわかる。また、この反り量（ＢＯＷ）は、極小値においてマイナス値であり、第３の層２１の層厚が約１５０〜５００ｎｍである場合にマイナス値であることがわかる。さらに、この反り量（ＢＯＷ）は、第３の層２１の層厚が約１００〜１０００ｎｍである場合に絶対量が５０μｍ以下であることがわかる。
【００３９】
なお、図６では、Ｓｉからなる基板１の板厚を５２５μｍおよび７００μｍとした場合の結果を示しているが、基板１の板厚に対する反り量（ＢＯＷ）の依存性は特に認められない。また、図６に示す結果は、後述する第４の層２２の成長温度を１１００℃とした場合に対応する。
【００４０】
これより、電界効果トランジスタ２００では、バッファ層３上にバッファ層２３を設け、このバッファ層２３における第３の層２１の層厚を約１５０〜５００ｎｍとすることで、バッファ層３に起因するウェハの反りの一部または全部を打ち消すことができることがわかる。また、バッファ層３に起因するウェハの反り量（ＢＯＷ）が０μｍ近傍である場合には、第３の層２１の層厚を約１００〜１０００ｎｍとすることで、反り量（ＢＯＷ）の絶対量を５０μｍ以下にできることがわかる。
【００４１】
これをもとに、電界効果トランジスタ２００では、第３の層２１の層厚は、１５０〜５００ｎｍとされている。ただし、バッファ層３に起因する反り量（ＢＯＷ）が０μｍ近傍となるようにその成膜条件が設定される場合には、第３の層２１の層厚は、１００〜１０００ｎｍとされる。
【００４２】
一方、図４に示した結果から、バッファ層３に起因する反り量（ＢＯＷ）は、第３の層２１の層厚を図６の結果から見出した層厚として例えば２００ｎｍとした場合、第４の層２２としてのＡｌＮ層を少なくとも第２の層１２の成長温度よりも高温で成長させることによって極小となり、具体的には、第４の層２２の成長温度を約１０００〜１１００℃とすることで極小になることがわかる。また、この反り量（ＢＯＷ）は、極小値においてマイナス値であり、第４の層２２の成長温度が約８００〜１２００℃である場合にマイナス値であることがわかる。さらに、この反り量（ＢＯＷ）は、第４の層２２の成長温度が約７００〜１３００℃である場合に絶対量が５０μｍ以下であることがわかる。
【００４３】
これより、電界効果トランジスタ２００では、バッファ層３上にバッファ層２３を設け、このバッファ層２３における第３の層２１の層厚を１５０〜５００ｎｍとするとともに、第４の層２２の成長温度を約８００〜１２００℃とすることで、バッファ層３に起因するウェハの反りの一部または全部を打ち消すことができることがわかる。また、バッファ層３に起因するウェハの反り量（ＢＯＷ）が０μｍ近傍である場合には、第３の層２１の層厚を１００〜１０００ｎｍとするとともに、第４の層２２の成長温度を約７００〜１３００℃とすることで、反り量（ＢＯＷ）の絶対量を５０μｍ以下にできることがわかる。
【００４４】
これをもとに、電界効果トランジスタ２００では、第４の層２２の成長温度は、第２の層１２の成長温度よりも高温の８００〜１２００℃とされている。ただし、バッファ層３に起因する反り量（ＢＯＷ）が０μｍ近傍となるようにその成膜条件が設定される場合には、第４の層２２の成長温度は、７００〜１３００℃とされる。
【００４５】
以上のようにして、電界効果トランジスタ２００では、バッファ層３を備えることでリーク電流が１．０×１０-8以下とされ、従来の電界効果トランジスタに比べて１桁以上低減されるとともに、バッファ層２３を備えることで、バッファ層３に起因するウェハの反りの一部または全部が打ち消され、残留する反り量（ＢＯＷ）の絶対量が５０μｍ以下にされている。
【００４６】
なお、図４および図６に示した結果に対応する第４の層２２の層厚は、いずれも２０ｎｍである。しかしながら、図４および図６に示した結果は、第４の層２２の層厚に対する依存性が小さく、第４の層２２の層厚が約０．５〜２００ｎｍである場合、図４および図６と同様の結果が得られることが別途見出されている。また、第４の層２２の層厚を０．５ｎｍより薄くした場合には、第４の層として十分な効果が発揮されず、逆に２００ｎｍより厚くした場合には、この層から余計な応力が発せられることなどが推察されることから、電界効果トランジスタ２００における第４の層２２の層厚は、０．５〜２００ｎｍであることが好ましいといえる。
【００４７】
（変形例１）
つぎに、本実施の形態２にかかる半導体電子デバイスとしての電界効果トランジスタの変形例１について説明する。図７は、本変形例１にかかる電界効果トランジスタ３００の構成を示す断面図である。この図に示すように、電界効果トランジスタ３００は、電界効果トランジスタ２００の構成をもとに、バッファ層３とバッファ層２３との積層順序が入れ換えられている。その他の構成は、電界効果トランジスタ２００と同じであり、同一構成部分には同一符号を付して示している。
【００４８】
このようにバッファ層２３上にバッファ層３を積層させる構成としても、バッファ層３によってリーク電流を低減させ、バッファ層２３によって、バッファ層３に起因するウェハの反りを打ち消すことが可能であるため、電界効果トランジスタ３００では、電界効果トランジスタ２００と同様に、ウェハの反りを抑制し、リーク電流を低減させることができる。
【００４９】
（変形例２）
つぎに、本実施の形態２にかかる半導体電子デバイスとしての電界効果トランジスタの変形例２について説明する。図８は、本変形例２にかかる電界効果トランジスタ４００の構成を示す断面図である。この図に示すように、電界効果トランジスタ４００は、電界効果トランジスタ２００の構成をもとに、バッファ層３，２３に替えてバッファ層４３を備える。その他の構成は、電界効果トランジスタ２００と同じであり、同一構成部分には同一符号を付して示している。
【００５０】
バッファ層４３は、バッファ層２上に複合層１０および補助複合層２０が交互に積層されて形成されている。複合層１０および補助複合層２０は、例えば５層ずつ積層される。このように複合層１０および補助複合層２０を交互に積層させる構成としても、各複合層１０によってリーク電流を低減させ、各補助複合層２０によって、複合層１０に起因するウェハの反りを打ち消すことが可能であるため、電界効果トランジスタ４００では、電界効果トランジスタ２００と同様に、ウェハの反りを抑制し、リーク電流を低減させることができる。
【００５１】
なお、電界効果トランジスタ４００では、バッファ層２上に複合層１０および補助複合層２０をこの順に積層させるものとしたが、複合層１０と補助複合層２０との積層順序を入れ換えても同様の効果を得ることができる。すなわち、図９に示すように、バッファ層２上に補助複合層２０および複合層１０をこの順に積層させたバッファ層５３を備える電界効果トランジスタ５００によっても、電界効果トランジスタ２００と同様に、ウェハの反りを抑制し、リーク電流を低減させることができる。
【００５２】
また、電界効果トランジスタ４００および５００では、それぞれバッファ層４３および５３において、複合層１０および補助複合層２０が１層ずつ交互に積層されるものとして説明したが、１層ずつに限定されず、２層ずつ等、複数層ずつ交互に積層させてもよい。さらに、同数層ずつ積層させることに限定されず、異なる数層ずつ積層させてもよい。
【００５３】
（変形例３）
つぎに、本実施の形態２にかかる半導体電子デバイスとしての電界効果トランジスタの変形例３について説明する。図１０は、本変形例３にかかる電界効果トランジスタ６００の構成を示す断面図である。この図に示すように、電界効果トランジスタ６００は、電界効果トランジスタ２００の構成をもとに、バッファ層３，２３に替えてバッファ層６３を備える。その他の構成は、電界効果トランジスタ２００と同じであり、同一構成部分には同一符号を付して示している。
【００５４】
バッファ層６３は、第１の層１１、第２の層１２および第４の層２２がこの順に積層された複合層６０を用いて形成されている。バッファ層６３は、例えば複合層６０が５層積層される。このように複合層６０を積層させる構成として第２の層１２および第４の層２２を用いることで、従来の電界効果トランジスタに比べてウェハの反りを抑制し、リーク電流を低減させることができる。
【００５５】
なお、電界効果トランジスタ６００では、複合層６０内で第２の層１２および第４の層２２をこの順に積層させるものとしたが、第２の層１２と第４の層２２との積層順序を入れ換えても同様の効果を得ることができる。すなわち、図１１に示すように、電界効果トランジスタ６００の構成をもとに、バッファ層６３に替えてバッファ層７３を備えた電界効果トランジスタ７００によっても、従来の電界効果トランジスタに比べてウェハの反りを抑制し、リーク電流を低減させることができる。ここで、バッファ層７３は、第３の層２１、第４の層２２および第２の層１２がこの順に積層された複合層７０を用いて形成されている。バッファ層７３は、例えば複合層７０が５層積層される。
【００５６】
ここまで、本発明を実施する最良の形態を実施の形態１および２として説明したが、本発明は、上述した実施の形態１および２に限定されず、本発明の趣旨を逸脱しない範囲であれば、種々の変形が可能である。
【００５７】
例えば、上述した実施の形態１および２では、各電界効果トランジスタが複合層１０、補助複合層２０、複合層６０または複合層７０の少なくとも１つを複数層備えるものとしたが、複数層に限定されず、１層ずつ備えるものであってもよい。その場合、電界効果トランジスタ２００と４００は同じ構成となり、電界効果トランジスタ３００と５００も同じ構成となる。ただし、ウェハの反りを抑制し、リーク電流を低減させる効果を十分に得るには、複合層１０、補助複合層２０、複合層６０または複合層７０の少なくとも１つを５層以上ずつ備えることが好ましい。
【００５８】
また、上述した実施の形態１および２では、第１の層１１および第３の層２１が窒化物系化合物半導体としてのＧａＮによって形成され、これよりもＡｌ組成比が高いＡｌＮによって第２の層１２および第４の層２２が形成されるものとしたが、各層の材料はこれらに限定されるものではない。すなわち、第１の層１１および第３の層２１には、Ａｌx1Ｇａ1-x1Ｎ（０≦x1≦１）で示される化合物半導体を用いることができ、第２の層１２および第４の層２２には、それよりもＡｌ組成比が高いＡｌx2Ｇａ1-x2Ｎ（０≦x2≦１、x1＜x2）で示される化合物半導体を用いることができる。さらに、これらの化合物半導体に対して他の元素を適宜化合させた化合物半導体を用いてもよい。ただし、各層を十分に作用させるには、Ａｌ組成比x1，x2は、それぞれ０≦x1≦０．２、０．８≦x2≦１であることが好ましい。なお、第１の層１１と第３の層２１とは、異なる組成の化合物半導体によって形成されてもよく、同様に、第２の層１２と第４の層２２とが異なる組成の化合物半導体によって形成されてもよい。
【００５９】
また、上述した実施の形態１および２では、本発明にかかる半導体電子デバイスとして電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）であるものとして説明したが、ＨＥＭＴに限定されず、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor FET）、絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor FET）、ショットキーゲート電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor FET）等、種々の電界効果トランジスタに対して本発明は適用可能である。
【００６０】
また、電界効果トランジスタ以外にも、ショットキーダイオード等、各種ダイオードに対して本発明は適用可能である。本発明を適用したダイオードとして、例えば、電界効果トランジスタ１００が備えたソース電極８Ｓ、ゲート電極８Ｇおよびドレイン電極８Ｄに替えて、カソード電極およびアノード電極を形成したダイオードが実現できる。
【００６１】
また、上述した実施の形態１および２では、本発明にかかる半導体電子デバイスが、窒化物系化合物半導体、特にＧａＮ系化合物半導体を用いて形成された半導体動作層４を備えるものとして説明したが、窒化物系およびＧａＮ系に限定して解釈する必要はなく、他の化合物半導体を用いて形成された半導体動作層を備える半導体電子デバイスに対しても本発明は適用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態１にかかる半導体電子デバイスとしての電界効果トランジスタの構成を示す断面図である。
【図２】図１に示した電界効果トランジスタにおける第１の層の層厚とリーク電流との関係を示す図である。
【図３】図１に示した電界効果トランジスタにおける第２の層の成長温度とリーク電流との関係を示す図である。
【図４】第２の層の成長温度とウェハの反り量（ＢＯＷ）との関係を示す図である。
【図５】本発明の実施の形態２にかかる半導体電子デバイスとしての電界効果トランジスタの構成を示す図である。
【図６】図５に示した第３の層の層厚とウェハの反り量（ＢＯＷ）との関係を示す図である。
【図７】実施の形態２にかかる電界効果トランジスタの変形例の構成を示す図である。
【図８】実施の形態２にかかる電界効果トランジスタの変形例の構成を示す図である。
【図９】実施の形態２にかかる電界効果トランジスタの変形例の構成を示す図である。
【図１０】実施の形態２にかかる電界効果トランジスタの変形例の構成を示す図である。
【図１１】実施の形態２にかかる電界効果トランジスタの変形例の構成を示す図である。
【符号の説明】
【００６３】
１    基板
２，３    バッファ層
４    半導体動作層
５    電子走行層
５ａ    ２次元電子ガス層
６    電子供給層
７    コンタクト層
８Ｄ    ドレイン電極
８Ｇ    ゲート電極
８Ｓ    ソース電極
１０    複合層
１１    第１の層
１２    第２の層
２０    補助複合層
２１    第３の層
２２    第４の層
２３，４３，５３，６３，７３    バッファ層
６０，７０    複合層
１００,２００，３００，４００，５００，６００，７００    電界効果トランジスタ
【図１】
2008159621.tif 000003
【図２】
2008159621.tif 000004
【図３】
2008159621.tif 000005
【図４】
2008159621.tif 000006
【図５】
2008159621.tif 000007
【図６】
2008159621.tif 000008
【図７】
2008159621.tif 000009
【図８】
2008159621.tif 000010
【図９】
2008159621.tif 000011
【図１０】
2008159621.tif 000012
【図１１】
2008159621.tif 000013