(57)【要約】  【課題】本発明は、半導体素子と配線基板との接着力を向上させることが可能な部品内蔵基板を提供することを目的とする。また、製造工程を単純化することが可能な部品内蔵基板の製造方法を提供することを目的とする。  【解決手段】凹部１４を有する配線基板２と、凹部１４に収容される半導体素子３と、半導体素子３を被覆する絶縁層８と、を備えた部品内蔵基板１であって、半導体素子３の下面または凹部１４の底面の少なくとも一方は、凹凸状に形成されており、絶縁層８の一部は、半導体素子３の下面と凹部１４の底面との隙間に充填されていることを特徴とする部品内蔵基板１。【選択図】図２
2008277392.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有する配線基板と、前記凹部に収容される半導体素子と、前記半導体素子を被覆する絶縁層と、を備えた部品内蔵基板であって、
前記半導体素子の下面または前記凹部の底面の少なくとも一方は、凹凸状に形成されており、
前記絶縁層の一部は、前記半導体素子の下面と前記凹部の底面との隙間に充填されていることを特徴とする部品内蔵基板。
【請求項２】
請求項１に記載の部品内蔵基板において、
前記半導体素子の下面の最大高さ（Ｒｚ）は、０．１μｍから１μｍであることを特徴とする部品内蔵基板。
【請求項３】
請求項１に記載の部品内蔵基板において、
前記凹部の底面の最大高さ（Ｒｚ）は、１μｍから１０μｍであることを特徴とする部品内蔵基板。
【請求項４】
請求項１乃至請求項３のいずれかに記載の部品内蔵基板において、
前記絶縁層の一部は、前記凹部の内壁面と前記半導体素子の端面との間の空隙に充填されていることを特徴とする部品内蔵基板。
【請求項５】
請求項１乃至請求項４のいずれかに記載の部品内蔵基板において、
前記配線基板は、繊維を縦横に織り込んだ基材を有するコア基板と、
前記コア基板の上面又は下面に形成され、前記凹部が設けられる絶縁部材と、を有することを特徴とする部品内蔵基板。
【請求項６】
請求項１乃至請求項５のいずれかに記載の部品内蔵基板において、
前記絶縁層は、前記配線基板上に接着層を介してフィルム層を積層した構成であって、
前記半導体素子の下面と前記凹部の底面との隙間に充填されている前記絶縁層の一部は、前記接着層からなること特徴とする部品内蔵基板。
【請求項７】
請求項６に記載の部品内蔵基板において、
前記フィルム層には、上部よりも下部が幅広なテーパー状の貫通孔が形成されており、
前記接着層の一部は、前記貫通孔にも充填されていることを特徴とする部品内蔵基板。
【請求項８】
請求項６又は請求項７に記載の部品内蔵基板において、
前記フィルム層は、ポリパラフェニレンベンズビスオキサゾール樹脂からなることを特徴とする部品内蔵基板。
【請求項９】
凹部を有する基板を準備する工程と、
前記凹部に半導体素子を収容するとともに、前記半導体素子の下面と前記凹部の底面との間に隙間を形成する工程と、
前記半導体素子を被覆するように、前記基板上に接着剤を介してフィルム層を貼り合わせる工程と、
前記フィルム層を前記基板に向けて押圧し、前記接着剤の一部を前記隙間に流入させて、前記隙間に前記接着剤の一部を充填する工程と、
前記隙間に前記接着剤の一部が充填している状態で、前記接着剤を硬化し、前記フィルム層を前記基板に固着する工程と、
を備えたことを特徴とする部品内蔵基板の製造方法。
【請求項１０】
請求項９に記載の部品内蔵基板の製造方法において、
前記接着剤の一部を、前記凹部の内壁面と前記半導体素子の端面との間の空隙に充填する工程をさらに備えたことを特徴とする部品内蔵基板の製造方法。
【請求項１１】
請求項９又は請求項１０に記載の部品内蔵基板の製造方法において、
前記フィルム層には、貫通孔が形成されており、
前記フィルム層を前記基板に押圧した際、前記接着剤の一部が、前記隙間及び前記貫通孔に流入されることを特徴とする部品内蔵基板の製造方法。
【請求項１２】
請求項１１に記載の部品内蔵基板の製造方法において、
前記貫通孔は、上部よりも下部が幅広なテーパー状であって、
前記接着剤の一部は、前記貫通孔の下部から上部に向かって流入することを特徴とする部品内蔵基板の製造方法。
【請求項１３】
請求項９乃至請求項１２のいずれかに記載の部品内蔵基板の製造方法において、
前記隙間に流入する前記接着剤の粘度は、１０２Pａ・ｓから１０５Ｐａ・ｓであることを特徴とする部品内蔵基板の製造方法。
【請求項１４】
請求項１３に記載の部品内蔵基板の製造方法において、
前記フィルム層を前記基板に押圧する圧力は、０．５ＭＰａから５ＭＰａであることを特徴とする部品内蔵基板の製造方法。
【請求項１５】
請求項９乃至請求項１４のいずれかに記載の部品内蔵基板の製造方法において、
前記フィルム層を前記基板に向けて押圧する時の雰囲気は、１０Ｐａから１０４Ｐａであることを特徴とする部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子を内蔵した部品内蔵基板およびその製造方法に関する。
【背景技術】
【０００２】
従来より、配線基板と、該配線基板に内蔵可能なＩＣ又はＬＳＩ等の半導体素子と、を備えた部品内蔵基板が知られている（下記特許文献１参照）。
【０００３】
かかる特許文献１に記載の部品内蔵基板は、内蔵した半導体素子が、バンプを介して配線基板に対して接着し、さらに半導体素子上に該半導体素子を被覆するように絶縁層が形成されている。
【０００４】
また、バンプを半導体素子と配線基板との間に介在させることによって、配線基板に対して半導体素子を接続する。そして、バンプを介在させることによってできた半導体素子と基板との隙間に、例えばエポキシ樹脂等からなるアンダーフィルを形成し、両者の接着力を維持している。
【０００５】
なお、アンダーフィルが充填されている半導体素子と配線基板の表面は、平坦に形成されている。
【特許文献１】特開２００４−６３５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上述した特許文献１に記載の部品内蔵基板は、アンダーフィルが充填されている半導体素子と配線基板の表面は平坦に形成されているため、アンダーフィルによる両者の接着力が十分に確保できないことがあった。その結果、半導体素子が配線基板に対して位置ずれを起こし、半導体素子が正常に作動しないことがあり、部品内蔵基板の信頼性を低下させる可能性があった。
【０００７】
また、上述した特許文献１に記載の部品内蔵基板の製造方法は、配線基板と半導体素子との間にアンダーフィルを充填し、その後、半導体素子を被覆するように接着剤を配線基板上に被着させて、部品内蔵基板を作製するため、２度の工程を経て、半導体素子を部品内蔵基板に固定している。そのため、製造工程が煩雑化していた。
【０００８】
本発明は、上述した課題に鑑みなされたものであって、半導体素子と配線基板との接着力を向上させることが可能な部品内蔵基板及び製造工程を単純化することが可能な部品内蔵基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明の部品内蔵基板は、凹部を有する配線基板と、前記凹部に収容される半導体素子と、前記半導体素子を被覆する絶縁層と、を備えた部品内蔵基板であって、前記半導体素子の下面または前記凹部の底面の少なくとも一方は、凹凸状に形成されており、前記絶縁層の一部は、前記半導体素子の下面と前記凹部の底面との隙間に充填されていることを特徴とする。
【００１０】
また、本発明の部品内蔵基板は、前記半導体素子の下面の最大高さ（Ｒｚ）が、０．１μｍから１μｍであることを特徴とする。
【００１１】
また、本発明の部品内蔵基板は、前記凹部の底面の最大高さ（Ｒｚ）が、１μｍから１０μｍであることを特徴とする。
【００１２】
また、本発明の部品内蔵基板は、前記絶縁層の一部が、前記凹部の内壁面と前記半導体素子の端面との間の空隙に充填されていることを特徴とする。
【００１３】
また、本発明の部品内蔵基板は、前記配線基板が、繊維を縦横に織り込んだ基材を有するコア基板と、前記コア基板の上面又は下面に形成され、前記凹部が設けられる絶縁部材と、を有することを特徴とする。
【００１４】
また、本発明の部品内蔵基板は、前記絶縁層が、前記配線基板上に接着層を介してフィルム層を積層した構成であって、前記半導体素子の下面と前記凹部の底面との隙間に充填されている前記絶縁層の一部は、前記接着層からなること特徴とする。
【００１５】
また、本発明の部品内蔵基板は、前記フィルム層に、上部よりも下部が幅広なテーパー状の貫通孔が形成されており、前記接着層の一部は、前記貫通孔にも充填されていることを特徴とする。
【００１６】
また、本発明の部品内蔵基板は、前記フィルム層が、ポリパラフェニレンベンズビスオキサゾール樹脂からなることを特徴とする。
【００１７】
また、本発明の部品内蔵基板の製造方法は、凹部を有する基板を準備する工程と、前記凹部に半導体素子を収容するとともに、前記半導体素子の下面と前記凹部の底面との間に隙間を形成する工程と、前記半導体素子を被覆するように、前記基板上に接着剤を介してフィルム層を貼り合わせる工程と、前記フィルム層を前記基板に向けて押圧し、前記接着剤の一部を前記隙間に流入させて、前記隙間に前記接着剤の一部を充填する工程と、前記隙間に前記接着剤の一部が充填している状態で、前記接着剤を硬化し、前記フィルム層を前記基板に固着する工程と、を備えたことを特徴とする。
【００１８】
また、本発明の部品内蔵基板の製造方法は、前記接着剤の一部を、前記凹部の内壁面と前記半導体素子の端面との間の空隙に充填する工程をさらに備えたことを特徴とする。
【００１９】
また、本発明の部品内蔵基板の製造方法は、前記フィルム層に、貫通孔が形成されており、前記フィルム層を前記基板に押圧した際、前記接着剤の一部が、前記隙間及び前記貫通孔に流入されることを特徴とする。
【００２０】
また、本発明の部品内蔵基板の製造方法は、前記貫通孔が、上部よりも下部が幅広なテーパー状であって、前記接着剤の一部は、前記貫通孔の下部から上部に向かって流入することを特徴とする。
【００２１】
また、本発明の部品内蔵基板の製造方法は、前記隙間に流入する前記接着剤の粘度が、１０２Pａ・ｓから１０５Ｐａ・ｓであることを特徴とする。
【００２２】
また、本発明の部品内蔵基板の製造方法は、前記フィルム層を前記基板に押圧する圧力が、０．５ＭＰａから５ＭＰａであることを特徴とする。
【００２３】
また、本発明の部品内蔵基板の製造方法は、前記フィルム層を前記基板に向けて押圧する時の雰囲気が、１０Ｐａから１０４Ｐａであることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、半導体素子と配線基板との接着力を向上させることが可能な部品内蔵基板を提供することができる。また、製造工程を単純化することが可能な部品内蔵基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明にかかる部品内蔵基板の実施の形態を図面に基づいて詳細に説明する。かかる部品内蔵基板は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。
【００２６】
図１は本実施形態に係る部品内蔵基板の平面図、図２は本実施形態に係る部品内蔵基板の断面図である。
【００２７】
本実施形態に係る部品内蔵基板１は、配線基板２と、配線基板２に内蔵されるＩＣ又はＬＳＩ等の半導体素子３とを含んで構成されている。
【００２８】
また、配線基板２上には、平面視して配線基板２の中央に、半田等のバンプ４を介して実装素子５が形成されている。
【００２９】
配線基板２は、コア基板６と、コア基板６の主面及び他主面に積層された導体層７と絶縁層８と、を含んで構成されている。なお、絶縁層８の一部は、後述する凹部１４を形成するための絶縁部材として使用される。
【００３０】
コア基板６は、例えばガラス繊維、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂等を縦横に織り込んだ基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの熱硬化性樹脂を含浸させたシートを積層して固化することによって作製される。
【００３１】
また、コア基板６は基材を用いずに樹脂から作製することもできる。樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等の低熱膨張樹脂を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−５ｐｐｍ／℃から５ｐｐｍ／℃と低く、このような低熱膨張樹脂を使用することによって、コア基板６自体の熱膨張を抑制することができる。
【００３２】
コア基板６には、コア基板６を上下方向に貫通するスルーホール９が形成されている。かかるスルーホール９の内壁面には、導電性を有する銅めっき等からなるスルーホール導体１０が形成されている。また、スルーホール９には、コア基板６の平坦性を良好にするために絶縁性の樹脂からなる絶縁体１１が充填されている。なお、スルーホール導体１０は、コア基板６の主面又は他主面に形成された導体層７同士を電気的に接続している。また、絶縁体１０をスルーホール９に充填することによって、スルーホール９の直上又は直下に後述するビア導体１２を形成することができ、配線基板１の小型化に寄与することができる。
【００３３】
導体層７は、所定の電気信号を伝達する機能を備えたライン状の信号線路７ａと、実装素子５に接続される電源電位を共通の電位、例えばアース電位にする機能を備えた平板状のグランド層７ｂとを含んでいる。
【００３４】
また、信号線路７ａは、グランド層７ｂに対して、絶縁層８を介して対向するように配置されている。なお、信号線路７ａと、その信号線路７ａに対向するグランド層７ｂからなるものを回路配線Ｋとする。また、導体層７は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
【００３５】
絶縁層８は、接着層８ａとフィルム層８ｂを上下に積層して形成されている。また、絶縁層８には、その上下方向を貫くビア導体１２が形成されている。かかるビア導体１２は、上下位置の異なる導体層７同士を電気的に接続するためのものである。かかるビア導体１２は、コア基板６の主面側から配線基板２の主面側（コア基板６の他主面側から配線基板２の他主面側）に向けて幅広な逆テーパー状に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料からなる。
【００３６】
接着層８ａは、フィルム層８ｂをコア基板６又は導体層７に対して固着させるためのものであって、熱硬化性樹脂又は熱可塑性樹脂等の接着剤が使用される。なお、かかる接着剤は、硬化後に接着層８ａとなる。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂、ポリフェニレンエーテル樹脂等を使用することができる。
【００３７】
接着剤は、フィルム層８ｂを張り合わせた状態で、コア基板６及び導体層７に対して積層し、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって、硬化する。また、接着層８ａは、厚み寸法が例えば１μｍから１０μｍとなるように設定されている。
【００３８】
フィルム層８ｂは、絶縁層８の厚み寸法を所定の値に近づけ、平坦性を確保するために、精密に厚さが制御されている。また、フィルム層８ｂは、印加される温度や圧力によってフィルム層８ｂの厚み寸法が変化するのを防止するために、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層８ｂとしては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂のうち少なくともいずれか一つを用いることができる。なお、フィルム層８ｂは、フィルム層８ｂの強度を保持するために、ポリパラフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂の混合樹脂であることが望ましい。また、フィルム層８ｂの厚み寸法は、例えば１μｍから１０μｍとなるように設定されている。
【００３９】
フィルム層８ｂには、その上面から下面まで貫通する貫通孔１３が形成されている。貫通孔１３は、コア基板６の主面側から配線基板２の主面側（コア基板６の他主面側から配線基板２の他主面側）に向けて幅狭なテーパー状に形成されている。換言すると、実装素子５とコア基板６との間の貫通孔１３は、その上部よりも下部が幅広なテーパー状に形成されている。なお、貫通孔１３の直径は、例えば５０μｍから２ｍｍに設定されている。ここで、貫通孔１３の直径は、貫通孔１３の上端の直径とする。その貫通孔１３には、接着層８ａの一部が充填されている。従って、貫通孔１３に充填された接着層８ａは、接着層８ａとフィルム層８ｂとの接触面積を大きくすることによって、両者の接着力を大きくすることができ、両者を剥離しにくくすることができる。
【００４０】
接着剤が後述する凹部１４に流入することで、凹部１４の直上に位置する接着層８ａの厚み寸法が変形することになるが、フィルム層８ｂに対して、平面視し凹部１４と重ならない領域に貫通孔１３を形成することによって、凹部１４に流入する接着剤と同等の量の接着剤を貫通孔１３に流入させ、接着層８ａの厚み寸法を調整することができる。
【００４１】
また、上述したようにフィルム層８ｂには逆テーパー状のビア導体１２の孔が形成されるため、フィルム層８ｂの内部応力が不均衡になって、フィルム層８ｂが湾曲しやすくなるが、フィルム層８ｂにテーパー状の貫通孔１３を形成することによって、フィルム層８ｂの内部応力を均衡するように調整することができ、フィルム層８ｂを湾曲しにくくすることができる。
【００４２】
また、フィルム層８ｂを上方に、導体層７を下方に配置し、貫通孔１３の広がっている側を下に向けた状態で、フィルム層８ｂを接着剤を介して導体層７に押圧した場合、接着剤は、広がった貫通孔１３に流入しやすい。また、貫通孔１３に流入した接着剤は、貫通孔１３が狭まっていくことによって、フィルム層８ｂの上面から流出しにくく、必要以上に樹脂がフィルム層８ｂの上面から流れ出ることを抑制することができる。
【００４３】
また、貫通孔１３は、フィルム層８ｂの中央よりもフィルム層８ｂの端部に多く形成されている。貫通孔１３をフィルム層８ｂの端部に多く設けたことによって、フィルム層８ｂを接着剤に貼り合わせて押圧したときに、基板の中央から基板の端部に向かって流出する接着剤の余りは、フィルム層８ｂの端部に形成された貫通孔１３に向かって流れやすい。その結果、貫通孔１３を接着剤の余りで充填するとともに、接着剤の厚み寸法も調整することができる。
【００４４】
接着剤が後述する凹部１４に流入し、接着層８ａの厚み寸法が変形するのを抑制するために形成する貫通孔１３は、後述する特性インピーダンスＺＯを調整する観点から、グランド層７ｂと信号線路７ａとの間であって、信号線路７ａの直下に位置しないように形成されている。換言すると、貫通孔１３は、平面視して信号線路７ａと重ならないように形成されている。ここで、特性インピーダンスＺＯについて説明する。特性インピーダンスＺＯは、実装素子５を実装する配線基板２における回路配線Ｋの信号伝送特性を表すものであって、信号線路７ａとグランド層７ｂとの間に介在される樹脂の比誘電率に依存する。
【００４５】
信号線路７ａは、平面視してフィルム層８ｂの貫通孔１３をまたがって形成されないことが望ましい。信号線路７ａの直下であって、平面上にフィルム層８ｂと貫通孔１３に充填された接着層８ａが連続して形成されていると、両者の比誘電率（比誘電率Ｘ，比誘電率Ｙ）が異なるため、回路配線Ｋの特性インピーダンスを調整することが難しい。すなわち、信号線路７ａに沿って伝達される伝送信号が、比誘電率Ｘの領域から比誘電率がＹの領域に進行するため、特性インピーダンスＺＯの値が変化し、伝送信号の質が低下してしまう。そこで、信号線路７ａの直下には貫通孔１３を形成しないことによって、信号線路７ａの伝送信号の劣化を抑制することができる。
【００４６】
また、複数個の絶縁層８のうち、少なくとも１層には、凹部１４が形成されている。図３（ａ）は、半導体素子３を収容した凹部１４の平面図であって、図３（ｂ）は、半導体素子３を収容した凹部１４の断面図である。
【００４７】
図３に示すように、凹部１４は、半導体素子３を収容することができる大きさである。また、凹部１４に半導体素子３を収容した状態で、半導体素子３を被覆するように接着剤を被着させて、凹部１４の内壁面と半導体素子３の端面との間に接着剤を流入させるために、凹部１４の内壁面と半導体素子３の端面との間には、空隙ｋが設けられている。
【００４８】
かかる空隙ｋは、平面視して凹部１４に収容した半導体素子３の周囲の少なくとも一部に形成されている。また、空隙ｋは、後述する半導体素子３の下面と凹部１４の底面との間に形成される隙間ｇの一部と、繋がるように形成されている。従って、空隙ｋに流入した接着剤は、空隙ｋから半導体素子３の端面に沿って隙間ｇに向かって進入し、さらに隙間ｇに流入することができる。
【００４９】
また、平面視して、空隙ｋにおける半導体素子３の端面から凹部１４の内壁面までの垂直線の距離Ｌは、５０μｍから０．５ｍｍに設定されていることが好ましい。距離Ｌを５０μｍ以上とすることで、空隙ｋに溶融した接着剤を容易に流入させることができる。さらに後述する隙間ｇに接着剤を流入できる。また、距離Ｌを０．５ｍｍ以下とすることで、半導体素子３が凹部１４内で大きく位置ずれすることがなく、半導体素子３を凹部１４内で所望する領域に配置することができる。これにより、半導体素子３と導体層７とを適切に電気接続することができ、半導体素子３を正常に作動させることができる。
【００５０】
また、図４に示すように、空隙ｋは、平面視して凹部１４の隅に対応する箇所に大きく設けられていることが好ましい。空隙ｋを凹部１４の四隅に大きく設けると、接着剤を凹部１４の四隅に確実に流入させることができるため、半導体素子３の四隅全てを凹部１４に対して固着させることができる。その結果、半導体素子３の四隅を凹部１４から剥離しにくくすることができ、半導体素子３が凹部１４内で位置ずれすることがなく、半導体素子３と導体層７とを適切に電気接続することができる。また、外部からの機械的な応力が配線基板２に伝達すると、配線基板２の内部に応力が発生するが、この応力は、凹部１４の四隅に集中し易く、この部分にクラックが発生することがあり、配線基板２の絶縁性を低下させる恐れがあるが、凹部１４の四隅に空隙ｋを大きく設けることで、凹部１４の四隅に応力が集中するのを緩和し、その箇所においてクラックが発生するのを低減することができる。
【００５１】
なお、凹部１４は、上述のような形状に限定されず、半導体素子３を収容できるのであれば、多角形状等であっても構わない。
【００５２】
また、凹部１４は、平面視して実装素子５と重なる箇所に形成される。半導体素子３と実装素子５との距離を短くし、半導体素子３と実装素子５に形成されるパッドの位置を、両者を接続する配線の距離が短くないように、対応させて形成することで、配線の引き回しが長くなるのを抑制することができ、配線レイアウトを単純化することができる。
【００５３】
半導体素子３の下面は、凹凸状に形成されている。半導体素子３の下面が凹凸状に形成されていることによって、半導体素子３を凹部１４内に実装した際に、半導体素子３の下面と、凹部１４の底面との間に隙間ｇが形成されることになる。すなわち、隙間ｇは、半導体素子３を、その下面が凹部１４の底面と対向するようにして載置した際に、半導体素子の下面の凹凸の高低差に起因して生じる。
【００５４】
また、半導体素子３の下面に形成される凹凸は、例えばエッチング法、研摩法(ダイヤモンド砥石による研摩、砥粒の吹きつけによる研磨等)又はレーザー加工法等によって、設けることができる。また、半導体素子３の下面は、ＪＩＳＢ０６０１−２００１に準ずる最大高さ（Ｒｚ）が、０．１μｍから１μｍに設定されていることが好ましい。
【００５５】
かかる最大高さ（Ｒｚ）を０．１μｍ以上にすることで、半導体素子３の下面と凹部１４の底面との間の隙間ｇに満遍なく、接着剤を流入させることができる。また、最大高さ（Ｒｚ）を１μｍ以下にすると、研磨法によって半導体素子３の下面に凹凸を形成する場合であっても、半導体素子３に対し半導体素子３が破壊されるほどの力が伝導することがない。従って、かかる最大高さ（Ｒｚ）をこの範囲に設定することで、研磨法によって半導体素子３の下面に凹凸を形成しても半導体素子３が破壊されず、しかもその半導体素子３を、凹部１４の底面に載置することで、半導体素子３と凹部１４の底面との間に接着剤が十分に流入可能な隙間ｇを形成することができる。
【００５６】
半導体素子３の下面に形成される凹凸状は、半導体素子３の下面と凹部１４の底面との間に接着剤の一部を流入させることができるものであれば、規則的な形状又は不規則的な形状のどちらであっても構わない。図５は、半導体素子３の下面に形成される規則性を有する凹凸状の平面図である。なお、凹んでいる箇所を凹みＨとする。図５（ａ）から図５（ｄ）に示すように、規則性を有する形状であれば、例えばストライプ状、マトリックス状、蛇行状、ドット状等にすることができる。また、凹凸状は、これらの形状を組み合わせたものであってもよい。
【００５７】
また、隙間ｇには、接着層８ａの一部が充填されているため、半導体素子３の下面を凹部１４の底面に固着させることができ、半導体素子３とその直下に位置する層との接着力を向上させることができる。その結果、半導体素子３が配線基板２に対して位置ずれを起こすのを抑制し、半導体素子３が位置ずれによって電気的に誤作動を起こすことがなく、半導体素子３を正常に作動することによって、部品内蔵基板１の信頼性を向上させることができる。
【００５８】
なお、半導体素子３には、絶縁層８の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム、炭化珪素等を用いることができる。なお、半導体素子３の厚み寸法は、例えば０．１ｍｍから１ｍｍのものを使用することができる。なお、配線基板２に実装する実装素子５は、半導体素子３と同様に、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム、炭化珪素等を用いることができる。
【００５９】
上述したように本実施形態によれば、半導体素子３の下面を凹凸状に形成し、その下面と、半導体素子３の下面及び凹部１４の底面の間に流入する接着剤との接着面積を大きくすることによって、両者の接着性を向上させることができ、半導体素子３と配線基板２との接着力を向上させることができる。
【００６０】
次に、上述した部品内蔵基板１の製造方法について説明する。
【００６１】
まず、凹部を有する基板を準備する。
【００６２】
凹部を有する基板を準備する前段階として、図６（ａ）ないし図６（ｅ）に示すように、コア基板６を作製する。かかるコア基板６の具体的な作製方法の一例としては、まず、図６（ａ）に示すように、基材に熱硬化性樹脂を含浸させたシートを複数層準備し、それらのシートを積層した積層構造体Ｓを熱プレスして固化する。
【００６３】
次に、積層構造体Ｓを固化して作製したコア基板６に、図６（ｂ）に示すように、従来周知のドリル加工などによって、上下方向にスルーホール９を形成する。そして、図６（ｃ）に示すように、無電解めっきなどにより、コア基板６の表面にメッキを被着させ、スルーホール９の内周面にスルーホール導体１０を形成する。スルーホール９は、複数形成され、直径が例えば０．１ｍｍから１ｍｍに設定されている。そのあと、図６（ｄ）に示すように、スルーホール９に例えばポリイミド等の樹脂を充填し、絶縁体１１を形成する。さらに、図６（ｅ）に示すように、絶縁体１１の直上を被覆するように、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導体層を構成する材料を被着する。なお、コア基板６は、厚み寸法が例えば０．３ｍｍから１．５ｍｍに設定されている。
【００６４】
次に、コア基板６の上面及び下面に、図７（ａ）に示すように、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導体層を構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板６の上面及び下面にグランド層７ｂを形成する。
【００６５】
次に、接着剤が被着したフィルム層８ｂを準備する。接着剤は、例えばポリイミド樹脂からなり、従来周知のスピンコート法等によって、フィルム層８ｂ上に被着させることができる。
【００６６】
フィルム層８ｂは、作製予定の配線基板２の設計寸法に応じた大きさのものを使用するとともに、接着剤が被着した表面に従来周知のレーザー加工によって、予め貫通孔１３を所定位置に形成しておく。また、貫通孔１３は、レーザーの出力を調整することによって、上述したようにテーパー状に形成することができる。
【００６７】
フィルム層８ｂに形成する貫通孔１３は、接着剤側に大きく開いたテーパー状とすることで、フィルム層８ｂに被着した接着剤を多く取り除くことができる。したがって、フィルム層８ｂに形成する貫通孔１３の個数を少なくしつつ、接着剤の量を多く取り除くことができるため、接着剤の量の調整を効率良く行うことができ、生産性を高めることができる。
【００６８】
そして、図７（ｂ）に示すように、グランド層７ｂに対して接着剤８ａ’を介してフィルム層８ｂを貼り合わせる。このとき、グランド層７ｂを下方に配置した状態で、上方から下方に向かってフィルム層８ｂを貼り合わせる。かかるフィルム層８ｂは、その貫通孔１３が上部よりも下部が幅広なテーパー状となっている状態で、グランド層７ｂに接着剤８ａ’を介してフィルム層８ｂを接着させる。その結果、フィルム層８ｂの上面から接着剤８ａ’が流出しにくく、フィルム層８ｂをグランド層７ｂに対して張り合わせることができる。
【００６９】
フィルム層８ｂをグランド層７ｂに向かって押圧し、接着剤８ａ’の一部を、貫通孔１３に流入させる。そして、貫通孔１３に接着剤８ａ’の一部が充填している状態で、例えば加熱プレス装置で熱を接着剤に印加することによって、接着剤８ａ’を硬化し、フィルム層８ｂをグランド層７ｂに固着する。さらに接着剤８ａ’を硬化することによって、接着層８ａを形成することができる。なお、フィルム層８ｂの厚み寸法は、例えば６．５μｍから８．０μｍであって、接着層８ａの厚み寸法は例えば２．５μｍから３．５μｍとなるように設定されている。そしてフィルム層８ｂと接着層８ａとからなる絶縁層８を形成することができる。
【００７０】
次に、図７（ｃ）に示すように、絶縁層８に、例えばＹＡＧレーザー装置又はＣＯ２レーザー装置を用いて、ビア孔を形成する。ビア孔は、絶縁層８の上面に対して垂直方向から、絶縁層８の上面に向けてレーザー光が照射されることによって形成される。さらに、図７（ｄ）に示すように、ビア孔に、例えば従来周知のめっき処理を施し、導電性材料を充填することによってビア導体１２を形成する。
【００７１】
次に、フィルム層８ｂの上面に対して、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、信号線路７ａを構成する材料を被着させる。そして、図７（ｅ）に示すように、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をして信号線路７ａを形成する。かかる信号線路７ａは、平面視して貫通孔１３と重ならないように形成する。なお、信号線路７ａは、フィルム層８ｂの上面に接着層８ａを介してグランド層７ｂと対向する箇所に形成される。
【００７２】
次に、予め半導体素子３を収容する予定の箇所を切り抜いたフィルム層８ｂｘを準備する。そして、図８（ａ）に示すように、そのフィルム層８ｂｘを接着剤を介してフィルム層８ｂ上に固着させて、刳り貫いた箇所とフィルム層８ｂの上面とで囲まれた凹部１４を形成することができる。
【００７３】
そして、上述した方法と同様にして、図８（ｂ）に示すように、フィルム層８ｂｘを含む絶縁層８に、例えばＹＡＧレーザー装置又はＣＯ２レーザー装置を用いて、ビア孔を形成する。さらに、そのビア孔に、図８（ｃ）に示すように、例えば従来周知のめっき処理を施し、導電性材料を充填することによってビア導体１２を形成する。そして、図８（ｄ）に示すように、ビア導体１２の上面に、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導体層７を形成する。
【００７４】
このようにして、凹部を有する基板を作製することができる。
【００７５】
次に、図９に示すように、凹部１４に半導体素子３を収容するとともに、半導体素子３の下面と凹部１４の底面との間の隙間ｇを形成する。
【００７６】
凹部１４に収容される半導体素子３は、凹部１４の底面と対向する面が、例えばレーザー加工法を用いて凹凸状に形成されている。かかる凹凸状は、例えばＹＡＧレーザー装置、ＣＯ２レーザー装置又はエキシマレーザー装置を用いて形成され、レーザー光１パルス当りのエネルギーを調整することで形成される。なお、ＹＡＧレーザー装置では、例えば１μＪ／パルスから１５μＪ／パルス、ＣＯ２レーザー装置では、例えば０．５ｍＪ／パルスから５ｍＪ／パルス、エキシマレーザー装置では、例えば０．０２Ｊ／パルスから０．１Ｊ／パルスが用いられる。このエネルギーで、半導体素子３の下面の一箇所に対して１ショット、レーザー光を照射する。レーザー光で加工したくぼみは、少なくとも一方向で隣接するくぼみと接するように加工し、各くぼみを連続させることで、連続したくぼみに沿って接着剤が流入可能な流路を形成することができ、半導体素子３の下面と凹部１４の底面との間の隙間ｇに接着剤を容易に進入させることができる。
【００７７】
予め、このように加工を施した半導体素子３を凹部１４に収容し、半導体素子３の下面と凹部１４の底面との間に隙間ｇを設ける。
【００７８】
次に、半導体素子３を被覆するように、基板上に接着剤を介してフィルム層８ｂｙを貼り合わせる。
【００７９】
図１０は、接着剤８ａ’を被着したフィルム層８ｂｙを半導体素子３を収容した凹部１４上に位置決めした状態を示す断面図である。図１０に示すように、半導体素子３に対して、接着剤８ａ’を介したフィルム層８ｂｙを対向配置する。
【００８０】
図１１は、凹部１４に半導体素子３を収容した基板上に、接着剤８ａ’を介してフィルム層８ｂｙを張り合わせる状態を示す断面図である。図１１に示すように、半導体素子３を被覆するように接着剤８ａ’を介してフィルム層８ｂｙを貼り合わせる。
【００８１】
図１２は、フィルム層８ｂｙを接着剤８ａ’を介して、凹部１４に半導体素子３を収容した基板に、押圧している状態を示した断面図である。図１２に示すように、後述する条件（樹脂の粘度条件、圧力条件、気圧条件）にて、フィルム層８ｂｙを、凹部１４に半導体素子３を収容した基板に向けて押圧し、接着剤８ａ’の一部を空隙ｋから流入させて、凹部１４の内壁面と半導体素子３の端面との間に進入させる。さらに、進入した接着剤８ａ’の一部を、半導体素子３の下面と凹部１４の底面との間の隙間ｇに進入させる。また、フィルム層８ｂｙを基板に向けて押圧する際に、接着剤８ａ’の一部は、フィルム層８ｂｙに形成された上部よりも下部が幅広なテーパー状の貫通孔１３にも流入する。フィルム層８ｂｙを基板に向けて押圧することで、空隙ｋ及び隙間ｇに接着剤８ａ’を流入させるとともに、貫通孔１３にも接着剤８ａ’を流入させることができる。そのため、フィルム層８ｂｙを押圧する工程において、空隙ｋ、隙間ｇ及び貫通孔１３に接着剤８ａ’を充填することができ、空隙ｋ及び隙間ｇに接着剤８ａ’を流入する工程とは別に、貫通孔１３に接着剤８ａ’を流入する工程を必要としないため、製造工程を単純化することができる。なお、接着剤８ａ’の一部は、貫通孔１３の下部から上部に向かって流入するため、接着剤８ａ’は広がった貫通孔に流入しやすい。また、貫通孔１３が狭まっていくことによって、フィルム層８ｂｙの上面から必要以上に接着剤８ａ’が流出するのを抑制することができる。
【００８２】
フィルム層８ｂｙを導体層７に向かって押圧する際の接着剤８ａ’の粘度条件は、１０２Ｐａ・ｓから１０５Ｐａ・ｓであることが好ましい。接着剤８ａ’の粘度が１０２Ｐａ・ｓ未満だと、接着剤８ａ’の粘度が低すぎるため、接着剤８ａ’が基板の端部から基板の外部に向かって流出しやすく、絶縁層８の厚み寸法を調整することが難しい。逆に、押圧時の接着剤８ａ’の粘度が１０２Ｐａ・ｓ以上であれば、接着剤８ａ’が適当な粘度を有するため、基板外に流出する接着剤８ａ’の量を少なくすることができ、絶縁層８の厚みを所望の寸法に調整することができる。また、押圧時の接着剤８ａ’の粘度を１０５Ｐａ・ｓ以下にすることで、接着剤８ａ’を空隙ｋ及び隙間ｇに満遍なく流入させることができる。なお、導体層７に押圧する際の接着剤８ａ’の温度は、たとえば８０℃から１５０℃の温度範囲に設定されている。
【００８３】
また、フィルム層８ｂｙをフィルム張り合わせ機(ラミネーター)で押圧するときの圧力条件は、０．５ＭＰａから５ＭＰａに設定されていることが好ましい。圧力条件が、０．５ＭＰａ以上であれば、上記粘度条件に該当する接着剤８ａ’を容易に空隙ｋ及び隙間ｇに流入させることができる。また、圧力条件が、５ＭＰａ以下であれば、基板の破損や変形を抑制することができる。
【００８４】
また、フィルム層８ｂｙを押圧する時の雰囲気は、減圧雰囲気が良い。減圧雰囲気で押圧を行うことによって、接着剤８ａ’に含まれることがある気泡を除去しやすく、接着剤８ａ’に気泡が残留するリスクを軽減することができ、リフロー時等の加熱時に、気泡が膨張し、配線基板が破壊されるのを抑制することができる。より具体的には、減圧雰囲気における真空度は、１０Ｐａから１０４Ｐａに設定されていることが好ましい。真空度が、１０４Ｐａ以下であれば、接着剤８ａ’に含まれることがある気泡をより確実に除去することができる。一方、真空度が、１０Ｐａ以上であれば、接着剤８ａ’に含まれる硬化剤の成分が揮発しにくく、接着剤８ａ’を良好に硬化することができる。また、この減圧雰囲気は、押圧開始後、設定した圧力条件に達してから、例えば５分から１５分経過するまでその状態が維持される。
【００８５】
次に、隙間ｇに接着剤８ａ’の一部が充填している状態で、接着剤８ａ’を硬化し、フィルム層８ｂｙを基板に固着する。
【００８６】
図１３は、フィルム層８ｂｙの貫通孔１３及び隙間ｇに接着剤８ａ’の一部が充填されている状態を示す断面図である。図１３に示すように、フィルム層８ｂｙの貫通孔１３及び隙間ｇに接着剤８ａ’の一部を充填している状態で、接着剤８ａ’に対して１５０℃から２００℃の熱を印加し、接着剤８ａ’を硬化し、フィルム層８ｂｙを半導体素子３が収容されている基板に固着する。かかる接着剤８ａ’は、半導体素子３と基板との間に充填するアンダーフィルとしての機能を有しており、半導体素子３と基板との間の接続部位を被覆することで、半導体素子３における回路素子を塵や水分から保護することができる。
【００８７】
上述したように、半導体素子３上に絶縁層８を形成するのと同時に、隙間ｇに接着剤８ａ’を充填することができるため、別途アンダーフィルを充填する作業を要することなく、製造工程の単純化を図ることができる。
【００８８】
次に、半導体素子３の直上に上述したようにビア孔を形成し、そのビア孔に導電性材料を充填し、半導体素子３上にビア導体１２を形成する。かかるビア導体１２は、半導体素子３及び基板上に実装する実装素子５を電気的に接続するためのものであって、後に実装する実装素子５と重なる領域に形成することで、半導体素子３及び実装素子５の接続する配線の距離を短くすることができる。その結果、配線の引き回しを短くすることで、配線パターンを単純化することができる。また、配線の長さが短くなることで、不要な電気的ノイズの発生を抑制することができる。
【００８９】
さらに、上述した積層工程を繰り返すことで、配線基板２を作製することができる。そして、配線基板２に対してバンプ４を介して実装素子５を実装することによって、部品内蔵基板１を作製することができる。
【００９０】
図１４は、本発明の他の実施形態に係る部品内蔵基板の断面図である。上述した実施形態では、半導体素子３の下面を凹凸状ｎ形成し、半導体素子３の下面と凹部１４の底面との間に隙間ｇを形成したが、図１４に示すように、凹部１４の底面に凹凸を形成することによって、半導体素子３の下面と凹部１４の底面との間に隙間ｇ’を形成するものであっても構わない。半導体素子３を載置する箇所に、従来周知のエッチング法、レーザー加工法等によって、凹凸を形成する。かかる場合、半導体素子３にレーザー加工を施さなくてすむため、半導体素子３が破壊することがなく、製造歩留りを向上させることができる。なお、凹部１４の底面は、ＪＩＳＢ０６０１−２００１に準ずる表面粗さの最大高さ（Ｒｚ）が、１μｍから１０μｍに設定されていることが好ましい。
【００９１】
かかる凹凸の最大高さ（Ｒｚ）が１μｍ未満だと、次のような問題点がある。フィルム層８ｂは樹脂で形成されているため、凹部１４に溶融した接着剤が流入する際に、凹部１４の底面にも熱が印可され、凹部１４の底面が熱によって変形し、凹部１４の底面の凹凸が平坦になりやすく、接着剤が流入しづらくなる。逆に、凹凸の最大高さ（Ｒｚ）を１μｍ以上にすることで、凹部１４の底面の凹凸が熱によって多少変形しても、変形後の凹部１４の底面に凹凸を存在させることができ、下面が平らな半導体素子３と凹部１４の底面との間に、接着剤を十分に流入させることが可能な隙間ｇ’を形成することができる。
【００９２】
また、凹凸の最大高さ（Ｒｚ）が１０μｍを超えると、凹部１４の底面に対して半導体素子３が傾いて載置されやすく、ビア導体１２と半導体素子３との電気的接続不良が発生することがある。その場合、半導体素子３が正常に作動しないことがある。逆に、凹凸の最大高さ（Ｒｚ）を１０μｍ以下としておけば、凹部１４の底面に対し、半導体素子３の傾きが大きく傾くことなく、ビア導体１２と半導体素子３との電気接続を確実に行うことができ、半導体素子３を正常に作動させることができる。
【００９３】
また、凹部１４の底面に形成される凹凸は、平面視して半導体素子３と重なる領域に形成されるとともに、半導体素子３の端部に沿った領域の少なくとも一部に形成されている。その結果、凹部１４の底面に半導体素子３を対向配置している状態で、半導体素子３の端部から半導体素子３と凹部１４との隙間ｇ’に向かって、接着剤を流入させることができ、半導体素子３を凹部１４の底面に対して効果的に固着することができる。
【００９４】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００９５】
また、上述した実施形態において、予め接着剤８ａ’が被着したフィルム層８ｂを、導体層７に貼り合わせて配線基板２を作製したが、凹部１４に半導体素子３を収容した状態で、予め接着剤８ａ’を半導体素子３を被覆するように凹部１４上に被着させて、その接着剤８ａ’上にフィルム層８ｂを貼り合わせても構わない。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施形態に係る部品内蔵基板の平面図である。
【図２】本発明の実施形態に係る部品内蔵基板の断面図である。
【図３】本発明の実施形態に係る配線基板であって、（ａ）は半導体素子を収容した凹部の平面図、（ｂ）はその断面図である。
【図４】本発明の実施形態に係る配線基板であって、（ａ）は半導体素子を収容した凹部の平面図、（ｂ）はその断面図である。
【図５】本発明の実施形態に係る半導体素子の下面に係る平面図である。
【図６】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図７】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図８】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図９】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図１０】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図１１】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図１２】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図１３】本発明の実施形態に係る部品内蔵基板の製造工程を説明する断面図である。
【図１４】本発明の他の実施形態に係る配線基板の断面図である。
【符号の説明】
【００９７】
１      部品内蔵基板
２      配線基板
３      半導体素子
４      バンプ
５      実装素子
６      コア基板
７      導体層
７ａ    信号線路
７ｂ    グランド層
８      絶縁層
８ａ    接着層
８ａ’  接着剤
８ｂ    フィルム層
９      スルーホール
１０      スルーホール導体
１１      絶縁体
１２      ビア導体
１３      貫通孔
１４      孔部
ｇ      隙間
ｋ      空隙
【図１】
2008277392.tif 000003
【図２】
2008277392.tif 000004
【図３】
2008277392.tif 000005
【図４】
2008277392.tif 000006
【図５】
2008277392.tif 000007
【図６】
2008277392.tif 000008
【図７】
2008277392.tif 000009
【図８】
2008277392.tif 000010
【図９】
2008277392.tif 000011
【図１０】
2008277392.tif 000012
【図１１】
2008277392.tif 000013
【図１２】
2008277392.tif 000014
【図１３】
2008277392.tif 000015
【図１４】
2008277392.tif 000016