(57)【要約】【課題】ＩＣチップに内蔵されたレギュレータの出力電圧を正確に測定可能な、レギュレータ出力電圧測定回路を提供する。ＩＣチップに内蔵されたレギュレータの出力電圧を正確に測定する上で、パッドの増加を必要としない、レギュレータ出力電圧測定回路を提供する。【解決手段】レギュレータと、ＬＳＩテスタの電圧測定用プローブとの間に、一切の電流が流れないので、正確な電圧測定が可能となる。ＩＣチップの各入出力端子が、それぞれ対応する入出力回路から切断された上でレギュレータの負荷電流を外部に排出するので、パッド数の増加は不用である。【選択図】図４
2008309628.tif 000002
【特許請求の範囲】
【請求項１】
入力された電源電圧に基づき、所定の電圧を出力するレギュレータと、
前記レギュレータの出力に接続されたレギュレータ出力端子と、
出力がデータ出力状態となるデータ出力モードと、出力がハイインピーダンス状態となるレギュレータ出力電圧測定モードとを含む複数の動作モードを具備する第一出力回路と、
前記第一出力回路に接続される第一出力端子と、
前記レギュレータ出力と前記第一出力端子との間に設けられた第一スイッチと、
前記第一出力回路の動作モードを制御する制御回路と、
前記第一出力回路が前記レギュレータ出力電圧測定モードに移行する際に、前記第一スイッチを制御して導通状態にするスイッチ制御回路と
を具備する
半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記スイッチ制御回路は、前記制御回路を制御して前記第一出力回路の出力をハイインピーダンス状態にする
半導体集積回路。
【請求項３】
請求項１または２に記載の半導体集積回路において、
前記第一の出力回路は、
前記半導体集積回路が前記半導体集積回路の外部へ出力する出力データを処理する第一の機能回路と、
前記第一の機能回路が前記出力データを前記半導体集積回路の外部に出力するための第一のバッファ回路と
を具備する
半導体集積回路。
【請求項４】
請求項３に記載の半導体集積回路において、
前記第一の出力回路は、
前記第一の機能回路が入力データを前記半導体集積回路の外部から受け取るための第一のアンドゲート
をさらに具備し、
前記第一の機能回路は、前記半導体集積回路が前記半導体集積回路の外部から受け取る前記入力データをさらに処理する
半導体集積回路。
【請求項５】
請求項１〜４のいずれかに記載の半導体集積回路において、
出力がデータ出力状態となるデータ出力モードと、出力がハイインピーダンス状態となるレギュレータ出力電圧測定モードとを含む複数の動作モードを具備する第二出力回路と、
前記第二出力回路に接続される第二出力端子と、
前記レギュレータ出力と前記第二出力端子との間に設けられた第二スイッチと
をさらに具備し、
前記制御回路は、前記第二出力回路の動作モードをさらに制御し、
前記スイッチ制御回路は、前記第二出力回路が前記レギュレータ出力電圧測定モード時に移行する際に、前記第二スイッチを制御して導通状態にする
半導体集積回路。
【請求項６】
請求項５に記載の半導体集積回路において、
前記第二の出力回路は、
前記半導体集積回路が前記半導体集積回路の外部へ出力する出力データを処理する第二の機能回路と、
前記第二の機能回路が前記出力データを前記半導体集積回路の外部に出力するための第二のバッファ回路と
を具備する
半導体集積回路。
【請求項７】
請求項６に記載の半導体集積回路において、
前記第二の出力回路は、
前記第二の機能回路が前記入力データを前記半導体集積回路の外部から受け取るための第二のアンドゲート
をさらに具備し、
前記第二の機能回路は、前記半導体集積回路が前記半導体集積回路の外部から受け取る前記入力データをさらに処理する
半導体集積回路。
【請求項８】
請求項５〜７のいずれかに記載の半導体集積回路において、
前記レギュレータの出力電圧測定時において、前記スイッチ制御回路は、前記制御回路を制御して、前記複数の出力回路の一部のみを前記レギュレータ出力電圧測定モードにし、前記複数の出力回路の残りを前記レギュレータ出力電圧測定モード以外の動作モードにする
半導体集積回路。
【請求項９】
（ａ）半導体集積回路に内蔵されたレギュレータの出力電圧を、外部のＬＳＩテスタが測定することと、
（ｂ）前記半導体集積回路の少なくとも一部分が、レギュレータ出力電圧測定モードに移行することと、
（ｃ）前記半導体集積回路に接続されたＬＳＩテスタが、前記レギュレータの出力電圧を測定することと
を具備し、
前記ステップ（ｃ）は、
（ｃ−１）前記半導体集積回路の少なくとも１つの出力端子が、前記レギュレータの出力電流を、前記半導体集積回路の外部に排出することと、
（ｃ−２）前記ＬＳＩテスタが、前記レギュレータの出力端子と、前記ＬＳＩテスタの電圧測定プローブとの接触抵抗による電圧低下の影響を受けずに前記レギュレータの出力電圧を測定することと
を具備する
レギュレータ出力電圧測定方法。
【請求項１０】
請求項９に記載のレギュレータ出力電圧測定方法において、
前記ステップ（ｂ）は、
（ｂ−１）前記半導体集積回路が具備する少なくとも１つの出力回路の出力がハイインピーダンス状態になることと、
（ｂ−２）前記出力がハイインピーダンス状態になった少なくとも１つの出力回路が、前記レギュレータに導通することと
を具備する
レギュレータ出力電圧測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧測定回路に係り、特に、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）チップに内蔵されたレギュレータから出力される電圧の測定回路に関する発明である。
【背景技術】
【０００２】
ＩＣチップにおいて、その内部に集積された各種入出力回路は、正しく機能するために、特定の電圧で給電される必要がある場合が多い。しかし、ＩＣチップが外部から給電される電圧は、常に安定している保証が無い。そこで、ＩＣチップの内部にレギュレータが内蔵されて、ＩＣチップの外部から給電される電圧が多少変化しても、レギュレータがこれを一定の電圧に変換した上で各種入出力回路に供給する。
また、外部から給電される電圧とＩＣ内部の動作用電圧が異なる場合にレギュレータが使用される。例えば、外部から給電された５Ｖの電圧が、レギュレータにより３Ｖに変換された上でＩＣ内部に供給されて、ＩＣが動作する場合がある。
【０００３】
ただし、レギュレータには供給できる電力に限りがあるので、ＩＣチップ全体の設計時点で、集積される各種入出力回路における最大消費電力を見積もった上でレギュレータの性能を決定する必要がある。
図１は、レギュレータからの出力電圧と出力電流との関係を示すグラフである。一般的に、レギュレータは、ＩＣチップの内部回路の最大消費電力の見積り値よりも少し多目に余裕のある出力性能を持つように設計される。レギュレータは、その供給可能電力の範囲内であれば、電流の値に係らず一定の定格電圧を出力する。なお、レギュレータは、その供給可能電力の限界を超えると、出力電圧が定格電圧の値を保持出来ない。
【０００４】
このように、レギュレータが設計どおりに動作するかどうかを確認することは重要である。しかし、ＩＣチップ、特にマイクロコンピュータ、における消費電力は増加を続けており、レギュレータの負荷電流に対する要求も同様に増加している。しかしそのために、レギュレータ出力電圧の測定時においては、接触抵抗による電圧降下が大きくなり、出力電圧の正確な測定が困難になってきている。
ＩＣチップの出力電圧を測定するためには、ＬＳＩテスタが使用される。このとき、ＬＳＩテスタは、ＩＣチップの電圧出力用端子に測定用のプローブを立てる。ＩＣチップの電圧出力用端子と、ＬＳＩテスタの測定用プローブとの接触部位において、無視できない接触抵抗が発生する。そのために、ＩＣチップの電圧出力用端子とＬＳＩテスタの測定用ピンとを電流が流れると、この電流と接触抵抗との積に相当する電圧だけの測定誤差が生じてしまうのである。
【０００５】
図２は、レギュレータからの出力電圧と出力電流との関係における測定時の接触抵抗の影響を示すグラフの一例である。レギュレータからの電圧出力端子から電流が流れる場合、測定機器との接触抵抗の影響で測定電圧が電流に比例して下降してしまう。また、ＩＣチップの消費電力増加に伴い、接触抵抗の影響が無視出来ない程に大きく、レギュレータ出力電圧の正確な測定を不可能にしている。
【０００６】
上記に関連して、特許文献１には安定化電源装置の発明が開示されている。
特許文献１発明の安定化電源装置は、ボルテージレギュレータ部と、出力電圧検出用スイッチ部と、テスト回路部とを備える。ここで、ボルテージレギュレータ部は、複数のボルテージレギュレータからなる。出力電圧検出用スイッチ部は、入力される制御信号に応じて、対応するボルテージレギュレータから出力された電圧を出力する各出力電圧検出用スイッチからなる。テスト回路部部は、各ボルテージレギュレータの出力電圧の測定を行うテストモード動作時に、各出力電圧検出用スイッチの動作制御を行う。また、テスト回路部部は、測定を行う所望のボルテージレギュレータに対応する出力電圧検出用スイッチに対して、ボルテージレギュレータからの出力電圧を出力させる。
【０００７】
特許文献１発明の安定化電源装置では、接触抵抗による電圧降下の影響を受けることなく正確な出力電圧測定を行うことを目的としている。そのために、センス（電圧測定）端子とフォース（電流負荷）端子とが分離される処理が行なわれている。
【０００８】
【特許文献１】特開２００２−１６８９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１発明では、センス（電圧測定）端子とフォース（電流負荷）端子とが分離されるために、ＩＣチップのパッドが増加されている。その結果、ＩＣチップのサイズも増加してしまう。
【００１０】
また、電圧測定経路にスイッチが必要とされており、このスイッチの抵抗成分が電圧測定の精度を下げてしまっている。その結果、レギュレータの出力電圧の正確な測定が行なえない。
【課題を解決するための手段】
【００１１】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明の半導体集積回路（１）は、レギュレータ（２）と、レギュレータ出力端子（４）と、第一出力回路（８−１）と、第一出力端子（６−１）と、第一スイッチ（５−１）と、制御回路（１１）と、スイッチ制御回路（３）とを具備する。ここで、レギュレータ（２）は、入力された電源電圧に基づき、所定の電圧を出力する。レギュレータ出力端子（４）は、レギュレータ（２）の出力に接続されている。第一出力回路（８−１）は、出力がデータ出力状態となるデータ出力モードと、出力がハイインピーダンス状態となるレギュレータ出力電圧測定モードとを含む複数の動作モードを具備する。第一出力端子（６−１）は、第一出力回路（８−１）に接続されている。第一スイッチ（５−１）は、レギュレータ出力端子（４）と第一出力端子（６−１）との間に設けられている。制御回路（１１）は、第一出力回路（８−１）の動作モードを制御する。スイッチ制御回路（３）は、第一出力回路（８−１）がレギュレータ出力電圧測定モードに移行する際に、第一スイッチ（５−１）を制御して導通状態にする。
【００１３】
本発明のレギュレータ出力電圧測定方法は、（ａ）半導体集積回路（１）に内蔵されたレギュレータ（２）の出力電圧を、外部のＬＳＩテスタ（７）が測定することと、（ｂ）半導体集積回路（１）の少なくとも一部分が、レギュレータ出力電圧測定モードに移行することと、（ｃ）半導体集積回路（１）に接続されたＬＳＩテスタ（７）が、レギュレータ（２）の出力電圧を測定することとを具備する。ステップ（ｃ）は、（ｃ−１）半導体集積回路（１）の少なくとも１つの出力端子（６）が、レギュレータ（２）の出力電流を、半導体集積回路（１）の外部に排出することと、（ｃ−２）ＬＳＩテスタ（７）が、レギュレータ（２）の出力端子と、ＬＳＩテスタ（７）の電圧測定プローブとの接触抵抗による電圧低下の影響を受けずにレギュレータ（２）の出力電圧を測定することとを具備する。
【発明の効果】
【００１４】
本発明の半導体集積回路では、レギュレータとＬＳＩテスタの電圧測定プローブとの間に電流が流れないので、正確な電圧測定が可能となる。
また、本発明の半導体集積回路では、各出力端子が、それぞれ対応する出力回路から切断された上でレギュレータの負荷電流を外部に排出するので、パッド数の増加は不用である。
【発明を実施するための最良の形態】
【００１５】
添付図面を参照して、本発明によるレギュレータ出力電圧測定回路を実施するための最良の形態を以下に説明する。
【００１６】
図３は、本発明によるＩＣチップの、通常動作時における構成図である。
本実施形態におけるレギュレータ出力電圧測定回路内蔵チップ１は、レギュレータ２と、レギュレータ出力端子４と、複数の入出力回路８−１〜ｎと、入出力回路８−１〜ｎと同数の入出力端子６−１〜ｎと、制御回路１１とを具備する。さらに、レギュレータ出力電圧測定時の制御のため、スイッチ制御回路３と、入出力回路８−１〜ｎと同数のスイッチ５−１〜ｎとを具備する。
複数の入出力回路８−１〜ｎはそれぞれ、バッファ回路９−１〜ｎと、アンドゲート１０−１〜ｎとを具備している。ここで、バッファ回路９−１〜ｎは、ＩＣチップ１内部の機能回路（図示せず）からのデータ出力するためのものである。また、アンドゲート１０−１〜ｎは、入出力端子６−１〜ｎからの入力データをＩＣチップ１内部の機能回路（図示せず）に取り込むためのものである。
なお、スイッチ５−１〜ｎは、後述するように、場合によっては必ずしも入出力回路８−１〜ｎと同数とは限らない。
【００１７】
複数の入出力回路８−１〜ｎは、複数の入出力端子６−１〜ｎにそれぞれ接続されている。レギュレータ２は、一方では図示されない外部電源に接続され、もう一方ではレギュレータ出力端子４に接続されている。複数のスイッチ５−１〜ｎは、一方ではレギュレータ２およびレギュレータ出力端子４に、もう一方では複数の入出力端子６−１〜ｎおよび複数の入出力端子６−１〜ｎのそれぞれに、接続されている。ただし、場合によっては、スイッチ５−１〜ｎに接続されない入出力端子６−１〜ｎがあっても構わない。スイッチ制御回路３は、一方では複数のスイッチ５−１〜ｎのそれぞれに接続され、もう一方では制御回路１１に接続されている。制御回路１１は、さらに、複数の入出力回路８−１〜ｎにも接続されている。
任意の入出力回路８−ｉのバッファ回路９−ｉにおいて、入力部は図示されない機能回路に接続され、バッファ回路９−ｉの出力部は、入出力端子６−ｉに接続されている。入出力端子６−ｉはさらに、アンドゲート１０−ｉの入力部の１つにも接続されている。アンドゲート１０−Ｉのもう１つの入力部は、制御回路１１のＩＥＮ（Ｉｎｐｕｔ  ＥＮａｂｌｅｒ）に接続されている。アンドゲート１０−ｉの出力部は、図示されない機能回路に接続されている。バッファ回路９−ｉの動作を制御する電源部としては、制御回路１１のＯＥＮ（Ｏｕｔｐｕｔ  ＥＮａｂｌｅｒ）が接続されている。
なお、レギュレータ２はその出力がＩＣチップ１に集積された回路のそれぞれ、特にスイッチ制御回路３、制御回路１１、そして入出力回路８−１〜ｎのそれぞれに接続されているが、これらの接続は省略されている。
【００１８】
ＩＣチップ１が通常の動作を行なう通常モードにある場合について説明する。
通常モードにおいて、スイッチ５−１〜ｎの全てはスイッチ制御回路３に制御されてオフ状態になっている。したがって、入出力回路８−１〜ｎは、ＩＣチップ内部の機能回路（図示せず）とのデータ入出力を行なう。入出力回路８−１〜ｎのそれぞれが、データの入力を行なうデータ入力モードであるか、データの出力を行なうデータ出力モードであるかは、制御回路１１によって制御される。
【００１９】
任意の入出力回路８−ｉがデータの出力を行なうデータ出力モードについて説明する。図示されない機能回路は、入出力回路８−ｉが入出力端子６−ｉに向けてデータを出力する際に、その出力されるデータをバッファ回路９−ｉに入力する。制御回路１１の、入出力回路８−ｉに対応するＯＥＮは、入出力回路８−ｉがデータ出力を行なう際にオン状態となってバッファ回路９−ｉを動作させる。
【００２０】
任意の入出力回路８−ｉがデータの入力を行なうデータ入力モードについて説明する。図示されない機能回路は、入出力回路８−ｉが入出力端子６−ｉからデータを入力される際に、そのデータを受け取る。制御回路１１の、入出力回路８−ｉに対応するＩＥＮは、入出力回路８−ｉがデータ入力を行なう際にオン状態となってアンドゲート１０−ｉを動作させる。
【００２１】
入出力回路８−ｉがデータの入出力のいずれをも行わないことはある。例えば、一般的なマイクロコンピュータチップの多くが有するリセットモードにおいては、一部または全ての入出力端子６−１〜ｎにおいてデータの入出力が行なわれない。
【００２２】
図４は、本発明のＩＣチップ１の、レギュレータ出力電圧が計測されるレギュレータ出力電圧測定モードにおける構成図である。
図４は、図３とほぼ同じであるが、以下の点が異なる。まず、レギュレータ出力端子４と、入出力端子６−１〜ｎとが、外部のＬＳＩテスタ７に接続されている。次に、スイッチ５−１〜ｎがオン状態になって、レギュレータ２と入出力端子６−１〜ｎとが導通されている。なお、図４では全てのスイッチ５−１〜ｎがオン状態であるが、後述するように、スイッチ５−１〜ｎの一部だけがオン状態で残りがオフ状態であっても良い場合もある。最後に、バッファ回路９−１〜ｎの出力部がハイインピーダンス（ＨｉＺ）状態になっている。これは、スイッチ制御回路３の制御によって制御回路１１が全てのＯＥＮおよびＩＥＮをオフ状態にすることによる。なお、これは上記のリセットモードと同じ状態であるので、これを流用することでスイッチ制御回路３の動作が一部節約可能である。以降、このときの入出力回路８−１〜ｎの動作モードを、レギュレータ出力電圧測定モード、またはリセットモード、と称する。
その他は図３と変わらないので説明を省略する。
【００２３】
なお、入出力回路８−１〜ｎと、入出力回路のそれぞれに対応する入出力端子６−１〜ｎとが電気的に絶縁状態になるためには、他の方法が用いられても構わない。例えば、上記のようにハイインピーダンス状態が用いられる代わりに、入出力回路８−１〜ｎと入出力端子６−１〜ｎとの間にそれぞれスイッチがさらに設けられて、これらのスイッチがスイッチ制御回路３によって制御されても良い。
【００２４】
レギュレータ出力電圧測定モードにおいて、ＬＳＩテスタ７は、入出力端子６−１〜ｎの全てまたは一部からレギュレータ出力電流を、ブリッジ回路などを用いて強制的に引出す一方で、レギュレータ出力端子４においてレギュレータ出力電圧の測定を行なう。この時、レギュレータ出力端子４には電流が全く流れないので、レギュレータ出力端子４における接触抵抗に影響されること無く、レギュレータ出力電圧の正確な値が測定される。
【００２５】
ここで、レギュレータ出力電流がＩＣチップ１から外部のＬＳＩテスタ７に排出される際に、入出力端子６−１〜ｎを通ることに注目されたい。つまり、入出力端子６−１〜ｎは、レギュレータ出力電流排出端子としても兼用されている。一般的に、端子数の増加は、チップ外周部のパッドの増加を意味し、したがってチップサイズの増大と、ＩＣを封入するパッケージサイズの増大を招く。しかし、本発明によるＩＣチップ１はレギュレータ出力電流排出専用端子を必要としないので、上記のような問題が発生しない。さらに、レギュレータ出力電流は複数の入出力端子６−１〜ｎを並列に通るので、入出力端子６−１〜ｎのそれぞれにかかる負荷は分散される。
【００２６】
レギュレータ出力電流による負荷が複数の入出力端子６−１〜ｎに分散されることは、ＬＳＩテスタ７のプローブの寿命延長とテストのコストダウンをももたらす。これは、ＬＳＩテスタ７がＩＣチップ１の端子に接続されるためのプローブが、流れる電流の大きさに応じた速度で酸化や劣化を起こしてしまうからである。ＬＳＩテスタ７の複数のプローブは一般的に、強い電流が流れると先端が酸化してしまい、最終的にはメンテナンスが必要となる。このとき、プローブの先端だけが研がれても良いし、それが無理ならプローブ全体が交換されても良い。
【００２７】
本発明では、レギュレータ出力電流が複数の入出力端子６−１〜ｎに分散されているので、それぞれのプローブの酸化や劣化もゆっくり進む。各プローブがメンテナンスを必要とする頻度も減るので、テストのコストダウンがもたらされる。また、メンテナンスの回数が減れば、その時間が節約されてＩＣチップの生産性が向上する。
【００２８】
さて、入出力端子６−１〜ｎはそれぞれ入出力回路８−１〜ｎに接続されている。レギュレータ出力電流が入出力回路８−１〜ｎに悪影響を及ぼさないために、レギュレータ出力電圧測定モードにおいては、入出力回路８−１〜ｎはハイインピーダンス状態にされている。
【００２９】
なお、レギュレータ出力電流がＩＣチップ１から外部のＬＳＩテスタ７に排出されるために、必ずしも全ての入出力端子６−１〜ｎが必要とは限らず、一部だけであっても構わない。ここでは、例として、入出力端子６−１〜ｉだけがレギュレータ出力電流の外部排出に使用される場合について説明する。
【００３０】
入出力端子６−１〜ｉがレギュレータ出力電流の外部排出に使用されるためには、スイッチ制御回路３の制御によってスイッチ５−１〜ｉがオン状態となっていなければならない。また、スイッチ制御回路３の制御によって、制御部１１が、入出力回路８−１〜ｉに対応するＩＥＮとＯＥＮとをオフ状態にして、入出力回路８−１〜ｉがハイインピーダンス状態になっていなければならない。
【００３１】
その一方で、レギュレータ出力電圧測定モードであっても、残りの入出力端子６−（ｉ＋１）〜ｎは本来の動作を行なえる。つまり、スイッチ５−（ｉ＋１）〜ｎはオン状態である必要が無く、入出力回路８−（ｉ＋１）〜ｎはハイインピーダンス状態である必要が無い。したがって、入出力回路８−（ｉ＋１）〜ｎが通常動作を行なっている際のレギュレータ出力電圧が正確に測定可能である。
【００３２】
なお、任意の入出力端子６−ｉがレギュレータ出力電流排出端子として使われることが決して無いのであれば、対応するスイッチ５−ｉは不要でありレギュレータ出力電流排出端子として使用する端子にスイッチ回路を設ければよい。
【００３３】
さらに、レギュレータ出力電流排出端子として入出力端子６−１〜ｎの一部が選択可能であることは、ＩＣチップ１の設計を回路のマクロブロック単位で管理する際に有利に働く。
【００３４】
以上のように、本発明のＩＣチップ１においては、一般的なＩＣチップにスイッチ制御回路３とスイッチ５−１〜ｎが追加されることによって、次の効果が得られる。すなわち、複数の入出力端子６−１〜ｎがレギュレータ出力電流排出端子として兼用されることで、レギュレータ出力電圧を正確に測定可能としながらも、端子の追加を必要としない。また、レギュレータ出力電流排出端子が複数設けられることで、レギュレータ出力電圧測定のコスト的および時間的節約が可能となる。
【００３５】
なお、ここまで複数の入出力端子６−１〜ｎはデータの入力と出力との両方を行なうことを前提に説明したが、一部の端子６−１〜ｎはデータの出力のみを行なっても構わない。
【図面の簡単な説明】
【００３６】
【図１】図１は、レギュレータからの出力電圧と出力電流との関係を示すグラフである。
【図２】図２は、レギュレータからの出力電圧と出力電流との関係における測定時の接触抵抗の影響を示すグラフである。
【図３】図３は、本発明のＩＣチップの、通常動作時における構成図である。
【図４】図４は、レギュレータ出力電圧計測時のＩＣチップの構成図である。
【符号の説明】
【００３７】
１  ＩＣチップ
２  レギュレータ
３  スイッチ制御回路
４  レギュレータ出力端子
５−１〜ｎ  スイッチ
６−１〜ｎ  入出力端子
７  ＬＳＩテスタ
８−１〜ｎ  入出力回路
９−１〜ｎ  バッファ回路
１０−１〜ｎ  アンドゲート
１１  制御回路
１２  外部電源入力端子
【図１】
2008309628.tif 000003
【図２】
2008309628.tif 000004
【図３】
2008309628.tif 000005
【図４】
2008309628.tif 000006