(57)【要約】【課題】本発明は、試験方法及び試験装置に関し、被試験対象回路に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても被試験対象回路に対して安定した電源電圧を供給可能とすることを目的とする。【解決手段】試験装置の複数の電源を並列に接続して被試験対象回路に電源電流を供給し、被試験対象回路に供給される電源電圧を安定化するために、被試験対象回路と並列に設けた電流制御回路に、被試験対象回路への電源電流の供給が開始される直前の期間に電源電流をダミー電流として供給するように構成する。【選択図】図８
2008082881.tif 000002
【特許請求の範囲】
【請求項１】
試験装置の複数の電源を並列に接続して被試験対象回路に電源電流を供給し、
該被試験対象回路に供給される該電源電圧を安定化するために、該被試験対象回路と並列に設けた電流制御回路に、該被試験対象回路への該電源電流の供給が開始される直前の期間に該電源電流をダミー電流として供給することを特徴とする試験方法。
【請求項２】
該被試験対象回路への該電源電流の供給を開始するのと同時に該電流制御回路への該電源電流の供給を止めることを特徴とする請求項１記載の試験方法。
【請求項３】
１つの被試験対象回路を試験するために一定周波数のクロックを供給する期間では、該電流制御回路を含む全ての被試験対象回路に供給するクロックの周波数の総和を一定にして、複数の被試験対象回路を略同時に試験することを特徴とする請求項２記載の試験方法。
【請求項４】
該電流制御回路は、該被試験対象回路と同様の構成を有することを特徴とする請求項１乃至３のいずれか一項に記載の試験方法。
【請求項５】
並列接続され被試験対象回路に電源電流を供給する複数の電源と、
該被試験対象回路と並列に設けられた電流制御回路と、
該被試験対象回路への該電源電流の供給が開始される直前の期間に該電源電流を該電流制御回路に供給する手段とを備えたことを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験方法及び試験装置に係り、特に半導体装置（又は、半導体チップ）等の被試験対象回路の試験方法及び試験装置に関する。
【背景技術】
【０００２】
近年、半導体チップ内の集積回路の動作の高速化に伴い、出荷時に半導体チップに対して高速試験を行う要求が高まっている。高速試験は、例えば１００ＭＨｚ以上で数ＧＨｚ以下の高周波数のクロックを半導体チップに入力して行われるものであり、クロックがある高周波数となるまで半導体チップが正常に動作するか否かのチェックや半導体チップの製造不良のチェックをするために行われる。高速試験時に試験装置から半導体チップに電源電流の供給が開始されると、開始時の電源電流の変化量が大きいために、電源電圧が大きく低下する。電源電圧がこのように大きく低下すると、高速試験時に半導体チップの動作不良が発生してしまう。
【０００３】
図１は、従来の試験方法の第１の例を説明する図であり、図２は、従来の試験方法の第１の例を説明するタイミングチャートである。図１において、被試験対象回路である半導体チップ１は、試験装置（図示せず）の電源２、接地３及びクロック発生器４に接続される。電源２からは電源電圧ＶＳ１が供給され、接地３の電位はＧＮＤである。クロック発生器４からは、高周波数のクロックｃｌｋが供給される。図１中、●印は、試験装置と半導体チップ１とを接続するノード（端子）を示す。図２は、クロックｃｌｋ、電源電流及び電源電圧変動を示す。図２にハッチングＸ１で示すように、半導体チップ１に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１の動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１の動作不良が発生してしまい、正常な試験を行うことができない。尚、電源電流の供給が停止されると、急激な電源電流の変化に応じて電源電圧が一時的に上昇してしまい、半導体チップ１の動作が保証される動作上限電圧ＶＨより高くなってしまうが、その時点ではクロックｃｌｋの供給も停止されており半導体チップ１の試験も終了しているので、特に問題は発生しない。
【０００４】
図３は、従来の試験方法の第２の例を説明する図であり、図４は、従来の試験方法の第２の例を説明するタイミングチャートである。図３において、試験対象の半導体チップ１は、試験装置（図示せず）の電源２，２Ａ、接地３及びクロック発生器４に接続される。電源２，２Ａからは電源電圧ＶＳ１が供給され、接地３の電位はＧＮＤである。クロック発生器４からは、高周波数のクロックｃｌｋが供給される。図３中、●印は、試験装置と半導体チップ１とを接続するノード（端子）を示す。電源２，２Ａは、１つのノードで接続されているので、半導体チップ１に対して２つの電源２，２Ａが並列に接続された状態となる。図４は、クロックｃｌｋ、電源電流及び電源電圧変動を示す。半導体チップ１に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて図４においてＸ２で示すように電源電圧が一時的に低下するが、低下量は図２の場合の約半分になり、半導体チップ１の動作不良は発生せず、正常な試験を行うことができる。
【０００５】
図５は、従来の試験方法の第３の例を説明する図であり、図６は、従来の試験方法の第３の例を説明するタイミングチャートである。従来の試験方法の第３の例では、一度に複数の半導体チップの試験を行う。図５において、試験対象の半導体チップ１，１Ｂは、試験装置（図示せず）の電源２，２Ｂ、接地３，３Ｂ及びクロック発生器４，４Ｂに接続される。電源２，２Ｂからは電源電圧ＶＳ１が供給され、接地３，３Ｂの電位はＧＮＤである。クロック発生器４，４Ｂからは、高周波数のクロックｃｌｋ１，ｃｌｋ２が供給される。図５中、●印は、試験装置と半導体チップ１とを接続するノード（端子）を示す。図６は、クロックｃｌｋ１，ｃｌｋ２、半導体チップ１，１Ｂに供給される電源電流及び半導体チップ１，１Ｂに対する電源電圧変動を示す。図６にハッチングＸ３，Ｘ４で示すように、半導体チップ１，１Ｂに対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１，１Ｂの動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１，１Ｂの動作不良が発生してしまい、正常な試験を行うことができない。尚、電源電流の供給が停止されると、急激な電源電流の変化に応じて電源電圧が一時的に上昇してしまい、半導体チップ１，１Ｂの動作が保証される動作上限電圧ＶＨより高くなってしまうが、その時点ではクロックｃｌｋの供給も停止されており半導体チップ１，１Ｂの試験も終了しているので、特に問題は発生しない。
【０００６】
近年のＬＳＩ回路のコア電圧は、低くなる傾向にあるため、動作電圧範囲もその分狭くなってきており、上記動作下限電圧ＶＬは高くなる傾向にある。このため、半導体チップに対する電源電流の供給が開始される際に、急激な電源電流の変化に応じて電源電圧が一時的に低下して動作下限電圧ＶＬより低くなってしまう可能性が増加してきている。
【０００７】
集積回路の活性化率の時間的変動と空間的変動を低減することにより、時間的及び空間的な電源電圧揺れの振幅の差分を低減する方法は、例えば特許文献１にて提案されている。
【特許文献１】特開２００１−１５４８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の試験方法の第１乃至第３の例では、いずれの場合も被試験対象回路に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、被試験対象回路に対する試験を正常に行えなくなることがあるという問題があった。
【０００９】
又、従来の試験方法の第１及び第３の例では、被試験対象回路に対する電源電流の供給が開始されると、電源電圧が被試験対象回路の動作が保証される動作下限電圧より低くなってしまうと被試験対象回路の動作不良が発生してしまい、被試験対象回路に対して正常な試験を行うことができないという問題があった。
【００１０】
尚、電源電流の急激な変化に高速で追従可能な試験装置を用いることが考えられるが、高価な試験装置が必要となると共に、電源電圧の一時的な低下を完全に抑制することはできないので、上記問題を解決することは難しい。
【００１１】
そこで、本発明は、被試験対象回路に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても被試験対象回路に対して安定した電源電圧を供給可能な試験方法及び試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題は、試験装置の複数の電源を並列に接続して被試験対象回路に電源電流を供給し、該被試験対象回路に供給される該電源電圧を安定化するために、該被試験対象回路と並列に設けた電流制御回路に、該被試験対象回路への該電源電流の供給が開始される直前の期間に該電源電流をダミー電流として供給することを特徴とする試験方法によって達成できる。
【００１３】
上記の課題は、並列接続され被試験対象回路に電源電流を供給する複数の電源と、該被試験対象回路と並列に設けた電流制御回路と、該被試験対象回路に供給される該電源電圧を安定化するために、該被試験対象回路への該電源電流の供給が開始される直前の期間に該電源電流をダミー電流として該電流制御回路に供給する手段とを備えたことを特徴とする試験装置によって達成できる。
【発明の効果】
【００１４】
本発明によれば、被試験対象回路に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても被試験対象回路に対して安定した電源電圧を供給可能な試験方法及び試験装置を実現することができる。
【発明を実施するための最良の形態】
【００１５】
本発明では、試験装置の複数の電源を並列に接続して、半導体装置等の被試験対象回路に電源電流を供給する。又、被試験対象回路と並列に電流制御回路を設け、電流制御回路には、被試験対象回路への電源電流の供給が開始される直前の期間に電源電流がダミー電流として流れるようにする。これにより、被試験対象回路に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても被試験対象回路に対して安定した電源電圧を供給可能となり、被試験対象回路に電源電流を供給する期間では安定した電源電圧を供給することができる。
【００１６】
電流制御回路は、被試験対象回路と同様の構成を有しても良く、被試験対象回路と同様の半導体装置であっても良い。この場合、被試験対象回路にクロックを供給する期間は電流制御回路にクロックを供給せず、被試験対象回路にクロックを供給しない期間に電流制御回路にクロックを供給することで、被試験対象回路に安定した電源電圧を供給することができる。又、複数の被試験対象回路を略同時に試験することができる。
【００１７】
電流制御回路が被試験対象回路と同様の構成を有する場合、１つの被試験対象回路を試験するために一定周波数のクロックを供給する期間では、全ての被試験対象回路に供給するクロックの周波数の総和が一定となるようにすることで、複数の被試験対象回路を略同時に試験することができる。又、各被試験対象回路に対してクロックの周波数を変えて試験を行うことができる。この場合も、上記１つの被試験対象回路への電源電流の供給が開始される直前の期間に、他の被試験対象回路に電源電流がダミー電流として流れるようにする。一般的に、半導体装置の試験は、低速試験がその大部分を占めており、高速試験が占める割合は少ないので、このようにして複数の被試験対象回路の高速試験を時系列的に行うことによる総試験時間の増加は少なく、又、被試験対象回路１つずつに対して高速試験を行う場合と比べると、試験時間を大幅に短縮可能である。
【００１８】
以下に、本発明の試験方法及び試験装置を、図７以降と共に説明する。
【実施例１】
【００１９】
図７は、本発明の第１実施例を説明する図であり、図８は、第１実施例を説明するタイミングチャートである。図７において、被試験対象回路である半導体チップ１１は、試験装置（図示せず）の電源１２，１２Ａ、接地１３及びクロック発生器１４に接続される。制御回路１５は、スイッチ１６と抵抗１７とからなり、半導体チップ１１と並列に接続されている。スイッチ１６は、制御信号発生器１８からの制御信号ｃｎｔにより制御される。電源１２，１２Ａからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４からは、高周波数のクロックＣＬＫが供給される。クロックＣＬＫの周波数は、例えば１００ＭＨｚ以上で数ＧＨｚ以下である。図７中、●印は、試験装置と半導体チップ１１とを接続するノード（端子）を示す。電源１２，１２Ａは、１つのノードで接続されているので、半導体チップ１１と制御回路１５とで構成される並列回路に対して、２つの電源１２，１２Ａが並列に接続された状態となる。
【００２０】
電源１２，１２Ａ、接地１３、クロック発生器１４、制御回路１５及び制御信号発生器１８は、試験装置に設けられ、半導体チップ１１は試験装置に装着される。尚、試験装置は、各種半導体チップの試験を行うために、試験装置本体と試験ボードとからなる構成を有しても良い。この場合、試験ボード上には、例えば制御回路１５と、電源１２，１２Ａ、接地１３、クロック発生器１４及び制御信号発生器１８への接続を可能とする端子とが設けてられる。
【００２１】
図８は、クロックＣＬＫ、制御信号ｃｎｔ、半導体チップ１１への電源電流、制御回路１５への電源電流、半導体チップ１１と制御回路１５とで構成された並列回路への合成電源電流、半導体チップ１１だけの場合の電源電圧変動、制御回路１５だけの場合の電源電圧変動、及び半導体チップ１１と制御回路とで構成された並列回路の場合の電源電圧変動を示す。図８にハッチングＸ１１で示すように、半導体チップ１１だけの場合、半導体チップ１１に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１の動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１の動作不良が発生してしまい、正常な試験を行うことができない。
【００２２】
しかし、本実施例では、半導体チップ１１への電源電流の供給が開始される直前の期間ＴＤだけ、制御信号ｃｎｔがハイレベルとなりスイッチ１６を閉じることにより、制御回路１５へ電源電流がダミー電流として流れるようにする。これにより、半導体チップ１１に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１に対して安定した電源電圧を供給可能となり、半導体チップ１１に電源電流を供給する試験開始時刻ｔｓから試験終了時刻ｔｅまでの期間Ｔ１では、図８の一番下の波形で示すように安定した電源電圧を供給することができる。
【００２３】
尚、電源電流の供給が停止されると、急激な電源電流の変化に応じて電源電圧が一時的に上昇してしまい、半導体チップ１１の動作が保証される動作上限電圧ＶＨより高くなってしまうが、その時点ではクロックＣＬＫの供給も停止されており半導体チップ１１の試験も終了しているので、特に問題は発生しない。
【実施例２】
【００２４】
被試験対象回路に対する高速試験を行う場合、一度に複数の被試験対象回路の試験を行うことが望ましい。
【００２５】
図９は、第１比較例を説明する図であり、図１０は、第１比較例を説明するタイミングチャートである。図９において、被試験対象回路である半導体チップ１１１，１１１Ｂは、試験装置（図示せず）の電源１１２，１１２Ａ、接地１１３及びクロック発生器１１４，１１４Ｂに接続される。半導体チップ１１１Ｂは、半導体チップ１１１と並列に接続されている。電源１１２，１１２Ａからは電源電圧ＶＳ１が供給され、接地１１３の電位はＧＮＤである。クロック発生器１１４，１１４Ｂからは、高周波数のクロックｃｌｋ１，ｃｌｋ２が供給される。クロックｃｌｋ１，ｃｌｋ２の周波数は同じであり、例えば１００ＭＨｚ以上で数ＧＨｚ以下である。図９中、●印は、試験装置と半導体チップ１１１，１１１Ｂとを接続するノード（端子）を示す。電源１１２，１１２Ａは、１つのノードで接続されているので、半導体チップ１１１，１１１Ｂとで構成される並列回路に対して、２つの電源１１２，１１２Ａが並列に接続された状態となる。
【００２６】
図１０は、クロックｃｌｋ１、クロックｃｌｋ２、半導体チップ１１１への電源電流、半導体チップ１１１Ｂへの電源電流、半導体チップ１１１，１１１Ｂで構成された並列回路への合成電源電流、半導体チップ１１１だけの場合の電源電圧変動、半導体チップ１１１Ｂだけの場合の電源電圧変動、及び半導体チップ１１１，１１１Ｂで構成された並列回路の場合の電源電圧変動を示す。図１０にハッチングＸ１００で示すように、半導体チップ１１１，１１１Ｂで構成された並列回路の場合の電源電圧変動に着目すると、半導体チップ１１１，１１１Ｂに対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１１，１１１Ｂの動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１１，１１１Ｂの動作不良が発生してしまい、正常な試験を行うことができない。
【００２７】
図１１は、本発明の第２実施例を説明する図であり、図１２は、第２実施例を説明するタイミングチャートである。図１１において、被試験対象回路である半導体チップ１１，１１Ｂは、試験装置（図示せず）の電源１２，１２Ａ、接地１３及びクロック発生器１４，１４Ｂに接続される。半導体チップ１１Ｂは、半導体チップ１１と並列に接続されている。電源１２，１２Ａからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４，１４Ｂからは、高周波数のクロックＣＬＫ１，ＣＬＫ２が供給される。クロックＣＬＫ１，ＣＬＫ２の周波数は同じであり、例えば１００ＭＨｚ以上で数ＧＨｚ以下である。図１１中、●印は、試験装置と半導体チップ１１，１１Ｂとを接続するノード（端子）を示す。電源１２，１２Ａは、１つのノードで接続されているので、半導体チップ１１，１１Ｂとで構成される並列回路に対して、２つの電源１２，１２Ａが並列に接続された状態となる。
【００２８】
図１２は、クロックＣＬＫ１、クロックＣＬＫ２、半導体チップ１１への電源電流、半導体チップ１１Ｂへの電源電流、半導体チップ１１，１１Ｂで構成された並列回路への合成電源電流、半導体チップ１１だけの場合の電源電圧変動、半導体チップ１１Ｂだけの場合の電源電圧変動、及び半導体チップ１１，１１Ｂで構成された並列回路の場合の電源電圧変動を示す。図１２にハッチングＸ１２で示すように、半導体チップ１１だけの場合、半導体チップ１１に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１の動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１の動作不良が発生してしまい、正常な試験を行うことができない。同様に、図１２にハッチングＸ１３で示すように、半導体チップ１１Ｂだけの場合、半導体チップ１１Ｂに対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１Ｂの動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１Ｂの動作不良が発生してしまい、正常な試験を行うことができない。
【００２９】
しかし、本実施例では、半導体チップ１１への電源電流の供給が開始される直前の期間ＴＤだけ、他方の半導体チップ１１Ｂへ電源電流がダミー電流として流れるようにする。又、この期間ＴＤでは、クロックＣＬＫ２がクロック発生器１４Ｂから半導体チップ１１Ｂに供給され、クロックＣＬＫ１は半導体チップ１１に供給されない。これにより、半導体チップ１１に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１に対して安定した電源電圧を供給可能となり、半導体チップ１１に電源電流を供給する試験開始時刻ｔｓ１から試験終了時刻ｔｅ１までの期間Ｔ１では、図１２の一番下の波形で示すように安定した電源電圧を供給することができる。同様にして、半導体チップ１１Ｂへの電源電流の供給が開始される直前の期間Ｔ１は、半導体チップ１１へ電源電流が流れるようにする。又、この期間Ｔ１では、クロックＣＬＫ１がクロック発生器１４から半導体チップ１１に供給され、クロックＣＬＫ２は半導体チップ１１Ｂに供給されない。これにより、半導体チップ１１Ｂに対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１Ｂに対して安定した電源電圧を供給可能となり、半導体チップ１１Ｂに電源電流を供給する試験開始時刻ｔｓ２から試験終了時刻ｔｅ２までの期間Ｔ２でも、図１２の一番下の波形で示すように安定した電源電圧を供給することができる。期間Ｔ２では、クロックＣＬＫ２がクロック発生器１４Ｂから半導体チップ１１Ｂに供給され、クロックＣＬＫ１は半導体チップ１１に供給されない。
【００３０】
又、一度に複数の半導体チップを試験することができるので、半導体チップの出荷時の試験時間を短縮して半導体装置のスループットを向上することができる。
【００３１】
尚、半導体チップ１１への電源電流の供給が停止されると、急激な電源電流の変化に応じて電源電圧が一時的に上昇してしまい、半導体チップ１１の動作が保証される動作上限電圧ＶＨより高くなってしまうが、その時点ではクロックＣＬＫ１の供給も停止されており半導体チップ１１の試験も終了しているので、特に問題は発生しない。同様に、半導体チップ１１Ｂへの電源電流の供給が停止されると、急激な電源電流の変化に応じて電源電圧が一時的に上昇してしまい、半導体チップ１１Ｂの動作が保証される動作上限電圧ＶＨより高くなってしまうが、その時点ではクロックＣＬＫ２の供給も停止されており半導体チップ１１Ｂの試験も終了しているので、特に問題は発生しない。
【００３２】
図１３は、試験装置を説明する図である。図１３は、試験装置２０が電源１２，１２Ａ、接地１３及びクロック発生器１４，１４Ｂを有する試験装置本体と、試験ボード２１とで構成される場合を示す。試験ボード２１上には、半導体チップ１１を電源１２，１２Ａに接続する端子、接地１３に接続する端子、半導体チップ１１の入力端子に接続する端子群２２−１及び半導体チップ１１の出力端子に接続する端子群２２−２が設けられている。端子群２２−１には、クロック発生器１４からのクロックＣＬＫ１や試験装置本体からの各種信号を半導体チップ１１に供給するための端子が含まれ、端子群２２−２には、半導体チップ１１から出力される各種信号を試験装置本体に供給するための端子及び半導体チップ１１と試験装置本体間でデータをやり取りするための端子が含まれる。同様に、試験ボード２１上には、半導体チップ１１Ｂを電源１２，１２Ａに接続する端子、接地１３に接続する端子、半導体チップ１１Ｂの入力端子に接続する端子群２２Ｂ−１及び半導体チップ１１Ｂの出力端子に接続する端子群２２Ｂ−２が設けられている。端子群２２Ｂ−１には、クロック発生器１４ＢからのクロックＣＬＫ２や試験装置本体からの各種信号を半導体チップ１１Ｂに供給するための端子が含まれ、端子群２２Ｂ−２には、半導体チップ１１Ｂから出力される各種信号を試験装置本体に供給するための端子及び半導体チップ１１Ｂと試験装置本体間でデータをやり取りするための端子が含まれる。試験装置本体は、半導体チップ１１，１１Ｂにテストパターン等を入力して、半導体チップ１１，１１Ｂから出力されるパターンと基準パターンと比較する等して、半導体チップ１１，１１Ｂの試験を行う。この場合、テストパターンは、クロックＣＬＫ１，ＣＬＫ２のパターンであっても良い。
【００３３】
尚、試験装置本体と試験ボード２１は、一体的に設けられていても良いことは言うまでもない。
【００３４】
図１４は、試験手順を説明する図である。図１４に示す処理は、上記の如き試験装置を用いて行われ、ステップＳ１Ａ〜Ｓ４Ａは半導体チップ１１に対して行われ、これと並行して、ステップＳ１Ｂ〜Ｓ４Ｂは半導体チップ１１Ｂに対して行われる。
【００３５】
ステップＳ１Ａは周知のＤＣ試験を半導体チップ１１に対して行い、ステップＳ２Ａは周知の機能試験を半導体チップ１１に対して行う。他方、ステップＳ１Ｂは周知のＤＣ試験を半導体チップ１１Ｂに対して行い、ステップＳ２Ｂは周知の機能試験を半導体チップ１１Ｂに対して行う。ステップＳ１Ａ，Ｓ２Ａ，Ｓ１Ｂ，Ｓ２Ｂにより、低速試験が半導体チップ１１，１１Ｂに対して行われる。
【００３６】
ステップＳ３Ｂは、高速試験として時刻ｔｓ１までの期間ＴＤ中ダミー試験を半導体チップ１１Ｂに対して行い、ステップＳ３Ａは、高速試験として時刻ｔｓ１から周知の機能試験を半導体チップ１１に対して行う。ステップＳ４Ａは、高速試験として時刻ｔｅ１までの期間Ｔ１中周知の機能試験を半導体チップ１１に対して行い、ステップＳ４Ｂは、高速試験として時刻ｔｓ２（ｔｅ１）から時刻ｔｅ２までの期間Ｔ２中周知の機能試験を半導体チップ１１Ｂに対して行う。半導体チップ１１Ｂ側から見ると、期間Ｔ１中の半導体チップ１１に対する高速試験は、半導体チップ１１の高速試験が開始される直前の期間ＴＤ中半導体チップ１１Ｂに対して行われるダミー試験と同様の効果がある。このため、半導体チップ１１，１１Ｂに対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１，１１Ｂに対して安定した電源電圧を供給可能となり、半導体チップ１１，１１Ｂに電源電流を交互に供給する各期間中安定した電源電圧を供給することができる。
【００３７】
図１５は、第２実施例の第１変形例を説明する図であり、図１６は、第２実施例の第１変形例を説明するタイミングチャートである。第２実施例では、２つの半導体チップを同時に試験するが、第１変形例では、３つの半導体チップを同時に試験する。図１５中、図１１と同一部分には同一符号を付し、その説明は省略する。
【００３８】
図１５において、被試験対象回路である半導体チップ１１，１１Ｂ，１１Ｃは、試験装置（図示せず）の電源１２，１２Ａ，１２Ｂ、接地１３及びクロック発生器１４，１４Ｂ，１４Ｃに接続される。半導体チップ１１Ｂ，１１Ｃは、半導体チップ１１と並列に接続されている。電源１２，１２Ａ，１２Ｂからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４，１４Ｂ，１４Ｃからは、高周波数のクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３が供給される。クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３の周波数は同じであり、例えば１００ＭＨｚ以上で数ＧＨｚ以下である。図１５中、●印は、試験装置と半導体チップ１１，１１Ｂ，１１Ｃとを接続するノード（端子）を示す。電源１２，１２Ａ，１２Ｂは、１つのノードで接続されているので、半導体チップ１１，１１Ｂ，１１Ｃとで構成される並列回路に対して、３つの電源１２，１２Ａ，１２Ｂが並列に接続された状態となる。
【００３９】
図１６は、クロックＣＬＫ１、クロックＣＬＫ２、クロックＣＬＫ３、半導体チップ１１への電源電流、半導体チップ１１Ｂへの電源電流、半導体チップ１１Ｃへの電源電流、半導体チップ１１，１１Ｂ，１１Ｃで構成された並列回路への合成電源電流、半導体チップ１１だけの場合の電源電圧変動、半導体チップ１１Ｂだけの場合の電源電圧変動、半導体チップ１１Ｃだけの場合の電源電圧変動、及び半導体チップ１１，１１Ｂ，１１Ｃで構成された並列回路の場合の電源電圧変動を示す。図１６にハッチングＸ２１で示すように、半導体チップ１１だけの場合、半導体チップ１１に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１の動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１の動作不良が発生してしまい、正常な試験を行うことができない。同様に、図１６にハッチングＸ２２で示すように、半導体チップ１１Ｂだけの場合、半導体チップ１１Ｂに対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１Ｂの動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１Ｂの動作不良が発生してしまい、正常な試験を行うことができない。更に、図１６にハッチングＸ２３で示すように、半導体チップ１１Ｃだけの場合、半導体チップ１１Ｃに対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１Ｃの動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１Ｃの動作不良が発生してしまい、正常な試験を行うことができない。
【００４０】
しかし、本変形例では、半導体チップ１１への電源電流の供給が開始される直前の期間ＴＤだけ、半導体チップ１１Ｃへ電源電流がダミー電流として流れるようにする。又、この期間ＴＤでは、クロックＣＬＫ３がクロック発生器１４Ｃから半導体チップ１１Ｃに供給され、クロックＣＬＫ１，ＣＬＫ２は半導体チップ１１，１１Ｂに供給されない。これにより、半導体チップ１１に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１に対して安定した電源電圧を供給可能となり、半導体チップ１１に電源電流を供給する試験開始時刻ｔｓ１から試験終了時刻ｔｅ１までの期間Ｔ１では、図１６の一番下の波形で示すように安定した電源電圧を供給することができる。同様にして、半導体チップ１１Ｂへの電源電流の供給が開始される直前の期間Ｔ１は、半導体チップ１１へ電源電流が流れるようにする。又、この期間Ｔ１では、クロックＣＬＫ１がクロック発生器１４から半導体チップ１１に供給され、クロックＣＬＫ２，ＣＬＫ３は半導体チップ１１Ｂ，１１Ｃに供給されない。これにより、半導体チップ１１Ｂに対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１Ｂに対して安定した電源電圧を供給可能となり、半導体チップ１１Ｂに電源電流を供給する試験開始時刻ｔｓ２から試験終了時刻ｔｅ２までの期間Ｔ２でも、図１６の一番下の波形で示すように安定した電源電圧を供給することができる。更に、期間Ｔ２では、クロックＣＬＫ２がクロック発生器１４Ｂから半導体チップ１１Ｂに供給され、クロックＣＬＫ１，ＣＬＫ３は半導体チップ１１，１１Ｃに供給されない。これにより、半導体チップ１１Ｃに対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１Ｃに対して安定した電源電圧を供給可能となり、半導体チップ１１Ｃに電源電流を供給する試験開始時刻ｔｓ３から試験終了時刻ｔｅ３までの期間Ｔ３でも、図１６の一番下の波形で示すように安定した電源電圧を供給することができる。
【００４１】
本変形例は、同時に試験するべき半導体チップの数が３個以上の場合に同様に適用可能である。
【００４２】
図１７は、第２実施例の第２変形例を説明する図であり、図１８は、第２実施例の第２変形例を説明するタイミングチャートである。第２実施例では、２つの半導体チップを同時に試験するが、第２変形例では、４つの半導体チップを同時に試験する。図１７中、図１５と同一部分には同一符号を付し、その説明は省略する。
【００４３】
図１７において、被試験対象回路である半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄは、試験装置（図示せず）の電源１２，１２Ａ，１２Ｂ，１２Ｃ、接地１３及びクロック発生器１４，１４Ｂ，１４Ｃ，１４Ｄに接続される。半導体チップ１１Ｂ，１１Ｃ，１１Ｄは、半導体チップ１１と並列に接続されている。電源１２，１２Ａ，１２Ｂ，１２Ｃからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４，１４Ｂ，１４Ｃ，１４Ｄからは、高周波数のクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４が供給される。クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４の周波数は同じであり、例えば１００ＭＨｚ以上で数ＧＨｚ以下である。又、クロックＣＬＫ１，ＣＬＫ２は同一であり、クロックＣＬＫ３，ＣＬＫ４は同一である。図１７中、●印は、試験装置と半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄとを接続するノード（端子）を示す。電源１２，１２Ａ，１２Ｂ，１２Ｃは、１つのノードで接続されているので、半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄとで構成される並列回路に対して、４つの電源１２，１２Ａ，１２Ｂ，１２Ｃが並列に接続された状態となる。
【００４４】
図１８は、クロックＣＬＫ１、クロックＣＬＫ２、クロックＣＬＫ３、クロックＣＬＫ４、半導体チップ１１への電源電流、半導体チップ１１Ｂへの電源電流、半導体チップ１１Ｃへの電源電流、半導体チップ１１Ｄへの電源電流、半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄで構成された並列回路への合成電源電流、半導体チップ１１だけの場合の電源電圧変動、半導体チップ１１Ｂだけの場合の電源電圧変動、半導体チップ１１Ｃだけの場合の電源電圧変動、半導体チップ１１Ｄだけの場合の電源電圧変動、及び半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄで構成された並列回路の場合の電源電圧変動を示す。
【００４５】
本変形例では、上記第２実施例における半導体チップ１１に対する試験を図１７に示す半導体チップ１１，１１Ｂの組に対して行い、上記第２実施例における半導体チップ１１Ｂに対する試験を図１７に示す半導体チップ１１Ｃ，１１Ｄの組に対して行うことで、上記第２実施例の場合と同様に各半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄに対して安定した電源電圧を供給可能である。更に、本変形例では、２つの半導体チップを単位として試験を行うことができる。
【００４６】
本変形例は、同時に試験するべき半導体チップの数が４個以上の偶数個の場合に同様に適用可能である。
【実施例３】
【００４７】
被試験対象回路に対する高速試験を行う場合、被試験対象回路に供給するクロックの周波数を変える試験が行えることが望ましい。
【００４８】
図１９は、第２比較例を説明する図であり、図２０は、第２比較例を説明するタイミングチャートである。図１９において、被試験対象回路である半導体チップ１１１は、試験装置（図示せず）の電源１１２、接地１１３及びクロック発生器１１４に接続される。電源１１２からは電源電圧ＶＳ１が供給され、接地１１３の電位はＧＮＤである。クロック発生器１１４からは、周波数が変化する高周波数のクロックｃｌｋが供給される。図１９中、●印は、試験装置と半導体チップ１１１とを接続するノード（端子）を示す。
【００４９】
図２０は、クロックｃｌｋ、半導体チップ１１１への電源電流、及び電源電圧変動を示す。図２０中、ｔｓは試験開始時刻、ｔｅは試験終了時刻を示す。図２０にハッチングＸ２００で示すように、電源電圧変動に着目すると、半導体チップ１１１に対する電源電流の供給が開始されると、急激な電源電流の変化に応じて電源電圧が一時的に低下してしまい、半導体チップ１１１の動作が保証される動作下限電圧ＶＬより低くなってしまうと半導体チップ１１１の動作不良が発生してしまい、正常な試験を行うことができない。又、ハッチングＸ２０１で示すように、クロックｃｌｋの周波数の変化と共に半導体チップ１１１に対する急激な電源電流の変化が生じると、電源電圧が一時的に上昇してしまい、半導体チップ１１１の動作が保証される動作上限電圧ＶＨより高くなってしまうと半導体チップ１１１の動作不良が発生してしまい、正常な試験を行うことができない。
【００５０】
図２１は、本発明の第３実施例を説明する図であり、図２２は、第３実施例を説明するタイミングチャートである。図２１において、被試験対象回路である半導体チップ１１，１１Ｂは、試験装置（図示せず）の電源１２，１２Ａ、接地１３及びクロック発生器１４，１４Ｂに接続される。半導体チップ１１Ｂは、半導体チップ１１と並列に接続されている。電源１２，１２Ａからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４，１４Ｂからは、高周波数のクロックＣＬＫ１，ＣＬＫ２が供給される。クロックＣＬＫ１，ＣＬＫ２の周波数は、例えば１００ＭＨｚ以上で数ＧＨｚ以下の範囲で変化するが、クロックＣＬＫ１，ＣＬＫ２の周波数の総和は一定である。図２１中、●印は、試験装置と半導体チップ１１，１１Ｂとを接続するノード（端子）を示す。電源１２，１２Ａは、１つのノードで接続されているので、半導体チップ１１，１１Ｂとで構成される並列回路に対して、２つの電源１２，１２Ａが並列に接続された状態となる。
【００５１】
図２２は、クロックＣＬＫ１、クロックＣＬＫ２、半導体チップ１１への電源電流、半導体チップ１１Ｂへの電源電流、半導体チップ１１，１１Ｂで構成された並列回路への合成電源電流、及び電源電圧変動を示す。図２２中、ｔｓは試験開始時刻、ｔｅは試験終了時刻を示す。ここでは説明の便宜上、クロックＣＬＫ１の周波数が０→１００ＭＨｚ→２５ＭＨｚ→５０ＭＨｚ→１００ＭＨｚと変化し、クロックＣＬＫ２の周波数がクロックＣＬＫ１の周波数の変化に応じて周波数の総和が一定になるように、１００ＭＨｚ→０→７５ＭＨｚ→５０ＭＨｚ→０と変化するものとする。又、半導体チップ１１への電源電流の供給が開始される直前の期間ＴＤだけ、他方の半導体チップ１１Ｂへ電源電流がダミー電流として流れるようにすると共に、１００ＭＨｚのクロックＣＬＫ２を半導体チップ１１Ｂに供給し、この期間ＴＤではクロックＣＬＫ１は半導体チップ１１に供給されない。これにより、半導体チップ１１に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１に対して安定した電源電圧を供給可能となり、且つ、クロックＣＬＫ１の周波数の変化にかかわらず半導体チップ１１に対して安定した電源電圧を供給可能であるため、半導体チップ１１の試験開始時刻ｔｓから試験終了時刻ｔｅまでの期間では、図２２の一番下の波形で示すように安定した電源電圧を供給することができる。尚、図２２の一番下の波形では、本実施例の如き対策が取られない場合に生じる電源電圧変動を破線で示す。
【００５２】
図２３は、第３実施例の第１変形例を説明する図であり、図２４は、第３実施例の第１変形例を説明するタイミングチャートである。図２３中、図２１と同一部分には同一符号を付し、その説明は省略する。図２３では、試験対象回路が１つのＬＳＩ回路５０内のマクロ５１である。ＬＳＩ回路５０内には、マクロ５１，５２が設けられている。各マクロ５１，５２は、ＲＡＭ等のＬＳＩ回路５０を構成する任意単位である。図２４は、クロックＣＬＫ１、クロックＣＬＫ２、マクロ５１への電源電流、マクロ５２への電源電流、マクロ５１，５２で構成された並列回路への合成電源電流、及び電源電圧変動を示す。図２４中、図２２と同一部分には同一符号を付し、その説明は省略する。
【００５３】
本変形例の動作原理は、試験対象が半導体チップ１１ではなくマクロ５１であり、ダミー電流を流すのが半導体チップ１１Ｂではなくマクロ５２である点を除けば、上記第２実施例と同じである。
【００５４】
図２５は、第３実施例の第２変形例を説明する図であり、図２６は、第３実施例の第２変形例を説明するタイミングチャートである。第２実施例では、２つの半導体チップを同時に試験するが、第２変形例では、３つの半導体チップを同時に試験する。図２５中、図２１と同一部分には同一符号を付し、その説明は省略する。図２５において、被試験対象回路である半導体チップ１１，１１Ｂ，１１Ｃは、試験装置（図示せず）の電源１２，１２Ａ，１２Ｂ、接地１３及びクロック発生器１４，１４Ｂ，１４Ｃに接続される。半導体チップ１１Ｂ，１１Ｃは、半導体チップ１１と並列に接続されている。電源１２，１２Ａ，１２Ｂからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４，１４Ｂ，１４Ｃからは、高周波数のクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３が供給される。クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３の周波数は、例えば１００ＭＨｚ以上で数ＧＨｚ以下の範囲で変化するが、クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３の周波数の総和は一定である。図２５中、●印は、試験装置と半導体チップ１１，１１Ｂ，１１Ｃとを接続するノード（端子）を示す。電源１２，１２Ａ，１２Ｂは、１つのノードで接続されているので、半導体チップ１１，１１Ｂ，１１Ｃとで構成される並列回路に対して、３つの電源１２，１２Ａ，１２Ｂが並列に接続された状態となる。
【００５５】
図２６は、クロックＣＬＫ１、クロックＣＬＫ２、クロックＣＬＫ３、半導体チップ１１への電源電流、半導体チップ１１Ｂへの電源電流、半導体チップ１１Ｃへの電源電流、半導体チップ１１，１１Ｂ，１１Ｃで構成された並列回路への合成電源電流、及び電源電圧変動を示す。図２６中、ｔｓは試験開始時刻、ｔｅは試験終了時刻を示す。ここでは説明の便宜上、クロックＣＬＫ１の周波数が０→１００ＭＨｚ→２５ＭＨｚ→５０ＭＨｚ→７５ＭＨｚと変化し、クロックＣＬＫ２の周波数がクロックＣＬＫ１の周波数の変化に応じて周波数の総和が一定になるように、５０ＭＨｚ→０→５０ＭＨｚ→０→２５ＭＨｚと変化し、クロックＣＬＫ３の周波数がクロックＣＬＫ１の周波数の変化に応じて周波数の総和が一定になるように、５０ＭＨｚ→０→２５ＭＨｚ→５０ＭＨｚ→０と変化するものとする。又、半導体チップ１１への電源電流の供給が開始される直前の期間ＴＤだけ、他の半導体チップ１１Ｂ，１１Ｃへ電源電流がダミー電流として流れるようにすると共に、５０ＭＨｚのクロックＣＬＫ２，ＣＬＫ３を半導体チップ１１Ｂ，１１Ｃに供給し、この期間ＴＤではクロックＣＬＫ１は半導体チップ１１に供給されない。これにより、半導体チップ１１に対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１に対して安定した電源電圧を供給可能となり、且つ、クロックＣＬＫ１の周波数の変化にかかわらず半導体チップ１１に対して安定した電源電圧を供給可能であるため、半導体チップ１１の試験開始時刻ｔｓから試験終了時刻ｔｅまでの期間では、図２６の一番下の波形で示すように安定した電源電圧を供給することができる。
【００５６】
本変形例は、同時に試験するべき半導体チップの数が３個以上の場合に同様に適用可能である。
【００５７】
図２７は、第３実施例の第３変形例を説明する図であり、図２８は、第３実施例の第３変形例を説明するタイミングチャートである。第２実施例では、２つの半導体チップを同時に試験するが、第３変形例では、４つの半導体チップを同時に試験する。図２７中、図２５と同一部分には同一符号を付し、その説明は省略する。図２７中、図２５と同一部分には同一符号を付し、その説明は省略する。図２７において、被試験対象回路である半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄは、試験装置（図示せず）の電源１２，１２Ａ，１２Ｂ，１２Ｃ、接地１３及びクロック発生器１４，１４Ｂ，１４Ｃ，１４Ｄに接続される。半導体チップ１１Ｂ，１１Ｃ，１１Ｄは、半導体チップ１１と並列に接続されている。電源１２，１２Ａ，１２Ｂ，１２Ｃからは電源電圧ＶＳ１が供給され、接地１３の電位はＧＮＤである。クロック発生器１４，１４Ｂ，１４Ｃ，１４Ｄからは、高周波数のクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４が供給される。クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４の周波数は、例えば１００ＭＨｚ以上で数ＧＨｚ以下の範囲で変化するが、クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４の周波数の総和は一定である。図２７中、●印は、試験装置と半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄとを接続するノード（端子）を示す。電源１２，１２Ａ，１２Ｂ，１２Ｃは、１つのノードで接続されているので、半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄとで構成される並列回路に対して、４つの電源１２，１２Ａ，１２Ｂ，１２Ｃが並列に接続された状態となる。
【００５８】
図２８は、クロックＣＬＫ１、クロックＣＬＫ２、クロックＣＬＫ３、クロックＣＬＫ４、半導体チップ１１への電源電流、半導体チップ１１Ｂへの電源電流、半導体チップ１１Ｃへの電源電流、半導体チップ１１Ｄへの電源電流、半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄで構成された並列回路への合成電源電流、及び電源電圧変動を示す。図２８中、ｔｓは試験開始時刻、ｔｅは試験終了時刻を示す。ここでは説明の便宜上、クロックＣＬＫ１の周波数が０→１００ＭＨｚ→２５ＭＨｚ→５０ＭＨｚ→７５ＭＨｚと変化し、クロックＣＬＫ２の周波数がクロックＣＬＫ１の周波数の変化に応じて周波数の総和が一定になるように、０→１００ＭＨｚ→２５ＭＨｚ→５０ＭＨｚ→７５ＭＨｚと変化し、クロックＣＬＫ３の周波数がクロックＣＬＫ１の周波数の変化に応じて周波数の総和が一定になるように、１００ＭＨｚ→０→７５ＭＨｚ→５０ＭＨｚ→２５ＭＨｚと変化し、クロックＣＬＫ４の周波数がクロックＣＬＫ１の周波数の変化に応じて周波数の総和が一定になるように、１００ＭＨｚ→０→７５ＭＨｚ→５０ＭＨｚ→２５ＭＨｚと変化するものとする。又、半導体チップ１１，１１Ｂへの電源電流の供給が開始される直前の期間ＴＤだけ、他の半導体チップ１１Ｃ，１１Ｄへ電源電流がダミー電流として流れるようにすると共に、１００ＭＨｚのクロックＣＬＫ３，ＣＬＫ４を半導体チップ１１Ｃ，１１Ｄに供給し、この期間ＴＤではクロックＣＬＫ１，ＣＬＫ２は半導体チップ１１，１１Ｂに供給されない。これにより、半導体チップ１１，１１Ｂに対する電源電流の供給が開始される際に、急激な電源電流の変化に対しても半導体チップ１１，１１Ｂに対して安定した電源電圧を供給可能となり、且つ、クロックＣＬＫ１，ＣＬＫ２の周波数の変化にかかわらず半導体チップ１１，１１Ｂに対して安定した電源電圧を供給可能であるため、半導体チップ１１，１１Ｂの試験開始時刻ｔｓから試験終了時刻ｔｅまでの期間では、図２８の一番下の波形で示すように安定した電源電圧を供給することができる。
【００５９】
本変形例では、上記第３実施例における半導体チップ１１に対する試験を図２７に示す半導体チップ１１，１１Ｂの組に対して行い、上記第３実施例における半導体チップ１１Ｂに対する試験を図２７に示す半導体チップ１１Ｃ，１１Ｄの組に対して行うことで、上記第３実施例の場合と同様に各半導体チップ１１，１１Ｂ，１１Ｃ，１１Ｄに対して安定した電源電圧を供給可能である。更に、本変形例では、２つの半導体チップを単位として試験を行うことができる。
【００６０】
本変形例は、同時に試験するべき半導体チップの数が４個以上の偶数個の場合に同様に適用可能である。
【００６１】
上記各実施例において、半導体チップが接続される試験装置の端子のうち、試験装置の電源に接続される端子近傍と接地との間には、コンデンサを更に設けて電源電圧の変動をある程度吸収可能な構成とすることが望ましい。
【００６２】
又、上記各実施例において、試験装置が備える複数の電源から供給される電源電圧は、全て同じである必要はなく、異なっていても良い。従って、並列接続される複数の電源が供給する電源電圧は、全て同じである必要はない。
【００６３】
尚、本発明は、以下に付記する発明をも包含するものである。
（付記１）  試験装置の複数の電源を並列に接続して被試験対象回路に電源電流を供給し、
該被試験対象回路に供給される該電源電圧を安定化するために、該被試験対象回路と並列に設けた電流制御回路に、該被試験対象回路への該電源電流の供給が開始される直前の期間に該電源電流をダミー電流として供給することを特徴とする試験方法。
（付記２）  該被試験対象回路への該電源電流の供給を開始するのと同時に該電流制御回路への該電源電流の供給を止めることを特徴とする付記１記載の試験方法。
（付記３）  該被試験対象回路に供給される該電源電圧を安定化するために、該被試験対象回路にクロックを供給する期間は該電流制御回路にクロックを供給せず、該被試験対象回路に該クロックを供給しない期間に該電流制御回路にクロックを供給することを特徴とする付記１又は２記載の試験方法。
（付記４）  １つの被試験対象回路を試験するために一定周波数のクロックを供給する期間では、該電流制御回路を含む全ての被試験対象回路に供給するクロックの周波数の総和を一定にして、複数の被試験対象回路を略同時に試験することを特徴とする付記１又は２記載の試験方法。
（付記５）  １つの被試験対象回路への該電源電流の供給が開始される直前の期間に、該電流制御回路を含む他の被試験対象回路に該電源電流をダミー電流として供給することを特徴とする付記４記載の試験方法。
（付記６）  該電流制御回路を含む各被試験対象回路に供給するクロックの周波数を変えることを特徴とする付記４又は５記載の試験方法。
（付記７）  該電流制御回路は、該被試験対象回路と同様の構成を有することを特徴とする付記１乃至６のいずれか一項に記載の試験方法。
（付記８）  該電流制御回路を含む各被試験対象回路は、半導体チップであることを特徴とする付記４乃至７のいずれか一項に記載の試験方法。
（付記９）  該電流制御回路を含む各被試験対象回路は、１つの集積回路を構成する任意単位であることを特徴とする付記４乃至７のいずれか一項に記載の試験方法。
（付記１０）  並列接続され被試験対象回路に電源電流を供給する複数の電源と、
該被試験対象回路と並列に設けられた電流制御回路と、
該被試験対象回路への該電源電流の供給が開始される直前の期間に該電源電流を該電流制御回路に供給する手段とを備えたことを特徴とする試験装置。
（付記１１）  該被試験対象回路への該電源電流の供給を開始するのと同時に該電流制御回路への該電源電流の供給を止める手段を備えたことを特徴とする付記１０記載の試験装置。
（付記１２）  該被試験対象回路に供給される該電源電圧を安定化するために、該被試験対象回路にクロックを供給する期間は該電流制御回路にクロックを供給せず、該被試験対象回路に該クロックを供給しない期間に該電流制御回路にクロックを供給する手段を備えたことを特徴とする付記１０又は１１記載の試験装置。
（付記１３）  １つの被試験対象回路を試験するために一定周波数のクロックを供給する期間では、該電流制御回路を含む全ての被試験対象回路に供給するクロックの周波数の総和を一定にして、複数の被試験対象回路を略同時に試験することを特徴とする付記１０又は１１記載の試験装置。
（付記１４）  １つの被試験対象回路への該電源電流の供給が開始される直前の期間に、該電流制御回路を含む他の被試験対象回路に該電源電流をダミー電流として供給する手段を備えたことを特徴とする付記１３記載の試験装置。
（付記１５）  該電流制御回路を含む各被試験対象回路に供給するクロックの周波数を変える手段を備えたことを特徴とする付記１３又は１４記載の試験装置。
（付記１６）  該電流制御回路は、該被試験対象回路と同様の構成を有することを特徴とする付記１０乃至１５のいずれか一項に記載の試験装置。
（付記１７）  該電流制御回路を含む各被試験対象回路は、半導体チップであることを特徴とする付記１３乃至１５のいずれか一項に記載の試験装置。
（付記１８）  該電流制御回路を含む各被試験対象回路は、１つの集積回路を構成する任意単位であることを特徴とする付記１３乃至１５のいずれか一項に記載の試験装置。
【００６４】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００６５】
【図１】従来の試験方法の第１の例を説明する図である。
【図２】従来の試験方法の第１の例を説明するタイミングチャートである。
【図３】従来の試験方法の第２の例を説明する図である。
【図４】従来の試験方法の第２の例を説明するタイミングチャートである。
【図５】従来の試験方法の第３の例を説明する図である。
【図６】従来の試験方法の第４の例を説明するタイミングチャートである。
【図７】本発明の第１実施例を説明する図である。
【図８】第１実施例を説明するタイミングチャートである。
【図９】第１比較例を説明する図である。
【図１０】第１比較例を説明するタイミングチャートである。
【図１１】本発明の第２実施例を説明する図である。
【図１２】第２実施例を説明するタイミングチャートである。
【図１３】試験装置を説明する図である。
【図１４】試験手順を説明する図である。
【図１５】第２実施例の第１変形例を説明する図である。
【図１６】第２実施例の第１変形例を説明するタイミングチャートである。
【図１７】第２実施例の第２変形例を説明する図である。
【図１８】第２実施例の第２変形例を説明するタイミングチャートである。
【図１９】第２比較例を説明する図である。
【図２０】第２比較例を説明するタイミングチャートである。
【図２１】本発明の第３実施例を説明する図である。
【図２２】第３実施例を説明するタイミングチャートである。
【図２３】第３実施例の第１変形例を説明する図である。
【図２４】第３実施例の第１変形例を説明するタイミングチャートである。
【図２５】第３実施例の第２変形例を説明する図である。
【図２６】第３実施例の第２変形例を説明するタイミングチャートである。
【図２７】第３実施例の第３変形例を説明する図である。
【図２８】第３実施例の第３変形例を説明するタイミングチャートである。
【符号の説明】
【００６６】
１１，１１Ｂ，１１Ｃ，１１Ｄ      半導体チップ
１２，１２Ａ，１２Ｂ，１２Ｃ      電源
１３      接地
１４，１４Ｂ，１４Ｃ，１４Ｄ      クロック発生器
１５      電流制御回路
１６      スイッチ
１７      抵抗
２０      試験装置
２１      試験ボード
【図１】
2008082881.tif 000003
【図２】
2008082881.tif 000004
【図３】
2008082881.tif 000005
【図４】
2008082881.tif 000006
【図５】
2008082881.tif 000007
【図６】
2008082881.tif 000008
【図７】
2008082881.tif 000009
【図８】
2008082881.tif 000010
【図９】
2008082881.tif 000011
【図１０】
2008082881.tif 000012
【図１１】
2008082881.tif 000013
【図１２】
2008082881.tif 000014
【図１３】
2008082881.tif 000015
【図１４】
2008082881.tif 000016
【図１５】
2008082881.tif 000017
【図１６】
2008082881.tif 000018
【図１７】
2008082881.tif 000019
【図１８】
2008082881.tif 000020
【図１９】
2008082881.tif 000021
【図２０】
2008082881.tif 000022
【図２１】
2008082881.tif 000023
【図２２】
2008082881.tif 000024
【図２３】
2008082881.tif 000025
【図２４】
2008082881.tif 000026
【図２５】
2008082881.tif 000027
【図２６】
2008082881.tif 000028
【図２７】
2008082881.tif 000029
【図２８】
2008082881.tif 000030