(57)【要約】【課題】  抵抗体や電波吸収体の無反射条件を考慮することなく、不要共振周波数を抑制することのできるパッケージ構造を得ることを目的とする。【解決手段】  不要共振波５の１/４波長の長さを有した凸型の導体棒７および他の不要共振波６の１/４波長の長さを有した凸型の導体棒８が、各々の対応する不要共振波の電界における山の位置において、蓋２からＭＩＣ基板３上へ向けて垂直方向に設けられるように配置し、不要共振波を抑圧する。【選択図】      図１
2008277336.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を収納するキャビティを有したパッケージと、
パッケージのキャビティ内に突出した先端開放の導体棒と、
を備え、
導体棒は、キャビティ内を伝播する不要共振波の電界の山に相当する位置に配置され、不要共振波の４分の１波長の電気長を有したことを特徴とする半導体パッケージ。
【請求項２】
導体棒は、パッケージの蓋からキャビティ底面に向けて垂直に配置されたことを特徴とする請求項１記載の半導体パッケージ
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子が収納されるパッケージの内部において、パッケージ内の共振周を抑制する半導体パッケージに関するものである。
【背景技術】
【０００２】
従来、キャビティ内に半導体素子及び回路基板を搭載し、金属キャップで気密封止してなる半導体パッケージにおいて、パッケージのキャビティ内で起こる共振を抑制するために、パッケージ内のキャビティに面する部位またはキャビティ側面の少なくとも一部に抵抗体の膜を形成したり、電波吸収体を貼り付けたものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平８−１８３１０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のパッケージでは、キャビティ内に抵抗体や電波吸収体を配置した場合、抵抗体や電波吸収体が無反射条件を満たしていないという問題点があった。このため、抵抗体や電波吸収体において反射を生じ、充分な共振抑制効果が得られていないという課題が生じた。
【０００５】
また、共振そのものが発生しないように、キャビティの寸法をカットオフ周波数以下とする対策も考えられるが、この場合、周波数が高くなるに従い、実装上の制約を生じるという課題があった。
【０００６】
この発明は、係る課題を解決するためになされたものであり、抵抗体や電波吸収体の無反射条件を考慮せずに、不要共振周波数を抑制することのできるパッケージ構造を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明による半導体パッケージは、半導体素子を収納するキャビティを有したパッケージと、パッケージのキャビティ内に突出した先端開放の導体棒とを備え、導体棒がキャビティ内を伝播する不要共振波の電界の山に相当する位置に配置され、不要共振波の４分の１波長の電気長を有したことを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、キャビティ内を伝播する不要共振波の電界の山にあたる位置に、パッケージの蓋からパッケージの底に向けて垂直方向に、不要共振波の１/４波長の導体棒を突設することにより、不要共振を抑圧することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１に係る半導体パッケージの構成を示す断面図である。
図において、パッケージは、筐体１に、導体の蓋２を溶接やろう付けで接合することにより構成され、気密封止がなされる。筐体１にはキャビティ４が形成され、キャビティ４の底面にＭＩＣ基板３が搭載される。筐体１は、導電性の金属や、誘電体多層セラミックの積層体や、金属と誘電体多層セラミックの複合体などにより構成される。筐体１のキャビティ４に接する壁面や底面には導電性金属や導電性皮膜が設けられ、蓋２とともにキャビティ４の内部空間を電磁的にシールドしている。また、キャビティ４はパッケージ内に空洞を形成するとともに、ＭＩＣ基板３や半導体素子９を収納するための空間を為す。また、ＭＩＣ基板３の上面には半導体素子９が載置され、半導体素子９は増幅器や減衰器などのアクティブ素子やキャパシタやインダクタなどのパッシブ素子を構成している。ＭＩＣ基板３の下面は筐体１に接地された導体層が設けられている。
【００１０】
ＭＩＣ基板３は単層や多層の誘電体基板によって構成され、上面に半導体素子９に接続された配線回路が形成される。半導体素子９やＭＩＣ基板３では、マイクロ波やミリ波帯の高周波信号が入出力され、信号増幅や減衰、位相調整などが為される。この際、キャビティ４の空間内では、キャビティ４の寸法に応じた定在波が発生し得る状態となっており、この定在波により、振幅が比較的大きい複数の不要共振波５（およびその整数倍の共振波）と他の不要共振波６（およびその整数倍の共振波）を発生させる状況下にある。この発生し得る不要共振波５および不要共振波６は、蓋２下面の表面に生起する表面電流により発生する。
【００１１】
以下、この不要共振波を抑制するための構造について説明する。
筐体１のキャビティ４に接する壁面（キャビティ壁面）は接地され、キャビティ４内を流れる電磁界が終端する。ＭＩＣ基板３と対向する蓋２の下面には、凸型の導体棒７および導体棒８が垂直下方に懸下され、導体棒７および導体棒８はキャビティ４の空間内に突出している。この導体棒７は、キャビティ４の空間内を伝播する不要共振波５の１/４波長の長さの電気長Ｌ１を有する。また、導体棒８は、キャビティ４の空間内を伝播する不要共振波６の１/４波長の長さの電気長Ｌ２を有する。この電気長Ｌ１、Ｌ２は、導体棒７や導体棒８の径や長さ寸法によって規定される。また、導体棒７は、対応する不要共振波５が形成する電界の山の位置に設けられ、例えばキャビティ壁面からキャビティ４の空間内を伝播する不要共振波５の１/４波長の長さまたはその整数倍の位置に配置される。導体棒８は、対応する不要共振波６が形成する電界の山の位置に設けられ、例えばキャビティ壁面からキャビティ４の空間内を伝播する不要共振波６の１/４波長の長さまたはその整数倍の位置に配置される。導体棒７および導体棒８は、キャビティ壁面に沿って、キャビティ壁面より１/４波長の間隔で複数本配置される。
【００１２】
このように実施の形態１では、不要共振波５の１/４波長の長さを有した凸型の導体棒７および他の不要共振波６の１/４波長の長さを有した凸型の導体棒８が、各々の対応する不要共振波の電界における山の位置において、蓋２からＭＩＣ基板３上へ向けて垂直方向に設けられる。これにより、導体棒７および導体棒８の先端が先端開放となり、導体棒７および導体棒８がオープンスタブとして作用する。かくして、導体棒７および導体棒８の根元と蓋２との接続点は常に短絡状態となり各々の不要共振波５および６を抑圧することができる。
図２にキャビティ４内に配置された導体棒７の等価回路を示す。
【００１３】
また、パッケージ内に、キャビティ内共振を抑制するための抵抗体や吸収体を設けなくとも、キャビティ内の主要な不要共振波を抑制することができる。
【００１４】
なお、上述の説明では、パッケージ内に生成し得る振幅の大きい主要な不要共振波５および他の不要共振波６を、抑制する場合を例として説明したが、より多数の不要共振波が生成する場合であっても、その発生し得る不要共振波の電界における山の位置に、その不要共振波の１/４波長の長さを有した凸型の導体棒を設けることによって、同様にして不要共振波を抑圧することができる。
【００１５】
また、導体棒としては、棒状の金属部材を用いた例について説明したが、誘電体基板上に各々の不要共振波の１/４波長の長さを有したマイクロストリップ線路を形成し、これらマイクロストリップ線路を、各々の対応する不要共振波の電界における山の位置において、蓋２からＭＩＣ基板３上へ向けて垂直方向に設けるような他の構成であっても良い。要するに、各々の不要共振波の１/４波長の長さを有したオープンスタブが、各々の対応する不要共振波の電界における山の位置において、蓋２からＭＩＣ基板３上へ向けて垂直方向に設置されれば良いのである。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態１に係る半導体パッケージの構成図である。
【図２】半導体パッケージのキャビティ内に配置された、導体棒の等価回路を示す図である。
【符号の説明】
【００１７】
１  筐体、２  蓋、３  ＭＩＣ基板、４  キャビティ、７  導体棒、８  導体棒、９  半導体素子。
【図１】
2008277336.tif 000003
【図２】
2008277336.tif 000004