(57)【要約】      （修正有）【課題】多端子電極とすることなく、低製造コストで、ＥＳＬを大幅に低減することができる積層コンデンサを提供すること。【解決手段】複数の誘電体層１２ａが積層されて形成される略直方体形状の誘電体素体と、誘電体素体の第１長手方向側面１２Ａと二つの短手方向側面１２Ｃ，１２Ｄに跨がって引き出される第１内部導体層２１と、第１内部導体層２１に対して誘電体層１２ａを介して誘電体素体内に積層され、第２長手方向側面１２Ｂと二つの短手方向側面１２Ｃ，１２Ｄに跨がって引き出される第２内部導体層２２と、誘電体素体の外面に、第１長手方向側面１２Ａと二つの短手方向側面１２Ｃ，１２Ｄに跨がって形成される第１端子電極と、誘電体素体１２の外面に、第２長手方向側面１２Ｂと二つの短手方向側面１２Ｃ，１２Ｄに跨がって形成される第２端子電極とを有する積層コンデンサ。第1リード部には、第1隙間パターン４１が形成してある。【選択図】図３
2008084894.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されて形成される略直方体形状の誘電体素体と、
前記誘電体層間に挟まれるように前記誘電体素体内に配置され、前記誘電体素体の第１長手方向側面と二つの短手方向側面に跨がって引き出される第１リード部を有する第１内部導体層と、
前記第１内部導体層に対して前記誘電体層を介して前記誘電体素体内に積層され、前記誘電体素体の第２長手方向側面と二つの短手方向側面に跨がって引き出される第２リード部を有する第２内部導体層と、
前記誘電体素体の外面に、前記第１長手方向側面と二つの短手方向側面に跨がって形成され、前記第１リード部に接続される第１端子電極と、
前記誘電体素体の外面に、前記第２長手方向側面と二つの短手方向側面に跨がって形成され、前記第２リード部に接続される第２端子電極と、を有し、
前記第１リード部には、前記第１長手方向側面に沿う位置で、前記第１端子電極とは接続されない第１隙間パターンが形成してあることを特徴とする積層コンデンサ。
【請求項２】
前記第１隙間パターンは、前記第１長手方向側面の中央位置に形成してある請求項１に記載の積層コンデンサ。
【請求項３】
前記第１隙間パターンの長手方向幅をＬ１とし、前記誘電体素体の長手方向幅をＬ０とした場合に、Ｌ１／Ｌ０の比が０．２〜０．５の範囲にある請求項１または２に記載の積層コンデンサ。
【請求項４】
前記誘電体素体の短手方向側面に引き出される第１リード部の幅をＷ１とし、前記誘電体素体の短手方向幅をＷ０とした場合に、Ｗ１／Ｗ０の比が０．１５〜０．４５の範囲にある請求項１〜３のいずれかに記載の積層コンデンサ。
【請求項５】
前記誘電体素体の長手方向幅をＬ０とし、前記誘電体素体の短手方向幅をＷ０とした場合に、Ｌ０／Ｗ０の比が１〜５の範囲にある請求項１〜４のいずれかに記載の積層コンデンサ。
【請求項６】
前記第１リード部には、前記第１長手方向側面に沿う位置で、前記第１隙間パターン以外に、その他の隙間パターンが形成してある請求項１〜５のいずれかに記載の積層コンデンサ。
【請求項７】
前記第１隙間パターンを有する前記第１内部導体層の平面パターンは、前記誘電体素体の長手方向中間位置を通る中心線に対して線対称なパターンである請求項１〜６のいずれかに記載の積層コンデンサ。
【請求項８】
前記第２リード部には、前記第２長手方向側面に沿う位置で、前記第２端子電極とは接続されない第２隙間パターンが形成してある請求項１〜７のいずれかに記載の積層コンデンサ。
【請求項９】
前記第２隙間パターンと前記第１隙間パターンとが同じ形状と同じ寸法を有する請求項８に記載の積層コンデンサ。
【請求項１０】
前記第１内部導体層と前記第２内部導体層とは、１８０度回転することで同じ平面パターンを有する請求項９に記載の積層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、等価直列インタクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサなどとして用いられる積層コンデンサに関する。
【背景技術】
【０００２】
近年、ＬＳＩなどの集積回路に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。
【０００３】
従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になっている。このため、図２に示すように、デカップリングコンデンサと呼ばれる例えば２端子構造の積層セラミックコンデンサ１００が電源１０２に接続されるようになっている。そして、負荷電流の過渡的な変動時に、この積層セラミックコンデンサ１００からＣＰＵ等のＬＳＩ１０４に電流を供給して、電源電圧の変動を抑えるようにしている。
【０００４】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、負荷電流の変動はより高速且つ大きなものとなり、図２に示す積層セラミックコンデンサ１００自身が有している等価直列インタクタンス（ＥＳＬ）が、電源電圧の変動に大きく影響するようになった。
【０００５】
つまり、従来の積層セラミックコンデンサ１００ではＥＳＬが高いことから、負荷電流ｉの変動に伴って、上記と同様に電流電圧Ｖの変動が大きくなり易かった。
【０００６】
これは、負荷電流の過渡時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源電圧の変動の大きさと関係するからである。そして、この式１から、ＥＳＬの低減が電源電圧を安定化することに繋がるとも言える。
【０００７】
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ  …式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
【０００８】
ＥＳＬの低減を図った積層コンデンサとして、下記の特許文献１に示す積層コンデンサが知られている。この積層コンデンサによれば、寄生インダクタンスの低減を図ることができ、結果としてＥＳＬの低減を図ることができる。しかしながら、さらにＥＳＬの低減が求められている。
【０００９】
さらにＥＳＬを低減させた積層コンデンサとしては、多端子積層コンデンサが知られている。この多端子積層コンデンサでは、外部端子電極を多くすることにより、一つの内部導体層の中で方向が異なる電流の流れを実現することができる。その結果、さらにＥＳＬを低減することが可能である。
【００１０】
しかしながら、多端子コンデンサでは、内部導体層のパターンを複数用意する必要があったり、外部端子電極の数が多くなり、その製造コストが高くなるという課題を有している。
【特許文献１】特開２００３−５１４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、このような実状に鑑みてなされ、その目的は、多端子電極とすることなく、低製造コストで、ＥＳＬを大幅に低減することができる積層コンデンサを提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係る積層コンデンサは、
複数の誘電体層が積層されて形成される略直方体形状の誘電体素体と、
前記誘電体層間に挟まれるように前記誘電体素体内に配置され、前記誘電体素体の第１長手方向側面と二つの短手方向側面に跨がって引き出される第１リード部を有する第１内部導体層と、
前記第１内部導体層に対して前記誘電体層を介して前記誘電体素体内に積層され、前記誘電体素体の第２長手方向側面と二つの短手方向側面に跨がって引き出される第２リード部を有する第２内部導体層と、
前記誘電体素体の外面に、前記第１長手方向側面と二つの短手方向側面に跨がって形成され、前記第１リード部に接続される第１端子電極と、
前記誘電体素体の外面に、前記第２長手方向側面と二つの短手方向側面に跨がって形成され、前記第２リード部に接続される第２端子電極と、を有し、
前記第１リード部には、前記第１長手方向側面に沿う位置で、前記第１端子電極とは接続されない第１隙間パターンが形成してあることを特徴とする。
【００１３】
本発明に係る積層コンデンサでは、第１内部導体層の第１リード部に対して第１隙間パターンが形成される。このため、第１リード部は、第１内部導体層の本体部分から誘電体素体における第１長手方向側面と短手方向側面とが交差する二つの角部に引き出される一対の分岐リードパターンを有することになる。このため、各第１内部導体層では、それぞれの分岐リードパターンの角部から、それぞれ対角線の角部に向かう電流の流れが形成され、それらの流れが、第１内部導体層の本体部分で同一面内で交差することになる。
【００１４】
その結果、電流が交差する個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ自体が持つ寄生インダクタンスを小さくでき、等価直列インダクタンスを低減する効果が生じる。
【００１５】
また、本発明では、第１端子電極と第２端子電極とが短手方向で相互に向かい合うために、端子間距離が短くなり、その点でも、低ＥＳＬ化を図ることができる。また、第１および第２長手方向側面のそれぞれに沿って、第１端子電極および第２端子電極を形成するために、第１リード部に第１隙間パターンを形成したとしても、各リード部と各端子電極との接続長さを十分に確保することができる。
【００１６】
さらに、本発明では、二種類の第１および第２内部導体層をそれぞれ誘電体素体内に複数配置することで、静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減される。
【００１７】
すなわち、本発明に係る積層コンデンサによれば、積層コンデンサの大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できるようになり、デカップリングコンデンサなどとして好適に用いられることができる。
【００１８】
好ましくは、前記第１隙間パターンは、前記第１長手方向側面の中央位置に形成してある。このように構成することで、第１リード部における一対の分岐リードパターンが対称形状になり、交差する電流も対称形状になりやすく、磁界を相殺する効果が大きくなる。
【００１９】
好ましくは、前記第１隙間パターンの長手方向幅をＬ１とし、前記誘電体素体の長手方向幅をＬ０とした場合に、Ｌ１／Ｌ０の比が０．２〜０．５の範囲にある。この比が小さすぎても大きすぎても、同一面内での電流の交差現象が少なくなる傾向にある。
【００２０】
好ましくは、前記誘電体素体の短手方向側面に引き出される第１リード部の幅をＷ１とし、前記誘電体素体の短手方向幅をＷ０とした場合に、Ｗ１／Ｗ０の比が０．１５〜０．４５の範囲にある。この比が小さすぎると、第１リード部と第１端子電極との接続面積が小さくなると共に、同一面内での電流の交差現象が少なくなる傾向にある。また、この比が大きすぎると、第１リード部が第２端子電極に対して短絡するおそれがある。
【００２１】
好ましくは、前記誘電体素体の長手方向幅をＬ０とし、前記誘電体素体の短手方向幅をＷ０とした場合に、Ｌ０／Ｗ０の比が１〜５、さらに好ましくは１．６〜３の範囲にある。このような比とした場合に、第１端子電極と第２端子電極とを短手方向で相互に向かい合わせることが容易になる。なお、この比が大きすぎると、同一面内での電流の交差現象が生じにくくなる傾向にある。
【００２２】
前記第１リード部には、前記第１長手方向側面に沿う位置で、前記第１隙間パターン以外に、その他の隙間パターンが形成してもよい。
【００２３】
好ましくは、前記第１隙間パターンを有する前記第１内部導体層の平面パターンは、前記誘電体素体の長手方向中間位置を通る中心線に対して線対称なパターンである。このような構成を採用することで、同一面内での電流の交差現象も対称となり、磁界の相殺効果が高まる。
【００２４】
好ましくは、前記第２リード部には、前記第２長手方向側面に沿う位置で、前記第２端子電極とは接続されない第２隙間パターンが形成してある。第２リード部においても、第２隙間パターンを形成することで、第１リード部と同様に、第２リード部にも、一対の分岐リードパターンが形成され、第２内部導体層にも、同一面内での電流の交差現象が生じる。その結果、さらにＥＳＬを低減することができる。
【００２５】
好ましくは、前記第２隙間パターンと前記第１隙間パターンとが同じ形状と同じ寸法を有する。好ましくは、前記第１内部導体層と前記第２内部導体層とは、１８０度回転することで同じ平面パターンを有する。このような構成にすることで、第１内部導体層と第２内部導体層とで、各面内での電流の交差パターンがほとんど同じになり、さらにＥＳＬを低減することができる。
【００２６】
なお、本発明においては、第１内部導体層と第２内部導体層とは、相対的な概念であり、第１内部導体層と第２内部導体層とは逆であっても良い。また、その他の「第１…」および「第２…」に関しても同様である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層コンデンサの斜視図、
図２は積層セラミックコンデンサが組み込まれる回路図、
図３は図１に示す積層コンデンサの分解斜視図、
図４（Ａ）および図４（Ｂ）はそれぞれ図３に示す第１内部導体層および第２内部導体層の平面図、
図５（Ａ）および図５（Ｂ）はそれぞれ本発明の他の実施形態に係る積層コンデンサにおける第１内部導体層および第２内部導体層の平面図、
図６（Ａ）および図６（Ｂ）はそれぞれ本発明のさらに他の実施形態に係る積層コンデンサにおける第１内部導体層および第２内部導体層の平面図、
図７（Ａ）〜図７（Ｄ）はそれぞれ本発明のさらに他の実施形態に係る積層コンデンサにおける第１〜第４内部導体層の平面図、
図８は本発明の実施例および比較例に係るインピーダンス特性を表すグラフである。
第１実施形態
【００２８】
図１に示すように、本発明の一実施形態に係る積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０は、誘電体層であるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を有する。
【００２９】
誘電体素体１２は、第１長手方向側面１２Ａと、それに対向する第２長手方向側面１２Ｂと、これらの長手方向側面１２Ａおよび１２Ｂを結ぶ対向する短手方向側面１２Ｃおよび１２Ｄを有する。誘電体素体１２の外面には、第１長手方向側面１２Ａと二つの短手方向側面１２Ｃおよび１２Ｄに跨がって、第１端子電極３１が形成される。また、第２長手方向側面１２Ｂと二つの短手方向側面１２Ｃおよび１２Ｄに跨がって、第２端子電極３２が形成される。
【００３０】
この積層コンデンサ１０は、たとえば図２に示すような回路に接続され、デカップリングコンデンサなどとして用いられる。
【００３１】
図３に示すように、誘電体素体１２内には、誘電体素体１２の長手方向Ｘに沿って細長く延びる第１内部導体層２１と、同じく誘電体素体１２の長手方向Ｘに沿って細長く延びる第２内部導体層２２とが配置されている。そして、これら内部導体層２１および内部導体層２２は、図３に示すように、隣接する層間で交互に配置されるように複数枚（図では合計８枚）配置され、それぞれの内部導体層２１と内部導体層２２との間には、誘電体層１２ａが配置されている。
【００３２】
すなわち、本実施形態では、誘電体層１２ａに間に挟まれる形で、誘電体素体１２内に４枚づつの第１および第２内部導体層２１，２２が交互に配置されている。なお、これら内部導体層２１、２２の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００３３】
図３に示すように、一方の第１内部導体層２１は、誘電体層１２ａの外形形状に合わせた形状を持ち、誘電体層１２ａの周囲端部から所定の絶縁隙間パターン４３で離れている内部導体層本体部分２１ａを有する。この内部導体層本体部分２１ａがコンデンサの一方の電極を構成する部分である。内部導体層２１は、この内部導体層本体部分２１ａと一体的に同一平面上に形成され、誘電体素体１２の相互に隣り合う三つの側面１２Ａ，１２Ｃ，１２Ｄに跨がって引き出される第１リード部をさらに有する。
【００３４】
図４（Ａ）に示すように、本実施形態では、第１リード部には、第１長手方向側面１２Ａに沿う中央位置で、第１端子電極３１とは接続されない第１隙間パターン４１が形成してある。このため、第１リード部は、第１内部導体層２１の本体部分２１ａから誘電体素体１２における第１長手方向側面１２Ａと短手方向側面１２Ｃ，１２Ｄとが交差する二つの角部に引き出される一対の分岐リードパターン２１ｂを有することになる。
【００３５】
誘電体素体１２の短手方向Ｙの幅をＷ０とした場合に、第１リード部の分岐リードパターン２１ｂにおける短手方向Ｙの幅Ｗ１は、Ｗ１／Ｗ０の比が０．１５〜０．４５の範囲、好ましくは０．２５〜０．４０の範囲にあるように決定される。
【００３６】
また、誘電体素体１２の長手方向Ｘの幅をＬ０とした場合に、第１隙間パターン４１の長手方向幅をＬ１は、Ｌ１／Ｌ０の比が０．２〜０．５の範囲、好ましくは０．３〜０．４５の範囲にあるように決定される。
【００３７】
本実施形態では、第１隙間パターン４１は、素子本体１２における第１長手方向側面１２Ａの長手方向Ｘの中央位置に形成される。絶縁隙間パターン４３は、素子本体１２における第２長手方向側面１２Ｂと、短手方向側面１２Ｃ，１２Ｄに連続して跨るように形成され、その隙間パターン４３の長手方向の両端部は、第１リード部の分岐リードパターン２１ｂに接触している。本実施形態では、第１内部導体層２１の平面パターンは、誘電体素体１２の長手方向Ｘの中間位置を通る中心線に対して線対称なパターンである。
【００３８】
第１端子電極３１は、第１長手方向側面１２Ａと短手方向側面１２Ｃ，１２Ｄの三側面に跨るように形成され、第１端子電極３１における各短手方向側面１２Ｃ，１２Ｄの両端部は、分岐リードパターン２１ｂにおける短手方向Ｙの幅Ｗ１よりも僅かに長い位置まで伸びている。
【００３９】
第１隙間パターン４１の隙間幅Ｗ２は、絶縁隙間４３の隙間幅Ｗ３と同程度であり、好ましくは１００〜２００μｍ程度である。こけらの電極幅Ｗ２，Ｗ３が小さすぎると、各端子電極３１または３２との絶縁性が不十分になるおそれがあり、大きすぎると、本体部分２１ａの面積を狭め、コンデンサとしての能力を低下させるおそれがある。
【００４０】
図３に示すように、他方第２内部導体層２２は、誘電体層１２ａの外形形状に合わせた形状を持ち、誘電体層１２ａの周囲端部から所定の絶縁隙間パターン４４で離れている内部導体層本体部分２２ａを有する。この内部導体層本体部分２２ａがコンデンサの他方の電極を構成する部分である。内部導体層２２は、この内部導体層本体部分２２ａと一体的に同一平面上に形成され、誘電体素体１２の相互に隣り合う三つの側面１２Ｂ，１２Ｃ，１２Ｄに跨がって引き出される第２リード部をさらに有する。
【００４１】
図４（Ｂ）に示すように、本実施形態では、第２リード部には、第２長手方向側面１２Ｂに沿う中央位置で、第２端子電極３２とは接続されない第２隙間パターン４２が形成してある。このため、第２リード部は、第２内部導体層２２の本体部分２２ａから誘電体素体１２における第２長手方向側面１２Ｂと短手方向側面１２Ｃ，１２Ｄとが交差する二つの角部に引き出される一対の分岐リードパターン２２ｂを有することになる。
【００４２】
この実施形態では、第２内部導体層２２ａのパターン形状は、第１内部導体層２１ａを１８０度回転させたパターンであり、同様な寸法関係（Ｌ０，Ｌ１，Ｗ１，Ｗ０，Ｗ２，Ｗ３）を有する。
【００４３】
上述した寸法関係から、２種類の第１および第２内部導体層２１および２２にそれぞれ形成してある分岐リードパターン２１ｂおよび２２ｂ同士は、誘電体層１２ａの積層方向Ｚに投影して相互に重ならない位置関係となっている。それぞれの本体部分２１ａ、２２ａ相互は、誘電体層１２ａの積層方向Ｚに投影して相互に重なり、誘電体層１２ａを介してコンデンサを構成している。
【００４４】
図１に示すように、一対の端子電極３１および３２は、相互に絶縁されるように、素体１２の対向する短手側側面１２Ｃおよび１２Ｄにおいて、Ｙ方向に沿って幅Ｗ４で離間してある。この幅Ｗ４は、好ましくは０．３〜０．５mmである。
【００４５】
本実施形態に係る積層コンデンサ１０は、直方体である六面体形状とされる誘電体素体１２の四つの側面１２Ａ〜１２Ｄの全てに、端子電極３１，３２がそれぞれ配置される２端子構造の積層コンデンサになっている。
【００４６】
次に、本実施形態に係る積層コンデンサ１０の作用を説明する。
【００４７】
本実施形態に係る積層コンデンサ１０によれば、複数の誘電体層が積層されて直方体形状に形成される誘電体素体１２内に、それぞれ誘電体層間に挟まれる形で、二種類の内部導体層２１、２２が交互に配置されている。これら二種類の内部導体層２１、２２は、誘電体層の積層方向に投影して相互に重ならない位置関係で、それぞれ誘電体素体１２の三つの側面に跨がって引き出される構造となっている。また、二つの端子電極３１、３２が、それぞれ誘電体素体１２の三つの側面に跨がって誘電体素体１２の外側に配置されていて、二種類の内部導体層２１、２２の何れか一方に、これら二つの端子電極３１、３２がそれぞれ接続されている。
【００４８】
しかも本実施形態に係る積層コンデンサ１０では、第１内部導体層２１の第１リード部に対して第１隙間パターン４１が形成される。このため、第１リード部は、第１内部導体層２１の本体部分２１ａから誘電体素体１２における第１長手方向側面１２Ａと短手方向側面１２Ｃ，１２Ｄとが交差する二つの角部に引き出される一対の分岐リードパターン２１ｂを有することになる。このため、各第１内部導体層２１では、それぞれの分岐リードパターン２１ｂの角部から、それぞれ対角線の角部に向かう電流の流れが形成され、それらの流れが、第１内部導体層２１の本体部分２１ａで同一面内で交差することになる。
【００４９】
また同様に、各第２内部導体層２２では、それぞれの分岐リードパターン２２ｂの角部から、それぞれ対角線の角部に向かう電流の流れが形成され、それらの流れが、第２内部導体層２２の本体部分２２ａで同一面内で交差することになる。
【００５０】
その結果、電流が交差する個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ１０自体が持つ寄生インダクタンスを小さくでき、等価直列インダクタンスを低減する効果が生じる。
【００５１】
また、本実施形態では、第１端子電極３１と第２端子電極３２とが短手方向Ｙで相互に向かい合うために、端子間距離が短くなり、その点でも、低ＥＳＬ化を図ることができる。また、第１および第２長手方向側面１２Ａ，１２Ｂのそれぞれに沿って、第１端子電極３１および第２端子電極３２を形成するために、各リード部に隙間パターン４１，４２を形成したとしても、各リード部の分岐リードパターン２１ｂ，２２ｂと各端子電極３１，３２との接続長さを十分に確保することができる。
【００５２】
さらに、本実施形態では、二種類の第１および第２内部導体層２１，２２をそれぞれ誘電体素体１２内に複数配置することで、静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減される。
【００５３】
すなわち、本実施形態に係る積層コンデンサ１０によれば、積層コンデンサ１０の大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できるようになり、図２に示すデカップリングコンデンサなどとして好適に用いられることができる。
第２実施形態
【００５４】
次に、本発明の第２実施形態を、図５（Ａ）および図５（Ｂ）に基づき説明する。なお、第１実施形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
【００５５】
本実施形態では、第１実施形態における第１内部導体層２１を、図５（Ａ）に示す第１内部導体層１２１に代えた以外は、第１実施形態と同様にして積層コンデンサを構成してある。本実施形態では、第２内部導体層２２にのみ第２隙間パターン４２が形成してあり、第１内部導体層１２１には、第１隙間パターンが形成されていない。
【００５６】
本実施形態では、第１内部導体層１２１は、第１実施形態における第１内部導体層本体部分２１ａに対応する内部導体層本体部分１２１ａと、第１リード部における一対の分岐リードパターン２１ｂに対応する連続引出パターン１２１ｂとを有する。第１リード部の連続引出パターン１２１ｂは、第１端子電極３１の内面全体にわたり接続してある。
【００５７】
本実施形態に係る積層コンデンサにおいても、第１内部導体層１２１では、誘電体層１２ａを介して積層してある第２内部導体層２２における電流の流れに応じて、第１実施形態と同様な交差電流が流れることが期待できる。その結果、第１実施形態よりは多少劣るが、ほぼ同様な作用効果が期待できる。
第３実施形態
【００５８】
次に、本発明の第３実施形態を、図６（Ａ）および図６（Ｂ）に基づき説明する。なお、第１実施形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
【００５９】
本実施形態では、第１実施形態における第１内部導体層２１および第２内部導体層２２を、それぞれ図６（Ａ）に示す第１内部導体層２２１および図６（Ｂ）に示す第２内部導体層２２に代えた以外は、第１実施形態と同様にして積層コンデンサを構成してある。
【００６０】
本実施形態では、第１内部導体層２２１は、第１実施形態における第１内部導体層本体部分２１ａに対応する内部導体層本体部分２２１ａと、分岐リードパターン２１ｂに対応する分岐リードパターン２２１ｂと、第１隙間パターン４１に対応する第１隙間パターン２４１とを有する点で、第１内部導体層２１と同様である。ただし、この第１内部導体層２２１は、第１隙間パターン２４１の両側に、その他の小さな隙間パターン２４３が形成してある点で、第１実施形態の第１内部導体層２１とは異なる。
【００６１】
また、本実施形態では、第２内部導体層２２２は、第１実施形態における第２内部導体層本体部分２２ａに対応する内部導体層本体部分２２２ａと、分岐リードパターン２２ｂに対応する分岐リードパターン２２２ｂと、第２隙間パターン４２に対応する第２隙間パターン２４２とを有する点で、第１内部導体層２１と同様である。ただし、この第２内部導体層２２２は、第２隙間パターン２４２の両側に、その他の小さな隙間パターン２４３が形成してある点で、第１実施形態の第２内部導体層２２とは異なる。
【００６２】
本実施形態に係る積層コンデンサにおいても、内部導体層２２１、２２２では、第１実施形態と同様な交差電流が流れることが期待できる。その結果、第１実施形態よりは多少劣るが、ほぼ同様な作用効果が期待できる。
第４実施形態
【００６３】
次に、本発明の第４実施形態を、図７（Ａ）〜図７（Ｄ）に基づき説明する。なお、第１実施形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
【００６４】
本実施形態では、第１実施形態における第２内部導体層２２を、図７（Ｂ）および図７（Ｄ）に示す第２内部導体層３２２および図７（Ｄ）に示す第２内部導体層３２３の２種類に代えた以外は、第１実施形態と同様にして積層コンデンサを構成してある。
【００６５】
本実施形態では、図７（Ａ）に示す第１実施形態と同じ第１内部導体層２１の下に、誘電体層１２ａを介して図７（Ｂ）に示す第２内部導体層３２２を積層し、第２内部導体層３２２の下に、誘電体層１２ａを介して図７（Ｃ）に示す第１実施形態と同じ第１内部導体層２１を積層する。そして、その第１内部導体層２１の下に、誘電体層１２ａを介して図７（Ｄ）に示す第２内部導体層３２３を積層する。その下は、上述した図７（Ａ）〜図７（Ｄ）に示す導体層２１，３２２，２１，３２３の積層の繰り返しとなる。
【００６６】
本実施形態では、一方の第２内部導体層３２２は、第１実施形態における第２内部導体層本体部分２２ａに対応する内部導体層本体部分３２２ａと、分岐リードパターン２２ｂに対応する単一のリードパターン３２２ｂとを有する。単一のリードパターン３２２ｂは、第２長手方向側面１２Ｂと短手方向側面１２Ｃとが交差する角部に位置する第２端子電極３２にのみ接続してある。
【００６７】
単一のリードパターン３２２ｂのみを形成するために、内部導体層本体部分３２２ａの周囲には、リードパターン３２２ｂ以外の部分で連続している絶縁隙間パターン３４４を形成している。
【００６８】
また他方の第２内部導体層３２３は、第１実施形態における第２内部導体層本体部分２２ａに対応する内部導体層本体部分３２３ａと、分岐リードパターン２２ｂに対応する単一のリードパターン３２３ｂとを有する。単一のリードパターン３２３ｂは、第２長手方向側面１２Ｂと短手方向側面１２Ｄとが交差する角部に位置する第２端子電極３２にのみ接続してある。
【００６９】
単一のリードパターン３２３ｂのみを形成するために、内部導体層本体部分３２３ａの周囲には、リードパターン３２３ｂ以外の部分で連続している絶縁隙間パターン３４５を形成している。
【００７０】
本実施形態に係る積層コンデンサにおいては、第１内部導体層３２１では、第１実施形態と同様な交差電流が流れることが期待できる。また、２種類の第２内部導体層３２２および３２３では、それぞれ単一のリードパターン３２２ｂまたは３２３ｂを通る対角線上の電流の流れが実現される。２種類の第２内部導体層３２２および３２３相互間では、電流の流れが交差する。
【００７１】
したがって、第１実施形態と比較すれば、第２内部導体層３２２または３２３の各同一面内では、交差する電流が形成されないが、第１内部導体層３２１では、第１実施形態と同様な交差電流が流れることが期待できる。その結果、第１実施形態よりは多少劣るが、ほぼ同様な作用効果が期待できる。
【００７２】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００７３】
たとえば、本発明に係る積層コンデンサでは、内部導体層の積層数は、特に限定されず、数十あるいは数百としても良い。また、本発明では、第１隙間パターンおよび第２隙間パターンは、必ずしも長手方向に沿って連続せず、断続的に形成しても良い。
実施例
【００７４】
次に、本発明をさらに具体的な実施例に基づき説明するが、本発明は、この実施例に限定されない。この実施例では、ネットワークアナライザを使用して、Ｓパラメータからインピーダンスへ換算し、以下の各コンデンサ試料のＥＳＬをそれぞれ求めた。
【００７５】
まず、各コンデンサ試料の内容を説明する。図１〜図４に示す実施形態に係る２端子型積層コンデンサをサンプルEx1とし、第１隙間パターン４１および第２隙間パターン４２を有さない以外は、サンプルEx1と同様にして製造されたコンデンサをサンプルCex1とし、ＥＳＬをそれぞれ求めた。
【００７６】
そして、この結果として、各サンプルのインピーダンス特性を測定した。その結果を図８に示す。図８のグラフに示すように、高周波側では、サンプルEx1の方がサンプルCex1よりもインピーダンスの値は小さくなることが確認された。また、ＥＳＬを求めたところ、サンプルEx1ではＥＳＬが１１９ｐＨであり、サンプルCex1では、ＥＳＬが１４０ｐＨであった。つまり、本発明の実施形態によるサンプルEx1において、ＥＳＬが大幅に低減されることが確認された。
【００７７】
なお、このＥＳＬは、２πｆｏ＝１／√（ＥＳＬ・Ｃ）の式より求められるものであり、ｆｏは自己共振周波数で、Ｃは静電容量である。
【００７８】
ここで用いた各試料の寸法としては、図４に示す寸法において、Ｌ０＝１．６ｍｍで、Ｌ１が０．８mmであり、Ｗ０が０．８mmであり、Ｗ１が０．２５mmであり、Ｗ２＝Ｗ３が０．１５mmであった。内部導体層の積層数は、合計で２５層であり、静電容量は、０．１μＦであった。
【図面の簡単な説明】
【００７９】
【図１】図１は本発明の一実施形態に係る積層コンデンサの斜視図である。
【図２】図２は積層セラミックコンデンサが組み込まれる回路図である。
【図３】図３は図１に示す積層コンデンサの分解斜視図である。
【図４】図４（Ａ）および図４（Ｂ）はそれぞれ図３に示す第１内部導体層および第２内部導体層の平面図である。
【図５】図５（Ａ）および図５（Ｂ）はそれぞれ本発明の他の実施形態に係る積層コンデンサにおける第１内部導体層および第２内部導体層の平面図である。
【図６】図６（Ａ）および図６（Ｂ）はそれぞれ本発明のさらに他の実施形態に係る積層コンデンサにおける第１内部導体層および第２内部導体層の平面図である。
【図７】図７（Ａ）〜図７（Ｄ）はそれぞれ本発明のさらに他の実施形態に係る積層コンデンサにおける第１〜第４内部導体層の平面図である。
【図８】図８は本発明の実施例および比較例に係るインピーダンス特性を表すグラフである。
【符号の説明】
【００８０】
１０…  積層コンデンサ
１２…  誘電体素体
１２ａ…  誘電体層
１２Ａ…  第１長手方向側面
１２Ｂ…  第２長手方向側面
１２Ｃ，１２Ｄ…  短手方向側面
２１，１２１，２２１…  第１内部導体層
２１ａ，１２１ａ，２２１ａ…  内部導体層本体部分
２１ｂ，１２１ｂ…  分岐リードパターン
２２１ｂ…  連続引出パターン
２２，２２２，３２２，３２３…  第２内部導体層
２２ａ，２２２ａ，３２２ａ，３２３ａ…  内部導体層本体部分
２２ｂ，２２２ｂ…  分岐リードパターン
３２２ｂ，３２３ｂ…  リードパターン
３１…  第１端子電極
３２…  第２端子電極
４１…  第１隙間パターン
４２…  第２隙間パターン
４３，４４…  絶縁隙間パターン
【図１】
2008084894.tif 000003
【図２】
2008084894.tif 000004
【図３】
2008084894.tif 000005
【図４】
2008084894.tif 000006
【図５】
2008084894.tif 000007
【図６】
2008084894.tif 000008
【図７】
2008084894.tif 000009
【図８】
2008084894.tif 000010