(57)【要約】【課題】昇圧停止状態から昇圧動作を開始するときＭＯＳトランジスタが入力端子側からのラッシュ電流により破壊されることを未然に抑制する。【解決手段】昇圧動作時は第３ＭＯＳトランジスタ（Ｍ３）をオフ、第４ＭＯＳトランジスタ（Ｍ４）をオンにして、第２ＭＯＳトランジスタ（Ｍ２）の寄生ダイオードによる出力端子（Ｖｏｕｔ）側から入力端子（Ｖｉｎ）側への電流リークを抑制する。昇圧停止状態において第３ＭＯＳトランジスタをオン、第４ＭＯＳトランジスタをオフにして、第２ＭＯＳトランジスタの寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制する。昇圧停止状態から昇圧動作を開始するときは第２ＭＯＳトランジスタの基板バイアス状態を切換える前に第２ＭＯＳトランジスタの出力端子側の電極を充電し、第２ＭＯＳトランジスタの寄生ダイオードを介して入力端子側から出力端子に向けてラッシュ電流が流れるのを防止する。【選択図】図１
2008079360.tif 000002
【特許請求の範囲】
【請求項１】
インダクタが接続される入力端子から入力される電流を異なる方向に流す第１ＭＯＳトランジスタと第２ＭＯＳトランジスタとを相補的にスイッチ動作させることにより前記第２ＭＯＳトランジスタに接続する出力端子に昇圧電圧を形成する昇圧動作が可能な昇圧コンバータであって、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記入力端子側の電極との間に接続された第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記出力端子側の電極との間に接続された第４ＭＯＳトランジスタと、
前記昇圧動作において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタが共にオフ状態にされる昇圧停止状態において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、昇圧停止状態から昇圧動作を開始するときはその前に前記第２ＭＯＳトランジスタの前記出力端子側電極を充電する制御回路と、を有し、前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタはｐチャンネル型である昇圧コンバータ。
【請求項２】
インダクタが接続される入力端子から入力される電流を異なる方向に流す第１ＭＯＳトランジスタと第２ＭＯＳトランジスタとを相補的にスイッチ動作させることにより前記第２ＭＯＳトランジスタに接続する出力端子に昇圧電圧を形成する昇圧動作が可能な昇圧コンバータであって、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記入力端子側の電極との間に接続された第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記出力端子側の電極との間に接続された第４ＭＯＳトランジスタと、
前記昇圧動作において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタが共にオフ状態にされる昇圧停止状態において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、昇圧停止状態から昇圧動作を開始するときはその前に前記第２ＭＯＳトランジスタの前記出力端子側の電極を充電する制御回路と、を有し、前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタはｎチャンネル型である昇圧コンバータ。
【請求項３】
前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタは基板が共通接続されている、請求項１又は２記載の半導体集積回路。
【請求項４】
前記制御回路による前記充電のレベルは前記入力端子の電圧レベルである、請求項３記載の昇圧コンバータ。
【請求項５】
前記入力端子と出力端子を外部端子として持つ半導体集積回路によって構成された、請求項１又は２記載の昇圧コンバータ。
【請求項６】
請求項１又は２記載の昇圧コンバータを第１昇圧コンバータとして複数個備え、別の第２昇圧コンバータを１個備え、前記複数の第１昇圧コンバータは前記第２昇圧コンバータの出力電圧を動作電源とし、前記第２昇圧コンバータは自己の出力電圧を動作電源とし、
前記第２昇圧コンバータは、インダクタが接続される入力端子から入力される電流を異なる方向に流す第１ＭＯＳトランジスタと第２ＭＯＳトランジスタとを相補的にスイッチ動作させることにより前記第２ＭＯＳトランジスタに接続する出力端子に昇圧電圧を形成する昇圧動作が可能であって、第２ＭＯＳトランジスタは昇圧動作時のソースが基板に接続され、昇圧停止状態において前記第１ＭＯＳトランジスタをオフ状態とし第２ＭＯＳトランジスタをオン状態にする、半導体集積回路。
【請求項７】
前記入力端子と出力端子を外部端子として持つ、請求項６記載の半導体集積回路。
【請求項８】
インダクタを介して電力が供給される入力端子と、
電力出力用の出力端子と、
前記入力端子に一端が結合され他端が回路のグランドに接続される第１ＭＯＳトランジスタと、
前記入力端子に一端が結合され他端が前記出力端子に接続されたｐチャンネル型の第２ＭＯＳトランジスタと、
前記出力端子の電圧に基づいて前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタを相補的にスイッチ制御して出力端子に所定の電圧を生成する昇圧動作と、前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタをオフ状態にする昇圧停止とを制御する昇圧制御回路と、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記入力端子側の電極との間に接続されたｐチャンネル型の第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記出力端子側の電極との間に接続されたｐチャンネル型の第４ＭＯＳトランジスタと、
前記昇圧動作において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、前記昇圧停止において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、前記昇圧停止から昇圧動作を開始するとき前記第２ＭＯＳトランジスタの前記出力端子側の電極を充電してから前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態を切換えて前記昇圧動作を開始させる基板バイアススイッチ制御回路と、を有する昇圧コンバータを備えた半導体集積回路。
【請求項９】
インダクタを介して電力が供給される入力端子と、
電力出力用の出力端子と、
前記入力端子に一端が結合され他端が回路のグランドに接続される第１ＭＯＳトランジスタと、
前記入力端子に一端が結合され他端が前記出力端子に接続されたｎチャンネル型の第２ＭＯＳトランジスタと、
前記出力端子の電圧に基づいて前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタを相補的にスイッチ制御して出力端子に所定の電圧を生成する昇圧動作と、前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタをオフ状態にする昇圧停止とを制御する昇圧制御回路と、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記入力端子側の電極との間に接続されたｐチャンネル型の第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記出力端子側の電極との間に接続されたｐチャンネル型の第４ＭＯＳトランジスタと、
前記昇圧動作において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、前記昇圧停止において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、前記昇圧停止から昇圧動作を開始するとき前記第２ＭＯＳトランジスタの前記出力端子側の電極を充電してから前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態を切換えて前記昇圧動作を開始させる基板バイアススイッチ制御回路と、を有する昇圧コンバータを備えた半導体集積回路。
【請求項１０】
前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタは基板が共通接続されている、請求項８又は９記載の半導体集積回路。
【請求項１１】
前記基板バイアススイッチ制御回路は、前記昇圧停止から昇圧動作を開始する外部からの指示に応答して出力端子を充電する充電回路と、前記出力端子の電圧が前記入力端子の電圧に一致することを検出して充電動作を停止させて前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態の切換えと昇圧動作の開始を指示する検出回路とを有する、請求項１０記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧スイッチングレギュレータもしくは昇圧チョッパー回路としての昇圧コンバータに関し、例えばＤＣ−ＤＣ昇圧コンバータを備えた半導体集積回路に適用して有効な技術に関する。
【背景技術】
【０００２】
昇圧チョッパー回路としての昇圧コンバータは、インダクタから第１ＭＯＳトランジスタに電流を流すことによってインダクタにエネルギを蓄積し、エネルギを蓄積したインダクタから第２ＭＯＳトランジスタに電流をして平滑容量を充電する動作を繰り返すことによって、平滑容量に接続する出力端子に昇圧電圧を得る。昇圧コンバータはその性質上、第１及び第２ＭＯＳトランジスタを相補的にスイッチ制御する昇圧動作時にはインダクタに接続して電流を受ける入力端子電圧は出力端子電圧よりも低い。それに対して、第１及び第２ＭＯＳトランジスタがオフ状態にされる昇圧停止状態では前記入力端子電圧は出力端子電圧よりも高くされる。すなわち、昇圧動作時と昇圧停止時では第２ＭＯＳトランジスタのソース・ドレインが逆転する。特許文献１、２，３には昇圧動作時と昇圧停止時で第２ＭＯＳトランジスタのバックゲート（基板）の接続先をスイッチで入力端子側又は出力端子側にそれぞれ切換え制御する技術が記載される。これにより、昇圧動作時は第２ＭＯＳトランジスタの寄生ダイオードによる出力端子側から入力端子側への電流リークを抑制し、昇圧停止時には第２ＭＯＳトランジスタの寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制するとしている。
【０００３】
【特許文献１】特開平８−２５１９１３号公報
【特許文献２】特開２００５−２５３２５４号公報
【特許文献３】特開２００５−２９５６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、昇圧停止状態から昇圧動作を開始するとき、第２ＭＯＳトランジスタの基板バイアス状態も一緒に切り換えてしまうと、その瞬間、第２ＭＯＳトランジスタに形成される寄生トランジスタを介して入力端子側から出力端子に向けてラッシュ電流が流れ、第２ＭＯＳトランジスタが破壊される虞のあることが明らかになった。
【０００５】
本発明の目的は、昇圧停止状態から昇圧動作を開始するときＭＯＳトランジスタが入力端子側からのラッシュ電流により破壊されることを未然に抑制することができる昇圧コンバータ、更にはそのような昇圧コンバータを備えた半導体集積回路を提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
〔１〕本発明に係る昇圧コンバータ（ＢＳＴ）は、インダクタ（Ｌ）が接続される入力端子（Ｖｉｎから入力される電流を異なる方向に流す第１ＭＯＳトランジスタ（Ｍ１）と第２ＭＯＳトランジスタ（Ｍ２）とを相補的にスイッチ動作させることにより前記第２ＭＯＳトランジスタに接続する出力端子（Ｖｏｕｔ）に昇圧電圧を形成する昇圧動作が可能である。この昇圧コンバータは、前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記入力端子側の電極との間に接続された第３ＭＯＳトランジスタ（Ｍ３）と、前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記出力端子側の電極との間に接続された第４ＭＯＳトランジスタ（Ｍ４）と、制御回路（ＢＧＣＮＴ，ＢＳＴＣＮＴ）とを有する。前記制御回路は、前記昇圧動作において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタが共にオフ状態にされる昇圧停止状態において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、昇圧停止状態から昇圧動作を開始するときはその前に前記第２ＭＯＳトランジスタの前記出力端子側の電極を充電する。前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタはｐチャンネル型である。
【０００９】
上記より、昇圧コンバータにおいて、昇圧動作時は前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とすることにより、第２ＭＯＳトランジスタの寄生ダイオードによる出力端子側から入力端子側への電流リークを抑制する。昇圧停止状態において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とすることにより、第２ＭＯＳトランジスタの寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制する。昇圧停止状態から昇圧動作を開始するときは第２ＭＯＳトランジスタの基板バイアス状態を切換える前に前記前記第２ＭＯＳトランジスタの前記出力端子側の電極を充電するから、第２ＭＯＳトランジスタに形成される寄生ダイオードを介して入力端子側から出力端子に向けてラッシュ電流が流れず、そのようなラッシュ電流によって第２ＭＯＳトランジスタが破壊される虞を未然に防止することができる。
【００１０】
前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタをｎチャンネル型で構成する場合には基板バイアスの極性は上記とは逆なる。即ち、昇圧動作時は前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とすることにより、第２ＭＯＳトランジスタの寄生ダイオードによる出力端子側から入力端子側への電流リークを抑制する。昇圧停止状態において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とすることにより、第２ＭＯＳトランジスタの寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制する。昇圧停止状態から昇圧動作を開始するときは上記と同じく第２ＭＯＳトランジスタの基板バイアス状態を切換える前に前記第２ＭＯＳトランジスタの前記出力端子側の電極を充電するから、第２ＭＯＳトランジスタに形成される寄生トランジスタを介して入力端子側から出力端子に向けてラッシュ電流が流れず、そのようなラッシュ電流によって第２ＭＯＳトランジスタが破壊される虞を未然に防止することができる。
【００１１】
本発明の一つの具体的な形態として、前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタの基板が共通接続される。第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタを介する入出力端子間のリークも完全に抑制される。
【００１２】
本発明の更に具体的な形態として、前記制御回路による前記充電のレベルは例えば前記入力端子の電圧レベルである。また、昇圧コンバータは前記入力端子と出力端子を外部端子として持つ半導体集積回路によって構成されてよい。
【００１３】
〔２〕本発明の別の観点による半導体集積回路は、上記昇圧コンバータを第１昇圧コンバータ（ＢＳＴ＿１〜ＢＳＴ＿７）として複数個備え、別の第２昇圧コンバータ（ＢＳＴ＿０）を１個備え、前記複数の第１昇圧コンバータは前記第２昇圧コンバータの出力電圧を動作電源とし、前記第２昇圧コンバータは自己の出力電圧を動作電源とする。前記第２昇圧コンバータは、インダクタが接続される入力端子から入力される電流を異なる方向に流す第１ＭＯＳトランジスタと第２ＭＯＳトランジスタとを相補的にスイッチ動作させることにより前記第２ＭＯＳトランジスタに接続する出力端子に昇圧電圧を形成する昇圧動作が可能であって、第２ＭＯＳトランジスタは昇圧動作時のソースが基板に接続され、昇圧停止状態において前記第１ＭＯＳトランジスタをオフ状態とし第２ＭＯＳトランジスタをオン状態にする。第１昇圧コンバータにおける昇圧停止から昇圧動作を起動するときの充電動作及び基板バイアススイッチ制御動作のための電源を確保することができる。前記入力端子と出力端子は例えば半導体集積回路の外部端子とされる。
【００１４】
〔３〕本発明の更に別の観点による半導体集積回路は昇圧コンバータを備える。昇圧コンバータは、インダクタを介して電力が供給される入力端子と、電力出力用の出力端子と、前記入力端子に一端が結合され他端が回路のグランドに接続される第１ＭＯＳトランジスタと、前記入力端子に一端が結合され他端が前記出力端子に接続されたｐチャンネル型の第２ＭＯＳトランジスタと、前記出力端子の電圧に基づいて前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタを相補的にスイッチ制御して出力端子に所定の電圧を生成する昇圧動作と、前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタをオフ状態にする昇圧停止とを制御する昇圧制御回路と、とを備える。更に、前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記入力端子側の電極との間に接続されたｐチャンネル型の第３ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの基板と前記第２ＭＯＳトランジスタの前記出力端子側の電極との間に接続されたｐチャンネル型の第４ＭＯＳトランジスタと、基板バイアススイッチ制御回路とを有する。前記基板バイアススイッチ制御回路は、前記昇圧動作において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、前記昇圧停止において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、前記昇圧停止から昇圧動作を開始するとき前記第２ＭＯＳトランジスタの前記出力端子側電極を充電してから前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態を切換えて前記昇圧動作を開始させる。
【００１５】
この半導体集積回路においても昇圧停止状態から昇圧動作を開始するときは第２ＭＯＳトランジスタの基板バイアス状態を切換える前に前記第2ＭＯＳトランジスタの出力端子側の電極を充電するから、第２ＭＯＳトランジスタに形成される寄生トランジスタを介して入力端子側から出力端子に向けてラッシュ電流が流れず、そのようなラッシュ電流によって第２ＭＯＳトランジスタが破壊される虞を未然に防止することができる。
【００１６】
上記同様に前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタの導電型をｎチャンネル型として昇圧コンバータを構成することも可能である。このとき、基板バイアススイッチ制御回路は、前記昇圧動作において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とし、前記昇圧停止において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とし、前記昇圧停止から昇圧動作を開始するとき前記第２ＭＯＳトランジスタの前記出力端子側電極を充電してから前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態を切換えて前記昇圧動作を開始させる。
【００１７】
本発明の一つの具体的な形態として、前記第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタは基板が共通接続されている。
【００１８】
本発明の更に具体的な形態として、前記基板バイアススイッチ制御回路は、前記昇圧停止から昇圧動作を開始する外部からの指示に応答して出力端子を充電する充電回路と、前記出力端子の電圧が前記入力端子の電圧に一致することを検出して充電動作を停止させて前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態の切換えと昇圧動作の開始を指示する検出回路とを有する。
【発明の効果】
【００１９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２０】
すなわち、昇圧コンバータの昇圧停止状態から昇圧動作を開始するときラッシュ電流によりＭＯＳトランジスタが破壊されることを未然に防止することができる。
【発明を実施するための最良の形態】
【００２１】
図１には本発明に係る昇圧コンバータＢＳＴの一例が示される。昇圧コンバータＢＳＴは、インダクタＬを介して入力端子Ｖｉｎに電力が供給され、出力端子Ｖｏｕｔに昇圧電圧を得る。入力端子Ｖｉｎに供給される電力は例えばバッテリ電源ＢＡＴから与えられる。昇圧を行う基本構成はスイッチングレギュレータの構成とされる。即ち、前記入力端子Ｖｉｎに一端が結合され他端が回路のグランドＧＮＤに接続されるｐチャンネル型の第１ＭＯＳトランジスタＭ１と、前記入力端子Ｖｉｎに一端が結合され他端が前記出力端子Ｖｏｕｔに接続されたｐチャンネル型の第２ＭＯＳトランジスタとを備え、第１ＭＯＳトランジスタＭ１と第２ＭＯＳトランジスタＭ２は昇圧制御回路ＢＳＴＣＮＴによってスイッチ制御される。
【００２２】
昇圧制御回路ＢＳＴＣＮＴは昇圧動作において第１ＭＯＳトランジスタＭ１と第２ＭＯＳトランジスタＭ２を相補的にスイッチ制御する。第１ＭＯＳトランジスタＭ１がオン状態にされるとグランド端子ＧＮＤに向かってインダクタＬに電流が流れ、インダクタＬにエネルギーが蓄積される。第２ＭＯＳトランジスタＭ２がオン状態にされると、インダクタＬに蓄積されたエネルギーによってインダクタＬから出力端子Ｖｏｕｔに向かって電流が流れ、出力端子Ｖｏｕｔに接続された平滑容量Ｃ１を充電する。出力端子Ｖｏｕｔの電圧は抵抗Ｒ１，Ｒ２による分圧回路で分圧され、その分圧電圧は検出端子ＶＦＢに入力される。昇圧制御回路３は検出端子ＶＦＢからのフィードバック電圧をエラーアンプＥＲＡＭＰの半転入力端子（−）に受け、その非反転入力端子（＋）の基準電圧Ｖｒｅｆに対して反転増幅を行う。エラーアンプＥＲＡＭＰの出力はコンパレータＣＯＭＰ１の非反転入力端子に接続され、前記コンパレータＣＯＭＰ１は発振回路ＷＡＶＧからその非反転入力端子（＋）に供給される三角波信号（chopping wave）の電圧値がエラーアンプＥＲＡＭＰの出力電圧値を越えた状態においてハイレベル、エラーアンプＥＲＡＭＰの出力電圧値よりも低い状態においてローレベルを出力する。したがって、出力端子Ｖｏｕｔの電圧が高くなるほどコンパレータＣＯＭＰ１から出力される信号ＤＴＹのオン・デューティは小さくされる。コンパレータＣＯＭＰ１の出力信号ＤＴＹはドライバＤＲＶ１に供給され、ドライバＤＲＶ１は、信号ＤＴＹのハイ期間にＭＯＳトランジスタＭ１をオン、ＭＯＳトランジスタＭ２をオフに駆動し、信号ＤＴＹのロー期間にＭＯＳトランジスタＭ１をオフ、ＭＯＳトランジスタＭ２をオンに駆動する。このようにして、昇圧制御回路ＢＳＴＣＮＴはＭＯＳトランジスタＭ１，Ｍ２のオン・デューティを制御することによって出力端子Ｖｏｕｔに一定の昇圧電圧を形成する昇圧動作を制御する。昇圧制御回路ＢＳＴＣＮＴはＭＯＳトランジスタＭ１，Ｍ２をオフ状態に制御することによって昇圧停止する。
【００２３】
前記昇圧動作において出力端子Ｖｏｕｔは入力端子Ｖｉｎの電圧よりも高くされる。昇圧停止ではそれとは逆に、入力端子Ｖｉｎの電圧に比べて出力端子Ｖｏｕｔの電圧が低くなる。即ち、ＭＯＳトランジスタＭ２のソースとドレインは昇圧動作時と昇圧停止時で入れ代わる。これに応じてＭＯＳトランジスタの基板とソースとの接続を切換え可能にするために、前記ＭＯＳトランジスタＱ２の基板（バックゲート）とＭＯＳトランジスタＱ２の入力端子Ｖｉｎ側の電極との間に接続されたｐチャンネル型の第３ＭＯＳトランジスタＭ３と、前記第２ＭＯＳトランジスタＭ２のバックゲートとＭＯＳトランジスタＱ２の出力端子Ｖｏｕｔ側の電極との間に接続されたｐチャンネル型の第４ＭＯＳトランジスタＭ４とが配置される。第３ＭＯＳトランジスタＭ３及び第４ＭＯＳトランジスＭ４をスイッチ制御する基板バイアススイッチ制御回路ＢＧＣＮＴは、前記昇圧動作において前記第３ＭＯＳトランジスタをオフ状態とし前記第４ＭＯＳトランジスタをオン状とする。前記昇圧停止において前記第３ＭＯＳトランジスタをオン状態とし前記第４ＭＯＳトランジスタをオフ状とする。前記昇圧停止から昇圧動作を開始するとき前記第２ＭＯＳトランジスタの前記出力端子側電極を充電してから前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのスイッチ状態を切換えて前記昇圧動作を開始させる。昇圧動作時は前記ＭＯＳトランジスタＭ３をオフ状態とし前記ＭＯＳトランジスタＭ４をオン状とすることにより、ＭＯＳトランジスタＭ２の寄生ダイオードによる出力端子Ｖｏｕｔ側から入力端子Ｖｉｎ側への電流リークが抑制される。昇圧停止状態において前記ＭＯＳトランジスタＭ３をオン状態とし前記ＭＯＳトランジスタＭ４をオフ状とすることにより、ＭＯＳトランジスタＭ２の寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制することができる。昇圧停止状態から昇圧動作を開始するときはＭＯＳトランジスタＭ２の基板バイアス状態を切換える前に前記ＭＯＳトランジスタＭ２の前記出力端子Ｖｏｕｔ側の電極を充電するから、基板バイアス状態を切換えたとき、ＭＯＳトランジスタＭ２に形成される寄生ダイオードを介して入力端子Ｖｉｎ側から出力端子Ｖｏｕｔに向けてラッシュ電流が流れず、そのようなラッシュ電流によってＭＯＳトランジスタＭ２が破壊される虞を未然に防止することができる。
【００２４】
基板バイアススイッチ制御回路ＢＧＣＮＴの具体的な論理構成について説明する。Ｐ＿ＯＮは外部から供給される昇圧イネーブル信号であり、ハイレベルによって昇圧動作を指示し、ローレベルによって昇圧停止を指示する。ＤＲＶ２はＭＯＳトランジスタＭ３，Ｍ４を相補スイッチ動作させるドライバである。ドライバＤＲＶ２は、フリップフロップＦＦ１のセット状態によるハイレベルの出力Ｑに応答して昇圧動作を行うためにＭＯＳトランジスタＭ３をオフ、ＭＯＳトランジスタＭ４をオン状態に駆動し、フリップフロップＦＦ１のリセット状態によるローレベルの出力Ｑに応答して昇圧停止を行うためにＭＯＳトランジスタＭ３をオン、ＭＯＳトランジスタＭ４をオフ状態に駆動する。ｐチャンネル型のＭＯＳトランジスタＭ５，Ｍ６，Ｍ７と定電流源ＣＣＳは充電回路を構成する。ＭＯＳトランジスタＭ６とカレントミラー回路を構成するＭＯＳトランジスタＭ５は、ＭＯＳトランジスタＭ６を介して入力端子Ｖｉｎから定電流源ＣＣＳに流れる電流に応じたミラー電流を入力端子Ｖｉｎから出力端子Ｖｏｕｔに流すことによってＭＯＳトランジスタＭ２の出力端子Ｖｏｕｔ側の電極を充電する。ＭＯＳトランジスタＭ５，Ｍ６のコモンゲートはＭＯＳトランジスタＭ７を介して当該ＭＯＳトランジスタＭ５，Ｍ６のバックゲートに接続され、それらＭＯＳトランジスタＭ５，Ｍ６，Ｍ７のバックゲートはＭＯＳトランジスタＭ２のバックゲートに接続される。ＭＯＳトランジスタＭ７のオン状態においてＭＯＳトランジスタＭ５，Ｍ６はゲートとバックゲートの電位が等しくされる結果オフ状態にされる。ＭＯＳトランジスタＭ５，Ｍ６はＭＯＳトランジスタＭ７のオフ状態においてカレントミラー動作を行う。コンパレータＣＯＭＰ２はハイレベルの昇圧イネーブル信号Ｐ＿ＯＮによって活性化され、活性状態においてＭＯＳトランジスタＭ５による充電電圧と入力端子Ｖｉｎの電圧とを比較する。コンパレータＣＯＭＰ２の比較出力はフリップフロップＦＦ１のセット端子Ｓに接続される。フリップフロップＦＦ１のリセット端子Ｒは昇圧イネーブル信号Ｐ＿ＯＮの反転信号が供給される。ＭＯＳトランジスタＭ７のゲートはフリップフロップＦＦ１の出力端子Ｑの反転信号及びイネーブル信号Ｐ＿ＯＮを２入力とするアンドゲートＡＮＤ１による論理積信号でスイッチ制御される。アンドゲートＡＮＤ２はフリップフロップＦＦ１の出力信号Ｑと昇圧イネーブル信号Ｐ＿ＯＮを入力し、ハイレベルの論理積信号によってドライバＤＲＶ１、コンパレータＣＯＭＰ１及びエラーアンプＥＲＡＭＰを活性化し、ローレベルの論理積信号によってそれらを非活性にする。
【００２５】
次に昇圧制御回路ＢＳＴＣＮＴと基板バイアススイッチ制御回路ＢＧＣＮＴの制御動作を図２を参照しながら説明する。昇圧イネーブル信号Ｐ＿ＯＮがローレベル（昇圧ディスエーブル）のとき、昇圧制御回路ＢＳＴＣＮＴはＭＯＳトランジスタＭ１，Ｍ２をオフ状態にして昇圧停止としている。基板バイアススイッチ制御回路ＢＧＣＮＴにおいてはフリップフロップＦＦ１がリセット状態にされ、ＭＯＳトランジスタＭ３がオン、ＭＯＳトランジスタＭ４がオフにされ、ＭＯＳトランジスタＭ２のバックゲートにはそのソース電位（入力端子Ｖｉｎの電圧）が与えられ、入力端子Ｖｉｎから当該バックゲートへの基板リークが抑制される。このとき、ＭＯＳトランジスタＭ７はオンにされ、カレントミラー回路を構成するＭＯＳトランジスタＭ５，Ｍ６はカットオフ状態にされ、出力端子Ｖｏｕｔに対する充電動作は行われない。昇圧イネーブル信号Ｐ＿ＯＮがハイレベル（昇圧イネーブル）にされると（時刻ｔ０）、アンドゲートＡＮＤ１の出力がハイレベルに反転され、これによりＭＯＳトランジスタＭ５がオフにされ、その結果カレントミラー回路を構成するＭＯＳトランジスタＭ５を介してＭＯＳトランジスタＭ２の出力端子Ｖｏｕｔ側のノードに入力端子Ｖｉｎから電流が供給されて充電開始される。充電電圧が入力端子Ｖｉｎのレベルに一致すると（時刻ｔ１）、これを検出するコンパレータＣＯＭＰ２がフリップフロップＦＦ１をセットする。これにより、ＭＯＳトランジスタＭ７がターンオンされて充電動作が停止され、ＭＯＳトランジスタＭ３がオフ且つＭ４がオンにされてＭＯＳトランジスタＭ２のンバックゲートの接続が出力端子Ｖｏｕｔ側に切換えられ、昇圧制御回路ＢＳＴＣＮＴの制御動作が開始される。ＭＯＳトランジスタＭ２のバックゲートが出力端子Ｖｏｕｔ側に接続されたとき出力端子Ｖｏｕｔ側のノードはすでに入力端子Ｖｉｎの入力電圧レベルに充電されているからＭＯＳトランジスタＭ２にはラッシュ電流は流れない。昇圧制御回路ＢＳＴＣＮＴの制御動作が開始されてエラーアンプＥＲＡＭＰの出力が上昇すると（時刻ｔ２）、コンパレータＣＯＭＰ１の出力に基づいてＭＯＳトランジスタＭ１，Ｍ２の相補スイッチ動作が開始されて、それによって出力端子Ｖｏｕｔの電圧が昇圧開始される。図２には示していないが、昇圧イネーブル信号Ｐ＿ＯＮがローレベル（昇圧ディスエーブル）にされると、昇圧制御回路ＢＳＴＣＮＴは昇圧動作を停止し、また、フリップフロップＦＦ１はリセットされ、ＭＯＳトランジスタＭ３がオン、Ｍ４がオフにされてＮＭＯＳトランジスタＭ２のバックゲートの接続先が切換えられる。このとき、ＭＯＳトランジスタＭ７は依然としてオン状態を維持する。
【００２６】
図３には昇圧コンバータの別の例が示される。図１とは昇圧制御回路ＢＳＴＣＮＴの構成が相違される。即ち、コンパレータＣＯＭＰ１の出力をフリップフロップＦＦ２のリセット端子Ｒで受け、当該フリップフロップＦＦ２のセット端子Ｓにはクロックパルス信号が供給され、フリップフロップＦＦ２の出力端子Ｑの出力によってドライバＤＲＶ１が駆動される。フリップフロップＦＦ２の出力端子ＱのハイレベルによってＭＯＳトランジスタＭ１がオン、Ｍ２がオフにされ、出力端子ＱのローレベルによってＭＯＳトランジスタＭ１がオフ、Ｍ２がオンにされる。更にフリップフロップＦＦ２の出力端子ＱはインバータＩＮＶ１、抵抗Ｒ４及び抵抗Ｒ３の直列回路を介してインダクタＬの一端に結合され、抵抗Ｒ４とＲ３の結合ノードＮ１は容量素子Ｃ４を介して出力端子Ｖｏｕｔに結合される。この昇圧制御回路ＢＳＴＣＮＴによればＭＯＳトランジスタＭ１のオン期間において抵抗Ｒ３，Ｒ４を介してインバータＩＮＶ１に電流が引き込まれ、インダクタＬの電流増加にしたがって抵抗Ｒ３とＲ４の結合ノードＮ１の電位が上昇して容量素子Ｃ４を充電する。一方、ＭＯＳトランジスタＭ１のオフ期間においてインダクタＬから出力端子に向かって電流が流れるとき、前記容量素子Ｃ４は抵抗Ｒ３を介して放電され、前記ノードＮ１の電位が降下する。このようにノードＮ１の電圧は昇圧動作においてインダクタＬに流れる電流波形に対応される。これにより、フリップフロップＦＦ２のセット端子Ｓに供給されるクロックパルス信号の立ち上がりに同期してＭＯＳトランジスタＭ１がオン、Ｍ２がオフにされ、ノードＮ１の電圧がエラーアンプＥＲＡＭＰの出力電圧を超えたときＭＯＳトランジスタＭ１がオフ、Ｍ２がオンにされ、これにより、出力端子Ｖｏｕｔの電圧に応じてＭＯＳトランジスタＭ１，Ｍ２のオン・デューティが制御される。基板バイアススイッチ制御回路ＢＧＣＮＴは図1と同じであるからここではその詳細な説明は省略する。
【００２７】
図４には昇圧コンバータの更に別の例が示される。基板バイアススイッチ制御回路ＢＧＣＮＴにおける充電回路の構成が図1とは相違される。即ち、ＭＯＳトランジスタＭ２の出力端子Ｖｏｕｔ側ノードはスイッチ回路ＳＷ１とプルアップ抵抗Ｒ５を介して入力端子Ｖｉｎに結合する。スイッチＳＷ１はイネーブル信号Ｐ＿ＯＮとフリップフロップＦＦ１における出力端子Ｑの反転信号との負論理積信号によってスイッチ制御されるｐチャンネル型ＭＯＳトランジスタによって構成される。ＳＷ２は図1で説明したＭＯＳトランジスタＭ３，Ｍ４及びドライバＤＲＶ２によって構成される。その他の構成は図１と同じであるからその詳細な説明は省略する。
【００２８】
図５には図１及び図３に示される昇圧コンバータＢＳＴを適用した半導体集積回路ＬＳＩＣを示す。図１及び図３に示される昇圧コンバータＢＳＴを単一の半導体集積回路で構成することも可能であるが、ここでは、８個の昇圧コンバータＢＳＴ＿０〜ＢＳＴ＿７と降圧レギュレータＳＤＴを、単結晶シリコンのような１個の半導体基板に備える。昇圧コンバータＢＳＴ＿１〜ＢＳＴ＿７は今まで説明した昇圧コンバータＢＳＴと同じ回路構成を備える。降圧レギュレータＳＤＴ及び昇圧コンバータＢＳＴ＿１〜ＢＳＴ＿７の基板バイアススイッチ制御回路ＢＧＣＮＴは昇圧コンバータＢＳＴ＿０の出力電圧を動作電源とし、昇圧コンバータＢＳＴ＿１〜ＢＳＴ＿７の昇圧制御回路ＢＳＴＣＮＴは降圧レギュレータＳＤＴの出力電圧を動作電源とする。昇圧コンバータＢＳＴ＿０は図６に例示される回路構成を備える。すなわち、図１に対して基板バイアススイッチ制御回路ＢＧＣＮＴを備えず、昇圧制御回路ＢＳＴＣＮＴａのドライバＤＲＶ３はイネーブル信号Ｐ＿ＯＮ＿０のローレベルによって昇圧停止が指示されているとき、Ｍ１をオフとするがＭ２はオン状態に制御する点が、図１とは相違される。したがって、昇圧コンバータＢＳＴ＿０は昇圧停止状態において出力端子Ｖｏｕｔに入力端子Ｖｉｎからの電力をそのまま出力する。昇圧コンバータＢＳＴ＿０は出力端子Ｖｏｕｔの出力電圧を自己電源とする。昇圧コンバータＢＳＴ＿０〜ＢＳＴ＿７毎にイネーブル信号Ｐ＿ＯＮ＿０〜Ｐ＿ＯＮ＿７により個別に昇圧動作と停止を制御することができる。
【００２９】
図５の半導体集積回路によれば、頻繁にスイッチング制御を行う昇圧コンバータＢＳＴ＿１〜ＢＳＴ＿７の昇圧制御回路ＢＳＴＣＮＴにおける低消費電力を図ることができ、且つ、昇圧コンバータＢＳＴ＿１〜ＢＳＴ＿７における基板バイアススイッチ制御回路における昇圧停止から昇圧動作を起動するときの充電動作及び基板バイアススイッチ制御動作のための電源を確保することができる。
【００３０】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００３１】
例えば、半導体集積回路における昇圧コンバータＢＳＴ＿１〜ＢＳＴ＿７の数並びに電源の割り当ては図５に限定されない。また、ＭＯＳトランジスタＭ２はｐチャンネル型ではなくｎチャンネル型とすることも理論的には可能である。その場合はＭＯＳトランジスタＭ３，Ｍ４もｎチャンネル型とするのがよい。この場合、昇圧動作時と昇圧停止ときにおけるＭＯＳトランジスタＭ３，Ｍ４のスイッチ制御形態は上述のｐチャンネル型の場合と逆に制御すればよい。ＭＯＳトランジスタＭ５〜Ｍ７についてもｎチャンネル型で構成すればよい。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る昇圧コンバータを例示する回路図である。
【図２】昇圧制御回路及び基板バイアススイッチ制御回路による制御動作のタイミングチャートである。
【図３】図１とは異なる昇圧制御回路を備えた昇圧コンバータを例示する回路図である。
【図４】図１とは異なる基板バイアススイッチ制御回路を備えた昇圧コンバータを例示する回路図である。
【図５】図１及び図３に示される昇圧コンバータを適用した半導体集積回路のブロック図である。
【図６】図５の半導体集積回路において昇圧停止時に図１等の昇圧コンバータの再起動のための動作電源を確保するための別の昇圧コンバータを例示する回路図である。
【符号の説明】
【００３３】
ＢＳＴ  昇圧コンバータ
Ｌ  インダクタ
Ｖｉｎ  入力端子
Ｖｏｕｔ  出力端子
ＢＡＴ  バッテリ電源
Ｍ１  第１ＭＯＳトランジスタ
Ｍ２  第２ＭＯＳトランジスタ
ＢＳＴＣＮＴ  昇圧制御回路
ＥＲＡＭＰ  エラーアンプ
ＣＯＭＰ１  コンパレータ
ＷＡＶＧ  発振回路
ＤＲＶ１  ドライバ
Ｍ３  第３ＭＯＳトランジスタ
Ｍ４  第４ＭＯＳトランジスタ
ＢＧＣＮＴ  基板バイアススイッチ制御回路
ＤＲＶ２  ドライバ
ＦＦ１  フリップフロップ
Ｍ５，Ｍ６，Ｍ７  ＭＯＳトランジスタ
ＣＣＳ  定電流源
Ｐ＿ＯＮ  昇圧イネーブル信号
ＡＮＤ１  アンドゲート
ＦＦ２  フリップフロップ
Ｒ３、Ｒ４  抵抗
Ｃ４  容量素子
ＳＷ１  スイッチ回路ＳＷ１
Ｒ５  プルアップ抵抗
ＢＳＴ＿０〜ＢＳＴ＿７  昇圧コンバータ
ＳＤＴ  降圧レギュレータ
Ｐ＿ＯＮ＿０〜Ｐ＿ＯＮ＿７  イネーブル信号
【図１】
2008079360.tif 000003
【図２】
2008079360.tif 000004
【図３】
2008079360.tif 000005
【図４】
2008079360.tif 000006
【図５】
2008079360.tif 000007
【図６】
2008079360.tif 000008