(57)【要約】【課題】論理回路の出力信号特性を所要の範囲内に制御することが可能な半導体集積回路、および、半導体集積回路の制御方法を提供する。【解決手段】半導体集積回路１０、５０は、低電位動作電圧と高電位動作電圧とが供給されて出力信号を出力する論理回路１２＿１〜１２＿ｎ、５２を備え、かつ、ＯＮ状態において低電位動作電圧を供給する第１のスイッチ１５＿１〜１５＿ｎ，２７，５５と、ＯＮ状態において高電位動作電圧を供給をする第２のスイッチ５７との少なくとも一方のスイッチを有する。そして、出力信号の特性を直接もしくは間接的にモニターし、モニター信号を発生するモニター回路２０，８０と、モニター信号に基づいて、上記少なくとも一方のスイッチのＯＮ状態における抵抗値を制御する制御信号を発生する制御信号発生回路３０，６２，６４を設ける。【選択図】図１
2008085693.tif 000002
【特許請求の範囲】
【請求項１】
低電位動作電圧と高電位動作電圧とが供給されて動作し、出力信号を出力する論理回路と、
ＯＮ状態において前記論理回路に前記低電位動作電圧を供給する第１のスイッチと、ＯＮ状態において前記論理回路に前記高電位動作電圧を供給をする第２のスイッチとの少なくとも一方のスイッチと、
前記出力信号の特性を直接もしくは間接的にモニターし、モニター信号を発生するモニター回路と、
前記モニター信号に基づいて、前記少なくとも一方のスイッチの前記ＯＮ状態における抵抗値を制御する制御信号を発生する制御信号発生回路とを有することを特徴とする半導体集積回路。
【請求項２】
前記出力信号の特性は、該出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比であることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記モニター回路は、前記低電位動作電圧と高電圧動作電圧の間に第１のＰチャネルＭＯＳトランジスタと第１のＮチャネルＭＯＳトランジスタとが直列に接続され、入力と出力とが短絡されたインバータの、出力電圧をモニターすることによって、前記出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比を間接的にモニターするものであることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
低電位動作電圧と高電位動作電圧とが供給されて動作し、出力信号を出力する論理回路を備え、かつ、ＯＮ状態において前記論理回路に前記低電位動作電圧を供給する第１のスイッチと、ＯＮ状態において前記論理回路に前記高電位動作電圧を供給する第２のスイッチとの少なくとも一方のスイッチを有する半導体集積回路の、前記出力信号の特性を制御する方法であって、
前記出力信号の特性をモニターし、該モニター結果に基づいて前記少なくとも一方のスイッチの前記ＯＮ状態における抵抗値を制御することを特徴とする半導体集積回路の制御方法。
【請求項５】
前記出力信号の特性は、該出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比であることを特徴とする請求項４に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタンバイ時に動作電圧の供給を遮断するスイッチを設けることによって消費電力を低減した論理回路を含む半導体集積回路、およびその制御方法に関し、特に、論理回路の出力信号の特性を所要の範囲内に制御することが可能な半導体集積回路、およびその制御方法に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ論理回路は、待機状態（スタンバイ状態）において電流が流れず、低消費電力であると考えられていた。しかし、構成するＭＯＳトランジスタの微細化と、それに伴う電源電圧の低下、およびＭＯＳトランジスタの閾値電圧の低下が進むにつれてＯＦＦ時のリーク電流が無視できなくなり、待機（スタンバイ）時における消費電力の増大が問題になってきた。すなわち、高電位電源電圧Ｖｄｄを供給する高電位電源線、および、低電位電源電圧Ｖｓｓを供給する低電位電源線から、直接、高電位動作電圧および低電位動作電圧を論理回路に供給した場合、論理回路の待機時においても論理回路を構成するトランジスタのリーク電流が流れ、消費電力が大きくなる。
【０００３】
この問題を解決する方法として、パワーゲーティング技術が検討されている。これは、高電位動作電圧と低電位動作電圧との少なくとも一方を、高電位電源線および低電位電源線から直接供給するのではなく、スイッチを介して供給する技術である。そして、待機時にはこのスイッチをＯＦＦし、論理回路への動作電圧の供給を遮断することにより、待機時の消費電力を低減する。
【０００４】
図４は、パワーゲーティング技術を適用した従来の半導体集積回路の一例を示す回路図である。
【０００５】
図４の半導体集積回路１００において、ＣＭＯＳ論理回路の一例として、論理演算回路１２５と出力回路１２８とから構成され、入力信号Ｉｎ１，Ｉｎ２に応じて出力信号Ｏｕｔを出力する論理回路１２０が示される。図４に示した例では、論理演算回路１２５は、ＰＭＯＳトランジスタ１２１および１２２と、ＮＭＯＳトランジスタ１２３および１２４からなるＮＡＮＤ論理ゲートである。出力回路は、ＰＭＯＳトランジスタ１２６およびＮＭＯＳトランジスタ１２７からなるインバータである。
【０００６】
この論理回路１２０が動作する高電位動作電圧および低電位動作電圧の内、高電位動作電圧は直接供給されている。すなわち、論理回路１２０は、高電位電源電圧Ｖｄｄを供給する高電位電源供給線１０１に直接接続され、高電位電源電圧Ｖｄｄがそのまま、高電位動作電圧として供給されている。一方、低電位動作電圧は、ＮＭＯＳトランジスタ１４０からなるスイッチ１５０を介して供給されている。すなわち、論理回路１２０は、低電位電源電圧Ｖｓｓを供給する低電位電源供給線１０２には直接は接続されず、ＮＭＯＳトランジスタ１４０からなるスイッチ１５０を介して接続されている。論理回路１２０の動作時には、スイッチ１５０をＯＮして、論理回路１２０に低電位動作電圧Ｖｓｓｉを供給する。一方、待機時には、スイッチ１５０をＯＦＦし、論理回路１２０への低電位動作電圧の供給を遮断することにより、消費電力を低減する。スイッチのＯＮ，ＯＦＦは、トランジスタ１４０のゲートに供給する制御電圧Ｖｃによって制御される。
【０００７】
このパワーゲーティング技術においては、これまで、待機時消費電力の効果的な低減を目的とした開発が行われてきた。例えば、スイッチを、論理回路を構成するトランジスタに比較して閾値電圧が高い（正確には、閾値電圧の絶対値が高い）トランジスタで構成するＭＴＣＭＯＳ（Ｍｕｌｔｉ  Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ  ＣＭＯＳ）が提案されている。また、閾値電圧の高いトランジスタでスイッチを構成するとともに、（論理回路に低電位動作電圧を供給するスイッチをＮＭＯＳで構成した場合；以下同様）スイッチを構成するトランジスタのゲートに、活性時にはＶｄｄより高い電圧を、待機時にはＶｓｓを供給する、ＢＧＭＯＳ（Ｂｏｏｓｔｅｄ  Ｇａｔｅ  ＭＯＳ）も提案されている。一方、論理回路を構成するトランジスタと同一の閾値電圧を有するトランジスタでスイッチを構成するとともに、スイッチを構成するトランジスタのゲートに、活性時にはＶｄｄを、待機時にはＶｓｓよりも低い電圧を供給する、ＳＣＣＭＯＳ（Ｓｕｐｅｒ  Ｃｕｔ−ｏｆｆ  ＣＭＯＳ）も提案されている。さらに、スイッチを構成するトランジスタのゲートに、活性時にはＶｄｄよりも高い電圧を、待機時にはＶｓｓよりも低い電圧を供給することにより、待機時のリーク電流抑制と、活性時の回路動作速度向上とを両立させることも提案されている。
【０００８】
このような従来のパワーゲーティング技術については、例えば、例えば特許文献１の従来技術の説明が参照される。
【特許文献１】特開２００５−０３９３３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
パワーゲーティング技術を利用し、スイッチを介して動作電圧を供給することによって、待機時のリーク電流を抑制することが可能である。しかし、論理回路としては、活性時の特性も重要であることは言うまでもない。
【００１０】
通常、出力回路を構成するＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとは、互いに同程度の駆動能力を有するように、それらの寸法が設定される。両者の駆動能力のバランスが不適切であった場合、出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比が所要の値（たとえば１）からずれたり、もしくは、出力信号のデューティ比が所要の値（例えば５０％）からずれたりする。このような出力信号特性の劣化は、例えば、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）ＳＤＲＡＭに供給するクロック信号のように、立ち上がりエッジと立ち下がりエッジとの両方を利用する素子に供給する信号を生成する回路においては、深刻な問題である。
【００１１】
そして、パワーゲーティング技術の利用により、出力回路を構成するＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタの駆動能力に加えて、スイッチの持つ抵抗が、出力信号特性に影響を与えるようになる。このため、出力信号特性を適切な範囲内に保つことがさらに困難になる。
【００１２】
理論的には、出力回路を構成するトランジスタの寸法とスイッチを構成するトランジスタの寸法とのそれぞれを適切に設定することにより、所要の出力信号特性を得ることが可能である。しかし、現実に得られるトランジスタの特性にはバラツキがあり、設計した通りの特性が得られるとは限らない。特に、スイッチを、論理回路を構成するトランジスタに比較して閾値電圧が高いトランジスタで構成する場合、論理回路を構成するトランジスタとスイッチを構成するトランジスタとで、バラツキ発生の傾向が異なる場合がある。このため、実際に得られる出力信号特性が、設計時に意図したものとは大きく異なる可能性がある。
【００１３】
本発明は、上記のような従来の課題を解決し、論理回路の出力信号特性を所要の範囲内に制御することが可能な半導体集積回路、および、半導体集積回路の制御方法を提供することを目的とする。特に、トランジスタ特性にバラツキがあった場合にも、出力信号の特性を所要の範囲内に制御することが可能な半導体集積回路、および、半導体集積回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するため、本発明の半導体集積回路は、低電位動作電圧と高電位動作電圧とが供給されて動作し、出力信号を出力する論理回路と、ＯＮ状態において前記論理回路に前記低電位動作電圧を供給する第１のスイッチと、ＯＮ状態において前記論理回路に前記高電位動作電圧を供給をする第２のスイッチとの少なくとも一方のスイッチとを有する。そして、前記出力信号の特性を直接もしくは間接的にモニターし、モニター信号を発生するモニター回路と、このモニター信号に基づいて、前記少なくとも一方のスイッチの前記ＯＮ状態における抵抗値を制御する制御信号を発生する制御信号発生回路を有することを特徴とする。
【００１５】
ここで、前記モニター回路は、例えば、前記低電位動作電圧と高電圧動作電圧の間に第１のＰチャネルＭＯＳトランジスタと第１のＮチャネルＭＯＳトランジスタとが直列に接続され、入力と出力とが短絡されたインバータの、出力電圧をモニターすることによって、前記出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比を間接的にモニターするものであることが好ましい。
【００１６】
上記の課題を解決するため、本発明の半導体集積回路の制御方法は、低電位動作電圧と高電位動作電圧とが供給されて動作し、出力信号を出力する論理回路を備え、かつ、ＯＮ状態において前記論理回路に前記低電位動作電圧を供給する第１のスイッチと、ＯＮ状態において前記論理回路に前記高電位動作電圧を供給をする第２のスイッチとの少なくとも一方のスイッチを有する半導体集積回路の、前記出力信号の特性を制御する方法であって、前記出力信号の特性をモニターし、該モニター結果に基づいて前記少なくとも一方のスイッチの前記ＯＮ状態における抵抗値を制御することを特徴とする。
【００１７】
いずれの場合においても、前記出力信号の特性は、該出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比であることが好ましい。
【発明の効果】
【００１８】
従来の半導体集積回路において、活性時には、スイッチを構成するトランジスタのゲートにあらかじめ定められた一定の電圧が供給された。これに対して、本発明の半導体集積回路および制御方法によれば、制御信号発生回路を設けることにより、スイッチを構成するトランジスタのゲートに活性時に印加する制御電圧を調整し、スイッチの抵抗を制御することができる。これにより、トランジスタ特性にバラツキがあった場合であっても、論理回路の出力信号特性を所要の範囲内に制御することが可能である。
【発明を実施するための最良の形態】
【００１９】
まず、図１を参照して、本発明の半導体集積回路および制御方法の第１の実施形態を説明する。図１は、本発明の半導体集積回路の第１の実施形態の一例を示す回路図である。
【００２０】
図１の半導体集積回路１０は、複数（ｎ個）の論理回路１２＿１〜１２＿ｎを含む論理回路群１２と、これらの論理回路１２＿１〜１２＿ｎのそれぞれに低電位動作電圧Ｖｓｓｉ＿１〜Ｖｓｓｉ＿ｎを供給するスイッチ１５＿１〜１５＿ｎとを有する。論理回路１２＿１〜１２＿ｎのそれぞれの内部構成の図示は省略するが、基本的には、図４に示した従来の半導体集積回路１００に含まれる論理回路１２０と同様の構成を有するＣＭＯＳ論理回路である。すなわち、入力信号の組み合わせに応じてさまざまな信号を生成する論理演算回路と、生成された信号を出力する出力回路とからなる。
【００２１】
スイッチ１５＿１〜１５＿ｎは、それぞれ、ＮＭＯＳトランジスタ（スイッチトランジスタ）１４＿１〜１４＿ｎによって構成されている。これらのスイッチトランジスタのゲートに制御信号（図１の例では制御電圧Ｖｃ）が供給されることにより、スイッチのＯＮ，ＯＦＦ状態が制御され、論理回路群１２が活性状態、もしくは、スタンバイ状態になる。
【００２２】
半導体集積回路１０は、さらに、モニター回路２０および制御信号発生回路３０を有する。モニター回路２０は、論理回路１２＿１〜１２＿ｎの出力信号の特性を直接もしくは間接的にモニターし、モニター信号（図１の例ではモニター電圧Ｖｍ）を生成する。制御信号発生回路３０は、モニター信号（モニター電圧Ｖｍ）と基準信号（基準電圧Ｖ０）との供給を受け、活性時にそれぞれのスイッチトランジスタ１４＿１〜１４＿ｎのゲートに供給する制御信号（制御電圧Ｖｃ）のレベルを調整する。
【００２３】
このように、本実施形態において、活性時にスイッチトランジスタ１４＿１〜１４＿ｎのゲートに供給される制御電圧Ｖｃは、あらかじめ定められた一定の電圧ではなく、モニター電圧Ｖｍに基づいて調整された電圧である。これによって、活性時におけるスイッチ１５＿１〜１５＿ｎの抵抗値を適切な値に制御し、論理回路１２＿１〜１２＿ｎの出力信号の特性を所要の範囲内に制御することができる。
【００２４】
図２には、モニター回路２０の一例を示す回路図である。
【００２５】
図２に示したモニター回路２０は、論理回路群１２に含まれる論理回路１２＿１〜１２＿ｎの出力信号の特性を間接的にモニターする。モニター回路２０は、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２とが組み合わされたインバータの入力と出力とを接続した電圧発生回路２４と、ＮＭＯＳトランジスタ２６からなるスイッチ２７とからなる。電圧発生回路２４には、高電位電源電圧Ｖｄｄが直接供給されるとともに、スイッチ２７を介して低電位動作電圧Ｖｓｓｉ＿ｍが供給される。
【００２６】
電圧発生回路２４は、Ｖｄｄと、スイッチ２７の抵抗値と、ＰＭＯＳトランジスタ２１およびＮＭＯＳトランジスタ２２の電流駆動能力とによって決まるモニター電圧Ｖｍを発生する。
【００２７】
制御信号発生回路３０には、このモニター電圧Ｖｍが入力されるとともに、基準電圧Ｖ０（図１の回路においてはＶｄｄ／２）が入力される。そして、この両者を比較し、制御電圧Ｖｃを調整する。例えば、モニター電圧Ｖｍが基準電圧Ｖ０よりも高いときには制御電圧Ｖｃを上昇させ、モニター電圧Ｖｍが基準電圧Ｖ０よりも低いときには制御電圧Ｖｃを低下させる。このように、制御信号発生回路３０によって調整された制御電圧Ｖｃは、論理回路１２＿１〜１２＿ｎに低電位動作電圧Ｖｓｓｉ＿１〜Ｖｓｓｉ＿ｎを供給するスイッチ１５＿１〜１５＿ｎを構成するスイッチトランジスタ１４＿１〜１４＿ｎのゲートに供給されるとともに、電圧発生回路２４に低電位動作電圧Ｖｓｓｉ＿ｍを供給するスイッチ２７を構成するトランジスタ２６のゲートにも供給される。これによって、モニター電圧Ｖｍが基準電圧Ｖ０と等しくなるように制御電圧Ｖｃが調整される。
【００２８】
モニター回路２０は、論理回路１２＿１〜１２＿ｎの出力信号の特性を直接モニターするものではない。しかし、モニター回路２０により、論理回路１２＿１〜１２＿ｎの出力信号特性、特に、立ち上がり遷移時間と立ち下がり遷移時間との比を、間接的にモニターすることができる。
【００２９】
モニター回路２０が生成するモニター電圧Ｖｍは、電圧発生回路２４を構成するＰＭＯＳトランジスタ２１が電圧発生回路２４の出力端子の電圧を引き上げる駆動能力と、ＮＭＯＳトランジスタ２２が、スイッチ２７を介して、電圧発生回路の２４の出力端子の電圧を引き下げる駆動能力と比によって決まる。これに対して、論理回路１２＿１〜１２＿ｎの出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比は、論理回路の出力回路のインバータを構成するＰＭＯＳトランジスタが出力端子の電圧を引き上げる駆動能力と、ＮＭＯＳトランジスタが、スイッチを介して出力端子の電圧を引き下げる駆動能力との比によって決まる。
【００３０】
このように、モニター回路２０が生成する電圧Ｖｍと、論理回路の出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比とは、同様の要因によって決定される。従って、電圧発生回路２４を構成するトランジスタ２１，２２や、スイッチ２７を構成するトランジスタ２６の閾値電圧や寸法（ゲート幅Ｗおよびゲート長Ｌ）を適切に設定することにより、モニター回路２０を用いて論理回路１２＿１〜１２＿ｎの出力信号の特性を間接的にモニターすることができる。
【００３１】
例えば、電圧発生回路２４を構成するＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２は、論理回路１２＿１〜１２＿ｎの出力回路を構成するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタと、閾値電圧を同一とし、かつ、駆動能力の比を同一とする。さらに具体的には、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２は、出力回路のインバータ（複数のインバータを直列に接続して出力回路を構成する場合であれば、最終段のインバータ）を構成するＰＭＯＳトランジスタおよびＮＭＯＳと、ゲート絶縁膜形成工程や閾値電圧設定工程等の閾値電圧に影響する工程の条件を同一とし、ゲート長を同一とする。そしてさらに、ＰＭＯＳトランジスタ２１のゲート幅とゲート長と比（Ｗ／Ｌ比）と、ＮＭＯＳトランジスタ２２のＷ／Ｌ比との間の比を、出力回路のインバータを構成するＰＭＯＳトランジスタのＷ／Ｌ比とＮＭＯＳトランジスタのＷ／Ｌ比との間の比と同一にする。
【００３２】
スイッチ２７を構成するトランジスタ２６は、例えば、論理回路群１２に設けるスイッチ１５＿１〜１５＿ｎを構成するスイッチトランジスタ１４＿１〜１４＿ｎと同一導電型（図１，２の例ではＮＭＯＳ）とし、閾値電圧を同一とする。具体的には、スイッチ１５＿１〜１５＿ｎを構成するトランジスタ１４＿１〜１４＿ｎと、ゲート絶縁膜形成工程や閾値電圧設定工程等の閾値電圧に影響する工程の条件を同一とし、ゲート長を同一とする。Ｗ／Ｌ比は、電圧発生回路２４の動作に必要な電流供給能力が得られるように設定する。
【００３３】
このように設定することにより、理想的な場合には、図１に示したように、モニター電圧ＶｍがＶｄｄ／２に等しくなるように制御電圧Ｖｃを調整することにより、スイッチ１５＿１〜１５＿ｎのＯＮ状態における抵抗値を適切に制御し、論理回路１２＿１〜１２＿ｎの出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比を１にすることができる。
【００３４】
現実には、半導体集積回路１０内に形成されるトランジスタの特性には、バラツキが発生する。例えば、ゲート長がばらつくことによって閾値電圧や駆動能力にバラツキが発生する。しかし、同一チップ内に形成されるトランジスタには、同一の傾向のバラツキが発生する。このため、モニター回路２０を論理回路１２＿１〜１２＿ｎおよびスイッチ１５＿１〜１５＿ｎと同一チップ内に設けることにより、トランジスタ特性にバラツキが発生した場合にも、モニター回路２０を用いて、論理回路１２＿１〜１２＿ｎの出力信号特性を間接的にモニターし、制御することが可能である。
【００３５】
ただし、モニター回路２０は論理回路１２＿１〜１２＿ｎの出力信号の特性を間接的にモニターするものでしかない。従って、モニター電圧ＶｍがＶｄｄ／２に等しい場合に論理回路１２＿１〜１２＿ｎの出力信号特性が所望のものになるとは限らない。従って、制御の対象とする論理回路の出力信号特性と、制御のために利用するモニター回路が生成するモニター電圧Ｖｍとの関係を、あらかじめ調査し、基準電圧Ｖ０の値を適切に設定することが好ましい。
【００３６】
なお、図１に示されたように、半導体集積回路１０内に設けられる複数の論理回路１２＿１〜１２＿ｎの全てに共通にモニター回路２０および制御信号発生回路３０を設けることは必須ではない。また、現実には、半導体集積回路１０内に設けられる複数の論理回路１２＿１〜１２＿ｎの全ての出力信号の特性を制御することが必要であるとは限らない。例えば、出力信号特性を制御する必要性が高い論理回路のみに対して専用に、モニター回路２０および制御信号発生回路３０を設けることも可能である。
【００３７】
より具体的には、例えば、ＳＤＲＡＭにクロック信号を供給するクロック生成回路のように、出力信号特性を制御する必要性が高い回路に対して、専用のモニター回路および制御信号発生回路を設けることが有効である。特定の論理回路に対して専用のモニター回路および制御信号発生回路を設けることにより、より正確に、出力信号特性を制御することが可能である。
【００３８】
次に、図３を参照して、本発明の半導体集積回路の制御方法の第２の実施形態を説明する。図３は、本発明の半導体集積回路の制御方法の第２の実施形態を説明するための回路図である。
【００３９】
図３に示す半導体集積回路５０は、本実施形態の制御方法による出力信号特性制御の対象となる論理回路５２と、論理回路５２に低電位動作電圧Ｖｓｓｉを供給する第１のスイッチ５５と、高電位動作電圧Ｖｄｄｉを供給する第２のスイッチ５７とを含む。第１のスイッチ５５はＮＭＯＳトランジスタ５４からなり、第２のスイッチ５７はＰＭＯＳトランジスタ５６からなる。ＮＭＯＳトランジスタ５４のゲートには第１の制御信号発生回路６２から第１の制御信号（制御電圧Ｖｃ１）が供給され、ＰＭＯＳトランジスタ５６のゲートには第２の制御信号発生回路６４から第２の制御信号（制御電圧Ｖｃ２）が供給される。図示は省略するが、第１および第２の制御信号発生回路６２，６４には、例えばヒューズ等のプログラム素子が含まれている。このプログラム素子を、プログラム回路６６を利用してプログラムすることにより、第１および第２の制御電圧Ｖｃ１，Ｖｃ２を調整することができる。
【００４０】
図２に示す第１の実施形態の場合とは異なり、図３に示す第２の実施形態においては、半導体集積回路５０内にはモニター回路は含まれていない。そこで、図３に示す第２の実施形態においては、例えば、出荷前に、半導体集積回路５０の外部に設けたモニター回路８０を利用して論理回路５２の出力信号Ｏｕｔの特性をモニターし、そのモニター結果に応じて、プログラム信号ＰＲＧを生成し、半導体集積回路５０に入力する。このプログラム信号ＰＲＧをプログラム回路６６に供給し、第１および第２の制御信号発生回路６２，６４のプログラミングを行う。これによって、制御電圧Ｖｃ１，Ｖｃ２を適切な値に調整し、出力信号の特性を所要の範囲内に制御することができる。
【００４１】
すなわち、第２の実施形態においては、半導体集積回路５０と、半導体集積回路５０の外部に設けたモニター回路８０との両方によって、本実施形態の半導体集積回路の制御方法を実施するための制御装置を構成している。
【００４２】
なお、論理回路５２の出力信号が、半導体集積回路５０の外部に直接出力される場合には、モニター回路８０を用いて、論理回路５２の出力信号特性を直接モニターすることができる。また、論理回路５２の出力信号が出力バッファ回路を介して出力される場合であっても、モニター回路８０を用いて、論理回路５２の出力信号特性を間接的にモニターすることができる。
【００４３】
半導体集積回路５０は、以上のように制御が行われてから出荷される。従って、論理回路５２を構成するトランジスタの特性にバラツキがあっても、出力信号の特性を所要の範囲内に制御することができ、歩留りを向上させることができる。もしくは、同一のマスクおよび製造条件で製造した半導体集積回路５０を、顧客の要求に合わせた出力信号特性に制御して、出荷することもできる。
【００４４】
なお、図３の半導体集積回路５０では、論理回路５２に、低電位動作電圧Ｖｓｓｉを第１のスイッチ５５を介して供給したのみではなく、高電位動作電圧Ｖｄｄｉも第２のスイッチ５７を介して供給している。このため、論理回路５２の出力信号の立ち上がり遷移時間と立ち下がり遷移時間との比を制御することが可能であるだけではなく、立ち上がり遷移時間と立ち下がり遷移時間のそれぞれを所要の値に制御することも可能である。
【００４５】
以上、本発明の実施形態について詳細に説明した。本発明が上記の具体例には限定されず、さまざまな変形、改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００４６】
【図１】本発明の半導体集積回路の第１の実施形態の一例を示す回路図である。
【図２】本発明の半導体集積回路において利用可能なモニター回路の一例を示す回路図である。
【図３】本発明の半導体集積回路の制御方法の第２の実施形態を説明するための回路図である。
【図４】従来の半導体集積回路の一例を示す回路図である。
【符号の説明】
【００４７】
１０，５０，１００  半導体集積回路
１２＿１〜１２＿ｎ，５２，１２０  論理回路
１５＿１〜１５＿ｎ，２７，５５，５７，１５０  スイッチ
２０，８０  モニター回路
３０，６２，６４  制御信号発生回路
６６  プログラム回路
【図１】
2008085693.tif 000003
【図２】
2008085693.tif 000004
【図３】
2008085693.tif 000005
【図４】
2008085693.tif 000006