(57)【要約】【課題】外部に照射される光の強度を向上させることが可能な半導体発光素子を提供する。【解決手段】半導体発光素子１は、基板２上に形成された基板側反射層３と、発光層５と、電極側反射層８とを備えている。基板側反射層３は、発光層５から視て同じ側に形成された第１反射層３ａと第２反射層３ｂとを備えている。第１反射層３ａは、光の反射帯域幅を広げるためのものである。第１反射層３ａは、ｎ型ＡｌＩｎＰ層とｎ型ＧａＡｓ層とが交互に積層されたＤＢＲ構造を有し、両層の屈折率の差である第１屈折率差は、０．５７８である。第２反射層３ｂは、光の反射強度を高めるためのものである。第２反射層３ｂは、ｎ型ＡｌＩｎＰ層とｎ型ＡｌＧａＩｎＰ層とが交互に積層されたＤＢＲ構造を有し、両層の屈折率の差である第２屈折率差は、０．０４５〜０．２４９であり、第１屈折率差は異なる。【選択図】図１
2008159626.tif 000002
【特許請求の範囲】
【請求項１】
光を発光するための発光層と、
第１半導体層及び第２半導体層が交互に積層されたＤＢＲ構造からなる第１反射層と、
第３半導体層及び第４半導体層が交互に積層されたＤＢＲ構造からなる第２反射層とを備え、
前記第１反射層及び前記第２反射層は前記発光層から視て同じ側に形成され、
前記第１半導体層の屈折率と前記第２半導体層の屈折率との差である第１屈折率差と、前記第３半導体層の屈折率と前記第４半導体層の屈折率との差である第２屈折率差とが異なることを特徴とする半導体発光素子。
【請求項２】
前記第１反射層は前記第２反射層よりも反射帯域幅が広く、
前記第２反射層は前記第１反射層よりも反射強度が強いことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第２半導体層は、前記発光層により発光された光を吸収可能な材料からなり、
前記第２反射層は前記第１反射層よりも前記発光層側に形成されていることを特徴とする請求項１又は２のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＢＲ構造からなる反射層を備えた半導体発光素子に関する。
【背景技術】
【０００２】
従来、基板などに光が吸収されることを低減するために設けられたＤＢＲ構造からなる反射層を備えた半導体発光素子が知られている。
【０００３】
例えば、基板上にＤＢＲ構造を有する反射層を１つ備えた半導体発光素子がよく知られている。このような半導体発光素子では、発光層から発光された光を反射層により反射することによって基板に吸収される光を低減し、基板とは反対側の面から照射される光の強度を向上させることができた。しかしながら、１つの反射層では、反射可能な光の波長などが限定されるため、反射により向上される光の強度が充分とは言い難かった。
【０００４】
そこで、更に、外部へ照射される光の強度を向上させることが可能な半導体発光素子が提案されている。例えば、特許文献１には、２つの異なるＤＢＲ反射層（以下、第１反射層及び第２反射層という）が、発光層よりも基板側に積層された半導体発光素子が開示されている。この半導体発光素子では、第１反射層及び第２反射層ともに同じ材料からなる２種類の異なる半導体層が交互に積層されているが、これら２種類の半導体層の厚みを第１反射層と第２反射層とで異ならせることにより、反射可能な光の波長領域を広げている。これにより、特許文献１の半導体発光素子では、外部へ照射される光の強度を向上させている。
【特許文献１】特開平６−８５３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１における半導体発光素子では、第１反射層及び第２反射層によって広い波長領域の光を反射することにより光の強度を向上させているが、例えば、１波長の光のみを発光する半導体発光素子においては、特許文献１の技術を適用しても、当該特定の波長の光を充分に反射することはできない。その結果、特許文献１の技術では、外部へ照射される光の強度をあまり向上させることができないといった課題がある。
【０００６】
本発明は、上述した課題を解決するために創案されたものであり、外部に照射される光の強度を向上させることが可能な半導体発光素子を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発明は、光を発光するための発光層と、第１半導体層及び第２半導体層が交互に積層されたＤＢＲ構造からなる第１反射層と、第３半導体層及び第４半導体層が交互に積層されたＤＢＲ構造からなる第２反射層とを備え、前記第１反射層及び前記第２反射層は前記発光層から視て同じ側に形成され、前記第１半導体層の屈折率と前記第２半導体層の屈折率との差である第１屈折率差と、前記第３半導体層の屈折率と前記第４半導体層の屈折率との差である第２屈折率差とが異なることを特徴とする半導体発光素子である。尚、ＤＢＲ構造とは、Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ構造の略である。
【０００８】
また、請求項２に記載の発明は、前記第１反射層は前記第２反射層よりも反射帯域幅が広く、前記第２反射層は前記第１反射層よりも反射強度が強いことを特徴とする請求項１に記載の半導体発光素子である。
【０００９】
また、請求項３に記載の発明は、前記第２半導体層は、前記発光層により発光された光を吸収可能な材料からなり、前記第２反射層は前記第１反射層よりも前記発光層側に形成されていることを特徴とする請求項１又は２のいずれか１項に記載の半導体発光素子である。
【発明の効果】
【００１０】
本発明によれば、第１反射層の第１屈折率差と第２反射層の第２屈折率差とを異ならせることによって、例えば、第１反射層に反射帯域幅が広いものを適用し、第２反射層に反射強度の強いものを適用することができる。これにより、１つの波長のみを発光する場合でも、第１反射層で吸収又は透過する光をも第２反射層により反射することによって反射強度を強めつつ、第２反射層により反射できない入射角度で入射する光を第１反射層により反射することによって反射帯域幅を広げることができる。この結果、外部に照射される光の強度を向上させることができる。
【００１１】
また、光を吸収する第２半導体層を有する第１反射層よりも第２反射層を発光層側に形成することにより、光が第１反射層により吸収される前に第２反射層により反射することができるので、反射強度を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の一実施形態を説明する。図１は、本発明による半導体発光素子の断面図である。
【００１３】
図１に示すように、半導体発光素子１は、基板２と、基板２上に積層された基板側反射層３と、ｎ型クラッド層４と、発光層５と、ｐ型クラッド層６と、ｐ型コンタクト層７と、電極側反射層８とを備えている。また、半導体発光素子１は、一対のｐ側電極９及びｎ側電極１０とを備えている。
【００１４】
基板２は、ｎ型ＧａＡｓからなる。
【００１５】
基板側反射層３は、第１反射層３ａと第２反射層３ｂとを備えている。尚、図１から明らかなように、第１反射層３ａと第２反射層３ｂは発光層５から視て同じ側（基板２側）に形成されている。
【００１６】
第１反射層３ａは、光の反射帯域幅を広げるためのものである。尚、反射帯域幅を広げるとは、反射可能な光の入射角度を広げることである。第１反射層３ａは、約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層（請求項の第１半導体層に相当）と、約４０ｎｍの厚みを有し発光層５により発光された光を吸収可能なｎ型ＧａＡｓ層（請求項の第２半導体層に相当）とが交互に１０ペア積層されたＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）構造を有する。ｎ型Ａｌ０．５Ｉｎ０．５Ｐ層の屈折率とｎ型ＧａＡｓ層の屈折率との差である第１屈折率差は、約０．５７８である。ｎ型Ａｌ０．５Ｉｎ０．５Ｐ層及びｎ型ＧａＡｓ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００１７】
第２反射層３ｂは、第１反射層３ａよりも発光層５側に形成され、光の反射強度を高めるためのものである。第２反射層３ｂは、約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層（請求項の第３半導体層に相当）と約４０ｎｍの厚みを有するｎ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層（請求項の第４半導体層に相当）とが交互に１０ペア積層されたＤＢＲ構造を有する。ｎ型Ａｌ０．５Ｉｎ０．５Ｐ層の屈折率と（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層の屈折率との差である第２屈折率差は、約０．２４９であり、第１屈折率差とは異なる。ｎ型Ａｌ０．５Ｉｎ０．５Ｐ層及びｎ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００１８】
ｎ型クラッド層４は、約１μｍの厚みを有し、ｎ型のドーパントとしてセレンがドープされたｎ型Ａｌ０．５Ｉｎ０．５Ｐ層からなる。
【００１９】
発光層５は、約５４０ｎｍ〜約６５０ｎｍの波長に発光ピークを有する光を発光するためのものである。発光層５は、約２ｎｍ〜約２０ｎｍの厚みを有する（ＡｌｐＧａ１−ｐ）ｑＩｎ１−ｑＰ層（０≦ｐ≦０．５，０．３≦ｑ≦０．７）からなる井戸層と、約３ｎｍ〜約３０ｎｍの厚みを有する（ＡｌｒＧａ１−ｒ）ｓＩｎ１−ｓＰ層（０≦ｒ≦１，０．３≦ｓ≦０．７）からなるバリア層とが交互に６０ペア積層されたＭＱＷ（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ）構造を有する。
【００２０】
ｐ型クラッド層６は、約１μｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型Ａｌ０．５Ｉｎ０．５Ｐ層からなる。
【００２１】
ｐ型コンタクト層７は、約１０μｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型ＧａＰ層からなる。
【００２２】
電極側反射層８は、約４０ｎｍの厚みを有しｐ型のドーパントとして亜鉛がドープされたｐ型Ａｌ０．５Ｉｎ０．５Ｐ層と、約４０ｎｍの厚みを有しｐ型のドーパントとして亜鉛がドープされたｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層とが交互に５ペア〜１０ペア積層されたＤＢＲ構造を有する。また、電極側反射層８は、平面視にて、円形状でｐ型コンタクト層７上の一部に形成されている。
【００２３】
ｐ側電極９は、電極側反射層８及びｐ型コンタクト層７とオーミック接続されている。ｐ側電極９は、約３０００ｎｍの厚みを有するＡｕＢｅ／Ａｕの積層構造からなる。尚、ｐ側電極９を構成する材料として、ＡｕＢｅの代わりにＡｕＺｎを適用してもよい。ｐ側電極９は、図１に示すように、側面視にて、下が開口した「コ」の字形状に形成されている。また、ｐ側電極９は、平面視にて、電極側反射層８よりも直径の大きい円形状に形成されている。即ち、ｐ側電極９は、電極側反射層８の上面及び側面を覆うとともに、底面の一部がｐ型コンタクト層７と接するように形成されている。
【００２４】
ｎ側電極１０は、基板２の裏面とオーミック接続されている。ｎ側電極１０は、約３００ｎｍ〜約１０００ｎｍ、好ましくは約５００ｎｍの厚みを有するＡｕＧｅ／Ａｕの積層構造からなる。
【００２５】
次に、上述した半導体発光素子の動作説明をする。
【００２６】
まず、半導体発光素子１にｐ側電極９及びｎ側電極１０を介して電流が供給されると、ｐ側電極９からホールが供給され、ｎ側電極１０から電子が供給される。ここでｐ側電極から供給されるホールの多くは、抵抗の大きい電極側反射層８を介してではなく、直接ｐ型コンタクト層７に注入され、その後、ｐ型クラッド層６を介して発光層５へと注入される。また、電子は、基板２、基板側反射層３、ｎ型クラッド層４を介して発光層５に注入される。そして、発光層５に注入されたホール及び電子は、再結合して約５４０ｎｍ〜約６５０ｎｍの波長に発光ピークを有する光を発光する。
【００２７】
ここで、矢印Ａ方向に進行する光は、ｐ型クラッド層６及びｐ型コンタクト層７を透過してｐ型コンタクト層７の上面に達する。そして、ｐ型コンタクト層７の上面に達した光のうち、電極側反射層８以外の領域に達した光は外部へ照射されるが、電極側反射層８の領域に達した光は、ｐ側電極９に吸収されることなく、電極側反射層８に反射されて矢印Ｂ方向に進行する。
【００２８】
そして、矢印Ｂ方向に進行する光のうち、入射角度の小さい光の多くは第１反射層３ａにより反射される。しかし、入射角度の大きい光は第１反射層３ａに反射されることなく、第１反射層３ａを透過して第２反射層３ｂに入射する。ここで、第２反射層３ｂは反射可能な光の入射角度が第１反射層３ａに比べて大きいので、入射角度が大きく第１反射層３ａにより反射できない光であっても、第２反射層３ｂにより反射される。そして、第１反射層３ａ及び第２反射層３ｂにより反射された光は矢印Ａ方向に進行し、ｎ型クラッド層４〜ｐ型コンタクト層７を透過して外部へと照射される。
【００２９】
次に、上述した半導体発光素子の製造方法について説明する。
【００３０】
まず、ｎ型ＧａＡｓからなる基板２をＭＯＣＶＤ装置に搬入する。そして、基板温度を約６００℃〜約８００℃、好ましくは約７００℃に設定する。
【００３１】
次に、キャリアガス（Ｈ２ガス）によりトリメチルアルミニウム（以下、ＴＭＡ）、トリメチルインジウム（以下、ＴＭＩ）、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層を形成する。その後、トリメチルガリウム（以下、ＴＭＧ）、アルシン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＧａＡｓ層を形成する。これらｎ型Ａｌ０．５Ｉｎ０．５Ｐ層及びｎ型ＧａＡｓ層を交互に１０ペア積層して第１反射層３ａを形成する。
【００３２】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を形成する。これらｎ型Ａｌ０．５Ｉｎ０．５Ｐ層及びｎ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を交互に１０ペア積層して、第２反射層３ｂを形成する。
【００３３】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びセレン化水素を供給して、セレンがドープされた約１μｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層からなるｎ型クラッド層４を形成する。
【００３４】
次に、キャリアガスによりＴＭＩ、ＴＭＧ及びホスフィンを供給して、約２ｎｍ〜約２０ｎｍの厚みを有する（ＡｌｐＧａ１−ｐ）ｑＩｎ１−ｑＰ層（０≦ｐ≦０．５，０．３≦ｑ≦０．７）からなる井戸層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ及びホスフィンを供給して約３ｎｍ〜約３０ｎｍの厚みを有する（ＡｌｒＧａ１−ｒ）ｓＩｎ１−ｓＰ層（０≦ｒ≦１，０．３≦ｓ≦０．７）からなるバリア層を形成する。これら井戸層及びバリア層を交互に６０ペア積層して、発光層５を形成する。
【００３５】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約１μｍの厚みを有するｐ型Ａｌ０．５Ｉｎ０．５Ｐ層からなるｐ型クラッド層６を形成する。
【００３６】
次に、キャリアガスによりＴＭＧ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約１０μｍの厚みを有するｐ型ＧａＰ層からなるｐ型コンタクト層７を形成する。
【００３７】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約４０ｎｍの厚みを有するｐ型Ａｌ０．５Ｉｎ０．５Ｐ層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約４０ｎｍの厚みを有するｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を形成する。そして、これらｐ型Ａｌ０．５Ｉｎ０．５Ｐ層及びｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を交互に５ペア〜１０ペア積層されたＤＭＲ構造を形成する。最後に、フォトリソグラフィー技術及びエッチング技術を用いて、ＤＢＲ構造をパターニングして電極側反射層８を形成する。
【００３８】
次に、スパッタ法を用いて、約３０００ｎｍの厚みを有するＡｕＢｅ（または、ＡｕＺｎ）／Ａｕの積層構造をｐ型コンタクト層７の上面と電極側反射層８の上面及び側面とを覆うように形成する。そして、フォトリソグラフィー技術及びエッチング技術を用いて積層構造をパターニングして、ｐ側電極９を形成する。
【００３９】
次に、基板２の裏面全体に、約３００ｎｍ〜約１０００ｎｍ、好ましくは約５００ｎｍの厚みを有するＡｕＧｅ／Ａｕの積層構造からなるｎ側電極１０を形成する。その後、アニーリングによりｐ側電極９とｐ型コンタクト層７及びｎ側電極１０と基板２との間をオーミック接続させる。
【００４０】
最後に、素子単位に分割して、半導体発光素子１が完成する。
【００４１】
上述したように、半導体発光素子１では、反射帯域幅の広い第１反射層３ａと反射強度の強い第２反射層３ｂとを設けることによって、発光層５が１層のみで１波長の光のみを発光する場合でも、第２反射層３ｂにより反射強度を向上させつつ、第２反射層３ｂにより反射できない入射角度で入射した光をも第１反射層３ａによって反射することで反射帯域幅を広げることができる。この結果、半導体発光素子１では、外部へ照射される光の強度を向上させることができる。
【００４２】
また、発光層５からの光を吸収するｎ型ＧａＡｓ層を含む第１反射層３ａよりも第２反射層３ｂを発光層５側に形成することによって、第１反射層３ａのｎ型ＧａＡｓ層によって光が吸収される前に、第２反射層３ｂにより光を反射することができるので、反射強度をより向上させることができる。
【００４３】
次に、上述した半導体発光素子の効果を証明するために行った実験について説明する。
【００４４】
（第１反射層に関する第１実験）
最初に、第１反射層に対応させた試料Ａ及び試料Ａと比較するための試料Ｂについて説明する。試料Ａは、ｎ型ＧａＡｓ基板上に約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層と約４０ｎｍの厚みを有するｎ型ＧａＡｓ層とが交互に１０ペア積層されたＤＢＲ構造からなる反射層が形成されたものである。試料Ｂは、ｎ型ＧａＡｓ基板上に約５０ｎｍの厚みを有するｎ型Ａｌ０．７Ｇａ０．３Ａｓ層と約４０ｎｍの厚みを有するｎ型ＧａＡｓ層とが交互に１０ペア積層されたＤＢＲ構造からなる反射層が形成されたものである。試料Ａ及び試料Ｂの反射層には、ｎ型のドーパントとしてシリコンがドープされている。尚、試料Ａにおけるｎ型Ａｌ０．５Ｉｎ０．５Ｐ層とｎ型ＧａＡｓ層との屈折率差は、約０．５７８であり、試料Ｂにおけるｎ型Ａｌ０．７Ｇａ０．３Ａｓ層とｎ型ＧａＡｓ層との屈折率差は約０．５１８である。
【００４５】
まず、各試料Ａ、Ｂの反射面に垂直な方向（以下、０°という）から光を照射して反射強度（Ｖ）を測定した。尚、ここでいう反射強度とは、反射された光を電圧に変換したものである。その結果を図２の△に示す。
【００４６】
次に、反射面に対する光の入射角度を変化させつつ各試料Ａ、Ｂの反射強度を測定し、反射強度が最大値の１／２になった入射角度を反射帯域幅（°）とした。その結果を図２の○に示す。
【００４７】
図２に示すように、試料Ａ及び試料Ｂの反射強度はそれぞれ０．３７５Ｖと０．３８４Ｖである。一方、試料Ａ及び試料Ｂの反射帯域幅は、それぞれ４２°と３９°である。
【００４８】
（第２反射層に関する第２実験）
最初に、第２反射層に対応させた試料Ｃ１及び試料Ｃ１と比較するための試料Ｃ２、Ｃ３について説明する。試料Ｃ１は、ｎ型ＧａＡｓ基板上に約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層と約４０ｎｍの厚みを有するｎ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層とが交互に１０ペア積層されたＤＢＲ構造からなる反射層が形成されたものである。試料Ｃ２は、ｎ型ＧａＡｓ基板上に約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層と約４０ｎｍの厚みを有するｎ型（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ層とが交互に１０ペア積層されたＤＢＲ構造からなる反射層が形成されたものである。試料Ｃ３は、ｎ型ＧａＡｓ基板上に約４０ｎｍの厚みを有するｎ型Ａｌ０．５Ｉｎ０．５Ｐ層と約４０ｎｍの厚みを有するｎ型（Ａｌ０．８５Ｇａ０．１５）０．５Ｉｎ０．５Ｐ層とが交互に１０ペア積層されたＤＢＲ構造からなる反射層が形成されたものである。試料Ｃ１〜Ｃ３の反射層には、ｎ型のドーパントとしてシリコンがドープされている。尚、各試料Ｃ１〜Ｃ３におけるｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層とｎ型Ａｌ０．５Ｉｎ０．５Ｐ層の屈折率差は、それぞれ約０．２４９、約０．１６８、約０．０４５である。
【００４９】
これらの試料Ｃ１〜Ｃ３について反射強度及び反射帯域幅に関する実験を行った。尚、測定方法は上述し試料Ａ、Ｂの際と同じである。その結果を図３の△（反射強度）及び○（反射帯域幅）に示す。
【００５０】
図３に示すように、試料Ｃ１〜Ｃ３の反射強度はそれぞれ０．４５Ｖ、０．３１Ｖ、０．１８９Ｖである。一方、試料Ｃ１〜Ｃ３の反射帯域幅は、それぞれ２７．６°、２０°、１６°である。
【００５１】
第１実験及び第２実験の結果より、試料Ａが最も反射帯域幅が広く、試料Ｃ１が最も反射強度が強いことがわかる。
【００５２】
（試料Ａと試料Ｃ１の組み合わせに関する第３実験）
まず、反射帯域幅が最大の試料Ａと反射強度が最大の試料Ｃ１を組み合わせた試料Ｄについて説明する。試料Ｄは、ｎ型ＧａＡｓ基板上に試料Ａの反射層を形成した後、その反射層上に試料Ｃ１の反射層を形成して作製した。
【００５３】
この試料Ｄについて反射強度及び反射帯域幅に関する実験を行い測定した。その結果、試料Ｄでは、０．６Ｖの反射強度と３５°の反射帯域幅を得ることができた。この測定結果より、試料Ｄでは、試料Ａ及び試料Ｃ１よりも反射強度を向上させることができるとともに、試料Ｃ１よりも反射帯域幅を広げることができた。これにより、反射帯域幅が最大の試料Ａと反射強度が最大の試料Ｃ１とを組み合わせることにより、外部へ照射される光の強度が向上することがわかる。
【００５４】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００５５】
例えば、上述した実施形態では、基板側反射層３を第１反射層３ａ及び第２反射層３ｂの２層構造に構成したが、電極側反射層８を反射帯域幅の広い第１反射層と反射強度の強い第２反射層により構成してもよい。
【００５６】
また、上述した実施形態では、反射強度の強い第２反射層３ｂを第１反射層３ａよりも発光層５側に形成したが、第１反射層３ａを第２反射層３ｂよりも発光層５側に形成してもよい。
【００５７】
また、各半導体層や電極を構成する材料や厚みなどは適宜変更可能である。例えば、第１反射層３ａ、第２反射層３ｂ、ｎ型クラッド層４、電極側反射層８を構成するＡｌ０．５Ｉｎ０．５Ｐ層には、ＡｌｘＩｎ１−ｘＰ層（０．３≦ｘ≦０．７）を適用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明による半導体発光素子の断面図である。
【図２】第１反射層の反射強度及び反射帯域幅の実験結果を示す図である。
【図３】第２反射層の反射強度及び反射帯域幅の実験結果を示す図である。
【符号の説明】
【００５９】
１    半導体発光素子
２    基板
３ａ  第１反射層
３ｂ  第２反射層
３    基板側反射層
４    ｎ型クラッド層
５    発光層
６    ｐ型クラッド層
７    ｐ型コンタクト層
８    電極側反射層
９    ｐ側電極
１０  ｎ側電極
【図１】
2008159626.tif 000003
【図２】
2008159626.tif 000004
【図３】
2008159626.tif 000005