(57)【要約】【課題】電圧制御型発振器（ＶＣＯ）等のアナログ回路において、プロセスばらつきを補償することができる技術を提供する。【解決手段】入力電圧を電流に変換する電圧電流変換回路１０６と、電圧電流変換回路１０６で変換された電流により発振周波数が制御されるリング発振器１０７とを有し、電圧電流変換回路１０６は、周波数範囲を調整するカレントミラー回路３０７と、減算電流を発生する低域リミッタ３０９と、プロセスばらつきを調整するカレントミラー回路３０８とを有し、低域リミッタ３０９は、プロセスばらつきの変動に応じて前記減算電流が調整される機能を有することを特徴とする。【選択図】図３
2008085534.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を電流に変換する電圧電流変換回路と、
前記電圧電流変換回路で変換された電流により発振周波数が制御されるリング発振器とを有し、
前記電圧電流変換回路は、周波数範囲を調整する第１のカレントミラー回路と、減算電流を発生する低域リミッタと、プロセスばらつきを調整する第２のカレントミラー回路とを有し、
前記低域リミッタは、プロセスばらつきの変動に応じて前記減算電流が調整される機能を有することを特徴とする電圧制御型発振器。
【請求項２】
請求項１記載の電圧制御型発振器において、
前記低域リミッタの減算電流は、前記電圧制御型発振器の選別工程において調整されることを特徴とする電圧制御型発振器。
【請求項３】
請求項１記載の電圧制御型発振器において、
前記低域リミッタの減算電流は、ヒューズを切断することにより調整されることを特徴とする電圧制御型発振器。
【請求項４】
請求項１記載の電圧制御型発振器において、
前記低域リミッタの減算電流は、前記第２のカレントミラー回路と連動して調整されることを特徴とする電圧制御型発振器。
【請求項５】
請求項１記載の電圧制御型発振器において、
前記低域リミッタは、第３のカレントミラー回路を具備して成り、
前記第３のカレントミラー回路は、複数のトランジスタと、前記複数のトランジスタを切り替える複数のスイッチとを有することを特徴とする電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型発振器に関し、特に、製造プロセスばらつきによる電圧制御型発振器の周波数制御特性の変動を調整する技術に関する。
【背景技術】
【０００２】
例えば、電圧制御型発振器（ＶＣＯ；Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、以下「ＶＣＯ」という）においては、特許文献１〜４等に記載される技術がある。
【０００３】
特許文献１及び２には、プロセス変動や環境変動に応じて、ＶＣＯに流れる電流を最適化するキャリブレーション回路を有する位相同期ループ（ＰＬＬ；Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ、以下「ＰＬＬ」という）回路が記載されている。
【０００４】
特許文献３には、プロセスばらつきの変動を考慮しつつ、電圧電流変換回路内の出力電流を決定する可変抵抗回路を有するＶＣＯを搭載したＰＬＬ回路が記載されている。
【０００５】
特許文献４には、製造プロセスのばらつきによる影響を受けないＶＣＯを有するデータ再生用ＰＬＬ回路を搭載した光ディスク再生装置が記載されている。
【特許文献１】特開２０００−０４９５９７号公報
【特許文献２】特開２００３−０７８４１０号公報
【特許文献３】特開２００６−０３３１９７号公報
【特許文献４】特開２００４−２００７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、プロセスの微細化が進み、デジタル回路の高速化が可能になってきた。ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）の設計においても、使用プロセスの微細化が進み、デジタル回路を高速化することにより、Ｂｌｕ−ｒａｙ（商標）に対応し、高倍速での書き込み、読み取り可能な信号処理ＬＳＩ（半導体集積回路）を設計しようとしている。
【０００７】
しかしながら、アナログ回路を同じＬＳＩ上に搭載する場合、プロセスの微細化によるリーク電流の増加及びプロセスばらつきの拡大が問題となってきている。そこで、リーク電流がばらつくことに対して、そのばらつきを補償する必要がある。
【０００８】
例えば、特許文献１及び２では、キャリブレーション回路により、プロセス変動を補償している。しかし、この場合、キャリブレーション回路のためのレイアウト面積が増大してしまう。また、電源投入時にキャリブレーションを実行する時間が余計に必要になる。また、回路増加による雑音特性の悪化も懸念される。さらに、キャリブレーション回路自体の選別テストも必要になってくる。
【０００９】
そこで、本発明の目的は、ＶＣＯ等のアナログ回路において、プロセスばらつきを補償することができる技術を提供することにある。
【００１０】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、本発明による電圧制御型発振器は、入力電圧を電流に変換する電圧電流変換回路と、前記電圧電流変換回路で変換された電流により発振周波数が制御されるリング発振器とを有し、前記電圧電流変換回路は、周波数範囲を調整する第１のカレントミラー回路と、減算電流を発生する低域リミッタと、プロセスばらつきを調整する第２のカレントミラー回路とを有し、前記低域リミッタは、プロセスばらつきの変動に応じて前記減算電流が調整される機能を有することを特徴とする。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１４】
ＶＣＯ等のアナログ回路において、プロセスばらつきによる発振範囲の変動を抑えることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
図１は本発明の一実施の形態によるＰＬＬ回路の構成を示すブロック図である。
【００１７】
まず、図１により、本実施の形態によるＰＬＬ回路の構成の一例を説明する。本実施の形態のＰＬＬ回路は、例えば、位相周波数比較器１０１と、チャージポンプ１０２と、ループフィルタ１０３と、ＶＣＯ１０４と、分周回路１０５などから構成される。
【００１８】
位相周波数比較器１０１は、一方の端子に入力される基準信号（リファレンス）Ｆｒと他方の端子に入力されるフィードバック信号Ｆｂとの位相差を検出して、位相差に応じた位相比較信号を出力する。チャージポンプ１０２は位相比較信号に応じてループフィルタ１０３を駆動する。ループフィルタ１０３はチャージポンプ１０２の出力を平滑化し、ＶＣＯ１０４の発振器制御電圧を出力する。ＶＣＯ１０４は、発振器制御電圧に応じた周波数で発振を行う。ＶＣＯ１０４の出力Ｆｏと、位相周波数比較器１０１のフィードバック信号Ｆｂが入力される他方の端子との間には、分周回路１０５が設けられ、フィードバックループが構成される。
【００１９】
このような構成をとることにより、ＰＬＬ回路は基準信号Ｆｒとフィードバック信号Ｆｂの位相と周波数が一致するように制御される。ここで、分周回路１０５の分周数Ｎには任意の正の整数を選択することができ、ＰＬＬ回路収束時においてＶＣＯ１０４より出力される信号（Ｆｏ）の周波数は基準信号ＦｒのＮ倍となる。
【００２０】
上記ＰＬＬ回路をクロック発生用としてＬＳＩに搭載する場合、ＬＳＩが処理を行っている間は高周波数動作、スタンバイ時は低周波数動作など、設定に応じて１つのＬＳＩが様々な周波数で動作可能であることが望まれる。したがって、ＰＬＬ回路には、広い周波数範囲で動作できることが望まれる。
【００２１】
また、ＰＬＬ回路がＬＳＩ内外のクロックの位相調整用に適用される場合も同様に、外部バスの動作周波数は、使用者の目標性能に応じて幅広く変化するため、ＰＬＬ回路には広い周波数範囲で動作できることが要求される。
【００２２】
図２は、ＶＣＯ１０４の電気的特性を示す模式図である。
【００２３】
ＶＣＯ１０４は、電圧電流変換回路１０６と、リング発振器１０７などから構成される。ループフィルタ１０３で平滑化された発振器制御電圧は、電圧電流変換回路１０６において制御電流に変換され、リング発振器１０７の発振周波数は、その制御電流により制御される。結果として、発振器制御電圧の値に応じて、ＶＣ０１０４の出力（Ｆｏ）の発信周波数が変化する。このとき、電圧電流変換回路１０６の中でリーク電流が発生する。
【００２４】
図３は、チャージポンプ１０２、ループフィルタ１０３、電圧電流変換回路１０６及びリング発振器１０７の概略構成を示す模式図である。
【００２５】
チャージポンプ１０２は、カレントミラー回路３０１，３０２と、トランジスタ３０３，３０４などから構成される。位相周波数比較器１０１からの位相比較信号により、トランジスタ３０３を介してチャージが行われ、トランジスタ３０４を介してディスチャージが行われる。
【００２６】
ループフィルタ１０３は、抵抗３０５と容量３０６などにより構成される。発振器制御電圧は、ループフィルタ１０３により平滑化され、電圧電流変換回路１０６に入力される。
【００２７】
電圧電流変換回路１０６は、カレントミラー回路３０７，３０８と、低域リミッタ３０９と、トランジスタ３１０などから構成される。発振器制御電圧がトランジスタ３１０のゲートに入力し、ゲート電圧に応じてトランジスタ３１０のドレイン電流が変化し、その電流変化がカレントミラー回路３０７，３０８及び低域リミッタ３０９により制御電流に反映される。カレントミラー回路３０７は、例えば、４ｂｉｔ／１６階調の構成となっており、外部から周波数範囲の調整が可能となっている。同様に、カレントミラー回路３０８も、４ｂｉｔ／１６階調の構成となっており、外部からプロセスばらつきの調整ができるようになっている。例えば、カレントミラー回路３０７，３０８の４ｂｉｔのそれぞれの電流は１：２：４：８の比率とする。低域リミッタ３０９は、減算電流を発生する。
【００２８】
リング発振器１０７は、カレントミラー回路３１１と、複数の差動増幅器３１２などから構成される。複数の差動増幅器３１２により遅延が発生し、最終段の出力を反転して初段の差動増幅器に入力することにより、発振する。その際、遅延は、制御電流により変化するため、制御電流により発振周波数が制御される。
【００２９】
図４及び図５は、低域リミッタ３０９における減算電流の調整方法を示す説明図である。図４及び図５において、横軸はＶＣＯ１０４の入力の発振器制御電圧を示し、縦軸はＶＣＯ１０４の出力の発振周波数を示す。また、チャージポンプ１０２の制御可能範囲を０．２Ｖ〜０．５Ｖとする。図４（ａ）は正常状態の特性である。
【００３０】
電圧電流変換回路１０６の中でリーク電流が発生するため、図４（ｂ）のように発振周波数が持ち上がり、ＶＣＯの下限仕様を満たさなくなる。そこで、図４（ｃ）のように低域リミッタ３０９で電流を減算し、補償する。
【００３１】
しかし、リーク電流は一定ではなく、トランジスタ３１０の閾値電圧Ｖｔｈ等のプロセス変動により、リーク電流がばらつく。したがって、図５（ａ）のように低域リミッタ３０９で電流を引き過ぎると、発振周波数が下がり過ぎてＶＣＯの上限仕様を満たさなくなってしまう。一方、図５（ｂ）のように低域リミッタ３０９での電流の引きが足りないと、発振周波数が上がりすぎてＶＣＯの下限仕様を満たさなくなってしまう。
【００３２】
リーク電流の変動は、プロセス変動によるリング発振器１０７の速度変化と比例する。プロセス変動によるリング発振器１０７の速度変化は、カレントミラー回路３０８によりＬＳＩ選別工程で調整され、その調整結果はレーザカットされ、個々のＬＳＩにデータとして保存される。この結果を参照することにより、リーク電流の値を見積もって、低域リミッタ３０９の減算電流を決定する。これにより、リーク電流のプロセスばらつきの補償が可能となる。具体的には、例えば、低域リミッタ３０９を図６のような回路構成とする。
【００３３】
図６は、低域リミッタ３０９の構成例を示す回路図である。
【００３４】
低域リミッタ３０９は、例えば、トランジスタ６０１，６０２，６０３，６０４，６０５と、スイッチ６０６，６０７，６０８，６０９と、インバータ６１０，６１１，６１２，６１３などから構成される。トランジスタ６０１，６０２，６０３，６０４，６０５はカレントミラー回路を構成し、トランジスタ６０１を流れる定電流に比例した電流がトランジスタ６０２，６０３，６０４，６０５のそれぞれに流れ、それらの総和が減算電流となる。トランジスタ６０２，６０３，６０４，６０５のそれぞれのサイズを、１：２：４：８の比率とし、４ｂｉｔ／１６階調で減算電流を調整できるようになっている。スイッチ６０６，６０７，６０８，６０９の入力には、プロセスばらつき調整の４ｂｉｔ／１６階調の信号をインバータ６１０，６１１，６１２，６１３で反転して入れる。インバータ６１０，６１１，６１２，６１３の入力側には、図示していないが、レジスタが接続されており、そのレジスタの値を書き換えることで減算電流を調整することができる。また、そのレジスタは、ヒューズによる設定値により電源投入時に初期化される。このヒューズによる設定値は、プロセスばらつき調整と連動しており、ＬＳＩ選別時に、ヒューズをカットすることにより設定される。そして、プロセスばらつきに対してリーク電流変動を相殺するように減算電流が動作する。
【００３５】
ＬＳＩ選別時に、テスタでＶＣＯの周波数測定を行い、プロセスばらつきを調整できる設定にして、レーザカッタでヒューズを飛ばして、設定値（４ｂｉｔ／１６階調）を書き込んでいる。これに連動して、低域リミッタ３０９のリミッタ電流を設定すれば、プロセスばらつきを込みにして、リミット電流を決定できるため、ＶＣＯ周波数範囲の製造ばらつきによる問題を解決できる。
【００３６】
図７は、プロセスばらつき調整のカレントミラー回路３０８によるプロセスばらつきを調整する方法を示す説明図である。図７（ａ）は正常状態のＶＣＯ特性である。
【００３７】
プロセスばらつきによりＶｔｈが小さくなった場合、リング発振器１０７が遅くなるため、図７（ｂ）に示すように、周波数／制御電流の傾きが下がってくる。そこで、プロセスばらつき調整のカレントミラー回路３０８により電流量を増加させ、制御電流／発振器制御電圧の傾きを引き上げる（電流を増やす）。これにより、周波数／発振器制御電圧の特性が正常状態と同じ傾きとなり、プロセスばらつきが調整される。
【００３８】
また、プロセスばらつきによりＶｔｈが大きくなった場合、リング発振器１０７が速くなるため、図７（ｃ）に示すように、周波数／制御電流の傾きが上がってくる。そこで、プロセスばらつき調整のカレントミラー回路３０８により電流量を低減させ、制御電流／発振器制御電圧の傾きを引き下げる（電流を減らす）。これにより、周波数／発振器制御電圧の特性が正常状態と同じ傾きとなり、プロセスばらつきが調整される。
【００３９】
したがって、本実施の形態の電圧制御型発振器（ＶＣＯ）によれば、プロセスばらつきによるＶＣＯ発振範囲の変動を抑えることができる。その理由は、以下のとおりである。
【００４０】
すなわち、ＭＯＳ素子（トランジスタ）のばらつきは、Ｖｔｈ（しきい値電圧）のばらつきで見ることができる。Ｖｔｈは製造範囲内で、ウエハごとにばらつく。リング発振器の電流−周波数の関係は、Ｖｔｈのばらつきに関係し、Ｖｔｈが大きくなると周波数が下がり（遅くなり）、Ｖｔｈが小さくなると周波数は上がる（速くなる）。したがって、ＬＳＩ選別工程で、一定電流での発振周波数を見て、プロセスばらつきを加味して個々のＬＳＩに対して調整を行い、その結果をヒューズで格納する。
【００４１】
本発明の着目点は、リーク電流もまたＶｔｈに依存して変化することである。Ｖｔｈが大きくなるとリーク電流は減り、Ｖｔｈが小さくなるとリーク電流は増える。したがって、同じ結果を参照して、低域リミッタの減算回路の電流値を変化させる。Ｖｔｈが大きくなると、減算電流を減らし、小さくなると減算電流を増やす。このことによって、電流変動をほぼキャンセルできる。
【００４２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４３】
本発明は、広い可変範囲を要求されるＶＣＯに利用可能である。リーク電流の多い微細化プロセスでＶＣＯを設計する場合や、消費電流の小さなリング発振器により低速で発振させる必要のある場合などは、特に有効である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態によるＰＬＬ回路の構成を示すブロック図である。
【図２】ＶＣＯの電気的特性を示す模式図である。
【図３】本発明の一実施の形態によるＰＬＬ回路において、チャージポンプ、ループフィルタ、電圧電流変換回路及びリング発振器の概略構成を示す模式図である。
【図４】（ａ），（ｂ），（ｃ）は、低域リミッタにおける減算電流の調整方法を示す説明図である。
【図５】（ａ），（ｂ）は、低域リミッタにおける減算電流の調整方法を示す説明図である。
【図６】本発明の一実施の形態によるＶＣＯにおいて、低域リミッタの構成例を示す回路図である。
【図７】（ａ），（ｂ），（ｃ）は、本発明の一実施の形態によるＶＣＯにおいて、プロセスばらつき調整のカレントミラー回路によるプロセスばらつきを調整する方法を示す説明図である。
【符号の説明】
【００４５】
１０１  位相周波数比較器
１０２  チャージポンプ
１０３  ループフィルタ
１０４  ＶＣＯ（電圧制御型発振器）
１０５  分周回路
１０６  電圧電流変換回路
１０７  リング発振器
３０１，３０７，３０８，３１１  カレントミラー回路
３０３，３０４，３１０，６０１〜６０５  トランジスタ
３０５  抵抗
３０６  容量
３０９  低域リミッタ
３１２  差動増幅器
６０６〜６０９  スイッチ
６１０〜６１３  インバータ  
【図１】
2008085534.tif 000003
【図２】
2008085534.tif 000004
【図３】
2008085534.tif 000005
【図４】
2008085534.tif 000006
【図５】
2008085534.tif 000007
【図６】
2008085534.tif 000008
【図７】
2008085534.tif 000009