(57)【要約】      （修正有）【課題】半導体装置の高速化及び小型高密度化によって、電源、グランド面積の増加やパスコン,ダンピング抵抗を十分に設置することが出来なくなってきたが、信号波形の乱れを抑制し、信号品質を確保できる配線基板を備えた半導体装置を提供する。【解決手段】信号配線１８の外周面のうち、グランド１４に最も近い平面に、通常抵抗材料１１より高抵抗な高抵抗材料層１２を形成する。表面が高抵抗であることから表皮効果と近接効果により表面を流れる高周波成分を減衰させ、信号配線の高抵抗部分がダンピング抵抗のように作用する。このことで、信号配線自体で信号ノイズを低減することが可能になる。【選択図】図３
2008159752.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板に実装された半導体装置において、前記パッケージ基板は誘電体層上に通常抵抗材料層からなる信号配線とグランド配線とを備え、前記信号配線はその外周平面のうちグランド配線に最も近い平面には、前記通常抵抗材料層の表面にさらに高抵抗材料層を設けたことを特徴とする半導体装置。
【請求項２】
前記パッケージ基板は、さらにボンディングリードと外部端子とを備え、前記誘電体層の一部が開口されたボンディング領域において、露出されたボンディングリードは半導体チップのボンディングパッドに接続され、さらに前記パッケージ基板内の配線により前記外部端子に接続されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記グランド配線と前記信号配線とが同層の金属配線で構成された場合には、前記信号配線と前記グランド配線との面に近接対向するそれぞれの側面に高抵抗材料層を設けたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記グランド配線が前記信号配線と異なる金属配線層のグランドプレーンとして構成された場合には、前記グランドプレーンに近接対向する前記信号配線の平面に高抵抗材料層を設けたことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記信号配線として差動信号配線が隣接された場合には、隣接された差動信号配線の近接対向する側面にさらに高抵抗材料層を設けたことを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記グランド配線が前記信号配線とは異なる金属配線層のグランドプレーンとして構成され、前記信号配線として差動信号配線が隣接された場合には、隣接する前記差動信号配線の間隔に対向するグランドプレーンの表面領域に高抵抗材料層を設けたことを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記ボンディングリードは、ボンディング時の衝撃により切断されるくびれ部を備えたことを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記開口されたボンディング領域はボンディング後に、樹脂封止されることを特徴とする請求項２に記載の半導体装置。
【請求項９】
前記前記通常抵抗材料層は銅から構成され、前記高抵抗材料層は銅より高抵抗である金属から構成されることを特徴とする請求項２に記載の半導体装置。
【請求項１０】
前記高抵抗材料層は、４２Ａｌｌｏｙ、オメガプライＲＣＭのいずれかを含むことを特徴とする請求項２に記載の半導体装置。
【請求項１１】
前記誘電体層は、ポリイミドから構成されたことを特徴とする請求項２に記載の半導体装置。
【請求項１２】
前記外部端子は、はんだボールから構成されたことを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に信号ノイズを低減可能なパッケージ基板に実装された半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置は、動作速度の高速化とともに、低消費電力化が進められている。そのため従来は問題視する必要がなかった様々な問題が発生している。その中にSignal Integrity（SI）、Power Integrity(PI)という問題がある。ＳＩとは半導体装置における信号伝送時の伝送波形品質の問題である。半導体装置における広い周波数成分を持つディジタル信号を、いかに劣化させずに伝送し、その伝送波形品質を確保することである。また、ＰＩとは電源の品質を問題である。電源が安定した状態でないと、電源に接続されている伝送回路への電力供給不足により電源電圧が変動し、信号波形の乱れ、放射ノイズが発生し、信号波形が劣化することになる。
【０００３】
この信号劣化には様々な要因があり、その中に高速信号によるノイズが大きな要因の一つとして挙げられる。図１を用いて、劣化した信号波形とその原因について説明する。図１（Ａ）には理想的な信号波形１を示す。信号波形１は、ローレベル、立ち上がり、ハイレベル、立ち下がりがそれぞれ直線で描かれる矩形波となっている。この波形の場合には、電源電圧の安定も含めて全てが理想的である。
【０００４】
しかし、半導体の動作速度が高速化し、信号が高速になればなるほど実際の信号波形の乱れは顕著になる。信号波形には、リンギング（各伝送線路やコンポーネントの接続の際に発生するインピーダンス不整合による多重反射）や、オーバーシュート・アンダーシュートによるノイズが発生しやすくなる。図１（Ｃ）に示すように、オー バーシュート３、アンダーシュート４を含む波形となる。オー バーシュート３、アンダーシュート４は、ドライバから出力される信号の立ち上がり、立ち下がりが定常的なハイ・ローレベルを瞬時的に上回ることから発生する。そのため現実の信号波形２としては、図１（Ｂ）に示すようにオー バーシュート３、アンダーシュート４部分を、できる限りなくすような工夫が行われる。
【０００５】
また、電源においては、同時スイッチングノイズ等の問題がある。
【０００６】
図２を用いて、同時スイッチングノイズについて説明する。５はＶＤＤ、６はＶＳＳ、７は動作時に発生する電流パス、８はトランジスタである。トランジスタ８が全て同時に切り替わった場合、電流パス７−１から７−Ｎに電流が同時に流れることになる。すなわち、電流パス７は、電流パス７−１から７−Ｎまで全ての電流を供給しなければならない。
【０００７】
その結果、ＶＤＤ５に大電流が流れることによって、起電力が大きくなり、ノイズが発生する。これが同時スイッチングノイズである。このような問題の対処方法として、電源やグランドの配線面積を広げるために多層基板を使用、バイパスコンデンサ（パスコン）やダンピング抵抗を実装することや、インピーダンス整合を行うことで対応してきた。しかし、半導体装置の高速化及び小型高密度化によって、電源、グランド面積の増加や、パスコン、ダンピング抵抗を十分に設置することが出来なくなってきた。そのために信号波形の乱れが発生し、信号品質が劣化するという問題がある。
【０００８】
信号波形の劣化に関する先行特許文献として、下記特許文献がある。特許文献１（特開２００３−２８３１４８）では、多層配線基板において電源層とグラウンド層を低抵抗導電体層と高抵抗導電体層の積層構造とする。積層構造の電源層とグラウンド層の対向面をそれぞれ高抵抗導電体層とすることで、電源層やグラウンド層で発生する電源電圧変動や放射ノイズを抑制している。特許文献２（特開２００３−２３４４２９）では、半導体チップを搭載したＣＳＰにおいて、半導体チップとパンプ電極間を配線する再配線パターンの表面に高抵抗金属材料からなるコーティング層を設けている。
【０００９】
特許文献３（特開２００３−３３２７３５）では、配線基板の絶縁層に接する片面または両面に配線パターンとは異なる高抵抗率を有するアンカー部を設けている。特許文献４（特開２００４−０８７９２８）では、高周波信号を伝送する配線導体層の対向面の表面抵抗を下地導体の１．５倍以下とする主導体層で形成している。特許文献５（特開２００４−３２７７４５）の配線基板は、配線パターンの表面部における酸化防止用の高抵抗層の厚みを１μｍ以下、または高抵抗層を設けないようにしている。しかしこれらの先行特許文献には、本発明の課題、及びその解決を示唆する技術に関しては何ら記載されていない。
【００１０】
【特許文献１】特開２００３−２８３１４８号公報
【特許文献２】特開２００３−２３４４２９号公報
【特許文献３】特開２００３−３３２７３５号公報
【特許文献４】特開２００４−０８７９２８号公報
【特許文献５】特開２００４−３２７７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記したように、近年の半導体デバイスの高速化,低消費電力化に伴い、実装ボード及びパッケージ基板上での高速信号によって生じるノイズが信号伝送に与える影響度が増してきている。高速信号によって生じるノイズの例として、リンギングや、オーバーシュート・アンダー シュートなどがある。これらノイズに対する従来の対処方法は、基板上にダンピング抵抗の設置や、インピーダンス整合を行うことで対応してきた。しかし、半導体装置の高速化及び小型高密度化によって、電源、グランド面積の増加やパスコン,ダンピング抵抗を十分に設置することが出来なくなってきた。そのために信号波形の乱れが発生し、信号品質が劣化するという問題がある。
【００１２】
本発明の目的はこれらの課題に鑑み、信号波形の乱れを抑制し、信号品質を確保できる配線基板を備えた半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１４】
本発明の半導体装置はパッケージ基板に実装され、前記パッケージ基板は誘電体層上に通常抵抗材料層からなる信号配線とグランド配線とを備え、前記信号配線はその外周平面のうちグランド配線に最も近い平面には、前記通常抵抗材料層の表面にさらに高抵抗材料層を設けたことを特徴とする。
【００１５】
本発明の半導体装置の前記パッケージ基板は、さらにボンディングリードと外部端子とを備え、前記誘電体層の一部が開口されたボンディング領域において、露出されたボンディングリードは半導体チップのボンディングパッドに接続され、さらに前記パッケージ基板内の配線により前記外部端子に接続されたことを特徴とする。
【００１６】
本発明の半導体装置においては、前記グランド配線と前記信号配線とが同層の金属配線で構成された場合には、前記信号配線と前記グランド配線との面に近接対向するそれぞれの側面に高抵抗材料層を設けたことを特徴とする。
【００１７】
本発明の半導体装置においては、前記グランド配線が前記信号配線と異なる金属配線層のグランドプレーンとして構成された場合には、前記グランドプレーンに近接対向する前記信号配線の平面に高抵抗材料層を設けたことを特徴とする。
【００１８】
本発明の半導体装置においては、前記信号配線として差動信号配線が隣接された場合には、隣接された差動信号配線の近接対向する側面にさらに高抵抗材料層を設けたことを特徴とする。
【００１９】
本発明の半導体装置においては、前記グランド配線が前記信号配線とは異なる金属配線層のグランドプレーンとして構成され、前記信号配線として差動信号配線が隣接された場合には、隣接する前記差動信号配線の間隔に対向するグランドプレーンの表面領域に高抵抗材料層を設けたことを特徴とする。
【００２０】
本発明の半導体装置の前記ボンディングリードは、ボンディング時の衝撃により切断されるくびれ部を備えたことを特徴とする。
【００２１】
本発明の半導体装置においては、前記開口されたボンディング領域はボンディング後に、樹脂封止されることを特徴とする。
【００２２】
本発明の半導体装置においては、前記前記通常抵抗材料層は銅から構成され、前記高抵抗材料層は銅より高抵抗である金属から構成されることを特徴とする。
【００２３】
本発明の半導体装置においては、前記高抵抗材料層は、４２Ａｌｌｏｙ、オメガプライＲＣＭのいずれかを含むことを特徴とする。
【００２４】
本発明の半導体装置の前記誘電体層は、ポリイミドから構成されたことを特徴とする。
【００２５】
本発明の半導体装置の前記外部端子は、はんだボールから構成されたことを特徴とする。
【発明の効果】
【００２６】
本発明の半導体装置は、半導体チップがパッケージ基板に実装され、半導体チップのパッドはパッケージ基板のボンディングリードに接続され、さらにパッケージ基板のはんだボールに接続されている。パッケージ基板の配線は、通常抵抗材料層と高抵抗材料層から構成される。実装ボードやパッケージ基板の配線パターンを伝送される高速動作信号のノイズ電流の大部分は高周波成分から成る。これらの信号のオーバーシュートやアンダーシュート,リンギングなどのノイズは、信号の高周波化によって生じる。
【００２７】
高抵抗材料層を信号配線のグランド配線側平面に使用することで、信号のオーバーシュートやアンダーシュート,リンギングなどのノイズを効率良く低減することが出来る効果がある。また、より小型化されたテープキャリアパッケージ基板内の信号配線とグランドプレーン間に適用することで、より大きなノイズ低減効果が得られる。
【発明を実施するための最良の形態】
【００２８】
本発明の半導体装置の実施形態について、図面を参照して説明する。
【実施例１】
【００２９】
本発明の実施例１の半導体装置について、図３〜８を参照して詳細に説明する。図３には２層配線パッケージ基板に実装された半導体装置の断面図を示す。図４〜６にはそれぞれの製造工程における断面図、あるいは平面図を示す。図７には信号配線―グランドプレーン間の伝送損失のグラフを示す。図８には、パッケージ基板の配線材料による表皮深さ（電流が流れる深さ）を示す。
【００３０】
図３は本発明の第１の実施例による半導体装置の断面図である。９は半導体チップ、１０はエラストマー、１１は信号配線の通常抵抗材料層（Cu）部分（厚さ１２〜１６μm）、１２は信号配線の高抵抗材料層部分（厚さ４〜８μm）、１３は信号配線とグランドプレーンの間の誘電体（ポリイミド、厚さ５０μm）、１４はグランドプレーン（Cu、厚さ２０μm）、１５はグランドプレーン上のソルダーレジスト、１６は半導体チップ上のＡｌパッド（ボンディングパッド）、１７ははんだボール（厚さ３５０μm）、１８は通常抵抗材料層１１と高抵抗材料層１２からなる信号配線である。
【００３１】
パッケージ基板は有機材料（例えばポリイミド）を基材とする基板であり、信号配線１８とグランドプレーン１４の２層配線を備えている。信号配線１８は通常抵抗材料層１１と、高抵抗材料層１２とから構成されている。通常抵抗材料層１１は、例えば銅（以下Ｃｕと記す）の低抵抗材料からなり、一般的に使用される低抵抗の配線材料により形成される。高抵抗材料層１２は、Ｃｕより高抵抗な金属材料であり、例えばオメガプライＲＣＭ（オメガテクノロジー社登録商標で、Ni-p合金）、４２Ａｌｌｏｙ等により形成される。エラストマー１０により、半導体チップ９とパッケージ基板は接着されている。信号配線１８は半導体チップのボンディングパッド１６に圧着され、パッケージ基板のはんだボール１７により外部に接続される。
【００３２】
次に、図４〜６を用いて、本発明の半導体装置の製造方法を説明する。まず、図４（Ａ）に示すように、信号配線用の通常抵抗材料層１１である銅箔と、高抵抗材料層１２である材料箔を貼り合わせる。さらにグランドプレーン１４となる銅箔付きの基材（ポリイミド）１３と貼り合わせる（図４Ｂ）。フォトレジスト２３を塗布し、パターニングする（図４Ｃ）。レーザー加工によりビア穴を形成する（図４Ｄ）。めっき法によりビア穴にＣｕを充填しビアを作製する（図４Ｅ）。パッケージ基板を裏返し、グランドプレーン１４となる銅箔の上にフォトレジスト２３ を塗布し、パターニングする（図４Ｆ）。エッチングによりパターンを形成する（図４Ｇ）。
【００３３】
パッケージ基板を裏返しフォトレジスト２３を塗布し、パターニングする（図５Ｈ）。エッチングによりパターンを形成する（図５Ｉ）。ソルダーレジスト１５を基板裏面及びエッチングホールに形成する（図５Ｊ）。ランド２４部分のレジストを除去する（図５Ｋ）。ボンディングするためのボンディング領域２６を開口し、ボンディングリード２５を残す（図５Ｌ）。ボンディングリード２５は信号配線と同じく形成され、半導体チップ９のボンディングパッド１６と圧着されるものである。ここまででボンディング基板が完成する。
【００３４】
図５Ｍは、ボンディング基板の裏面から見た平面図である。図５には１個のボンディング基板を示しているが、これらが連続したテープ基板である。ボンディング基板の裏面にははんだボールを設けるためのランド２４が配列されている。基板中央部にはボンディングするためのボンディング領域２６が開口され、ボンディングリード２５はボンディングパッド１６と圧着される。本実施においては、半導体チップの中央部にボンディングパッドを有する半導体チップを使用しているが、特に限定されるものではない。ボンディングリード２５及びボンディング領域２６は半導体チップのボンディングパッドの位置に対応して形成することができる。
【００３５】
続いて、半導体のパッケージング工程を説明する。ボンディング基板の表面にエラストマー１０を貼りつける（図６Ｎ）。回路が形成された半導体ウエハー２７を個片の半導体チップ９として切りだす（図６Ｏ）。切り出した半導体チップ９を、エラストマー１０を介してパッケージ基板と接着させる（図６Ｐ）。半導体チップ側のボンディングパッドにボンディングリード２５をボンディングする（図６Ｑ）。ボンディングリード２５は、その一部分が切断されやすいように細いくびれ部を有し、このボンディング時の衝撃力により、このくびれ部において切断される。ボンディング部をモールド樹脂２８で埋める（図６Ｒ）。ランド２４に、はんだボール１７を作製する。以上で本半導体装置は完成する。半導体装置のモールド樹脂による封止は半導体チップ全体を封止することもでき、各製品によって異なる。
【００３６】
図７に、信号配線とグランドプレーン間の伝送損失のグラフを示す。図７は図３の信号配線、誘電体、グランドプレーンを簡易モデル化し、電磁界シミュレーションによって求めたグラフである。解析空間は空気とし、境界条件を完全伝導面（伝導率∞）とした。シミュレータは、ANSOFT社製高周波３次元電磁界シミュレータＨＦＳＳを使用し、解析周波数範囲は５０MHzから１０GHzまで解析した。
【００３７】
図７のライン２９は信号配線全体をＣｕ［導電率＝5.8×107（Siemens/m）、透磁率＝1（H/m）］の場合のＳ２１波形である。ライン３０は信号配線全体をＮｉ［導電率＝1.4×106Siemens/m）、 透磁率＝600（H/m）］の場合のＳ２１波形である。ライン３１は、図３の高抵抗材料層１２をＮｉ［導電率＝1.4×106Siemens/m）、 透磁率＝600（H/m）］とし、通常抵抗材料層１１をＣｕ［導電率＝5.8×107（Siemens/m）、 透磁率＝1（H/m）］の場合のＳ２１波形である。ＣｕとＮｉを重ねた場合、低周波（１０MHｚ）付近ではＣｕのみの場合（ライン２９） に近い減衰量を示しているのに対して、高周波（１GHz以上）では、Ｎｉのみ（ライン３０）に近い減衰量を示している。これは、表皮効果の影響によって、電流が高周波では高抵抗材層を多く流れるようになったためである。
【００３８】
このときの配線材料による表皮深さ（電流が流れる深さ）の違いを図８にて説明する。図８のライン３２はＣｕの表皮深さを示しており、ライン３３はＮｉの表皮深さを示している。Ｃｕの場合でも、６０MHzを過ぎると、表皮深さは１０μｍ以下である。このため、ＣｕとＮｉを重ねた場合、ほとんどの電流がＮｉ部分を流れていると考えられる。よって、低周波ではＣｕに近い減衰量を示すが、高周波ではＮｉに近い減衰量を示す。
【００３９】
ノイズは、主に動作周波数とその高調波成分から成り、高い周波数成分をより含んでいる。動作周波数とそれより低い周波数成分は、信号自体を形成している。このため、信号の低周波成分は減衰が少なく、高周波成分の減衰を大きくすることで信号のノイズを減らすことができる。本発明の半導体装置は、低周波での減衰量が小さく、高周波での減衰量が大きいため、これが可能である。また、電流は配線内のよりグランドに近い部分を流れようとする（近接効果）。信号配線とグランドプレーン間の距離が、より近いものほどその効果は大きい。従って、小型化されたＣＳＰ（Chip Size Package）のテープキャリアパッケージ基板における信号配線とグランドプレーンに適用することで、より大きなノイズ低減効果が得られる。
【００４０】
本実施例の半導体装置は、パッケージ基板の信号配線を通常抵抗材料層、高抵抗材料層の２層構造とする。信号配線の外周面において、グランドプレーンに近い面を高抵抗材料層とする。グランドプレーンに近い表面を高抵抗材料層とし、表皮効果及び近接効果で流れる高周波成分を減衰させ、高周波ノイズを低減する。このため、信号配線自体がダンピング抵抗のような信号のノイズ低減効果を有する。このように高周波ノイズを低減することで、小型高密度化された高速動作可能な半導体装置が得られる。
【実施例２】
【００４１】
本発明の半導体装置の実施例２について、図９〜１４を参照して詳細に説明する。本実施例は１層配線パッケージ基板に実装された半導体装置において、信号配線の必要な側面のみに高抵抗材料層を設けた実施例である。図９には信号配線の両側面を高抵抗材料層としたパッケージ基板の断面図である。図１０には差動信号配線の近接対向する側面を高抵抗材料層としたパッケージ基板の断面図である。図１１には２つのグランド配線間に差動信号配線が配置され、差動信号配線の両側面、差動信号配線に近接対向するグランド配線の側面を高抵抗材料層としたパッケージ基板の断面図である。図１２にはそれぞれの製造工程における１層配線パッケージ基板の断面図を示す。図１３には１層配線パッケージ基板の平面図を示す。図１４には１層配線パッケージ基板に実装された半導体装置の断面図を示す。
【００４２】
図９〜１１の図においては、金属配線が形成され、ソルダーレジストを塗布した状態を簡略化して示している。本実施例においても通常抵抗材料層１１は、例えばＣｕの低抵抗材料であり、一般的に使用される低抵抗の配線材料により形成される。高抵抗材料層１２は、Ｃｕより高抵抗な金属材料で、例えばオメガプライＲＣＭ（オメガテクノロジー社登録商標で、Ni-p合金）、４２Ａｌｌｏｙ等により形成される。
【００４３】
図９に示す１層配線パッケージ基板は、２つのグランド配線１９の間に信号配線１８が配置されている。基材となるポリイミド１３の上にグランド配線１９と信号配線１８とが配置されている。配線を含む基板全面はソルダーレジスト１５で覆われている。信号配線１８及びグランド配線１９は、通常抵抗材料層１１とその側面の高抵抗材料層１２から構成される。このように信号配線１８をグランド配線１９で挟んだ構造の場合、グランド配線１９にもっとも近い信号配線１８の外周面は側面となる。そのためそれぞれ近接対向するグランド配線１９、及び信号配線１８の側面に高抵抗材料層を配置する。高抵抗材料層を信号配線の側面に配置することで、近接効果の影響を受けて、信号ノイズの低減が可能である。これらの配線の場合、信号配線１８における両側面の高抵抗材料層の効果がより大きく、グランド配線１９の側面の高抵抗材料層を省略することもできる。
【００４４】
図１０は、１層配線パッケージ基板の他の実施例であり、基材となるポリイミド１３の上に、差動信号配線２０が対になって配置されている。差動信号配線２０は、通常抵抗材料層１１、高抵抗材料層１２からなり、近接対向する側面に高抵抗材料層１２は配置される。差動信号配線の場合、差動信号同士の電場の結合が強い。このため、差動信号配線の近接対向面に高抵抗材料層を配置することで、差動信号間のノイズ成分を高抵抗材料層によって低減することが可能である。
【００４５】
図１１は、１層配線パッケージ基板のさらに他の実施例である。基材となるポリイミド１３の上に、２つのグラウンド配線１９の間に差動信号配線２０が配置されている。差動信号配線２０の近接対向する側面に高抵抗材料層１２は配置される。さらに差動信号配線２０には、隣接してグランド配線１９が存在するため、グランド配線１９との近接対向側面にも高抵抗材料層１２を配置する。つまり、差動信号配線２０の左右両方の側面に高抵抗材料層１２を配置する。また、グランド配線１９を流れるリターン電流も近接効果によって、信号配線２０に近い表面を流れることから、グランド配線１９の差動信号配線側の側面にも高抵抗材料層１２を配置することで、信号のノイズ成分を高抵抗材料層によって低減することが可能である。
【００４６】
図１２に、これらの一層配線パッケージ基板の基板製造方法を示す。最初に、銅箔1１と基材となる誘電体（例えばポリイミド）１３を張り合わせる（図１２Ａ）。フォトレジスト２３を塗布し、エッチングすることで配線パターンを形成する（図１２Ｂ）。配線パターンの必要な周囲を残すようにフォトレジスト２３のパターンを形成し、高抵抗材料層１２をめっきする（図１２Ｃ）。パターン上部の高抵抗材１２を研磨する（図１２Ｄ）。ソルダーレジスト１５で埋める（図１２Ｅ）。以下はんだボール形成のためのランド２４のパターニング、ボンディングするためのボンディング領域２６のポリイミド１３を開口し、ボンディングリード２５のみを残す。
【００４７】
図１３Ｆは、ボンディング領域２６が開口された部分の拡大平面図、図１３Ｇはパッケージ基板の全体平面図である。ボンディングリード２５は、開口部の片側近傍に細いくびれ部を備えている。ボンディングリード２５は、開口部の中央部において、半導体チップのボンディングパッドと圧着され、そのボンディング時の衝撃により、細いくびれ部において切断される。このようにしてパッケージ基板を作製する。この後の半導体のパッケージング工程は、図６と同様であるため割愛する。
【００４８】
図１４は、一層配線パッケージ基板を使用して製造した半導体装置の断面図である。ここでは信号配線１８は、その側面に高抵抗材層１２を配置したものとして示している。そのため通常抵抗材料層１１は高抵抗材層１２の奥に配置され見えないことから括弧付で表示している。上記した図１２に示す一層配線パッケージ基板の製造工程は１例であり、その他の工程で同様な構造を作製することも可能である。また、図９、１０、１１の配線構造は、一層配線パッケージ基板だけで無く、多層配線パッケージ基板の配線部としても適用可能である。図９、１０、１１の配線構造は、はんだボール１７と半導体チップのボンディングパッド１６間を接続する配線にも使用される。
【００４９】
本実施例の半導体装置は、パッケージ基板の信号配線を通常抵抗材料層、高抵抗材料層の２層構造とする。信号配線のグランド配線に近い側面を高抵抗材料層とする。また隣接する差動信号配線の近接対向する側面を高抵抗材料層とする。配線の表面を高抵抗材料層とし、表皮効果で流れる高周波成分を減衰させ、高周波ノイズを低減する。高周波ノイズを低減することで、小型高密度化された高速動作可能な半導体装置が得られる。
【実施例３】
【００５０】
本発明の半導体装置の実施例３について、図１５を参照して詳細に説明する。本実施例は２層配線パッケージ基板に実装された半導体装置において、差動信号配線を配置した実施例である。図１５には差動信号配線間のグランドプレーン面を高抵抗材料層としたパッケージ基板の断面図である。本実施例においても通常抵抗材料層１１は、例えばＣｕの低抵抗材料であり、一般的に使用される低抵抗の配線材料により形成される。高抵抗材料層１２は、Ｃｕより高抵抗な金属材料で、例えばオメガプライＲＣＭ（オメガテクノロジー社登録商標で、Ni-p合金）、４２Ａｌｌｏｙ等により形成される。
【００５１】
図１５において、２１はグランドプレーンの通常抵抗材料層（Cu）である。２２はグランドプ レーンの高抵抗材料層である。また、１５はソルダーレジスト、１３はポリイミド層である。差動信号配線の場合、グランドプレーンを流れるリターン電流は各差動信号配線の直下ではなく、差動信号配線間の近接対向するグランドプレーンにある。すなわち図に示す高抵抗材料層２２を配置した付近である。このため、差動信号配線の場合、差動信号配線間の近接対向したグランドプレーン部分に高抵抗材料層を使用することが有効である。また図示していないが、差動信号配線でグランドプレーンに対向する外周平面には高抵抗材料層を配置することが好ましい。
【００５２】
本実施例の半導体装置は、２層配線パッケージ基板で、差動信号配線間の近接対向したグランドプレーン部分に高抵抗材料層を使用している。近接対向したグランドプレーンの表面を高抵抗材料層とし、表皮効果で流れる高周波成分を減衰させ、高周波ノイズを低減する。高周波ノイズを低減することで、小型高密度化された高速動作可能な半導体装置が得られる。
【００５３】
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。例えばボンディング部がリードタイプの基板だけでなく、ワイヤボンディングタイプの基板の２次リード部分にも適用可能である。
【産業上の利用可能性】
【００５４】
本発明の利用分野として、単層または多層基板の有機材料基板で、高速で信号を伝達する半導体装置がある。
【図面の簡単な説明】
【００５５】
【図１】高速信号の波形図である。
【図２】同時スイッチングノイズの説明図である。
【図３】実施例１における２層金属配線基板を使用した半導体装置の断面図である。
【図４】実施例１の製造工程における２層配線パッケージ基板断面図（Ａ）〜（Ｇ）である。
【図５】実施例１の製造工程における２層配線パッケージ基板断面図（Ｈ）〜（Ｌ）、全体平面図（Ｍ）である。
【図６】実施例１の組み立て工程における半導体装置断面図（Ｎ）、ウエハー平面図（Ｏ）、半導体装置断面図（Ｐ）〜（Ｓ）である。
【図７】実施例１における信号周波数に対する伝送損失Ｓ２１のグラフである。
【図８】実施例１における信号周波数に対する表皮深さ（電流が流れる深さ）のグラフである。
【図９】実施例２における第１の１層配線パッケージ基板断面図である。
【図１０】実施例２における第２の１層配線パッケージ基板断面図である。
【図１１】実施例２における第３の１層配線パッケージ基板断面図である。
【図１２】実施例２の製造工程における１層配線パッケージ基板断面図（Ａ）〜（Ｅ）である。
【図１３】実施例２の製造工程における１層配線パッケージ基板部分拡大平面図（Ｆ）、全体平面図（Ｇ）である。
【図１４】実施例２における１層配線パッケージ基板を使用した半導体装置の断面図である。
【図１５】実施例３における２層配線パッケージ基板断面図である。
【符号の説明】
【００５６】
１    理想の信号波形
２    現実の信号波形
３    オーバーシュート
４    アンダーシュート
５    電源配線
６    グランド配線
７    電流
８    トランジスタ
９    半導体チップ
１０    エラストマー
１１    通常抵抗材料層
１２    高抵抗材料層
１３    ポリイミド（誘電体）層
１４    グランドプレーン
１５    ソルダーレジスト
１６    Ａｌパッド（ボンディングパッド）
１７    はんだボール
１８    信号配線
１９    グランド配線
２０    差動信号配線
２１    グランドプレーン（通常抵抗材料層）
２２    グランドプレーン（高抵抗材料層）
２３    フォトレジスト
２４    ランド
２５    ボンディングリード
２６    ボンディング領域
２７    半導体ウエハー
２８    モールド樹脂
２９    Ｃｕのみの配線のＳ２１
３０    Ｎｉのみの配線のＳ２１
３１    ＣｕとＮｉを重ね合わせた配線のＳ２１
３２    Ｃｕの表皮深さ
３３    Ｎｉの表皮深さ
【図１】
2008159752.tif 000003
【図２】
2008159752.tif 000004
【図３】
2008159752.tif 000005
【図４】
2008159752.tif 000006
【図５】
2008159752.tif 000007
【図６】
2008159752.tif 000008
【図７】
2008159752.tif 000009
【図８】
2008159752.tif 000010
【図９】
2008159752.tif 000011
【図１０】
2008159752.tif 000012
【図１１】
2008159752.tif 000013
【図１２】
2008159752.tif 000014
【図１３】
2008159752.tif 000015
【図１４】
2008159752.tif 000016
【図１５】
2008159752.tif 000017