(57)【要約】【課題】ＳＴＩ構造の素子分離領域を形成する半導体装置の製造方法において、トレンチの上縁部に充分な丸み形状を形成でき、且つ、トレンチ内部への絶縁材料の埋込みに際してその付近での段差を抑制する。【解決手段】少なくともシリコン酸化膜１５及びシリコン窒化膜１６の積層からなるサイドウォール絶縁膜１７をマスクとしてシリコン基板１１をエッチングし、トレンチ１８を形成する工程と、トレンチ１８内でシリコン窒化膜１６から露出するシリコン酸化膜１５をエッチングし、トレンチ１８の側壁部分にリング状の凹部１９を形成する工程と、凹部１９を含むトレンチ１８内で露出するシリコン基板１１の表面を酸化して熱酸化膜２０を形成する工程と、トレンチ１８内を含む全面にＨＤＰ−ＣＶＤ膜２１を堆積する工程とを有する。【選択図】図２
2008084899.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に溝分離領域を形成する、半導体装置の製造方法において、
シリコン基板の上面に第１の膜を形成する工程と、
前記第１の膜の上面に、溝パターンを有するマスクを形成する工程と、
前記マスクを用いるエッチングによって、前記第１の膜を貫通し且つ前記シリコン基板の上面部分を開口する第１の開口を形成する工程と、
前記第１の開口の内部を含む全面に、それぞれが絶縁材料からなる第２及び第３の膜を順次に堆積し、該第２及び第３の膜をエッチバックすることにより、前記第１の開口の側壁表面に、前記第２及び第３の膜から成るサイドウォールを形成する工程と、
少なくとも前記サイドウォールをマスクとして前記第１の開口内で前記シリコン基板をエッチングし、前記第１の開口及び該第１の開口から延長する第２の開口から成るトレンチを形成する工程と、
前記トレンチ内で前記第３の膜から露出する第２の膜をエッチングし、前記トレンチの側壁部分にリング状の凹部を形成する工程と、
前記凹部を含む前記トレンチ内で露出するシリコン基板の表面を酸化して熱酸化膜を形成する工程と、
前記トレンチ内を含む全面に絶縁膜を堆積する工程と、
平坦化工程によって、前記シリコン基板の上面に形成された前記第１の膜、及び、該第１の膜の下面よりも上部に堆積された前記絶縁膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の膜は、シリコン基板の上面に順次に堆積されたシリコン酸化膜及びシリコン窒化膜を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の膜がシリコン酸化膜であり、前記第３の膜がシリコン窒化膜である、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２及び第３の膜がそれぞれ、前記熱酸化膜の厚みの１／２の厚みを有する、請求項１〜３の何れか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、更に詳細には、ＳＴＩ（Sallow Trench Isolation）構造の素子分離領域を形成する技術に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）は、情報の記憶単位として、メモリセルを備える。メモリセルは、シリコン基板の表面部分に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、このＭＯＳＦＥＴに接続されたキャパシタとで構成され、ＭＯＳＦＥＴを介してキャパシタに電荷を蓄積することによって、情報の記憶を行う。
【０００３】
シリコン基板の表面部分では、隣接するＭＯＳＦＥＴ同士が短絡しないように、各ＭＯＳＦＥＴが形成される素子形成領域を素子分離領域によって互いに絶縁している。近年、ＤＲＡＭの微細化に伴い、１つのメモリセルが半導体基板上で占有可能な面積が縮小されている。従って、寸法の制御性が高く、占有面積も小さく形成可能なＳＴＩ構造の素子分離領域が採用されている。ＳＴＩ構造の素子分離領域は、シリコン基板の表面部分に形成されたトレンチと、トレンチの内部に埋め込まれたシリコン酸化膜等の絶縁材料とで構成される。
【０００４】
ＳＴＩ構造の素子分離領域の形成に際しては、先ず、シリコン基板上にトレンチの開口パターンを有するマスクパターンを形成した後、このマスクパターンを用いたドライエッチングによってシリコン基板を所望の深さまでエッチングし、トレンチを形成する。トレンチ内部を含み全面に絶縁材料を堆積した後、シリコン基板の上面に堆積した絶縁材料及びマスクパターンを除去している。
【０００５】
ところで、ドライエッチングによって形成されたトレンチは、その上縁部が尖った形状を有している。このような形状を有する素子分離領域上にゲート絶縁膜を形成すると、トレンチの上縁部付近でゲート絶縁膜が局所的に薄膜化し、これに起因してゲート容量や耐電圧のばらつき、或いは、薄膜化した部分での電界集中などの欠陥が生じる。従って、そのような薄膜化を防ぐために、トレンチ内部への絶縁材料の埋込みに先立って、高温下での熱酸化を行い、シリコン酸化膜（熱酸化膜）の粘性流動を利用して、トレンチの上縁部に丸み形状を形成している。この熱酸化工程は、一般に丸め酸化と称されている。
【０００６】
トレンチの上縁部に丸み形状を形成するためには、丸め酸化に先立って、トレンチに隣接するシリコン基板の上面を露出させる必要がある。図３、４は、ＳＴＩ構造の素子形成領域を形成する従来の製造方法について、各製造段階を順次に示す断面図である。熱酸化法を用いてシリコン基板１１上にシリコン酸化膜１２を形成した後、シリコン酸化膜１２上にシリコン窒化膜１３を堆積する（図３（ａ））。シリコン酸化膜１２は、シリコン基板１１とシリコン窒化膜１３との間の応力を緩和する目的で形成する。
【０００７】
シリコン窒化膜１３上に、素子分離領域の形状に対応した開口パターンを有するレジストパターンを形成した後、このレジストパターンを用いたドライエッチングによって、シリコン酸化膜１２及びシリコン窒化膜１３に開口パターン１４を形成する（図３（ｂ））。開口パターン１４内を含み全面に薄いシリコン窒化膜１７ａを形成し（図３（ｃ））、エッチバックによってシリコン基板１１上及びシリコン窒化膜１３上のシリコン窒化膜１７ａを除去することにより、開口パターン１４の側面にサイドウォール絶縁膜１７を形成する。
【０００８】
引き続き、同じエッチング条件を用い、シリコン窒化膜１３及びサイドウォール絶縁膜１７をマスクとして、シリコン基板１１を所望の深さまでエッチングし、シリコン基板１１の表面部分にトレンチ１８を形成する（図３（ｄ））。サイドウォール絶縁膜１７を選択的に除去し、トレンチ１８に隣接するシリコン基板１１の上面を露出させる（図４（ｅ））。次いで、丸め酸化によって、トレンチ１８内に露出するシリコン基板１１の表面に熱酸化膜２０を形成すると共に、トレンチ１８の上縁部に丸み形状を形成している。
【０００９】
図３、４に示した、マスクパターンの側壁部分をサイドウォール絶縁膜１７として構成する、ＳＴＩ構造の素子分離領域の形成方法については、例えば特許文献１に記載されている。
【特許文献１】特開２００５−２３５９８６号公報（図１、２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、ＳＴＩ構造の素子分離領域の形成に際して、トレンチ内部への絶縁材料の埋込みには、高い埋設性を有する高密度プラズマ化学気相成長（High Density Plasma Chemical Vapor Deposition：ＨＤＰ−ＣＶＤ）法が一般に用いられる。ＨＤＰ−ＣＶＤ法では、シリコン基板の基板面と直交方向にバイアスを印加し、イオンをシリコン基板側へ加速することによって堆積を行っている。
【００１１】
ところが、図３、４に示した製造方法では、サイドウォール絶縁膜１７の除去によって、図４（ｆ）に示したように、トレンチ１８の上縁部のマスク開口の縁部と熱酸化膜２０の側面との間に段差３１が形成される。ところが、ＨＤＰ−ＣＶＤ法でシリコン基板１１側へ加速されるイオンは直進性が高いため、段差３１付近に付着し易い性質がある。
【００１２】
従って、ＨＤＰ−ＣＶＤ法を用いたトレンチ１８内部への絶縁材料の堆積に際しては、絶縁材料が段差３１付近にオーバーハング形状に堆積されるため、トレンチ１８の開口部分を塞ぐことがある。このため、図５に示すように、トレンチ１８の内部にボイド３２が形成される問題があった。
【００１３】
近年、半導体装置の微細化に伴い、トレンチ１８の幅は１００ｎｍよりも縮小されつつあるが、トレンチ１８の幅が１００ｎｍよりも小さくなると、段差３１付近に付着するイオンが急激に増加するため、ボイド３２の形成が急激に促進される。従って、半導体装置の信頼性を低下させることなく、トレンチ１８の幅の縮小を達成するためには、トレンチ１８の上縁部に充分な丸み形状を形成でき、且つ、トレンチ１８内部への絶縁材料２１の埋込みに際してその付近での段差３１を抑制することが必要である。
【００１４】
本発明は、上記に鑑み、ＳＴＩ構造の素子分離領域を形成する半導体装置の製造方法であって、トレンチの上縁部に充分な丸み形状を形成でき、且つ、トレンチ内部への絶縁材料の埋込みに際してその付近での段差を抑制可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、
シリコン基板上に溝分離領域を形成する、半導体装置の製造方法において、
シリコン基板の上面に第１の膜を形成する工程と、
前記第１の膜の上面に、溝パターンを有するマスクを形成する工程と、
前記マスクを用いるエッチングによって、前記第１の膜を貫通し且つ前記シリコン基板の上面部分を開口する第１の開口を形成する工程と、
前記第１の開口の内部を含む全面に、それぞれが絶縁材料からなる第２及び第３の膜を順次に堆積し、該第２及び第３の膜をエッチバックすることにより、前記第１の開口の側壁表面に、前記第２及び第３の膜から成るサイドウォールを形成する工程と、
少なくとも前記サイドウォールをマスクとして前記第１の開口内で前記シリコン基板をエッチングし、前記第１の開口及び該第１の開口から延長する第２の開口から成るトレンチを形成する工程と、
前記トレンチ内で前記第３の膜から露出する第２の膜をエッチングし、前記トレンチの側壁部分にリング状の凹部を形成する工程と、
前記凹部を含む前記トレンチ内で露出するシリコン基板の表面を酸化して熱酸化膜を形成する工程と、
前記トレンチ内を含む全面に絶縁膜を堆積する工程と、
平坦化工程によって、前記シリコン基板の上面に形成された前記第１の膜、及び、該第１の膜の下面よりも上部に堆積された前記絶縁膜を除去する工程とを有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、リング状の凹部の形成に際して、トレンチに隣接するシリコン基板の上面を、熱酸化膜の形成の際の増膜分に対応する空間を有して露出させることが出来る。従って、熱酸化膜の形成に際して、シリコン酸化膜の粘性流動を利用して、トレンチの上縁部に充分な丸み形状を形成できると共に、凹部の内部を熱酸化膜で埋め込み、トレンチの上縁部の段差を抑制できる。
【００１７】
本発明の好適な態様では、前記第１の膜は、シリコン基板の上面に順次に堆積されたシリコン酸化膜及びシリコン窒化膜を含む。シリコン基板のエッチングに際して、シリコン窒化膜によって、高いエッチ耐性を得ることが出来る。また、シリコン酸化膜によって、シリコン基板とシリコン窒化膜との間に生じる応力を緩和できる。
【００１８】
本発明の好適な態様では、前記第２の膜がシリコン酸化膜であり、前記第３の膜がシリコン窒化膜である。凹部の形成に際して、シリコン窒化膜とシリコン酸化膜とのエッチレートの違いを利用して、シリコン酸化膜を選択的にエッチングできる。
【００１９】
本発明の好適な態様では、前記第２及び第３の膜がそれぞれ、前記熱酸化膜の厚みの１／２の厚みを有する。凹部の高さを丸め酸化による増膜分に対応させることによって、丸め酸化に際して凹部の内部を熱酸化膜で効果的に埋め込むことが出来る。
【００２０】
本発明の好適な態様では、トレンチ内を含む全面に絶縁膜を堆積する工程は、プラズマＣＶＤ法で行う。高い埋設性で絶縁膜を堆積できる。プラズマＣＶＤ法は、イオンの直進性が高いので、トレンチの上縁部に段差があると、段差部分に堆積が集中することによって、ボイドが形成され易い。従って、本発明に好適に適用できる。
【発明を実施するための最良の形態】
【００２１】
以下に、添付図面を参照し、本発明の実施形態を詳しく説明する。図１、２は、本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。先ず、熱酸化法を用い、基板温度を８５０℃とし、シリコン基板１１上にシリコン酸化膜１２を１０ｎｍの厚みに形成する。次いで、減圧ＣＶＤ法を用い、基板温度を７６０℃とし、シリコン酸化膜１２上にシリコン窒化膜１３を１２０ｎｍの厚みに堆積する（図１（ａ））。シリコン酸化膜１２は、シリコン基板１１とシリコン窒化膜１３との間の応力を緩和する目的で形成する。
【００２２】
シリコン窒化膜１３上に、素子分離領域に対応した開口パターンを有するレジストマスクを形成した後、このレジストマスクを用いたドライエッチングを行い、シリコン酸化膜１２及びシリコン窒化膜１３に、開口パターン１４を形成する。ドライエッチングに際しては、シリコン基板１１をエッチストッパとするため、オーバーエッチングによって、シリコン基板１１の表面部分も僅かに除去される。エッチングガスにはＣＦ４を用いる。更に、レジストマスクを除去する（図１（ｂ））。
【００２３】
引き続き、減圧ＣＶＤ法を用い、基板温度を６８０℃とし、開口パターン１４の内部を含み全面に、シリコン酸化膜１５を１０ｎｍの厚みに堆積する（図１（ｃ））。高い段差被覆性を有する減圧ＣＶＤ法を用いることによって、開口パターン１４の側面にも、シリコン基板１１上やシリコン窒化膜１３上と同様に、１０ｎｍの厚みを有するシリコン酸化膜１５を堆積できる。シリコン酸化膜１５の厚みは、後の丸め酸化に際して形成する熱酸化膜の厚みの半分程度に設定している。
【００２４】
次いで、減圧ＣＶＤ法を用い、基板温度を６８０℃とし、シリコン酸化膜１５上にシリコン窒化膜１６を１０ｎｍの厚みに堆積する（図１（ｄ））。シリコン窒化膜１６の厚みも、後の丸め酸化に際して形成する熱酸化膜の厚みの半分程度に設定している。
【００２５】
引き続き、ＣＦ４を用いたドライエッチングを行い、シリコン基板１１上及びシリコン窒化膜１３上のシリコン酸化膜１５及びシリコン窒化膜１６の積層をエッチバックすることにより、開口パターン１４の側面にこれら積層を残して、サイドウォール絶縁膜１７を形成する。引き続き、同じエッチング条件を用い、シリコン窒化膜１３及びサイドウォール絶縁膜１７をマスクとして、シリコン基板１１を所望の深さまでエッチングし、シリコン基板１１の表面部分にトレンチ１８を形成する（図２（ｅ））。なお、ドライエッチングの条件によっては、サイドウォール絶縁膜１７の形成と、トレンチ１８の形成とを別の工程に分けて行っても構わない。
【００２６】
次いで、ＨＦが１．６％、ＮＨ４Ｆが３８．７％、及び、Ｈ２Ｏが５９．７％の液組成を有する緩衝フッ酸を用いたウエットエッチングを行い、サイドウォール絶縁膜１７のうち、トレンチ１８内に露出したシリコン酸化膜１５を２０ｎｍだけ後退させる。緩衝フッ酸によるシリコン酸化膜１５のエッチレートが２０ｎｍ／ｍｉｎであれば、６０秒間行う。緩衝フッ酸によるシリコン窒化膜１６のエッチレートは０．５ｎｍ／ｍｉｎ以下であるため、ウェットエッチングに際してシリコン窒化膜１６は殆どエッチングされず、シリコン酸化膜１５の保護膜として機能させることが出来る。
【００２７】
これによって、トレンチ１８の上縁部に沿って、シリコン基板１１とサイドウォール絶縁膜１７との間に、高さが１０ｎｍで幅が２０ｎｍのリング状の凹部１９が形成される（図２（ｆ））。なお、ウェットエッチングに際して、シリコン酸化膜１５が過剰にエッチングされると、シリコン窒化膜１６がリフトオフするおそれがあるため、エッチング時間の設定は慎重に行う。
【００２８】
引き続き、丸め酸化として、熱酸化法を用いて、トレンチ１８内に露出するシリコン基板１１の表面にシリコン酸化膜（熱酸化膜）２０を２０ｎｍの厚みに形成する（図２（ｇ））。丸め酸化は、スチームを用いるスチーム酸化や、ハロゲンやＯ２ラジカルを用いるドライ酸化で行うことが出来る。丸め酸化に先立って、形成したリング状の凹部１９でシリコン基板１１の表面が露出している。このため、シリコン酸化膜の粘性流動を利用して、トレンチ１８の上縁部に充分な丸み形状を形成できる。
【００２９】
凹部１９を形成するウエットエッチングに際しては、シリコン窒化膜１６を除去せずに残すので、トレンチ１８の上縁部において、サイドウォール絶縁膜１７側面の位置と熱酸化膜２０側面の位置とをほぼ揃えることが出来る。また、凹部１９は、丸め酸化による増膜分に対応する高さ及び幅寸法に形成されているので、丸め酸化に際して、凹部１９は熱酸化膜２０でほぼ完全に埋め込まれる。従って、トレンチ１８の上縁部において、サイドウォール絶縁膜１７の側面と熱酸化膜２０の側面とがほぼ平坦に形成され、トレンチ１８の上縁部における段差は充分に抑制される。
【００３０】
次いで、ＨＤＰ−ＣＶＤ法を用いて、トレンチ１８の内部を含めて全面に、シリコン酸化膜（ＨＤＰ−ＣＶＤ膜）２１を堆積する（図２（ｈ））。ＨＤＰ−ＣＶＤ膜２１の堆積に際しては、トレンチ１８の上縁部における段差が充分に抑制されているので、トレンチ１８の内部にボイドは形成されない。引き続き、シリコン基板１１上に堆積された膜を除去する等の工程を経ることによって、ＳＴＩ構造の素子分離領域を形成できる。
【００３１】
本実施形態によれば、サイドウォール絶縁膜１７をシリコン酸化膜１５とシリコン窒化膜１６との２層構造にすると共に、丸め酸化に先立って、選択的なウェットエッチングでシリコン酸化膜１５のみを後退させることによって、丸め酸化後のトレンチ１８上縁部の段差を充分に小さく出来る。従って、幅の小さなトレンチ１８であっても、トレンチ１８内部へのＨＤＰ−ＣＶＤ膜２１の埋込みに際して、ボイドを抑制できる。
【００３２】
なお、トレンチ１８内部の絶縁材料の埋込みに際しては、ＨＤＰ−ＣＶＤ法以外にも、Ｏ３及びＴＥＯＳを用いた常圧ＣＶＤ法や、ＳＯＧ（Spin On Glass）法などの塗布法を用いることも出来る。しかし、これらの成膜方法を採用すると、膜質が変化するため、後の工程を変更する必要が生じ、或いは、工程数が大幅に増加するおそれがある。これに対して、上記実施形態では、特許文献１の製造方法に比して、シリコン酸化膜１５を堆積する工程を１つ増加するだけでよいので、製造コストの増大を抑えることが出来る。
【００３３】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。
【図２】図１に後続する各製造段階を順次に示す断面図である。
【図３】従来の製造方法について、各製造段階を順次に示す断面図である。
【図４】図３に後続する各製造段階を順次に示す断面図である。
【図５】従来の製造方法の問題点を示す断面図である。
【符号の説明】
【００３５】
１１：シリコン基板
１２：シリコン酸化膜
１３：シリコン窒化膜
１４：開口パターン
１５：シリコン酸化膜
１６：シリコン窒化膜
１７：サイドウォール絶縁膜
１７ａ：シリコン窒化膜
１８：トレンチ
１９：凹部
２０：熱酸化膜
２１：ＨＤＰ−ＣＶＤ膜（絶縁材料）
３１：段差
３２：ボイド
【図１】
2008084899.tif 000003
【図２】
2008084899.tif 000004
【図３】
2008084899.tif 000005
【図４】
2008084899.tif 000006
【図５】
2008084899.tif 000007