(57)【要約】【課題】パターンによる電圧降下の小さい、安定した直流出力電圧の供給を可能とする電源装置を提供することを目的とする。【解決手段】そしてこの目的を達成するために本発明は、交流入力電圧を全波整流する全波整流回路１２と、この全波整流回路１２から出力される第１の直流電圧を昇圧または降圧するスイッチング回路１３と、昇圧後または降圧後の直流出力電圧を分圧する分圧回路１７と、分圧後の第２の直流電圧と基準電圧とを比較して比較電圧信号を出力する比較回路１８とを備え、前記比較電圧信号は前記スイッチング回路１３の第１のスイッチング素子１４を制御し、前記分圧回路１７は前記直流出力電圧の電位変動によって分圧比が切り替わることで、前記第２の直流電圧および前記比較電圧信号を調節し、第１のスイッチング素子１４を制御して前記直流出力電圧の電位変動を抑制した。【選択図】図１
2008141818.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧を全波整流する整流回路と、
この整流回路から出力される第１の直流電圧を昇圧または降圧するスイッチング回路と、
昇圧後または降圧後の直流出力電圧を分圧する分圧回路と、
分圧後の第２の直流電圧と基準電圧とを比較して比較電圧信号を出力する比較回路とを備え、
前記分圧回路は前記直流出力電圧の電位変動によって分圧比が切り替わることで、
前記比較電圧信号を調節し、
前記比較電圧信号は前記スイッチング回路の第１のスイッチング素子を制御して前記直流出力電圧の電位変動を抑制する
電源装置。
【請求項２】
分圧回路は第２のスイッチング素子を有し、
直流出力電圧が任意の閾値より高い場合には前記第２のスイッチング素子を通電状態とすることで第１の分圧比を決定し、
前記直流出力電圧が前記任意の閾値より低い場合には前記第２のスイッチング素子を切断状態とすることで第２の分圧比を決定し、
前記第１の分圧比もしくは前記第２の分圧比と基準電圧とで比較電圧信号の電圧を決定する
請求項１に記載の電源装置。
【請求項３】
第１の分圧比による第１の分圧電圧は、
第２の分圧比による第２の分圧電圧より大きい
請求項２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に使用される電源装置に関するものである。
【背景技術】
【０００２】
従来の電源装置の回路図を図１２に、および電源装置各部における電圧波形図を図１３〜１７に示す。
【０００３】
図１２に示す如く、従来の電源装置においては、交流電源入力を全波整流する全波整流回路１と、この全波整流後の図１３に示す全波整流電圧波形を昇圧もしくは降圧する図１２に示すスイッチング回路２により所望の図１４に示す直流出力電圧波形を得ていた。
【０００４】
ここで、図１５に示す如く直流出力電圧の変動が大きくなる場合に、その変動を補正するために、以下の形態を採っていた。
【０００５】
この変動する直流出力電圧に連動した分圧電圧を出力する機能を有する図１２に示す分圧回路４により、図１４もしくは図１５に示す直流出力電圧に対応した分圧電圧を図１２に示す比較回路５へ加えている。
【０００６】
そしてさらに、この分圧電圧と基準電圧６との差を、比較回路５の誤差増幅器７により増幅し、図１６に示す誤差増幅信号を得る。
【０００７】
ここでは、図１５に示す直流出力電圧が、ある閾値よりも低下した場合に、図１６に示す如く０以上の正の値の誤差増幅信号を発信するように図１２に示す比較回路５の基準電圧６をはじめ、各定数を設定している。
【０００８】
次にその誤差増幅信号と、図１３の全波整流電圧を分圧した電圧とを図１２に示す比較回路５内のコンパレータ８に加え、このコンパレータ８からの信号出力と発振素子１０からの発振信号とを演算素子９に加え、スイッチング回路２を駆動するための図１７に示す制御信号を得る。
【０００９】
そして、この制御信号を図１２に示すスイッチング回路２にフィードバックし、図１５に示す変動した直流出力電圧を図１９に示す如く直流出力電圧に補正する構成としていた。
【００１０】
図１８は制御信号の拡大図であり、この制御信号のデューティが図１４に示す直流出力を調整しているが、基本動作としては図１２に示すスイッチング回路２を駆動するための制御信号は、図１３に示す全波整流電圧波形の谷に当たる部分においては図１８に示すデューティ比を上昇させて昇圧度を上げ、図１３に示す全波整流電圧波形の尾根に当たる部分においては図１８に示すデューティ比を低下させて昇圧度を下げることとなっている。
【００１１】
なお、この出願の発明に関する先行技術文献情報としては例えば特許文献１が知られている。
【特許文献１】特開２００５−２２９７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の電源装置においては、図１４に示す直流出力電圧が、図１２に示す負荷３に印加された際、特にこの負荷３による消費電流が大きい場合には、平滑化用コンデンサ１１における放電量が多くなり、短時間で放電するために図１５に示す如く直流出力電圧の変動量（低下量）いわゆるリプルが大きくなっていた。
【００１３】
このリプルは図１２に示す分圧回路４において変動として出力され、比較回路５を経たフィードバックにより、最終的には図１９に示す如く補正された直流出力電圧が得られる。
【００１４】
しかしながら、図１５に示す直流出力電圧が閾値を下回った際に、図１６に示す正の誤差増幅信号が発することとなるものの、この誤差増幅信号が図１２に示すコンパレータ８を応答させるためにはこの誤差信号がコンパレータ８固有の閾電圧に達する必要がある。
【００１５】
これにより、図１２に示すコンパレータ８が応答するためには図１６に示す時間ｔを要することとなり、スイッチング回路２の動作を補正するための制御信号を発するまでにタイムラグが生じ、直流出力電圧を補正しきれず、図１２に示す負荷３として使用される回路等の動作を不安定化させてしまう恐れが生じるという課題点があった。
【００１６】
そこで、本発明は負荷の増加による電圧変動の小さい、安定した直流出力電圧の供給を可能とする電源装置を提供するものである。
【課題を解決するための手段】
【００１７】
そして、この目的を達成するために、交流入力電圧を全波整流する整流回路と、この整流回路から出力される第１の直流電圧を昇圧または降圧するスイッチング回路と、昇圧後または降圧後の直流出力電圧を分圧する分圧回路と、分圧後の第２の直流電圧と基準電圧とを比較して比較電圧信号を出力する比較回路とを備え、前記比較電圧信号は前記スイッチング回路の第１のスイッチング素子を制御し、前記分圧回路は前記直流出力電圧の電位変動によって分圧比が切り替わることで、前記比較電圧信号を調節し、前記比較電圧信号は前記スイッチング回路の第１のスイッチング素子を制御して前記直流出力電圧の電位変動を抑制することを特徴としたものである。
【発明の効果】
【００１８】
本発明によれば、負荷の増加による電圧降下の小さい、安定した直流出力電圧の供給を可能とする電源装置の提供が可能となるものである。
【発明を実施するための最良の形態】
【００１９】
図１は本発明の一実施形態における電源装置の回路図、および図２〜図９は電源装置の各部における電圧波形図である。
【００２０】
交流電源入力を全波整流する全波整流回路１２と、この全波整流後の図２に示す全波整流電圧を昇圧もしくは降圧し、図１に示すスイッチング回路１３の第１のスイッチング素子であるＦＥＴ１４のスイッチング動作によって、所望の図３に示す直流出力電圧を得る。
【００２１】
ここで図２に示す全波整流電圧から図３に示す直流出力電圧への昇圧度もしくは降圧度は、図１に示す誤差増幅器１９からの誤差増幅信号と図２の全波整流電圧を分圧した電圧とをコンパレータ２０に加え、コンパレータ２０の信号出力と発振素子２２からの発振信号とを演算素子２１に加えて得られる図７に示す制御信号や、インダクタ１５の定数などから決定されることとなる。
【００２２】
ここで、直流出力電圧が図１に示す負荷１６に印加され、負荷１６での消費電流が大きい際には、図４に示す如く変動（低下）が大きな直流出力電圧となる。そして、この変動を補正するために、以下の形態を採っている。
【００２３】
図１に示す電源装置においては、図４に示す直流出力電圧に連動した分圧出力を図１に示すＡ３点から得るために、分圧回路１７と負荷１６をスイッチング回路１３に対して並列に挿入し、図４に示す直流出力電圧に対応した分圧を図１に示す比較回路１８へ加えている。
【００２４】
ここにおける分圧回路１７の構成としては、直列接続のＲ１、Ｒ４、Ｒ５と、このＲ１に対して並列接続で、直列接続のコレクタ抵抗Ｒｃ、トランジスタＴｒ、ツェナーダイオードＤｉ、ならびにこのＲ１に対して並列接続で、直列接続のＲ２、Ｒ３を配置し、Ｔｒのベース端子をＲ２、Ｒ３間に接続しており、そして分圧出力はＲ４、Ｒ５の間のＡ３点から取り出している。
【００２５】
そして、このＡ３点からの分圧出力がＲ６によって降下した電圧と、基準電圧Ｅ０との差を、比較回路１８の誤差増幅器１９によって増幅し、図６に示す誤差増幅信号を得る。
【００２６】
次にこの誤差増幅信号と図２の全波整流電圧を分圧した図１に示すＡ４点の電圧をコンパレータ２０に加え、コンパレータ２０からの信号出力と発振素子２２からの信号出力とを演算素子２１において処理し、第１のスイッチング素子１４を駆動する図８に示す制御信号を得る。
【００２７】
そして、この制御信号を図１に示すスイッチング回路１３にフィードバックし、図４に示す変動した直流出力電圧を図７に示す如く直流出力電圧に補正する構成としている。
【００２８】
図９は制御信号の拡大図であり、制御信号のデューティによって図３に示す直流出力を調整している。
【００２９】
基本動作としては図１に示すスイッチング回路１３を駆動するための制御信号は、図２に示す全波整流電圧波形の谷に当たる部分においては図８に示すデューティ比を上昇させて昇圧度を上げ、図２に示す全波整流電圧波形の尾根に当たる部分においては図８に示すデューティ比を低下させて昇圧度を下げる機能を果たすこととなっている。
【００３０】
上記構成の本実施の形態の電源装置について、以下その作用および効果を説明する。
【００３１】
図１に示す如く、分圧回路１７の構成としては、直列接続のＲ１、Ｒ４、Ｒ５と、このＲ１に対して並列接続で、直列接続のコレクタ抵抗Ｒｃ、トランジスタＴｒ、ツェナーダイオードＤｉ、ならびにこのＲ１に対して並列接続で、直列接続のＲ２、Ｒ３を配置し、トランジスタＴｒのベース端子をＲ２、Ｒ３間に接続している。
【００３２】
ここで、比較回路１８の比較基準電圧Ｅ０を本実施例では１．５５（Ｖ）としており、図３に示す直流出力電圧が予め決定された閾値よりも高い場合、即ちリプルが小さく直流出力電圧の低下が小さい場合においては、図１に示す比較回路１８への比較入力電圧Ｅ１を１．５５（Ｖ）もしくはそれ以上の電圧値となるよう、分圧回路１７からの出力電圧を設定している。
【００３３】
そして比較基準電圧Ｅ０と比較入力電圧Ｅ１とが同等の場合、もしくはＥ１の方が大きい場合においては、誤差増幅器１９からは図３に示す直流出力電圧の変動（低下）を補正するための、図５に示す如く誤差増幅信号において正の信号は発せられない。
【００３４】
この場合には、図１に示す演算素子２１からの制御信号は通常状態が維持され、直流出力電圧もまたそのままの状態が維持されることとなる。
【００３５】
これに対して、図４に示す直流出力電圧が予め決定された閾値よりも低い場合、即ちリプルが大きく直流出力電圧の低下が大きい場合においては、図１に示す比較回路１８への比較入力電圧Ｅ１を１．５５（Ｖ）より大幅に低い値（０以下とはならない）となるよう、分圧回路１７からの出力電圧を設定している。
【００３６】
そして比較基準電圧Ｅ０に対し比較入力電圧Ｅ１が低い場合においては比較回路１８からは直流出力電圧の変動（低下）を補正するための、図６に示す如く誤差増幅信号において正の信号が発せられる。
【００３７】
これにより、図１に示す比較回路１８の演算素子２１から発する制御信号によってスイッチング回路１３のデューティ比が大きくなる方向にすることで、図４に示す直流出力電圧は予め決定された閾値以上に上昇させられ、この閾値を再び下回った際には改めて閾値以上に上昇させるようにデューティ比を変化させることを繰り返す。
【００３８】
この作用における分圧回路１７の動作状態は以下のとおりとなる。
【００３９】
まず、図３に示す直流出力電圧がある閾値よりも高い場合、即ちリプルが小さく直流出力電圧の低下が小さく殆ど無い場合、例えば図１に示すＡ１点とＡ２点との間には２５０（Ｖ）の電位差が生じるようにＲ１の値を選択するものとする。
【００４０】
そして、Ｒ２とＲ３とを、Ｒ１の両端が２５０（Ｖ）となるもしくはそれ以上となる場合において第２のスイッチング素子としてのトランジスタＴｒがＯＮ状態となるような比率とする。このとき例えば、Ｒ３の両端の電位差が、トランジスタＴｒの動作の電位差を０．６（Ｖ）およびツェナーダイオードＤｉの逆方向電圧をＶｚとして、Ｖｚ＋０．６となるよう、Ｒ２とＲ３との値を決定すればよい。
【００４１】
これにより、図３に示す直流出力電圧が予め決定された閾値よりも高い場合の分圧回路１７は図１０に示す如く、Ａ１点とＡ２点との間はＲ１とＲｃとＲ２とが並列状態となり、これにＲ４とＲ５とを直列接続とした構成となる。ここでＡ１点とＡ２点との間の合成抵抗値をＲｘとすると、図１に示す比較回路１８へ加わるＡ３点における分圧電圧は負荷１６の両端の電圧をＶＬとすると
Ｖｏｎ（Ａ３）＝ＶＬ×（Ｒ５／（Ｒｘ＋Ｒ４＋Ｒ５））
とすることとなる。これを踏まえたうえで、この分圧電圧Ｖｏｎ（Ａ３）にＲ６で電圧降下されたものが比較入力電圧Ｅ１となり、比較基準電圧Ｅ０を１．５５（Ｖ）と同等もしくはそれ以上となるように、抵抗値等の定数設定を行えばよい。
【００４２】
一方、図４に示す直流出力電圧が予め決定された閾値よりも低い場合、即ちリプルが大きく直流出力電圧の低下が大きい場合、図１に示すＡ１点とＡ２点との間における、上述の条件で決定したＲ１に生じる電位差は２５０（Ｖ）以下となる。
【００４３】
このとき、上述のトランジスタＴｒの動作条件で決定したＲ２とＲ３との比率では、Ｒ３の両端の電位差がＶｚ＋０．６に達せず、つまりトランジスタＴｒの動作の電位差を０．６（Ｖ）およびツェナーダイオードＤｉの逆方向電圧をＶｘとしたうえでの動作電圧に達せず、よって第２のスイッチング素子としてのトランジスタＴｒがＯＦＦ状態となる。
【００４４】
これにより、直流出力電圧が予め決定された閾値よりも低い場合の分圧回路１７は、図１１に示す如く、Ａ１点とＡ２点との間は、Ｒ２とＲ３とが直列状態となり、これらと並列状態のＲ１があり、さらにこれらにＲ４とＲ５とを直列接続とした構成となる。ここでＡ１点とＡ２点との間の合成抵抗値をＲｙとすると、図１に示す比較回路１８へ加わるＡ３点における分圧電圧は
Ｖｏｆｆ（Ａ３）＝ＶＬ×（Ｒ５／（Ｒｙ＋Ｒ４＋Ｒ５））
とすることとなる。そのうえで、この分圧電圧Ｖｏｆｆ（Ａ３）にＲ６で電圧降下されたものが比較入力電圧Ｅ１となり、比較基準電圧Ｅ０を１．５５（Ｖ）よりも低くなるように、抵抗値等の定数設定を行えばよい。
【００４５】
そして、図１０におけるＲｘと図１１におけるＲｙとの関係を
Ｒｘ＜Ｒｙ
とし、ＲｙとＲｘとの差が大きくなるようなＲ１、Ｒ２、Ｒ３、Ｒｃの設定を行うことにより、図１におけるトランジスタＴｒがＯＮ状態である場合と、ＯＦＦ状態である場合とでは、分圧回路１７における分圧比を大きく異なるものとすることができる。
【００４６】
このことにより、直流出力電圧が予め決定された閾値よりも高い場合のトランジスタＴｒがＯＮ状態でのＡ３点の分圧電圧は、直流出力電圧が予め決定された閾値よりも低い場合のトランジスタＴｒがＯＦＦ状態でのＡ３点の分圧電圧よりも、非常に大きなものとなる。
【００４７】
つまり、分圧回路１７は図３に示す直流出力電圧が予め決定された閾値を境として、図１に示すＡ３点における分圧比および分圧電圧を急激に変化させる機能を有するものとなる。
【００４８】
よって、図４に示す直流出力電圧が予め決定された閾値よりも低くなる場合はその変化に対し、図１に示すＡ３点における分圧電圧が急激に低下するため、比較回路１８に加わる比較入力電圧Ｅ１もまた急激に低下することとなる。そして誤差増幅器１９からは直流出力電圧の変動（低下）に対応した図６に示す如く誤差増幅信号が非常に大きな信号として発せられる。
【００４９】
ここで、この誤差増幅信号は立ち上がりが急峻であり且つ大きな信号となるため、コンパレータ２０が応答するための固有の閾電圧に達するまでの時間が従来に比較して短くすることが可能である。よって、図１に示すスイッチング回路１３の動作を補正するための制御信号が演算素子２１から発せられるにあたり、タイムラグが生じ難くなる。
【００５０】
すなわち、図７に示す如く直流出力電圧の補正が出力電圧の閾値を大きく下回らない段階で行うものとなり、直流出力電圧の低下（変動）の抑制が可能となる。
【００５１】
またこれに伴い、比較回路１８に加わる比較入力電圧Ｅ１の強弱が明確になるため、誤差増幅器１９のゲインを抑制した状態で十分な誤差増幅器１９の出力を得ることができ、つまり、誤差増幅器１９のゲインを抑制した状態で安定してコンパレータ２０を動作させることが可能となる。
【００５２】
さらに、誤差増幅器１９のゲインを大きくすることで発生するノイズによる、コンパレータ２０の誤動作等の抑制もまた可能となる。
【００５３】
そして、コンパレータ２０の閾電圧を低く設定しなくても動作が可能となることからも、コンパレータ２０の安定した動作が可能となる。
【００５４】
以上のことから、スイッチング回路１３の動作を補正するための制御信号を演算素子２１から、的確に発信することが可能となる。
【産業上の利用可能性】
【００５５】
本発明は、各種電源装置において出力電圧の安定化に寄与するものであり、各種電子機器において有用である。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施の形態における電源装置の回路図
【図２】同整流電圧波形図
【図３】同第１例の直流出力電圧波形図
【図４】同第２例の直流出力電圧波形図
【図５】同第１例誤差増幅信号波形図
【図６】同第２例誤差増幅信号波形図
【図７】同補正後の直流出力電圧波形図
【図８】同制御信号波形図
【図９】同制御信号波形拡大図
【図１０】同分圧回路の第１例の接続図
【図１１】同分圧回路の第２例の接続図
【図１２】従来の電源装置における回路図
【図１３】同整流電圧波形図
【図１４】同第１例の直流出力電圧波形図
【図１５】同第２例の直流出力電圧波形図
【図１６】同誤差増幅信号波形図
【図１７】同制御信号波形図
【図１８】同制御信号波形拡大図
【図１９】同補正後の直流出力電圧波形図
【符号の説明】
【００５７】
１  整流回路
２  スイッチング回路
３  負荷
４  分圧回路
５  比較回路
６  基準電圧
７  誤差増幅器
８  コンパレータ
９  演算素子
１０  発振素子
１１  平滑用コンデンサ
１２  全波整流回路
１３  スイッチング回路
１４  第１のスイッチング素子
１５  インダクタ
１６  負荷
１７  分圧回路
１８  比較回路
１９  誤差増幅器
２０  コンパレータ
２１  演算素子
２２  発振素子
Ｒ１  第１分圧抵抗
Ｒ２  第１Ｔｒ動作抵抗
Ｒ３  第２Ｔｒ動作抵抗
Ｒ４  第２分圧抵抗
Ｒ５  第３分圧抵抗
Ｒ６  保護抵抗
Ｒｃ  コレクタ抵抗
Ｔｒ  トランジスタ
Ｄｉ  ツェナーダイオード
【図１】
2008141818.tif 000003
【図２】
2008141818.tif 000004
【図３】
2008141818.tif 000005
【図４】
2008141818.tif 000006
【図５】
2008141818.tif 000007
【図６】
2008141818.tif 000008
【図７】
2008141818.tif 000009
【図８】
2008141818.tif 000010
【図９】
2008141818.tif 000011
【図１０】
2008141818.tif 000012
【図１１】
2008141818.tif 000013
【図１２】
2008141818.tif 000014
【図１３】
2008141818.tif 000015
【図１４】
2008141818.tif 000016
【図１５】
2008141818.tif 000017
【図１６】
2008141818.tif 000018
【図１７】
2008141818.tif 000019
【図１８】
2008141818.tif 000020
【図１９】
2008141818.tif 000021