(57)【要約】【課題】容易、且つ正確な貫通孔の形成ができ、貫通電極部の導通信頼性を確保した貫通電極付き基板の製造方法、及び貫通電極付き基板を提供する。【解決手段】少なくとも、一主面に絶縁膜が形成されたシリコン基板を、前記絶縁膜をストップ層として当該絶縁膜が露出するまでエッチングして第１の孔を形成する第１工程と、前記第１の孔内に絶縁膜を形成する第２工程と、前記絶縁膜が形成された前記第１の孔内に、電解メッキにより導電部材を充填する第３工程と、前記第１の孔に対応する部位に位置する絶縁膜を、前記シリコン基板の一主面に形成された絶縁膜側から前記導電部材が露出するまでエッチングして第２の孔を形成する第４工程と、前記第２の孔内に、電解メッキにより導電部材を充填する第５工程と、を有する貫通電極付き基板の製造方法とする。【選択図】図１
2008085237.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、
一主面に絶縁膜が形成されたシリコン基板を、前記絶縁膜をストップ層として当該絶縁膜が露出するまでエッチングして第１の孔を形成する第１工程と、
前記第１の孔内に絶縁膜を形成する第２工程と、
前記絶縁膜が形成された前記第１の孔内に、電解メッキにより導電部材を充填する第３工程と、
前記第１の孔に対応する部位に位置する絶縁膜を、前記シリコン基板の一主面に形成された絶縁膜側から前記導電部材が露出するまでエッチングして第２の孔を形成する第４工程と、
前記第２の孔内に、電解メッキにより導電部材を充填する第５工程と、
を有することを特徴とする貫通電極付き基板の製造方法。
【請求項２】
前記第２工程後、前記シリコン基板面の第１の孔上方に、外部接続用のパッド部領域を形成するためのマスクパターンを形成する工程を付加し、続く第３工程で前記マスクパターンを利用して前記導電部材の充填を行うと同時に当該導電部材に連続するパッド部を形成し、
さらに、前記第４工程後、前記シリコン基板面の第２の孔上方に、外部接続用のパッド部領域を形成するためのマスクパターンを形成する工程を付加し、続く第５工程で前記マスクパターンを利用して前記導電部材の充填を行うと同時に当該導電部材に連続するパッド部を形成することを特徴とする請求項１に記載の貫通電極付き基板の製造方法。
【請求項３】
前記請求項１又は２の製造方法により成る貫通電極付き基板であって、
一主面に絶縁膜が形成されたシリコン基板に、当該シリコン基板面側から前記絶縁膜にまで至る深さに形成された第１の孔と、当該第１の孔に対応する部位に位置する前記絶縁膜を除去して形成された、前記第１の孔と略同径の第２の孔と、によって貫通孔を構成し、当該貫通孔内に導電部材が充填され、前記シリコン基板の両面間を導通可能にしたことを特徴とする貫通電極付き基板。
【請求項４】
前記導電部材は前記貫通孔内からシリコン基板の表面上に突出するよう連続して形成されており、外部接続用のパッド部を構成していることを特徴とする請求項３に記載の貫通電極付き基板。
【請求項５】
前記シリコン基板は一主面上に回路パターンが形成されており、当該回路パターンは、前記導電部材のパッド部と接続されていることを特徴とする請求項４に記載の貫通電極付き基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極付き基板の製造方法、及び貫通電極付き基板に関するものである。
【背景技術】
【０００２】
近年、複数の半導体チップを積み重ねたスタック構造の半導体装置や、半導体チップに他の電子部品を積み重ねたスタック構造の電子デバイスが開発されている。また、前記スタック構造の実装形態を実現するために、半導体チップの基板面に貫通電極を形成することが知られている。
【０００３】
前記貫通電極は、半導体基板に貫通孔を形成し、当該貫通孔内面に絶縁膜を形成して絶縁処理した上、その内面に導電部材を充填して形成されるものである。
【０００４】
図２は従来技術による貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｆ）は、各工程における貫通電極部の状態を示す断面図である。以下、図２を参照して従来技術の貫通電極付き基板の製造方法を説明する。
【０００５】
（ａ）は孔形成工程を示す図である。
２０はシリコン基板で、２１はシリコン基板２０の一主面に形成された絶縁膜で、例えば、シリコン酸化膜（ＳｉＯ２）である。。図示していないが、前記シリコン基板２０の表面上には回路パターンが形成されている。２２は前記回路パターン（不図示）と接続されたアルミニウムから成るパッド部である。ここで形成しようとする貫通電極は、前記シリコン基板２０の絶縁膜２１上にあるパッド部２２と、これに対向する反対側のシリコン基板２０の面側を導通可能にしようとしたものである。
【０００６】
２０ａは前記シリコン基板２０の所定位置に形成された孔で、当該孔２０ａは、ドライエッチングにより形成される。尚、前記孔２０ａの形成位置は、前記パッド部２２の領域に対応する部位である。前記孔２０ａを形成するためのエッチング部は、フォトリソグラフィーによって形成されたマスクパターン２３によって決められる。前記マスクパターン２３の形成は、レジストをスピンコート法等により、前記シリコン基板２０上に塗布後、所望のマスクパターン形状を有するフォトマスクを被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成される。前記レジストの、露光、現像により除去され、シリコン基板２０の面が露出した部位がエッチング部となる。以上により形成されたマスクパターン２３をマスクとして、エッチングを行い孔２０ａが形成される。
【０００７】
前記マスクパターン２３は孔２０ａ形成後に除去される。また、前記孔２０ａは絶縁膜２１がエッチングストップ層となるため、前記絶縁膜２１が露出したところで終了となる。尚、図示する前記シリコン基板２０の厚みは約１００μｍで、これに形成される孔２０ａの直径はφ６０μｍ程度のごく小さな孔である。
【０００８】
（ｂ）は孔内面に絶縁膜を形成する工程を示す図である。
前記（ａ）工程によって孔２０ａを形成した後、当該孔２０ａ内壁面及び当該孔２０ａに臨む絶縁膜２１表面に絶縁膜２４を形成する。前記絶縁膜２４は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成したもので、例えば、シリコン酸化膜（ＳｉＯ２）である。
前記絶縁膜２４は、後の工程で、前記孔２０ａ内に充填される導電部材とシリコン基板２０とを絶縁処理するものである。尚、前記絶縁膜２４は、シリコン基板２０の表面にも形成される。
【０００９】
（ｃ）は孔底部に位置する絶縁膜を除去するためのマスクパターン形成工程を示す図である。
続いて、前記孔２０ａの底部に位置する前記絶縁膜２４と、その下層で、積層状態となっている絶縁膜２１をエッチング除去するためのマスクパターン２５をフォトリソグラフィーにより形成する。前記マスクパターン２５は、前記絶縁膜２４表面上に、レジストをスピンコート法等により塗布し、塗布後、所望のマスクパターン形状を有するフォトマスク２６を被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成する。本工程はネガ型のフォトレジストによるものであるが、ポジ型であっても同様に形成できる。
【００１０】
（ｄ）は孔底部に位置する絶縁膜をエッチング除去し、貫通孔を形成する工程を示す図である。
前記（ｃ）工程において形成した絶縁膜除去用のマスクパターン２５をマスクとし、前記絶縁膜２４と絶縁膜２１をエッチングにより除去する。尚、前記絶縁膜２４及び絶縁膜２１は、いずれもシリコン酸化膜（ＳｉＯ２）である。また、前記エッチングはドライエッチング、ウェットエッチングのいずれを用いても良い。こうして、孔２０ａ底部には下層のアルミニウムから成るパッド部２２の一部が露出した状態となる。続いて、前記絶縁膜除去用のマスクパターン２５を除去して前記パッド部２２にまで至る貫通孔が形成される。
【００１１】
（ｅ）は孔内に導電部材を充填する前工程を示す図である。
導電部材の充填方法としては、種々の手法が用いられるが、小径の孔内に充填する場合は電解メッキによる手法が用いられる。
前記（ｄ）工程によって形成された孔２０ａ内に電解メッキ用の共通電極２７をスパッタリング若しくは蒸着により形成する。前記共通電極２７は、例えば、金（Ａｕ）である。その後、フォトリソグラフィーにり、前記共通電極２７上に電解メッキ用のマスクパターン２８を形成する。
【００１２】
（ｆ）は孔内に導電部材を充填する工程を示す図である。
前記（ｅ）工程により電解メッキ用の共通電極２７と、電解メッキ用のマスクパターン２８を形成した後、電解メッキを行い孔２０ａ内に導電部材２９を充填する。尚、前記導電部材２９は、前記共通電極２７と同様、金（Ａｕ）である。これにより、貫通孔内は導電部材２９が充填され、シリコン基板２０の一方の面側のパッド部２２と導通可能な状態となる。以上の工程によって貫通電極付き基板が形成される。
【００１３】
貫通電極付き基板の製造方法に関連するものとしては、例えば、特許文献１による製造方法が開示されている。
【００１４】
【特許文献１】特開平５−１７５２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、前述の従来技術による貫通電極付き基板の製造方法では、一部工程において、以下のような問題点がある。
【００１６】
まず、前記した（ｃ）工程において、孔２０ａ底部に位置する絶縁膜２４及び２１の一部を除去するためのマスクパターン２５を形成するために、レジスト膜を前記孔２０ａ内壁面に形成しなければならない。前述のごとく、前記孔２０ａの直径はφ６０μｍ程度の小さな孔であると同時に、約１００μｍの厚み（深さ）を有している上、前工程において、絶縁膜２４が内壁面に形成されているため、孔２０ａの直径はさらに小さなものとなっている。このような孔２０ａ内にレジスト膜を均一の厚さで形成することは非常に難しい。図１（ｃ）に示すレジスト膜（マスクパターン２５）は模式的に示したもので、説明の便宜上、解り易くするために孔２０ａの内壁面に均一の厚みをもった状態で示しているが、実際は、図３に示すような状態で形成されてしまう。
【００１７】
図３は、孔内のレジスト膜形成状態を示す断面図である。３０は、レジスト膜で、絶縁膜２４及び２１の一部を除去するためのマスクパターンを形成するためのものである。本図に示すように、前記レジスト膜３０は、孔２０ａの開口端エッジ部で膜厚が薄い状態となり、また、孔２０ａ底部においては膜厚が厚くなる傾向にある。このような状態では、膜厚が厚い孔２０ａ底部へのマスクパターン形成精度が悪くなってしまう。また、膜厚の薄い孔２０ａの開口端エッジ部においては、本来残すべき絶縁膜２４を除去してしまう虞がある。
【００１８】
また、前記（ｃ）工程において形成する絶縁膜２４及び２１の一部を除去するためのマスクパターン２５は、前記孔２０ａ内に形成するため、必然的に、前記孔２０ａの直径よりも小さくなる。したがって、前記状態でエッチング除去されパッド部２２が露出する部位の孔径は、さらに小さなものとなる。このようにして形成された貫通孔に導電部材２９を充填しようとする場合、孔径の小さい部分への充填不良が生じ、導通確保が確実になされないという問題がある。導通確保が確実に達成されずに製造された貫通電極付き基板では、外部との接続において導通不良となる可能性がある。
【００１９】
そこで、本発明は、容易、且つ正確な貫通孔の形成ができ、貫通電極部の導通信頼性を確保した貫通電極付き基板の製造方法、及び貫通電極付き基板を提供することを目的とする。
【課題を解決するための手段】
【００２０】
少なくとも、
一主面に絶縁膜が形成されたシリコン基板を、前記絶縁膜をストップ層として当該絶縁膜が露出するまでエッチングして第１の孔を形成する第１工程と、
前記第１の孔内に絶縁膜を形成する第２工程と、
前記絶縁膜が形成された前記第１の孔内に、電解メッキにより導電部材を充填する第３工程と、
前記第１の孔に対応する部位に位置する絶縁膜を、前記シリコン基板の一主面に形成された絶縁膜側から前記導電部材が露出するまでエッチングして第２の孔を形成する第４工程と、
前記第２の孔内に、電解メッキにより導電部材を充填する第５工程と、
を有する貫通電極付き基板の製造方法とする。
【００２１】
さらに、前記第２工程後、前記シリコン基板面の第１の孔上方に、外部接続用のパッド部領域を形成するためのマスクパターンを形成する工程を付加し、続く第３工程で前記マスクパターンを利用して前記導電部材の充填を行うと同時に当該導電部材に連続するパッド部を形成し、
さらに、前記第４工程後、前記シリコン基板面の第２の孔上方に、外部接続用のパッド部領域を形成するためのマスクパターンを形成する工程を付加し、続く第５工程で前記マスクパターンを利用して前記導電部材の充填を行うと同時に当該導電部材に連続するパッド部を形成する貫通電極付き基板の製造方法とする。
【００２２】
前記製造方法により成る貫通電極付き基板であって、
一主面に絶縁膜が形成されたシリコン基板に、当該シリコン基板面側から前記絶縁膜にまで至る深さに形成された第１の孔と、当該第１の孔に対応する部位に位置する前記絶縁膜を除去して形成された、前記第１の孔と略同径の第２の孔と、によって貫通孔を構成し、当該貫通孔内に導電部材が充填され、前記シリコン基板の両面間を導通可能にした貫通電極付き基板とする。
【００２３】
さらに、前記導電部材は前記貫通孔内からシリコン基板の表面上に突出するよう連続して形成されており、外部接続用のパッド部を構成した貫通電極付き基板とする。
【００２４】
さらに、前記シリコン基板は一主面上に回路パターンが形成されており、当該回路パターンは、前記導電部材のパッド部と接続されている貫通電極付き基板とする。
【発明の効果】
【００２５】
一主面に絶縁膜が形成されたシリコン基板を、前記絶縁膜をストップ層として当該絶縁膜が露出するまでエッチングして第１の孔を形成し、前記第１の孔内に導電部材を充填した後、前記第１の孔に対応する部位に位置する絶縁膜を、前記シリコン基板の一主面に形成された絶縁膜側から前記導電部材が露出するまでエッチングして第２の孔を形成し、さらに、前記第２の孔内に導電部材を充填する貫通電極付き基板の製造方法としたので、孔内にレジスト膜を形成する工程がなくなり、容易、且つ正確な貫通孔の形成ができ、貫通電極部の導通信頼性を確保した貫通電極付き基板が製造できる。
【００２６】
一主面に絶縁膜が形成されたシリコン基板に、当該シリコン基板面側から前記絶縁膜にまで至る深さに形成された第１の孔と、当該第１の孔に対応する部位に位置する前記絶縁膜を除去して形成された、前記第１の孔と略同径の第２の孔と、によって貫通孔を構成したので、貫通孔に小径部がなくなるので、導電部材の充填が前記貫通孔全域にわたって確実にできる。よって、信頼性の高い貫通電極付き基板が得られる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の貫通電極付き基板の製造方法について、図面に基づいて詳細に説明する。図１は本発明の貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｉ）は各工程における貫通電極部の状態を示す断面図である。
【００２８】
（ａ）は第１の孔形成工程を示す図である。
１はシリコン基板で、２はシリコン基板１の一主面に形成された絶縁膜である。図示していないが、前記シリコン基板１は、その表面上に回路パターンが形成された基板である。
【００２９】
１ａは前記シリコン基板１の所定位置に形成された第１の孔で、当該第１の孔１ａは、ドライエッチングにより形成される。前記第１の孔１ａを形成するためのエッチング部は、フォトリソグラフィーによって形成されたマスクパターン３によって決められる。前記マスクパターン３の形成は、レジストをスピンコート法等により、前記シリコン基板１上に塗布後、所望のマスクパターン形状を有するフォトマスクを被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成される。前記レジストの、露光、現像により除去され、シリコン基板１表面が露出した部位がエッチング部となる。以上により形成されたマスクパターン３をマスクとして、エッチングを行い第１の孔１ａを形成する。
【００３０】
前記マスクパターン３は孔１ａ形成後に除去する。また、前記孔１ａは絶縁膜２がエッチングストップ層となるため、前記絶縁膜２が露出したところで終了となる。尚、図示する前記シリコン基板１の厚みは約１００μｍで、これに形成される孔１ａの直径はφ６０μｍ程度のごく小さな孔である。
【００３１】
（ｂ）は第１の孔内面に絶縁膜を形成する工程を示す図である。
前記（ａ）工程によって孔１ａを形成した後、当該孔１ａ内壁面に絶縁膜４を形成する。前記絶縁膜４は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成したもので、例えば、シリコン酸化膜（ＳｉＯ２）である。
絶縁膜４は、後の工程で、前記孔１ａ内に充填される導電部材とシリコン基板１とを絶縁処理するためのものである。
【００３２】
（ｃ）は第１の孔内に導電部材を充填する前工程を示す図である。
導電部材の充填方法は、種々の手法が用いられるが、小径の孔内に充填する場合は電解メッキによる手法を用いる。
前記（ｂ）工程によって形成された第１の孔１ａ内に電解メッキ用の共通電極５（例えば、金（Ａｕ））をスパッタリング若しくは蒸着により形成する。その後、電解メッキ用のマスクパターン６を形成する。マスクパターン形成は、フォトリソグラフィーによる。尚、電解メッキ用のマスクパターン６は、前記シリコン基板１の表面上に外部接続用のパッド部を同時に形成するようなパターン形状とすることも可能である。この場合、パッド部サイズは任意に設定可能である。本実施形態においては、外部接続用のパッド部を形成するため、孔１ａ上方に前記孔１ａの孔サイズよりも幅を持たせたマスクパターン６としている。
【００３３】
（ｄ）は第１の孔内に導電部材を充填する工程を示す図である。
前記電解メッキ用の共通電極５が形成され、電解メッキ用のマスクパターン６が形成された後、電解メッキを行い第１の孔１ａ内に導電部材７（例えば、金（Ａｕ））を充填する。以上の工程により、前記第１の孔１ａ内の導電部材７の充填が完了する。その後、マスクパターン６とその下の共通電極５の不要な部分を除去する。このようにして、前記シリコン基板１表面上には前記導電部材７に連続する外部接続用のパッド部７ａも形成される。
【００３４】
（ｅ）は第２の孔を形成する前工程を示す図である。
８は、第２の孔を形成するための、フォトリソグラフィーによって形成されたマスクパターンである。前記マスクパターン８の形成は、レジストをスピンコート法等により、前記シリコン基板１上に塗布後、所望のマスクパターン形状を有するフォトマスクを被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成する。前記レジストの、露光、現像により除去され、絶縁膜２の表面が露出した部位をエッチング部とする。尚、本工程より、図面の上下の位置関係が逆になるのが本来であるが、（ａ）工程からの説明の流れ上、そのままの位置関係で説明する。
【００３５】
（ｆ）は第２の孔を形成する工程を示す図である。
前記（ｅ）工程により形成されたマスクパターン８をマスクとして、絶縁膜２及びその下層に位置する絶縁膜４をエッチングにより除去し、第２の孔１ｂを形成する。これにより、前記導電部材７（正確には、共通電極５）を露出させる。その後、マスクパターン８は除去する。尚、ここで形成する第２の孔１ｂの径は、前記第１の孔１ａの径とほぼ同径で形成することができる。
【００３６】
（ｇ）は第２の孔内に導電部材を充填する前工程を示す図である。
前記（ｆ）工程によって形成された第２の孔１ｂ内に電解メッキ用の共通電極９をスパッタリング若しくは蒸着により形成する。
【００３７】
（ｈ）は第２の孔内に導電部材充填用のマスクパターン形成工程を示す図である。
電解メッキ用の共通電極９形成後、続いて、電解メッキ用のマスクパターン１０を形成する。マスクパターン形成は、フォトリソグラフィーによる。尚、電解メッキ用のマスクパターン１０は、前記シリコン基板１の表面上に外部接続用のパッド部を同時に形成するようなパターン形状とすることも可能である。この場合、パッド部サイズは任意に設定可能である。本実施形態においては、外部接続用のパッド部を形成するため、孔１ｂ上方に前記孔１ｂの孔サイズよりも幅を持たせたマスクパターン１０としている。
【００３８】
（ｉ）第２の孔内に導電部材を充填する工程を示す図である。
前記電解メッキ用の共通電極９が形成され、電解メッキ用のマスクパターン１０が形成された後、電解メッキを行い第１の孔１ｂ内に導電部材１１を充填する。尚、共通電極９及び導電部材１１は、例えば、金（Ａｕ）である。以上の工程により、前記第２の孔１ｂ内への導電部材１１の充填が完了する。その後、マスクパターン１０と、その下の共通電極９の不要部分を除去する。尚、前記シリコン基板１表面上には前記導電部材１１に連続する外部接続用のパッド部１１ａも形成される。また、前記パッド部１１ａは、図示しない回路パターンと接続するように任意の形状、サイズで形成可能である。
【００３９】
前述の（ａ）〜（ｉ）工程からなる本発明の貫通電極基板の製造方法においては、孔内にレジスト膜を形成する工程を要しないので、正確な貫通孔の形成ができると共に、貫通電極部の導通信頼性を確保した貫通電極付き基板が製造できる。
【００４０】
また、本発明の製造方法により製造された貫通電極付き基板は、第１の孔１ａと第２の孔１ｂはシリコン基板１の各々の面からそれぞれ形成されるので、孔径を同等に形成できる。よって、孔内に径小となる部位を有しないので、導電部材の充填不良等の問題がなく導通良好な貫通電極付き基板が得られる。
【００４１】
また、本発明の製造方法によれば、外部接続用のパッド部を、後で形成できるため、従来の構成のように、事前に形成されたパッド部位置をターゲットに孔位置を決めなくとも、ある程度、任意の位置に形成することが可能になる。また、事前に形成されたパッド部位置をターゲットに貫通孔を形成する際に本発明の製造方法を用いることも、もちろん可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｉ）は各工程における貫通電極部の状態を示す断面図。
【図２】従来技術による貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｆ）は、各工程における貫通電極部の状態を示す断面図。
【図３】孔内のレジスト膜形成状態を示す断面図。
【符号の説明】
【００４３】
１    シリコン基板
１ａ    第１の孔
１ｂ    第２の孔
２      絶縁膜
３      マスクパターン
４      絶縁膜
５      共通電極
６      マスクパターン
７      導電部材
７ａ    パッド部
８      マスクパターン
９      共通電極
１０    マスクパターン
１１    導電部材
１１ａ  パッド部
２０    シリコン基板
２０ａ  孔
２１    絶縁膜
２２    パッド部
２３    マスクパターン
２４    絶縁膜
２５    マスクパターン
２６    フォトマスク
２７    共通電極
２８    マスクパターン
２９    導電部材
３０    レジスト膜
【図１】
2008085237.tif 000003
【図２】
2008085237.tif 000004
【図３】
2008085237.tif 000005