(57)【要約】【課題】ＳＯＩウエハを用いて、プラズマエッチングにより生じたダメージを犠牲酸化膜のウエットエッチングにより除去する工程を含むものでありながら、フィンの基端部分にくびれのないフィン型電界効果トランジスタを簡単かつ確実に製造することができる方法を提供すること。【解決手段】ＳＯＩウエハにおける単結晶シリコン層３にプラズマエッチングを施して、フィン状の突起部５を形成する工程と、突起部５に生じたダメージを含む表面に犠牲酸化膜６を形成する工程と、犠牲酸化膜６をウエットエッチングにより除去する工程と、埋め込み酸化物層２を加熱してリフローさせるリフロー工程とを含む。【選択図】    図１
2008141097.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板上にＳｉＯ２系材料からなる埋め込み酸化物層が形成され、さらにその上に単結晶シリコン層が形成されてなるＳＯＩウエハを用いてフィン型電界効果トランジスタを製造する方法であって、
前記単結晶シリコン層を下地の埋め込み酸化物層が露出するまで選択的にプラズマエッチングしてフィン状の突起部を形成する工程と、
前記突起部に生じたダメージを含む表面を酸化して犠牲酸化膜を形成する工程と、
この犠牲酸化膜をウエットエッチングにより除去して、清浄な表面を有するフィンを形成する工程と、
前記埋め込み酸化物層を加熱してリフローさせるリフロー工程と
を含むことを特徴とするフィン型電界効果トランジスタの製造方法。
【請求項２】
前記埋め込み酸化物層は、不純物が添加されて低融点化されたＳｉＯ2 系材料からなることを特徴とする請求項１に記載のフィン型電界効果トランジスタの製造方法。
【請求項３】
前記埋め込み酸化物層を構成するＳｉＯ2 系材料は、不純物としてリンおよびボロンを含有するＢＰＳＧであることを特徴とする請求項２に記載のフィン型電界効果トランジスタの製造方法。
【請求項４】
前記リフロー工程は、９００℃以下の温度に加熱してＢＰＳＧをリフローさせることを特徴とする請求項３に記載のフィン型電界効果トランジスタの製造方法。
【請求項５】
前記リフロー工程は、８００℃±１００℃の温度に加熱してＢＰＳＧをリフローさせることを特徴とする請求項３に記載のフィン型電界効果トランジスタの製造方法。
【請求項６】
前記プラズマエッチングにより形成された突起部の幅（ｗ0 ）が６０〜８０ｎｍであり、最終的に形成されるフィンの幅（ｗ）が３０〜４０ｎｍであることを特徴とする請求項１から請求項５のいずれかに記載のフィン型電界効果トランジスタの製造方法。
【請求項７】
最終的に形成されるフィンの幅（ｗ）に対する、プラズマエッチング工程により形成される突起部の幅（ｗ0 ）の比率（ｗ0 ／ｗ）が１．５〜２．０であることを特徴とする請求項６に記載のフィン型電界効果トランジスタの製造方法。
【請求項８】
前記犠牲酸化膜を除去する際に、エッチング液として希フッ酸を使用することを特徴とする請求項１から請求項７のいずれかに記載のフィン型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＳＯＩウエハを用いてフィン型の電界効果トランジスタを製造する方法に関する。
【背景技術】
【０００２】
近時、集積回路の集積度が益々高まっており、集積回路に用いられるＣＭＯＳ等の電界効果トランジスタ（ＦＥＴ）の微細化が求められている。このため、チャネル長の短縮化、ゲート絶縁膜の厚さの低減、不純物ドーピング濃度の上昇等が試みられている。しかしながら、チャネル長の短縮化はほぼ限界が来ており、現在の構造を維持したままより微細化を進めることが困難となりつつある。
【０００３】
このような問題を解決してさらなる電界効果トランジスタの微細化、高集積化を図ることができる技術として、Ｓｉウエハにフィン状の突起を形成してチャネル面を垂直にした３次元型の電界効果トランジスタ、いわゆるフィン型電界効果トランジスタが知られている（例えば特許文献１）。
【０００４】
一方、このように集積回路の高集積化にともなって電界効果トランジスタのオフ状態の漏電流が問題となるため、このような漏電流を低減することができるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウエハが用いられつつある。ＳＯＩウエハは、単結晶シリコン基板ウエハに、シリコン酸化物からなる埋め込み酸化物（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層を形成し、その上に単結晶シリコン層を成長させたものである。このようなＳＯＩウエハに上記フィン型電界効果トランジスタを形成する技術が特許文献２に開示されている。
【０００５】
フィン型電界効果トランジスタを製造する際において、フィンの形成には、以下の方法が一般に用いられる。
まず、ウエハにプラズマエッチングを施してフィン状の突起部を形成する。この突起部は最終的に形成されるフィンよりも大きなサイズとする。しかして、この突起部の表面にはプラズマによるダメージが生じているので、次工程として、ダメージを含む表面を酸化して犠牲酸化膜を形成し、これを希フッ酸によるウエットエッチングで除去することにより、清浄な表面を有し、最初に形成した突起部よりも小さいサイズ（最終的に形成されるものとほぼ同一サイズ）のフィンを形成する。
【０００６】
このように、プラズマエッチングによるダメージを犠牲酸化膜のウエットエッチングにより除去する方法は、その操作が簡単であり、また、プラズマエッチングのみでは形成できないサイズ（例えば幅が３０〜４０ｎｍ）のフィンを形成することができる。
【０００７】
しかしながら、ウエハとして上記のＳＯＩウエハを用いた場合、すなわち、埋め込み酸化物層上の単結晶シリコン層にプラズマエッチングを施してフィン状の突起部を形成し、この突起部に生じたダメージを、犠牲酸化膜のウエットエッチングにより除去する場合には、図２に示すように、形成されるフィン５１の基端部分にくびれ（オーバーハング）５２が生じてしまう。
【０００８】
このくびれ５２は次のようにして形成される。すなわち、プラズマエッチングによって露出した埋め込み酸化物層５３の上部が、犠牲酸化膜とともに希フッ酸によってウエットエッチングされ（ウエットエッチングされる前の埋め込み酸化物層を点線で示す）、さらに、ウエットエッチングの等方性のためにフィン５１の直下（露出していない）のシリコン酸化物まで部分的にエッチング（サイドエッチング）されてしまうことにより形成されるものである。
【０００９】
そして、このようなくびれが生じると、その部分にゲート配線材料等の残渣が生じ、これがデバイス性能に悪影響を及ぼすおそれがある。従来は、このような残渣を薬液洗浄等で除去することが試みられてきたが、洗浄工程は煩雑であり、また、これらの残渣を洗浄工程によって完全に除去することは困難である。さらに、このようなくびれが生じると、フィンの倒れ等の強度的な問題も懸念される。
【特許文献１】特表２００５−５２８７９３号公報
【特許文献２】特表２００３−５２８４４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明はかかる事情に鑑みてなされたものであって、ＳＯＩウエハを用いて、プラズマエッチングにより生じたダメージを犠牲酸化膜のウエットエッチングにより除去する工程を含むものでありながら、フィンの基端部分にくびれのないフィン型電界効果トランジスタを簡単かつ確実に製造することができる方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明では、Ｓｉ基板上にＳｉＯ２系材料からなる埋め込み酸化物層が形成され、さらにその上に単結晶シリコン層が形成されてなるＳＯＩウエハを用いてフィン型電界効果トランジスタを製造する方法であって、前記単結晶シリコン層を下地の埋め込み酸化物層が露出するまで選択的にプラズマエッチングしてフィン状の突起部を形成する工程と、前記突起部に生じたダメージを含む表面を酸化して犠牲酸化膜を形成する工程と、この犠牲酸化膜をウエットエッチングにより除去して、清浄な表面を有するフィンを形成する工程と、前記埋め込み酸化物層を加熱してリフローさせる工程とを含むことを特徴とするフィン型電界効果トランジスタの製造方法を提供する。
【００１２】
本発明において、埋め込み酸化物層は、リンやボロン等の不純物が添加されて低融点化されたＳｉＯ2 系材料からなるものを好適に用いることができ、特に、不純物としてリンおよびボロンを含有するＢＰＳＧを用いることが好ましい。
【００１３】
上記リフロー工程において、埋め込み酸化物層がＢＰＳＧからなる場合には、９００℃以下、例えば８００℃±１００℃の温度に加熱してＢＰＳＧをリフローさせることができる。
【００１４】
本発明において、プラズマエッチング工程により形成される突起部の幅（ｗ0 ）が６０〜８０ｎｍであり、最終的に形成されるフィンの幅（ｗ）が３０〜４０ｎｍであってよく、その際の比率（ｗ0 ／ｗ）は、１．５〜２．０とすることができる。また、前記犠牲酸化膜を除去する際に、エッチング液として希フッ酸を使用することができる。
【発明の効果】
【００１５】
本発明の製造方法によれば、埋め込み酸化物層を加熱してリフローさせるという工程を付加することにより、ＳＯＩウエハを用いて、プラズマエッチングにより生じたダメージを犠牲酸化膜のウエットエッチングにより除去する工程を含むものでありながら、フィンの基端部分にくびれのないフィン型電界効果トランジスタを簡単かつ確実に製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について説明する。
図１（ａ）〜（ｅ）は、本発明の一実施形態に係るフィン型電界効果トランジスタの製造方法を示す工程断面図である。この製造方法は、ＳＯＩウエハを用いる製造方法であって、プラズマエッチングにより突起を形成する工程と、突起に犠牲酸化膜を形成する工程と、犠牲酸化膜をウエットエッチングにより除去する工程と、埋め込み酸化物層をリフローする工程とを含む。
【００１７】
本実施形態においては、まず、図１（ａ）に示すような層構成のＳＯＩウエハを準備する。このＳＯＩウエハは、単結晶シリコンからなるシリコン基板１と、ＳｉＯ２系材料からなる埋め込み酸化物層２と、単結晶シリコン層３とが積層されてなる。
【００１８】
埋め込み酸化物層２は、リンやボロン等の１または２以上の不純物を添加したＳｉＯ２系材料を用いることが好ましい。リンやボロン等の不純物を含有させることにより、埋め込み酸化物層２の酸化物の融点を下げることができ、延いてはリフロー工程における加熱温度を低下させることができる。かかる観点から埋め込み酸化物層２を構成するＳｉＯ２系材料としてはボロンおよびリンを含有したＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）を好適に用いることができる。
【００１９】
埋め込み酸化物層２の膜厚は、例えば１３０〜１６０ｎｍとされる。この範囲であれば、電界効果トランジスタのオフ状態の漏電流を十分に抑制することができる。
埋め込み酸化物層２上の単結晶シリコン層３の膜厚は、最終的に形成されるフィンの高さを規定するものであり、例えば５０〜１００ｎｍとされる。
【００２０】
プラズマエッチング工程では、単結晶シリコン層３の上にハードマスク４のパターンを形成した後プラズマエッチングを行う。これにより、単結晶シリコン層３が選択的に削られて埋め込み酸化物層２の一部が露出し、図１（ｂ）に示すようなフィン状の突起部５が形成される。
【００２１】
プラズマエッチングとしては特に限定されるものではなく、従来公知の装置を使用し、常法に従って行うことができる。
プラズマエッチングの際にダメージ層が形成されることから、突起部５の幅を最終的に形成されるフィンの幅よりも大きく設定して、ダメージ層を除去する際の削り代を確保するようにする。
【００２２】
例えば、幅（ｗ）が３０〜４０ｎｍのフィンを形成する場合において、プラズマエッチング工程によって形成される突起部の幅（ｗ0 ）は６０〜８０ｎｍであることが好ましい。この場合に、フィンの幅（ｗ）に対する突起部の幅（ｗ0 ）の比率（ｗ0 ／ｗ）は１．５〜２．０であることが好ましい。
【００２３】
比率（ｗ0 ／ｗ）が１．５未満である場合には、後述する犠牲酸化膜を形成してウエットエッチングすることによるダメージ層除去の際の削り代を十分に確保することができない。一方、（ｗ0 ／ｗ）が２．０を超える場合には、削り代が過大となって、犠牲酸化膜の除去に長い時間を要したり、埋め込み酸化物層のエッチングが必要以上に進行したりする虞がある。
【００２４】
プラズマエッチング工程終了後、ハードマスク４を除去して犠牲酸化工程を実施する。犠牲酸化工程では、ダメージを含む突起部５の表面を酸化することにより、図１（ｃ）に示すような犠牲酸化膜６を形成する。犠牲酸化膜６の形成方法としては特に限定されるものではなく、従来公知の装置を用いて公知の方法で形成することができる。例えば、酸化性ガスの存在下で加熱する熱酸化の手法で形成することができる。
【００２５】
次のウエットエッチング工程により清浄な表面のフィンを形成するために、犠牲酸化膜６は、突起部５のダメージが存在する領域（ダメージ層）を包含できる膜厚を有していることが必要である。犠牲酸化膜６の膜厚は、例えば３０〜４０ｎｍとされ、この膜厚は酸化処理条件を制御することにより適宜調整することができる。
【００２６】
ウエットエッチング工程では、図１（ｄ）に示すように、犠牲酸化膜６をウエットエッチングで除去する。使用するエッチング液としては、シリコン酸化物はエッチング可能であるが、単結晶シリコンをエッチングしない（フィンとなる下地に新たなダメージを与えない）薬液の中から選択される。具体的には、従来この分野で多用されているフッ酸（ＨＦ）の水溶液を使用することが好ましく、希フッ酸（ＨＦ濃度＝１〜５質量％）を使用することが特に好ましい。
【００２７】
犠牲酸化膜６を除去することにより、プラズマエッチングによって突起部５の表面に生じたダメージが除去され、清浄な表面を有するフィン７が埋め込み酸化物層２上に形成される。このように形成されたフィン７の幅（ｗ）は、例えば３０〜４０ｎｍとされる。
【００２８】
ところで、上述したように、犠牲酸化膜６を形成した後のウエットエッチングでは、犠牲酸化膜６とともに埋め込み酸化物層もエッチングされ、この際のエッチングは等方的であることから、埋め込み酸化物層の露出部分のみならず非露出部分もエッチング（サイドエッチング）されることから、形成されたフィン７の基端部分にはくびれ８が不可避的に生じる。
【００２９】
そこで、本実施形態では、ウエットエッチング工程の後、リフロー工程を実施して、埋め込み酸化物層２を加熱してリフローさせ、このようなくびれを解消させる。リフロー工程では、埋め込み酸化物層２をリフローさせる必要があることから、その加熱温度は、埋め込み酸化物層２を構成するＳｉＯ２系材料の融点以上とされる。例えば、埋め込み酸化物層２が不純物を添加しないＳｉＯ2 からなる場合には１０００〜２０００℃とされる。
【００３０】
しかし、このような高温では工程上、種々の不都合が生じるおそれがあるため、上述したように埋め込み酸化物層２としてリンやボロン等の１または２以上の不純物を添加して低融点化されたＳｉＯ2 系材料を用いて、リフロー工程での加熱温度を低下させることが好ましい。特に、ＳｉＯ2 系材料としてＢＰＳＧを用いた場合には、加熱温度を９００℃以下といった低温でも埋め込み酸化物層２を確実にリフローさせることができる。より好ましい加熱温度は、８００℃前後（８００℃±１００℃）である。
【００３１】
リフロー工程での加熱処理は、通常、窒素ガスなどの不活性ガスの雰囲気下で行う。処理時の圧力としては特に限定されるものではなく、例えば１００〜５００Ｔｏｒｒ（１３３３０〜６６６５０Ｐａ）で行うことができる。また、処理時間としては３０〜３００ｓｅｃ程度である。
【００３２】
このように埋め込み酸化物層２をリフローさせることにより、埋め込み酸化物層２が流動して、フィンの基端部分のくびれにリフローした状態のシリコン酸化物が流入した状態、あるいは、リフローした状態の埋め込み酸化物層２中にフィンの基端部が沈み込んだ状態となって、図１（ｅ）に示すようにくびれが確実に消滅した状態となり、その後冷却することにより、埋め込み酸化物層２はくびれが消滅した状態のまま固化される。このため、フィン７は埋め込み酸化物層２によって確実に保持される。
【００３３】
このようなリフロー工程によりくびれを解消した後、ゲート配線の形成や拡散領域の形成等の工程を常法に従って実施し、所望のフィン型電界効果トランジスタを得る。
【００３４】
このように、本実施形態で製造されたフィン型電界効果トランジスタにはフィン７の基端部にくびれが存在しないので、くびれにゲート配線材料等が残留することに起因するデバイス性能への悪影響は発生しない。また、フィン７が埋め込み酸化物層２によって確実に保持されるので、フィンが倒れるという強度的な問題も生じさせない。
【図面の簡単な説明】
【００３５】
【図１】本発明の製造方法を示す工程断面図である。
【図２】従来の製造方法により、フィンの基端部分にくびれが生じた状態を示す断面図である。
【符号の説明】
【００３６】
１；シリコン基板
２；埋め込み酸化物層
３；ＳＯＩ層
４；ハードマスク
５；突起部
６；犠牲酸化膜
７；フィン
８；くびれ
【図１】
2008141097.tif 000003
【図２】
2008141097.tif 000004