(57)【要約】【課題】写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供する。【解決手段】隣り合う配線用導電層５はエアギャップ８を挟んでおり、材質に銅を含んでいる。導電性のキャップ層６は、配線用導電層５上に選択的に形成され、かつ配線用導電層５中の銅の拡散のバリアとして機能する。絶縁膜７は、配線用導電層５、キャップ層６およびエアギャップ８の上に延在し、かつキャップ層６の上面および側面を覆っている。上層配線用のビアホールはキャップ層６に達し、かつ絶縁膜７を貫通していない。【選択図】図１
2008277437.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置であって、
それぞれがエアギャップを挟んで互いに隣り合うように配置された、材質に銅を含む複数の配線用導電層と、
前記配線用導電層上に選択的に形成され、かつ前記配線用導電層中の銅の拡散のバリアとして機能する導電性のキャップ層と、
前記配線用導電層、前記キャップ層および前記エアギャップの上に延在し、かつ前記キャップ層の上面および側面を覆う絶縁膜とを備え、
前記絶縁膜は、前記絶縁膜の上面から前記キャップ層に達する上層配線用ビアを有し、前記上層配線用ビアは前記絶縁膜を貫通していない、半導体装置。
【請求項２】
多層配線構造を有する半導体装置の製造方法であって、
複数の貫通孔を有する犠牲膜を形成する工程と、
複数の前記貫通孔内のそれぞれに、材質に銅を含む配線用導電層を形成する工程と、
前記配線用導電層上に選択的に、前記配線用導電層中の銅の拡散のバリアとして機能する導電性のキャップ層を形成する工程と、
前記配線用導電層、前記キャップ層および前記犠牲膜の上に延在し、かつ前記キャップ層の上面および側面を覆うように絶縁膜を形成する工程と、
前記犠牲膜を気化させることにより、互いに隣り合う前記配線用導電層の間にエアギャップを形成する工程とを備えた、半導体装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程は、前記絶縁膜を塗布法により形成する工程を含むことを特徴とする、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜を形成する工程は、前記絶縁膜の上面を化学的機械的研磨法により平坦化する工程を含むことを特徴とする、請求項２に記載の半導体装置の製造方法。
【請求項５】
多層配線構造を有する半導体装置の製造方法であって、
第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の表面に溝を形成する工程と、
前記溝の側壁を覆い、かつ前記溝の底面の一部を露出するように側壁絶縁膜を形成する工程と、
前記溝内を埋め込む配線用導電層を形成する工程と、
隣り合う前記配線用導電層間にエアギャップを形成するために、前記配線用導電層および前記側壁絶縁膜を残しながら前記第１の絶縁膜を除去する工程とを備えた、半導体装置の製造方法。
【請求項６】
前記第１の絶縁膜を除去する工程は、前記側壁絶縁膜および前記配線用導電層をマスクとして前記第１の絶縁膜をエッチングすることにより、隣り合う前記配線用導電層間にエアギャップ用溝を形成する工程を含むことを特徴とする、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の絶縁膜を除去する工程の前に、前記配線用導電層、前記側壁絶縁膜および前記第１の絶縁膜の上に延在する第２の絶縁膜を形成する工程をさらに備え、
前記第１の絶縁膜を除去する工程は、前記第２の絶縁膜越しに前記第１の絶縁膜を気化させることにより、互いに隣り合う前記配線用導電層の間にエアギャップを形成する工程を含むことを特徴とする、請求項５に記載の半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜を形成する工程の前に、ビア用貫通孔を有する下層絶縁膜と、前記ビア用貫通孔内を埋め込むビア用導電層とを形成する工程をさらに備え、
前記第１の絶縁膜は前記下層絶縁膜上に形成され、かつ前記溝は前記ビア用導電層の上面を露出するように形成されることを特徴とする、請求項５〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記溝の底面から下方に延びるビア用貫通孔を前記第１の絶縁膜に形成する工程と、
前記ビア用貫通孔を埋め込むようにビア用導電層を形成する工程とをさらに備え、
前記ビア用導電層は前記配線用導電層の形成と同時に形成されることを特徴とする、請求項５〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、エアギャップを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置は集積性や高速性を追い求め、微細化が進んでいる。その一部である配線工程においても微細化が進んでいる。従来は微細化を押し進めることによって、高速化を同時に達成することができた。ところが以前は問題にならなかった配線の遅延の比重が大きくなり問題となってきた。
【０００３】
配線が要因の遅延は配線抵抗Ｒと容量Ｃとの積に比例し、ＲＣ遅延と呼ばれている。配線抵抗Ｒを低下させるには、配線材料に比抵抗の低いＣｕ（銅）を導入することが考えられ、Ｃｕ配線は１３０ｎｍノード世代から徐々に導入され始めた。一方、容量Ｃの対策としては、配線層間材料として低誘電率膜、いわゆるLow-k膜の導入が実施されている。しかしながらさらなる微細化に伴い、ますますＲＣ遅延の比重が大きくなるため、各世代で層間膜材料の低誘電率化が押し進められている。
【０００４】
この究極に位置するものが、層間絶縁膜に相当する領域が真空であったり、または気体が封入された構造で、エアギャップ構造、エアブリッジ構造、空中配線などと呼ばれている。以下ではこの構造をエアギャップと呼ぶ。エアギャップに関しては、いくつかの製造方法が提案されている。以下に代表的な形成方法を２例示す。
【０００５】
１例目は、ドライエッチング法にて配線をマスクに層間絶縁膜をエッチングし、できた溝に空孔が出来るように絶縁膜を成膜することでエアギャップを形成する方法である。従来、このような製造方法は、たとえば米国特許第６，１５９，８４５号、特開２００１−０８５５１９号公報などに提案されている。
【０００６】
たとえば米国特許第６，１５９，８４５号では、以下のようにエアギャップが形成される。
【０００７】
半導体基板上に、第１の誘電体層と、エッチングストッパ層と、第２の誘電体層と、ハードマスク層とが積層して形成された後、ハードマスク層と第２の誘電体層とに溝が形成され、その溝に連通するようにエッチングストッパ層と第１の誘電体層とにビアホールが形成される。この溝とビアホールとを埋め込むようにバリア層と導電層とがハードマスク層上に形成される。この後、第２の誘電体層の表面が露出するまでバリア層と導電層とハードマスク層とに化学的機械的研磨法（Chemical Mechanical Polishing：ＣＭＰ法）が施され、バリア層と導電層とはビアホールおよび溝内にのみ残存する。この後、エッチングストッパ層の表面が露出するまで第２の誘電体層が除去される。露出したエッチングストッパ層、バリア層および導電層の表面を覆うようにバリアキャップ層が形成された後、このバリアキャップ層上に相対的に低誘電率の第３の誘電体層がステップカバレッジ（段差被覆性）の低い条件で成膜されることで、導電層間にエアギャップが形成される。
【０００８】
この後、第３の誘電体層上に第４の誘電体層が形成され、その上面がＣＭＰにより平坦化される。この後、多層金属配線を形成するために、デュアルダマシン構造を製造するための別シリーズのプロセスが行なわれる。
【０００９】
２例目は、犠牲膜を気化させることによりエアギャップを形成する方法である。例えば配線層間にカーボン膜を用い、通常のダマシン法にて配線を形成した後、配線およびカーボン膜上にＳｉＮ膜を成膜し、その後酸素プラズマ処理にさらすことで、配線層間にあったカーボン膜を気化させてエアギャップを形成する方法が知られている。
【特許文献１】米国特許第６，１５９，８４５号明細書
【特許文献２】特開２００１−０８５５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のいずれの従来例においても、下層の配線（導電層）とその配線横のエアギャップとの距離が短かった。このため、配線に上層配線接続用のビアホールが接続される場合に重ね合わせズレが生じると、ビアホールがエアギャップに接続し、双方が連通してしまうことがあった。この状態でビアホール内に上層配線用のバリアメタルを成膜すると、このバリアメタルは通常スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル上に上層配線用の導電層を形成すると、バリアメタルの不連続点（途切れ部）から導電層のＣｕが拡散してしまったり、不連続点を起点に導電層のＣｕのエレクトロマイグレーション不良などが発生するという問題があった。
【００１１】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本実施の形態における半導体装置は、多層配線構造を有する半導体装置であって、複数の配線用導電層と、導電性のキャップ層と、絶縁膜とを備えている。複数の配線用導電層は、それぞれがエアギャップを挟んで互いに隣り合うように配置されており、材質に銅を含んでいる。導電性のキャップ層は、配線用導電層上に選択的に形成され、かつ配線用導電層中の銅の拡散のバリアとして機能する。絶縁膜は、配線用導電層、キャップ層およびエアギャップの上に延在し、かつキャップ層の上面および側面を覆っている。絶縁膜は、その絶縁膜の上面からキャップ層に達する上層配線用ビアを有し、その上層配線用ビアは絶縁膜を貫通していない。
【発明の効果】
【００１３】
本実施の形態における半導体装置によれば、導電性のキャップ層が配線用導電層上に形成されており、このキャップ層に達するように上層配線用ビアが絶縁膜に形成されている。このため、上層配線用ビアが絶縁膜を貫通していなくても、上層配線をキャップ層を介して配線用導電層に電気的に接続することが可能となる。上層配線用ビアが絶縁膜を貫通していないため、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアとの接続を防止することができる。これにより配線用導電層中の銅の拡散を防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図に基いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。図１を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板１の表面上に、エッチングストッパーとなる絶縁膜２が形成されている。この絶縁膜２には、たとえばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）、ＳｉＣＮ（炭窒化シリコン）、ＳｉＣＯ（炭化酸化シリコン）などの材質を用いることができる。この絶縁膜２上に、絶縁膜３が形成されている。この絶縁膜３には、たとえばＳｉＯ2（酸化シリコン）、ＳｉＯＦ（フッ素化酸化シリコン）、ＳｉＯＣ（炭素含有酸化シリコン）などの材質を用いることができる。なお絶縁膜２の下層に下層配線層がある場合には、絶縁膜２に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【００１５】
この絶縁膜３上に、複数の配線用導電層５がエアギャップ８を挟んで互いに隣り合うように配置されている。配線用導電層５は、バリアメタル層５ａと、配線層５ｂとを有している。バリアメタル層５ａの材質には、たとえばＣｕの拡散のバリアとなるＴａ（タンタル）、ＴａＮ（窒化タンタル）などを用いることができる。また配線層５ｂの材質には、たとえばＣｕなどを用いることができる。
【００１６】
複数の配線用導電層５の各々の上にのみ選択的に導電性のキャップ層６が形成されている。このキャップ層６は、Ｃｕの拡散のバリアとして機能する。このキャップ層６の材質には、たとえばＣｏＷＰ、ＣｏＷＢなどを用いることができる。
【００１７】
配線用導電層５、キャップ層６およびエアギャップ８の上に延在するように絶縁膜７が形成されている。この絶縁膜７は、キャップ層６の上面および側面を覆うように形成されている。この絶縁膜７は、Ｃｕ拡散のバリアとなるキャップ層６が下層にあるため、Ｃｕの拡散バリアとしての機能を必要としない。また絶縁膜７は上層のビアホールを形成する際にエッチングストップ膜としての機能を有することが好ましい。またキャップ層６によって生じた段差を、絶縁膜７を形成する際に緩和する必要がある。それには、絶縁膜７をスピン塗布法で形成する方法や、ＣＶＤ（Chemical Vapor Deposition）法で形成した後にＣＭＰ法を用いて上面を平坦化する方法がある。
【００１８】
絶縁膜７をＣＶＤ法で形成する場合、絶縁膜の材質には、たとえば従来からエッチングストップ膜としてよく用いられるＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。また絶縁膜７をスピン塗布法で形成する場合、絶縁膜７の材質には、たとえば有機膜を用いることもできる。
【００１９】
絶縁膜７上に、絶縁膜９が形成されている。この絶縁膜９の材質には、たとえばＳｉＯＣやＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜を用いることができる。このような材質を絶縁膜９に用いた場合には、下層の絶縁膜７に用いる有機膜との間に大きなエッチング選択比を確保することができる。特に絶縁膜７に低誘電率の有機膜（ポリアリールエーテルなど）を用い、絶縁膜９にポーラスＳｉＯＣ膜などを用いれば、エアギャップ８以外の部分での実効誘電率の上昇を避けることができる。
【００２０】
この絶縁膜９上に、複数の配線用導電層１１がエアギャップ１４を挟んで互いに隣り合うように配置されている。配線用導電層１１は、バリアメタル層１１ａと、配線層１１ｂとを有している。バリアメタル層１１ａの材質には、たとえばＣｕの拡散のバリアとなるＴａ、ＴａＮなどを用いることができる。また配線層１１ｂの材質には、たとえばＣｕなどを用いることができる。
【００２１】
配線用導電層１１は、絶縁膜７、９に形成されたビアホールを通じてキャップ層６に接続するように形成されている。これにより配線用導電層１１は下層の配線用導電層５に電気的に接続されている。このビアホールは、絶縁膜９の上面から絶縁膜７に達し、さらに絶縁膜の上面からキャップ層６の少なくとも上面に達するように形成されており、かつ絶縁膜７を貫通しないように形成されている。つまり、このビアホールの底面は、絶縁膜７中に位置している。
【００２２】
複数の配線用導電層１１の各々の上にのみ選択的に導電性のキャップ層１２が形成されている。このキャップ層１２は、Ｃｕの拡散のバリアとして機能する。このキャップ層１２の材質には、たとえばＣｏＷＰ、ＣｏＷＢなどを用いることができる。
【００２３】
キャップ層１２およびエアギャップ１４の上に延在するように絶縁膜１３が形成されている。この絶縁膜１３は、キャップ層１２の上面および側面を覆うように形成されている。この絶縁膜１３は、Ｃｕ拡散のバリアとなるキャップ層１２が下層にあるため、Ｃｕの拡散バリアとしての機能を必要としない。また絶縁膜１３は上層のビアホールを形成する際にエッチングストップ膜としての機能を有することが好ましい。またキャップ層１２によって生じた段差を、絶縁膜１３を形成する際に緩和する必要がある。それには絶縁膜１３を、スピン塗布法で形成する方法や、ＣＶＤ法で形成した後にＣＭＰ法を用いて上面を平坦化する方法がある。
【００２４】
絶縁膜１３をＣＶＤ法で形成する場合、絶縁膜の材質には、たとえば従来からエッチングストップ膜としてよく用いられるＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。また絶縁膜１３をスピン塗布法で形成する場合、絶縁膜７の材質には、たとえば有機膜を用いることもできる。
【００２５】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではレジストパターンをマスクに用いて、ビアファーストのデュアルダマシン法で形成する方法を例に説明する。他にもシングルダマシン法やトレンチファーストのデュアルダマシン法など様々な作成方法があるが、本発明はこれらの手法によらず用いることができる。また配線材料としては通常用いられるＣｕを例にあげて説明する。
【００２６】
図２〜図８は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。図２を参照して、まず第１の配線用導電層５がダマシン法により形成される。半導体基板１上に、エッチングストッパーとなる絶縁膜２が形成される。この絶縁膜２は、絶縁膜２の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜２の材質としては、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。この絶縁膜２上に絶縁膜３が形成される。絶縁膜３の材質としては、ＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどが用いられる。この絶縁膜３上に絶縁膜４が形成される。絶縁膜４は犠牲膜となり、エアギャップを形成する際に除去される膜である。また絶縁膜３と絶縁膜４との間に配線用溝形成時のエッチングストッパーとなる層を形成する場合もある。
【００２７】
その後、通常のデュアルダマシン形成フローにしたがい、ビアおよび配線となる溝（貫通孔）が複数個、絶縁膜４に形成される。複数の溝の各々を埋め込むように、バリアメタル層５ａと配線層５ｂとが絶縁膜４上に形成される。この後、絶縁膜４の上面が露出するまでＣＭＰ法が施されることにより、絶縁膜４上のバリアメタル層５ａと配線層５ｂとが除去されて、ビアおよび配線となる溝内にのみバリアメタル層５ａと配線層５ｂとが残存する。これにより、バリアメタル層５ａおよび配線層５ｂよりなる第１の配線用導電層５が形成される。
【００２８】
図３を参照して、第１の配線用導電層５上にのみ選択的にメタル膜よりなるキャップ層６が形成される。選択的にメタル膜を形成する方法として、たとえば無電解メッキ法を用いてＣｏＷＰ、ＣｏＷＢなどをＣｕ膜上にのみ成膜する技術が知られている。これらの膜はＣｕの拡散バリア性を有し、また信頼性を向上させることが知られている。
【００２９】
図４を参照して、第１の配線用導電層５、絶縁膜４およびキャップ層６上に延在するように、絶縁膜７が形成される。この絶縁膜７は、キャップ層６の上面および側面を覆うように形成される。この際、キャップ層６があるため、絶縁膜７はＣｕの拡散バリアとしての機能を必要としない。また絶縁膜７は上層のビアを形成する際にエッチングストッパー膜としての機能を有することが好ましい。またキャップ層６によって生じた段差を、絶縁膜７を形成する際に緩和する必要がある。それにはスピン塗布法で絶縁膜７を形成する方法や、ＣＶＤ法で絶縁膜７を形成した後にＣＭＰ法を用いて上面を平坦化する方法がある。
【００３０】
絶縁膜７をＣＶＤ法で形成するならば、従来からエッチングストップ膜としてよく用いられるＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣＯ膜などを用いることができる。この場合、上層のビアをエッチングする際、従来のプロセスからの変更が少なくてすむ。また絶縁膜７をスピン塗布法で形成するならば、有機膜を用いることができる。
【００３１】
この後、絶縁膜４が気化される。たとえば絶縁膜４としてカーボン膜を用いれば、絶縁膜７を形成した後に酸素プラズマ処理を行うことで絶縁膜４を気化させることができる。また絶縁膜４にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜７の形成後に高温の熱処理を行うことで絶縁膜４を気化させることができる。
【００３２】
図５を参照して、上記の気化により、隣り合う配線用導電層５の間にエアギャップ８が形成される。
【００３３】
図６を参照して、絶縁膜７上に、絶縁膜９が形成される。この絶縁膜９にたとえばＳｉＯＣ膜やＴＥＯＳ酸化膜を用いれば、有機膜よりなる絶縁膜７との間にエッチング選択比を大きく確保することができる。特に絶縁膜７に低誘電率の有機膜（ポリアリールエーテルなど）を用い、絶縁膜９にポーラスＳｉＯＣ膜などを用いれば、エアギャップ８以外の部分での実効誘電率の上昇を避けることができる。
【００３４】
この絶縁膜９上に、絶縁膜１０が形成される。上記の絶縁膜９は絶縁膜２に相当し、絶縁膜１０は絶縁膜３に相当する。
【００３５】
図７を参照して、絶縁膜７、９にビアホールが、絶縁膜１０に配線用溝が形成される。ビアホールと配線用溝との形成においては、まず絶縁膜１０上にフォトレジストパターンが形成された後にそのレジストパターンをマスクとして絶縁膜１０がたとえばドライエッチング法により選択的に除去されて絶縁膜１０に配線用溝が形成される。この際、絶縁膜９がエッチングストッパーとして機能する。この後、レジストパターンがアッシング、ウエットエッチングなどにより除去される。
【００３６】
この後、絶縁膜９、１０上にフォトレジストパターンが新たに形成され、そのレジストパターンをマスクとして絶縁膜９、７がたとえばドライエッチング法により選択的に除去されて絶縁膜９、７にビアホールが形成される。この際、エッチング時間を調整することにより、ビアホールがその底面においてキャップ層６の少なくとも上面を露出するとともに、絶縁膜７を貫通しないレベル（エアギャップ８に達しない高さ）にエッチングが行なわれる。これはたとえばキャップ層６を２０ｎｍの厚みで形成し、絶縁膜７を５０ｎｍの厚みで形成したとすれば、キャップ層６が露出するまで絶縁膜７を３０ｎｍの厚み分だけエッチングを行う必要がある。通常、面内の均一性を考慮してオーバーエッチが行なわれるが、たとえ１０ｎｍオーバーエッチが行なわれたとしても絶縁膜７は１０ｎｍの厚み分だけ残ることになる。３０ｎｍのエッチングに対し１０ｎｍのオーバーエッチを行うことは３０％以上のオーバーエッチを行うこととなり、このオーバーエッチング量は通常の成膜やエッチングの面内均一性を考えると十分であるといえる。
【００３７】
図８を参照して、第１の配線用導電層５と同様に、バリアメタル層１１ａと配線層１１ｂとが絶縁膜１０上に形成される。この後、絶縁膜１０の上面が露出するまでＣＭＰ法が施されることにより、絶縁膜１０上のバリアメタル層１１ａと配線層１１ｂとが除去されて、ビアホールおよび配線用溝内にのみバリアメタル層１１ａと配線層１１ｂとが残存する。これにより、バリアメタル層１１ａおよび配線層１１ｂよりなる第２の配線用導電層１１が形成される。
【００３８】
図１を参照して、後工程として所望の配線用導電層分だけ上記と同じ処理が繰り返されることにより、第２の配線用導電層１１上にキャップ層６が形成され、このキャップ層６の上面および側面を覆うように絶縁膜１３が形成され、絶縁膜１０が気化されることでエアギャップ１４が形成されるなどして、本実施の形態の半導体装置が完成する。
【００３９】
本実施の形態によれば、図１に示すように導電性のキャップ層６が第１の配線用導電層５上に形成されており、このキャップ層６に達するように第２の配線用導電層１１用のビアホールが絶縁膜７、９に形成されている。このため、第２の配線用導電層１１用のビアホールが絶縁膜７を貫通していなくても、第２の配線用導電層１１をキャップ層６を介して第１の配線用導電層５に電気的に接続することが可能となる。第２の配線用導電層１１用のビアホールが絶縁膜７を貫通していないため、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップ８と第２の配線用導電層１１用のビアホールとの接続を防止することができる。これにより第２の配線用導電層１１の配線層５ｂ中の銅の拡散を防止することができる。
【００４０】
（実施の形態２）
図９は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。図９を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板２１の表面上に、エッチングストッパーとなる絶縁膜２２が形成されている。この絶縁膜２２には、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材質を用いることができる。この絶縁膜２２上に、絶縁膜２３が形成されている。この絶縁膜２３には、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどの材質を用いることができる。なお絶縁膜２２の下層に下層配線層がある場合には、絶縁膜２２に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【００４１】
これらの絶縁膜２２、２３には、絶縁膜２２、２３を貫通して半導体基板２１の表面に達するビアホールが形成されている。このビアホール内には、導電性の充填層２４が形成されている。この充填層２４は、ビアホールの壁面に沿って形成されたバリアメタル層２４ａと、ビアホール内を埋め込む埋め込み導電層２４ｂとを有している。バリアメタル層２４ａの材質には、たとえばＣｕの拡散のバリアとなるＴａ、ＴａＮなどを用いることができる。また埋め込み導電層２４ｂの材質には、たとえばＣｕなどを用いることができる。
【００４２】
この充填層２４に電気的に接続するように、配線用導電層２８が絶縁膜２３上に形成されている。この配線用導電層２８は、配線層２８ｂと、配線層２８ｂの底面および側面を覆うバリアメタル層２８ａとを有している。バリアメタル層２８ａの材質には、たとえばＣｕの拡散のバリアとなるＴａ、ＴａＮなどを用いることができる。また配線層２８ｂの材質には、たとえばＣｕなどを用いることができる。
【００４３】
配線用導電層２８の側壁を覆うように側壁絶縁膜２７が形成されている。この側壁絶縁膜２７には、たとえば有機膜、ＳｉＮ膜、ＳｉＣＮ膜などを用いることができる。絶縁膜２３の上面であって、配線用導電層２８および側壁絶縁膜２７が形成されていない部分には絶縁膜２５が形成されている。この絶縁膜２５には、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材質を用いることができる。この絶縁膜２５の上面は配線用導電層２８および側壁絶縁膜２７の上面よりも低くなっており、それによりエアギャップ形成用の凹部が形成されている。
【００４４】
上記の配線用導電層２８、側壁絶縁膜２７および絶縁膜２５上を覆うように絶縁膜３０が形成されている。この絶縁膜３０は、Ｃｕに対するバリア性を有する材質よりなっている。絶縁膜３０上には、層間膜として絶縁膜３１が形成されている。この絶縁膜３１にはステップカバレージ（段差被覆性）の低い絶縁膜を用いることで、絶縁膜３１の成膜時にエアギャップ形成用の凹部を絶縁膜３１が埋め込む前に空孔の上部が閉じることでエアギャップ３２が形成されている。
【００４５】
絶縁膜３１、３０には、絶縁膜３１、３０を貫通して配線用導電層２８の上面に達するビアホールが形成されている。このビアホール内には、導電性の充填層３４が形成されている。この充填層３４は、ビアホールの壁面に沿って形成されたバリアメタル層３４ａと、ビアホール内を埋め込む埋め込み導電層３４ｂとを有している。バリアメタル層３４ａおよび埋め込み導電層３４ｂの各々は、バリアメタル層２４ａおよび埋め込み導電層２４ｂの各々と同様の材質よりなっている。
【００４６】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではシングルダマシン法で形成する方法を例に説明する。またエアギャップの形成に関しては、配線をマスクにエッチングし、空孔ができるように絶縁膜を成膜する方法で説明する。また配線材料としては通常用いられるＣｕを例にあげて説明する。
【００４７】
図１０〜図１８は、本発明の実施の形態２における半導体装置の製造方法を工程順に示す概略断面図である。図１０を参照して、まず第１のビア層がダマシン法で形成される。半導体基板２１上に、エッチングストッパーとなる絶縁膜２２が形成される。この絶縁膜２２は、絶縁膜２２の下層に下層配線層がある場合には、下層配線層のバリアとなるように形成される。絶縁膜２２の材質には、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。絶縁膜２２上に絶縁膜２３が形成される。絶縁膜２３の材質には、ＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどを用いることができる。
【００４８】
通常の写真製版プロセスにより、ビアホール形成用のレジストパターンが絶縁膜２３上に形成される。このレジストパターンをマスクとして絶縁膜２３、２２が選択的に除去されることにより絶縁膜２３、２２にビアホール（ビア用貫通孔）が形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【００４９】
その後、通常のダマシンプロセスにしたがって、ビアホール内に導電性の充填層（ビア用導電層）２４が形成される。充填層２４の形成においては、まず拡散バリアとなるバリアメタル層２４ａ（たとえばＴａ、ＴａＮ）およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層２４ａ上にたとえばＣｕよりなる導電層２４ｂが形成され、この導電層がビアホール内を埋め込む。続いてＣＭＰ法により絶縁膜２３の表面が少なくとも露出するまで余分な導電層２４ｂおよびバリアメタル層２４ａが除去される。これにより、ビアホール内にのみバリアメタル層２４ａおよび埋め込み導電層２４ｂが残存され、バリアメタル層２４ａおよび埋め込み導電層２４ｂから導電性の充填層２４が形成される。
【００５０】
図１１を参照して、充填層２４および絶縁膜２３上に絶縁膜２５が形成される。絶縁膜２５の材質には、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。この絶縁膜２５上に絶縁膜２６が形成される。絶縁膜２６の材質には、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどを用いることができる。
【００５１】
図１２を参照して、通常の写真製版プロセスにより、配線用溝形成用のレジストパターンが絶縁膜２６上に形成される。このレジストパターンをマスクとして絶縁膜２６、２５を選択的に除去することにより配線用溝２６ａが絶縁膜２５、２６に形成される。この際、配線用溝２６ａの幅寸法が配線層の狙い幅寸法よりも大きくなるように配線用溝２６ａが形成される。このように配線用溝２６ａを形成する方法には、たとえばレジストパターンの寸法を調整する、あるいはドライエッチングの条件の調整してエッチング中に溝の寸法を太らせるなどの方法がある。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【００５２】
図１３を参照して、配線用溝の壁面を被覆するように絶縁膜２６上に絶縁膜２７が形成される。その後、ドライエッチング法を用いて絶縁膜２７の全面が絶縁膜２６の少なくとも上面が露出するまでエッチバックされる。
【００５３】
図１４を参照して、上記のエッチバックにより、配線用溝の側壁にのみ絶縁膜２７が残存される。この残存された絶縁膜２７により、配線用溝の側壁を覆い、かつ配線用溝の底面の一部を露出する側壁絶縁膜２７が形成される。この側壁絶縁膜２７形成後の配線用溝内の空間の幅寸法が配線の幅寸法になる。
【００５４】
図１５を参照して、この後、通常のダマシンプロセスにしたがって、配線用溝内に配線用導電層２８が形成される。配線用導電層２８の形成においては、まず拡散バリアとなるバリアメタル層２８ａ（たとえばＴａ、ＴａＮ）およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層２８ａ上にたとえばＣｕよりなる導電層２８ｂが形成され、この導電層が配線用溝内を埋め込む。続いてＣＭＰ法により絶縁膜２６の表面が少なくとも露出するまで余分な導電層２８ｂおよびバリアメタル層２８ａが除去される。これにより、配線用溝内にのみバリアメタル層２８ａおよび配線層２８ｂが残存され、バリアメタル層２８ａおよび配線層２８ｂから配線用導電層２８が形成される。これにより配線用溝内を埋め込む配線用導電層２８が形成される。
【００５５】
この後、隣り合う配線用導電層２８間にエアギャップを形成するために、配線用導電層２８および側壁絶縁膜２７をマスクとして（つまり配線用導電層２８および側壁絶縁膜２７を残しながら）絶縁膜２６がドライエッチング法またはウエットエッチング法を用いて除去される。側壁絶縁膜２７をマスクに絶縁膜２６を除去する必要があるため、それぞれの絶縁膜２６、２７にはエッチング選択比を確保できる材質の組み合わせを用いることが望ましい。たとえば絶縁膜２６としてＳｉＯＣ、絶縁膜２７として有機膜、ＳｉＮ膜、ＳｉＣＮ膜などを用いる方法がある。
【００５６】
図１６を参照して、上記の絶縁膜２６の除去により、隣り合う配線用導電層２８間にエアギャップ形成用の凹部２９が形成される。
【００５７】
図１７を参照して、絶縁膜２５、側壁絶縁膜２７および配線用導電層２８を覆うように、Ｃｕに対するバリア性を有する絶縁膜３０が形成される。この絶縁膜３０上に、第２のビア層の層間膜となる絶縁膜３１が形成される。絶縁膜３１としてステップカバレージ（段差被覆性）の低い絶縁膜を用いることで、エアギャップ形成用の凹部２９が絶縁膜３１で埋め込まれる前に空孔の上部が閉じてしまい、閉塞された空孔（エアギャップ）３２が形成される。
【００５８】
このステップカバレージ（段差被覆性）の低い絶縁膜を用いたエアギャップの形成法は、特開２００１−０８５５１９号公報や米国特許第６１５９８４５号明細書などに記述されている。ここでエアギャップ３２のために絶縁膜３１の上面が十分に平坦に形成されない場合には、ＣＭＰ法により絶縁膜３１の上面の平坦化が行なわれてもよい。
【００５９】
図１８を参照して、通常の写真製版プロセスにより、ビアホール形成用のフォトレジストパターンが絶縁膜３１上に形成される。このレジストパターンをマスクとして絶縁膜３１、３０を選択的に除去することにより、絶縁膜３１、３０に配線用導電層２８に達するビアホール３３が形成される。
【００６０】
図９を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール内に導電性の充填層３４が形成される。充填層３４の形成においては、まず拡散バリアとなるバリアメタル層３４ａ（たとえばＴａ、ＴａＮ）およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層３４ａ上にたとえばＣｕよりなる導電層３４ｂが形成され、この導電層がビアホール内を埋め込む。続いてＣＭＰ法により絶縁膜３１の表面が少なくとも露出するまで余分な導電層３４ｂおよびバリアメタル層３４ａが除去される。これにより、ビアホール内にのみバリアメタル層３４ａおよび埋め込み導電層３４ｂが残存され、バリアメタル層３４ａおよび埋め込み導電層３４ｂから導電性の充填層３４が形成される。
【００６１】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【００６２】
次に、本実施の形態の作用効果について説明する。
図１９は、図９に示す構成から側壁絶縁膜２７を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図２０は、図９に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【００６３】
図１９を参照して、図９に示す構成から側壁絶縁膜２７を省略した場合、配線用導電層２８とエアギャップ３２との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層２８に対して充填層３４が平面視において位置ずれを生じた場合には、充填層３４が埋め込まれるビアホールがエアギャップ３２に通じ易くなる。このビアホールがエアギャップ３２に通じた状態でビアホール内に充填層３４用のバリアメタル層３４ａを成膜すると、このバリアメタル層３４ａは通常、スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル層３４ａ上に埋め込み導電層３４ｂを形成すると、バリアメタル層３４ａの不連続点（途切れ部）から埋め込み導電層３４ｂ中のＣｕが拡散してしまったり、不連続点を起点に埋め込み導電層３４ｂのＣｕのエレクトロマイグレーション不良などが発生する。
【００６４】
図２０を参照して、本実施の形態によれば、エアギャップ３２と配線用導電層２８との間に側壁絶縁膜２７が形成されているため、エアギャップ３２と配線用導電層２８との平面視における距離を側壁絶縁膜２７の分だけ図１９の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層２８に対して充填層３４が平面視において位置ずれを生じた場合でも、充填層３４が埋め込まれるビアホールがエアギャップ３２に通じ難くなる。よって、ビアホールとエアギャップ３２とが接続されることに起因する不良の発生を抑制することができる。
【００６５】
（実施の形態３）
図２１は、本発明の実施の形態３における半導体装置の構成を概略的に示す断面図である。図２１を参照して、本実施の形態の半導体装置は、多層配線構造を有するものであり、犠牲膜である絶縁膜を気化して除去することによりエアギャップを形成する点で実施の形態２と異なっている。半導体基板２１、絶縁膜２２、２３、２５、側壁絶縁膜２７、充填層２４および配線用導電層２８の構成および材質は、実施の形態２のそれぞれ対応する要素とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【００６６】
上記の配線用導電層２８、側壁絶縁膜２７および絶縁膜２５上を覆うように絶縁膜３６が形成されている。この絶縁膜３６は、Ｃｕに対するバリア性を有する材質よりなっている。この絶縁膜３６と絶縁膜２５との間にエアギャップ３５が形成されている。これにより、隣り合う配線用導電層２８の間にエアギャップ３５が位置することになる。
【００６７】
絶縁膜３６上には、層間膜として絶縁膜３７が形成されている。この絶縁膜３７には、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどの材質を用いることができる。これらの絶縁膜３６、３７には、絶縁膜３６、３７を貫通して配線用導電層２８の上面に達するビアホールが形成されている。このビアホール内には、導電性の充填層３４が形成されている。この充填層３４は、実施の形態２の充填層３４と同様の構成、材質を有している。
【００６８】
次に、本実施の形態の半導体装置の製造方法について説明する。
図２２〜図２５は、本発明の実施の形態３における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、まず図１０〜図１５に示す実施の形態１と同様の工程を経る。ただし、絶縁膜２６は、後工程の高温での熱処理により気化させる必要から、たとえばカーボン膜、鎖式ポリマー膜などから形成される。
【００６９】
図２２を参照して、この後、配線用導電層２８、側壁絶縁膜２７および絶縁膜２６上を覆うように絶縁膜３６が形成される。この後、隣り合う配線用導電層２８間にエアギャップを形成するために、配線用導電層２８および側壁絶縁膜２７を残しながら、絶縁膜２６だけが気化されて除去される。たとえば絶縁膜２６としてカーボン膜を用いれば、絶縁膜３６を形成した後に酸素プラズマ処理を行うことで絶縁膜２６を気化させることができる。また絶縁膜２６にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜３６の形成後に高温の熱処理を行うことで絶縁膜２６を気化させることができる。
【００７０】
図２３を参照して、上記の気化により、配線用導電層２８の間にエアギャップ３５が形成される。
【００７１】
図２４を参照して、絶縁膜３６上に、絶縁膜３７が形成される。
図２５を参照して、配線用導電層２８に達するビアホールが絶縁膜３６、３７に形成される。ビアホールの形成においては、まず絶縁膜３７上にフォトレジストパターンが形成された後にそのレジストパターンをマスクとして絶縁膜３７、３６がたとえばドライエッチング法により選択的に除去されて絶縁膜３７、３６にビアホールが形成される。この後、レジストパターンがアッシング、ウエットエッチングなどにより除去される。
【００７２】
図２１を参照して、実施の形態２と同様にして、ビアホールの内壁に沿うバリアメタル層３４ａとビアホール内を埋め込む埋め込み導電層３４ｂとからなる充填層３４が形成される。
【００７３】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【００７４】
次に、本実施の形態の作用効果について説明する。
図２６は、図２１に示す構成から側壁絶縁膜２７を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図２７は、図２１に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【００７５】
図２６を参照して、図２１に示す構成から側壁絶縁膜２７を省略した場合、配線用導電層２８とエアギャップ３５との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層２８に対して充填層３４が平面視において位置ずれを生じた場合には、充填層３４が埋め込まれるビアホールがエアギャップ３５に通じ易くなる。このビアホールがエアギャップ３５に通じた状態でビアホール内に充填層３４用のバリアメタル層３４ａを成膜すると、このバリアメタル層３４ａは通常、スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル層３４ａ上に埋め込み導電層３４ｂを形成すると、バリアメタル層３４ａの不連続点（途切れ部）から埋め込み導電層３４ｂ中のＣｕが拡散してしまったり、不連続点を起点に埋め込み導電層３４ｂのＣｕのエレクトロマイグレーション不良などが発生する。
【００７６】
図２７を参照して、本実施の形態によれば、エアギャップ３５と配線用導電層２８との間に側壁絶縁膜２７が形成されているため、エアギャップ３５と配線用導電層２８との平面視における距離を側壁絶縁膜２７の分だけ図２６の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層２８に対して充填層３４が平面視において位置ずれを生じた場合でも、充填層３４が埋め込まれるビアホールがエアギャップ３５に通じ難くなる。よって、ビアホールとエアギャップ３５とが接続されることに起因する不良の発生を抑制することができる。
【００７７】
（実施の形態４）
図２８は、本発明の実施の形態４における半導体装置の構成を概略的に示す断面図である。図２８を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板４１の表面上に、エッチングストッパーとなる絶縁膜４２が形成されている。この絶縁膜４２には、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材質を用いることができる。この絶縁膜４２上に、絶縁膜４３が形成されている。この絶縁膜４３には、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどの材質を用いることができる。なお絶縁膜４２の下層に下層配線層がある場合には、絶縁膜４２に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【００７８】
絶縁膜４３上に絶縁膜４４が形成されている。この絶縁膜４４は、配線用導電層４５の上端の側壁を覆う側壁絶縁膜である。この側壁絶縁膜４４には、たとえば有機膜、ＳｉＮ膜、ＳｉＣＮ膜などを用いることができる。
【００７９】
これらの絶縁膜４２、４３には、絶縁膜４３の上面から絶縁膜４２に達する配線用溝４３ｃが形成されている。絶縁膜４２には、この配線用溝４３ｃの底面から半導体基板２１の表面に達するビアホール４３ｂが形成されている。このビアホール４３ｂおよび配線用溝４３ｃ内には、導電性の配線用導電層４５が形成されている。この配線用導電層４５は、ビアホール４３ｂおよび配線用溝４３ｃの壁面に沿って形成されたバリアメタル層４５ａと、ビアホール４３ｂおよび配線用溝４３ｃ内を埋め込む配線層４５ｂとを有している。バリアメタル層４５ａの材質には、たとえばＣｕの拡散のバリアとなるＴａ、ＴａＮなどを用いることができる。また配線層４５ｂの材質には、たとえばＣｕなどを用いることができる。
【００８０】
絶縁膜４３、４４には、絶縁膜４４の上面から絶縁膜４３に達し、底面が絶縁膜４３よりなるエアギャップ形成用の溝４３ｄが形成されている。この溝４３ｄは、隣り合う配線用導電層４５の間に形成されている。
【００８１】
上記の配線用導電層４５、側壁絶縁膜４４および絶縁膜４３上を覆うように絶縁膜４７が形成されている。この絶縁膜４７は、Ｃｕに対するバリア性を有する材質よりなっている。絶縁膜４７上には、層間膜として絶縁膜４８が形成されている。この絶縁膜４８にはステップカバレージ（段差被覆性）の低い絶縁膜を用いることで、絶縁膜４８の成膜時にエアギャップ形成用の凹部４３ｄを絶縁膜４８が埋め込む前に空孔の上部が閉じることでエアギャップ５１が形成されている。
【００８２】
絶縁膜４８の上面には、溝４８ａが形成されており、この溝４８ａ内には側壁絶縁膜４９が埋め込まれている。これらの絶縁膜４９、４８には、絶縁膜４９の上面から絶縁膜４８に達する配線用溝４８ｃが形成されている。絶縁膜４８、４９には、この配線用溝４８ｃの底面から配線用導電層４５の表面に達するビアホール４８ｂが形成されている。このビアホール４８ｂおよび配線用溝４８ｃ内には、導電性の配線用導電層５０が形成されている。この配線用導電層５０は、ビアホール４８ｂおよび配線用溝４８ｃの壁面に沿って形成されたバリアメタル層５０ａと、ビアホール４８ｂおよび配線用溝４８ｃ内を埋め込む配線層５０ｂとを有している。バリアメタル層５０ａの材質には、たとえばＣｕの拡散のバリアとなるＴａ、ＴａＮなどを用いることができる。また配線層５０ｂの材質には、たとえばＣｕなどを用いることができる。
【００８３】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではトレンチファーストのデュアルダマシン法で形成する方法を例に説明する。またエアギャップの形成に関しては、配線をマスクにエッチングし、空孔ができるように絶縁膜を成膜する方法で説明する。また配線材料としては通常用いられるＣｕを例にあげて説明する。
【００８４】
図２９〜図４０は、本発明の実施の形態４における半導体装置の製造方法を工程順に示す概略断面図である。図２９を参照して、まず第１の配線用導電層がダマシン法で形成される。半導体基板４１上に、エッチングストッパーとなる絶縁膜４２が形成される。この絶縁膜４２は、絶縁膜４２の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜４２の材質には、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。絶縁膜４２上に絶縁膜４３が形成される。絶縁膜４３の材質には、ＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどを用いることができる。また絶縁膜４３の中間部に配線のエッチングストッパーとなる層を形成する場合もある。
【００８５】
図３０を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜４３上に形成される。このレジストパターンをマスクとして絶縁膜４３が選択的に除去されることにより絶縁膜４３に溝４３ａが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【００８６】
図３１を参照して、絶縁膜４４が溝４３ａを含む絶縁膜４３上に形成される。この絶縁膜４４の全面に絶縁膜４３の上面が露出するまでエッチバックが施される。これにより、絶縁膜４４は溝４３ａの側壁にのみ残存され、側壁絶縁膜４４が形成される。
【００８７】
図３２を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン１００が絶縁膜４３、４４上に形成される。このレジストパターン１００をマスクとして絶縁膜４３が選択的に除去される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【００８８】
図３３を参照して、上記の絶縁膜４３の選択的な除去により、絶縁膜４４に溝４３ａの底面から絶縁膜４２に達する貫通孔４３ｂが形成される。この後、絶縁膜４３と、貫通孔４３ｂから露出した絶縁膜４２とにエッチングが施される。
【００８９】
図３４を参照して、上記のエッチングにより、半導体基板４１の表面に達するビアホール４３ｂと、配線用溝４３ｃとが絶縁膜４２、４３に形成される。このビアホール４３ｂは配線用溝４３ｃの底面から下方に延びるように絶縁膜４２、４３に形成される。
【００９０】
図３５を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール４３ｂおよび配線用溝４３ｃ内に配線用導電層４５が形成される。配線用導電層４５の形成においては、まず拡散バリアとなるバリアメタル層４５ａ（たとえばＴａ、ＴａＮ）およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層４５ａ上にたとえばＣｕよりなる導電層４５ｂが形成され、この導電層４５ｂがビアホール内を埋め込む。続いてＣＭＰ法により絶縁膜２３の表面が少なくとも露出するまで余分な導電層４５ｂおよびバリアメタル層４５ａが除去される。これにより、ビアホール４３ｂおよび配線用溝４３ｃ内にのみバリアメタル層４５ａおよび配線層４５ｂが残存され、バリアメタル層４５ａおよび配線層４５ｂから配線用導電層４５が形成される。つまり、配線用導電層４５の形成により、ビアホール４３ｂ内を埋め込むビア用導電層部分と、配線用溝４３ｃ内を埋め込む配線用導電層部分とが同時に形成される。
【００９１】
図３６を参照して、隣り合う配線用導電層４５間にエアギャップを形成するために、配線用導電層４５および側壁絶縁膜４４をマスクとして（つまり配線用導電層４５および側壁絶縁膜４４を残しながら）絶縁膜４３がドライエッチング法を用いて除去される。これにより絶縁膜４３にエアギャップ用の溝４３ｄが形成される。この際、溝４３ｄの深さがなるべく深くなるように溝４３ｄを形成することが好ましい。この溝４３ｄが最終的にはエアギャップの形成される領域となるため、この溝４３ｄが浅いと配線間容量の増大を招くことになるからである。
【００９２】
図３７を参照して、絶縁膜４３、側壁絶縁膜４４および配線用導電層４５を覆うように、Ｃｕに対するバリア性を有する絶縁膜４７が形成される。この絶縁膜４７は、第２の配線用導電層にとって、第１の配線用導電層４５についての絶縁膜４２に相当する膜となり、絶縁膜４２と同様の材質を用いることができる。
【００９３】
第２の配線用導電層の層間膜となる絶縁膜４８が形成される。絶縁膜４８としてステップカバレージ（段差被覆性）の低い絶縁膜を用いることで、エアギャップ形成用の凹部４３ｄが絶縁膜４８で埋め込まれる前に空孔の上部が閉じてしまい、閉塞された空孔（エアギャップ）５１が形成される。
【００９４】
エアギャップ５１のために絶縁膜４８の上面が十分に平坦に形成されない場合には、ＣＭＰ法により絶縁膜４８の上面の平坦化が行なわれてもよい。
【００９５】
図３８を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜４８上に形成される。このレジストパターンをマスクとして絶縁膜４８が選択的に除去されることにより絶縁膜４８に溝４８ａが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【００９６】
図３９を参照して、絶縁膜４９が溝４８ａを含む絶縁膜４８上に形成される。この絶縁膜４９の全面に絶縁膜４８の上面が露出するまでエッチバックが施される。これにより、絶縁膜４９は溝４８ａの側壁にのみ残存され、側壁絶縁膜４９が形成される。
【００９７】
図４０を参照して、上記のビアホール４３ｂおよび配線用溝４３ｃと同様にして、絶縁膜４７、４８にビアホール４８ｂおよび配線用溝４８ｃが形成される。
【００９８】
図２８を参照して、ビアホール４８ｂおよび配線用溝４８ｃ内に、配線用導電層５０が形成される。配線用導電層５０の形成においては、まず拡散バリアとなるバリアメタル層５０ａ（たとえばＴａ、ＴａＮ）およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層５０ａ上にたとえばＣｕよりなる導電層５０ｂが形成され、この導電層がビアホール内を埋め込む。続いてＣＭＰ法により絶縁膜４８の表面が少なくとも露出するまで余分な導電層５０ｂおよびバリアメタル層５０ａが除去される。これにより、ビアホール４８ｂおよび配線用溝４８ｃ内にのみバリアメタル層５０ａおよび配線層５０ｂが残存され、バリアメタル層５０ａおよび配線層５０ｂから配線用導電層５０が形成される。
【００９９】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【０１００】
次に、本実施の形態の作用効果について説明する。
図４１は、実施の形態４の構成から側壁絶縁膜４４を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図４２は、実施の形態４の構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【０１０１】
図４１を参照して、本実施の形態の構成から側壁絶縁膜４４を省略した場合、配線用導電層４５とエアギャップ５１との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層４５に対して配線用導電層５０が平面視において位置ずれを生じた場合には、配線用導電層５０が埋め込まれるビアホール４８ｂがエアギャップ５１に通じ易くなる。このビアホール４８ｂがエアギャップ５１に通じた状態でビアホール４８ｂ内に配線用導電層５０用のバリアメタル層５０ａを成膜すると、このバリアメタル層５０ａは通常、スパッタ法で成膜されるためビアホール４８ｂ内で一部途切れを生じ不連続に成膜される。このバリアメタル層５０ａ上に配線層５０ｂを形成すると、バリアメタル層５０ａの不連続点（途切れ部）から配線層５０ｂ中のＣｕが拡散してしまったり、不連続点を起点に配線層５０ｂのＣｕのエレクトロマイグレーション不良などが発生する。
【０１０２】
図４２を参照して、本実施の形態によれば、エアギャップ５１と配線用導電層４５との間に側壁絶縁膜４４が形成されているため、エアギャップ５１と配線用導電層４５との平面視における距離を側壁絶縁膜４４の分だけ図４１の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層４５に対して配線用導電層５０が平面視において位置ずれを生じた場合でも、配線用導電層５０が埋め込まれるビアホール４８ｂがエアギャップ５１に通じ難くなる。よって、ビアホール４８ｂとエアギャップ５１とが接続されることに起因する不良の発生を抑制することができる。
【０１０３】
（実施の形態５）
図４３は、本発明の実施の形態５における半導体装置の構成を概略的に示す断面図である。図４３を参照して、本実施の形態の半導体装置は、多層配線構造を有するものであり、犠牲膜である絶縁膜を気化して除去することによりエアギャップを形成する点で実施の形態４と異なっている。
【０１０４】
半導体基板４１の表面上に、エッチングストッパーとなる絶縁膜４２が形成されている。この絶縁膜４２には、たとえばＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどの材質を用いることができる。この絶縁膜４２上に、絶縁膜６１が形成されている。この絶縁膜６１には、たとえばＳｉＯ2、ＳｉＯＦ、ＳｉＯＣなどの材質を用いることができる。なお絶縁膜４２の下層に下層配線層がある場合には、絶縁膜４２に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【０１０５】
これらの絶縁膜４２、６１には、絶縁膜６１の上面から半導体基板４１の表面に達するビアホール６１ａが形成されている。絶縁膜６１上には、配線用導電層４５が形成されている。この配線用導電層４５はビアホール６１ａ内を埋め込んでいる。この配線用導電層４５は実施の形態４の配線用導電層４５と同じ構成を有しており、バリアメタル層４５ａと配線層４５ｂとを有している。
【０１０６】
隣り合う配線用導電層４５の間には、エアギャップ６４が位置している。また配線用導電層４５の上端の側部を覆うように側壁絶縁膜４４が形成されている。この側壁絶縁膜４４の下部にもエアギャップ６４が位置している。
【０１０７】
配線用導電層４５、側壁絶縁膜４４およびエアギャップ６４上に延在するように絶縁膜６３が形成されている。この絶縁膜６３上には絶縁膜６５が形成されている。上記の絶縁膜６３は絶縁膜４２に相当し、絶縁膜６５は絶縁膜６１に相当する。
【０１０８】
これらの絶縁膜６３、６５には、絶縁膜６５の上面から配線用導電層４５の表面に達するビアホール６５ａが形成されている。絶縁膜６５上には、配線用導電層５０が形成されている。この配線用導電層５０はビアホール６５ａ内を埋め込んでいる。この配線用導電層５０は実施の形態４の配線用導電層５０と同じ構成を有しており、バリアメタル層５０ａと配線層５０ｂとを有している。
【０１０９】
隣り合う配線用導電層５０の間には、エアギャップ６９が位置している。また配線用導電層５０の上端の側部を覆うように側壁絶縁膜６７が形成されている。この側壁絶縁膜６７の下部にもエアギャップ６９が位置している。
【０１１０】
配線用導電層５０、側壁絶縁膜６７およびエアギャップ６９上に延在するように絶縁膜６８が形成されている。上記の絶縁膜６８は絶縁膜４２または６３に相当する。
【０１１１】
次に、本実施の形態の半導体装置の製造方法について説明する。
図４４〜図５７は、本発明の実施の形態５における半導体装置の製造方法を工程順に示す概略断面図である。図４４を参照して、まず第１の配線用導電層がダマシン法で形成される。半導体基板４１上に、エッチングストッパーとなる絶縁膜４２が形成される。この絶縁膜４２は、絶縁膜４２の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜４２の材質には、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯなどを用いることができる。絶縁膜４２上に絶縁膜６１、６２が形成される。
【０１１２】
図４５を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜６２上に形成される。このレジストパターンをマスクとして絶縁膜６２が選択的に除去されることにより絶縁膜６２に溝６２ａが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【０１１３】
図４６を参照して、絶縁膜４４が溝６２ａを含む絶縁膜６２上に形成される。この絶縁膜４４の全面に絶縁膜６２の上面が露出するまでエッチバックが施される。これにより、絶縁膜４４は溝６２ａの側壁にのみ残存され、側壁絶縁膜４４が形成される。
【０１１４】
図４７を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン１００が絶縁膜６２、４４上に形成される。このレジストパターン１００をマスクとして絶縁膜６２、６１が選択的に除去される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【０１１５】
図４８を参照して、上記の絶縁膜６２、６１の選択的な除去により、溝６２ａの底面から絶縁膜４２に達する貫通孔６１ａが絶縁膜６２、６１に形成される。この後、絶縁膜６２と、貫通孔６１ａから露出した絶縁膜４２とにエッチングが施される。
【０１１６】
図４９を参照して、上記のエッチングにより、半導体基板４１の表面に達するビアホール６１ａと、配線用溝６２ｂとが絶縁膜４２、６１、６２に形成される。このビアホール６１ａは配線用溝６２ｂの底面から下方に延びるように絶縁膜４２、６１に形成される。
【０１１７】
図５０を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール６１ａおよび配線用溝６２ｂ内に配線用導電層４５が形成される。この配線用導電層４５は実施の形態４の配線用導電層４５と同様の方法により形成される。
【０１１８】
図５１を参照して、この後、配線用導電層４５、側壁絶縁膜４４および絶縁膜６２上を覆うように絶縁膜６３が形成される。この後、隣り合う配線用導電層４５間にエアギャップを形成するために、配線用導電層４５および側壁絶縁膜４４を残しながら、絶縁膜６３だけが気化されて除去される。たとえば絶縁膜６２としてカーボン膜を用いれば、絶縁膜６３を形成した後に酸素プラズマ処理を行うことで絶縁膜６２を気化させることができる。また絶縁膜６２にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜６３の形成後に高温の熱処理を行うことで絶縁膜６２を気化させることができる。
【０１１９】
図５２を参照して、上記の気化により、配線用導電層４５の間にエアギャップ６４が形成される。
【０１２０】
図５３を参照して、第２の配線用導電層がダマシン法で形成される。絶縁膜６３上に絶縁膜６５、６６が形成される。この絶縁膜６５は絶縁膜６１に相当し、絶縁膜６６は絶縁膜６２に相当する。
【０１２１】
図５４を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜６６上に形成される。このレジストパターンをマスクとして絶縁膜６６が選択的に除去されることにより絶縁膜６６に溝６６ａが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【０１２２】
図５５を参照して、絶縁膜６７が溝６６ａを含む絶縁膜６６上に形成される。この絶縁膜６７の全面に絶縁膜６６の上面が露出するまでエッチバックが施される。これにより、絶縁膜６７は溝６６ａの側壁にのみ残存され、側壁絶縁膜６７が形成される。
【０１２３】
図５６を参照して、配線用導電層４５の表面に達するビアホール６５ａと、配線用溝６６ｂとが絶縁膜６３、６５、６６、６７に形成される。
【０１２４】
図５７を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール６５ａおよび配線用溝６６ｂ内に配線用導電層５０が形成される。この配線用導電層５０は実施の形態３の配線用導電層４５と同様の方法により形成される。
【０１２５】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【０１２６】
次に、本実施の形態の作用効果について説明する。
図５８は、図４３に示す構成から側壁絶縁膜４４、６７を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図５９は、図４３に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【０１２７】
図５８を参照して、図４３に示す構成から側壁絶縁膜４４、６７を省略した場合、配線用導電層４５とエアギャップ６４との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層４５に対して配線用導電層５０が平面視において位置ずれを生じた場合には、配線用導電層５０が埋め込まれるビアホール６５ａがエアギャップ６４に通じ易くなる。このビアホール６５ａがエアギャップ６４に通じた状態でビアホール６５ａ内に配線用導電層５０用のバリアメタル層５０ａを成膜すると、このバリアメタル層５０ａは通常、スパッタ法で成膜されるためビアホール６５ａ内で一部途切れを生じ不連続に成膜される。このバリアメタル層５０ａ上に配線層５０ｂを形成すると、バリアメタル層５０ａの不連続点（途切れ部）から配線層５０ｂ中のＣｕが拡散してしまったり、不連続点を起点に配線層５０ｂのＣｕのエレクトロマイグレーション不良などが発生する。
【０１２８】
図５９を参照して、本実施の形態によれば、エアギャップ６４と配線用導電層４５との間に側壁絶縁膜４４が形成されているため、エアギャップ６４と配線用導電層４５との平面視における距離を側壁絶縁膜４４の分だけ図５８の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層４５に対して配線用導電層５０が平面視において位置ずれを生じた場合でも、配線用導電層５０が埋め込まれるビアホール６５ａがエアギャップ６４に通じ難くなる。よって、ビアホール６５ａとエアギャップ６４とが接続されることに起因する不良の発生を抑制することができる。
【０１２９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１３０】
本発明は、エアギャップを有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【０１３１】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。
【図２】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。
【図９】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。
【図１１】本発明の実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。
【図１２】本発明の実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。
【図１３】本発明の実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。
【図１４】本発明の実施の形態２における半導体装置の製造方法の第５工程を示す概略断面図である。
【図１５】本発明の実施の形態２における半導体装置の製造方法の第６工程を示す概略断面図である。
【図１６】本発明の実施の形態２における半導体装置の製造方法の第７工程を示す概略断面図である。
【図１７】本発明の実施の形態２における半導体装置の製造方法の第８工程を示す概略断面図である。
【図１８】本発明の実施の形態２における半導体装置の製造方法の第９工程を示す概略断面図である。
【図１９】図９に示す構成から側壁絶縁膜２７を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図２０】図９に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図２１】本発明の実施の形態３における半導体装置の構成を概略的に示す断面図である。
【図２２】本発明の実施の形態３における半導体装置の製造方法の第１工程を示す概略断面図である。
【図２３】本発明の実施の形態３における半導体装置の製造方法の第２工程を示す概略断面図である。
【図２４】本発明の実施の形態３における半導体装置の製造方法の第３工程を示す概略断面図である。
【図２５】本発明の実施の形態３における半導体装置の製造方法の第４工程を示す概略断面図である。
【図２６】図２１に示す構成から側壁絶縁膜２７を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図２７】図２１に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図２８】本発明の実施の形態４における半導体装置の構成を概略的に示す断面図である。
【図２９】本発明の実施の形態４における半導体装置の製造方法の第１工程を示す概略断面図である。
【図３０】本発明の実施の形態４における半導体装置の製造方法の第２工程を示す概略断面図である。
【図３１】本発明の実施の形態４における半導体装置の製造方法の第３工程を示す概略断面図である。
【図３２】本発明の実施の形態４における半導体装置の製造方法の第４工程を示す概略断面図である。
【図３３】本発明の実施の形態４における半導体装置の製造方法の第５工程を示す概略断面図である。
【図３４】本発明の実施の形態４における半導体装置の製造方法の第６工程を示す概略断面図である。
【図３５】本発明の実施の形態４における半導体装置の製造方法の第７工程を示す概略断面図である。
【図３６】本発明の実施の形態４における半導体装置の製造方法の第８工程を示す概略断面図である。
【図３７】本発明の実施の形態４における半導体装置の製造方法の第９工程を示す概略断面図である。
【図３８】本発明の実施の形態４における半導体装置の製造方法の第１０工程を示す概略断面図である。
【図３９】本発明の実施の形態４における半導体装置の製造方法の第１１工程を示す概略断面図である。
【図４０】本発明の実施の形態４における半導体装置の製造方法の第１２工程を示す概略断面図である。
【図４１】実施の形態４の構成から側壁絶縁膜４４を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図４２】実施の形態４の構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図４３】本発明の実施の形態５における半導体装置の構成を概略的に示す断面図である。
【図４４】本発明の実施の形態５における半導体装置の製造方法の第１工程を示す概略断面図である。
【図４５】本発明の実施の形態５における半導体装置の製造方法の第２工程を示す概略断面図である。
【図４６】本発明の実施の形態５における半導体装置の製造方法の第３工程を示す概略断面図である。
【図４７】本発明の実施の形態５における半導体装置の製造方法の第４工程を示す概略断面図である。
【図４８】本発明の実施の形態５における半導体装置の製造方法の第５工程を示す概略断面図である。
【図４９】本発明の実施の形態５における半導体装置の製造方法の第６工程を示す概略断面図である。
【図５０】本発明の実施の形態５における半導体装置の製造方法の第７工程を示す概略断面図である。
【図５１】本発明の実施の形態５における半導体装置の製造方法の第８工程を示す概略断面図である。
【図５２】本発明の実施の形態５における半導体装置の製造方法の第９工程を示す概略断面図である。
【図５３】本発明の実施の形態５における半導体装置の製造方法の第１０工程を示す概略断面図である。
【図５４】本発明の実施の形態５における半導体装置の製造方法の第１１工程を示す概略断面図である。
【図５５】本発明の実施の形態５における半導体装置の製造方法の第１２工程を示す概略断面図である。
【図５６】本発明の実施の形態５における半導体装置の製造方法の第１３工程を示す概略断面図である。
【図５７】本発明の実施の形態５における半導体装置の製造方法の第１４工程を示す概略断面図である。
【図５８】図４３に示す構成から側壁絶縁膜４４、６７を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図５９】図４３に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【符号の説明】
【０１３２】
１，２１，４１  半導体基板、２〜４，７，９，１０，１３，２２，２３，２５，２６，３０，３１，３６，３７，４２，４３，４７，４８，６１〜６３，６５，６６，６８  絶縁膜、５ａ，１１ａ，２４ａ，２８ａ，３４ａ，４５ａ，５０ａ  バリアメタル層、５ｂ，１１ｂ，２８ｂ，４５ｂ，５０ｂ  配線層、５，１１，２８，４５，５０  配線用導電層、６  キャップ層、８，１４，３２，３５，５１，６４，６９  エアギャップ、２４，３４  充填層、２４ｂ，３４ｂ  導電層、２７，４４，４９，６７  側壁絶縁膜、２９，４３ｄ  凹部、４３ｂ，４８ｂ，６１ａ，６５ｂ  ビアホール、４３ｂ，６１ａ  貫通孔、４３ｃ，４８ｃ，６２ｂ，６６ｂ  配線用溝、４３ａ，４３ｄ，４８ａ，６２ａ，６６ａ  溝、１００  レジストパターン。
【図１】
2008277437.tif 000003
【図２】
2008277437.tif 000004
【図３】
2008277437.tif 000005
【図４】
2008277437.tif 000006
【図５】
2008277437.tif 000007
【図６】
2008277437.tif 000008
【図７】
2008277437.tif 000009
【図８】
2008277437.tif 000010
【図９】
2008277437.tif 000011
【図１０】
2008277437.tif 000012
【図１１】
2008277437.tif 000013
【図１２】
2008277437.tif 000014
【図１３】
2008277437.tif 000015
【図１４】
2008277437.tif 000016
【図１５】
2008277437.tif 000017
【図１６】
2008277437.tif 000018
【図１７】
2008277437.tif 000019
【図１８】
2008277437.tif 000020
【図１９】
2008277437.tif 000021
【図２０】
2008277437.tif 000022
【図２１】
2008277437.tif 000023
【図２２】
2008277437.tif 000024
【図２３】
2008277437.tif 000025
【図２４】
2008277437.tif 000026
【図２５】
2008277437.tif 000027
【図２６】
2008277437.tif 000028
【図２７】
2008277437.tif 000029
【図２８】
2008277437.tif 000030
【図２９】
2008277437.tif 000031
【図３０】
2008277437.tif 000032
【図３１】
2008277437.tif 000033
【図３２】
2008277437.tif 000034
【図３３】
2008277437.tif 000035
【図３４】
2008277437.tif 000036
【図３５】
2008277437.tif 000037
【図３６】
2008277437.tif 000038
【図３７】
2008277437.tif 000039
【図３８】
2008277437.tif 000040
【図３９】
2008277437.tif 000041
【図４０】
2008277437.tif 000042
【図４１】
2008277437.tif 000043
【図４２】
2008277437.tif 000044
【図４３】
2008277437.tif 000045
【図４４】
2008277437.tif 000046
【図４５】
2008277437.tif 000047
【図４６】
2008277437.tif 000048
【図４７】
2008277437.tif 000049
【図４８】
2008277437.tif 000050
【図４９】
2008277437.tif 000051
【図５０】
2008277437.tif 000052
【図５１】
2008277437.tif 000053
【図５２】
2008277437.tif 000054
【図５３】
2008277437.tif 000055
【図５４】
2008277437.tif 000056
【図５５】
2008277437.tif 000057
【図５６】
2008277437.tif 000058
【図５７】
2008277437.tif 000059
【図５８】
2008277437.tif 000060
【図５９】
2008277437.tif 000061