(57)【要約】【課題】  電子機器の小型化のために、半導体基板を貫通する貫通電極を備えた３次元半導体装置が提案されている。半導体装置の標準製造条件を変更することなく、貫通電極を備えた半導体装置の製造方法を確立することが重要課題となっている。【解決手段】  最初に貫通電極を形成し、その後標準の製造方法により半導体デバイスを形成する。貫通電極の側面は、絶縁膜により半導体基板と絶縁され、表面は保護用の絶縁膜により覆われる。これらの絶縁膜で覆われることで、貫通電極の導電体は保護され、導電体からの汚染物飛散が防止できる。標準の製造条件を変更することなく適用できる。【選択図】    図９
2008085173.tif 000002
【特許請求の範囲】
【請求項１】
貫通電極を備えた半導体装置の製造方法において、半導体基板に貫通電極形成用のトレンチを形成するトレンチ形成工程と、前記貫通電極形成用のトレンチ内部に複数の絶縁膜を成膜する絶縁膜成膜工程と、前記貫通電極形成用のトレンチ内部を導電体で充填する導電体成膜工程と、前記導電体をエッチングし、前記導電体の表面を前記半導体基板の表面より低くし凹部を形成するエッチング工程と、前記導電体の表面に保護用絶縁膜を形成する保護絶縁膜形成工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜成膜工程において成膜される複数の絶縁膜は、フィールドパターン形成用の酸化膜と窒化膜とを少なくとも含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチング工程において、前記導電体をエッチングするとともに、前記半導体基板に絶縁分離用のトレンチを形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記導電体をエッチングして形成した凹部の底面位置と、前記絶縁分離用のトレンチの底面位置とは、同じ高さであることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記保護絶縁膜形成工程において、前記保護絶縁膜を前記導電体の表面に形成するとともに、前記絶縁分離用のトレンチ内部を前記保護絶縁膜で充填することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記導電体は不純物を含む多結晶シリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記保護絶縁膜形成工程のあとで、前記半導体基板の表面の基板面を露出させ、フィールドパターン形成用の酸化膜と窒化膜を成膜する工程と、絶縁分離用のトレンチを形成し、絶縁分離用絶縁膜を成膜する絶縁分離工程とをさらに備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記導電体をエッチングして形成した凹部の底面位置は、前記絶縁分離用のトレンチの底面位置より低いことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記保護絶縁膜形成工程において、前記導電体の表面に形成された保護絶縁膜の表面の位置は、前記半導体基板の表面の位置より低いことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
請求項１乃至９のいずれかに記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
【請求項１１】
半導体基板と、前記半導体基板を貫通する導電体と、前記導電体の側面に設けられ、前記半導体基板との間を絶縁する絶縁膜と、前記導電体の表面に設けられた保護絶縁膜とを備えたことを特徴とする半導体装置。
【請求項１２】
前記保護絶縁膜は、絶縁分離絶縁膜の形成時に同時に形成され、前記絶縁分離絶縁膜と同じ材質からなる絶縁膜であることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記半導体基板との間を絶縁する絶縁膜の表面には、層間絶縁膜が形成されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記保護絶縁膜の表面には、フィールドパターン形成用の絶縁膜と層間絶縁膜とが積層されていることを特徴とする請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に貫通電極を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータ機器や通信機器はシステム化され、使用される半導体装置はますます高集積化、大規模化されている。このように電子機器の小型化のために個々の半導体装置が高集積化、大規模化されるとともに、半導体チップを積層した３次元半導体装置が開発されている。これらの３次元半導体装置では複数の半導体チップを積層し、ワイヤーボンディング接続や、フリップチップ接続されている。半導体チップを積層することで、半導体装置のより小型化が図られる。さらに最近はより小型化のために、半導体基板を貫通する貫通電極によって各半導体チップ間を電気的に導通させる３次元半導体装置が提案されている。
【０００３】
これらの貫通電極を備えた半導体装置に関する先行文献として、下記特許文献がある。特許文献１（特開２００６−１９４５５号公報）では、半導体基板を貫通する１つの孔に設けられた多重貫通電極が開示されている。多重貫通電極は円柱状の第１の貫通電極と、第１の貫通電極の円筒面を覆う第１の絶縁膜と、第１の絶縁膜の円筒面を覆う第２の貫通電極と、第２の貫通電極の円筒面を覆う第２の絶縁膜から構成される。第１、第２の貫通電極、及び第１、第２の絶縁膜とは同じ中心軸を有するように形成する。このように１つの孔に第１、第２の２つの貫通電極が形成することができる。
【０００４】
特許文献２（特開２００６−１９４３１号公報）では、少ない面積に貫通電極を高密度に形成する技術が開示されている。シリコン基板にリング状の孔と、複数のスリット状の孔とを開口し、絶縁膜と導電体とでそれぞれの孔を埋め込む。外側に形成されたリング状の筒状貫通電極を第１の筒状貫通電極とする。そのリング状の第１の筒状貫通電極の内部に、複数のストライプ状貫通電極が形成されている。それぞれのストライプ状貫通電極は略平行にシリコン基板に貫通するように形成される。また貫通電極をストライプ状とすることで埋め込むための導電体の膜厚を薄くすることが可能になり、製造スループットの向上が図ることができる。
【０００５】
特許文献３（特開２００６−１１４６８６号公報）では、貫通電極ではなく、トレンチキャパシタに関する技術が開示されている。シリコン基板にトレンチを形成し、トレンチ内にカラー絶縁膜と不純物を含む半導体材料で埋め込み、カラー絶縁膜を後退させた部分を接続層とし、ストレージノード電極を形成している。上記の特許文献１、２には貫通電極の製造方法については記載されているが、貫通電極を備えた半導体装置のスループロセスとしての製造方法については記載されていない。そのため貫通電極を備えた半導体装置におけるスループロセスとしての製造方法を確立することが重要課題となっている。
【０００６】
【特許文献１】特開２００６−１９４５５号公報
【特許文献２】特開２００６−１９４３１号公報
【特許文献３】特開２００６−１１４６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように先行特許文献には、貫通電極としての製造方法については記載されているが、半導体装置としてのスループロセスの製造方法については記載されていない。確立された今までの半導体装置の標準製造条件を変更することなく、貫通電極を備えた半導体装置におけるスループロセスとしての製造方法を確立することが重要課題となっている。
【０００８】
本発明の目的はこれらの課題に鑑み、確立された今までの半導体装置の製造条件をできるだけ変更することなく、かつ工程数の少ない貫通電極を備えた半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１０】
本発明の半導体装置の製造方法は、貫通電極を備えた半導体装置の製造方法であって、半導体基板に貫通電極形成用のトレンチを形成するトレンチ形成工程と、前記貫通電極形成用のトレンチ内部に複数の絶縁膜を成膜する絶縁膜成膜工程と、前記貫通電極形成用のトレンチ内部を導電体で充填する導電体成膜工程と、前記導電体をエッチングし、前記導電体の表面を前記半導体基板の表面より低くし凹部を形成するエッチング工程と、前記導電体の表面に保護用絶縁膜を形成する保護絶縁膜形成工程とを備えたことを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、前記絶縁膜成膜工程において成膜される複数の絶縁膜は、フィールドパターン形成用の酸化膜と窒化膜とを少なくとも含むことを特徴とする。
【００１２】
本発明の半導体装置の製造方法は、前記エッチング工程において前記導電体をエッチングするとともに、前記半導体基板に絶縁分離用のトレンチを形成することを特徴とする。
【００１３】
本発明の半導体装置の製造方法においては、前記導電体をエッチングして形成した凹部の底面位置と、前記絶縁分離用のトレンチの底面位置とは、同じ高さであることを特徴とする。
【００１４】
本発明の半導体装置の製造方法は、前記保護絶縁膜形成工程において、前記保護絶縁膜を前記導電体の表面に形成するとともに、前記絶縁分離用のトレンチ内部を前記保護絶縁膜で充填することを特徴とする。
【００１５】
本発明の半導体装置の製造方法においては、前記導電体は不純物を含む多結晶シリコンであることを特徴とする。
【００１６】
本発明の半導体装置の製造方法においては、前記保護絶縁膜形成工程のあとで、前記半導体基板の表面の基板面を露出させ、フィールドパターン形成用の酸化膜と窒化膜を成膜する工程と、絶縁分離用のトレンチを形成し、絶縁分離用絶縁膜を成膜する絶縁分離工程とをさらに備えたことを特徴とする。
【００１７】
本発明の半導体装置の製造方法においては、前記導電体をエッチングして形成した凹部の底面位置は、前記絶縁分離用のトレンチの底面位置より低いことを特徴とする。
【００１８】
本発明の半導体装置の製造方法は、前記保護絶縁膜形成工程において、前記導電体の表面に形成された保護絶縁膜の表面の位置は、前記半導体基板の表面の位置より低いことを特徴とする。
【００１９】
本発明の半導体装置は貫通電極を備え、上記したいずれかに記載の半導体装置の製造方法により製造されたことを特徴とする。
【００２０】
本発明の半導体装置は貫通電極を備え、半導体基板と、前記半導体基板を貫通する導電体と、前記導電体の側面に設けられ、前記半導体基板との間を絶縁する絶縁膜と、前記導電体の表面に設けられた保護絶縁膜とを備えたことを特徴とする。
【００２１】
本発明の半導体装置においては、前記保護絶縁膜は、絶縁分離絶縁膜の形成時に同時に形成され、前記絶縁分離絶縁膜と同じ材質からなる絶縁膜であることを特徴とする。
【００２２】
本発明の半導体装置においては、前記半導体基板との間を絶縁する絶縁膜の表面には、層間絶縁膜が形成されていることを特徴とする。
【００２３】
本発明の半導体装置においては、前記保護絶縁膜の表面には、フィールドパターン形成用の絶縁膜と層間絶縁膜とが積層されていることを特徴とする。
【発明の効果】
【００２４】
本発明の貫通電極を備えた半導体装置の製造方法は、半導体基板に貫通電極を形成し、その後標準の製造方法により半導体装置を形成する。貫通電極の側面は、酸化膜／窒化膜／酸化膜を備え半導体基板と絶縁される。その表面は保護酸化膜と、フィールドパターン形成用の窒化膜により覆われる。これらの絶縁膜で覆われることで、貫通電極の導電体は保護され、導電体からの汚染物飛散が防止できる。導電体からの汚染を防止できることから標準の製造条件を変更することなく適用できる効果がある。標準の製造条件を適用できることから、量産しやすい半導体装置の製造方法及び半導体装置が得られる。
【発明を実施するための最良の形態】
【００２５】
本発明の貫通電極を備えた半導体装置及びその製造方法の実施形態について、図面を参照して説明する。
【実施例１】
【００２６】
本実施例は、半導体基板を貫通する貫通電極が外周貫通電極と複数の内部貫通電極から構成された半導体装置に関する。製造方法としては、貫通電極を形成した後に、通常の半導体デバイスを形成する。本実施例を図１〜６を参照して説明する。図１には本発明における貫通電極の平面図、図２には図１のラインＡ−Ａ’における貫通電極の断面図を示す。図３〜６にはそれぞれ主要工程における断面図を示す。
【００２７】
図１、２に示すように貫通電極１０は、外周貫通電極１２と、複数の内部貫通電極１３から構成されている。複数の内部貫通電極１３がマトリクス状に配置され、その周囲を囲うように外周の貫通電極１２が形成されている。図においては、６個の内部貫通電極（１３−１、１３−２、・・・、１３−６、総称して１３と記す）を備えている。内部貫通電極の数は特に限定されることなく設定できる。
【００２８】
外周貫通電極１２は、半導体基板１１との寄生容量を小さくするための分離用貫通電極であり、外部電極とは接続されないでフローティング状態とする。複数の内部貫通電極１３の導電体１７は表面、裏面がそれぞれ共通接続され、それぞれ１つの貫通電極端子となる。内部貫通電極１３を複数とする理由は、生産性を向上できることにある。複数に分割することにより、貫通電極が形成されるトレンチ幅を小さくできる。トレンチ幅が小さいことからトレンチを埋める膜厚を薄くすることが可能になり、生産性が向上する。
【００２９】
図２には、図１のラインＡ−Ａ’における外周貫通電極１２、内部貫通電極１３−３、内部貫通電極１３−４、外周貫通電極１２の断面図を示す。それぞれの貫通電極は、半導体基板１１に貫通電極形成用トレンチを開口し、トレンチ内部は酸化膜１４、窒化膜１５、酸化膜１６、導電体１７により埋設されている。本実施例においては外周の貫通電極１２は、フローティング状態とされることから外周の貫通電極１２の導電体１７を絶縁膜とすることもできる。このように外周貫通電極１２と、それぞれの内部貫通電極１３とは、同じ材質で構成され、同じ工程で製造される。
【００３０】
以下の説明においては、外周貫通電極１２と内部貫通電極１３とを含む総称としての貫通電極１０と、外周貫通電極１２と内部貫通電極１３の個々の貫通電極を区別することなく、単に貫通電極と表記することにする。また断面図においては、図面の上側でデバイスが形成される半導体基板面側を表面、下側の半導体基板面側を裏面とする。
【００３１】
貫通電極を備えた半導体装置の製造方法について、図３〜６に従って工程順に説明する。最初に半導体基板１１に貫通電極を形成するため、深さ５０μｍ程度の貫通電極用のトレンチを開口し、第１の絶縁膜として膜厚１００ｎｍの酸化膜２１を成膜する（図３Ａ）。第２の絶縁膜として膜厚５０ｎｍの窒化膜２２を成膜する（図３Ｂ）。さらに第３の絶縁膜として膜厚４００〜５００ｎｍの酸化膜２３を成膜する（図３Ｃ）。酸化膜２１、２３、及び窒化膜２２の合計膜厚により半導体基板と貫通電極間の容量が決まることになる。
【００３２】
導電体２４によりトレンチを埋め込み（図４Ｄ）、導電体２４を平坦化する。さらに半導体基板の表面より深さ２００〜３００ｎｍ程度までエッチバックし、凹部２５を形成する（図４Ｅ）。この凹部２５の深さはＳＴＩ（Shallow Trench Isolation）用のトレンチの深さよりも深くし、後述する保護酸化膜により導電体２４の表面が十分覆われるような深さとする。導電体２４としては、例えば不純物を含んだ多結晶シリコンが使用できる。上層の酸化膜２３を除去する（図４Ｆ）。
【００３３】
保護酸化膜２６により、凹部２５を埋め込む（図５Ｇ）。このとき保護酸化膜２６の表面の高さは、半導体基板１１の表面位置と同じ高さ、あるいは低くなるようする。保護酸化膜２６は熱酸化法により形成することができる。このとき表面に露出している窒化膜２２の膜厚の大部分は、この熱酸化により酸化膜に変わる。保護酸化膜２６は、後述する通常の半導体デバイス形成時における導電体２４の保護膜であり、また導電体２４から飛散する汚染物を遮蔽する遮蔽膜でもある。
【００３４】
半導体基板１１の上部表面に形成された保護酸化膜２６、窒化膜２２、酸化膜２１を除去し、半導体基板１１の基板表面を露出させる（図５Ｈ）。この半導体基板１１の基板表面を露出させた状態は標準の半導体デバイスの最初の状態と同等であり、以降は標準の製造工程にしたがって半導体デバイスを製造することができる。フィールドパターン形成のための膜厚５〜１５ｎｍの酸化膜２７、膜厚１００〜２００ｎｍの窒化膜２８を積層形成する（図５Ｉ）。フィールドパターン形成とは活性領域と、絶縁領域（非活性領域）とに領域を分離させることである。酸化膜２７、窒化膜２８はフィールドパターン形成のための酸化膜、窒化膜であり、フィールド酸化膜、フィールド窒化膜とも呼ばれる。
【００３５】
深さ２００ｎｍの絶縁分離用のトレンチ２９を形成する（図６Ｊ）。熱酸化膜（不図示）を薄く成膜した後、絶縁酸化膜３０を成膜し、絶縁分離用のトレンチ２９を埋め込む。ＣＭＰ（Chemical Mechanical Polishing）によりその表面を平坦化する（図６Ｋ）。このとき貫通電極部の表面は、半導体基板の表面の位置より低いことから絶縁酸化膜３０の一部が残る。
【００３６】
その後フィールドパターン形成のための窒化膜２８、酸化膜２７を除去し、活性領域となる半導体基板表面を露出させる。このとき貫通電極部の窒化膜２８、酸化膜２７は、その表面に絶縁酸化膜３０が残っていることから除去されずに残る。このとき貫通電極部の窒化膜２８の表面の位置は、露出された半導体基板の表面の位置と、ほぼ同じ高さとすることが好ましい。このように貫通電極部と、半導体基板の表面の高さとを同じにすることで、表面が平坦化され、標準の製造条件をより変更することなく適用できる。
【００３７】
露出した半導体基板表面にゲート絶縁膜３１を形成し、さらにゲート電極３２を形成する。拡散層３３を形成し、半導体基板全面に層間絶縁膜３４を形成する（図６Ｌ）。貫通電極の上部には保護酸化膜２６とフィールドパターン用の窒化膜２８が積層され、貫通電極の保護絶縁膜となる。以下の工程については説明を省略するが、標準の製造条件により製造できることはいうまでもない。半導体装置の最終工程として、半導体基板１１を裏面から研削し、表面及び裏面から内部貫通電極との接続配線が形成される。外周貫通電極は外部配線とは接続されないでフローティング状態とされる。
【００３８】
本実施例の貫通電極を備えた半導体装置の製造方法は、半導体基板に貫通電極を形成し、その後標準の製造方法により半導体デバイスを形成する。貫通電極の側面は、酸化膜／窒化膜／酸化膜を備え半導体基板と絶縁される。その表面は保護酸化膜と、フィールドパターン形成用の窒化膜により覆われる。これらの絶縁膜で覆われることで、貫通電極の導電体は保護され、導電体からの汚染物飛散が防止できる。導電体からの汚染を防止できることから標準の製造条件を変更することなく適用できる。そのため量産しやすい半導体装置の製造方法が得られる。
【実施例２】
【００３９】
本発明の半導体装置及び製造方法の実施例２について、図１，２及び図７，８，９を参照して詳細に説明する。図１には貫通電極の平面図、図２にはラインＡ−Ａ’における貫通電極の断面図を示す。図７〜９には主要工程における断面図を示す。本実施例は実施例１をさらに改良し、標準の製造条件を適用しながら、工程数を短縮した実施例である。本実施例においても、図１，２の貫通電極を最初に形成し、その後通常の半導体デバイスを形成する。
【００４０】
図１、２に示した貫通電極の構成は、実施例１と同じであることからその説明は省略する。本実施例の製造方法について、工程順に以下説明する。最初に半導体基板１１に貫通電極を形成するため深さ５０μｍ程度の貫通電極用トレンチを形成し、第１の絶縁膜として膜厚５〜１５ｎｍの酸化膜４１を成膜する（図７Ａ）。第２の絶縁膜として膜厚１００〜２００ｎｍの窒化膜４２を成膜する（図７Ｂ）。ここで重要なことは、この酸化膜４１、窒化膜４２の膜厚は標準半導体装置のフィールドパターン形成のための酸化膜、窒化膜の膜厚と同じにすることである。酸化膜４１、窒化膜４２の膜厚をフィールドパターン形成時の標準膜厚とすることで、ＳＴＩ形成時の標準製造条件を変更することなく適用できる。さらに第３の絶縁膜として膜厚４００〜５００ｎｍの酸化膜４３を成膜する（図７Ｃ）。
【００４１】
導電体４４により貫通電極用のトレンチを埋め込む（図８Ｄ）。導電体４４を平坦化し、さらに半導体基板１１の表面にわずかに残っている導電体４４を除去する。このエッチングにより導電体４４の表面は半導体基板の表面の位置からわずかに後退させる（図８Ｅ）。このとき導電体４４の表面は酸化膜４１、窒化膜４２、酸化膜４３の膜厚分だけ窪ませ、半導体基板１１の基板表面位置と同じ高さとする。この導電体４４と半導体基板表面位置とを同じ高さとすることで、後述するＳＴＩのトレンチと導電体４４のエッチング深さを同じ深さにすることができる。導電体４４としては、例えば不純物を含んだ多結晶シリコンが使用できる。さらに上層の酸化膜４３を除去する（図８Ｆ）。
【００４２】
その後実施例１の製造方法においては、図５Ｇ，Ｈ，Ｉに示すように保護酸化膜２６の形成、窒化膜２２、酸化膜２１の除去、フィールドパターン用酸化膜２７、窒化膜２８の形成となる。しかし本発明の製造方法においては、すでにフィールドパターン形成のための酸化膜４１、窒化膜４２が形成されている。このことから、実施例１の工程図５Ｇ，Ｈ，Ｉは省略可能となり、工程が短縮できる。従って本実施例においては、図５Ｇ，Ｈ，Ｉに相当する工程はなく、次の工程は図９Ｇの工程となる。
【００４３】
ＳＴＩ用のトレンチパターンをパターニングする。このとき貫通電極領域には全面にレジストパターンを残して、パターニングしない。レジストパターンにより窒化膜４２をパターニングした後に、レジストを剥離する。パターニングされた窒化膜４２をハードマスクとして酸化膜４１と、その下地の半導体基板１１をエッチングする。このとき貫通電極部の導電体４４は窒化膜４２が存在しないことから、同時にエッチングされる。半導体基板１１にはＳＴＩ用のトレンチ４５、貫通電極部の導電体４４の表面がエッチングされ凹部４５’が形成される。ＳＴＩ用のトレンチ深さと、貫通電極部の導電体４４をエッチングして形成された凹部の深さとは、ほぼ同じ高さとなる（図９Ｇ）。熱酸化法により薄膜の酸化膜（不図示）を形成し、トレンチ絶縁酸化膜４６を形成し、ＣＭＰにより表面を平坦化する（図９Ｈ）。
【００４４】
その後半導体基板１１の表面のフィールドパターン形成用窒化膜４２、酸化膜２１を除去し、活性領域を露出させる。この貫通電極部のトレンチ絶縁酸化膜４６の表面の位置は露出された半導体基板の表面の位置は同じ高さとなる。このように貫通電極部と半導体基板の表面の高さとを同じにすることで、標準の製造条件を変更することなく、より簡単に適用できる。露出した半導体基板表面にゲート絶縁膜４７を形成し、ゲート電極４８を形成する。拡散層４９を形成し、半導体基板全面に層間絶縁膜５０を形成する（図９Ｉ）。以下の工程については説明を省略するが、標準の製造条件により製造できることはいうまでもない。半導体装置の最終工程として、半導体基板１１を裏面から研削し、表面及び裏面から内部貫通電極との接続配線が形成される。外周貫通電極は外部配線とは接続されないでフローティング状態とされる。
【００４５】
本実施例の貫通電極を備えた半導体装置の製造方法は、半導体基板にフィールドパターン用の酸化膜、窒化膜を成膜し、貫通電極を形成する。その後標準の製造方法により半導体デバイスを形成する。フィールドパターン用の酸化膜、窒化膜を貫通電極の側面における絶縁膜として共用することで工程短縮が可能となる。貫通電極の側面は、フィールドパターン用酸化膜／フィールドパターン用窒化膜／酸化膜を備え半導体基板と絶縁される。その表面はトレンチ分離用の酸化膜により覆われる。これらの絶縁膜で覆われることで、貫通電極の導電体は保護され、導電体からの汚染物飛散が防止できる。貫通電極の導電体を保護することで、標準の製造条件を変更することなく適用できる。そのため量産しやすい半導体装置の製造方法が得られる。
【００４６】
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００４７】
【図１】本発明における貫通電極の平面図である。
【図２】図１のラインＡ−Ａ’における貫通電極の断面図である。
【図３】実施例１の主要工程における断面図Ａ、Ｂ、Ｃである。
【図４】実施例１の主要工程における断面図Ｄ、Ｅ、Ｆである。
【図５】実施例１の主要工程における断面図Ｇ、Ｈ、Ｉである。
【図６】実施例１の主要工程における断面図Ｊ、Ｋ、Ｌである。
【図７】実施例２の主要工程における断面図Ａ、Ｂ、Ｃである。
【図８】実施例２の主要工程における断面図Ｄ、Ｅ、Ｆである。
【図９】実施例２の主要工程における断面図Ｇ、Ｈ、Ｉである。
【符号の説明】
【００４８】
１０    貫通電極
１１    半導体基板
１２    外周貫通電極
１３    内部貫通電極
１４、１６、２１、２３、２７、４１、４３    酸化膜
１５、２２、２８、４２    窒化膜
１７、２４、４４    導電体
２９、４５    トレンチ
３０、４６    絶縁酸化膜
３１、４７    ゲート絶縁膜
３２、４８    ゲート電極
３３、４９    拡散層
３４、５０    層間絶縁膜
２５、４５’    凹部
２６    保護酸化膜
【図１】
2008085173.tif 000003
【図２】
2008085173.tif 000004
【図３】
2008085173.tif 000005
【図４】
2008085173.tif 000006
【図５】
2008085173.tif 000007
【図６】
2008085173.tif 000008
【図７】
2008085173.tif 000009
【図８】
2008085173.tif 000010
【図９】
2008085173.tif 000011