(57)【要約】【課題】単一層のＳｉ３Ｎ４絶縁層からなるＭＩＳ型ＦＥＴにおけるゲート順方向電流を抑制できないという欠点を改善する。【解決手段】ＭＩＳ型ＦＥＴのゲート絶縁層において、半導体層上に設けられたＡｌＮ絶縁層１１０と、そのＡｌＮ絶縁層１１０上に設けられたＳｉ３Ｎ４絶縁層１１４とを具える。【選択図】図１
2008084942.tif 000002
【特許請求の範囲】
【請求項１】
ＭＩＳ型ＦＥＴのゲート絶縁層であって、
半導体層上に設けられたＡｌＮ絶縁層と、
該ＡｌＮ絶縁層上に設けられたＳｉ３Ｎ４層と
を具えることを特徴とするゲート絶縁層。
【請求項２】
ＭＩＳ型ＦＥＴのゲート絶縁層であって、
半導体層上に設けられたＡｌＮ絶縁層と、
該ＡｌＮ絶縁層上に設けられたＳｉＯ２層と
を具えることを特徴とするゲート絶縁層。
【請求項３】
請求項１又は請求項２のいずれか１項に記載のＭＩＳ型ＦＥＴのゲート絶縁層において、
該ＭＩＳ型ＦＥＴをＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴとした
ことを特徴とするゲート絶縁層。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＩＳ型ＦＥＴにおけるゲート絶縁層に関するものである。
【背景技術】
【０００２】
従来より、高出力・高周波動作が可能であると期待されたＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴが提案されている（例えば、非特許文献１）。この非特許文献１に開示されているＭＩＳ型ＨＥＭＴについて図６を用いて説明する。
【０００３】
図６は、一般的なＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの断面構造を示した図である。
【０００４】
このＭＩＳ型ＨＥＭＴの形成は、先ず、ＳｉＣ、Ｓｉ又はサファイア等の基板６００の表面に有機金属化学気相成長（Metal Organic Chemical Vapor Deposition： ＭＯＣＶＤ）法や分子線エピタキシー（Molecular Beam Epitaxy： ＭＢＥ）法等を用いてｉ−ＧａＮチャネル層６０２を結晶成長させ、続いて、ｉ−ＡｌＧａＮ障壁層６０６又はｎ−ＡｌＧａＮ障壁層を順次連続的に結晶成長させる。ｉ−ＡｌＧａＮ障壁層６０６を結晶成長させた場合には、ｉ−ＧａＮチャネル層６０２とｉ−ＡｌＧａＮ障壁層６０６とのエネルギーバンドギャップの違いからｉ−ＧａＮチャネル層６０２内のｉ−ＡｌＧａＮ障壁層６０６側に２次元電子ガス層６０４が形成される。
【０００５】
次に、ｉ−ＡｌＧａＮ障壁層６０６上にゲート絶縁層としてのＳｉ３Ｎ４絶縁層６０８を一層の形態で形成し、然る後、ｉ−ＡｌＧａＮ障壁層６０６上にオーミック電極であるソース電極６１０及びドレイン電極６１２を形成する。
【０００６】
最後に、ソース電極６１０とドレイン電極６１２との間のＳｉ３Ｎ４絶縁層６０８上にゲート電極６１４を設けることによりＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを得る。
【非特許文献１】信学技報  IEICE Technical Report ED2005-208, MW2005-162 (2006-1)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したようにＭＩＳ型ＦＥＴのゲート絶縁層を単一層のＳｉ３Ｎ４絶縁層とする場合には、通常、ゲート絶縁層の層厚を最大でも５ｎｍの薄膜としているので、そのＳｉ３Ｎ４絶縁層中でピンホールが発生したり、及び又は、ＭＩＳ型ＦＥＴの動作中にＳｉ３Ｎ４絶縁層をトンネル効果によって通過する電子が存在するために、ＭＩＳ型ＦＥＴのゲート順方向電流を抑制することはできないという問題があった。
【０００８】
従って、この発明の目的は、単一層のＳｉ３Ｎ４絶縁層からなるＭＩＳ型ＦＥＴにおけるゲート順方向電流を抑制できないという欠点を改善することにある。
【課題を解決するための手段】
【０００９】
上述の目的の達成を図るために、この発明は以下の構成上の特徴を有している。
【００１０】
すなわち、この発明の第１の要旨によれば、ＭＩＳ型ＦＥＴのゲート絶縁層は、半導体層上に設けられたＡｌＮ絶縁層と、そのＡｌＮ絶縁層上に設けられたＳｉ３Ｎ４層とを具える。
【００１１】
又、この発明の第２の要旨によれば、ＭＩＳ型ＦＥＴのゲート絶縁層は、半導体層上に設けられたＡｌＮ絶縁層と、そのＡｌＮ絶縁層上に設けられたＳｉＯ２層とを具える。
【００１２】
この発明の好適実施例によれば、ＭＩＳ型ＦＥＴをＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴとするのが良い。
【発明の効果】
【００１３】
第１の要旨の発明によれば、ゲート絶縁層をＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造としているので、Ｓｉ３Ｎ４絶縁層に存在するピンホールをＡｌＮ絶縁層で埋め込むことができる。又、Ｓｉ３Ｎ４絶縁層のバンドギャップの値は、５ｅＶ程度であり、これに対し、ＡｌＮ絶縁層のバンドギャップは６．３ｅＶと大きいため、ゲート金属と半導体の界面により高いバリアを形成することができ、従って、ゲートリーク電流を抑制することができる。
【００１４】
さらに、この第１の要旨の発明によれば、単一層Ｓｉ３Ｎ４絶縁層構成によるゲート絶縁層と比較して、後述するように、ゲート順方向電流値の減少を図ることができるので、ＦＥＴ特性の改善を図ることができる。
【００１５】
又、第２の要旨の発明によれば、ゲート絶縁層をＡｌＮ絶縁層とＳｉＯ２絶縁層との二層構造としているので、ＳｉＯ２絶縁層に存在するピンホールをＡｌＮ絶縁層で埋め込むことができる。
【００１６】
さらに、この第２の要旨の発明によれば、ＳｉＯ２絶縁層の誘電率は４であって、Ｓｉ３Ｎ４絶縁層の誘電率７．５と比較すると小さい。従って、組み合わせたときの厚みを同じ厚みとして比較した場合には、ＡｌＮ絶縁層とＳｉＯ２絶縁層との組み合わせの方が、ＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との組み合わせの場合よりも、ゲート容量をより低減でき、その結果トランジスタのカットオフ周波数等のＲＦ特性を向上させることができる等の効果を奏する。
【００１７】
又、上述したいずれの効果も、ＭＩＳ型のＦＥＴをＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴとした場合に、特に有効である。
【発明を実施するための最良の形態】
【００１８】
以下、図を参照して、この発明の実施形態につき説明する。なお、図は、この発明が理解できる程度に構成要素の形状、大きさ及び配置関係を概略的に示してあるにすぎず、また、以下に説明する数値的及びその他の条件は単なる好適例であり、この発明はこの発明の実施形態にのみ何等限定されるものではない。なお、図において、図の複雑化を防ぐために、断面を表すハッチング等を一部省略して示してある。以下、ＭＩＳ型のＦＥＴとして、ＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを一例に挙げて説明する。
【００１９】
（第１の実施形態）
図１は、この発明の第１の実施形態のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを説明するための切断端面図である。以下、図１を参照して説明する。
【００２０】
先ず、ゲート絶縁層を形成する下地として、半導体層を用意する。そのために、この実施形態では、ＳｉＣ基板１００上にＭＯＣＶＤ法により順次結晶成長された多層結晶層、すなわち、ＡｌＮバッファ層１０２、ｉ−ＧａＮチャネル層１０４、及び、ｉ−ＡｌＧａＮ障壁層１０８により構成された半導体本体１１２を用意する。この様な構造を形成すると、ｉ−ＧａＮチャネル層１０４とｉ−ＡｌＧａＮ障壁層１０８とのエネルギーバンドギャップの違いからｉ−ＧａＮチャネル層１０４内のｉ−ＡｌＧａＮ障壁層１０８側に２次元電子ガス層１０６が形成される。
【００２１】
次に、この半導体本体１１２の表面上、すなわち半導体層としてのｉ−ＡｌＧａＮ障壁層１０８上にＡｌＮ絶縁層１１０をＭＯＣＶＤ法により形成する。このＭＯＣＶＤ法での成膜において、ＡｌＮ絶縁層１１０を、トリメチルアルミニウム（ＴＭＡ）及びアンモニアを成長ソースガスとして使用し、成長温度１１００℃程度で２ｎｍの厚みに成膜する。続いて、このＡｌＮ絶縁層１１０上に、Ｓｉ３Ｎ４絶縁層１１４を、プラズマＣＶＤ（Ｐ−ＣＶＤ）法により形成する。このＰ−ＣＶＤ法での成膜において、温度３００℃、圧力９００ｍＴｏｒｒ、ソースガス流量としてＳｉＨ４を３３ｓｃｃｍ、アンモニアを５．５ｓｃｃｍ、キャリヤガスとしてＮ２を１５００ｓｃｃｍ、及びＲＦパワー４５Ｗの成膜条件で、Ｓｉ３Ｎ４絶縁層１１４を２．５ｎｍの厚みに形成する。このようにして、ＡｌＮ絶縁層１１０とＳｉ３Ｎ４絶縁層１１４の二層構造のゲート絶縁層１１５が得られる。
【００２２】
この様な積層構造体に対して、Ａｒ（アルゴン）イオン等をイオン注入して、素子分離用のアイソレーション領域１１６を形成する。通常、このイオン注入工程によって、積層構造体のＳｉ３Ｎ４絶縁層１１４の表面から２次元電子ガス層１０６の下側までの深さまで、選択イオン注入を行って、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの活性領域以外のキャリヤを殺して絶縁領域に変え、アイソレーション領域１１６を形成する。
【００２３】
次に、オーミック電極としてのソース電極１２０及びドレイン電極１２２形成用のオーミックリセス領域１１８を形成するために、誘導結合型反応性イオンエッチング（Inductively Coupled Plasma-Reactive Ion Etching：ＩＣＰ−ＲＩＥ）法を用いて、積層構造体のＳｉ３Ｎ４絶縁層１１４の表面から２次元電子ガス層１０６の下側までの深さまでオーミックリセス領域１１８をエッチング形成した後、オーミック電極としてＴｉ及びＡｌを真空蒸着して、ソース電極１２０及びドレイン電極１２２を形成する。
【００２４】
最後に、ゲート電極１２４としてＮｉ及びＡｕを積層構造体のＳｉ３Ｎ４絶縁層１１４の表面に蒸着形成することにより、ＡｌＮ絶縁層１１０及びＳｉ３Ｎ４絶縁層１１４の二層の絶縁層をゲート絶縁層１１５としたＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを得る。
【００２５】
この発明の第1の実施形態の、ＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造によるゲート絶縁層１１５を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの第１の特徴は、ゲート絶縁層の構成をＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造にすることによって、Ｓｉ３Ｎ４絶縁層に存在するピンホールをＡｌＮ絶縁層で埋め込むことができることである。
【００２６】
この点について、図２（Ａ）及び図２（Ｂ）を参照して説明する。図２（Ａ）は、従来のＳｉ３Ｎ４絶縁層の単一層構造のゲート絶縁層の場合の説明図であり、図２（Ｂ）は、この発明の二層構造のゲート絶縁層の場合の説明図であって、それぞれ断面の切り口で示してある。図２において、２００は、図１において説明した半導体本体１１２の表面層であるｉ−ＡｌＧａＮ障壁層１０８を示し、２０１はＳｉ３Ｎ４絶縁層、２０１’はＳｉ３Ｎ４絶縁層中のピンホール、２０２はＡｌＮ絶縁層、及び、２０３はＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造のゲート絶縁層をそれぞれ示している。
【００２７】
図２（Ａ）に示すように、数ｎｍの厚みの単一層のゲート絶縁膜を構成するＳｉ３Ｎ４絶縁層２０１には、多くのピンホール２０１’が存在しており、それだけでは絶縁層としての役割を果たさない。これらピンホールが生じる原因は、膜厚が５ｎｍ以下の数ｎｍの厚みであることによるが、Ｓｉ３Ｎ４絶縁層２０１の成膜技術によってピンホールの発生を防ぐのは困難である。
【００２８】
一方、図２（Ｂ）に示すように、ＡｌＮ絶縁層２０２を基層としてその上にＳｉ３Ｎ４絶縁層２０１を具えるゲート絶縁層２０３の構造とすると、ＡｌＮ絶縁層２０２は、ＭＯＣＶＤ法による絶縁エピタキシャル層であるので、それ自体にはピンホールが発生しにくく、従って、その上側のＳｉ３Ｎ４絶縁層２０１にピンホール２０１’が発生したとしても、ＡｌＮ絶縁層２０２でＳｉ３Ｎ４絶縁層２０１を補強することでピンホールをカバーできる。従って、ゲート絶縁層２０３を貫通して下地の半導体層であるｉ−ＡｌＧａＮ障壁層２００へ達するピンホールがゲート絶縁層２０３に形成されるのを実質的に防止できる。
【００２９】
第２の特徴として、ゲート絶縁層の構成をＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造にすることによって、ゲートリーク電流を抑制することができる。
【００３０】
この点について、図３を参照して説明する。図３は、Ｎｉゲート電極、絶縁層及びｉ−ＡｌＧａＮ障壁層の界面のエネルギーバンド構造を示す図である。図３において、Ｅｃはｉ−ＡｌＧａＮ障壁層中の伝導帯３０１、Ｅｖはｉ−ＡｌＧａＮ障壁層中の価電子帯３０２、Ｅｆはｉ−ＡｌＧａＮ障壁層中のフェルミ準位３０３をそれぞれ示している。又、ＥｆｇはＮｉゲート電極中のフェルミ準位３０４を示し、３０５及び３０６は二層ゲート絶縁層におけるＡｌＮ絶縁層及びＳｉ３Ｎ４絶縁層によるバリヤをそれぞれ示している。
【００３１】
Ｓｉ３Ｎ４絶縁層によるバリヤ３０６のバンドギャップの値は、５ｅＶ程度であり、これに対し、ＡｌＮ絶縁層によるバリヤ３０５のバンドギャップの値は６．３ｅＶと大きいため、Ｎｉゲート電極金属とｉ−ＡｌＧａＮ障壁層すなわち半導体層との界面に、より高いバリアを形成することができ、従って、ゲートリーク電流を抑制することができる特徴がある。
【００３２】
第３の特徴として、ゲート絶縁層の構成をＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造にすることによって、単一層Ｓｉ３Ｎ４絶縁層構成によるゲート絶縁層構成と比較してゲート順方向電流値の減少を示し、ＦＥＴ特性の改善効果を示す。
【００３３】
この点について図４を参照して説明する。図４は、この発明の第1の実施形態における、２ｎｍの厚みのＡｌＮ絶縁層と２．５ｎｍの厚みのＳｉ３Ｎ４絶縁層との二層構造のゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴと、２．５ｎｍの厚みのＳｉ３Ｎ４絶縁層のみの単一層Ｓｉ３Ｎ４絶縁層構成によるゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴとの、ゲート順方向特性（Ｉｇｓ−Ｖｇｓ特性）を比較した特性曲線を示した図である。図４において、横軸はゲート・ソース間電圧Ｖｇｓ（単位：Ｖ）を取って示し、又、縦軸はゲート・ソース間電流Ｉｇｓ（単位：Ａ／ｍｍ）を取って示してある。ここで、これらのＨＥＭＴのゲート長は１．０μｍである。又、Ｉｇｓはゲート幅１ｍｍあたりのゲート順方向電流に換算して表示してある。
【００３４】
図４において、曲線Ａは、２．５ｎｍの厚みのＳｉ３Ｎ４絶縁層のみの単一層Ｓｉ３Ｎ４絶縁層構成によるゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴのゲート順方向特性を示し、曲線Ｂは、この発明の第1の実施形態における、２ｎｍの厚みのＡｌＮ絶縁層と２．５ｎｍの厚みのＳｉ３Ｎ４絶縁層との二層構造のゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴのゲート順方向特性を示してある。
【００３５】
これらの二つの特性曲線から明らかなように、Ｖｇｓが３Ｖにおけるゲート順方向電流Ｉｇｓの値は、曲線Ａにおいては、１．６×１０−６Ａ／ｍｍであり、曲線Ｂにおいては、２．８×１０−７Ａ／ｍｍを示している。すなわち、この発明の第1の実施形態における、２ｎｍの厚みのＡｌＮ絶縁層と２．５ｎｍの厚みのＳｉ３Ｎ４絶縁層との二層構造のゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの方が、２．５ｎｍの厚みのＳｉ３Ｎ４絶縁層のみの単一層Ｓｉ３Ｎ４絶縁層構成によるゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴよりも１桁低いゲート順方向電流値を示しており、ＦＥＴ特性の改善が図られていることがわかる。
【００３６】
（第２の実施形態）
図５は、この発明の第２の実施形態を説明するための、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの切断端面図である。以下、図５を参照して説明する。尚、図５における半導体本体１１２の積層構造及びその他の構成要件のうち、図１を参照して説明した第1の実施形態のＡｌＧａＮ／ＧａＮ−ＨＥＭＴと同様である構成要件については、図５において同様の符号を付してあり、特に必要がある場合を除きその詳細な説明は省略する。
【００３７】
先ず、第１の実施形態と同様にＳｉＣ基板１００上にＭＯＣＶＤ法により順次結晶成長された多層結晶層を有する半導体本体１１２を用意する。
【００３８】
次に、この半導体本体１１２の表面上、すなわち半導体層としてのｉ−ＡｌＧａＮ障壁層１０８上にＡｌＮ絶縁層１１０をＭＯＣＶＤ法により、トリメチルアルミニウム（ＴＭＡ）及びアンモニアを成長ソースガスとして使用し、成長温度１１００℃程度で２ｎｍの厚みに成膜する。続いて、このＡｌＮ絶縁層１１０上に、ＳｉＯ２絶縁膜５００をプラズマＣＶＤ（Ｐ−ＣＶＤ）法により形成する。このＰ−ＣＶＤ法での成膜において、温度３００℃、圧力９００ｍＴｏｒｒ、ソースガス流量としてＳｉＨ４を４０ｓｃｃｍ、Ｎ２Ｏを９００ｓｃｃｍ、キャリヤガスとしてＮ２を４００ｓｃｃｍ、及びＲＦパワー２０Ｗの成膜条件でＳｉＯ２絶縁層５００を２．５ｎｍの厚みに形成する。このようにして、ＡｌＮ絶縁層１１０とＳｉＯ２絶縁層５００の二層構造のゲート絶縁層５０１が得られる。
【００３９】
この様な積層構造体に対して、素子分離用のアイソレーション領域１１６をイオン注入法により形成する。イオン注入の深さは、第１の実施形態と同様である。
【００４０】
次の、オーミック電極の形成方法も第１の実施形態と同様に形成し、最後に、ゲート電極１２４としてＮｉ及びＡｕをＳｉＯ２絶縁層５００の表面に蒸着形成することにより、ＡｌＮ絶縁層１１０及びＳｉＯ２絶縁層５００の二層の絶縁層をゲート絶縁層５０１としたＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを得る。
【００４１】
この発明の第２の実施形態の、ＡｌＮ絶縁層とＳｉＯ２絶縁層との二層構造によるゲート絶縁層５０１を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの第１の特徴は、ゲート絶縁層の構成をＡｌＮ絶縁層とＳｉＯ２絶縁層との二層構造にすることによって、ＳｉＯ２絶縁層に存在するピンホールをＡｌＮ絶縁層で埋め込むことができることである。
【００４２】
Ｐ−ＣＶＤ法によって形成されたＳｉＯ２絶縁層には、Ｓｉ３Ｎ４絶縁層と同様に多くのピンホールが存在するために、第１の実施形態において図２を参照して説明したと同様に、ＡｌＮ絶縁層との二層ゲート絶縁層構成にすることによりＳｉＯ２絶縁層に存在するピンホールの補強効果がある。
【００４３】
第２の特徴としては、ＳｉＯ２絶縁層の誘電率は４であり、Ｓｉ３Ｎ４絶縁層の誘電率７．５と比較すると小さい。従って、組み合わせたときの厚みを同じ厚みとして比較した場合には、ＡｌＮ絶縁層とＳｉＯ２絶縁層との組み合わせの方が、ＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との組み合わせの場合よりも、ゲート容量をより低減でき、その結果トランジスタのカットオフ周波数等のＲＦ特性を向上させることができる。
【００４４】
以上、第１の実施形態及び第２の実施形態においては、ＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明したが、この発明は、これらに限定されるものではなく、ＨＥＭＴ以外のＭＩＳ型のＦＥＴにおいても、条件が合えば適用可能である。又、この発明の二層構造の絶縁層の下地の半導体層においても、ｉ−ＡｌＧａＮ障壁層に限らずｎ−ＡｌＧａＮ層による障壁層とした構造でも、この発明は適用可能となる。
【図面の簡単な説明】
【００４５】
【図１】この発明の第１の実施形態を説明するための、ＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの切断端面図である。
【図２】（Ａ）は単一層のＳｉ３Ｎ４絶縁層ゲート絶縁層、（Ｂ）はこの発明の第１の実施形態のＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層による二層絶縁層構造によるゲート絶縁層の切断端面図である。
【図３】この発明の第１の実施形態における、Ｎｉゲート電極、絶縁層及びｉ−ＡｌＧａＮ障壁層の界面のエネルギーバンド構造を示す図である。
【図４】この発明の第1の実施形態における、ＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴと、単一層Ｓｉ３Ｎ４絶縁層構成によるゲート絶縁層を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴとの、ゲート順方向特性（Ｉｇｓ−Ｖｇｓ特性）を比較した特性曲線図である。
【図５】この発明の第２の実施形態を説明するための、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの切断端面図である。
【図６】背景技術を説明するための、ＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの断面構造を示した図である。
【符号の説明】
【００４６】
１００：ＳｉＣ基板
１０２：ＡｌＮバッファ層
１０４、６０２：ｉ−ＧａＮチャネル層
１０６、６０４：２次元電子ガス層
１０８、２００、６０６：ｉ−ＡｌＧａＮ障壁層
１１０、２０２：ＡｌＮ絶縁層
１１２：半導体本体
１１４、２０１、６０８：Ｓｉ３Ｎ４絶縁層
１１５、２０３：ＡｌＮ絶縁層とＳｉ３Ｎ４絶縁層との二層構造のゲート絶縁層
１１６：アイソレーション領域
１１８：オーミックリセス領域
１２０、６１０：ソース電極
１２２、６１２：ドレイン電極
１２４、６１４：ゲート電極
２０１’：ピンホール
３０１：ｉ−ＡｌＧａＮ障壁層中の伝導帯
３０２：ｉ−ＡｌＧａＮ障壁層中の価電子帯
３０３：ｉ−ＡｌＧａＮ障壁層中のフェルミ準位
３０４：Ｎｉゲート電極中のフェルミ準位
３０５：ＡｌＮ絶縁層によるバリヤ
３０６：Ｓｉ３Ｎ４絶縁層によるバリヤ
５００：ＳｉＯ２絶縁層
５０１：ＡｌＮ絶縁層とＳｉＯ２絶縁層との二層構造のゲート絶縁層
６００：基板
【図１】
2008084942.tif 000003
【図２】
2008084942.tif 000004
【図３】
2008084942.tif 000005
【図４】
2008084942.tif 000006
【図５】
2008084942.tif 000007
【図６】
2008084942.tif 000008