(57)【要約】      （修正有）【課題】十分な水素バリア性を有する強誘電体キャパシタを備えた不揮発性記憶装置およびその製造方法を提供する。【解決手段】強誘電体膜３０を第１および第２電極３１、３２で挟持した強誘電体キャパシタ１３と、第１電極３１の下に形成されるとともに、強誘電体キャパシタ１３の側壁に第２電極３２側から第１電極３１側に向かって末広がり状に形成された水素バリア性を有する酸化アルミニウム膜等の第１保護膜３６と、第２電極３２上に形成されるとともに、強誘電体キャパシタ１３の側壁の第１保護膜３６上に第１電極３１側から第２電極３２側に向かって末広がり状に形成された水素バリア性を有する酸化アルミニウム膜等の第２保護膜３７と、ソースＳが第１電極３１に接続され、ドレインＤがビット線１１に接続され、ゲートＧがワード線１２に接続されたセルトランジスタ１４と、を具備する。【選択図】図２
2008084880.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体膜を第１および第２電極で挟持した強誘電体キャパシタと、
前記第１電極の下に形成されるとともに、前記強誘電体キャパシタの側壁に前記第２電極側から前記第１電極側に向かって末広がり状に形成された水素バリア性を有する第１保護膜と、
前記第２電極上に形成されるとともに、前記強誘電体キャパシタの側壁の前記第１保護膜上に前記第１電極側から前記第２電極側に向かって末広がり状に形成された水素バリア性を有する第２保護膜と、
ソースが前記第１電極に接続され、ドレインがビット線に接続され、ゲートがワード線に接続されたセルトランジスタと、
を具備することを特徴とする不揮発性記憶装置。
【請求項２】
前記第１電極の下の前記第１保護膜の下に形成されるともに、前記強誘電体キャパシタの側壁の前記第２保護膜上に、前記第２電極側から前記第１電極側に向かって末広がり状に形成された水素バリア性を有する第３保護膜と、
前記第２電極上の前記第２保護膜上に形成されるとともに、前記強誘電体キャパシタの側壁の前記第３保護膜上に、前記第１電極側から前記第２電極側に向かって末広がり状に形成された水素バリア性を有する第４保護膜と、
を更に具備することを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項３】
前記ソースを前記第１電極に接続する第１コンタクトプラグと、前記第２電極を第１電位線に接続する第２コンタクトプラグと、前記セルトランジスタの基板を第２電位線に接続する第３コンタクトプラグとを有し、前記第１乃至第３コンタクトプラグの側壁に、前記第２電極側から前記第１電極側に向かって末広がり状に水素バリア性を有する第５乃至第７保護膜が形成されていることを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項４】
前記第１および第２保護膜が酸化アルミニウムまたは酸化チタニウムであり、前記第１保護膜が前記第２保護膜より酸素リッチ側の組成を有し、前記第２保護膜が前記第１保護膜よりアルミニウムまたはチタニウムリッチ側の組成を有することを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項５】
セルトランジスタが形成された基板上に層間絶縁膜を介して水素バリア性を有する第１保護膜を形成する工程と、
前記第１保護膜上に、第１電極と強誘電体膜と第２電極とを順次積層して強誘電体キャパシタを形成する工程と、
スパッタリング法により、前記第１保護膜をエッチングし、前記エッチングにより飛散した前記第１保護膜を前記強誘電体キャパシタの側壁に堆積させる工程と、
スパッタリング法により、前記第２電極上および前記強誘電体キャパシタの側壁に堆積した前記第１保護膜上に水素バリア性を有する第２保護膜を形成する工程と、
前記セルトランジスタのソースを前記第１電極に接続し、前記セルトランジスタのドレインをビット線に接続し、前記セルトランジスタのゲートをワード線に接続し、前記第２電極を第１電位線に接続する工程と、
を具備することを特徴とする不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
ジルコン酸チタン酸鉛（ＰＺＴ：Ｐ(Ｚｒ,Ｔｉ)Ｏ３)や、タンタル酸ビスマスストロンチウム(ＳＢＴ：ＳｒＢｉ２Ｔａ２Ｏ９)などに代表される強誘電体を容量絶縁膜に用いた不揮発性記憶装置は、その高速性や低消費電力といったことを背景に、近年、特に注目を浴びている。
【０００３】
強誘電体材料は、金属酸化物であるが故に水素などの強い還元性ガスに曝されると容易に還元されて特性が劣化し、強誘電体キャパシタの信頼性が低下する。  
そのため、強誘電体キャパシタを絶縁性の水素バリア膜、例えばスパッタリング法による酸化アルミニウム膜で覆うことにより、水素バリア性を向上させている。
【０００４】
然しながら、不揮発性記憶装置の微細化が進むにつれて、強誘電体キャパシタのアスペクトが大きくなり、スパッタリング法ではステップカバレッジが低下するので、強誘電体キャパシタの側壁の水素バリア膜の膜厚が薄くなり、水素バリア性が低下するという問題がある。
【０００５】
これに対して、強誘電体キャパシタの側壁のステップカバレッジを向上させる方法が知られている（例えば特許文献１参照。）。
【０００６】
特許文献１に開示された強誘電体キャパシタは、Ｓｉ基板上に下部電極と強誘電体膜と上部電極とを順次積層して強誘電体キャパシタを形成し、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、強誘電体キャパシタの側壁にＴａ２Ｏ５膜形成し、さらにＴａ２Ｏ５膜上にＡｌ２Ｏ３膜を形成している。  
Ｔａ２Ｏ５などの絶縁膜を介在させることにより強誘電体キャパシタの側壁とＡｌ２Ｏ３膜の密着性を向上させ、アスペクト比が１〜２程度の誘電体キャパシタの側壁のステップカバレッジを向上させている。
【０００７】
然しながら、特許文献１に開示された強誘電体キャパシタにおいては、ＭＯＣＶＤ法では水素をキャリアガスとし、更に原料となる有機金属材料にも水素が含まれているため、一時的にせよ成膜プロセス中に強誘電体膜が水素に曝されて、ダメージを受ける恐れがある。
【特許文献１】特開２００３−１１５５４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
十分な水素バリア性を有する強誘電体キャパシタを備えた不揮発性記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様の不揮発性記憶装置は、強誘電体膜を第１および第２電極で挟持した強誘電体キャパシタと、前記第１電極の下に形成されるとともに、前記強誘電体キャパシタの側壁に前記第２電極側から前記第１電極側に向かって末広がり状に形成された水素バリア性を有する第１保護膜と、前記第２電極上に形成されるとともに、前記強誘電体キャパシタの側壁の前記第１保護膜上に前記第１電極側から前記第２電極側に向かって末広がり状に形成された水素バリア性を有する第２保護膜と、ソースが前記第１電極に接続され、ドレインがビット線に接続され、ゲートがワード線に接続されたセルトランジスタと、を具備することを特徴としている。
【００１０】
本発明の一態様の不揮発性記憶装置の製造方法は、セルトランジスタが形成された基板上に層間絶縁膜を介して水素バリア性を有する第１保護膜を形成する工程と、前記第１保護膜上に第１電極と強誘電体膜と第２電極とを順次積層して強誘電体キャパシタを形成する工程と、スパッタリング法により、前記第１保護膜をエッチングし、前記エッチングにより飛散した前記第１保護膜を前記強誘電体キャパシタの側壁に堆積させる工程と、スパッタリング法により、前記第２電極上および前記強誘電体キャパシタの側壁に堆積した前記第１保護膜上に水素バリア性を有する第２保護膜を形成する工程と、前記セルトランジスタのソースを前記第１電極に接続し、前記セルトランジスタのドレインをビット線に接続し、前記セルトランジスタのゲートをワード線に接続し、前記第２電極を第１電位線に接続する工程と、を具備することを特徴としている。
【発明の効果】
【００１１】
本発明によれば、十分な水素バリア性を有する強誘電体キャパシタを備えた不揮発性記憶装置およびその製造方法が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１３】
本発明の実施例１に係る不揮発性記憶装置について、図１および図２を用いて説明する。図１は不揮発性記憶装置の構成を示すブロック図、図２は不揮発性記憶装置の構造を示す断面図である。
【００１４】
図１に示すように、本実施例の不揮発性記憶装置１０は、マトリックス状に配列されたビット線１１とワード線１２と、ビット線１１とワード線１２との直交部に配置されるとともに、強誘電体膜を第１および第２電極で挟持した強誘電体キャパシタ１３と、ドレインＤがビット線１１に接続され、ソースＳが強誘電体キャパシタ１３の第１電極に接続され、ゲートＧがワード線１２に接続されたスイッチング用セルトランジスタ１４と、強誘電体キャパシタ１３の第２電極に接続された共通配線１５（第１電位線）とを備えたメモリセルアレイ１６を具備している。
【００１５】
更に、メモリセルアレイ１６内のいずれかの強誘電体キャパシタ１３を選択するための行デコーダ１７および列デコーダ１８と、行デコーダ１７および列デコーダ１８を駆動して、選択された強誘電体キャパシタ１３からデータを読み出して外部に送出し、選択された強誘電体キャパシタ１３に外部から入手したデータを書き込むための周辺回路１９とを具備している。
【００１６】
図２に示すように、メモリセルアレイ１６は、半導体基板２０、例えばシリコン基板上に形成されている。  
セルトランジスタ１４は、半導体基板２０中に形成された素子分離層２１に囲まれた領域内に形成されている。  
ビット線１１は、層間絶縁膜２２、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を介してセルトランジスタ１４の上方に形成されている。  
強誘電体キャパシタ１３は、層間絶縁膜２３、例えばＴＥＯＳ膜を介してビット線１１の上方に形成されている。  
共通配線１５は、層間絶縁膜２４、例えばＴＥＯＳ膜上に形成され、絶縁膜２５で覆われている。
【００１７】
セルトランジスタ１４は、半導体基板２０の素子分離層２１に囲まれた領域内に離間して形成されたドレイン拡散層２６と、ソース拡散層２７と、ドレイン拡散層２６とソース拡散層２７との間に形成されたゲート絶縁膜２８と、ゲート絶縁膜２８上に形成されたゲート電極２９とを具備している。
【００１８】
強誘電体キャパシタ１３は、強誘電体膜３０、例えばジルコン酸チタン酸鉛(ＰＺＴ)と、強誘電体膜３０の下面に形成された第１電極３１、例えばイリジウム（Ｉｒ）と、強誘電体膜３０の上面に形成された第２電極３２、例えば白金（Ｐｔ）とを具備している。
【００１９】
強誘電体キャパシタ１３の第１電極３１は第１コンタクトプラグ３３、例えばタングステン（Ｗ）を介してセルトランジスタ１４のソース拡散層２７に接続され、強誘電体キャパシタ１３の第２電極３２は第２コンタクトプラグ３４、例えばアルミニウム（Ａｌ）を介して共通配線１５に接続されている。
【００２０】
セルトランジスタ１４のドレイン拡散層２６は、ビア３５を介してビット線１１に接続されている。  
ワード線１２はセルトランジスタ１４のゲート電極２９上に形成され、ワード線１２とゲート電極２９の側面は側壁膜（図示せず）で覆われている。
【００２１】
強誘電体キャパシタ１３の第１電極３１の下と、強誘電体キャパシタ１３の側壁には、第２電極３２側から第１電極３１側に向かって末広がり状の水素バリア性を有する第１保護膜３６、例えは酸化アルミニウム（以後、Ａｌ２Ｏ３とも記す）膜が形成されている。  強誘電体キャパシタ１３の第２電極３２の上と、強誘電体キャパシタ１３の側壁の第１保護膜３６上には、第１電極３１側から第２電極３２側に向かって末広がり状の水素バリア性を有する第２保護膜３７、例えは酸化アルミニウム膜（Ａｌ２Ｏ３）が形成されている。
【００２２】
強誘電体キャパシタ１３の第１電極３１と第１保護膜３６との間には、絶縁膜３８が介在している。  
これは、第１保護膜３６のＡｌ２Ｏ３は配向性を有する多結晶膜であるため、第１保護膜３６の配向性が第１電極膜３１および強誘電体膜３０に伝播し、第１電極膜３１および強誘電体膜３０の膜質に影響を及ぼす恐れを未然に防止するためである。
【００２３】
第１保護膜３６は、強誘電体キャパシタ１３の側壁の下側ほど厚く、上側ほど薄く形成されている。  
第２保護膜３７は、強誘電体キャパシタ１３の側壁の下側ほど薄く、上側ほど厚く形成されている。
【００２４】
その結果、第１保護膜３６および第２保護膜３７の膜厚をそれぞれあわせ込むことにより、第１保護膜３６の膜厚と第２保護膜３７の膜厚との和の膜厚を強誘電体キャパシタ１３の側壁の上側と下側とで等しくすることができる。  
従って、アスペクト比が大きい強誘電体キャパシタ１３の側壁のステップカバレッジが向上し、水素バリア性を向上させることが可能である。
【００２５】
次に、図３乃至図９を用いて不揮発性記憶装置１０の製造方法について説明する。図３乃至図９は不揮発性記憶装置１０の製造方法を工程順に示す断面図である。
【００２６】
始めに、図３に示すように、半導体基板２０、例えばｐ型シリコン基板にＲＩＥ（Reactive Ion Etching）法により、トレンチを形成し、トレンチ内部に絶縁膜、例えばシリコン酸化膜を埋め込んで素子分離層２１（ＳＴＩ：Shallow Trench Isolation）を形成する。
【００２７】
次に、半導体基板２０上に熱酸化法によりシリコン酸化膜を形成し、ＣＶＤ（Chemical Vapor Deposition）法により不純物を添加したポリシリコン膜を形成し、フォトリソグラフィー法によりパターニングしてゲート絶縁膜２８、ゲート電極２９を形成する。
【００２８】
次に、イオン注入法により、半導体基板２０の導電型と反対の導電型の不純物、例えば砒素（Ａｓ）を注入して、ドレイン拡散層２６およびソース拡散層２７を形成し、セルトランジスタ１４を形成する。
【００２９】
次に、ゲート電極２９上にワード線１２を形成し、セルトランジスタ１４を含む半導体基板２０上に、ＣＶＤ法により層間絶縁膜２２を形成し、ビア３５を介してドレイン領域２６をビット線１１に接続し、層間絶縁膜２３を形成する。
【００３０】
次に、図４に示すように、層間絶縁膜２３上に、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガス中でスパッタリング法により、例えば厚さ５０〜１００ｎｍの酸化アルミニウム膜４０を形成し、ＣＶＤ法により、酸化アルミニウム膜４０上に、例えば厚さ５０ｎｍのＴＥＯＳ膜４１を形成する。酸化アルミニウム膜４０が第１保護膜３６となり、ＴＥＯＳ膜４１が絶縁膜３８となる。
【００３１】
ここで、第１保護膜３６から強誘電体膜３０に酸素を補充し、強誘電体膜３０から酸素が離脱するのを防止するために酸化アルミニウム膜４０の組成を、アルゴン（Ａｒ）と酸素（Ｏ２）の比率を調節して、後述する酸化アルミニウム膜４８より酸素リッチ側の組成としておくことが望ましい。
【００３２】
次に、図５に示すように、例えばＲＩＥ法により、ＴＥＯＳ膜４１、酸化アルミニウム膜４０および層間絶縁膜２２、２３を貫通して、ソース拡散層２７に至るコンタクトホール（図示せず）を形成し、ＣＶＤ法およびＣＭＰ法によりコンタクトホールにタングステン（Ｗ）を埋め込んで、第１コンタクトプラグ３３を形成する。
【００３３】
次に、図６に示すように、例えばスパッタリング法により、ＴＥＯＳ膜４１上に厚さ２００ｎｍのイリジウム膜（Ｉｒ）４２と、厚さ１００ｎｍのジルコン酸チタン酸鉛（ＰＺＴ）膜４３と、厚さ１００ｎｍの白金（Ｐｔ）膜４４を順に形成する。
【００３４】
ここで、イリジウム（Ｉｒ）膜４２が第１電極３１となり、ジルコン酸チタン酸鉛（ＰＺＴ）膜４３が強誘電体膜３０となり、白金（Ｐｔ）膜４４が第２電極３２となるので、強誘電体キャパシタ１３の高さＬは、４００ｎｍ程度になる。
【００３５】
次に、図７に示すように、第１コンタクトプラグ３３と対応する位置に形成されたマスク４５、例えば幅が４４０ｎｍ程度のレジストを用いてＲＩＥ法により、白金（Ｐｔ）膜４４、ジルコン酸チタン酸鉛（ＰＺＴ）膜４３、イリジウム（Ｉｒ）膜４２、ＴＥＯＳ膜４１を順次エッチングする。
【００３６】
これにより、強誘電体膜３０を第１および第２電極３１、３２で挟持し、アスペクト比（Ｌ／Ｗ）が１程度の強誘電体キャパシタ１３が形成される。尚、第１電極３１の下のＴＥＯＳ膜４１は、残置されて絶縁膜３８となる。  
実験によれば、強誘電体キャパシタ１３の幅Ｗが４４０ｎｍの場合、アスペクト比が１程度でも、スパッタリング法ではステップカバレッジがすでに低下していた。
【００３７】
次に、図８に示すように、マスク４６を用い、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガス中でスパッタリング法により、酸化アルミニウム膜４０をエッチングすることにより、エッチングされて飛散した酸化アルミニウム粒子４７は強誘電体キャパシタ１３の側壁に、側壁の下側ほど厚く、側壁の上側ほど薄く堆積する。  
また、第１電極３１の下側の酸化アルミニウム膜４０は、スパッタエッチングされずに残置される。
【００３８】
その結果、第１電極３１の下に、絶縁膜３８を介して形成されるとともに、強誘電体キャパシタ１３の側壁に第２電極３２側から第１電極３１側に向かって末広がり状の１保護膜３６が形成される。
【００３９】
ここで、第１保護膜３６の組成を、アルゴン（Ａｒ）と酸素（Ｏ２）の比率を調節して、後述する酸化アルミニウム膜４８（第２保護膜３７）より酸素リッチ側の組成に維持することが必要である。
【００４０】
次に、図９に示すように、マスク４６を除去した後、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガス中でスパッタリング法により、強誘電体キャパシタ１３を含む層間絶縁膜２３上に、例えば膜厚５０〜１００ｎｍの酸化アルミニウム膜４８を形成する。酸化アルミニウム膜４８が第２保護膜３７となる。
【００４１】
スパッタリング法ではアスペクト比が高いほどステップカバレッジが低下するので、酸化アルミニウム膜４８は強誘電体キャパシタ１３の側壁に、側壁の上側ほど厚く、側壁の下側ほど薄く形成される。  
その結果、第２電極３２の上に形成されるとともに、強誘電体キャパシタ１３の側壁に第１電極３１側から第２電極３２側に向かって末広がり状の第２保護膜３７が形成される。
【００４２】
ここで、第２保護膜３７の水素バリア性を高めるために、酸化アルミニウム膜４８の組成を、アルゴン（Ａｒ）と酸素（Ｏ２）の比率を調節して、上述した酸化アルミニウム膜４０よりアルミリッチ側の組成で、よりストイキヨメトリーに近い組成とすることが望ましい。
【００４３】
次に、第２保護膜３７上に、ＣＶＤ法により層間絶縁膜２４を形成し、ＲＩＥ法により層間絶縁膜２４と第２保護膜３７とを貫通して第２電極３２に至るコンタクトホール（図示せず）を形成し、真空蒸着法およびＣＭＰ法によりコンタクトホールにアルミニウム（Ａｌ）を埋め込んで第２コンタクトプラグ３４を形成する。  
次に、層間絶縁膜２４上に共通配線１５を形成し、第２コンタクトプラグ３４を介して第２電極３２と共通配線１５とを接続し、絶縁膜２５を形成することにより、図２に示す十分な水素バリア性を有する強誘電体キャパシタ１３を備えた不揮発性記憶装置１０が得られる。
【００４４】
以上説明したように、本実施例では、強誘電体キャパシタ１３の側壁に、第２電極３２側から第１電極３１側に向かって末広がり状の第１保護膜３６と、逆に第１電極３１側から第２電極３２側に向かって末広がり状の第２保護膜３７とを形成している。
【００４５】
その結果、第１保護膜３６と第２保護膜３７とを合せると、強誘電体キャパシタ１３のステップカバレッジが向上し、強誘電体キャパシタ１３の側壁に略一定の膜厚を有する保護膜が得られる。  
従って、合された保護膜の膜厚を最適化することにより、十分な水素バリア性を有する誘電体キャパシタ１３を備えた不揮発性記憶装置１０およびその製造方法が得られる。
【００４６】
ここでは、強誘電体膜３０がジルコン酸チタン酸鉛（ＰＺＴ）である場合について説明したが、タンタル酸ビスマスストロンチウム(ＳＢＴ)などの他の強誘電体でも構わない。
【００４７】
第１および第２保護膜３１、３２が、酸化アルミニウムである場合について説明したが、酸化チタニウムでも構わない。更に、窒化アルミニウム、窒化チタニウム、窒化シリコンのいずれかであっても構わない。  
第１および第２保護膜３１、３２が酸化チタニウムの場合には、酸化アルミニウムと同様に、第１保護膜３１の組成は第２保護膜３２より酸素リッチ側の組成とし、第２保護膜の組成は第１保護膜よりチタニウム側の組成とすることが望ましい。
【００４８】
第１電極３１と第１保護膜３６の間に絶縁膜３８が介在する場合について説明したが、絶縁膜３８は無くても構わない。
【００４９】
強誘電体キャパシタ１３の周りに第２保護膜３７が形成されている場合について説明したが、強誘電体キャパシタ１３の周りの第２絶縁膜３７は除去しても構わない。これによれば、セルトランジスタ１４などへのコンタクトの形成が容易になる利点がある。
【００５０】
第２保護膜３７上に、ＡＬＤ（Atomic Layer Deposition）法により、酸化アルミニウム膜を形成しても良い。ＡＬＤ法はスパッタ法と異なりステップカバレッジが良いので、更に水素バリア性を向上させることもできる。  
ＡＬＤ法はアルミニウム原料としてトリメチルアルミニウム（ＴＭA：Tri Methyl Aluminum）を用いるので、成膜工程中に水素が発生するが、強誘電体キャパシタ１３は既に第１および第２保護膜３６、３７で覆われているため、水素ガスに曝されてダメージを受ける恐れはない。
【実施例２】
【００５１】
図１０は本発明の実施例２に係る不揮発性記憶装置の構造を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、強誘電体キャパシタの側壁に第３および第４保護膜を形成したことにある。
【００５２】
即ち、図１０に示すように、本実施例の不揮発性記憶装置６０は、強誘電体キャパシタ１３と、セルトランジスタ１４と、強誘電体キャパシタ１３の第１電極３１の下側の第１保護膜３６の下に形成されるとともに、強誘電体キャパシタ１３の側壁の第２保護膜３７上に、絶縁膜６２、例えばＴＥＯＳ膜を介して第２電極３２側から第１電極３１側に向かって末広がり状に形成された水素バリア性を有する第３保護膜６３を具備している。
【００５３】
更に、第２電極３２上の第２保護膜３７上に形成されるとともに、強誘電体キャパシタ１３の側壁の第３保護膜６３上に、第１電極３１側から第２電極３２側に向かって末広がり状に形成された水素バリア性を有する第４保護膜６４を具備している。
【００５４】
第３および第４保護膜６３、６４は、水素バリア性の高い第２保護膜３７と等しく、第１保護膜３６よりアルミニウムリッチ側の組成を有する酸化アルミニウムとすることが望ましい。
【００５５】
第２保護膜３７と第３保護膜６３との間には、絶縁膜６２が介在している。これは、酸化アルミニウム膜は多層化により膜厚が厚くなるほど面荒れが生じ、酸化アルミニウムの膜質に影響を及ぼすのを未然に防止するためである。  
ここでは、酸化アルミニウム膜を直接積層するのは２層までとし、絶縁膜を介して３層目を積層している。
【００５６】
これにより、強誘電体キャパシタ１３の側壁のステップカバレッジを維持して、水素バリア性を有する保護膜を第１乃至第４保護膜の４層構造にしたことにより、水素バリア性を更に向上させることが可能である。
【００５７】
次に、図１１および図１２を用いて不揮発性記憶装置６０の製造方法について説明する。図１１および図１２は不揮発性記憶装置６０の製造工程の要部を順に示す断面図である。
【００５８】
図１１に示すように、層間絶縁膜２３上に厚さｄ１の酸化アルミニウム膜４０に換えて、２倍の厚さｄ２の酸化アルミニウム膜６５を形成する。
【００５９】
次に、図１２に示すように、スパッタリング法により、酸化アルミニウム膜６５を表面から深さｄ１までエッチングすることにより、第１保護膜３６を形成する。
【００６０】
次に、図９と同様にして、スパッタリング法により、第２電極３２上と、強誘電体キャパシタ１３の側壁上の第１保護膜３６上に第２保護膜３７を形成する。
【００６１】
次に、ＣＶＤ法により、ＴＥＯＳ膜（図示せず）を形成し、ＲＩＥ法により、強誘電体キャパシタ１３の側壁にＴＥＯＳ膜を残置して、ＴＥＯＳ膜エッチングすることにより、強誘電体キャパシタ１３の側壁の第２保護膜３７上に絶縁膜６２を形成する。
【００６２】
次に、図１２と同様にして、スパッタリング法により、酸化アルミニウム膜６５の下側の残部をエッチングすることにより、第３保護膜６３を形成する。
【００６３】
次に、図９と同様にして、スパッタリング法により、第２保護膜３７上と、強誘電体キャパシタ１３の側壁上の第３保護膜６３上に第４保護膜６４を形成する。  
これにより、水素バリア性を有する第１乃至第４保護膜を有する強誘電体キャパシタ１３を備えた不揮発性記憶装置６０が得られる。
【００６４】
以上説明したように、本実施例では、層間絶縁膜２３上に厚さｄ１の酸化アルミニウム膜４０に換えて、２倍の厚さｄ２の酸化アルミニウム膜６５を形成しているので、酸化アルミニウム膜６５を２回に分けてスパッタエッチングすることができる。
【００６５】
その結果、強誘電体キャパシタ１３のステップカバレッジを維持して、第１乃至第４保護膜を有する４層構造の保護膜を形成することができる。従って、更に水素バリア性を向上できる利点がある。
【００６６】
ここでは、酸化アルミニウム膜６５の膜厚が、酸化アルミニウム膜４０の２倍である場合について説明したが、酸化アルミニウム膜６５を２回に分けてスパッタエッチングできる範囲内で適宜せっていすることができる。  
酸化アルミニウム膜６５を更に厚くすれば、４層以上の多層構造の保護膜を形成することも可能である。
【００６７】
第２保護膜３７と第３保護膜６３との間に絶縁膜６２が介在する場合について説明したが、絶縁膜６２は無くても構わない。
【実施例３】
【００６８】
図１３は本発明の実施例３に係る不揮発性記憶装置の構造を示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、コンタクトプラグの側壁に水素バリア性を有する保護膜を形成したことにある。
【００６９】
即ち、図１３に示すように、本実施例の不揮発性記憶装置７０は、セルトランジスタ１４を含む半導体基板２０上形成された酸化アルミニウム膜７１と、セルトランジスタ１４のソースＳを強誘電体キャパシタ１３の第１電極３１に接続する第１コンタクトプラグ３３の側壁に形成された水素バリア性を有する第５保護膜７２と、強誘電体キャパシタ１３の第２電極３２を共通配線１５に接続する第２コンタクトプラグ３４の側壁に形成された水素バリア性を有する第６保護膜７３と、セルトランジスタ１４の基板を基準電位ＧＮＤ（第２電位線）に接続する第３コンタクトプラグ７４の側壁に形成された水素バリア性を有する第７保護膜７５とを具備している。
【００７０】
第２保護膜３７より下側の第３コンタクトプラグ７４には、第１コンタクトプラグ３３と同じくタンクステン（Ｗ）が埋め込まれ、層間絶縁膜２３より上側の第３コンタクトプラグ７４には、第２コンタクトプラグ３４と同じくアルミニウム（Ａｌ）が埋め込まれている。
【００７１】
第５保護膜７２は、第１コンタクトプラグ３３と層間絶縁膜２２、２３との隙間に侵入する水素をブロックする。第６保護膜７３は、第２コンタクトプラグ３４と層間絶縁膜２４との隙間に侵入する水素をブロックする。第７保護膜７５は、第3コンタクトプラグ７４と層間絶縁膜２２、２３、２４との隙間に侵入する水素をブロックする。  
これにより、強誘電体キャパシタ１３の水素バリア性を更に向上させることが可能である。
【００７２】
次に、図１４乃至図１８を用いて、不揮発性記憶装置７０の製造方法について説明する。図１４乃至図１８は不揮発性記憶装置７０の製造工程の要部を順に示す断面図である。
【００７３】
図１４に示すように、半導体基板２０にセルトランジスタ１４形成し、セルトランジスタ１４を含む半導体基板２０上に酸化アルミニウム膜７１を形成し、酸化アルミニウム膜７１上に層間絶縁膜２２、２３を形成する。
【００７４】
次に、図１５に示すように、セルトランジスタ１４のソースＳに対応する位置と、セルトランジスタ１４の基板に対応する位置に開口を有するマスク７６、例えばレジスト膜を用いてＲＩＥ法により、層間絶縁膜２２、２３から酸化アルミニウム膜７１に至る第１コンタクトプラグ３３を形成するためのコンタクトホール７７と、第２保護膜３７より下側の第３コンタクトプラグ７４を形成するためのコンタクトホール７８を形成する。
【００７５】
次に、スパッタリング法により、コンタクトホール７７の底部に露出した酸化アルミニウム膜７１をソース拡散層２７が露出するまでエッチングし、エッチングにより飛散した酸化アルミニウム膜７１をコンタクトホール７７の内側壁に堆積させることにより、第５保護膜７２の下部を形成する。
【００７６】
同時に、コンタクトホール７８の底部に露出した酸化アルミニウム膜７１をセルトランジスタ１４の基板が露出するまでエッチングし、エッチングにより飛散した酸化アルミニウム膜７１をコンタクトホール７８の内側壁に堆積させることにより、第７保護膜７５の下部を形成する。
【００７７】
次に、図１６に示すように、マクス７６を除去した後、例えばＣＶＤ法およびＣＭＰ法により、コンタクトホール７７、７８にタングステンを埋め込んで、第１コンタクトプラグ３３の下部および第３コンタクトプラグ７４の下部を形成する。
【００７８】
次に、例えばスパッタリング法により、層間絶縁膜２３上に酸化アルミニウム膜４０、ＴＥＯＳ膜４１を形成し、第１コンタクトプラグ３３に対応する位置に開口を有するマスク７９を用いて、例えばＲＩＥ法により、ＴＥＯＳ膜４１をエッチングして酸化アルミニウム膜４０を露出させ、第１コンタクトプラグ３３の上部を形成するためのコンタクトホール８０を形成する。
【００７９】
次に、スパッタリング法により、コンタクトホール８０の底部に露出した酸化アルミニウム膜４０を、第１コンタクトプラグ３３が露出するまでエッチングし、エッチングにより飛散した酸化アルミニウム膜４０をコンタクトホール８０の内側壁に堆積させることにより、第５保護膜７２の上部を形成する。
【００８０】
次に、図１７に示すように、マクス７９を除去した後、例えばＣＶＤ法およびＣＭＰ法により、コンタクトホール８０にタングステン（Ｗ）を埋め込んで、第１コンタクトプラグ３３の上部を形成する。
【００８１】
次に、図６乃至図９と同様にして、強誘電体キャパシタ１３、第１保護膜３６、第２保護膜３７を形成し、第２保護膜３７上に層間絶縁膜２４を形成する。
【００８２】
次に、図１８に示すように、第２電極３２に対応する位置と、第３コンタクトプラグ７４に対応する位置に開口を有するマスク８１を用いて、例えばＲＩＥ法により、層間絶縁膜２４から第２電極３２上の第２保護膜３７に至る第２コンタクトプラグ３４を形成するためのコンタクトホール８２と、層間絶縁膜２３より上側の第３コンタクトプラグ７４を形成するためのコンタクトホール８３を形成する。
【００８３】
次に、スパッタリング法により、コンタクトホール８２の底部に露出した第２保護膜３７を第２電極３２が露出するまでエッチングし、エッチングにより飛散した第２保護膜３７をコンタクトホール８２の内側壁に堆積させることにより、第６保護膜７３を形成する。
【００８４】
同時に、コンタクトホール８３の底部に露出した第２保護膜３７を第３コンタクトプラグ７４が露出するまでエッチングし、エッチングにより飛散した第２保護膜３７をコンタクトホール８３の内側壁に堆積させることにより、第７保護膜７５の上部を形成する。
【００８５】
次に、マクス８１を除去した後、例えばＣＶＤ法およびＣＭＰ法により、コンタクトホール８２、８３にアルミニウム（Ａｌ）を埋め込んで、第２コンタクトプラグ３４および第３コンタクトプラグ７４の上部を形成する。
【００８６】
次に、層間絶縁膜２４上に共通配線１５を形成し、第２コンタクトプラグ３４を介して第２電極３２と共通配線１５とを接続し、絶縁膜２５を形成することにより、図１３に示す十分な水素バリア性を有する強誘電体キャパシタ１３を備えた不揮発性記憶装置７０が得られる。
【００８７】
以上説明したように、本実施例では、第１乃至第３コンタクトプラグ３３、３４、７４の側壁に水素バリア性を有する第５乃至第７保護膜７２、７３、７５を形成している。  
その結果、第１乃至第３コンタクトプラグ３３、３４、７４と層間絶縁膜２２、２３、２４との隙間に侵入する水素がブロックされるので、更に水素バリア性を向上できる利点がある。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施例１に係る不揮発性記憶装置の構成を示すブロック図。
【図２】本発明の実施例１に係る不揮発性記憶装置の構造を示す断面図。
【図３】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図４】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図５】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図６】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図７】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図８】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図９】本発明の実施例１に係る不揮発性記憶装置の製造工程を順に示す断面図。
【図１０】本発明の実施例２に係る不揮発性記憶装置の構造を示す断面図。
【図１１】本発明の実施例２に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【図１２】本発明の実施例２に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【図１３】本発明の実施例３に係る不揮発性記憶装置の構造を示す断面図。
【図１４】本発明の実施例３に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【図１５】本発明の実施例３に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【図１６】本発明の実施例３に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【図１７】本発明の実施例３に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【図１８】本発明の実施例３に係る不揮発性記憶装置の製造工程の要部を順に示す断面図。
【符号の説明】
【００８９】
１０、６０、７０  不揮発性記憶装置
１１  ビット線
１２  ワード線
１３  強誘電体キャパシタ
１４  セルトランジスタ
１５  共通配線（第１電位線）
２０  半導体基板
２１  素子分離層
２２、２３、２４  層間絶縁膜
２５、３８、６２  絶縁膜
３０  強誘電体膜
３１  第１電極
３２  第２電極
３３  第１コンタクトプラグ
３４  第２コンタクトプラグ
３６  第１保護膜
３７  第２保護膜
【図１】
2008084880.tif 000003
【図２】
2008084880.tif 000004
【図３】
2008084880.tif 000005
【図４】
2008084880.tif 000006
【図５】
2008084880.tif 000007
【図６】
2008084880.tif 000008
【図７】
2008084880.tif 000009
【図８】
2008084880.tif 000010
【図９】
2008084880.tif 000011
【図１０】
2008084880.tif 000012
【図１１】
2008084880.tif 000013
【図１２】
2008084880.tif 000014
【図１３】
2008084880.tif 000015
【図１４】
2008084880.tif 000016
【図１５】
2008084880.tif 000017
【図１６】
2008084880.tif 000018
【図１７】
2008084880.tif 000019
【図１８】
2008084880.tif 000020