(57)【要約】【課題】基板の片面に、ほぼ同じ素子構造を有する可変素子および固定受動素子を同時に形成することによって、安価な製造コストで、安定かつ低損失の回路特性を有する可変素子回路およびその製造方法を提供する。【解決手段】高周波可変コンポーネントは、基板１の上面に形成された、可動スイッチ素子２１、固定キャパシタ素子２２、可変インダクタ素子２３、可変キャパシタ素子２４、および各素子を電気接続するための配線とを備え、可動スイッチ素子２１の動作により、各素子の電気接続が選択可能である。【選択図】図１
2008277743.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板の第１主面に形成された、少なくとも１つの可動スイッチ素子と、
基板の第１主面に形成された、少なくとも１つの固定キャパシタ素子と、
基板の第１主面に形成された、少なくとも１つの可変キャパシタ素子と、
基板の第１主面に形成された、少なくとも１つの可変インダクタ素子と、
基板の第１主面に形成され、各素子を電気接続するための配線とを備え、
可動スイッチ素子の動作により、各素子の電気接続が選択可能であることを特徴とする可変素子回路。
【請求項２】
固定キャパシタ素子は、基板側の下部電極と、下部電極に対向する上部電極と、下部電極と上部電極の間に介在する誘電層および空気層とを含み、
空気層は、誘電層より厚いことを特徴とする請求項１記載の可変素子回路。
【請求項３】
可動スイッチ素子、可変キャパシタ素子および可変インダクタ素子は、基板側の下部電極と、下部電極に対向した可動の上部電極と、下部電極と上部電極の間に介在する空気層とを含み、
下部電極の上に、誘電層が形成されていることを特徴とする請求項１記載の可変素子回路。
【請求項４】
各素子の下部電極が、抵抗値の高い第１メタル層と抵抗値の低い第２メタル層で構成され、
素子駆動用のバイアス線が、該第１メタル層と該第１メタル層を覆う誘電層で構成されていることを特徴とする請求項１記載の可変素子回路。
【請求項５】
各素子の下部電極と上部電極の間に介在する空気層は、互いに実質的に同じ厚さを有することを特徴とする請求項１〜４のいずれかに記載の可変素子回路。
【請求項６】
基板の第１主面に、信号線路と、信号線路の両側に位置するグランド線路とを含むコプレーナ伝送線路が設けられ、
可動スイッチ素子、固定キャパシタ素子、可変キャパシタ素子および可変インダクタ素子のうち少なくとも１つが信号線路に挿入されていることを特徴とする請求項１記載の可変素子回路。
【請求項７】
素子駆動用のバイアス線が、空気層を介してグランド線路と交差していることを特徴とする請求項６記載の可変素子回路。
【請求項８】
信号線路の両側に位置するグランド線路同士を電気接続するための第２グランド線路が、空気層を介して信号線路と交差していることを特徴とする請求項６記載の可変素子回路。
【請求項９】
各素子の下部電極と上部電極の間に介在する空気層、およびバイアス線とグランド線路の間に介在する空気層は、互いに実質的に同じ厚さを有することを特徴とする請求項７記載の可変素子回路。
【請求項１０】
各素子の下部電極と上部電極の間に介在する空気層、および第２グランド線路と信号線路の間に介在する空気層は、互いに実質的に同じ厚さを有することを特徴とする請求項８記載の可変素子回路。
【請求項１１】
基板の第１主面の上に、所定パターンの第１導電層を形成する工程と、
基板の第１主面および第１導電層の上に、所定パターンの誘電層を形成する工程と、
基板の第１主面、第１導電層および誘電層の上に、所定パターンの誘電層より厚い犠牲層を形成する工程と、
基板の第１主面、第１導電層、誘電層および犠牲層の上に、所定パターンの第２導電層を形成する工程と、
犠牲層を除去して、第１導電層と第２導電層の間に空気層を形成する工程とを含み、
可動スイッチ素子、固定キャパシタ素子、可変キャパシタ素子および可変インダクタ素子のうち少なくとも２つを同時に形成することを特徴とする可変素子回路の製造方法。
【請求項１２】
第１導電層は、抵抗値の高い第１メタル層と抵抗値の低い第２メタル層を含み、
所定パターンに形成された第１導電層の第２メタル層を除去して、該第１メタル層を誘電層で覆うことにより、素子駆動用のバイアス線を形成する工程をさらに含むことを特徴とする請求項１１記載の可変素子回路の製造方法。
【請求項１３】
第１導電層は、同時に形成される少なくとも２つの素子の下部電極を構成し、
第２導電層は、同時に形成される少なくとも２つの素子の上部電極を構成することを特徴とする請求項１１記載の可変素子回路の製造方法。
【請求項１４】
同時に形成される少なくとも２つの素子の下部電極と上部電極の間に介在する空気層は、互いに実質的に同じ厚さを有することを特徴とする請求項１３記載の可変素子回路の製造方法。
【請求項１５】
第１導電層または第２導電層を用いて、信号線路と、信号線路の両側に位置するグランド線路とを含むコプレーナ伝送線路を形成する工程をさらに含むことを特徴とする請求項１１〜１４のいずれかに記載の可変素子回路の製造方法。
【請求項１６】
同時に形成される少なくとも２つの素子が、信号線路に挿入されることを特徴とする請求項１５記載の可変素子回路の製造方法。
【請求項１７】
グランド線路を、犠牲層の除去による空気層を介して、素子駆動用のバイアス線と交差するように形成する工程をさらに含むことを特徴とする請求項１５または１６記載の可変素子回路の製造方法。
【請求項１８】
信号線路の両側に位置するグランド線路同士を電気接続するための第２グランド線路を形成する工程と、
信号線路を、犠牲層の除去による空気層を介して、第２グランド線路と交差するように形成する工程をさらに含むことを特徴とする請求項１５または１６記載の可変素子回路の製造方法。
【請求項１９】
各素子の下部電極と上部電極の間に介在する空気層、およびバイアス線とグランド線路の間に介在する空気層は、互いに実質的に同じ厚さを有することを特徴とする請求項１７記載の可変素子回路の製造方法。
【請求項２０】
各素子の下部電極と上部電極の間に介在する空気層、および第２グランド線路と信号線路の間に介在する空気層は、互いに実質的に同じ厚さを有することを特徴とする請求項１８記載の可変素子回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシニング技術などの適用により形成可能であって、マイクロ波、準ミリ波やミリ波などの高周波帯で用いられる高周波可変コンポーネントなどに好適な可変素子回路およびその製造方法に関する。
【背景技術】
【０００２】
近年、マイクロマシニング技術を用いた高周波デバイス、いわゆるＲＦＭＥＭＳ(Radio Frequency Micro-Electro-Mechanical-Systems）デバイスが注目されている。本技術では、高アスペクトの３次元構造、中空構造、可変構造などが容易に製作可能なため、安価なシリコン基板上に低コストで低損失・高アイソレーションな高性能高周波デバイスや回路の製作が期待できる。
【０００３】
また、近年、メカニカルなスイッチを中心にしたＲＦＭＥＭＳ能動素子とＲＦＭＥＭＳ受動素子から構成されるＲＦＭＥＭＳ高周波可変回路は、複数の周波数帯での作動が要求される次世代高周波用モジュールのキーテクノロジーとして注目されている。さらにＲＦＭＥＭＳ高周波可変回路は既存のＣＭＯＳ高周波回路を加え、集積化することにより、高周波用モジュールの高機能化、低コスト化、小型化も期待できる。
【０００４】
これに対して、マイクロマシニング技術を用いた高周波可変デバイスや回路の研究・開発は進められており、例えば、下記の非特許文献１において、マイクロマシニング技術を用いて形成された高周波可変キャパシタ（以下、第１従来例という）が開示されている。
【０００５】
第１従来例に係る高周波可変キャパシタは、基板の上に形成されたコプレーナ伝送線路と、コプレーナ伝送線路の信号線の上に形成されたブリッジ構造と、そのブリッジの上からポールで接続された電極を持つ可動ビームで構成される。
【０００６】
可動ビームと基板間に駆動電圧を印加すると、静電力により可動ビームが基板側へ引っ張られ、ポールでつながっている、コプレーナ伝送線路の上のブリッジを変形させる。その変形により、コプレーナ伝送線路の信号線とその上を渡るブリッジ間の距離が変わることによってコプレーナ伝送線路の信号線とブリッジ間の静電容量が変わり、可変キャパシタとして働く。静電容量の変化は、可動ビームに印加する駆動電圧で調整する。
【０００７】
また、下記の特許文献１もマイクロマシニング技術を用いて形成された高周波可変デバイス（以下、第２従来例という）について開示している。
【０００８】
第２従来例に係る高周波可変デバイスは、基板の上面に表面マイクロマシニング技術により形成された駆動機構を持つ可変キャパシタと、基板の裏面にバルクマイクロマシニング技術により形成された複数の一対の電極からなる固定キャパシタと、基板の上面に表面マイクロマシニング技術により形成されたスイッチと、スイッチと可変キャパシタと固定キャパシタを電気的に連絡する配線で構成される。
【０００９】
複数の一対の電極からなる固定キャパシタを複数個設け、スイッチを用いて必要な静電容量を持つ固定キャパシタを選択する。
【００１０】
また、可変キャパシタは下部電極とつながる配線の上に可動メンブレインと上部電極を設け、下部電極と上部電極間に駆動電圧を印加すると静電力によりメンブレインが変形され、上部電極と下部電極間の距離が変わるため静電容量が変わり、可変キャパシタとして働く。
【００１１】
スイッチにより選択された固定キャパシタは可変キャパシタと電気的に連絡され、デバイスの動作周波数は選択された固定キャパシタによりステップチューニングされ、かつ可変キャパシタによりファインチューニングされる。
【００１２】
【特許文献１】特開２００４−３２７８７７号公報
【非特許文献１】D. Peroulis and P. B. Katehi, "Electrostatically-Tunable Analog RF MEMS Varactor with Measured Capacitance Range of 300%", 2003 IEEE MTT-S International Microwave Symposium Digest, pp. 1793-1796, 2003
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述の第１の従来例に係る高周波可変キャパシタは、コプレーナ伝送線路の上にブリッジと電極を持つ可動ビームで構成され、ブリッジと可動ビームはポールを介して連結されるため、複雑な駆動機構となり、作製が容易ではない。
【００１４】
また、機械的な強度の側面でも不安な要素を持ち、可動ビームに充分な静電力を与えるため、大きい可動ビームを用意する必要があり、デバイスのサイズが大きくなるなど、スイッチと固定キャパシタと可変インダクタなどとの一体化が作製上困難であるという問題点がある。
【００１５】
また、静電容量の相対的な可変率は大きいが、デバイスの構造と作製上ブリッジの面積と、ブリッジとコプレーナ伝送線路の信号線間の距離に制限があるため、得られる静電容量に制限があり、厚膜化されたコプレーナ伝送線路の上では高い段差によりブリッジと可動ビームを形成することが困難であるため、コプレーナ伝送線路の導体損失の低減が難しいという問題点がある。
【００１６】
一方、上述の第２の従来例に係る高周波可変デバイスは、スイッチと可変キャパシタを基板の上面に表面マイクロマシニングを用いて作製し、固定キャパシタを基板の裏面にバルクマイクロマシニングにより作製しているため、作製工程が複雑である。
【００１７】
また、基板の上面と裏面をつなぐ貫通配線による挿入損失の増加もあり、固定キャパシタの作製工程には基板の深堀工程が必須であるため、製造コストの面でも弱点がある。
【００１８】
また、固定キャパシタを構成する櫛歯構造において、メタライズにより電極間のショートの可能性が高い。また、安定した電気的な特性を得るために必要である蓋構造を、固定キャパシタが形成された裏面に設けるのは容易ではない。さらに、誘電膜の形成が困難な構造であるため、静電容量の制限がある。
【００１９】
また、可変キャパシタの場合も高い段差による上部電極（可動電極）と下部電極間のショートの可能性が高く、固定キャパシタと可変キャパシタの動作信頼性に問題点がある。
【００２０】
本発明の目的は、基板の片面に、ほぼ同じ素子構造を有する可変素子および固定受動素子を同時に形成することによって、安価な製造コストで、安定かつ低損失の回路特性を有する可変素子回路およびその製造方法を提供することである。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明に係る可変素子回路は、基板と、
基板の第１主面に形成された、少なくとも１つの可動スイッチ素子と、
基板の第１主面に形成された、少なくとも１つの固定キャパシタ素子と、
基板の第１主面に形成された、少なくとも１つの可変キャパシタ素子と、
基板の第１主面に形成された、少なくとも１つの可変インダクタ素子と、
基板の第１主面に形成され、各素子を電気接続するための配線とを備え、
可動スイッチ素子の動作により、各素子の電気接続が選択可能であることを特徴とする。
【００２２】
また本発明に係る可変素子回路の製造方法は、  基板の第１主面の上に、所定パターンの第１導電層を形成する工程と、
基板の第１主面および第１導電層の上に、所定パターンの誘電層を形成する工程と、
基板の第１主面、第１導電層および誘電層の上に、所定パターンの誘電層より厚い犠牲層を形成する工程と、
基板の第１主面、第１導電層、誘電層および犠牲層の上に、所定パターンの第２導電層を形成する工程と、
犠牲層を除去して、第１導電層と第２導電層の間に空気層を形成する工程とを含み、
可動スイッチ素子、固定キャパシタ素子、可変キャパシタ素子および可変インダクタ素子のうち少なくとも２つを同時に形成することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、異なる素子構造を有する可変素子および固定受動素子を別個の製造プロセスを用いて別々に形成する場合と比べて、ほぼ同じ素子構造を有する可変素子および固定受動素子を同じ製造プロセスを用いて同時に形成することによって、安価な製造コストで、安定かつ低損失の回路特性を有する可変素子回路を得ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。
【００２５】
実施の形態１．
図１は、本発明の実施の形態１に係る可変素子回路の一例を示す斜視図である。図２は、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。以下、高周波可変コンポーネントを例として説明するが、本発明は、可変素子および固定受動素子を同一基板に集積した回路、あるいは可変素子、固定受動素子および通常の半導体能動素子を同一基板に集積した回路など、各種の高周波回路や低周波回路に適用可能である。
【００２６】
高周波可変コンポーネントは、可動スイッチ素子２１と、固定キャパシタ素子２２と、可変インダクタ素子２３と、可変キャパシタ素子２４とを含み、いずれも基板１の上面に形成されている。ここでは、理解容易のため、各素子とも１つずつ基板１に搭載した例を示しているが、いずれも複数の素子を基板１に搭載してもよく、さらに、トランジスタや半導体集積回路などの通常の半導体能動素子を一緒に基板１に搭載しても構わない。
【００２７】
基板１は、シリコン、ＧｓＡｓなどの半導体材料、ガラス、アルミナ、樹脂などの誘電体材料などで形成される。基板１の上面には、酸化膜などの電気絶縁材料からなる絶縁膜２が全面に形成される。
【００２８】
絶縁膜２の上には、所定パターンを有する第１導電層が形成される。ここでは、この第１導電層を、基板側の第１メタル層３と第２メタル層４の積層で構成した例を示しているが、代替として単層のメタル層で構成してもよく、あるいは３層以上のメタル層で構成してもよい。
【００２９】
こうした第１導電層は、図２に示すように、可動スイッチ素子２１の下部電極１３、固定キャパシタ素子２２の下部電極１３、可変インダクタ素子２３の下部電極１３、および可変キャパシタ素子２４の下部電極１３として機能し、さらに、各素子を電気接続するための配線パターンとしても機能する。
【００３０】
第１導電層の上方には、所定パターンを有する第２導電層が形成される。ここでは、この第２導電層を、基板側のシード層８と第３メタル層１０の積層で構成した例を示しているが、代替として単層のメタル層で構成してもよく、あるいは３層以上のメタル層で構成してもよい。
【００３１】
こうした第２導電層は、図２に示すように、可動スイッチ素子２１の上部電極、固定キャパシタ素子２２の上部電極、可変インダクタ素子２３の上部電極、および可変キャパシタ素子２４の上部電極として機能し、さらに、各素子を電気接続するための配線パターンとしても機能することも可能である。
【００３２】
次に、各素子の構成および動作について説明する。
【００３３】
可動スイッチ素子２１では、下部電極１３と上部電極の間には空気層が形成され、下部電極１３の上には、誘電層５が形成されている。上部電極は、一端が特定の配線パターンに固定され、他端が揺動可能である片持ち梁構造を成し、揺動先端の下方には凸状の接点１１が形成されている。基板１には、この接点１１と対向するように、別の配線パターンが設けられる。下部電極１３からは、素子駆動用のバイアス線が延出している。
【００３４】
このバイアス線を通じて、下部電極１３と上部電極の間に駆動電圧を印加すると、静電力の作用により、上部電極の先端が基板１に向けて撓み変形し、接点１１が、対向した配線パターンに接触して導通状態になる。このとき下部電極１３を被覆する誘電層５は、下部電極１３と上部電極の間のスティクション（融着）防止膜として機能する。
【００３５】
駆動電圧の印加を停止すると、片持ち梁の弾性力により、接点１１は配線パターンから離反する。こうして駆動電圧の有無に応じて、接点１１の開閉が制御される。
【００３６】
固定キャパシタ素子２２では、下部電極１３と上部電極の間に誘電層５が介在し、さらに、誘電層５に隣接するように空気層１２が電極間に存在している。固定キャパシタ素子２２のキャパシタンスは、電極の面積、電極間距離および電極間媒体の誘電率によって規定され、電極間の印加電圧に応じて電荷が蓄積される。
【００３７】
可変インダクタ素子２３では、下部電極１３と上部電極の間には空気層が形成され、下部電極１３の上には、誘電層５が形成されている。上部電極は、両端が特定の配線パターンに固定され、中央部が揺動可能である両持ち梁構造を成す。中央部は、メアンダ型またはスパイラル型のインダクタが形成される。なお、図１ではメアンダ型を例示している。下部電極１３からは、素子駆動用のバイアス線が延出している。
【００３８】
このバイアス線を通じて、下部電極１３と上部電極の間に駆動電圧を印加すると、静電力の作用により、上部電極の中央部が基板１に向けて撓み変形し、自己インダクタンスが変化する。このとき下部電極１３を被覆する誘電層５は、下部電極１３と上部電極の間のスティクション（融着）防止膜として機能する。
【００３９】
駆動電圧の印加を停止すると、両持ち梁の弾性力により、上部電極は元の形状に復元し、自己インダクタンスは初期値に戻る。こうして駆動電圧の大きさに応じて、自己インダクタンスが制御される。
【００４０】
可変キャパシタ素子２４では、下部電極１３と上部電極の間には空気層が形成され、下部電極１３の上には、誘電層５が形成されている。上部電極は、両端が特定の配線パターンに固定され、中央部が揺動可能である両持ち梁構造を成す。下部電極１３からは、素子駆動用のバイアス線が延出している。
【００４１】
このバイアス線を通じて、下部電極１３と上部電極の間に駆動電圧を印加すると、静電力の作用により、上部電極の中央部が基板１に向けて撓み変形し、キャパシタンスが変化する。このとき下部電極１３を被覆する誘電層５は、下部電極１３と上部電極の間のスティクション（融着）防止膜として機能する。駆動電圧の印加を停止すると、両持ち梁の弾性力により、上部電極は元の形状に復元し、キャパシタンスは初期値に戻る。こうして駆動電圧の大きさに応じて、静電容量が制御される。
【００４２】
図３は、図１に示す高周波可変コンポーネントの等価回路図である。ノードＮａとノードＮｂの間には、可動スイッチ素子２１と固定キャパシタ素子２２の直列回路が接続され、この直列回路に対して並列に可変キャパシタ素子２４が接続される。ノードＮｂとノードＮｃの間には、可変インダクタ素子２３が接続される。また、図１では図示を省略しているが、ノードＮａとノードＮｂの間には、可動スイッチ素子２１ａと固定キャパシタ素子２２ａの直列回路、可動スイッチ素子２１ｂと固定キャパシタ素子２２ｂの直列回路が接続される。
【００４３】
この動作に関して、可動スイッチ素子２１，２１ａ，２１ｂがオフである場合、可変キャパシタ素子２４と可変インダクタ素子２３の直列回路が構成される。可変キャパシタ素子２４のキャパシタンスは、バイアス線の駆動電圧によって連続的に制御可能である。可変インダクタ素子２３のインダクタンスは、バイアス線の駆動電圧によって連続的に制御可能である。従って、直列回路の共振周波数は、連続的に調整することができる。
【００４４】
次に、可動スイッチ素子２１がオンになると、固定キャパシタ素子２２のキャパシタンスが加算され、合成キャパシタンスがステップ的に増加する。次に、可動スイッチ素子２１ａがオンになると、固定キャパシタ素子２２ａのキャパシタンスが加算され、合成キャパシタンスがステップ的に増加する。次に、可動スイッチ素子２１ｂがオンになると、固定キャパシタ素子２２ｂのキャパシタンスが加算され、合成キャパシタンスがステップ的に増加する。従って、可動スイッチ素子２１，２１ａ，２１ｂの選択的開閉により、直列回路の共振周波数は、ステップ的に調整することができる。一般に、Ｎ個の可動スイッチ素子を用いた場合、２Ｎ個の組合せによるステップ調整が可能である。
【００４５】
従って、複数の可動スイッチ素子を用いたステップ調整と、可変キャパシタ素子および可変インダクタ素子による微細調整により、共振周波数が広範囲かつ高精度で同調可能な可変フィルタを実現することができる。
【００４６】
ここでは、複数の可動スイッチ素子の選択的動作によって、複数の固定キャパシタ素子を選択する例を示したが、複数の可動スイッチ素子の選択的動作によって、複数の固定インダクタ素子の選択、複数の可変キャパシタ素子の選択、及び／又は複数の可変インダクタ素子の選択が可能なように構成してもよい。
【００４７】
次に、図１に示す高周波可変コンポーネントの製造方法について説明する。まず、図４に示すように、基板１の上面に、例えば、約１μｍ厚の酸化膜などの電気絶縁材料を熱酸化法等により成膜し、絶縁膜２を形成する。
【００４８】
次に、絶縁膜２の上に、第１導電層として、比較的高い抵抗値を示す導電材料、例えば、チタンなどをスパッタリング等により成膜し、第１メタル層３を形成し、次に、第１メタル層３の上に、比較的低い抵抗値を示す導電材料、例えば、金などをスパッタリング等により成膜し、第２メタル層４を形成する。
【００４９】
第１メタル層３は、第２メタル層４と絶縁膜２との密着力を向上させるために用いられ、さらに、後述するように、第１メタル層３だけでバイアス線を形成した場合、高抵抗のバイアス線が得られるように、比較的高い抵抗値を示す導電材料および断面寸法を採用することが好ましい。
【００５０】
第２メタル層４は、後述する第２導電層のシード層８との密着力が確保できるように材料および断面寸法を採用することが好ましい。
【００５１】
次に、図５に示すように、第１メタル層３および第２メタル層４に対してレジストのパターニングとドライエッチング処理を実施することより、可動スイッチ素子２１の下部電極、固定キャパシタ素子２２の下部電極、可変インダクタ素子２３の下部電極、および可変キャパシタ素子２４の下部電極とともに、各素子を電気接続するための配線パターンを形成する。
【００５２】
次に、図６に示すように、高抵抗のバイアス線を形成するために、第２メタル層４に対してレジストのパターニングとウェットエッチング処理を実施することより、第２メタル層４を部分的に除去し、第１メタル層３だけからなるバイアス線を形成する。
【００５３】
次に、図７に示すように、第１メタル層３または第２メタル層４の上に、例えば、約１μｍ厚の窒化膜などの誘電材料をスパッタリング等により成膜した後、レジストのパターニングとドライエッチング処理を実施することより、可動スイッチ素子２１、固定キャパシタ素子２２、可変インダクタ素子２３、および可変キャパシタ素子２４の各下部電極の上およびバイアス線の上に誘電層５を形成する。このとき、各素子の下部電極およびバイアス線に残る誘電層５の厚さはそれぞれ異なっても構わない。
【００５４】
次に、図８に示すように、例えば、約１．５μｍ厚さのニッケルなどの金属材料をスパッタリング等により成膜した後、レジストのパターニングとドライエッチングの処理を実施し、図２に示すような各素子の空気層の形状および配置に対応するように、可動スイッチ素子２１、固定キャパシタ素子２２、可変インダクタ素子２３および可変キャパシタ素子２４の各下部電極の上およびバイアス線の上に犠牲層６を形成する。
【００５５】
特に、可動スイッチ素子２１では、犠牲層６は、片持ち梁構造を持つ上部電極の下面形状を規定する。固定キャパシタ素子２２では、犠牲層６は、基板１の上面から下部電極を乗り越えて誘電層５の一部に達するように形成する。可変インダクタ素子２３および可変キャパシタ素子２４では、犠牲層６は、両持ち梁構造を持つ上部電極の下面形状を規定する。
【００５６】
次に、図９に示すように、犠牲層６に対してレジストのパターニングとドライエッチングの処理を実施し、可動スイッチ素子２１の接点１１を型取るためのディンプル形状６ａを形成する。
【００５７】
次に、図１０に示すように、固定キャパシタ素子２２の誘電層５の上に、誘電層５とシード層８との間の密着力を向上させるため、例えば、Ｃｒなどの導体材料をスパッタリング等により成膜した後、レジストのパターニングとウェットエッチングの処理を実施し、
密着層７を形成する。
【００５８】
次に、図１１に示すように、例えば、金などの導体材料をスパッタリング等により成膜して、シード層８を形成する。シード層８は、次工程の第３メタル層１０を電解メッキ等の適用により厚膜化するために用いられる。
【００５９】
次に、シード層８の上に、レジスト９のパターニングを実施した後、例えば、電解メッキなどにより数ミクロン厚の厚膜メッキ層を形成して、第３メタル層１０を形成する。こうしたシード層８および第３メタル層１０は、各素子の上部電極として機能する第２導電層を構成する。
【００６０】
次に、レジスト９を除去した後、基板１の全面にドライエッチングを実施してレジスト９の下にあったシード層８を除去する。続いて、犠牲層６をウェットエッチングにより除去することにより、図２に示すように、犠牲層６の形状に対応した空気層を有する中空構造の素子が得られる。
【００６１】
本実施形態では、固定キャパシタ素子２２において、下部電極と上部電極の間に誘電層５だけでなく、犠牲層６の除去による空気層１２を併設している。固定キャパシタ素子２２では、誘電膜５をスッパタなどの方法で成膜する場合、基板において垂直方向に材料がスッパタされるため、下部電極の厚みによる段差部（基板に対して並行方向）での成膜速度が基板に対して垂直方向より遅くなり、図１２に示すように、誘電層５の膜不均一性が生じ、下部電極と上部電極間の電気的な短絡が生ずる可能性がある。その対策として、犠牲層６を誘電層５より厚くすることにより、空気層１２がこうした短絡を防止できる。
【００６２】
さらに、固定キャパシタ素子２２に、誘電率が最も低い空気層１２を併設することにより、下部電極と上部電極間のフリンジング効果が抑制されるため、設計どおりの静電容量が得られるという利点もある。
【００６３】
また、可動スイッチ素子２１、可変インダクタ素子２３および可変キャパシタ素子２４の下部電極１３の上に設けた誘電層５は、下部電極１３と上部電極の間のスティクション（融着）防止膜として機能する。
【００６４】
さらに、誘電膜５は、各素子の下部電極全体を覆うように形成しているため、第３メタル層形成後のシード層８のエッチング工程の際、下部電極のエッチングを防止する機能を果たすことから、電気的に安定した低損失な固定キャパシタ２２と可変キャパシタ２４が得られる。
【００６５】
また本実施形態では、シード層８を用いた電界メッキ法によって、各素子の上部電極を厚膜化しているため、上部電極の低抵抗化により低損失な高周波特性が得られ、さらに機械的強度の向上により信頼性の改善が図られる。
【００６６】
また、可動スイッチ素子２１、可変インダクタ素子２３および可変キャパシタ素子２４を駆動するためのバイアス線を、チタンなど、比較的高い抵抗値を示す導電材料からなる第１メタル層３で形成することによって、バイアス線の高抵抗化が図られる。
【００６７】
さらに、高周波可変コンポーネントの製造工程において、図７〜図１１のＣ−Ｃ’線断面図で示すように、バイアス線の上にも誘電層５と犠牲層６を形成することによって、誘電層５のエッチング工程およびシード層８のエッチング工程の際、バイアス線のエッチングが確実に防止されることから、バイアス線の薄膜化による高抵抗化が可能になる。
【００６８】
その結果、バイアス線の高抵抗化により、信号線に流れる高周波が各素子の下部電極１３へ漏洩されにくくなり、高周波の挿入損失増加を防ぐことができる。
【００６９】
また、スイッチ２１の接点１１用のディンプル形状６ａを形成する際、犠牲層６の成膜と同時でなく、犠牲層６の成膜とパターニングを行った後に後加工することによって、ディンプル形状６ａの底にレジストなどの汚染物質が溜まりにくくなるため、スイッチ２１の接点１１の表面が清浄な状態で得られ、低損失な高周波特性が得られる。
【００７０】
以上説明したように、ほぼ同じ中空構造を有する可動スイッチ素子２１、固定キャパシタ素子２２、可変インダクタ素子２３および可変キャパシタ素子２４を同じ製造プロセスを用いて同時に形成することによって、安価な製造コストで、安定かつ低損失の回路特性を有する可変素子回路を得ることができる。
【００７１】
実施の形態２．
図１３は、本発明の実施の形態２に係る可変素子回路の一例を示す斜視図である。図１４は、図１３中のＤ−Ｄ’線に沿った縦断面図である。図１５は、図１３中のＥ−Ｅ’線に沿った縦断面図である。以下、実施の形態１と同様に、高周波可変コンポーネントを例として説明する。
【００７２】
ここでは、理解容易のため、可動スイッチ素子２１と固定キャパシタ素子２２の直列回路を基板１の上面に形成した場合を例示するが、実施の形態１と同様に、可動スイッチ素子２１、固定キャパシタ素子２２、可変インダクタ素子２３、可変キャパシタ素子２４および各種能動素子をそれぞれ１個または複数個、基板１に搭載することも可能である。
【００７３】
また、可動スイッチ素子２１と固定キャパシタ素子２２の構成および動作についても実施の形態１と同様であるため、重複説明を省く。
【００７４】
基板１の上面には、可動スイッチ素子２１と固定キャパシタ素子２２の直列回路が挿入された信号線路と、この信号線路の両側に位置するグランド線路１４とを含むコプレーナ伝送線路が設けられる。
【００７５】
こうした信号線路およびグランド線路１４は、図４から図１１に示すような高周波可変コンポーネントの製造方法において、第１導電層（第１メタル層３、第２メタル層４など）及び／又は第２導電層（シード層８、第３メタル層１０など）の形成の際に、所望のパターニングにより同時に形成することができる。
【００７６】
可動スイッチ素子２１の下部電極から延出したバイアス線は、空気層を介してグランド線路１４と交差して、パッド（不図示）に接続される。バイアス線の上には、図７に示すように、誘電層５が形成されている。さらに、図８に示すように、犠牲層６を形成した後、図１１に示すように、犠牲層６の上にシード層８を形成し、さらに電解メッキ等による第３メタル層１０を形成することによって、グランド線路１４のブリッジ部分を形成する。続いて、犠牲層６をウェットエッチングにより除去することにより、図１４に示すように、ブリッジ部分の下方に空気層１２を形成することができる。こうした空気層の介在により、バイアス線とグランド線路間の電気的な短絡を確実に防止できる。
【００７７】
ここでは、バイアス線を第１導電層のパターニングにより形成し、グランド線路１４のブリッジ部分を第２導電層のパターニングにより形成した例を説明したが、グランド線路１４を第１導電層のパターニングにより形成し、バイアス線のブリッジ部分を第２導電層のパターニングにより形成することも可能である。
【００７８】
さらに、信号線路の両側に位置するグランド線路１４同士を電気接続するための第２グランド線路１４ａが設けられる。
【００７９】
こうした第２グランド線路１４ａは、図４から図１１に示すような高周波可変コンポーネントの製造方法において、第１導電層（第１メタル層３、第２メタル層４など）及び／又は第２導電層（シード層８、第３メタル層１０など）の形成の際に、所望のパターニングにより同時に形成することができる。
【００８０】
第２グランド線路１４ａは、空気層を介して信号線路と交差する。第２グランド線路１４ａの上には、図８に示すように、犠牲層６を形成した後、図１１に示すように、犠牲層６の上にシード層８を形成し、さらに電解メッキ等による第３メタル層１０を形成することによって、信号線路のブリッジ部分を形成する。続いて、犠牲層６をウェットエッチングにより除去することにより、図１５に示すように、ブリッジ部分の下方に空気層１２を形成することができる。こうした空気層の介在により、第２グランド線路１４ａと信号線路間の電気的な短絡を確実に防止できる。
【００８１】
ここでは、第２グランド線路１４ａを第１導電層のパターニングにより形成し、信号線路のブリッジ部分を第２導電層のパターニングにより形成した例を説明したが、信号線路を第１導電層のパターニングにより形成し、第２グランド線路１４ａのブリッジ部分を第２導電層のパターニングにより形成することも可能である。
【００８２】
また、第２グランド線路１４ａを信号線路のブリッジ部分の下方に形成した例を説明したが、第２グランド線路１４ａは、可変キャパシタ素子２４の下方に潜るようにも作製可能である。
【００８３】
ここで、可動スイッチ素子２１や固定キャパシタ素子２２などの各受動素子の下部電極と上部電極の間に介在する空気層１２、バイアス線とグランド線路の間に介在する空気層１２、および第２グランド線路と信号線路の間に介在する空気層１２は、犠牲層６の除去により形成している。それぞれの犠牲層６の厚みは犠牲層６が残る場所によって変化しても構わないが、それぞれの犠牲層６の厚みを全て同じ厚さにすることにより、犠牲層６のパターニング精度の制約がなくなり、各構成要素間の距離がより近接に作製でき、集積密度を高めることができる。さらに、各犠牲層６に対応した空気層が互いに実質的に同じ厚さを有することになり、安定した電気的な特性を達成できる。
【００８４】
以上の説明において、可動スイッチ素子２１と、固定キャパシタ素子２２と、可変インダクタ素子２３と、可変キャパシタ素子２４を基板１の片面に形成する例を説明したが、その他に、固定インダクタ素子を一緒に形成してもよい。
【００８５】
また、可変インダクタ素子２３は、例えば、メアンダ型のインダクタを使用した例を説明したが、本発明はこれに限らず、スパイラル型インダクタを用いてもよい。
【００８６】
また、可変キャパシタ素子２４は、例えば、ブリッジダ型の可動部を使用した例を説明したが、本発明はこれに限らず、カンチレバー型の可動部を用いてもよい。
【００８７】
また、可動スイッチ２１素子は、例えば、カンチレバー型のメタルコンタクト式のスイッチを使用した例を説明したが、本発明はこれに限らず、メカニカルな駆動機構を持つ他のメカニカル式のスイッチを用いてもよい。
【００８８】
また、第１メタル層３として、例えば、チタンを使用し、第２メタル層４、シード層８および第３メタル層１０として、例えば、金からなる導電性材料を使用した例を説明したが、本発明はこれに限らず、銀や銅などの金属材料を用いて、フォトリソグラフィー技術によりパターニング及びエッチング処理を実施して所定形状の導体を形成してもよい。
【００８９】
また、誘電層５として、例えば、窒化膜からなる誘電材料として使用した例を説明したが、本発明はこれに限らず、酸化膜などの誘電材料を用いて、フォトリソグラフィー技術によりパターニング及びエッチング処理を実施して所定形状の誘電体を形成してもよい。
【００９０】
また、犠牲層６として、例えば、ニッケルを犠牲材料として使用した例を説明したが、本発明はこれに限らず、フォトリソグラフィー技術によりパターニング及びエッチング処理を実施して所定形状の形成ができ、最後の工程でエッチングにより除去できる材料であればよい。
【００９１】
また、基板１として、シリコン基板を使用した例を説明したが、本発明はこれに限らず、ガラス基板などの誘電体基板、アルミナ基板、樹脂基板、もしくはＧａＡｓ基板などの半導体基板を用いてもよい。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１に係る可変素子回路の一例を示す斜視図である。
【図２】図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図３】図１に示す高周波可変コンポーネントの等価回路図である。
【図４】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図５】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図６】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図７】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図８】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図９】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図１０】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図１１】高周波可変コンポーネントの製造方法の一例を示す、図１中のＡ−Ａ’線、Ｂ−Ｂ’線、Ｃ−Ｃ’線に沿った縦断面図である。
【図１２】固定キャパシタの段差部での誘電膜の膜不均一性を示す断面図である。
【図１３】本発明の実施の形態２に係る可変素子回路の一例を示す斜視図である。
【図１４】図１３中のＤ−Ｄ’線に沿った縦断面図である。
【図１５】図１３中のＥ−Ｅ’線に沿った縦断面図である。
【符号の説明】
【００９３】
１  基板、  ２  絶縁膜、  ３  第１メタル層、  ４  第２メタル層、
５  誘電層、  ６  犠牲層、  ６ａ  ディンプル形状、  ７  密着層、
８  シード層、  ９  レジスト、  １０  第３メタル層、  １１  接点、
１２  空気層、  １３  下部電極、  １４，１４ａ  グランド線路、
２１，２１ａ，２１ｂ  可動スイッチ素子、
２２，２２ａ，２２ｂ  固定キャパシタ素子、  ２３  可変インダクタ素子、
２４  可変キャパシタ素子。
【図１】
2008277743.tif 000003
【図２】
2008277743.tif 000004
【図３】
2008277743.tif 000005
【図４】
2008277743.tif 000006
【図５】
2008277743.tif 000007
【図６】
2008277743.tif 000008
【図７】
2008277743.tif 000009
【図８】
2008277743.tif 000010
【図９】
2008277743.tif 000011
【図１０】
2008277743.tif 000012
【図１１】
2008277743.tif 000013
【図１２】
2008277743.tif 000014
【図１３】
2008277743.tif 000015
【図１４】
2008277743.tif 000016
【図１５】
2008277743.tif 000017