(57)【要約】【課題】輝度に応じて駆動回路のトランジスタの移動度補正処理の最適化を図る有機ＥＬ発光部の駆動方法を提供する。【解決手段】駆動トランジスタＴDrv、像信号書込みトランジスタＴSig及び一対の電極（両端が第１ノードＮＤ1及び第２ノードＮＤ2に相当する）を備えたコンデンサ部Ｃ1から構成された駆動回路１１を用い、前処理［ＴＰ（５）1］、閾値電圧キャンセル処理［ＴＰ（５）2］、書込み処理［ＴＰ（５）6］を行う有機ＥＬ発光部の駆動方法において、閾値電圧キャンセル処理と書込み処理との間で、第１ノードＮＤ1に映像信号電圧ＶSigに依存した値の可変の補正電圧ＶCorを印加して、且つ、閾値電圧キャンセル処理における第２ノードＮＤ2の電位よりも高い電圧を駆動トランジスタＴDrvのドレイン領域に印加することにより、駆動トランジスタＴDrvの特性に応じて第２ノードＮＤ2の電位を上昇させる。【選択図】  図３
2008256916.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成された駆動回路であって、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法であって、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、有機エレクトロルミネッセンス発光部のカソード電極と第２ノードとの間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、且つ、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態として、第１ノードと第２ノードとの間の電位差の値に応じた電流を、電流供給部から駆動トランジスタを介して有機エレクトロルミネッセンス発光部に流すことによって、有機エレクトロルミネッセンス発光部を駆動し、
前記工程（ｂ）と前記工程（ｃ）の間において、走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から第１ノードに補正電圧を印加し、且つ、前記工程（ｂ）における第２ノードの電位よりも高い電圧を電流供給部から駆動トランジスタの一方のソース／ドレイン領域に印加することにより、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理を行い、
前記補正電圧の値は、前記工程（ｃ）においてデータ線から第１ノードに印加される映像信号に依存した値であって、映像信号よりも低い値であることを特徴とする有機エレクトロルミネッセンス発光部の駆動方法。
【請求項２】
映像信号の値をＶSig、補正電圧の値をＶCorとしたとき、ＶCorは、２次の係数が負の値であるＶSigの２次関数によって表されることを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項３】
映像信号の値をＶSig、補正電圧の値をＶCor、映像信号の最小値をＶSig-Min、映像信号の最大値をＶSig-Max、α1，β2を０より大きな定数、β1を定数としたとき、
ＶCor＝α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-0］
ＶCor＝β2                ［但し、ＶSig-0＜ＶSig≦ＶSig-Max］
を満足することを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項４】
映像信号の値をＶSig、補正電圧の値をＶCor、映像信号の最小値をＶSig-Min、映像信号の最大値をＶSig-Max、α1を０より大きな定数、β1を定数としたとき、
ＶCor＝α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-Max］
を満足することを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項５】
映像信号の値をＶSig、補正電圧の値をＶCor、映像信号の最小値をＶSig-Min、映像信号の最大値をＶSig-Max、α1，β1を０より大きな定数としたとき、
ＶCor＝−α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-Max］
を満足することを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【請求項６】
映像信号の値をＶSig、補正電圧の値をＶCor、映像信号の最小値をＶSig-Min、映像信号の最大値をＶSig-Max、α1，α2，β1を０より大きな定数、β2を定数としたとき、
ＶCor＝−α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-0］
ＶCor＝  α2×ＶSig＋β2    ［但し、ＶSig-0＜ＶSig≦ＶSig-Max］
を満足することを特徴とする請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス発光部の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
【０００３】
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３から周知である。この従来の５Ｔｒ／１Ｃ駆動回路は、図１に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
【０００４】
尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明する。
【０００５】
そして、図２４にタイミングチャートを示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ）との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０００６】
次いで、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタＴND1をオフ状態とする。
【０００７】
次いで、［期間−ＴＰ（５）5’］において、駆動トランジスタＴDrvに対する一種の書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかしながら、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。尚、［期間−ＴＰ（５）5’］及び［期間−ＴＰ（５）6’］を拡大したタイミングチャートを、図２５の（Ａ）に示す。
【０００８】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）    （Ａ）
【０００９】
その後、［期間−ＴＰ（５）6’］において駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔCor）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6’］の全時間（ｔCor））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【００１０】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００１１】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］においては、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ）は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ）からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。尚、係数ｋについては後述する。
【００１２】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2    （Ｃ）
【００１３】
以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。
【００１４】
【特許文献１】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、移動度補正処理においては、駆動トランジスタＴDrvのソース領域の電圧は、式（Ｂ）からも明らかなように、映像信号（駆動信号、輝度信号）ＶSigに依存しており、一定ではない。そして、有機ＥＬ素子の輝度を高くする場合には大きな電流が駆動トランジスタＴDrvを流れるので、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）の上昇速度が早くなる。
【００１６】
云い換えれば、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6’］の全時間（ｔCor））は一定の設計値であるが故に、有機ＥＬ表示装置において「白表示」を行う場合、即ち、高い輝度を表示する有機ＥＬ素子にあっては、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は、図２５の（Ｂ）に実線ΔＶ1にて示すように、急速に上昇する。一方、「黒表示」を行う場合、即ち、低い輝度を表示する有機ＥＬ素子にあっては、図２５の（Ｂ）に実線ΔＶ2にて示すように、緩慢に上昇する。即ち、「白表示」を行う場合に必要とされるΔＶの値をΔＶHとすると、ｔCorよりも短い時間（ｔH-Cor）でΔＶHに達してしまう。一方、「黒表示」を行う場合に必要とされるΔＶの値をΔＶLとすると、ｔCorよりも長い時間（ｔL-Cor）が経過しないとΔＶLに到達しない。従って、「白表示」を行う場合、上昇量ΔＶが過剰となる一方、「黒表示」を行う場合、上昇量ΔＶは過小になってしまう。そして、その結果、有機ＥＬ表示装置の表示品質の低下を招くといった問題が生じる。
【００１７】
従って、本発明の目的は、有機エレクトロルミネッセンス表示装置において、表示すべき画像に応じて駆動回路を構成するトランジスタの移動度補正処理の最適化を図ることを可能とする有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成された駆動回路であって、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法である。
【００１９】
そして、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、有機エレクトロルミネッセンス発光部のカソード電極と第２ノードとの間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、且つ、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態として、第１ノードと第２ノードとの間の電位差の値に応じた電流を、電流供給部から駆動トランジスタを介して有機エレクトロルミネッセンス発光部に流すことによって、有機エレクトロルミネッセンス発光部を駆動する。
【００２０】
そして、更には、
前記工程（ｂ）と前記工程（ｃ）の間において、走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から第１ノードに補正電圧を印加し、且つ、前記工程（ｂ）における第２ノードの電位よりも高い電圧を電流供給部から駆動トランジスタの一方のソース／ドレイン領域に印加することにより、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理を行い、
前記補正電圧の値は、前記工程（ｃ）においてデータ線から第１ノードに印加される映像信号に依存した値であって、映像信号よりも低い値であることを特徴とする。
【００２１】
尚、前記工程（ｂ）において、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させるには、前記工程（ａ）における第２ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を電流供給部から駆動トランジスタの一方のソース／ドレイン領域に印加すればよい。
【００２２】
本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、本発明の駆動方法と略称する）において、
映像信号の値    ：ＶSig
補正電圧の値    ：ＶCor
映像信号の最小値：ＶSig-Min
映像信号の最大値：ＶSig-Max
とする。
【００２３】
そして、この場合、ＶCorは、２次の係数が負の値であるＶSigの２次関数［ａ2，ａ1，ａ0を係数（但し、ａ2＜０）としたとき、ＶCor＝ａ2・ＶSig2＋ａ1・ＶSig＋ａ0で表すことができる］によって表される形態とすることができる。
【００２４】
あるいは又、α1，β2を０より大きな定数、β1を定数としたとき、
ＶCor＝α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-0］
ＶCor＝β2                ［但し、ＶSig-0＜ＶSig≦ＶSig-Max］
を満足する形態とすることができる。但し、
α1×ＶSig-0＋β1＝β2
である。
【００２５】
あるいは又、α1を０より大きな定数、β1を定数としたとき、
ＶCor＝α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-Max］
を満足する形態とすることができる。
【００２６】
あるいは又、α1，β1を０より大きな定数としたとき、
ＶCor＝−α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-Max］
を満足する形態とすることができる。
【００２７】
あるいは又、α1，α2，β1を０より大きな定数、β2を定数としたとき、
ＶCor＝−α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-0］
ＶCor＝  α2×ＶSig＋β2    ［但し、ＶSig-0＜ＶSig≦ＶSig-Max］
を満足する形態とすることができる。但し、
−α1×ＶSig-0＋β1＝α2×ＶSig-0＋β2
である。
【００２８】
尚、これらの形態のいずれかを採用するか、あるいは、これらの態様以外の形態を採用するかは、移動度補正処理のための時間（移動度補正処理時間）ｔCor及び書込み処理のための時間（書込み処理時間）ｔSigに基づき、決定すればよい。また、補正電圧の制御は、限定するものではないが、後述する映像信号出力回路内に備えられた抵抗器やコンデンサー等の受動素子やディスクリート部品の組合せに基づき行うことができるし、あるいは又、映像信号をパラメータとして、映像信号と補正電圧の関係を規定するテーブルを映像信号出力回路内に記憶しておくことで行うことができる。
【００２９】
駆動回路の詳細は後述するが、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４つのトランジスタと１つのコンデンサ部から構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ）、３つのトランジスタと１つのコンデンサ部から構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ）、２つのトランジスタと１つのコンデンサ部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）から構成することができる。
【００３０】
本発明の駆動方法における有機エレクトロルミネッセンス表示装置（有機ＥＬ表示装置）にあっては、電流供給部、走査線が接続された走査回路、データ線が接続された映像信号出力回路、走査線、データ線、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３１】
本発明の駆動方法におけるカラー表示用の有機ＥＬ表示装置にあっては、１つの画素は複数の副画素から構成されているが、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている形態とすることができる。あるいは又、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３２】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、後述する発光制御トランジスタにｐチャネル型の薄膜トランジスタを用いることもできるし、映像信号書込みトランジスタにｐチャネル型の薄膜トランジスタを用いることもできる。更には、シリコン半導体基板に形成された電界効果トランジスタ（例えば、ＭＯＳトランジスタ）から構成することもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。
【００３３】
本発明の駆動方法が適用される有機ＥＬ表示装置は、
（イ）走査回路、
（ロ）映像信号出力回路、
（ハ）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（ニ）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（ホ）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（ヘ）電流供給部、
を備えている構成とすることができる。そして、各有機エレクトロルミネッセンス素子（有機ＥＬ素子と略称する）は、
駆動トランジスタ、映像信号書込みトランジスタ、及び、コンデンサ部を具備した駆動回路、並びに、
有機エレクトロルミネッセンス発光部（発光部）、
から構成されている。
【発明の効果】
【００３４】
前述したように、従来の技術にあっては、移動度補正処理において、駆動トランジスタＴDrvのゲート電極に映像信号ＶSigが印加される。従って、有機ＥＬ素子の輝度を高くする場合には大きな電流が駆動トランジスタＴDrvを流れるので、移動度補正処理において、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶCor（電位補正値）の上昇速度が早くなる。そして、移動度補正処理時間ｔCorを一定としているので、移動度が同じ有機ＥＬ素子であっても、高い輝度を表示する有機ＥＬ素子にあっては、上昇量ΔＶCor（電位補正値）が大きい。それ故、前述した式（Ｃ）から、高い輝度を表示すべき有機ＥＬ素子にあっては、発光部を流れる電流が少なくなり、結局、発光部の輝度は、所望の輝度よりも低くなる。一方、これとは逆に、低い輝度を表示する有機ＥＬ素子にあっては、上昇量ΔＶCor（電位補正値）が小さくなる。それ故、前述した式（Ｃ）から、低い輝度を表示すべき有機ＥＬ素子にあっては、発光部を流れる電流が多くなり、結局、発光部の輝度は、所望の輝度よりも高くなる。
【００３５】
然るに、本発明では、移動度補正処理において、駆動トランジスタＴDrvのゲート電極には、映像信号ＶSigに依存した値であって、しかも、映像信号ＶSigよりも低い値である可変の補正電圧が印加される。従って、映像信号ＶSigの高低が移動度補正処理に与える影響（上昇量ΔＶCorに与える影響）を少なくすることが可能となり、発光部の輝度を所望の輝度とすることができ、あるいは又、発光部の輝度をより一層所望の輝度に近づけることができる結果、有機ＥＬ表示装置の表示品質の向上を図ることができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる有機ＥＬ表示装置の概要を説明する。
【００３７】
各実施例での使用に適した有機ＥＬ表示装置は、複数の画素を備えた有機ＥＬ表示装置である。そして１つの画素は複数の副画素（各実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されており、各副画素は、駆動回路１１と、この駆動回路１１に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する有機エレクトロルミネッセンス素子（有機ＥＬ素子）１０から構成されている。実施例１、実施例２、実施例３、実施例４における有機ＥＬ表示装置の等価回路図を、それぞれ、図１、図７、図１２、図１７に示し、実施例１、実施例２、実施例３、実施例４における有機ＥＬ表示装置の概念図を、それぞれ、図２、図８、図１３、図１８に示す。尚、図１及び図２には、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路を示し、図７及び図８には、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を示し、図１２及び図１３には、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を示し、図１７及び図１８には、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路を示す。
【００３８】
ここで、各実施例における有機ＥＬ表示装置は、
（イ）走査回路１０１、
（ロ）映像信号出力回路１０２、
（ハ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（ニ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（ホ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（ヘ）電流供給部１００、
を備えている。尚、図２、図８、図１３及び図１８においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００３９】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられている。走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。
【００４０】
駆動回路の最小構成要素を挙げると、この駆動回路は、最低、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、及び、一対の電極を備えたコンデンサ部Ｃ1から構成されている。駆動トランジスタＴDrvは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、映像信号書込みトランジスタＴSigも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。
【００４１】
ここで、駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域（以下、ドレイン領域と呼ぶ）は、電流供給部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域（以下、ソース領域と呼ぶ）は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４２】
また、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４３】
より具体的には、図２２に一部分の模式的な一部断面図を示すように、駆動回路を構成するトランジスタＴSig，ＴDrv及びコンデンサ部Ｃ1は支持体上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタＴSig，ＴDrv及びコンデンサ部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図２２においては、駆動トランジスタＴDrvのみを図示する。映像信号書込みトランジスタＴSigやその他のトランジスタは隠れて見えない。
【００４４】
より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及びコンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００４５】
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。そして、各画素を構成する有機ＥＬ素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００４６】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る副画素あるいは有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の有機ＥＬ素子１０と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われるが、場合によっては、第（ｍ−ｍ”）番目の水平走査期間から第ｍ番目の水平走査期間に亙り、行われる場合もある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００４７】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００４８】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００４９】
以下、実施例に基づき、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路を用いた発光部ＥＬＰの駆動方法を説明する。
【実施例１】
【００５０】
実施例１は、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例１にあっては、駆動回路は５Ｔｒ／１Ｃ駆動回路から構成されている。
【００５１】
５Ｔｒ／１Ｃ駆動回路の等価回路図を図１に示し、概念図を図２を示し、駆動のタイミングチャートを模式的に図３に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）〜（Ｄ）及び図６の（Ａ）〜（Ｅ）に示す。また、図３に示した駆動のタイミングチャートの一部分（［期間−ＴＰ（５）5］及び［期間−ＴＰ（５）6］の部分）を拡大した図の一例を、図４の（Ａ）及び（Ｂ）に示す。
【００５２】
この５Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【００５３】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。
【００５４】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvの一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、
［２］第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
［３］コンデンサ部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
［１］映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
［２］第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
［３］コンデンサ部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００５５】
ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００５６】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００５７】
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００５８】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig、更には、可変の補正電圧ＶCorが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSigや補正電圧ＶCor以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００５９】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００６０】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００６１】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００６２】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００６３】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１４ボルト
映像信号の最大値ＶSig-Max＝１４ボルト
映像信号の最小値ＶSig-Min＝  ０ボルト
ＶCC   ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs  ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS   ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth   ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００６４】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する実施例２〜実施例４（４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路）の説明においても同様である。
【００６５】
［期間−ＴＰ（５）-1］（図５の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
【００６６】
図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００６７】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。
【００６８】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【００６９】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００７０】
［期間−ＴＰ（５）1］（図５の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、発光部ＥＬＰのカソード電極と第２ノードとの間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、且つ、第２ノードＮＤ2に第２ノード初期化電圧を印加する。具体的には、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
【００７１】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【００７２】
［期間−ＴＰ（５）2］（図５の（Ｄ）参照）
次に、第１ノードＮＤ1の電位を保った状態で、具体的には、［期間−ＴＰ（５）1］における第２ノードＮＤ2の電位に駆動トランジスタＴDrvの閾値電圧Ｖthを加えた電位を越える電圧を電流供給部１００から駆動トランジスタＴDrvの一方のソース／ドレイン領域（ドレイン領域）に印加することにより、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差を駆動トランジスタＴDrvの閾値電圧Ｖthに近づける（具体的には、第２ノードＮＤ2の電位を上昇させる）閾値電圧キャンセル処理を行う。より具体的には、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。具体的には、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。より一層具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００７３】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００７４】
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
【００７５】
［期間−ＴＰ（５）3］（図６の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【００７６】
［期間−ＴＰ（５）4］（図６の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。
【００７７】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において移動度補正処理が行われ、［期間−ＴＰ（５）6］において書込み処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行えばよいが、場合によっては、複数の水平走査期間を跨ってもよい。後述する実施例２〜実施例４においても同様である。但し、実施例１においては、説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【００７８】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一的（ユニフォーミティ）が損なわれてしまう。
【００７９】
［期間−ＴＰ（５）5］（図６の（Ｃ）参照）
従って、その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。即ち、走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから第１ノードＮＤ1に可変の補正電圧ＶCorを印加し、且つ、［期間−ＴＰ（５）2］における第２ノードＮＤ2の電位よりも高い電圧を電流供給部１００から駆動トランジスタＴDrvの一方のソース／ドレイン領域（ドレイン領域）に印加することにより、駆動トランジスタＴDrvの特性に応じて第２ノードＮＤ2の電位を上昇させる移動度補正処理を行う。
【００８０】
具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、補正電圧ＶCorとする。次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。同時に、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位（駆動トランジスタＴDrvのゲート電極の電位）は、補正電圧ＶCorへと上昇する一方、駆動トランジスタＴDrvの一方のソース／ドレイン領域（ドレイン領域）の電位はＶCCに向かって上昇する。
【００８１】
ここで、補正電圧ＶCorの値は、次の［期間−ＴＰ（５）6］においてデータ線ＤＴＬから第１ノードＮＤ1に印加される映像信号ＶSigに依存した値であって、映像信号ＶSigよりも低い値である。尚、補正電圧ＶCorと映像信号ＶSigとの関係は、後述する。
【００８２】
以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶCor（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶCor（電位補正値）は小さくなる。また、有機ＥＬ素子の輝度を高くする場合には、映像信号ＶSigの値が高く、大きな電流が駆動トランジスタＴDrvを流れ、輝度を低くする場合には、映像信号ＶSigの値が低く、小さな電流が駆動トランジスタＴDrvを流れる。ここで、これらに有機ＥＬ素子において、駆動トランジスタＴDrvの移動度μの値が同じである場合を考えると、移動度補正処理における補正電圧ＶCorの値は、映像信号ＶSigに依存した値であって、映像信号ＶSigよりも低い値である。従って、移動度補正処理時間ｔCorを一定としていても、これらに有機ＥＬ素子における駆動トランジスタＴDrvのソース領域の電位の上昇量ΔＶCor（電位補正値）が所望の値から逸脱することを抑制することができる。ここで、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００８３】
Ｖg ＝ＶCor
Ｖs ≒ＶOfs−Ｖth＋ΔＶCor
Ｖgs≒ＶCor−［（ＶOfs−Ｖth）＋ΔＶCor］      （３）
【００８４】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）5］の全時間（ｔCor））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶCor）が以下の式（２’）を満足するように、［期間−ＴＰ（５）5］の全時間ｔCorは決定されている。そして、これによって、［期間−ＴＰ（５）5］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【００８５】
（ＶOfs−Ｖth＋ΔＶCor）＜（Ｖth-EL＋ＶCat）    （２’）
【００８６】
［期間−ＴＰ（５）6］（図６の（Ｄ）参照）
その後、走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号ＶSig［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］を第１ノードＮＤ1に印加する書込み処理を行う。具体的には、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2のオフ状態を維持し、映像信号書込みトランジスタＴSig及び発光制御トランジスタＴEL_Cのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、補正電圧ＶCorから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第２ノードＮＤ2の電位も、第１ノードＮＤ1の電位の上昇に倣って上昇する。第２ノードＮＤ2の電位のΔＶCorからの上昇分をΔＶSigで表す。以上の結果として、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。書込み処理のための時間（書込み処理時間）はｔSigである。
【００８７】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth＋ΔＶCor＋ΔＶSig
Ｖgs≒ＶSig−［ＶOfs−Ｖth＋ΔＶCor＋ΔＶSig］      （４）
【００８８】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs、及び、補正電圧ＶCorのみに依存している。ここで、ΔＶCor及びΔＶSigは、ＶSig、Ｖth、ＶOfs、及び、ＶCorのみに依存している。後述する実施例２〜実施例４においても同様である。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００８９】
［期間−ＴＰ（５）7］（図６の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了するので、走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態として、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を、電流供給部１００から駆動トランジスタＴDrvを介して発光部ＥＬＰに流すことによって、発光部ＥＬＰを駆動する。即ち、発光部ＥＬＰを発光させる。
【００９０】
具体的には、所定の時間（ｔSig）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【００９１】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶCor−ΔＶSig）2    （５）
【００９２】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶCorの値、及び、映像信号ＶSigの値に依存したΔＶSigを減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
【００９３】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶCorが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶCor−ΔＶSig）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【００９４】
更には、移動度補正処理において、駆動トランジスタＴDrvのゲート電極には、映像信号ＶSigに依存した値であって、しかも、映像信号ＶSigよりも低い値である補正電圧ＶCorが印加される。従って、映像信号ＶSigの高低が移動度補正処理に与える影響を少なくすることが可能となり、発光部の輝度を所望の輝度とすることができる結果、有機ＥＬ表示装置の表示品質の向上を図ることができる。
【００９５】
図３に示した駆動のタイミングチャートの一部分（［期間−ＴＰ（５）5］及び［期間−ＴＰ（５）6］の部分）を拡大した図の一例を、図４の（Ａ）及び（Ｂ）に示す。ここで、図４の（Ａ）及び（Ｂ）に示した例において、第１ノードＮＤ1及び第２ノードＮＤ2の［期間−ＴＰ（５）5］及び［期間−ＴＰ（５）6］における電位変化を実線で示す。また、従来の技術を適用したときの第１ノードＮＤ1及び第２ノードＮＤ2の［期間−ＴＰ（５）5’］における電位変化を点線で示す。更には、（ΔＶCor＋ΔＶSig）の値が所望の値となるまでの時間をｔで表すが、図４の（Ａ）に示した例においては、従来の技術を適用したときのｔの値は、実施例１におけるｔの値よりも短い。一方、図４の（Ｂ）に示した例においては、従来の技術を適用したときのｔの値は、実施例１におけるｔの値よりも長い。
【００９６】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【００９７】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【００９８】
以下、補正電圧ＶCorと映像信号ＶSigの関係を説明する。
【００９９】
今、仮に、白、グレー、黒（より正確には、黒により一層近いグレーを含む）のそれぞれの階調の最適移動度補正時間を、３マイクロ秒、５マイクロ秒、７マイクロ秒とする。一方、移動度補正処理時間ｔCorを４マイクロ秒、書込み処理時間ｔSigを３マイクロ秒とする。そして、このような時間設定において、階調毎に最適な補正電圧ＶCorを考える。
【０１００】
先ず、映像信号ＶSigが、例えば、３ボルト以下である黒の階調（より正確には、黒により一層近いグレーを含む階調。以下においても同じ）を有機ＥＬ素子が表示する場合、黒の階調（例えば、映像信号ＶSig＝３ボルト）の最適移動度補正時間は７マイクロ秒である。一方、ｔCor＋ｔSig＝７マイクロ秒であるので、黒の階調を有機ＥＬ素子が表示する場合、左程、補正電圧ＶCorを印加しなくとも十分である。補正電圧ＶCorと映像信号ＶSigとの関係は、各種試験の結果、例えば、以下のとおりとなった。
映像信号ＶSig      補正電圧ＶCor
０（Ｖ）           ０（Ｖ）
３（Ｖ）           ３（Ｖ）
【０１０１】
次に、グレーの階調（映像信号ＶSigは、例えば、６〜８ボルト以下）を有機ＥＬ素子が表示する場合、グレーの階調（例えば、映像信号ＶSig＝８ボルト）の最適移動度補正時間は５マイクロ秒である。然るに、移動度補正処理時間ｔCorは４マイクロ秒であるので、グレーの階調（例えば、映像信号ＶSig＝８ボルト）の最適移動度補正時間は、移動度補正処理時間ｔCorを超えてしまう。従って、補正電圧ＶCorの値を、最適移動度補正時間が移動度補正処理時間ｔCorを超えないように、設定する必要がある。補正電圧ＶCorと映像信号ＶSigとの関係は、各種試験の結果、例えば、以下のとおりとなった。
映像信号ＶSig      補正電圧ＶCor
６（Ｖ）           ４（Ｖ）
８（Ｖ）           ６．７（Ｖ）
【０１０２】
次に、白の階調（映像信号ＶSigは、例えば、１４ボルト以下）を有機ＥＬ素子が表示する場合、白の階調（例えば、映像信号ＶSig＝１４ボルト）の最適移動度補正時間は３マイクロ秒である。そして、移動度補正処理時間ｔCorは４マイクロ秒であるので、白の階調（例えば、映像信号ＶSig＝１４ボルト）の最適移動度補正時間は、移動度補正処理時間ｔCorの範囲内である。従って、白の階調を有機ＥＬ素子が表示する場合、左程、補正電圧ＶCorを印加しなくとも十分である。補正電圧ＶCorと映像信号ＶSigとの関係は、各種試験の結果、例えば、以下のとおりとなった。
映像信号ＶSig      補正電圧ＶCor
１０（Ｖ）          ０（Ｖ）
１２（Ｖ）          ０（Ｖ）
１４（Ｖ）          ０（Ｖ）
【０１０３】
以上の結果、更には、より細かい補正電圧ＶCorと映像信号ＶSigとの関係を調べた試験から、上述した時間設定において、階調毎に最適な補正電圧ＶCorを考えると、補正電圧ＶCorは、２次の係数が負の値であるＶSigの２次関数によって表された。即ち、ａ2，ａ1，ａ0を係数（但し、ａ2＜０）としたとき、ＶCor＝ａ2・ＶSig2＋ａ1・ＶSig＋ａ0で表すことができた。
【０１０４】
このように、補正電圧ＶCorと映像信号ＶSigとの関係を２次関数に基づき設定することにより、この関数に当て嵌まるロジック回路を有機ＥＬ表示装置内に組み立てることで、映像信号ＶSig毎に細かく最適な補正電圧ＶCorを容易に決定し、駆動回路１１に出力することができる。
【０１０５】
あるいは又、仮に、白、グレー、黒（より正確には、黒により一層近いグレーを含む）のそれぞれの階調の最適移動度補正時間を、３マイクロ秒、５マイクロ秒、７マイクロ秒とする。一方、前述したと異なり、移動度補正処理時間ｔCorを５．５マイクロ秒、書込み処理時間ｔSigを１．５マイクロ秒とする。そして、このような時間設定において、階調毎に最適な補正電圧ＶCorを考える。
【０１０６】
先ず、黒の階調（映像信号ＶSigは、例えば、３ボルト以下）を有機ＥＬ素子が表示する場合、黒の階調（例えば、映像信号ＶSig＝３ボルト）の最適移動度補正時間は７マイクロ秒である。一方、ｔCor＋ｔSig＝７マイクロ秒であるので、黒の階調を有機ＥＬ素子が表示する場合、左程、補正電圧ＶCorを印加しなくとも十分である。補正電圧ＶCorと映像信号ＶSigとの関係は、各種試験の結果、例えば、以下のとおりとなった。
映像信号ＶSig      補正電圧ＶCor
０（Ｖ）           ０（Ｖ）
３（Ｖ）           ３（Ｖ）
【０１０７】
次に、グレーの階調（映像信号ＶSigは、例えば、６〜８ボルト以下）を有機ＥＬ素子が表示する場合、グレーの階調（例えば、映像信号ＶSig＝８ボルト）の最適移動度補正時間は５マイクロ秒である。然るに、移動度補正処理時間ｔCorは１．５マイクロ秒であるので、グレーの階調（例えば、映像信号ＶSig＝６〜８ボルト）の最適移動度補正時間は、移動度補正処理時間ｔCorを超えてしまう。従って、補正電圧ＶCorの値を、最適移動度補正時間が移動度補正処理時間ｔCorを超えないように、設定する必要がある。補正電圧ＶCorと映像信号ＶSigとの関係は、各種試験の結果、例えば、以下のとおりとなった。
映像信号ＶSig      補正電圧ＶCor
６（Ｖ）           ６．５（Ｖ）
８（Ｖ）           ６．５（Ｖ）
【０１０８】
次に、白の階調（映像信号ＶSigは、例えば、１４ボルト以下）を有機ＥＬ素子が表示する場合、白の階調（例えば、映像信号ＶSig＝１４ボルト）の最適移動度補正時間は３マイクロ秒である。そして、移動度補正処理時間ｔCorは１．５マイクロ秒であるので、白の階調（例えば、映像信号ＶSig＝１４ボルト）の最適移動度補正時間は、移動度補正処理時間ｔCorを超えてしまう。従って、補正電圧ＶCorの値を、最適移動度補正時間が移動度補正処理時間ｔCorを超えないように、設定する必要がある。補正電圧ＶCorと映像信号ＶSigとの関係は、各種試験の結果、例えば、以下のとおりとなった。
映像信号ＶSig      補正電圧ＶCor
１０（Ｖ）         ６．５（Ｖ）
１２（Ｖ）         ６．５（Ｖ）
１４（Ｖ）         ６．５（Ｖ）
【０１０９】
以上の結果、更には、より細かい補正電圧ＶCorと映像信号ＶSigとの関係を調べた試験から、上述した時間設定において、階調毎に最適な補正電圧ＶCorを考えると、α1，β2を０より大きな定数、β1を定数としたとき、
ＶCor＝α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-0］
ＶCor＝β2                ［但し、ＶSig-0＜ＶSig≦ＶSig-Max］
を満足する。ここで、α1×ＶSig-0＋β1＝β2である。
【０１１０】
このように、補正電圧ＶCorと映像信号ＶSigとの関係を１次関数の組合せに基づき設定することにより、この関数に当て嵌るロジック回路を有機ＥＬ表示装置内に組み立てることで、映像信号ＶSig毎に細かく最適な補正電圧ＶCorを容易に決定し、駆動回路１１に出力することができる。
【０１１１】
以上に説明したように、移動度補正処理時間ｔCor、及び、書込み処理時間ｔSigに基づき、補正電圧ＶCorと映像信号ＶSigとの関係として、どのような関係（例えば、関数）を採用するかを決定すればよい。例えば、移動度補正処理時間ｔCorが書込み処理時間ｔSigよりも長い場合には、ｔCor，ｔSigの値に依るが、α1を０より大きな定数、β1を定数としたとき、
ＶCor＝α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-Max］
を満足する単調に増加する１次関数とすることもできるし、例えば、移動度補正処理時間ｔCorが書込み処理時間ｔSigよりも短い場合には、ｔCor，ｔSigの値に依るが、α1，β1を０より大きな定数としたとき、
ＶCor＝−α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-Max］
を満足する単調に減少する１次関数とすることもできる。更には、ｔCor，ｔSigの値に依るが、α1，α2，β1を０より大きな定数、β2を定数としたとき、
ＶCor＝−α1×ＶSig＋β1    ［但し、ＶSig-Min≦ＶSig≦ＶSig-0］
ＶCor＝  α2×ＶSig＋β2    ［但し、ＶSig-0＜ＶSig≦ＶSig-Max］
を満足する。ここで、−α1×ＶSig-0＋β1＝α2×ＶSig-0＋β2である。
【０１１２】
補正電圧ＶCorと映像信号ＶSigとの関係に依るが、映像信号ＶSigをパラメータとして、映像信号ＶSigと補正電圧ＶCorの関係を規定するテーブルを映像信号出力回路１０２内に記憶しておき、映像信号出力回路１０２から出力すべき映像信号ＶSigに基づき、補正電圧ＶCorを決定し、映像信号出力回路１０２から出力すればよい。
【０１１３】
あるいは又、補正電圧ＶCorの制御は、映像信号出力回路１０２内に備えられた抵抗器やコンデンサー等の受動素子やディスクリート部品の組合せに基づき行うことができる。具体的には、補正電圧ＶCorと映像信号ＶSigとの関係を、単調に増加する１次関数とする場合、図２３の（Ａ）に示すように、例えば、デジタル・アナログ・コンバータＤＡＣ、抵抗器ＲＴ1，ＲＴ2、スイッチＳＷA，ＳＷBを備えた映像信号出力回路１０２とする。そして、デジタル・アナログ・コンバータＤＡＣから映像信号ＶSigが出力される。［期間−ＴＰ（５）5］においては、スイッチＳＷBをオフ状態、スイッチＳＷAをオン状態とする。その結果、ノードＮＤAにおける電位、即ち、補正電圧ＶCorの値は、抵抗器ＲＴ1の抵抗値（ｒｔ1）と抵抗器ＲＴ2の抵抗値（ｒｔ2）とによって、以下の式のとおりとなり、補正電圧ＶCorがデータ線ＤＴＬに出力される。
【０１１４】
ＶCor＝ＶSig×ｒｔ2／（ｒｔ1＋ｒｔ2）
【０１１５】
その後、［期間−ＴＰ（５）6］においては、スイッチＳＷBをオン状態、スイッチＳＷAをオフ状態とする。その結果、映像信号ＶSigがデータ線ＤＴＬに出力される。以上のとおり、抵抗器ＲＴ1の抵抗値（ｒｔ1）と抵抗器ＲＴ2の抵抗値（ｒｔ2）を変えることで、即ち、簡単な抵抗分割方式により、補正電圧ＶCorと映像信号ＶSigとの関係を容易に変えることができる。
【０１１６】
あるいは又、補正電圧ＶCorと映像信号ＶSigとの関係を、単調に増加する１次関数とする場合、図２３の（Ｂ）に示すように、例えば、デジタル・アナログ・コンバータＤＡＣ、コンデンサーＣＳ1，ＣＳ2、スイッチＳＷA，ＳＷB，ＳＷCを備えた映像信号出力回路１０２とする。そして、デジタル・アナログ・コンバータＤＡＣから映像信号ＶSigが出力される。［期間−ＴＰ（５）5］においては、スイッチＳＷB，ＳＷCをオフ状態、スイッチＳＷAをオン状態とする。その結果、ノードＮＤAにおける電位、即ち、補正電圧ＶCorの値は、コンデンサーＣＳ1（容量ｃｓ1），ＣＳ2（容量ｃｓ2）のカップリングによって、以下の式のとおりとなり、補正電圧ＶCorがデータ線ＤＴＬに出力される。
【０１１７】
ＶCor＝ＶSig×ｃｓ1／（ｃｓ1＋ｃｓ2）
【０１１８】
その後、［期間−ＴＰ（５）6］においては、スイッチＳＷB，ＳＷCをオン状態、スイッチＳＷAをオフ状態とする。その結果、映像信号ＶSigがデータ線ＤＴＬに出力される。以上のとおり、コンデンサーＣＳ1の容量ｃｓ1とＣＳ2の容量ｃｓ2を変えることで、即ち、簡単な抵抗分割方式により、補正電圧ＶCorと映像信号ＶSigとの関係を容易に変えることができる。
【０１１９】
あるいは又、補正電圧ＶCorと映像信号ＶSigとの関係を、単調に減少する１次関数とする場合、図２３の（Ｃ）に示すように、例えば、デジタル・アナログ・コンバータＤＡＣ、トランジスタＴＲ、抵抗器ＲＴ、コンデンサーＣＳ、スイッチＳＷA，ＳＷB，ＳＷCを備えた映像信号出力回路１０２とする。そして、デジタル・アナログ・コンバータＤＡＣから映像信号ＶSigが出力される。［期間−ＴＰ（５）5］においては、スイッチＳＷAをオン状態、スイッチＳＷB，ＳＷCをオン状態とする。
【０１２０】
ここで、映像信号ＶSigの値が高い場合、即ち、白の階調を有機ＥＬ素子が表示する場合、トランジスタＴＲでの電圧降下が小さく、ノードＮＤAにおける電位ＶAは高い。更には、コンデンサーＣＳのカップリングによって、ノードＮＤBの電位、即ち、補正電圧ＶCorの値は、
ＶCor＝Ｖdd−ＶA
となる。以上のとおり、映像信号ＶSigの値が高い場合、ノードＮＤAにおける電位ＶAは高いので、結局、補正電圧ＶCorの値は低くなる。そして、この補正電圧ＶCorがデータ線ＤＴＬに出力される。
【０１２１】
一方、映像信号ＶSigの値が低い場合、即ち、黒の階調を有機ＥＬ素子が表示する場合、トランジスタＴＲでの電圧降下が大きく、ノードＮＤAにおける電位ＶAは低い。更には、コンデンサーＣＳのカップリングによって、ノードＮＤBの電位、即ち、補正電圧ＶCorの値は、
ＶCor＝Ｖdd−ＶA
となる。以上のとおり、映像信号ＶSigの値が低い場合、ノードＮＤAにおける電位ＶAは低いので、結局、補正電圧ＶCorの値は高くなる。そして、この補正電圧ＶCorがデータ線ＤＴＬに出力される。
【０１２２】
その後、［期間−ＴＰ（５）6］においては、スイッチＳＷB，ＳＷCをオン状態、スイッチＳＷAをオフ状態とする。その結果、映像信号ＶSigがデータ線ＤＴＬに出力される。以上のとおり、トランジスタＴＲのオン状態の抵抗値、抵抗器ＲＴの抵抗値、コンデンサーＣＳの容量を変えることで、補正電圧ＶCorと映像信号ＶSigとの関係を容易に変えることができる。
【０１２３】
以上の議論、回路構成は、後述する実施例２〜実施例４にも適用することができる。
【実施例２】
【０１２４】
実施例２は、実施例１の変形である。実施例２にあっては、駆動回路は４Ｔｒ／１Ｃ駆動回路から構成されている。４Ｔｒ／１Ｃ駆動回路の等価回路図を図７に示し、概念図を図８を示し、駆動のタイミングチャートを模式的に図９に示し、各トランジスタのオン／オフ状態等を模式的に図１０の（Ａ）〜（Ｄ）及び図１１の（Ａ）〜（Ｄ）に示す。
【０１２５】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１２６】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１２７】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１２８】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【０１２９】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、補正電圧ＶCorだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶCor、ＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【０１３０】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１３１】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１３２】
［期間−ＴＰ（４）-1］（図１０の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１３３】
図９に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図９に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１３４】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１３５】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１３６】
［期間−ＴＰ（４）1］（図１０の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１３７】
［期間−ＴＰ（４）2］（図１０の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１３８】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１３９】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１４０】
［期間−ＴＰ（４）3］（図１０の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１４１】
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４２】
［期間−ＴＰ（４）4］（図１１の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１４３】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１４４】
［期間−ＴＰ（４）5］（図１１の（Ｂ）参照）
次に、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］と同じ動作を行えばよい。即ち、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶOfsから補正電圧ＶCorに切り替え、映像信号書込みトランジスタＴSig及び発光制御トランジスタＴEL_Cのオン状態とする。その結果、第１ノードＮＤ1の電位は、補正電圧ＶCorへと上昇し、第２ノードＮＤ2の電位は、ΔＶCorへと上昇する。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）5］の全時間（ｔCor））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１４５】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１４６】
［期間−ＴＰ（４）6］（図１１の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶCorsから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇し、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth＋ΔＶCor＋ΔＶSig）へと上昇する。これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（４）で説明した値を得ることができる。
【０１４７】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs、及び、補正電圧ＶCorのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４８】
［期間−ＴＰ（４）7］（図１１の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１４９】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１５０】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【実施例３】
【０１５１】
実施例３も、実施例１の変形である。実施例３にあっては、駆動回路は３Ｔｒ／１Ｃ駆動回路から構成されている。３Ｔｒ／１Ｃ駆動回路の等価回路図を図１２に示し、概念図を図１３を示し、駆動のタイミングチャートを模式的に図１４に示し、各トランジスタのオン／オフ状態等を模式的に図１５の（Ａ）〜（Ｄ）及び図１６の（Ａ）〜（Ｅ）に示す。
【０１５２】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１５３】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１５４】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１５５】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、補正電圧ＶCorだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigや補正電圧ＶCor、ＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１５６】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、コンデンサ部Ｃ1の容量値ｃ1及び駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った（後述する２Ｔｒ／１Ｃ駆動回路においても同様である）。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１５７】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１５８】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１５９】
［期間−ＴＰ（３）-1］（図１５の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１６０】
図１４に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１４に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１６１】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１６２】
［期間−ＴＰ（３）0］（図１５の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１６３】
［期間−ＴＰ（３）1］（図１５の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、コンデンサ部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１６４】
［期間−ＴＰ（３）2］（図１５の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１６５】
［期間−ＴＰ（３）3］（図１６の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１６６】
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１６７】
［期間−ＴＰ（３）4］（図１６の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１６８】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１６９】
［期間−ＴＰ（３）5］（図１６の（Ｃ）参照）
次に、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）5］の全時間（ｔCor））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１７０】
［期間−ＴＰ（３）6］（図１６の（Ｄ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSig及び発光制御トランジスタＴEL_Cのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、補正電圧ＶCorから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇し、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth＋ΔＶCor＋ΔＶSig）へと上昇する。これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（４）で説明した値を得ることができる。
【０１７１】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-L、及び、補正電圧ＶCorのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１７２】
［期間−ＴＰ（３）7］（図１６の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１７３】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１７４】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【実施例４】
【０１７５】
実施例４も、実施例１の変形である。実施例４にあっては、駆動回路は２Ｔｒ／１Ｃ駆動回路から構成されている。２Ｔｒ／１Ｃ駆動回路の等価回路図を図１７に示し、概念図を図１８を示し、駆動のタイミングチャートを模式的に図１９に示し、各トランジスタのオン／オフ状態等を模式的に図２０の（Ａ）〜（Ｄ）、図２１の（Ａ）〜（Ｃ）に示す。
【０１７６】
この２Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、及び、駆動トランジスタＴDrvの２つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
【０１７７】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。尚、電流供給部１００からは、発光部ＥＬＰの発光を制御するための電圧ＶCC-H、及び、駆動トランジスタＴDrvのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-H及びＶCC-Lの値として、
ＶCC-H＝  ２０ボルト
ＶCC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。
【０１７８】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。
【０１７９】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１８０】
以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１８１】
［期間−ＴＰ（２）-1］（図２０の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１８２】
図１９に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、図３に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図１９に示すように、［期間−ＴＰ（２）3］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１８３】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
【０１８４】
［期間−ＴＰ（２）0］（図２０の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。ここで、［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【０１８５】
［期間−ＴＰ（２）1］（図２０の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
【０１８６】
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１８７】
［期間−ＴＰ（２）2］（図２０の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１８８】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１８９】
［期間−ＴＰ（２）3］（図２１の（Ａ）参照）
次に、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（２）3］の全時間（ｔCor））は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
【０１９０】
この［期間−ＴＰ（２）3］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶCorは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶCorは小さい。
【０１９１】
［期間−ＴＰ（２）4］（図２１の（Ｂ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、補正電圧ＶCorから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇し、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth＋ΔＶCor＋ΔＶSig）へと上昇する。これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（４）で説明した値を得ることができる。
【０１９２】
即ち、２Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-L、及び、補正電圧ＶCorのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１９３】
［期間−ＴＰ（２）5］（図２１の（Ｃ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１９４】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１９５】
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
【０１９６】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置を構成する各種の構成要素の構成、構造は例示であり、適宜、変更することができる。実施例においては、映像信号ＶSigの変化によって、補正電圧ＶCorを、原則、滑らかに変化させたが、場合によっては、補正電圧ＶCorを階段状に変化させてもよい。また、５Ｔｒ／１Ｃ駆動回路、４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路において、移動度補正処理を開始する直前に発光制御トランジスタＴEL_Cをオン状態とすることで、駆動トランジスタＴDrvのドレイン領域の電位を電流供給部１００の電圧ＶCCとしてもよい。更には、映像信号ＶSigの値の如何に拘わらず、補正電圧ＶCorの値を固定値としてもよい。
【図面の簡単な説明】
【０１９７】
【図１】図１は、５トランジスタ／１コンデンサ部から基本的に構成された実施例１の駆動回路の等価回路図である。
【図２】図２は、５トランジスタ／１コンデンサ部から基本的に構成された実施例１の駆動回路の概念図である。
【図３】図３は、５トランジスタ／１コンデンサ部から基本的に構成された実施例１の駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図４】図４の（Ａ）及び（Ｂ）は、図３に示した駆動のタイミングチャートの一部分（［期間−ＴＰ（５）5］及び［期間−ＴＰ（５）6］の部分）を拡大した図である。
【図５】図５の（Ａ）〜（Ｄ）は、５トランジスタ／１コンデンサ部から基本的に構成された実施例１の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図６】図６の（Ａ）〜（Ｅ）は、図５の（Ｄ）に引き続き、５トランジスタ／１コンデンサ部から基本的に構成された実施例１の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７は、４トランジスタ／１コンデンサ部から基本的に構成された実施例２の駆動回路の等価回路図である。
【図８】図８は、４トランジスタ／１コンデンサ部から基本的に構成された実施例２の駆動回路の概念図である。
【図９】図９は、４トランジスタ／１コンデンサ部から基本的に構成された実施例２の駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１０】図１０の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された実施例２の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１１】図１１の（Ａ）〜（Ｄ）は、図１０の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された実施例２の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２は、３トランジスタ／１コンデンサ部から基本的に構成された実施例３の駆動回路の等価回路図である。
【図１３】図１３は、３トランジスタ／１コンデンサ部から基本的に構成された実施例３の駆動回路の概念図である。
【図１４】図１４は、３トランジスタ／１コンデンサ部から基本的に構成された実施例３の駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１５】図１５の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された実施例３の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１６】図１６の（Ａ）〜（Ｅ）は、図１５の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された実施例３の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１７】図１７は、２トランジスタ／１コンデンサ部から基本的に構成された実施例４の駆動回路の等価回路図である。
【図１８】図１８は、２トランジスタ／１コンデンサ部から基本的に構成された実施例４の駆動回路の概念図である。
【図１９】図１９は、２トランジスタ／１コンデンサ部から基本的に構成された実施例４の駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図２０】図２０の（Ａ）〜（Ｄ）は、２トランジスタ／１コンデンサ部から基本的に構成された実施例４の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２１】図２１の（Ａ）〜（Ｃ）は、図２０の（Ｄ）に引き続き、２トランジスタ／１コンデンサ部から基本的に構成された実施例４の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２２】図２２は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。
【図２３】図２３の（Ａ）、（Ｂ）及び（Ｃ）は、それぞれ、各実施例において補正電圧の制御を行うために適した回路の等価回路図である。
【図２４】図２４は、５トランジスタ／１コンデンサ部から基本的に構成された従来の駆動回路の等価回路図である。
【図２５】図２５は、図２４に示した５トランジスタ／１コンデンサ部から基本的に構成された従来の駆動回路の等価回路図における、［期間−ＴＰ（５）5’］及び［期間−ＴＰ（５）6’］を拡大したタイミングチャートである。
【符号の説明】
【０１９８】
ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサー部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１０・・・有機エレクトロルミネッセンス素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路
【図１】
2008256916.tif 000003
【図２】
2008256916.tif 000004
【図３】
2008256916.tif 000005
【図４】
2008256916.tif 000006
【図５】
2008256916.tif 000007
【図６】
2008256916.tif 000008
【図７】
2008256916.tif 000009
【図８】
2008256916.tif 000010
【図９】
2008256916.tif 000011
【図１０】
2008256916.tif 000012
【図１１】
2008256916.tif 000013
【図１２】
2008256916.tif 000014
【図１３】
2008256916.tif 000015
【図１４】
2008256916.tif 000016
【図１５】
2008256916.tif 000017
【図１６】
2008256916.tif 000018
【図１７】
2008256916.tif 000019
【図１８】
2008256916.tif 000020
【図１９】
2008256916.tif 000021
【図２０】
2008256916.tif 000022
【図２１】
2008256916.tif 000023
【図２２】
2008256916.tif 000024
【図２３】
2008256916.tif 000025
【図２４】
2008256916.tif 000026
【図２５】
2008256916.tif 000027