(57)【要約】【課題】消費電力の電荷転送装置を提供する。【解決手段】電荷転送装置は、Ｐ型ウエル１２と、Ｐ型ウエル１２の表層に設けられたＮ型ウエル１３と、Ｎ型ウエル１３上に絶縁膜を介して設けられた複数の転送電極３０とを備え、各々の転送電極は、ストレージ電極２１，２３とバリア電極２２，２４とを含み、ストレージ電極２１，２３は、その絶縁膜に接するＰ型ポリシリコンを有する。これにより、チャネル電位を低くでき、電源電圧を低くすることができる。【選択図】図３
2008277787.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型領域と、
前記Ｐ型領域の表層に設けられたＮ型ウエルと、
前記Ｎ型ウエル上に絶縁膜を介して設けられた複数の転送電極とを備え、
各々の前記転送電極は、ストレージ電極とバリア電極とを含み、
前記ストレージ電極は、前記絶縁膜に接するＰ型ポリシリコンを有する電荷転送装置。
【請求項２】
請求項１に記載の電荷転送装置において、
前記ストレージ電極および前記バリア電極は、同層のポリシリコン層によって形成されている電荷転送装置。
【請求項３】
請求項１または２に記載の電荷転送装置において、
各々の前記転送電極に含まれる前記ストレージ電極および前記バリア電極が、互いに連結されている電荷転送装置。
【請求項４】
請求項１乃至３のいずれかに記載の電荷転送装置において、
前記ストレージ電極は、さらに、前記Ｐ型ポリシリコンの上に形成された金属を含む層を有する電荷転送装置。
【請求項５】
請求項１乃至４のいずれかに記載の電荷転送装置において、
前記バリア電極は、Ｐ型ポリシリコンを有する電荷転送装置。
【請求項６】
請求項１乃至４のいずれかに記載の電荷転送装置において、
前記バリア電極は、Ｎ型ポリシリコンを有する電荷転送装置。
【請求項７】
請求項１乃至６のいずれかに記載の電荷転送装置において、
前記バリア電極は、ポリシリコンの上に金属を含む層が形成されている電荷転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷転送装置に関する。
【背景技術】
【０００２】
図１０は、従来の一次元ＣＣＤ（Charge Coupled Device）イメージセンサの概略図である。ＣＣＤイメージセンサ１０１は、フォトダイオード１１０、ＣＣＤシフトレジスタ１２０、および転送ゲート電極１３０を備えている。ＣＣＤシフトレジスタ１２０の一端には、電荷検出部４０および出力回路５０が設けられている。フォトダイオード１１０とＣＣＤシフトレジスタ１２０との間には、転送ゲート電極１３０が設けられている。
【０００３】
図１１は、従来のＣＣＤイメージセンサにおけるフォトダイオード、転送ゲート電極およびＣＣＤシフトレジスタ近傍を示す平面図である。フォトダイオード１１０は、Ｐ＋型拡散層からなる素子分離領域１１４によって互いに分離されている。
【０００４】
ＣＣＤシフトレジスタ１２０は、４つの電極１２１〜１２４を含んでいる。電極１２１は、Ｎ型ポリシリコンからなるΦ１ストレージ電極である。電極１２２は、Φ１バリア電極である。電極１２３は、Ｎ型ポリシリコンからなるΦ２ストレージ電極である。また、電極１２４は、Φ２バリア電極である。これらの電極１２１〜１２４は、この順に繰り返し配置されている。電極１２１〜１２４は、コンタクト１２５により金属配線１２６，１２７と接続されており、駆動パルスΦ１もしくはΦ２が供給される。電子の転送方向における単位セルのピッチをＬとすると、Ｌには４つの電極１２１〜１２４が対応する構成になっている。
【０００５】
図１３（ａ）および図１３（ｂ）は、それぞれ図１１のＨ−Ｈ'線およびＩ−Ｉ'線に沿った断面図である。Ｎ型基板１１１の表層にはＰ型ウエル１１２が形成され、さらにその表層にはＮ型ウエル１１３が形成されている。Ｐ型ウエル１１２の表層には、素子分離領域を構成するＰ＋型拡散層１１４'、フォトダイオード１１０を構成するＮ型拡散層１１５およびＰ＋型拡散層１１６、ならびにＮ−型拡散層１１７が形成されている。
【０００６】
図１４（ａ）および図１４（ｂ）は、それぞれ図１１の駆動パルスタイミング図および電位図である。Φ１、Φ２端子に、互いに１８０度位相の異なる駆動パルスΦ１およびΦ２をそれぞれ印加することにより、各電極下部の電位が変化し、図中の左方向に電子が順次転送される。
【０００７】
上述した従来のＣＣＤイメージセンサに類似した技術が、特許文献４に記載されている。また、他の先行技術文献としては、特許文献１〜３が挙げられる。
【特許文献１】特開２００４−２２６２４号公報
【特許文献２】特開２００１−１９６５７２号公報
【特許文献３】特開２００５−２０９８７９号公報
【特許文献４】特開２００１−３０８３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、ＣＣＤイメージセンサの低消費電力化を実現するには、電源電圧を低くすることが有効であるが、そのためにはＣＣＤ部の電位を下げる必要があり、ＮＷ（Ｎウエル）濃度を下げる必要がある。しかしながら、ＮＷ濃度が低いと表面干渉が発生し易くなるため、バリア電極下部の電位を深く設定する必要があり、その結果、ＣＣＤの最大蓄積電荷量は減少する課題が生じる。
【０００９】
図１２は、従来のＣＣＤイメージセンサ出力部１０２の平面図である。図１３（ｃ）は、図１２のＪ−Ｊ'線に沿った断面図である。また、図１８（ａ）は図１２の駆動パルスΦ１、Φ２のタイミング図、図１８（ｂ）はＣＣＤシフトレジスタ出力部の断面図および電位図である。ＣＣＤシフトレジスタ１２０により転送された信号電荷は、出力ゲート電極（ＯＧ電極）１４０を介して、フローティング拡散層１４６に出力される。ＭＯＳトランジスタ１４３および負荷抵抗１４４は、ソースフォロワのアンプを構成しており、フローティング拡散層１４６に出力された信号電荷は、ソースフォロワにより、電圧信号として出力端子１４５に出力される。その後、信号電荷は、リセットゲート電極１４１を介してリセットドレイン１４２に排出される。信号電荷は、ソースフォロワにより電圧信号として出力されるため、ソースフォロワの電源電圧ＶＤＤはリセット電位（電源電圧ＶＲＤ）以上とする必要がある。また、ＣＣＤは電荷（電子）を電位の低い方から高い方に順次転送するデバイスであるため、各転送電極下部の電位はリセット電位（電源電圧ＶＲＤ）よりも必ず低い電位でなければならない。信号電荷は、ソースフォロワにより電圧信号として出力されるが、電荷検出感度の構成要素の１つであるソースフォロワのゲインを高く維持するには、ソースフォロワの電源電圧ＶＤＤはリセット電位（電源電圧ＶＲＤ）以上とする必要がある。よって、ＣＣＤイメージセンサの低消費電力化のために、ソースフォロワの電源電圧ＶＤＤを低下させようとすると、リセット電位（電源電圧ＶＲＤ）を低下させる必要がある。したがって、低電圧化を図るため、リセット電位（電源電圧ＶＲＤ）を低下させた場合、転送効率を維持、すなわち転送電界強度を維持するためには、必然的にＣＣＤシフトレジスタの各転送電極下部の電位も同様に低下させる必要がある。これは、各転送電極に印加するクロックパルスを同一とした場合、ＮＷ濃度を下げることで実現する。
【００１０】
図１５（ａ）および図１５（ｂ）は、図１３（ｂ）のＣＣＤストレージ下の断面（Ｋ−Ｋ'線に沿った断面）における電位の説明図である。実線がＣＣＤストレージ電極下部の電位、破線がＣＣＤバリア電極下部の電位である。ストレージ電極下部とバリア電極下部の電位差の部分（斜線）に電荷が蓄積されている。ここで、バリア電極下部の電位は、図１５（ａ）に示すように、ストレージ電極下部に蓄積された電荷（電子）がＮ型ウエルとゲート酸化膜との界面に接触しないような電位に設定する。このような状態をバリアリミットと呼び、この時の最大蓄積電荷量をバリアリミットによる最大蓄積電荷量と呼ぶ。
【００１１】
図１５（ｂ）に示すように、ＣＣＤストレージ電極下部のチャネル最深部と表面電位との差に相当する電位障壁Δφｈ_ｓｔ１が、ストレージ電極下部とバリア電極下部のポテシャル差Δφｂａ２よりも小さい場合、蓄積された電荷は酸化膜界面に達する。このような状態を表面リミットと呼び、この時の最大蓄積電荷量を表面リミットによる最大蓄積電荷量と呼ぶ。表面リミット状態では、電荷転送時に酸化膜界面に電荷がトラップされ、いわゆる表面干渉が発生して転送不良を生じる。それゆえ、一般的にＣＣＤシフトレジスタでは、バリアリミットとなるようにバリア電極下部の電位を設定する必要がある。
【００１２】
図１７（ａ）は、ストレージ電極下部の電位のＮＷ濃度依存性を表した図である。また、図１７（ｂ）は、蓄積電荷量のＮＷ濃度依存性を表した図である。ＮＷ濃度を低くすると、チャネル電位φｎｗは低く（浅く）なり、かつ、チャネルの位置が表面側に近づくため、電位障壁Δφｈが低くなり表面リミットを生じやすくなる。したがって、ＣＣＤの最大蓄積電荷量がＮＷ濃度の低下につれて減少する。
【００１３】
図１６（ａ）は、ストレージ電極のゲート電位（Ｖｇ）依存性を表した図である。また、図１６（ｂ）は、蓄積電荷量のＶｇ依存性を表した図である。Ｖｇを高くすると、チャネル電位φｎｗは高く（深く）なり、かつ、チャネルの位置が表面側に近づくため、電位障壁Δφｈが低くなり表面リミットを生じやすくなる。したがって、ＣＣＤの最大蓄積電荷量がＶｇの上昇につれて減少する。
【００１４】
よって、ＮＷ濃度が低いと、転送時の同じクロックＨＩＧＨ電圧の条件でも表面干渉が発生し易くなるため、バリア電極下部の電位を深く設定する必要があり、その結果、ＣＣＤの最大蓄積電荷量は減少してしまう。
【課題を解決するための手段】
【００１５】
本発明による電荷転送装置は、Ｐ型領域と、
前記Ｐ型領域の表層に設けられたＮ型ウエルと、
前記Ｎ型ウエル上に絶縁膜を介して設けられた複数の転送電極とを備え、
各々の前記転送電極は、ストレージ電極とバリア電極とを含み、
前記ストレージ電極は、前記絶縁膜に接するＰ型ポリシリコンを有することを特徴とする。
【００１６】
この電荷転送装置においては、転送電極がＰ型の導電型を有している。これにより、チャネル電位を浅く（低く）できるため、電源電圧を下げることができる。
【発明の効果】
【００１７】
本発明によれば、消費電力の小さい電荷転送装置が実現される。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
【００１９】
図１は、本発明の第１実施形態に係るＣＣＤイメージセンサ（電荷転送装置）の概略図である。ＣＣＤイメージセンサ１は、フォトダイオード１０、ＣＣＤシフトレジスタ２０、および転送ゲート電極３０を備えている。ＣＣＤシフトレジスタ２０の一端には、電荷検出部４０および出力回路５０が設けられている。フォトダイオード１０とＣＣＤシフトレジスタ２０との間には、転送ゲート電極３０が設けられている。
【００２０】
図２は、本実施形態に係るＣＣＤイメージセンサの平面図である。フォトダイオード１０は、Ｐ＋型拡散層からなる素子分離領域１４によって互いに分離されている。ＣＣＤシフトレジスタ２０は、４つの電極２１〜２４を含んでいる。電極２１は、Φ１ストレージ電極である。電極２２は、Φ１バリア電極である。電極２３は、Φ２ストレージ電極である。また、電極２４は、Φ２バリア電極である。これらの電極２１〜２４は、この順に繰り返し配置されている。電極２１〜２４は、コンタクト２５により金属配線２６，２７と接続されており、駆動パルスΦ１もしくはΦ２が供給される。電子の転送方向における単位セルのピッチをＬとすると、Ｌには４つの電極２１〜２４が対応する構成になっている。
【００２１】
図３（ａ）および図３（ｂ）は、それぞれ図２のＡ−Ａ'線およびＢ−Ｂ'線に沿った断面図である。ＣＣＤイメージセンサ１は、Ｎ型基板１１（半導体基板）と、Ｎ型基板１１の表層に設けられたＮ型ウエル１３と、Ｎ型基板１１上に絶縁膜（図示せず）を介して設けられ、Ｐ型の導電型を有する転送電極と、を備えている。
【００２２】
より詳細には、Ｎ型基板１１の表層にはＰ型ウエル１２(Ｐ型領域）が形成され、さらにその表層にＮ型ウエル１３が形成されている。Ｐ型ウエル１２の表層には、素子分離領域を構成するＰ＋型拡散層１４'、フォトダイオード１０を構成するＮ型拡散層１５およびＰ＋型拡散層１６、ならびにＮ−型拡散層１７が形成されている。Ｎ型ウエル１３は、電極２１，２３に対向している。また、Ｎ−型拡散層１７は、電極２２，２４に対向している。
【００２３】
本実施形態において転送電極は、ストレージ電極（電極２１，２３）およびバリア電極（電極２２，２４）の２相の電極によって構成されている。ストレージ電極である電極２１，２３は、Ｐ型ポリシリコンからなる。
【００２４】
図４（ａ）および図４（ｂ）は、それぞれ本実施形態に係るＣＣＤイメージセンサの駆動パルスタイミング図および電位図である。Φ１、Φ２端子に、互いに１８０度位相の異なる駆動パルスΦ１およびΦ２をそれぞれ印加することにより、各電極下部の電位が変化し、図中の左方向に電子が順次転送される。
【００２５】
本実施形態の効果を説明する。ＣＣＤイメージセンサ１においては、転送電極がＰ型の導電型を有している。これにより、信号電荷の表面干渉が生じにくくなるため、当該ＣＣＤイメージセンサ１の最大蓄積電荷量を増大させることができる。また、表面干渉を防止可能なＣＣＤ転送クロックのハイレベル電位も高くなる。
【００２６】
図５（ａ）〜図５（ｃ）および図６（ａ）は、図３（ｂ）のＣ−Ｃ'断面におけるＣＣＤストレージ電極下部のポテンシャル分布図である。まず、図５（ａ）は、Ｎ型ポリシリコン電極とＰ型ポリシリコン電極に同一の電位を印加した時のポテンシャル分布図である。Ｐ型ポリシリコンとＮ型ポリシリコンの仕事関数差（約１．１Ｖ）により、ΔφＸのチャネル電位差を生じている。Ｎ型ポリシリコン電極におけるＣＣＤの最大蓄積電荷量は、電位障壁Δφｈｎに対応する電荷量となり、Ｐ型ポリシリコン電極におけるＣＣＤの最大蓄積電荷量は、電位障壁Δφｈｐ０に対応する電荷量となるが、Δφｈｎ＞Δφｈｐ０となるため、単にＮ型ポリシリコン電極をＰ型ポリシリコン電極に変えただけでは、ＣＣＤの最大蓄積電荷量は小さくなる。
【００２７】
図５（ｂ）中の太線は、Ｎ型ポリシリコン電極の場合に、仕事関数差ΔφＸに相当する分だけＮＷ濃度を増加した場合のポテンシャル分布である。チャネル電位はφｎｗ＋φＸとなり、電位障壁Δφｈｎ１はΔφｈｎ１＞Δφｈｎの関係となり、ＣＣＤの最大蓄積電荷量も増加する。
【００２８】
図５（ｃ）中の太線は、Ｎ型ポリシリコン電極の場合にチャネル電位がφｎｗ＋φＸとなるＮＷ濃度の場合に、電極をＰ型ポリシリコン電極にした場合のポテンシャル分布である。仕事関数差φＸ分シフトして、Ｐ型ポリシリコン電極におけるチャネル電位はφｎｗとなる。
【００２９】
図６（ａ）は、Ｎ型ポリシリコン電極の場合とＰ型ポリシリコン電極の場合について、チャネル電位がφｎｗとなるようにＮＷ濃度を調整した場合のポテンシャル分布図である。すなわち、図５（ａ）におけるＮ型ポリシリコン電極の場合のポテンシャル分布と、図５（ｃ）中の太線とを１つのグラフにしたものである。図からわかるように、同一のチャネル電位φｎｗに設定した場合、電位障壁の関係は必ずΔφｈｐ＞Δφｈｎの関係となるため、最大蓄積電荷量が増加している。
【００３０】
次に、Ｐ型ポリシリコン電極におけるＣＣＤの最大蓄積電荷量を当初の場合と同じになるようにするため、ＮＷ濃度を下げた場合、Ｐ型ポリシリコン電極におけるポテンシャル分布は図１９の太線のようになる。図１９の細線は、当初の、すなわち図５（ａ）のＮ型ポリシリコン電極におけるポテンシャル分布である。この時のＰ型ポリシリコン電極におけるチャネル電位をφｎｗ２とすると、当初のＮ型ポリシリコン電極におけるチャネル電位φｎｗとの関係は、φｎｗ２＜φｎｗの関係となる。よって、Ｐ型ポリシリコン電極におけるＣＣＤの最大電荷蓄積量を、Ｎ型ポリシリコン電極におけるＣＣＤの最大電荷蓄積量と同じになるようにＮＷ領域の濃度を調整した時、同一のゲート電位（Ｖｇ）下では、チャネル電位はφｎｗ２＜φｎｗとなる。つまり、Ｐ型ポリシリコン電極においては、チャネル電位が低くなった分、リセット電位（電源電圧ＶＲＤ）を低くすることが可能となり、その結果、ソースフォロワの電源電圧ＶＤＤを低くすることが可能となることから、ＣＣＤイメージセンサの消費電力を低減することができる。
【００３１】
ところで、消費電力が当初と同じである場合、Ｐ型ポリシリコン電極におけるチャネル電位はΦｎｗとなる。図６（ａ）に示したように、同一のゲート電位（Ｖｇ）下では、Ｐ型ポリシリコン電極における電位障壁Δφｈｐは、Ｎ型ポリシリコン電極における電位障壁Δφｈｎよりも高くなるので、ＣＣＤの最大蓄積電荷量が高くなる。したがって、信号出力量が増えることで高いＳ／Ｎ比を得ることができる。Ｐ型ポリシリコン電極におけるチャネル電位を、φｎｗ２からφｎｗの間とすれば、消費電力の低減とＳ／Ｎ比の向上をともに実現できる。
【００３２】
また、表面干渉が生じるゲート電圧は、Ｐ型ポリシリコン電極では、仕事関数差（約１．１Ｖ）の分だけＮ型ポリシリコン電極よりも高くなる。言い換えると、図６（ｂ）に示すように、Ｐ型ポリシリコン電極の方がＮ型ポリシリコン電極よりも、同一のチャネル電位に対して表面干渉を防止できるＣＣＤ転送クロックのハイレベル電圧を高くできる。よって、表面干渉に対するＣＣＤ転送クロックのハイレベル電位のマージンも広がり、設計自由度を大きくすることができる。
【００３３】
ここで、バリア電極である電極２２，２４は、Ｐ型ポリシリコンでもＮ型ポリシリコンでも良い。つまり、バリア電極下部の電位を、図１５（ａ）の点線のように、バリアリミットとなるように設定すればよく、バリア電極の導電型に応じて、Ｎ−型拡散層１１７の不純物濃度を調整すれば良い。図１９に示したＰ型ポリシリコン電極においては、Ｎ型ポリシリコン電極と同じＣＣＤの最大蓄積電荷量を有するので、バリアリミットとなるようにしても、Ｓ／Ｎ比はＮ型ポリシリコン電極の場合と同等である。Ｐ型ポリシリコン電極におけるチャネル電位をφｎｗに近づけると、バリアリミットとなるようなバリア電極下部の電位をＮ型ポリシリコンよりも相対的に低く（浅く）設定することが可能となり、ＣＣＤの最大蓄積電荷量が増加する。信号出力量が増えることで高いＳ／Ｎ比を得ることができる。
【００３４】
ところで、特許文献１には、ＰＤからＦＤに電子を転送する埋め込み型転送トランジスタのＣＭＯＳイメージセンサが開示されている。これに対して、本実施形態の電荷転送装置は、転送電極が設けられた電荷結合素子を有し、転送電極にはＰ型の導電型のポリシリコンが用いられたものである。
【００３５】
特許文献２には、半導体基体がＰ型の伝導形（電子蓄積型）でＰ型ポリシリコン電極を用いることで、チャネル電位を浅くし、暗電流を抑えることが開示されている。チャネル部のＴＲ構造は、表面チャネル型である。これに対して、本実施形態の電荷転送装置においては、ＮＷポテンシャルの構造が埋め込みチャネル型である。
【００３６】
特許文献３や特許文献４には、転送電極である第１の電極をＮ型の多結晶シリコンで構成することが開示されている。このように、従来は、転送電極の導電型がＮ型であることが一般的であった。これに対して、本実施形態の電荷転送装置においては、第１の電極（電極２１，２３）がＰ型のポリシリコンで構成されている。
（第２実施形態）
【００３７】
図７は、本発明の第２実施形態に係るＣＣＤイメージセンサの平面図である。また、図８（ａ）および図８（ｂ）は、それぞれ図７のＥ−Ｅ'線およびＦ−Ｆ'線に沿った断面図である。
【００３８】
図７に示すように、ＣＣＤシフトレジスタには２つの電極が繰り返して配置されている。電極２９は、Ｐ型ポリシリコンからなるΦ１電極である。バリア領域１９は、電極２９下のＮウエルにイオン注入したＮ−型拡散層である。電極２８は、Ｐ型ポリシリコンからなるΦ２電極である。また、バリア領域１８は、電極２８下のＮウエルにイオン注入したＮ−型拡散層である。電極２８，２９は、コンタクト２５により金属配線２６，２７と接続されており、駆動パルスΦ１もしくはΦ２が供給される。電子の転送方向における単位セルのピッチをＬとすると、Ｌには２つの電極２８，２９が対応する構成になっている。
【００３９】
図９（ａ）および図９（ｂ）は、それぞれ本実施形態に係るＣＣＤイメージセンサの駆動パルスタイミング図および電位図である。Φ１、Φ２端子に、互いに１８０度位相の異なる駆動パルスΦ１およびΦ２をそれぞれ印加することにより、各電極下部の電位が変化し、図中の左方向に電子が順次転送される。この構成でも電極２８，２９の下のＮウエルに電荷を蓄積するストレージ領域、ポテンシャル障壁となるＮ−型拡散層領域のポテンシャル関係は、図６（ａ）と同様であり、Δφｈｐ＞Δφｈｎの関係となるため最大蓄積電荷量が増加する。
【００４０】
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、ＣＣＤ下の絶縁膜としては、シリコン酸化膜に限らず、例えば、シリコン窒化膜、シリコン窒化膜とシリコン酸化膜とを積層させたＯＮ膜、シリコン窒化膜をシリコン酸化膜でサンドイッチ状に挟んだＯＮＯ膜等を用いてもよい。本発明の効果は、仕事関数の制御により得られるものであり、それは間に挟まれる絶縁物の組成によらないことも明らかである。また、Ｎ型基板とＰ型ウエルに代えて、Ｐ型シリコン基板をＰ型領域として用いてもよい。
【００４１】
また、上記実施形態においては、転送電極の材料としてポリシリコンを例示した。しかし、転送電極の材料は、ポリシリコンに限られることなく任意である。例えば、Ｐ型ポリシリコンと金属との合金を転送電極の材料に用いてもよい。上記金属としては、タングステンまたはモリブデン等を用いることができる。
【００４２】
本発明は、電荷転送機能をもつＣＣＤイメージセンサに好適に適用することができる。ＣＣＤイメージセンサは、フォトダイオード等の受光素子により、受光光量に応じて蓄積された信号電荷を順次出力することによって、画像情報の取得を可能にしている。ＣＣＤイメージセンサは、ＦＡＸやスキャナー、コピー機、デジタルカメラ等で広く利用されている。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施形態に係るＣＣＤイメージセンサの概略図である。
【図２】第１実施形態に係るＣＣＤイメージセンサの平面図である。
【図３】（ａ）および（ｂ）は、それぞれ図２のＡ−Ａ'線およびＢ−Ｂ'線に沿った断面図である。
【図４】（ａ）および（ｂ）は、それぞれ第１実施形態に係るＣＣＤイメージセンサの駆動パルスタイミング図および電位図である。
【図５】（ａ）〜（ｃ）は、第１実施形態の効果を説明するための図である。
【図６】（ａ）および（ｂ）は、第１実施形態の効果を説明するための図である。
【図７】本発明の第２実施形態に係るＣＣＤイメージセンサの平面図である。
【図８】（ａ）および（ｂ）は、それぞれ図７のＥ−Ｅ'線およびＦ−Ｆ'線に沿った断面図である。
【図９】（ａ）および（ｂ）は、それぞれ第２実施形態に係るＣＣＤイメージセンサの駆動パルスタイミング図および電位図である。
【図１０】従来の一次元ＣＣＤイメージセンサの概略図である。
【図１１】従来のＣＣＤイメージセンサを示す平面図である。
【図１２】従来のＣＣＤイメージセンサ出力部を示す平面図である。
【図１３】（ａ）および（ｂ）は、それぞれ図１１のＨ−Ｈ'線およびＩ−Ｉ'線に沿った断面図である。（ｃ）は、図１２のＪ−Ｊ'線に沿った断面図である。
【図１４】（ａ）および（ｂ）は、それぞれ図１１の駆動パルスタイミング図および電位図である。
【図１５】（ａ）および（ｂ）は、図１３（ｂ）のＫ−Ｋ'線に沿った断面における電位の説明図である。
【図１６】（ａ）および（ｂ）は、それぞれストレージ電極電位（Ｖｇ）依存性を表した図および蓄積電荷量のＶｇ依存性を表した図である。
【図１７】（ａ）および（ｂ）は、それぞれストレージ電極下部の電位のＮＷ濃度依存性を表した図および蓄積電荷量のＮＷ濃度依存性を表した図である。
【図１８】（ａ）および（ｂ）は、それぞれ図１２の駆動パルスタイミング図および電位図である。
【図１９】第１実施形態の効果を説明するための図である。
【符号の説明】
【００４４】
１    ＣＣＤイメージセンサ
１０    フォトダイオード
１１    Ｎ型基板
１２    Ｐ型ウエル
１３    Ｎ型ウエル
１４    素子分離領域
１４'    Ｐ＋型拡散層
１５    Ｎ型拡散層
１６    Ｐ＋型拡散層
１７    Ｎ−型拡散層
１８    Ｎ−型拡散層
１９    Ｎ−型拡散層
２０    ＣＣＤシフトレジスタ
２１    Φ１ストレージ電極
２２    Φ１バリア電極
２３    Φ２ストレージ電極
２４    Φ２バリア電極
２５    コンタクト
２６    金属配線
２７    金属配線
２８    Φ１電極
２９    Φ２電極
３０    転送ゲート電極
４０    電荷検出部
５０    出力回路
１０１    ＣＣＤイメージセンサ
１０２    ＣＣＤイメージセンサ出力部
１１０    フォトダイオード
１１１    Ｎ型基板
１１２    Ｐ型ウエル
１１３    Ｎ型ウエル
１１４    素子分離領域
１１４'    Ｐ＋型拡散層
１１５    Ｎ型拡散層
１１６    Ｐ＋型拡散層
１１７    Ｎ−型拡散層
１２０    ＣＣＤシフトレジスタ
１２１    Φ１ストレージ電極
１２２    Φ１バリア電極
１２３    Φ２ストレージ電極
１２４    Φ２バリア電極
１２５    コンタクト
１２６    金属配線
１２７    金属配線
１３０    転送ゲート電極
１４０    ＯＧ電極
１４１    リセットゲート電極
１４２    リセットドレイン
１４３    ＭＯＳトランジスタ
１４４    負荷抵抗
１４５    出力端子
１４６    フローティング拡散層
【図１】
2008277787.tif 000003
【図２】
2008277787.tif 000004
【図３】
2008277787.tif 000005
【図４】
2008277787.tif 000006
【図５】
2008277787.tif 000007
【図６】
2008277787.tif 000008
【図７】
2008277787.tif 000009
【図８】
2008277787.tif 000010
【図９】
2008277787.tif 000011
【図１０】
2008277787.tif 000012
【図１１】
2008277787.tif 000013
【図１２】
2008277787.tif 000014
【図１３】
2008277787.tif 000015
【図１４】
2008277787.tif 000016
【図１５】
2008277787.tif 000017
【図１６】
2008277787.tif 000018
【図１７】
2008277787.tif 000019
【図１８】
2008277787.tif 000020
【図１９】
2008277787.tif 000021