(57)【要約】【課題】プリント基板の設計によらずに、必要とする周波数に対して高い減衰率のフィルタリングを可能とすることで、電源供給ラインへのノイズの進入を効果的に防止し、安定して動作可能な半導体集積回路を提供する。【解決手段】本発明に係る半導体集積回路は、外部から電源の供給を受けるパッド１（第１の電源パッド）と、内部回路に電源を供給するパッド２（第２の電源パッド）とを有し、前記パッド２への前記電源の供給を、前記パッド１と前記パッド２との間に設けた、ボンディングワイヤ（金線）１１と容量素子１２とからなるＬＣ並列共振フィルタを介して行う。【選択図】図１
2008277383.tif 000002
【特許請求の範囲】
【請求項１】
外部から電源の供給を受ける第１の電源パッドと、内部回路に電源を供給する第２の電源パッドとを有し、
前記第２の電源パッドへの前記電源の供給を、前記第１の電源パッドと前記第２の電源パッドとの間に設けた、ボンディングワイヤと容量素子とからなるＬＣ並列共振フィルタを介して行うことを特徴とする半導体集積回路。
【請求項２】
外部から第１の電源バスへの電源の供給を受けて動作する第１の回路と、第２の電源バスへの前記電源の供給を受けて動作する第２の回路とを有し、
前記第２の電源バスへの前記電源の供給を、前記第１の電源バスに接続された第１のパッドと前記第２の電源バスに接続された第２のパッドとの間に設けた、ボンディングワイヤと容量素子とからなるＬＣ並列共振フィルタを介して行うことを特徴とする半導体集積回路。
【請求項３】
第２の電源パッドおよび第２の電源バスへの電源の供給が、ＬＣ並列共振フィルタを通じてのみ行われることを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
容量素子が、電源パッドまたは電源バスが形成された半導体基板の表面に形成されたものであることを特徴とする請求項１乃至３のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、プリント基板の設計によらずに電源供給ラインへのノイズの進入を効果的に防止できる半導体集積回路に関する。
【背景技術】
【０００２】
図５に、従来技術に係る、電源（ＧＮＤ）をＩ／Ｏ回路用と内部回路用で別々に供給する場合の半導体集積回路の一例を示す。外部からパッド１０１に供給されたＧＮＤ電位は、電源バス１０２により、Ｓｔａｎｄａｒｄ−Ｉ／Ｏ回路の中で出力用に利用される回路に供給される。一方、外部からパッド１０３に供給されたＧＮＤ電位は、電源バス１０４により、Ｓｔａｎｄａｒｄ−Ｉ／Ｏ回路の中で入力用に利用される回路および図示していないが内部回路に供給される。
【０００３】
ここで、前記Ｓｔａｎｄａｒｄ−Ｉ／Ｏ回路の中で出力用に利用される回路に供給されるＧＮＤ電位と、Ｓｔａｎｄａｒｄ−Ｉ／Ｏ回路の中で入力用に利用される回路および内部回路に供給されるＧＮＤ電位とは、ノイズの回り込みを防止するために、プリント基板（ＰＣＢ：Print Circuit Board）側においても完全に分離するようにしている。このため、ＰＣＢの製作において、供給する電源を完全に分離するような設計上の制約が生じている。
【０００４】
ＰＣＢの設計に制約を設けるのではなく、半導体集積回路側でノイズを低減する方法についても種々の方法が知られている。例えば特許文献１には、雑音の多い電源レールと雑音の少ない静かな電源レールとの間に低抵抗を入れ、電源ラインを部分的に分離および部分的に結合する方法が記載されている。これにより、寄生インダクタンスを減少させ、その結果としてノイズが減少できるというものである。
【０００５】
また、特許文献２には、入力回路に電源電圧、接地電圧を供給するリードフレームを、他の回路に電源電圧、接地電圧を供給するリードフレームから分離し、抵抗、長い配線、ＲＣロウパスフィルタ、スイッチ等で接続し、出力回路動作時のノイズの入力側への伝播を低減する方法が記載されている。
【０００６】
また、特許文献３には、インナリードをLs1とLs2に（もしくはLs3とLs4）分岐させ、それぞれに、ノイズの少ない回路に電源を供給するパッドBPc1（もしくはBPc2）と、ノイズの発生しやすい回路に電源を供給するパッドBPn1（もしくはBPn2）とを接続する方法が記載されている。ここでは、BPc1（BPc2）とBPn1（BPn2）との接続経路を大きくすることにより、インダクタンスを大きくし、ノイズの影響を小さくするというものである。
【特許文献１】特開平５−２８３５９７号公報
【特許文献２】特開平６−２１３２０号公報
【特許文献３】特開平１０−２５６４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記特許文献１に記載の低抵抗により電源ラインを部分的に分離および部分的に結合する方法は、ノイズが全ての周波数において低減されるが、その減衰量が小さく、ノイズの影響を完全に排除できないという問題がある。
【０００８】
また、上記特許文献２に記載の方法において、入力回路と他の回路との分離を抵抗で行った場合は、全ての周波数において低減衰であり、上記同様の問題がある。また、入力回路と他の回路との分離を長い配線（インダクタンス）のみで行った場合は、高周波のみしか減衰できないという問題がある。さらに、入力回路と他の回路との分離をＲＣロウパスフィルタで行った場合は、基準（ＧＮＤ）を要するため、ＧＮＤ側の回り込みには、使えないこと、また、減衰が６ｄＢ／ｏｃｔと小さいという問題がある。
【０００９】
また、上記特許文献３に記載の方法でも、インナリードのインダクタンスを利用するため、高周波のみしか減衰できない。
【００１０】
そこで本発明は、プリント基板の設計によらずに、必要とする周波数に対して高い減衰率のフィルタリングを可能とすることで、電源供給ラインへのノイズの進入を効果的に防止し、安定して動作可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため、本発明に係る半導体集積回路は以下のような特徴を有する。
［１］外部から電源の供給を受ける第１の電源パッドと、内部回路に電源を供給する第２の電源パッドとを有し、前記第２の電源パッドへの前記電源の供給を、前記第１の電源パッドと前記第２の電源パッドとの間に設けた、ボンディングワイヤと容量素子とからなるＬＣ並列共振フィルタを介して行うことを特徴とする。
［２］外部から第１の電源バスへの電源の供給を受けて動作する第１の回路と、第２の電源バスへの前記電源の供給を受けて動作する第２の回路とを有し、前記第２の電源バスへの前記電源の供給を、前記第１の電源バスに接続された第１のパッドと前記第２の電源バスに接続された第２のパッドとの間に設けた、ボンディングワイヤと容量素子とからなるＬＣ並列共振フィルタを介して行うことを特徴とする。
［３］上記［１］または［２］において、第２の電源パッドおよび第２の電源バスへの電源の供給が、ＬＣ並列共振フィルタを通じてのみ行われることを特徴とする。
［４］上記［１］乃至［３］のいずれかにおいて、容量素子が、電源パッドまたは電源バスが形成された半導体基板の表面に形成されたものであることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、プリント基板の設計によらずに、必要とする周波数に対して高い減衰率のフィルタリングを可能とすることで、電源供給ラインへのノイズの進入を効果的に防止し、安定して動作可能な半導体集積回路が提供される。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明に係る半導体集積回路の実施形態の一例を示す配置図である。図１に示す半導体集積回路は、外部から電源の供給を受けるパッド１（第１の電源パッド）と、内部回路に電源を供給するパッド２（第２の電源パッド）とを有し、前記パッド２への前記電源の供給を、前記パッド１と前記パッド２との間に設けた、ボンディングワイヤ（金線）１１と容量素子１２とからなるＬＣ並列共振フィルタを介して行うものである。なお、ここでは、ＬＣ並列共振フィルタを用いるため、基準（ＧＮＤ）が不要となる。以下、図１に基づき、詳細に説明する。
【００１４】
パッド１に、外部から供給された電源（ここではＧＮＤ）は、電源バス１３（第１の電源バス）を通してパッド３（第３の電源パッド）に供給される。なお、図１に示すように、Ｓｔａｎｄａｒｄ−Ｉ／Ｏ回路の中で出力用に利用される回路のＧＮＤは、ノイズによる影響をあまり考慮する必要がないため、電源バス１３から直接ＧＮＤ電位を供給してもよい。この場合、出力用に利用されるＳｔａｎｄａｒｄ−Ｉ／Ｏ回路は、第１の電源バスへの電源の供給を受けて動作する回路となる。
【００１５】
パッド３とパッド２は、ボンディングワイヤ１１と容量素子１２とにより構成されるＬＣ並列共振フィルタ１３を通して接続される構成となっている。図１に示す構成の場合、前記パッド３およびパッド２を、例えば、チップのコーナー部分に設けることで、チップサイズを増大させることなくこれらのパッド２，３の配置が可能となる。
【００１６】
さらに、パッド２には、電源バス１４（第２の電源バス）が接続され、この電源バス１４を通して、Ｓｔａｎｄａｒｄ−Ｉ／Ｏ回路の中で入力用に利用される回路にＧＮＤ電位が供給される。すなわち、入力用に利用されるＳｔａｎｄａｒｄ−Ｉ／Ｏ回路が、第２の電源バスへの電源の供給を受けて動作する回路となる。
【００１７】
なお、図１では、その他の電源バスおよびパッドの記載は省略しているが、内部回路への電源の供給を前記電源バス１４を通して行うことも可能である。もしくは、内部回路への電源供給は、外部から電源が供給された他のパッド、およびこのパッドに接続された図示しない電源バスを通じて行うことも可能である。また、内部回路についても、許容されるノイズレベルが異なる場合には、そのレベルに応じて複数の部分に分け、許容されるノイズレベルが低い回路については、入力用に利用されるＳｔａｎｄａｒｄ−Ｉ／Ｏ回路と同様に、つまり、ＬＣ並列共振フィルタを介して電源を供給することも可能である。
【００１８】
ここで、前記ＬＣ並列共振フィルタ１３を構成するボンディングワイヤ１１は、主に金線により構成される。ボンディングワイヤ１１を金線により構成することで、チップ表面に形成される配線や、パッケージ基板の配線に比較して抵抗値や寄生容量が小さく、良好なインダクタンス特性が得られる。金線の他に、金ーシリコン合金、銅、等の金属線をボンディングワイヤ１１として利用することも可能である。
なお、前記ボンディングワイヤ１１を配置する際には、チップ上に設けられた他の信号の入出力用のパッドに接続されたボンディングワイヤ１５とは、特に、近接して配置されるボンディングワイヤ１５とは平行にならないように、好ましくは垂直となるように配置する。ＬＣフィルタ１３を構成するボンディングワイヤ１１に、近接する他のボンディングワイヤ１５と長い距離にわたって平行となる部分が存在するとその部分で相互干渉を起こす可能性がある。これによって、相互インダクタンスの影響により特定の周波数に対して安定したフィルタリング機能を発揮させることが困難となるからである。
【００１９】
また、前記容量素子１２は、パッドまたは電源バスが形成された半導体基板の表面に形成することが好ましい。前記容量素子１２としては、例えば、半導体基板の表面に形成されたＭＯＳ容量、Ｐｏｌｙ間容量、ＭＩＭ容量、パッド下容量などにより構成することができる。このように、前記容量素子１２を半導体基板の表面に形成することで、容量素子１２の小型化が図れる。なお、前記容量素子１２としては、半導体基板の表面に形成する場合に限られず、例えば、パッケージ側に設けたチップ容量を用いてもよい。
【００２０】
一般に、ＬＣ並列共振フィルタは、特定の共振周波数において大きな減衰率を示す。図２に、ＬＣ並列共振フィルタの減衰率をシミュレーションした結果を示す。ここでは、インダクタンスＬ＝５ｎＨ（内部抵抗ｒｓ＝０．１Ω）、容量Ｃ＝１０ｐｆ（内部抵抗ｒｓ＝１，３，５Ω）とした場合をシミュレーションした。図２に示すように、特定の周波数において大きな減衰率を示していることがわかる。なお、内部抵抗ｒｓを１，３，５Ωと大きくするに従って、減衰のピーク深さは浅くなる、つまり減衰量が小さくなるが、波形がブロードとなり、減衰幅が広がっているのがわかる。
【００２１】
また、ＬＣ並列共振フィルタでは、インダクタンスＬの値およびインダクタンスＬと並列に接続する容量Ｃの値を調整することで、減衰させる周波数（ノッチポイント）を任意に調整できる。さらに、容量Ｃに対して、シリーズ接続されてしまう内部抵抗ｒｓの値を可変として、その値を意図的にコントロールすることで、ノッチの帯域を滑らかにすることが可能となる。つまり、落としたい周波数帯域と減衰量を任意にコントロールできる。
【００２２】
本発明においては、前記ボンディングワイヤ１１の長さを調整することでインダクタンスＬの値を調整できる。さらに、容量素子１２の容量Ｃは、設計時に寸法を設定すれば、プロセスの変更無しにＭＯＳ容量、Ｐｏｌｙ間容量、ＭＩＭ容量、パッド下容量などを任意の値に調整できる。
【００２３】
特定周波数のクロックに同期して動作するチップでは、その周波数のノイズ成分が大きい。そのため、ＬおよびＣの値を調整して、減衰させる周波数（ノッチポイント）を適切に選択し、さらに減衰量を調整することにより、ユーザーの使用状況（動作モードなど）に応じた効果的なノイズ抑制が可能となる。なお、本発明においては、インダクタンスをボンディングワイヤ１１で構成したため、その抵抗値が極めて低く、寄生容量が小さい。このことが、容量素子等と組み合わせて、高い減衰率と減衰させる周波数を任意に調整できることに大きく貢献している。
【００２４】
図３に、ＳＳＴＬ１８ＤＤＲ用バッファを、ＱＦＰパッケージを通して電源供給し、動作周波数５０ＭＨｚで動作させた場合についての、Ｉ／Ｏ回路用のＶＤＤ（図３（ａ））およびＧＮＤ（図３（ｂ））のノイズのシミュレーション結果を示す。具体的には、これらの図では、ノイズ波形をｆｆｔ変換したスペクトルを示す。５０Ｈｚで動作させることによりさまざまな次数の高調波のノイズが発生するが、この場合、図３に示されるように、ＶＤＤおよびＧＮＤ共、周波数が９００ＭＨｚ付近に大きなノイズが見られる。このノイズが、チップ全体に伝わってしまうことを防止するため、本発明に係るＬＣ並列共振フィルタのＬおよびＣの値を調整して、９００ＭＨｚ付近に共振周波数を持つようにする。これにより、この周波数近辺のノイズを除去することが可能となる。  図４は、本発明に係る半導体集積回路の他の実施形態の一例を示す配置図である。図１に示す実施形態では、入力用に利用されるＳｔａｎｄａｒｄ−Ｉ／Ｏ回路へのＧＮＤ電位供給を行う第２の電源バス１４および第２の電源パッド２へのＧＮＤ電位の供給を、ボンディングワイヤ１１によって構成されるＬＣ並列共振フィルタを通じてのみ行った。これに対して、図４に示す半導体集積回路では、第２の電源バス１４に接続された第４のパッド４に対してもボンディングワイヤ１５を接続して、外部からＧＮＤ電位の供給を行った。この場合にも、第1の電源バス１３と第２の電源バス１４との間の接続をＬＣ並列共振フィルタを通じて行うことにより、第１の電源バス１３に発生するノイズが第２の電源バス１４に侵入することを防止することができる。
【００２５】
以上のように、本発明においては上記構成とすることで、プリント基板（ＰＣＢ：Print Circuit Board）側において、供給する電源を分離して、許容されるノイズレベルが低い回路に供給するための電源を別途設けるといった必要がなくなり、ＰＣＢの設計によらない安定した動作が可能な半導体集積回路となる。
【００２６】
また、一面に電源、ＧＮＤ等を作成することが出来るため、ＥＭＩ対策として効果がある。さらに、同時動作ノイズによる電源ノイズの内部回路への回りこみを防止可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る半導体集積回路の実施形態の一例を示す配置図である。
【図２】ＬＣ並列共振フィルタの減衰率をシミュレーションした結果を示す図である。
【図３】ＳＳＴＬ１８ＤＤＲ用バッファを動作周波数５０ＭＨｚで動作させた場合のＶＤＤおよびＧＮＤのノイズ波形をｆｆｔ変換し、ノイズの周波数成分を解析した結果を示す図である。
【図４】本発明に係る半導体集積回路の他の実施形態の一例を示す配置図である
【図５】従来技術に係る、電源（ＧＮＤ）をＩ／Ｏ回路用と内部回路用で別々に供給する場合の半導体集積回路の一例を示す図である。
【符号の説明】
【００２８】
１  パッド（第１の電源パッド）
２  パッド（第２の電源パッド）
３  パッド（第３の電源パッド）
１１  ボンディングワイヤ
１２  容量素子
１３  電源バス（第１の電源バス）
１４  電源バス（第２の電源バス）
１５  ボンディングワイヤ
【図１】
2008277383.tif 000003
【図２】
2008277383.tif 000004
【図３】
2008277383.tif 000005
【図４】
2008277383.tif 000006
【図５】
2008277383.tif 000007