(57)【要約】【課題】ホスト装置との通信路の確立に要する時間が低減できる光データリンクを提供すること。【解決手段】ホスト装置４に着脱可能に設けられておりホスト装置４と通信可能な光データリンク６であって、ホスト装置４とデータの送受信を行う信号処理回路１６と、信号処理回路１６の動作を制御するプロセッサ２２と、プロセッサ２２とホスト装置４とに接続されており、ホスト装置４に対する出力インピーダンスの高低を、ホスト装置４への装着時に行われるプロセッサ２２のイニシャル処理の終了時に変更するトランジスタ２４とを備え、トランジスタ２４は、ホスト装置４が有しておりプロセッサ２２との通信路Ｐを出力インピーダンスの高低の変更に応じて確立するプロセッサ３４に接続されている。【選択図】図１
2008085846.tif 000002
【特許請求の範囲】
【請求項１】
第１のプロセッサを搭載するホスト装置に着脱可能に設けられており該ホスト装置と通信可能な光データリンクであって、
当該光データリンクは、
前記ホスト装置と通信を行う信号処理回路と、
前記信号処理回路の動作を制御する第２のプロセッサと、
前記第１のプロセッサに接続されており前記ホスト装置に対するオープンコレクタ端子を有し、前記ホスト装置内に前記オープンコレクタ端子に対するプルアップ抵抗が設けられたトランジスタと
を備え、
前記第２のプロセッサは、前記光データリンクの前記ホスト装置への装着時に実行される前記第２のプロセッサのイニシャライズ処理時に前記トランジスタをオフし、前記イニシャライズ処理終了後に前記トランジスタを導通させて前記オープンコレクタ端子の電位を変化させ、前記第１のプロセッサは前記オープンコレクタ端子の電位の変化を検知して前記第２のプロセッサとの通信路を確立する、ことを特徴とする光データリンク。
【請求項２】
前記第２のプロセッサは、当該第２のプロセッサにエラーが発生すると前記イニシアライズ処理を開始する、ことを特徴とする請求項１に記載の光データリンク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光データリンクに関する。
【背景技術】
【０００２】
下記の特許文献１には、通信制御等を行うためのプロセッサを搭載しホスト装置に着脱可能な光データリンクについて記載されている。この光データリンクがホスト装置に装着されると、ホスト装置は光データリンクに対し通信路を確立する。
【非特許文献１】XENPAK  10  Gigabit  Ethernet  MSA,  A  Cooperation  Agreement  for  10  Gigabit  Ethernet  Transceiver  Package,  Issue  3.0,  P.24,  Fig.10,  [online]  September  18,  2002,  XenPak,  XENPAK  MSA  Rev  3.0,  [retrieved  on  2006-06-1],  Retrieved  from  the  Internet:  <URL:http://www.xenpak.org/MSA/XENPAK_MSA_R3.0.pdf>
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、このような通信路は光データリンクに内蔵されるプロセッサの起動後に確立される。しかし、プロセッサの起動に要する時間は、光データリンクの機種毎に異なる。従って、光データリンクの機種によらずに通信路を短時間に確立するのは困難である。そこで本発明は、ホスト装置との通信路の確立に要する時間を低減できる光データリンクの提供を目的とする。
【課題を解決するための手段】
【０００４】
本発明は、第１のプロセッサを搭載するホスト装置に着脱可能に設けられており該ホスト装置と通信可能な光データリンクであって、当該光データリンクは、前記ホスト装置と通信を行う信号処理回路と、前記信号処理回路の動作を制御する第２のプロセッサと、前記第１のプロセッサに接続されており前記ホスト装置に対するオープンコレクタ端子を有し、前記ホスト装置内に前記オープンコレクタ端子に対するプルアップ抵抗が設けられたトランジスタとを備え、前記第２のプロセッサは、前記光データリンクの前記ホスト装置への装着時に実行される前記第２のプロセッサのイニシャライズ処理時に前記トランジスタをオフし、前記イニシャライズ処理終了後に前記トランジスタを導通させて前記オープンコレクタ端子の電位を変化させ、前記第１のプロセッサは前記オープンコレクタ端子の電位の変化を検知して前記第２のプロセッサとの通信路を確立する、ことを特徴とする。このように、本発明によれば、前記光データリンクの前記ホスト装置への装着時に実行される前記第２のプロセッサのイニシャライズ処理時とイニシャライズ処理終了後とで前記オープンコレクタ端子の電位は変化する。そして、前記第１のプロセッサが前記オープンコレクタ端子の電位の変化を検知することにより前記第１のプロセッサと前記第２のプロセッサとの通信路が確立される。従って、第２のプロセッサのイニシャライズ処理に要する時間の長短によらずに、イニシャライズ処理終了時に通信路が速やかに確立できる。
【０００５】
更に、本発明では、前記第２のプロセッサは、当該第２のプロセッサにエラーが発生すると前記イニシアライズ処理を開始するのが好ましい。従って、第２のプロセッサにエラーが発生した場合であっても、光データリンクをホスト装置に装着したまま、第２のプロセッサのイニシャライズ処理が再度自動的に行える。
【発明の効果】
【０００６】
本発明によれば、ホスト装置との通信路の確立に要する時間を低減できる光データリンクが提供できる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る光データリンク６と、光データリンク６が着脱可能に装着されるホスト装置４との構成を示す図である。
【０００８】
まず、光データリンク６の構成を説明する。光データリンク６は、光ファイバ８，１０に接続され、端子Ｃ１〜端子Ｃ６、電源Ｄ１、受光アセンブリ１２、発光アセンブリ１４、信号処理回路１６、コンデンサ１８，２０、プロセッサ２２（第２のプロセッサ）、トランジスタ２４及びメモリ２８を有する。
【０００９】
端子Ｃ１〜端子Ｃ６の各々は、光データリンク６がホスト装置４に接続されている場合、ホスト装置４の端子Ｅ１〜端子Ｅ６の各々に接続される。電源Ｄ１は、端子Ｃ１に接続されており、プロセッサ２２及び信号処理回路１６等、光データリンク６の各部にホスト装置４の電源３０からの電力を供給する。受光アセンブリ１２及び発光アセンブリ１４は、信号処理回路１６に接続されており、また、光ファイバ８，１０と着脱可能に接続されている。受光アセンブリ１２は、光ファイバ８から入力される光信号を電気信号（信号Ｓ２）に変換し、この信号Ｓ２を信号処理回路１６に出力する。発光アセンブリ１４は、信号処理回路１６から出力される電気信号（信号Ｓ４）を光信号に変換し、この光信号を光ファイバ１０に出力する。
【００１０】
信号処理回路１６は、コンデンサ１８を介して端子Ｃ２に接続されており、また、コンデンサ２０を介して端子Ｃ３に接続されている。信号処理回路１６は、受光アセンブリ１２から入力される信号Ｓ２に対し例えば復号化等の信号処理を行い、この信号処理後の信号Ｓ６を、ホスト装置４のパケットトランシーバ回路３２にコンデンサ１８を介して出力する。信号処理回路１６は、ホスト装置４のパケットトランシーバ回路３２からコンデンサ２０を介して入力される信号Ｓ８に対し例えば符号化等の信号処理を行い、この信号処理後の信号Ｓ４を発光アセンブリ１４に出力する。コンデンサ１８及びコンデンサ２０は、入力信号から直流成分を除去して出力する。
【００１１】
プロセッサ２２は、信号処理回路１６に接続されており、制御信号Ｓ１０を用いて信号処理回路１６の動作（例えば、信号処理回路１６の立ち上がり時の動作）を制御する。プロセッサ２２は、端子Ｃ５に接続されており、プロセッサ２２とホスト装置４に搭載されているプロセッサ３４（第１のプロセッサ）との間の通信路Ｐが、この端子Ｃ５を介して確立される。プロセッサ２２は、トランジスタ２４に接続されている。トランジスタ２４は端子Ｃ６に対してオープンコレクタモード（このトランジスタ２４のコレクタはオープンコレクタ端子に対応。）で接続されている。プロセッサ２２は、光データリンク６がホスト装置４に装着された時にホスト装置４の電源３０から電源Ｄ１を受けると、自身のイニシャライズ処理を行う。プロセッサ２２は、イニシャライズ処理終了前にはトランジスタ２４のベースにＬレベルの信号を出力してトランジスタ２４をオフし、立ち上げ処理終了後にはトランジスタ２４のベースにＨレベルの信号を出力してトランジスタ２４をオンする。また、プロセッサ２２は、エラーを検知するエラー検知機能を有する。このエラー検知機能によりエラーの発生が検知されると、自動的に自身をリセットし、その後、再度、イニシャライズ処理を行う。
【００１２】
トランジスタ２４は、プロセッサ２２にそのベースが接続され、端子Ｃ６にそのコレクタが接続される。そして、トランジスタ２４のエミッタは接地されている。このトランジスタ２４は、端子Ｃ６のインピーダンス、すなわち、ホスト装置４のプロセッサ３４に対する出力インピーダンスを、プロセッサ２２のイニシャライズ処理の終了時に変更する。このベースがＬレベルの場合（すなわち、プロセッサ２２のイニシャライズ処理終了前において）、トランジスタ２２がオフとなりそのコレクタは高インピーダンスとなる。ベースがＨレベルの場合（すなわち、プロセッサ２２のイニシャライズ処理終了後において）、トランジスタ２２は導通し、そのコレクタは低インピーダンスとなっている。
【００１３】
次に、ホスト装置４の構成を説明する。ホスト装置４は、端子Ｅ１〜端子Ｅ６、電源３０、パケットトランシーバ回路３２、プロセッサ３４（第１のプロセッサ）、プルアップ抵抗３６及び電源Ｄ２を備える。電源３０は、パケットトランシーバ回路３２及びプロセッサ３４等のホスト装置４の各構成部に電源を供給する。また、電源３０は、端子Ｅ１及び端子Ｃ１を介して光データリンク６の電源Ｄ１を供給する。パケットトランシーバ回路３２は、端子Ｅ２及び端子Ｅ３の各々に接続されている。パケットトランシーバ回路３２は、信号処理回路１６からの信号Ｓ６を端子Ｅ２を介して受信し、また、信号処理回路１６に対し端子Ｅ３を介して信号Ｓ８を送信する。
【００１４】
プロセッサ３４は、端子Ｅ５に接続されている。また、プロセッサ３４は、端子Ｅ６を介して光データリンク６に接続されている。プロセッサ３４は、トランジスタ２４がオフされ、端子Ｃ６（Ｅ６）の電位がＨレベルにある時には、光データリンク６のプロセッサ２２に対する通信路Ｐの確立を行わず、また、トランジスタ２４が導通し、端子Ｃ６（Ｅ６）の電位がＬレベルに変化すると、この通信路Ｐを確立する。すなわち、プロセッサ３４は、プロセッサ２２によるトランジスタ２４に対する制御に応じて、プロセッサ２２に対する通信路Ｐを確立する。プルアップ抵抗３６は、トランジスタ２４のコレクタ抵抗として機能する。すなわちプルアップ抵抗３６の一端は端子Ｅ６を介してトランジスタ２４のコレクタに接続されており、他端は電源Ｄ２に接続されている。電源Ｄ２は、プロセッサ３４及びパケットトランシーバ回路３２等のホスト装置４の各部の電源と共通とすることができる。
【００１５】
次に、図２を参照して、光データリンク６の動作を説明する。まず、光データリンク６がホスト装置４に接続され、端子Ｃ１〜端子Ｃ６の各々が端子Ｅ１〜端子Ｅ６の各々と電気的に導通すると、電源Ｄ１は、ホスト装置４内の電源３０に接続され、光データリンク６内のプロセッサ２２に電力が供給される。これにより、プロセッサ２２は、自身のイニシャライズ処理を開始する（タイミングＴ１）。プロセッサ２２のイニシャライズ処理の開始から終了までの間、プロセッサ２２は、トランジスタ２４のベースをＬレベルに設定する。このため、トランジスタ２４はオフしそのコレクタはＨレベルとなる。従って、ホスト装置４内のプロセッサ３４は、端子Ｅ６（Ｃ６）がＨレベルに設定されるのを受け、通信路Ｐの確立を行わない。
【００１６】
イニシャライズ処理の終了後、プロセッサ２２は、トランジスタ２４のベースをＬレベルからＨレベルに変更する（タイミングＴ２）。このためトランジスタ２４はオン（導通）しそのコレクタ（端子Ｃ６（Ｅ６））はＬレベルになる。プロセッサ３４は端子Ｅ６（Ｃ６）のＨレベルからＬレベルへの遷移状態を受け、プロセッサ２２に対する通信路Ｐを確立する（タイミングＴ３）。
【００１７】
以上説明したように、プロセッサ２２のイニシャライズ処理終了前には、トランジスタ２４のコレクタはＨレベルになり、プロセッサ３４がこのＨレベルを受け通信路Ｐの確保動作を行わない。これに対し、プロセッサ２２のイニシャライズ処理が終了すると、トランジスタ２４のコレクタはＬレベルとなり、プロセッサ３４はプロセッサ２２に対する通信路Ｐを確立する。従って、プロセッサ２２のイニシャライズ処理に要する時間の長短によらずに、イニシャライズ処理終了時に通信路Ｐが速やかに確立できる。また、プロセッサ２２は、プロセッサ２２にエラーが発生すると自動的に自身のイニシャライズ処理を行う。従って、プロセッサ２２にエラーが発生した場合であっても、光データリンク６をホスト装置４に装着したまま、プロセッサ２２のイニシャライズ処理が再度自動的に行える。
【００１８】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００１９】
【図１】実施形態に係る光リンクモジュールの構成を示す図である。
【図２】実施形態に係る光リンクモジュールの動作を説明するためのチャートである。
【符号の説明】
【００２０】
４…ホスト装置、６…光データリンク、８，１０…光ファイバ、１２…受光アセンブリ、１４…発光アセンブリ、１６…信号処理回路、１８，２０…コンデンサ、２２…プロセッサ、２４…トランジスタ、３６…プルアップ抵抗、２８…メモリ、３０…電源、３２…パケットトランシーバ回路、３４…プロセッサ、Ｃ１〜Ｃ６，Ｅ１〜Ｅ６…端子、Ｄ１，Ｄ２…電源。  
【図１】
2008085846.tif 000003
【図２】
2008085846.tif 000004