(57)【要約】【課題】論理値を確定するとともに負荷容量の増加を抑えることができるレベルシフト回路を提供すること。【解決手段】電圧検知部１０は、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰとの状態を検知して第１検知信号ＤＺと第２検知信号ＤＸを出力する。第１論理部２０は、入力信号Ｓｉｎと第１検知信号ＤＺとに基づいて、入力信号Ｓｉｎに応じた第１の制御信号Ｓ１、又はＬレベルの第１の制御信号Ｓ１を出力する。第２論理部３０は、第１の制御信号Ｓ１と第２検知信号ＤＸとに基づいて、第１の制御信号Ｓ１に応じた第２の制御信号Ｓ２、又はＨ２レベルの第２の制御信号Ｓ２を出力する。レベル変換部４０は、第１の制御信号Ｓ１及び第２の制御信号Ｓ２に基づいて、Ｈ２レベル又はＬレベルの出力信号Ｓｏｕｔを生成する。【選択図】図１
2008079298.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧と第２の電圧とが供給され、第１の電圧レベルの入力信号を第２の電圧レベルの信号に変換するレベルシフト回路であって、
前記第１の電圧の供給状態に応じた動作制御信号と入力信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該入力信号に応じた第１の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第１の制御信号を出力する第１論理部と、
前記第１の制御信号と前記動作制御信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該第１の制御信号に応じた第２の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第２の制御信号を出力する第２論理部と、
前記第１の制御信号及び前記第２の制御信号の少なくとも一方に基づいて出力信号を生成するレベル変換部と、
を備えたことを特徴とするレベルシフト回路。
【請求項２】
第１の電圧と第２の電圧との状態を検知した検知信号を生成する電圧検知部と、
入力信号と前記検知信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該入力信号に応じた第１の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第１の制御信号を出力する第１論理部と、
前記第１の制御信号と前記検知信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該第１の制御信号に応じた第２の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第２の制御信号を出力する第２論理部と、
前記第１の制御信号及び前記第２の制御信号の少なくとも一方に基づいて出力信号を生成するレベル変換部と、
を備えたことを特徴とするレベルシフト回路。
【請求項３】
前記第１論理部及び前記第２論理部の何れか一方はＮＯＲ回路であり、何れか他方はＮＡＮＤ回路であることを特徴とする請求項２記載のレベルシフト回路。
【請求項４】
前記電圧検知部は、前記第１の電圧と前記第２の電圧との状態を検知して相補な第１及び第２検知信号を生成し、
前記第１論理部には前記第１検知信号が供給され、前記第２論理部には前記第２検知信号が供給される、
ことを特徴とする請求項３記載のレベルシフト回路。
【請求項５】
前記電圧検知部は、前記第１の電圧と前記第２の電圧との状態を検知して第１検知信号を生成し、
前記第２論理部又は前記第１論理部は、前記第１検知信号により動作するとともに前記第１検知信号を論理反転した第２検知信号を生成し、
前記第１論理部又は前記第２論理部は、前記第２検知信号により動作する、
ことを特徴とする請求項３記載のレベルシフト回路。
【請求項６】
前記ＮＡＮＤ回路は、
前記第１の電圧が供給され、前記第１の制御信号によりオンオフする第１のトランジスタと、
前記第２の電圧が供給され、前記検知信号によりオンオフする第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタとの間に接続され、前記検知信号により前記第２のトランジスタと相補的にオンオフするスイッチ手段と、
を備え、
前記第２のトランジスタと前記スイッチ手段との間のノードから前記第２の制御信号を出力することを特徴とする請求項３記載のレベルシフト回路。
【請求項７】
前記電圧検知部は、
前記第１の電圧が供給されるとともに抵抗を介して第３の電圧が供給されるゲートと、前記第３の電圧が供給されるソースと、抵抗を介して前記第２の電圧が供給されるドレインと、を有するＮチャネルＭＯＳトランジスタと、
前記第２の電圧が供給され、入力端子が前記ＮチャネルＭＯＳトランジスタのドレインに接続され、前記第２検知信号を出力する第１のインバータ回路と、
前記第２の電圧が供給され、入力端子が前記第１のインバータ回路の出力端子に接続され、前記第１検知信号を出力する第２のインバータ回路と、
を備えたことを特徴とする請求項４記載のレベルシフト回路。
【請求項８】
前記レベル変換部は、
前記第２の電圧が供給されるソースと、互いのドレインに接続されたゲートを有する一対のＰチャネルＭＯＳトランジスタと、
第３の電圧が供給されるソースと、前記一対のＰチャネルＭＯＳトランジスタにそれぞれ接続されたドレインと、前記第１の制御信号と前記第２の制御信号とがそれぞれ入力されるゲートとを有する一対のＮチャネルＭＯＳトランジスタと、
を備えたことを特徴とする請求項１〜７のうちの何れか一項に記載のレベルシフト回路。
【請求項９】
前記動作制御信号により、前記レベルシフト回路に前記第１の電圧を供給するか否かを切り替えるスイッチを含むことを特徴とする請求項１に記載のレベルシフト回路。
【請求項１０】
前記第１の電圧は、前記第２の電圧よりも小さい電圧であることを特徴とする請求項９に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源電圧で動作する半導体装置に使用されるレベルシフト回路に関するものである。
近年の半導体装置は、低消費電力化を図るため、内部回路は半導体装置外部の信号レベルに比べてレベルが低い信号を扱うように構成されている。つまり、内部回路の動作電源電圧は、半導体装置外部の信号レベルに比べて低く設定されている。このため、半導体装置の入力回路及び出力回路には、内部回路の信号レベルを外部の信号レベルに変換するレベルシフト回路が用いられている。
【背景技術】
【０００２】
従来、出力回路として用いられるレベルシフト回路は、第１電源電圧とその第１電源電圧より高い第２電源電圧が供給され、第１電源電圧にて動作する内部回路の信号を第２電源電圧の信号レベルにレベルシフトする。このレベルシフト回路において、第１電源電圧と第２電源電圧が供給されるタイミングの差によって誤動作し、貫通電流が流れる場合がある。この貫通電流を防止し得るレベルシフト回路が各種提案されている。
【０００３】
例えば、特許文献１には、高い電源電圧が先に供給された場合には、容量素子Ｃ１，Ｃ２によりトランジスタＮ３，Ｎ４のゲート電圧を確定し、信号ＶＯＵＴの論理値を確定するとともに、貫通電流を防止するレベルシフト回路が開示されている。また、特許文献２には、高電圧側回路ブロックと低電圧側回路ブロックとの間に設けられたトランジスタ１４６，１４７を制御し、低電圧側の電源が落ちた場合に強制的に入力レベルを固定することで、貫通電流を防止する半導体装置が開示されている。また、特許文献３には、高い電源電圧と低い電源電圧とが供給された状態で、低い電源電圧に異常が検知回路にて検知された場合にトランジスタＱＰ１をオフして電源を切断して貫通電流を防止するとともに、トランジスタＱＮ１をオンしてインバータ回路４の入力電位を固定することで異常動作を防ぐレベルシフト回路が開示されている。
【特許文献１】特開２００３−１７９９６号公報（第１図）
【特許文献２】特開平９−１３５１６０号公報（第１図）
【特許文献３】特開平５−３１５９３１号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記特許文献１のレベルシフト回路では、高い電源電圧が非常にゆっくりと立ち上がった場合は、トランジスタＮ３，Ｎ４のゲート電圧を確定することができない虞がある。また、上記特許文献２の半導体装置では、論理値を確定することができない。また、上記特許文献３のレベルシフト回路では、接続点Ｔ１にトランジスタＱＮ１が接続されているため、接続点Ｔ１に対する負荷容量が増加し、動作速度に影響する虞がある。更に、このレベルシフト回路では、接続点Ｔ１と接続点Ｔ２との容量バランスが崩れるため、動作が不安定になる虞がある。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、論理値を確定するとともに負荷容量の増加を抑えることができるレベルシフト回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明は、第１の電圧と第２の電圧とが供給され、第１の電圧レベルの入力信号を第２の電圧レベルの信号に変換するレベルシフト回路であって、前記第１の電圧の供給状態に応じた動作制御信号と入力信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該入力信号に応じた第１の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第１の制御信号を出力する第１論理部と、前記第１の制御信号と前記動作制御信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該第１の制御信号に応じた第２の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第２の制御信号を出力する第２論理部と、前記第１の制御信号及び前記第２の制御信号の少なくとも一方に基づいて出力信号を生成するレベル変換部と、を備えたものである。
【０００７】
この構成によれば、第１の電圧と第２の電圧とが供給されている場合には、第１論理部と第２論理部とがそれぞれ入力信号に応じた第１の制御信号と第２の制御信号とをそれぞれ出力するため、レベル変換部は入力信号に応じて第２の電圧レベルの出力信号を生成する。一方、第１の電圧が供給されず第２の電圧が供給されている場合には、第１論理部と第２論理部とがそれぞれ所定レベルの第１の制御信号と第２の制御信号とをそれぞれ出力するため、レベル変換部における論理が確定されて貫通電流が防止される。また、レベル変換部に対して容量を付加することないため、出力端子に対する負荷容量の増加を抑えることができる。
【０００８】
請求項２に記載の発明は、第１の電圧と第２の電圧との状態を検知した検知信号を生成する電圧検知部と、入力信号と前記検知信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該入力信号に応じた第１の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第１の制御信号を出力する第１論理部と、前記第１の制御信号と前記検知信号とに基づいて、前記第１の電圧及び前記第２の電圧が供給されている場合には該第１の制御信号に応じた第２の制御信号を出力し、前記第２の電圧が供給され前記第１の電圧が供給されていない場合には所定レベルの第２の制御信号を出力する第２論理部と、前記第１の制御信号及び前記第２の制御信号の少なくとも一方に基づいて出力信号を生成するレベル変換部と、を備えたものである。
【０００９】
この構成によれば、第１の電圧と第２の電圧とが供給されている場合には、第１論理部と第２論理部とがそれぞれ入力信号に応じた第１の制御信号と第２の制御信号とをそれぞれ出力するため、レベル変換部は入力信号に応じて第２の電圧レベルの出力信号を生成する。一方、第１の電圧が供給されず第２の電圧が供給されている場合には、第１論理部と第２論理部とがそれぞれ所定レベルの第１の制御信号と第２の制御信号とをそれぞれ出力するため、レベル変換部における論理が確定されて貫通電流が防止される。また、レベル変換部に対して容量を付加することないため、出力端子に対する負荷容量の増加を抑えることができる。
【００１０】
請求項３に記載の発明は、前記第１論理部及び前記第２論理部の何れか一方はＮＯＲ回路であり、何れか他方はＮＡＮＤ回路である。この構成によれば、入力信号に係わらず検知信号によって所定レベル（Ｈレベル又はＬレベル）の第１，第２の制御信号をレベル変換部に供給することができ、出力信号Ｓｏｕｔの論理を確定することができる。
【００１１】
請求項４に記載の発明は、前記電圧検知部は、前記第１の電圧と前記第２の電圧との状態を検知して相補な第１及び第２検知信号を生成し、前記第１論理部には前記第１検知信号が供給され、前記第２論理部回路には前記第２検知信号が供給されるようにした。この構成によれば、入力信号に係わらず検知信号によってＬレベルの第１の制御信号とＨレベルの第２の制御信号をレベル変換部に供給することができ、出力信号Ｓｏｕｔの論理を確定することができる。
【００１２】
請求項５に記載の発明は、前記電圧検知部は、前記第１の電圧と前記第２の電圧との状態を検知して第１検知信号を生成し、前記第２論理部又は第１論理部は、前記第１検知信号により動作するとともに前記第１検知信号を論理反転した第２検知信号を生成し、前記第１論理部又は第２論理部は、前記第２検知信号により動作するようにした。この構成によれば、入力信号に係わらず検知信号によってＬレベルの第１の制御信号とＨレベルの第２の制御信号をレベル変換部に供給することができ、出力信号Ｓｏｕｔの論理を確定することができる。
【００１３】
請求項６に記載の発明は、前記ＮＡＮＤ回路は、前記第１の電圧が供給され、前記第１の制御信号によりオンオフする第１のトランジスタと、前記第２の電圧が供給され、前記検知信号によりオンオフする第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタとの間に接続され、前記検知信号により前記第２のトランジスタと相補的にオンオフするスイッチ手段と、を備え、前記第２のトランジスタと前記スイッチ手段との間のノードから前記第２の制御信号を出力するようにした。
【００１４】
第１の電圧が供給されていない場合、第２のトランジスタがオンすることによって第１のトランジスタがオンし、第２の電圧から第１の電圧に向かって電流が流れる。このため、第１のトランジスタと第２のトランジスタとの間に接続したスイッチ手段をオフすることで、第２の電圧から第１の電圧に向かって電流が流れるのを防止することができる。
【００１５】
請求項７に記載の発明は、前記電圧検知部は、前記第１の電圧が供給されるとともに抵抗を介して第３の電圧が供給されるゲートと、前記第２の電圧が供給されるソースと、抵抗を介して前記第２の電圧が供給されるドレインと、を有するＮチャネルＭＯＳトランジスタと、前記第２の電圧が供給され、入力端子が前記ＮチャネルＭＯＳトランジスタのドレインに接続され、前記第２検知信号を出力する第１のインバータ回路と、前記第２の電圧が供給され、入力端子が前記第１のインバータ回路の出力端子に接続され、前記第１検知信号を出力する第２のインバータ回路と、を備えたものである。
【００１６】
この構成によれば、第１及び第２の電圧が供給されている場合にはＮチャネルＭＯＳトランジスタがオンし、第１の電圧が供給されていない場合にはＮチャネルＭＯＳトランジスタがオフするため、第１の電圧と第２の電圧の供給状態に応じた検知信号が出力される。
【００１７】
請求項８に記載の発明は、前記レベル変換部は、前記第２の電圧が供給されるソースと、互いのドレインに接続されたゲートを有する一対のＰチャネルＭＯＳトランジスタと、第３の電圧が供給されるソースと、前記一対のＰチャネルＭＯＳトランジスタにそれぞれ接続されたドレインと、前記第１の制御信号と前記第２の制御信号とがそれぞれ入力されるゲートとを有する一対のＮチャネルＭＯＳトランジスタと、を備えたものである。
【００１８】
この構成によれば、第１の制御信号と第２の制御信号とに基づいて一対のＮチャネルＭＯＳトランジスタが相補的にオンオフし、その状態に応じた出力信号が出力される。また、第１の制御信号と第２の制御信号が所定レベルの場合には、一対のＮチャネルＭＯＳトランジスタがレベルに応じてオンオフし、論理が確定された出力信号が出力される。
【００１９】
請求項９に記載の発明は、前記動作制御信号により、前記レベルシフト回路に前記第１の電圧を供給するか否かを切り替えるスイッチを含むものである。この構成によれば、第１の電圧の供給・停止を容易に制御することができる。
【００２０】
請求項１０に記載の発明のように、前記第１の電圧は、前記第２の電圧よりも小さい電圧である。レベルシフト回路は、半導体装置は、例えば、内部回路の電源電圧に対して外部へ信号を出力する出力回路の電源電圧が高い半導体装置に適用される。従って、内部回路に供給される電源電圧が低下若しくは電圧供給が停止された場合でも、外部へ出力する信号レベルを保持することが可能となる。
【発明の効果】
【００２１】
本発明によれば、論理値を確定するとともに負荷容量の増加を抑えたレベルシフト回路を提供することができる。
【発明を実施するための最良の形態】
【００２２】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１，図２に従って説明する。
図１に示すように、レベルシフト回路は、第１の高電位電圧レベル又は低電位電圧レベルの入力信号Ｓｉｎを、第２の高電位電圧レベル又は低電位電圧レベルの出力信号Ｓｏｕｔにレベル変換する。以下、第１の高電位電圧レベルをＨ１レベル、第２の高電位電圧レベルをＨ２レベル、低電位電圧レベルをＬレベルという。
【００２３】
レベルシフト回路は、電圧検知部１０、第１論理部２０、第２論理部３０，レベル変換部４０を備えている。
電圧検知部１０には、第１の高電位電圧（第１の電圧）ＶＮＤと、該電圧ＶＮＤより高い第２の高電位電圧（第２の電圧）ＶＵＰが供給される。電圧検知部１０は、両電圧ＶＮＤ，ＶＵＰを検知し、両電圧ＶＮＤ，ＶＵＰの供給状態に応じた検知信号を出力する。詳しくは、電圧検知部１０は、両電圧ＶＮＤ，ＶＵＰが供給されている場合にはＨ２レベルの検知信号ＤＸとＬレベルの検知信号ＤＺを出力し、第２の高電位電圧ＶＵＰが供給され第１の高電位電圧ＶＮＤが供給されていない場合にはＬレベルの検知信号ＤＸとＨ２レベルの検知信号ＤＺを出力する。
【００２４】
第１論理部２０には、入力信号Ｓｉｎと検知信号ＤＺとが入力される。更に、第１論理部２０には、第１の高電位電圧ＶＮＤが供給されている。第１論理部２０は、入力信号Ｓｉｎと検知信号ＤＺとに基づいて、第１の高電位電圧ＶＮＤ及び第２の高電位電圧ＶＵＰが供給されている場合には該入力信号Ｓｉｎに応じた第１の制御信号Ｓ１を出力する。一方、第１論理部２０は、入力信号Ｓｉｎと検知信号ＤＺとに基づいて、第２の高電位電圧ＶＵＰが供給され第１の高電位電圧ＶＮＤが供給されていない場合にはＬレベルの第１の制御信号Ｓ１を出力する。
【００２５】
第２論理部３０には、第１の制御信号Ｓ１と検知信号ＤＸとが入力される。更に、第２論理部３０には、第１の高電位電圧ＶＮＤ及び第２の高電位電圧ＶＵＰが供給されている。第２論理部３０は、第１の制御信号Ｓ１と検知信号ＤＸとに基づいて、第１の高電位電圧ＶＮＤ及び第２の高電位電圧ＶＵＰが供給されている場合には第１の制御信号Ｓ１に応じた第２の制御信号Ｓ２を出力する。一方、第２論理部３０は、第２の高電位電圧ＶＵＰが供給され第１の高電位電圧ＶＮＤが供給されていない場合にはＨ２レベルの第２の制御信号Ｓ２を出力する。
【００２６】
レベル変換部４０には、第１の制御信号Ｓ１と第２の制御信号Ｓ２とが入力される。更に、レベル変換部４０には、第２の高電位電圧ＶＵＰが供給されている。レベル変換部４０は、第１の制御信号Ｓ１又は第２の制御信号Ｓ２に基づいて、Ｈ２レベルの出力信号を生成する。
【００２７】
上記のように構成されたレベルシフト回路において、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰとが供給されている場合、第１論理部２０は入力信号Ｓｉｎに応じた第１の制御信号Ｓ１を出力し、第２論理部３０は第１の制御信号Ｓ１に応じた第２の制御信号Ｓ２を出力する。つまり、第１論理部２０と第２論理部３０は、入力信号Ｓｉｎに応じた制御信号Ｓ１，Ｓ２を出力する。そして、レベル変換部４０は、第１の制御信号Ｓ１又は第２の制御信号Ｓ２に基づいて、Ｈ２レベル又はＬレベルの出力信号Ｓｏｕｔを出力する。入力信号ＳｉｎはＨ１レベル又はＬレベルである。従って、レベルシフト回路は、Ｈ１レベル又はＬレベルの入力信号Ｓｉｎを、Ｈ２レベル又はＬレベルの出力信号Ｓｏｕｔにレベル変換する。
【００２８】
一方、レベルシフト回路において、第１の高電位電圧ＶＮＤが供給されず第２の高電位電圧ＶＵＰが供給されている場合、第１論理部２０及び第２論理部３０は、所定レベルの第１の制御信号Ｓ１及び第２の制御信号Ｓ２を出力する。つまり、レベル変換部４０に対して出力される制御信号Ｓ１，Ｓ２のレベルが固定される。従って、レベルシフト回路は、所定レベル（Ｈ２レベル又はＬレベル）の出力信号Ｓｏｕｔを出力する。
【００２９】
次に、各部の構成を詳述する。
図２に示すように、電圧検知部１０は、抵抗Ｒ１１，Ｒ１２、ＮチャネルＭＯＳトランジスタＴ１１、インバータ回路１１，１２を備えている。トランジスタＴ１１のゲートには第１の高電位電圧ＶＮＤが供給されるととともに、抵抗Ｒ１１を介して低電位電圧（第３の電圧：本実施形態ではグランド）に接続されている。トランジスタＴ１１のソースはグランドに接続され、ドレインには抵抗Ｒ１２を介して第２の高電位電圧ＶＵＰが供給されている。トランジスタＴ１１と抵抗Ｒ１２との間のノードはインバータ回路１１の入力端子に接続されている。
【００３０】
インバータ回路１１の出力端子はインバータ回路１２の入力端子に接続されている、即ち２つのインバータ回路１１，１２は直列接続されている。両インバータ回路１１，１２には動作電圧として第２の高電位電圧が供給されている。初段のインバータ回路１１は、トランジスタＴ１１のドレインの電位を論理反転したレベルの検知信号ＤＸを出力する。後段のインバータ回路１２は、検知信号ＤＸを論理反転した検知信号ＤＺを出力する。
【００３１】
第１論理部２０は、ＮＯＲ回路であり、ＰチャネルＭＯＳトランジスタＴ２１，Ｔ２２とＮチャネルＭＯＳトランジスタＴ２３，Ｔ２４とを備えている。トランジスタＴ２１のソースには第１の高電位電圧ＶＮＤが供給されている。トランジスタＴ２１のドレインは第２トランジスタＴ２２のソースに接続され、トランジスタＴ２２のドレインはトランジスタＴ２３，Ｔ２４のドレインに接続され、トランジスタＴ２３，Ｔ２４のソースはグランドに接続されている。トランジスタＴ２１，Ｔ２４のゲートには検知信号ＤＺが入力され、トランジスタＴ２２，Ｔ２３のゲートには入力信号Ｓｉｎが入力されている。そして、トランジスタＴ２２，Ｔ２３の間のノードから第１の制御信号Ｓ１が出力される。
【００３２】
第２論理部３０はＮＡＮＤ回路であり、ＰチャネルＭＯＳトランジスタＴ３１，Ｔ３２と、ＮチャネルＭＯＳトランジスタＴ３３，Ｔ３４とを備えている。トランジスタＴ３１のソースには第１の高電位電圧ＶＮＤが供給され、トランジスタＴ３２のソースには第２の高電位電圧ＶＵＰが供給されている。トランジスタＴ３１のドレインはトランジスタＴ３３のドレインに接続され、該トランジスタＴ３３のソースはトランジスタＴ３４のドレインに接続され、該トランジスタＴ３４のソースはグランドに接続されている。トランジスタＴ３１，Ｔ３３のゲートには第１論理部２０から出力される第１の制御信号Ｓ１が入力され、トランジスタＴ３２，Ｔ３４のゲートには検知信号ＤＸが入力されている。
【００３３】
更に、第２論理部３０は、トランジスタＴ３１，Ｔ３２のドレイン間に接続されたスイッチ手段としてのトランスファゲートＴＧと、該トランスファゲートＴＧを制御する制御回路としてのインバータ回路３１とを備えている。トランスファゲートＴＧは並列接続されたＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタから構成されている。ＮチャネルＭＯＳトランジスタのゲートには検知信号ＤＸが入力され、ＰチャネルＭＯＳトランジスタのゲートにはインバータ回路３１の出力信号Ｓ３が入力される。インバータ回路３１は第２の高電位電圧ＶＵＰとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタからなり、両トランジスタのゲートには検知信号ＤＸが入力される。従って、インバータ回路３１は、検知信号ＤＸを論理反転した出力信号Ｓ３を出力し、トランスファゲートＴＧは、検知信号ＤＸがＨ２レベルのときにオンし、検知信号ＤＸがＬレベルのときにオフする。そして、トランジスタＴ３２とトランスファゲートＴＧとの間のノードから第２の制御信号Ｓ２が出力される。
【００３４】
レベル変換部４０は、ＰチャネルＭＯＳトランジスタＴ４１，Ｔ４２とＮチャネルＭＯＳトランジスタＴ４３，Ｔ４４から構成されている。トランジスタＴ４１，Ｔ４２のソースには第２の高電位電圧ＶＵＰが供給され、トランジスタＴ４１のドレインはトランジスタＴ４２のゲートに接続され、トランジスタＴ４２のドレインはトランジスタＴ４１のゲートに接続されている。更に、両トランジスタＴ４１．Ｔ４２のドレインにはそれぞれトランジスタＴ４３，Ｔ４４のドレインが接続され、両トランジスタＴ４３，Ｔ４４のソースはグランドに接続されている。トランジスタＴ４３のゲートには第１論理部２０から出力される第１の制御信号Ｓ１が入力され、トランジスタＴ４４のゲートには第２論理部３０から出力される第２の制御信号Ｓ２が入力されている。
【００３５】
上記のように構成されたレベルシフト回路の作用を説明する。
［第１及び第２の高電位電圧ＶＮＤ，ＶＵＰが供給されている時］
電圧検知部１０のトランジスタＴ１１は、そのゲートに第１の高電位電圧ＶＮＤが供給されるためオンする。従って、電圧検知部１０は、Ｈ２レベルの検知信号ＤＸとＬレベルの検知信号ＤＺとを出力する。
【００３６】
第１論理部２０は、Ｌレベルの検知信号ＤＺに応答してトランジスタＴ２１がオンするとともにトランジスタＴ２４がオフするため、トランジスタＴ２１〜Ｔ２３により入力信号Ｓｉｎを反転した第１の制御信号Ｓ１を出力する。
【００３７】
第２論理部３０は、Ｈ２レベルの検知信号ＤＸに応答してトランジスタＴ３２がオフするとともにトランジスタＴ３４がオンする。更に、検知信号ＤＸに応答してトランスファゲートＴＧがオンする。従って、第２論理部３０は、トランジスタＴ３１，Ｔ３３，Ｔ３４により第１の制御信号Ｓ１を反転した第２の制御信号Ｓ２を出力する。
【００３８】
レベル変換部４０は、トランジスタＴ４３に第１の制御信号Ｓ１が入力され、トランジスタＴ４４にその信号Ｓ１を反転した第２の制御信号Ｓ２が入力されるため、両トランジスタＴ４３，Ｔ４４が相補的にオンオフする。そして、レベル変換部４０は、トランジスタＴ４３がオンした場合にはＨ２レベルの信号Ｓｏｕｔを出力し、トランジスタＴ４４がオンした場合にはＬレベルの信号Ｓｏｕｔを出力する。
【００３９】
従って、レベルシフト回路は、第１及び第２の高電位電圧ＶＮＤ，ＶＵＰが供給されている時、Ｈ１レベルの入力信号Ｓｉｎに応答してＬレベルの出力信号Ｓｏｕｔを出力し、Ｌレベルの入力信号Ｓｉｎに応答してＨ２レベルの出力信号Ｓｏｕｔを出力する。
【００４０】
［第２の高電位電圧ＶＵＰのみが供給されている時］
電圧検知部１０のトランジスタＴ１１は、ゲートが抵抗Ｒ１１を介してグランドに接続されているためにオフする。従って、電圧検知部１０は、Ｌレベルの検知信号ＤＸとＨ２レベルの検知信号ＤＺとを出力する。
【００４１】
第１論理部２０は、Ｈ２レベルの検知信号ＤＺに応答してトランジスタＴ２１がオフするとともにトランジスタＴ２４がオンするため、該トランジスタＴ２４によりＬレベルの第１の制御信号Ｓ１を出力する。
【００４２】
第２論理部３０は、Ｌレベルの検知信号ＤＸに応答してトランジスタＴ３２がオンするとともにトランジスタＴ３４がオフする。更に、検知信号ＤＸに応答してトランスファゲートＴＧがオフする。従って、第２論理部３０は、トランジスタＴ３２によりＨ２レベルの第２の制御信号Ｓ２を出力する。そして、トランスファゲートＴＧは第２の高電位電圧ＶＵＰから第１の高電位電圧ＶＮＤへと電流が流れるのを防ぐ。つまり、第２の高電位電圧ＶＵＰのみが供給されている場合、トランジスタＴ３２はオンし、トランジスタＴ３１のゲートにはＬレベルの第１の制御信号Ｓ１が入力されている。このため、トランジスタＴ３２のドレインとトランジスタＴ３１のドレイン間に電位差が生じる。そこで、両トランジスタＴ３１，Ｔ３２のドレイン間にトランスファゲートＴＧを挿入接続し、該トランスファゲートＴＧをオフすることで、第２の高電位電圧ＶＵＰから第１の高電位電圧ＶＮＤに向かって電流が流れるのを防ぐ。
【００４３】
レベル変換部４０は、トランジスタＴ４３にＬレベルの第１の制御信号Ｓ１が入力され、トランジスタＴ４４にＨ２レベルの第２の制御信号Ｓ２が入力されるため、トランジスタＴ４３がオフし、トランジスタＴ４４がオンする。従って、レベル変換部４０は、トランジスタＴ４２，Ｔ４４間の出力ノードの電位が固定され、Ｌレベルの信号Ｓｏｕｔを出力する。
【００４４】
従って、レベルシフト回路は、第１の高電位電圧ＶＮＤが供給されず、第２の高電位電圧ＶＵＰのみが供給されている時、Ｌレベルの出力信号Ｓｏｕｔを出力する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
【００４５】
（１）電圧検知部１０は、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰとの状態を検知して第１検知信号ＤＺと第２検知信号ＤＸを出力する。第１論理部２０は、入力信号Ｓｉｎと第１検知信号ＤＺとに基づいて、両高電位電圧ＶＮＤ，ＶＵＰが供給されている場合には該入力信号Ｓｉｎに応じた第１の制御信号Ｓ１を出力し、第２の高電位電圧ＶＵＰが供給され第１の高電位電圧ＶＮＤが供給されていない場合にはＬレベルの第１の制御信号Ｓ１を出力する。
【００４６】
第２論理部３０は、第１の制御信号Ｓ１と第２検知信号ＤＸとに基づいて、両高電位電圧ＶＮＤ，ＶＵＰが供給されている場合には該第１の制御信号Ｓ１に応じた第２の制御信号Ｓ２を出力し、第２の高電位電圧ＶＵＰが供給され第１の高電位電圧ＶＮＤが供給されていない場合にはＨ２レベルの第２の制御信号Ｓ２を出力する。レベル変換部４０は、第１の制御信号Ｓ１及び第２の制御信号Ｓ２に基づいて、Ｈ２レベル又はＬレベルの出力信号Ｓｏｕｔを生成する。
【００４７】
この構成によれば、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰとが供給されている場合には、第１論理部２０と第２論理部３０とがそれぞれ入力信号に応じた第１の制御信号Ｓ１と第２の制御信号Ｓ２とをそれぞれ出力するため、レベル変換部４０は入力信号Ｓｉｎに応じてＨ２レベルの出力信号Ｓｏｕｔを生成する。一方、第１の高電位電圧ＶＮＤが供給されず第２の高電位電圧ＶＵＰが供給されている場合には、第１論理部２０と第２論理部３０とがそれぞれ所定レベルの第１の制御信号Ｓ１と第２の制御信号Ｓ２とをそれぞれ出力するため、レベル変換部４０における論理が確定されて貫通電流が防止される。また、レベル変換部４０に対して容量を付加することないため、出力端子に対する負荷容量の増加を抑えることができる。
【００４８】
（２）第１論理部２０はＮＯＲ回路であり、第２論理部３０はＮＡＮＤ回路である。この構成によれば、第２の高電位電圧ＶＵＰのみが供給される場合は、入力信号に係わらず検知信号ＤＸ，ＤＺによって所定レベル（Ｈレベル又はＬレベル）の第１，第２の制御信号Ｓ１，Ｓ２をレベル変換部４０に供給することができ、出力信号Ｓｏｕｔの論理を確定することができる。
【００４９】
（３）電圧検知部１０は、第１の高電位電圧ＶＮＤが供給されるとともに抵抗Ｒ１１を介して低電位電圧が供給されるゲートと、低電位電圧が供給されるソースと、抵抗を介して第２の高電位電圧が供給されるドレインと、を有するＮチャネルＭＯＳトランジスタＴ１１を備える。更に、電圧検知部１０は、第２の高電位電圧ＶＵＰが供給され、入力端子がトランジスタＴ１１のドレインに接続され、第２検知信号ＤＸを出力するインバータ回路１１と、第２の高電位電圧ＶＵＰが供給され、入力端子がインバータ回路１１の出力端子に接続され、第１検知信号ＤＺを出力するインバータ回路１２と、を備えた。
【００５０】
この構成によれば、第１及び第２の高電位電圧ＶＮＤ，ＶＵＰが供給されている場合にはＮチャネルＭＯＳトランジスタＴ１１がオンし、第１の高電位電圧ＶＮＤが供給されていない場合にはＮチャネルＭＯＳトランジスタＴ１１がオフする。このため、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰの供給状態に応じた検知信号ＤＺ，ＤＸを生成することができる。
【００５１】
（４）電圧検知部１０は、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰとの状態を検知して相補な第１及び第２検知信号ＤＺ，ＤＸを生成し、第１論理部２０には第１検知信号ＤＺが供給され、第２論理部３０には第２検知信号ＤＸが供給されるようにした。この構成によれば、第２の高電位電圧ＶＵＰのみが供給される場合は、入力信号Ｓｉｎに係わらず検知信号ＤＺ，ＤＸによってＬレベルの第１の制御信号Ｓ１とＨレベルの第２の制御信号Ｓ２をレベル変換部４０に供給することができ、出力信号Ｓｏｕｔの論理を確定することができる。
【００５２】
（５）第２論理部３０は、第１の高電位電圧ＶＮＤが供給され、第１の制御信号Ｓ１によりオンオフするトランジスタＴ３１と、第２の高電位電圧ＶＵＰが供給され、検知信号ＤＸによりオンオフするトランジスタＴ３２とを備える。更に、第２論理部３０は、トランジスタＴ３１とトランジスタＴ３２との間に接続され、検知信号ＤＸによりトランジスタＴ３２と相補的にオンオフするトランスファゲートＴＧとを備える。そして、トランジスタＴ３２とトランスファゲートＴＧとの間のノードから第２の制御信号Ｓ２を出力するようにした。
【００５３】
第１の高電位電圧ＶＮＤが供給されていない場合、トランジスタＴ３１，Ｔ３２がオンし、トランジスタＴ３２のドレインとトランジスタＴ３１のドレイン間に電位差が生じる。このため、トランジスタＴ３１とトランジスタＴ３２との間に接続したトランスファゲートＴＧをオフすることで、第２の高電位電圧ＶＵＰから第１の高電位電圧ＶＮＤに向かって電流が流れるのを防止することができる。
【００５４】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図３，図４に従って説明する。尚、第１実施形態と同じ部材については同じ符号を付して説明する。
【００５５】
図３に示すように、半導体集積回路装置の動作制御部５１は、該装置の動作状態を制御するための動作制御信号ＯＣを電源スイッチ制御部５２、回路ブロック５３，５４に出力する。電源スイッチ制御部５２は、動作制御信号ＯＣに応答して生成したスイッチ制御信号ＳＣを電源スイッチ５５及びレベルシフト回路５６に出力する。
【００５６】
電源スイッチ５５には高電位電圧（第２の電圧）ＶＤＤが供給されている。電源スイッチ５５はスイッチ制御信号ＳＣに応答してオンオフする。オンした電源スイッチ５５は、高電位電圧ＶＤＤを第１の回路ブロック５３及びレベルシフト回路５６に供給し、オフした電源スイッチ５５は第１の回路ブロック５３及びレベルシフト回路５６に対する高電位電圧ＶＤＤの供給を停止する。高電位電圧ＶＤＤは、第２の回路ブロック５４及びレベルシフト回路５６に供給される。
【００５７】
従って、第１の回路ブロック５３及びレベルシフト回路５６の一部には電源スイッチ５５のオンオフに応じて高電位電圧ＶＤＤが供給／停止される。一方、第２の回路ブロック５４及びレベルシフト回路５６の一部には高電位電圧ＶＤＤが常時（電源スイッチ５５のオンオフに係わらず）供給される。ここで、常時供給される高電位電圧と、電源スイッチ５５の動作に応じて間欠的に供給される高電位電圧とを区別するために、電源スイッチ５５を介して第１の回路ブロック５３及びレベルシフト回路５６の一部に供給される高電位電圧を、高電位電圧（第１の電圧）ＶＤ１とする。従って、電源スイッチ５５をオンオフ制御することにより、高電位電圧ＶＤ１の供給・停止を容易に制御することができる。
【００５８】
電源スイッチ５５はスイッチ制御信号ＳＣに応答してオンオフし、そのスイッチ制御信号ＳＣは動作制御信号ＯＣに応じて生成される。即ち、電源スイッチ５５は、半導体集積回路装置の動作状態に応じてオンオフされる。これにより、第１の回路ブロック５３は、半導体集積回路装置の動作に応じて駆動／停止される回路であり、第２の回路ブロック５４は動作状態に係わらず駆動される回路である。
【００５９】
上記したように、レベルシフト回路５６は、第１の高電位電圧ＶＤ１と第２の高電位電圧ＶＤＤとが供給されている。レベルシフト回路５６は、第１の回路ブロック５３から入力される第１の高電位電圧ＶＤ１レベルの信号を、第２の回路ブロック５４に供給される第２の高電位電圧ＶＤＤレベルの信号に変換する。更に、レベルシフト回路５６は、第１の高電位電圧ＶＤ１が供給されてにない場合、第２の高電位電圧ＶＤＤに基づいて第２の回路ブロック５４の入力信号レベルを保持する。
【００６０】
つまり、本実施形態の半導体集積回路装置は、２つの動作モードを有している。第１の動作モードは第１及び第２の回路ブロック５３，５４を動作させるものであり、第２の動作モードは第１の回路ブロック５３を停止するとともに第２の回路ブロック５４を動作せるものである。このような半導体集積回路装置の一具体例を以下に示す。
【００６１】
半導体集積回路装置は、例えばプロジェクタのように画像を表示する装置に用いられる。第１の回路ブロック５３は、画像処理回路であって、図示しない記憶回路に記憶された画像データを処理（例えば、圧縮された画像データを解凍する処理）し、処理後のデータを出力する。第２の回路ブロック５４は、画像表示のためのドライブ回路であって、第１の回路ブロック５３から出力されるデータを記憶するとともに、そのデータに応じて図示しない表示パネル（例えばＬＣＤ）を駆動する。
【００６２】
画像を表示するプロジェクタは、表示する画像を一定時間毎に変更するスライドモードと、同じ画像を表示する固定表示モードとを有している。スライドモードにおいて、第１の回路ブロック５３は次に表示する画像データを処理し、第２の回路ブロック５４は処理後の画像データを表示パネルに出力する。
【００６３】
固定表示モードにおいて、第２の回路ブロック５４は、画像データを表示パネルに出力するが、第１の回路ブロック５３は、表示する画像を変更しないかぎり停止させることができる。従って、動作制御部５１は、動作モードに応じて、スライドモードの時にはＨレベルの制御信号ＯＣを、固定表示モードの時にはＬレベルの制御信号ＯＣを出力する。
【００６４】
電源スイッチ制御部５２は、Ｈレベルの制御信号ＯＣに応答してＨレベルのスイッチ制御信号ＳＣを出力し、Ｌレベルの制御信号ＯＣに応答してＬレベルのスイッチ制御信号ＳＣを出力する。電源スイッチ５５は、Ｈレベルのスイッチ制御信号ＳＣに応答してオンし、Ｌレベルのスイッチ制御信号ＳＣに応答してオフする。従って、スライドモードの時には第１の回路ブロック５３に第１の高電位電圧ＶＤ１が供給され、表示固定モードの時には第１の高電位電圧ＶＤ１が停止される。
【００６５】
図４に示すように、本実施形態のレベルシフト回路５６は、第１論理部２０、第２論理部３０，レベル変換部４０を備えており、電圧検知部１０を備えていない。これは、レベルシフト回路５６を備えた半導体集積回路装置において、第１の回路ブロック５３に対する高電位電圧ＶＤ１の供給／停止を、自らの動作モードにより制御しているため、実際の高電位電圧ＶＤ１の供給／停止を検知する必要が無いからである。
【００６６】
第２論理部３０のインバータ回路３１には、検知信号ＤＸとしてスイッチ制御信号ＳＣが入力される。そのインバータ回路３１の出力端子は第１論理部２０のトランジスタＴ２１，Ｔ２４のゲートに接続されている。インバータ回路３１は、スイッチ制御信号ＳＣを論理反転した信号Ｓ３、つまり検知信号ＤＸを論理反転した検知信号ＤＺを出力する。このように、本実施形態のレベルシフト回路５６では、第２論理部３０を構成するインバータ回路３１が、検知信号ＤＸを論理反転した検知信号ＤＺを出力する機能を果たす。
【００６７】
このように構成されたレベルシフト回路５６は、第一実施形態と同様に、第１の高電位電圧ＶＤ１及び第２の高電位電圧ＶＤＤが供給されている時には、入力信号Ｓｉｎと論理が反転された信号Ｓｏｕｔを出力する。そして、レベルシフト回路５６は、第１の高電位電圧ＶＤ１が停止され、第２の高電位電圧ＶＤＤが供給されている時には、スイッチ制御信号ＳＣに応答して、固定されたレベル（Ｌレベル）の信号Ｓｏｕｔを出力する。
【００６８】
尚、図４には、１つの信号Ｓｉｎに対する回路構成を示した。第１の回路ブロック５３と第２の回路ブロック５４とが複数の信号線により接続されて複数ビットのデータをパラレルに出力する場合、図４に示すレベルシフト回路５６は、複数の信号線のそれぞれに対して備えられる。一方、第１の回路ブロック５３が１つの信号線により接続されて複数ビットのデータをシリアルに出力する場合、図４に示すレベルシフト回路５６は１つの信号線に対して１つ備えられる。
【００６９】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）動作状態に応じて電源スイッチ５５をオンオフ制御するとともに、その電源スイッチ５５を制御するためのスイッチ制御信号ＳＣをレベルシフト回路５６に供給する。レベルシフト回路５６は、スイッチ制御信号ＳＣに応答して、入力信号Ｓｉｎに応じた（論理を反転した）信号Ｓｏｕｔ、又は固定されたレベル（Ｌレベル）の信号Ｓｏｕｔを出力する。この構成によれば、動作モードに応じて、第１の回路ブロック５３及びレベルシフト回路５６の一部に対する第１の高電位電圧ＶＤ１の供給を停止することで、動作中における消費電流を低減することができる。そして、第１の高電位電圧ＶＤ１の供給を停止した場合においても、第２の回路ブロック５４の入力信号のレベルを固定することにより、その第２の回路ブロック５４が誤動作するのを防止することができる。
【００７０】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記第一実施形態では、レベルシフト回路に電圧検知部１０を備える構成としたが、第二実施形態のように、電圧検知部１０を除いた回路（第１論理部２０、第２論理部３０、レベル変換部４０）によりレベルシフト回路を構成してもよい。そして、複数のレベルシフト回路に対して１つの電圧検知部１０を備える構成としてもよい。例えば、図５に示すように、第１の回路ブロック６１から第２の回路ブロック６２に対して複数（図５において２つ）の信号を出力する。そして、第二実施形態と同様に、第１の回路ブロック６１には電源スイッチ６３を介して高電位電圧ＶＤＤに基づく第１の高電位電圧ＶＤ１を供給／停止し、第２の回路ブロック６２には第２の高電位電圧ＶＤＤを供給する。このような回路において、第１の回路ブロック６１から出力される信号のそれぞれをレベルシフト回路６４に入力する。これらのレベルシフト回路６４は、第二実施形態と同様に、電圧検知部１０を除いた回路（第１論理部２０、第２論理部３０、レベル変換部４０）から構成される。そして、これらのレベルシフト回路６４を、１つの電圧検知部１０により制御する。このように構成された半導体集積回路装置においても、第一、第二実施形態と同様の効果を奏する。
【００７１】
・上記実施形態では、ＮＯＲ回路である第１論理部２０に入力信号Ｓｉｎを入力し、その第１論理部２０から出力される第１の制御信号Ｓ１をＮＡＮＤ回路である第２論理部３０に入力する構成としたが、接続を逆にしてもよい。つまり、図６に示すように、ＮＡＮＤ回路である第２論理部３０に入力信号Ｓｉｎを入力し、その第２論理部３０から出力される第２の制御信号Ｓ２をＮＯＲ回路である第１論理部２０に入力する構成としてもよい。このように構成されたレベルシフト回路においても、上記実施形態と同様に、容量を付加することなく、第１の高電位電圧ＶＮＤが供給されず第２の高電位電圧ＶＵＰが供給されている時に固定された（Ｈ２レベル）の出力信号Ｓｏｕｔを出力することができる。
【００７２】
・上記実施形態では、第２論理部３０にスイッチ手段としてＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなるトランスファゲートＴＧを備えたが、ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタのみを備える構成としてもよい。
【００７３】
・上記実施形態では、レベル変換部４０において、トランジスタＴ４２とトランジスタＴ４４との間のノードから出力信号Ｓｏｕｔを出力するようにしたが、トランジスタＴ４１とトランジスタＴ４３との間のノードから出力信号を出力するようにしてもよい。
【００７４】
・上記第一実施形態において、電圧検知部１０のインバータ回路１２を省略するとともに、第二実施形態と同様に、第２論理部３０を構成するインバータ回路３１の出力信号Ｓ３を検知信号ＤＺとして第１論理部２０に供給するようにしてもよい。また、第二実施形態において、インバータ回路を追加し、そのインバータ回路によりスイッチ制御信号ＳＣ（検知信号ＤＸ）の論理を反転した検知信号ＤＺを生成して第１論理部２０に供給するようにしてもよい。
【００７５】
・第一実施形態では、第１の高電位電圧ＶＮＤよりも第２の高電位電圧ＶＵＰを高い電圧として入力信号Ｓｉｎのレベルを上げて出力するレベルシフト回路としたが、第１の高電位電圧ＶＮＤと第２の高電位電圧ＶＵＰを同じ電圧とする、つまり入力信号Ｓｉｎと同じ電圧レベルの出力信号Ｓｏｕｔを出力するレベルシフト回路としてもよい。また、第１の高電位電圧ＶＮＤを第２の高電位電圧ＶＵＰよりも低い電圧とする、つまり入力信号Ｓｉｎの電圧レベルを下げて出力するレベルシフト回路としてもよい。同様に、第二実施形態に対して、高電位電圧ＶＤ１を高電位電圧ＶＤＤと別に供給する（又は高電位電圧ＶＤＤから電圧変換により高電位電圧ＶＤ１を生成する）とともに、高電位電圧ＶＤ１を高電位電圧ＶＤＤよりも低い又は高くするようにしてもよい。即ち、上記各実施形態のレベルシフト回路を、入力信号のレベルを上げて出力するレベルシフト回路、入力信号のレベルを下げて出力するレベルシフト回路、入力信号と同じレベルの信号を出力するレベルシフト回路に具体化が可能である。
【図面の簡単な説明】
【００７６】
【図１】レベルシフト回路のブロック回路図である。
【図２】レベルシフト回路の回路図である。
【図３】半導体集積回路装置のブロック回路図である。
【図４】レベルシフト回路の回路図である。
【図５】半導体集積回路装置のブロック回路図である。
【図６】別のレベルシフト回路の回路図である。
【符号の説明】
【００７７】
１０  電圧検知部
２０  第１論理部
３０  第２論理部
４０  レベル変換部
ＤＸ，ＤＺ  検知信号
Ｓ１  第１の制御信号
Ｓ２  第２の制御信号
Ｓｉｎ  入力信号
Ｓｏｕｔ  出力信号
ＳＣ  動作制御信号
ＶＤ１，ＶＮＤ  第１の高電位電圧
ＶＤＤ，ＶＵＰ  第２の高電位電圧
【図１】
2008079298.tif 000003
【図２】
2008079298.tif 000004
【図３】
2008079298.tif 000005
【図４】
2008079298.tif 000006
【図５】
2008079298.tif 000007
【図６】
2008079298.tif 000008