(57)【要約】【課題】情報の記録を安定して行うことができ、高い信頼性を有する記憶素子を提供する。【解決手段】情報を磁性体の磁化状態により保持する記憶層３と、この記憶層３に対して非磁性層１５を介して、磁化の向きが固定された磁化固定層２とを有し、積層方向に電流を流すことにより、記憶層３の磁化Ｍ１の向きが変化して、記憶層３に対して情報の記録が行われ、記憶層３の近傍に、互いに異なる向きに磁化Ｍ２１，Ｍ２２の向きが固定された、２つの磁化層１７，１８が設けられている記憶素子１を構成する。【選択図】図１
2008084950.tif 000002
【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記記憶層の近傍に、互いに異なる向きに磁化の向きが固定された、２つの磁化層が設けられている
ことを特徴とする記憶素子。
【請求項２】
前記２つの磁化層の磁化の向きが、互いに正反対の向きであることを特徴とする請求項１に記載の記憶素子。
【請求項３】
前記２つの磁化層が、前記積層方向に沿って形成されていることを特徴とする請求項１に記載の記憶素子。
【請求項４】
前記２つの磁化層の磁化の向きが、前記積層方向から、前記記憶層の磁化容易軸方向又は磁化困難軸方向に傾斜していることを特徴とする請求項１に記載の記憶素子。
【請求項５】
情報を磁性体の磁化状態により保持する記憶層と、前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
前記記憶素子の前記積層方向に流す電流を供給する配線とを備え、
前記記憶素子は、前記記憶層の近傍に、互いに異なる向きに磁化の向きが固定された、２つの磁化層が設けられている
ことを特徴とするメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁性体の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
【背景技術】
【０００２】
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
【０００３】
不揮発性メモリとしては、半導体フラッシュメモリやＦｅＲＡＭ（強誘電体不揮発メモリ）等が実用化されており、さらなる高性能化に向けて活発な研究開発が行われている。
【０００４】
最近、磁性体を利用した新しい不揮発メモリとして、トンネル磁気抵抗効果を利用したＭＲＡＭ（Magnetic Random Access Memory）の開発進捗が著しく、注目を集めている（例えば、非特許文献１参照）。
【０００５】
このＭＲＡＭは、情報の記録を行う微小な記憶素子を規則的に配置し、その各々にアクセスできるように、配線例えばワード線及びビット線を設けた構造を有している。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
【０００６】
そして、磁気メモリ素子の構成としては、上述の記憶層と、トンネル絶縁膜（非磁性スペーサ膜）と、磁化の向きが固定された磁化固定層とから成る、いわゆる磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を用いた構造が採用されている。磁化固定層の磁化の向きは、例えば反強磁性層を設けることにより固定することができる。
【０００７】
このような構造においては、記憶層の磁化の向きと磁化固定層の磁化の向きとのなす角度に応じて、トンネル絶縁膜を流れるトンネル電流に対する抵抗値が変化する、いわゆるトンネル磁気抵抗効果を生じるため、このトンネル磁気抵抗効果を利用して、情報の書き込み（記録）を行うことができる。この抵抗値の大きさは、記憶層の磁化の向きと磁化固定層の磁化の向きとが反平行であるときに最大値をとり、平行であるときに最小値をとる。
【０００８】
このように構成した磁気メモリ素子において、磁気メモリ素子への情報の書き込み（記録）は、ワード線及びビット線の両方に電流を流すことにより発生する合成電流磁界により、磁気メモリ素子の記憶層の磁化の向きを制御することにより行うことができる。一般的には、このときの磁化の向き（磁化状態）の違いを、「０」情報と「１」情報とにそれぞれ対応させて記憶させる。
そして、記憶素子に情報の記録（書き込み）を行う方法には、アステロイド特性を利用した方法（例えば、特許文献１参照）とスイッチング特性を利用した方法（例えば、特許文献２参照）がある。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
【０００９】
このＭＲＡＭを他の不揮発メモリと比較した場合、最大の特長は、強磁性体から成る記憶層の磁化の向きを反転させることにより、「０」情報と「１」情報とを書き換えるため、高速かつほぼ無限(＞１０１５回)の書き換えが可能であることである。
【００１０】
しかしながら、ＭＲＡＭにおいては、記録された情報を書き換えるために、比較的大きい電流磁界を発生させる必要があり、アドレス配線にある程度大きい（例えば数ｍＡ〜数十ｍＡ）電流を流さなければならない。そのため消費電力が大きくなる。
【００１１】
また、ＭＲＡＭにおいては、書き込み用のアドレス配線と読み出し用のアドレス配線をそれぞれ必要とするため、構造的にメモリセルの微細化が困難であった。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
【００１２】
そこで、この問題を解決するための一つの方法として、電流磁界によらないで記録を行う構成が研究されており、なかでも、より少ない電流で磁化反転が可能な構成として、スピントランスファによる磁化反転を利用する構成のメモリが注目されている（例えば、特許文献３参照）。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである（例えば、特許文献４参照）。
即ち、磁化の向きが固定された磁性層（磁化固定層）を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層（磁化自由層）に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層（磁化自由層）の磁化の向きを反転させることができる。
【００１３】
例えば、磁化固定層と磁化自由層とを有する、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【００１４】
これにより、磁化固定層と磁化自由層（記憶層）とを有する記憶素子を構成し、記憶素子に流す電流の極性を変えることにより、記憶層の磁化の向きを反転させ、「０」情報と「１」情報との書き換えを行う。
記録された情報の読み出しは、磁化固定層と磁化自由層（記憶層）との間にトンネル絶縁層を設けた構成とすることにより、ＭＲＡＭと同様にトンネル磁気抵抗効果を利用することができる。
【００１５】
そして、スピントランスファによる磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
磁化反転のために記憶素子に流す電流の絶対値は、例えば０．１μｍ程度のスケールの記憶素子で１ｍＡ以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
【００１６】
しかも、ＭＲＡＭで必要であった記録用ワード線が不要となるため、メモリセルの構成が単純になるという利点もある。
【００１７】
以下、スピントランスファを利用した記憶素子をＳｐＲＡＭ(Spin transfer Random Access Memory)と呼び、スピントランスファを引き起こすスピン偏極電子流をスピン注入電流(Spin injection current)と呼ぶことにする。
【００１８】
高速かつ書換え回数がほぼ無限大であるというＭＲＡＭの利点を保ったまま、低消費電力化、大容量化を可能とした不揮発メモリとして、ＳｐＲＡＭには大きな期待が寄せられている。
【００１９】
ここで、従来のスピントランスファを使用するメモリ（ＳｐＲＡＭ）のメモリセルの模式的断面図を図７に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはＭＯＳトランジスタ等を用いることができるが、図７に示すメモリセルはＭＯＳトランジスタを用いている。
【００２０】
まず、ＳｐＲＡＭのメモリセルを構成する記憶素子１０１の構成を説明する。
第１の磁化固定層１１２及び第２の磁化固定層１１４は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。即ち、固定層１０２は、２層の磁性層（第１の磁化固定層１１２及び第２の磁化固定層１１４）を有している。
強磁性層１１６は、その磁化Ｍ１の向きが比較的容易に回転するように構成されており、この強磁性層１１６によって記憶層（磁化自由層）１０３が構成される。
第２の磁化固定層１１４と強磁性層１１６との間、即ち固定層１０２と記憶層（磁化自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（磁化自由層）１０３とにより、ＴＭＲ（トンネル磁気抵抗効果）素子が構成されている。
そして、上述の各層１１１〜１１６と、下地膜１１０及びトップコート層１１７により、ＴＭＲ素子から成る記憶素子１０１が構成されている。
【００２１】
また、シリコン基板１２０中に選択用ＭＯＳトランジスタ１２１が形成され、この選択用ＭＯＳトランジスタ１２１の一方の拡散層１２３上に接続プラグ１０７が形成されている。この接続プラグ１０７上に、記憶素子１０１の下地膜１１０が接続されている。選択用ＭＯＳトランジスタ１２１のもう一方の拡散層１２２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート１０６は、選択信号線と接続されている。
記憶素子１０１のトップコート層１１７は、その上のビット線（ＢＬ）１０５に接続されている。
【００２２】
定常状態において、非磁性層１１３を介した強い反強磁性結合により、第１の磁化固定層１１２の磁化Ｍ１１と第２の磁化固定層１１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
【００２３】
そして、トンネル絶縁層１１５を挟む、記憶層１０３の強磁性層１１６の磁化Ｍ１の向きと、固定層１０２の第２の磁化固定層１１４の磁化Ｍ１２の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層１１４，１１５，１１６から成るＴＭＲ素子の抵抗値が変化する。２つの磁化Ｍ１，Ｍ１２が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。ＴＭＲ素子（１１４，１１５，１１６）の抵抗値が変化すると、記憶素子１０１全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「０」情報に割り当て、抵抗値が高い状態を「１」情報に割り当てることにより、２値（１ビット）の情報を記録することができる。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、スピン注入電流Ｉｚを流す必要がある。このスピン注入電流Ｉｚは、記憶素子１０１及び拡散層１２３及びビット線１０５を通過する。
【００２４】
このスピン注入電流Ｉｚの極性を変えることにより、記憶素子１０１を流れるスピン注入電流Ｉｚを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子１０１の記憶層１０３の磁化Ｍ１の向きを変化させて、メモリセルの情報を書き換えることができる。
【００２５】
ところで、記憶素子の記憶層の磁化の向きを反転させるために、記憶素子にスピン注入電流を流すだけでなく、記憶素子の他にバイアス電流磁界を印加するＳｐＲＡＭの構成が提案されている（特許文献５参照）。
具体的には、例えば図７に示す構成において、ビット線１０５を通じて記憶素子１０１にスピン注入電流Ｉｚを流すと共に、ビット線１０５を流れる電流（スピン注入電流Ｉｚに等しい）により発生したバイアス電流磁界Ｈｘ（図示せず）を、記憶素子１０１の記憶層１０３に印加する。
これにより、記憶層１０３の磁化Ｍ１の向きを、効率良く変化させることが可能になる。
【００２６】
以下、スピン注入電流Ｉｚを縦軸にして、バイアス電流磁界Ｈｘを横軸にして、メモリセルの状態を表現した状態図を、ｐｈａｓｅ  ｄｉａｇｒａｍと呼ぶ。なお、スピン注入電流Ｉｚや、バイアス電流磁界Ｈｘを発生させるバイアス電流を、パルス電流とする場合には、パルス電流の波高値を用いてｐｈａｓｅ  ｄｉａｇｒａｍを作製する。
【００２７】
ところで、膜厚方向に磁化された垂直磁化層を記憶層（磁化自由層）上に設けて記憶素子を構成して、記憶層（磁化自由層）の磁化容易軸方向に縦バイアス磁界を印加しながら、スピン注入電流パルスを流すと、極めて短時間かつ低電流で記憶層の磁化の向きを反転することができる。
この方法は、Relaxing-precessionalmagnetization switchingと呼ばれている（非特許文献２参照）。
【００２８】
この垂直磁化層を、図７に示した記憶素子１０１に適用した記憶素子について、その概略構成図を図８に示す。
図８に示す記憶素子１３１は、図７に示した記憶素子１０１に対して、さらに記憶層（磁化自由層）１０３とキャップ層１１７との間に、膜厚方向の磁化Ｍ２１を有する垂直磁化層１１８が設けられ、この垂直磁化層１１８と記憶層１０３との間に非磁性層１１９が設けられている。
【００２９】
この構成の記憶素子１３１において、記憶層（磁化自由層）１０３の磁化Ｍfree（＝Ｍ１）に作用するスピントルクの大きさは、ベクトル三重積Ｍfree×Ｍfree×Ｍperpenに比例する。ただし、Ｍperpenは垂直磁化層１１８の磁化（＝Ｍ２１）である。
初期状態では、記憶層（磁化自由層）１０３の磁化Ｍfreeと垂直磁化層１１８の磁化Ｍperpenとが直交状態にあるので、最初に作用するスピントルクは極めて大きく、磁化反転電流の電流量及びパルス幅を大幅に低減することができる。
【００３０】
【非特許文献１】J.Nahas et al.,IEEE/ISSCC 2004 Visulas Supplement,p.22
【非特許文献２】H. Morise, S. Nakamura, Journal of Magnetism and Magnetic Materials, In Press, Corrected Proof, Available online 4 April 2006
【特許文献１】特開平１０−１１６４９０公報
【特許文献２】米国特許出願公開第２００３／００７２１７４号明細書
【特許文献３】米国特許第５６９５８６４号明細書
【特許文献４】特開２００３−１７７８２号公報
【特許文献５】特開２００５−２７７１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
一般的なｐｈａｓｅ  ｄｉａｇｒａｍは、ヒステリシス領域と、初期磁化状態に関わらずメモリセルを低抵抗状態即ち０状態にする領域（０状態の領域）と、初期磁化状態に関わらずメモリセルを高抵抗状態即ち１状態にする領域（１状態の領域）と、前述した３領域が混在した不安定動作領域とを含む。
ＳｐＲＡＭが現実的な余裕（動作マージン）を有するメモリとして機能するためには、３つの領域（ヒステリシス領域、０状態の領域、及び１状態の領域）が充分に広く独立して存在している必要がある。
ヒステリシス領域を、双安定動作領域とも呼ぶことができる。また、０状態の領域及び１状態の領域を、単安定動作領域とも呼ぶことができる。
【００３２】
ここで、図８に示す垂直磁化層１１８を設けた記憶素子１３１において、測定したｐｈａｓｅ  ｄｉａｇｒａｍの一例を、図９Ａ及び図９Ｂに示す。図９Ａは、スピン注入電流Ｉｚの電流パルスのパルス幅（持続時間）を１５０ｐｓ（ピコ秒）とした場合である。図９Ｂは、スピン注入電流Ｉｚの電流パルスのパルス幅を１ｎｓ（ナノ秒）とした場合である。
これら図９Ａ及び図９Ｂに示すｐｈａｓｅ  ｄｉａｇｒａｍは、スピン注入電流Ｉｚのパルス波高値を縦軸に、バイアス電流磁界Ｈｘのパルス波高値を横軸にして、メモリセルの状態を示した状態図である。
【００３３】
この構成の記憶素子１３１では、前述したように、磁化反転電流の電流量及びパルス幅を大幅に低減することができる。
そのため、スピン注入電流Ｉｚのパルス幅が極端に短いとき、例えば１５０ｐｓ以下においても、ｐｈａｓｅ  ｄｉａｇｒａｍにおける、双安定動作領域（ヒステリシス領域８０）と単安定動作領域（０状態の領域８１及び１状態の領域８２）とを分離することが可能になる。
【００３４】
そして、図９Ａに示すように、パルス幅を１５０ｐｓと極端に短くした場合には、図中右上（第一象限）及び左下（第三象限）の端部に、３つの状態８０，８１，８２が混在した不安定動作領域８３が現れている。
このように不安定動作領域８３が現れる場合には、この不安定動作領域８３にかからないように、磁化反転の動作を行う際のスピン注入電流Ｉｚ及びバイアス電流磁界Ｈｘを設定する。
【００３５】
しかしながら、図８に示した記憶素子１３１では、垂直磁化層１１８を設けたことにより記憶層１０３にかかるスピントルクが極めて大きくなるので、スピン注入電流Ｉｚのパルス幅が長くなると、記憶層１０３にスピン波が誘起される。このスピン波によって、記憶層１０３の磁区状態が乱れることがある。
記憶層１０３の磁区状態が乱れると、記憶層１０３の磁化Ｍ１の向きを反転させる過程において、コヒーレンシが低下する。その結果、電流パルスのオフ時の磁化状態が不定になる、即ち一定しなくなる、という傾向がある。この傾向は、スピン注入電流Ｉｚのパルス幅を長くする程、顕著になる。
【００３６】
パルス幅がごく短いうちはまだ良いが、図９Ｂに示すように、パルス幅を１ｎｓとした場合には、ｐｈａｓｅ  ｄｉａｇｒａｍの広い範囲が不安定動作領域８３となってしまう。
このようにパルス幅をある程度長くすると、不安定動作領域８３が広い範囲に分布するので、安定した動作を行うことが困難になる。
従って、この構成の記憶素子１３１では、パルス幅に対するマージンが狭くなる。
【００３７】
上述した問題の解決のために、本発明においては、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子、及び記憶素子を備えたメモリを提供するものである。
【課題を解決するための手段】
【００３８】
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であって、記憶層の近傍に、互いに異なる向きに磁化の向きが固定された、２つの磁化層が設けられているものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子が上記本発明の記憶素子の構成であるものである。
【００３９】
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して非磁性層を介して磁化固定層が設けられ、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であるので、積層方向に電流を流すことによってスピン注入により記憶層の磁化の向きを変化させて、情報の記録を行うことができる。
そして、記憶層の近傍に、互いに異なる向きに磁化の向きが固定された、２つの磁化層が設けられていることにより、これら２つの磁化層から、記憶層に対して向きの異なる２つのスピントルクが作用する。これにより、スピン波の誘起を抑えて、記憶層の磁化の向きを変化させる過程（磁化過程）のコヒーレンシを向上させることができるため、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
【００４０】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子が上記本発明の記憶素子の構成であることにより、配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入電流のパルス幅によらず、情報の記録を安定して行うことが可能になる。
【発明の効果】
【００４１】
上述の本発明によれば、スピン注入電流のパルス幅によらず、スイッチングを安定して行うことが可能になることにより、スピン注入電流のパルス幅に対するマージンが広くなる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子を実現することができる。
【００４２】
また、パルス幅に対するマージンが広くなるので、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができるので、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
即ち、本発明により、安定して動作する記憶容量の大きいメモリを実現することができる。
【発明を実施するための最良の形態】
【００４３】
本発明の一実施の形態として、記憶素子の概略構成図（断面図）を、図１に示す。
この記憶素子１は、ＴＭＲ（トンネル磁気抵抗効果）素子から構成されている。
第１の磁化固定層１２及び第２の磁化固定層１４が、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。即ち、固定層２は、２層の磁性層（第１の磁化固定層１２及び第２の磁化固定層１４）を有している。
強磁性層１６は、その磁化Ｍ１の向きが比較的容易に回転するように構成されており、この強磁性層１６によって記憶層（磁化自由層）３が構成される。
第２の磁化固定層１４と強磁性層１６との間、即ち固定層２と記憶層（磁化自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（磁化自由層）３とにより、ＴＭＲ（トンネル磁気抵抗効果）素子が構成されている。
【００４４】
定常状態において、非磁性層１３を介した強い反強磁性結合により、第１の磁化固定層１２の磁化Ｍ１１と第２の磁化固定層１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
通常、第１の磁化固定層１２と第２の磁化固定層１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
【００４５】
そして、トンネル絶縁層１５を挟む、記憶層３の強磁性層１６の磁化Ｍ１の向きと、固定層２の第２の磁化固定層１４の磁化Ｍ１２の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層１４，１５，１６から成るＴＭＲ素子の抵抗値が変化する。２つの磁化Ｍ１，Ｍ１２が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。ＴＭＲ素子（１４，１５，１６）の抵抗値が変化すると、記憶素子１全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「０」情報に割り当て、抵抗値が高い状態を「１」情報に割り当てることにより、２値（１ビット）の情報を記録することができる。
【００４６】
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、記憶素子１の積層方向にスピン注入電流Ｉｚを流す必要がある。
このスピン注入電流Ｉｚの極性を変えることにより、記憶素子１を流れるスピン注入電流Ｉｚを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子１の記憶層３の磁化Ｍ１の向きを変化させて、メモリセルの情報を書き換えることができる。
【００４７】
なお、本実施の形態の記憶素子１も、図７に示した従来の記憶素子１０１と同様に、シリコン基板に形成した選択用ＭＯＳトランジスタに接続して、メモリセルの読み出しを行う構成とすることができる。
また、配線に記憶素子１を接続して、この配線を通じて記憶素子１の積層方向にスピン注入電流Ｉｚを流す構成とすることができる。
【００４８】
本実施の形態の記憶素子１においては、特に、記憶層（磁化自由層）３の上方に、上向きに固定された磁化Ｍ２１を有する第１の磁化層１７と、下向きに固定された磁化Ｍ２２を有する第２の磁化層１８とが、それぞれ設けられている。
第１の磁化層１７及び第２の磁化層１８は、記憶素子１の積層方向（各層の膜面に垂直な方向）に沿って形成されている。
また、第１の磁化層１７及び第２の磁化層１８と、記憶層３との間には、非磁性の導電材料から成る中間層１９が設けられている。
【００４９】
即ち、図８に示した記憶素子１３１の垂直磁化層１１８の代わりに、第１の磁化層１７及び第２の磁化層１８が設けられた構成である。
【００５０】
第１の磁化層１７及び第２の磁化層１８の材料としては、硬磁性を有する材料、例えば、Ｆｅ，Ｃｏ，Ｎｉのうち１種以上の磁性金属元素から成る元素単体又は合金を使用することができる。
中間層１９の材料としては、Ｔａ，Ｃｒ，Ｃｕ等の金属や、導電性の窒化物等を、使用することができる。
なお、２つの磁化層１７，１８の間の部分は、非磁性材料で埋設しても良く、空洞のままとしても良い。
【００５１】
また、本実施の形態の記憶素子１を、上方から見た模式的平面図を、図２に示す。
図２に示すように、記憶層３の平面パターンが横に長い楕円形となっており、図２の横方向が記憶層３の磁化容易軸方向となる。
第１の磁化層１７は、記憶層３の楕円形のパターンの左端側に形成されている。第２の磁化層１８は、記憶層３の楕円形のパターンの右端側に形成されている。これにより、第１の磁化層１７と第２の磁化層１８とから、記憶層３の磁化Ｍ１の両端にそれぞれスピントルクを作用させることができる。
【００５２】
なお、記憶層３等の各層の平面パターンは、楕円形に限らないが、記憶層３が磁化容易軸方向を有するように、楕円形や紡錘形、長方形等、一方向に長い形状とすることが望ましい。
そして、第１の磁化層１７及び第２の磁化層１８は、記憶層３の磁化容易軸方向の一端側と他端側とにそれぞれ接続されるように配置することが望ましい。
【００５３】
第１の磁化層１７の磁化Ｍ２１と第２の磁化層１８の磁化Ｍ２２とが互いに正反対の向きであるため、２つの磁化層１７，１８から、記憶層３の磁化Ｍ１に対して、それぞれ逆向きのスピントルクが作用する。
この逆向きのスピントルクによって、前述したスピン波の誘起を最小限に止めることができるため、磁化過程のコヒーレンシが向上する。
このように磁化過程のコヒーレンシが向上するので、パルス幅が短くても（例えば１５０ｐｓ程度）、パルス幅が長くても（例えば１ｎｓ程度）、ｐｈａｓｅ  ｄｉａｇｒａｍにおける双安定動作領域と単安定動作領域とを分離することができる。
【００５４】
ここで、本実施の形態の記憶素子１について、測定したｐｈａｓｅ  ｄｉａｇｒａｍの一例を、図３Ａ及び図３Ｂに示す。図３Ａは、スピン注入電流Ｉｚの電流パルスのパルス幅（持続時間）を１５０ｐｓ（ピコ秒）とした場合である。図３Ｂは、スピン注入電流Ｉｚの電流パルスのパルス幅を１ｎｓ（ナノ秒）とした場合である。
これら図３Ａ及び図３Ｂに示すｐｈａｓｅ  ｄｉａｇｒａｍは、スピン注入電流Ｉｚのパルス波高値を縦軸に、バイアス電流磁界Ｈｘのパルス波高値を横軸にして、メモリセルの状態を示した状態図である。
【００５５】
図３Ａに示すように、パルス幅を１５０ｐｓと極端に短くした場合には、双安定動作領域（ヒステリシス領域）８０がやや大きくなるが、双安定動作領域８０と、単安定動作領域（０状態の領域８１及び１状態の領域８２）とがはっきり分離されており、また不安定動作領域を生じない。これにより、安定して動作させることができる。
【００５６】
一方、図３Ｂに示すように、パルス幅を１ｎｓとやや長くした場合には、右上と左下に不安定動作領域８３が現れているが、双安定動作領域８０と単安定動作領域８１，８２とがはっきり分離されているので、不安定動作領域８３にかからないように（例えば左上〜右下）スピン注入電流Ｉｚ及びバイアス電流磁界Ｈｘの向きと大きさを設定すれば、安定して動作させることができる。
【００５７】
従って、極短パルス（〜１５０ｐｓ）から極長パルス（１００ｎｓ以上）まで、パルス幅によらず、安定してスイッチングが可能になることがわかる。
【００５８】
上述の本実施の形態の記憶素子１によれば、記憶層３の上方に、記憶素子１の各層の膜面に垂直な方向に第１の磁化層１７及び第２の磁化層１８を形成し、第１の磁化層１７の磁化Ｍ２１と第２の磁化層１８の磁化Ｍ２２とを、積層方向（各層の膜面に垂直な方向）でかつ互いに逆向きとしたことにより、２つの磁化層１７，１８から、記憶層３の磁化Ｍ１に対して、それぞれ逆向きのスピントルクが作用する。この逆向きのスピントルクにより、スピン波の誘起を最小限に止めることができるため、磁化過程のコヒーレンシを向上させて、スピン注入電流Ｉｚのパルス幅によらず、安定してスイッチングを行うことが可能になる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子１を実現することができる。
【００５９】
また、スピン注入電流Ｉｚのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
従って、図１及び図２に示す記憶素子１から成るメモリセルを多数有するメモリを構成することにより、安定して動作する記憶容量の大きいメモリを実現することができる。
【００６０】
上述の実施の形態では、図１及び図２に示したように、第１の磁化層１７と第２の磁化層１８との間を空けていた。
これに対して、図１及び図２に示した記憶素子１を変形した形態として、例えば図４に記憶素子の模式的平面図を示すように、第１の磁化層１７及び第２の磁化層１８をくっつけて、記憶層３上を２分するように配置しても良い。
【００６１】
上述の実施の形態では、第１の磁化層１７及び第２の磁化層１８を、記憶素子１の膜面方向に垂直な方向、即ち膜厚方向（各層の積層方向）に形成していたが、膜面方向に対して斜めに形成しても良い。
図１及び図２に示した記憶素子１を変形した他の形態として、この場合の記憶素子の断面図を図５に示す。
図５に示す記憶素子２０は、第１の磁化層１７及び第２の磁化層１８が、それぞれ上方に広がるように、膜面方向に対して斜めに形成されている。
また、２つの磁化層１７，１８の磁化Ｍ２１，Ｍ２２の向きも、それぞれ膜面方向に対して斜めになっている。第１の磁化層１７の磁化Ｍ２１は斜め上向き（左上向き）であり、第２の磁化層１８の磁化Ｍ２２は斜め下向き（左下向き）である。
【００６２】
この記憶素子２０においても、記憶層３の左端側と右端側とに加わるスピントルクの向きが異なるため、上述の実施の形態の記憶素子１と同様に、スピン波の励起を最小限に止めることができるため、磁化過程のコヒーレンシを向上させることができる。
これにより、スピン注入電流のパルス幅をやや長くしても、ｐｈａｓｅ  ｄｉａｇｒａｍの双安定動作領域と単安定動作領域とを分離することができる。
【００６３】
この構成の記憶素子２０は、例えば、次のようにして製造することができる。
まず、中間層１９までの各層を形成し、所定の平面パターン（楕円形等）にパターニングする。
そして、図示しない絶縁層を記憶素子２０の各層の周囲及び上に形成する。
その後、絶縁層に、中間層１９に達する斜め上方に開いた開口を形成する。
次に、この開口の側壁面及び中間層１９の上に、硬磁性材料からなる磁性層を形成する。この磁性層の厚さは、側壁面の高さよりも小さくする。
次に、中間層１９の中央部上及び側壁上の余分な磁性層を除去して、両端部の２つの磁性層に分離する。
そして、２つの磁性層をそれぞれ異なる向きに着磁して、第１の磁化層１７及び第２の磁化層１８を形成することにより、図５に示す記憶素子２０を製造することができる。
【００６４】
続いて、本発明の他の実施の形態として、記憶素子の概略構成図（断面図）を、図６に示す。
本実施の形態の記憶素子３０は、先の実施の形態の記憶素子１と比較して、第１の磁化層１７及び第２の磁化層１８の形状（記憶素子の積層方向に沿った形状）は同様であるが、第１の磁化層１７及び第２の磁化層１８の磁化Ｍ２１，Ｍ２２の向きが異なっている。
即ち、第１の磁化層１７及び第２の磁化層１８の磁化Ｍ２１，Ｍ２２の向きが、記憶素子３０の積層方向に対して斜めに傾いており、第１の磁化層１７の磁化Ｍ２１が左上向きとなっており、第２の磁化層１８の磁化Ｍ２２が左下向きとなっている。
【００６５】
上述の本実施の形態の記憶素子３０によれば、第１の磁化層１７の磁化Ｍ２１が左上向きとなっており、第２の磁化層１８の磁化Ｍ２２が左下向きとなっているので、記憶層３の磁化Ｍ１に対して、それぞれ異なる向きのスピントルクが作用する。
これにより、先の実施の形態の記憶素子１と同様に、磁化過程のコヒーレンシを向上させて、スピン注入電流Ｉｚのパルス幅によらず、安定してスイッチングを行うことが可能になり、スピン注入電流Ｉｚのパルス幅に対するマージンが広くなる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子３０を実現することができる。
また、スピン注入電流Ｉｚのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
従って、図６に示す記憶素子３０から成るメモリセルを多数有するメモリを構成することにより、安定して動作する記憶容量の大きいメモリを実現することができる。
【００６６】
なお、図６では、記憶素子の積層方向から、図中左方向に、即ち記憶層３の磁化容易軸方向に、磁化Ｍ２１，Ｍ２２を傾けているが、紙面と垂直な方向に、即ち記憶層３の磁化困難軸方向に磁化Ｍ２１，Ｍ２２を傾けるように着磁することも可能である。
このように、２つの磁化層１７，１８の磁化Ｍ２１，Ｍ２２を記憶層３の磁化容易軸方向又は磁化困難軸方向に傾けて着磁すると、ｐｈａｓｅ  ｄｉａｇｒａｍにおける各領域の分布が回転する。これにより、バイアス電流磁界Ｈｘ＝０でも単安定動作領域を有するようになるので、スイッチング過程に縦方向のバイアス磁界を印加する必要がなくなる。
このように縦方向のバイアス磁界を印加する必要がなくなることにより、メモリの構造が単純化すると共に、電力消費が小さいメモリを実現することができる。
【００６７】
本発明では、上述の各実施の形態で示した記憶素子１，２０，３０の膜構成に限らず、様々な膜構成を採用することが可能である。
上述の実施の形態では、固定層２が２層の磁化固定層１２，１４と非磁性層１３から成る積層フェリ構造となっているが、例えば、単層の強磁性層により固定層を構成してもよい。
また、固定層と記憶層との上下関係を逆にして、記憶層を下層としても構わない。このとき、第１の磁化層及び第２の磁化層も記憶層より下層に設けることになる。
さらに、固定層と記憶層との間を、トンネル絶縁層の代わりに非磁性導体層として、ＧＭＲ素子を構成することも可能である。
さらにまた、記憶層を、強磁性結合した複数層の強磁性層から成る多層膜、反強磁性結合した複数層の強磁性層から成る多層膜、強磁性結合及び反強磁性結合した複数層の強磁性層から成る多層膜、のいずれかにより構成してもよい。
【００６８】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施の形態の記憶素子の概略構成図（断面図）である。
【図２】図１の記憶素子を上方から見た模式的平面図である。
【図３】Ａ、Ｂ  図１の記憶素子のｐｈａｓｅ  ｄｉａｇｒａｍである。
【図４】図１及び図２の記憶素子を変形した一形態の記憶素子を上方から見た模式的平面図である。
【図５】図１及び図２の記憶素子を変形した他の形態の記憶素子の概略構成図（断面図）である。
【図６】本発明の他の実施の形態の記憶素子の概略構成図（断面図）である。
【図７】従来のスピントランスファを利用するメモリのメモリセルの模式的断面図である。
【図８】垂直磁化層を設けた記憶素子の概略構成図（断面図）である。
【図９】Ａ、Ｂ  図８の記憶素子のｐｈａｓｅ  ｄｉａｇｒａｍである。
【符号の説明】
【００７０】
１，２０，３０  記憶素子、２  固定層、３  記憶層（磁化自由層）、１１  反強磁性層、１２，１４，１６  強磁性層、１３  非磁性層、１５  トンネル絶縁層、１９  中間層（非磁性層）、１７  第１の磁化層、１８  第２の磁化層
【図１】
2008084950.tif 000003
【図２】
2008084950.tif 000004
【図３】
2008084950.tif 000005
【図４】
2008084950.tif 000006
【図５】
2008084950.tif 000007
【図６】
2008084950.tif 000008
【図７】
2008084950.tif 000009
【図８】
2008084950.tif 000010
【図９】
2008084950.tif 000011