(57)【要約】【課題】電極側反射層の破損及び電流の損失を抑制できる半導体発光素子を提供する。【解決手段】半導体発光素子１は、基板２上に形成された基板側反射層３と、ｎ型クラッド層４と、発光層５と、ｐ型クラッド層６と、ｐ型コンタクト層７と、電極側反射層８とを備えている。また、半導体発光素子１は、一対のｐ側電極９及びｎ側電極１０とを備えている。電極側反射層８は、ｐ型コンタクト層７の上面の一部に形成されている。ｐ側電極９は、電極側反射層８の上面及び側面を覆うように形成されている。また、ｐ側電極９の一部は、ｐ型コンタクト層７とオーミック接続された状態で接している。【選択図】図１
2008159627.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなるコンタクト層と、
前記コンタクト層上に形成された半導体からなる電極側反射層と、
前記電極側反射層の少なくとも上面を覆うように形成された電極とを備え、
前記コンタクト層と前記電極とが接するように形成されていることを特徴とする半導体発光素子。
【請求項２】
前記電極は、前記電極側反射層の側面を覆うように形成されていることを特徴とする請求項１に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極の下に反射層を有する半導体発光素子に関する。
【背景技術】
【０００２】
一般に、半導体発光素子の上面（光の照射側の面）には、電極が形成されている。この電極は、光を取り出すために上面の一部に形成されている。しかしながら、電極は半導体層とオーミック接続されているため、電極が形成されている領域に進行する光は、電極に吸収されてしまう。そこで、電極の下に反射層を設けて、電極の方向に進行する光を一度反射した後、外部へ取り出す技術が知られている。
【０００３】
例えば、特許文献１には、基板上に形成された基板側反射層と、発光層と、コンタクト層と、コンタクト層の上面の一部に形成された電極側反射層と、電極側反射層上に形成された電極とを備えた半導体発光素子が開示されている。この半導体発光素子では、発光層から発光されて上方に進行する光のうち、電極が形成されている方向へと進行する光は、電極側反射層で反射されて下方へと進行する。この後、下方へ進行する光は基板側反射層によって上方へと反射されて取り出される。これによって、電極により吸収される光を減少させて、光の取り出し効率を向上させている。
【特許文献１】特開平６−９７４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、上述した特許文献１の半導体発光素子では、電極が電極側反射層の上面のみを覆うように形成されているので、電極は電極側反射層のみによって支持される。このため、電極をワイヤボンディングするために電極の上面にワイヤを打ち込む際の衝撃を、電極側反射層のみによって受けなければならない。しかしながら、一般に電極側反射層は、破損しやすい半導体材料で形成されていることが多く、ワイヤボンディングの際の衝撃によって電極側反射層が破損するといった課題がある。
【０００５】
また、電極から供給される電流は、電極側反射層を介して下層の発光層などに供給されるが、一般に反射層は抵抗値が大きいため、電極側反射層を流れる際の電流の損失が大きいといった課題がある。
【０００６】
本発明は、上述した課題を解決するために創案されたものであり、電極側反射層の破損及び電流の損失を抑制できる半導体発光素子を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発明は、半導体からなるコンタクト層と、前記コンタクト層上に形成された半導体からなる電極側反射層と、前記電極側反射層の少なくとも上面を覆うように形成された電極とを備え、前記コンタクト層と前記電極とが接するように形成されていることを特徴とする半導体発光素子である。
【０００８】
また、請求項２に記載の発明は、前記電極は、前記電極側反射層の側面を覆うように形成されていることを特徴とする請求項１に記載の半導体発光素子である。
【発明の効果】
【０００９】
本発明によれば、コンタクト層と電極とが接するように形成されているので、電極上にワイヤをボンディングする際の衝撃の一部を電極によって受けることができる。これにより、基板側反射層への衝撃を低減できるので、基板側反射層の破損を抑制できる。
【００１０】
また、電極とコンタクト層とが接することにより、抵抗値の大きい電極側反射層を介さずに、電極からコンタクト層へと直接電流を流すことができるので、電流の損失を抑制できる。
【００１１】
また、電極側反射層の側面を電極で覆うことにより、一度の工程により電極側反射層の上面及び側面を覆うことができるので、製造工程を簡略化することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の第１実施形態を説明する。図１は、本発明の第１実施形態による半導体発光素子の断面図である。図２は、第１実施形態による半導体発光素子の平面図である。
【００１３】
図１に示すように、半導体発光素子１は、基板２上に形成された基板側反射層３と、ｎ型クラッド層４と、発光層５と、ｐ型クラッド層６と、ｐ型コンタクト層（請求項記載のコンタクト層に相当）７と、電極側反射層８とを備えている。また、半導体発光素子１は、一対のｐ側電極（請求項記載の電極に相当）９及びｎ側電極１０とを備えている。
【００１４】
基板２は、ｎ型ＧａＡｓからなる。
【００１５】
基板側反射層３は、第１反射層３ａと第２反射層３ｂとを備えている。
【００１６】
第１反射層３ａは、光の反射帯域幅を広げるためのものである。尚、反射帯域幅を広げるとは、反射可能な光の入射角度を広げることである。第１反射層３ａは、約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）と約４０ｎｍの厚みを有するｎ型ＧａＡｓ層とが交互に１０ペア積層されたＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）構造を有する。尚、ｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型ＧａＡｓ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００１７】
第２反射層３ｂは、光の反射強度を高めるためのものである。第２反射層３ｂは、約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）と約４０ｎｍの厚みを有するｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層（０．３≦ｘ≦０．８５）とが交互に１０ペア積層されたＤＢＲ構造を有する。尚、ｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００１８】
ｎ型クラッド層４は、約１μｍの厚みを有し、ｎ型のドーパントとしてセレンがドープされたｎ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）からなる。
【００１９】
発光層５は、約５４０ｎｍ〜６５０ｎｍの波長の光を発光するためのものである。発光層５は、約２ｎｍ〜約２０ｎｍの厚みを有する（ＡｌｐＧａ１−ｐ）ｑＩｎ１−ｑＰ層（０≦ｐ≦０．５，０．３≦ｑ≦０．７）からなる井戸層と、約３ｎｍ〜約３０ｎｍの厚みを有する（ＡｌｒＧａ１−ｒ）ｓＩｎ１−ｓＰ層（０≦ｒ≦１，０．３≦ｓ≦０．７）からなるバリア層とが交互に６０ペア積層されたＭＱＷ（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ）構造を有する。
【００２０】
ｐ型クラッド層６は、約１μｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型Ａｌ０．５Ｉｎ０．５Ｐ層からなる。
【００２１】
ｐ型コンタクト層７は、約１０μｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型ＧａＰ層からなる。
【００２２】
電極側反射層８は、約４０ｎｍの厚みを有しｐ型のドーパントとして亜鉛がドープされたｐ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）と、約４０ｎｍの厚みを有しｐ型のドーパントとして亜鉛がドープされたｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層とが交互に５ペア〜１０ペア積層されたＤＢＲ構造を有する。また、図２に示すように、電極側反射層８は、平面視にて、円形状でｐ型コンタクト層７上の一部に形成されている。
【００２３】
ｐ側電極９は、ｐ型コンタクト層７及び電極側反射層８とオーミック接続されている。ｐ側電極９は、約３０００ｎｍの厚みを有するＡｕＢｅ／Ａｕの積層構造からなる。尚、ｐ側電極９を構成する材料として、ＡｕＢｅの代わりにＡｕＺｎを適用してもよい。ｐ側電極９は、図１に示すように、側面視にて、下が開口した「コ」の字形状に形成されるとともに、図２に示すように、平面視にて、電極側反射層８よりも直径の大きい円形状に形成されている。即ち、ｐ側電極９は、電極側反射層８の上面及び側面を覆うとともに、底面の一部がｐ型コンタクト層７と接するように形成されている。
【００２４】
ｎ側電極１０は、基板２の裏面とオーミック接続されている。ｎ側電極１０は、約１０００ｎｍの厚みを有するＡｕＧｅ／Ａｕの積層構造からなる。
【００２５】
次に、上述した半導体発光素子の動作説明をする。
【００２６】
まず、半導体発光素子１にｐ側電極９及びｎ側電極１０を介して電流が供給されると、ｐ側電極９からホールが供給され、ｎ側電極１０から電子が供給される。ここでｐ側電極から供給されるホールの多くは、抵抗の大きい電極側反射層８を介してではなく、直接ｐ型コンタクト層７に注入され、その後、ｐ型クラッド層６を介して発光層５へと注入される。また、電子は、基板２、基板側反射層３、ｎ型クラッド層４を介して発光層５に注入される。そして、発光層５に注入されたホール及び電子は、再結合して約５４０ｎｍ〜６５０ｎｍの波長を有する光を発光する。
【００２７】
ここで、矢印Ａ方向に進行する光は、ｐ型クラッド層６及びｐ型コンタクト層７を透過してｐ型コンタクト層７の上面に達する。そして、ｐ型コンタクト層７の上面に達した光のうち、電極側反射層８以外の領域に達した光は外部へ照射されるが、電極側反射層８の領域に達した光は、ｐ側電極９に吸収されることなく、電極側反射層８に反射されて矢印Ｂ方向に進行する。
【００２８】
そして、矢印Ｂ方向に進行する光は、第１反射層３ａ及び第２反射層３ｂにより反射されて、矢印Ａ方向に進行し、ｎ型クラッド層４〜ｐ型コンタクト層７を透過して外部へと照射される。
【００２９】
次に、上述した半導体発光素子の製造方法について説明する。
【００３０】
まず、ｎ型ＧａＡｓからなる基板２をＭＯＣＶＤ装置に搬入する。そして、基板温度を約６００℃〜約８００℃、好ましくは約７００℃に設定する。
【００３１】
次に、キャリアガス（Ｈ２ガス）によりトリメチルアルミニウム（以下、ＴＭＡ）、トリメチルインジウム（以下、ＴＭＩ）、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層を形成する。その後、トリメチルガリウム（以下、ＴＭＧ）、アルシン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＧａＡｓ層を形成する。これらｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型ＧａＡｓ層を交互に１０ペア積層して第１反射層３ａを形成する。
【００３２】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層を形成する。これらｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層を交互に１０ペア積層して、第２反射層３ｂを形成する。
【００３３】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びセレン化水素を供給して、セレンがドープされた約１μｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層からなるｎ型クラッド層４を形成する。
【００３４】
次に、キャリアガスによりＴＭＩ、ＴＭＧ及びホスフィンを供給して、約２ｎｍ〜約２０ｎｍの厚みを有する（ＡｌｐＧａ１−ｐ）ｑＩｎ１−ｑＰ層からなる井戸層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ及びホスフィンを供給して約３ｎｍ〜約３０ｎｍの厚みを有する（ＡｌｒＧａ１−ｒ）ｓＩｎ１−ｓＰ層からなるバリア層を形成する。これら井戸層及びバリア層を交互に６０ペア積層して、発光層５を形成する。
【００３５】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約１μｍの厚みを有するｐ型Ａｌ０．５Ｉｎ０．５Ｐ層からなるｐ型クラッド層６を形成する。
【００３６】
次に、キャリアガスによりＴＭＧ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約１０μｍの厚みを有するｐ型ＧａＰ層からなるｐ型コンタクト層７を形成する。
【００３７】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約４０ｎｍの厚みを有するｐ型ＡｌｙＩｎ１−ｙＰ層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約４０ｎｍの厚みを有するｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を形成する。そして、これらｐ型ＡｌｙＩｎ１−ｙＰ層及びｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を交互に５ペア〜１０ペア積層されたＤＭＲ構造を形成する。最後に、フォトリソグラフィー技術及びエッチング技術を用いて、ＤＢＲ構造をパターニングして電極側反射層８を形成する。
【００３８】
次に、スパッタ法を用いて、約３０００ｎｍの厚みを有するＡｕＢｅ（または、ＡｕＺｎ）／Ａｕの積層構造をｐ型コンタクト層７の上面と電極側反射層８の上面及び側面とを覆うように形成する。そして、フォトリソグラフィー技術及びエッチング技術を用いて積層構造をパターニングして、ｐ側電極９を形成する。
【００３９】
次に、基板２の裏面全体に、約１０００ｎｍの厚みを有するＡｕＧｅ／Ａｕの積層構造からなるｎ側電極１０を形成する。その後、アニーリングによりｐ側電極９とｐ型コンタクト層７及びｎ側電極１０と基板２との間をオーミック接続させる。
【００４０】
最後に、素子単位に分割して、半導体発光素子１が完成する。
【００４１】
上述したように、半導体発光素子１では、ｐ側電極９とｐ型コンタクト層７とが接しているので、ｐ側電極９上にワイヤをボンディングする際の衝撃の一部をｐ側電極９によって受けることができる。これにより、電極側反射層８への衝撃を低減することができるので、電極側反射層８の破損を抑制できる。
【００４２】
また、ｐ側電極９とｐ型コンタクト層７とが接することにより、抵抗値の大きい電極側反射層８を介さずに、ｐ側電極９からｐ型コンタクト層７へと直接電流を流すことができるので、電流の損失を抑制できる。
【００４３】
また、電極側反射層８の側面をｐ側電極９で覆うことにより、一度のスパッタ法を用いた工程によって電極側反射層８の上面及び側面を覆うことができるので、製造工程を簡略化することができる。
【００４４】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００４５】
例えば、図３に示すように、電極側反射層８の側面をｐ型コンタクト層７Ａにより覆い、電極側反射層８の上面のみをｐ側電極９Ａによって覆うように構成してもよい。尚、このように構成する場合にも、ｐ型コンタクト層７Ａとｐ側電極９Ａは一部がオーミック接続された状態で接している。
【００４６】
また、各半導体層や電極を構成する材料や厚みなどは適宜変更可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態による半導体発光素子の断面図である。
【図２】第１実施形態による半導体発光素子の平面図である。
【図３】変更形態による半導体発光素子の部分断面図である。
【符号の説明】
【００４８】
１    半導体発光素子
２    基板
３    基板側反射層
３ａ  第１反射層
３ｂ  第２反射層
４    ｎ型クラッド層
５    発光層
６    ｐ型クラッド層
７、７Ａ     ｐ型コンタクト層
８    電極側反射層
９、９Ａ     ｐ側電極
１０  ｎ側電極
【図１】
2008159627.tif 000003
【図２】
2008159627.tif 000004
【図３】
2008159627.tif 000005