(57)【要約】【課題】部品点数が多いマグアンプ制御方式を採用することなく安定な出力直流電圧を得るとともに、ノイズの発生が少ない、スイッチング電源回路を提供する。【解決手段】チョークコイルＬｏ１を介してコンバータトランスＰＩＴのセンタータップに直流電圧が供給されるプッシュプル方式のコンバータであり、コンバータトランスの１次巻線と２次巻線とは結合係数が０．８以下とすることによって漏れインダクタを生じさせて１次側と２次側とに各々共振回路を形成する。スイッチング素子Ｑ１とスイッチング素子Ｑ２の時比率（ＴＯＮ／ＴＯＦＦ）は１以上２程度と設定し、２次側の共振周波数を１次側電圧共振回路の共振周波数の略２／３以下となるように設定してＺＶＳ動作をさせる。ここで、チョークコイルＬｏ１とコンバータトランスＰＩＴは、コア材を共有する復号部品として形成され、装置の小型化を図る。【選択図】図１
2008079375.tif 000002
【特許請求の範囲】
【請求項１】
１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、
前記１次側直流電力が一方の端子に供給されるチョークコイルと、
前記チョークコイルの他方の端子に接続されるセンタータップによって第１の１次巻線と第２の１次巻線とが分離されて形成される１次巻線と、前記第１の１次巻線および前記第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスと、
前記第１の１次巻線の端部に接続される第１のスイッチング素子および前記第２の１次巻線の端部に接続される第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子をオン・オフ駆動する発振・ドライブ回路と、
前記チョークコイルと前記第１の１次巻線および前記第２の１次巻線の各々に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサと、
前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成するように前記２次巻線に並列接続される、２次側電圧共振コンデンサと、
前記２次側共振回路に入力側が接続される２次側整流素子と、
前記２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる２次側平滑コンデンサと、
前記出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路に供給する制御回路と、を備え、
前記第１のスイッチング素子および前記第２のスイッチング素子のオンとオフとの比率である時比率が各々１以上に設定され、
前記コンバータトランスは、
第１のギャップを有して第１の磁路を形成する第１のコア材を具備し、前記第１の１次巻線と前記第２の１次巻線と前記２次巻線との各々は前記第１の磁路を通過する磁束が鎖交するように巻回され、
前記チョークコイルは、
前記第１のコア材を磁路の構成部の一部として含み、前記第１の磁路を通過する磁束が通過することがないように第２のギャップを有する第２の磁路を形成する第２のコア材を具備して、チョークコイル巻線は前記第２の磁路を通過する磁束が鎖交するように巻回され、
前記コンバータトランスと前記チョークコイルとは、複合部品として一体形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項２】
１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、
前記１次側直流電力が一方の端子に供給されるチョークコイルと、
前記チョークコイルの他方の端子に接続されるセンタータップによって前記１次側直流電力が供給されるセンタータップによって第１の１次巻線と前記第１の１次巻線に疎結合とされる第２の１次巻線とが分離されて形成される１次巻線と、前記第１の１次巻線および前記第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスと、
前記第１の１次巻線の端部に接続される第１のスイッチング素子および前記第２の１次巻線の端部に接続される第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子をオン・オフ駆動する発振・ドライブ回路と、
前記チョークコイルと前記第１の１次巻線および前記第２の１次巻線の各々に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサと、
前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成するように前記２次巻線に並列接続される、２次側電圧共振コンデンサと、
前記２次側共振回路に入力側が接続される２次側整流素子と、
前記２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる２次側平滑コンデンサと、
前記出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路に供給する制御回路と、を備え、
前記第１のスイッチング素子および前記第２のスイッチング素子のオンとオフとの比率である時比率が各々１以上に設定されることを特徴とするスイッチング電源回路。
【請求項３】
１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、
前記１次側直流電力が供給されるセンタータップによって第１の１次巻線と前記第１の１次巻線に疎結合とされる第２の１次巻線とが分離されて形成される１次巻線と、前記第１の１次巻線および前記第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスと、
前記第１の１次巻線の端部に接続される第１のスイッチング素子および前記第２の１次巻線の端部に接続される第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子をオン・オフ駆動する発振・ドライブ回路と、
前記第１の１次巻線および前記第２の１次巻線の各々に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサと、
前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成するように前記２次巻線に並列接続される、２次側電圧共振コンデンサと、
前記２次側共振回路に入力側が接続される２次側整流素子と、
前記２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる２次側平滑コンデンサと、
前記出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路に供給する制御回路と、を備え、
前記第１のスイッチング素子および前記第２のスイッチング素子のオンとオフとの比率である時比率が各々１以上に設定されることを特徴とするスイッチング電源回路。
【請求項４】
前記コンバータトランスは、
ギャップを有して磁路を形成するコア材を具備し、
前記２次巻線を前記第１の１次巻線と前記第２の１次巻線とで挟み、前記各々の巻線が他の巻線を介することなく前記コア材に巻回されて、前記第１の１次巻線と前記第２の１次巻と前記２次巻線とが相互に疎結合とされることを特徴とする請求項２に記載のスイッチング電源回路。
【請求項５】
前記コンバータトランスは、
２つの外側磁脚と前記外側磁脚よりも長さが短くギャップを有する中央磁脚とから成るイーイー（ＥＥ）型の形状のコア材を具備し、
前記２次巻線を前記中央磁脚に巻回し、
前記第１の１次巻線を前記外部磁脚の一方に巻回し、
前記第２の１次巻線を前記外部磁脚の他方に巻回し、
前記第１の１次巻線と前記第２の１次巻と前記２次巻線とが相互に疎結合とされることを特徴とする請求項３に記載のスイッチング電源回路。
【請求項６】
前記２次側整流素子の出力側と前記２次側平滑コンデンサとの間に２次側インダクタを備え、
前記２次側インダクタのインダクタンスの値は、２次側に発生するリンギングを防止して、前記２次側電圧共振回路の共振周波数に影響を与えない程度の大きさとされることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項７】
前記１次側電圧共振コンデンサは、前記第１のスイッチング素子に並列に接続される第１の１次側電圧共振コンデンサおよび前記第２のスイッチング素子に並列に接続される第２の１次側電圧共振コンデンサからなることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項８】
前記１次側電圧共振コンデンサは、前記第１の１次巻線と前記第２の１次巻線との直列接続の両端に並列に接続されることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項９】
前記２次側共振回路の共振周波数は、前記１次側電圧共振回路の共振周波数の共振周波数の略２／３よりも低く設定されることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項１０】
前記２次側整流回路は全波整流回路として形成されることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項１１】
前記２次側整流回路は両波整流回路として形成されることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項１２】
前記２次側整流回路は倍電圧全波整流回路として形成されることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項１３】
前記２次側整流回路は倍電圧半波整流回路として形成されることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【請求項１４】
前記時比率が負荷電力を最大とする場合に略２とされることを特徴とする請求項１ないし請求項３の１項に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
近年、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路とされている。スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用されている。
【０００３】
ＤＣ−ＤＣコンバータの方式としては、種々の方式、例えば、スイッチング素子を１個とする方式、スイッチング素子を２個とするハーフブリッジ方式、スイッチング素子を４個とするフルブリッジ方式等が多用されている。さらには、スイッチング素子を２個とするプッシュプル方式のＤＣ−ＤＣコンバータ（以下、プッシュプルコンバータと省略する）も用いられている（例えば、非特許文献１を参照）。
【０００４】
プッシュプルコンバータの回路例としては、図２３に示すものがある。図２３では、プッシュプルコンバータの電力部のみが記載され、プッシュプルコンバータを構成する、ＭＯＳ―ＦＥＴとされるスイッチング素子Ｑ１およびスイッチング素子Ｑ２のゲートを制御する制御回路は記載されていない。図示しない制御回路によって、スイッチング素子Ｑ１およびスイッチング素子Ｑ２が相補的に（スイッチング素子Ｑ１とスイッチング素子Ｑ２のオン（導通）とオフ（切断）とが制御される。ここで、ＭＯＳ−ＦＥＴの一般的な構成として、スイッチング素子Ｑ１はボディダイオードＤＤ１を備え、スイッチング素子Ｑ２はボディダイオードＤＤ２を備えている。
【０００５】
コンバータトランスＰＩＴは、フェライトコアー（磁心）に１次巻線Ｎ１、１次巻線Ｎ１’、２次巻線Ｎ２および２次巻線Ｎ２’を巻回することによって形成されており、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２および２次巻線Ｎ２’との結合係数は、１に近いものとされている。１次巻線Ｎ１と１次巻線Ｎ１’は同一巻数とされ、１次巻線Ｎ１と１次巻線Ｎ１’との接続点は、一方の巻線の巻始めと他方の巻線の巻き終わりとが接続されるセンタータップとされている。ここで、インダクタＬ１は１次巻線Ｎ１に生じる漏れインダクタ、インダクタＬ１’は１次巻線Ｎ１’に生じる漏れインダクタ、インダクタＬ２は２次巻線Ｎ２に生じる漏れインダクタ、インダクタＬ２’は１次巻線Ｎ２’に生じる漏れインダクタであり、結合係数が１ではないことによって各々生じるインダクタであり、結合係数が１に近い場合には、インダクタＬ１、インダクタＬ１’、インダクタＬ２の各々は回路の動作に大きな影響を与えることがない微小なものである。
【０００６】
このセンタータップにはチョークコイルＬｏ１が接続され、チョークコイルＬｏ１を介して直流電圧Ｅｉが供給されており、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２および２次巻線Ｎ２’との結合係数のアンバランスを原因として、偏磁が生じることを抑圧している。また、１次巻線Ｎ１と１次巻線Ｎ１’との両端に１次側電圧共振コンデンサＣ１を接続している。
【０００７】
２次側については、２次巻線Ｎ２には高速スイッチングダイオードＤｏ１が接続され、２次巻線Ｎ２’には高速スイッチングダイオードＤｏ２が接続され、整流回路の出力側にはチョークコイルＬｏ２０および２次側平滑コンデンサＣｏを配して、チョークインプットの平滑回路を有する両波整流回路を構成して出力直流電圧Ｅｏを得ている。高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２の導通角はチョークインプットの平滑回路を有することによって拡大されている。
【０００８】
また、図示しない制御回路によって、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の各々のゲートを制御しているが、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の各々の時比率（ＴＯＮ／ＴＯＦＦ）を１、すなわち、時間ＴＯＮの長さ＝時間ＴＯＦＦの長さ＝時間ＴＳの長さ／２と、している。ここで、時間ＴＯＮはスイッチング素子Ｑ１またはスイッチング素子Ｑ２が導通とされている時間、時間ＴＯＦＦはスイッチング素子Ｑ１またはスイッチング素子Ｑ２が切断とされている時間、時間ＴＳはスイッチング周期の１周期の時間である。このようにして、２次巻線Ｎ２と２次巻線Ｎ２’との間に発生する電圧Ｖ４の波形を正弦波としている。
【０００９】
図２４は、図２３に示す回路の各部の波形をスイッチング周期で示すものである。図２４の上から順に電圧Ｖ３（図２３を参照）、電圧Ｖ１（図２３を参照）、電流ＩＱ１（図２３を参照）、電圧Ｖ２（図２３を参照）、電流ＩＱ２（図２３を参照）および電圧Ｖ４（図２３を参照）の各々を示すものである。電流ＩＱ１および電流ＩＱ２が示すように、ボディダイオードＤＤ１およびボディダイオードＤＤ２は導通することはなく、電圧Ｖ１および電圧Ｖ２が示すように、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）動作をしている。
【００１０】
この動作モードで、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのスイッチング周波数である周波数ｆｓを高くすると、時間ＴＯＦＦの間にスイッチング素子Ｑ１とスイッチング素子Ｑ２とが導通して、スイッチング損失が増加する。そして、スイッチング損失が所定値を越える場合には、いわゆる、サーマルランナウエイ状態となってスイッチング素子Ｑ１とスイッチング素子Ｑ２とが破壊に至る場合も生じる。
【００１１】
したがって、出力直流電圧Ｅｏの制御をおこなう場合に、図２５に示すように２次側に演算増幅ＯＰ、可飽和磁心ＳＲ−１および可飽和磁心ＳＲ−２、リセットダイオードとして機能するダイオードＤｒ３、ダイオードＤｒ４およびダイオードＤｒ５で構成される磁気増幅器を付加して、この磁気増幅器の作用によって高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２の導通角を制御して、周波数ｆｓを固定として出力直流電圧Ｅｏを制御するマグアンプ制御方式が提案されている。
【００１２】
この場合には、可飽和磁心ＳＲ−１と可飽和磁心ＳＲ−２との両端に表れる電圧は高調波を含んだ波形となってスイッチングノイズも増加する。また、角形ヒステリシス特性を有する可飽和磁心ＳＲ−１および可飽和磁心ＳＲ−２、ダイオードＤｒ３、ダイオードＤｒ４およびダイオードＤｒ５が付加部品として要求される。
【００１３】
そこで、可飽和磁心ＳＲ−２、ダイオードＤｒ３、ダイオードＤｒ４およびダイオードＤｒ５を不要とするために、従来にはない技術として、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２および２次巻線Ｎ２’との結合係数を疎結合として、インダクタＬ１、インダクタＬ１’、インダクタＬ２の各々の値を大きくして、これを用いて電圧の制御をすることが考えられる。
【００１４】
例えば、図２６は、図１に示すプッシュプルコンバータにおいて、インダクタＬ１、インダクタＬ１’、インダクタＬ２の各々の値を大きくして、１次側電圧共振コンデンサＣ１の値を減少させ、時比率（ＴＯＮ／ＴＯＦＦ）の値を２とする場合の電圧Ｖ１、電流ＩＱ１、電圧Ｖ２の波形図である。また、時比率の値を２とする場合においては、スイッチング周波数である周波数ｆｓ（スイッチング周期である時間ＴＳの逆数）を変化させた場合の出力電圧である出力直流電圧Ｅｏの値は、図２７で示すようになる。Ｐｏ＝０で示すグラフは、図示しない負荷に供給される電力が０Ｗ（ワット）の場合のグラフ、Ｐｏｍａｘで示すグラフは負荷に供給される電力が最大の場合のグラフである。
【００１５】
また、図２７から分かるように、周波数ｆｏ１で出力直流電圧Ｅｏの値は最低となり、周波数ｆｏ１から周波数ｆｓの値が高くなる場合、周波数ｆｏ１から周波数ｆｓの値が低くなる場合のいずれの場合も出力直流電圧Ｅｏの値は大きくなる。すなわち、このグラフは、チョークコイルＬｏ１とインダクタＬ１および１次側電圧共振コンデンサＣ１およびチョークコイルＬｏ１とインダクタＬ１’および１次側電圧共振コンデンサＣ１とで形成される１次側並列共振曲線を示すものである。図２７から周波数ｆｓを制御することによって出力直流電圧Ｅｏを制御することができることを本願記載の発明者は見出している。この技術は公知技術でも公用技術でもない。
【００１６】
負荷に供給される電力が０Ｗの場合から、負荷に供給される電力が最大の場合までにおいて出力直流電圧Ｅｏの値を一定値とするための周波数の可変範囲は可変周波数範囲Δｆｓで与えられ、このスイッチング周波数の可変範囲は、例えば１００ｋＨｚ以上となり大きなものである。このために、ＺＶＳ動作が可能な範囲の最大の負荷電力は１００Ｗ以下に限定されるものとなる。
【００１７】
また、近年は、このようなＤＣ―ＤＣコンバータをオーディオ装置等の低レベル信号系を有する機器に採用する動きも活発になってきており、オーディオ装置に採用するに際しては、ＺＶＳ動作またはＺＣＳ（Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｓｗｉｔｃｈｉｎｇ）動作をすることが好適である旨が述べられている（例えば、非特許文献２を参照）。
【００１８】
しかしながら、負荷電力が２００Ｗ以上において、商用交流電源で動作する電圧共振によるプッシュプルコンバータによるソフトスイッチング電源の実用化例は非常に少なく、また、学会論文も少なくこの分野における公知の技術は少ない。
【非特許文献１】二宮保、他「磁気制御方式を用いた電圧共振型プッシュプルコンバータの動作特性について」電子情報通信学会論文誌  Ｂ  Ｖｏｌ．Ｊ７０―Ｂ  Ｎｏ．１１  ｐｐ１３０７−１３１５、１９８７年１１月
【非特許文献２】中川伸、他「オーディオ用に適した所得性を備えるスイッチング電源装置」電子情報通信学会  信学技報  ＥＥ２００６−９  ２００６年５月
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上述したプッシュプルコンバータでは、広範囲な負荷電力の変動に対して定電圧制御をおこなう手段の構成が複雑であり、構成部品の数が大きく増加する。また、オーディオ装置に用いるためにはノイズ低減のために２次側の電圧波形を正弦波とすることが望ましいが、２次側の電圧波形を正弦波とするためには、１次側のスイッチング素子の時比率（ＴＯＮ／ＴＯＦＦ）を１とする必要がある。そして、スイッチング素子の時比率（ＴＯＮ／ＴＯＦＦ）を１に維持しつつ、広範囲な負荷変動に対して２次側から負荷に供給する電圧を一定値とするために、磁気増幅器を設ける場合には２次側の高周波電圧の波形が正弦波ではなくなりノイズが増加してしまうという問題があった。
【００２０】
また、１次側のスイッチング素子の時比率（ＴＯＮ／ＴＯＦＦ）を１とすることなく、例えば、時比率を２としてスイッチングの周波数を制御して、２次側から負荷に供給する電圧を一定とする場合には、軽負荷時に時間ＴＯＦＦの長さが増加してＺＶＳ動作をさせることが困難となる。このような場合には、負荷最大の値が例えば１００Ｗ以下に限定され、スイッチング周波数の可変範囲は、例えば、上述したように１００ｋＨｚ以上となる。
【００２１】
また、上述した背景技術に示すプッシュプルコンバータでは、チョークインプット方式が採用されるために２次側にチョークコイルが必要とされ、電源装置の大型化、電源装置のコストが高くなるという問題を有している。
【００２２】
本発明は、上述した課題を解決して、部品点数が多いマグアンプ制御方式を採用することなく安定な出力直流電圧を得るとともに、ノイズの発生が少なく、装置の小型化を図ったスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明のスイッチング電源回路は、１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、前記１次側直流電力が一方の端子に供給されるチョークコイルと、前記チョークコイルの他方の端子に接続されるセンタータップによって第１の１次巻線と第２の１次巻線とが分離されて形成される１次巻線と、前記第１の１次巻線および前記第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスと、前記第１の１次巻線の端部に接続される第１のスイッチング素子および前記第２の１次巻線の端部に接続される第２のスイッチング素子と、前記第１のスイッチング素子および前記第２のスイッチング素子をオン・オフ駆動する発振・ドライブ回路と、前記チョークコイルと前記第１の１次巻線および前記第２の１次巻線の各々に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサと、前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成するように前記２次巻線に並列接続される、２次側電圧共振コンデンサと、
前記２次側共振回路に入力側が接続される２次側整流素子と、前記２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる２次側平滑コンデンサと、前記出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路に供給する制御回路と、を備え、前記第１のスイッチング素子および前記第２のスイッチング素子のオンとオフとの比率である時比率が各々１以上に設定され、前記コンバータトランスは、第１のギャップを有して第１の磁路を形成する第１のコア材を具備し、前記第１の１次巻線と前記第２の１次巻線と前記２次巻線との各々は前記第１の磁路を通過する磁束が鎖交するように巻回され、前記チョークコイルは、前記第１のコア材を磁路の構成部の一部として含み、前記第１の磁路を通過する磁束が通過することがないように第２のギャップを有する第２の磁路を形成する第２のコア材を具備して、チョークコイル巻線は前記第２の磁路を通過する磁束が鎖交するように巻回され、前記コンバータトランスと前記チョークコイルとは、複合部品として一体形成される。
【００２４】
このスイッチング電源回路では、チョークコイルを介して１次側直流電力がコンバータトランスの１次巻線のセンタータップに供給される。コンバータとランスは、１次巻線と２次巻線とを磁気的に疎結合として形成されており、これによって、１次巻線と２次巻線の各々に漏れインダクタンスを生じる。第１のスイッチング素子および第２のスイッチング素子の各々が１次巻線の各々の端部に接続されこれによって交流電力が１次巻線に供給される。発振・ドライブ回路は第１のスイッチング素子および第２のスイッチング素子の各々を制御回路からの信号に基づきオン・オフとする。１次側電圧共振コンデンサと１次チョークコイルと第１の１次巻線および第２の１次巻線に生じるインダクタとで１次側電圧共振回路を形成する。また、２次巻線に生じるインダクタと、この２次巻線に並列の接続される２次側電圧共振コンデンサとによって２次側電圧共振回路を形成する。２次側共振回路に２次側整流素子の入力側が接続される、２次側平滑コンデンサが２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる。制御回路は出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を発振・ドライブ回路に供給する。第１のスイッチング素子および第２のスイッチング素子のオンとオフとの比率である時比率を各々１以上に設定してＺＶＳ動作を得る。そして、コンバータトランスは、第１のギャップを有して第１の磁路を形成する第１のコア材を具備し、第１の１次巻線と第２の１次巻線と２次巻線との各々は第１の磁路を通過する磁束が鎖交するように巻回され、チョークコイルは、第１のコア材を磁路の構成部の一部として含み、第１の磁路を通過する磁束が通過することがないように第２のギャップを有する第２の磁路を形成する第２のコア材を具備して、チョークコイル巻線は前記第２の磁路を通過する磁束が鎖交するように巻回され、前記コンバータトランスと前記チョークコイルとは、磁気的には相互に影響をされることがない複合部品として一体形成されて、装置が小型化できる。
【００２５】
本発明の別のスイッチング電源回路は、１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、前記１次側直流電力が一方の端子に供給されるチョークコイルと、前記チョークコイルの他方の端子に接続されるセンタータップによって前記１次側直流電力が供給されるセンタータップによって第１の１次巻線と前記第１の１次巻線に疎結合とされる第２の１次巻線とが分離されて形成される１次巻線と、前記第１の１次巻線および前記第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスと、前記第１の１次巻線の端部に接続される第１のスイッチング素子および前記第２の１次巻線の端部に接続される第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子をオン・オフ駆動する発振・ドライブ回路と、前記チョークコイルと前記第１の１次巻線および前記第２の１次巻線の各々に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサと、前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成するように前記２次巻線に並列接続される、２次側電圧共振コンデンサと、前記２次側共振回路に入力側が接続される２次側整流素子と、前記２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる２次側平滑コンデンサと、前記出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路に供給する制御回路と、を備え、前記第１のスイッチング素子および前記第２のスイッチング素子のオンとオフとの比率である時比率が各々１以上に設定される。
【００２６】
このスイッチング電源回路では、チョークコイルを介して１次側直流電力が第１の１次巻線と第１の１次巻線に疎結合とされる第２の１次巻線とが分離されて形成されるコンバータトランスの１次巻線のセンタータップに供給される。これによって、第１の１次巻線と第２の１次巻線との各々に漏れインダクタンスを生じる。また、コンバータトランスの１次巻線と２次巻線とは磁気的に疎結合として形成されており、これによって、さらに、１次巻線と２次巻線の各々に漏れインダクタンスを生じる。第１のスイッチング素子および第２のスイッチング素子の各々が１次巻線の各々の端部に接続されこれによって交流電力が１次巻線に供給される。発振・ドライブ回路は第１のスイッチング素子および第２のスイッチング素子の各々を制御回路からの信号に基づきオン・オフとする。１次側電圧共振コンデンサと１次チョークコイルと第１の１次巻線および第２の１次巻線に生じるインダクタとで１次側電圧共振回路を形成する。また、２次巻線に生じるインダクタと、この２次巻線に並列の接続される２次側電圧共振コンデンサとによって２次側電圧共振回路を形成する。２次側共振回路に２次側整流素子の入力側が接続される、２次側平滑コンデンサが２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる。制御回路は出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を発振・ドライブ回路に供給する。第１のスイッチング素子および第２のスイッチング素子のオンとオフとの比率である時比率を各々１以上に設定してＺＶＳ動作を得る。
【００２７】
本発明のさらに別のスイッチング電源回路は、１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、前記１次側直流電力が供給されるセンタータップによって第１の１次巻線と前記第１の１次巻線に疎結合とされる第２の１次巻線とが分離されて形成される１次巻線と、前記第１の１次巻線および前記第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスと、前記第１の１次巻線の端部に接続される第１のスイッチング素子および前記第２の１次巻線の端部に接続される第２のスイッチング素子と、前記第１のスイッチング素子および前記第２のスイッチング素子をオン・オフ駆動する発振・ドライブ回路と、前記第１の１次巻線および前記第２の１次巻線の各々に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサと、前記２次巻線に生じるインダクタとともに２次側電圧共振回路を形成するように前記２次巻線に並列接続される、２次側電圧共振コンデンサと、前記２次側共振回路に入力側が接続される２次側整流素子と、前記２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる２次側平滑コンデンサと、前記出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路に供給する制御回路と、を備え、前記第１のスイッチング素子および前記第２のスイッチング素子のオンとオフとの比率である時比率が各々１以上に設定される。
【００２８】
このスイッチング電源回路では、１次側直流電力が第１の１次巻線と第１の１次巻線に疎結合とされる第２の１次巻線とが分離されて形成されるコンバータトランスの１次巻線のセンタータップに供給される。これによって、第１の１次巻線と第２の１次巻線との各々に漏れインダクタンスを生じて、１次側直流電力がインダクタを介してセンタータップに供給されたのと等価となる。また、コンバータトランスの１次巻線と２次巻線とは磁気的に疎結合として形成されており、これによって、さらに、１次巻線と２次巻線の各々に漏れインダクタンスを生じる。第１のスイッチング素子および第２のスイッチング素子の各々が１次巻線の各々の端部に接続されこれによって交流電力が１次巻線に供給される。発振・ドライブ回路は第１のスイッチング素子および第２のスイッチング素子の各々を制御回路からの信号に基づきオン・オフとする。１次側電圧共振コンデンサと１次チョークコイルと第１の１次巻線および第２の１次巻線に生じるインダクタとで１次側電圧共振回路を形成する。また、２次巻線に生じるインダクタと、この２次巻線に並列の接続される２次側電圧共振コンデンサとによって２次側電圧共振回路を形成する。２次側共振回路に２次側整流素子の入力側が接続される、２次側平滑コンデンサが２次側整流素子の出力側に接続されて平滑された出力直流電圧を得るようにされる。制御回路は出力直流電圧の値を所定の値とするように周波数が可変とされる制御信号を発振・ドライブ回路に供給する。第１のスイッチング素子および第２のスイッチング素子のオンとオフとの比率である時比率を各々１以上に設定してＺＶＳ動作を得る。
【発明の効果】
【００２９】
本発明によれば、部品点数が多いマグアンプ制御方式を採用することなく安定な出力直流電圧を得るとともに、ノイズの発生が少なく、装置の小型化を図ったスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００３０】
本発明を実施するための最良の形態（以下、実施形態という）について説明する。実施形態のスイッチング電源回路は、スイッチング方式としてはプッシュプル方式である。すなわち、コンバータトランスの１次巻線はセンタータップを備え、センタータップによって第１の１次巻線と第２の１次巻線とが分離されて１次巻線が形成される。そして、このセンタータップに接続されるチョークコイルを介して直流電力が供給される。１次巻線の各々の端部にはスイッチング素子が接続されている。そして、コンバータトランスの１次巻線と２次巻線とは疎結合とされることによって漏れインダクタを生じて１次側と２次側とに各々共振回路を有することとなる。この共振回路の作用によってＺＶＳ動作をしながら、２次側に一定の出力直流電圧を生じる。ここで、１次側の共振回路は電圧共振回路とされ、時比率（ＴＯＮ／ＴＯＦＦ）は１以上とされる。主として１次側の共振回路は１次巻線のセンタータップに接続されるチョークコイル、１次巻線に生じるインダクタおよび１次電圧共振コンデンサによって形成される。また、２次側共振回路は、主として２次巻線に生じるインダクタと２次側共振コンデンサによって形成される。２次側の共振回路を電圧共振回路として、２次側の共振周波数を１次側電圧共振回路の共振周波数の略２／３以下に設定する場合に広範な負荷電力範囲でＺＶＳ動作が得られる。そして、安定な出力直流電圧を得るとともに、ノイズの発生を少なくできる。
【００３１】
ここで、コンバータトランスとチョークコイルとは、両者を複合して一体の複合部品として、スイッチング電源回路の小型化を図るようにしても良く、また、第１の１次巻線と第２の１次巻線とを疎結合として、これによって、第１の１次巻線および第２の１次巻線の各々に生じる漏れインダクタのインダクタンス値をより大きなものとして、チョークコイルをより小型化して、装置の小型化を図り、また、第１の１次巻線と第２の１次巻線とを、さらに、疎結合として、これによって、第１の１次巻線および第２の１次巻線の各々に生じる漏れインダクタのインダクタンス値を、さらに、より大きなものとして、チョークコイルを省き装置の小型化を図ることができる。
【００３２】
第１実施形態のスイッチング電源回路について、図１ないし図９を参照して説明する。
【００３３】
第１実施形態のスイッチング電源回路は、１次側直流電力が一方の端子に供給されるチョークコイル巻線Ｎｏを有するチョークコイルＬｏ１と、チョークコイルＬｏ１の他方の端子に接続されるセンタータップによって１次巻線Ｎ１と１次巻線Ｎ１’とが分離して形成される１次巻線と、１次巻線Ｎ１および１次巻線Ｎ１’の各々と磁気的に疎結合、例えば結合係数が０．８以下とされる２次巻線Ｎ２と、を有するコンバータトランスＰＩＴと、１次巻線Ｎ１の端部に接続されるスイッチング素子Ｑ１および１次巻線Ｎ１’の端部に接続されるスイッチング素子Ｑ２と、スイッチング素子Ｑ１およびスイッチング素子Ｑ２をオン・オフ駆動する発振・ドライブ回路２と、チョークコイルＬｏ１および１次巻線Ｎ１に生じるインダクタとともに第１の１次側電圧共振回路を形成するようにスイッチング素子Ｑ１に並列接続される１次側電圧共振コンデンサＣ１およびチョークコイルＬｏ１および１次巻線Ｎ１’に生じるインダクタとともに第２の１次側電圧共振回路を形成するようにスイッチング素子Ｑ２に並列接続される１次側電圧共振コンデンサＣ２と、２次巻線Ｎ２に生じるインダクタともに２次側共振回路を形成するように２次巻線Ｎ２（または、２次巻線Ｎ２および２次巻線Ｎ２’）に並列接続される２次側電圧共振コンデンサＣ３と、この２次側共振回路に入力側が接続される２次側整流素子Ｄｏ（または、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４）と、２次側整流素子Ｄｏ等の出力側に接続されて平滑された出力直流電圧Ｅｏを得るようにされる２次側平滑コンデンサＣｏ（または２次側平滑コンデンサＣｏ１および２次側平滑コンデンサＣｏ２）と、出力直流電圧Ｅｏの値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路２に供給する制御回路１と、を備え、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のオンとオフとの比率である時比率が各々１以上に設定されるものである。
【００３４】
ここで、本実施形態では、１次側電圧共振コンデンサＣ１は第１の１次側電圧共振コンデンサの一実施形態であり、１次側電圧共振コンデンサＣ２は第２の１次側電圧共振コンデンサの一実施形態である。この両方によって１次側電圧共振コンデンサが形成され、１次側電圧共振コンデンサの一実施形態とされている。また、別の１次側電圧共振コンデンサの実施形態としては、１次側電圧共振コンデンサＣ１および１次側電圧共振コンデンサＣ２に替えて、１次巻線Ｎ１と１次巻線Ｎ１’の両端に１次側電圧共振コンデンサＣ１のみを設けるようにしても良いものである。
【００３５】
また、コンバータトランスＰＩＴとインダクタＬｏ１とは、両者を複合して一体の部品であるコンバータトランス・インダクタＰＩＴ・ＰＣＣとして構成されている。すなわち、コンバータトランスＰＩＴは、第１のギャップであるギャップＧ１（図２を参照）を有して第１の磁路を形成する第１のコア材であるＥ型コアＣＲ１およびＥ型コアＣＲ２を具備し、第１の１次巻線Ｎ１と第２の１次巻線Ｎ１’と２次巻線Ｎ２との各々は第１の磁路（図２に示すＥ型コアＣＲ１の中央磁脚とＥ型コアＣＲ２の中央磁脚とギャップＧ２とで形成される磁路）を通過する磁束が鎖交するように巻回されている。チョークコイルＬｏ１は、第１のコア材を磁路の構成部の一部として含み、第１の磁路を通過する磁束が通過することがないように第２のギャップであるギャップＧ２を有する第２の磁路を形成する第２のコア材であるＥ型コアＣＲ３を具備して、チョークコイル巻線Ｎｏによって発生される磁束が第２の磁路を通過するように巻回されている。
【００３６】
図１に示すスイッチング電源回路の交流電源ＡＣ側から２次側に至るまでを順に説明する。
【００３７】
スイッチング電源回路は、アクロスラインコンデンサＣＬ１、コモンモードチョークコイルＣＭＣ、アクロスラインコンデンサＣＬ２を有するコモンモードフィルタを有している。このコモンモードフィルタの入力側であるアクロスラインコンデンサＣＬ１には、例えば、図示しないプラグが電源スイッチおよびヒューズを介して接続され、交流電源ＡＣと接続されたコンセントにこのプラグを挿入することによって交流電力がスイッチング電源回路に供給されるようになされている。ここで、交流電源ＡＣの電圧である入力交流電圧ＶＡＣの値は８５Ｖから１４４Ｖ（実効値）の範囲とされている。
【００３８】
コモンモードフィルタの出力側（アクロスラインコンデンサＣＬ２の側）は１次側整流素子Ｄｉの入力側であるダイオードＤｉ１のアノードとダイオードＤｉ２のカソードとの接続点およびダイオードＤｉ３のアノードとダイオードＤｉ４のカソードとの接続点に接続されている。
【００３９】
１次側整流素子Ｄｉの出力側であるダイオードＤｉ１のカソードとダイオードＤｉ３のカソードとの接続点には１次側平滑コンデンサＣｉの正側の端子が接続され、ダイオードＤｉ２のアノードとダイオードＤｉ４のアノードとの接続点には１次側平滑コンデンサＣｉの負側の端子が接続されている。このようにして１次側整流平滑回路が形成され１次側平滑コンデンサの両端から直流電圧がプッシュプルコンバータに供給されるようになされている。
【００４０】
プッシュプルコンバータは、スイッチング素子Ｑ１とスイッチング素子Ｑ２、チョークコイルＬｏ１、１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ２、制御回路１、発振・ドライブ回路２、コンバータトランスＰＩＴ、２次側電圧共振コンデンサＣ３、２次側整流素子Ｄｏ、２次側平滑コンデンサＣｏ、２次側インダクタＬｏ２を備えている。
【００４１】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とはＭＯＳ−ＦＥＴとされ、ボディダイオードＤＤ１およびボディダイオードＤＤ２は、ＭＯＳ―ＦＥＴの製造のプロセスにおいて形成されるダイオードである。ここで、ＭＯＳ−ＦＥＴの仕様としては、５Ａ／９００Ｖとした。
【００４２】
コンバータトランスＰＩＴは、１次側と２次側とを絶縁するとともに電圧の変換を行う機能を有するが、さらに、インダクタＬ１、インダクタＬ１’およびインダクタＬ２としても機能する。ここで、各々のインダクタは、コンバータトランスＰＩＴの１次巻線Ｎ１と１次巻線Ｎ１’とから成る１次巻線と２次巻線Ｎ２とが疎結合であることによって形成される漏れインダクタである。このような漏れインダクタをどのようにして形成するかについて、図２に示すコンバータトランス・インダクタＰＩＴ・ＰＣＣの断面図を示して具体的に説明する。
【００４３】
図２に示すコンバータトランス・インダクタＰＩＴ・ＰＣＣでは、コンバータトランスＰＩＴとインダクタＬｏ１とが複合部品として一体構成されている。コンバータトランスＰＩＴは、第１のコア材としてのフェライト材によるＥ型コアＣＲ１とＥ型コアＣＲ２とを互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。そして、１次側と２次側の巻装部については、相互に独立するようにして分割し、例えば樹脂などによって形成されるボビンＢが備えられる。そして、１次側の巻装部として１次巻線Ｎ１および１次巻線Ｎ１’、２次側の巻装部として２次巻線Ｎ２が巻装されたボビンＢをＥＥ型コアに取り付けることで、１次巻線Ｎ１および１次巻線Ｎ１’が一の領域に巻装され、２次巻線Ｎ２がこの一の領域とは異なる巻装領域に分離され、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにしてコンバータトランスＰＩＴ全体としての構造が得られる。
【００４４】
ここで、図２に示すように１次巻線Ｎ１の外側に１次巻線Ｎ１’が巻回されており、１次巻線Ｎ１と１次巻線Ｎ１’とは密結合とされている。１次巻線Ｎ１と２次巻線Ｎ２とは第１のギャップとしてのギャップＧ１が存在するために疎結合とされ、同様に、１次巻線Ｎ１’と２次巻線Ｎ２とはギャップＧ１が存在するために疎結合とされている。また、１次巻線Ｎ１と１次巻線Ｎ１’とは巻き数が等しいが、１次巻線Ｎ１’の長さの方が１次巻線Ｎ１の長さよりも長いために、２次側巻線Ｎ２に対する結合係数は１次巻線Ｎ１’の方が１次巻線Ｎ１よりも大きくなる。
【００４５】
このＥＥ型コアの中央磁脚に対しては、１．６ｍｍ（ミリ・メータ）のギャップＧ１を形成する。これによって、１次側と２次側との結合係数ｋの値としては、結合係数ｋの値を１よりも小さくする。すなわち、疎結合とすることによって、１次巻線Ｎ１および１次巻線Ｎ１’によって発生し、第１の磁路である中央磁脚を通過する磁束の一部は２次巻線Ｎ２と鎖交しなくなり、２次巻線Ｎ２に発生する磁束の一部は１次巻線Ｎ１および１次巻線Ｎ１’と鎖交しなくなり、この鎖交しない磁束の効果によってインダクタＬ１、インダクタＬ１’、インダクタＬ２を形成するようにしている。図２に示すように、ギャップＧ１は、Ｅ型コアＣＲ１およびＥ型コアＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成している。コア材は、ＥＥＲ―３５（コア材名称）とした。
【００４６】
第１実施形態では１次巻線Ｎ１の巻数および１次巻線Ｎ１’の巻数は各々が４０Ｔ（ターン）の同一の巻数とされ、２次巻線Ｎ２の巻数は３５Ｔとされ、１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値は０．７１５とされ、１次巻線Ｎ１’ と２次巻線Ｎ２との結合係数ｋの値は０．７３５とされている。このときの出力直流電圧Ｅｏの値は１７５Ｖ（ボルト）を得るものとした。
【００４７】
チョークコイルＬｏ１は、図２に示すようにコンバータトランスＰＩＴの側面にＥ型コアＣＲ３を接合して、第２のコア材としてのＥ型コアＣＲ３および磁路の構成部の一部として含まれる第１のコア材としてのＥ型コアＣＲ１とＥ型コアＣＲ２とで、チョークコイルＬｏ１の磁路を形成している。そして図２から明らかなように、第１の磁路を通過する磁束（コンバータトランスＰＩＴの生じる磁束）が第２の磁路を通過することがないように第２のギャップとしてのギャップＧ２を有している。すなわち、コンバータトランスＰＩＴの生じる磁束は、ギャップＧ２によって磁気抵抗の値が高い第２の磁路（チョークコイルＬｏ１の生じる磁束が通過する磁路）を通過することができない。また、第２の磁路を通過する磁束も同様に、ギャップＧ１の作用によって、第１の磁路を通過することができない。このようにして、第１の磁路を通過する磁束と第２の磁路を通過する磁束とが互いに、他の磁路を通過することがないので、ここで、コンバータトランスＰＩＴとチョークコイルＬｏ１とは、複合部品でありながら、独立して機能することとなる。
【００４８】
チョークコイル巻線Ｎｏは第２の磁路を通過する磁束が鎖交するようにＥ型コアＣＲ３の中央磁脚に巻回されている。ギャップＧ２はギャップＧ１の半分の０．８ｍｍとし、チョークコイル巻線Ｎｏの巻き数は４３Ｔとして、チョークコイルＬｏ１のインダクタンス値としては、４００μＨ（マイクロ・ヘンリー）が得られた。この４００μＨの値は、インダクタＬ１、インダクタＬ１’よりも大きな値とされている。なお、チョークコイル巻線Ｎｏ、１次巻線Ｎ１、１次巻線Ｎ１’および２次巻線Ｎ２はリッツ線としている。
【００４９】
１次側の接続態様について説明する。チョークコイルＬｏ１は、１次側平滑コンデンサＣｉとコンバータトランスＰＩＴの１次巻線Ｎ１と１次巻線Ｎ１’のセンタータップとの間に接続され、コンバータトランスＰＩＴの１次巻線Ｎ１の端部はスイッチング素子Ｑ１のドレインに接続され、コンバータトランスＰＩＴの１次巻線Ｎ１’の端部はスイッチング素子Ｑ２のドレインに接続されている。そして、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の各々のソースは１次側のグランドに接地されている。また、１次側電圧共振コンデンサＣ１はスイッチング素子Ｑ１のドレインとソース間に並列に接続され、１次側電圧共振コンデンサＣ２はスイッチング素子Ｑ２のドレインとソース間に並列に接続されている。
【００５０】
また、スイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ１のゲートには発振・ドライブ回路２の出力が接続されている。発振・ドライブ回路２は、制御回路１からの出力に応じてスイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ２のゲートを駆動する。
【００５１】
２次側の接続態様について説明する。コンバータトランスＰＩＴの２次巻線Ｎ２に対して２次側整流素子Ｄｏを接続している。この２次側整流素子Ｄｏは高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４をブリッジ接続して構成されており、２次側整流素子Ｄｏの出力側には２次側平滑コンデンサＣｏが接続されている。そして、２次側平滑コンデンサＣｏの両端から負荷に供給する電圧である出力直流電圧Ｅｏを得ている。ここで、出力直流電圧Ｅｏの値は上述したように１７５Ｖとした。
【００５２】
制御回路１は、２次側平滑コンデンサＣｏにその入力側を接続されており、入力された出力直流電圧Ｅｏと所定の値の基準電圧値との差に応じた検出出力（誤差電圧）を発振・ドライブ回路２に供給する。
【００５３】
このようなプッシュプルコンバータでは、主としてチョークコイルＬｏ１およびインダクタＬ１と１次側電圧共振コンデンサＣ１とによって第１の１次側電圧共振回路が形成される。ここで、主としてとは、これらの部品の特性、すなわち、チョークコイルＬｏ１のインダクタンスおよびインダクタＬ１のインダクタンスと１次側電圧共振コンデンサＣ１のキャパシタンスとによって第１の１次側電圧共振回路の共振の周波数が概ね定まることを言うものである。例えば、１次側平滑コンデンサＣｉのキャパシタンス等も共振周波数に影響を与えるがその影響は無視できる程度ものであるので、第１の１次側電圧共振回路を形成する要素としてはいない。
【００５４】
また、主としてチョークコイルＬｏ１およびインダクタＬ１’と１次側電圧共振コンデンサＣ２とによって第２の１次側電圧共振回路が形成される。すなわち、チョークコイルＬｏ１のインダクタンスおよびインダクタＬ１’のインダクタンスと１次側電圧共振コンデンサＣ２のキャパシタンスとによって第２の１次側電圧共振回路の共振の周波数が概ね定まるので、１次側平滑コンデンサＣｉ等は第２の１次側電圧共振回路を形成する要素としてはいない。第１の１次側電圧共振回路の共振周波数と第２の１次側電圧共振回路の共振周波数とは略等しくなるように各々が周波数ｆｏ１に設定される。ここで、第１の１次側電圧共振回路の共振周波数と第２の１次側電圧共振回路は、独立に働くものでは無く、スイッチング素子Ｑ１とスイッチング素子Ｑ２のいずれがオフとなるかに応じて、両者が協調して動作して、１次側電圧共振回路を形成するものである。
【００５５】
また、主として、インダクタＬ２のインダクタンスと２次側電圧共振コンデンサＣ３のキャパシタンスとによって２次側電圧共振回路が形成され、共振周波数は周波数ｆｏ２に設定される。ここで、主としてとは上述したと同様に、例えば、２次側インダクタＬｏ２等も共振周波数に影響を与えるがその影響は無視できる程度ものであるので、２次側電圧共振回路を形成する要素としてはいない。周波数ｆｏ１と周波数ｆｏ２との関係は、図３に制御特性として示すように、周波数ｆｏ２の値は周波数ｆｏ１の略２／３以下に設定される。ここで、２次側インダクタＬｏ２の値は数μＨ以下、例えば、３．３μＨとされ、インダクタＬ２のインダクタンスの値に較べて非常に小さなものである。したがって、２次側インダクタＬｏ２は２次側電圧共振回路を構成する要素となるものの、２次側電圧共振回路の共振周波数にほとんど影響を与えるものではない。
【００５６】
２次側インダクタＬｏ２の奏する作用を説明する。２次側インダクタＬｏ２を設けない場合、すなわち、２次側インダクタＬｏ２に替えて導線を用いる場合には、電流Ｉ４（図１を参照）と電流Ｉ３（図１を参照）とに、例えば、１．５ＭＨｚ（メガ・ヘルッ）のリンギングが生じる。このリンギングは周波数が高いので、ノイズ成分としては有害なものである。例えば、交流電源ＡＣ側にこのノイズが漏れ、他の機器の動作に悪影響を与える。また、１次側整流回路を備えない、コンバータ部のみが、ＤＣ−ＤＣコンバータとして用いられる場合にも同様に入力のＤＣライン側に対してこのリンギングが悪影響を与える。
【００５７】
このようなリンギングが発生する原因は２次側平滑コンデンサＣｏに存する等価インダクタンス（ＥＳＬ）にある。２次側インダクタＬｏ２が無い場合には、２次側電圧共振コンデンサＣ３のキャパシタンスとこの等価インダクタンスとで形成される１．５ＭＨｚ近傍とされる共振周波数を有する共振回路を形成することとなり、スイッチングの動作によってこの共振回路を励振するためである。また、２次側整流素子Ｄｏの入力側に流れる電流である電流Ｉ４（図１を参照）にも同一周波数のリンギングが生じている。一方、２次側インダクタＬｏ２がある場合には、後述する図４、図５に示すように、上述した、電流Ｉ３と電流Ｉ４に生じるリンギングは消滅している。
【００５８】
ここで、１次側電圧共振コンデンサＣ１のキャパシタンスの値、および１次側電圧共振コンデンサＣ２のキャパシタンスの値は４７００ｐＦ（ピコ・ファラッド）、２次側電圧共振コンデンサＣ３のキャパシタンスの値は０．０４７μＦ（マイクロ・ファラッド）とした。このときの、周波数ｆｏ１の値は９０．１ｋＨｚ（キロ・ヘルツ）であり、周波数ｆｏ２の値は５３．５ｋＨｚ（キロ・ヘルツ）であった。
【００５９】
次に上述した構成を有するスイッチング電源回路の動作について説明をする。このようなプッシュプルコンバータの基本動作原理は、公知技術である多重共振コンバータとしての動作をするものであるが、以下の特徴を有している。
【００６０】
スイッチング素子Ｑ１とスイッチング素子Ｑ２との時比率を１以上として最大負荷時においては、例えば２以上となるように選定する。このような設定とすることによって、図２３において必要とされたチョークコイルＬｏ２０は削除することができるようになった。すなわち、チョークコイルＬｏ２０を具備しない場合においても、２次巻線Ｎ２に流れる共振電流である電流Ｉ２は正弦波となり、２次側電圧共振コンデンサＣ３の両端に発生する電圧Ｖ４も正弦波となり、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４の導通角は拡大する。また、２次側インダクタＬｏ２はリンギングを消滅させるためのものであるので、２次側インダクタＬｏ２インダクタンス値はチョークコイルＬｏ２０のインダクタンス値よりも小さいものとできる。これによって装置の小型化および装置のコストの低減が図れる。
【００６１】
また、１次側電圧共振コンデンサＣ１をスイッチング素子Ｑ１に並列に接続し、１次側電圧共振コンデンサＣ２をスイッチング素子Ｑ２に並列に接続することによって、スイッチング素子Ｑ１とスイッチング素子Ｑ２との各々がオフとなる時間である時間ＴＯＦＦに１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ２に流れる１次側の共振電流と、２次側電圧共振コンデンサＣ３とに流れる電流である電流Ｉ４の位相を同じにする効果があり、スイッチング素子Ｑ１のボディダイオードＤＤ１、スイッチング素子Ｑ２のボディダイオードＤＤ２の導通角が拡大してＺＶＳ動作がより確実なものとなる。
【００６２】
また、図３に示すように、出力直流電圧Ｅｏを１７５Ｖとする場合における重負荷時に対応する周波数ｆｓの値と負荷が零のときに対応する周波数ｆｓの値との範囲である可変周波数範囲Δｆｓの値を非常に小さくすることができる。
【００６３】
図４は、入力交流電圧ＶＡＣが１００Ｖにおける負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、周波数ｆｓ、時間ＴＯＮ、時間ＴＯＦＦの各々を示している。なお、このスイッチング電源回路については、出力直流電圧Ｅｏの値を１７５Ｖとしている。
【００６４】
図５に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧は１００Ｖである。図５の上段から順に、スイッチング素子Ｑ１のドレイン電圧である電圧Ｖ１（図１を参照）、スイッチング素子Ｑ１のドレイン電流である電流ＩＱ１（図１を参照）、スイッチング素子Ｑ２のドレイン電圧である電圧Ｖ２（図１を参照）、スイッチング素子Ｑ２のドレイン電流である電流ＩＱ２（図１を参照）、２次巻線Ｎ２に流れる電流である電流Ｉ２（図１を参照）、２次側電圧共振コンデンサＣ３に流れる電流である電流Ｉ３（図１を参照）、２次巻線Ｎ２の両端の電圧である電圧Ｖ３（図１を参照）、２次側整流素子Ｄｏの入力側に流れる電流である電流Ｉ４（図１を参照）の各々を示すものである。
【００６５】
図６に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は０Ｗ、入力交流電圧は１００Ｖである。図６の上段から順に、電圧Ｖ１、電流ＩＱ１、電圧Ｖ２、電流ＩＱ２、電流Ｉ２、電流Ｉ３、電圧Ｖ３、電流Ｉ４の各々を示すものである。
【００６６】
図４ないし図６に示す実験データから図１に示すスイッチング電源回路について以下のことが明らかになる。負荷電力Ｐｏの値が０Ｗから３００Ｗの範囲でＺＶＳ動作となっている。負荷電力Ｐｏが３００Ｗにおける電力変換効率ηＡＣ→ＤＣの値は９１．８％である。
【００６７】
図１に示すスイッチング電源回路は以下の利点を有している。
【００６８】
背景技術に示す電圧共振プッシュプルコンバータのｆｓ制御は負荷電力Ｐｏが１００Ｗ以下に限定されていた。一方、図１に示すスイッチング電源回路は電圧共振プッシュプルコンバータを用いるものであるが、コンバータトランスＰＩＴを疎結合とし、２次側に電圧共振回路を組み合わせて多重共振形コンバータとして構成することによって、負荷電力Ｐｏの大きさが３００Ｗ以上の重負荷から無負荷の範囲でｆｓ制御（スイッチング周波数である周波数ｆｓを変化させて出力直流電圧Ｅｏを変化させる制御）が可能となる。
【００６９】
コンバータトランスＰＩＴとインダクタＬｏ１との機能を一体化した複合部品としてのコンバータトランス・インダクタＰＩＴ・ＰＣＣとすることによって、装置の小型化を図ることができるとともに、電力変換効率ηＡＣ→ＤＣを良好なものとできる。電力変換効率ηＡＣ→ＤＣを良好なものとできる理由は、コンバータトランス・インダクタＰＩＴ・ＰＣＣを小型化できる一方で、インダクタＬｏ１の磁路を形成するＥ型コアＣＲ３の断面積を大きくすることができ銅損および鉄損が減少するからである。すなわち、コンバータトランス・インダクタＰＩＴ・ＰＣＣにおけると同一のインダクタンス値の単独の部品としてインダクタＬｏ１を形成する場合には、コスト面を考慮して、より小型のコア材ＥＥ−２５を使い、リッツ線の巻き数も大きなものとなる。このために銅損がより大きなものとなる。一方、このようにして、コンバータトランスＰＩＴに用いるコア材をチョークコイルと兼用する場合には、同じ費用の投下に対してもより大型のコアであるコアＣＲ３を用いることができるようになる。コンバータトランス・インダクタＰＩＴ・ＰＣＣを用いる場合の電力変換効率ηＡＣ→ＤＣの改善は最大負荷電力である３００Ｗにおいて、０．３％向上し、コアの温度も約５℃低下した。
【００７０】
２次側インダクタＬｏ２を設けることよって、２次側電圧共振コンデンサＣ３に従来は流れていたリンギング電流が流れなくなり、動作波形が滑らかな正弦波形状となってノイズの発生が低減した。
【００７１】
２次側に電圧共振回路を付加することによって、背景技術において用いたチョークコイルＬｏ２０を削除しても、この２次側の電圧共振回路から正弦波電圧を得ることができるようになった。ここで、背景技術において用いたチョークコイルＬｏ２０のインダクタンスは、大きなインダクタンス値を得るためにその値も大きなものとされ、装置は大型化し、装置コストも高いものとなったが、本実施形態の電源では、チョークコイルＬｏ２０を用いないことによって、装置の小型化、装置のコストの削減が図れる。
【００７２】
図７は、図１に示すスイッチング電源回路の変形例である。
【００７３】
図７のスイッチング電源回路の１次側は、１次側電圧共振コンデンサＣ１および１次側電圧共振コンデンサＣ２に替えて、１次側電圧共振コンデンサが、１次側電圧共振コンデンサＣ１として第１の１次巻線Ｎ１および第２の１次巻線Ｎ１’の両端に並列に接続されることを特徴とするものである。
【００７４】
図７のスイッチング電源回路の２次側は、２次巻線Ｎ２と２次巻線Ｎ２’の接続点をセンタータップとし、２次巻線Ｎ２と２次巻線Ｎ２’の端部に２次側電圧共振コンデンサＣ３を接続し、両波整流のための高速スイッチングダイオードＤｏ１と高速スイッチングダイオードＤｏ２とを有する両波整流回路として２次側を構成するものである。また、２次巻線Ｎ２と２次巻線Ｎ２’とは加極性となるように巻回されているので、２次側電圧共振回路を形成する２次巻線Ｎ２と２次巻線Ｎ２’の端部に生じる２次側電圧共振回路を構成するインダクタンスの値は図１に示す回路におけるインダクタンスの値よりも大きくなり、この分だけ２次側電圧共振コンデンサＣ３のキャパシタンスを小さくできる。ここで、２次側インダクタＬｏ２は、高速スイッチングダイオードＤｏ１のカソードと高速スイッチングダイオードＤｏ２のカソードとの接続点と、２次側平滑コンデンサＣｏとの間に接続され、リンギングを消滅させる。
【００７５】
図８に示すスイッチング電源回路は図１に示すスイッチング電源回路の２次側を変形したスイッチング電源回路である。２次側は倍電圧全波整流回路を構成している。すなわち、２次側平滑コンデンサＣｏ１に直流電圧が保持され、この電圧が２次側平滑コンデンサＣｏ２の電圧と加算されることによって、２次巻線Ｎ２または２次巻線Ｎ２’の両端から得られる電圧の２倍の電圧が出力直流電圧Ｅｏとして得られるようになされている。ここで、２次側インダクタＬｏ２は、高速スイッチングダイオードＤｏ１のカソードと高速スイッチングダイオードＤｏ２のカソードとの接続点と、２次側平滑コンデンサＣｏとの間に接続され、リンギングを消滅させる。
【００７６】
また、図９は、図１に示すスイッチング電源回路の２次側を変形して倍電圧半波整流回路を用いるものである。図９に示す倍電圧全波整流回路の半分の部分が用いられている。このように倍電圧半波整流回路を用いる場合にも図１に示すスイッチング電源回路の有する基本的な利点はそのまま維持できる。ここで、２次側インダクタＬｏ２は、高速スイッチングダイオードＤｏ１のカソードと高速スイッチングダイオードＤｏ２のカソードとの接続点と、２次側平滑コンデンサＣｏとの間に接続され、リンギングを消滅させる。
【００７７】
第２実施形態のスイッチング電源回路について、図１０ないし図１６を参照して説明する。第２実施形態のスイッチング電源回路の説明において、第１実施形態のスイッチング電源回路におけると同一の構成部については、同一の符号を付して、説明の一部を省略する。
【００７８】
第２実施形態のスイッチング電源回路は、１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、１次側直流電力が一方の端子に供給されるチョークコイルＰＣＣと、チョークコイルＰＣＣの他方の端子に接続される１次側直流電力が供給されるセンタータップによって１次巻線Ｎ１と１次巻線Ｎ１に疎結合とされる１次巻線Ｎ１’とが分離されて形成される１次巻線と、１次巻線Ｎ１および第２の１次巻線の各々と磁気的に疎結合とされる２次巻線と、を有するコンバータトランスＰＩＴと、１次巻線Ｎ１の端部に接続されるスイッチング素子Ｑ１および１次巻線Ｎ１’の端部に接続されるスイッチング素子Ｑ２と、スイッチング素子Ｑ１およびスイッチング素子Ｑ２をオン・オフ駆動する発振・ドライブ回路２と、チョークコイルＰＣＣと１次巻線Ｎ１に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサＣ１およびチョークコイルＰＣＣと１次巻線Ｎ１’に生じるインダクタとともに１次側電圧共振回路を形成する１次側電圧共振コンデンサＣ２と、２次巻線Ｎ２に生じるインダクタとともに２次側電圧共振回路を形成するように２次巻線Ｎ２（または、２次巻線Ｎ２および２次巻線Ｎ２’）に並列接続される、２次側電圧共振コンデンサＣ３と、２次側共振回路に入力側が接続される２次側整流素子Ｄｏ（または、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４）と、２次側整流素子Ｄｏ等の出力側に接続されて平滑された出力直流電圧Ｅｏを得るようにされる２次側平滑コンデンサＣｏ（または、２次側平滑コンデンサＣｏ１および２次側平滑コンデンサＣｏ２）と、出力直流電圧Ｅｏの値を所定の値とするように周波数が可変とされる制御信号を発振・ドライブ回路２に供給する制御回路１と、を備え、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のオンとオフとの比率である時比率が各々１以上に設定されるものである。
【００７９】
ここで、本実施形態では、１次側電圧共振コンデンサＣ１は第１の１次側電圧共振コンデンサの一実施形態であり、１次側電圧共振コンデンサＣ２は第２の１次側電圧共振コンデンサの一実施形態である。この両方によって１次側電圧共振コンデンサが形成され、１次側電圧コンデンサの一実施形態とされている。また、別の１次側電圧共振コンデンサの実施形態としては、１次側電圧共振コンデンサＣ１および１次側電圧共振コンデンサＣ２に替えて、１次巻線Ｎ１と１次まき線Ｎ１’の両端に１次側電圧共振コンデンサＣ１のみを設けるようにしても良いものである。
【００８０】
図１０に示すスイッチング電源回路の交流電源ＡＣ側から２次側に至るまでを順に説明する。
【００８１】
スイッチング電源回路は、アクロスラインコンデンサＣＬ１、コモンモードチョークコイルＣＭＣ、アクロスラインコンデンサＣＬ２を有するコモンモードフィルタを有している。このコモンモードフィルタの入力側であるアクロスラインコンデンサＣＬ１には、例えば、図示しないプラグが電源スイッチおよびヒューズを介して接続され、交流電源ＡＣと接続されたコンセントにこのプラグを挿入することによって交流電力がスイッチング電源回路に供給されるようになされている。ここで、交流電源ＡＣの電圧である入力交流電圧ＶＡＣの値は８５Ｖから１４４Ｖの範囲とされている。
【００８２】
コモンモードフィルタの出力側（アクロスラインコンデンサＣＬ２の側）は１次側整流素子Ｄｉの入力側であるダイオードＤｉ１のアノードとダイオードＤｉ２のカソードとの接続点およびダイオードＤｉ３のアノードとダイオードＤｉ４のカソードとの接続点に接続されている。
【００８３】
１次側整流素子Ｄｉの出力側であるダイオードＤｉ１のカソードとダイオードＤｉ３のカソードとの接続点には１次側平滑コンデンサＣｉの正側の端子が接続され、ダイオードＤｉ２のアノードとダイオードＤｉ４のアノードとの接続点には１次側平滑コンデンサＣｉの負側の端子が接続されている。このようにして１次側整流平滑回路が形成され１次側平滑コンデンサの両端から直流電圧がプッシュプルコンバータに供給されるようになされている。
【００８４】
プッシュプルコンバータは、スイッチング素子Ｑ１とスイッチング素子Ｑ２、チョークコイルＬｏ１、１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ２、制御回路１、発振・ドライブ回路２、コンバータトランスＰＩＴ、２次側電圧共振コンデンサＣ３、２次側整流素子Ｄｏ、２次側平滑コンデンサＣｏ、２次側インダクタＬｏ２を備えている。
【００８５】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とはＭＯＳ−ＦＥＴとされ、ボディダイオードＤＤ１およびボディダイオードＤＤ２は、ＭＯＳ―ＦＥＴの製造のプロセスにおいて形成されるダイオードである。ここで、ＭＯＳ−ＦＥＴの仕様としては、５Ａ／９００Ｖとした。
【００８６】
コンバータトランスＰＩＴは、１次側と２次側とを絶縁するとともに電圧の変換を行う機能を有するが、さらに、インダクタＬ１、インダクタＬ１’およびインダクタＬ２としても機能する。ここで、各々のインダクタは、コンバータトランスＰＩＴによって形成される漏れインダクタである。このような漏れインダクタをどのようにして形成するかについて、図１１に示すコンバータトランスＰＩＴの断面図を示して具体的に説明する。
【００８７】
コンバータトランスＰＩＴは、フェライト材によるＥ型コアＣＲ１とＥ型コアＣＲ２とを互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。そして、１次巻線Ｎ１と１次巻線Ｎ１’と２次巻線Ｎ２の巻装部については、相互に独立するようにして分割し、例えば樹脂などによって形成されるボビンＢが備えられる。そして、１次側の巻装部として１次巻線Ｎ１および１次巻線Ｎ１’、２次側の巻装部として２次巻線Ｎ２が巻装されたボビンＢがＥＥ型コアに取り付けられている。
【００８８】
このような構成によって、ＥＥ型コアの中央磁脚とギャップＧとで形成される磁路を通過する磁束が、１次巻線Ｎ１、１次巻線Ｎ１’および２次巻線Ｎ２と鎖交することとなる。しかしながら、この磁路はギャップＧを有するために、磁束の一部がギャップＧから漏れるので、この磁路に巻回される各々の巻線の相互の磁気的な結合度は小さいもの(疎結合)とされている。２次巻線Ｎ２を１次巻線Ｎ１と１次巻線Ｎ１’とで挟み、各々の巻線が他の巻線を介することなく前記コア材に巻回されているので、特に１次巻線Ｎ１と１次巻線Ｎ１’との結合度は小さく、また、１次巻線Ｎ１と２次巻線Ｎ２との結合度、および、１次巻線Ｎ１’と２次巻線Ｎ２との結合度も同様に小さい。すなわち、各々の巻線の相互の結合度はいずれも小さい。このようにしてコンバータトランスＰＩＴ全体としての構造が得られる。
【００８９】
このＥＥ型コアの中央磁脚に対しては、１．６ｍｍ（ミリ・メータ）のギャップＧを形成する。これによって、上述したように、各々の巻線は相互に疎結合とされ、１次巻線Ｎ１、１次巻線Ｎ１’および２次巻線Ｎ２に発生する磁束の一部は、他の巻線と鎖交しなくなり、この鎖交しない磁束の効果によってインダクタＬ１、インダクタＬ１’、インダクタＬ２を形成するようにしている。なお、ギャップＧは、Ｅ型コアＣＲ１およびＥ型コアＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成している。コア材は、ＥＥＲ―３５（コア材名称）とした。１次巻線Ｎ１の巻数および１次巻線Ｎ１’の巻数は各々が６０Ｔ（ターン）の同一の巻数とされ、２次巻線Ｎ２の巻数は３５Ｔとされ、１次巻線Ｎ１と１次巻線Ｎ１’との結合係数ｋの値は０．６０とされ、１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値、および、１次巻線Ｎ１’と２次巻線Ｎ２との結合係数ｋの値は各々０．８０とした。これによって、１次巻線Ｎ１と２次巻線Ｎ２、１次巻線Ｎ１’と２次巻線Ｎ２が疎結合であることによる、インダクタＬ１の値、インダクタＬ１’の値の各々は５８０μＨであり、１次巻線Ｎ１と１次巻線Ｎ１’とが疎結合であることによって発生する、インダクタＬ１ｌの値、インダクタＬ１ｌ’の値の各々は２００μＨであった。なお、背景技術として示す図２３におけるコンバータトランスＰＩＴでは、１次巻線Ｎ１と１次巻線Ｎ１’との結合係数は０．９８であり、この場合のインダクタＬ１ｌの値、インダクタＬ１ｌ’の値の各々は小さいものである。
【００９０】
第２実施形態では、第１実施形態におけるチョークコイルＬｏ１は、独立した部品としてのチョークコイルＰＣＣとして構成されており、チョークコイルＰＣＣは、コンバータトランスＰＩＴに類似した構造を有する。図１２にチョークコイルＰＣＣの断面図を示すが、ボビンＢは１つの巻装領域のみを有し、巻線Ｎｏが施されている。また、コアサイズとしてはＥＥＲ−３５よりも小型のＥＥ―２５（型番）であるコアＣＲ４、コアＣＲ５が採用され、ギャップＧは０．８ｍｍであり、チョークコイルＰＣＣのインダクタンスの値としては２００μＨを得ている。この２００μＨの値は、インダクタＬ１ｌの値、インダクタＬ１ｌ’の値と略等しい大きさのものとされている。
【００９１】
１次側の接続態様について説明する。チョークコイルＬｏ１は、１次側平滑コンデンサＣｉとコンバータトランスＰＩＴの１次巻線Ｎ１と１次巻線Ｎ１’のセンタータップとの間に接続され、コンバータトランスＰＩＴの１次巻線Ｎ１の端部はスイッチング素子Ｑ１のドレインに接続され、コンバータトランスＰＩＴの１次巻線Ｎ１’の端部はスイッチング素子Ｑ２のドレインに接続されている。そして、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の各々のソースは１次側のグランドに接地されている。また、１次側電圧共振コンデンサＣ１はスイッチング素子Ｑ１のドレインとソース間に並列に接続され、１次側電圧共振コンデンサＣ２はスイッチング素子Ｑ２のドレインとソース間に並列に接続されている。
【００９２】
また、スイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ１のゲートには発振・ドライブ回路２の出力が接続されている。発振・ドライブ回路２は、制御回路１からの出力に応じてスイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ２のゲートを駆動する。
【００９３】
２次側の接続態様について説明する。コンバータトランスＰＩＴの２次巻線Ｎ２に対して２次側整流素子Ｄｏを接続している。この２次側整流素子Ｄｏは高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４をブリッジ接続して構成されており、２次側整流素子Ｄｏの出力側には２次側平滑コンデンサＣｏが接続されている。そして、２次側平滑コンデンサＣｏの両端から負荷に供給する電圧である出力直流電圧Ｅｏを得ている。ここで、出力直流電圧Ｅｏの値は１７５Ｖ（ボルト）とした。
【００９４】
制御回路１は、２次側平滑コンデンサＣｏにその入力側を接続されており、入力された出力直流電圧Ｅｏと所定の値の基準電圧値との差に応じた検出出力（誤差電圧）を発振・ドライブ回路２に供給する。
【００９５】
このようなプッシュプルコンバータでは、主としてチョークコイルＰＣＣ、インダクタＬ１ｌおよびインダクタＬ１と１次側電圧共振コンデンサＣ１とによって第１の１次側電圧共振回路が形成される。ここで、主としてとは、これらの部品の特性、すなわち、チョークコイルＰＣＣのインダクタンスおよびインダクタＬ１のインダクタンスと１次側電圧共振コンデンサＣ１のキャパシタンスとによって第１の１次側電圧共振回路の共振の周波数が概ね定まることを言うものである。例えば、１次側平滑コンデンサＣｉのキャパシタンス等も共振周波数に影響を与えるがその影響は無視できる程度ものであるので、第１の１次側電圧共振回路を形成する要素としてはいない。
【００９６】
また、主としてチョークコイルＰＣＣ、インダクタＬ１ｌ’およびインダクタＬ１’と１次側電圧共振コンデンサＣ２とによって第２の１次側電圧共振回路が形成される。すなわち、チョークコイルＰＣＣのインダクタンス、インダクタＬ１ｌのインダクタンスおよびインダクタＬ１’のインダクタンスと１次側電圧共振コンデンサＣ２のキャパシタンスとによって第２の１次側電圧共振回路の共振の周波数が概ね定まるので、１次側平滑コンデンサＣｉ等は第２の１次側電圧共振回路を形成する要素としてはいない。第１の１次側電圧共振回路の共振周波数と第２の１次側電圧共振回路の共振周波数とは略等しくなるように各々が周波数ｆｏ１に設定される。
【００９７】
また、主として、インダクタＬ２のインダクタンスと２次側電圧共振コンデンサＣ３のキャパシタンスとによって２次側電圧共振回路が形成され、共振周波数は周波数ｆｏ２に設定される。ここで、主としてとは上述したと同様に、例えば、２次側インダクタＬｏ２等も共振周波数に影響を与えるがその影響は無視できる程度ものであるので、２次側電圧共振回路を形成する要素としてはいない。周波数ｆｏ１と周波数ｆｏ２との関係は、図３に示すように、周波数ｆｏ２の値は周波数ｆｏ１の略２／３以下に設定される。ここで、２次側インダクタＬｏ２の値は数μＨ以下、例えば３．３μＨとされ、インダクタＬ２のインダクタンスの値に較べて非常に小さなものである。したがって、２次側インダクタＬｏ２は２次側電圧共振回路を構成する要素となるものの、２次側電圧共振回路の共振周波数にほとんど影響を与えるものではない。
【００９８】
２次側インダクタＬｏ２の奏する作用は、第１実施形態に示すと全く同等であり、２次側インダクタＬｏ２を設けない場合、すなわち、２次側インダクタＬｏ２に替えて導線を用いる場合には、電流Ｉ３（図１０を参照）と電流Ｉ４（図１０を参照）とに、例えば、１．５ＭＨｚ（メガ・ヘルッ）のリンギングが生じる。このリンギングは周波数が高いので、ノイズ成分としては有害なものである。例えば、交流電源ＡＣ側、また、ＤＣ−ＤＣコンバータとしてスイッチング電源回路が構成される場合には、入力ＤＣ側にこのノイズが漏れ、他の機器の動作に悪影響を与える。このようなリンギングが発生する原因は、上述したように、２次側平滑コンデンサＣｏに存する等価インダクタンス（ＥＳＬ）にあるが、透過インダクタンスと２次側インダクタＬｏ２とを直列に接続することによって、この１．５Ｍｈｚのリンギングは消滅する。
【００９９】
ここで、１次側電圧共振コンデンサＣ１のキャパシタンスの値、および１次側電圧共振コンデンサＣ２のキャパシタンスの値は３３００ｐＦ（ピコ・ファラッド）、２次側電圧共振コンデンサＣ３のキャパシタンスの値は０．０６８μＦ（マイクロ・ファラッド）とした。このときの、周波数ｆｏ１の値は９９．３ｋＨｚであり、周波数ｆｏ２の値は５２．７ｋＨｚであった。
【０１００】
次に上述した構成を有するスイッチング電源回路の動作について説明をする。このようなプッシュプルコンバータの基本動作原理は、公知技術である多重共振コンバータとしての動作をするものであるが、以下の特徴を有している。
【０１０１】
スイッチング素子Ｑ１とスイッチング素子Ｑ２との時比率を１以上として最大負荷時においては、例えば２以上となるように選定する。このような設定とすることによって、図２３において必要とされたチョークコイルＬｏ２０は削除することができるようになった。すなわち、チョークコイルＬｏ２０を具備しない場合においても、２次巻線Ｎ２に流れる共振電流である電流Ｉ２は正弦波となり、２次側電圧共振コンデンサＣ３の両端に発生する電圧Ｖ４も正弦波となり、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４の導通角は拡大する。また、２次側インダクタＬｏ２はリンギングを消滅させるためのものであるので、２次側インダクタＬｏ２インダクタンス値はチョークコイルＬｏ２０のインダクタンス値よりも小さいものとでき、装置の小型化が図れる。
【０１０２】
さらに、１次巻線Ｎ１と１次巻線Ｎ１’とを疎結合とすることによって、インダクタＬ１ｌおよびインダクタＬ１’を得て、チョークコイルＰＣＣに要求されるインダクタンス値の一部をこのインダクタＬ１ｌおよびインダクタＬ１’で発生するインダクタンス値で補うことができ、これによって、チョークコイルＰＣＣを小型化できる。
【０１０３】
また、１次側電圧共振コンデンサＣ１をスイッチング素子Ｑ１に並列に接続し、１次側電圧共振コンデンサＣ２をスイッチング素子Ｑ２に並列に接続することによって、スイッチング素子Ｑ１とスイッチング素子Ｑ２との各々がオフとなる時間である時間ＴＯＦＦに１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ２に流れる１次側の共振電流と、２次側電圧共振コンデンサＣ３とに流れる電流である電流Ｉ４の位相を同じにする効果があり、スイッチング素子Ｑ１のボディダイオードＤＤ１、スイッチング素子Ｑ２のボディダイオードＤＤ２の導通角が拡大してＺＶＳ動作がより確実なものとなる。
【０１０４】
また、図１３に示すように、出力直流電圧Ｅｏを１７５Ｖとする場合における重負荷時に対応する周波数ｆｓの値と負荷が零のときに対応する周波数ｆｓの値との範囲である可変周波数範囲Δｆｓの値を非常に小さくすることができる。
【０１０５】
図１３は、入力交流電圧ＶＡＣが１００Ｖにおける負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、周波数ｆｓ、時間ＴＯＮ、時間ＴＯＦＦの各々を示している。
【０１０６】
図１４に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧は１００Ｖである。図１４の上段から順に、スイッチング素子Ｑ１のドレイン電圧である電圧Ｖ１（図１０を参照）、スイッチング素子Ｑ１のドレイン電流である電流ＩＱ１（図１０を参照）、スイッチング素子Ｑ２のドレイン電圧である電圧Ｖ２（図１０を参照）、スイッチング素子Ｑ２のドレイン電流である電流ＩＱ２（図１０を参照）、２次巻線Ｎ２に流れる電流である電流Ｉ２（図１０を参照）、２次側電圧共振コンデンサＣ３に流れる電流である電流Ｉ３（図１０を参照）、２次巻線Ｎ２の両端の電圧である電圧Ｖ３（図１０を参照）、２次側整流素子Ｄｏの入力側に流れる電流である電流Ｉ４（図１０を参照）の各々を示すものである。
【０１０７】
図１５に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は０Ｗ、入力交流電圧は１００Ｖである。図１５の上段から順に、電圧Ｖ１、電流ＩＱ１、電圧Ｖ２、電流ＩＱ２、電流Ｉ２、電流Ｉ３、電圧Ｖ３、電流Ｉ４の各々を示すものである。
【０１０８】
図１０に示すスイッチング電源回路について以下のことが明らかになる。負荷電力Ｐｏの値が０Ｗから３００Ｗの範囲でＺＶＳ動作となっている。また、負荷電力Ｐｏの値が１００Ｗ付近の中間負荷で周波数ｆｓは変曲点を有している。負荷電力Ｐｏが３００Ｗにおける電力変換効率ηＡＣ→ＤＣの値は９１．８％である。ここで、ＥＥ−２５のコア材を用いインダクタンス値が４００μＨのチョークコイルＰＣＣを用いる場合の３００Ｗにおける電力変換効率ηＡＣ→ＤＣの値に比べて、０．４％効率が向上している。これは、チョークコイルＰＣＣに要求されるインダクタンス値が小さいもので良いために、リッツ線で構成された巻線Ｎｏの巻数を減らすことによって、銅損と鉄損とを減少させた結果として得られる効果である。上述したように、チョークコイルＰＣＣのインダクタンスの値を２００μＨとできたのは、１次巻線Ｎ１と１次巻線Ｎ１’とを疎結合として、漏れインダクタとして形成されるインダクタＬ１ｌおよびインダクタＬ１ｌ’の各々のインダクタンス値を２００μＨとしたためである。
【０１０９】
図１０に示すスイッチング電源回路は以下の利点を有している。
【０１１０】
背景技術に示す電圧共振プッシュプルコンバータのｆｓ制御は負荷電力Ｐｏが１００Ｗ以下に限定されていた。一方、図１０に示すスイッチング電源回路は電圧共振プッシュプルコンバータを用いるものであるが、コンバータトランスＰＩＴを疎結合とし、２次側に電圧共振回路を組み合わせて多重共振形コンバータとして構成することによって、負荷電力Ｐｏの大きさが３００Ｗ以上の重負荷から無負荷の範囲でｆｓ制御（スイッチング周波数である周波数ｆｓを変化させて出力直流電圧Ｅｏを変化させる制御）が可能となる。
【０１１１】
１次巻線Ｎ１と１次巻線Ｎ１’とを疎結合として、漏れインダクタとして形成されるインダクタＬ１ｌおよびインダクタＬ１ｌ’によってチョークコイルＰＣＣのインダクタンス値を小さなものとして、チョークコイルＰＣＣにおける損失を低減した。また、図１１に示すように、１次巻線Ｎ１、２次巻線Ｎ２、１次巻線Ｎ１’の各々を一列配置することによって、１次巻線Ｎ１と１次巻線Ｎ１’との各々の長さを等しいものとして、第１の１次側共振回路の動作と第２の１次側共振回路の動作とをバランスが良いものとできる。
【０１１２】
２次側インダクタＬｏ２を設けることよって、２次側電圧共振コンデンサＣ３に従来は流れていたリンギング電流が流れなくなり、動作波形が滑らかな正弦波形状となってノイズの発生が低減した。
【０１１３】
２次側に電圧共振回路を付加することによって、背景技術において用いたチョークコイルＬｏ２０を削除しても、この２次側の電圧共振回路から正弦波電圧を得ることができる。ここで、２次側インダクタＬｏ２は、リンギングを防止するためのものであり、背景技術において用いたチョークコイルＬｏ２０に較べるとそのインダクタンスの値は、例えば、チョークコイルＬｏ２０のインダクタンスの値の１／１００程度であり、その形状とコストは、大きく異なりチョークコイルＬｏ２０に較べると２次側インダクタＬｏ２は小さく、かつ、廉価なものとできる。
【０１１４】
図１６は、図１０に示すスイッチング電源回路の変形例である。
【０１１５】
図１６のスイッチング電源回路の１次側は、１次側電圧共振コンデンサＣ１および１次側電圧共振コンデンサＣ２に替えて、１次側電圧共振コンデンサが、１次側電圧共振コンデンサＣ１として第１の１次巻線Ｎ１および第２の１次巻線Ｎ１’の両端に並列に接続されることを特徴とするものである。
【０１１６】
図１６のスイッチング電源回路の２次側は、２次巻線Ｎ２と２次巻線Ｎ２’の接続点をセンタータップとし、２次巻線Ｎ２と２次巻線Ｎ２’の端部に２次側電圧共振コンデンサＣ３を接続し、両波整流のための高速スイッチングダイオードＤｏ１と高速スイッチングダイオードＤｏ２とを有する両波整流回路として２次側を構成するものである。また、２次巻線Ｎ２と２次巻線Ｎ２’とは加極性となるように巻回されているので、２次側電圧共振回路を形成する２次巻線Ｎ２と２次巻線Ｎ２’の端部に生じる２次側電圧共振回路を構成するインダクタンスの値は図１０に示す回路におけるインダクタンスの値よりも大きくなり、この分だけ２次側電圧共振コンデンサＣ３のキャパシタンスを小さくできる。高速スイッチングダイオードＤｏ１と高速ダイオードＤｏ２との出力側の接続点に２次側インダクタＬｏ２は接続されており、これによってリンギングは消滅させられる。
【０１１７】
図１０または図１６に示すスイッチング電源回路は、また、第１実施形態の説明における図８に示すと同様の２次側回路を用いることができる。図８では、２次側は倍電圧全波整流回路を構成している。すなわち、２次側平滑コンデンサＣｏ１に直流電圧が保持され、この電圧が２次側平滑コンデンサＣｏ２の電圧と加算されることによって、２次巻線Ｎ２または２次巻線Ｎ２’の両端から得られる電圧の２倍の電圧が出力直流電圧Ｅｏとして得られるようになされている。高速スイッチングダイオードＤｏ１と高速ダイオードＤｏ２との出力側の接続点に２次側インダクタＬｏ２は接続されており、これによってリンギングは消滅させられる。
【０１１８】
図１０または図１６に示すスイッチング電源回路は、また、第１実施形態の説明における図９に示すと同様の２次側回路を用いることができる。図９では、２次側は倍電圧半波整流回路を用いるものである。図８に示す倍電圧全波整流回路の半分の部分が用いられている。このように倍電圧半波整流回路を用いる場合にも図１０に示すスイッチング電源回路の有する基本的な利点はそのまま維持できる。高速スイッチングダイオードＤｏ１に２次側インダクタＬｏ２が接続され、高速ダイオードＤｏ２に２次側インダクタＬｏ２’が接続され、これによってリンギングは消滅させられる。
【０１１９】
第３実施形態のスイッチング電源回路について、図１７ないし図２２を参照して説明する。
【０１２０】
第３実施形態のスイッチング電源回路は、１次側直流電力を交流電力に変換し、さらに２次側直流電力に変換するスイッチング電源回路であって、１次側直流電力が供給されるセンタータップによって１次巻線Ｎ１と１次巻線Ｎ１に疎結合とされる１次巻線Ｎ１’とが分離されて形成される１次巻線と、１次巻線Ｎ１および１次巻線Ｎ１’の各々と磁気的に疎結合とされる２次巻線Ｎ２と、を有するコンバータトランスと、１次巻線Ｎ１の端部に接続されるスイッチング素子Ｑ１および１次巻線Ｎ１’の端部に接続されるスイッチング素子Ｑ２と、スイッチング素子Ｑ１およびスイッチング素子Ｑ２をオン・オフ駆動する発振・ドライブ回路２と、１次巻線Ｎ１および１次巻線Ｎ１’の各々に生じるインダクタとともに１次側電圧共振回路を形成するスイッチング素子Ｑ１に並列接続される１次側電圧共振コンデンサＣ１およびスイッチング素子Ｑ２に並列接続される１次側電圧共振コンデンサＣ２（または、スイッチング素子Ｑ１のドレインとスイッチング素子Ｑ２のドレインとに接続される１次側電圧共振コンデンサＣ１）と、２次巻線Ｎ２に生じるインダクタとともに２次側電圧共振回路を形成するように２次巻線Ｎ２に並列接続される、２次側電圧共振コンデンサＣ３と、２次側共振回路に入力側が接続される２次側整流素子Ｄｏ（または、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４）と、２次側整流素子Ｄｏの出力側に接続されて平滑された出力直流電圧Ｅｏを得るようにされる２次側平滑コンデンサＣｏ（または、２次側平滑コンデンサＣｏ１および２次側平滑コンデンサＣｏ２）と、出力直流電圧Ｅｏの値を所定の値とするように周波数が可変とされる制御信号を前記発振・ドライブ回路２に供給する制御回路１と、を備え、スイッチング素子Ｑ１およびスイッチング素子Ｑ２のオンとオフとの比率である時比率が各々１以上に設定される。以下、より詳細について説明するが、第１実施形態と同一の構成を有し、同一の作用を奏する部分には第１実施形態におけると同様の符号を付して、その説明を一部省略する。
【０１２１】
図１７に示すスイッチング電源回路の交流電源ＡＣ側から２次側に至るまでを順に説明する。
【０１２２】
スイッチング電源回路は、アクロスラインコンデンサＣＬ１、コモンモードチョークコイルＣＭＣ、アクロスラインコンデンサＣＬ２を有するコモンモードフィルタを有している。このコモンモードフィルタの入力側であるアクロスラインコンデンサＣＬ１には、例えば、図示しないプラグが電源スイッチおよびヒューズを介して接続され、交流電源ＡＣと接続されたコンセントにこのプラグを挿入することによって交流電力がスイッチング電源回路に供給されるようになされている。ここで、交流電源ＡＣの電圧である入力交流電圧ＶＡＣの値は８５Ｖから１４４Ｖの範囲とされている。
【０１２３】
コモンモードフィルタの出力側（アクロスラインコンデンサＣＬ２の側）は１次側整流素子Ｄｉの入力側であるダイオードＤｉ１のアノードとダイオードＤｉ２のカソードとの接続点およびダイオードＤｉ３のアノードとダイオードＤｉ４のカソードとの接続点に接続されている。
【０１２４】
１次側整流素子Ｄｉの出力側であるダイオードＤｉ１のカソードとダイオードＤｉ３のカソードとの接続点には１次側平滑コンデンサＣｉの正側の端子が接続され、ダイオードＤｉ２のアノードとダイオードＤｉ４のアノードとの接続点には１次側平滑コンデンサＣｉの負側の端子が接続されている。このようにして１次側整流平滑回路が形成され１次側平滑コンデンサの両端から直流電圧がプッシュプルコンバータに供給されるようになされている。
【０１２５】
プッシュプルコンバータは、スイッチング素子Ｑ１とスイッチング素子Ｑ２、１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ２、制御回路１、発振・ドライブ回路２、コンバータトランスＰＩＴ、２次側電圧共振コンデンサＣ３、２次側整流素子Ｄｏ、２次側平滑コンデンサＣｏを備えている。
【０１２６】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とはＭＯＳ−ＦＥＴとされ、ボディダイオードＤＤ１およびボディダイオードＤＤ２は、ＭＯＳ―ＦＥＴの製造のプロセスにおいて形成されるダイオードである。ここで、ＭＯＳ−ＦＥＴの仕様としては、５Ａ／９００Ｖとした。
【０１２７】
コンバータトランスＰＩＴは、１次側と２次側とを絶縁するとともに電圧の変換を行う機能を有するが、さらに、１次側と２次側とに生じる漏れインダクタである、インダクタＬ１、インダクタＬ１’およびインダクタＬ２としても機能し、また、さらに、１次巻線Ｎ１と１次巻線Ｎ１’とに生じる漏れインダクタンスである、インダクタＬ１ｌおよびインダクタＬ１ｌ’としても機能する。ここで、各々のインダクタは、コンバータトランスＰＩＴによって形成される漏れインダクタである。
【０１２８】
図１８に示す第２実施形態において使用するコンバータトランスＰＩＴは、図２と同様に、フェライト材によるＥ型コアＣＲ１とＥ型コアＣＲ２とを互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。ＥＥ型コアは、Ｅ型コアＣＲ１とＥ型コアＣＲ２とで形成される２つの外側磁脚とこの外側磁脚よりも長さが短くギャップＧを有する中央磁脚とから成るようにされている。そして、２次巻線Ｎ２を中央磁脚に巻回し、１次巻線Ｎ１を外部磁脚の一方に巻回し、１次巻線Ｎ１’を外部磁脚の他方に巻回している。
【０１２９】
１次巻線Ｎ１を外部磁脚の一方に巻回し、１次巻線Ｎ１’を外部磁脚の他方に巻回していることによって、一方の外部磁脚に生じる磁束の一部は他方の外部磁脚を通過することなく、中央磁脚を短絡して通過する。この結果として、１次巻線Ｎ１と１次巻線Ｎ１’との磁気的な結合係数は、０．３程度の疎結合となされている。また、このＥＥ型コアの中央磁脚に対しては、１．６ｍｍ（ミリ・メータ）のギャップＧを形成する。これによって、１次側と２次側との結合係数ｋの値としては、０．４１程度の疎結合とされている。なお、ギャップＧは、Ｅ型コアＣＲ１およびＥ型コアＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成している。コア材は、ＥＥＲ―３５（コア材名称）とした。１次巻線Ｎ１の巻数および１次巻線Ｎ１’の巻数は各々が７５Ｔ（ターン）の同一の巻数とされ、２次巻線Ｎ２の巻数は４２Ｔとされている。
【０１３０】
これによって、１次巻線Ｎ１と２次巻線Ｎ２、１次巻線Ｎ１’と２次巻線Ｎ２が疎結合であることによる、インダクタＬ１の値、インダクタＬ１’の値の各々は５４５μＨであり、１次巻線Ｎ１と１次巻線Ｎ１’とが疎結合であることによる、インダクタＬ１ｌの値、インダクタＬ１ｌ’の値の各々は４５５μＨであり、インダクタＬ２の値は２３３μＨ、さらに、１次巻線Ｎ１と１次巻線Ｎ１’とが疎結合であることによって生じる２次巻線に発生するインダクタＬ２ｌの値は１９５μＨであった。なお、比較例である背景技術として示す図２３におけるコンバータトランスＰＩＴでは、１次巻線Ｎ１と１次巻線Ｎ１’との結合係数は０．９８であり、この場合のインダクタＬ１ｌの値、インダクタＬ１ｌ’の値の各々は小さいものである。
【０１３１】
１次側の接続態様について説明する。１次側平滑コンデンサＣｉはコンバータトランスＰＩＴの１次巻線Ｎ１と１次巻線Ｎ１’のセンタータップとの間に接続され、コンバータトランスＰＩＴの１次巻線Ｎ１の端部はスイッチング素子Ｑ１のドレインに接続され、コンバータトランスＰＩＴの１次巻線Ｎ１’の端部はスイッチング素子Ｑ２のドレインに接続されている。そして、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の各々のソースは１次側のグランドに接地されている。また、１次側電圧共振コンデンサＣ１はスイッチング素子Ｑ１のドレインとソース間に並列に接続され、１次側電圧共振コンデンサＣ２はスイッチング素子Ｑ２のドレインとソース間に並列に接続されている。
【０１３２】
また、スイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ１のゲートには発振・ドライブ回路２の出力が接続されている。発振・ドライブ回路２は、制御回路１からの出力に応じてスイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ２のゲートを駆動する。
【０１３３】
２次側の接続態様について説明する。コンバータトランスＰＩＴの２次巻線Ｎ２に対して２次側整流素子Ｄｏを接続している。この２次側整流素子Ｄｏは高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４をブリッジ接続して構成されており、２次側整流素子Ｄｏの出力側には２次側平滑コンデンサＣｏが接続されている。そして、２次側平滑コンデンサＣｏの両端から負荷に供給する電圧である出力直流電圧Ｅｏを得ている。ここで、出力直流電圧Ｅｏの値は１７５Ｖ（ボルト）とした。
【０１３４】
制御回路１は、２次側平滑コンデンサＣｏにその入力側を接続されており、入力された出力直流電圧Ｅｏと所定の値の基準電圧値との差に応じた検出出力（誤差電圧）を発振・ドライブ回路２に供給する。
【０１３５】
このようなプッシュプルコンバータでは、インダクタＬ１ｌおよびインダクタＬ１と１次側電圧共振コンデンサＣ１とによって第１の１次側電圧共振回路が形成される。ここで、主としてとは、これらの部品の特性、すなわち、インダクタＬ１ｌのインダクタンスおよびインダクタＬ１のインダクタンスと１次側電圧共振コンデンサＣ１のキャパシタンスとによって第１の１次側電圧共振回路の共振の周波数が概ね定まることを言うものである。例えば、１次側平滑コンデンサＣｉのキャパシタンス等も共振周波数に影響を与えるがその影響は無視できる程度ものであるので、第１の１次側電圧共振回路を形成する要素としてはいない。
【０１３６】
また、主としてインダクタＬ１ｌ’およびインダクタＬ１’と１次側電圧共振コンデンサＣ２とによって第２の１次側電圧共振回路が形成される。すなわち、インダクタＬ１ｌ’のインダクタンスおよびインダクタＬ１’のインダクタンスと１次側電圧共振コンデンサＣ２のキャパシタンスとによって第２の１次側電圧共振回路の共振の周波数が概ね定まるので、１次側平滑コンデンサＣｉ等は第２の１次側電圧共振回路を形成する要素としてはいない。第１の１次側電圧共振回路の共振周波数と第２の１次側電圧共振回路の共振周波数とは略等しくなるように各々が周波数ｆｏ１に設定される。
【０１３７】
また、主として、インダクタＬ２ｌのインダクタンスとインダクタＬ２のインダクタンスと２次側電圧共振コンデンサＣ３のキャパシタンスとによって２次側電圧共振回路が形成され、共振周波数は周波数ｆｏ２に設定される。ここで、主としてとは上述したと同様に、例えば、２次側平滑コンデンサＣｏ等も共振周波数に影響を与えるがその影響は無視できる程度ものであるので、２次側電圧共振回路を形成する要素としてはいない。周波数ｆｏ１と周波数ｆｏ２との関係は、図４に示すように、周波数ｆｏ２の値は周波数ｆｏ１の略２／３以下に設定される。
【０１３８】
ここで、１次側電圧共振コンデンサＣ１のキャパシタンスの値、および１次側電圧共振コンデンサＣ２のキャパシタンスの値は４７００ｐＦ、２次側電圧共振コンデンサＣ３のキャパシタンスの値は０．０３３μＦとした。このときの、周波数ｆｏ１の値は９９．５ｋＨｚであり、周波数ｆｏ２の値は５９．５ｋＨｚであった。
【０１３９】
次に上述した構成を有するスイッチング電源回路の動作について説明をする。このようなプッシュプルコンバータの基本動作原理は、公知技術である多重共振コンバータとしての動作をするものであるが、以下の特徴を有している。
【０１４０】
スイッチング素子Ｑ１とスイッチング素子Ｑ２との時比率を１以上として最大負荷時においては、例えば２以上となるように選定する。このような設定とすることによって、図２３において必要とされたチョークコイルＬｏ２０は削除することができるようになった。すなわち、チョークコイルＬｏ２０を具備しない場合においても、２次巻線Ｎ２に流れる共振電流である電流Ｉ２は正弦波となり、２次側電圧共振コンデンサＣ３の両端に発生する電圧Ｖ４も正弦波となり、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４の導通角は拡大する。
【０１４１】
また、１次側電圧共振コンデンサＣ１をスイッチング素子Ｑ１に並列に接続し、１次側電圧共振コンデンサＣ２をスイッチング素子Ｑ２に並列に接続することによって、スイッチング素子Ｑ１とスイッチング素子Ｑ２との各々がオフとなる時間である時間ＴＯＦＦに１次側電圧共振コンデンサＣ１、１次側電圧共振コンデンサＣ２に流れる１次側の共振電流と、２次側電圧共振コンデンサＣ３とに流れる電流である電流Ｉ４の位相を同じにする効果があり、スイッチング素子Ｑ１のボディダイオードＤＤ１、スイッチング素子Ｑ２のボディダイオードＤＤ２の導通角が拡大してＺＶＳ動作がより確実なものとなる。
【０１４２】
従来は、１次側平滑コンデンサＣｉと１次巻線の間に必要とされたチョークコイルは、設けられていない。
【０１４３】
また、図４に示すように、出力直流電圧Ｅｏを１７５Ｖとする場合における重負荷時に対応する周波数ｆｓの値と負荷が零のときに対応する周波数ｆｓの値との範囲である可変周波数範囲Δｆｓの値を非常に小さくすることができる。
【０１４４】
図１９は、入力交流電圧ＶＡＣが１００Ｖにおける負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、周波数ｆｓ、時間ＴＯＮ、時間ＴＯＦＦの各々を示している。なお、このスイッチング電源回路については、出力直流電圧Ｅｏの値を１７５Ｖとした。
【０１４５】
図２０に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧は１００Ｖである。図２０の上段から順に、スイッチング素子Ｑ１のドレイン電圧である電圧Ｖ１（図１７を参照）、スイッチング素子Ｑ１のドレイン電流である電流ＩＱ１（図１７を参照）、スイッチング素子Ｑ２のドレイン電圧である電圧Ｖ２（図１７を参照）、スイッチング素子Ｑ２のドレイン電流である電流ＩＱ２（図１７を参照）、２次巻線Ｎ２に流れる電流である電流Ｉ２（図１７を参照）、２次側電圧共振コンデンサＣ３に流れる電流である電流Ｉ３（図１７を参照）、２次巻線Ｎ２の両端の電圧である電圧Ｖ３（図１７を参照）、２次側整流素子Ｄｏの入力側に流れる電流である電流Ｉ４（図１７を参照）の各々を示すものである。
【０１４６】
図２１に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は０Ｗ、入力交流電圧は１００Ｖである。図１９の上段から順に、電圧Ｖ１、電流ＩＱ１、電圧Ｖ２、電流ＩＱ２、電流Ｉ２、電流Ｉ３、電圧Ｖ３、電流Ｉ４の各々を示すものである。
【０１４７】
図１９ないし図２１に示す実験データから図１７に示すスイッチング電源回路について以下のことが明らかになる。負荷電力Ｐｏの値が０Ｗから３００Ｗの範囲でＺＶＳ動作となっている。
【０１４８】
図１７に示すスイッチング電源回路は以下の利点を有している。
【０１４９】
背景技術に示す電圧共振プッシュプルコンバータのｆｓ制御は負荷電力Ｐｏが１００Ｗ以下に限定されていた。一方、図１７に示すスイッチング電源回路は電圧共振プッシュプルコンバータを用いるものであるが、コンバータトランスＰＩＴを疎結合とし、２次側に電圧共振回路を組み合わせて多重共振形コンバータとして構成することによって、負荷電力Ｐｏの大きさが３００Ｗ以上の重負荷から無負荷の範囲でｆｓ制御（スイッチング周波数である周波数ｆｓを変化させて出力直流電圧Ｅｏを変化させる制御）が可能となる。
【０１５０】
２次側に電圧共振回路を付加することによって、背景技術において用いたチョークコイルＬｏ２０を削除しても、この２次側の電圧共振回路から正弦波電圧を得ることができ、ノイズの低減が図れた。
【０１５１】
１次巻線Ｎ１と１次巻線Ｎ１’とが結合係数ｋの値を０．３とする疎結合とされるので、従来は、１次側平滑コンデンサＣｉと１次巻線の間に必要とされたチョークコイルが必要とされず、装置の小型化が図れる。
【０１５２】
図２２は、図１７に示すスイッチング電源回路の変形例である。
【０１５３】
図２２のスイッチング電源回路の１次側は、１次側電圧共振コンデンサＣ１および１次側電圧共振コンデンサＣ２に替えて、１次側電圧共振コンデンサが、１次側電圧共振コンデンサＣ１として第１の１次巻線Ｎ１および第２の１次巻線Ｎ１’の両端に並列に接続されることを特徴とするものである。
【０１５４】
図２２のスイッチング電源回路の２次側は、２次巻線Ｎ２と２次巻線Ｎ２’の接続点をセンタータップとし、２次巻線Ｎ２と３次巻線Ｎ３の端部に２次側電圧共振コンデンサＣ３を接続し、両波整流のための高速スイッチングダイオードＤｏ１と高速スイッチングダイオードＤｏ２とを有する両波整流回路として２次側を構成するものである。また、２次巻線Ｎ２と２次巻線Ｎ２’と３次巻線Ｎ３は加極性となるように巻回されているので、２次側電圧共振回路を形成する２次巻線Ｎ２と２次巻線Ｎ２’の端部に生じる２次側電圧共振回路を構成するインダクタンスの値は図１６に示す回路におけるインダクタンスの値よりも大きくなり、この分だけ２次側電圧共振コンデンサＣ３のキャパシタンスを小さくできる。高速スイッチングダイオードＤｏ１と高速ダイオードＤｏ２との出力側の接続点に２次側インダクタＬｏ２は接続されており、これによってリンギングは消滅させられる。
【０１５５】
図１７または図２２に示すスイッチング電源回路は、また、第１実施形態の説明における図８に示すと同様の２次側回路を用いることができる。図８では、２次側は倍電圧全波整流回路を構成している。すなわち、２次側平滑コンデンサＣｏ１に直流電圧が保持され、この電圧が２次側平滑コンデンサＣｏ２の電圧と加算されることによって、２次巻線Ｎ２または２次巻線Ｎ２’の両端から得られる電圧の２倍の電圧が出力直流電圧Ｅｏとして得られるようになされている。高速スイッチングダイオードＤｏ１と高速ダイオードＤｏ２との出力側の接続点に２次側インダクタＬｏ２は接続されており、これによってリンギングは消滅させられる。
【０１５６】
図１７または図２２に示すスイッチング電源回路は、また、第１実施形態の説明における図９に示すと同様の２次側回路を用いることができる。図９では、２次側は倍電圧半波整流回路を用いるものである。図８に示す倍電圧全波整流回路の半分の部分が用いられている。このように倍電圧半波整流回路を用いる場合にも図１７に示すスイッチング電源回路の有する基本的な利点はそのまま維持できる。高速スイッチングダイオードＤｏ１に２次側インダクタＬｏ２が接続され、高速ダイオードＤｏ２に２次側インダクタＬｏ２’が接続され、これによってリンギングは消滅させられる。
【０１５７】
なお、本発明は上述した実施形態に限定されるものではなく、実施形態は必要に応じて変更することができるものである。
【図面の簡単な説明】
【０１５８】
【図１】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図２】実施形態のコンバータトランス・インダクタの断面図である。
【図３】実施形態のスイッチング電源回路の制御特性を示す図である。
【図４】実施形態のスイッチング電源回路の負荷電力に対する電源効率、スイッチング周波数、ＴＯＮ、ＴＯＦＦの特性を示す図である。
【図５】実施形態のスイッチング電源回路の要部の波形を示す図である。
【図６】実施形態のスイッチング電源回路の要部の波形を示す図である。
【図７】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図８】実施形態のスイッチング電源回路の構成例の一部分を示す回路図である。
【図９】実施形態のスイッチング電源回路の構成例の一部分を示す回路図である。
【図１０】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１１】実施形態のコンバータトランスの断面図である。
【図１２】実施形態のチョークコイルの断面図である。
【図１３】実施形態のスイッチング電源回路の負荷電力に対する電源効率、スイッチング周波数、ＴＯＮ、ＴＯＦＦの特性を示す図である。
【図１４】実施形態のスイッチング電源回路の要部の波形を示す図である。
【図１５】実施形態のスイッチング電源回路の要部の波形を示す図である。
【図１６】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１７】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１８】実施形態のコンバータトランスの断面図である。
【図１９】実施形態のスイッチング電源回路の負荷電力に対する電源効率、スイッチング周波数、ＴＯＮ、ＴＯＦＦの特性を示す図である。
【図２０】実施形態のスイッチング電源回路の要部の波形を示す図である。
【図２１】実施形態のスイッチング電源回路の要部の波形を示す図である。
【図２２】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図２３】背景技術を説明する図である。
【図２４】背景技術を説明する図である。
【図２５】背景技術を説明する図である。
【図２６】背景技術を説明する図である。
【図２７】背景技術を説明する図である。
【符号の説明】
【０１５９】
１  制御回路、２  発振・ドライブ回路、Ｂ  ボビン、Ｃ１  １次側電圧共振コンデンサ、Ｃ２  １次側電圧共振コンデンサ、Ｃ３  ２次側電圧共振コンデンサ、Ｃｉ  １次側平滑コンデンサ、ＣＬ１、ＣＬ２  クロスラインコンデンサ、ＣＭＣ  コモンモードチョークコイル、Ｃｏ、Ｃｏ１、Ｃｏ２  ２次側平滑コンデンサ、ＣＲ１、ＣＲ２，ＣＲ３  Ｅ型コア、ＤＤ１、ＤＤ２  ボディダイオード、Ｄｉ  １次側整流素子、Ｄｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４、Ｄｏ１，Ｄｏ２、Ｄｏ３，Ｄｏ４  高速スイッチングダイオード、Ｄｏ  ２次側整流素子、Ｅｏ  出力直流電圧、Ｇ、Ｇ１、Ｇ２  ギャップ、Ｌ１、Ｌ１ｌ、Ｌ２ｌ、Ｌ１ｌ  インダクタ、Ｌｏ１、ＰＣＣ  チョークコイル（インダクタ）、Ｌｏ２  ２次側インダクタ、Ｎ１、Ｎ１’１次巻線、Ｎ２  ２次側巻線、Ｎｏ  チョークコイル巻線、ＰＩＴ  コンバータトランス、ＰＩＴ・ＰＣＣ  コンバータトランス・インダクタ、Ｑ１、Ｑ２  スイッチング素子
【図１】
2008079375.tif 000003
【図２】
2008079375.tif 000004
【図３】
2008079375.tif 000005
【図４】
2008079375.tif 000006
【図５】
2008079375.tif 000007
【図６】
2008079375.tif 000008
【図７】
2008079375.tif 000009
【図８】
2008079375.tif 000010
【図９】
2008079375.tif 000011
【図１０】
2008079375.tif 000012
【図１１】
2008079375.tif 000013
【図１２】
2008079375.tif 000014
【図１３】
2008079375.tif 000015
【図１４】
2008079375.tif 000016
【図１５】
2008079375.tif 000017
【図１６】
2008079375.tif 000018
【図１７】
2008079375.tif 000019
【図１８】
2008079375.tif 000020
【図１９】
2008079375.tif 000021
【図２０】
2008079375.tif 000022
【図２１】
2008079375.tif 000023
【図２２】
2008079375.tif 000024
【図２３】
2008079375.tif 000025
【図２４】
2008079375.tif 000026
【図２５】
2008079375.tif 000027
【図２６】
2008079375.tif 000028
【図２７】
2008079375.tif 000029