(57)【要約】【課題】電気的特性が良好な３次元実装デバイスである半導体装置を提供する。【解決手段】電極パッド１０を有する半導体チップ１と、電極パッド２０を有する半導体チップ２と、半導体チップ１と半導体チップ２との間に設けられ、電極パッド１０と電極パッド２０が対向するように半導体チップ１と半導体チップ２を固定する接着剤層３と、電極パッド１０と電極パッド２０とを電気的に接続するめっき部４と、を備える。【選択図】図３
2008141105.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体素子と第２の半導体素子とを、表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、
前記第１の半導体素子の電極パッドと前記第２の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
第１の半導体素子の電極パッドの上に設けられたバンプと第２の半導体素子の表面が戸出した電極パッドとが対向するようにギャップを設けて固定する工程と、
前記バンプと前記第２の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記めっき膜による電気的な接続後に前記第１の半導体素子と前記第２の半導体素子との間にアンダーフィル樹脂を設ける工程をさらに含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
それぞれ複数の半導体素子が形成された複数のウェーハを、前記半導体素子が有する表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、
前記対向する電極パッド間をめっき膜により電気的に接続する工程と、
ダイシングにより前記対向する電極パッド間が前記めっき膜により電気的に接続された半導体素子を備える個々の半導体装置に分割する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
第１の電極パッドを有する第１の半導体素子と、
第２の電極パッドを有する第２の半導体素子と、
前記第１の半導体素子と前記第２の半導体素子との間に設けられ、前記第１の電極パッドと前記第２の電極パッドが対向するように前記第１の半導体素子と前記第２の半導体素子を固定する接着剤層と、
前記第１の電極パッドと前記第２の電極パッドとを電気的に接続するめっき膜と、
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
プリント配線基板上へ半導体集積回路素子を固定し、配線基板と素子を電気的に接続する手法として、ワイヤボンディング法やフリップチップ法が用いられている。ワイヤボンディング法はボンディングワイヤでチップと基板電極とを電気的に接続するものであり汎用性は高いが、ワイヤの接合に際し荷重・超音波・熱を加えるため、薄い半導体チップでは破壊される虞がある。また、接続ピッチの微細化に伴い単位面積あたりの接続強度が小さくなるため、狭ピッチにおける接続信頼性が低下するという問題があった。
【０００３】
一方、フリップチップ法では半導体チップの全面を利用して接続を行うことができると共に、突起電極（バンプ）によって接続を行うため、微細なチップの接合を行うことができ、高密度実装が可能になる。半導体チップの突起電極と配線基板の配線層との間、及び半導体チップの突起電極同士の接続信頼性の高い半導体チップ実装体の製造方法として、半導体チップの突起電極と配線基板の配線層上の接続箇所を接触するように位置合わせを行い、めっきを行うことにより、突起電極を介して配線基板と半導体チップとを電気的に接続（フリップチップ接続）させる方法が知られている（例えば特許文献１参照）。
【０００４】
しかしこの接続方法では、半導体チップの突起電極と配線基板の配線層上の接続箇所を接触するように位置合わせをしてめっきを行う際に、半導体チップと配線基板とを位置ずれしないように冶具で押圧する。そのため、チップにダメージを与え、薄い半導体チップの積層接続の場合などはチップクラックやパッド下クラックを生じ、電気的特性が低下する虞がある。
【特許文献１】特開２００４−３６３５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は電気的特性が良好な３次元実装デバイスである半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による半導体装置の製造方法は、第１の半導体素子と第２の半導体素子とを、表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、前記第１の半導体素子の電極パッドと前記第２の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、を含むものである。
【０００７】
また、本発明の一態様による半導体装置の製造方法は、第１の半導体素子の電極パッドの上に設けられたバンプと第２の半導体素子の表面が戸出した電極パッドとが対向するようにギャップを設けて固定する工程と、前記バンプと前記第２の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、を含むものである。
【０００８】
また、本発明の一態様による半導体装置の製造方法は、それぞれ複数の半導体素子が形成された複数のウェーハを、前記半導体素子が有する表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、前記対向する電極パッド間をめっき膜により電気的に接続する工程と、ダイシングにより前記対向する電極パッド間が前記めっき膜により電気的に接続された半導体素子を備える個々の半導体装置に分割する工程と、を含むものである。
【０００９】
本発明の一態様による半導体装置は、第１の電極パッドを有する第１の半導体素子と、第２の電極パッドを有する第２の半導体素子と、前記第１の半導体素子と前記第２の半導体素子との間に設けられ、前記第１の電極パッドと前記第２の電極パッドが対向するように前記第１の半導体素子と前記第２の半導体素子を固定する接着剤層と、前記第１の電極パッドと前記第２の電極パッドとを電気的に接続するめっき膜と、を備えるものである。
【発明の効果】
【００１０】
本発明によれば、電気的特性を良好にすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態による半導体装置の製造方法を図面に基づいて説明する。
【００１２】
図１乃至図３に本発明の実施形態に係る半導体装置の製造方法の工程断面図を示す。図１に示すように、半導体チップ１には集積回路素子（図示しない）が形成されており、集積回路素子に電気的に接続される電極パッド１０が形成されている。この電極パッドは金めっきされていてもよい。半導体チップ１には電極パッド１０と電気的に接続する貫通電極１２が形成されており、貫通電極１２の他端には電極パッド１３が形成されている。半導体チップ１は集積回路素子を保護するパッシベーション層１４を有する。パッシベーション層１４はスパッタ法にて積層されたシリコン酸化膜１５及びシリコン窒化膜１６からなる。パッシベーション層１４上にはポリイミド膜１７がスピンコートにて塗布されている。ポリイミド膜１７をパターニングにより開口した後、これをレジストとしてパッシベーション層１４をエッチングして電極パッド１０上面を露出する。また、半導体チップ２も同様にしてパッシベーション層２１をエッチングして電極パッド２０を露出する。
【００１３】
図２に示すように、電極パッド１０と電極パッド２０が対峙するように半導体チップ１と半導体チップ２とを対向配置し、接着剤３で固定する。このとき半導体チップ１と半導体チップ２との間には接着剤３の厚み分の隙間（ギャップ）がある。
【００１４】
接着剤３は例えば熱硬化性のフィルムを用いる。また、エネルギー線硬化性及び熱硬化性を有する接着剤を用いてもよい。このような接着剤は例えばポリマー成分、熱硬化性成分、エネルギー線硬化性成分を主成分とし、さらにそれぞれの硬化成分のための開始剤、その他の架橋剤等の助剤を配合したものである。ポリマー成分としてはアクリル酸エステルモノマーなどのアクリルポリマーが好ましく、アクリル酸エステルモノマーとしては例えばアクリル酸シクロアルキルエステルである。熱硬化性成分は例えばエポキシ等の熱硬化性樹脂である。熱活性型潜在性のエポキシ硬化剤を組み合わせて使用するのが好ましい。エネルギー線硬化性成分は、紫外線、電子線等のエネルギー線を受けると重合硬化する化合物であり、例えばトリメチロールプロパントリアクリレートなどのアクリレート系化合物である。光重合開始剤は例えばベンゾフェノンである。架橋剤は例えばイソシアネート系架橋剤、エポキシ系架橋剤、金属キレート系架橋剤等を単独又は組み合わせて用いる。
【００１５】
個片化したエネルギー線硬化性及び熱硬化性を有する接着剤を、電極パッドを覆わないように、チップに貼る。２つのチップの位置合わせ（電極パッド同士を対向）後、加熱又はエネルギー線照射によりこの接着剤層を硬化させることで、２つのチップを固定することができる。
【００１６】
図３に示すように無電解めっき法によりめっき膜４を形成し、電極パッド１０と電極パッド２０とを電気的に接続（めっき接続）する。めっきは例えばニッケルめっきである。その後、半導体チップ１と半導体チップ２との間にアンダーフィル樹脂５を充填し接続信頼性を確保する。
【００１７】
互いに固定された半導体チップ１と半導体チップ２（以下チップ実装デバイスという）の電極パッド間を無電解めっき法によりめっき接続する方法について図４に示すめっき工程フローを用いて説明する。電極パッドはアルミニウムで形成されているとする。
【００１８】
チップ実装デバイスを受け入れ、受け入れ検査後、冶具に固定する（ステップ１〜３）。水洗（ステップ４）後、アルミニウムの電極パッド表面に形成されている不動態（酸化アルミニウムＡｌ２Ｏ３）膜を選択エッチングにより除去する（ステップ５）。
【００１９】
水洗（ステップ６）後、ジンケート法により電極パッド表面に亜鉛めっきを施す。より緻密な密着性の良いめっきにするため、ダブルジンケート処理（ジンケート処理２回）を行う（ステップ７〜１１）。
【００２０】
水洗（ステップ１２）後、チップ実装デバイスを無電解ニッケルめっき液に浸漬させる（ステップ１３）。これにより初期反応として亜鉛とニッケルが置換反応し、電極パッド表面にニッケルが析出する。析出したニッケルが触媒の起点となる還元析出反応が進行する。チップ実装デバイスはめっき液に不活性なトレー（例えばテフロン（登録商標））上に不活性な冶具で固定しておく。
【００２１】
このニッケルめっきは電極パッド１０及び電極パッド２０からそれぞれ成長して結BD極パッド１０と電極パッド２０とを電気的に接続することができる。ニッケルめっき後、水洗、湯洗、乾燥、外観検査を経て、めっき処理を終える（ステップ１４〜１７）。ニッケルめっき後に金メッキを行っても良い。
【００２２】
上記のような半導体装置の製造方法では、半導体チップ１と半導体チップ２とを接着剤３を用いて隙間を作って固定するため、位置合わせに際し半導体チップ１や半導体チップ２にダメージを与えることがない。これは極薄半導体チップの積層接続やLow-k材を使用したチップの接続に特に有利である。
【００２３】
また、電極パッド１０及び電極パッド２０からそれぞれめっきを成長させてパッド間を電気的に接続するため、電極パッド同士を対向配置する際の位置合わせ精度は高くなくて良い。また、電極パッド間の接続時に位置ずれを伴うことがない。また、半導体チップ１の電極パッドと半導体チップ２の電極パッドが複数ある場合、それぞれニッケルめっきにより接続されているため、電気的特性のばらつきを抑えることができる。また、突起電極を設けることなく電極パッド同士を接続できるため、半導体装置の薄型化に有利である。
【００２４】
このように、本実施形態の半導体装置の製造方法により、信頼性が高く、良好な電気的特性の３次元実装デバイスである半導体装置を製造することができる。
【００２５】
上記実施形態では半導体チップ１と２の電極パッドを接続していたが、図５に示すように半導体素子５１の電極パッド５２上に無電解めっきバンプ５３を形成し、バンプ５３と半導体素子５４の電極パッド５５とをめっき接続するようにしてもよい。ここで、電極パッド５５は接着剤５６での半導体素子５１及び５４の固定前にジンケート処理を行っておく。接着剤５６はバンプ５３と電極パッド５５との間に隙間ができるように半導体素子５１及び５４を固定する。このようにすることで、バンプ５３及び電極パッド５５の両方とも、位置合わせ及びめっき接続時に負荷をかけられることがないため、半導体素子５１及び５４はダメージを受けず、電気的特性が良好になる。
【００２６】
バンプ５３としては、印刷バンプ、Ａｕスタッドバンプ、電解／無電解めっきにより生成可能なめっきバンプ等がある。めっきバンプには例えばＮｉ、Ｎｉ合金（Ｎｉ−Ｐ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｎｉ−Ｐｄ−Ｐ，Ｎｉ−Ｓｎ−Ｂ）、Ｃｕ、Ｃｕ合金、Ｃｏ、Ｃｏ合金（Ｃｏ−Ｐ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂ，Ｃｏ−Ｎｉ−Ｐ，Ｃｏ−Ｓｎ−Ｐ，Ｃｏ−Ｚｎ−Ｐ，Ｃｏ−Ｍｎ−Ｐ）、Ｓｎ、Ｓｎ合金（Ｓｎ−Ｃｕ，Ｓｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｚｎ，Ｓｎ−Ｉｎ）、Ａｕ、Ａｕ合金（Ａｕ−Ｎｉ，Ａｕ−Ｃｏ，Ａｕ−Ｐｔ，Ａｕ−Ｃｕ）、Ａｇ、Ａｇ合金を用いることができる。
【００２７】
また、図６に示すように電極パッド６２上にバンプ６３が形成された半導体素子６１及び電極パッド６５上にバンプ６６が形成された半導体素子６４のそれぞれのバンプ６３、６６をめっき接続するようにしてもよい。この場合、接着剤６７はバンプ６３とバンプ６６との間に隙間ができるように半導体素子６１及び６４を固定する。このようにすることで、バンプ６３及び６６は、位置合わせ及びめっき接続時に負荷をかけられることがないため、半導体素子６１及び６４はダメージを受けず、電気的特性が良好になる。
【００２８】
また、図７に示すように複数の半導体素子７１〜７３をそれぞれ間隔を空けて接着剤７４で固定し、一括めっき接続を行うことができる。これにより、半導体装置製造に要する時間を短縮することができ、生産性を向上することができる。例えば、ダイシングにより個片化した複数の半導体回路素子のめっき接続に用いることができる。また、ダイシング前の複数のウェーハを電極パッドが対峙するように固定してめっき接続を行い、アンダーフィル樹脂を充填してからダイシングにより素子を分離するようにしてもよい。ウェーハ一括接続が可能なため、半導体装置製造に要する時間を大幅に削減することができる。
【００２９】
電極パッドやバンプなどの素子電極の接続に使用する無電解めっきとしてはＮｉ合金（Ｎｉ−Ｐ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｎｉ−Ｐｄ−Ｐ，Ｎｉ−Ｓｎ−Ｂ）、Ｃｕ合金、Ｃｏ合金（Ｃｏ−Ｐ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂ，Ｃｏ−Ｎｉ−Ｐ，Ｃｏ−Ｓｎ−Ｐ，Ｃｏ−Ｚｎ−Ｐ，Ｃｏ−Ｍｎ−Ｐ）、Ｓｎ合金、Ａｕ、Ａｕ合金（Ａｕ−Ｎｉ，Ａｕ−Ｃｏ，Ａｕ−Ｐｔ，Ａｕ−Ｃｕ）、Ａｇ、Ａｇ合金を用いることもできる。
【００３０】
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。
【００３１】
例えば電極パッドはアルミニウムではなく銅で形成することもできる。その場合、パラジウムをパッド表面に析出させた後にニッケルめっきを行い、パッド間を接続する。
【００３２】
また、無電解めっきではなく電解めっきで電極間を電気的に接続してもよい。その場合、めっき膜は通電している電極パッドから成長していくことになる。
【００３３】
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態による半導体装置の製造方法を示す一工程の断面図である。
【図２】同実施形態による半導体装置の製造方法を示す一工程の断面図である。
【図３】同実施形態による半導体装置の製造方法を示す一工程の断面図である。
【図４】めっき工程フローを示す図である。
【図５】変形例による半導体装置の断面図である。
【図６】変形例による半導体装置の断面図である。
【図７】変形例による半導体装置の断面図である。
【符号の説明】
【００３５】
１、２  半導体チップ
３  接着剤
４  めっき膜
５  アンダーフィル樹脂
【図１】
2008141105.tif 000003
【図２】
2008141105.tif 000004
【図３】
2008141105.tif 000005
【図４】
2008141105.tif 000006
【図５】
2008141105.tif 000007
【図６】
2008141105.tif 000008
【図７】
2008141105.tif 000009