(57)【要約】      （修正有）【課題】ウェーハレベルのバーンインとテストを実施するための技法の提供。【解決手段】能動電子部品１０６ａ〜１０６ｄを備えたテスト基板１０８と、被試験ウェーハ１０４上の複数の被試験デバイスＤＵＴ１０２ａ〜１０２ｄとの接続を行うための金属性のスプリング接触エレメント１１０とを備え、前記テスト基板１０８は、ホストコントローラ１１６からの比較的少数の信号線を介してＤＵＴ１０２ａ〜１０２ｄをテストするための複数の信号を受信し、これらの信号をテスト基板１０８とＤＵＴ１０２ａ〜１０２ｄとの間の比較的多数の相互接続を介して送信する。【選択図】図１Ａ
2008141211.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハ上にある複数の半導体デバイス（DUT）のウェーハレベルのバーンイン及びテストを実施するための方法であって、自身の表面に端子を有する複数の能動電子部品を設けることと、前記複数のDUTの端子と前記能動電子部品の端子との間で直接の電気的接続を実現するための手段を設けることとからなる方法。
【請求項２】
前記能動電子部品の前記端子がキャプチャパッドであることからなる請求項１の方法。
【請求項３】
前記キャプチャパッドを補強することをさらに含むことからなる請求項２の方法。
【請求項４】
前記電子部品の前記端子がキャプチャ特徴であることからなる請求項１の方法。
【請求項５】
DUTの数と能動電子部品の数の比が１対１であることからなる請求項１の方法。
【請求項６】
DUTの数と能動電子部品の数の比が少なくとも２対１であることからなる請求項１の方法。
【請求項７】
前記直接の電気的接続を実現するための手段がDUTに取り付けられたスプリング接触エレメントであることからなる請求項１の方法。 
【請求項８】
前記直接の電気的接続を実現するための手段が、前記能動電子部品に取り付けられたスプリング接触エレメントであることからなる請求項１の方法。
【請求項９】
前記能動電子部品がASICであることからなる請求項１の方法。
【請求項１０】
前記能動電子部品を相互接続基板に取り付けることをさらに含むことからなる請求項１の方法。
【請求項１１】
ホストコントローラを設けることと、前記ホストコントローラを、前記相互接続基板を介して前記能動電子部品に接続することとをさらに含むことからなる請求項１０の方法。
【請求項１２】
前記DUTをテストするために、テスト信号を、少数の共通ラインを介して前記ホストコントローラから前記相互接続基板へ、及び前記相互接続基板から前記能動電子部品へ供給することをさらに含むことからなる請求項１１の方法。
【請求項１３】
選択的にバーンインをして、前記DUTのうちの選択されたものをテストするために、前記能動電子部品を選択的にアクティブにすることをさらに含むことからなる請求項１２の方法。
【請求項１４】
電源を設けることと、前記電源を、前記相互接続基板を介して前記能動電子部品に接続することをさらに含むことからなる請求項１０の方法。
【請求項１５】
前記能動電子部品内に電圧レギュレーションを設けることをさらに含むことからなる請求項１４の方法。
【請求項１６】
前記DUTをバーンインするときに、前記能動電子部品を前記DUTsより低い温度に保持することをさらに含むことからなる請求項１の方法。
【請求項１７】
半導体ウェーハ（WUT）上にある複数の半導体デバイス（DUTs）のウェーハレベルのバーンイン及びテストを実施するためのシステムであって、テスト基板であって、該テスト基板に取り付けられた複数の個別の能動電子部品を有することからなる該テスト基板と、前記能動電子部品上に配置された手段であって、前記半導体ウェーハ（WUT）上にある複数の半導体デバイス（DUT）からの直接の接続を受けるための、使用状態において適合された該手段とからなるシステム。
【請求項１８】
直接の接続を受けるための前記手段が、前記能動電子部品上のキャプチャパッドであって、ここで、前記直接の接続は前記DUTに取り付けられたスプリング接触エレメントによって行われ、前記キャプチャパッドに加圧接続するように、使用状態において適合されていることからなる請求項１７のシステム。
【請求項１９】
直接の接続を受けるための前記手段が、前記能動電子部品上のキャプチャ特徴であって、ここで、前記直接の接続は前記DUTに取り付けられたスプリング接触エレメントによって行われ、前記キャプチャ特徴に加圧接続するように、使用状態において適合されていることからなる請求項１７のシステム。
【請求項２０】
前記DUTと前記能動電子部品との間を直接のびる複数の相互接続エレメントをさらに備えることからなる請求項１７のシステム。
【請求項２１】
前記相互接続エレメントが、前記DUTでの微細なピッチから、前記能動電子部品での粗いピッチまで広がることからなる請求項２０のシステム。
【請求項２２】
前記相互接続エレメントが、前記DUTに取り付けられていることからなる請求項２０のシステム。
【請求項２３】
前記相互接続エレメントが、前記能動電子部品に取り付けられていることからなる請求項２０のシステム。
【請求項２４】
前記相互接続エレメントが、スプリング接触エレメントであることからなる請求項２０のシステム。
【請求項２５】
前記スプリング接触エレメントが複合相互接続エレメントであることからなる請求項２４のシステム。
【請求項２６】
前記スプリング接触エレメントが、製造された相互接続エレメントであることからなる請求項２４のシステム。
【請求項２７】
前記テスト基板と前記WUTを収容するために、使用において適合された真空容器をさらに備えることらなる請求項１７のシステム。
【請求項２８】
前記テスト基板が、半導体ウェーハであることと、前記能動電子部品が前記テスト基板内に組み込まれていることとからなる請求項１７のシステム。
【請求項２９】
前記能動電子部品が相互接続基板の前部表面に取り付けられたASICであることからなる請求項１７のシステム。
【請求項３０】
前記ASICを前記相互接続基板に対して位置合わせするための手段をさらに備えることからなる請求項１７のシステム。
【請求項３１】
使用中、前記能動電子部品が、比較的少数の信号ラインを介して、外部のホストコンピュータから信号を受信して、比較的多数の相互接続エレメントを介して前記DUTに前記信号を送ることからなる請求項１７のシステム。 
【請求項３２】
使用中、前記能動電子部品が、外部のホストコントローラからの制御信号に応答して、前記DUTをテストするために必要な複数の信号のうちの少なくとも一部を生成することからなる請求項１７の方法。 
【請求項３３】
半導体デバイス上でバーンインを実施する方法であって、テスト基板を少なくとも一つの半導体デバイス（DUT）に接続することと、前記少なくとも一つのDUTに電力を供給することと、前記少なくとも一つのDUTを第１の温度に保持することと、前記テスト基板を前記第１の温度に依存しない第２の温度に保持することとからなる方法。 
【請求項３４】
前記第２の温度が前記第１の温度よりも低いことからなる請求項３３の方法。
【請求項３５】
前記第２の温度が、前記第１の温度よりも高くないことからなる請求項３３の方法。
【請求項３６】
前記テスト基板と前記少なくとも一つのDUTを真空環境の中に配置し、前記真空環境が、前記少なくとも一つのDUTと前記テスト基板との間に熱的な防護壁を提供することをさらに含むことからなる請求項３３の方法。
【請求項３７】
前記少なくとも一つのDUTが、半導体ウェーハ（WUT）上にある複数の半導体デバイスであることからなる請求項３３の方法。 
【請求項３８】
前記テスト基板を複数のスプリング接触エレメントで前記少なくとも一つのDUTに接続することをさらに含むことからなる請求項３３の方法。 
【請求項３９】
前記テスト基板を、前記少なくとも一つのDUTに取り付けられた複数のスプリング接触エレメントで前記少なくとも一つのDUTに接続することをさらに含むことからなる請求項３３の方法。
【請求項４０】
前記スプリング接触エレメントが、細長く、それらの基部で前記少なくとも一つのDUTに取り付けられていて、自由端を備えていることと、さらに、それらの基部よりも自由端においての方がより大きなピッチを持つように、前記スプリング接触エレメントの自由端が広がっていることとからなる請求項３９の方法。
【請求項４１】
半導体ウェーハから分離される前に半導体チップをテストする方法であって、それぞれが自由端を有する複数のスプリング接触エレメントを、第１の半導体ウェーハ上にある複数の半導体チップに取り付けることと、複数の端子を有するテスト基板を前記チップの表面に引き寄せて、それぞれの端子と前記スプリング接触エレメントの自由端の間の複数の加圧接続を行うことと、信号を前記スプリング接触エレメントを介して前記チップに供給して、前記半導体チップをテストすることとからなる方法。
【請求項４２】
前記スプリング接触エレメントが複合相互接続構造であることからなる請求項４１の方法。
【請求項４３】
前記半導体チップをテストした後に、前記チップを前記ウェーハから分離することをさらに含むことからなる請求項４１の方法。
【請求項４４】
前記テスト基板が、第２の半導体ウェーハであることからなる請求項４１の方法。
【請求項４５】
前記テスト基板が、比較的大きな相互接続基板と、前記相互接続基板の前面に取り付けられた複数の比較的小さな電子部品とから構成されることからなる請求項４１の方法。
【請求項４６】
前記テスト基板と前記半導体チップが接続されている間、前記半導体チップの少なくとも一部についてバーンインを実施することをさらに含むことからなる請求項４１の方法。
【請求項４７】
バーンインを実施している間、前記テスト基板と前記半導体チップを真空状態内に配置することをさらに含むことからなる請求項４６の方法。
【請求項４８】
バーンインを実施している間、前記テスト基板を前記半導体チップの温度より低い温度に保持することをさらに含むことからなる請求項４６の方法。
【請求項４９】
複数の電子部品を相互接続基板に位置合わせする方法であって、各電子部品の背面上にくぼみを形成することと、前記相互接続基板の前部表面上に対応するくぼみを形成することと、前記くぼみと前記対応するくぼみの間に球状のエレメントを配置することとからなる方法。
【請求項５０】
前記電子部品がASICであり、前記ASICと前記相互接続基板が、半導体デバイスのウェーハレベルのバーンインとテストを実施するためのシステムのテスト基板を構成することからなる請求項４９の方法。
【請求項５１】
第１の電子部品からのびる細長い相互接続エレメントの先端部と第２の電子部品の間の接続を行う方法であって、前記第２の電子部品の前部表面上にくぼみを形成することと、前記細長い相互接続エレメントの前記先端部が前記くぼみ内に配置されるように、前記第１及び第２の電子部品を引き寄せることと、横方向または回転方向からなる組から選択された方向に、前記第２の電子部品を動かして、前記細長い相互接続エレメントの先端部と前記くぼみの側面部との間の加圧接続を行うこととからなる方法。
【請求項５２】
前記細長い相互接続エレメントがスプリング接触エレメントであることからなる請求項５１の方法。
【請求項５３】
前記第１の電子部品が、少なくとも一つの半導体デバイスであることからなる請求項５１の方法。
【請求項５４】
前記第１の電子部品が、半導体ウェーハ上にある複数の半導体デバイスであることからなる請求項５１の方法。
【請求項５５】
前記第２の電子部品がテスト基板であることからなる請求項５１の方法。 
【請求項５６】
前記第２の電子部品が、半導体デバイスのウェーハレベルのバーンインを実施するためのシステムのテスト基板に取り付けられたASICであることからなる請求項５１の方法。 
【請求項５７】
少なくとも一つの半導体デバイス（DUT）を試験する方法であって、能動電子部品を、少なくとも一つのDUTに電気的に直接接触させて配置することと、前記能動電子部品と前記DUTの間の電気的経路内に相互接続基板のような他の手段を用いることなく、前記能動電子部品上の端子と前記DUT上の端子の間に直接のびる相互接続エレメントを介して、電力と信号を通過させることによって、前記少なくとも一つのDUTを起動することとからなる方法。 
【請求項５８】
前記相互接続エレメントがスプリング接触エレメントであることからなる請求項５７の方法。
【請求項５９】
複数の能動電子部品を相互接続基板に取り付けることと、ホストコントローラからの比較的少数の信号を、前記相互接続基板を介して前記能動電子部品に送ることと、前記能動電子部品からの比較的多くの信号を、少なくとも一つのDUTからなる複数のDUTと前記複数の能動電子部品の間にのびる前記相互接続エレメントを介して、前記少なくとも一つのDUTからなる複数のDUTに直接送ることとをさらに含むことからなる請求項５７の方法。
【請求項６０】
前記能動電子部品がASICであることからなる請求項５７の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[関連出願に対するクロスリファレンス]この特許出願は、所有者が共通である、1995年5月26日に提出された係属中の米国特許出願第08/452,255号（以後本明細書では「原特許出願」と記載）と、1995年11月13日に提出されたそれの対応ＰＣＴ特許出願第US95/14909号の一部継続出願であり、これらの２つとも、所有者が共通である、1994年11月15日に提出された係属中の米国特許出願第08/340,144号と、1994年11月16日に提出されたそれの対応ＰＣＴ特許出願第US94/13373号の一部継続出願であり、さらにこれらのいずれも、所有者が共通である、1993年11月16日に提出された係属中の米国特許出願第08/152,812号（現在は、米国特許5,476,211号、1995年12月19日）の一部継続出願であり、これらのすべては、本明細書に参照のために組み込まれている。
【０００２】
この特許出願は、また、所有者が共通である、以下の係属中の米国特許出願の一部継続出願でもある。
【０００３】
第08/526,246号1995年 9月21日提出（PCT/US95/14843,1995年11月13日）、第08/533,584号1995年10月18日提出（PCT/US95/14842,1995年11月13日）、第08/554,902号1995年11月09日提出（PCT/US95/14844,1995年11月13日）、第08/558,332号1995年11月15日提出（PCT/US95/14885,1995年11月15日）、第08/573,945号1995年12月18日提出（PCT/US96/07924,1996年 5月24日）、第08/602,179号1996年 2月15日提出（PCT/US96/08328,1996年 5月28日）、第60/012,027号1996年 2月21日提出（PCT/US96/08117,1996年 5月24日）、第60/012,040号1996年 2月22日提出（PCT/US96/08275,1996年 5月28日）、第60/012,878号1996年 3月05日提出（PCT/US96/08274,1996年 5月28日）、第60/013,247号1996年 3月11日提出（PCT/US96/08276,1996年 5月28日）、第60/005,189号1996年 5月17日提出（PCT/US96/08107,1996年 5月24日）。これらはすべて（暫定特許出願を除いて）、前記の原特許出願の一部継続出願であり、これらのすべては参照のため本明細書に組み込まれている。
【０００４】
この特許出願は、所有者が共通である、以下の係属中の米国特許出願の一部継続出願でもある。すなわち、1996年11月13日に提出されたKhandrosとPedersenによる第06/030,697号と、1996年12月13日に提出されたKhandrosとPedersenによる第06/-tbd-号。 
【０００５】
本発明は、一般的に、半導体デバイスを試験することに関連し、さらに詳しくは、既知の良チップ（known good die、KGD）のテストおよびバーンインを実施することに、さらに詳しくは、（それらが、ひとつに切り離される、すなわち、「チップ化」されるのに先だって）ウェーハレベルで半導体デバイスを試験することに関連する。
【背景技術】
【０００６】
半導体デバイスは、マイクロプロセッサからメモリチップにおよぶまで、シリコンウェーハ上でエッチング、マスキング、被覆などの一連の長い処理ステップを実施することによって製造される。典型的なシリコンウェーハは、直径が６インチまたはそれ以上の大きさの円盤の形をしている。一般的に互いに同一である多くの半導体デバイスは、それらを長方形の配列に規則正しく配置することにより、一枚のシリコンウェーハ上に製作される。切り口のライン（スクライブストリート（scribe streets））は、ウェーハ上の隣り合う半導体デバイスの間に配置される。最後に、半導体デバイス（以下では、単にデバイスとも記載）は、スクライブストリートにそってひかれて、ウェーハから切り離される。
【０００７】
ウェーハ内の欠陥のため、あるいは、ひとつ以上の処理ステップにおける欠陥のために、デバイスのいくつかのものは、設計通りには動作しない。これらの欠陥は、初期に現れることもあれば、それらのデバイスが長期間に渡って動作した後に初めて明らかになることもある。したがって、どのデバイスが良品でどのデバイスが不良品であるかを確かめるために、長期間に渡ってデバイスをテストし、電気的に試験することが重要である。
【０００８】
一般的には、半導体デバイスは、それらのデバイスをウェーハから切り離し（分離し）、最終的な「パッケージ化された」形態に組み立てるもうひとつの長い一連の「バックエンド」処理ステップを終了した後に、初めて試験される（バーンインされてテストされる）。
【０００９】
「全体的」に見れば、従来技術の典型的な「バックエンド」処理の流れは（ウェーハの製造から始まって）以下の通りである。
【００１０】
ウェーハ選別 その１、レーザー修復（Laser Repair）、ウェーハ選別 その２、ウェーハ切断（Wafer Saw）、チップ結合、ワイヤーボンディング、カプセル化、リード調整および形成、リードめっきのようなパッケージ組み立てステップ、電気的試験、バーンイン、電気的試験、製品への印つけと製品の出荷。
【００１１】
現在の半導体デバイスは、しばしば、何百もの端子（すなわち、電源、アース、入力／出力などの「パッド」）を備えており、現在の半導体ウェーハは、しばしば、何百もの半導体デバイスを含んでおり、結果として、各ウェーハは数万ものパッド、または、テストポイントを備えており、これらは、半導体デバイスをウェーハから切り離す前に、ウェーハレベルでテストおよび／またはバーンインする（すなわち、すべてのデバイスを一度にテストする）ためにアクセスされる必要がある。隣り合うパッドの間隔（ピッチ）が４ミル程度の近さである場合を取り扱うときは、正確なアライメントも重要な問題となる。それにもかかわらず、ウェーハから半導体デバイスを分離するまえに、半導体デバイス上でテストおよび／またはバーンインを実施することは、長い間克服が試みられてきた対象となっている。
【００１２】
米国特許第5,570,032号（Atkins他、「Micron Patent」；10/96）には、ウェーハスケールのバーンイン装置及び処理（wafer scale burn-in apparatus andprocess）が開示されており、そこでは、バーインされるウェーハ（１４）は、プリント回路基板上の小さな導電性の支柱（１５）を使用して、ウェーハの各チップ上のパッドを電気的に接触するプリント回路基板（１３）に結合されている。ウェーハ全体をプリント回路基板と正確にアライメントをとる（位置合わせをする）ことが、それぞれのチップを個々に検査する必要を省いて、ウェーハ上のすべてのチップを同時にテストすることを可能とするために必要である。この装置は、加熱エレメントと冷却チャンネルに取り付けられていて、バーンイン及びテストのために必要なウェーハ温度を発生する。この手法を利用することによって、バーンイン及びテストがカバーできない欠陥をもつチップの処理を除去することができる。「Micron patent」の図１には、ウェーハの製造から、取り出して出荷するまでの従来技術による処理ステップの全体の概要が示されている。「Micron patent」の図８には、開示しているウェーハスケールのバーンイン及びテスト（wafer scale burn-in and testing）を使用する場合の、ウェーハの製造から、取り出して出荷するまでにとるこれに相当する処理ステップの概要が示されている。「Micron patent」には、プリント回路基板が備える接続及び制御ロジック（マイクロプロセッサ、マルチプレクサなど）を少なくし、プリント回路基板に完全なテスト電子回路を含めることもまた可能であることが示唆されている。
【００１３】
米国特許第5,532,610号（Tsujide,他.「NEC Patent」、7/96）には、半導体ウェーハをテストするための装置が開示されている。この装置には、テスト基板、テストするウェーハ上に配置されたチップを活性化（アクティブに）するために、このテスト基板に配置された能動回路、及びテスト基板の表面に配置された複数のパッドがあり、これらのパッドは、テスト基板がウェーハ上にかぶせられるときに、ウェーハ上に配置されたチップのボンディングパッドとアライメントをとるように配置される。テスト基板（２）は、ウェーハとすることができ、テストするウェーハ（１）と同じ材料で製造することができる。テスト基板（ウェーハ）（２）上には、リード線７がパッド４からのびて、電源、アース（グランド）線 ８、一つのI/O線 ９、及びチップ選択線 １０に接続されている。「NECPatent」の図４には、シリコンウェーハから作製されたテスト装置１６が示されており、この装置の背面は、四角錐形状の開口部 ２１を備えるようにエッチングされている。この開口部は、アライメントの印としての役目をすることができ、これによって、テスト基板（１６）とテストするウェーハ（１７）との位置合わせが容易になる。
【００１４】
米国特許5，434,513号（Fujii,他、「Rohm Patent」；7/95）には、中間の半導体ウェーハ（intermediate semiconductor wafer）を使用した、半導体ウェーハテスト装置が開示されている。この装置には、バンプ電極（bump electrode）が、テスト基板として使用される中間の半導体ウェーハの底部表面に形成されており、ピックアップ電極（pickup electrode）及び制御電極（control electrode）がテスト基板の上側（反対側）の表面に形成されている。スイッチ回路が、この中間の半導体ウェーハに形成されており、この回路は、制御電極を介してテスタから供給されるスイッチング制御信号に従って、バンプ電極の中から選択された電極をピックアップ電極に接続するように機能する。ピックアップ電極及び制御電極は、ポゴピン（pogo pin）を介してテスタに接続されている。 
【００１５】
米国特許第5,497,079号（Yamada,他、「Matsushita Patent」；3/96）には、半導体テスト装置、半導体テスト回路チップ、及びプローブカードが開示されている。ここでは、多数の半導体テストチップ（２）は、マザーボード（４）の一方の側に取り付けられており、テストされる同様に多数の半導体集積回路チップ（１）の要素は、マザーボート（４）の反対側に取り付けられている。コンピュータ（３）が、半導体テストチップ（２）を制御するために設けられている。大部分のテスト機能がテスト回路チップ（２）に組み込まれているので、テスト結果を収集するためのコンピュータ（３）は、低価格のコンピュータとすることができる。「Matsushita Patent」の図５、７及び１０には、テストパターン生成手段、テストパターンをテストされるデバイスに与えるためのドライバ、データ格納手段、格納された出力データが故障状態を示しているかどうかを判定するための判定手段、及び判定結果をワークステーションに転送するための手段とを有する典型的な半導体テスト回路チップ（２）が示されている。「Matsushita Patent」の図１２には、ウェーハテストで使用される半導体テスト装置の構造が示されており、そこでは、多数の半導体テストチップ（２）がプローブカード（１０３）及びテストされるウェーハ（１０６）に取り付けられており、複数のプローブの針（１０４）がプローブカードから（おそらく、プローブカードの反対側の表面から）のびている。制御信号がワークステーションから半導体テスト回路チップに転送されると、半導体テストチップは、半導体ウェーハ上に形成された半導体集積回路のテストを開始する。
【００１６】
一般的に、ウェーハレベルのテストを行うための手法を実施する従来の試みでは、テストされるウェーハ上に対応するパッドを接触させるためのたくさんの接触エレメントを、一つのテスト基板に設けることを必要としてきた。上述したように、これには、数万ものそのような接触エレメント及び極めて複雑な相互接続基板が必要となる場合がある。一例として、８インチのウェーハは、それぞれが60個の結合パッドを有する500個の16Mb DRAMを含むことができ、その結果、全体で30,000個の接続をもつ。被試験ウェーハ（WUT）に対して30,000の接続があり、中間の基板に対して30,000の追加の接続があり、テスト電子回路にさらに30,000の接続があり、制御電子回路に対して未決定の数の接続がある。さらに、現在の半導体デバイスの微細なピッチへの要求により、テスト基板をテストされるウェーハと引き合わせるときに、極めて高精度の公差を維持することが必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、ウェーハレベルのバーンイン及びテストを実施するための改善された技法を提供することである。
【００１８】
本発明の目的は、従来技術が可能とするものよりも優れた物理的特性と高い信頼性のレベルを備えたデバイスの完成品をもたらす、一連のウェーハレベルの処理ステップを可能とすることによって、半導体の製造コストを低減することである。
【課題を解決するための手段】
【００１９】
本発明によれば、半導体デバイスは、それらが製造されるシリコンウェーハから分離される前に、ウェーハレベルで試験がなされる。本明細書で使用しているように、「試験（exercise)」という語句は、半導体デバイスに対してバーンイン及び機能テストを実施することを含んでいるが、これに限定するものではない。たくさんの加圧接続（pressure connection）が、被試験ウェーハ（WUT）上の多くの分離されていない被試験半導体デバイス（DUTs、DUT）とテスト基板との間でなされるが、これらの間の加圧接続を行うためにスプリング接触エレメント（spring contact element）のような相互接続エレメントが使用される。スプリング接触エレメントは、WUTの表面上の共通面に向かってのびる自由端をもつように、WUT（すなわち、WUT上のDUTs）に、それらの基部によって直接取り付けられることが望ましい。テスト基板は、WUTと十分一致した熱膨張係数をもっていることが望ましい。代替的には、スプリング接触エレメントは、テスト基板に取り付けられる。
【００２０】
本発明の１態様によれば、スプリング接触エレメントは、基部よりも先端部で広がるように、すなわち、より大きなピッチをもつようにWUT上に配置される。スプリング接触エレメントは、原特許出願に記載されているように、適切な複合相互接続エレメントである。 
【００２１】
本発明の１実施態様では、テスト基板は、比較的大きな相互接続基板と、相互接続基板に取り付けられ接続された多くの比較的小さな基板とから構成されており、それぞれの小さな基板は、DUTsの一つのサイズ（面積）よりもサイズ（面積）が小さい。小さな基板は、相互接続（支持）基板の（WUTに面した）表面上に配置される。一つの小さな基板を、個々のDUTより大きくすること、及び２つ以上のDUTsと「接続する(mates）」こともまた可能である。小さな基板は、特定用途向け集積回路（ASICs、ASIC）のような適切な能動性の半導体デバイスである。
【００２２】
ASICの設計は、外部のソース（たとえば、ホストコントローラ）から、テスト基板に供給される信号の数を最小化することが可能とすることができるようなものである。
【００２３】
DUTsに取り付けられるスプリング接触エレメントの場合は、スプリング接触エレメントの先端部が、それらの取り付けられる基部よりも大きな間隔となるように広げられることが望ましく、ASICは、アライメントの公差を緩和するために大きなサイズにすることができるキャプチャパッド（端子）とともに設けられる。スプリング接触エレメントの先端部は広げることができ、さらに、それらが取り付けられるDUTの面積よりもさらに小さくかつその領域内の領域に配置される。DUTを試験するためのASICは、スプリング接触エレメントの先端部の面積に相当する大きさである。 
【００２４】
本発明の１実施態様では、ASICはそれらの上部表面にくぼみ（切り込み）を有して提供される。各くぼみは、DUTに取り付けられた対応するスプリング接触エレメントの先端部を収容する。これらのくぼみは、ASICの表面に直接に形成するか、あるいは、ASICの表面上に配置される層によって提供することができる。先端部を収容したあと、スプリング接触エレメントの先端部をくぼみの側面部にかみ合わせるために、ASICを横方向に動かすことや、または、（平面内で）回転することができる。 
【００２５】
本発明の１態様によれば、たくさんのASICsを相互接続（支持）基板に正確に位置合わせする（アライメントをとる）ことを確実にするための手段が提供される。この手段は、ASICの背面にくぼみを有し、相互接続基板の上部表面に対応するくぼみを有しており、さらに、ASICと相互接続基板の間に配置された球体を有している。 
【００２６】
本発明の１態様によれば、テスト基板は、WUTの温度よりも低い温度に保持される。これによって、相互接続基板に取り付けられたASICの平均寿命に悪影響を与えることなく、バーンインを加速する目的でWUT上のDUTをより高い温度に上げることができる。テスト基板の熱膨張係数がWUTの熱膨張係数とよく一致していれば、テスト基板の熱膨張の量は、WUTに比べて、とるに足りないより小さな量となるだろう。WUTとテスト基板の間の大きな温度差は、真空環境の中に装置全体（WUT及びテスト基板）を入れることによって、容易に保持することができる。 
【００２７】
使用中、テスト基板は、室温でWUTと接触するように配置される。ASICの上部表面の捕捉特性（キャプチャ特性、たとえば、くぼみ）により、スプリング接触エレメントを所定の位置に保持することができる。それから、DUTが起動される（DUTに電力が供給される）。真空環境によって、起動されたDUTからの熱がASICを加熱することが防止され、それによって、ASICがDUTのバーンイン温度より非常に低い温度で動作することが可能となる。
【００２８】
本発明の１態様によれば、DUTをテストするための信号は、比較的少数のラインを通じて、シリアルストリームデータのような第１の形式で、外部のソース（ホストコントローラ）によって複数のASICに与えられ、DUTに接触するスプリング接触エレメントのうちの比較的多くのそれぞれに対する個々の信号のような第２の形式に変換される。代替的には、DUTをテストするための信号の少なくとも一部を、外部のホストコントローラによって供給するのではなくて、ASIC内で生成することができる。 
【００２９】
本発明の１態様によれば、ASICは、次にホストコントローラに転送するために、DUTからのテスト結果を蓄積する（記録する）ことができる。この情報（テスト結果）は、それぞれの基板上の各DUTを特徴づけるために使用することができる。さらに、DUTからのテスト結果に基づいて、ASICは、クリティカルなテストに不合格となったDUTに対するそれ以上のテスト及び／またはバーインをやめることができる。
【００３０】
本発明の他の実施態様では、ASICは、シリコンウェーハ上に取り付けられるのではなくて、シリコンウェーハ上に直接に製作（製造）される。欠陥のあるASICまたはその一部を、電気的に互いに取り替えることができるように冗長性が提供される。
【００３１】
本発明によるメリットは、それぞれの「タイプ」のASICを、特定のタイプのDUTに適応する（結合する）ように個別に設計可能であるASICを安価に製造することができるということである。
【００３２】
従来のバーンイン技法では、DUTの温度を上げるために対流オーブン内にDUTを入れることが必要である。本発明の状況では、ASICをそのような繰り返される加熱サイクルにさらすことは、一般的には望ましくないことである。逆に、本発明によれば、DUTとASICは互いに接触するようにされ、DUTは、バーンインを実施するために（電力が与えられて）起動される。この結果、DUTによって熱が発生されるが、ほとんどの場合において、この熱は、他の熱源を必要とせずにDUTの温度上昇に対する条件を満たすのに十分である。 
【００３３】
本発明の別の態様によれば、DUT及びテスト基板（相互接続基板にそれに取り付けられるASICを加えたもの）のアセンブリは真空環境に配置され、ASICが受ける唯一の熱は、ASICとDUTの間の電気的接続を生じさせるスプリング接触エレメントに沿ってASICに伝導される少しの量の熱であろう。DUT基板とテスト基板は、液状の冷却されたチャック（chuck）に接触しており、このチャックの液体は、別のコントローラに向かっている。DUT基板は高温にされるが、この温度は、典型的には、パッケージ化された部品に与えることができる温度よりも高い温度であり、テスト基板は、大きく進歩したテスタの電気的動作が可能な室温あるいは室温より低い温度に保持される。
【００３４】
本発明の利点は、DUTは、ASICと間接的に接触し、ASICを支持する相互接続基板は、ホストコントローラからの非常に少ない信号を受け取る非常に集積度（密度）の低い配線基板とすることができ、ASIC自身が、WUT上のたくさんのDUTを試験するために必要とされる非常に多くの（たとえば、30,000の）信号の大部分を生成するということである。 
【００３５】
本発明の利点は、ASICに熱的なストレスを与えることなく、室温より十分低い温度から、半導体プロセスで許容される最大温度に至る広範な温度範囲にわたって、DUTの動作を確認することができるということである。 
【００３６】
本発明は、完全なウェーハレベルのアセンブリプロセスのために、それを可能とする技術を提供する。
【００３７】
本発明の他の目的、特徴及び利点は、それについての以下の説明を考慮することによって明らかになるであろう。
【発明を実施するための最良の形態】
【００３８】
本発明の好ましい実施態様である添付の図面に記載されている例を、詳細に参照する。本発明は、これらの好ましい実施態様を背景にして説明されるが、このことは、本発明の精神及び範囲をこれらの特定の実施態様に制限することを意図したものではないということを理解すべきである。
【００３９】
図１Ａに、本発明に従って、ウェーハレベルのバーンインとテストの方法を実施するための装置１００を示す。被試験ウェーハ（WUT）は、WUT（WUTは、本明細書では、一般的にエレメント１０２として参照する）上に形成された半導体デバイス１０２ａ、１０２ｂ、１０２ｃ、１０２ｄが、（図示のように）上を向くように、温度制御がなされた真空チャック１０４のような適切な支持体の上に配置される（収容される）。
【００４０】
多くの（そのうちの４つが図示されている）、特定用途向け集積回路（ASIC、一般的には、エレメント１０６として参照する）のような比較的小さな能動電子部品１０６ａ、１０６ｂ、１０６ｃ及び１０６ｄが、一般的にWUT１０２と同じ大きさ（すなわち、直径が同じ）である比較的大きな相互接続基板（ベースとなる平板）１０８に取り付けられる。たとえば、相互接続基板１０８とWUT１０２は両方とも直径が８インチあるいは１２インチである。電子部品（ASIC）１０６と相互接続基板１０８は、合わさって「テスト基板」を構成する。
【００４１】
WUT１０２は、多くの（そのうちの４つが図示されている）テストされる半導体デバイス１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、すなわち、被試験デバイス（DUTs）を備えている。 
【００４２】
たくさんの（そのうちの４つが図示されている）スプリング接触エレメント１１０が、各DUTの前部（図示のように上部）表面に、それらの基部によって取り付けられており、DUTの上部表面の上の共通面までのびる先端部を有している。これらのスプリング接触エレメントは適切であるが、原特許出願にある自立型で、細長い、複合化した相互接続エレメントに限定されない。
【００４３】
使用中は、テスト基板（１０６、１０８）は、スプリング接触エレメント１１０の先端部が、ASIC１０６の上部表面上の対応する端子（キャプチャパッド）１２０（図１Ｄ参照）に対して、加圧接触による電気的接続（pressure-contact electrical connection）を行うまで、あらかじめ決められたアライメントで（互いに対して）接続される。WUTとテスト基板の周辺部に配置されたガイドピン１１２によって、正確なアライメントを確実にとることができる。（相互接続基板の直径は、WUTの直径よりも大きくすることができ、ガイドピンは、相互接続基板内の対応するガイド穴を通過することができる）。WUTの表面に適切に配置された圧縮止め（compression stop、ブロックリング）１１４は、移動量、すなわち、キャプチャパッド１２０に対してずらされたときに、スプリング接触エレメント１１０の先端部がずれるであろう距離を制限する。
【００４４】
図１Ａに示されているように、ホストコンピュータ１１６は、相互接続基板１０８を介してASIC１０６に信号を与える。これらの信号は、複数のDUTを試験するためのテスト信号である。WUT上のDUTは、一般的には互いに同一であるので、単一の組のテスト信号（ベクタ）を、複数のDUTに対して生成することができる。代替的には、テストベクタは、ホストコンピュータによる全体的な制御のもとに個々のASICによって生成される。電力（たとえば、Vdd及びVss）もまた、電源１１８からASIC１０６を介して、DUTに適切に供給される（たとえば、ASICを通って直接供給される）。 
【００４５】
相互接続基板１０８は、本質的には、配線（相互接続）基板であり、好ましくは、WUT１０２と同じ熱膨張係数を有するシリコンウェーハである。ASIC１０６は、ASICの（図示のように、底部の）表面と支持基板の（図示のように上部の）表面との間にのびる結合ワイヤーによって、相互接続基板に適切に結合される。
【００４６】
本発明の重要な特徴は、DUTとASICの間に（スプリング接触エレメント１１０による）直接接続があるということである。ここが、システム全体における接続の大部分が行われるところであり、以下にさらに詳しく説明するように、相互接続基板（１０８）それ自身内でなされる必要のある接続は、非常に（極めて）少ない。ASICとDUTの間の直接接続は、相互接続基板のDUT側の面（前部表面）上にASICを配置することによって容易になる。たとえば、DUTへの数万（例えば、30,000）もの接続が、ASICがどこに配置されるかにかかわらず、相互接続基板を介して（すなわち、ASICを介してではなく、相互接続基板上に配置されたあるタイプのスプリング接触エレメントによって）なされる場合は、これらの数万の接続は、相互接続基板内を通らなければならない。以下により詳しく説明するように、これらの数万の信号は、ASIC自身によって直接生成され、極めて少ない（例えば、４つの）信号としてDUTに送ることができる。この信号は、ホストコントローラからASICに向けて、相互接続基板を通って送られる。 
【００４７】
WUT１０２とテスト基板１０６／１０８は、本発明の技法を、高真空状態を含む、少なくとも部分的な真空状態において、あるいは、他の制御された空気状態において実行することができるように、真空源（不図示）と連絡する気密容器１３０内に適切に配置される。上述したように、真空状態は、DUTをASICから熱的に分離するのに都合がよい。 
【００４８】
本発明の特徴によれば、テスト基板１０６／１０８は、バーンインの間、このテスト基板をWUT１０２の温度から完全に独立した（典型的には、WUTの温度よりかなり低い）温度に維持することができるように、温度制御された（１０４に相当する）チャック１０４ａに取り付けられる。スプリング接触エレメントの先端部を広げる 上述したように、現在の半導体デバイスは、ほぼ４ミルの微細なピッチで配置された非常に多くの結合パッドを備えていることが多い。スプリング接触エレメント（１１０）は、それらの基部によって、DUTの結合パッドに取り付けられる。もし、スプリング接触エレメントがDUTから一様に（例えば、互いに平行に）突き出ていたならば、それらの先端部も４ミルピッチとなり、ASIC上の対応するキャプチャパッドのアライメントは困難なものとなろう。 
【００４９】
図１Ｂに示すように、各DUT、例えば、DUT１０２ａは、DUTのセンターラインにそって配列された（図では、四角形で示されている）たくさんの（そのうちの２４個が示されている）結合パッド１０７をもっている。自立型のスプリング接触エレメント（１１０）は、それぞれの結合パッドに取り付けられていて、一般的には、DUTのセンターラインに対して９０度の角度で配置される。図１Ｂに示すように、スプリング接触エレメントは、長さが交互になっているだけでなく、互いに反対方向にのびるように配置することができる。例えば、第１のスプリング接触エレメント１１０ａは、相対的に長くて、DUT１０６のセンターラインから第１の方向に第１の距離だけのびており、第２のスプリング接触エレメント１１０ｂは、相対的に長くて、DUT１０６のセンターラインから第１の方向と反対の第２の方向に第１の距離だけのびており、第３のスプリング接触エレメント１１０ｃは、相対的に短くて、DUT１０６のセンターラインから第１の方向に第１の距離より短い第２の距離だけのびており、第４のスプリング接触エレメント１１０ｄは、相対的に短くて、DUT１０６のセンターラインから第２の方向に第２の距離だけのびている。 
【００５０】
図１Ｂにもっともよく示されているように、スプリング接触エレメント１１０の先端部（円で示されている）はすべて、DUT１０６ａの（外縁内の）エリア（面積）より小さいエリアに配置されており、その小さいエリアは、対応するASIC１０６ａのエリアであって、その外縁は点線の長方形で図に表されている。この手法では、スプリング接触エレメント１１０の自由端（先端部）のピッチ（間隔）を、それらが取り付けられるDUTの結合パッド（１０７）のピッチよりも大きく（粗く）することが容易である。 
【００５１】
スプリング接触エレメントの先端部を、例えば、より小さいDUTを収容するために、図１Ｂの点線の長方形によってしめされるものよりも小さい場所につめこむことは、本発明の範囲内である。
【００５２】
図１Ｃは、図１ＢのDUT１０２ａの概略の斜視図であり、スプリング接触エレメント１１０の基部の先端部が、DUTのセンターラインに沿って配置されている。 
【００５３】
本発明の利点は、図１Ｄに示されているように、ASIC１０６上の「キャプチャ」（結合）パッド１２０を（DUT上の結合パッド１０７の大きさよりも）大きくすることができ、それによって、スプリング接触エレメント（１１０）の先端部の位置決めに対する公差制限を緩和することができるということである。
【００５４】
原特許出願には、弾性を有する相互接続エレメントを半導体デバイスに取り付け、一方で、その相互接続エレメントの基部とその先端部の間で、ピッチを広げることができるいくつかの方法が記載されている。
【００５５】
テスト基板とWUTの間のインターフェースは、DUTごとに一つのASICを有するものとして示されており、それぞれのASICは、対応する一つのDUTと位置合わせされている。他の関係を構築することができるということも本発明の範囲内である。例えば、図１Ｅに示されているように、一つのASIC１２６（その外縁が点線の長方形で示されている）は、２つの隣り合うDUT１０２ａと１０２ｂに「またがる」ことができる。
【００５６】
本発明の重要な特徴は、DUT（１０２）に可能な限り近接して配置される、すなわち、相互接続基板（１０８）のDUT側の面上に配置されるASIC（１０６）を、機能を組み込んだものとして提供することが容易であるということである。これは、多くの好ましい結果を生ずる。ホストコンピュータ１１６から相互接続基板１０８に与える必要のある信号はかなり少なくてすみ、さらに、相互接続基板を通る必要のある信号はより少なくてすむ。このように相互接続基板において信号を伝達する制限を緩和することによって、相互接続基板の材料、設計及び実現における自由度が非常に大きくなり、結果として、コストを削減することができる。ASICをDUTに対して近接させて、それらの間を直接に接続することによって、好ましくない長い信号パスを回避して、DUTを高速でテストすることが容易になる。 
【００５７】
上述したように、ASICとDUTの間の加圧接続を行うために、任意のスプリング接触エレメントを利用することができる。 
【００５８】
スプリング接触エレメントは、DUTではなくて、ASICに取り付けられるということも本発明の範囲内である。これは、図２に示されており、そこでは、多くの（そのうちの４つが示されている）スプリング接触エレメント２１０（これは、１１０に相当する）が、それらの基部によってASIC２０６（これは、１０６に相当する）に取り付けられており、スプリング接触エレメント２１０の先端部（末端部）は、DUT２０２（これは、１０２に相当する）上の（不図示の）対応する結合パッドに加圧接続するように配置されている。すなわち、ASICとDUTの間の接続を実現するための適切な任意の手段を、本発明の技法を実施するために利用することができる。スプリング接触エレメント以外のものをASICとDUTの間の接続を実現するために利用することができ、それは、微小な突起（microbump）およびそれに類するものに制限されるものではないということもまた、本発明の範囲内である。スプリング接触エレメントの先端部を捕捉する 上述したように、DUTに取り付けられたスプリング接触エレメントの先端部は、ASIC上の対応するキャプチャパッドに押しつけることによって、簡単に「捕捉する（capture）」ことができ、スプリング接触エレメントにピッチ拡大を行うことによって、及び、ASIC上のキャプチャパッドを大きくすることによって、公差の制限を緩和することができるということを示した。スプリング接触エレメントの先端部とASICの間の接続を実現する他の技法を以下に説明する。 
【００５９】
図３Ａは、DUT３０２（これは、１０２に相当する）に取り付けられたスプリング接触エレメント３１０（これは、１１０に相当する）の先端部を、ASIC３０６（これは、１０６に相当する）の表面に配置された結合パッド３０８（これは、１２０に相当する）であるキャプチャパッドで捕捉する基本的な実施態様を示している。
【００６０】
本発明の態様によれば、幾何学的な「捕捉する（capture）」特徴を、ASICの表面内または表面上に形成して、バーンイン及びテストの間、スプリング接触エレメントの先端部をASICと確実に位置合わせすることができる。 
【００６１】
図３Ｂは、相互接続基板（不図示、１０８を参照）に取り付けられた多くのASICのうちの一つのASIC３２６（これは、１０６に相当する）、多くのDUTのうちの一つのDUT３２２（これは、１０２ａに相当する）、及びこの２つを確実に加圧接続するための技法を示している。前の例のように、多くのスプリング接触エレメント３３０（これは、１１０に相当する）は、それらの基部によって、DUT３２２の表面に取り付けられており、そこからのびている。この例では、スプリング接触エレメントは、その先端部（末端部）のピッチが、それらの基部のピッチよりも大きく（粗く）なるように配置されている。
【００６２】
少なくとも３つの側面を有する角錐（ピラミッド状）の適切な形態をした多くの（そのうちの２つが示されている）くぼみ３２８が、ASIC３２６内へその表面からのびている。これらのくぼみ３２８は、以下で説明する他のくぼみと同様に、微細加工（micromachining）のような、従来の半導体製造技法を使用して容易に形成することができる。 
【００６３】
（不図示の）金属被膜が、これらのくぼみ３２８の側面部になされ、ASIC３２６の（不図示の）能動エレメントとの電気的な通信を可能とする。 
【００６４】
使用中は、ASIC３２６とDUT３２２は引き寄せられて、スプリング接触エレメント３３０の先端部は、くぼみ３２８に入り、その後に、ASICを少しだけ（図示のように、ページを横切って）横方向に移動するか、または、（ページ上の垂直な軸のまわりに）回転させて、スプリング接触エレメント３３０の先端部がくぼみ３２８の側面部に、それらの間の電気的な加圧接続を確実に行うのに十分な力でもって係合する（かみ合う）ということを確実にすることができる。
【００６５】
スプリング接触エレメントの先端部を捕捉する（係合する）ための代替の技法を、図３Ｃに示している。この場合には、ASIC３４６（これは、３２６に対応する）は、従来の方法でそれの表面に形成されたたくさんの（そのうちの２つが示されている）パッド（端子）３４４を備えている。シリコンチップ（シリコンダイ）のような絶縁性の材料からなる層３５０がASIC３４６の表面上に配置されているが、この層は、この層を通ってのび、かつ接触パッド３４４と位置合わせされた、たくさんの（そのうちの２つが示されている）開口部３４８（これは、３２８に相当する）を有するように微細加工されている。すなわち、この代替技法では、ASIC（３４６）の表面に直接にくぼみ（３２８）を形成するのではなくて、別個の重ね合わせ構造３５０が、同等の捕捉特徴（キャプチャ特徴、capturefeature）（３４８）を提供する。前の例と同様に、捕捉特徴３４８の側面部を金属被膜することができ、ASICを（不図示の）DUTに対して横方向に動かすか、あるいは回転させて、ASIC３４６とスプリング接触エレメント３４０（これは、３３０に相当する）の間の電気的な加圧接続を確実にすることができる。シリコンダイ３５０は、絶縁性の窒化物（nitride-insulated）とすることができる。 
【００６６】
スプリング接触エレメントの先端部によって接触されるASIC上の手段は、頑丈でなければならないということが理解されるべきである。この目的のために、例えば、キャプチャパッド（１２０または３０８または３４４）を、０．５から１．０ミルの磨耗に対する耐性を有するニッケルのような導電性の材料で保護する（例えば、メッキする）ことができる。同様にして、くぼみ（キャプチャ特徴）３２８を、同等な量のニッケルで保護することができる。小さな基板を相互接続基板に位置合わせする 上述したように、ASICのような多くの電子部品は、より大きな相互接続基板に取り付けることが望ましい。これによって、相互接続基板の全表面上に、良好な能動デバイスを作製する必要が回避される。（すなわち、シリコンウェーハの相互接続基板の場合には、ASICの回路は、シリコンウェーハ上に直接組み込むことができる）。明らかに、たくさんのASICを相互接続基板に正確に位置合わせすることを確実にするために適切なメカニズムが提供されなければならない。
【００６７】
図４は、たくさんの（そのうちの一つが示されている）ASIC４０６（これは、１０６、２０６、３０６、３２６及び３４６に相当する）を、より大きな相互接続基板４０８（これは、１０８に相当する）に対して正確に位置合わせすることを確実にするための技法４００を示している。この場合には、それぞれのASIC４０６の背面（図示の上部の面）には、上述したくぼみ３２８及び３４８に対するのと同様な方法で、少なくとも２つの（２つのみが図示されている）くぼみ４１２が作製され、それらは、ASIC４０６の背面内にのびるピラミッド状の適切な形態をしている。これらのくぼみ４１２は、従来の半導体製造技法を使用して、リソグラフィーにより画定して、厳格な公差に合わせて形成することができる。
【００６８】
同等なくぼみ４１４が、相互接続基板４０８の表面（図示のように底部の面）内に形成される。相互接続基板は、上述したように適切な半導体ウェーハである。これらのくぼみ４１４も、同様に、従来の半導体製造技法を使用して、厳格な公差（これは、３０６に相当する）を有するように形成することができる。
【００６９】
くぼみ４１２と４１４は、ASIC４０６の表面またはそれらが形成される相互接続基板４０８の表面をそれぞれ横切って測定される大きさ（「幅（breadth）」をそれぞれがもつ。ASICのくぼみ４１２の幅は、相互接続基板のくぼみ４１４の幅と同じであって、両方とも、４ミルのような、３〜５ミルの範囲内にあることが望ましい。
【００７０】
ASIC４０６を相互接続基板４０８に組み立てるために、くぼみ４１２及び４１４の幅と同等な直径を有する小さな球体（ボール、球状のエレメント）４２０が、相互接続基板４０８の表面上へのASIC４０６の正確な決めを確実におこなうために、くぼみ４１２と対応するくぼみ４１４の間に配置される。ボール４２０の直径は、くぼみ４１２及び４１４の大きさ（幅）よりもわずかに、例えば２±１ミルだけ大きいことが望ましく、ASIC４０６の背面（図示のように上部の面）と相互接続基板４０８の表面（図示のように底部の面）との間に大きさを制御された小さなギャップができることになる。例えば、ギャップの大きさは（図に垂直の）、２〜５ミルの範囲にある。
【００７１】
好ましくは、熱伝導性の（不図示の）適切な接着剤が、ASICを相互接続基板に固定するためにギャップ内（すなわち、ASICと相互接続基板の対向する表面間）に配置される。適切な接着剤の例は、銀が充填されたエポキシ（silver-filledepoxy）であり、この接着剤は、好ましくは、欠陥のあるASICを（例えば、適切な溶剤、または熱を用いて）取り外して、取り替えることができるような種類のものである。 
【００７２】
ASICを相互接続基板に位置合わせするための任意の適切なメカニズムを利用することは、本発明の範囲内である。例えば、前述した所有者が共通のPCT/US96/08117に記載されている、小さい基板（例えば、６２０）をより大きな基板（例えば、６２２）に位置合わせするためのアライメント技法が注目される。例えば、ASICの背面にかなりの大きさの（１０ミル×２０ミルの長方形のような）はんだ形質（solder feature）を設けること、相互接続基板の前面に同等な大きさのはんだ形質を設けること、及び前もって形成したはんだ（または、金−スズ）をそれらの間に配置してリフローすることは本発明の範囲内であり、液体状態のはんだによって及ぼされる表面張力により、ASICの相互接続基板への正確な位置合わせが確実になされるであろう。 ASICを相互接続基板に接続する前述したように、ASICは、従来のワイヤーボンディング技法を使用して、相互接続基板に適切に電気的に接続される。
【００７３】
DUTをバーンインする目的で、WUT上にあるたくさんのDUTに電力を供給する（DUTを起動する）ためには、比較的大きな電力量が必要になる。例えば、全WUTに対して数百ワットのオーダーである。本発明のシステムの物理的なレイアウトのために、この電力をASIC、及び対応するスプリング接触エレメントを介して送ることが望ましい。以下の説明では、ASICを「直接介して」電力を供給するための技法を示す。 
【００７４】
図５は、通常は、結合ワイヤー（５１０）で、相互接続基板５０８（これは、１０８に相当する）に電気的に結合されるASIC５０６（これは１０６、２０６、３０６、３２６、３４６及び４０６に相当する）を示している。ASICが（不図示の）DUTに信号の供給を開始するために必要となる接続が比較的少ないのとは対照的に、DUTに電力を供給してバーンインを実施するためには、かなりの電力量が必要とされ、ASICと相互接続基板の間には、対応するかなりの数の結合ワイヤーが必要とされる。ASICと相互接続基板の間の結合ワイヤーによる接続の数は、DUT（例えば、１０２）に対して（スプリング接触エレメント１１０を介して）なされる電力結合の数にほぼ等しく、１００かそれ以上にもなりうる。
【００７５】
本発明の１態様によれば、電力は、従来の結合ワイヤーよりも多くの電力（ワット）を運ぶことができる相互接続手段を使用して、相互接続基板とASICの間を伝送され、これによって、必要な接続の数が低減される。 
【００７６】
図５Ａ、５Ｂ及び５Ｃは、ASICと相互接続基板との間の電気的な接続を実施するための技法５２０を示している。
【００７７】
図５Ａは、ASIC５２６の表面５２６ａからそれの背面５２６ｂまでASIC５２６の本体部を完全に貫通してのびる小さなたくさんの（そのうちの一つが図示されている）穴５２２を有するASIC５２６（これは、１０６、２０６、３０６、３２６、４０６及び５０６に相当する）を示している。これらの穴５２２は、ASIC３０６の前部表面内にくぼみ３０８を形成し、及びASIC４０６の背面内にくぼみ４１２を形成するために使用された方法と同様な方法で適切に形成される。すなわち、くぼみ（穴５２２の第１の部分）５２２ａは、ASIC５２６の前部表面５２６ａ内にASIC５２６の（図示のように垂直に）少なくとも半分の厚さの深さまで形成され、くぼみ（穴５２２の第２の部分）５２２ｂは、ASIC５２６の背面５２６ｂ内に、第２の穴部５２２ｂが、第１の穴部５２２ａと連続する十分な深さまで形成される。穴部５２２ａと５２２ｂの大きさは、ASICチップ５２６を貫通してのびる連続した開口部の存在を確保することができるほどのものとすべきである。 
【００７８】
図５Ｂは、プロセスの次のステップを示しており、ここでは、導電性の層（例えば、タングステン、チタン−タングステンなど）が、例えば、第１及び第２の穴部へのスパッタリングによって被着されて、結果として、第１の導電性の層部５２４ａは、第１の穴部５２２ａ内にのび、第２の導電性の層部５２４ｂは、第２の穴部５２２ｂ内にのびている。図示されているように、これら２つの導電性の層部５２４ａと５２４ｂの間には、不連続部がある。図示されているように、導電性の層部５２４ａと５２４ｂは、それぞれの穴部内からASIC５２６のそれぞれの表面５２６ａと５２６ｂ上までのびていることが望ましい。 
【００７９】
実際には、各穴部５２２ａと５２２ｂの一方（図の左側または右側）の側面は、穴部の反対側（図の右側または左側）の側面よりもスパッタリングによる材料を多く受け取ることができる。
【００８０】
図５Ｃは、プロセスの次のステップを示しており、ここでは、２つの導電性の層部５２４ａと５２４ｂの間の不連続部が導電性の材料（例えば、金、ニッケル等）からなる物体（かたまり、mass）５２８によって接続される（埋められる）。この物体は、メッキする（すなわち、ASICをメッキ漕内に浸して、２つの導電性の層部を接続するために十分にメッキする）ことによって適切に塗布される。
【００８１】
ASIC内に導電性のバイア（vias）を形成するための上記したプロセスは、本発明の相互接続基板に同様に適用可能である。
【００８２】
導電性の材料（例えば、銀が充填されたエポキシ）のかたまりを穴部内に配置して、不連続部を埋める（すなわち、不連続部を埋めるためにメッキするのではなくて）ということは、本発明の範囲内である。スプリング接触エレメント 図１（エレメント１１０）及び図２（エレメント２１０）に示したような、自立型の細長いスプリング接触エレメント、及びそのようなスプリング接触エレメントを半導体デバイスを備える基板に取り付ける方法は、前記した米国及びＰＣＴ特許出願の多く、例えば、米国特許出願第08/452,255号及びそれの対応ＰＣＴ特許出願第US95/14909号に詳細に記載されている。それらに記載されているそのようなスプリング接触エレメントは、また、「複合相互接続エレメント」、「弾性接触構造」及びこれらに類似したものとして参照されており、一般的には、電子部品の端子に柔らかい（例えば金の）ワイヤーをワイヤーボンディングし、ワイヤーの軸が弾性的な動作が可能な形状を有するようにワイヤーを形成して切り取り、ワイヤーの軸及び隣接する端子の領域に、硬い材料（例えば、ニッケル）からなる少なくとも一つの層を上塗りすることを必要とする。このような複合相互接続エレメントは、また、犠牲基板（sacrificial substrate）上に作製して、その後に電子部品に取り付けることができる。 
【００８３】
本発明のウェーハレベルのバーンイン及びテストを実現するために、任意の適切なスプリング接触エレメントを使用することは、本発明の範囲内である。
【００８４】
図６Ａから６Ｃは、本発明で使用可能なスプリング接触エレメントを形成するための代替技法を示している。これらのスプリング接触エレメントは、「合成」されるのではなくて「製造」される。
【００８５】
図６Ａに示されているように、弾性のある自立型の接触構造を製造するための技法６００の一例は、いくつかの（３つが図示されている）パターン成形された絶縁層６０４、６０６、６０８を半導体デバイス６０２の上に張り付けることを伴う。半導体デバイス６０２は、その表面（あるいは、その表面から到達可能な表面）上に、たくさんの（一つが図示されている）結合パッド６１２を有している。この層は、パターン成形されて、結合パッドに位置合わせされた（図示のような）開口部を有しており、この開口部は、一つの層（例えば６０８、６０６）内の開口部が、下にある層（例えば、それぞれ６０６、６０４）内の開口部よりも結合パッドからさらに大きくなるように大きさを決められて形成される。導電性の材料からなる層６１４が開口部に張り付けられる。次に、導電性の材料からなる物体６２０を、電気メッキ等によって開口部内に形成することができる。図示しているように、この物体は、結合パッド６１２に固定され、（図６Ｂに最も良く示されているように）絶縁層が除去されたあとは、（一方の端のみが取り付けられた状態で）支持なしで立つ（自立する）。材料と幾何学的な形状を適切に選択すれば、これらの物体６２０は、弾性のある自立した接触構造として機能することができる。図６Ｃに最も良く示されているように、図６Ａ及び６Ｂの製造された接触構造６２０は、構成要素（半導体デバイス）６０２の表面上に垂直にのびているだけでなく、水平方向にものびている。この方法では、接触構造６２０は、（矢印６２４で示されているように、構成要素６０２の表面に平行な）ｘ−ｙ平面と同様に、（矢印６２２で示されているように）ｚ軸に沿うように容易に設計される。DUTをバーンインする 半導体デバイスをバーンインするプロセスは、高い温度でそのデバイスに電力を供給して、潜在している不良チップの故障を加速する（すなわち、注意深く「初期不良」を生じさせる）ことを伴う。この加速は、温度及び印加する動作電圧を上げることにより促進することができるということが知られている。しかし、半導体デバイスがすでにパッケージ化されている場合には、そのパッケージの材料（例えば、プラスチック）によって、パッケージ化された半導体デバイスがバーンインの炉内でさらされる温度に対して制限（防護壁）が加えられる。ほとんどのパッケージが、高温に長くさらされることに耐えることができない。特に、有機材料がパッケージングに含まれている場合はそうである。
【００８６】
一般的なバーンイン方式は、パッケージ化された半導体デバイスを１２５°Ｃの温度に９６時間加熱することを必要とする。一般的に、バーンインの時間は、接合部の温度が摂氏温度で１０度上昇するごとに半分にすることができる。例えば、DUTがバーンインされるのに１５０°Ｃで一日要する場合は、それらは、１６０°Ｃでは、実質的に半日でバーンインすることができる。
【００８７】
バーンイン温度を上げることに対する他の障害は、バーンインの炉内にある任意のテストデバイスもまた加熱されて、それの故障を加速してしまうということである。例えば、本発明のASICは、DUTと同じバーンイン温度にさらされると、故障が加速される。 
【００８８】
本発明の１態様によれば、バーンインは、少なくとも１５０°Ｃの温度で実施される。DUTは、まだパッケージ化されておらず、またDUT（またはASIC）に取り付けられたスプリング接触エレメントは、完全に金属性であるので、プロセスのこの段階では、DUTをパッケージ化された半導体デバイスを破壊してしまう温度にさらすことが可能であり、この半導体デバイスは、そのような高温には耐えることができない材料を含んでいる。バーンインは、すべてのウェーハに存在する（分離されていない）半導体デバイス（DUT）、あるいはウェーハに存在する半導体デバイスの選択された部分に対して実施することができる。 
【００８９】
前述したように、ASIC（１０６）及びWUT（１０２）は、実質的な真空状態を生成するために排気することが可能な容器内に簡単に配置され、WUT（１０２）は、温度制御されたチャック（１０４）上に簡単に取り付けられる。バーンインを開始するために必要な電力が熱を発生し、それは、ほとんどの場合において、DUTを希望するバーンイン温度に上昇させるのに十分な熱より高いので、温度制御されたチャック（１０４）は、冷却モードで動作する。真空状態であるので、DUTとスプリング接触エレメント（１１０）以外のASICとの間の熱伝導経路は最小であり、このため、ASICをDUTのバーンイン温度よりもかなり低い温度で動作させることが可能である。必要な接続の低減及び他の利点 図７は、本発明のシステム７００（１００に相当する）の例を示しており、本発明の技法の様々な例に適用可能であるいくつかの特徴を示している。これらの特徴は、相互接続（支持）基板７０８（１０８に相当する）に取り付けられたたくさんのASIC７０６（１０６に相当する）、及びスプリング接触エレメント７１０を備える多くのDUT７０２（１０２に相当する）であり、スプリング接触エレメントは、ASICの前部表面に接触するためにDUTの前部表面に取り付けられている。電源７１８（１１８に相当する）は、相互接続基板７０８、ASIC７０６及びASICとDUTを相互接続するための手段（７１０）を介して、DUT７０２に電力を供給して、バーンインのためにそれを起動する。 
【００９０】
ホストコントローラ７１６は（１１６に相当する）は、相互接続基板７０８を介してASIC７０６に信号を提供する。相互接続基板７０８に取り付けられたたくさんの（そのうちの一つが示されている）ASIC７０６を個々に制御するために、それぞれのASIC７０６に与える必要のある信号は非常に少ない。この信号は、例えば、シリアルストリームデータである。
【００９１】
図７に示されている例は、メモリデバイスであるDUTをテストするためのシステムの例である。ホストコントローラ７１６は、わずかの（例えば、４つの）ラインしか必要としないデータバスを介してたくさんのASIC７０６に接続されている。これらの４つのラインは、データ出力用のライン（DATA OUTで表示されている）、データバック用のライン（DATA BACKで表示されている）、ASICをリセットするためのライン（MASTER RESETで表示されている）、クロック信号を伝送するためのライン（CLOCKで表示されている）である。相互接続基板に取り付けられたすべてのASICは、これらの４つの「共通」ラインに接続されており、これらのラインは、相互接続基板内ですべてのASICに接続されている。これは、たくさんの複雑な電子部品（DUT）を使用状態でテストするように適合された相互接続基板（７０８）を実現する（すなわち、製造する）ことが容易であることを示している。
【００９２】
電源（＋Ｖで表示されている）とグランド（GROUNDで表示されている）は、相互接続基板内で同様に容易に取り扱われる。本質的に、相互接続基板内には、２つのラインが必要であり、それらは、好ましくは、多層構造の相互接続基板内の平面（すなわち、電源平面とグランド平面）として実現される。
【００９３】
たくさんのDUTに電力を供給する従来技法に関する問題は、相互接続基板を通して電源が降下することである。この問題は、本発明では、ASIC（７０６）に高い電圧を供給して、電圧レギュレーション（ここでは、電圧レギュレータ）をASIC内に組み込むことによって克服される。 
【００９４】
本発明がもっとも近く関連する技術において通常の知識を有する者であれば、特に示されてはいないが、追加の機能をASICに容易に組み込むことができるということを理解するであろう。例えば、それぞれのASICに独自のアドレスとアドレスデコード機能を与え、コントローラ７１６からやってくるシリアルストリームデータに対するそれの応答を個別に取り扱うことができる。
【００９５】
前記したように、相互接続基板が必要とする個別のライン、またはノードは、非常に少ない。さらに、ASICは、DUTが直接接続されているたくさんの相互接続エレメント（スプリング接触エレメント）を介して、DUTと直接に通信することが容易にできる。また、相互接続基板上にあるたくさんのASICは、ASICとDUTとの間のたくさんの接続数の倍だけ通信することができる。これは、従来技術の技法に対して重要な利点である。例えば、「Matsushita Patent」のシステムを例にとると、たくさんの（例えば、５００の）重要なDUT（例えば、16Mb DRAM）をテストすることを要求する用途では、相互接続基板（４）は、非常に複雑になり（例えば、テスト回路チップ（２）の各ピンの間に30,000の接続及び、相互接続基板（４）とDUT（１）の間にそれぞれ対応する30,000の接触エレメントを設けることになる）、結果として製造して生産することは大変困難なことになる。 
【００９６】
本発明の重大な利点は、全体の「接続数」を大幅に減少させることができるというこであり、この減少は相互接続基板内でもっとも顕著である。前述したように、８インチのウェーハは、５００個の16Mb DRAMを含むことができ、それぞれは、６０の結合パッドを持っているので、トータルでは、30,000の接続がある。本発明の技法を使用することによって、これらの30,000の接続は、ASICとDUTの間に直接なされ、ASICから、相互接続（支持）基板を通って、ホストコントローラに戻る。例えば、電源（２つのライン）とシリアル信号の経路（電源からのグランドラインを含む、２つのライン）がある。このことは、従来技術の技法が本発明のASICあるいは、同様な手段を使用したとしても、DUTに相互接続基板を相互接続する手段に、相互接続基板を介してASICを接続することを要求する従来技術の技法とは著しく相違していることを示すものである。本発明は、この問題を完全に除去し、ASICとDUTの間を直接に接続することによって、相互接続基板上に必要とされるノードの数を大幅に低減するものである。
【００９７】
本発明の別の利点は、ASICが支持基板のWUT側の面上にあり、それによって、ASICとDUTとの間の信号経路が最小になり、DUTの高速テストが容易になるということである。配列を別様にして、例えば、ASICを支持（配線）基板の（WUTから見て）反対側に取り付けると、信号遅延及び望ましくない寄生が現れ、それによって、実現可能なシステムを実装するために追加設計が必要となる。
【００９８】
これまで説明してきた技法は、以下のバックエンドフローを提供する。すなわち、分離されていない半導体デバイス上に相互接続エレメント（例えば、スプリング接触エレメント）を作製すること、（バーンインを容易にするより高い温度での）ウェーハレベルのバーンイン及びテスト、カプセル化（自由に選択可能）、ウェーハレベルの高速選別、ウェーハ切断と分離、製品出荷である。
【００９９】
本発明を図面及び前述の説明において詳細に図示し、説明してきたが、これらは、例示的なものであって特徴を制限するものではないということを考慮すべきである。望ましい実施態様のみについて図示し、説明したものであって、本発明の精神内にはいるすべての変更及び修正が保護されることが望まれるということが理解される。明らかに、本発明が最も近く関係する技術に関して通常の知識を有する者は、上述した「テーマ」についての多くの他の「変更」について気付くであろうが、そのような変更は、本明細書で開示した本発明の範囲内にあることが意図されている。これらの変更のいくつかは、原特許出願において説明されている。
【０１００】
例えば、テストをバーンインの間に実行することができ、ASICのような能動的な半導体デバイスをテスト基板上に載せて、あるテストのシーケンスを、ASICへの比較的少ない信号で制御して、ある結果を取得することができ、それに応答してASICが動作を開始するということも本発明の範囲内である。 
【０１０１】
例えば、たくさんのASICを一つの支持（相互接続）基板に取り付けるのではなくて、相互接続基板をシリコンウェーハとすることができ、従来の半導体製造技法を使用して、ASICをそのウェーハ内に直接形成することができる。そのような場合には、ウェーハ内に冗長なテストエレメントを設けて、ウェーハをテストし、動作可能なように決められたエレメントに確実に電源を投入する（及び、動作可能でないように決められたエレメントには電源を投入しない）ことは利点となる。
【図面の簡単な説明】
【０１０２】
【図１Ａ】本発明による、ウェーハレベルのバーンイン及びテストの方法を実施するための装置の側断面図である。
【図１Ｂ】本発明による、（実線で示されている）DUTの上にある（点線で示されている）ASICのような小さなテスト基板の平面図である。
【図１Ｃ】本発明による、図１ＢのDUTの概略の斜視図である。
【図１Ｄ】本発明による、図１ＢのASICの上部表面の平面図である。
【図１Ｅ】本発明による、（実線で示されている）２つのDUTの上にある（点線で示されている）ASICのような小さなテスト基板の平面図である。
【図２】本発明による、ASICとDUTの間の接触を行うための代替の実施態様の側面図である。
【図３Ａ】本発明による、捕捉特徴を有する複数のASICのうちの一つの側断面図であり、この捕捉特徴は、DUTに取り付けられたスプリング接触エレメントの先端部を捕捉する（先端部によって接触される）ための、図１Ｄに示すような結合パッドである。
【図３Ｂ】本発明による、DUTに取り付けられたスプリング接触エレメントの先端部を捕捉するための特徴を有する複数のASICのうちの一つの、代替の実施態様の側断面図である。
【図３Ｃ】本発明による、DUTに取り付けられたスプリング接触エレメントの先端部を捕捉するための特徴の代替の実施態様を示す、ASICの側断面図である。
【図４】本発明による、相互接続基板に対して正確なアライメントを確実にとるための特徴を背面に備える複数のASICのうちの一つの側断面図である。
【図５】本発明による、ASICと相互接続基板の間の電気的接続を行うための技法を示す側面図である。
【図５Ａ】本発明のASICのような電気部品の上部表面から、そのASICの背面までの電気的経路を提供するための、本発明による技法を示す側断面図である。
【図５Ｂ】本発明のASICのような電気部品の上部表面から、そのASICの背面までの電気的経路を提供するための、本発明による技法を示す側断面図である。
【図５Ｃ】本発明のASICのような電気部品の上部表面から、そのASICの背面までの電気的経路を提供するための、本発明による技法を示す側断面図である。
【図６Ａ】本発明による、スプリング接触エレメントをDUTに取り付けるための技法を示す側断面図である。
【図６Ｂ】本発明による、スプリング接触エレメントをDUTに取り付けるための技法を示す側断面図である。
【図６Ｃ】本発明による、図６Ｂのスプリング接触エレメントの斜視図である。
【図７】（図１Ａに相当する）本発明のシステムの概略図であり、本発明の特定の例についての接続及び全体の機能を示している。
【図１Ａ】
2008141211.tif 000003
【図１Ｂ】
2008141211.tif 000004
【図１Ｃ】
2008141211.tif 000005
【図１Ｄ】
2008141211.tif 000006
【図１Ｅ】
2008141211.tif 000007
【図２】
2008141211.tif 000008
【図３Ａ】
2008141211.tif 000009
【図３Ｂ】
2008141211.tif 000010
【図３Ｃ】
2008141211.tif 000011
【図４】
2008141211.tif 000012
【図５】
2008141211.tif 000013
【図５Ａ】
2008141211.tif 000014
【図５Ｂ】
2008141211.tif 000015
【図５Ｃ】
2008141211.tif 000016
【図６Ａ】
2008141211.tif 000017
【図６Ｂ】
2008141211.tif 000018
【図６Ｃ】
2008141211.tif 000019
【図７】
2008141211.tif 000020
【手続補正書】
【提出日】平成20年1月24日(2008.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ウェーハ上の一つ以上の半導体デバイスのウェーハレベルのテストを実施するための装置であって、
自身の表面に複数の端子をそれぞれ有する複数の能動電子部品であって、制御信号に応答して一つ以上のテスト信号を前記半導体デバイスへ供給するように構成された、能動電子部品と、
前記複数の能動電子部品を少なくとも一本の共通データラインに接続するための相互接続基板であって、前記共通データラインは、前記制御信号を供給するための装置から離れた位置にあるホストコントローラに接続されている、相互接続基板と、
前記能動電子部品の端子のいくつかと前記半導体ウェーハ上の半導体デバイスの対応する複数の端子のいくつかとの間で選択された電気的接続を実現するための、複数のスプリング接触エレメントと、
を備える装置。
【請求項２】
前記スプリング接触エレメントが前記半導体デバイスに取り付けられている、請求項１に記載の装置。
【請求項３】
前記スプリング接触エレメントが前記能動電子部品に取り付けられている、請求項１に記載の装置。
【請求項４】
前記能動電子部品と前記半導体デバイスとが１対１の関係である、請求項１に記載の装置。
【請求項５】
共通ラインの数が能動電子部品の数よりも少ない、請求項１に記載の装置。
【請求項６】
前記能動電子部品は、共通ライン数より多い数のテスト信号を供給するように構成されている、請求項５に記載の装置。
【請求項７】
複数の能動電子部品と単一の半導体デバイスが１対多数の関係である、請求項５に記載の装置。
【請求項８】
前記能動電子部品が特定用途向け集積回路（ＡＳＩＣ）である、請求項１に記載の方法。
【請求項９】
前記能動電子部品が、前記制御信号に応答して、前記半導体デバイスのうち選択された一つ以上の半導体デバイスをテストする、請求項１に記載の装置。
【請求項１０】
前記能動電子部品を前記半導体デバイスの温度と独立した温度で維持する温度制御手段をさらに備える、請求項１に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
本発明の特徴によれば、テスト基板１０６／１０８は、バーンインの間、このテスト基板をWUT１０２の温度から完全に独立した（典型的には、WUTの温度よりかなり低い）温度に維持することができるように、温度制御された（１０４に相当する）チャック１０４ａに取り付けられる。
スプリング接触エレメントの先端部を広げる
上述したように、現在の半導体デバイスは、ほぼ４ミルの微細なピッチで配置された非常に多くの結合パッドを備えていることが多い。スプリング接触エレメント（１１０）は、それらの基部によって、DUTの結合パッドに取り付けられる。もし、スプリング接触エレメントがDUTから一様に（例えば、互いに平行に）突き出ていたならば、それらの先端部も４ミルピッチとなり、ASIC上の対応するキャプチャパッドのアライメントは困難なものとなろう。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
スプリング接触エレメントは、DUTではなくて、ASICに取り付けられるということも本発明の範囲内である。これは、図２に示されており、そこでは、多くの（そのうちの４つが示されている）スプリング接触エレメント２１０（これは、１１０に相当する）が、それらの基部によってASIC２０６（これは、１０６に相当する）に取り付けられており、スプリング接触エレメント２１０の先端部（末端部）は、DUT２０２（これは、１０２に相当する）上の（不図示の）対応する結合パッドに加圧接続するように配置されている。すなわち、ASICとDUTの間の接続を実現するための適切な任意の手段を、本発明の技法を実施するために利用することができる。スプリング接触エレメント以外のものをASICとDUTの間の接続を実現するために利用することができ、それは、微小な突起（microbump）およびそれに類するものに制限されるものではないということもまた、本発明の範囲内である。
スプリング接触エレメントの先端部を捕捉する
上述したように、DUTに取り付けられたスプリング接触エレメントの先端部は、ASIC上の対応するキャプチャパッドに押しつけることによって、簡単に「捕捉する（capture）」ことができ、スプリング接触エレメントにピッチ拡大を行うことによって、及び、ASIC上のキャプチャパッドを大きくすることによって、公差の制限を緩和することができるということを示した。スプリング接触エレメントの先端部とASICの間の接続を実現する他の技法を以下に説明する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
スプリング接触エレメントの先端部によって接触されるASIC上の手段は、頑丈でなければならないということが理解されるべきである。この目的のために、例えば、キャプチャパッド（１２０または３０８または３４４）を、０．５から１．０ミルの磨耗に対する耐性を有するニッケルのような導電性の材料で保護する（例えば、メッキする）ことができる。同様にして、くぼみ（キャプチャ特徴）３２８を、同等な量のニッケルで保護することができる。
小さな基板を相互接続基板に位置合わせする
上述したように、ASICのような多くの電子部品は、より大きな相互接続基板に取り付けることが望ましい。これによって、相互接続基板の全表面上に、良好な能動デバイスを作製する必要が回避される。（すなわち、シリコンウェーハの相互接続基板の場合には、ASICの回路は、シリコンウェーハ上に直接組み込むことができる）。明らかに、たくさんのASICを相互接続基板に正確に位置合わせすることを確実にするために適切なメカニズムが提供されなければならない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
ASICを相互接続基板に位置合わせするための任意の適切なメカニズムを利用することは、本発明の範囲内である。例えば、前述した所有者が共通のPCT/US96/08117に記載されている、小さい基板（例えば、６２０）をより大きな基板（例えば、６２２）に位置合わせするためのアライメント技法が注目される。例えば、ASICの背面にかなりの大きさの（１０ミル×２０ミルの長方形のような）はんだ形質（solder feature）を設けること、相互接続基板の前面に同等な大きさのはんだ形質を設けること、及び前もって形成したはんだ（または、金−スズ）をそれらの間に配置してリフローすることは本発明の範囲内であり、液体状態のはんだによって及ぼされる表面張力により、ASICの相互接続基板への正確な位置合わせが確実になされるであろう。
ASICを相互接続基板に接続する
前述したように、ASICは、従来のワイヤーボンディング技法を使用して、相互接続基板に適切に電気的に接続される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
導電性の材料（例えば、銀が充填されたエポキシ）のかたまりを穴部内に配置して、不連続部を埋める（すなわち、不連続部を埋めるためにメッキするのではなくて）ということは、本発明の範囲内である。
スプリング接触エレメント
図１（エレメント１１０）及び図２（エレメント２１０）に示したような、自立型の細長いスプリング接触エレメント、及びそのようなスプリング接触エレメントを半導体デバイスを備える基板に取り付ける方法は、前記した米国及びＰＣＴ特許出願の多く、例えば、米国特許出願第08/452,255号及びそれの対応ＰＣＴ特許出願第US95/14909号に詳細に記載されている。それらに記載されているそのようなスプリング接触エレメントは、また、「複合相互接続エレメント」、「弾性接触構造」及びこれらに類似したものとして参照されており、一般的には、電子部品の端子に柔らかい（例えば金の）ワイヤーをワイヤーボンディングし、ワイヤーの軸が弾性的な動作が可能な形状を有するようにワイヤーを形成して切り取り、ワイヤーの軸及び隣接する端子の領域に、硬い材料（例えば、ニッケル）からなる少なくとも一つの層を上塗りすることを必要とする。このような複合相互接続エレメントは、また、犠牲基板（sacrificial substrate）上に作製して、その後に電子部品に取り付けることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
図６Ａに示されているように、弾性のある自立型の接触構造を製造するための技法６００の一例は、いくつかの（３つが図示されている）パターン成形された絶縁層６０４、６０６、６０８を半導体デバイス６０２の上に張り付けることを伴う。半導体デバイス６０２は、その表面（あるいは、その表面から到達可能な表面）上に、たくさんの（一つが図示されている）結合パッド６１２を有している。この層は、パターン成形されて、結合パッドに位置合わせされた（図示のような）開口部を有しており、この開口部は、一つの層（例えば６０８、６０６）内の開口部が、下にある層（例えば、それぞれ６０６、６０４）内の開口部よりも結合パッドからさらに大きくなるように大きさを決められて形成される。導電性の材料からなる層６１４が開口部に張り付けられる。次に、導電性の材料からなる物体６２０を、電気メッキ等によって開口部内に形成することができる。図示しているように、この物体は、結合パッド６１２に固定され、（図６Ｂに最も良く示されているように）絶縁層が除去されたあとは、（一方の端のみが取り付けられた状態で）支持なしで立つ（自立する）。材料と幾何学的な形状を適切に選択すれば、これらの物体６２０は、弾性のある自立した接触構造として機能することができる。図６Ｃに最も良く示されているように、図６Ａ及び６Ｂの製造された接触構造６２０は、構成要素（半導体デバイス）６０２の表面上に垂直にのびているだけでなく、水平方向にものびている。この方法では、接触構造６２０は、（矢印６２４で示されているように、構成要素６０２の表面に平行な）ｘ−ｙ平面と同様に、（矢印６２２で示されているように）ｚ軸に沿うように容易に設計される。
DUTをバーンインする
半導体デバイスをバーンインするプロセスは、高い温度でそのデバイスに電力を供給して、潜在している不良チップの故障を加速する（すなわち、注意深く「初期不良」を生じさせる）ことを伴う。この加速は、温度及び印加する動作電圧を上げることにより促進することができるということが知られている。しかし、半導体デバイスがすでにパッケージ化されている場合には、そのパッケージの材料（例えば、プラスチック）によって、パッケージ化された半導体デバイスがバーンインの炉内でさらされる温度に対して制限（防護壁）が加えられる。ほとんどのパッケージが、高温に長くさらされることに耐えることができない。特に、有機材料がパッケージングに含まれている場合はそうである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
前述したように、ASIC（１０６）及びWUT（１０２）は、実質的な真空状態を生成するために排気することが可能な容器内に簡単に配置され、WUT（１０２）は、温度制御されたチャック（１０４）上に簡単に取り付けられる。バーンインを開始するために必要な電力が熱を発生し、それは、ほとんどの場合において、DUTを希望するバーンイン温度に上昇させるのに十分な熱より高いので、温度制御されたチャック（１０４）は、冷却モードで動作する。真空状態であるので、DUTとスプリング接触エレメント（１１０）以外のASICとの間の熱伝導経路は最小であり、このため、ASICをDUTのバーンイン温度よりもかなり低い温度で動作させることが可能である。
必要な接続の低減及び他の利点
図７は、本発明のシステム７００（１００に相当する）の例を示しており、本発明の技法の様々な例に適用可能であるいくつかの特徴を示している。これらの特徴は、相互接続（支持）基板７０８（１０８に相当する）に取り付けられたたくさんのASIC７０６（１０６に相当する）、及びスプリング接触エレメント７１０を備える多くのDUT７０２（１０２に相当する）であり、スプリング接触エレメントは、ASICの前部表面に接触するためにDUTの前部表面に取り付けられている。電源７１８（１１８に相当する）は、相互接続基板７０８、ASIC７０６及びASICとDUTを相互接続するための手段（７１０）を介して、DUT７０２に電力を供給して、バーンインのためにそれを起動する。