(57)【要約】【課題】高速な情報伝達可能な画像撮像装置を容易に得る。【解決手段】画像撮像のための複数の画素セルが形成され、画素セルにより得られた画像情報を送信するための容量結合のための電極が形成され、容量結合のための電極の形成されている面の反対より画像を入力する裏面入射型の固体撮像素子と、画像情報を信号処理するため信号処理回路が形成され、固体撮像素子の容量結合のための電極の位置に対応して画像情報を受信するための容量結合のための電極が形成された信号処理素子と、固体撮像素子における容量結合のための電極と、信号処理素子における容量結合のための電極により構成される容量を介し信号伝達を行う容量結合伝達手段を備えたことを特徴とする画像撮像装置を提供することにより上記課題を解決する。【選択図】図１
2008085755.tif 000002
【特許請求の範囲】
【請求項１】
画像撮像のための複数の画素セルが形成され、前記画素セルにより得られた画像情報を送信するための容量結合のための電極が形成され、前記容量結合のための電極の形成されている面の反対より画像を入力する裏面入射型の固体撮像素子と、
前記画像情報を信号処理するため信号処理回路が形成され、前記固体撮像素子の容量結合のための電極の位置に対応して画像情報を受信するための容量結合のための電極が形成された信号処理素子と、
前記固体撮像素子における容量結合のための電極と、前記信号処理素子における容量結合のための電極とにより構成される容量を介し信号伝達を行う容量結合伝達手段と、
を備えたことを特徴とする画像撮像装置。
【請求項２】
前記画素セルの一つに対応して、前記容量結合伝達手段における容量が一つ設けられていることを特徴とする請求項１に記載の画像撮像装置。
【請求項３】
前記容量結合手段において伝達される信号がデジタル信号であることを特徴とする請求項１または２に記載の画像撮像装置。
【請求項４】
前記複数の画素セルにおいて取得した画像情報の信号をマルチプレクスして送信することを特徴とする請求項１に記載の画像撮像装置。
【請求項５】
前記固体撮像素子には、制御のための回路が形成されていないことを特徴とする請求項１から３のいずれかに記載の画像撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像撮像装置に関するものであり、特に、裏面入射型の画像撮像装置の技術分野に関するものである。
【背景技術】
【０００２】
従来、ＭＯＳ型固体撮像素子を備えた半導体モジュールとして、ＭＯＳ型固体撮像素子（ＭＯＳイメージセンサーチップともいう。）と信号処理チップとを重ねた小型ＭＯＳカメラモジュールが知られている。この小型ＭＯＳカメラモジュールは、ＭＯＳイメージセンサーチップを信号処理チップ上に重ねて貼り付け、この両チップ間をワイヤーボンドにより接続することにより構成されるものや、イメージセンサの基板に貫通する配線を形成するものがある。
【０００３】
しかしながら、ＭＯＳイメージセンサーチップは、通常数ｍｍ角であることから、接続のために形成することができるワイヤーボンドの本数は数十本程度であり、このワイヤーボンドの本数の制限より、画像情報の伝達速度に限界を有していた。一方、イメージセンサの基板に貫通する配線を形成することは、高度な加工技術を要するとともに、歩留まりの低下やコストアップを招き実用的でない。
【０００４】
このような観点から、特許文献１においては、マイクロパッドの形成された裏面入射型のＭＯＳ型固体撮像装置と、このマイクロパッドの位置に対応してマイクロパッドの形成された信号処理チップとをマイクロバンプにより接続する発明が開示されている。この発明では、裏面入射型のＭＯＳ型固体撮像装置を用いることにより、高い開口率のＭＯＳ型固体撮像装置と信号処理チップと接続することができる。
【０００５】
しかしながら、マイクロバンプにより接続する方法では、接続するマイクロパッドの数が増加すると接続に要する時間や負荷が増加し、コストアップや、歩留まり低下を招くこととなる。
【特許文献１】特開２００６−４９３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記状況に鑑みてなされたものであり、イメージセンサ等の固体撮像素子と、信号処理チップ等からなる信号処理素子とが異なるチップや基板に形成されている場合において、コストアップや歩留まりの低下を招くことなく固体撮像素子と信号処理素子との情報伝達が可能な構成の画像撮像装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一の態様に係る画像撮像装置は、画像撮像のための複数の画素セルが形成され、前記画素セルにより得られた画像情報を送信するための容量結合のための電極が形成され、前記容量結合のための電極の形成されている面の反対より画像を入力する裏面入射型の固体撮像素子と、前記画像情報を信号処理するため信号処理回路が形成され、前記固体撮像素子の容量結合のための電極の位置に対応して画像情報を受信するための容量結合のための電極が形成された信号処理素子と、前記固体撮像素子における容量結合のための電極と、前記信号処理素子における容量結合のための電極により構成される容量を介し信号伝達を行う容量結合伝達手段を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明では、イメージセンサ等の固体撮像素子と、信号処理チップ等からなる信号処理素子とを容量結合させて情報伝達を行うことにより、大量の情報であっても高速に信号処理素子に伝達させることができ、画像撮像素子のコストアップや歩留まりの低下を招くことはない。
【発明を実施するための最良の形態】
【０００９】
〔第１の実施の形態〕
本発明における一実施の形態を以下に記載する。
【００１０】
図１は、本実施の形態における画像撮像装置の構成を示す。図１（ａ）は、本実施の形態における画像撮像装置の上面図であり、図１（ｂ）は、破線Ｂ１−Ｂ２において切断した断面図である。本実施の形態における画像撮像装置は、裏面入射型の固体撮像素子１１と信号処理素子１２から構成されており、固体撮像素子１１と信号処理素子１２における情報の伝達は、各々に形成された電極１３、１４により構成されている容量（コンデンサ）１５により行われる。
【００１１】
即ち、固体撮像素子１１と信号処理素子１２とを所定の位置合せをした後、各々の電極１３、１４の形成されている面を近接させる。これにより固体撮像素子１１に形成された容量結合のための電極１３と、信号処理素子１２に形成された容量結合のための電極１４により、平行平板コンデンサからなる容量（コンデンサ）１５が形成される。情報の伝達は、伝達する情報に応じて固体撮像素子１１に形成された電極１３の電圧を変化させることにより、容量結合により、信号処理素子１２に形成された電極１４の電位が変化し、電極１４における電位の変化を検出することにより行われる。
【００１２】
固体撮像素子１１は裏面照射型の光電変換素子により構成されているため、電極１３の形成されている面の反対面より光が入射するように構成されている。従って、固体撮像素子１１における電極１３と信号処理素子１２における電極１４を近接させても、固体撮像素子１１における光電変換素子に入射する光が妨げられることなく、また、光電変換素子における開口率を広く取ることが可能となる。尚、信号処理素子１２には、容量結合を介し受信した情報を増幅するための不図示のアンプ等が搭載されている。
【００１３】
図２に示すように、固体撮像素子１１と信号処理素子１２との情報伝達のための電極１３と電極１４により構成される容量結合の容量（コンデンサ）１５の個数は、固体撮像素子１１における画素セル１６の数と等しくすることにより、画素セル１６における全画素の情報を極めて短時間に読み出すことができ、読み出しに必要な時間が短縮されるとともに、従来必要とされていた画像セル１６における情報の読み出し中に用いていたシャッターが不要となる。尚、図２では本実施の形態の構成を概念的に示しているが、実際は、画素セル１６は２次元的に配列されており、この画素セル１６すべてについて情報伝達のための容量（コンデンサ）１５が設けられている。又、容量（コンデンサ）１５を介し、信号処理素子１２に伝達された信号は、センスアンプ等を内部に含む受信回路１７において受信される。
【００１４】
また、本実施の形態では、マイクロバンプにより接続する場合とは異なり、電極１３、１４となる金属面が露出していないため、静電破壊により固体撮像素子１１や信号処理素子１２が破壊されるといった問題はなく、歩留まりを向上させることができるとともに、静電破壊対策のための保護素子を形成する必要がなく、小型化及び信号伝達の高速化を図ることができる。
【００１５】
次に、図３に基づき、固体撮像素子１１における画素セル１６について説明する。図３に示すように、画素セル１６は、受光した光を電気信号に変換する光電変換素子ＰＤと、その信号をフローティング・ディフュージョンＦＤに転送する転送トランジスタＴと、フローティング・ディフュージョンＦＤをプリチャージするためのプリチャージトランジスタＰ、フローティング・ディフュージョンＦＤに読み出された信号をバッファするためのバッファＢにより構成されている。固体撮像素子１１は、複数の画素セル１６により構成されているため、この構成のものが複数配列されている。
【００１６】
尚、図３では、バッファＢとして、ソース接地構成の増幅器を用いたものを示しているが、図４に示すような構成の画素セル１６を用いてもよい。即ち、図４（ａ）に示すように、バッファとして、ソースフォロワによる回路を用いた構成でもよい。また、図４（ｂ）、図４（ｃ）に示すように転送トランジスタＴを含まない構成のものであってもよい。具体的には、図４（ａ）に示す画素セル１６では、光電変換素子ＰＤが転送トランジスタＴ、プリチャージトランジスタＰと直列に接続したものであり、ソースフォロワ構成によるバッファＢ２を介して出力される構成のものである。また、図４（ｂ）に示す画素セル１６では、光電変換素子ＰＤがプリチャージトランジスタＰと直列に接続したものであり、ソースフォロワ構成のバッファＢ２を介して出力される構成のものである。また、図４（ｃ）に示す画素セル１６では、光電変換素子ＰＤがプリチャージトランジスタＰと直列に接続したものであり、図３と同様に、ソース接地構成のバッファＢを介して出力される構成のものである。
【００１７】
次に、図５に基づき固体撮像素子１１と信号処理素子１２とにおける容量結合を介した情報の伝達方法について説明する。図５は、固体撮像素子１１と信号処理素子１２とにおける送受信部の構成図である。
【００１８】
最初に、送信タイミング信号Ｅにより、送信用プリチャージ回路１８、受信用プリチャージ回路１９を介し、送信ノードＮｔ及び受信ノードＮｒに所定の電圧を印加する。具体的には、印加する電圧は、送信ノードＮｔはプリチャージ状態の画素の出力電圧、Ｎｒは接地電圧とする方法があるが、画素セル１６の特性及び送受信回路の特性に対応して、これらのプリチャージ電圧は各々独立に最適な値に設定することが可能である。
【００１９】
次に、送信タイミング信号Ｅにより、送信用プリチャージ回路１８、受信用プリチャージ回路１９を介し送信ノードＮｔ及び受信ノードＮｒにおける電圧の印加を停止する。これにより、送信ノードＮｔに画素セル１６において受光した光量に応じた電圧が伝達され電極１３に印加される。この電極１３における電圧の変動は、更に、容量結合している電極１４に電位の変化として伝達され、電極１４の電位の変化により、受信ノードＮｒの電位も変動し、信号処理素子１２に固体撮像素子１１の画素セル１６より出力した情報が伝達される。尚、本実施の形態では、送受信に用いられる信号はアナログ信号であってもデジタル信号であってもよい。なお、信号がアナログ信号である場合では、送信ノードＮｔに接続されている電極１３における電圧の値に応じて、受信ノードＮｒに接続されている電極１４における電位が変化するため、この電位の変動量がアナログ値として伝達される。
【００２０】
次に、本実施の形態における複数の画素セル１６が配列された場合について説明する。
【００２１】
図６に、本実施の形態における画像撮像装置の構成図を示す。本実施の形態のける画像撮像装置は、固体撮像素子１１と信号処理素子１２から構成されており、固体撮像素子１１と信号処理素子１２には、各々容量結合のための複数の電極１３、１４が形成されており、複数の電極１３、１４により形成される複数の容量（コンデンサ）１５を介し、固体撮像素子１１から信号処理素子１２へと情報が伝達される。固体撮像素子１１には、２次元状に配列された複数の光電変換素子１６からなる光電変換素子群５６が設けられており、各々の光電変換素子１６の一つに対応して、一つの送信回路２０が設けられており、各々の光電変換素子１６と接続されている。この複数の送信回路２０により送信回路群６０が形成される。
【００２２】
各々の送信回路２０は、固体撮像素子１１における電極１３と１対１に対応して接続されている。情報の伝達は、この電極１３と容量結合している信号処理素子１２における電極１４に、容量結合により無線で伝達される。信号処理素子１２においては、この電極１４の一つに対応して、一つの受信回路１７が設けられており、各々電極１４と接続されている。この複数の受信回路１７により受信回路群５７が構成される。
【００２３】
本実施の形態では、画素セル１６により得られた情報を迅速に信号処理素子１２に伝達することができる。
【００２４】
尚、固体撮像素子１１において、制御のための回路を形成しない構成とすることも可能である。固体撮像素子１１において、制御のための回路を形成しない構成とすることにより、固体撮像素子１１を製造する際に制御回路を形成する必要がないため製造が容易となる。本実施の形態では、固体撮像素子１１と信号処理素子１２との接合が非接触であり、かつ、容量結合による情報の伝達によるものであるため、固体撮像素子１１において、このための所定の面積の電極を形成するだけでよい。
【００２５】
〔第２の実施の形態〕
次に、第２の実施の形態として、固体撮像素子１１と信号処理素子１２とにおける容量結合を介した情報の伝達方法について説明する。本実施の形態は、固体撮像素子１１と信号処理素子１２との容量結合により伝達される情報がデジタル信号における場合である。
【００２６】
図７は、本実施の形態における固体撮像素子２１と信号処理素子２２とにおける情報伝達を説明するための構成図である。具体的には、固体撮像素子２１には、複数の画素セル２６が設けられており、一つの画素セル２６に対応して一つのＡ／Ｄコンバータ２７が設けられている。このＡ／Ｄコンバータ２７に入力した信号は、デジタル信号に変換された後、インバータ２８を介し固体撮像素子２１の電極２３へと伝達される。この信号は、固体撮像素子２１の電極２３と信号処理素子２２の電極２４により構成される容量（コンデンサ）を介し、信号処理素子２２へと、容量結合により無線で伝達される。
【００２７】
尚、本実施の形態における画素セル２６は、光電変換素子ＰＤが、プリチャージトランジスタＰと転送トランジスタＴと直列に接続されており、プリチャージトランジスタＰのゲートには、信号Ｒｅｓｅｔが入力するよう接続されている。画像セル２６により読み出された情報は、画像セル２６からの出力信号Ｖｓとして、Ａ／Ｄコンバータ２７に入力する。
【００２８】
Ａ／Ｄコンバータ２７は、差動増幅回路により構成されており、差動増幅回路を構成するトランジスタＴｓ１、Ｔｓ２のゲートはともに、Ｖｂｉａｓ１〔Ｖ〕のバイアス電圧が印加されている。差動増幅回路を構成するトランジスタＴｒ５のゲートには、Ｖｂｉａｓ２〔Ｖ〕のバイアス電圧が印加されている。また、トランジスタＴｒ４のゲートには、Ａ／Ｄコンバータ２７の閾値であるＶＲＥＦ〔Ｖ〕の電圧が印加されている。この状態で、差動増幅回路を構成するトランジスタＴｒ３のゲートに画像セル２６からの出力信号Ｖｓを入力することにより、差動増幅回路の出力としてデジタル信号が出力される。
【００２９】
このようにＡ／Ｄコンバータ２７より出力された信号は、インバータ２８を介し、固体撮像素子２１における電極２３に伝達され、電極２３における電位を変動させる。固体撮像素子２１における電極２３と信号処理素子２２における電極２４により容量結合が形成されているため、電極２３において電位が変動することにより、電極２４の電位も変動する。受信回路２９において、電極２４における電位の変動を検出することにより、デジタル信号として情報が信号処理素子２２に伝達される。尚、受信回路２９を構成するＰ型トランジスタＰＴには、画素セル２６におけるプリチャージトランジスタＰの入力信号Ｒｅｓｅｔの反転信号である／Ｒｅｓｅｔが入力するように接続されている。
【００３０】
電極２３と電極２４からなる容量（コンデンサ）において伝達される信号が、デジタル信号であることから、ノイズに強い情報の通信が可能となり、伝送速度の高速化、電極２３、２４の面積の縮小化、伝達される画像情報による画質の改善等の効果がある。
【００３１】
次に、本実施の形態において、複数の画素セル２６が配列された場合について説明する。
【００３２】
図８に、本実施の形態における画像撮像装置の構成図を示す。本実施の形態のける画像撮像装置は、固体撮像素子２１と信号処理素子２２から構成されており、固体撮像素子２１と信号処理素子２２には、各々容量結合のための複数の電極２３、２４が形成されており、複数の電極２３、２４により形成される複数の容量（コンデンサ）２５を介し、固体撮像素子２１から信号処理素子２２へと情報が伝達される。固体撮像素子２１には、２次元状に配列された複数の光電変換素子２６からなる光電変換素子群４６が設けられており、各々の光電変換素子２６の一つに対応して、一つのＡ／Ｄコンバータ２７が設けられ、各々の光電変換素子２６と接続されている。この複数のＡ／Ｄコンバータ２７により、Ａ／Ｄコンバータ群４７が形成される。この各々のＡ／Ｄコンバータ２７の一つに対応し、一つの送信回路２８が設けられており、各々のＡ／Ｄコンバータ２７と接続されている。この各々の送信回路２８により送信回路群４８が形成される。各々の送信回路２８は、固体撮像素子２１における電極２３と１対１に対応して接続されており、電極２３と電極２４により容量（コンデンサ）２５が構成される。情報の伝達は、この電極２３と容量結合している信号処理素子２２における電極２４に、容量結合における電圧変動による信号として無線で伝達される。信号処理素子２２においては、この電極２４の一つに対応して、一つの受信回路２９が設けられており、各々電極２４と接続されている。この複数の受信回路２９により受信回路群４９が形成される。
【００３３】
次に、本実施の形態における別の態様を説明する。具体的には、図９に示すように、送信する情報をマルチプレックスすることにより、固体撮像素子２１における電極２３、及び信号処理素子２２における電極２４、送信回路、受信回路の数を減らすことが可能となる。即ち、固体撮像素子２１には、２次元状に配列された複数の光電変換素子２６からなる光電変換素子群４６が設けられており、各々の光電変換素子２６の一つに対応し、一つのＡ／Ｄコンバータ２７が設けられており、各々の光電変換素子２６と接続されている。この複数のＡ／Ｄコンバータ２７により、Ａ／Ｄコンバータ群４７が形成される。この各々のＡ／Ｄコンバータ２７の出力は、マルチプレクサ３３に接続されている。このマルチプレクサ３３により一つの信号となった情報は、送信回路３４に送信される。この送信回路３４は、固体撮像素子２１における電極２３と１対１に対応して接続されており、電極２３と電極２４により容量（コンデンサ）２５が構成される。情報の伝達は、この電極２３と容量結合している信号処理素子２２における電極２４に、容量結合における電圧変動による信号として無線で伝達される。信号処理素子２２には、この電極２４と１対１で接続された受信回路３５が設けられている。この構成により、固体撮像素子２１における送信素子３４、及び信号処理素子２２における受信素子３５の数を大幅に削減させることができ、固体撮像素子２１及び信号処理素子２２の縮小化、ひいては、これにより構成される画像撮像装置を小型化させることが可能となる。尚、図９においては、電極２３と電極２４からなる一つの容量（コンデンサ）２５について説明したが、複数であっても、画像セル２６の個数よりも少なければ同様の効果がある。
【００３４】
更に、図１０に基づき、本実施の形態における別の態様を説明する。具体的には、送信する情報をマルチプレックスすることにより、固体撮像素子２１における電極２３、及び信号処理素子２２における電極２４、送信回路、受信回路のみならず、Ａ／Ｄコンバータの数を減らすことが可能となる。即ち、固体撮像素子２１には、２次元状に配列された複数の光電変換素子２６からなる光電変換素子群４６が設けられており、各々の光電変換素子２６の出力は、マルチプレクサ３６に接続されている。このマルチプレクサ３６により一つの信号となった情報は、Ａ／Ｄコンバータ３７を介した後、送信回路３４に送信される。Ａ／Ｄコンバータ３７と送信回路３４とは１対１に対応して接続されており、送信回路３４と固体撮像素子２１における電極２３とは１対１に対応して接続されている。電極２３と電極２４により容量（コンデンサ）２５が構成されている。情報の伝達は、この電極２３と容量結合している信号処理素子２２における電極２４に、容量結合における電圧変動による信号として無線で伝達される。信号処理素子２２には、この電極２４と１対１で接続された受信回路３５が設けられている。この構成により、固体撮像素子２１におけるＡ／Ｄコンバータ３７、送信素子３４、及び信号処理素子２２における受信素子３５の数を大幅に削減させることができ、固体撮像素子２１及び信号処理素子２２の縮小化、及び画像撮像装置を小型化させることが可能となる。尚、図１０においては、電極２３と電極２４からなる一つの容量（コンデンサ）２５について説明したが、複数であっても、画像セル２６の個数よりも少なければ同様の効果がある。
【００３５】
〔第３の実施の形態〕
第３の実施の形態は、容量結合により伝達される情報がデジタル信号である第２の実施の形態において、１ビットのＡ／Ｄコンバータを用いた場合における画素セルの階調データを伝達する方法である。
【００３６】
具体的には、画像処理素子２２において、固体撮像素子２１よりプリチャージの停止した信号を受信した時から、「１」となる時間を計測し、その時間を計測し、その時間に基づき画素における階調情報とするものである。
【００３７】
本実施の形態について、図７及び図１１のフローチャートに基づき説明する。
【００３８】
最初に、ステップ１２（Ｓ１２）において、光電変換素子ＰＤのプリチャージを行う。具体的には、固体撮像素子２１における光電変換素子ＰＤのプリチャージを行う。この際、固体撮像素子２１から信号処理素子２２には、Ａ／Ｄコンバータ２７、インバータ２８、容量（コンデンサ）２５を構成する電極２３、電極２４を介し、「０」の信号が伝達される。又、Ａ／Ｄコンバータ２７にはＶＲＥＦ〔Ｖ〕の閾値電圧が印加されている。
【００３９】
次に、ステップ１４（Ｓ１４）において、光電変換素子ＰＤのプリチャージを停止する。この時、固体撮像素子２１から信号処理素子２２には、容量（コンデンサ）２５における容量結合とは別のラインにより、この情報が伝達される。この信号に基づき、信号処理素子２２における不図示のタイマの動作が開始する。
【００４０】
次に、ステップ１６（Ｓ１６）において、固体撮像素子２１より、「１」の信号が伝達される。具体的には、ステップ１２において、固体撮像素子２１から信号処理素子２２には、容量（コンデンサ）２５からなる電極２３、電極２４を介し、「０」の信号が伝達されているが、画素セル２６から出力されたＡ／Ｄコンバータ２７に入力する信号が、ＶＲＥＦ〔Ｖ〕を下回った瞬間に、「１」の信号がＡ／Ｄコンバータ２７より出力される。この信号が、インバータ２８、容量（コンデンサ）２５を構成する電極２３、電極２４を介し、信号処理素子２２に送信される。
【００４１】
次に、ステップ１８（Ｓ１８）において、信号処理素子２２において、上記「１」の信号を受信することにより、信号処理素子２２における不図示のタイマの動作を停止し、ステップ１４において伝達されたプリチャージの終了時間から「１」の信号の受信までの時間を算出する。
【００４２】
この時間に基づき、画素セル２６における階調情報をデータとして伝達するものである。これにより、１ビットのＡ／Ｄコンバータを用いた場合であっても、アナログ的にデータを送信することができ、画素セル２６における階調情報をデータとして、信号処理素子２２に伝達することができる。
【００４３】
〔第４の実施の形態〕
第４の実施の形態は、第３の実施の形態におけるＡ／Ｄコンバータにおける閾値電圧であるＶＲＥＦの値を最適化する方法である。
【００４４】
次に、画素セル２６において、ＶＲＥＦ〔Ｖ〕を下回るまでの時間が適当でない場合、即ち、ＶＲＥＦ〔Ｖ〕を下回るまでの時間が短かった場合や長かった場合、或いは、ＶＲＥＦ〔Ｖ〕を下回るまでの時間の短い画素が存在している場合や時間の長い画素が存在している場合において、ＶＲＥＦの値を最適にする方法である。
【００４５】
具体的に、図１２に基づき説明すれば、最初に、ステップ２２（Ｓ２２）において、光電変換素子ＰＤのプリチャージを行う。
【００４６】
次に、ステップ２４（Ｓ２４）において、光電変換素子ＰＤにおいて受光を行う。
【００４７】
次に、ステップ２６（Ｓ２６）において、画素セル２６から出力されたＡ／Ｄコンバータ２７に入力する信号により、ＶＲＥＦ〔Ｖ〕を下回るまでの時間ｔを測定し、時間ｔが、ＶＲＥＦ〔Ｖ〕を下回るまでの所定の時間ｔ１よりも長いか否かが判断される。ステップ２６において、時間ｔの値が、所定のＶＲＥＦ〔Ｖ〕を下回るまでの時間ｔ１よりも長いと判断された場合は、ステップ２８（Ｓ２８）に移行する。
【００４８】
ステップ２８では、ＶＲＥＦの値を高くした後、ステップ２２に移行する。
【００４９】
一方、ステップ２６において、時間ｔの値が、所定のＶＲＥＦ〔Ｖ〕を下回るまでの時間ｔ１よりも長くないと判断された場合は、ステップ３０（Ｓ３０）に移行する。
【００５０】
ステップ３０では、時間ｔが、ＶＲＥＦ〔Ｖ〕を下回るまでの所定の時間ｔ２よりも短いか否かが判断される。ステップ３０において、時間ｔの値が、所定のＶＲＥＦ〔Ｖ〕を下回るまでの時間ｔ２よりも短いと判断された場合は、ステップ３２（Ｓ３２）に移行する。
【００５１】
ステップ３２では、ＶＲＥＦの値を低くした後、ステップ２２に移行する。
【００５２】
一方、ステップ３０において、時間ｔの値が、所定のＶＲＥＦ〔Ｖ〕を下回るまでの時間ｔ２よりも短くないと判断された場合は、ステップ３４（Ｓ３４）に移行する。
【００５３】
ステップ３４において、ＶＲＥＦの値を確定し終了となる。具体的には、時間ｔが、ｔ１＜ｔ＜ｔ２の範囲となるようにＶＲＥＦの値が設定される。
【００５４】
この方法により、画素セル２６のダイナミックレンジを十分に確保することができる。尚、通常のイメージセンサ等の画像撮像装置と比べ、本実施の形態における画像撮像装置では、光電変換素子ＰＤにおける画像の撮像と、読み出しが高速に行われるため、このような処理であっても短時間で行うことが可能である。
【００５５】
尚、ＶＲＥＦ〔Ｖ〕を下回るまでの時間が非常に長く、所定の時間内に下回らない場合においては、一定の時間経過後、ＶＲＥＦの値を変化させることにより、画素セル２６における情報を得ることが可能である。
【００５６】
また、本実施の形態におけるステップ２８のＶＲＥＦの値を高くする工程、及び、ステップ３２のＶＲＥＦの値を低くする工程では、電圧生成回路により発生させた電圧を制御することにより所定のＶＲＥＦの値とすることができる。本実施の形態において、より具体的には、ＶＲＥＦの値である電圧値を段階的に変化させる場合には、図１３に示すように、複数の電圧生成回路１（６１）、電圧生成回路２（６２）、電圧生成回路３（６３）、電圧生成回路４（６４）、電圧生成回路５（６５）を設け、これらの電圧生成回路により異なる電圧ＶＲＥＦ１〔Ｖ〕、ＶＲＥＦ２〔Ｖ〕、ＶＲＥＦ３〔Ｖ〕、ＶＲＥＦ４〔Ｖ〕、ＶＲＥＦ５〔Ｖ〕を発生させ、セレクタ６６により選定された電圧をＶＲＥＦ〔Ｖ〕として印加する方法がある。
【００５７】
また、図１４に示すように、画素セルの一つに対応する光電変換素子ＰＤ及びＡＤコンバータからなるセル７１に、電圧生成回路７２より発生させたＶＲＥＦ〔Ｖ〕の電圧を印加するとともに、ＶＲＥＦ〔Ｖ〕の値をＡ／Ｄコンバータ７３によりデジタル値に変換した後、固体撮像素子２１から信号処理素子に伝達し、この値に基づき信号処理回路においてＶＲＥＦ〔Ｖ〕の値の確認を行うことも可能である。
【００５８】
又、１ビットのＡ／Ｄコンバータを用い、このＡ／Ｄコンバータの閾値電圧であるＶＲＥＦ〔Ｖ〕により、光電変換素子ＰＤのプリチャージを行い、光電変換素子ＰＤのプリチャージが終了し、受光を開始した直後に、Ａ／Ｄコンバータにおける閾値電圧を変化させて、光電変換素子ＰＤの出力を信号処理素子に読み出す。この後、所定の時間経過後に、再び、Ａ／Ｄコンバータにおける閾値電圧を変化させて、光電変換素子ＰＤの出力を信号処理素子に読み出す。この２つの読み出した出力の値の差を用いることにより、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｂｌｅ  Ｓａｍｐｌｉｎｇ）を実現することができ、ノイズを排除することができるため、良好な画像を得ることができる。また、光電変換素子からの２度の読み出しによる出力差が、所定の値よりも小さかった場合には、２度の読み出しの間隔を長く設定し再度測定を行うことにより、測定精度を向上させることができる。同様に、光電変換素子からの２度の読み出しによる出力差が、所定の値よりも大きかった場合には、２度の読み出しの間隔を短く設定し再度測定を行うことにより、測定精度を向上させることができる。
【００５９】
このように、読み出し時間の間隔を変化させる場合、長くする場合は、直前に測定した間隔の２倍の時間を設定し、更に、長くする必要がある場合は更に倍となる４倍の値と、２のべき乗の値に設定し、この動作を繰り返すことにより、所定の電圧に至るまでの回数が短くすることができる。同様に、短くする場合は、直前に測定した間隔の１／２の時間を設定し、更に、短くする必要がある場合は更に１／２となる１／４倍の値と、１／２のべき乗の値に設定し、この動作を繰り返すことにより、所定の電圧に至るまでの回数を比較的短くすることができる。
【００６０】
また、ＶＲＥＦの値の変化について、高い精度を必要とする画像であるか否かにより変化させることにより、効率的な画像取得が可能となる。具体的には、高い精度を必要とする画像の場合には、ＶＲＥＦの変化を緩やかにし、高い精度を必要としない画像の場合には、ＶＲＥＦの変化を急激にすることにより、必要となる精度で迅速に画像取得が可能となる。この場合、ＶＲＥＦの値の変化を指数関数的に変化させることにより、ダイナミックレンジをより一層広くとることができる。
【００６１】
以上、実施の形態において本発明について詳細に説明したが、本発明は上記実施の形態及び態様に限定されるものではなく、これ以外の形態をとることが可能である。
【図面の簡単な説明】
【００６２】
【図１】第１の実施の形態における画像撮像装置の概観図
【図２】第１の実施の形態における画像撮像装置の構成図
【図３】第１の実施の形態に用いられる画素セルの回路図
【図４】第１の実施の形態に用いられる別の画素セルの回路図
【図５】第１の実施の形態における画像撮像装置の受送信部の説明図
【図６】第１の実施の形態における画像撮像装置の構成図
【図７】第２の実施の形態における画像撮像装置の説明図
【図８】第２の実施の形態における画像撮像装置の構成図
【図９】第２の実施の形態における別の画像撮像装置の構成図
【図１０】第２の実施の形態における別の画像撮像装置の構成図
【図１１】第３の実施の形態におけるフローチャート
【図１２】第４の実施の形態におけるフローチャート
【図１３】第４の実施の形態におけるＶＲＥＦの値の設定のための構成図
【図１４】第４の実施の形態における信号処理素子へＶＲＥＦの値を伝達するための構成図
【符号の説明】
【００６３】
１１・・・固体撮像素子、１２・・・信号処理素子、１３、１４・・・容量結合のための電極、１５・・・容量（コンデンサ）、１６・・・画素セル、１７・・・受信回路
【図１】
2008085755.tif 000003
【図２】
2008085755.tif 000004
【図３】
2008085755.tif 000005
【図４】
2008085755.tif 000006
【図５】
2008085755.tif 000007
【図６】
2008085755.tif 000008
【図７】
2008085755.tif 000009
【図８】
2008085755.tif 000010
【図９】
2008085755.tif 000011
【図１０】
2008085755.tif 000012
【図１１】
2008085755.tif 000013
【図１２】
2008085755.tif 000014
【図１３】
2008085755.tif 000015
【図１４】
2008085755.tif 000016