(57)【要約】【課題】高い歩留まりと低い製造コストとを実現しながら、優れた光学特性の積層膜干渉フィルタを有する固体撮像装置を製造する方法、および固体撮像装置を提供する。【解決手段】基板３０１に対し、その一方の主面に沿って複数の光電変換部３０３を二次元形成するステップと、複数の光電変換部３０３の各々の上方に、互いに屈折率の異なる膜４０１、・・、４１１と膜４０２、・・、４１２とを交互に積層して積層膜干渉フィルタ３０６を形成するステップとを有する。ここで、積層膜干渉フィルタ３０６を形成するステップでは、酸素分圧比が大きい成膜条件あるいは成膜温度を室温や低い温度にする成膜条件でスパッタリング法を用い、膜４０１〜４１２を積層形成する。【選択図】図２
2008159679.tif 000002
【特許請求の範囲】
【請求項１】
基板に対し、その一方の主面に沿って複数の光電変換部を二次元形成するステップと、
前記複数の光電変換部の各々の上方に、互いに屈折率の異なる少なくとも２種類の要素膜を交互に積層して光学干渉フィルタを形成するステップとを有し、
前記光学干渉フィルタを形成するステップでは、前記２種類の要素膜の少なくとも一方の積層形成にメタルターゲットを使用するスパッタリング法を用い、
前記光学干渉フィルタにおける膜厚の均一性は、前記要素膜における膜厚の±２．０％以下である
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記光学干渉フィルタを形成するステップでは、スパッタチャンバ内において少なくとも酸素およびアルゴンを含む雰囲気中で反応性スパッタリングを行い、全圧に対する酸素分圧の比率が６０％以上８６％以下の範囲内に設定されている
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記光学干渉フィルタを形成するステップでは、前記スパッタリング法を用いた前記要素膜の形成に際し、成膜温度を０℃以上２５０℃以下の範囲内として反応性スパッタリングを行う
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項４】
前記光学干渉フィルタを形成するステップでは、前記スパッタリング法を用いた前記要素膜の積層形成に際し、成膜温度を室温として反応性スパッタリングを行う
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項５】
前記光学干渉フィルタを形成するステップでは、前記少なくとも一方の要素膜として、酸化シリコン膜あるいは酸化チタン膜を積層形成する
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項６】
前記光学干渉フィルタを形成するステップでは、少なくとも初期成膜サブステップと主成膜サブステップとを経て、前記要素膜の各々の積層形成を行い、
前記初期成膜サブステップでは、前記主成膜サブステップよりもスパッタ印加電圧を大きくする
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項７】
前記光学干渉フィルタを形成するステップでは、少なくとも初期成膜サブステップと主成膜サブステップとを経て、前記要素膜の各々の積層形成を行い、
前記初期成膜サブステップでは、前記主成膜サブステップよりも成膜時の圧力を小さくする
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項８】
前記光学干渉フィルタを形成するステップでは、複数の成膜サブステップを経て前記要素膜の各々の積層形成を行い、
前記複数の成膜サブステップの各間には、成膜を中断する期間が設定されている
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項９】
前記要素膜の各々の積層形成において、その構成中で最上となる膜の成膜を行う成膜サブステップでは、これに先行する他の成膜サブステップよりもスパッタ印加電圧を小さくする
ことを特徴とする請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記要素膜の各々の積層形成において、その構成中で最上となる膜の成膜を行う成膜サブステップでは、これに先行する他の成膜サブステップよりも成膜時の圧力を大きくする
ことを特徴とする請求項８に記載の固体撮像装置の製造方法。
【請求項１１】
基板に対し、その一方の主面に沿って複数の光電変換部を二次元形成され、
前記複数の光電変換部の各々の上方に、互いに屈折率の異なる少なくとも２種類の要素膜を交互に積層することにより光学干渉フィルタが形成されてなる固体撮像装置において、
前記光学干渉フィルタは、前記２種類の要素膜の少なくとも一方の積層形成にメタルターゲットを使用するスパッタリング法を用いて形成されているとともに、前記基板上における膜厚の均一性が前記要素膜の±２．０％以下である
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法および固体撮像装置に関し、特に、オンチップ積層膜干渉フィルタの形成技術に関する。  
【背景技術】
【０００２】
近年、ディジタルスティルカメラやディジタルムービカメラなどの撮像デバイスとして固体撮像装置が広く普及している。固体撮像装置では、入射される可視光から所定の波長の成分だけを選択的に透過させる色分離用の光学フィルタが備えられている。その一種として、積層膜干渉フィルタがある。積層膜干渉フィルタを備える固体撮像装置の構成について、図１１を用い説明する。なお、図１１は、固体撮像装置における撮像画素領域を抜き出して示す部分断面図である。
【０００３】
図１１に示すように、固体撮像装置９は、半導体基板９０１の一方の主面上に、ゲート絶縁膜９０３が形成され、さらにその上に、互いに間隙をあけて転送電極９０４が形成されている。各転送電極９０４は、層間絶縁膜９０５を介し２層の電極層９０４Ａ、９０４Ｂから構成されている。また、各転送電極９０４は、遮光膜９０６および層間絶縁膜９０７で周囲を覆われている。
【０００４】
層間絶縁膜９０７の上には、表面が平坦化されてなる平坦化膜９０８が形成され、平坦化された表面上であって、転送電極９０４間の部分には、略半球状の凸部９０９が各々形成されている。平坦化膜９０８および凸部９０９の上には、オンチップに積層膜干渉フィルタ９１０が形成されている。積層膜干渉フィルタ９１０は、酸化シリコン膜９１０Ａと酸化チタン膜９１０Ｂが交互に積層された構成を有する。
【０００５】
一方、半導体基板９０１とゲート絶縁膜９０３との境界から半導体基板９０１の厚み方向内側に向けての領域であって、転送電極９０４間となる部分には、フォトダイオード９０２が形成されている。
上記構成を有する固体撮像装置９では、全ての撮像画素における積層膜干渉フィルタ９１０を一度に形成することが可能である（例えば、特許文献１）。
【０００６】
また、上記の他に、２種類の誘電体膜（酸化シリコン膜と酸化チタン膜）が交互に積層されてなるλ／４誘電体多層膜によりスペーサ層を挟んだ構造の積層膜干渉フィルタも提案されている。なお、λ／４誘電体多層膜により挟まれるスペーサ層は、λ／４以外の光学膜厚を以って構成されている。この提案の積層膜干渉フィルタでは、スペーサ層の膜厚を、各々の領域毎での透過させるべき光の波長に応じ異ならせることで、光学干渉フィルタとしての機能を果たす（例えば、特許文献２）。
【０００７】
上述のように、固体撮像装置に用いられる積層膜干渉フィルタは、簡便には光路長となる構成膜の膜厚と屈折率との積で規定される光学距離が色分離特性を決めることになる。
従来においては、上記積層膜干渉フィルタの形成には、イオン化したガスを供給しながら基板上に蒸着を実行する、所謂、イオンアシスト蒸着法が用いられている。具体的には、蒸着装置内に設置されたペレット状または粒状などの酸化シリコンおよび酸化チタンに対し電子ビームを照射することで加熱蒸気化する。そして、イオン銃により酸素およびアルゴンからなる混合ガスをイオン化して蒸着装置内に対し供給し、これにより基板に対する酸化シリコンおよび酸化チタンの蒸着を促進するという方法が用いられている（特許文献３などを参照）。
【特許文献１】特開２０００−１８０６２１号公報
【特許文献２】特願２００５−１９７２４９号
【特許文献３】特開平０８−３４５０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のイオンアシスト蒸着法を用いた積層膜干渉フィルタの形成方法では、積層膜干渉フィルタの膜厚および屈折率に係る画素内均一性を高精度に確保することが困難である。即ち、積層膜干渉フィルタにおける色分離機能は、酸化シリコン膜と酸化チタン膜の各膜の数および各膜の膜厚と屈折率との積（光学距離）により規定されるため、高精度の色分離機能を有する積層膜干渉フィルタを形成するためには、酸化シリコン膜および酸化チタン膜の各膜厚および屈折率を正確に制御する必要がある。具体的には、固体撮像装置として求められる色分離特性を得るためには、光学距離を±２［％］以内となるように制御する必要があり、また、上記特許文献などで提案されている構成を採用する場合にも、スペーサ層およびλ／４多層膜の光学距離を±３［％］以内となるように、膜厚および屈折率を制御する必要がある。
【０００９】
ところが、イオンアシスト蒸着法などを用い膜形成する上記従来の方法を採用する場合には、積層膜干渉フィルタの色分離特性を確保するのに必要となる膜厚の画素内均一性を十分に確保することが困難である。例えば、直径φ２００［ｍｍ］のシリコン基板に対し上記特許文献２で提案の構成を有する積層膜干渉フィルタを形成する場合には、約１０［％］の画素内均一性しか確保できない。
【００１０】
真空蒸着法では、成膜時に蒸着源から基板に対し飛来する粒子のエネルギが小さく、積層膜干渉フィルタの多層膜構造に必要となる密着性が低い。このため、真空蒸着法では、蒸着源から材料を蒸散させる必要があるため、高融点材料を用いた膜形成が困難である。特に、真空蒸着法を用い酸化チタン膜を成膜しようとする場合には、チタン金属からなる蒸着源を蒸発させ基板方向に蒸散させたチタン金属原子と酸素分子とを反応させ酸化チタンを生成するので反応過程を制御することは難しく、結晶状態を面全体でアモルファス状態に制御することが困難である。具体的には、真空蒸着法を用い酸化チタン膜を成膜しようとする場合には、青色領域の低波長領域で消衰効果があり光学異方性を有するアナターゼ構造やルチル構造の酸化チタン膜が混在して形成されるに至る。そして、ルチル構造の酸化チタン膜では、その屈折率が、ｃ軸に垂直な方向に約１０［％］も相違し、上記のように±２［％］以内となるように光学距離を制御することは現実的ではない。  
【００１１】
これら事項より、従来の技術に係る方法を採用する場合には、高精度の積層膜干渉フィルタを、高い歩留まりで低い製造コストを以って形成することが困難である。
本発明は、上記問題に鑑みてなされたものであって、高い歩留まりと低い製造コストとを実現しながら、優れた光学特性の積層膜干渉フィルタを有する固体撮像装置を製造する方法、および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、次の構成を採用する。
（１）本発明に係る固体撮像装置の製造方法は、基板に対し、その一方の主面に沿って複数の光電変換部を二次元形成するステップと、複数の光電変換部の各々の上方に、互いに屈折率の異なる少なくとも２種類の要素膜を交互に積層して光学干渉フィルタを形成するステップとを有し、光学干渉フィルタを形成するステップでは、前記２種類の要素膜の少なくとも一方の積層形成にメタルターゲットを使用するスパッタリング法を用い、光学干渉フィルタにおける膜厚の均一性は、前記要素膜における膜厚の±２．０％以下であることを特徴とする。
【００１３】
（２）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、スパッタチャンバ内において少なくとも酸素およびアルゴンを含む雰囲気中で反応性スパッタリングを行い、全圧に対する酸素分圧の比率を６０［％］以上８６［％］以下の範囲内に設定する、というバリエーションを採用することができる。
【００１４】
（３）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、スパッタリング法を用いた要素膜の積層形成に際し、成膜温度を０［℃］以上２５０［℃］以下の範囲内として反応性スパッタリングを行う、というバリエーションを採用することができる。
（４）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、スパッタリング法を用いた要素膜の積層形成に際し、成膜温度を室温として反応性スパッタリングを行う、というバリエーションを採用することができる。なお、上記において「室温」とは、例えば、５［℃］以上３５［℃］以下の範囲内（ＪＩＳ  Ｋ  ００５０）の温度をいう。
【００１５】
（５）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、上記少なくとも一方の要素膜として、酸化シリコン膜あるいは酸化チタン膜を積層形成する、というバリエーションを採用することができる。
（６）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、少なくとも初期成膜サブステップと主成膜サブステップとを経て、上記要素膜の各々の積層形成を行い、初期成膜サブステップにおけるスパッタ印加電圧を主成膜サブステップにおけるスパッタ印加電圧よりも大きくする、というバリエーションを採用することができる。
【００１６】
（７）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、少なくとも初期成膜サブステップと主成膜サブステップとを経て、上記要素膜の各々の積層形成を行い、初期成膜サブステップにおける成膜時の圧力を主成膜サブステップにおける成膜時の圧力よりも小さくする、というバリエーションを採用することができる。
【００１７】
（８）上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、複数の成膜サブステップを経て上記要素膜の各々の積層形成を行い、複数の成膜サブステップの各間に、成膜を中断する期間を設定する、というバリエーションを採用することができる。
（９）上記（８）の本発明に係る固体撮像装置の製造方法では  上記要素膜の各々の積層形成において、その構成中で最上となる膜の成膜を行う成膜サブステップにおけるスパッタ印加電圧を、これに先行する他の成膜サブステップにおけるスパッタ印加電圧よりも小さくする、というバリエーションを採用することができる。
【００１８】
（１０）上記（８）の本発明に係る固体撮像装置の製造方法では、上記要素膜の各々の積層形成において、その構成中で最上となる膜の成膜を行う成膜サブステップにおける成膜時の圧力を、これに先行する他の成膜サブステップにおける成膜時の圧力よりも大きくする、というバリエーションを採用することができる。
（１１）本発明に係る固体撮像装置は、基板に対し、その一方の主面に沿って複数の光電変換部を二次元形成され、複数の光電変換部の各々の上方に、互いに屈折率の異なる少なくとも２種類の要素膜を交互に積層することにより光学干渉フィルタが形成されている。そして、本発明に係る固体撮像装置は、光学干渉フィルタが、上記２種類の要素膜の少なくとも一方の積層形成にメタルターゲットを使用するスパッタリング法を用いて形成されているとともに、基板上における膜厚の均一性が前記要素膜の±２．０［％］以下であることを特徴とする。
【発明の効果】
【００１９】
上記（１）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタを形成するステップにおいて、２種類の要素膜の内の少なくとも一方の膜を、メタルターゲットを使用するスパッタリング法を用い形成するので、上記従来技術に係る製造方法のように蒸着法を用いる場合に比べて、要素膜における膜厚および屈折率の素子上の画素内均一性を高く（±２．０［％］以下）することができる。よって、本発明に係る製造方法では、高い色分離特性を有する光学干渉フィルタを高効率に形成することが可能である。
【００２０】
また、上記（２）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際して、酸素分圧を高めて（６０［％］以上８６［％］以下の範囲）スパッタされた金属原子が十分酸化する状態に制御すれば、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。
【００２１】
また、上記（３）あるいは（４）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際し、成膜温度を低温（０［℃］以上２５０［℃］以下の範囲）または室温で成膜することにより膜の結晶状態を表面ラフネスの少ないアモルファス状態あるいは大きな結晶粒ではなく微結晶のみ混在した制御すれば、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。
【００２２】
また、上記（６）あるいは（７）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際し、初期成膜サブステップにおけるスパッタ印加電圧を主成膜サブステップにおけるスパッタ印加電圧よりも大きくしたり、初期成膜サブステップにおける成膜時の圧力を主成膜サブステップにおける成膜時の圧力よりも大きくすることにより、基板上への密着性を向上させることができる。よって、これらの本発明に係る製造方法では、成膜中のスパッタ粒子の移動が小さくなる状態に制御することにより、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。
【００２３】
また、上記（８）の本発明に係る固体撮像装置の製造方法では、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際し、互いの間に成膜を中断する期間を介挿した複数の成膜サブステップを経て要素膜の各々の積層形成を行うことにより、初期成膜サブステップで成膜した膜の固定を行なうことが可能となり、あわせて薄膜に分割して成膜することで膜表面ラフネスを低減できる。よって、本発明に係る製造層方法では、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。
【００２４】
また、上記（９）あるいは（１０）の本発明に係る固体撮像装置の製造方法では、要素膜の構成中で最上となる膜の成膜サブステップにおけるスパッタ印加電圧を、他の成膜サブステップよりも小さくし、あるいは成膜時の圧力を、他の成膜サブステップよりも大きくすることにより、スパッタ粒子の移動をしやすい状態に制御することができ、膜表面ラフネスを低減できる。よって、これらの本発明に係る製造方法では、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。
【００２５】
ここで、本発明に係る固体撮像装置の製造方法では、膜厚だけでなく、その屈折率の画素内均一性も高精度に制御された要素膜を積層形成することができ、より一層優れた光学特性を有する光学干渉フィルタ（積層膜干渉フィルタ）を形成することができる。
上記のように、本発明に係る固体撮像装置の製造方法では、優れた光学特性を有する光学干渉フィルタ（積層膜干渉フィルタ）を有する固体撮像装置、および当該固体撮像装置を備えるカメラを、高い歩留まりで製造することが可能であって、総合的なコストの低減も可能となる。
【００２６】
本発明に係る固体撮像装置の製造方法では、上述のように、光学干渉フィルタにおける膜厚および屈折率の画素内均一性を高い精度で確保することができるので、従来技術を用いた場合には膜厚および屈折率の画素内均一性という観点から問題を生じていた直径φ２００［ｍｍ］以上の基板を対象としても、高精度の画素内均一性で膜厚および屈折率が制御された光学干渉フィルタを形成することができる。また、本発明に係る固体撮像装置の製造方法では、直径φ３００［ｍｍ］以上の基板を対象とする場合にも、膜厚および屈折率の画素内均一性が高精度に確保された光学干渉フィルタを形成することができる。よって、本発明に係る固体撮像装置の製造方法では、直径φ２００［ｍｍ］以上、あるいはφ３００［ｍｍ］以上の基板を採用する場合にも、優れた光学特性を有する光学干渉フィルタを形成することができる。
【００２７】
また、本発明に係る固体撮像装置の製造方法では、撮像画素の一辺のサイズが４［μｍ］よりも小さい微細な撮像画素構造を採る場合、あるいは、撮像画素数が２００万［画素］以上の多画素構造を採る場合にあっても、光電変換部へのダメージを抑制しながら優れた光学特性を備える光学干渉フィルタを形成することができる。
以上より、本発明に係る製造方法では、優れた光学特性を有する光学干渉フィルタを有する固体撮像装置を製造することができる。
【００２８】
また、上記本発明に係る固体撮像装置の製造方法を、その一部家庭に含むカメラの製造方法を採用する場合には、上記効果を有する固体撮像装置を撮像デバイスとして用いることになるので、上述の効果がそのまま奏され、優れた色分離特性を有する光学干渉フィルタを構成中に備えるカメラを、高い歩留まりで製造することができる。
また、本発明に係る固体撮像装置は、上記本発明に係る製造方法を用い製造されるものであり、要素膜の膜厚の画素内均一性および屈折率の画素内均一性の少なくとも一方が±２．０［％］以下に制御されている。これにより、本発明に係る固体撮像装置は、優れた光学特性を有する光学干渉フィルタを有する。
【発明を実施するための最良の形態】
【００２９】
以下では、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、以下の説明で用いる各実施の形態については、本発明に係る固体撮像装置の製造方法とその作用・効果を分かりやすく説明するため一例とするものであって、本発明は、その要旨とする部分以外についてこれらに限定を受けるものではない。
１．固体撮像装置の製造方法
本実施の形態に係る固体撮像装置の製造方法について、図１〜図３を用い説明する。なお、以下では、固体撮像装置の製造方法の内でも、本実施の形態が最も特徴とする積層膜干渉フィルタ３０６の製造方法について、主に説明する。
【００３０】
図１（ａ）に示すように、ｎ型半導体基板３０１に対し、一方の主面側にｐ型半導体層３０２を形成し、その上に層間絶縁膜３０４を積層する。ｐ型半導体層３０２と層間絶縁膜３０４との境界からｐ型半導体層３０２の厚み方向に向けた領域において、互いに間隔をあけてフォトダイオード３０３を形成する。実際には、フォトダイオード３０３は、ｎ型半導体基板３０１の主面に沿って二次元形成される。
【００３１】
また、層間絶縁膜３０４中であって、隣り合うフォトダイオード３０３とフォトダイオード３０３との間となる領域には、遮光膜３０５が形成される。
図１（ｂ）に示すように、層間絶縁膜３０４の表面上に対し、酸化チタン膜４０１、４０３と酸化シリコン膜４０２とを交互に積層し、さらにその上にスペーサ準備層４０４０を積層する。ここで、酸化チタン膜４０１、４０３および酸化シリコン膜４０２は、ともにλ／４の光学膜厚を有するものであり、また、スペーサ準備層４０４０は、酸化シリコンを用い形成される。
【００３２】
次に、図１（ｃ）に示すように、スペーサ準備層４０４０の上にレジスト膜５０１を形成した後、領域２０１ｂにおけるレジスト膜５０１を除去する。この状態でエッチングを実施し、領域２０１ｂにおける層厚が他の領域２０１ａ、２０１ｃに比べ薄いスペーサ準備層４０４１とする。なお、スペーサ準備層４０４１における層厚の薄い領域２０１ｂが、本実施の形態に係る固体撮像装置の赤色画素領域に相当する。
【００３３】
図２（ａ）に示すように、上記レジスト膜５０１を除去した後、スペーサ準備層４０４１上にレジスト膜５０２を形成し、領域２０１ｃにおけるレジスト膜５０２だけを除去する。そして、この状態でエッチングを実施し、領域２０１ｃにおけるスペーサ準備層４０４１を除去する。これにより、スペーサ層４０４が完成する。なお、本実施の形態においては、スペーサ準備層４０４１を除去する領域２０１ｃは緑色領域に相当する。
【００３４】
スペーサ層４０４の形成におけるエッチングは、例えば、ウェハー面にレジスト剤を塗布し、露光前ベーク（プリベーク）の後、ステッパなどの露光装置を用いて露光を行い、レジスト現像および最終ベーク（ポストベーク）によりレジスト膜５０１、５０２を形成し、４フッ化メタン（ＣＦ４）系のエッチングガスを用い実行される。
図２（ｂ）に示すように、レジスト膜５０２を除去し、スペーサ層４０４および酸化チタン膜４０３の表面に対し、酸化チタン膜４０５、４０７、４０９、４１１および酸化シリコン膜４０６、４０８、４１０、４１２を交互に積層し、λ／４多層膜を形成する。これにより、各撮像画素の透過光波長域に対応する積層膜干渉フィルタ３０６が完成する。
【００３５】
なお、酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１および酸化シリコン膜４０２、４０６、４０８、４１０、４１２の形成方法については、後述するが、両膜４０１、４０３、４０５、４０７、４０９、４１１、４０２、４０６、４０８、４１０、４１２は、それぞれが結晶構造がアモルファス構造となっている。
次に、図３（ａ）に示すように、積層膜干渉フィルタ３０６上に対し、領域２０１ａ、２０１ｂ、２０１ｃ毎に集光レンズ３０７を形成する。このようにして、固体撮像装置における撮像画素領域２０１が完成する。なお、図３（ｂ）に示すように、本実施の形態に係る固体撮像装置１０１は、図１（ａ）〜図１（ｃ）、図２（ａ）および図２（ｂ）、図３（ａ）で示した撮像画素領域２０１の他に、垂直シフトレジスタ２０２、水平シフトレジスタ２０３、出力アンプ２０４および駆動回路２０５がｎ型半導体基板３０１に形成され構成されている。
【００３６】
２．カメラの構成
本実施の形態では、上記固体撮像装置１０１を用い、カメラ１を構成する。その構成について、図４を用い説明する。
図４に示すように、本実施の形態に係るカメラ１は、上記固体撮像装置１０１の他に、レンズ１０２、色信号合成部１０３、映像信号作成部１０４および素子駆動部１０５などから構成される。
【００３７】
集光レンズ１０２は、カメラ１に入射した光を固体撮像装置１０１における撮像画素領域２０１に集光する。固体撮像装置１０１は、フォトダイオード３０３の入射光量に応じた色信号を生成する。素子駆動部１０５は、固体撮像装置１０１から上記色信号を取り出す。
色信号合成部１０３では、固体撮像装置１０１から入力された色信号に対し、色シェーディングを施す。映像信号作成部１０４は、色信号合成部１０３において色シェーディングを施された色信号からカラー映像信号を生成する。このようにして生成されたカラー映像信号は、最終的に、カラー画像データとして記録媒体に記録される。
【００３８】
３．積層膜干渉フィルタ３０６を構成する酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１および酸化シリコン膜４０２、４０６、４０８、４１０、４１２の成膜方法
本実施の形態に係る固体撮像装置１０１の製造方法で採用する酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１および酸化シリコン膜４０２、４０６、４０８、４１０、４１２の反応性マグネトロン直流スパッタリングを用いた成膜方法について、４例をあげて説明する。
【００３９】
（１）実施の形態１に係る成膜方法
本実施の形態においては、反応性マグネトロン直流スパッタリング装置を用い、プラズマの発生とイオンの加速とを一緒に行うことにより（反応性マグネトロンＤＣスパッタリング法を用い）、積層膜干渉フィルタ３０６を構成する膜４０１〜４１２を成膜する。具体的には、次の通りである。
【００４０】
本実施の形態に係る成膜方法では、スパッタチャンバ内を酸素およびアルゴン雰囲気とし、チタンまたはシリコンをターゲットとして、ＤＣ電源を用いターゲットにＤＣ電圧を印加する。ＤＣ電源は、ターゲットにパルス状のＤＣ電圧を印加する。また、成膜条件については、次のとおりである。
（酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１の成膜条件）
・ターゲット；チタンターゲット
・酸素；２０〜９０［ｓｃｃｍ］（例えば、４０［ｓｃｃｍ］）
・アルゴン；５〜２０［ｓｃｃｍ］（例えば、１０［ｓｃｃｍ］）
・圧力；０．３〜０．５［Ｐａ］（例えば、０．４［Ｐａ］）
・パワー；６〜１０［ｋＷ］（例えば、９［ｋＷ］）
・ＤＣパルス周波数；１〜１００［Ｈｚ］（例えば、５０［Ｈｚ］）
・成膜温度；０〜２００［℃］（例えば、２５［℃］）
（酸化シリコン膜４０２、４０６、４０８、４１０、４１２の成膜条件）
・ターゲット；シリコンターゲット
・酸素；３０〜１００［ｓｃｃｍ］（例えば、４５［ｓｃｃｍ］）
・アルゴン；５〜３０［ｓｃｃｍ］（例えば、１５［ｓｃｃｍ］）
・圧力；１．０〜１．５［Ｐａ］（例えば、１．２［Ｐａ］）
・パワー；２．５〜４［ｋＷ］（例えば、３［ｋＷ］）
・ＤＣパルス周波数；１〜１００［Ｈｚ］（例えば、５０［Ｈｚ］）
・成膜温度；０〜２００［℃］（例えば、２５［℃］）
ここで、本実施の形態に係る成膜方法では、図５（ａ）および図５（ｂ）に示すように、酸素分圧を高めスパッタ成膜時のチャンバ内の酸素量を増やす（酸素分圧比を６０［％］以上にする）ことにより、スパッタされた金属原子が十分酸化する状態に制御することができ、膜厚および屈折率の画素内均一性を、±２．０［％］以下とすることができる。また、酸素分圧を上げすぎる（酸素分圧比を８５［％］よりも高くする）とアルゴン原子によるターゲットへのスパッタ効率が低下する。
【００４１】
よって、本実施の形態に係る成膜方法では、酸素分圧比を６０［％］以上８６［％］以下の範囲内で設定することが適切である。
また、本実施の形態に係る成膜方法では、図６（ａ）および図６（ｂ）に示すように、室温で成膜することにより、膜の結晶状態を表面ラフネスの少ないアモルファス状態に制御することができ、膜厚および屈折率の画素内均一性を±２．０［％］以下とすることができる。
【００４２】
また、成膜温度を０［℃］以上２５０［℃］以下の範囲（低温）とすることにより、膜の結晶状態を大きな結晶粒ではなく微結晶とアモルファス状態が混在した状態で制御することができ、上記同様に膜厚および屈折率の画素内均一性を±２．０［％］以下とすることができる。なお、「室温」とは、例えば、ＪＩＳ  Ｋ  ００５０で規定の５〜３５［℃］の範囲内をいう。
【００４３】
（２）実施の形態２に係る成膜方法
本実施の形態においては、反応性マグネトロン直流スパッタリング装置を用い、積層膜干渉フィルタ３０６を構成する膜４０１〜４１２を成膜する。本実施の形態に係る成膜機構について、図７を用い説明する。
図７（ａ）に示すように、従来技術に係る成膜方法では、メタルターゲットを用いてターゲット材料の金属元素をスパッタし、高エネルギのプラズマ中で金属原子と酸素元素を反応させる反応性スパッタ法を用いるため、酸化チタンあるいは酸化シリコンのスパッタ粒子は金属元素と酸素元素との反応際に消費し切れなかったエネルギを有する。そのため、従来の成膜方法では、スパッタ粒子の自由エネルギが大きくなり、基板到達後の自由行程が大きくなり、スパッタ粒子が凝集してしまう。よって、従来技術に係る成膜方法を用いる場合には、凝集した領域での膜厚が厚くなり、膜厚の画素内均一性を改善するための課題となる。
【００４４】
図７（ｂ）に示すように、上記従来技術に対し、本実施の形態に係る成膜方法では、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際し、初期成膜の段階で、基板上への密着性を向上させることで成膜中のスパッタ粒子の移動が小さくなる状態に制御することができ、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。成膜条件としては、ＤＣパワーを上げる、あるいは、成膜圧力を下げることである。
具体的には、次の通りである。
【００４５】
本実施の形態に係る成膜方法では、スパッタチャンバ内を酸素およびアルゴン雰囲気とし、チタンまたはシリコンをターゲットとして、ＤＣ電源を用いターゲットにＤＣ電圧を印加する。ＤＣ電源は、ターゲットにパルス状のＤＣ電圧を印加する。
また、成膜条件については、初期成膜の段階（初期成膜サブステップ）である膜厚が１０［ｎｍ］相当となるまでは、次のとおりである。
（酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１の成膜条件）
・ターゲット；チタンターゲット
・酸素；２０〜９０［ｓｃｃｍ］（例えば、４５［ｓｃｃｍ］）
・アルゴン；５〜２０［ｓｃｃｍ］（例えば、１０［ｓｃｃｍ］）
・圧力；０．０５〜０．３［Ｐａ］（例えば、０．２［Ｐａ］）
・パワー；１０〜１５［ｋＷ］（例えば、１２［ｋＷ］）
・ＤＣパルス周波数；１〜１００［Ｈｚ］（例えば、５０［Ｈｚ］）
・成膜温度；０〜２００［℃］（例えば、２５［℃］）
（酸化シリコン膜４０２、４０６、４０８、４１０、４１２の成膜条件）
・ターゲット；シリコンターゲット
・酸素；３０〜１００［ｓｃｃｍ］（例えば、５０［ｓｃｃｍ］）
・アルゴン；５〜３０［ｓｃｃｍ］（例えば、１５［ｓｃｃｍ］）
・圧力；０．４〜１．０［Ｐａ］（例えば、０．６［Ｐａ］）
・パワー；４〜１５［ｋＷ］（例えば、９［ｋＷ］）
・ＤＣパルス周波数；１〜１００［Ｈｚ］（例えば、５０［Ｈｚ］）
・成膜温度；０〜２００［℃］（例えば、２５［℃］）
膜厚が１０［ｎｍ］相当となって以降、所定の膜厚となるまでの成膜条件には、例えば、上記実施の形態１の成膜条件を用いる。
【００４６】
本実施の形態に係る成膜方法のように、スパッタリング法を用いて形成した基板上に酸化シリコン膜について、図８を用い説明する。
図８（ａ）、（ｂ）に示すように、実施の形態に係る成膜方法では、従来技術に係る条件を用いた場合に比べて、膜表面のラフネスを低減することができ、ひいては画素内の膜厚均一性を高めることができる。
【００４７】
なお、酸化チタン膜の成膜についても、同様である。
（３）実施の形態３に係る成膜方法
本実施の形態においては、反応性マグネトロン直流スパッタリング装置を用い、積層膜干渉フィルタ３０６を構成する膜４０１〜４１２を成膜する。本実施の形態に係る成膜方法の機構について、図９を用い説明する。
【００４８】
本実施の形態に係る成膜においては、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際し、互いの間に成膜を中断する期間を入れた状態で、分割された複数の成膜サブステップの実行を経て各要素膜（酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１および酸化シリコン膜４０２、４０６、４０８、４１０、４１２）の成膜を行う。
【００４９】
図９に示すように、本実施の形態に係る成膜方法を採用する場合には、初期の成膜段階で成膜した膜を固定することができ、あわせて薄膜に分割して成膜することができるので、膜表面ラフネスを低減できる。よって、本実施の形態に係る成膜方法では、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。
具体的には、次の通りである。
【００５０】
本実施の形態に係る成膜方法では、スパッタチャンバ内を酸素およびアルゴン雰囲気とし、チタンまたはシリコンをターゲットとして、ＤＣ電源を用いターゲットにＤＣ電圧を印加する。ＤＣ電源は、ターゲットにパルス状のＤＣ電圧を印加する。また、成膜条件については、膜厚１０［ｎｍ］から８０［ｎｍ］までに成膜を中断する期間を挿入し、２分割以上に分割成膜をする。成膜条件としては、例えば、上記実施の形態１に係る成膜方法の成膜条件を用いることができるが、成膜条件は各成膜サブステップ毎に異なることとしてもよい。
【００５１】
（４）実施の形態４に係る成膜方法
本実施の形態に係る成膜方法では、反応性マグネトロン直流スパッタリング装置を用い、積層膜干渉フィルタ３０６を構成する膜４０１〜４１２を成膜する。
実施の形態４に係る成膜方法の機構について、図１０を用い説明する。
図１０に示すように、本実施の形態に係る成膜方法では、光学干渉フィルタの形成ステップにおけるスパッタリング法を用いた要素膜の積層形成に際し、構成中の最上となる膜の成膜サブステップにおいて、スパッタ粒子の移動をしやすい状態に制御することができる。このため、本実施の形態に係る成膜方法を採用する場合には、より一層の膜表面ラフネスの低減が可能となり、当該要素膜における膜厚の画素内均一性を高く（±２．０［％］以下）することができる。本実施の形態に係る成膜方法における成膜条件としては、ＤＣパワーを下げること、あるいは、成膜圧力を上げるという条件を採用することができる。
【００５２】
具体的には、次の通りである。
本実施の形態に係る成膜方法では、スパッタチャンバ内を酸素およびアルゴン雰囲気とし、チタンまたはシリコンをターゲットとして、ＤＣ電源を用いターゲットにＤＣ電圧を印加する。ＤＣ電源は、ターゲットにパルス状のＤＣ電圧を印加する。
成膜条件については、最上となる膜の成膜以外の成膜を行うサブステップでは、例えば、上記実施の形態１に係る成膜条件を採用することができる。そして、構成中の最上となる膜の成膜サブステップでの成膜条件としては、例えば、次の条件を採用することができる。
（酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１の成膜条件）
・ターゲット；チタンターゲット
・酸素；２０〜９０［ｓｃｃｍ］（例えば、３５［ｓｃｃｍ］）
・アルゴン；５〜２０［ｓｃｃｍ］（例えば、１０［ｓｃｃｍ］）
・圧力；０．５〜１．０［Ｐａ］（例えば、０．８［Ｐａ］）
・パワー；１〜３［ｋＷ］（例えば、２［ｋＷ］）
・ＤＣパルス周波数；１〜１００［Ｈｚ］（例えば、５０［Ｈｚ］）
・成膜温度；０〜２００［℃］（例えば、２５［℃］）
（酸化シリコン膜４０２、４０６、４０８、４１０、４１２の成膜条件）
・ターゲット；シリコンターゲット
・酸素；３０〜１００［ｓｃｃｍ］（例えば、４０［ｓｃｃｍ］）
・アルゴン；５〜３０［ｓｃｃｍ］（例えば、１５［ｓｃｃｍ］）
・圧力；１．５〜２．５［Ｐａ］（例えば、２．０［Ｐａ］）
・パワー；１〜２．５［ｋＷ］（例えば、２［ｋＷ］）
・ＤＣパルス周波数；１〜１００［Ｈｚ］（例えば、５０［Ｈｚ］）
・成膜温度；０〜２００［℃］（例えば、２５［℃］）
なお、上記実施の形態１〜実施の形態４に係る成膜方法を組み合わせて、各膜４０１、４０２、４０３、４０５、４０６、４０７、４０８、４０９、４１０、４１１、４１２）を積層形成することにすれば、より効果的である。
（その他の事項）
上記実施の形態１〜４およびそれらの組み合わせに係る各方法を採用する場合には、直径φ２００［ｍｍ］以上の基板を適用する場合においても、膜厚および屈折率の画素内均一性の向上を図ることができ、上記従来技術に係る成膜のように蒸着法を用いる場合に比べ優位である。このような優位性は、直径φ３００［ｍｍ］以上の基板を対象とする場合には、より一層顕著なものとなる。
【００５３】
また、上記実施の形態に係る成膜方法を採用する固体撮像装置の製造方法では、撮像画素２０１の一辺の大きさが４［μｍ］よりも小さいサイズ構成の場合に対しても、上記優位性を有するものであり、微細なフォトダイオード３０３へのダメージを軽減しながら積層膜干渉フィルタ３０６を形成することができる。
さらに、撮像画素２０１の数が２００万［画素］以上の固体撮像装置１０１に対し上記実施の形態１〜４およびこれらの組み合わせに係る各方法を採用すれば、画素間での光学特性面でのバラツキが小さく、高い画素内均一性を得ることができる。
【００５４】
なお、上記実施の形態１〜４などでは、酸化チタン膜４０１、４０３、４０５、４０７、４０９、４１１および酸化シリコン膜４０２、４０６、４０８、４１０、４１２の両方の成膜に対し、スパッタリング法を採用したが、少なくとも一方の種類の層形成にスパッタリング法を採用するようにすれば、その分だけ膜厚および屈折率の画素内均一性を向上させることが可能となり、光学特性の向上に寄与することになる。
【産業上の利用可能性】
【００５５】
本発明は、優れた光学特性を有する積層膜干渉フィルタを有する固体撮像装置、および当該固体撮像装置を備えるカメラを、高い歩留まりであって、且つ、低い製造コストを以って製造するのに有用である。
【図面の簡単な説明】
【００５６】
【図１】実施の形態に係る固体撮像装置１０１の製造過程を示す模式断面図である。
【図２】実施の形態に係る固体撮像装置１０１の製造過程を示す模式断面図である。
【図３】実施の形態に係る固体撮像装置１０１の製造過程を示す模式断面図である。
【図４】実施の形態に係る固体撮像装置１０１を構成中に備えるディジタルスティルカメラ１を示すブロック構成図である。
【図５】積層膜干渉フィルタ３０６の形成に係る酸化チタン膜および酸化シリコン膜の膜厚均一性と酸素分圧の特性図である。
【図６】積層膜干渉フィルタ３０６の形成に係る酸化チタン膜および酸化シリコン膜の膜厚均一性とＸ線反射強度と成膜温度の特性図である。
【図７】積層膜干渉フィルタ３０６の形成に係る初期成膜サブステップを示す模式図である。
【図８】積層膜干渉フィルタ３０６の表面電子顕微鏡写真である。
【図９】積層膜干渉フィルタ３０６の形成に係る分割成膜サブステップを示す模式図である。
【図１０】積層膜干渉フィルタ３０６の形成に係る最上となる膜の成膜サブステップを示す模式図である。
【図１１】従来技術に係る固体撮像装置９の構成を示す模式断面図である。
【符号の説明】
【００５７】
１．カメラ
１０１．固体撮像装置
１０２．レンズ
１０３．色信号合成部
１０４．映像信号作成部
１０５．素子駆動部
２０１．撮像画素領域
２０２．垂直シフトレジスタ
２０３．水平シフトレジスタ
２０４．出力アンプ
２０５．駆動回路
３０１．ｎ型半導体層
３０２．ｐ型半導体層
３０３．フォトダイオード
３０４．層間絶縁膜
３０５．遮光膜
３０６．積層膜干渉フィルタ
３０７．集光レンズ
４０１、４０３、４０５、４０７、４０９、４１１．酸化チタン膜
４０２、４０６、４０８、４１０、４１２．酸化シリコン膜
４０４．スペーサ層
５０１、５０２．レジスト膜
【図１】
2008159679.tif 000003
【図２】
2008159679.tif 000004
【図３】
2008159679.tif 000005
【図４】
2008159679.tif 000006
【図５】
2008159679.tif 000007
【図６】
2008159679.tif 000008
【図７】
2008159679.tif 000009
【図９】
2008159679.tif 000010
【図１０】
2008159679.tif 000011
【図１１】
2008159679.tif 000012
【図８】
2008159679.tif 000013