(57)【要約】【課題】  電極パッドを高密度で配置することができるとともに、接続不良が生じるのを効果的に防止できるセラミック基板を提供することを目的とする。【解決手段】  電極パッド６，７が形成されている外層３の貫通穴９Ａを互いに隣接する内層４の貫通穴９Ｂよりも小さい面積で形成し、当該貫通穴９Ａ全体を電極パッド６，７に対向させる。これにより、貫通穴９Ａ内の導電材料１０が電極パッド６，７からはみ出すのを防止できるので、電極パッド６，７を高密度で配置した場合であっても、接続不良が生じるのを効果的に防止できる。また、互いに隣接する内層４の貫通穴９Ｂを外層３の貫通穴９Ａよりも大きい面積で形成することにより、隣接する内層４同士の貫通穴９Ｂの位置がずれた場合であっても、これらの隣接する内層４の各貫通穴９Ｂに充填されている導電材料１０同士が接触しなくなるのを抑制でき、接続不良が生じるのをより効果的に防止できる。【選択図】  図１
2008294337.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されることにより、１対の外層及びこれらの１対の外層間に挟まれた互いに隣接する２以上の内層を備え、各層に形成された貫通穴内に互いに導通する導電材料が充填されたセラミック基板であって、
一方の上記外層の表面に電極パッドが形成され、
上記一方の外層に形成されている上記貫通穴は、その面積が互いに隣接する上記内層にそれぞれ形成されている上記貫通穴の面積よりも小さく、その全体が上記電極パッドに対向していることを特徴とするセラミック基板。
【請求項２】
上記セラミック基板は、コンタクトプローブを有するプローブカードに用いられ、
上記電極パッドに上記コンタクトプローブが接続されることを特徴とする請求項１に記載のセラミック基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板に係り、さらに詳しくは、複数のセラミック層が積層されることにより形成され、各層に形成された貫通穴内に互いに導通する導電材料が充填されたセラミック基板に関するものである。
【背景技術】
【０００２】
プローブカードなどの各種電子部品を構成する基板として、複数のセラミック層が積層されることにより形成されたセラミック基板が知られている。セラミック基板は、積層された複数のグリーンシートを焼成することにより形成され、焼成によって各グリーンシートがセラミック層となる。焼成によって形成されたセラミック基板には、通常、１対の外層及びこれらの１対の外層間に挟まれた２以上の内層が、それぞれセラミック層として備えられている。
【０００３】
このようなセラミック基板の１対の外層間を電気的に接続する方法として、各セラミック層に貫通穴を形成し、それらの貫通穴内に互いに導通する導電材料を充填することにより、セラミック基板を厚さ方向に貫通する貫通配線を形成する方法が知られている（例えば、特許文献１）。
【０００４】
図３は、従来のセラミック基板２０１の一例を示した断面図であり、焼成後の状態を示している。図３に示すように、焼成後のセラミック基板２０１は、１対の外層２０３及びこれらの１対の外層２０３間に挟まれた複数の内層２０４を備え、これらの各セラミック層２０３，２０４に形成された貫通穴２０９内に導電材料２１０が充填されている。
【０００５】
この例では、焼成したセラミック基板２０１でプローブカードを構成する場合が示されており、焼成後のセラミック基板２０１の１対の外層２０３には、それぞれ電極パッド２０６，２０７が形成されるとともに、一方の外層２０３に形成された電極パッド２０６上には、半導体ウエハの電極に接触させるためのコンタクトプローブ２０５が取り付けられる。
【特許文献１】特開２００６−２６９６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
セラミック基板２０１の各セラミック層２０３，２０４に形成されている貫通穴２０９の面積が大きい場合には、外層２０３の貫通穴２０９に充填されている導電材料２１０の表面の一部が電極パッド２０６，２０７からはみ出した状態となり、導電材料２１０の腐食の原因となるおそれがある。また、近年の半導体ウエハにおける電極の高密度化に伴い、コンタクトプローブ２０５を高密度で設けた場合には、コンタクトプローブ２０５が取り付けられる電極パッド２０６間の距離が短くなるため、電極パッド２０６からはみ出した導電材料２１０が隣接する電極パッド２０６に接触し、接続不良が生じるおそれがある。
【０００７】
しかしながら、上記のような問題を解決するために、セラミック基板２０１の各セラミック層２０３，２０４に形成されている貫通穴２０９の面積を小さくした場合には、図３に示すように、貫通穴２０９の位置がずれたときに、隣接するセラミック層２０３，２０４の各貫通穴２０９に充填されている導電材料２１０同士が接触せず、接続不良が生じるおそれがある。
【０００８】
本発明は、上記の事情に鑑みてなされたものであり、電極パッドを高密度で配置することができるとともに、接続不良が生じるのを効果的に防止できるセラミック基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の本発明によるセラミック基板は、複数のセラミック層が積層されることにより、１対の外層及びこれらの１対の外層間に挟まれた互いに隣接する２以上の内層を備え、各層に形成された貫通穴内に互いに導通する導電材料が充填されたセラミック基板であって、一方の上記外層の表面に電極パッドが形成され、上記一方の外層に形成されている上記貫通穴が、その面積が互いに隣接する上記内層にそれぞれ形成されている上記貫通穴の面積よりも小さく、その全体が上記電極パッドに対向して構成される。
【００１０】
このような構成によれば、電極パッドが形成されている外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく、その全体が電極パッドに対向しているので、貫通穴内の導電材料が電極パッドからはみ出すのを防止できる。これにより、電極パッドを高密度で配置した場合であっても、導電材料が電極パッドからはみ出して隣接する電極パッドに接触することがないので、接続不良が生じるのを効果的に防止できる。
【００１１】
また、１対の外層間に挟まれた互いに隣接する内層に形成されている貫通穴の面積は、電極パッドが形成されている外層の貫通穴の面積よりも大きいので、隣接する内層同士の貫通穴の位置がずれた場合であっても、これらの隣接する内層の各貫通穴に充填されている導電材料同士が接触しなくなるのを抑制できる。これにより、接続不良が生じるのをより効果的に防止できる。
【００１２】
第２の本発明によるセラミック基板は、上記構成に加えて、上記セラミック基板は、コンタクトプローブを有するプローブカードに用いられ、上記電極パッドに上記コンタクトプローブが接続されるように構成される。
【００１３】
このような構成によれば、コンタクトプローブが接続される電極パッドに対向する外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく形成される。コンタクトプローブが接続される電極パッドは、各コンタクトプローブに対応付けて高密度で形成される場合があり、そのような場合には、隣接する電極パッド間の距離を短くしなければならず、各電極パッドをあまり大きく形成することができないため、貫通穴内の導電材料が電極パッドからはみ出しやすくなる。
【００１４】
このような場合であっても、本発明の構成によれば、コンタクトプローブが接続される電極パッドに対向する外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく、その全体が電極パッドに対向しているので、貫通穴内の導電材料が電極パッドからはみ出すのを効果的に防止できる。
【発明の効果】
【００１５】
本発明によれば、電極パッドが形成されている外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく、その全体が電極パッドに対向しているので、貫通穴内の導電材料が電極パッドからはみ出すのを防止でき、電極パッドを高密度で配置した場合であっても、接続不良が生じるのを効果的に防止できる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
図１は、本発明の実施の形態１によるセラミック基板１の一例を示した断面図である。このセラミック基板１は、複数のグリーンシートを積層して焼成することにより形成されており、焼成後の各グリーンシートがセラミック層２を形成している。焼成後のセラミック基板１には、セラミック層２として１対の外層３及びこれらの１対の外層３間に挟まれた２以上の内層４が備えられている。
【００１７】
本実施の形態では、焼成したセラミック基板１が、コンタクトプローブ５を有するプローブカードに用いられる。セラミック基板１の１対の外層３を構成している第１外層３Ａ及び第２外層３Ｂには、それぞれ内層４とは反対側の面、すなわち表面３Ｃに複数の電極パッド６，７が形成される。第１外層３Ａに形成される各電極パッド６には、検査対象物としての半導体ウエハの電極に接触させるためのコンタクトプローブ５が取り付けられる。
【００１８】
コンタクトプローブ５が取り付けられる各電極パッド６は、セラミック基板１内に形成された貫通配線８を介して、それぞれ第２外層３Ｂに形成される電極パッド７に接続される。第２外層３Ｂに形成される各電極パッド７は、当該セラミック基板１を保持するメイン基板を介して、半導体ウエハに形成されている集積回路の電気的特性を検査するためのテスター装置（図示せず）に接続される。
【００１９】
セラミック基板１内に形成された貫通配線８は、各セラミック層２に形成されたビアホールと呼ばれる貫通穴９内に充填されている導電材料１０が、互いに導通されることにより形成されている。セラミック層２はグリーンシートのときと比べて脆いため、各貫通穴９は焼成前の各グリーンシートに形成され、これらの貫通穴９に導電材料１０を充填して各グリーンシートを積層した後、焼成するといった態様でセラミック基板１が形成される。なお、上記導電材料１０としては、例えば銀パラジウム合金が用いられる。
【００２０】
各貫通穴９のうち外層３に形成されている貫通穴９Ａは、その面積が対応する電極パッド６，７よりも小さく形成されており、当該貫通穴９Ａ全体が対応する電極パッド６，７に対向している。一方、各貫通穴９のうち内層４に形成されている貫通穴９Ｂは、その面積が各外層３に形成されている貫通穴９Ａよりも大きく、隣接する内層４に形成されている貫通穴９Ｂの少なくとも一部に対向している。また、外層３に隣接する内層４に形成されている貫通穴９Ｂには、当該外層３に形成されている貫通穴９Ａの全体が対向している。
【００２１】
この例では、各外層３の貫通穴９Ａが互いに同一形状で形成されるとともに、各内層４の貫通穴９Ｂが互いに同一形状で形成されている。なお、各内層４に形成されている貫通穴９Ｂの面積は、電極パッド６，７の面積よりも小さくてもよいし、大きくてもよい。
【００２２】
本実施の形態では、電極パッド６，７が形成されている外層３の貫通穴９Ａの面積が、互いに隣接する内層４に形成されている貫通穴９Ｂの面積よりも小さく、その全体が電極パッド６，７に対向しているので、貫通穴９Ａ内の導電材料１０が電極パッド６，７からはみ出すのを防止できる。これにより、電極パッド６，７を高密度で配置した場合であっても、導電材料１０が電極パッド６，７からはみ出して隣接する電極パッド６，７に接触することがないので、接続不良が生じるのを効果的に防止できる。
【００２３】
また、１対の外層３間に挟まれた互いに隣接する内層４に形成されている貫通穴９Ｂの面積は、電極パッド６，７が形成されている外層３の貫通穴９Ａの面積よりも大きいので、隣接する内層４同士の貫通穴９Ｂの位置がずれた場合であっても、これらの隣接する内層４の各貫通穴９Ｂに充填されている導電材料１０同士が接触しなくなるのを抑制できる。これにより、接続不良が生じるのをより効果的に防止できる。
【００２４】
特に、本実施の形態では、コンタクトプローブ５が接続される電極パッド６に対向する外層３の貫通穴９Ａの面積が、互いに隣接する内層４に形成されている貫通穴９Ｂの面積よりも小さく形成されている。コンタクトプローブ５が接続される電極パッド６は、各コンタクトプローブ５に対応付けて高密度で形成される場合があり、そのような場合には、隣接する電極パッド６間の距離を短くしなければならず、各電極パッド６をあまり大きく形成することができないため、貫通穴９Ａ内の導電材料１０が電極パッド６からはみ出しやすくなる。
【００２５】
このような場合であっても、本実施の形態では、コンタクトプローブ５が接続される電極パッド６に対向する外層３の貫通穴９Ａの面積が、互いに隣接する内層４に形成されている貫通穴９Ｂの面積よりも小さく、その全体が電極パッド６に対向しているので、貫通穴９Ａ内の導電材料１０が電極パッド６からはみ出すのを効果的に防止できる。
【００２６】
なお、外層３に対して各電極パッド６，７及び各コンタクトプローブ５を取り付ける位置は予め定められている。例えば、第１外層３Ａに対する各電極パッド６及び各コンタクトプローブ５の取付位置は、半導体ウエハの電極の位置に応じて予め定められている。また、第２外層３Ｂに対する各電極パッド７の取付位置は、当該電極パッド７に接続されるメイン基板に形成された接続端子の位置に応じて予め定められている。
【００２７】
しかし、焼成前の各グリーンシートに貫通穴９を形成した後、それらのグリーンシートを積層して焼成することによりセラミック基板１を形成した場合には、焼成時にグリーンシートが収縮し、焼成後のセラミック層２に形成されている貫通穴９の位置が、焼成前のグリーンシートに形成されている貫通穴９に対してずれてしまう。そのため、予め定められた取付位置に各電極パッド６，７及び各コンタクトプローブ５を取り付けた場合、外層３の貫通穴９Ａに充填されている導電材料１０が、当該外層３に形成された電極パッド６，７からはみ出してしまう可能性が高い。
【００２８】
本実施の形態では、電極パッド６，７が形成されている外層３の貫通穴９Ａの面積が比較的小さいので、焼成時の収縮に伴って貫通穴９Ａの位置が多少ずれた場合であっても、貫通穴９Ａの一部が電極パッド６，７に対向しなくなるのを抑制でき、貫通穴９Ａ内の導電材料１０が電極パッド６，７からはみ出すのを効果的に防止できる。
【００２９】
実施の形態２．
実施の形態１では、１対の外層３間に挟まれた全ての内層４の貫通穴９Ｂが、互いに同一形状で形成された構成について説明した。これに対して、実施の形態２では、一部の内層４の貫通穴９Ｂが、その内層４に隣接する他の内層４の貫通穴９Ｂとは異なる形状で形成されている。
【００３０】
図２は、本発明の実施の形態２によるセラミック基板１０１の一例を示した断面図である。本実施の形態では、一部の内層４の貫通穴９Ｂの形状が異なる点を除けば、実施の形態１のセラミック基板１と同様の構成を有しているので、同様の構成については図に同一符号を付して説明を省略することとする。
【００３１】
このセラミック基板１０１では、１対の外層３間に挟まれた内層４のうち一部の内層４Ａの貫通穴９Ｂが、他の内層４Ｂの貫通穴９Ｂとは異なる形状で形成されている。この例では、一部の内層４Ａの貫通穴９Ｂが外層３の貫通穴９Ａと同一形状で形成されることにより、他の内層４Ｂの貫通穴９Ｂよりも小さい形状となっている。上記他の内層４Ｂの貫通穴９Ｂは互いに同一形状で形成されている。ただし、上記一部の内層４Ａの貫通穴９Ｂは、外層３の貫通穴９Ａと同一形状で形成されるような構成に限らず、外層３の貫通穴９Ａよりも大きい形状であってもよいし、小さい形状であってもよい。
【００３２】
このように、１対の外層３間に挟まれた内層４のうち一部の内層４Ａの貫通穴９Ｂの形状が、他の内層４Ｂの貫通穴９Ｂの形状とは異なる場合であっても、図２の例のように、上記他の内層４Ｂに含まれる互いに隣接する内層４Ｂにそれぞれ形成された貫通穴９Ｂの面積が、外層３の貫通穴９Ａの面積よりも大きいような構成であれば、これらの隣接する内層４の各貫通穴９Ｂに充填されている導電材料１０同士の接続不良を抑制できる。
【００３３】
本実施の形態のように、一部の内層４Ａの貫通穴９Ｂを他の内層４Ｂの貫通穴９Ｂよりも小さい面積で形成すれば、貫通穴９Ｂ内に充填する導電材料１０の量を減少させることができるので、実施の形態１のように全ての内層４の貫通穴９Ｂを同一形状で形成するような構成と比べて、製造コストを低減できる。
【００３４】
以上の実施の形態では、１対の外層３の各貫通穴９Ａの面積が、内層４の貫通穴９Ｂの面積よりも小さい場合について説明したが、このような構成に限らず、第１外層３Ａ又は第２外層３Ｂの一方に形成されている貫通穴９Ａのみが、内層４の貫通穴９Ｂの面積よりも小さい面積で形成されるような構成であってもよい。
【００３５】
また、以上の実施の形態では、セラミック基板１，１０１がプローブカードに用いられる場合について説明したが、本発明のセラミック基板は、プローブカード以外の各種電子部品に適用可能である。
【図面の簡単な説明】
【００３６】
【図１】図１は、本発明の実施の形態１によるセラミック基板の一例を示した断面図である。
【図２】本発明の実施の形態２によるセラミック基板の一例を示した断面図である。
【図３】従来のセラミック基板の一例を示した断面図であり、焼成後の状態を示している。
【符号の説明】
【００３７】
１，１０１  セラミック基板
２  セラミック層
３  外層
４  内層
５  コンタクトプローブ
６，７  電極パッド
９  貫通穴
１０  導電材料
【図１】
2008294337.tif 000003
【図２】
2008294337.tif 000004
【図３】
2008294337.tif 000005