(57)【要約】【課題】複数の利得モードを持つ無線通信用の増幅回路において、低消費電力、低歪特性、低雑音特性が両立でき、かつ整合回路を共用することができる。【解決手段】２つ以上の利得モードを持ち、高周波信号を信号電流に変換する電流変換回路と、制御信号電圧に応じ、電流変換回路の出力電流を第１および第２出力部に選択的に出力する利得制御回路と、第１、第２、および第３ノード間に任意のインピーダンスを持つインピーダンス素子が接続されたインピーダンス回路と、入力部が利得制御回路の第１出力と接続され、出力部がインピーダンス回路の第１ノードに接続されたスイッチ回路と、増幅回路の主な負荷インピーダンスとを備え、インピーダンス回路の第２ノードが利得制御回路の第２出力と接続され、利得制御信号により利得を切替えることを特徴とする。【選択図】図１
2008277882.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上の利得モードを持ち、高周波信号の入力部を備え、入力信号を信号電流に変換し、電流出力部を備えた電流変換回路と、
制御信号入力部と第１、第２出力部を備え、制御信号に応じ電流変換回路の出力電流を、第１及び第２出力部に選択的に出力する利得制御回路と、
第１、第２、第３ノードを備え、各ノード間に任意のインピーダンスを持つインピーダンス素子が接続されたインピーダンス回路と、
入出力部を備え、入力部が利得制御回路の第１出力と接続され、出力部がインピーダンス回路の第１ノードに接続されたスイッチ回路と、
主な負荷となる負荷インピーダンスと、を備え、
インピーダンス回路の第２ノードが利得制御回路の第２出力と接続され、利得制御信号により利得を切替えることを特徴とした、増幅回路。
【請求項２】
制御信号に応じて電気的にオン／オフするスイッチと、任意のインピーダンスを持つ第２インピーダンス素子が、互いに直列接続されたインピーダンス可変回路と、を備え、
利得制御回路の第１出力と接続されることを特徴とする、請求項１に記載の増幅回路。
【請求項３】
前記第２インピーダンス素子が、抵抗、コンデンサ、およびインダクタの受動素子のうち、一つ以上の素子の組合せであることを特徴とする、請求項２に記載の増幅回路。
【請求項４】
インピーダンス回路の第１および第３ノード間にＭＯＳトランジスタが直列接続され、第２ノードが共通接続部と接続されることを特徴とする、請求項２に記載の増幅回路。
【請求項５】
３つ以上の利得モードを持ち、利得が１未満の時に、入力部から出力部の間に設けたスルースイッチをオンさせ、信号をバイパスすることを特徴とする請求項１に記載の増幅回路。
【請求項６】
複数の利得モードを持ち、前記利得制御回路が２つ以上の出力を持ち、かつ前記インピーダンス回路が前記利得制御回路の出力に応じた数のノードを持ち、各々が対となる相手に電気的に接続され、制御信号に応じて導通させ、ノードを切替えることを特徴とする、請求項２に記載の増幅回路。
【請求項７】
請求項１に記載の増幅回路を用いたことを特徴とする、無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話やＰＨＳなどの無線通信装置の受信機に用いる増幅回路の技術に関し、さらに詳しくは、増幅回路および無線通信装置に関する。
【背景技術】
【０００２】
図１１に従来例の可変利得増幅器を示す。図１１において高周波信号Ｓ２０１は、入力端子２０１を介し、電流変換回路２００に入力される。高周波信号Ｓ２０１は、トランジスタ２０３のベースに入力された後、高周波信号Ｓ２０１に応じた信号電流Ｉ２０２がトランジスタ２０３のコレクタを介して電流変換回路２００の出力端子２０２から出力される。
【０００３】
次に、信号電流Ｉ２０２は、出力端子２０２に共通接続される利得制御回路２０４に入力される。利得制御回路２０４は、エミッタが共通接続された各トランジスタ２０５、２０６から構成される。利得制御回路２０４は、トランジスタ２０５、２０６のベース２０７、２０８に与えられる電圧Ｓ２０７、Ｓ２０８に応じて、選択的に信号電流Ｉ２０２を、トランジスタ２０５、２０６のコレクタ２３０、２３１に、それぞれ出力する。
【０００４】
トランジスタ２０６のコレクタ２３１は、増幅回路の主とする負荷インピーダンス２１５およびインピーダンス回路２０９のノード２１０に接続され、利得信号Ｓ２３１を出力する。一方、トランジスタ２０５のコレクタ２３０は、インピーダンス回路２０９のノード２１１に接続され、利得信号Ｓ２３０を出力する。
【０００５】
ここでインピーダンス回路２０９は、ノード２１０、ノード２１１、および電源に接続される電源ノード２９０の３つのノードで構成される。ノード２１０とノード２１１の間には、所定のインピーダンスを持つインピーダンス素子２１２が接続され、ノード２１１と電源ノード２９０の間には、所定のインピーダンスを持つインピーダンス素子２１３が接続される。ノード２１０と電源ノード２９０間のインピーダンスは、ノード２１１と電源ノード２９０間のインピーダンスよりも、インピーダンス素子２１２のインピーダンス分だけ高く設定されている。負荷回路２１４は、出力端子２１７とのインピーダンス整合のため、整合素子２１６を介して出力端子２１７と電気的に結合している。
【０００６】
高利得モード時は、トランジスタ２０６のベース電圧Ｓ２０８をトランジスタ２０５のベース電圧Ｓ２０７に対し、高く設定することで、トランジスタ２０５がオフ、トランジスタ２０６がオンとなる。この時、信号電流Ｉ２０２は、すべてトランジスタ２０６のコレクタ２３１に流れる信号電流Ｉ２３１に変換される。信号電流Ｉ２３１の全負荷は、負荷インピーダンス２１５と、インピーダンス回路２０９のノード２１０から見たインピーダンスとの並列接続により、決定される。信号電流Ｉ２３１は、この決定された全負荷のインピーダンスにより、コレクタ２３１に現れる利得信号Ｓ２３１に変換され、整合素子２１６を介して、出力端子２１７に出力信号Ｓ２１７として出力される。
【０００７】
ここで、利得信号Ｓ２３１＿は、信号電流Ｉ２３１、インピーダンス素子２１２、２１３におけるそれぞれのインピーダンスＲ２１２、Ｒ２１３、および負荷インピーダンス２１５のインピーダンスＺ２１５を用いて、以下のように示される（ここで、Ａ／／Ｂ＝Ａ＊Ｂ／（Ａ＋Ｂ））。
Ｓ２３１
＝Ｉ２０６＊（Ｚ２１５／／（Ｒ２１２＋Ｒ２１３））    ＝Ｉ２３１＊Ｚ２１５＊（Ｒ２１２＋Ｒ２１３）／（Ｚ２１５＋Ｒ２１２＋Ｒ２１３）
【０００８】
一方、低利得モード時は、トランジスタ２０５のベース電圧Ｓ２０７をトランジスタ２０６のベース電圧Ｓ２０８に対し、高く設定することで、トランジスタ２０６がオフ、トランジスタ２０５がオンとなる。この時、信号電流Ｉ２０２は、すべてトランジスタ２０５のコレクタ２３０に流れる信号電流Ｉ２３０に変換される。信号電流Ｉ２３０の全負荷は、負荷インピーダンス２１５およびインピーダンス素子２１２の直列接続と、インピーダンス素子２１３との並列接続により、決定される。信号電流Ｉ２３０は、この決定された全負荷のインピーダンスにより、コレクタ２３０に現れる利得信号Ｓ２３０に変換され、インピーダンス素子２１２と整合素子２１６を介して、出力端子２１７に出力信号Ｓ２１７として出力される。
【０００９】
ここで、利得信号Ｓ２３０＿は、信号電流Ｉ２３０、各インピーダンスＲ２１２、Ｒ２１３、およびインピーダンスＺ２１５を用いて、以下のように示される。
Ｓ２３０＿
＝Ｉ２３０＊（（Ｚ２１５＋Ｒ２１２）／／Ｒ２１３））＊Ｚ２１５／（Ｒ２１２＋Ｚ２１５）
＝Ｉ２３０＊Ｚ２１５＊Ｒ２１３／（Ｚ２１５＋Ｒ２１２＋Ｒ２１３）
【００１０】
ここで、各トランジスタ２０５、２０６の特性が同じ場合、信号電流Ｉ２３０と信号電流Ｉ２３１は互いに等しくなるので、利得信号Ｓ２３０＿と利得信号Ｓ２３１＿の関係は次のようになる。
Ｓ２３０＿＝Ｓ２３１＿＊Ｒ２１３／（Ｒ２１２＋Ｒ２１３）
つまり、各インピーダンスＲ２１２、Ｒ２１３のインピーダンス比により、低利得モード時の利得信号Ｓ２３０の大きさが決定される。
【特許文献１】特表２００２−５１９９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した従来例における第１の問題点は、高利得モード時の利得が低下することである。本来、増幅器の負荷としては、主な負荷インピーダンス２１５のみで決定することが望ましいが、インピーダンス回路２０９を並列接続することで負荷インピーダンスの総和が小さくなり、結果として高利得モード時の利得が低下してしまう。この低下分を補う構成の一つとして、消費電流を増加する構成が挙げられるが、バッテリーを主な電源とする携帯端末において、消費電流の増加は回避しなければならない。
【００１２】
従来例の第２の問題点は、入力換算インターセプトポイント（ＩＩＰ３：Ｔｈｉｒｄ  Ｏｒｄｅｒ  Ｉｎｐｕｔ  Ｉｎｔｅｒｃｅｐｔ  Ｐｏｉｎｔ）あるいは１デシベル利得圧縮レベル（Ｐ１ｄＢ：１ｄＢ  Ｃｏｍｐｒｅｓｓｉｏｎ  Ｐｏｉｎｔ）で表される低利得モード時の歪特性の低下である。これは、増幅回路に流す直流電流でインピーダンス回路２０９のノード２１１の電圧Ｓ２３０が降下し、トランジスタ２０５のコレクタ・エミッタ間電圧が低下することに起因する。
【００１３】
第１の問題点に対しては、インピーダンス回路２０９のインピーダンス総和を増加させて、負荷インピーダンス２１５との並列接続によるインピーダンス低下を抑える対策があるが、インピーダンス回路２０９のノード２１１の電圧Ｓ２３０が降下し歪特性が低下する副作用がおきてしまう。また、インピーダンス素子２１３のインピーダンスをノード２１１の電圧降下が無視できる程度に十分低い値にして、インピーダンス素子２１２のインピーダンスを十分高くすることでインピーダンス回路２０９のインピーダンス総和を高く設定する構成もある。しかしこの場合、各インピーダンス素子２１２、２１３の比（Ｒ２１３／（Ｒ２１２＋Ｒ２１３））を一定の値以上に高く設定できないため、低利得モード時の利得を任意に設定できないという課題も起きる。
【００１４】
第２の問題点に対しては、インピーダンス回路２０９のインピーダンス総和を下げるという対策手段があるが、高利得モード時の利得が下がるという副作用がおきてしまう。また、これは第１の問題点の対策と相反する対策である。
【００１５】
以上のように第１、第２の問題点に対する対策は、互いにトレードオフの関係にあり、両方を同時に成り立たせることができない。
【００１６】
本発明は、上述した従来の課題を解決するもので、高利得モード時における利得低下の防止、低利得モード時における歪特性の改善、および任意な利得設定を、同時に実現することを目的とする。
【課題を解決するための手段】
【００１７】
本発明による増幅回路は、負荷の構成を、主となる負荷インピーダンスと利得を減衰させるインピーダンス回路の並列接続とし、低利得モード時の負荷は、並列接続時のインピーダンスに、高利得モード時の負荷は並列接続されているインピーダンス回路を電気的に切り離し、主となる負荷インピーダンスのインピーダンスのみとすることで、高利得モード時の利得低下の防止、低利得モード時の歪特性の改善、および任意な利得設定の実現の両立を図ることを目的としている。
具体的には、２つ以上の利得モードを持ち、高周波信号の入力部を備え、入力信号を信号電流に変換し、電流出力部を備えた電流変換回路と、制御信号入力部と第１、第２出力部を備え、制御信号に応じ電流変換回路の出力電流を、第１及び第２出力部に選択的に出力する利得制御回路と、第１、第２、第３ノードを備え、各ノード間に任意のインピーダンスを持つインピーダンス素子が接続されたインピーダンス回路と、入出力部を備え、入力部が利得制御回路の第１出力と接続され、出力部がインピーダンス回路の第１ノードに接続されたスイッチ回路と、主な負荷となる負荷インピーダンスと、を備え、インピーダンス回路の第２ノードが利得制御回路の第２出力と接続され、利得制御信号により利得を切替えることを特徴としている。
また、本発明の無線通信装置は、上述した増幅回路を用いたことを特徴としている。
【発明の効果】
【００１８】
本発明の増幅回路および無線通信装置によれば、高利得モードにおいて、消費電流を増加せずに利得を増加することができる。また、低利得モードにおいて、直流電圧降下を低減することができるため、歪特性の低下を抑制することが可能となる。すなわち、低消費電力、低歪特性、低雑音特性が同時に実現することが可能になる。さらに、高利得／低利得の両モードにおいて入出力インピーダンスの変動を小さくできるため、整合回路を共用することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。ハイおよびローで表される論理レベルについても、本発明を具体的に説明するために例示するものであり、例示された論理レベルが異なる組合せで、同等な結果を得ることも可能である。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。また、以下の実施の形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００２０】
（実施の形態１）
図１は、実施の形態１による増幅回路の構成を示す回路図である。図１に示すように、増幅しようとする高周波信号Ｓ１０１は、入力端子１０１を介し、電流変換回路１００に入力される。高周波信号Ｓ１０１は、エミッタ接地したトランジスタ１０３のベースに入力された後、高周波信号Ｓ１０１に応じた信号電流Ｉ１０２がトランジスタ１０３のコレクタを介して電流変換回路１００の出力端子１０２から出力される。
【００２１】
次に、信号電流Ｉ１０２は、出力端子１０２に共通接続される利得制御回路１０４に入力される。利得制御回路１０４は、エミッタが共通接続された各トランジスタ１０５、１０６から構成される。利得制御回路１０４は、トランジスタ１０５、１０６のベース１０７、１０８に与えられる制御信号発生回路１７０からの制御信号Ｓ１０７、Ｓ１０８に応じて、選択的に信号電流Ｉ１０２を、トランジスタ１０５、１０６のコレクタ端子１３０、１３１に、それぞれ出力する。コレクタ端子１３０、１３１は、出力端子１３０、１３１ともそれぞれ呼ばれる。
【００２２】
トランジスタ１０６のコレクタ端子１３１は、増幅回路の主とする負荷インピーダンス１１５、スイッチ回路１２０、インピーダンス可変回路１２３、および出力端子１１７に接続され、利得信号Ｓ１３１を出力する。スイッチ回路１２０は、制御信号発生回路１７１からの制御信号Ｓ１７１に応じてオン／オフ動作を行う。スイッチ回路１２０の他端は、インピーダンス回路１０９のノード１１０に接続される。一方、トランジスタ１０５のコレクタ端子１３０は、インピーダンス回路１０９のノード１１１と接続され、利得信号Ｓ１３０を出力する。
【００２３】
ここでインピーダンス回路１０９は、ノード１１０、ノード１１１、および電源に接続される電源ノード１９０から構成される。ノード１１０とノード１１１の間には、所定のインピーダンスを持つインピーダンス素子１１２が接続され、またノード１１１と電源ノード１９０の間には、所定のインピーダンスを持つインピーダンス素子１１３が接続される。ノード１１０と電源ノード１９０間のインピーダンスは、ノード１１１と電源ノード１９０間のインピーダンスよりも、インピーダンス素子１１２のインピーダンス分だけ高く設定されることになる。
【００２４】
次に、高利得モードおよび低利得モードの動作について説明する。高利得モード時は、制御信号Ｓ１０７に対し、制御信号Ｓ１０８を高く設定することで、トランジスタ１０５がオフ、トランジスタ１０６がオンとなる。これにより信号電流Ｉ１０２は、すべて利得制御回路１０４のコレクタ端子１３１に流れる信号電流Ｉ１３１に変換される。この時、制御信号Ｓ１７１によりスイッチ回路１２０はオフされ、利得制御回路１０４のコレクタ端子１３１とインピーダンス回路１０９のノード１１０は電気的に非導通状態となる。
【００２５】
それゆえ、信号電流Ｉ１０２は負荷インピーダンス１１５に注入され、利得信号Ｓ１３１としてコレクタ端子１３１に現れる。利得信号Ｓ１３１は、出力信号Ｓ１１７として出力端子１１７から出力される。高利得モードにおける出力信号Ｓ１１７を出力信号１１７Ｈとすると、出力信号１１７Ｈは、電流変換回路１００の信号電流Ｉ１０２、負荷インピーダンス１１５のインピーダンスＺ１１５を用いて、次のように示される。
Ｓ１１７Ｈ＝Ｉ１０２＊Ｚ１１５                                ・・・（１）
【００２６】
次に、低利得モード時は、制御信号Ｓ１０８に対し、制御信号Ｓ１０７を高く設定することで、トランジスタ１０６がオフ、トランジスタ１０５がオンとなる。これにより、信号電流Ｉ１０２は、すべて利得制御回路１０４のコレクタ端子１３０に流れる信号電流Ｉ１３０となる。信号電流Ｉ１３０は、インピーダンス回路１０９のノード１１１に注入される。この時、制御信号Ｓ１７１により、スイッチ回路１２０はオンされ、利得制御回路１０４のコレクタ端子１３１とインピーダンス回路１０９のノード１１０は電気的に導通状態となる。
【００２７】
信号電流Ｉ１３０の全負荷は、インピーダンス素子１１２のインピーダンスＺ１１２、スイッチ回路１２０に含まれるスイッチ素子１２１のオン抵抗Ｚ１２１、およびインピーダンスＺ１１５による直列接続と、インピーダンス素子１１３のインピーダンスＺ１１３との並列接続で表される。信号電流Ｉ１３０は、この全負荷のインピーダンスにより、利得信号Ｓ１３０に変換される。利得信号Ｓ１３０は、インピーダンス素子１１２、スイッチ回路１２０を経由し、出力信号Ｓ１１７として出力端子１１７から出力される。
【００２８】
低利得モードにおける出力信号Ｓ１１７を出力信号１１７Ｌとすると、出力信号１１７Ｌは次のようになる（ここで、Ａ／／Ｂ＝（Ａ＊Ｂ）／（Ａ＋Ｂ）とする）。
Ｓ１１７Ｌ
＝Ｉ１０２＊（Ｚ１１３／／（Ｚ１１２＋Ｚ１２１＋Ｚ１１５）＊Ｚ１１５／（Ｚ１１２＋Ｚ１２１＋Ｚ１１５）
＝Ｉ１０２＊Ｚ１１５＊Ｚ１１３／（Ｚ１１３＋Ｚ１１２＋Ｚ１２１＋Ｚ１１５）
・・・（２）
【００２９】
ここで、Ｓ１１７ＬはＳ１１７ＩＨに対し、下記ＡＴＴ分減衰している。
ＡＴＴ＝Ｚ１１３／（Ｚ１１３＋Ｚ１１２＋Ｚ１２１＋Ｚ１１５）    ・・・（３）
【００３０】
注目すべきところは、高利得モード時に出力信号Ｓ１１７ＨがインピーダンスＺ１１５のみで決定し、各インピーダンスＺ１１２、Ｚ１１３の影響を受けないことである。これにより高利得モード時に最大の利得を得ることができ、所望の利得に対し、最少の電流で増幅回路を実現することができる。次に低利得モード時の利得を設定するにあたり、高利得モード時の利得の低下を考えることなく、各インピーダンスＺ１１２、Ｚ１１３の値を可変することで自由に決定できる利点がある。また、低利得モード時に増幅回路の動作直流電流が、インピーダンス回路１０９のノード１１１に流れても、各インピーダンスＺ１１２、Ｚ１１３の絶対値の和を低く設定することができるため、ノード１１１の電圧降下を小さくし、歪特性の低下を最小限に抑えることが可能になる。
【００３１】
（実施の形態２）
実施の形態２では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。
【００３２】
図２は実施の形態２による増幅回路の構成を示す回路図である。実施の形態２では、実施の形態１の構成に加えて、利得制御回路１０４のコレクタ端子１３１と出力端子１１７の間に、インピーダンス可変回路１２３が接続されている。インピーダンス可変回路１２３は、所定のインピーダンスを持つインピーダンス素子１２５と、制御信号発生回路１７２から与えられる制御信号Ｓ１７２に応じて、電気的にオンオフを行うスイッチ素子１２４から構成される。
【００３３】
一般的に無線通信で用いる高周波信号は、波長が極めて短いため、機器内基板上で扱う場合、反射によるロスを低減させる必要がある。このため、信号ラインのインピーダンスを、規定のインピーダンスに整合させている。通常、整合回路は、インダクタやコンデンサなどの受動部品で構成し、高利得モード／低利得モードで同じ回路が用いられる。そのため、増幅回路において利得のモードを切替えた時の入出力インピーダンスの変動を、ある限られた範囲内に抑える必要がある。図２では、出力端子１１７から実施の形態２の増幅回路を見た出力インピーダンスＺＯＵＴが、モード切替えにより変動しないようにする必要がある。
【００３４】
図３は、スミスチャート上に高利得モードＨＭ時と低利得モードＬＭ１時の出力インピーダンスＺＯＵＴの一例を示している。実施の形態１において、インピーダンス素子１１２、１１３のそれぞれのインピーダンスＺ１１２、Ｚ１１３の設定次第では、高利得モードＨＭ時と低利得モードＬＭ１時で、図３のように出力端子１１７における出力インピーダンスＺＯＵＴに変動がおきることがある。
【００３５】
この場合、低利得モードＬＭ１時に制御信号１２６をスイッチ素子１２４がオンするように、また高利得モードＨＭ時にオフするように設定する。インピーダンス素子１２５をコンデンサとし適切な容量値に設定することで、低利得モードＬＭ２時の出力インピーダンスＺＯＵＴを図４に示すように可変させ、高利得モードＨＭ時の出力インピーダンスＺＯＵＴに近づけている。これにより、利得モードを切替えても、出力端子１１７における出力インピーダンスＺＯＵＴの変動を所定範囲内抑えることができ、整合回路を各利得モードで共通にするにもかかわらず、インピーダンス整合をとることが可能となる。
【００３６】
尚、実施の形態２において、高利得モード時及び低利得モード時の出力インピーダンスＺＯＵＴは一例であり、各インピーダンスＺ１１２、Ｚ１１３の設定やインピーダンスＺ１１５の設定により、出力インピーダンスＺＯＵＴはあらゆる値に設定される。従って、低利得モード時にインピーダンス可変回路１２３を動作させる以外に、高利得モード時に動作させることもありうる。また、図５に示す通り、インピーダンス可変回路１２３の代りに設けるインピーダンス可変回路１３９は、各インピーダンス素子１３２、１３３を有する。制御信号発生回路１７２Ａからの制御信号Ｓ１７２Ａにより、高利得モード時には、スイッチ素子１３４がオンされ、スイッチ素子１３５がオフされて、インピーダンス素子１３２が動作する。低利得モード時には、スイッチ素子１３４がオフされ、スイッチ素子１３５がオンされて、インピーダンス素子１３３が動作する。
【００３７】
また、各インピーダンス素子１２５、１３２、１３３の構成としては、図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図６Ｅ、図６Ｆ、図６Ｇ、図６Ｈ、図６Ｉ、図６Ｊ、および図６Ｋに示すように、抵抗、インダクタ、および容量などの受動素子による直列接続及び並列接続の組合せであってもよい。また図示していない他の組合せでも構わない。またスイッチ素子１２４、１３４、１３５は、インピーダンス素子１２５、１３２、１３３の間または接地端子側に、それぞれ配置してもよい。
【００３８】
また図７に示すように、インピーダンス可変回路１４０は、利得制御回路１０４のコレクタ端子１３１と出力端子１１７との間に直列に挿入してもよい。インピーダンス可変回路１４０は、互いに直列に接続されたスイッチ素子１４１および所定のインピーダンスを持つインピーダンス素子１４３と、互いに直列に接続されたスイッチ素子１４２および所定のインピーダンスを持つインピーダンス素子１４３とが、互いに並列に接続される。スイッチ素子１４１は、制御信号発生回路１７３から与えられる制御信号Ｓ１７３に応じて、高利得モード時にオンし、低利得モード時にオフする。スイッチ素子１４２は、制御信号Ｓ１７３に応じて、高利得モード時にオフし、低利得モード時にオンする。
【００３９】
この時、スイッチ１４１を常時オンさせることでインピーダンス整合が取れる場合には、スイッチ素子１４１を削除してもよく、また、スイッチ素子１４２を常時オンさせることでインピーダンス整合が取れる場合には、スイッチ素子１４２を削除してもよい。さらに、各インピーダンス素子１４３、１４４の構成としては図６Ａないし図６Ｋに示すような抵抗、インダクタ、および容量などの受動素子による直列接続及び並列接続の組合せであってもよい。また図示していない他の組合せでも構わない。またスイッチ素子１４１、１４２は、インピーダンス素子１４３、１４４の間または出力端子１１７側に、それぞれ配置してもよい。
【００４０】
次にインピーダンス回路１０９の構成について、図８を用いて説明する。インピーダンス回路１０９のノード１１０にＭＯＳトランジスタ１６３のドレインを接続し、ＭＯＳトランジスタ１６３のソースにノード１１１を接続する。ＭＯＳトランジスタ１６３のゲート端子１６１には、制御信号発生回路１７４から与えられる制御信号Ｓ１７４が印加される。インピーダンス回路１０９のノード１１１にＭＯＳトランジスタ１６２のドレインを接続し、ＭＯＳトランジスタのソースに電源ノード１９０を接続する。ＭＯＳトランジスタ１６２のゲート端子１６０には、制御信号Ｓ１７４が印加される。図８のインピーダンス回路１０９は、各ＭＯＳトランジスタ１６２、１６３のオン抵抗で各利得信号Ｓ１３０、Ｓ１３１を分割し、出力端子１１７に出力信号Ｓ１１７を出力すること特徴としている。
【００４１】
上述したように、低利得モード時の出力信号Ｓ１１７Ｌは、式２で表される。式２においてインピーダンスＺ１２１は、ＭＯＳトランジスタで構成されるスイッチ素子１２１のオン抵抗である。例えば各インピーダンスＺ１１２、Ｚ１１３を抵抗、インダクタなどの受動素子で構成してもよい。この場合、各インピーダンスＺ１１２、Ｚ１１３の総和をインピーダンスＺ１２１が無視できない程、小さい値に設定すると、半導体の製造ラインでのバラツキが問題となる。このバラツキは受動素子のインピーダンスとＭＯＳトランジスタのオン抵抗間で無関係に発生するため、これらの間の相対バラツキが大きくなり、結果として、出力信号Ｓ１１７の絶対バラツキが大きくなる。そこで各インピーダンスＺ１１２、Ｚ１１３をインピーダンスＺ１２１と同様にＭＯＳトランジスタのオン抵抗で構成することにより、出力信号Ｓ１１７の絶対値が製造ラインのバラツキに影響を受けにくく、品質を向上させることが可能となる。
【００４２】
ここで制御信号Ｓ１７４は、常時各ＭＯＳトランジスタ１６２、１６３をオンさせるように設定してもよい。また、低利得モード時のみ、各ＭＯＳトランジスタ１６２、１６３をオンさせるように設定しても構わない。また、各インピーダンス素子１１２、１１３の構成としては、図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、図９Ｆ、および図９Ｇに示すような抵抗、インダクタ、および容量などの受動素子による直列接続及び並列接続の組合せであってもよい。
【００４３】
（実施の形態３）
実施の形態３では、各実施の形態１、２と異なる点を中心に説明する。その他の構成、動作、および効果は、各実施の形態１、２と同等であるので、説明を省略する。
【００４４】
図１０は、実施の形態３による増幅回路の構成を示す回路図である。実施の形態１に加えて、入力端子１０１から出力端子１１７の間にバイパス回路１５０が挿入されている。バイパス回路１５０は、制御信号発生回路１７５から入力される制御信号Ｓ１７５に応じてオンオフするスイッチ素子１５２と、入力端子１０１の直流電圧をカットすることを目的としたコンデンサ１５１から構成される。
【００４５】
無線通信端末は、その用途から自由に持ち運びがなされ、時には通信先となる基地局の近くで使用される。基地局の近くでは、受信回路の有限なダイナミックレンジをはるかに越える過大信号が入力されるため、受信回路の初段に位置する増幅回路では、利得が１を下回る利得モードを用意し、受信回路の飽和動作による受信性能低下を防止している。実施の形態３の増幅回路では、利得を持つ必要がないため、入力信号Ｓ１０１を減衰させて出力端子１１７にバイパスし、増幅回路に流れる直流電流を停止することで消費電流を削減させることができる。ここでは、高利得モード、低利得モード、および減衰モードの３つの利得モードを備え、減衰モード時にバイパス回路１５０をオンさせるように制御信号Ｓ１７５が設定され、入力信号Ｓ１０１を減衰させて出力端子１１７に出力することで、消費電流の削減が図れる。
【００４６】
（実施の形態のまとめ）
【００４７】
第１の観点によれば、高利得モード時に消費電流を削減し、かつ低利得モード時の利得を高利得モード時の利得低下なく、任意に設定可能で、かつ歪特性の低下を防止できるという利点を、副作用なく両立できるという効果がある。
【００４８】
第２の観点によれば、低利得モード時に動作するインピーダンス素子の設定値に関わらず、高利得モード／低利得モードの切り替えで出力インピーダンスＺＯＵＴの変動を一定の範囲内に抑えることができることで、整合回路を両モードで共通化できるという効果がある。
【００４９】
第３の観点によれば、半導体の製造ラインで発生する素子バラツキに対し、低利得モード時の利得変動を低く抑えることができ、品質の向上が図れるという効果がある。
【００５０】
第４の観点によれば、３つ以上の利得モードを持ち、利得が１未満のモードの時に、増幅回路の入出力に設けたバイパス回路を動作させることで、消費電流を大幅に削減できるという効果がある。
【００５１】
第５の観点によれば、複数の利得モードを必要とする受信システムへの対応が図れるという効果がある。
【００５２】
以上のように、高利得モードにおいて、消費電流を増加せずに利得を増加することができる。また、低利得モードにおいて、直流電圧降下を低減することができるため、歪特性の低下を抑制することが可能となる。すなわち、低消費電力、低歪特性、低雑音特性が同時に実現することが可能になる。さらに、高利得／低利得の両モードにおいて出力インピーダンスの変動を小さくできるため、整合回路を共用することが可能となる。
【００５３】
さらに、実施の形態１の増幅回路を使用した位相同期ループ（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）または携帯電話などの無線通信装置は、上述した増幅回路の効果を備え、ＰＬＬおよび無線通信装置の高性能化に寄与することが可能となる。
【００５４】
なお、各トランジスタ１０３、１０５、１０６および各スイッチ素子１２１、１２４、１３４、１３５、１４１、１４２、１５２には、バイポーラトランジスタ、シリコンゲルマニウムトランジスタ、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属酸化膜半導体）トランジスタ、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）など、信号を増幅およびスイッチング可能な素子であれば、いずれを使用してもよい。
【００５５】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【００５６】
本発明は、増幅回路および無線通信装置に利用できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１による増幅回路の構成を示す回路図である。
【図２】本発明の実施の形態２による増幅回路の一例を示す回路図である。
【図３】本発明の実施の形態１による増幅回路の一例を示す動作説明図である。
【図４】本発明の実施の形態２による増幅回路の一例を示す動作説明図である。
【図５】本発明の実施の形態２による増幅回路のインピーダンス可変回路の回路図である。
【図６Ａ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｂ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｃ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｄ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｅ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｆ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｇ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｈ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｉ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｊ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図６Ｋ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図７】本発明の実施の形態２による増幅回路の一例を示す回路図である。
【図８】本発明の実施の形態２による増幅回路のインピーダンス回路の一例を示す回路図である。
【図９Ａ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図９Ｂ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図９Ｃ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図９Ｄ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図９Ｅ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図９Ｆ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図９Ｇ】本発明の実施の形態２による増幅回路のインピーダンス素子の回路図である。
【図１０】本発明の実施の形態３による増幅回路の構成を示す回路図である。
【図１１】従来例による増幅回路の構成を示す回路図である。
【符号の説明】
【００５８】
１００  電流変換回路
１０１  入力端子
１０２、１１７  出力端子
１０３、１０５、１０６、１６２、１６３  トランジスタ
１０４  利得制御回路
１０７、１０８  ベース
１０９  インピーダンス回路
１１０、１１１  ノード
１１２、１１３、１２５、１３２、１３３、１４３、１４４  インピーダンス素子
１１５  負荷インピーダンス
１１７  出力端子
１２０  スイッチ回路
１２１、１２４、１３４、１３５、１４１、１４２、１５２  スイッチ素子
１２３、１３９、１４０  インピーダンス可変回路
１２５  インピーダンス素子
１３０、１３１  コレクタ端子
１５０  バイパス回路
１５１  コンデンサ
１９０  電源ノード
１７０、１７１、１７２、１７２Ａ、１７３、１７４、１７５  制御信号発生回路
【図１】
2008277882.tif 000003
【図２】
2008277882.tif 000004
【図３】
2008277882.tif 000005
【図４】
2008277882.tif 000006
【図５】
2008277882.tif 000007
【図６Ａ】
2008277882.tif 000008
【図６Ｂ】
2008277882.tif 000009
【図６Ｃ】
2008277882.tif 000010
【図６Ｄ】
2008277882.tif 000011
【図６Ｅ】
2008277882.tif 000012
【図６Ｆ】
2008277882.tif 000013
【図６Ｇ】
2008277882.tif 000014
【図６Ｈ】
2008277882.tif 000015
【図６Ｉ】
2008277882.tif 000016
【図６Ｊ】
2008277882.tif 000017
【図６Ｋ】
2008277882.tif 000018
【図７】
2008277882.tif 000019
【図８】
2008277882.tif 000020
【図９Ａ】
2008277882.tif 000021
【図９Ｂ】
2008277882.tif 000022
【図９Ｃ】
2008277882.tif 000023
【図９Ｄ】
2008277882.tif 000024
【図９Ｅ】
2008277882.tif 000025
【図９Ｆ】
2008277882.tif 000026
【図９Ｇ】
2008277882.tif 000027
【図１０】
2008277882.tif 000028
【図１１】
2008277882.tif 000029