(57)【要約】【課題】半導体基板の裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板を吸着ステージ上から容易に脱離させることが可能な半導体基板の脱離方法及び静電チャック装置を提供する。【解決手段】静電力によって吸着ステージ１の表面にその裏面が吸着固定されたウエーハＷを、当該吸着ステージ１から脱離させる方法であって、吸着ステージ１に電圧を印加して、ウエーハＷの裏面に帯電している電荷を除去するステップと、電荷を除去した後もウエーハＷの裏面に残留する残留電荷を検出するステップと、検出された残留電荷を打ち消すような電圧を吸着ステージ１に印加して、ウエーハＷの裏面の残留電荷を除去するステップと、を含む。【選択図】図１
2008294257.tif 000002
【特許請求の範囲】
【請求項１】
静電力によって吸着ステージの表面にその裏面が吸着固定された半導体基板を、当該吸
着ステージから脱離させる方法であって、
前記吸着ステージに電圧を印加して、前記半導体基板の裏面に帯電している電荷を除去
するステップと、
前記電荷を除去した後も前記半導体基板の裏面に残留する残留電荷を検出するステップ
と、
検出された前記残留電荷を打ち消すような電圧を前記吸着ステージに印加して、前記半
導体基板の裏面の前記残留電荷を除去するステップと、を含むことを特徴とする半導体基
板の脱離方法。
【請求項２】
前記残留電荷を検出するステップと、検出された前記残留電荷を打ち消すような前記電
圧を前記吸着ステージに印加して前記残留電荷を除去するステップと、を連続して繰り返
し行うことを特徴とする請求項１に記載の半導体基板の脱離方法。
【請求項３】
前記吸着ステージの内部に予めコイルを設けておき、
前記残留電荷を検出するステップでは、
前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘導電流を測定し
、その測定値に基づいて前記残留電荷を算出することを特徴とする請求項１又は請求項２
に記載の半導体基板の脱離方法。
【請求項４】
静電力によって前記吸着ステージの表面に半導体基板の裏面を吸着して固定する静電チ
ャック装置であって、
前記吸着ステージに接続された電源と、
前記吸着ステージの内部に設けられたコイルと、
前記電源及び前記コイルと配線を介して接続され、前記電源を動作させて前記吸着ステ
ージに所定の電圧を印加する制御部と、を備え、
前記制御部は、前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘
導電流を測定する機能と、その測定値に基づいて前記半導体基板の裏面に残留している残
留電荷を算出する機能と、を有することを特徴とする静電チャック装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の脱離方法及び静電チャック装置に関する。
【背景技術】
【０００２】
この種の従来技術として、例えば特許文献１、２には、静電力を利用して半導体基板（
例えば、ウエーハ）をステージ上に吸着固定する静電チャック装置が記載されている。静
電チャック装置は、当該装置の電源回路から静電チャックへ電圧を印加し、半導体基板の
裏面と静電チャックの表面とにそれぞれ逆の分極を生じさせ、静電力（主に、クーロン力
）により半導体基板をステージ上に吸着して固定する。また、ステージ上から半導体基板
を脱離させるときは、吸着時と正負が逆の電圧（即ち、逆バイアス）を静電チャックに印
加して半導体基板の裏面に帯電していた電荷を除去し、その後、ピン等を用いて半導体基
板をステージ上からリフトアップさせていた（以下、この動作をリフトピンアップともい
う。）。
【特許文献１】特開平１０−３０３２８７号公報
【特許文献２】特開平１１−３１７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体基板の裏面に絶縁層が存在する場合、半導体基板間でその裏面の絶縁
層の厚さにばらつきがあること、製品の種類により上記絶縁層の厚さが異なること、また
、製品の種類により上記絶縁層の種類が異なることから、一つの脱離シーケンスでは半導
体基板をステージ上から脱離させ易いケースと、脱離させにくいケースとが混在していた
。特に、逆バイアスの印加後も上記絶縁層に電荷が多く残留している場合は、半導体基板
の脱離が難しく、リフトピンアップを無理に行うと半導体基板がステージ上で跳ねたり滑
ったりしてしまうおそれがあった。また、最悪の場合は、半導体基板がステージから落ち
てしまう可能性があった。
そこで、この発明はこのような問題に鑑みてなされたものであって、半導体基板の裏面
を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板を吸着ステ
ージ上から容易に脱離させることが可能な半導体基板の脱離方法及び静電チャック装置の
提供を目的とする。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、発明１の半導体基板の脱離方法は、静電力によって吸着ス
テージの表面にその裏面が吸着固定された半導体基板を、当該吸着ステージから脱離させ
る方法であって、前記吸着ステージに電圧を印加して、前記半導体基板の裏面に帯電して
いる電荷を除去するステップと、前記電荷を除去した後も前記半導体基板の裏面に残留す
る残留電荷を検出するステップと、検出された前記残留電荷を打ち消すような電圧を前記
吸着ステージに印加して、前記半導体基板の裏面の前記残留電荷を除去するステップと、
を含むことを特徴とするものである。ここで、半導体基板は例えばウエーハである。ウエ
ーハは例えばシリコンからなり、その裏面はシリコン酸化膜又はシリコン窒化膜等の絶縁
膜で覆われている場合が多い。
【０００５】
発明２の半導体基板の脱離方法は、発明１の方法において、前記残留電荷を検出するス
テップと、検出された前記残留電荷を打ち消すような前記電圧を前記吸着ステージに印加
して前記残留電荷を除去するステップと、を連続して繰り返し行うことを特徴とするもの
である。
発明３の半導体基板の脱離方法は、発明１又は発明２の方法において、前記吸着ステー
ジの内部に予めコイルを設けておき、前記残留電荷を検出するステップでは、前記半導体
基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘導電流を測定し、その測定値
に基づいて前記残留電荷を算出することを特徴とするものである。
【０００６】
発明１〜３の半導体基板の脱離方法によれば、吸着ステージから半導体基板を脱離させ
る際に、半導体基板ごとに適した電圧を吸着ステージに印加することができ、半導体基板
の裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板の裏
面の残留電荷を０（ゼロ）に近づけることができる。従って、半導体基板の脱離をスムー
ズに行うことができる。これにより、例えば、リフトピンアップ時に半導体基板が吸着ス
テージ上で跳ねたり滑ったりしてしまう等の不具合を防止することができる。
【０００７】
発明４の静電チャック装置は、静電力によって前記吸着ステージの表面に半導体基板の
裏面を吸着して固定する静電チャック装置であって、前記吸着ステージに接続された電源
と、前記吸着ステージの内部に設けられたコイルと、前記電源及び前記コイルと配線を介
して接続され、前記電源を動作させて前記吸着ステージに所定の電圧を印加する制御部と
、を備え、前記制御部は、前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに
生じる誘導電流を測定する機能と、その測定値に基づいて前記半導体基板の裏面に残留し
ている残留電荷を算出する機能と、を有するものである。
このような構成であれば、制御部によって算出される残留電荷に基づいて、半導体基板
ごとに適した電圧を吸着ステージに印加することができ、半導体基板の裏面の残留電荷を
０（ゼロ）に近づけることができる。従って、半導体基板の脱離をスムーズに行うことが
できる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１は、本発明の実施の形態に係る静電チャック装置の構成例を示す図である。図１（
ａ）は吸着ステージ１の内部の構成例を示す平面図であり、図１（ｂ）は静電チャック装
置の全体構成例を示す概念図である。また、図１（ｂ）に示す吸着ステージ１及び、静電
チャック３ａ、３ｂの断面は、図１（ａ）のＸ−Ｘ´断面に対応している。
【０００９】
図１（ａ）及び（ｂ）に示すように、この静電チャック装置は例えば双極（Ｂｉ−Ｐｏ
ｌａｒ）型の装置であり、吸着ステージ１と、この吸着ステージ１内に設けられた静電チ
ャック３ａ及び３ｂと、この静電チャック３ａ及び３ｂに配線を介して接続された直流電
源５と、吸着ステージ１内に設けられたコイル７と、これら直流電源５とコイル７とに配
線を介して接続された制御部１０と、制御部１０に接続された記憶部１３と、スイッチ１
５とを有する。
【００１０】
これらの中で、吸着ステージ１は絶縁体からなり、絶縁体の表面にウエーハＷを載置す
るステージ面が形成されている。また、静電チャック３ａ及び３ｂは、吸着ステージ１内
部のステージ面（即ち、表面）に近接した位置に設けられている。これら静電チャック３
ａ及び３ｂには、必要とされる時間の間、直流電圧が印加できるようにスイッチ１５を介
して直流電源５が接続されており、静電チャック３ａには正電圧又は負（０Ｖを含む）電
圧の一方が、静電チャック３ｂにはその他方の電圧がそれぞれ印加されるようになってい
る。直流電源５は、例えば可変定電圧電源である。
【００１１】
また、図１（ａ）及び（ｂ）に示すように、コイル７は吸着ステージ１内部の表面に近
接した位置であって、その外周部に近い位置に設けられている。このコイル７は、ウエー
ハＷの裏面に帯電又は残留している電荷を検出するためのものである。ウエーハＷの帯電
状態が変わるとその周辺では磁界の変化が起こり、この磁界の変化をコイル７に生じる誘
導電流で把握することができる。
【００１２】
より詳しく説明すると、ウエーハＷは例えばシリコンであり、その裏面には例えば図示
しない絶縁層（一例として、シリコン酸化膜やシリコン窒化膜など）が形成されている。
このようなウエーハＷを吸着ステージ１に載せ、図２に示すように、静電チャック３ａに
負電圧を印加すると、その表面には正（＋）電荷が現れる。また、静電チャック３ａの真
上に位置するステージ表面には負（−）電荷が現れ、その真上のウエーハＷ裏面には正（
＋）電荷が現れる。つまり、吸着ステージ１とウエーハＷとに分極が生じる。
【００１３】
このとき、図２の実線矢印で示すように、吸着ステージ１の表面から静電チャック３ａ
に向けて見かけ上、電流Ｉが流れる。周知のように、電流Ｉが流れるとその周囲に磁界Ｈ
が発生するが、コイル７は、この磁界Ｈの変化によって誘導電流が生じるようにその配置
位置と軸心方向とが調整されている。例えば、図１（ａ）及び（ｂ）に示すように、コイ
ル７は、その軸心方向が静電チャック３ａの外周に沿うように配置されている。また、図
２に示す状態から静電チャック３ａ及び３ｂにそれぞれ０Ｖを印加すると、上記の分極状
態はその多くが解消される。このときは、静電チャック３ａから吸着ステージ１の表面に
向けて見かけ上、電流Ｉが流れる。
【００１４】
制御部１０は、例えばロジックＩＣとＲＡＭ等で構成されている。コイル７で生じる誘
導電流は制御部１０が測定する。また、記憶部１３は、例えば不揮発性メモリ又はハード
ディスク等で構成されている。記憶部１３には、コイル７に生じる誘導電流の大きさから
、ウエーハＷの裏面に残留する電荷（即ち、ＷＦ残留電荷）を算出する演算式や、このＷ
Ｆ残留電荷を打ち消すために必要な逆バイアスの条件（例えば、電圧の大きさや、印加時
間等）を算出する演算式が格納されている。また、記憶部１３には、ウエーハＷを吸着ス
テージ１に固定したり、吸着ステージ１から脱離させたりするためのシーケンス等が格納
されている。制御部１０は、これらの情報を記憶部１３から読み出すことができ、読み出
した情報に基づいて、静電チャック３ａ及び３ｂに電圧を印加することができる。
【００１５】
次に、図１、２に示した静電チャック装置の動作例について説明する。
図３（ａ）及び（ｂ）は、ＥＳＣ電圧及びＷＦ残留電荷の経時変化の一例を示す図と表
（その１）である。図３（ａ）の横軸は、静電チャック装置によるウエーハＷの吸着プロ
セスを開始してからの経過時間ｔを示す。また、図３（ａ）の縦軸は電圧値を示す。
なお、この例では、静電チャック３ａに印加する電圧をＥＳＣ電圧という。ＥＳＣとは
、Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｃｈｕｃｋの略である。静電チャック３ａにＥＳＣ電
圧が印加されるときには、これと同じタイミングで、静電チャック３ｂにＥＳＣ電圧と反
対の極性であって、その絶対値が同じ値の電圧が印加される。但し、ＥＳＣ電圧が０Ｖの
ときは、静電チャック３ｂに印加される電圧も０Ｖである。また、この例では、静電チャ
ック３ａの真上のウエーハＷ裏面に帯電又は残留する電荷をＷＦ残留電荷という。静電チ
ャック３ｂの真上のウエーハＷ裏面に残留する電荷は、上記のＷＦ残留電荷と反対の極性
であってその絶対値が同じ値の電荷となる。但し、ＷＦ残留電荷が０Ｖのときは、静電チ
ャック３ｂの真上にウエーハＷ裏面に残留する電荷も０Ｖとなる。
【００１６】
以上のことを前提にして、静電チャック装置によるウエーハの吸着及び脱離プロセスに
ついて説明する。
図３（ａ）及び（ｂ）に示すように、まず始めに、ＥＳＣ電圧を０Ｖから１５００Ｖま
で上げて、ウエーハＷを吸着ステージ１に吸着、固定させると共に、そのバイアス印加の
状態を一定時間保持する（ｔ＝０〜３秒）。ここでは、例えば制御部１０からの制御信号
によってスイッチ１５を閉じ、この状態で静電チャック３ａに１５００Ｖを印加すると共
に、静電チャック３ｂに−１５００Ｖを印加する。これにより、吸着ステージ１とウエー
ハＷとにそれぞれ分極が生じ、ウエーハＷ裏面の帯電状態は図１に示したようになる。そ
して、吸着ステージ１とウエーハＷとの間には静電力が働く。この静電力によって、ウエ
ーハＷの裏面は吸着ステージ１の表面に吸着されて固定される。
【００１７】
次に、ＥＳＣ電圧を１５００Ｖから１０００Ｖまで下げる（ｔ＝３〜４秒）。そして、
ＥＳＣ電圧を１０００Ｖに保持した状態で、吸着ステージ１に吸着保持されたウエーハＷ
に対して所定の処理を施す（ｔ＝４秒〜７秒）。ここで、所定の処理とは、例えば、ウエ
ーハＷの表面に対するドライエッチング等である。
次に、吸着ステージ１上からウエーハＷを脱離するステップに移行する。例えば、ＥＳ
Ｃ電圧を１０００Ｖから−５００Ｖまで下げて、静電チャック３ａに−５００Ｖを印加す
ると共に、静電チャック３ｂに５００Ｖを印加する（ｔ＝７〜８秒）。つまり、静電チャ
ック３ａ及び３ｂに逆バイアスを印加する。そして、この逆バイアスの印加状態を一定時
間維持する（ｔ＝８〜９秒）。これにより、吸着ステージ１とウエーハＷとに生じていた
分極は解消され、静電力が弱まる。次に、ＥＳＣ電圧を０Ｖに戻す（ｔ＝９〜１０秒）。
【００１８】
その後、ＷＦ残留電荷を検出する。そして、この検出結果に基づいて、吸着ステージ１
上からのウエーハＷの脱離ステップを再度行うか否かを判断する（ｔ＝１０〜１１秒）。
ここで、ＥＳＣ電圧を０Ｖに戻したときのＷＦ残留電荷が０Ｖ、又は０Ｖとみなせる程度
に小さい場合は、ウエーハＷの脱離ステップを再度行う必要はないと判断する。また、Ｅ
ＳＣ電圧を０Ｖに戻したときのＷＦ残留電荷が０Ｖよりも大きい、又は小さい場合は、ウ
エーハＷの脱離ステップを再度行う必要が有ると判断する。この判断は例えば制御部１０
が行う。
【００１９】
ところで、図１及び図２に示した静電チャック装置では、ＷＦ残留電荷を、コイル７を
流れる誘導電流の大きさで把握することができる。即ち、ＥＳＣ電圧を例えば−５００Ｖ
から０Ｖに戻すと、吸着ステージ１の表面とウエーハＷ裏面との分極が解消され、静電チ
ャック３ａから吸着ステージ１の表面に向けて見かけ上、電流Ｉが流れる。ここで、ＥＳ
Ｃ電圧を０Ｖに戻した後もウエーハＷの裏面に残留する電荷が多いほど、吸着ステージ１
内の分極は解消されにくいので、電流Ｉは小さな値となる。そして、電流Ｉが小さいとい
うことは、磁界Ｈが小さく、その結果として、コイル７で生じる誘導電流も小さくなる。
このようにして、ＷＦ残留電荷の大きさを誘導電流の大きさで把握することができる。
【００２０】
例えば図５に示すように、ＥＳＣ電圧を−５００Ｖから０Ｖに戻したときにＷＦ残留電
荷が０Ｖとなるときの誘導電流をＩａとする。また、ＥＳＣ電圧を−５００Ｖから０Ｖに
戻したときにウエーハＷの裏面に正電荷が残留する（即ち、ＷＦ残留電荷＞０Ｖ）ときの
誘導電流をＩｂとする。そして、誘導電流Ｉａの最大値と誘導電流Ｉｂの最大値との差を
ΔＩとする。
【００２１】
ここで、ΔＩとＷＦ残留電荷との間には相関があり、ΔＩが大きいほどＷＦ残留電荷は
大きい。また、ΔＩ＝０Ｖのとき、ＷＦ残留電荷は０Ｖである。さらに、逆バイアスが高
電圧であるほど誘導電流Ｉａ、Ｉｂの値は大きくなり易いので、これらの差分であるΔＩ
の値も大きくなり易い。例えば、逆バイアスが−５００Ｖのときよりも、−１０００Ｖの
ときの方がΔＩは大きくなり易い。
【００２２】
従って、誘導電流Ｉａを、実際に印加することが予想される逆バイアスの電圧値ごとに
実験又はシミュレーションによって予め求めておき、これらの値を例えば記憶部１３に格
納しておく。また、ΔＩとＷＦ残留電荷との関係を示す関係式についても、これを実際に
印加することが予想される逆バイアスの電圧値ごとに実験又はシミュレーションによって
予め求めておき、その関係式を例えば記憶部１３に格納しておく。
【００２３】
そして、ＷＦ残留電荷を検出するときには、実際に印加した逆バイアス（例えば、−５
００Ｖ）に対応する誘導電流Ｉａの値を記憶部１３から読み出す。また、これと並行して
、実際に印加した逆バイアス（例えば、−５００Ｖ）に対応する上記の関係式を記憶部１
３から読み出す。次に、誘導電流Ｉｂを実際に測定し、この測定値Ｉｂと読み出されたＩ
ａの値からΔＩを算出する。算出されたΔＩを上記の関係式に代入することで、ＷＦ残留
電荷を算出することができる。このように、誘導電流Ｉａの値からＷＦ残留電荷を算出す
る処理と、この算出結果に基づいて脱離ステップを再度実行するか否かを判断する処理は
、例えば制御部１０が行う。
なお、この実施の形態では、図３（ａ）及び（ｂ）に示すように、１回目の逆バイアス
印加ではウエーハＷ裏面の電荷を十分に打ち消すことができず、ＷＦ残留電荷が例えば２
００Ｖである場合を想定する。このような場合、逆バイアスが不測しているので、制御部
ウエーハＷの脱離ステップを再度行う必要があると判断する。
【００２４】
図４（ａ）及び（ｂ）は、ＥＳＣ電圧及びＷＦ残留電荷の経時変化の一例を示す図と表
（その２）である。図４は図３の続きであり、図４（ａ）の横軸はウエーハＷの脱離プロ
セスを開始してからの経過時間ｔを示し、その縦軸は電圧値を示す。
上述のように、脱離ステップを再度実行する必要があると判断した場合は、図４（ａ）
及び（ｂ）に示すように、ＥＳＣ電圧を０Ｖから−２００Ｖまで下げ、静電チャック３ａ
に−２００Ｖを印加すると共に、静電チャック３ｂに２００Ｖを印加する（ｔ＝１１〜１
２秒）。そして、ＥＳＣ電圧を−２００Ｖに一定時間維持する（ｔ＝１２〜１３秒）。こ
れにより、吸着ステージ１とウエーハＷとに残留していた分極は打ち消され、吸着ステー
ジ１とウエーハＷとの間に働く静電力はさらに弱まる。
【００２５】
次に、ＥＳＣ電圧を０Ｖに戻す（ｔ＝１３〜１４秒）。その後、ＷＦ残留電荷を検出す
る。そして、この検出結果に基づいて、吸着ステージ１上からのウエーハＷの脱離ステッ
プを再度行うか否かを判断する（ｔ＝１４〜１５秒）。ここで、ＥＳＣ電圧を０Ｖに戻し
たときのＷＦ残留電荷が０Ｖ、又は０Ｖとみなせる程度に小さい場合は、脱離ステップを
再度行う必要はないと判断する。また、ＥＳＣ電圧を０Ｖに戻したときのＷＦ残留電荷が
いまだ大きい場合には、脱離ステップを再度行う必要が有ると判断する。
【００２６】
この実施の形態では、図４（ａ）及び（ｂ）に示すように、２回目の逆バイアス印加後
もＷＦ残留電荷を０Ｖとすることができず、その値は−１００Ｖである場合を想定する。
このような場合は、脱離ステップを再度行う必要が有ると判断し、今度は−１００ＶのＷ
Ｆ残留電荷を打ち消すように逆バイアス印加を行うことになる。
これ以降、３回目の逆バイアス印加（ｔ＝１５〜１８秒）と、４回目の逆バイアス印加
（ｔ＝１９〜２２秒）を行うが、その手順は例えば２回目の逆バイアス印加と同じである
。また、逆バイアスの回数を重ねるごとに、その印加電圧（即ち、ＥＳＣ電圧）の絶対値
を徐々に小さくすると良い。ＷＦ残留電荷は、その直前に印加される電圧よりも絶対値の
小さな電圧となるので、逆バイアスの印加電圧を徐々に小さくしていくことで、ＷＦ残留
電荷を最終的に０Ｖ、又は０Ｖとみなせる程度に小さくすることができる。
【００２７】
このように、本発明の実施の形態によれば、吸着ステージ１からウエーハＷを脱離させ
る際に、ウエーハＷごとに適した電圧を吸着ステージ１に印加することができ、ウエーハ
Ｗの裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、ウエーハＷの
裏面の残留電荷を０（ゼロ）に近づけることができる。従って、ウエーハＷを吸着ステー
ジ１上からスムーズに脱離させることができ、リフトピンアップ時にウエーハＷが吸着ス
テージ１上で跳ねたり滑ったりしてしまう等の不具合を防止することができる。
【００２８】
なお、上記の実施形態では、ＷＦ残留電荷が０（ゼロ）となるときの誘導電流Ｉａを実
験又はシミュレーションによって予め求めておき、この値を例えば記憶部１３に格納して
おく場合について説明した。そして、ＷＦ残留電荷を検出するときは、記憶部１３に格納
された誘導電流Ｉａの値と、実際に測定される誘導電流Ｉｂとの差であるΔＩの値から、
ＷＦ残留電荷を算出することを説明した。
【００２９】
しかしながら、本発明では、これ以外の方法でも、逆バイアス印加後のＷＦ残留電荷を
算出することが可能である。例えば、図６（ａ）のステップＳ１からＳ４において、ＥＳ
Ｃ電圧が変化する際にコイル７で生じる誘導電流の積分値（つまり、移動電荷量）を測定
しておく。例えば図６（ｂ）に示すように、ステップＳ１で測定された誘導電流の積分値
をｃ１、ステップＳ２で測定された誘導電流の積分値をｃ２、ステップＳ３で測定された
誘導電流の積分値をｃ３、ステップＳ４で測定された誘導電流の積分値をｃ４とすると、
ｃ１及びｃ４は正の値、ｃ２及びｃ３は負の値で表すことができる。
【００３０】
ここで、ｃ１〜ｃ４の和（即ち、正負を相殺して残った電荷量）は、ＷＦ残留電荷と相
関があり、ｃ１〜ｃ４の和が０のときウエーハＷ裏面の残留電荷は０である。また、ｃ１
〜ｃ４の和が正の値のときは逆バイアスが不足しており、ｃ１〜ｃ５の和が負の値のとき
は逆バイアスが過剰となっている。そこで、ステップＳ１〜Ｓ４でコイル７に生じる誘導
電流ｃ１〜ｃ４をそれぞれ測定し、ステップｃ４を終了した後でこれらｃ１〜ｃ４を合算
することで、逆バイアスの過不足を判断することができる。
【００３１】
また、ステップＳ４における逆バイアスの印加電圧（即ち、ＥＳＣ電圧）と、この印加
電圧によって生じる誘導電流の積分値ｃ４との関係を実験又はシミュレーションによって
予め求めておき、この関係を示す式を記憶部１３に格納しておく。そして、ステップＳ４
では、ｃ１〜ｃ４の和が０となるように印加電圧を設定する。このような方法によれば、
誘導電流ｃ１〜ｃ４の和はほぼゼロとなるので、ＷＦ残留電荷を精度良く０（ゼロ）に近
づけることができる。
【図面の簡単な説明】
【００３２】
【図１】実施の形態に係る静電チャック装置の構成例を示す図。
【図２】電流Ｉ、磁界Ｈ及びコイル７における誘導電流の発生メカニズムを示す図。
【図３】ＥＳＣ電圧及びＷＦ残留電荷の経時変化の一例を示す図（その１）。
【図４】ＥＳＣ電圧及びＷＦ残留電荷の経時変化の一例を示す図（その２）。
【図５】誘導電流Ｉａ、Ｉｂの大きさを模式的に示す図。
【図６】誘導電流が生じるステップｓ１〜ｓ４と、誘導電流の積分値ｃ１〜ｃ４を示す図。
【符号の説明】
【００３３】
１  吸着ステージ、３ａ、３ｂ  静電チャック、５  直流電源、７  コイル、１０  制
御部、１３  記憶部、１５  スイッチ、ｃ１〜ｃ４  誘導電流の積分値
【図１】
2008294257.tif 000003
【図２】
2008294257.tif 000004
【図３】
2008294257.tif 000005
【図４】
2008294257.tif 000006
【図５】
2008294257.tif 000007
【図６】
2008294257.tif 000008