(57)【要約】【課題】中空箱型状のパッケージ体で構成された光結合型半導体リレーにおいて、簡易な方法で電磁波ノイズを遮断できるようにする。【解決手段】上面を開口した中空箱体３と、上面の開口３ｄに被せられる蓋板２とを組み合わせて、中空箱型状のパッケージ体１を構成し、少なくとも発光素子４と受光素子５とを、パッケージ体１の内面となる蓋板２の裏内面２ａと、箱体３の内底面３ｃとに相対的に対向配置させ、かつパッケージ体１の内面と外底面に所定の配線パターン７ａ、７ｂを配設した光結合型半導体リレー２０において、パッケージ体１は、配線パターン７ａ、７ｂと接触しないようにして、導電性のシールド膜で形成された外皮６を備えている。【選択図】図１
2008159751.tif 000002
【特許請求の範囲】
【請求項１】
上面を開口した中空箱体と、該上面の開口に被せられる蓋板とを組み合わせて、中空箱型状のパッケージ体を構成し、少なくとも発光素子と受光素子とを、前記パッケージ体の内面となる蓋板の裏内面と、前記箱体の内底面とに相対的に対向配置させ、かつ前記パッケージ体の内面と外底面に所定の配線パターンを配設した光結合型半導体リレーにおいて、
前記パッケージ体は、前記配線パターンと接触しないようにした、導電性のシールド膜で形成された外皮を備えていることを特徴とする光結合型半導体リレー。
【請求項２】
請求項１において、
前記パッケージ体には、発光素子、受光素子に通じる配線パターンを形成している光結合型半導体リレー。
【請求項３】
請求項２において、
上記パッケージ体には、スルーホールが形成されており、該スルーホールによって上記配線パターンが途中で接合されている光結合型半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、受光素子を中空箱型状のパッケージ体に内包して構成した光結合型半導体リレーの改良に関するものである。
【背景技術】
【０００２】
従来の光結合型半導体リレーとして、例えばプリント基板、セラミック基板などで構成される発光側基板、受光側基板のそれぞれに、発光素子、受光素子を実装し、これらの基板を上下に組み合わせて、光結合空間を内包した中空箱型状のパッケージ体に形成したものがある（特許文献１参照）。
【０００３】
このものは、発光側基板、受光側基板のいずれか一方が開口を有した有底箱体に形成され、他方がその開口を塞ぐ蓋板に形成され、箱体の開口に蓋板を被せることによって、蓋板の裏内面に設けた発光素子と、箱体の内底面に設けた受光素子とが向かい合って、光結合空間が形成される。
【特許文献１】特開２００５−２４３６６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記文献記載の半導体リレーは、電磁波などの高周波ノイズを遮断する構造とはなっておらず、信号の高周波化に対して、十分な対応ができていない。
【０００５】
本発明は、このような事情を考慮して提案されたもので、その目的は、中空箱型状のパッケージ体で構成された光結合型半導体リレーにおいて、簡易な方法で電磁波ノイズを遮断できるようにすることである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１に記載の光結合型半導体リレーは、上面を開口した中空箱体と、該上面の開口に被せられる蓋板とを組み合わせて、中空箱型状のパッケージ体を構成し、少なくとも発光素子と受光素子とを、パッケージ体の内面となる蓋板の裏内面と、箱体の内底面とに相対的に対向配置させ、かつパッケージ体の内面と外底面に所定の配線パターンを配設した光結合型半導体リレーにおいて、パッケージ体は、配線パターンと接触しないようにした、導電性のシールド膜で形成された外皮を備えている。
【０００７】
請求項２に記載の光結合型半導体リレーは、パッケージ体には発光素子、受光素子に通じる配線パターンを形成していることを特徴とする。
【０００８】
請求項３に記載の光結合型半導体リレーは、パッケージ体にはスルーホールが形成されており、そのスルーホールによって上記配線パターンの途中が接合されていることを特徴とする。
【発明の効果】
【０００９】
請求項１〜３に記載の光結合型半導体リレーによれば、発光素子と受光素子とを内方に含んだパッケージ体の外側に導電性シールド膜の外皮を形成させているので、パッケージ体の内部空間の発光素子、受光素子は電磁波などのノイズの影響を受けない。また、シールド膜外皮による放熱効果も期待できる。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明の実施の形態について、添付図面を参照しながら説明する。
【００１１】
図１は、本発明の一例である光結合型半導体リレーの外観を示した斜視図である。
【００１２】
この半導体リレー２０は、発光素子４（図２参照）を備えた発光側基板２と、受光素子５（図２参照）を備えた受光側基板３と組み合わせて成るパッケージ体１を有している。
【００１３】
この半導体リレー２０は、配線が施された各基板に発光素子４、受光素子５を実装させ、それらを組み合わせたもので、発光側基板２は蓋板に形成され、受光側基板３は上面を開口した中空箱体に形成され、その箱体３の開口に蓋板２を被せることで、発光素子４と受光素子５とを内部空間に封じ込めて、効率のよい光結合をさせるようにした構成となっている。
【００１４】
なお、蓋板２、中空箱体３の各構造および発光素子４と受光素子５の取り付け位置、内部空間の詳細構造については、図２で後述する。
【００１５】
図１で示すように、このパッケージ体１の外側面は、銅箔パターンなどによる導電性のシールド膜６で形成された外皮が設けられている。具体的には、銅箔パターンは、後述する配線パターン７ａ、７ｂ、７ｃ（図２、図３参照）やスルーホール８（図２、図３参照）と接触しないように、パッケージ体１の天面、底面、正面、背面、左、右側面の略全面にわたって貼り付けられている。
【００１６】
発光側基板２、受光側基板３は、プリント基板、セラミック基板などで構成され、パッケージ体１の外側の略全面に導電性のシールド膜６が形成されているため、電磁波などの高周波ノイズを遮断でき、発光素子４、受光素子５への悪影響を阻止でき、そのため、出力信号にノイズが重畳されることによる誤動作を防止できる。
【００１７】
なお、導電性のシールド膜外皮６は、パッケージ体１の外側略全面でなくても、電磁波を十分に遮断できる程度の部分的なものであってもよい。
【００１８】
シールド膜６は、銅箔パターンのほか、種々の導電性素材によるメッシュ、フィルムなどが想定できる。
【００１９】
また、このような基板２、３によるパッケージ体１の半導体リレー２０は、長方体に形成されたシンプルな形状であるため、パッケージ体１に形成した後であっても、シールド膜６を施しやすい。もちろん、パッケージ体１に形成する前に、それぞれの基板２、３にシールド膜６を形成しておいてもよい。
【００２０】
図２は、同半導体リレー２０の分解斜視図で、この図を参照しながら、パッケージ体１およびその内部空間の構造について、さらに詳細に説明する。
【００２１】
パッケージ体１は、蓋板２と、上面を開口した中空箱体３とよりなり、蓋板２が発光側基板を構成し、箱体３が受光側基板を構成している。蓋板２と箱体３とは、プリント基板、セラミック基板などより成り、縦、横寸法が同一の大きさに形成されている。なお本図においては、パッケージ体１の外側に形成したシールド膜の外皮６（図１参照）の図示は省略する。
【００２２】
蓋板２は、その裏内面２ａに、発光ダイオードなどよりなる発光素子４が実装され、さらに、その発光素子４に入力信号を伝達するための配線パターン７ａが形成されている。また、発光素子４と配線パターン７ａとはボンディングワイヤ９で接続されている。
【００２３】
中空箱体３は、底板部３ａと、内部空間Ｓを囲った周壁部３ｂとよりなり、それぞれを別体に成形したものを固着させて形成されているが、一体成形されたものでもよい。
【００２４】
底板部３ａの上面つまり箱体３の内底面３ｃには、フォトダイオードなどよりなる受光素子５が実装され、その受光素子５から出力される信号を伝達する配線パターン７ｂが形成されている。また、受光素子５と配線パターン７ｂとはボンディングワイヤ９で接続されている。
【００２５】
発光素子４と受光素子５とは、蓋板２を箱体３の開口３ｄに被せた状態で光結合が可能なように、それぞれが対向する位置に配置されている。なお、発光素子４と受光素子５とは、上下逆の配置でもよい。
【００２６】
さらに、底板部３ａの裏面つまり箱体３の外底面３ｆには、底板部３ａを貫通するように設けたスルーホール８を介して電気接続を可能とした、受光側の出力用配線パターン７ｂが施されている。
【００２７】
スルーホール８は、貫通孔であり、孔の内面にはメッキが施され、その孔の開口で、配線パターン７ａ、７ｂと半田付けなどによって接続されている。
【００２８】
また、箱体３には、周壁部３ｂと底板部３ａを縦に貫通するスルーホール８が設けられており、その上、下の開口部分つまり周壁部３ｂの上端縁３ｅと底板部３ａの裏面３ｆには、そのスルーホール８と接続される発光側の入力用配線パターン７ａが施されている。
【００２９】
すなわち、種々の位置に形成された発光側の入力用配線パターン７ａ、７ａ同士は、スルーホール８によって途中で接合され、また受光側の出力用配線パターン７ｂ、７ｂ同士もスルーホール８によって途中で接合され、それぞれ独立した入力信号経路、出力信号経路を形成している。
【００３０】
なお、箱体３の外底面３ｆに形成した入出力用配線パターン７ａ、７ｂは、同半導体リレー２０を実装した回路基板（不図示）に形成されている配線パターン（不図示）に、半田付けするなどして接続されている。
【００３１】
発光素子４は、箱体３の外底面３ｆの入力用配線パターン７ａ、スルーホール８、箱体３の上端縁３ｅの配線パターン７ａ、蓋板２の配線パターン７ａ、ボンディングワイヤ９を順次介して、電気信号を入力すると、その入力信号に応じて発光する一方、受光素子５は、その光を受けて光結合して信号を出力し、その信号は、ボンディングワイヤ９、箱体３の内底面３ｃの配線パターン７ｂ、スルーホール８を順次介して、箱体３の裏面３ｆの配線パターン７ｂへと伝達される。
【００３２】
なお、このパッケージ体１の内部空間Ｓは、中空状態としてもよいが、透明シリコーンなどで樹脂封止してもよい。少なくとも、発光素子４と受光素子とで光結合できる透光空間が形成されればよい。
【００３３】
また、上記の種々の配線パターン７ａ、７ｂは、半田などによるバンプで形成されてもよい。
【００３４】
図３（ａ）、（ｂ）は、図１のＡ−Ａ線、Ｂ−Ｂ線の各縦断面図である。
【００３５】
図３（ａ）の断面では、パッケージ体１の外周に配線パターン７ａ、７ｂやスルーホール８が含まれていないため、全周にわたってシールド膜６が施されているが、図３（ｂ）の断面では、シールド膜６は、配線パターン７ａ、７ｂ、スルーホール８に接続しないように施されている。
【００３６】
以上のように、本実施例に示した半導体リレー２０は、中空箱型状のパッケージ体１に配線パターン７ａ、７ｂとスルーホール８とを組み合わせて、電流経路の距離を短くすることによって高周波対策をとっているが、導電性の外皮６を設けることで、さらに効率よく高周波ノイズを除去できるようにしている。
【００３７】
図４は、本発明の他例である光結合型半導体リレーの縦断面図である。
【００３８】
同半導体リレー２０Ａは、箱体３の内底面３ｃに、受光素子５とボンディングワイヤ９で接続されたスイッチング素子１０が実装されている。このスイッチング素子１０は、受光素子５の出力信号にもとづいてオン、オフするＭＯＳ−ＦＥＴなどの半導体素子で、その裏面には電極１０ａを備えている。なお、その他の構成部材については、図１〜図３の例と同様であるため、それと同一の符号を付して、その説明を省略する。
【００３９】
スイッチング素子１０の出力信号は、電極１０ａ、スルーホール８、出力用配線パターン７ｃを通じて回路基板（不図示）へ伝達される。
【００４０】
図４の例においても、シールド膜６は、パッケージ体１の外側の略全面に施され、図４に示す断面では、配線パターン７ｃ、スルーホール８に接触しないように施されている。
【図面の簡単な説明】
【００４１】
【図１】本発明の一例である光結合型半導体リレーの外観斜視図である。
【図２】同半導体リレーの分解斜視図である。
【図３】（ａ）図１のＡ−Ａ線縦断面図、（ｂ）同図Ｂ−Ｂ線縦断面図である。
【図４】本発明の一例である光結合型半導体リレーの縦断面図である。
【符号の説明】
【００４２】
２０      光結合型半導体リレー
１      パッケージ体
２      蓋板、発光側基板
２ａ      蓋板の裏内面
３      箱体、受光側基板
３ｃ      箱体の内底面
３ｆ      箱体の外底面
４      発光素子
５      受光素子
６      シールド膜（外皮）
７ａ      発光側の入力用配線パターン
７ｂ      受光側の出力用配線パターン
７ｃ      スイッチング素子の信号出力用配線パターン
８      スルーホール
９      ボンディングワイヤ
１０      スイッチング素子
Ｓ      内部空間
【図１】
2008159751.tif 000003
【図２】
2008159751.tif 000004
【図３】
2008159751.tif 000005
【図４】
2008159751.tif 000006