(57)【要約】【課題】可動電極とこれに対向する固定電極とを備え、加速度が印加されたときにこれら両電極間の検出間隔の変化に基づいて加速度を検出する加速度センサにおいて、可動および固定電極を構成する半導体基板以外のパッケージ部材を用いることなく、当該両電極を封止する構成を実現する。【解決手段】厚さ方向の一面１０ａ、２０ａを互いに対向させて第１の半導体基板１０と第２の半導体基板２０とを重ね合わせ、第１の半導体基板１０の一面１０ａをパターニングして可動電極３０を形成し、第２の半導体基板２０の一面２０ａをパターニングして固定電極４０を形成し、両半導体基板１０、２０の間において、可動および固定電極３０、４０を検出間隔Ｋを介して対向させ、その周囲で両半導体基板１０、２０を接合し、この接合部５０により両電極３０、４０を両半導体基板１０、２０の間に封止している。【選択図】図１
2008256496.tif 000002
【特許請求の範囲】
【請求項１】
可動電極（３０）と前記可動電極（３０）に対向する固定電極（４０）とを備え、力学量が印加されたときにこれら両電極（３０、４０）間の検出間隔（Ｋ）の変化に基づいて前記力学量を検出する力学量センサにおいて、
厚さ方向の一面（１０ａ、２０ａ）を互いに対向させて第１の半導体基板（１０）と第２の半導体基板（２０）とが重ね合わされており、
前記第１の半導体基板（１０）の前記一面（１０ａ）側には、当該一面（１０ａ）をパターニングすることにより前記可動電極（３０）が形成されており、
前記第２の半導体基板（２０）の前記一面（２０ａ）側には、当該一面（２０ａ）をパターニングすることにより前記固定電極（４０）が形成されており、
前記両半導体基板（１０、２０）の間において、前記可動電極（３０）と前記固定電極（４０）とが前記検出間隔（Ｋ）を介して対向しており、
前記両電極（３０、４０）の周囲では、前記両半導体基板（１０、２０）が接合されており、この接合された部位により前記両電極（３０、４０）が前記両半導体基板（１０、２０）の間に封止されていることを特徴とする力学量センサ。
【請求項２】
前記両半導体基板（１０、２０）の間において、前記可動電極（３０）と前記固定電極（４０）とが噛み合うことにより、前記両電極（３０、４０）は、前記両半導体基板（１０、２０）の重なり合う方向と直交する方向（Ｘ）にて前記検出間隔（Ｋ）を介して対向していることを特徴とする請求項１に記載の力学量センサ。
【請求項３】
前記両半導体基板（１０、２０）の少なくとも一方の内部には、当該少なくとも一方の半導体基板（１０）の前記一面（１０ａ）側から前記一面（１０ａ）とは反対側の他面（１０ｂ）まで厚さ方向に延びる取り出し電極（６０）が設けられており、
前記少なくとも一方の半導体基板（１０）の前記一面（１０ａ）側にて、前記取り出し電極（６０）と前記可動および固定電極（３０、４０）とが電気的に接続されており、
この取り出し電極（６０）を介して前記可動および固定電極（３０、４０）からの信号が取り出されるようになっていることを特徴とする請求項１または２に記載の力学量センサ。
【請求項４】
前記少なくとも一方の半導体基板（１０）の前記他面（１０ｂ）側には、前記可動および固定電極（３０、４０）からの信号を処理する回路部（１０１）が設けられており、
この回路部（１０１）と前記取り出し電極（６０）とは電気的に接続されていることを特徴とする請求項３に記載の力学量センサ。
【請求項５】
前記可動および固定電極（３０、４０）からの信号を処理する回路基板（２００）を備え、
この回路基板（２００）上に前記両半導体基板（１０、２０）が搭載されており、前記回路基板（２００）と前記取り出し電極（６０）とがボンディングワイヤ（３００）を介して電気的に接続されていることを特徴とする請求項３に記載の力学量センサ。
【請求項６】
前記可動および固定電極（３０、４０）からの信号を処理する回路基板（２００）を備え、
前記両半導体基板（１０、２０）は、前記取り出し電極（６０）を前記回路基板（２００）に対向させた状態で前記回路基板（２００）上に搭載されており、前記回路基板（２００）と前記取り出し電極（６０）とはフリップチップ接続されていることを特徴とする請求項３に記載の力学量センサ。
【請求項７】
前記両半導体基板（１０、２０）のうちいずれか一方の前記一面（１０ａ）に凸部（１０ｃ）を設け、他方の前記一面（２０ａ）に前記凸部（１０ｃ）が挿入される凹部（２０ｃ）を設け、これら凸部（１０ｃ）と凹部（２０ｃ）とにより前記両半導体基板（１０、２０）の位置決めがなされていることを特徴とする請求項１ないし６のいずれか１つに記載の力学量センサ。
【請求項８】
前記力学量の検出時には、前記検出間隔（Ｋ）を調整するために前記可動電極（３０）と前記固定電極（４０）との間に電位差を設けることを特徴とする請求項１ないし７のいずれか１つに記載の力学量センサ。
【請求項９】
前記可動電極（３０）は、前記両半導体基板（１０、２０）の重なり合う方向と直交する方向（Ｘ）、および、前記両半導体基板（１０、２０）の重なり合う方向（Ｚ）の両方向（Ｘ、Ｚ）に自由度を有するバネ部（３１）により前記第１の半導体基板（１０）に支持されており、
前記両半導体基板（１０）の重なり合う方向と直交する方向（Ｘ）への前記可動電極（３０）の変位によって前記検出間隔（Ｋ）が変化し、
前記両半導体基板（１０、２０）の重なり合う方向（Ｚ）への前記可動電極（３０）の変位によって、前記検出間隔（Ｋ）における前記可動電極（３０）と前記固定電極（４０）との対向面積が変化するようになっていることを特徴とする請求項１ないし７のいずれか１つに記載の力学量センサ。
【請求項１０】
請求項１に記載の力学量センサを製造する製造方法であって、
前記第１の半導体基板（１０）の前記一面（１０ａ）側に、前記可動電極（３０）をパターニングして形成し、前記第２の半導体基板（２０）の前記一面（２０ａ）側に、前記固定電極（４０）をパターニングして形成し、
次に、前記可動電極（３０）と前記固定電極（４０）とが対向するように、前記両半導体基板（１０、２０）を重ね合わせ、前記両電極（３０、４０）の周囲にて前記両半導体基板（１０、２０）を接合することを特徴とする力学量センサの製造方法。
【請求項１１】
前記両半導体基板（１０、２０）を接合した後、前記両半導体基板（１０、２０）の少なくとも一方に、当該少なくとも一方の半導体基板（１０）の他面（１０ｂ）から前記可動および固定電極（３０、４０）まで到達する貫通孔（６０ａ）を設け、
続いて、この貫通孔（６０ａ）の内壁に絶縁膜（６１）を形成した後、
前記貫通孔（６０ａ）に電極材料を埋め込むことを特徴とする請求項１０に記載の力学量センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可動電極とこれに対向する固定電極とを備え、力学量が印加されたときにこれら両電極間の検出間隔の変化に基づいて力学量を検出する力学量センサおよびその製造方法に関する。
【背景技術】
【０００２】
従来より、この種の力学量センサとしては、半導体プロセス技術を用いて半導体基板に、たとえば櫛歯状の可動電極および固定電極を形成したものが提案されている（たとえば、特許文献１、特許文献２参照）。
【０００３】
このものは、たとえば櫛歯状をなす可動電極と固定電極とを互いに噛み合わせるように配置し、これら両電極間の間隔を検出間隔とし、そして力学量の印加に伴う当該検出間隔の変化を、容量などの変化として検出することにより力学量を検出するものである。そして、従来では、この半導体基板を、当該半導体基板以外の別体の部材よりなるパッケージ部材に収納して封止していた。
【特許文献１】特開２００３−２７０２６４号公報
【特許文献２】特表２００３−５３１０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の力学量センサでは、半導体基板を収納するパッケージなどから塵が発生し、たとえば両電極の検出間隔に塵が付着するなどにより、センサの動作不良が生じる恐れがある。
【０００５】
本発明は、上記した問題に鑑みてなされたものであり、可動電極とこれに対向する固定電極とを備え、力学量が印加されたときにこれら両電極間の検出間隔の変化に基づいて力学量を検出する力学量センサにおいて、可動および固定電極を構成する半導体基板以外のパッケージ部材を用いることなく、当該両電極を封止する構成を実現することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、厚さ方向の一面（１０ａ、２０ａ）を互いに対向させて第１の半導体基板（１０）と第２の半導体基板（２０）とを重ね合わせ、第１の半導体基板（１０）の一面（１０ａ）側に、当該一面（１０ａ）をパターニングすることにより可動電極（３０）を形成し、第２の半導体基板（２０）の一面（２０ａ）側に、当該一面（２０ａ）をパターニングすることにより固定電極（４０）を形成し、両半導体基板（１０、２０）の間において、可動電極（３０）と固定電極（４０）とを、検出間隔（Ｋ）を介して対向させ、両電極（３０、４０）の周囲で両半導体基板（１０、２０）を接合し、この接合された部位により両電極（３０、４０）を両半導体基板（１０、２０）の間に封止したことを特徴とする。
【０００７】
それによれば、可動および固定電極（３０、４０）を構成する半導体基板（１０、２０）自身で可動および固定電極（３０、４０）を封止したものとなるため、当該半導体基板（１０、２０）以外のパッケージ部材を用いることなく、当該両電極（３０、４０）を封止する構成を実現できる。
【０００８】
ここで、両半導体基板（１０、２０）の間において、可動電極（３０）と固定電極（４０）とを噛み合わせることにより、両電極（３０、４０）が、両半導体基板（１０、２０）の重なり合う方向と直交する方向（Ｘ）にて検出間隔（Ｋ）を介して対向しているものにできる（後述の図１等参照）。
【０００９】
また、両半導体基板（１０、２０）の少なくとも一方の内部に、当該少なくとも一方の半導体基板（１０）の一面（１０ａ）側から一面（１０ａ）とは反対側の他面（１０ｂ）まで厚さ方向に延びる取り出し電極（６０）を設け、当該少なくとも一方の半導体基板（１０）の一面（１０ａ）側にて取り出し電極（６０）と可動および固定電極（３０、４０）とを電気的に接続することにより、この取り出し電極（６０）を介して可動および固定電極（３０、４０）からの信号を取り出すようにしてもよい（後述の図１等参照）。
【００１０】
それによれば、両半導体基板（１０、２０）間に位置する可動および固定電極（３０、４０）からの信号を、取り出し電極（６０）を介して両半導体基板（１０、２０）の外側に取り出すことができる。
【００１１】
さらに、上記取り出し電極（６０）が設けられている少なくとも一方の半導体基板（１０）の他面（１０ｂ）側に、可動および固定電極（３０、４０）からの信号を処理する回路部（１０１）を設け、この回路部（１０１）と取り出し電極（６０）とを電気的に接続したものであってもよい（後述の図６参照）。それによれば、信号処理の回路を一体化した力学量センサを実現できる。
【００１２】
また、上記取り出し電極（６０）を設けた構成の場合、可動および固定電極（３０、４０）からの信号を処理する回路基板（２００）を備え、この回路基板（２００）上に両半導体基板（１０、２０）を搭載し、回路基板（２００）と取り出し電極（６０）とをボンディングワイヤ（３００）を介して電気的に接続してもよい（後述の図２参照）。
【００１３】
また、上記取り出し電極（６０）を設けた構成の場合、可動および固定電極（３０、４０）からの信号を処理する回路基板（２００）を備え、両半導体基板（１０、２０）を、取り出し電極（６０）を回路基板（２００）に対向させた状態で回路基板（２００）上に搭載し、回路基板（２００）と取り出し電極（６０）とをフリップチップ接続してもよい（後述の図７参照）。
【００１４】
また、両半導体基板（１０、２０）のうちいずれか一方の一面（１０ａ）に凸部（１０ｃ）を設け、他方の一面（２０ａ）に凸部（１０ｃ）が挿入される凹部（２０ｃ）を設け、これら凸部（１０ｃ）と凹部（２０ｃ）とにより両半導体基板（１０、２０）の位置決めを行うようにしてもよい（後述の図８参照）。それによれば、位置決めの凹凸部（１０ｃ、２０ｃ）により両半導体基板（１０、２０）の重ね合わせの精度が向上する。
【００１５】
また、力学量の検出時に、検出間隔（Ｋ）を調整するために可動電極（３０）と固定電極（４０）との間に電位差を設けてもよい（後述の図９参照）。それによれば、電位差を調整することで、静電力によって両電極（３０、４０）間の距離すなわち検出間隔（Ｋ）を調整できる。
【００１６】
また、可動電極（３０）を、両半導体基板（１０、２０）の重なり合う方向と直交する方向（Ｘ）、および、両半導体基板（１０、２０）の重なり合う方向（Ｚ）の両方向（Ｘ、Ｚ）に自由度を有するバネ部（３１）により第１の半導体基板（１０）に支持してもよい。
【００１７】
そして、この場合、両半導体基板（１０）の重なり合う方向と直交する方向（Ｘ）への可動電極（３０）の変位によって検出間隔（Ｋ）が変化し、両半導体基板（１０、２０）の重なり合う方向（Ｚ）への可動電極（３０）の変位によって、検出間隔（Ｋ）における可動電極（３０）と固定電極（４０）との対向面積が変化するものにできる（後述の図１０参照）。
【００１８】
それによれば、両半導体基板（１０、２０）の重なり合う方向と直交する方向（Ｘ）、および、両半導体基板（１０、２０）の重なり合う方向（Ｚ）の両方向（Ｘ、Ｚ）にて力学量の検出が可能となる。
【００１９】
また、上記特徴を有する力学量センサを製造する製造方法としては、第１の半導体基板（１０）の一面（１０ａ）側に、可動電極（３０）をパターニングして形成し、第２の半導体基板（２０）の一面（２０ａ）側に、固定電極（４０）をパターニングして形成し、次に、可動電極（３０）と固定電極（４０）とが対向するように、両半導体基板（１０、２０）を重ね合わせ、両電極（３０、４０）の周囲にて両半導体基板（１０、２０）を接合する製造方法が提供される。それによれば、上記特徴を有する本発明の力学量センサを適切に形成できる。
【００２０】
この製造方法において、両半導体基板（１０、２０）を接合した後、両半導体基板（１０、２０）の少なくとも一方に、当該少なくとも一方の半導体基板（１０）の他面（１０ｂ）から可動および固定電極（３０、４０）まで到達する貫通孔（６０ａ）を設け、続いて、この貫通孔（６０ａ）の内壁に絶縁膜（６１）を形成した後、貫通孔（６０ａ）に電極材料を埋め込むようにすれば、上記した取り出し電極（６０）を有する力学量センサを適切に形成できる。
【００２１】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態に係る加速度センサ素子１００の概略断面図であり、図２は、この加速度センサ素子１００を回路基板２００にワイヤボンディング実装した状態を示す概略断面図である。本実施形態では、力学量センサとして、加速度センサ素子１００とこの加速度センサ素子１００を搭載する回路基板２００とを備える加速度センサを提供する。
【００２４】
本実施形態の加速度センサは、容量式の半導体加速度センサであり、可動電極３０と固定電極４０とが検出間隔Ｋを介して対向し、力学量としての加速度が両半導体基板１０、２０の重なり合う方向と直交する方向Ｘへ印加されたときにこれら両電極３０、４０間の検出間隔Ｋの変化に基づいて加速度を検出するものである。このような半導体加速度センサは、たとえば、エアバッグ、ＡＢＳ、ＶＳＣ等の作動制御を行うための自動車用加速度センサやジャイロセンサ等に適用できる。
【００２５】
加速度センサ素子１００は、厚さ方向の一面１０ａ、２０ａを互いに対向させて第１の半導体基板１０と第２の半導体基板２０とが重ね合わされてなる。ここで、各半導体基板１０、２０は、第１シリコン半導体層１１、２１、酸化膜１３、２３、第２シリコン半導体層１２、２２が順次積層されたＳＯＩ（シリコン−オン−インシュレータ）基板１０、２０よりなる。
【００２６】
そして、各半導体基板１０、２０では、第２シリコン半導体層１２、２２が、互いの対向面である一面１０ａ、２０ａ側となる。また、各半導体基板１０、２０における一面１０ａ、２０ａとは反対側の面である他面１０ｂ、２０ｂは、第１シリコン半導体層１１、２１よりなる。
【００２７】
本加速度センサ素子１００においては、これら両半導体基板１０、２０の一方に可動電極３０が形成され、他方に固定電極４０が形成されている。ここでは、可動電極３０が形成されている方の半導体基板１０を第１の半導体基板１０とし、固定電極４０が形成されている方の半導体基板２０を第２の半導体基板２０とする。
【００２８】
つまり、第１の半導体基板１０の一面１０ａ側には、当該一面１０ａすなわち第１の半導体基板１０の第２シリコン半導体層１２をパターニングすることにより可動電極３０が形成されている。また、第２の半導体基板２０の一面２０ａ側には、当該一面２０ａすなわち第２の半導体基板２０の第２シリコン半導体層２２をパターニングすることにより固定電極４０が形成されている。
【００２９】
ここで、可動および固定の各電極３０、４０は、両半導体基板１０、２０の間において検出間隔Ｋを介して対向している。ここでは、可動および固定電極３０、４０は、公知の櫛歯形状をなすものであり、その具体的な櫛歯形状の一例は、後述の図４および図５に示される。
【００３０】
そして、両半導体基板１０、２０の間において、可動電極３０と固定電極４０とが噛み合うことにより、両電極３０、４０は、両半導体基板１０、２０の重なり合う方向と直交する方向Ｘにて検出間隔Ｋを介して対向している。なお、ここでは、両半導体基板１０、２０の互いの一面１０ａ、２０ａ同士が、実質的に平行に対向しているため、両半導体基板１０、２０の重なり合う方向と直交する方向Ｘは、これら両半導体基板１０、２０の一面１０ａ、２０ａと水平な方向でもある。
【００３１】
つまり、可動電極３０における第１の半導体基板１０の一面１０ａに直交する面である側面と、固定電極４０における第２の半導体基板２０の一面２０ａに直交する面である側面とが、対向しており、これらの間が検出間隔Ｋとなっている。
【００３２】
ただし、ここでは、図１に示されるように、両半導体基板１０、２０の重なり合う方向にて、可動電極３０と固定電極４０とは、一部ずれて対向している。具体的には、当該重なり合う方向にて、両電極３０、４０の側面のうち互いの先端側の部位は対向しているが、それとは反対側の部位は対向していない。このように、可動電極３０は固定電極４０と対向しない部分を有し、固定電極４０も可動電極３０と対向しない部分を有している。
【００３３】
可動電極３０は、バネ部３１（後述の図４、図５参照）を介して、アンカー部３２に一体に連結され、第１の半導体基板１０に支持されている。そして、本実施形態のバネ部３１は、上記Ｘ方向に自由度を有し、このバネ部に支持された可動電極３０は、当該Ｘ方向への加速度の印加により当該Ｘ方向に変位するようになっている。
【００３４】
第１の半導体基板１０において、これら可動電極３０、バネ部３１およびアンカー部３２は第２シリコン半導体層１２により形成されるが、アンカー部３２は、酸化膜１３を介して第１シリコン半導体層１１に支持固定され、可動電極３０およびバネ部３１は、第１シリコン半導体層１１からリリースされている。
【００３５】
また、第２の半導体基板２０において、固定電極４０は第２シリコン半導体層２２により形成され、この固定電極４０は、酸化膜２３を介して第１シリコン半導体層２１に支持され、第１シリコン半導体層２１に固定されている。
【００３６】
そして、図１に示されるように、可動および固定の両電極３０、４０の周囲では、第１の半導体基板１０と第２の半導体基板２０とが接合されている。この両半導体基板１０、２０が接合された部位は、接合部５０として図１中に示してある。
【００３７】
ここでは、接合部５０は、第１の半導体基板１０における酸化膜１３と第２の半導体基板２０における第２シリコン半導体層２２とが、接合されることにより形成されている。この接合部５０は、半導体プロセスにおいて通常行われる両半導体基板１０、２０を重ねて高温処理することによって接合されたものでもよいし、接着剤を介して接合されたものなどでもよい。
【００３８】
本例では、接合部５０は、第２の半導体基板２０における第２シリコン半導体層２２の表面すなわち第２の半導体基板２０の一面２０ａに、シリコン酸化膜よりなる介在酸化膜５１を介して接合されることにより形成されている。
【００３９】
なお、本実施形態の接合部５０においては、この介在酸化膜５１は無いものであってもよい。つまり、第１の半導体基板１０の酸化膜１３と第２の半導体基板２０の第２シリコン半導体層２２とが、上記高温処理による接合や接着剤による接合によって、直接接合されていてもよい。
【００４０】
そして、この接合部５０により、可動および固定の両電極３０、４０が両半導体基板１０、２０の間に封止されている。この接合部５０は、たとえば、後述する図４、図５に示されるように、可動および固定の両電極３０、４０を取り囲むように、両半導体基板１０、２０の周辺部に環状に設けられたものである。
【００４１】
また、図１に示されるように、第１の半導体基板１０には、当該第１の半導体基板１０の内部を厚さ方向に延びる取り出し電極６０が設けられている。この取り出し電極６０は、第１の半導体基板１０の他面１０ｂから可動電極３０および固定電極４０まで、当該第１の半導体基板１０の内部を厚さ方向に貫通するものである。そして、取り出し電極６０と第１の半導体基板１０とは、絶縁膜６１を介して電気的に絶縁されている。
【００４２】
取り出し電極６０は、第１の半導体基板１０の一面１０ａでは各酸化膜１３、５１を通り抜けており、それにより、取り出し電極６０は、第１の半導体基板１０の一面１０ａ側にて、可動電極３０、固定電極４０のそれぞれと電気的に接続されている。そして、この取り出し電極６０を介して、可動および固定電極３０、４０からの信号が、第１の半導体基板１０の他面１０ｂ側すなわち外部に取り出されるようになっている。
【００４３】
図２に示されるように、本実施形態の加速度センサは、上記回路基板２００を備えている。この回路基板２００は、加速度センサ素子１００を制御し、加速度センサ素子１００からの信号を処理するものである。この回路基板２００は、たとえばシリコン半導体基板に、半導体プロセスによりＩＣ回路を形成した回路チップや、あるいはプリント配線基板、セラミック配線基板などよりなる。
【００４４】
本実施形態の加速度センサでは、図２に示されるように、この回路基板２００上に両半導体基板１０、２０すなわち加速度センサ素子１００が搭載されており、回路基板２００のパッド２０１と取り出し電極６０とがボンディングワイヤ３００を介して電気的に接続されている。このワイヤ３００は、通常のワイヤボンディングで形成されるＡｕやアルミなどよりなるものである。
【００４５】
そして、本実施形態では、可動電極３０と固定電極４０との検出間隔Ｋに容量が形成されており、上記図１中のＸ方向へ加速度が印加されると、可動電極３０がＸ方向へ変位するため、検出間隔Ｋの大きさが変化し、上記容量が変化する。そして、この容量変化を上記回路基板２００にて処理し、電圧変化として出力することにより上記加速度を検出するようになっている。
【００４６】
ところで、本実施形態の加速度センサによれば、対向する両半導体基板１０、２０のうち第１の半導体基板１０の対向面１０ａに可動電極３０、第２の半導体基板２０の対向面２０ａに固定電極４０をそれぞれパターニングし、両電極３０、４０の噛み合った部分にて検出間隔Ｋを介して両電極３０、４０を対向させるとともに、両半導体基板１０、２０の接合により両半導体基板１０、２０間に両電極３０、４０を封止している。
【００４７】
それによれば、可動および固定電極３０、４０を構成する半導体基板１０、２０自身で可動および固定電極３０、４０を封止しているため、従来のような当該半導体基板以外のパッケージ部材を用いることなく、当該可動および固定の両電極３０、４０を封止する構成を実現できる。
【００４８】
次に、本実施形態の加速度センサの製造方法について、図３、図４、図５を参照して述べる。図３は、本製造方法を（ａ）〜（ｅ）の工程順に断面的に示す工程図、図４は本製造方法における貼り合わせ工程を示す概略斜視図、図５（ａ）は本製造方法における貼り合わせ後のワークを示す一部透過斜視図、図５（ｂ）は取り出し電極６０形成後のワークを示す一部透過斜視図である。
【００４９】
まず、図３（ａ）、（ｂ）に示されるように、第１の半導体基板１０の一面１０ａ側に可動電極３０をパターニングして形成し、第２の半導体基板２０の一面２０ａ側に固定電極４０をパターニングして形成する。
【００５０】
具体的には、両半導体基板１０、２０としての上記ＳＯＩ基板１０、２０を用意し、各基板１０、２０のＳＯＩ層、すなわち各基板１０、２０の第２シリコン半導体層１１、２１を、半導体プロセスにより所望の不純物濃度にする。
【００５１】
この不純物としては、Ｓｂ（アンチモン）やＰ（リン）、Ｂ（ボロン）などが挙げられる。この不純物は、単結晶であれば、引き上げ時に導入してもよいし、イオン注入等で導入してもよい。また、ＳＯＩ層は多結晶材料でもかまわない。
【００５２】
そして、第２の半導体基板２０については、図３（ａ）に示されるように、フォトリソグラフ技術により、固定電極４０のパターンを画定するマスク４０ａを形成し、その後、ＳＦ６などによるドライエッチングやウェットエッチングなどにより、固定電極４０のパターンを形成する。
【００５３】
一方、第１の半導体基板１０については、図３（ｂ）に示されるように、フォトリソグラフ技術により、可動電極３０のパターンを画定するマスク３０ａを形成し、その後、ＳＦ６などによるドライエッチングやウェットエッチングなどにより、可動電極４０のパターンを形成する。こうして、図３（ａ）、（ｂ）さらには図４に示されるような可動および固定電極３０、４０のパターンができあがる。
【００５４】
ここで、図４に示されるように、可動電極３０は、その両端を上記バネ部３１を介してアンカー部３２に固定されており、固定電極４０は、可動電極３０の両側に設けられた配置となっている。
【００５５】
また、図４において、第２の半導体基板２０の周辺部に位置する第２シリコン半導体層２２は、固定電極４０と一体化した形で環状をなす環状部５０ａとしてパターニングされている。この環状部５０ａは、第１の半導体基板１０と接合されて上記接合部５０となる部位である。
【００５６】
こうして、各半導体基板１０、２０に可動電極３０、固定電極４０を形成した後、それぞれのレジスト３０ａ、４０ａを除去する。その後、本例では、第２の半導体基板２０の第２シリコン半導体層２２のうち上記環状部５０ａの表面に、上記の介在酸化膜５１を、熱酸化やスパッタ、ＣＶＤなどにより形成する。
【００５７】
その後、図３（ｃ）および図５（ａ）に示されるように、第１の半導体基板１０と第２の半導体基板２０とを貼り合わせる。具体的には、可動電極３０と固定電極４０とが対向するように、両半導体基板１０、２０を、それぞれの一面１０ａ、２０ａを対向させて重ね合わせるとともに、両電極３０、４０の周囲にて両半導体基板１０、２０を接合し、接合部５０を形成する。
【００５８】
ここで、上述したように、両半導体基板１０、２０の接合は、上記した半導体プロセスによる高温処理や接着などにより行う。この両半導体基板１０、２０の貼り合せ時の圧力は任意であるが、貼り合せ後に封止された両電極３０、４０の空間内の圧力は、０〜１気圧に保持することが望ましい。
【００５９】
これは、加速度センサの場合、電極３０、４０の圧力が１気圧であればダンピングによる可動電極３０の減衰が効果的に発生するためであり、一方、ジャイロセンサでは、当該圧力が０気圧に近いほど、ダンピングによる感度低下を防止できるためである。
【００６０】
次に、図３（ｄ）、（ｅ）および図５（ｂ）に示されるように、第１の半導体基板１０に上記取り出し電極６０を形成する。具体的には、まず、図３（ｄ）に示されるように、第１の半導体基板１０に対して、当該第１の半導体基板１０の他面１０ｂから可動および固定電極３０、４０まで到達する貫通孔６０ａを設ける。
【００６１】
この貫通孔６０ａは、ＳＦ６、ＣＦ４、Ｃ３Ｆ８などを用いたドライエッチングやウェットエッチングなどにより、第１の半導体基板１０の他面１０ｂ側から、第１シリコン層１１および各酸化膜１３、５１をエッチングすることで形成する。その後、図３（ｄ）に示されるように、貫通孔６０ａの側壁に、ＳｉＯ２やＳｉＮなどよりなる絶縁膜６１を熱酸化やＣＶＤなどにより形成する。
【００６２】
続いて、絶縁膜６１で絶縁された貫通孔６０ａの内部に電極材料を埋め込むことにより、取り出し電極６０を形成する。この電極材料の埋め込みは、当該電極材料がＡｕやＣｕ、アルミなどの金属材料であれば、蒸着やスパッタリング、あるいはメッキなどの手法により行える。
【００６３】
また、電極材料としては、シリコンなどの半導体材料に不純物を高濃度に導入したものでもよく、この場合、直接接合やエピタキシャル成長もしくはＣＶＤなどにより、埋め込むことができる。
【００６４】
こうして、本実施形態の加速度センサ素子１００ができあがり、これを、上記図２に示されるように、回路基板２００へワイヤボンディング実装すれば、本実施形態の加速度センサが完成する。
【００６５】
（第２実施形態）
図６は、本発明の第２実施形態に係る加速度センサを示す概略断面図である。上記第１実施形態との相違点を中心に述べる。
【００６６】
上記第１実施形態では、信号処理用の回路基板２００（上記図２参照）が、加速度センサ素子１００とは別体のものであったが、本実施形態では、加速度センサ素子１００に、信号処理用の回路部１０１を一体化させ、上記回路基板を不要としたものである。
【００６７】
具体的には、取り出し電極６０が設けられている第１の半導体基板１０において、その一面１０ａとは反対側の他面１０ｂ側に、回路部１０１が設けられている。この回路部１０１は、公知の半導体プロセスにより形成されたトランジスタ素子などにより構成されたものであり、可動および固定電極３０、４０からの信号を処理する機能を持つ。
【００６８】
ここでは、第１の半導体基板１０の他面１０ｂ、すなわち、第１シリコン層１１の表面には、アルミなどよりなる表層配線１０２が設けられており、この表層配線１０２により、回路部１０１と取り出し電極６０とが電気的に接続されている。なお、取り出し電極６０は図示しないワイヤなどにより外部へ接続されるようになっている。
【００６９】
このように、本実施形態によれば、上記第１実施形態と同様に、半導体基板１０、２０自身による可動および固定両電極３０、４０の封止構成を実現できるとともに、信号処理用の回路部１０１を、可動電極３０を構成する半導体基板１０に一体化し、加速度センサ素子とは別体の回路基板を不要とした加速度センサを実現することができる。
【００７０】
（第３実施形態）
図７は、本発明の第３実施形態に係る加速度センサを示す概略断面図である。上記第１実施形態との相違点を中心に述べる。
【００７１】
図７に示されるように、本実施形態の加速度センサも、上記回路基板２００を備えている。そして、本実施形態においても、この回路基板２００上に両半導体基板１０、２０すなわち加速度センサ素子１００が搭載されている。
【００７２】
ここで、本実施形態では、上記図２とは逆に、両半導体基板１０、２０すなわち加速度センサ素子１００は、第１の半導体基板１０の他面１０ｂ側すなわち取り出し電極６０側を回路基板２００に対向させて、回路基板２００上に搭載されている。
【００７３】
そして、回路基板２００のパッド２０１と取り出し電極６０とは、電気的に接続されている。いわゆる本実施形態の加速度センサ素子１００は、バンプとしての取り出し電極６０を有し、これを利用してフリップチップ接続されている。
【００７４】
この回路基板２００のパッド２０１と取り出し電極６０との接続は、はんだや導電性接着剤などにより行える。また、パッド２０１および取り出し電極６０の材質によっては、これらの接続は熱圧着でもよい。
【００７５】
こうして、本実施形態では、加速度センサ素子１００と回路基板２００とがフリップチップ実装された構成を有するものとなる。そして、上記第１実施形態と同様に、半導体基板１０、２０自身による可動および固定両電極３０、４０の封止構成を実現することができる。
【００７６】
（第４実施形態）
図８は、本発明の第４実施形態に係る加速度センサ素子を示す概略断面図である。上記第１実施形態との相違点を中心に述べる。なお、この図８では、上記取り出し電極は省略してあるが、上記各実施形態と同様に、本加速度センサ素子においても取り出し電極は設けられている。
【００７７】
図８に示されるように、第１の半導体基板１０の一面１０ａに凸部１０ｃが設けられている。一方、第２の半導体基板２０の一面２０ａのうち凸部１０ｃに対向する部位に、凹部２０ｃが設けられている。そして、凸部１０ｃが凹部２０ｃに挿入されている。
【００７８】
そして、これら凸部１０ｃと凹部２０ｃにより、両半導体基板１０、２０の貼り合わせ時においてセルフアライメントの作用が発揮され、両半導体基板１０、２０の位置決めがなされるようになっている。ここで、これら凸部１０ｃおよび凹部２０ｃの組は、この位置決め機能を持つものであれば、１組でもよいし複数組設けられていてもよいし、その形状やサイズも特に限定されない。
【００７９】
また、図８に示される例では、凸部１０ｃを第１の半導体基板１０に設け、凹部２０ｃを第２の半導体基板２０に設けたが、これとは反対に、凸部を第２の半導体基板、凹部を第１の半導体基板に設けてもよい。
【００８０】
このように、本実施形態によれば、上記第１実施形態と同様に、半導体基板１０、２０自身による可動および固定両電極３０、４０の封止構成を実現できるとともに、位置決めの凹凸部１０ｃ、２０ｃにより両半導体基板１０、２０の重ね合わせの精度が向上する。なお、本実施形態は、位置決めの凹凸部１０ｃ、２０ｃを形成すればよいものであり、上記した各実施形態に適用が可能である。
【００８１】
（第５実施形態）
図９は、本発明の第５実施形態に係る加速度センサ素子を示す概略断面図である。上記第１実施形態との相違点を中心に述べるが、本実施形態は上記各実施形態に適用が可能である。
【００８２】
本実施形態では、加速度の検出時に、可動電極３０と固定電極４０との間に電位差を設けるものである。具体的には、図示しない回路基板に電気的に接続された取り出し電極６０を介して、当該回路基板から可動電極３０と固定電極４０との間に電圧差を発生させて検出間隔を調整しておく。そして、この状態で加速度検出を行うものである。
【００８３】
上記した製造方法に示されるように、両半導体基板１０、２０の貼り合わせ時において、互いの位置がずれたときなどに、可動電極３０と固定電極４０との検出間隔Ｋに誤差が生じる場合がある。これに対して、本実施形態のように、上記電位差を設ければ、両電極３０、４０間の静電力によって検出間隔Ｋを狙いの値に調整できる。
【００８４】
（第６実施形態）
図１０は、本発明の第６実施形態に係る加速度センサ素子を示す概略断面図であり、（ａ）はＺ方向への加速度が０の場合、（ｂ）はＺ方向の下方への加速度が印加された場合、（ｃ）はＺ方向の上方への加速度が印加された場合を示す。
【００８５】
図１０では上記取り出し電極は省略してあるが、上記第１実施形態と同様に、本加速度センサ素子においても取り出し電極は設けられている。また、ここでは、上記第１実施形態との相違点を中心に述べるが、本実施形態は上記各実施形態に適用が可能である。
【００８６】
本実施形態においても、上記図４および図５に示したように、可動電極３０は、バネ部３１を介してアンカー部に支持されている。上記第１実施形態では、このバネ部３１は、両半導体基板１０、２０の重なり合う方向と直交する方向Ｘに自由度を有するものであったが、本実施形態のバネ部３１は、Ｘ方向に加えて、両半導体基板１０、２０の重なり合う方向Ｚの両方向Ｘ、Ｚに自由度を有する。
【００８７】
また、図１０（ａ）に示されるように、Ｚ方向にて、可動電極３０と固定電極４０とは、検出間隔Ｋにおいて一部ずれて対向している。つまり、Ｚ方向にて、可動電極３０は固定電極４０と対向しない部分を有し、固定電極４０も可動電極３０と対向しない部分を有している。ここでは、上記した介在酸化膜５１の厚さを上記第１実施形態よりも厚くして、この電極のずれを大きくしている。
【００８８】
このような構成においては、Ｘ方向への加速度の印加による同方向への可動電極３０の変位によって、検出間隔Ｋが変化し、当該Ｘ方向への加速度を検出できる。一方、Ｚ方向への可動電極３０の変位によって、検出間隔Ｋにおける可動電極３０と固定電極４０との対向面積が変化するようになっている。
【００８９】
具体的には、Ｚ方向の下方への加速度が印加された場合には、図１０（ｂ）に示されるように、Ｚ方向への加速度が０の場合に比べて、可動電極３０がＺ方向の下方に変位するため、上記対向面積が増加し、容量も増加する。一方、Ｚ方向の上方への加速度が印加された場合には、図１０（ｃ）に示されるように、可動電極３０がＺ方向の上方に変位するため、上記対向面積が減少し、容量も減少する。
【００９０】
このように、本実施形態によれば、上記第１実施形態と同様の作用効果を奏することに加えて、可動電極３０のＺ方向への上下動によって、電極３０、４０間の対向面積が変化することから、上記Ｘ方向の加速度と上記Ｚ方向に加速度との両方向Ｘ、Ｚの加速度を検出することが可能となる。
【００９１】
（他の実施形態）
また、上記の取り出し電極は、両半導体基板の少なくとも一方の内部にて当該少なくとも一方の半導体基板の一面側から他面まで厚さ方向に延びるように設けられ、当該少なくとも一方の半導体基板の一面側にて可動および固定電極３０、４０と電気的に接続されていればよい。
【００９２】
それによって、取り出し電極を介して可動および固定電極３０、４０からの信号が取り出されるようになっていればよい。つまり、取り出し電極は、固定電極側の第２の半導体基板２０にあってもよいし、両方の半導体基板１０、２０にあってもよい。
【００９３】
また、上記回路部１０１（上記図６参照）は、取り出し電極６０と接続するために、両半導体基板１０、２０のうち取り出し電極が設けられている方に設けられていればよい。そのため、当該回路部についても取り出し電極に伴って、第２の半導体基板にあってもよいし、両方の半導体基板にあってもよい。
【００９４】
また、可動および固定電極３０、４０からの信号を両半導体基板１０、２０の外側に取り出すことは、上記取り出し電極６０以外の取り出し方法であってもよく、たとえば、半導体基板１０、２０に設けた内層配線などを利用してワイヤボンディングなどにより取り出せるようにしてもよい。
【００９５】
また、可動および固定の各電極３０、４０の形状として、上記各図に示した電極形状は、あくまで一実施形態であり、これら可動および固定電極は、上記のような櫛歯形状でなくてもよい。
【００９６】
また、上記各実施形態では、可動電極３０と固定電極４０とは、両半導体基板１０、２０の重なり合う方向と直交する方向Ｘにて検出間隔Ｋを介して対向していたが、それ以外にも、たとえば、両半導体基板１０、２０の重なり合う方向にて検出間隔Ｋを介して対向しているものでもよい。
【００９７】
また、上記各実施形態では、両方の半導体基板１０、２０がＳＯＩ基板であったが、両半導体基板１０、２０のうち一方がＳＯＩ基板で、他方が一般的な単層のシリコン半導体基板であってもよい。また、両方の半導体基板１０、２０ともに、ＳＯＩ基板でなくてもよい。
【００９８】
また、力学量センサとしては、可動電極とこれに検出間隔を介して対向する固定電極とを備え、力学量が印加されたときに検出間隔の変化に基づいて力学量を検出するものであればよく、加速度センサでなくても角速度センサなどでもよい。
【図面の簡単な説明】
【００９９】
【図１】本発明の第１実施形態に係る加速度センサ素子の概略断面図である。
【図２】図１に示される加速度センサ素子を回路基板に実装した状態を示す概略断面図である。
【図３】上記第１実施形態に係る加速度センサの製造方法を示す工程図である。
【図４】図３に示される製造方法における貼り合わせ工程を示す概略斜視図である。
【図５】（ａ）は図３に示される製造方法における貼り合わせ後のワークを示す一部透過斜視図、（ｂ）は取り出し電極形成後のワークを示す一部透過斜視図である。
【図６】本発明の第２実施形態に係る加速度センサを示す概略断面図である。
【図７】本発明の第３実施形態に係る加速度センサを示す概略断面図である。
【図８】本発明の第４実施形態に係る加速度センサ素子を示す概略断面図である。
【図９】本発明の第５実施形態に係る加速度センサ素子を示す概略断面図である。
【図１０】本発明の第６実施形態に係る加速度センサ素子を示す概略断面図である。
【符号の説明】
【０１００】
１０…第１の半導体基板、１０ａ…第１の半導体基板の一面、
１０ｂ…第１の半導体基板の他面、１０ｃ…凸部、２０…第２の半導体基板、
２０ａ…第２の半導体基板の一面、２０ｃ…凹部、３０…可動電極、
３１…バネ部、４０…固定電極、６０…取り出し電極、６０ａ…貫通孔、
６１…絶縁膜、１０１…回路部、２００…回路基板、
３００…ボンディングワイヤ、Ｋ…検出間隔、
Ｘ…両半導体基板の重なり合う方向と直交する方向、
Ｚ…両半導体基板の重なり合う方向。
【図１】
2008256496.tif 000003
【図２】
2008256496.tif 000004
【図３】
2008256496.tif 000005
【図４】
2008256496.tif 000006
【図５】
2008256496.tif 000007
【図６】
2008256496.tif 000008
【図７】
2008256496.tif 000009
【図８】
2008256496.tif 000010
【図９】
2008256496.tif 000011
【図１０】
2008256496.tif 000012