(57)【要約】      （修正有）【課題】貫通電極の導通の信頼性を確保した貫通電極付き基板の製造方法、及び貫通電極付き基板を提供する。【解決手段】パッド部３よりも広い孔径を有する第１の孔１ａを、シリコン基板１の厚みに対し、半分以上、且つ絶縁膜２まで達しない深さまでエッチングにより形成し、前記第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔１ｂを、前記絶縁膜２が露出する位置までエッチングにより形成し、前記第１の孔と前記第２の孔内面に絶縁膜９を形成し、前記第２の孔底部に位置する前記絶縁膜９及び前記シリコン基板の一主面にある前記絶縁膜２を除去し、前記パッド部の一部を露出させ、前記第１の孔及び前記第２の孔内に、導電部材を充填する。【選択図】図１
2008085238.tif 000002
【特許請求の範囲】
【請求項１】
一主面に絶縁膜と回路パターンを有し、前記絶縁膜上に回路パターンと接続されたパッド部を有するシリコン基板に、前記パッド部と電気的接続を成すよう形成された貫通電極を備えた貫通電極付き基板の製造方法であって、
少なくとも、
前記パッド部の領域よりも広い孔径を有する第１の孔を、前記シリコン基板の前記パッド部が形成された面とは反対側の面から、前記シリコン基板の厚みに対し、半分以上、且つ前記絶縁膜まで達しない深さまでエッチングにより形成する第１工程と、
前記第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔を、前記絶縁膜が露出する位置までエッチングにより形成する第２工程と、
前記第１の孔と前記第２の孔内面に絶縁膜を形成する第３工程と、
前記第２の孔底部に位置する前記第３工程により形成された前記絶縁膜及び前記シリコン基板の一主面にある前記絶縁膜を除去し、前記パッド部の一部を露出させる第４工程と、
前記第１の孔及び前記第２の孔内に、導電部材を充填する第５工程と、
を有することを特徴とする貫通電極付き基板の製造方法。
【請求項２】
前記第１の孔及び前記第２の孔内に導電部材を充填する第５工程において、前記シリコン基板面の第１の孔上方に、前記導電部材と連続する外部接続用のパッド部を前記導電部材の充填を行うと同時に形成することを特徴とする請求項１に記載の貫通電極付き基板の製造方法。
【請求項３】
前記請求項１又は２の製造方法により成る貫通電極付き基板であって、
一主面に絶縁膜と回路パターンを有し、前記絶縁膜上に回路パターンと接続されたパッド部を備えたシリコン基板に、当該シリコン基板の厚みに対し、半分以上、且つ前記絶縁膜まで達しない深さの、前記パッド部の領域よりも広い孔径を有する第１の孔と、当該第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔とで貫通孔を構成し、当該貫通孔内に導電部材を充填して、前記シリコン基板の両面間を導通可能にしたことを特徴とする貫通電極付き基板。
【請求項４】
前記導電部材は、前記第１の孔内からシリコン基板の表面上に突出するよう連続して形成されており、外部接続用のパッド部を構成していることを特徴とする請求項３に記載の貫通電極付き基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極付き基板の製造方法、及び貫通電極付き基板に関するものである。
【背景技術】
【０００２】
近年、複数の半導体チップを積み重ねたスタック構造の半導体装置や、半導体チップに他の電子部品を積み重ねたスタック構造の電子デバイスが開発されている。また、前記スタック構造の実装形態を実現するために、半導体チップの基板面に貫通電極を形成することが知られている。
【０００３】
前記貫通電極は、半導体基板に貫通孔を形成し、当該貫通孔内面に絶縁膜を形成して絶縁処理した上、その内面に導電部材を充填して形成されるものである。
【０００４】
図２は従来技術による貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｆ）は、各工程における貫通電極部の状態を示す断面図である。以下、図２を参照して従来技術の貫通電極付き基板の製造方法を説明する。
【０００５】
（ａ）は孔形成工程を示す図である。
２０はシリコン基板で、２１はシリコン基板２０の一主面に形成された絶縁膜で、例えば、シリコン酸化膜（ＳｉＯ２）である。図示していないが、前記シリコン基板上２０の表面上には回路パターンが形成されている。２２は前記回路パターン（不図示）と接続されたアルミニウムから成るパッド部である。ここで形成しようとする貫通電極は、前記シリコン基板２０の一主面上にあるパッド部２２と、これに対向する反対側のシリコン基板２０の面側を導通可能にしようとしたものである。
【０００６】
２０ａは前記シリコン基板２０の所定位置に形成された孔で、当該孔２０ａは、ドライエッチングにより形成される。前記孔２０ａを形成するためのエッチング部は、フォトリソグラフィーによって形成されたマスクパターン２３によって決められる。前記マスクパターン２３の形成は、レジストをスピンコート法等により、前記シリコン基板２０上に塗布後、所望のマスクパターン形状を有するフォトマスクを被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成される。前記レジストの、露光、現像により除去され、シリコン基板２０の面が露出した部位がエッチング部となる。以上により形成されたマスクパターン２３をマスクとして、エッチングを行い孔２０ａが形成される。
【０００７】
前記マスクパターン２３は孔２０ａ形成後に除去される。また、前記孔２０ａは絶縁膜２１がエッチングストップ層となるため、前記絶縁膜２１が露出したところで終了となる。尚、図示する前記シリコン基板２０の厚みは約１００μｍで、これに形成される孔２０ａの直径はφ６０μｍ程度のごく小さな孔である。
【０００８】
（ｂ）は孔内面に絶縁膜を形成する工程を示す図である。
前記（ａ）工程によって孔２０ａを形成した後、当該孔２０ａ内壁面に絶縁膜２４を形成する。前記絶縁膜２４は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成したもので、例えば、シリコン酸化膜（ＳｉＯ２）である。
前記絶縁膜２４は、後の工程で、前記孔１ａ内に充填される導電部材とシリコン基板２０とを絶縁処理するものである。
【０００９】
（ｃ）は孔底部に位置する絶縁膜を除去するためのマスクパターン形成工程を示す図である。
続いて、前記孔２０ａの底部に位置する前記絶縁膜２４と、その下層で、積層状態となっている絶縁膜２１をエッチング除去するためのマスクパターン２５をフォトリソグラフィーにより形成する。前記マスクパターン２５は、前記絶縁膜２４表面上に、レジストをスピンコート法等により塗布し、塗布後、所望のマスクパターン形状を有するフォトマスク２６を被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成する。本工程はネガ型のフォトレジストによるものであるが、ポジ型であっても同様に形成できる。
【００１０】
（ｄ）は孔底部に位置する絶縁膜をエッチング除去し、貫通孔を形成する工程を示す図である。
前記（ｃ）工程において形成した絶縁膜除去用のマスクパターン２５をマスクとし、前記絶縁膜２４と絶縁膜２１をエッチングにより除去する。尚、前記絶縁膜２４及び絶縁膜２１は、いずれもシリコン酸化膜（ＳｉＯ２）である。また、前記エッチングはドライエッチング、ウェットエッチングのいずれを用いても良い。続いて、前記絶縁膜除去用のマスクパターン２５を剥離して貫通孔が形成される。当該貫通孔底部には下層のアルミニウムから成るパッド部２２の一部が露出した状態となる。
【００１１】
（ｅ）は孔内に導電部材を充填する前工程を示す図である。
導電部材の充填方法としては、種々の手法が用いられるが、小径の孔内に充填する場合は電解メッキによる手法が適している。
前記（ｄ）工程によって形成された孔２０ａ内に電解メッキ用の共通電極２７をスパッタリング若しくは蒸着により形成する。前記共通電極２７は、例えば、金（Ａｕ）である。その後、フォトリソグラフィーによって、電解メッキ用のマスクパターン２８を形成する。
【００１２】
（ｆ）は、孔内に導電部材を充填する工程を示す図である。
前記（ｅ）工程により電解メッキ用の共通電極２７と、電解メッキ用のマスクパターン２８を形成した後、電解メッキを行い孔２０ａ内に導電部材２９を充填する。尚、前記導電部材２９は、前記共通電極２７と同様、金（Ａｕ）である。これにより、貫通孔内は導電部材２９が充填され、シリコン基板２０の一方の面側のパッド部と導通可能な状態となる。以上の工程によって貫通電極付き基板が形成される。
【００１３】
貫通電極付き基板の製造方法に関連するものとしては、例えば、特許文献１による製造方法が開示されている。
【００１４】
【特許文献１】特開平５−１７５２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、前述の従来技術による貫通電極付き基板の製造方法では、一部工程において、以下のような問題点がある。
【００１６】
まず、前記した（ｃ）工程において、孔２０ａ底部に位置する絶縁膜２４及び２１の一部を除去するためのマスクパターン２５を形成するために、レジスト膜を前記孔２０ａ内壁面に形成しなければならない。前述のごとく、前記孔２０ａの直径はφ６０μｍ程度の小さな孔であると同時に、約１００μｍの厚み（深さ）を有している上、前工程において、絶縁膜２４が内壁面に形成されており、孔２０ａの直径はさらに小さなものとなっている。前記寸法値は一例であるが、前記孔２０ａの直径は、あらかじめ設けられたシリコン基板１上のパッド部２２領域をターゲットに形成するので、前記パッド部２２の領域に制約される。したがって、さらに小さなものが要求される場合もある。このような孔２０ａ内にレジスト膜を均一の厚さで形成することは非常に難しい。図１（ｃ）に示すレジスト膜（マスクパターン２５）は模式的に示したもので、説明の便宜上、解り易くするために孔２０ａの内壁面に均一の厚みをもった状態で示しているが、実際は、図３や図４に示すような状態で形成される。
【００１７】
図３は、レジスト膜形成状態の一例を示す断面図である。３０は、レジスト膜で、絶縁膜２４及び２１の一部を除去するためのマスクパターンを形成するためのものである。本図に示すように、前記レジスト膜３０は、孔２０ａの開口端エッジ部で膜厚が薄い状態となり、また、孔２０ａ底部においては膜厚が厚くなる傾向にある。このような状態では、膜厚が厚い孔２０ａ底部へのマスクパターン形成精度が悪なってしまう。また、膜厚の薄い孔２０ａの開口端エッジ部においては、本来残すべき絶縁膜２４を除去してしまう虞がある。
【００１８】
図４は、レジスト膜形成状態の他の例を示す断面図である。本図に示すレジスト膜形成状態は、レジスト膜３１が孔２０ａ内に浸透せず、前記孔２０ａの開口部分を覆ってしまい、孔２０ａを塞いでしまった状態である。前記したように、ごく小径の孔２０ａを対象とする場合にはこのような状態が稀に発生する。
【００１９】
そこで、本発明は、容易、且つ正確に貫通孔の形成ができ、貫通電極の導通の信頼性を確保した貫通電極付き基板の製造方法、及び貫通電極付き基板を提供することを目的とする。
【課題を解決するための手段】
【００２０】
一主面に絶縁膜と回路パターンを有し、前記絶縁膜上に回路パターンと接続されたパッド部を有するシリコン基板に、前記パッド部と電気的接続を成すよう形成された貫通電極を備えた貫通電極付き基板の製造方法であって、
少なくとも、
前記パッド部の領域よりも広い孔径を有する第１の孔を、前記シリコン基板の前記パッド部が形成された面とは反対側の面から、前記シリコン基板の厚みに対し、半分以上、且つ前記絶縁膜まで達しない深さまでエッチングにより形成する第１工程と、
前記第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔を、前記絶縁膜が露出する位置までエッチングにより形成する第２工程と、
前記第１の孔と前記第２の孔内面に絶縁膜を形成する第３工程と、
前記第２の孔底部に位置する前記第３工程により形成された前記絶縁膜及び前記シリコン基板の一主面にある前記絶縁膜を除去し、前記パッド部の一部を露出させる第４工程と、
前記第１の孔及び前記第２の孔内に、導電部材を充填する第５工程と、
を有する貫通電極付き基板の製造方法とする。
【００２１】
前記第１の孔及び前記第２の孔内に導電部材を充填する第５工程において、前記シリコン基板面の第１の孔上方に、前記導電部材と連続する外部接続用のパッド部を前記導電部材の充填を行うと同時に形成する貫通電極付き基板の製造方法とする。
【００２２】
前記製造方法により成る貫通電極付き基板であって、
一主面に絶縁膜と回路パターンを有し、前記絶縁膜上に回路パターンと接続されたパッド部を備えたシリコン基板に、当該シリコン基板の厚みに対し、半分以上、且つ前記絶縁膜まで達しない深さの、前記パッド部の領域よりも広い孔径を有する第１の孔と、当該第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔とで貫通孔を構成し、当該貫通孔内に導電部材を充填して、前記シリコン基板の両面間を導通可能にした貫通電極付き基板とする。
【００２３】
前記導電部材は、前記第１の孔内からシリコン基板の表面上に突出するよう連続して形成されており、外部接続用のパッド部を構成している貫通電極付き基板とする。
【発明の効果】
【００２４】
シリコン基板のパッド部領域よりも広い孔径を有する第１の孔を、前記シリコン基板の前記パッド部が形成された面とは反対側の面から、前記シリコン基板の厚みに対し、半分以上、且つ前記絶縁膜まで達しない深さまでエッチングにより形成し、前記第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔を形成するので、マスクパターンの形成が容易、且つ正確に行える。また、第１の孔１ａ側の径を大きく設定できるので、マスクパターンを形成するために塗布するレジストの浸透が良く、孔を塞いでしまうことがなくなる。
【００２５】
一主面に絶縁膜と回路パターンを有し、前記絶縁膜上に回路パターンと接続されたパッド部を備えたシリコン基板に、当該シリコン基板の厚みに対し、半分以上、且つ前記絶縁膜まで達しない深さの、前記パッド部の領域よりも広い孔径を有する第１の孔と、当該第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔とで貫通孔を構成したので、貫通孔内に充填する導電部材が確実に充填され、信頼性の高い貫通電極付き基板が得られる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の貫通電極付き基板の製造方法について、図面に基づいて詳細に説明する。図１は本発明の貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｉ）は各工程における貫通電極部の状態を示す断面図である。
【００２７】
（ａ）は第１の孔形成工程を示す図である。
１はシリコン基板で、２はシリコン基板１の一主面に形成された絶縁膜である。図示していないが、前記シリコン基板１は、その表面上に回路パターンが形成された基板であり、３は前記回路パターン（不図示）と接続されたアルミニウム等からなるパッド部である。当該パッド部３は、外部接続用の端子として用いられるものである。ここで形成しようとする貫通電極は、前記シリコン基板１の前記パッド部３が形成された面とは反対側から、前記パッド部に対応する位置に形成しようとするものである。
【００２８】
１ａは前記シリコン基板１の所定位置に形成された第１の孔で、当該第１の孔１ａは、ドライエッチングにより形成される。前記第１の孔１ａを形成するためのエッチング部は、フォトリソグラフィーによって形成されたマスクパターン４によって決められる。前記マスクパターン４の形成は、レジストをスピンコート法等により、前記シリコン基板１上に塗布後、所望のマスクパターン形状を有するフォトマスクを被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去して形成する。前記レジストの、露光、現像により除去され、シリコン基板１表面が露出した部位がエッチング部である。以上により形成されたマスクパターン４をマスクとして、前記シリコン基板１の厚みに対して中間位置の深さまでエッチングを行い第１の孔１ａを形成する。前記第１の孔１ａの深さは、前記シリコン基板１の厚みの半分以上で、前記絶縁膜２まで達しない深さであることが望ましい。
【００２９】
前記マスクパターン４は第１の孔１ａ形成後に除去する。尚、図示する前記シリコン基板１の厚みは約１００μｍで、これに形成される第１の孔１ａの直径は前記パッド部３の領域よりも大きく設定する。
【００３０】
（ｂ）は第１の孔底部から連続する第２の孔を形成するためのマスクパターン形成工程を示す図である。
レジストをスピンコート法等により、前記シリコン基板１上に塗布後、所望のマスクパターン形状を有するフォトマスク５を被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去してマスクパターン６を前記孔１ａ内に形成する。
【００３１】
（ｃ）は第２の孔形成工程を示す図である。
前記（ｂ）工程で形成したマスクパターン６を利用し、ドライエッチングにより第２の孔１ｂを形成する。本工程においては、前記絶縁膜２がストップ層となるため、絶縁膜２が露出したところでエッチングが終了する。こうして形成される第２の孔１ｂは、第１の孔１ａよりもその直径が小さく、且つパッド部３の領域に収まる孔径で形成される。
【００３２】
（ｄ）は第１の孔及び第２の孔内面に絶縁膜を形成する工程を示す図である。
前記（ａ）〜（ｃ）工程を経て第１の孔１ａと第２の孔１ｂを形成した後、当該第１の孔１ａ及び第２の孔１ｂ内壁面に絶縁膜７を形成する。前記絶縁膜７は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成したもので、例えば、シリコン酸化膜（ＳｉＯ２）である。当該絶縁膜７は、後の工程で、前記第１の孔１ａ及び第２の孔１ｂ内に充填される導電部材とシリコン基板１とを絶縁処理するためのものである。
【００３３】
（ｅ）は前記第２の孔底部に位置する絶縁膜除去用のマスクパターン形成工程を示す図である。
レジストをスピンコート法等により、前記シリコン基板１上に塗布後、所望のマスクパターン形状を有するフォトマスク８を被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて光の当たった部分以外の領域を除去してマスクパターン９を前記第１の孔１ａ及び第２の孔１ｂ内壁面に形成する。ここで、前記第１の孔１ａの直径は大きく設定されており、且つシリコン基板１の厚みに対し半分以上の深さを有しているので、これよりも小径の第２の孔１ｂ内へも前記レジストが浸透し易くなる。
【００３４】
（ｆ）前記第２の孔底部に位置する絶縁膜を除去する工程を示す図である。
前記（ｅ）工程で形成した絶縁膜除去用のマスクパターン９を利用し、ドライエッチング又はウェットエッチングによって前記第２の孔１ｂ底部に位置する絶縁膜を除去する。尚、除去する絶縁膜は、前記第２の孔１ｂ内に露出する絶縁膜７と、その下部に積層された状態となっている前記シリコン基板１面上に事前に形成されている絶縁膜２の両方である。尚、本工程において、前記絶縁膜７及び絶縁膜２の一部が除去されると、前記パッド部３の一部が前記第１の孔１ａ及び第２の孔１ｂ内に露出した状態となる。
【００３５】
（ｇ）は前記第１の孔及び第２の孔内に導電部材を充填する前工程を示す図である。
導電部材の充填方法は、種々の手法が用いられるが、小径の孔内に充填する場合は電解メッキによる手法が適しているため、本手法を採用する。
前記第１の孔１ａ及び第２の孔１ｂ内に電解メッキ用の共通電極１０（例えば、金（Ａｕ））をスパッタリング若しくは蒸着により形成する。
【００３６】
（ｈ）は前記第１の孔及び第２の孔内に導電部材を充填する工程を示す図である。
前記（ｇ）工程において、電解メッキ用の共通電極１０を形成した後、続いて、電解メッキ用のマスクパターン１１を形成する。マスクパターン形成は、フォトリソグラフィーによる。尚、電解メッキ用のマスクパターン１１は、前記シリコン基板１の表面上に外部接続用のパッド部を同時に形成するようなパターン形状とすることも可能である。この場合、パッド部サイズは任意に設定可能である。
その後、電解メッキを行い第１の孔１ａ及び第２の孔１ｂ内に導電部材１２（例えば、金（Ａｕ））を充填する。以上の工程により、前記第１の孔１ａ及び第２の孔１ｂ内への導電部材１２の充填が完了し、前記パッド部３と前記導電部材１２は接触状態となり、導通可能となる。
【００３７】
（ｉ）はシリコン基板面上の不要共通電極を除去する工程を示す図である。
前記（ｇ）工程において、導電部材１２を充填した後、不要共通電極除去用のマスクパターン１３をフォトリソグラフィーにより形成し、不要となる共通電極１０の一部（図中破線で示した部分）をウエットエッチングにより除去してから、不要共通電極除去用のマスクパターン１３を除去し、本発明の貫通電極付き基板が完成する。
【００３８】
前述の製造方法により製造された貫通電極付き基板は、前記パッド部３の領域よりも大きい径を有する第１の孔１ａをシリコン基板１の厚みに対し、半分以上で、且つ前記絶縁膜２まで達しない深さまで形成し、第２の孔１ｂを前記パッド部３の領域に対応した孔径で形成するので、レジスト膜形成が問題なく行え、後工程における導電部材１２の充填が確実になされるので、導通状態は良好で、信頼性の高い貫通電極付き基板が得られる。
【００３９】
また、前記第１の孔１ａ上面に露出する前記導電部材１２は、外部接続用の端子として利用できるものであるため、これに接続される、例えば、電子部品のパッド部に対応させた大きさの孔径で形成することができる。ただし、第２の孔１ｂの孔径は、前記パッド部３の領域に収まるサイズに制約される。
【００４０】
また、前記第１の孔１ａ上方に、前記導電部材１２を充填させるためのマスクパターン形状を用い、前記導電部材１２と同時に、別途、外部接続用のパッド部を形成することができる。前記外部接続用のパッド部は、前記マスクパターン形状を変更するのみで可能なため、その形成が容易であり、任意の形状、サイズで形成することができる。よって、種々の電子部品等のパッド面に対応させて形成できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｉ）は各工程における貫通電極部の状態を示す断面図。
【図２】従来技術による貫通電極付き基板の製造方法を説明する図で、（ａ）〜（ｆ）は、各工程における貫通電極部の状態を示す断面図。
【図３】レジスト膜形成状態の一例を示す断面図。
【図４】レジスト膜形成状態の他の例を示す断面図。
【符号の説明】
【００４２】
１      シリコン基板
１ａ    第１の孔
１ｂ    第２の孔
２      絶縁膜
３      パッド部
４      マスクパターン
５      フォトマスク
６      マスクパターン
７      絶縁膜
８      フォトマスク
９      マスクパターン
１０    共通電極
１１    マスクパターン
１２    導電部材
１３    マスクパターン
２０    シリコン基板
２０ａ  孔
２１    絶縁膜
２２    パッド部
２３    マスクパターン
２４    絶縁膜
２５    マスクパターン
２６    フォトマスク
２７    共通電極
２８    マスクパターン
２９    導電部材
３０    レジスト膜
３１    レジスト膜
【図１】
2008085238.tif 000003
【図２】
2008085238.tif 000004
【図３】
2008085238.tif 000005
【図４】
2008085238.tif 000006