(57)【要約】【課題】メタルな伝送線路を通しての高帯域伝送を可能にした信号伝送回路を提供する。【解決手段】送信信号は、ドライバ１１からシングルエンド伝送線路３０を介してレシーバ３０へ出力される。ドライバ１１の出力端子とシングルエンド伝送線路３０との間には、キャパシタ１２及び第１の抵抗１３とからなる並列回路が接続され、キャパシタ１２と第１の抵抗１３の出力側接続点１４とグランド１５との間には、インダクタ１６及び第２の抵抗１７とからなる直列回路が接続されている。並列回路及び直列回路は、パッシブイコライザ１を構成している。【選択図】図１
2008294837.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を伝送線路へ出力する送信回路と、
前記送信回路の出力端子と前記伝送線路との間に接続されたキャパシタ及び第１の抵抗からなる並列回路と、
前記並列回路の出力側とグランドとの間に接続されたインダクタ及び第２の抵抗からなる直列回路と、
を備えたことを特徴とする信号伝送回路。
【請求項２】
第１及び第２の出力端子から差動信号伝送線路へ差動信号を出力する送信回路と、
前記第１の出力端子と前記差動信号伝送線路との間に接続された第１のキャパシタ及び第１の抵抗からなる第１の並列回路と、
前記第１の並列回路の出力側とグランドとの間に接続された第１のインダクタ及び第２の抵抗からなる第１の直列回路と、
前記第２の出力端子と前記差動信号伝送線路との間に接続された第２のキャパシタ及び第３の抵抗からなる第２の並列回路と、
前記第２の並列回路の出力側とグランドとの間に接続された第２のインダクタ及び第４の抵抗からなる第２の直列回路と、
を備えたことを特徴とする信号伝送回路。
【請求項３】
グランド線を備えた伝送線路と、
送信信号を伝送線路へ出力する送信回路と、
前記伝送線路からの信号を受信する受信回路と、
前記送信回路の出力端子と前記伝送線路との間に接続されたキャパシタ及び第１の抵抗からなる並列回路と、
前記並列回路の出力側とグランドとの間に接続されたインダクタ及び第２の抵抗からなる直列回路と、
を備えたことを特徴とする信号伝送システム。
【請求項４】
前記伝送線路は、信号線とグランド線がペアになったスタックドペア型シングルエンド伝送線路であることを特徴とする請求項３に記載の信号伝送システム。
【請求項５】
前記スタックドペア型シングルエンド伝送線路は、配線幅ｗと、隣接のスタックドペア配線との間隔ｄがほぼ等しいことを特徴とする請求項４に記載の信号伝送システム。
【請求項６】
差動信号を伝送する差動信号伝送線路と、
第１及び第２の出力端子から前記差動信号伝送線路へ前記差動信号を出力する送信回路と、
前記差動信号伝送線路からの信号を受信する受信回路と、
前記第１の出力端子と前記差動信号伝送線路との間に接続された第１のキャパシタ及び第１の抵抗からなる第１の並列回路と、
前記第１の並列回路の出力側とグランドとの間に接続された第１のインダクタ及び第２の抵抗からなる第１の直列回路と、
前記第２の出力端子と前記差動信号伝送線路との間に接続された第２のキャパシタ及び第３の抵抗からなる第２の並列回路と、
前記第２の並列回路の出力側とグランドとの間に接続された第２のインダクタ及び第４の抵抗からなる第２の直列回路と、
を備えたことを特徴とする信号伝送システム。
【請求項７】
前記差動信号伝送線路は、そのペアになる一対の配線の間隔ｄに対して、隣接する配線が２ｄ以上離れていることを特徴とする請求項６に記載の信号伝送システム。
【請求項８】
前記送信回路は、その出力波形の立ち上がり時間をｔｒ、立ち下がり時間をｔｆ、前記差動信号伝送線路の特性インピーダンスをＺ、前記キャパシタの静電容量をＣとするとき、ｔｒ≧ＣＺ、またはｔｆ≧ＣＺの関係を満足することを特徴とする請求項３または６に記載の信号伝送システム。
【請求項９】
前記送信回路は、その出力波形の立ち上がり時間をｔｒ、立ち下がり時間をｔｆ、前記第２の抵抗をＲ２、前記インダクタのインダクタンスをＬとするとき、ｔｒ≧Ｌ／Ｒ２、またはｔｆ≧Ｌ／Ｒ２の関係を満足することを特徴とする請求項３または６に記載の信号伝送システム。
【請求項１０】
前記伝送線路は、電源グランドペア伝送線路を併設していることを特徴とする請求項３または６に記載の信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送回路及び信号伝送システムに関する。
【背景技術】
【０００２】
ＧＨｚ帯のパルスクロックを有するシステムは、抵抗損失、ＲＣによる遅延・損失、誘電損失等のために、配線を長くすることができない。しかし、ブロック間等の通信において、長い配線が益々重要になっており、例えば、ＬＡＮケーブルは、メタル配線で１００Ｇｂｐs等の高速伝送が要求されている。
【０００３】
ブロック間の配線は、分布定数回路的に表現した伝送線路と見なすことができ、損失特性を予知して、それをプリエンファシス（pre-emphasis）やディエンファシス（de-emphasis）を施して伝送したり、イコライザ（equalizer）による波形レベルの調整などにより補正することで、高速伝送に対応することができる。
【０００４】
イコライザとして、例えば、伝送線路間に抵抗とコンデンサを並列接続し、この並列接続による回路の入・出力とグランド間のそれぞれに抵抗とインダクタを直列接続したπ型の構成によるイコライザが知られている（例えば、特許文献１参照）。この場合、コンデンサは補償帯域に対して低インピーダンスのものを用い、インダクタは補償帯域に対して高インピーダンスのものを用いる。
【０００５】
イコライザやプリエンファシスにおいては、ビット幅の線路が同一構造で、波形の乱れが一定であれば、それなりに波形制御が可能であり、ＬＡＮケーブルの場合、１００ｍを１Ｇｂｐｓで伝送することができる。
【０００６】
しかし、これらの波形変形を送信側の出力段のトランジスタ回路で作ることは、クロック信号より１桁高い周波数特性を持つトランジスタが必要になる。これに対し、パッシブ（passive）回路は、その寄生特性を小さくすれば、基本的に非線形な周波数特性を持たないため、高度なトランジスタ回路技術を必要としないだけでなく、電力も活性的に消費しない。従って、パッシブ回路は、各種の回路の信号系に挿入するのみで、簡単に高速伝送が可能になる。
【０００７】
次に、受信側で特性を改善する手段として、代表的なものにディエンファシスがある。ディエンファシスは、受信端での波形振幅が小さくなると、途中でクロストーク信号が重畳され、誤動作の原因になる。このクロストークを低減するには、伝送線路の電磁波の広がりを小さくすればよく、代表的なものに同軸ケーブルがある。
【０００８】
更に、伝送線路で問題になる現象に反射がある。伝送線路においては、不連続点で反射して戻ったエネルギーが戻り側に有る不連続点で再び反射して多重反射を繰り返し、共振などを起こすと、全く想像がつかないような伝送波形になる。従って、多重反射を生じないようにする必要がある。
【特許文献１】特開２００６−１９１３５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、メタルによる伝送線路において高帯域伝送を可能にした信号伝送回路及び信号伝送システムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様は、上記目的を達成するため、以下の信号伝送回路及び信号伝送システムを提供する。
【００１１】
［１］送信信号を伝送線路へ出力する送信回路と、前記送信回路の出力端子と前記伝送線路との間に接続されたキャパシタ及び第１の抵抗からなる並列回路と、前記並列回路の出力側とグランドとの間に接続されたインダクタ及び第２の抵抗からなる直列回路と、を備えたことを特徴とする信号伝送回路。
【００１２】
［２］第１及び第２の出力端子から差動信号伝送線路へ差動信号を出力する送信回路と、前記第１の出力端子と前記差動信号伝送線路との間に接続された第１のキャパシタ及び第１の抵抗からなる第１の並列回路と、前記第１の並列回路の出力側とグランドとの間に接続された第１のインダクタ及び第２の抵抗からなる第１の直列回路と、前記第２の出力端子と前記差動信号伝送線路との間に接続された第２のキャパシタ及び第３の抵抗からなる第２の並列回路と、前記第２の並列回路の出力側とグランドとの間に接続された第２のインダクタ及び第４の抵抗からなる第２の直列回路と、を備えたことを特徴とする信号伝送回路。
【００１３】
［３］グランド線を備えた伝送線路と、送信信号を伝送線路へ出力する送信回路と、前記伝送線路からの信号を受信する受信回路と、前記送信回路の出力端子と前記伝送線路との間に接続されたキャパシタ及び第１の抵抗からなる並列回路と、前記並列回路の出力側とグランドとの間に接続されたインダクタ及び第２の抵抗からなる直列回路と、を備えたことを特徴とする信号伝送システム。
【００１４】
［４］前記伝送線路は、信号線とグランド線がペアになったスタックドペア型シングルエンド伝送線路であることを特徴とする前記［３］に記載の信号伝送システム。
【００１５】
［５］前記スタックドペア型シングルエンド伝送線路は、配線幅ｗと、隣接のスタックドペア配線との間隔ｄがほぼ等しいことを特徴とする請求項５に記載の信号伝送システム。
【００１６】
［６］差動信号を伝送する差動信号伝送線路と、第１及び第２の出力端子から前記差動信号伝送線路へ前記差動信号を出力する送信回路と、前記差動信号伝送線路からの信号を受信する受信回路と、前記第１の出力端子と前記差動信号伝送線路との間に接続された第１のキャパシタ及び第１の抵抗からなる第１の並列回路と、前記第１の並列回路の出力側とグランドとの間に接続された第１のインダクタ及び第２の抵抗からなる第１の直列回路と、前記第２の出力端子と前記差動信号伝送線路との間に接続された第２のキャパシタ及び第３の抵抗からなる第２の並列回路と、前記第２の並列回路の出力側とグランドとの間に接続された第２のインダクタ及び第４の抵抗からなる第２の直列回路と、を備えたことを特徴とする信号伝送システム。
【００１７】
［７］前記差動信号伝送線路は、そのペアになる一対の配線の間隔ｄに対して、隣接する配線が２ｄ以上離れていることを特徴とする前記［６］に記載の信号伝送システム。
【００１８】
［８］前記送信回路は、その出力波形の立ち上がり時間をｔｒ、立ち下がり時間をｔｆ、前記差動信号伝送線路の特性インピーダンスをＺ、前記キャパシタの静電容量をＣとするとき、ｔｒ≧ＣＺ、またはｔｆ≧ＣＺの関係を満足することを特徴とする前記［３］または［６］に記載の信号伝送システム。
【００１９】
［９］前記送信回路は、その出力波形の立ち上がり時間をｔｒ、立ち下がり時間をｔｆ、前記第２の抵抗をＲ２、前記インダクタのインダクタンスをＬとするとき、ｔｒ≧Ｌ／Ｒ２、またはｔｆ≧Ｌ／Ｒ２の関係を満足することを特徴とする前記［３］または［６］に記載の信号伝送システム。
【００２０】
［１０］前記伝送線路は、電源グランドペア伝送線路を併設していることを特徴とする前記［３］または［６］に記載の信号伝送システム。
【発明の効果】
【００２１】
請求項１及び２の信号伝送回路によれば、メタルによる伝送線路において高帯域伝送を可能にすることができる。
【００２２】
請求項３の信号伝送システムによれば、メタルによる伝送線路において高帯域伝送を可能にすることができる。
【００２３】
請求項４の信号伝送システムによれば、クロストークを低減することができる。
【００２４】
請求項５の信号伝送システムによれば、伝送信号の再反射及びクロストークを低減することができる。
【００２５】
請求項６の信号伝送システムによれば、メタルによる伝送線路において高帯域伝送を可能にすることができる。
【００２６】
請求項７の信号伝送システムによれば、伝送信号の再反射及びクロストークを低減することができる。
【００２７】
請求項８の信号伝送システムによれば、立ち上がり時間と立ち下がり時間がほぼ同じスパイク波形を得ることができる。
【００２８】
請求項９の信号伝送システムによれば、立ち上がり時間と立ち下がり時間がほぼ同じスパイク波形を得ることができる。
【００２９】
請求項１０の信号伝送システムによれば、伝送線路に接続された回路に電源グランドペア伝送線路を通して電源を供給することができる。
【発明を実施するための最良の形態】
【００３０】
［第１の実施の形態］
（信号伝送回路の構成）
図１は、本発明の第１の実施の形態に係る信号伝送システムを示す回路図である。
【００３１】
信号伝送システム１００は、信号伝送回路１０と、信号伝送回路１０に接続されたメタルによるシングルエンド伝送線路３０と、シングルエンド伝送線路３０に接続された受信回路としてのレシーバ４０とを備えて構成されている。
【００３２】
信号伝送回路１０は、送信信号を出力する送信回路としてのドライバ１１と、第１の抵抗１３にキャパシタ１２が並列接続された並列回路及びインダクタ１６に第２の抵抗１７が直列接続された直列回路とからなるパッシブイコライザ１とを備えて構成されている。
【００３３】
キャパシタ１２及び第１の抵抗１３の各一端はドライバ１１の出力端に接続され、キャパシタ１２及び第１の抵抗１３の各他端が共通接続された出力側接続点１４とグランド１５との間にインダクタ１６と第２の抵抗１７が直列にして接続されている。
【００３４】
レシーバ４０は、受信信号を少しでも大きくできるように、入力静電容量を小さくしてシングルエンド伝送線路３０からの信号をハイインピーダンスで受ける構成になっている。換言すれば、全反射に近い形で動作可能な構成になっている。
【００３５】
第２の抵抗１７は、直流時におけるインダクタ１６のインピーダンスを確保する目的のほか、シングルエンド伝送線路３０からレシーバ４０の入力端に到達した信号が上記入力端で全反射し、シングルエンド伝送線路３０を逆流してパッシブイコライザ１の送信端に戻った反射波を吸収し、再反射を防止する目的で設けられている。
【００３６】
（信号伝送システムの動作）
次に、図を示して信号伝送システム１００の動作を説明する。
【００３７】
図５は、パッシブイコライザ１を通過前と通過後の波形を示し、（ａ）はインダクタ１６と第２の抵抗１７を設けない構成においてキャパシタ１２がシングルエンド伝送線路３０の特性インピーダンスに見合ったＲＣ時定数で放電した場合の波形図、（ｂ）は（ａ）と同じ条件で（ａ）よりもクロック時間が短くなった場合の波形図、（ｃ）は（ｂ）と同じ条件でインダクタ１６と第２の抵抗１７を設けた場合の波形図である。なお、図５の（ａ）及び（ｂ）は、インダクタ１６と第２の抵抗１７を接続しない場合である。
【００３８】
まず、インダクタ１６と第２の抵抗１７が設けられていない場合の動作を説明する。ドライバ１１は、図５に示す入力信号Ｓｉに応じた送信信号(出力信号)を、キャパシタ１２と第１の抵抗１３からなる並列回路を介してシングルエンド伝送線路３０へ出力され、レシーバ４０により受信される。
【００３９】
ドライバ１１から出力される送信信号において、急峻に変化する立ち上がり及び立ち下がりの部分では、インピーダンスがほぼ０の状態でキャパシタ１２に瞬時的に充電される。そして、図５の（ａ）に示すように、キャパシタ１２と第１の抵抗１３のＲＣ時定数で放電し、０レベルまで尾を引く出力信号Ｓｓ（パッシブイコライザ１の出力電圧）になる。
【００４０】
出力信号Ｓｓは、入力信号Ｓｉがオフになる時点では、キャパシタ１２の電荷の放電によりマイナス側に振れ、プラス側の時と同じＲＣ時定数で０レベルに収束する。この波形は、典型的なディエンファシス波形の特性である。
【００４１】
次に、ドライバ１１の出力信号がＨまたはＬの安定状態(一定電圧値)になると、キャパシタ１２は出力信号に対して高インピーダンスになり、第１の抵抗１３のみがドライバ１１の出力端に挿入された状態になり、ドライバ１１の出力信号の振幅は第１の抵抗１３の抵抗値に応じて減衰する。
【００４２】
なお、第１の抵抗１３における直流成分のエネルギーは、スパイク波形のエネルギーに比べて殆ど無視できるため、その値を１ＭΩ以上にして実質的振幅を０にする構成も可能である。特に、１０ＧＨｚ以上の周波数域で有効である。
【００４３】
次に、図５の（ｂ）に示すように、（ａ）の状態からクロック時間が短くなると、定常状態になる前にオフタイミングが訪れ、キャパシタ１２の電荷が、その後の信号波形に影響して信号タイミングのジッター（jitter）を大きくする。
【００４４】
次に、インダクタ１６と第２の抵抗１７がキャパシタ１２と第１の抵抗１３に付加されたパッシブイコライザ１の動作を説明する。インダクタ１６と第２の抵抗１７が接続されていると、図５の（ｃ）に示すように、インダクタ１６は、信号が急激に変化しているときには高インピーダンスを示してキャパシタ１２の効果を妨害しないが、信号が緩やかに変化するときには低インピーダンスを示してキャパシタ１２の放電電荷を吸収する。
【００４５】
つまり、インダクタ１６は、ドライバ１１の出力端の信号波形の立ち下がり時にキャパシタ１２の電荷を吸収し、キャパシタ１２の放電電荷が長引くのを防止し、送信波形の立ち下がりを急峻にする。この結果、パッシブイコライザ１からは、高速信号に適したディエンファシス波形が出力される。
【００４６】
パッシブイコライザ１を構成している各素子のパラメータは、デジタル波の過渡応答式で定義されるため、特許文献１に示されるイコライザの様に減衰量で定義されるものと異なり、変化は生じない。
【００４７】
（信号伝送回路１０の動作条件）
信号伝送回路１０は、図１に示すドライバ１１の出力波形の立ち上がり時間ｔｒ、及び立ち下がり時間ｔｆに追従しなければならない。ドライバ１１の負荷は、シングルエンド伝送線路３０の特性インピーダンスＺである。この場合、キャパシタ１２の静電容量Ｃの電圧Ｖ１変化は、ドライバ１１の出力電圧をＶｄｄとすると、次のようになる。
Ｖ１＝１−ｅｘｐ（ｔ／ＣＺ）｝
【００４８】
この時定数ＣＺで決まる立ち上がり時間は、次のように立ち上がり時間ｔｒ、及び立ち下がり時間ｔｆよりも小さくするが、概ね等しくすることが望ましい。
ｔｒ≧ＣＺ、または、ｔｆ≧ＣＺ
【００４９】
シングルエンド伝送線路３０の特性インピーダンスＺは一義的に与えられるため、Ｃを変化させてこの条件にすることになる。
充電された静電容量Ｃがその後のパルスエネルギの注入により長い放電になる。これを同じ時定数でグランドに引き抜くインダクタ１６のインダクタンスＬと負荷である第２の抵抗１７（抵抗値Ｒ２）の電圧Ｖ２の変化は、次のようになる。
Ｖ２＝Ｖ１｛１−ｅｘｐ（ｔｒ２／Ｌ）｝
【００５０】
したがって、パッシブイコライザ１の条件は、次のようになる。
ｔｒ≧Ｌ／Ｒ２、または、ｔｆ≧Ｌ／Ｒ２
Ｒ２は反射波の吸収端となるため、与えられた値であり（図１に示すシングルエンドでは、Ｒ２＝Ｚ、後記する図６の差動伝送では、Ｒ２＝Ｚ／２）、インダクタンスＬを変化させてこの条件にすることになる。
【００５１】
第１の抵抗１３の抵抗値Ｒ１は、公知のように、次の遷移タイミングの時間で立ち上がる振幅、実測では３５ｍＶにパルスの直流成分が減衰するように設定する。これは、後記する図２の１００ｍケーブルを通過後の受信信号波形の振幅（３３.９ｍＶ）と等価である。
【００５２】
次に、第１の実施の形態に対応した比較例について説明する。
【００５３】
［比較例］
図２（ａ）は、ドライバ１１の出力端に直列回路は接続せずにキャパシタ１２と第１の抵抗１３からなる並列回路を接続し、これに長さ１００ｍのＬＡＮケーブルをシングルエンド伝送線路３０として接続し、１００ＭＨｚで信号伝送したときの送信側波形Ｓｓ及び受信側波形Ｓｒを示す波形図である。
【００５４】
図２（ａ）の受信側波形Ｓｒを参照すると、パッシブイコライザ１による入力信号Ｓｉに対する処理の結果、電流が変化しないため、７４５ｍＶ×４８０ｐｓ／２＝３５７.６ｐＶｓという微分波形（送信側波形Ｓｓ）の送信信号エネルギーが、受信側では、３３．９ｍＶ×５０００ｐｓ＝１６９.５Ｖｓのエネルギーを持つ積分波形として受信されている。即ち、レシーバ４０には、入力信号Ｓｉに近似した台形波の受信側波形Ｓｒが受信される。
【００５５】
図２（ｂ）は、並列回路が接続されていない長さ１００ｍの同軸ケーブルに１００ＫＨｚと１００ＭＨｚの単一パルスを伝送したときの受信端の波形を示す波形図である。
【００５６】
図２（ｂ）に示すように、同軸ケーブルに１００ＫＨｚのパルス信号を伝送した場合、周波数が低いことから、受信端に信号波形の乱れは見られない。
【００５７】
一方、図２（ｂ）に示すように、１００ＭＨｚの高周波数のパルス信号をディエンファシス等を施さないで伝送した場合、時間軸に電磁エネルギーが拡散して３０ｄＢ程度の減衰が生じ、波形が乱れて信号を伝送することができない。
【００５８】
これに対し、第１の実施の形態によれば、図２（ａ）に示すように、入力信号Ｓｉが急峻に変化する立ち上がり及び立ち下がりの部分でキャパシタ１２に充電（微分）し、信号が緩やかに変化する段階ではインダクタ１６によってキャパシタ１２の電荷を吸収するパッシブイコライザ１を設けているため、綺麗な受信波形が得られる。また、減衰は６ｄＢ程度である。
【００５９】
（信号伝送回路に直列回路を付加しない場合のアイパターン）
図３は、伝送周波数を５００ＭＨｚとし、インダクタ１６と第２の抵抗１７を設けない構成におけるランダム波形のアイパターン(eye pattern)を測定した結果を示し、（ａ）は送信信号のアイパターン、（ｂ）は受信信号のアイパターンである。
【００６０】
図３を参照すると、微分波形の立ち下がり（すそ引き）が次の遷移時点で残り、これが次の波形の立ち上がりエッジのタイミングを乱し、大きなジッターを発生させている。この周波数レベルがこのケーブルの限界周波数といえる。
【００６１】
図３の（ａ）に見られる波形の立ち下がりを短くするためには、このエネルギーを急峻にグランドに引き抜くことが有効である。このための工夫が、インダクタ１６及び抵抗１７からなる直列回路の挿入である。
【００６２】
インダクタ１６は、キャパシタ１２が有効に機能しているときには不活性を示し、信号変化が緩やかになったときに低インピーダンスになるように設定されている。
【００６３】
インダクタ１６は、直流状態になるとインピーダンスが０になる。そこで、第２の抵抗１７がインダクタ１６に直列接続され、直流に対してインピーダンスを持たせるようにしている。また、第２の抵抗１７は、伝送線路系内のインピーダンスが不整合な部分からの反射信号に対する終端抵抗としても機能する。
【００６４】
（信号伝送回路に直列回路を付加した場合のアイパターン）
図４は、インダクタ１６と第２の抵抗１７を挿入した図１の信号伝送回路１０により図３の条件を再現した場合のアイパターンであり、（ａ）は送信信号のアイパターン、（ｂ）は受信信号のアイパターンである。
【００６５】
図４の（ａ）から明らかなように、送信信号の立ち上がり時間及び立ち下がり時間は、パッシブイコライザ１によってほぼ同じスパイク波形になる。この波形の送信信号を長さ１００ｍのシングルエンド伝送線路３０を介して送信すると、レシーバ４０の受信波形のジッターは実測で５０ｐｓであり、周波数特性の向上が十分に望め、２ＧＨｚにおけるメタル伝送が十分可能になる。
【００６６】
［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る信号伝送システムを示す回路図である。
【００６７】
（信号伝送システムの構成）
第２の実施の形態に係る信号伝送システム１００は、図１に示す第１の実施の形態の信号伝送回路１０を差動構成にした信号伝送回路１０と、信号伝送回路１０に接続されたメタルによる差動信号伝送線路３１と、差動信号伝送線路３１に接続された差動レシーバ４１とを備えて構成されている。
【００６８】
本実施の形態の信号伝送回路１０は、第１の実施の形態の信号伝送回路１０において、ドライバ１１に代えて差動アンプ１８を用い、その＋出力端子に第１のキャパシタ１９と第１の抵抗１３からなる第１の並列回路を接続し、−出力端子に第２のキャパシタ２０と第３の抵抗２１からなる第２の並列回路を接続し、出力側接続点１４とグランド１５との間に第１のインダクタ２２と第２の抵抗１７からなる第１の直列回路を接続し、出力側接続点２５とグランド１５との間に第２のインダクタ２３と第４の抵抗２４からなる第２の直列回路を接続したものである。出力側接続点２５は、第２のキャパシタ２０と第３の抵抗２１の各出力側が接続された場所である。
【００６９】
信号伝送回路１０においては、第１の抵抗１３、第２の抵抗１７、第１のキャパシタ１９、第２のキャパシタ２０、第３の抵抗２１、第１のインダクタ２２、第２のインダクタ２３及び第４の抵抗２４により、パッシブイコライザ１が構成されている。
【００７０】
差動レシーバ４１は、受信信号の振幅が少しでも大きくなるように、入力静電容量を小さくして差動信号伝送線路３１からの信号をハイインピーダンスで受ける構成になっている。換言すれば、全反射に近い形で動作可能な構成になっている。
【００７１】
第２，第４の抵抗１７，２４は、第１の実施の形態と同様に、直流時における第１，第２のインダクタ１６，２３のインピーダンスを確保する目的のほか、差動信号伝送線路３１から差動レシーバ４１の入力端に到達した信号が上記入力端で全反射し、差動信号伝送線路３１を逆流して送信端に戻った反射波を吸収し、再反射を防止する目的で設けられている。
【００７２】
（信号伝送システムの動作）
次に、第２の実施の形態の信号伝送システムの動作について説明する。
【００７３】
差動ドライバ１８の＋出力端子からの信号が、第１のキャパシタ１９と第１の抵抗１３からなる第１の並列回路を介して差動信号伝送線路３１の心線へ出力され、また、−出力端子からの信号は第２のキャパシタ２０と第３の抵抗２１からなる第２の並列回路を介して差動信号伝送線路３１の外被（シールド）へ出力され、差動レシーバ４１へ伝送される。
【００７４】
このように、差動ドライバ１８の±出力端子からの差動信号の急峻な変化に対しては、第１，第２のキャパシタ１９，２０が反応し、インピーダンスがほぼ０の状態で忠実に波形を出力する。そして、差動信号がＨまたはＬの安定状態になると、第１，第２のキャパシタ１９，２０は機能せず、第１，第３の抵抗１３，２１が挿入された状態になり、差動信号の振幅は第１，第３の抵抗１３，２１の抵抗値に見合って減衰する。
【００７５】
このとき、第１，第２のインダクタ２２，２３は、差動信号が変化しているときには高インピーダンスとなり、差動信号の変化が小さいときに低インピーダンスとなって信号立ち下がり時の第１，第２のキャパシタ１９，２０の電荷を吸収する。この結果、差動レシーバ４１による受信信号は、急峻な立ち下がりの信号になる。
【００７６】
なお、図２の受信側波形に示すように、差動信号伝送線路３１を通過後のパルス振幅は小さいため、高感度の差動レシーバ４１が必要になる。この差動レシーバ４１の市販品として、例えば、５ｍＶまでの振幅を８００ｍＶにまで増幅でき且つ３Ｇｂｐｓレベルまで使用可能なＭＡＸＩＭ社の「３７４８」がある。また、「３７４８」の改良品として、同社の「ＭＡＸ３９７１Ａ」があり、１０Ｇｂｐｓまで使用できる。
【００７７】
また、第２の実施の形態においては、立ち上がり時間ｔｒ及び立ち下がり時間ｔｆは、第１の実施の形態と同様に、ｔｒ≧ＣＺ、ｔｆ≧ＣＺ、ｔｒ≧Ｌ／Ｒ２及びｔｆ≧Ｌ／Ｒ２を満たす必要がある。
【００７８】
［第３の実施の形態］
図７は、本発明の第３の実施の形態に係る信号伝送システムを示す結線図である。本実施の形態は、第１の実施の形態において、シングルエンド伝送線路３０を同軸ケーブルに代えて層構造にした配線パターンからなるものとし、配線パターンの１つをグランドにしている。なお、グランドは、バイアス調整の参照のために用いられる。
【００７９】
また、図７においては、ドライバ１１側からドライバ４０への電源供給に、同軸ケーブル等からなる電源グランドペア伝送線路６１を用いている。なお、本実施の形態においては、パッシブイコライザ１の図示を省略している。
【００８０】
なお、第３の実施の形態において、ドライバ１１及びレシーバ４０を搭載するプリント配線基板（図示せず）の布線にも層構造にした配線パターンを用いることができる。以下に、図を示して説明する。
【００８１】
図８は、プリント配線基板におけるシングルエンドペア線路の構成を示す斜視図である。シングルエンドペア線路６５は、一対の帯状の配線パターンを上下に所定間隔にして構成されており、段差を設ける必要がある部分では、相互の接続は、ビアコネクション６６を介して行われる。
【００８２】
シングルエンドペア線路６５は、インピーダンスが、Ｚ０＝５０Ωであるため、平行配線は難しく、信号線とグランド線がペアになったスタックドペア配線となる。どちらか一方がグランド配線となり、一般のプリント配線基板のように、ベタグランドやベタ電源層は線路配線の周りに設けない。この場合、配線幅ｗとペア間隔ｄを同じ（ｗ＝ｄ）にしても、クロストークは殆ど生じない。
【００８３】
［第４の実施の形態］
図９は、本発明の第４の実施の形態に係る信号伝送システムを示す結線図である。本実施の形態は、第１の実施の形態において、差動信号伝送線路３１を同軸ケーブルに代えて層構造にした配線パターンからなるものとし、上下の配線パターンを差動ドライバ１８の差動出力端子に接続した構成にしている。なお、図９においては、パッシブイコライザ１の図示を省略している。
【００８４】
差動伝送の場合、差動ドライバ１８や差動レシーバ４１の近辺では、バイアス調整のためグランドが参照され、完全な整合が取れる。しかし、ベタグランドが有るとクロストークが発生するため、この部分の長さは最小限にとどめることが望ましい。数ＧＨｚの帯域であれば、従来の差動構造に対してベタグランドの有無による影響は発生しない。
【００８５】
第４の実施の形態においても、差動ドライバ１８及び差動レシーバ４１を搭載するプリント配線基板（図示せず）の布線は、層構造にした配線パターンを用いることができる。以下に、図を示して説明する。
【００８６】
図１０は、プリント配線基板における差動ペア線路の構成を示す斜視図である。シングルエンドペア線路６５は、一対の帯状の配線パターンを上下に所定間隔にして構成されており、段差を設ける必要がある部分では、相互の接続は、ビアコネクション６６を介して行われる。
【００８７】
信号反射の原因であるプリント配線基板のビアホールの不連続点を極力少なくするためには、図１０に示すように、差動ペア線路６４の配線幅ｗと同等なビアホール径で層間を接続する。
【００８８】
差動ペア線路６４においては、減衰やノイズの混入を受けないようにする必要がある。このためには、伝送線路の繋ぎ目などの構造、特に、コネクタが重要である。従って、コネクタには、特性インピーダンスを高精度に出すことが可能な差動コネクタを用いるのが望ましい。
【００８９】
差動ペア線路６４の場合、インピーダンスがＺ０＝１００Ωであるため、ペア配線間は間隔ｄを設けて配線するが、プリント配線基板上では、差動ペア線路６４の周りのベタグランドとベタ電源を全て除去する。差動ペア線路６４の相互間は、２ｄの間隔を設けて配線することが望ましい。これにより、クロストークを殆ど排除できる。
【００９０】
［第５の実施の形態］
図１１は、本発明の第５の実施の形態に係る信号伝送システムの接続図である。本実施の形態は、第２の実施の形態に係る信号伝送回路１０を用いて構成したものである。
【００９１】
（信号伝送システムの構成）
信号伝送システム１００は、信号伝送回路５０と、信号伝送回路５０に接続された電源グランドペア伝送線路６１と、差動信号伝送線路６２Ａ，６２Ｂと、これら伝送線路６２Ａ，６２Ｂに接続された信号伝送回路７０とを備えて構成されている。
【００９２】
信号伝送回路５０は、信号伝送回路５０内の各回路に直流電源を供給する電源部５１と、送信信号等を生成する機能回路ブロック５２と、機能回路ブロック５２及び差動信号伝送線路６２Ａ，６２Ｂに対して入出力処理を実行する入出力回路５３と、図１及び図６に示したパッシブイコライザ１と同様の構成のパッシブイコライザ５４と、信号伝送回路５０側の各回路が実装された基板５５とを備えて構成されている。
【００９３】
入出力回路５３は、機能回路ブロック５２とパッシブイコライザ５４との間に設けられた差動ドライバ５３１と、機能回路ブロック５２とコネクタ６３Ａとの間に設けられた差動レシーバ５３２とを備えて構成されている。
【００９４】
信号伝送回路７０は、信号伝送回路７０内の各回路に直流電源を供給する電源部７１と、送信信号等を生成する機能回路ブロック７２と、機能回路ブロック７２及び差動信号伝送線路６２Ａ，６２Ｂに対して入出力処理を実行する入出力回路７３と、図１及び図６に示したパッシブイコライザ１と同様の構成のパッシブイコライザ７４と、信号伝送回路７０側の各回路が実装された基板７５とを備えて構成されている。
【００９５】
入出力回路７３は、機能回路ブロック７２とパッシブイコライザ７４との間に設けられた差動ドライバ７３１と、機能回路ブロック７２とコネクタ６３Ｂとの間に設けられた差動レシーバ７３２とを備えて構成されている。
【００９６】
電源グランドペア伝送線路６１と差動信号伝送線路６２Ａ，６２Ｂは、コネクタ６３Ａ，６３Ｂを介して信号伝送回路５０，７０に接続されている。なお、差動信号伝送線路６２Ａ，６２Ｂは、シングルエンド信号で信号線と同じ断面形状を持つグランドとのペア伝送線路も含むものとする。
【００９７】
（信号伝送システムの動作）
機能回路ブロック５２からの送信信号は、入出力回路５３の差動ドライバ５３１を介してパッシブイコライザ５４に入力され、パッシブイコライザ５４で信号が補正された後、コネクタ６３Ａから差動信号伝送線路６２Ａへ出力され、差動信号伝送線路６２Ａを介して信号伝送回路７０へ伝送される。
【００９８】
信号伝送回路７０は、差動信号伝送線路６２Ａからの信号をコネクタ６３Ｂを介して差動レシーバ７３２で受信し、機能回路ブロック７２へ出力する。機能回路ブロック７２は差動レシーバ７３２からの受信信号を処理する。
【００９９】
また、機能回路ブロック７２からの送信信号は、入出力回路７３の差動ドライバ７３１を介してパッシブイコライザ７４に入力され、パッシブイコライザ５４で信号が補正された後、コネクタ６３Ｂから差動信号伝送線路６２Ｂへ出力され、差動信号伝送線路６２Ｂを介して信号伝送回路５０へ伝送される。
【０１００】
信号伝送回路５０は、差動信号伝送線路６２Ｂからの信号をコネクタ６３Ａを介して差動レシーバ５３２で受信し、機能回路ブロック５２へ出力する。機能回路ブロック５２は差動レシーバ５３２からの受信信号を処理する。
【０１０１】
また、電源部５１，７１のそれぞれからの電源出力は、電源グランドペア伝送線路６１に出力され、信号伝送回路５０，７０のいずれかに電源の障害が生じても、システムが動作を継続できるようになっている。
【０１０２】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。例えば、各実施の形態間の構成要素の組合せは任意に行うことができる
【０１０３】
例えば、上記第１，第２の実施の形態において、並列回路に第１，第３の抵抗１３，１７を設けないか１ＭΩ以上にする構成も可能であり、ＣＺ＝Ｌ／Ｒ２とすることにより左右対称のスパイク波形を得ることができる。
【０１０４】
また、伝送系にハイパスフィルタを挿入して低周波数の範囲を限定し、高周波側は時定数の制御で周波数範囲を限定することもできる。ガウシアン（gaussian）波形を簡単に得られることは、ガウシアン波形信号処理システムに十分使用できるものである。従来、デジタル波形をこの様に簡単にＵＷＢ（Ultra WideBand）信号に変換できるものはない。
【０１０５】
また、上記各実施の形態においては、パッシブイコライザ１，５４，７４を送信側に設けるものとしたが、受信側（レシーバ側）に設けることもできる。この場合、第１のインダクタと第２の抵抗及び第２のインダクタと第４の抵抗からなる直列回路は、レシーバ４０、差動レシーバ４１の入力端子側に接続する。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施の形態に係る信号伝送システムを示す回路図である。
【図２】図２（ａ）、（ｂ）は、比較例を示す波形図である。
【図３】伝送周波数を５００ＭＨｚとし、インダクタと第２の抵抗を設けない比較例におけるランダム波形のアイパターンを測定した結果を示し、（ａ）は送信信号のアイパターン、（ｂ）は受信信号のアイパターンである。
【図４】インダクタと第２の抵抗を挿入した図１の信号伝送回路により図３の条件を再現した場合の第１の実施の形態のアイパターンであり、（ａ）は送信信号のアイパターン、（ｂ）は受信信号のアイパターンである。
【図５】パッシブイコライザを通過前と通過後の波形を示し、（ａ）はインダクタと第２の抵抗を設けない構成においてキャパシタがシングルエンド伝送線路の特性インピーダンスに見合ったＲＣ時定数で放電した場合の波形図、（ｂ）は（ａ）と同じ条件で（ａ）よりもクロック時間が短くなった場合の波形図、（ｃ）は（ｂ）と同じ条件でインダクタと第２の抵抗を設けた場合の波形図である。
【図６】本発明の第２の実施の形態に係る信号伝送システムを示す回路図である。
【図７】本発明の第３の実施の形態に係る信号伝送システムを示す結線図である。
【図８】第３の実施の形態のプリント配線基板におけるシングルエンドペア線路の構成を示す斜視図である。
【図９】本発明の第４の実施の形態に係る信号伝送システムを示す結線図である。
【図１０】第４の実施の形態のプリント配線基板における差動ペア線路の構成を示す斜視図である。
【図１１】本発明の第５の実施の形態に係る信号伝送システムの接続図である。
【符号の説明】
【０１０７】
１  パッシブイコライザ
１０  信号伝送回路
１１  ドライバ
１８  差動ドライバ
１２  キャパシタ
１３  第１の抵抗
１４，２５  出力側接続点
１５，７６  グランド
１６  インダクタ
１７  第２の抵抗
１８  差動ドライバ
１９  第１のキャパシタ
２０  第２のキャパシタ
２１  第３の抵抗
２２  第１のインダクタ
２３  第２のインダクタ
２４  第４の抵抗
３０  シングルエンド伝送線路
３１  差動信号伝送線路
４０  レシーバ
４１  差動レシーバ
５０，７０  信号伝送回路
５１，７１  電源部
５２，７２  機能回路ブロック
５３，７３  入出力回路
５４，７４  パッシブイコライザ
５５，７５  基板
６１  電源グランドペア伝送線路
６２Ａ，６２Ｂ  差動信号伝送線路
６３Ａ，６３Ｂ         コネクタ
６４  差動ペア線路
６５  シングルエンドペア線路
６６  ビアコネクション
７１  電源部
７２  機能回路ブロック
７３  入出力回路
１００  信号伝送システム
５３１，７３１  差動ドライバ
５３２，７３２  差動レシーバ
【図１】
2008294837.tif 000003
【図２】
2008294837.tif 000004
【図３】
2008294837.tif 000005
【図４】
2008294837.tif 000006
【図５】
2008294837.tif 000007
【図６】
2008294837.tif 000008
【図７】
2008294837.tif 000009
【図８】
2008294837.tif 000010
【図９】
2008294837.tif 000011
【図１０】
2008294837.tif 000012
【図１１】
2008294837.tif 000013