(57)【要約】【課題】高圧湿式熱処理を通じてブロッキング絶縁膜内のトラップサイトを除去することで電荷のブロッキング効率を向上させることができるフラッシュメモリの製造方法を提供する。【解決手段】 本発明は、半導体基板上にトンネリング絶縁膜を形成する段階と、トンネリング絶縁膜上に電荷貯蔵膜を形成する段階と、電荷貯蔵膜上にブロッキング絶縁膜を形成する段階と、ブロッキング絶縁膜が形成された半導体基板に対して高温熱処理を遂行する段階と、高温熱処理が遂行された半導体基板に対して低温湿式熱処理を遂行する段階とを有し、低温湿式熱処理は、２〜１００気圧の雰囲気で遂行し、前記ブロッキング絶縁膜の酸素欠陥を修復し、界面欠陥を修復するために水蒸気を用いるフラッシュメモリの製造方法を提供する。【選択図】図２
2008187180.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にトンネリング絶縁膜を形成する段階と、
前記トンネリング絶縁膜上に電荷貯蔵膜を形成する段階と、
前記電荷貯蔵膜上にブロッキング絶縁膜を形成する段階と、
前記ブロッキング絶縁膜が形成された前記半導体基板に対して８００℃以上の高温で熱処理を遂行する段階と、
前記高温熱処理段階が遂行された前記半導体基板に対して７００℃未満の低温で湿式熱処理を遂行する段階と、を有し、
前記低温湿式熱処理は、２〜１００気圧の雰囲気で遂行し、前記ブロッキング絶縁膜の酸素欠陥を修復し、界面欠陥を修復するために水蒸気を用いることを特徴とするフラッシュメモリの製造方法。
【請求項２】
前記低温湿式熱処理は、２００℃〜６００℃の温度で遂行することを特徴とする請求項１に記載のフラッシュメモリの製造方法。
【請求項３】
前記低温湿式熱処理は、窒素又はアルゴン、またはその他の非活性気体雰囲気に水蒸気を供給して行うことを特徴とする請求項２に記載のフラッシュメモリの製造方法。
【請求項４】
前記低温湿式熱処理は、１０気圧の窒素に２気圧の蒸気が含まれた雰囲気で２５０℃の温度で遂行することを特徴とする請求項３に記載のフラッシュメモリの製造方法。
【請求項５】
前記ブロッキング絶縁膜は、高い誘電率を有するhigh-k(高誘電率)の誘電体として、Ａｌ2Ｏ3、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＴｉＯ2、及びＹＯ2からなる群から選ばれる少なくとも一つよりなるか、または、ハフニウム・シリケート(Ｈｆ Silicate)、ジルコニウム・シリケート(Ｚｒ Silicate)、イットリウム・シリケート(Ｙ Silicate)又はランタン系列(Ｌｎ)金属のシリケート(Silicate)であることを特徴とする請求項１に記載のフラッシュメモリの製造方法。
【請求項６】
前記低温湿式熱処理以後に、
前記ブロッキング絶縁膜上にコントロールゲート膜を形成する段階と、
前記コントロールゲート膜上にエッチングマスクを形成し、エッチングを通じてゲートパターンを形成する段階と、
をさらに有することを特徴とする請求項１に記載のフラッシュメモリの製造方法。
【請求項７】
前記コントロールゲート膜は、Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ又はポリシリコンであることを特徴とする請求項６に記載のフラッシュメモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非揮発性メモリに関するもので、特にフラッシュメモリ素子の製造方法に関するものである。
【背景技術】
【０００２】
フラッシュメモリ素子は、セルの構成及び動作によりＮＡＮＤタイプとＮＯＲタイプに分けられる。
【０００３】
単位セルに使用される電荷貯蔵層の物質の種類によりフローティングゲート系列のメモリ素子、ＭＯＮＯＳ(Metal Oxide Nitride Oxide Semiconductor)構造又はＳＯＮＯＳ(Silicone Oxide Nitride Oxide Semiconductor)構造のメモリ素子に分けられる。
【０００４】
フローティングゲート系列のメモリ素子は、ポテンシャル井戸(potential well）を用いて記憶特性を実現する素子であり、ＭＯＮＯＳ又はＳＯＮＯＳ系列は誘電膜であるシリコン窒化膜のバルク(bulk)内に存在するトラップサイト又は誘電膜と誘電膜との間の界面などに存在するトラップサイトを用いて記憶特性を実現する。このＭＯＮＯＳは、コントロールゲートが金属からなる場合を称し、ＳＯＮＯＳはコントロールゲートがポリシリコンからなる場合を称する。
【０００５】
特に、ＳＯＮＯＳ又はＭＯＮＯＳタイプは、フローティングゲートタイプのフラッシュメモリに比べて、相対的に容易なスケーリングと改善された持続性(endurance)及び均等なしきい電圧分布を有するという長所がある。しかしながら、高集積化のためにトンネリング絶縁膜及びブロッキング絶縁膜の厚さを薄くする場合に、記録保存性(retention）と持続性において特性低下を引き起こす。
【０００６】
このような問題を解決するために、ブロッキング絶縁膜として既存のシリコン酸化膜の代りに高誘電率絶縁膜(high-k oxide)を使用することが提案された。しかしながら、ブロッキング絶縁膜用の高誘電率酸化膜の蒸着の際に発生するトラップは、高い電圧の消去動作条件で電極を通じる電子のバックトンネリング(back tunneling）を発生させる。すなわち、コントロールゲートに制御電圧を印加し、電荷貯蔵層である窒化膜の電子をチャンネルを介して移動させるＦ-Ｎトンネリング(Fowler-Nordheim Tunneling)動作の際に、コントロールゲートからブロッキング絶縁膜を通過して電荷貯蔵層のバルクや界面に電荷が残留するという問題が発生する。したがって、このようなバックトンネリングによるしきい電圧の変更によって、情報を格納するフラッシュメモリの動作特性は低下する。
【０００７】
上述した問題点を解決するために、従来技術では、ブロッキング絶縁膜の特性を最適化するために、蒸着後に８００℃以上の高温のＲＴＡ(Rapid Thermal Anneal)熱処理を遂行する。しかしながら、このような手段を使用してもブロッキング酸化膜に対する特性向上の改善においては相変らず限界があった。
【特許文献１】特開2006-352139
【特許文献２】特開2003-68897
【特許文献３】米国特許US6,932,214
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、上記のような従来技術の問題点を解決するために、本発明の目的は、高圧湿式熱処理を通じてブロッキング絶縁膜内のトラップサイトを除去して電荷のブロッキング効率を向上させることができるフラッシュメモリの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記した目的を達成するために、本発明は、半導体基板上にトンネリング絶縁膜を形成する段階と、トンネリング絶縁膜上に電荷貯蔵膜を形成する段階と、電荷貯蔵膜上にブロッキング絶縁膜を形成する段階と、ブロッキング絶縁膜が形成された前記半導体基板に対して高温熱処理を遂行する段階と、高温熱処理が遂行された前記半導体基板に対して低温湿式熱処理を遂行する段階とを有し、低温湿式熱処理は、２〜１００気圧の雰囲気で遂行し、前記ブロッキング絶縁膜の酸素欠陥を修復し、界面欠陥を修復するために水蒸気を用いることを特徴とするフラッシュメモリの製造方法を提供する。
【発明の効果】
【００１０】
本発明は、高温熱処理以後に低温湿式の熱処理を遂行することでブロッキング絶縁膜の欠陥を除去する。欠陥の除去によって、フラッシュメモリの消去動作時に発生するバックトンネリングは除去され、効率的な消去動作が遂行可能になる。したがって、本発明は、フラッシュメモリ素子の電気的特性を向上させる効果を有する。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
【００１２】
図１Ａ〜図１Ｅは、本発明の望ましい実施形態によるフラッシュメモリを製造する方法を説明するための断面図である。
【００１３】
図１Ａを参照すると、半導体基板１００上にトンネリング絶縁膜１１０を形成する。トンネリング絶縁膜１１０は、シリコン酸化物で構成されることが望ましい。また、トンネリング絶縁膜１１０は、消去動作時にＦ-Ｎトンネリングによって電荷がチャンネル領域に容易に流れ出て、プログラム動作時に電荷が電荷貯蔵層に容易に流入されるようにその厚さが調節される。したがって、このトンネリング絶縁膜１１０は、５nm以下の厚さで形成されることが望ましい。
【００１４】
図１Ｂを参照すると、半導体基板１００上に形成されたトンネリング絶縁膜１１０の上部に電荷貯蔵膜１２０を形成する。電荷貯蔵膜１２０は、基板のチャンネル領域からトンネリング絶縁膜１１０を通過した電子を貯蔵するために備えられる。また、電荷貯蔵膜１２０は、シリコン窒化膜で構成されることが望ましい。
【００１５】
次に、図１Ｃを参照すると、電荷貯蔵膜１２０の上部にブロッキング絶縁膜１３０を形成する。このブロッキング絶縁膜１３０は、プログラムの動作時に、トンネリング絶縁膜１１０を通過した電子がコントロールゲートに抜け出ることを防止する。また、消去動作時にコントロールゲートから電子が電荷貯蔵膜１２０に流れ込むことを防止する。このために、ブロッキング絶縁膜１３０は、高い誘電率を有するhigh-k誘電体、例えばＡｌ2Ｏ3，ＨｆＯ2，ＺｒＯ2，Ｔａ2Ｏ5，ＴｉＯ2，ＹＯ2などの高誘電物質が含まれた物質を使用することが望ましい。より望ましくは、高温熱処理の工程時に、熱的安定性を確保することができるハフニウム・シリケート(Ｈｆ Silicate)、ジルコニウム・シリケート(Ｚｒ Silicate)、イットリウム・シリケート(Ｙ Silicate)又はランタン系列(Ｌｎ)金属シリケート(Silicate)などが使用可能である。 
次に、ブロッキング絶縁膜１３０が形成された半導体基板１００に対する高温熱処理を実施する。
【００１６】
すなわち、約８００℃以上で高温の熱処理を遂行する。目的とする温度までの速い上昇のためにＲＴＰ(Rapid Thermal Process)を利用する。すなわち、時間をおいて温度を徐々に上昇させるよりは、熱処理の装備が許容する限度内で短時間に温度を上昇させることである。例えば、８００〜１１００℃の温度に至るまで、5〜30秒の間に、20〜50℃／秒の昇温速度にて昇温する。目的とする温度に至った以後に、少なくとも１分間アニーリング過程を遂行する。高温でアニーリングを遂行することによって、ブロッキング絶縁膜１３０内の欠陥はキュアリング（修復）される。
【００１７】
ブロッキング絶縁膜１３０内の欠陥は、点欠陥(point defect)、線欠陥(line defect)、又は面欠陥(plane defect)のように区分される。根本的に、高温状態でのキュアリングは、粒子のエネルギーを上昇させ、エネルギーが集中された欠陥に高温の粒子が移動してその欠陥を修復する過程である。しかしながら、このような高温状態のキュアリングである場合に、酸素を有するブロッキング絶縁膜１３０の完全なキュアリングには限界がある。すなわち、酸素濃度の不足による粒子の不整合又は酸素の不足による酸素の空孔型欠陥(vacancy defect)は修復されることが難しい。また、線欠陥または面欠陥の修復にも一定の限界があることはもちろんである。
【００１８】
したがって、高温熱処理が遂行された以後に低温熱処理が遂行される。低温熱処理は、約２００℃〜６００℃の温度で、高圧雰囲気で遂行される。低温熱処理の際に、窒素又はアルゴンなどの非活性気体雰囲気に水蒸気を供給し、２気圧以上の高圧の雰囲気で熱処理が遂行される。好ましくは、5気圧以上の水蒸気含有窒素雰囲気であって、水蒸気の体積％（モル％）が５〜３０％、特には１５〜２５％含むものが用いられ、２００〜3５0℃の温度で、５〜６０分間、湿式熱処理が行われる。特に好ましい具体例において、１０気圧の窒素に２気圧の蒸気が含まれた雰囲気（すなわち窒素の分圧が8気圧、水蒸気の分圧が２気圧）にて２５０℃の温度で１０分間遂行される。低温熱処理は、高圧で遂行されるため、蒸気に含まれた酸素はブロッキング絶縁膜１３０に浸入し、ブロッキング絶縁膜１３０内に残留する欠陥が修復される。また、低温熱処理時の気体の圧力は２〜１００気圧、好ましくは例えば8〜15気圧で遂行されることができる。
【００１９】
図１Ｄを参照すると、高温熱処理及び低温熱処理が遂行された半導体基板１００のブロッキング絶縁膜１３０の上部にコントロールゲート膜１４０を形成する。コントロールゲート膜１４０は、Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ又はポリシリコンで構成されることが望ましい。
【００２０】
図１Ｅを参照すると、コントロールゲート膜１４０の上部に通常のフォトリソグラフィー工程を用いてゲート形成用エッチングマスク(図示せず)を形成する。例えば、コントロールゲート膜１４０がポリシリコンで構成された場合に、エッチングマスクは窒化物で構成されることが望ましい。
【００２１】
次に、エッチングマスクが形成された半導体基板１００を異方性エッチングしてゲートパターン２００を形成する。このゲートパターン２００の形成によって半導体基板１００上にトンネリング絶縁層１１５、電荷貯蔵層１２５、ブロッキング絶縁層１３５、コントロールゲート層１４５からなるゲートパターン２００が形成される。また、ゲートパターン２００の側面には、窒化物で構成された側壁スペーサ(図示せず)がさらに備えられることができる。
【００２２】
また、ゲートパターン２００の両側にイオン注入工程を遂行してソース/ドレイン領域１５０Ａ，１５０Ｂを形成する。
【００２３】
図２は、本発明の望ましい実施形態により形成されたフラッシュメモリのゲート漏れ電流を測定して示すグラフである。
【００２４】
図２を参照すると、Ｙ軸はゲート漏れ電流を示し、Ｘ軸は各々トンネリング絶縁層をシリコン酸化物(ＳｉＯ2)、電荷貯蔵層をシリコン窒化物(Ｓｉ3Ｎ4)、ブロッキング絶縁層をアルミニウム酸化物(Ａｌ2Ｏ3）で構成された場合に、ブロッキング絶縁層に印加される電界(electric field)を示す。
【００２５】
低温湿式熱処理を遂行する場合に、ブロッキング絶縁層の欠陥や酸素空孔が除去されることによって、消去動作時に漏れ電流が減少することがわかる。すなわち、消去動作時にはブロッキング絶縁物を通じて負の電界が印加され、負の電界値が上昇してもゲートの漏れ電流が低温湿式熱処理を遂行しない場合より顕著に低いことがわかる。
【００２６】
また、プログラム動作時には、ブロッキング絶縁層を通じて正の電界が印加されるが、このときには漏れ電流の特性はトンネリング絶縁層によって左右される。したがって、低温湿式熱処理に関係のない漏れ電流の特性が現れることがわかる。
【００２７】
図３は、本発明の望ましい実施形態によるフラッシュメモリの消去動作の速度を示すグラフである。
【００２８】
図３を参照すると、Ｙ軸はフラットバンド電圧(Flat Band Voltage：ＶFB)を表し、Ｘ軸は時間を表す。フラットバンド電圧は、ゲートパターンを構成する要素に存在する電荷によって移動されるエネルギーバンドを平坦化するために印加されるべき電圧を示す。これは、電荷を貯蔵する電荷貯蔵層に存在する電子の量と密接な関係がある。また、消去時間が長くなるほどＶFBが減少するが、これは電荷貯蔵層にある電子がトンネリング絶縁層を通じて消去されるためである。しかしながら、高い負の電圧がコントロールゲート層に印加される場合に、電荷貯蔵層にある電子がトンネリング絶縁層を抜け出ることもあるが、コントロールゲート層がブロッキング絶縁層を通過して電荷貯蔵層に流入される電子によって消去動作が完全に遂行されない。したがって、ＶFBは、上昇する。
【００２９】
図３において、熱処理を遂行しない場合に、高い負の電圧が印加されると、ブロッキング絶縁層にある漏れ電流の要因によってコントロールゲート層からブロッキング絶縁層へ電子の流入量が増加する。したがって、ＶFBが上昇する。
【００３０】
しかしながら、低温湿式熱処理を遂行した場合に、漏れ電流の要因が除去され、ブロッキング絶縁層に流入される電子の量が減少して消去動作が円滑に遂行されることができる。
【００３１】
図４は、本発明の望ましい実施形態によるフラッシュメモリの記録保全性の特性分析結果を示すグラフである。
【００３２】
図４を参照すると、Ｙ軸はフラットバンド電圧ＶFBを表し、Ｘ軸は時間を表す。記録保存性(retention)は、フラッシュメモリに貯蔵された電子が特定温度で損失される量の程度を評価するものである。したがって、フラットバンド電圧は、電荷貯蔵層にある電子の数と密接な関連がある。低温湿式熱処理の有無による同一の評価のために同一のＶFB(５.８Ｖ)の下で時間に従ってＶFBが減少する程度を確認する。
【００３３】
通常に、熱が印加される場合に、電荷貯蔵層にある電子は、エネルギーを獲得し、伝導バンド(conduction band）に移動する。このとき、電子が損失される方向は通常的にトンネリング絶縁層に向かう。しかしながら、図４では意図的に正のゲート電圧Ｖｇを印加して電子の損失方向をブロッキング絶縁層に向かうようにする。
【００３４】
図４で、低温湿式熱処理を遂行した場合に、ブロッキング絶縁層を通じた電荷の損失を防止し、電荷損失速度が熱処理を遂行しない場合に比べて顕著に低下することがわかる。
【００３５】
上述したように、一般的な高温熱処理の場合に、追加的な酸化が発生しながら、シリコンと絶縁膜との間の界面で薄膜厚さの変化をもたらし、これは、界面特性に影響を及ぼす。したがって、高温熱処理後にも界面の追加的な酸化は防止されなければならない。このような観点から見ると、高圧湿式熱処理は低温で実行されて追加的な酸化を抑制する効果がある。
【００３６】
また、低温湿式熱処理の場合に、熱的に活性化された蒸気で水素と酸素が同時に供給されて絶縁膜の欠陥を除去する。すなわち、酸素は絶縁膜の酸素欠乏を除去し、水素は小さな原子サイズによってより深く侵入して界面にある未結合手(Si dangling bond)と追加的に反応して界面特性を向上させる。
【００３７】
以上、本発明の詳細な説明においては具体的な実施形態に関して説明したが、特許請求の範囲を外れない限り、様々な変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。したがって、本発明の範囲は、前述の実施形態に限定されるものではなく、特許請求の範囲の記載及びこれと均等なものに基づいて定められるべきである。
【図面の簡単な説明】
【００３８】
【図１Ａ】本発明の望ましい実施形態によるフラッシュメモリを製造する方法を説明するために示す断面図である。
【図１Ｂ】本発明の望ましい実施形態によるフラッシュメモリを製造する方法を説明するために示す断面図である。
【図１Ｃ】本発明の望ましい実施形態によるフラッシュメモリを製造する方法を説明するために示す断面図である。
【図１Ｄ】本発明の望ましい実施形態によるフラッシュメモリを製造する方法を説明するために示す断面図である。
【図１Ｅ】本発明の望ましい実施形態によるフラッシュメモリを製造する方法を説明するために示す断面図である。
【図２】本発明の望ましい実施形態により形成されたフラッシュメモリのゲート漏れ電流を測定するグラフである。
【図３】本発明の望ましい実施形態によるフラッシュメモリの消去動作速度を示すグラフである。
【図４】本発明の望ましい実施形態によるフラッシュメモリの記録保全性の特性分析結果を示すグラフである。
【符号の説明】
【００３９】
１００  半導体基板            １１０  トンネリング絶縁膜    １２０  電荷貯蔵膜  
１３０  ブロッキング絶縁膜    １４０  コントロールゲート膜
【図１Ａ】
2008187180.tif 000003
【図１Ｂ】
2008187180.tif 000004
【図１Ｃ】
2008187180.tif 000005
【図１Ｄ】
2008187180.tif 000006
【図１Ｅ】
2008187180.tif 000007
【図４】
2008187180.tif 000008
【図２】
2008187180.tif 000009
【図３】
2008187180.tif 000010