(57)【要約】【課題】過大な入力レベルの入力信号の受信回路への供給を確実に遮断することが可能な過入力保護装置及び無線装置を提供する。【解決手段】無線装置１０Ａでは、受信回路１６の入力側において、検波回路１８、保護回路２０及び受信回路１６の順に接続されている。検波ダイオード４０ａ及び抵抗器４２ａは、入力信号Ｓ１の入射波成分に応じた第１検波出力Ｖ１を検波し、検波ダイオード４０ｂ及び抵抗器４２ｂは、入力信号Ｓ１の反射波成分に応じた第２検波出力Ｖ２を検波する。保護回路２０のＦＥＴ４８は、各検波出力Ｖ１、Ｖ２がゲート端子Ｇにおける閾値電圧ＶＧを上回ったときに、ドレイン端子Ｄとソース端子Ｓとの間をオン状態にして伝送線路４６を接地する。【選択図】図２
2008219355.tif 000002
【特許請求の範囲】
【請求項１】
受信回路の入力側に接続され、該受信回路に供給される入力信号が所定の入力レベルを上回るときに、前記受信回路への前記入力信号の供給を遮断する過入力保護装置であって、
前記入力信号を検波する検波回路と、該検波回路と前記受信回路との間に接続され、前記検波回路からの検波出力に基づいて前記受信回路への前記入力信号の供給を遮断する保護回路とを有し、
前記検波回路は、
前記入力信号が通過可能な第１主線路と、前記入力信号の波長に基づく所定の線路長を有し且つ前記第１主線路に結合する第１及び第２副線路とを備える方向性結合器と、
前記第１副線路に接続され、前記第１主線路内で前記保護回路側に進行する前記入力信号の入射波成分を検波し第１検波出力として前記保護回路に出力する第１検波出力発生手段と、
前記第２副線路に接続され、前記第１主線路内で前記保護回路側から進行してきた前記入力信号の反射波成分を検波し第２検波出力として前記保護回路に出力する第２検波出力発生手段と、
を有し、
前記保護回路は、前記検波回路から入力される前記入力信号が通過可能な第２主線路と、該第２主線路に接続され、前記第１検波出力又は前記第２検波出力が前記入力レベルに応じた所定の出力レベルを上回るときに前記第２主線路を接地する過入力保護手段とを有する
ことを特徴とする過入力保護装置。
【請求項２】
請求項１記載の過入力保護装置において、
前記第１主線路は、少なくとも前記線路長の２倍の長さを有し、
前記第１副線路は、前記第１主線路の前記保護回路側に該第１主線路と平行に配置され、
前記第２副線路は、前記第１副線路から離間して、前記第１主線路と平行に配置されている
ことを特徴とする過入力保護装置。
【請求項３】
請求項１又は２記載の過入力保護装置において、
前記第１主線路及び前記第２主線路は、前記検波回路から前記保護回路まで延在する伝送線路の一部であり、
前記伝送線路における前記過入力保護手段による前記第２主線路の接地箇所と前記第１主線路との間の距離は、前記線路長に設定されている
ことを特徴とする過入力保護装置。
【請求項４】
請求項１〜３のいずれか１項に記載の過入力保護装置と、外部からの電波を受信し前記入力信号として前記過入力保護装置に出力するアンテナと、前記受信回路とを備える無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、受信回路に供給される入力信号が所定の入力レベルを上回るときに、該受信回路への前記入力信号の供給を遮断する過入力保護装置と、この過入力保護装置が適用された無線装置とに関する。
【背景技術】
【０００２】
従来より、船舶等に搭載される無線装置には、船舶用レーダ装置から送信される尖頭電力又は平均電力が非常に大きな送信波の受信を考慮して、該無線装置内の受信回路の入力側に、前記送信波の入力信号が所定の入力レベル（入力電力）を上回るときに、前記受信回路への前記入力信号の供給を遮断する過入力保護装置が接続されている。この場合、前記送信波には、８０［ｎｓ］以下の短パルスの送信波もあるので、前記過入力保護装置では、このようなｎｓオーダの短パルスで且つ大電力の入力信号についても遮断可能な保護特性を有する必要がある。
【０００３】
このような過入力保護装置として、従来は、入力信号が過大な入力レベルである場合に、該入力信号の伝送線路に接続されたダイオード又はスイッチをオン状態にして該伝送線路を接地することにより、この接地箇所で前記入力信号を反射させて受信回路への前記入力信号の供給を遮断させる構成が採られている。
【０００４】
また、特許文献１には、入力信号を所定時間遅延させ、この遅延時間内に前記入力信号の検波出力を用いて、移動体通信システムにおける受信用増幅器内のＦＥＴ（電界効果トランジスタ）の動作点（ゲート電圧値）を逆耐圧側に変更することにより、過大な入力レベルの入力信号から前記ＦＥＴを保護することが提案されている。
【０００５】
さらに、特許文献２には、方向性結合器及び検波回路を用いて入力信号を検波し、その検波出力に基づいて前記方向性結合器の入力側に接続された高周波スイッチを遮断することにより、過大な入力レベルの入力信号から受信回路としての高周波機器を保護することが提案されている。
【０００６】
【特許文献１】特許第３０１７１６０号公報
【特許文献２】特開２００６−１６５７３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ダイオード又はスイッチを用いて入力信号の伝送線路を接地する過入力保護装置では、該入力信号がｎｓオーダの短パルスであると、前記ダイオードの接合容量に起因した応答時間（オン状態になるまでの時間）の遅れや、前記スイッチの切替時間によって、オン状態になる前に過大な入力レベルの入力信号が受信回路に供給されて、該受信回路を適切に保護することができない。また、前記ダイオードの寄生容量によって前記受信回路を含む無線装置の受信特性が劣化するおそれがある。さらに、同じ過入力保護装置であってもダイオードの温度特性により保護特性にバラツキがみられたり、あるいは、前記ダイオード又は前記スイッチをオン状態にさせるための入力レベル（入力電力）の閾値を、前記受信回路の構成に応じて適宜設定することができないという問題がある。
【０００８】
一方、特許文献１に提案されている過入力保護装置では、近年、市場に出回っているＦＥＴが比較的低耐圧のＦＥＴが多いことにより、動作点を逆耐圧側に大きく採ることができず、この結果、前記逆耐圧以上の入力レベルの入力信号が供給された場合には、受信回路を適切に保護することができないという問題がある。
【０００９】
また、特許文献２に提案されている過入力保護装置では、高周波スイッチが一旦オン状態になると方向性結合器への入力信号の入力が遮断されるので、検波出力が得られなくなり、この結果、比較的パルス幅が長く且つ過大な入力レベルの入力信号が供給された際には、受信回路を適切に保護することができないという問題がある。
【００１０】
この発明は、このような問題を考慮してなされたものであり、過大な入力レベル（入力電力）の入力信号の受信回路への供給を確実に遮断することが可能な過入力保護装置を提供することを目的とする。
【００１１】
また、この発明は、前記過入力保護装置を適用した無線装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る過入力保護装置は、受信回路の入力側に接続され且つ該受信回路に供給される入力信号が所定の入力レベルを上回るときに前記受信回路への前記入力信号の供給を遮断する過入力保護装置であって、前記入力信号を検波する検波回路と、該検波回路と前記受信回路との間に接続され且つ前記検波回路からの検波出力に基づいて前記受信回路への前記入力信号の供給を遮断する保護回路とを有し、前記検波回路は、前記入力信号が通過可能な第１主線路と前記入力信号の波長に基づく所定の線路長を有し且つ前記第１主線路に結合する第１及び第２副線路とを備える方向性結合器と、前記第１副線路に接続され且つ前記第１主線路内で前記保護回路側に進行する前記入力信号の入射波成分を検波し第１検波出力として前記保護回路に出力する第１検波出力発生手段と、前記第２副線路に接続され且つ前記第１主線路内で前記保護回路側から進行してきた前記入力信号の反射波成分を検波し第２検波出力として前記保護回路に出力する第２検波出力発生手段とを有し、前記保護回路は、前記検波回路から入力される前記入力信号が通過可能な第２主線路と、該第２主線路に接続され且つ前記第１検波出力又は前記第２検波出力が前記入力レベルに応じた所定の出力レベルを上回るときに前記第２主線路を接地する過入力保護手段とを有することを特徴とする。
【００１３】
この構成によれば、前記受信回路の入力側において、前記検波回路、前記保護回路及び前記受信回路の順に接続され、前記保護回路内の前記過入力保護手段は、前記検波回路からの前記第１検波出力又は前記第２検波出力が前記出力レベルを上回ったときに前記第２主線路を接地する。これにより、前記第２主線路の接地箇所では、前記入力信号が前記検波回路側に反射されるので、過大な入力レベル（入力電力）の入力信号が入力された場合でも、前記接地箇所から前記受信回路側への前記入力信号の供給が阻止される。この結果、前記受信回路に対する過大な入力レベルの入力信号の供給を確実に遮断することができる。
【００１４】
また、前記入射波成分に応じた前記第１検波出力及び前記反射波成分に応じた前記第２検波出力の双方が前記過入力保護手段に入力されるので、比較的パルス幅が大きく且つ過大な入力レベルの入力信号が入力された場合でも、該入力信号の前記受信回路への供給を確実に遮断することができる。
【００１５】
なお、前記入力信号の波長に基づく所定長さとは、前記第１及び第２副線路の長さＬが前記入力信号の波長λに対して、下記の（１）式の関係にあることをいう。なお、ｎは、１以上の整数である。
Ｌ＝（２ｎ−１）・λ／４                                    （１）
【００１６】
従って、前記過入力保護装置がＳバンド（例えば、３．０５［ＧＨｚ］）の入力信号に対する保護装置である場合に、この過入力保護装置を前記Ｓバンドに対して波長λが約１／３倍のＸバンド（例えば、９［ＧＨｚ］）の入力信号に対する保護装置として適用することも可能となる。このように、この発明に係る過入力保護装置は、複数の高周波帯域の入力信号に対応可能な保護装置として利用することもできる。
【００１７】
ここで、前記第１主線路は、少なくとも前記線路長の２倍の長さを有し、前記第１副線路は、前記第１主線路の前記保護回路側に該第１主線路と平行に配置され、前記第２副線路は、前記第１副線路から離間して、前記第１主線路と平行に配置されていることが好ましい。
【００１８】
この構成では、前記第１主線路の全長が長くなって、前記検波回路を含む前記過入力保護装置のサイズが大きくなるが、前記第１副線路側で検出される前記第１検波出力と、前記第２副線路側で検出される前記第２検波出力との相互結合による干渉を回避することができるので、より高精度の前記各検波出力が得られる。
【００１９】
また、前記第１主線路及び前記第２主線路は、前記検波回路から前記保護回路まで延在する伝送線路の一部であり、前記伝送線路における前記過入力保護手段による前記第２主線路の接地箇所と前記第１主線路との間の距離は、前記線路長に設定されていることが好ましい。
【００２０】
これにより、前記第２主線路を接地した際における前記検波回路内での検波出力の変動を抑制することができ、前記接地箇所から前記受信回路側への前記入力信号の供給を効率よく遮断することができる。
【００２１】
上記の過入力保護装置において、前記第１検波出力発生手段は、第１検波ダイオードと第１抵抗器との直列回路で構成し、前記第２検波出力発生手段は、第２検波ダイオードと第２抵抗器との直列回路で構成することが好ましい。
【００２２】
この場合、前記第１検波ダイオード及び前記第１抵抗器による前記入射波成分の検波では、前記第１検波ダイオードは、前記入射波成分を整流し、前記第１抵抗器は、その整流電流に応じた電圧値を前記第１検波出力として前記保護回路に出力する。一方、前記第２検波ダイオード及び前記第２抵抗器による前記反射波成分の検波では、前記第２検波ダイオードは、前記反射波成分を整流し、前記第２抵抗器は、その整流電流に応じた電圧値を前記第２検波出力として前記保護回路に出力する。
【００２３】
これにより、前記各抵抗器の抵抗値を高くすれば前記各検波出力が大きくなるので、ダイオード又はスイッチにより伝送線路を接地する従来技術と比較して、前記第１検波出力及び前記第２検波出力の検出感度が高くなり、前記過入力保護手段での前記第２主線路の接地動作が容易になる。
【００２４】
また、前記検波回路内では、前記第１検波ダイオードのアノードが前記第１副線路に接続されると共に、前記第１検波ダイオードのカソードに前記第１抵抗器及び第１コンデンサが並列接続され、一方で、前記第２検波ダイオードのアノードが前記第２副線路に接続されると共に、前記第２検波ダイオードのカソードに前記第２抵抗器及び第２コンデンサが並列接続され、前記入力信号がパルス信号である場合に、前記第１抵抗器の抵抗値及び第１コンデンサの静電容量により決定される第１時定数と、前記第２抵抗器の抵抗値及び第２コンデンサの静電容量により決定される第２時定数とが、前記パルス信号のパルス幅よりも短く設定されていることが好ましい。
【００２５】
この場合、前記パルス信号のパルス幅に応じて前記各時定数を適宜設定することにより、検波から前記第２主線路の接地までの応答時間の短縮化が可能となり、前記過入力保護装置をさらに高速動作させることができる。
【００２６】
さらに、前記過入力保護手段は、前記第１検波ダイオードのカソード及び前記第２検波ダイオードのカソードと、前記第２主線路とにそれぞれ接続された電界効果トランジスタ（ＦＥＴ）又はバイポーラトランジスタであることが好ましい。
【００２７】
前記ＦＥＴ又は前記バイポーラトランジスタは、ダイオードよりも寄生容量が小さいので、より短時間で前記第２主線路を接地させることができると共に、前記受信回路の受信特性を劣化させることなく、過大な入力レベルの入力信号の前記受信回路への供給をより確実に遮断することが可能となる。さらに、前記過入力保護装置による前記受信回路の保護動作時間は、前記ＦＥＴ又は前記バイポーラトランジスタへのバイアス入力時間と比較して非常に短時間であるので、前記過入力保護装置の消費電力の低減化も実現することができる。
【００２８】
そして、上記の過入力保護装置を適用して、外部からの電波をアンテナにより受信して前記入力信号を出力し、この入力信号を前記過入力保護装置を介して前記受信回路に供給するようにした無線装置は、船舶レーダ装置からの送信波にも耐性を有する無線装置として好適である。
【発明の効果】
【００２９】
この発明によれば、受信回路の入力側において、検波回路、保護回路及び前記受信回路の順に接続され、前記保護回路内の過入力保護手段は、前記検波回路からの第１検波出力又は第２検波出力が所定の出力レベルを上回ったときに第２主線路を接地する。これにより、前記第２主線路の接地箇所では、入力信号が前記検波回路側に反射されるので、過大な入力レベル（入力電力）の入力信号が入力された場合でも、前記接地箇所から前記受信回路側への前記入力信号の供給が阻止される。この結果、前記受信回路に対する過大な入力レベルの入力信号の供給を確実に遮断することができる。
【００３０】
また、前記入力信号の入射波成分に応じた前記第１検波出力及び前記入力信号の反射波成分に応じた前記第２検波出力の双方が前記過入力保護手段に入力されるので、比較的パルス幅が大きく且つ過大な入力レベルの入力信号が入力された場合でも、該入力信号の前記受信回路への供給を確実に遮断することができる。
【発明を実施するための最良の形態】
【００３１】
この発明の実施形態に係る過入力保護装置（以下、過入力保護回路ともいう。）１４を無線装置１０Ａ、１０Ｂに適用した場合について、図１〜図５を参照しながら説明する。
【００３２】
先ず、第１実施形態に係る無線装置１０Ａについて、図１〜図４を参照しながら説明する。
【００３３】
図１に示すように、この無線装置１０Ａは、アンテナ１２と過入力保護回路１４と受信回路１６とを有する。
【００３４】
図示しない船舶用レーダから送信された送信波｛Ｓバンド（例えば、３．０５［ＧＨｚ］）又はＸバンド（例えば、９［ＧＨｚ］）のパルス波｝は、図示しない船舶に搭載された無線装置１０Ａを構成するアンテナ１２により受信され、パルス信号の入力信号Ｓ１として過入力保護回路１４に出力される。
【００３５】
過入力保護回路１４は、受信回路１６の入力側に配置され、アンテナ１２側から受信回路１６側に向かって、コンデンサ２２、検波回路１８、コンデンサ２４、保護回路２０及びコンデンサ２６の順に接続されている。
【００３６】
検波回路１８は、コンデンサ２２を介して入力された入力信号Ｓ１をコンデンサ２４を介して保護回路２０に出力すると共に、入力信号Ｓ１を検波して、その検波出力（第１検波出力Ｖ１及び第２検波出力Ｖ２）を保護回路２０に出力する。
【００３７】
保護回路２０は、第１検波出力Ｖ１及び第２検波出力Ｖ２が所定の出力レベル｛受信回路１６にとり過大な入力レベル（入力電力）の入力信号Ｓ１に応じた電圧レベル｝を下回る場合には、入力信号Ｓ１をコンデンサ２６を介して受信回路１６に出力（供給）し、一方で、第１検波出力Ｖ１及び第２検波出力Ｖ２が前記出力レベルを上回った場合には、受信回路１６への入力信号Ｓ１の出力（供給）を遮断する。
【００３８】
受信回路１６は、入力された入力信号Ｓ１に対して信号増幅等の所定の処理を行い出力信号Ｓ２として出力する。
【００３９】
なお、コンデンサ２２、２４、２６は、入力信号Ｓ１に含まれる直流成分をカットするためのカップリングコンデンサである。
【００４０】
図２は、検波回路１８及び保護回路２０の内部を図示した無線装置１０Ａの概略ブロック図である。
【００４１】
検波回路１８は、主線路（第１主線路）３０及び副線路（第１及び第２副線路）３２ａ、３２ｂを備える方向性結合器２８と、副線路３２ａ、３２ｂのポート３４ａ、３４ｂをそれぞれ接地するための終端抵抗器３６ａ、３６ｂと、副線路３２ａ、３２ｂのポート３８ａ、３８ｂにアノードＡ１、Ａ２がそれぞれ接続された検波ダイオード４０ａ、４０ｂと、該検波ダイオード４０ａ、４０ｂのカソードＫ１、Ｋ２に並列接続して接地される抵抗器（第１抵抗器及び第２抵抗器）４２ａ、４２ｂ及びコンデンサ（第１コンデンサ及び第２コンデンサ）４４ａ、４４ｂとを有する。なお、検波ダイオード４０ａと抵抗器４２ａとコンデンサ４４ａとで第１検波出力Ｖ１を発生するための第１検波出力発生手段６２ａを構成し、検波ダイオード４０ｂと抵抗器４２ｂとコンデンサ４４ｂとで第２検波出力Ｖ２を発生するための第２検波出力発生手段６２ｂを構成している。
【００４２】
方向性結合器２８の主線路３０及び副線路３２ａ、３２ｂは、例えば、図示しない誘電体基板に形成されたマイクロストリップ線路である。主線路３０は、所定の線路長Ｌを有し、アンテナ１２からコンデンサ２２を介して入力された入力信号Ｓ１が通過可能である。副線路３２ａ、３２ｂは、主線路３０に略平行に該主線路３０から離間して配置され、さらに、主線路３０とは所定の結合度で電磁結合されている。この場合、副線路３２ａ、３２ｂにおける主線路３０との平行部分の全長は、線路長Ｌに設定されている。また、副線路３２ａ、３２ｂの両端は、前記平行部分から主線路３０に離間する方向に折り曲げられている。
【００４３】
なお、線路長Ｌとは、入力信号Ｓ１（前記送信波）の波長λに基づく所定の線路長をいい、線路長Ｌと波長λとの間には、前述した（１）式の関係がある。従って、ｎを変更することにより、線路長Ｌを適宜設定可能である。例えば、入力信号Ｓ１がＳバンドのパルス信号である場合には、Ｌ＝λ／４に設定され、入力信号Ｓ１がＸバンドのパルス信号である場合には、Ｌ＝３λ／４に設定される。
【００４４】
検波ダイオード４０ａ、４０ｂとしては、例えば、ショットキーバリアダイオードが採用されている。
【００４５】
この場合、副線路３２ａのポート３８ａには、主線路３０と副線路３２ａとの結合度に応じて、コンデンサ２２から主線路３０を介してコンデンサ２４の方向に進行する入力信号Ｓ１の入射波成分を示す信号が出力され、検波ダイオード４０ａは、この信号を整流し、その整流電流を抵抗器４２ａに流す。抵抗器４２ａは、前記整流電流に応じた直流電圧を第１検波出力Ｖ１として保護回路２０に出力する。
【００４６】
一方、副線路３２ｂのポート３８ｂには、主線路３０と副線路３２ｂとの結合度に応じて、コンデンサ２４から主線路３０を介してコンデンサ２２の方向に進行する入力信号Ｓ１の反射波成分を示す信号が出力され、検波ダイオード４０ｂは、この信号を整流し、その整流電流を抵抗器４２ｂに流す。抵抗器４２ｂは、前記整流電流に応じた直流電圧を第２検波出力Ｖ２として保護回路２０に出力する。
【００４７】
また、抵抗器４２ａの抵抗値Ｒ１及びコンデンサ４４ａの静電容量Ｃ１にて定まる時定数（第１時定数）Ｒ１・Ｃ１と、抵抗器４２ｂの抵抗値Ｒ２及びコンデンサ４４ｂの静電容量Ｃ２にて定まる時定数（第２時定数）Ｒ２・Ｃ２とは、それぞれ、入力信号Ｓ１のパルス幅Ｔよりも短く設定されている（Ｒ１・Ｃ１＜Ｔ、Ｒ２・Ｃ２＜Ｔ）。
【００４８】
保護回路２０は、伝送線路（第２主線路）４６と、ＦＥＴ（過入力保護手段）４８と、抵抗器５０及びコイル５２とを有する。
【００４９】
伝送線路４６は、例えば、図示しない誘電体基板に形成されたマイクロストリップ線路であり、主線路３０からコンデンサ２４を介し入力された入力信号Ｓ１が通過可能である。ＦＥＴ４８は、例えば、Ｎチャネルの接合型ＦＥＴ（ＪＦＥＴ）であり、そのゲート端子Ｇは、検波ダイオード４０ａ、４０ｂのカソードＫ１、Ｋ２に接続され、ドレイン端子Ｄは、伝送線路４６の接続部（接地箇所）５４に接続され、ソース端子Ｓは、接地されている。
【００５０】
この場合、ＦＥＴ４８には、図示しない直流バイアス電源から抵抗器５０及びコイル５２と接続部５４とを介して直流バイアスが供給されている。なお、コイル５２は、伝送線路４６を通過する高周波の入力信号Ｓ１の前記直流バイアス電源への入力を阻止するための回路素子であり、例えば、高周波チョークコイル（ＲＦＣ）又は図示しない誘電体基板に形成されたメアンダラインを用いることができる。
【００５１】
この場合、ゲート端子Ｇに入力される第１検波出力Ｖ１又は第２検波出力Ｖ２が所定の閾値電圧（出力レベル）ＶＧを上回ると（Ｖ１＞ＶＧ又はＶ２＞ＶＧ）、ドレイン端子Ｄとソース端子Ｓとの間のインピーダンスが低下してドレイン端子Ｄとソース端子Ｓとの間がオン状態となり、ドレイン電流ＩＤが流れる。この結果、伝送線路４６の接続部５４は、ＦＥＴ４８を介して接地される。なお、閾値電圧ＶＧは、前記過大な入力レベル（入力電力）の入力信号Ｓ１に応じたゲート端子Ｇとソース端子Ｓとの間の電圧である。また、図２では、受信回路１６は、低雑音増幅器（ＬＮＡ）として図示されている。
【００５２】
そして、この無線装置１０Ａでは、前述したように、アンテナ１２が送信波を受信し入力信号Ｓ１として検波回路１８に出力する場合において、検波ダイオード４０ａ及び抵抗器４２ａは、主線路３０を通過する入力信号Ｓ１の入射波成分を検波し第１検波出力Ｖ１としてＦＥＴ４８のゲート端子Ｇに出力する。第１検波出力Ｖ１が閾値電圧ＶＧを上回ると（Ｖ１＞ＶＧ）、ドレイン端子Ｄとソース端子Ｓとの間のインピーダンスが低下してドレイン端子Ｄとソース端子Ｓとの間がオン状態となり、ドレイン電流ＩＤが流れて、伝送線路４６の接続部５４がＦＥＴ４８を介して接地される。この結果、受信回路１６にとり過大な入力レベル（入力電力）の入力信号Ｓ１は、入力信号Ｓ１の入射波成分に応じた第１検波出力Ｖ１に起因するＦＥＴ４８でのスイッチング動作（接続部５４に対する接地動作）により、接続部５４から検波回路１８側に反射されて、該接続部５４から受信回路１６側に進行することが阻止される。
【００５３】
ところで、入力信号Ｓ１が比較的長いパルス幅のパルス信号である場合に、入力信号Ｓ１の入射波成分に応じた第１検波出力Ｖ１の出力が接続部５４からの反射波と干渉して閾値電圧ＶＧを下回ると（Ｖ１＜ＶＧ）、ＦＥＴ４８のドレイン端子Ｄとソース端子Ｓとの間がオフ状態になって、前記パルス信号が接続部５４から受信回路１６側に進行することが想定される。
【００５４】
そこで、第１実施形態に係る無線装置１０Ａでは、検波ダイオード４０ｂ及び抵抗器４２ｂが、接続部５４から検波回路１８側に反射されて主線路３０を進行する入力信号Ｓ１の反射波成分を検波し前記干渉の影響を補う第２検波出力Ｖ２としてＦＥＴ４８のゲート端子Ｇに出力することにより、ＦＥＴ４８では、ドレイン端子Ｄとソース端子Ｓとの間のオン状態を引き続き維持することが可能となる。従って、パルス幅が比較的に長いパルス信号であっても、第１検波出力Ｖ１及び第２検波出力Ｖ２のゲート端子Ｇへの出力によって、ＦＥＴ４８では、接続部５４から受信回路１６側への進行を阻止することができる。
【００５５】
このように、第１実施形態に係る無線装置１０Ａによれば、受信回路１６の入力側において、検波回路１８、保護回路２０及び受信回路１６の順に接続され、保護回路２０内では、ＦＥＴ４８が、検波回路１８からの第１検波出力Ｖ１又は第２検波出力Ｖ２が閾値電圧ＶＧを上回ったときにドレイン端子Ｄとソース端子Ｓとの間をオン状態にして伝送線路４６を接地する。これにより、伝送線路４６の接続部５４では、入力信号Ｓ１が検波回路１８側に反射されるので、過大な入力レベル（入力電力）の入力信号Ｓ１が入力された場合でも、接続部５４から受信回路１６側への入力信号Ｓ１の入力が阻止される。この結果、受信回路１６に対する過大な入力レベルの入力信号Ｓ１の供給を確実に遮断することができる。
【００５６】
また、前記入射波成分に応じた第１検波出力Ｖ１及び前記反射波成分に応じた第２検波出力Ｖ２の双方がＦＥＴ４８のゲート端子Ｇに入力されるので、比較的パルス幅が大きく且つ過大な入力レベルの入力信号Ｓ１が入力された場合でも、該入力信号Ｓ１の受信回路１６への供給を確実に遮断することができる。
【００５７】
さらに、過入力保護回路１４がＳバンド（例えば、３．０５［ＧＨｚ］）の入力信号Ｓ１に対する保護回路であり、線路長ＬがＳバンドに応じた線路長（Ｌ＝λ／４）に設定されている場合に、この過入力保護回路１４をＳバンドに対して波長λが約１／３倍のＸバンド（例えば、９［ＧＨｚ］）の入力信号Ｓ１に対する保護回路として適用することも可能となる。このように、過入力保護回路１４を含む無線装置１０Ａでは、複数の高周波帯域の入力信号Ｓ１に対応可能である。
【００５８】
さらに、第１検波出力発生手段６２ａを構成する検波ダイオード４０ａ及び抵抗器４２ａによる入力信号Ｓ１の入射波成分の検波では、検波ダイオード４０ａは、入力信号Ｓ１の入射波成分に応じてポート３８ａに出力される信号を整流し、抵抗器４２ａは、その整流信号に応じた直流電圧を第１検波出力Ｖ１としてＦＥＴ４８のゲート端子Ｇに出力する。一方、第２検波出力発生手段６２ｂを構成する検波ダイオード４０ｂ及び抵抗器４２ｂによる入力信号Ｓ１の反射波成分の検波では、検波ダイオード４０ｂは、入力信号Ｓ１の反射波成分に応じてポート３８ｂに出力される信号を整流し、抵抗器４２ｂは、その整流信号に応じた直流電圧を第２検波出力Ｖ２としてＦＥＴ４８のゲート端子Ｇに出力する。
【００５９】
これにより、各抵抗器４２ａ、４２ｂの抵抗値Ｒ１、Ｒ２を高くすれば各検波出力Ｖ１、Ｖ２が大きくなるので、ダイオード又はスイッチにより伝送線路を接地する従来技術と比較して、第１検波出力Ｖ１及び第２検波出力Ｖ２の検出感度が高くなり、ＦＥＴ４８でのドレイン端子Ｄとソース端子Ｓとの間のスイッチング動作に起因した伝送線路４６の接地動作が容易になる。
【００６０】
さらにまた、入力信号Ｓ１がパルス信号である場合に、このパルス信号のパルス幅に応じて各時定数Ｒ１・Ｃ１及びＲ２・Ｃ２を適宜設定することにより、検波から伝送線路４６の接地までの応答時間の短縮化が可能となり、過入力保護回路１４をさらに高速動作させることができる。
【００６１】
さらにまた、ＦＥＴ４８は、ダイオードよりも寄生容量が小さいので、より短時間で伝送線路４６を接地させることができると共に、受信回路１６の受信特性を劣化させることなく、過大な入力レベルの入力信号Ｓ１の受信回路１６への供給をより確実に遮断することが可能となる。さらに、過入力保護回路１４による受信回路１６の保護動作時間は、ＦＥＴ４８へのバイアス入力時間と比較して非常に短時間であるので、過入力保護回路１４の消費電力の低減化も実現することができる。
【００６２】
従って、この過入力保護回路１４が適用された無線装置１０Ａは、船舶レーダ装置からの送信波にも耐性を有する無線装置として好適である。
【００６３】
なお、無線装置１０Ａでは、図３に示すように、過入力保護手段としてのＦＥＴ４８（図２参照）をバイポーラトランジスタ５６及び抵抗器５８に代えることも可能である。この場合、バイポーラトランジスタ５６のベース端子Ｂは、抵抗器５８を介して検波ダイオード４０ａ、４０ｂのカソード端子Ｋ１、Ｋ２に接続され、コレクタ端子Ｃは、伝送線路４６の接続部５４に接続され、エミッタ端子Ｅは、接地されている。
【００６４】
バイポーラトランジスタ５６では、抵抗器５８によって第１検波出力Ｖ１又は第２検波出力Ｖ２に応じたベース電流ＩＢがベース端子Ｂに流れ、このベース電流ＩＢが所定の閾値電流ＩＢＴＨ（過大な入力レベルの入力信号Ｓ１に応じたベース電流）を上回ったときに、コレクタ端子Ｃとエミッタ端子Ｅとの間のインピーダンスが低下してコレクタ端子Ｃとエミッタ端子Ｅとの間がオン状態となり、この結果、コレクタ電流ＩＣが流れて接続部５４が接地される。従って、図３においても、ＦＥＴ４８の場合と同様の効果が得られる。
【００６５】
さらに、無線装置１０Ａ（過入力保護回路１４）では、図２に示す検波回路１８の構成を図４に代えることも可能である。
【００６６】
図４に示す検波回路１８では、主線路３０の線路長が２Ｌであり、この主線路３０のコンデンサ２２側には、副線路３２ｂが該主線路３０と平行に配置され、この主線路３０のコンデンサ２４側には、副線路３２ａが該主線路３０と平行に配置されている。この構成では、主線路３０の全長２Ｌが図２に示される主線路３０の全長Ｌよりも長いので、検波回路１８を含む過入力保護回路１４のサイズは大きくなるが、副線路３２ａのポート３８ａに出力される信号（に応じた第１検波出力Ｖ１）と副線路３２ｂのポート３８ｂに出力される信号（に応じた第２検波出力Ｖ２）との相互結合による干渉を回避することができるので、より高精度の検波出力Ｖ１、Ｖ２が得られる。
【００６７】
さらに、この無線装置１０Ａでは、検波ダイオード４０ａ、４０ｂ、ＦＥＴ４８又はバイポーラトランジスタ５６の接合容量を利用することにより、コンデンサ４４ａ、４４ｂを省略することも可能である。
【００６８】
次に、第２実施形態に係る無線装置１０Ｂについて、図５を参照しながら説明する。
【００６９】
この無線装置１０Ｂは、コンデンサ２４が省略され、前述の主線路３０及び伝送線路４６が一体化された伝送線路６０が、検波回路１８から保護回路２０まで延在して配置されている点で、第１実施形態に係る無線装置１０Ａ（図１〜図４参照）とは異なる。
【００７０】
この場合、伝送線路６０のうち副線路３２ａ、３２ｂに対向する部分の長さがＬで、さらに、この部分から接続部５４までの長さもＬに設定されている。これにより、無線装置１０Ｂは、前述した無線装置１０Ａと同様の効果が得られると共に、伝送線路６０における副線路３２ａ、３２ｂから接続部５４までの長さもＬとしているので、ＦＥＴ４８のスイッチング動作による接続部５４の接地時での検波回路１８内における検波出力の変動を抑制することができ、接続部５４から受信回路１６側への入力信号Ｓ１の供給を効率よく遮断することができる。
【００７１】
なお、この発明は、上述した実施形態に限らず、種々の構成を採り得ることは勿論である。
【図面の簡単な説明】
【００７２】
【図１】第１実施形態に係る無線装置の全体構成を示すブロック図である。
【図２】図１の検波回路及び保護回路の内部を含む無線装置のブロック図である。
【図３】図２の保護回路の内部構成を変更したブロック図である。
【図４】図２の検波回路の内部構成を変更したブロック図である。
【図５】第２実施形態に係る無線装置のブロック図である。
【符号の説明】
【００７３】
１０Ａ、１０Ｂ…無線装置                １２…アンテナ
１４…過入力保護回路                    １６…受信回路
１８…検波回路                          ２０…保護回路
２２、２４、２６、４４ａ、４４ｂ…コンデンサ
２８…方向性結合器                      ３０…主線路
３２ａ、３２ｂ…副線路
３４ａ、３４ｂ、３８ａ、３８ｂ…ポート  ３６ａ、３６ｂ…終端抵抗器
４０ａ、４０ｂ…検波ダイオード
４２ａ、４２ｂ、５０、５８…抵抗器
４６、６０…伝送線路                    ４８…ＦＥＴ
５２…コイル                            ５４…接続部
５６…バイポーラトランジスタ            ６２ａ、６２ｂ…過入力保護手段
【図１】
2008219355.tif 000003
【図２】
2008219355.tif 000004
【図３】
2008219355.tif 000005
【図４】
2008219355.tif 000006
【図５】
2008219355.tif 000007