(57)【要約】【課題】電気二重層コンデンサの電圧変動に対応し得るスイッチング電源装置を提供する。【解決手段】電気二重層コンデンサ２と、一次巻線１１ａおよび二次巻線１１ｂを有する第１トランス１１と、一次巻線１１ａに直列接続されて電気二重層コンデンサ２からの入力電圧ＶｉｎをスイッチングするＦＥＴ１２と、同期整流用のＦＥＴ１５、二次巻線１１ｂの両端間に接続されたトランス１７の一次巻線１７ａおよびコンデンサ１８と、一次巻線１７ａおよびコンデンサ１８の直列回路に並列接続されたＦＥＴ１６と、一次巻線１７ａと磁気的に結合された二次巻線１７ｂと、二次巻線１７ｂに誘起される交流電圧Ｖ２を整流平滑して直流電圧Ｖ３を生成するダイオード２０およびコンデンサ２１と、直流電圧Ｖ３を電源として作動して、ＦＥＴ１２，１５，１６のスイッチングを制御するスイッチング制御回路２２とを備えている。【選択図】図１
2008245387.tif 000002
【特許請求の範囲】
【請求項１】
電気二重層コンデンサと、
一次巻線および二次巻線を有する第１トランスと、
前記一次巻線に直列接続されて前記電気二重層コンデンサから供給される入力電圧を周期的にスイッチングする第１スイッチング素子と、
同期整流用の第２スイッチング素子、平滑用のインダクタ、および平滑用の蓄電素子を直列接続して構成されて前記二次巻線の両端間に接続された整流平滑回路と、
前記インダクタおよび前記平滑用の蓄電素子の直列回路に並列接続された転流電流通過用の第３スイッチング素子と、
前記平滑用のインダクタと磁気的に結合された検出コイルと、
前記検出コイルに誘起される交流電圧を整流平滑して直流電圧を生成する電圧生成回路と、
前記直流電圧を電源として作動して、前記第１スイッチング素子の前記スイッチングを制御すると共に前記第２スイッチング素子および前記第３スイッチング素子に対する各制御信号を生成して出力するスイッチング制御回路とを備えているスイッチング電源装置。
【請求項２】
前記スイッチング制御回路から出力された前記第２スイッチング素子に対する前記制御信号を電気的に絶縁しつつ当該第２スイッチング素子に出力する第２トランスと、
前記スイッチング制御回路から出力された前記第３スイッチング素子に対する前記制御信号を電気的に絶縁しつつ当該第３スイッチング素子に出力する第３トランスとを備えている請求項１記載のスイッチング電源装置。
【請求項３】
直列に接続された蓄電素子および第４スイッチング素子を有して前記一次巻線に並列接続されて、当該第４スイッチング素子が前記第１スイッチング素子のオンのときにオフに制御され、かつ当該第１スイッチング素子のオフのときにオンに制御されるクランプ回路を備えている請求項１または２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングによって直流電圧を生成する同期整流を用いたフォーワード型スイッチング電源装置に関するものである。
【背景技術】
【０００２】
この種のフォーワード型スイッチング電源装置（以下、「スイッチング電源装置」ともいう）として、米国特許第５５３５１１２号明細書に開示されているスイッチング電源装置が知られている。このスイッチング電源装置は、いわゆるアクティブクランプ方式と同期整流とを組み合わせたスイッチング電源装置であって、トランスの一次巻線に供給される入力電圧をスイッチングする第１ＦＥＴ（電界効果型トランジスタ）と、トランスの二次巻線に出力される交流電圧を整流するための第２ＦＥＴおよび転流電流通過用の第３ＦＥＴと、この整流出力を平滑化するためのチョークコイルおよび平滑コンデンサと、コンデンサに直列された状態でトランスの一次巻線に並列に接続された第４ＦＥＴとを備えて構成されている。この場合、第２ＦＥＴおよび第３ＦＥＴは、ｎチャンネルＦＥＴであり、第２ＦＥＴはトランスの二次巻線に直列に接続され、第３ＦＥＴはトランスの二次巻線に並列に接続されている。また、第２ＦＥＴのゲート端子は、第１ＦＥＴのオン時においてプラス電位となるトランスの二次巻線における一端に接続され、第３ＦＥＴのゲート端子はトランスの二次巻線における他端に接続されている。
【０００３】
このスイッチング電源装置では、第２ＦＥＴおよび第３ＦＥＴはトランスにより駆動されて、第１ＦＥＴがオンのときに、第２ＦＥＴがオンで、かつ第３ＦＥＴがオフとなり、第１ＦＥＴがオフのときに、第２ＦＥＴがオフで、かつ第３ＦＥＴがオンとなることにより、トランスの二次巻線に発生する交流電圧を整流して直流電圧を生成する。また、第４ＦＥＴは、第１ＦＥＴのオフ期間における所定期間だけオンに移行することにより、トランスの一次巻線および二次巻線に発生する電圧を制限する。このスイッチング電源装置によれば、第１ＦＥＴがオフしている全期間に亘って、転流電流通過用の第３ＦＥＴをオンにすることができるため、損失を低減することが可能となっている。
【特許文献１】米国特許第５５３５１１２号明細書（第２−３頁、第１−４図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、この従来のスイッチング電源装置には、以下の問題点がある。すなわち、このスイッチング電源装置では、トランスの二次巻線の各端部に発生する電圧を第２ＦＥＴおよび第３ＦＥＴの各ゲート端子に直接入力しているため、トランスの一次巻線に供給される電圧の増大・減少に伴い、二次巻線に発生する電圧、つまり第２ＦＥＴおよび第３ＦＥＴの各ゲート端子に印加される電圧も増大・減少する。この場合、各ＦＥＴのゲート破壊を回避しつつ確実にオンさせるためには、各ＦＥＴのゲート・ソース間に印加される電圧、つまりトランスの二次巻線に発生する電圧を、ゲートカットオフ電圧（約４Ｖ）以上で、かつゲート・ソース間電圧の絶対最大定格（約２０Ｖ）以下にする必要があり、この結果、トランスの一次巻線に供給される入力電圧の電圧値が制限される。したがって、このスイッチング電源装置には、広い範囲の入力電圧に対応できないという問題点が存在している。
【０００５】
一方、近年では、例えば電気自動車において、その直流電源として電気二重層コンデンサが使用され、また、この電気二重層コンデンサから各種の直流電圧を生成するスイッチング電源装置が使用されている。この場合、電気二重層コンデンサから供給される電圧は約１２Ｖ〜６０Ｖの範囲で変動するといった使用例がある。したがって、このように広い範囲の入力電圧に対応し得る同期整流型のスイッチング電源装置の実現が望まれている。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、電気二重層コンデンサの電圧変動に対応し得る同期整流型のスイッチング電源装置を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく請求項１記載のスイッチング電源装置は、電気二重層コンデンサと、一次巻線および二次巻線を有する第１トランスと、前記一次巻線に直列接続されて前記電気二重層コンデンサから供給される入力電圧を周期的にスイッチングする第１スイッチング素子と、同期整流用の第２スイッチング素子、平滑用のインダクタ、および平滑用の蓄電素子を直列接続して構成されて前記二次巻線の両端間に接続された整流平滑回路と、前記インダクタおよび前記平滑用の蓄電素子の直列回路に並列接続された転流電流通過用の第３スイッチング素子と、前記平滑用のインダクタと磁気的に結合された検出コイルと、前記検出コイルに誘起される交流電圧を整流平滑して直流電圧を生成する電圧生成回路と、前記直流電圧を電源として作動して、前記第１スイッチング素子の前記スイッチングを制御すると共に前記第２スイッチング素子および前記第３スイッチング素子に対する各制御信号を生成して出力するスイッチング制御回路とを備えている。
【０００８】
また、請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置において、前記スイッチング制御回路から出力された前記第２スイッチング素子に対する前記制御信号を電気的に絶縁しつつ当該第２スイッチング素子に出力する第２トランスと、前記スイッチング制御回路から出力された前記第３スイッチング素子に対する前記制御信号を電気的に絶縁しつつ当該第３スイッチング素子に出力する第３トランスとを備えている。
【０００９】
また、請求項３記載のスイッチング電源装置は、請求項１または２記載のスイッチング電源装置において、直列に接続された蓄電素子および第４スイッチング素子を有して前記一次巻線に並列接続されて、当該第４スイッチング素子が前記第１スイッチング素子のオンのときにオフに制御され、かつ当該第１スイッチング素子のオフのときにオンに制御されるクランプ回路を備えている。
【発明の効果】
【００１０】
以上のように、請求項１記載のスイッチング電源装置では、スイッチング制御回路が、平滑用のインダクタと磁気的に結合された検出コイルに誘起する交流電圧を整流平滑して生成される安定化された直流電圧を電源として作動して、第２スイッチング素子および第３スイッチング素子に対する制御信号を生成する。したがって、このスイッチング電源装置によれば、第２スイッチング素子および第３スイッチング素子に対する制御信号の振幅をほぼ一定に維持できる結果、電気二重層コンデンサからの入力電圧の変動に拘わらず、オン電圧（ＦＥＴの場合にはゲートカットオフ電圧）以上で、かつ絶対最大定格以下の振幅の制御信号を出力して第２スイッチング素子および第３スイッチング素子を安定動作させることができる。
【００１１】
また、請求項２記載のスイッチング電源装置では、スイッチング制御回路から出力された制御信号をトランスで電気的に絶縁しつつ第２スイッチング素子および第３スイッチング素子に出力する。したがって、このスイッチング電源装置によれば、フォトカプラを用いて電気的に絶縁する構成とは異なり、経年変化、応答性および耐環境性を向上させることができるため、スイッチング電源装置の高性能化を図ることができる。
【００１２】
また、請求項３記載のスイッチング電源装置によれば、第４スイッチング素子および蓄電素子を有して第１トランスの一次巻線に並列接続されたクランプ回路を備えたことにより、第１トランスの一次巻線および二次巻線の電圧を制限することができ、しかも、第１スイッチング素子がオフしている全期間に亘って転流電流通過用の第３スイッチング素子をオンにすることができるため、損失を低減して効率を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明に係るスイッチング電源装置の最良の形態について説明する。
【００１４】
図１に示すように、スイッチング電源装置１は、電力源としての電気二重層コンデンサ２、および電気二重層コンデンサ２の両端間電圧Ｖｉｎ（本発明における入力電圧。以下、「電圧Ｖｉｎ」ともいう）に基づいて出力電圧Ｖｏを生成するフォワード型のＤＣ／ＤＣコンバータ３とを備えて構成されている。
【００１５】
ＤＣ／ＤＣコンバータ３は、トランス１１を備え、トランス１１の一次回路側には、第１ＦＥＴ（電界効果型トランジスタ）１２、コンデンサ１３およびクランプ回路１４が配設され、またトランス１１の二次回路側には、第２ＦＥＴ１５、第３ＦＥＴ１６、トランス１７、コンデンサ１８および一対の出力端子１９ａ，１９ｂが配設され、さらにトランス１７の二次巻線１７ｂ側（トランス１１の一次回路側）には、ダイオード２０、コンデンサ２１、スイッチング制御回路２２、バッファ回路２３、およびトランス２４，２５が配設されて構成されている。
【００１６】
トランス１１は、本発明における第１トランスに相当し、一次巻線１１ａおよび二次巻線１１ｂを備えている。この場合、一次巻線１１ａは、その巻始め側端子（・印が付された側の端子）が電気二重層コンデンサ２のプラス電極に接続され、その巻き終わり端子（・印の付されていない側の端子）が第１ＦＥＴ１２を介して電気二重層コンデンサ２のマイナス電極に接続されている。
【００１７】
第１ＦＥＴ１２は、ｎチャンネル型のＦＥＴで構成され、一次巻線１１ａに直列接続されて本発明における第１スイッチング素子として機能し、電気二重層コンデンサ２の電圧Ｖｉｎをスイッチングする。具体的には、第１ＦＥＴ１２は、そのドレイン端子が一次巻線１１ａの巻き終わり側端子に接続され、そのソース端子が電気二重層コンデンサ２のマイナス電極に接続されている。コンデンサ１３は、電気二重層コンデンサ２に並列に接続されている。クランプ回路１４は、第４ＦＥＴ１４ａおよびコンデンサ１４ｂを備えている。この場合、第４ＦＥＴ１４ａは、ｎチャンネル型のＦＥＴで構成されて本発明における第４スイッチング素子として機能すると共に、本発明における蓄電素子としてのコンデンサ１４ｂと直列に接続されている。また、クランプ回路１４は、一次巻線１１ａに並列に接続されている。
【００１８】
第２ＦＥＴ１５は、ｎチャンネル型のＦＥＴで構成され、そのボディダイオードであるダイオード１５ａと共に、本発明における同期整流用の第２スイッチング素子として機能する。この場合、第２ＦＥＴ１５は、そのドレイン端子が二次巻線１１ｂの巻き終わり側端子に接続され、そのソース端子がトランス１７の一次巻線１７ａにおける一端（・印の付された側の端子）に接続されている。ここで、二次巻線１１ｂの巻き終わり側端子とは、第１ＦＥＴ１２のオン期間において交流電圧Ｖｓが二次巻線１１ｂに誘起した際に巻始め側端子（・印が付された側の端子）に対して低電圧となる端子である。また、第２ＦＥＴ１５は、そのゲート端子にトランス２４の二次巻線の一端が接続され、そのソース端子にトランス２４の二次巻線の他端が接続されている。なお、ダイオード１５ａは、第２ＦＥＴ１５に代えてトランジスタを用いるときには、第２ＦＥＴ１５のボディダイオードに代えて別個独立したダイオードで構成することもできる。トランス１７の一次巻線１７ａは、本発明における平滑用のインダクタとして機能し、その他端がコンデンサ１８および出力端子（マイナス側端子）１９ｂに接続されている。
【００１９】
第３ＦＥＴ１６は、ｎチャンネル型のＦＥＴで構成され、そのソース端子がトランス１７の一次巻線１７ａにおける一端に接続され、そのドレイン端子が二次巻線１１ｂの巻始め側端子および出力端子（プラス側端子）１９ａに接続されている。また、ダイオード１６ａは、第３ＦＥＴ１６に等価的に並列接続された第３ＦＥＴ１６のボディダイオードであって、第３ＦＥＴ１６と共に本発明における転流電流通過用の第３スイッチング素子として機能する。なお、ダイオード１６ａは、第３ＦＥＴ１６に代えてトランジスタを用いるときには、第３ＦＥＴ１６のボディダイオードに代えて別個独立したダイオードで構成することもできる。
【００２０】
コンデンサ１８は、本発明における平滑用の蓄電素子に相当し、その一端が出力端子１９ａに接続され、その他端が出力端子１９ｂに接続されている。また、コンデンサ１８は、トランス１７の一次巻線１７ａ、第２ＦＥＴ１５およびトランス１１の二次巻線１１ｂと直列に接続されて、トランス１７の一次巻線１７ａおよび第２ＦＥＴ１５と共に本発明における整流平滑回路を構成する。また、トランス１７の一次巻線１７ａと磁気的に結合された二次巻線１７ｂは、本発明における検出コイルとして機能する。また、二次巻線１７ｂの一端には、ダイオード２０のアノード端子が接続されている。コンデンサ２１は、その一端がダイオード２０のカソード端子に接続され、その他端が二次巻線１７ｂの他端に接続されている。ダイオード２０およびコンデンサ２１は、本発明における電圧生成回路として機能して、トランス１７の二次巻線１７ｂに誘起した交流電圧Ｖ２をダイオード２０が整流し、コンデンサ２１が平滑することにより、トランス１７の一次巻線１７ａの両端間に発生する電圧Ｖ１に比例した直流電圧Ｖ３をコンデンサ２１の両端に生成する。
【００２１】
スイッチング制御回路２２は、直流電圧Ｖ３を電源として作動して、所定の周期のパルス信号であるスイッチング制御信号Ｓ１、およびスイッチング制御信号Ｓ１と逆極性の（スイッチング制御信号Ｓ１のローレベル期間（第１ＦＥＴ１２のオフ期間）中にハイレベル期間（第３ＦＥＴ１６のオン期間）となる）パルス信号であるスイッチング制御信号（本発明における制御信号）Ｓ２を生成する。また、スイッチング制御回路２２は、生成したスイッチング制御信号Ｓ１を第１ＦＥＴ１２に出力して第１ＦＥＴ１２のオン／オフ制御を行うと共に、生成したスイッチング制御信号Ｓ２を第４ＦＥＴ１４ａに出力して第４ＦＥＴ１４ａのオン／オフ制御を行う。また、スイッチング制御回路２２は、各スイッチング制御信号Ｓ１，Ｓ２をバッファ回路２３に出力することにより、第２ＦＥＴ１５および第３ＦＥＴ１６のオン／オフ制御も行う。
【００２２】
この際に、スイッチング制御回路２２は、トランス１７の二次巻線１７ｂに誘起される交流電圧Ｖ２に基づいて、具体的には、交流電圧Ｖ２を整流平滑して生成された直流電圧Ｖ３に基づいて（直流電圧Ｖ３の変動に応じて）、スイッチング制御信号Ｓ１のデューティ比およびスイッチング制御信号Ｓ２のデューティ比を制御することにより、出力電圧Ｖｏを予め設定された電圧に維持する。また、スイッチング制御回路２２は、例えばトランス１１の一次巻線１１ａと第１ＦＥＴ１２のドレインとの間に配設されている図示しないカレントトランスによって検出される電流値が所定電流値を超えたときには、出力電流が異常に大きな電流値に達したものとして第１ＦＥＴ１２に対するスイッチング動作を停止させる（オーバーカレント動作）。さらに、スイッチング制御回路２２は、例えばトランス１７の二次巻線１７ｂに並列に配設されている図示しないツェナーダイオードが導通したときには、出力電圧Ｖｏが異常に高い電圧値に達したとものとして第１ＦＥＴ１２に対するスイッチング動作を停止させる（オーバーボルテージ動作）。
【００２３】
バッファ回路２３は、一例として、図２に示すように、２組のコンプリメンタリエミッタフォロワ回路３１，３２、および２つのコンデンサ３３，３４を備えている。この場合、同図に示すように、コンプリメンタリエミッタフォロワ回路３１は、ベース端子同士、エミッタ端子同士が接続されたＮＰＮ型のトランジスタ３１ａおよびＰＮＰ型のトランジスタ３１ｂで構成され、コンプリメンタリエミッタフォロワ回路３２は、ベース端子同士、エミッタ端子同士が接続されたＮＰＮ型のトランジスタ３２ａおよびＰＮＰ型のトランジスタ３２ｂで構成されている。以上のように構成されたコンプリメンタリエミッタフォロワ回路３１では、同図に示すように、直流電圧Ｖ３を電源として作動して、トランジスタ３１ａがハイレベルのスイッチング制御信号Ｓ１を入力すると共にスイッチング制御信号Ｓ１の直流成分をコンデンサ３３でカットしてスイッチング制御信号Ｓ３として出力する。また、トランジスタ３１ｂが、直流電圧Ｖ３を電源として作動して、ローレベルのスイッチング制御信号Ｓ１を入力すると共にコンデンサ３３に蓄電された直流成分を基準電位に放出させる。また、コンプリメンタリエミッタフォロワ回路３２では、同図に示すように、直流電圧Ｖ３を電源として作動して、トランジスタ３２ａがハイレベルのスイッチング制御信号Ｓ２を入力すると共にスイッチング制御信号Ｓ２の直流成分をコンデンサ３４でカットしてスイッチング制御信号Ｓ４として出力する。また、トランジスタ３２ｂが、直流電圧Ｖ３を電源として作動して、ローレベルのスイッチング制御信号Ｓ２を入力すると共にコンデンサ３４に蓄電された直流成分を基準電位に放出させる。
【００２４】
トランス２４は、本発明における第２トランスであって、図２に示すように、一次巻線２４ａがバッファ回路２３のコンプリメンタリエミッタフォロワ回路３１に接続されて、入力したスイッチング制御信号Ｓ３を電気的に絶縁しつつスイッチング制御信号Ｓ５として二次巻線２４ｂから出力する。このスイッチング制御信号Ｓ５は、図１に示すように、第２ＦＥＴ１５のゲート端子とソース端子との間に出力される。トランス２５は、本発明における第３トランスであって、図２に示すように、一次巻線２５ａがバッファ回路２３のコンプリメンタリエミッタフォロワ回路３２に接続されて、入力したスイッチング制御信号Ｓ４を電気的に絶縁しつつスイッチング制御信号Ｓ６として二次巻線２５ｂから出力する。このスイッチング制御信号Ｓ６は、図１に示すように、第３ＦＥＴ１６のゲート端子とソース端子との間に出力される。この場合、各スイッチング制御信号Ｓ１，Ｓ２の振幅および各トランス２４，２５の巻数比は、スイッチング制御信号Ｓ５，Ｓ６の振幅が、第２ＦＥＴ１５および第３ＦＥＴ１６のゲートカットオフ電圧（約４Ｖ）以上で、かつゲート・ソース間電圧の絶対最大定格（約２０Ｖ）以下の所定電圧に設定されている。
【００２５】
次に、スイッチング電源装置１の全体的な動作について、図面を参照して説明する。なお、発明の理解を容易にするため、スイッチング電源装置１は、電気二重層コンデンサ２から一定の電圧Ｖｉｎを入力して、一定の出力電圧Ｖｏを出力している動作状態にあるものとする。
【００２６】
この動作状態のときには、スイッチング制御回路２２が第１ＦＥＴ１２のゲート端子にスイッチング制御信号Ｓ１を所定のデューティ比（電圧Ｖｉｎ、出力電圧Ｖｏおよびトランス１１の巻数比で決定される比率）で出力することで、第１ＦＥＴ１２が、このスイッチング制御信号Ｓ１に同期して、オン状態とオフ状態とを繰り返す。また、スイッチング制御回路２２が第４ＦＥＴ１４ａのゲート端子にスイッチング制御信号Ｓ１と逆極性のスイッチング制御信号Ｓ２を出力することで、第４ＦＥＴ１４ａが、このスイッチング制御信号Ｓ２に同期して、第１ＦＥＴ１２がオン状態のときにオフ状態となり、第１ＦＥＴ１２がオフ状態のときにオン状態となる。
【００２７】
この場合、第１ＦＥＴ１２がオン状態となるオン期間では、第４ＦＥＴ１４ａがオフ状態となっており、電圧Ｖｉｎに起因する電流が一次巻線１１ａに流入することにより、二次巻線１１ｂに交流電圧Ｖｓが図１に示す極性で誘起される。また、この第１ＦＥＴ１２のオン期間では、スイッチング制御信号Ｓ１がバッファ回路２３およびトランス２４を介して極性がそのままで、かつ振幅がほぼ一定の状態で、スイッチング制御信号Ｓ５として第２ＦＥＴ１５に出力され、またスイッチング制御信号Ｓ２がバッファ回路２３およびトランス２５を介して極性がそのままで、かつ振幅がほぼ一定の状態で、スイッチング制御信号Ｓ６として第２ＦＥＴ１６に出力される。その結果、第２ＦＥＴ１５がオン状態に、第３ＦＥＴ１６がオフ状態となっている。したがって、この第１ＦＥＴ１２のオン期間では、トランス１１の二次巻線１１ｂから、出力端子１９ａ，１９ｂに接続されている負荷４１、トランス１７の一次巻線１７ａ、並びに第２ＦＥＴ１５（およびダイオード１５ａ）を経由して二次巻線１１ｂに戻る経路に電流Ｉ１が流れて、負荷４１に出力電圧Ｖｏが印加される。
【００２８】
他方、第１ＦＥＴ１２がオフ状態となるオフ期間では、一次巻線１１ａへの電流の流入が停止することにより、一次巻線１１ａに逆起電力が発生して、二次巻線１１ｂには交流電圧Ｖｓとは逆極性の電圧が誘起される。この際に、第４ＦＥＴ１４ａがオン状態となっているため、一次巻線１１ａに蓄積されたエネルギーがクランプ回路１４のコンデンサ１４ｂ、および第１ＦＥＴ１２におけるソース・ドレイン端子間の寄生容量Ｃｓに一旦移動し、その後に、オン状態の第４ＦＥＴ１４ａを介して電気二重層コンデンサ２に回生される。したがって、一次巻線１１ａに発生する逆起電力、ひいては二次巻線１１ｂに誘起される電圧は、クランプ回路１４によって抑制（クランプ）される。また、この第１ＦＥＴ１２のオフ期間では、オン期間のときと同様にして、各スイッチング制御信号Ｓ１，Ｓ２が、バッファ回路２３および各トランス２４，２５を介して極性がそのままで、かつ振幅がほぼ一定の状態で、スイッチング制御信号Ｓ５，Ｓ６として各ＦＥＴ１５，１６に出力され、その結果として、第２ＦＥＴ１５がオフ状態に、第３ＦＥＴ１６がオン状態となっている。したがって、第１ＦＥＴ１２のオン期間に一次巻線１７ａに蓄積されたエネルギーにより、オン状態の第３ＦＥＴ１６を介して負荷４１に電流Ｉ２が図１に示すように転流して、負荷４１に出力電圧Ｖｏが印加される。この場合、トランス１７における一次巻線１７ａの両端間に発生する電圧Ｖ１は、その振幅が出力電圧Ｖｏとほぼ一致した状態となる。
【００２９】
このようにして、スイッチング電源装置１が負荷４１に対して出力電圧Ｖｏを印加している状態において、電気二重層コンデンサ２の電圧Ｖｉｎが変化したとしても、スイッチング制御回路２２は、電圧Ｖｉｎの変化に伴う直流電圧Ｖ３の微少な変化を検出して、各スイッチング制御信号Ｓ１，Ｓ２のデューティ比を制御することにより、出力電圧Ｖｏの変動を予め設定された電圧範囲内に抑えて、負荷４１に印加される出力電圧Ｖｏをほぼ一定に維持する。この結果、上記したようにトランス１７の一次巻線１７ａに発生する電圧Ｖ１、およびこの電圧Ｖ１を基に生成される直流電圧Ｖ３も、ほぼ一定の電圧に維持される。これにより、電気二重層コンデンサ２の電圧Ｖｉｎの変化に拘わらず、この直流電圧Ｖ３を電源として作動するスイッチング制御回路２２から出力される各スイッチング制御信号Ｓ１，Ｓ２の振幅、このスイッチング制御信号Ｓ１，Ｓ２に基づいて生成されるスイッチング制御信号Ｓ３，Ｓ４，Ｓ５，Ｓ６の振幅も、ほぼ一定に維持される。したがって、電気二重層コンデンサ２の電圧Ｖｉｎが変化したとしても、第２ＦＥＴ１５および第３ＦＥＴ１６の各ソース・ゲート端子間電圧も、予め設定したゲートカットオフ電圧以上で、かつゲート・ソース間電圧の絶対最大定格以下の所定電圧に維持される。
【００３０】
このように、このスイッチング電源装置１では、スイッチング制御回路２２がトランス１７の二次巻線１７ｂに誘起する交流電圧Ｖ２を整流平滑して生成される安定化された直流電圧Ｖ３を電源として作動して、第２ＦＥＴ１５および第３ＦＥＴ１６に対するスイッチング制御信号Ｓ５，Ｓ６を生成する。したがって、このスイッチング電源装置１によれば、第２ＦＥＴ１５および第３ＦＥＴ１６に対するスイッチング制御信号Ｓ５，Ｓ６の振幅をほぼ一定に維持できる結果、電気二重層コンデンサ２の電圧Ｖｉｎの変動に拘わらず、ゲートカットオフ電圧以上で、かつゲート・ソース間電圧の絶対最大定格以下の振幅のスイッチング制御信号Ｓ５，Ｓ６を出力して第２ＦＥＴ１５および第３ＦＥＴ１６を安定動作させることができる。
【００３１】
また、このスイッチング電源装置１では、スイッチング制御回路２２から出力されたスイッチング制御信号Ｓ１，Ｓ２をトランス２４，２５で電気的に絶縁しつつ第２ＦＥＴ１５および第３ＦＥＴ１６に出力する。したがって、このスイッチング電源装置１によれば、フォトカプラを用いて電気的に絶縁する構成とは異なり、経年変化、応答性および耐環境性を向上させることができるため、スイッチング電源装置１の高性能化を図ることができる。なお、フォトカプラの使用を排除するものではなく、各トランス２４，２５に代えて、フォトカプラを使用してもよいのは勿論である。
【００３２】
また、このスイッチング電源装置１によれば、第４ＦＥＴ１４ａおよびコンデンサ１４ｂを有してトランス１１の一次巻線１１ａに並列接続されたクランプ回路１４を備えたことにより、トランス１１の一次巻線１１ａおよび二次巻線１１ｂの電圧を制限することができ、しかも、第１ＦＥＴ１２がオフしている全期間に亘って転流電流通過用の第３ＦＥＴ１６をオンにすることができるため、損失を低減して効率を向上させることができる。
【００３３】
さらに、このスイッチング電源装置１では、バッファ回路２３の各コンプリメンタリエミッタフォロワ回路３１，３２が、スイッチング制御回路２２から出力される各スイッチング制御信号Ｓ１，Ｓ２を入力して第２ＦＥＴ１５および第３ＦＥＴ１６に対する各スイッチング制御信号Ｓ３，Ｓ４として出力する。したがって、このスイッチング電源装置１によれば、例えば各スイッチング制御信号Ｓ３，Ｓ４をさらにトランス２４，２５を介して各スイッチング制御信号Ｓ５，Ｓ６に変換して、第２ＦＥＴ１５および第３ＦＥＴ１６に出力する構成においても、各トランス２４，２５を低インピーダンスで十分に駆動できるため、各スイッチング制御信号Ｓ５，Ｓ６の振幅を安定させることができる結果、各第２ＦＥＴ１５および第３ＦＥＴ１６を確実にオン・オフ駆動することができる。
【００３４】
なお、本発明は、上記した実施の形態に限定されず、その構成を適宜変更することができる。例えば、本発明の実施の形態に係るスイッチング電源装置１では、図１に示すように、第２ＦＥＴ１５が二次巻線１１ｂの巻終わり側に配設されているが、第２ＦＥＴ１５を二次巻線１１ｂの巻始め側に配設してもよい。同様にして、トランス１７の一次巻線１７ａを二次巻線１１ｂの巻始め側に配設してもよい。また、フォワード型のＤＣ／ＤＣコンバータ３におけるトランス１１のリセットをクランプ回路１４を用いて実行する例について上記したが、リセット巻線を使用する構成を採用することもできる。また、信号遅延の少ないコンプリメンタリエミッタフォロワ回路３１，３２を採用してバッファ回路２３を構成する好ましい例について上記したが、直流電圧Ｖ３を電源として作動するオペアンプなどを用いて構成することもできる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るスイッチング電源装置１の回路図である。
【図２】バッファ回路２３および各トランス２４，２５の回路図である。
【符号の説明】
【００３６】
１  スイッチング電源装置
２  電気二重層コンデンサ
１１  トランス
１１ａ  一次巻線
１１ｂ  二次巻線
１２  第１ＦＥＴ
１４  クランプ回路
１４ａ  第４ＦＥＴ
１４ｂ  コンデンサ
１５  第２ＦＥＴ
１６  第３ＦＥＴ
１７  トランス
１７ａ  一次巻線
１７ｂ  二次巻線
１８  コンデンサ
２０  ダイオード
２１  コンデンサ
２２  スイッチング制御回路
２４，２５  トランス
３１，３２  コンプリメンタリエミッタフォロワ回路
Ｓ１，Ｓ２，Ｓ５，Ｓ６  スイッチング制御信号
Ｖ２  交流電圧
Ｖ３  直流電圧
Ｖｉｎ  入力電圧
【図１】
2008245387.tif 000003
【図２】
2008245387.tif 000004