(57)【要約】【課題】ＶＣＯを備える周波数シンセサイザに関し、ＶＣＯのｆ−Ｖ特性のばらつきに対処する手法を提案する。【解決手段】制御電圧Ｖ1に応じて発振周波数ｆ1が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、制御電圧Ｖ2に応じて発振周波数ｆ2が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、前記第１の電圧制御発振器の制御電圧Ｖ1をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ1と基準電圧とを比較し、前記制御電圧Ｖ1と前記基準電圧との比較結果に基づいて、前記第２の電圧制御発振器のｆ2−Ｖ2（発振周波数−制御電圧）特性を変化させるコンパレータとを備えることを特徴とする集積回路装置。【選択図】図１
2008271220.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧Ｖ1に応じて発振周波数ｆ1が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、
制御電圧Ｖ2に応じて発振周波数ｆ2が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、
前記第１の電圧制御発振器の制御電圧Ｖ1をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ1と基準電圧とを比較し、前記制御電圧Ｖ1と前記基準電圧との比較結果に基づいて、前記第２の電圧制御発振器のｆ2−Ｖ2（発振周波数−制御電圧）特性を変化させるコンパレータとを備えることを特徴とする集積回路装置。
【請求項２】
前記第１の電圧制御発振器は、第１の共振回路を備え、
前記第１の共振回路は、
前記第１の共振回路用の１つ以上の可変容量ダイオードと、
前記第１の共振回路用の１つ以上のインダクタとを備え、
前記第２の電圧制御発振器は、第２の共振回路を備え、
前記第２の共振回路は、
前記第２の共振回路用の１つ以上の可変容量ダイオードと、
前記第２の共振回路用の１つ以上のインダクタと、
前記第２の共振回路用の１つ以上のキャパシタと、
前記キャパシタの前記第２の共振回路への接続状態を切り替えるための１つ以上のスイッチとを備え、
前記コンパレータは、前記スイッチを切り替えることで、前記第２のＶＣＯのｆ2−Ｖ2特性を変化させることを特徴とする請求項１に記載の集積回路装置。
【請求項３】
制御電圧Ｖ1に応じて発振周波数ｆ1が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、
制御電圧Ｖ2に応じて発振周波数ｆ2が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、
前記第１の電圧制御発振器の制御電圧Ｖ1をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ1と基準電圧とを比較し、前記制御電圧Ｖ1と前記基準電圧との比較結果に基づいて、前記第１の電圧制御発振器のｆ1−Ｖ1（発振周波数−制御電圧）特性と前記第２の電圧制御発振器のｆ2−Ｖ2（発振周波数−制御電圧）特性とを変化させるコンパレータとを備えることを特徴とする集積回路装置。
【請求項４】
前記第１の電圧制御発振器は、第１の共振回路を備え、
前記第１の共振回路は、
前記第１の共振回路用の１つ以上の可変容量ダイオードと、
前記第１の共振回路用の１つ以上のインダクタと、
前記第１の共振回路用の１つ以上のキャパシタと、
前記キャパシタの前記第１の共振回路への接続状態を切り替えるための１つ以上のスイッチとを備え、
前記コンパレータは、前記スイッチを切り替えることで、前記第１のＶＣＯのｆ1−Ｖ1特性を変化させ、
前記第２の電圧制御発振器は、第２の共振回路を備え、
前記第２の共振回路は、
前記第２の共振回路用の１つ以上の可変容量ダイオードと、
前記第２の共振回路用の１つ以上のインダクタと、
前記第２の共振回路用の１つ以上のキャパシタと、
前記キャパシタの前記第２の共振回路への接続状態を切り替えるための１つ以上のスイッチとを備え、
前記コンパレータは、前記スイッチを切り替えることで、前記第２のＶＣＯのｆ2−Ｖ2特性を変化させることを特徴とする請求項３に記載の集積回路装置。
【請求項５】
前記第１の電圧制御発振器の制御電圧感度は、前記第２の電圧制御発振器の制御電圧感度よりも高いことを特徴とする請求項１乃至４のいずれか１項に記載の集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置に関する。
【背景技術】
【０００２】
ＶＣＯ（電圧制御発振器）の発振周波数ｆは、式（１）のように、ＬＣ共振回路の共振周波数により決定される。Ｌは共振回路のインダクタンスを表し、Ｃは共振回路のキャパシタンスを表す。
【数１】
2008271220.tif 000003
【０００３】
ＶＣＯの共振回路には例えば、印加電圧に応じて容量値が変化する可変容量ダイオードが採用される。これにより、制御電圧に応じて発振周波数が変化するというＶＣＯの回路特性が実現される。
【０００４】
ＶＣＯは例えば、周波数シンセサイザに採用される（特許文献１及び２）。周波数シンセサイザは通常、位相比較器、ループフィルタ、ＶＣＯ、分周器により構成される。周波数シンセサイザは、テレビ、ラジオ、携帯電話、コードレス電話等、電波を取り扱う機器に広く用いられている。
【０００５】
しかしながら、可変容量ダイオードには、容量値が、製造ばらつきにより可変容量ダイオード毎に大きくばらつくという欠点がある。そのため、可変容量ダイオードを具備するＶＣＯのｆ−Ｖ（発振周波数−制御電圧）特性は、ＶＣＯ毎に大きくばらつく。
【０００６】
例えば、０．９〜１．１ＧＨｚの発振周波数を０．７６〜１．６６Ｖの制御電圧で実現する設計のＶＣＯを考える。この場合、可変容量ダイオードの容量値のばらつきが大きいと、制御電圧を０．７６Ｖより更に下げても０．９ＧＨｚの発振周波数が得られないような事態や、制御電圧を１．６６Ｖより更に上げても１．１ＧＨｚの発振周波数が得られないような事態が生じ得る。このような事態は当然、ＶＣＯを備える周波数シンセサイザにとって好ましくない事態である。
【特許文献１】特開２００２−２６１６０７号公報
【特許文献２】特表平１１−５１４５１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ＶＣＯを備える周波数シンセサイザに関し、ＶＣＯのｆ−Ｖ特性のばらつきに対処する手法を提案することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の実施例は例えば、制御電圧Ｖ1に応じて発振周波数ｆ1が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、制御電圧Ｖ2に応じて発振周波数ｆ2が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、前記第１の電圧制御発振器の制御電圧Ｖ1をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ1と基準電圧とを比較し、前記制御電圧Ｖ1と前記基準電圧との比較結果に基づいて、前記第２の電圧制御発振器のｆ2−Ｖ2（発振周波数−制御電圧）特性を変化させるコンパレータとを備えることを特徴とする集積回路装置である。
【０００９】
本発明の実施例は例えば、制御電圧Ｖ1に応じて発振周波数ｆ1が変化する第１の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第１の周波数シンセサイザと、制御電圧Ｖ2に応じて発振周波数ｆ2が変化する第２の電圧制御発振器を備え、前記第１の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第２の周波数シンセサイザと、前記第１の電圧制御発振器の制御電圧Ｖ1をモニタし、前記第１の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧Ｖ1と基準電圧とを比較し、前記制御電圧Ｖ1と前記基準電圧との比較結果に基づいて、前記第１の電圧制御発振器のｆ1−Ｖ1（発振周波数−制御電圧）特性と前記第２の電圧制御発振器のｆ2−Ｖ2（発振周波数−制御電圧）特性とを変化させるコンパレータとを備えることを特徴とする集積回路装置である。
【発明の効果】
【００１０】
本発明は、ＶＣＯを備える周波数シンセサイザに関し、ＶＣＯのｆ−Ｖ特性のばらつきに対処する手法を提案するものである。
【発明を実施するための最良の形態】
【００１１】
（第１実施例）
図１は、第１実施例の集積回路装置１０１の回路ブロック図である。当該集積回路装置１０１は、基準信号源１１１と、第１の周波数シンセサイザ１１２Ａと、第２の周波数シンセサイザ１１２Ｂと、コンパレータ１１３とを備える。当該集積回路装置１０１では、図１のように、第１の周波数シンセサイザ１１２Ａと第２の周波数シンセサイザ１１２Ｂとが、同じＩＣチップ１２１上に設けられている、即ち、同じモノリシック半導体内に形成されている。
【００１２】
基準信号源１１１は、基準周波数を有する基準信号を生成する回路である。基準信号源１１１は例えば、信号を発振する水晶発振器により構成される。
【００１３】
第１，第２の周波数シンセサイザ１１２Ａ，Ｂは、基準周波数に応じた周波数の信号を発振する回路である。第１，第２の周波数シンセサイザ１１２Ａ，Ｂはそれぞれ、第１，第２の位相比較器１３１Ａ，Ｂと、第１，第２のループフィルタ１３２Ａ，Ｂと、第１，第２のＶＣＯ（電圧制御発振器）１３３Ａ，Ｂと、第１，第２の分周器１３４Ａ，Ｂとを具備する。第１の周波数シンセサイザ１１２Ａはここでは、受信用の周波数シンセサイザであり、第２の周波数シンセサイザ１１２Ｂはここでは、送信用の周波数シンセサイザである。
【００１４】
第１，第２の位相比較器１３１Ａ，Ｂはそれぞれ、第１，第２の分周器１３４Ａ，Ｂの出力信号の位相と基準信号の位相とを比較する回路である。第１，第２のループフィルタ１３２Ａ，Ｂはそれぞれ、第１，第２の位相比較器１３１Ａ，Ｂの出力信号を平滑化するフィルタである。第１，第２のＶＣＯ１３３Ａ，Ｂはそれぞれ、第１，第２のループフィルタ１３２Ａ，Ｂの出力信号（制御電圧Ｖ1，Ｖ2）に応じて信号を発振する回路である。第１，第２のＶＣＯ１３３Ａ，Ｂの発振周波数ｆ1，ｆ2はそれぞれ、制御電圧Ｖ1，Ｖ2に応じて変化する。第１，第２のＶＣＯ１３３Ａ，Ｂの出力信号はそれぞれ、第１，第２の分周器１３４Ａ，Ｂに入力されると共に、第１，第２の周波数シンセサイザ１１２Ａ，Ｂの外部に出力される。第１，第２の分周器１３４Ａ，Ｂはそれぞれ、第１，第２のＶＣＯ１３３Ａ，Ｂの出力信号を分周する回路である。
【００１５】
コンパレータ１１３は、第１のＶＣＯ１３３Ａの制御電圧Ｖ1と基準電圧Ｖrefとを比較し、第１のＶＣＯ１３３Ａの制御電圧Ｖ1と基準電圧Ｖrefとの比較結果を出力する回路である。図１の集積回路装置１０１は、ここでは２つのコンパレータ１１３を具備しているが、１つのコンパレータ１１３を具備していてもよいし、３つ以上のコンパレータ１１３を具備していてもよい。コンパレータ１１３Ｘ，Ｙはそれぞれ、第１のＶＣＯ１３３Ａの制御電圧Ｖ1をモニタし、第１の周波数シンセサイザ１１２Ａの周波数がロックしているときにモニタされた制御電圧Ｖ1と基準電圧Ｖrefとを比較し、制御電圧Ｖ1と基準電圧Ｖrefとの比較結果に相当する信号ＳX，ＳYを出力する。信号ＳX，ＳYは、第２のＶＣＯ１３３Ｂに入力され、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2（発振周波数−制御電圧）特性に影響を与える。このように、コンパレータ１１３は、制御電圧Ｖ1と基準電圧Ｖrefとを比較し、制御電圧Ｖ1と基準電圧Ｖrefとの比較結果に基づいて、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させるような構成になっている。
【００１６】
第２のＶＣＯ１３３Ｂは、スイッチＳＷX，ＳＷYを具備する。スイッチＳＷX，ＳＷYのオン・オフの切り替えは、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性に影響を与える。スイッチＳＷX，ＳＷYのオン・オフの切り替えはそれぞれ、信号ＳX，ＳYによって制御される。コンパレータ１１３は、信号ＳX，ＳYによってスイッチＳＷX，ＳＷYのオン・オフを切り替える事で、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる。スイッチＳＷX，ＳＷYの詳細及びスイッチＳＷX，ＳＷY周辺の正確な回路構成については、後述する。
【００１７】
以下、第１，第２のＶＣＯ１３３Ａ，Ｂについて説明する。
【００１８】
第１のＶＣＯ１３３Ａの共振回路及び第２のＶＣＯ１３３Ｂの共振回路にはそれぞれ、可変容量ダイオードが採用されている。従って、第１のＶＣＯ１３３Ａのｆ1−Ｖ1（発振周波数−制御電圧）特性及び第２のＶＣＯ１３３Ｂのｆ2−Ｖ2（発振周波数−制御電圧）特性はそれぞれ、ＶＣＯ毎にばらつく可能性がある。
【００１９】
第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性及び第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきについて、図２により説明する。図２は、可変容量ダイオードを具備するあるＶＣＯのｆ−Ｖ特性を示したグラフである。このＶＣＯは、０．９〜１．１ＧＨｚの発振周波数を得るためのＶＣＯ、即ち、０．９〜１．１ＧＨｚを発振周波数の可変範囲とするＶＣＯであり、実線Ｌのように、０．９〜１．１ＧＨｚの発振周波数を０．７６〜１．６６Ｖの制御電圧で実現する設計になっている。一方、点線Ｌ1，Ｌ2はそれぞれ、可変容量ダイオードの容量値にばらつきがある場合のｆ−Ｖ特性の例を表す。点線Ｌ1の場合には、制御電圧を０．５Ｖに下げても０．９ＧＨｚの発振周波数が得られず、点線Ｌ2の場合には、制御電圧を２．５Ｖに上げても１．１ＧＨｚの発振周波数が得られない。
【００２０】
そのため、本実施例では、図２のｆ−Ｖ特性を図３のｆ−Ｖ特性のように変化させる。即ち、点線Ｌ1のようなｆ−Ｖ特性はｆ軸下方向（Ｖ軸右方向）に移動させ、点線Ｌ2のようなｆ−Ｖ特性はｆ軸上方向（Ｖ軸左方向）に移動させる。点線Ｌ1，Ｌ2はここではそれぞれ、１．０ＧＨｚで実線Ｌと交わるように移動されている。このようにして、本実施例では、ＶＣＯのｆ−Ｖ特性のばらつきを補正することができる。このようなばらつき補正は、第１実施例では第２のＶＣＯ１３３Ｂのみに適用され、第２実施例では第１，第２のＶＣＯ１３３Ａ，Ｂの両方に適用される。
【００２１】
なお、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性及び第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性は、上記ＶＣＯのｆ−Ｖ特性と定性的に同様であるとする。また、第１のＶＣＯ１３３Ａの制御電圧感度はここでは、第２のＶＣＯ１３３Ｂの制御電圧感度よりも高いとする。
【００２２】
ここで、コンパレータ１１３の動作を、ばらつき補正の観点から再度説明する。先ず、コンパレータ１１３は、第１のＶＣＯ１３３Ａの制御電圧Ｖ1をモニタし、第１の周波数シンセサイザ１１２Ａの周波数がロックしているときにモニタされた制御電圧Ｖ1と基準電圧Ｖrefとを比較する。この処理は、第１のＶＣＯ１３３Ａのロック制御電圧をモニタし、ロック制御電圧が設定値と異なっているか否かを判断する処理に相当する。これにより、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきが検出される。次に、コンパレータ１１３は、制御電圧Ｖ1と基準電圧Ｖrefとの比較結果に基づいて、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる。この処理は、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきの検出結果に基づいて、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきを補正する処理に相当する。
【００２３】
上述のように、第１のＶＣＯ１３３Ａと第２のＶＣＯ１３３Ｂは、同一のチップ１２１上に設けられている。従って、ｆ1−Ｖ1特性のばらつきとｆ2−Ｖ2特性のばらつきは一般に、同じ方向に生じる事になる。ＶＣＯのｆ−Ｖ特性のばらつきは、製造プロセスに依存すると考えられるからである。例えば、ｆ1−Ｖ1特性がｆ軸上方向に小さくずれている場合には、ｆ2−Ｖ2特性もｆ軸上方向に小さくずれており、ｆ1−Ｖ1特性がｆ軸下方向に大きくずれている場合には、ｆ2−Ｖ2特性もｆ軸下方向に大きくずれている。そこで、第１実施例では、ｆ1−Ｖ1特性のばらつきの検出結果に基づいて、ｆ2−Ｖ2特性のばらつきを補正する。
【００２４】
近年、図１の集積回路装置１０１と同様に、複数の周波数シンセサイザを具備する機器が増えつつある。その一因として、受信処理と送信処理に別々の周波数シンセサイザを使用する機器が増えつつあることが挙げられる。本実施例は、このような機器に非常に有効である。本実施例は、２つの周波数シンセサイザを具備する機器だけでなく、３つ以上の周波数シンセサイザを具備する機器にも適用可能である。
【００２５】
本実施例では、第１の周波数シンセサイザ１１２Ａを、受信用の周波数シンセサイザとして、第２の周波数シンセサイザ１１２Ｂを、送信用の周波数シンセサイザとすることが好ましい。機器の稼動中、送信用の周波数シンセサイザは一般に停止している場合があるのに対して、受信用の周波数シンセサイザは一般に常時稼動しているからである。これにより、ばらつき補正が常時可能となる。
【００２６】
なお、ｆ1−Ｖ1特性のばらつきの検出結果は当然、ｆ1−Ｖ1特性のばらつきを補正するためにも利用可能である。第２実施例では、ｆ1−Ｖ1特性のばらつきの検出結果に基づいて、ｆ1−Ｖ1特性のばらつきとｆ2−Ｖ2特性のばらつきとを補正する。
【００２７】
図４は、第１のＶＣＯ１３３Ａの回路構成例である。図４のＶＣＯ１３３Ａは、２つの可変容量ダイオードＣ1，Ｃ2と、１つのインダクタＬ1とを具備する。図４のＶＣＯ１３３Ａでは、これらの回路素子により、ＬＣ共振回路（第１の共振回路）が形成されている。当該共振回路を構成する可変容量ダイオード、インダクタの個数はそれぞれ、２つ、１つに限定されない。当該共振回路には、１つ以上の可変容量ダイオードと、１つ以上のインダクタとが配置され得る。図４のＶＣＯ１３３Ａは更に、２つの発振トランジスタＴＲ1，ＴＲ2を具備する。
【００２８】
図５は、第２のＶＣＯ１３３Ｂの第１の回路構成例である。図５のＶＣＯ１３３Ｂは、２つの可変容量ダイオードＣ1，Ｃ2と、１つのインダクタＬ1と、６つのキャパシタＣadj1，Ｃadj2，Ｃadj3，Ｃadj4，Ｃadj5，Ｃadj6と、２つのスイッチＳＷX，ＳＷYとを具備する。図５のＶＣＯ１３３Ｂでは、これらの回路素子により、ＬＣ共振回路（第２の共振回路）が形成されている。当該共振回路を構成する可変容量ダイオード、インダクタ、キャパシタ、スイッチの個数はそれぞれ、２つ、１つ、６つ、２つに限定されない。当該共振回路には、１つ以上の可変容量ダイオードと、１つ以上のインダクタと、１つ以上のキャパシタと、１つ以上のスイッチとが配置され得る。図５のＶＣＯ１３３Ｂは更に、２つの発振トランジスタＴＲ1，ＴＲ2を具備する。
【００２９】
図５のＶＣＯ１３３Ｂでは、Ｃadj1とＣadj2との直列接続と、Ｃadj3とＣadj4との直列接続と、Ｃadj5とＣadj6との直列接続とが並列に接続されている。図５のＶＣＯ１３３Ｂでは更に、ＳＷXがＣadj3とＣadj4との間に介在しており、ＳＷYがＣadj5とＣadj6との間に介在している。
【００３０】
図５のＶＣＯ１３３Ｂは、ＳＷX及びＳＷYがオフになると、２つのキャパシタ（Ｃadj1〜Ｃadj2）が第２の共振回路に接続された状態になる。図５のＶＣＯ１３３Ｂは、ＳＷXがオンに、ＳＷYがオフになると、経路ＰXが形成され、４つのキャパシタ（Ｃadj1〜Ｃadj4）が第２の共振回路に接続された状態になる。図５のＶＣＯ１３３Ｂは、ＳＷX及びＳＷYがオンになると、経路ＰX及びＰYが形成され、６つのキャパシタ（Ｃadj1〜Ｃadj6）が第２の共振回路に接続された状態になる。このように、スイッチＳＷX及びＳＷYは、キャパシタＣadj1〜Ｃadj6の導通状態、即ち、キャパシタＣadj1〜Ｃadj6の第２の共振回路への接続状態を切り替える役割を果たす。
【００３１】
図６は、第２のＶＣＯ１３３Ｂの第２の回路構成例である。図６のＶＣＯ１３３Ｂは、２つの可変容量ダイオードＣ1，Ｃ2と、１つのインダクタＬ1と、６つのキャパシタＣadj1，Ｃadj2，Ｃadj3，Ｃadj4，Ｃadj5，Ｃadj6と、２つのスイッチＳＷX，ＳＷYとを具備する。図６のＶＣＯ１３３Ｂでは、これらの回路素子により、ＬＣ共振回路（第２の共振回路）が形成されている。当該共振回路を構成する可変容量ダイオード、インダクタ、キャパシタ、スイッチの個数はそれぞれ、２つ、１つ、６つ、２つに限定されない。当該共振回路には、１つ以上の可変容量ダイオードと、１つ以上のインダクタと、１つ以上のキャパシタと、１つ以上のスイッチとが配置され得る。図６のＶＣＯ１３３Ｂは更に、２つの発振トランジスタＴＲ1，ＴＲ2を具備する。
【００３２】
図６のＶＣＯ１３３Ｂでは、Ｃadj1，Ｃadj3，Ｃadj5，Ｃadj6，Ｃadj4，Ｃadj2の順で、Ｃadj1〜Ｃadj6が直列に接続されている。図６のＶＣＯ１３３Ｂでは更に、ＳＷXがＣadj5〜Ｃadj6と並列に配置されており、ＳＷYがＣadj3〜Ｃadj6と並列に配置されている。
【００３３】
図６のＶＣＯ１３３Ｂは、ＳＷX及びＳＷYがオフになると、６つのキャパシタ（Ｃadj1〜Ｃadj6）が第２の共振回路に接続された状態になる。図６のＶＣＯ１３３Ｂは、ＳＷXがオン、ＳＷXがオフになると、迂回路ＰXが形成され、４つのキャパシタ（Ｃadj1〜Ｃadj4）が第２の共振回路に接続された状態になる。図６のＶＣＯ１３３Ｂは、ＳＷYがオンになると、迂回路ＰYが形成され、２つのキャパシタ（Ｃadj1〜Ｃadj2）が第２の共振回路に接続された状態になる。このように、スイッチＳＷX及びＳＷYは、キャパシタＣadj1〜Ｃadj6の導通状態、即ち、キャパシタＣadj1〜Ｃadj6の第２の共振回路への接続状態を切り替える役割を果たす。
【００３４】
図４のＶＣＯ１３３Ａの発振周波数ｆ1は、式（２）のように表される。図５及び図６のＶＣＯ１３３Ｂの発振周波数ｆ2は、式（３）のように表される。ＬはインダクタＬ1によるインダクタンスを表し、Ｃは可変容量ダイオードＣ1及びＣ2によるキャパシタンスを表し、ＣadjはキャパシタＣadj1〜Ｃadj6によるキャパシタンスを表す。αは可変容量ダイオードの容量値のばらつきを表し、Ｎは導通状態のキャパシタの個数を表す。図４のＶＣＯ１３３ＡのＣはＶ1に依存する変数となり、図５及び図６のＶＣＯ１３３ＢのＣ，ＣadjはそれぞれＶ2，Ｎに依存する変数となる。
【数２】
2008271220.tif 000004
【数３】
2008271220.tif 000005
【００３５】
このように、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性は、導通状態のキャパシタの個数に応じて変化する。従って、コンパレータ１１３は、スイッチＳＷX，ＳＷYのオン・オフを切り替える事で、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる事ができる。
【００３６】
なお、図５又は図６の第２の共振回路に、スイッチＳＷX，ＳＷYに加えて、又はスイッチＳＷX，ＳＷYの代わりに、可変容量ダイオードＣ1の第２の共振回路への接続状態を切り替えるためのスイッチＳＷ1と、可変容量ダイオードＣ2の第２の共振回路への接続状態を切り替えるためのスイッチＳＷ2とを設けてもよい。この場合、スイッチＳＷ1，ＳＷ2のオン・オフを切り替える事で、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる事ができる。
【００３７】
図７は、第１実施例の集積回路装置１０１の動作に関するフローチャート図である。
【００３８】
先ず、第１のシンセサイザ１１２Ａの周波数がロックし、第１のシンセサイザ１１２Ａの発振周波数ｆ1が所望の周波数に設定される（Ｓ１０１）。次に、コンパレータ１１３が、第１のシンセサイザ１１２Ａのロック時の制御電圧Ｖ1をモニタする（Ｓ１０２）。次に、コンパレータ１１３が、制御電圧Ｖ1と比較用の基準電圧Ｖrefとを比較する（Ｓ１０３）。これにより、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきが検出される。
【００３９】
コンパレータ１１３は、制御電圧Ｖ1が基準電圧Ｖrefより高い場合には、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性をｆ軸上方向に変化させる（Ｓ１１１）。即ち、第２の共振回路のキャパシタンスを減少させる。図５の場合であれば、導通状態のキャパシタの個数を減少させる。図６の場合であれば、導通状態のキャパシタの個数を増加させる。これにより、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきが補正される。
【００４０】
一方、コンパレータ１１３は、制御電圧Ｖ1が基準電圧Ｖrefより低い場合には、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性をｆ軸下方向に変化させる（Ｓ１１２）。即ち、第２の共振回路のキャパシタンスを増加させる。図５の場合であれば、導通状態のキャパシタの個数を増加させる。図６の場合であれば、導通状態のキャパシタの個数を減少させる。これにより、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきが補正される。
【００４１】
その後、第２のシンセサイザ１１２Ｂの周波数がロックし、第２のシンセサイザ１１２Ｂの発振周波数ｆ2が所望の周波数に設定される（Ｓ１２１）。
【００４２】
以下、第２実施例の集積回路装置１０１について説明する。第２実施例は第１実施例の変形例であり、第２実施例については第１実施例との相違点を中心に説明する。
【００４３】
（第２実施例）
図８は、第２実施例の集積回路装置１０１の回路ブロック図である。当該集積回路装置１０１は、基準信号源１１１と、第１の周波数シンセサイザ１１２Ａと、第２の周波数シンセサイザ１１２Ｂと、コンパレータ１１３と、ホールド回路２０１とを備える。当該集積回路装置１０１では、図８のように、第１の周波数シンセサイザ１１２Ａと第２の周波数シンセサイザ１１２Ｂとが、同じＩＣチップ１２１上に設けられている、即ち、同じモノリシック半導体内に形成されている。
【００４４】
コンパレータ１１３は、第１のＶＣＯ１３３Ａの制御電圧Ｖ1と基準電圧Ｖrefとを比較し、第１のＶＣＯ１３３Ａの制御電圧Ｖ1と基準電圧Ｖrefとの比較結果を出力する回路である。また、ホールド回路２０１は、コンパレータ１１３の出力信号をホールドする回路である。図８の集積回路装置１０１は、ここでは２つのコンパレータ１１３と２つのホールド回路２０１とを具備しているが、１つのコンパレータ１１３と１つのホールド回路２０１とを具備していてもよいし、３つ以上のコンパレータ１１３と３つ以上のホールド回路２０１とを具備していてもよい。コンパレータ１１３Ｘ，Ｙはそれぞれ、第１のＶＣＯ１３３Ａの制御電圧Ｖ1をモニタし、第１の周波数シンセサイザ１１２Ａの周波数がロックしているときにモニタされた制御電圧Ｖ1と基準電圧Ｖrefとを比較し、制御電圧Ｖ1と基準電圧Ｖrefとの比較結果に相当する信号ＳX，ＳYを出力する。また、ホールド回路２０１Ｘ，Ｙはそれぞれ、信号ＳX，ＳYをホールドする。信号ＳX，ＳYはそれぞれ、ホールド回路２０１Ｘ，Ｙを介して第１のＶＣＯ１３３Ａに入力され、第１のＶＣＯ１３３Ａのｆ1−Ｖ1（発振周波数−制御電圧）特性に影響を与えると共に、ホールド回路２０１Ｘ，Ｙを介して第２のＶＣＯ１３３Ｂに入力され、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2（発振周波数−制御電圧）特性に影響を与える。このように、コンパレータ１１３は、制御電圧Ｖ1と基準電圧Ｖrefとを比較し、制御電圧Ｖ1と基準電圧Ｖrefとの比較結果に基づいて、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性と第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性とを変化させるような構成になっている。
【００４５】
第１のＶＣＯ１３３Ａは、スイッチＳＷX，ＳＷYを備える。これらのスイッチＳＷX，ＳＷYのオン・オフの切り替えは、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性に影響を与える。これらのスイッチＳＷX，ＳＷYのオン・オフの切り替えはそれぞれ、信号ＳX，ＳYにより制御される。コンパレータ１１３は、信号ＳX，ＳYによりこれらのスイッチＳＷX，ＳＷYのオン・オフを切り替える事で、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性を変化させる。
【００４６】
第２のＶＣＯ１３３Ｂも、スイッチＳＷX，ＳＷYを備える。これらのスイッチＳＷX，ＳＷYのオン・オフの切り替えは、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性に影響を与える。これらのスイッチＳＷX，ＳＷYのオン・オフの切り替えはそれぞれ、信号ＳX，ＳYにより制御される。コンパレータ１１３は、信号ＳX，ＳYによりこれらのスイッチＳＷX，ＳＷYのオン・オフを切り替える事で、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる。
【００４７】
ここで、コンパレータ１１３の動作を、ばらつき補正の観点から再度説明する。先ず、コンパレータ１１３は、第１のＶＣＯ１３３Ａの制御電圧Ｖ1をモニタし、第１の周波数シンセサイザ１１２Ａの周波数がロックしているときにモニタされた制御電圧Ｖ1と基準電圧Ｖrefとを比較する。この処理は、第１のＶＣＯ１３３Ａのロック制御電圧をモニタし、ロック制御電圧が設定値と異なっているか否かを判断する処理に相当する。これにより、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきが検出される。次に、コンパレータ１１３は、制御電圧Ｖ1と基準電圧Ｖrefとの比較結果に基づいて、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性と第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性とを変化させる。この処理は、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきの検出結果に基づいて、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきと第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきとを補正する処理に相当する。
【００４８】
このように、本実施例では、ｆ1−Ｖ1特性のばらつきの検出結果に基づいて、ｆ1−Ｖ1特性のばらつきとｆ2−Ｖ2特性のばらつきとを補正する。これにより、本実施例では、第１のＶＣＯ１３３Ａに関するばらつき補正と第２のＶＣＯ１３３Ｂに関するばらつき補正とを、共通のコンパレータ１１３（及びホールド回路２０１）で実行できる。
【００４９】
このように、本実施例では、ｆ1−Ｖ1特性のばらつきの検出結果がｆ1−Ｖ1特性のばらつきを補正するためにも利用される。そのため、ばらつき検出結果が、ｆ1−Ｖ1特性のばらつき補正により変化してしまうおそれがある。そのため、本実施例では、ばらつき検出結果をホールドするためのホールド回路２０１が設けられている。
【００５０】
第２のＶＣＯ１３３Ｂの回路構成例は、第１実施例と同様、図５及び図６のように与えられる。第２実施例では、第１のＶＣＯ１３３Ａの回路構成例も、図５及び図６のように与えられる。この場合、第１のＶＣＯ１３３Ａの発振周波数ｆ1は式（４）のように表され、第２のＶＣＯ１３３Ｂの発振周波数ｆ2は式（５）のように表される。第１のＶＣＯ１３３ＡのＣ，ＣadjはそれぞれＶ1，Ｎに依存する変数となり、第２のＶＣＯ１３３ＢのＣ，ＣadjはそれぞれＶ2，Ｎに依存する変数となる。
【数４】
2008271220.tif 000006
【数５】
2008271220.tif 000007
【００５１】
このように、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性は、導通状態のキャパシタの個数に応じて変化する。従って、コンパレータ１１３は、第１の共振回路を構成するスイッチＳＷX，ＳＷYのオン・オフを切り替える事で、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性を変化させる事ができる。
【００５２】
同様に、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性は、導通状態のキャパシタの個数に応じて変化する。従って、コンパレータ１１３は、第２の共振回路を構成するスイッチＳＷX，ＳＷYのオン・オフを切り替える事で、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる事ができる。
【００５３】
なお、図５又は図６のような第１の共振回路に、スイッチＳＷX，ＳＷYに加えて、又はスイッチＳＷX，ＳＷYの代わりに、可変容量ダイオードＣ1の第１の共振回路への接続状態を切り替えるためのスイッチＳＷ1と、可変容量ダイオードＣ2の第１の共振回路への接続状態を切り替えるためのスイッチＳＷ2とを設けてもよい。この場合、スイッチＳＷ1，ＳＷ2のオン・オフを切り替える事で、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性を変化させる事ができる。
【００５４】
同様に、図５又は図６のような第２の共振回路に、スイッチＳＷX，ＳＷYに加えて、又はスイッチＳＷX，ＳＷYの代わりに、可変容量ダイオードＣ1の第２の共振回路への接続状態を切り替えるためのスイッチＳＷ1と、可変容量ダイオードＣ2の第２の共振回路への接続状態を切り替えるためのスイッチＳＷ2とを設けてもよい。この場合、スイッチＳＷ1，ＳＷ2のオン・オフを切り替える事で、第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性を変化させる事ができる。
【００５５】
図９は、第２実施例の集積回路装置１０１の動作に関するフローチャート図である。
【００５６】
先ず、第１のシンセサイザ１１２Ａの周波数がロックし、第１のシンセサイザ１１２Ａの発振周波数ｆ1が中心周波数に設定される（Ｓ１０１’）。中心周波数は、発振周波数の可変範囲の中央の周波数である。発振周波数の可変範囲が０．９〜１．１ＧＨｚの場合には、中心周波数は１．０ＧＨｚである。次に、コンパレータ１１３が、第１のシンセサイザ１１２Ａのロック時の制御電圧Ｖ1をモニタする（Ｓ１０２）。次に、コンパレータ１１３が、制御電圧Ｖ1と比較用の基準電圧Ｖrefとを比較する（Ｓ１０３）。これにより、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきが検出される。
【００５７】
コンパレータ１１３は、制御電圧Ｖ1が基準電圧Ｖrefよりも高い場合には、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性と第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性とをｆ軸上方向に変化させる（Ｓ１１１’）。即ち、第１の共振回路のキャパシタンスと第２の共振回路のキャパシタンスとを減少させる。図５の場合であれば、導通状態のキャパシタの個数をそれぞれ減少させる。図６の場合であれば、導通状態のキャパシタの個数をそれぞれ増加させる。これにより、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきと第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきとが補正される。
【００５８】
一方、コンパレータ１１３は、制御電圧Ｖ1が基準電圧Ｖrefよりも低い場合には、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性と第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性とをｆ軸下方向に変化させる（Ｓ１１２’）。即ち、第１の共振回路のキャパシタンスと第２の共振回路のキャパシタンスとを増加させる。図５の場合であれば、導通状態のキャパシタの個数をそれぞれ増加させる。図６の場合であれば、導通状態のキャパシタの個数をそれぞれ減少させる。これにより、第１のＶＣＯ１３３Ａのｆ1−Ｖ1特性のばらつきと第２のＶＣＯ１３３Ｂのｆ2−Ｖ2特性のばらつきとが補正される。
【００５９】
その後、第１のシンセサイザ１１２Ａの周波数がロックし、第１のシンセサイザ１１２Ｂの発振周波数ｆ1が所望の周波数に設定される（Ｓ２０１）。
【００６０】
更には、第２のシンセサイザ１１２Ｂの周波数がロックし、第２のシンセサイザ１１２Ｂの発振周波数ｆ2が所望の周波数に設定される（Ｓ１２１）。
【００６１】
なお、図９のような動作は例えば、集積回路装置１０１を具備する機器の電源投入時に実行される。
【図面の簡単な説明】
【００６２】
【図１】第１実施例の集積回路装置の回路ブロック図である。
【図２】あるＶＣＯのｆ−Ｖ特性を示したグラフである（ばらつき補正前）。
【図３】あるＶＣＯのｆ−Ｖ特性を示したグラフである（ばらつき補正後）。
【図４】第１のＶＣＯの回路構成例である。
【図５】第２のＶＣＯの第１の回路構成例である。
【図６】第２のＶＣＯの第２の回路構成例である。
【図７】第１実施例の集積回路装置の動作に関するフローチャート図である。
【図８】第２実施例の集積回路装置の回路ブロック図である。
【図９】第２実施例の集積回路装置の動作に関するフローチャート図である。
【符号の説明】
【００６３】
１０１  集積回路装置
１１１  基準信号源
１１２  周波数シンセサイザ
１１３  コンパレータ
１２１  ＩＣチップ
１３１  位相比較器
１３２  ループフィルタ
１３３  ＶＣＯ
１３４  分周器
２０１  ホールド回路
【図１】
2008271220.tif 000008
【図２】
2008271220.tif 000009
【図３】
2008271220.tif 000010
【図４】
2008271220.tif 000011
【図５】
2008271220.tif 000012
【図６】
2008271220.tif 000013
【図７】
2008271220.tif 000014
【図８】
2008271220.tif 000015
【図９】
2008271220.tif 000016