(57)【要約】【課題】本発明は基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる発光ダイオード駆動回路を提供することを目的とする。【解決手段】基準電流を生成する基準電流部３２と、複数系統のスイッチをオン／オフ制御して基準電流に比例した複数系統の駆動電流を生成し発光ダイオードに供給する複数チャネル分の電流出力部４４１〜４４ｍからなる発光ダイオード駆動回路であって、基準電流部の電源Ｖｄｄ１と、各チャネルの電流出力部の電源Ｖｄｄ２とを分離した。【選択図】図２
2008004705.tif 000002
【特許請求の範囲】
【請求項１】
基準電流を生成する基準電流部と、複数系統のスイッチをオン／オフ制御して前記基準電流に比例した複数系統の駆動電流を生成し発光ダイオードに供給する複数チャネル分の電流出力部からなる発光ダイオード駆動回路であって、
前記基準電流部の電源と、各チャネルの前記電流出力部の電源とを分離したことを特徴とする発光ダイオード駆動回路。
【請求項２】
請求項１記載の発光ダイオード駆動回路において、
各チャネルの前記電流出力部は、
前記基準電流部の一部と共に構成され、前記基準電流に基づく第１の電流を生成する第１のカレントミラー回路と、
前記第１の電流を供給され、前記複数系統のスイッチのうちオンとなったスイッチに対応して前記第１の電流に比例する電流を生成する第２のカレントミラー回路を有することを特徴とする発光ダイオード駆動回路。
【請求項３】
請求項２記載の発光ダイオード駆動回路において、
前記第１、第２のカレントミラー回路それぞれは、カスケード接続された２段のカレントミラー回路であることを特徴とする発光ダイオード駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光ダイオード駆動回路に関し、配列された複数の発光ダイオードそれぞれを駆動する発光ダイオード駆動回路に関する。
【背景技術】
【０００２】
プリンタ等において感光体を感光させる手段として、発光ダイオード（以下、「ＬＥＤ」という）をリニアに配列したＬＥＤアレイを用いたものがある。このようなＬＥＤアレイの各ＬＥＤを駆動する駆動回路としては、例えば特許文献１，２等に記載されているものがある。
【０００３】
図４は、従来の発光ダイオード駆動回路の一例の回路構成図を示す。この駆動回路は半導体集積回路化されている。
【０００４】
同図中、演算増幅器１０の反転入力端子には基準電圧源１１より基準電圧Ｖｒｅｆが印加されている。演算増幅器１０の出力端子はｐチャネルＭＯＳ電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」という）Ｍ１のゲートに接続されると共に、アナログスイッチ等のスイッチ１２を介してｐチャネルＭＯＳトランジスタＭ２のゲートに接続されている。
【０００５】
ＭＯＳトランジスタＭ１のソースは電源Ｖｄｄに接続され、ＭＯＳトランジスタＭ１のドレインは演算増幅器１０の非反転入力端子に接続されると共に、抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は接地されている。
【０００６】
スイッチ１２は端子１３から供給されるスイッチ制御信号に応じてオン／オフを切り換える。ＭＯＳトランジスタＭ２のソースは電源Ｖｄｄに接続され、ＭＯＳトランジスタＭ２のドレインはＬＥＤ（発光ダイオード）１４のアノードに接続され、ＬＥＤ１４のカソードは接地されている。
【０００７】
演算増幅器１０は基準電圧Ｖｒｅｆと抵抗Ｒ１により、（１）式で表わされる基準電流ＩｒｅｆをＭＯＳトランジスタＭ１のドレインに流す。
【０００８】
Ｉｒｅｆ＝Ｖｒｅｆ／Ｒ１                          …（１）
スイッチ１２がオンのときＭＯＳトランジスタＭ１，Ｍ２はカレントミラーを構成し、ＭＯＳトランジスタＭ１，Ｍ２のゲート面積比が１：１であるとすると、ＭＯＳトランジスタＭ２からＬＥＤ１４に基準電流Ｉｒｅｆが流れ、ＬＥＤ１４が発光する。
【特許文献１】特許第３２９６８８２号公報
【特許文献２】特許第２５１６２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の発光ダイオード駆動回路では、基準電流Ｉｒｅｆを生成するＭＯＳトランジスタＭ１のソースとＬＥＤ１４を駆動するＭＯＳトランジスタＭ２のソースは同一の電源Ｖｄｄに接続されている。
【００１０】
ＬＥＤ１４の発光輝度を変化させて階調表現するためには、スイッチ１２及びＭＯＳトランジスタＭ２をｎ系統並列に接続する。また、複数チャネルのＬＥＤアレイを駆動する場合、上記スイッチ１２及びＭＯＳトランジスタＭ２をｎ系統並列に接続した回路がｍチャネル分並列に設けられる。
【００１１】
この場合、基準電流Ｉｒｅｆを生成するＭＯＳトランジスタＭ１のソースとＬＥＤ１４を駆動するＭＯＳトランジスタＭ２のソースは同一の電源Ｖｄｄに接続されているため、ｎ×ｍ個のＭＯＳトランジスタＭ２のうち同時にオンまたはオフするトランジスタ数が多くなり高速でスイッチングすると、電源Ｖｄｄが変動するために基準電流Ｉｒｅｆが変動しＬＥＤ１４の発光輝度が変動するという問題があった。
【００１２】
本発明は、上記の点に鑑みなされたものであり、基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる発光ダイオード駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の発光ダイオード駆動回路は、基準電流を生成する基準電流部と、複数系統のスイッチをオン／オフ制御して前記基準電流に比例した複数系統の駆動電流を生成し発光ダイオードに供給する複数チャネル分の電流出力部からなる発光ダイオード駆動回路であって、
前記基準電流部の電源と、各チャネルの前記電流出力部の電源とを分離したことにより、基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる。
【００１４】
前記発光ダイオード駆動回路において、
各チャネルの前記電流出力部は、
前記基準電流部の一部と共に構成され、前記基準電流に基づく第１の電流を生成する第１のカレントミラー回路と、
前記第１の電流を供給され、前記複数系統のスイッチのうちオンとなったスイッチに対応して前記第１の電流に比例する電流を生成する第２のカレントミラー回路を有することができる。
【００１５】
前記発光ダイオード駆動回路において、
前記第１、第２のカレントミラー回路それぞれは、カスケード接続された２段のカレントミラー回路であることができる。
【発明の効果】
【００１６】
本発明によれば、基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面に基づいて本発明の実施形態について説明する。
【００１８】
＜ＬＥＤアレイ駆動回路の構成＞
図１は、本発明の発光ダイオード駆動回路を用いたＬＥＤアレイ装置の一実施形態のブロック構成図を示す。このＬＥＤアレイ装置は例えば４８チャネル構成である。
【００１９】
同図中、シフトレジスタ２０には１チャネルについて例えば６ビットの発光時間データが４８チャネル分時系列で供給され、シフトレジスタ２０で順次シフトされてラッチされたのち、パルス幅変調回路２２に供給される。パルス幅変調回路２２は、チャネル毎に発光時間データで指示されるパルス幅の発光パルスを生成し、４８チャネル分の発光パルスをＬＥＤアレイ駆動回路２６に供給する。
【００２０】
シフトレジスタ２４には１チャネルについて例えば６ビットの発光輝度データが４８チャネル分時系列で供給され、シフトレジスタ２４で順次シフトされてラッチされたのち、ＬＥＤアレイ駆動回路２６に供給される。ＬＥＤアレイ駆動回路２６は、チャネル毎に発光輝度データをデコードしてｎ系統のスイッチ制御信号を生成し、チャネル毎に発光パルスでオンさせるＭＯＳトランジスタを上記ｎ系統のスイッチ制御信号によって決定する。ＬＥＤアレイ駆動回路２６はＬＥＤアレイ２８を構成する４８チャネルのＬＥＤをチャネル単位に駆動する。
【００２１】
＜発光ダイオード駆動回路の構成＞
図２は、本発明の発光ダイオード駆動回路の一実施形態の回路構成図を示す。この駆動回路は半導体集積回路化されている。
【００２２】
同図中、演算増幅器３０の反転入力端子には基準電圧源回路３１より基準電圧Ｖｒｅｆが印加されている。演算増幅器３０の出力端子はｐチャネルＭＯＳトランジスタＭ１１，Ｍ１２それぞれのゲートに接続されている。ＭＯＳトランジスタＭ１１，Ｍ１２それぞれのソースは抵抗Ｒ１１，Ｒ１２それぞれを介して電源Ｖｄｄ１に接続されてカレントミラー回路を構成している。ＭＯＳトランジスタＭ１１，Ｍ１２それぞれのドレインはｐチャネルＭＯＳトランジスタＭ１３，Ｍ１４それぞれのソースに接続されている。
【００２３】
ＭＯＳトランジスタＭ１３，Ｍ１４のゲートはＭＯＳトランジスタＭ１３のドレインに共通接続されてカレントミラー回路を構成しており、ＭＯＳトランジスタＭ１３のドレインは演算増幅器３０の非反転入力端子に接続されると共に、抵抗Ｒ１３の一端に接続されている。
【００２４】
抵抗Ｒ１３の他端は接地されている。ＭＯＳトランジスタＭ１１〜Ｍ１４はカレントミラー回路がカスケード接続された構成とすることにより、ＭＯＳトランジスタＭ１１，Ｍ１２のドレイン電位が略同一となり、ゲート面積が同一の場合ＭＯＳトランジスタＭ１３，Ｍ１４のドレイン電流は略同一となる。
【００２５】
ＭＯＳトランジスタＭ１４のドレインはｎチャネルＭＯＳトランジスタＭ１５のドレインに接続されている。ＭＯＳトランジスタＭ１５のゲートはｎチャネルＭＯＳトランジスタＭ１６のゲートと接続されてカレントミラー回路を構成している。
【００２６】
ＭＯＳトランジスタＭ１５，Ｍ１６それぞれのソースはｎチャネルＭＯＳトランジスタＭ１７，Ｍ１８それぞれのドレインに接続されている。ＭＯＳトランジスタＭ１７，Ｍ１８のゲートはＭＯＳトランジスタＭ１５のドレインに共通接続されてカレントミラー回路を構成し、ＭＯＳトランジスタＭ１７，Ｍ１８のソースは接地されている。
【００２７】
ＭＯＳトランジスタＭ１５〜Ｍ１８はカレントミラー回路がカスケード接続された構成となることにより、ＭＯＳトランジスタＭ１５，Ｍ１６のソース電位が略同一となり、ゲート面積が同一の場合ＭＯＳトランジスタＭ１５，Ｍ１６のドレイン電流は略同一となる。なお、ＭＯＳトランジスタＭ１５，Ｍ１６のゲートには電圧源３３より定電圧Ｖａが印加されることでＭＯＳトランジスタＭ１７，Ｍ１８のドレイン電位はＶａ−Ｖｇｓ１（Ｖｇｓ１はｎチャネルＭＯＳトランジスタのゲート・ドレイン間電圧）となる。
【００２８】
上記の演算増幅器３０，基準電圧源回路３１，ＭＯＳトランジスタＭ１１〜Ｍ１５及びＭ１７は基準電流部３２を構成しており、ＭＯＳトランジスタＭ１３のドレインに基準電流Ｉｒｅｆを流す。また、カレントミラー回路によってＭＯＳトランジスタＭ１６のドレインに基準電流Ｉｒｅｆに比例した電流が流れる。
【００２９】
ＭＯＳトランジスタＭ１６のドレインはｐチャネルＭＯＳトランジスタＭ２２のドレインに接続されている。ＭＯＳトランジスタＭ２２のソースはｐチャネルＭＯＳトランジスタＭ２１のドレインに接続されている。ＭＯＳトランジスタＭ２１のソースは抵抗Ｒ１５を介して電源Ｖｄｄ２に接続されている。
【００３０】
ＭＯＳトランジスタＭ２１のゲートはＭＯＳトランジスタＭ２２のドレインに接続されると共に、アナログスイッチ等のスイッチ３６，３８，４０それぞれを介してｐチャネルＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のゲートに接続されている。スイッチ３６，３８，４０がオンするとＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のゲート電位をＭＯＳトランジスタＭ２１のゲート電圧と同一にしてＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７をオンし、スイッチ３６，３８，４０がオフするとＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のゲート電位を電源電圧Ｖｄｄ２としてＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７をオフする。
【００３１】
ＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７それぞれのソースは抵抗Ｒ１６，Ｒ１７，Ｒ１８それぞれを介して電源Ｖｄｄ２に接続されており、ＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７はスイッチ３６，３８，４０がオンのときにＭＯＳトランジスタＭ２１とカレントミラー回路を構成する。
【００３２】
ＭＯＳトランジスタＭ２２のゲートはｐチャネルＭＯＳトランジスタＭ２４，Ｍ２６，Ｍ２８のゲートに接続されている。ＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７それぞれのドレインはＭＯＳトランジスタＭ２４，Ｍ２６，Ｍ２８のソースに接続されており、ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８はカレントミラー回路を構成している。
【００３３】
ＭＯＳトランジスタＭ２１〜Ｍ２８はカレントミラー回路がカスケード接続された構成となることにより、ＭＯＳトランジスタＭ２１，Ｍ２３，Ｍ２５，Ｍ２７のドレイン電位が略同一となり、ゲート面積が同一の場合ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８のドレイン電流は略同一となる。ここでは、階調表現を行うために、例えばＭＯＳトランジスタＭ２１，Ｍ２２のゲート面積に対して、ＭＯＳトランジスタＭ２３，Ｍ２４のゲート面積は６倍、ＭＯＳトランジスタＭ２５，Ｍ２６のゲート面積は３倍、ＭＯＳトランジスタＭ２７，Ｍ２８のゲート面積は２倍というように、ゲート面積をそれぞれ異ならせている。
【００３４】
なお、ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８のゲートには電圧源３５より定電圧Ｖｂが印加されて、ＭＯＳトランジスタＭ２２，Ｍ２４，Ｍ２６，Ｍ２８のソース電位はＶｂ＋Ｖｇｓ２（Ｖｇｓ２はｐチャネルＭＯＳトランジスタのゲート・ドレイン間電圧）とされている。
【００３５】
スイッチ３６，３８，４０それぞれは端子３７，３９，４１それぞれから供給されるｎ（ここではｎ＝３）系統のスイッチ制御信号に応じてオン／オフを切り換える。なお、ｎは３に限らない。ＭＯＳトランジスタＭ２４，Ｍ２６，Ｍ２８のドレインはＬＥＤ４５１のアノードに接続され、ＬＥＤ４５１のカソードは接地されている。
【００３６】
ここで、スイッチ３６，３８，４０がオフのときＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７はオフしＬＥＤ４５１に電流は流れない。スイッチ３６がオンするとＭＯＳトランジスタＭ２３のドレイン電流がＬＥＤ４５１に流れ、スイッチ３６，３８がオンするとＭＯＳトランジスタＭ２３，Ｍ２５のドレイン電流の和がＬＥＤ４５１に流れ、スイッチ３６，３８，４０がオンするとＭＯＳトランジスタＭ２３，Ｍ２５，Ｍ２７のドレイン電流の和がＬＥＤ４５１に流れ、ＬＥＤ４５１は流れる電流が大きくなるほど発光輝度が大となる。
【００３７】
上記のスイッチ３６，３８，４０，ＭＯＳトランジスタＭ１６，Ｍ１８〜Ｍ２８が１チャネル分の電流出力部４４１を構成している。ＬＥＤ４５１はＬＥＤアレイ２８の一部である。
【００３８】
ｍ（＝４８）チャネル分の電流出力部４４１〜４４ｍそれぞれは同一構成であり、ｍチャネル分のＬＥＤ４５１〜４５ｍそれぞれを駆動する。
【００３９】
本実施形態では、基準電流部３２の電源Ｖｄｄ１と、電流出力部４４１〜４４ｍそれぞれの電源Ｖｄｄ２とを分離しているため、電流出力部４４１〜４４ｍのＭＯＳトランジスタＭ２３〜Ｍ２８が同時にオンまたはオフしても、基準電流部３２の電源Ｖｄｄ１の変動がほとんどなくなり、基準電流部３２の基準電流Ｉｒｅｆの変動はほとんどない。このため、ＭＯＳトランジスタＭ１６のドレインに流れる基準電流Ｉｒｅｆに比例した電流の変動はほとんどなくなり、発光ダイオードの発光輝度の変動を抑圧できる。
【００４０】
＜発光ダイオード駆動回路の変形例＞
図３は、本発明の発光ダイオード駆動回路の一実施形態の変形例の回路構成図を示す。同図中、図２と異なる部分について説明する。
【００４１】
図３では、ＭＯＳトランジスタＭ１４のドレインがｎチャネルＭＯＳトランジスタＭ１７のドレインに接続されている。ＭＯＳトランジスタＭ１７のドレインはＭＯＳトランジスタＭ１７のゲート及びｎチャネルＭＯＳトランジスタＭ１８のゲートと接続されており、ＭＯＳトランジスタＭ１７，Ｍ１８のソースは抵抗Ｒａ，Ｒｂを介して接地されてカレントミラー回路を構成している。ＭＯＳトランジスタＭ１８のドレインはｐチャネルＭＯＳトランジスタＭ２２のドレイン及びｐチャネルＭＯＳトランジスタＭ２１のゲートに接続されている。
【００４２】
ＭＯＳトランジスタＭ１７，Ｍ１８はカレントミラー回路を構成するため、ゲート面積が同一の場合ＭＯＳトランジスタＭ１７，Ｍ１８のドレイン電流は略同一となる。この変形例では、半導体集積回路の接地ラインを構成するアルミニューム配線の影響を抑えることができる。
【００４３】
図２の構成において、電流出力部４４ｍが基準電流部３２から最も離れて配置され、電流出力部４４ｍの近傍に半導体集積回路の接地端子が設けられている場合を考えると、接地ラインのアルミニューム配線によって数Ωの抵抗値が生じる。このため、電流出力部４４ｍのＭＯＳトランジスタＭ１８のソースが直接接地されるのに対し、基準電流部３２のＭＯＳトランジスタＭ１７のソースは数Ωの抵抗値を介して接地された状態となり、ＭＯＳトランジスタＭ１７，Ｍ１８のゲート面積が同一であったとしても、電流出力部４４ｍのＭＯＳトランジスタＭ１８のドレイン電流は基準電流部３２のＭＯＳトランジスタＭ１７のドレイン電流と異なったものとなる。
【００４４】
これに対し、図３の構成において、抵抗Ｒａ，Ｒｂの抵抗値が共に数１００Ωであるとすると、電流出力部４４ｍと基準電流部３２の間の接地ラインのアルミニューム配線によって数Ωの抵抗値が生じたとしても、数１００Ωの抵抗Ｒａが数Ω増加しただけであり、この程度の抵抗値の変化は無視することができ、電流出力部４４ｍのＭＯＳトランジスタＭ１８のドレイン電流は基準電流部３２のＭＯＳトランジスタＭ１７のドレイン電流と同一とみなすことができる。すなわち、上記接地ラインのアルミニューム配線の影響を十分に抑えることができる。
【００４５】
なお、ＭＯＳトランジスタＭ１５〜Ｍ１８が請求項記載の第１のカレントミラー回路に相当し、スイッチ３６，３８，４０，ＭＯＳトランジスタＭ２１〜Ｍ２８が第２のカレントミラー回路に相当する。
【図面の簡単な説明】
【００４６】
【図１】本発明の発光ダイオード駆動回路を用いたＬＥＤアレイ装置の一実施形態のブロック構成図である。
【図２】本発明の発光ダイオード駆動回路の一実施形態の回路構成図である。
【図３】本発明の発光ダイオード駆動回路の一実施形態の変形例の回路構成図である。
【図４】従来の発光ダイオード駆動回路の一例の回路構成図である。
【符号の説明】
【００４７】
３０  演算増幅器
３１  基準電圧源回路
３２  基準電流部
３５  電圧源
３６，３８，４０  スイッチ
４４１〜４４ｍ  電流出力部
４５１〜４５ｍ  ＬＥＤ
Ｍ１１〜Ｍ２８  ＭＯＳトランジスタ
Ｒ１１〜Ｒ１８，Ｒａ，Ｒｂ  抵抗
Ｖｄｄ１，Ｖｄｄ２  電源
【図１】
2008004705.tif 000003
【図２】
2008004705.tif 000004
【図３】
2008004705.tif 000005
【図４】
2008004705.tif 000006