(57)【要約】【課題】  複数の半導体チップを積層して搭載した半導体装置において、半導体チップ間の密着性を向上させる。【解決手段】  層間絶縁膜４０５および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８を形成し、多層配線構造体を構成する。その表面に第一の半導体チップ４１０および第二の半導体チップ４３０と、回路素子４４０とを設ける。第一の半導体チップ４１０および第二の半導体チップ４３０を、接着層５１０を介して密着させる。第二の半導体チップ４３０の下面はプラズマ処理面とし、この面を覆う接着層５１０に第一の半導体チップ４１０を接着する。【選択図】      図５
2008187203.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された半導体ウエハの裏面を研磨した後、
前記半導体ウエハの裏面をプラズマ処理して、前記半導体ウエハの裏面を改質し、
その改質された前記半導体ウエハの裏面にダイアタッチ用フィルムを設け、前記ダイアタッチ用フィルムを介して前記半導体ウエハをダイシングシートに貼付けた後、前記半導体ウエハをダイシングして、前記ダイアタッチ用フィルムを貼付けた状態の複数の半導体チップに分離することを特徴とする半導体装置の製造方法。
【請求項２】
前記ダイアタッチ用フィルムを貼付けた状態の各半導体チップは、前記ダイアタッチ用フィルムを介して基材と接着されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ダイアタッチ用フィルムを貼付けた状態の各半導体チップは、前記ダイアタッチ用フィルムを介して接着されて積層されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ダイアタッチ用フィルムを介して接着されて積層された複数の半導体チップは、貼付けられた前記ダイアタッチ用フィルムを介して前記基材に接着されていることを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを搭載した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。
【０００３】
こうした高密度化の要請に対応するパッケージ技術として、半導体チップを積層する方法が知られている（特許文献１）。図１は、同文献に記載されたＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）構造を示す図である。表面に配線層４を備える絶縁性基板３上に、回路形成面を上にして半導体チップ１が搭載されている。この半導体チップ１上に、熱圧着シート７を介して半導体チップ２が搭載されている。半導体チップ１及び２と配線層４の電極部とはワイヤ８により接続され、半導体チップ１、２及びワイヤ８が樹脂封止されている。
【０００４】
しかしながら、このように半導体チップを積層した場合、積層した半導体チップ間の密着性が充分に得られず、素子の信頼性や、素子の製造プロセスの歩留まり低下をもたらすことがあった。
【特許文献１】特開平１１−２０４７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記文献に記載されているように半導体チップを積層した場合、積層する半導体素子間の密着性を充分に高くすることが重要となる。この界面における密着性が不良であると、熱ストレスや水分の影響を受け、素子の信頼性が著しく低下する。
【０００６】
本発明は上記事情に鑑みなされたものであって、その目的とするところは、半導体チップを積層して搭載した半導体装置において、基材と半導体チップの間または半導体チップ間の密着性を向上させることにある。
【課題を解決するための手段】
【０００７】
本発明によれば、基材と、該基材上に設けられた接着部材と、該接着部材上に設けられた半導体チップとからなる半導体装置であって、接着部材と半導体チップとが接しており、半導体チップの接着部材と接する側の面がプラズマ処理面であることを特徴とする半導体装置が提供される。
【０００８】
本発明によれば、基材と、該基材上に設けられた第一の半導体チップと、該第一の半導体チップ上に設けられた接着部材と、該接着部材上に設けられた第二の半導体チップとからなる半導体装置であって、接着部材と第二の半導体チップとが接しており、第二の半導体チップの接着部材と接する側の面がプラズマ処理面であることを特徴とする半導体装置が提供される。
【０００９】
また、本発明の半導体装置において、基材は剥離フィルムとすることができる。
【００１０】
本発明によれば、基材と、該基材上に設けられた接着部材と、該接着部材上に設けられた半導体チップとからなる半導体装置の製造方法であって、半導体チップの一方の面に対し、プラズマ処理を行う工程と、プラズマ処理された面に接着部材を設ける工程と、基材と半導体チップとを接着部材を介して接着させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
本発明によれば、基材と、該基材上に設けられた第一の半導体チップと、該第一の半導体チップ上に設けられた接着部材と、該接着部材上に設けられた第二の半導体チップとからなる半導体装置の製造方法であって、第二の半導体チップの一方の面に対し、プラズマ処理を行う工程と、プラズマ処理された面に前記接着部材を設ける工程と、第二の半導体チップと第一の半導体チップとを接着部材を介して接着させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１２】
また、本発明の半導体装置の製造方法において、基材は剥離フィルムとすることができる。
【００１３】
本発明によれば、半導体チップの下面がプラズマ処理面となっているため、その下に接着される基材との密着性が顕著に改善される。この結果、熱ストレスや水分の影響を受けず、素子の信頼性も向上する。
【００１４】
また、本発明によれば、半導体チップの素子形成面ではない面がプラズマ処理面となっているため、形成された素子はプラズマ処理の影響を受けず、素子の信頼性も向上する。
【００１５】
本発明によれば、プラズマ処理により清浄化された面に直接接着部材が接しているため、強固な接着力が得られる。
【００１６】
ここで、「基材」とは、基板だけではなく、半導体チップ、半導体ウエハなども含む。
【００１７】
ここで、「基材」の表面は、基材自体の表面であってもよいし、基材上に形成した樹脂膜等の面であってもよい。たとえば、基材自体の上面が半導体チップのプラズマ処理面と接触する構成でもよいし、基材最上層に設けられた保護膜の上面が、半導体チップのプラズマ処理面と接触する構成でもよい。
【００１８】
プラズマ処理は、不活性ガスを含むプラズマガスを用いて行うことが好ましい。こうすることにより、基材の性能劣化を抑制でき、また、優れた界面密着性を有する表面が得られる。
【発明の効果】
【００１９】
本発明によれば、基材と半導体チップの間または半導体チップ間の密着性に優れた、信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
第一の実施の形態
図２および図３は、本実施形態に係る半導体チップの工程断面図である。図２（ａ）は半導体ウエハ５００を示す図であり、上面が素子形成面５０１である。まず、図２（ｂ）
のように素子形成面５０１上に素子層５０２を形成する。次に、図２（ｃ）のように半導体ウエハの裏面を平坦化するために研磨し、さらに純水でリンス洗浄する。さらに、図２（ｄ）のように裏面を研磨・洗浄した半導体ウエハ５００の裏面をプラズマ処理する。プラズマ照射条件は、優れた界面密着性が発現する表面特性が得られるよう、用いる樹脂材料に応じて適宜設定する。たとえば、半導体ウエハ裏面に付着した有機物の除去効率が向上するように、プラズマガスにアルゴンなどの不活性ガスが含まれる条件とする。こうすることにより、半導体ウエハ裏面に付着した有機物の除去効率が向上する。また、アルゴンは窒素ガスや希ガス等の他の不活性ガスを用いてもよく、これらのガスに酸素などの酸化性ガスを混合して用いてもよい。
【００２２】
本実施形態では、以下の条件を採用した。
【００２３】
プラズマガス：  アルゴン１０〜２０ｓｃｃｍ、酸素０〜１０ｓｃｃｍ
バイアス：  無印加
ＲＦパワー（Ｗ）：  ５００
圧力（Ｐａ）：  ２０
処理時間（ｓｅｃ）：  ２０
このプラズマ処理により、半導体ウエハ５００の裏面に付着した有機物が除去されて清浄化されるとともに、密着性に優れる表面に改質される。この結果、その下に形成される半導体チップやソルダーレジスト層との接着性が向上する。
【００２４】
次に、図３（ａ）のように密着性に優れる表面に改質された半導体ウエハ５００の裏面に接着層５１０を貼付する。さらに、図３（ｂ）のように接着層５１０の下面にダイシングシート５１２を接着した後で、図３（ｃ）のようにダイシングを行い、接着層５１０とダイシングシート５１２とを従える半導体チップ５３０を作製する。なお、本実施形態において、ダイシングシートを用いずに、例えば基板上でダイシングする形態も有効である。
【００２５】
図４は、半導体チップ製造工程の一部の平面図である。上面に素子を形成し、裏面を研磨・洗浄した後にプラズマ処理をした半導体ウエハ５２０を半導体チップ５２２の大きさにダイシングする。
【００２６】
図５は、接着層５１０を介して接着された第一の半導体チップ４１０と第二の半導体チップ４３０とが、ソルダーレジスト層４０８上に積層した断面構造を示す図である。この半導体装置は、層間絶縁膜４０５および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８が形成された多層配線構造体と、その表面に形成された第一の半導体チップ４１０および第二の半導体チップ４３０と、ワイヤ４１２と、回路素子４４０とにより構成されている。多層配線構造体の裏面には、半田ボール４２０が設けられている。第一の半導体チップ４１０と配線４０７との間は半田により接続され、第二の半導体チップ４３０と配線４０７との間はワイヤ４１２により接続されている。
【００２７】
第一の半導体チップ４１０および第二の半導体チップ４３０と、回路素子４４０とは、モールド樹脂４１５によりモールドされた構造となっている。半導体素子のモールドは、複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００２８】
ここで、第一の半導体チップ４１０と、前記の工程でダイシングした半導体チップ５３０を用いた第二の半導体チップ４３０は、接着層５１０を介して接着されている。ここで、第二の半導体チップ４３０は前記の方法で作製された半導体チップ５３０に相当する。第二の半導体チップ４３０の下面はプラズマ処理が施された面であり、そのプラズマ処理が施された面が接着層５１０に覆われており、第一の半導体チップ４１０に接着する際にはダイシングシート５１２をはがして露出させた面を接着する。そのため、第二の半導体チップ４３０の下面は接着層５１０に覆われたまま接着層５１０と第一の半導体チップ４１０の上面が接着するため、第二の半導体チップ４３０の下面はプラズマ処理されたままの清浄な状態に保たれる。また、プラズマ処理される面は素子形成面ではないため、素子自体はプラズマの影響を受けない。それゆえ、第一の半導体チップ４１０と第二の半導体チップ４３０の界面における密着性は良好な状態が保たれ、半導体装置の歩留まりおよび素子信頼性が向上する。
【００２９】
ソルダーレジスト層４０８、層間絶縁膜４０５およびモールド樹脂４１５を構成する材料は、それぞれ独立に樹脂材料を選択することができ、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、ＢＴレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、ＳｉＯ２などのフィラーや添加剤を添加してもよい。
【００３０】
接着層５１０は、ダイアタッチ用フィルムにより形成された接着層であってもよいし、ダイアタッチ用ペーストを塗布して形成された接着層であってもよい。接着層５１０として、ダイアタッチ用フィルムを用いる場合は、図３（ａ）において、半導体ウエハ５００の裏面にダイアタッチ用フィルムを貼付することで接着層５１０を形成し、その後、ダイアタッチ用フィルムにダイシングシート５１２を貼付する。接着層５１０として、ダイアタッチ用ペーストを用いる場合には、図３（ａ）において、半導体ウエハ５００の裏面にダイアタッチ用ペーストを塗布することで接着層５１０を形成し、その後、ダイアタッチ用ペーストにダイシングシート５１２を貼付する。
【００３１】
絶縁基材を構成する材料としては、エポキシ樹脂、ＢＴレジン、液晶ポリマー等が好ましく用いられる。こうした樹脂を用いることにより高周波特性や製品信頼性に優れる半導体装置が得られる。
【００３２】
この半導体装置は、図２（ｄ）の工程において、プラズマ処理により、第二の半導体チップ４３０の表面を改質し、接着層５１０との密着性に優れる表面に改質している。このため、第一の半導体チップ４１０とその上の第二の半導体チップ４３０との間の界面密着性が顕著に改善され、半導体装置の歩留まりおよび素子信頼性が向上する。
【００３３】
ここで、第一の半導体チップ４１０と第二の半導体チップ４３０とを接着層５１０を介して接着する際に、第一の半導体チップ４１０が第二の半導体チップ４３０と接する側の面をプラズマ処理することも可能である。この処理により、第一の半導体チップ４１０の素子がプラズマ処理の影響を受けるが、第一の半導体チップ４１０の表面が接着層５１０との密着性に優れる表面に改質される。このため、第一の半導体チップ４１０と第二の半導体チップ４３０との間の界面密着性が顕著に改善され、半導体装置の歩留まりが向上する。
【００３４】
第二の実施形態
図６は、接着層５１０を介して接着されている第一の半導体チップ４１０と第二の半導体チップ４３０とを、第一の半導体チップ４１０の下面を接着層５１０を介してソルダー
レジスト層４０８上に接着させた断面構造を示す図である。この半導体装置は、層間絶縁膜４０５および銅からなる配線４０７からなる配線層が複数層積層し、最上層にソルダーレジスト層４０８が形成された多層配線構造体と、その表面に形成された第一の半導体チップ４１０および第二の半導体チップ４３０と、ワイヤ４１２と、回路素子４４０とにより構成されている。多層配線構造体の裏面には、半田ボール４２０が設けられている。第一の半導体チップ４１０と第二の半導体チップ４３０との間、第一の半導体チップ４１０と配線４０７との間、および第二の半導体チップ４３０と配線４０７との間はワイヤ４１２により接続されている。
【００３５】
第一の半導体チップ４１０および第二の半導体チップ４３０と、回路素子４４０とは、モールド樹脂４１５によりモールドされた構造となっている。半導体素子のモールドは、複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００３６】
ここで、第一の半導体チップ４１０と第二の半導体チップ４３０とは、前述の方法で作製された半導体チップ５３０に相当する。第一の半導体チップ４１０の下面と第二の半導体チップ４３０の下面とはプラズマ処理が施された面であり、そのプラズマ処理が施された面が接着層５１０に覆われており、第二の半導体チップ４３０が第一の半導体チップ４１０に接着される際と、第一の半導体チップ４１０がソルダーレジスト層４０８上に接着される際とには、ダイシングシート５１２をはがして露出させた面を接着する。そのため、第二の半導体チップ４３０の下面は接着層５１０に覆われたまま、接着層５１０と第一の半導体チップ４１０の上面が接着されるため、第二の半導体チップ４３０の下面はプラズマ処理されたままの清浄な状態に保たれる。同様に、第一の半導体チップの下面は接着層５１０に覆われたまま、接着層５１０とソルダーレジスト層４０８が接着されるため、第一の半導体チップ４１０の下面はプラズマ処理されたままの清浄な状態に保たれる。また、プラズマ処理される面は素子形成面ではないため、素子自体はプラズマの影響を受けない。それゆえ、第一の半導体チップ４１０と第二の半導体チップ４３０の界面における密着性と、第一の半導体チップ４１０とソルダーレジスト層４０８の界面における密着性とは、良好な状態が保たれ、半導体装置の歩留まりおよび素子信頼性が向上する。
【００３７】
ソルダーレジスト層４０８、層間絶縁膜４０５およびモールド樹脂４１５を構成する材料は、それぞれ独立に樹脂材料を選択することができ、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。このうち、高周波特性に優れる液晶ポリマー、エポキシ樹脂、ＢＴレジン等のメラミン誘導体が好適に用いられる。これらの樹脂とともに、適宜、ＳｉＯ２などのフィラーや添加剤を添加してもよい。
【００３８】
接着層５１０は、ダイアタッチ用フィルムにより形成した接着層であってもよいし、ダイアタッチ用ペーストを塗布して形成した接着層であってもよい。接着層５１０として、ダイアタッチ用フィルムを用いる場合には、図３（ａ）において、半導体ウエハ５００の裏面にダイアタッチ用フィルムを貼付することで接着層５１０を形成し、その後、ダイアタッチ用フィルムにダイシングシート５１２を貼付する。接着層５１０として、ダイアタッチ用ペーストを用いる場合には、図３（ａ）において、半導体ウエハ５００の裏面にダイアタッチ用ペーストを塗布することで接着層５１０を形成し、その後、ダイアタッチ用ペーストにダイシングシート５１２を貼付する。
【００３９】
絶縁基材を構成する材料としては、エポキシ樹脂、ＢＴレジン、液晶ポリマー等が好ましく用いられる。こうした樹脂を用いることにより高周波特性や製品信頼性に優れる半導体装置が得られる。
【００４０】
この半導体装置は、図２（ｄ）の工程において、半導体チップ５３０に相当する第一の半導体チップ４１０と第二の半導体装置４３０とが、プラズマ処理により表面が改質され、接着層５１０との密着性に優れる表面に改質している。このため、ソルダーレジスト層４０８と第一の半導体チップ４１０との間の界面密着性と、第一の半導体チップ４１０と第二の半導体チップ４３０との間の界面密着性が顕著に改善され、半導体装置の歩留まりおよび素子信頼性が向上する。
【００４１】
ここで、第一の実施形態と同様に、第一の半導体チップ４１０と第二の半導体チップ４３０とを接着層５１０を介して接着する際に、第一の半導体チップ４１０が第二の半導体チップ４３０と接する側の面をプラズマ処理することも可能である。この処理により、第一の半導体チップの素子はプラズマ処理の影響を受けるが、第一の半導体チップ４１０の表面が接着層５１０との密着性に優れる表面に改質される。このため、第一の半導体チップ４１０と第二の半導体チップ４３０との間の界面密着性が顕著に改善され、半導体装置の歩留まりが向上する。
【００４２】
ここで、図７のように、接着層５１０を介しての接着の代わりに、第二の半導体チップ４３０の下面と第一の半導体チップ４１０の上面とを接触層５１１を介して接触させて、第一の半導体チップ４１０をソルダーレジスト層上に接着層５１０を介して接着させることも可能である。ここで、第一の半導体チップ４１０は上記の方法で作製された半導体チップ５３０に相当する。
【００４３】
また、第一の半導体チップ４１０を単独でソルダーレジスト層４０８上に接着層５１０を介して接着させることも可能である。ここで、第一の半導体チップ４１０は前記の方法で作製された半導体チップ５３０に相当する。第一の半導体チップ４１０の下面はプラズマ処理が施された面であり、そのプラズマ処理が施された面が接着層５１０に覆われており、ソルダーレジスト層４０８に接着される際には、ダイシングシート５１２をはがして露出させた面を接着する。そのため、第一の半導体チップ４１０の下面は接着層５１０に覆われたまま、接着層５１０とソルダーレジスト層４０８の上面が接着するため、第一の半導体チップ４１０の下面はプラズマ処理されたままの清浄な状態に保たれる。また、プラズマ処理される面は素子形成面ではないため、素子自体はプラズマの影響を受けない。それゆえ、第一の半導体チップ４１０とソルダーレジスト層４０８の界面における密着性は良好な状態が保たれ、半導体装置の歩留まりおよび素子信頼性が向上する。
【実施例】
【００４４】
実施例１
本実施例では、Ａｒプラズマ処理が施されたウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を、Ｑｕａｎｔｅｒａ  ＳＸＭ（ＰＨＩ社製）を用いたＸ線光電子分光法により測定した。ウエハとしてはシリコンを用い、研削、リンス洗浄した面にＡｒプラズマ処理を施した。また、測定の正確性を期すために、２枚のウエハＡとウエハＢを準備し、それぞれについて同様の処理を施して測定した。
【００４５】
ここで、Ａｒプラズマ処理の条件は、アルゴン１０ｓｃｃｍ、バイアスは無印加、ＲＦパワー：５００（Ｗ）、圧力：２０（Ｐａ）、処理時間：２０（ｓｅｃ）とした。
【００４６】
測定条件は以下のとおりである。
【００４７】
励起Ｘ線：ｍｏｎｏｃｈｒｏｍａｔｉｃ  ＡｌＫα１，２線（１４８６．６ｅＶ）
Ｘ線径：２００μｍ
光電子検出角度：４５°
データ処理は、中性炭素Ｃ１ｓのメインピーク位置を２８４．６０ｅＶに合わせた。このような条件で、Ａｒプラズマ処理が施されたウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を測定した。
【００４８】
実施例２
本実施例では、実施例１と同様の装置、同様の測定条件、同様のデータ処理により、Ｏ２プラズマ処理が施されたウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を、Ｑｕａｎｔｅｒａ  ＳＸＭ（ＰＨＩ社製）を用いたＸ線光電子分光法により測定した。ウエハとしてはシリコンを用い、研削、リンス洗浄した面にＯ２プラズマ処理を施した。
【００４９】
ここで、Ｏ２プラズマ処理の条件は、Ｏ２：１０ｓｃｃｍ、バイアスは無印加、ＲＦパワー：５００（Ｗ）、圧力：２０（Ｐａ）、処理時間：２０（ｓｅｃ）とした。
【００５０】
比較例１
本比較例では、実施例１と同様の装置、同様の測定条件、同様のデータ処理により、プラズマ処理が施されていないウエハ裏面の炭素、酸素、窒素、ケイ素の付着量を、Ｑｕａｎｔｅｒａ  ＳＸＭ（ＰＨＩ社製）を用いたＸ線光電子分光法により測定した。ウエハとしてはシリコンを用い、研削、リンス洗浄した。
【００５１】
図８および図９に、実施例１および実施例２、比較例１のウエハ裏面の炭素、酸素、窒素、ケイ素の付着量の測定結果を示す。
【００５２】
図８に示すように、実施例１および実施例２におけるウエハ裏面の炭素付着量は、比較例１のウエハ裏面の炭素付着量と比較して少なかった。また、同じ処理条件の２枚の間にはほとんど差異が見られなかった。このことにより、ウエハ裏面へのＡｒプラズマ処理、Ｏ２プラズマ処理は、ともにウエハ裏面の炭素付着量を減少させる効果があることがわかり、ウエハ裏面の密着性改善に効果があることがわかる。
【００５３】
また、図９に示すように、実施例１および実施例２におけるＣＯＯ（ＣＯＮ）成分について、比較例１のウエハ裏面のＣＯＯ（ＣＯＮ）成分と比較して増加していた。また、同じ処理条件の２枚の間にはほとんど差異が見られなかった。このことにより、ウエハ裏面のＡｒプラズマ処理、Ｏ２プラズマ処理は、ともにウエハ裏面のＣＯＯ（ＣＯＮ）成分を増加させる効果があることがわかり、ウエハ裏面の密着性改善に効果があることがわかる。
【００５４】
以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施の形態を変形可能なことはもちろんである。
【００５５】
たとえば、上記第一の実施形態及び第二の実施形態において、プラズマ処理に代えて紫外線処理を施してもよい。また、上記第一の実施形態および第二の実施形態において、半導体チップに代えて基板どうしの接着を実施したとしても、接着層５１０を介しての界面密着性について、同様の顕著な改善効果を得ることができる。
【図面の簡単な説明】
【００５６】
【図１】複数の半導体チップを積層したパッケージ構造を説明するための図である。
【図２】実施の形態に係る半導体装置の製造方法を説明するための図である。
【図３】実施の形態に係る半導体装置の製造方法を説明するための図である。
【図４】実施の形態に係る半導体装置の製造方法を説明するための図である。
【図５】実施の形態に係る半導体装置の構造を説明するための図である。
【図６】実施の形態に係る半導体装置の構造を説明するための図である。
【図７】実施の形態に係る半導体装置の構造を説明するための図である。
【図８】実施例の測定結果を示すための図である。
【図９】実施例の測定結果を示すための図である。
【符号の説明】
【００５７】
４０５  層間絶縁膜、４０７  配線、４０８  ソルダーレジスト層、４１０  第一の半導体チップ、４１２  ワイヤ、４１５  モールド樹脂、４２０  半田ボール、４３０  第二の半導体チップ、４４０  回路素子、５００  半導体ウエハ、５０１  素子形成面、５０２  素子層、５１０  接着層、５１１  接触層、５１２  ダイシングシート、５２０  半導体ウエハ、５２２  半導体チップ、５３０  半導体チップ。
【図１】
2008187203.tif 000003
【図２】
2008187203.tif 000004
【図３】
2008187203.tif 000005
【図４】
2008187203.tif 000006
【図５】
2008187203.tif 000007
【図６】
2008187203.tif 000008
【図７】
2008187203.tif 000009
【図８】
2008187203.tif 000010
【図９】
2008187203.tif 000011