(57)【要約】【課題】保持特性を向上させた強誘電体メモリ及びその製造方法を提供する。【解決手段】半導体基板１上に、絶縁体膜２、強誘電体膜３、及び金属膜４が順次積層された強誘電体メモリにおいて、強誘電体膜３の表面に中性ラジカルを照射することによって、強誘電体膜３の金属膜４との界面に、金属膜に対する強誘電体膜のポテンシャルバリアを増大させる改質層６を形成した。【選択図】図１
2008066471.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板(１)上に、絶縁体膜(２)、強誘電体膜(３)、金属膜(４)を順次積層してなる積層体(５)が形成され、前記半導体基板(１)は、前記積層体(５)の両側にソース領域(11)とドレイン領域(12)を具えている強誘電体メモリにおいて、
前記強誘電体膜(３)の金属膜(４)との界面(31)に、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアを増大させる改質層(６)が形成されていることを特徴とする強誘電体メモリ。
【請求項２】
前記改質層(６)は、強誘電体膜(３)の表面に中性ラジカルを照射することにより形成された請求項１に記載の強誘電体メモリ。
【請求項３】
前記強誘電体膜(３)は、酸化物系材料から形成されている請求項１又は２に記載の強誘電体メモリ。
【請求項４】
前記強誘電体膜(３)は、ＳｒＢｉ２Ｔａ２Ｏ９から形成されている請求項３に記載の強誘電体メモリ。
【請求項５】
半導体基板(１)上に、絶縁体膜(２)、酸化物系材料からなる強誘電体膜(３)、金属膜(４)を順次積層してなる積層体(５)が形成されており、前記強誘電体膜(３)の金属膜(４)との界面(31)に、金属膜(４)に対する強誘電体膜(３)へのポテンシャルバリアを増大させる改質層(６)が形成されている強誘電体メモリの製造方法であり、
絶縁体膜(２)の表面に強誘電体膜(３)を形成する第１工程と、
前記強誘電体膜(３)の表面に中性ラジカルを照射する第２工程と、
中性ラジカルが照射された前記強誘電体膜(３)上に金属膜(４)を形成する第３工程
とを有している強誘電体メモリの製造方法。
【請求項６】
前記中性ラジカルを、還元性を有するガスから生成する請求項５に記載の誘電体メモリの製造方法。
【請求項７】
前記ガスは、酸素ガス又は窒素ガスである請求項６に記載の強誘電体メモリの製造方法。
【請求項８】
第２工程において、中性ラジカル生成のためのプラズマを励起させる交流電力の出力を、中性ラジカル照射により強誘電体膜(３)が劣化しない範囲とする請求項５乃至請求項７の何れかに記載の強誘電体メモリの製造方法。
【請求項９】
第２工程において、強誘電体膜(３)の表面に中性ラジカルを照射する時間を、中性ラジカル照射により強誘電体膜(３)が劣化しない範囲とする請求項８に記載の強誘電体メモリの製造方法。
【請求項１０】
前記強誘電体膜(３)をＳｒＢｉ２Ｔａ２Ｏ９から形成し、第１工程において、有機金属分解法を用いて強誘電体膜(３)を成膜する請求項５乃至請求項９の何れかに記載の強誘電体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体膜の分極を利用して情報を記憶する強誘電体メモリ及びその製造方法に関するものである。
【背景技術】
【０００２】
強誘電体メモリは、不揮発性メモリの中では、動作が速く、且つ低消費電力である。特に、電界効果トランジスタのゲート絶縁膜に強誘電体膜を用いた構成であって、半導体基板上に、絶縁膜、強誘電体膜、金属膜が順次積層されたＭＦＩＳ(Metal−Ferroelectric−Insulator−Semiconductor)構造を具える強誘電体メモリは、強誘電体キャパシタと電界効果トランジスタとを組み合わせた構成の強誘電体メモリに比べて高集積化が可能である。更に、強誘電体キャパシタと電界効果トランジスタを組み合わせた強誘電体メモリでは読み出し時に情報が破壊されるが、ＭＦＩＳ構造を具える強誘電体メモリでは非破壊読み出しが可能である(例えば、特許文献１)。
【特許文献１】特開平９−１３９４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のＭＩＦＳ構造を有する強誘電体メモリにおいて、書き込まれたデータを保持出来る時間は、実用化の目安とされる１０年に比べて非常に短い。
そこで本発明は、保持特性を向上させた強誘電体メモリ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の強誘電体メモリは、半導体基板(１)上に、絶縁体膜(２)、強誘電体膜(３)、金属膜(４)を順次積層してなる積層体(５)が形成され、前記半導体基板(１)は、前記積層体(５)の両側にソース領域(11)とドレイン領域(12)を具えている強誘電体メモリであり、更に、前記強誘電体膜(３)の金属膜(４)との界面(31)に、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアを増大させる改質層(６)が形成されている。
【０００５】
上記本発明の強誘電体メモリは、電界効果トランジスタの絶縁膜に強誘電体膜(３)を用いた構成であり、金属膜(４)がトランジスタのゲート電極として機能する。
強誘電体メモリに情報を書き込むとき、金属膜(４)に正方向、或いは負方向のゲート電圧を印加する。強誘電体膜(３)の分極方向はゲート電圧の方向に揃えられ、強誘電体膜(３)の分極はゲート電圧が解除された後も保持される。強誘電体メモリに書き込まれた情報を読み出すとき、ソース領域(11)とドレイン領域(12)の間に電流を印加する。ソース領域(11)とドレイン領域(12)の間を流れる電流は、強誘電体膜(３)の分極方向により変化するので、電流の変化から、書き込まれた情報を破壊することなく読み出すことが出来る。
【０００６】
ところで、ゲート電圧が解除された後、強誘電体膜(３)に分極方向と逆向きの電界が生じている。そして、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアを越えて強誘電体膜(３)中に電荷が注入されることによって、強誘電体にリーク電流が流れる。
【０００７】
ゲート電圧の印加によって生成された強誘電体の分極は、リーク電流により減少する。そして、正方向のゲート電圧が解除された後の強誘電体の状態(オン状態)と、負方向のゲート電圧が解除された後の強誘電体の状態(オフ状態)は、同一の状態に向けて変化することとなる。そして、オン状態とオフ状態との分極量の差が限界値以下になると、情報の読み出しが出来なくなる。
【０００８】
そこで、上記本発明の強誘電体メモリによれば、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアが増大しているので、金属膜(４)から強誘電体膜(３)中への電荷注入が抑制され、強誘電体膜(３)中を流れるリーク電流を抑制することが出来る。リーク電流の減少によって、ゲート電圧によって生成された強誘電体膜(３)の分極が長期間保持され、従って、強誘電体メモリに書き込まれた情報を長期間保持することが出来る。
【０００９】
図１４のグラフは、従来の強誘電体メモリの保持特性と、従来の強誘電体メモリから、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアを０.１２ｅＶ増大させた場合の保持特性を示している。尚、従来の強誘電体メモリの保持特性は実測データであり、実線により示している。一方、ポテンシャルバリアを増大させた場合の保持特性は計算により得られたものであり、破線により示している。
【００１０】
図１４のグラフから分かる様に、従来の強誘電体メモリは、オン状態における強誘電体膜(３)の静電容量と、オフ状態における強誘電体の静電容量は、１日程度で略等しくなり、書き込まれた情報が消失している。これに対してポテンシャルバリア０.１２ｅＶを増大させた場合、オン状態の静電容量とオフ状態の静電容量が略等しくなるまでの時間は約１０年であり、保持特性が大幅に向上している。
【００１１】
具体的構成において、前記改質層(６)は、強誘電体膜(３)の表面に中性ラジカルを照射することにより形成された。
【００１２】
該具体的構成によれば、強誘電体膜(３)の表面に中性ラジカルを照射することによって、強誘電体膜(３)の表面仕事関数を増大させることが出来、強誘電体膜(３)の表面仕事関数が増大した結果、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアが増大する。
【００１３】
前記強誘電体膜(３)は酸化物系材料から形成されており、更に具体的にはＳｒＢｉ２Ｔａ２Ｏ９から形成されている。
【００１４】
上記本発明の強誘電体メモリの製造方法は、絶縁体膜(２)表面に強誘電体膜(３)を形成する第１工程と、前記強誘電体膜(３)の表面に中性ラジカルを照射する第２工程と、中性ラジカルが照射された前記強誘電体膜(３)上に金属膜(４)を形成する第３工程とを有している。
【００１５】
上記本発明の強誘電体メモリの製造方法によれば、強誘電体膜(３)の金属膜(４)との界面(31)に、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアを増大させる改質層(６)を形成することが出来る。
【００１６】
具体的構成において、前記中性ラジカルは還元性を有するガスから生成した。更に具体的には、前記ガスは、酸素ガス又は窒素ガスである。
【００１７】
好ましくは、中性ラジカル生成のためのプラズマを励起させる交流電力の出力は、中性ラジカル照射により強誘電体膜(３)が劣化しない範囲とする。又、好ましくは、第２工程において、強誘電体膜(３)の表面に中性ラジカルを照射する時間を、中性ラジカル照射により強誘電体膜(３)が劣化しない範囲とする。
【００１８】
具体的構成において、前記強誘電体膜(３)をＳｒＢｉ２Ｔａ２Ｏ９から構成し、第１工程において、有機金属分解法を用いて前記強誘電体膜(３)を成膜する。
【発明の効果】
【００１９】
本発明に係る強誘電体メモリ及びその製造方法によれば、書き込まれた情報が長期間保持される強誘電体メモリを提供することが出来る。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
本発明に係る強誘電体メモリは、図１に示す如く半導体基板(１)上に、絶縁体膜(２)、強誘電体膜(３)、金属膜(４)が順次積層された積層体(５)が設けられており、半導体基板(１)、絶縁体膜(２)、強誘電体膜(３)、及び金属膜(４)は、それぞれ、シリコン、ＳｉＯ２、ＳｒＢｉ２Ｔａ２Ｏ９、及びプラチナから構成されている。該強誘電体メモリは、電界効果トランジスタの絶縁膜に強誘電体膜(３)を用いた構成であり、金属膜(４)がトランジスタのゲート電極として機能することとなる。
半導体基板(１)は、ｎ型のシリコン基板を基体として、積層体(５)の両側にｐ型のソース領域(11)とドレイン領域(12)を具えている。尚、半導体基板(１)は、ｐ型のシリコン基板を基体として、ｎ型のソース領域(11)とドレイン領域(12)を具えていてもよい。
又、半導体基板(１)と強誘電体膜(３)との間に絶縁体膜(２)が介在しているが、これは、半導体基板(１)上に強誘電体膜(３)を直接形成すると、半導体基板(１)と強誘電体膜(３)との良好な界面特性が得られずトランジスタの特性が劣化するためである。尚、強誘電体膜(３)の厚さは４００ｎｍであり、絶縁体膜(２)の厚さは７.５ｎｍである。
【００２１】
更に、強誘電体膜(３)の金属膜(４)との界面(31)に、窒素ガス、或いは酸素ガスを用いた中性ラジカル照射により改質された改質層(６)が形成されている。後述の様に、強誘電体膜(３)の中性ラジカル照射による改質は、強誘電体膜(３)の金属膜(４)との界面(31)のみに施され、強誘電体膜(３)の殆どの部分は中性ラジカル照射による影響を受けていない。
【００２２】
次に、上記強誘電体メモリの製造方法について説明する。
先ず、半導体基板(１)として、ｎ型のシリコン基板を用意する。該半導体基板(１)は、ｐ型のソース領域(11)とドレイン領域(12)を具えており、半導体基板(１)の表面は、ＳｉＯ２からなる絶縁体膜(２)に覆われている。そして、絶縁体膜(２)上に強誘電体膜(３)を形成する。強誘電体膜(３)は、化学溶解法(chemical  solution  deposition：ＣＳＤ)法の１つである有機金属分解法(metal-organic-decomposition：ＭＯＤ)により成膜する。
【００２３】
ＳｒＢｉ２Ｔａ２Ｏ９(ＳＢＴ)からなる強誘電体膜(３)を成膜するために、先ず、有機溶媒中にＳＢＴの構成元素を含有する溶液(ＭＯＤ溶液)を作製する。ＭＯＤ溶液は、後の熱処理によりビスマス(Ｂｉ)が抜けることを考慮して、強誘電体膜(３)の所望の組成比に比べてビスマス(Ｂｉ)を１０％過剰に含有するものとした。
【００２４】
次に、ＭＯＤ溶液をスピンコーティングによって絶縁体膜(２)表面に塗布する塗布工程を行なう。塗布工程において、半導体基板(１)上の絶縁体膜(２)表面にＭＯＤ溶液を滴下した後、半導体基板(１)を５００ｒｐｍで５秒間回転させ、続いて回転速度を４０００ｒｐｍに上昇させて２５秒間回転させる。塗布工程の後、絶縁体膜(２)表面に塗布した膜を乾燥させる乾燥工程を行なう。乾燥工程において、塗布した膜を大気中で３分間１６０℃に加熱する。次に、乾燥させた膜を仮焼成する仮焼成工程を行なう。仮焼成工程において、乾燥させた膜を、急速熱処理(Rapid  Thermal  Annealing：ＲＴＡ)法を用いて酸素雰囲気中で３分間７００℃に加熱する。
【００２５】
引き続き、仮焼成後の膜の上に更にＭＯＤ溶液を塗布する塗布工程を行ない、更に塗布した膜についても、乾燥工程及び仮焼成工程を行なう。この様にして、仮焼成後の膜の上に更にＭＯＤ溶液を塗布する塗布工程を繰り返し、所望の膜厚の強誘電体膜(３)を作製する。通常、強誘電体膜(３)の膜厚を１６０ｎｍ乃至４００ｎｍとするためには、上記塗布工程を４〜１０回程度繰り返す。尚、２回目以降の仮焼成工程の温度は５００℃である。１回目の仮焼成工程の温度を７００℃とするのは、アモルファス構造のＳｉＯ２からなる絶縁体膜(２)の表面に強誘電体膜(３)を成膜するために、強誘電体膜(３)の核成長を促してシード層を形成するためである。シード層を形成することによって強誘電体膜(３)の結晶化が促進され、良好な強誘電特性を得ることが出来る。
所望の膜厚の強誘電体膜(３)を形成した後、この強誘電体膜(３)にアニールを施すアニール工程を行なう。該アニール工程において、強誘電体膜(３)を酸素雰囲気中で１時間７５０℃に加熱する。
【００２６】
その後、強誘電体膜(３)の表面に中性ラジカルを照射するラジカル処理工程を行なう。該ラジカル処理工程において、強誘電体膜(３)の表面に酸素、或いは窒素ガスから生成した中性ラジカルを照射する。
酸素ガスから生成した中性ラジカルを強誘電体膜(３)の表面に照射する酸素ラジカル処理工程において、半導体基板(１)、絶縁体膜(２)、及び強誘電体膜(３)の積層体を真空チャンバー内に配置する。真空チャンバー内の真空度は約９×１０−３Ｐａである。又、半導体基板(１)の裏面にヒータを取り付け、半導体基板(１)及び絶縁体膜(２)を介して強誘電体膜(３)を加熱する。このとき、半導体基板(１)の温度は４００℃である。一方、ラジカルを生成するラジカル源(エイコーエンジニアリング社製の誘導型ラジカルソース)は、図２に示す様に、石英製の放電管(７)を具えている。そして、プラズマ励起のための交流電力(71)の周波数と出力は、それぞれ１３.５６ＭＨｚ、３００Ｗである。
【００２７】
放電管(７)内に導入された酸素ガスはプラズマ化され、そして、放電管内(７)で生成されたラジカルは、放電管(７)の開口(70)から放出される。ラジカルが放射される開口(70)の両側には一対の金属板(72)(72)が配置されており、一対の金属板(72)(72)間には５００Ｖの電圧が印加されている。一対の金属板(72)(72)は、放電管(７)の開口(70)から放出されたイオンを捕らえるイオントラッパーとしての役割を果たし、強誘電体膜(３)表面には中性ラジカルのみが照射され、強誘電体膜(３)表面にイオンが照射されることはない。
【００２８】
一方、窒素ガスから生成した中性ラジカルを強誘電体膜(３)の表面に照射する窒素ラジカル処理工程において、窒素ラジカルを生成するラジカル源(ＳＶＴ  ＡＳＳＯＣＩＡＴＥ製  ｍｏｄｅｌ  ４.５３)は、熱分解窒化ホウ素(pyrolytic  boron  nitride:ＰＢＮ)製の放電管を具えている。又、窒素ラジカルを生成するラジカル源は、酸素ラジカルを生成するラジカル源と同様のイオントラッパーを有し、該イオントラッパーに印加される電圧は６５０Ｖである。そして、プラズマ励起のための交流電力の周波数と出力は、酸素ラジカル処理工程と同様、それぞれ１３.５６ＭＨｚ、３００Ｗである。
この様に、窒素ラジカルを生成する専用のラジカル源と、酸素ラジカルを生成する専用のラジカル源を用いることによって、窒素ラジカルへの酸素成分の混入を防止することが出来る。
【００２９】
窒素ラジカル処理工程においても、酸素ラジカル処理工程と同様に、半導体基板(１)、絶縁体膜(２)、及び強誘電体膜(３)の積層体を真空チャンバー内に配置し、ヒータにより強誘電体膜(３)を加熱する。真空チャンバー内の真空度とヒータによる加熱温度は、酸素ラジカル処理工程と同じである。
【００３０】
この様に、酸素ラジカル処理工程、窒素ラジカル処理工程の何れにおいても、強誘電体膜(３)表面にイオンが照射されることはない。又、窒素ラジカル処理工程において、ラジカル源からの発光を分光器により分析した結果、６００ｎｍ〜７００ｎｍ付近に分子状のラジカルに関連した発光が確認され、一方、７５０ｎｍ、８００ｎｍ付近に原子状のラジカルに関連した発光が確認された。従って、強誘電体膜(３)の表面には、原子状のラジカルと分子状のラジカルの両方が照射されていると考えられる。
【００３１】
酸素、或いは窒素ラジカル処理工程の後、強誘電体膜(３)の表面に金属膜(４)をスパッタ法により形成する。この結果、図１に示す如き強誘電体メモリが完成する。
【００３２】
強誘電体メモリに情報を書き込むとき、金属膜(４)に正方向、或いは負方向のゲート電圧を印加する。強誘電体膜(３)の分極方向はゲート電圧の方向に揃えられ、強誘電体膜(３)の分極はゲート電圧が解除された後も保持される。強誘電体メモリに書き込まれた情報を読み出すとき、ソース領域(11)とドレイン領域(12)の間に電流を印加する。ソース領域(11)とドレイン領域(12)の間を流れる電流は、強誘電体膜(３)の分極方向により変化するので、この電流の変化から、書き込まれた情報を破壊することなく読み出すことが出来る。
【００３３】
ところで、ゲート電圧が解除された後、強誘電体膜(３)に分極方向と逆向きの電界(抗電界)が生じ、金属膜(４)中の電荷が、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアを越えて、強誘電体膜(３)中に注入される場合がある。そして、金属膜(４)から強誘電体膜(３)中に電荷が注入されることにより、強誘電体膜(３)中にリーク電流が流れる。
【００３４】
ゲート電圧の印加によって生成された強誘電体膜(３)の分極は、リーク電流により減少し、正方向のゲート電圧が解除された後の強誘電体メモリの状態(オン状態)と、負方向のゲート電圧が解除された後の強誘電体メモリの状態(オフ状態)は、同一の状態に向けて変化する。そして、オン状態とオフ状態との分極量の差が限界値以下になると、強誘電体メモリに書き込まれた情報の読み出しが出来なくなる。
誘電体メモリの保持特性は、情報が書き込まれてから情報が読み出せなくなるまでの時間により決まる。
【００３５】
後述の様に、強誘電体膜(３)に窒素ラジカル処理を１０分間施した第１実施例の強誘電体メモリは、１０６秒以上の保持特性を示す。又、強誘電体膜(３)に酸素ラジカル処理を１０分間施した第２実施例の強誘電体メモリは、１０５以上の保持特性を示す。これに対して、強誘電体膜(３)にラジカルを照射しなかった比較例の強誘電体メモリの保持特性は、１０４秒程度である。この様に、第１及び第２実施例の強誘電体メモリの保持特性は、比較例の強誘電体メモリに比べて大幅に改善された。
この様な保持特性の改善は、強誘電体膜(３)に窒素、或いは酸素ラジカル処理を施したことにより、強誘電体膜(３)に何らかの変化が生じたためと考えられる。
【００３６】
次に、酸素、或いは窒素ラジカル処理による強誘電体膜の変化を調べるため、Ｘ線回折法(X-ray  diffraction：ＸＲＤ)、Ｘ線光電子分光法(X-ray  photoelectron  Spectroscopy：ＸＰＳ)、及び紫外線光電子収量分光法(ultraviolet  photo-yield  spectroscopy：ＵＶ−ＰＹＳ)を用いて酸素、或いは窒素ラジカル処理を施した強誘電体膜を分析した。尚、試料とした強誘電体膜は、図１に示す誘電体メモリ同様、半導体基板(１)上の絶縁体膜(２)の表面に形成されたものである。
【００３７】
先ず、Ｘ線回折法を用いて強誘電体膜を分析した結果を説明する。Ｘ線回折法を用いた分析によって、誘電体膜全体の平均的な結晶構造に関する情報が得られる。Ｘ線回折法において、強誘電体膜表面にＸ線ビームを照射し、強誘電体膜の結晶によって回折された回折線の角度(２θ)及び強度を測定した。
【００３８】
図３のグラフは、酸素ラジカル処理を２０分間施した強誘電体膜のＸ線回折パターン(ａ)、窒素ラジカル処理を６０分間施した強誘電体膜のＸ線回折パターン(ｂ)、及び、比較例としてラジカルを照射していない強誘電体膜のＸ線回折パターン(ｃ)を示す。各Ｘ線回折パターンを示すグラフの横軸は、回折線の角度に関する値(２θ／θ)を示し、縦軸は回折線の強度を示している。
【００３９】
図３からわかる様に、酸素ラジカル処理を施した強誘電体膜、窒素ラジカル処理を施した強誘電体膜、及びラジカルを照射していない強誘電体膜の何れに関しても、Ｘ線回折パターンにＳＢＴ(115)やＳＢＴ(200)等の複数のピークが現われており、これら強誘電体膜が多結晶構造であることを示唆している。そして、酸素、或いは窒素ラジカル処理を施した強誘電体膜のＸ線回折パターン(ａ)(ｂ)と、ラジカルを照射していない強誘電体膜のＸ線回折パターン(ｃ)との間に顕著な差異は現われていない。
【００４０】
しかしながら、窒素ラジカル処理を施した強誘電体膜のＸ線回折パターン(ｂ)は、他のＸ線回折パターン(ａ)(ｃ)に比べてＳＢＴ(115)のピーク強度が若干減少している。これは、強誘電体膜に窒素ラジカル処理を施した時間が６０分と長く、強誘電体膜を真空中で長時間加熱したことにより強誘電体膜が劣化したためと考えられる。
又、図示していないが、シード層を形成した強誘電体膜のＸ線回折パターンは、シード層を形成しなかった強誘電体膜のＸ線回折パターンに比べて、ＳＢＴ(115)のピーク強度が増大する。尚、強誘電体膜のシード層は、前述の様に、強誘電体膜の成膜工程において、第１回目の仮焼成温度を第２回目以降の仮焼成温度よりも高温にすることにより形成する。
【００４１】
以上のＸ線回折法による強誘電体膜の分析結果から、強誘電体膜全体の平均的な結晶構造は、酸素、或いは窒素ラジカル処理により変化しないと考えられる。
【００４２】
次に、Ｘ線光電子分光法を用いて強誘電体膜を分析した結果を説明する。Ｘ線光電子分光法を用いた分析によって、強誘電体膜の表面、及び表面近傍の構成元素と、その結合状態に関する情報が得られる。Ｘ線光電子分光法において、真空中で強誘電体膜表面にＸ線を照射し、光電効果により強誘電体膜表面から放出される光電子の運動エネルギーと強度を測定した。
【００４３】
図４のグラフは、酸素ラジカル処理を１０分間施した強誘電体膜のＸ線光電子分光スペクトルを示し、図５のグラフは、窒素ラジカル処理を１０分間施した強誘電体膜のＸ線光電子分光スペクトルを示す。各グラフの横軸は、光電子の運動エネルギーを示し、縦軸は強度を示している。
【００４４】
図４と図５のグラフに示されたＸ線光電子分光スペクトルは、強誘電体膜中に存在するビスマス４ｆ付近に由来する。又、図４と図５の各グラフは、強誘電体膜の表面でのＸ線光電子分光スペクトル、強誘電体膜の表面をアルゴンイオン(Ａｒ＋)により１０秒間エッチングした深さでのＸ線光電子分光スペクトル、及び、強誘電体膜の表面をアルゴンイオン(Ａｒ＋)により７０秒間エッチングした深さでのＸ線光電子分光スペクトルを示している。尚、強誘電体膜表面をエッチングするアルゴンイオン(Ａｒ＋)の加速電圧は４.５ｋＶである。
ところで、Ｘ線光電子分光スペクトルのピーク位置は、強誘電体膜表面の帯電によりずれるが、図４と図５のグラフに示すＸ線光電子分光スペクトルのピーク位置は、炭素の１ｓ軌道に関するピーク位置を理論値に揃えることにより補正されている。
【００４５】
図４と図５のグラフから、酸素ラジカル処理を施した強誘電体膜、窒素ラジカル処理を施した強誘電体膜の何れについても、強誘電体膜表面でのスペクトルにイオン化したビスマスに由来するピークが大きく出現している。このことから、酸素ラジカル処理を施した強誘電体膜、窒素ラジカル処理を施した強誘電体膜の何れについても、強誘電体膜表面のビスマスは十分酸化していると考えられる。
【００４６】
又、強誘電体膜表面を１０秒間エッチングした深さでのスペクトルにおいて、酸素ラジカル処理を施した強誘電体膜、窒素ラジカル処理を施した強誘電体膜の何れについても、強誘電体膜表面でのスペクトルに比べて、イオン化したビスマスに由来するピーク強度が減少し、金属的なビスマスに由来するピーク強度が増大している。このことから、強誘電体膜面を１０秒間エッチングした深さには、強誘電体膜の改質層が殆ど残っていないと考えられる。或いは、アルゴンイオンによるエッチングにより強誘電体膜中の酸素が選択的に除去された可能性も考えられる。
【００４７】
又、強誘電体膜表面を１０秒間エッチングした深さでのスペクトルにおいて、イオン化したビスマスに由来するピーク強度に対する金属的なビスマスに由来するピーク強度の比、即ちイオン化したビスマスの減少の割合は、酸素ラジカル処理を施した強誘電体膜に比べて、窒素ラジカル処理を施した強誘電体膜に大きく現われている。このことから、窒素ラジカル処理を施した強誘電体膜のラジカル照射により形成された改質層の厚さは、酸素ラジカル処理を施した強誘電体膜に比べて薄いと考えられる。或いは、窒素ラジカル処理を施した強誘電体膜は、酸素ラジカル処理を施した強誘電体膜に比べて、ビスマスと酸素の結合が弱い可能性も考えられる。
【００４８】
更に、強誘電体膜表面を７０秒間エッチングした深さでのスペクトルにおいて、酸素ラジカル処理を施した強誘電体膜、窒素ラジカル処理を施した強誘電体膜の何れについても、イオン化したビスマスに由来するピークが消滅している。このことから、強誘電体膜の改質層は、強誘電体膜面を７０秒間エッチングした深さまで達していないと考えられる。
尚、酸素ラジカル処理を２０分間施した強誘電体膜のＸ線光電子分光スペクトル形状は、酸素ラジカルを１０分間施した場合のスペクトルと略同じ傾向を示した。
【００４９】
以上のＸ線光電子分光法による強誘電体膜の分析結果から、強誘電体膜に酸素、或いは窒素ラジカル処理を施すことによって、強誘電体膜表面に極めて薄い改質層が形成されたと考えられる。
【００５０】
更に、紫外線光電子収量分光法による強誘電体膜の分析結果を説明する。紫外線光電子収量分光法を用いた分析によって、強誘電体膜の表面仕事関数に関する情報が得られる。
紫外線光電子収量分光法のスペクトルの測定において、真空中で強誘電体膜表面に紫外光を照射し、強誘電体膜の表面から放出された光電子を電子増倍管により検出した。強誘電体膜に照射する紫外光は、重水素ランプを光源として、フィルター(厚さ０.５ｍｍの合成石英)を通過することによって高次光の影響が除去され、その後、真空モノクロメータに入射して分光されたものである。
【００５１】
図６のグラフは、窒素ラジカル処理を１０分間施した強誘電体膜、窒素ラジカル処理を３０分間施した強誘電体膜、及び酸素ラジカル処理を１０分間施した強誘電体膜のそれぞれについて、紫外線光電子収量分光スペクトルを示している。又、比較例としてラジカルを照射していない強誘電体膜の紫外線光電子収量分光スペクトルも併せて示している。スペクトルを示すグラフの横軸は紫外光の光子エネルギーを示し、縦軸は、電子倍増管のゲート時間(１００ｍｓ)内でのパルスカウント数を２/５乗した値を示している。
【００５２】
この様に、紫外線光電子収量分光スペクトルを示すグラフの縦軸を、パルスカウント数を２/５乗した値として示すことによって、グラフに示されたスペクトル曲線から仕事関数を見積もることが出来る。即ち、ＳｒＢｉ２Ｔａ２Ｏ９の様な誘電体の量子効率は、試料(誘電体)に入射する光子エネルギー(Ｅ)から光電子放出のしきい値エネルギー(ＥＴ)引いた値の５/２乗に比例するので、スペクトル曲線を直線で近似することが出来、該近似直線の始点に対応する紫外光の光子エネルギーが仕事関数に相当する。
【００５３】
図６のグラフに示された紫外線光電子収量分光スペクトルから仕事関数を求めた結果、ラジカルを照射していない強誘電体膜の表面仕事関数が５.１４ｅＶであったのに対し、酸素ラジカル処理を１０分施した強誘電体膜の表面仕事関数は５.３２ｅＶ、窒素ラジカル処理を１０分間施した強誘電体膜の表面仕事関数は５.４８ｅＶ、そして、窒素ラジカル処理を３０分間施した強誘電体膜３の表面仕事関数は５.６０ｅＶであった。このことから、強誘電体膜に酸素、或いは窒素ラジカル処理を施すことによって、強誘電体膜の表面仕事関数が増大すると考えられる。特に窒素ラジカル処理を１０分間施した強誘電体膜の表面仕事関数は、酸素ラジカル処理を同じ時間施した強誘電体膜に比べても大きい。
【００５４】
尚、上記表面仕事関数の値は、強誘電体膜表面の帯電等に対処するための補正を行なっておらず、実際の値からずれている可能性がある。同時に行なったプラチナ板(厚さ０.１ｍｍ)の表面仕事関数の測定において、報告されているプラチナの表面仕事関数の値(５.３２ｅＶ)よりも約０.２ｅＶ低い値が得られた。しかしながら、ラジカル処理によって強誘電体膜の表面仕事関数が増大することに変わりはない。
【００５５】
この様に、強誘電体膜の表面仕事関数が増大することによって、図１に示す強誘電体メモリの金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアが増大する。尚、強誘電体メモリの金属膜(４)は、スパッタにより形成されたプラチナ薄膜であるが、金属膜(４)の仕事関数が上記プラチナ板の仕事関数に等しいと仮定すると、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアは、０.１〜０.５ｅＶ程度増大したこととなる。
【００５６】
以上の様な３つの手段による強誘電体膜の分析結果は、強誘電体膜に酸素、或いは窒素ラジカル処理を施すことによって、強誘電体膜表面に極めて薄い改質層が形成され、該改質層の存在によって強誘電体膜の表面仕事関数が増大していることを示唆している。
【００５７】
強誘電体膜の表面仕事関数が増大することによって、図７に示す様に、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアがφＢからφＢ＋Δφへと増大する。この様な誘電体メモリにおいて、金属膜(４)から強誘電体膜(３)中に電子が注入され難くなり、強誘電体膜(３)中を流れるリーク電流を抑制することが出来ると考えられる。
【００５８】
次に、強誘電体膜に酸素、或いは窒素ラジカル処理を施すことによって、強誘電体メモリのリーク電流が実際に抑制されることを調べた結果について説明する。
ここでは、図８に示す如き測定用素子(９)を作製した。該測定用素子(９)は、ｎ型シリコン基板(19)上に、絶縁体膜(29)、強誘電体膜(39)、上部電極膜(49)が順次積層されており、シリコン基板(19)の裏面に下部電極膜(59)が形成されている。測定用素子(９)のシリコン基板(19)は、前記強誘電体メモリのソース、及びドレイン領域を有していないが、絶縁体膜(29)、強誘電体膜(39)、及び上部電極膜(49)は、それぞれ前記強誘電体メモリの絶縁体膜、強誘電体膜、及び金属膜と同じ材料から構成され、厚さも同じである。尚、上部電極膜(49)は、直径約２００μｍの円形に形成されており、下部電極膜(59)はＡｕＳｂにより構成されている。
【００５９】
強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)を作製し、該測定用素子(９)の上部電極膜(49)と下部電極膜(59)との間に電圧を印加して、上部電極膜(49)と下部電極膜(59)との間を流れる電流を測定した。測定結果を図９のグラフに示す。該グラフの横軸は、図８に示す測定用素子(９)の上部電極膜(49)と下部電極膜(59)との間に印加した電圧を示し、縦軸は上部電極膜(49)と下部電極膜(59)との間を流れる電流密度を示している。
又、強誘電体膜(39)に酸素ラジカル処理を施した時間は、１０分、２０分、３０分である。尚、比較例として、強誘電体膜表面にラジカルを照射していない測定用素子についての測定結果も併せて示している。
【００６０】
図９のグラフからわかる様に、下部電極膜(59)に対して上部電極膜(49)に負の電圧を印加したとき、強誘電体膜(39)に酸素ラジカル処理を１０分間、或いは２０分間施した測定用素子(９)は、比較例の測定用素子に比べて電流が流れ難くなっている。このことから、強誘電体膜(39)に酸素ラジカル処理を１０分間、或いは２０分間施した測定用素子(９)において、上部電極膜(49)から強誘電体膜(39)への電子注入が抑制されたと考えられる。
【００６１】
一方、強誘電体膜(39)に酸素ラジカル処理を３０分間施した測定用素子(９)は、比較例の測定素子と同程度の電流が流れている。このことから、強誘電体膜(39)に酸素ラジカル処理を３０分間施すことにより強誘電体膜(39)が劣化し、上部電極膜(49)から強誘電体膜(39)への電子注入を抑制する効果が得られなくなったと考えられる。
【００６２】
又、下部電極膜(59)に対して上部電極膜(49)に正の電圧を印加したとき、強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)は、強誘電体膜表面にラジカルを照射していない比較例の測定用素子に比べて電流が流れ難くなっている。
このことから、強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)において、ホールによるリーク電流も抑制されていると考えられる。
【００６３】
又、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)を作製し、該測定用素子(９)の上部電極膜(49)と下部電極膜(59)との間に電圧を印加して、上部電極膜(49)と下部電極膜(59)との間を流れる電流を測定した。測定結果を図１０のグラフに示す。該グラフの横軸は、測定用素子(９)の上部電極膜(49)と下部電極膜(59)との間に印加した電圧を示し、縦軸は上部電極膜(49)と下部電極膜(59)との間を流れる電流密度を示している。又、強誘電体膜(39)に酸素ラジカル処理を施した時間は１０分である。尚、比較例として、強誘電体膜表面にラジカルを照射していない測定用素子の電気特性も併せて示している。
【００６４】
図１０のグラフからわかる様に、下部電極膜(59)に対して上部電極膜(49)に負の電圧を印加したとき、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)は、強誘電体膜表面にラジカルを照射していない比較例の測定用素子に比べて電流が流れ難くなっている。このことから、強誘電体膜(39)に窒素ラジカル処理を１０分間施した測定用素子(９)において、上部電極膜(49)から強誘電体膜(39)への電子注入が抑制されたと考えられる。
【００６５】
強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)は、下部電極膜(59)に対して上部電極膜(49)に正の電圧を印加したとき、強誘電体膜表面にラジカルを照射していない比較例の測定用素子に比べて電流が流れ難くなっている。このことから、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)において、ホールによるリーク電流も抑制されていると考えられる。
【００６６】
次に、強誘電体膜に酸素、或いは窒素ラジカル処理を施すことによる強誘電体膜の容量特性の変化を調べた結果について説明する。ここでは、上記測定用素子(９)を用い、上部電極膜(49)と下部電極膜(59)との間に電圧を印加して、測定用素子(９)の静電容量を測定した。
【００６７】
図１１のグラフは、強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)の容量特性を示している。該グラフの横軸は、測定用素子(９)の上部電極膜(49)と下部電極膜(59)との間に印加した電圧を示し、縦軸は測定用素子(９)の静電容量を示している。又、強誘電体膜(39)に酸素ラジカル処理を施した時間は、１０分、２０分、３０分である。又、比較例として、強誘電体膜の表面にラジカルを照射していない測定用素子の容量特性も併せて示している。
【００６８】
図１１のグラフからわかる様に、何れの測定用素子の容量特性も、反時計回りの強誘電体特性を示しており、１〜２Ｖ程度のメモリウィンドウ幅が得られている。
【００６９】
特に、強誘電体膜(39)に酸素ラジカル処理を２０分間施した測定用素子(９)について、下部電極膜(59)に対して上部電極膜(49)に負の電圧が印加された状態から正の電圧が印加された状態へと向かう静電容量の変化、及び下部電極膜(59)に対して上部電極膜(49)に正の電圧が印加された状態から負の電圧が印加された状態へと向かう静電容量の変化が、比較例の測定用素子に比べて急峻である。更に、強誘電体膜(39)に酸素ラジカル処理を２０分間施した測定用素子(９)は、比較例の測定用素子に比べてメモリウィンドウ幅が大きいという優れた特性を示している。
【００７０】
しかしながら、強誘電体膜(39)に酸素ラジカル処理を１０分、或いは３０分間施した測定用素子(９)のメモリウィンドウ幅は、比較例の測定用素子と略同じである。メモリウィンドウ幅は強誘電体膜(39)に生じる抗電界に比例しており、抗電界は強誘電体膜(39)のバルク的な性質に依存するため、酸素ラジカル処理による強誘電体膜(39)の表面のみの変化は、メモリウィンドウ幅に影響しないと考えられる。
【００７１】
ところで、強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)の静電容量の最大値は、何れの処理時間においても、比較例とする測定用素子の静電容量の最大値に比べて小さい。これは、強誘電体膜(39)に酸素ラジカル処理を施すことによって、強誘電体膜(39)に誘電率の低下した改質層が形成され、該改質層の厚さが数ｎｍ程度と非常に薄いことを示唆していると思われる。
【００７２】
図１２のグラフは、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)の容量特性を示している。該グラフの横軸は、測定用素子(９)の上部電極膜(49)と下部電極膜(59)との間に印加した電圧を示し、縦軸は測定用素子(９)の静電容量を示している。又、強誘電体膜(39)に窒素ラジカル処理を施した時間は、５分、１５分である。尚、比較例として、強誘電体膜の表面にラジカル照射をしていない測定用素子の容量特性も併せて示している。
【００７３】
図１２のグラフからわかる様に、何れの測定用素子の容量特性も、反時計回りの強誘電体特性を示しており、１〜２Ｖ程度のメモリウィンドウ幅が得られている。
【００７４】
ところで、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)の静電容量の最大値は、何れの処理時間においても、比較例とする測定用素子の静電容量の最大値に比べて小さい。これは、強誘電体膜(39)に窒素ラジカル処理を施すことによって、酸素ラジカル処理を施した場合と同様に、強誘電体膜(39)に誘電率の低下した改質層が形成され、該改質層の厚さが非常に薄いことを示唆していると思われる。
【００７５】
最後に、強誘電体膜に酸素、或いは窒素ラジカル処理を施したことによる強誘電体メモリの保持特性の変化を調べた結果について説明する。ここでは、図８に示す測定用素子(９)の静電容量の経時変化を調べた。測定用素子(９)は前記強誘電体メモリのソース、及びドレイン領域を有していないが、前記強誘電体メモリと同じ積層構造を有し、各層の材料と厚さも同じである。従って、測定用素子(９)の静電容量の経時変化は、強誘電体メモリの保持特性を示すと考えられる。
【００７６】
図１３のグラフは、強誘電体膜(39)に窒素ラジカル処理を１０分間施した測定用素子(９)の容量の経時変化(ａ)、強誘電体膜(39)に酸素ラジカル処理を１０分間施した測定用素子(９)の容量の経時変化(ｂ)を示している。更に比較例として、強誘電体膜表面にラジカルを照射していない測定用素子の容量の経時変化(ｃ)も併せて示している。
【００７７】
何れの測定用素子についても、オン状態は、下部電極膜(59)に対して上部電極膜(49)に＋６Ｖの電圧を０.１秒間印加した後の状態であり、オフ状態は、下部電極膜(59)に対して上部電極膜(49)に−６Ｖの電圧を０.１秒間印加した後の状態である。又、各測定素子のオン状態、及びオフ状態において、図１１及び図１２に示す各測定用素子の容量特性のメモリウィンドウ中心電圧が印加されている。尚、強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)のメモリウィンドウ中心電圧は０.７Ｖ、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)のメモリウィンドウ中心電圧は１Ｖ、比較例の測定用素子(９)のメモリウィンドウ中心電圧は０.５Ｖである。
【００７８】
比較例とする測定用素子の容量の経時変化(ｃ)において、オフ状態とオン状態の静電容量の差は、１０４秒程度で限界値以下となっている。一方、強誘電体膜(39)に酸素ラジカル処理を施した測定用素子(９)の容量の経時変化(ｂ)について、オフ状態とオン状態の静電容量の差が限界値以下となるまでの時間は１０５秒以上であり、更に、強誘電体膜(39)に窒素ラジカル処理を施した測定用素子(９)の容量の経時変化(ａ)について、オフ状態とオン状態の静電容量の差が限界値以下となるまでの時間は１０６秒以上である。
この様な測定用素子(９)についての測定結果から、図１に示す誘電体メモリにおいても、強誘電体膜(３)に窒素ラジカル処理を１０分間施した場合には、１０６秒以上の保持特性が得られ、又、強誘電体膜(３)に酸素ラジカル処理を１０分間施した場合には、１０５秒以上の保持特性が得られると考えられる。
【００７９】
以上の様に、強誘電体膜(３)に酸素、或いは窒素ラジカル処理を施すことによって、強誘電体膜(３)の表面に極めて薄い改質層(６)が形成され、この改質層(６)の存在により強誘電体膜の表面仕事関数が増大すると考えられる。強誘電体膜(３)の表面仕事関数が増大することによって、金属膜(４)に対する強誘電体膜(３)のポテンシャルバリアが増大する。そして、金属膜(４)から強誘電体膜(３)中に電子が注入され難くなり、強誘電体膜(３)中を流れるリーク電流が抑制されると考えられる。リーク電流の減少によって、ゲート電圧によって生成された強誘電体膜(３)の分極が長期間保持され、従って、強誘電体メモリに書き込まれた情報を長期間保持することが出来る。
【００８０】
しかしながら、強誘電体膜(３)に酸素、或いは窒素ラジカル処理を施す際、プラズマ励起のための交流電力の出力が大きい場合、又は、処理時間が長い場合に強誘電体膜(３)は劣化すると考えられる。図９に示す様に、強誘電体メモリのリーク電流を抑制する効果は、強誘電体膜に酸素ラジカル処理を施す時間を３０分とした場合に消滅した。これは、強誘電体膜の劣化によるものと考えられる。又、図１２に示す様に、強誘電体膜に窒素ラジカル処理を１５分間施した後のメモリウィンドウ幅は、処理前に比べて狭くなった。メモリウィンドウ幅は強誘電体膜のバルク的な性質に依存するので、１５分間の窒素ラジカル処理によって強誘電体膜の全体が劣化したと考えられる。更に、プラズマ励起のための交流電力の出力を増大させ、窒素ラジカル処理時間を長くした場合、メモリウィンドウは略消滅した。メモリウィンドウ幅が狭くなると、強誘電体メモリの特性が不安定になる可能性がある。
【００８１】
一方、プラズマ励起のための交流電力の出力が低すぎる場合には、ラジカルを生成することが出来ず、又、ラジカル処理時間が短すぎる場合には、強誘電体膜の表面仕事関数を増大させる効果が得られない。即ち、窒素、或いは酸素ラジカル処理は、強誘電体膜の表面仕事関数を増大させることが出来、且つ、強誘電体膜を劣化させない条件で行なうことが好ましい。
【００８２】
図９に示す様に、強誘電体膜に３０分間の酸素ラジカル処理を施した場合、リーク電流を抑制する効果が消失している。従って、酸素ラジカル処理の時間は、プラズマ励起のための交流電力の出力が３００Ｗである場合、１０分〜２０分であることが好ましい。この様な酸素ラジカル処理の最適条件は、物質表面を酸化するための一般的な酸素ラジカル処理条件と比較した場合、処理時間が短く、又、プラズマ励起のための交流電力の出力が低くてもよい。
【００８３】
一方、図１２に示す様に、強誘電体膜に１５分間の窒素ラジカル処理を施した場合、処理前に比べてメモリウィンドウ幅が狭くなっている。一方、図１１に示す様に、強誘電体膜に３０分間の酸素ラジカル処理を施した場合、メモリウィンドウ幅は処理前から変化しない。このことから、窒素ラジカル処理の最適条件は、酸素ラジカル処理の最適条件に比べても、処理時間が短く、又、プラズマ励起のための交流電力の出力が低くてもよいと考えられる。この様な酸素、或いは窒素ラジカル処理の条件は、プラズマ励起のための交流電力の出力に応じて処理時間を決めることが好ましい。
【００８４】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、強誘電体メモリの金属膜を構成する材料はプラチナに限定されない。又、強誘電体膜として、ＰｂＺｒｘＴｉ１−ｘＯ３等、他の酸化膜を採用することも可能である。又、酸素や窒素以外のガスを用いて強誘電体膜にラジカル処理を施すことも可能であり、例えば、水素ガス等を用いることが考えられる。しかし、アルゴンガス等、ハロゲン系のガスを用いても、強誘電体膜の表面仕事関数を増大させる効果は得られない。
【図面の簡単な説明】
【００８５】
【図１】本発明の強誘電体メモリの積層構造を示す一部破断斜視図である。
【図２】ラジカル処理工程を示す斜視図である。
【図３】強誘電体膜のＸ線回折パターンを示すグラフである。
【図４】酸素ラジカル処理を施した強誘電体膜のＸ線光電子分光スペクトルを示すグラフである。
【図５】窒素ラジカル処理を施した強誘電体膜のＸ線光電子分光スペクトルを示すグラフである。
【図６】強誘電体膜の紫外線光電子収量分光スペクトルを示すグラフである。
【図７】強誘電体膜と金属膜との界面のポテンシャルバリアの説明図である。
【図８】測定用素子の斜視図である。
【図９】強誘電体膜に酸素ラジカル処理を施した測定用素子の電気的特性を示すグラフである。
【図１０】強誘電体膜に窒素ラジカル処理を施した測定用素子の電気的特性を示すグラフである。
【図１１】強誘電体膜に酸素ラジカル処理を施した測定用素子の容量特性を示すグラフである。
【図１２】強誘電体膜に窒素ラジカル処理を施した測定用素子の容量特性を示すグラフである。
【図１３】測定用素子の静電容量の経時変化を示すグラフである。
【図１４】強誘電体メモリの保持特性を示すグラフである。
【符号の説明】
【００８６】
(１)  半導体基板
(２)  絶縁体膜
(３)  強誘電体膜
(４)  金属膜
(６)  改質層
【図１】
2008066471.tif 000003
【図２】
2008066471.tif 000004
【図３】
2008066471.tif 000005
【図４】
2008066471.tif 000006
【図５】
2008066471.tif 000007
【図６】
2008066471.tif 000008
【図７】
2008066471.tif 000009
【図８】
2008066471.tif 000010
【図９】
2008066471.tif 000011
【図１０】
2008066471.tif 000012
【図１１】
2008066471.tif 000013
【図１２】
2008066471.tif 000014
【図１３】
2008066471.tif 000015
【図１４】
2008066471.tif 000016