(57)【要約】【課題】突入電流に起因する回路素子の損傷等の不具合を未然に回避する。【解決手段】負荷への電源供給ラインに直列に配設されたインターロックスイッチ及び電流制限素子と、電流制限素子と並列に配設され、電流制限素子をバイパスさせるバイパス手段と、バイパス手段の導通状態を切り換える制御手段と、インターロックスイッチのオンを予測検知する予測検知手段と、を備えて構成され、制御手段は、予測検知手段がインターロックスイッチのオンを予測検知したとき、バイパス手段の導通を遮断させるようにした。【選択図】  図２
2008187782.tif 000002
【特許請求の範囲】
【請求項１】
負荷への電源供給ラインに直列に配設されたインターロックスイッチ及び電流制限素子と、前記電流制限素子と並列に配設され、前記電流制限素子をバイパスさせるバイパス手段と、前記バイパス手段の導通状態を切り換える制御手段と、を備えて構成され、前記制御手段によって前記バイパス手段の導通状態を切り換え制御することで前記負荷への突入電流の流入を抑制するようにした突入電流防止装置であって、
前記インターロックスイッチのオンを予測検知する予測検知手段をさらに備え、
前記制御手段は、前記予測検知手段が前記インターロックスイッチのオンを予測検知したとき、前記バイパス手段の導通を遮断させる
ことを特徴とする突入電流防止装置。
【請求項２】
前記制御手段は、予測検知手段が所定時間以上にわたりインターロックスイッチのオンを予測検知しないときには、バイパス手段を導通状態にする
ことを特徴とする突入電流防止装置。
【請求項３】
請求項１又は２に記載の突入電流防止装置であって、
前記インターロックスイッチは、前記負荷へとアクセスするための開閉部材が閉止された時にオンするものであり、
前記予測検知手段は、前記開閉部材に設けられ、該開閉部材の開閉動作を予測検知することを通じて、前記インターロックスイッチのオンを予測検知するものである
ことを特徴とする突入電流防止装置。
【請求項４】
請求項３記載の突入電流防止装置であって、
前記予測検知手段は、加速度センサである
ことを特徴とする突入電流防止装置。
【請求項５】
請求項１〜４のいずれかに記載の突入電流防止装置であって、
前記電流制限素子、前記バイパス手段、前記制御手段、及び前記予測検知手段を、一体にユニット化して構成した
ことを特徴とする突入電流防止装置。
【請求項６】
請求項１〜４のいずれかに記載の突入電流防止装置であって、
前記インターロックスイッチ、前記電流制限素子、前記バイパス手段、前記制御手段、及び前記予測検知手段を、一体にユニット化して構成した
ことを特徴とする突入電流防止装置。
【請求項７】
請求項１〜６のいずれかに記載の突入電流防止装置が搭載された画像形成装置であって、前記突入電流防止装置を、前記インターロックスイッチに連動して前記負荷への電源遮断を行う電源回路に適用した
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷への突入電流の流入を確実に抑制するための突入電流防止装置、及びかかる突入電流防止装置を搭載した画像形成装置に関する。
【背景技術】
【０００２】
例えば、複写機、プリンタ、ファクシミリ又はこれらの複合機を含む画像形成装置は、感光体を帯電させるための高電圧発生部、感光体を含む各部を駆動させる駆動部、トナー像を定着させるための高温発生部等を有している。これら各部における各種負荷への電源供給は、カバーまたはドアが開放されたときに通電を遮断するために、インターロックスイッチを介してなされる。かかる各種負荷が搭載された回路では、インターロックスイッチのオン直後に、同回路に設けられたコンデンサを充電するために一気に突入電流が流れ込み、回路素子に損傷を与えたり、電流の回り込みによる接地電位の不安定化に起因して誤動作を生じることがあった。
【０００３】
そうした回路素子の損傷等の不具合を解消するために、インターロックスイッチのオン直後には、電源供給ラインに電流制限抵抗を設けることで、この抵抗によって電流を消費させる一方で、所定時間経過後にはこの抵抗間を短絡させる技術が提案されている（特許文献１）。
【０００４】
特許文献１の技術によれば、インターロックスイッチのオン直後における突入電流に起因した回路素子の損傷等の不具合を解消することができる。
【０００５】
しかしながら、特許文献１の従来技術では、インターロックスイッチが短時間で繰り返しオン／オフされるような事態が生じると、負荷等へ突入電流が流入してしまう結果として、回路素子の損傷等の不具合を招来するおそれがあった。
【０００６】
かかる突入電流に起因した回路素子の損傷等の不具合は、次のような作用機序によって引き起こされる。すなわち、インターロックスイッチがオンされると、回路へ電源が投入され、同回路に設けられたコンデンサに電荷が蓄積される。その後、インターロックスイッチがオフされると、回路への電源が遮断される。このとき、前回のオン時から短時間で、インターロックスイッチが再びオンされると、コンデンサに充電されていた電荷が放電され、負荷等へ突入電流が流入してしまう結果として、回路素子の損傷等の不具合を招来してしまうおそれがあったのである。
【０００７】
【特許文献１】特開平５−１１１１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
解決しようとする問題点は、インターロックスイッチが短時間で繰り返しオン／オフされるような事態が生じると、回路素子の損傷等の不具合を招来するおそれがあった点である。
【課題を解決するための手段】
【０００９】
本発明は、インターロックスイッチが繰り返してオン・オフされるような事態が生じた場合であっても、突入電流に起因する回路素子の損傷等の不具合を未然に回避することを目的として、負荷への電源供給ラインに直列に配設されたインターロックスイッチ及び電流制限素子と、前記電流制限素子と並列に配設され、前記電流制限素子をバイパスさせるバイパス手段と、前記バイパス手段の導通状態を切り換える制御手段と、を備えて構成され、前記制御手段によって前記バイパス手段の導通状態を切り換え制御することで前記負荷への突入電流の流入を抑制するようにした突入電流防止装置であって、前記インターロックスイッチのオンを予測検知する予測検知手段をさらに備え、前記制御手段は、前記予測検知手段が前記インターロックスイッチのオンを予測検知したとき、前記バイパス手段の導通を遮断させることを最も主要な特徴とする。
【発明の効果】
【００１０】
本発明に係る突入電流防止装置は、負荷への電源供給ラインに直列に配設されたインターロックスイッチ及び電流制限素子と、前記電流制限素子と並列に配設され、前記電流制限素子をバイパスさせるバイパス手段と、前記バイパス手段の導通状態を切り換える制御手段と、前記インターロックスイッチのオンを予測検知する予測検知手段と、を備えて構成され、前記制御手段は、前記予測検知手段が前記インターロックスイッチのオンを予測検知したとき、前記バイパス手段の導通を遮断させ、これにより、インターロックスイッチのオン予測検知結果に基づいてバイパス手段の導通状態を適切に切り換えるようにしたので、従って、インターロックスイッチが繰り返してオン・オフされるような事態が生じた場合であっても、負荷への突入電流の流入を確実に抑制することが可能となる結果として、突入電流に起因する回路素子の損傷等の不具合を未然に回避することができる。
【発明を実施するための最良の形態】
【００１１】
突入電流に起因する回路素子の損傷等の不具合を未然に回避するといった目的を、予測検知手段がインターロックスイッチのオンを予測検知したとき、バイパス手段の導通を遮断させる制御手段により実現した。
【実施例】
【００１２】
以下、本発明に係る突入電流防止装置及び画像形成装置について、図面を参照しつつ詳細に説明する。なお、以下において、本発明に係る突入電流防止装置の一例として、同装置を画像形成装置の構成要素である電源回路に適用した例をあげて説明してゆく。
【００１３】
［突入電流防止装置が搭載された画像形成装置（第１実施例）］
図１は、本発明に係る突入電流防止装置が搭載された画像形成装置の主要部を示し、図２は、本発明に係る突入電流防止装置の回路構成例を示す。
【００１４】
図１に示すように、画像形成装置１１は、内部に収容された搬送ローラ１３等の各種負荷などにアクセスする際に開閉される開閉カバー（開閉部材）１５と、開閉カバー１５の開閉状態を検知することでオン／オフされるインターロックスイッチ１７と、搬送ローラ１３等の各種負荷へ電源供給するとともに、各種負荷への突入電流の流入を確実に抑制するための突入電流防止機能を有する負荷駆動制御回路１９と、を備えている。また、開閉カバー１５には、同カバー１５の開閉動作に伴って生じる加速度を検知するための加速度センサ（本発明の「予測検知手段」に相当）２１が設けられている。
【００１５】
一方、突入電流防止装置２３は、図２に示すように、電源回路２５と、搬送ローラ等負荷１３への電源供給ラインに直列に配設されたインターロックスイッチ１７及び電流制限抵抗２７（本発明の「電流制限素子」に相当）と、電流制限抵抗２７と並列に配設され、電流制限抵抗２７をバイパスさせるＦＥＴ（Field Effect Transistor : 電界効果トランジスタ）２９（本発明の「バイパス手段」に相当）と、ＦＥＴ２９の導通状態を切り換えるＣＰＵ３１（本発明の「制御手段」に相当）と、ＣＰＵ３１に接続された加速度センサ２１と、インターロックスイッチ１７とＣＰＵ３１間を結ぶ経路に配設された抵抗３３と、電源回路２５と並列に配設された、搬送ローラ等負荷１３、抵抗３５、及びコンデンサ３７と、を備えて構成されている。かかる構成を備えた突入電流防止装置２３は、加速度センサ２１による開閉ドア１５の動作を予測検知し、これにより、インターロックスイッチ１７のオンを予測検知したときには、ＣＰＵ３１によってＦＥＴ２９の導通を遮断させるように切り換え制御することで、搬送ローラ等負荷１３への突入電流の流入を未然に抑制するように機能する。
【００１６】
［第１実施例の効果］
第１実施例に係る突入電流防止装置２３によれば、加速度センサ２１によって開閉カバーの閉止動作を予測検知することを通じて、負荷１３への突入電流の流れ込みのおそれがあるとみなした場合には、ＦＥＴ２９を遮断させて電流制限抵抗２７を介在させ、これをもって突入電流対策とする一方で、加速度センサ２１が所定時間以上にわたり開閉カバーの閉止動作を予測検知しない場合には、負荷１３への突入電流の流れ込みのおそれがないものとみなして、ＦＥＴ２９を導通状態にして電流制限抵抗２７をバイパスさせることで負荷駆動制御回路１９における電圧降下を回避するようにしたので、従って、インターロックスイッチ１７が繰り返してオン・オフされるような事態が生じた場合であっても、負荷１３への突入電流の流入を確実に抑制することが可能となる結果として、突入電流に起因する回路素子の損傷等の不具合を未然に回避することができる。
【００１７】
［その他の実施例］
図３乃至図４は、本発明に係る突入電流防止装置のその他の実施例を示す回路構成図である。なお、その他の実施例の説明において、図２に示す突入電流防止装置２３と共通の部材には共通の符号を付し、その重複した説明を省略する。
【００１８】
その他の実施例に係る突入電流防止装置４１では、図３に示すように、加速度センサとして、加速度に応じて抵抗値の変化するセンサであって、加速度がゼロの時に抵抗値がほぼゼロになるようなセンサを採用するとともに、この加速度センサが所定時間以上にわたり開閉カバー１５の閉止動作を予測検知しない旨を内蔵の遅延回路が提示した場合には、ＦＥＴを導通状態にして電流制限抵抗をバイパスさせることで回路内における電圧降下を回避するように機能する突入電流防止回路４３を採用している。この実施例では、一体にユニット化された突入電流防止回路４３単独で、第１実施例に係る加速度センサ２１、電流制限抵抗２７、ＦＥＴ２９、及びＣＰＵ３１の役割を果たすので、これらの構成部材を省略しながら、初期の目的を達成することができる。
【００１９】
また、図４に示すように、上述した突入電流防止回路４３に、インターロックスイッチ１７をさらに一体化して組み込むように構成することで、別の突入電流防止回路４５を採用することもできる。かかる構成を採用すれば、インターロックスイッチ１７を開閉カバー１５側に取り付けて使用することができるようになる。
【００２０】
［その他］
本発明は、上述した実施例に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは技術思想に反しない範囲で適宜変更可能であり、そのような変更を伴う突入電流防止装置及び画像形成装置もまた、本発明における技術的範囲の射程に包含されるものである。
【００２１】
すなわち、本発明の第１実施例において、バイパス手段として、ＦＥＴ２９を例示して説明したが、本発明はかかる実施例に限定されるものではなく、例えば、トライアックやリレーなどを、バイパス手段として適宜使用することができる。
【００２２】
最後に、本発明実施例において、本発明に係る突入電流防止装置を、画像形成装置の電源回路に適用した例をあげて説明したが、本発明はかかる実施例に限定されるものではなく、例えば車両や自動車、又は家電機器などの、インターロックスイッチ付きの電源回路を搭載した広範囲にわたる電子機器に適用可能であることはいうまでもない。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る突入電流防止装置が搭載された画像形成装置の主要部を示す図である。
【図２】本発明に係る突入電流防止装置の回路構成例を示す図である。
【図３】本発明に係る突入電流防止装置のその他の実施例を示す回路構成図である。
【図４】本発明に係る突入電流防止装置のその他の実施例を示す回路構成図である。
【符号の説明】
【００２４】
１１  画像形成装置
１３  搬送ローラ（負荷）
１５  開閉カバー（開閉部材）
１７  インターロックスイッチ
１９  負荷駆動制御回路
２１  加速度センサ（予測検知手段）
２３  突入電流防止装置
２５  電源回路（電源）
２７  電流制限抵抗（電流制限素子）
２９  ＦＥＴ（バイパス手段）
３１  ＣＰＵ（制御手段）
３７  コンデンサ
【図１】
2008187782.tif 000003
【図２】
2008187782.tif 000004
【図３】
2008187782.tif 000005
【図４】
2008187782.tif 000006