(57)【要約】      （修正有）【課題】開口が密に形成された領域と、疎に形成された領域とが混在する場合に、疎密いずれの領域においても、十分なＤＯＦマージンを確保することができる半導体装置の製造方法を提案する。【解決手段】基板上の第１の領域に、第１の開口を有する第１のレジストパターンを形成し、該基板上の第２の領域に、第１の開口よりも開口幅が広い第２の開口を有する第２のレジストパターンを形成する工程と、該第２の領域にエネルギー線を照射する工程と、該第１の領域と該２の領域を含む表面に厚肉化材料を形成する工程と、該第１のレジストパターンと厚肉化材料との間のミキシングにより、第１の不溶解層を形成し、該第２のレジストパターンと厚肉化材料との間のミキシングにより、第１の不溶解層よりも厚さが厚い第２の不溶解層を形成する工程と、該第１の不溶解層および該第２の不溶解層を除く厚肉化材料を、選択的に除去する工程とを含む半導体装置の製造方法。【選択図】図３
2008096594.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の領域に、第１の開口を有する第１のレジストパターンを形成し、該基板上の第２の領域に、第１の開口よりも開口幅が広い第２の開口を有する第２のレジストパターンを形成する工程と、
該第２の領域にエネルギー線を照射する工程と、
該第１の領域と該２の領域を含む表面に厚肉化材料を形成する工程と、
該第１のレジストパターンと厚肉化材料との間のミキシングにより、第１の不溶解層を形成し、該第２のレジストパターンと厚肉化材料との間のミキシングにより、第１の不溶解層よりも厚さが厚い第２の不溶解層を形成する工程と、
該第１の不溶解層および該第２の不溶解層を除く厚肉化材料を、選択的に除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
該第１のレジストパターンと該第１の不溶解層をマスクとして、該基板をエッチングし、第３の開口を、また該第２のレジストパターンと該第２の不溶解層をマスクとして、該基板をエッチングし、第３の開口と開口幅が等しい第４の開口を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の開口と前記第２の開口を複数個有し、該第２の開口ピッチが、該第１の開口ピッチよりも広いことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第１の領域をメモリセルアレイ領域とし、該第２の領域を周辺回路領域及びロジック回路領域とすることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造に用いる微細レジストパターンを厚肉化させて、既存の露光装置の光源における露光限界（解像限界）を超えた微細開口部の形成を可能にする半導体装置の製造方法において、露光限界を超えた微細開口部を形成すると共に、露光の際のＤＯＦ（Depth of focus：焦点深度）マージも増大させる方法を提供するものである。
【背景技術】
【０００２】
半導体装置の分野においては、３年で約４倍の集積度の向上が進んでいる。この為、世代を追う毎に最小線幅が縮小され、パターンピッチも狭まっている。近年においては、量産開発レベルで最小線幅は４５ｎｍ、パターンピッチで１３０ｎｍに達しようとしている。
【０００３】
このように、微細化が非常に進んだ現状では、既存の光源を使った露光装置による微細パターンの描画は限界に近づいており、今後もこの傾向が続くと考えられる。この為、従来のリソグラフィ的な手法によらず、露光限界を超えることのできる微細パターンの形成方法が望まれていた。
【０００４】
既存の露光限界を超える微細開口部を形成する方法として、レジスト厚肉化材料を用いる方法が、特許文献１、特許文献２に開示されている。また厚肉化材料についても、例えば、特許文献３、特許文献４に開示されている。
【０００５】
図１を用いて従来の方法について説明する。図１（ａ）に示すように、半導体基板１０上に、層間絶縁膜２０を形成した後、表面の露光により酸が発生するレジスト膜３０を塗布する。
【０００６】
図１（ｂ）に示すように、所定の露光マスクを用い、通常の方法で露光と現像を行い、所定の位置にレジスト開口４０を形成する。
【０００７】
図１（ｃ）に示すように、レジスト開口４０を含むレジスト膜３０の表面に厚膜化材料５０を形成する。
【０００８】
図１（ｄ）に示すように、ベーク（加熱）を行い、レジスト膜３０と厚膜化材料５０の架橋あるいはミキシングを行って、レジスト３０と厚膜化材料５０の界面に不溶解層６０を形成する。
【０００９】
図１（ｅ）に示すように、厚膜化材料５０を選択的に除去し、レジスト開口４０の側壁に、不溶解層６０を残す。これにより、不溶解層６０の厚さ分、幅寄せされ口径が縮小された微細開口７０を形成する。
【００１０】
このように、従来の方法によれば、既存の露光装置の光源における露光限界を超えた微細開口７０の形成が可能になる。一方、見方を変えれば、以上の方法では、同一径の微細開口７０を形成するため、不溶解層６０の厚さ分、開口径の大きいレジスト開口４０を用いれば足りるので、その分、露光の際のＤＯＦマージンを大きく採れるという利点があると解釈することも可能である。
【００１１】
尚、ＤＯＦマージンとは、露光装置を用いて目的とする描画パターンを描画する際、必要とされる焦点深度の許容範囲のことを言い、また焦点深度とは、露光パターンにピントを合わせた時、焦点面を移動させても像が許容できる（ぼけない）距離を言う。ある特定の微細パターンを描画する為には、それに応じたＤＯＦマージンが必要であり、ＤＯＦマージンを広く採るほど、安定した微細パターンの描画が可能になる。
【００１２】
また、特許文献２には、リソグラフィでレジスト開口を形成した後、適当なマスクを用いることにより、半導体基板上を選択的に電子ビームで照射して、電子ビームが照射されたレジスト開口の部分と非照射のレジスト開口の部分を区別し、照射部分の厚肉化量（不溶解層の厚さ）を抑制して、電子ビームの照射部分と未照射部分で異なる寸法の微細開口または、不溶解層を形成する方法が開示されている。
【特許文献１】特許第3057879号公報
【特許文献２】特許第3189773号公報
【特許文献３】特開2006-30940号公報
【特許文献４】特許第3628010号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、上記従来の方法には、電子ビームの照射領域と非照射領域に、異なる寸法の微細開口７０を、異なる厚さの不溶解層６０を用いて形成する方法は記載されているが、電子ビームの照射領域と非照射領域に、最終的に同一径の微細開口７０を、異なる厚さの不溶解層６０を用いて形成する方法については記載されていない。また電子ビームの照射領域と非照射領域を、どのように作り分けるかについても記載されていない。
【００１４】
また、露光時におけるＤＯＦマージンの低下も深刻な問題になってきている。描画可能な最小線幅を決定付けるだけでなく、加工寸法のばらつきを通じて、半導体装置の性能や製造歩留りにも直接関わって来るので、ＤＯＦマージンを広げられる新たな改善方法が強く望まれていた。
【００１５】
また、半導体装置においては、一チップ上に、開口部が「密」に形成された領域と「疎」に形成された領域が共存している場合があり、このような場合においては、特にＤＯＦマージンの不足が深刻だった。これは以下の理由によるものであった。
【００１６】
例えば、図2に示すように、開口レジストパターンが隣接してアレイ状に配置されている場合、開口部をむやみに大きくすると、隣接する開口同士が接触してしまうため、最大厚肉化量（不溶解層６０の最大厚）Ｄmaxは、以下の式で制限されていた。
【００１７】
Ｄmax ＝(最小パターンピッチ−厚肉化後抜き寸法(微細開口径７０の口径))／２（式１）
このため、最小パターンピッチが狭く、開口が「密」に形成された領域では、厚肉化量を厚くできず、その結果、厚肉化前の露光寸法も大きくできないので、十分なＤＯＦマージンを得ることができなかった。
【００１８】
一方、最小パターンピッチが広く、開口が「疎」に形成された領域では、厚肉化量は厚くでき、その結果、厚肉化前の露光寸法を大きく出来るので、十分なＤＯＦマージンを確保できる可能性があるものの、従来の方法においては、チップ全域において一律の厚肉化量しか設定できないので、「密」の領域の薄い厚肉化量で決まってしまうことになり、結局、十分なＤＯＦマージンを確保できなかった。
【００１９】
このように、一チップ上に、開口が「密」に形成された領域と、「疎」に形成された領域が混在する場合には、疎密いずれの領域においても、十分なＤＯＦマージンを確保できず、問題となっていた。
【００２０】
また、以上のような微細レジスト開口は、一般的には、コンタクトプラグ形成用のエッチングマスクとして用いられる場合が多かった。この為、こうしたコンタクトプラグは、その場所と密度によらず、常に一定の口径で作られることが望まれていた。これには種々の理由があるが、例えば、以下のようなものである。
【００２１】
コンタクトプラグは、一般的には、微細レジスト開口をマスクに、絶縁膜をエッチンして形成する開口部の内部と表面に、ＣＶＤ（Chemical Vapor Deposition）法やスパッタ法を用いて金属材料を形成し、開口部以外の金属材料をＣＭＰ（Chemical Mechanical Polishing）等の方法で除去し形成されていた。特にＣＶＤ法やスパッタ法等による金属材料の開口内部への埋め込み状態は、絶縁膜開口部の口径に大きく影響され易く、場合によっては、内部に金属が埋め込まれず、「鬆」が形成されるなどして、コンタクトプラグ抵抗の異常を招いたり、断線したりする問題を生じていた。この為、埋め込み条件が一定となるよう同一径で形成されることが望まれていた。
【００２２】
本発明者は、開口が「密」に形成された領域と「疎」に形成された領域とが混在する場合に、疎密いずれの領域においても、十分なＤＯＦマージンを確保することができる半導体装置の製造方法を提案する。
【課題を解決するための手段】
【００２３】
特に、本発明者は、基板上の第１の領域に、第１の開口を有する第１のレジストパターンを形成し、該基板上の第２の領域に、第１の開口よりも開口幅が広い第２の開口を有する第２のレジストパターンを形成する工程と、該第２の領域にエネルギー線を照射する工程と、該第１の領域と該２の領域を含む表面に厚肉化材料を形成する工程と、該第１のレジストパターンと厚肉化材料との間のミキシングにより、第１の不溶解層を形成し、該第２のレジストパターンと厚肉化材料との間のミキシングにより、第１の不溶解層よりも厚さが厚い第２の不溶解層を形成する工程と、該第１の不溶解層および該第２の不溶解層を除く厚肉化材料を、選択的に除去する工程とを含む半導体装置の製造方法を提案する。
【発明の効果】
【００２４】
開口が「密」に形成される領域と「疎」に形成された領域が、一チップ上に混在して存在する場合においても、露光限界を超えた開口形成が可能になると共に、「疎」「密」両方の領域において、露光時におけるＤＯＦマージンを増大させることが可能になる。
【発明を実施するための最良の形態】
【００２５】
図３は、本発明の一実施例を、工程順模式断面図を用いて、順を追って説明したものである。ここでは、本発明を実施するに適したデバイスとして、「メモリデバイス」やメモリとロジックを一緒に搭載した所謂「メモリ＆ロジック混載デバイス」を例にとって説明を行うものとする。
【００２６】
まず、「メモリデバイス」と「メモリ＆ロジック混載デバイス」について、簡単に説明しておく。メモリデバイスは、トランジスタを始めとした記憶セルが「密」にアレイ状に配置されたメモリセルアレイと呼ばれる領域と、その周辺にあって、セルアレイヘの情報の書き込みや読み出し等をおこなう、比較的トランジスが「疎」に配置された、周辺回路と呼ばれる領域等から構成されている。
【００２７】
一方、メモリ＆ロジック混載デバイスでは、同一チップ上に、以上説明したメモリセルアレイと周辺回路から成るメモリデバイスが形成される他に、トランジスタが一般的には「疎」に配置されたロジック回路も一緒に搭載（混載）されて、一体として形成されている。従って、一般的には、以上のようなデバイスは、トランジスタ等が「密」に配置されたメモリセルアレイ領域と、トランジスタ等が「疎」に配置された周辺回路又はロジック回路領域の２つの領域で構成されていると見ることができる。
【００２８】
以上の点を考慮して、図３の左半分にはメモリセルアレイ領域１１を、また右半分の領域には周辺回路又はロジック回路領域１２を描いている。例えば、６５ｎｍノードの世代を例にとると、メモリセルアレイ領域１１におけるワード線間（ゲート線間）ピッチは１６０ｎｍであり、また周辺回路又はロジック領域１２におけるゲート配線間ピッチはおよそ１０００ｎｍである。
【００２９】
尚、設計によっては、周辺回路およびロジック回路領域の一部に、トランジスタ等が「密」に配置された領域が形成される場合もあるが、このような領域はメモリセルアレイ領域１１と同等に扱う。
【００３０】
以下、工程順に説明をする。図３（ａ）に示すように、半導体基板１０の表面に、通常の方法を用いて、素子分離領域１３、ゲート絶縁膜１４、ゲート電極１５、ソース・ドレイン不純物拡散領域１６等が形成され、さらにこれらの表面を覆うように層間絶縁膜２０がＣＶＤ法で形成され、その表面はＣＭＰ法を用いて平坦化されている。
【００３１】
さらにその表面には、例えばＡｒＦ（フッ化アルゴン）レジストが塗布され、ＡｒＦ露光装置を用いた通常の方法で、露光と現像が行われ、メモリセルアレイ領域１１に第１のレジスト開口４１が、また周辺回路又はロジック回路領域１２には第２のレジスト開口４２が形成される。
【００３２】
この第１のレジスト開口４１、第２のレジスト開口４２は、ソース・ドレイン不純物拡散領域１４やゲート電極１３に至るコンタクトプラグを形成する為のエッチングマスクとなるもので、トランジスタのサイズや密度にあわせて、メモリセルアレイ領域１１では「密」に、周辺回路又はロジック回路領域１２では「疎」に設けられている。  尚、ゲート電極に至るコンタクトプラグも存在するが、この断面図には現れておらず、同一の工程を経て同様に形成できるものであるので図は省略する。
【００３３】
尚、メモリセルアレイ領域１１に設けられる第１のレジスト開口４１の口径は９４ｎｍであり、開口ピッチは１６０ｎｍである。一方、周辺回路又はロジック回路領域に設けられる第２のレジスト開口４２の口径は１０７ｎｍであり、開口ピッチはおよそ１０００ｎｍである。
【００３４】
この第１のレジスト開口４１、第1のレジスト４２の口径サイズは、後に説明するように、第１の不溶解層６１と第２の不溶解層６２の厚さを考慮して、メモリセルアレイ領域１１における第1の微細開口７１と周辺回路又はロジック回路領域１２における第２の微細開口７２の口径が等しくなるように、予め適切に決められたものである。
【００３５】
次に、メモリセルアレイ領域１１を露光マスク９０覆った後、光１２０による全面露光を行い、周辺回路又はロジック回路領域１２の領域にのみ選択的に光１２０の照射を行う。この時の光１２０の波長は１９３ｎｍで露光量は２０／ｍＪである。
【００３６】
この結果、露光領域におけるレジスト３０の表面には、微量の酸が形成されたり、表面状態が疎水性から親水性に変わったり、又は親水性のレベルが変わったりする。また酸の発生と表面の親水性化が同時に起こる場合もある。 尚、こうした酸の生成や表面の親水性化は、後の工程で説明するレジスト２０と厚肉化材料５０との反応を促進させ、第２の不溶解層６２の厚さを厚くする役目を果たす。
【００３７】
図３（ｂ）に示すように、第１のレジスト開口４１、第２のレジスト開口４２を含むレジスト３０の全表面に、厚肉化剤５０を、スピン塗布法を用いて塗布する。例えば、厚肉化材料としては、２５℃の水１００ｇに対し、樹脂と水酸基を少なくとも２つ有する多価アルコール約０．１ｇを溶解する水溶液（特許文献３参照）を用い、１００〜３００ｎｍの厚さになるように塗布する。
【００３８】
次に、６０℃〜１５０℃の温度で、３０〜９０秒間、熱処理（ベーク）を行う。この結果、レジスト膜３０と厚肉化材料５０が反応して、その界面に、水やアルカリ溶液によって溶解され難い第１の不溶解層６１と第２の不溶解層６２が、各々第１のレジスト開口４１と第2のレジスト開口４２の表面に形成される。しかし、すでに述べたように、第２のレジスト開口４２の表面には、光１２０の照射により、酸が形成されたり、親水性化が起きたりしているので、この増進作用により、第１の不溶解層６１に比べて厚い第２の不溶解層６２が形成される。
【００３９】
この第２の不溶解層６２の厚さは、先におこなった選択露光の露光条件を変えることにより、レジスト膜３０表面に発生する酸の量や、表面の親水性レベルを変えることによって調整することが可能である。図４には、厚肉化量（第２の不溶解層６２の厚さ）と露光量との関係を示す。例えば、露光量を０〜２０／ｍＪの間で調整することにより、厚肉化量の２倍を１４ｎｍから２７ｎｍまで変えることが可能である。
【００４０】
すでに説明した通り、周辺回路又はロジック回路領域１２において照射された露光量は２０／ｍＪであるから、図４より、第２のレジスト開口４２における厚肉化量（第２の不溶解層６２の厚さ）の２倍は約２７ｎｍとなる。一方、メモリセルアレイ領域１１の第１のレジスト開口４１は、露光マスク１１０で覆われており、露光量ゼロの場合に相当するから、厚肉化量（第１の不溶解層６１の厚さ）の２倍は約１４ｎｍとなる。
【００４１】
したがって、「密」の領域（メモリセルアレイ領域１１）では開口径（第１の微細開口７１の口径）が９４−１４＝８０ｎｍで、「疎」の領域（周辺回路又はロジック回路領域１２）でも開口径（第２の微細開口７２の口径）が１０７−２７＝８０ｎｍとなる。
【００４２】
以上の様に、「疎」の領域と「密」の領域に適切な口径のレジスト開口を設け、「疎」の領域のみに、適切な露光量で光を選択に照射することによって、最終的に同一径のレジスト等よりなるマスクを「疎」「密」の両領域に設けることができる。
【００４３】
また、以上の方法は、ＤＯＦマージンを確保するという点からも極めて有効である。以下これについて図５を用いて説明する。
【００４４】
図５は、レジストとしてＡｒＦレジストを用い、ＡｒＦ装置を用いて露光（波長１９３ｎｍ）をおこなった場合の、ＤＯＦマージンとレジスト開口径との関係を示したものである。四角のプロットで、メモリセルアレイ領域１１に相当するパターンピッチが１６０ｎｍの場合を、また菱形のプロットで、周辺回路又はロジック回路１２に相当するパターンピッチが１０００ｎｍの場合を示す。
【００４５】
以上の実施例では、メモリセルアレイ領域１１において、第１の微細開口７１の口径８０ｎｍに対し、その元となる第１のレジスト開口４１は、口径９２ｎｍであり、第１の不溶解層６１の厚さの２倍、つまり１４ｎｍ分、予め大きく開口できることになる。つまり、その分、露光の際のＤＯＦマージンを大きくできる訳である。これは図５で見ると、Ａ点からＢ点に移動したことになり、ＤＯＦマージンを約０．０５／μｍ改善できたことになる。
【００４６】
一方、周辺回路又はロジック回路領域１２においては、第２の微細開口７２の口径８０ｎｍに対し、その元となる第２のレジスト開口４２は口径１０７ｎｍであり、第２の不溶解層６２の厚さの２倍、つまり２７ｎｍ分、予め大きく開口できることになる。つまり、その分、露光の際のＤＯＦマージンを大きくできることを意味している。これは図５で見ると、Ｃ点からＥ点に移動したことになり、ＤＯＦマージンを約０．０７／μｍ改善できたことになる。
【００４７】
また、上記以外の方法として、メモリセルアレイ領域１１と周辺回路又はロジック回路領域１２に、９４ｎｍで同径の第１のレジスト開口４１と第２のレジスト開口４２を設け、両領域の露光量を共にゼロとし、第１の不溶解層６１と第２の不溶解層６２の２倍の厚さを１４ｎｍと同じにして、第１のレジスト開口７１と第２のレジスト開口７２の径を共に８０ｎｍとする方法もある。
【００４８】
しかし、この方法によれば、メモリセルアレイ領域１１側は本発明の場合と同じであるが、周辺回路又はロジック回路領域１２におけるレジスト開口４２の形成においては、図５のＣ点をＤ点にずらしたことに相当し、ＤＯＦマージンを０．０３／μｍ下げたことになる。つまり、本発明による方法の方が優れており、メリットがあることを意味している。
【００４９】
また、更に別の方法として、メモリセルアレイ領域１１と周辺回路又はロジック回路領域１２に、１０７ｎｍで同径の第１のレジスト開口４１と第２のレジスト開口４２を設け、両領域の露光量を２０／ｍＪとし、第１の不溶解層６１と第２の不溶解層６２の２倍の厚さを２７ｎｍと同じにして、第１のレジスト開口７１と第２のレジスト開口７２の径を共に８０ｎｍとする方法も考えられる。
【００５０】
しかし、この方法によれば、周辺回路又はロジック回路領域１2側は本発明の場合と同じであるが、メモリセルアレイ１1におけるレジスト開口４1の形成においては、図５のA点をF点にずらしたことに相当し、ＤＯＦマージンを０．０７／μｍ下げたことになるばかりでなく、Ｆ点におけるＤＯＦマージンはゼロであるから、レジスト開口４１の描画自体が不可能であることを意味している。つまり、本発明による方法の方が優れており、メリットがあることを意味している。
【００５１】
次に、図３（ｃ）に示すように、第１のレジスト開口４１と第のレジスト開口４２が設けられたレジスト層３０、第１の不溶解層６１、第２の不溶解層６２を残し、厚肉化材料５０のみを選択的に除去する。レジスト層３０や第１の不溶解層６１、第２の不溶解層６２は、水やアルカリには溶解しないが、厚肉化材料５０は水やアルカリで溶解し易いので、厚肉化材料５０のみの選択除去が可能になる。例えば、２３℃の純水に３０秒間浸漬することによって選択除去が達成される。
【００５２】
この結果、メモリセルアレイ領域１１と周辺回路又はロジック回路領域１２に、レジスト膜３０中に形成された第１のレジスト開口４１、第２のレジスト開口４２と、これら開口の内壁に形成された第１の不溶解層６１、第２の不溶解層６２により、第１のレジスト開口４１、第２のレジスト開口４２よりも、各々第１の溶解層６１、第２の溶解層６２の厚さ分、口径が縮小された第１の微細開口７１と第２の微細開口７２が形成される。
【００５３】
すでに説明したように、第１のレジスト開口４１の口径が９４ｎｍ、第２のレジスト開口４２の口径が１０７ｎｍ、第１の不溶解層４１の２倍幅が１４ｎｍ、第２の不溶解層４２の２倍幅が３８ｎｍであることから、メモリセルアレイ領域１１に形成される第１の微細開口７１は８０ｎｍであり、また周辺回路又はロジック回路領域１２に形成される第２の微細開口７２の口径も８０ｎｍである。つまり、メモリセルアレイ領域１１と周辺回路又はロジック回路領域１２に同一開口径の第１の微細開口７１と第２の微細開口７２が形成されたことになる。
【００５４】
このように、メモリセルアレイ領域１１と周辺回路又はロジック回路領域１２に同一の開口径の第１の微細開口７１、第２の微細開口７２が形成されることは、すでに述べたように、やがてこの第１の微細開口７１、第２の微細開口７２をマスクに層間絶縁膜２０をエッチングし、同一径の第１のコンタクトプラグ９１、第２のコンタクトプラグ９２を形成、均一な電気特性を得る上から、たいへん都合の良いものである。
【００５５】
図３（ｄ）に示すように、同径の第１のレジスト開口４１、第２のレジスト開口４２が形成されたレジスト３０と第１の不溶解層６１、第２の不溶解層６２よりなる同径の第１の微細開口７１、第２の微細開口７２をマスクとして、層間絶縁膜２０のドライエッチングを通常の方法で行い、層間絶縁膜２０中に同径の第１のコンタクトプラグ開口８１、第２のコンタクトプラグ開口８２を形成する。
【００５６】
図３（ｅ）に示すように、レジスト膜３０及び第１の不溶解層６１、第２の不溶解層６２を除去する。この条件としては、通常のレジスト剥離の条件がそのまま適用できる。
【００５７】
図３（ｆ）に示すように、通常のＣＶＤ法およびスパッタ法で、第１のコンタクトプラグ開口８１、第２のコンタクトプラグ開口８２の開口内部と表面に、金属膜を埋め込むように形成した後、第１のコンタクトプラグ開口８１、第２のコンタクトプラグ開口８２以外の金属膜をＣＭＰ法で除去することにより、金属が埋め込まれた第１のコンタクトプラグ９１、第２のコンタクトプラグ９２が完成する。
【００５８】
第１のコンタクトプラグ開口８１、第２のコンタクトプラグ開口８２は同径サイズであるので、第１のコンタクトプラグ開口８１と第２のコンタクトプラグ開口８２における金属による埋め込み状態も均質であり、部分的に「鬆」が形成されて高抵抗になったり、断線を招いたりといった問題が発生することが無い。
【００５９】
その後、通常の方法を用いて、第１のコンタクトプラグ９１、第２のコンタクトプラグ９２に接続される第１の配線１０１、第２の配線１０２を形成し、更にこの上に必要に応じて、通常の方法で配線間コンタクトプラグを含む多層配線層を形成し（図示なし）、メモリデバイスおよびメモリ＆ロジックが完成する。
【００６０】
以上の方法は、メモリデバイスおよびメモリ＆ロジックデバイスについて記載されたが、一チップ上に低密度領域と高密度領域が混在する場合なら、どのような場合にも適用できるものである。例えば、高密度のロジック回路と低密度のアナログ回路、高密度化ロジック回路と高電圧のため高密度化できない低密度のロジック回路、高密度のアナログ回路と高電圧のため高集積化できない低密度のアナログ回路などである。
【００６１】
また、以上の方法は、ソース・ドレイン不純物拡散領域１６と第１の配線層１０１等を結ぶコンタクトプラグを例に採り説明したが、多層配線において上下の配線間を結ぶコンタクトプラグに対して適用されても良いものである。この場合においても疎密が存在する場合には、すでに説明のプラグと同様な適用が可能である。ただこの場合、下層のソース・ドレイン不純物拡散領域１６の変わりに下層配線層が、また配線層１０１の代わりに上層配線層が来ることになるが、コンタクトプラグ自体の形成方法に変わり無い。
【００６２】
また、以上の方法で、露光マスク１１０により露光領域と非露光領域を区分けする方法としては、すでに説明した点も含み、以下のような方法がある。１）小さい第１のレジスト開口４１が設けられた領域と、これに比して大きな第２のレジスト開口４２が設けられた領域との間で区分けする方法。２）複数の第１のレジスト開口４１が「密」に形成された領域と、これに比して複数の第２のレジスト開口４２が「疎」に形成された領域との間で区分けする方法。３）メモリセルアレイ領域１１と、周辺回路又はロジック回路領域１２との間で区分けする方法。
【００６３】
更にこれらの方法に加え、４）第１の微細開口８１あるいは第２の微細開口８２の口径（いずれも同径、以後単に「微細開口径」と表現）の３倍を目安のパターンピッチとし、この目安のパターンピッチよりも狭いピッチで開口が形成された領域と、この目安のパターンピッチも広いピッチで開口が形成された領域との間で区分けする方法を用いることもできる。
【００６４】
尚、目安のパターンピッチを、微細開口径７０の３倍とする根拠は以下通りである。すでに説明した最大厚肉化量Ｄmaxの式１の変形により、最小パターンピッチは次式で表せる。
【００６５】
最小パターンピッチ＝２×Ｄmax  +  微細開口径------（式２）。
【００６６】
Ｄmaxのバラツキを考慮して微細開口を安定して作る為には、すくなくともＤmax＜微細開口径が必要である。これを式２に代入すれば、パターンピッチ＜微細開口径×３となる。このパターンピッチを境に、狭ピッチ側では不溶解層６１の厚膜化が困難になり、また狭ピッチ側では不溶解層６１の厚悪化が容易になる。以上のことから、このパターンピッチを目安のパターンピッチとする方法も在り得る。
【００６７】
また、以上の方法は、周辺回路又はロジック回路領域１２のみを選択的に照射する光１２０として波長１９３ｎｍの光を用いたが、波長について限定されるものではなく、用いるレジスト３０や厚肉化材料５０との関係において、適する波長の光を適宜用いれば良い。
【００６８】
また光に限らず、電子線やその他の放射線もその代用として用いることができる。つまり、レジストにエネルギーを照射し、レジスト表面に酸を発生させたり、表面親水性化の変化を起こさせたりするものであれば良く、適切に選ばれたエネルギー線であれば何でも良い。
【００６９】
また、以上の方法では、一実施例として、特許文献３に開示の厚肉化材料５０を用いたが、これに限定されるものではなく、適宜、適する厚肉化材料５０を用いることができる。
【００７０】
また、以上の方法では、厚肉化材料５０を塗布後に熱処理を行い、レジスト３０の表面の酸の発生及び親水性の促進を行ったが、厚肉化材料塗布前に熱処理をおこなっても良い。塗布前であっても、熱処理によりレジスト表面の親水性をさらに増大させることができるので、効果がある。この場合の温度条件は、反応性及びレジストのガラス転移点温度から考えて、８０℃から１８０℃の間が適当である。
【００７１】
また、以上の方法では、厚肉化材料５０を塗布する前に光１２０の照射を行っているが、厚肉化材料５０の塗布後に行っても良い。しかし、厚肉化材料５０塗布後では、厚肉化材料５０により、露光波長の一部（特に紫外部）が吸収されてしまい、十分に効果が得られない場合があるので、できれば厚肉化材料塗布前の露光の方が望ましい。
【図面の簡単な説明】
【００７２】
【図１】従来技術の説明図である。
【図２】狭ピッチにおける厚肉化量制限を示す平面図である。
【図３】本発明の一実施例の工程順模式断面図である。
【図４】厚肉化量の露光量依存を示すグラフである。
【図５】ＤＯＦマージンのレジスト開口径依存を示すグラフである。
【符号の説明】
【００７３】
１０  半導体基板
１１  メモリセルアレイ領域
１２  周辺回路又はロジック回路領域
１３  素子分離
１４  ゲート絶縁膜
１５  ゲート電極
１６  ソース・ドレイン不純物拡散領域
２０  層間絶縁膜
３０  レジスト
４０  レジスト開口
４１  第１のレジスト開口
４２  第２のレジスト開口
５０  厚肉化材料
６０  不溶解層
６１  第１の不溶解層
６２  第２の不溶解層
７０  微細開口
７１  第１の微細開口
７２  第２の微細開口
８１  第１のコンタクトプラグ開口
８２  第２のコンタクトプラグ開口
９１  第１のコンタクトプラグ
９２  第２のコンタクトプラグ
１０１  第１の配線
１０２  第２の配線
１１０  露光マスク
１２０  光
【図１】
2008096594.tif 000003
【図２】
2008096594.tif 000004
【図３】
2008096594.tif 000005
【図４】
2008096594.tif 000006
【図５】
2008096594.tif 000007