(57)【要約】【課題】充電回路の負荷側における無駄な電力消費を極力小さくし、効率の良い充電を可能とする。【解決手段】スイッチ駆動回路部２１は、オンタイム制御回路部５０から出力されるスイッチ素子１１をオンからオフへ切り換えるオフタイミング信号と、オフタイム制御回路部３０から出力されるスイッチ素子１１をオフからオンへ切り換えるオンタイミング信号とに基づいて、スイッチ素子１１をオン・オフ駆動し、それによって、第２巻線１４に接続されたキャパシタ１６の充電を可能とする一方、キャパシタ１６の充電電圧が所定電圧に達した際に負荷電圧検出部４０から出力される信号によって充電動作が強制的に停止されるようになっている。【選択図】図１
2008283742.tif 000002
【特許請求の範囲】
【請求項１】
トランスの一次側の主巻線と直列に接続されたスイッチ素子のオン・オフを繰り返して前記主巻線に印加される電源電圧を断続し、前記トランスの２次側に配設された２次巻線に誘起される電圧によって当該２次巻線に接続されたキャパシタの充電を行うよう構成されてなる充電回路であって、
前記トランスには、前記２次巻線の誘起電圧に比例した同一極性の電圧を誘起する補助巻線が設けられる一方、
前記スイッチ素子のオン時間を制御するオンタイム制御回路部と、
前記スイッチ素子のオフ時間を制御するオフタイム制御回路部と、
前記オンタイム制御回路部と前記オフタイム制御回路部の出力信号に基づいて、前記スイッチ素子をオン・オフ駆動するスイッチ駆動回路部と、を具備し、
前記オンタイム制御回路部は、前記スイッチ素子に流れる電流が所定電流値に達したことを実質的に検出した際に、前記スイッチ素子をオンからオフへ切り換えるオフタイミング信号を出力し、
前記オフタイム制御回路部は、前記補助巻線の電圧が所定電圧を下回ったことを検出した際に、前記スイッチ素子をオフからオンへ切り換えるオンタイミング信号を出力するよう構成されてなることを特徴とする充電回路。
【請求項２】
前記スイッチ駆動回路部は、前記オフタイム制御回路部によりオンタイミング信号が出力されてから、前記オンタイム制御回路部によりオフタイミング信号が出力されるまでの間、前記スイッチ素子をオン状態とする一方、
前記オンタイム制御回路部によりオフタイミング信号が出力されてから、前記オフタイム制御回路部によりオンタイミング信号が出力されるまでの間、前記スイッチ素子をオフ状態とするよう構成されてなることを特徴とする請求項１記載の充電回路。
【請求項３】
オンタイム制御回路部は、スイッチ素子と直列接続された電流検出用抵抗器を有し、当該電流検出用抵抗器における電圧降下が、所定電圧に達したことを検出した際に、オフタイミング信号を出力するよう構成されてなることを特徴とする請求項２記載の充電回路。
【請求項４】
前記キャパシタの充電電圧に基づいて、前記スイッチ駆動回路部の動作を強制停止せしめる負荷電圧検出回路部を具備し、
当該負荷電圧検出回路部は、前記補助巻線の電圧に基づいて、前記キャパシタの充電電圧が所定の充電電圧に達したことを検出した際に、前記スイッチ駆動回路部の動作を強制的に停止せしめるよう構成されてなることを特徴とする請求項１乃至請求項３いずれか記載の充電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性素子を充電するための充電回路に係り、特に、ストロボ装置などに適し、消費電力の低減等を図ったものに関する。
【背景技術】
【０００２】
ストロボ装置などに適する充電回路としては、従来から種々の回路が提案されており、特に、近年は、充電時間の短縮等の利点があることからフライバック型の充電回路が多く提案され、また、実用化されている（例えば、特許文献１等参照）。
【特許文献１】特開２００５−３４７０２９号公報（第４−１２頁、図１−図７）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のフライバック型の充電回路は、一般に回路構成が複雑で、部品点数が多くなるため、回路故障に対する高い信頼性を確保することが難しく、高価格化するという問題がある。
また、従来のフライバック型の充電回路であって、スイッチング素子のスイッチング周波数が固定式のものにあっては、従来の集積回路素子を用いて回路構成できるという利点があるが、ストロボ装置における容量負荷のように０Ｖから数百Ｖに至る広範な電圧範囲の充電を必要とするものに対しては、必要な電力を供給することができず、十分な充電ができないことがあるという問題がある。
【０００４】
さらに、従来回路において、負荷電圧（充電電圧）の監視は、負荷側に設けた分圧抵抗器により得られる分圧電圧や、負荷電圧で動作するツェナーダイオードにより得られるツェナー電圧を監視する構成であるため、分圧抵抗器やツェナーダイオードにおける無駄な電力消費が大きく、効率の良い充電ができないという問題があった。
【０００５】
本発明は、上記実状に鑑みてなされたもので、負荷側における無駄な電力消費を極力小さくし、効率の良い充電を行うことができる充電回路を提供するものである。
本発明の他の目的は、集積回路部品を用いて回路構成することができ、従来に比して回路構成の簡素化と共に部品点数の削減を図ることのできる充電回路を提供することにある。
本発明の他の目的は、負荷側と実質的に絶縁状態で負荷電圧の監視が可能な充電回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記本発明の目的を達成するため、本発明に係る充電回路は、
トランスの一次側の主巻線と直列に接続されたスイッチ素子のオン・オフを繰り返して前記主巻線に印加される電源電圧を断続し、前記トランスの２次側に配設された２次巻線に誘起される電圧によって当該２次巻線に接続されたキャパシタの充電を行うよう構成されてなる充電回路であって、
前記トランスには、前記２次巻線の誘起電圧に比例した同一極性の電圧を誘起する補助巻線が設けられる一方、
前記スイッチ素子のオン時間を制御するオンタイム制御回路部と、
前記スイッチ素子のオフ時間を制御するオフタイム制御回路部と、
前記オンタイム制御回路部と前記オフタイム制御回路部の出力信号に基づいて、前記スイッチ素子をオン・オフ駆動するスイッチ駆動回路部と、を具備し、
前記オンタイム制御回路部は、前記スイッチ素子に流れる電流が所定電流値に達したことを実質的に検出した際に、前記スイッチ素子をオンからオフへ切り換えるオフタイミング信号を出力し、
前記オフタイム制御回路部は、前記補助巻線の電圧が所定電圧を下回ったことを検出した際に、前記スイッチ素子をオフからオンへ切り換えるオンタイミング信号を出力するよう構成されてなるものである。
かかる構成において、前記スイッチ駆動回路部は、前記オフタイム制御回路部によりオンタイミング信号が出力されてから、前記オンタイム制御回路部によりオフタイミング信号が出力されるまでの間、前記スイッチ素子をオン状態とする一方、
前記オンタイム制御回路部によりオフタイミング信号が出力されてから、前記オフタイム制御回路部によりオンタイミング信号が出力されるまでの間、前記スイッチ素子をオフ状態とするよう構成されてなるものが好適である。
また、前記オンタイム制御回路部は、スイッチ素子と直列接続された電流検出用抵抗器を有し、当該電流検出用抵抗器における電圧降下が、所定電圧に達したことを検出した際に、オフタイミング信号を出力するよう構成されてなるものが好適である。
さらに、前記キャパシタの充電電圧に基づいて、前記スイッチ駆動回路部の動作を強制停止せしめる負荷電圧検出回路部を具備し、
当該負荷電圧検出回路部は、前記補助巻線の電圧に基づいて、前記キャパシタの充電電圧が所定の充電電圧に達したことを検出した際に、前記スイッチ駆動回路部の動作を強制的に停止せしめるよう構成されてなるものを設けるようにするとさらに好適である。
【発明の効果】
【０００７】
本発明によれば、キャパシタの充電電圧の変化をトランスの補助巻線を介して検出できるような構成としたので、従来と異なり、負荷側と実質的に絶縁された回路構成として安全性を確保することができると共に、負荷側（キャパシタ側）における無駄な電力消費が極力少なく、効率の良い充電ができる。
また、一次側の電流を実質的に監視し、オフタイミング信号を生成するように構成したので、従来と異なり、一次側での過大なピーク電流の発生を回避でき、安全性の高い回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における充電回路の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における充電回路Ｓは、例えば、ストロボ装置における充電回路などに適するもので、電力送達回路部２０と、負荷電圧検出部４０とに大別されて構成されたものとなっている。
【０００９】
電力送達回路部２０は、容量性負荷へ電力供給を行うもので、本発明の実施の形態においては、トランス１０と、スイッチ素子１１とを有すると共に、オンタイム制御回路部５０と、オフタイム制御回路部３０と、スイッチ駆動回路部２１と、起動制御回路部２２とを有して構成されたものとなっている。
【００１０】
本発明の実施の形態におけるトランス１０は、いわゆるフライバックトランスが用いられており、１次側とされる主巻線１２と、２次側とされる第２巻線１４とを有すると共に、補助巻線１３が一次側に配された構成を有してなるものである。かかる構成において、主巻線１２と第２巻線１４は、誘起電圧が互いに反対の極性を示すように配される一方、補助巻線１３は、第２巻線１４と同一極性となるように配されたものとなっており、補助巻線１３には、第２巻線１４に発生する電圧に比例した同一極性の電圧が発生するようになっている。
なお、図１において、各巻線１２、１３、１４の巻始め側には、黒丸が付されている。
【００１１】
本発明の実施の形態においては、主巻線１２は、その巻始め側が入力電圧印加端子７０に接続される一方、他端側がスイッチ素子１１の一端に接続されている。
本発明の実施の形態において、スイッチ素子（図１においては「Ｑ１」と表記）１１には、ｎｐｎ型トランジスタが用いられており、そのコレクタに上述の主巻線１２の他端が接続されたものとなっている。
【００１２】
一方、第２巻線１４は、その巻始め側に容量性負荷としてのキャパシタ１５の一端が接続されると共に、グランドに接続される一方、他端側には、出力ダイオード１５のアノードが接続されており、この出力ダイオード１５のカソードがキャパシタ１５の他端に接続されたものとなっている。
また、補助巻線１３は、その巻始め側がグランドに接続される一方、他端側は、後述するようにオフタイム制御回路部３０と負荷電圧検出部４０の所定箇所に接続されたものとなっている。
【００１３】
一方、スイッチ素子１１の他端、すなわち、ｎｐｎ型トランジスタのエミッタは、次述するようにオンタイム制御回路部５０に接続される一方、ベースは、後述するスイッチ駆動回路部２１の出力段に接続されたものとなっている。
【００１４】
本発明の実施の形態におけるオンタイム制御回路部５０は、スイッチ素子１１をオンからオフへ切り換えるタイミングに所定レベルの信号（オフタイミング信号）、すなわち、本発明の実施の形態においては、論理値Ｈｉｇｈに相当する信号を生成、出力するように構成されたものである。
具体的には、かかるオンタイム制御回路部５０は、電流検出用抵抗器５２とオフタイム検出コンパレータ５３とを有して構成されたものとなっており、電流検出用抵抗器５２の一端は、スイッチ素子１１の他端、すなわち、ｎｐｎ型トランジスタのエミッタに接続されたものとなっている。
【００１５】
そして、この電流検出用抵抗器５２とスイッチ素子１１をなすｎｐｎ型トランジスタのエミッタとの接続点は、オフタイム検出コンパレータ５３の一方の入力端子に接続されている。
また、オフタイム検出コンパレータ５３の他方の入力端子には、オフタイミング信号の出力タイミングを定める基準となる所定電圧Ｖoffが印加されている。
そして、オフタイム検出コンパレータ５３の出力端子は、後述するスイッチ駆動回路部２１の第１のラッチ３３のリセット端子Ｒに接続されている。
【００１６】
次に、オフタイム制御回路部３０は、スイッチ素子１１をオフからオンに切り換えるタイミングに所定レベルの信号（オンタイミング信号）、すなわち、本発明の実施の形態においては、、論理値Ｈｉｇｈに相当する信号を生成、出力するよう構成されたものである。
本発明の実施の形態におけるオフタイム制御回路部３０は、補助巻線１３と、オフタイム検出コンパレータ３７とを有して構成されたものとなっている。
【００１７】
オフタイム検出コンパレータ３７の一方の入力端子には、補助巻線１３の巻始めと反対側の端部が接続されており、先に述べたように第２巻線１４に生ずる電圧に比例した同一極性の電圧がオフタイム検出コンパレータ３７の一方の入力端子に印加されるようになっている。また、オフタイム検出コンパレータ３７の他方の入力端子には、オンタイミング信号の出力タイミングを定める基準となる所定電圧Ｖonが印加されている。
そして、オフタイム検出コンパレータ３７の出力端子は、後述するスイッチ駆動回路部２１のＯＲ３１の一方の入力端子に接続されたものとなっている。
【００１８】
スイッチ駆動回路部２１は、オンタイム制御回路部５０の出力信号と、オフタイム制御回路図３０の出力信号とに基づいて、スイッチ素子１１をオン、オフするための信号を生成、出力するものである。
かかるスイッチ駆動回路部２１は、２入力ＡＮＤ３４と、第１のラッチ（図１においては「ラッチＡ」と表記）３３と、第１のワンショット（図１においては「ＳＨＯＴ−１」と表記）３２と、２入力ＯＲ３１とを有して構成されたものとなっている。
【００１９】
以下、スイッチ駆動回路部２１の回路接続について説明すれば、まず、２入力ＯＲ３１の一方の入力端子には、既に述べたようにオフタイム制御回路部３０を構成するオフタイム検出コンパレータ３７の出力端子が接続される一方、他方の入力端子には、後述する起動制御回路部２２の第２のワンショット４１の出力端子が接続されたものとなっている。
そして、２入力ＯＲ３１の出力端子は、第１のワンショット３２の入力段に接続されている。
【００２０】
第１のワンショット３２の出力端子は、第１のラッチ３３のセット端子Ｓに接続されている。
第１のラッチ３３は、その出力端子Ｑが２入力ＡＮＤ３４の一方の入力端子に接続されており、この２入力ＡＮＤ３４の他方の入力端子には、後述する負荷電圧検出部４０の出力信号が印加されるようになっている。
そして、２入力ＡＮＤ３４の出力端子は、ｎｐｎ型トランジスタを用いてなるスイッチ素子１１のベースに接続されている。
【００２１】
負荷電圧検出部４０は、負荷電圧、すなわち、キャパシタ１６の充電電圧が所望する所定電圧に達したことを検出し、スイッチ素子１１のオン、オフ動作を停止せしめるよう構成されたものである。
本発明の実施の形態における負荷電圧検出部４０は、オフタイム制御回路部３０と共用される補助巻線１３と、負荷電圧検出コンパレータ４４と、第２のラッチ（図１においては「ラッチＢ」と表記）４２と、第１及び第２の分圧抵抗器４５，４６を主たる構成要素として構成されたものとなっている。
【００２２】
かかる負荷電圧検出部４０において、第１及び第２の分圧抵抗器４５，４６は、直列接続された状態で補助巻線１３と並列接続されており、第１及び第２の分圧抵抗器４５，４６の相互の接続点は、負荷電圧検出コンパレータ４４の一方の入力端子に接続されている。
そして、負荷電圧検出コンパレータ４４は、他方の入力端子に所定電圧Ｖｌが印加される一方、出力端子は、第２のラッチ４２のリセット端子Ｒに接続されている。ここで、所定電圧Ｖｌは、キャパシタ１６の充電電圧が所望する電圧に達したか否かを判定するための基準電圧である。
【００２３】
第２のラッチ４２は、そのセット端子Ｓに後述する起動制御回路部２２を構成する第２のワンショット４１の出力段が接続される一方、出力端子Ｑは、先に述べたようにスイッチ駆動回路部２１の２入力ＡＮＤ３４の他方の入力端子に接続されたものとなっている。
【００２４】
次に、起動制御回路部２２について説明すれば、この起動制御回路部２２は、充電回路Ｓ全体の起動時及び停止時の動作を制御するための信号を、外部から印加される制御信号に基づいて生成、出力するものである。
本発明の実施の形態における起動制御回路部２２は、第２のワンショット４１を用いて構成されたものとなっており、この第２のワンショット４１の入力段には、外部からの制御信号(CONT)が制御信号印加端子６０を介して印加されるようになっている。
また、第２のワンショット４１は、２つの出力段を有するものとなっており、後述するように入力段への制御信号に応じて同一の出力信号がそれぞれ出力されるようになっている。
なお、上述した回路構成において、ＡＮＤ、ＯＲ、ラッチ、ワンショット、コンパレータなどは、公知・周知の半導体集積回路化されたものを用いるのが好適である。
【００２５】
次に、上記構成における動作について、図２に示された波形図を参照しつつ説明する。なお、図２において、「ＶB」は、スイッチ素子１１のベース電圧、「Ｉpri」は、主巻線１２を流れる電流、「Ｖi」は、電流検出用抵抗器５２とスイッチ素子１１のエミッタとの接続点の電圧、「ＶCE」は、スイッチ素子１１のコレクタ・エミッタ間電圧、「Ｉsec」は、キャパシタ１６の充電電流、「Ｖ13」は、補助巻線１３に生ずる電圧、「Ｖdiv」は、第１及び第２の分圧抵抗器４５，４６の相互の接続点における電圧、「ＣＯＮＴ」は、制御信号印加端子６０に外部から印加される制御信号、「Ｑ（ラッチＢ）」は、第２のラッチ４２の出力端子Ｑにおける出力信号、をそれぞれ意味するものとする。
【００２６】
まず、電源の立ち上げ時、すなわち、入力電圧印加端子７０に所定の電源電圧が印加された直後において、トランス１０の主巻線１２及び第２巻線１４に流れる電流は零である。
制御信号印加端子６０には、論理値Ｈｉｇｈに相当する所定の電圧信号が外部から印加される（図２の（Ｊ）参照）。
【００２７】
主巻線１２の電流が零であるため、電流検出用抵抗器５２における電圧降下は生ぜず、この電流検出用抵抗器５２とオフタイム検出コンパレータ５３の一方の入力端子との接続点における電圧Ｖiは殆ど零であるため、オフタイム検出コンパレータ５３の出力は、論理値Ｌｏｗに相当するレベルである。
一方、論理値Ｈｉｇｈの制御信号の印加によって、第２のワンショット４１がトリガされ、所定のパルス幅の論理値Ｈｉｇｈに相当する信号（ワンショット信号）が２つの出力段からそれぞれ出力される。
【００２８】
第２のワンショット４１からのワンショット信号は、スイッチ駆動回路部２１の２入力ＯＲ３１を介して第１のワンショット３２と、負荷電圧検出部４０の第２のラッチ４２のセット端子Ｓに、それぞれ入力される。
それによって、第１のワンショット３２がトリガされて同様にワンショット信号が出力されて、第１のラッチ３３のセット端子Ｓへ入力され、第１のラッチ３３からは、論理値Ｈｉｇｈに相当する信号が出力されることとなる。
【００２９】
一方、第２のラッチ４２においても、第２のワンショット４１からのワンショット信号によりセットされて、論理値Ｈｉｇｈに相当する信号が出力されることとなる（図２の（Ｋ）参照）。
その結果、２入力ＡＮＤ３４からは、論理値Ｈｉｇｈに相当する信号がスイッチ素子１１のベースに印加されるため、スイッチ素子１１はオン状態となる（図２の（Ａ）、（Ｃ）及び（Ｆ）参照）。
【００３０】
スイッチ素子１１がオン状態となることで、スイッチ素子１１のコレクタ電位が０Ｖ付近に引き下げられ、主巻線１２に電位差を生ずるために電流が流れ始める（図２の（Ｄ）参照）。
この主巻線１２を流れる電流の発生により、電流検出用抵抗器５２に電圧降下Ｖiを生じ、電流の増加と共に電圧が上昇してゆくこととなる（図２の（Ｄ）及び（Ｅ）参照）。
【００３１】
そして、電圧Ｖiが、オフタイム検出コンパレータ５３の所定の基準電圧Ｖoffに達すると、オフタイム検出コンパレータ５３からは論理値Ｈｉｇｈに相当する信号が出力され、第１のラッチ３３がリセットされて論理値Ｌｏｗに相当する信号が出力される。このため、２入力ＡＮＤ３４からは、論理値Ｌｏｗに相当する信号が出力され、スイッチ素子１１がオフとされることとなる（図２の（Ａ）、（Ｃ）、（Ｅ）及び（Ｆ）参照）。
その結果、主巻線１２に流れる電流は零となる（図２の（Ｄ）参照）。
このように、本発明の実施の形態においては、スイッチ素子１１に流れる電流を、検出用抵抗器５２に生ずる電圧降下に変換し、基準電圧Ｖoffとの比較を行うことにより、スイッチ素子１１を流れる電流が所定電流値に達したか否かの判定が実質的に行われるようになっている。
【００３２】
一方、第２巻線１４には、スイッチ素子１１のオフにより主巻線１２に流れる電流が停止すると、その巻始め側（図１において黒丸が付された側）が高電位側となるように電圧が生じ、これにより出力ダイオード１５が導通してキャパシタ１６への充電電流が流れ始める（図２の（Ｇ）参照）。
ここで、第２巻線１４に生ずる電圧は、負荷であるキャパシタ１６の電圧と、出力ダイオード１５の順方向電圧Ｖｆとにより定まるものである。
【００３３】
この第２巻線１４における電圧の発生に伴い補助巻線１３にも、第２巻線１４の巻数と補助巻線１３の巻数との比に応じた電圧が発生する。
第２巻線１４に流れる電流は、キャパシタ１６への充電が進み第２巻線１４の電圧が低下してゆくのに伴い減少してゆき、その電圧と共に０に漸近してゆく（図２（Ｇ）参照）。
また、補助巻線１３における電圧も同様に０Ｖへ漸近してゆく。
そして、補助巻線１３の電圧Ｖ13がオンタイム検出コンパレータ３７の基準電圧Ｖonを下回ると（図２の（Ｈ）参照）、オンタイム検出コンパレータ３７からは、論理値Ｈｉｇｈに相当する電圧が出力され、それによって、第１のワンショット３２がトリガされて、論理値Ｈｉｇｈに相当する信号が出力される。
【００３４】
そして、第１のラッチ３３が第１のワンショット３２からの論理値Ｈｉｇｈに相当する信号によりセットされるため、第１のラッチ３３からは、論理値Ｈｉｇｈに相当する信号が出力されて、２入力ＡＮＤ３４の一方の入力端子に入力される。２入力ＡＮＤ３４の他方の入力端子には、第２のラッチ４２からの論理値Ｈｉｇｈに相当する信号が印加され続けているため（図２の（Ｋ）参照）、スイッチ素子１１のベースには論理値Ｈｉｇｈに相当する信号が印加され、スイッチ素子１１は、再びオン状態とされることとなる（図２（Ａ）、（Ｃ）及び（Ｆ）参照）。
【００３５】
このようにして、オンタイム制御回路部５０とオフタイム制御回路図３０とから交互に繰り返して出力される信号に基づいて、スイッチ駆動回路部２１によりスイッチ素子１１がオン状態とオフ状態を繰り返すよう駆動され、キャパシタ１６の充電電圧（負荷電圧）は、スイッチ素子１１のオン、オフの繰り返しに伴い徐々に上昇してゆくこととなる（図２の（Ａ）及び（Ｂ）参照）。
なお、スイッチ素子１１がオン状態となる期間（時間）は、主巻線１２に印加される電圧が一定であるため、スイッチ素子１１がオンとなる度毎に変動することはなく、ほぼ一定であるのに対して、スイッチ素子１１がオフ状態となる期間（時間）は、キャパシタ１６の充電が進行するに伴い徐々に短くなるものとなっている（図２の（Ａ）参照）。
【００３６】
そして、上述のようなスイッチ素子１１のオン、オフの繰り返しは、次述する負荷電圧検出部４０の動作によって停止されるようになっている。
まず、第１及び第２の分圧抵抗器４５，４６の相互の接続点の電圧Ｖdivは、スイッチ素子１１がオフ状態にある間、正極性の電圧として現れるが、その大きさは、キャパシタ１６への充電が進行するに伴い徐々に上昇してゆくものとなる（図２の（Ｉ）参照）。
【００３７】
そして、この電圧Ｖdivが、所定電圧Ｖlを越えると、負荷電圧検出コンパレータ４４から論理値Ｈｉｇｈに相当する信号が出力され、第２のラッチ４２がリセットされるため、第２のラッチ４２の出力端子Ｑには、論理値Ｌｏｗに相当する信号が出力されることとなる（図２の（Ｉ）及び（Ｋ）参照）。
その結果、２入力ＡＮＤ３４からは、第１のラッチ３３の出力状態に関わらず、論理値Ｌｏｗに相当する信号が出力され、スイッチ素子１１のベースに印加されるため、スイッチ素子１１は強制的にオフ状態とされ、キャパシタ１６の充電が完了することとなる（図２の（Ａ）、（Ｂ）、（Ｉ）及び（Ｋ）参照）。
【００３８】
ここで、キャパシタ１６の充電電圧は、第２巻線１４と補助巻線１３との巻数比、第１及び第２の分圧抵抗器４５，４６の分圧比、出力ダイオード１５の順方向電圧の大きさを基に、所望する値とすることができるものである。したがって、第２巻線１４と補助巻線１３との巻数比並びに第１及び第２の分圧抵抗器４５，４６の分圧比を適宜設定することで、又は、第２巻線１４と補助巻線１３との巻数比か、第１及び第２の分圧抵抗器４５，４６の分圧比のいずれかを適宜設定することで、充電完了時におけるキャパシタ１６の所望電圧を容易に変更することができる。
【００３９】
なお、上述した本発明の実施の形態においては、スイッチ素子１１としてバイポーラトランジスタを用いたが、これに限定される必要はなく、他のタイプのトランジスタ、例えば、電界効果トランジスタやＭＯＳトランジスタなどを用いても良いことは勿論である。
また、変圧器１０の各巻線のどちらを巻始めとするかは任意に決めることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態における充電回路の構成例を示す構成図である。
【図２】図１に示された充電回路の主要部における信号波形を示す波形図であって、図２（Ａ）は、スイッチ素子のオン・オフを模式的に表すタイミング波形図、図２（Ｂ）は負荷電圧の変化を示す波形図、図２（Ｃ）はスイッチ素子のベース電圧の変化を示す波形図、図２（Ｄ）は主巻線を流れる電流の変化を示す波形図、図２（Ｅ）は電流検出用抵抗器における電圧変化を示す波形図、図２（Ｆ）はスイッチ素子のコレクタ・エミッタ間電圧の変化を示す波形図、図２（Ｇ）は第２巻線の電流変化を示す波形図、図２（Ｈ）は補助巻線の電圧変化を示す波形図、図２（Ｉ）は第１及び第２の分圧抵抗器の相互の接続点における電圧変化を示す波形図、図２（Ｊ）は制御信号の変化を示す波形図、図２（Ｋ）は第２のラッチの出力変化を示す波形図である。
【符号の説明】
【００４１】
１０…トランス
１１…スイッチ素子
１２…主巻線
１３…補助巻線
１４…第２巻線
１５…出力ダイオード
１６…キャパシタ
２０…電力伝達回路部
２１…スイッチ駆動回路部
２２…起動制御回路部
３０…オフタイム制御回路部
４０…負荷電圧検出部
５０…オフタイム制御回路部
【図１】
2008283742.tif 000003
【図２】
2008283742.tif 000004