(57)【要約】【課題】ホットキャリアによる消去時間を向上でき、且つ、製造コストの増加を抑制できる不揮発性半導体記憶装置のデータ書き換え方法を提供する。【解決手段】半導体基板に、ゲート電極として制御ゲート電極と浮遊ゲート電極を有する書き換え可能な不揮発性メモリトランジスタが形成された不揮発性半導体記憶装置において、書き込み時に、高エネルギー状態にある電子を浮遊ゲート電極に注入してデータの書き込み状態とし、消去時に、アバランシェ降伏に伴って生じるホットホールを浮遊ゲート電極に注入することにより、データの消去を行う不揮発性半導体記憶装置のデータ書き換え方法であって、書き込み後に、半導体基板における不揮発性メモリトランジスタ形成領域を加熱によって該加熱前の状態よりも昇温させた状態で、消去の少なくとも一部を行うようにした。【選択図】図２
2008283082.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に、ゲート電極として制御ゲート電極と浮遊ゲート電極を有する書き換え可能な不揮発性メモリトランジスタが形成された不揮発性半導体記憶装置において、書き込み時に、高エネルギー状態にある電子を前記浮遊ゲート電極に注入してデータの書き込み状態とし、消去時に、アバランシェ降伏に伴って生じるホットキャリアを前記浮遊ゲート電極に注入することにより、データの消去を行う不揮発性半導体記憶装置のデータ書き換え方法であって、
前記書き込み後に、前記半導体基板における不揮発性メモリトランジスタ形成領域を加熱によって該加熱前の状態よりも昇温させた状態で、前記消去の少なくとも一部を行うことを特徴とする不揮発性半導体記憶装置のデータ書き換え方法。
【請求項２】
前記消去の前に加熱を開始して、前記消去の間中、前記不揮発性メモリトランジスタ形成領域を加熱前の状態よりも昇温させた状態とすることを特徴とする請求項１に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項３】
前記不揮発性メモリトランジスタ形成領域の温度が、前記不揮発性半導体記憶装置の使用温度の最高値よりも高くなるように、前記加熱を行うことを特徴とする請求項１又は請求項２に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項４】
前記不揮発性メモリトランジスタ形成領域の温度が所定温度となるように、前記加熱を行うことを特徴とする請求項３に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項５】
前記不揮発性半導体記憶装置として、複数の前記不揮発性メモリトランジスタが前記半導体基板に対して行列状に配置されたメモリマットを有することを特徴とする請求項１〜４いずれか１項に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項６】
前記メモリマット内に、ＰＮ接合の順方向電圧によって前記メモリマットの温度を測定する温度測定用のダミー不揮発性メモリトランジスタを有することを特徴とする請求項５に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項７】
前記半導体基板に、前記メモリマットを加熱する局部加熱手段が形成されていることを特徴とする請求項５又は請求項６に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項８】
前記局部加熱手段は、前記半導体基板上において、前記メモリマットを取り囲むようにして配置された多結晶シリコン層を発熱部とすることを特徴とする請求項７に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【請求項９】
前記局部加熱手段は、前記メモリマットを取り囲むようにして前記半導体基板に形成された２重の絶遠分離トレンチの間の高濃度不純物領域を発熱部とすることを特徴とする請求項７に記載の不揮発性半導体記憶装置のデータ書き換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置のデータ書き換え方法に関するものである。
【背景技術】
【０００２】
近年、浮遊ゲート電極と制御ゲート電極を有する不揮発性半導体記憶装置において、低電圧でのデータ消去が可能な点から、アバランシェ降伏に伴って生じるホットキャリアを浮遊ゲート電極に注入することにより、データの消去を行う方式（所謂ホットホール方式）が注目されている（例えば特許文献１，２参照）。
【特許文献１】特開昭５６−１２９３７４号公報
【特許文献２】特許第２８４８２２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、このホットホール方式において消去時間を短縮するには、半導体基板と浮遊ゲート電極との間に介在するゲート絶縁膜の薄膜化や、アバランシェ降伏に対する高耐圧化が考えられる。
【０００４】
ゲート絶縁膜の膜厚を薄膜化する場合、温度が高いほどアバランシェ降伏によって生じるホットキャリア（ホットホール）が多くなり、これによって消去速度が速くなるという温度特性があるため、消去速度の遅い低温においても目標消去時間を達成できる膜厚としなければならない。したがって、書き込み時に浮遊ゲート電極に蓄積された電子が、高温において半導体基板に抜けやすく、高温での電荷保持寿命が短くなる（電化保持特性が劣化する）という問題が生じる。
【０００５】
また、高耐圧化の場合、消去時に高電圧を必要とするので、不揮発性半導体記憶装置の高耐圧化や、電圧印加用の高耐圧素子、高耐圧回路、及び外部電源などの追加が必要であり、製造コストが高くなるという問題が生じる。
【０００６】
本発明は上記問題点に鑑み、ホットキャリアによる消去時間を短縮でき、且つ、製造コストの増加を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成する為に請求項１に記載の発明は、半導体基板に、ゲート電極として制御ゲート電極と浮遊ゲート電極を有する書き換え可能な不揮発性メモリトランジスタが形成された不揮発性半導体記憶装置において、書き込み時に、高エネルギー状態にある電子を浮遊ゲート電極に注入してデータの書き込み状態とし、消去時に、アバランシェ降伏に伴って生じるホットキャリアを浮遊ゲート電極に注入することにより、データの消去を行う不揮発性半導体記憶装置のデータ書き換え方法であって、書き込み後に、半導体基板における不揮発性メモリトランジスタ形成領域を加熱によって該加熱前の状態よりも昇温させた状態で、消去の少なくとも一部を行うことを特徴とする。
【０００８】
このように本発明によれば、書き込み後の加熱によって、不揮発性メモリトランジスタ形成領域の温度を加熱前よりも昇温させた状態で、消去の少なくとも一部を実行するようにしている。ホットキャリアによる消去には、高温ほど消去速度が速くなるという温度特性があるので、不揮発性メモリトランジスタ形成領域の温度を昇温させた状態で実行する消去の分、ホットキャリアによる消去時間を短縮することができる。
【０００９】
また、アバランシェ降伏によって生じるホットキャリアを増やすためにアバランシェ降伏が生じる範囲でより高い電圧を印加しなくとも良いので、製造コストの増加を抑制することができる。
【００１０】
なお、不揮発性メモリトランジスタ形成領域に対する加熱は、加熱によって不揮発性メモリトランジスタ形成領域の加熱前よりも昇温された期間が、消去期間の少なくとも一部と重なるようになされれば良い。したがって、消去途中から加熱しても良いし、消去前に加熱してから、直後に消去を実行しても良い。好ましくは、請求項２に記載のように、消去の前に加熱を開始して、消去の間中、不揮発性メモリトランジスタ形成領域を加熱前の状態よりも昇温させた状態とするようにすると良い。上述したように、ホットキャリアによる消去には、高温ほど消去速度が速くなる温度特性がある。したがって、消去の前に加熱を開始すると、消去が始まった時点から効率よく消去を行うことができる。また、消去期間中（消去期間全体に亘って）、不揮発性メモリトランジスタ形成領域の温度を加熱前よりも昇温させた状態とすることで、消去時間をより短縮することができる。
【００１１】
請求項１又は請求項２に記載の発明においては、請求項３に記載のように、不揮発性メモリトランジスタ形成領域の温度が、不揮発性半導体記憶装置の使用温度の最高値よりも高くなるように加熱を行うと良い。加熱した際の不揮発性メモリトランジスタの形成領域の温度が使用温度の最高値よりも低い場合には、ホットキャリアによる消去時間が使用環境の温度（不揮発性半導体装置の周囲温度）の影響を受ける恐れがある。これに対し、本発明によれば、周囲温度の影響を低減することができ、これによりホットキャリアによる消去時間を短縮することができる。特に請求項２に記載の発明に適用した場合には、消去期間中、不揮発性メモリトランジスタ形成領域の温度を使用温度の最高値より高い温度とするので、低温側の温度マージンを低減乃至無くすことができる。そして、この分、ゲート絶縁膜の膜厚を厚くして、高温時の電荷保持特性を向上することができる。
【００１２】
請求項３に記載の発明においては、請求項４に記載のように、不揮発性メモリトランジスタ形成領域の温度が所定温度となるように加熱を行うとなお良い。これによれば、周囲温度の影響をほぼ無くすことができ、不揮発性メモリトランジスタ形成領域を加熱前の状態よりも昇温させた状態における消去速度を一定とすることができる。特に請求項２に記載の発明に適用した場合には、消去期間中、不揮発性メモリトランジスタ形成領域の温度が使用温度の最高値より高い温度で一定となるので、消去時間のばらつきを抑制することができる。
【００１３】
請求項１〜４いずれかに記載の発明は、例えば請求項５に記載のように、不揮発性半導体記憶装置として、複数の不揮発性メモリトランジスタが半導体基板に対して行列状に配置されたメモリマットを有する構成にも適用することができる。この場合、メモリマットを加熱することにより、複数の不揮発性メモリトランジスタの形成領域を一括して加熱することができ、ひいては一括してホットキャリアによる消去時間を短縮することができる。
【００１４】
請求項５に記載の発明においては、請求項６に記載のように、メモリマット内に、ＰＮ接合の順方向電圧によってメモリマットの温度を測定する温度測定用のダミー不揮発性メモリトランジスタ（所謂ダミーセル）が形成された構成とすると良い。半導体のＰＮ接合部の電圧が温度によって変化することを利用した半導体温度センサが知られている。メモリマットの外周領域には、製造精度の関係上、配線接続されない不揮発性メモリトランジスタのダミーセルが配置される。したがって、このダミーセルを温度センサとして適用すると、別途温度センサが不要であり、メモリマット内に配置されているので、安価で高精度に温度を測定することができる。特にメモリマットの温度を制御する場合に好適である。
【００１５】
請求項５又は請求項６に記載の発明においては、請求項７に記載のように、半導体基板に、メモリマットを加熱する局部加熱手段が形成された構成とすると良い。これによれば、加熱手段を、高温槽等の高価で大型の熱処理装置ではなく、不揮発性メモリトランジスタと同一半導体基板に形成される小型で安価なものとすることができる。また、半導体基板に形成された局部加熱手段によってメモリマットを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットを瞬時に昇温することができる。したがって、特に使用温度の最高値よりも高い温度とする場合であっても、短時間の熱処理とすることができ、消去ごとに熱処理することが実用的に可能となる。
【００１６】
具体的には、請求項８に記載のように、局部加熱手段が、半導体基板上において、メモリマットを取り囲むようにして配置された多結晶シリコン層を発熱部とする構成としても良い。これによれば、局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う製造コストの増大を抑制することができる。
【００１７】
また、請求項９に記載のように、局部加熱手段が、メモリマットを取り囲むようにして半導体基板に形成された２重の絶遠分離トレンチの間の高濃度不純物領域を発熱部とする構成としても良い。これによれば、メモリマットを半導体基板の表面だけでなくより深い位置から加熱することができ、加熱時におけるメモリマットの均熱性を高めることができる。また、絶縁分離トレンチは周囲の半導体基板に対して断熱効果があるため、これによっても局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と熱処理時間の短縮を図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、本実施形態に係る不揮発性半導体記憶装置のデータ書き換え方法を説明するための図であり、（ａ）は書き込み時、（ｂ）は消去時を示している。図２は、加熱のタイミングを示す図である。図３は、温度と消去時間との関係を示す図であり、実線は本実施形態に示すデータ書き換え方法（加熱あり）によるもの、破線は従来のデータ書き換え方法（加熱なし）によるものを示している。
【００１９】
本実施形態に係る不揮発性半導体記憶装置のデータ書き換え方法は、アバランシェ降伏に伴って生じるホットキャリア（ホットホール）を浮遊ゲート電極に注入することにより、データの消去が可能な不揮発性メモリトランジスタ（すなわち、電気的にデータ消去が可能なＥＥＰＲＯＭやフラッシュＥＥＰＲＯＭ）を備えた不揮発性半導体記憶装置であれば適用することができる。また、不揮発性メモリトランジスタの構造としては、浮遊ゲート電極上に絶縁膜を介して制御ゲート電極が積層配置された所謂スタックトゲート構造でも良いし、制御ゲート電極の一部が半導体基板の表面に対して浮遊ゲート電極と並んで配置され、制御ゲート電極の一部が絶縁膜を介して浮遊ゲート電極上に積層配置された所謂スプリットゲート構造でも良い。
【００２０】
先ず、不揮発性半導体記憶装置の書き込み・消去動作（データ書き換え動作）について説明する。なお、図１（ａ），（ｂ）においては、一形態として、スタックトゲート構造の不揮発性メモリトランジスタ２（以下、メモリトランジスタ２と示す）を備える不揮発性半導体記憶装置１を示している。詳しくは、符号１０が、半導体基板としてのｐ導電型の単結晶シリコンからなるバルク基板、符号２０が、半導体基板１０の一面側の表層部に形成されたｎ導電型（ｎ＋）のソース領域、符号３０が、半導体基板１０の一面側の表層部において、ソース領域２０と離間して形成されたｎ導電型（ｎ＋）のドレイン領域、符号４０が、半導体基板１０の一面側において、ソース領域２０とドレイン領域３０と間のチャネル形成領域上にゲート絶縁膜（図示略）を介して配置された浮遊ゲート電極、符号５０が、絶縁膜（図示略）を介して浮遊ゲート電極４０上に積層配置された制御ゲート電極を示している。
【００２１】
データの書き込みは、周知の方法であるチャネルホットエレクトロン（ＣＨＥ）方式で行う。例えば図１（ａ）に示すようにソース領域２０を基板電位と同電位とし、ドレイン領域３０に基板電位に対して正の電圧（好ましくは９Ｖ以下）を印加した状態で、制御ゲート電極５０にドレイン領域３０への印加電圧よりも大きい正の電圧（好ましくは１２Ｖ以下）を印加する。なお、本実施形態においては、図１（ａ）に示すように、ソース領域２０と半導体基板１０を接地し、ドレイン領域３０に５Ｖ、制御ゲート電極５０に８Ｖを印加するようにしている。
【００２２】
このバイアス状態でメモリトランジスタ２はオン状態となり、ドレイン領域３０からソース領域２０に向かってドレイン電流が流れる（電子がソース領域２０からドレイン領域３０へ流れる）。このとき、ソース領域２０とドレイン領域３０の間の電界は十分に大きいので、ドレイン領域３０の近傍のチャネル部分で高エネルギー状態となった電子（ホットエレクトロン）が大量に発生する。このホットエレクトロンの一部は、ゲート電界に引かれてゲート絶縁膜を飛び越え、浮遊ゲート電極４０に注入される。このようにして、浮遊ゲート電極４０に電子が蓄積され、書き込み状態となる。なお、ソース領域２０とドレイン領域３０の電位を入れ替え、ソース領域２０の近傍のチャネル部分でホットエレクトロンを浮遊ゲート電極４０に注入することもできる。
【００２３】
データの消去は、周知の方法であるホットホール（ＨＨ）方式で行う。例えば制御ゲート電極５０に、基板電位と同電位又は基板電位に対して負の電圧を印加し、ソース領域２０を浮遊電位とし、ドレイン領域３０に、基板電位に対して半導体基板１０との間でアバランシェ降伏を生じる正の電圧（例えば５〜１２Ｖ程度）を印加する。なお、本実施形態においては、図１（ｂ）に示すように、半導体基板１０を接地し、ソース領域２０を浮遊電位、ドレイン領域３０に８Ｖ、制御ゲート電極５０に−１Ｖを印加するようにしている。
【００２４】
上記条件とすると、ドレイン領域３０と半導体基板１０との間でアバランシェ降伏が生じてアバランシェ電流が流れ、これに伴って、図１（ｂ）に示すようにドレイン領域３０近傍で発生する高エネルギー状態にあるホットキャリア（ホットホール）が、浮遊ゲート電極４０のドレイン近傍部位に注入される。これにより、浮遊ゲート電極４０内の電子が中和され、データが消去される。なお、ソース領域２０とドレイン領域３０の電位を入れ替え、ソース領域２０の近傍でホットホールを浮遊ゲート電極４０に注入することもできる。
【００２５】
ここで、本実施形態においては、書き込み後に、図１（ｂ）に示すように、半導体基板１０におけるメモリトランジスタ２の形成領域を加熱によって該加熱前の状態よりも昇温させた状態で、消去の少なくとも一部を行う点を特徴とする。すなわち、消去のタイミングに合わせてメモリトランジスタ２の形成領域を加熱する。
【００２６】
その一例として、図２には、消去の前に加熱を開始し、消去期間中、メモリトランジスタ２の形成領域を加熱前の状態よりも昇温させた状態、より詳しくはメモリトランジスタ２の形成領域の温度が、不揮発性半導体記憶装置１の使用温度の最高値Ｔｓｍａｘよりも高い所定温度で一定の状態となるように加熱を行う例を示している。この場合、メモリトランジスタ２の形成領域の近傍に配置された不揮発性半導体記憶装置１の温度を検出する温度センサからの検出信号に基づいて、加熱手段による加熱状態（例えばヒータの通電状態）が制御される。なお、使用温度とは、メモリトランジスタ２の形成領域を加熱しない状態で、メモリトランジスタ２の形成領域がその周囲（雰囲気や半導体基板１０の他領域）の影響を受けて取り得る温度であり、最高値Ｔｓｍａｘとは、周囲の影響を受けて変化する使用温度の最高値である。
【００２７】
図２においては、消去タイミングとしてドレイン領域３０に印加される電圧Ｖｄの変化を示している。電圧Ｖｄがアバランシェ降伏に対する閾値を超えた時点でアバランシェ降伏が生じることとなり、消去が開始される。これに対し、加熱手段による加熱（ヒータへの通電）は、消去開始の時点で、メモリトランジスタ２の形成領域の温度が使用温度の最高値Ｔｓｍａｘよりも高い温度となり、且つ、消去期間中、使用温度の最高値Ｔｓｍａｘよりも高い所定温度で一定となるように、昇温時間を考慮して消去の前に加熱（ヒータへの通電）が開始される。これにより、消去開始の時点で、メモリトランジスタ２の形成領域の温度は、使用温度の最高値Ｔｓｍａｘよりも高い所定温度となる。また、消去の終了とともに、加熱手段による加熱（ヒータへの通電）もオフとなるようにしている。
【００２８】
ここで、メモリトランジスタ２の形成領域を加熱しない状態では、メモリトランジスタ２の形成領域の温度が、その周囲の温度の影響を受けることとなる。上述したように、ＨＨ方式による消去速度には高温ほど速くなる温度特性があるため、メモリトランジスタ２の形成領域を加熱しない場合には、図３に破線で示すように、周囲温度の影響による使用温度の変化に伴って消去時間にばらつきが生じることとなる。例えば、周囲温度が高いほどメモリトランジスタ２の形成領域の温度も高くなって消去時間が短くなり、周囲温度が低いほどメモリトランジスタ２の形成領域の温度も低くなって消去時間が長くなる。また、メモリトランジスタ２の形成領域の温度は、使用温度の最高値Ｔｓｍａｘ（図３においては１００℃）よりも高くなることはない。
【００２９】
これに対し、本実施形態においては、メモリトランジスタ２の形成領域を加熱することにより、消去期間中、メモリトランジスタ２の形成領域の温度が、不揮発性半導体記憶装置１の使用温度の最高値Ｔｓｍａｘ（図３においては、１００℃）よりも高い所定温度（例えば１６０℃）で一定となる。このように、メモリトランジスタ２の形成領域の温度を加熱前よりも昇温させた状態で消去を実行するので、加熱がされない場合よりも、ホットキャリアによる消去時間を短縮することができる。特に本実施形態においては、消去期間全体に亘って、メモリトランジスタ２の形成領域の温度を加熱前よりも昇温させた状態とするので、消去時間をより短縮することができる。なお、メモリトランジスタ２の形成領域の温度を高くするほど消去時間を短縮することができるが、素子破壊が生じない温度範囲内としなければならない。
【００３０】
また、メモリトランジスタ２の形成領域の温度を、不揮発性半導体記憶装置１の使用温度の最高値Ｔｓｍａｘよりも高い温度とするので、周囲温度の影響を低減することができ、これによりホットキャリアによる消去時間を短縮することができる。特に本実施形態においては、消去期間全体に亘って、メモリトランジスタ２の形成領域の温度を使用温度の最高値Ｔｓｍａｘより高い温度とするので、低温側の温度マージンを低減乃至無くすことができる。そして、この分、ゲート絶縁膜の膜厚を厚くして、高温時の電荷保持特性を向上することができる。
【００３１】
また、メモリトランジスタ２の形成領域の温度を、不揮発性半導体記憶装置１の使用温度の最高値Ｔｓｍａｘよりも高い所定温度で一定とするので、周囲温度の影響をほぼ無くすことができ、これにより消去速度をほぼ一定とすることができる。すなわち、使用温度範囲において消去速度をほぼ一定とすることができる。特に本実施形態においては、消去期間全体に亘って最高値Ｔｓｍａｘよりも高い所定温度で一定とするので、消去時間のばらつきを抑制することができる。
【００３２】
さらには、アバランシェ降伏によって生じるホットキャリアを増やすためにアバランシェ降伏が生じる範囲でより高い電圧を印加しなくとも良いので、不揮発性半導体記憶装置１の高耐圧化や、電圧印加用の高耐圧素子、高耐圧回路、及び外部電源などの追加が不要であり、製造コストの上昇を抑制することができる。
【００３３】
このように、本実施形態に係る不揮発性半導体記憶装置１のデータ書き換え方法によれば、ホットホールによるデータ消去の時間を従来よりも短縮しつつ、製造コストの上昇を抑制することができる。
【００３４】
次に、上述した不揮発性半導体記憶装置１のデータ書き換え方法を実施するに当たり、不揮発性半導体記憶装置１を含む半導体装置の好ましい構成について説明する。図４は、マイコンチップの概略構成を示す平面図である。図５は、不揮発性半導体記憶装置を含む半導体装置の概略構成を示す平面図である。図６は、図５に示す半導体装置の具体例を示す平面図である。図７は、図６のＶＩＩ−ＶＩＩ線に沿う断面図である。なお、以下に示す半導体装置は、本出願人による特願２００６−２３９４１９号、特願２００６−２６１３１５号に記載されたものと基本的に同一であるので、以下において詳細な説明は割愛する。
【００３５】
図４に示すように、マイコンチップＣ１を構成する半導体基板１０の一部には、複数のメモリトランジスタ２（メモリセル）が行列状（マトリクス状）に配置された領域（例えば略矩形状の領域）であるメモリマットが形成されており、このメモリマットが上述した不揮発性半導体記憶装置１に相当する。したがって、以下においては、メモリマット１ａと示す。また、マイコンチップＣ１には、各メモリトランジスタ２のデータを読み書きするための読み出し回路および書き込み回路が、メモリマット１ａの近くに適宜配置されている。
【００３６】
図５に示す半導体装置３は、行方向で２つに分割形成されたメモリマット１ａを有しており、ワード線７０とビット線の引き出し線８１が、略矩形状のメモリマット１ａにおける互いに直交する二辺から外へ引き出されている。また、メモリマット１ａの近傍には、メモリマット１ａを加熱する局部加熱手段６０が配置されている。局部加熱手段６０は、メモリマット１ａをそれぞれ取り囲むヒータとしての発熱部６１と、メモリマット１ａにおける互いに対向する一対の辺に沿って配置された電極６２を有している。そして、一方の電極６２は加熱電源に接続され、他方の電極６２はＧＮＤに接続されており、所定タイミングで発熱部６１が通電されるよう、通電状態が制御される構成となっている。この局部加熱手段６０としては、後述するように幾つかの構成を採用することができる。
【００３７】
図６及び図７に示す半導体装置３においては、ｐ導電型又はｎ導電型の単結晶シリコンからなるバルク基板１１の表層部にｐ導電型のウェル領域１２が形成されて半導体基板１０が構成されている。そして、ＬＯＣＯＳ酸化膜１０１を介して、半導体基板１０の一面上に、発熱部６１を構成する多結晶シリコン層がメモリマット１ａを取り囲むように配置されている。発熱部６１は、浮遊ゲート電極４０又は制御ゲート電極５０と別の工程で形成してもよいが、同時形成した場合には局部加熱手段６０の形成に新たな製造工程を必要としないため、局部加熱手段６０の形成に伴う半導体装置３の製造コストの増大を抑制することができる。なお、図６及び図７においては、電極６２の図示を省略しているが、この電極６２は、制御ゲート電極５０に接続する配線と同様にして、層間絶縁膜１０２とコンタクトホール１００を介して発熱部６１と接続されている。なお、図７に示す符号１０３は保護膜である。
【００３８】
メモリマット１ａは、図６及び図７に示すように、複数のメモリトランジスタ２が行列状に配置された領域であり、各行に沿ったメモリトランジスタ２の制御ゲート電極５０が一体的な共通領域となっており、各行毎にワード線７０と呼ばれる共通配線に接続されている。また、各列に沿ったメモリトランジスタ２のドレイン領域３０に接続するドレイン電極が、各列毎にビット線８０と呼ばれる共通配線に接続されている。このメモリマット１ａ内におけるワード線７０とビット線８０は、互いに直交するように配置されている。なお、各行に沿ったメモリトランジスタ２のソース領域２０は、各行毎に互いに連結した共通領域となっており、これらがソース線９０と呼ばれる共通配線に接続されている。
【００３９】
図６に示す例においては、ワード線７０及びビット線８０とソース線９０が、それぞれ、メモリマット１ａにおける互いに対向する一対の辺側からメモリマット１ａ外へ引き出されている。このような構成とするため、ビット線８０とソース線９０のメモリマット１ａからの引き出し線８１，９１に、第１配線層１０４ではなく第２配線層１０５が用いられている。なお、ワード線７０、ビット線８０、及びソース線９０が引き出されるメモリマット１ａの互いに対向する一対の辺とは、図５に示すように、発熱部６１に通電するための一対の電極６２が配置される一対の辺である。したがって、上述したデータの書き換え方法を実施するに際し、高温となる電極６２間の発熱部６１上方でのワード線７０とビット線８０のメモリマット１ａ外への引き出しがないので、ワード線７０とビット線８０（引き出し線８１含む）のメモリマット１ａ外への不要な加熱を抑制することができる。
【００４０】
このように半導体装置３は、複数のメモリトランジスタ２が行列状に配置された不揮発性半導体記憶装置１としてのメモリマット１ａと、メモリマット１ａを加熱する局部加熱手段６０を有している。したがって、メモリマット１ａ（不揮発性半導体記憶装置１）のデータ書き換えでは、メモリマット１ａと同一の半導体基板１０であってメモリマット１ａの近傍に配置された局部加熱手段６０（発熱部６１）を利用して、メモリマット１ａ（メモリトランジスタ２の形成領域）を加熱し、加熱前よりもメモリマット１ａを昇温させた状態でホットキャリアによるデータ消去を実行することができる。その結果、複数のメモリトランジスタ２において、一括してホットキャリアによる消去時間を短縮することができる。
【００４１】
なお、本実施形態においては、上述したように、消去期間中、メモリマット１ａの温度が、メモリマット１ａ（半導体装置３）の使用温度の最高値Ｔｓｍａｘよりも高い所定温度で一定となるように局部加熱手段６０に所定電流を流し、発熱部６１を発熱させてメモリマット１ａ全体をその周囲から加熱する。したがって、温度センサによってメモリマット１ａの温度をモニタし、温度センサの検出信号に基づいて局部加熱手段６０の通電状態を制御する必要がある。このような温度センサとしては種々考えられるが、図６に示す半導体装置３においては、メモリマット１ａ内に形成されたメモリトランジスタ２のダミーセル２ａを温度センサとして採用している。ダミーセル２ａは、メモリトランジスタ２のうち、メモリマット１ａの外周領域に形成されたものであり、一般的に製造精度の都合上、配線接続されていない。したがって、ダミーセル２ａは所謂半導体温度センサとして構成されているので、ＰＮ接合部の電圧が温度によって変化することを利用することで、メモリマット１ａの温度をモニタすることができる。このように、ダミーセル２ａを温度センサとして適用すると、別途温度センサが不要であり、メモリマット１ａ内にダミーセル２ａが配置されているので、安価で高精度に温度を測定することができる。
【００４２】
なお、図６においては、ダミーセル２ａの制御ゲート電極５０が、ワード線７０とは異なるダミー用ワード線７０ａに接続され、所定電位（例えばＧＮＤ）に固定されている。また、ダミーセル２ａのソース領域２０は、ソース線９０とは異なるダミー用ソース線９０ａ及びダミー用引き出し線９１ａに接続されている。なお、ダミーセル２ａのドレイン領域３０に接続するドレイン電極は、メモリトランジスタ２と共通のビット線８０に接続されている。したがって、ダミー用ソース線９０ａ及びダミー用引き出し線９１ａを介して、ダミーセル２ａのＰＮ接合の順方向電圧を検出し、温度をモニタすることができる。それ以外にも、ダミーセル２ａのドレイン領域３０が、ビット線８０とは異なるダミー用ビット線及びダミー用引き出し線に接続され、ダミーセル２ａのドレイン領域３０が、メモリトランジスタ２と共通のソース線９０に接続された構成としても良い。
【００４３】
このように、図５〜図７に示した局部加熱手段６０は、高温槽等の高価で大型の熱処理装置ではなく、メモリマット１ａと同一の半導体基板１０内に形成される小型で安価な加熱手段とすることができる。また、メモリマット１ａの周囲に設けられた発熱部６１によってメモリマット１ａを局部加熱するため、小型で簡単な加熱手段であっても、メモリマット１ａを瞬時に昇温することができる。したがって、図１及び図２に示した消去に伴う加熱を短時間の熱処理とすることができ、ホットキャリアでデータ消去する度に熱処理することが実用的に可能となる。
【００４４】
図８は、局部加熱手段６０による加熱時のメモリマット１ａの温度測定例で、局部加熱手段６０への供給電力とメモリマット１ａの温度の関係を示す図である。メモリマット１ａの温度は、上述したように、ダミーセル２ａにおけるソース領域２０とウェル領域１２のＰＮ接合の順方向電圧（Ｖｆ）により測定し、連続モニタしている。図８に示すように、局部加熱手段６０を用いたメモリマット１ａの加熱によれば、数ワットの供給電力で５００℃程度までメモリマット１ａを加熱することができる。このように、局部加熱手段６０を用いればメモリマット１ａを簡単に高温状態にできるため、消去に伴う加熱を短時間で実施することができる。
【００４５】
なお、本実施形態においては、消去期間中、メモリトランジスタ２の形成領域（メモリマット１ａ）の温度が、不揮発性半導体記憶装置１の使用温度の最高値Ｔｓｍａｘよりも高い所定温度で一定となるように加熱をする例を示した。しかしながら、加熱条件は上記例に限定されるものではない。消去の少なくとも一部を、書き込み後の加熱によってメモリトランジスタ２の形成領域の温度を加熱前よりも昇温させた状態で実行すれば良い。すなわち、加熱によってメモリトランジスタ２の形成領域の温度が加熱前よりも昇温された期間が、消去期間の少なくとも一部と重なるように、メモリトランジスタ２の形成領域に対して加熱をすれば良い。これによれば、メモリトランジスタ２の形成領域の温度を昇温させた状態で実行する消去の分、ホットキャリアによる消去時間を短縮することができる。例えば図９に示すように、消去前に加熱を実施し、加熱終了直後に消去を実行するようにしても良い。この場合、加熱によって昇温されたメモリトランジスタ２の形成領域の降温域（＞加熱前の温度）を利用して消去時間を短縮することができる。また、図１０に示すように、消去途中から加熱するようにしても良い。図９及び図１０は、加熱タイミングの変形例を示すタイミングチャートである。
【００４６】
また、本実施形態においては、温度センサとしてダミーセル２ａを採用する例を示した。しかしながら、温度センサはダミーセル２ａに限定されるものではない。例えばフィードバック制御が不要である場合には、メモリトランジスタ２を温度センサとすることもできる。この場合、消去直前にメモリトランジスタ２（ＰＮ接合の順方向電圧（Ｖｆ））にて温度を測定した後、その測定結果に基づいて、局部加熱手段６０の通電状態を決定するようにすれば良い。この場合、半導体装置３の構成は、図１１に示すようになる。図１１は、半導体装置３の変形例を示す平面図である。また、メモリトランジスタ２の形成領域（メモリマット１ａ）の近傍に、例えば側温抵抗体などの温度センサを設けた構成としても良い。
【００４７】
（第２実施形態）
次に、本発明の第２実施形態を、図１２及び図１３に基づいて説明する。図１２は、第２実施形態に係る半導体装置の概略構成を示す平面図である。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
【００４８】
第１実施形態においては、不揮発性半導体記憶装置１としてのメモリマット１ａとメモリマット１ａを加熱する局部加熱手段６０とを有する半導体装置３において、局部加熱手段６０が、メモリマット１ａを取り囲むようにして配置された多結晶シリコン層を発熱部６１として有する例を示した。これに対し、本実施形態においては、図１２及び図１３に示すように、メモリマット１ａを取り囲むようにして半導体基板１０に２重の絶縁分離トレンチ６３が形成され、この絶縁分離トレンチ６３の間に形成されたｐ導電型（ｐ＋）又はｎ導電型（ｎ＋）の高濃度不純物領域を、局部加熱手段６０の発熱部６４としている。
【００４９】
高濃度不純物領域からなる発熱部６４を有することにより、本実施形態に示す半導体装置３においては、第１実施形態に示した半導体装置３（例えば図１１参照）と比べて、メモリマット１ａを半導体基板１０の表面だけでなく、より深い位置から加熱することができる。そして、これにより、メモリマット１ａの均熱性を高めることができる。また、絶縁分離トレンチ６３は、周囲の半導体基板１０に対して断熱効果があるため、これによって加熱効率が向上し、高温化と昇温時間の短縮を図ることができる。なお、図１２及び図１３に示す符号６５はコンタクトホール１００を介して発熱部６４と接続された電極である。
【００５０】
（第３実施形態）
次に、本発明の第３実施形態を、図１４に基づいて説明する。図１４は、第３実施形態に係る半導体装置の概略構成を示す断面図である。なお、上述した各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
【００５１】
第１実施形態においては、半導体装置３を構成する半導体基板１０として、単結晶シリコンからなるバルク基板を採用する例を示した。これに対し、本実施形態においては、半導体基板１０として、埋め込み酸化膜１３を有するＳＯＩ構造の半導体基板を採用している。詳しくは、支持基板１４上に埋め込み酸化膜１３を介して半導体層が積層され、この半導体層が、上述した実施形態の半導体基板１０同様、ｐ導電型又はｎ導電型の単結晶シリコンからなるバルク基板１１の表層部にｐ導電型のウェル領域１２が形成された構成となっている。
【００５２】
このような構成とすると、埋め込み酸化膜１３による断熱効果が得られるため、単結晶シリコンからなるバルク基板を半導体基板１０とする構成と比べて、局部加熱手段６０による加熱効率が向上し、メモリマット１ａの高温加熱と昇温時間の短縮を図ることができる。
【００５３】
なお、図１４においては、第１実施形態に示した構成に対し、半導体基板１０をＳＯＩ構造の半導体基板に置き換える例を示した。それ以外にも、図１５に示すように、第２実施形態に示した構成において、半導体基板１０をＳＯＩ構造の半導体基板に置き換えても良い。この場合も、上述の効果を期待することができる。また、図１５に示すように、絶遠分離トレンチ６３は埋め込み酸化膜１３に達する構成とすると、これによってメモリマット１ａと局部加熱手段６０の発熱部６４とを確実に絶縁することができる。図１５は、変形例を示す断面図である。
【００５４】
（第４実施形態）
次に、本発明の第４実施形態を、図１６に基づいて説明する。図１６は、第４実施形態に係る半導体装置の概略構成を示す平面図である。なお、上述した各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
【００５５】
図１６に示す半導体装置３は、第１実施形態に示した半導体装置３（例えば図１１）に対し、行列状に配置されたメモリトランジスタ２及びメモリマット１ａからワード線７０とビット線８０が引き出される一対の辺と逆の互いに対向するもう一対の辺に沿ってメモリマット１ａを取り囲む発熱部６１の一部を覆うように、銅などの熱伝導率の高い材料からなる金属層１０６を配置してなるものである。金属層１０６は、層間絶縁膜（図示略）上に第３配線層として配置されている。
【００５６】
このような金属層１０６は、メモリマット１ａ全体を覆う伝熱板として機能し、局部加熱手段６０の発熱部６１で発生する熱を、効率的にメモリマット１ａ内に伝播させることができる。したがって、金属層１０６のない構成と比べて、加熱時におけるメモリマット１ａの均熱性をより高めることができると共に、昇温時間を短縮することができる。
【００５７】
なお、本実施形態においては、金属層１０６を伝熱板として用いる例を示した。しかしながら、局部加熱手段６０の少なくとも一部として用いることもできる。換言すれば、メモリマット１ａを加熱する局部加熱手段６０の発熱部を、メモリマット１ａ上に配置した構成とすることもできる。図１７においては、金属層を蛇行形状（折り返し形状）の金属配線層とし、該金属配線層を発熱部６６としている。図１７は変形例を示す平面図であり、符号６７は、金属配線層の両端にそれぞれ接続された電極を示している。このような構成とすると、発熱部６６によって、メモリマット１ａの全体を上方から加熱することができ、発熱部６１や発熱部６４のみがメモリマット１ａを取り囲むようにして配置された構成と比べて、熱処理時におけるメモリマット１ａの均熱性をより高めることができる。なお、図１７に示す半導体装置３においては、局部加熱手段６０が発熱部６１及び発熱部６６を有している。また、図１７においては、メモリトランジスタ２の制御ゲート電極５０が露出するように、制御ゲート電極５０を避けて蛇行形状の金属配線層からなる発熱部６６が形成されている。このような構成とすると、メモリマット１ａ上に金属配線層（又は金属層）がありながらも、ＵＶ照射によって、データ消去を実行することも可能となる。上述した金属層１０６のように、伝熱板として金属配線層を採用した構成においても、同様の効果を期待することができる。
【００５８】
本実施形態においては、第１実施形態に示した構成（図１１）に対して、金属層１０６又は金属配線層からなる発熱部６６を追加する例を示した。しかしながら、上述したそれ以外の形態に対して、金属層１０６又は金属配線層からなる発熱部６６を追加することができる。
【００５９】
上述した不揮発性半導体記憶装置のデータ書き換え方法によれば、意図的な加熱によって、データ消去の時間を短縮することができる。したがって、その分、ゲート絶縁膜の膜厚を厚くすることができ、高温での電荷保持特性に優れた不揮発性半導体記憶装置とすることができる。また、上述した局部加熱手段を採用することで、製造コストを低減することができる。したがって、不揮発性半導体記憶装置のデータ書き換え方法と、不揮発性半導体記憶装置及び局部加熱手段を含む半導体装置は、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられて好適である。具体的には、車載用電子システムのＥＣＵや、モータ／センサ等アクチュエータ一体製品の制御用ＩＣに搭載し、ＣＰＵのプログラム格納・変更時の記憶用メモリや、モータ／センサ個々の特性の調整用として好適である。
【００６０】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６１】
本実施形態においては、半導体基板１０におけるメモリトランジスタ２の形成領域（メモリマット１ａ）を加熱する局部加熱手段６０として、多結晶シリコン層からなる発熱部６１、絶遠分離トレンチ６３間の高濃度不純物領域からなる発熱部６４、蛇行形状の金属配線層からなる発熱部６６を有する例を示した。しかしながら、局部加熱手段６０としては、メモリトランジスタ２の形成領域（メモリマット１ａ）を加熱できるものであれば上記例に限定されるものではない。また、局部加熱手段６０ではなく、高温槽などの加熱手段を用いても良い。
【００６２】
本実施形態においては、このメモリマット１ａ内において互いに直交するように配置されたワード線７０とビット線８０のうち、ビット線８０を引き出し線８１と接続することで、メモリマット１ａにおける互いに対向する一対の辺側からメモリマット１ａ外へそれぞれ引き出される例を示した。しかしながら、ワード線７０とビット線８０を、メモリマット１ａにおける互いに直交する辺からメモリマット１ａ外へそれぞれ引き出される構成としても良い。
【００６３】
本実施形態においては、消去時の少なくとも一部において、メモリトランジスタ２の形成領域（メモリマット１ａ）の温度を使用温度の最高値Ｔｓｍａｘよりも高くする例を示した。しかしながら、加熱によるメモリトランジスタ２の形成領域（メモリマット１ａ）の温度を、使用温度の最高値Ｔｓｍａｘ以下としても良い。加熱することによって、メモリトランジスタ２の形成領域（メモリマット１ａ）の温度が加熱前よりも昇温されれば、アバランシェ降伏によって生じるホットキャリアが増加し、加熱なしと比べて消去時間を短縮することができる。
【００６４】
本実施形態においては、温度が高いほどアバランシェ降伏によって生じるホットキャリア（ホットホール）が多くなるという温度特性を利用し、意図的に加熱することで、消去時間を短縮する例を示した。しかしながら、アバランシェ降伏によって生じるホットキャリア（ホットエレクトロン）によって書き込みを行う場合にも応用が可能である。温度が高いほどアバランシェ降伏によって生じるホットエレクトロンが増加して書き込み速度が増加するので、書き込みのタイミングに合わせて意図的に加熱を実施することにより、書き込み時間を短縮することも可能である。なお、加熱のタイミングは、上述した消去と加熱との関係において、消去を加熱に置き換えて考えれば良い。
【００６５】
本実施形態においては、半導体装置３の一部として構成される不揮発性半導体記憶装置１として、複数のメモリトランジスタ２を有するメモリマット１ａの例を示した。しかしながら、メモリトランジスタ２の個数は特に限定されるものではない。例えば１個のメモリトランジスタ２に対しても、上述したデータの書き換え方法を適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本実施形態に係る不揮発性半導体記憶装置のデータ書き換え方法を説明するための図であり、（ａ）は書き込み時、（ｂ）は消去時を示している。
【図２】消去と加熱のタイミングチャートである。
【図３】温度と消去時間との関係を示す図であり、実線は本実施形態に示すデータ書き換え方法によるもの、破線は従来のデータ書き換え方法によるものを示している。
【図４】マイコンチップの構成を示した模式的な平面図である
【図５】不揮発性半導体記憶装置を含む半導体装置の概略構成を示す平面図である。
【図６】図５に示す半導体装置の具体例を示す平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線に沿う断面図である。
【図８】局部加熱手段への供給電力とメモリマットの温度の関係を示す図である。
【図９】加熱タイミングの変形例を示すタイミングチャートである。
【図１０】加熱タイミングの変形例を示すタイミングチャートである。
【図１１】半導体装置の変形例を示す平面図である。
【図１２】第２実施形態に係る半導体装置の概略構成を示す平面図である。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。
【図１４】第３実施形態に係る半導体装置の概略構成を示す断面図である。
【図１５】変形例を示す断面図である。
【図１６】第４実施形態に係る半導体装置の概略構成を示す平面図である。
【図１７】変形例を示す平面図である。
【符号の説明】
【００６７】
１・・・不揮発性半導体記憶装置
１ａ・・・メモリマット
２・・・メモリトランジスタ（不揮発性メモリトランジスタ）
２ａ・・・ダミーセル（ダミー不揮発性メモリトランジスタ）
３・・・半導体装置
１０・・・半導体基板
２０・・・ソース領域
３０・・・ドレイン領域
４０・・・浮遊ゲート電極
５０・・・制御ゲート電極
６０・・・局部加熱手段
６１・・・発熱部
６２・・・電極
【図１】
2008283082.tif 000003
【図２】
2008283082.tif 000004
【図３】
2008283082.tif 000005
【図４】
2008283082.tif 000006
【図５】
2008283082.tif 000007
【図６】
2008283082.tif 000008
【図７】
2008283082.tif 000009
【図８】
2008283082.tif 000010
【図９】
2008283082.tif 000011
【図１０】
2008283082.tif 000012
【図１１】
2008283082.tif 000013
【図１２】
2008283082.tif 000014
【図１３】
2008283082.tif 000015
【図１４】
2008283082.tif 000016
【図１５】
2008283082.tif 000017
【図１６】
2008283082.tif 000018
【図１７】
2008283082.tif 000019