(57)【要約】【課題】高い入力電圧に対して適用可能とする。高電圧、高容量の部品点数を少なくする。スイッチング損失を低減させる。【解決手段】絶縁型ＤＣ−ＤＣコンバータ１０は結合インダクタ１６と、整流回路１８と、１次インダクタ１６ｅの両端に対して２個ずつ直列接続されたスイッチング素子２２ａ〜２２ｄと、スイッチング素子２２ａ〜２２ｄのそれぞれに対応して設けられた４個の１次インダクタ１６ａ〜１６ｄとを有する。絶縁型ＤＣ−ＤＣコンバータ１０は、スイッチング素子２２ａ〜２２ｄに対して並列接続され、スナバキャパシタ３４ａ〜３４ｄ及びスナバダイオード３２ａ〜３２ｄが直列接続されたスナバ回路と、スナバキャパシタ３４ａ〜３４ｄ及びスナバダイオード３２ａ〜３２ｄの接続点に接続された補助ダイオード３６ａ〜３６ｄとを有する。補助ダイオード３６ａ〜３６ｄは１次インダクタ１６ａ〜１６ｄに接続されている。【選択図】図１
2008220000.tif 000002
【特許請求の範囲】
【請求項１】
トランスと整流回路とを備えた絶縁型ＤＣ−ＤＣコンバータであって、
前記トランスの１次コイルの両端に対してそれぞれにｘ個ずつ直列接続されたスイッチング素子と、
前記トランスの１次側に前記スイッチング素子のそれぞれに対応して設けられた２ｘ個の巻線と、
各前記スイッチング素子に対して並列接続され、スナバキャパシタが電源ライン側にとなるように該スナバキャパシタ及びスナバダイオードが直列接続されたスナバ回路と、
前記スナバキャパシタ及び前記スナバダイオードの接続点に一端が接続された補助ダイオードと、
を有し、
前記補助ダイオードの他端は前記巻線の一端に接続され、該巻線の他端は電源ラインに接続されていることを特徴とする絶縁型ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載の絶縁型ＤＣ−ＤＣコンバータにおいて、
前記１次コイルに直列接続された第１補助インダクタと、
前記トランスの２次コイルに直列接続された第２補助インダクタと、
を有することを特徴とする絶縁型ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２記載の絶縁型ＤＣ−ＤＣコンバータにおいて、
前記補助ダイオードと前記巻線との間に共振インダクタを有することを特徴とする絶縁型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型又は降圧型の絶縁型ＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を低減することのできる絶縁型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
絶縁型ＤＣ−ＤＣコンバータでは、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子をＰＷＭ動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。絶縁型ＤＣ−ＤＣコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、ＰＷＭ動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。
【０００３】
このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型絶縁型ＤＣ−ＤＣコンバータにスイッチング損失を低減するための補助回路を付加したものが提案されている（例えば、特許文献１参照）。
【０００４】
また、フライバック型ＤＣ−ＤＣコンバータでは、スイッチング素子をオンにさせることでトランスの１次側コイルに電力を蓄えた後、スイッチング素子をオフにしてトランスに蓄えられた電力を２次側コイルから放出し、整流回路を介して直流電圧を出力する。このようなフライバック型ＤＣ−ＤＣコンバータにおいては、スイッチング素子を２つ備え、該スイッチング素子のスイッチング損失を低減する技術が提案されている（例えば、特許文献２参照）。
【０００５】
次に、従来回路における代表的なスイッチング損失について図１２を参照しながら説明する。
【０００６】
ここで、ソフトスイッチングは、ＺＶＳ(Zero Voltage Switching)又はＺＣＳ(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはＺＶＳ／ＺＣＳの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。
【０００７】
図１２にパワー半導体デバイスとしてのＩＧＢＴ(Insulated Gate Bipolar Transistor)のスイッチング時の電圧／電流波形を示し、実線９２０は電圧、破線９２２は電流である。ＩＧＢＴは、パワーＭＯＳ−ＦＥＴの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ＯＮ電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にＭＯＳ−ＦＥＴ構造より遅れてオンする。さらに、ＭＯＳ−ＦＥＴ構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流９２４が生じる。このような特性からも分かるようにＩＧＢＴパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧／電流の過度交差（ハッチング部参照）を生じスイッチング損失を発生している。
【０００８】
このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図１２で示すようなサージ電圧９２６並びにサージ電流９２８が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。
【０００９】
また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流ｄｉ／ｄｔが高い場合にはＥＭＩノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるｄｖ／ｄｔ及びｄｉ／ｄｔストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のＳＯＡ(Safety Operation Area：安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、ｄｖ／ｄｔによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、ｄｉ／ｄｔによるローパスフィルタリアクトルやトランス、ＡＣモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがＳＯＡを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるｄｖ／ｄｔやｄｉ／ｄｔストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。
【００１０】
【特許文献１】特開２００５−１０２４３８号公報
【特許文献２】特開昭６２−３７０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、入力電圧を高くする場合で、スイッチング素子の耐電圧を超える入力電圧になるときには、スイッチング素子を直列に接続することにより、１つ当たりのスイッチング素子に加わる印加電圧を低減するとも思われる。しかしながら、単純にスイッチング素子を直列接続しただけでは、個々のスイッチング素子に特性のばらつきがあることからオン・オフタイミングがずれ、所定のスイッチング素子だけに入力電圧が直接に印加することがある。したがって、スイッチング素子の耐圧を必ずしも小さくすることはできない。
【００１２】
一方、図１３に示すように、複数のＤＣ−ＤＣコンバータ５００ａ及び５００ｂを電源５０２に対して直列に接続する回路によれば、スイッチング素子５０４ａ〜５０４ｄが直列状に接続されていることから、それぞれのスイッチング素子５０４ａ〜５０４ｄに印加される電圧は小さくなり、耐電圧の小さいものを用いることができる。
【００１３】
しかしながら、２つのＤＣ−ＤＣコンバータ５００ａ及び５００ｂに対する入力電圧を等分させるために、入力側に高電圧用で、高容量の２つのキャパシタ５０６ａ及び５０６ｂが必要であって、基板面積が大きくなるとともに必要費用が高騰する。
【００１４】
本発明はこのような課題を考慮してなされたものであり、高い入力電圧に対しても適用可能であって、しかも高電圧、高容量の部品点数を抑制し、且つスイッチング損失の少ない絶縁型ＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る絶縁型ＤＣ−ＤＣコンバータにおいては、トランスと整流回路とを備えた絶縁型ＤＣ−ＤＣコンバータであって、前記トランスの１次コイルの両端に対してそれぞれにｘ個ずつ直列接続されたスイッチング素子と、前記トランスの１次側に前記スイッチング素子のそれぞれに対応して設けられた２ｘ個の巻線と、各前記スイッチング素子に対して並列接続され、スナバキャパシタが電源ライン側にとなるように該スナバキャパシタ及びスナバダイオードが直列接続されたスナバ回路と、前記スナバキャパシタ及び前記スナバダイオードの接続点に一端が接続された補助ダイオードとを有し、前記補助ダイオードの他端は前記巻線の一端に接続され、該巻線の他端は電源ラインに接続されていることを特徴とする。
【００１６】
このようにスイッチング素子を直列に接続することにより、高い入力電圧に対しても適用可能となる。また、入力電圧を等分させるための入力側に高電圧の複数のキャパシタ等が不要であり、高電圧用で高容量の部品を抑制することができる。さらに、スナバ回路によりスイッチング損失を低減させることができる。
【００１７】
この場合、前記１次コイルに直列接続された第１補助インダクタと、前記トランスの２次コイルに直列接続された第２補助インダクタとを有していてもよい。
【００１８】
また、前記補助ダイオードと前記巻線との間に共振インダクタを有していてもよい。
【発明の効果】
【００１９】
本発明に係る絶縁型ＤＣ−ＤＣコンバータによれば、高い入力電圧に対しても適用可能であって、しかも高電圧、高容量の部品点数を少なくすることができる。また、スナバ回路によりスイッチング損失を低減させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る絶縁型ＤＣ−ＤＣコンバータについて実施の形態を挙げ、添付の図１〜図９を参照しながら説明する。
【００２１】
図１に示すように、本実施の形態に係る絶縁型ＤＣ−ＤＣコンバータ１０は、絶縁の昇降圧型であって、直流の電源１１の電圧を昇圧又は降圧して負荷Ｒに供給するものである。
【００２２】
絶縁型ＤＣ−ＤＣコンバータ１０は、入力側にプラス及びマイナス接続用のＴｉ１及びＴｉ２を有し、出力側にプラス及びマイナス接続用のＴｏ１及びＴｏ２を有している。
【００２３】
絶縁型ＤＣ−ＤＣコンバータ１０は、スイッチング機能部１２ａ、１２ｂ、１２ｃ及び１２ｄと、６巻線式の結合インダクタ１６と、整流回路１８と、第１回生ダイオード２０ａ及び第２回生ダイオード２０ｂとを有する。
【００２４】
スイッチング機能部１２ａ〜１２ｄは、説明の便宜上、複数の素子をまとめて表しているのであって、実回路上で明確に区画されているものではない。
【００２５】
結合インダクタ１６は、５つの１次インダクタ（巻線）１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｄ、１６ｅと、１つの２次インダクタ１６ｆとを有する。４つの１次インダクタ１６ａ、１６ｂ、１６ｃ及び１６ｄは同じ向きに同じ巻線数で構成されている。１次インダクタ１６ａ及び１６ｂの一端はスイッチング機能部１２ａ及び１２ｂに接続され、他端はそれぞれマイナスライン（電源ライン）２４ｂに接続されている。１次インダクタ１６ｃ及び１６ｄの一端はスイッチング機能部１２ｃ及び１２ｄに接続され、他端はそれぞれプラスライン（電源ライン）２４ａに接続されている。１次インダクタ１６ａ、１６ｂ、１６ｃ、１６ｄ及び１６ｅには、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタ（共振インダクタ）２８ａ、２８ｂ、２８ｃ、２８ｄ及び２８ｅが直列状に存在する。２次インダクタ１６ｆについても、同様の漏れインダクタ２８ｆが直列に存在する。
【００２６】
漏れインダクタ２８ａ〜２８ｄだけではインダクタンスが十分でないと考えられる場合には、補助ダイオード３６ａ〜３６ｄと１次インダクタ１６ａ〜１６ｄとの間に共振インダクタを設けてもよい。これらの漏れインダクタ２８ａ〜２８ｄ及び共振インダクタによれば、後述する共振作用を奏し、エネルギーを有効利用することができる。
【００２７】
漏れインダクタ２８ｅについても直列に第１補助インダクタを設けてもよく、漏れインダクタ２８ｆについても直列に第２補助インダクタを設けてもよい。これらの補助インダクタによれば、１次電流及び２次電流の立ち上がり、立ち下がりを抑制し、サージの発生を防止することができる。
【００２８】
１次インダクタ１６ａ、１６ｂ、１６ｃ及び１６ｄは、主にエネルギ損失の低減の作用を奏する。１次インダクタ１６ｅと２次インダクタ１６ｆは、結合インダクタ１６における変圧の主たる作用を奏する。
【００２９】
スイッチング機能部１２ａ、１２ｂ、１２ｃ及び１２ｄには、順にスイッチング素子２２ａ、２２ｂ、２２ｃ及び２２ｄが設けられている。スイッチング素子２２ａ、２２ｂ、２２ｃ及び２２ｄは半導体素子であって、例えば、パワートランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されＰＷＭ動作を行う。
【００３０】
スイッチング素子２２ａとスイッチング素子２２ｂは、プラスライン（一方の電源）２４ａと１次インダクタ１６ｅの一端との間に直列に接続されている。つまり、スイッチング素子２２ａのコレクタがプラスライン２４ａに接続され、スイッチング素子２２ａのエミッタとスイッチング素子２２ｂのコレクタが接続され、スイッチング素子２２ｂのエミッタが１次インダクタ１６ｅの一端に接続されている。スイッチング素子２２ａとスイッチング素子２２ｂとを第１直列接続部２６ａとも呼ぶ。
【００３１】
スイッチング素子２２ｃとスイッチング素子２２ｄは、マイナスライン（他方の電源）２４ｂと１次インダクタ１６ｅの他端との間に直列に接続されている。つまり、スイッチング素子２２ｃのコレクタが１次インダクタ１６ｅの他端に接続され、スイッチング素子２２ｃのエミッタとスイッチング素子２２ｄのコレクタが接続され、スイッチング素子２２ｄのエミッタがマイナスライン２４ｂに接続されている。スイッチング素子２２ｃとスイッチング素子２２ｄとを第２直列接続部２６ｂとも呼ぶ。
【００３２】
第１直列接続部２６ａと１次インダクタ１６ｅの一端との接続部と、マイナスライン２４ｂとの間には第１回生ダイオード２０ａが設けられている。第１回生ダイオード２０ａは、マイナスライン２４ｂの側がアノードとなっている。
【００３３】
第２直列接続部２６ｂと１次インダクタ１６ｅの他端との接続部と、プラスライン２４ａとの間には第２回生ダイオード２０ｂが設けられている。第２回生ダイオード２０ｂは、プラスライン２４ａの側がカソードとなっている。
【００３４】
第１回生ダイオード２０ａ及び第２回生ダイオード２０ｂによれば、結合インダクタ１６のエネルギーを電源１１に回生することにより、エネルギーを有効利用することができる。
【００３５】
スイッチング機能部１２ａは、スイッチング素子２２ａと、該スイッチング素子２２ａと並列に設けられた逆導通ダイオード（又は寄生ダイオード）３０ａと、直列に接続されたスナバダイオード３２ａ及びスナバキャパシタ３４ａと、補助ダイオード３６ａとを有する。スナバキャパシタ３４ａとスナバダイオード３２ａはスナバ直列回路を形成している。
【００３６】
スイッチング素子２２ａは、コレクタが逆導通ダイオード３０ａのカソードに接続され、エミッタが逆導通ダイオード３０ａのアノードに接続されている。
【００３７】
スナバキャパシタ３４ａは、プラスライン２４ａ側となるように接続されている。つまり、スナバダイオード３２ａのカソードは、スイッチング素子２２ａのエミッタに接続され、アノードはスナバキャパシタ３４ａの一端に接続されている。スナバキャパシタ３４ａの他端はスイッチング素子２２ａのコレクタ（つまりプラスライン２４ａ）に接続されている。
【００３８】
補助ダイオード３６ａのカソードは、スナバダイオード３２ａとスナバキャパシタ３４ａとの間に接続されている。補助ダイオード３６ａのアノードは漏れインダクタ２８ａを介して１次インダクタ１６ａの一端に接続されている。
【００３９】
スイッチング機能部１２ｂは、スイッチング機能部１２ａと同構成であることから、符号の添え字ａに代えて添え字ｂを付して表し、その詳細な説明を省略する。
【００４０】
スイッチング機能部１２ｄは、スイッチング素子２２ｄと、該スイッチング素子２２ｄと並列に設けられた逆導通ダイオード（又は寄生ダイオード）３０ｄと、直列に接続されたスナバダイオード３２ｄ及びスナバキャパシタ３４ｄと、補助ダイオード３６ｄとを有する。スナバキャパシタ３４ｄとスナバダイオード３２ｄはスナバ直列回路を形成している。
【００４１】
スイッチング素子２２ｄは、コレクタが逆導通ダイオード３０ｄのカソードに接続され、エミッタが逆導通ダイオード３０ｄのアノードに接続されている。
【００４２】
スナバキャパシタ３４ｄは、マイナスライン２４ｂ側となるように接続されている。つまり、スナバダイオード３２ｄのアノードは、スイッチング素子２２ｄのコレクタに接続され、カソードはスナバキャパシタ３４ｄの一端に接続されている。スナバキャパシタ３４ｄの他端はスイッチング素子２２ｄのエミッタ（つまりマイナスライン２４ｂ）に接続されている。
【００４３】
補助ダイオード３６ｄのアノードは、スナバダイオード３２ｄとスナバキャパシタ３４ｄとの間に接続されている。補助ダイオード３６ｄのカソードは漏れインダクタ２８ｄを介して１次インダクタ１６ｄの一端に接続されている。
【００４４】
スイッチング機能部１２ｃは、スイッチング機能部１２ｄと同構成であることから、符号の添え字ｄに代えて添え字ｃを付して表し、その詳細な説明を省略する。
【００４５】
整流回路１８は、整流用のダイオード４０と、平滑キャパシタ４２とを有する。平滑キャパシタ４２は２次インダクタ１６ｆに対して並列に接続されており、ダイオード４０は、２次インダクタ１６ｆの一端と平滑キャパシタ４２の一端との間に挿入されている。平滑キャパシタ４２としては、例えば電解キャパシタが用いられる。
【００４６】
なお、図１から明らかなように、絶縁型ＤＣ−ＤＣコンバータ１０では、入力電圧Ｖｉを等分させるためのキャパシタ（図１３のキャパシタ５０６ａ及び５０６ｂ参照）等は設けられていない。つまり、絶縁型ＤＣ−ＤＣコンバータ１０では、高電圧、高容量の部品は必要がない。これは、図１３のＤＣ−ＤＣコンバータ５００ａ及び５００ｂが入力側で直列接続、出力側で並列接続された回路とは異なり、絶縁型ＤＣ−ＤＣコンバータ１０は全体として１つのコンバータを構成しているためである。
【００４７】
１次インダクタ１６ｅと２次インダクタ１６ｆとの巻数比は、Ｒ1＝ｎ２／ｎ１である。１次インダクタ１６ａと２次インダクタ１６ｆとの巻数比は、Ｒ2＝ｎ３／ｎ１である。Ｒ1＝Ｒ2（つまりｎ２＝ｎ３）と設定してもよい。
【００４８】
絶縁型ＤＣ−ＤＣコンバータ１０における各箇所における電流、電圧を次のように名称とその方向を規定する。
【００４９】
１次インダクタ１６ｅに流れる電流（つまり、１次電流）をｉ1、２次インダクタ１６ｆに流れる電流（つまり、２次電流）をｉ2とする。
【００５０】
プラスライン２４ａからスイッチング素子２２ａに流れる電流をｉs、スナバキャパシタ３４ａからプラスライン２４ａの方向に向かって流れる電流をｉcs、１次インダクタ１６ａから補助ダイオード３６ａに向かって流れる電流をｉlsとする。
【００５１】
電源１１の電圧をＶｉ、負荷Ｒに供給される電圧をＶｏとする。スナバキャパシタ３４ａの両端に生じる電圧をｖcsとする。
【００５２】
次に、このように構成される絶縁型ＤＣ−ＤＣコンバータ１０を用いた変圧の作用について説明する。
【００５３】
絶縁型ＤＣ−ＤＣコンバータ１０の変圧作用は、図２に示すようにモード０〜モード５の６つのモードに区分することができる。モード０〜モード５はこの順に繰り返し行われる。図２において、モード０は時刻ｔ０〜ｔ１、モード１は時刻ｔ１〜ｔ２、モード２は時刻ｔ２〜ｔ３、モード３は時刻ｔ３〜ｔ４、モード４は時刻ｔ４〜ｔ５、モード０は時刻ｔ５〜ｔ０である。
【００５４】
変圧作用時には、スイッチング素子２２ａ〜２２ｄが同期したＰＷＭ動作を行う。なお、図３〜図８においては、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。各モードの説明では、スイッチング機能部１２ａ〜１２ｄのうち、代表的にスイッチング機能部１２ａの作用について述べる。スイッチング機能部１２ｂはスイッチング機能部１２ａと同極性、同作用を奏する。スイッチング機能部１２ｃ及び１２ｄは、スイッチング機能部１２ａに対して極性が逆であって、同作用を奏する。モード０の開始時（つまり、モード５の終了時）では、スナバキャパシタ３４ａに電荷が充電され、漏れインダクタ２８ａにエネルギーが蓄えられているものとする。
【００５５】
図３に示すように、モード０ではスイッチング素子２２ａがオンになる。これにより、プラスライン２４ａ、スイッチング素子２２ａ、２２ｂ、漏れインダクタ２８ｅ、１次インダクタ１６ｅ、スイッチング素子２２ｃ、２２ｄ及びマイナスライン２４ｂに至る電流ｉ1が発生する。
【００５６】
これとともに、１次インダクタ１６ａ、漏れインダクタ２８ａ、補助ダイオード３６ａ、スナバキャパシタ３４ａを通る電流が発生する。この系統では、１次インダクタ１６ａに電圧Ｒ2×Ｖｉを発生させ、スナバキャパシタ３４ａと漏れインダクタ２８ａとにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ３４ａが放電を開始する。つまり、漏れインダクタ２８ａに蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ３４ａの電荷を放出させ、パルス電流回生作用が得られる。
【００５７】
また、モード０では、スイッチング素子２２ａのターンオン時に、漏れインダクタ２８ａ、２８ｅ（及び第１補助インダクタ）によりスイッチング素子２２ａを流れる電流の立ち上がりが抑制され、スイッチング素子２２ａはＺＣＳターンオンとなる（図２参照）。整流回路１８の電流ｉ2は減少するが、漏れインダクタ２８ｆ（及び第２補助インダクタ）により立ち下がりが抑制される。このような電流の立ち上がり、立ち下がりの抑制作用によりサージの発生を防止することができる。
【００５８】
モード０のエネルギー回生スナバ回路における回路状態方程式は（１）式のようになる。
【００５９】
【数１】
2008220000.tif 000003
【００６０】
ここで、Ｌｓは漏れインダクタ２８ａのインダクタンス、Ｃｓはスナバキャパシタ３４ａの容量である。
【００６１】
また、スイッチング素子２２ａのターンオン時点で、スナバキャパシタ３４ａの電圧及び回生電流の初期値をそれぞれｖcs＝Ｖｃｏ、ｉls＝０とすると、スナバキャパシタの電圧ｖcsと回生電流ｉlsは、それぞれ（２）式のようになる。
【００６２】
【数２】
2008220000.tif 000004
【００６３】
ただし、Ｚｓ＝√（Ｌｓ／Ｃｓ）、ωｓ＝１／√（Ｌｓ・Ｃｓ）である。スナバキャパシタのエネルギーが完全に放電するためには、ωｔ＝πの時点で、スナバキャパシタの電圧をゼロ以下とする条件、ｖcs≦０が必要となる。したがって、次の（３）式が成り立つ。
【００６４】
【数３】
2008220000.tif 000005
【００６５】
図４に示すように、モード１では、スナバキャパシタ３４ａが蓄えた電荷を完全放電した後にスナバダイオード３２ａが導通し、漏れインダクタ２８ａに蓄えられた残留エネルギーをパルス回生電流ｉlsとして放出を継続する。つまり、電流は２次インダクタ１６ｂ、漏れインダクタ２８ａ、補助ダイオード３６ａ及びスナバダイオード３２ａを流れることになる。このように、スナバキャパシタ３４ａの放電が終了した後にも、漏れインダクタ２８ａのエネルギーを利用して回生動作を継続することができる。
【００６６】
モード１においては、パルス回生電流ｉlsが不必要に流れ続けないように、巻数比の条件として、次の（４）式が成立するようにしておくとよい。
【００６７】
【数４】
2008220000.tif 000006
【００６８】
この後、パルス回生電流ｉlsがゼロになるとモード２に移行する。
【００６９】
図５に示すように、モード２では、漏れインダクタ２８ａがエネルギーを放出し終え、電源１１から供給される電力はプラスライン２４ａ、スイッチング素子２２ａ、２２ｂ、漏れインダクタ２８ｅ、１次インダクタ１６ｅ、スイッチング素子２２ｃ、２２ｄ及びマイナスライン２４ｂに至り、１次インダクタ１６ｅにエネルギーが蓄積される。
【００７０】
図６に示すように、モード３では、スイッチング素子２２ａをオフにする。これにより、電源１１から供給される電流は、スナバダイオード３２ａ及びスナバキャパシタ３４ａに流れることになり、該スナバキャパシタ３４ａが充電される。このとき、スイッチング素子２２ａの両端電圧ｖsは０であることから（図２参照）、スイッチング素子２２ａはＺＶＳで（つまり、ソフトスイッチングで）ターンオフする。スイッチング素子２２ａをオフするタイミングは、ＰＷＭのデューティファクタにより設定される。
【００７１】
スナバキャパシタ３４ａが充電されることによりｖsは（５）式に示す電圧上昇率で上昇する。
【００７２】
【数５】
2008220000.tif 000007
【００７３】
このとき充電されたスナバキャパシタ３４ａは、前記の通りモード０の共振作用に供されることになる。
【００７４】
スイッチング素子２２ａ〜２２ｂは同時にオフになるように制御されるが、実際には若干のばらつきが発生しうる。しかしながら、それぞれスナバキャパシタ３４ａ〜３４ｄが設けられているため、いずれか１つのスイッチング素子だけに入力電圧Ｖｉが直接的に印加されることはない。
【００７５】
また、スナバキャパシタ３４ａ〜３４ｄは、直列状に接続されるとともに、スイッチング素子２２ａ〜２２ｄに対して並列に接続されていることから、各スイッチング素子２２ａ〜２２ｄに対して印加される電圧は、Ｖｉ／２となる。したがって、スイッチング素子２２ａ〜２２ｄの耐圧は小さくて足り、低廉化を図ることができる。当然に、スナバキャパシタ３４ａ〜３４ｄの耐圧も小さく設定することができる。
【００７６】
図７に示すように、モード４では、スナバキャパシタ３４ａの電流ｉlsは０となり、漏れインダクタ２８ｅの残留エネルギーは、第１回生ダイオード２０ａ及び第２回生ダイオード２０ｂを通って電源１１に回生する。これにより、エネルギーを有効利用できる。
【００７７】
一方、整流回路１８では、電流ｉ2が流れ始めるが、漏れインダクタ２８ｆ（及び第２補助インダクタ）の作用により立ち上がりが抑制され、サージの発生を防止できる。
【００７８】
図８に示すように、モード５では、結合インダクタ１６に蓄えられていたエネルギーが２次インダクタ１６ｆからダイオード４０を通って平滑キャパシタ４２及び負荷Ｒに供給される。この後、前記のモード０に戻り、一連のサイクルを継続することになる。
【００７９】
上述したように、本実施の形態に係る絶縁型ＤＣ−ＤＣコンバータ１０では、スイッチング素子２２ａ〜２２ｄが直列に接続されていることから入力電圧Ｖｉが高い場合であっても適用可能である。また、スイッチング素子２２ａ〜２２ｄの耐電圧は、入力電圧Ｖｉに対してＶｉ／２で足りる。
【００８０】
さらに、入力電圧Ｖｉを等分させるための入力側の高電圧、高容量の複数のキャパシタ（図１３のキャパシタ５０６ａ及び５０６ｂ参照）等を省略することができる。これにより基板面積を小さくすることができるとともに廉価に構成可能となる。さらに、スナバ回路によりスイッチング損失を低減させることができる。
【００８１】
なお、ＤＣ−ＤＣコンバータ１０では、種々の変形が可能であって、スイッチング機能部１２ａ〜１２ｄは４つに限らず、１次インダクタ１６ｅを中心とした片側１つの２つでもよいし、片側３つ以上の６個以上であってもよい。
【００８２】
さらに、整流回路１８はフライバック型に限らず、図９に示すようなフォワード型整流回路１８ａ等であってもよい。
【００８３】
また、本実施の形態に係る絶縁型ＤＣ−ＤＣコンバータ１０では、スイッチング素子２２ａと並列に設けたスナバダイオード３２ａとスナバキャパシタ３４ａで構成したスナバ直列回路のエネルギーをスイッチング素子２２ａがターンオンした時点で、補助ダイオード３６ａと結合インダクタ１６の２次側にまとめた漏れインダクタ２８ａとスナバキャパシタ３４ａで共振させ、スナバエネルギーを出力側に回生させることができる。
【００８４】
さらに、このパルス電流回生動作により、スナバキャパシタ３４ａの電圧をゼロまで放電させることで、スイッチング素子２２ａのターンオフはＺＶＳ転流となる。スイッチング素子２２ａのターンオン動作時は、漏れインダクタ２８ｅ（及び第１補助インダクタ）によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ＺＣＳターンオンとなる。このように、スイッチング素子２２ａではソフトスイッチング動作が実現される。
【００８５】
次に、絶縁型ＤＣ−ＤＣコンバータ１０で用いられているソフトスイッチングの特性について図１０を参照しながら説明する。図１０は、ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例であり、実線１００は電圧、破線１０２は電流である。
【００８６】
図１０に示すように、一般にターンオフ時は、ＩＧＢＴ固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図１２で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にＬＣ主共振もしくはＬＣ補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子２２ａに並列に接続された逆導通ダイオード３０ａに電流が流れている間にＩＧＢＴのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。
【００８７】
図１０と図１２との比較から明らかなように、電流と電圧の過渡交差はＩＧＢＴのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。
【００８８】
このように、ＺＶＳ／ＺＣＳの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つＥＭＩノイズ・ＲＦＩノイズが抑制される。
【００８９】
図１１にパワー半導体デバイスの電圧／電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線１１０で示し、ソフトスイッチング方式による場合を実線１１２で示す。
【００９０】
ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、ｄｖ／ｄｔストレス、ｄｉ／ｄｔストレスが共に大きくなりパワー半導体デバイス固有のＳＯＡの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。
【００９１】
これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つＥＭＩ／ＲＦＩノイズを抑制することができる。
【００９２】
上述したように、本実施の形態に係る絶縁型ＤＣ−ＤＣコンバータ１０は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、ソフトスイッチングのための周辺素子も少ない。スイッチング素子２２ａ〜２２ｄの制御方法はハードスイッチングＰＷＭと変わらずに簡便に行うことができる。
【００９３】
絶縁型ＤＣ−ＤＣコンバータ１０のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。
【００９４】
なお、絶縁型ＤＣ−ＤＣコンバータ１０では、高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。
【００９５】
本発明に係る絶縁型ＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００９６】
【図１】本実施の形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】ＤＣ−ＤＣコンバータのタイムチャートである。
【図３】モード０で電流の流れを示す回路図である。
【図４】モード１で電流の流れを示す回路図である。
【図５】モード２で電流の流れを示す回路図である。
【図６】モード３で電流の流れを示す回路図である。
【図７】モード４で電流の流れを示す回路図である。
【図８】モード５で電流の流れを示す回路図である。
【図９】変形例に係るＤＣ−ＤＣコンバータの回路図である。
【図１０】ＩＧＢＴのＺＶＳ／ＺＣＳスイッチング波形例である。
【図１１】パワー半導体デバイスの電圧／電流のスイッチング軌跡である。
【図１２】従来技術に係るスイッチング波形例である。
【図１３】複数のＤＣ−ＤＣコンバータを並列に接続した回路である。
【符号の説明】
【００９７】
１０…絶縁型ＤＣ−ＤＣコンバータ                １１…電源
１２ａ〜１２ｄ…スイッチング機能部              １６…結合インダクタ
１６ａ〜１６ｅ…１次インダクタ                  １８…整流回路
２０ａ、２０ｂ…回生ダイオード                  ２２ａ〜２２ｄ…スイッチング素子
２６ａ、２６ｂ…直列接続部                      ２８ａ〜２８ｆ…漏れインダクタ
３０ａ〜３０ｄ…逆導通ダイオード                ３２ａ〜３２ｄ…スナバダイオード
３４ａ〜３４ｄ…スナバキャパシタ                ３６ａ〜３６ｄ…補助ダイオード
【図１】
2008220000.tif 000008
【図２】
2008220000.tif 000009
【図３】
2008220000.tif 000010
【図４】
2008220000.tif 000011
【図５】
2008220000.tif 000012
【図６】
2008220000.tif 000013
【図７】
2008220000.tif 000014
【図８】
2008220000.tif 000015
【図９】
2008220000.tif 000016
【図１０】
2008220000.tif 000017
【図１１】
2008220000.tif 000018
【図１２】
2008220000.tif 000019
【図１３】
2008220000.tif 000020