(57)【要約】【課題】  テストヘッドの制御信号出力回路に過電流保護装置を備えた半導体試験システムにおいて、不良原因が即座に特定され、無駄なデバイス判定を行うことのない半導体試験システムを提供することを目的とする。【解決手段】  リードバック装置１３５により過電流保護手段１３２ａ，１３２ｂ，・・・の状態を検出して制御端末装置３に送信し、リードバック装置が過電流保護手段１３２ａ，１３２ｂ，・・・による電源１３３ａ，１３３ｂ，・・・の遮断を検出したとき試験を停止し、制御端末装置３に遮断された電源の位置を表示する。【選択図】  図１
2008096335.tif 000002
【特許請求の範囲】
【請求項１】
被測定デバイスと入出力信号を授受するテストボードを制御する制御信号出力回路の出力電流が上限を超えたとき、その電源を過電流保護手段が遮断する半導体試験装置と、該半導体試験装置を制御する制御端末装置とからなる半導体試験システムにおいて、
前記過電流保護手段による前記電源の遮断を検出したときリードバック信号を前記制御端末装置に送信して試験を停止するリードバック装置
を備えたことを特徴とする半導体試験システム。
【請求項２】
前記制御端末装置は前記過電流保護手段により遮断された前記電源の場所を表示することを特徴とする請求項１記載の半導体試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はテストボードに制御信号を供給する制御信号出力回路の電源に過電流保護手段を備えた半導体試験システムに関する。
【背景技術】
【０００２】
従来から半導体試験装置では、テストボードと被測定デバイスの間で授受する入出力信号はリレー等で切換制御されている。このリレー等を駆動するための制御信号ラインに接地や過負荷などにより過大電流が流れることがあるが、そのような場合に制御信号を出力する回路を保護する必要がある。
図３はそのために保護電源を用いた従来の半導体試験システムの一例を示す構成ブロック図である。図３の半導体試験システムは、被測定デバイス４を試験する半導体試験装置１と、制御線２を介して半導体試験装置１を制御する制御端末装置３とから構成される。
【０００３】
半導体試験装置１は、本体１１と、本体１１がケーブル１２を介して接続されるテストヘッド１３と、テストヘッド１３上に設置されてテストヘッド１３と制御信号ライン１４ａ，１４ｂ，・・・を介して接続するテストボード１５とで構成され、テストボード１５上に置かれた被測定デバイス４を試験する。また、制御端末装置３は制御線２を介して本体１１と接続し、半導体試験装置１を制御する。
【０００４】
テストヘッド１３は、テストボード１５を制御するための制御信号を出力する複数の制御信号出力回路１３４ａ，１３４ｂ，・・・を備えている。制御信号出力回路１３４ａ，１３４ｂ，・・・には、テスタ電源１３１から過電流保護装置１３２ａ，１３２ｂ，・・・を介して保護電源１３３ａ，１３３ｂ，・・・がそれぞれ供給される。
【０００５】
テストボード１５は、測定デバイス４への入出力信号をリレー切換などで制御する複数の制御回路１５１ａ，１５２ｂ，・・・を有する。制御回路１５１ａ，１５２ｂ，・・・はそれぞれ制御信号出力回路１３４ａ，１３４ｂ，・・・から出力される制御信号（リレー切換信号などからなる）により制御される。
【０００６】
上記のような構成において、例えば、制御回路１５１ａにおける接地事故や過大負荷の接続などにより制御信号ライン１４ａに過大な電流が流れ、制御信号出力回路１３４ａが出力できる電流容量を超えるとき、過電流保護装置１３２ａは保護電源１３３ａを遮断する。
【０００７】
図４は図３の半導体試験システムの動作を示すフローチャートである。最初にテスト条件を設定し（ステップＳ１０１）、テストスタートでデバイス測定が開始され（ステップＳ１０２）、デバイス判定を行う（ステップＳ１０３）。デバイス判定がパスした場合は、テストエンドとなり、終了する（ステップＳ１０４）。デバイス判定がフェイルした場合は、不良原因を特定し（ステップＳ１０５）、不良原因を除去した後（ステップＳ１０６）、再度テストを実行する。
【０００８】
上記のような半導体試験システムに関連する先行技術文献としては次のようなものがある。
【０００９】
【特許文献１】特開２０００−００９７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記のような従来技術では、テストヘッド１３の過電流保護装置１３２ａ，１３２ｂ，・・・のいずれかが動作すると、制御ライン１４ａ，１４ｂ，・・・上のいずれかの信号が出力されなくなるので、デバイス判定の結果はフェイルとなるが、不良原因の特定（ステップＳ１０５）を即座に行うことは困難である。したがって、解析作業に多大な時間を要し、その間デバイス測定が中断するという問題がある。
【００１１】
本発明はこのような課題を解決しようとするもので、テストヘッドの制御信号出力回路に過電流保護装置を備えた半導体試験システムにおいて、過電流保護装置が働いた場合に、不良原因が即座に特定され、無駄なデバイス判定を行うことのない半導体試験システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被測定デバイスと入出力信号を授受するテストボードを制御する制御信号出力回路の出力電流が上限を超えたとき、その電源を過電流保護手段が遮断する半導体試験装置と、該半導体試験装置を制御する制御端末装置とからなる半導体試験システムにおいて、
前記過電流保護手段による前記電源の遮断を検出したときリードバック信号を前記制御端末装置に送信して試験を停止するリードバック装置
を備えたことを特徴とする。
【００１３】
請求項２記載の発明は、
請求項１記載の発明である半導体試験システムにおいて、
前記制御端末装置は前記過電流保護手段により遮断された前記電源の場所を表示することを特徴とする。
【発明の効果】
【００１４】
以上述べたように、本発明によれば、テストヘッド内の制御信号出力回路の過電流保護装置が働いた場合、直ちにテストがストップして過電流保護装置が働いたことを明らかにするので、不良原因が即座に特定され、無駄なデバイス判定を行うことのない半導体試験システムを実現することができる。
【発明を実施するための最良の形態】
【００１５】
以下本発明につき図面を用いて詳細に説明する。
【００１６】
図１は本発明に係る半導体試験システムの一実施例を示す構成ブロック図である。図３と同一の部分には同じ記号を付している。
【００１７】
図１の半導体試験システムにおいて、半導体試験装置１０は被測定デバイス４を試験し、制御端末装置３は制御線２を介して半導体試験装置１０を制御する。
【００１８】
半導体試験装置１０は、本体１１と、本体１１がケーブル１２を介して接続されるテストヘッド１３と、テストヘッド１３上に設置されてテストヘッド１３と制御信号ライン１４ａ，１４ｂ，・・・を介して接続するテストボード１５とで構成される。半導体試験装置１０はテストボード１５に置かれた被測定デバイス４を試験する。また、制御端末装置３は制御線２を介して本体１１と接続され、半導体試験装置１０を制御する。
【００１９】
テストヘッド１３は、テストボード１５を制御するための制御信号を出力する複数の制御信号出力回路１３４ａ，１３４ｂ，・・・を備えている。制御信号出力回路１３４ａ，１３４ｂ，・・・の各電源入力端子には、テスタ電源１３１から過電流保護装置１３２ａ，１３２ｂ，・・・を介した保護電源１３３ａ，１３３ｂ，・・・がそれぞれ接続される。リードバック回路１３５は保護電源１３３ａ，１３３ｂ，・・・の状態（出力電圧などから遮断の有無）を検出し、ケーブル１２及び制御線２を介して前記各状態に対応するリードバック信号１６ａ，１６ｂ，・・・を制御端末装置３へ送信する。
【００２０】
制御信号出力回路１３４ａ，１３４ｂ，・・・が出力できる電流容量を超えたことは、例えば制御信号出力回路１３４ａ，１３４ｂ，・・・の出力電流や電源電流等により検出する（図示省略）。この検出信号を上限値と比較し、比較出力に基づいて過電流保護装置１３２ａ，１３２ｂ，・・・を動作させて、保護電源１３３ａ，１３３ｂ，・・・を遮断する。
【００２１】
テストボード１５は、ドライバから測定デバイス４に印加される入出力信号をリレー切換などによって制御する複数の制御回路１５１ａ，１５２ｂ，・・・を有する。制御回路１５１ａ，１５２ｂ，・・・の入力端子には制御信号ライン１４ａ，１４ｂ，・・・を介してそれぞれ制御信号出力回路１３４ａ，１３４ｂ，・・・の出力端子が接続され、リレー切換信号などからなる制御信号が供給される。
【００２２】
上記のような構成において、例えば、制御回路１５１ａにおける接地事故や過大負荷の接続などにより制御信号ライン１４ａに過大な電流が流れ、制御信号出力回路１３４ａが出力できる電流容量を超えるとき、過電流保護装置１３２ａは保護電源１３３ａを遮断する。保護電源１３３ａの遮断はリードバック回路１３５により検出され、リードバック信号１６ａが制御端末装置３に送られる。制御端末装置３はテストをストップするとともに、不良原因である、遮断した保護電源１３３ａの場所を画面に表示する。
【００２３】
図２は図１の半導体試験システムの動作を示すフローチャートである。最初にテスト条件を設定し（ステップＳ１０１）、テストスタートでデバイス測定が開始され（ステップＳ１０２）、過電流保護装置１３２ａ，１３２ｂ，・・・が保護電源１３３ａ，１３３ｂ，・・・を遮断しているかどうかを確認し（ステップＳ２０１）、遮断していない場合はデバイス判定を行う（ステップＳ１０３）。デバイス判定がパスした場合は、テストエンドとなり（ステップＳ１０４）、終了する。デバイス判定がフェイルした場合は、不良原因を特定し（ステップＳ１０５）、不良原因を除去した後（ステップＳ１０６）、再度テストを実行する。過電流保護装置１３２ａ，１３２ｂ，・・・が保護電源１３３ａ，１３３ｂ，・・・を遮断している場合はデバイス判定せずにテストをストップさせ、不良原因である、遮断している保護電源の場所を制御端末装置３に表示する（ステップＳ２０３）。この不良原因を除去（ステップＳ１０６）した後、再度テストを実行する。
【００２４】
上記のような構成の半導体試験システムによれば、過電流保護装置が働いた場合、直ちにテストがストップして過電流保護装置が働いたことを明らかにするので、不良原因を即座に特定することができる。したがって、不良原因の除去を迅速に行うことができる。
【００２５】
また、遮断状態ではデバイス判定しないので、無駄なテストをなくすことができる。
【００２６】
したがって、デバイス試験の時間短縮及び効率アップを図ることができ、実用上大きな効果を上げることができる。
【００２７】
なお、上記の構成において、リードバック信号線の数を保護電源の数と等しくしたが、１本のリードバック信号線を時分割に使用すれば、リードバック信号線の本数を減らすことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る半導体試験システムの一実施例を示す構成ブロック図である。
【図２】図１の装置の動作を示すフローチャートである。
【図３】従来の半導体試験システムの一例を示す構成ブロック図である。
【図４】図３の装置の動作を示すフローチャートである。
【符号の説明】
【００２９】
３  制御端末装置
４  被測定デバイス
１０  半導体試験装置
１６ａ，１６ｂ，・・・  リードバック信号
１３２ａ，１３２ｂ，・・・  過電流保護手段
１３３ａ，１３３ｂ，・・・  電源
１３４ａ，１３４ｂ，・・・  制御信号出力回路
１３５  リードバック装置
１５１ａ，１５１ｂ，・・・  制御回路
Ｓ１０３  デバイス判定
【図１】
2008096335.tif 000003
【図２】
2008096335.tif 000004
【図３】
2008096335.tif 000005
【図４】
2008096335.tif 000006