(57)【要約】【課題】ノイズ源回路と被ノイズ回路が混載される半導体集積回路の設計時に、それぞれの回路の電源間を伝播するノイズを見積もり、被ノイズ回路の回路特性が受ける影響を見積もること。【解決手段】ノイズ源回路で発生するノイズ量の解析と、被ノイズ回路の回路特性の解析を行う。ノイズ源回路と被ノイズ回路のグラウンド線同士をメタル配線で接続したモデルで、被ノイズ回路の回路特性を、ノイズ源回路のノイズ量の影響を考慮して評価する。その結果、所望の基準を満たさなければ、ノイズ源回路と被ノイズ回路のグラウンド線同士を分離した集積回路モデルと基板モデルを組み合わせたモデルで、基板を介して伝播するノイズ量を解析する。そのノイズ量の影響を考慮して、被ノイズ回路の回路特性を評価する。その結果、所望の基準を満たさなければ、満たすまで、ノイズ源回路の仕様や被ノイズ回路や基板情報の見直しを行う。【選択図】図８
2008004068.tif 000002
【特許請求の範囲】
【請求項１】
ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析プログラムであって、
ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、
被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、
前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、
前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、
をコンピュータに実行させることを特徴とするノイズ解析プログラム。
【請求項２】
前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、
前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、
前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、
前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、
をさらにコンピュータに実行させることを特徴とする請求項１に記載のノイズ解析プログラム。
【請求項３】
請求項１または２に記載のノイズ解析プログラムを記録したコンピュータに読み取り可能な記録媒体。
【請求項４】
ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するノイズ解析装置であって、
ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析手段と、
被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析手段と、
前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析手段により得られた回路特性に対して、前記ノイズ源回路解析手段により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価手段と、
前記第１のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定手段と、
を備えることを特徴とするノイズ解析装置。
【請求項５】
ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析方法であって、
ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、
被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、
前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、
前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、
を含むことを特徴とするノイズ解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路を設計する際に、ノイズ源となる回路からノイズの影響を受ける回路に伝播するノイズを見積もるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法に関する。
【背景技術】
【０００２】
半導体集積回路では、ノイズを発生するデジタル回路等の回路（以下、ノイズ源回路とする）と、そのノイズの影響を受けるアナログ回路等の回路（以下、被ノイズ回路とする）が混載されることがある。そのような半導体集積回路において、ノイズ源回路と被ノイズ回路が異なる固有の電源により駆動される場合、その設計時に、半導体基板を経由して電源間を伝播するノイズを見積もることが重要である。従来、半導体基板を伝播する電源ノイズを見積もる方法として、次のような方法が公知である。
【０００３】
半導体基板中の微小な三次元領域を接続点としてノードを持つ単位立体として取り扱い、前記単位立体は、抵抗要素、誘導要素、容量要素のうち少なくとも一つの要素を用いてモデル化され、前記半導体基板を前記単位立体の集合体として取り扱い、半導体集積回路を構成する回路素子を、前記モデル化された半導体基板とともに回路シミュレータを用いて動作特性解析を行う、半導体集積回路の基板雑音解析方法において、サブストレートコンタクト近傍における電流集中により発生する局所的な電圧降下を、抵抗素子でモデル化することにより、前記単位立体よりも寸法の小さなサブストレートコンタクト構造をモデル化する、ことを特徴とする（例えば、特許文献１参照。）。また、電源電流、グラウンド電流、回路素子から基板に注入される電流、電源、グラウンド、回路素子と基板との間の接合容量、電源、グラウンド、回路素子と基板との間の界面抵抗、電源抵抗、グラウンド抵抗、電源電圧変動、グラウンド電圧変動のいずれかを、基板の解析構造とは独立して集約する工程を有することを特徴とする（例えば、特許文献２参照。）。
【０００４】
【特許文献１】特開２００２−１５８２８４号公報
【特許文献２】特開２００５−４２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体基板を経由して伝播するノイズを見積もるには、半導体集積回路内の電源配線と半導体基板を接続する基板コンタクト情報や、基板内抵抗分布およびウェル構造などの半導体基板情報が必要である。従って、これらの情報をレイアウト情報から取得する必要がある。そのため、詳細なレイアウト情報がおよそ確定する前の設計初期において、このノイズを見積もることは、極めて困難であるという問題点がある。
【０００６】
また、上記特許文献１または２に開示された方法では、半導体基板を伝播するノイズ量を見積もる前に、詳細な回路動作モデルと大規模な半導体基板の回路モデルを作成する必要がある。そのため、半導体集積回路の実際の設計プロセスにおいて、半導体集積回路内の全ての回路に対して、半導体基板を経由して伝播する電源ノイズを解析することは、極めて困難である。つまり、上記特許文献１または２に開示された方法は、実際の設計現場でノイズを解析するのには適していないという問題点がある。
【０００７】
この発明は、上述した従来技術による問題点を解消するため、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを容易に見積もることができるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法を提供することを目的とする。また、この発明は、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを見積もることによって、ノイズの伝播によって被ノイズ回路の回路特性が受ける影響を容易に見積もることができるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、本発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法は、以下の特徴を有する。ノイズを発生するノイズ源回路と、そのノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつノイズ源回路と被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、ノイズ源回路から被ノイズ回路へ伝播するノイズを解析する。
【０００９】
その際、まず、ノイズ源回路の仕様に基づいて、ノイズ源回路の発生ノイズ量を解析する。また、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の被ノイズ回路の回路特性を解析する。そして、ノイズ源回路の電源線およびグラウンド線に被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、またはノイズ源回路のグラウンド線に被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、そのメタル配線を介してノイズ源回路から被ノイズ回路にノイズが伝播する第１のモデルを想定する。
【００１０】
この第１のモデルを用い、先のノイズ源回路に対する解析により得られた発生ノイズ量の影響を考慮して、先の被ノイズ回路に対する解析により得られた回路特性に対する評価を行う。その評価により得られた被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる被ノイズ回路の回路特性の基準を満たすか否かを判定する。その結果、基準を満たす場合には、第１のモデルと同様に、ノイズ源回路と被ノイズ回路の電源線同士およびグラウンド線同士、またはグラウンド線同士のみを低抵抗のメタル配線により接続することとして、ノイズの解析を終了する。
【００１１】
一方、基準を満たさない場合には、ノイズ源回路の電源線およびグラウンド線を被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介してノイズ源回路から被ノイズ回路にノイズが伝播する第２のモデルを想定する。この第２のモデルでは、半導体基板部分のモデルとして、ノイズ源回路のグラウンド線に一端が接続された第１の抵抗と、ノイズ源回路の電源線に一方の電極が接続された第１の容量と、その第１の容量に一端が接続された第２の抵抗と、被ノイズ回路のグラウンド線に一端が接続された第３の抵抗と、被ノイズ回路の電源線に一方の電極が接続された第２の容量と、その第２の容量に一端が接続された第４の抵抗と、被ノイズ回路を囲むガードリングに一端が接続された第５の抵抗と、半導体基板に形成されたウェル内に配置される回路のグラウンド線と前記各抵抗の間に接続された容量と、を備える基板モデルを用いるとよい。
【００１２】
この第２のモデルを用いて、ノイズ源回路から基板を介して被ノイズ回路に伝播するノイズ量を解析する。その解析により得られた伝播ノイズ量の影響を考慮して、被ノイズ回路の回路特性に対する評価を行う。再び、その評価により得られた被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる被ノイズ回路の回路特性の基準を満たすか否かを判定する。その結果、基準を満たす場合には、第２のモデルと同様に、ノイズ源回路と被ノイズ回路の電源線同士およびグラウンド線同士を分離することとして、ノイズの解析を終了する。基準を満たさない場合には、ノイズ源回路の仕様や被ノイズ回路の見直しを行う。
【００１３】
この発明によれば、第１のモデルを用いた評価では、ノイズ源回路で発生した電源ノイズが低抵抗のメタル配線を介して被ノイズ回路に殆ど減衰せずに伝播するので、高抵抗の半導体基板に含まれる寄生抵抗や容量は、ノイズの伝播に殆ど影響しないと仮定することができる。従って、半導体基板の回路モデルを作成する必要がない。従って、極めて容易かつ短時間でノイズ解析を終了させることができる。
【００１４】
また、第２のモデルを用いた評価では、基板モデルを、ノイズ源回路および被ノイズ回路のそれぞれに対して半導体基板の抵抗および容量成分のメッシュ構造を簡略化した集中定数としてのＲＣ回路としてモデル化することができる。従って、従来の詳細な回路動作モデルと大規模な半導体基板の回路モデルを作成してノイズ解析を行う方法に比べて、容易かつ短時間でノイズ解析を終了させることができる。
【発明の効果】
【００１５】
本発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法によれば、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを容易に見積もることができるという効果を奏する。また、本発明によれば、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを見積もることによって、ノイズの伝播によって被ノイズ回路の回路特性が受ける影響を容易に見積もることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１６】
以下に添付図面を参照して、この発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法の好適な実施の形態を詳細に説明する。
【００１７】
（ノイズ解析装置のハードウェア構成）
まず、この発明の実施の形態にかかるノイズ解析装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかるノイズ解析装置のハードウェア構成を示すブロック図である。
【００１８】
図１において、ノイズ解析装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部は、バス１００によってそれぞれ接続されている。
【００１９】
ここで、ＣＰＵ１０１は、ノイズ解析装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００２０】
ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータをノイズ解析装置に読み取らせたりする。
【００２１】
また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、例えば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００２２】
Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、例えばモデムやＬＡＮアダプタなどを採用することができる。
【００２３】
キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力を行う。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などを行う。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００２４】
スキャナ１１２は、画像を光学的に読み取り、ノイズ解析装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、例えば、レーザプリンタやインクジェットプリンタを採用することができる。
【００２５】
（ノイズ解析装置の機能的構成）
次に、この発明の実施の形態にかかるノイズ解析装置の機能的構成について説明する。ノイズ解析装置２００は、ノイズを発生するロジック回路等のノイズ源回路と、そのノイズ源回路で発生したノイズの影響を受けるアナログマクロ回路等の被ノイズ回路が混載された半導体集積回路を設計する際に用いられる。特に、ノイズ解析装置２００は、ノイズ源回路と被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、ノイズ源回路から被ノイズ回路へ伝播するノイズを解析する際に用いられる。
【００２６】
図２は、この発明の実施の形態にかかるノイズ解析装置の機能的構成を示すブロック図である。図２に示すように、ノイズ解析装置２００は、ノイズ源回路解析部２０１、被ノイズ回路解析部２０２、第１のノイズ伝播量評価部２０３、第１の判定部２０４、基板モデル作成部２０６、ノイズ解析部２０５、第２のノイズ伝播量評価部２０７および第２の判定部２０８を備えている。
【００２７】
ノイズ源回路解析部２０１は、ノイズ源回路の仕様データ２１１に基づいて、ノイズ源回路が発するノイズ量を解析し、発生ノイズ量データ２１２を作成する。発生ノイズ量データ２１２には、同時スイッチング入出力により発生するノイズ（ＳＳＮ）のデータやコアノイズのデータが含まれている。
【００２８】
被ノイズ回路解析部２０２は、被ノイズ回路の仕様データ２１３に基づいて、想定されるノイズが被ノイズ回路の電源線またはグラウンド線に重畳された場合の被ノイズ回路の回路特性（ノイズ特性）を解析し、回路特性データ２１４と消費電流量データ２１５を作成する。回路特性データ２１４には、被ノイズ回路の電源（ＡＶＤ）とグラウンド（ＡＶＳ）の電位差、ＡＣノイズおよび信号乗り換えに関するデータが含まれている。信号乗り換えに関するデータには、信号乗り換え時の誤動作基準に関するデータが含まれる。これは、本実施の形態にかかるノイズ解析において、信号乗り換えが回路の誤動作チェック項目の一つであるからである。また、被ノイズ回路解析部２０２は、被ノイズ回路の仕様データ２１３に基づいて、想定されるノイズについて、被ノイズ回路の回路特性（ノイズ特性）の全ての項目の回路特性データを作成することが困難である場合には、信号乗り換えに関する回路特性データ２１４のみを作成する。これによって、回路の電源間を伝播するノイズを容易に見積もることができる。
【００２９】
ノイズ源回路解析部２０１による解析、および被ノイズ回路解析部２０２による解析は、図３に模式的に示すように、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３と、被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３が分離されており、かつノイズ源回路３０１および被ノイズ回路３１１が載っている半導体基板のないモデルで行われる。このモデルでは、ノイズ源回路３０１で発生したノイズは、配線等や半導体基板を介して被ノイズ回路３１１に伝播しない。なお、図３において、符号３２１は、パッケージである。
【００３０】
第１のノイズ伝播量評価部２０３は、被ノイズ回路解析部２０２により得られた回路特性を、ノイズ源回路解析部２０１により得られた発生ノイズ量の影響を考慮して評価する。その際、図４に模式的に示すように、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３と、被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３を、それぞれ低抵抗のメタル配線３３１，３３２により接続したモデルを想定する。
【００３１】
あるいは、ノイズ源回路３０１のグラウンド（ＶＳＳ）線３０３と被ノイズ回路３１１のグラウンド（ＡＶＳ）線３１３をメタル配線３３２により接続したモデル（電源（ＶＤＤ）線３０２と電源（ＡＶＤ）線３１２は接続されていない）を想定する。いずれのモデルでも、ノイズ源回路３０１から被ノイズ回路３１１へ伝播するノイズのうち、その殆どが、図４に太い矢印３４１で示すように、メタル配線３３１，３３２を介して減衰せずに被ノイズ回路３１１に伝播すると仮定できる。
【００３２】
一方、シリコン基板等の半導体基板３５１を介して伝播するノイズは、図４の細い矢印３４２のように、わずかである。従って、第１のノイズ伝播量評価部２０３で行う評価では、高抵抗の半導体基板３５１に含まれる寄生抵抗や容量の影響を殆ど無視できるので、半導体基板３５１の回路モデルが不要である。なお、図４において、符号３６１は、乗り換え信号である。
【００３３】
第１の判定部２０４は、設計対象である半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準データ２１６を参照する。そして、第１の判定部２０４は、第１のノイズ伝播量評価部２０３により評価された被ノイズ回路３１１の回路特性が、基準データ２１６の基準を満たすか否かを判定する。
【００３４】
ノイズ解析部２０５は、半導体基板３５１を介してノイズが伝播する場合を想定してノイズ量を解析し、伝播ノイズ量データ２１８を作成する。その際、図５に模式的に示すように、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３を被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３から分離し、半導体基板３５１を介してノイズ源回路３０１から被ノイズ回路３１１にノイズが伝播するモデルを想定する。
【００３５】
このモデルでは、被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３は、ノイズ源回路３０１から配線等を経由することによる直接的な影響を受けなくなる。しかし、ノイズ源回路３０１の基準電位と被ノイズ回路３１１の基準電位が異なることに起因する乗り換え信号３６１の劣化や、ノイズ源回路３０１と被ノイズ回路３１１とで、電源とグラウンド間の相対電位差が変化することに起因するスペックの劣化を検討する必要がある。このため、半導体集積回路内で唯一の電源ノイズの伝播パスである半導体基板３５１の回路モデルが必要となる。
【００３６】
基板モデル作成部２０６は、基板情報データ２１７に基づいて、ノイズ解析部２０５により用いられる半導体基板３５１の回路モデルを作成する。基板情報データ２１７には、パッケージ３２１のＬＣＲのデータ（電源ＩＯ数のデータを含むこともある）、マクロ面積のデータ、デカップリング容量のデータ、基板の種類（エピタキシャル基板であるか、Ａｒ等でアニールされた高抵抗基板であるか）のデータ、ウェル構造（２ウェル構造であるか、３ウェル構造であるか）のデータ、ガードリングの有無のデータおよび電源ＩＯ数のデータが含まれている。基板モデル作成部２０６により作成される半導体基板３５１の回路モデルについては、後述する。
【００３７】
第２のノイズ伝播量評価部２０７は、被ノイズ回路解析部２０２により得られた回路特性を、ノイズ解析部２０５により得られた伝播ノイズ量の影響を考慮して評価する。第２の判定部２０８は、設計対象である半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準データ２１６を参照する。そして、第２の判定部２０８は、第２のノイズ伝播量評価部２０７により評価された被ノイズ回路３１１の回路特性が、基準データ２１６の基準を満たすか否かを判定する。
【００３８】
なお、上述したノイズ源回路解析部２０１、被ノイズ回路解析部２０２、第１のノイズ伝播量評価部２０３、第１の判定部２０４、ノイズ解析部２０５、基板モデル作成部２０６、第２のノイズ伝播量評価部２０７および第２の判定部２０８は、具体的には、例えば、図１に示すＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５などの記録媒体に記録されたプログラムを、ＣＰＵ１０１が実行することによって、またはＩ／Ｆ１０９によって、その機能を実現する。また、ノイズ源回路の仕様データ２１１、発生ノイズ量データ２１２、被ノイズ回路の仕様データ２１３、回路特性データ２１４、消費電流量データ２１５、被ノイズ回路３１１の回路特性の基準データ２１６、基板情報データ２１７および伝播ノイズ量データ２１８は、例えば、図１に示すＨＤ１０５やＦＤ１０７等の記録媒体や、Ｉ／Ｆ１０９を介してネットワーク１１４に接続された他の装置に格納される。
【００３９】
（半導体基板の回路モデルの構成）
本実施の形態では、異なる電源種に対する回路間について回路特性の検討を行っているので、各回路内では電源配線はメタル配線による低抵抗の電源配線を想定できる。従って、電源ノイズは、おおよそ均一に分布していると考えられる。この結果、ノイズ源回路３０１および被ノイズ回路３１１のそれぞれに対して、半導体基板３５１の抵抗や容量成分のメッシュ構造を簡略化した集中定数としてのＲＣ回路としてモデル化できる。ただし、基板コンタクトについても半導体基板３５１の高抵抗値が殆ど変わらない範囲で使用されていることを想定している。
【００４０】
図６は、半導体基板モデルの構成の一例を示す模式図である。ここでは、例えば図６に示すように、半導体基板３５１として、シリコン等の基板層３５２の上にエピタキシャル層３５３を成長させたエピタキシャル基板を想定している。また、ガードリング３７１を有し、被ノイズ回路３１１がウェル３７２に形成されているモデルを想定している。
【００４１】
このモデルでは、ノイズ源回路３０１のグラウンド（ＶＳＳ）線３０３およびガードリング３７１の配線３７３には、それぞれエピタキシャル層３５３をモデル化した抵抗３８１，３８２の一端が接続され、それら抵抗３８１，３８２の他端には、それぞれ基板層３５２をモデル化した抵抗３８４，３８５の一端が接続されている。それら抵抗３８４，３８５の他端同士は、基板層３５２をモデル化した抵抗３８６により接続されている。
【００４２】
また、被ノイズ回路３１１のグラウンド（ＡＶＳ）線３１３には、ウェル３７２をモデル化した抵抗３８７の一端が接続され、その抵抗３８７の他端には、ウェル３７２とエピタキシャル層３５３の接合をモデル化した容量３８８が接続されている。さらに、その容量３８８には、エピタキシャル層３５３をモデル化した抵抗３８９の一端が接続され、その抵抗３８９の他端には、基板層３５２をモデル化した抵抗３９０の一端が接続されている。その抵抗３９０の他端と、ガードリング３７１の配線３７３に接続された抵抗３８５の他端は、基板層３５２をモデル化した抵抗３９１により接続されている。
【００４３】
半導体基板モデルは、内部に能動回路を含まないので、半導体基板モデルを圧縮しても伝播ノイズ量を比較的精度よく見積もることができる。図７は、図６に示す半導体基板モデルを圧縮したモデルの構成を示す模式図である。図７において、符号４０１は半導体基板の等価回路モデルであり、符号４０２はダイ（チップ）モデルであり、符号４０３はパッケージのモデルである。図７に示すモデルでは、図６に示すモデルのＲＣ素子が垂直方向および水平方向に圧縮されている。
【００４４】
半導体基板の等価回路モデル４０１では、ノイズ源回路３０１のグラウンド（ＶＳＳ）線３０３に第１の抵抗４１１が接続されており、ノイズ源回路３０１の電源（ＶＤＤ）線３０２に第１の容量４１２を介して第２の抵抗４１３が接続されている。また、被ノイズ回路３１１のグラウンド（ＡＶＳ）線３１３にウェルによる容量４１４を介して第３の抵抗４１５が接続されている。被ノイズ回路３１１の電源（ＡＶＤ）線３１２に第２の容量４１６を介して第４の抵抗４１７が接続されている。ガードリング３７１の配線３７３に第５の抵抗４１８が接続されている。第１、第２、第３、第４および第５の抵抗４１１，４１３，４１５，４１７，４１８は共通接続されている。
【００４５】
ダイモデル４０２では、ノイズ源回路３０１は容量４２１によりモデル化され、被ノイズ回路３１１は容量４２２によりモデル化される。パッケージのモデル４０３は、抵抗４３１，４３２，４３３，４３４および容量４３５，４３６，４３７，４３８により構成される。
【００４６】
（ノイズ解析処理手順）
次に、この発明の実施の形態にかかるノイズ解析装置２００の解析処理手順について説明する。図８は、この発明の実施の形態にかかるノイズ解析処理手順を示すフローチャートである。図８に示すように、ノイズ解析処理が開始されると、まず、ノイズ解析装置２００は、設計中の半導体集積回路で使用されている電源種別ごとに回路を分類する。そして、電源ノイズで代表的なＳＳＯ（同時スイッチング出力）ノイズを発生するＩＯ回路のようにノイズ源となるロジック回路などのノイズ源回路３０１と、電源ノイズの影響を見積もる対象となるアナログ回路などの被ノイズ回路３１１を区別する。
【００４７】
続いて、ノイズ源回路解析部２０１は、図３に示すモデルを想定し、ノイズ源回路の仕様データ２１１に基づいて、ノイズ源回路３０１が動作することにより、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３等の電源配線上で発生する電源ノイズのノイズ量およびノイズ周波数などを解析し、発生ノイズ量データ２１２を作成する（ステップＳ１）。また、被ノイズ回路解析部２０２は、図３に示すモデルを想定し、被ノイズ回路の仕様データ２１３に基づいて、被ノイズ回路３１１の評価モデルに想定される電源ノイズを重畳することによって、電源ノイズを考慮した回路特性を解析し、回路特性データ２１４を作成する（ステップＳ２）。
【００４８】
ステップＳ２では、想定する電源ノイズとして、ノイズ量、ノイズ周波数および基準クロックに対するノイズ位相などを考慮する。また、ステップＳ２では、電源ノイズを考慮しない理想電源による被ノイズ回路３１１の消費電力を解析し、消費電流量データ２１５を作成する。そして、被ノイズ回路３１１の消費電流量と、想定しているノイズ源回路３０１の発生ノイズ量を比較して、被ノイズ回路３１１が、ノイズ源回路３０１よりも電源ノイズを多く発生しないことを確認する。つまり、被ノイズ回路３１１がノイズ源とならないことを確認する。
【００４９】
次いで、第１のノイズ伝播量評価部２０３は、図４に示すモデルを想定し、ステップＳ２で作成された被ノイズ回路３１１の回路特性を、ノイズ源回路解析部２０１により得られた発生ノイズ量の影響を考慮して評価する（ステップＳ３）。そして、第１の判定部２０４は、被ノイズ回路３１１の回路特性の基準データ２１６を参照し、ステップＳ３で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準を満たすか否かを判断する（ステップＳ４）。
【００５０】
その際、ステップＳ２と同様に、電源ノイズを考慮しない理想電源による被ノイズ回路３１１の消費電力の解析結果に基づいて、被ノイズ回路３１１が、ノイズ源回路３０１よりも電源ノイズを多く発生しないことを確認し、被ノイズ回路３１１がノイズ源とならないことを確認する。ステップＳ４で基準を満たす場合（ステップＳ４：Ｙｅｓ）には、半導体集積回路の設計者に対して、図４に示すモデルと同様のレイアウト（電源接続レイアウト）において電源ノイズを考慮した被ノイズ回路３１１の回路特性をレポートし（ステップＳ５）、ノイズ解析処理を終了する。
【００５１】
このとき出力されるレポートには、例えば、ノイズの影響を考慮したＰＬＬ回路やＡＤコンバータなどの回路特性が含まれる。例えば、ＰＬＬ回路については、誤動作のチェック、マクロ単体の動作時のジッタおよび信号乗り換え時のジッタなどが報告される。ＡＤコンバータについては、誤動作のチェック、ＳＮ比および信号と（雑音＋歪み）の比などが報告される。
【００５２】
一方、ステップＳ４で基準を満たさない場合（ステップＳ４：Ｎｏ）には、基板モデル作成部２０６は、基板情報データ２１７に基づいて、図７に示すモデルを作成する。そして、ノイズ解析部２０５は、図７に示すモデルを想定し、ノイズ源回路３０１から半導体基板３５１を介して被ノイズ回路３１１に伝播するノイズのノイズ量を解析し、伝播ノイズ量データ２１８を作成する（ステップＳ６）。
【００５３】
次いで、第２のノイズ伝播量評価部２０７は、ステップＳ２で作成された被ノイズ回路３１１の回路特性を、ノイズ解析部２０５により得られた伝播ノイズ量の影響を考慮して評価する（ステップＳ７）。そして、第２の判定部２０８は、被ノイズ回路３１１の回路特性の基準データ２１６を参照し、ステップＳ７で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準を満たすか否かを判断する（ステップＳ８）。
【００５４】
ステップＳ８で基準を満たす場合（ステップＳ８：Ｙｅｓ）には、半導体集積回路の設計者に対して、図５に示すモデルと同様のレイアウト（電源切断レイアウト）において電源ノイズを考慮した被ノイズ回路３１１の回路特性をレポートし（ステップＳ９）、ノイズ解析処理を終了する。このとき出力されるレポートは、上述した電源接続レイアウトにおいて出力されるレポートと同様のものである。
【００５５】
一方、ステップＳ８で基準を満たさない場合（ステップＳ８：Ｎｏ）には、ノイズ源回路３０１の仕様の見直しや、アナログマクロの改版などによる被ノイズ回路３１１の見直しや、使用する半導体基板の情報の見直しなどを行い、再度、上述した一連のノイズ解析処理を行う。なお、ステップＳ４で基準を満たさない場合（ステップＳ４：Ｎｏ）に、すぐにステップＳ６へ進む前に、ステップＳ８でＮｏである場合と同様に、ノイズ源回路３０１の仕様の見直しや、被ノイズ回路３１１の見直しや、半導体基板情報の見直しなどを行って、再度、ステップＳ１〜ステップＳ４の一連の処理を行うようにしてもよい。
【００５６】
上述したノイズ解析処理手順のフローチャートにしたがってステップＳ９までの処理を行うことによって、ノイズ源回路３０１の電源ノイズの評価だけでなく、被ノイズ回路３１１の電源ノイズについて、半導体基板３５１を経由する伝播ノイズの評価を行うことができる。その結果、図９に示すように、被ノイズ回路３１１の電源電位（ＡＶＤ）とグラウンド電位（ＡＶＳ）が電源ノイズによって変化する場合に、その変化後の電源電位（ＡＶＤ）とグラウンド電位（ＡＶＳ）の電位差が、被ノイズ回路３１１が動作するのに十分であるか否かを評価することができる。
【００５７】
また、図１０に示すように、ノイズ源回路３０１から被ノイズ回路３１１への乗り換え信号があり、電源ノイズによってノイズ源回路３０１と被ノイズ回路３１１とで基準電位、すなわちグラウンド電位が異なる場合に、例えば、ノイズ源回路３０１ではＬｏｗ信号であった信号が、被ノイズ回路３１１ではＨｉｇｈ信号になってしまうことが原因で起こる誤動作を確認することができる。さらに、図１１に示すモデルのように、直接信号を送受信するノイズ源回路３０１と被ノイズ回路３１１の間の電源ノイズ（矢印３４２で示す）を考慮するだけでなく、その他の電源ノイズを発生させやすい回路５０１から半導体基板３５１を経由して被ノイズ回路３１１に伝播する電源ノイズ（矢印３４３で示す）を重畳して考慮することができる。この場合には、図１２に示すように、被ノイズ回路３１１に伝播する電源ノイズ１と電源ノイズ２を考慮して、被ノイズ回路３１１の回路特性を評価したり、乗り換え信号３６１の動作を確認することができる。
【００５８】
（被ノイズ回路の回路特性（ノイズ特性）が十分に得られていない場合の半導体基板の回路モデルの構成）
図１３は、被ノイズ回路の回路特性が十分に得られていない場合の半導体基板モデルの構成の一例を示す模式図である。図１３に示すように、この半導体基板モデルは、図６に示す半導体基板モデルに、電源乗り換え信号を送受信する回路としてインバータ回路６０１，６０２と、ノイズ源回路３０１にＩＯセル６０３を追加したものである。
【００５９】
この場合、パッケージのモデル４０３において、ＩＯセル６０３の電源（ＶＤＥ）線６０４に抵抗６０５と容量６０６が追加される。その他の構成は、図６に示す構成と同じであるので、重複する説明を省略する。このモデルは、信号乗り換え信号の誤動作を確認することを目的とするモデルである。なお、インバータ回路６０１，６０２の代わりに、バッファ回路を用いてもよい。
【００６０】
（被ノイズ回路の回路特性（ノイズ特性）が十分に解析されていない場合のノイズ解析処理手順）
図１４は、被ノイズ回路の回路特性が十分に解析されていない場合のノイズ解析処理手順を示すフローチャートである。なお、図８に示すノイズ解析処理手順と重複する説明については、省略する。図１４に示すように、ノイズ解析処理が開始されると、まず、ステップＳ１１〜ステップＳ１４を順次、行う。ステップＳ１１〜ステップＳ１４は、図８のステップＳ１〜ステップＳ４と同じである。ステップＳ１４でＹｅｓの場合には、ステップＳ１５を行って、ノイズ解析処理を終了する。ステップＳ１５は、図８のステップＳ５と同じである。
【００６１】
ステップＳ１４でＮｏの場合には、基板モデル作成部２０６は、基板情報データ２１７に基づいて、図７に示すモデルを作成する。そして、ノイズ解析部２０５は、図１３に示すモデルを想定し、インバータ回路６０１，６０２付きのＬＳＩモデルと基板モデルの組み合わせで、ノイズ源回路３０１から半導体基板３５１を介して被ノイズ回路３１１に伝播するノイズのノイズ量を解析し、伝播ノイズ量データ２１８を作成する（ステップＳ１６）。また、このとき、ノイズ源回路３０１のインバータ回路６０１から被ノイズ回路３１１のインバータ回路６０２への伝播信号（乗り換え信号）、および被ノイズ回路３１１のインバータ回路６０２からノイズ源回路３０１への伝播信号（乗り換え信号）を解析する。
【００６２】
次いで、ステップＳ１７を行う。ステップＳ１７は、図８のステップＳ７と同じである。そして、第２の判定部２０８は、被ノイズ回路３１１の回路特性の基準データ２１６を参照し、ステップＳ７で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準を満たすか否かを判断する。また、このとき、ノイズ源回路３０１のインバータ回路６０１から被ノイズ回路３１１のインバータ回路６０２への伝播信号、および被ノイズ回路３１１のインバータ回路６０２からノイズ源回路３０１への伝播信号が誤認識されずに伝播するか否かをチェックする（ステップＳ１８）。
【００６３】
ステップＳ１８でＹｅｓの場合には、ステップＳ１９を行い、ノイズ解析処理を終了する。ステップＳ１９は、図８のステップＳ９と同じである。ステップＳ１８でＮｏの場合には、図８のステップＳ８がＮｏである場合の処理として説明したように、各種の見直しを行い、再度、図１４に示す一連のノイズ解析処理を行う。なお、ステップＳ１４でＮｏの場合に、すぐにステップＳ１６へ進む前に、ステップＳ１８でＮｏである場合と同様に、各種の見直しを行って、再度、ステップＳ１１〜ステップＳ１４の一連の処理を行うようにしてもよい。
【００６４】
このように、図１４に示すノイズ解析処理手順のフローチャートにしたがってステップＳ１９までの処理を行うことによって、図８に示すノイズ解析処理を行った場合と同様に、ノイズの評価を行うことができる。また、図９〜図１２を参照しながら説明したように、種々の評価や動作の確認を行うことができる。また、被ノイズ回路特性（ノイズ特性）データが十分でない場合でも、誤動作する可能性の高い乗り換え信号の動作を確認することができる。
【００６５】
（被ノイズ回路の回路特性（ノイズ特性）が十分に解析されていない場合で、かつ定量的な解析がなくても電源ノイズ伝播量低減のために初期より電源分離していることを前提としている場合のノイズ解析処理手順）
図１５は、被ノイズ回路の回路特性が十分に解析されていない、電源分離した場合のノイズ解析処理手順を示すフローチャートである。なお、図８または図１４に示すノイズ解析処理手順と重複する説明については、省略する。図１５に示すように、ノイズ解析処理が開始されると、まず、ステップＳ２１を行う。ステップＳ２１は、図１４のステップＳ１６と同じである。
【００６６】
次いで、ステップＳ２１の解析結果に対して、ノイズの伝播量および乗り換え信号の動作を評価する（ステップＳ２２）。そして、第２の判定部２０８は、ステップＳ２２で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の伝播信号の動作の基準を満たすか否かを判断する。また、このとき、ノイズ源回路３０１のインバータ回路６０１から被ノイズ回路３１１のインバータ回路６０２への伝播信号、および被ノイズ回路３１１のインバータ回路６０２からノイズ源回路３０１への伝播信号が誤認識されずに伝播するか否かをチェックする（ステップＳ２３）。
【００６７】
ステップＳ２３でＹｅｓの場合には、半導体集積回路の設計者に対して、図５に示すモデルと同様のレイアウト（電源切断レイアウト）において電源ノイズを考慮した被ノイズ回路３１１の伝播信号の誤動作のチェック結果をレポートし（ステップＳ２４）、ノイズ解析処理を終了する。ステップＳ２３でＮｏの場合には、図８のステップＳ８がＮｏである場合の処理として説明したように、各種の見直しを行い、再度、図１５に示す一連のノイズ解析処理を行う。
【００６８】
このように、図１５に示すノイズ解析処理手順のフローチャートにしたがってステップＳ２４までの処理を行うことによって、ノイズ源回路３０１の電源ノイズの評価を行うことができる。また、被ノイズ回路特性（ノイズ特性）データが十分でない場合でも、誤動作する可能性の高い伝播信号が動作するか否かを確認することができる。
【００６９】
（電源乗り換え電位差見積もり判定基準（クライテリア）に関する捕捉説明）
図１６および図１７は、電源乗り換え電位差見積もり判定基準（クライテリア）について説明する図である。図１６は、アナログマクロ７０１におけるＨｉｇｈ信号をロジック回路７０２においてＬｏｗ信号に誤認識する場合を示しており、図１７は、アナログマクロ７０１におけるＬｏｗ信号をロジック回路７０２においてＨｉｇｈ信号に誤認識する場合を示している。ここで、クライテリアとは、電源ノイズが発生した場合でも、ロジック回路がプロセス条件に関係なく論理信号を認識できるノイズ量のことである。なお、［ＶＳＳ−ＡＶＳ相対電位差］は、アナログマクロ７０１におけるグラウンド電位ＡＶＳを基準とした、ロジック回路７０２のグラウンド電位ＶＳＳとアナログマクロ７０１のグラウンド電位ＡＶＳの間の相対電位差である。
【００７０】
ロジック回路７０２において、グラウンド電位ＶＳＳに対する入力電圧をＶｉｎとすると、図１６に示すように、ＶｉｎがＨレベルの認識範囲に到達しない場合に、Ｈｉｇｈ信号がＬｏｗ信号に誤認識される。従って、ロジック回路７０２においてＨｉｇｈ信号がＬｏｗ信号に誤認識されないためのクライテリアは、次の（１）式で表される。
Ｖｉｎ＝［ＶＤＤ−（ＶＳＳ−ＡＶＳ電位差［＋側］）］＞Ｈｉｇｈ信号クライテリア値  ・・・（１）
【００７１】
また、図１７に示すように、Ｖｉｎがロジック回路７０２のＬレベルの認識範囲を超えてしまう場合に、Ｌｏｗ信号がＨｉｇｈ信号に誤認識される。従って、ロジック回路７０２においてＬｏｗ信号がＨｉｇｈ信号に誤認識されないためのクライテリアは、次の（２）式で表される。
Ｖｉｎ＝［ＶＳＳ−（ＶＳＳ−ＡＶＳ電位差［−側］）］＜Ｌｏｗ信号クライテリア値  ・・・（２）
【００７２】
以上説明したように、実施の形態によれば、設計初期に半導体集積回路のアナログ回路およびデジタル回路の配置を検討する段階で、ノイズ源回路３０１から被ノイズ回路３１１へ伝播するノイズ量を定量的に見積もることができる。従って、設計後期になってから電源ノイズの影響により回路特性が劣化することが判明し、それが原因で再設計を行わざるを得ない状況になることを防ぐことができるので、設計期間の長期化によって設計コストが増大するという従来の問題を解決することができる。特に、ノイズ源回路３０１と被ノイズ回路３１１の少なくともグラウンド線同士を接続したモデルで評価を行い、ノイズの影響を考慮した被ノイズ回路３１１の回路特性が基準値を満たす場合には、半導体基板モデルを作成しなくてもよいので、ノイズ解析処理に要する時間をより一層、短くすることができる。
【００７３】
なお、本実施の形態で説明したノイズ解析方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【００７４】
（付記１）ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析プログラムであって、ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、をコンピュータに実行させることを特徴とするノイズ解析プログラム。
【００７５】
（付記２）前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらにコンピュータに実行させることを特徴とする付記１に記載のノイズ解析プログラム。
【００７６】
（付記３）前記第２の判定工程での判定の結果、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路および前記被ノイズ回路の一方または両方を見直させることを特徴とする付記２に記載のノイズ解析プログラム。
【００７７】
（付記４）半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルの半導体基板部分のモデルとして、前記ノイズ源回路のグラウンド線に一端が接続された第１の抵抗と、前記ノイズ源回路の電源線に一方の電極が接続された第１の容量と、前記第１の容量に一端が接続された第２の抵抗と、前記被ノイズ回路のグラウンド線に一端が接続された第３の抵抗と、前記被ノイズ回路の電源線に一方の電極が接続された第２の容量と、前記第２の容量に一端が接続された第４の抵抗と、前記被ノイズ回路を囲むガードリングに一端が接続された第５の抵抗と、半導体基板に形成されたウェル内に配置される回路のグラウンド線と前記各抵抗の間に接続された容量と、を備える基板モデルを用いることを特徴とする付記２に記載のノイズ解析プログラム。
【００７８】
（付記５）前記被ノイズ回路の回路特性が十分でなく、前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさないおそれがある場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播し、かつ前記被ノイズ回路および前記ノイズ源回路に電源乗り換え信号を送受信する回路を付加したモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらにコンピュータに実行させることを特徴とする付記１に記載のノイズ解析プログラム。
【００７９】
（付記６）前記ノイズ源回路から前記被ノイズ回路に伝播するノイズの伝播量を削減し、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の向上を意図する場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらにコンピュータに実行させることを特徴とする付記１に記載のノイズ解析プログラム。
【００８０】
（付記７）付記１〜６のいずれか一つに記載のノイズ解析プログラムを記録したコンピュータに読み取り可能な記録媒体。
【００８１】
（付記８）ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するノイズ解析装置であって、ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析手段と、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析手段と、前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析手段により得られた回路特性に対して、前記ノイズ源回路解析手段により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価手段と、前記第１のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定手段と、を備えることを特徴とするノイズ解析装置。
【００８２】
（付記９）前記第１の判定手段での判定の結果、前記第１のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析手段と、前記被ノイズ回路解析手段により得られた回路特性に対して、前記ノイズ解析手段により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価手段と、前記第２のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定手段と、をさらに備えることを特徴とする付記８に記載のノイズ解析装置。
【００８３】
（付記１０）半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルの半導体基板部分のモデルとして、前記ノイズ源回路のグラウンド線に一端が接続された第１の抵抗と、前記ノイズ源回路の電源線に一方の電極が接続された第１の容量と、前記第１の容量に一端が接続された第２の抵抗と、前記被ノイズ回路のグラウンド線に一端が接続された第３の抵抗と、前記被ノイズ回路の電源線に一方の電極が接続された第２の容量と、前記第２の容量に一端が接続された第４の抵抗と、前記被ノイズ回路を囲むガードリングに一端が接続された第５の抵抗と、半導体基板に形成されたウェル内に配置される回路のグラウンド線と前記各抵抗の間に接続された容量と、を備えた基板モデルを作成する基板モデル作成手段をさらに備えることを特徴とする付記９に記載のノイズ解析装置。
【００８４】
（付記１１）ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析方法であって、ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、前記ノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、を含むことを特徴とするノイズ解析方法。
【００８５】
（付記１２）前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらに含むことを特徴とする付記１１に記載のノイズ解析方法。
【００８６】
（付記１３）前記第２の判定工程での判定の結果、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路および前記被ノイズ回路の一方または両方を見直すことを特徴とする付記１２に記載のノイズ解析方法。
【産業上の利用可能性】
【００８７】
以上のように、本発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法は、ノイズ源回路と被ノイズ回路を有する半導体集積回路を設計する際のノイズ解析に有用であり、特に、アナログ回路とデジタル回路を混載する半導体集積回路のノイズ解析に適している。
【図面の簡単な説明】
【００８８】
【図１】この発明の実施の形態にかかるノイズ解析装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態にかかるノイズ解析装置の機能的構成を示すブロック図である。
【図３】ノイズ源回路と被ノイズ回路が独立したモデルの構成を示す模式図である。
【図４】メタル配線を介してノイズが伝播するモデルの構成を示す模式図である。
【図５】半導体基板を介してノイズが伝播するモデルの構成を示す模式図である。
【図６】半導体基板モデルの構成の一例を示す模式図である。
【図７】図６に示す半導体基板モデルを圧縮したモデルの構成を示す模式図である。
【図８】この発明の実施の形態にかかるノイズ解析処理手順を示すフローチャートである。
【図９】ノイズの影響を見積もったときの電源電圧の変化を示す模式図である。
【図１０】ノイズの影響を見積もったときの乗り換え信号の電位差の変化を示す模式図である。
【図１１】複数のノイズ源回路を有するモデルの構成を示す模式図である。
【図１２】図１１に示すモデルでノイズの影響を見積もったときの電源電圧と乗り換え信号の電位差の変化を示す模式図である。
【図１３】半導体基板モデルの他の構成を示す模式図である。
【図１４】ノイズ解析処理手順の他の例を示すフローチャートである。
【図１５】ノイズ解析処理手順のさらに他の例を示すフローチャートである。
【図１６】Ｈｉｇｈ信号をＬｏｗ信号に誤認識する例を示す模式図である。
【図１７】Ｌｏｗ信号をＨｉｇｈ信号に誤認識する例を示す模式図である。
【符号の説明】
【００８９】
２０１  ノイズ源回路解析部
２０２  被ノイズ回路解析部
２０３  第１のノイズ伝播量評価部
２０４  第１の判定部
２０５  ノイズ解析部
２０６  基板モデル作成部
２０７  第２のノイズ伝播量評価部
２０８  第２の判定部
２１１  ノイズ源回路の仕様データ
２１２  発生ノイズ量データ
２１３  被ノイズ回路の仕様データ
２１４  回路特性データ
２１６  被ノイズ回路の回路特性の基準データ
２１８  伝播ノイズ量データ
３０１，５０１  ノイズ源回路
３０２  電源（ＶＤＤ）線
３０３  グラウンド（ＶＳＳ）線
３１１  被ノイズ回路
３１２  電源（ＡＶＤ）線
３１３  グラウンド（ＡＶＳ）線
３３１，３３２  メタル配線
３５１  半導体基板
３７１  ガードリング
４０１  半導体基板の等価回路モデル
４１１  第１の抵抗
４１２  第１の容量
４１３  第２の抵抗
４１４  ウェルによる容量
４１５  第３の抵抗
４１６  第２の容量
４１７  第４の抵抗
４１８  第５の抵抗
６０１，６０２  インバータ回路
【図１】
2008004068.tif 000003
【図２】
2008004068.tif 000004
【図３】
2008004068.tif 000005
【図４】
2008004068.tif 000006
【図５】
2008004068.tif 000007
【図６】
2008004068.tif 000008
【図７】
2008004068.tif 000009
【図８】
2008004068.tif 000010
【図９】
2008004068.tif 000011
【図１０】
2008004068.tif 000012
【図１１】
2008004068.tif 000013
【図１２】
2008004068.tif 000014
【図１３】
2008004068.tif 000015
【図１４】
2008004068.tif 000016
【図１５】
2008004068.tif 000017
【図１６】
2008004068.tif 000018
【図１７】
2008004068.tif 000019