(57)【要約】【課題】半導体素子及びその製造方法を提供する。【解決手段】基板上に形成された第１メインパターンと、第１メインパターンの形成された層に、第１メインパターンと平行な方向に形成された第１ダミーパターンとを含む半導体素子とした。これにより、メタル層別に、メインパターン形態と方向性を考慮してダミーパターンが挿入され、より多くのダミーパターンが挿入されるようにし、パターンの密度を高める。また、メインパターンと同じ方向にダミーパターンを形成することによって、パターンの均一性をより高め、パターンの均一性確保によって各パターンのＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉａｍｅｔｅｒ）の一定化を図り、かつ、メインパターンと同じ方向にダミーパターンを形成することによって、メインパターンとダミーパターンの方向性の規則性によって設計工程及び製造工程の単純化を図る。【選択図】図１
2008283192.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１メインパターンと、
前記第１メインパターンの形成された層に、前記第１メインパターンと平行な方向に形成された第１ダミーパターンと、
を含むことを特徴とする半導体素子。
【請求項２】
前記第１メインパターンの形成された層と異なる層に、前記第１メインパターンと垂直な方向に形成された第２メインパターンと、
前記第２メインパターンの形成された層に、前記第２メインパターンと平行な方向に形成された第２ダミーパターンと、
をさらに含むことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１メインパターンと前記第２メインパターンとを電気的に連結する第３メインパターンをさらに含むことを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記第１メインパターン及び前記第２メインパターンのうち少なくとも一つはメタルパターンであり、前記第１ダミーパターン及び前記第２ダミーパターンのうち少なくとも一つはメタルダミーパターンであることを特徴とする請求項２に記載の半導体素子。
【請求項５】
前記第３メインパターンは、コンタクトパターンであることを特徴とする請求項３に記載の半導体素子。
【請求項６】
前記第１メインパターンと前記第１ダミーパターンとを含む前記基板の上部に形成された第１層間絶縁膜をさらに含むことを特徴とする請求項２に記載の半導体素子。
【請求項７】
前記第２メインパターンと前記第２ダミーパターンとを含む前記第１層間絶縁膜の上部に形成された第２層間絶縁膜をさらに含むことを特徴とする請求項６に記載の半導体素子。
【請求項８】
基板上に第１メインパターンを形成する段階と、
前記第１メインパターンの形成された層に、前記第１メインパターンと平行な方向に第１ダミーパターンを形成する段階と、
を含むことを特徴とする半導体素子の製造方法。
【請求項９】
前記第１メインパターンの形成された層と異なる層に、前記第１メインパターンと垂直な方向に第２メインパターンを形成する段階と、
前記第２メインパターンの形成された層に、前記第２メインパターンと平行な方向に第２ダミーパターンを形成する段階と、
をさらに含むことを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記第１メインパターンと前記第２メインパターンとを電気的に連結する第３メインパターンを形成する段階をさらに含むことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記第１メインパターン及び前記第２メインパターンのうち少なくとも一つはメタルパターンであり、前記第１ダミーパターン及び前記第２ダミーパターンのうち少なくとも一つはメタルダミーパターンであることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記第１メインパターンと前記第１ダミーパターンとを含む前記基板の上部に、第１層間絶縁膜を形成する段階をさらに含むことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１３】
前記第２メインパターンと前記第２ダミーパターンとを含む前記第１層間絶縁膜の上部に、第２層間絶縁膜を形成する段階をさらに含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関するもので、特に、ダミーパターンを含む半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子は、一般に、多層構造を有しており、このような多層構造の各層は、スパッタリングや化学気相蒸着などの方法で形成され、リソグラフィ工程を経てパターニングされる。
【０００３】
半導体素子の基板上でのパターンの大きさやパターンの密度などのずれから様々な問題が生じる場合があり、ダミーパターン（Ｄｕｍｍｙ  Ｐａｔｔｅｒｎ）をメインパターン（Ｍａｉｎ  Ｐａｔｔｅｒｎ）と共に形成する技術が発展されてきた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、新しい形態のダミーパターンを提供することができる半導体素子及びその製造方法を提供することにある。
【０００５】
また、本発明の他の目的は、パターンの均一性を確保することができる半導体素子及びその製造方法を提供することにある。
【０００６】
また、本発明のさらに他の目的は、パターンの密度を高めることができる半導体素子及びその製造方法を提供することにある。
【０００７】
また、本発明のさらに他の目的は、設計工程及び製造工程を単純化させることができる半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本発明のある態様の半導体素子は、基板上に形成された第１メインパターンと、前記第１メインパターンの形成された層に、前記第１メインパターンと平行な方向に形成された第１ダミーパターンと、を含む。
【０００９】
また、本発明の他の態様の半導体素子は、第１メインパターンの形成された層と異なる層に、第１メインパターンと垂直な方向に形成された第２メインパターンと、該第２メインパターンの形成された層に、第２メインパターンと平行な方向に形成された第２ダミーパターンと、をさらに含むことができる。
【００１０】
また、上記の目的を達成するための本発明のある態様の半導体素子の製造方法は、基板上に第１メインパターンを形成する段階と、前記第１メインパターンの形成された層に、前記第１メインパターンと平行な方向に第１ダミーパターンを形成する段階と、を含む。
【００１１】
また、本発明の他の態様の半導体素子の製造方法は、前記第１メインパターンの形成された層と異なる層に、前記第１メインパターンと垂直な方向に第２メインパターンを形成する段階と、前記第２メインパターンの形成された層に、前記第２メインパターンと平行な方向に第２ダミーパターンを形成する段階と、をさらに含むことができる。
【発明の効果】
【００１２】
本発明による半導体素子及びその製造方法によれば、メタル層別にメインパターン形態と方向性を考慮してダミーパターンが挿入されるので、より多くのダミーパターンが挿入可能であり、パターンの密度を高めることが可能になる。また、メインパターンと同じ方向にダミーパターンが形成されるので、パターンの均一性をより高めることができ、パターンの均一性確保によって各パターンのＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉａｍｅｔｅｒ）の一定化が得られる。なお、メインパターンと同じ方向にダミーパターンを形成するので、メインパターンとダミーパターンの方向性の規則性によって設計工程及び製造工程を単純化することが可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施例に係る半導体素子について、添付の図面を参照しつつ詳細に説明する。
【００１４】
図１は、本発明の一実施例による半導体素子を示す平面図であり、図２は、図１に示す半導体素子におけるＩ−Ｉ’線断面図である。
【００１５】
本発明の一実施例によれば、半導体素子は、第１メインパターン１０４と第１ダミーパターン１０５とを備えることができる。第１メインパターン１０４は、半導体基板（以下、‘基板’と略す。）１００上に形成され、第１ダミーパターン１０５は、第１メインパターン１０４の形成された層に、第１メインパターン１０４と平行な方向に形成されている。
【００１６】
図１及び図２に示す本発明の一実施例による半導体素子は、メタル層（Ｍｅｔａｌ  ｌａｙｅｒ）別に、メインパターンの形態と方向性を考慮してダミーパターンが挿入されている。したがって、ダミーパターンを入れられる領域が確保されることができる他、パターンの密度（Ｄｅｎｓｉｔｙ）が高くなることができる。
【００１７】
例えば、図１及び図２は、奇数番目(または、偶数番目)のメタル層が形成された半導体素子の平面図及びその断面図でありうる。この場合、奇数番目のメタルパターンである第１メインパターン１０４は、横方向に形成されることができる。第１ダミーパターン１０５は、第１メインパターン１０４と平行な方向に形成される。その結果、ダミーパターンを入れられる領域が確保されることができ、パターンの密度が高まることができる。
【００１８】
本実施例によれば、半導体素子は、第１メインパターン１０４と第１ダミーパターン１０５とを含む基板１００上に形成された第１層間絶縁膜１０１をさらに備えても良い。第１層間絶縁膜１０１は、単層にしても良く、多層にしても良い。
【００１９】
図３は、本発明の他の実施例による半導体素子を示す平面図であり、図４は、図３に示す半導体素子におけるＩＩ−ＩＩ’線断面図である。
【００２０】
本発明の他の実施例によれば、半導体素子は、第２メインパターン１０７と第２ダミーパターン１０８とをさらに含むことができる。第２メインパターン１０７は、第１メインパターン１０４の形成された層と異なる層に、第１メインパターン１０４と垂直な方向に形成されている。第２ダミーパターン１０８は、第２メインパターン１０７の形成された層に、第２メインパターン１０７と平行な方向に形成されている。
【００２１】
図３及び図４に示す本発明の他の実施例による半導体素子は、メタル層別に、メインパターンの形態と方向性を考慮してダミーパターンが挿入されている。したがって、ダミーパターンの入れられる領域が確保されることができる他、パターンの密度が高まることができる。
【００２２】
例えば、図３及び図４で、偶数番目（または、奇数番目）のメタルパターンである第２メインパターン１０７は、縦方向に形成されることができる。これに応じて、第２ダミーパターン１０８は、第２メインパターン１０７と平行な方向に形成される。その結果、第２ダミーパターンの入れられる領域が確保されることができ、パターンの密度が高まることができる。
【００２３】
図１〜図４で、第１メインパターン１０４及び第２メインパターン１０７のうち少なくとも一つはメタルパターンであれば良く、第１ダミーパターン１０５及び第２ダミーパターン１０８のうち少なくとも一つはメタルダミーパターンであれば良いが、これに限定されることはない。
【００２４】
また、本発明のさらに他の実施例によれば、半導体素子は、図３及び図４に示すように、第３メインパターン１０６をさらに含むことができる。第３メインパターン１０６は、第１メインパターン１０４と第２メインパターン１０７とを電気的に連結する。
【００２５】
この時、第３メインパターン１０６は、コンタクトパターンであれば良いが、これに限定されることはない。
【００２６】
本実施例によれば、半導体素子は、第２メインパターン１０７と第２ダミーパターン１０８とを含む第１層間絶縁膜１０１上に形成された第２層間絶縁膜１０２をさらに備えることができる。第２層間絶縁膜１０２は、単層にしても良く、多層にしても良い。
【００２７】
以下、本発明の実施例による半導体素子の製造方法を、図１〜図４を参照して説明する。
【００２８】
下記の本発明の実施例の説明において、製造工程の順序は一例に過ぎなく、多様な方法の組み合わせにより行われる工程は、添付の特許請求の範囲の権利範囲に属する。
【００２９】
まず、図１及び図２に示すように、半導体基板１００上に第１メインパターン１０４を形成する。第１メインパターン１０４はメタルパターンであるが、これに限定されることはない。
【００３０】
この時、第１メインパターン１０４が奇数番目（または偶数番目）のメタルパターンである場合、横方向に形成されることができるが、これに限定されることはない。
【００３１】
次に、第１メインパターン１０４の形成された層に、第１メインパターン１０４と平行な方向に第１ダミーパターン１０５を形成する。これにより、第１ダミーパターン１０５が第１メインパターン１０４と平行な方向に形成され、よって、ダミーパターンの入れられる領域が確保され、パターンの密度が高まることができる。
【００３２】
第１メインパターン１０４と第１ダミーパターン１０５は同時に形成されても良い。
【００３３】
その後、第１メインパターン１０４の形成された基板１００上に、第１層間絶縁膜１０１が形成されることができる。
【００３４】
次いで、図３及び図４に示すように、第１メインパターン１０４と、以降形成される第２メインパターン１０７とを電気的に連結する第３メインパターン１０６を形成することができる。第３メインパターン１０６は、コンタクトパターンでありうる。より詳細に説明すると、第１層間絶縁膜１０１を形成した後、第３メインパターン１０６を形成するためのホールを写真及びエッチング工程によって形成し、形成されたホールに第３メインパターン用物質、例えば、金属層を埋め込んだ後、平坦化工程を行うことで、第３メインパターン１０６を完成することができる。
【００３５】
続いて、第１メインパターン１０４の形成された層と異なる層に、第１メインパターン１０４と垂直な方向に第２メインパターン１０７を第３メインパターン１０６上に形成することができる。
【００３６】
例えば、偶数番目（または、奇数番目）のメタルパターンである第２メインパターン１０７は、縦方向に形成されることができる。
【００３７】
その後、第２メインパターン１０７の形成された層に、第２メインパターン１０７と平行な方向に第２ダミーパターン１０８を形成できる。
【００３８】
これにより、第２ダミーパターン１０８は、第２メインパターン１０７と平行な方向に形成され、よって、ダミーパターンの入れられる領域が確保され、パターンの密度が高まることができる。
【００３９】
または、第２メインパターン１０７と第２ダミーパターン１０８は同時に形成されても良い。
【００４０】
その後、第２メインパターン１０７と第２ダミーパターン１０８とを含む第１層間絶縁膜１０１上に、第２層間絶縁膜１０２が形成されることができる。
【００４１】
本発明は、前述した実施例及び図面に限定されず、添付の特許請求の範囲に属する範囲内で様々な他の実施例が可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例による半導体素子を示す平面図である。
【図２】図１に示す半導体素子におけるＩ−Ｉ’線断面図である。
【図３】本発明の他の実施例による半導体素子を示す平面図である。
【図４】図３に示す半導体素子におけるＩＩ−ＩＩ’線断面図である。
【符号の説明】
【００４３】
１００  半導体基板、  １０１  第１層間絶縁膜、  １０２  第２層間絶縁膜、  １０４  第１メインパターン、  １０５  第１ダミーパターン、  １０６  第３メインパターン、  １０７  第２メインパターン、  １０８  第２ダミーパターン。
【図１】
2008283192.tif 000003
【図２】
2008283192.tif 000004
【図３】
2008283192.tif 000005
【図４】
2008283192.tif 000006