(57)【要約】【課題】  従来は、高速スイッチングを実現するために、ハイパワーＦＥＴと同等の耐圧を備えた大型のＦＥＴをハイパワーＦＥＴのソース側に設けており、装置の小型化の妨げとなり、また、スイッチングの精度が悪化するという問題点があり、高精度の高速スイッチングを実現し、装置の小型化を図ることができるＤ級増幅装置を提供する。【解決手段】  互いに逆相のタイミングでスイッチングを行うハイパワートランジスタＱ１０とＱ１２のゲート側に、音声信号によって増幅器出力のオン／オフを制御する小電力用のトランジスタＱ１４を備え、トランスのＧＮＤ側に音声信号によってオン／オフし、電荷を高速に抜く小電力用のトランジスタＱ１５、Ｑ１６を備えたＤ級増幅器を、ビッグステップＰＡ及びバイナリーステップＰＡとして複数設けたＤ級増幅装置である。【選択図】        図１
2008154289.tif 000002
【特許請求の範囲】
【請求項１】
フルブリッジ形の複数の増幅器と、前記複数の増幅器からの出力を直列合成する合成器とを備えるＤ級増幅装置において、
前記増幅器が、
発振器からの搬送波信号に従ってオン／オフする第１のトランジスタと、
前記搬送波信号の逆相の信号に従ってオン／オフする第２のトランジスタと、
前記第１及び前記第２のトランジスタのオン／オフによって一次側中点を中心にプッシュプル動作を行い、二次側から前記搬送波信号に同相又は逆相の矩形波を出力するパルストランスと、
前記パルストランスの二次側から出力される前記搬送波信号に同相の矩形波でオン／オフし、フルブリッジ形を構成する第３のトランジスタ及び第４のトランジスタと、
前記パルストランスの二次側から出力される前記搬送波信号に逆相の矩形波でオン／オフし、フルブリッジ形を構成する第５のトランジスタ及び第６のトランジスタと、
フルブリッジ形を構成する前記第３乃至６のトランジスタに電圧を印加する電源と、
音声信号の有無によってオン／オフし、前記第３のトランジスタ及び前記第５のトランジスタのベースを、オン時にグランドレベルにする第７のトランジスタと、
前記音声信号の有無の反転出力によってオン／オフし、前記パルストランスの二次側において前記第４のトランジスタのベースに接続する端子及び前記第５のトランジスタのベースに接続する端子に対する他方の端子を、オン時にグランドレベルにする第８のトランジスタとを有することを特徴とするＤ級増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅変調送信機に用いられるＤ級増幅装置に係り、特に高速且つ均一なスイッチングを実現し、装置の小型化を図ることができるＤ級増幅装置に関する。
【背景技術】
【０００２】
従来、デジタル変調制御による振幅変調方式を用いた送信機に、Ｄ級増幅装置が用いられている。
Ｄ級増幅装置を備えた一般的な振幅変調送信機について図２を使って説明する。図２は、Ｄ級増幅装置を備えた一般的な振幅変調送信機の構成図である。
図２に示すように、一般的な振幅変調送信機は、デジタル放送等に用いられるものであり、Ａ／Ｄ変換器１と、エンコーダ２と、複数のビッグステップＰＡ３と、複数のバイナリーステップＰＡ４と、搬送波発振器（ＯＳＣ）５と、ＦＥＴドライバーＩＣ６と、出力合成部（合成トランス）７と、バンドパスフィルタ（ＢＰＦ）８と、第１電源９とから構成されている。
【０００３】
各構成部分について説明する。
Ａ／Ｄ変換器１は、入力される変調信号（音声）を複数ビット（例えば１２ビット）のデジタル信号に変換する。
エンコーダ２は、後述するビッグステップＰＡ３及びバイナリーステップＰＡ４をスイッチングさせる（オン／オフ制御する）ための信号に変換する。
【０００４】
ビッグステップＰＡ（等出力電力増幅器）３は、ＦＥＴ（Field Effect Transistor）で構成され、入力された信号を増幅する高周波増幅器である。ビッグステップＰＡ３としては、ＰＡ1〜ＰＡNのＮ個（ここではＮ＝２６）の増幅器がある。
バイナリーステップＰＡ（バイナリー電力増幅器）４はビッグステップＰＡ３と同様の構成を備えた増幅器であり、バイナリーステップＰＡ４としては、１／２ＰＡ〜１／２nＰＡのｎ個（ここではｎ＝８）の増幅器がある。
そして、各ビッグステップＰＡ３及び各バイナリーステップＰＡ４は、それぞれＤ級動作を行うＤ級増幅器である。
【０００５】
搬送波発振器５は、周波数ｆ0の搬送波信号（矩形波）を発生する高周波発振器である。
ＦＥＴドライバーＩＣ６は、各ビッグステップＰＡ３及び各バイナリーステップＰＡ４に１対１に対応して設けられ、エンコーダ２からの信号に基づいて対応するビッグステップＰＡ３又はバイナリーステップＰＡ４のオン／オフを制御すると共に、搬送波発振器５からの搬送波信号を使用して、ビッグステップＰＡ３又はバイナリーステップＰＡ４をＤ級動作させるものである。
【０００６】
出力合成部７は、複数のビッグステップＰＡ３及びバイナリーステップＰＡ４からの出力信号を合成して出力する。
そして、複数のビッグステップＰＡ３とバイナリーステップＰＡ４、及び出力合成部７から成る部分をＤ級増幅装置と称する。
ＢＰＦ８は、出力合成部７で合成された信号から不要高周波成分を減衰する。
第１電源９は、Ｄ級増幅装置に電力を供給する電源である。
【０００７】
上記構成の一般的な振幅変調送信機の動作について説明する。
上記送信機においては、送信すべき信号である音声信号は、Ａ／Ｄ変換器１で１２ビットのデジタル信号に変換され、エンコーダ２でＭＳＢ（Most Significant Bit）側の所定ビット及びＬＳＢ（Least Significant Bit）側の所定ビットが抽出される。
【０００８】
そして、ＭＳＢ側の所定ビットは２６個のビッグステップＰＡ３に対応するＦＥＴドライバーＩＣ６にそれぞれ出力され、ビッグステップＰＡ３は、ＦＥＴドライバーＩＣ６によってオン／オフ制御され、増幅動作を行う。
【０００９】
同様に、ＬＳＢ側の所定ビットは８個のバイナリーステップＰＡ４に対応するＦＥＴドライバーＩＣ６に出力され、バイナリーステップＰＡ４は、ＦＥＴドライバーＩＣ６によってオン／オフ制御され、デジタル音声信号中の細かい情報部分に基づく補正を行う。
【００１０】
搬送波発振器５から出力される周波数ｆ0の搬送波（キャリア）は、各ＦＥＴドライバーＩＣ６を介して個々のビッグステップＰＡ３及びバイナリーステップＰＡ４に供給されて、ビッグステップＰＡ３及びバイナリーステップＰＡ４を駆動する。
【００１１】
そして、各ビッグステップＰＡ３及びバイナリーステップＰＡ４の出力は、出力合成部７に出力されて合成され、ＢＰＦ８で不要高周波成分が除去されてアンテナから出力される。尚、出力電力は、ビッグステップＰＡ３の数量、出力合成部７の合成トランスの巻き線比、第１電源９の電圧によって決定される。
このようにして、一般的な振幅変調送信機の動作が行われるものである。
【００１２】
次に、上記振幅変調送信機のビッグステップＰＡ３、バイナリーステップＰＡ４に用いられる従来のＤ級増幅器の構成及び動作について図３を用いて説明する。図３は、従来のＤ級増幅器の構成図である。
図３に示すように、従来のＤ級増幅器は、ＦＥＴドライバーＩＣ１１ａ、１１ｂ、１１ｃと、トランジスタＱ１、Ｑ２と、パルストランス１４と、ハイパワートランジスタＱ３〜Ｑ７とから構成され、ハイパワートランジスタＱ３〜Ｑ７には第１電源２０の電圧が印加されている。トランジスタＱ１〜Ｑ７はいずれもＦＥＴで構成されている。
また、ＦＥＴドライバーＩＣ１１ｂの前段には、反転回路が設けられ、搬送波信号が反転してＦＥＴドライバーＩＣ１１ｂに入力される。
【００１３】
ＦＥＴドライバーＩＣ１１ａ、１１ｂ、１１ｃは、図２のＦＥＴドライバーＩＣ６に含まれるものであり、ＦＥＴドライバーＩＣ１１ａは、搬送波信号の入力を受けてトランジスタＱ１を駆動し、ＦＥＴドライバーＩＣ１１ｂは、搬送波の反転信号の入力を受けてトランジスタＱ２を駆動するものである。
【００１４】
また、ＦＥＴドライバーＩＣ１１ｃは、音声信号の入力を受けてトランジスタＱ７を駆動する。音声信号の入力があるときには、トランジスタＱ７がオンとなり、増幅器出力が得られるようになっている。
【００１５】
パルストランス１４は、デジタル信号の増幅を行うものであり、１４ａから１４ｄの４つの二次側部分から構成され、パルストランスの１４ａ及び１４ｄはトランジスタＱ１のオンによって矩形波を出力し、１４ｂ及び１４ｃはトランジスタＱ２のオンによって矩形波を出力するものである。
ハイパワートランジスタＱ３，Ｑ４，Ｑ５，Ｑ６は、第１電源２０の高電圧（１８０〜２００Ｖ程度）に耐えられる大型のＦＥＴで構成され、増幅器のスイッチングを行う。
トランジスタＱ７は、上記スイッチングにおいて高速スイッチング動作を可能とするものである。
【００１６】
上記構成のＤ級増幅器の動作について説明する。
搬送波発振器５からの搬送波ｆ0がＦＥＴドライバーＩＣ１１ａに、搬送波ｆ0の逆相の信号がＦＥＴドライバーＩＣ１１ｂに入力され、トランジスタＱ１及びＱ２のゲート信号として出力される。トランジスタＱ１及びトランジスタＱ２は、入力されるゲート信号に従ってオン／オフ動作を交互に行う。これにより、ハイパワートランジスタＱ３，Ｑ４，Ｑ５，Ｑ６のスイッチング動作を行い、オン／オフの組合せでＤ級増幅動作を行って、増幅器出力を直列加算合成部（図２の「出力合成部７」に相当）に出力する。
【００１７】
具体的には、パルストランス１４ａ、１４ｄからは搬送波信号と同相の矩形波信号が出力されてハイパワートランジスタＱ３、ハイパワートランジスタＱ６のゲートに入力される。つまり、トランジスタＱ１がオンの時には、ハイパワートランジスタＱ３、Ｑ６がオンとなる。
【００１８】
同様に、パルストランス１４ｂ、１４ｃからは搬送波信号と逆相の矩形波信号が出力されて、ハイパワートランジスタＱ５、Ｑ４のゲートに入力される。つまり、トランジスタＱ２がオンの時には、ハイパワートランジスタＱ５、Ｑ４がオンとなる。
【００１９】
そして、音声信号がオンの時にトランジスタＱ７がオンとなって増幅器出力が直列加算合成部に出力されるようになっている。
【００２０】
ここで、Ｄ級増幅器のスイッチング特性について図４を用いて説明する。図４は、従来のＤ級増幅器のスイッチング特性を示す説明図である。
上述したデジタル振幅変調方式の送信機では、複数のＤ級増幅器を組み合わせたＤ級増幅装置で１つの波を形成するものであるから、良質の出力信号を得るためには、各々のＤ級増幅器の均一化と、高速スイッチングが重要な要素となる。
【００２１】
例えば、図４に示すように、Ｄ級増幅器の立ち上がり、立ち下がりのスイッチングが遅いと、タイミングにより、スパイク（ザグ）、グリッジ（ヘコミ）が発生してしまい、Ｓ／Ｎ比の劣化やスプリアスの劣化といった特性劣化を招く恐れがある。
【００２２】
そのため、図３に示したＤ級増幅器では、高速スイッチングを実現するために、ハイパワートランジスタＱ５，Ｑ６のソース側にトランジスタＱ７を設けて、ＧＮＤを強制的に浮かし、ゲート−ソース間を同電位にすることによってオフ状態を作る方式としている。
【００２３】
尚、振幅変調送信機に関する従来技術としては、平成１６年７月１５日公開の特開２００４−２０１１２３「振幅変調送信機」（出願人：株式会社日立国際電気、発明者：久松稔）がある。
この従来技術は、第１倍率信号に基づいて、被増幅信号の振幅を増幅する第１増幅部と、第２倍率信号に基づいて被増幅信号の振幅を増幅する第２増幅部と、第１及び第２増幅部の出力信号駆動を行う駆動部と、第１及び第２増幅部の出力を合成して出力信号として出力する合成部とを備えた振幅変調送信機であり、個々の電力増幅器のスイッチング時の立ち上がり／立ち下がり時間のずれによる歪を低減するものである。
【００２４】
【特許文献１】特開２００４−２０１１２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、従来のＤ級増幅装置を構成するＤ級増幅器では、高速スイッチングを実現するために、図３のトランジスタＱ５及びＱ６のソース側にトランジスタＱ７を設けているが、Ｑ７は、常時高電圧が印加されているため、Ｑ３〜Ｑ６のハイパワートランジスタと同等の耐圧を備えた大型のハイパワートランジスタで構成する必要があり、更に各ビッグステップＰＡ３及びバイナリーステップＰＡ４毎に設けなければならないため、装置の小型化の妨げとなり、また、Ｑ７からの放熱も出力信号の特性に悪影響を及ぼす恐れがあるという問題点があった。
【００２６】
更に、ＦＥＴが大型になるほどＦＥＴのオン抵抗や入力容量が大きくなり、これらのばらつきにより、スイッチングの微妙なタイミングにずれが発生しやすく、周波数が高くなるほど顕著に現れるという問題点があった。
【００２７】
本発明は上記実状に鑑みて為されたもので、高精度の高速スイッチングを実現し、装置の小型化を図ることができるＤ級増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記従来例の問題点を解決するための本発明は、フルブリッジ形の複数の増幅器と、複数の増幅器からの出力を直列合成する合成器とを備えるＤ級増幅装置において、増幅器が、発振器からの搬送波信号に従ってオン／オフする第１のトランジスタと、搬送波信号の逆相の信号に従ってオン／オフする第２のトランジスタと、第１及び第２のトランジスタのオン／オフによって一次側中点を中心にプッシュプル動作を行い、二次側から搬送波信号に同相又は逆相の矩形波を出力するパルストランスと、パルストランスの二次側から出力される搬送波信号に同相の矩形波でオン／オフし、フルブリッジ形を構成する第３のトランジスタ及び第４のトランジスタと、パルストランスの二次側から出力される搬送波信号に逆相の矩形波でオン／オフし、フルブリッジ形を構成する第５のトランジスタ及び第６のトランジスタと、フルブリッジ形を構成する第３乃至６のトランジスタに電圧を印加する電源と、音声信号の有無によってオン／オフし、第３のトランジスタ及び第５のトランジスタのベースを、オン時にグランドレベルにする第７のトランジスタと、音声信号の有無の反転出力によってオン／オフし、パルストランスの二次側において第４のトランジスタのベースに接続する端子及び第５のトランジスタのベースに接続する端子に対する他方の端子を、オン時にグランドレベルにする第８のトランジスタとを有することを特徴としている。
【発明の効果】
【００２９】
本発明によれば、フルブリッジ形の複数の増幅器と、複数の増幅器からの出力を直列合成する合成器とを備えるＤ級増幅装置において、増幅器が、発振器からの搬送波信号に従ってオン／オフする第１のトランジスタと、搬送波信号の逆相の信号に従ってオン／オフする第２のトランジスタと、第１及び第２のトランジスタのオン／オフによって一次側中点を中心にプッシュプル動作を行い、二次側から搬送波信号に同相又は逆相の矩形波を出力するパルストランスと、パルストランスの二次側から出力される搬送波信号に同相の矩形波でオン／オフし、フルブリッジ形を構成する第３のトランジスタ及び第４のトランジスタと、パルストランスの二次側から出力される搬送波信号に逆相の矩形波でオン／オフし、フルブリッジ形を構成する第５のトランジスタ及び第６のトランジスタと、フルブリッジ形を構成する第３乃至６のトランジスタに電圧を印加する電源と、音声信号の有無によってオン／オフし、第３のトランジスタ及び第５のトランジスタのベースを、オン時にグランドレベルにする第７のトランジスタと、音声信号の有無の反転出力によってオン／オフし、パルストランスの二次側において第４のトランジスタのベースに接続する端子及び第５のトランジスタのベースに接続する端子に対する他方の端子を、オン時にグランドレベルにする第８のトランジスタとを有するＤ級増幅装置としているので、第７及び第８のトランジスタには高電圧が印加されない構成として、小電力用のトランジスタで安定したスイッチングを行うことができると共に、装置の小型化を図ることができ、更に第８のトランジスタにより高速のスイッチングを可能とすることができる効果がある。
【発明を実施するための最良の形態】
【００３０】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るＤ級増幅器は、異なるタイミングで動作する２個のハイパワーＦＥＴのゲート側と、トランスのＧＮＤ側に、増幅器のオン／オフを制御するための小電力用ＦＥＴを設けたものであり、大電力用のＦＥＴを用いることなく高速スイッチングを実現し、装置の小型化を図ることができるものである。
【００３１】
本実施の形態に係るＤ級増幅装置（本増幅装置）は、図２に示した一般的な振幅変調送信機に用いられるものであり、振幅変調送信機の構成自体は図２と同じである。そして、本実施の形態に係るＤ級増幅装置は、図２に示した従来の装置と同様に２６個のビッグステップＰＡと、８個のバイナリーステップＰＡを備えているが、個々のビッグステップＰＡ、及びバイナリーステップＰＡ４のＤ級増幅器の構成が従来とは異なっている。
【００３２】
本増幅装置を構成するビッグステップＰＡ又はバイナリーステップＰＡとして用いられるＤ級増幅器（本増幅器）の構成について図１を用いて説明する。図１は、本発明の実施の形態に係るＤ級増幅装置を構成するＤ級増幅器の構成図である。
図１に示すように、本実施の形態に係るＤ級増幅器の基本的な構成は、図３に示した従来のＤ級増幅器の構成と同様の部分として、ＦＥＴドライバーＩＣ２１ａ、２１ｂと、パルストランス２４と、トランジスタＱ１０〜Ｑ１３と、第１電源２９とを備えている。これらは、図３に示した従来のＤ級増幅器におけるＦＥＴドライバーＩＣ１１ａ、１１ｂ、トランジスタＱ１、Ｑ２、パルストランス１４、ハイパワートランジスタＱ３〜Ｑ６に相当しており、動作も同様である。
【００３３】
そして、本実施の形態に係るＤ級増幅器の特徴部分として、従来設けられていたトランジスタＱ７の代わりに、トランジスタＱ１４と、トランジスタＱ１５と、トランジスタＱ１６と、それらの駆動用としてのＦＥＴドライバーＩＣ２１ｃと、ＦＥＴドライバーＩＣ２１ｄとが設けられている。
尚、本増幅器が振幅変調送信機に適用された場合、図１のＦＥＴドライバーＩＣ２１ａ、２１ｂ、２１ｃ、２１ｄは、全て図２に示したＦＥＴドライバーＩＣ６に含まれるものである。
【００３４】
そして、ハイパワートランジスタのＱ１０及びＱ１２のゲート側に、トランジスタＱ１４及び駆動用のＦＥＴドライバーＩＣ２１ｃが設けられ、パルストランス２４のＧＮＤ側に、トランジスタＱ１５及びＱ１６と、駆動用のＦＥＴドライバーＩＣ２１ｄが設けられている。
尚、図１には３２個あるＤ級増幅器の内の１つを示しているが、他のＤ級増幅器（ＰＡ２〜３２）の構成も同様である。また、直列加算合成部も従来と同様の構成及び動作である。
【００３５】
本増幅器の特徴部分について説明する。
ＦＥＴドライバーＩＣ２１ｃは、音声信号の入力を受けてトランジスタＱ１４を駆動する。
トランジスタＱ１４は、増幅器出力のオン／オフを制御するためのＦＥＴである。Ｑ１４には、第１電源２９の電圧は印加されないので、０〜１０Ｖで動作する小電力用のＦＥＴで構成されており、小型で、高速スイッチングが可能なものとなっている。
【００３６】
そして、音声信号の入力があるときに、ＦＥＴドライバーＩＣ２１ｃを介してＱ１４がオンとなり、ハイパワートランジスタＱ１０又はＱ１２のゲートがオンとなって増幅器をオンとする。尚、図２で説明したように、ハイパワートランジスタＱ１０とＱ１２は、逆のタイミングでオン／オフを繰り返すものであり、音声信号が入力されている間は直列加算合成部からの増幅器出力が出力される。
【００３７】
また、ＦＥＴドライバーＩＣ２１ｄは、反転回路によって音声信号の反転信号の入力を受けてトランジスタＱ１５及びＱ１６を駆動する。
トランジスタＱ１５及びＱ１６は、Ｑ１４と同様の小電力用のＦＥＴであり、音声信号がオフの時にオンとなって、トランス２次側のＧＮＤを浮かすことにより、オンの間にたまった電荷を素早くＧＮＤに落とすことができ、増幅器の高速オン／オフを可能とするものである。
【００３８】
次に、本増幅器の動作について簡単に説明する。
搬送波発振器から入力された搬送波信号は、ＦＥＴドライバーＩＣ２１ａ、２１ｂを介して互いに逆相のゲート入力信号としてトランジスタＱ８、Ｑ９のゲートに入力され、Ｑ８及びＱ９は逆相で交互にオン／オフ動作を行う。
【００３９】
これによりパルストランス２４の１次側中点を中心にプッシュプル動作を行うことになり、トランジスタＱ８のオン／オフに応じて、パルストランス２４ａ、２４ｄからは搬送波信号と同相の矩形波信号が出力されてハイパワートランジスタＱ１０、ハイパワートランジスタＱ１３のゲートに入力される。つまり、トランジスタＱ８がオンの時には、ハイパワートランジスタＱ１０、Ｑ１３がオンとなる。
【００４０】
同様に、トランジスタＱ９のオン／オフに応じて、パルストランス２４ｂ、２４ｃからは搬送波と逆相の矩形波が出力されて、ハイパワートランジスタＱ１２、Ｑ１１のゲートに入力される。つまり、トランジスタＱ９がオンの時には、ハイパワートランジスタＱ１２、Ｑ１１がオンとなる。
【００４１】
すなわち、ハイパワートランジスタＱ１０，Ｑ１３がオンの場合には、ハイパワートランジスタＱ１２，Ｑ１１はオフであり、ハイパワートランジスタＱ１０，Ｑ１３がオフの場合には、ハイパワートランジスタＱ１２，Ｑ１１がオンになるものである。
【００４２】
そして、これとは別に音声信号のオン／オフに伴って、音声信号がオンの時にトランジスタＱ１４がオンとなってハイパワートランジスタＱ１０及びＱ１２のゲートはダイオードを介してＧＮＤ側に接続し、電流が流れることでパルストランス２４ａ、２４ｂに矩形波信号が印加され、更に、ハイパワートランジスタＱ１１、Ｑ１３のゲートにも矩形波信号が印加されて、出力（増幅器出力）が直列加算合成部に出力される。直列加算合成部へは、ハイパワートランジスタＱ１０，Ｑ１３がオンになった場合の出力と、Ｑ１２，Ｑ１１がオンになった場合の出力とが交互に出力されることになる。
また、音声信号がオフの時にはトランジスタＱ１５、１６がオンとなって高速に残留した電荷を抜くものである。
【００４３】
図１では、音声信号がオンの時にトランジスタＱ１４がオンとなって、パルストランス２４の二次側でトランジスタＱ１０，Ｑ１２のゲートに入力される信号をＧＮＤ（グランドレベル）に落として、トランジスタＱ１０，Ｑ１２のゲートに対する制御信号として機能するものの、トランジスタＱ１０〜Ｑ１３への影響を切り離している。また、トランジスタＱ１５，Ｑ１６がオフの時はパルストランス２４の二次側のＧＮＤを浮かすことにより、トランジスタＱ１０〜Ｑ１３のスイッチングを高速に行うことができる。
そして、トランジスタＱ１５，Ｑ１６がオンになれば、強制的に電荷を抜いて、トランジスタＱ１０〜Ｑ１３のスイッチングを適正に行うものである。
このようにして本増幅器の動作が行われるものである。
【００４４】
本発明の実施の形態に係るＤ級増幅器によれば、搬送波信号に基づいて互いに逆相でオン／オフを繰り返すトランジスタＱ８、Ｑ９と、そのオン／オフによって１次側中点を中心にプッシュプル動作を行うパルストランス２４と、それによりスイッチングを行うパワートランジスタＱ１０〜Ｑ１３とを備えたＤ級増幅器であって、互いに逆相のタイミングでスイッチングを行うパワートランジスタＱ１０とＱ１２のゲート側に、音声信号によって増幅器出力のオン／オフを制御するトランジスタＱ１４を備え、トランスのＧＮＤ側に音声信号によってオン／オフし、電荷を高速に抜くトランジスタＱ１５、Ｑ１６を備えた構成としているので、Ｑ１４、Ｑ１５、Ｑ１６を小電力用のトランジスタとして、小型化を図ると共に、Ｑ１５、Ｑ１６により高速のスイッチングを可能とすることができる効果がある。
【００４５】
また、本発明の実施の形態に係る振幅変調送信機によれば、Ｄ級増幅器から成る複数のビッグステップＰＡ３及び複数のバイナリーステップＰＡ４を備え、各増幅器からの出力を合成して出力するＤ級増幅装置を設け、Ｄ級増幅器が、互いに逆相のタイミングでスイッチングを行うパワートランジスタＱ１０とＱ１２のゲート側に、音声信号によって増幅器出力のオン／オフを制御するトランジスタＱ１４を備え、トランスのＧＮＤ側に音声信号によってオン／オフし、電荷を高速に抜くトランジスタＱ１５、Ｑ１６を備えたＤ級増幅器としているので、Ｑ１４、Ｑ１５、Ｑ１６を小電力用のトランジスタとして、送信機全体の小型化を図ると共に、Ｑ１５、Ｑ１６により高速のスイッチングを可能とすることができる効果がある。
【産業上の利用可能性】
【００４６】
本発明は、特に高速且つ均一なスイッチングを実現し、装置の小型化を図ることができるＤ級増幅装置に適している。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態に係るＤ級増幅装置を構成するＤ級増幅器の構成図である。
【図２】Ｄ級増幅装置を備えた一般的な振幅変調送信機の構成図である。
【図３】従来のＤ級増幅器の構成図である。
【図４】従来のＤ級増幅器のスイッチング特性を示す説明図である。
【符号の説明】
【００４８】
１…Ａ／Ｄ変換器、  ２…エンコーダ、  ３…ビッグステップＰＡ、  ４…バイナリーステップＰＡ、  ５…搬送波発振器、  ６…ＦＥＴドライバーＩＣ、  ７…出力合成部、  ８…バンドパスフィルタ、  ９…第１電源、  １１…ＦＥＴドライバーＩＣ、  １４…パルストランス、  ２０…第１電源、  ２１…ＦＥＴドライバーＩＣ、  ２４…パルストランス、  ２９…第１電源
【図１】
2008154289.tif 000003
【図２】
2008154289.tif 000004
【図３】
2008154289.tif 000005
【図４】
2008154289.tif 000006