(57)【要約】【課題】構成部品の点数を少なくし、出力直流電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供する。【解決手段】１次側並列共振回路と１次側直列共振回路とを有する、Ｅ級スイッチング増幅器またはＩ級スイッチング増幅器とされた１次側回路と、２次側直列共振回路を有する２次側回路と、を具備するようにした。そして、２次側回路は、交流電力を変換して出力直流電圧Ｅｏを得るために、２次側インダクタＬｏと２次側平滑コンデンサＣｏとを有して、２次巻線Ｎ２に生ずる電圧を降圧するように形成される２次側出力直流電圧生成手段を具備した。この２次側インダクタＬｏのインダクタンス値を２次巻線に生じるリーケージインダクタＬ２のインダクタンス値よりも大きくして、２次側インダクタＬｏを電流連続モードで動作させた。【選択図】図１
2008245365.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流平滑回路で得られた直流電力を入力して交流電力を発生する１次側回路と、
前記１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、
前記２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路であって、
前記１次側回路は、
前記１次側整流回路と前記１次巻線との間に介在する1次側インダクタと、
前記１次巻線に交流電力を供給し、前記出力直流電圧を定電圧とするように制御されるスイッチング素子と、
前記コンバータトランスの１次巻線に生じるリーケージインダクと、前記スイッチング素子に並列接続される１次側並列共振コンデンサとで１次側並列共振周波数が支配されるようにして形成される１次側並列共振回路と、
前記コンバータトランスの１次巻線に生じるリーケージインダクタと、前記１次巻線に直列接続される１次側直列列共振コンデンサとで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備し、
前記２次側回路は、
前記コンバータトランスの２次巻線に生じるリーケージインダクタと、前記２次巻線に直列接続される２次側直列共振コンデンサとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、
前記２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側出力直流電圧生成手段と、を具備し、
前記２次側出力直流電圧生成手段は、
前記２次側直列共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、
前記ダイオードに一端が接続され、前記２次巻線に生じる前記リーケージインダクタの値よりも大きなインダクタンス値を有する２次側インダクタと、
前記２次側インダクタの他端に接続される２次側平滑コンデンサと、を有して、
前記２次巻線に生ずる電圧を降圧することを特徴とするスイッチング電源回路。
【請求項２】
前記1次側インダクタは、前記コンバータトランスの前記１次巻線と前記スイッチング素子との接続点に接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記１次側回路は、
さらに、前記1次側インダクタと、前記１次巻線に直列接続される１次側直列列共振コンデンサとで１次側直列共振周波数が支配されるようにして形成される他の１次側直列共振回路を形成し、
前記他の１次側直列共振回路の共振周波数は、前記１次巻線に生じるリーケージインダクタと、前記１次側直列列共振コンデンサとで形成される前記１次側直列共振回路の共振周波数の略２倍とされることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
前記２次側回路は、
２次側並列共振コンデンサを有し、
前記２次側並列共振コンデンサは、前記２次巻線に対して直接または交流的に並列に接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項５】
前記２次側回路は、
スナバーコンデンサと抵抗との直列接続回路として形成されるスナバー回路を有し、
前記スナバー回路は、前記２次巻線に対して直接または交流的に並列に接続されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項６】
前記１次側回路は、
前記１次側整流素子と前記１次側平滑コンデンサとの間に介在する力率改善回路を有し、
前記力率改善回路は、
前記１次側回路に流れる共振電流を前記１次側整流素子に対して一方向に流すための前記１次側整流素子と前記１次インダクタの一方の巻端とに各々の極性端が接続されるダイオードを有し、
前記１次側インダクタの他方の端子が前記１次側平滑コンデンサに接続されて形成されることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項７】
前記１次側回路は、
電圧クランプ用コンデンサと補助スイッチング素子との直列接続回路からなり、前記スイッチング素子と前記１次側平滑コンデンサとの間に挿入されるアクテイブクランプ回路を有し、
前記補助スイッチング素子は、前記スイッチング素子がオフとされるときに、オンとされることを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
直流電圧を昇圧および降圧させるコンバータである昇降圧コンバータの一例として、図４１に示すような、インダクタＬ１１、インダクタＬ１２、コンデンサＣ１１、コンデンサＣｏ１１、高速ダイオードＤｏ１１およびスイッチング素子Ｑ１１を備え、入力の電圧の電圧値を変換して負荷Ｒに出力直流電圧Ｅｏを供給するチューク（Ｃｕｋ）コンバータが知られている。チュークコンバータは、昇降圧コンバータとしての機能を有するのみならず、出力直流電圧に含まれるリップル電圧をゼロとする、所謂、ゼロリップルＤＣ―ＤＣコンバータであることが知られている。以下、図面を引用して、チュークコンバータの動作原理を簡単に説明する。なお、コンバータの用語は、スイッチング電源回路と同様の意味で、広く用いられているので、以下においては、コンバータの用語も用いるものとする。
【０００３】
図４１に示すチュークコンバータは、２種類のコンバータを組み合わせた回路と等価的なものである。すなわち、図４２に示すようにインダクタＬ１１、コンデンサＣｏ１２、高速ダイオードＤｏ１２およびスイッチング素子Ｑ１２を備え、直流電源Ｅｉｎから供給される電圧を昇圧して負荷Ｒに供給する電圧昇圧コンバータと、図４３に示すようにインダクタＬ１２、コンデンサＣｏ１１、高速ダイオードＤｏ１３およびスイッチング素子Ｑ１３を備え、入力の直流電圧を降圧して負荷Ｒに供給する降圧コンバータとを組み合わせたものと考えることができる。すなわち、コンデンサＣ１１によって昇圧コンバータと降圧コンバータとを結合したものと考えることができる。ここで、図４２に示す昇圧コンバータ、および、図４３に示す降圧コンバータの各々は、いずれも、周知の回路技術である。
【０００４】
また、図４１に示すチュークコンバータは、これと等価な回路であるトランスを有するコンバータに変形することができる。図４４に示す回路、図４５に示す回路、図４６に示す回路の各々は、チュークコンバータと等価な回路であって、トランスを有する図４７に示すコンバータを最終的に導くために、図４２に示す回路を段階的に書き換えたものである。
【０００５】
図４４に示す回路は、コンデンサＣ１１をコンデンサＣ２１とコンデンサＣ２２との直列接続回路で置き換えるものである。さらに、図４５に示す回路は、図４４に示す回路におけるコンデンサＣ２１とコンデンサＣ２２との接続点のフローティング電位をインダクタＬ１３によって固定するものである。図４６に示す回路は、図４５に示す回路におけるインダクタＬ１３を１次巻線Ｎ１と２次巻線Ｎ２とを有するトランスによって構成するものである。
【０００６】
そして、図４７に示す回路は、図４６に示す回路における、１次巻線Ｎ１と２次巻線Ｎ２とが有する機能を電圧変換機能とインダクタンス機能とに分離した、図４６と等価なる回路である。図４７に示す回路における、リーケージインダクタＬ１のインダクタンスの値は１次巻線Ｎ１に生じるインダクタンスの値と等しいものであり、リーケージインダクタＬ２のインダクタンスの値は２次巻線Ｎ２に生じるインダクタンスの値と等しいものである。また、図４７に示す回路における、１次巻線Ｎ１および２次巻線Ｎ２を巻回して形成されるトランスは、巻線比のみが意味を有する理想トランスである。
【０００７】
図４７に示す回路における、負荷Ｒの両端に生じるリップル電圧を零とする、ゼロリップル条件は、１次巻線Ｎ１の巻数／２次巻線Ｎ２の巻数として得られる巻数の比である巻数比ｎと、トランスの１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋとの関係を、巻数比ｎ＝結合係数ｋとなる関係とすることによって得られる。この条件を満たす場合における、１次側の電流ｉ１（図４７を参照）のスイッチング周期における電流波形を図４８に示す。図４８において、電流ｉ１が増加する領域はスイッチング素子Ｑ１１がオン（導通）となる期間に対応し、電流ｉ１が減少する領域はスイッチング素子Ｑ１１がオフ（切断）となる期間に対応するものである。また、図４９に２次側の電流ｉ２（図４７を参照）を示すが、図示されるように電流ｉ２は直流電流であり、負荷Ｒの両端に印加される電圧にはリップルが発生しない。しかしながら、このような条件を満たす巻数比ｎを有し、このような条件を満たすリーケージインダクタＬ１とリーケージインダクタＬ２とを有するようにして形成される複合トランス（インテグレーテッドマグネテックストランス）の設計、製造は困難であった。
【０００８】
この結果、直流電源Ｅｉｎが供給する直流電圧、負荷Ｒの変化に対して、ゼロリップルで動作する範囲は、狭いものであった。また、スイッチング素子Ｑ１１と高速ダイオードＤｏ１１は、いずれも、所謂、ハードスイッチング動作をしており、ノイズの発生レベルも大きいものであった。このように、ゼロリップルで動作する範囲が狭いことと、ノイズ対策の困難なことから、図４７に示す回路の実用化は困難視されていた。しかしながら、近年においては、チュークコンバータの発明者であるチューク博士は、このチュークコンバータを改良したテスラコンバータ（図示せず）の開発に成功している（例えば、特許文献１を参照）。このテスラコンバータは、図４７に示す回路における１次巻線Ｎ１と並列にアクテイブクランプ回路を付加し、高速ダイオードＤｏ１１に替えてＭＯＳ―ＦＥＴを用いる同期整流回路としており、同様にソフトスイッチング動作をさせるものである。
【０００９】
また、別の背景技術としては、図５０に示すスイッチング電源回路がある。このスイッチング電源回路は、１次側には、直流電源ＥｉｎからインダクタＬｐとして機能するパワーチョークコイルＰＣＣを介して直流電力を供給されオンとオフとを繰り返すスイッチング素子Ｑ３１およびダイオードＤ３１を備えている。コンバータトランスＰＩＴに巻回される１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、これによって、１次巻線Ｎ１にはリーケージインダクタＬ１が生じ、２次巻線Ｎ１にはリーケージインダクタＬ２が生じる。このリーケージインダクタＬ１は、１次側並列共振コンデンサＣ１とともに、電圧共振回路として機能する１次側並列共振回路を形成する。また、このリーケージインダクタＬ１は、１次側直列共振コンデンサＣ２とともに電流共振回路として機能する１次側直列共振回路を形成する。このようにして、１次側については、電圧共振回路と電流共振回路とを有する複合共振形コンバータを構成している。
【００１０】
このスイッチング電源回路の２次側は、２次巻線Ｎ２に生じる交流電力を高速ダイオードＤｏ１と高速ダイオードＤｏ２とで倍圧半波整流して、２次側平滑コンデンサＣｏ１および２次側平滑コンデンサＣｏ２とインダクタＬ３１とで構成されるパイ型フィルタによって平滑して、出力直流電圧Ｅｏ２を得ている。出力直流電圧Ｅｏ２は制御回路１および発振・ドライブ回路２によって定電圧化される。また、このスイッチング電源回路の２次側は、リーケージインダクタＬ２と２次側直列共振コンデンサＣ３とによって、２次側直列共振回路が形成されている。
【００１１】
ここで、高速ダイオードＤｏ１および高速ダイオードＤｏ２の各々は、いずれも、ターンオフ時において、逆回復時間（ｔｒｒ）の影響によって、スパイク電圧を発生する。
【００１２】
図５１に図５０に示すスイッチング電源回路の各部の波形を示す。図５１の上段より下段に向かい、電流ＩＱ３１（図５０を参照）、電流ＩＤ２（図５０を参照）、電流ＩＤ１（図５０を参照）、電圧Ｅｏ１（図５０を参照）の交流成分ΔＥｏ１、電圧Ｅｏ２（図５０を参照）の交流成分ΔＥｏ２の各々を示す。ここで、図５１に示す交流成分ΔＥｏ１には、パルス状の電圧がスパイク電圧として含まれる。
【００１３】
このスパイク電圧は、出力直流電圧が供給される負荷が電子機器である場合には、これらの機器にノイズ障害を与え、電子機器の誤動作、性能劣化を引き起こす場合があり、好ましいものではない。図５０に示すスイッチング電源では、このような問題が生じることを回避して、よりスパイク電圧の量を少なくするために、上述したようにパイ型のフィルタ構成としている。
【００１４】
また、さらに別の背景技術としては、図５２に示すスイッチング電源回路がある。このスイッチング電源回路は、１次巻線Ｎ１および２次巻線Ｎ２を有するコンバータトランスＰＩＴを有し、リーケージインダクタＬ１を有する1次巻線Ｎ１に接続されたスイッチング素子Ｑ３１およびダイオードＤ３１を有し、１次側については、１次側並列共振コンデンサＣ１を有してなる１次側並列共振回路を有してなる１次側直列共振回路と、を備えている。また、２次側はリーケージインダクタＬ２を有する２次巻線Ｎ２と２次側直列共振コンデンサとで２次側直列共振回路を構成し、２次側に生じる交流電力を２次側整流素子として機能する高速ダイオードＤｏ１および高速ダイオードＤｏ２と２次側平滑コンデンサＣｏとで整流して出力直流電圧Ｅｏを得る複合共振コンバータである。制御回路１、発振・ドライブ回路２は、スイッチング素子Ｑ３１を制御するようになされている。
【００１５】
図５２に示すスイッチング電源回路では、コンバータトランスＰＩＴは１次巻線Ｎ１と２次巻線Ｎ２とを磁気的に疎結合として構成されており、例えば、結合係数は０．８５とされている。この結果として、上述したように１次巻線Ｎ１にはリーケージインダクタＬ１、２次巻線Ｎ２にはリーケージインダクタＬ２が生じる。また、１次側の直流電力は、交流電源ＡＣからの交流電力をフィルタコンデンサＣＬ１、フィルタコンデンサＣＬ２およびコモンモードチョークコイルＣＭＣからなるコモンモードフィルタを介して、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとで平滑して得られる。
【００１６】
図５２に示すスイッチング電源回路は、上述したように１次側回路には１次側並列共振回路を有し、２次側回路には２次側直列共振回路を有する多重共振コンバータとして構成されている。また、２次側回路は、高速ダイオードＤｏ１、高速ダイオードＤｏ２および２次側平滑コンデンサＣｏを有して、倍圧半波整流回路として形成されている。
【００１７】
図５３は、図５２に示すスイッチング電源回路の各部の波形を示すものであり、上段から順に、電圧Ｖ１（図５２を参照）、電流ＩＱ３１（図５２を参照）、電流Ｉ２２（図５２を参照）、出力直流電圧Ｅｏ（図５２を参照）に含まれる交流成分ΔＥｏの各々を示すものである。なお、出力直流電圧Ｅｏは１７５Ｖ、負荷電力は３００Ｗ、入力交流電圧ＶＡＣは１００Ｖとされている。
【００１８】
図５２に示すスイッチング電源回路では、図５３に示すように、高速ダイオードＤｏ１に流れる電流Ｉ２２の波形は滑らかで、正弦波に近いものである。また、図示はしないが、高速ダイオードＤｏ２に流れる電流Ｉ２１の波形も滑らかで、正弦波に近いものである。しかしながら、高速ダイオードＤｏ１および高速ダイオードＤｏ２は、逆回復時間（ｔｒｒ）を有する特性であるために、出力直流電圧Ｅｏの交流成分ΔＥｏには、図５３に図示するように、スイッチング周期の略２．５Ｖ程度の電圧値のスパイクが含まれる。
【００１９】
また、他の背景技術としては、図５４に示すスイッチング電源回路がある。このスイッチング電源回路は、スパイク電圧を抑圧するとともに、力率の改善も同時に図るものである。１次側は、スイッチング素子Ｑ３１、ダイオードＤ３１、補助スイッチング素子Ｑ４１およびダイオードＤ４１を有している。スイッチング素子Ｑ３１は１次巻線Ｎ１に印加される電力を断続して、１次巻線Ｎ１に交流電力を供給する。また、図５４に示すスイッチング電源回路は、１次側並列共振コンデンサＣ１を有してなる１次側並列共振回路を備えている。また、２次側には、２次側直列共振コンデンサＣ３を有してなる２次側直列共振回路を備えた多重共振形コンバータである。この多重共振形コンバータのコンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数は疎結合とされ、リーケージインダクタＬ１と、リーケージインダクタＬ２とを得ている。
【００２０】
また、２次側の平滑整流回路は、ブリッジ接続とされる高速ダイオードＤｏ１ないし高速ダイオードＤｏ４、２次側平滑コンデンサＣｏ１、２次側平滑コンデンサＣｏ２および２次側インダクタＬｏを有して構成されている。２次側平滑コンデンサＣｏ１、２次側平滑コンデンサＣｏ２および２次側インダクタＬｏはパイ型フィルタとされており、これによって、高速ダイオードＤｏ１ないし高速ダイオードＤｏ４の逆回復時間（ｔｒｒ）によって生じる出力直流電圧Ｅｏの交流成分ΔＥｏに含まれるスパイク電圧の大きさを小さなものとしている。図５４に示すスイッチング電源回路の説明をしない符号を付した部分は図５２に示すスイッチング電源回路におけると同様の部分である。
【００２１】
また、図５４に示すスイッチング電源回路の１次側には、高速ダイオードＤ１、インダクタＬｉおよびコンデンサＣＮとからなる電圧帰還方式の力率改善回路を備えている。この電圧帰還方式の力率改善回路は、コンデンサＣＮによってノーマルモードノイズを抑圧し、高速ダイオードＤ１およびインダクタＬｉによって１次側の共振回路に流れる電流を１次側平滑コンデンサに帰還して、力率の改善を図るものであり、入力交流電圧ＶＡＣ（図５４を参照）の範囲が８５Ｖから２６４Ｖの範囲で良好な力率特性を得ることができるものである。
【００２２】
図５５は力率改善回路に関係する各部の波形を示す図である。上段は、入力交流電圧ＶＡＣ（図５４を参照）、下段は、入力交流電流ＩＡＣ（図５４を参照）の各々を示すものである。ここで、図５５は、入力交流電圧ＶＡＣが１００Ｖ、負荷電力が３００Ｗにおける、入力交流電流ＩＡＣ（図５４を参照）を示すものであり、この場合には力率の値としては、０．９程度に改善している。このような力率改善回路を用いることによって、入力交流電圧ＶＡＣが１００Ｖ系では日本国の力率の規制値、入力交流電圧ＶＡＣが２００Ｖ系では欧州の力率の規制値を満たすことができる。
【００２３】
また、さらに、図５４に示すスイッチング電源回路の１次側には、アクテイブクランプ回路を備えている。アクテイブクランプ回路は、電圧クランプ用コンデンサＣｃｒ、補助スイッチング素子Ｑ４１、抵抗Ｒｇ１、抵抗Ｒｇ２、コンバータトランスＰＩＴに巻回された補助巻線Ｎｇを有して形成されている。補助巻線Ｎｇは、例えば、１Ｔ（ターン）程度の巻数とされ、補助巻線Ｎｇに生じる電圧は、抵抗Ｒｇ１と抵抗Ｒｇ２とで分圧して補助スイッチング素子Ｑ４１の制御端子に印加される。ここで、補助スイッチング素子Ｑ４１はＭＯＳ−ＦＥＴによって形成されており、抵抗Ｒｇ１と抵抗Ｒｇ２とによって分圧された電圧が、補助スイッチング素子Ｑ４１の制御端子としてのゲートに供給され、補助スイッチング素子Ｑ４１をオンまたはオフとする。
【００２４】
補助巻線Ｎｇの巻方向を選択することによって、スイッチング素子Ｑ３１がオフとなるときに補助スイッチング素子Ｑ４１がオンとなるような自励ドライブ方式とすることができる。そして、抵抗Ｒｇ１と抵抗Ｒｇ２との比を適切に調整することによって、補助スイッチング素子Ｑ４１がオンとなる時間を最適化できる。このようにして、スイッチング素子Ｑ３１の耐電圧を低いものとすることができ、例えば、スイッチング素子Ｑ３１の耐圧が９００ＶＧであっても、８５Ｖから２６４Ｖまでの広範囲な入力交流電圧ＶＡＣに対応させることができる。
【００２５】
図５６は、補助スイッチング素子Ｑ４１と電圧クランプ用コンデンサＣｃｒの直列接続回路からなるアクテイブクランプ回路の作用を、図５４に示すスイッチング電源回路の各部の波形によって示すものである。図５６は、上段から順に、電圧Ｖ１（図５４を参照）、電流ＩＱ３１（図５４を参照）、電流ＩＱ４１（図５４を参照）、電圧Ｅｏ１（図５４参照）に含まれる交流成分ΔＥｏ１の各々を示すものである。
【００２６】
図５４に示すスイッチング電源回路では、発振・ドライブ回路２から供給される信号の負荷電力の変動に対する周波数の変化範囲は、１次側の共振回路の周波数および２次側の直列共振回路の共振周波数を適切に選択することによって狭くすることができるものであり、このようにして、入力交流電圧ＶＡＣの範囲を広くできるワイドレンジ対応とできるものである。また、力率改善回路を有するので、図５６に示す波形から明らかなように力率も改善される。しかしながら、図５５に示す交流成分ΔＥｏ１から明らかなように、略１Ｖ程度のスパイク電圧が含まれ、２次側平滑コンデンサＣｏ１に加えて、２次側平滑コンデンサＣｏ２およびインダクタＬ３１を追加したパイ型フィルタによって、このスパイク電圧を抑圧している。
【特許文献１】米国特許第６４６２９６２号明細書
【特許文献２】特開平６−１６９５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
図４１に示すチュークコンバータにおいては、上述したように、良好な特性を有する複合トランスを設計、製造することが困難である。また、これを改良したテスラコンバータにおいては、特許文献１に記載した回路構成では、１次側と２次側とに２つのコンバータ回路を備えるので、部品点数が多く、回路構成が複雑である。具体的には、３個のＭＯＳ−ＦＥＴと高速ダイオードが必要とされ、構成部品の点数が増大するとともに、依然として複合トランスの入手が困難であるという点についての根本的な解決はされていない。また、図５０に示すコンバータ回路においては、高速ダイオードＤｏ１および高速ダイオードＤｏ２の逆回復時間（ｔｒｒ）によって、高速ダイオードのターンオフ時に、電圧Ｅｏ１に、スイッチング周期で発生するスパイク電圧が発生する。また、図５２に示すコンバータ回路においては、高速ダイオードＤｏ１ないし高速ダイオードＤｏ４の逆回復時間（ｔｒｒ）によって、高速ダイオードのターンオフ時に、出力直流電圧Ｅｏに、スイッチング周期で発生するスパイク電圧が発生する。このスパイク電圧の抑制対策として、さらに、２次側インダクタＬｏと２次側平滑コンデンサＣｏ２とで形成されるローパスフィルタが必要とされる。また、図５４に示す回路でも同様に、２次側インダクタＬｏと２次側平滑コンデンサＣｏ２とで形成されるローパスフィルタが必要とされ、このようなパイ型フィルタでは、回路部品の点数が増加する。
【００２８】
本発明は、上述の課題を解決し、構成部品の点数を少なくし、構成が困難な複合トランスを用いることなく、負荷に供給する出力直流電圧に含まれるリップル成分およびスパイク成分を小さなものとするスイッチング電源回路を提供するものである。
【課題を解決するための手段】
【００２９】
本発明のスイッチング電源回路は、交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流平滑回路で得られた直流電力を入力して交流電力を発生する１次側回路と、前記１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、前記２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路であって、前記１次側回路は、前記１次側整流回路と前記１次巻線との間に介在する1次側インダクタと、前記１次巻線に交流電力を供給し、前記出力直流電圧を定電圧とするように制御されるスイッチング素子と、前記コンバータトランスの１次巻線に生じるリーケージインダクと、前記スイッチング素子に並列接続される１次側並列共振コンデンサとで１次側並列共振周波数が支配されるようにして形成される１次側並列共振回路と、前記コンバータトランスの１次巻線に生じるリーケージインダクタと、前記１次巻線に直列接続される１次側直列列共振コンデンサとで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備し、前記２次側回路は、前記コンバータトランスの２次巻線に生じるリーケージインダクタと、前記２次巻線に直列接続される２次側直列共振コンデンサとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、前記２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側出力直流電圧生成手段と、を具備し、前記２次側出力直流電圧生成手段は、前記２次側直列共振コンデンサと前記２次巻線との直列接続回路に並列に接続されるダイオードと、前記ダイオードに一端が接続され、前記２次巻線に生じる前記リーケージインダクタの値よりも大きなインダクタンス値を有する２次側インダクタと、前記２次側インダクタの他端に接続される２次側平滑コンデンサと、を有して、前記２次巻線に生ずる電圧を降圧するように形成される。
【００３０】
このスイッチング電源回路では、１次側回路は、１次側並列共振回路と、１次側直列共振回路と、を具備するので、ゼロボルテージスイッチング動作をして、スイッチング損失が少ない多重共振形コンバータとして機能する。
【００３１】
また、２次側回路は、出力直流電流を得るための２次側出力直流電圧生成手段を具備し、この２次側出力直流電圧生成手段は、２次側直列共振コンデンサと２次巻線との直列接続回路に並列に接続されるダイオードと、このダイオードに一端が接続されるインダクタと、このインダクタの他端に接続される２次側平滑コンデンサと、を有して形成され、２次巻線に生ずる電圧を降圧する。そして、２次側インダクタのインダクタンス値は、２次巻線に生じるリーケージインダクタの値よりも大きなものとされ、電流連続モードで動作することによって、出力直流電圧に含まれるリップル成分およびスパイク成分を小さなものとできる。
【発明の効果】
【００３２】
本発明によれば、構成部品の点数を少なくし、負荷に供給する出力直流電圧に含まれるリップル成分とスパイク成分とを低減するスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００３３】
発明を実施するためのいくつかの実施形態について、以下順に説明するが、種々の実施形態の共通の特徴（要旨）について簡単に説明した後、個々の実施形態について図面に沿って説明する。
【００３４】
実施形態のスイッチング電源回路は、交流電力を直流電力に変換する１次側整流素子と１次側平滑コンデンサとを有して形成される１次側整流平滑回路で得られた直流電力を入力して交流電力を発生する１次側回路と、１次側回路で発生した交流電力を伝送するための１次巻線と２次巻線とが磁気的に疎結合とされて形成されるコンバータトランスと、２次巻線から負荷に定電圧の出力直流電圧を供給する２次側回路と、を備えるスイッチング電源回路である。ここで、１次巻線と２次巻線とが磁気的に疎結合とは、例えば、０．８以下の結合係数であることをいうものである。
【００３５】
そして、１次側回路は、１次側整流回路と１次巻線との間に介在する1次側インダクタと、１次巻線に交流電力を供給し、出力直流電圧を定電圧とするように制御されるスイッチング素子と、コンバータトランスの１次巻線に生じるリーケージインダクと、スイッチング素子に並列接続される１次側並列共振コンデンサとで形成される１次側並列共振回路と、コンバータトランスの１次巻線に生じるリーケージインダクタと、１次巻線に直列接続される１次側直列列共振コンデンサとで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備しており、また、２次側回路は、コンバータトランスの２次巻線に生じるリーケージインダクタと、２次巻線に直列接続される２次側直列共振コンデンサとで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、２次巻線に得られる交流電力を直流電力に変換して出力直流電圧を得る２次側出力直流電圧生成手段と、を具備している。
【００３６】
さらに、２次側出力直流電圧生成手段は、２次側直列共振コンデンサと２次巻線との直列接続回路に並列に接続されるダイオードと、このダイオードに一端が接続され、２次巻線に生じるリーケージインダクタの値よりも大きなインダクタンス値を有する２次側インダクタと、２次側インダクタの他端に接続される２次側平滑コンデンサと、を有している。
【００３７】
このような構成を採用することによって、直流電力は、1次側インダクタを介して、１次巻線に電力が供給され、１次側並列共振回路と、１次側直列共振回路とを有する１次側回路は、Ｅ級スイッチング増幅器またはＩ級スイッチング増幅器として機能することとなる。
【００３８】
ここで、Ｅ級スイッチング増幅器とは、1次側インダクタのインダクタンスの値を十分に大きくして、1次側インダクタに流入する電流を直流に近づける回路構成をいうものである。また、接続態様としては、一般的には、1次側インダクタが、１次巻線とスイッチング素子との接続点に接続される接続態様とされる。１次側インダクタのインダクタンス値の大きさと回路特性とは、以下の関係を有する。１次側インダクタのインダクタンスの値を大きくする程、１次側インダクタに流入する直流電流に含まれるスイッチング周期のリップル成分の量は少なくなる。これによって、１次側から入力交流電源に漏れ出す高周波のノイズを低減させ、１次側平滑コンデンサに流れるスイッチング周期のリップル電流の量を低減することができる。
【００３９】
１次側インダクタが存在することによって上述した、ノイズの低減およびリップル電流の低減の効果を有するが、１次側インダクタの大きさに応じて、ノイズの低減およびリップル電流の低減の効果には、量的な変化が生じる。この観点から見た場合の一つの好ましい１次側インダクタの値は、例えば、１次側インダクタのインダクタンスの値をコンバータトランスのリーケージインダクタのインダクタンスの値よりも大きくするものであり、このようにすれば、ノイズを十分に低減させ、１次側平滑コンデンサに流れるスイッチング周期のリップル電流の大きさを十分に小さくして、良好なる所期の特性を得ることができる。
【００４０】
また、Ｉ級スイッチング増幅器は、１次側インダクタを有する点においては、Ｅ級スイッチング増幅器と同様であるが、特に、以下の特徴を有する回路を称するものである。すなわち、１次巻線に生じるリーケージインダクタと１次側直列共振コンデンサとで、１次側直列共振回路（第１の１次側直列共振回路）を形成するとともに、1次側インダクタと１次側直列共振コンデンサとで、他の１次側直列共振回路（第２の１次側直列共振回路）を形成し、第２の１次側直列共振回路の共振周波数を第１の１次側直列共振回路の共振周波数に対して略２倍に設定するものである。このように設定することによって、広範囲な負荷変動に対してより安定して、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）動作をさせることができるようになる。ここで、上述の略２倍の範囲については、本特許出願の願書に記載の発明者（以下、本願発明者と省略する）の実験した結果によれば、２倍に対して上側３０％、下側３０％の範囲で良好なるＺＶＳ特性が得られることが一つの知見として得られている。
【００４１】
また、Ｉ級スイッチング増幅器の接続態様としては、一般的には、1次側インダクタが、１次巻線と１次側直列共振コンデンサとの接続点に接続される接続態様とされる。なお、このＩ級スイッチング増幅器は、本願発明者の創作するものであり、Ｉ級スイッチング増幅器の名称も同様に本願発明者の創作するものである。
【００４２】
２次側回路は、上述するようにして２次側直列共振回路を具備しており、これによって、上述した、Ｅ級スイッチング増幅器およびＩ級スイッチング増幅器としての１次側回路の構成から得られるＺＶＳ特性を、さらに、良好なものとする。また、２次巻線に生じるリーケージインダクタの値よりも大きなインダクタンス値を有する２次側インダクタと、２次側インダクタの他端に接続される２次側平滑コンデンサとを有しており、所謂、降圧コンバータとしての接続態様を有している。この降圧コンバータとしての構成によって、この２次巻線に生じる電圧を降圧して所定の出力直流電圧を得ることができる。また、このような降圧コンバータ構成を採用することによって、出力直流電圧に含まれるリップル電圧およびスパイク電圧の大きさを小さなものでできる。また、特に、２次側インダクタのインダクタンス値を２次巻線に生じるリーケージインダクタの値よりも大きなものとすることによって、２次側インダクタに流れる電流が途切れることなく流れるモードである、所謂、電流連続モードとなり、さらに、一層、出力直流電圧に含まれるリップル電圧およびスパイク電圧の大きさを小さなものでできる。
【００４３】
２次側回路には、さらに、２次側並列共振コンデンサを有して２次側並列共振回路を形成して、さらに、一層、スイッチング電源回路の損失を低減することができる。また、２次側回路は、スナバーコンデンサと抵抗との直列接続回路として形成されるスナバー回路を有し、さらに、一層、スパイク電圧を低減することができる。
【００４４】
また、１次側回路には、１次側整流素子と１次側平滑コンデンサとの間に、力率改善回路を介在させて力率改をおこなうようにして、良好な力率を得るようにしても良い。また、スイッチング素子がオフとなるときに発生する電圧をクランプするアクテイブクランプ回路を有するようにして、スイッチング素子の耐電圧を低いものとして、広範囲の入力交流電圧に対応するようにして、所謂、ワイドレンジ対応とするようにしても良い。
【００４５】
以下、図面に沿って各々の実施形態について説明をする。まず図１に沿って、基本となる実施形態のスイッチング電源回路の説明をした後、種々の変形例の実施形態について説明をする。
【００４６】
図１に示すスイッチング電源回路について説明する。図１に示すスイッチング電源回路の概要は、交流電源ＡＣから供給される交流電力を直流電力に変換する１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとを有して形成される１次側整流平滑回路で得られた直流電力を入力して交流電力を発生する１次側回路と、１次側回路で発生した交流電力を伝送するための１次巻線Ｎ１と２次巻線Ｎ２とが磁気的に疎結合とされて形成されるコンバータトランスＰＩＴと、２次巻線Ｎ２から負荷に定電圧の出力直流電圧Ｅｏを供給する２次側回路と、を備えるスイッチング電源回路である。
【００４７】
１次側回路は、スイッチング素子Ｑ１を具備する。このスイッチング素子Ｑ１は、出力直流電圧Ｅｏを定電圧とするように発振・ドライブ回路で駆動される。コンバータトランスＰＩＴの１次巻線Ｎ１に生じるリーケージインダクタＬ１と、スイッチング素子Ｑ１に並列接続される１次側並列共振コンデンサＣ１とで形成される１次側並列共振回路と、リーケージインダクタＬ１と１次巻線に直列接続される１次側直列共振コンデンサＣ２とで１次側直列共振周波数が支配されるようにして形成される１次側直列共振回路と、を具備している。
【００４８】
図１に示すスイッチング電源回路では、1次側インダクタＬｐのインダクタンスの値は、リーケージインダクタＬ１のインダクタンスの値よりも大きくして、1次側インダクタＬｐに流入する電流を直流に近づけるようにしている。コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、１次巻線Ｎ１と２次巻線Ｎ２の結合係数は、０．８以下とされている。
【００４９】
２次側回路は、コンバータトランスＰＩＴの２次巻線Ｎ２に生じるリーケージインダクタＬ２と、２次巻線Ｎ２に並列に接続される２次側並列共振コンデンサＣ４とで２次側並列列共振周波数が支配されるようにして形成される２次側並列共振回路を有し、コンバータトランスＰＩＴの２次巻線Ｎ２に生じるリーケージインダクタＬ２と、２次巻線Ｎ２に直列接続される２次側直列共振コンデンサＣ３とで２次側直列共振周波数が支配されるようにして形成される２次側直列共振回路と、２次巻線Ｎ２に得られる交流電力を直流電力に変換して出力直流電圧Ｅｏを得る２次側出力直流電圧生成手段と、を具備している。この２次側出力直流電圧生成手段は、２次側直列共振コンデンサＣ３と２次巻線Ｎ２との直列接続回路に並列に接続される高速ダイオードＤｏと、高速ダイオードＤｏに一端が接続される２次側インダクタＬｏと、２次側インダクタＬｏの他端に接続される２次側平滑コンデンサＣｏと、を有して、２次巻線Ｎ２に生ずる電圧を降圧するように形成される。
【００５０】
図１に示すスイッチング電源回路について、入力側である交流電源ＡＣ側から出力側である２次側平滑コンデンサＣｏに至る電力経路についてより、詳細に順に説明する。フィルタコンデンサＣＬ１およびフィルタコンデンサＣＬ２とコモンモードチョークコイルＣＭＣとによるコモンモードノイズフィルタが形成され、このコモンモードフィルタの入力側は、商用の交流電源ＡＣに接続されている。一般的には、コモンモードフィルタの入力側と商用の交流電源ＡＣとの間には、電源スイッチおよび過電流遮断器（ヒューズ）が挿入されているが図では省略されている。図１に示すスイッチング電源回路に対しては、交流電源ＡＣから入力交流電圧ＶＡＣが印加され、図示しない負荷に供給する電流の大きさに応じて入力交流電流ＩＡＣが流入する。
【００５１】
コモンモードノイズフィルタの出力側には、ダイオードＤｉ１、ダイオードＤｉ２、ダイオードＤｉ３およびダイオードＤｉ４をブリッジ接続として形成される１次側整流素子Ｄｉと、１次側平滑コンデンサＣｉとから成る全波整流回路が１次側整流平滑回路として接続されている。ダイオードＤｉ２のカソードとダイオードＤｉ１のカソードとの接続点に１次側平滑コンデンサＣｉの正極性端子が接続され、ダイオードＤｉ４のアノードとダイオードＤｉ２のアノードとの接続点に１次側平滑コンデンサＣｉの負極性端子が接続され、直流電力が得られるようになされている。すなわち、１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとは、交流電力を整流し平滑して直流電力を発生する１次側整流平滑回路として機能することとなる。
【００５２】
１次側平滑コンデンサＣｉの両端から、コンバ−タ部に直流電力が供給される。コンバ−タ部は、多重共振コンバ−タとして構成されている。この多重共振コンバ−タは、１次側には、スイッチング素子Ｑ１と、電圧共振回路（１次側並列共振回路）と、電流共振回路（１次側直列共振回路）とを有し、２次側には、電圧共振回路（２次側並列共振回路）と、電流共振回路（２次側直列共振回路）とを有して構成されている。この多重共振コンバ−タは、コンバータトランスＰＩＴを介して、１次側回路と２次側回路とが分離するようになされている。さらに、１次側回路、２次側回路の順に説明をする。
【００５３】
多重共振コンバ−タの１次側回路について順に説明する。コンバータトランスＰＩＴの１次巻線Ｎ１には、1次側インダクタＬｐとして機能するパワーチョークコイルＰＣＣを介して1次側平滑コンデンサＣｉから直流電力が供給される。１次側平滑コンデンサが1次側インダクタＬｐ1の一方の巻端に接続され、1次側インダクタＬｐ1の他方の巻端には、コンバータトランスＰＩＴの１次巻線Ｎと１次側直列共振コンデンサＣ２との接続点が接続されている。このような接続態様によって、１次側回路は、Ｉ級スイッチング増幅器としての機能を有するようになされている。
【００５４】
スイッチング素子Ｑ１の一端は、コンバータトランスＰＩＴの１次巻線Ｎ１の一端に接続され、スイッチング素子Ｑ１の他端は、１次側直列共振コンデンサＣ２を介して、１次巻線Ｎ１の他端に接続され、スイッチング素子Ｑ１の他端と１次巻線Ｎ１の他端との接続点は接地されている。スイッチング素子Ｑ１は、ＭＯＳ−ＦＥＴとされており、そのドレイン−ソース間に対しては、ボディダイオードＤＤ１が並列に接続されている。ボディダイオードＤＤ１のアノードはスイッチング素子Ｑ１のソース、ボディダイオードＤＤ１のカソードはスイッチング素子Ｑ１のドレインと接続されている。ボディダイオードＤＤ１は、ＭＯＳ−ＦＥＴの製造プロセス上、付随して形成される素子である。
【００５５】
また、スイッチング素子Ｑ１をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路と駆動（ドライブ）回路とを有しており、発振・ドライブ回路２として、汎用のＩＣを用いることができる。発振・ドライブ回路２の発振回路は、出力直流電圧Ｅｏに応じて所要周波数の発振信号を発生させ、駆動回路は、スイッチング素子Ｑ１としてのＭＯＳ−ＦＥＴをスイッチング駆動するためのゲートを駆動する信号であるスイッチング駆動信号を生成して、ゲートに印加するようにされる。これにより、スイッチング素子Ｑ１は、スイッチング駆動信号の周期（スイッチング周波数の逆数）で、連続的にスイッチング動作を行う。
【００５６】
制御回路１は、出力直流電圧Ｅｏをスイッチング周波数制御方式により安定化するために設けられる。この場合の制御回路１は、検出入力である出力直流電圧Ｅｏと、安定化するべき基準の電圧との差として得られる誤差電圧のレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにしてスイッチング素子Ｑ１を駆動する。このためには、発振・ドライブ回路２の内部の発振回路により生成する発振信号の周波数を可変することになる。
【００５７】
スイッチング素子Ｑ１のスイッチング周波数が可変されることで、この変化する周波数に応じて１次側直列共振回路のインピーダンスが変化し、コンバータトランスＰＩＴの１次巻線Ｎ１から２次巻線Ｎ２側に伝送される電力量が変化する。この伝送される電力量の変化を利用して、これにより出力直流電圧Ｅｏのレベルを安定化させるように動作させる。ここで、１次側並列共振回路は、スイッチング素子Ｑ１のオンとオフの切替え点における電力損失を軽減するように作用する。なお、１次側回路と２次側回路とを絶縁分離するために、制御回路１にはフォトカプラ等を用いることもできる。このようにして、１次側回路は、Ｉ級スイッチング増幅器として構成されることによって、ゼロボルテージスイッチング（ＺＶＳ）動作をして良好なる効率のスイッチング電源回路を構成できる。
【００５８】
コンバータトランスＰＩＴは、直流電力をスイッチング素子Ｑ１でスイッチングすることによって、再び交流にされた電力を２次側回路に伝送するために設けられる。ここで、再び交流電力とされたスイッチング素子Ｑ１の作用によって得られるスイッチング出力の周波数は、例えば、商用の交流電力源である交流電源ＡＣの周波数の１０００倍以上に選ばれるので、コンバータトランスＰＩＴのサイズは小さなものとできる。
【００５９】
このコンバータトランスＰＩＴは、図２に断面図を示す構造を有して構成されている。コンバータトランスＰＩＴは、フェライトを材料とするＥ字形状コア（図２に示す断面方向およびこれと直交する断面のいずれもが矩形であるコア、または、図２に示す断面方向は矩形であり、これと直交する断面は円形であるコア）を有している。コンバータトランスＰＩＴは、このように、フェライト材によるＥ字形状コアであるコアＣＲ１およびコアＣＲ２を組合せたＥＥ型コアまたはＥＥＲ型コア（コア断面の一方が円形である上述したコアを組み合わせたコア）を備え、１次側と２次側とで巻装部位を分割したうえで、１次巻線Ｎ１と、２次巻線Ｎ２を、ＥＥ型コアまたはＥＥＲ型コアの中央磁脚を覆うボビンＢの上に巻装している。
【００６０】
ここで、１次巻線Ｎ１と２次巻線Ｎ２とは、磁気的に疎結合とされている。磁気的に疎結合とは、１次巻線Ｎ１に鎖交する磁束と２次巻線Ｎ２に鎖交する磁束とのすべてが共通するものではなく、１次巻線Ｎ１または２次巻線Ｎ２のいずれかにのみ鎖交する磁束が存在することをいうものである。このように、疎結合とすることによって、１次巻線Ｎ１はリーケージインダクタＬ１として機能し、２次巻線Ｎ２はリーケージインダクタＬ２として機能することとなる。ここで、１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合を疎結合とするためのコンバータトランスＰＩＴは、図２に示すコアＣＲ１、コアＣＲ２の内磁脚を、２本の外磁脚よりも短くすることで実現することができる。
【００６１】
実施形態では、コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。コンバータトランスＰＩＴは、このような構造によって１次巻線Ｎ１に所定のインダクタンス値のリーケージインダクタＬ１を生じさせ、２次巻線Ｎ２に所定のインダクタンス値のリーケージインダクタＬ２を生じさせる。
【００６２】
再び、図１を参照して、スイッチング電源回路の説明を続ける。１次巻線Ｎ１と２次巻線Ｎ２とは加極性接続とされている（図１の巻線端に付与された黒丸を参照）。そして、リーケージインダクタＬ１と１次側並列共振コンデンサＣ１とによって１次側並列共振周波数が支配される１次側並列共振回路を形成する。１次側並列共振周波数が支配されるとは、リーケージインダクタＬ１と１次側並列共振コンデンサＣ１とによって１次側並列共振周波数が略定められることをいうものであり、例えば、この並列共振回路に含まれる１次側直列共振コンデンサＣ２は、共振周波数に影響を与えないことをいうものである。その理由は１次側並列共振コンデンサＣ１のキャパシタンスの値に比べて１次側直列共振コンデンサＣ２のキャパシタンスの値は大きく、１次側並列共振回路において、交流的には、１次側直列共振コンデンサＣ２は短絡とみなせるので、スイッチング素子Ｑ１と並列に接続される１次側並列共振コンデンサＣ１は、交流的には１次巻線Ｎ１と並列に接続されていることとなり、１次巻線Ｎ１のリーケージインダクタＬ１と１次側並列共振コンデンサＣ１のキャパシタンスとで１次側並列共振回路が形成されることと等価とみなせるからである。
【００６３】
ここで、１次巻線Ｎ１の巻数は６０Ｔ（ターン）とした。また、１次側並列共振コンデンサＣ１のキャパシタンスの値は６８００ｐＦ（ピコ・ファラッド）とした。また、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０５６μＦ（マイクロファラッド）とされている。このようにして、図１に示す実施形態のスイッチング電源回路の１次側は、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側並列共振コンデンサＣ１とで１次側並列共振回路が形成され、１次巻線Ｎ１に発生するリーケージインダクタＬ１と１次側直列共振コンデンサＣ２とで１次側直列共振回路が形成される。
【００６４】
次に、２次側回路について説明をする。コンバータトランスＰＩＴの２次巻線Ｎ２の巻数は４５Ｔとされている。また、スイッチング電源回路の２次側には、電圧共振回路として作用する２次側並列共振回路が設けられており、この２次側並列共振回路は、リーケージインダクタＬ２のインダクタンスの値と２次側並列共振コンデンサＣ４のキャパシタンスの値とで２次側直列共振周波数のおおよその周波数が支配されるようにして形成される。すなわち、２次側直列共振コンデンサＣ３、２次側インダクタＬｏおよび２次側平滑コンデンサＣｏは、２次側並列共振周波数に支配的な影響を与えないものである。また、コンバータトランスＰＩＴの２次巻線Ｎ２に対して２次側並列共振コンデンサＣ４が並列に接続されて、２次側並列共振回路が形成されている。２次側並列共振コンデンサＣ４のキャパシタンスの値は０．０１５μＦとしている。
【００６５】
また、スイッチング電源回路の２次側には、電流共振回路として作用する２次側直列共振回路が設けられており、この２次側直列共振回路は、リーケージインダクタＬ２のインダクタンスの値と２次側直列共振コンデンサＣ３のキャパシタンスの値とで２次側直列共振周波数のおおよその周波数が支配されるようにして形成される。すなわち、２次側並列共振コンデンサＣ４、２次側インダクタＬｏおよび２次側平滑コンデンサＣｏは、２次側直列共振周波数に支配的な影響を与えないものである。２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０２２μＦとしている。
【００６６】
また、スイッチング電源回路の２次側には、高速ダイオードＤｏとローパスフィルタとして機能する２次側インダクタＬｏおよび２次側平滑コンデンサＣｏを備える。ここで、高速ダイオードＤｏ、２次側インダクタＬｏおよび２次側平滑コンデンサＣｏの接続態様は、周知技術である降圧コンバータと同様な接続態様を有しており、電圧を降圧する機能を同時に有する。
【００６７】
２次側インダクタＬｏは、例えば、図２に示すコンバータトランスと同様の構造を有し、巻線としては、１の巻線のみがボビンＢに巻装されている構造を採用することができる。本実施形態では、コア材としてはＥＥ−２５（コアの型番）を用い、中央磁脚のギャップは０．８ｍｍとして、２次側インダクタＬｏのインダクタンスの値は、３８５μＨとした。また、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。
【００６８】
２次巻線Ｎ２に生じる電圧Ｖ２が正である場合には、２次巻線Ｎ２、２次側直列共振コンデンサＣ３、２次側インダクタＬｏ、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順序で電流Ｉ５が流れ、２次巻線Ｎ２に生じる電圧Ｖ２が負である場合には、２次巻線Ｎ２、高速ダイオードＤｏ、２次側直列共振コンデンサＣ３、２次巻線Ｎ２の順序で電流Ｉ４が流れるとともに、２次側インダクタＬｏ、２次側平滑コンデンサＣｏ、高速ダイオードＤｏの順に電流Ｉ５が流れる。
【００６９】
ここで、２次側インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、２次側インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。すなわち、２次側インダクタＬｏに流れる電流は途切れること流れるのでスパイク電圧の発生が少なくなるのである。
【００７０】
図１に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は、８５Ｖから１４４Ｖの範囲とし、負荷電力Ｐｏの範囲は０Ｗから３００Ｗの範囲とし、出力直流電圧Ｅｏは１７５Ｖとする仕様を有するものである。
【００７１】
図３は、スイッチング周期における図１に示す回路の各部の動作波形を示す図である。図３に示す波形は、上段から下段に向かい、電圧Ｖ１（図１を参照）、電流ＩＱ１（図１を参照）、電流Ｉ１（図１を参照）、電流Ｉ２（図１を参照）、電圧Ｖ２（図１を参照）、電流Ｉ３（図１を参照）、電流Ｉ４（図１を参照）、電流Ｉ５（図１を参照）、出力直流電圧Ｅｏ（図１を参照）に含まれる交流成分ΔＥｏの各々を示すものである。ここで、図３に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００７２】
図４に示す波形も同様に、スイッチング周期における図１に示す回路の各部の動作波形を示す図である。図４に示す波形は、上段から下段に向かい、図３と同様に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電流Ｉ２、電圧Ｖ２、電流Ｉ３、電流Ｉ４、電流Ｉ５、出力直流電圧Ｅｏに含まれる交流成分ΔＥｏの各々を示すものである。ここで、図４に示す各部の波形は、負荷電力が０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００７３】
図５は、図１に示す実施形態のスイッチング電源回路の特性を示す図である。負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング素子Ｑ１を駆動する信号の繰り返しの周波数である周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１がオフとなる時間である時間ＴＯＦＦの各々を示している。
【００７４】
図３に示す実験結果から得られた事実からリップル電圧については以下のことが分かる。図１に示す回路におけるリップル電圧の値と背景技術としての図５０とに示す回路におけるリップル電圧の値とを比較する。図５０に示す回路においては、電圧Ｅｏ１を出力直流電圧とする場合には、図５１に示す電圧Ｅｏ１から見て取れるようにリップル電圧の値は０．５Ｖ程度である。一方、図１に示す回路においては、図３に示す交流成分ΔＥｏから見て取れるようにリップル電圧の値は０．１５Ｖ程度と、比較すると１／３以下の小さなものとなっている。
【００７５】
また、図３に示す実験結果から得られた事実からスパイク電圧については以下のことが分かる。スパイク電圧の大きさは、図５１に示す電圧Ｅｏ１から見て取れるように２．５Ｖ程度であるが、図３に示す交流成分ΔＥｏから見て取れるように、図１に示す回路におけるスパイク電圧の大きさは、検知することができない程小さなものとなっている。
【００７６】
このことは、図５０に示すようなパイ型（π型）のフィルタを用いなくても、図１に示すスイッチング電源回路においては良好なるリップル電圧特性とスパイク電圧特性とが得られることを示している。すなわち、２次側インダクタＬｏと２次側平滑コンデンサＣｏとによって形成される実施形態のフィルタは、部品点数が少なく、良好なる交流成分ΔＥｏの減衰特性を呈することができる。
【００７７】
実施形態として図１に示すスイッチング電源回路では、１次側は、複合共振コンバータとして構成され、Ｉ級スイッチング増幅器として機能する。また、２次側は、２次側並列共振回路と２次側直列共振回路とを有している。さらに、降圧コンバータとして構成されている。そして、特に、この降圧コンバータは電流連続モードで動作させるようにすることによって、交流成分ΔＥｏに含まれるスイッチング周期のリップル電圧の大きさを、電流不連続モードにおけるよりも小さくできる。また、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさも電流不連続モードにおけるよりも小さくできる。したがって、背景技術におけるようなパイ型のフィルタの構成は不要とできる。
【００７８】
また、背景技術に示すチュークコンバータおよびテスラコンバータでは、出力直流電圧の定電圧はＰＷＭ制御であり、入力側の電圧、負荷電力の変動によって、リップル電圧が増加するが、図１に示す回路ではＰＦＭ制御としているので、入力側の電圧等によって、リップル電圧およびスパイク電圧の大きさは、ほとんど変化することがなく、負荷電力の減少にともなって、リップル電圧およびスパイク電圧の大きさは減少する。
【００７９】
「実施形態の変形例」
以下において、実施形態のスイッチング電源回路の種々の変形例を示す。以下の説明における各部について、図１に示すと同様の部分には図１と同一の符号を付して説明を省略する。以下における変形例の各々は、上述した図１に示す回路において発揮されると同様に、少ない部品点数で、リップル電圧およびスパイク電圧の大きさを小さいものとすることができるという効果を奏するものである。
【００８０】
図６に示す回路は、図１に示す回路の２次側を変形する変形例のスイッチング電源回路を示す図である。図６に示すスイッチング電源回路では、１次側インダクタＬｐは１次巻線Ｎ１とスイッチング素子Ｑ１との接続点に接続されており、Ｅ級スイッチング増幅器として機能する。コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との極性の関係が、図１におけるものとは、異なっている。すなわち、図１においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は加極性とされたが、図６においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は減極性とされている（１次巻線Ｎ１および２次巻線Ｎ２に付された黒丸を参照）。
【００８１】
図７に示す回路は、図１に示す回路の２次側を変形する変形例のスイッチング電源回路について、その２次側のみを示す図である。図７に示す回路においては、２次側並列共振コンデンサＣ４の位置が図１に示す回路とは異なっている。図１では、２次側並列共振コンデンサＣ４が直接に２次巻線Ｎ２に並列接続されているが、図７に示す回路においては、２次側並列共振コンデンサＣ４が２次側直列共振コンデンサＣ３と２次巻線Ｎ２との直列接続回路と並列に接続されている。すなわち、図１、図６に示す回路においては、２次側並列共振コンデンサＣ４は２次巻線Ｎ２に直接に並列に接続されているのに対して、図７に示す回路においては、２次側並列共振コンデンサＣ４は２次側直列共振コンデンサＣ３を介して、２次巻線Ｎ２に対して交流的に並列に接続されている。
【００８２】
図８に示す回路は、図１に示す回路の変形例のスイッチング電源回路である。図８に示すスイッチング電源回路は、１次側の接続態様については、図１に示す回路と同様であり、Ｉ級スイッチング電源回路として構成されている。具体的な接続態様としては、１次側インダクタＬｐは１次巻線Ｎ１と１次側直列共振コンデンサＣ２との接続点に接続されており、リーケージインダクタＬ１と１次側直列共振コンデンサＣ２とで、１次側直列共振回路（第１の１次側直列共振回路）を形成するとともに、1次側インダクタＬｐと１次側直列共振コンデンサＣ２とで、他の１次側直列共振回路（第２の１次側直列共振回路）を形成し、第２の１次側直列共振回路の共振周波数を第１の１次側直列共振回路の共振周波数に対して略２倍に設定されている。また、２次側の接続態様は図１に示すスイッチング電源回路におけるものとは異なるものである。
【００８３】
図８に示す回路では、コンバータトランスＰＩＴはセンタータップによって各々の巻線が接続される２次巻線Ｎ２（第１の２次巻線）と２次巻線Ｎ２’（第２の２次巻線）とを有して形成されている。この２次巻線Ｎ２および２次巻線Ｎ２’の各々は、１次巻線Ｎ１と疎結合とされており、この結果として、２次側回路は、２次巻線Ｎ２に生じるリーケージインダクタＬ２および２次巻線Ｎ２’生じるリーケージインダクタＬ２’を有するものとなる。
【００８４】
２次側回路は、上述した、２次巻線Ｎ２と２次巻線Ｎ２’の直列接続の両端に、２次側並列共振コンデンサＣ４が接続されている。また、２次側回路は、リーケージインダクタＬ２（第１の２次側リーケージインダクタ）と、２次巻線Ｎ２（第１の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３（第１の２次側直列共振コンデンサ）とで２次側直列共振周波数（第１の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第１の２次側直列共振回路）を具備し、リーケージインダクタＬ２’（第２の２次側リーケージインダクタ）と、２次巻線Ｎ２’（第２の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３’（第２の２次側直列共振コンデンサ）とで２次側直列共振周波数（第２の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第２の２次側直列共振回路）を具備する。本実施形態では、リーケージインダクタＬ２とリーケージインダクタＬ２’との各々のインダクタンスの値を等しく設定し、２次側直列共振コンデンサＣ３と２次側直列共振コンデンサＣ３’との各々のキャパシタンスの値を等しく設定し、第１の２次側直列共振周波数と第２の２次側直列共振回路との各々の共振周波数を等しく設定している。
【００８５】
また、２次側回路は、降圧コンバータ（第１の降圧コンバータ）として機能させるための高速ダイオードＤｏ（第１の高速ダイオード）と２次側インダクタＬｏ（第１のインダクタ）と２次側平滑コンデンサＣｏとを具備している。また、２次側回路は、降圧コンバータ（第２の降圧コンバータ）として機能させるための高速ダイオードＤｏ’（第２の高速ダイオード）と２次側インダクタＬｏ’（第２のインダクタ）と上述した２次側平滑コンデンサＣｏとを具備している。ここで、２次側平滑コンデンサＣｏを２つの降圧コンバータ（第１の降圧コンバータと第２の降圧コンバータ）で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。ここで、２次側インダクタＬｏおよび２次側インダクタＬｏ’の各々のインダクタンス値は、リーケージインダクタＬ２およびリーケージインダクタＬ２’の各々のインダクタンス値よりも大きく設定されている。
【００８６】
このようにして、図８に示すスイッチング電源回路は、１次側は、電圧共振と電流共振とを用いるＩ級スイッチング増幅器として機能する複合共振コンバータとして形成され、２次側は、センタータップによって直列接続される２つの２次巻線の両端に２次側並列共振コンデンサを接続し、各々の２次巻線と直列に各々の２次側直列共振コンデンサを接続して、多重共振形コンバータとして構成されている。また、この多重共振形コンバータは、２次側には、第１の２次巻線に対して第１の高速ダイオードと第１の２次側インダクタと２次側平滑コンデンサとから構成される第１の降圧形コンバータを有するとともに、第２の高速ダイオードと第２の２次側インダクタと２次側平滑コンデンサとから構成される第２の降圧形コンバータとを有して形成されている。ここで、第１の降圧形コンバータの出力と第２の降圧形コンバータの出力とは、２次側平滑コンデンサにおいて加算されている。
【００８７】
この２次側回路の作用を説明する。２次巻線Ｎ２に生じる電圧が負であるときには、２次巻線Ｎ２から高速ダイオードＤｏ、２次側直列共振コンデンサＣ３に対して電流が流れるとともに、２次巻線Ｎ２’に生じる電圧が正となって、２次巻線Ｎ２’、２次側直列共振コンデンサＣ３’、２次側インダクタＬｏ’、２次側平滑コンデンサＣｏの経路で電流Ｉｏが流れる。また、２次巻線Ｎ２’に生じる電圧が負であるときには、２次巻線Ｎ２’から高速ダイオードＤｏ’、２次側直列共振コンデンサＣ３’に対して、電流が流れるとともに、２次巻線Ｎ２に生じる電圧が正となって、２次巻線Ｎ２、２次側直列共振コンデンサＣ３、２次側インダクタＬｏ、２次側平滑コンデンサＣｏの経路で電流が流れる。このようにして、この多重共振コンバータは、２次側は両波整流方式の整流回路とみなせることとなる。
【００８８】
図８に示す回路の仕様は、入力交流電圧ＶＡＣは８５Ｖから１４４Ｖの範囲とされ、負荷電力Ｐｏの範囲は０Ｗから３００Ｗの範囲とされ、出力直流電圧Ｅｏは１７５Ｖとされている。このような仕様において良好なる特性を得るために、図８に示す回路の各部の定数は以下のように定められている。
【００８９】
１次側回路の各部については、コンバータトランスＰＩＴは、コア材として、ＥＥＲ−４０（コア型番）ギャップは１．４ｍｍ、１次巻線Ｎ１は４５Ｔ、１次巻線Ｎ１と２次巻線Ｎ２との結合係数は０．７、１次巻線Ｎ１と２次巻線Ｎ２’との結合係数も同様に０．７に設定されている。また、１次側並列共振コンデンサＣ１のキャパシタンスの値は６８００ｐＦ、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０６８μＦとしている。また、１次側インダクタＬｐのインダクタンス値は５００μＨとした。
【００９０】
２次側回路の各部については、２次巻線Ｎ２の巻き数は３０Ｔ、２次巻線Ｎ２’の巻き数も同様に３０Ｔとしている。また、２次側並列共振コンデンサＣ４のキャパシタンスの値は２２０ｐＦとしている。また、２次側直列共振コンデンサＣ３のキャパシタンスおよび２次側直列共振コンデンサＣ３’の各々のキャパシタンスの値は０．０３３μＦである。また、２次側インダクタＬｏおよび２次側インダクタＬｏ’の各々のインダクタンスの値は４００μＨ、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。２次側インダクタＬｏおよび２次側インダクタＬｏ’の各々は、コア材としてＥＥ−２５（コアの型番）を用い、ギャップは０．８ｍｍとして実現した。
【００９１】
ここで、２次側インダクタＬｏおよび２次側インダクタＬｏ’の各々のインダクタンスの値をリーケージインダクタＬ２およびリーケージインダクタＬ２’の各々のインダクタンスの値よりも大きく選定すると、２次側インダクタＬｏおよび２次側インダクタＬｏ’に流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の交流成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏおよび高速ダイオードＤｏ’の逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の値も大幅に減少させることができる。
【００９２】
図９は、スイッチング周期における図８に示す回路の各部の動作波形を示す図である。図９に示す波形は、上段から下段に向かい、電圧Ｖ１（図８を参照）、電流ＩＱ１（図８を参照）、電流Ｉ１（図８を参照）、電流Ｉ２（図８を参照）、電圧Ｖ２（図８を参照）、電流Ｉ３（図８を参照）、電圧Ｖ３（図８を参照）、電流Ｉ４（図８を参照）、出力直流電圧Ｅｏ（図８を参照）に含まれる交流成分ΔＥｏの各々を示すものである。ここで、図９に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００９３】
図９に示す実験結果から得られた事実からリップル電圧については以下のことが分かる。図８に示すスイッチング電源回路におけるリップル電圧の値と背景技術としての図５０とに示すスイッチング電源回路におけるリップル電圧の値とを比較する。図５０に示すスイッチング電源回路においては、電圧Ｅｏ１を出力直流電圧とする場合には、図５１に示す電圧Ｅｏ１から見て取れるようにリップル電圧の値は０．５Ｖ程度である。一方、図８に示すスイッチング電源回路においては、図９に示す交流成分ΔＥｏから見て取れるようにリップル電圧の値は０．１０Ｖ程度と、比較すると１／５以下の小さなものとなっている。また、図８に示すスイッチング電源では、スパイク電圧は生じない。
【００９４】
図１０に示す波形も同様に、スイッチング周期における図８に示す回路の各部の動作波形を示す図である。図１０に示す波形は、上段から下段に向かい、図９と同様に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電流Ｉ２、電圧Ｖ２、電流Ｉ３、電圧Ｖ３、電流Ｉ４、出力直流電圧Ｅｏに含まれる交流成分ΔＥｏの各々を示すものである。ここで、図１０に示す各部の波形は、負荷電力が０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【００９５】
図１１は、図８に示す実施形態のスイッチング電源回路の特性を示す図である。負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング素子Ｑ１を駆動する信号の繰り返しの周波数である周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１がオフとなる時間である時間ＴＯＦＦの各々を示している。
【００９６】
図１２に示すのは、図８に示す回路の２次側を変形する変形例のスイッチング電源回路を示す図である。図１２に示す回路においては、１次側回路については、Ｅ級スイッチング増幅器として構成されており、２次側回路については、２次側並列共振コンデンサＣ４の位置が図８に示す回路とは異なっている。図８では、２次側並列共振コンデンサＣ４が直接に２次巻線Ｎ２に並列接続されているが、図１２に示す回路においては、２次側並列共振コンデンサＣ４が２次側直列共振コンデンサＣ３と２次巻線Ｎ２との直列接続回路と並列に接続されている。すなわち、図８に示す回路においては、２次側並列共振コンデンサＣ４は２次巻線Ｎ２に直接、並列に接続されているのに対して、図１２に示す回路においては、２次側並列共振コンデンサＣ４は２次側直列共振コンデンサＣ３を介して、２次巻線Ｎ２に交流的に並列に接続されている。
【００９７】
図１３に示すのは、スイッチング電源回路の２次側回路のみを示す図であり、図８の回路図に示す回路の変形例であり、多重コンバータとしての１次側回路は図１および図８に示すと同様であり、２次側回路のみが、異なるものである。図１３では、２次側インダクタＬｏと２次側インダクタＬｏ’とを個別の部品として構成することなく、複合チョークコイルとして同一コアに第１の巻線と第２の巻線とを施し、第１の巻線と第２の巻線とを磁気的に疎結合として２次側インダクタＬｏおよび２次側インダクタＬｏ’として機能させるものである。
【００９８】
図１４に示すスイッチング電源回路は、図１に示すスイッチング電源回路の変形例である。図１４に示す回路では、１次側の接続態様については、図１のスイッチング電源回路と同様であり、Ｉ級スイッチング増幅器として構成されている。２次側回路については、２次側並列共振回路に替えてスナバー回路を備える点で図１に示す回路とは異なる。
【００９９】
図１４に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は８５Ｖから１４４Ｖとされ、負荷電力Ｐｏの範囲は０Ｗから３００Ｗの範囲とされ、出力直流電圧Ｅｏは１７５Ｖとされている。このような仕様において良好な特性を得るために、図１４に示す回路における、具体的な諸定数について説明する。
【０１００】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は４５Ｔとしている。１次側並列共振コンデンサＣ１のキャパシタンスの値は６８００ｐＦとし、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０６８μＦとした。
【０１０１】
２次巻線Ｎ２の巻き数は６０Ｔとし、スナバーコンデンサＣｓのキャパシタンスの値は２２０ｐＦとし、スナバー抵抗Ｒｓの値は１ｋΩ（キロ・オーム）とし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０３３μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、２次側インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、２次側インダクタＬｏのインダクタンスの値としては５８５μＨを得ている。
【０１０２】
この２次側回路は以下のように動作する。２次巻線Ｎ２に生じる電圧Ｖ２が正である場合には、２次巻線Ｎ２、２次側直列共振コンデンサＣ３、２次側インダクタＬｏ、２次側平滑コンデンサＣｏ、２次巻線Ｎ２の順序で電流Ｉ５（図１４を参照）が流れ、２次巻線Ｎ２に生じる電圧Ｖ２が負である場合には、２次巻線Ｎ２、高速ダイオードＤｏ、２次側直列共振コンデンサＣ３、２次巻線Ｎ２の順序で電流Ｉ４（図１４を参照）が流れるとともに、２次側インダクタＬｏ、２次側平滑コンデンサＣｏ、高速ダイオードＤｏの順に電流Ｉ５が流れる。スナバーコンデンサＣｓとスナバー抵抗Ｒｓとで形成されるスナバー回路にはほとんど電流が流れない。
【０１０３】
ここで、２次側インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、２次側インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流成分ΔＥｏに含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる。図１に示すスイッチング電源回路においては、２次側並列共振回路を具備することによって、さらに、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさ小さなものとしたが、図１４に示すスイッチング電源回路においては、スナバー回路を具備することによって、２次側に流れる電流を滑らかのものとして、出力直流電圧Ｅｏに含まれるスパイク電圧の大きさ小さなものとした。
【０１０４】
図１５は、スイッチング周期における図１４に示す回路の各部の動作波形を示す図である。図１５に示す波形は、上段から下段に向かい、電圧Ｖ１（図１４を参照）、電流ＩＱ１（図１４を参照）、電流Ｉ１（図１４を参照）、電流Ｉ２（図１４を参照）、電圧Ｖ２（図１４を参照）、電流Ｉ３（図１４を参照）、電流Ｉ４（図１４を参照）、電流Ｉ５（図１４を参照）、出力直流電圧Ｅｏ（図１４を参照）に含まれる交流成分ΔＥｏの各々を示すものである。ここで、図１５に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１０５】
図１６に示す波形も同様に、スイッチング周期における図１４に示す回路の各部の動作波形を示す図である。図１６に示す波形は、上段から下段に向かい、図１５と同様に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電流Ｉ２、電圧Ｖ２、電流Ｉ３、電流Ｉ４、電流Ｉ５、出力直流電圧Ｅｏに含まれる交流成分ΔＥｏの各々を示すものである。ここで、図１６に示す各部の波形は、負荷電力が０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１０６】
図１６に示す実験結果から得られた事実からリップル電圧については以下のことが分かる。図１４に示すスイッチング電源回路におけるリップル電圧の値と背景技術としての図５０とに示すスイッチング電源回路におけるリップル電圧の値とを比較する。図５０に示すスイッチング電源回路においては、電圧Ｅｏ１を出力直流電圧とする場合には、図５１に示す電圧Ｅｏ１から見て取れるようにリップル電圧の値は０．５Ｖ程度である。一方、図１４に示すスイッチング電源回路においては、図１６に示す交流成分ΔＥｏから見て取れるようにリップル電圧の値は０．２Ｖ程度と、比較すると１／２以下の小さなものとなっている。また、図１４に示すスイッチング電源では、スパイク電圧は生じない。
【０１０７】
図１７は、図１４に示す実施形態のスイッチング電源回路の特性を示す図である。負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、スイッチング素子Ｑ１を駆動する信号の繰り返しの周波数ｆｓ、電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１がオフとなる時間ＴＯＦＦの各々を示している。
【０１０８】
図１８ないし図２１に示す各々の回路は、図１４に示す回路の２次側を変形する変形例のスイッチング電源回路を示すものであり、図１９なし図２１については、その２次側のみを示す図である。
【０１０９】
図１８に示すスイッチング電源回路では、１次側については、Ｅ級スイッチング増幅器として構成される。また、コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２との極性の関係が、図１４におけるものとは、異なっている。すなわち、図１４においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は加極性とされたが、図１８においては、１次巻線Ｎ１と２次巻線Ｎ２との極性の関係は減極性とされている（１次巻線Ｎ１および２次巻線Ｎ２に付された黒丸を参照）。
【０１１０】
また、図１９に示す回路においては、スナバー回路が高速ダイオードＤｏと並列に接続されている点が、図１４に示す回路とは異なっている。すなわち、図１４、図１８に示す回路では２次巻線Ｎ２にスナバー回路が直接に並列に接続されているのに対して、図１９に示す回路ではスナバー回路が２次側直列共振コンデンサＣ３を介して、交流的に２次巻線Ｎ２に並列に接続されている。
【０１１１】
図２０に示す回路では、コンバータトランスＰＩＴはセンタータップによって各々の巻線が接続される２次巻線Ｎ２（第１の２次巻線）と２次巻線Ｎ２’（第２の２次巻線）とを有して形成されている。この２次巻線Ｎ２および２次巻線Ｎ２’の各々は、１次巻線Ｎ１と疎結合とされており、この結果として、２次側回路は、２次巻線Ｎ２に生じるリーケージインダクタＬ２および２次巻線Ｎ２’生じるリーケージインダクタＬ２’を有するものとなされる。
【０１１２】
２次側回路は、上述した、２次巻線Ｎ２と２次巻線Ｎ２’の直列接続の両端に、スナバー回路が並列に接続されている。また、２次側回路は、リーケージインダクタＬ２（第１の２次側リーケージインダクタ）と２次巻線Ｎ２（第１の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３（第１の２次側直列共振コンデンサ）とで２次側直列共振周波数（第１の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第１の２次側直列共振回路）を具備し、リーケージインダクタＬ２’（第２の２次側リーケージインダクタ）と２次巻線Ｎ２’（第２の２次巻線）に直列に接続される２次側直列共振コンデンサＣ３’（第２の２次側直列共振コンデンサ）とで２次側直列共振周波数（第２の２次側直列共振周波数）が支配されるようにして形成される２次側直列共振回路（第２の２次側直列共振回路）を具備する。本実施形態では、リーケージインダクタＬ２とリーケージインダクタＬ２’との各々のインダクタンスの値を等しく設定し、２次側直列共振コンデンサＣ３と２次側直列共振コンデンサＣ３’との各々のキャパシタンスの値を等しく設定し、第１の２次側直列共振周波数と第２の２次側直列共振回路との各々の共振周波数を等しく設定している。
【０１１３】
また、２次側回路は、降圧コンバータ（第１の降圧コンバータ）として機能させるための高速ダイオードＤｏ（第１の高速ダイオード）と２次側インダクタＬｏ（第１のインダクタ）と２次側平滑コンデンサＣｏとを具備している。また、２次側回路は、降圧コンバータ（第２の降圧コンバータ）として機能させるための高速ダイオードＤｏ’（第２の高速ダイオード）と２次側インダクタＬｏ’（第２のインダクタ）と上述した２次側平滑コンデンサＣｏとを具備している。ここで、２次側平滑コンデンサＣｏを２つの降圧コンバータ（第１の降圧コンバータと第２の降圧コンバータ）で共用しているので、各々の降圧コンバータは並列接続されていることと等価な作用をする。
【０１１４】
図２１に示す回路は、図２０に示す回路と異なり、スナバー回路を高速ダイオードＤｏ’と高速ダイオードＤｏとの直列接続回路に並列に接続し、さらに、２次側インダクタＬｏと２次側インダクタＬｏ’とを個別部品ではなく、複合部品として構成するものである。
【０１１５】
図２２に示すスイッチング電源回路は、図１に示すスイッチング電源回路に、さらに、力率改善回路を付加して力率の改善を図るとともに、アクテイブクランプ回路を付加してスイッチング素子Ｑ１の耐電圧を低くするものである。
【０１１６】
図２２に示すスイッチング電源回路は、１次側回路はＩ級スイッチング増幅器として構成されている。また、入力交流電圧ＶＡＣの範囲は１００Ｖ系と２３０系の両方に対応するものとされ、負荷電力Ｐｏの範囲は０Ｗから３００Ｗの範囲とされ、出力直流電圧Ｅｏは１７５Ｖとされている。このような仕様において良好な特性を得るために、図２２に示す回路における、具体的な諸定数について説明する。
【０１１７】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は３５Ｔとしている。１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦとし、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０６８μＦとした。また、1次側インダクタＬｐのインダクタンス値は２１０μＨとした。
【０１１８】
２次巻線Ｎ２の巻き数は６０Ｔとし、２次側並列共振コンデンサＣ４のキャパシタンスの値は０．０１２μＦとし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０６８μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、２次側インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、２次側インダクタＬｏのインダクタンスの値としては４００μＨを得ている。
【０１１９】
ここで、２次側インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、２次側インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流成分に含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる点は上述したいずれの実施形態とも共通するものである。図示はしないが、図２２に示す回路では、リップル電圧は８０ｍＶであった。
【０１２０】
図２２に示すスイッチング電源回路の力率改善回路について説明をする。力率改善回路は１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとの間に接続されており、直接に１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとは接続されてはいない。力率改善回路は、１次側回路に流れる共振電流を１次側整流素子Ｄｉに対して一方向に流すために、１次側インダクタＬｐの一方の巻端に高速ダイオードＤ１が接続され、１次側回路に流れる共振電流を１次側平滑コンデンサＣｉに対して一方向に流すようにされている。
【０１２１】
ここで、1次側インダクタＬｐは上述したように２１０μＨとし、コンデンサＣＮのキャパシタンスは１μＦとした。
【０１２２】
図２３は力率改善回路の動作を説明するために各部の波形を商用電源周期で示す図である。図２３に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図２２を参照）、入力交流電流ＩＡＣ（図２２を参照）、入力交流電流ＩＡＣ（図２２を参照）、電圧Ｖ２（図２２を参照）、電流Ｉ１（図２２を参照）、電圧Ｖ３（図２２を参照）、電流Ｉ２（図２２を参照）、出力直流電圧Ｅｏ（図２２を参照）に含まれる交流成分ΔＥｏの各々を示すものである。ここで、図２３に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１２３】
図２２に示すスイッチング電源回路の力率改善回路では、負荷電力Ｐｏが２５Ｗから３００Ｗの範囲では、力率ＰＦの値として０．８以上を得ることができた。
【０１２４】
図２３を参照して、力率改善回路の動作を説明する。１次側に流れる共振電流は、高速ダイオードＤ１で整流され、電流Ｉ１として高速ダイオードＤ１を流れる。この電流Ｉ１はスイッチング周期でオン、オフされており、スイッチング周期の高周波成分を含んでいる。この高周波成分はコンデンサＣＮで除去され、電流Ｉ１の包絡線と略等しい電流が１次側整流素子Ｄｉに流れる。この１次側整流素子Ｄｉに流れる電流は、１次側整流素子Ｄｉの流通角を拡大して、入力交流電流ＩＡＣが流れる時間を拡大して力率を改善する。一方、電流Ｉ２は電流ＩＱ２と１次側平滑コンデンサＣｉに流れる電流とに分流する。このようにして、共振電流に応じた電圧を１次側平滑コンデンサＣｉに帰還する電圧帰還方式の力率改善回路によって力率の改善がなされる。
【０１２５】
次に、図２２に示すスイッチング電源回路のアクテイブクランプ回路について説明をする。このアクテイブクランプ回路は、スイッチング素子Ｑ１がオフとなる場合に生じるスイッチング素子Ｑ１の両端の電圧をクランプしてスイッチング素子Ｑ１の耐電圧を低いものとする効果を有している。アクテイブクランプ回路は、補助スイッチング素子Ｑ２と電圧クランプ用コンデンサＣ５とを直列接続した直列接続回路を主要な構成部品として形成されている。さらに、アクテイブクランプ回路は、ＭＯＳ−ＦＥＴで形成される補助スイッチング素子Ｑ２のゲートとソースとの間に接続される抵抗Ｒｇを有している。
【０１２６】
図２４を参照してこのアクテイブクランプ回路の作用を説明する。図２４は、一般的なＭＯＳ−ＦＥＴの等価回路を示すものである。このようなＭＯＳ―ＦＥＴは、本実施形態では、スイッチング素子Ｑ１、補助スイッチング素子Ｑ２として用いられている。図２４に示す等価回路では、ドレインとソース間で形成されるスイッチング素子部ＱとボディダイオードＤＤと各部に生じるコンデンサと等価な機能を有する容量とを示している。ＭＯＳ−ＦＥＴでは、ゲートｇ、ソースｓ、ドレインｄの各々の電極の相互間に、ゲート・ドレイン間の容量Ｃｇｄ、ゲート・ソース間の容量Ｃｇｓ、ドレイン・ソース間の容量Ｃｄｓの各々の静電容量を有するものである。そして、入力容量として、容量Ｃｇｓと容量Ｃｇｄとの和で表される容量Ｃｉｉを有し、出力容量として、容量Ｃｄｓと容量Ｃｇｄとの和で表される容量Ｃｏｓｓとを有し、帰還容量として容量Ｃｇｄと等しい値の容量Ｃｒｓｓを有する。ここで、容量Ｃｇｓと容量Ｃｇｄとの各々は、チップサイズとシリコンゲート酸化膜の厚さとで決定され容量Ｃｉｉ＞容量Ｃｏｓｓ＞容量Ｃｒｓｓの関係が通常は成立する。
【０１２７】
再び、図２２を参照してアクテイブクランプ回路の説明をする。本実施形態のアクテイブクランプ回路は、ＭＯＳ―ＦＥＴによって補助スイッチング素子Ｑ２が形成され、電圧クランプ用コンデンサＣ５の電荷を、ＭＯＳ―ＦＥＴのゲート・ドレイン間容量を介してゲート・ソース間に接続される抵抗Ｒｇに流し、ゲート・ソース間に電圧Ｖｇｓを発生させて、スイッチング素子Ｑ１のオフ状態において、補助スイッチング素子Ｑ２をオン状態とするものである。
【０１２８】
図２５はアクテイブクランプ回路の各部の動作波形を示す図である。図２５に示す波形は、上段から下段に向かい、電圧Ｖ１（図２２を参照）、電流ＩＱ１（図２２を参照）、電圧Ｖｇｓ（図２２を参照）、電流Ｉｇ（図２２を参照）、電流ＩＱ２（図２２を参照）、電流Ｉｃ１（図２２を参照）、電圧Ｖｄｓ（図２２を参照）、電圧Ｖ４（図２２を参照）の各々を示すものである。ここで、図２５に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１２９】
図２４に示す等価回路、図２５に示す各部の動作波形を引用して、アクテイブクランプ回路の動作を説明する。
【０１３０】
スイッチング素子Ｑ１がターンオフ（切断）すると、1次側インダクタＬｐとリーケージインダクタＬ１（１次巻線Ｎ１）とに流れていた電流は、１次側並列共振コンデンサＣ１から１次側平滑コンデンサＣｏに短時間流れ（図２５の電流Ｉｃ１を参照）、電圧Ｖ１が上昇して、補助スイッチング素子Ｑ２のボディダイオードＤＤ２が導通して、1次側インダクタＬｐ、リーケージインダクタＬ１（１次巻線Ｎ１）、ボディダイオードＤＤ２、電圧クランプ用コンデンサＣ５の経路に電流が流れ（図２５の電流ＩＱ２を参照）、同時に抵抗Ｒｇ、容量Ｃｇｄ、電圧クランプ用コンデンサＣ５の経路に電流が流れる（図２５の電流Ｉｇを参照）。このようにして、1次側インダクタＬｐとリーケージインダクタＬ１とに蓄えられた磁気エネルギーに基づく電流が、電圧クランプ用コンデンサＣ５の充電を完了する（図２５の電流ＩＱ２を参照）。そして、電圧クランプ用コンデンサＣ５に充電された電荷は、容量Ｃｇｄ、抵抗Ｒｇを介して流れ（図２５の電流Ｉｇを参照）、電圧Ｖｇｓが上昇する（図２５の電圧Ｖｇｓを参照）。ここで、電圧Ｖｇｓは補助スイッチング素子Ｑ２のゲートｇとソースｓ間の電圧である。
【０１３１】
補助スイッチング素子Ｑ２がオン（導通）となるゲートｇとソースｓとの間の電圧である閾値電圧Ｖｔｈを、電圧Ｖｇｓが越える場合には、補助スイッチング素子Ｑ２はオンとなる（図２５の電流ＩＱ２を参照）。また、閾値電圧Ｖｔｈを電圧Ｖｇｓが下回る場合には、補助スイッチング素子Ｑ２はオフとなる（図２５の電流ＩＱ２を参照）。補助スイッチング素子Ｑ２がオンとなる場合には、電流は、電圧クランプ用コンデンサＣ５、補助スイッチング素子Ｑ２、リーケージインダクタＬ１（１次巻線Ｎ１）、1次側インダクタＬｐの経路で流れ（図２５の電流ＩＱ２を参照）、補助スイッチング素子Ｑ２がオフとなる場合には、電流は、1次側並列共振コンデンサＣ１を流れる（図２５の電流Ｉｃ１を参照）。
【０１３２】
かくして、図２５に示すように、スイッチング素子Ｑ１に印加される電圧Ｖ１（図２２を参照）のピ−ク電圧は略４００Ｖに抑えられ、補助スイッチング素子Ｑ２に印加される電圧Ｖ４（図１を参照）のピ−ク電圧は略４００Ｖに抑えられる。ここで、電圧クランプ用コンデンサＣ５のキャパシタンスの値は０．１μＦとし、抵抗Ｒｇの値は１００Ωとした。抵抗Ｒｇの抵抗値を増加させると、スイッチング素子Ｑ１のオフ期間を拡大することができる。
【０１３３】
図２６は、図２２に示す実施形態のスイッチング電源回路の特性を示す図である。負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、１次側平滑コンデンサＣｉの両端の電圧Ｅｉ、電力変換効率ηＡＣ→ＤＣ、力率ＰＦの各々を示している。図２６において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。
【０１３４】
図２２に示すスイッチング電源回路においては、上述した図１ないし図２２に示すスイッチング電源回路、および、２次側回路のみ示すスイッチング電源回路が、生じる効果に加えて、さらに、以下の効果を生じる。
【０１３５】
図２２に実施形態として示すスイッチング電源回路では、スイッチング素子Ｑ１がオフのときに発生する電圧をクランプするアクテイブクランプ回路を備え、このアクテイブクランプ回路の作用によって低耐圧のスイッチング素子を用いて、広範囲な入力交流電圧ＶＡＣに対応が可能となり、ワイドレンジ化が可能となった。このときに、アクテイブクランプ回路を形成する補助スイッチング素子Ｑ２のドライブ回路については、セルフターンオン方式の自励ドライブ回路を用いているので、１個の抵抗Ｒｇ、補助スイッチング素子Ｑ２および電圧クランプ用コンデンサＣ５を備えるものとすれば良いものであり回路の簡略化が図れる。また、抵抗Ｒｇの値を調整することによって、アクテイブクランプ回路の動作を容易に最適化できる。
【０１３６】
また、図２２に実施形態として示すスイッチング電源回路では、電圧帰還方式の力率改善回路を備え、簡単な回路構成を採用して、入力交流電圧の範囲が広範囲に変化する場合においても、良好なる力率改善の効果が得られ、力率の観点からも、ワイドレンジ化を図ることができる。すなわち、交流電源ＡＣが１００Ｖ系である場合、２００Ｖ系である場合のいずれの場合においても良好な力率を有するものとできる。このような、力率改善回路に必要とされる部品は、ノーマルモードのノイズを抑制するコンデンサＣＮと高速ダイオードＤ１とを備えれば良く、回路も簡単なものとできる。
【０１３７】
図２７に示すスイッチング電源回路は、図２２に示すスイッチング電源回路の変形例である。図２７に示すスイッチング電源回路と図２２に示すスイッチング電源回路との差異点は、１次巻線Ｎ１と２次巻線Ｎ２との極性関係が異なり、図２７に示すスイッチング電源回路では減極性となっている点（図２７の巻線端に付与された黒丸を参照）と、パワーチョークコイルＰＣＣに力率改善巻線Ｎｐを有する点である。このようにして力率改善巻線Ｎｐに生じる電圧を帰還して力率改善をおこなう方式では、１次側インダクタＬｐとして機能する巻線の巻数と力率改善巻線Ｎｐとの巻線比を適宜に定めることができるので、Ｅ級スイッチング増幅器またはＩ級スイッチング増幅器としての動作の最適点と、力率改善の動作の最適点と、を独立に設定することができるものである。
【０１３８】
図２８に示すスイッチング電源回路は、図２２に示すスイッチング電源回路の変形例である。図２８に示すスイッチング電源回路と図２２に示すスイッチング電源回路との差異点は、図２８に示すスイッチング電源回路の１次側は、Ｅ級スイッチング増幅器として構成されており、また、力率改善回路は力率改善トランスＶＦＴを備えている。この力率改善トランスＶＦＴの１次巻線ＬＴ１と２次巻線ＬＴ２との巻線比を調整して力率改善の動作の最適点を設定することができるものである。
【０１３９】
図２９に示すスイッチング電源回路は、図８に示すスイッチング電源回路に、さらに、図２２のスイッチング電源回路に示す力率改善回路を付加して力率の改善を図るとともに、図２２のスイッチング電源回路に示すアクテイブクランプ回路を付加してスイッチング素子Ｑ１の耐電圧を低くするものである。
【０１４０】
図２９に示すスイッチング電源回路の各部の構成については、上述した実施形態と共通する部分については、同一の符号を付してその説明の一部を省略する。
【０１４１】
図２９に示すスイッチング電源回路は、１次側回路はＩ級スイッチング増幅器として構成されている。また、入力交流電圧ＶＡＣの範囲は１００Ｖ系と２３０系の両方に対応するものとされ、負荷電力Ｐｏの範囲は０Ｗから３００Ｗの範囲とされ、出力直流電圧Ｅｏは１７５Ｖとされている。このような仕様において良好な特性を得るために、図２９に示す回路における、具体的な諸定数について説明する。
【０１４２】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は３５Ｔとしている。１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦとし、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０６８μＦとした。また、1次側インダクタＬｐのインダクタンス値は２１０μＨとした。
【０１４３】
２次巻線Ｎ２の巻き数は３０Ｔとし、２次巻線Ｎ２’の巻き数は３０Ｔとし、２次側並列共振コンデンサＣ４のキャパシタンスの値は０．０１２μＦとし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．1μＦとし、２次側直列共振コンデンサＣ３’のキャパシタンスの値は０．1μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、２次側インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、２次側インダクタＬｏのインダクタンスの値としては２１０μＨを得ている。
【０１４４】
ここで、２次側インダクタＬｏのインダクタンスの値をリーケージインダクタＬ２のインダクタンスの値よりも大きく選定すると、２次側インダクタＬｏに流れる電流の波形を電流連続モードの正弦波形状とすることができる。このような電流波形とすることによって、２次側平滑コンデンサＣｏの両端の出力直流電圧Ｅｏに生じる交流成分に含まれるリップル電圧の大きさを減少させることができる。また、このような電流波形とすることによって、高速ダイオードＤｏの逆回復時間（ｔｒｒ）の影響によって生じるスパイク電圧の大きさも大幅に減少させることができる点は上述したいずれの実施形態とも共通するものである。図示はしないが、図２９に示す回路では、リップル電圧は８０ｍＶであった。
【０１４５】
図２９に示すスイッチング電源回路の力率改善回路については、図２２に示すスイッチング電源回路におけると同様であるので説明を省略する。ここで、コンデンサＣＮのキャパシタンスは１μＦとした。
【０１４６】
図３０は力率改善回路の動作を説明するために各部の波形を商用電源周期で示す図である。図３０に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図２９を参照）、入力交流電流ＩＡＣ（図２９を参照）、電圧Ｖ２（図２９を参照）、電流Ｉ１（図２９を参照）、電圧Ｖ３（図２９を参照）、電流Ｉ２（図２９を参照）、出力直流電圧Ｅｏに含まれる交流成分ΔＥｏの各々を示すものである。ここで、図３０に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１４７】
図２９に示すスイッチング電源回路の力率改善回路では、負荷電力Ｐｏが２５Ｗから３００Ｗの範囲では、力率ＰＦの値として０．８以上を得ることができた。
【０１４８】
図２９に示すスイッチング電源回路のアクテイブクランプ回路の動作については図２２に示すスイッチング電源回路におけると同様であるので動作の説明は省略する。
【０１４９】
図３１は、図２９に示すスイッチング電源回路のアクテイブクランプ回路の各部の動作波形を示す図である。図３１に示す波形は、上段から下段に向かい、電圧Ｖ１（図２９を参照）、電流ＩＱ１（図２９を参照）、電圧Ｖｇｓ（図２９を参照）、電流Ｉｇ（図２９を参照）、電流ＩＱ２（図２９を参照）、電流Ｉｃ１（図２９を参照）、電圧Ｖｄｓ（図２９を参照）、電圧Ｖ４（図２９を参照）の各々を示すものである。ここで、図３１に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１５０】
図３２は、図２９に示すスイッチング電源回路の特性を示す図である。負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから３００Ｗまでの範囲における、１次側平滑コンデンサＣｉの両端の電圧Ｅｉ、電力変換効率ηＡＣ→ＤＣ、力率ＰＦの各々を示している。図３２において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。
【０１５１】
図３３に示すスイッチング電源回路は、図２９に示すスイッチング電源回路の変形例である。図３３に示すスイッチング電源回路と図２９に示すスイッチング電源回路との差異点は、１次巻線Ｎ１と２次巻線Ｎ２との極性関係が異なり、図２９に示すスイッチング電源回路では減極性となっている点（図２９の巻線端に付与された黒丸を参照）と、パワーチョークコイルＰＣＣに力率改善巻線Ｎｐを有する点である。力率改善巻線Ｎｐと１次側インダクタＬｐを生じさせるための巻線とは磁気的結合を有している。このようにして力率改善巻線Ｎｐに生じる電圧を帰還して力率改善をおこなう方式では、１次側インダクタＬｐとして機能する巻線の巻数と力率改善巻線Ｎｐとの巻線比を適宜に定めることができるので、Ｅ級スイッチング増幅器またはＩ級スイッチング増幅器としての動作の最適点と、力率改善の動作の最適点と、を独立に設定することができるものである。
【０１５２】
図３４に示すスイッチング電源回路は、図２９に示すスイッチング電源回路の変形例である。図３４に示すスイッチング電源回路は１次側回路については、図２８に示すスイッチング電源回路におけると同様であり、２次側回路については、図２９に示すスイッチング電源回路と同様であるのでその説明を省略する。
【０１５３】
図３５に示すスイッチング電源回路は、図２９に示すスイッチング電源回路の変形例である。図３５に示すスイッチング電源回路は１次側回路については、図２９に示すスイッチング電源回路におけると同様であり、２次側回路については、図１４に示すスイッチング電源回路と同様であるのでその動作の説明を省略する。
【０１５４】
図３５に示すスイッチング電源回路は、入力交流電圧ＶＡＣの範囲は１００Ｖ系と２３０系の両方に対応するものとされ、負荷電力Ｐｏの範囲は０Ｗから３００Ｗの範囲とされ、出力直流電圧Ｅｏは１７５Ｖとされている。このような仕様において良好な特性を得るための図３５に示す回路における具体的な諸定数、および、得られた実験結果について説明する。
【０１５５】
コンバータトランスＰＩＴのフェライトコアとしては、ＥＥＲ型コアを用い、ＥＥＲ型コアのコアサイズとしてはＥＥＲ−４０（コアの型番）を用いた。ＥＥＲ型コアの内磁脚のギャップとしては、ギャップ長１．４ｍｍに設定し、これによって１次巻線Ｎ１と２次巻線Ｎ２との磁気的な結合係数ｋの値としては、０．７の疎結合の状態を得るようにしている。１次巻線Ｎ１の巻数は３５Ｔとしている。１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦとし、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０４７μＦとした。また、1次側インダクタＬｐのインダクタンス値は２１０μＨとした。また電圧クランプ用コンデンサＣ５のキャパシタンスの値は０．１μＦとし、コンデンサＣＮの値は１μＦとした。
【０１５６】
２次巻線Ｎ２の巻き数は６０Ｔとし、スナバーコンデンサＣｓのキャパシタンスの値は２２０ｐＦとし、スナバー抵抗Ｒｓの抵抗値は１００ｋΩとし、２次側直列共振コンデンサＣ３のキャパシタンスの値は０．０４７μＦとし、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００μＦとした。また、２次側インダクタＬｏのコア材はＥＥ−２５（コアの型番）とし、ギャップを０．８ｍｍとして、２次側インダクタＬｏのインダクタンスの値としては４００μＨを得ている。
【０１５７】
図３６は力率改善回路の動作を説明するために各部の波形を商用電源周期で示す図である。図３６に示す波形は、上段から下段に向かい、入力交流電圧ＶＡＣ（図３５を参照）、入力交流電流ＩＡＣ（図３５を参照）、入力交流電流ＩＡＣ（図３５を参照）、電圧Ｖ２（図３５を参照）、電流Ｉ１（図３５を参照）、電圧Ｖ３（図３５を参照）、電流Ｉ２（図３５を参照）、出力直流電圧Ｅｏ（図３５を参照）に含まれる交流成分ΔＥｏの各々を示すものである。ここで、図３６に示す各部の波形は、負荷電力が３００Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１５８】
図３５に示すスイッチング電源回路の力率改善回路では、負荷電力Ｐｏが２５Ｗから２５０Ｗの範囲では、力率ＰＦの値として０．８以上を得ることができた。
【０１５９】
図３７は、図３５に示すスイッチング電源回路のアクテイブクランプ回路の各部の動作波形を示す図である。図３７に示す波形は、上段から下段に向かい、電圧Ｖ１（図３５を参照）、電流ＩＱ１（図３５を参照）、電圧Ｖｇｓ（図３５を参照）、電流Ｉｇ（図３５を参照）、電流ＩＱ２（図３５を参照）、電流Ｉｃ１（図３５を参照）、電圧Ｖｄｓ（図３５を参照）、電圧Ｖ４（図３５を参照）の各々を示すものである。ここで、図３７に示す各部の波形は、負荷電力が２５０Ｗ、入力交流電圧ＶＡＣが１００Ｖにおけるものである。
【０１６０】
図３８は、図３５に示すスイッチング電源回路の特性を示す図である。負荷電力Ｐｏを横軸にして、負荷電力Ｐｏの値が０Ｗから２５０Ｗまでの範囲における、１次側平滑コンデンサＣｉの両端の電圧Ｅｉ、電力変換効率ηＡＣ→ＤＣ、力率ＰＦの各々を示している。図３８において点線で示す各々のグラフは入力交流電圧が２３０Ｖにおける場合であり、実線で示す各々のグラフは入力交流電圧が１００Ｖにおける場合である。
【０１６１】
図３９に示すスイッチング電源回路は、図３５に示すスイッチング電源回路の変形例である。図３９に示すスイッチング電源回路は１次側回路については、図２７に示すスイッチング電源回路におけると同様であり、２次側回路については、図３５に示すスイッチング電源回路と同様であるのでその説明を省略する。
【０１６２】
図４０に示すスイッチング電源回路は、図３５に示すスイッチング電源回路の変形例である。図４０に示すスイッチング電源回路は１次側回路については、図２８に示すスイッチング電源回路におけると同様であり、２次側回路については、図３５に示すスイッチング電源回路と同様であるのでその動作の説明を省略する。
【０１６３】
また、本発明としては、上記各実施形態として示した構成に限定されるものではない。例えば、上述した実施形態の１次側回路と２次側回路の如何なる組み合わせも同一の技術思想の範囲内であれば含まれるものであり、メインスイッチング素子（および補助スイッチング素子）については、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｉｔｏｒ）、バイポーラトランジスタなど、ＭＯＳＦＥＴ以外の素子を選定することも考えられる。
【図面の簡単な説明】
【０１６４】
【図１】実施形態のスイッチング電源回路の構成を示す図である。
【図２】実施形態のスイッチング電源回路に用いられるコンバータトランスの断面図を示す図である。
【図３】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図４】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図５】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率、スイッチング素子のオフ期間を示す図である。
【図６】実施形態のスイッチング電源回路の構成を示す図である。
【図７】実施形態の変形例としての２次側回路を示す回路図である。
【図８】実施形態のスイッチング電源回路の構成を示す図である。
【図９】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図１０】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図１１】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率、スイッチング素子のオフ期間を示す図である。
【図１２】実施形態のスイッチング電源回路の構成を示す図である。
【図１３】実施形態の変形例としての２次側回路を示す回路図である。
【図１４】実施形態のスイッチング電源回路の構成を示す図である。
【図１５】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図１６】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図１７】実施形態のスイッチング電源回路の負荷電力に対するスイッチング周波数、電力変換効率、スイッチング素子のオフ期間を示す図である。
【図１８】実施形態のスイッチング電源回路の構成を示す図である。
【図１９】実施形態の変形例としての２次側回路を示す回路図である。
【図２０】実施形態の変形例としての２次側回路を示す回路図である。
【図２１】実施形態の変形例としての２次側回路を示す回路図である。
【図２２】実施形態のスイッチング電源回路の構成を示す図である。
【図２３】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図２４】ＭＯＳ−ＦＥＴの等価回路を示す図である。
【図２５】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図２６】実施形態のスイッチング電源回路の負荷電力に対する１次側平滑コンデンサの両端の電圧、電力変換効率、力率を示す図である。
【図２７】実施形態のスイッチング電源回路の構成を示す図である。
【図２８】実施形態のスイッチング電源回路の構成を示す図である。
【図２９】実施形態のスイッチング電源回路の構成を示す図である。
【図３０】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図３１】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図３２】実施形態のスイッチング電源回路の負荷電力に対する１次側平滑コンデンサの両端の電圧、電力変換効率、力率を示す図である。
【図３３】実施形態のスイッチング電源回路の構成を示す図である。
【図３４】実施形態のスイッチング電源回路の構成を示す図である。
【図３５】実施形態のスイッチング電源回路の構成を示す図である。
【図３６】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図３７】実施形態のスイッチング電源回路の各部の動作波形を示す図である。
【図３８】実施形態のスイッチング電源回路の負荷電力に対する１次側平滑コンデンサの両端の電圧、電力変換効率、力率を示す図である。
【図３９】実施形態のスイッチング電源回路の構成を示す図である。
【図４０】実施形態のスイッチング電源回路の構成を示す図である。
【図４１】背景技術のチュークコンバータを示す図である。
【図４２】背景技術の昇圧コンバータを示す図である。
【図４３】背景技術の降圧コンバータを示す図である。
【図４４】背景技術のチュークコンバータの等価回路を示す図である。
【図４５】背景技術のチュークコンバータの等価回路を示す図である。
【図４６】背景技術のチュークコンバータの等価回路を示す図である。
【図４７】背景技術のチュークコンバータの等価回路を示す図である。
【図４８】背景技術のスイッチング電源回路のスイッチング周期における１次側の電流を示す図である。
【図４９】背景技術のスイッチング電源回路の２次側の電流を示す図である。
【図５０】背景技術のスイッチング電源回路の構成を示す図である。
【図５１】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図５２】背景技術のスイッチング電源回路の構成を示す図である。
【図５３】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図５４】背景技術のスイッチング電源回路の構成を示す図である。
【図５５】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【図５６】背景技術のスイッチング電源回路の各部の動作波形を示す図である。
【符号の説明】
【０１６５】
１  制御回路、２  発振・ドライブ回路、ＡＣ  交流電源、Ｂ  ボビン、Ｃ１  １次側並列共振コンデンサ、Ｃ２  １次側直列共振コンデンサ、Ｃ３  ２次側直列共振コンデンサ、Ｃ４  ２次側並列共振コンデンサ、Ｃ５  電圧クランプ用コンデンサ、Ｃｄｓ、Ｃｇｄ、Ｃｇｓ、Ｃｏｓｓ、Ｃｒｓｓ  容量、Ｃｉ  １次側平滑コンデンサ、ＣＬ１、ＣＬ２  フィルタコンデンサ、ＣＭＣ  コモンモードチョークコイル、ＣＮ  コンデンサ、Ｃｏ  ２次側平滑コンデンサ、ＣＲ１、ＣＲ２  コア、Ｃｓ  スナバーコンデンサ、Ｄ１  高速ダイオード、ＤＤ、ＤＤ１、ＤＤ２  ボディダイオード、Ｄｉ  次側整流素子、Ｄｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４  ダイオード、Ｄｏ  高速ダイオード、Ｄｏ１、Ｄｏ２  高速ダイオード、Ｅｏ  出力直流電圧、ｆｓ  周波数、Ｉ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、Ｉｃ１、Ｉｄ１、Ｉｄ２、Ｉｇ、Ｉｏ、ＩＱ１、ＩＱ２  電流、ＩＡＣ  入力交流電流、Ｌ１、Ｌ２  リーケージインダクタ、Ｌｏ  ２次側インダクタ、Ｌｐ  １次側インダクタ、ＬＴ１  （ＶＦＴの）１次巻線、ＬＴ２  （ＶＦＴの）２次巻線、Ｎ１  （ＰＩＴの）１次巻線、Ｎ２  （ＰＩＴの）２次巻線、Ｎｇ  補助巻線、Ｎｐ  （ＰＣＣの）力率改善巻線、ＰＣＣ  パワーチョークコイル、ＰＦ  力率、ＰＩＴ  コンバータトランス、Ｐｏ  負荷電力、Ｑ  スイッチング素子部、Ｑ１  スイッチング素子、Ｑ２  補助スイッチング素子、Ｒｇ、Ｒｇ１、Ｒｇ２  抵抗、Ｒｓ  スナバー抵抗、ＴＯＦＦ  時間、Ｅｉ、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖｄｓ、Ｖｇｓ  電圧、ＶＡＣ  入力交流電圧、ＶＦＴ  力率改善トランス、ΔＥｏ  交流成分、ηＡＣ  電力変換効率、ΔＥｏ１、ΔＥｏ２  交流成分
Ｃ１１、Ｃ２１、Ｃ２２、Ｃｏ１１  コンデンサ、Ｃｃｒ  電圧クランプ用コンデンサ、Ｃｉｉ  容量、Ｃｏ１、Ｃｏ２  ２次側平滑コンデンサ、Ｄ３１、Ｄ４１  ダイオード、Ｄｏ１１、Ｄｏ１２、Ｄｏ１３  高速ダイオード、Ｅｉｎ  直流電源、Ｌ１１、Ｌ１２、Ｌ１３、Ｌ３１、Ｌｉ  インダクタ、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ３１  スイッチング素子、Ｑ４１  補助スイッチング素子、Ｒ  負荷、ｉ１、Ｉ２１、Ｉ２２、ＩＱ３１、ＩＱ４１  電流
【図１】
2008245365.tif 000003
【図２】
2008245365.tif 000004
【図３】
2008245365.tif 000005
【図４】
2008245365.tif 000006
【図５】
2008245365.tif 000007
【図６】
2008245365.tif 000008
【図７】
2008245365.tif 000009
【図８】
2008245365.tif 000010
【図９】
2008245365.tif 000011
【図１０】
2008245365.tif 000012
【図１１】
2008245365.tif 000013
【図１２】
2008245365.tif 000014
【図１３】
2008245365.tif 000015
【図１４】
2008245365.tif 000016
【図１５】
2008245365.tif 000017
【図１６】
2008245365.tif 000018
【図１７】
2008245365.tif 000019
【図１８】
2008245365.tif 000020
【図１９】
2008245365.tif 000021
【図２０】
2008245365.tif 000022
【図２１】
2008245365.tif 000023
【図２２】
2008245365.tif 000024
【図２３】
2008245365.tif 000025
【図２４】
2008245365.tif 000026
【図２５】
2008245365.tif 000027
【図２６】
2008245365.tif 000028
【図２７】
2008245365.tif 000029
【図２８】
2008245365.tif 000030
【図２９】
2008245365.tif 000031
【図３０】
2008245365.tif 000032
【図３１】
2008245365.tif 000033
【図３２】
2008245365.tif 000034
【図３３】
2008245365.tif 000035
【図３４】
2008245365.tif 000036
【図３５】
2008245365.tif 000037
【図３６】
2008245365.tif 000038
【図３７】
2008245365.tif 000039
【図３８】
2008245365.tif 000040
【図３９】
2008245365.tif 000041
【図４０】
2008245365.tif 000042
【図４１】
2008245365.tif 000043
【図４２】
2008245365.tif 000044
【図４３】
2008245365.tif 000045
【図４４】
2008245365.tif 000046
【図４５】
2008245365.tif 000047
【図４６】
2008245365.tif 000048
【図４７】
2008245365.tif 000049
【図４８】
2008245365.tif 000050
【図４９】
2008245365.tif 000051
【図５０】
2008245365.tif 000052
【図５１】
2008245365.tif 000053
【図５２】
2008245365.tif 000054
【図５３】
2008245365.tif 000055
【図５４】
2008245365.tif 000056
【図５５】
2008245365.tif 000057
【図５６】
2008245365.tif 000058