(57)【要約】【課題】ノイズの影響を抑制してＮＦ特性の劣化を防止可能なミキサ回路を提供する。【解決手段】ダブルバランス型ミキサの第１、第２の入力端１１ａ，１１ｂに高周波信号ＲＦin＋、ＲＦin−が入力され、第３、第４の入力端１１ｃ、１１ｄに局部発振信号ＬＯin＋、ＬＯin−が供給され、第１、第２の出力端ＯＵＴ＋、ＯＵＴ−から信号が出力される。バイアス電圧発生回路１２は、第３、第４の入力端に接続され、局部発振信号にバイアス電圧を供給する。第１、第２の抵抗１３，１４は、記第１、第２の出力端と接地間に接続され、差動増幅器１８は、ミキサ１１の第１、第２の出力端から出力される同相電圧の変動成分と基準電圧との差分を増幅し、第３、第４の入力端に供給する。【選択図】      図１
2008219623.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が入力される第１、第２の入力端、局部発振信号が供給される第３、第４の入力端、及び前記高周波信号に前記局部発振信号が混合された出力信号が出力される第１、第２の出力端を有するダブルバランス型ミキサと、
前記第３、第４の入力端に接続され、前記局部発振信号にバイアス電圧を供給するバイアス電圧発生回路と、
前記第１、第２の出力端と接地間に接続された第１、第２の抵抗と、
前記ミキサの第１、第２の出力端から出力される同相電圧の変動成分と基準電圧との差分を増幅し、第３、第４の入力端に供給する同相電圧帰還回路と
を具備することを特徴とする周波数変換回路。
【請求項２】
前記同相電圧帰還回路は、前記第１、第２の出力端間に接続された同相電圧検出回路と、
前記同相電圧検出回路により検出された同相電圧の変動成分と前記基準電圧の差分を増幅する差動増幅器と
を具備することを特徴とする請求項１記載の周波数変換回路。
【請求項３】
前記同相電圧帰還回路は、ゲートが前記第１、第２の出力端に接続された第１、第２のＭＯＳトランジスタと、
ゲートに基準電圧が供給される第３、第４のＭＯＳトランジスタと、
前記第１、第３のＭＯＳトランジスタの電流通路の一端に定電流を供給する第１の電流源と、
前記第２、第４のＭＯＳトランジスタの電流通路の一端に定電流を供給する第２の電流源と、
前記第３、第４のＭＯＳトランジスタの電流通路の他端に流れる電流を取り出すカレントミラー回路と
を具備することを特徴とする請求項２記載の周波数変換回路。
【請求項４】
前記同相電圧検出回路は、前記第１、第２の出力端間に直列接続された第３、第４の抵抗により構成され、前記第３、第４の抵抗の接続ノードが前記差動増幅器に供給されることを特徴とする請求項２記載の周波数変換回路。
【請求項５】
前記同相電圧検出回路は、前記第１、第２の出力端間に直列接続された第５、第６のＭＯＳトランジスタにより構成され、前記第５、第６のＭＯＳトランジスタのゲートには、一定電圧が供給され、前記第５、第６のＭＯＳトランジスタの接続ノードが前記差動増幅器に供給されることを特徴とする請求項２記載の周波数変換回路。
【請求項６】
前記同相電圧検出回路は、前記第１、第２の出力端間にゲートがそれぞれ接続された第７、第８のＭＯＳトランジスタと、
前記第７、第８のＭＯＳトランジスタの電流通路の一端にそれぞれ電流を供給する電流源と、
前記第７、第８のＭＯＳトランジスタの電流通路の一端間に直列接続された第５、第６の抵抗を具備し、
前記第５、第６の抵抗の接続ノードが前記差動増幅器に供給されることを特徴とする請求項２記載の周波数変換回路。
【請求項７】
１次巻き線に前記高周波信号がそれぞれ供給され、２次巻き線が電源供給ノードと前記ミキサの第１、第２の入力端との間にそれぞれ接続された第１、第２のトランスをさらに具備することを特徴とする請求項１記載の周波数変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変換回路に係わり、例えば携帯電話や無線ＬＡＮ等の無線受信機に適用されるミキサ回路に関する。
【背景技術】
【０００２】
近時、ＣＭＯＳプロセスの微細化が進むに従い、例えば１．５Ｖ〜１．８Ｖの低電圧で動作するミキサ回路が必要となってきている。低電圧で動作可能なミキサ回路として、従来折り返し型やトランス入力型のミキサ回路が知られている。この種のミキサ回路は、局部発振器を構成するトランジスタの非線形性により、局部発振信号の振幅が変動し、ミキサ回路から出力される信号の同相電圧が変動するという問題がある。このように、同相電圧が変動した場合、次段の回路の動作に悪影響を及ぼすため、これを抑える必要がある。
【０００３】
同相電圧の安定化を実現する方法として、例えばギルバートセルを用いた一般的なミキサにおいて、出力端に抵抗負荷と能動負荷としての定電流源の並列回路を接続し、ミキサ出力端のコモンモードの変動成分を検出して定電流源を制御する方法が開発されている。また、関連技術として、コモンモードノイズを低減するため、差動ローノイズアンプ（ＬＮＡ）と折り返しカスコード構造ミキサを用いた回路が開発されている（例えば非特許文献１参照）。さらに、ギルバートセルを用いたミキサの出力端間にセンタータップＦＥＴ抵抗を接続し、センタータップからコモンモードをフィードバックする回路が開発されている（例えば非特許文献２）。
【非特許文献１】Kwang-jin Koh et al., “A Merged Gain-Variable RF Front-end Design for a 2GHz WCDMA DCR Application I” IEEE MWSCAS pp. 453-456, 2002
【非特許文献２】Ahmadreza Rofougaran et al, “A 1 GHz CMOS RF Front-End IC for a Direct-Conversion Wireless Receiver” IEEE Journal of Solid-State Circuits, Vol. 31, No. 7, July 1996
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来のコモンモードフィードバック方法を低電圧で動作するミキサ回路に適用した場合、ミキサ回路の出力部に同相電圧を調整するための定電流源からなる能動負荷を用いる必要がある。このため、特に、ＣＭＯＳ技術を用いたダイレクトコンバージョン向けミキサ回路の場合、ミキサの出力部を構成するＭＯＳトランジスタのフリッカノイズや熱雑音の影響により、ノイズフィギュア（ＮＦ）特性が劣化する問題を有している。
【０００５】
本発明は、ノイズの影響を抑制してＮＦ特性の劣化を防止可能な周波数変換回路を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の周波数変換回路の第１の態様は、高周波信号が入力される第１、第２の入力端、局部発振信号が供給される第３、第４の入力端、及び前記高周波信号に前記局部発振信号が混合された出力信号が出力される第１、第２の出力端を有するダブルバランス型ミキサと、前記第３、第４の入力端に接続され、前記局部発振信号にバイアス電圧を供給するバイアス電圧発生回路と、前記第１、第２の出力端と接地間に接続された第１、第２の抵抗と、前記ミキサの第１、第２の出力端から出力される同相電圧の変動成分と基準電圧との差分を増幅し、第３、第４の入力端に供給する同相電圧帰還回路とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ノイズの影響を抑制してＮＦ特性の劣化を防止可能な周波数変換回路を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について、図面を参照して説明する。
【０００９】
図１は、本発明の実施形態に係るダイレクトコンバージョン向けミキサ回路の構成図を示している。ミキサ１１は、第１の入力端１１ａ、１１ｂ、第２の入力端１１ｃ、１１ｄ、出力端１１ｅ、１１ｆを有している。高周波信号ＲＦin＋、ＲＦin−は、第１の入力端１１ａ、１１ｂに供給される。図示せぬ局部発振回路により発生された局部発振信号ＬＯin＋、ＬＯin−は、キャパシタＣ１、Ｃ２を介してミキサ１１の第２の入力端１１ｃ、１１ｄに供給される。さらに、第２の入力端１１ｃ、１１ｄには、バイアス電圧発生回路１２が接続され、このバイアス電圧発生回路１２より発生されたバイアス電圧がミキサ１１に供給される。
【００１０】
出力端１１ｅ、１１ｆからミキサ１１により変換された例えばベースバンド信号が出力される。この出力端１１ｅ、１１ｆと接地間に、例えば抵抗負荷１３、１４がそれぞれ接続される。さらに、出力端１１ｅ、１１ｆには、同相電圧検出回路１５が接続されている。同相電圧検出回路１５は、出力端１１ｅ，１１ｆに出力される同相電圧の変動成分を検出する。同相電圧検出回路１５は、例えば直列接続された抵抗１６、１７により構成され、これら抵抗１６、１７の接続ノードは、コモンモードフィードバック（ＣＭＦＢ）回路を構成する差動増幅器１８の一方入力端に接続されている。この差動増幅器１８の他方入力端には基準電圧Ｖrefが供給されている。基準電圧Ｖrefは、例えば図示せぬバンドギャップリファレンス回路により生成される。差動増幅器１８は、同相電圧検出回路１５の出力電圧と基準電圧Ｖrefの差分を増幅し、バイアス電圧発生回路１２に供給する。上記同相電圧検出回路１５と差動増幅器１８は、同相電圧帰還回路を構成している。
【００１１】
図２は、図１を具体的に示す回路図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。ミキサ１１は、複数のＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと称す）Ｐ１〜Ｐ４により構成された例えばダブルバランス型ミキサである。ＰＭＯＳＰ１、Ｐ２のソースはインダクタＬ１を介して電源Ｖｄｄの供給ノードに接続されるとともに、第１の入力端１１ａに接続されている。ＰＭＯＳＰ３、Ｐ４のソースはインダクタＬ２を介して電源Ｖｄｄの供給ノードに接続されるとともに、第１の入力端１１ｂに接続されている。ＰＭＯＳＰ２、Ｐ３のゲートは第２の入力端１１ｃに接続され、ＰＭＯＳＰ１、Ｐ４のゲートは第２の入力端１１ｄに接続されている。ＰＭＯＳＰ１、Ｐ３のドレインは出力端１１ｅに接続され、ＰＭＯＳＰ２、Ｐ４のドレインは、出力端１１ｆに接続されている。差動増幅器１８の両出力端は、第２の入力端１１ｃ、１１ｄにそれぞれ接続されている。
【００１２】
尚、上記ミキサ１１は、ＰＭＯＳにより構成したが、ＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳと称す）により構成することも可能である。
【００１３】
バイアス電圧発生回路１２は、ダイオード接続されたＰＭＯＳＰ５、ＮＭＯＳＮ１、及び抵抗１２ａ，１２ｂにより構成されている。ＰＭＯＳＰ５のソースは電源Ｖｄｄの供給ノードに接続され、ＰＭＯＳＰ５のゲート及びドレインは、ＮＭＯＳＮ１のドレインに接続されている。ＮＭＯＳＮ１のソースは接地され、ゲートには一定電圧Ｖbiasが供給されている。電圧Ｖbiasは、図示せぬ回路より発生され、例えばカレントミラー回路を介して供給される。ＰＭＯＳＰ５とＮＭＯＳＮ１の接続ノードは、抵抗１２ａ、１２ｂを介して第２の入力端１１ｃ、１１ｄに接続されている。
【００１４】
ＰＭＯＳＰ５を使用する理由は、ミキサ１１がＰＭＯＳにより構成されているため、マッチングを良好とするためである。ＮＭＯＳＮ１は、電流源として作用し、ＮＭＯＳＮ１に流れる電流がＰＭＯＳＰ５により電圧に変換され、抵抗１２ａ、１２ｂを介してバイアス電圧としてミキサ１１に供給される。
【００１５】
上記構成において、高周波信号ＲＦin＋、ＲＦin−、局部発振信号ＬＯin＋、ＬＯin−が入力されておらず、ＰＭＯＳＰ１〜Ｐ４とＰＭＯＳＰ５のサイズ比が、例えばｋ：１である場合において、ＰＭＯＳＰ５に電流Ｉが流れるとする。ミキサ１１に接続されたインダクタＬ１，Ｌ２は、直流に対してはショート状態であり、ＰＭＯＳＰ１〜Ｐ４のゲートには抵抗１２ａ、１２ｂを介してバイアス電圧発生回路１２から同一のゲート電圧が供給されている。このため、ＰＭＯＳＰ１〜Ｐ４には、電流ｋＩがそれぞれ流れる。ミキサ１１の出力端１１ｅ，１１ｆには、ＰＭＯＳＰ１〜Ｐ４に流れる電流が加算されて流れる。したがって、出力端１１ｅ，１１ｆには、ＰＭＯＳＰ１〜Ｐ４に流れる電流の２倍の電流２ｋＩがそれぞれ流れる。また、抵抗負荷１３、１４の抵抗値をＲとすると、これら抵抗負荷１３、１４には、電圧２ＲｋＩが発生する。
【００１６】
上記状態において、高周波信号ＲＦin＋、ＲＦin−、局部発振信号ＬＯin＋、ＬＯin−がミキサ１１に供給された場合、ミキサ１１の出力端１１ｅ、１１ｆには、変換されたベーバンド信号が出力される。ベースバンド信号中の同相電圧が変動した場合、この変動成分は、同相電圧検出回路１５としての抵抗１６、１７により検出され、差動増幅器１８に供給される。差動増幅器１８は、検出された変動成分と基準電圧Ｖrefとの差電圧に応じた信号を出力する。この差動増幅器１８の出力電圧により、バイアス電圧発生回路１２から出力されるミキサ１１のバイアス電圧が制御される。したがって、ミキサ１１から出力される信号の同相電圧の変動が抑制される。
【００１７】
一般に、ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓとドレイン電流Ｉｄとの関係は、二乗特性を有しており、Ｖｇｓの増加に対してＩｄが急激に増加する。ミキサ１１は、各ＰＭＯＳＰ１〜Ｐ４のゲートに供給される局部発振信号ＬＯin＋、ＬＯin−の振幅が小さい場合において、例えばＰＭＯＳＰ１、Ｐ４に流れる電流が減少し、ＰＭＯＳＰ２、Ｐ３に流れる電流が増加した場合、出力端１１ｅ，１１ｆの信号は、電流の減少分と増加分が相殺されて、変化分がゼロとなる。しかし、例えば局部発振信号ＬＯin＋、ＬＯin−の振幅が大きい場合、ＰＭＯＳＰ１〜Ｐ４に流れる電流の減少分と増加分が等しくならない。したがって、同相電位が変動する。
【００１８】
これに対して、本実施形態は、差動増幅器１８により、バイアス電圧発生回路１２から出力されるバイアス電圧を制御し、同相電圧が一定となるように制御している。このため、大振幅の局部発振信号ＬＯin＋、ＬＯin−を入力した場合においても、ＰＭＯＳＰ１〜Ｐ４の同相電位の変動を抑制できる。
【００１９】
上記実施形態によれば、ミキサ１１の第２の入力端１１ｃ、１１ｄにバイアス電圧発生回路１２を設け、バイアス電圧発生回路１２を用いて高周波信号ＲＦin＋、ＲＦin−や局部発振信号ＬＯin＋、ＬＯin−の振幅の変動に対するミキサ出力の同相電位の変動を間接的に抑制している。このため、ミキサ１１の出力部の負荷を、抵抗負荷１３、１４のみにより構成でき、従来のように、能動負荷としてのトランジスタを接続する必要がない。したがって、出力端におけるフリッカノイズや熱雑音の発生を防止でき、ＮＦ特性を向上できる。
【００２０】
また、バイアス電圧発生回路１２により、ミキサ１１の第２の入力端１１ｃ、１１ｄの電位を制御することにより、同相電位を安定化できるため、コモンモードフィードバック回路のノイズがミキサ１１の出力端に現れない。したがって、一層ノイズを低減できる。
【００２１】
（変形例）
図３、図４は、同相電圧検出回路１５と差動増幅器１８の変形例を示すものであり、上記同相電圧検出回路１５と差動増幅器１８をＭＯＳトランジスタにより構成した同相電圧帰還回路２１の例を示している。
【００２２】
同相電圧帰還回路２１は、ＰＭＯＳＰ１１〜Ｐ１４、ＮＭＯＳＮ１１、Ｎ１２、Ｎ１３，電流源ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４により構成されている。同相電圧検出回路１５を構成するＰＭＯＳＰ１１、ＰＭＯＳＰ１４のゲートは、ミキサ１１の出力端１１ｅ、１１ｆにそれぞれ接続されている。差動増幅器１８を構成するＰＭＯＳＰ１２、ＰＭＯＳＰ１３のゲートには基準電圧Ｖrefが供給されている。ＰＭＯＳＰ１１、Ｐ１２のソースは電流源ＣＳ１を介して電源Ｖｄｄの供給ノードに接続され、ＰＭＯＳＰ１３、Ｐ１４のソースは電流源ＣＳ２を介して電源Ｖｄｄの供給ノードに接続されている。ＰＭＯＳＰ１１、ＰＭＯＳＰ１４のドレインは接地され、ＰＭＯＳＰ１２、Ｐ１３のドレインは、カレントミラー回路を構成するＮＭＯＳＮ１１のドレイン及びゲートに接続されている。ＮＭＯＳＮ１１のソースは接地され、ゲートはＮＭＯＳＮ１２、ＮＭＯＳＮ１３のゲートに接続されている。ＮＭＯＳＮ１２、Ｎ１３のソースは接地され、ドレインは電流源ＣＳ３、ＣＳ４をそれぞれ介して電源Ｖｄｄの供給ノードに接続されるとともに、バイアス電圧発生回路１２に接続される。
【００２３】
図３、図４に示す構成によれば、同相電圧検出回路１５と差動増幅器１８をＭＯＳトランジスタにより構成することができる。このため、抵抗を用いる場合に比べて、回路の占有面積を縮小することができる。
【００２４】
図５は、図１、図２に示す同相電圧検出回路１５の変形例を示すものである。この同相電圧検出回路１５は、ＰＭＯＳＰ３１、Ｐ３２により構成されている。ＰＭＯＳＰ３１、Ｐ３２は、ミキサ１１の出力端１１ｅ，１１ｆに直列接続されている。これらＰＭＯＳＰ３１、Ｐ３２のゲートには、一定電圧Ｖbiasが供給され、ＰＭＯＳＰ３１、Ｐ３２の接続ノードは差動増幅器１８の一方入力端に接続される。
【００２５】
上記変形例によれば、ＰＭＯＳＰ３１、Ｐ３２を高抵抗として使用することができる。しかも、同相電圧検出回路１５をＭＯＳトランジスタのみにより構成することができるため、回路の占有面積を縮小できる。
【００２６】
図６は、図１、図２に示す同相電圧検出回路１５の他の変形例を示しめしている。この同相電圧検出回路１５は、抵抗４１、４２、ＰＭＯＳＰ４１、Ｐ４２、電流源ＣＳ４１、ＣＳ４２により構成されている。ＰＭＯＳＰ４１、Ｐ４２のゲートは、ミキサ１１の出力端１１ｅ，１１ｆにそれぞれ接続されている。これらＰＭＯＳＰ４１、Ｐ４２のドレインは接地され、ソースは電流源ＣＳ４１、ＣＳ４２をそれぞれ介して電源Ｖｄｄの供給ノードに接続されている。さらに、ＰＭＯＳＰ４１、Ｐ４２のソース相互間には抵抗Ｒ４１、Ｒ４２が直列接続され、これら抵抗Ｒ４１、Ｒ４２の接続ノードは、差動増幅器１８の一方入力端に接続されている。図６において、ＰＭＯＳＰ４１、Ｐ４２は、ソースフォロアのバッファ回路を構成している。
【００２７】
上記変形例によれば、ＰＭＯＳＰ４１、Ｐ４２からなるバッファ回路を用いることにより、抵抗Ｒ４１、Ｒ４２の抵抗値を図１、図２に示す抵抗１６、１７に比べて小さくすることができる。したがって、この変形例によっても回路の占有面積を縮小できる。
【００２８】
図７は、さらに本実施形態の変形例を示すものである。図７に示す回路は、トランス入力型ミキサに本発明を適用した場合を示すものであり、図２と同一部分には同一符号を付している。
【００２９】
図７において、高周波信号ＲＦin＋はトランスＴ１の１次巻き線Ｌ１ａに供給され、２次巻き線Ｌ１ｂは、電源Ｖｄｄの供給ノードとＰＭＯＳＰ１、Ｐ２のソースとの間に接続されている。高周波信号ＲＦin−はトランスＴ２の１次巻き線Ｌ２ａに供給され、２次巻き線Ｌ２ｂは、電源Ｖｄｄの供給ノードとＰＭＯＳＰ３、Ｐ４のソースとの間に接続されている。トランスＴ１、Ｔ２の１次巻き線Ｌ１ａ，Ｌ２ａに供給された高周波信号ＲＦin＋、ＲＦin−は、対応する２次巻き線Ｌ１ｂ，Ｌ２ｂにそれぞれ誘導され、ミキサ１１に供給される。その他の回路動作は、上記実施形態と同様であるため説明は省略する。
【００３０】
上記トランス入力型ミキサによっても、上記実施形態と同様の効果を得ることができる。
【００３１】
その他、本発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【図面の簡単な説明】
【００３２】
【図１】本実施形態に係るミキサ回路を示す構成図。
【図２】図１に示すミキサ回路を示す回路図。
【図３】図１、図２に示す同相電圧検出回路とコモンモードフィードバック回路の変形例を示す構成図。
【図４】図３に示す構成を具体的に示す回路図。
【図５】図１、図２に示す同相電圧検出回路の変形例を示す回路図。
【図６】図１、図２に示す同相電圧検出回路の他の変形例を示す回路図。
【図７】本実施形態の変形例を示すものであり、トランス入力型ミキサに本発明を適用した例を示す回路図。
【符号の説明】
【００３３】
１１…ミキサ、１２…バイアス電圧発生回路、１３、１４…抵抗負荷、１５…同相電圧検出回路、１８…差動増幅器、２１…同相電圧帰還回路、Ｔ１，Ｔ２…トランス。
【図１】
2008219623.tif 000003
【図２】
2008219623.tif 000004
【図３】
2008219623.tif 000005
【図４】
2008219623.tif 000006
【図５】
2008219623.tif 000007
【図６】
2008219623.tif 000008
【図７】
2008219623.tif 000009