(57)【要約】【課題】生産時の初期設定に要する作業工数を大幅に軽減し、同時に、装置運用中に常時ＦＥＴの電流・電圧を所定値に自動設定できる増幅器電流・電圧調整回路を提供する。【解決手段】アイドル電流の検出手段は、増幅器２０３のアイドル電流端子と電源端子２０５との間に挿入接続された低抵抗器２０４と、低抵抗器の両端に接続され、低抵抗器の両端の電位差を検出するオペアンプ２０６と、オペアンプで検出された電位差をデジタル値に変換するＡＤＣ２０７と、電位差のデジタル値より測定値としてのアイドル電流を算出し、該アイドル電流の測定値が所定のアイドル電流になるようなバイアス電圧のデジタル値を求めるＣＰＵ２０１とから構成され、バイアス電圧の設定手段は、ＣＰＵの出力を入力とし、該入力をアナログ値に変換したバイアス電圧を増幅器のバイアス電圧端子への出力とするＤＡＣ２０２を備え、増幅器のアイドル電流を所定の値に自動設定する構成とした。【選択図】図１
2008154042.tif 000002
【特許請求の範囲】
【請求項１】
入力された無線周波信号を増幅し出力とする増幅器に対し、アイドル電流の検出手段とバイアス電圧の設定手段が備えられた増幅器電流・電圧調整回路であって、
前記アイドル電流の検出手段は、前記増幅器のアイドル電流端子と電源端子との間に挿入接続された低抵抗器と、該低抵抗器の両端に接続され、該低抵抗器の両端の電位差を検出するオペアンプと、該オペアンプで検出された前記電位差をデジタル値に変換するＡＤＣと、該電位差のデジタル値より測定値としてのアイドル電流値を算出し、該測定値としてのアイドル電流の測定値が所定のアイドル電流になるようなバイアス電圧のデジタル値を求めるＣＰＵとを備え、
前記バイアス電圧の設定手段は、前記ＣＰＵの出力を入力とし、該入力をアナログ値に変換したバイアス電圧を前記増幅器のバイアス電圧端子への出力とするＤＡＣを備え、
前記アイドル電流の検出に先立ち、前記ＣＰＵからの指令に従い、前記無線周波信号を遮断する手段を備え、
前記増幅器のアイドル電流を所定の値に自動設定する構成とした増幅器電流・電圧調整回路。
【請求項２】
入力された無線周波信号を増幅し出力とする増幅器に対し、バイアス電圧の検出手段と、該バイアス電圧の設定手段と、が備えられた増幅器電流・電圧調整回路であって、
前記バイアス電圧の検出手段は、前記増幅器のバイアス電圧端子と接地端子との間に挿入接続され、前記バイアス電圧を分圧する直列に接続された２つの抵抗器と、該２つの抵抗器の接続点に接続され、バイアス電圧の分圧値を検出するバイアス電圧変換回路と、該バイアス電圧変換回路で検出された前記バイアス電圧の分圧値をバイアス電圧の測定値として算出し、前記バイアス電圧の測定値が所定のバイアス電圧になるようなバイアス電圧のデジタル値を求めるＣＰＵとを備え、
前記バイアス電圧の設定手段は、前記ＣＰＵの出力を入力とし、該入力をアナログ値に変換した所定のバイアス電圧を前記増幅器のバイアス電圧端子への出力とするＤＡＣとを備え、
前記増幅器のバイアス電圧を所定の値に自動設定する構成とした増幅器電流・電圧調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の電流・電圧調整回路に関し、特に自動的に電流・電圧調整を行う回路に関する。
【背景技術】
【０００２】
従来、ＦＥＴ回路素子（以下ＦＥＴ；電界効果トランジスタ）等を用いた増幅器において、例えばドレイン側に流す電流の電流設定は、ＦＥＴのドレイン側に電流計を挿入し、目視をしながらゲート電圧を変化させてドレイン電流値の設定を行っていた。
【０００３】
また、ＬＤ−ＭＯＳ型のＦＥＴでみられるようなホットキャリア等の経年変化でＦＥＴのドレイン電流に対して、初期設定からの変動が生じ、この増減が装置の特性上、無視できない場合でも、装置の設置後において電流を補正することが困難であった。
【０００４】
従来は、経年変化でドレイン電流が減少しても、問題が生じない程度に装置の初期設定特性に余裕をもたせるか、または、予め、ＦＥＴに十分なエージングをかけるなどして、素子を枯らし、ドレイン電流の経年変化による減少をできるだけ抑えて使用していた。
【０００５】
図５に従来技術の増幅器電流調整回路のブロック図を示し、ＦＥＴによる増幅器（ＡＭＰ）１０３を被測定回路とする従来の電流設定の方法を簡単に説明する。
【０００６】
増幅器１０３のＦＥＴは、ゲートに電圧をかけることによってドレインに流れる電流を制御する回路素子である。ＢＣＣ１０２（バイアス・コントロール回路）は、例えば、メモリ、ＣＰＵ、ＤＡＣ（デジタル・アナログ変換器）等を内蔵したマイコンであって、メモリに記憶されたバイアス電圧を読み出して、対応するＦＥＴのゲートにバイアス電圧として出力する機能を有する。ＰＣ１０１（パソコン）は、ＢＣＣ１０２から出力させるＤＣ電圧を制御する制御装置として用いるものであり、増幅器１０３のＦＥＴのゲートにバイアスとするＤＣ電圧を与えている。予め増幅器１０３のＦＥＴのドレインに電流計１０４を介し、ＤＣ電源１０５を接続しておく。
【０００７】
先ず、ＤＣ電源１０５から増幅器１０３のＦＥＴのドレインに電圧を与える。次に電流計１０４の電流計を目視しながら、所望の電流値になるまでＰＣ１０１を使用して増幅器１０３のＦＥＴのゲートにバイアス電圧を与え、次第にゲート電圧を上げていく。
【０００８】
所望の電流値に到達すれば、ＰＣ１０１よりＢＣＣ１０２に対して、その時点の調整されたゲート電圧値のデータをメモリに書き込む指令を与える。この設定により、増幅器１０３のＦＥＴは、所定のドレイン電流が流れるように調整が完了する。
【０００９】
このように、ＦＥＴを使用する際、安定した性能を得るために無入力でのドレイン電流＝アイドル電流（以下Ｉｄｑ）を所定の値にしてから、装置として使用されるのが一般的であり、このＩｄｑはゲート電圧（以下Ｖｇ）により制御が可能である。
【００１０】
ところが、ＦＥＴ素子を増幅器に用いるときには、ＦＥＴ素子の特性の個体差があるため、また経年変化で特性の偏差の拡大が生じるので、Ｉｄｑを所定値に保つ為にはＦＥＴ毎にＶｇの値を個別的に調整する必要がある。
【００１１】
または、Ｉｄｑに依存させず、Ｖｇを単独で調整しなければならない増幅器の回路もある。
【００１２】
近年では増幅装置の出力が、広帯域高増幅になる傾向にあり、増幅部においてＦＥＴを多段合成して大電力を得ることが多い。
【００１３】
その場合、それぞれのＦＥＴのＶｇを個別に設定する必要があり、使用するＦＥＴの個数が増えるほどＶｇの初期設定に作業工数を要する。
【００１４】
例として、図６にＦＥＴの増幅器を８合成する増幅装置を示す。この増幅装置では、例えば８チャネル型のＤ／Ａコンバータ（ＤＡＣ）を使用し、その出力をオペアンプで増幅することにより、各ＦＥＴにＶｇを供給している。Ｄ／Ａコンバータの出力はＣＰＵにて制御されている。
【００１５】
各ＦＥＴのＩｄｑを設定するときは、先に説明したようにドレイン電流を測定するので図６の（Ａ；電流計）で示されるように、ＦＥＴのドレイン回路に電流計を挿入し、この電流計でＩｄｑを測定しながら所定のＩｄｑ値になるようにＤ／Ａコンバータの出力を制御している。
【００１６】
一つのＦＥＴの設定が終わると、次のＦＥＴのドレイン回路に電流計をつなぎ代え（Ａ→次のＡ）、同様の設定動作を行う。この作業を８個のＦＥＴすべてに行う必要があり、初期設定に多くの時間または工数を要する。
【００１７】
次にＦＥＴをドハティアンプ（高効率増幅器）として動作させる場合の回路構成について説明する。
【００１８】
ＦＥＴをドハティ動作させると、通常の使用方法より高効率で使用することが可能になることが分かっている。図３にドハティアンプ（ドハティ方式増幅器４００）の基本的な回路構成図を示す。
【００１９】
ドハティアンプは、キャリアアンプとピークアンプとから構成されており、キャリアアンプがＡＢ級にバイアス制御されたＦＥＴであり、ピークアンプがＣ級（Ｉｄｑが全く流れない状態）にバイアス制御されている。
【００２０】
キャリアアンプは通常のＦＥＴ同様、Ｉｄｑによって初期設定を行う。しかし、ピークアンプはＩｄｑが全く流れない為、ＩｄｑではなくＶｇを単独で所定値にするよう初期設定を行う。
【００２１】
Ｖｇの設定には電圧を測定できる測定器（Ｖ；電圧計）が必要になり、ＦＥＴのゲート端子に直接当たらなくてはならないため、Ｉｄｑの設定同様に作業に手間がかかる。そのため、ドハティアンプを使用すると、Ｉｄｑ設定のほかにＶｇ単独設定も必要になりＦＥＴの初期設定にかかる時間または工数が概ね２倍になってしまう。
【００２２】
なお、電力増幅器の動作状態（本放送中）でトランジスタの常温時におけるアイドル電流を測定するようなものがある（例えば、特許文献１参照。）。
【特許文献１】特許第３６３６０６６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
以上説明したように、従来技術のゲート電圧Ｖｇを変化させてドレイン電流Ｉｄｑを所定値に設定させる調整回路の構成、および、ゲート電圧Ｖｇを単独で設定する調整回路の構成では、多段ＦＥＴ増幅器を有するような回路規模の大きな高増幅装置、さらには、ドハティアンプ方式を用いた回路の上、この回路を多段合成回路とした高効率高増幅装置において、その調整に要する生産時の工数が多大になり、生産コストを十分に低減できない問題があった。
【００２４】
本発明の目的は、上記従来技術の問題点を解決するため、ＦＥＴ回路等に必要な電流・電圧の測定を極めて効率的に行い、生産時の初期設定に要する作業工数を大幅に軽減し、同時に、装置運用中に常時ＦＥＴの電流・電圧を監視して、ＦＥＴの故障検出を行える増幅器電流・電圧調整回路を提供することにある。
【課題を解決するための手段】
【００２５】
この目的を達成するために、本発明の増幅器電流・電圧調整回路は、入力された無線周波信号を増幅し出力とする増幅器に対し、アイドル電流の検出手段とバイアス電圧の設定手段が備えられた増幅器電流・電圧調整回路であって、前記アイドル電流の検出手段は、前記増幅器のアイドル電流端子と電源端子との間に挿入接続された低抵抗器と、該低抵抗器の両端に接続され、該低抵抗器の両端の電位差を検出するオペアンプと、該オペアンプで検出された前記電位差をデジタル値に変換するＡＤＣと、該電位差のデジタル値より測定値としてのアイドル電流値を算出し、該測定値としてのアイドル電流の測定値が所定のアイドル電流になるようなバイアス電圧のデジタル値を求めるＣＰＵとを備え、前記バイアス電圧の設定手段は、前記ＣＰＵの出力を入力とし、該入力をアナログ値に変換したバイアス電圧を前記増幅器のバイアス電圧端子への出力とするＤＡＣを備え、前記アイドル電流の検出に先立ち、前記ＣＰＵからの指令に従い、前記無線周波信号を遮断する手段を備え、前記増幅器のアイドル電流を所定の値に自動設定する構成とした。
【００２６】
更に、入力された無線周波信号を増幅し出力とする増幅器に対し、バイアス電圧の検出手段と、該バイアス電圧の設定手段と、が備えられた増幅器電流・電圧調整回路であって、前記バイアス電圧の検出手段は、前記増幅器のバイアス電圧端子と接地端子との間に挿入接続され、前記バイアス電圧を分圧する直列に接続された２つの抵抗器と、該２つの抵抗器の接続点に接続され、バイアス電圧の分圧値を検出するバイアス電圧変換回路と、該バイアス電圧変換回路で検出された前記バイアス電圧の分圧値をバイアス電圧の測定値として算出し、前記バイアス電圧の測定値が所定のバイアス電圧になるようなバイアス電圧のデジタル値を求めるＣＰＵとを備え、前記バイアス電圧の設定手段は、前記ＣＰＵの出力を入力とし、該入力をアナログ値に変換した所定のバイアス電圧を前記増幅器のバイアス電圧端子への出力とするＤＡＣとを備え、前記増幅器のバイアス電圧を所定の値に自動設定する構成とした。
【発明の効果】
【００２７】
本発明を実施すれば、ドレイン電流Ｉｄｑの検出およびゲート電圧Ｖｇの設定にあたり、その設定の都度接続替えする電流計および電圧計のような測定器が不要になり、即ち、ＦＥＴのドレイン端子およびゲート端子に直接当たるような作業を行わなくて済み、Ｉｄｑの検出、Ｖｇの設定の作業に手間がかかることがなくなる。つまり、ドハティアンプを使用するような場合、Ｉｄｑ設定のみならず、Ｖｇ単独設定も自動的に行えるようになり、ＦＥＴの初期設定にかかる時間または工数が半減される。
【００２８】
更に、ＶｇおよびＩｄｑを装置の運用中においても常に監視することが可能になるので、多段ＦＥＴ回路における個別のＦＥＴ破損の検出が可能となり、メンテナンス性の向上が図れる。
【００２９】
このように、ＦＥＴの使用個数が多い装置ほど、本発明の効果は絶大となる。
【発明を実施するための最良の形態】
【００３０】
本発明は、ＦＥＴ等の電流・電圧を自動検出することにより、電流・電圧の設定を自動的に行う回路方式である。また、装置が運用中に自動的に電流・電圧の再設定を行う為の回路方式でもある。
【００３１】
本発明を実施するための形態として、その第１の実施例を図１の増幅器電流調整回路２００のブロック図に示し説明する。
【００３２】
先ず、無線周波信号（ＲＦ）をＲＦ入力端子２０９より入力し、このＲＦを増幅してＲＦ出力端子２１０へ出力する増幅器（ＡＭＰ）２０３の内部回路素子の一例として、ＦＥＴを挙げ、このＦＥＴに流されるアイドル電流、即ち、ドレイン電流Ｉｄｑを検出する手段としての回路について説明する。
【００３３】
増幅器２０３のアイドル電流端子（ドレイン端子）とＤＣ電源２０５（Ｖｄ）端子との間に精密低抵抗器２０４が挿入接続されている。
【００３４】
この精密低抵抗器２０４の両端をオペアンプ２０６（差動増幅回路）の差動入力に接続して、その精密低抵抗器２０４の両端の電位差をオペアンプ２０６（差動増幅回路）で検出することにより、抵抗値と電位差値からドレインに流れる電流を求める測定が行うことができる。
【００３５】
オペアンプ２０６で求められた電位差は、ＡＤＣ２０７（Ａ／Ｄコンバータ）を通してデジタル値に変換され、ＣＰＵ２０１に取り込まれる。
【００３６】
ＣＰＵ２０１は、前記抵抗値と電位差値を演算処理することによって、増幅器２０３のドレイン端子に流れるドレイン電流Ｉｄｑを検出する。
【００３７】
この時、精密低抵抗器２０４の抵抗値が大きいと無効な電力として抵抗器に消費され、損失となってしまうので、その電圧降下は、ドレインに与える電圧とＤＣ電源２０５の電圧（Ｖｄ）とがほぼ同一となるように、無視できる程度の、できるだけ低抵抗値を使用することが望ましい。
【００３８】
次にバイアス電圧の設定手段と、これに伴うドレイン電流Ｉｄｑを自動調整する動作について説明する。
【００３９】
先ず、ＣＰＵ２０１の制御の指令に従い、ＲＦスイッチ２０８によってＲＦ入力は遮断される。次いで、ＤＣ電源２０５より増幅器２０３のドレイン端子にＦＥＴのドレイン電圧（Ｖｄ）を供給する。
【００４０】
この時、増幅器２０３のドレイン端子に流れるドレイン電流Ｉｄｑが精密低抵抗器２０４の精密な低抵抗器とオペアンプ２０６とＡＤＣ２０７を用いて測定される。すなわち、安定した性能および精度のよい測定値を得るために、ＦＥＴへのＲＦが無入力でのドレイン電流（アイドル電流（Ｉｄｑ））測定が行われる。
【００４１】
ＣＰＵ２０１では、この測定したドレイン電流Ｉｄｑのデータを基準にして、ドレイン（アイドル）電流の測定値が、予めメモリに記憶された所定のドレイン（アイドル）電流になるようなバイアス電圧を得るための変換テーブルなどを用いて参照する演算を行い、その結果により、増幅器２０３のバイアス端子、即ち、ゲート端子に対するゲート電圧（Ｖｇ１）を与えるための制御データを得て、このデータをＤＡＣ２０２（Ｄ／Ａコンバータ）に転送する。
【００４２】
ＤＡＣ２０２では、ＣＰＵ２０１からの制御データをアナログ値に変換し、その出力がオペアンプを経由して増幅器２０３のゲート端子（バイアス電圧端子）に供給される。
【００４３】
例えば、測定された、増幅器２０３のドレイン端子に流れるＦＥＴのドレイン電流Ｉｄｑが所定の値に比べ少ないと判定された場合には、ＤＡＣ２０２から出力されるゲート電圧（Ｖｇ１）を上げるような制御が行われ、上げることによってドレイン電流Ｉｄｑを増やして、所定のドレイン電流Ｉｄｑとなるように自動制御系として動作が実行される。
【００４４】
逆に、増幅器２０３のドレイン端子に流れるＦＥＴのドレイン電流Ｉｄｑが所定の値に比べ大きいと判定された場合には、ＤＡＣ２０２から出力されるゲート電圧（Ｖｇ１）を下げるような制御が行われ、これによってドレイン電流Ｉｄｑを減らして、所定のドレイン電流Ｉｄｑとなるようにする動作、つまり自動制御の設定回路としての動作が実行される。
【００４５】
なお、ＲＦ（無線周波信号）は、外部よりＲＦ入力端子２０９に入力され、ＲＦスイッチ２０８を経て、増幅器２０３に入力され、ここで、所定の利得による電力増幅が行われ、その出力がＲＦ出力端子２１０に導かれ外部に出力される。
【００４６】
また、製品の運用に入ってからの定期的なメンテナンス時にも、上記の手順を行えば、電流の再設定を行うことが出来、装置の信頼性を維持できることはいうまでもない。
【００４７】
これは、ＬＤ−ＭＯＳ型のＦＥＴでみられるようなホットキャリア等の経年変化でＦＥＴのドレイン電流に初期設定からの変動現象（特に経年的に電流Ｉｄｑが減少する。）が生じ、この減少が装置の特性上、無視できない場合でも、定期的に自動で電流を再調整することができるので、装置の設置後において電流を補正するすべとして、性能が劣化すること無く運用を続けることが出来る。
【００４８】
本発明を実施するための形態として、その第２の実施例を図２の増幅器電圧調整回路のブロック図を示し説明する。これは、第１の実施例の構成に加え、増幅器３０３のバイアス電圧、即ち、一例として各ＦＥＴのゲート電圧Ｖｇ値を個々に測定し、ＦＥＴのゲート破壊等の異常を検出したり、より高精度にＶｇを設定したりするための構成を備えたものである。第１の実施例と同一の構成部分は、図示および説明を省略する。
【００４９】
この実施例では、ＤＡＣ３０２（Ｄ／Ａコンバータ）により増幅器３０３の複数のＦＥＴへバイアス電圧としてのゲート電圧を供給し、ＣＰＵ２０１にてＤＡＣ３０２を制御している。この点では図１の例と同様である。
【００５０】
先ず、ゲート電圧Ｖｇを検出する回路について説明する。
【００５１】
増幅器３０３のＦＥＴのゲート電圧Ｖｇを検出する為に、ゲート電圧を分圧する回路がＦＥＴのゲート電圧端子（バイアス電圧端子）と接地端子間に挿入接続される。該ゲート電圧を分圧する回路は、直列接続された２つのバイアス電圧検出抵抗器３１１，３１２から構成され、該２つのバイアス電圧検出抵抗器３１１，３１２の接続点により分圧させた電圧は、図示しないオペアンプ回路等で適宜、バッファリングされ、ＡＤＣ３１３でデジタル値に変換される。このデジタル値はバイアス電圧の実測値として、ＣＰＵ２０１に読み込まれる。バイアス電圧検出抵抗器３１１，３１２の回路による分圧回路は、増幅器の故障時の過電圧保護の働きもする。
【００５２】
ＣＰＵ２０１では、読み込んだデータ値であるバイアス電圧の実測値と、メモリに記憶されて、ＤＡＣ３０２から各ＦＥＴへ与えていたバイアス電圧との比較を行い、所定のマージン内での一致の判定を行う。更に、その差を演算し、バイアス電圧を得るための変換テーブルなどを用いて参照する演算を行い、その結果、差の値に対応して、ＤＡＣ３０２の出力となるアナログ値を補正し、オペアンプを経由して、補正されたゲート電圧Ｖｇ２が、ＦＥＴの更新された値としてゲート電圧端子に入力される。
【００５３】
これにより、ＦＥＴのゲート電圧Ｖｇ２が、ＲＦ入力パワーの影響を受けずに高精度に目標のゲート電圧（バイアス電圧）値に設定される自動制御ループが構成される。
【００５４】
また、運用中に何らかの原因でＦＥＴが内部破損した時には、内部のゲート回路がショートとなる故障モードとなる場合が多い。このことから、ゲート電圧Ｖｇを常に、ＡＤＣ３１３を有するバイアス電圧の変換回路とＣＰＵ２０１とに監視させることで、そのゲート電圧の判定結果によりＦＥＴの破損の検出をすることが可能となる。
【００５５】
なお、ＲＦ（無線周波信号）は、外部よりＲＦ入力端子３０９に入力され、図示してはいないが、ＲＦスイッチを経て、増幅器３０３に入力され、ここで、所定の利得による電力増幅が行われ、その出力がＲＦ出力端子３１０に導かれ外部に出力される。
【００５６】
また、増幅器３０３のドレイン端子へはＤＣ電源３０５の端子よりＤＣ電圧Ｖｄが供給される。
【００５７】
次に、本発明の増幅器電流・電圧調整回路をドハティ方式増幅器に適用した第３実施例のブロック図を図３に示し概略の説明を行う。この実施例は、第１の実施例である増幅器電流調整回路２００と第２の実施例である増幅器電圧調整回路の双方を最低限必要な箇所のみに適用したものである。
【００５８】
既に説明したように、高効率増幅を行うドハティアンプは、キャリアアンプとピークアンプで構成されており、キャリアアンプはＡＢ級にバイアス制御され、ピークアンプはＣ級（Ｉｄｑが全く流れない状態）にバイアス制御されているそれぞれのＦＥＴ増幅回路である。
【００５９】
キャリアアンプ（増幅器２０３（ＡＭＰ））は、Ｖｇ１によりＩｄｑの初期設定を行う（前記第１の実施例を適用；増幅器電流調整回路２００）。
【００６０】
ピークアンプ（増幅器３０３）はＩｄｑが全く流れない為、Ｉｄｑを用いることができず、Ｖｇを単独で所定値にするようにして初期設定を行う（前記第２の実施例を適用；バイアス電圧調整回路３００）。
【００６１】
図４に、前記ドハティ方式増幅器４００を８合成（Ｑ１〜Ｑ８）し、高効率高増幅を実現された回路例を示す。なお、ドハティ方式増幅器４００（Ｑ１）の具体的な構成は図３に示した通りであり、他の増幅器Ｑ２〜Ｑ８も同じ回路構成である。この回路では、前記キャリアアンプにおける、Ｖｇ１によりＩｄｑの初期設定がＱ１〜Ｑ８のキャリアアンプ回路分と、前記ピークアンプにおける、Ｖｇの初期設定がＱ１〜Ｑ８のピークアンプ回路分との合計１６回路分の調整が個別的に自動で行われる。
【００６２】
ゲート電圧の判定結果を用いて、前記装置のように多数のＦＥＴを用いた場合における破損ＦＥＴの検出を行うことも可能となる。ドハティアンプの実施例のようにピークアンプのＦＥＴには皆同じＶｇを与えることを仮定すると、ゲートには通常は抵抗器を介してバイアス電圧が与えられるので、多数のＡＭＰのうち１つのＦＥＴが壊れ、ゲート−ドレイン（ソース）間が導通してしまうと、その間に直流電流が流れ、ひいては、抵抗器の電圧降下を起こし、これにより他のＦＥＴに与えたＶｇと破損ＦＥＴのＶｇ値が異なる値になってしまう。したがって、ＡＤＣ２０７から与えた電圧とＤＡＣ２０２で取得した電圧とを比較する代わりに、ＤＡＣ２０２で取得した２点以上のゲート電圧を比較して、互いの電圧の相違を検出して、故障ＦＥＴを識別するようにしてもよい。
【産業上の利用可能性】
【００６３】
本発明は、一例として、移動通信に用いられる無線通信システムに適用されて通信事業等に利用することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の増幅器電流調整回路のブロック図である。
【図２】本発明のバイアス電圧調整回路のブロック図である。
【図３】本発明の増幅器電流・電圧調整回路をドハティ方式増幅器に適用した一実施例のブロック図である。
【図４】本発明の増幅器電流・電圧調整回路をドハティ方式増幅器の８合成に適用した一実施例のブロック図である。
【図５】従来技術の増幅器電流調整回路のブロック図である。
【図６】従来技術のＦＥＴ８合成増幅器の電流・電圧調整回路のブロック図である。
【符号の説明】
【００６５】
１００，２００  増幅器電流調整回路    ドレイン電流
１０１  ＰＣ（パソコン）
１０２  ＢＣＣ（バイアス・コントロール回路）
２０２、３０２  ＤＡＣ
１０３，２０３、３０３  増幅器（ＡＭＰ）
１０４  電流計
２０１  ＣＰＵ
２０４  精密低抵抗器
１０５、２０５、３０５  ＤＣ電源
２０６  オペアンプ
２０７、３１３  ＡＤＣ
２０８  ＲＦスイッチ
２０９、３０９  ＲＦ入力端子
２１０、３１０  ＲＦ出力端子
３００  バイアス電圧調整回路      ゲート電圧
３１１，３１２  バイアス電圧検出抵抗器
４００  ドハティ方式増幅器
【図１】
2008154042.tif 000003
【図２】
2008154042.tif 000004
【図３】
2008154042.tif 000005
【図４】
2008154042.tif 000006
【図５】
2008154042.tif 000007
【図６】
2008154042.tif 000008