(57)【要約】【課題】全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、半導体領域の深い所で発生した電荷が電荷格納部に入るのを低減してノイズを低減する。【解決手段】Ｎ型基板２１上に、Ｐ型ウエル２２が配置される。画素は、フォトダイオード１から転送される電荷を蓄積するＮ型の電荷格納部３と、フローティングディフュージョン４の電荷量に応じた信号を出力する増幅トランジスタと、フォトダイオード１から電荷格納部３に電荷を転送する第１の転送ゲート部１１と、電荷格納部３からフローティングディフュージョン４に電荷を転送する第２の転送部５とを備える。Ｐ型ウエル２２よりも不純物濃度が高濃度であるＰ型の層３０が、電荷格納部３の少なくとも一部の下に、Ｐ型ウエル２２の一部を介して設けられる。【選択図】図３
2008004692.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層と、
前記第１の半導体層の上に配置された第２導電型の第２の半導体層と、
複数の画素であって、各々の画素が、前記第２の半導体層に配置され光電変換された電荷を蓄積する前記第１導電型の電荷蓄積部を有する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を有する複数の画素と、
を備えた固体撮像装置であって、
前記複数の画素のうちの少なくとも１つの画素において、前記電荷格納部の少なくとも一部の下に前記第２の半導体層の一部を介して設けられ前記第２の半導体層よりも不純物濃度が高濃度である前記第２導電型の層を備えたことを特徴とする固体撮像装置。
【請求項２】
第１導電型の第１の半導体層と、
複数の画素であって、各々の画素が、前記第１の半導体層に配置され光電変換された電荷を蓄積する第２導電型の電荷蓄積部を有する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を有する複数の画素と、
を備えた固体撮像装置であって、
前記複数の画素のうちの少なくとも１つの画素において、前記電荷格納部の少なくとも一部の下に前記第１の半導体層の一部を介して設けられ電荷排出部をなすかあるいは電荷排出部に電気的に接続された前記第２導電型の層を備えたことを特徴とする固体撮像装置。
【請求項３】
第１導電型の第１の半導体層と、
複数の画素であって、各々の画素が、前記第１の半導体層に配置され光電変換された電荷を蓄積する第２導電型の電荷蓄積部を有する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を有する複数の画素と、
を備えた固体撮像装置であって、
前記複数の画素のうちの少なくとも１つの画素において、前記電荷格納部の少なくとも一部の下に前記第１の半導体層の一部を介して設けられ前記電荷蓄積部に電気的に接続された前記第２導電型の層を備えたことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体像を撮像する固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、受光画素の光電変換部にて生成・蓄積された信号電荷を、画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型の固体撮像装置では、このような画素がマトリクス状に複数配置されている。増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタ（ＪＦＥＴ）を用いた固体撮像装置（下記特許文献１，２）や、増幅部にＭＯＳトランジスタを用いた固体撮像装置（下記特許文献３）などがある。
【０００３】
従来から、増幅型の固体撮像装置において、電子シャッタ動作を行ったときの各画素の露光蓄積時間が行毎にずれてしまうこと（いわゆるローリングシャッタ）に起因する画像の歪みを防止するため、各画素の露光時間が一定となる全画素同時の電子シャッタ動作を実現する構成が提案されている（下記特許文献１〜３）。
【０００４】
特許文献１〜３に開示されている従来の固体撮像装置では、各画素は、光電変換部及び増幅部と、それらの間において一時的に電荷を蓄積する電荷格納部（蓄積部）とを有している。そして、このような従来の固体撮像装置では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各電荷格納部に転送して一旦蓄積しておき、この信号電荷を所定の読出しタイミングで順次画素信号に変換するようにしている。
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００４−３３５８８２号公報
【特許文献３】特開２００４−１１１５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した従来技術では、半導体領域の比較的深い所でかつ電荷格納部に比較的近い所で発生した電荷のうちの一部の電荷が、光電変換部の電荷蓄積層に入らずに、信号電荷を一時的に蓄積している電荷格納部に入ってしまい、ノイズ電荷になってしまうという問題があった。発生した電荷のうち電荷格納部に入ってノイズ電荷となる割合は極低いが、全画素同時の電子シャッター動作を行う上では大きな問題となる。つまり、電子シャッター速度に対して、電荷格納部で信号電荷が蓄えられている時間が圧倒的に長いため、前記ノイズ電荷が大きな問題となるのである。
【０００６】
例えば、フレームレートが１／６０ｓｅｃの場合を考える。この場合、最大１／６０ｓｅｃの間、電荷格納部に電荷を蓄積することになる。これに対して、シャッター速度を１／１０００ｓｅｃとした場合には、光電変換部の電荷蓄積層で信号電荷を蓄積した時間に比べて、最大約１７倍の時間、電荷格納部で、光電変換部から転送されてきた信号電荷を保持しなければならない。発生した電荷のうち前記ノイズ電荷となる割合が極低くても、約１７倍の時間を経ると、前記ノイズ電荷の量がかなり多くなり、信号電荷に対する前記ノイズ電荷の割合はかなり大きくなってしまう。したがって、前記ノイズ電荷が大きな問題となるのである。
【０００７】
また、信号電荷が電荷格納部に蓄えられている時間は、読み出しラインによって異なるため、最初に読み出されるラインと最後に読み出されるラインとでは、ノイズ電荷の量が異なることに起因して、出力電圧に差が生じてしまうという問題もある。
【０００８】
本発明は、このような事情に鑑みてなされたもので、画素が電荷格納部を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、半導体領域の深い所で発生した電荷が電荷格納部に入るのを低減してノイズを低減することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するため、本発明の第１の態様による固体撮像装置は、第１導電型の第１の半導体層と、前記第１の半導体層の上に配置された第２導電型の第２の半導体層と、複数の画素であって、各々の画素が、前記第２の半導体層に配置され光電変換された電荷を蓄積する前記第１導電型の電荷蓄積部を有する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を有する複数の画素と、を備えた固体撮像装置であって、前記複数の画素のうちの少なくとも１つの画素において、前記電荷格納部の少なくとも一部の下に前記第２の半導体層の一部を介して設けられ前記第２の半導体層よりも不純物濃度が高濃度である前記第２導電型の層を備えたものである。
【００１０】
本発明の第２の態様による固体撮像装置は、第１導電型の第１の半導体層と、複数の画素であって、各々の画素が、前記第１の半導体層に配置され光電変換された電荷を蓄積する第２導電型の電荷蓄積部を有する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を有する複数の画素と、を備えた固体撮像装置であって、前記複数の画素のうちの少なくとも１つの画素において、前記電荷格納部の少なくとも一部の下に前記第１の半導体層の一部を介して設けられ電荷排出部をなすかあるいは電荷排出部に電気的に接続された前記第２導電型の層を備えたものである。
【００１１】
本発明の第３の態様による固体撮像装置は、第１導電型の第１の半導体層と、複数の画素であって、各々の画素が、前記第１の半導体層に配置され光電変換された電荷を蓄積する第２導電型の電荷蓄積部を有する光電変換部、前記光電変換部から転送される電荷を蓄積する電荷格納部、所定部位の電荷量に応じた信号を出力する増幅部、前記光電変換部から前記電荷格納部に電荷を転送する第１の転送ゲート部、及び、前記電荷格納部から前記所定部位に電荷を転送する第２の転送ゲート部を有する複数の画素と、を備えた固体撮像装置であって、前記複数の画素のうちの少なくとも１つの画素において、前記電荷格納部の少なくとも一部の下に前記第１の半導体層の一部を介して設けられ前記電荷蓄積部に電気的に接続された前記第２導電型の層を備えたものである。
【発明の効果】
【００１２】
本発明によれば、画素が電荷格納部を保有することで全画素同時の電子シャッタ動作を行うことができる固体撮像装置において、半導体領域の深い所で発生した電荷が電荷格納部に入るのを低減してノイズを低減することができる固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明による固体撮像装置について、図面を参照して説明する。
【００１４】
［第１の実施の形態］
【００１５】
図１は、本発明の第１の実施の形態による固体撮像装置の概略構成を示す電気回路図である。
【００１６】
図１では、本実施の形態による固体撮像装置は、２次元マトリクス状に配置した２列×２行＝４個の画素１０を有するものとして示している。その画素数は、特に限定されるものではないが、実際には、例えば、各行や各列には、数十から数千の画素が配置され、画素数を多くして解像度を高める。なお、本発明は、２次元イメージセンサのみならず、１次元イメージセンサにも適用可能である。
【００１７】
各画素１０は、図１に示すように、入射光に応じた電荷を生成して蓄積する光電変換部としてのフォトダイオード１と、フォトダイオード１から転送される電荷を蓄積する電荷格納部３と、所定部位としてのフローティングディフュージョン（ＦＤ）４と、所定部位（本実施の形態では、ＦＤ４）の電荷量に応じた信号を出力する増幅部としてのＭＯＳトランジスタ（増幅用トランジスタ）７と、ＦＤ４の電荷を排出するリセットゲート部６と、フォトダイオード１から電荷格納部３に電荷を転送する第１の転送ゲート部１１と、第１の転送ゲート部１１を構成するゲート電極及び電荷格納部３用のゲート電極の両ゲート電極として機能する電極２と、電荷格納部３からＦＤ４に電荷を転送する第２の転送ゲート部５と、フォトダイオード１で生成された電荷であって画像形成に寄与しない不要電荷をフォトダイオード１から排出させる不要電荷排出ゲート部としてのＭＯＳトランジスタ（不要電荷排出用トランジスタ）８と、ＭＯＳトランジスタからなる垂直選択スイッチ９と、を備えている。
【００１８】
また、本実施の形態による固体撮像装置は、図１に示すように、複数の画素１０からなる撮像部の他に、撮像部の外側に設けられた駆動制御部と、ＣＤＳ（Correlated Double Sampling；相関２重サンプリング）回路５１とを備えている。前記駆動制御部は、水平走査回路５２、垂直走査回路５３、ＭＯＳトランジスタからなる水平選択スイッチ５４、出力バッファアンプ５５などを備えている。
【００１９】
図１に示すように、全画素１０の不要電荷排出用トランジスタ８のゲート電極は、共通に接続されており、垂直走査回路５３から駆動パルスφＰＤＲＳＴを受ける。全画素１０の電極２（第１の転送ゲート部１１のゲート電極及び電荷格納部３用のゲート電極を兼ねる電極）は、共通に接続されており、垂直走査回路５３から駆動パルスφＳＴＧを受ける。
【００２０】
図１に示すように、垂直選択スイッチ９の一端は、列毎に垂直信号線５０に接続され、更には列毎に設けられたＣＤＳ回路５１に接続されている。ＣＤＳ回路５１により処理された信号は、水平選択スイッチ５４を介して出力バッファ５５に入力され、出力端子Ｖoutから撮像信号として図示しない外部回路に供給される。水平選択スイッチ５４は、水平走査回路５２によって制御される。
【００２１】
図１に示すように、第２の転送ゲート部５のゲート電極は、行毎に接続されており、行毎に垂直走査回路５３から駆動パルスφＴＸ（１），φＴＸ（２）をそれぞれ受ける。垂直選択スイッチ９のゲート電極は、行毎に接続されており、行毎に垂直走査回路５３から駆動パルスφＳＥＬ（１），φＳＥＬ（２）をそれぞれ受ける。リセットゲート部６のゲート電極は、行毎に接続されており、行毎に垂直走査回路５３から駆動パルスφＲＳＴ（１），φＲＳＴ（２）をそれぞれ受ける。
【００２２】
次に、本実施の形態による固体撮像装置の動作について、図２を参照して説明する。図２は、本実施の形態による固体撮像装置の動作を示すタイミングチャートである。なお、図２では、各駆動パルスがハイのときに、対応するトランジスタがオンするものとしている。
【００２３】
まず、φＰＤＲＳＴをハイにして全画素１０の不要電荷排出用トランジスタ８を同時にオンし、全画素１０のフォトダイオード１に貯まっている電荷を電源ＶＤＤに捨てる。
【００２４】
次に、φＰＤＲＳＴをローにして全画素１０の不要電荷排出用トランジスタ８を同時にオフし、全画素１０のフォトダイオード１における電荷の蓄積を始める。この時、電荷格納部３に貯まっていた電荷は前の読出し時に順次読み出されて電荷格納部３は空になっているとしているが、別途電荷格納部３をリセットするタイミングを設けてもよい。
【００２５】
次いで、φＰＤＲＳＴをローにしてから所定の蓄積時間を経過する前にφＳＴＧをハイにして全画素１０の第１の転送ゲート部１１を同時にオンして、フォトダイオード１に貯まっている電荷を電荷格納部３に転送し、φＳＴＧをローにして全画素１０の第１の転送ゲート部１１をオフにする。図２に示すように、φＰＤＲＳＴをローにしてからφＳＴＧを再度ローにするまでの時間が、蓄積露光時間（電子シャッタの時間）となる。なお、φＳＴＧをハイにしてフォトダイオード１から第１の転送ゲート部２へ電荷を転送する際には、φＳＴＧの電位は、フォトダイオード１からの電荷を完全転送できる電位にする。
【００２６】
次に、φＰＤＲＳＴをハイにして全画素１０の不要電荷排出用トランジスタ８をオンしてフォトダイオード１をリセットする。これにより、電荷格納部３に貯まっている電荷を読み出す間にフォトダイオード１に貯まりフォトダイオード１の最大蓄積電荷を超えた時に電荷が電荷格納部３へ溢れてしまうのを、防ぐ。あるいは、次の電荷の蓄積に備えてフォトダイオード１を電源ＶＤＤにリセットする。電荷格納部３に電荷を蓄積している間は、φＳＴＧの電位として、電荷格納部３の表面に反転層を形成するような電位を加えてもよく、これにより蓄積中の暗電流の発生を防ぐことができるようになっている。
【００２７】
その後、φＳＥＬ（１）をハイにして１行目の垂直選択スイッチ９をオンし、１行目の画素１０を選択する。この選択状態において、φＲＳＴ（１）をハイにしてリセットゲート部６をオンすることで、増幅用トランジスタ７のゲート電極に接続されているＦＤ４のリセットを行う。このときの増幅用トランジスタ７からのリセット時出力は、垂直信号線５０を介してＣＤＳ回路５１に保存される。次に、φＲＳＴ（１）をローにして、リセットゲート部６をオフする。次いで、φＴＸ（１）をハイにして１行目の画素１０の第２の転送ゲート部５をオンし、１行目の画素１０の電荷格納部３にある電荷をＦＤ４へ転送させる。このとき、φＴＸ（１）の電位は、電荷格納部３からＦＤ４へ電荷を完全転送できる電位にする。ＦＤ４の電荷量に応じた増幅された電位が、垂直出力線５０を通してＣＤＳ回路５１に送られる。ＣＤＳ回路５１では、先ほど保存したリセット時出力との差を１行目の画素１０の画素信号として出力する。そして、これらの１行目の画素１０の画素信号は、水平走査回路５２により水平選択スイッチ５４を順次オンすることで、出力バッファアンプ５５を経て出力端子Ｖoutからシリアルに出力される。
【００２８】
その後、φＳＥＬ（１）をローにした後に、φＳＥＬ（２）をハイにして２行目の垂直選択スイッチ９をオンし、２行目の画素１０を選択する。この選択状態において、図２に示すように、駆動パルスφＴＸ（２），φＲＳＴ（２）の状態を、φＳＥＬ（１）をハイにした状態における駆動パルスφＴＸ（１），φＲＳＴ（１）の状態と同様の状態とする。これにより、２行目の画素１０に関して、先に説明した１行目の画素１０と同様の読み出し動作が行われる。
【００２９】
以上の説明からわかるように、全画素同時の電子シャッタ動作が実現される。
【００３０】
ここで、本実施の形態による固体撮像装置の画素の断面構造について、図３を参照して説明する。図３は画素を模式的に示す概略断面図である。図３には、Ｐ型ウエル２２の深い所でかつ電荷格納部３に比較的近い所で発生した電荷ｑの様子も模式的に示している。
【００３１】
図３に示すように、１つの半導体層を構成しているＮ型のシリコン基板２１の表面側領域に、例えばボロンを注入して熱拡散させることで半導体層としてのＰ型ウエル２２が形成されている。このようにシリコン基板２１の表面側領域自体をＰ型ウエル２２にする代わりに、例えば、シリコン基板２１上に成長させたエピタキシャル層によってＰ型層２２を構成してもよい。
【００３２】
図３に示すように、フォトダイオード１は、Ｐ型ウエル２２に形成された電荷蓄積部（光電変換された電荷を蓄積する電荷蓄積部）としてのＮ型層２３と、Ｎ型層２３の表面側に形成されたＰ型の空乏化防止層２４とを有し、埋め込みフォトダイオードとして構成されている。ここでは、埋め込みフォトダイオードを示したが、空乏化防止層２４を有していないフォトダイオードを用いてもよい。
【００３３】
電荷格納部３は、図３に示すように、Ｐ型ウエル２２に形成されたＮ型層（Ｎ＋）で構成されている。電荷格納部３上には、ポリシリコンからなる電極２の、電荷格納部３用のゲート電極に相当する部分２ａが形成されており、電荷格納部３は、事実上、ゲートを持つＭＯＳダイオードとして構成されている。
【００３４】
電極２は、図３に示すように、前記部分２ａの他に、電荷格納部３とフォトダイオード１との間の上に形成された部分２ｂを有している。第１の転送ゲート部１１は、電極２の部分２ｂをゲートとするとともに電荷格納部３及びフォトダイオード１のＮ型層２３をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３５】
また、Ｐ型ウエル２２には、図３に示すように、Ｎ型層（Ｎ＋）からなるＦＤ４が、形成されている。電荷格納部３とＦＤ４との間の上にポリシリコンからなるゲート電極５ａが形成され、第２の転送ゲート部５は、ゲート電極５ａをゲートとするとともに電荷格納部３及びＦＤ４をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３６】
また、Ｐ型ウエル２２には、図３に示すように、Ｎ型層（Ｎ＋）２５が形成されている。図面には示していないが、Ｎ型層２５は、電源ＶＤＤに接続されており、電荷排出領域となっている。ＦＤ４とＮ型層２５との間の上にポリシリコンからなるゲート電極６ａが形成され、リセットゲート部６は、ゲート電極６ａをゲートとするとともにＦＤ４及びＮ型層２５をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３７】
さらに、Ｐ型ウエル２２には、図３に示すように、Ｎ型層（Ｎ＋）２６が形成されている。図面には示していないが、Ｎ型層２６は、電源ＶＤＤに接続されており、電荷排出領域となっている。フォトダイオード１のＮ型層２３とＮ型層２６との間の上にポリシリコンからなるゲート電極８ａが形成され、不要電荷排出用トランジスタ８は、ゲート電極８ａをゲートとするとともにフォトダイオード１のＮ型層２３とＮ型層２６をソース又はドレインとするＭＯＳトランジスタとして、構成されている。
【００３８】
図３には現れていないが、増幅用トランジスタ７及び垂直選択スイッチ９も、第２の転送ゲート部５やリセットゲート部６や不要電荷排出用トランジスタ８と同様に、ＭＯＳトランジスタとして構成されている。
【００３９】
なお、図３において、２７は薄い絶縁膜、２８は層間絶縁膜、２９は配線を兼ねる遮光層である。層間絶縁膜２８中にも配線層が配置されるが、図３ではその図示は省略している。また、図３では、周知のマイクロレンズやカラーフィルタ等の図示も省略している。
【００４０】
そして、本実施の形態では、図３に示すように、各画素において、Ｐ型ウエル２２の内部には、Ｎ型の電荷格納部３の下にＰ型ウエル２２の一部を介してＰ型（ウエル２２と同じ導電型）の層３０が配置されている。Ｐ型層３０の深さ（Ｐ型ウエル２２の上面からＰ型層３０の不純物濃度が最大となるところまでの距離）は、例えば、０．５μｍ〜２μｍとされる。本実施の形態では、Ｎ型の電荷格納部３の全体の下にＰ型層３０が形成されているが、Ｎ型の電荷格納部３の一部のみの下にＰ型層３０を形成してもよい。Ｐ型層３０は、フォトダイオード１の電荷蓄積部としてのＮ型層２３の下には形成されていない。本実施の形態では、Ｐ型層３０は、ＦＤ４やＮ型層２５の下など、電荷蓄積部としてのＮ型層２３の下を除く大部分の領域に形成されているが、これに限定されるものではない。Ｐ型層３０の不純物濃度は、Ｐ型ウエル２２の不純物濃度よりも高くされ、例えば、１×１０１８／ｃｍ３とされる。Ｐ型層３０の不純物濃度は、Ｐ型ウエル２２の不純物濃度よりも１桁以上高いことが好ましいが、これに限定されず、Ｐ型ウエル２２の不純物濃度よりも高ければよい。
【００４１】
次に、図２を参照して説明した動作時の電荷Ｑの転送の様子について、図４を参照して説明する。図４は、各状態における図３中のＡ−Ａ’線に沿ったポテンシャル図である。
【００４２】
図４（ａ）は、図２中の蓄積露光期間においてφＳＴＧがハイになる前の状態を示している。この状態では、フォトダイオード１の電荷蓄積部としてのＮ型層２３に電荷Ｑが蓄積される。
【００４３】
図４（ｂ）は、図２中の蓄積露光期間の終了直前（φＳＴＧがハイからローになる直前で、かつ、φＰＤＲＳＴがローからハイになる直前）の状態を示している。この状態は、第１の転送ゲート部１１がオンにされて、フォトダイオード１の電荷蓄積部としてのＮ型層２３に蓄積されていた電荷Ｑが、電荷格納部３に転送された状態となっている。
【００４４】
図４（ｃ）は、図２中の蓄積露光期間の終了後に、当該画素行のφＴＸ（例えば、第１画素行の場合はφＴＸ（１））がハイになる前の状態を示している。この状態では、φＳＴＧがローにされて第１の転送ゲート部１１がオフにされることで、電荷格納部３に電荷Ｑが保持され続ける一方、φＰＤＲＳＴがハイにされて不要電荷排出用トランジスタ８がオンにされて、蓄積露光期間の終了後にフォトダイオード１の電荷蓄積部としてのＮ型層２３に入る不要電荷（図示せず）が電荷排出領域２６へ排出される。これによって、電荷蓄積部としてのＮ型層２３から不要電荷が電荷格納部３へオーバーフローすることはない。
【００４５】
図４（ｄ）は、当該画素行のφＴＸ（例えば、第１画素行の場合はφＴＸ（１））がハイにされた状態を示している。この状態は、第２の転送ゲート部５がオンにされて、電荷格納部３に蓄積されていた電荷ＱがＦＤ４に転送された状態である。
【００４６】
次に、高濃度のＰ型層３０の作用について、図３及び図５を参照して説明する。図５は、図４（ｃ）と同じ状態（電荷格納部３に信号電荷Ｑが保持されている状態）における図３中のＢ−Ｂ’線に沿ったポテンシャル図である。
【００４７】
入射光によって、Ｐ型ウエル２２の比較的深い所においても電荷が発生する。このような電荷のうち電荷格納部３に比較的近い所で発生した電荷ｑを、図３中に模式的に示している。
【００４８】
このような電荷ｑの一部は、フォトダイオード１の電荷蓄積部としてのＮ型層２３に入る。図４（ｃ）に示すように電荷格納部３に信号電荷Ｑが蓄積されている状態では、電荷ｑのうち電荷蓄積部としてのＮ型層２３に入った電荷は、電荷排出領域２６へ排出されるため、信号電荷Ｑを蓄積している電荷格納部３内に入ることがなく、ノイズ電荷とならない。
【００４９】
本実施の形態では、図５に示すように、高濃度のＰ型層３０によって、Ｐ型ウエル２２にポテンシャルの勾配ができるようになる。この勾配によって、前記電荷ｑのうち電荷蓄積部としてのＮ型層２３に入らないとともにＰ型層３０より深い所で発生した電荷は、図３及び図５に示すように、電荷格納部３へ入らずに、Ｎ型のシリコン基板２１へドリフトしてＮ型のシリコン基板２１に吸収され、ノイズ電荷とならない。
【００５０】
したがって、本実施の形態によれば、Ｐ型ウエル２２の深い所で発生した電荷ｑが、信号電荷Ｑを一時的に蓄積している電荷格納部３に入るのを、低減することができ、これによりノイズを低減することができる。
【００５１】
ここで、本実施の形態と比較される比較例による固体撮像装置について、図６及び図７を参照して説明する。
【００５２】
図６は、この比較例による固体撮像装置の画素を模式的に示す概略断面図であり、図３に対応している。図７は、電荷格納部３に信号電荷Ｑが保持されている状態における図６中のＣ−Ｃ’に沿ったポテンシャル図であり、図５に対応している。図６及び図７において、図３及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００５３】
この比較例が本実施の形態と異なる所は、Ｐ型ウエル２２には高濃度のＰ型層３０が設けられていない点のみである。この比較例は、前述した従来技術に相当している。
【００５４】
この比較例では、本実施の形態と異なり高濃度のＰ型層３０が形成されていないので、Ｐ型ウエル２２の比較的深い所でかつ電荷格納部３に比較的近い所で発生した電荷ｑのうち、フォトダイオード１の電荷蓄積部としてのＮ型層２３に入らない電荷は、信号電荷Ｑを蓄積している電荷格納部３内に入ってしまい、ノイズ電荷となってしまう。
【００５５】
これに対し、本実施の形態では、高濃度のＰ型層３０が形成されているので、このような電荷は、図３及び図５に示すように、電荷格納部３へ入らずに、Ｎ型のシリコン基板２１へドリフトしてＮ型のシリコン基板２１に吸収され、ノイズ電荷とならないのである。
【００５６】
［第２の実施の形態］
【００５７】
図８は、本発明の第２の実施の形態による固体撮像装置の画素を模式的に示す概略断面図であり、図３に対応している。図９は、電荷格納部３に信号電荷Ｑが保持されている状態における図８中のＤ−Ｄ’に沿ったポテンシャル図であり、図５に対応している。図８及び図９において、図３及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００５８】
本実施の形態による固体撮像装置が前記第１の実施の形態による固体撮像装置と異なる所は、高濃度のＰ型層３０の代わりに、Ｎ型（ウエル２２とは逆導電型）の層４０がＰ型ウエル２２に配置されている点のみである。Ｎ型層４０は、Ｎ型の電荷格納部３の下にＰ型ウエル２２の一部を介して配置されている。Ｎ型層４０は、リセットゲート部６のドレインを構成するＮ型の電荷排出領域２５に接続されている。Ｎ型層４０は、電荷排出領域２５に接続する代わりに、不要電荷排出用トランジスタ８のドレインを構成する電荷排出領域２６に接続してもよい。また、Ｎ型層４０を、電荷排出領域２５，２６などの他の電荷排出領域を介することなく、直接的に電源ＶＤＤに接続して、Ｎ型層４０自身を電荷排出領域としてもよい。
【００５９】
Ｎ型層４０の深さ（Ｐ型ウエル２２の上面からＮ型層４０の不純物濃度が最大となるところまでの距離）は、例えば、０．５μｍ〜２μｍとされる。本実施の形態では、Ｎ型の電荷格納部３の全体の下にＮ型層４０が形成されているが、Ｎ型の電荷格納部３の一部のみの下にＮ型層４０を形成してもよい。Ｎ型層４０は、フォトダイオード１の電荷蓄積部としてのＮ型層２３の下には形成されていない。本実施の形態では、Ｎ型層４０は、ＦＤ４やＮ型層２５の下など、電荷蓄積部としてのＮ型層２３の下を除く大部分の領域に形成されているが、これに限定されるものではない。Ｎ型層４０の不純物濃度は、Ｎ型で例えば１×１０１７／ｃｍ３であるが、Ｎ型層４０の領域においてＰ型ウエル２２がＮ型に反転していればその濃度はいずれでも良い。
【００６０】
次に、Ｎ型層４０の作用について、図８及び図９を参照して説明する。
【００６１】
なお、第１の実施の形態に関して図２及び図４を参照して説明した動作説明は、本実施の形態においてもそのまま適合し、図９は図４（ｃ）と同じ状態を示している。
【００６２】
本実施の形態では、Ｎ型層４０が形成されているので、Ｐ型ウエル２２の比較的深い所でかつ電荷格納部３に比較的近い所で発生した電荷ｑのうち、フォトダイオード１の電荷蓄積部としてのＮ型層２３に入らないとともにＮ型層４０より深い所で発生した電荷は、図８及び図９に示すように、電荷格納部３へ入らずに、Ｎ型層４０に吸い込まれ、Ｎ型層４０によって積極的に集められる。Ｎ型層４０に吸い込まれた電荷は、電荷排出領域２５を介して電源ＶＤＤに捨てられる。
【００６３】
したがって、本実施の形態によっても、前記第１の実施の形態と同様に、Ｐ型ウエル２２の深い所で発生した電荷ｑが、信号電荷Ｑを一時的に蓄積している電荷格納部３に入るのを、低減することができ、これによりノイズを低減することができる。
【００６４】
［第３の実施の形態］
【００６５】
図１０は、本発明の第３の実施の形態による固体撮像装置の画素を模式的に示す概略断面図であり、図３に対応している。図１０において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６６】
本実施の形態による固体撮像装置が前記第１の実施の形態による固体撮像装置と異なる所は、以下に説明する点のみである。
【００６７】
本実施の形態では、高濃度のＰ型層３０の代わりに、Ｎ型（ウエル２２とは逆導電型）の層５０がＰ型ウエル２２に配置されている。Ｎ型層５０は、Ｎ型の電荷格納部３の下にＰ型ウエル２２の一部を介して配置されている。Ｎ型層５０は、前記第２の実施の形態を示す図８中のＮ型層４０と異なり、電荷排出領域２５に接続されるのではなく、フォトダイオード１の電荷蓄積部としてのＮ型層２３に接続されている。
【００６８】
Ｎ型層５０の深さ（Ｐ型ウエル２２の上面からＮ型層５０の不純物濃度が最大となるところまでの距離）は、例えば、０．５μｍ〜２μｍとされる。本実施の形態では、Ｎ型の電荷格納部３の全体の下にＮ型層５０が形成されているが、Ｎ型の電荷格納部３の一部のみの下にＮ型層５０を形成してもよい。本実施の形態では、Ｎ型層５０は、フォトダイオード１の電荷蓄積部としてのＮ型層２３の全体の下にも形成されているが、これに限定されない。本実施の形態では、Ｎ型層５０は、ＦＤ４やＮ型層２５の下など、電荷蓄積部としてのＮ型層２３の下を含む大部分の領域に形成されているが、これに限定されるものではない。Ｎ型層５０の不純物濃度は、Ｎ型で例えば１×１０１７／ｃｍ３であるが、Ｎ型層５０の領域においてＰ型ウエル２２がＮ型に反転していればその濃度はいずれでも良い。
【００６９】
次に、Ｎ型層５０の作用について、図１０を参照して説明する。
【００７０】
本実施の形態では、Ｎ型層５０が形成されているので、Ｐ型ウエル２２の比較的深い所で発生しＮ型層５０より深い所で発生した電荷は、電荷格納部３に比較的近い所で発生した電荷ｑも含めて、図１０に示すように、電荷格納部３へ入らずに、Ｎ型層５０に吸い込まれ、Ｎ型層５０によって積極的に集められる。信号電荷Ｑが電荷格納部３に一時的に蓄積されている状態（後述する図１１（ｃ）参照。）では、不要電荷排出用トランジスタ８がオンにされているので、Ｎ型層５０によって集められた電荷ｑは、電荷排出領域２６を介して電源ＶＤＤに捨てられる。
【００７１】
したがって、本実施の形態によっても、前記第１及び第２の実施の形態と同様に、Ｐ型ウエル２２の深い所で発生した電荷ｑが、信号電荷Ｑを一時的に蓄積している電荷格納部３に入るのを、低減することができ、これによりノイズを低減することができる。
【００７２】
また、本実施の形態では、図２中の露光蓄積期間においては、前記第２の実施の形態に比べて、より多くの電荷を信号電荷としてフォトダイオード１の電荷蓄積部としてのＮ型層２３へ取り込むことができ、光の利用効率を向上することができるという利点も得ることができる。すなわち、前記第２の実施の形態では、図８から理解できるように、露光蓄積期間中においても、Ｐ型ウエル２２の比較的深い所でかつ電荷格納部３に比較的近い所で発生した電荷ｑの一部は、電荷排出領域２５に接続されたＮ型層４０に吸い込まれ、電荷排出領域２５を介して電源ＶＤＤに捨てられてしまう。これに対し、本実施の形態では、このような電荷も、フォトダイオード１の電荷蓄積部としてのＮ型層２３に接続されたＮ型層５０へ吸い込まれ、電荷蓄積部としてのＮ型層２３に取り込まれるので、信号電荷として利用することができるのである。
【００７３】
なお、第１の実施の形態に関して図２を参照して説明した動作説明は、本実施の形態においてもそのまま適合する。
【００７４】
さらに、本実施の形態では、図１０から理解できるように、図２中の露光蓄積期間において、信号電荷をフォトダイオード１の電荷蓄積部としてのＮ型層２３のみならずＮ型層５０にも蓄積することができる。すなわち、フォトダイオード１の取り扱い電荷量を増大することができる。言い換えると、電荷蓄積部としてのＮ型層２３の取り扱い電荷量を下げても、全体として十分な取り扱い電荷量を維持できる。電荷蓄積部としてのＮ型層２３の取り扱い電荷量を下げると、電荷の読み残しが発生し難くなる。よって、本実施の形態によれば、十分な取り扱い電荷量を維持しながら、電荷の読み残しを発生し難くすることができるという利点が得られる。
【００７５】
以下に、この点について、図１１を参照して説明する。図１１は、各状態における図１０中のＥ−Ｅ’線に沿ったポテンシャル図であり、図４に対応している。図１１（ａ）〜（ｄ）は図４（ａ）〜（ｄ）とそれぞれ同じ状態を示しているので、その重複する説明は省略する。
【００７６】
取り扱い電荷量は、ポテンシャル井戸の深さとその面積で決まる。本実施の形態では、電荷蓄積部としてのＮ型層２３のみならずＮ型層５０にも信号電荷を蓄えることができるため、図１１（ａ）に示すように図４（ａ）に比べて電荷蓄積部としてのＮ型層２３のポテンシャル井戸の深さを浅くしても、全体として、前記第１の実施の形態の場合と同じ取り扱い電荷量を維持できる。
【００７７】
本実施の形態では、図１１（ａ）に示すように電荷蓄積部としてのＮ型層２３のポテンシャル井戸が浅く設定されているので、図１１（ｂ）に示すように、電荷格納部３へ信号電荷を転送する際の、電極２の部分２ｂ下のポテンシャル段差Δが、図４（ｂ）の場合に比べて大きくなる。したがって、本実施の形態によれば、信号電荷Ｑの電荷格納部３への転送が、前記第１の実施の形態に比べて、より容易になる。これによって、本実施の形態によれば、電荷の読み残しが発生し難くなるのである。
【００７８】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００７９】
例えば、前記各実施の形態において、前述した各部の導電型は逆導電型にしてもよい。
【００８０】
また、本発明は、特許文献１，２に開示されているような増幅部に接合型電界効果トランジスタを用いた固体撮像装置にも、適用することができる。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施の形態による固体撮像装置の概略構成を示す電気回路図である。
【図２】本発明の第１の実施の形態による固体撮像装置の動作を示すタイミングチャートである。
【図３】本発明の第１の実施の形態による固体撮像装置の画素を模式的に示す概略断面図である。
【図４】各状態における図３中のＡ−Ａ’線に沿ったポテンシャル図である。
【図５】図３中のＢ−Ｂ’線に沿ったポテンシャル図である。
【図６】比較例による固体撮像装置の画素を模式的に示す概略断面図である。
【図７】図６中のＣ−Ｃ’に沿ったポテンシャル図である。
【図８】本発明の第２の実施の形態による固体撮像装置の画素を模式的に示す概略断面図である。
【図９】図８中のＤ−Ｄ’に沿ったポテンシャル図である。
【図１０】本発明の第３の実施の形態による固体撮像装置の画素を模式的に示す概略断面図である。
【図１１】各状態における図１０中のＥ−Ｅ’線に沿ったポテンシャル図である。
【符号の説明】
【００８２】
１  フォトダイオード
３  電荷格納部
４  フローティングディフュージョン
５  第２の転送ゲート部
７  増幅用トランジスタ
１１  第１の転送ゲート部
２１  Ｎ型シリコン基板
２２  Ｐ型ウエル
２３  電荷蓄積部としてのＮ型層
３０  Ｐ型層
４０，５０  Ｎ型層
【図１】
2008004692.tif 000003
【図２】
2008004692.tif 000004
【図３】
2008004692.tif 000005
【図４】
2008004692.tif 000006
【図５】
2008004692.tif 000007
【図６】
2008004692.tif 000008
【図７】
2008004692.tif 000009
【図８】
2008004692.tif 000010
【図９】
2008004692.tif 000011
【図１０】
2008004692.tif 000012
【図１１】
2008004692.tif 000013