(57)【要約】【課題】精度良く、低ライフタイム領域を形成することができる半導体装置の製造方法を提供する。【解決手段】Ｎ−型基板３の表面側からイオン注入を行うことで、Ｎ−型基板３の表層部に低ライフタイム領域としての格子欠陥領域４を形成する（図２（ａ））。この後、格子欠陥領域４にレーザ光を照射することにより、格子欠陥領域４に当該格子欠陥領域４の表層部を活性化させた活性化領域としてのＰ型領域５をパターン形成する（図２（ｂ））。【選択図】図２
2008004866.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板（３）の表面側に形成された第１電極（６）と裏面に形成された第２電極（１２）とを有し、前記第１電極と前記第２電極の間に電流を流すように構成された縦型の半導体素子が備えられてなる半導体装置の製造方法において、
前記シリコン基板の表面側からイオン注入を行うことで、前記シリコン基板の表層部に低ライフタイム領域としての格子欠陥領域（４）を形成すると共に、前記格子欠陥領域にレーザビームを照射することにより、前記格子欠陥領域に当該格子欠陥領域の表層部を活性化させた活性化領域（５）をパターン形成する工程を含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
前記活性化領域をパターン形成する工程では、前記シリコン基板の表層部に前記格子欠陥領域を残す場合、前記格子欠陥領域のうち前記活性化領域とすべき領域のみに前記レーザビームを選択的に照射することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャリアの再結合を促進する低ライフタイム領域としての格子欠陥領域を備えた半導体素子からなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、整流ダイオードの逆回復（リカバリ）時の損失を素子破壊やノイズの発生を招かずに低減させた半導体素子が、例えば特許文献１で提案されている。ここで、整流ダイオードの逆回復とは、ダイオードに順方向電流が流れている状態で急に逆方向の電圧をかけると一瞬逆方向に電流が流れるが、一定時間後にこの逆方向に流れる電流が止まる動作を指す。
【０００３】
具体的に、特許文献１では、ｎ型カソード層の表面にｐ型アノード層が選択的に拡散形成されると共に、ｎ型カソード層の裏面にｎ型カソード層が拡散形成され、ｎ型カソード層、ｐ型アノード層およびｎ型カソード層によりダイオード構造が構成された整流ダイオードが提案されている。
【０００４】
そして、上記逆回復時の損失を低減するため、プロトン照射などの粒子線照射によりｎ型カソード層内に第１の低ライフタイム領域を形成すると共に、プロトン照射などの粒子線照射によりｐ型アノード層側のｎ型カソード層内に第２の低ライフタイム領域を形成することにより、上記構造の整流ダイオードを形成する。
【０００５】
これにより、ｎ型カソード層内に形成された第１の低ライフタイム領域により、ダイオードの逆回復時にｎ型カソード層内の第２のｎ型カソード層側におけるキャリアの再結合を促進することができる。また、ｐ型アノード層側のｎ型カソード層内に形成された第２の低ライフタイム領域により、最適なキャリア分布を実現することができ、逆方向最大電流を低減することができる。
【０００６】
このように、ｎ型カソード層内に低ライフタイム領域を形成することにより、キャリアの再結合を促進することができることや、ｎ型カソード層内に最適なキャリア分布を形成できることにより、整流ダイオードの逆回復時の損失低減と、破壊耐量の向上を図っている。
【特許文献１】特開平１０−７４９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の技術では、ｎ型カソード層内に低ライフタイム領域を形成する際、外周領域やＩＧＢＴ、ダイオード一体型の素子等の形成に応じて、ウェハの面方向に対して低ライフタイム領域をパターン形成しなければならない。このように低ライフタイム領域にパターンを持たせる場合、すなわち局所的に低ライフタイム領域を形成する場合、上記従来の方法では、大掛かりな設備と専用工程を追加しなければならない。
【０００８】
そこで、特開平９−２４６５７０号公報に示されるように、鉛やタングステンなどのマスクを用いて、ダイオードの外周部にのみＨｅ線等の軽イオンを照射することにより、破壊耐量を向上させる方法を採用することが考えられる。しかし、この方法においても、Ｈｅ線照射という高価な設備を必要とし、さらに工程数が増えることによるコストアップが問題となる。また、鉛やタングステンのマスクはμｍ単位の精度に対応していないため、その加工精度を考慮してチップサイズを大きくしなければならないという問題も生じる。
【０００９】
本発明は、上記点に鑑み、大がかりな設備を必要とせず、精度良く、低ライフタイム領域を形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、シリコン基板（３）の表面側からイオン注入を行うことで、当該シリコン基板の表層部に低ライフタイム領域としての格子欠陥領域（４）を形成すると共に、この格子欠陥領域にレーザビームを照射することにより、当該格子欠陥領域の表層部を活性化させた活性化領域（５）をパターン形成することを特徴とする。
【００１１】
このようにすれば、レーザビームを局所的に格子欠陥領域に照射することで格子欠陥領域の所望の場所を活性化することができるので、低ライフタイム領域としての格子欠陥領域と活性化領域とを同時に形成することができる。このように、先に格子欠陥領域を形成しておき、その領域のうち活性化させたい領域のみをレーザ光を用いて活性化領域とすることで、マスクを用いた専用工程や大掛かりな設備を必要とせず、精度良く局所的に格子欠陥領域および活性化領域を形成することができる。
【００１２】
また、活性化領域をパターン形成する工程では、シリコン基板の表層部に格子欠陥領域を残す場合、格子欠陥領域のうち活性化領域とすべき領域のみにレーザビームを選択的に照射することができる。
【００１３】
このように、レーザビームを用いて、局所的に格子欠陥領域を活性化させることができるので、シリコン基板の表層部に格子欠陥領域を残すようにレーザビームで格子欠陥領域をパターニングすることができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１６】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下では、ダイオードと当該ダイオードの外周部とを備えた半導体素子からなる半導体装置について説明する。図１は、本発明の第１実施形態に係る半導体装置としての半導体チップの概略断面図を示したものである。図１に示される半導体チップ１００は、半導体素子が複数形成された半導体ウェハが例えばスクライブラインに沿ってダイシングされることで、個々の半導体チップ１００に分割されたものに相当する。
【００１７】
半導体チップ１００は、ダイオード部１と、当該ダイオード部１の外周に形成された外周耐圧部２とが備えられた構成となっている。ダイオード部１には、シリコン基板としてのＮ−型基板３の表面側の表層部に格子欠陥領域４が形成されていると共に、この格子欠陥領域４の表層部にＰ型領域５（本発明の活性化領域）が形成されている。この格子欠陥領域４は、Ｎ−型基板３のうちＰ型領域５側におけるキャリア再結合を促進する低ライフタイム領域である。また、Ｎ−型基板３（カソード）およびＰ型領域５（アノード）によってＰＮ接合が構成される。そして、このＰ型領域５の表面に表面電極６（本発明の第１電極に相当）が形成されている。
【００１８】
外周耐圧部２には、ダイオード部１と同様にＮ−型基板３の表面側の表層部に格子欠陥領域４が形成されており、当該格子欠陥領域４の表層部のうちダイオード部１側にＰ型領域７が形成されている。そして、Ｐ型領域７、格子欠陥領域４、Ｎ−型基板３の表面を覆うように絶縁膜８が形成されている。
【００１９】
また、ダイオード部１および外周耐圧部２にわたってＮ−型基板３の裏面側の表層部にＮ＋型領域９が形成されており、当該Ｎ＋型領域９の表層部に格子欠陥領域１０が形成されている。さらに、この格子欠陥領域１０の表層部にＮ＋型領域１１が形成されている。そして、Ｎ＋型領域１１の表面に裏面電極１２（本発明の第２電極に相当）が形成されている。
【００２０】
上記格子欠陥領域１０は、格子欠陥領域４と同様の機能を有する部分であり、Ｎ＋型領域９のうちＮ＋型領域１１側におけるキャリア再結合を促進する低ライフタイム領域である。
【００２１】
そして、上記構成において、表面電極６と裏面電極１２との間に電流が流れることでダイオード部１が半導体素子として機能するようになっている。以上が、本実施形態に係る半導体チップ１００の構成である。
【００２２】
次に、図１に示される半導体チップ１００の製造方法について図２を参照して説明する。図２は、図１に示される半導体チップ１００の製造工程を示した図である。
【００２３】
図２（ａ）に示す工程では、格子欠陥領域４を形成する。具体的には、Ｎ−型基板３を用意し、図示しないレジストを形成した後、Ｎ−型基板３の表面側のうちダイオード部１のＰ型領域５と外周耐圧部２のＰ型領域７となる領域、および低ライフタイム領域となる格子欠陥領域４となる領域全体にボロンをイオン注入する。本実施形態では、注入条件を例えば１３０ｋｅＶ、ドーズ量１×１０１４ｃｍ−２とする場合、６０ｋｅＶ、ドーズ量５×１０１４ｃｍ−２とする場合で２回行う。そして、図示しないレジストを除去する。
【００２４】
図２（ｂ）に示す工程では、Ｐ型領域５、７を形成する。本実施形態では、ダブルパルス式のレーザアニールの方法により、Ｐ型領域５、７を形成する。すなわち、Ｎ−型基板３の表面側に形成した格子欠陥領域４のうち、Ｐ型領域５、７となる領域を選択的にレーザアニールすることで、レーザ光（本発明のレーザビームに相当）を照射した格子欠陥領域４を活性化させる。
【００２５】
レーザ光を照射する際、図２（ａ）に示す工程においてイオン注入時にＮ−型基板３に発生した結晶の損傷を回復させるようにレーザのエネルギー、オーバーラップ率、波長、ディレイタイムの条件を調整してレーザ光を照射する。例えば、レーザエネルギー２．０Ｊ／ｃｍ２、２ｎｄディレイ５００ｎｓｅｃ、オーバーラップ率７５％、波長５３６ｎｍとして照射する。これにより、Ｐ型領域５、７を形成する。
【００２６】
このようしてレーザアニールする際、外周耐圧部２においては、イオン注入により形成した格子欠陥領域４の表層部がＰ型領域７となるようにレーザ光を照射する。すなわち、Ｐ型領域７となる領域よりも深い位置の格子欠陥領域４を活性化させず、かつイオン注入時に発生する損傷の回復をしない低ライフタイム領域を同時に形成させるようなレーザ条件でレーザ光を照射する。ダイオード部１においても、同様であるが、本実施形態ではダイオード部１のＰ型領域５が外周耐圧部２のＰ型領域７よりも深くなるようにレーザ光を照射してレーザアニールする。
【００２７】
このようなレーザ条件は、例えばレーザエネルギーを抑える方法、ダブルパルスのディレイタイムを増減する方法、オーバーラップ率を小さくする方法、レーザ波長を短くする方法により実現することができる。
【００２８】
また、外周耐圧部２において、Ｎ−型基板３の表層部に低ライフタイム領域となる格子欠陥領域４を残す場合、Ｐ型領域７となる領域のみにレーザ光を照射し、Ｎ−型基板３の表層部に格子欠陥領域４を残す領域にレーザ光を照射しないようにする。
【００２９】
この後、図示しないが、ダイオード部１の表面に例えばスパッタリング等によって表面電極６を形成すると共に、外周耐圧部２の表面に絶縁膜８を形成する。そして、Ｎ−型基板３の裏面をウェットエッチング等により鏡面研削した後、Ｎ−型基板３の裏面にイオン注入および熱処理を行うことで、Ｎ＋型領域９を形成する。
【００３０】
続いて、Ｎ−型基板３の裏面全体にイオン注入を行い、レーザ光を照射することでＮ＋型領域９の表層部をレーザアニールする。これにより、Ｎ＋型領域９の表層部において、レーザアニールされた部分をＮ＋型領域１１として形成することができると共に、Ｎ＋型領域１１として活性化されなかった領域を格子欠陥領域１０として形成することができる。最後に、Ｎ＋型領域１１の表面全体に例えばスパッタリング等によって裏面電極１２を形成する。こうして、図１に示される半導体チップ１００が完成する。
【００３１】
以上説明したように、本実施形態では、図２（ａ）に示されるように、ボロン等の不純物をイオン注入して格子欠陥領域４を形成し、レーザアニールだけでＮ型、あるいはＰ型の不純物領域（Ｐ型領域５）と低ライフタイム領域（格子欠陥領域４）を一度に形成することを特徴としている。
【００３２】
このようにすれば、レーザ光を局所的に格子欠陥領域４に照射することで格子欠陥領域４の所望の場所を活性化することができる。これにより、低ライフタイム領域としての格子欠陥領域４と活性化領域としてのＰ型領域５とを同時に形成することができる。このように、先に格子欠陥領域４を形成しておき、その領域のうち活性化させたい領域のみをレーザ光を用いて活性化することで、マスクを用いた専用工程や大掛かりな設備を必要とせず、精度良く局所的に格子欠陥領域４およびＰ型領域５を形成することができる。
【００３３】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図３は、本実施形態に係る半導体チップ１００の概略断面図である。この図に示されるように、半導体チップ１００の裏面のうち、ダイオード部１のＮ＋型領域１１が、外周耐圧部２のＮ＋型領域１１よりも深く形成されている。すなわち、ダイオード部１では、格子欠陥領域１０がすべて活性化されてＮ＋型領域１１となっている。このように、Ｎ−型基板３の裏面において、ダイオード部１のＮ＋型領域１１の深さを調整するようにしても構わない。
【００３４】
（第３実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図４は、本実施形態に係る半導体チップ１００の概略断面図である。この図に示されるように、半導体チップ１００の表面のうち、外周耐圧部２のＰ型領域７が、Ｎ−型基板３の面方向に複数形成されている。また、ダイオード部１では、格子欠陥領域４がすべて活性化されてＮ＋型領域９となっている。
【００３５】
このように、Ｎ−型基板３の表面において、ダイオード部１のＮ＋型領域９の深さを調整し、ダイオード部１に形成された格子欠陥領域４すべてを活性化させるようにしても構わない。
【００３６】
（第４実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図５は、本実施形態に係る半導体チップ１００の概略断面図である。この図に示されるように、図４に示される半導体チップ１００の構造に加え、ダイオード部１のうちＮ−型基板３の裏面に形成されたＮ＋型領域１１が、外周耐圧部２のＮ＋型領域１１より深くなっている。これに伴い、ダイオード部１における格子欠陥領域１０がすべて活性化されてＮ＋型領域１１となっている。
【００３７】
このように、Ｎ−型基板３の裏面において、ダイオード部１のＮ＋型領域１１の深さを調整し、ダイオード部１に形成された格子欠陥領域１０すべてを活性化させるようにしても構わない。
【００３８】
（第５実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、半導体素子としてＩＧＢＴを採用することが特徴となっている。図６は、本実施形態に係る半導体チップの概略断面図である。この図に示されるように、トレンチゲート構造１３を有するＩＧＢＴ部１４の外周に、外周耐圧部２が形成されている。そして、この外周耐圧部２に、上記各実施形態と同様に、低ライフタイム領域としての格子欠陥領域４、１０が形成されている。このように、半導体素子としてダイオードに限らずＩＧＢＴを採用したものとしても構わない。
【００３９】
（第６実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、半導体素子として、ダイオード内蔵ＩＧＢＴを採用することが特徴となっている。図７は、本実施形態に係る半導体チップとしてのダイオード内蔵ＩＧＢＴの概略断面図である。この図に示されるように、本実施形態におけるダイオード内蔵ＩＧＢＴは、図１に示される構造と図６に示されるＩＧＢＴの構造とを組み合わせた構造となっている。このように、ダイオードのみ、もしくはＩＧＢＴのみの構造に限らず、これらを組み合わせたものとしても構わない。
【００４０】
（第７実施形態）
本実施形態では、第６実施形態と異なる部分についてのみ説明する。図８は、本実施形態に係る半導体チップの概略断面図である。この図に示されるように、本実施形態では、図７に示される構造に対し、ダイオード部１にのみ格子欠陥領域４、１０を形成してある。このように、複数の半導体素子を組み合わせる際、格子欠陥領域４、１０を形成する場所を限定しても構わない。
【００４１】
（第８実施形態）
本実施形態では、第７実施形態と異なる部分についてのみ説明する。図９は、本実施形態に係る半導体チップの概略断面図である。この図に示されるように、図８に示される構造に対して、外周耐圧部２に格子欠陥領域４を設けるようにしても構わない。
【００４２】
（他の実施形態）
上記各実施形態では、アニール方法として、レーザアニールを採用しているが、フラッシュランプアニール、ＥＢ（電子線）等の方法を採用することもできる。これらフラッシュランプやＥＢは、本発明のレーザビームと同様の効果が得られる手段であり、レーザビームと同等の手段である。
【００４３】
上記各実施形態では、イオン注入のイオン種としてボロンを採用しているが、リン、砒素等、Ｐ型、Ｎ型を形成する全てのイオン種を採用することができる。
【００４４】
なお、イオン注入による結晶の損傷分布はイオン種によって異なる。原子量の比較的大きい砒素等はイオン注入時にイオンが通過した進路全てに結晶の損傷を発生させ、原子量の比較的少ないボロンやリン等はイオンが最後に止まった付近で結晶の損傷を発生させる。
【００４５】
ここで、図１０は、Ｎ−型基板３におけるイオン注入面からの深さに対する注入不純物、活性化領域、レーザアニール温度分布、そしてライフタイムを示した図である。なお、図１０に示されるグラフの縦軸は、各物理量の値にそれぞれ対応している。
【００４６】
図１０に示されるように、ボロンやリン等のイオン種の比較的小さな場合のイオン存在分布と損傷領域の分布は図１０に示されるようにほぼ一致する。このため、イオン注入条件とレーザアニール条件をコントロールし、活性化した不純物のピークと低ライフタイム領域のピークとを区別したい場合、比較的原子量の小さなボロンやリンを使用することが好ましい。
【００４７】
また、上記各実施形態では、Ｎ−型基板３の表裏面側それぞれに格子欠陥領域４、１０が形成されているが、Ｎ−型基板３の表面側に格子欠陥領域４のみを形成するようにしても構わない。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態に係る半導体装置としての半導体チップの概略断面図である。
【図２】図１に示される半導体チップの製造工程を示した図である。
【図３】第２実施形態に係る半導体チップの概略断面図である。
【図４】第３実施形態に係る半導体チップの概略断面図である。
【図５】第４実施形態に係る半導体チップの概略断面図である。
【図６】第５実施形態に係る半導体チップの概略断面図である。
【図７】第６実施形態に係る半導体チップの概略断面図である。
【図８】第７実施形態に係る半導体チップの概略断面図である。
【図９】第８実施形態に係る半導体チップの概略断面図である。
【図１０】Ｎ−型基板におけるイオン注入面からの深さに対する注入不純物、活性化領域、レーザアニール温度分布、そしてライフタイムを示した図である。
【符号の説明】
【００４９】
３…シリコン基板としてのＮ−型基板、４…格子欠陥領域、５…活性化領域としてのＰ型領域、６…第１電極としての表面電極、１２…第２電極としての裏面電極。
【図１】
2008004866.tif 000003
【図２】
2008004866.tif 000004
【図３】
2008004866.tif 000005
【図４】
2008004866.tif 000006
【図５】
2008004866.tif 000007
【図６】
2008004866.tif 000008
【図７】
2008004866.tif 000009
【図８】
2008004866.tif 000010
【図９】
2008004866.tif 000011
【図１０】
2008004866.tif 000012