(57)【要約】【課題】擬似共振方式の電源装置において、フライバックトランスの１次側の制御端子付きのスイッチング半導体素子のスイッチング周波数の頻繁な長短変動に起因するノイズ音の発生を防止する。【解決手段】スキップ変動抑制手段１１により負荷としてのＰＤＰ１２の重軽変動に対するボトムスキップ回数の決定回数の変化を抑制し、ＰＤＰ１２が頻繁に重軽変動しても、フライバックトランス５の１次側のＦＥＴ６がオフからオンに反転するときの電圧Ｖｄｓのボトムスキップ回数が頻繁に変化しないようにして、そのスイッチング周波数の長短変動を防止し、前記スイッチング周波数の頻繁な長短変動に起因するノイズ音の発生を防止する。【選択図】図１
2008245424.tif 000002
【特許請求の範囲】
【請求項１】
入力側の直流電源の端子間に、フライバックトランスの１次側巻き線と、制御端子付きのスイッチング半導体素子とが直列に設けられ、前記スイッチング半導体素子の通電電流の大きさから検出した負荷の重軽に基づき、前記スイッチング半導体素子をオフからオンに反転するときの前記スイッチング半導体素子の出力端子間電圧の振動のボトムスキップ回数を前記負荷の重軽の逆に可変して決定し、決定したボトムスキップ回数の前記振動の谷を検出したタイミングで前記スイッチング半導体素子をオフからオンに反転して通電する擬似共振方式のスイッチング制御により、前記スイッチング半導体素子を高周波スイッチングし、該高周波スイッチングにより前記フライバックトランスの２次側巻き線に生じた起電力を整流・平滑して定電圧の出力側の直流電源を形成し、該出力側の直流電源を負荷に給電する電源装置において、前記負荷の重軽変動に対する前記ボトムスキップ回数の決定回数の変化を抑制するスキップ変動抑制手段を備えたことを特徴とする電源装置。
【請求項２】
前記スキップ変動抑制手段は、高周波スイッチングの毎周期に前記スイッチング半導体素子がオンからオフに変化するときの前記通電電流の大きさから負荷の重軽を検出する負荷検出手段と、負荷の重軽を検出する毎に検出した重軽に応じたボトムスキップ回数をボトムスキップの候補回数として記憶する候補回数設定記憶手段と、該記候補回数設定記憶手段の記憶回数が設定回数に達する毎に、前記候補回数設定記憶手段に記憶された前記設定回数の個数の前記候補回数の多数決処理によってボトムスキップ回数を選択するスキップ回数選択手段と、該スキップ回数選択手段の選択毎に前記振動のボトムスキップ回数を前記スキップ回数選択手段の選択回数に決定するスキップ回数決定手段とを備えたことを特徴とする請求項１記載の電源装置。
【請求項３】
前記負荷は、プラズマディスプレイ装置、ＤＶＤプレーヤ等の映像機器であることを特徴とする請求1又は２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ（以下、ＰＤＰという）やＤＶＤプレーヤ等の映像機器の擬似共振方式の電源装置に関し、詳しくは、フライバックトランスの１次側の制御端子付きのスイッチング半導体素子の高周波スイッチングの改良に関する。
【背景技術】
【０００２】
従来、ＰＤＰやＤＶＤプレーヤ等の映像機器は、電源効率の向上等を図るため、擬似共振方式の電源装置を備える（例えば、特許文献１参照）。
【０００３】
この擬似共振方式の電源装置は、入力側の直流電源の端子間に、フライバックトランスの１次側巻き線と、制御端子付きのスイッチング半導体素子としてのＦＥＴとを直列に設け、該ＦＥＴの数十ＫＨｚの高周波スイッチングにより、フライバックトランスの２次側巻き線に生じた起電力を整流・平滑して定電圧の出力側の直流電源を形成し、この出力側の直流電源を負荷に給電するように形成される。
【０００４】
そして、前記ＦＥＴの通電電流の大きさから検出した負荷の重軽に基づき、前記ＦＥＴがオフからオンに反転するときのドレイン・ソース間電圧（出力端子間電圧）Ｖｄｓの減衰振動のボトムスキップ回数を負荷の重軽の逆に可変して決定する。
【０００５】
更に、決定したボトムスキップ回数の前記減衰振動の谷を検出したときに前記ＦＥＴをオフからオンに反転して通電し、前記１次巻き線にエネルギを蓄積する。
【０００６】
次に、前記出力側の直流電源の電圧低下の検出に基づき、前記ＦＥＴをオンからオフに反転する。
【０００７】
このくり返しにより前記ＦＥＴが数十ＫＨｚで高周波スイッチングすることで、前記の定電圧の出力側の直流電源を形成して負荷に給電する。
【０００８】
この場合、ドレイン・ソース間電圧Ｖｄｓのボトム（谷）でＦＥＴがスイッチングするため、フライバックトランスの２次側のゼロ電流のタイミングでＦＥＴがスイッチングし、電源装置の効率が向上する。
【特許文献１】国際公開ＷＯ２００４／０２３６３４号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記特許文献１等に記載の従来のこの種の擬似共振方式の電源装置の場合、前記ＦＥＴのスイッチングの毎周期に頻繁に、負荷の重軽の検出に従って前記ボトムスキップ回数を決定して変更する。このとき、前記ＦＥＴは前記ボトムスキップ回数によってスイッチングのオフ期間が長短変化し、スイッチング周波数が負荷の重軽に基づくボトムスキップ回数によって変化する。具体的には、毎周期前記特許文献１にも記載されているが、ボトムスキップ回数が少ない重負荷のときより、ボトムスキップ回数が多くなる軽負荷のときの方が、前記スイッチングの１周期が短くなってスイッチング周波数が高くなる。
【００１０】
そして、ＰＤＰやＤＶＤプレーヤ等の映像機器を負荷とする場合、例えば、ＰＤＰであればその画面の明暗が画素単位等毎にくり返し変化するようなときに負荷の重軽変動が頻繁に繰り返される。又、ＤＶＤプレーヤであれば動作モードの切り替え等に伴うモータの駆動、停止によって負荷の重軽変動が繰り返される。
【００１１】
このような負荷の重軽変動のくり返しが生じると、フライバックトランスの１次側巻き線に直列に接続された制御端子付きのスイッチング半導体素子である前記ＦＥＴのスイッチング周波数が極めて短時間に長短に変動し、この変動によって従来装置では不快なノイズ音が発生することが判明した。
【００１２】
本発明は、この種の擬似共振方式の電源装置において、フライバックトランスの１次側の制御端子付きのスイッチング半導体素子のスイッチング周波数の頻繁な長短変動に起因するノイズ音の発生を防止することを目的とする。
【課題を解決するための手段】
【００１３】
上記した目的を達成するために、本発明の電源装置は、の直流電源の端子間に、フライバックトランスの１次側巻き線と、制御端子付きのスイッチング半導体素子とが直列に設けられ、前記スイッチング半導体素子の通電電流の大きさから検出した負荷の重軽に基づき、前記スイッチング半導体素子をオフからオンに反転するときの前記スイッチング半導体素子の出力端子間電圧の振動のボトムスキップ回数を前記負荷の重軽の逆に可変して決定し、決定したボトムスキップ回数の前記振動の谷を検出したタイミングで前記スイッチング半導体素子をオフからオンに反転して通電する擬似共振方式のスイッチング制御により、前記スイッチング半導体素子を高周波スイッチングし、該高周波スイッチングにより前記フライバックトランスの２次側巻き線に生じた起電力を整流・平滑して定電圧の出力側の直流電源を形成し、該出力側の直流電源を負荷に給電する電源装置において、前記負荷の重軽変動に対する前記ボトムスキップ回数の決定回数の変化を抑制するスキップ変動抑制手段を備えたことを特徴としている（請求項１）。
【００１４】
そして、請求項１に記載の電源装置の前記スキップ変動抑制手段は、高周波スイッチングの毎周期に前記スイッチング半導体素子がオンからオフに変化するときの前記通電電流の大きさから負荷の重軽を検出する負荷検出手段と、負荷の重軽を検出する毎に検出した重軽に応じたボトムスキップ回数をボトムスキップの候補回数として記憶する候補回数設定記憶手段と、該記候補回数設定記憶手段の記憶回数が設定回数に達する毎に、前記候補回数設定記憶手段に記憶された前記設定回数の個数の前記候補回数の多数決処理によってボトムスキップ回数を選択するスキップ回数選択手段と、該スキップ回数選択手段の選択毎に前記振動のボトムスキップ回数を前記スキップ回数選択手段の選択回数に決定するスキップ回数決定手段とを備えることが好ましい（請求項２）。
【００１５】
又、請求項１又は２に記載の電源装置の前記負荷は、プラズマディスプレイ装置、ＤＶＤプレーヤ等の映像機器であることが実用的である（請求項３）。
【発明の効果】
【００１６】
請求項１の発明によれば、スキップ変動抑制手段が負荷の重軽変動に対するボトムスキップ回数の決定回数の変化を抑制するため、負荷が頻繁に重軽変動しても、フライバックトランスの１次側の制御端子付きのスイッチング半導体素子は、オフからオンに反転するときの前記振動のボトムスキップ回数が頻繁には変化せず、そのスイッチング周波数の長短変動が防止される。そのため、前記スイッチング周波数の頻繁な長短変動に起因するノイズ音の発生を防止することができる。
【００１７】
請求項２の発明によれば、負荷検出手段により検出された毎周期の負荷の重軽に応じたボトムスキップ回数がボトムスキップの候補回数として候補回数設定記憶手段に記憶される。
【００１８】
そして、候補回数設定記憶手段が候補回数を設定回数記憶して前記スイッチング半導体素子が設定回数スイッチングする毎に、スキップ回数選択手段が多数決処理によって、候補回数設定記憶手段に記憶された設定回数の個数の候補回数から最も多かった候補回数を選択して次回からのボトムスキップ回数に決定する。
【００１９】
更に、スキップ回数決定手段が前記スイッチング半導体素子をオフからオンに反転するときの前記振動のボトムスキップ回数をスキップ回数選択手段の選択回数に決定する。
【００２０】
この場合、負荷が頻繁に重軽変動しても、軽負荷又は重負荷の状態がある程度継続しない限り、ボトムスキップ回数は前回の重負荷又は軽負荷の決定回数に保持され、負荷の重軽変動に対するボトムスキップ回数の決定回数の変化が抑制される。
【００２１】
したがって、請求項１の発明の効果を奏する、一層具体的な構成を提供することができる。
【００２２】
請求項３の発明によれば、負荷をプラズマディスプレイ装置、ＤＶＤプレーヤ等の映像機器とするため、例えば、画面の明暗が画素単位等毎にくり返し変化するＰＤＰや動作モードの切り替え等に伴うモータの駆動、停止が頻繁に生じるＤＶＤプレーヤ等の負荷の重軽変動に伴う不快なノイズ音の発生が防止され、極めて実用的である。
【発明を実施するための最良の形態】
【００２３】
次に、本発明をより詳細に説明するため、その一実施形態について、図１乃至図５にしたがって詳述する。
【００２４】
図１はＰＤＰの擬似共振方式の電源装置に適用した場合の一例の全体構成の概略の回路結線を示す。図２は図１のスイッチング制御部１の詳細なブロック構成を示す。図３は図２のボトムスキップ説明用の波形図である。図４は図２の全体動作説明用の波形図である。図５は図２の動作説明用のフローチャートである。
【００２５】
図１において、例えば交流１００Ｖの商用電源２がブリッジ整流器３の全波整流、コンデンサ４の平滑により、１００〜２００Ｖ（具体的には１４０Ｖ前後）の入力側の直流電源に変換される。
【００２６】
前記コンデンサ４の両端の前記入力側の直流電源の正（＋）、負（−）の出力端子間に、フライバックトランス５の１次側巻き線５ａ、制御端子付きのスイッチング半導体素子としての電力用のＦＥＴ６の一対の出力端子であるドレインｄ、ソースｓ、抵抗８が直列接続されて１次側巻き線５ａ、ＦＥＴ６が直列に設けられている。尚、ＦＥＴ６のドレインｄ、ソースｓ間には、アノードがソースｓに接続されたバイパス路用のダイオード９が並設されている。
【００２７】
そして、ＦＥＴ６はスイッチング制御部１からゲートｇにハイレベルのゲートパルスＰａが断続的に供給され、この供給の断続に基づくゲートｇのハイレベル、ローレベルによってオン、オフし、例えば５０ｋＨｚ前後の周波数で高周波スイッチングする。
【００２８】
この高周波スイッチングに基づき、ＦＥＴ６がオンしたときは１次側巻き線５ａ、ＦＥＴ６のドレインｄ、ソースｓを電流が流れ、１次巻き線５ａに通電期間に比例したエネルギが蓄積される。又、ＦＥＴ６がオフしたときは前記電流が遮断されることによって１次側巻き線５ａに電圧Ｖ１の逆起電力が発生する。
【００２９】
そして、この逆起電力と前記入力側の直流電源とを直列合成した電圧Ｖ２（＞Ｖ１）の起電力がフライバックトランス５の２次側巻き線５ｂに誘起する。
【００３０】
更に、２次側巻き線５ｂの前記起電力がダイオード１０、コンデンサ１１によって整流・平滑されて電圧ＶＬ（例えば１９５Ｖ）の出力側の直流電源が形成される。
【００３１】
そして、前記出力側の流電源が負荷であるＰＤＰ１２の駆動回路部１２ａに給電され、この給電に基づく駆動回路部１２ａの動作により、ＰＤＰ１２のパネル部１２ｂにテレビ放送の受信画面や録画の再生画面等が再生表示される。
【００３２】
又、前記出力側の直流電源の電圧ＶＬが限流用の抵抗１３、フォトカップラ１４の発光ダイオード１４ａ、停電圧ダイオード１５の直列回路に印加され、フォトカップラ１４の発光ダイオード１４ａとフォトトランジスタ１４ｂにより、電圧ＶＬが電気的に絶縁分離して検出され、その検出出力がスイッチング制御部１に供給される。
【００３３】
次に、スイッチング制御部１は例えば図２に示すように構成され、Ｖｄｓ検出部１ａはＦＥＴ６のドレインｄ、ソースｓ間の電圧Ｖｄｓを検出し、Ｉｄ検出部１ｂはＦＥＴ６のドレイン電流（通流電流）Ｉｄを検出する。又、ＶＬ検出部１ｃはフォトカップラ１４の検出出力によって電圧ＶＬを検出する。
【００３４】
そして、Ｖｄｓ検出部１ａが検出する電圧Ｖｄｓは、ＦＥＴ６がオフするときの１次側巻き線５ａの電圧振動により図３の（ａ）の実線に示す減衰振動する波形であり、図中の＃１、＃２、＃３、…がその振動の１番目、２番目、３番目、…のボトム（谷）を示す。
【００３５】
Ｖｄｓ検出部１ａの電圧Ｖｄｓの検出出力は、波形整形部１ｄにより、図３（ａ）の基準電圧Ｖｓで切り取って矩形波に波形整形された後反転され、同図（ｂ）に示すように電圧Ｖｄｓのボトム＃１、＃２、＃３、…でハイレベルになるパルス列に加工される。
【００３６】
更に、波形整形部１ｄの後段のボトム検出部１ｅにより、前記パルス列の波形の立ち上がり次の立下りまでの略中間のタイミング（簡易には前記波形の立ち上がり又は立下りのタイミング）に各ボトム＃１、＃２、＃３、…の検出パルスＰαを発生してオンタイミングパルス出力部１ｆに出力する。
【００３７】
一方、Ｉｄ検出部１ｂが検出するドレイン電流Ｉｄは、図４（ｂ）のゲートパルスＰａに基づくＦＥＴ６のスイッチングにより、同図（ｃ）に示すようにＦＥＴ６のオン期間Ｔｏｎに鋸歯状に増加し、オン期間Ｔｏｎからオフ期間Ｔｏｆｆへの反転に同期して消失する。このとき、ＰＤＰ１２が重負荷になる程、オン期間Ｔｏｎのドレイン電流Ｉｄが急峻に増加する。
【００３８】
そして、本実施形態においては、負荷の重軽の状態を１段検出するため、Ｉｄ検出部１ｂのドレイン電流Ｉｄの波形の検出出力が本発明の負荷検出手段を形成する負荷検出部１ｇに入力され、該負荷検出部１ｇは予め設定された図４（ｃ）の負荷検出レベルＩｓとドレイン電流Ｉｄのレベルとを、ＦＥＴ６がオンからオフに反転するタイミングで比較し、Ｉｄ≧Ｉｓであれば重負荷、Ｉｄ＜Ｉｓであれば軽負荷と判断し、ＦＥＴ６のスイッチングの毎周期にＰＤＦ１２の負荷としての重軽を検出する。尚、負荷の重軽の状態を複数段階で検出する場合は、負荷検出レベルＩｓに代えて、レベルが異なる複数個の負荷検出レベルが負荷検出部１ｇに設定される。
【００３９】
更に、ボトムスキップの候補回数設定部１ｈが、予め設定された負荷の重軽に対するボトムスキップ回数と負荷検出部１ｇの検出結果とに基づき、例えば、ＰＤＰ１２が重負荷のときはボトムスキップの候補回数を０回、ＰＤＰ１２が軽負荷のときはボトムスキップの候補回数を２回に設定する。
【００４０】
そして、候補回数設定部１ｈが設定した候補回数別に、候補回数別の設定回数計数部１ｉが候補回数設定部１ｈの候補回数の設定回数を計数して記憶する。尚、候補回数設定部１ｈ、設定回数計数部１ｉが、本発明の候補回数設定記憶手段を形成する。
【００４１】
又、候補回数設定部１ｈが候補回数を設定する毎に候補回数の設定回数計数部１ｊが＋１をカウントアップし、候補回数設定部１ｈが候補回数の設定回数を計数する。
【００４２】
更に、設定回数計数部１ｉ、１ｊの計数結果に基づき、例えば設定回数計数部１ｊが１０００回を計数して、ＦＥＴ６が１０００回スイッチングを繰り返す毎に、すなわち、ＦＥＴ６がスイッチング周波数の短期間の変動が生じない程度の設定回数くり返しスイッチングする毎に、本発明のスキップ回数選択手段を形成する多数決処理部１ｋが設定回数計数部１ｉの候補回数別の計数記憶結果から、その１０００回の候補回数のうちの最頻出の候補回数を多数決処理によって選択する。
【００４３】
そして、この選択に基づいて本発明のスキップ回数決定手段を形成するボトムスキップ回数決定部１ｌが前記最頻出の候補回数を次の１０００回のボトムスキップ回数に決定する。
【００４４】
更に、ボトムスキップ回数決定部１ｌの決定回数に基づき、オンタイミングパルス出力部１ｆは、決定回数が０回になる重負荷の１０００回のスイッチング期間には、図３（ｂ）の＃１のボトム検出のタイミングでゲートパルス出力部としてのフリップフロップ１ｍをセットし、そのＱ出力端子からハイレベルのゲートパルスＰａを出力し、決定回数が２回になる軽負荷の１０００回のスイッチング期間には、図３（ｂ）の＃３のボトム検出のタイミングでフリップフロップ１ｍをセットし、そのＱ出力端子からハイレベルのゲートパルスＰａを出力する。
【００４５】
そのため、重負荷のときは、０回のボトムスキップによって＃１のボトムのタイミングでＦＥＴ６がオンし、その電圧Ｖｄｓは図３（ｃ）に示すようになり、軽負荷のときは、２回のボトムスキップによって＃３のボトムのタイミングでＦＥＴ６がオンし、その電圧Ｖｄｓは図３（ｄ）に示すようになる。尚、設定回数計数部１ｊが１０００回を計数して次の１０００回のボトムスキップ回数が決定されると、設定回数計数１ｉ、１ｊは次の計数に備えてリセットクリアされる。
【００４６】
一方、ＶＬ検出部１ｃの検出出力に基づき、オフタイミングパルス出力部１ｎは図４（ｄ）の電圧ＶＬがＦＥＴ６のオンによって図示省略した下限値に低下したときにフリップフロップ１ｍをリセットし、そのＱ出力端子からのゲートパルスＰａの出力をオフする。尚、前記下限値の設定によってＦＥＴ６の標準のスイッチング周波数が定まる。
【００４７】
そして、上述のフリップフロップ１ｍのセット、リセットのくり返しにより、ＰＤＰ１２の画面がめまぐるしく明暗変化して電源装置の負荷が例えばＦＥＴ６のスイッチングの１周期毎に重軽にくり返し変化するような場合には、図４（ｂ）の期間Ｔｘに示すように、ゲートパルスＰａのオン期間Ｔｏｎは前回決定したオン期間Ｔｏｎに引き続き保持され、ＰＤＰ１２の画面が明から暗又はその逆に切り換わってその状態を長時間保ち、電源装置の負荷が例えばＦＥＴ６のスイッチングの数百周期以上連続して変化した軽負荷又は重負荷の状態に保たれるようになったときに初めて、図４（ｂ）の期間Ｔｙに示すように、それ以降のゲートパルスＰａのオン期間Ｔｏｎが前回決定したオン期間Ｔｏｎから変化する。
【００４８】
したがって、負荷であるＰＤＰ１２が頻繁に重軽変動しても、軽負荷又は重負荷の状態がある程度継続しない限り、ＦＥＴ６のスイッチングのボトムスキップ回数が前回の重負荷又は軽負荷の決定回数に保持され、負荷の重軽変動に対するボトムスキップ回数の決定回数の変化が抑制される。そのため、ＰＤＰ１２の画面の明暗が画素単位等毎にくり返し変化する場合等における、負荷の重軽変動に伴う不快なノイズ音の発生が防止される。
【００４９】
尚、図４（ｅ）、（ｆ）、（ｇ）、（ｈ）は比較のための示した従来装置の電圧Ｖｄｓ、ゲートパルスＰｂ、ドレイン電流Ｉｄ、電圧ＶＬを示す。そして、従来装置の場合は、ＦＥＴ６のスイッチング制御部１が、概略、図２の設定部１ｈ、計数部１ｉ、１ｊ、多数決処理部１ｋを省いた構成であり、この場合、ＦＥＴ６の毎周期に負荷の重軽に応じてＦＥＴ６のオン期間Ｔｏｎが長短変化するため、図４（ｆ）からも明らかなように、負荷の重軽変化にしたがって毎周期のゲートパルスＰｂのオン期間Ｔｏｎが長短変化してＦＥＴ６のスイッチング周波数が高低変動し、負荷の重軽変動に伴う不快なノイズ音が発生する。
【００５０】
次に、図２の構成のスイッチング制御部１の各部１ａ〜１ｎは、いわゆるハードウエア回路によって形成してもよいが、マイクロコンピュータのソフトウエア処理によって形成することが小型化及びコストの面からは好ましく、この場合は、スイッチング制御部１が図５のステップＳ１〜Ｓ７の実行をくり返すことにより、前記したように負荷の重軽変動に対するボトムスキップ回数の決定回数の変化を抑制することができる。尚、ステップＳ１により図２のボトムスキップ回数決定部１ｌに０回が初期設定される。又、ステップＳ２、Ｓ３は図２のＩｄ検出部１ｂ、負荷検出部１ｇが実行し、ステップＳ４、Ｓ５は同図の設定回数計数部１ｉが実行し、ステップＳ６は同図の設定回数計数部１ｊが実行し、ステップＳ７は同図の多数決処理部１ｋ、ボトムスキップ回数決定部１ｌが実行する。
【００５１】
以上のように、本実施形態の場合は、スイッチング制御部１に、候補回数設定部１ｈ乃至ボトムスキップ回数決定部１ｌが形成するスキップ変動抑制手段１１を設けたため、ＦＥＴ６を電圧Ｖｄｓのボトムでオンする擬似共振方式の図１の電源装置において、ＦＥＴ６のスイッチング周波数の頻繁な長短変動に起因するノイズ音の発生を防止して電源品質を著しく向上することができる。
【００５２】
そして、本発明は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において上述したもの以外に種々の変更を行なうことが可能であり、例えば、上述の１０００回やＦＥＴのスイッチング周波数は、実験等に基づいてそれより増減した適当な回数、周波数に設定してよいのは勿論である。
【００５３】
又、電源装置の各部の構成は実施形態と異なっていてよいのは勿論であり、例えば、フライバックトランスが３次側巻き線を備え、この３次側巻き線の電圧によりゲートパルスＰａのオフ期間等を規制するようにしてもよい。更に、制御端子付きのスイッチング半導体素子は電力用のバイポーラトランジスタ、ＩＧＢＴ等のＦＥＴ以外のスイッチング半導体素子であってもよいのは勿論である。
【００５４】
次に、電源装置の負荷はＤＶＤプレーヤ、ＤＶＤデコーダやハイドディスクレコーダ等のＰＤＰ１２以外の種々の映像機器であってもよい。
【００５５】
そして、本発明は、種々のタイプの擬似共振方式の電源装置に適用することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態における電源装置の結線図である。
【図２】図１のスイッチング制御部の詳細なブロック図である。
【図３】図２のボトムスキップ説明用の波形図である。
【図４】図２の全体動作説明用の波形図である。
【図５】図２の動作説明用のフローチャートである。
【符号の説明】
【００５７】
１    スイッチング制御部
１ｆ    オンタイミングパルス出力部
１ｇ    負荷検出部
１ｈ    ボトムスキップの候補回数設定部
１ｉ    候補回数別の設定回数計数部
１ｊ    候補回数の設定回数計数部
１ｋ    多数決処理部
１ｌ    ボトムスキップ回数決定部
１ｍ    フリップフロップ
１ｎ    オフタイミングパルス出力部
１１    スキップ変動抑制手段
５    フライバックトランス
５ａ    １次側巻き線
５ｂ    ２次側巻き線
６    ＦＥＴ
１２    ＰＤＰ
【図１】
2008245424.tif 000003
【図２】
2008245424.tif 000004
【図３】
2008245424.tif 000005
【図４】
2008245424.tif 000006
【図５】
2008245424.tif 000007