(57)【要約】【課題】本発明は、飽和電荷量（Ｑｓ）の低下や感度の低下をさせるとこなく、画素サイズの微細化を可能にする固体撮像装置を提供するものである。【解決手段】  本発明に係る固体撮像装置１は、フォトダイオード３とトランジスタからなる画素２０を半導体基板２に形成し、その画素２０を構成するトランジスタを半導体基板の表面に形成すると共に、フォトダイオード３の高濃度領域間で形成されるｐｎ接合部を半導体基板２の内部に設け、かつ、このフォトダイオード３のｐｎ接合部の一部を、半導体基板２表面の形成されたトランジスタの下部に延在するように形成することを特徴とする。【選択図】図１
2008066742.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードとトランジスタからなる画素が半導体基板に形成され、
前記トランジスタが前記半導体基板の表面に形成され、
前記フォトダイオードの高濃度領域間で形成されるｐｎ接合部が前記半導体基板の内部に在り、該フォトダイオードの前記ｐｎ接合部の一部が、半導体基板表面の形成された前記トランジスタの下部に延在するように形成されている
ことを特徴とする固体撮像装置。
【請求項２】
前記画素において、前記フォトダイオードの信号電荷を読み出すための電荷読み出しトランジスタのチャネル部分が、前記半導体基板表面に対して深さ方向に形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記電荷読み出しトランジスタのゲート電極及びゲート絶縁膜の底部が、前記フォトダイオードのｐｎ接合部の深さ以上の深い位置に形成されている
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記電荷読み出しトランジスタと前記フォトダイオードとの接続部に対応するゲート電極が、前記フォトダイオードの中央部分に位置している
ことを特徴とする請求項２記載の固体撮像装置。
【請求項５】
前記電荷読み出しトランジスタの一方の第２導電型のソース・ドレイン領域が、前記フォトダイオードを構成する第２導電型の半導体領域を兼ねている
ことを特徴とする請求項２記載の固体撮像装置。
【請求項６】
イオン注入で形成された前記フォトダイオードを構成する第２導電型の半導体領域と、前記電荷読み出しトランジスタの前記半導体基板表面に形成された他方の第２導電型のソース・ドレイン領域との間の距離で、前記電荷読み出しトランジスタの実効チャネル長が決定される
ことを特徴とする請求項２記載の固体撮像装置。
【請求項７】
前記電荷読み出しトランジスタのゲート電極の周辺部またはゲート電極の底部に対応する部分において、
前記フォトダイオードを構成する第２導電型の半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に、第１導電型または第２導電型の半導体領域が設けられている
ことを特徴とする請求項２記載の固体撮像装置。
【請求項８】
前記フォトダイオードを構成する第１導電型の高濃度半導体領域と、電荷読み出しトランジスタのゲート絶縁膜との間に、前記高濃度半導体領域よりも低濃度の第１導電型の半導体領域で形成されている
ことを特徴とする請求項２記載の固体撮像装置。
【請求項９】
前記電荷読み出しトランジスタのゲート電極の底部に対応する部分において、前記フォトダイオードを構成する第２導電型の半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に、第１導電型または第２導電型の半導体領域が形成され、
前記フォトダイオードを構成する第１導電型の高濃度半導体領域と、電荷読み出しトランジスタのゲート絶縁膜との間に、前記高濃度半導体領域よりも低濃度の第１導電型の半導体領域が形成されている
ことを特徴とする請求項２記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、飽和電荷量（Ｑｓ）の低下や感度の低下をさせることなく、画素サイズの微細化を可能にする固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置として、ＣＭＯＳ型固体撮像素子が知られている。このＣＭＯＳ型固体撮像装置は、フォトダイオードと複数のトランジスタ、いわゆるＭＯＳトランジスタとにより１画素を形成し、複数の画素を所要のパターンに配列して構成される。このフォトダイオードは、受光量に応じた信号電荷を生成し蓄積する光電変換素子であり、複数のＭＯＳトランジスタはフォトダイオードからの信号電荷を転送するための素子である。
【０００３】
図８に、イメージセンサに適用した従来のＣＭＯＳ型固体撮像装置の例を示す。図８は画素の要部を示している。このＣＭＯＳ型固体撮像装置５１は、第１導電型、例えばｐ型のシリコン半導体基板５２の表面側に各画素を区画するための画素分離領域６５を形成し、各区画領域にフォトダイオード５３と複数のＭＯＳトランジスタ、すなわち電荷読み出しトランジスタ５４、リセットトランジスタ５５、アンプトランジスタ５６及び垂直選択トランジスタ（図示せず）の４つのＭＯＳトランジスタが形成されて単位画素６０が構成される。そして、この画素６０が多数個、２次元マトリックス状に配列される。
【０００４】
フォトダイオード５３は、ｐ型半導体基板５２の表面から所要の深さにわたってイオン注入により形成した第２導電型であるｎ型の半導体領域６１［ｎ＋領域６１ａ，ｎ領域６１ｂ］と、このｎ型半導体領域６１の表面に形成した高不純物濃度のｐ型半導体領域（ｐ＋領域）６２とにより形成される。
【０００５】
各ＭＯＳトランジスタ５４、５５、５６は、次のようにして構成される。ｐ型半導体基板５２の表面には、フォトダイオード５３に隣接するように、高不純物濃度のｎ型半導体領域、すなわちｎ＋ソース・ドレイン領域５７、５８、５９がイオン注入により形成される。
電荷読み出しトランジスタ５４は、ｎ＋ソース・ドレイン領域５７と、フォトダイオード５３の表面側の高不純物濃度のｎ＋領域６１ａと、両領域５７及び６１ａ間の基板５２上にゲート絶縁膜７１を介して形成したゲート電極７２とにより構成される。
リセットトランジスタ５５は、ｎ＋ソース・ドレイン領域５７及び５８と、両領域５７及び５８間の基板５２上にゲート絶縁膜７１を介して形成したゲート電極７３とにより構成される。ここで、ｎ＋ソース・ドレイン領域５７は、フローティング・ディフュージョン（ＦＤ）と呼ばれている。
アンプトランジスタ５６は、ｎ型ソース・ドレイン領域５８及び５９と、両領域５８及び５９間の基板５２上にゲート絶縁膜７１を介して形成したゲート電極７４とにより構成される。
垂直選択トランジスタは、図示せざるも同様に、対のソース・ドレイン領域と、その間の基板５２上にゲート絶縁膜を介して形成したゲート電極とにより構成される。
【０００６】
上述した各ＭＯＳトランジスタの回路配線は、後述と同様であるので説明を省略する。なお、各画素のリセットトランジスタ５５とアンプトランジスタ５６を接続するｎ型ソース・ドレイン領域５８は接続導体７５を介して電源配線７６に接続される。さらに、基板５２上には、層間絶縁膜７８を介して電源配線７６を含めた多層の配線７７が形成される。
【０００７】
このＣＭＯＳ型固体撮像装置５１は、半導体基板５２の表面側から光をフォトダイオード５３に入射し、フォトダイオード５３において光電変換して受光量に応じた信号電荷を蓄積するようになされる。
【０００８】
特許文献１の図５においても、上述したような単位画素を構成するフォトダイオード、電荷読み出しトランジスタ、リセットトランジスタ、アンプトランジスタ及び垂直転送トランジスタを同一基板上の同一平面に形成したＭＯＳ型イメージセンサの固体撮像素子が提案されていた（特許文献１、図５参照）。
【特許文献１】特開平１１−１２２５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したＣＭＯＳ型固体撮像装置５１では、多数の画素６０を高集積するために微細化を行っているが、特に各画素領域では同一平面上にフォトダイオード５３や電荷読み出しトランジスタ等の複数のトランジスタを配置するため、平面上の面積が夫々に必要になり、１画素の面積が増大してしまう傾向があった。このため、画素サイズの微細化が困難となり、あるいは、画素サイズを微細化した場合には、フォトダイオード５３の面積が縮小してしまうことにより、飽和電荷量（Ｑｓ）の低下や感度の低下をまねくなどの問題があった。
【００１０】
本発明は、上述の点に鑑み、飽和電荷量（Ｑｓ）の低下や感度の低下をさせるとこなく、画素サイズの微細化を可能にする固体撮像装置を提供するものである。
【課題を解決するための手段】
【００１１】
本発明に係る固体撮像装置は、フォトダイオードとトランジスタからなる画素を半導体基板に形成し、その画素を構成するトランジスタを半導体基板の表面に形成すると共に、フォトダイオードの高濃度領域間で形成されるｐｎ接合部を半導体基板の内部に設け、かつ、このフォトダイオードのｐｎ接合部の一部を、半導体基板表面に形成されたトランジスタの下部に延在するように形成することを特徴とする。
【００１２】
本発明の固体撮像装置の好ましい形態としては、画素において、フォトダイオードの信号電荷を読み出すための電荷読み出しトランジスタのチャネル部分を、半導体基板表面に対して深さ方向に形成することが適当である。
本発明の固体撮像装置の好ましい形態としては、電荷読み出しトランジスタのゲート電極及びゲート絶縁膜の底部を、フォトダイオードのｐｎ接合部の深さ以上の深い位置に形成することが適当である。
【００１３】
本発明の固体撮像装置の好ましい形態としては、電荷読み出しトランジスタとフォトダイオードとの接続部に対応するゲート電極を、フォトダイオードの中央部分に位置させることが適当である。
本発明の固体撮像装置の好ましい形態としては、電荷読み出しトランジスタの一方の第２導電型のソース・ドレイン領域を、フォトダイオードを構成する第２導電型の半導体領域に兼ねさせることが適当である。
【００１４】
本発明の固体撮像装置の好ましい形態としては、イオン注入で形成されたフォトダイオードを構成する第２導電型の半導体領域と、電荷読み出しトランジスタの半導体基板表面に形成された他方の第２導電型のソース・ドレイン領域との間の距離で、電荷読み出しトランジスタの実効チャネル長を決定することが適当である。
本発明の固体撮像装置の好ましい形態としては、電荷読み出しトランジスタのゲート電極の周辺部またはゲート電極の底部に対応する部分において、フォトダイオードを構成する第２導電型の半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に、第１導電型または第２導電型の半導体領域を設けることが適当である。
【００１５】
本発明の固体撮像装置の好ましい形態としては、フォトダイオードを構成する第１導電型の高濃度半導体領域と、電荷読み出しトランジスタのゲート絶縁膜との間に前記高濃度半導体領域よりも低濃度の第１導電型の半導体領域を形成することが適当である。
【００１６】
本発明の固体撮像装置の好ましい形態としては、電荷読み出しトランジスタのゲート電極の底部に対応する部分において、フォトダイオードを構成する第２導電型の半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に、第１導電型または第２導電型の半導体領域を形成し、フォトダイオードを構成する第１導電型の高濃度半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に、高濃度半導体領域よりも低濃度の第１導電型の半導体領域を形成することが適当である。
【発明の効果】
【００１７】
本発明の固体撮像装置によれば、フォトダイオードの高濃度領域間で形成されるｐｎ接合部が、一部半導体表面に形成されたトランジスタの下部に延在するように、半導体基板の内部に設けることにより、画素面積を縮小してもフォトダイオードの面積を大きく維持することができる。従って、飽和電荷量（Ｑｓ）や感度を低下させずに画素サイズを微細化することができる。
【００１８】
画素において、電荷読み出しトランジスタのチャネル部分を半導体基板表面に対して深さ方向に形成することにより、トランジスタとフォトダイオードを上下に重なるように立体的に形成することができ、フォトダイオードの面積を大きくして画素サイズの微細化を実現することが可能になる。
電荷読み出しトランジスタのゲート電極及びゲート絶縁膜の底部を、フォトダイオードのｐｎ接合部の深さ以上の深い位置に形成することにより、チャネル部分がフォトダイオードとソース・ドレイン領域間に確実に形成され、電荷読み出しトランジスタの動作を確実にすることができる。
【００１９】
電荷読み出しトランジスタのゲート電極を、フォトダイオードの中央部分に位置して形成することにより、フォトダイオードの周辺とゲート電極との距離が同じにすることができ、フォトダイオードの全ての信号電荷を転送残りなく効率よく電荷読み出しトランジスタへ転送することができる。
電荷読み出しトランジスタの一方の第２導電型のソース・ドレイン領域が、フォトダイオードを構成する第２導電型の半導体領域と兼ねていることにより、電荷読み出しトランジスタの実効チャネル長を決定することができる。
【００２０】
イオン注入で形成されたフォトダイオードの第２導電型の半導体領域と、電荷読み出しトランジスタの基板表面に形成された他方の第２導電型のソース・ドレイン領域との間の距離で、電荷読み出しトランジスタの実効チャネル長が決定されるので、電荷読み出しトランジスタのゲート電極の底部位置に多少のばらつきがあっても、実効チャネル長の変動がなく、信頼性の高い固体撮像装置を提供するこができる。
電荷読み出しトランジスタのゲート電極の周辺部またはゲート電極の底部に対応する部分において、フォトダイオードの第２導電型の半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に第１導電型または第２導電型の半導体領域を設けることにより、フォトダイオードの欠陥などによるリーク電流の発生を抑制することができる。
【００２１】
フォトダイオードの第１導電型の高濃度半導体領域とゲート絶縁膜との間にこの高濃度半導体領域より低濃度の第１導電型の半導体領域を形成することにより、フォトダイオードの電荷蓄積容量を保持しつつ、電荷読み出しトランジスタでの信号電荷の転送を容易にすることができる。
【００２２】
電荷読み出しトランジスタのゲート電極の底部に対応する部分において、フォトダイオードの第２導電型の半導体領域と電荷読み出しトランジスタのゲート絶縁膜との間に第１導電型または第２導電型の半導体領域を形成することにより、フォトダイオードの欠陥などによるリーク電流の発生を抑制することができる。また、フォトダイオードの第１導電型の高濃度半導体領域とゲート絶縁膜との間にこの高濃度半導体領域より低濃度の第１導電型の半導体領域を形成することにより、フォトダイオードの電荷蓄積容量を保持しつつ、電荷読み出しトランジスタでの信号電荷の転送を容易にすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態を説明する。
図２に、本発明に係る固体撮像装置、すなわちＣＭＯＳ型固体撮像装置に適用される単位画素の等価回路の一実施の形態を示す。このＣＭＯＳ型固体撮像装置の単位画素２０は、図２に示すように、フォトダイオード３と、４つのＭＯＳトランジスタ、すなわち電荷読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６及び垂直選択トランジスタ７とで構成される。そして、フォトダイオード３が電荷読み出しトランジスタ４の一方の主電極に接続され、電荷読み出しトランジスタ４の他方の主電極がリセットトランジスタ５の一方の主電極に接続される。リセットトランジスタ５の他方の主電極がアンプトランジスタ６の一方の主電極に接続されると共に、アンプトランジスタ６の他方の主電極が垂直選択トランジスタ７の一方の主電極に接続される。
【００２４】
また、電荷読み出しトランジスタ４とリセットトランジスタ５の接続中点に対応するＦＤ（フローティング・ディフージョン）がアンプトランジスタ６のゲート電極に接続される。リセットトランジスタ５とアンプトランジスタ６の接続中点が、電源Ｖｄｄからの電源配線８に接続される。さらに、垂直選択トランジスタ７の他方の主電極が、垂直信号線９に接続される。垂直信号線９と水平信号線（図示せず）との間に水平選択トランジスタ１７が接続される。
そして、電荷読み出しトランジスタ４のゲート電極には垂直読み出しパルスφＴＧが印加され、リセットトランジスタ５のゲート電極にはリセットパルスφＲが印加され、垂直選択トランジスタ７のゲート電極には垂直選択パルスφＳＥＬが印加される。
【００２５】
このような単位画素２０が多数個、２次元マトリクス状に配列されてＣＭＯＳ型固体撮像装置が構成される。
【００２６】
この単位画素２０においては、光電変換によってフォトダイオード４に信号電荷が蓄積される。電荷読み出しトランジスタ４のゲート電極に垂直読み出しパルスφＴＧが印加されることにより、電荷読み出しトランジスタ４が導通し、フォトダイオード３の信号電荷がＦＤに転送されることで、ＦＤの電位が変化する。このＦＤの信号電圧がアンプトランジスタ６のゲート電極に印加され、アンプトランジスタ６によって信号電流に変換される。一方、垂直選択トランジスタ７のゲート電極に垂直選択パルスφＳＥＬが印加されることによって垂直選択トランジスタ７が導通し、信号電流が垂直信号線９に現れる。この信号電流は、水平選択パルスにより水平選択トランジスタ１７を経て、水平信号線に流れ、出力部から出力される。
【００２７】
次に、図１を用いて、本発明に係る固体撮像装置、すなわちＣＭＯＳ型固体撮像装置の一実施の形態を説明する。なお、本例は図２に示す１フォトダイオード、４トランジスタからなる単位画素２０を備えたＣＭＯＳ型固体撮像装置に適用しているが、これに限らず、ＭＯＳトランジスタの数を異にした他の単位画素を備えたＣＭＯＳ型固体撮像装置にも適用できる。
【００２８】
図１は、画素の要部を示しており、単位画素ではフォトダイオード３と、３つのＭＯＳトランジスタである電荷読み出しトランジスタ４、リセットトランジスタ５及びアンプトランジスタ６との構成部分を表している。
本実施の形態に係るＣＭＯＳ型固体撮像装置１は、第１導電型、例えばｐ型のシリコン半導体基板２の表面側に各画素を区画するための画素分離領域２５を形成し、各区画領域にフォトダイオード３と複数のＭＯＳトランジスタ、本例では電荷読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６及び垂直選択トランジスタ（図示せず）の４つのＭＯＳトランジスタを形成して単位画素２０が構成される。この画素６０が多数個、２次元マトリックス状に配列される。画素分離領域２５は、例えばフィールド絶縁膜（ＳｉＯ２膜）で形成される。
【００２９】
そして、本実施の形態においては、特に、半導体基板２の表面に複数のＭＯＳトランジスタ、すなわち電荷読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６及び垂直選択トランジスタ（図示せず）が形成され、フォトダイオード３がこれら電荷読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６及び垂直選択トランジスタ（図示せず）の下方に位置するように、半導体基板２の内部に形成される。このとき、フォトダイオード３の信号電荷を読み出すための電荷読み出しトランジスタ４のチャネル部分が、半導体基板２の表面に対して深さ方向、好ましくは垂直方向に形成される。
【００３０】
フォトダイオード３は、基板２の表面側に形成した高不純物濃度のｐ型半導体領域（ｐ+ 領域）１２と、これに接して基板２の裏面側に向かう深さ方向に形成された高濃度不純物領域（ｎ+ 領域）１１Ａ及び低不純物濃度領域（ｎ領域）１１Ｂからなるｎ型半導体領域１１とにより構成される。フォトダイオード３の主たるｐｎ接合ｊは、ｐ＋領域１２とｎ＋領域１１Ａで形成される。従って、このｐｎ接合ｊは、半導体基板２内部に在って、一部のｐｎ接合が上記ＭＯＳトランジスタの下部に延在するように形成される。この場合、図１で明らかなように、基板表面側から見たときには、フォトダイオード３は画素分離領域で区画された隣り合う単位画素２０、２０の領域に跨がって形成される。基板裏面側から見たときには、フォトダイオード３の領域が単位画素２０の領域に対応する。
【００３１】
電荷読み出しトランジスタ４においては、半導体基板２の表面に高不純物濃度のｎ型半導体領域、いわゆるｎ＋ソース・ドレイン領域１４が形成され、また、ｎ＋ソース・ドレイン領域１４に接するように、半導体基板２の表面からフォトダイオード３の例えばｐｎ接合ｊより深い位置に溝部１８が形成される。すなわち、ｐｎ接合部ｊを超えてｎ＋領域１１Ａ内部に達する深さ方向、好ましくは基板面に対して垂直方向の溝部１８が形成される。この溝部１８内壁に、ｎ＋ソース・ドレイン領域１４とフォトダイオード３のｎ＋領域１１Ａ間に渡るようにゲート絶縁膜（例えばシリコン酸化膜等）１０が形成され、このゲート絶縁膜１０上に溝部１８を埋め込む柱状のゲート電極１９が形成される。これによって、電荷読み出しトランジスタ４のチャネル部２１は、溝部１８の内壁に対応して半導体基板面に対して深さ方向、好ましくは垂直方向に形成される。なお、ゲート電極１９及びゲート絶縁膜１０の底部は、フォトダイオード３のｐｎ接合部ｊの深さ位置に対応して形成するようにしても良い。
【００３２】
さらに、電荷読み出しトランジスタ４のゲート電極１９の底部を含む下部周辺部に対応した部分において、フォトダイオード３を構成するｎ＋領域１１Ａとゲート絶縁膜１０との間に、ｐ＋半導体領域１２より低不純物濃度のｐ型半導体領域（ｐ−領域）またはｎ型半導体領域（ｎ−領域）１３ａ、本例ではｐ−領域が形成される。また、フォトダイオード３を構成する高不純物濃度のｐ型半導体領域（ｐ＋領域）１２において、ゲート絶縁膜１０の近傍部分１３ｂが、低不純物濃度のｐ型領域（ｐ−領域）として形成される。この場合、ｐ−領域１３ａとｐ−領域１３ｂは同じ濃度で形成することができる。
【００３３】
そして、一方のｎ＋ソース・ドレイン領域１４と、他方のｎ＋ソース・ドレイン領域を兼ねるフォトダイオード３のｎ＋領域１１Ａと、ゲート電極１９とにより、電荷読み出しトランジスタ４が構成される。このｎ＋ソース・ドレイン領域１４は、ＦＤ（フローティング・ディフュージョン）となる。
【００３４】
ここで、フォトダイオード３で光電変換され蓄積された信号電荷の全てを、効率よく電荷読み出しトランジスタ４へ読み出す必要がある。このために、電荷読み出しトランジスタ４とフォトダイオード３の接続部に対応した電荷読み出しトランジスタ４のゲート部、すなわちゲート電極１９は、図１に示すように、フォトダイオード３の周辺からの距離が同程度となる中央部分に形成することが望ましい。図１では、ゲート電極１９がゲート絶縁膜１０を介してソース・ドレイン領域１４と画素分離領域２５に接するように形成される。
【００３５】
また、上記のｎ＋ソース・ドレイン領域１４と同時に、ｐ型半導体基板２の他の表面に高不純物濃度のｎ型半導体領域、すなわちｎ＋ソース・ドレイン領域１５、１６が形成される。
そして、リセットトランジスタ５は、ｎ＋ソース・ドレイン領域１４、１５と、両ｎ＋ソース・ドレイン領域１４及び１５間のｐ型半導体基板２上にゲート絶縁膜１０を介して形成したゲート電極２４とのよって構成される。また、アンプトランジスタ６は、ｎ＋ソース・ドレイン領域１５、１６と、両ｎ＋ソース・ドレイン領域１５及び１６間のｐ型半導体基板２上にゲート絶縁膜１０を介して形成したゲート電極２４とによって構成される。垂直選択トランジスタ７（図２参照）も、図示せざるも同様に、対のｎ+ ソース・ドレイン領域とその間のｐ型半導体基板２上にゲート絶縁膜１０を介して形成したゲート電極とによって構成される。
【００３６】
上述した各ゲート電極１９、２３、２４は、例えばポリシリコン膜で形成することができる。また、接続導体２９及び配線２７、２８等も例えばポリシリコン膜で形成することができる。
【００３７】
各ＭＯＳトランジスタ４〜６、垂直選択トランジスタ等を形成した半導体基板２上には、層間絶縁膜２６を介して電源配線２８を含む多層の配線２７が形成される。多層配線のうちの、電源配線２８は、各画素のＦＤ（フローティング・ディフュージョン）となるｎ+ソース・ドレイン領域１４に接続導体２９を介して接続される。
【００３８】
上述の実施の形態では、電荷読み出しトランジスタ４のゲート電極１９の底部を含む下部周辺部に対応した部分において、フォトダイオード３を構成するｎ＋領域１１Ａとゲート絶縁膜１０との間に、低不純物濃度のｐ型半導体領域（ｐ−領域）１３ａを形成した。しかし、その他、図３に示すように、電荷読み出しトランジスタ４のゲート電極１９の底部に対応した部分のみにおいて、フォトダイオード３を構成するｎ＋領域１１Ａとゲート絶縁膜１０との間に、低不純物濃度のｐ型半導体領域（ｐ−領域）１３ｃを形成することもできる。
【００３９】
上述したＣＭＯＳ型固体撮像装置１においては、半導体基板２の裏面より光Ｌを入射し、この光Ｌをフォトダイオード３で受光するようになされる。なお、図示せざるも、半導体基板２の裏面には、カラーフィルター、その上の各画素２０に対応した位置にオンチップマイクロレンズ等が形成される。
【００４０】
次に、図４〜図７を用いて、上述したＣＭＯＳ型固体撮像装置１の製造方法、特にフォトダイオード３、電荷読み出しトランジスタ４を含む要部の製法の実施の形態を説明する。
先ず、図４Ａに示すように、ｐ型半導体基板２の各画素形成領域の所要の深さ位置に、フォトダイオード３となるｎ型半導体領域（ｎ+ 領域１１Ａ，ｎ領域１１Ｂ）１１と、ｐ型半導体領域、すなわち中央のｐ−領域１３ｂとこれを挟む両側のｐ＋領域１２をイオン注入により選択的に形成する。
次に、図４Ｂに示すように、ｐ−領域１３ｂの中央部分に対応して基板２の表面からｎ＋領域１１Ａ内に達するように、基板深さ方向、好ましくは垂直方向に柱状の溝部１８を、例えば選択エッチングにより形成する。次いで、柱状の溝部１８の内壁面及び基板２の表面にＣＶＤ法あるいは熱酸化法により、ゲート絶縁膜（例えばシリコン酸化膜）１０を成膜する。
【００４１】
次に、図５Ｃに示すように、低濃度のｐ型不純物を例えば斜めイオン注入により導入して、フォトダイオード３のｎ+領域１１Ａの、溝部１８の底部を含む下部周辺部に対応する部分にｐ−領域１３ａを形成する。
次に、図６Ｄに示すように、溝部１８内が埋まるように基板表面全面に例えばポリシリコン膜３１を堆積し、ゲート電極を形成する領域上にレジストマスク３２を形成する。
【００４２】
次に、図７Ｅに示すように、レジストマスク３２を介してポリシリコン膜３１をパターニングして溝部１８内に埋め込まれた柱状のゲート電極１９を形成する。
次に、図７Ｆに示すように、画素分離領域２５、各ＭＯＳトランジスタのｎ+ソース・ドレイン領域１４、１５及び１６をイオン注入により形成する。次いで、他のポリシリコン膜によるゲート電極２３、２４を形成する。ゲート電極１９、２３、２４等は同時に形成することができる。
また、各ＭＯＳトランジスタを形成した後、溝部１８を形成して柱状のゲート電極１９を形成することも可能である。
【００４３】
この製法では、電荷読み出しトランジスタ４を形成する前に、フォトダイオード３をイオン注入により形成するので、溝部１８の形成ばらつきがあっても、容易かつ正確に実効ゲート長ｄを決定することができる。すなわち、フォトダイオード３を構成するｎ+領域１１Ａと、電荷読み出しトランジスタ４のｎ+ソース・ドレイン領域１４の底部間の距離により、実効ゲート長ｄが決定される。
【００４４】
上述の本実施の形態に係るＣＭＯＳ型固体撮像装置によれば、画素領域２０においてフォトダイオード３が、基板表面に形成された複数のＭＯＳトランジスタ、例えば読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６、垂直転送トランジスタ（図示せず）等の下部に位置するように立体的に配置されるので、フォトダイオード３の面積を大きくしながら、画素面積を縮小することができる。すなわち、フォトダイオードの面積が大きくなり、かつ受光が基板裏面から行われるので、飽和電荷量（Ｑｓ）、感度低下させることなく画素サイズの微細化を図ることができる。
【００４５】
フォトダイオード３からの電荷の読み出しは、半導体基板２の表面に対して深さ方向、好ましくは垂直方向にチャネル部２１が形成された電荷読み出しトランジスタ４により実現することができる。また、電荷読み出しトランジスタ４のゲート電極１９をフォトダイオード３中央部に位置させることで、フォトダイオード３の全域の信号電荷をチャネル部２１を通して電荷読み出しトランジスタ４へ効率良く読み出すことができる。従って、電気的にフォトダイオード３からの電荷の読み出しが容易となる。
【００４６】
電荷読み出しトランジスタ４のｎ+ソース・ドレイン領域１４が、フォトダイオード３を構成するｎ+領域１１Ａと兼ねていることにより、電荷読み出しトランジスタ４の実効チャネル長ｄを決定することができる。
電荷読み出しトランジスタ４のゲート電極１９及びゲート絶縁膜１０の底部を、フォトダイオード３のｐｎ接合部ｊの深さと同じ位置またはｐｎ接合部ｊより深い位置に形成することにより、チャネル部分２１がフォトダイオード３とｎ+ ソース・ドレイン領域１４間に確実に形成され、電荷読み出しトランジスタ４の動作を確実にすることができる。
【００４７】
また、フォトダイオード３のｎ＋領域１１Ａが電荷読み出しトランジスタ４の他方のｎ＋ソース・ドレイン領域を兼ね、さらに電荷読み出しトランジスタ４の柱状のゲート電極１９の株をフォトダイオード３のｐｎ接合部ｊの位置よりも深く延在させること、フォトダイオード３の、形成後に電荷読み出しトランジスタ４を形成することで、電荷読み出しトランジスタ４の実効ゲート長ｄをフォトダイード３のｎ＋領域１１Ａの深さ位置で決定することができる。
【００４８】
すなわち、溝部１８の形成のばらつきがあっても正確な実効ゲート長ｄを決定できる。電荷読み出しトランジスタ４のゲート絶縁膜１０とフォトダイオード３のｎ＋領域１１Ａとの間にｐ−領域１３ａを設けることで、フォトダイオード３の欠陥などによるリーク電流の発生を抑制することができる。さらに、電荷読み出しトランジスタ４のゲート絶縁膜１０とフォトダイオード３のｐ＋半導体領域１２との間にｐ−領域１３ｂを設けることで、フォトダイード３の電荷蓄積容量を保持しつつ、電荷読み出しトランジスタ４での電荷の転送を容易にすることが可能となる。
【００４９】
本発明の固体撮像装置の好ましい形態としては、半導体基板の裏面から光をフォトダイオードに入射することが適当である。
半導体領域の裏面から光をフォトダイオードに入射するようにしたことにより、フォトダイオードの面積が大きいことと相俟って、飽和電荷量や感度を低下させることなく、画素サイズの微細化を図ることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明に係る固体撮像装置の一実施の形態を示す断面図である。
【図２】本発明に係る固体撮像装置の単位画素の一実施の形態を示す等価回路である。
【図３】本発明に係る固体撮像装置の他の実施の形態を示す要部である。
【図４】Ａ，Ｂ  本発明に係る固体撮像装置の製造方法の一実施の形態を示す工程図である。
【図５】Ｃ  本発明に係る固体撮像装置の製造方法の一実施の形態を示す工程図である。
【図６】Ｄ  本発明に係る固体撮像装置の製造方法の一実施の形態を示す工程図である。
【図７】Ｅ，Ｆ  本発明に係る固体撮像装置の製造方法の一実施の形態を示す工程図である。
【図８】従来の固体撮像装置の要部の断面図である。
【符号の説明】
【００５１】
１・・ＣＭＯＳ型固体撮像装置、２・・半導体基板、３・・フォトダイオード、４・・電荷読み出しトランジスタ、５・・リセットトランジスタ、６・・アンプトランジスタ、７・・垂直選択トランジスタ、８・・電源配線、９・・垂直信号線、１０・・ゲート絶縁膜、１１・・ｎ型半導体領域、１２・・高不純物濃度のｐ型半導体領域（ｐ＋領域）、１４・・ｎ＋ソース・ドレイン領域、１５、１６・・ｎ＋ソース・ドレイン領域、１７・・水平選択トランジスタ、１８・・溝部、１９，２３、２４・・ゲート電極、２０・・単位画素、２１・・チャネル部、２５・・画素分離領域、２６・・層間絶縁膜、２７、２８・・配線、２９・・接続導体、３２・・レジストマスク、６０・・画素、５１・・ＣＭＯＳ型固体撮像装置、５２・・シリコン半導体基板、５３・・フォトダイオード、５４・・電荷読み出しトランジスタ、５５・・リセットトランジスタ、５６・・アンプトランジスタ、５７、５８、５９・・ｎ＋ソース・ドレイン領域、６１・・ｎ型の半導体領域、６２・・ｐ型半導体領域、７４・・ゲート電極、７５・・接続導体、７６・・電源配線、７７・・多層の配線、７８・・層間絶縁膜
【図１】
2008066742.tif 000003
【図２】
2008066742.tif 000004
【図３】
2008066742.tif 000005
【図４】
2008066742.tif 000006
【図５】
2008066742.tif 000007
【図６】
2008066742.tif 000008
【図７】
2008066742.tif 000009
【図８】
2008066742.tif 000010