(57)【要約】【課題】大形化を招くことなく全体の損失を低減できるスイッチング回路を得る。【解決手段】主及び従ＭＯＳＦＥＴ１ａ，３ａがそのボディダイオード２ａ，４ａが逆直列になるようにして直列に接続された直列回路に対して並列に外付けダイオード５が接続されている。主及び従ＭＯＳＦＥＴ１ａ，３ａはソース端子ｓ同士、ゲート端子ｇ同士が接続され、ボディダイオード２ａと同極性に外付けダイオード５が接続されるとともに、駆動回路６ａにより主及び従ＭＯＳＦＥＴ１ａ，３ａが同時にスイッチング制御される。主ボディダイオード２ａに環流する電流は従ボディダイオード４ａによって遮断されるので、環流電流は及びリカバリ電流はともに外付けダイオード５に流れることになるが、高性能な外付けダイオード５を自由に選択でき、全体の損失を低減できる。【選択図】図１
2008289232.tif 000002
【特許請求の範囲】
【請求項１】
開閉される主回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２の主スイッチング素子が上記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、上記直列回路に上記第１の主スイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、上記第１及び第２の主スイッチング素子をほぼ同じタイミングで開閉制御する制御信号を上記制御信号用端子に与える制御手段とを備えたスイッチング回路。
【請求項２】
上記第１及び第２の主スイッチング素子の制御信号用端子は共通に接続されたものであり、上記制御手段は上記共通に接続された上記御信号用端子に上記制御信号を与えるものであることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
上記第２の主スイッチング素子の主開閉端子間耐電圧は、上記第１の主スイッチング素子の主開閉端子間耐電圧よりも低いものであることを特徴とする請求項１に記載のスイッチング回路。
【請求項４】
上記制御手段は、上記外付けダイオードに順方向電流が流れている期間中に、上記第１及び第２のスイッチング素子をともに閉路するように上記制御信号を与えるものであることを特徴とする請求項１に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボディダイオードを有する主スイッチング素子を組合せて構成されるスイッチング回路に関する。
【背景技術】
【０００２】
従来のスイッチング回路では、複数のＭＯＳＦＥＴを直列に接続し、各々のＭＯＳＦＥＴに構造上寄生するボディダイオードによって負荷から回生される電流を環流していた（例えば、特許文献１参照）。
【０００３】
また、従来のスイッチング回路では、環流用ダイオードに逆電圧印加回路を別途設けてダイオードを低電圧でリカバリさせ、損失を低減していた（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開２００７−０１４０５９号公報（段落番号００１２、００１３、００３３及び図１）
【特許文献２】特開２００６−１４１１６７号公報（段落番号００１５及び図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなスイッチング回路では正ラインと負ラインとの間に、複数のＭＯＳＦＥＴを含む直列回路が接続されており、負荷からの回生電流は、これらＭＯＳＦＥＴのボディダイオードを通して環流している。通常、何れか一方のＭＯＳＦＥＴがオフすると、他方のＭＯＳＦＥＴのボディダイオードに電流が環流し、環流電流によって他方のボディダイオードが導通している期間にもう一方のＭＯＳＦＥＴが再びオンすると、他方のボディダイオードにはリカバリ電流が流れることによるリカバリ損失、リカバリノイズが発生する。
【０００６】
ＭＯＳＦＥＴとして、そのボディダイオードのリカバリ速度が速いものを用いれば上記問題は解決されるが、ボディダイオードはＭＯＳＦＥＴの構成上生じる寄生ダイオードであって、寄生ダイオードのリカバリ速度を速くすることは製造上、コスト上ともに困難である。
【０００７】
また、他方のボディダイオードが非導通の期間にもう一方のＭＯＳＦＥＴをオンさせれば上記リカバリ電流は流れずリカバリ損失も、リカバリノイズも発生しないが、環流電流を検出するための電流センサーやＭＯＳＦＥＴの制御回路が必要になるので、部品点数が増加しスイッチング回路の信頼性が低下するとともにスイッチング回路が大型化し、また、高コストとなる。また、オン時間の制御に制約を生じるため、スイッチング回路の効率が低下するとともに、負荷の駆動制御にも支障をきたす。
【０００８】
さらに、ボディダイオードのリカバリ時の逆方向印加電圧が小さければリカバリ損失も低くなるが、ボディダイオードのリカバリ直前に逆電圧を印加するためには、スイッチング回路ごとに大電流、高速応答の電源回路が必要となり、コスト高となる。
【０００９】
この発明は上記のような問題点を解決するためになされたものであり、大形化を招くことなく損失を低減できるスイッチング回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係るスイッチング回路においては、開閉される主回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２の主スイッチング素子が上記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、上記直列回路に上記第１の主スイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、上記第１及び第２の主スイッチング素子をほぼ同じタイミングで開閉制御する制御信号を上記制御信号用端子に与える制御手段とを備えたものである。
【発明の効果】
【００１１】
この発明に係るスイッチング回路においては、開閉される主回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２の主スイッチング素子が上記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、上記直列回路に上記第１の主スイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、上記第１及び第２の主スイッチング素子をほぼ同じタイミングで開閉制御する制御信号を上記制御信号用端子に与える制御手段とを備えたものであるので、第１の主スイッチング素子のボディダイオードに環流する電流を第２の主スイッチング素子のボディダイオードによって遮断でき、環流電流は外付けダイオードに流れ、リカバリ電流もまた外付けダイオードに流れるので、ボディダイオードよりも高性能な外付けダイオードを自由に選択でき、高性能な外付けダイオードの使用することにより大形化を招くことなく全体の損失を低減できる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１及び図２は、この発明を実施するための実施の形態１を示すものであり、図１はこの発明のスイッチング回路を用いた三相インバータ回路の構成を示す構成図、図２は動作を説明するための要部抽出図である。図１において、三相インバータ回路は、本発明に係る６つのスイッチング回路８（以下、説明及び図において個別に区別を要するときは符号８ａ〜８ｆを付して区別し、共通的に表すときは単にスイッチング回路８と称する、スッイチング回路の構成要素についても同じ）を三相ブリッジに構成したものである。第１の主スイッチング素子である主ＭＯＳＦＥＴ１は、主回路開閉端子であるドレイン端子ｄとソース端子ｓと、制御信号用端子であるゲート端子ｇと、主ＭＯＳＦＥＴ１に寄生する主ボディダイオード２を有する。第２の主スイッチング素子である従ＭＯＳＦＥＴ３は、主回路開閉端子であるドレイン端子ｄとソース端子ｓと、ゲート端子ｇと、従ＭＯＳＦＥＴ３に寄生する従ボディダイオード４を有する。
【００１３】
スイッチング回路８は、主ＭＯＳＦＥＴ１と従ＭＯＳＦＥＴ３とがそのボディダイオード３とボディダイオード４とが逆極性になるようにして直列に接続されるとともに、各ソース端子ｓ同士及びゲート端子ｇ同士が接続されている。また、直列に接続された主及び従両ＭＯＳＦＥＴ１，３の直列回路に並列に接続された外付けダイオード５を有する。外付けダイオード５は、カソードｋが主ＭＯＳＦＥＴ１のドレイン端子ｄに、アノードａが従ＭＯＳＦＥＴ３のドレイン端子ｄに接続されて、ボディダイオード２と同極性（同じ導通方向）になるようにして接続されている。制御回路としての駆動回路６が各ソース端子ｓの電位を基準として各ゲート端子ｇに制御信号としての開閉信号を与え開閉制御する。コンデンサ７は正ラインＰと負ラインＮの間に接続され、主及び従ＭＯＳＦＥＴ１，３のスイッチングによって生じる高周波電流をバイパスしている。
各スイッチング回路８は、正ラインＰと負ラインＮの間に直列に接続された３組のハーフブリッジを構成し、各ハーフブリッジの中性点Ｏに負荷モータ９が接続されている。
【００１４】
次に動作について説明する。図２は、スイッチング回路８の動作についての説明を簡素化するためにスイッチング回路８ａ，８ｄで構成される一組のハーフブリッジを抜き出したものである。図２において、今、スイッチング回路８ａの主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａが共にオフし、また、スイッチング回路８ｄの主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄも共にオフしており、負荷からの環流電流Ｊ２が、負ライン側の外付けダイオード５ｄを介して流れているとする。
このとき、負ライン側のスイッチング回路８ｄの主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄはオフしているために主ＭＯＳＦＥＴ１ｄのボディダイオード２ｄは導通することはない。
【００１５】
ここで、負荷からの順方向電流としての環流電流Ｊ２が負ライン側の外付けダイオード５ｄを介して流れている期間中に、主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａがともにオンすると、負荷への電流は環流電流Ｊ２から順電流Ｊ１に転流すると同時に外付けダイオード５ｄのリカバリ特性によって、外付けダイオード５の導通方向とは逆向きのリカバリ電流Ｊ３が流れる。主ボディダイオード２ｄには従ＭＯＳＦＥＴ３ｄによって遮断され一切の電流が流れていないのでリカバリは生じず、従ってボディダイオードのリカバリ電流Ｊ４も流れない。主ＭＯＳＦＥＴ１ａの寄生ダイオードである主ボディダイオード２ａに環流する電流を、従ＭＯＳＦＥＴ３ａの寄生ダイオードである従ボディダイオード４ａによって遮断するので、環流電流は外付けダイオード５に流れ、リカバリ電流もまた外付けダイオード５に流れることになる。
【００１６】
外付けダイオード５を流れるリカバリ電流Ｊ３は外付けダイオード５ｄにリカバリ損失を生じさせるが、外付けダイオード５ｄに使用するダイオードの特性は主ＭＯＳＦＥＴ１ｄの特性に関係なく設定することができ、主ボディダイオード２ｄと比較して高性能なすなわち十分に高速、かつ、ソフトリカバリ特性を有するダイオードを選択することが可能になり、環流電流を検出するための電流センサーやＭＯＳＦＥＴの制御回路を必要としないので大型化を招くことなくリカバリ損失やリカバリノイズを抑制することができる。また、２つのスイッチング素子である主及び従ＭＯＳＦＥＴ１ｄ及び３ｄを直列に接続して使用する際に、一方はスイッチング素子である従ＭＯＳＦＥＴ３ｄは通常の性能のものを使用することができる。
以上、スイッチング回路８ｄについて説明したが、スイッチング回路８ａ〜８ｃ、スイッチング回路８ｅ，８ｆにおいても同様の動作となる。
【００１７】
ここで、一般にＭＯＳＦＥＴの寄生ダイオードはリカバリが速く特性の良いダイオードが得られないので、主ＭＯＳＦＥＴ１ｄの主ボディダイオード２ｄでリカバリが発生すると、リカバリ損失は極めて大きくなる。
従ＭＯＳＦＥＴ３ｄを使用せず、従ＭＯＳＦＥＴ３ｄと従ボディダイオード４ｄの代わりにショットキーバリアダイオードの様な低損失ダイオードを用いても同様の効果が得られるが、その場合、ショットキーバリアダイオードの順方向電圧降下による損失が主ＭＯＳＦＥＴ３ｄのオン抵抗損失と同等の大きさで生じてしまう。しかし、本実施の形態では、従ＭＯＳＦＥＴ３ｄのオンにより従ボディダイオード４ｄに電流は流れず、従ＭＯＳＦＥＴ３ｄを流れる同期整流動作となるので損失は極めて小さくなる。
【００１８】
また、従ＭＯＳＦＥＴ３ｄのドレインソース間電圧は、主ＭＯＳＦＥＴ１ｄが遮断することによってほとんど印加されない。仮に主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄのオンオフ動作に多少のずれを生じたとしても、外付けダイオードの順方向電圧によってクランプされるため僅少となり、回路配線のインダクタンスによるサージ電圧を考慮しても従ＭＯＳＦＥＴ３ｄのドレインソース間耐電圧は２０〜６０Ｖもあれば十分である。
低耐圧品であれば低オン抵抗のＭＯＳＦＥＴを安価で調達できるうえ、本実施の形態では主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの各ソース端子ｓ同士及びゲート端子ｇ同士を接続し、ゲート端子に駆動回路６ｄから開閉信号を与えるようにしたので、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの駆動は同じ駆動回路６ｄでできるので、従ＭＯＳＦＥＴ３ｄの追加によるコストアップは僅かですむ。
【００１９】
また、主ＭＯＳＦＥＴ１ｄに６００Ｖ程度のドレインソース間耐電圧のものを使用する必要がある場合には、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの耐電圧差は１０倍以上となり、それぞれのオン抵抗差は２０倍以上に設定することが可能である。すなわち、ＭＯＳＦＥＴ３ｄのオン抵抗を、ＭＯＳＦＥＴ１ｄのオン抵抗よりも十分に低いものにすることで、ＭＯＳＦＥＴ１ｄ単体の時と比較しても、ＭＯＳＦＥＴ１ｄ及び３ｄを合わせた全オン損失の上昇をわずかに抑えることができる。従って、従ＭＯＳＦＥＴ３ｄの追加によるオン抵抗損失増加は５％程度に抑えることができ、従ＭＯＳＦＥＴ３ｄの代わりにショットキーバリアダイオードを用いた場合と比較して損失を極めて小さくすることができる。
【００２０】
以上のように外付けダイオード５ｄを設け、主ＭＯＳＦＥＴ１ｄの主ボディダイオード２ｄへの電流を遮断する従ＭＯＳＦＥＴ３ｄを設けることによって、リカバリが遅く特性の悪い主ボディダイオード２ｄによるリカバリ損失やリカバリノイズを回避できる。
また、従ＭＯＳＦＥＴ３ｄを主ＭＯＳＦＥＴ１ｄよりも耐圧の低い、すなわち、オン抵抗の小さいＭＯＳＦＥＴとすることで、従ＭＯＳＦＥＴ３ｄの追加による損失やコストの増大を効果的に抑制することができる。すなわち、従ＭＯＳＦＥＴ３ｄの追加による損失や外付けダイオード５ｄの損失があっても、主ＭＯＳＦＥＴ１ｄの主ボディダイオード２ｄのリカバリ損失をなくすことにより、全体の損失を低減できる。また、高性能の外付けダイオード５ｄを使用することにより、リカバリノイズを低減できる。
さらに、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄのソース端子同士をそれぞれ接続し、基準電位を共通にして同じ電圧で主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄを駆動することによって、新たに駆動回路を追加する必要がないのでスイッチング回路が小型安価になる。
【００２１】
なお、主ＭＯＳＦＥＴ１，従ＭＯＳＦＥＴ３の各ソース端子同士、各ゲート端子同士がそれぞれ接続されており、駆動回路６が各ソース端子を基準として各ゲート端子を駆動する例を示したが、駆動回路６は主ＭＯＳＦＥＴ１，従ＭＯＳＦＥＴ３それぞれ個別に設けてもよく、それぞれの駆動制御のタイミングに多少のずれがあってもよく、同様の効果を奏する。
また、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄをオフすることで、外付けダイオード５ｄに環流電流Ｊ２が流れる例を示したが、外付けダイオード５ｄに環流電流Ｊ２を流すのは、主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａがオンする直前のみでよく、環流電流Ｊ２の導通時間が長い場合には、主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａがオンする直前まで主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄをオンさせておけば、外付けダイオード５ｄに環流電流Ｊ２が流れて生じる損失を低減することができる。
【００２２】
また、本実施の形態では、本発明によるスイッチング回路を６回路用いた三相インバータの１アームを例にとって動作を示したが、必ずしも６回路全てを本発明によるスイッチング回路にしなくても、ＭＯＳＦＥＴのボディダイオードによるリカバリが発生するＭＯＳＦＥＴについてのみ本発明を適用しても良い。
また、三相インバータ以外の例であっても、例えば、バックコンバータ、ブーストコンバータのように本発明によるスイッチング回路が直列に接続されて構成されるものや、あるいは、本スイッチング回路と別途ＭＯＳＦＥＴなどのスイッチング素子が直列に接続されて構成されるものでも同様の効果を奏する。
なお、スイッチング素子は、ＭＯＳＦＥＴに限らず寄生ダイオードであるボディダイオードを有するものであれば、同様にリカバリ損失やリカバリノイズを軽減することができる。
【図面の簡単な説明】
【００２３】
【図１】この発明の実施の形態１であるスイッチング回路を用いた三相インバータ回路の構成図である。
【図２】スイッチング回路の動作を説明するための要部抽出図を示す。
【符号の説明】
【００２４】
１ａ〜１ｆ  主ＭＯＳＦＥＴ、２ａ〜２ｆ  主ボディダイオード、
３ａ〜３ｆ  従ＭＯＳＦＥＴ、４ａ〜４ｆ  従ボディダイオード、
５ａ〜５ｆ  外付けダイオード、６ａ〜６ｆ  駆動回路、
８，８ａ〜８ｆ  スイッチング回路。
【図１】
2008289232.tif 000003
【図２】
2008289232.tif 000004