(57)【要約】      （修正有）【課題】位相シフトＰＷＭ信号を生成する回路を低価格で実現するための集積半導体スイッチを提供する。【解決手段】ＰＷＭ入力信号により変調される負荷電流に加え、ＰＷＭ入力信号と比べ周期時間に所定の分数をかけて算出される時間だけ遅延するＰＷＭ出力信号を供給する遅延回路を負荷段のＰＷＭ制御のための出力段に具備する。出力段は、遅延回路と実際のパワー半導体スイッチと関連する監視制御回路を単一の部品として集積化する。このような出力段をカスケード接続することにより、正確な時間ベースに依存しない、多段負荷の位相シフトＰＷＭ制御のためのコントローラが簡単な方法で実現できる。【選択図】図６Ａ
2008271554.tif 000002
【特許請求の範囲】
【請求項１】
電気的負荷のパルス幅変調制御のための出力段であって、
第１のパルス幅変調信号を入力する第１の入力端子（６１０）と、
前記第１のパルス幅変調信号のデューティサイクルに従って電気的負荷を制御するパワー半導体スイッチ（６０２）と、
前記第１のパルス幅変調信号と比べ遅延した第２のパルス幅変調信号を生成する遅延回路（６０３）と、
前記第２のパルス幅変調信号を出力する信号出力端子（６１３）と、を具備し、
前記遅延回路（６０３）は、前記第２のパルス幅変調信号が前記第１のパルス幅変調信号と比べ検出された周期時間に所定の分数をかけて算出される時間だけ遅延するように、
前記第１のパルス幅変調信号の周期時間を検出し、前記第２のパルス幅変調信号を生成する第１の検出回路を具備する、出力段。
【請求項２】
前記周期時間にかけた所定の分数は、単位分数で表現される、請求項１記載の出力段。
【請求項３】
制御信号を入力する第２の入力端子（６１２）をさらに具備し、
前記遅延回路（６０３）は、前記第２のパルス幅変調信号が、前記第１のパルス幅変調信号と比べ、検出された周期時間に分数をかけて算出される時間だけ遅延し、前記分数は前記制御信号により決定されるように構成される、請求項１記載の出力段。
【請求項４】
前記第１の検出回路は、前記第１のパルス幅変調信号の１周期の間に前記周期時間が検出されるように構成される、請求項１記載の出力段。
【請求項５】
前記遅延回路（６０３）は、第２の検出回路を具備し、前記第２の検出回路は、前記第２のパルス幅変調信号のオン時間が検出されるように、前記第１のパルス幅変調信号のオン時間を検出し、前記第２のパルス幅変調信号を生成する、請求項１記載の出力段。
【請求項６】
前記第２の検出回路は、オン時間が、前記第１のパルス幅変調信号の１周期の間に検出されるように構成される、請求項５記載の出力段。
【請求項７】
前記パワー半導体スイッチ（６０２）はＭＯＳＦＥＴである、請求項１記載の出力段。
【請求項８】
前記パワー半導体スイッチ（６０２）と前記遅延回路（６０３）は、半導体チップ上にモノリシック集積化されている、請求項１記載の出力段。
【請求項９】
前記パワー半導体スイッチ（６０２）と遅延回路（６０３）は、１つの共通のハウジングに集積された２つの別個の半導体チップに実装される、請求項１記載の出力段。
【請求項１０】
前記パワー半導体スイッチ（６０２）を制御する追加回路（６０１）を具備する、請求項１記載の出力段。
【請求項１１】
前記追加回路（６０１）は、前記パワー半導体（６０２）を過負荷から保護する回路をさらに具備する、請求項１０記載の出力段。
【請求項１２】
前記遅延回路（６０３）と追加回路（６０１）は、共通の半導体チップ上に集積されている、請求項１０記載の出力段。
【請求項１３】
複数の電気的に独立な負荷段を備える電気的負荷のパルス幅変調制御を行うコントローラであって、
所定の第１のパルス幅変調信号に従って電気的負荷の第１の負荷段を制御し、前記第１のパルス幅変調信号と比べ遅延した前記第２のパルス幅変調信号を出力する請求項１記載の第１の出力段（７１０−１）と、
第２のパルス幅変調信号に従って電気的負荷の第２の負荷段を制御する第２の出力段（７１０−ｎ）と、を具備するコントローラ。
【請求項１４】
前記第２の出力段（７１０−ｎ）は、請求項１記載の出力段である、請求項１３記載のコントローラ。
【請求項１５】
前記第１および第２の出力段（７１０−１、７１０−ｎ）は、請求項１記載の複数の出力段に属し、前記出力段はカスケード状に相互接続され、それぞれ電気的負荷の負荷段と関連づけられている、請求項１３記載のコントローラ。
【請求項１６】
カスケード接続された出力段のそれぞれは、入力されたパルス幅変調信号と比べると、電気的負荷の負荷段の数に対応する、周期時間に分数をかけて算出した時間だけシフトされたパルス幅変調信号を出力する、請求項１５記載のコントローラ。
【請求項１７】
複数の電気的に独立の段を備える電気的負荷のパルス幅変調制御を行う方法であって、
請求項１に記載の複数の出力段をカスケード接続し、前記出力段のそれぞれは、電気的負荷の段を制御するステップと、
パルス幅変調信号を生成するステップと、
カスケード接続された複数の出力段の最初の出力段においてパルス幅変調信号を供給するステップを有する、方法。
【請求項１８】
複数の出力段をカスケード接続する前記ステップにおいて、出力段の前記信号出力（６１３）は、次の出力段の前記第１の入力端子（６１０）に接続される、請求項１７記載の方法。
【請求項１９】
各出力段に、電気的負荷の段の数を示す制御信号を与えるステップをさらに備える、請求項１７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積遅延回路を有する半導体スイッチ、及び多段電気的負荷のパルス幅変調制御のためのコントローラおよび対応する方法に関する。
【背景技術】
【０００２】
電気加熱器、フィラメントランプ、直流モータ等の電気的負荷の電力消費の制御はパルス幅変調（ＰＷＭ）により従来の方法で実現し得る。電源電圧は、この場合周期的な間隔でスイッチのオンオフがなされる。負荷の電力消費はデューティサイクル（例えば、周期時間ＴＰＷＭ（図１参照）に対する当該周期内のオン時間Ｔｏｎ＝０の割合）を介して連続的に制御され得る。オン時間Ｔｏｎ＝０は、オフ状態を表し、オン時間Ｔｏｎ＝ＴＰＷＭは、常にオン、すなわち最大電力であることを意味する。例えばトランジスタの直列接続の手段による電源電圧または電源電流の線形制御と比較すると、出力段トランジスタにおいて生じる電源損失は、この方法で著しく減少させることができる。
【０００３】
ＰＷＭ制御の出力またはスイッチング段すなわち大電流半導体スイッチとして使用されるデバイスは、望ましくはＭＯＳＦＥＴであり、外部の追加的な回路により過負荷（過電流、過電圧および過剰温度）に対して制御および保護されるか、またはデバイスのハウジングの中に必要な追加的な回路をすでに具備する。このような保護された出力段は、スマート・パワー・ハイサイドスイッチといわれることが多く、例えばインタナショナル・レクチファイア社から商業的に入手可能であり、図２に示されている。このような出力段２００の内部構造設計は、実際の半導体スイッチ（ＭＯＳＦＥＴ）２０２と制御監視回路２０１の２つの半導体チップから成る。２つのチップは並べて配置されるか、または一方のチップの上に他方のチップが配置される。モノリシックソリューション（全ての機能が１つの半導体チップ上に搭載される）は、大電流スイッチ（数１０Ａ）の場合は、あまり一般的ではない。
【０００４】
大電流負荷、特に電気補助加熱システムまたはディーゼルエンジンのグローランプ等の車載電気システムにおける大電流負荷のＰＷＭ制御は、クロックにより生じ、例えば客室照明の不快なちらつきによって目立ち得る負荷のピークに関して、およびスイッチング処理に伴うＥＭＣ問題（Electro-Magnetic Compatibility：電磁環境適合性）に関して不利である。
【０００５】
特許文献１には、車載用多段電気補助加熱デバイスは一時に１つの加熱段だけが電流の立ち上がりまたは立ち下がりにより駆動されるような方法でパルス幅変調の手段により制御されることが開示されている。
【０００６】
電気補助加熱装置は、例えば客室の空気を暖めるために、水冷式エンジンの冷却液を余熱するために、あるいは燃料を加熱するために自動車に使用される。このような補助加熱装置は、通常、複数の加熱段を形成するように結合された多数の加熱素子と、制御デバイスを具備する。加熱素子は、通常電気加熱抵抗、特にＰＴＣ素子として実装される。
【０００７】
特に有利なＰＷＭ制御は、周期的な電流の変動に起因する車載電気システムの負担をできるだけ小さくするように位相シフトモードにおいて個々のサブ負荷を制御することにより実現され得る。３段階の負荷に関する図３で例示的に示したように、３つの、クロックに基づく電流ＩＬＯＡＤ＿１、ＩＬＯＡＤ＿２、ＩＬＯＡＤ＿３は、各段で１周期の１／３の期間だけ他の段に対してシフトされている。全ての負荷電流Ｉｓｕｍ＝ＩＬＯＡＤ＿１＋ＩＬＯＡＤ＿２＋ＩＬＯＡＤ＿３が、このようにして全期間中に、より一様に分散され得る。図３で分かるように、車載電気システムが受ける周期的な電流変化（リップル電流）の量は、３つの負荷回路電流の合計することにより得られる全電流の振幅のたった１／３（＝１／ｎ、ｎ＝負荷回路の数）の量になる。位相シフトモードにおいてもしクロッキングが生じなければ、しかしもし全ての負荷段がスイッチオンおよびスイッチオフを同時に行うと、電流Ｉ＝０と最大電流（全ての負荷回路の合計電流）との間の電流変動が車載電気システムで生じる。位相シフト制御の他の利点は、図３から分かるように、リップル電流の周波数が３倍になる（ｆｒｉｐ＝ｎ＊ｆＰＷＭ）ことであり、多くの使用例好ましい効果がある。これにより、例えば客室照明のちらつきの周波数をちらつきがもはや目立たないような周波数範囲までシフトすることができる。
【０００８】
図４は、複数の負荷回路ＲＬＯＡＤ＿１、…、ＲＬＯＡＤ＿ｎの位相シフト制御を実現するようにマイクロコントローラ（μＣ）４０３が使用される従来の制御システム４００を示す。マイクロコントローラ４０３は、インタフェース（例えばＣＡＮバス）４０２を介して供給される任意の入力情報から様々なＰＷＭ信号を生成し、それに従って出力段４０４−１、…、４０４−ｎを制御する。もし制御されるデバイスが電気補助加熱装置であれば、入力情報は、例えば通常の熱出力と問題となる時点で車載電気システムで利用可能な電力とを含む。
【０００９】
マイクロコントローラの手段による複数の負荷回路の位相シフト制御のための信号を発生させることの不利な点は、比較的多数の部品が必要となり、その結果この部品のためにコストおよびスペースが必要となることである。さらに、とにかく高価なコンポーネントである、マイクロコントローラのための特別なソフトウェアを開発する必要もある。
【００１０】
位相シフト制御のための特別簡単な解決策は、ある用途においては、アナログＲＣエレメントを使用することにより実現できる。このための必要条件は、入力信号が、負荷回路を制御するために直接使用することができるような時間特性（周期時間ＴＰＷＭとオン時間ＴＯＮ）をもつＰＷＭ信号であることである。
【００１１】
図５は、ＲＣエレメントによる複数の負荷回路の位相シフト制御のための信号を生成する回路を示す。制御信号ＰＷＭは、ここでτ２からτｎまでの異なる時定数をもつ（ｎ−１）個のＲＣエレメントにより時間軸で遅延させられ、個別の出力段に供給される。ＲＣエレメントの時定数は、その積Ｒ*Ｃに比例する。τ２からτｎまでの遅延時間は、それぞれ周期時間ＴＰＷＭと負荷回路の数ｎにより決定される。通常、個別の遅延時間とＲＣエレメントには、それぞれ次の式が当てはまる。
【００１２】
τ２＝ＴＰＷＭ／ｎ
τ３＝２*ＴＰＷＭ／ｎ
τ４＝３*ＴＰＷＭ／ｎ
…
τｎ＝（ｎ−１）*ＴＰＷＭ／ｎ
【００１３】
位相シフトＰＷＭ信号を生成するアナログＲＣエレメントを使用することは、必要となる個別部品の部品点数が多くなる点、およびこれらの部品の許容誤差につき満足すべき要求の点で不利である。ＲＣエレメントによるアナログの解決法においては、ＲＣエレメントの部品（通常の部品の許容誤差は５％から１０％の間であり、キャパシタの場合は許容誤差の範囲はより広くなる）の精度、およびアナログ入力信号ＰＷＭｉｎを評価する出力段の回路の精度についての非常に高度な要求を伴う。この回路のために、シュミットトリガ回路が通常使われ、現在のケースで使用するには、このシュミットトリガ回路は、非常に高い精度と時間的に安定なスイッチング閾値を持たなければならない。他の不利な点は、個別の信号の正確な位相シフトを達成するために、τ２からτｎまでの遅延時間を、ＰＷＭの信号ＰＷＭの周期時間ＴＰＷＭに非常に精度良く適合するようにしなければならないことである。逆に言えば、周期時間と遅延時間とがリンクしているという事実は、結果的にＰＷＭ信号を生成する制御デバイスへの対応する要求をもたらす。さらにＰＷＭ信号の周波数は、非常に精度高く安定な状態で（ドリフトなしで）観測されなければならない。しかし、ＰＷＭ信号へのこのような要求は、回路技術への対応する高度な投資によりはじめて実現され得る。ＰＷＭ制御において評価される重要なポイントは、ＰＷＭ信号の周波数ではなく、デューティサイクルのみである。したがって、周波数変動は、許容できる。
【特許文献１】欧州特許第１１５７８６９（Ｂ１）号明細書
【発明の開示】
【００１４】
したがって、本発明の目的は、位相シフトＰＷＭ信号を生成する改良された回路を提供することにある。本発明の他の目的は、位相シフトＰＷＭ信号を生成する回路がリーズナブルな価格で実現できるための基礎となる集積半導体スイッチを提供することにある。さらに、多段電気的負荷の改良されたＰＷＭ制御を可能とする制御デバイスおよび対応する方法を提供することも本発明の目的である。
【００１５】
これらの目的は、独立請求項の特徴により達成される。好ましい実施の具体化は、従属請求項の発明の主題となっている。
【００１６】
本発明の特有のアプローチは、ＰＷＭ入力信号によって変調される負荷電流に加え、ＰＷＭ入力信号と比べ、周期時間に所定の分数をかけて算出される時間だけ遅延させたＰＷＭ出力信号を供給する遅延回路を、負荷段をＰＷＭ制御する出力段に具備することである。
【００１７】
本発明の第１の態様によれば、電気的負荷のパルス幅変調制御のための出力段が提供される。この出力段は、第１のパルス幅変調信号を入力する第１の入力端子と、前記第１のパルス幅変調信号のデューティサイクルに従って電気的負荷を制御するパワー半導体スイッチと、前記第１のパルス幅変調信号と比べ遅延した第２のパルス幅変調信号を生成する遅延回路と、前記第２のパルス幅変調信号を出力する信号出力端子と、を具備し、前記出力段は、前記遅延回路が、前記第２のパルス幅変調信号が前記第１のパルス幅変調信号と比べ検出された周期時間に所定の分数をかけて算出される時間だけ遅延するように、前記第１のパルス幅変調信号の周期時間を検出し、前記第２のパルス幅変調信号を生成する第１の検出回路を具備することを特徴とする、出力段である。
【００１８】
有利な実施の形態によれば、前記遅延回路は、前記第２のパルス幅変調信号が、前記第１のパルス幅変調信号と比べ、所定の値、好ましくは第１のパルス変調信号の周期時間に分数をかけて算出される時間だけ遅延するように構成される。このようにして固定時間および位相シフトを有するＰＷＭ信号の手段により簡単な方法で電気的負荷の数段を制御することが可能である。好ましくは、周期時間に単位分数をかけて算出される時間を表すことができる。多段負荷を制御するのに必要な位相シフトの全ては、遅延回路のカスケード接続により実現しうる。
【００１９】
請求項１に係る出力段は、好ましくは制御信号を入力する第２の入力端子と、第２のパルス幅変調信号が第１のパルス幅変調信号と比べて制御信号により決定された値だけ遅延するように構成された前記遅延回路と、を具備する。これにより、ＰＷＭ信号の時間シフトを段の数に適合させることが可能となり、また外部から予め定めることが可能となる。
【００２０】
前記遅延回路は、前記第２のパルス幅変調信号が前記第１のパルス幅変調信号と比べ検出された周期時間にその分数をかけて算出される時間だけ遅延するように、前記第１のパルス幅変調信号の周期時間を検出し、前記第２のパルス幅変調信号を生成する第１の検出回路を具備し、前記分数は前記制御信号により決定される。好ましくは、前記第１の検出回路は、前記第１のパルス幅変調信号の１周期の間に前記周期時間が検出されるようにも構成される。それに加え、前記遅延回路は、第２の検出回路を具備し、前記第２の検出回路は、前記第２のパルス幅変調信号のオン時間を検出するために、前記第１のパルス幅変調信号のオン時間を検出し、前記第２のパルス幅変調信号を生成する。有利な実施の形態によれば、第２の検出回路は、前記第１のパルス幅変調信号の周期の間に、オン時間が検出されるように構成されている。したがって、時間シフトの代わりに、位相シフトを直接示すことが可能である。よって遅延ＰＷＭ信号はこの正しいタイミングパラメータにより自動的に生成される。時間ベースの正確さおよび／または入力周波数における変動に関する問題も同様に回避される。
【００２１】
前記パワー半導体スイッチは、好ましくはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このようなパワー半導体スイッチは、優れた製造上の特性、および優れたスイッチングの特性を有する。
【００２２】
前記パワー半導体スイッチとその遅延回路は、好ましくは半導体チップ上にモノリシック集積化されているか、１つの共通のハウジングに集積された２つの別個の半導体チップに実装される。本発明の出力段は、前記パワー半導体スイッチを制御する追加回路を具備することが好ましい。その制御回路は、特に動作電圧より高い、ＭＯＳＦＥＴを制御するためのゲート電圧を生成するためにチャージポンプを具備してもよい。前記追加回路は、前記パワー半導体を過負荷から保護する回路をさらに具備してもよい。前記遅延回路と追加回路は、共通の半導体チップ上に集積されることも利点がある。これにより、本発明による出力段の容易な製造と柔軟性のある使用が可能となる。
【００２３】
本発明の第２の態様によれば、複数の電気的に独立な負荷段を備える電気的負荷のパルス幅変調制御を行うコントローラが提供される。前記コントローラは、所定の第１のパルス幅変調信号に従って電気的負荷の第１の負荷段を制御し、前記第１のパルス幅変調信号と比べ遅延した前記第２のパルス幅変調信号を出力する、本発明による第１の出力段と、第２のパルス幅変調信号に従って電気的負荷の第２の負荷段を制御する第２の出力段と、を具備する。
【００２４】
前記第１および第２の出力段は、好ましくは本発明による複数の出力段に属し、前記出力段はカスケード状に相互接続され、それぞれ電気的負荷の負荷段と関連づけられている。本発明の有利な実施の形態によれば、カスケード接続された出力段のそれぞれは、入力されたパルス幅変調信号と比べると、電気的負荷の負荷段の数に対応する、周期時間に分数をかけて算出した時間だけシフトされたパルス幅変調信号を出力する。したがって、ＰＷＭ周期時間の間、電流負荷が均等に分布するように、位相シフトＰＷＭ信号により多段負荷を制御することが可能になる。これにより複数の負荷段を同時にスイッチングすること、および負荷のピークを避けることができる。
【００２５】
本発明の第３の態様によれば、複数の電気的に独立の段を備える電気的負荷のパルス幅変調制御を行う方法が提供される。この方法は、本発明により複数の出力段をカスケード接続し、前記出力段のそれぞれは、電気的負荷の段を制御するステップと、パルス幅変調信号を生成するステップと、カスケード接続された複数の出力段の最初の出力段においてパルス幅変調信号を供給するステップを有する。
【００２６】
以下に、添付の後述する図面を参照して本発明を説明する。
【発明を実施するための最良の形態】
【００２７】
図６Ａは、本発明の実施の形態による負荷のＰＷＭ制御のための出力段を示す。負荷Ｒｌｏａｄは、好ましくはＭＯＳＦＥＴであるパワー半導体スイッチ６０２を介して供給電圧ＵＢに接続される。負荷電流Ｉｌｏａｄは外部のＰＷＭ信号のＰＷＭｉｎにしたがって制御回路６０１により変調される。制御回路６０１は、追加の監視機能を実行することができ、パワー半導体スイッチ６０２を過負荷から保護する。制御回路６０１は、例えばパワー半導体スイッチ６０２の温度および／またはスイッチ電流を監視する。もし所定の限界値を超えた場合、制御回路は半導体スイッチをオフにすることができる。これに加え、電流センサにより検出された負荷電流Ｉｌｏａｄの測定手段として使用されるフィードバック信号Ｉｌｆｂは、拡張された外部制御のための端末ｌｆｂに供給され得る。
【００２８】
本発明による出力段は、さらにＰＷＭ遅延回路６０３を具備し、この回路はＰＷＭ入力信号ＰＷＭｉｎに対して遅延したＰＷＭ信号ＰＷＭｏｕｔを生成する。この遅延時間Ｔｖは、ＰＷＭ入力信号ＰＷＭｉｎの周期時間ＴＰＷＭと制御信号ｎにより決定される。
Ｔｖ＝ＴＰＷＭ／ｎ
ここでｎは好ましくは１より大きい整数であり、特にｎ＝２、３、４、５、６または８である。これにより、遅延時間Ｔｖの周期時間ＴＰＷＭに対する比率１／ｎは、単位分数（すなわち、その分子が１に等しい）により表現され得る。
【００２９】
制御信号は、好ましくは外部でデジタル形式で予め定められ、制御信号端末の異なる実施の形態も適用可能である。最も簡単なケースでは、制御信号端末は、１つ以上のデジタル信号線からなり、このデジタル信号線は、それぞれのデジタル信号レベルにより分割比ｎを出力段に印加する。また、代わりにどのような他のパラレルまたはシリアルインタフェースを使用することも可能である。
【００３０】
しかし、制御信号ｎは、特に出力段が集積回路で実現されている場合は出力段のなかでも生成され得る。制御信号ｎの値は、このケースでは部品の生産中にプログラミングにより（例えばツェナーザッピング）、または外部端末とシリコンチップとの間の適当な異なる結合部により、予め定められることができる。
【００３１】
さらに、出力段はそこにデジタルイネイブル信号を印加することができる「イネイブル」入力端子を具備する。イネイブル入力信号により、ブロック「ＰＷＭ遅延部」６０３の機能はそれぞれアクティブ化および非アクティブ化される。イネイブル機能は、また回路ブロックである「制御ＭＯＳＦＥＴ」６０１と「ＰＷＭ遅延部」６０３に供給電圧ＵＢを接続または遮断することを実現することができる。
【００３２】
図６Ｂは、本発明の一実施の形態によるＰＷＭ遅延回路６０３の構造設計を示す。入力信号のＰＷＭｉｎ、イネイブル、およびｎは、出力信号ＰＷＭｏｕｔを生成して出力するデジタル制御部６０３ｂに到着する。ＰＷＭ遅延回路６０３は、デジタル制御部６０３ｂにクロック信号を供給する内部発振器６０３ａをさらに具備する。制御部の機能は図８との関係でより詳細に以下に記載する。
【００３３】
本発明による出力段６００は、図６Ａと図６Ｂに示されており、好ましくは集積回路として実現される。本発明による出力段は、特に、図２によれば従来の出力段２００に含まれる制御監視回路２０１を拡張することによって、および、追加の回路ブロックの「ＰＷＭ遅延部」によって実現され得る。好ましくは、この回路ブロックも出力段のハウジングの中に収容することができ、好ましくはブロック「制御ＭＯＳＦＥＴ」６０１とともに共通の半導体チップ（図６Ａの破線を参照）の中に存在することが好ましい。これにより、本発明による出力段の特に効率的な生産が可能となる。
【００３４】
図７は、多段負荷を制御する本発明の実施の形態によるコントローラを示す。コントローラ７００は、パルス幅変調負荷電流ＩＬＯＡＤ＿１、…、ＩＬＯＡＤ＿ｎにより負荷回路ＲＬＯＡＤ＿１、…、ＲＬＯＡＤ＿ｎを制御し、それぞれの負荷電流は、互いに他の負荷電流に対して時間軸上でＴｖ＝ＴＰＷＭ／ｎの時間だけ遅れる。コントローラ７００は、本発明によれば、本質的には図６、図６Ｂに関連して上で説明したタイプのｎ個の出力段７１０−１、…７１０−ｎからなる。出力段７１０−１、…７１０−ｎは、１つの出力段から出力された遅延したＰＷＭ信号がそれぞれの次の出力段の入力信号として機能するように、順次的に（カスケード）接続されている。したがって、ＰＷＭ信号が１つだけ外部で生成されなければならず、遅延ＰＷＭ信号の大部分はカスケード接続された出力段自身により生成される。これにより、従来技術（図４参照）と比較すると、本発明によれば、機能は拡張しつつ、ｎ個の負荷回路を制御するコントローラの部品点数がｎ個の出力段に低減される。
【００３５】
外部ＰＷＭ信号に加えてコントローラは、オプションでイネイブル信号を自身に供給することができ、このイネイブル信号はコントローラの全ての出力段へ等しく印加される。ＰＷＭ信号の周期時間に対して遅延させる量を決定する制御信号ｎ（図７では示されていない）は、全ての出力段で等しく、コントローラ自身において生成することができる。例えばコントロール信号ｎを出力段の関連づけられたデジタル入力へ向けてそれぞれの論理レベルに設定することにより生成することができる。
【００３６】
図７のコントローラにおいては、ｎ個の負荷段を制御するためには（ｎ−１）個の遅延回路だけが必要であるので、最後の出力段７１０−ｎのＰＷＭ信号出力は開放となっている。したがって、最後の出力段７１０−ｎは、いかなる遅延回路もなしに図２で示されるタイプの従来の出力段により置き換えることができる。
【００３７】
図８は、以下にこれから説明する図６Ｂによるデジタル制御部６０３ｂの動作モードの基礎となる図である。
【００３８】
それぞれのＰＷＭ周期ＴＰＷＭ内で、ＰＷＭ入力信号ＰＷＭｉｎは、一方において測定され、そして他方においてＰＷＭ出力信号は先行する周期の測定結果にしたがって生成される。詳細には、次のステップが制御部によって実行される。
（１）ＰＷＭ入力信号ＰＷＭｉｎ（周期時間ＴＰＷＭとオン時間Ｔｏｎ）をＴＰＷＭとＴｏｎに関して測定し、この値を記憶し、
（２）制御信号ｎと負荷回路の数ｎにそれぞれ依存する遅延時間Ｔｖであって、ＰＷＭ入力信号が出力ＰＷＭｏｕｔにおいて出力されるまでの遅延時間ＴｖをＴｖ＝ＴＰＷＭ／ｎとなるように決定し、
（３）信号ＰＷＭｉｎのクロックサイクルＴＰＷＭの終了後、遅延時間Ｔｖを開始し、
（４）遅延時間Ｔｖの終了後、出力信号ＰＷＭｏｕｔを時間Ｔｏｎだけアクティブ化する。
【００３９】
デジタル制御部６０３ｂは従来の論理ゲートの適切な相互接続により実現できる。周期時間ＴＰＷＭとオン時間Ｔｏｎは、例えば発振器６０３により駆動されるバイナリカウンタの助けにより決定され、ラッチ内に記憶される。制御部は、好ましくは確かめられた周期時間に基づいて、および制御信号ｎに基づいて計算された遅延Ｔｖが記憶されるレジスタをさらに含む。また、出力信号ＰＷＭｏｕｔは、発振器により駆動されるバイナリカウンタの手段により、およびカウンタの読み出し値と記憶されたレジスタ値を比較するコンパレータの手段により生成することができる。
【００４０】
入力信号ＰＷＭｉｎの測定と出力信号ＰＷＭｏｕｔの生成は、いずれも発振器６０３ａにより生成されるクロック信号との関係で実行される。複数の負荷回路の位相シフト制御のための従来のコントローラにおいて時間ベースでの正確性と安定性に関して生じる問題はこのようにして解決される。特に、時間ベースのキャリブレーション（例えば数ミリ秒など）が不要となり得る。なぜなら発振器６０３ａのクロック周波数の正確な値は、出力信号の生成にとって重要ではないからである。せいぜい、問題となるのは、クロック周波数の選択に依存する遅延時間Ｔｖとオン時間Ｔｏｎの決定における精度ぐらいである。実際、数１０Ｈｚから１ｋＨｚの周波数を有するＰＷＭ信号が使用されるので、１０ｋＨｚから１ＭＨｚのクロック周波数は時間分解能を十分に満たすことができる。
【００４１】
さらに、入力信号の測定は、各ＰＷＭ周期で繰り返される。したがって、（熱）ドリフトに対して発振器周波数を安定させるための注意は必要ない。なぜならドリフトに依存する発振器周波数の変化はパルス幅変調の周期時間よりも著しく遅い時間スケールで起きるからである。
【００４２】
最後に、遅延時間をパルス幅変調の周期時間に適合させる必要はない。なぜなら、本発明による出力段は、位相シフト方法で制御されるべき段の数だけを入力情報として要求するからであり、また、出力段自身が測定された周期時間とは独立にこの情報に基づいて必要な遅延時間を計算するからである。これにより、本発明によるコントローラは外部ＰＷＭ信号の周波数における変動に対して対処することが可能となる。
【００４３】
上記の本発明によるＰＷＭ出力段の実施の形態において、デジタル制御部は遅延ＰＷＭ信号ＰＷＭｏｕｔを生成するために使用される。しかし、本発明は、遅延ＰＷＭ信号ＰＷＭｏｕｔのデジタル生成のみならず、例えばＰＬＬ（位相ロックループ）などのアナログ回路に使うことも可能である。
【００４４】
図９は、本発明による別の出力段の構造設計を示す。図９の出力段は、制御回路６０１が遅延ＰＷＭ信号ＰＷＭｏｕｔにより駆動され、ＰＷＭ入力信号ＰＷＭｉｎによっては駆動されない点についてだけ図６Ａによる出力段と相違する。その他に関して、図６Ａと図９とは同一の参照番号により指定された構成要素は、同一の機能を有しており、新たな詳細な説明がここでは不要である。
【００４５】
まとめると、パルス幅変調（ＰＷＭ）を有する多段負荷を制御するために、通常、個々の段が、負荷のピークを避けるために、位相シフトモードでクロックを生成して負荷電流を別々に自身に印加していたということができる。しかし、位相シフトＰＷＭ制御に使用された従来のコントローラは、高度な複雑さ、および／または個々の負荷電流のクロッキングの時間軸上の正確さに関して生じる問題により特徴づけられる。したがって、ＰＷＭ入力信号により変調される負荷電流に加え、ＰＷＭ入力信号と比べて周期時間に所定の分数をかけた時間だけ遅延されたＰＷＭ出力信号を供給する遅延回路を有する負荷段のＰＷＭ制御のための出力段を提供することが本発明の特別なアプローチである。
【００４６】
本発明による出力段は特に実際のパワー半導体スイッチと関連する監視制御回路を単一の部品の中に共に有する集積遅延回路により実現され得る。このような出力段をカスケード接続することにより、高精度の時間ベースから独立した、位相シフトＰＷＭ制御のコントローラが簡単な方法で実現できる。
【図面の簡単な説明】
【００４７】
【図１】パルス幅変調の概略説明を示す
【図２】従来の出力段の概略説明を示す
【図３】多段負荷の位相シフト制御のための信号の概略説明を示す
【図４】マイクロコントローラにより位相シフト信号を生成する従来の回路を概略的に示す
【図５】ＲＣエレメントにより位相シフト信号を生成する従来の回路を概略的に示す
【図６Ａ】本発明の実施の形態に従ったＰＷＭ出力段の構造的設計を概略的に示す
【図６Ｂ】本発明の実施の形態に従った図６ＡのＰＷＭ出力段のＰＷＭ遅延回路の構造的設計を概略的に示す
【図７】本発明の実施の形態に従った多段電気的負荷のパルス幅変調制御のコントローラの構造的設計を概略的に示す
【図８】本発明に従ったＰＷＭ遅延回路による遅延ＰＷＭ信号の生成を示す
【図９】本発明のさらなる実施の形態に従った集積半導体スイッチの構造的設計を概略的に示す
【図１】
2008271554.tif 000003
【図２】
2008271554.tif 000004
【図３】
2008271554.tif 000005
【図４】
2008271554.tif 000006
【図５】
2008271554.tif 000007
【図６Ａ】
2008271554.tif 000008
【図６Ｂ】
2008271554.tif 000009
【図７】
2008271554.tif 000010
【図８】
2008271554.tif 000011
【図９】
2008271554.tif 000012
【外国語明細書】
2008271554000001.pdf