(57)【要約】【課題】デバイス特性が高速、高周波化した場合でもその特性を劣化させることなく、多ピン化に伴うピンの針立てを行なえるようにする【解決手段】被検査物に対向する面と反対側の面、すなわち第２の面側にもピン実装部を配設し、そこにプローブピンを実装し、第２の面側に実装されたプローブピンの先端部は、プローブカードのほぼ中央付近に設けられたスリット状の隙間を介して第１の平面側に導かれ、被検査物の端子に押し付けられる。これによって、プローブピンの表裏両面にプローブピン実装部を配設することができるので、片面の場合のほぼ倍のプローブピンを実装することが可能となる。【選択図】図２
2008107186.tif 000002
【特許請求の範囲】
【請求項１】
プローブカードの第１の平面に設けられた複数のプローブピンの先端部を、前記第１の面側に対向する位置にある被検査物の各端子に押し付けて電気的に接触させるプローブ装置において、
前記プローブカードの第１の平面と反対側の第２の平面に設けられた複数のプローブピンの先端部を、前記プローブカードのほぼ中央付近に設けられたスリット状の隙間を介して前記第１の平面側に導き、前記被検査物の各端子に押し付けるように構成したことを特徴とするプローブ装置。
【請求項２】
請求項１に記載のプローブ装置において、前記プローブカードは全体的に円板状をしており、前記円板状プローブカードのほぼ中央付近に半円弧状の所定幅のスリットが設けられていることを特徴とするプローブ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置（テスタ）を用いて半導体集積回路の検査を行う際にプローブピンを半導体集積回路の端子へ接触させるプローブ装置に関する。
【背景技術】
【０００２】
テスタによる半導体集積回路の検査では、プローブ装置によって、テスタのテストヘッドの各ピンと半導体集積回路の各端子との接続が行われ、テスタは、プローブピンを介して、半導体集積回路との間で試験信号及び出力信号のやり取りを行う。プローブ装置は、半導体集積回路の端子の配置に対応して設けられた複数のプローブピンを有するプローブカードを用い、各プローブピンの先端を半導体集積回路の各端子へ押し付けて接触させる。半導体集積回路の端子と良好に接触するために、プローブカードの各プローブピンの先端は、半導体集積回路の各端子の配置に応じた正しい位置に配置されなければならない。
【０００３】
半導体集積回路の高集積化に伴って、半導体集積回路の端子数が益々増加すると共に、端子の大きさが小さくなり、端子間の間隔も狭くなってきている。そこで、プローブを積層された構造とすることによって、多ピン化に対応したプローブ装置が提案されている。例えば、特許文献１に記載のようなものがある。
【特許文献１】特開２００４−２６４１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のプローブ装置は、多層化構造を採用することによって、多ピン化に対応することができ、プローブ間のピッチが狭くても、良好なＧＮＤ特性を維持することができるものである。しかしながら、従来のプローブ装置は、多層化構造を採用するために、スルーホール（基板内装配線）にてプローブを接続している。最近では、デバイスの特性が高速、高周波化してきており、特性を劣化させない部品実装が必要となっているにも係わらず、従来のプローブ装置は、スルーホールにて高周波回路の線路特性が悪化するという問題を有していた。
【０００５】
本発明は、デバイス特性が高速、高周波化した場合でもその特性を劣化させることなく、多ピン化に伴うピンの針立てを行なうことのできるプローブ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明のプローブ装置の第１の特徴は、複数のプローブピンを第１の平面に備えたプローブカードの前記プローブピンの先端部を、前記第１の面側に対向する位置にある被検査物の各端子に押し付けて電気的に接触させるプローブ装置において、前記第１の平面と反対側の前記プローブカードの第２の平面に複数のプローブピンを設け、前記第２の平面に設けられた前記プローブピンの先端部を、前記プローブカードに設けられたスリット状の隙間を介して前記第１の平面側に導き、前記被検査物の各端子に押し付けるように構成したことにある。
【０００７】
プローブカードは、通常円板状をしており、ウエハなどの被検査物に対向する面側、すなわち第１の平面上に円形状に配設されたピン実装部にプローブピンが実装される。このプローブカードの一面側に配設可能なプローブピンの本数はそのプローブカードの一面側の面積等によって規定されるものである。そこで、この発明では、被検査物に対向する面と反対側の面、すなわち第２の面側にもピン実装部を配設し、そこにプローブピンを実装し、第２の面側に実装されたプローブピンの先端部は、プローブカードのほぼ中央付近に設けられたスリット状の隙間を介して第１の平面側に導かれ、被検査物の端子に押し付けられる。これによって、プローブピンの表裏両面にプローブピン実装部を配設することができるので、片面の場合のほぼ倍のプローブピンを実装することが可能となる。
【０００８】
この発明のプローブ装置の第２の特徴は、前記第１の特徴に記載のプローブ装置において、前記プローブカードは全体的に円板状をしており、前記円板状プローブカードのほぼ中央付近に半円弧状の所定幅のスリットが設けられていることにある。これは、プローブカードのほぼ中央付近に設けられるスリットの形状を具体的にしたものである。
【発明の効果】
【０００９】
本発明によれば、デバイス特性が高速、高周波化した場合でもその特性を劣化させることなく、多ピン化に伴うピンの針立てを行なうことができるという効果がある。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の一実施の形態によるプローブ装置の概略構成を示す図である。プローブ装置は、プローブカード３、接続リング４、チャック６、Ｚ−θステージ７、Ｘ−Ｙステージ８、カメラ９，１０、駆動装置１１，１２、ローダー／アンローダー２０、制御装置３０、及び入力／表示装置４０を含んで構成されている。なお、本実施の形態は、図示しないテスタを用いて、ウエハ１上に形成された複数の半導体集積回路の検査を行う例を示している。
【００１１】
プローブカード３には、複数のプローブピン２が、半導体集積回路の端子の配置に対応して設けられている。プローブピン２の数は、テスタのテストヘッドのピン数に対応している。テスタのテストヘッドのピン数は、半導体集積回路の端子数に応じて決められている。テスタのテストヘッドのピン数が半導体集積回路の端子数と同じ場合には、プローブピン２と半導体集積回路の端子は１対１に対応し、１つの半導体集積回路について１回のプロービングで検査が行われる。テスタのテストヘッドのピン数が半導体集積回路の端子数より少ない場合には、１つの半導体集積回路について複数回のプロービングで検査が行われる。以下、テスタのテストヘッドのピン数が半導体集積回路の端子数と同じ場合について説明する。
【００１２】
プローブカード３は、接続リング４に取り付けられ、接続リング４は、テスタのテストヘッドに取り付けられている。接続リング４は、テスタのテストヘッドとプローブカード３とを接続するインタフェース部であって、テスタのテストヘッドの各ピンとプローブカード３の各プローブピン２とを電気的に接続する。
【００１３】
複数の半導体集積回路が形成されたウエハ１が、チャック６に搭載されている。ローダー／アンローダー２０は、ウエハ１をチャック６にロードし、また検査終了後にウエハ１をチャック６からアンロードする。チャック６は、ウエハ１を真空吸着して固定する。
【００１４】
チャック６はＺ−θステージ７に搭載され、Ｚ−θステージ７はＸ−Ｙステージ８に搭載されている。Ｘ−Ｙステージ８は、ウエハ１上に形成された１つの半導体集積回路の検査のために、チャック６をＸ方向及びＹ方向へ移動して、チャック６に搭載されたウエハ１のＸ−Ｙ方向の位置決めを行う。Ｚ−θステージ７は、チャック６をθ方向に回転して、チャック６に搭載されたウエハ１のθ方向の位置決めを行い、チャック６をＺ方向に移動してチャック６に搭載されたウエハ１上の半導体集積回路の端子をプローブピン２の先端に接触させる。駆動装置１１，１２は、後述する制御装置３０の主制御部の制御により、それぞれＺ−θステージ７、Ｘ−Ｙステージ８を駆動する。
【００１５】
図示しないテスタは、テストヘッドのピンから、接続リング４及びプローブカード３のプローブピン２を介して、試験信号を半導体集積回路の端子へ供給する。半導体集積回路の出力信号は、半導体集積回路の端子から、プローブカード３のプローブピン２及び接続リング４を介して、テスタのテストヘッドのピンへ供給される。
【００１６】
１つの半導体集積回路の検査が終了すると、Ｚ−θステージ７は、チャック６をＺ方向に下降させて、半導体集積回路の端子をプローブピン２から離す。この状態で、Ｘ−Ｙステージ８は、次の半導体集積回路の検査のために、チャック６をＸ方向及びＹ方向へ移動して、ウエハ１のＸ−Ｙ方向の位置決めを行う。そして、Ｚ−θステージ７は、チャック６をθ方向に回転して、チャック６に搭載されたウエハ１のθ方向の位置決めを行い、チャック６をＺ方向に移動してチャック６に搭載されたウエハ１上の次の半導体集積回路の端子をプローブピン２に接触させる。これらを繰り返して、ウエハ１上に形成された全ての半導体集積回路の検査が行われる。
【００１７】
カメラ９は、半導体集積回路の端子の画像を撮影し、その画像信号を後述する制御装置３０の画像処理部へ出力する。カメラ１０は、プローブピン２の先端の画像を撮影し、その画像信号を同様に制御装置３０の画像処理部へ出力する。
【００１８】
なお、図１はカメラ９，１０の実際の位置を示しているわけでなく、カメラ９，１０は、実際にはそれぞれ半導体集積回路の端子の画像又はプローブピン２の先端の画像を撮影するのに適した位置に配置されている。また、カメラ９は、ウエハ１の位置決め用のセンサと兼用してもよく、カメラ１０は、プローブカード３の位置決め用のセンサと兼用してもよい。
【００１９】
制御装置３０は、主制御部３１、ローダー制御部３２、画像処理部３３、ユーザーインタフェース３４、テスタインタフェース３５、及びバス３６を含んで構成されている。主制御部３１は、プローブ装置全体の制御を行うものであって、駆動装置１１，１２を制御し、バス３６を介してローダー制御部３２及び画像処理部３３を制御し、またユーザーインタフェース３４を介して入力／表示装置４０を制御する。ローダー制御部３２は、主制御部３１の命令により、ローダー／アンローダー２０の制御を行う。
【００２０】
主制御部３１は、ユーザーインタフェース３４を介して入力／表示装置４０から、半導体集積回路の端子の端子情報及びプローブカードのプローブピンのピン情報を受け取る。本実施の形態では、半導体集積回路の端子の端子情報として、半導体集積回路の端子名を使用し、プローブカードのプローブピンのピン情報として、プローブピンに接続されたテスタのピン番号を使用する。
【００２１】
さらに、主制御部３１は、バス３６及びテスタインタフェース３５を介して、図示しないテスタと通信を行って、テスタから半導体集積回路の品名やロット番号等の情報を受け取り、また端子情報又はピン情報を含む半導体集積回路の検査情報を受け取る。本実施の形態では、半導体集積回路の検査情報として、半導体集積回路の出力信号に何らかの問題があったことを示すフェイル情報を使用する。この場合、フェイル情報は、問題となった出力信号が出力された、あるいは出力信号がなかったという問題があった半導体集積回路の端子名又は対応するテスタのピン番号の情報を含む。制御装置３０とテスタとの間の通信は、例えばＩＥＥＥ標準規格のＧＰＩＢ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｔｅｒｆａｃｅ  Ｂｕｓ）を用いて行われる。
【００２２】
画像処理部３３は、内部メモリを備え、まず、主制御部３１の命令により、主制御部３１が受け取った半導体集積回路の端子名及びテスタのピン番号の情報を予め記憶する。そして、カメラ９，１０から出力された端子の画像の画像信号又はプローブピンの画像の画像信号を記憶した後、これらの画像信号を処理して、端子の画像又はプローブピンの画像を、予め記憶した端子名及びテスタのピン番号と関連付けて記憶する。
【００２３】
図２は、本発明に係るプローブ装置で採用するプローブカードの一例を示す図であり、図２（Ａ）は、図１のプローブカード３を上側から見た図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ断面図である。このプローブカード３が従来のものと異なる点は、図２に示すように、プローブカード３の表裏両面にプローブピン２１１，２１２，２２１，２２２を実装し、プローブカード３の表面に実装されたプローブピン２２１，２２２の先端部をそれぞれプローブカード３のほぼ中央付近に設けられた半円形状のスリット部３０１，３０２を隙間を介してプローブカード３の裏面側に導入するように点である。
【００２４】
プローブカード３の裏面には、プローブピン２１１，２１２以外にも多数のプローブピンが実装されているが、ここでは図示を省略してある。また、同様に、プローブカード３の表面にも、プローブピン２２１，２２２以外にも多数のプローブピンが実装されているが、図示を省略してある。プローブピン２１１，２１２は、プローブカード３の裏面（ウエハ１の存在する面）側のプローブ実装部にそれぞれ実装されている。プローブピン２２１，２２２は、プローブカード３の表面（ウエハ１の存在しない面）側のプローブ実装部にそれぞれ実装されている。このようにプローブカード３の表裏両面にプローブピン２１１，２１２，２２１，２２２を実装することによって、単純に２倍のプローブピンを実装することができる。
【００２５】
プローブカード３にスルーホールを設けた場合、高周波回路の線路特性が悪化するが、上述の実施の形態のように、プローブカード３の表裏両面にプローブピンを実装することによって、プローブピン−回路部品−テスタＩ／Ｆまでの経路にスルーホールが不要となるため、線路特性の悪化を避けることができる。なお、この実施の形態で採用したプローブピンは、主にカンチレバータイプのものを用いているが、これ以外のものでもよい。
【００２６】
上述の実施の形態では、プローブカード３のほぼ中央付近に半円形状のスリットを設ける場合について説明したが、スリットの形状はこれに限定されるものでなく、プローブピンをプローブカードの表側から裏面に案内することのできるスリットであれば、その形状は問わない。また、上述の実施の形態では、プローブカードの表裏両面にプローブピンの実装部を設ける場合について説明したが、図２のようにプローブカードに所定の厚みが存在するので、プローブカードに形成されたスリットの壁面にプローブピンの実装部を設けてもよい。この場合、プローブカードの表裏両面及びスリットの壁面の３箇所にプローブピンを設けてもよく、プローブカードの裏面及びスリットの壁面の２箇所にプローブピンを設けてもよい。
【００２７】
上述の実施の形態では、スリット３０１，３０２の壁面がプローブカード３の裏面及び表面に対して垂直に形成されているが、プローブピン２２１，２２２と接触しないように、プローブピン２２１，２２２に沿った点線で示すようなテーパー状のスリット３０５，３０６のようにしてもよい。
【００２８】
上述の実施の形態では、スリットを２箇所設ける場合について説明したが、スリットを複数設けてもよく、複数のプローブピンに対応して一つスリットを設け、全体として複数のスリットを設けるようにしてもよい。また、一つのプローブピンに一つのスリットを設けてもよい。この場合、このスリットはスルーホールのように壁面に配線が形成されるのではなく、プローブピンとスリット壁面とは分離した状態で配設される。
【００２９】
上述の実施の形態では、プローブカード３が接続リング４に取り付けられている場合について説明したが、これに代えてプローブカード３をカードホルダに取り付けて、ローダー／アンローダー２０を省略し、さらに制御装置３０からローダー制御部３２を省略するようにしてもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施の形態によるプローブ装置の概略構成を示す図である。
【図２】本発明に係るプローブ装置で採用するプローブカードの一例を示す図であり、図２（Ａ）は、図１のプローブカード３を上側から見た図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ断面図である。
【符号の説明】
【００３１】
１  ウエハ
２，２１１，２１２，２２１，２２２  プローブピン
３  プローブカード
３０１，３０２  スリット
４  接続リング
６  チャック
７  Ｚ−θステージ
８  Ｘ−Ｙステージ
９，１０  カメラ
１１，１２  駆動装置
２０  ローダー／アンローダー
３０  制御装置
３１  主制御部
３２  ローダー制御部
３３  画像処理部
３４  ユーザーインタフェース
３５  テスタインタフェース
３６  バス
４０  入力／表示装置
【図１】
2008107186.tif 000003
【図２】
2008107186.tif 000004