(57)【要約】【課題】負荷の大きさに関する負荷信号により軽負荷と判断されるとＰＦＭ制御を行い、軽負荷でないと判断されるとＰＷＭ制御を行うスイッチング電源において、スタンバイ時の低消費電力化を図ることができるとともに、起動時の過電流の防止や短絡保護を行うことができるようにする。【解決手段】フィードバック信号により軽負荷判定部３で軽負荷と判断されるとＰＦＭ制御を行い、軽負荷でないと判断されるとＰＷＭ制御を行う。そして、ＰＷＭ制御時に所定の条件を満たすとスイッチング素子の最小オン期間を設けるとともに、その最小オン期間の経過後にスイッチング素子に流れる電流が許容値を超えるとスイッチング素子をオフする。ＰＷＭ制御時の最小オン期間は、ＰＦＭ制御におけるスイッチング素子のオン期間より短くする。【選択図】図１
2008187813.tif 000002
【特許請求の範囲】
【請求項１】
負荷の大きさに関する負荷信号により軽負荷と判断されるとＰＦＭ制御を行い、軽負荷でないと判断されるとＰＷＭ制御を行うスイッチング制御回路を有し、
前記スイッチング制御回路は、前記ＰＷＭ制御時に所定の条件を満たすとスイッチング素子の最小オン期間を設けるとともに、前記最小オン期間の経過後に前記スイッチング素子に流れる電流が許容値を超えると前記スイッチング素子をオフすることを特徴とするスイッチング電源。
【請求項２】
前記最小オン期間は、前記ＰＦＭ制御における前記スイッチング素子のオン期間より短いことを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記負荷信号により判断される負荷の大きさが定格値以上になることを前記所定の条件とすることを特徴とする請求項１または２記載のスイッチング電源。
【請求項４】
前記スイッチング電源の起動を前記所定の条件とすることを特徴とする請求項１または２記載のスイッチング電源。
【請求項５】
前記負荷信号は、前記スイッチング電源の出力電圧の検出値と基準値との差を検出した誤差信号であることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源。
【請求項６】
前記負荷信号は、前記スイッチング素子に流れる電流を検出した検出信号であることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源。
【請求項７】
前記負荷信号と第２の基準値とを比較することにより前記負荷が軽負荷か軽負荷でないかを判断するとともに、前記負荷信号と前記第２の基準値との比較にヒステリシス特性を持たせたことを特徴とする請求項１ないし６のいずれかに記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＦＭ制御とＰＷＭ制御を行うスイッチング電源に関し、特に軽負荷時の消費電力を削減したスイッチング電源に関する。
【背景技術】
【０００２】
近年、環境への配慮から電気、電子機器に対する消費電力の低減化が要求されてきている。特に、ＯＡ機器のようなスタンバイ機能を備えた機器においては、スタンバイ時の消費電力の削減が急務となっている。このような状況を受け、各機器に電力を供給している電源自身もスタンバイ時の消費電力削減が必要となってきている。
【０００３】
上記の電源自身もスタンバイ時の消費電力を削減する方法として、通常動作時用の出力容量の大きな電源とスタンバイ時用の電源の二つの電源を用意する方法があるが、電源を二つ搭載することは、占有体積が大きくなることとコスト高になることで、廉価な実用品としては難しい。また、電源を一つだけ搭載した場合の消費電力の削減方法として、スイッチング電源を使用し、スタンバイ動作時にスイッチング素子であるパワーＭＯＳＦＥＴの駆動周波数（スイッチング周波数）を下げる方法が知られている。このスイッチング周波数を下げる方法には、負荷電流が基準値以下になったときに低いスイッチング周波数に切り換える方法（スイッチング周波数は２段階変化）と、基準値以下になったら負荷電流に応じてスイッチング周波数を低下させていく方法（スイッチング周波数は負荷電流に応じて連続的に変化）がある。
【０００４】
図１２は上記のようなスイッチング電源の構成例を示す回路図である。交流電源ＡＰ１からの交流はダイオードスタックＤＳ１により全波整流され、コンデンサＣ１で平滑された直流が出力トランスＴ１の一次巻線Ｎ１に供給される。一次巻線Ｎ１には直列にスイッチング素子であるＭＯＳトランジスタＱ１が接続されており、ＩＣ（集積回路）化されたスイッチング制御回路１００からの駆動信号によりパワーＭＯＳトランジスタＱ１がオン（ＯＮ）、オフ（ＯＦＦ）し、これにより出力トランスＴ１の二次巻線Ｎ２に脈流が発生する。この脈流はダイオードＤ１によって整流され、コンデンサＣ２で平滑されて図示しない負荷に供給される。
【０００５】
上記負荷への出力電圧は抵抗Ｒ１〜Ｒ３により検出され、その検出値がフォトカプラＰＣ１を介し、フィードバック信号としてスイッチング制御回路１００のＦＢ端子に入力される。また、出力トランスＴ１の一次巻線Ｎ１に電流が流れると補助巻線Ｎ３にも電圧が発生し、この電圧はダイオードＤ２により整流され、コンデンサＣ３で平滑されて、スイッチング制御回路１００の電源端子であるＶｃｃ端子に供給される。
【０００６】
また、スイッチング制御回路１００のＩＳ端子には、パワーＭＯＳトランジスタＱ１に流れる電流の検出信号が入力される。ＧＮＤは接地端子、Ｆ１はヒューズ、Ｃ４はコンデンサ、ＳＲ１はシャントレギュレータ、Ｒ４は高圧系からの電流を制限する制限抵抗、Ｒ５はＩＳ端子へのノイズを低減するフィルタ抵抗、Ｒ６はパワーＭＯＳトランジスタＱ１の電流を検出する検出抵抗、Ｒ７はパワーＭＯＳトランジスタＱ１のゲート駆動電流を調整する抵抗、Ｒ８はフォトカプラＰＣ１に流れる電流を調整する抵抗である。
【０００７】
このようなスイッチング電源は、通常出力電圧を一定に保つために、出力電圧を監視し、その情報をスイッチング素子を駆動するスイッチング制御回路にフィードバックし、スイッチング素子のパルス幅を調整するＰＷＭ（Pulse Width Modulation）制御を行っている（負帰還制御）。
【０００８】
すなわち、負荷への供給電流が多ければ過剰供給となり、出力電圧が上昇する。この出力電圧が上昇することで、フィードバック信号に過剰供給である情報が現れ、スイッチング制御回路が電流供給を絞ることにより、出力電圧は下降する。逆に、出力電圧が下降した場合には、同様の流れで逆方向の制御を行い、一定の出力電圧を保っている。
【０００９】
上述の負荷電流に応じてスイッチング周波数を低下させる方法は、このフィードバック信号を負荷電流の大小あるいは増減を表す代替情報として用い、スイッチング周波数を変化させるものである。
【００１０】
また、上記のようなスイッチング電源において、軽負荷時の電力変換効率を上げるために、負荷の軽重判定を行い、一定以上の負荷ではＰＷＭ制御を行い、軽負荷ではＰＦＭ（Pulse Frequency Modulation）制御を行うことが知られている（例えば、特許文献１〜３参照）。
【００１１】
上記の負荷の軽重を判定する方法として、特許文献１では、スイッチングトランジスタに流れる電流もしくは誤差増幅信号を基準値と比較することが示されている。また、特許文献２でも、スイッチングトランジスタに流れる電流を基準値と比較することが示され、特許文献３においても、スイッチングトランジスタに流れる電流により判断することが示されている。図１３、図１４にこのように負荷の軽重を判定してスイッチング制御を行う従来のスイッチング制御回路の構成を示す。
【００１２】
図１３は電圧モードの制御を行う従来のスイッチング制御回路の要部を示す図である。軽負荷判定部１０１はフィードバック信号ＶＦＢにより軽負荷であるかを判定し、軽負荷であると判定するとＨ（High：高）レベル、軽負荷ではないと判断するとＬ（Low：低）レベルをそれぞれマルチプレクサ１０４の選択信号入力端子Ｓに入力する。また、軽負荷判定部１０１は負荷の大きさに応じて上記のように発振器１０２の周波数を制御する。なお、フィードバック信号ＶＦＢは、スイッチング電源の出力電圧が高いと低くなり、出力電圧が低いと高くなる信号である。ＰＷＭ比較器ＣＰ１０１はフィードバック信号ＶＦＢと発振器１０２からの発振信号を比較し、比較結果を示すＰＷＭ比較器ＣＰ１０１の出力信号は直接およびＰＦＭワンショット回路１０３を介してマルチプレクサ１０４に入力される。
【００１３】
軽負荷であるとき、軽負荷判定部１０１の出力信号はＨとなり、マルチプレクサ１０４の出力はＰＦＭワンショット回路１０３の出力信号となる。この場合、発振器１０２の発振周波数も変化することにより、ＰＦＭ制御が行われることになる。軽負荷でない場合は、マルチプレクサ１０４の出力はＰＷＭ比較器ＣＰ１０１の出力信号となるこの場合、ＰＷＭ制御が行われることになる。そして、マルチプレクサ１０４からの出力信号は出力部１０５を通して、スイッチング素子に出力される。
【００１４】
図１４は電流モードの制御を行う従来のスイッチング制御回路の要部を示す図である。電流モードと相違する点は、発振器１０２からの発振信号をＰＦＭワンショット回路１０３およびワンショット回路１０６に入力し、ワンショット回路１０６の出力信号をフリップフロップＦＦ１０１を通してマルチプレクサ１０４に入力することである。また、フィードバック信号ＶＦＢをスイッチング素子に流れる電流の検出信号ＶＩＳとＰＷＭ比較器ＣＰ１０２で比較し、このＰＷＭ比較器ＣＰ１０２の出力信号をフリップフロップＦＦ１０１のリセット端子に入力することである。
【特許文献１】特開２００３−３１９６４５号公報（段落番号〔００１２〕，〔００４５〕〜〔００４７〕、図１２，２０）
【特許文献２】特開２００４−９６９８２号公報（段落番号〔０００２〕〜〔００２７〕，〔００５６〕〜〔００７３〕、図１，５〜７）
【特許文献３】特開２００６−１４９０６７号公報（段落番号〔０００２〕〜〔００１７〕，〔００３０〕，〔００３１〕、図１，８〜１２）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、ＰＦＭ制御とＰＷＭ制御を切り換える従来のスイッチング電源にあっては、起動時にはＰＷＭ制御が行われるので、スイッチング素子に過大な電流が流れてしまうという問題点がある。すなわち、起動時にはスイッチング電源の出力電圧がゼロであるためフィードバック信号ＶＦＢが最大値をとり、これにより電圧モードではスイッチング素子が最大オン時比率でスイッチングを行い、電流モードでは図１４のＰＷＭ比較器１４からスイッチング素子をオフさせる信号が発生するまでの時間が最長になる（ＰＷＭ比較器１４の電源電圧によっては出力されないこともある）ので、スイッチング素子の電流が増加する一方になることによる。特許文献１〜３には、この問題およびその対策について何も示されていない。
【００１６】
さらに、特許文献１〜３には、短絡保護についても何も示されていない。
本発明は、このような点に鑑みてなされたものであり、スタンバイ時の低消費電力化を図ることができるとともに、起動時の過電流の防止や短絡保護を行うことができるスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明では上記課題を解決するために、負荷の大きさに関する負荷信号により軽負荷と判断されるとＰＦＭ制御を行い、軽負荷でないと判断されるとＰＷＭ制御を行うスイッチング制御回路を有し、前記スイッチング制御回路は、前記ＰＷＭ制御時に所定の条件を満たすとスイッチング素子の最小オン期間を設けるとともに、前記最小オン期間の経過後に前記スイッチング素子に流れる電流が許容値を超えると前記スイッチング素子をオフすることを特徴とするスイッチング電源が提供される。
【００１８】
このようなスイッチング電源によれば、ＰＷＭ制御時に所定の条件を満たすとスイッチング素子の最小オン期間を設けるとともに、その最小オン期間の経過後にスイッチング素子に流れる電流が許容値を超えるとスイッチング素子をオフするので、スタンバイ時の低消費電力化を図ることができるとともに、起動時の過電流を防止することができる。
【発明の効果】
【００１９】
本発明のスイッチング電源は、ＰＷＭ制御時に所定の条件を満たすとスイッチング素子の最小オン期間を設けるとともに、その最小オン期間の経過後にスイッチング素子に流れる電流が許容値を超えるとスイッチング素子をオフするので、スタンバイ時の低消費電力化を図ることができるとともに、起動時の過電流の防止や短絡保護を行うことができるという利点がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態の電圧モードのスイッチング制御回路の要部を示す図であり、電圧モードのフル構成を示している。このスイッチング制御回路は、起動信号が入力されるとカウントを開始するタイマー１、フィードバック信号ＶＦＢが入力される過負荷判定部２および軽負荷判定部３を有しており、軽負荷判定部３の出力信号は発振器４に入力され、発振器４からの発振信号ＶＯＳＣがフィードバック信号ＶＦＢとＰＷＭ比較器ＣＰ１で比較され、ＰＷＭ比較器ＣＰ１の出力信号ＶＰＷＭが（ゲートＡＧ，ＯＧ２を介して）マルチプレクサ５に入力されて、出力部６の出力信号ＶＯＵＴによりスイッチング素子（パワーＭＯＳトランジスタ）が制御される構成は図１３と同様である。
【００２１】
ＰＷＭ比較器ＣＰ１の出力信号ＶＰＷＭはＰＦＭワンショット回路７およびＰＷＭワンショット回路８にも入力され、ＰＦＭワンショット回路７およびＰＷＭワンショット回路８の出力信号はマルチプレクサ５に入力される（ＰＷＭワンショット回路８の出力信号はゲートＡＧ１，ＯＧ２を介して入力される）。ＡＧ１，ＡＧ２はアンド（ＡＮＤ）ゲート、ＯＧ１，ＯＧ２はオア（ＯＲ）ゲートである。
【００２２】
また、スイッチング素子に流れる電流の検出信号ＶＩＳは、例えばパワーＭＯＳトランジスタのソース端子とＧＮＤ端子間に接続された電流検出抵抗に発生した電圧、もしくはカレントトランスの出力やインダクタの両端電圧である。そして、この検出信号ＶＩＳは電流判定部を構成する比較器ＣＰ２で電流制限値設定部９からの設定値と比較される。比較器ＣＰ２の出力はフリップフロップＦＦ１にリセット信号として出力され、フリップフロップＦＦ１からイネーブル信号ＶｅｎａｂｌｅがアンドゲートＡＧ２に入力され、アンドゲートＡＧ２の出力信号ＶｌｏｇｉｃはオアゲートＯＧ２に入力される。
【００２３】
図２は電圧モードのスイッチング制御回路の起動時に対応する回路構成を示す図である。起動時には、タイマー１と軽負荷判定部３が動作し、図１の過負荷判定部２は必要としない。また、図３は電圧モードのスイッチング制御回路の過負荷時に対応する回路構成を示す図である。過負荷時には、過負荷判定部２と軽負荷判定部３が動作し、図１のタイマー１は必要としない。
【００２４】
図４は本発明の実施の形態の電流モードのスイッチング制御回路の要部を示す図であり、電流モードのフル構成を示している。図１の電圧モードの構成と相違する点は、フィードバック信号ＶＦＢとスイッチング素子に流れる電流の検出信号ＶＩＳをＰＷＭ比較器ＣＰ３で比較し、このＰＷＭ比較器ＣＰ３の出力（Ｖｄｉｓａｂｌｅ２）をリセット信号としてフリップフロップＦＦ２に入力することである。また、発振器４からの発振信号をＰＦＭワンショット回路７、ＰＷＭワンショット回路８およびワンショット回路１０に入力し、ワンショット回路１０の出力信号をフリップフロップＦＦ２を通してアンドゲートＡＧ２に入力することである。その他は図１と同様の構成である。
【００２５】
図５は電流モードのスイッチング制御回路の起動時に対応する回路構成を示す図である。起動時には、タイマー１と軽負荷判定部３が動作し、図１の過負荷判定部２は必要としない。また、図６は電流モードのスイッチング制御回路の過負荷時に対応する回路構成を示す図である。過負荷時には、過負荷判定部２と軽負荷判定部３が動作し、図１のタイマー１は必要としない。
【００２６】
図７は上述の実施の形態のスイッチング制御回路の各部の具体的な構成を示す回路図である。ここでは、（Ａ）に軽負荷判定部３のうち発振器４に与える信号を生成する部分の構成例（マルチプレクサ５に与える信号は、フィードバック信号ＶＦＢと基準電圧をコンパレータで比較することにより生成される）、（Ｂ）に電流制限値設定部９および電流判定部の構成例、（Ｃ）に短パルス入力でトリガーされるワンショット回路１０の構成例を示す。
【００２７】
軽負荷判定部３の図７（Ａ）に示す部分は、フィードバック信号ＶＦＢをオペアンプＯＰ１０、基準電圧Ｖ１および抵抗Ｒ１１，Ｒ１２により発振器４に適した入力電圧に変換するものであり、ＶＦＢはＶ１＋（ＶＦＢ−Ｖ１）×Ｒ１２／Ｒ１１という信号に変換される。電流制限値設定部９および電流判定部は、スイッチング素子に流れる電流の検出信号ＶＩＳを基準電圧ＶＴＨ４と比較する比較器ＣＰ２により構成される。図１に示すＰＷＭ比較器ＣＰ１は、発振器４の発振信号ＶＯＳＣとフィードバック信号ＶＦＢを比較してスイッチング素子の駆動パルスのオン幅を設定し、制御ロジックへＰＷＭパルスを出力する。制御ロジックでは、ＰＷＭ比較器ＣＰ１の出力と電流判定部での比較結果、タイマー１の出力信号、過負荷判定部２の出力信号および軽負荷判定部３の出力信号から最終的に出力すべきパルスを決定し、出力端子（ＯＵＴ端子）用のバッファである出力部６へパルスを出力する。また、帰還信号による負帰還とは別に、スイッチング素子などの保護を目的としてＰＷＭパルス幅を決定するために、イネーブル信号Ｖｅｎａｂｌｅが電流判定部より入力される。
【００２８】
図７（Ｃ）に示すワンショット回路１０は、トリガー信号ＶＴＲＧによりトリガーされて所定時間幅（時定数）のパルス信号を生成する回路により構成される。トリガー信号ＶＴＲＧの入力（レベルＬの短パルス）によりＨレベルを出力し、時定数が経過するとＬ（低）レベルを出力し、次のトリガー信号ＶＴＲＧが入力されるまでＬレベルを保持する。図中、ＩＳ１は電流源、ＩＮＶ１，ＩＮＶ２はインバータ、Ｃ１０はコンデンサ、ＮＭ１はＮチャネルのＭＯＳトランジスタ、ＰＭ１〜ＰＭ３はＰチャネルのＭＯＳトランジスタである。なお、ワンショット回路へのトリガー入力の論理を逆転させるために、インバータＩＮＶ１を削除する、もしくはインバータＩＮＶ１の前後にもう１段インバータを設けるようにしてもよい。この場合は、レベルＨの短パルスがトリガー信号となる。
【００２９】
また、パルス入力ではなく、レベル（の変化）によりトリガーされるワンショット回路を構成することもできる。すなわち、入力信号を微分回路に入力し、さらに必要に応じて波形整形回路で成形した微分回路の出力を上記の時定数回路に入力するよう構成すればよい。
【００３０】
本発明の実施の形態では、パルス入力型およびレベル入力型のワンショット回路を随時使い分けている。例えば、図１のＰＦＭワンショット回路およびＰＷＭワンショット回路８はレベル入力型であり、図４のＰＦＭワンショット回路７、ＰＷＭワンショット回路８およびワンショット回路１０はパルス入力型を適用している（但し、本発明がこれらの適用例に限定されるものではない。）。
【００３１】
また、タイマー１へ入力されている起動信号は、例えば内部電源のＵＶＬＯの出力やパワーオンリセット信号などであり、ＩＣの起動、停止時に反転する信号である。タイマー１は立ち上がりエッジのみ遅延を行い、立ち下りエッジでは遅延させない。したがって、ＩＣが起動したことを示す起動信号がＨレベルになってからタイマー１で設定した遅延時間分遅れて、タイマー１の出力にＨレベルの信号が現れる。逆に、停止時には起動信号がＬレベルになり、同時にタイマー１の出力もＬレベルになる。
【００３２】
上記のように構成されたスイッチング制御回路は、スイッチング電源の負荷の大きさに関する負荷信号により軽負荷と判断されるとＰＦＭ制御を行い、軽負荷でないと判断されるとＰＷＭ制御を行う。その際、ＰＷＭ制御時に所定の条件を満たすとオアゲートＯＧ１の出力がＨとなってＰＷＭワンショット回路８の出力パルスがアンドゲートＡＧ１を通過することにより機能するスイッチング素子の最小オン期間を設けるとともに、その最小オン期間の経過後にスイッチング素子に流れる電流が許容値を超えると信号ＶｅｎａｂｌｅがＬとなってスイッチング素子をオフする。ＰＷＭ制御におけるスイッチング素子の最小オン期間は、ＰＦＭ制御におけるスイッチング素子のオン期間より短い。これは、以下の理由による。
【００３３】
最小オン時間は上記所定の条件を満たす（異常事態の）場合においても、スイッチング電源の出力を完全には遮断せず、最小限の電力を負荷に供給するためのものである。この最小オン時間が長いと過電流の防止効果が薄れる。特に、上記所定条件を満たす（異常事態の）場合においては、過電流防止効果を高めるために、最小オン時間は必要最小限のものにする必要がある。一方、ＰＦＭ制御が適用される領域は軽負荷であり、軽負荷時のスイッチング損失を下げるためにスイッチング周波数は比較的低周波とするのが通常である。これに対応して、ＰＦＭ制御におけるスイッチング素子のオン期間もある程度長い時間を有する。特に、スタンバイ時にはスイッチング損失を一層低減させるために、オン期間をさらに長くすることも適用されていて、最小オン期間がこのようなＰＦＭ制御におけるスイッチング素子のオン期間と同等以上では過電流防止効果が望めないためである。
【００３４】
また、上記の所定の条件は、例えば負荷信号により判断される負荷の大きさが定格値以上になる（これにはスイッチング電源の出力短絡も含まれる）ことであり、もしくはスイッチング電源の起動である。負荷信号は、例えばスイッチング電源の出力電圧の検出値と第１の基準値との差を検出した誤差増幅器の誤差増幅信号であり、もしくはスイッチング素子に流れる電流を検出した検出信号である。そして、この負荷信号と第２の基準値とを比較することにより負荷が軽負荷か軽負荷でないかを判断するとともに、その負荷信号と第２の基準値との比較にヒステリシス特性を持たせている。
【００３５】
このように、実施の形態では、ＰＷＭ制御時に所定の条件を満たすとスイッチング素子の最小オン期間を設けるとともに、その最小オン期間の経過後にスイッチング素子に流れる電流が許容値を超えるとスイッチング素子をオフするので、スタンバイ時の低消費電力化を図ることができるとともに、起動時の過電流の防止や短絡保護を行うことができる。
【００３６】
図８は実施の形態の電圧モードのスイッチング制御回路の具体的回路構成例を示す図である。ＯＰ１１は基準電圧ＶＴＨ１が入力される３入力オペアンプ、ＣＰ１２，ＣＰ１３はそれぞれの比較用の基準電圧ＶＴＨ２，ＶＴＨ３が入力される比較器、ＦＦ１１はフリップフロップ、ＰＭ１１〜ＰＭ１４はＰチャネルのＭＯＳトランジスタ、ＮＭ１１〜ＮＭ１３はＮチャネルのＭＯＳトランジスタ、Ｃ１１はコンデンサ、１１，１２はロジック回路である。
【００３７】
発振器部では、スイッチングパルスの周波数を決めるが、その際、軽負荷判定部の出力（オペアンプＯＰ１０の出力）信号ＶＦＢ＿Ｍを受けた３入力オペアンプＯＰ１１の出力信号により、比較器ＣＰ１１の出力部の抵抗Ｒ１３に流れる電流を設定する。３入力オペアンプＯＰ１１は、２つの入力信号（すなわち、軽負荷判定部の出力信号ＶＦＢ＿Ｍと基準電圧ＶＴＨ１）のうち値が低い方が入力される反転入力端子と非反転入力端子が仮想短絡するよう機能する。これにより、抵抗Ｒ１３に流れる電流が基準電圧ＶＴＨ１もしくはフィードバック信号ＶＦＢにより定められることになる。この抵抗Ｒ１３に流れる電流はＭＯＳトランジスタからなるカレントミラー回路にて、コンデンサＣ１１の充放電電流になる。また、基準電圧ＶＴＨ２，ＶＴＨ３は発振波形のピークとボトムを与え、コンデンサＣ１１の電圧を２つの比較器ＣＰ１２，ＣＰ１３で監視して、充放電を切り換える。
【００３８】
発振器出力ＶＯＳＣはコンデンサＣ１１の電圧波形、ＶＯＳＣ２は充電もしくは放電を表す矩形電圧波形になる。図８の例では、上記のようにオペアンプＯＰ１０の出力ＶＦＢ＿Ｍと基準電圧ＶＴＨ１のうち、より低い電圧が抵抗Ｒ１３に印加されるように構成されたオペアンプＯＰ１１があり、この部分で発振周波数をフィードバック信号ＶＦＢに応じて変化させている。
【００３９】
図９に実施の形態の電圧モードのスイッチング制御回路のタイミングチャートを示す。ここでは、フィードバック信号ＶＦＢ、発振器出力ＶＯＳＣ、比較器ＣＰ１の出力ＶＰＷＭ、基準電圧ＶＴＨ４、スイッチング素子に流れる電流の検出信号ＶＩＳ、イネーブル信号Ｖｅｎａｂｌｅ、および出力信号ＶＯＵＴａが示されている。図９は当初ＰＷＭモードで動作していて、途中からフィードバック信号ＶＦＢが大きくなって負荷が重くなっていることを示し、さらに図９に示す最後の周期において信号ＶＩＳが基準電圧ＶＴＨ４に達するとフリップフロップがリセットされてイネーブル信号ＶｅｎａｂｌｅがＬとなり、アンドゲートＡＧ２の出力がＬになることにより出力信号ＶＯＵＴａがオフされる（Ｌになる）様子が示されている。
【００４０】
図１０は実施の形態の電流モードのスイッチング制御回路の具体的回路構成例を示す図である。ＦＦ１２はフリップフロップである。図１１に実施の形態の電流モードのスイッチング制御回路のタイミングチャートを示す。但し、図１１に示すのは通常動作に関するもので、図９に示すような信号ＶＩＳが基準電圧ＶＴＨ４に達した場合の処置については割愛している。ここでは、発振器出力ＶＯＳＣ、ワンショット回路１０の出力信号、フィードバック信号ＶＦＢ、スイッチング素子に流れる電流の検出信号ＶＩＳ、比較器ＣＰ３の出力信号Ｖｄｉｓａｂｌｅ２、および出力信号ＶＯＵＴｂが示されている。図１０のワンショット回路１０は図４に示すＰＷＭワンショット回路８も兼ねている。
【００４１】
なお、上記出力信号ＶＯＵＴａおよびＶＯＵＴｂは、それぞれ図１のオアゲートＯＧ２の出力および図４のアンドゲートＡＧ２の出力に相当するものである。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態の電圧モードのスイッチング制御回路の要部を示す図である。
【図２】電圧モードのスイッチング制御回路の起動時に対応する回路構成を示す図である。
【図３】電圧モードのスイッチング制御回路の過負荷時に対応する回路構成を示す図である。
【図４】本発明の実施の形態の電流モードのスイッチング制御回路の要部を示す図である。
【図５】電流モードのスイッチング制御回路の起動時に対応する回路構成を示す図である。
【図６】電流モードのスイッチング制御回路の過負荷時に対応する回路構成を示す図である。
【図７】実施の形態のスイッチング制御回路の各部の具体的な構成を示す回路図である。
【図８】実施の形態の電圧モードのスイッチング制御回路の具体的回路構成例を示す図である。
【図９】実施の形態の電圧モードのスイッチング制御回路のタイミングチャートである。
【図１０】実施の形態の電流モードのスイッチング制御回路の具体的回路構成例を示す図である。
【図１１】実施の形態の電流モードのスイッチング制御回路のタイミングチャートである。
【図１２】スイッチング電源の構成例を示す回路図である。
【図１３】電圧モードの制御を行う従来のスイッチング制御回路の要部を示す図である。
【図１４】電流モードの制御を行う従来のスイッチング制御回路の要部を示す図である。
【符号の説明】
【００４３】
１  タイマー
２  過負荷判定部
３  軽負荷判定部
４  発振器
５  マルチプレクサ
６  出力部
７  ＰＦＭワンショット回路
８  ＰＷＭワンショット回路
９  電流制限値設定部
１０  ワンショット回路
１１，１２  ロジック回路
ＡＧ１，ＡＧ２  アンドゲート
Ｃ１０，Ｃ１１  コンデンサ
ＣＰ１，ＣＰ３  ＰＷＭ比較器
ＣＰ２，ＣＰ１２，ＣＰ１３  比較器
ＦＦ１，ＦＦ２，ＦＦ１１，ＦＦ１２  フリップフロップ
ＮＭ１，ＮＭ１１〜ＮＭ１３  ＮチャネルのＭＯＳトランジスタ
ＯＧ１，ＯＧ２  オアゲート
ＯＰ１０，ＯＰ１１  オペアンプ
ＰＭ１〜ＰＭ３，ＰＭ１１〜ＰＭ１４  ＰチャネルのＭＯＳトランジスタ
Ｒ１１，Ｒ１２，Ｒ１３  抵抗
【図１】
2008187813.tif 000003
【図２】
2008187813.tif 000004
【図３】
2008187813.tif 000005
【図４】
2008187813.tif 000006
【図５】
2008187813.tif 000007
【図６】
2008187813.tif 000008
【図７】
2008187813.tif 000009
【図８】
2008187813.tif 000010
【図９】
2008187813.tif 000011
【図１０】
2008187813.tif 000012
【図１１】
2008187813.tif 000013
【図１２】
2008187813.tif 000014
【図１３】
2008187813.tif 000015
【図１４】
2008187813.tif 000016