(57)【要約】【課題】未焼結セラミック体の少なくとも一方主面上に、未焼結セラミック体の焼結温度では実質的に焼結しない拘束層を付与した後、この拘束層付き未焼結セラミック体を焼成し、次いで、拘束層を除去する、各工程を備える、いわゆる無収縮プロセスによる多層セラミック基板の製造方法において、拘束層による拘束力を大きくしようとすると、拘束層の除去が困難になり、拘束層の除去を容易なようにすると、拘束力が小さくなってしまう。【解決手段】拘束層を、第１拘束層５，６と第１拘束層５，６の拘束力よりも小さい拘束力を有する第２拘束層７，８とから構成し、第２拘束層７，８を未焼結セラミック体９の表面上に設け、第１拘束層５，６を第２拘束層７，８の表面上に設ける。焼成後において、第２拘束層７，８を容易に除去することができる。【選択図】図２
2008004733.tif 000002
【特許請求の範囲】
【請求項１】
基材用セラミック粉末を含む未焼結セラミック体の少なくとも一方主面上に、前記未焼結セラミック体の焼結温度では実質的に焼結しない難焼結性セラミック粉末を含む拘束層を付与した後、この拘束層付き未焼結セラミック体を前記未焼結セラミック体の焼結温度で焼成し、次いで、前記拘束層を除去する、各工程を備える、セラミック基板の製造方法において、
前記拘束層は、第１拘束層および前記第１拘束層の拘束力よりも小さい第２拘束層を備え、前記第２拘束層が前記未焼結セラミック体の表面上に設けられ、前記第１拘束層が前記第２拘束層の表面上に設けられることを特徴とする、セラミック基板の製造方法。
【請求項２】
前記第１拘束層は第１難焼結性セラミック粉末を含み、前記第２拘束層は第２難焼結性セラミック粉末を含み、前記第１難焼結性セラミック粉末の比表面積は、前記第２難焼結性セラミック粉末の比表面積よりも大きい、請求項１に記載のセラミック基板の製造方法。
【請求項３】
前記第１難焼結性セラミック粉末の比表面積は、前記第２難焼結性セラミック粉末の比表面積より、１ｍｍ２／ｇ以上大きい、請求項２に記載のセラミック基板の製造方法。
【請求項４】
前記第１拘束層は第１難焼結性セラミック粉末を含み、前記第２拘束層は第２難焼結性セラミック粉末を含み、前記第１難焼結性セラミック粉末の平均粒径（Ｄ５０）は、前記第２難焼結性セラミック粉末の平均粒径よりも小さい、請求項１に記載のセラミック基板の製造方法。
【請求項５】
前記第１難焼結性セラミック粉末の平均粒径は、前記第２難焼結性セラミック粉末の平均粒径より、０．２μｍ以上小さい、請求項４に記載のセラミック基板の製造方法。
【請求項６】
前記第１拘束層は第１難焼結性セラミック粉末を含み、前記第２拘束層は第２難焼結性セラミック粉末を含み、さらに、前記第１拘束層および前記第２拘束層はそれぞれバインダ成分を含有しており、前記第１拘束層のバインダ量は、前記第２拘束層のバインダ量よりも少ない、請求項１に記載のセラミック基板の製造方法。
【請求項７】
前記第１拘束層の、前記第１難焼結性セラミック粉末に対するバインダ量は、前記第２拘束層の、前記第２難焼結性セラミック粉末に対するバインダ量より、１重量％以上少ない、請求項６に記載のセラミック基板の製造方法。
【請求項８】
前記第１拘束層の厚みは、前記第２拘束層の厚みよりも厚い、請求項１ないし７にいずれかに記載のセラミック基板の製造方法。
【請求項９】
前記第１拘束層の厚みは、前記第２拘束層の厚みの２倍以上である、請求項８に記載のセラミック基板の製造方法。
【請求項１０】
前記基材用セラミック粉末は、低温焼結性セラミック粉末であり、前記未焼結セラミック体は、前記低温焼結性セラミック粉末を含む未焼結のセラミック基材層を複数積層してなるものであり、その表面および／または内部に、銀または銅を主成分とする未焼結の導体パターンを有している、請求項１ないし９のいずれかに記載のセラミック基板の製造方法。
【請求項１１】
少なくとも前記第２拘束層には、未焼結のスタッド導体が形成されており、前記拘束層付き未焼結セラミック体を焼成する工程は、前記未焼結セラミック体および前記未焼結のスタッド導体の双方が焼結する温度で実施され、前記拘束層を除去する工程によって、焼結後の前記スタッド導体をセラミック基板から突出させた状態とする、請求項１ないし１０のいずれかに記載のセラミック基板の製造方法。
【請求項１２】
前記拘束層を除去する工程の後、セラミック基板上に表面実装型電子部品を搭載する工程をさらに備える、請求項１ないし１１のいずれかに記載のセラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、セラミック基板の製造方法に関するもので、特に、いわゆる無収縮プロセスを利用するセラミック基板の製造方法に関するものである。
【背景技術】
【０００２】
この発明にとって興味あるセラミック基板として、積層された複数のセラミック層を備える多層セラミック基板がある。多層セラミック基板は、通常、その表面や内部に導体パターンを形成している。この導体パターンとしては、たとえば、セラミック層の平面方向に延びる面内導体と、セラミック層を厚み方向に貫通するように延びる層間接続導体（代表的にはビアホール導体）とがある。
【０００３】
一般に、このような多層セラミック基板は、そこに半導体デバイスやチップ積層コンデンサ等の表面実装型電子部品を搭載し、これら表面実装型電子部品を相互に配線するものである。また、多層セラミック基板には、キャパシタやインダクタのような受動素子が内蔵されることがあり、上述した面内導体や層間接続導体によって、これらの受動素子が構成され、また、必要に応じて、各表面実装型電子部品と内蔵された受動素子とが相互に接続される。
【０００４】
多層セラミック基板をより多機能化、高機能化、高性能化するためには、上述した導体パターンを高精度かつ高密度に形成することが必要となる。
【０００５】
ところで、多層セラミック基板を得るためには、セラミック層となるべきセラミックグリーンシートを積層してなる未焼結セラミック体を焼成しなければならない。この焼成工程において、セラミックグリーンシートは、そこに含まれるバインダの消失やセラミック粉末の焼結に伴って収縮するが、収縮は、特に大面積の多層セラミック基板においては、基板全体にて均一には生じにくく、そのため、多層セラミック基板の平面方向に関して、収縮ばらつきによる寸法誤差を生じたり、多層セラミック基板全体に反りやうねりが生じたりすることがある。
【０００６】
その結果、導体パターンに不所望な変形や歪みが生じ、より具体的には、面内導体や層間接続導体の位置精度が低下したり、面内導体や層間接続導体において断線が生じたりすることがある。このような導体パターンに生じる変形や歪みは、導体パターンの高密度化を阻害する主たる原因となっている。
【０００７】
そこで、多層セラミック基板を製造するに当たって、多層セラミック基板の平面方向における焼成収縮を実質的に生じさせない方法、いわゆる無収縮プロセスを適用することが、たとえば特許第２５５４４１５号公報（特許文献１）において提案されている。
【０００８】
この無収縮プロセスにおいては、Ａｌ２Ｏ３等のセラミック粉末にホウ珪酸ガラス等のガラス粉末を混合してなる基材用セラミック粉末を主成分とする基材用セラミックグリーンシートが用意されるとともに、たとえばＡｌ２Ｏ３粉末を主成分とする拘束用セラミックグリーンシートが用意される。そして、基材用セラミックグリーンシートに面内導体や層間接続導体が形成され後、これらを積層して、未焼結セラミック体を作製し、次いで、この未焼結セラミック体の上下両主面上に拘束用セラミックグリーンシートを配置し、これらを圧着することによって、拘束層付き未焼結セラミック体を構成する複合積層体が作製される。
【０００９】
このようにして得られた複合積層体は、各セラミックグリーンシート中に含まれるバインダ等の有機成分を除去するために熱処理され、次いで、未焼結セラミック体が焼結する温度、すなわち、基材用セラミック粉末が焼結する温度で焼成される。この焼成工程において、拘束層に含まれるＡｌ２Ｏ３粉末は実質的に焼結しないため、拘束層は実質的に収縮せず、未焼結セラミック体の上下両主面に対して拘束力を及ぼす。このことから、未焼結セラミック体の平面方向の収縮が実質的に抑制され、未焼結セラミック体は実質的に厚み方向にのみ収縮する。そして、焼成工程の後、拘束層に由来するＡｌ２Ｏ３粉末からなる多孔質層を除去することによって、焼結したセラミック体、すなわち多層セラミック基板が取り出される。
【００１０】
上述した無収縮プロセスによれば、平面方向に関して、積層された基材用セラミックグリーンシートの寸法精度が維持されるため、不均一な変形がもたらされにくく、そのため、導体パターンの不所望な変形や歪みがもたらされにくくなり、高精度に形成された信頼性の高い導体パターンを有する多層セラミック基板を得ることができる。
【００１１】
しかしながら、無収縮プロセスには、拘束層の性質に関して、次のような解決されるべき課題がある。すなわち、無収縮プロセスでは、拘束層が未焼結セラミック体の主面を強力に拘束することによって、未焼結セラミック体の収縮が抑制され、多層セラミック基板を高精度に作製することができる。他方、拘束層による拘束力が強力になるほど、焼成工程後において、拘束層の除去が困難になる。そのため、拘束層の一部が多層セラミック基板表面上のたとえば導体に付着したままとなることがあり、この場合には、この導体へのめっき付与性やワイヤボンディング接続性に支障が生じる。この問題を解決するため、強力な洗浄装置が提案されているが、基板表面への損傷が大きく、また、コスト上昇も招く。
【００１２】
なお、この発明にとって興味ある従来技術として、次のように、互いに異なる性質を有する２種類の拘束層を用いる技術がいくつか提案されている。
【００１３】
特開２００１−６０７６７号公報（特許文献２）では、未焼結セラミック積層体の各主面上にそれぞれ形成される第１拘束層および第２拘束層の各厚みに関して、第１拘束層の厚みを第２拘束層の厚みより厚くし、第１拘束層を、焼成によってより大きく収縮し得る主面側に設けるようにしている。
【００１４】
次に、特開２００２−１９８６４７号公報（特許文献３）では、未焼結セラミック体の主面上に、まず、セラミック粉末とガラス粉末とを含む第１拘束層を形成し、その上に、セラミック粉末を含むがガラス粉末を含まない第２拘束層を形成することによって、焼成工程での拘束力を強化することが提案されている。
【００１５】
次に、特開２００２−２９００４３号公報（特許文献４）では、未焼結セラミック体の主面上に第１拘束層とその上に第２拘束層とを形成し、これら第１拘束層と第２拘束層との間に熱膨張係数差を設けることにより、未焼結セラミック体の主面上に形成される導体とセラミックとの熱膨張差によるクラックの発生を防止しながら、安定的に平面方向の収縮を抑制しようとする技術が提案されている。
【００１６】
しかしながら、上記特許文献２〜４の各々に記載の技術は、前述の特許文献１に記載の技術と同様、拘束層に関して、その拘束力を大きくしようとすると、これを除去することが困難になり、他方、これを除去しやすいようにすると、拘束力が小さくなってしまうという問題には着目しておらず、また、このような問題を解決し得るものではない。
【特許文献１】特許第２５５４４１５号公報
【特許文献２】特開２００１−６０７６７号公報
【特許文献３】特開２００２−１９８６４７号公報
【特許文献４】特開２００２−２９００４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
そこで、この発明の目的は、上述した問題を解決し得る、セラミック基板の製造方法を提供しようとすることである。
【課題を解決するための手段】
【００１８】
この発明は、基材用セラミック粉末を含む未焼結セラミック体の少なくとも一方主面上に、未焼結セラミック体の焼結温度では実質的に焼結しない難焼結性セラミック粉末を含む拘束層を付与した後、この拘束層付き未焼結セラミック体を前記未焼結セラミック体の焼結温度で焼成し、次いで、拘束層を除去する、各工程を備える、セラミック基板の製造方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１９】
すなわち、拘束層は、第１拘束層および第１拘束層の拘束力よりも小さい第２拘束層を備え、第２拘束層が未焼結セラミック体の表面上に設けられ、第１拘束層が第２拘束層の表面上に設けられることを特徴としている。
【００２０】
より具体的な第１の実施態様では、第１拘束層が第１難焼結性セラミック粉末を含み、第２拘束層が第２難焼結性セラミック粉末を含むとき、第１難焼結性セラミック粉末の比表面積が、第２難焼結性セラミック粉末の比表面積よりも大きくされる。この場合、第１難焼結性セラミック粉末の比表面積は、第２難焼結性セラミック粉末の比表面積より、１ｍｍ２／ｇ以上大きいことが好ましい。
【００２１】
より具体的な第２の実施態様では、第１拘束層が第１難焼結性セラミック粉末を含み、第２拘束層が第２難焼結性セラミック粉末を含むとき、第１難焼結性セラミック粉末の平均粒径（Ｄ５０）が、第２難焼結性セラミック粉末の平均粒径よりも小さくされる。この場合、第１難焼結性セラミック粉末の平均粒径が、第２難焼結性セラミック粉末の平均粒径より、０．２μｍ以上小さいことが好ましい。
【００２２】
より具体的な第３の実施態様では、第１拘束層が第１難焼結性セラミック粉末を含み、第２拘束層が第２難焼結性セラミック粉末を含み、さらに、第１拘束層および第２拘束層がそれぞれバインダ成分を含有しているとき、第１拘束層のバインダ量が、第２拘束層のバインダ量よりも少なくされる。この場合、第１拘束層の、第１難焼結性セラミック粉末に対するバインダ量が、第２拘束層の、第２難焼結性セラミック粉末に対するバインダ量より、１重量％以上少なくされることが好ましい。
【００２３】
好ましい実施態様では、第１拘束層の厚みは、第２拘束層の厚みより厚くされる。この場合、第１拘束層の厚みは、第２拘束層の厚みの２倍以上であることが好ましい。
【００２４】
この発明において、基材用セラミック粉末は、低温焼結性セラミック粉末であり、未焼結セラミック体は、低温焼結性セラミック粉末を含む未焼結のセラミック基材層を複数積層してなるものであり、その表面および／または内部に、銀または銅を主成分とする未焼結の導体パターンを有していることが好ましい。
【００２５】
また、少なくとも第２拘束層には、未焼結のスタッド導体が形成されており、前述の拘束層付き未焼結セラミック体を焼成する工程は、未焼結セラミック体および未焼結のスタッド導体の双方が焼結する温度で実施され、拘束層を除去する工程によって、焼結後のスタッド導体をセラミック基板から突出させた状態とする、そのようなセラミック基板の製造方法に対して、この発明が特に有利に適用される。
【００２６】
この発明に係るセラミック基板の製造方法は、前述した拘束層を除去する工程の後、セラミック基板上に表面実装型電子部品を搭載する工程をさらに備えていてもよい。
【発明の効果】
【００２７】
この発明によれば、拘束力が比較的小さいが、焼成後に除去しやすい第２拘束層を未焼結セラミック体の表面上に設けているので、その上に設けられた第１拘束層とともに、焼結後のセラミック基板から容易に除去することができる。他方、焼成時における未焼結セラミック体に対する拘束力は、第２拘束層からのものに加えて、拘束力の比較的大きい第１拘束層から第２拘束層を通して及ぼされるので、未焼結セラミック体に対して十分な拘束力を及ぼすことができ、高精度にセラミック基板を得ることができる。
【００２８】
この発明において、第１拘束層の厚みが第２拘束層の厚みより厚くされると、第１拘束層による拘束力の影響が第２拘束層を通して未焼結セラミック体の表面に確実に及ぼされるようにすることができる。また、第１拘束層が及ぼす拘束力をより大きくすることができる。
【００２９】
基材用セラミック粉末が低温焼結性セラミック粉末であり、未焼結セラミック体が、この低温焼結性セラミック粉末を含む未焼結のセラミック基材層を複数積層してなるものであるとき、この発明を適用することによって、多層セラミック基板を有利に製造することができる。この場合、未焼結セラミック体の表面および／または内部に形成されている未焼結の導体パターンが銀または銅を主成分とするとき、焼結したセラミック体を得るため、未焼結の導体パターンとの同時の焼成を問題なく行なうことができるとともに、比較的低コストで導電性に優れた導体パターンを形成することができる。
【００３０】
スタッド導体がセラミック基板から突出した状態となっているセラミック基板を得ようとする場合には、焼成後において、通常、拘束層を除去しにくい。しかしながら、この発明によれば、拘束層を容易に除去できるので、この発明を、スタッド導体が設けられたセラミック基板の製造に適用すれば、この発明による効果がより顕著に発揮される。
【発明を実施するための最良の形態】
【００３１】
この発明に係るセラミック基板の製造方法の好ましい実施形態として、多層セラミック基板の製造方法について説明する。
【００３２】
図１ないし図４は、この発明の第１の実施形態による多層セラミック基板の製造方法を説明するための断面図である。
【００３３】
まず、図１に示すように、未焼結のセラミック基材層１（図２参照）となるべき基材層用グリーンシート１ａが用意される。基材層用グリーンシート１ａは、低温焼結性セラミック粉末を、バインダ、溶剤、可塑剤等からなるビヒクル中に分散させることによって、スラリーを作製し、次いで、得られたスラリーをドクターブレード法のようなキャスティング法によってシート状に成形することによって得られる。
【００３４】
より具体的には、上記低温焼結性セラミック粉末としては、ＣａＯを０〜５５重量％、ＳｉＯ２を４５〜７０重量％、Ａｌ２Ｏ３を０〜３０重量％、および不純物を０〜１０重量％含むとともに、これら１００重量部に対して、Ｂ２Ｏ３を５〜２０重量部含む混合物を、１２００℃以上の温度で溶融してガラス化した後、水中で急冷し、これを粉砕して、平均粒径が３．０〜３．５μｍのＣａＯ−ＳｉＯ２−Ａｌ２Ｏ３−Ｂ２Ｏ３系ガラス粉末を作製し、このガラス粉末：５０〜６５重量％（好ましくは６０重量％）と、不純物が０〜１０重量％のアルミナ粉末：５０〜３５重量％（好ましくは４０重量％）とを混合したものが用いられる。
【００３５】
また、バインダとしては、たとえば、アクリルまたはブチラール系の樹脂が用いられ、溶剤としては、たとえば、トルエン、キシレン、水系溶剤が用いられ、可塑剤としては、たとえば、ＤＯＰ（ジオクチルフタレート）やＤＢＰ（ジブチルフタレート）が用いられる。
【００３６】
また、上述したスラリーは、たとえば、粘度１０００〜４００００ｍＰａ・ｓに調整され、基材層用グリーンシート１ａの厚みは、たとえば０．０２〜０．４ｍｍとされる。
【００３７】
なお、未焼結のセラミック基材層１は、上述したキャスティング法により形成したグリーンシート１ａによって与えられることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層によって与えられてもよい。
【００３８】
次いで、同じく図１を参照して、パンチング加工やレーザー加工等により、基材層用グリーンシート１ａに層間接続導体用孔２が形成される。そして、層間接続導体用孔２に、導電性ペーストが充填され、未焼結の層間接続導体３が形成される。
【００３９】
また、基材用グリーンシート１ａ上に、導電性ペーストを印刷することによって、未焼結の面内導体４が形成される。なお、図示した実施形態では、一部の面内導体４については、後述する第２拘束層用グリーンシート８ａ上に形成される。
【００４０】
上述した層間接続導体３および面内導体４を形成するための導電性ペーストは、銀または銅を主成分とするものが好ましいが、その他、Ａｇ／Ｐｄ、Ａｇ／Ｐｔを主成分とするものであってもよい。また、導電性ペーストに代えて、必要に応じて、抵抗ペーストやガラスペーストが用いられてもよい。
【００４１】
他方、同じく図１に示すように、第１拘束層５および６ならびに第２拘束層７および８（図２参照）とそれぞれなるべき第１拘束層用グリーンシート５ａおよび６ａならびに第２拘束層用グリーンシート７ａおよび８ａが用意される。これら拘束層用グリーンシート５ａ、６ａ、７ａおよび８ａは、上記の基材層用グリーンシート１ａならびに未焼結の層間接続導体３および面内導体４の焼結温度では実質的に焼結しない、たとえばアルミナ粉末のような難焼結性セラミック粉末を含むものである。
【００４２】
拘束層用グリーンシート５ａ、６ａ、７ａおよび８ａは、上記の難焼結性セラミック粉末を、バインダ、溶剤、可塑剤等からなるビヒクル中に分散させてスラリーを作製し、得られたスラリーをドクターブレード法のようなキャスティング法によってシート状に成形することによって作製される。
【００４３】
拘束層用グリーンシート５ａ、６ａ、７ａおよび８ａがアルミナ粉末を含む場合、その焼結温度は１５００〜１６００℃であるため、基材層用グリーンシート１ａならびに層間接続導体３および面内導体４の焼結温度では実質的に焼結しない。
【００４４】
第１拘束層用グリーンシート５ａおよび６ａと、第２拘束層用グリーンシート７ａおよび８ａとは、各々が及ぼす拘束力が互いに異なるようにされる。つまり、グリーンシート５ａおよび６ａならびに７ａおよび８ａの各々は、第１拘束層５および６の方が第２拘束層７および８よりも拘束力が大きくなるように選択される。
【００４５】
そのため、グリーンシート５ａおよび６ａならびに７ａおよび８ａの各々における難焼結性セラミック粉末の比表面積（ＳＳＡ）の大小を利用できる。一般に、難焼結性セラミック粉末の比表面積が大きいほど、拘束力が大きくなる傾向があり、具体的には、第１拘束層用グリーンシート５ａおよび６ａに含まれる難焼結性セラミック粉末の比表面積がたとえば５．０〜１０．０ｍ２／ｇとされたとき、第２拘束層用グリーンシート７ａおよび８ａに含まれる難焼結性セラミック粉末の比表面積が１．０〜４．０ｍ２／ｇとされる。
【００４６】
あるいは、グリーンシート５ａおよび６ａならびに７ａおよび８ａの各々における難焼結性セラミック粉末の平均粒径（Ｄ５０）の大小を利用できる。一般に、難焼結性セラミック粉末の平均粒径が小さいほど、拘束力が大きくなる傾向があり、具体的には、第１拘束層用グリーンシート５ａおよび６ａに含まれる難焼結性セラミック粉末の平均粒径がたとえば０．３〜０．６μｍとされたとき、第２拘束層用グリーンシート７ａおよび８ａに含まれる難焼結性セラミック粉末の平均粒径が０．７〜２．０μｍとされる。
【００４７】
あるいは、グリーンシート５ａおよび６ａならびに７ａおよび８ａの各々におけるバインダ量を利用できる。一般に、バインダ量が少ないほど、拘束力が大きくなる傾向があり、具体的には、第１拘束層用グリーンシート５ａおよび６ａに含まれる、難焼結性セラミック粉末に対するバインダ量がたとえば７．０重量％とされたとき、第２拘束層用グリーンシート７ａおよび８ａに含まれる、難焼結性セラミック粉末に対するバインダ量が１０．０重量％とされる。
【００４８】
なお、これらの詳細については、図２に示した第１拘束層５および６ならびに第２拘束層７および８を形成した状態において説明する。
【００４９】
次に、層間接続導体３や面内導体４といった導体パターンがそれぞれ形成された複数の基材層用グリーンシート１ａが積層されることによって、図２に示すような未焼結セラミック体９が作製される。未焼結セラミック体９において、基材層用グリーンシート１ａは未焼結のセラミック基材層１を構成する。
【００５０】
また、未焼結セラミック体９の上方主面上に第２拘束層用グリーンシート７ａが積層され、それによって第２拘束層７が付与される。また、未焼結セラミック体９の下方主面上に第２拘束層用グリーンシート８ａが積層され、それによって第２拘束層８が付与される。さらに、第２拘束層７の表面上に第１拘束層用グリーンシート５ａが積層され、それによって第１拘束層５が設けられる。さらに、第２拘束層８の表面上に第１拘束層用グリーンシート６ａが積層され、それによって第１拘束層６が設けられる。
【００５１】
このようにして得られた拘束層５〜８を備える未焼結セラミック体９、すなわち複合積層体１０は、静水圧プレスまたは金型を用いた一軸プレスを適用してプレスされる。このプレス圧力は、９．８〜１９６ＭＰａ、好ましくは９８〜１９６ＭＰａに選ばれ、温度は３０〜１００℃、好ましくは５０〜８０℃に選ばれる。
【００５２】
なお、この実施形態では、第１拘束層５および６ならびに第２拘束層７および８は、それぞれ、各１枚の第１拘束層用グリーンシート５ａおよび６ａならびに第２拘束層用グリーンシート７ａおよび８ａによって構成されたが、必要に応じて、複数枚のグリーンシートを積層することにより構成されてもよい。また、拘束層５〜８は、グリーンシート５ａ〜８ａによって与えられるのではなく、厚膜印刷法により形成した厚膜印刷層によって与えられてもよい。
【００５３】
複合積層体１０において、第２拘束層７および８は、第１拘束層５および６の拘束力より小さい拘束力を有している。このような拘束力の差を生じさせるため、好ましくは、次のような条件の少なくとも１つが選択される。
【００５４】
第１の条件は、第１拘束層５および６が第１難焼結性セラミック粉末を含み、第２拘束層７および８が第２難焼結性セラミック粉末を含むとき、第１難焼結性セラミック粉末の比表面積が、第２難焼結性セラミック粉末の比表面積よりも大きくされることである。この条件の妥当性を確認するため、第１難焼結性セラミック粉末の比表面積と第２難焼結性セラミック粉末の比表面積との差を種々に変えて、収縮抑制効果と拘束層除去性とを評価した結果が表１に示されている。
【００５５】
なお、表１ならびに後掲の表２ないし表５において、収縮抑制効果の欄に「◎」とあるのは、収縮率が±０．０５％以内の場合であり、「○」とあるのは、収縮率が±０．０５を超えかつ±０．１０％以内の場合であり、「×」とあるには、収縮率が±０．１０％を超えた場合である。また、拘束層除去性の欄に「○」とあるのは、拘束層５〜８が容易に除去できた場合であり、「×」とあるのは、完全な除去が困難であった場合である。
【００５６】
【表１】
2008004733.tif 000003
【００５７】
表１からわかるように、第１難焼結性セラミック粉末の比表面積が、第２難焼結性セラミック粉末の比表面積より、１ｍｍ２／ｇ以上大きいとき、収縮抑制効果および拘束層除去性の双方について良好な結果が得られている。
【００５８】
第２の条件は、第１拘束層５および６が第１難焼結性セラミック粉末を含み、第２拘束層７および８が第２難焼結性セラミック粉末を含むとき、第１難焼結性セラミック粉末の平均粒径（Ｄ５０）が、第２難焼結性セラミック粉末の平均粒径よりも小さくされることである。この条件の妥当性を確認するため、第１難焼結性セラミック粉末の平均粒径と第２難焼結性セラミック粉末の平均粒径との差を種々に変えて、収縮抑制効果と拘束層除去性とを評価した結果が表２に示されている。
【００５９】
【表２】
2008004733.tif 000004
【００６０】
表２からわかるように、第１難焼結性セラミック粉末の平均粒径が、第２難焼結性セラミック粉末の平均粒径より、０．２μｍ以上小さいとき、収縮抑制効果および拘束層除去性の双方について良好な結果が得られている。
【００６１】
第３の条件は、第１拘束層５および６が第１難焼結性セラミック粉末を含み、第２拘束層７および８が第２難焼結性セラミック粉末を含むとともに、第１拘束層５および６ならびに第２拘束層７および８がそれぞれバインダ成分を含有しているとき、第１拘束層５および６のバインダ量が、第２拘束層７および８のバインダ量よりも少なくされることである。この条件の妥当性を確認するため、第１拘束層５および６の、第１難焼結性セラミック粉末に対するバインダ量と第２拘束層７および８の、第２難焼結性セラミック粉末に対するバインダ量との差を種々に変えて、収縮抑制効果と拘束層除去性とを評価した結果が表３に示されている。
【００６２】
【表３】
2008004733.tif 000005
【００６３】
表３からわかるように、第１拘束層５および６の、第１難焼結性セラミック粉末に対するバインダ量が、第２拘束層７および８の、第２難焼結性セラミック粉末に対するバインダ量より、１重量％以上少ないとき、収縮抑制効果および拘束層除去性の双方について良好な結果が得られている。
【００６４】
上述した第１ないし第３の条件は、その単に１つだけが満たされていれば十分であるが、２つ以上の条件が満たされている場合の評価結果が表４に示されている。
【００６５】
【表４】
2008004733.tif 000006
【００６６】
表４に示したいずれの試料においても、収縮抑制効果および拘束層除去性の双方において良好な結果が得られている。
【００６７】
また、第１拘束層５および６の各厚みは、第２拘束層７および８の各厚みより厚いことが好ましい。このことを確認するため、第１拘束層５および６の各々の厚みならびに第２拘束層７および８の各々の厚みを種々に変えることによって、これらの厚みの比率を変えて、収縮抑制効果と拘束層除去性とを評価した結果が表５に示されている。
【００６８】
【表５】
2008004733.tif 000007
【００６９】
表５からわかるように、第１拘束層５および６の各々の厚みが、第２拘束層７および８の各々の厚みの２倍以上であるとき、収縮抑制効果および拘束層除去性の双方について良好な結果が得られている。なお、表５では現れていないが、第１拘束層５および６の各々の厚みは、第２拘束層７および８の各々の厚みの５倍以上であるとき、特に良好であることが確認されている。
【００７０】
図２に示した未焼結セラミック体９が、複数の多層セラミック基板を得るための集合基板の状態にあるとき、後で実施される分割工程を容易にするため、未焼結セラミック体９の少なくとも一方の主面から厚みの２０％程度まで溝を形成する工程が、複合積層体１０を得た後、前述したプレス工程の前または後に実施される。
【００７１】
次に、複合積層体１０が、未焼結セラミック体９の焼結温度、たとえば１０５０℃以下、好ましくは８００〜１０００℃の温度で焼成される。この焼成工程での雰囲気としては、層間接続導体３および面内導体４において銅を用いた場合には、酸化防止のため、還元性雰囲気が適用されるが、銀、Ａｇ／Ｐｄ、Ａｇ/Ｐｔを用いた場合には、大気雰囲気を適用することが可能である。
【００７２】
上述の焼成工程の結果、複合積層体１０において、拘束層５〜８は実質的に焼結しないが、未焼結セラミック体９が焼結して、図３に示すように、拘束層５〜８の間に、焼結後のセラミック体、すなわち多層セラミック基板１１が得られている。図２と図３とを対比すればわかるように、焼結後の多層セラミック基板１１は、焼成前の未焼結セラミック体９に比べて、拘束層５〜８の作用により、平面方向の収縮が抑制されている。他方、厚み方向に関しては、図２に未焼結セラミック体９の厚みＴ１および図３に焼結後の多層セラミック基板１１の厚みＴ２がそれぞれ示されているが、Ｔ２＜Ｔ１であり、焼結後の多層セラミック基板１１は、焼成前の未焼結セラミック体９に比べて、厚み方向に比較的大きく収縮している。
【００７３】
次に、焼成後の複合積層体１０から、たとえばウェットブラスト、サンドブラスト、ブラッシング等の手法に基づいて、拘束層５〜８を除去することによって、図４に示すように、多層セラミック基板１１が取り出される。このとき、多層セラミック基板１１の表面に第２拘束層７および８が接しているので、その外側の第１拘束層５および６とともに、第２拘束層７および８を容易に除去することができ、多層セラミック基板１１の表面に拘束層５〜８の残渣をほとんど残さない状態とすることができる。
【００７４】
次いで、必要に応じて、多層セラミック基板１１の表面が洗浄される。このとき、それほど強い洗浄力を及ぼす必要はない。洗浄方法としては、超音波洗浄やアルミナ砥粒等を叩き付ける物理的処理が適用されても、エッチング等の化学的処理が適用されても、あるいは、これらの処理が組み合わされてもよい。
【００７５】
次に、多層セラミック基板１１の表面に露出した面内導体４のような導体パターンにめっきが施される。このめっきは、後述する表面実装型電子部品の実装の信頼性を高めるためのもので、たとえば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｓｎ等のめっきが施され、めっき方法としては電気めっきおよび無電解めっきのいずれが適用されてもよい。
【００７６】
このようにして得られた多層セラミック基板１１の上方主面上には、図５の断面図に示すように、表面実装型電子部品１２および１３が搭載される。一方の表面実装型電子部品１２は、たとえばチップコンデンサであり、外表面上に位置する面内導体４にはんだ１４を介して電気的に接続される。他方の表面実装型電子部品１３は、たとえば半導体チップであり、外表面上に位置する面内導体４にはんだバンプ１５を介して電気的に接続される。図５では図示しないが、必要に応じて、表面実装型電子部品１２および１３は樹脂封止されてもよい。
【００７７】
前述したように、多層セラミック基板１１が集合基板の状態で製造されるとき、上述のように、表面実装型電子部品１２および１３を搭載した後に分割工程を実施することが好ましい。
【００７８】
多層セラミック基板１１は、図６の断面図に示すように、マザー基板１６上に実装される。このとき、多層セラミック基板１１の下方主面上に形成された面内導体４が、はんだ１７を介して、マザー基板１６上の導電ランド１８に電気的に接続される。
【００７９】
図７ないし図１０は、この発明の第２の実施形態による多層セラミック基板の製造方法を説明するための断面図である。図７ないし図１０は、それぞれ、図１ないし図４に対応している。図７ないし図１０において、図１ないし図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８０】
第２の実施形態では、図１０に示すように、スタッド導体２１および２２を備える多層セラミック基板１１ａが製造される。したがって、第２の実施形態は、第１の実施形態に対して、これらスタッド導体２１および２２を形成するための変更が加えられている点においてのみ異なっている。したがって、以下には、この異なる点について主として説明する。
【００８１】
図７に示した工程は、図１に示した工程に対応している。この工程において、上方に位置する第１拘束層用グリーンシート５ａについては、外側第１拘束層用グリーンシート２３ａと内側第１拘束層用グリーンシート２４ａとの２枚に分割されて用意される。そして、内側第１拘束層用グリーンシート２４ａおよび第２拘束層用グリーンシート７ａの各々にスタッド導体用孔２５が形成され、これらスタッド導体用孔２５に導電性ペーストが充填され、未焼結のスタッド導体２１が形成される。
【００８２】
他方、下方に位置する第１拘束層用グリーンシート６ａおよび第２拘束層用グリーンシート８ａの各々には、スタッド導体用孔２６が形成され、このスタッド導体用孔２６に導電性ペーストが充填され、未焼結のスタッド導体２２が形成される。
【００８３】
上述のように、スタッド導体２１および２２が、それぞれ、第２拘束層用グリーンシート７ａおよび８ａだけでなく、第１拘束層用グリーンシート５ａおよび６ａの各々の少なくとも一部にまで及ぶように形成されたのは、スタッド導体２１および２２について比較的大きい突出寸法を得ようとするためである。また、上方のスタッド導体２１のように、第１拘束層用グリーンシート５ａの一部、すなわち内側第１拘束層用グリーンシート２４ａにのみ及ぶように形成されたのは、スタッド導体２１の突出寸法を調整するためである。
【００８４】
図８に示した工程は、図２に示した工程に対応している。図８に示した複合積層体１０ａにおいて、上方の第１拘束層５は、外側第１拘束層用グリーンシート２３ａによって与えられた外側第１拘束層２３と、内側第１拘束層用グリーンシート２４ａによって与えられた内側第１拘束層２４とによって構成されている。また、未焼結のスタッド導体２１および２２は、少なくとも第２拘束層７および８にそれぞれ形成されている。より詳細には、スタッド導体２１は、第２拘束層７および内側第１拘束層２４に形成され、他方、スタッド導体２２は、第２拘束層８および第１拘束層６に形成されている。
【００８５】
図９に示した工程は、図３に示した工程に対応している。この工程において、拘束層５〜８の間に、焼結した多層セラミック基板１１ａが位置しているが、このような焼結した多層セラミック基板１１ａを得るための焼成工程では、図８に示した未焼結セラミック体９ならびに未焼結のスタッド導体２１および２２のすべてが焼結する温度で実施される。焼成後において、焼結したスタッド導体２１および２２は、拘束層５〜８の内部に位置するが、多層セラミック基板１１ａから突出した状態にある。
【００８６】
図１０に示した工程は、図４に示した工程に対応している。図９に示した複合積層体１０ａから拘束層５〜８を除去することによって、図１０に示すように、焼結後の多層セラミック基板１１ａが取り出される。このとき、多層セラミック基板１１ａから突出するスタッド導体２１および２２が拘束層５〜８の内部に位置しているので、拘束層５〜８を円滑に除去することが比較的困難である。しかしながら、この実施形態では、拘束力の比較的小さい第２拘束層７および８が多層セラミック基板１１ａに接するように位置しているので、これら第２拘束層７および８を第１拘束層５および６とともに容易に除去することができる。
【００８７】
図１１に示した工程は、図５に示した工程に対応している。この工程において、多層セラミック基板１１ａの上方主面上には、表面実装型電子部品１２および１３が搭載される。一方の表面実装型電子部品１２の実装構造については、図５に示した表面実装型電子部品１２の場合と同様である。他方の表面実装型電子部品１３は、スタッド導体２１にはんだバンプ１５を介して電気的に接続される。このような表面実装型電子部品１３の実装状態において、スタッド導体２１は、多層セラミック基板１１ａと表面実装型電子部品１３との熱膨張係数の差を吸収し、熱衝撃により、電気的接続状態が破壊されたり、表面実装型電子部品１３に機械的損傷が及ぼされたりすることを防止する。また、多層セラミック基板１１ａの下方主面上には、表面実装型電子部品２７が搭載される。この表面実装型電子部品２７は、たとえば半導体チップであり、多層セラミック基板１１ａの下方主面上に位置する面内導体４にはんだバンプ２８を介して電気的に接続される。
【００８８】
図１２に示した工程は、図６に示した工程に対応している。この工程において、多層セラミック基板１１ａは、マザー基板１６上に実装される。このとき、多層セラミック基板１１ａの下方主面から突出したスタッド導体２２が、はんだ２９を介して、マザー基板１６上の導電ランド１８に電気的に接続される。この状態において、スタッド導体２２は、多層セラミック基板１１ａとマザー基板１６との間に表面実装型電子部品２７を配置するための空間を形成するように作用する。
【００８９】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
【００９０】
たとえば、第１拘束層と第２拘束層との間で拘束力の差を生じさせるため、前述した実施形態では、そこに含まれる、難焼結性セラミック粉末の比表面積および平均粒径、ならびにバインダ量のいずれかについて差を持たせたが、このような手段に限られるものではない。たとえば、第１拘束層にファイバー状のものやガラスを含有させることにより、第１拘束層の拘束力を第２拘束層より大きくすることができる。また、第１拘束層に含まれる第１難焼結性セラミック粉末としてアルミナ粉末を採用し、第２拘束層に含まれる第２難焼結性セラミック粉末としてジルコニア粉末を採用すれば、ジルコニアはアルミナに比べて焼結温度が高いので、第２拘束層の拘束力を第１拘束層の拘束力より小さくすることができる。また、難焼結性セラミック粉末の凝集状態を変え、第２拘束層において、より凝集した難焼結性セラミック粉末を用いると、第２拘束層の拘束力を第１拘束層の拘束力より小さくすることができる。
【００９１】
図示した実施形態は、多層セラミック基板の製造方法に関するものであったが、この発明は、多層構造を有しないセラミック基板の製造方法にも適用することができる。
【図面の簡単な説明】
【００９２】
【図１】この発明の第１の実施形態によるセラミック基板の製造方法を説明するためのもので、基材層用グリーンシート１ａおよび拘束層用グリーンシート５ａ〜８ａを互いに分離して示す断面図である。
【図２】図１に示した基材層用グリーンシート１ａおよび拘束層用グリーンシート５ａ〜８ａを積層して得られた未焼結の複合積層体１０を示す断面図である。
【図３】図２に示した複合積層体１０を焼成した後の状態を示す断面図である。
【図４】図３に示した拘束層５〜８を除去して取り出された焼結後の多層セラミック基板１１を示す断面図である。
【図５】図４に示した多層セラミック基板１１上に表面実装型電子部品１２および１３を搭載した状態を示す断面図である。
【図６】図５に示した多層セラミック基板１１をマザー基板１６上に実装した状態を示す断面図である。
【図７】この発明の第２の実施形態によるセラミック基板の製造方法を説明するための図１に対応する図である。
【図８】この発明の第２の実施形態によるセラミック基板の製造方法を説明するための図２に対応する図である。
【図９】この発明の第２の実施形態によるセラミック基板の製造方法を説明するための図３に対応する図である。
【図１０】この発明の第２の実施形態によるセラミック基板の製造方法を説明するための図４に対応する図である。
【図１１】図１０に示した多層セラミック基板１１ａ上に表面実装型電子部品１２、１３および２７を搭載した状態を示す断面図である。
【図１２】図１１に示した多層セラミック基板１１ａをマザー基板１６上に実装した状態を示す断面図である。
【符号の説明】
【００９３】
１ａ  基材層用グリーンシート
１  セラミック基材層
３  層間接続導体
４  面内導体
５ａ，６ａ  第１拘束層用グリーンシート
５，６  第１拘束層
７ａ，８ａ  第２拘束層用グリーンシート
７，８  第２拘束層
９  未焼結セラミック体、
１０，１０ａ  複合積層体
１１，１１ａ  多層セラミック基板
１２，１３，２７  表面実装型電子部品
２１，２２  スタッド導体
【図１】
2008004733.tif 000008
【図２】
2008004733.tif 000009
【図３】
2008004733.tif 000010
【図４】
2008004733.tif 000011
【図５】
2008004733.tif 000012
【図６】
2008004733.tif 000013
【図７】
2008004733.tif 000014
【図８】
2008004733.tif 000015
【図９】
2008004733.tif 000016
【図１０】
2008004733.tif 000017
【図１１】
2008004733.tif 000018
【図１２】
2008004733.tif 000019