(57)【要約】【目的】高効率でホットキャリアによる経年変化の少ないスイッチング電源を提供する。【構成】この発明のスイッチング電源は、並列に接続された低耐圧ＭＯＳＦＥＴ・Ｍ１，高耐圧ＭＯＳＦＥＴ・Ｍ１Ａによりスイッチング素子を構成し、ホットキャリアの影響を受けないが効率を高くすることが難しい高耐圧のＭ１Ａに導通開始の制御信号を最初に与えてから、ホットキャリアの影響を受けるものの効率を高くすることができる低耐圧のＭ１に導通終了の制御信号を与えることにより、低耐圧のＭ１にホットキャリアが発生することを防止でき、高効率でホットキャリアによる経年変化の少ないスイッチング電源を実現することができる。【選択図】        図２
2008283827.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のオン・オフを制御して所定の電圧の出力を生成するスイッチング電源において、
並列に接続された第１および第２の半導体素子により前記スイッチング素子を構成し、前記第１の半導体素子に導通開始の制御信号を与えてから前記第２の半導体素子に導通開始の制御信号を与えることを特徴とするスイッチング電源。
【請求項２】
前記第２の半導体素子に導通終了の制御信号を与えてから前記第１の半導体素子に導通終了の制御信号を与えることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記第１の半導体素子が高耐圧ＭＯＳＦＥＴであり、前記第２の半導体素子が低耐圧ＭＯＳＦＥＴであることを特徴とする請求項１または２に記載のスイッチング電源。
【請求項４】
前記スイッチング電源がＤＣ−ＤＣコンバータであることを特徴とする請求項１ないし３のいずれか１項に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のオン・オフを制御して所定の電圧の出力を生成するスイッチング電源、特にホットキャリア効果によるスイッチング素子の劣化を防ぐことができるスイッチング電源に関する。
【背景技術】
【０００２】
近年の微細化が進んだＭＯＳＦＥＴについては、ゲート・ソース間電圧およびドレイン・ソース間電圧の双方が高い領域で動作させるとホットキャリアがゲート酸化膜に注入・捕獲されて素子のオン抵抗が徐々に上昇する現象（ホットキャリア効果）がよく知られている（例えば、特許文献１参照。）。特許文献１にも記載されているように、従来は高電圧とは見なされないような電圧でも、デバイス寸法の縮小が進むにつれて内部の電界強度が増してその電圧がデバイスにとって相対的に高電圧となるため、ホットキャリアへの対策が必要となってくる。特許文献１には、相補型ＭＯＳＦＥＴからなる双方向性の伝送ゲートの特性がホットキャリアにより劣化することを抑止する半導体集積回路が開示されている。
【０００３】
スイッチング電源のスイッチング素子に用いられるＭＯＳＦＥＴについても、ホットキャリアへの対策が必要である。図６の（ａ），（ｂ）および（ｃ）に、代表的なスイッチングレギュレータである降圧型ＤＣ−ＤＣコンバータ，昇圧型ＤＣ−ＤＣコンバータおよび反転型ＤＣ−ＤＣコンバータの出力段の構成をそれぞれ示す。これらのＤＣ−ＤＣコンバータの出力段は、いずれもＮチャネルＭＯＳＦＥＴ・Ｍ１，ダイオードＤ，インダクタＬおよびコンデンサＣを有し、ＮチャネルＭＯＳＦＥＴ・Ｍ１のゲートに与えられる制御信号ＶｃｏｎｔによりＮチャネルＭＯＳＦＥＴ・Ｍ１のオン・オフを制御して、所定の出力電圧を得るようになっている。図６の（ａ），（ｂ）および（ｃ）のいずれの場合も、ＮチャネルＭＯＳＦＥＴ・Ｍ１がオフしているときはそのソース・ドレイン間に高電圧が印加される状態となっているため、ソース・ドレイン間電圧が高い状態でＮチャネルＭＯＳＦＥＴ・Ｍ１をオンせざるを得ず、ホットキャリアの発生する動作領域を避けることができない。ホットキャリア効果によりＭＯＳＦＥＴ・Ｍ１のオン抵抗が増大すると、その損失が増えてＤＣ−ＤＣコンバータの効率が低下してしまう。
【０００４】
また、スイッチング電源のスイッチング素子に用いられるＭＯＳＦＥＴには、低耐圧ＭＯＳＦＥＴと高耐圧ＭＯＳＦＥＴの２種類がある。低耐圧ＭＯＳＦＥＴはデバイス寸法が小さく、小さな駆動電荷で低いオン抵抗を得ることができるため、小チップ面積で高効率のスイッチング電源を実現することができるものの、ホットキャリア効果による経年劣化が問題となる。一方、高耐圧ＭＯＳＦＥＴはホットキャリア効果による劣化を防ぐことができる（例えば、特許文献２参照。）ものの、低耐圧ＭＯＳＦＥＴと同等のオン抵抗を得るためにはより多くの駆動電荷を必要とするため、高耐圧ＭＯＳＦＥＴのゲート駆動に消費される電力が大きくなり、高効率のスイッチングレギュレータを得るのは難しい。図７は、従来のスイッチング電源に用いられる低耐圧ＭＯＳＦＥＴと高耐圧ＭＯＳＦＥＴの経年変化の様子を示したものである。横軸は累積稼動時間、縦軸はスイッチング電源の効率、直線Ａは低耐圧ＭＯＳＦＥＴを用いた従来のスイッチング電源の効率の経年変化を示すカーブ、直線Ｂは高耐圧ＭＯＳＦＥＴを用いた従来のスイッチング電源の効率の経年変化を示すカーブである。直線Ａで示すように、初期および累積稼働時間がそれほど長くない場合、低耐圧ＭＯＳＦＥＴを用いたスイッチング電源は高効率であるが、累積稼動時間が長くなるにつれてホットキャリア効果により効率が落ちてくる。また、直線Ｂで示すように、高耐圧ＭＯＳＦＥＴを用いたスイッチング電源は、効率の低下はないものの初期から高効率ではない。結局、両者とも長時間に渡って高効率を維持するスイッチング電源を得ることができない。
【特許文献１】特開１１−５５９０９６号公報  （段落０００１−０００８）
【特許文献２】特開２００３−１７４１６０号公報  （段落００８９）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されている発明は、相補型ＭＯＳＦＥＴからなる双方向性の伝送ゲートの特性に対するホットキャリアの影響を対象としていて、スイッチング電源のスイッチング素子として用いられるＭＯＳＦＥＴに適用することができない。また、上記のように、低耐圧および高耐圧のいずれのＭＯＳＦＥＴを用いても、長時間に渡って高効率を維持するスイッチング電源を得ることができない。この発明は、これらの課題を解決し、図７の直線Ｃで示されるような、ホットキャリアによる変換効率の経年変化が少なく、初期の高効率を維持できるスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【０００６】
そこで、上記課題を解決するために、請求項１に係る発明は、スイッチング素子のオン・オフを制御して所定の電圧の出力を生成するスイッチング電源において、並列に接続された第１および第２の半導体素子により前記スイッチング素子を構成し、前記第１の半導体素子に導通開始の制御信号を与えてから前記第２の半導体素子に導通開始の制御信号を与えることを特徴とする。
【０００７】
請求項２に係る発明は、請求項１に係る発明において、前記第２の半導体素子に導通終了の制御信号を与えてから前記第１の半導体素子に導通終了の制御信号を与えることを特徴とする。
請求項３に係る発明は、請求項１または２に係る発明において、前記第１の半導体素子が高耐圧ＭＯＳＦＥＴであり、前記第２の半導体素子が低耐圧ＭＯＳＦＥＴであることを特徴とする。
【０００８】
請求項４に係る発明は、請求項１ないし３のいずれかに係る発明において、前記スイッチング電源がＤＣ−ＤＣコンバータであることを特徴とする。
【発明の効果】
【０００９】
この発明のスイッチング電源は、並列に接続された第１および第２の半導体素子によりスイッチング電源のスイッチング素子を構成し、ホットキャリアの影響を受けないが効率を高くすることが難しい第１の半導体素子に導通開始の制御信号を最初に与えてから、ホットキャリアの影響を受けるものの効率を高くすることができる第２の半導体素子に導通終了の制御信号を与えることにより、第２の半導体素子にホットキャリアが発生することを防止でき、高効率でホットキャリアによる経年変化の少ないスイッチング電源を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて本発明のスイッチング電源について説明する。
図１は、高効率でホットキャリアによる経年変化の少ないスイッチング電源を実現するための原理・構成を説明するための図であり、スイッチング素子の構成について、（ａ）低耐圧ＭＯＳＦＥＴを用いた従来のものと、（ｂ）本発明に係るものとを、並べて示している。従来のスイッチング素子の構成は（ａ）に示すように低耐圧ＭＯＳＦＥＴ・Ｍ１のみで構成されていたため、低耐圧ＭＯＳＦＥＴ・Ｍ１がオンするときに、そのソース・ドレイン間に高い電圧が印加されることを避けることができなかった。これにより、上記のように、ホットキャリアによる経年変化が生じてしまう。
【００１１】
これに対し、本発明のスイッチング素子は、高耐圧ＭＯＳＦＥＴである第１の半導体素子Ｍ１Ａと低耐圧ＭＯＳＦＥＴである第２の半導体素子Ｍ１とを並列接続してスイッチング素子を構成する。そして、当該スイッチング素子をオンさせるときは、最初に第１の半導体素子Ｍ１Ａにオンさせる信号を加えてから、次に第２の半導体素子Ｍ１にオンさせる信号を加えるシーケンスとする。第１の半導体素子Ｍ１Ａのオンと第２の半導体素子Ｍ１のオンとの時間差は長い必要はなく、微小な時間でもよい。例えば、ゲート１段ないし数段程度で実現されるディレイでもよい。こうすることにより、低耐圧ＭＯＳＦＥＴである第２の半導体素子Ｍ１は、そのソース・ドレイン間の電圧がある程度低くなってからオンするので、ホットキャリアの発生を抑制することができ、ホットキャリアによる経年変化を防止することができ、図７の直線Ｃで例示するような特性を得ることができる。
【００１２】
また、スイッチング素子（すなわち半導体素子Ｍ１およびＭ１Ａ）が完全に導通した後の主電流路を、低耐圧ＭＯＳＦＥＴである第２の半導体素子Ｍ１に担わせることにより高効率のスイッチング電源を実現できる。すなわち、高耐圧ＭＯＳＦＥＴである第１の半導体素子Ｍ１Ａは、低耐圧ＭＯＳＦＥＴである第２の半導体素子Ｍ１がオンするときのソース・ドレイン間の電圧を下げることがその機能となる。高耐圧ＭＯＳＦＥＴのオン抵抗は低耐圧ＭＯＳＦＥＴのものよりも高いことから高耐圧ＭＯＳＦＥＴに電流を流すと損失が大きくなり、またオン抵抗を下げようとすると高耐圧ＭＯＳＦＥＴの駆動に余計な電力を消費してしまうので、高耐圧ＭＯＳＦＥＴである第１の半導体素子Ｍ１Ａのデバイスサイズやその駆動に用いられる電力は必要最小限のものにすることが望ましい。なお、低耐圧ＭＯＳＦＥＴの劣化がある程度の範囲に収まる場合は、高耐圧ＭＯＳＦＥＴである第１の半導体素子Ｍ１Ａに替えて、Ｍ１と同じ低耐圧ＭＯＳＦＥＴを「犠牲素子」として用いることもできる。
【００１３】
以下、本発明に係るＤＣ−ＤＣコンバータの実施例について説明する。
（実施例１）
図２に、本発明に係る降圧型ＤＣ−ＤＣコンバータの第１の実施例の構成を、図３にそのスイッチング素子に対する駆動信号のタイミングチャートを示す。
図２に示す降圧型ＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎから入力電圧より低い出力電圧Ｖｏｕｔを生成するもので、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１，高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａ，ダイオードＤ，インダクタＬ，コンデンサＣ，制御回路１,電源Ｖｂｏｏｔ，遅延回路２およびバッファゲート３，４を有している。上記のように、並列接続された低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１および高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａがスイッチング素子を構成している。ダイオードＤ１は転流ダイオードである。また、インダクタＬとコンデンサＣは、出力電圧を平滑するフィルタとして機能する。遅延回路２は、例えば直列に接続した複数段のインバータなどにより作ることができる。また、遅延回路２およびバッファゲート３，４を駆動する電源Ｖｂｏｏｔは、スイッチング素子がＮチャネルＭＯＳＦＥＴであるために設けられたものであり、実際はブートストラップ回路により構成される。なお、スイッチング素子がＰＭＯＳＦＥＴの場合は、このような電源Ｖｂｏｏｔは不要である。出力電圧Ｖｏｕｔは制御回路１にフィードバックされ、制御回路１は出力電圧Ｖｏｕｔが所定の電圧となるようにスイッチング素子のオン時比率を調整する回路であり、その出力は遅延回路２およびバッファゲート４に入力されている。制御回路１からの信号はバッファゲート４を介して、ほとんど遅延なく信号ａとして高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａのゲートに入力される。一方、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１のゲートに入力される信号ｂは、遅延回路２による遅延ｄｅｌａｙ分だけ信号ａより遅れた信号となる。これにより、上記のように、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１がオンするときのソース・ドレイン電圧を下げることができ、ホットキャリアの発生を抑制することができる。
【００１４】
スイッチング素子がオフするときを考えると、図６に示すいずれの場合においても、スイッチング素子Ｍ１がオフし始めてＭ１がインダクタＬに流れる電流を供給しきれなくなると、流れ続けようとするインダクタ電流によりスイッチング素子Ｍ１とインダクタＬの接続点に付随する寄生容量が充電もしくは放電されて、スイッチング素子Ｍ１のソース・ドレイン間電圧が上昇することになる。ここで、図３に示すような、高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａが先にオフし、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１が後からオフする場合でも、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１のゲート電圧が十分速く立ち下がれば、寄生容量の充放電によるスイッチング素子Ｍ１のソース・ドレイン間電圧の上昇よりも低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１の電流遮断（オフ）が速くなるので、ホットキャリアが発生することはない。実施例１はこの場合に相当する実施例である。
【００１５】
実施例１とは逆に、スイッチング素子がオフするときに、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１が先にオフし、高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａが後からオフするようにしてもよいし、場合によってはこのシーケンスのほうがより安全である。実施例２にこのシーケンスを実現する実施例を示す。
（実施例２）
図４に、本発明に係る降圧型ＤＣ−ＤＣコンバータの第２の実施例の構成を、図５にそのスイッチング素子に対する駆動信号のタイミングチャートを示す。また、図４に示す回路において、図２と同じ部位には同じ記号を付して、詳細な説明は省略する。図４の回路は、図２の回路に対しアンド（ＡＮＤ）ゲート５およびオア（ＯＲ）ゲート６が追加されている。アンドゲート５は、制御回路１からの出力信号ｃおよび遅延回路２からの出力信号ｄが入力されて、信号ｃ，ｄの論理積をバッファゲート３に入力する。オアゲート６にも制御回路１からの出力信号ｃおよび遅延回路２からの出力信号ｄが入力されて、信号ｃ，ｄの論理和をバッファゲート４に入力する。バッファゲート３，４は、それぞれアンドゲート５およびオアゲート６の出力を増幅した信号ｅ，ｆを、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１および高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａのゲートに入力する。図３と図５を比較すれば分かるように、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１および高耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１Ａがオンするときのシーケンスは両者同じだが、オフするときのシーケンスは逆となっている。これにより、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１だけがオンしている状態はなくすことができ、低耐圧のＮチャネルＭＯＳＦＥＴ・Ｍ１の遮断スピードが遅い場合でもホットキャリアの発生を抑止することができる。
【００１６】
なお、上記の実施例においては、Ｍ１およびＭ１Ａをそれぞれ低耐圧のＮチャネルＭＯＳＦＥＴおよび高耐圧のＮチャネルＭＯＳＦＥＴとしていたが、Ｍ１およびＭ１Ａとしてそれぞれ低耐圧のＰチャネルＭＯＳＦＥＴおよび高耐圧のＰチャネルＭＯＳＦＥＴを用いても同様に本発明を実施できることは明らかである。
【図面の簡単な説明】
【００１７】
【図１】高効率でホットキャリアによる経年変化の少ないスイッチング電源を実現するための原理・構成を説明するための図である。
【図２】本発明に係る降圧型ＤＣ−ＤＣコンバータの第１の実施例の構成を示す回路図である。
【図３】図２に示す降圧型ＤＣ−ＤＣコンバータのスイッチング素子に対する駆動信号のタイミングチャートである。
【図４】本発明に係る降圧型ＤＣ−ＤＣコンバータの第２の実施例の構成を示す回路図である。
【図５】図４に示す降圧型ＤＣ−ＤＣコンバータのスイッチング素子に対する駆動信号および関連する信号のタイミングチャートである。
【図６】代表的なスイッチングレギュレータである昇圧型ＤＣ−ＤＣコンバータ，昇圧型ＤＣ−ＤＣコンバータおよび反転型ＤＣ−ＤＣコンバータの出力段の構成を示す図である。
【図７】スイッチング電源に用いられる低耐圧ＭＯＳＦＥＴと高耐圧ＭＯＳＦＥＴの経年変化の様子を示した図である。
【符号の説明】
【００１８】
１        制御回路
２        遅延回路
３，４    バッファゲート
５        アンド（ＡＮＤ）ゲート
６        オア（ゲート）
Ｃ        コンデンサ
Ｄ        ダイオード
Ｍ１      （低耐圧の）ＮチャネルＭＯＳＦＥＴ
Ｍ１Ａ    高耐圧のＮチャネルＭＯＳＦＥＴ
Ｖｉｎ    入力電源もしくはその電圧
【図１】
2008283827.tif 000003
【図２】
2008283827.tif 000004
【図３】
2008283827.tif 000005
【図４】
2008283827.tif 000006
【図５】
2008283827.tif 000007
【図６】
2008283827.tif 000008
【図７】
2008283827.tif 000009