(57)【要約】【課題】高い終端耐圧が得られる半導体装置を提供する。【解決手段】素子領域及びこの素子領域の外側の終端領域における第１の第１導電型半導体層の主面上に設けられた第２の第１導電型半導体層と、第１の第１導電型半導体層の主面に対して略平行な横方向に第２の第１導電型半導体層と共に周期的配列構造を形成する第３の第２導電型半導体層と、終端領域における第２の第１導電型半導体層及び第３の第２導電型半導体層の上に設けられたフィールド絶縁膜と、フィールド絶縁膜上に設けられ第２の主電極もしくは制御電極に接続されたフィールドプレート電極と、絶縁膜を介在させてフィールドプレート電極に一部が重なって、フィールドプレート電極よりも外側のフィールド絶縁膜上に設けられ、電位が浮遊したフローティングフィールドプレート電極とを備えている。【選択図】図１
2008187125.tif 000002
【特許請求の範囲】
【請求項１】
第１の第１導電型半導体層と、
前記第１の第１導電型半導体層の主面に対して略垂直な縦方向に主電流経路が形成される素子領域及び前記素子領域の外側の終端領域における、前記第１の第１導電型半導体層の主面上に設けられた第２の第１導電型半導体層と、
前記第２の第１導電型半導体層に隣接して前記第１の第１導電型半導体層の主面上に設けられ、前記第１の第１導電型半導体層の主面に対して略平行な横方向に前記第２の第１導電型半導体層と共に周期的配列構造を形成する第３の第２導電型半導体層と、
前記第１の第１導電型半導体層に電気的に接続された第１の主電極と、
前記素子領域における前記第３の第２導電型半導体層の上に設けられた第４の第２導電型半導体領域と、
前記第４の第２導電型半導体領域の表面に選択的に設けられた第５の第１導電型半導体領域と、
前記第５の第１導電型半導体領域及び前記第４の第２導電型半導体領域に接して設けられた第２の主電極と、
前記第５の第１導電型半導体領域、前記第４の第２導電型半導体領域、及び前記第２の第１導電型半導体層の上に、ゲート絶縁膜を介して設けられた制御電極と、
前記終端領域における前記第２の第１導電型半導体層及び前記第３の第２導電型半導体層の上に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜上に設けられ、前記第２の主電極もしくは前記制御電極に接続されたフィールドプレート電極と、
絶縁膜を介在させて前記フィールドプレート電極に一部が重なって、前記フィールドプレート電極よりも外側の前記フィールド絶縁膜上に設けられ、電位が浮遊したフローティングフィールドプレート電極と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記終端領域における前記第２の第１導電型半導体層及び前記第３の第２導電型半導体層の不純物濃度は、前記素子領域における前記第２の第１導電型半導体層及び前記第３の第２導電型半導体層の不純物濃度よりも低いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フローティングフィールドプレート電極が階段状に形成され、前記フローティングフィールドプレート電極の外側ほど内側よりも前記フローティングフィールドプレート電極下の絶縁膜厚が厚いことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記フローティングフィールドプレート電極と前記フィールドプレート電極との下に形成された前記フィールド絶縁膜の膜厚が同じであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
複数の前記フローティングフィールドプレート電極が互いに離間して設けられたことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えばパワーエレクトロニクス用途に適した縦型の半導体装置に関する。
【背景技術】
【０００２】
縦形パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のオン抵抗は、伝導層（ドリフト層）部分の電気抵抗に大きく依存する。そして、このドリフト層の電気抵抗を決定するドープ濃度は、ベースとドリフト層が形成するｐｎ接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフの関係が存在する。このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフには素子材料により決まる限界が有り、この限界を越える事が既存のパワー素子を越える低オン抵抗素子の実現への道である。
【０００３】
この問題を解決するＭＯＳＦＥＴの一例として、ドリフト層にスーパージャンクション構造と呼ばれるｐ型ピラー層とｎ型ピラー層とを埋め込んだ構造が知られている。スーパージャンクション構造はｐ型ピラー層とｎ型ピラー層のそれぞれに含まれるチャージ量（不純物量）を同じとすることで、擬似的にノンドープ層を作り出し、高耐圧を保持しつつ、高ドープされたｎ型ピラー層を通して電流を流すことで、材料限界を越えた低オン抵抗を実現する。耐圧を保持するためには、ｎ型ピラー層とｐ型ピラー層の不純物量を精度良く制御する必要がある。
【０００４】
このようなドリフト層にスーパージャンクション構造が設けられたＭＯＳＦＥＴでは、終端構造の設計も通常のパワーＭＯＳＦＥＴと異なる。素子部と同様に終端部も高耐圧を保持しなければならないため、終端部にもスーパージャンクション構造を形成したものがある（例えば、特許文献１）。この場合、ｎ型ピラー層とｐ型ピラー層の不純物濃度は、通常のパワーＭＯＳＦＥＴのドリフト層濃度よりも高いため、そのような高濃度のピラー層が終端部にあると、高電圧を印加した際に空乏層が外側に伸び難く、ソース電極に接続されたｐ型ベース層端部で電界集中が起き易い。このため、終端領域の耐圧は低下し易い。
【０００５】
終端耐圧の低下を抑制する為には、強制的に空乏層を素子の外周へと伸ばす必要がある。これを実現する構造の一つとして、フィールドプレート構造がある。ソース電極やゲート電極に接続されたフィールドプレート電極下の絶縁膜を介して終端領域のドリフト層表面から低い電圧で空乏層が伸びる。表面の空乏層がｐ型ピラー層とｎ型ピラー層の接合部の空乏層とつながって、フィールドプレート電極下のドリフト層全体が空乏化される。これにより、終端領域の横方向に空乏層が拡がって、ｐ型ベース層端部の電界集中が抑制されて、高い終端耐圧を得ることができる。
【０００６】
フィールドプレート電極は、ソース電極もしくはゲート電極に接続されている為、フィールドプレート電極とその下の絶縁膜にドレイン電圧が印加される。一方、フィールドプレート電極よりも外側のドリフト層には空乏層が伸び難いため、フィールドプレート電極端部直下の電界が増加してしまう。つまり、フィールドプレート電極端部で電界集中が起きやすい。フィールドプレート電極端部の電界集中を抑制する為には、絶縁膜を厚くする必要があるが、厚い絶縁膜を成膜すると半導体層（シリコン）との熱膨張係数の違いから基板が反りやすくなる。このようなことから、原理的には高耐圧が得られるはずの終端構造を実現することが現状困難である。
【特許文献１】特開２００１−１３５８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、高い終端耐圧が得られる半導体装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、第１の第１導電型半導体層と、前記第１の第１導電型半導体層の主面に対して略垂直な縦方向に主電流経路が形成される素子領域及び前記素子領域の外側の終端領域における、前記第１の第１導電型半導体層の主面上に設けられた第２の第１導電型半導体層と、前記第２の第１導電型半導体層に隣接して前記第１の第１導電型半導体層の主面上に設けられ、前記第１の第１導電型半導体層の主面に対して略平行な横方向に前記第２の第１導電型半導体層と共に周期的配列構造を形成する第３の第２導電型半導体層と、前記第１の第１導電型半導体層に電気的に接続された第１の主電極と、
前記素子領域における前記第３の第２導電型半導体層の上に設けられた第４の第２導電型半導体領域と、前記第４の第２導電型半導体領域の表面に選択的に設けられた第５の第１導電型半導体領域と、前記第５の第１導電型半導体領域及び前記第４の第２導電型半導体領域に接して設けられた第２の主電極と、前記第５の第１導電型半導体領域、前記第４の第２導電型半導体領域、及び前記第２の第１導電型半導体層の上に、ゲート絶縁膜を介して設けられた制御電極と、前記終端領域における前記第２の第１導電型半導体層及び前記第３の第２導電型半導体層の上に設けられたフィールド絶縁膜と、前記フィールド絶縁膜上に設けられ、前記第２の主電極もしくは前記制御電極に接続されたフィールドプレート電極と、絶縁膜を介在させて前記フィールドプレート電極に一部が重なって、前記フィールドプレート電極よりも外側の前記フィールド絶縁膜上に設けられ、電位が浮遊したフローティングフィールドプレート電極と、を備えたことを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、高い終端耐圧が得られる半導体装置が提供される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照し、本発明の実施形態に係る半導体装置についてパワーＭＯＳＦＥＴを一例に挙げて説明する。なお、以下の実施形態では第１導電型をｎ型、第２導電型をｐ型としている。また、図面中の同一部分には同一番号を付している。
【００１１】
［第１の実施形態］
図１は本発明の第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。
【００１２】
本実施形態に係る半導体装置は、半導体層の表裏面のそれぞれに設けられた第１の主電極と第２の主電極との間を結ぶ縦方向（半導体層の主面に対して略垂直な方向）に主電流経路が形成される縦型素子である。本実施形態に係る半導体装置は、その主電流経路が形成される素子領域と、この素子領域を囲むように素子領域の外側に形成された終端領域とを有する。
【００１３】
高不純物濃度のｎ＋型シリコンからなる第１の第１導電型半導体層としてのドレイン層２の主面上に、ｎ型シリコンからなる第２の第１導電型半導体層としてのｎ型ピラー層３と、ｐ型シリコンからなる第３の第２導電型半導体層としてのｐ型ピラー層４とが設けられている。
【００１４】
ｎ型ピラー層３とｐ型ピラー層４とは、ドレイン層２の主面に対して略平行な横方向に交互に隣接（ｐｎ接合）して周期的に配列され、いわゆる「スーパージャンクション構造」を構成している。これらｎ型ピラー層３とｐ型ピラー層４とのスーパージャンクション構造は、素子領域だけでなく終端領域にも形成されている。ｎ型ピラー層３の底部は、ドレイン層２に接して、オン時における主電流経路の一部を構成している。
【００１５】
ｎ型ピラー層３とｐ型ピラー層４の平面パターンは、例えばストライプ状であるが、これに限ることなく、格子状や千鳥状に形成してもよい。
【００１６】
素子領域におけるｐ型ピラー層４の上には、第４の第２導電型半導体領域としてｐ型シリコンからなるベース領域５が設けられている。ベース領域５は、ｐ型ピラー層４と同様に、ｎ型ピラー層３に対して隣接してｐｎ接合している。ベース領域５の表面には、第５の第１導電型半導体領域としてｎ＋型シリコンからなるソース領域６が選択的に設けられている。
【００１７】
ｎ型ピラー層３から、ベース領域５を経てソース領域６に至る部分の上には、ゲート絶縁膜７が設けられている。ゲート絶縁膜７は、例えば、シリコン酸化膜であり、膜厚は約０．１μｍである。ゲート絶縁膜７の上には、制御電極（ゲート電極）８が設けられている。
【００１８】
ソース領域６の一部、およびベース領域５におけるソース領域６間の部分の上には、第２の主電極としてソース電極９が設けられている。ソース電極９は、ソース領域６及びベース領域５に接して電気的に接続されている。ドレイン層２の主面の反対側の面には、第１の主電極としてドレイン電極１が設けられ、ドレイン電極１はドレイン層２と電気的に接続されている。
【００１９】
終端領域にも、素子領域と同様にドレイン層２上にｎ型ピラー層３とｐ型ピラー層４とのスーパージャンクション構造が形成されており、その表面上には、フィールド絶縁膜１１が形成されている。
【００２０】
フィールド絶縁膜１１上には、フィールドプレート電極１０ａ、１０ｂが形成されている。フィールドプレート電極１０ａを形成するにあたっては、終端領域のスーパージャンクション構造の上にフィールド絶縁膜１１を形成した後、そのフィールド絶縁膜１１上にフィールドプレート電極１０ａが形成され、その後フィールドプレート電極１０ａは絶縁膜で覆われる。したがって、結果としてフィールドプレート電極１０ａは、絶縁膜中に設けられ、本実施形態においては、フィールドプレート電極１０ａの下の絶縁膜と、フィールドプレート電極１０ａを覆う絶縁膜とを併せてフィールド絶縁膜１１とする。
【００２１】
フィールドプレート電極１０ａ上のフィールド絶縁膜１１の一部には、そのフィールド絶縁膜１１を貫通してフィールドプレート電極１０ａに達するビアが形成され、そのビア内を充填するように、フィールド絶縁膜１１上にフィールドプレート電極１０ｂが形成される。そのビアを介して、フィールドプレート電極１０ａとフィールドプレート電極１０ｂとが電気的に接続されている。フィールドプレート電極１０ａは、フィールドプレート電極１０ｂを介してフィールド絶縁膜１１上に引き出され、フィールドプレート電極１０ｂは、ソース電極９に接続されている。したがって、フィールドプレート電極１０ａも、ソース電極９に接続されている。なお、フィールドプレート電極１０ａ、１０ｂは、制御電極８に接続されていてもよい。
【００２２】
フィールドプレート電極１０ａよりも外側のスーパージャンクション構造の表面上には、フィールド絶縁膜１１を介在させてフローティングプレート電極１２が設けられている。フローティングプレート電極１２は、電気的にどこにも接続されず、電位が浮遊している。フローティングプレート電極１２を形成するにあたっては、フィールドプレート電極１０ａと同様に、終端領域のスーパージャンクション構造の上にフィールド絶縁膜１１を形成した後、そのフィールド絶縁膜１１上にフローティングプレート電極１２が形成され、その後フローティングフィールドプレート電極１２は絶縁膜で覆われる。したがって、結果としてフローティングフィールドプレート電極１２は、絶縁膜（フィールド絶縁膜１１）中に設けられている。
【００２３】
フローティングフィールドプレート電極１２の内側の端部の上には、フィールド絶縁膜１１を介在させて、フィールドプレート電極１０ｂの外側端部が厚さ方向に重なっている。すなわち、フローティングフィールドプレート電極１２の一部は、絶縁膜を介在させてフィールドプレート電極１０ｂの一部に覆われている。
【００２４】
終端領域の最外部における半導体層（ｎ型半導体層）４ａの表層部には、高電圧印加時に空乏層がダイシングラインまで到達しないように、フィールドストップ領域１４が形成されている。フィールドストップ領域１４の表面上には、これに接してフィールドストップ電極１３が設けられている。
【００２５】
前述した本実施形態に係る半導体装置において、ドレイン電極１に高電圧が印加されると、ソース電極９または制御電極８に接続されたフィールドプレート電極１０ａ、１０ｂ下のフィールド絶縁膜１１を介して終端領域の半導体層表面から空乏層が伸びて、ｎ型ピラー層３とｐ型ピラー層４との接合部の空乏層とつながって、フィールドプレート電極１０ａ、１０ｂ下の半導体層全体が空乏化される。
【００２６】
そして、さらに空乏層が横方向に伸びて、フローティングプレート電極１２に到達すると、フローティングプレート電極１２の下に位置する部分でも空乏層が伸びる。すなわち、フィールドプレート電極１０ａ、１０ｂの外側にフローティングフィールドプレート電極１２を設けることで、フィールドプレート電極１０ａ、１０ｂの外側にも空乏層が伸びやすくなり、その結果、終端領域において横方向の空乏層が大きくなって、特に電界が集中しやすい最外ベース領域５ａ端部の電界や、終端領域の半導体層表面の電界が緩和され、高い終端耐圧を得ることができる。さらに、終端領域における表面電界が小さくなることで、ホットキャリアの発生が抑制されて高信頼性を得ることができる。
【００２７】
フローティングフィールドプレート電極１２は、ソース電極９、制御電極８およびドレイン電極１のいずれにも接続されず、電位が浮遊した電極であるので、フローティングフィールドプレート電極１２の電位は、ドレイン電位とソース電位との間の中間電位になる。したがって、フローティングフィールドプレート１２電極下のフィールド絶縁膜１１に印加される電圧を小さく抑えることができ、耐圧を高めるべくフィールド絶縁膜１１の膜厚を厚くする必要がない。すなわち、従来と同等のフィールド絶縁膜厚としても、フィールドプレート電極１０ａ端部での電界集中を抑制することができる。フィールド絶縁膜１１の膜厚を厚くしないことで、基板の反りを抑制できる。
【００２８】
また、本実施形態では、フィールドプレート電極１０ｂの外側端部が、フィールド絶縁膜１１を介在させて、フローティングフィールドプレート電極１２の内側端部を覆うように形成されている。これにより、フローティングプレート電極１２の電位がドレイン電位側に偏ることなく、フローティングプレート電極１２の電位を、内側（ソース電位側）から外側（ドレイン電位側）にかけてゆるやかな電位分布にさせることができ、フローティングプレート電極１２下の電界集中を抑制できる。すなわち、フィールド絶縁膜１１を介在させて向き合うフィールドプレート電極１０ｂとフローティングフィールドプレート電極１２との間の容量結合により、フィールドプレート電極１０ｂの電位をフローティングフィールドプレート電極１２に及ぼしやすくなり、フローティングフィールドプレート電極１２がドレイン電位の影響を強く受けすぎるのを抑制して、フローティングフィールドプレート電極１２を所望の中間電位に分布させやすくできる。
【００２９】
本実施形態によれば、従来と同様、素子領域だけでなく終端領域にもスーパージャンクション構造を形成したままであっても、またフィールド絶縁膜厚を厚くしなくても、すなわち、従来と同様なプロセスのまま（プロセス上の負荷なく）、フィールドプレート電極１０ａ、１０ｂの外側にフローティングフィールドプレート電極１２を設けて終端領域の空乏層を横方向に伸びやすくすることで、高耐圧と高信頼性を確保しながら、低オン抵抗な半導体装置が提供される。
【００３０】
フィールドプレート電極１０ａ及びフローティングフィールドプレート電極１２は、終端領域のスーパージャンクション構造層の表面上にフィールド絶縁膜１１を形成した後、そのフィールド絶縁膜１１上に、同材料（例えば多結晶シリコン）で同時に形成することが可能である。この場合、両電極１０ａ、１２下にあるフィールド絶縁膜厚１１は同じ膜厚となる。
【００３１】
また、図２に示すように、フィールドプレート電極１０ａ下の絶縁膜厚が例えば階段状に変化している場合、どこの工程でフローティングフィールドプレート電極１２を形成するかで、フローティングフィールドプレート電極１２の下に存在するフィールド絶縁膜１１の膜厚が変わる。図２の場合において、フローティングフィールドプレート電極１２を、制御電極８と同時に形成すると、フローティングフィールドプレート電極１２下の絶縁膜厚は制御電極８下の絶縁膜厚と同じになり、フローティングフィールドプレート電極１２を、フィールドプレート電極１０ａと同時に形成すると、フローティングフィールドプレート電極１２下の絶縁膜厚はフィールドプレート電極１０ａ下の絶縁膜厚と同じになる。
【００３２】
また、図３に示すように、フローティングフィールドプレート電極１２の上のフィールド絶縁膜１１に厚さ方向を貫通するビアを形成し、そのビアを充填するようにフィールド絶縁膜１１上にフローティングフィールドプレート電極１２ａを設けてもよい。フローティングフィールドプレート電極１２ａは、ビアを介してフローティングフィールドプレート電極１２と接続されているのみであり、したがって、電位が浮遊している。
【００３３】
フローティングフィールドプレート電極１２ａは、フローティングフィールドプレート電極１２の上のフィールド絶縁膜１１上で、フローティングフィールドプレート電極１２の外側端部よりも外側に伸びて形成されている。すなわち、フローティングフィールドプレート電極１２とフローティングフィールドプレート電極１２ａとは階段状に形成され、これにより、フローティングフィールドプレート電極１２、１２ａの下のフィールド絶縁膜１１の膜厚は、外側ほど内側（素子領域側）よりも厚くなっている。内側のフローティングフィールドプレート電極１２よりも、下の絶縁膜厚を厚くしつつ外側まで伸びたフローティングフィールドプレート電極１２ａを形成することで、フローティングフィールドプレート電極１２の外側端部（角部）の電界集中を抑えつつ、さらに横方向に空乏層を伸ばすことが可能である。
【００３４】
また、図３におけるフローティングフィールドプレート電極１２を、図４に示す階段状のフローティングフィールドプレート電極１２’として構成してもよい。フローティングフィールドプレート電極１２’の下のフィールド絶縁膜１１の膜厚は、外側ほど、内側（素子領域側）よりも厚くなっている。このような構造においても、フローティングフィールドプレート電極１２’の角部の電界集中を抑えつつ、さらに横方向に空乏層を伸ばすことが可能である。
【００３５】
以下、本発明の他の実施形態について説明する。なお、前述した実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
【００３６】
［第２の実施形態］
図５は本発明の第２の実施形態に係る半導体装置の構成を模式的に示す断面図である。
【００３７】
本実施形態では、フィールドプレート電極１０ａ、１０ｂの外側のフィールド絶縁膜１１上に、互いに離間した複数（図示の例では２つ）のフローティングフィールドプレート電極１２ｂ、１２ｃを設けている。フローティングフィールドプレート電極１２ｂの内側端部は、フィールド絶縁膜１１を介してフィールドプレート電極１０ｂの外側端部に重なり、フローティングフィールドプレート電極１２ｂの外側に、フィールド絶縁膜１１を介在させてフローティングフィールドプレート電極１２ｃが形成されている。フローティングフィールドプレート電極１２ｂ、１２ｃは、それぞれ、電位が浮遊している。
【００３８】
本実施形態においても、フィールドプレート電極１０ａ、１０ｂの外側に、電位が浮遊したフローティングフィールドプレート電極１２ｂ、１２ｃを設けることで、フローティングフィールドプレート電極１２ｂ、１２ｃ下の電圧増大を抑えつつ、フィールドプレート電極１０ａ、１０ｂの外側に空乏層が伸びやすくなり、その結果、終端領域において横方向の空乏層が大きくなって、最外ベース領域５ａ端部の電界や、終端領域の半導体層表面の電界が緩和され、高い終端耐圧を得ることができる。さらに、終端領域における表面電界が小さくなることで、ホットキャリアの発生が抑制されて高信頼性を得ることができる。
【００３９】
また、本実施形態においても、フィールドプレート電極１０ｂの外側端部が、フィールド絶縁膜１１を介在させて、内側のフローティングフィールドプレート電極１２ｂの内側端部を覆うように形成されているため、フィールドプレート電極１０ｂの電位をフローティングフィールドプレート電極１２ｂに及ぼしやすくなり、フローティングフィールドプレート電極１２ｂがドレイン電位の影響を強く受けすぎるのを抑制して、フローティングフィールドプレート電極１２ｂおよびフローティングフィールドプレート電極１２ｂの電位の影響を受けるフローティングフィールドプレート電極１２ｃを所望の中間電位に分布させやすくできる。
【００４０】
また、フローティングフィールドプレート電極を複数設ける場合において、図６に示すように、内側（フィールドプレート電極１０ｂ側）のフローティングプレート電極１２ｂと接続されたフローティングフィールドプレート電極１２ａの外側端部を、外側のフローティングフィールドプレート電極１２ｃの内側端部上に、フィールド絶縁膜１１を介して重ねるように設けてもよい。
【００４１】
この場合も、より内側（よりソース電位側）のフローティングフィールドプレート電極１２ｂの電位を、フローティングフィールドプレート電極１２ａを介して、より外側（よりドレイン電位側）のフローティングフィールドプレート電極１２ｃに及ぼしやすくなり、フローティングフィールドプレート電極１２ｃがドレイン電位の影響を強く受けすぎるのを抑制して、フローティングフィールドプレート電極１２ｃを所望の中間電位に分布させやすくできる。
【００４２】
また、内側のフローティングフィールドプレート電極１２ｂよりも、下の絶縁膜厚を厚くしつつ外側まで伸びたフローティングフィールドプレート電極１２ａを形成することで、フローティングフィールドプレート電極１２ｂ端部の電界集中を抑えながら、横方向に空乏層を伸ばすことが可能である。
【００４３】
［第３の実施形態］
図７は本発明の第３の実施形態に係る半導体装置の構成を模式的に示す断面図である。図７（ａ）は、図３に示す構造に対応する断面図である。図７（ｂ）における横軸は、図７（ａ）の断面構造における横方向位置に対応し、縦軸はドレイン層２上の半導体層における不純物濃度を表す。
【００４４】
本実施形態では、終端領域におけるスーパージャンクション構造（ｎ型ピラー層３及びｐ型ピラー層４）の不純物濃度が、素子領域におけるスーパージャンクション（ｎ型ピラー層３及びｐ型ピラー層４）の不純物濃度よりも低い。終端領域におけるスーパージャンクション構造の不純物濃度を素子領域よりも低下させることで、終端領域のｎ型ピラー層３とｐ型ピラー層４は素子領域よりも低い電圧で空乏化する。これにより、素子領域よりも高い終端耐圧を得ることできる。
【００４５】
また、素子領域と終端領域との境界となるピラー層の不純物濃度は、局所的にｎ型ピラー層３とｐ型ピラー層４との濃度アンバランスが発生しないように、素子領域と終端領域の中間となる濃度となっていることが望ましい。
【００４６】
［第４の実施形態］
図８は本発明の第４の実施形態に係る半導体装置の構成を模式的に示す断面図である。図８（ａ）は、図３に示す構造に対応する断面図である。図８（ｂ）における縦軸は、図８（ａ）の断面構造における縦方向位置に対応し、横軸はドレイン層２上の半導体層における深さ方向の不純物濃度を表す。
【００４７】
本実施形態では、例えば、深さ方向で不純物濃度が一定なｎ型ピラー層３に対して、ｐ型ピラー層４の不純物濃度をソース電極９側からドレイン電極１側に向かう方向に徐々に低くなるようにしている。したがって、ソース電極９側では、ｐ型ピラー層４の方がｎ型ピラー層３よりも不純物濃度が高く、ドレイン電極１側では、ｐ型ピラー層４の方がｎ型ピラー層３よりも不純物濃度が低い。このような縦方向（深さ方向）の濃度プロファイルに傾斜を付けると、ｎ型ピラー層３とｐ型ピラー層４との不純物量が等しくなくなった時の耐圧低下が傾斜を付けない場合よりも小さい。これにより、工程ばらつきによる耐圧低下が抑えられ、安定した耐圧が得られる。
【００４８】
また、スーパージャンクション構造の上下端の電界が小さくなるため、高アバランシェ耐量が得られる。アバランシェ降伏が起きると、ドリフト層内に大量のキャリアが発生し、ドリフト層上下端の電界が増加する。ドリフト層上下端の電界がある程度を越えると、電界集中が止まらずに負性抵抗が発生して、素子が破壊してしまう。これによりアバランシェ耐量が決まっている。本実施形態のように縦方向プロファイルに傾斜を付けて、予め上下端の電界を小さくしておくことで、負性抵抗が発生し難くなり、高アバランシェ耐量を得ることができる。
【００４９】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５０】
例えば、前述した実施形態では、第１導電型をｎ型、第２導電型をｐ型として説明をしたが、第１導電型をｐ型、第２導電型をｎ型としても本発明は実施可能である。  
また、ＭＯＳゲート部やスーパージャンクション構造の平面パターンは、ストライプ状に限らず、格子状や千鳥状に形成してもよい。  
また、プレナーゲート構造の断面構造を示したが、トレンチゲート構造を用いてもよい。  
また、ｐ型ピラー層４は、ドレイン層２に接していても実施可能である。また、ｎ型ピラー層３よりも不純物濃度が低いｎ−型層を成長させた基板表面にスーパージャンクション構造を形成しても実施可能である。  
また、半導体としてシリコン（Ｓｉ）を用いたＭＯＳＦＥＴを説明したが、半導体としては、例えばシリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）、等の化合物半導体やダイアモンドなどのワイドバンドギャップ半導体を用いることができる。  
更にスーパージャンクション構造を有するＭＯＳＦＥＴで説明したが、本発明の構造は、スーパージャンクション構造を有する素子であれば、ＳＢＤ（ＳＢＤ：Schottky Barrier Diode）やｐｉｎダイオードＩＧＢＴ（Insulated Gate Bipolar Transistor）などの素子でも適用可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態に係る半導体装置の構成を模式的に示す断面図。
【図２】同半導体装置の変形例を示す模式断面図。
【図３】同半導体装置の他の変形例を示す模式断面図。
【図４】同半導体装置のさらに他の変形例を示す模式断面図。
【図５】本発明の第２の実施形態に係る半導体装置の構成を模式的に示す断面図。
【図６】同半導体装置の変形例を示す模式断面図。
【図７】本発明の第３の実施形態に係る半導体装置の構成を模式的に示す断面図。
【図８】本発明の第４の実施形態に係る半導体装置の構成を模式的に示す断面図。
【符号の説明】
【００５２】
１…、第１の主電極、２…第１の第１導電型半導体層、３…第２の第１導電型半導体層、４…第３の第２導電型半導体層、５…第４の第２導電型半導体領域、６…第５の第１導電型半導体領域、８…制御電極、９…第２の主電極、１０ａ，１０ｂ…フィールドプレート電極、１１…フィールド絶縁膜、１２，１２ａ〜１２ｃ，１２’…フローティングフィールドプレート電極
【図１】
2008187125.tif 000003
【図２】
2008187125.tif 000004
【図３】
2008187125.tif 000005
【図４】
2008187125.tif 000006
【図５】
2008187125.tif 000007
【図６】
2008187125.tif 000008
【図７】
2008187125.tif 000009
【図８】
2008187125.tif 000010