(57)【要約】【課題】回路構成を複雑にすることなしに、そのインダクタンス値及びその内部抵抗値を個別に設定することが可能な浮動アクティブインダクタを提供する。【解決手段】第１及び第２入力端子１、２間に直列接続された浮動インダクタ回路Ａ及び浮動負性抵抗回路Ｂと、それらの回路Ａ、Ｂの直列接続点３を備え、第１及び第２入力端子１、２間に浮動アクティブインダクタが形成されるもので、浮動インダクタ回路Ａは、第１入力端子１と直列接続点３間に直列接続された第１キャパシタ４、第１抵抗５、第２キャパシタ６と、第１キャパシタ４の両端に第１低抵抗８を介して接続された第１電圧フォロワ８と、第２キャパシタ６の両端に第２低抵抗を介して接続された第２電圧フォロワ８からなり、浮動負性抵抗回路Ｂは、直列接続点３と第２入力端子２間に直列接続された第２乃至第６抵抗１１〜１５と、第２及び第３抵抗１１、１２に接続された第１オペアンプ１６と、第５及び第６抵抗１４、１５に接続された第２オペアンプ１７からなる。【選択図】図１
2008187654.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子及び第２入力端子と、前記第１入力端子及び前記第２入力端子間に直列接続された２端子型浮動インダクタ回路及び２端子型浮動負性抵抗回路と、前記２端子型浮動インダクタ回路と前記２端子型浮動負性抵抗回路との直列接続点とを備え、前記第１入力端子及び前記第２入力端子間に浮動インダクタが形成される浮動アクティブリアクタであって、前記２端子型浮動インダクタ回路は、前記第１入力端子と前記直列接続点間に接続された第１キャパシタと第１抵抗と第２キャパシタからなる直列回路と、前記第１キャパシタと前記第１抵抗の接続点に非反転入力が接続され、出力が第１低抵抗を介して前記第１入力端子に接続された第１電圧フォロワと、前記第１抵抗と前記第２キャパシタの接続点に非反転入力が接続され、出力が第２低抵抗を介して前記直列接続点に接続された第２電圧フォロワとからなり、前記２端子型浮動負性抵抗回路は、前記直列接続点と前記第２入力端子間に接続された第２抵抗、第３抵抗、第４抵抗、第５抵抗及び第６抵抗からなる直列回路と、前記直列接続点と前記第２抵抗との接続点に第１入力が、前記第２抵抗と前記第３抵抗との接続点に出力が、前記第３抵抗と前記第４抵抗との接続点に第２入力がそれぞれ接続された第１オペアンプと、前記第４抵抗と前記第５抵抗との接続点に第１入力が、前記第５抵抗と前記第６抵抗との接続点に出力が、前記第６抵抗と前記第２入力端子との接続点に第２入力がそれぞれ接続された第２オペアンプとからなることを特徴とする浮動アクティブリアクタ。
【請求項２】
前記２端子型負性抵抗回路における前記第４抵抗は、抵抗値を調整できる可変抵抗により構成されていることを特徴とする請求項１に記載の浮動アクティブリアクタ。
【請求項３】
前記２端子型浮動インダクタ回路において、前記第１キャパシタ及び前記第２キャパシタは同じ容量値を有する素子で構成され、前記第１低抵抗及び前記第２低抵抗は同じ低抵抗値を有する素子で構成されていることを特徴とする請求項１または２に記載の浮動アクティブリアクタ。
【請求項４】
前記２端子型負性抵抗回路において、前記第２抵抗及び前記第３抵抗は同じ抵抗値を有する素子で構成され、前記第５抵抗及び前記第６抵抗は同じ抵抗値を有する素子で構成されていることを特徴とする請求項１乃至３のいずれかに記載の浮動アクティブリアクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮動アクティブインダクタに係り、特に、キャパシタ、抵抗、オペアンプからなる２端子型浮動アクティブインダクタに直列に抵抗、オペアンプからなる２端子型負性抵抗を接続して浮動アクティブインダクタを構成し、２端子型負性抵抗の負性抵抗値の調整により浮動アクティブインダクタのインダクタンス値及びその内部抵抗値を個別に調整可能な浮動アクティブインダクタに関する。
【背景技術】
【０００２】
一般に、集中定数形フィルタでは、そのカットオフ周波数や帯域幅等を変更する場合、使用されるキャパシタ素子のキャパシタンス値及び／またはインダクタ素子のインダクタンス値を切替えることにより変化させたり、連続的に可変させたりすることにより行っている。このようなキャパシタ素子及びインダクタ素子におけるリアクタンス値の変更は、それらの素子の一端が接地接続状態で使用される一端接地型素子に限らず、接地点に対して浮動状態で使用される浮動型素子についても同じようにそのリアクタンス値を可変できる構成にする必要がある。
【０００３】
ところで、キャパシタンス値を可変できるキャパシタ素子については、比較的大容量（数ｎＦ）の容量変化範囲を有する可変容量ダイオードの利用が可能であるから、多くの用途に供する集中定数形フィルタに対応できるものであるが、インダクタ素子については、可変容量ダイオードのように集中定数形フィルタの並列アームや直列アームに簡単に使用できる素子が存在していないので、このような素子に代わるものとして種々のアクティブインダクタを用いている。
【０００４】
一端接地型素子、浮動型素子に係りなく、アクティブリアクタを実現する手段としては、通常、ＧＩＣと呼ばれるインピーダンス変換器あるいはジャイレータを用いることが知られており、その具体的内容については、例えば、次の文献、「柳沢  健  監訳、金井  元  他訳“アナログフィルタの設計”、４７９頁〜４９６頁、秋葉出版、１９８６年２月」に示されている。この内容によれば、ＧＩＣは、４つの直列接続されたインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４及び負荷インピーダンスＺ５と、２つのオペアンプとを組み合わせて構成したアクティブ回路であって、その入力インピーダンスが（Ｚ１・Ｚ３・Ｚ５）／（Ｚ２・Ｚ４）で表わされることを利用し、種々のインピーダンスの形成ができるものである。
【０００５】
この場合、例えば、一端接地型素子を得たい場合は、インピーダンス素子Ｚ２またはインピーダンスＺ４のいずれかをキャパシタ素子とし、残りのすべてのインピーダンス素子Ｚ１、Ｚ３、Ｚ５を抵抗素子とすれば、等価的に一端接地型インダクタ素子を得ることができれる。一方、このＧＩＣを利用して浮動型素子を得るには、１つのＧＩＣ（以下、これを第１ＧＩＣという）と同一構成のもう１つのＧＩＣ（以下、これを第２ＧＩＣという）とを用意し、第１ＧＩＣにおける負荷インピーダンスＺ５の接地接続部を接地点から切り離すとともに、第２ＧＩＣにおける負荷インピーダンスＺ５を回路から切り離し、その切り離し部分に第１ＧＩＣにおける負荷インピーダンスＺ５の切り離し部分を接続し、第１ＧＩＣにおける負荷インピーダンスＺ５を第１及び第２ＧＩＣの浮動型共通負荷とすることによって構成している。このような構成にすれば、第１ＧＩＣ及び第２ＧＩＣの入力端子間に浮動アクティブインダクタを得ることができる。
【０００６】
しかしながら、このような浮動アクティブインダクタは、実質的に２つのＧＩＣを用いていることから、全体の回路構成がかなり複雑なものになるだけでなく、４つのオペアンプを用いる必要があることから、安価に製造することが難しいという不具合を有するものである。
【０００７】
このような不具合を解消するため、本件出願人は、全体の回路構成を簡素化することにより、使用するオペアンプを含む構成素子の数を大幅に低減させることを可能にした浮動アクティブリアクタを提案しており、特願２００６−３３３５０３号として先に出願している。
【０００８】
ここで、図２は、前記提案による特願２００６−３３３５０３号に係る浮動アクティブインダクタの回路構成を示す回路図である。
【０００９】
図２に示されるように、この浮動アクティブインダクタは、第１入力端子２１と、第２入力端子２２と、第１及び第２入力端子２１、２２間に直列にこの順に接続された第１キャパシタ２３、抵抗２４、第２キャパシタ２５と、第１キャパシタ２３の両端に第１低抵抗２７を介して接続された第１電圧フォロワ２６と、第１キャパシタ２５の両端に第２低抵抗２９を介して接続された第２電圧フォロワ２８とからなっている。この場合、第１電圧フォロワ２６は、非反転入力（＋）が第１キャパシタ２３と抵抗２４の接続点に接続され、反転入力（−）が出力に接続されるとともに第１低抵抗２７の一端に接続され、第１低抵抗２７の他端が第１入力端子２１に接続される。同じように、第２電圧フォロワ２８は、非反転入力（＋）が抵抗２４と第２キャパシタ２５の接続点に接続され、反転入力（−）が出力に接続されるとともに第２低抵抗２９の一端に接続され、第２低抵抗２９の他端が第２入力端子２２に接続される。
【００１０】
抵抗２４と第２キャパシタ２５の接続点に接続される。
【００１１】
この浮動アクティブインダクタは、第１入力端子２１と第２入力端子２２間に信号電圧が印加されると、第１キャパシタ２３と抵抗２４の接続点には第１入力端子２１に印加された信号位相に対して９０°進相した９０°進相電圧が発生し、第１電圧フォロワ２６は、その９０°進相電圧を利得１で同相増幅し、増幅した９０°進相電圧を第１低抵抗２７を通して第１入力端子２１に供給して第１入力端子２１に９０°進相電流を流入さませるが、この状態は見掛け上第１入力端子２１から９０°遅相電流が流出するのと等価になる。同じように、抵抗２４と第１キャパシタ２５との接続点には第２入力端子２２に印加された信号位相に対して９０°進相した９０°進相電圧が発生し、第２電圧フォロワ２８は、その９０°進相電圧を利得１で同相増幅し、増幅した９０°進相電圧を第２低抵抗２９を通して第２入力端子２２に供給して第２入力端子２１に９０°進相電流を流入させるが、第１入力端子２１に印加された信号位相と第２入力端子２２に印加された信号位相とは、常時１８０°位相が異なるので、この状態は第２入力端子２２から９０°遅相電流が流入するのと同じになる。このように、第１入力端子２１に供給される信号位相を基準とした場合、第１入力端子２１からその９０°遅相電流が流出し、第２入力端子２２にその９０°遅相電流が流入するので、この浮動アクティブインダクタは、インダクタとしての特性を満たすものである。
【００１２】
この浮動アクティブインダクタにおいて得られるインダクタンス値は、第１キャパシタ２３と第２キャパシタ２５の各容量値をＣ0 、抵抗２４の抵抗値を２Ｒ0 、第１低抵抗２７と第２低抵抗２９の各抵抗値をｒとし、ｓをラプラス変換子とすれば、第１入力端子２１と第２入力端子２２間に形成されるインピーダンスＺは、Ｚ＝２（ｒＣ0 Ｒ0 ｓ＋ｒ）で表される。そして、このインピーダンスＺにおけるインダクタンス値は２ｒＣ0 Ｒ0 であり、その内部抵抗値は２ｒである。
【特許文献１】特願２００６−３３３５０３号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、前記提案による特願２００６−３３３５０３号に係る浮動アクティブインダクタは、ＧＩＣにより構成したアクティブインダクタに比べて、単純な回路構成を有するとともに、オペアンプを含む構成素子の数を大幅に低減させることが可能であるという利点を有しているものであるが、得られるインダクタンス値２ｒＣ0 Ｒ0 に対して、インダクタンスの良さを表わす直列抵抗値２ｒを小さくするようにした場合、それと同時にインダクタンス値２ｒＣ0 Ｒ0 も小さくなってしまい、所望の小さい内部抵抗値を得たいとき、その小さい内部抵抗値に見合う所望のインダクタンス値を得ることが難しくなる。
【００１４】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、浮動アクティブインダクタに負性抵抗回路を付加接続することにより、回路構成を複雑にすることなしに、そのインダクタンス値及びその内部抵抗値を個別に設定することが可能な浮動アクティブインダクタを提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明による浮動アクティブインダクタは、第１入力端子及び第２入力端子と、第１入力端子及び第２入力端子間に直列接続された２端子型浮動インダクタ回路及び２端子型浮動負性抵抗回路と、２端子型浮動インダクタ回路と２端子型浮動負性抵抗回路との直列接続点とを備え、第１入力端子及び第２入力端子間に浮動インダクタが形成されるものであって、２端子型浮動インダクタ回路は、第１入力端子と直列接続点間に接続された第１キャパシタと第１抵抗と第２キャパシタからなる直列回路と、第１キャパシタと第１抵抗の接続点に非反転入力が接続され、出力が第１低抵抗を介して第１入力端子に接続された第１電圧フォロワと、第１抵抗と第２キャパシタの接続点に非反転入力が接続され、出力が第２低抵抗を介して直列接続点に接続された第２電圧フォロワとからなり、２端子型浮動負性抵抗回路は、直列接続点と第２入力端子間に接続された第２抵抗、第３抵抗、第４抵抗、第５抵抗及び第６抵抗からなる直列回路と、直列接続点と第２抵抗との接続点に第１入力が、第２抵抗と第３抵抗との接続点に出力が、第３抵抗と第４抵抗との接続点に第２入力がそれぞれ接続された第１オペアンプと、第４抵抗と第５抵抗との接続点に第１入力が、第５抵抗と第６抵抗との接続点に出力が、第６抵抗と第２入力端子との接続点に第２入力がそれぞれ接続された第２オペアンプとからなる手段を具備する。
【００１６】
この場合、前記手段における２端子型負性抵抗回路の第４抵抗は、抵抗値を調整できる可変抵抗によって構成することができるものである。
【００１７】
また、前記手段における２端子型浮動インダクタ回路の第１キャパシタ及び第２キャパシタは同じ容量値を有する素子で構成され、第１低抵抗及び第２低抵抗は同じ低抵抗値を有する素子で構成されることが好適である。
【００１８】
さらに、前記手段における２端子型負性抵抗回路の第２抵抗及び第３抵抗は同じ抵抗値を有する素子で構成され、第５抵抗及び第６抵抗は同じ抵抗値を有する素子で構成されることが好適である。
【発明の効果】
【００１９】
以上のように、本発明による浮動アクティブインダクタによれば、アクティブインダクタが形成される第１入力端子と第２入力端子間に２端子型浮動インダクタ回路と２端子型負性抵抗回路とを直列接続することにより、２端子型浮動インダクタ回路によって形成されるインダクタに含まれる内部抵抗値を２端子型負性抵抗回路によって形成される負性抵抗値によって低減させることが可能になり、その結果、浮動アクティブインダクタで使用される全体の回路素子数を大幅に増大させず、回路構成を複雑にすることなしに、浮動アクティブインダクタで得られるインダクタンス値及びその内部抵抗値を個別に適宜設定することが可能になるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施の形態について説明する。
【００２１】
図１は、本発明による浮動アクティブインダクタの好適な実施の形態を示す回路図であって、上側点線枠Ａによって囲まれた回路構成部分が浮動インダクタ回路を示し、下側点線枠Ｂで囲まれた回路構成部分が浮動負性抵抗回路を示すもので、浮動インダクタ回路は、図２に図示した特願２００６−３３３５０３号に係る浮動アクティブインダクタの回路構成と同じ回路構成を有している。
【００２２】
図１に示されるように、この実施の形態に係る浮動アクティブインダクタは、第１入力端子１と、第２入力端子２と、第１入力端子１と直列接続点３との間に接続された浮動インダクタ回路と、直列接続点３と第２入力端子２との間に接続された浮動インダクタ回路とにより構成されている。そして、浮動インダクタ回路は、第１入力端子１と直列接続点３間にこの順序で直列接続された第１キャパシタ４、第１抵抗５、第２キャパシタ６と、非反転入力（＋）が第１キャパシタ４と第１抵抗５との接続点に接続され、出力が反転入力（−）及び第１低抵抗８を介して第１入力端子１に接続された第１電圧フォロワ７と、非反転入力（＋）が第１抵抗５と第２キャパシタ６の接続点に接続され、出力が反転入力（−）及び第２低抵抗１０を介して直列接続点３に接続された第２電圧フォロワ９とからなっている。また、浮動負性抵抗回路は、直列接続点３と第２入力回路２間にこの順序で直列接続された第２抵抗１１、第３抵抗１２、第４抵抗１３、第４抵抗１４、第５抵抗１５と、非反転入力（＋）が直列接続点３と第２抵抗１１との接続点に接続され、出力が第２抵抗１１と第３抵抗１２との接続点に接続され、反転入力（−）が第３抵抗１２と第４抵抗１３との接続点に接続された第１オペアンプ１６と、非反転入力（＋）が第４抵抗１３と第５抵抗１４との接続点に接続され、出力が第５抵抗１４と第６抵抗１５との接続点に接続され、反転入力（−）が第６抵抗１５と第２入力端子２との接続点に接続された第２オペアンプ１７とからなっている。
【００２３】
前記構成による浮動アクティブインダクタの動作について説明する。
【００２４】
まず、第１入力端子１と直列接続点３との間に接続された浮動インダクタ回路の動作は、既に述べた特願２００６−３３３５０３号に係る浮動アクティブインダクタの動作と同じ動作が行われるものであり、ここではその動作を図１に図示の浮動インダクタ回路に従って改めて説明する。
【００２５】
いま、第１入力端子１と第２入力端子２間に信号電圧が印加されると、第１キャパシタ４と第１抵抗５の接続点には第１入力端子１に印加された信号位相に対して９０°進相した９０°進相電圧が発生し、第１電圧フォロワ７は、その９０°進相電圧を利得１で同相増幅し、増幅した９０°進相電圧を第１低抵抗８を通して第１入力端子１に供給し、第１入力端子１に９０°進相電流を流入させるが、このときの状態は見掛け上第１入力端子１から９０°遅相電流が流出するときの状態と等価になる。
【００２６】
一方、直列接続点３と第２入力端子２に接続される浮動負性抵抗回路は、信号位相を変化させる素子を含んでいないことから、第２入力端子２と直列接続点３における信号位相は同相になり、抵抗５と第２キャパシタ６との接続点には第２入力端子２に印加された信号位相に対して９０°進相した９０°進相電圧が発生し、第２電圧フォロワ８は、その９０°進相電圧を利得１で同相増幅し、増幅した９０°進相電圧を第２低抵抗１０を通して直列接続点３及び第２入力端子２に供給し、直列接続点３及び第２入力端子２に９０°進相電流を流入させるが、このときに第１入力端子１に印加された信号位相と、第２入力端子２及び直列接続点３に印加された信号位相とは、常時１８０°位相が異なるので、このときの状態は第２入力端子２及び直列接続点３から９０°遅相電流が流入するのと同じになる。このように、第１入力端子１に供給される信号位相を基準とした場合、第１入力端子１からその９０°遅相電流が流出し、第２入力端子２及び直列接続点３にその９０°遅相電流が流入するので、この浮動インダクタ回路は、インダクタとして働くものである。
【００２７】
また、直列接続点３及び第２入力端子２間に接続された浮動負性抵抗回路は、第１オペアンプ１６と第２オペアンプ１７としてそのオープンループ利得が極めて大きいものを使用し、第１オペアンプ１６の非反転入力（＋）と出力との間に接続された第２抵抗１１による正帰還量及びその反転入力（−）と出力との間に接続された第３抵抗１２による負帰還量をほぼ等しくするとともに、第２オペアンプ１７の非反転入力（＋）と出力との間に接続された第５抵抗１４による正帰還量及びその反転入力（−）と出力との間に接続された第６抵抗１５による負帰還量をほぼ等しくすれば、直列接続点３及び第２入力端子２間に負性抵抗が形成される。
【００２８】
かかる構成を有する浮動インダクタ回路においては、前述の浮動アクティブインダクタにおいて説明したように、第１キャパシタ４と第２キャパシタ６の各容量値を同じ容量値Ｃ0 、第１抵抗５の抵抗値を２Ｒ0 、第１低抵抗８と第２低抵抗１０の各抵抗値を同じ抵抗値ｒとし、ｓをラプラス変換子とすれば、第１入力端子１と直列接続点３との間に形成されるインピーダンスＺは、Ｚ＝２（ｒＣ0 Ｒ0 ｓ＋ｒ）で表される。そして、このインピーダンスＺにおけるインダクタンス値は２ｒＣ0 Ｒ0 であり、その内部抵抗値は２ｒである。
【００２９】
一方、負性抵抗回路においては、第２抵抗１１と第３抵抗１２の各抵抗値を同じ抵抗値Ｒ2 、第４抵抗１３の抵抗値をＲ3 、第５抵抗１４と第６抵抗１５の各抵抗値を同じ抵抗値Ｒ4 とし、第４抵抗１３の中間点が電圧基準点として考えた場合、この電圧基準点に対する直列接続点３の信号電圧をｅi 、この電圧基準点に対する第１オペアンプ１６の出力に生じる信号電圧をｅo とすると、
【数１】
2008187654.tif 000003
【００３０】
で表わすことができる。このとき、第４抵抗１３を流れる信号電流をｉ、直列接続点３と電圧基準点との間の入力抵抗をｒinとすれば、
【数２】
2008187654.tif 000004
【００３１】
になり、これらの関係を総合すれば、ｒin＝−（Ｒ3 ／２）が得られ、さらに、負性抵抗回路における本来の入力抵抗Ｒin、すなわち、直列接続点３と第２入力端子２との間の入力抵抗Ｒinは前記入力抵抗ｒinの２倍であるから、本来の入力抵抗Ｒin＝−Ｒ3 になる。
【００３２】
かかる構成にすれば、第１入力端子１と第２入力端子２との間に形成されるインピーダンスＺL は、浮動インダクタ回路に形成されたインピーダンスＺ＝２ｒＣ0 Ｒ0＋２ｒと負性抵抗回路で形成された入力抵抗Ｒin＝−Ｒ3 とが加算されたものになり、インピーダンスＺL は、ＺL ＝２ｒＣ0 Ｒ0＋２ｒ−Ｒ3 となる。このインピーダンスＺL におけるインダクタンス値は２ｒＣ0 Ｒ0 であり、その直列抵抗値は２ｒ−Ｒ3 になる。
【００３３】
この場合、インダクタンス値２ｒＣ0 Ｒ0 及びその直列抵抗値２ｒ−Ｒ3 の設定は、まず、浮動インダクタ回路における第１キャパシタ４と第２キャパシタ６の各容量値Ｃ0 、第１抵抗５の抵抗値２Ｒ0 、第１低抵抗８と第２低抵抗１０の各抵抗値ｒをそれぞれ選択設定して浮動インダクタ回路のインダクタンス値２ｒＣ0 Ｒ0 を決めた後、負性抵抗回路に用いる第４抵抗１３の抵抗値Ｒ3 を調整設定し、その直列抵抗値２ｒ−Ｒ3 が正抵抗値を示す範囲で小さくなるように調整すれば足り、インダクタンス値２ｒＣ0 Ｒ0 と直列抵抗値２ｒ−Ｒ3 とを個別に調整することが可能になる。なお、負性抵抗回路に用いる第４抵抗１３は抵抗値Ｒ3 が調整された固定抵抗を用いてもよいが、第４抵抗１３を可変抵抗によって構成し、その可変抵抗の抵抗値Ｒ3 を適宜調整できるようにしてもよい。
【００３４】
前記実施の形態による浮動アクティブインダクタにおいては、浮動インダクタ回路における第１キャパシタ４と第２キャパシタ６の各容量値を等しい容量値Ｃ0 に、第１低抵抗８と第２低抵抗１０の各抵抗値を等しい抵抗値ｒとした例を挙げて説明したが、本発明による浮動インダクタ回路における第１キャパシタ４と第２キャパシタ６の各容量値及び第１低抵抗８と第２低抵抗１０の各抵抗値の設定は、前述の例に限られるものではなく、第１キャパシタ４と第２キャパシタ６の各容量値を若干変更させるようにしても、第１低抵抗８と第２低抵抗１０の各抵抗値を若干変更させるようにしてもよい。
【００３５】
また、前記実施の形態による浮動アクティブインダクタにおいては、負性抵抗回路における第２抵抗１１と第３抵抗１２の各抵抗値を等しい抵抗値Ｒ2 に、第５抵抗１４と第６抵抗１５の各抵抗値を等しい抵抗値Ｒ4 とした例を挙げて説明したが、本発明による負性抵抗回路における第２抵抗１１と第３抵抗１２の各抵抗値及び第５抵抗１４と第６抵抗１５の各抵抗値の設定は、前述の例に限られるものではなく、若干変更させるようにしても、第５抵抗１４と第６抵抗１５の各抵抗値を若干変更させるようにしてもよい。
【００３６】
さらに、前記実施の形態による浮動アクティブインダクタにおいては、負性抵抗回路における第１オペアンプ１６及び第２オペアンプ１７における非反転入力（＋）及び反転入力（−）における外部回路との接続は、図１に図示されたような向きの接続であっても、図１に図示されたような向きと逆向きの接続であっても構わない。その理由は、第１オペアンプ１６及び第２オペアンプ１７のオープンループ利得が極めて大きく、正帰還回路及び負帰還回路がそれぞれ形成されているので、非反転入力（＋）及び反転入力（−）の信号電位はその接続の向きを入れ替えてもほぼ等しくなるからである。
【図面の簡単な説明】
【００３７】
【図１】本発明による浮動アクティブインダクタの好適な実施の形態を示す回路図である。
【図２】本発明者が提案した特願２００６−３３３５０３号に係る浮動アクティブインダクタの回路図である。
【符号の説明】
【００３８】
１  第１入力端子
２  第２入力端子
３  直列接続点
４  第１キャパシタ
５  第１抵抗
６  第２キャパシタ
７  第１電圧フォロワ
８  第１低抵抗
９  第２電圧フォロワ
１０  第２低抵抗
１１  第２抵抗
１２  第３抵抗
１３  第４抵抗
１４  第５抵抗
１５  第６抵抗
１６  第１オペアンプ
１７  第２オペアンプ
【図１】
2008187654.tif 000005
【図２】
2008187654.tif 000006