(57)【要約】【課題】少ない工程で微細なコンタクトホールの形成をする発光装置の製造方法、及び、電気光学装置の製造方法を提供すること【解決手段】配線形状などが形成された第２配線層８の上に、スパッタリング法により第２絶縁層９を成膜すると、第２配線狭凹部８ａにはスパッタリング法の性質により膜厚の薄い第２絶縁狭凹部９ａが形成される。次に全面的な異方性エッチングにより、第２絶縁狭凹部９ａの底部を除去した後、第３配線層１０を成膜する。そして、第２絶縁層９が除去されて、第２配線層８が露出した第２絶縁狭凹部９ａの底部において、第２配線層８と、第３配線層１０とを電気的に接続するコンタクトホールを形成する。【選択図】図２
2008096876.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１導電層と第２導電層が絶縁層を介して積層され、前記絶縁層に形成したコ
ンタクトホールを介して前記第１導電層と前記第２導電層が電気的に接続されてなる発光
装置の製造方法において、
下地層を成膜する工程と、
前記下地層であって、前記絶縁層に形成されるコンタクトホールと対応する領域を囲む
凹部を前記下地層にて形成する工程と、
前記凹部が形成された前記下地層の上面に前記第１導電層を成膜し、前記凹部と対応す
る位置には前記凹部より内径が小さい導電凹部を形成する工程と、
前記導電凹部が形成された前記第１導電層の上面に前記絶縁層を成膜し、前記導電凹部
と対応する位置には前記導電凹部より内径が小さい絶縁凹部を形成する工程と、
前記絶縁凹部が形成された前記絶縁層の上面を、異方性エッチングにてエッチングし、
前記絶縁凹部の底部に成膜された前記絶縁層を除去させて、前記導電凹部の底部を露出さ
せる工程と、
前記導電凹部の底部が露出した前記絶縁凹部を含む前記絶縁層の上面に前記第２導電層
を成膜し、前記第１導電層と前記第２導電層を電気的に接続する工程と、
を有したことを特徴とした発光装置の製造方法。
【請求項２】
請求項１に記載の発光装置の製造方法において、
前記絶縁層は、スパッタリング法によって成膜されることを特徴とする発光装置の製造
方法。
【請求項３】
請求項１または請求項２に記載の発光装置の製造方法において、
前記絶縁層は、前記絶縁凹部以外の上面を絶縁する層となることを特徴とする発光装置
の製造方法。
【請求項４】
請求項３に記載の発光装置の製造方法において、
前記絶縁凹部以外の上面を絶縁する前記絶縁層の膜厚は、前記導電凹部の底部に成膜さ
れた前記絶縁凹部の前記絶縁層の膜厚よりも厚いことを特徴とする発光装置の製造方法。
【請求項５】
請求項１〜４のいずれか１つに記載の発光装置の製造方法において、
前記第１導電層に形成される導電凹部は、該導電凹部の直径が深さに対して２倍以下で
あることを特徴とする発光装置の製造方法。
【請求項６】
素子基板上に半導体素子が形成されているとともに、前記半導体素子と対する画素電極が
絶縁層及び導電層を介して形成され、前記半導体素子と前記画素電極が、前記絶縁層及び
前記導電層に形成したコンタクトホールを介して電気的に接続されてなる電気光学装置の
製造方法であって、
前記コンタクトホールを請求項１〜５に記載の発光装置の製造方法で形成したことを特
徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置の製造方法及び電気光学装置の製造方法に関する。
【背景技術】
【０００２】
薄膜半導体からなる発光装置は、薄膜半導体を形成する基板上に、絶縁膜、保護膜、配
線膜等の膜層の成膜、パターニング、エッチングを繰り返し施して、各膜層に所定のパタ
ーンを施した上で多層構造に形成して製造される。
【０００３】
その発光装置を製造する上で解決が望まれる課題の１つに、絶縁膜によって絶縁された
異なる層に成膜された導電性のある膜、例えば配線膜と半導体拡散層とを、相互に電気的
に接続する為の微細なコンタクトホールを好適に形成することがある。
【０００４】
コンタクトホールは、基板上に形成された複数の階層をパターニングやエッチング等に
より階層を縦断する様に形成される。そのため、各層において、コンタクトホールが貫通
又は接続する箇所の成膜、パターニング、エッチング等の加工の精度が悪いと、コンタク
トホール形成のために広めのマージンが必要となる。つまり、微細なコンタクトホールを
形成するには、各層の精度の高い成膜、パターニング、エッチング等の加工が要求される
。又、コンタクトホール形成のための工程が多いと、各工程の加工の精度が後工程に影響
を与えるだけでなく、製造時間及び費用がかかるなどの理由もあり、微細なコンタクトホ
ール形成の工程を減らすことも望まれていた。
【０００５】
そこで、高い加工精度で微細なコンタクトホールを形成する方法が、半導体製造におい
て提案されている（特許文献１）。特許文献１の半導体製造装置及び半導体記憶装置の製
造方法は、成膜技術、リソグラフィ技術、エッチング技術、部材の性質及び膜の形成順な
どを好適に組み合わせて、多層階層からなる半導体記憶装置を製造する。コンタクトホー
ルは、前記多層階層の各層のコンタクトホールとなる部分、及びその周辺の部材の性質を
利用して、コンタクトホール部のみをエッチングするようになっている。
【０００６】
しかしながら、特許文献１の半導体製造装置及び半導体記憶装置の製造方法は、成膜技
術、リソグラフィ技術、エッチング技術等を好適に組み合わせて微細なコンタクトホール
を形成するもので、微細なコンタクトホールを形成するための工程を削減することは開示
されていなかった。
【０００７】
一方、微細に加工されたコンタクトホール形成方法についての提案もなされている（例
えば、特許文献２）。特許文献２の半導体装置のコンタクトホール形成方法は、下部配線
または半導体拡散層上に設けられた第１のシリコン酸化膜の上にマスク材となる薄膜を形
成する。そして、マスク材にコンタクトホールパターンを形成した後、第１のシリコン酸
化膜と同じ材料を用いて所定の厚みの膜を形成し、その後に異方性エッチングを施してコ
ンタクトホールを形成するようになっている。
【特許文献１】特開２００２−１５１６０４号公報
【特許文献２】特開平７−２９８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２の半導体装置のコンタクトホール形成方法も、コンタクトホ
ールの壁面にテーパを設けるための微細な加工技術を開示しているが、微細なコンタクト
ホール形成のための工程を削減する方法については開示していなかった。
【０００９】
本発明の目的は、少ない工程で微細なコンタクトホールの形成をする発光装置の製造方
法、及び、電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の発光装置の製造方法は、基板上に、第１導電層と第２導電層が絶縁層を介して
積層され、前記絶縁層に形成したコンタクトホールを介して第１導電層と第２導電層が電
気的に接続されてなる発光装置の製造方法において、下地層を成膜する工程と、前記下地
層であって、前記絶縁層に形成されるコンタクトホールと対応する領域を囲む凹部を前記
下地層にて形成する工程と、前記凹部が形成された前記下地層の上面に前記第１導電層を
成膜し、前記凹部と対応する位置には前記凹部より内径が小さい導電凹部を形成する工程
と、前記導電凹部が形成された前記第１導電層の上面に前記絶縁層を成膜し、前記導電凹
部と対応する位置には前記導電凹部より内径が小さい絶縁凹部を形成する工程と、前記絶
縁凹部が形成された前記絶縁層の上面を、異方性エッチングにてエッチングし、前記絶縁
凹部の底部に成膜された前記絶縁層を最も早く除去させて、前記導電凹部の底部を露出さ
せる工程と、前記導電凹部の底部が露出した前記絶縁凹部を含む前記絶縁層の上面に前記
第２導電層を成膜し、前記第１導電層と前記第２導電層を電気的に接続する工程と、を有
する。
【００１１】
本発明の発光装置の製造方法によれば、成膜された前記絶縁層に形成された絶縁凹部は
、第１導電層の導電凹部に形成される。その結果、第１導電層の凹部の底部に成膜される
絶縁層は、第１導電層の他の場所に成膜された絶縁層よりも薄く成膜される。このとき、
絶縁層を異方性エッチングすれば、第１導電層の導電凹部の底部に成膜された膜厚が薄い
絶縁層のみを除去することができる。その結果、コンタクトホールを形成するためのレジ
スト塗布パターニング、剥離の作業をすることなく、コンタクトホールを形成することが
できる。又、パターニングの工程で通常用いるマスクの位置あわせ誤差などを後工程で考
慮する必要が無くなる。
【００１２】
本発明の発光装置の製造方法は、請求項１に記載の発光装置の製造方法において、前記
絶縁層は、スパッタリング法によって成膜されてもよい。
本発明の発光装置の製造方法によれば、絶縁層は、スパッタリング法により成膜される
。従って、第１導電層の凹部の底部に形成される絶縁層は、第１導電層の他の場所に成膜
された絶縁層よりも薄く成膜される。その結果、絶縁層を異方性エッチングすれば、第１
導電層の導電凹部の底部に成膜された膜厚が薄い絶縁凹部の絶縁層のみを好適に除去する
ことができる。
【００１３】
本発明の発光装置の製造方法は、請求項１または請求項２に記載の発光装置の製造方法
において、前記絶縁層は、前記絶縁凹部以外の上面を絶縁してもよい。
本発明の発光装置の製造方法によれば、絶縁層は成膜された絶縁層の絶縁凹部以外の上
面を絶縁する。従って、絶縁層に異方性エッチングを行っても絶縁凹部以外の上面を、絶
縁する層とすることができる。その結果、異方性エッチングをした後の絶縁層上に好適に
第２導電層を成膜することができる。
【００１４】
本発明の発光装置の製造方法は、請求項３に記載の発光装置の製造方法において、前記
絶縁凹部以外の上面を絶縁する前記絶縁層の膜厚は、前記導電凹部の底部に成膜された前
記絶縁凹部の前記絶縁層の膜厚よりも厚くてもよい。
【００１５】
本発明の発光装置の製造方法によれば、絶縁凹部以外の上面を覆う絶縁層の膜厚は、前
記導電凹部の底部に成膜された絶縁層の膜厚よりも厚い。従って、絶縁層の全面の異方性
エッチングを行っても、第１導電層の導電凹部の底部に成膜された絶縁層のみを好適に除
去することができる。
【００１６】
本発明の発光装置の製造方法は、請求項１〜４のいずれか１つに記載の発光装置の製造
方法において、前記第１導電層に形成される導電凹部は、該導電凹部の直径が深さに対し
て２倍以下であることが望ましい。
【００１７】
本発明の発光装置の製造方法によれば、第１導電層に備えられた凹部は、その直径が深
さに対して２倍以下である。従って、スパッタリング法により第１導電層に備えられた凹
部に絶縁層を成膜する場合に、導電凹部の底部の絶縁層の膜厚を、第１導電層の導電凹部
以外の部分の１／３以下とすることができる。その結果、異方性エッチングで、第１導電
層の導電凹部の底部の絶縁層のみを除去するのに好適な膜厚に成膜することができる。
【００１８】
本発明の電気光学装置の製造方法は、素子基板上に半導体素子が形成されているととも
に、前記半導体素子と対する画素電極が絶縁層及び導電層を介して形成され、前記半導体
素子と前記画素電極が、前記絶縁層及び前記導電層に形成したコンタクトホールを介して
電気的に接続されてなる電気光学装置の製造方法であって、前記コンタクトホールを請求
項１〜５に記載の発光装置の製造方法で形成したことを特徴とする。
【００１９】
本発明の電気光学装置の製造方法によれば、電気光学装置のコンタクトホールは、請求
項１〜５に記載の発光装置の製造方法で形成される。従って、少ない工程、短い時間で微
細なコンタクトホールを形成することができると共に、パターニングの工程で通常用いる
マスクの位置あわせ誤差などを後工程で考慮する必要をなくすことができる。
【発明を実施するための最良の形態】
【００２０】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図面に従って説明する。
図１（ａ）〜（ｃ）及び図２（ａ），（ｂ）は、エレクトロルミネッセンス装置などの
発光装置に用いる素子基板１に微細なコンタクトホールを製造する手順を示した断面図で
ある。
【００２１】
図１（ａ）は、素子基板１の一部の断面図であり、ガラス基板２の上には、エッチング
などによってパターン形成された、下地層３、第１配線層４、下地層としての第１絶縁層
５が積層形成されている。
【００２２】
ガラス基板２と第１配線層４との間に構成された下地層３は、第１配線層４を成膜する
前に形成された層である。下地層３は、本実施形態ではガラス基板２上に成膜されたポリ
シリコン層６と、そのポリシリコン層６上に成膜された下側絶縁層７からなるが、下地層
３の構成はこれに限定されるものではない。
【００２３】
下地層３（下側絶縁層７）の上面には、第１配線層４が成膜されている。第１配線層４
は、アルミニウム系などの低電気抵抗の金属材料からなり電極や配線となる。第１配線層
４は、スパッタリング法などによる成膜後に、レジスト塗布パターニング、エッチング、
レジスト剥離などの工程からなるパターニングにより、所定のパターンが形成される。そ
して、パターン形成された第１配線層４は、不要な箇所が除去され、その除去された箇所
を第１配線除去部４ａとしている。
【００２４】
次に、第１配線除去部４ａを有する第１配線層４の上面には、配線層間を絶縁するため
のシリコン酸化膜等の第１絶縁層５が成膜される。第１絶縁層５は、第１配線層４の上面
及び第１配線除去部４ａの内部（下側絶縁層７の上面）にスパッタリング法やＣＶＤ法（
Chemical Vapor Deposition）などにより形成されている。成膜された第１絶縁層５は、
エッチングによるパターニングによって、図１（ａ）に示すように、第１絶縁層５が除去
された略円筒形の凹部としての第１絶縁狭除去部５ａ、及び第１絶縁広除去部５ｂを有す
るような所定のパターンが形成される。ここで、第１絶縁広除去部５ｂは、第１絶縁狭除
去部５ａより除去部分が広い面積のものをいう。
【００２５】
第１絶縁層５にパターン（第１絶縁狭除去部５ａ及び第１絶縁広除去部５ｂ）を形成し
た後、図１（ｂ）に示すように、第１絶縁層５の上面方向Ｓ１からスパッタリング法にて
第１導電層としての第２配線層８を成膜する。第２配線層８は、アルミニウム系などの低
電気抵抗の金属材料からなり電極や配線となる。
【００２６】
スパッタリング法による成膜は、一般的に凹部の成膜に時間を要し、しかも、上面から
見た凹部の成膜材料の入り口の面積が小さければ小さいほど時間を要すため、導電凹部と
しての第２配線狭凹部８ａの膜厚Ｔ８ａが他よりも薄くなる。
【００２７】
次に、パターン形成された第２配線層８には、図１（ｃ）に示すように、上面方向Ｓ２
からスパッタリング法にて、絶縁層としての第２絶縁層９を成膜する。第２絶縁層９は、
第２配線層８の上面に配線層間を絶縁するためのシリコン酸化膜等にて形成されている。
このスパッタリング法による第２絶縁層９の成膜は、所定の膜厚の２倍程度になるまで成
膜をすると良い。
【００２８】
スパッタリング法による成膜方法は、一般に凹部の深さが深くなるほど、又、凹部の入
り口部分が狭くなるほど、凹部内部の成膜に時間がかかる。そこで、第２絶縁層９を成膜
する前に、第２配線層８のコンタクトホールを形成する予定の箇所に、所定のサイズの第
２配線狭凹部８ａを形成しておけば、第２絶縁層９の平面部の膜厚Ｔ９及び膜厚Ｔ９より
薄い絶縁凹部としての第２絶縁狭凹部９ａの底部の膜厚Ｔ９ａを、それぞれ目的の厚みと
することができる。
【００２９】
具体的には、第２絶縁層９の平面部の膜厚Ｔ９を６００ナノメートル、第２絶縁層の第
２絶縁狭凹部９ａの底部の膜厚Ｔ９ａを２００ナノメートルにするためには、図３に示す
ように、第２配線層８の第２配線狭凹部８ａは、直径Ｗが１．６マイクロメートル、深さ
Ｄが８００ナノメートルであればよい。つまり、第２絶縁層９の平面部の膜厚Ｔ９、及び
第２絶縁狭凹部９ａの底部の膜厚Ｔ９ａの比を３対１にしたい場合は、第２配線層８に直
径Ｗと深さＤの比が２対１の第２配線狭凹部８ａを形成すればよいことが分かっている。
しかし、これに限定されるものではない。
【００３０】
そこで、本実施形態では、第２配線層８に、直径Ｗと深さＤの比が２対１の第２配線狭
凹部８ａが形成されるように、第１絶縁層５に第１絶縁狭除去部５ａを形成するようにパ
ターンニングをしている。ここで、さらに好適な第２配線狭凹部８ａを第２配線層８に形
成するには、第１絶縁層５及び、第２配線層８の膜厚を調整すると良い。
【００３１】
尚、第２絶縁層９を成膜すると、成膜材料の入り口が広く開いている第２絶縁広凹部９
ｂの底部には、第２配線層８の上面に成膜された第２絶縁層９と同程度の膜厚Ｔ９が成膜
される。
【００３２】
次に、第２絶縁層９の上面方向Ｅ１から第２絶縁層９の全面に異方性エッチングを行う
。異方性エッチングを行うと、図２（ａ）に示すように、第２絶縁層９のエッチング対象
である上面が均一に除去されていき、まず膜厚が薄い第２絶縁狭凹部９ａが、他の箇所の
第２絶縁層９よりも先に除去される。そこで、第２絶縁狭凹部９ａの第２絶縁層９がすべ
て除去されたときに、第２絶縁層９の異方性エッチングを停止する。その結果、第２絶縁
狭凹部９ａの底部だけ第２絶縁層９が除去され、その他の部分には第２絶縁層９が除去さ
れずに残る。
【００３３】
第２絶縁層９を異方性エッチングした後、図２（ｂ）に示すように、第２絶縁層９の上
面方向Ｓ３からスパッタリング法にて第２導電層としての第３配線層１０を成膜する。第
３配線層１０は、アルミニウム系などの低電気抵抗の金属材料からなり、電極や配線とな
る。第３配線層１０は、そのほとんどは第２絶縁層９上に成膜されるが、エッチングによ
って第２配線層８が露出している第２絶縁狭凹部９ａの底部の第２配線層８上に成膜され
る。即ち、第２配線層８と第３配線層１０を電気的に接続するコンタクトホールが形成さ
れる。
【００３４】
本実施形態によれば以下のような効果を得ることができる。
（１）本実施形態によれば、第２配線層８と第３配線層１０を電気的に接続するコンタ
クトホールを形成する際に、第２配線狭凹部８ａ及び第２絶縁狭凹部９ａを形成するとと
もに、異方性エッチングを行うだけで済み、レジスト塗布パターニング、剥離の工程とい
った多くの工程を省くことができる。その結果、微細なコンタクトホールを形成する際の
工程数の低減、及び製造時間の短縮を図ることができる。
【００３５】
（２）本実施形態によれば、第２配線層８と第３配線層１０を電気的に接続するコンタ
クトホールを形成する際に、異方性エッチングを行うだけで良く、レジスト塗布パターニ
ング、剥離の工程を削除できる。従って、レジスト塗布パターニング用のマスクの微細な
位置あわせなどをする工程を省略することができ、マスク位置あわせの誤差による微細加
工の困難さを軽減することができる。その結果、コンタクトホール形成の精度が上がり、
歩留まりを増加させることができる。
【００３６】
（第２実施形態）
次に、本発明を有機ＥＬディスプレイ２０に具体化した第２実施形態を、図４及び図５
（ａ）〜（ｄ）に従って説明する。
【００３７】
図４は、有機ＥＬディスプレイ２０のアクティブマトリックス素子基板の一部の断面図
である。
有機ＥＬディスプレイ２０の基板２１はガラス基板よりなり、その上面（素子形成面２
１ａ）の所定の各位置に、島状のポリシリコンからなる薄膜トランジスタを形成するため
の半導体層２２が形成されている。各半導体層２２は、その中央位置にチャンネル領域２
２ｃが形成され、そのチャンネル領域２２ｃの両側にｎ型のソース領域２２ｓ、及びドレ
イン領域２２ｄを有している。そして、その半導体層２２及び素子形成面２１ａを覆うよ
うに、絶縁層２３が形成されている。この絶縁層２３は、半導体層２２のチャンネル領域
２２ｃにおいて、ゲート絶縁膜を構成している。
【００３８】
ゲート絶縁膜の上面には、金属膜からなるゲート電極２４が形成され、さらに、ゲート
電極２４及び絶縁層２３を覆うように第１絶縁層２５が備えられている。
半導体層２２のソース領域２２ｓ及びドレイン領域２２ｄに対応する位置には、エッチ
ングにより、それぞれソース領域２２ｓ及びドレイン領域２２ｄに至る略円筒形の、開口
部２５ａ及び開口部２５ｂが貫通形成されている。
【００３９】
開口部２５ａには、ソース配線２６が形成されている。ソース配線２６は、半導体層２
２のソース領域２２ｓに電気的に接続される。一方、図５（ａ）に示すように、開口部２
５ｂには、第１導電層としてのドレイン配線２７が形成されている。ドレイン配線２７は
、半導体層２２のドレイン領域２２ｄに電気的に接続されている。尚、このドレイン配線
２７には、本実施形態では、コンタクトホールを形成するために所定のサイズの略円筒形
の第１凹部２７ａが形成されている。
【００４０】
ソース配線２６、ドレイン配線２７、及び第１絶縁層２５上には、第２絶縁層２８が成
膜されている。第２絶縁層２８は、本実施形態では、スパッタリング法にてソース配線２
６、ドレイン配線２７、及び第１絶縁層２５を覆うように形成する。この時、ドレイン配
線２７においては、所定のサイズの第１凹部２７ａが形成されている。従って、図５（ｂ
）に示すように、第１凹部２７ａの底部に成膜される第２絶縁層２８の膜厚Ｔ２８ａは、
第１絶縁層２５の上部に成膜された第２絶縁層２８の膜厚Ｔ２８よりも薄く成膜される。
【００４１】
例えば、第１凹部２７ａの直径と深さの比が２対１であれば、第１絶縁層２５上の膜厚
Ｔ２８と第１凹部２７ａの底部の膜厚Ｔ２８ａの比は、３対１程度となる。
次に、成膜された第２絶縁層２８について、全面的に異方性エッチングを行う。図５（
ｃ）に示すように、このエッチングにより、第２絶縁層２８の膜厚が薄い第２凹部２８ａ
の底面の第２絶縁層２８が他の部分に先んじて、除去されてドレイン配線２７が露出する
。そのため、第２絶縁層２８を成膜するにあたって、第１絶縁層２５上の第２絶縁層２８
の膜厚Ｔ２８を、所定の厚さだけ確保する必要がある。即ち、事前にエッチング量を考慮
した膜厚に、第２絶縁層２８を成膜する必要がある。そして、エッチングは、第２凹部２
８ａ底部のドレイン配線２７が露出したら終了する。
【００４２】
第２絶縁層２８にドレイン配線２７が露出する第２凹部２８ａ（コンタクトホール）が
形成されると、第２絶縁層２８の上面には、例えば、スパッタリング法などにより酸化イ
ンジウム錫（Indium Tin Oxide：ＩＴＯ）などからなる導電性の第２導電層の画素配線層
２９を形成する。この時、画素配線層２９は、第２絶縁層２８の上部に成膜されると共に
、第２凹部２８ａでは、第２凹部２８ａの側面及び第２絶縁層２８が除去されてドレイン
配線２７が露出している底部にも成膜される。その結果、図５（ｄ）に示すように、画素
配線層２９は、ドレイン配線２７と電気的に接続され、コンタクトホール接続が形成され
る。その後、エッチングにてパターニングすることにより、画素配線層２９に、画素電極
２９ｂが形成される。
【００４３】
次に、画素電極２９ｂを除く画素配線層２９及び第２絶縁層２８の上面に、第１隔壁３
０を成膜する。尚、画素配線層２９を成膜した場合において、図５（ｄ）に示すように、
略円筒形の第３凹部２９ａが形成された場合には、第１隔壁３０を成膜するときなどにそ
の孔を埋めると良い。
【００４４】
第１隔壁３０上であって画素電極２９ｂを除く部分には、画素配線層２９を囲むように
撥液性のある第２隔壁３１が形成される。そして、第２隔壁３１に囲まれた画素電極２９
ｂの上面には、正孔輸送層３２、発光層３３を積層することによって、有機ＥＬ素子を形
成する。
【００４５】
そして、第２隔壁３１及び有機ＥＬ素子の発光層３３の全面に、陰極３４を成膜して有
機ＥＬディスプレイ２０が形成される。
本実施形態によれば、以下のような効果を得ることができる。
【００４６】
（１）本実施形態によれば、ドレイン配線２７と画素電極２９ｂを電気的に接続するコ
ンタクトホールを形成する際に、開口部２５ｂ及び第１凹部２７ａを形成するとともに、
異方性エッチングを行うだけで済み、レジスト塗布パターニング、剥離の工程といった多
くの工程を削除することができる。その結果、微細なコンタクトホールを形成する際の工
程数の低減、及び工程時間の短縮を図ることができる。
【００４７】
（２）本実施形態によれば、ドレイン配線２７と画素配線層２９を電気的に接続するコ
ンタクトホールを形成する際に、異方性エッチングを行うだけで良く、レジスト塗布パタ
ーニング、剥離の工程を省略できる。従って、レジスト塗布パターニング用のマスクの微
細な位置あわせなどをする工程を省くことができ、マスクの位置あわせの誤差による微細
加工の困難さを軽減することができる。その結果、微細なコンタクトホール形成の精度が
上がり、有機ＥＬディスプレイ２０の歩留まりを増加させることができる。
【００４８】
尚、上記実施形態は以下のように変更してもよい。
・第１実施形態によれば、第１絶縁層５にコンタクトホールを形成するための第２配線
狭凹部８ａを形成した。しかしこれに限らず、微細なコンタクトホールは、どの層の間に
設けてもかまわない。即ち、多数の層を備える発光装置の製造にも用いることができる。
【００４９】
・第１実施形態によれば、第２絶縁層９を挟んで隣接した第２配線層８と、第３配線層
１０を電気的に接続するコンタクトホールを形成した。しかしこれに限らず、コンタクト
ホールを形成する層と層の間は、他の複数の層を挟んでいてもかまわない。
【００５０】
・第１実施形態及び第２実施形態によれば、発光装置にコンタクトホールを形成する実
施例を説明した。しかしこれに限らず、本発明は他の電気光学装置にコンタクトホールを
形成する場合にも使用することができる。
【００５１】
・第１実施形態によれば、第１絶縁狭除去部５ａ、第２配線狭凹部８ａ、第２絶縁狭凹
部９ａのそれぞれは略円筒形であった。又、第２実施形態によれば、開口部２５ｂ、第１
凹部２７ａ、第２凹部２８ａ、及び第３凹部２９ａのそれぞれは略円筒形であった。しか
しこれに限らず、第１絶縁狭除去部５ａ、各凹部８ａ，９ａ，２７ａ，２８ａ，２９ａ、
及び開口部２５ｂは、スパッタリング法で成膜したときに、凹部の絶縁膜厚が、凹部以外
の部分よりも薄く成膜されるような形状であれば、略角柱形など、どのような形状であっ
ても良い。そうすれば、凹部等の形状にこだわらずにエッチングのみで微細なコンタクト
ホールを形成することができる。
【００５２】
・第１実施形態によれば、第１絶縁層５に第１絶縁狭除去部５ａを設け、第２配線層８
に第２配線狭凹部８ａを形成した。そして、第２配線狭凹部８ａに、第２絶縁層９を成膜
した後エッチングし、さらに第３配線層１０を成膜することでコンタクトホールを形成し
た。しかしこれに限らず、図６に示すように、第２配線狭凹部８ａを第２配線層８に形成
するために、第１配線層４を利用してもよい。
【００５３】
詳しくは、素子基板１１の第１配線層４をエッチングする際、後工程で形成されるコン
タクトホールの形成領域を囲む略円筒形の部分を、凹部作成用壁１２として残す。そして
、凹部作成用壁１２上に、第１絶縁層５を成膜して第１絶縁狭凹部５ｃを形成し、さらに
その上に第２配線層８を成膜して、第２配線狭凹部８ａを形成してもよい。そうすれば、
膜のパターンニングの都合に合わせて、微細なコンタクトホールを形成することができる
。
【図面の簡単な説明】
【００５４】
【図１】（ａ）（ｂ）（ｃ）、第１実施形態により微細なコンタクトホールを製造する手順を説明する断面図。
【図２】（ａ）（ｂ）、第１実施形態により微細なコンタクトホールを製造する手順を説明する断面図。
【図３】第１実施形態におけるコンタクトホールを製造するための説明断面図。
【図４】第２実施形態により製造したコンタクトホールを有する有機ＥＬディスプレイの断面図。
【図５】（ａ）〜（ｄ）、第２実施形態によりコンタクトホールを製造する手順を説明する断面図。
【図６】微細なコンタクトホールを製造する別例の断面図。
【符号の説明】
【００５５】
１…素子基板、２…ガラス基板、３…下地層、４…第１配線層、５…第１絶縁層、６…ポ
リシリコン層、７…下側絶縁層、８…第２配線層、９…第２絶縁層、１０…第３配線層、
１１…素子基板、１２…凹部作成用壁、２０…有機ＥＬディスプレイ、２１…基板、２２
…半導体層、２３…絶縁層、２４…ゲート電極、２５…第１絶縁層、２６…ソース配線、
２７…ドレイン配線、２８…第２絶縁層、２９…画素配線層、３０…第１隔壁、３１…第
２隔壁、３２…正孔輸送層、３３…発光層、３４…陰極。
【図１】
2008096876.tif 000003
【図２】
2008096876.tif 000004
【図３】
2008096876.tif 000005
【図４】
2008096876.tif 000006
【図５】
2008096876.tif 000007
【図６】
2008096876.tif 000008