(57)【要約】【課題】製造バラツキ又は温度変化等による特性変化を補償するとともに、広い入力レンジを確保すること。【解決手段】異なる電圧電流変換ゲインＧｍ１，Ｇｍ２を有するトランスコンダクタンス回路１２，１４を備え、選択した１のトランスコンダクタンス回路１２，１４により電圧電流変換を行い、入力電圧を電流に変換する電圧電流変換部１０と、トランスコンダクタンス回路１２，１４に供給されるバイアス電流Ｉｂ−Ｉｃｏｎｔを制御し、電圧電流変換ゲインＧｍ１，Ｇｍ２を一定値に制御する補正回路部３０と、バイアス電流Ｉｂ−Ｉｃｏｎｔと所定の基準電流Ｉｒｅｆとを比較する電流コンパレータ５６と、比較の結果に基づいて、電圧電流変換を行うトランスコンダクタンス回路１２，１４を電圧電流変換ゲインＧｍ１，Ｇｍ２が異なる他のトランスコンダクタンス回路１２，１４へ切換えるスイッチ回路２２と、を備える。【選択図】図６
2008219116.tif 000002
【特許請求の範囲】
【請求項１】
異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の前記電圧電流変換回路により電圧電流変換を行い、入力電圧を電流に変換する電圧電流変換部と、
前記電圧電流変換回路に供給されるバイアス電流を制御し、前記電圧電流変換ゲインを一定値に制御する補正回路部と、
前記バイアス電流と所定の基準電流とを比較する比較部と、
前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、
を備えることを特徴とする、ゲイン補正回路。
【請求項２】
前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、
前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えることを特徴とする、請求項１に記載のゲイン補正回路。
【請求項３】
前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、
前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うことを特徴とする、請求項２に記載のゲイン補正回路。
【請求項４】
前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたことを特徴とする、請求項１に記載のゲイン補正回路。
【請求項５】
前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されることを特徴とする、請求項１に記載のゲイン補正回路。
【請求項６】
外部から入力される入力デジタル信号の位相を検出する位相検出部と、
容量素子を有し、駆動電流に応じて前記容量素子の一端に生成される入力電圧を電流に変換して出力するループフィルタ部と、
前記位相検出部から出力された位相検出結果を示す信号に基づいて前記駆動電流を生成し、前記ループフィルタ部を駆動する駆動部と、
前記ループフィルタ部から出力された電流信号に基づき、前記入力デジタル信号の位相に同期する発振信号を出力する発振部と、を備え、
前記ループフィルタ部は、
異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により前記容量素子の一端に生成される前記入力電圧を電流に変換する電圧電流変換部と、
選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、
前記バイアス電流と所定の基準電流とを比較する比較部と、
前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、
を備えることを特徴とする、位相同期回路。
【請求項７】
前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、
前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えることを特徴とする、請求項６に記載の位相同期回路。
【請求項８】
前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、
前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うことを特徴とする、請求項７に記載の位相同期回路。
【請求項９】
前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたことを特徴とする、請求項６に記載の位相同期回路。
【請求項１０】
前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されることを特徴とする、請求項６に記載の位相同期回路。
【請求項１１】
入力電圧を電流に変換する電圧電流変換器と容量素子とを備え、前記電圧電流変換器の電圧電流変換ゲインと前記容量素子の容量値で表される伝達関数で規定されるフィルタ回路であって、
前記電圧電流変換器は、
異なる前記電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により入力電圧を電流に変換する電圧電流変換部と、
選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、
前記バイアス電流と所定の基準電流とを比較する比較部と、
前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、
を備えることを特徴とする、フィルタ回路。
【請求項１２】
前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、
前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えることを特徴とする、請求項１１に記載のフィルタ回路。
【請求項１３】
前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、
前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うことを特徴とする、請求項１２に記載のフィルタ回路。
【請求項１４】
前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたことを特徴とする、請求項１１に記載のフィルタ回路。
【請求項１５】
前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されることを特徴とする、請求項１１に記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲイン補正回路、位相同期回路及びフィルタ回路に関する。
【背景技術】
【０００２】
従来、電圧を電流に変換する電圧電流変換回路（トランスコンダクタンス回路）として、例えば非特許文献１に記載されている回路が知られている。図２１は、非特許文献１に記載されたトランスコンダクタンス回路を模式的に示す図である。このトランスコンダクタンス回路は、バイアス電流Ｉｂを流す電流源を備え、入力電圧Ｖｉｎｐ，Ｖｉｎｎを受けて電流Ｉｏｕｔを出力するものである。
【０００３】
トランスコンダクタンス回路により電圧を電流に変換する場合、広い入力レンジで電圧電流変換ゲイン（トランスコンダクタンス）Ｇｍが一定であることが望ましい。しかし、図２１のトランスコンダクタンス回路において、回路全体の電圧電流変換ゲインＧｍは、トランジスタの製造誤差、温度変化による特性バラツキ等によって影響を受ける。具体的には、トランジスタＭ１〜Ｍ６のゲート幅、ゲート長、ゲート酸化膜の膜厚ＣＯＸなどの寸法誤差によって、Ｇｍの値は変動する。また、温度変化によりキャリアの移動度が変化すると、やはりＧｍの値は変動してしまう。
【０００４】
非特許文献２には、製造バラツキ、温度変化に起因するトランスコンダクタンスＧｍのバラツキを補償する技術が記載されている。図２２は、非特許文献２に記載された回路を模式的に示す図である。図２２は、レプリカのトランスコンダクタンス回路９００を用いた補償技術であり、Ｖ／Ｉ変換回路９１０のゲインをＡ、トランスコンダクタンス回路９００の電圧電流変換ゲインをＧｍ、外部抵抗をＲｅｘｔ、トランスコンダクタンス回路９００とＶ／Ｉ変換回路９１０の非反転入力に入力する電圧をＶＢ、トランスコンダクタンス回路９００のバイアス電流となるＶ／Ｉ変換回路９１０の出力電流をＩｂとすれば、次の式が成り立つ。
【０００５】
【数１】
2008219116.tif 000003
【０００６】
Ｖ／Ｉ変換回路９１０のゲインＡが非常に大きい場合、(１)式は以下の(２)式のように変形することができる。
【０００７】
【数２】
2008219116.tif 000004
【０００８】
このように、図２２の回路では、Ｇｍの値が外部抵抗Ｒｅｘｔの逆数（＝１／Ｒｅｘｔ）に常に一致するようにＩｂが制御される。従って、温度、製造バラツキによる影響を抑えて、Ｇｍを一定値にすることが可能となる。
【０００９】
【非特許文献１】FRANCOISKRUMENACHER AND NORBERT JOEHL “A 4-MHz CMOSContinuous-Time Filter with On-Chip Automatic Tuning”IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 23,NO. 3, JUNE 1988, p750-758
【非特許文献２】David Johns AND Ken Martin“Analog Integrated Circuit Design”John Wiley & Sons Inc, November 15, 1996;p629〜  ISBN-13: 978-0471144489
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の技術では、Ｇｍの値が一定となる入力レンジは限られており、温度変化によって入力レンジが減少するという問題が発生する。例えば、動作環境が高温になってトランジスタの能力が低下した場合、製造時にトランジスタの能力が設計値よりも低下するようにばらついた場合には、Ｇｍの値は、常温でトランジスタが設計通りに形成された時の規定値より小さくなる。このため、図２２の補償技術では、バイアス電流Ｉｂを増加させるように制御が行われる。Ｉｂを増加させた場合に問題となるのが図２１の電流源を構成するトランジスタのオーバードライブ電圧が高くなってしまうことで、トランスコンダクタンス回路の入力電圧低下時に有効入力レンジを狭めてしまうという問題が発生する。
【００１１】
一方、動作環境が低温になり、製造誤差によりトランジスタの能力が設計値よりも高くなるようにばらついた場合、常温の設計値よりも高くなったＧｍの値を下げるようにＶｃｏｎｔは低くなりＩｂを減少させる。このとき、トランスコンダクタンス回路の最大出力電流がＩｂに依存するため、Ｇｍの値を一定に保てたとしても、Ｉｂが減少することによって、入力レンジは減少してしまう。
【００１２】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、製造バラツキ、または温度変化等による特性変化を補償するとともに、広い入力レンジを確保することが可能な、新規かつ改良されたゲイン補正回路と、このゲイン補正回路を備えた位相同期回路及びフィルタ回路を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明のある観点によれば、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の前記電圧電流変換回路により電圧電流変換を行い、入力電圧を電流に変換する電圧電流変換部と、前記電圧電流変換回路に供給されるバイアス電流を制御し、前記電圧電流変換ゲインを一定値に制御する補正回路部と、前記バイアス電流と所定の基準電流とを比較する比較部と、前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、を備えるゲイン補正回路が提供される。
【００１４】
上記構成によれば、電圧電流変換部は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により電圧電流変換が行われ、入力電圧が電流に変換される。補正回路部は、電圧電流変換回路に供給されるバイアス電流を制御し、電圧電流変換ゲインが一定値に制御される。そして、比較部によりバイアス電流と所定の基準電流とが比較され、比較の結果に基づいて、電圧電流変換を行う電圧電流変換回路が電圧電流変換ゲインの異なる他の電圧電流変換回路へ切換えられる。従って、最適な電圧電流変換ゲインを有する電圧電流変換回路により電圧電流変換を行うことが可能となり、電圧電流変換ゲインを一定値に制御するためのバイアス電流の調整量を最小限に抑えることが可能となる。従って、入力電圧の入力レンジが減少してしまうことを抑止できる。
【００１５】
また、前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えるものあっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御する際に、バイアス電流が大きく低下させる制御が不要となり、入力レンジの減少を抑えることが可能となる。
【００１６】
また、前記比較部は、前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うものであっても良い。かかる構成によれば、電圧電流変換回路を切換えた後、再度電圧電流ゲインの異なる他の電圧電流回路への切換えが行われることを回避でき、回路動作を安定させることができる。
【００１７】
また、前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたものであってもあってもよいので良い。かかる構成によれば、入力電圧の入力レンジに基づいて基準電流の値が定められるため、電圧電流変換回路を切換えた後、電圧電流変換ゲインを一定値に制御する際に入力電圧の入力レンジが減少してしまうことを確実に抑止することが可能となる。
【００１８】
また、前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されるものであっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御するためにバイアス電流を増加させる場合に、電流源を構成する第１及び第２導電型のトランジスタを常に飽和領域で動作させることが可能となる。従って、電流源を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることができる。
【００１９】
上記課題を解決するために、本発明の他の観点によれば、外部から入力される入力デジタル信号の位相を検出する位相検出部と、容量素子を有し、駆動電流に応じて前記容量素子の一端に生成される入力電圧を電流に変換して出力するループフィルタ部と、前記位相検出部から出力された位相検出結果を示す信号に基づいて前記駆動電流を生成し、前記ループフィルタ部を駆動する駆動部と、前記ループフィルタ部から出力された電流信号に基づき、前記入力デジタル信号の位相に同期する発振信号を出力する発振部と、を備え、
前記ループフィルタ部は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により前記容量素子の一端に生成される前記入力電圧を電流に変換する電圧電流変換部と、選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、前記バイアス電流と所定の基準電流とを比較する比較部と、前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、を備える位相同期回路が提供される。
【００２０】
上記構成によれば、ループフィルタ部から出力された電流信号に基づいて入力デジタル信号の位相に同期する発振信号を出力する位相同期回路のループフィルタ部において、電圧電流変換部は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により電圧電流変換が行われ、入力電圧が電流に変換される。補正回路部は、電圧電流変換回路に供給されるバイアス電流を制御し、電圧電流変換ゲインが一定値に制御される。そして、比較部によりバイアス電流と所定の基準電流とが比較され、比較の結果に基づいて、電圧電流変換を行う電圧電流変換回路が電圧電流変換ゲインの異なる他の電圧電流変換回路へ切換えられる。従って、最適な電圧電流変換ゲインを有する電圧電流変換回路により電圧電流変換を行うことが可能となり、電圧電流変換ゲインを一定値に制御するためのバイアス電流の調整量を最小限に抑えることが可能となる。従って、位相同期回路のループフィルタ部の電圧電流変換回路への入力電圧の入力レンジが減少してしまうことを抑止できる。
【００２１】
また、前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えるものあっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御する際に、バイアス電流が大きく低下させる制御が不要となり、入力レンジの減少を抑えることが可能となる。
【００２２】
また、前記比較部は、前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うものであっても良い。かかる構成によれば、電圧電流変換回路を切換えた後、再度電圧電流ゲインの異なる他の電圧電流回路への切換えが行われることを回避でき、回路動作を安定させることができる。
【００２３】
また、前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたものであってもあってもよいので良い。かかる構成によれば、入力電圧の入力レンジに基づいて基準電流の値が定められるため、電圧電流変換回路を切換えた後、電圧電流変換ゲインを一定値に制御する際に入力電圧の入力レンジが減少してしまうことを確実に抑止することが可能となる。
【００２４】
また、前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されるものであっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御するためにバイアス電流を増加させる場合に、電流源を構成する第１及び第２導電型のトランジスタを常に飽和領域で動作させることが可能となる。従って、電流源を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることができる。
【００２５】
上記課題を解決するために、本発明の他の観点によれば、入力電圧を電流に変換する電圧電流変換器と容量素子とを備え、前記電圧電流変換器の電圧電流変換ゲインと前記容量素子の容量値で表される伝達関数で規定されるフィルタ回路であって、前記電圧電流変換器は、異なる前記電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により入力電圧を電流に変換する電圧電流変換部と、選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、前記バイアス電流と所定の基準電流とを比較する比較部と、前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、を備えるフィルタ回路が提供される。
【００２６】
上記構成によれば、電圧電流変換器の電圧電流変換ゲインと容量素子の容量値で表される伝達関数で規定されるフィルタ回路において、電圧電流変換器は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により電圧電流変換が行われ、入力電圧が電流に変換される。補正回路部は、電圧電流変換回路に供給されるバイアス電流を制御し、電圧電流変換ゲインが一定値に制御される。そして、比較部によりバイアス電流と所定の基準電流とが比較され、比較の結果に基づいて、電圧電流変換を行う電圧電流変換回路が電圧電流変換ゲインの異なる他の電圧電流変換回路へ切換えられる。従って、最適な電圧電流変換ゲインを有する電圧電流変換回路により電圧電流変換を行うことが可能となり、電圧電流変換ゲインを一定値に制御するためのバイアス電流の調整量を最小限に抑えることが可能となる。従って、フィルタ回路の電圧電流変換器への入力電圧の入力レンジが減少してしまうことを抑止できる。
【００２７】
また、前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えるものあっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御する際に、バイアス電流が大きく低下させる制御が不要となり、入力レンジの減少を抑えることが可能となる。
【００２８】
また、前記比較部は、前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うものであっても良い。かかる構成によれば、電圧電流変換回路を切換えた後、再度電圧電流ゲインの異なる他の電圧電流回路への切換えが行われることを回避でき、回路動作を安定させることができる。
【００２９】
また、前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたものであってもあってもよいので良い。かかる構成によれば、入力電圧の入力レンジに基づいて基準電流の値が定められるため、電圧電流変換回路を切換えた後、電圧電流変換ゲインを一定値に制御する際に入力電圧の入力レンジが減少してしまうことを確実に抑止することが可能となる。
【００３０】
また、前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されるものであっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御するためにバイアス電流を増加させる場合に、電流源を構成する第１及び第２導電型のトランジスタを常に飽和領域で動作させることが可能となる。従って、電流源を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることができる。
【発明の効果】
【００３１】
本発明によれば、製造バラツキ、または温度変化等による特性変化を補償するとともに、広い入力レンジを確保することが可能な、新規かつ改良されたゲイン補正回路と、このゲイン補正回路を備えた位相同期回路及びフィルタ回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００３２】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３３】
（第１の実施形態）
［光ディスク装置の主要構成］
先ず、図１に基づいて、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る光ディスク装置１００の構成を示す模式図である。本実施形態の光ディスク装置１００は、光ディスク２００に付加情報を記録し、また、光ディスク２００に記録されている情報を読み取るためのレーザ光源を具備した光ピックアップ３００を備える。
【００３４】
光ディスク２００としては、ＣＤ（コンパクトディスク）やＣＤ-ＲＯＭ（Read Only Memory）などのいわゆる再生専用の光ディスクのほか、たとえばＣＤ-Ｒ（Recordable）のような追記型光ディスクや、ＣＤ-ＲＷ（Rewritable ）のような書き換え可能型光ディスクが用いられる。また、ＣＤ系の光ディスクに限らず、ＭＯ（光磁気ディスク）であってもよいし、通常のＤＶＤ（Digital Video またはVersatile Disk）や、ブルーレイ（Blu-ray ）あるいはＨＤ-ＤＶＤ（High Definition DVD ）などの次世代ＤＶＤといったＤＶＤ系の光ディスクであってもよい。また、現行のＣＤフォーマットを踏襲しながら、記録密度を現行フォーマットの約２倍とした、いわゆる２倍密度のＣＤ（ＤＤＣＤ；ＤＤ＝Double Density）やＣＤ-ＲあるいはＣＤ-ＲＷであってもよい。
【００３５】
光ディスク装置１００は、音楽などの再生すべき情報が記録された光ディスク２００を回転させるスピンドルモータ１５０を備える。光ピックアップ３００は、公知の半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、およびポジションセンサなどを内蔵しており、光ディスク２００の記録面にレーザ光を照射し、また反射光を受光して電気信号に変換するように構成されている。光ピックアップ３００の半導体レーザは、レーザドライバ（不図示）により駆動され、このレーザドライバの駆動によって、データ再生時には所定の再生パワーの光ビームを出射し、情報の記録時には所定の記録パワーの光ビームを出射する。
【００３６】
また、光ディスク装置１００は、記録・再生系として、光ピックアップ３００を介して情報を記録する情報記録部および光ディスク２００に記録されている情報を再生する情報再生部の一例である記録・再生信号処理部４００を備える。
【００３７】
また、光ディスク装置１００は、制御部６００を備えている。制御部６００は、スピンドルモータ１５０を駆動するためのスピンドルモータ制御部６１０と、光ピックアップ３００の光ディスク１００に対する位置を制御するピックアップ制御部６２０とを備える。
【００３８】
また、光ディスク装置１００は、コントローラ系として、制御部６００または記録・再生信号処理部４００の動作を制御するコントローラ６５０と、光ディスク装置１００を利用した各種の情報処理を行なう情報処理装置の一例であるパーソナルコンピュータ７５０との間のインタフェース（接続）機能をなすインタフェース部７００とを備える。
【００３９】
このような構成の光ディスク装置１００においては、再生処理時には、光ディスク２００から光ピックアップ３００で読み出された光信号が光ピックアップ３００に内蔵された受光素子で電気信号に変換され、その電気信号が、スピンドルモータ１５０や光ピックアップ３００の制御を行なう制御部６００と、データの記録・再生を行なう記録・再生信号処理部４００とに送られる。
【００４０】
スピンドルモータ制御部６１０およびピックアップ制御部６２０は、コントローラ６５０の制御の元で、この電気信号を元にしてスピンドルモータ１５０の回転数や、光ピックアップ３００のフォーカシングおよびトラッキングを調整する。
【００４１】
これとともに、記録・再生信号処理部４００では、取得したアナログの電気信号をデジタルデータに変換し復号化を行ない、パーソナルコンピュータ７５０、ＤＶＤプレーヤなどの光ディスク装置１００を利用する装置本体に渡す。パーソナルコンピュータ７５０などの装置では、復号化されたデータに基づき、画像・音声データとして再生する。また、光ディスク２００へデータを記録する場合は、再生時とは逆にデータの符号化をして、電気信号を光信号に変換して光ディスク２００に記録する。
【００４２】
また、光ディスク２００へデータを記録する記録処理時には、スピンドルモータ制御部６１０およびピックアップ制御部６２０は、コントローラ６５０の制御の元で、一定速度で光ディスク２００を回転させる。これとともに、記録・再生信号処理部４００では、再生とは逆に、データを符号化して光ピックアップ３００に内蔵のレーザダイオードなどに供給することで、電気信号を光信号へ変換して、光ディスク２００に情報を記録する。
【００４３】
［記録・信号処理部の構成］
図２は、記録・再生信号処理部４００の構成を示す模式図である。記録・再生信号処理部４００は、ＲＦアンプ４０２、イコライザー４０４、Ａ／Ｄ変換器４０６、ＤＳＰ(Digital Signal Processor)４０８、ＰＬＬ(Phase Locked Loop；位相同期回路)５００、書き込みストラテジー４１０、レーザダイオードドライバ４１２、を有して構成されている。ＲＦアンプ４０２は、光ピックアップ３００で検出された微小なＲＦ（高周波）信号を所定レベルに増幅する。イコライザー４０４は、ＲＦアンプ４０２から出力された信号の波形整形等を行う。Ａ／Ｄ変換器４０６はイコライザー４０４の出力をデジタル信号に変換し、そのデジタル信号はＤＳＰ（Digital Signal Processor）４０８においてデータの復合化が行われる。また、書き込みストラテジー４１０は、光ディスク２００の材質と記録速度に応じて光出力パワーをマルチパルス変調する。レーザダイオードドライバ４１２は、光ピックアップ３００内にあるレーザ光源から発せられるレーザ光の光出力（光強度、光出力パワー）を一定値に保持するためのＡＰＣ（Auto Power Control）制御回路を備えるものである。
【００４４】
図３は、記録・再生信号処理部４００内のＰＬＬ５００の構成を示す模式図である。ＰＬＬ５００は、Ａ／Ｄ変換器４０６で使用されるクロックを生成する機能を有し、データ信号に同期（ロック）してクロック信号を生成することから、データリカバリＰＬＬと呼ばれる。ＰＬＬ５００は、再生したクロック信号をＡＤクロック（サンプリングクロック）CKadとしてＡ／Ｄ変換器４０６へ供給したり、その他の機能部に供給したりする。Ａ／Ｄ変換器４０６は、このＡＤクロックCKadに基づいてアナログ信号をデジタルデータに変換する。
【００４５】
ＰＬＬ５００の性能としては、低ジッタ、アクイジション時間の短縮が求められ、このためには帯域を広帯域にする必要があるが、上述したように光ディスク２００の規格は複数存在し、各規格毎に複数の動作モード（録画モードなど）が存在するため、各規格、各動作モードに対して帯域を設定する必要がある。光ピックアップ装置１００を各規格、各動作モードに対応させるためには、ＰＬＬ５００により、数多くの帯域のクロック生成を可能にする必要がある。
【００４６】
ＰＬＬ５００は、位相検出器（位相比較器）５１０、チャージポンプ５２０ａ，５２０ｂ、ループフィルタ５３０、ＣＣＯ(Current Controlled Oscillator)５４０、ドライバ５５０、を備えている。ループフィルタ５３０は、電圧電流変換器５３２、外部容量５３４を備えている。位相検出器５１０は、Ａ／Ｄ変換器４０６から入力されたデジタル信号の位相を検出し、その結果に応じた信号を出力する。チャージポンプ５２０ａ，５２０ｂは、位相検出器５１０から出力された信号に応じた駆動電流を入出力する。電圧電流変換器５３２は、チャージポンプ５２０ａから出力されたチャージポンプ電流に基づいて外部容量５３４の一方の端子に生成されるチャージポンプ電圧を電圧電流変換ゲイン（トランスコンダクタンス）Ｇｍに従って電流信号に変換して出力する。すなわち、チャージポンプ５２０ａは、チャージポンプ電流によってループフィルタ５３０を駆動する駆動部として機能する。そして、電圧電流変換器５３２の出力電流とチャージポンプ５２０ｂの駆動電流によりＣＣＯ５４０を発振させ、Ａ／Ｄ変換器４０６からの受信データに位相が同期したＡＤクロックCKadが取得される。
【００４７】
ＣＣＯ５４０は入力された電流に応じて発振周波数を制御するため、ループフィルタ５３０は、ＣＣＯ５４０の入力に対応するため電流出力に対応した構成とされている。ループフィルタ５３０では、チャージポンプ５２０ａから出力されたチャージポンプ電流に基づいて、外部容量５３４の一方の端子（電圧電流変換器５３２の入力）に電圧信号が生成される。外部容量５３４では充放電動作が行われるため、ループフィルタ５３０は、位相検出器５１０からの信号中の所定のカットオフ周波数以上の周波数成分を減衰させて、ＣＣＯ５４０に供給される電流を平滑化するように、少なくとも１つのカットオフ周波数を有する低域通過フィルタとして機能する。
【００４８】
ＰＬＬ５００の帯域ωnとダンピングファクタζは次のように表される。
【００４９】
【数３】
2008219116.tif 000005
【００５０】
ここで、ＫｃｃｏはＣＣＯ５４０における入力電流−発振周波数への変換ゲイン、Ｇｍは電圧電流変換器５３２の電圧-電流変換ゲイン、Ｉｒｄは直接ＣＣＯ５４０の入力に接続されるチャージポンプ５２０ｂからのチャージポンプ電流である。従って、ＰＬＬ５００では、（４）式のＩｒｄ／（Ｉｃｐ・Ｇｍ）の値を調整することで、ダンピングファクタζを一定にしたままで帯域を変えることが可能となる。これにより、ダンピングファクタζを一定にしてＰＬＬ５００を安定して動作させるとともに、ＰＬＬ５００を数多くの帯域に対応させることが可能となる。
【００５１】
［関連技術の問題点］
図２１のトランスコンダクタンス回路と図２２のレプリカ技術を応用すると、演算増幅器を使用して図４のような電圧電流変換器５３２を実現することができる。図４の回路では、ＰＬＬ５００での電圧電流変換を実際に行う電圧電流変換部１１０（図２１の回路に相当）と隣接して、電圧電流変換部１１０と構成が同一であり、同一のＧｍ値を有するレプリカのトランスコンダクタンス回路を含む補正回路部１３０（図２２の回路に相当）が設けられる。
【００５２】
補正回路部１３０では、図２２の回路と異なり、レプリカのトランスコンダクタンス回路の反転入力端子は接地されておらず、あるバイアス電圧Ｖｒｅｆが加えられている。これに伴い、補正回路部１３０は図２２の回路図とは若干相違しているが、補正回路部１３０の動作原理は図２２と同様であり、補正された後のＧｍは(２)式と同一になる。
【００５３】
そして、補正回路部１３０の演算増幅器からは、Ｇｍの値を一定値（＝１／Ｒｅｘｔ）に制御するため、電流源のトランジスタＭ４７、Ｍ４８にバイアス電流Ｉｂを流すための電圧Ｖｃｏｎｔが出力される。このため、図４の回路では、補正回路部１３０から電圧Ｖｃｏｎｔを取得して、この電圧Ｖｃｏｎｔを電圧電流変換部１１０に供給することで、電流源のトランジスタＭ５７、Ｍ５８にバイアス電流Ｉｂを流し、電圧電流変換部１１０のＧｍの値を一定値に制御する。
【００５４】
補正回路部１３０のトランジスタＭ４１とＭ４２、トランジスタＭ４３とＭ４４、トランジスタＭ４５とＭ４６、トランジスタＭ４７とM４８はそれぞれ同サイズである。また、電圧電流変換部１１０のトランジスタＭ５１とＭ５２、トランジスタＭ５３とＭ５４、トランジスタＭ５５とＭ５６、トランジスタＭ５７とＭ５８はそれぞれ同サイズである。６つのトランジスタＭ５１〜Ｍ５６も同サイズである。Ｍｎのゲート幅をＷｎ、ゲート長をＬｎ、キャリアの移動度をμｎ、ゲート酸化膜の静電容量をＣｏｘとすれば、電圧電流変換部１１０の回路全体のトランスコンダクタンスＧｍは次のように表される。
【００５５】
【数４】
2008219116.tif 000006
【００５６】
(５）式よりトランスコンダクタンス回路のＧｍの値は√Ｉｂに比例している。図４の補正回路部１３０では、トランジスタの製造ばらつきによる寸法変化や温度変化に起因してk1,k3に関係するパラメータが変化し、Ｇｍの値が規定値（＝１／Ｒｅｘｔ）より小さくなる場合は、出力電圧Ｖｃｏｎｔが上昇してＩｂの量を増加するように補正動作が行われる。また、Ｇｍの値が規定値より大きくなる場合は、出力電圧Ｖｃｏｎｔが低下してＩｂの量を減らすように補正動作が行われる。(５)式に示されるように、Ｇｍの値は√Ｉｂに比例しているため、製造ばらつき、温度変化によりＧｍの値が規定値から１／２〜２倍に変化した場合、Ｉｂの量は１／４〜４倍に変化することになる。
【００５７】
しかしながら、図４の補正動作では、Ｇｍの値が規定値より小さい場合にＶｃｏｎｔが上昇し、Ｇｍの値が規定値より大きい場合にＩｂの量を減らすため、いずれの場合においても入力レンジを大きく減少させてしまう問題がある。
【００５８】
図５は、図４の電圧電流変換部１１０のトランスコンダクタンス回路の入力レンジを示す特性図である。図５において、実線の特性は、動作環境が常温であり、トランジスタが設計通りの寸法で形成され、トランジスタの能力が設計通り(ideal)の場合の入力レンジの特性を示している。
【００５９】
このように、Ｇｍの値が一定となる入力レンジは限られており、その有効な入力レンジで回路を使用しなければならない。図３に示すＰＬＬ５００で使用している電圧電流変換器５３２の場合、有効な入力レンジから外れた電位にループフィルタ電圧が移動すると、電圧電流変換器５３２のＧｍの値は規定の値から大きくずれてしまい、帯域ωnとダンピングファクタζも規定の値から大きく外れてしまう。このため、電圧電流変換部１１０の入力レンジは可能な限り広い方が望ましい。
【００６０】
一方、図５に示す破線の特性は、動作環境が高温になり、製造時にトランジスタの能力が設計時よりも低下(slow)するようにばらついた場合の入力レンジを示している。Ｇｍの値は常温でトランジスタの寸法がばらつかない設計時の規定の値より小さくなるため、補正回路部１３０の動作により、Ｉｂを増加させるようにＶｃｏｎｔは上昇する。Ｖｃｏｎｔが上昇した場合に問題となるのが図４のトランジスタＭ５７，Ｍ５８のオーバードライブ電圧が高くなってしまうことで、電圧電流変換部１１０の有効入力レンジを狭めてしまう。特に、入力電圧Ｖｉｎの値が低下した場合は、トランジスタＭ５７のドレイン−ソース間電圧が低下し、ピンチオフ電圧以下となるため、Ｍ５７のトランジスタが飽和領域で動作しなくなり、この問題が顕著となる。
【００６１】
より詳細には、トランジスタＭ５１のゲート・ソース間電圧をＶｇｓ１、 閾値電圧をＶｔｈ１，Ｍ５７の閾値電圧をＶｔｈ７とするとＭ５１,Ｍ５７が飽和領域で動作するためには、次の式が成り立つ必要がある。
【００６２】
【数５】
2008219116.tif 000007
【００６３】
(７)式から、補正動作によりＶｃｏｎｔとＩｂが増加するとトランジスタＭ５７が飽和領域で動作できる入力電圧Ｖｉｎの下限電圧が上昇してしまうことがわかる。
【００６４】
またＩｂが増加することによって、トランスコンダクタンス回路の入力電圧Ｖｉｎが上昇した場合は、トランジスタＭ５５のドレイン電圧が下がり、有効入力レンジも狭めてしまう問題が生じる。トランジスタＭ５５のゲート・ソース間電圧をＶｇｓ５、閾値電圧をＶｔｈ５、回路の電源電圧をＶＤＤとすればトランジスタＭ５１が飽和領域で動作するためには次の式を満たす必要がある。
【００６５】
【数６】
2008219116.tif 000008
【００６６】
(９)式からも、Ｉｂが増加することによってトランジスタＭ５１が飽和領域で動作できる上限電圧は低下することがわかる。
【００６７】
また、図５の一点鎖線の特性は、動作環境が低温になり、製造時にトランジスタの能力が設計値よりも高く(fast)なるようにばらついた場合の入力レンジを示している。この場合は常温、トランジスタの寸法が設計値通りの場合よりもＧｍの値が高くなり、Ｇｍの値を下げるように補正回路部１３０が動作し、Ｖｃｏｎｔを低下させてＩｂを減少させる。Ｖｃｏｎｔが低くなるため、トランジスタＭ５７，Ｍ５８のオーバードライブ電圧も低下し動作領域は拡大する。しかし、Ｉｂが減少することによって、電圧電流変換部１１０の入力レンジは図５の一点鎖線の特性のように減少する。これはトランスコンダクタンス回路の最大出力電流がＩｂに依存するためで、電圧電流変換部１１０のトランスコンダクタンス回路は当然ながら２Ｉｂ以上電流を出力することができない。よってトランスコンダクタンス回路の出力電流範囲は−２Ｉｂ〜２Ｉｂとなる。これより以下の式が成り立つ。
【００６８】
【数７】
2008219116.tif 000009
【００６９】
(１１)式によれば、Ｇｍの値を補正回路で一定に保てたとしてもＩｂが減少すればトランスコンダクタンス回路の有効入力レンジは減少することがわかる。
【００７０】
有効入力レンジを広く確保したままＧｍの値を補正することはＰＬＬ５００にトランスコンダクタンス回路を適用した場合だけでなく、フィルタに適用した場合も非常に重要で、トランスコンダクタンス回路の能力でフィルタの特性はほぼ決定しまう。
【００７１】
［本実施形態に係る電圧電流変換器５３２の構成］
図６は、本実施形態に係る電圧電流変換器５３２の構成を詳細に示す模式図である。図６に示すように、電圧電流変換器５３２は、電圧電流変換部１０と補正回路部３０を備えている。電圧電流変換部１０には、図３のチャージポンプ５２０ａからのチャージポンプ電流に基づいて外部容量５３４の一端に生成される入力電圧信号Ｖｉｎが入力され、電流に変換されてＩｏｕｔが出力される。
【００７２】
電圧電流変換部１０は、Ｇｍの値が異なる２つのトランスコンダクタンス回路（電圧電流変換回路）１２，１４を備えている。トランスコンダクタンス回路１２，１４の構成は、図４の電圧電流変換部１１０のトランスコンダクタンス回路と同一である。トランスコンダクタンス回路１２の電圧電流変換ゲインはＧｍ１であり、トランスコンダクタンス回路１４の電圧電流変換ゲインはＧｍ２である。ここで、同一のバイアス電流が供給された場合に、Ｇｍ１＞Ｇｍ２となるように(５)式の各パラメータが調整されている。
【００７３】
電圧電流変換部１０と隣接して、電圧電流変換部１０にバイアス電流を流すための電流源１６が設けられている。電流源１６は、固定電流源１８と可変電流源２０とから構成されている。また、電圧電流変換部１０と隣接して、スイッチ回路２２が設けられている。スイッチ回路２２は、トランスコンダクタンス回路１２と電流源１６を接続するスイッチ２４、及びトランスコンダクタンス回路１４と電流源１６を接続するスイッチ２６から構成されている。
【００７４】
補正回路部３０は、電圧電流変換部１０と同様に、Ｇｍの値が異なる２つのトランスコンダクタンス回路３２，３４を備えている。トランスコンダクタンス回路３２は、電圧電流変換部１０のトランスコンダクタンス回路１２と同一に構成されている。また、トランスコンダクタンス回路３４は、電圧電流変換部１０のトランスコンダクタンス回路１４と同一に構成されている。すなわち、トランスコンダクタンス回路３２はトランスコンダクタンス回路１２のレプリカであり、その電圧電流変換ゲインはＧｍ１である。また、トランスコンダクタンス回路３４はトランスコンダクタンス回路１４のレプリカであり、その電圧電流変換ゲインはＧｍ２である。
【００７５】
補正回路部３０は、オペアンプ３５を備えている。また、補正回路部３０は固定抵抗Ｒｅｘｔを備えている。オペアンプの非反転入力端子には固定電圧ＶＢが入力され、反転入力端子にはトランスコンダクタンス回路３２、およびトランスコンダクタンス回路３４のいずれか一方の出力電流によって固定抵抗Ｒｅｘｔの一端に生成された電圧値が入力される。
【００７６】
従って、補正回路部３０によれば、図４の補正回路部１３０と同様に、トランスコンダクタンス回路３２，３４のＧｍの値を規定値（＝１／Ｒｅｘｔ）に制御するための電圧Ｖｃｏｎｔがオペアンプ３５から出力される。
【００７７】
補正回路部３０と隣接して、補正回路部３０にバイアス電流を流すための電流源３６が設けられている。電流源３６は、固定電流源３８と可変電流源４０とから構成されている。また、補正回路部３０と隣接して、スイッチ回路４２が設けられている。スイッチ回路４２は、トランスコンダクタンス回路３２と電流源３６を接続するスイッチ４４、及びトランスコンダクタンス回路３４と電流源３６を接続するスイッチ４６から構成されている。
【００７８】
また、電流源３６と隣接して、電圧電流変換部１０、及び補正回路部３０に供給されるバイアス電流をモニターする電流モニター回路５０が設けられている。電流モニター回路５０は、固定電流源５２と可変電流源５４とから構成されている。
【００７９】
固定電流源１８、固定電流源３８、及び固定電流源５２の構成は同一である。固定電流源１８，３８，５２のそれぞれには、所定の電圧ＶＡが印加され、固定電流Ｉｂが流れる。また、可変電流源２０、可変電流源４０、及び可変電流源５４の構成は同一である。可変電流源２０，４０，５４のそれぞれには、補正回路部３０のオペアンプ３５からの出力電圧Ｖｃｏｎｔが印加され、電圧Ｖｃｏｎｔに応じた可変電流Ｉｃｏｎｔが流れる。
【００８０】
トランスコンダクタンス回路１２，１４は、スイッチ回路２２を介して、固定電流源１８と可変電流源２０を接続するラインと接続されている。また、トランスコンダクタンス回路３２，３４は、スイッチ回路４２を介して固定電流源３８と可変電流源４０を接続するラインと接続されている。従って、トランスコンダクタンス回路１２，１４には、固定電流源１８及び可変電流源２０によってバイアス電流Ｉｂ−Ｉｃｏｎｔが供給される。また、トランスコンダクタンス回路３２，３４には、固定電流源３８及び可変電流源４０によって、トランスコンダクタンス回路１２，１４と同一のバイアス電流Ｉｂ−Ｉｃｏｎｔが供給される。
【００８１】
また、電圧電流変換器５３２は、電流コンパレータ５６、ＲＳラッチ回路５８、インバータ回路６０を備えている。電流コンパレータ５６の反転入力端子は、電流モニター回路５０の固定電流源５２と可変電流源５４を接続するラインに接続されている。固定電流源５２に固定電流Ｉｂが流れ、可変電流源５４に可変電流Ｉｃｏｎｔが流れると、トランスコンダクタンス回路１２，１４，３２，３４に供給されるバイアス電流と同一のバイアス電流Ｉｂ−Ｉｃｏｎｔが電流コンパレータ５６の反転入力端子に供給される。
【００８２】
また、電流コンパレータ５６の非反転入力端子には、所定の基準電流Ｉｒｅｆが入力される。従って、電流コンパレータ５６によれば、トランスコンダクタンス回路１２，１４，３２，３４に供給されるバイアス電流と同一のバイアス電流Ｉｂ−Ｉｃｏｎｔをモニタすることができ、基準電流Ｉｒｅｆとの比較の結果に応じた比較信号（“ロー(Low)”または“ハイ(High)”の信号）を出力することができる。特に、電流源１６，３６と近接して電流モニター回路５０を配置することで、トランスコンダクタンス回路１２，１４，３２，３４に供給されるバイアス電流Ｉｂ−Ｉｃｏｎｔと同一の電流値を電流コンパレータ５６によって精度良く判定することが可能である。
【００８３】
電流コンパレータ５６からの出力信号は、ＲＳラッチ回路５８に送られる。ＲＳラッチ回路５８は、電流コンパレータ５６から出力された信号を保持する回路である。ＲＳラッチ回路５８にリセット(RESET)信号が入力された場合は、ＲＳラッチ回路５８がリセットされ、ＲＳラッチ回路５８の出力が“ロー(Low)”となる。
【００８４】
インバータ回路６０は、ＲＳラッチ回路５８の出力を反転させる。図６に示すように、インバータ回路６０の出力は、トランスコンダクタンス回路１２，３２に接続されたスイッチ２４，４４に入力されており、ＲＳラッチ回路５８の出力は、トランスコンダクタンス回路１４，３４に接続されたスイッチ２６，４６に入力されている。従って、スイッチ２４とスイッチ４４は同一の動作を行い、また、スイッチ２６とスイッチ４６は同じ動作を行う。また、インバータ回路６０により、スイッチ２４，４４とスイッチ２６，４６は互いに逆の動作を行う。
【００８５】
図７は、図６の補正回路部３０及びその周辺を詳細に示す模式図である。本実施形態において、トランスコンダクタンス回路１２，１４，３２，３４のＧｍ１，Ｇｍ２は、Ｇｍ１∝（Ｉｂ）α，Ｇｍ２∝（Ｉｂ）α(αは定数)であるものとする。
【００８６】
電圧電流変換器５３２の回路動作の開始時には、ＲＳラッチ回路５８にリセット(Reset)信号が入力され、ＲＳラッチ回路５８からの出力は“ロー(Low)”に設定される。このとき、補正回路部１３０では、“ロー(Low)”の信号を受けたスイッチ４６がオフとなり、インバータ回路６０で反転されたハイの信号を受けたスイッチ４４がオンとなり、電圧電流変換ゲインの大きいトランスコンダクタンス回路３２が選択される。また、電圧電流変換部１０では、“ロー(Low)”の信号を受けたスイッチ２６がオフとなり、インバータ回路６０で反転されたハイの信号を受けたスイッチ２４がオンとなり、電圧電流変換ゲインの大きいトランスコンダクタンス回路１２が選択される。
【００８７】
回路動作が開始すると、ＲＳラッチ回路５８のリセット(Reset)信号が解除され、電流モニタ回路５０から入力されたバイアス電流Ｉｂ−Ｉｃｏｎｔと基準電流値Ｉｒｅｆの大小関係が、電流コンパレータ５６によって判定される。そして、Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆの場合は、電流コンパレータ５６の出力は“ロー(Low)”となり、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆであれば“ハイ(High)”となる。Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆのときは、電流コンパレータ５６の出力が“ロー(Low)”であるため、スイッチ４４，４６の接続状態に変化がなく、トランスコンダクタンス回路３２が引き続き選択される。一方、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆのときは、電流コンパレータ５６の出力が“ハイ(High)”であるため、スイッチ４４がオフになり、スイッチ４６がオンになる。これにより、トランスコンダクタンス回路３４が選択される。
【００８８】
このように、２つのトランスコンダクタンス回路３２，３４には、いずれか一方のみにバイアス電流Ｉｂ−Ｉｃｏｎｔが供給され、２つのトランスコンダクタンス回路３２，３４に同時にバイアス電流が供給されることはない。
【００８９】
そして、スイッチ２４とスイッチ４４は同じ動作をし、スイッチ２６とスイッチ４６は同じ動作をするため、補正回路部３０でトランスコンダクタンス回路３２からトランスコンダクタンス回路３４への切り換えが行われると、電圧電流変換部１０においてもトランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われる。
【００９０】
従って、温度変化、製造バラツキ等によるバイアス電流Ｉｂ−Ｉｃｏｎｔの変化に応じて、異なるトランスコンダクタンス値Ｇｍ1，Ｇｍ２を有する２つのトランスコンダクタンス回路１２，１４の一方を選択することが可能となる。これにより、動作環境が低温になり、製造時にトランジスタの能力が設計時よりも高くなるようにばらついた場合は、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われ、Ｇｍの値がＧｍ１よりも値の小さいＧｍ２に切り換わるため、Ｇｍの値を一定に保つためにバイアス電流Ｉｂ−Ｉｃｏｎｔを大きく減少させる制御が不要となる。従って、バイアス電流の減少により電圧電流変換部１０の入力レンジが減少してしまうことを確実に抑止することが可能となる。
【００９１】
また、固定電流源１８と可変電流源２０とから構成される電流源１６によって電圧電流変換部１０に電流を供給するため、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低下するようにばらつきが生じた場合であっても、電流源１６を構成するトランジスタのオーバードライブ電圧が高くなってしまうことを抑止できる。この点については、後で詳細に説明する。
【００９２】
トランスコンダクタンス回路１２からトランスコンダクタンス回路１４に切り換わった場合、トランスコンダクタンス値がＧｍ２となり、その値が小さくなる。一方、補正回路部３０は、Ｇｍ２を規定値（＝１／Ｒｅｘｔ）に制御するため、Ｖｃｏｎｔの値を上昇させてバイアス電流Ｉｂ−Ｉｃｏｎｔを増加させる。従って、Ｇｍ２に切り換わった後、電流モニター回路５０の出力電流がＩｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなり電流コンパレータ５６の出力は再び“ロー(Low)”に戻る。しかし、トランスコンダクタンス回路１４に切り換わった時点の電流コンパレータ５６の出力（判定結果）はＲＳラッチ回路５８で保持されているため、ＲＳラッチ回路５８にリセット(Reset)信号が入力されない限り、引き続きラッチ回路５８からの出力は“ハイ(High)”となり、引き続きトランスコンダクタンス回路１４を選択して動作させることができる。これにより、トランスコンダクタンス回路１４に切り換わった後、再度トランスコンダクタンス回路１２への切り換えが行われることが抑止される。従って、煩雑に切り換えが行われることを抑え、ＰＬＬ５００を安定して動作させることができる。
【００９３】
［トランスコンダクタンス回路の動作、Ｇｍ１，Ｇｍ２の値の設定について］
図８は、補正回路部３０の動作シーケンスを示すタイミングチャートである。ここで、図８（ａ）は高温動作時を、図８（ｂ）は低温動作時を示している。時刻ｔ０でリセット(Reset)信号が“ロー(Low)”になり、リセット信号が解除されると、補正回路部３０が動作を開始する。回路動作開始直後は電圧電流変換部１０ではトランスコンダクタンス回路１２が選択され、補正回路部３０ではトランスコンダクタンス回路３２が選択されている。
【００９４】
高温動作時には、トランジスタの能力低下を補い、Ｇｍ１の値を増加させるため、Ｖｃｏｎｔの値が上昇し、バイアス電流Ｉｂ−Ｉｃｏｎｔが増加する。従ってＩｂ−Ｉｃｏｎｔ＞Ｉｒｅｆの状態が維持され、図８（ａ）に示すように、電流コンパレータ５６の出力は“ロー(Low)”のままである。
【００９５】
低温動作時は、トランジスタの能力が高くなり、Ｇｍ１の値を低下させるため、Ｖｃｏｎｔの値が低下し、バイアス電流Ｉｂ−Ｉｃｏｎｔが減少する。そして、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなると、図８（ｂ）に示すように、電流コンパレータ５６の出力は“ハイ(High)”になり、トランスコンダクタンス回路１２，３２からトランスコンダクタンス回路１４，３４への切り換えが行われる。
【００９６】
この後、上述したようにトランスコンダクタンス回路３４に切り換わったことにより、電流モニター回路５０の出力電流が増加するため、Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなる。このため、時刻ｔ１で電流コンパレータ５６の出力は“ロー(Low)”となるが、ＲＳラッチ回路５８の出力は“ハイ(High)”のままであるため、時刻ｔ０で電流コンパレータ５６の出力が“ハイ(High)”になった後、図７に示す補正ループ６２の帯域で決まるセトリング時間(Settling Time)の間、トランスコンダクタンス回路３４に供給されるバイアス電流Ｉｂ−Ｉｃｏｎｔは増加し、一定の値にセトリングする。このため、バイアス電流Ｉｂ−Ｉｃｏｎｔが一定値となった後、電圧電流変換部１０のトランスコンダクタンス回路１４を使用するのが好適である。
【００９７】
次に、基準電流Ｉｒｅｆを決定する方法を説明する。トランスコンダクタンス回路１４に切り換わった後、トランスコンダクタンス回路１４に供給される電流量が基準電流Ｉｒｅｆと一致した場合の最大出力電流は、(１０)式、(１１)式と同様に考えれば±２Ｉｒｅｆである。従って、補正後のＧｍの値をＧｍ_ｉｄｅａｌとすると電圧電流変換部１０の入力レンジは次のように表される。
【００９８】
【数８】
2008219116.tif 000010
【００９９】
トランスコンダクタンス回路１４に必要な入力レンジを(１３)式が満たせるようにＩｒｅｆを決定する。従って、基準電流Ｉｒｅｆを最適値に設定することで、これにより、トランスコンダクタンス回路１４に供給される電流量がＩｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなることを回避でき、バイアス電流の供給不足によって入力レンジを確保できない事態が生じることを確実に抑止できる。
【０１００】
図９は、一定の固定バイアス電流をトランスコンダクタンス回路１２，１４に加えた場合のＧｍの値を示している。ここで、図９（ｂ）は、常温時であり、かつトランスコンダクタンス回路１２，１４が設計値通りに形成された場合に、Ｇｍ１の値が規定値となるようにバイアス電流Ｉｂ−Ｉｃｏｎｔ(ideal、常温)を加えた場合を示している。また、図９（ａ）は、図９（ｂ）のバイアス電流値のままで動作環境が高温になり、トランジスタ能力が低下した場合(slow、高温)を示している。また、図９（ｃ）は、動作環境が低温になり、トランジスタ能力が高くなった場合(fast、低温)において、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４に切り換わった場合を示している。
【０１０１】
図９（ａ）に示すように、高温でトランジスタ能力が低下した場合は、Ｇｍ１の値を規定値（＝１／Ｒｅｘｔ）にするため、Ｉｂ−Ｉｃｏｎｔの値がＩｂ−Ｉｃｏｎｔ(ideal、常温)よりも増加するように補正回路部３０による調整が行われる。また、図９（ｃ）に示すように、低温でトランジスタ能力が高くなった場合は、Ｇｍ２の値を規定値（＝１／Ｒｅｘｔ）にするため、Ｉｂ−Ｉｃｏｎｔの値が増加するように調整が行われる。
【０１０２】
図１０は、低温でトランジスタ能力が高くなった場合にＧｍ２を調整する方法を示す模式図である。低温でトランジスタ能力が高くなり、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなった場合は、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われる。そして、図１０（ａ）に示すように、切り換えた直後にＧｍ２の値が規定値（＝１／Ｒｅｘｔ）よりも減少している場合は、Ｇｍ２の値が規定値になるようにＩｂ−Ｉｃｏｎｔを増加させる制御が行われる。また、図１０（ｂ）に示すように、Ｇｍ２の値が規定値よりも増加している場合は、Ｇｍ２の値が規定値になるようにＩｂ−Ｉｃｏｎｔを減少させる制御が行われる。図１０（ａ）及び図１０（ｂ）の場合は、切り換わった直後のＧｍ２の値と規定値との差が少ないため、いずれの場合もトランスコンダクタンス回路１４に切り換わった後のバイアス電流は、Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなる。
【０１０３】
一方、図１０（ｃ）に示すように、Ｇｍ２の値とＧｍ１の値との差が少ない場合は、トランスコンダクタンス回路１４に切り換わった後、バイアス電流Ｉｂ−Ｉｃｏｎｔを大きく減少させる必要があるため、Ｉｂ−ＩｃｏｎｔがＩｒｅｆの値を下回る可能性がある。（１３）式で説明したように、入力レンジはＩｒｅｆで規定されるため、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなると、入力レンジが狭くなってしまう。このため、Ｇｍ２に切り換わった後Ｉｂ−ＩｃｏｎｔがＩｒｅｆの値を下回ることが無いように、Ｇｍ２，Ｉｒｅｆの値を設定する必要がある。好適には、Ｇｍ１：Ｇｍ２＝３：２程度とすることが望ましいが、Ｇｍ２に切り換わった後にＩｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなる条件を満たせば、Ｇｍ１とＧｍ２の値を近づけることは可能である。
【０１０４】
［電圧電流変換回路の具体例及びその動作］
次に、電圧電流変回路の具体例を示す。図１１は、図７に示す回路構成の具体例を示す模式図であり、図７と同様に補正回路部３０とその周辺部分のみを抜き出したものである。トランスコンダクタンス回路３２は、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４のみがトランスコンダクタンス回路３４のトランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４と相違しており、他のトランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０はトランスコンダクタンス回路３２とトランスコンダクタンス回路３４とで共通に用いることができる。Ｇｍの値は（５）式で規定されるため、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４に対してトランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４のゲート幅Ｗ、ゲート長を適宜に設定することで、他のトランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０を共通にした状態で、トランスコンダクタンス回路３２，３４を構成することができる。ここで、トランジスタＭ１１〜Ｍ１４，Ｍ２１〜Ｍ２４，Ｍ５，Ｍ６，Ｍ１１はｎチャネルＭＯＳトランジスタから構成され、トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０，Ｍ１２はｐチャネルＭＯＳトランジスタから構成されている。
【０１０５】
このように、トランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０をトランスコンダクタンス回路３２，３４で共通に用いることで、最小限の構成で２つのトランスコンダクタンス回路３２，３４を構成することができる。そして、トランスコンダクタンス回路３２，３４のそれぞれに同じバイアス電流が供給された場合に、Ｇｍ１＞Ｇｍ２となるように(５)式のパラメータが調整されている。
【０１０６】
図１１の回路では、トランジスタＭ５，Ｍ６が図７の固定電流源３８として機能し、トランジスタＭ７，Ｍ８が図７の可変電流源４０として機能する。また、トランジスタＭ１１が図７の電流モニタ回路５０の固定電流源５２として機能し、トランジスタＭ１２が電流モニタ回路５０の可変電流源５４として機能する。
【０１０７】
また、ＲＳラッチ回路５８の出力に応じてトランスコンダクタンス回路３２，３４の一方を選択するため、トランスコンダクタンス回路３２，３４の各入力端子にスイッチ回路６２，６４，６６，６８が接続されている。図１１に示す状態では、ＲＳラッチ回路５８から“ロー(Low)”の信号が出力されて、トランスコンダクタンス回路３２が選択され、トランスコンダクタンス回路３２にバイアス電流Ｉｂ−Ｉｃｏｎｔが供給されている。この状態では、トランスコンダクタンス回路３２のトランジスタＭ１１のゲート端子が、スイッチ回路６２により電圧ＶＢ＋Ｖｒｅｆを出力する電源７０と接続される。また、トランスコンダクタンス回路３２のトランジスタＭ１２のゲート端子が、スイッチ回路６４により電圧Ｖｒｅｆを出力する電源７２と接続される。また、トランスコンダクタンス回路３４のトランジスタＭ２１のゲート端子はスイッチ回路６６により接地され、トランジスタＭ２２のゲート端子はスイッチ回路６８により接地される。
【０１０８】
従って、トランジスタＭ５，Ｍ８からなる電流源によってトランスコンダクタンス回路３２のトランジスタＭ１１にバイアス電流Ｉｂ−Ｉｃｏｎｔが流れ、トランジスタＭ６，Ｍ７からなる電流源によってトランスコンダクタンス回路３２のトランジスタＭ１２にバイアス電流Ｉｂ−Ｉｃｏｎｔが流れる。一方、トランスコンダクタンス回路３４では、トランジスタＭ２１，Ｍ２２の各ゲート端子が接地されているため、トランジスタＭ５〜Ｍ８によるバイアス電流Ｉｂ−Ｉｃｏｎｔは流れない。
【０１０９】
図１１の回路構成において、トランスコンダクタンス回路３２，３４に供給される電流はＩｂ−Ｉｃｏｎｔであるので、(５)式からＧｍの値は次のように表される。
【０１１０】
【数９】
2008219116.tif 000011
【０１１１】
補正回路部３０では、トランスコンダクタンス回路３２，３４のＧｍの値が一定となるようにバイアス電流Ｉｂ−Ｉｃｏｎｔを制御する。動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合は、Ｇｍの値の低下を抑えるように(１４)式のＩｂ−Ｉｃｏｎｔの量が増加し、Ｇｍの値が増加される。
【０１１２】
図１２は高温、トランジスタ能力が低下したときの補正回路部３０の動作を示しており、バイアス電流Ｉｂ−Ｉｃｏｎｔの量を増加させるために、可変電流源４０として機能するトランジスタＭ７，Ｍ８を流れる電流Ｉｃｏｎｔの量を減少させるようにオペアンプ３５の出力電圧Ｖｃｏｎｔは上昇する。
【０１１３】
図１３は、高温、トランジスタ能力が低下した場合に、図１１の補正回路部３０に接続された電圧電流変換部１０のトランスコンダクタンス回路１２，１４の動作を示している。トランスコンダクタンス回路１２，１４及びその電流源は、図１１と同様に構成され、トランジスタＭ１１〜Ｍ１４，Ｍ２１〜Ｍ２４，Ｍ５〜Ｍ１０から構成されている。また、電圧電流変換部１０は、補正回路部３０と同様にスイッチ６２，６４，６６，６８を備えている。ここで、スイッチ６２，６６には、電圧電流変換器５３２への入力Ｖｉｎが接続されており、図１１の電源７０が接続されていない点で、図１３と図１１のスイッチ６２，６６は相違している。トランスコンダクタンス回路１２，１４においても、補正回路部３０と全く同じようにＶｃｏｎｔは上昇するため、電流Ｉｃｏｎｔの量を減少し、トランスコンダクタンス回路１２，１４に流れるバイアス電流Ｉｂ−Ｉｃｏｎｔの量が増加する。従って、高温、トランジスタ能力が低下した場合であっても、Ｇｍの値の低下を抑止でき、Ｇｍの値を規定値に維持することができる。
【０１１４】
ここで、トランスコンダクタンス回路１２，１４に供給される電流は、補正回路部３０と同様に、固定電流源１８としてのｎＭＯＳ型トランジスタＭ５，Ｍ６と、可変電流源２０としてのｐＭＯＳ型トランジスタＭ７，Ｍ８との組み合わせによる電流源から供給される。そして、高温時にトランジスタ能力が低下した場合は、オペアンプ３５からの出力の増加を受けて、ｐＭＯＳ型トランジスタＭ７，Ｍ８を流れる電流Ｉｃｏｎｔが減少することによって、バイアス電流Ｉｂ−Ｉｃｏｎｔの量を増加させる。
【０１１５】
オペアンプ３５からの出力電圧Ｖｃｏｎｔが上昇した場合、ｐＭＯＳ型トランジスタＭ７，Ｍ８では、オーバードライブ電圧が下がるため、飽和領域で確実にトランジスタを動作させることが可能となる。また、固定電流源１８としてのｎＭＯＳ型トランジスタＭ５，Ｍ６では、電圧Ｖｃｏｎｔによって特性が変化しないため、オーバードライブ電圧は一定であり、飽和領域での動作を継続して行うことができる。従って、ｎＭＯＳ型トランジスタＭ５，Ｍ６と、ｐＭＯＳ型トランジスタＭ７，Ｍ８の組み合わせから電流源を構成した場合、いずれのトランジスタも電圧Ｖｃｏｎｔの上昇によって非飽和領域で動作することがないため、動作領域的に狭くなることがなく、オーバードライブ電圧の上昇によりトランジスタが非飽和領域で動作することを確実に抑止できる。
【０１１６】
従って、図４のようにｎＭＯＳ型トランジスタの単体で電流源のトランジスタＭ５７，Ｍ５８を構成した場合は、ゲート端子への電圧Ｖｃｏｎｔの上昇によって電流源のトランジスタＭ５７，Ｍ５８のオーバードライブ電圧が上昇してしまうが、図１１〜図１３の構成ではオペアンプ３５からの電圧Ｖｃｏｎｔの上昇した場合であっても、電流源を構成するトランジスタＭ５，Ｍ６，Ｍ７，Ｍ８のオーバードライブ電圧の上昇を抑えることができ、トランジスタＭ５，Ｍ６，Ｍ７，Ｍ８を常に飽和領域で動作させることが可能となる。
【０１１７】
より詳細には、図１３のトランジスタＭ１１とＭ１２、トランジスタＭ１３とＭ１４、トランジスタＭ５とＭ６、トランジスタＭ７とＭ８はそれぞれ同サイズのトランジスタから構成され、トランジスタＭ７の閾値電圧をＶｔｈ７とし、トランジスタＭ５が飽和領域で動作することのできる最小ドレイン・ソース間電圧をＶｄｓａｔ５とすればトランジスタＭ７が飽和領域で動作するためには以下の式を満たす必要がある。
【０１１８】
【数１０】
2008219116.tif 000012
【０１１９】
高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合は、オペアンプ３５の出力電圧Ｖｃｏｎｔが上昇するため、(１５)式の左辺は、常温でトランジスタの能力が設計値通りの場合よりも小さくなる。従って、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合であっても、トランジスタＭ７は飽和領域動作を維持することができる。
【０１２０】
また、トランジスタＭ１１のゲート・ソース間電圧をＶｇｓ１、閾値電圧をＶｔｈ１とすれば、トランジスタＭ５が飽和領域で動作するためには次の式を満たす必要がある。
【０１２１】
【数１１】
2008219116.tif 000013
【０１２２】
ここで、(１７)は、図４で説明した関連技術における(７)式に対応している。(７)式では右辺にＶｃｏｎｔの項が存在するが、(１７)式ではＶｃｏｎｔの項が存在しない。また、(１７)式では、バイアス電流Ｉｂ−Ｉｃｏｎｔが右辺の平方根の中に存在するため、オペアンプ３５からの出力電圧Ｖｃｏｎｔが増加し、バイアス電流Ｉｂ−Ｉｃｏｎｔが増加しても、トランスコンダクタンス回路の下限入力レンジが図４の関連技術のように大幅に狭まることはない。
【０１２３】
図１４は、低温時にトランジスタ能力が高くなった場合の補正回路部３０の動作を示している。上述したようにＲＳラッチ回路５８のReset信号を“ハイ(High)”から“ロー(Low)”にしてリセットを解除すれば、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆの場合、電流コンパレータ５６の出力信号“ハイ(High)”がＲＳラッチ回路５８から出力される。この場合、各スイッチ回路６２〜６８の接続状態が図１１と逆になり、トランスコンダクタンス回路３４のトランジスタＭ２１のゲート端子が電源７０と接続され、トランジスタＭ２２のゲート端子が電源７２と接続される。また、トランスコンダクタンス回路３２のトランジスタＭ１１，Ｍ１２のゲート端子は接地される。従って、トランスコンダクタンス回路３４のトランジスタＭ２１，Ｍ２２にバイアス電流Ｉｂ−Ｉｃｏｎｔが流れ、トランスコンダクタンス回路３２にはバイアス電流Ｉｂ−Ｉｃｏｎｔが流れない。
【０１２４】
従って、トランスコンダクタンス回路３２からトランスコンダクタンス回路３４への切り換えが行われ、Ｇｍの値がＧｍ１からＧｍ２に切り換わる。また、電圧電流変換部１０においても、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われ、Ｇｍの値がＧｍ１からＧｍ２に切り換わる。この後、電流コンパレータ５６の出力は“ハイ(High)”か“ロー(Low)”のいずれかに変化するが、ＲＳラッチ回路５８の出力はReset信号が再び入力されるまで“ハイ(High)”の状態が保たれる。
【０１２５】
図１５は、図１１のＲＳラッチ回路５８の具体例を示す模式図である。図１５に示すように、ＲＳラッチ回路５８はインバータ８０，８１，８２と、ＣＭＯＳスイッチ８４，８５と、ＮＡＮＤゲート８６，８７を組み合わせた構成とされる。電流コンパレータ５６からの出力は、セット(SET)信号としてＲＳラッチ回路５８に入力される。図１５の構成によれば、ＣＭＯＳスイッチ８４がSet端子に接続されており、リセット(RESET)信号が“ハイ(High)”となったときは、セット(SET)信号がいかなる値であってもＮＡＮＤゲート８６，８７からの出力は“ロー(Low)”になる。
【０１２６】
また、図１６は、トランスコンダクタンス回路１２，１４，３２，３４の入力に接続されているスイッチ回路６２〜６８の具体例を示す模式図である。図１６に示すように、スイッチ回路６２〜６８は、ＣＭＯＳスイッチ９０，９２とインバータ９４で構成される。Control信号が入力される端子にはＲＳラッチ回路５８の出力、またはその反転出力が入力される。また、図１６において、Ｖｉｎが入力される端子（Ｖｉｎ端子）には、トランスコンダクタンス回路１２，１４のスイッチ６２，６６では、電圧電流変換器５３２への入力Ｖｉｎが入力され、トランスコンダクタンス回路１２，１４のスイッチ６４，６８では、電源７２が接続される。また、トランスコンダクタンス回路３２，３４では、図１６のＶｉｎ端子に電源７０又は電源７２が接続される。また、図１６において、Ｖｏｕｔが出力される端子（Ｖｏｕｔ端子）には、トランスコンダクタンス回路１２，１４，３２，３４の入力端子（トランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２のゲート端子）が接続される。
【０１２７】
このような構成によれば、Control信号が“ハイ(High)”の場合は、ＣＭＯＳスイッチ９０が導通し、ＣＭＯＳスイッチ９２が非導通となり、Ｖｉｎ端子はＶｏｕｔ端子と接続される。従って、電源７０，７２の出力電圧がトランスコンダクタンス回路１２，１４，３２，３４の入力端子に供給される。また、Control信号が“ロー(Low)”の場合は、ＣＭＯＳスイッチ９２が導通し、ＣＭＯＳスイッチ９０が非導通となり、Ｖｏｕｔ端子はグランド(GND)に接続される。従って、トランスコンダクタンス回路１２，１４，３２，３４の入力端子が接地される。
【０１２８】
図１７は、図１１に示す電流コンパレータ５６の具体例を示す模式図である。図１７に示すｐチャネルＭＯＳトランジスタＭ２,Ｍ３,Ｍ４と、ｎチャネルＭＯＳトランジスタＭ６,Ｍ７,Ｍ８はそれぞれ同じサイズであり、トランジスタＭ５は抵抗として使用される。入力電流Ｉｂ−Ｉｃｏｎｔは電流モニター回路５０からの出力電流である。入力電流Ｉｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)が０のときは、トランジスタＭ６のドレイン端子の電圧はほぼ中間電圧となり、トランジスタＭ７，Ｍ８のドレイン端子も同じ電圧となる。この状態からＩｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)＞０となれば、出力は“ハイ(High)”になり、Ｉｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)＜０となれば出力は“ロー(Low)”となる。Ｉｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)＝０のときはＭ８のドレイン端子に接続されているインバータ９６の閾値を中間電圧からずらしておく必要がある。これによりインバータ９６の出力が中間電圧になることを回避できる。
【０１２９】
なお、上述した実施形態では、電圧電流変換部１０、補正回路部３０のそれぞれが、２つのトランスコンダクタンス回路１２，１４、２つのトランスコンダクタンス回路３２，３４を備えるものとしたが、電圧電流変換部１０、補正回路部３０がＧｍの値の異なる３つ以上のトランスコンダクタンス回路を備えていても構わない。この場合においても、バイアス電流Ｉｂ−Ｉｃｏｎｔの値に応じて、複数のトランスコンダクタンス回路の中から最適なＧｍ値を有するトランスコンダクタンス回路を選択することで、入力レンジの減少を抑えることが可能である。
【０１３０】
以上説明したように第１の実施形態によれば、光ディスク装置１００のＰＬＬ５００における電圧電流変換器５３２を、Ｇｍの値の異なる２つのトランスコンダクタンス回路１２，１４から構成したため、温度変化、製造バラツキ等によるバイアス電流の変化に応じて、最適なトランスコンダクタンス値を有するトランスコンダクタンス回路を選択して使用することが可能となる。従って、電圧電流変換器５３２の入力レンジが減少してしまうことを確実に抑止することが可能となり、ＰＬＬ５００の可変周波数レンジをより広げることが可能となる。
【０１３１】
また、トランスコンダクタンス回路１２，１４の電流源１６を、ｎＭＯＳ型トランジスタからなる固定電流源１８と、ｐＭＯＳ型トランジスタからなる可変電流源２０とから構成したため、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合であっても、電流源１６を構成するトランジスタを飽和領域で動作させることが可能となる。従って、電流源１６を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることが可能となる。
【０１３２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図１８は、第２の実施形態にかかるフィルタ装置８００を示す模式図である。このフィルタ装置８００は、7-pole 2-zeroフィルタであり、伝達関数で７つの極と2つの零点を備えるフィルタである。フィルタ装置８００は、３つのバイカッド(Biquad)ブロック８１０，８２０，８３０と、１つの１次のローパスフィルタ８４０によって実現することができる。フィルタ装置８００は、例えば図２で説明した、ＲＦアンプ４０２からの出力信号の波形整形を行うイコライザー４０４に適用されるものである。
【０１３３】
7-pole 2-zeroフィルタからなるフィルタ装置８００は、７次の高次フィルタであるため、急峻なカットオフ特性を有し、カットオフ周波数以上の高域ノイズを除去することが可能である。特に、7-pole 2-zeroフィルタの伝達関数が０．０５°の“Equiripple Linear Phase Filter”（下記非特許文献３参照）は、高域までグループディレイが一定であり、光ディスク装置、磁気ディスク装置のイコライザーに適用して好適である。
【０１３４】
図１９は、バイカッドブロック８１０，８２０，８３０の構成例を示す模式図である。バイカッドブロック８１０，８２０，８３０は、４つの電圧電流変換器８５０，８５２，８５４，８５６と、2つの容量８５８，８５９から構成することができる。
【０１３５】
各電圧電流変換器８５０，８５２，８５４，８５６は、図６で説明した第１の実施形態の電圧電流変換器５３２と同様に構成されており、電圧電流変換器８５０，８５２，８５４，８５６のそれぞれは、電圧電流変換部（第１の実施形態の電圧電流変換部１０に相当）と補正回路部（第１の実施形態の補正回路部３０に相当）を備えている。そして、各電圧電流変換部及び補正回路部は、第１の実施形態と同様に、電圧電流変換ゲインＧｍの値が異なる２つのトランスコンダクタンス回路を備えている。図１９に示すｇｍ１〜ｇｍ３の値は、各電圧電流変換部が備える２つのトランスコンダクタンス回路のうち、Ｇｍの値が大きいトランスコンダクタンス回路のＧｍ値を示している。ここで、各バイカッドブロック８１０，８２０，８３０の伝達関数は、次のように表すことができる。
【０１３６】
【数１２】
2008219116.tif 000014
【０１３７】
（１８）式に示されるように、バイカッドブロック８１０，８２０，８３０は、２次のローパスフィルタと等価のブロックとなる。
【０１３８】
また、図２０は、ローパスフィルタ８４０の構成例を示す模式図である。ローパスフィルタ８４０は、２つの電圧電流変換器８６０，８６２と容量８６４から構成することができる。電圧電流変換器８６０，８６２の構成も第１の実施形態の電圧電流変換器５３２と同様であり、電圧電流変換器８６０，８６２のそれぞれは、電圧電流変換部と補正回路部を備えている。そして、各電圧電流変換部及び補正回路部は、第１の実施形態と同様に、Ｇｍの値が異なる２つのトランスコンダクタンス回路を備えている。ここで、ローパスフィルタ８４０の伝達関数は、次のように表すことができる。
【０１３９】
【数１３】
2008219116.tif 000015
【０１４０】
なお、バイカッドブロック、１次のローパスフィルタを電圧電流変換器から構成した従来例として、以下の非特許文献３が存在する。本実施形態のバイカッドブロック８１０，８２０，８３０、ローパスフィルタ８４０の基本的な考え方は、この非特許文献３と同様であるが、本実施形態では、各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２が電圧電流変換ゲインＧｍの異なる２つのトランスコンダクタンス回路から構成されており、具体的な構成が相違するものである。
【０１４１】
【非特許文献３】Geert A. De Veirman and Richard G.Yamasaki“Design of a Bipolar 10-MHZ ProgrammableContinuous-Time 0.05° Equiripple Linear Phase Filter”IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 27,NO. 3, MARCH 1992, p324-331
【０１４２】
以上のように第２の実施形態では、バイカッドブロック８１０，８２０，８３０、ローパスフィルタ８４０の各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２が第１の実施形態の電圧電流変換器５３２と同様に構成されるため、温度変化、製造バラツキ等によるトランスコンダクタンス回路へのバイアス電流の変化に応じて、最適な電圧電流変換ゲインＧｍを有するトランスコンダクタンス回路を選択して使用することが可能となる。従って、動作環境が低温になり、製造時にトランジスタの能力が設計値よりも高くなるようにばらついた場合は、Ｇｍの値が小さいトランスコンダクタンス回路を選択することで、各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２の入力レンジが減少してしまうことを確実に抑止することができ、フィルタ装置８００の入力レンジの減少を抑止できる。
【０１４３】
また、各トランスコンダクタンス回路の電流源を、第１の実施形態と同様に固定電流源と可変電流源から構成することで、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合であっても、電流源を構成するトランジスタを飽和領域で動作させることが可能となる。従って、第１の実施形態と同様に、各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２の入力レンジの減少を確実に抑えることが可能となる。
【０１４４】
なお、上述した各実施形態では、光ディスク装置１００のＰＬＬ５００、フィルタ装置８００に本発明を適用した例を示したが、本発明はこれに限定されるものではない。本発明は、電圧電流変換器を備える各種機器、回路に広く適用することが可能である。
【０１４５】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０１４６】
【図１】本発明の第１の実施形態に係る光ディスク装置の構成を示す模式図である。
【図２】記録・再生信号処理部の構成を示す模式図である。
【図３】記録・再生信号処理部内のＰＬＬの構成を示す模式図である。
【図４】図２１のトランスコンダクタンス回路と図２２のレプリカ技術を応用して得られる関連技術の回路を示す模式図である。
【図５】図４のトランスコンダクタンス回路の入力レンジを示す特性図である。
【図６】第１の実施形態にかかる電圧電流変換器の構成を詳細に示す模式図である。
【図７】図６の補正回路及びその周辺を詳細に示す模式図である。
【図８】補正回路の動作シーケンスを示すタイミングチャートである。
【図９】一定の固定バイアス電流をトランスコンダクタンス回路に加えた場合のＧｍの値を示す模式図である。
【図１０】低温でトランジスタ能力が高くなった場合にＧｍ２を調整する方法を示す模式図である。
【図１１】図７に示す回路構成の具体例を示す模式図であり、補正回路とその周辺部分のみを抜き出した模式図である。
【図１２】高温、トランジスタ能力が低下したときの補正回路の動作を示す模式図である。
【図１３】高温、トランジスタ能力が低下した場合に、図１１の補正回路に接続された実使用回路のトランスコンダクタンス回路の動作を示す模式図である。
【図１４】低温時にトランジスタ能力が高くなった場合の補正回路の動作を示す模式図である。
【図１５】ＲＳラッチ回路の具体例を示す模式図である。
【図１６】トランスコンダクタンス回路の入力に接続されているスイッチ回路の具体例を示す模式図である。
【図１７】電流コンパレータの具体例を示す模式図である。
【図１８】第２の実施形態にかかるフィルタ装置を示す模式図である。
【図１９】図１８のバイカッドブロックの構成を示す模式図である。
【図２０】図１８のローパスフィルタの構成を示す模式図である。
【図２１】従来のトランスコンダクタンス回路を示す模式図である。
【図２２】従来のレプリカトランスコンダクタンス回路を用いた補償技術を示す模式図である。
【符号の説明】
【０１４７】
１０    電圧電流変換部
１２，１４，３２，３４    トランスコンダクタンス回路
１６    電流源
１８    固定電流源
２０    可変電流源
２２    スイッチ回路
３０    補正回路部
５６    電流コンパレータ
５８    ＲＳラッチ回路
５００    ＰＬＬ
５１０    位相検出器
５２０ａ，５２０ｂ    チャージポンプ
５３０    ループフィルタ
５３２，８５０，８５２，８５４，８５６，８６０，８６２    電圧電流変換器
５３４    外部容量
５４０    ＣＣＯ
８１０，８２０，８３０    バイカッドブロック
８４０    ローパスフィルタ
８５８，８５９，８６４    容量
【図１】
2008219116.tif 000016
【図２】
2008219116.tif 000017
【図３】
2008219116.tif 000018
【図４】
2008219116.tif 000019
【図５】
2008219116.tif 000020
【図６】
2008219116.tif 000021
【図７】
2008219116.tif 000022
【図８】
2008219116.tif 000023
【図９】
2008219116.tif 000024
【図１０】
2008219116.tif 000025
【図１１】
2008219116.tif 000026
【図１２】
2008219116.tif 000027
【図１３】
2008219116.tif 000028
【図１４】
2008219116.tif 000029
【図１５】
2008219116.tif 000030
【図１６】
2008219116.tif 000031
【図１７】
2008219116.tif 000032
【図１８】
2008219116.tif 000033
【図１９】
2008219116.tif 000034
【図２０】
2008219116.tif 000035
【図２１】
2008219116.tif 000036
【図２２】
2008219116.tif 000037