(57)【要約】【課題】大電流を消費するＳＯＣ(System On Chip)などの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐプローブカードを提供する。【解決手段】  プローブカードはＰＣＢなどからなる基板１と、基板１に植設され、一端がウェハー３の電極に接し、他端が自動検査装置２の電源装置（Power Supply）に繋がる電源ライン４に接続された複数のプローブ１１と、電源ライン４とプローブ１１の各個との間に直列に挿入された定電流素子もしくは電流制限素子からなるリミッタ素子１２とを有している。【選択図】図１
2008187024.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に植設され、一端がウェハーの電極に接し、他端が電源装置に繋がる電源ラインに接続された複数のプローブと、
前記電源ラインと前記プローブの各個との間に直列に挿入された定電流素子もしくは電流制限素子とを具備したことを特徴とするプローブカード。
【請求項２】
前記定電流素子もしくは電流制限素子と前記プローブとの間に前記プローブと前記ウェハーの接触状態を検知する手段を挿入することを特徴とする請求項１に記載のプローブカード。
【請求項３】
前記定電流素子もしくは電流制限素子の表面には放熱フィンを付設することを特徴とする請求項１又は請求項２に記載のプローブカード。
【請求項４】
請求項１乃至請求項３のいずれかに記載のプローブカードを用い、このプローブカードのプローブ先端を半導体ウェハーの電極に接触させ、前記半導体ウェハーに前記プローブから電圧を印加することを特徴とするプローブカードシステム。
【請求項５】
前記プローブと前記ウェハーの接触状態を検知する検知手段をさらに具備することを特徴とする請求項４に記載のプローブカードシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法におけるウェハー試験工程で用いられ、とくに多くの電力を消費する半導体装置の試験を行うためのプローブカード(Probe Card)及びプローブカードシステムに関するものである。
【背景技術】
【０００２】
近年のＨｉ−ｅｎｄ  ＳＯＣ（System On Chip）に於いては、高速化、高機能化が進んだことによって消費電流が増大している。半導体装置（ＬＳＩ）の動作時における電源電流は、１Ａを遙かに超えることが一般化しつつある。通常、このようなＬＳＩの電源系は、多数の端子が用意されて電流を分散しながら供給する形が採用されている。ウェハー試験工程においても、電源用のプローブは多数用意され、ＬＳＩに対して電源供給が為される仕組みとなっている。ウェハー試験工程に用いられるプローブカードは、基板と、この基板に植設され、一端がウェハーの電極に接し、他端が電源装置に繋がる電源ラインに接続された複数のプローブとを有している。プローブカードは、電源装置に接続された電源ラインに取付けられてウェハーの試験に使用される。
ウェハー試験を行う場合において、常々プローブに対するウェハーの接触性は頻繁に変化し、接触圧のかけ方等の人為的なミスから接触不良のまま試験を実施する可能性もある。このような場合、電源系のプローブには電流ばらつきが生じ、場合によっては接触を保った数少ないプローブに大きな電流が流れ、プローブ自体を破壊に至らしめる可能性があった。また、電流集中によって針焼けを起こす可能性もある。
【０００３】
一方、半導体装置の自動検査装置側では、電源系に流れる電流はモニターして、電流が流れ過ぎる場合等の電源系の異常は、試験を中止するような配慮がプログラム的に可能である。しかし、前述のようなケースでは電流リミットは超えないために正常と判断され、プローブの電流集中は検出できないという問題があった。
特許文献１には、チップやＣＳＰをウエハ状態で試験する際に、各チップやＣＳＰの電極パッドと常に良好なコンタクトの得られるプローブカード及び半導体装置の試験方法が開示されている。フレキシブル性を有するコンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の該コンタクト基板上に設けられ、コンタクト電極の形成された領域の該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有するプローブカードにより良好なコンタクトがえられる。剛性体は、単数または複数の層で構成され、剛性体の底面にコンタクト基板上の配線と接続される第１の電極を有し、剛性体の上面に第１の電極と接続された第２の電極を有すると共に剛性体の表面に過剰電流制限素子を搭載するように構成されている。
【特許文献１】特開２０００−３０６９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、このような問題を解決するためになされたものであり、大電流を消費するＳＯＣなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐプローブカードを提供する。
【課題を解決するための手段】
【０００５】
本発明のプローブカードの一態様は、基板と、前記基板に植設され、一端がウェハーの電極に接し、他端が電源装置に繋がる電源ラインに接続された複数のプローブと、前記電源ラインと前記プローブの各個との間に直列に挿入された定電流素子もしくは電流制限素子（以下、リミッタ素子という）とを具備したことを特徴としている。
【発明の効果】
【０００６】
大電流を消費するＳＯＣなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐことができる。
【発明を実施するための最良の形態】
【０００７】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【０００８】
まず、図１乃至図３を参照して実施例１を説明する。
図１は、この実施例に係り、電源装置に接続されたプローブカードの概略断面図、図２は、プローブカードに用いられるリミッタ素子を示す回路図、図３は、図２のリミッタ素子の特性を示す特性図である。
図１に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板１と、基板１に植設された複数のプローブ１１と、各プローブ１１に接続されたリミッタ素子１２とを備えている。プローブ１１は、基板１に植設されたはんだにより固定されている。プローブ１１の基板１の第１の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー３に接触する先端部分のみが露出している。プローブ１１の一端が前述のウェハー接触部であるのに対して他端は、電源ラインに接続されたリミッタ素子１２に接続されている。プローブ１１の他端は、基板１の第２の主面に露出している。そして、リミッタ素子１２の一端にこの他端が接続されている。
【０００９】
リミッタ素子１２は、その他端が電源ライン４に接続されている。電源ライン４は、自動検査装置（ＡＴＥ）の電源装置（Power Supply）に接続された電源ライン４ａ及び接地電圧（ＧＮＤ）に接続される電源電圧４ｂから構成されている。複数のプローブ１１は、それぞれリミッタ素子１２を介して電源ライン４ａに接続されるグループと電源ライン４ｂに接続されるグループに分けられる。
この実施例のプローブカードは、自動検査装置（ＡＴＥ:Automatic Test Equipment ）２に接続されてウェハー３の試験を行う。ウェハー３は、複数のチップ領域に区画されており、プローブ１１先端は各チップ領域に接触され、チップ領域は１つずつ順次検査される。
このプローブカードは、電源装置の電源ラインとプローブの各個との間に直列に挿入されたリミッタ素子とを具備したことを特徴としている。このようなリミッタ素子をプローブカードに組み込むことによって特定のプローブに電流が集中しようとしても、それにつながるリミッタ素子の抵抗が増え、電流が一定以上増えないこととなる。したがって、ウェハーの試験の際、接触圧のかけ方が小さくなりすぎた等の人為的なミスから生じる電流集中によるプローブ自体の破壊を著しく減少させることができる。
【００１０】
図２は、リミッタ素子の一例である。図２（ａ）に示す素子は、電界効果トランジスタを用いた定電流素子である。この素子は、ゲートとソースとを接続したＭＯＳＦＥＴから構成されている。図２（ｂ）は、一対のＮＰＮバイポーラトランジスタを用いた素子である。この素子は、第１のバイポーラトランジスタと、第２のバイポーラトランジスタと、第１及び第２の抵抗とを有し、第１のバイポーラトランジスタのエミッタは、第２のバイポーラトランジスタのベースに接続され、第１のバイポーラトランジスタのコレクタは、第１の抵抗を介して第１のバイポーラトランジスタのベースに接続され、第１のバイポーラトランジスタのベースは、第２のバイポーラトランジスタのコレクタに接続され、第２のバイポーラトランジスタのエミッタは、第２の抵抗を介して第２のバイポーラトランジスタのベースに接続されている。図２（ｃ）は、サーミスタを用いた素子を示している。
【００１１】
図３は、図２に示したリミッタ素子の電流−電圧特性を示している。縦軸が素子を流れる電流（Ｉ）を表し、横軸が電圧（Ｖ）を表している。リミッタ素子がこのような特性を有しているので、特定のプローブに、大きな電流が流れることを防止することができる。
以上、この実施例では、大電流を消費するＳＯＣなどの半導体装置の製造における試験工程に用いるプローブカードの電流集中を防いでその損傷を防ぐことが可能になる。
【実施例２】
【００１２】
次に、図４を参照して実施例２を説明する。
図４は、この実施例に係る電源装置に接続されたプローブカードの概略断面図である。図４に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板２１と、基板２１に植設された複数のプローブ２３と、各プローブ２３に接続されたリミッタ素子２２とを備えている。リミッタ素子２２は、放熱性を高めるために放熱フィン２８が配置されている。プローブ２３は、基板２１に植設されたはんだにより固定されている。プローブ２３の基板２１の第１の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー３に接触する先端部分のみが露出している。プローブ２３の一端がウェハー接触部であるのに対して他端は、電源ライン２４に接続されたリミッタ素子２２に接続されている。プローブ２３の他端は、基板２１の第２の主面に露出している。そして、リミッタ素子２２の一端にこの他端が接続されている。
【００１３】
リミッタ素子２２は、その他端が電源ライン２４に接続されている。電源ライン２４は、自動検査装置２の電源装置の電源電圧に接続された電源ライン（Force Line）２４ａ及び接地電圧（ＧＮＤ）に接続される電源ライン（GND Force Line）２４ｂから構成されている。複数のプローブ２３は、それぞれリミッタ素子２２を介して電源ライン２４ａに接続されるグループと電源ライン２４ｂに接続されるグループに分けられる。
【００１４】
この実施例では、さらに、自動検査装置２の電源装置（Power Suuply）と基板２１に植設され、リミッタ素子２２が接続されていないプローブ２３との間にセンスライン（Sense Line）２５を設け、また、電源装置（Power Suuply）と基板２１に植設され、リミッタ素子２２が接続されていない他のプローブ２３との間にセンスライン（GND Sense Line）２６を設ける。センスライン２６とリミッタ素子２２が接続されていない他のプローブ２３との間は自動検査装置２のＧＮＤが接続される仮想ＧＮＤ３０として扱われる。この実施例はプローブカードを自動検査装置に接続する場合、主にリミッター素子やプローブ自体の抵抗で生じるウェハー上での電圧降下を防ぐために、前述したセンスライン（Sense   Line、GND   Sense   Line）を設けて電源回路にフィードバックさせることにより電圧低下を補償させることが特徴である。
【００１５】
また、仮想ＧＮＤ３０と各プローブ２３それぞれとの間には容量Ｃが入れられ電源以外の信号の特性改善をはかっている。実施例１を使用した場合、自動検査装置の入出力信号の与え方もしくは受け方が問題となるが、これに対しては、プローブカード上にセンスライン（GND   Sense Line）と同電位の仮想ＧＮＤを設けることで解決することができる。高周波信号のインピーダンスに関する場合でも、各ＧＮＤプローブと仮想ＧＮＤとの間に容量性の結合をとることにより下げることが可能となる。
【実施例３】
【００１６】
次に、図５を参照して実施例３を説明する。
図５は、この実施例に係る電源装置に接続されたプローブカードの概略断面図である。図５に示すように、この実施例のプローブカードは、プリント配線基板などを用いた基板３１と、基板３１に植設された複数のプローブ３３と、各プローブ３３に接続されたリミッタ素子３２とを備えている。リミッタ素子３２は、放熱性を高めるために放熱フィン３８が配置されている。プローブ３３は、基板３１に植設されたはんだにより固定されている。プローブ３３の基板３１の第１の主面から露出する部分は、図示はしないが、エポキシ樹脂などにより保護されており、試験時に被試験体であるウェハー３に接触する先端部分のみが露出している。プローブ３３の一端がウェハー接触部であるのに対して他端は、電源ライン３４に接続されたリミッタ素子３２に接続されている。プローブ３３の他端は、基板３１の第２の主面に露出している。そして、リミッタ素子３２の一端にこの他端が接続されている。
【００１７】
リミッタ素子３２は、その他端が電源ライン３４に接続されている。電源ライン３４は、自動検査装置２の電源装置（Power Supply）の電源電圧に接続された電源ライン３４ａ及び接地電圧（ＧＮＤ）に接続される電源ライン３４ｂから構成されている。複数のプローブ３３は、それぞれリミッタ素子３２を介して電源ライン３４ａに接続されるグループと電源ライン３４ｂに接続されるグループに分けられる。
この実施例では、さらに、自動検査装置２の電源装置とリミッタ素子３２との間の電源ライン３４ｂから導出された第１の検出ライン３５及びプローブ３３とリミッタ素子３２との間から導出された第２の検出ライン３７からなる検出手段を有している。第１及び第２の検出ライン３５、３７は、それぞれ比較器３６の第１及び第２の入力端に入力され、両者間の電位差が出力され、その大きさによってプローブ（針）の接触性が検出される。
【００１８】
この実施例のプローブカードは、自動検査装置２に接続されてウェハー３の試験を行う。ウェハー３は、複数のチップ領域に区画されており、プローブ３３先端は各チップ領域に接触され、チップ領域は１つずつ順次検査されると共にプローブ（針）の接触性を検出することができる。
【００１９】
従来は、多数ある電源ラインのプローブとウェハーとの接触状態を検知することは困難であったが、この実施例のように、リミッタ素子が自動検査装置の電源とプローブの間に入ることでプローブに流れる電圧を検知することが可能になり、プローブとウェハーの接触状態を検出することが可能になる。この検出ができるようになったことでプローブ先端のゴミの付着のためのクリーニング実行や針圧の調整がよりスムーズに実施することが可能となる。
なお、実施例２と３は同時に行っても構わない。
【図面の簡単な説明】
【００２０】
【図１】実施例１に係る電源装置に接続されたプローブカードの概略断面図。
【図２】図１のプローブカードに用いられるリミッタ素子を示す回路図。
【図３】図２のリミッタ素子の特性を示す特性図。
【図４】実施例２に係る電源装置に接続されたプローブカードの概略断面図。
【図５】実施例３に係る電源装置に接続されたプローブカードの概略断面図。
【符号の説明】
【００２１】
１、２１、３１・・・基板
２・・・自動検査装置    ３・・・ウェハー
４、４ａ、４ｂ、２４、２４ａ、２４ｂ、３４、３４ａ、３４ｂ・・・電源ライン
１１、２３、３３・・・プローブ    １２、２２、３２・・・リミッタ素子
２８、３８・・・放熱フィン    ２５、２６・・・センスライン
３０・・・仮想ＧＮＤ    ３５、３７・・・検出ライン
３６・・・比較器
【図１】
2008187024.tif 000003
【図２】
2008187024.tif 000004
【図３】
2008187024.tif 000005
【図４】
2008187024.tif 000006
【図５】
2008187024.tif 000007