(57)【要約】【課題】断路器パレット条件として例えばａ接点からの信号だけを取り込んで１断路器当りの入力回路の点数を１回路に半減することができ、低コスト、小型化可能な母線保護継電器を得ること。【解決手段】一括母線保護演算回路５１と、第１母線保護演算回路５２と、第２母線保護演算回路５３と、断路器パレット条件および保護演算回路５１〜５３からの異常ＬＳ接続検出信号Idc>,Id1>,Id2>に基づき切替信号ＳＬ#1bus，ＳＬ#2busを出力するとともに、断路器パレット条件が閉変化時に、異常ＬＳ接続検出信号Idc>,Id1>,Id2>に基づき異常なパレット条件変化を検出した場合、前記パレット条件を補正して切替信号ＳＬ#1bus，ＳＬ#2busを出力するＬＳ監視制御回路７と、切替信号ＳＬ#1bus，ＳＬ#2busに基づき各回線電流Ｉ１〜ＩＮを第１，第２母線保護演算回路５２，５３へ出力するか否かを切替えるため切替動作を行う回線切替回路４とを備える。【選択図】        図３
2008289332.tif 000002
【特許請求の範囲】
【請求項１】
母線連絡遮断器を介して接続された第１及び第２の母線と、遮断器が夫々設けられた複数の回線と、各回線を第１母線に接続する複数の第１母線側断路器および各回線を第２母線に接続する複数の第２母線側断路器を有する断路器とを含む系統構成の母線保護を行う母線保護継電器において、
前記各断路器のパレット接点信号を断路器パレット条件として入力する第１の入力回路と、
全ての回線電流と、第１および第２母線側で検出した第１および第２の母線連絡電流とが入力される第２の入力回路と、
第２の入力回路から出力される全ての回線電流に基づき前記各遮断器を制御するために第１および第２母線領域を包含する一括領域における母線保護演算を行うとともに、全ての回線電流に基づき異常な断路器接続を検出して第１の異常ＬＳ接続検出信号を出力する一括母線保護演算部と、
第１母線に接続される側の回線電流および第２の母線連絡電流に基づき前記遮断器を制御するために第１母線側領域における母線保護演算を行うとともに、入力される各電流に基づき異常な断路器接続を検出して第２の異常ＬＳ接続検出信号を出力する第１母線保護演算部と、
第２母線に接続される側の回線電流および第１の母線連絡電流に基づき前記遮断器を制御するために第２母線側領域における母線保護演算を行うとともに、入力される各電流に基づき異常な断路器接続を検出して第３の異常ＬＳ接続検出信号を出力する第２母線保護演算部と、
前記断路器パレット条件および前記第１〜第３の異常ＬＳ接続検出信号に基づき第２の入力回路から出力される各回線電流を前記第１および第２の母線保護演算部へ出力するか否かを切替えるための複数の切替信号を出力するとともに、断路器パレット条件が閉変化時に、第１〜第３の異常ＬＳ接続検出信号に基づき異常なパレット条件変化を検出した場合、前記断路器パレット条件を補正して前記切替信号として出力する断路器監視制御回路と、
前記切替信号に基づき第２の入力回路から出力される各回線電流を前記第１および第２の母線保護演算部へ出力するか否かを切替えるため切替動作を行う回線切替回路と、
を備えることを特徴とする母線保護継電器。
【請求項２】
前記断路器監視制御回路は、断路器パレット条件が閉変化の際に、該断路器パレット条件の閉変化に基づく前記切替信号の変化を所定時間保留し、前記所定時間中に、前記第１〜第３の異常ＬＳ接続検出信号に基づき異常なパレット条件変化を検出した場合、前記断路器パレット条件を補正して前記切替信号として出力することを特徴とする請求項１に記載の母線保護継電器。
【請求項３】
前記断路器監視制御回路は、断路器パレット条件が閉変化の際に、閉変化した一方の母線側が選択されかつ他方の母線側が選択されない前記切替信号を即座に出力し、その後、前記第１〜第３の異常ＬＳ接続検出信号に基づき異常なパレット条件変化を検出した場合、前記閉変化の直前の状態に前記切替信号を戻すことを特徴とする請求項１に記載の母線保護継電器。
【請求項４】
各回線電流が所定値以上であることを検出する回線電流検出器を更に備え、
前記断路器監視制御回路は、前記パレット条件の開変化に基づき、同一回線における第１母線側断路器及び第２母線側断路器の同時の開を検出したとき、当該回線に対応する回線電流検出器から検出信号が出力されている場合は、パレット接点異常による誤検出であると判断し、開変化した母線側が選択されるよう前記断路器パレット条件を補正して前記切替信号として出力することを特徴とする請求項１〜３の何れか一つに記載の母線保護継電器。
【請求項５】
前記断路器監視制御回路は、回線電流検出器が、継続して検出信号が出力している場合のみ前記断路器パレット条件を補正して前記切替信号として出力することを特徴とする請求項４に記載の母線保護継電器。
【請求項６】
各回線電流が所定値以上であることを検出する回線電流検出器を更に備え、
前記断路器監視制御回路は、前記断路器パレット条件と、前記第１〜第３の異常ＬＳ接続検出信号と、各回線電流検出器の検出信号に基づいて、断路器パレット条件が変化しない状態での断路器パレット条件の異常を検出した場合、前記断路器パレット条件を補正して前記切替信号として出力することを特徴とする請求項１〜５の何れか一つに記載の母線保護継電器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、断路器の補助（パレット）接点信号（パレット条件）を取り込んで母線保護演算を実行する２重母線構成保護用の母線保護継電器に関し、さらに詳しくはパレット接点信号の異常による誤った母線保護を防止するためのパレット条件の監視制御に関するものである。
【背景技術】
【０００２】
変電所などにおいて、複数の送電線（回線）は、夫々断路器を介して２重母線（甲母線、乙母線）に接続されており、１つの回線と２重母線間には、甲母線用の断路器および乙母線用の断路器が設けられている。また、各回線には、遮断器が設けられている。ある回線が甲母線に電気的に接続される場合は、甲母線用の断路器が閉路し、乙母線用の断路器が開路される。一方、母線保護継電器のトリップ回路では、断路器の開閉状態を示す断路器条件を取込み、事故母線に接続する回線のみの遮断器に遮断指令を与えている。断路器条件が不良のときは、事故母線に接続する回線の判別ができず、トリップ不良となるので、各断路器を監視するシステムを設け、断路器条件が不良のときは、２重母線全体を一括保護する機能への切替えや、警報を出すようにしている。
【０００３】
特許文献１に示される断路器監視回路においては、１つの回線当たり、甲母線側の断路器のパレット接点をａ接点およびｂ接点で構成するとともに、乙母線側の断路器のパレット接点をａ接点およびｂ接点で構成し、２個のパレット接点（ａ、ｂ接点）の動作に矛盾がないことを監視するような回路構成を採用している。このように、特許文献１では、１断路器当たり２つのパレット接点（ａ、ｂ接点）を設けるようにしており、これら２つパレット接点（ａ、ｂ接点）からの信号が断路器パレット条件として母線保護継電器に入力される。なお、パレット接点がａ接点の場合は、断路器のメイン接点とパレット接点とは同じ動作、即ちメイン接点が閉のときにパレット接点も閉路となる。パレット接点がｂ接点の場合は、断路器のメイン接点とパレット接点とは逆の動作、即ちメイン接点が閉のときにパレット接点は開路となる。
【０００４】
【特許文献１】特開平１１−２６２１６６号公報（図１２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示される従来方式では、１断路器当たり２つのパレット接点の信号を断路器パレット条件として、母線保護継電器内に取り込む必要があるため、それらのパレット条件を取り込む保護継電器内の入力回路（ＤＩ回路（digital input）)が１断路器当り２回路必要となる。そのために、特に断路器により切替が必要な回線数が多い母線保護継電器の場合にはＤＩ回路数が数１０回路以上にもなりコスト的、ハード量的にも大きな要素となり、低コスト化、小型化に問題となる。
【０００６】
本発明は、上記に鑑みてなされたものであって、信頼性のある断路器パレット条件の監視をなし得るとともに、断路器パレット条件として例えばａ接点からの信号だけを取り込んで１断路器当りの入力回路の点数を１回路に半減することができ、低コスト、小型化可能な母線保護継電器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、母線連絡遮断器を介して接続された第１及び第２の母線と、遮断器が夫々設けられた複数の回線と、各回線を第１母線に接続する複数の第１母線側断路器および各回線を第２母線に接続する複数の第２母線側断路器を有する断路器とを含む系統構成の母線保護を行う母線保護継電器において、前記各断路器のａ接点およびｂ接点のうちの何れかのパレット接点信号を断路器パレット条件として入力する第１の入力回路と、全ての回線電流と、第１および第２母線側で検出した第１および第２の母線連絡電流とが入力される第２の入力回路と、第２の入力回路から出力される全ての回線電流に基づき前記各遮断器を制御するために第１および第２母線領域を包含する一括領域における母線保護演算を行うとともに、全ての回線電流に基づき異常な断路器接続を検出して第１の異常ＬＳ接続検出信号を出力する一括母線保護演算部と、第１母線に接続される側の回線電流および第２の母線連絡電流に基づき前記遮断器を制御するために第１母線側領域における母線保護演算を行うとともに、入力される各電流に基づき異常な断路器接続を検出して第２の異常ＬＳ接続検出信号を出力する第１母線保護演算部と、第２母線に接続される側の回線電流および第１の母線連絡電流に基づき前記遮断器を制御するために第２母線側領域における母線保護演算を行うとともに、入力される各電流に基づき異常な断路器接続を検出して第３の異常ＬＳ接続検出信号を出力する第２母線保護演算部と、前記断路器パレット条件および前記第１〜第３の異常ＬＳ接続検出信号に基づき第２の入力回路から出力される各回線電流を前記第１および第２の母線保護演算部へ出力するか否かを切替えるための複数の切替信号を出力するとともに、断路器パレット条件が閉変化時に、第１〜第３の異常ＬＳ接続検出信号に基づき異常なパレット条件変化を検出した場合、前記断路器パレット条件を補正して前記切替信号として出力する断路器監視制御回路と、前記切替信号に基づき第２の入力回路から出力される各回線電流を前記第１および第２の母線保護演算部へ出力するか否かを切替えるため切替動作を行う回線切替回路とを備えることを特徴とする。
【発明の効果】
【０００８】
この発明によれば、断路器パレット条件の他に母線保護演算のための各回線電流の差電流を用いた第１〜第３の異常ＬＳ接続検出信号に基づき第１母線および第２母線の各保護演算のために入力する回線電流を選択切替えするための切替信号を生成するようにしているので、信頼性の高い断路器パレット条件の監視をなし得るとともに、断路器パレット条件の入力回路点数を１断路器当り１回路に削減でき、コスト低減、小型化できる効果がある。また、断路器パレット条件が閉変化時に、第１〜第３の異常ＬＳ接続検出信号に基づき異常なパレット条件変化を検出した場合、断路器パレット条件を補正して切替信号として出力するようにしているので、誤ったパレット条件の変化に関係なく母線保護を継続することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明にかかる母線保護継電器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は、本発明にかかる母線保護継電器を適用する系統構成を示す図である。この系統構成においては、母線連絡遮断器（ＣＢ）３０で連絡された＃１Ｂｕｓ(第１母線)１０、＃２Ｂｕｓ(第２母線)２０からなる２重母線構成を採用している。この２重母線には、第１回線Ｌ１〜第Ｎ回線ＬＮからなる複数の送電線が接続されている。各回線Ｌ１〜ＬＮには、遮断器ＣＢ１〜ＣＢＮが設けられており、これら遮断器ＣＢ１〜ＣＢＮは、母線側故障発生時に回線側を分離する、或いは回線側故障発生時に接続母線と切り離すために設置されている。
【００１１】
第１回線Ｌ１は、断路器１ＬＳ１を介して第１母線１０と接続され、断路器１ＬＳ２を介して第２母線２０と接続されている。第２回線Ｌ２は、断路器２ＬＳ１を介して第１母線１０と接続され、断路器２ＬＳ２を介して第２母線２０と接続されている。第３回線Ｌ３は、断路器３ＬＳ１を介して第１母線１０と接続され、断路器３ＬＳ２を介して第２母線２０と接続されている。第Ｎ回線ＬＮは、断路器ＮＬＳ１を介して第１母線１０と接続され、断路器ＮＬＳ２を介して第２母線２０と接続されている。各断路器１ＬＳ１、１ＬＳ２、２ＬＳ１、２ＬＳ２、…、ＮＬＳ１、ＮＬＳ２は、ユーザ側の制御によって適宜開閉される。
【００１２】
各回線Ｌ１〜ＬＮには、各回線の電流Ｉ１〜ＩＮを検出するための電流変成器ＣＴ１〜ＣＴＮが設けられている。また、母線連絡遮断器３０の第２母線２０側には、第１母線１０側領域に事故が発生した場合の母線連絡電流ＩＢ１を検出するための電流変成器ＣＴＢ１が配設され、母線連絡遮断器３０第１母線１０側には、第２母線２０側領域に事故が発生した場合の母線連絡電流ＩＢ２を検出するための電流変成器ＣＴＢ２が配設されている。第１母線側領域とは、第１母線１０および第１母線１０側の断路器１ＬＳ１〜ＮＬＳ１を含む設備を云う。第２母線側領域とは、第２母線２０および第２母線２０側の断路器１ＬＳ２〜ＮＬＳ２を含む設備を云う。
【００１３】
図２は母線保護継電器１の構成を示すブロック図である。母線保護継電器１は、電流変成器ＣＴ１〜ＣＴＮ、ＣＴＢ１，ＣＴＢ２からの各回線電流Ｉ１、Ｉ２、…、ＩＮと、母線連絡電流ＩＢ１，ＩＢ２を取り込み、また各回線Ｌ１〜ＬＮに接続される第１母線１０側の断路器１ＬＳ１〜ＮＬＳ１、第２母線２０側の断路器１ＬＳ２〜ＮＬＳ２それぞれについての各１つのパレット接点（ａ接点またはｂ接点のいずれか一方）からの信号をＬＳパレット条件として取込み、これらの入力信号に基づき第１母線１０の保護、第２母線２０の保護、そして両母線１０、２０を包含する領域の一括保護機能を有し、第１母線１０あるいは第２母線２０の故障を検出し、故障箇所を切り離す機能をもつ。
【００１４】
母線保護継電器１は、データ変換器２、パレット条件入力回路３、回線切替回路４，保護演算回路５、出力回路６、およびＬＳ監視制御回路７を備えている。データ変換器２は、入力される各回線電流Ｉ１〜ＩＮ、および母線連絡電流ＩＢ１，ＩＢ２をアナログ・デジタル変換し、デジタル回線電流データ（以下、回線電流データと略す）として出力する。パレット条件入力回路３は、ＤＩ（digital input）回路で構成され、各断路器１ＬＳ１〜ＮＬＳ１、１ＬＳ２〜ＮＬＳ２のａ接点信号のみで構成されるパレット接点信号をＬＳパレット条件として入力して、ＬＳ監視制御回路７に出力する。
【００１５】
回線切替回路４は、図３に示すように、各回線Ｌ１〜ＬＮに接続される断路器１ＬＳ１、１ＬＳ２、２ＬＳ１、２ＬＳ２、…、ＮＬＳ１、ＮＬＳ２に対応する個数分の切替スイッチ４１１〜４Ｎ２から構成され、各切替スイッチにおいては、ＬＳ監視制御回路７の出力に基づきデータ変換器２からの回線電流データＩ１〜ＩＮを出力するか否かを切り換える。保護演算回路５は、図３に示すように、母線連絡電流データＩＢ１，ＩＢ２と、回線切替回路４からの回線電流データＩ１〜ＩＮに基づき、第１母線側領域の保護演算と、第２母線側領域の保護演算と、第１および第２母線側を含めた一括母線保護演算とを行い、第１母線側領域が内部故障であることを示す第１母線内部故障信号ＤＯ#1busおよび第２母線側領域が内部故障であることを示す第２母線内部故障信号ＤＯ#2busを出力回路６に出力するとともに、母線連絡電流データＩＢ１，ＩＢ２と、回線切替回路４からの回線電流データＩ１〜ＩＮに基づき、各保護領域（第１母線側領域、第２母線側領域、第１および第２母線側を含めた一括領域）における異常なパレット接点の接続などの異常なＬＳ接続を判定し、３つの異常ＬＳ接続検出信号をＬＳ監視制御回路７に出力する。出力回路６は、ＤＯ（digital output）回路で構成され、第１母線内部故障信号ＤＯ#1busおよび第２母線内部故障信号ＤＯ#2busを入力し、その信号により夫々のＢｕｓを切り離すトリップ信号を遮断器へ出力する。
【００１６】
ＬＳ監視制御回路７は、パレット条件入力回路３を介して入力されるＬＳパレット条件と、保護演算回路５から出力される３つの異常ＬＳ接続検出信号に基づき回線切替回路の各切替スイッチをオンオフ制御する切替信号（第１母線選択信号ＳＬ#1bus,第２母線選択信号ＳＬ#2bus）を出力する。
【００１７】
図３は回線切替回路４および保護演算回路５の内部構成を示すものである。回線切替回路４には、データ変換器２でデジタル変換した回線電流データＩ１〜ＩＮが入力される。回線切替回路４は、断路器１ＬＳ１、１ＬＳ２、〜、ＮＬＳ１、ＮＬＳ２に対応する個数分の切替スイッチ４１１、４１２、〜４Ｎ１、４Ｎ２から構成されており、各切替スイッチ４１１〜４Ｎ２は、ＬＳ監視制御回路７からの切替信号に基づいてオンオフされる。切替スイッチ４１１は、第１母線１０側の断路器１ＬＳ１に対応するもので、回線電流データＩ１が入力される。切替スイッチ４１２は、第２母線２０側の断路器１ＬＳ２に対応するもので、回線電流データＩ１が入力される。切替スイッチ４２１は、第１母線１０側の断路器２ＬＳ１に対応するもので、回線電流データＩ２が入力される。切替スイッチ４２２は、第２母線２０側の断路器２ＬＳ２に対応するもので、回線電流データＩ２が入力される。切替スイッチ４Ｎ１は、第１母線１０側の断路器ＮＬＳ１に対応するもので、回線電流データＩＮが入力される。切替スイッチ４Ｎ２は、第２母線２０側の断路器ＮＬＳ２に対応するもので、回線電流データＩＮが入力される。これら切替スイッチ４１１〜４Ｎ２は、機器正常時は、ＬＳ監視制御回路７からの切替信号によって、対応する断路器の閉開に対応してオンオフされる。
【００１８】
保護演算回路５は、一括母線保護演算回路５１と、第１母線保護演算回路５２、第２母線保護演算回路５３を備える。一括母線保護演算回路５１は、母線連絡電流データＩＢ１，ＩＢ２を除く全ての回線電流データＩ１〜ＩＮを入力とし、第１母線１０側および第２母線２０側の双方を保護領域とする一括保護演算を実行する。第１母線保護演算回路５２は、母線連絡電流データＩＢ１と、切替スイッチ４１１、４２１、…、４Ｎ１を経由することにより第１母線１０側の断路器１ＬＳ１〜ＮＬＳ１のパレット接点のうちの閉のパレット接点に対応する回線電流データとを入力とし、第１母線１０側領域を保護領域とする所定の保護演算を実行する。第２母線保護演算回路５３は、母線連絡電流ＩＢ２と、切替スイッチ４１２、４２２、…、４Ｎ２を経由することにより第２母線１０側の断路器１ＬＳ２〜ＮＬＳ２のパレット接点のうちの閉のパレット接点に対応する回線電流データを入力とし、第２母線２０側領域を保護領域とする所定の保護演算を実行する。
【００１９】
一括母線保護演算回路５１では、取り込んだ全回線電流データＩ１〜ＩＮを下式（１）に従ってベクトル加算することで、差電流Ｉｄｃを求め、さらにこの差電流Ｉｄｃの実効値Ｉｄｃrmsを演算する。また、一括母線保護演算回路５１では、抑制電流Ｉｒｃの実効値Ｉｒｃrmsを下式（２）に従って求める。なお、（２）式は、各回線電流Ｉ１，Ｉ２，…,ＩＮの実効値Ｉ１rms，Ｉ２rms，…,ＩＮrmsの最大値を選択することを示している。
Ｉｄｃ＝Ｉ１＋Ｉ２＋…＋ＩＮ      …（１）
Ｉｒｃrms＝ＭＡＸ（Ｉ１rms，Ｉ２rms，…,ＩＮrms）…（２）
【００２０】
そして、一括母線保護演算回路５１では、
Ｉｄｃrms≧Ｋ１、でかつ
Ｉｄｃrms≧ρｃ・Ｉｒｃrms
Ｋ１：設定値、ρｃ：比率設定値
の関係が成立したときに、保護領域（第１母線１０側および第２母線２０側の双方）内の事故であると判定し、トリップ指令ＴＰｔを発生する。
【００２１】
また、一括母線保護演算回路５１では、
Ｉｄｃrms≧Ｋ２      （Ｋ２＜Ｋ１）
の関係が定常状態下で成立したときに、保護領域内において、異常なパレット接点の接続などの異常なＬＳ接続が発生したと判定し、異常ＬＳ接続検出信号Ｉdc>を出力する。
【００２２】
つぎに、第１母線保護演算回路５２では、母線連絡電流データＩＢ１と、第１母線１０側に接続された各回線電流データを下式（３）式のようにベクトル加算することで、差電流Ｉｄ１を求め、さらにこの差電流Ｉｄ１の実効値Ｉｄ１rmsを演算する。また、第１母線保護演算回路５２では、抑制電流Ｉｒ１の実効値Ｉｒ１rmsを下式（４）に従って求める。下式（３）（４）では、回線電流データＩ１、Ｉ２に対応する回線のみが第１母線に接続されているとする。
Ｉｄ１＝ＩＢ１＋Ｉ１＋Ｉ２                  …（３）
Ｉｒ１rms＝ＭＡＸ（ＩＢ１，Ｉ１rms，Ｉ２rms）…（４）
【００２３】
そして、第１母線保護演算回路５２では、
Ｉｄ１rms≧Ｋ３、でかつ
Ｉｄ１rms≧ρ１・Ｉｒ１rms
Ｋ３：設定値、ρ１：比率設定値
の関係が成立したときに、保護領域（第１母線１０側）内の事故であると判定し、トリップ指令ＴＰ１を発生する。また、第１母線保護演算回路５２では、
Ｉｄ１rms≧Ｋ４      （Ｋ３＜Ｋ４）
の関係が定常状態下で成立したときに、第１母線１０側において、異常なパレット接点の接続などの異常なＬＳ接続が発生したと判定し、異常ＬＳ接続検出信号Ｉd1>を出力する。
【００２４】
第２母線保護演算回路５３では、母線連絡電流データＩＢ２と、第２母線２０側に接続された回線電流を下式（５）式のようにベクトル加算することで、差電流Ｉｄ２を求め、さらにこの差電流Ｉｄ２の実効値Ｉｄ２rmsを演算する。また、第２母線保護演算回路５３では、抑制電流Ｉｒ２の実効値Ｉｒ２rmsを下式（６）に従って求める。下式（５）（６）では、回線電流Ｉ１、Ｉ２を除く回線電流Ｉ３、Ｉ４、〜、ＩＮに対応する回線のみが第１母線に接続されているとする。
Ｉｄ２＝ＩＢ２＋Ｉ３＋Ｉ４＋…＋ＩＮ        …（５）
Ｉｒ２rms＝ＭＡＸ（ＩＢ２，Ｉ３rms，Ｉ４rms，…,ＩＮrms）…（６）
【００２５】
そして、第２母線保護演算回路５３では、
Ｉｄ２rms≧Ｋ５、でかつ
Ｉｄ２rms≧ρ２・Ｉｒ２rms
Ｋ５：設定値、ρ２：比率設定値
の関係が成立したときに、保護領域（第２母線２０側）内の事故であると判定し、トリップ指令ＴＰ２を発生する。また、第２母線保護演算回路５３では、
Ｉｄ２rms≧Ｋ６      （Ｋ５＜Ｋ６）
の関係が定常状態下で成立したときに、第２母線２０側において、異常なパレット接点の接続などの異常なＬＳ接続が発生したと判定し、異常ＬＳ接続検出信号Ｉd2>を出力する。
【００２６】
ＡＮＤ回路５４は、一括母線保護演算回路５１からのトリップ指令ＴＰｔと、第１母線保護演算回路５２からのトリップ指令ＴＰ１との論理積をとって、第１母線内部故障信号ＤＯ#1busを出力する。この第１母線内部故障信号ＤＯ#1busは、第１母線側が内部故障であるときにオンになり、この信号によって第１母線１０に接続されている回線の遮断器ＣＢと母線連絡遮断器３０が開制御される。
【００２７】
ＡＮＤ回路５５は、一括母線保護演算回路５１からのトリップ指令ＴＰｔと、第２母線保護演算回路５２からのトリップ指令ＴＰ２との論理積をとって、第２母線内部故障信号ＤＯ#2busを出力する。この第２母線内部故障信号ＤＯ#2busは、第２母線側が内部故障であるときにオンになり、この信号によって第２母線２０に接続されている回線の遮断器ＣＢと母線連絡遮断器３０が開制御される。
【００２８】
ここで、一括母線保護演算回路５１は、断路器のＬＳ条件に関係なく、全ての回線電流データＩ１〜ＩＮを取り込んだ保護演算であるのでＬＳ異常でも誤出力しない特長を有している。
【００２９】
図４は、実施の形態１におけるＬＳ監視制御回路７の内部構成例を示すものである。この図４に示す構成はある１つの回線に対応する内部構成を示しており、ＬＳ監視制御回路７には、図４と同様の構成が複数の回線に対応して複数個存在している。ＬＳ１ａ信号は、ある１つの回線の第１母線側の断路器の一方のパレット接点（ａ接点）からの入力信号であり、ＬＳ２ａ信号は、同じ回線の第２母線側の断路器の一方のパレット接点（ａ接点）からの入力信号である。なお、断路器のパレットｂ接点からの信号を入力する場合は、その逆信号を使用することで対応できる。
【００３０】
このＬＳ監視制御回路７は、Ｔ１時限の信号遅延を行うディレイ回路Ａ０６，Ａ０７と、Ｔ２時間のワンショットパルスを発生するワンショット回路Ａ０８，Ａ０９と、２信号の論理積をとるＡＮＤ回路Ａ１０，Ａ１１，Ａ１２と、２信号の論理和をとるＯＲ回路Ａ１３と、３信号の論理積をとるＡＮＤ回路Ａ１４，Ａ２０と、２信号の論理積をとるＡＮＤ回路Ａ１５，Ａ１７と、信号反転を行うＮＯＴ回路Ａ１９と、Ｔ３時限の信号遅延を行うディレイ回路Ａ２１と、セットリセット型のフリップフロップＡ１６，Ａ１８，Ａ２２と、Ｔ４時限の信号遅延を行うディレイ回路Ａ２３と、２信号の論理積をとるＡＮＤ回路Ａ２５，Ａ２６と、２信号の論理和をとるＯＲ回路Ａ２７と、２信号の論理積をとるＡＮＤ回路Ａ２８とを備える。なお、図中で、ＡＮＤ回路入力にある〇記号は、その信号のＮＯＴ（反転信号）との論理積を示す。
【００３１】
ディレイ回路Ａ０６，Ａ０７は、それぞれ、第１母線用のパレット接点信号ＬＳ１ａ信号，第２母線用のパレット接点信号ＬＳ２ａ信号の立ち上がり（閉変化）があると、その立ち上がりを所定の時間Ｔ１遅延させて出力する。なお、ディレイ回路Ａ０６，Ａ０７は、ＬＳ１ａ信号，ＬＳ２ａ信号の立ち下がり（開変化）のときは、その立ち下がりを遅延させることなく出力する。ディレイ回路Ａ０６，Ａ０７の遅延時間Ｔ１は、ＡＮＤ回路Ａ２５，Ａ２６，Ａ２８の反転入力側に入力されるべき信号の元となる異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>が、ＬＳ１ａ信号，ＬＳ２ａ信号に比べ遅延するので、その遅延分を考慮して時間を設定する。Ｔ１としては、例えば２００msec以上に設定する。
【００３２】
ワンショット回路Ａ０８は、ＬＳ１ａ信号の立ち上がりを検出し、この検出後所定の時間幅Ｔ２のワンショットパルスを発生させる。ワンショット回路Ａ０９は、ＬＳ２ａ信号の立ち上がりを検出し、この検出後所定の時間幅Ｔ２のワンショットパルスを発生させる。このパルス幅Ｔ２としては、ＡＮＤ回路Ａ１５，Ａ１７の一方の入力側に入力される信号の元となる異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>が、ＬＳ１ａ信号，ＬＳ２ａ信号に比べ遅延するので、その遅延分を考慮して時間を設定する。Ｔ２は、１００msec以上に設定し、Ｔ１＞Ｔ２である。
【００３３】
ＡＮＤ回路Ａ１０には、ＬＳ１ａ信号，ＬＳ２ａ信号が入力され、ＡＮＤ回路Ａ１０は、同一回線の第１母線側の断路器と第２母線側の断路器の双方が閉状態となって、同一回線が第１母線１０および第２母線の双方に接続される断路器ブリッジ状態（以下、ＬＳブリッジという）を検出する。ＡＮＤ回路Ａ１１には、ワンショット回路Ａ０８の出力と、ＡＮＤ回路Ａ１０の出力が入力され、ＡＮＤ回路Ａ１１は、ＬＳブリッジが第１母線１０側のパレット接点信号ＬＳ１ａ信号の立ち上がりによって発生したときに、時間幅Ｔ２のパルス信号を出力する。ＡＮＤ回路Ａ１２には、ワンショット回路Ａ０９の出力と、ＡＮＤ回路Ａ１０の出力が入力され、ＡＮＤ回路Ａ１２は、ＬＳブリッジが第２母線２０側のパレット接点信号ＬＳ２ａ信号の立ち上がりによって発生したときに、時間幅Ｔ２のパルス信号を出力する。
【００３４】
ＯＲ回路Ａ１３は、第１母線側の異常ＬＳ接続検出信号Ｉd1>、第２母線側の異常ＬＳ接続検出信号Ｉd2>の何れかが‘１’のときに、出力を‘１’とする。ＡＮＤ回路Ａ１４は、ＡＮＤ回路Ａ１０によってＬＳブリッジが検出されたときに、３つの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>のいずれも出力されていないときに、その出力を‘１’とするものであり、これによって断路器のメイン接点は正常であるが、断路器のパレット接点が何らかの原因によって誤って閉となるような異常を検出する。また、ＡＮＤ回路Ａ２０は、ＡＮＤ回路Ａ１０によってＬＳブリッジが検出されたときに、異常ＬＳ接続検出信号Ｉdc>が出力されておらず、かつＩd1>、Ｉd2>のいずれかが出力されているときに、その出力を‘１’とするものであり、これによって、実際に同一回線の第１母線側の断路器のメイン接点と第２母線側の断路器のメイン接点の双方が閉状態となるＬＳブリッジを正しく検出する。すなわち、Ｉdc>が‘０’で、Ｉd1>またはＩd2>が‘１’の状態は、断路器ＬＳのメイン接点の変化が実際に発生したときにのみ発生する。ディレイ回路Ａ２１は、ＡＮＤ回路Ａ２１の出力が入力され、入力が‘１’になってから所定時間Ｔ３以上‘１’の継続入力の場合に、出力が‘１’になる回路である。ディレイ回路Ａ２１は、図５に示す通常のＬＳ切替時に発生するＡＮＤ回路Ａ２０の出力を無視するための遅延を行うので、Ｔ３は例えば１００msec以上に設定する。Ｔ１＞Ｔ３に設定する。また、ディレイ回路Ａ２３は、ＡＮＤ回路Ａ１０でＬＳブリッジを検出した際には、この検出時点からＴ４時間後にＬＳブリッジ警報を出力する。Ｔ４は例えば１０秒程度に設定する。
【００３５】
つぎに、図５を参照して、断路器の正常切替時のＬＳ監視制御回路７の動作を説明する。当該回線の第１母線側の断路器のメイン接点が閉状態を維持し当該回線が第１母線１０側に接続されているＬＳ１ａ信号が‘１’の状態で、時刻ｔ０において、当該回線の第２母線側の断路器のメイン接点が閉となり、ＬＳ２ａ信号が‘１’に立ち上がる、ＬＳブリッジが発生したとする。これにより、時刻ｔ０において、ワンショット回路Ａ０９から時間幅Ｔ２のワンショットパルスが発生され、またＡＮＤ回路Ａ１０出力が‘１’になり、さらにＡＮＤ回路Ａ１２の出力が‘１’になる。この時点ｔ０には、３つの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>はいずれも‘０’であるので、ＡＮＤ回路Ａ１４の出力も‘１’になる。したがって、ＡＮＤ回路Ａ１７の論理積条件が成立し、フリップフロップＡ１８の出力は、時刻ｔ０において、‘１’に立ち上がる。また、このＬＳブリッジにより、第１母線保護演算回路５１または５２から、異常ＬＳ接続検出信号Ｉd1>またはＩd2>が、少し遅れて、出力される。これにより、時刻ｔ１において、ＯＲ回路Ａ１３の出力が‘１’になり、ＡＮＤ回路Ａ２０の出力も‘１’になるが、正常なＬＳ切替動作では、ＯＲ回路Ａ１３の出力は、後述するように、ディレイ回路Ａ２１の遅延時間Ｔ３より前に‘０’に立ち下がるので、フリップフロップＡ２２がセットされることはない。
【００３６】
時刻ｔ２において、当該回線の第１母線側の断路器のメイン接点が開となって当該回線が第１母線１０側から切断されると、これに対応してＬＳ１ａ信号が時刻ｔ２に‘０’となる。これにより、ＯＲ回路Ａ２７から出力される切替信号としての第１母線選択信号ＳＬ#1busは、時刻ｔ２に‘０’となり、回線切替回路４内の切替スイッチのうち当該回線に対応し第１母線側に対応する切替スイッチはオフにされ、当該回線電流データは第１母線保護演算回路５２には、以後入力されなくなる。また、ＬＳ１ａ信号が時刻ｔ２に‘０’となることにより、ＡＮＤ回路Ａ１０の出力は、時刻ｔ２に‘０’となって、ＮＯＴ回路Ａ１９の出力が‘１’となり、フリップフロップＡ１８の出力は、時刻ｔ２に、リセットされる。
【００３７】
ＬＳブリッジが解消されたので、異常ＬＳ接続検出信号Ｉd1>またはＩd2>が、少し遅れて、‘０’になる。一方、時刻ｔ０で、ＬＳ２ａ信号が‘１’になった時点からＴ１時間だけおくれたｔ３時点で、ディレイ回路Ａ０７の出力が‘１’に立ち上がり、これによりＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ３に‘１’となり、回線切替回路４内の切替スイッチのうち当該回線に対応し第２母線側に対応する切替スイッチはオンにされ、当該回線電流データは第２母線保護演算回路５２に、以後入力されるようになる。なお、ＡＮＤ回路Ａ１０でＬＳブリッジを検出した時点ｔ０からＬＳブリッジ継続時間がＴ４時間より長い場合に、Ｔ４時間後に、ディレイ回路Ａ２３からＬＳブリッジ警報が出力されるので、正常ＬＳ切替時に警報出力しないようにＴ４を長く設定する。
【００３８】
つぎに、図６を参照して、断路器のパレット接点異常時のＬＳ監視制御回路７の動作を説明する。この場合は、最初に第１母線１０に当該回線が接続されている（即ち、ＬＳ１ａ信号が閉（'１'）かつＬＳ２ａ信号が開（‘０'））状態で、第２母線２０側の断路器のメイン接点はそのままで、時刻ｔ０にそのパレット接点が誤って閉（‘１'）となった場合を想定する。したがって、時刻ｔ０にＬＳ２ａ信号が'１'に立ち上がり、ＬＳブリッジが発生する。これにより、時刻ｔ０において、ワンショット回路Ａ０９から時間幅Ｔ２のワンショットパルスが発生され、またＡＮＤ回路Ａ１０出力が‘１’になり、さらにＡＮＤ回路Ａ１２の出力が‘１’になる。この時点ｔ０には、３つの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>はいずれも‘０’であるので、ＡＮＤ回路Ａ１４の出力も‘１’になる。したがって、ＡＮＤ回路Ａ１７の論理積条件が成立し、フリップフロップＡ１８の出力は、時刻ｔ０において、‘１’に立ち上がる。
【００３９】
ここで、この場合のＬＳブリッジ検出は、パレット接点異常による誤検出であるので、第１母線保護演算回路５２あるいは第２母線保護演算回路５３からは、異常ＬＳ接続検出信号Ｉd1>あるいは異常ＬＳ接続検出信号Ｉd2>が出力されることはない。また、これ以降パレット接点異常が回復されるまで、ＡＮＤ回路Ａ１０はＬＳブリッジを検出し続けるので、時刻ｔ０からディレイ回路Ａ０７の遅延時間Ｔ１を経過するまでに、フリップフロップＡ１８の出力がＮＯＴ回路Ａ１９の出力によってリセットされることはない。したがって、時刻ｔ０からＴ１時間だけおくれたｔ３時点で、ディレイ回路Ａ０７の出力は‘１’に立ち上がるが、フリップフロップＡ１８の出力は‘１’を出力し続けているので、ＡＮＤ回路Ａ２６の論理積条件が成立せず、これによりＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busが‘１’に立ち上がることはない。この結果、回線切替回路４内の切替スイッチのうち当該回線に対応し第２母線側に対応する切替スイッチがオンにされることはなく、パレット接点異常による誤った保護演算を防止することができる。なお、ＡＮＤ回路Ａ１０でＬＳブリッジを検出した時点ｔ０からＴ４時間後に、ディレイ回路Ａ２３からＬＳブリッジ警報が出力される。
【００４０】
このように、パレット接点異常が発生した場合、ＡＮＤ回路Ａ１０によって、第１母線および第２母線の両母線がブリッジしたと誤認識するが、この場合、一括母線保護演算回路５１、第１母線保護演算回路５２、第２母線保護演算回路５３からの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>を用いた論理によって誤認識を検出して誤った保護演算を防止して、不要な母線切替が生じないようにしている。
【００４１】
つぎに、図７を参照して、パレット接点は異常ではないが、第１母線および第２母線の両母線のブリッジが実際に発生したときのＬＳ監視制御回路７の動作を説明する。当該回線の第１母線側の断路器のメイン接点が閉状態を維持し当該回線が第１母線１０側に接続されているＬＳ１ａ信号が‘１’の状態で、時刻ｔ０において、当該回線の第２母線側の断路器のメイン接点が閉となり、ＬＳ２ａ信号が‘１’に立ち上がる、ＬＳブリッジが発生したとする。これにより、時刻ｔ０において、ワンショット回路Ａ０９から時間幅Ｔ２のワンショットパルスが発生され、またＡＮＤ回路Ａ１０出力が‘１’になり、さらにＡＮＤ回路Ａ１２の出力が‘１’になる。この時点ｔ０には、３つの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>はいずれも‘０’であるので、ＡＮＤ回路Ａ１４の出力も‘１’になる。したがって、ＡＮＤ回路Ａ１７の論理積条件が成立し、フリップフロップＡ１８の出力は、時刻ｔ０において、‘１’に立ち上がる。また、このＬＳブリッジにより、第１母線保護演算回路５１または５２から、異常ＬＳ接続検出信号Ｉd1>またはＩd2>が、少し遅れて、出力される。これにより、時刻ｔ１において、ＯＲ回路Ａ１３の出力が‘１’になり、ＡＮＤ回路Ａ２０の出力も‘１’になるが、ＡＮＤ回路Ａ２０の出力はディレイ回路Ａ２１により時間Ｔ３だけ遅延されているので、この時点ｔ１においては、フリップフロップＡ２２はセットされない。
【００４２】
この場合は、真のＬＳブリッジであるので、ＯＲ回路Ａ１３の出力が‘１’になって、ＡＮＤ回路Ａ２０が‘１’になる状態は、時刻ｔ１からＴ３時間だけおくれたｔ２時点まで継続されるので、時刻ｔ２において、ディレイ回路Ａ２１の出力は‘１’に立ち上がり、この時刻ｔ２にフリップフロップＡ２２の出力は‘１’に立ち上がる。そして、このフリップフロップＡ２２の出力の立ち上がりにより、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ２において、ＬＳ条件に関係なく、強制的に‘１’になり（この回線の場合は結果的に‘１’状態を維持している）、また、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ２において、強制的に‘０’になる（この回線の場合は結果的に‘０’状態を維持している）。なお、時刻ｔ０におけるＬＳ２ａ信号の立ち上がりにより、ディレイ回路Ａ０７の出力は、ｔ０からＴ１時間経過後の時点ｔ３に‘１’に立ち上がるが、それ以前に、フリップフロップＡ２２の出力の立ち上がっているので、ＡＮＤ回路Ａ２８の動作により、第２母線選択信号ＳＬ#2busは時点ｔ３以降も‘１’に立ち上がることはない。また、このような真のＬＳブリッジの際には、全回線についての第１母線選択信号ＳＬ#1busが‘１’になり、第２母線選択信号ＳＬ#2busが‘０’になるので、これにより異常ＬＳ接続検出信号Ｉd1>またはＩd2>が時点ｔ２より少し遅れて‘０’になる。また、ＡＮＤ回路Ａ１０でＬＳブリッジを検出した時点ｔ０からＴ４時間後に、ディレイ回路Ａ２３からＬＳブリッジ警報が出力される。
【００４３】
このように、真のＬＳブリッジの際には、ＬＳブリッジ検出後Ｔ３時限後に、ＬＳ条件による回線切替回路４内の各回線の切替スイッチを例えば第１母線側に接続させて保護継続できるように構成している。
【００４４】
このように、実施の形態１の母線保護継電器においては、断路器パレット条件の他に、一括母線保護演算回路５１、第１母線保護演算回路５２、第２母線保護演算回路５３で演算した差電流Ｉｄｃ,Ｉｄ１,Ｉｄ２を用いて検出した異常ＬＳ接続検出信号Ｉdc>,Ｉd1>,Ｉd2>を用いて、第１母線保護演算回路５２、第２母線保護演算回路５３に入力する回線電流Ｉ１〜ＩＮを選択切替えするための切替信号（第１,第２第２母線選択信号ＳＬ#1bus,ＳＬ#2bus）を生成しているので、信頼性の高い断路器パレット条件の監視をなし得るとともに、断路器パレット条件の入力回路点数を１断路器当り１回路（ａ接点かｂ接点の何れか）に削減でき、コスト低減、小型化できる効果がある。また、断路器パレット条件が閉変化した際に、該断路器パレット条件の閉変化に基づく切替信号（第１,第２第２母線選択信号ＳＬ#1bus,ＳＬ#2bus）の変化を所定時間Ｔ１保留し、前記所定時間Ｔ１中に、Ｉd>、Ｉd1>、Ｉd2>の変化なしの場合、断路器のメイン接点には変化なしと判定し、パレット条件の異常と判定して、パレット条件の閉変化に基づく切替信号の変化を阻止するようにしたので、ＬＳパレット異常による誤った第１母線側および第２母線側の保護演算を防止し、正しい母線保護を継続できる効果がある。
【００４５】
実施の形態２．
図８〜図１１にしたがって実施の形態２について説明する。図８は、実施の形態２のＬＳ監視制御回路７´の内部構成例を示すものである。実施の形態１では、断路器パレット接点の閉変化があった場合、ＤＩ入力条件での接続を時限Ｔ１だけ遅延させ、上記接続をＴ１時間遅延させる間に異常ＬＳ接続検出信号Ｉdc>,Ｉd1>,Ｉd2>が‘１’にならない場合には、断路器のメイン接点は変化しなかったと判断してパレット接点の変化前の状態をそのまま継続するように構成するようにしたが、実施の形態２では、ＤＩ入力からの一方の母線側の断路器のパレット接点信号が'０'から'１'に閉変化すると、遅延無く他方の母線側に対応する母線選択信号を一旦'０'にし、かつ遅延無くパレット接点信号が'０'から'１'に閉変化した母線側に対応する母線選択信号を一旦'１'にし、その際、異常ＬＳ接続検出信号Ｉdc>が未検出状態にあり、かつ異常ＬＳ接続検出信号Ｉd1>或いはＩd2>が検出状態になった場合には、その母線選択信号は誤りであったと判定して元の接続構成に戻すように構成している。
【００４６】
図８に示すＬＳ監視制御回路７´も、図４と同様、ある１つの回線に対応する内部構成を示している。図８に示す構成要素において、図４に示す構成要素と同等の機能を達成するものについては、同一符号を付している。図８において、Ｔ２時間のワンショットパルスを発生するワンショット回路Ａ０８，Ａ０９と、２信号の論理積をとるＡＮＤ回路Ａ１０，Ａ１１，Ａ１２と、２信号の論理和をとるＯＲ回路Ａ１３と、３信号の論理積をとるＡＮＤ回路Ａ２０と、信号反転を行うＮＯＴ回路Ａ１９と、Ｔ３時限の信号遅延を行うディレイ回路Ａ２１と、セットリセット型のフリップフロップＡ２２と、Ｔ４時限の信号遅延を行うディレイ回路Ａ２３と、２信号の論理和をとるＯＲ回路Ａ２７と、２信号の論理積をとるＡＮＤ回路Ａ２８とは、図４に示すものと同一機能を達成する。
【００４７】
図８に示すＬＳ監視制御回路７´においては、図４に示すディレイ回路Ａ０６，Ａ０７と、ＡＮＤ回路Ａ１４とを削除し、ＡＮＤ回路Ａ３１,Ａ３２と、ＯＲ回路Ａ３３，Ａ３４とを追加している。また、図８のＡＮＤ回路Ａ４０，Ａ４１は、図４のＡＮＤ回路Ａ２５，Ａ２６に対し、入力信号を異ならせている。また、図８のＡＮＤ回路Ａ４２，Ａ４３は、図４のＡＮＤ回路Ａ１５，Ａ１７に対し、入力信号を異ならせている。また、フリップフロップＡ４４，Ａ４６には、ＡＮＤ回路Ａ４２，Ａ４３の出力を夫々入力している。
【００４８】
ＡＮＤ回路Ａ２０には、ＬＳブリッジを検出するＡＮＤ回路Ａ１０の出力と、異常ＬＳ接続検出信号Ｉd1>、Ｉd2>が入力されるＯＲ回路Ａ１３の出力と、異常ＬＳ接続検出信号Ｉdc>の反転信号が入力されており、これにより、ＡＮＤ回路Ａ２０は、ＬＳブリッジ検出状態下で、Ｉdc>出力がなく、かつ、Ｉd1>或いはＩd2>の出力がある場合に、その出力を‘１’に立ち上げる。
【００４９】
フリップフロップＡ４４は、ＬＳブリッジが第１母線１０側のパレット接点信号ＬＳ１ａ信号の立ち上がりによって発生したときであって、異常ＬＳ接続検出信号Ｉdc>が未検出状態にありかつ異常ＬＳ接続検出信号Ｉd1>或いはＩd2>が検出状態になった場合に、その出力を‘１’に立ち上げ、ＡＮＤ回路Ａ１０によってＬＳブリッジの終了が検出されたときに、その出力を‘０’に立ち下げる。フリップフロップＡ４６は、ＬＳブリッジが第２母線２０側のパレット接点信号ＬＳ２ａ信号の立ち上がりによって発生したときであって、異常ＬＳ接続検出信号Ｉdc>が未検出状態にありかつ異常ＬＳ接続検出信号Ｉd1>或いはＩd2>が検出状態になった場合に、その出力を‘１’に立ち上げ、ＡＮＤ回路Ａ１０によってＬＳブリッジの終了が検出されたときに、その出力を‘０’に立ち下げる。
【００５０】
ＡＮＤ回路Ａ４０は、ＯＲ回路Ａ３３の反転出力が入力されることで、ＯＲ回路Ａ３３の出力が１のときに、パレット接点信号ＬＳ１ａ信号の通過を阻止する。ＯＲ回路Ａ３３の出力が‘１’になるのは、フリップフロップＡ４４の出力が‘１’になったとき、またはＡＮＤ回路Ａ３１の出力が‘１’になったときである。ＡＮＤ回路Ａ３１は、ＡＮＤ回路Ａ１２の出力と、フリップフロップＡ４６の反転出力の論理積をとっており、これにより、ＬＳブリッジが第２母線２０側のパレット接点信号ＬＳ２ａ信号の立ち上がりによって発生したときであって、フリップフロップＡ４６の出力が‘０’のときに、‘１’になる。
【００５１】
ＡＮＤ回路Ａ４１は、ＯＲ回路Ａ３４の反転出力が入力されることで、ＯＲ回路Ａ３４の出力が１のときに、パレット接点信号ＬＳ２ａ信号の通過を阻止する。ＯＲ回路Ａ３４の出力が‘１’になるのは、フリップフロップＡ４６の出力が‘１’になったとき、またはＡＮＤ回路Ａ３２の出力が‘１’になったときである。ＡＮＤ回路Ａ３２は、ＡＮＤ回路Ａ１１の出力と、フリップフロップＡ４４の反転出力の論理積をとっており、これにより、ＬＳブリッジが第１母線２０側のパレット接点信号ＬＳ１ａ信号の立ち上がりによって発生したときであって、フリップフロップＡ４４の出力が‘０’のときに、‘１’になる。
【００５２】
つぎに、図９を参照して、断路器の正常切替時のＬＳ監視制御回路７´の動作を説明する。当該回線の第１母線側の断路器のメイン接点が閉状態を維持し当該回線が第１母線１０側に接続されているＬＳ１ａ信号が‘１’の状態で、時刻ｔ０において、当該回線の第２母線側の断路器のメイン接点が閉となり、ＬＳ２ａ信号が‘１’に立ち上がり、ＬＳブリッジが発生したとする。これにより、時刻ｔ０において、ワンショット回路Ａ０９から時間幅Ｔ２のワンショットパルスが発生され、またＡＮＤ回路Ａ１０出力が‘１’になり、さらにＡＮＤ回路Ａ１２の出力が‘１’になる。時刻ｔ０には、３つの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>のいずれも‘０’であるので、ＡＮＤ回路Ａ２０の出力は‘０’のままである。したがって、ＡＮＤ回路Ａ４２、Ａ４３の論理積条件が成立せず、フリップフロップＡ４４，Ａ４６の出力は、時刻ｔ０において、‘０’のままである。
【００５３】
したがって、ＡＮＤ回路Ａ３１の出力は時刻ｔ０において、‘１’に立ち上がり、このＡＮＤ回路Ａ３１の出力が時刻ｔ０にＯＲ回路Ａ３３を経由してＡＮＤ回路Ａ４０の反転入力に入力される。この結果、時刻ｔ０において、パレット接点信号ＬＳ１ａの通過は阻止され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ０において、‘０’に立ち下がる。この結果、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ０に‘０’となる。一方、時刻ｔ０において、ＡＮＤ回路Ａ１１の出力は、‘０’のままであるので、ＡＮＤ回路Ａ３２出力も‘０’のままであり、さらに時刻ｔ０には、フリップフロップＡ４６の出力は、‘０’のままであるので、時刻ｔ０には、ＯＲ回路Ａ３４の出力も‘０’のままであり、この信号がＡＮＤ回路Ａ４１の反転入力に入力される。したがって、時刻ｔ０において、ＡＮＤ回路Ａ４１側の論理積条件は成立し、時刻ｔ０に立ち上がるパレット接点信号ＬＳ２ａは、時刻ｔ０においてそのままＡＮＤ回路Ａ４１を通過する。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ０に‘１’となる。
【００５４】
また、時刻ｔ０に発生したＬＳブリッジにより、第１母線保護演算回路５２または５３からは、異常ＬＳ接続検出信号Ｉd1>またはＩd2>が、少し遅れて、出力される。これにより、時刻ｔ１において、ＯＲ回路Ａ１３の出力が‘１’になる。したがって、時刻ｔ１において、ＡＮＤ回路Ａ２０の出力は、‘１’になり、ＡＮＤ回路Ａ４３の出力も‘１’になる。これにより、時刻ｔ１において、フリップフロップＡ４６の出力が‘１’に立ち上がり、ＡＮＤ回路３１の出力が‘０’に立ち下がり、ＯＲ回路Ａ３３の出力が‘０’に立ち下がり、ＯＲ回路Ａ３４の出力が‘１’に立ち上がる。この結果、時刻ｔ１においては、パレット接点信号ＬＳ１ａの通過は許可され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ１において、‘１’に立ち上がる。したがって、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ１に‘１’となる。一方、時刻ｔ１においては、パレット接点信号ＬＳ２ａの通過は阻止され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ１において、‘０’に立ち下がる。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ１に‘０’となる。なお、時刻ｔ１において、ＡＮＤ回路Ａ２０の出力が‘１’になるが、正常なＬＳ切替動作では、ＯＲ回路Ａ１３の出力は、後述するように、ディレイ回路Ａ２１の遅延時間Ｔ３より前に‘０’に立ち下がるので、フリップフロップＡ２２がセットされることはない。
【００５５】
時刻ｔ２において、当該回線の第１母線側の断路器のメイン接点が開となって当該回線が第１母線１０側から切断されると、これに対応してＬＳ１ａ信号が時刻ｔ２に‘０’となる。これにより、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ２に‘０’となる。また、ＬＳ１ａ信号が時刻ｔ２に‘０’となることにより、ＡＮＤ回路Ａ１０の出力は、時刻ｔ２に‘０’となって、ＮＯＴ回路Ａ１９の出力が‘１’となり、フリップフロップＡ４６の出力は、時刻ｔ２に、リセットされる。この結果、時刻ｔ２に、ＯＲ回路Ａ３４の出力が‘０’になり、ＡＮＤ回路Ａ４１側の論理積条件は成立し、パレット接点信号ＬＳ２ａは、時刻ｔ２以降、そのままＡＮＤ回路Ａ４１を通過することになる。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ２以降、‘１’となる。なお、ＬＳブリッジが解消されたので、第１母線保護演算回路５２または５３から出力される異常ＬＳ接続検出信号Ｉd1>またはＩd2>が、少し遅れて、‘０’になり、これに対応してＯＲ回路Ａ１３の出力も‘０’になる。
【００５６】
つぎに、図１０を参照して、断路器のパレット接点異常時のＬＳ監視制御回路７´の動作を説明する。この場合は、図６と同様、最初に第１母線１０に当該回線が接続されている（即ち、ＬＳ１ａ信号が閉（'１'）かつＬＳ２ａ信号が開（‘０'））状態で、第２母線２０側の断路器のメイン接点はそのままで、時刻ｔ０に第２母線２０側のパレット接点が誤って閉（‘１'）となった場合を想定する。したがって、時刻ｔ０にＬＳ２ａ信号が'１'に立ち上がり、ＬＳブリッジが発生する。これにより、時刻ｔ０において、ワンショット回路Ａ０９から時間幅Ｔ２のワンショットパルスが発生され、またＡＮＤ回路Ａ１０出力が‘１’になり、さらにＡＮＤ回路Ａ１２の出力が‘１’になる。時刻ｔ０には、３つの異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>のいずれも‘０’であるので、ＡＮＤ回路Ａ２０の出力は‘０’のままである。したがって、ＡＮＤ回路Ａ４２、Ａ４３の論理積条件が成立せず、フリップフロップＡ４４，Ａ４６の出力は、時刻ｔ０において、‘０’のままである。
【００５７】
したがって、ＡＮＤ回路Ａ３１の出力は時刻ｔ０において、‘１’に立ち上がり、このＡＮＤ回路Ａ３１の出力が時刻ｔ０にＯＲ回路Ａ３３を経由してＡＮＤ回路Ａ４０の反転入力に入力される。この結果、時刻ｔ０において、パレット接点信号ＬＳ１ａの通過は阻止され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ０において、‘０’に立ち下がる。この結果、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ０に‘０’となる。一方、時刻ｔ０において、ＡＮＤ回路Ａ１１の出力は、‘０’のままであるので、ＡＮＤ回路Ａ３２出力も‘０’のままであり、さらに時刻ｔ０には、フリップフロップＡ４６の出力は、‘０’のままであるので、時刻ｔ０には、ＯＲ回路Ａ３４の出力も‘０’のままであり、この信号がＡＮＤ回路Ａ４１の反転入力に入力される。したがって、時刻ｔ０において、ＡＮＤ回路Ａ４１側の論理積条件は成立し、時刻ｔ０に立ち上がるパレット接点信号ＬＳ２ａは、時刻ｔ０においてそのままＡＮＤ回路Ａ４１を通過する。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ０に‘１’となる。
【００５８】
この時刻ｔ０における第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#2busの切替えにより（実際に接続されている第１母線側をオフにし、実際には接続されていない第２母線側をオンにするという切替え）、回線切替回路４内の切替スイッチのうち当該回線に対応し第１母線側に対応する切替スイッチはオフにされ、第２母線側に対応する切替スイッチはオンにされ、当該回線の電流データは第１母線保護演算回路５２には入力されず、第２母線保護演算回路５３に入力される。この結果、時刻ｔ０から少し遅れた時刻ｔ１において、第１母線保護演算回路５２あるいは第２母線保護演算回路５３からは、異常ＬＳ接続検出信号Ｉd1>あるいは異常ＬＳ接続検出信号Ｉd2>が出力され、時刻ｔ１において、ＯＲ回路Ａ１３の出力が‘１’になり、ＡＮＤ回路Ａ２０の出力も‘１’になり、ＡＮＤ回路Ａ４３の出力も‘１’になる。これにより、時刻ｔ１において、フリップフロップＡ４６の出力が‘１’に立ち上がり、ＡＮＤ回路３１の出力が‘０’に立ち下がり、ＯＲ回路Ａ３３の出力が‘０’に立ち下がり、ＯＲ回路Ａ３４の出力が‘１’に立ち上がる。この結果、時刻ｔ１においては、パレット接点信号ＬＳ１ａの通過は許可され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ１において、‘１’に立ち上がる。したがって、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ１に‘１’となる。一方、時刻ｔ１においては、パレット接点信号ＬＳ２ａの通過は阻止され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ１において、‘０’に立ち下がる。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ１に‘０’となる。
【００５９】
この時刻ｔ１における第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#2busの切替えにより（実際に接続されている第１母線側をオンにし、実際には接続されていない第２母線側をオフにするという切替え）、時刻ｔ１から少し遅れた時刻ｔ２において、第１母線保護演算回路５２あるいは第２母線保護演算回路５３からから出力される異常ＬＳ接続検出信号Ｉd1>，Ｉd2>が‘０’になり、ＯＲ回路Ａ１３の出力も‘０’になる。一方、パレット接点異常が回復されるまで、ＡＮＤ回路Ａ１０はＬＳブリッジを検出し続けるので、フリップフロップＡ４６の出力がＮＯＴ回路Ａ１９の出力によってリセットされることはない。なお、時刻ｔ１において、ＡＮＤ回路Ａ２０の出力が‘１’になるが、この場合は、ＯＲ回路Ａ１３の出力は、ディレイ回路Ａ２１の遅延時間Ｔ３より前に‘０’に立ち下がるので、フリップフロップＡ２２がセットされることはない。また、ＡＮＤ回路Ａ１０でＬＳブリッジを検出した時点ｔ０からＴ４時間後に、ディレイ回路Ａ２３からＬＳブリッジ警報が出力される。
【００６０】
つぎに、図１１を参照して、図７と同様、第１母線および第２母線の両母線のＬＳブリッジが実際に発生したときのＬＳ監視制御回路７´の動作を説明する。当該回線の第１母線側の断路器のメイン接点が閉状態を維持し当該回線が第１母線１０側に接続されているＬＳ１ａ信号が‘１’の状態で、時刻ｔ０において、当該回線の第２母線側の断路器のメイン接点が閉となり、ＬＳ２ａ信号が‘１’に立ち上がる、ＬＳブリッジが発生したとする。これにより、先の図９、図１０に示す場合と同様、時刻ｔ０において、パレット接点信号ＬＳ１ａの通過は阻止され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ０において、‘０’に立ち下がり、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ０に‘０’となる。一方、時刻ｔ０において、ＡＮＤ回路Ａ４１側の論理積条件は成立し、時刻ｔ０に立ち上がるパレット接点信号ＬＳ２ａは、時刻ｔ０においてそのままＡＮＤ回路Ａ４１を通過する。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ０に‘１’となる。
【００６１】
また、時刻ｔ０に発生したＬＳブリッジにより、第１母線保護演算回路５２または５３からは、異常ＬＳ接続検出信号Ｉd1>またはＩd2>が、少し遅れて、出力される。これにより、時刻ｔ１において、ＯＲ回路Ａ１３の出力が‘１’になる。したがって、時刻ｔ１において、ＡＮＤ回路Ａ２０の出力は、‘１’になり、ＡＮＤ回路Ａ４３の出力も‘１’になる。これにより、時刻ｔ１において、フリップフロップＡ４６の出力が‘１’に立ち上がり、ＡＮＤ回路Ａ３１の出力が‘０’に立ち下がり、ＯＲ回路Ａ３３の出力が‘０’に立ち下がり、ＯＲ回路Ａ３４の出力が‘１’に立ち上がる。この結果、時刻ｔ１においては、パレット接点信号ＬＳ１ａの通過は許可され、ＡＮＤ回路Ａ４０の出力は、時刻ｔ１において、‘１’に立ち上がる。したがって、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#2busは、時刻ｔ１に‘１’となる。一方、ＯＲ回路Ａ３４の出力が‘１’に立ち上がるので、時刻ｔ１において、パレット接点信号ＬＳ２ａの通過は阻止され、ＡＮＤ回路Ａ４１の出力は、時刻ｔ１において、‘０’に立ち下がる。この結果、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ１に‘０’となる。
【００６２】
一方、この後、ＡＮＤ回路Ａ１０はＬＳブリッジを検出し続けるので、フリップフロップＡ４６の出力がＮＯＴ回路Ａ１９の出力によってリセットされることはないので、この後、第１母線選択信号ＳＬ#2busは‘１’を維持し、第２母線選択信号ＳＬ#2busは‘０’を維持する。また、この場合は、真のＬＳブリッジであるので、ＯＲ回路Ａ１３の出力が‘１’になって、ＡＮＤ回路Ａ２０が‘１’になる状態は、時刻ｔ１からＴ３時間だけおくれたｔ４時点まで継続されるので、時刻ｔ４において、ディレイ回路Ａ２１の出力は‘１’に立ち上がり、この時刻ｔ４にフリップフロップＡ２２の出力は‘１’に立ち上がる。そして、このフリップフロップＡ２２の出力の立ち上がりにより、ＯＲ回路Ａ２７から出力される第１母線選択信号ＳＬ#1busは、時刻ｔ４において、ＬＳ条件に関係なく、強制的に‘１’になり（この回線の場合は結果的に‘１’状態を維持している）、また、ＡＮＤ回路Ａ２８から出力される第２母線選択信号ＳＬ#2busは、時刻ｔ４において、強制的に‘０’になる（この回線の場合は結果的に‘０’状態を維持している）。また、このような真のＬＳブリッジの際には、全回線についての第１母線選択信号ＳＬ#1busが‘１’になり、第２母線選択信号ＳＬ#2busが‘０’になるので、これにより異常ＬＳ接続検出信号Ｉd1>またはＩd2>が時点ｔ４より少し遅れて‘０’になる。また、ＡＮＤ回路Ａ１０でＬＳブリッジを検出した時点ｔ０からＴ４時間後に、ディレイ回路Ａ２３からＬＳブリッジ警報が出力される。
【００６３】
このように実施の形態２によれば、断路器パレット条件の他に、異常ＬＳ接続検出信号Ｉdc>,Ｉd1>,Ｉd2>を用いて、切替信号（第１,第２第２母線選択信号ＳＬ#1bus,ＳＬ#2bus）を生成しているので、先の実施の形態１と同様、信頼性の高い断路器パレット条件の監視をなし得るとともに、断路器パレット条件の入力回路点数を１断路器当り１回路（ａ接点かｂ接点の何れか）に削減でき、コスト低減、小型化できる効果がある。また、断路器パレット条件が閉変化の際に、閉変化した一方の母線側が選択されかつ他方の母線側が選択されないように切替信号を即座に出力し、その後、Ｉdc>を検出しないが、Ｉd1>、またはＩd2>を検出した場合には、ＬＳパレット異常と判断し、前記閉変化の直前の状態に切替信号を戻すようにしているので、ＬＳパレット異常による誤った第１母線側および第２母線側の保護演算を防止し、正しい母線保護を継続できる効果がある。さらに、Ｉdc>未検出かつ、Ｉd1>、またはＩd2>を検出する状態が所定時間Ｔ３以上継続するとＬＳパレット異常ではなく、断路器の真のブリッジによるものとして判定し、ＬＳパレット条件による切替信号の制御を止め、全ての回線を例えば第１母線側に接続して保護継続できるようにしている。
【００６４】
実施の形態３．
つぎに、図１２を用いてこの発明の実施の形態３について説明する。上記実施の形態１、２では、断路器（ＬＳ）のパレット接点異常による誤ブリッジ検出防止の場合について説明したが、実施の形態の３では、逆にＬＳのパレット接点異常による両ＬＳオープンの誤認識を防止するようにしている。
【００６５】
最初に第１母線１０に当該回線が接続されている（即ち、パレット接点信号ＬＳ１ａが閉（'１'）かつパレット接点信号ＬＳ２ａが開（'０'））状態で、パレット接点信号ＬＳ１ａに対応するメイン接点が閉のままパレット接点信号ＬＳ１ａが誤って開（'０'）となった場合、第１母線１０および第２母線２０の両母線側が開となり、当該回線が両母線と未接続状態になったと誤認識することになる。すなわち、どちらか一方の母線に接続された回線において、接続側の断路器が開変化した場合、本来ならばこの回線は母線から切り離されるため、回線に流れる回線電流は零になる。そこで、この実施の形態３では、回線電流が零でない場合は、誤認識としてＬＳ開変化した回線を再接続して保護継続するようにする。
【００６６】
電流検出回路Ａ５０は、各回線に夫々設けられ、当該回線に流れる電流がある設定値以上のときに検出信号IN>を出力する。ＮＯＴ回路Ａ５１は、パレット接点信号ＬＳ１ａが開のときに検出信号を出力する。ＮＯＴ回路Ａ５２は、パレット接点信号ＬＳ２ａが開のときに検出信号を出力する。ワンショット回路Ａ５３は、ＮＯＴ回路Ａ５１の立ち上がりを検出し、この検出時点から所定のパルス幅Ｔ５のワンショットパルスを出力する。ワンショット回路Ａ５４は、ＮＯＴ回路Ａ５２の立ち上がりを検出し、この検出時点から所定のパルス幅Ｔ５のワンショットパルスを出力する。ＡＮＤ回路Ａ５５は、ＬＳ１ａ、ＬＳ２ａが共に開の場合、すなわち両ＬＳオープン時に検出信号を出力する。
【００６７】
ＡＮＤ回路Ａ５６は、ＬＳ１ａ、ＬＳ２ａが共に開で、かつ対応する回線の電流が所定値以上である場合に検出信号を出力する。ディレイ回路Ａ５７は、ＡＮＤ回路Ａ５６の出力が入力され、入力が‘１’になってから所定時間Ｔ６以上‘１’の継続入力の場合に、出力が‘１’になる回路である。Ｔ６は、ＬＳ１ａ、ＬＳ２ａがＤＩ回路３に入力される時点と、電流検出回路Ａ５０による検出信号IN>が入力される時点の時間差を考慮して設定されている。なお、Ｔ５＞Ｔ６に設定する。すなわち、ディレイ回路Ａ５７の出力により、パレット接点異常による両ＬＳオープンの誤認識を検出している。このディレイ回路Ａ５７の出力によりＬＳ切替異常警報が発生される。
【００６８】
ＡＮＤ回路Ａ５８は、ワンショット回路Ａ５３およびディレイ回路Ａ５７の出力が入力され、ＬＳ１ａの開変化時に両ＬＳオープンの誤認識を検出したときに、その出力を‘１’にする。ＡＮＤ回路Ａ５８は、ワンショット回路Ａ５４およびディレイ回路Ａ５７の出力が入力され、ＬＳ２ａの開変化時に両ＬＳオープンの誤認識を検出したときに、その出力を‘１’にする。フリップフロップ回路Ａ６０，Ａ６１は、ＡＮＤ回路Ａ５８，Ａ５９の出力が‘１’になっときにセットされ、ＮＯＴ回路Ａ６２の出力信号により両ＬＳオープンが未検出となった時点でリセットされる。つまり、フリップフロップ回路Ａ６０，Ａ６１の‘１’出力は、ＤＩ回路による当該回線の両ＬＳの開状態が解除されるまで継続する。
【００６９】
ＯＲ回路Ａ６３は、ＬＳ１ａ信号およびフリップフロップ回路Ａ６０の出力の論理和を第１母線選択信号ＳＬ#1busとして出力する。したがって、ＬＳ１ａの開変化時に両ＬＳオープンの誤認識を検出したときには、ＬＳ１ａの開変化時点から所定時間Ｔ６後、第１母線選択信号ＳＬ#1busは‘１’に復帰され、第１母線側の保護演算は継続される。ＯＲ回路Ａ６４は、ＬＳ２ａ信号およびフリップフロップ回路Ａ６１の出力の論理和を第２母線選択信号ＳＬ#2busとして出力する。したがって、ＬＳ２ａの開変化時に両ＬＳオープンの誤認識を検出したときには、ＬＳ２ａの開変化時点から所定時間Ｔ６後、第２母線選択信号ＳＬ#2busは‘１’に復帰され、第２母線側の保護演算は継続されることになる。
【００７０】
このように実施の形態３によれば、両断路器のオープンの検出したときは、そのときの回線電流を検出し、この回線電流が所定値以上ある場合は、両断路器のオープンの検出は、パレット接点異常による誤検出であると判断し、ＬＳ開変化した母線側を再接続して母線保護演算を継続させるようにしたので、誤ったＬＳパレット条件入力による母線保護演算の停止を阻止して保護演算を継続することができる。
【００７１】
実施の形態４．
図１３にしたがって、この発明の実施の形態４について説明する。実施の形態３では、ＬＳが開変化後も回線に流れる回線電流が所定値以上ある場合は、誤認識としてＬＳ開変化した回線を再接続して保護継続する方式とし、接続のリセット条件を両ＬＳのオープン検出が無くなったことにしていた。しかし、この方式では、一旦、両ＬＳのオープンを検出すると、その後本当にメイン接点がオープンした場合にリセットできない問題が生じる可能性がある。これを避ける為に、実施の形態４では、当該回線の電流が継続して所定値以上流れている場合にのみ、ＬＳ開検出した母線に接続するロジックを追加する。
【００７２】
図１３では、図１２に示す回路構成に、ＡＮＤ回路Ａ６６，Ａ６７を追加している。ＡＮＤ回路Ａ６６は、フリップフロップ回路Ａ６０の出力と、電流検出回路Ａ５０の出力の検出信号IN>との論理積をとってその出力をＯＲ回路Ａ６３に入力するようにしており、これにより回線電流が継続して流れている場合のみ、フリップフロップ回路Ａ６０の出力の出力が有効となって出力される。ＡＮＤ回路Ａ６７は、フリップフロップ回路Ａ６１の出力と、電流検出回路Ａ５０の出力の検出信号IN>との論理積をとってその出力をＯＲ回路Ａ６４に入力するようにしており、これにより回線電流が継続して流れている場合のみ、フリップフロップ回路Ａ６１の出力の出力が有効となって出力される。
【００７３】
両断路器のメイン接点が開になった場合は、その回線の回線電流は零になるはずであるので、検出信号IN>が‘０’になり、これにより、このような場合は、ＡＮＤ回路Ａ６６，Ａ６７によってフリップフロップ回路Ａ６０,Ａ６１の出力の通過が阻止される。
【００７４】
このように実施の形態４によれば、実施の形態３の構成に、当該回線の電流が継続して所定値以上流れている場合にのみ、ＬＳ開検出した母線に接続するロジックを追加するようにしているので、メイン接点のオープン動作にも対処することができ、より信頼性の高い構成となる。
【００７５】
実施の形態５．
実施の形態１〜４では、ＬＳパレット条件が変化した場合のＬＳパレット接点異常を検出するようにしたが、実施の形態５では、メイン接点が変化するが、これに対応してＬＳパレット条件が変化しない場合の誤認識を検出できる構成とした。実際に想定できる３ケースを例に説明する。
【００７６】
・ケースＡ
ケースＡは、パレット接点信号ＬＳ１ａ＝閉‘１’、パレット接点信号ＬＳ２ａ＝開‘０’で運用中に、これらのパレット接点信号に変化なく、両断路器のメイン接点が共に開‘０’になるケースである。このケースＡでは、当該回線電流が零に急変するが、両断路器のメイン接点が両母線から切り離されているので、入力電流も零になるので、入力としては正しいため、先の実施の形態１〜４で説明した構成において、異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>は共に‘１’とはならず、誤動作にはならないため、そのまま保護継続できる。
【００７７】
・ケースＢ
ケースＢは、パレット接点信号ＬＳ１ａ＝閉‘１’、パレット接点信号ＬＳ２ａ＝開‘０’で運用中に、これらのパレット接点信号に変化なく、両断路器のメイン接点が共に閉‘１’になるケースである。このケースＢでは、先の実施の形態１〜４で説明した構成においては、回線電流の急変を検出しない可能性が高く、ＬＳパレット異常回線を特定できない。そこで、ケースＢの場合は、ＬＳパレット異常によるＩdc>は‘０’で、Ｉd1>,或いはＩd2>が‘１’を検出することで、第１母線１０側に全回線電流を接続するように、第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力する。
【００７８】
・ケースＣ
ケースＣは、パレット接点信号ＬＳ１ａ、ＬＳ２ａが共に開‘０’で運用中に、これらのパレット接点信号に変化なく、どちらかの断路器のメイン接点が閉‘１’になるケースである。このケースＣにおいては、回線電流が零であるべきにもかかわらず電流を検出し、さらに、ＬＳパレット異常によるＩdc>は‘０’で、Ｉd1>,或いはＩd2>が‘１’を検出するので、ＬＳパレット異常による現象と判定し、回線電流を検出した回線で断路器のメイン接点の母線接続があったと見なす。そして、その回線の電流を第１母線１０あるいは第２母線２０と接続して、Ｉd1>,かつＩd2>が共に‘０’となる母線側に接続させ、保護を継続する。
【００７９】
このように、問題となる上記ケースＢ、Ｃの場合について対応が必要であり、その対応を図１４のフローチャートに示した。なお、この実施の形態５においては、ＬＳ監視制御回路への入力として、各回線のＬＳパレット条件と、異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>と、各回線毎の検出信号IN>を想定している。なお、検出信号IN>は、図１２に示した電流検出回路Ａ５０から出力されるものであり、当該回線に流れる電流がある設定値以上のときに出力されるものである。
【００８０】
図１４について説明する。まず、ＬＳパレット条件に変化がない状態で（パレット接点信号ＬＳ１ａ、ＬＳ２ａに変化がない状態で）、保護継続中に、Ｉdc>は‘０’で、Ｉd1>,或いはＩd2>が‘１’を検出しない場合は、そのままＬＳパレット条件に基づいて第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力する（ステップＳ１９０）。しかし、ＬＳパレット条件に変化がない状態で、Ｉdc>は‘０’で、Ｉd1>,或いはＩd2>が‘１’を検出した場合は、各回線毎の検出信号IN>に基づき、母線に接続される全ての回線電流に変化があるか否かを判定し（ステップＳ１１０）、母線に接続される全ての回線電流に変化がない場合は、一定時限後に全ての回線を例えば第１母線１０側にへ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力する（ステップＳ１８０）。
【００８１】
ステップＳ１１０の判定において、回線電流の変化を検出すると、つぎに、パレット接点信号ＬＳ１ａ、ＬＳ２ａに基づき、その回線電流の変化を検出した回線の両断路器がオープン（開）であるか否かを判定し（ステップＳ１２０）、この判定結果がNOの場合は、一定時限後に全ての回線を例えば第１母線１０側にへ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力する（ステップＳ１８０）。
【００８２】
しかし、ステップＳ１２０の判定において、回線電流の変化を検出した回線の両断路器がオープン（開）を検出すると、両オープンにもかかわらず、電流変化があったのは、当該回線がどちらかの母線に接続されたと判断し、まず、当該回線を第１母線１０側へ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力してみる。この結果、Ｉd1>およびＩd2>の双方の‘０’を検出した場合は（ステップＳ１３０）、その後も当該回線を第１母線１０側へ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力し続ける（ステップＳ１４０）。
【００８３】
ステップＳ１３０の判定において、Ｉd1>およびＩd2>の双方の‘０’を検出しない場合は、つぎに、当該回線を第２母線１０側へ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力してみる（ステップＳ１５０）。この結果、Ｉd1>およびＩd2>の双方の‘０’を検出した場合は（ステップＳ１６０）、その後も当該回線を第２母線１０側へ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力し続ける（ステップＳ１７０）。また、ステップＳ１６０の判定において、Ｉd1>およびＩd2>の双方の‘０’を検出しない場合は、一定時限後に全ての回線を例えば第１母線１０側にへ接続するように第１母線選択信号ＳＬ#1busおよび第２母線選択信号ＳＬ#1busを出力する（ステップＳ１８０）。
【００８４】
このように実施の形態５においては、異常ＬＳ接続検出信号Ｉdc>、Ｉd1>、Ｉd2>と、各回線毎の電流検出信号IN>とに基づきＬＳパレット条件が変化しない状態でのＬＳパレット条件異常を検出し、ケースＣのような異常を検出した場合は、適正な回線側を選択するようにしたので、全回線を例えば第１母線側へ接続するケースを避け、第１母線側と第２母線側の分離保護を継続することができ、信頼性のある母線保護が実現できる。
【産業上の利用可能性】
【００８５】
以上のように、本発明にかかる母線保護継電器は、断路器のパレット条件を取り込んで、回線電流による母線保護演算を実行する２重母線構成保護用の母線保護継電器に有用である。
【図面の簡単な説明】
【００８６】
【図１】この発明の保護継電器を適用する二重母線系統構成を示す図である。
【図２】この発明にかかる保護継電器の内部構成を示すブロック図である。
【図３】保護継電器内の回線切替回路および保護演算回路の内部構成を示すブロック図である。
【図４】実施の形態１の保護継電器のＬＳ監視制御回路の内部構成を示す論理回路図。
【図５】実施の形態１のＬＳ監視制御回路の断路器正常切替時の各部信号状態を示すタイムチャートである。
【図６】実施の形態１のＬＳ監視制御回路のＬＳパレット条件異常時の各部信号状態を示すタイムチャートである。
【図７】実施の形態１のＬＳ監視制御回路の真のＬＳブリッジ発生時の各部信号状態を示すタイムチャートである。
【図８】実施の形態２の保護継電器のＬＳ監視制御回路の内部構成を示す論理回路図である。
【図９】実施の形態２のＬＳ監視制御回路の断路器正常切替時の各部信号状態を示すタイムチャートである。
【図１０】実施の形態２のＬＳ監視制御回路のＬＳパレット条件異常時の各部信号状態を示すタイムチャートである。
【図１１】実施の形態２のＬＳ監視制御回路の真のＬＳブリッジ発生時の各部信号状態を示すタイムチャートである。
【図１２】実施の形態３の保護継電器のＬＳ監視制御回路の内部構成を示す論理回路図である。
【図１３】実施の形態４の保護継電器のＬＳ監視制御回路の内部構成を示す論理回路図である。
【図１４】実施の形態５の保護継電器のＬＳ監視制御回路の動作を示すフローチャートである。
【符号の説明】
【００８７】
１ＬＳ１〜ＮＬＳ２  断路器
１  母線保護継電器
２  データ変換器
３  パレット条件入力回路（ＤＩ回路）
４  回線切替回路
５  保護演算回路
６  出力回路
７  ＬＳ監視制御回路
１０  第１母線
２０  第２母線
３０  母線連絡遮断器
５１  一括母線保護演算回路
５２  第１母線保護演算回路（＃１Bus保護演算回路）
５３  第２母線保護演算回路（＃２Bus保護演算回路）
４１１〜４Ｎ２  切替スイッチ
Ａ５０  電流検出回路
ＣＢ１〜ＣＢＮ  遮断器
ＣＴ１〜ＣＴＮ  電流変成器
ＣＴＢ１  電流変成器
ＣＴＢ２  電流変成器
Ｉ１〜ＩＮ  回線電流（データ）
ＩＢ１，ＩＢ２  母線連絡電流（データ）
Idc>,Id1>,Id2>  異常ＬＳ接続検出信号
IN>  電流検出信号
ＬＳ１ａ,ＬＳ２ａ  パレット接点信号
ＳＬ#1bus  第１母線選択信号（切替信号）
ＳＬ#2bus  第２母線選択信号（切替信号）
【図１】
2008289332.tif 000003
【図２】
2008289332.tif 000004
【図３】
2008289332.tif 000005
【図４】
2008289332.tif 000006
【図５】
2008289332.tif 000007
【図６】
2008289332.tif 000008
【図７】
2008289332.tif 000009
【図８】
2008289332.tif 000010
【図９】
2008289332.tif 000011
【図１０】
2008289332.tif 000012
【図１１】
2008289332.tif 000013
【図１２】
2008289332.tif 000014
【図１３】
2008289332.tif 000015
【図１４】
2008289332.tif 000016