(57)【要約】【課題】チョッパーアンプを用いた増幅回路において、スイッチングノイズを十分に除去できずＳ／Ｎが劣化する。【解決手段】チョッパーアンプ２２の出力に平均化回路２４を設ける。平均化回路２４は、チョッパーアンプ２２の出力電圧ＶＣ(t)を複数のサンプリング時刻ｔｉにてサンプリングし、各サンプリング時刻の出力電圧ＶＣ(t)についての平均電圧を生成し出力する。スイッチングノイズ除去のため、時刻ｔｉはチョッパーアンプ２２のスイッチング動作相互の間隔内の時刻に設定される。また、熱雑音等の高域ノイズの除去のため、スイッチング動作より高い周波数でサンプリングを行う。【選択図】図１
2008219404.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の増幅にスイッチング動作を伴うスイッチング増幅器と、
前記スイッチング増幅器の出力電圧を複数のサンプリング時刻にてサンプリングし、前記各サンプリング時刻の前記出力電圧についての平均電圧を生成し出力する平均化回路と、
を有することを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
前記スイッチング増幅器は、チョッパーアンプであること、を特徴とする増幅回路。
【請求項３】
請求項１又は請求項２に記載の増幅回路において、
前記複数のサンプリング時刻は、前記スイッチング動作相互の間隔内の時刻に設定されること、を特徴とする増幅回路。
【請求項４】
請求項１から請求項３のいずれか１つに記載の増幅回路において、
前記複数のサンプリング時刻は、前記スイッチング動作の周期より短い間隔で設定されること、を特徴とする増幅回路。
【請求項５】
請求項１から請求項４のいずれか１つに記載の増幅回路において、
前記平均化回路の出力信号を増幅する出力増幅器を有し、
前記出力増幅器のゲインは、前記平均化回路の平均動作時に比べてサンプリング動作時において抑制され、
前記スイッチング増幅器のゲインは、前記サンプリング動作時に比べて前記平均動作時において抑制されること、
を特徴とする増幅回路。
【請求項６】
請求項１から請求項５のいずれか１つに記載の増幅回路において、
前記平均化回路を制御する制御回路を有し、
前記平均化回路は、
前記スイッチング増幅器に接続される入力端と前記平均電圧の出力先に接続される出力端とを結ぶ信号線と、
前記スイッチング増幅器と前記入力端との間に設けられた入力スイッチと、
前記信号線に互いに並列に接続される複数のキャパシタと、
前記各キャパシタと前記信号線との間に設けられた複数のサンプリングスイッチと、
を有し、
前記制御回路は、サンプリング動作時にて、前記入力スイッチをオン状態とし、かつ前記各サンプリングスイッチを互いに異なる前記サンプリング時刻で選択的にオン状態として前記各キャパシタを前記スイッチング増幅器の出力電圧に応じて充電させ、一方、平均化動作時にて、前記入力スイッチをオフ状態とし、かつ全ての前記サンプリングスイッチをオン状態として全ての前記キャパシタを前記出力端に接続すること、
を特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチョッパーアンプなどスイッチング動作を行うスイッチング増幅器を有する増幅回路に関し、特に、スイッチング動作に伴う高域ノイズの低減に関する。
【背景技術】
【０００２】
センサの出力信号など微小信号を扱う増幅回路には、低１／ｆノイズ、低オフセットのチョッパーアンプが用いられることが多い。図５は、チョッパーアンプを用いた従来の増幅回路の構成を示すブロック図である。この増幅回路は、前段増幅回路としてチョッパーアンプ２を有し、さらにローパスフィルタ（ＬＰＦ）４、及び後段増幅回路６を含んで構成される。
【０００３】
チョッパーアンプ２は、クロススイッチ８，１０及び全差動型のオペアンプ１２で構成される。クロススイッチ８，１０は、入力された差動信号をそのまま出力するか、極性を反転させて出力するかを切り換えることができる。クロススイッチ８は、高速のクロックＣＬＫに同期してスイッチング動作を実行し、センサ等から差動信号として入力される微弱な直流信号を、オペアンプの動作に適した交流信号に変換する。オペアンプ１２は、この交流信号を増幅してクロススイッチ１０に入力する。クロススイッチ１０は、クロススイッチ８と同期してスイッチング動作を行い、交流信号を再び直流信号に変換する。クロススイッチ８でのチョッパ変換により、入力された直流信号は高域側に変換され、その結果、オペアンプ１２で生じる１／ｆ雑音との分離が図れる。クロススイッチ１０で再度、チョッパ変換することで、入力信号に相当する成分は低域側に変換される一方、１／ｆ雑音が高域側へ変換される。
【０００４】
ＬＰＦ４は、この１／ｆ雑音等を含む高域成分を除去し、目的とする入力信号に応じた成分を抽出する。ここで、チョッパーアンプ２だけでは十分なゲインを得ることが難しい。そこで、後段増幅回路６を設け、ＬＰＦ４の出力をさらに増幅する。
【特許文献１】特開２００６−２７９３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
チョッパーアンプ２は、そのチョッパ変換に伴いスイッチングノイズを生じる。このスイッチングノイズは大きいため、従来のＬＰＦ４で完全に取り除くことが難しかった。そのためＳ／Ｎが低下するという問題があった。
【０００６】
また、チョッパーアンプ２、後段増幅回路６のゲインをそれぞれ高くすると、両者間での寄生素子に起因する帰還により、回路が不安定になり発振を起こし易いという問題があった。
【０００７】
本発明は上記問題点を解決するためになされたものであり、ノイズの影響が抑制され、また安定した動作が可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る増幅回路は、入力信号の増幅にスイッチング動作を伴うスイッチング増幅器と、前記スイッチング増幅器の出力電圧を複数のサンプリング時刻にてサンプリングし、前記各サンプリング時刻の前記出力電圧についての平均電圧を生成し出力する平均化回路と、を有するものである。
【発明の効果】
【０００９】
本発明によれば、スイッチング増幅器の出力信号を複数の時刻でサンプリングし、サンプリングした複数の電圧を平均化することで、スイッチングノイズの影響を除去することができ、Ｓ／Ｎの改善が図られる。特に、サンプリングをスイッチングのタイミングからずらして行うことで、スイッチングノイズの影響を好適に回避することができる。また、サンプリング周期を短くすることにより、熱雑音等の高域ノイズ成分を好適に除去することが可能となる。
【００１０】
また、平均化回路にスイッチング増幅器の出力信号が取り込まれない平均化動作時には、スイッチング増幅器のゲインを抑制し、一方、平均化回路が平均電圧を出力しないサンプリング動作時には、出力増幅器のゲインを抑制する。これにより、スイッチング増幅器及び出力増幅器が同時に高いゲインとなることが回避されるので、帰還により増幅回路が発振することが抑制され、安定した動作が実現される。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１２】
図１は、実施形態であるセンサ出力回路の概略の構成を示すブロック図である。本センサ出力回路は、センサ２０が出力する差動信号（ＶＡ，ＶＢ）を入力され、チョッパーアンプ２２、平均化回路２４、後段増幅回路２６、Ａ／Ｄ（Analog to Digital）変換器２８、制御回路３０を含んで構成される。
【００１３】
チョッパーアンプ２２は、クロススイッチ４０，４２及び全差動形増幅回路４４を含んで構成される。図２は、クロススイッチ４０の模式的な回路図である。クロススイッチ４０は、４個のスイッチ５０〜５３を有する。スイッチ５０は、センサ２０の一方端子を全差動形増幅回路４４の非反転入力端子ＶＩ＋に接続可能であり、スイッチ５１は、当該一方端子を反転入力端子ＶＩ−に接続可能である。また、センサ２０の他方端子はスイッチ５２により反転入力端子ＶＩ−に接続可能であり、スイッチ５１により非反転入力端子ＶＩ＋に接続可能である。
【００１４】
これらスイッチ５０〜５３のオン／オフは制御回路３０により制御される。制御回路３０はクロック信号ＣＬＫを出力し、このクロック信号ＣＬＫにより、スイッチ５０〜５３のうち、スイッチ５０，５２がオンした状態と、スイッチ５１，５３がオンした状態とが交互に切り換えられる。このスイッチング動作により、直流とみなせる低周波数の差動信号（ＶＡ，ＶＢ）はチョッパ変調され、クロック信号ＣＬＫに応じた高周波数の信号に変換される。
【００１５】
全差動形増幅回路４４は、全差動形のオペアンプを用いて構成され、ＶＩ＋，ＶＩ−に入力される差動信号に対して一対の反転増幅回路として動作する。なお、全差動形増幅回路４４はゲインを可変に構成され、制御回路３０からの制御により例えば、２つのゲインを切り換えて設定することができる。ＶＩ＋，ＶＩ−に入力されたチョッパ変調信号である差動信号は、全差動形増幅回路４４で増幅され、反転出力端子ＶＯ−、非反転出力端子ＶＯ＋から差動信号として出力される。
【００１６】
全差動形増幅回路４４の出力差動信号はクロススイッチ４２に入力される。クロススイッチ４２は図２に示したクロススイッチ４０と同様の構成であり、制御回路３０からのクロック信号ＣＬＫに基づきクロススイッチ４０と同様のスイッチング動作を行う。このスイッチング動作により、全差動形増幅回路４４から出力された信号はチョッパ復調され、センサ２０の出力信号成分はベースバンドに変換される。チョッパーアンプ２２はこのベースバンドに変換された差動信号を平均化回路２４へ出力する。
【００１７】
平均化回路２４は、入力される差動信号を構成する２つの信号に対してそれぞれ平均化処理を施して、一対の平均電圧信号からなる差動信号を生成し出力する。図３は、差動信号の一方信号に対する平均化回路の一例を示す概略の回路図である。平均化回路２４は差動信号を構成する一対の信号に対応して、図３に示す回路（平均化回路２４ｓ）を一対有する。平均化回路２４ｓは、入力スイッチとしてスイッチＳＷ０、サンプリングスイッチとしてスイッチＳＷ１〜ＳＷ４、及びサンプリング電圧を保持するキャパシタＣ１〜Ｃ４を有する。スイッチＳＷ０は、信号線７０の入力端側に設けられ、チョッパーアンプ２２と信号線７０との断続を切り換える。キャパシタＣ１〜Ｃ４は、信号線７０と接地電位ＧＮＤとの間に互いに並列に接続される。Ｃ１〜Ｃ４は、それら接続される他の部分の寄生容量に対して十分に大きな容量値であって、基本的に互いに同一の容量値に設定される。スイッチＳＷ１〜ＳＷ４はそれぞれ、キャパシタＣ１〜Ｃ４を信号線７０に接続するか否かを切り換える。これらスイッチＳＷ０〜ＳＷ４のオン／オフは制御回路３０により制御される。その動作については後述する。
【００１８】
後段増幅回路２６は、オペアンプを用いて構成され、平均化回路２４から出力される差動信号の電圧差を増幅し、Ａ／Ｄ変換器２８へ出力する。後段増幅回路２６はゲインを可変に構成され、制御回路３０からの制御により例えば、２つのゲインを切り換えて設定することができる。
【００１９】
Ａ／Ｄ変換器２８は、後段増幅回路２６が出力する電圧信号をデジタル値に変換する。Ａ／Ｄ変換器２８で生成されるデジタル値は、さらに後段に設けられる信号処理回路等（図示せず）にて利用される。
【００２０】
次に、本センサ出力回路の動作を説明する。図４は、平均化回路２４ｓの動作を説明するタイミング図であり、制御回路３０によるスイッチＳＷ０〜ＳＷ４のオン／オフ制御を表している。同図において、横軸は時間ｔである。平均化回路２４ｓの１サイクルの動作は、サンプリング動作（期間７２）と、これに続く平均化動作（期間７４）とからなる。
【００２１】
サンプリング動作では、ＳＷ０がオンされ、信号線７０がチョッパーアンプ２２の一方端子に接続され、当該端子の出力電位ＶＣ(t)に設定される。その上で、ＳＷ１〜ＳＷ４が一定期間τずつ順次、オン状態とされる。例えば、制御回路３０はシフトレジスタを用いて、ＳＷ１〜ＳＷ４に順番にオン電圧を出力するように構成することができる。
【００２２】
具体的には、期間ｔ１Ｓ〜ｔ１ＥにてＳＷ１がオンされ、Ｃ１がその時点でのチョッパーアンプ２２の出力電位ＶＣ(t)に応じた電圧に充電される。τは基本的にＣ１の端子間電圧が信号線７０の電位と平衡するのに十分な長さに設定され、これによりＳＷ１が時刻ｔ１Ｅにてオフする際のＣ１の電圧はＶＣ(t１Ｅ)となる。このようにして、時刻ｔ１Ｅでのチョッパーアンプ２２の出力電位がＣ１によりサンプリングされる。
【００２３】
ＳＷ１が時刻ｔ１Ｅにてオフされた後、ＳＷ２が期間ｔ２Ｓ〜ｔ２Ｅにてオンされ、Ｃ２はＳＷ２が時刻ｔ２Ｅにてオフする際のチョッパーアンプ２２の出力電位ＶＣ(t２Ｅ)をサンプリングする。同様に、Ｃ３，Ｃ４が順次、オンされ、それぞれＳＷ３，ＳＷ４がオフする際のチョッパーアンプ２２の出力電位ＶＣ(t３Ｅ)，ＶＣ(t４Ｅ)をサンプリングする。
【００２４】
このようにして、信号線７０に接続された各キャパシタの充電が完了すると、ＳＷ０がオフされ、信号線７０がチョッパーアンプ２２の出力端子から切り離され、平均化動作に移行する（時刻ｔ５）。平均化動作では、ＳＷ１〜ＳＷ４が同時にオンされる（時刻ｔ６）。これにより、各キャパシタの電圧が平均され、信号線７０の電位は次式で示す平均電圧ＶＡＶに設定される。
ＶＡＶ＝｛ＶＣ(t１Ｅ)＋ＶＣ(t２Ｅ)＋ＶＣ(t３Ｅ)＋ＶＣ(t４Ｅ)｝/４
【００２５】
一対の平均化回路２４ｓがそれぞれ出力するＶＡＶは、後段増幅回路２６への入力差動信号を構成し、後段増幅回路２６で増幅された後、Ａ／Ｄ変換器２８に入力される。Ａ／Ｄ変換器２８は制御回路３０の制御により、平均化動作の期間７４に同期して動作し、入力電圧をデジタル値に変換する。平均化回路２４は、基本的に、デジタル値への変換処理がなされる間、平均化動作の状態を維持する。一方、デジタル値への変換が完了した後、任意のタイミングで新たなサンプリング動作を開始することができる。
【００２６】
例えば、制御回路３０は、クロススイッチ４０，４２のスイッチング動作相互の間隔内のタイミングにて、ＳＷ１〜ＳＷ４をオンさせてチョッパーアンプ２２の出力電圧をＣ１〜Ｃ４にサンプリングさせることができる。このように、スイッチング動作のタイミングを避けてサンプリングを行うことで、平均電圧ＶＡＶに、クロススイッチ４０，４２で生じるスイッチングノイズの成分が入ることを防止することができる。
【００２７】
また、制御回路３０は、Ｃ１〜Ｃ４に順番にサンプリングする周期を、クロススイッチ４０，４２のスイッチング動作の周期より短く設定する。これにより、熱雑音等の高域ノイズ成分を好適に除去することが可能となる。例えば、期間７２における一連のサンプリングを、クロススイッチ４０，４２のスイッチング動作の周期内に行うように設定することができる。また、当該スイッチング動作の周期内に、複数回の平均化動作が行われるようにしてもよい。
【００２８】
また、平均化回路２４での上述のサンプリング動作及び平均化動作に際し、制御回路３０は、チョッパーアンプ２２及び後段増幅回路２６それぞれのゲインを制御する。サンプリング動作時には、Ｃ１〜Ｃ４に増幅されたＶＣ(t)を印加するため、チョッパーアンプ２２のゲインは目標値ｇＦに設定される。一方、サンプリング動作時に平均化回路２４から後段増幅回路２６に入力される電圧は平均電圧ではないので、後段増幅回路２６の出力は利用されない。よって、後段増幅回路２６のゲインは目標値ｇＲよりも低い値、例えば０に設定することができる。逆に、平均化動作時には、後段増幅回路２６は平均電圧を入力されるので、ゲインを目標値ｇＲに設定して、適切に増幅された平均電圧信号をＡ／Ｄ変換器２８へ出力する。一方、平均化動作では、上述のようにＳＷ０はオフされ、チョッパーアンプ２２の出力は利用されないので、チョッパーアンプ２２のゲインは目標値ｇＦよりも低い値、例えば０に設定することができる。
【００２９】
このようにゲインを切り換えても、サンプリング動作では、チョッパーアンプ２２によりゲインｇＦで適正に増幅された電圧信号がＣ１〜Ｃ４にサンプリングされ、平均化動作では、そのサンプリング電圧に基づいて生成される平均電圧信号を後段増幅回路２６がゲインｇＲで適正に増幅して出力するので、チョッパーアンプ２２への入力信号に対する後段増幅回路２６の出力信号のゲインは（ｇＦｇＲ）で表される高い値とすることができる。
【００３０】
一方、これにより、チョッパーアンプ２２及び後段増幅回路２６が同時に高いゲインｇＦ，ｇＲとなることが回避されるので、帰還により本センサ出力回路が発振することが抑制され、安定した動作が実現される。
【００３１】
なお、本実施形態では、平均化回路２４は、４つのキャパシタＣ１〜Ｃ４のサンプリング電圧を平均する構成としたが、当該キャパシタの個数は他の値とすることができる。例えば、キャパシタの個数を増やすことで、平均化がより好適になされノイズの影響を好適に除去し得る。
【００３２】
また、サンプリング動作の期間の長さにより、平均化回路２４を通過する信号帯域を設定でき、当該期間を長くすることにより、高域ノイズとして平均化回路２４により除去される帯域の下限を下げることができる。
【００３３】
平均化回路２４は、１サイクルの動作毎に１つの平均電圧を生成する。すなわち、時間方向に離散化がされる。この動作サイクルの繰り返し周波数を上げることで、センサ２０の出力する直流信号の波形をより好適に捉えることが可能となる。
【００３４】
また、本実施形態では、スイッチング動作を行う増幅器としてチョッパーアンプを用いた構成を説明したが、オートゼロアンプなどの増幅器にも適用することができる。さらに、スイッチトキャパシタのようにスイッチング動作を伴う回路の出力に平均化回路２４を適用してノイズの除去を図ることもできる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態であるセンサ出力回路の概略の構成を示すブロック図である。
【図２】クロススイッチの模式的な回路図である。
【図３】差動信号の一方信号に対する平均化回路の一例を示す概略の回路図である。
【図４】平均化回路の動作を説明するタイミング図である。
【図５】チョッパーアンプを用いた従来の増幅回路の構成を示すブロック図である。
【符号の説明】
【００３６】
２０  センサ、２２  チョッパーアンプ、２４  平均化回路、２６  後段増幅回路、２８  Ａ／Ｄ変換器、３０  制御回路、４０，４２  クロススイッチ、４４  全差動形増幅回路、５０〜５３，ＳＷ０〜ＳＷ４  スイッチ、７０  信号線、Ｃ１〜Ｃ４  キャパシタ。
【図１】
2008219404.tif 000003
【図２】
2008219404.tif 000004
【図３】
2008219404.tif 000005
【図４】
2008219404.tif 000006
【図５】
2008219404.tif 000007