(57)【要約】【課題】本発明は、２重ゲートバス配線を備える液晶表示装置及びその製造方法に関する。ソースバス配線とソースパッドの下に半導体物質を積層し、ダミーソースバス配線及びダミーソースパッドを形成することにより、ソースバス配線及びソースパッドを形成する金属がストレスによる亀裂で断線される問題点を解決する。製品の不良を大幅に減少させ、生産の歩留まりが向上する。【解決手段】基板１０１のゲート絶縁膜１１７上に、半導体層と不純物半導体層を積層することによりダミーソースバス配線１３９及びダミーソースパッド１４９を形成する。この工程はトランジスタ形成工程と共用できる。これらを覆うように、クロームのような表面安定度が高い金属でソースバス配線１２３、ソースパッド１２５を形成する。【選択図】図１０
2008107849.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置の製造工程において、基板上にゲートバス配線を形成する段階と、前記ゲートバス配線上に絶縁膜を形成する段階と、前記絶縁膜上にダミー層を形成する段階と、前記ダミー層を覆うようにソースバス配線とソースパッドを形成する段階とを備えることを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（TFT）と前記薄膜トランジスタに連結された画素電極が行列方式で配列されたアクティブパネルを含む能動マトリクス液晶表示装置（AMLCD）及びその製造方法に関する。特に、本発明は能動マトリクス液晶表示装置の２重ゲートバス配線の形成において、ソースバス配線及びソースパッドから発生し得る不良を減らす製造方法に関する。
【背景技術】
【０００２】
画像情報を画面に表示する画面表示装置のうち、薄膜型平板表示装置が軽く、いずれの場所でも容易に用いられる長所のため近来集中的な開発の対象となっている。特に、液晶表示装置は解像度が高く、動画像の実現が可能な程十分に反応速度も早いため、最も活発的な研究がなされている製品である。
【０００３】
液晶表示装置の原理は液晶の光学的異方性と分極性質を利用したことである。棒状の液晶分子の配向方向を分極性を利用して人為的に調節することで、配列方向による光学的異方性を生じさせ、この性質を用いて光の透過、又は遮断が可能である。これを応用して画面の表示装置として用いる。現在では薄膜トランジスタとそれに連結された画素電極が行列方式で配列された能動マトリクス液晶表示装置が優れた画質と自然色を提供することが出来るので最も多く用いられている。一般的な液晶表示装置の構造を次の如く詳しく説明する。
【０００４】
従来の液晶表示装置はいろいろな素子が設けられた二つのパネルが対向し、その間に液晶層が介されている形態となっている。液晶表示装置の一方のパネル（又はカラーフィルターパネル）は透明基板上に行列配列方式で設けられたピクセル（Pixel：画素）の位置に赤、青、緑のカラーフィルターが順番に配置された構造となっている。このカラーフィルターの間にはブラックマトリクスが網模様で形成されている。そして、このカラーフィルター上に共通電極が形成されている。
【０００５】
液晶表示装置の他方のパネル（又はアクティブパネル）は透明基板上に行列方式で設けられた画素の位置に画素電極が配列された構造となっている。前記画素電極の水平方向に沿って複数の信号配線が形成されており、垂直方向に沿って複数のデータ配線が形成されている。前記画素電極の隅には前記画素電極に電気信号を印加する薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は信号バス配線（又はゲートバス配線）に連結されており、前記薄膜トランジスタのソース電極はデータバス配線（又はソースバス配線）に連結されている。前記ゲートバス配線とソースバス配線の端部には、外部から印加される信号を受け取る終端端子（Terminal）であるパッド部が形成される。
【０００６】
このような構造を有する二つのパネルが一定な間隔（セルギャップ）をおいて互いに対向して張り合わせられ、そのセルギャップに液晶物質が注入され封止されることで液晶パネルが完成される。
【０００７】
液晶表示装置を構成する液晶パネルの製造工程は非常に複雑であり、特に、薄膜トランジスタと画素電極が形成されるアクティブパネルを製造するには、多くの工程が要求される。アクティブパネルには液晶表示装置の重要な素子が多く設けられており、複雑な工程が多くあるので、不良を減らし、歩留まりの向上のために製造工程を単純化する方法の開発が必要である。
【０００８】
従来には一般的にアクティブパネルの形成の際、ゲートバス配線及びゲート電極を製造するために抵抗の低いアルミニウム又はアルミニウム合金を用いて、前記アルミニウムの表面にヒロック（Hillock）の成長を防止するため陽極酸化工程を通じてアルミニウム表面に陽極酸化膜を形成する。そうすることで、従来にはアクティブパネルの構成に最小８回のマスク工程を用いた。
【０００９】
前記アクティブパネルの製造工程の単純化のための方法として、ゲートバス配線とゲート電極をアルミニウムで形成して、前記アルミニウム表面に形成されるヒロックの防止のためクロームやモリブデン等でアルミニウムを覆う方法がある。前記の方法は、陽極酸化工程が必要なく、陽極酸化の際電気的に連結されたショッティングバー部分の断線過程が必要なくなりマスク数を１ないし２回短縮することが出来る。
【００１０】
前記アクティブパネルの製造方法について図１〜図５（ｄ）を参照して詳しく説明する。先ず、図１は、一般的なアクティブパネルの平面図を示す。図２〜図３は、図１の薄膜トランジスタ部分をII−II線に沿って切断した断面を示す。図４（ａ）〜図４（ｄ）は、ゲートパッドとゲートバス配線が形成された部分を図１のIII−III線に沿って切断した断面を示す。図５（ａ）〜図５（ｄ）は、ソースパッドが形成された部分を図１のIV−IV線に沿って切断した断面を示す。
【００１１】
透明ガラス基板１上にアルミニウム又はアルミニウム合金を蒸着して、フォトリソグラフィ（Photo Lithography：写真蝕刻）法でパターニングして低抵抗ゲートバス配線１３aを形成する（図４（ａ））。そして、クローム又はクローム合金を前記低抵抗ゲートバス配線１３aが形成された基板全面に蒸着しパターニングして、ゲート電極１１及びゲートパッド１５を形成する（図２（ａ））。この際、前記低抵抗ゲートバス配線１３aを完全に覆うように前記クローム層をパターンしてゲートバス配線１３を形成する（図４（ｂ））。
【００１２】
次に、酸化シリコン（SixOy）や窒化シリコン（SixNy）のような絶縁物質をゲートバス配線１３が形成された基板全面に蒸着して、ゲート絶縁膜１７を形成する（図５（ａ））。そして、真性アモルファスシリコンのような半導体物質と不純物が添加されたアモルファスシリコンのような不純物半導体物質を絶縁膜１７上に連続蒸着する。図２（ｂ）の如く前記半導体物質と不純物半導体物質をゲート電極上のアクティブ領域を除く全領域でエッチングして、半導体層３５と不純物半導体層３７を形成する。前記半導体物質及び不純物半導体の除去過程において、前記半導体物質及び不純物半導体物質の一部分を除去した位置にソースパッド及びソースバス配線を形成する。
【００１３】
次に、クローム又はクローム合金を前記不純物半導体層３７を含む表面上に全面蒸着しパターンして、ソース電極２１、ドレイン電極３１、ソースバス配線２３、そしてソースパッド２５を形成する。前記ゲート電極１１上に形成された前記ソース電極２１と前記ドレイン電極３１はお互いに所定の間隔をおいて対向して形成されている。前記ソース電極２１と前記ドレイン電極３１をマスクにして前記ソース電極２１と前記ドレイン電極３１の間に存在する前記不純物半導体層３７の露出された部分を完全に除去する（図２（ｃ））。前記ソースバス配線２３は列方向に配列された前記ソース電極３１をお互いに連結している（図１）。そして、前記ソースパッド２５は前記ソースバス配線２３の端に形成されている（図５（ｂ））。
【００１４】
窒化シリコンや酸化シリコンのような絶縁物質を前記ソース電極２１、ソースバス配線２３、そしてドレイン電極３１が形成された基板全面に蒸着して保護膜４１を形成する（図３（ａ））。そして、前記保護膜４１の一部をパターンして除去しドレインコンタクトホール７１を形成する（図３（ａ））。且つ、前記ソースパッド２３を覆う前記保護膜４１の一部を除去してソースパッドコンタクトホール６１を形成して（図５（ｃ））、前記ゲートパッド１７を覆う前記保護膜４１と前記ゲート絶縁膜１７の一部を除去してゲートパッドコンタクトホール５１を形成する（図４（ｃ））。
【００１５】
次に、ITO（Indium Tin Oxide）を前記保護膜４１上に全面蒸着しパターンして、画素電極３３、ソースパッド連結端子６７、そしてゲートパッド連結端子５７を形成する。前記画素電極３３は前記ドレインコンタクトホール７１を通じてドレイン電極３１と連結される（図３（ｂ））。前記ソースパッド連結端子６７は前記ソースパッドコンタクトホール６１を通じてソースパッド２５と連結される（図５（ｄ））。前記ゲートパッド連結端子５７は前記ゲートパッドコンタクトホール５１を通じてゲートパッド１５と連結される（図４（ｄ））。
【００１６】
以上で述べたように従来の技術で製造された液晶表示装置は、ゲートパッド部分はアルミニウムからなるゲートパッドとその上にITOからなるゲート連結端子がゲートパッドコンタクトホールを通じてお互いに連結された構造となっている。そして、ソースパッド部分はクロームで形成されたソースパッドとITOからなるソースパッド連結端子がソースパッドコンタクトホールを通じて連結された構造となっている。
【００１７】
しかし、ソースパッドがクローム金属だけで形成されるため製造工程で各種ストレスによる亀裂が生じる。このような亀裂はパッド部分から断線を引き起こし、接触不良が発生し得る。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は液晶表示装置の製造において、ソースパッドからの断線不良を防止してアクティブパネルの欠陥を減らし、製造過程の歩留まりを向上させる。ソースパッドとソースバス配線から発生し得る断線不良を最小化するためダミーソースパッド及びダミーソースバス配線を形成する。
【００１９】
即ち、前記ダミーソースパッド及びダミーソースバス配線が製造工程でソースパッド及びソースバス配線にかかるストレスを吸収するようにする。
【課題を解決するための手段】
【００２０】
本発明は液晶表示装置の製造方法において、第１導電物質を用いて基板上にゲートバス配線を形成する段階と、前記ゲートバス配線が形成された基板上に絶縁物質を蒸着して絶縁膜を形成する段階と、前記ゲート絶縁膜が形成された基板上に半導体物質と不純物が添加された半導体物質を連続蒸着しパターンして、半導体層と不純物半導体層、そしてダミーソースパッドを形成する段階と、第２導電物質を前記半導体層と前記不純物半導体層、そして前記ダミーソースパッドが形成された基板上に連続蒸着し、パターンしてソースバス配線及びダミーソースパッドを覆うソースパッドを形成する段階を含む。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態において、第１金属を用いて基板上に低抵抗のゲートバス配線を形成する。第２金属を前記ゲートバス配線が形成された基板全面に蒸着しパターンして、ゲート電極とゲートパッドを形成し、同時に前記低抵抗ゲートバス配線を覆うゲートバス配線を形成する。絶縁物質を前記ゲート電極、ゲートバス配線、そしてゲートパッドが形成された基板全面に蒸着してゲート絶縁膜を形成する。真性半導体物質と不純物が添加された半導体物質を前記ゲート絶縁膜上に連続蒸着しパターンして半導体層と不純物半導体層を形成する。前記半導体物質と不純物半導体物質をエッチングする段階において、ソースパッド及びソースバス配線が形成される位置に前記真性半導体物質と不純物半導体物質の一部が除去されなく残るようにパターンされ、前記ソースパッド及びソースバス配線の位置にパターンされる真性半導体物質及び不純物半導体物質は、ダミーソースバス配線とダミーソースパッドになる。又、前記ゲート電極上にも半導体層と不純物半導体層が覆っているようにパターンされる。第３金属を前記不純物半導体層が形成された基板全面に蒸着しパターンして、ソース電極、ドレイン電極、ソースバス配線、そしてソースパッドを形成する。前記ソース電極等が形成された基板全面に絶縁物質を蒸着して保護膜を形成する。前記ソース電極とソースパッドを覆っている前記保護膜の一部を除去して、ドレインコンタクトホール及びソースパッドコンタクトホールを各々形成する。前記ゲートパッドを覆っている前記保護膜と前記絶縁膜の一部を除去して、ゲートパッドコンタクトホールを形成する。前記保護膜上に導電性物質を全面蒸着しパターンして、前記ドレインコンタクトホールを通じてドレイン電極と連結された画素電極と、ゲートパッドコンタクトホールを通じてゲートパッドと連結されたゲートパッド連結端子及びソースパッドコンタクトホールを通じてソースパッドと連結されたソースパッド連結端子を形成する。
【００２２】
本発明のアクティブパネルの具体的な製造方法を次の実施の形態で詳しく説明する。
【００２３】
実施の形態１図６〜図１１を参照して実施の形態１について詳しく説明する。実施の形態１は低抵抗ゲート配線を設けた構造である。
【００２４】
図６は、本発明の実施の形態１によるアクティブパネルの平面図を示す。図７（ａ）〜図８（ａ）は、図６のVI−VI線に沿って切断したアクティブパネルの薄膜トランジスタの製造工程を示す断面図である。図９（ａ）〜図９（ｄ）は、図６のVII−VII線に沿って切断したアクティブパネルのゲートパッド及びゲートバス配線の製造工程を示す断面図である。図１０（ａ）〜図１０（ｄ）は、図６のVIII−VIII線に沿って切断したアクティブパネルのソースパッド及びソースバス配線の製造工程を示す。図１１（ａ）〜図１１（ｄ）は図６のIX−IX線に沿って切断したアクティブパネルのソースパッド及びソースバス配線の製造工程を示す断面図である。
【００２５】
透明ガラス基板１０１上にアルミニウム又はアルミニウム合金を蒸着しパターニングして、後に形成されるゲートバス配線１１３と同じ位置に低抵抗ゲートバス配線１１３aを形成する（図９（ａ））。そして、クローム（Cr）、タンタル（Ta）、モリブデン（Mo）又は、アンチモン（Sb）等を含む金属を前記低抵抗ゲートバス配線１１３aが形成された基板全面に蒸着しパターンして、ゲート電極１１１及びゲートパッド１１５を形成する（図７（ａ）、図９（ｂ））。同時に前記アルミニウムから形成された低抵抗のゲートバス配線１１３ａの表面のヒロックの防止のために前記クローム、タンタル、モリブデン、又はアンチモンからなるゲートバス配線１１３が前記低抵抗のゲートバス配線１１３ａを覆うように形成する。前記ゲートパッド１１５はゲートバス配線１１３の端に形成する（図９（ｂ））。
【００２６】
酸化シリコン又は窒化シリコンのような絶縁物質をゲートバス配線１１３とゲートパッド１１５を含む基板全面に蒸着して、ゲート絶縁膜１１７を形成する。そして、真性アモルファスシリコンのような半導体物質と不純物が添加されたアモルファスシリコンのような不純物半導体物質をゲート絶縁層１１７上に連続蒸着しパターンして、半導体層１３５と不純物半導体層１３７を形成する。この際、前記半導体層１３５と不純物半導体層１３７は後に形成されるソースバス配線１２３とソースパッド１２５の位置にも残るようにパターンされ、このパターンはダミーソースバス配線１３９とダミーソースパッド１４９を形成する（図７（ｂ）、図１０（ａ）、図１１（ａ））。
【００２７】
次に、クローム又はクローム合金を不純物半導体層１３７を含む基板全面に蒸着しパターンして、ソース電極１２１、ドレイン電極１３１、ソースバス配線１２３、そしてソースパッド１２５を形成する。前記ソース電極１２１と前記ドレイン電極１３１はゲート電極１１１上に互いに対向分離して形成されている。前記ソース電極１２１とドレイン電極１３１をマスクにしてエッチングし、ソース電極１２１とドレイン電極１３１の間に存在する不純物半導体層１３７の露出された部分を完全に除去する（図７（ｃ））。前記ソースバス配線１２３は列方向に配列されたソース電極１２１をお互いに連結している。前記ソースバス配線１２３の下には半導体物質１３５と１３７からなるダミーソースバス配線１３９が形成されている。前記ソースパッド１２５はソースバス配線１２３の端に形成されており、前記ソースパッド１２５の下にはダミーソースパッド１４９が形成されている。そして、前記ソースバス配線１２３と前記ソースパッド１２５はその下に各々形成されたダミーソースバス配線１３９とダミーソースパッド１４９を完全に覆うように形成されている（図１０（ｂ）、図１１（ｂ））。
【００２８】
次に、窒化シリコン又は酸化シリコンのような絶縁物質を前記ソース電極１２１、ソースバス配線１２３、ソースパッド１２５、そしてドレイン電極１３１が形成された基板全面に蒸着して保護膜１４１を形成する。前記保護膜１４１をパターンしてドレイン電極１３１上にはドレインコンタクトホール１７１を形成し（図８（ａ））、ソースパッド１２５上にはソースパッドコンタクトホール１６１を形成する（図１０（ｃ）、図１１（ｃ））。且つ、前記保護膜１４１と前記ゲート絶縁膜１１７の一部を同時に除去してゲートパッド１１５上にゲートパッドコンタクトホール１５１を形成する（図９（ｃ））。
【００２９】
透明導電物質であるITO(Indium Tin Oxide）を前記保護膜１４１が形成された基板上に全面蒸着しパターンして、画素電極１３３、ソースパッド連結端子１６７、そしてゲートパッド連結端子１５７を形成する。前記画素電極１３３はドレインコンタクトホール１７１を通じてドレイン電極１３１と連結される（図８（ｂ））。前記ソースパッド連結端子１６７はソースパッドコンタクトホール１６１を通じてソースパッド１２５と連結され（図１０（ｄ）、図１１（ｄ））、前記ゲートパッド連結端子１５７はゲートパッドコンタクトホール１５１を通じてゲートパッド１１５と連結される（図９（ｄ））。
【００３０】
本実施の形態では、ゲートパッド部分はアルミニウムからなるゲートパッド１１５と、その上にITOからなるゲートパッド連結端子１５７を含み、前記連結端子１５７はゲートパッドコンタクトホール１５１を通じてゲートパッド１１５に連結された構造となっている。前記ソースパッド部分は、ソースバス配線１２３を形成する金属と同じ金属からなるソースパッド１２５と、前記ソースパッド１２５の下に半導体物質１３５と１３７で形成されたダミーソースパッド１４９、そして前記ソースパッドコンタクトホール１６１を通じてソースパッド１２５と連結されるソースパッド連結端子１６７と成り立っている。そして、前記ソースバス配線１２３の下にも半導体物質１３５と１３７からなるダミーソースバス配線１３９が形成されている。
【００３１】
従来において、ソースパッドがクローム金属だけで形成されるため製造工程で各種ストレスによる亀裂が生じる。このような亀裂はパッド部分から断線を引き起こし、接触不良が発生し得る。これは、クロームと窒化シリコン（SiNx）とは、接着力が非常に優れるため、互いに特性の影響を受けやすいからである。例えば、クロームがストレスを受けると窒化シリコンもストレスを受けるために断線が生じる。
【００３２】
これに対し、この実施の形態のように、ダミーソースパッド及びダミーソースバス配線からなるダミー層（ｎ+層）を設け、この上にソースパッド及びソースバス配線を形成すると、ダミー配線及びダミーパッドのｎ+層のため、断線が発生することを防止できる。
【００３３】
この実施の形態における、アルミニウムの第１金属と、クローム、モリブデン、タンタル及びアンチモンの第２金属と、クロームの第３金属（ITOの導電層）との組み合わせは、特に優れた特性を示す。その理由は、アルミニウムからなる第１金属上に直接ITOが蒸着されると、界面に酸化アルミニウム（Ａｌ2Ｏ3）が形成されて高抵抗が発生するという問題が生じるが、この組み合わせであれば、このような抵抗の問題が解決される。
【００３４】
実施の形態２図６、図１０〜図１４を参照して実施の形態２について詳しく説明する。実施の形態２は低抵抗パッド及び低抵抗電極を追加に設けたものである。
【００３５】
図６は、本発明の実施の形態２によるアクティブパネルの平面図を示す。図１２（ａ）〜図１３（ｃ）は、図６のVI−VI線に沿って切断したアクティブパネルの薄膜トランジスタの製造工程を示す断面図である。図１４（ａ）〜図１４（ｄ）は、図６のVII−VII線に沿って切断したアクティブパネルのゲートパッド及びゲートバス配線の製造工程を示す断面図である。図１０（ａ）〜図１０（ｄ）は、図６のVIII−VIII線に沿って切断したアクティブパネルのソースパッド及びソースバス配線の製造工程を示す断面図である。図１１（ａ）〜図１１（ｄ）は、IX−IX線に沿って切断したアクティブパネルのソースパッド及びソースバス配線を示す断面図である。図１０（ａ）〜図１０（ｄ）と図１１（ａ）〜図１１（ｄ）は実施の形態１と同様である。
【００３６】
透明ガラス基板１０１上にアルミニウム又はアルミニウム合金を蒸着しパターンして、低抵抗ゲートバス配線１１３a、低抵抗ゲート電極１１１a、そして低抵抗ゲートパッド１１５aを形成する。低抵抗ゲート電極１１１aは低抵抗ゲートバス配線１１３aから分岐されて、行列方式で設けられた画素の隅に形成される。前記低抵抗ゲートパッド１１５aは低抵抗ゲートバス配線１１３aの端に形成されて、外部から液晶表示装置に印加される電圧信号を受ける部分である（図１２（ａ）、図１４（ａ））。
【００３７】
クローム（Cr）、タンタル（Ta）、モリブデン（Mo）、アンチモン（Sb）等を含む金属を前記低抵抗ゲートバス配線１１１a、低抵抗ゲート電極１１３a、そして低抵抗ゲートパッド１１５aが形成された基板全面に蒸着しパターンして、ゲートバス配線１１３、ゲート電極１１１、そしてゲートパッド１１５を形成する。ここで、クローム（Cr）、タンタル（Ta）、モリブデン（Mo）又は、アンチモン（Sb）等の金属から形成された前記ゲートバス配線１１３、前記ゲート電極１１１、そして前記ゲートパッド１１５は、アルミニウムから形成された前記低抵抗ゲートバス配線１１３a、低抵抗ゲート電極１１１a、そして低抵抗ゲートパッド１１５aを覆ってアルミニウムの表面から発生し得るヒロックを防止する（図１２（ｂ）、図１４（ｂ））。
【００３８】
酸化シリコン又は窒化シリコンのような絶縁物質をゲートバス配線１１３、ゲート電極１１１、そしてゲートパッド１１５が形成された基板全面に蒸着して、ゲート絶縁膜１１７を形成する。そして、真性アモルファスシリコンのような半導体物質と不純物が添加されたアモルファスシリコンのような不純物半導体物質をゲート絶縁膜１１７上に連続蒸着しパターンして、半導体層１３５と不純物半導体層１３７を形成する。この際、前記半導体層１３５と不純物半導体層１３７はその後形成されるソースバス配線１２３とソースパッド１２５の位置にも残るようにパターンされて、このパターンはダミーソースバス配線１３９とダミーソースパッド１４９になる（図７（ｂ）、図１０（ａ）、図１１（ａ））。
【００３９】
次に、クローム又はクローム合金を前記不純物半導体層１３７が形成された基板全面に蒸着しパターンして、ソース電極１２１、ドレイン電極１３１、ソースバス配線１２３、そしてソースパッド１２５を形成する。この際、前記ソース電極１２１と前記ドレイン電極１３１はゲート電極１１１上に互いに対向分離して形成されている。前記ソース電極１２１とドレイン電極１３１をマスクにしてエッチングし、前記ソース電極１２１とドレイン電極１３１の間に存在する前記不純物半導体層１３７の露出された部分を完全に除去する（図１３（ａ））。前記ソースバス配線１２３は列方向に配列されたソース電極１２１と連結している。前記ソースバス配線１２３の下には半導体物質１３５と１３７からなるダミーソースバス配線１３９が形成されている。前記ソースパッド１２５はソースバス配線１２３の端に形成されており、前記ソースパッド１２５の下にはダミーソースパッド１４９が形成されている。前記ソースバス配線１２３とソースパッド１２５はその下に各々形成されたダミーソースバス配線１３９とダミーソースパッド１４９を完全に覆うように形成されている（図１０（ｂ）、図１１（ｂ））。
【００４０】
次に、窒化シリコン又は酸化シリコンのような絶縁物質を前記ソース電極１２１、ソースバス配線１２３、ソースパッド１２５、そしてドレイン電極１３１が形成された基板全面に蒸着して保護膜１４１を形成する。前記保護膜１４１をパターニングして、ドレイン電極１３１上にドレインコンタクトホール１７１を形成して（図１３（ｂ））、ソースパッド１２５上にはソースパッドコンタクトホール１６１を形成する（図１０（ｃ）、図１１（ｃ））。且つ、前記保護膜１４１と前記ゲート絶縁膜１１７の一部を同時に除去して前記ゲートパッド１１５上にゲートパッドコンタクトホール１５１を形成する（図１４（ｃ））。
【００４１】
透明導電物質であるITO（Indium Tin Oxide）を前記保護膜１４１が形成された基板上に全面蒸着しパターニングして、画素電極１３３、ソースパッド連結端子１６７、そしてゲートパッド連結端子１５７を形成する。前記画素電極１３３はドレインコンタクトホール１７１を通じてドレイン電極１３１と連結される（図１３（ｃ））。前記ソースパッド連結端子１６７はソースパッドコンタクトホール１６１を通じてソースパッド１２５と連結される（図１０（ｄ）、図１１（ｄ））。前記ゲートパッド連結端子１５７はゲートパッドコンタクトホール１５１を通じてゲートパッド１１５と連結される（図１４（ｄ））。
【００４２】
本実施の形態では、ゲートパッド部分はアルミニウムからなる低抵抗ゲートパッド１１５とITOからなるゲートパッド連結端子１５７を含んで、前記連結端子１５７はゲートパッドコンタクトホール１５１を通じてゲートパッド１１５と連結された構造をなしている。一方、ソースパッド部分はソースバス配線１２３と同じ金属からなるソースパッド１２５と、ソースパッド１２５の下に半導体物質１３５と１３７で形成されたダミーソースパッド１４９、そしてソースパッドコンタクトホール１６１を通じてソースパッド１２５と連結されるソースパッド連結端子１６７で成り立っている。そして、前記ソースバス配線１２３の下にも半導体物質１３５と１３７でダミーソースバス配線１３９が形成されている。
【図面の簡単な説明】
【００４３】
【図１】従来アクティブパネルの一部分を示す平面拡大図。
【図２】従来アクティブパネルで薄膜トランジスタが形成される部分の製造工程を示す断面拡大図。
【図３】従来アクティブパネルで薄膜トランジスタが形成される部分の製造工程を示す断面拡大図（続き）。
【図４】従来アクティブパネルでゲートパッドとゲートバス配線が形成される部分の製造工程を示す断面拡大図。
【図５】従来アクティブパネルでソースパッドとソースバス配線が形成される部分の製造工程を示す断面拡大図。
【図６】本発明によるアクティブパネルの一部分を示す平面拡大図。
【図７】本発明によるアクティブパネルで薄膜トランジスタが形成される部分の製造工程を示す断面図。
【図８】本発明によるアクティブパネルで薄膜トランジスタが形成される部分の製造工程を示す断面図（続き）。
【図９】本発明の実施の形態によるアクティブパネルでゲートパッドとゲートバス配線が形成される部分の製造工程を示す断面図。
【図１０】本発明の実施の形態によるアクティブパネルでソースパッドとソースバス配線が形成される部分の製造工程を示す断面図。
【図１１】本発明の実施の形態によるアクティブパネルでソースパッドとソースバス配線が形成される部分の製造工程を示す断面図。
【図１２】本発明の他の実施の形態によるアクティブパネルで薄膜トランジスタが形成される部分の製造工程を示す断面図。
【図１３】本発明の他の実施の形態によるアクティブパネルで薄膜トランジスタが形成される部分の製造工程を示す断面図（続き）。
【図１４】本発明の他の実施の形態によるアクティブパネルでゲートパッドとゲートバス配線が形成される部分の製造工程を示す断面図。
【符号の説明】
【００４４】
１、１０１ 基板
１１、１１１ ゲート電極
１１１a 低抵抗ゲート電極
１１５a 低抵抗ゲートパッド
１３、１１３ ゲートバス配線
１３a、１１３a 低抵抗ゲートバス配線
１５、１１５ ゲートパッド
１７、１１７ ゲート絶縁膜
２１、１２１ ソース電極
２３、１２３ ソースバス配線
２５、１２５ ソースパッド
３１、１３１ ドレイン電極
３３、１３３ 画素電極
３５、１３５ 半導体層
３７、１３７ 不純物半導体層
１３９ ダミーソースバス配線
１４９ ダミーソースパッド
４１、１４１ 保護膜
５１、１５１ ゲートパッドコンタクトホール
５７、１５７ ゲートパッド連結端子
６１、１６１ ソースパッドコンタクトホール
６７、１６７ ソースパッド連結端子
７１、１７１ ドレインコンタクトホール
【図１】
2008107849.tif 000003
【図２】
2008107849.tif 000004
【図３】
2008107849.tif 000005
【図４】
2008107849.tif 000006
【図５】
2008107849.tif 000007
【図６】
2008107849.tif 000008
【図７】
2008107849.tif 000009
【図８】
2008107849.tif 000010
【図９】
2008107849.tif 000011
【図１０】
2008107849.tif 000012
【図１１】
2008107849.tif 000013
【図１２】
2008107849.tif 000014
【図１３】
2008107849.tif 000015
【図１４】
2008107849.tif 000016