(57)【要約】【課題】直流電源電圧を分割する複数のコンデンサの電圧アンバランスを制限し、入力側の検出器を最小限度にして回路構成の簡略化、装置の小型化、低価格化を図る。【解決手段】入力側が直列接続され、出力側が並列接続される複数段のフライバック式ＤＣ／ＤＣコンバータからなる直流電源装置において、各段のＤＣ／ＤＣコンバータに対応して直流出力端子Ｐ，Ｎ側に設けられたフォトカプラ９１，９２，９３の発光ダイオードを直列接続して前記フォトカプラ９１，９２，９３の出力信号からＤＣ／ＤＣコンバータにパルス幅指令値を帰還してほぼ等しいパルス幅で制御回路８１，８２，８３及びゲート回路７１，７２，７３を介してスイッチング素子２１，２２，２３を点弧する。また、電圧制限部３０１，３０２，３０３により各段の入力電圧を個別に監視してスイッチング素子２１，２２，２３を制御し、入力電圧のアンバランスを制限する。【選択図】図４
2008187817.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線が半導体スイッチング素子に直列接続されるトランスと、直流電圧が印加され、かつ前記一次巻線と半導体スイッチング素子との直列回路に並列接続されるコンデンサと、を有するフライバック式ＤＣ／ＤＣコンバータを複数段備え、
各段のＤＣ／ＤＣコンバータの前記コンデンサを直列接続してその直列回路の両端を直流電源に接続すると共に、各段のＤＣ／ＤＣコンバータの前記トランスの二次巻線をダイオードを介し並列接続して直流出力端子に接続してなる直流電源装置において、
前記直流出力端子側に各段のＤＣ／ＤＣコンバータに対応して直列接続したフォトカプラ，スイッチングレギュレータ，抵抗からなる電圧調節器を設け、出力電圧目標値と出力電圧検出値との偏差に基づいて得られたパルス幅指令値を前記フォトカプラを介して各段のＤＣ／ＤＣコンバータに個別に帰還してＤＣ／ＤＣコンバータの前記半導体スイッチング素子を制御することを特徴とする直流電源装置。
【請求項２】
請求項１記載の直流電源装置において、
各段のＤＣ／ＤＣコンバータの前記コンデンサの電圧を検出し、その電圧検出値が設定値以下になったときに、当該ＤＣ／ＤＣコンバータの前記半導体スイッチング素子をオフし、または通流率を低下させて前記コンデンサ電圧の低下を防止する電圧制限部を備えたことを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力側が直列接続され、かつ出力側が並列接続された複数段のフライバック式ＤＣ／ＤＣコンバータからなる直流電源装置に関し、特に、直流電源電圧を分割する複数のコンデンサの電圧アンバランスを防止する技術に関するものである。
【背景技術】
【０００２】
図７は、この種の直流電源装置の従来技術を示している。
同図において、１００は直流電源、１１，１２，１３は直流電源１００の正負極間に直列接続されたコンデンサ、３１，３２，３３は一次巻線の一端が前記コンデンサ１１，１２，１３の各一端に接続されたトランス、２１，２２，２３は前記一次巻線の他端と前記コンデンサ１１，１２，１３の各他端との間に接続された半導体スイッチング素子、４１，４２，４３，６１，６２，６３はダイオード、５１，５２，５３はコンデンサ、７１，７２，７３はスイッチング素子２１，２２，２３に対応して設けられたゲート回路、８０は制御回路、１４１，１４２，１４３は制御回路８０によって駆動され、前記ゲート回路７１，７２，７３に制御信号を絶縁して送出するフォトカプラ、１３１，１３２は直流出力端子Ｐ，Ｎ間に接続された電圧検出用抵抗、９０はフォトカプラ、１１１は順電流制限用抵抗、１２１はスイッチングレギュレータ、２００は前記ゲート回路７１，７２，７３に電源を供給するゲート電源である。
【０００３】
ここで、コンデンサ１１、トランス３１、スイッチング素子２１等は１段目のフライバック式ＤＣ／ＤＣコンバータを構成しており、以下同様に構成された２段目、３段目のフライバック式ＤＣ／ＤＣコンバータと相俟って、入力側が直列接続され、かつ出力側が並列接続された３段のフライバック式ＤＣ／ＤＣコンバータからなる直流電源装置が構成されている。
【０００４】
この従来技術では、電圧検出用抵抗１３１，１３２、順電流制限用抵抗１１１、スイッチングレギュレータ１２１及びフォトカプラ９０により電圧調整器が構成され、この電圧調整器は、スイッチングレギュレータ１２１内部にある基準電圧（出力電圧目標値）と抵抗器１３１，１３２の分圧によって得られた出力電圧検出値とを比較し、その偏差に応じた電圧をスイッチングレギュレータ１２１が出力することによって電圧調整を行なっている。電圧調整器の出力（パルス幅指令値）はフォトカプラ９０を介して制御回路８０に入力され、制御回路８０では同じ幅のスイッチング信号をフォトカプラ１４１，１４２，１４３により絶縁して各ゲート回路７１，７２，７３に分配している。
そして、ゲート回路７１，７２，７３からの点弧信号によりスイッチング素子２１，２２，２３をそれぞれ点弧することにより、各トランス３１，３２，３３の二次巻線に発生する電力を加え合わせて直流出力端子Ｐ，Ｎ間に出力し、その出力電圧検出値が目標値に一致するように制御を行っている。
【０００５】
ここで、各段のスイッチング素子２１，２２，２３の出力側は、直流電源電圧Ｖｉｎをコンデンサ１１，１２，１３により分割した電位点にそれぞれ接続されており、コンデンサ１１，１２，１３の容量が等しいとすれば、上段のゲート回路７１の基準電位は２／３Ｖｉｎ、中段のゲート回路７２の基準電位は１／３Ｖｉｎ、下段のゲート回路７３の基準電位は０Ｖであるため、制御回路８０では、各ゲート回路７１，７２，７３に送る制御信号およびゲート電圧を個別にフォトカプラ，トランスを用いて絶縁している。
【０００６】
さて、一般にフライバック式ＤＣ／ＤＣコンバータは、他のＤＣ／ＤＣコンバータに比べて部品点数が少ないという特徴がある。しかし、ＤＣ／ＤＣコンバータを１段構成にしてトランスの一次巻線とスイッチング素子との直列回路に直流電源電圧をそのまま印加すると、直流電源電圧が高い場合には高耐圧のスイッチング素子を用いなければならない。
また、トランスに関しても、入力電圧が高くなるとＶＴ積が大きくなり、磁気飽和させないために断面積の大きなコアを用いなければならず、トランスを小型化できないという問題がある。
【０００７】
なお、以下の数式は、１段構成のフライバック式ＤＣ／ＤＣコンバータにおけるスイッチング素子に印加される電圧、直流入出力電圧等の関係を示している。
Ｖｄ＝Ｖｉｎ＋ｎ１／ｎ２×Ｖｏ×Ｖｌ
Ｖｄ：スイッチング素子に印加される電圧，
Ｖｉｎ：直流入力電圧（直流電源電圧），
Ｖｏ：直流出力電圧，
Ｖｌ：トランスの漏れインダクタンス分による跳ね上がり電圧，
ｎ１：トランスの一次巻数，
ｎ２：トランスの二次巻数
【０００８】
上記の問題点に対して、図７に示したように複数段のフライバック式ＤＣ／ＤＣコンバータからなる直流電源装置によれば、直流電源電圧を直列接続された複数のコンデンサ１１，１２，１３により分割することができ、これらのコンデンサ１１，１２，１３の分担電圧がトランス３１，３２，３３の一次巻線を介してスイッチング素子２１，２２，２３にそれぞれ印加される。
このため、スイッチング素子の低耐圧化が可能であり、トランス入力電圧の低下による小型化と共に装置全体の小型化、低価格化を図ることができる。
なお、図７と同様の主回路を持つ直流電源装置は、例えば特許文献１，２に記載されている。
【０００９】
【特許文献１】特開昭６２−２１０８６１号公報（第４頁右下欄第１行〜第５頁右下欄第１行、第１図等）
【特許文献２】特開昭６２−８１９７８号公報（第３頁右下欄第６行〜第４頁右上欄第３行、第１図等）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図７等に示した直流電源装置では、直列接続された複数のコンデンサの電圧が各スイッチング素子の通流率に反比例するため、各スイッチング素子は同じパルス幅でスイッチングしないとアンバランスになる不都合がある。また、各段のＤＣ／ＤＣコンバータを個別に制御する方式においては、アンバランスが生じるとこのアンバランスを解消するためのパルス補正を行なわなければならず、電圧調整動作とは逆の動きになる。すなわち、単に電圧調整動作をさせてしまうと、入力電圧が低下するとパルス幅を広げるため、入力電圧が低下するというループで正帰還することになる。逆に、入力電圧が上昇するとパルス幅を絞り込み、これによりさらに入力電圧は上昇するループで正帰還することになる。さらに、複数段のＤＣ／ＤＣコンバータの入力電圧がアンバランスになると、電圧が高いコンデンサに接続されているコンバータのスイッチング素子の電圧責務が厳しくなるので、高耐圧の素子を使用する必要が生じ、コスト高の原因となる。
これを解決するために、特許文献１に係る従来技術では、直流電源電圧から各段のコンデンサが分担するべき電圧目標値を求め、各コンデンサの電圧実際値を検出して電圧目標値との偏差がゼロになるような補正信号を作成すると共に、出力電圧設定値と出力電圧検出値との偏差から求めた自動電圧調整信号に前記補正信号を加算してスイッチング素子の通流率を制御している。
このため、各段のコンデンサの電圧を検出する電圧検出器が必要であり、スイッチング素子の制御回路も複雑化するおそれがあった。
【００１１】
更に、特許文献２に係る従来技術では、各スイッチング素子の動作遅れに起因する電流のアンバランスを低減するために、複数段のＤＣ−ＤＣコンバータの共通入力回路に流れる電流を検出し、その電流検出値に応じてスイッチング素子のオンパルス幅を補正している。
従って、この従来技術では入力電流検出器が必要不可欠であった。
【００１２】
そこで本発明の解決課題は、直流電源電圧を分割する複数のコンデンサの電圧アンバランスを制限することができ、しかも、入力側の検出器を最小限度にして回路構成の簡略化、装置の小型化、低価格化を図った直流電源装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に係る発明は、一次巻線が半導体スイッチング素子に直列接続されるトランスと、直流電圧が印加され、かつ前記一次巻線と半導体スイッチング素子との直列回路に並列接続されるコンデンサと、を有するフライバック式ＤＣ／ＤＣコンバータを複数段備え、
各段のＤＣ／ＤＣコンバータの前記コンデンサを直列接続してその直列回路の両端を直流電源に接続すると共に、各段のＤＣ／ＤＣコンバータの前記トランスの二次巻線をダイオードを介し並列接続して直流出力端子に接続してなる直流電源装置において、
前記直流出力端子側に各段のＤＣ／ＤＣコンバータに対応して直列接続したフォトカプラ，スイッチングレギュレータ，抵抗からなる電圧調節器を設け、出力電圧目標値と出力電圧検出値との偏差に基づいて得られたパルス幅指令値を前記フォトカプラを介して各段のＤＣ／ＤＣコンバータに個別に帰還してＤＣ／ＤＣコンバータの前記半導体スイッチング素子を制御するものである。
【００１４】
請求項２に係る発明は、請求項１記載の直流電源装置において、
各段のＤＣ／ＤＣコンバータの前記コンデンサの電圧を検出し、その電圧検出値が設定値以下になったときに、当該ＤＣ／ＤＣコンバータの前記半導体スイッチング素子をオフし、または通流率を低下させて前記コンデンサ電圧の低下を防止する電圧制限部を備えたものである。
【発明の効果】
【００１５】
請求項１に係る発明によれば、各段のフライバック式ＤＣ／ＤＣコンバータの入力側に電圧検出器や電流検出器を備えることなく入力電圧をほぼバランスさせることができ、回路構成の簡略化やコストの低減を図ることができる。
請求項２に係る発明によれば、各段のフライバック式ＤＣ／ＤＣコンバータの入力電圧を個別に監視してスイッチング素子を制御することで、入力電圧のアンバランスが助長されるのを未然に防止することができる。
総じて本発明によれば、入力電圧のアンバランスを制限してスイッチング素子等に低耐圧の素子を使用可能とすると共に、トランスへの印加電圧を低下させることができ、全体として小型で入力電圧の高い直流電源装置を実現することが可能である。
【発明を実施するための最良の形態】
【００１６】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１，第２実施形態の主回路構成図であり、図７と同一の構成要素には同一の番号を付してある。この主回路は、一次巻線が半導体スイッチング素子に直列接続されるトランスと、直流電源電圧の１／Ｎ（Ｎは２以上の整数であり、この例ではＮ＝３）の電圧が印加されるコンデンサと、を備えたフライバック式ＤＣ／ＤＣコンバータを３段備えた直流電源装置である。
また、図２は図１における１段分のフライバック式ＤＣ／ＤＣコンバータを示しており、１００’は図１の直流電源１００の電圧を１／３にした直流電源に相当する。
【００１７】
図１に示す主回路は、図７に示した従来技術における主回路と基本的に同一であり、直流電源電圧をコンデンサ１１，１２，１３により３分割すると共に、トランス３１，３２，３３の一次巻線とスイッチング素子２１，２２，２３との直列回路を前記コンデンサ１１，１２，１３にそれぞれ並列接続し、トランス３１，３２，３３の二次側をダイオード４１，４２，４３，６１，６２，６３及びコンデンサ５１，５２，５３を介して並列に接続することにより、低耐圧のスイッチング素子や入力電圧の低いトランスを使用可能として回路の小型化を可能にしている。
【００１８】
ここで、図１に示すような直流電源装置では、前述したようにコンデンサ１１，１２，１３の電圧がアンバランスになるという問題があり、その結果、過渡的にスイッチング素子２１，２２，２３に過大な電圧が印加されるおそれがある。
入力電圧をバランスさせるためには、電圧が高くなったコンデンサを含むＤＣ／ＤＣコンバータの出力が増え、入力電圧が低くなると出力を絞るようにスイッチング素子を動作させる必要がある。このためには、各段のＤＣ／ＤＣコンバータのスイッチング素子に全く同じ点弧信号を入力すればよい。
【００１９】
図３は、２段のＤＣ／ＤＣコンバータにより直流電源装置を構成した場合の各段のスイッチング素子に対する点弧信号、上段及び下段のトランスの一次側電流を示す波形図である。
同図において、点線は各段のコンデンサの電圧が同じ場合の一次側電流を示しており、その平均値は等しいため同一の電力を出力可能である。一方、実線は上段のコンデンサの電圧が下段のコンデンサよりも高い場合の一次側電流であり、平均電流もアンバランスな値となっている。
【００２０】
この場合、各段の入力電圧をＶｉｎとすると、上段及び下段のトランスのインダクタンスＬが等しければ、以下の数式によって入力電圧が高い段のｄｉ／ｄｔが高くなり、その分、平均電流も増加する。
ｄｉ／ｄｔ＝Ｖｉｎ／Ｌ
従って、入力電圧が高い段の出力が増加するので、コンデンサ電圧はやがてバランスすることとなる。
しかし、実際には、点弧信号のパルス幅の違いや、トランスのインダクタンスの違いにより、コンデンサ電圧に許容しうる定常的な偏差が生じて動作する。
【００２１】
そこで、本発明の第１実施形態は、図４のように構成されている。以下では、この回路構成が図７と異なる点を中心にして説明する。
図４において、各段のフライバック式ＤＣ／ＤＣコンバータのゲート回路７１，７２，７３に対応して、制御回路８１，８２，８３がそれぞれ個別に設けられている。また、各段のトランス３１Ａ，３２Ａ，３３Ａには三次巻線２４１，２４２，２４３が設けられ、その両端に接続されたダイオード２２１，２２２，２２３とコンデンサ２３１，２３２，２３３との各接続点が抵抗２１１，２１２，２１３を介してコンデンサ１１，１２，１３の各一端にそれぞれ接続されていると共に、前記コンデンサ２３１，２３２，２３３の両端がゲート回路７１，７２，７３及び制御回路８１，８２，８３にそれぞれ接続されている。なお、２０１，２０２，２０３はゲート電源を示す。
【００２２】
更に、直流出力端子Ｐ，Ｎ間には、図７と同様に抵抗１３１，１３２が直列に接続されていると共に、各段の制御回路８１，８２，８３に対応する帰還用のフォトカプラ９１，９２，９３内の発光ダイオード（ＬＥＤ）の直列回路と、順電流制限用抵抗１１１及びスイッチングレギュレータ１２１とが直列に接続されて電圧調整器が構成されている。この電圧調整器は、スイッチングレギュレータ１２１内部にある基準電圧（出力電圧目標値）と抵抗器１３１，１３２の分圧によって得られた出力電圧検出値とを比較し、その偏差に応じてスイッチングレギュレータ１２１が電圧調整することにより、出力電圧目標値と出力電圧検出値との偏差をフォトカプラ９１，９２，９３の順電流（パルス幅指令値）に変換する。
そして、前記フォトカプラ９１，９２，９３の出力端子は各制御回路８１，８２，８３に接続されている。
【００２３】
図４に示した第１実施形態によれば、帰還用のフォトカプラ９１，９２，９３の発光ダイオードには同じ大きさの順電流が流れ、電流伝達率（ＣＴＲ）のバラツキによる影響はあるものの、各制御回路８１，８２，８３には同じ大きさの出力電圧目標値と出力電圧検出値との偏差であるパルス幅指令値が、フォトカプラ９１，９２，９３を介して各段のＤＣ／ＤＣコンバータに個別に帰還される。このため、各制御回路８１，８２，８３にはほぼ等しいパルス幅指令値を帰還することができ、ゲート回路７１，７２，７３を介して各スイッチング素子２１，２２，２３を点弧させて各段のトランス３１Ａ，３２Ａ，３３Ａの出力を均等にすることができる。
この場合、トランス３１Ａ，３２Ａ，３３Ａのインダクタンスが等しければ、入力電圧が高い段のトランスがより大きい電力を出力するため、その入力電圧を低下させる方向に制御が働き、定常的には各段の入力側のコンデンサ１１，１２，１３の電圧が等しくなる。
【００２４】
ここで、上述したように各段のスイッチング素子２１，２２，２３を個別に点弧した場合、点弧開始のタイミングが揃わず、ずれて起動した場合や負荷変動などの過渡状態において、入力電圧がアンバランスになるおそれがある。
特に、第１実施形態のように三次巻線２４１，２４２，２４３を利用したゲート電源２０１，２０２，２０３から制御電源を供給可能であれば、比較的低い電圧まで動作可能であるため、入力電圧のアンバランス発生時には、直流電源電圧のほぼすべてが一段のコンデンサに印加されるような事態も生じ、直流電源電圧を複数の直列コンデンサにより分担する利点を活かせないおそれもある。
【００２５】
本発明の第２実施形態は上記の問題点を解決するものであり、図５はその回路構成を示している。
図５において、４０１，４０２，４０３は制御ユニットであり、各々が図４における制御回路８１，８２，８３、ゲート回路７１，７２，７３をそれぞれ組み合わせた回路に相当する。
また、これらの制御ユニット４０１，４０２，４０３の電源については図示を省略してあるが、図４と同様にトランス３１，３２，３３に三次巻線を設けて構成したゲート電源から電源電圧が供給される。
従って、各段のこの第２実施形態は、第１実施形態を基本として、以下に述べる電圧制限部３０１，３０２，３０３を付加したものに相当する。
【００２６】
さて、各段の電圧制限部３０１，３０２，３０３は何れも同一の構成であるため、上段の制御ユニット４０１に対応して設けられた電圧制限部３０１を例に挙げてその構成を説明する。
３１１はコンデンサ１１の電圧を検出する電圧検出器であり、その電圧検出値は比較器３３１の一方の入力端子に与えられている。また、３２１は設定器であり、直流電源電圧に対するコンデンサ１１の分担電圧が予め設定されている。この電圧設定値は、前記比較器３３１の他方の入力端子に与えられている。
比較器３３１の出力端子はＮＰＮトランジスタ３４１のベースに接続されており、そのコレクタ及びエミッタは制御ユニット４０１に接続されると共に、フォトカプラ９１を構成するフォトトランジスタのコレクタ及びエミッタに接続されている。
【００２７】
この実施形態の動作を説明すると、電圧検出器３１１による電圧検出値が設定器３２１による電圧設定値以下になると比較器３３１の出力信号が「High」レベルになり、ＮＰＮトランジスタ３４１がオンする。ここで、図８はフォトカプラ９１の順電流とパルス幅の関係を示したものであり、順電流が増加するのに伴いパルス幅が狭くなる特性である。したがって、ＮＰＮトランジスタ３４１がオンすると制御ユニット４０１は、出力電圧が上昇した時と同じ動作で、スイッチング素子２１の点弧信号の通流率を低下させてパルス幅を絞り込み、または、点弧信号を完全にオフする。
このため、トランス３１からの電力供給が低下し、またはゼロになるため、入力電圧の更なる低下によるアンバランスの助長を防止し、任意の電圧設定値以下に入力電圧が低下しないようにすることができる。このことは、スイッチング素子２１，２２，２３を選定する際にその耐圧を下げられるという効果を生む。
【００２８】
ここで、図５のように３段構成のＤＣ／ＤＣコンバータからなる直流電源装置において、個々の設定器（例えば設定器３２１）による電圧設定値を直流電源１００の電圧Ｖｉｎの１／４に設定した場合、素子耐圧を考慮した上での各コンデンサの入力電圧最大値は、以下の数式によりＶｉｎ／２となる。
Ｖｉｎ−Ｖｉｎ／４−Ｖｉｎ／４＝Ｖｉｎ／２
【００２９】
上記の例は３段構成の場合であるが、設定器による電圧設定値＝直流電源電圧／（ＤＣ／ＤＣコンバータの直列接続段数＋１）とした場合の、ＤＣ／ＤＣコンバータの直列接続段数（コンデンサの分割数）と各段のコンデンサの入力電圧最大値との関係を図６に示す。
コンデンサの分割数を増やすと共に、上述した電圧制限部により各段の入力電圧を個別に監視してスイッチング動作を制御することにより、スイッチング素子等の耐圧を下げることが可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１，第２実施形態の主回路構成図である。
【図２】図１における１段分のフライバック式ＤＣ／ＤＣコンバータの構成図である。
【図３】２段構成の直流電源装置におけるスイッチング素子の点弧信号、上段及び下段のトランスの一次側電流を示す波形図である。
【図４】本発明の第１実施形態の具体的な構成図である。
【図５】本発明の第２実施形態の具体的な構成図である。
【図６】本発明の第２実施形態において、コンデンサの分割数と各段のコンデンサの入力電圧最大値との関係を示す図である。
【図７】従来技術を示す回路図である。
【図８】パルス幅帰還用フォトカプラの順電流とパルス幅の関係を示す図である。
【符号の説明】
【００３１】
１１，１２，１３，５１，５２，５３，２３１，２３２，２３３：コンデンサ
２１，２２，２３：半導体スイッチング素子
３１，３２，３３，３１Ａ，３２Ａ，３３Ａ：トランス
４１，４２，４３，６１，６２，６３，２２１，２２２，２２３：ダイオード
７１，７２，７３：ゲート回路
８１，８２，８３：制御回路
９１，９２，９３：フォトカプラ
１００：直流電源
１１１，１３１，１３２，２１１，２１２，２１３：抵抗
１２１：スイッチングレギュレータ
２０１，２０２，２０３：ゲート電源
２４１，２４２，２４３：三次巻線
３０１，３０２，３０３：電圧制限部
３１１：電圧検出器
３２１：設定器
３３１：比較器
３４１：ＮＰＮトランジスタ
４０１，４０２，４０３：制御ユニット
Ｐ，Ｎ：直流出力端子
【図１】
2008187817.tif 000003
【図２】
2008187817.tif 000004
【図３】
2008187817.tif 000005
【図４】
2008187817.tif 000006
【図５】
2008187817.tif 000007
【図６】
2008187817.tif 000008
【図７】
2008187817.tif 000009
【図８】
2008187817.tif 000010