(57)【要約】      （修正有）【課題】ビデオソースとビデオディスプレイとを接続するためのコスト効率の良いディジタルインタフェースを提供する。【解決手段】マルチメディアソース装置をマルチメディアシンク装置に接続するよう構成されたパケットベースのディスプレイ・インターフェースであって、ソース装置に接続され、固有のストリームレートに従ってソースパケットデータストリームを受信するよう構成されたトランスミッタ部と、シンク装置に接続されたレシーバ部と、トランスミッタ部とレシーバ部とを接続し、トランスミッタ部とレシーバ部との間のリンクレートに従って、ソースパケットデータストリームに基づいた複数のマルチメディアデータパケットから形成されるマルチメディアデータパケットストリームを伝送するよう構成されたリンク部と、を備える。【選択図】図１
2008278488.tif 000002
【特許請求の範囲】
【請求項１】
縮小セットのマルチメディアフォーマットを固有のマルチメディアクロックレートでそれぞれ提供するよう構成された携帯型マルチメディアソースと、マルチメディアディスプレイとを接続するよう構成された小型のパケットベース・マルチメディア・インターフェースであって、
前記マルチメディアソースを前記マルチメディアシンクに接続し、パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに、前記固有のマルチメディアクロックレートに依存しないリンクレートで搬送するよう構成された単一のレーンのみを有する単方向メインリンクと、
前記マルチメディアソースと前記ディスプレイとを接続する半二重双方向補助チャネルであって、前記単方向メインリンクと協調して、前記マルチメディアソースと前記ディスプレイとの間で情報を転送するために、前記マルチメディアソースと前記ディスプレイとの間に補助通信リンクを提供する、半二重双方向補助チャネルと、
前記単方向メインリンクおよび前記半二重双方向補助チャネルを前記マルチメディアソースおよび前記ディスプレイに、電気的に接続するよう構成されたコネクタ構成と、
を備える、パケットベース・マルチメディア・インターフェース。
【請求項２】
請求項１に記載のパケットベース・ディスプレイ・インターフェースであって、前記マルチメディアデータストリームは、前記固有のストリームレートに依存しない、関連する調整可能なデータストリームリンクレートを有する、パケットベース・ディスプレイ・インターフェース。
【請求項３】
請求項１に記載のインターフェースであって、前記マルチメディアデータストリームは等時性であり、前記情報の転送は非同期である、インターフェース。
【請求項４】
請求項１に記載のディスプレイ・インターフェースであって、さらに、
アクティブなシンク装置がいつ前記リンク部に接続されたのかを自動的に決定するよう構成されたホットプラグ・イベント検出部を備える、ディスプレイ・インターフェース。
【請求項５】
請求項１に記載のディスプレイ・インターフェースであって、前記補助チャネルによって搬送される前記情報は、同期外れ情報と、パケット脱落情報と、トレーニングセッション結果情報とを含む、ディスプレイ・インターフェース。
【請求項６】
請求項１に記載のディスプレイ・インターフェースであって、前記リンクレートは、約２．７Ｇｂｐｓ以下で調整可能であり、関連する２７０Ｍｂｙｔｅｓ／ｓｅｃの帯域幅を有する、ディスプレイ・インターフェース。
【請求項７】
請求項１５に記載のディスプレイ・インターフェースであって、前記ソース装置は、前記補助チャネルを用いて、前記オーディオストリームに対応するオーディオサンプルレートおよびサンプル当たりのビット数を、前記ディスプレイ装置に通知する、ディスプレイ・インターフェース。
【請求項８】
請求項１に記載のディスプレイ・インターフェースであって、前記補助チャネルは、セルフクロックのデータ信号を用いて、少なくとも４８０Ｍｂｓまでのデータ伝送レートをサポートする、ディスプレイ・インターフェース。
【請求項９】
請求項８に記載のディスプレイ・インターフェースであって、前記インターフェースが、マルチマスタモードに設定された場合に、前記マルチメディアソースと前記ディスプレイの一方がマスタ装置となり、応答のシリアルデータが、応答するスレーブ装置から、要求するマスタ装置へ、前記補助チャネルを介して送られる、ディスプレイ・インターフェース。
【請求項１０】
請求項９に記載のディスプレイ・インターフェースであって、さらに、
補助チャネル要求を監視して、任意の競合する要求の優先順位を提供するよう構成された調停部を備える、ディスプレイ・インターフェース。
【請求項１１】
システムであって、
縮小セットのマルチメディアフォーマットを固有のマルチメディアクロックレートでそれぞれ提供するよう構成された携帯型マルチメディアソースと、
マルチメディアディスプレイと、
小型のパケットベース・マルチメディア・インターフェースと、を備え、
前記パケットベース・マルチメディア・インターフェースは、
前記マルチメディアソースを前記マルチメディアシンクに接続し、パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに、前記固有のマルチメディアクロックレートに依存しないリンクレートで搬送するよう構成された単一のレーンを有する単方向メインリンクと、
前記マルチメディアソースと前記ディスプレイとを接続する半二重双方向補助チャネルであって、前記単方向メインリンクと協調して、前記マルチメディアソースと前記ディスプレイとの間で情報を転送するために、前記マルチメディアソースと前記ディスプレイとの間に補助通信リンクを提供する、半二重双方向補助チャネルと、
前記単方向メインリンクおよび前記半二重双方向補助チャネルを前記マルチメディアソースおよび前記ディスプレイに、電気的に接続するよう構成されたコネクタ構成と、
を備える、システム。
【請求項１２】
請求項１１に記載のシステムであって、前記マルチメディアデータストリームは、前記固有のストリームレートに依存しない、関連する調整可能なデータストリームリンクレートを有する、システム。
【請求項１３】
請求項１１に記載のシステムであって、前記マルチメディアデータストリームは等時性であり、前記情報の転送は非同期である、システム。
【請求項１４】
請求項１１に記載のディスプレイ・インターフェースであって、さらに、
アクティブなシンク装置がいつ前記リンク部に接続されたのかを自動的に決定するよう構成されたホットプラグ・イベント検出部を備える、ディスプレイ・インターフェース。
【請求項１５】
請求項１１に記載のディスプレイ・インターフェースであって、前記補助チャネルによって搬送される前記情報は、同期外れ情報と、パケット脱落情報と、トレーニングセッション結果情報とを含む、ディスプレイ・インターフェース。
【請求項１６】
請求項１１に記載のディスプレイ・インターフェースであって、前記リンクレートは、約２．７Ｇｂｐｓ以下で調整可能であり、関連する２７０Ｍｂｙｔｅｓ／ｓｅｃの帯域幅を有する、ディスプレイ・インターフェース。
【請求項１７】
請求項１５に記載のディスプレイ・インターフェースであって、前記ソース装置は、前記補助チャネルを用いて、前記オーディオストリームに対応するオーディオサンプルレートおよびサンプル当たりのビット数を、前記ディスプレイ装置に通知する、ディスプレイ・インターフェース。
【請求項１８】
請求項１１に記載のディスプレイ・インターフェースであって、前記補助チャネルは、セルフクロックのデータ信号を用いて、少なくとも４８０Ｍｂｓまでのデータ伝送レートをサポートする、ディスプレイ・インターフェース。
【請求項１９】
請求項１８に記載のディスプレイ・インターフェースであって、前記インターフェースが、マルチマスタモードに設定された場合に、前記マルチメディアソースと前記ディスプレイの一方がマスタ装置となり、応答のシリアルデータが、応答するスレーブ装置から、要求するマスタ装置へ、前記補助チャネルを介して送られる、ディスプレイ・インターフェース。
【請求項２０】
請求項１９に記載のディスプレイ・インターフェースであって、さらに、
補助チャネル要求を監視して、任意の競合する要求の優先順位を提供するよう構成された調停部を備える、ディスプレイ・インターフェース。
【請求項２１】
方法であって、
縮小セットのマルチメディアフォーマットを固有のマルチメディアクロックレートでそれぞれ提供するよう構成された携帯型マルチメディアソースと、マルチメディアディスプレイとを、小型のパケットベース・マルチメディア・インターフェースを用いて接続する工程であって、前記小型のパケットベース・マルチメディア・インターフェースは、
パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに、前記固有のマルチメディアクロックレートに依存しないリンクレートで搬送するよう構成された単一のレーンのみを有する単方向メインリンクと、
単方向メインリンクと協調して、前記マルチメディアソースと前記ディスプレイとの間で情報を転送するために、前記マルチメディアソースと前記ディスプレイとの間に補助通信リンクを提供する半二重双方向補助チャネルと、
単方向メインリンクおよび前記半二重双方向補助チャネルを前記マルチメディアソースおよび前記ディスプレイに、電気的に接続するよう構成されたコネクタ構成と、を備える、工程と、
前記パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに前記リンクレートで送る工程と、
を備える、方法。
【請求項２２】
請求項２１に記載の方法であって、前記マルチメディアソース装置は、携帯型マルチメディアプレーヤである、方法。
【請求項２３】
請求項２１に記載の方法であって、前記マルチメディアデータストリームは等時性であり、前記補助チャネルを介しての前記情報の転送は非同期である、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、特に、ビデオソースをビデオディスプレイ装置に接続するのに適したデジタル・ディスプレイ・インターフェースに関する。
【背景技術】
【０００２】
現在のところ、ビデオディスプレイ技術は、アナログ方式のディスプレイ装置（ブラウン管など）とデジタル方式のディスプレイ装置（液晶ディスプレイ、ＬＣＤ、プラズマスクリーンなど）とに分けられる。いずれも、画像の表示を実現するためには特定の入力信号による駆動が不可欠である。例えば、典型的なアナログシステムは、通信リンクを通してディスプレイ装置（ビデオシンクと呼ばれる場合もある）に直接接続されたアナログソース（パーソナルコンピュータ、ＤＶＤプレーヤなど）を備える。通信リンクは、通例、当業者に周知のケーブルの形態（ＰＣの場合はアナログＶＧＡケーブル、それ以外の場合はＶＧＡ ＤＢ１５ケーブルと呼ばれる）を取る。例えば、ＶＧＡ ＤＢ１５ケーブルは、１５のピンを備えており、各ピンは、特定の信号を搬送するよう構成されている。
【０００３】
ＶＧＡ ＤＢ１５ケーブルの長所の一つは、幅広く実装されており、さらに拡大しつつあることによるその遍在性にある。上述のアナログシステムが優勢である限りは、ＶＧＡ ＤＢ１５以外の任意の他のケーブルの形態からマイグレーションを行う必要性はほとんどない。
【０００４】
しかしながら、近年、デジタルシステムの爆発的な普及によって、デジタルビジュアルインターフェース（ＤＶＩ）ケーブルなどのデジタルケーブルを利用する方が望ましい場合が増えている。周知のように、ＤＶＩは、デジタルディスプレイワーキンググループ（ＤＤＷＧ）によって作成されたデジタルインターフェース規格である。データは、遷移時間最短差動信号伝送（ＴＭＤＳ）プロトコルを使用して伝送される。このプロトコルは、デジタル信号をＰＣのグラフィクスサブシステムからディスプレイに供給する。ＤＶＩは、１６０ＭＨｚを超える帯域幅を扱うため、ＵＸＧＡおよびＨＤＴＶを一組のリンクでサポートする。
【０００５】
今日におけるディスプレイ相互接続は、全体として、デスクトップとディスプレイとの相互接続用のＶＧＡ（アナログ）およびＤＶＩ（デジタル）と、ラップトップおよびその他のオールインワンデバイスにおける内部接続用のＬＶＤＳ（デジタル）と、を含む。グラフィクスＩＣの製造供給元、ディスプレイコントローラＩＣの製造供給元、モニタの製造業者、ＰＣのＯＥＭ製造会社、および、デスクトップＰＣの消費者は、設計、製品定義、製造、マーケティング、および、購入決定の際に、多かれ少なかれ、インターフェースの選択を考慮しなければならない。例えば、消費者が、アナログＶＧＡインターフェースを備えたＰＣを購入する場合には、アナログモニタと、ＶＧＡインターフェースによって供給されるアナログビデオ信号をインラインのアナログデジタル変換器（ＡＤＣ）またはモニタ組み込みのＡＤＣによってデジタル化するデジタルモニタと、のいずれかを購入しなければならない。
【０００６】
したがって、ビデオソースとビデオディスプレイとを接続するための現行のインターフェース（ＤＶＩなど）よりもコスト効率の良いデジタルインターフェースを有することが望ましい。一部の場合には、デジタルインターフェースは、ＶＧＡなどのアナログビデオとの下位互換性を有する。
【発明の開示】
【０００７】
縮小セットのマルチメディアフォーマットを固有のマルチメディアクロックレートでそれぞれ提供するよう構成された携帯型マルチメディアソースと、マルチメディアディスプレイとを接続するよう構成された小型のパケットベース・マルチメディア・インターフェースが開示されている。そのマルチメディア・インターフェースは、少なくとも、前記マルチメディアソースを前記マルチメディアシンクに接続し、パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに、前記固有のマルチメディアクロックレートに依存しないリンクレートで搬送するよう構成された単一のレーンを有する単方向メインリンクと、前記マルチメディアソースと前記ディスプレイとを接続する半二重双方向補助チャネルであって、前記単方向メインリンクと協調して、前記マルチメディアソースと前記ディスプレイとの間で情報を転送するために、前記マルチメディアソースと前記ディスプレイとの間に補助通信リンクを提供する、半二重双方向補助チャネルと、前記単方向メインリンクおよび前記半二重双方向補助チャネルを前記マルチメディアソースおよび前記ディスプレイに、電気的に接続するよう構成されたコネクタ構成と、を備える。
【０００８】
別の実施形態では、システムが開示されており、そのシステムは、少なくとも、縮小セットのマルチメディアフォーマットを固有のマルチメディアクロックレートでそれぞれ提供するよう構成された携帯型マルチメディアソースと、マルチメディアディスプレイと、小型のパケットベース・マルチメディア・インターフェースと、を備える。小型のパケットベース・マルチメディア・ディスプレイは、少なくとも、前記マルチメディアソースを前記マルチメディアシンクに接続し、パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに、前記固有のマルチメディアクロックレートに依存しないリンクレートで搬送するよう構成された単一のレーンを有する単方向メインリンクと、前記マルチメディアソースと前記ディスプレイとを接続する半二重双方向補助チャネルであって、前記単方向メインリンクと協調して、前記マルチメディアソースと前記ディスプレイとの間で情報を転送するために、前記マルチメディアソースと前記ディスプレイとの間に補助通信リンクを提供する、半二重双方向補助チャネルと、前記単方向メインリンクおよび前記半二重双方向補助チャネルを前記マルチメディアソースおよび前記ディスプレイに、電気的に接続するよう構成されたコネクタ構成と、を備える。
【０００９】
さらに別の実施形態では、方法が開示されており、その方法は、少なくとも、縮小セットのマルチメディアフォーマットを固有のマルチメディアクロックレートでそれぞれ提供するよう構成された携帯型マルチメディアソースと、マルチメディアディスプレイとを、小型のパケットベース・マルチメディア・インターフェースを用いて接続する工程であって、前記小型のパケットベース・マルチメディア・インターフェースは、パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに、前記固有のマルチメディアクロックレートに依存しないリンクレートで搬送するよう構成された単一のレーンのみを有する単方向メインリンクと、前記単方向メインリンクと協調して、前記マルチメディアソースと前記ディスプレイとの間で情報を転送するために、前記マルチメディアソースと前記ディスプレイとの間に補助通信リンクを提供する半二重双方向補助チャネルと、前記単方向メインリンクおよび前記半二重双方向補助チャネルを前記マルチメディアソースおよび前記ディスプレイに、電気的に接続するよう構成されたコネクタ構成と、を備える、工程と、前記パケット化されたマルチメディアデータストリームを前記マルチメディアソースから前記マルチメディアディスプレイに前記リンクレートで送る工程と、を備える。
【発明を実施するための最良の形態】
【００１０】
以下では、添付の図面に例示された本発明の特定の実施形態について詳しく説明する。特定の実施形態を参照して本発明の説明を行うが、本発明がその実施形態に限定されることを意図するものではない。逆に、本発明は、添付の特許請求の範囲に規定された発明の趣旨および範囲に含まれる代替物、変形物、および、等価物を網羅する。
【００１１】
本発明のインターフェースは、開放型および拡張可能な、ポイント・ツー・ポイント、パケットベース、プラグ・アンド・プレイ、シリアル・ディスプレイ・インターフェースであり、デスクトップモニタ（これに限られない）での利用に適していると共に、ノートＰＣやオールインワンＰＣ、および、ＨＤＴＶディスプレイなどの家電ディスプレイ装置においてもＬＣＤの接続を実現する。シングル・ビデオ・ラスタに加えてＶｓｙｎｃ、Ｈｓｙｎｃ、ＤＥなどのタイミング信号を伝送する従来のディスプレイ・インターフェースと異なり、本発明のインターフェースは、１または複数のパケットストリームを同時に転送できるマルチストリームパケット転送のシステムを、物理リンク内に確立された「仮想パイプ」の形態で提供する。
【００１２】
例えば、図１は、本発明の一実施形態に従って、クロスプラットフォームのパケットベース・デジタルビデオ・ディスプレイ・インターフェース１００を示す概略図である。インターフェース１００は、物理リンク１０６（パイプとも呼ばれる）によってトランスミッタ１０２をレシーバ１０４に接続する。本実施形態では、トランスミッタ１０２は、複数のデータストリーム１０８〜１１２を受信し、必要に応じて、各データストリームを、対応する数のデータパケット１１４にパケット化する。次いで、これらのデータパケットは、対応するデータストリームの形態に構成され、それぞれのデータストリームが、関連する仮想パイプ１１６〜１２０によってレシーバ１０４に受け渡される。なお、各仮想リンクのリンクレート（すなわち、データパケットの転送レート）は、個々のデータストリームについて最適化することができるため、物理リンク１０６によって搬送されるデータストリームは、それぞれ、関連のリンクレートを有することになる（すなわち、個々のデータストリームに応じてリンクレートが異なってよい）。データストリーム１１０〜１１４は、ビデオ、グラフィック、オーディオなど、様々な形態を取りうる。
【００１３】
通例は、ソースがビデオソースである場合、データストリーム１１０〜１１４は、コンポジットビデオ、シリアルデジタル、パラレルデジタル、ＲＧＢ、または、コンシューマデジタルビデオなど、任意の数および形式の周知のフォーマットを取ることができる各種のビデオ信号を含む。ソース１０２が、例えば、アナログテレビ、スチルカメラ、アナログＶＣＲ、ＤＶＤプレーヤ、カムコーダ、レーザディスクプレーヤ、ＴＶチューナ、セットトップボックス（サテライトＤＳＳまたはケーブル信号を用いる）など、何らかの形態のアナログビデオソースを含む場合には、ビデオ信号はアナログビデオ信号でありうる。ソース１０２は、また、デジタルテレビ（ＤＴＶ）、デジタルスチルカメラなど、デジタル画像ソースを含んでもよい。デジタルビデオ信号は、標準的な４８０プログレッシブ走査ビデオはもちろん、ＳＭＰＴＥ ２７４Ｍ−１９９５（１９２０ｘ１０８０解像度、プログレッシブ走査またはインターレース走査）、ＳＭＰＴＥ ２９６Ｍ−１９９７（１２８０ｘ７２０解像度、プログレッシブ走査）など、任意の数および種類の周知のデジタルフォーマットであってよい。
【００１４】
ソース１０２がアナログ画像信号を供給する場合、アナログ・デジタルコンバータ（Ａ／Ｄ）がアナログの電圧信号または電流信号を不連続な一連のデジタル符号化された数（信号）に変換し、その処理で、デジタル処理に適した適切なデジタル画像データワードを形成する。様々なＡ／Ｄコンバータのいずれを利用してもよい。例えば、フィリップス社、テキサスインスツルメント社、アナログデバイス社、ブルックツリー社などによって製造されたＡ／Ｄコンバータを用いてもよい。
【００１５】
例えば、データストリーム１１０がアナログ形式の信号である場合は、そのアナログデータは、トランスミッタ１０２に含まれるかトランスミッタ１０２に結合されているアナログ・デジタルコンバータ（図示せず）によってデジタル化される。そのデジタル化されたデータストリーム１１０は、次に、パケタイザによってパケット化され、複数のデータパケット１１４に変換される。各データパケット１１４は、仮想リンク１１６によってレシーバ１０４に送信される。レシーバ１０４は、次に、データパケット１１４を適切に再結合して元のフォーマットに戻し、データストリーム１１０を再構築する。なお、リンクレートは、固有の（native）ストリームレートに依存しない。物理リンク１０６のリンク帯域幅は、伝送されるデータストリームの集合帯域幅よりも高帯域幅であればよい。本実施形態では、受信データ（ビデオデータの場合にはピクセルデータなど）は、データマッピング定義に基づいてそれぞれの仮想リンク上でパックされる。したがって、ＤＶＩなどの従来の相互接続と異なり、物理リンク１０６（または、構成要素である仮想リンクのいずれか）は、リンク文字クロックごとに１つのピクセルデータを運ぶことはない。
【００１６】
このように、インターフェース１００は、ビデオデータおよびグラフィクスデータだけでなく、必要に応じてオーディオデータおよびその他のアプリケーションデータをも移送する拡張可能な媒体を提供する。また、本発明は、ホットプラグ・イベントの検出をサポートし、物理リンク（またはパイプ）をその最適な伝送レートに自動的に設定する。本発明は、マルチプラットフォームに適したあらゆるディスプレイに対して、ピン数が少ない純粋にデジタル方式のディスプレイ相互接続を提供する。かかるプラットフォームとしては、ディスプレイのホスト、ラップトップ／オールインワンはもちろん、ＨＤＴＶおよびその他の家電アプリケーションも含まれる。
【００１７】
ビデオデータおよびグラフィクスデータを提供するだけでなく、ディスプレイタイミング情報をデジタルストリームに埋め込み、基本的に完全かつ即時のディスプレイの配向を実現できるため、「Ａｕｔｏ−Ａｄｊｕｓｔ」などの機能が不要になる。本発明のインターフェースのパケットベースの性質により、マルチメディアアプリケーション用の複数のビデオ／グラフィクスストリームおよびオーディオストリームなどの複数のデジタルデータストリームをサポートするための拡張性を実現できる。また、さらなるケーブルを配線する必要なしに、周辺装置の取り付けおよびディスプレイの制御のためのユニバーサルシリアルバス（ＵＳＢ）転送を提供することができる。
【００１８】
以下では、本発明のディスプレイ・インターフェースの他の実施形態について説明する。
【００１９】
図２は、図１に示したシステム１００に基づくシステム２００の図であり、システム２００は、ビデオソース２０２とビデオディスプレイ部２０４とを接続するために使用される。図の実施形態において、ビデオソース２０２は、デジタル画像（すなわち、デジタルビデオソース）２０６およびアナログ画像（すなわち、アナログビデオソース）２０８の一方または両方を含むことができる。デジタル画像ソース２０６の場合には、デジタルデータストリーム２１０がトランスミッタ１０２に供給され、アナログビデオソース２０８の場合には、それに接続されたＡ／Ｄ変換部２１２がアナログデータストリーム２１３を、それに対応するデジタルデータストリーム２１４に変換する。次いで、デジタルデータストリーム２１４は、デジタルデータストリーム２１０とほぼ同じ方法でトランスミッタ１０２によって処理される。ディスプレイ部２０４は、アナログ方式のディスプレイでもデジタル方式のディスプレイでもよく、一部の例では、アナログ信号およびデジタル信号のいずれが供給されても処理できるディスプレイであってよい。いずれの場合も、ディスプレイ部２０４は、レシーバ１０４をディスプレイ２１８に接続するディスプレイ・インターフェース２１６を備え、アナログ方式のディスプレイである場合にはさらにＤ／Ａ変換部２２０を備える。本実施形態では、ビデオソース２０２は、様々な形態（デスクトップパソコン、デジタルＴＶまたはアナログＴＶ、セットトップボックスなど）を取ってよく、ビデオディスプレイ部１０４は、ビデオディスプレイ（ＬＣＤディスプレイ、ＣＲＴディスプレイなど）の形態を取ってよい。
【００２０】
ビデオソースまたはビデオシンクの形態に関わらず、各種データストリームは、物理リンク１０６を介した伝送に先だってデジタル化（必要な場合）およびパケット化される。物理リンク１０６は、等時性データストリームのための単方向のメインリンク２２２と、ビデオソース２０２とビデオディスプレイ２０４との間でのリンクの設定およびその他のデータトラフィック（各種のリンク管理情報、ユニバーサルシリアルバス（ＵＳＢ）データなど）のための双方向の補助チャネル２２４とを含む。
【００２１】
したがって、メインリンク２２２は、複数の等時性データストリーム（複数のビデオ／グラフィクスストリームおよびマルチチャネルオーディオストリームなど）を同時に伝送することができる。本実施形態では、メインリンク２２２は、複数の異なる仮想チャネルを備えており、各チャネルは、数ギガビット／秒（Ｇｂｐｓ）で等時性データストリーム（非圧縮のグラフィクス／ビデオデータおよびオーディオデータなど）を転送することができる。したがって、論理的な観点から見ると、メインリンク２２２は１つの物理パイプのように見え、その内部には複数の仮想パイプを確立することができる。このように、複数の論理データストリームが複数の物理チャネルに割り当てられるのではなく、各論理データストリームが各自の論理パイプ（すなわち、上述の仮想チャネル）で搬送される。
【００２２】
本実施形態では、メインリンク２２２の速度すなわち転送レートは、リンクの状態を補償するために調節可能である。例えば、一実装形態では、メインリンク２２２の速度は、最低速度である約１．０Ｇｂｐｓ／チャネルから約２．５Ｇｂｐｓ／チャネルまでの範囲におよそ０．４Ｇｂｐｓきざみで調節することができる（図３参照）。２．５Ｇｂｐｓ／チャネルである場合は、メインリンク２２２は、１８ビット／ピクセルの色深度を有するＳＸＧＡ ６０Ｈｚを１つのチャネルでサポートすることができる。なお、チャネル数の減少は、相互接続のコストを低減させるだけでなく、携帯機器などの電力の影響を受けやすい応用例にとっての重要な考慮事項である消費電力低減させる（そのため、望ましいことである）ことに注意されたい。しかしながら、チャネル数を４本まで増やすと、メインリンク２２２は、６０Ｈｚで色深度が２４ビット／ピクセルであるＷＱＳＸＧＡ（画像解像度：３２００ｘ２０４８）または６０Ｈｚで色深度が１８ビット／ピクセルであるのＱＳＸＧＡ（画像解像度：２５６０ｘ２０４８）を、データの圧縮なしにサポートすることができる。１．０Ｇｂｐｓ／チャネルの最低レートでも、２本のチャネルがあれば非圧縮ＨＤＴＶ（すなわち、１０８０ｉまたは７２０ｐ）データストリームをサポートすることができる。
【００２３】
本実施形態では、メインリンクのデータレートは、その帯域幅がメインリンクを構成する仮想リンクの集合帯域幅を超えるように選択される。インターフェースに送信されたデータは、それに固有のレートでトランスミッタに到達する。そして、レシーバ１０４の中の時間ベースリカバリ（ＴＢＲ）部２２６が、必要に応じてメインリンクのデータパケットに埋め込まれたタイムスタンプを用いて、ストリームの元々の固有レートを再生成する。ただし、図２Ｂに示された適切に構成されたデジタルディスプレイ装置２３２では、ディスプレイデータはリンク文字クロックレートでディスプレイドライバ電子機器に送信されるので、時間ベースのリカバリは不要であり、それにより、必要とされるチャネル数を大幅に減らし、それに応じてディスプレイの複雑さおよびコストを低減することができる。例えば、図２Ｃは、ＬＣＤパネル２３２の一例を示しており、それは、ディスプレイデータが基本的に、アレイ２４０内の選択されたディスプレイ素子２３８を駆動するためにロウドライバ２３６と合わせて用いられる様々なカラムドライバ２３４に搬送されるため、時間ベースのリカバリを行わないよう構成されている。
【００２４】
他の実施形態は、リンクレートおよびピクセル／オーディオクロックレートのための簡単な計算法を説明する。現在存在する標準的なピクセル／オーディオクロック周波数は、すべて、以下のマスタ周波数のサブセットであることが研究によって明らかになっている。
２３．７６ＧＨｚ＝２１０×３３×５７×１１１Ｈｚ
これは、４つのパラメータ（Ａ、Ｂ、Ｃ、および、Ｄ）を用いてピクセル（または、オーディオ）クロックレートを以下のように表すことができることを意味する。
ピクセルクロックレート＝２Ａ×３Ｂ×５Ｃ×１１Ｄ
Ａ＝４ビット、Ｂ＝２ビット、Ｃ＝３ビット、および、Ｄ＝１ビット
【００２５】
ピクセルクロックレートと異なりうるリンクレート（８Ｂ／１０Ｂ文字などの１０ビット文字を用いるリンクについては、シリアルリンクビットレート／１０である）を有するリンクに対しても、これら４つのパラメータＡ’、Ｂ’、Ｃ’、および、Ｄ’でリンクレートを定義すると有利である。すなわち、リンククロックからのピクセル／オーディオクロックの再生成が簡単であるという利点がある。例えば、リンクレートがＡ’＝６、Ｂ’＝３、Ｃ’＝７、および、Ｄ’＝０として設定されると、対応するリンクレートは１３５ＭＨｚである。しかしながら、ピクセルクロックレートがＡ＝８、Ｂ＝３、Ｃ＝６、および、Ｄ＝０（＝１０８ＭＨｚ）に設定されると、ピクセルクロックは、ピクセルクロックレートがリンクレート×２２／５ １に等しいことから、リンククロックから生成できる。
【００２６】
再び、時間ベースのリカバリを必要とするシステムを参照すると、時間ベースリカバリ部２２６は、デジタルクロックシンセサイザとして実装されてよい。非圧縮ビデオストリームについては、後ほど詳述するように２０ビット値であるタイムスタンプは、パケットヘッダに格納される。与えられたストリームについて、２０ビットの内の４ビットずつが各ヘッダに逐次格納される（ＴＳ３−０、ＴＳ７−４、ＴＳ１１−８、ＴＳ１５−１２、ＴＳ１９−１６）。固有のストリーム周波数（Ｆｒｅｑ＿ｎａｔｉｖｅ）は、リンク文字クロック周波数（Ｆｒｅｑ＿ｌｉｎｋ＿ｃｈａｒ）をから以下の式によって得られる。
式（１）：Ｆｒｅｑ＿ｎａｔｉｖｅ＝Ｆｒｅｑ＿ｌｉｎｋ＿ｃｈａｒ×（ＴＳ１９−０）／２２０
【００２７】
トランスミッタ１０２は、２２０サイクルのリンク文字クロック周波数周期における固有のストリームクロックの数をカウントすることによって、このタイムスタンプを生成する。カウンタは、リンク文字クロックの２２０サイクルごとに更新を行う。これら２つのクロックは互いに非同期であるので、タイムスタンプ値は時間とともに１だけ変化する。更新と更新との間には、トランスミッタ１０２は、与えられたパケットストリームのヘッダ内に含まれる同じタイムスタンプを繰り返し送信する。タイムスタンプの急激な変化（１カウントを上回る変化）は、レシーバにより、ストリームソースの不安定状態を示すものとして解釈されうる。
【００２８】
なお、オーディオストリームについては、タイムスタンプは通信されないことに注意されたい。この場合、ソース装置は、オーディオサンプルレートおよびサンプル当たりのビット数をディスプレイ装置に通知する。式（２）およびリンク文字レートに基づいてオーディオレートを決定することによって、ディスプレイ装置は、元のオーディオストリームレートを再生成する。
【００２９】
式（２）：オーディオレート＝（オーディオサンプルレート）×（サンプル当たりのビット数）×（チャネル数）
【００３０】
図４Ａに示すメインリンクデータパケット４００は、図４Ｂに示すようなメインリンクパケットヘッダ４０２を含む。そのメインリンクパケットヘッダ４０２は、１６ビットで構成され、このうちビット３−０はストリームＩＤ（ＳＩＤ）であり（すなわち、最大ストリームカウントが１６であることを示す）、ビット４はタイムスタンプ（ＴＳ）ＬＳＢである。ビット４が１であるとき、このパケットヘッダは、タイムスタンプ値の最下位の４ビットを有する（非圧縮ビデオストリームのためにのみ用いられる）。ビット５は、ビデオフレーム境界において「０」から「１」または「１」から「０」に切り替わるフレームカウンタの最下位ビットとして機能するビデオフレームシーケンスビットである（非圧縮ビデオストリームのために用いられる）。ビット７およびビット６は予備ビットであり、ビット８〜１０は、先の８ビットのエラーをチェックする４ビットのＣＲＣ（ＣＲＣ）である。ビット１５〜１２は、タイムスタンプ／ストリームＩＤの反転であり（ＴＳＰ／ＳＩＤｎ）、非圧縮ビデオに対して、２０ビットのタイムスタンプ値の内の４ビットとして用いられる。
【００３１】
本発明によるインターフェースの利点の１つは、それぞれフォーマットが異なりうる複数の異なるデータストリームを多重化しつつ、特定のメインリンクデータパケットに複数のサブパケットを含ませることができる点である。例えば、図５は、本発明の一実施形態に従って、サブパケットの格納および複数パケットの多重化を実現するよう構成されたシステム５００を示している。システム５００は、図２に示したシステム２００の特定の実施形態であるため、本発明の範囲または趣旨を限定するものとは解釈されない。システム５００は、トランスミッタ１０２内にストリームソースマルチプレクサ５０２を備える。そのマルチプレクサ５０２は、ストリーム１である補足データストリーム５０４をデータストリーム２１０と結合して多重化データストリーム５０６を形成する。次いで、多重化データストリーム５０６は、リンク層マルチプレクサ５０８に転送され、そのマルチプレクサ５０８は、複数のデータストリームの内の任意のものを結合し、複数のデータパケット５１２からなる多重化メインリンクストリーム５１０を形成する。データパケット５１２の一部には、複数のサブパケット５１４のいずれかが格納されてよい。リンク層デマルチプレクサ５１６は、ストリームＩＤ（ＳＩＤ）および関連のサブパケットヘッダに基づいて多重化データストリーム５１０をその構成要素としてのデータストリームに分割し、ストリームシンクデマルチプレクサ５１８は、サブパケットに含まれるストリーム１の補足データストリームをさらに分割する。
【００３２】
図６は、図５に示した、３つのストリームがメインリンク２２２上で多重化される場合の図５に示したストリーム５１０の一例として、多重化メインリンクストリーム６００を示す概略図である。この例における３つのストリームとは、ＵＸＧＡグラフィクス（ストリームＩＤ＝１）、１２８０×７２０ｐビデオ（ストリームＩＤ＝２）、およびオーディオ（ストリームＩＤ＝３）である。メインリンクパケット４００は、パケットヘッダのサイズが小さいので、パケットのオーバーヘッドを最小限に抑え、その結果、非常に高いリンク効率が実現される。パケットヘッダをこれほど小さくできるのは、メインリンク２２２を介したパケットの伝送に先だって、パケットの属性が補助チャネル２２４を介して通信されるからである。
【００３３】
一般に、サブパケットの格納は、メインパケットストリームが非圧縮ビデオである場合に有効な手段である。これは、非圧縮ビデオデータストリームが、ビデオブランキング期間に対応するデータアイドル期間を有するためである。したがって、非圧縮ビデオストリームで形成されるメインリンクトラフィックは、この期間内に一連のヌル特殊文字パケットを含む。様々なデータストリームを多重化する能力を十分に活用することによって、本発明のいくつかの実装例は、様々な方法を用いて、ソースストリームがビデオデータストリームである場合のメインリンクレートとピクセルデータレートとの差を補償する。例えば、図７に示すように、ピクセルデータレートが０．５Ｇｂ／ｓｅｃであれば、０．２ｎｓ毎に１ビットのピクセルデータが伝送される。この例では、リンクレートは１．２５Ｇｂ／ｓｅｃに設定されており、０．８ｎｓ毎に１ビットのピクセルデータが伝送される。このとき、トランスミッタ１０２は、図８に示すように、ピクセルデータの間に特殊文字を散在させる。第１のピクセルデータビットＰ１と第２のピクセルデータビットＰ２との間には、２つの特殊文字が配置される。特殊文字の存在により、レシーバ１０４は、各ピクセルデータビットを区別できるようになる。また、ピクセルデータのビットの間に特殊文字を散在させることにより、安定したデータストリームを生成して、リンクの同期化を維持することができる。この例では、特殊文字はヌル文字である。リンクレートが十分に速いので、かかる方法ではラインバッファは必要でなく、小規模なＦＩＦＯだけでよい。しかしながら、受信側では、ビデオ信号の再構築のために比較的多くのロジックが必要である。レシーバは、特殊文字が開始および終了する時を認識する必要がある。
【００３４】
散在させる方法の代替としては、ピクセルデータの連続的なビットとヌル値などの特殊文字とを交互にする方法がある。例えば、トランスミッタ１０４が備えるラインバッファにＰ１〜Ｐ４を供給し、次いで、さらなるピクセルデータが利用可能になるまで、同バッファに１または複数のヌル値を供給することができる。かかる実装例は、上述した散在させる方法よりも大きいバッファスペースを必要とする。多くのかかる実装例では、比較的高いリンク速度により、ラインバッファを満たすために必要な時間が、ラインバッファを満たした後にデータを伝送するために必要な時間を超える。
【００３５】
図５Ａを参照して説明したように、本発明のインターフェースの利点の１つは、様々なデータストリームを多重化できるだけでなく、ある特定のメインリンクデータパケット内に複数のサブパケットの内の任意のものを格納できる点である。図９Ａは、本発明の一実施形態に従って、代表的なサブパケット９００を示している。サブパケット９００は、サブパケットヘッダ９０２を含み、サブパケットヘッダ９０２は、本実施形態においては、２バイトであると共に、ＳＰＳ（サブパケット開始）特殊文字を伴う。このサブパケット９００が格納されるメインリンクデータパケットが、サブパケット９００に加えてパケットペイロードを含む場合には、ＳＰＥ（サブパケット終了）特殊文字によって、サブパケット９００の終了をマークする必要がある。そうでないと、（図９Ｂの例において次のＣＯＭ文字によって示される）メインパケットの終了が、サブパケット９０２と同サブパケットを格納するメインパケットとの両方の終了をマークすることになる。しかしながら、サブパケットは、それを格納するメインパケットがペイロードを含まない場合には、ＳＰＥで終わる必要がない。図９Ｂは、本発明の一実施形態に従って、メインリンクパケット内のサブパケットのフォーマットの一例を示している。なお、ヘッダフィールドおよびサブパケットペイロードの定義は、サブパケット９０２を用いる特定のアプリケーションプロファイルに依存する。
【００３６】
サブパケット格納の利用法の特に有用な一例として、図１０に示す非圧縮グラフィクス画像１０００の選択的なリフレッシュがある。フレーム１００２全体の属性（水平合計／垂直合計、画像幅／画像高さ、など）は、ストリームが有効である限りは一定であるので、補助チャネル２４４を介して伝送される。選択的リフレッシュ動作の際には、ビデオフレーム毎に、画像１０００の部分１００４のみが更新される。更新される１または複数の長方形（すなわち、部分１００４）の４つのＸＹ座標は、その長方形の座標の値がフレームによって変わるため、フレーム毎に伝送される必要がある。別の一例として、２５６色のグラフィクスデータに必要なカラールックアップテーブル（ＣＬＵＴ）データの伝送が挙げられる。この例においては、８ビットのピクセルデータは２５６エントリＣＬＵＴの１エントリであり、ＣＬＵＴの内容は動的に更新される必要がある。
【００３７】
単一の双方向補助チャネル２２４は、リンクのセットアップに有用な機能、メインリンクの動作をサポートする機能、ＵＳＢトラフィックなどの補助アプリケーションデータを搬送する機能など、様々なサポート機能にコンジットを提供する。例えば、補助チャネル２２４を用いると、ディスプレイ装置は、同期外れ、パケットの脱落、および、トレーニングセッション（後述する）の結果などのイベントを、ソース装置に通知することができる。例えば、ある特定のトレーニングセッションが失敗であった場合は、トランスミッタ１０２は、その失敗したトレーニングセッションの予め選択された結果または決定された結果に基づいて、メインリンクレートを調整する。このように、調整可能かつ高速のメインリンクと、比較的低速かつ非常に信頼性の高い補助チャネルとを組み合わせて構成された閉ループによると、様々なリンク状態にわたって頑強な動作を実現できる。一部の場合には（その一例を図５Ｂに示す）、ソース装置２０２からシンク装置２０４にデータを転送するためにメインリンク２２２の帯域幅の一部５２２を利用し、シンク装置２０４からソース装置２０２への単方向の上りチャネル５２４を利用することで、論理的な双方向補助チャネル５２０を確立することができる。一部の応用例では、この論理的な双方向補助チャネルを用いる方が、図５Ａで説明した半二重の双方向チャネルを用いるよりも望ましい。
【００３８】
実際のパケットデータストリームの伝送を始める前に、トランスミッタ１０２は、モデムのリンクセットアップと概念が類似したリンクトレーニングセッションを通して安定したリンクを確立する。リンクトレーニング中に、メインリンクのトランスミッタ１０２は、レシーバ１０４が確かなビットロック／文字ロックを実現できるか否かを決定できるように、予め定義されたトレーニングパターンを送信する。本実施形態では、トランスミッタ１０２とレシーバ１０４との間のトレーニング関連のハンドシェークが補助チャネルで搬送される。図１１は、本発明の一実施形態にしたがって、リンクトレーニングパターンの一例を示している。図に示すように、トレーニングセッション中に、イコライザを最適化するためにレシーバが用いるランレングスの内、段階１が最短のランレングスであり、段階２が最長のランレングスである。段階３では、リンク品質が妥当である限り、ビットロックおよび文字ロックの両方が実現される。通例、トレーニング期間は約１０ｍｓであり、この間に約１０７ビットのデータが送信される。レシーバ１０４が確かなロックを実現しない場合、レシーバ１０４は、その旨を補助チャネル２２４を介してトランスミッタ１０２に通知し、トランスミッタ１０２は、リンクレートを引き下げ、トレーニングセッションを繰り返す。
【００３９】
補助チャネル２２４は、トレーニングセッションのコンジットを提供するのに加えて、メインリンクパケットストリームの記述を搬送するためにも利用可能である。それにより、メインリンク２２２上のパケット伝送のオーバーヘッドを大幅に低減することができる。さらに、補助チャネル２２４は、どのモニタでも見られるディスプレイデータチャネル（ＤＤＣ）の代わりに、拡張ディスプレイ認識データ（ＥＤＩＤ）情報を搬送するよう構成されてもよい（ＥＤＩＤは、ベンダー情報、最大画像サイズ、色特性、出荷時の初期設定タイミング、周波数範囲の限界、および、モニタ名とシリアル番号とのための文字列など、モニタおよびその能力に関する基本情報を含むＶＥＳＡ規格のデータフォーマットである。情報は、ディスプレイ内に格納され、モニタとＰＣグラフィクスアダプタとの間に位置するＤＤＣを通じてシステムと通信するために用いられる。システムは、この情報を設定のために利用し、それによって、モニタおよびシステムは、協働できるようになる）。いわゆる拡張プロトコルモードにおいて、補助チャネルは、キーボード、マウス、および、マイクロホンなど、さらなるデータ型をサポートするために必要な、非同期パケットおよび等時性パケットの両方を搬送することができる。
【００４０】
図１２は、本発明の一実施形態に従って、システム２００の論理階層化１２００を示す図である。正確な実装例は、用途に応じて変わってもよいが、一般に、ソース（ビデオソース２０２など）は、トランスミッタハードウェアを含むソース物理層１２０２と、多重化ハードウェアおよび状態マシン（すなわち、ファームウェア）を含むソースリンク層１２０４と、オーディオ／ビジュアル／グラフィクスハードウェアおよび関連のソフトウェアなどのデータストリームソース１２０６と、から形成される。同様に、ディスプレイ装置は、物理層１２０８（様々なレシーバハードウェアを含む）と、逆多重化ハードウェアおよび状態マシン（すなわち、ファームウェア）を含むシンクリンク層１２１０と、ディスプレイ／タイミングコントローラハードウェアおよびオプションのファームウェアを含むストリームシンク１２１２と、を備える。ソースアプリケーションプロファイル層１２１４は、ソースがリンク層１２０４と通信するためのフォーマットを定義しており、同様に、シンクアプリケーションプロファイル層１２１６は、シンク１２１２がリンク層１２１０と通信するためのフォーマットを定義している。
【００４１】
以下では、各層について詳細に説明する。
【００４２】
本実施形態において、ソース装置の物理層１２０２は、電気サブ層１２０２−１および論理サブ層１２０２−２を含む。電気サブ層１２０２−１は、ホットプラグ／アンプラグ検出回路などのインターフェース初期化／動作のためのすべての回路と、ドライバ／レシーバ／終端抵抗と、パラレル・シリアル／シリアル・パラレル変換と、スペクトル拡散可能なＰＬＬとを含む。論理サブ層１２０２−２は、パケット化／逆パケット化のための回路と、データのスクランブル化／デスクランブル化のための回路と、リンクトレーニング用のパターン生成のための回路と、時間ベースリカバリ回路と、２５６のリンクデータ文字および１２の制御文字（その一例を図１３に示す）をメインリンク２２２に提供してマンチェスタＩＩ（図１４参照）を補助チャネル２２４に提供する８Ｂ／１０Ｂ（ＡＮＳＩ Ｘ３．２３０−１９９４の第１１条に規定されている）のようなデータのエンコーディング／デコーディングのための回路と、を含む。
【００４３】
８Ｂ／１０Ｂエンコーディングアルゴリズムは、例えば、米国特許第４，４８６，７３９号に記載されている。当業者に周知のように、８Ｂ／１０Ｂコードは、シリアル伝送のために８ビットのデータブロックを１０ビットのコードワードにエンコードするブロックコードである。また、８Ｂ／１０Ｂ伝送コードは、ランダムな１および０の１バイト幅のデータストリームを、最大ランレングスが５であるＤＣバランスされた１および０のストリームに変換する。かかるコードは、十分な信号遷移を提供することによって、トランシーバ１１０などのレシーバによる信頼性の高いクロックリカバリを可能にする。さらに、ＤＣバランスされたデータストリームは、光ファイバ接続および電磁接続に対して有利であることがわかっている。シリアルストリーム内の１および０の平均数は、等しいまたはほぼ等しいレベルに維持される。８Ｂ／１０Ｂ伝送コードは、１の数と０の数との間のディスパリティを、６および４ビットブロックの境界にわたって−２、０、または、２に制限する。また、このコード体系は、コマンドコードと呼ばれる信号伝達のためのさらなるコードを実装する。
【００４４】
非圧縮ディスプレイデータによって表される反復ビットパターンを回避するため（そしてＥＭＩを低減するため）、メインリンク２２２で伝送されるデータは、先ず、８Ｂ／１０Ｂエンコーディングの前にスクランブル化される。トレーニングパケットおよび特殊文字以外のすべてのデータがスクランブル化される。スクランブル化の機能は、線形フィードバックシフトレジスタ（ＬＦＳＲ）によって実装される。データ暗号化が使用可能である場合は、ＬＦＳＲシードの初期値は暗号キーセットに応じて決まる。暗号化なしのデータのスクランブル化である場合には、初期値は固定される。
【００４５】
データストリームの属性は、補助チャネル２２４で伝送されるので、メインリンクのパケットヘッダは、ストリームの識別番号として機能し、それにより、オーバーヘッドを大幅に低減するとともに、リンクの帯域幅を最大にすることができる。また、メインリンク２２２も補助リンク２２４も、個別のクロック信号線を持たない。このように、メインリンク２２２および補助リンク２２４上のレシーバは、受信したデータストリームから、データをサンプリングすると共にクロックを抽出する。補助チャネル２２４は半二重双方向であり、トラフィックの方向が頻繁に変化するので、レシーバの電気サブ層内の任意の位相ロックループ（ＰＬＬ）に対する素早い位相ロックが重要である。したがって、マンチェスタＩＩ（ＭII）コードの頻繁かつ一様な信号遷移により、補助チャネルのレシーバのＰＬＬは、わずか１６データ期間で位相ロックを行う。
【００４６】
リンクのセットアップ時には、補助チャネル２２４上でのハンドシェークを用いて、メインリンク２２２のデータレートのネゴシエーションが行われる。この処理中に、既知の複数組のトレーニングパケットが、最高リンク速度でメインリンク２２２を介して送信される。それが成功したか失敗したかについて、補助チャネル２２４を介してトランスミッタ１０２に戻される。トレーニングが失敗した場合は、メインリンクの速度が低減されて、成功するまでトレーニングが繰り返される。このように、ソース物理層１１０２はケーブルの問題に対する耐性が高くなるため、アプリケーションを監視するための外部ホストに、より適している。しかしながら、従来のディスプレイ・インターフェースと異なり、メインチャネルのリンクデータレートは、ピクセルクロックレートから分離されている。リンクデータレートは、リンク帯域幅が伝送ストリームの集合帯域幅を超えるように設定される。
【００４７】
ソースリンク層１２０４は、リンクの初期化および管理を扱っている。例えば、モニタの電源投入時またはモニタケーブルの接続時に生成されたホットプラグ検出イベントをソース物理層１２０２から受信すると、ソース装置のリンク層１２０４は、補助チャネル２２４上でのやり取りを通じてレシーバの能力を評価することによって、トレーニングセッションによって決定された最大メインリンクデータレートと、レシーバ上の時間ベースリカバリ部の数と、両端における利用可能なバッファサイズと、ＵＳＢ拡張の利用可能性とを決定し、関連のホットプラグ・イベントをストリームソース１２０６に通知する。さらに、ソースリンク層１２０４は、ストリームソース１２０６からの要求に応じて、ディスプレイ能力（ＥＤＩＤまたはその等価物）を読み出す。通常動作中に、ソースリンク層１２０４は、補助チャネル２２４を介してストリーム属性をレシーバ１０４に送信し、要求されたデータストリームを扱うのに十分なリソースをメインリンク２２２が有するか否かをストリームソース１２０４に通知し、同期外れやバッファあふれなどのリンク障害イベントをストリームソース１２０４に通知し、ストリームソース１２０４によって送信されたＭＣＣＳコマンドを補助チャネル２２４を介してレシーバに送信する。ソースリンク層１２０４とストリームソース／シンクとの間の通信はすべて、アプリケーションプロファイル層１２１４で定義されたフォーマットを用いる。
【００４８】
一般に、アプリケーションプロファイル層は、ストリームソース（またはシンク）が関連のリンク層とインターフェースをとる際のフォーマットを定義する。アプリケーションプロファイル層によって定義されたフォーマットは、アプリケーションに依存しないフォーマット（リンク状況照会のためのリンクメッセージ）と、アプリケーション依存のフォーマット（メインリンクのデータマッピング、レシーバのための時間ベースリカバリの式、および、該当する場合には、シンク能力／ストリーム属性メッセージのサブパケットフォーマット）と、に分類される。アプリケーションプロファイル層は、以下の色フォーマットをサポートする。すなわち、２４ビットＲＧＢ、１６ビットＲＧ２５６５、１８ビットＲＧＢ、３０ビットＲＧＢ、２５６色ＲＧＢ（ＣＬＵＴベース）、１６ビットＣｂＣｒ４２２、２０ビットＹＣｂＣｒ４２２、および、２４ビットＹＣｂＣｒ４４４である。
【００４９】
例えば、ディスプレイ装置のアプリケーションプロファイル層（ＡＰＬ）１２１４は、本質的に、メインリンク２２２を介したストリームソース／シンク間の通信のためのフォーマットを記述するアプリケーションプログラミングインターフェース（ＡＰＩ）である。そのフォーマットは、インターフェース１００に送信されたデータまたはインターフェース１００から受信されたデータのための表示フォーマットを含む。ＡＰＬ１２１４のいくつかの態様（電力管理コマンドフォーマットなど）は基本的な監視機能であるため、インターフェース１００のあらゆる用途に共通である。これに対し、データマッピングフォーマットおよびストリーム属性フォーマットなど、他の基本的ではない監視機能は、応用例、または、伝送される等時性ストリームの型に固有のものである。用途に関わらず、ストリームソース１２０４は、メインリンク２２２上での任意のパケットストリームの伝送開始に先だって、メインリンク２２２が保留データストリームを扱うことができるか否かを確認するためにソースリンク層１２１４に照会する。
【００５０】
メインリンク２２２が、保留パケットストリームをサポートできると決定された場合、ストリームソース１２０６は、ストリーム属性をソースリンク層１２１４に送信する。ストリーム属性は、次いで、補助チャネル２２４を介してレシーバに伝送される。これらの属性は、レシーバが、ある特定のストリームのパケットを識別し、ストリームから元データを回復して、元データをそのストリームに固有なデータレートに戻すために用いる情報である。データストリームの属性は、用途に依存して決まる。
【００５１】
メインリンク２２２上で所望の帯域幅を利用できない場合は、ストリームソース１２１４は、例えば、画像のリフレッシュレートまたは色深度を低減させることによる是正措置を取ってよい。
【００５２】
ディスプレイ装置の物理層１２１６は、ディスプレイ装置のリンク層１２１０およびディスプレイ装置のＡＰＬ１２１６を、リンクデータの伝送／受信のために用いられる信号伝達技術から切り離す。メインリンク２２２および補助チャネル２２４は、論理サブ層と、コネクタ仕様を含む電気サブ層とからなる物理層を各自に有する。例えば、図１５に示されるように、半二重で双方向の補助チャネル２２４は、リンクのそれぞれの端にトランスミッタおよびレシーバの両方を有する。補助リンクのトランスミッタ１５０２は、論理サブ層１２０８−１からリンク文字を提供される。次いで、これらのリンク文字は、シリアル化され、対応する補助リンクレシーバ１５０４に伝送される。レシーバ１５０４は、シリアル化されたリンク文字を補助リンク２２４から受信し、そのデータをリンク文字クロックレートで逆シリアル化する。なお、ソースの論理サブ層の主な機能は、トランスミッタポートのために、信号エンコーディング、パケット化、データスクランブル化（ＥＭＩ低減のため）、および、トレーニングパターン生成を行うことである。これに対し、レシーバの論理サブ層の主な機能は、レシーバポートのために、信号デコーディング、逆パケット化、データデスクランブル化、および、時間ベースのリカバリを行うことである。
【００５３】
補助チャネルの論理サブ層の主な機能は、データのエンコーディングおよびデコーディングと、データのフレーミングおよびデフレーミングとを含み、補助チャネルプロトコルは、スタンドアロンプロトコルおよび拡張プロトコルの２つの選択肢を有する。スタンドアロンプロトコル（ポイント・ツー・ポイント・トポロジにおけるリンクのセットアップ／管理機能に限定される）とは、リンク層の状態マシンまたはファームウェアによる管理が可能な軽量プロトコルであり、拡張プロトコルとは、ＵＳＢトラフィックなどの他のデータ型およびデイジーチェーン・シンク装置などの他のトポロジをサポートするプロトコルである。なお、データのエンコーディングおよびデコーディングの方式はプロトコルによらず同一であるが、データのフレーミングは両プロトコル間で異なる。図１５によると、補助チャネルの電気サブ層は、トランスミッタ１５０２およびレシーバ１５０４を含む。トランスミッタ１５０２は、論理サブ層からリンク文字を提供され、次いで、これらのリンク文字をシリアル化して送出する。レシーバ１５０４は、シリアル化されたリンク文字をリンク層から受信し、次いで、リンク文字クロックレートで逆シリアル化する。補助チャネル２２４の正信号および負信号は、図示されているように、リンクの各端において５０オームの終端抵抗を介して接地するよう終端処理されている。本実装形態において、駆動電流は、リンクの状態に応じてプログラム可能であり、約８ｍＡないし約２４ｍＡまでの範囲を取ることによって、約４００ｍＶから約１．２Ｖまでの範囲のＶｄｉｆｆｅｒｅｎｔｉａｌ＿ｐｐが得られる。電気的なアイドルモードでは、正信号も負信号も駆動されない。電気的なアイドル状態から伝送を開始する場合には、ＳＹＮＣパターンを伝送してリンクを再確立しなければならない。本実施形態では、ＳＹＮＣパターンは、補助チャネルの差動ペア信号をクロックレートで２８回トグルしたものと、それに続くマンチェスタIIコードの４つの１とからなる。ソース装置の補助チャネルマスタは、補助チャネル２２４の正信号および負信号を定期的に駆動または計測することによって、ホットプラグ・イベントおよびホットアンプラグ・イベントを検出する。
【００５４】
本実施形態では、メインリンク２２２は、ローカル水晶周波数の整数倍である離散的かつ可変なリンクレートをサポートする（２４ＭＨｚのローカル水晶周波数に対応する代表的なリンクレートのセットに関しては、図３を参照のこと）。図１６に示すように、（単方向チャネルである）メインリンク２２２は、ソース装置側にはトランスミッタ１６０２のみを、ディスプレイ装置側にはレシーバ１６０４のみを有する。
【００５５】
図に示されるように、ケーブル１６０４は、一組のツイストペア線を含む形態を取り、ツイストペア線は、それぞれ、典型的なＲＧＢ色ベースのビデオシステム（ＰＡＬベースのテレビシステムなど）で用いられる赤（Ｒ）、緑（Ｇ）、および、青（Ｂ）の各ビデオ信号用である。当業者に周知のように、ツイストペアケーブルは、個別に絶縁された二本の線を互いによじったものからなるタイプのケーブルである。一方の線は信号を運び、他方の線は接地されて信号の干渉を吸収する。いくつかの他のシステムでは、信号は、ＮＴＳＣビデオテレビシステムで用いられる成分ベースの信号（Ｐｂ、Ｐｒ、Ｙ）であってもよい。ケーブルの内部では、各ツイストペアが個別にシールドされている。また、ピンは、＋１２Ｖ電力用と接地用の２つがある。各差動ペアの特性インピーダンスは、１００オーム±２０％である。また、ケーブル全体もシールドされている。この外側のシールドおよび個々のシールドは、両端でコネクタシェルに短絡されている。コネクタシェルは、ソース装置内において接地に短絡されている。図１７に示すコネクタ１７００は、ソース装置側のコネクタとディスプレイ装置側のコネクタとで同一のピン配列で一列にならんだ１３のピンを有する。ソース装置は、電力を供給する。
【００５６】
メインリンク２２２は両端で終端処理されており、メインリンク２２２はＡＣ結合されているので、終端電圧は０Ｖ（接地）から＋３．６Ｖまでの任意の電圧を取りうる。本実装形態において、駆動電流は、リンクの状態に応じてプログラム可能であり、約８ｍＡないし約２４ｍＡまでの範囲を取りうることによって、約４００ｍＶから約１．２Ｖまでの範囲のＶｄｉｆｆｅｒｅｎｔｉａｌ＿ｐｐが得られる。最小電圧振幅は、トレーニングパターンを用いて接続ごとに選択される。電力管理モードの際には、電気的なアイドル状態になる。電気的なアイドル状態では、正信号も負信号も駆動されない。電気的なアイドル状態から伝送を開始する場合、トランスミッタは、レシーバとのリンクを再確立するために、トレーニングセッションを実行しなければならない。
【００５７】
以下では、図１８および図１９に示された状態図を参照して、本発明を説明する。図１８は、後述されるソースの状態図を示している。オフ状態１８０２のとき、システムはオフであるため、ソースは使用不可である。ここで、ソースが使用可能にされると、システムは、省電力およびレシーバ検出に適したスタンバイ状態１８０４に移行する。レシーバが存在するか否か（すなわち、ホットプラグ／プレイ）を検出するために、補助チャネルに対して周期的に（例えば、１０ｍｓ毎に１ｕｓの）パルスを供給し、駆動時における終端抵抗の両端間での電圧降下を測定する。測定された電圧降下に基づいて、レシーバが存在すると決定された場合、システムは、レシーバが検出されたこと、すなわち、ホットプラグ・イベントが検出されたことを表すレシーバ検出状態１８０６に移行する。レシーバが検出されなかった場合は、レシーバが検出されるかタイムアウトになるまで、レシーバの検出が続けられる。なお、一部の例では、ソース装置は、ディスプレイの検出をこれ以上試みない「オフ」状態に移行することを選択してもよい。
【００５８】
状態１８０６で、ディスプレイのホットアンプラグ・イベントが検出された場合、システムは、スタンバイ状態１８０４に戻る。そうでない場合、ソースは、レシーバを起動するために正信号および負信号によって補助チャネルを駆動して、レシーバの次の応答がある場合には、それが確認される。応答が受信されない場合は、レシーバは起動していないので、ソースは状態１８０６にとどまる。ディスプレイから信号が受信された場合、ディスプレイは起動しており、ソースはレシーバのリンク能力（最大リンクレート、バッファサイズ、時間ベースのリカバリ部の数など）を読み出せる状態になる。したがって、システムはメインリンク初期化状態１８０８に移行し、トレーニング開始通知段階を開始できる状態になる。
【００５９】
この時点で、トレーニングセッションが、設定されたリンクレートでメインリンクを介してトレーニングパターンを送信することにより開始され、関連するトレーニング状況を確認する。レシーバは、３つの段階の各々に対して合格／不合格ビットを設定し、トランスミッタは、合格が検出された場合にのみメインリンクがそのリンクレートにおいて作動可能になるように、合格の検出に基づいて次の段階に進む。この時、インターフェースは通常動作状態１５１０に移行し、不合格の場合には、リンクレートが低減され、トレーニングセッションが繰り返される。通常動作状態１８１０中に、ソースは、リンク状況の指標を定期的に監視し続け、不合格の場合には、ホットアンプラグ・イベントが検出され、システムは、スタンバイ状態１８０４に移行して、ホットプラグ検出イベントを待つ。しかしながら、同期外れが検出された場合には、システムは、状態１８０８に移行し、メインリンク再開イベントを待つ。
【００６０】
図１９は、以下で説明するディスプレイの状態図１９００を示している。状態１９０２では、電圧は検出されず、ディスプレイはオフ状態になる。スタンバイモード状態１９０４では、メインリンクレシーバおよび補助チャネルスレーブは両方とも電気的にアイドル状態にあり、補助チャネルスレーブポートの終端抵抗の両端間での電圧降下が、所定の電圧について監視される。その電圧が検出されると、補助チャネルスレーブポートは、オンにされて、ホットプラグ・イベントを示し、システムは表示状態１９０６に移行する。そうでない場合には、ディスプレイはスタンバイ状態１９０４にとどまる。状態１９０６（メインリンク初期設定段階）において、ディスプレイが検出されると、補助チャネルスレーブポートは完全にオンにされ、トランスミッタはレシーバリンク能力読み出しコマンドに応答し、ディスプレイ状態は１９０８に移行する。一方、補助チャネル上で、所定の期間を超えて何の活動も検出されない場合は、補助チャネルスレーブポートはスタンバイ状態１９０４に移行される。
【００６１】
トレーニング開始通知段階中に、ディスプレイは、トレーニングパターンを用いてイコライザを調整することにより、トランスミッタによるトレーニング開始に応答し、各段階の結果を更新する。トレーニングが不合格の場合、別のトレーニングセッションを待ち、トレーニングが合格である場合は、通常動作状態１９１０に進む。補助チャネル上または（トレーニングのための）メインリンク上で、所定の期間（例えば１０ｍｓ）を超えて何の活動も検出されない場合は、補助チャネルスレーブポートはスタンバイ状態１９０４に設定される。
【００６２】
図２０ないし２４は、クロスプラットフォームのディスプレイ・インターフェースの具体的な実装例を示す図である。
【００６３】
図２０は、本発明に従って、トランスミッタ２００４を内蔵するオンボード・グラフィクスエンジン２００２を有するＰＣマザーボード２０００を示している。なお、トランスミッタ２００４は、図１に示したトランスミッタ１０２の具体的な一例である。本実施形態では、トランスミッタ２００４は、マザーボード２０００に組み込まれた（コネクタ１７００と同様の）コネクタ２００６に結合されている。マザーボード２０００は、ツイストペアケーブル２０１０によってディスプレイ装置２００８に接続されている。
【００６４】
当該分野で周知のように、ＰＣＩ Ｅｘｐｒｅｓｓ（米国カリフォルニア州サンタクララ所在のＩｎｔｅｌ社によって開発された）は、高帯域で、ピン数の少ない、シリアル相互接続技術であり、既存のＰＣＩインフラとの間でソフトウェア互換性を維持している。この構成では、ＰＣＩ Ｅｘｐｒｅｓｓポートは、図のようなマザーボード組み込みのコネクタを用いてディスプレイ装置を直接駆動できるクロスプラットフォームインターフェースの要件に準拠するように増補されている。
【００６５】
マザーボードにコネクタを組み込むことが実際的でない場合には、図２１に示すように、ＰＣＩ ＥｘｐｒｅｓｓマザーボートのＳＤＶＯスロットを通して信号を送出し、パッシブカードコネクタを用いてＰＣの背後にまわすことができる。現行世代のアドイン・グラフィクスカードと同様に、図２３に示すように、アドイン・グラフィクスカードが、オンボード・グラフィクスエンジンに取って代わってもよい。
【００６６】
ノートブック用途では、マザーボードのグラフィクスエンジン上に設けられたトランスミッタは、パネルを直接駆動する一体型レシーバ／ＴＣＯＮを、内部配線を通して駆動する。最もコスト効率の良い実装例では、図２４に示すように、レシーバ／ＴＣＯＮをパネルに組み込むことによって相互接続配線の数を８本または１０本に減らす。上述の例はすべて、一体型トランスミッタを想定している。しかしながら、独立型のトランスミッタとして実施し、それを、ＡＧＰまたはＳＤＶＯスロットを通してＰＣＩおよびＰＣＩ Ｅｘｐｒｅｓｓ環境に組み込むことも可能である。独立型のトランスミッタは、グラフィクスハードウェアまたはソフトウェアに変更を加えることなく出力ストリームを有効にする。
【００６７】
以下では、本発明を実現する具体的な処理をそれぞれ示したいくつかのフローチャートを参照しつつ本発明の方法を説明する。具体的には、図２５ないし２９は、単独または他の処理と組み合わせて用いた時に本発明の態様を表す相互に関連し合った複数の処理を示している。
【００６８】
図２５は、本発明の一実施形態に従って、インターフェース１００の動作モードを決定するための処理２５００を詳細に示したフローチャートである。この処理では、ビデオソースおよびディスプレイ装置が共にデジタルである場合にのみ、動作モードがデジタルモードに設定される。それ以外の場合は、動作モードはアナログモードに設定される。なお、ここでの「アナログモード」は、従来のＶＧＡモードと、アライメント信号を埋め込まれた差動アナログビデオおよび双方向の側波帯を有する拡張アナログモードとの両方を含みうる。この拡張アナログモードについては後述する。
【００６９】
工程２５０２では、ビデオソースに対して問い合わせを行い、そのビデオソースがアナログデータをサポートするかデジタルデータをサポートするか決定する。ビデオソースがアナログデータのみをサポートする場合は、接続装置１００の動作モードはアナログに設定され（工程２５０８）、処理は終了する（工程２５１２）。
【００７０】
ビデオソースがデジタルデータを出力できる場合、処理は工程２５０６に進む。次に、ディスプレイ装置に対して問い合わせを行い、そのディスプレイ装置がデジタルデータを受信するよう構成されているか否かを決定する。ディスプレイ装置がアナログデータのみをサポートする場合は、接続装置の動作モードはアナログに設定され（工程２５０８）、処理は終了する（工程２５１２）。そうでない場合には、接続装置の動作モードはデジタルに設定される（工程２５１０）。例えば、プロセッサが、モードをデジタルに設定するために接続装置内のスイッチを制御してよい。一般に、接続装置は、ビデオソースおよびビデオシンクの両方が、対応するデジタルモードで動作している場合にのみ、完全なデジタルモードで動作するよう構成される。
【００７１】
図２６は、本発明のいくつかの態様に従って、ビデオの画質をリアルタイムでチェックするための処理２６００を詳細に示したフローチャートである。この例では、処理２６００における決定はすべて、ディスプレイ・インターフェースに接続されたプロセッサによってなされる。
【００７２】
工程２６００では、ビデオソースからビデオ信号が受信される。次に、受信されたビデオソースに関連するビデオソースによって、信号品質テストパターンが提供される（工程２６０２）。工程２６０４では、信号品質テストパターンに基づいて、ビット誤り率が決定される。次に、そのビット誤り率が閾値より大きいか否かが決定される（工程２６０６）。ビット誤り率が閾値以下であると決定された場合、さらなるビデオフレームがあるか否かが決定される（工程２６１４）。他にもビデオフレームがあると決定された場合は、処理は工程２６００に戻る。そうでない場合には、処理は終了する。
【００７３】
しかしながら、工程２６０６において、ビット誤り率が閾値よりも大きいと決定された場合、ビットレートが最小ビットレートよりも大きいか否かが決定される（工程２６０８）。ビットレートが最小ビットレートよりも大きい場合、ビットレートは下げられ（工程２６１０）、処理は工程２６０６に戻る。ビットレートが最小ビットレート以下である場合は、モードがアナログモードに変更され（工程２６１２）、処理は終了する。
【００７４】
図２７は、本発明の一実施形態に従って、リンクのセットアップ処理２７００を示すフローチャートである。処理２７００は、ホットプラグ検出イベント通知を受信する工程２７０２で始まる。工程２７０４では、関連の補助チャネルによるメインリンクの照会が行われ、最大データレート、レシーバに含まれる時間ベースリカバリ部の数、および、利用可能なバッファサイズが決定される。次に、工程２７０６では、トレーニングセッションによって、最大リンクデータレートの検証が行われ、工程２７０８では、データストリームソースにホットプラグ・イベントが通知される。工程２７１０では、補助チャネルを通して、（例えばＥＤＩＤを用いる）ディスプレイの能力が決定され、工程２７１２において、ディスプレイが照会に応答し、その結果、工程２７１４において、メインリンクトレーニングセッションについての協調動作が起きる。
【００７５】
次に、工程２７１６では、補助チャネルを通してストリームソースがレシーバにストリーム属性を送信し、工程２７１８において、ストリームソースは、さらに、要求された数のデータストリームをメインリンクが工程２７２０でサポートできるか否かについて通知を受ける。工程２７２２では、関連のパケットヘッダを追加することによって各種のデータパケットが形成され、工程２７２４では、複数のソースストリームの多重化がスケジュールされる。工程２７２６では、リンク状況がＯＫか否かが決定される。リンク状況がＯＫでない場合は、２７２８において、ソースがリンク障害イベントを通知され、そうでない場合は、２７３０において、リンクデータストリームは、各種のパケットヘッダに基づいて固有のストリームに再構成される。次に、２７３２では、再構成された固有なデータストリームがディスプレイ装置に送られる。
【００７６】
図２８は、本発明の一実施形態に従って、トレーニングセッションを実行するための処理２８００を詳細に示したフローチャートである。なお、トレーニングセッション処理２８００は、図２５において説明された工程２５０６の一実装例である。トレーニングセッションは、メインリンクを介してトレーニングパターンを設定されたリンクレートでレシーバに送信する工程２８０２で始まる。図１１には、本発明の一実施形態に従って、典型的なリンクトレーニングパターンが示されている。図のように、トレーニングセッション中は、段階１が最短のランレングスを、段階２が最長のランレングスを表している。レシーバは、これら２つ段階を用いてイコライザを最適化する。段階３では、リンク品質が妥当である限り、ビットロックおよび文字ロックの両方が実現される。レシーバは、工程２８０４において、関連のトレーニング状況をチェックし、そのチェック結果に基づいて、工程２８０６において、３つの段階の各々に対して合格／不合格ビットを設定する。各段階において、レシーバは、合格が検出された場合にのみ次の段階に進み、合格が検出されない場合には、工程２８１０でリンクレートを低減し、トレーニングセッションを繰り返す。工程２８１２では、合格が検出されたリンクレートでのメインリンクの準備を整える。
【００７７】
図２９は、本発明を実施するために用いられるコンピュータシステム２９００を示す図である。コンピュータシステム２９００は、本発明を実施できるグラフィクスシステムの一例にすぎない。コンピュータシステム２９００は、中央処理装置（ＣＰＵ）１５１０と、ランダムアクセスメモリ（ＲＡＭ）２９２０と、読み出し専用メモリ（ＲＯＭ）２９２５と、１または複数の周辺機器２９３０と、グラフィクスコントローラ２９６０と、一次記憶装置２９４０および２９５０と、デジタルディスプレイ部２９７０とを含む。当業者に周知のように、ＲＯＭは、データおよび命令を単方向にＣＰＵ２９１０に転送するように機能し、ＲＡＭは、通例、データおよび命令を双方向に転送するために使用される。ＣＰＵ２９１０は、一般に、任意の数のプロセッサを備えてよい。一次記憶装置２９４０および２９５０は、共に、任意の適切なコンピュータ読み取り可能媒体を備えてよい。二次記憶媒体８８０は、通例、大容量記憶装置であり、ＣＰＵ２９１０に双方向的に接続され、さらなるデータ記憶容量を提供している。大容量記憶装置８８０は、コンピュータコードやデータなどを含むプログラムを格納するために用いることができるコンピュータ読み取り可能な媒体である。通例、大容量記憶装置８８０は、一次記憶装置２９４０、２９５０よりも一般に低速であるハードディスクやテープなどの記憶媒体である。大容量記憶装置８８０は、磁気テープもしくは紙テープリーダ、または、その他の周知の装置の形態を取ってもよい。なお、大容量記憶装置８８０の中に保持された情報は、適宜、標準的な方式で仮想メモリとしてのＲＡＭ２９２０の一部として組み込まれてよい。
【００７８】
ＣＰＵ２９１０は、また、１つまたはそれ以上の入出力装置８９０に接続してよい。入出力装置は、ビデオモニタ、トラックボール、マウス、キーボード、マイクロホン、タッチセンシティブディスプレイ、変換器型カードリーダ、磁気テープもしくは紙テープリーダ、タブレット、スタイラス、音声もしくは手書き文字レコグナイザ、および別のコンピュータのような他の周知の入力装置、などの装置を含んでよいが、これらに限定されない。最後に、ＣＰＵ２９１０は、必要に応じて、図中で２９９５として示されたネットワーク接続を用いて、コンピュータ、または、インターネット網やイントラネット網などの通信ネットワークに接続されてもよい。かかるネットワーク接続を用いると、ＣＰＵ２９１０は、上述された方法の各工程を実行する際に、ネットワークから情報を受信したりネットワークに情報を出力したりできるようになる。かかる情報は、ＣＰＵ２９１０を用いて実行される一連の命令として表されることが多く、例えば、搬送波に埋め込まれたコンピュータデータ信号などの形態で、ネットワークから受信したりネットワークに出力したりしてよい。上述の装置および機材は、コンピュータのハードウェアおよびソフトウェアの分野の当業者にとって周知のものである。
【００７９】
グラフィックスコントローラ２９６０は、アナログ画像データおよびそれに対応する基準信号を生成し、デジタルディスプレイ部２９７０に供給する。アナログ画像データは、例えば、ＣＰＵ２９１０または外部のエンコード（図示せず）から受信されたピクセルデータに基づいて生成することができる。一実施形態では、アナログ画像データはＲＧＢフォーマットで提供され、基準信号は当技術分野で周知のＶＳＹＮＣおよびＨＳＹＮＣ信号を含む。しかしながら、本発明は、他のフォーマットのアナログ画像データおよび／または基準信号を用いて実施することも可能であることを理解されたい。例えば、アナログ画像データは、対応する時間基準信号を備えたビデオ信号データを含みうる。
【００８０】
図３０は、小型通信リンク３００６によってマルチメディアソース３００２をマルチメディアシンク（ディスプレイ）３００４に接続するために用いられる、図１に示したシステム１００に基づいたシステム３０００を示す図である。小型であると言うことは、通信リンク３００６は、先に詳述した通信リンク１０６よりも、小さい帯域幅と、それに比例して低い波形率とを有することを意味する。したがって、小型通信リンク３００６を利用することは、マルチメディアソース３００２が、限られた数のフォーマットを有するパケットベースのデータストリーム３００８を供給するよう構成されているためにそれに応じて比較的小さい帯域幅しか必要としない場合に適している。例えば、マルチメディアソース３００２は、４８０（ｉ，ｐ）、７２０ｐ、または、１０８０ｉ（８−ｂｐｃ ＹＣｂＣｒ（２４ｂｂｐ）、１９２０×１０８０ｉ＠６０Ｈｚ、および、６−ｂｐｃ ＲＧＢ（１８ｂｐｐ）、１６８０×１０５０＠６０Ｈｚ（ＷＳＸＧＡ））などのビデオフォーマットをサポートできる携帯型ビデオ装置（携帯型ＤＶＤプレーヤ、ビデオマルチメディアプレーヤなど）の形態を取りうる。ビデオフォーマットの各々は、各レーンが、関連する２．７Ｇｂｐｓまでのリンクレートと、関連する２７０Ｍｂｙｔｅｓ／ｓｅｃの帯域幅とを有するため、１つのチャネルすなわちレーンによって対応可能である。このように、ビデオデータストリーム３００８の搬送に用いられる通信リンク３００６が備える単方向のメインリンク３０１０は、１つの通信チャネルを形成する１つのツイストペア導線を用いて加工されてよい。このように、通信リンク３００６は、図３３を参照して以下で詳述するようにそれぞれピン数の少ない小型コネクタ３０１２によって、マルチメディアソース３００２およびディスプレイ３００４に対して電気的に接続されるかかる携帯機器に適切な薄くて柔軟なケーブルを用いて加工されてよい。
【００８１】
通信リンク３００６は、さらに、セルフクロックのデータ信号（例えば、マンチェスタＩＩチャネルコーディングに基づくもの）を用いて、少なくとも４８０Ｍｂｓまでのデータ伝送レートをサポートできる半二重双方向の補助チャネル３０１４を備えることで、随意的なＵＳＢ準拠のデータリンクを提供してもよい。したがって、ディスプレイ３００４がＵＳＢ準拠である（すなわち、随意的なＵＳＢポート３０１６を備える）場合には、補助チャネル３０１４は、マルチメディアソース３００２とディスプレイ３００４との間にＵＳＢ準拠のコンジットを提供できる。このように、マルチメディアソース３００２とディスプレイ３００４との間での多くのＵＳＢ関連のトランザクション（ファイルの転送など）のいずれにも対応できる。さらに、ホットプラグ検出（ＨＰＤ）チャネル３０１８が、ホットスワッピングに利用可能なＨＰＤ信号３０２０を搬送するためのコンジットを提供する。本実施形態では、マルチメディアソース３００２の形態の補助チャネルマスタは、補助チャネル３０１４の正信号および負信号を定期的に駆動（または計測）することによって、ホットプラグ・イベントおよびホットアンプラグ・イベントを検出する。電力ピン３０２２および３０２４は、マルチメディアソースからのインターフェースと、ドングル（リピータ、インターフェース、コンバータなど）に電力供給にそれぞれ利用可能なディスプレイ内部電源３０２６および３０２８と、を提供する。本実施形態では、内部電源３０２６および３０２８は、約５−１２Ｖ、最大電流約５００ｍＡで、約１．０Ｗ以上の電力を供給できる。
【００８２】
動作中、トランスミッタ３０３２が備えるパケタイザ３０３０が、例えばビデオ装置３０３６によって生成されそこから受信された固有のマルチメディアデータ３０３４（アナログとデジタルのいずれでもよい）をパケット化する。本実施形態では、ビデオ装置３０３６は、（単一レーンの）メインリンク３０１０によって対応可能な大きさの帯域幅しか必要としない限られた数のビデオフォーマット（例えば、４８０ｉ、４８０ｐ、７２０、および、１０８０ｉなど）を提供できる。この状況では、ディスプレイ３００４によって適切な応答が供給される任意のトランザクションを開始するのがマルチメディアソース３００２であるという点で、マルチメディアソース３００２はマスタ装置として機能し、ディスプレイ３００４はスレーブ装置として機能する。ビデオストリーム３００８の形態のデータパケットが、ディスプレイ側コネクタ３０１２に接続されたレシーバ３０３８で受信されると、デパケタイザ３０４０が、任意の周知技術を用いて、データパケットを、固有のビデオストリーム３０３４に対応するビデオストリームに変換して、ディスプレイコントローラ３０４４への入力とする。例えば、レシーバ３０３８は、ビデオストリーム３００８のデータパケットに埋め込まれたタイムスタンプを用いてビデオストリーム３０３４の固有のレートを再生成する時間ベースリカバリ（ＴＢＲ）部（図示せず）を備えてよい。ただし、（例えば、図２Ｃに示した）適切に構成されたデジタルディスプレイ装置では、ディスプレイデータはリンク文字クロックレートでディスプレイコントローラ３０４４内のディスプレイドライバ電子機器に送信されるので、時間ベースのリカバリは不要であり、それにより、必要とされるチャネル数を大幅に減らし、それに応じてディスプレイの複雑さおよびコストを低減することができる。
【００８３】
ディスプレイ３００４がＵＳＢ（または、その他の同様の技術）に対応する場合には、システム３０００は、マルチメディアソース３００２またはディスプレイ３００４のいずれかがマスタ／スレーブの役割を果たすいわゆるマルチマスタモードで動作可能であると見なすことができる。例えば、図３１に示す状況では、ＵＳＢ対応マルチメディアソース３００２（例えば、携帯型デジタルカメラ、マルチメディアプレーヤ、または、デジタル写真ライブラリ管理ソフトウェアを備えるＰＣなど）は、ＵＳＢ対応ディスプレイ３００４によって生成されたデータ（または、ファイル）要求３０５０を受信して応答するよう構成されたマルチメディアソース側プロセッサ３０４８に接続されたメモリ３０４６を備える。データ要求３０５０を受信すると、プロセッサ３０４８は、メモリ読み出しコマンド３０５４を生成してメモリ３０４６に送信することによって応答し、メモリ３０４６は、要求されたデータ３０５６をプロセッサ３０４８に送り返すことによって応答し、次いで、プロセッサ３０４８は、双方向の補助チャネル３０１４を介して、要求されたデータ３０５６をディスプレイ３００４に送り返す。双方向補助チャネル３０１４は、本質的に半二重であるため、双方向補助チャネル３０１４でのコリジョンを防止するために、調停制御部３０５８が、ディスプレイ側プロセッサ３０６０およびマルチメディアソース側プロセッサ３０４８によって生成されたバスコマンドを監視する。任意のコリジョンまたはコリジョンの可能性が検出されると、調停制御部３０５８は、マルチメディアソース３００２またはディスプレイ３００４のいずれかを優先することができる。しかしながら、本実施形態では、双方向補助バス３０１４が利用可能になる時まで、（例えば、Ｉ２Ｃバスアーキテクチャで利用可能な延期技術を用いて）、すべてのディスプレイ３００４の要求を保留することにより、マルチメディアソース３００２が、一般に、ディスプレイ３００４よりも優先される。
【００８４】
要求されたデータ３０５６（例えば、シリアルバス（ＵＳＢ）データの形態）は、レシーバ３０３８によって受信されると、ディスプレイ側プロセッサ３０６０に転送される。そこで、データ３０５６は、さらに処理（画像処理、画像データまたはテキストデータの重ね合わせなど）されてもよいし処理されなくてもよく、その後に、例えば、ディスプレイ部３０６４での次の表示に向けて、メモリ３０６２に転送されて格納される。
【００８５】
図３２は、本発明の一実施形態に従って、小型通信リンク３００６のための代表的な電気サブ層３２００を示す図である。図に示すように、補助チャネルの電気サブ層は、トランスミッタと、レシーバとを含む。補助チャネル３０１４によって搬送される正信号および負信号は、補助チャネル３０１４の各端において、５０オームの終端抵抗を介して接地するよう終端処理されている。本実装形態において、駆動電流Ｉｄｒｉｖｅは、（部分的にリンクの状態に応じて）プログラム可能であり、約８ｍＡないし約２４ｍＡまでの範囲を取ることによって、約４００ｍＶから約１．２Ｖまでの範囲のＶｄｉｆｆｅｒｅｎｔｉａｌ＿ｐｐが得られる。小型メインリンク３０１０は、１つのツイストペアになった線を備える。ツイストペアケーブルは、当業者に周知のように、個別に絶縁された二本の線を互いによじったものからなるタイプのケーブルである。一方の線は、信号を搬送し、他方の線は、接地されて信号の干渉を吸収し、ケーブル内で、ツイストペアは個別にシールドされ、＋１２Ｖ電力用と接地用の２つのピンが提供されている。本実施形態では、各差動ペアの特性インピーダンスは、約１００オーム±２０％であり、ケーブル全体も外側シールドを有してシールドされており、外側シールドおよび任意の個々のシールドは、両端でコネクタシェルに短絡され、コネクタシェルは、ソース装置３００２内で接地に短絡されている。メインリンク３０１０は両端で終端処理されており、メインリンク３０１０はＡＣ結合されているので、終端電圧は０Ｖ（接地）から＋３．６Ｖまでの任意の電圧を取りうる。
【００８６】
図３３に示すコネクタ３３００は、ソース装置側のコネクタとディスプレイ装置側のコネクタとで同一のピン配列で一列にならんだ１１のピンを有する。ソース装置は、電力を供給する。ＲＪ４５（ＣＡＴ５／ＣＡＴ６ケーブル用の標準コネクタである）は、小型コネクタ３３００の１つの選択肢である。
【００８７】
図３４は、本発明の一実施形態に従って、処理３５００を示すフローチャートである。処理３５００は、マルチメディアソースおよびシンクの一方または両方をマスタ装置として交互に利用できる場合に用いられてよい。このように、処理３５００は、動作のマルチマスタモードと呼ぶことができる。したがって、処理３５００は、例えばホットプラグ検出（ＨＰＤ）を用いて、マルチメディアソースがディスプレイに接続されているか否かを決定する工程３５０２から始まる。ディスプレイがマルチメディアソースに接続されていると決定されると、工程３５０４において、マルチメディアソースおよびディスプレイが、いわゆるマルチマスタモードで動作しているか否かが決定される。マルチマスタモードでは、マスタ装置が、マスタ装置コマンド／要求を生成し、次いで、特定のスレーブ装置がそれに応答すると言う点で、ディスプレイおよびマルチメディアソースの一方が、マスタ装置として機能しうる。マルチメディアソースおよびディスプレイがマルチマスタモードでないと決定された場合、工程３５０６において、マルチメディアソースは、マルチメディアソース要求が工程３５０８で生成および実行されるまで待機する。工程３５０４に戻って、マルチメディアソースおよびディスプレイがマルチマスタモードであると決定された場合、工程３５１０において、ディスプレイ要求が生成されたか否かが決定される。ディスプレイ要求とは、ディスプレイによって生成されてマルチメディアソースに送信されると応答が戻ってくる任意の要求を意味する。例えば、ディスプレイが、ＴＶなど、ＵＳＢ対応のディスプレイ装置であり、マルチメディアソースが、デジタルカメラである場合、ディスプレイ要求は、デジタルカメラ内のメモリ装置に格納された１または複数の写真に対する（デジタル写真などの）ファイル要求の形態を取りうる。次いで、要求されたファイルは、ディスプレイ内のディスプレイ部での表示に向けて、メモリ装置から取り出されディスプレイに転送される。
【００８８】
工程３５１０において、ディスプレイ要求が存在しないと決定された場合、制御は、工程３５０６において、マルチメディアソース要求が生成されるまで待つ。しかしながら、工程３５１０において、ディスプレイ要求が生成されたと決定された場合には、工程３５１２において、同時のマルチメディアソース要求が存在するか否かが決定される。マルチメディアソース要求が存在しない場合、工程３５１４において、すべてのディスプレイ要求が実行され、そうでない場合には、工程３５１６において、マルチメディアソース要求とディスプレイ要求との間にコリジョンが起きるか否かが判断される。コリジョンがないと判断された場合、マルチメディアソース要求およびディスプレイ要求は、工程３５０８および３５１４において、要求された順序で実行され、そうでない場合には、工程３５０８においてマルチメディアソース要求が実行されるまでディスプレイ要求が保留され、その後に、工程３５１４において、ディスプレイ要求が実行される。
【００８９】
本発明のいくつかの実施形態のみを説明したが、本発明は、発明の趣旨または範囲を逸脱しない限りにおいて、他の様々な形態で実施可能であることを理解されたい。上記の例は、例示に過ぎず、限定を意図したものではないため、本発明は、本明細書の詳細事項に限定されることはなく、添付された特許請求の範囲と、あらゆる等価物の範囲とを併せた範囲内で、変形可能である。
【００９０】
好ましい実施形態を参照しつつ本発明の説明を行ったが、本発明の範囲内に含まれる代替物、置換物、および、等価物が存在する。本発明の処理および装置の両方を実施する多くの別の形態が存在することに注意されたい。したがって、本発明は、本発明の真の趣旨および範囲に含まれる代替物、置換物、および、等価物のすべてを包含するものとして解釈される。
【図面の簡単な説明】
【００９１】
【図１】本発明の一実施形態に従って、クロスプラットフォームのディスプレイ・インターフェースを示す概略図である。
【図２Ａ】本発明の一実施形態に従って、ビデオソースとビデオディスプレイ部との接続に用いられるビデオインターフェースシステムを示す図である。
【図２Ｂ】本発明の一実施形態に従って、ビデオソースとビデオディスプレイ部との接続に用いられるビデオインターフェースシステムを示す図である。
【図２Ｃ】本発明の一実施形態に従って、ビデオソースとビデオディスプレイ部との接続に用いられるビデオインターフェースシステムを示す図である。
【図３】本発明の一実施形態に従って、メインリンクレートの例を示す図である。
【図４Ａ】本発明の一実施形態に従って、メインリンクデータパケットを示す図である。
【図４Ｂ】本発明の一実施形態に従って、メインリンクパケットヘッダを示す図である。
【図５Ａ】本発明の一実施形態に従って、サブパケットの格納および複数パケットの多重化を実現するよう構成されたシステムを示す図である。
【図５Ｂ】図５Ａに示したシステムの別の実装例を示す図である。
【図６】図５に示したストリームの一例として、多重化されたメインリンクストリームを示す概略図である。
【図７】本発明に従って、データストリームの別の例を示す図である。
【図８】本発明の一実施形態に従って、多重化されたデータストリームのさらに別の例を示す図である。
【図９Ａ】本発明の一実施形態に従って、代表的なサブパケットを示す図である。
【図９Ｂ】本発明の一実施形態に従って、代表的なメインリンクデータパケットを示す図である。
【図１０】選択的にリフレッシュされるグラフィクス画像の一例を示す図である。
【図１１】本発明の一実施形態に従って、リンクトレーニングパターンの一例を示す図である。
【図１２】本発明の一実施形態に従って、システムの論理階層化を示す図である。
【図１３】本発明の一実施形態に従って、８Ｂ／１０Ｂを用いた特殊文字の対応表の一例を示す図である。
【図１４】本発明の一実施形態に従って、マンチェスタＩＩエンコーディング方式の一例を示す図である。
【図１５】本発明の一実施形態に従って、代表的な補助チャネルの電気サブ層を示す図である。
【図１６】本発明の一実施形態に従って、代表的なメインリンクの電気サブ層を示す図である。
【図１７】本発明の一実施形態に従って、代表的なコネクタを示す図である。
【図１８】本発明の一実施形態に従って、ソースの状態図を示す図である。
【図１９】本発明の一実施形態に従って、ディスプレイの状態図を示す図である。
【図２０】本発明のコンピュータによる実装例を示す図である。
【図２１】本発明のコンピュータによる実装例を示す図である。
【図２２】本発明のコンピュータによる実装例を示す図である。
【図２３】本発明のコンピュータによる実装例を示す図である。
【図２４】本発明のコンピュータによる実装例を示す図である。
【図２５】本発明の一実施形態に従って、インターフェースの動作モードを決定するための処理を詳細に示したフローチャートである。
【図２６】本発明のいくつかの態様に従って、ビデオの画質をリアルタイムでチェックするための処理を詳細に示したフローチャートである。
【図２７Ａ】本発明の一実施形態に従って、リンクのセットアップ処理を示すフローチャートである。
【図２７Ｂ】本発明の一実施形態に従って、リンクのセットアップ処理を示すフローチャートである。
【図２８】本発明の一実施形態に従って、トレーニングセッションを実行するための処理を詳細に示したフローチャートである。
【図２９】本発明を実施するために用いられるコンピュータシステムを示す図である。
【図３０】小型通信リンクによってマルチメディアソースをマルチメディアシンク（ディスプレイ）に接続するために用いられる、図１に示したシステムに基づいたシステムを示す図である。
【図３１】小型通信リンクによってマルチメディアソースをマルチメディアシンク（ディスプレイ）に接続するために用いられる、図１に示したシステムに基づいたシステムを示す図である。
【図３２】本発明の一実施形態に従って、代表的な小型メインリンクの電気サブ層および補助チャネルの電気サブ層を示す図である。
【図３３】本発明の一実施形態に従って、代表的なピン数の少ないコネクタを示す図である。
【図３４】本発明の一実施形態に従って、マルチマスタモードでのインターフェースの動作を示すフローチャートである。
【図１】
2008278488.tif 000003
【図２Ａ】
2008278488.tif 000004
【図２Ｂ】
2008278488.tif 000005
【図２Ｃ】
2008278488.tif 000006
【図３】
2008278488.tif 000007
【図４Ａ】
2008278488.tif 000008
【図４Ｂ】
2008278488.tif 000009
【図５Ａ】
2008278488.tif 000010
【図５Ｂ】
2008278488.tif 000011
【図６】
2008278488.tif 000012
【図７】
2008278488.tif 000013
【図８】
2008278488.tif 000014
【図９Ａ】
2008278488.tif 000015
【図９Ｂ】
2008278488.tif 000016
【図１０】
2008278488.tif 000017
【図１１】
2008278488.tif 000018
【図１２】
2008278488.tif 000019
【図１３】
2008278488.tif 000020
【図１４】
2008278488.tif 000021
【図１５】
2008278488.tif 000022
【図１６】
2008278488.tif 000023
【図１７】
2008278488.tif 000024
【図１８】
2008278488.tif 000025
【図１９】
2008278488.tif 000026
【図２０】
2008278488.tif 000027
【図２１】
2008278488.tif 000028
【図２２】
2008278488.tif 000029
【図２３】
2008278488.tif 000030
【図２４】
2008278488.tif 000031
【図２５】
2008278488.tif 000032
【図２６】
2008278488.tif 000033
【図２７Ａ】
2008278488.tif 000034
【図２７Ｂ】
2008278488.tif 000035
【図２８】
2008278488.tif 000036
【図２９】
2008278488.tif 000037
【図３０】
2008278488.tif 000038
【図３１】
2008278488.tif 000039
【図３２】
2008278488.tif 000040
【図３３】
2008278488.tif 000041
【図３４】
2008278488.tif 000042
【外国語明細書】
1. TITLE OF THE INVENTION
compact packet based multimedia interface
2. DETAILED DESCRIPTION OF THE INVENTION
FIELD OF THE INVENTION
[0001]    The invention relates to display devices.  More specifically, the invention relates to digital display interface suitable for coupling video sources to video display devices.
BACKGROUND OF THE INVENTION
[0002]    Currently, video display technology is divided into analog type display devices (such as cathode ray tubes) and digital type display devices (such as liquid crystal display, or LCD, plasma screens, etc.), each of which must be driven by specific input signals in order to successfully display an image.  For example, a typical analog system includes an analog source (such as a personal computer, DVD player, etc.) coupled directly to a display device (sometimes referred to as a video sink) by way of a communication link.  The communication link typically takes the form of a cable (such as an analog VGA cable in the case of a PC, otherwise referred to as VGA DB15 cable) well known to those of skill in the art.  For example, the VGA DB15 cable includes 15 pins, each of which is arranged to carry a specific signal.
[0003]    One of the advantages of the VGA DB15 cable is the ubiquitous nature of the cable, due to the large and ever-expanding installed base.  As long as the analog systems described above predominate, there is little incentive to migrate away from any other cable form than the VGA DB15.
[0004]    However, in recent years, the exploding growth of digital systems has made the use of digital capable cables such as Digital Visual Interface (DVI) cable more desirable.  It is well known that DVI is a digital interface standard created by the Digital Display Working Group (DDWG).  Data are transmitted using the transition minimized differential signaling (TMDS) protocol, providing a digital signal from the PC's graphics subsystem to the display.  DVI handles bandwidths in excess of 160 MHz and thus supports UXGA and HDTV with a single set of links.
[0005]    Today's display interconnect landscape includes the VGA (analog) and DVI (digital) for desktop display interconnect applications as well as LVDS (digital) for internal connectivity applications within laptops and other all-in-one devices.  Graphics IC vendors, display controller IC vendors, monitor manufacturers and PC OEMs as well as desktop PC consumers, to one degree or another, must factor interface choice into their design, product definition, manufacturing, marketing and purchase decisions.  For example, if a consumer purchases a PC with an analog VGA interface then the consumer must either purchase an analog monitor or a digital monitor in which the analog video signal provided by the VGA interface has been digitized by way of an inline analog to digital converter (ADC) or an ADC built into the particular monitor.
[0006]    Therefore, it would be desirable to have a digital interface that is more cost effective that current interfaces (such as DVI) for coupling video sources and video displays.  In some cases, the digital interface would also be backward compatible with analog video, such as VGA.
SUMMARY OF THE INVENTION
[0007]    A compact packet based multimedia interface arranged to couple a portable multimedia source arranged to provide a reduced set of multimedia formats each at a native multimedia clock rate and a multimedia display is disclosed.  The multimedia interface includes, at least, a uni-directional main link having a single lane coupling the multimedia source to the multimedia sink arranged to carry a packetized multimedia data stream from the multimedia source to the multimedia display at a link rate that is independent of the native multimedia clock rate, a half duplex, bi-directional auxiliary channel connecting the multimedia source and the display that provides in concert with the uni-directional main link, a secondary communication link between the multimedia source and the display for transferring information between the multimedia source and the display, and a connector arrangement arranged to electrically connect the uni-directional main link and the half duplex, bi-directional auxiliary channel to the multimedia source and the display.
[0008]    In another embodiment, a system is disclosed that includes at least the following: a portable multimedia source arranged to provide a reduced set of multimedia formats each at a native multimedia clock rate, a multimedia display, and a compact packet based multimedia interface arranged to couple the portable multimedia source and the display.  The compact packet based multimedia display includes at least a  uni-directional main link having a single lane coupling the multimedia source to the multimedia sink arranged to carry a packetized multimedia data stream from the multimedia source to the multimedia display at a link rate that is independent of the native multimedia clock rate, a half duplex, bi-directional auxiliary channel connecting the multimedia source and the display that provides in concert with the uni-directional main link, a secondary communication link between the multimedia source and the display for transferring information between the multimedia source and the display, and a connector arrangement arranged to electrically connect the uni-directional main link and the half duplex, bi-directional auxiliary channel to the multimedia source and the display.
[0009]    In yet another embodiment, A method is described that includes at least the following operations: coupling a portable multimedia source arranged to provide a reduced set of multimedia formats each at a native multimedia clock rate and a multimedia display using a compact packet based multimedia interface, wherein the compact packet based multimedia interface includes a uni-directional main link having no more than a single lane arranged to carry a packetized multimedia data stream from the multimedia source to the multimedia display at a link rate that is independent of the native multimedia clock rate, a half duplex, bi-directional auxiliary channel that provides in concert with the uni-directional main link, a secondary communication link between the multimedia source and the display for transferring information between the multimedia source and the display, and a connector arrangement arranged to electrically connect the uni-directional main link and the half duplex, bi-directional auxiliary channel to the multimedia source and the display and passing the packetized multimedia data stream from the multi-media source to the multi-media display at the link rate.
DETAILED DESCRIPTION OF SELECTED EMBODIMENTS
[0010]    Reference will now be made in detail to a particular embodiment of the invention an example of which is illustrated in the accompanying drawings.  While the invention will be described in conjunction with the particular embodiment, it will be understood that it is not intended to limit the invention to the described embodiment.  To the contrary, it is intended to cover alternatives, modifications, and equivalents as may be included within the spirit and scope of the invention as defined by the appended claims.
[0011]    The inventive interface is a point-to-point, packet-based, plug & play, serial digital display interface that is both open and scalable that is suitable for use with, but not limited to, desktop monitors as well as providing LCD connectivity within notebook/all-in-one PC's, and consumer electronics display devices including HDTV displays and the like.  Unlike conventional display interfaces that transmit a single video raster plus timing signals such as Vsync, Hsync, DE, etc., the inventive interface provides a system of multi-stream packet transfer capable of transferring one or more packet streams simultaneously in the form of "virtual pipes" established within a physical link.
[0012]    For example, Fig. 1 shows a generalized representation of a cross platform packet based digital video display interface 100 in accordance with an embodiment of the invention.  The interface 100 connects a transmitter 102 to a receiver 104 by way of a physical link 106 (also referred to as a pipe).  In the described embodiment, a number of data streams 108 - 112 are received at the transmitter 102 that, if necessary, packetizes each into a corresponding number of data packets 114.  These data packets are then formed into corresponding data streams each of which are passed by way of an associated virtual pipe 116 - 120 to the receiver 104.  It should be noted that the link rate (i.e., the data packet transfer rate) for each virtual link can be optimized for the particular data stream resulting in the physical link 106 carrying data streams each having an associated link rate (each of which could be different from each other depending upon the particular data stream).  The data streams 110 - 114 can take any number of forms such as video, graphic, audio, etc.
[0013]    Typically, when the source is a video source, the data streams 110 - 114 include various video signals that can have any number and type of well-known formats, such as composite video, serial digital, parallel digital, RGB, or consumer digital video.  The video signal can be an analog video signal provided the source 102 includes some form of an analog video source such as for example, an analog television, still camera, analog VCR, DVD player, camcorder, laser disk player, TV tuner, set top box (with satellite DSS or cable signal) and the like.  The source 102 can also include a digital image source such as for example a digital television (DTV), digital still camera, and the like.  The digital video signal can be any number and type of well known digital formats such as, SMPTE 274M-1995 (1920 x 1080 resolution, progressive or interlaced scan), SMPTE 296M-1997 (1280 x 720 resolution, progressive scan), as well as standard 480 progressive scan video.
[0014]    In the case where the source 102 provides an analog image signal, an analog-to-digital converter (A/D) converts an analog voltage or current signal into a discrete series of digitally encoded numbers (signal) forming in the process an appropriate digital image data word suitable for digital processing. Any of a wide variety of A/D converters can be used.  By way of example, other A/D converters include, for example those manufactured by: Philips, Texas Instrument, Analog Devices, Brooktree, and others.
[0015]    For example, if the data stream 110 is an analog type signal, the an analog to digital converter (not shown) included in or coupled to the transmitter 102 will digitize the analog data which is then packetize by a packetizer that converts the digitized data stream 110 into a number of data packets 114 each of which will be transmitted to the receiver 104 by way of the virtual link 116.  The receiver 104 will then reconstitute the data stream 110 by appropriately recombining the data packets 114 into their original format.  It should be noted that the link rate is independent of the native stream rates.  The only requirement is that the link bandwidth of the physical link 106 be higher than the aggregate bandwidth of data stream(s) to be transmitted.  In the described embodiment, the incoming data (such as pixel data in the case of video data) is packed over the respective virtual link based upon a data mapping definition.  In this way, the physical link 106 (or any of the constituent virtual links) does not, as does conventional interconnects such as DVI, carry one pixel data per link character clock.
[0016]    In this way, the interface 100 provides a scaleable medium for the transport of not only video and graphics data, but also audio and other application data as may be required.  In addition, the invention supports hot-plug event detection and automatically sets the physical link (or pipe) to its optimum transmission rate.  The invention provides for a low pin count, purely digital display interconnect for all displays suitable for multiple platforms. Such platforms include host to display, laptop/all-in-one as well as HDTV and other consumer electronics applications.
[0017]    In addition to providing video and graphics data, display timing information can be embedded in the digital stream providing essentially perfect and instant display alignment, obviating the need for features like "Auto-Adjust" and the like.  The packet based nature of the inventive interface provides scalability to support multiple, digital data streams such as multiple video/graphics streams and audio streams for multimedia applications.  In addition, a universal serial bus (USB) transport for peripheral attachment and display control can be provided without the need for additional cabling.
[0018]    Other embodiments of the inventive display interface will be discussed below.
[0019]    Fig. 2 illustrates a system 200 based upon the system 100 shown in Fig.1 that is used to connect a video source 202 and a video display unit 204.  In the illustrated embodiment, the video source 202 can include either or both a digital image (or digital video source) 206 and an analog image (or analog video source) 208.  In the case of the digital image source 206, a digital data stream 210 is provided to the transmitter 102 whereas in the case of the analog video source 208, an A/D converter unit 212 coupled thereto, converts an analog data stream 213 to a corresponding digital data stream 214.  The digital data stream 214 is then processed in much the same manner as the digital data stream 210 by the transmitter 102.  The display unit 204 can be an analog type display or a digital type display or in some cases can process either analog or digital signals provided thereto.  In any case, the display unit 204 includes a display interface 216 that interfaces the receiver 104 with a display 218 and a D/A converter unit 220 in the case of an analog type display.  In the described embodiment, the video source 202 can take any number of forms (such as a personal desktop computer, digital or analog TV, set top box, etc.) whereas the video display unit 104 can take the form of a video display (such as an LCD type display, CRT type display, etc.).
[0020]    Regardless of the type of video source or video sink, however, the various data streams are digitized (if necessary) and packetized prior to transmission over the physical link 106 which includes a uni-directional main link 222 for isochronous data streams and a bi-directional auxiliary channel 224 for link setup and other data traffic (such as various link management information, Universal serial bus (USB) data, etc.) between the video source 202 and the video display 204.
[0021]    The main link 222 is thereby capable of simultaneously transmitting multiple isochronous data streams (such as multiple video/graphics streams and multi-channel audio streams).  In the described embodiment, the main link 222 includes a number of different virtual channels, each capable of transferring isochronous data streams (such as uncompressed graphics/video and audio data) at multiple gigabits per second (Gbps).  From a logical viewpoint, therefore, the main link 222 appears as a single physical pipe and within this single physical pipe, multiple virtual pipes can be established.  In this way, logical data streams are not assigned to physical channels rather, each logical data stream is carried in its own logical pipe (i.e., virtual channel described above).
[0022]    In the described embodiment, the speed, or transfer rate, of the main link 222 is adjustable to compensate for link conditions.  For example, in one implementation, the speed of the main link 222 can be adjusted in a range approximated by a slowest speed of about 1.0 Gbps to about 2.5 Gbps per channel in approximately 0.4Gbps increments (see Fig. 3).  At 2.5 Gbps per channel, the main link 222 can support SXGA 60Hz with a color depth of 18 bits per pixel over a single channel.  It should be noted that a reduction in the number of channels reduces not only the cost of interconnect, but also reduces the power consumption which is an important consideration (and desirable) for power sensitive applications such as portable devices and the like.  However, by increasing the number of channels to four, the main link 222 can support WQSXGA (3200 x 2048 image resolution) with a color depth of 24-bits per pixel at 60Hz. or QSXGA (2560 x 2048) with a color depth of 18-bits per pixel at 60Hz, without data compression.  Even at the lowest rate of 1.0 Gbps per channel, only two channels are required to support an uncompressed HDTV (i.e., 1080i or 720p) data stream.
[0023]    In the described embodiment, a main link data rate is chosen whose bandwidth exceeds the aggregate bandwidth of the constituent virtual links.  Data sent to the interface arrives at the transmitter at its native rate.  A time-base recovery (TBR) unit 226 within the receiver 104 regenerates the stream's original native rate using time stamps embedded in the main link data packets, if necessary.  It should be noted, however, that for appropriately configured digital display devices 232 shown in Fig. 2B, time base recovery is unnecessary since display data is be sent to the display driver electronics at the link character clock rate, thereby greatly reducing the number of channels required with a commensurate reduction in complexity and cost for the display. For example, Fig. 2C illustrates an exemplary LCD panel 232 configured in such a way that no time base recovery since display data is essentially pipelined to the various column drivers 234 that are used in combination with row drivers 236 to drive selected display elements 238 in the array 240.
[0024]    Other embodiments describe a simple enumeration method for the link rate and the pixel/audio clock rate.  It has been researched and understood that all the standard pixel/audio clock frequencies that exist today are a subset of the following master frequency:
23.76GHz = 210 x 33 x 57 x 111 Hz
This means that a pixel (or audio) clock rate can be expressed with four parameters, A, B, C, and D as:
Pixel clock rate = 2A * 3B x 5C x 11D
A = 4 bits, B = 2 bits, C = 3 bits, and D = 1 bit.
[0025]    Even for a link whose link rate (which is the serial link bit rate / 10 for a link that uses 10-bit character such as 8B/10B characters) may be different from the pixel clock rate, there is a benefit in defining the link rate with these four parameters, A', B', C', and D': The benefit is the simplicity in regenerating pixel/audio clocks from a link clock.  For example, let's say the link rate is set as A' = 6, B' = 3, C' = 7, and D' = 0 and the corresponding link rate is 135MHz.  However, suppose the pixel clock rate is set as A = 8, B = 3, C = 6, and D = 0 (= 108MHz), then the pixel clock can be generated from link clock as pixel clock rate is equal to the link rate * 22 / 5 1.
[0026]    Referring back to those systems requiring time base recovery, the time-base recovery unit 226 may be implemented as a digital clock synthesizer.  For an uncompressed video stream, the time stamp is stored in the packet header which as described in more detail below, is a 20-bit value. For a given stream, four of 20 bits are stored in each header successively (TS3-0, TS7-4, TS11-8, TS15-12, TS19-16).  Native stream frequency (Freq_native) is obtained from link character clock frequency (Freq_link_char) as:
Eq(1)  Freq_native = Freq_link_char * (TS19-0)/220
[0027]    The transmitter 102 generates this time stamp by counting the number of native stream clocks in 220 cycles of the link character clock frequency period. The counter updates the value every 220 cycles of the link character clock.  Since these two clocks are asynchronous with each other, the time stamp value will change by 1 over time.  Between updates, the transmitter 102 will repeatedly send the same time stamp in the header of the given packet stream.  A sudden change of the time stamp value (by more than 1 count) may be interpreted by the receiver as an indication of an unstable condition of the stream source.
[0028]    It should be noted that, no time stamp is communicated for an audio stream. In this case, the source device informs the display device of the audio sample rate and number of bits per sample. By determining the audio rate based upon Eq(2) and the link character rate, the display device regenerates the original audio stream rate.
[0029]    Eq(2)  Audio rate = (audio sample rate) x (# bits per sample) x (# channels) 
[0030]    A main link data packet 400 shown in Fig. 4A includes a main link packet header 402 as shown in Fig. 4B that is formed of 16 bits where bits 3-0 are the Stream ID (SID) (indicating that maximum stream count is 16), bit 4 is the Time Stamp (TS) LSB.  When bit 4 is equal to 1, this packet header has the least significant 4 bits of Time Stamp value (used only for uncompressed video stream).  Bit 5 is a Video frame sequence bit which acts as the least significant bit of the frame counter which toggles from "0" to "1" or from "1" to "0" at the video frame boundary (used only for uncompressed video stream).  Bits 7 and 6 are reserved whereas bits 8 through 10 are a 4-bit CRC (CRC) that checks errors for the previous eight bits.  Bits 15-12 are Time Stamp/Stream ID Inversion. (TSP/SIDn) which for uncompressed video are used as four bits of 20-bit Time Stamp value.
[0031]    One of the advantages of the inventive interface is the ability to multiplex different data streams each of which can be different formats as well as have certain main link data packets include a number of sub packets.  For example, Fig. 5 shows a system 500 arranged to provide sub-packet enclosure and multiple-packet multiplexing in accordance with an embodiment of the invention.  It should be noted that the system 500 is a particular embodiment of the system 200 shown in Fig. 2 and should therefore not be construed as limiting either the scope or intent of the invention.  The system 500 includes a stream source multiplexer 502 included in the transmitter 102 used to combine a stream 1 supplemental data stream 504 with the data stream 210 to form a multiplexed data stream 506. The multiplexed data stream 506 is then forwarded to a link layer multiplexer 508 that combines any of a number of data streams to form a multiplexed main link stream 510 formed of a number of data packets 512 some of which may include any of a number of sub packets 514 enclosed therein.  A link layer de-multiplexer 516 splits the multiplexed data stream 510 into its constituent data streams based on the stream IDs (SIDs) and associated sub packet headers while a stream sink de-multiplexer 518 further splits off the stream 1 supplemental data stream contained in the sub-packets.
[0032]    Fig. 6 shows a high-level diagram of the multiplexed main link stream 600 as an example of the stream 510 shown in Fig. 5 when three streams are multiplexed over the main link 222. The three streams in this example are: UXGA graphics (Stream ID = 1), 1280x720p video (Stream ID = 2), and audio (Stream ID = 3).  The small packet header size of main link packet 400 minimizes the packet overhead, which results in the very high link efficiency. The reason the packet header can be so small is that the packet attributes are communicated via the auxiliary channel 224 prior to the transmission of the packets over main link 222.
[0033]    Generally speaking, the sub-packet enclosure is an effective scheme when the main packet stream is an uncompressed video since an uncompressed video data stream has data idle periods corresponding to the video-blanking period. Therefore, main link traffic formed of an uncompressed video stream will include series of Null special character packets during this period.  By capitalizing on the ability to multiplex various data streams, certain implementations of the present invention use various methods to compensate for differences between the main link rate and the pixel data rate when the source stream is a video data stream. For example, as illustrated in Fig. 7, the pixel data rate is .5 Gb/sec, such that a bit of pixel data is transmitted every 2 ns.  In this example, the link rate has been set to 1.25 Gb/sec, such that a bit of pixel data is transmitted each .8 ns.  Here, transmitter 102 intersperses special characters between pixel data as illustrated in Fig. 8.  Two special characters are disposed between a first bit of pixel data P1 and a second bit of pixel data P2.  The special characters allow receiver 104 to distinguish each bit of pixel data.  Interspersing the special characters between bits of pixel data also creates a steady stream of data that allows the link to maintain synchronization.  In this example, the special characters are Null characters.  No line buffer is needed for such methods, only a small FIFO, because the link rate is sufficiently fast.  However, relatively more logic is required on the receiving side to reconstruct the video signal.  The receiver needs to recognize when the special characters begin and end.
[0034]    An alternative to the interspersing method is to alternate consecutive bits of pixel data with special characters, such as null values.  For example, P1 through P4 could be fed into a line buffer included in the transmitter 104, then one or more null values could be fed into the buffer until more pixel data are available.  Such implementations require a relatively larger buffer space than the interspersing methods described above.  In many such implementations, the time required to fill the line buffer will exceed the time required to transmit the data after the line buffer is full, due to the relatively high link speeds.
[0035]    As discussed with reference to Fig. 5A, one of the advantages of the inventive interface is the ability to not only multiplex various data streams, but also the enclosing of any of a number of sub packets within a particular main link data packet.  Fig. 9A shows a representative sub-packet 900 in accordance with an embodiment of the invention. The sub-packet 900 includes a sub-packet header 902 that in the described embodiment is 2 bytes and is accompanied by SPS (Sub-Packet Start) special character. If the main link data packet in which the sub-packet 900 is enclosed contains a packet payload in addition to the sub-packet 900, the end of the sub-packet 900 must be marked by SPE (Sub-Packet End) special character. Otherwise, the end of the main packet (as indicated by ensuing COM character in the example shown in Fig. 9B) marks the end of both the sub-packet 902 and the main packet into which it is enclosed.  However, a sub-packet does not need to end with SPE when its enclosing main packet has no payload.  Fig 9B shows an exemplary sub-packet format within a main link packet in accordance with an embodiment of the invention.  It should be noted that the definition of the header field and sub-packet payload is dependent on the specific application profile that uses the sub-packet 902.
[0036]    A particularly useful example of sub-packet enclosure usage is selective refresh of an uncompressed graphics image 1000 illustrated in Fig. 10.  The attributes of the entire frame 1002 (Horizontal/Vertical Total, Image Width/Height, etc.) will be communicated via the auxiliary channel 224 since those attributes stay constant as long as the stream remains valid. In selective refresh operation, only a portion 1004 of the image 1000 is updated per video frame. The four X-Y coordinates of the updated rectangle(s) (i.e., the portion 1004) must be transmitted every frame since the values of the rectangle coordinates changes from frame to frame.  Another example is the transmission of color look-up table (CLUT) data for required for 256-color graphic data where the 8-bit pixel data is an entry to the 256-entry CLUT and the content of the CLUT must be dynamically updated.
[0037]    The single bi-directional auxiliary channel 224 provides a conduit to for various support functions useful for link set up and supporting main link operations as well as to carry auxiliary application data such as USB traffic.  For example, with the auxiliary channel 224, a display device can inform the source device of events such as sync loss, dropped packets and the results of training sessions (described below). For example, if a particular training session fails, the transmitter 102 adjusts the main link rate based upon pre-selected or determined results of the failed training session.  In this way, the closed loop created by combining an adjustable, high speed main link with a relatively slow and very reliable auxiliary channel allows for robust operation over a variety of link conditions.  It should be noted that in some cases (an example of which is shown in Fig. 5B), a logical bi-directional auxiliary channel 520 can be established using a portion 522 of the bandwidth of the main link 222 to transfer data from the source device 202 to the sink device 204 and a uni-directional back channel 524 from the sink device 204 to the source device 202.  In some applications, use of this logical bi-directional auxiliary channel may be more desirable than using a half-duplex bi-directional channel described in Fig. 5A.
[0038]    Prior to starting the transmission of actual packet data streams the transmitter 102 establishes a stable link through a link training session that is analogous in concept to the link setup of the modem. During link training, the main link transmitter 102 sends a pre-defined training pattern so that the receiver 104 can determine whether it can achieve a solid bit/character lock. In the described embodiment, training related handshaking between the transmitter 102 and the receiver 104 is carried on the auxiliary channel.  An example of a link training pattern is shown in Fig. 11 in accordance with an embodiment of the invention.  As illustrated, during the training session, a phase 1 represents the shortest run length while phase 2 is the longest that are used by the receiver to optimize an equalizer.  In phase 3, both bit lock and character lock are achieved as long as the link quality is reasonable. Typically, the training period is about 10 ms, in which time, approximately 107 bits of data are sent. If the receiver 104 does not achieve solid lock, it informs the transmitter 102 via the auxiliary channel 224 and the transmitter 102 reduces the link rate and repeats the training session.
[0039]    In addition to providing a training session conduit, the auxiliary channel 224 can be also used to carry main link packet stream descriptions thereby greatly reducing the overhead of packet transmissions on the main link 222.  Furthermore, the auxiliary channel 224 can be configured to carry Extended Display Identification Data (EDID) information replacing the Display Data Channel (DDC) found on all monitors (EDID is a VESA standard data format that contains basic information about a monitor and its capabilities, including vendor information, maximum image size, color characteristics, factory pre-set timings, frequency range limits, and character strings for the monitor name and serial number.  The information is stored in the display and is used to communicate with the system through the DDC which sites between the monitor and the PC graphics adapter. The system uses this information for configuration purposes, so the monitor and system can work together).  In what is referred to as an extended protocol mode, the auxiliary channel can carry both asynchronous and isochronous packets as required to support additional data types such as keyboard, mouse and microphone.
[0040]    Fig. 12 illustrates a logical layering 1200 of the system 200 in accordance with an embodiment of the invention.  It should be noted that while the exact implementation may vary depending upon application, generally, a source (such as the video source 202) is formed of a source physical layer 1202 that includes transmitter hardware, a source link layer 1204 that includes multiplexing hardware and state machine (or firmware), and a data stream source 1206 such as Audio/Visual/Graphics hardware and associated software. Similarly, a display device includes a physical layer 1208 (including various receiver hardware), a sink link layer 1210 that includes de-multiplexing hardware and state machine (or firmware) and a stream sink 1212 that includes display/timing controller hardware and optional firmware. A source application profile layer 1214 defines the format with which the source communicates with the link layer 1204 and similarly, a sink application profile layer 1216 defines the format with which the sink 1212 communicates with the sink link layer 1210.
[0041]    The various layers will now be discussed in more detail.
[0042]    In the described embodiment, the source device physical layer 1202 includes an electrical sub layer 1202-1 and a logical sub layer 1202-2.  The electrical sub layer 1202-1 includes all circuitry for interface initialization/operation such as hot plug/unplug detection circuit, drivers/receivers/termination resistors, parallel-to-serial/serial-to-parallel conversions, and spread-spectrum-capable PLL's.  The logical sub layer 1202-2 includes circuitry for, packetizing/de-packetizing, data scrambling/de-scrambling, pattern generation for link training, time-base recovery circuits, and data encoding/decoding such as 8B/10B (as specified in ANSI X3.230-1994, clause 11) that provides 256 link data characters and twelve control characters (an example of which is shown as Fig. 13) for the main link 222 and Manchester II for the auxiliary channel 224 (see Fig. 14).
[0043]    It should be noted that the 8B/10B encoding algorithm is described, for example, in U.S. Patent Number 4,486,739.  As known by those of skill in the art, the 8B/10B code is a block code that encodes 8-bit data blocks into 10-bit code words for serial transmission.  In addition, the 8B/10B transmission code converts a byte wide data stream of random 1s and 0s into a DC balanced stream of 1s and 0s with a maximum run length of 5.  Such codes provide sufficient signal transitions to enable reliable clock recovery by a receiver, such as transceiver 110.  Moreover, a DC balanced data stream proves to be advantageous for fiber optic and electromagnetic wire connections.  The average number of 1s and 0s in the serial stream is be maintained at equal or nearly equal levels.  The 8B/10B transmission code constrains the disparity between the number of 1s and 0s to be -2, 0, or 2 across 6 and 4 bit block boundaries.  The coding scheme also implements additional codes for signaling, called command codes.
[0044]    It should be noted that in order to avoid the repetitive bit patterns exhibited by uncompressed display data (and hence, to reduce EMI), data transmitted over main link 222 is first scrambled before 8B/10B encoding. All data except training packets and special characters will be scrambled.  The scrambling function is implemented with Linear Feedback Shift Registers (LFSRs). When data encryption is enabled, the initial value of an LFSR seed is dependent on an encryption key set. If it is data scrambling without encryption, the initial value will be fixed.
[0045]    Since data stream attributes are transmitted over the auxiliary channel 224, the main link packet headers serve as stream identification numbers thereby greatly reducing overhead and maximizing link bandwidth.  It should also be noted that neither the main link 222 nor the auxiliary link 224 has separate clock signal lines.  In this way, the receivers on main link 222 and auxiliary link 224 sample the data and extract the clock from the incoming data stream.  Fast phase locking  for any phase lock loop (PLLs) circuit in the receiver electrical sub layer is important for since the auxiliary channel 224 is half-duplex bi-directional and the direction of the traffic changes frequently.  Accordingly, the PLL on the auxiliary channel receiver phase locks in as few as 16 data periods thanks to the frequent and uniform signal transitions of Manchester II (MII) code.
[0046]    At link set up time, the data rate of main link 222 is negotiated using the handshake over auxiliary channel 224.  During this process, known sets of training packets are sent over the main link 222 at the highest link speed.  Success or failure is communicated back to the transmitter 102 via the auxiliary channel 224.  If the training fails, main link speed is reduced and training is repeated until successful.  In this way, the source physical layer 1102 is made more resistant to cable problems and therefore more suitable for external host to monitor applications.  However, unlike conventional display interfaces, the main channel link data rate is decoupled from the pixel clock rate.  A link data rate is set so that link bandwidth exceeds the aggregate bandwidth of the transmitted streams.
[0047]    The source link layer 1204 handles the link initialization and management.  For example, upon receiving a hot plug detect event generated upon monitor power-up or connection of the monitor cable from the source physical layer 1202, the source device link layer 1204 evaluates the capabilities of the receiver via interchange over the auxiliary channel 224 to determine a maximum main link data rate as determined by a training session, the number of time-base recovery units on the receiver,  available buffer size on both ends, availability of USB extensions and then notifies the stream source 1206 of an associated hot plug event.  In addition, upon request from the stream source 1206, the source link layer 1204 reads the display capability (EDID or equivalent).  During a normal operation, the source link layer 1204 sends the stream attributes to the receiver 104 via the auxiliary channel 224, notifies the stream source 1204 whether the main link 222 has enough resource for handling the requested data streams, notifies the stream source 1204 of link failure events such as sync loss and buffer overflow, and sends MCCS commands submitted by the stream source 1204 to the receiver via the auxiliary channel 224.  All communications between the source link layer 1204 and the stream source/sink use the formats defined in the application profile layer 1214.
[0048]    In general, the Application Profile Layer defines formats with which a stream source (or sink) will interface with the associated link layer.  The formats defined by the application profile layer are divided into the following categories, Application independent formats (Link Message for Link Status inquiry) and Application dependent formats (main link data mapping, time-base recovery equation for the receiver, and sink capability/stream attribute messages sub-packet formats, if applicable). The Application Profile Layer supports the following color formats 24-bit RGB, 16-bit RG2565, 18-bit RGB, 30-bit RGB, 256-color RGB (CLUT based), 16-bit, CbCr422, 20-bit YCbCr422, and 24-bit YCbCr444.
[0049]    For example, the display device application profile layer (APL) 1214 is essentially an application-programming interface (API) describing the format for Stream Source/Sink communication over the main link 222 that includes a presentation format for data sent to or received from the interface 100.  Since some aspects of the APL 1214 (such as the power management command format) are baseline monitor functions, they are common to all uses of the interface 100.  Whereas other non-baseline monitor functions, such as such as data mapping format and stream attribute format, are unique to an application or a type of isochronous stream that is to be transmitted.  Regardless of the application, the stream source 1204 queries the source link layer 1214 to ascertain whether the main link 222 is capable of handling the pending data stream(s) prior to the start any packet stream transmission on the main link 222.
[0050]    When it is determined that the main link 222 is capable of supporting the pending packet stream(s), the stream source 1206 sends stream attributes to the source link layer 1214 that is then transmitted to the receiver over the auxiliary channel 224.  These attributes are the information used by the receiver to identify the packets of a particular stream, to recover the original data from the stream and to format it back to the stream's native data rate.  The attributes of the data stream are application dependent.
[0051]    In those cases where the desired bandwidth is not available on the main link 222, the stream source 1214 may take corrective action by, for example, reducing the image refresh rate or color depth.
[0052]    The display device physical layer 1216 isolates the display device link layer 1210 and the display device APL 1216 from the signaling technology used for link data transmission/reception. The main link 222 and the auxiliary channel 224 have their own physical layers, each consisting of a logical sub layer and an electrical sub layer that includes the connector specification.  For example, the half-duplex, bi-directional auxiliary channel 224 has both a transmitter and a receiver at each end of the link as shown in Fig 15.   An auxiliary link transmitter 1502 is provided with link characters by a logical sub layer 1208-1 that are then serialized serialized and transmitted to a corresponding auxiliary link receiver 1504. The receiver 1504, in turn, receives serialized link character from the auxiliary link 224 and de-serializes the data at a link character clock rate.  It should be noted that the major functions of the source logical sub layers include signal encoding, packetizing, data scrambling (for EMI reduction), and training pattern generation for the transmitter port.  While for the receiver port, the major functions of the receiver logical sub layer includes signal decoding, de-packetizing, data de-scrambling, and time-base recovery.
[0053]    The major functions of auxiliary channel logical sub layer include data encoding and decoding, framing/de-framing of data and there are two options in auxiliary channel protocol: standalone protocol (limited to link setup/management functions in a point-to-point topology) is a lightweight protocol that can be managed by the Link Layer state-machine or firmware and extended protocol that supports other data types such as USB traffic and topologies such as daisy-chained sink devices.  It should be noted that the data encoding and decoding scheme is identical regardless of the protocol whereas framing of data differs between the two.
Still referring to Fig. 15, the auxiliary channel electrical sub layer contains the transmitter 1502 and the receiver 1504. The transmitter 1502 is provided with link characters by the logical sub layer, which it serializes and transmits out. The receiver 1504 receives serialized link character from the link layer and subsequently de-serializes it at link character clock rate.  The positive and negative signals of auxiliary channel 224 are terminated to ground via 50-ohm termination resistors at each end of the link as shown.  In the described implementation, the drive current is programmable depending on the link condition and ranges from approximately 8mA to approximately 24mA resulting in a range of Vdifferential_pp of approximately 400mV to approximately 1.2V.  In electrical idle modes, neither the positive nor the negative signal is driven. When starting transmission from the electrical idle state, the SYNC pattern must be transmitted and the link reestablished.  In the described embodiment, the SYNC pattern consists of toggling a auxiliary channel differential pair signals at clock rate 28 times followed by four 1's in Manchester II code.  The auxiliary channel master in the source device detects hot-plug and hot-unplug events by periodically driving or measuring the positive and negative signals of auxiliary channel 224.
[0054]    In the described embodiment, the main link 222 supports discrete, variable link rates that are integer multiples of the local crystal frequency (see Fig 3 for a representative set of link rates consonant with a local crystal frequency of 24-MHz).  As shown in Fig. 16, the main link 222 (being an unidirectional channel) has only a transmitter 1602 at the source device and only a receiver 1604 at the display device.
[0055]    As shown, the cable 1604 takes the form includes a set of twisted pair wires, one for each of the Red (R), Green(G), and Blue(B) video signals provides in a typical RGB color based video system (such as PAL based TV systems).  As known by those of skill in the art, twisted pair cable is a type of cable that consists of two independently insulated wires twisted around one another.  One wire carries the signal while the other wire is grounded and absorbs signal interference.  It should be noted that in some other systems, the signals could also be component based signals (Pb, Pr, Y) used for NTSC video TV systems.  Within the cable, each twisted pair is individually shielded.  Two pins for +12V power and ground are provided. The characteristics impedance of each differential pair is 100 ohms +/- 20%.  The entire cable is also shielded. This outer shield and individual shields are shorted to the connector shells on both ends. The connector shells are shorted to ground in a source device.  A connector 1700 as shown in Fig. 17 has 13 pins in one row having a pinout that is identical both for the connector on the source device end and that on the display device end. The source device supplies the power.
[0056]    The main link 222 is terminated on both ends and since the main link 222 is AC coupled, the termination voltage can be anywhere between 0V (ground) to +3.6V.  In the described implementation, the drive current is programmable depending on the link condition and ranges from approximately 8mA to approximately 24mA resulting in a range of Vdifferential_pp of approximately 400mV to approximately 1.2V.  The minimum voltage swing is selected for each connection using a training pattern.  An electrical idle state is provided for power management modes.  In electrical idle, neither the positive nor the negative signals are driven. When starting a transmission from electrical idle state, the transmitter must conduct a training session in order re-establish the link with the receiver.
[0057]    The invention will now be described in terms of state diagrams shown in Figs. 18 and 19 described below.  Accordingly, Fig.18 shows the source state diagram described below.  At an off state 1802, the system is off such that the source is disabled.  If the source is enabled, then the system transitions to a standby state 1804 suitable for power saving and receiver detection.  In order to detect whether or not the receiver is present (i.e., hot plug/play), the auxiliary channel is periodically pulsed (such as for 1us every 10ms) and a measure of a voltage drop across the termination resistors during the driving is measured.  If it is determined that a receiver is present based upon the measured voltage drop, then the system transitions to a detected receiver state 1806 indicating that a receiver has been detected, i.e, a hot plug event has been detected.  If, however, there is no receiver detected, then the receiver detection is continued until such time, if ever, a receiver is detected or a timeout has elapsed.  It should be noted that in some cases the source device may choose to go to "OFF" state from which no further display detection is attempted.
[0058]    If at the state 1806 a display hot unplug event is detected, then the system transitions back to the standby state 1804.  Otherwise the source drives the auxiliary channel with a positive and negative signal to wake up receiver and the receiver's subsequent response, if any, is checked.  If there is no response received, then the receiver has not woken up and source remains in the state 1806.  If, however, a signal is received from the display, then the display has woken up and the source is ready read the receiver link capabilities (such as max link rate, buffer size, and number of time-base recovery units) and the system transitions to a main link initialization state 1808 and is ready to commence a training start notification phase.
[0059]    At this point, a training session is started by sending a training pattern over the main link at a set link rate and checks an associated training status.  The receiver sets a pass/fail bit for each of three phases and the transmitter will proceed to the next phase upon detection of pass only such that when a pass is detected, the main link is ready at that link rate.  At this point, the interface transitions to a normal operation state 1510, otherwise, the link rate is reduced and the training session is repeated.  During the normal operation state 1810, the source continues to periodically monitor a link status index, which if fails, a hot unplug event is detected and the system transitions to the standby state 1804 and waits for a hot plug detection event.  If, however, a sync loss is detected, then the system transitions to state 1808 for a main link re-initiation event.
[0060]    Fig 19 shows the display state diagram 1900 described below.  At a state 1902, no voltage is detected, the display goes to an OFF state.  At a standby mode state 1904, both main link receiver and auxiliary channel slave are in electrical idle, a voltage drop across the termination resistors of auxiliary channel slave port are monitored for a predetermined voltage.  If the voltage is detected, then the auxiliary channel slave port is turned on indicating a hot plug event and the system moves to a display state 1906, otherwise, the display remains in the standby state 1904.  At the state 1906 (main link initialization phase), if a display is detected, then the auxiliary slave port is fully turned on, and the transmitter responds to a receiver link capability read command and the display state transitions to 1908, otherwise, if there is no activity on the auxiliary channel for more than a predetermined period of time then the auxiliary channel slave port is put into the to standby state 1904.
[0061]    During a training start notification phase, the display responds to the training initiation by the transmitter by adjusting the equalizer using training patterns, updating the result for each phase.  If the training fails, then wait for another training session and if the training passes, then go to normal operation state 1910.  If there is no activity on the auxiliary channel or on the main link (for training) for more than a predetermined (10ms, for example), the auxiliary channel slave port is set to the standby state 1904.
[0062]    Figs. 20 - 24 show particular implementations of the cross platform display interface.
[0063]    Fig. 20 shows a PC motherboard 2000 having an on-board graphics engine 2002 that incorporates a transmitter 2004 in accordance with the invention.  It should be noted that the transmitter 2004 is a particular example of the transmitter 102 shown in Fig. 1.  In the described embodiment, the transmitter 2004 is coupled to an connector 2006 (along the lines of the connector 1700) mounted on the motherboard 2000 which in turn is connected to a display device 2008 by way of a twisted pair cable 2010 couples a display device 2010.
[0064]    As known in the art, PCI Express (developed by Intel Corporation of Santa Clara, CA) is a high-bandwidth, low pin count, serial, interconnect technology that also maintains software compatibility with existing PCI infrastructure.  In this configuration, the PCI Express port is augmented to become compliant with the requirements of the cross platform interface which can directly drive a display device either using a motherboard mounted connector as shown.
[0065]    In situations where it is not practical to mount the connector on the motherboard, the signals can be routed through the SDVO slot of the PCI Express motherboard and brought to the back of the PC using a passive card connector as shown in Fig. 21. As is the case with the current generation of add-in graphics cards, an add-in graphics card can supplant the onboard graphics engine as shown in Fig. 23.
[0066]    In the case of notebook applications, the transmitter on the motherboard graphics engine would drive through internal cabling, an integrated receiver/TCON which would drive the panel directly.  For the most cost effective implementation, the receiver/TCON would be mounted on the panel thereby reducing the number of interconnect wires to 8 or 10 as shown in Fig. 24.
All of the above examples assume integrated transmitters.  However, is it quite feasible to implement as a standalone transmitter integrating into PCI and PCI Express environments through the AGP or SDVO slots, respectively.  A standalone transmitter will enable output streams without any change in graphics hardware or software.
[0067]    The methodology of the invention will now be described in terms of a number of flowcharts each describing a particular process for enabling the invention.  Specifically, FIGS 25 - 29 describe a number of interrelated processes that when used singly or in any combination described aspects of the invention.
[0068]    Fig. 25 shows a flowchart detailing a process 2500 for determining an operational mode of the interface 100 in accordance with an embodiment of the invention.  In this process, the operational mode will only be set to a digital mode if the video source and the display device are both digital.  Otherwise, the operational mode will be set to analog mode.  It should be noted that "analog mode" in this context can include both conventional VGA mode as well as enhanced analog mode having differential analog video with embedded alignment signal and bi-directional sideband.  This enhanced analog mode will be described below.
[0069]    In step 2502, a video source is interrogated to determine whether the video source supports analog or digital data.  If the video source supports only analog data, the operational mode of coupling device 100 will be set to analog (step 2508), then the process will end (step 2512).
[0070]    If the video source can output digital data, the process continues to step 2506.  The display device is then interrogated to determine whether the display device is configured to receive digital data.  If the display device supports only analog data, the operational mode of coupling device will be set to analog (step 2508), then the process will end (step 2512).  Otherwise, the operational mode of the coupling device is set to digital (step 2510).  For example, a processor may control switches within the coupling device to set the mode to digital.  In general, the coupling device is configured to operate in a fully digital mode only when both the video source and the video sink are operating in a corresponding digital mode.
[0071]    Fig. 26 shows a flowchart detailing a process 2600 for providing a real time video image quality check in accordance with some aspects of the invention.  In this example, all determinations of process 2600 are made by a processor coupled to the display interface.
[0072]    In step 2600, a video signal is received from a video source.  Next, a signal quality test pattern is provided by the video source associated with the received video signal (step 2602).  In step 2604, a determination of a bit error rate is made, based upon the quality test pattern.  Then, a determination is made of whether the bit error rate is greater than a threshold value (step 2606).  If the bit error rate is determined to not be greater than the threshold value, then a determination is made (step 2614) of whether or not there are more video frames.  If it is determined that there are more video frames, then the process returns to step 2600.  Otherwise, the process ends.
[0073]    However, if the bit error rate is determined to be greater than the threshold value in step 2606, a determination is made (step 2608) as to whether the bit rate is greater than a minimum bit rate.  If the bit rate is greater than a minimum bit rate, then the bit rate is lowered (step 2610) and the process returns to step 2606.  If the bit rate is not greater than the minimum bit rate, then the mode is changed to analog mode (step 2612) and the process ends.
[0074]    Fig. 27 shows a flowchart for a link set up process 2700 in accordance with an embodiment of the invention. The process 2700 begins at 2702 by the receiving of a hot plug detection event notification.  At 2704 a main link inquiry is made by way of an associated auxiliary channel to determine a maximum data rate, a number of time base recovery units included in a receiver, and available buffer size.  Next, at 2706, the maximum link data rate is verified by way of a training session and at 2708, a data stream source is notified of the hot plug event.  At 2710, the capabilities of the display (using EDID, for example) are determined by way of the auxiliary channel and the display responds to the inquiries at 2712 which, in turn, results a collaboration of the main link training session at 2714.
[0075]    Next, at 2716, the stream source sends stream attributes to the receiver by way of the auxiliary channel and at 2718, the stream sources are further notified whether the main link is capable of supporting the requested number of data streams at 2720.  At 2722, the various data packets are formed by adding associated packet headers and the multiplexing of a number of source streams is scheduled at 2724.  At 2726 a determination is made whether or not the link status is OK.  When the link status is not OK, then the source(s) are notified of a link failure event at 2728, otherwise, the link data streams are reconstructed into the native streams based upon the various packet headers at 2730.  At 2732, the reconstructed native data streams are then passed to the display device.
[0076]    Fig. 28 shows a flowchart detailing a process 2800 for performing a training session in accordance with an embodiment of the invention.  It should be noted that the training session process 2800 is one implementation of the operation 2506 described in Fig. 25.  A training session is started at 2802 by sending a training pattern over the main link at a set link rate to the receiver.  A typical link training pattern is shown in Fig. 11 in accordance with an embodiment of the invention.  As illustrated, during the training session, a phase 1 represents the shortest run length while phase 2 is the longest.  The receiver is to use these two phases to optimize the equalizer.  In phase 3, both bit lock and character lock are achieved as long as the link quality is reasonable.  At 2804, the receiver checks an associated training status and based upon the training status check, the receiver sets a pass/fail bit for each of three phases and the transmitter at 2806.  At each phase, the receiver will proceed to the next phase upon detection of pass only and at 2810 and if the receiver does not detect a pass then the receiver reduces the link rate and repeats the training session.  The main link is ready at that link rate at which a pass is detected at 2812.
[0077]    Fig. 29 illustrates a computer system 2900 employed to implement the invention.  Computer system 2900 is only an example of a graphics system in which the present invention can be implemented. Computer system 2900 includes central processing unit (CPU) 1510, random access memory (RAM) 2920, read only memory (ROM) 2925, one or more peripherals 2930, graphics controller 2960, primary storage devices 2940 and 2950, and digital display unit 2970.   As is well known in the art, ROM acts to transfer data and instructions uni-directionally to the CPUs 2910, while RAM is used typically to transfer data and instructions in a bi-directional manner.  CPUs 2910 may generally include any number of processors.  Both primary storage devices 2940 and 2950 may include any suitable computer-readable media.  A secondary storage medium 880, which is typically a mass memory device, is also coupled bi-directionally to CPUs 2910 and provides additional data storage capacity.  The mass memory device 880 is a computer-readable medium that may be used to store programs including computer code, data, and the like.  Typically, mass memory device 880 is a storage medium such as a hard disk or a tape which generally slower than primary storage devices 2940, 2950.  Mass memory storage device 880 may take the form of a magnetic or paper tape reader or some other well-known device.  It will be appreciated that the information retained within the mass memory device 880, may, in appropriate cases, be incorporated in standard fashion as part of RAM 2920 as virtual memory.
[0078]    CPUs 2910 are also coupled to one or more input/output devices 890 that may include, but are not limited to, devices such as video monitors, track balls, mice, keyboards, microphones, touch-sensitive displays, transducer card readers, magnetic or paper tape readers, tablets, styluses, voice or handwriting recognizers, or other well-known input devices such as, of course, other computers.  Finally, CPUs 2910 optionally may be coupled to a computer or telecommunications network, e.g., an Internet network or an intranet network, using a network connection as shown generally at 2995.  With such a network connection, it is contemplated that the CPUs 2910 might receive information from the network, or might output information to the network in the course of performing the above-described method steps.  Such information, which is often represented as a sequence of instructions to be executed using CPUs 2910, may be received from and outputted to the network, for example, in the form of a computer data signal embodied in a carrier wave.  The above-described devices and materials will be familiar to those of skill in the computer hardware and software arts.
[0079]    Graphics controller 2960 generates analog image data and a corresponding reference signal, and provides both to digital display unit 2970. The analog image data can be generated, for example, based on pixel data received from CPU 2910 or from an external encode (not shown). In one embodiment, the analog image data is provided in RGB format and the reference signal includes the VSYNC and HSYNC signals well known in the art.  However, it should be understood that the present invention can be implemented with analog image, data and/or reference signals in other formats. For example, analog image data can include video signal data also with a corresponding time reference signal.
[0080]    Fig. 30 illustrates system 3000 based upon the system 100 shown in Fig.1 that is used to connect multimedia source 3002 to multimedia sink (display) 3004 by way of compact communication link 3006.  By compact it is meant that communication link 3006 has reduced bandwidth capability and commensurably reduced form factor over communication link 106 described in more detail above.  Accordingly, use of compact communication link 3006 is appropriate in those situations where multimedia source 3002 is configured to provide packet based data stream 3008 having a limited number of formats and therefore that requires commensurably less bandwidth.  For example, multimedia source 3002 can take the form of a portable video device (portable DVD player, video multi-media player, and so on) that can support video formats such as 480(i,p), 720p, or 1080i (that includes  8-bpc YCbCr (24 bbp), 1920 x 1080i @ 60 Hz, and 6-bpc RGB (18 bpp), 1680 x 1050 @60 Hz (WSXGA)) each of which can be accommodated by a single channel or lane since each lane has an associated link rate of up to 2.7 Gbps and an associated bandwidth of 270 Mbytes/sec.   In this way, uni-directional main link 3010 included in communication link 3006 used to carry video data stream 3008 can be fabricated using a single pair of twisted conductors forming a single communication channel (shown in Fig. 32 for example).  In this way, communication link 3006 can be fabricated using a thin, flexible cable well suited for such portable applications electrically connected to multimedia source 3002 and display 3004 by way of compact connectors 3012 each having a reduced number of pins described in more detail below and shown in Fig. 33.
[0081]    Communication link 3006 can also include half duplex, bi-directional auxiliary channel 3014 capable of supporting data transmission rates up to at least 480 Mbs using a self-clocked data signal (based upon Manchester II channel coding, for example)  providing an optional USB compatible data link.  Therefore, in those cases where display 3004 is USB compatible (i.e., includes an optional USB port 3016), auxiliary channel 3014 can provide a USB compatible conduit between multimedia source 3002 and display 3004.  In this way, any of a number of USB related transactions (such as file transfers) between multimedia source 3002 and display 3004 can be accommodated.  In addition, hot plug detect (HPD) channel 3018 provides a conduit to carry HPD signal 3020 that can be used for hot swapping.  In the described embodiment, the auxiliary channel master in the form of multimedia source 3002 detects hot-plug and hot-unplug events by periodically driving (or measuring) positive and negative signals of auxiliary channel 3014.  Power pins 3022 and 3024 provide an interface from multimedia source and display internal power supplies 3026 and 3028 respectively that can be used to power a dongle (repeater, interface converter, etc.).  In the described embodiment, internal power supplies 3026 and 3028 can provide power on the order of 1.0 W or larger at approximately 5 - 12 V at about 500 mA maximum current.
[0082]    During operation, packetizer 3030 included in transmitter 3032 packetizes native multimedia data 3034 (that can be either analog or digital) generated by and received from, for example, video unit 3036.  In the described embodiment, video unit 3036 can provide a limited number of video formats (such as 480i, 480p, 720, and 1080i, for example) that require only as much bandwidth as can be accommodated by (single lane) main link 3010.  In this situation, multimedia source 3002 acts as a master device and display 3004 as the slave device in that it is multimedia source 3002 that initiates any transaction for which display 3004 provides an appropriate response.  Once data packets in the form of video stream 3008 are received at receiver 3038 connected to display side connector 3012, de-packetizer 3040 converts the data packets to video stream 3042 corresponding to native video stream 3034 using any number of well known techniques as input to display controller 3044.  For example, receiver 3038 can include a time-base recovery (TBR) unit (not shown) that regenerates the native rate of  video stream 3034 using time stamps embedded in data packets of video stream 3008.  It should be noted, however, that for appropriately configured digital display devices (shown, for example, in Fig. 2C), time base recovery is unnecessary since display data is be sent to the display driver electronics included in display controller 3044 at the link character clock rate, thereby greatly reducing the number of channels required with a commensurate reduction in complexity and cost for the display.
[0083]    In the case whereby display 3004 is USB (or other similar technology) enabled, system 3000 can be considered operable in what is referred to as a multi-master mode in which either multimedia source 3002 or display 3004 can take on the role of master/slave.  For example, in the situation illustrated in Fig. 31, USB enabled multimedia source 3002 (such as a portable digital camera, multimedia player,  or a PC having digital photo library management software, for example) includes memory 3046 coupled to multimedia source processor 3048 arranged to receive and respond to data (or file) request 3050 generated by USB enabled display 3004.  Upon receipt of data request 3050, processor 3048 responds by generating and forwarding a memory read command 3054 to memory 3046 that responds by forwarding requested data 3056 back to processor 3048 that, in turn, forwards requested data 3056 back to display 3004 by way of bi-directional auxiliary channel 3014.  Since bi-directional auxiliary channel 3014 is half duplex in nature, in order to prevent collisions on bi-directional auxiliary channel 3014, arbitration control unit 3058 monitors bus commands generated by display processor 3060 and multimedia source processor 3048.  If any collision or potential collision is detected, then arbitration control unit 3058 can give priority to either multimedia source 3002 or display 3004.  In the described embodiment, however, multimedia source 3002 is generally given priority over display 3004 by holding any display 3004 requests (using, for example, time stretching techniques available in I2C bus architectures) until such time as bi-directional auxiliary bus 3014 is available.
[0084]    Once requested data 3056 (in the form of serial bus (USB) data, for example) has been received by receiver 3038, requested data 3056 is forwarded to display processor 3060 where it can be further processed (such as image enhancement, superposition of graphical or textual data, etc.) or not and then forwarded to and stored in memory 3062 for subsequent display on displayer 3064, for example.
[0085]    Fig. 32 shows representative electrical sub-layers 3200 for compact communication link 3006 in accordance with an embodiment of the invention.  As shown, auxiliary channel electrical sub layer contains transmitters and receivers. Positive and negative signals carried by auxiliary channel 3014 are terminated to ground via 50-ohm termination resistors at each end of auxiliary channel 3014.  In the described implementation, drive current Idrive is programmable (depending in part on the link condition) and ranges from approximately 8mA to approximately 24mA resulting in a range of Vdifferential_pp of approximately 400mV to approximately 1.2V.  Compact main link 3010 includes a single twisted pair of wires that as known by those of skill in the art, twisted pair cable is a type of cable that consists of two independently insulated wires twisted around one another.  One wire carries the signal while the other wire is grounded and absorbs signal interference and within the cable, the twisted pair is individually shielded where two pins for +12V power and ground are provided.  In the described implementation, the characteristic impedance of each differential pair is about 100 ohms +/- 20% and the entire cable is also shielded having an outer shield and any individual shields shorted to the connector shells on both ends that are, in turn, shorted to ground in the multimedia source device 3002.  The main link 3010 is terminated on both ends and since the main link 3010 is AC coupled, the termination voltage can be anywhere between 0V (ground) to +3.6V.
[0086]    A connector 3300 as shown in Fig. 33 has 11 pins in one row having a pinout that is identical both for the connector on the source device end and that on the display device end. The source device supplies the power.  It should be noted that RJ45 (which is a standard connector for CAT5/CAT6 cables) is an option for the compact connector 3300.
[0087]    Fig. 34 shows a flowchart detailing a process 3500 in accordance with an embodiment of the invention.  Process 3500 can be used when either or both a multimedia source or sink can be interchangeably used as a master device.  In this way, process 3500 can be referred to as a multi-master mode of operation.  Accordingly, process 3500 begins at 3502 by determining if multimedia source is connected a display using, for example, hot plug detect (HPD).  Once it has been determined that a display is connected to the multimedia source, then at 3504 a determination is made whether the multimedia source and display are operating in what is referred to as a multi-master mode.  In multi-master mode, either the display or the multimedia source can act as a master device in that the master device originates master device command/request that is, in turn, responded to by the particular slave device.  If it has been determined that the multimedia source and display are not in multi-master mode, then at 3506 the multimedia source waits until a multimedia source request is generated and executed at 3508.  Returning back to 3504, if it had been determined that the multimedia source and display are in multi-master mode, then at 3510 a determination is made if the has been a display request generated.  By display request it is meant any request generated by the display that is sent to the multimedia source from which a response is forthcoming.  For example, if the display is a USB enable display device such as a TV and if the multimedia source is a digital camera, then the display request can take the form of a file (such as a digital photo) request for photo(s) stored in a memory device located in the digital camera.  The requested file is then retrieved from the memory device and forwarded to the display for display on a displayer unit incorporated therein.
[0088]    If at 3510 it had been determined that there is no display request, then control is passed back to 3506 until, and if, a multimedia source request is generated.  If, however, it had been determined at 3510 that a display request has been generated, then at 3512 a determination is made if there is a concurrent multimedia source request.  If there is no multimedia source request, then any display request is executed at 3514 otherwise, at 3516 a determination is made if there will be a collision between the multimedia source request and the display request.  If it is determined that there will not be a collision, then the multimedia source request and the display request are executed in request order at 3508 and 3514, otherwise, the display request is held until the multimedia source request is executed at 3508 after which the display request is executed at 3514.
[0089]    Although only a few embodiments of the present invention have been described, it should be understood that the present invention may be embodied in many other specific forms without departing from the spirit or the scope of the present invention.  The present examples are to be considered as illustrative and not restrictive, and the invention is not to be limited to the details given herein, but may be modified within the scope of the appended claims along with their full scope of equivalents.
[0090]    While this invention has been described in terms of a preferred embodiment, there are alterations, permutations, and equivalents that fall within the scope of this invention.  It should also be noted that there are many alternative ways of implementing both the process and apparatus of the present invention.  It is therefore intended that the invention be interpreted as including all such alterations, permutations, and equivalents as fall within the true spirit and scope of the present invention.
3. BRIEF DESCRIPTION OF THE DRAWINGS
[0091]    
Fig. 1 shows a generalized representation of a cross platform display interface in accordance with an embodiment of the invention.
Figs. 2A - 2C illustrate a video interface system that is used to connect a video source and a video display unit in accordance with a number of embodiments of the invention.
Fig. 3 shows exemplary main link rates in accordance with an embodiment of the invention.
Fig. 4A shows a main link data packet in accordance with an embodiment of the invention.
Fig. 4B shows a main link packet header in accordance with an embodiment of the invention.
Fig. 5A shows a system arranged to provide sub-packet enclosure and multiple-packet multiplexing in accordance with an embodiment of the invention.
Fig. 5B shows another implementation of the system shown in Fig. 5A.
Fig. 6 shows a high-level diagram of the multiplexed main link stream as an example of the stream shown in Fig. 5.
Fig. 7 shows another example of a data stream in accordance with the invention.
Fig. 8 shows yet another example of a multiplexed data stream in accordance with an embodiment of the invention.
Fig. 9A shows a representative sub-packet in accordance with an embodiment of the invention.
Fig. 9B shows a representative main link data packet in accordance with an embodiment of the invention.
Fig. 10 shows an example of a selectively refreshed graphics image.
Fig. 11 shows an exemplary link training pattern in accordance with an embodiment of the invention.
Fig. 12 illustrates a logical layering of the system in accordance with an embodiment of the invention.
Fig. 13 shows an exemplary special character mapping using 8B/10B in accordance with an embodiment of the invention.
Fig. 14 shows an exemplary Manchester II encoding scheme in accordance with an embodiment of the invention.
Fig. 15 shows a representative auxiliary channel electrical sub layer in accordance with an embodiment of the invention.
Fig. 16 shows a representative main link electrical sub layer in accordance with an embodiment of the invention.
Fig. 17 shows a representative connector in accordance with an embodiment of the invention.
Fig. 18 shows a source state diagram in accordance with an embodiment of the invention.
Fig. 19 shows a display state diagram in accordance with an embodiment of the invention.
Figs. 20 - 24 illustrate various computer based implementations of the invention.
Fig. 25 shows a flowchart detailing a process for determining an operational mode of the interface in accordance with an embodiment of the invention.
Fig. 26 shows a flowchart detailing a process for providing a real time video image quality check in accordance with some aspects of the invention.
Figs. 27A- 27B show a flowchart for a link set up process in accordance with an embodiment of the invention.
Fig. 28 shows a flowchart detailing a process for performing a training session in accordance with an embodiment of the invention.
Fig. 29 illustrates a computer system employed to implement the invention.
Figs. 30 - 31 illustrate system based upon the system shown in Fig.1 that is used to connect multimedia source to multimedia sink (display) by way of compact communication link.
Fig. 32 shows a representative compact main link electrical sub layer and auxiliary channel electrical sub-layer in accordance with an embodiment of the invention.
Fig. 33 shows a representative reduced pin connector in accordance with an embodiment of the invention.
Fig. 34 shows a flowchart detailing a process describing operation of the interface in a multi-master mode in accordance with an embodiment of the invention.
1.  A compact packet based multimedia interface arranged to couple a portable multimedia source arranged to provide a reduced set of multimedia formats each at a native multimedia clock rate and a multimedia display; comprising:
a uni-directional main link having no more than a single lane coupling the multimedia source to the multimedia sink arranged to carry a packetized multimedia data stream from the multimedia source to the multimedia display at a link rate that is independent of the native multimedia clock rate;
a half duplex, bi-directional auxiliary channel connecting the multimedia source and the display that provides in concert with the uni-directional main link, a secondary communication link between the multimedia source and the display for transferring information between the multimedia source and the display; and
a connector arrangement arranged to electrically connect the uni-directional main link and the half duplex, bi-directional auxiliary channel to the multimedia source and the display.
2.  A packet based display interface as recited in claim 1, wherein the multimedia data stream has an associated adjustable data stream link rate that is independent of the native stream rate.
3.  An interface as recited in claim 1, wherein the multimedia data stream is an isochronous and wherein the information transfer is asynchronous.
4.  A display interface as recited in claim 1, further comprising:
a hot plug event detector unit arranged to automatically determine when an active sink device is connected to the linking unit.
5.  A display interface as recited in claim 1, wherein the information carried by the auxiliary channel includes sync loss information, dropped packets information and the results of training session information.
6.  A display interface as recited in claim 1, wherein the link rate is adjustable up to about 2.7 Gbps and an associated bandwidth of 270 Mbytes/sec.
7.  A display interface as recited in claim 15, wherein the source device informs the display device by way of the auxiliary channel of an audio sample rate and a number of bits per sample corresponding to the audio stream.
8.  A display interface as recited in claim 1, wherein the auxiliary channel supports data transmission rates up to at least 480 Mbs using a self-clocked data signal.
9.  A display interface as recited in claim 8, wherein when the interface is placed in a multi-master mode, either the multimedia source or the display can be a master device, and wherein serial data in response is passed from a responding slave device to a requesting master device over the auxiliary channel.
10.  A display interface as recited in claim 9, further comprising:
an arbitration unit arranged to monitor auxiliary channel requests and provide for a priority of any conflicting requests.
11.  A system, comprising:
a portable multimedia source arranged to provide a reduced set of multimedia formats each at a native multimedia clock rate; 
a multimedia display; and
a compact packet based multimedia interface arranged to couple the portable multimedia source and the display, comprising:
a uni-directional main link having a single lane coupling the multimedia source to the multimedia sink arranged to carry a packetized multimedia data stream from the multimedia source to the multimedia display at a link rate that is independent of the native multimedia clock rate, a
a half duplex, bi-directional auxiliary channel connecting the multimedia source and the display that provides in concert with the uni-directional main link, a secondary communication link between the multimedia source and the display for transferring information between the multimedia source and the display, and
a connector arrangement arranged to electrically connect the uni-directional main link and the half duplex, bi-directional auxiliary channel to the multimedia source and the display.
12.  A system as recited in claim 11, wherein the multimedia data stream has an associated adjustable data stream link rate that is independent of the native stream rate.
13.  A system as recited in claim 11, wherein the multimedia data stream is an isochronous and wherein the information transfer is an asynchronous.
14.  A display interface as recited in claim 11, further comprising:
a hot plug event detector unit arranged to automatically determine when an active sink device is connected to the linking unit.
15.  A display interface as recited in claim 11, wherein the information carried by the auxiliary channel includes sync loss information, dropped packets information and the results of training session information.
16.  A display interface as recited in claim 11, wherein the link rate is adjustable up to about 2.7 Gbps and an associated bandwidth of 270 Mbytes/sec.
17.  A display interface as recited in claim 15, wherein the source device informs the display device by way of the auxiliary channel of an audio sample rate and a number of bits per sample corresponding to the audio stream.
18.  A display interface as recited in claim 11, wherein the auxiliary channel supports data transmission rates up to at least 480 Mbs using a self-clocked data signal.
19.  A display interface as recited in claim 18, wherein when the interface is placed in a multi-master mode, either the multimedia source or the display can be a master device, and wherein serial data in response is passed from a responding slave device to a requesting master device over the auxiliary channel.
20.  A display interface as recited in claim 19, further comprising:
an arbitration unit arranged to monitor auxiliary channel requests and provide for a priority of any conflicting requests.
21.  A method, comprising:
coupling a portable multimedia source arranged to provide a reduced set of multimedia formats each at a native multimedia clock rate and a multimedia display using a compact packet based multimedia interface, wherein the compact packet based multimedia interface includes a  uni-directional main link having no more than a single lane arranged to carry a packetized multimedia data stream from the multimedia source to the multimedia display at a link rate that is independent of the native multimedia clock rate, a half duplex, bi-directional auxiliary channel that provides in concert with the uni-directional main link, a secondary communication link between the multimedia source and the display for transferring information between the multimedia source and the display, and a connector arrangement arranged to electrically connect the uni-directional main link and the half duplex, bi-directional auxiliary channel to the multimedia source and the display;
passing the packetized multimedia data stream from the multi-media source to the multi-media display at the link rate.
22.  A method as recited in claim 21, wherein the multi-media source device is a portable multi-media player.
23.  A method as recited in claim 21, wherein the multimedia data stream is an isochronous and wherein the information transfer over the auxiliary channel is asynchronous
1. ABSTRACT
A packet based display interface arranged to couple a multimedia source device to a multimedia sink device is disclosed that includes a transmitter unit coupled to the source device arranged to receive a source packet data stream in accordance with a native stream rate, a receiver unit coupled to the sink device, and a linking unit coupling the transmitter unit and the receiver unit arranged to transfer a multimedia data packet stream formed of a number of multimedia data packets based upon the source packet data stream in accordance with a link rate between the transmitter unit and the receiver unit.
2. REPRESENTATIVE DRAWING
Fig. 1
2008278488.tif 000043
2008278488.tif 000044
2008278488.tif 000045
2008278488.tif 000046
2008278488.tif 000047
2008278488.tif 000048
2008278488.tif 000049
2008278488.tif 000050
2008278488.tif 000051
2008278488.tif 000052
2008278488.tif 000053
2008278488.tif 000054
2008278488.tif 000055
2008278488.tif 000056
2008278488.tif 000057
2008278488.tif 000058
2008278488.tif 000059
2008278488.tif 000060
2008278488.tif 000061
2008278488.tif 000062
2008278488.tif 000063
2008278488.tif 000064
2008278488.tif 000065
2008278488.tif 000066
2008278488.tif 000067
2008278488.tif 000068
2008278488.tif 000069
2008278488.tif 000070
2008278488.tif 000071
2008278488.tif 000072
2008278488.tif 000073
2008278488.tif 000074
2008278488.tif 000075
2008278488.tif 000076
2008278488.tif 000077
2008278488.tif 000078
2008278488.tif 000079
2008278488.tif 000080
2008278488.tif 000081
2008278488.tif 000082