(57)【要約】【課題】従来の受信回路は、回路面積が大きくなる問題があった。【解決手段】本発明の受信回路は、第１、第２の入力端子と、第１の入力端子と第１のコンデンサＣ１を介して接続され、第２の入力端子と第２のコンデンサＣ２を介して接続される第１の比較器ＣＯＭＰ１と、第２の入力端子と第３のコンデンサＣ３を介して接続され、第１の入力端子と第４のコンデンサＣ４を介して接続される第２の比較器ＣＯＭＰ２と、第１の比較器ＣＯＭＰ１の入力端子のバイアス電圧を設定する第１のバイアス電圧設定回路と、第２の比較器ＣＯＭＰ２の入力端子のバイアス電圧を設定する第２のバイアス電圧設定回路と、第１の比較器ＣＯＭＰ１が出力する第１のパルスに基づき出力信号を第１の論理レベルとし、第２の比較器ＣＯＭＰ２が出力する第２のパルスに基づき出力信号を第２の論理レベルとする出力信号生成回路とを有するものである。【選択図】図１
2008278257.tif 000002
【特許請求の範囲】
【請求項１】
差動信号が入力される第１、第２の入力端子と、
前記第１の入力端子と第１のコンデンサを介して接続される非反転入力端子と、前記第２の入力端子と第２のコンデンサを介して接続される反転入力端子とを備える第１の比較器と、
前記第２の入力端子と第３のコンデンサを介して接続される非反転入力端子と、前記第１の入力端子と第４のコンデンサを介して接続される反転入力端子とを備える第２の比較器と、
第１の閾値電圧に対して、前記第１の比較器の非反転入力端子のバイアス電圧を低く設定し、前記第１の比較器の反転入力端子のバイアス電圧を高く設定する第１のバイアス電圧設定回路と、
第２の閾値電圧に対して、前記第２の比較器の非反転入力端子のバイアス電圧を低く設定し、前記第２の比較器の反転入力端子のバイアス電圧を高く設定する第２のバイアス電圧設定回路と、
前記第１の比較器が出力する第１のパルスに基づき出力信号を第１の論理レベルとし、前記第２の比較器が出力する第２のパルスに基づき出力信号を第２の論理レベルとする出力信号生成回路と、
を有する受信回路。
【請求項２】
前記第１のバイアス電圧設定回路は、電源端子と前記第１の比較器の非反転入力端子との間に接続される第１の抵抗と、前記第１の比較器の非反転入力端子と接地端子との間に接続される第２の抵抗と、前記電源端子と前記第１の比較器の反転入力端子との間に接続される第３の抵抗と、前記第１の比較器の反転入力端子と前記接地端子との間に接続される第４の抵抗とを有し、
前記第２のバイアス電圧設定回路は、前記電源端子と前記第２の比較器の非反転入力端子との間に接続される第５の抵抗と、前記第２の比較器の非反転入力端子と前記接地端子との間に接続される第６の抵抗と、前記電源端子と前記第２の比較器の反転入力端子との間に接続される第７の抵抗と、前記第２の比較器の反転入力端子と前記接地端子との間に接続される第８の抵抗とを有する請求項１に記載の受信回路。
【請求項３】
前記第１の比較器の非反転入力端子における時定数は前記第１のコンデンサの容量値と前記第１、第２の抵抗の合成抵抗値とによって設定され、
前記第１の比較器の反転入力端子における時定数は前記第２のコンデンサの容量値と前記第３、第４の抵抗の合成抵抗値とによって設定され、
前記第２の比較器の非反転入力端子における時定数は前記第３のコンデンサの容量値と前記第５、第６の抵抗の合成抵抗値とによって設定され、
前記第２の比較器の反転入力端子における時定数は前記第４のコンデンサの容量値と前記第７、第８の抵抗の合成抵抗値とによって設定される請求項２に記載の受信回路。
【請求項４】
前記第１のバイアス電圧設定回路は、前記第１の比較器の非反転入力端子の電圧値を設定する第１の電圧源と、前記第１の電圧源と前記第１の比較器の非反転入力端子の間に接続される第１の抵抗と、前記第１の比較器の反転入力端子の電圧値を設定する第２の電圧源と、前記第２の電圧源と前記第１の比較器の反転入力端子の間に接続される第２の抵抗と、を有し、
前記第２のバイアス電圧設定回路は、前記第２の比較器の非反転入力端子のバイアス電圧を設定する第３の電圧源と、前記第３の電圧源と前記第２の比較器の非反転入力端子との間に接続される第３の抵抗と、前記第２の比較器の反転入力端子のバイアス電圧を設定する第４の電圧源と、前記第４の電圧源と前記第２の比較器の反転入力端子との間に接続される第４の抵抗と、を有する請求項１に記載の受信回路。
【請求項５】
前記第１の比較器の非反転入力端子における時定数は前記第１のコンデンサの容量値と前記第１の抵抗の抵抗値とによって設定され、
前記第１の比較器の反転入力端子における時定数は前記第２のコンデンサの容量値と前記第２の抵抗の抵抗値とによって設定され、
前記第２の比較器の非反転入力端子における時定数は前記第３のコンデンサの容量値と前記第３の抵抗の抵抗値とによって設定され、
前記第２の比較器の反転入力端子における時定数は前記第４のコンデンサの容量値と前記第４の抵抗の抵抗値とによって設定される請求項４に記載の受信回路。
【請求項６】
前記第１、第２の比較器における非反転入力端子のバイアス電圧と反転入力端子のバイアス電圧との差は、前記差動信号に応じたノードの電圧変動により互いの電圧波形が交差するように設定される請求項１乃至５のいずれか１項に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の受信回路は、特に差動信号をシングルエンド信号に変換する受信回路に関する。
【背景技術】
【０００２】
送信器と受信器との間で行われる通信において、送信器と受信器とを接続する通信線に混入するノイズに対して信号の信頼性（例えば耐ノイズ性）を向上させるために、差動信号を用いた信号の送受信が行われている。また、送信器と受信器とを接続する場合、送信器と受信器との間において信号の直流成分を遮断するために送信器と受信器とをカップリングコンデンサを介して接続することが行われる。このような送信器及び受信器に用いられる受信回路の例が特許文献１、２（以下、従来例１、２と称す）に開示されている。
【０００３】
従来例１にかかる受信回路ＲＣ及びこれに付加されるインタフェース回路１００の回路図を図４に示す。図４に示すように、従来例１では、送信器が出力する差動信号がそれぞれ入力端子Ｂ１、Ｂ２からインタフェース回路１００に入力される。この差動信号は、インタフェース回路１００においてコンデンサＣ１０１、Ｃ１０２を介して比較器ＣＭＮ、ＣＭＰに入力される。このとき、インタフェース回路１００では、コンデンサＣ１０１の比較器ＣＭＮ、ＣＭＰに接続される側のノードの直流電圧を電源ノードＶＣＣと接地ノードＧＮＤとの間に直列に接続された複数の抵抗による抵抗分割比によって設定する。一方、コンデンサＣ１０２の比較器ＣＭＮ、ＣＭＰに接続される側のノードの直流電圧を電圧源で生成される電圧（この例ではＶＣＣ／２（電源電圧の半分の電圧））に基づき設定する。このような構成とすることで、比較器ＣＭＮ、ＣＭＰは、入力される差動信号に基づいた信号を生成し、受信回路ＲＣは、この信号を受信する。従来例１では、インタフェース回路１００によって、送信器が出力する直流成分を除去する。
【０００４】
また、従来例２にかかる受信回路２００の回路図を図５に示す。図５に示す例では、ドライバーＩＣ１が出力する差動信号をレシーバＩＣ２がコンデンサＣ２０１、Ｃ２０２を介して受信する。このとき、コンデンサＣ２０１、Ｃ２０２のレシーバ側ノードの電圧をバイアス電圧（図５における−５．２Ｖ）と接地電圧とを抵抗によって分割した値で設定する。このような構成にすることで、レシーバＩＣ２は、差動信号に基づいた信号を生成する。つまり、従来例２では、コンデンサＣ２０１、Ｃ２０２によって、ドライバーＩＣ１が出力する直流成分を除去する。
【特許文献１】特開平３−２１６０４５号公報
【特許文献２】特開平６−９７９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、入力信号として、クロック信号のような二値信号を有する差動信号が入力された場合、従来例１、２では、コンデンサの容量値と抵抗の抵抗値とによって求まる時定数に応じて入力信号の立ち上がり及び立ち下がりが鈍る。入力信号の立ち上がり及び立ち下がりが鈍った場合、従来例１における比較器ＣＭＮ、ＣＭＰあるいは従来例２におけるレシーバＩＣ２が差動信号の信号波形を正しく再現できなくなる問題がある。この問題を解決するためには、容量値と抵抗値とのうち少なくとも一方の値を大きく設定し、時定数を大きくする必要がある。しかし、このような対策を行った場合、従来例１、２にかかる受信回路は、コンデンサあるいは抵抗の素子面積が増大する問題がある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、差動信号が入力される第１、第２の入力端子と、前記第１の入力端子と第１のコンデンサを介して接続される非反転入力端子と、前記第２の入力端子と第２のコンデンサを介して接続される反転入力端子とを備える第１の比較器と、前記第２の入力端子と第３のコンデンサを介して接続される非反転入力端子と、前記第１の入力端子と第４のコンデンサを介して接続される反転入力端子とを備える第２の比較器と、第１の閾値電圧に対して、前記第１の比較器の非反転入力端子のバイアス電圧を低く設定し、前記第１の比較器の反転入力端子のバイアス電圧を高く設定する第１のバイアス電圧設定回路と、第２の閾値電圧に対して、前記第２の比較器の非反転入力端子のバイアス電圧を低く設定し、前記第２の比較器の反転入力端子のバイアス電圧を高く設定する第２のバイアス電圧設定回路と、前記第１の比較器が出力する第１のパルスに基づき出力信号を第１の論理レベルとし、前記第２の比較器が出力する第２のパルスに基づき出力信号を第２の論理レベルとする出力信号生成回路と、を有する受信回路である。
【０００７】
本発明にかかる受信回路によれば、出力信号生成回路が、第１、第２のパルスに基づき出力信号の論理を反転させることで、出力信号生成回路は、差動信号の論理反転に基づいたシングルエンド信号を出力する。従って、第１、第２の比較器が差動信号における論理反転のタイミングに応じた第１、第２のパルスを生成できれば良い。このようなことから、第１の比較器及び第２の比較器の入力端子における時定数を小さく設定しても、本発明にかかる受信回路は差動信号の論理反転に基づいたシングルエンド信号を出力することが可能である。また、第１の比較器及び第２の比較器の入力端子における時定数を小さく設定できることから、第１、第２のバイアス電圧設定回路と非反転入力端子及び反転入力端子との接続ノードに時定数を決定するための抵抗を挿入した場合であっても、その抵抗の抵抗値を小さく設定することが可能である。
【発明の効果】
【０００８】
本発明の受信回路によれば、コンデンサ又は抵抗が回路面積に占める割合を低減して、回路面積を小さくすることが可能である。
【発明を実施するための最良の形態】
【０００９】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかる受信回路１の回路図を図１に示す。図１に示すように、受信回路１は、第１から第４のコンデンサ（図中のコンデンサＣ１〜Ｃ４）、第１のバイアス電圧生成回路１０、第２のバイアス電圧生成回路１１、第１の比較器ＣＯＭＰ１、第２の比較器ＣＯＭＰ２、出力信号生成回路１２を有する。なお、受信回路１は、第１の入力端子ＢＰ及び第２の入力端子ＢＭを有し、第１の入力端子ＢＰから差動信号の一方の信号が入力され、第２の入力端子ＢＭから差動信号の他方の信号が入力される。
【００１０】
第１の比較器ＣＯＭＰ１は、非反転入力端子と反転入力端子とを有し、非反転入力端子の電圧が反転入力端子の電圧よりも高ければハイレベル（例えば、電源電圧）を出力し、非反転入力端子の電圧が反転入力端子の電圧よりも低ければロウレベル（例えば、接地電圧）を出力する。なお、第１の比較器ＣＯＭＰ１において、出力信号の論理レベルが反転する比較器の入力電圧を第１の閾値電圧Ｖｔｈ１と称す。第２の比較器ＣＯＭＰ２非反転入力端子と反転入力端子とを有し、非反転入力端子の電圧が反転入力端子の電圧よりも高ければハイレベル（例えば、電源電圧）を出力し、非反転入力端子の電圧が反転入力端子の電圧よりも低ければロウレベル（例えば、接地電圧）を出力する。なお、第２の比較器ＣＯＭＰ２において、出力信号の論理レベルが反転する比較器の入力電圧を第２の閾値電圧Ｖｔｈ２と称す。
【００１１】
コンデンサＣ１は、第１の入力端子ＢＰと第１の比較器ＣＯＭＰ１の非反転入力端子との間に接続される。コンデンサＣ２は、第２の入力端子ＢＭと第１の比較器ＣＯＭＰ１の反転入力端子との間に接続される。コンデンサＣ３は、第２の入力端子ＢＭと第２の比較器ＣＯＭＰ２の非反転入力端子との間に接続される。コンデンサＣ４は、第１の入力端子ＢＰと第２の比較器ＣＯＭＰ２の反転入力端子との間に接続される。
【００１２】
第１のバイアス電圧生成回路１０は、第１の比較器ＣＯＭＰ１の非反転入力端子及び反転入力端子にそれぞれ異なるバイアス電圧を与える。第１のバイアス電圧生成回路１０は、反転入力端子のバイアス電圧が第１の閾値電圧Ｖｔｈ１よりも高く、非反転入力端子のバイアス電圧が第１の閾値電圧Ｖｔｈ１よりも低くなるようなバイアス電圧を生成する。本実施の形態では、第１のバイアス電圧生成回路１０は、電源ノードＶＣＣと接地ノードＧＮＤとの間に直列に接続される抵抗の抵抗比に基づきバイアス電圧を生成する。
【００１３】
第１のバイアス電圧生成回路１０は、第１から第４の抵抗（図中の抵抗Ｒ１１〜Ｒ１４）を有する。抵抗Ｒ１１は、電源端子（以下、電源ノードと称す）ＶＣＣと第１の比較器ＣＯＭＰ１の非反転入力端子との間に接続される。抵抗Ｒ１２は、第１の比較器ＣＯＭＰ１の非反転入力端子と接地端子（以下、接地ノードと称す）ＧＮＤとの間に接続される。抵抗Ｒ１３は、電源ノードＶＣＣと第１の比較器ＣＯＭＰ１の反転入力端子との間に接続される。抵抗Ｒ１４は、第１の比較器ＣＯＭＰ１の反転入力端子と接地ノードＧＮＤとの間に接続される。ここで、抵抗Ｒ１１の抵抗値は抵抗Ｒ１２の抵抗値よりも大きく、抵抗Ｒ１３の抵抗値は抵抗Ｒ１４の抵抗値よりも小さく設定されるものとする。このような抵抗値の設定とすることで、第１のバイアス電圧生成回路１０は、上記説明のバイアス電圧を第１の比較器ＣＯＭＰ１の非反転入力端子及び反転入力端子に与える。なお、以下の説明では、抵抗Ｒ１１、Ｒ１２と第１の比較器ＣＯＭＰ１の非反転入力端子との接続点をノードＮａと称し、抵抗Ｒ１３、１４と第１の比較器ＣＯＭＰ１の反転入力端子との接続点をノードＮｂと称す。
【００１４】
第２のバイアス電圧生成回路１１は、第２の比較器ＣＯＭＰ２の非反転入力端子及び反転入力端子にそれぞれ異なるバイアス電圧を与える。第２のバイアス電圧生成回路１１は、反転入力端子のバイアス電圧が第２の閾値電圧Ｖｔｈ２よりも高く、非反転入力端子のバイアス電圧が第２の閾値電圧Ｖｔｈ２よりも低くなるようなバイアス電圧を生成する。本実施の形態では、第２のバイアス電圧生成回路１１は、電源ノードＶＣＣと接地ノードＧＮＤとの間に直列に接続される抵抗の抵抗比に基づきバイアス電圧を生成する。
【００１５】
第２のバイアス電圧生成回路１１は、第５から第８の抵抗（図中の抵抗Ｒ１５〜Ｒ１８）を有する。抵抗Ｒ１５は、電源ノードＶＣＣと第２の比較器ＣＯＭＰ２の非反転入力端子との間に接続される。抵抗Ｒ１６は、第２の比較器ＣＯＭＰ２の非反転入力端子と接地ノードＧＮＤとの間に接続される。抵抗Ｒ１７は、電源ノードＶＣＣと第２の比較器ＣＯＭＰ２の反転入力端子との間に接続される。抵抗Ｒ１８は、第２の比較器ＣＯＭＰ２の反転入力端子と接地ノードＧＮＤとの間に接続される。ここで、抵抗Ｒ１５の抵抗値は抵抗Ｒ１６の抵抗値よりも大きく、抵抗Ｒ１７の抵抗値は抵抗Ｒ１８の抵抗値よりも小さく設定されるものとする。このような抵抗値の設定とすることで、第２のバイアス電圧生成回路１１は、上記説明のバイアス電圧を第２の比較器ＣＯＭＰ２の非反転入力端子及び反転入力端子に与える。なお、以下の説明では、抵抗Ｒ１５、Ｒ１６と第２の比較器ＣＯＭＰ２の非反転入力端子との接続点をノードＮｃと称し、抵抗Ｒ１７、１８と第２の比較器ＣＯＭＰ２の反転入力端子との接続点をノードＮｄと称す。
【００１６】
ここで、本実施の形態では、コンデンサＣ１〜Ｃ４の容量値を同じとし、抵抗Ｒ１１、Ｒ１２の合成抵抗値（Ｒ１１×Ｒ１２／（Ｒ１１＋Ｒ１２））、抵抗Ｒ１３、Ｒ１４の合成抵抗値（Ｒ１３×Ｒ１４／（Ｒ１３＋Ｒ１４））、抵抗Ｒ１５、Ｒ１６の合成抵抗値（Ｒ１５×Ｒ１６／（Ｒ１５＋Ｒ１６））及び抵抗Ｒ１７、Ｒ１８の合成抵抗値（Ｒ１７×Ｒ１８／（Ｒ１７＋Ｒ１８））を同じとする。これによってノードＮａ〜Ｎｄにおいて設定される時定数Ｘは同じものとなる。また、第１、第２の比較器における非反転入力端子のバイアス電圧と反転入力端子のバイアス電圧は、差動信号に応じたノード電圧の変動により互いの電圧波形が交差するように設定される。例えば、第１、第２の閾値電圧を中心電圧とし、第１、第２の閾値電圧との差が差動信号に応じたノード電圧の変動の最小値以下となるようにバイアス電圧を設定すると良い。
【００１７】
出力信号生成回路１２は、第１の比較器ＣＯＭＰ１の出力信号と第２の比較器ＣＯＭＰ２の出力信号とに基づき出力信号ＳＯＵＴの論理レベルを反転させる。出力信号生成回路１２は、例えばＳＲラッチを使用することが可能である。ＳＲラッチは、セット端子Ｓとリセット端子Ｒを有する。そして、ＳＲラッチは、セット端子Ｓにパルス信号の立ち上がりが入力されると出力信号ＳＯＵＴを第１の論理レベル（例えばハイレベル）にし、リセット端子Ｒにパルス信号の立ち上がりが入力されると出力信号ＳＯＵＴを第２の論理レベル（例えば、ロウレベル）にする。本実施の形態では、ＳＲラッチのセット端子Ｓに第１の比較器ＣＯＭＰ１の出力が接続され、リセット端子Ｒに第２の比較器ＣＯＭＰ２の出力が接続される。
【００１８】
次に、受信回路１の動作を示すタイミングチャートの一例を図２に示す。この図２を参照して、本実施の形態にかかる受信回路１の動作について説明する。図２に示す例では、タイミングＴ０よりも前の期間は、入力信号のレベルが接地電圧となっている。また、ノードＮａ〜Ｎｄの電圧はバイアス電圧となっている。ノードＮａとノードＮｂの電圧は、第１の閾値電圧Ｖｔｈ１を中心に、ノードＮａの電圧が低く、ノードＮｂの電圧が高くなる。一方、ノードＮｃとノードＮｄの電圧は、第２の閾値電圧Ｖｔｈ２を中心に、ノードＮｃの電圧が低く、ノードＮｄの電圧が高くなる。
【００１９】
そして、タイミングＴ０において信号が立ち上がり入力信号のレベルがバイアスレベルとなる。このタイミングＴ０における信号の立ち上がりでは、第１の入力端子ＢＰ及び第２の入力端子ＢＭに入力される信号レベルが同じように立ち上がる。そのため、ノードＮａ〜Ｎｄの電圧レベルは、同じ方向かつ同じ変動幅で変化する。また、タイミングＴ０におけるノードＮａ〜Ｎｂの電圧変動ではノードＮａとノードＮｂの電圧関係及びノードＮｃとノードＮｄの電圧関係は変化しないため、第１の比較器ＣＯＭＰ１及び第２の比較器ＣＯＭＰ２の出力はロウレベルを維持する。
【００２０】
続いて、タイミングＴ１において、入力信号が互いに逆位相で変化する差動信号となると、ノードＮａ〜Ｎｄの電圧は、この差動信号の変化に応じて変動する。タイミングＴ１では、ノードＮａの電圧が上昇し、ノードＮｂの電圧は下降する。このとき、ノードのＮａとノードＮｂの電圧関係が逆転する。従って、第１の比較器ＣＯＭＰ１の非反転入力端子と反転入力端子との電圧関係が逆転して、第１の比較器ＣＯＭＰ１の出力は、ロウレベルからハイレベルに切り替わる。また、ノードＮａ、Ｎｂの電圧は、それぞれ入力信号の電圧変動に応じた振幅で変化するが、この電圧変化が頂点に達した後は、時定数Ｘに応じて電圧変動前のバイアス電圧に復帰する。つまり、タイミングＴ２でノードＮａ、Ｎｂの電圧波形が交差する。これによって、第１の比較器ＣＯＭＰ１の出力は、ハイレベルからロウレベルへと切り替わる。つまり、第１の比較器ＣＯＭＰ１は、タイミングＴ１における入力信号の変化に応じて、タイミングＴ１からタイミングＴ２の期間にハイレベルとなる第１のパルス信号を出力する。そして、出力信号生成回路１２は、第１の比較器ＣＯＭＰ１が出力する第１のパルス信号に応じて、出力信号をロウレベルからハイレベルに切り替える（タイミングＴ１）。
【００２１】
一方、タイミングＴ１では、ノードＮｃの電圧が下降し、ノードＮｄの電圧は上昇する。つまり、ノードのＮｃとノードＮｄの電圧差が大きくなる。従って、第２の比較器ＣＯＭＰ２の非反転入力端子と反転入力端子との電圧関係が逆転することがなく、第２の比較器ＣＯＭＰ２の出力は、ロウレベルを維持する。
【００２２】
続いて、タイミングＴ３において、入力信号の信号レベルが逆転すると、ノードＮａ〜Ｎｄの電圧は、この差動信号の変化に応じて変動する。タイミングＴ３では、ノードＮａの電圧が下降し、ノードＮｂの電圧は上昇する。このとき、ノードのＮａとノードＮｂの電圧差が大きくなる。従って、第１の比較器ＣＯＭＰ１の非反転入力端子と反転入力端子との電圧関係が逆転することはなく、第１の比較器ＣＯＭＰ１の出力は、ロウレベルを維持する。
【００２３】
一方、タイミングＴ３では、ノードＮｃの電圧が上昇し、ノードＮｄの電圧は下降する。つまり、ノードのＮｃとノードＮｄの電圧関係が逆転する。従って、第２の比較器ＣＯＭＰ２の非反転入力端子と反転入力端子との電圧関係が逆転し、第２の比較器ＣＯＭＰ２の出力は、ロウレベルからハイレベルに切り替わる。また、ノードＮｃ、Ｎｄの電圧は、それぞれ入力信号の電圧変動に応じた振幅で変化するが、この電圧変化が頂点に達した後は、時定数Ｘに応じて電圧変動前のバイアス電圧に復帰する。つまり、タイミングＴ４でノードＮｃ、Ｎｄの電圧波形が交差する。これによって、第２の比較器ＣＯＭＰ２の出力は、ハイレベルからロウレベルへと切り替わる。つまり、第２の比較器ＣＯＭＰ２は、タイミングＴ３における入力信号の変化に応じて、タイミングＴ３からタイミングＴ４の期間にハイレベルとなる第２のパルス信号を出力する。そして、出力信号生成回路１２は、第２の比較器ＣＯＭＰ２が出力する第２のパルス信号に応じて、出力信号をハイレベルからロウレベルに切り替える（タイミングＴ３）。
【００２４】
なお、タイミングＴ５、Ｔ６における動作及びタイミングＴ９、Ｔ１０における動作は、タイミングＴ１、Ｔ２における動作と実質的に同じであり、タイミングＴ７、Ｔ８における動作は、タイミングＴ３、Ｔ４における動作と実質的に同じであるため、これらの動作についての説明は省略する。
【００２５】
上記説明より、本実施の形態にかかる受信回路１は、差動信号のうち第１の入力端子ＢＰに入力される信号の立ち上がりタイミングを検出する第１の比較器ＣＯＭＰ１と、差動信号のうち第１の入力端子ＢＰに入力される信号の立ち下がりタイミングを検出する第２の比較器ＣＯＭＰ２と、第１の比較器ＣＯＭＰ１が出力する第１のパルス信号に基づき出力信号をハイレベルにし、第２の比較器ＣＯＭＰ２が出力する第２のパルス信号に基づき出力信号をロウレベルにする出力信号生成回路１２を有する。つまり、第１の比較器ＣＯＭＰ１及び第２の比較器ＣＯＭＰ２は、差動信号の論理レベルが切り替わるタイミングだけを検出するのみで良い。このとき、比較器が出力するパルス信号のパルス幅は、差動信号の切り替わり周期よりも短くても良く、出力信号生成回路１２が十分に認識できる程度であれば良い。このことより、受信回路１は、ノードＮａ〜Ｎｄにおいて設定される時定数を、ノードＮａ〜Ｎｄの電圧変動に基づき比較器がパルス信号を生成できる程度に、小さく設定することができる。
【００２６】
このように、受信回路１では、時定数を従来よりも小さくできるため、例えばコンデンサＣ１〜Ｃ４の容量値又は抵抗Ｒ１１〜Ｒ１８の抵抗値を小さくすることが可能である。つまり、受信回路１は、コンデンサ又は抵抗の素子面積を小さくすることが可能である。例えば、１００ｋＨｚの周波数を有する入力信号の場合、この信号の波形を正しく扱うために必要な時定数Ｘは１／１００ｋＨｚ＝０．０１ｍｓｅｃである。この時定数Ｘを従来例１、２において実現する場合、時定数Ｘ＝Ｃ×Ｒ＝１０ｐＦ×１ＭΩとなり、カップリングコンデンサの容量値が１０ｐＦ程度であって、カップリングコンデンサに接続される抵抗値の合成抵抗値が１ＭΩ程度となる。これに対して、本実施の形態にかかる受信回路１は、例えば、周波数が１００ｋＨｚの入力信号を扱う場合の時定数を従来のものに比べて１／１０程度にしても問題ない。例えば、抵抗値を１００ｋΩ以下にすることが可能であり、カップリングコンデンサ（Ｃ１〜Ｃ４）の容量値を１ｐＦ以下にすることも可能である。従って、本実施の形態にかかる受信回路１は、従来のものに比べて回路面積を削減することが可能である。
【００２７】
また、本実施の形態にかかる受信回路１は、コンデンサＣ１〜Ｃ４がノードＮａ〜Ｎｄに対してそれぞれ接続され、ノードＮａ〜Ｎｄのバイアス電圧は第１のバイアス電圧生成回路１０及び第２のバイアス電圧生成回路１１によってそれぞれ独立に設定される。これによって、ノードＮａ〜Ｎｄの時定数をそれぞれ独立に設定することができる。また、ノードＮａ〜Ｎｄの時定数を全て同じ値として設定することも可能である。本実施の形態においては、ノードＮａ〜Ｎｄの時定数を全て同じ値として設定している。このことから、ノードＮａ〜Ｎｄの電圧変動は全て同じ変化率で変化する。つまり、差動信号の変動に対して同じタイミングでノードＮａ〜Ｎｄの電圧が変動する。ノードＮａ〜Ｎｄの電圧変動をこのように設定することで、第１の比較器ＣＯＭＰ１及び第２の比較器ＣＯＭＰ２が出力するパルス信号と差動信号の変動との遅延時間がいずれのタイミングにおいても同じになる。そして、このようなパルス信号に基づき出力信号生成回路１２が出力信号を生成することで、差動信号のデューティー比と出力信号のデューティー比を同じにすることが可能になる。
【００２８】
さらに、従来例１（図４参照）では抵抗Ｒ１０１〜Ｒ１０４の抵抗分割比に基づきノードＡ、Ｂにおける信号振幅が減少する。また、抵抗Ｒ１０５、Ｒ１０６の抵抗分割比に基づきノードＣにおける信号振幅が減少する。このような信号振幅の減少が発生すると比較器において入力信号の切り替わりを検出できないおそれがある。しかしながら、本実施の形態にかかる受信回路１では、直列に接続される抵抗の間の接続点から信号を入力するため、抵抗分割比に基づきノードＮａ〜Ｎｄにおける信号振幅が減少することはない。
【００２９】
実施の形態２
実施の形態２にかかる受信回路２の回路図を図３に示す。図３に示すように、受信回路２は、受信回路１の第１のバイアス電圧生成回路１０及び第２のバイアス電圧生成回路１１の変形例を示すものである。受信回路２は第１のバイアス電圧生成回路２０及び第２のバイアス電圧生成回路２１を有している。
【００３０】
第１のバイアス電圧生成回路２０は、第１、第２の抵抗（図中の抵抗Ｒ２１、Ｒ２２）及び第１、第２の電圧源（図中の電圧源Ｖ１、Ｖ２）を有する。電圧源Ｖ１は、接地ノードＧＮＤと抵抗Ｒ２１との間に接続される。抵抗Ｒ２１は、電圧源Ｖ１と第１の比較器ＣＯＭＰ１の非反転入力端子との間に接続される。なお、抵抗Ｒ２１と第１の比較器ＣＯＭＰ１の非反転入力端子との接続点をノードＮａと称す。電圧源Ｖ２は、接地ノードＧＮＤと抵抗Ｒ２２との間に接続される。抵抗Ｒ２２は、電圧源Ｖ２と第１の比較器ＣＯＭＰ１の反転入力端子との間に接続される。なお、抵抗Ｒ２２と第１の比較器ＣＯＭＰ１の反転入力端子との接続点をノードＮｂと称す。
【００３１】
第２のバイアス電圧生成回路２１は、第３、第４の抵抗（図中の抵抗Ｒ２３、Ｒ２４）及び第３、第４の電圧源（図中の電圧源Ｖ３、Ｖ４）を有する。電圧源Ｖ３は、接地ノードＧＮＤと抵抗Ｒ２３との間に接続される。抵抗Ｒ２３は、電圧源Ｖ３と第２の比較器ＣＯＭＰ２の非反転入力端子との間に接続される。なお、抵抗Ｒ２３と第２の比較器ＣＯＭＰ２の非反転入力端子との接続点をノードＮｃと称す。電圧源Ｖ４は、接地ノードＧＮＤと抵抗Ｒ２４との間に接続される。抵抗Ｒ２４は、電圧源Ｖ４と第２の比較器ＣＯＭＰ２の反転入力端子との間に接続される。なお、抵抗Ｒ２４と第２の比較器ＣＯＭＰ２の反転入力端子との接続点をノードＮｄと称す。
【００３２】
受信回路２では、ノードＮａ〜Ｎｄのバイアス電圧を電圧源Ｖ１〜Ｖ４が生成する電圧に基づきそれぞれ独立に設定する。このとき、ノードＮａ〜Ｎｄのバイアス電圧の設定値は実施の形態１と同様である。また、ノードＮａ〜Ｎｄにおける時定数は、コンデンサＣ１〜Ｃ４と、それぞれのコンデンサに対応する抵抗Ｒ２１〜Ｒ２４の抵抗値によって設定される。このとき、時定数の設定方法は、実施の形態１と同様である。
【００３３】
上記説明より、実施の形態２にかかる受信回路２においても、第１の比較器ＣＯＭＰ１、第２の比較器ＣＯＭＰ２、出力信号生成回路１２を用いているため、実施の形態１と同様に、ノードＮａ〜Ｎｄにおける時定数を小さくすることが可能である。
【００３４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【図面の簡単な説明】
【００３５】
【図１】実施の形態１にかかる受信回路の回路図である。
【図２】実施の形態１における受信回路の動作を示すタイミングチャートである。
【図３】実施の形態２にかかる受信回路の回路図である。
【図４】従来例１の受信回路の回路図である。
【図５】従来例２の受信回路の回路図である。
【符号の説明】
【００３６】
１、２    受信回路
１０、１１、２０、２１    バイアス電圧生成回路
１２    出力信号生成回路
ＢＭ、ＢＰ    入力端子
Ｃ１〜Ｃ４    コンデンサ
ＣＯＭＰ１、ＣＯＭＰ２    比較器
Ｎａ〜Ｎｄ    ノード
Ｒ１１〜Ｒ１８、Ｒ２１〜Ｒ２４    抵抗
Ｖ１〜Ｖ４    電圧源
ＶＣＣ    電源ノード
ＧＮＤ    接地ノード
Ｖｔｈ１、Ｖｔｈ２    閾値電圧
【図１】
2008278257.tif 000003
【図２】
2008278257.tif 000004
【図３】
2008278257.tif 000005
【図４】
2008278257.tif 000006
【図５】
2008278257.tif 000007