(57)【要約】【課題】複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、ＤＵＴに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供する。【解決手段】入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路１０において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ１８と、入力信号が入力され、入力信号を反転した波形の信号を出力信号として出力するサブドライバ２０と、サブドライバ２０の出力信号が入力され、サブドライバ２０の出力信号の高域を強調した信号を出力信号として出力する高域強調回路２２と、メインドライバ１８の出力信号と高域強調回路２２の出力信号とを加算した模擬信号を出力する加算回路２４とを有している。【選択図】  図３
2008219718.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、
前記入力信号が入力され、前記入力信号に応じた第１の信号を出力するメインドライバと、
前記入力信号が入力され、前記入力信号を反転した第２の信号を出力するサブドライバと、
前記第２の信号が入力され、前記第２の信号の高域を強調した第３の信号を出力する高域強調回路と、
前記第１の信号と前記第３の信号とを加算した前記模擬信号を出力する加算部と
を有することを特徴とするドライバ回路。
【請求項２】
請求項１記載のドライバ回路において、
前記高域強調回路は、前記第２の信号を微分した前記第３の信号を出力する微分回路である
ことを特徴とするドライバ回路。
【請求項３】
請求項１又は２記載のドライバ回路において、
前記模擬信号が入力され、前記模擬信号を増幅する増幅回路を更に有する
ことを特徴とするドライバ回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のドライバ回路において、
前記第３の信号が入力され、前記第３の信号の振幅を調整する乗算回路を更に有し、
前記加算部は、前記第１の信号と、前記乗算回路により振幅が調整された前記第３の信号とを加算した前記模擬信号を出力する
ことを特徴とするドライバ回路。
【請求項５】
請求項１乃至４のいずれか１項に記載のドライバ回路において、
前記サブドライバは、前記入力信号を反転した前記第２の信号と、前記入力信号に応じた第４の信号とを出力する差動ドライバであり、
前記第４の信号が入力され、前記第４の信号の高域を強調した第５の信号を出力する他の高域強調回路を更に有し、
前記加算部は、前記模擬信号、又は前記第１の信号に前記第５の信号を加算した信号を出力する
ことを特徴とするドライバ回路。
【請求項６】
請求項５記載のドライバ回路において、
前記第３の信号を出力する前記高域強調回路と、前記第５の信号を出力する前記他の高域強調回路とは、共通の微分回路により構成されている
ことを特徴とするドライバ回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のドライバ回路において、
前記メインドライバ及び前記サブドライバに入力される前記入力信号の位相を調整する位相調整回路を更に有する
ことを特徴とするドライバ回路。
【請求項８】
入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、
前記入力信号が入力され、前記入力信号に応じた第１の信号を出力するメインドライバと、
前記入力信号が入力され、前記入力信号を反転した第２の信号を出力する複数のサブドライバと、
互いに異なる時定数を有し、複数の前記サブドライバが出力する複数の前記第２の信号がそれぞれ入力され、入力された前記第２の信号の高域を強調した第３の信号を出力する複数の高域強調回路と、
複数の前記高域強調回路が出力する複数の前記第３の信号がそれぞれ入力され、入力された前記第３の信号の振幅を調整する複数の乗算回路と、
前記第１の信号と、複数の前記乗算回路により振幅が調整された複数の前記第３の信号とを加算した前記模擬信号を出力する加算部と
を有することを特徴とするドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続先の回路に信号を供給するドライバ回路に関する。
【背景技術】
【０００２】
半導体試験装置は、被試験デバイス（以下、ＤＵＴという）に所定のパターンデータの信号を入力し、その信号によるＤＵＴの出力波形から出力データを読み取り、出力データと期待値データとを比較することにより、ＤＵＴの動作を試験する装置である。
【０００３】
近時、ＣＰＵ、ＭＰＵ、メモリ等における転送ビットレートが高速化するにつれて、各ＬＳＩ間の接続部での伝送損失を補償する必要が生じている。通常、伝送線路は積分特性を有しており、伝送線路により信号の高周波成分が損失される。このため、ＬＳＩの内部に、伝送損失を補償するための高域強調回路が設けられている場合がある。
【０００４】
このような高域強調回路を内蔵したＬＳＩについては、高域強調回路が正常に動作しているか否かを試験する必要がある。
【特許文献１】特許第３５０９２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
伝送損失を補償するためにＤＵＴに内蔵された高域強調回路を試験する半導体試験装置にあっては、任意の損失条件による伝送損失を受けた信号を模擬した信号を生成することができ、種々のＤＵＴを試験することが可能であることが望ましい。
【０００６】
本発明の目的は、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、ＤＵＴに内蔵された高域強調回路の正確な試験を実現することができるドライバ回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的は、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、前記入力信号が入力され、前記入力信号に応じた第１の信号を出力するメインドライバと、前記入力信号が入力され、前記入力信号を反転した第２の信号を出力するサブドライバと、前記第２の信号が入力され、前記第２の信号の高域を強調した第３の信号を出力する高域強調回路と、前記第１の信号と前記第３の信号とを加算した前記模擬信号を出力する加算部とを有することを特徴とするドライバ回路により達成される。
【０００８】
また、上記のドライバ回路において、前記高域強調回路は、前記第２の信号を微分した前記第３の信号を出力する微分回路であってもよい。
【０００９】
また、上記のドライバ回路において、前記模擬信号が入力され、前記模擬信号を増幅する増幅回路を更に有するようにしてもよい。
【００１０】
また、上記のドライバ回路において、前記第３の信号が入力され、前記第３の信号の振幅を調整する乗算回路を更に有し、前記加算部は、前記第１の信号と、前記乗算回路により振幅が調整された前記第３の信号とを加算した前記模擬信号を出力するようにしてもよい。
【００１１】
また、上記のドライバ回路において、前記サブドライバは、前記入力信号を反転した前記第２の信号と、前記入力信号に応じた第４の信号とを出力する差動ドライバであり、前記第４の信号が入力され、前記第４の信号の高域を強調した第５の信号を出力する他の高域強調回路を更に有し、前記加算部は、前記模擬信号、又は前記第１の信号に前記第５の信号を加算した信号を出力するようにしてもよい。
【００１２】
また、上記のドライバ回路において、前記第３の信号を出力する前記高域強調回路と、前記第５の信号を出力する前記他の高域強調回路とは、共通の微分回路により構成されているようにしてもよい。
【００１３】
また、上記のドライバ回路において、前記メインドライバ及び前記サブドライバに入力される前記入力信号の位相を調整する位相調整回路を更に有するようにしてもよい。
【００１４】
また、上記目的は、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路であって、前記入力信号が入力され、前記入力信号に応じた第１の信号を出力するメインドライバと、前記入力信号が入力され、前記入力信号を反転した第２の信号を出力する複数のサブドライバと、互いに異なる時定数を有し、複数の前記サブドライバが出力する複数の前記第２の信号がそれぞれ入力され、入力された前記第２の信号の高域を強調した第３の信号を出力する複数の高域強調回路と、複数の前記高域強調回路が出力する複数の前記第３の信号がそれぞれ入力され、入力された前記第３の信号の振幅を調整する複数の乗算回路と、前記第１の信号と、複数の前記乗算回路により振幅が調整された複数の前記第３の信号とを加算した前記模擬信号を出力する加算部とを有することを特徴とするドライバ回路により達成される。
【発明の効果】
【００１５】
本発明によれば、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を出力するドライバ回路において、入力信号が入力され、入力信号に応じた第１の信号を出力するメインドライバと、入力信号が入力され、入力信号を反転した第２の信号を出力するサブドライバと、第２の信号が入力され、第２の信号の高域を強調した第３の信号を出力する高域強調回路と、第１の信号と第３の信号とを加算した模擬信号を出力する加算部とを備えるので、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができる。
【発明を実施するための最良の形態】
【００１６】
［損失量選択回路を用いた技術］
伝送損失を補償するために被試験デバイス（以下、ＤＵＴという）に内蔵された高域強調回路を試験するためには、伝送損失を受けた信号を模擬した模擬信号をＤＵＴに入力する必要がある。また、高域強調回路の検査条件に応じて、模擬信号における損失量を適宜変更することができることが望ましい。
【００１７】
損失量の変更が可能な伝送損失模擬回路の構成としては、例えば、損失量の異なる複数の伝送媒体を選択的に切り替えてドライバとＤＵＴとの間に接続する損失量選択回路を用いることが考えられる。
【００１８】
損失量選択回路を用いた伝送損失模擬回路の構成について図１及び図２を用いて説明する。図１は損失量選択回路を用いた伝送損失模擬回路の構成を示すブロック図、図２は損失量選択回路を用いた伝送損失模擬回路により生成される模擬信号の波形を示す波形図である。
【００１９】
図１に示すように、ＤＵＴ２００には、伝送損失を補償する高域強調回路２０２が内蔵されている。
【００２０】
ドライバ２０４の出力端には、損失量選択回路２０６の入力端が接続されている。
【００２１】
損失量選択回路２０６の出力端には、無損失伝送線路２１２を介して、ＤＵＴ２００の入力端が接続されている。
【００２２】
ドライバ２０４の入力端には、位相調整回路２１４を介して信号生成部２１６が接続されている。
【００２３】
ドライバ２０４には、信号生成部２１６により生成され、位相調整回路２１４により位相が調整された信号が入力信号として入力される。
【００２４】
ドライバ２０４は、位相調整回路２１４を介して入力された入力信号に応じた波形の出力信号を出力し、損失量選択回路２０６に供給する。
【００２５】
損失量選択回路２０６は、無損失伝送媒体２０８、及び互いに損失量の異なる複数の伝送媒体２１０−１、２１０−２、…、２１０−ｎを有している。損失量選択回路２０６は、ＤＵＴ２００の検査条件に応じて、互いに損失量の異なる複数の伝送媒体２１０−１、２１０−２、…、２１０−ｎのうちから所定の伝送媒体を選択し、ドライバ２０４と無損失伝送線路２１２との間に接続する。
【００２６】
ドライバ２０４から損失量選択回路２０６に供給された信号は、損失量選択回路２０６において選択された所定の伝送媒体を通過し、無損失伝送線路２１２を介してＤＵＴ２００に入力される。
【００２７】
図２は、損失量選択回路２０６において選択された伝送媒体を通過し、ＤＵＴ２００に入力される信号の波形を示す波形図である。図２（ａ）は伝送媒体２１０−１を選択した場合、図２（ｂ）は伝送媒体２１０−１よりも損失量の大きい伝送媒体２１０−２を選択した場合、図２（ｃ）は伝送媒体２１０−２よりも損失量の大きい伝送媒体２１０−ｎを選択した場合の波形を示している。
【００２８】
損失量選択回路２０６においてドライバ２０４とＤＵＴ２００との間に接続する伝送媒体を切り替えることにより、図２（ａ）乃至図２（ｃ）に示すように、異なる損失量を有する模擬信号をＤＵＴ２００に入力することができる。
【００２９】
こうして、損失量選択回路２０６において生成された所定の損失量を有する模擬信号がＤＵＴ２００に供給され、ＤＵＴ２００に内蔵された高域強調回路２０２の試験が行われる。
【００３０】
しかしながら、図１に示す損失量選択回路２０６を用いた回路構成では、以下に述べる不都合がある。
【００３１】
まず、損失量選択回路２０６において伝送媒体を切り替えると、図２（ａ）乃至図２（ｃ）に示すように、選択された伝送媒体によってドライバ２０４とＤＵＴ２００との間の伝搬遅延時間が大きく変化する。すなわち、伝送損失が大きな伝送媒体ほど、伝搬遅延時間が大きくなる。このため、ドライバ２０４に入力する入力信号の位相を位相調整回路２１４により調整し、信号のタイミングを予め補正する必要がある。この結果、回路構成が複雑なものとなる。
【００３２】
また、ＤＵＴ２００に内蔵された高域強調回路２０２の検査条件に応じて、複数の伝送媒体２１０−１、２１０−２、…、２１０−ｎを用意する必要がある。このため、検査条件が多くなると、検査条件に応じた全ての伝送媒体を用意することが困難となる。
【００３３】
これに対して、本発明によるドライバ回路は、上記のような不都合を伴うことなく、伝送損失を受けた信号を模擬した模擬信号を可変的に生成し、もってＤＵＴに内蔵された高域強調回路の正確な試験を実現するものである。以下、実施形態において、本発明によるドライバ回路について詳述する。
【００３４】
［第１実施形態］
本発明の第１実施形態によるドライバ回路について図３乃至図５を用いて説明する。図３は本実施形態によるドライバ回路の構成を示すブロック図、図４は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図５は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
【００３５】
本実施形態によるドライバ回路１０は、伝送損失を補償するためにＤＵＴ１２に内蔵された高域強調回路１４を試験するための半導体試験装置におけるドライバ回路であり、信号生成部１６により生成された信号が入力信号として入力され、入力信号に応じて、伝送損失を受けた信号を模擬した模擬信号を生成してＤＵＴ１２に供給するものである。
【００３６】
本実施形態によるドライバ回路１０は、図３に示すように、メインドライバ１８と、反転出力のサブドライバ２０と、高域強調回路２２と、加算回路２４とを有している。
【００３７】
本実施形態によるドライバ回路１０には、信号生成部１６により生成された所定の波形を有する信号が入力信号として入力される。信号生成部１６により生成する信号としては、例えば、所定のパルス幅及び振幅を有する方形波状のパルス信号が用いられる。
【００３８】
メインドライバ１８は、信号生成部１６により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
【００３９】
サブドライバ２０は、信号生成部１６により生成された信号が入力信号として入力され、入力信号を反転した波形の反転信号を出力信号として出力する。
【００４０】
高域強調回路２２は、サブドライバ２０の出力信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。高域強調回路２２は、ハイパスフィルタ、具体的にはＲＣ微分回路により構成され、サブドライバ２０の出力信号を微分した微分信号を出力する。
【００４１】
加算回路２４は、メインドライバ１８の出力信号及び高域強調回路２２の出力信号が入力され、メインドライバ１８の出力信号に高域強調回路２２の出力信号を加算した信号を出力信号として出力する。
【００４２】
このように、本実施形態によるドライバ回路１０は、メインドライバ１８の出力信号に反転出力のサブドライバ２０を入力源にもつ高域強調回路２２の出力信号を加算することにより、所定の損失量の伝送損失を受けた信号を模擬した模擬信号を生成する。
【００４３】
加算回路２４の出力信号は、無損失伝送線路２６を介してＤＵＴ１２に入力される。こうして、伝送損失を受けた信号を模擬した模擬信号がＤＵＴ１２に供給され、ＤＵＴ１２に内蔵された高域強調回路１４の試験が行われる。
【００４４】
本実施形態によるドライバ回路１０は、信号生成部１６により生成された信号を反転した反転信号を出力信号として出力するサブドライバ２０と、サブドライバ２０の出力信号の高域を強調した信号を出力信号として出力する高域強調回路２２と、反転出力のサブドライバ２０を入力源にもつ高域強調回路２２の出力信号を、メインドライバ１８の出力信号に加算する加算回路２４とを有することに主たる特徴がある。
【００４５】
図４は、図３に示す構成のＡ点〜Ｄ点における信号の波形を示す波形図である。図４（ａ）は信号生成部１６により生成された信号（Ａ点の信号）及びメインドライバ１８の出力信号（Ｂ点の信号）の波形を示している。図４（ｂ）は反転出力のサブドライバ２０の出力信号（Ｃ点の信号）の波形を示している。図４（ｃ）は高域強調回路２２の出力信号（Ｄ点の信号）の波形を示している。図４（ｄ）は加算回路２４の出力信号（Ｅ点の信号）を示している。
【００４６】
メインドライバ１８の出力信号は、図４（ａ）に示すように、信号生成部１６により生成された信号と同一波形の信号である。
【００４７】
これに対して、サブドライバ２０の出力信号は、図４（ｂ）に示すように、信号生成部１６により生成された信号を反転した波形の反転信号である。
【００４８】
高域強調回路２２の出力信号は、図４（ｃ）に示すように、図４（ｂ）に示すサブドライバ２０の出力信号の高域を強調した信号、具体的には、サブドライバ２０の出力信号を微分した信号である。
【００４９】
加算回路２４の出力信号は、図４（ｄ）に示すように、図４（ａ）に示すメインドライバ１８の出力信号に、図４（ｃ）に示す高域強調回路２２の出力信号を加算した波形の信号である。このように、本実施形態によるドライバ回路１０は、メインドライバ１８の出力信号に高域強調回路２２の出力信号を加算することにより、メインドライバ１８の出力信号の立ち上がり及び立ち下がりのエッジが鈍った波形の低域が強調された信号、すなわち、伝送損失を受けて高周波成分が劣化した信号を模擬した模擬信号を生成する。
【００５０】
次に、本実施形態によるドライバ回路１０の具体的な回路構成について図５を用いて説明する。
【００５１】
メインドライバ１８は、２つのトランジスタ２８、３０と、２つのトランジスタ２８、３０のそれぞれのコレクタにエミッタが接続された２つのトランジスタ３２、３４と、２つのトランジスタ３２、３４のそれぞれのコレクタに接続された負荷抵抗としての２つの抵抗３６、３８と、２つのトランジスタ２８、３０のエミッタに共通に接続された定電流回路４０とを有している。
【００５２】
サブドライバ２０は、２つのトランジスタ４２、４４と、２つのトランジスタ４２、４４のそれぞれのコレクタにエミッタが接続された２つのトランジスタ４６、４８と、２つのトランジスタ４２、４４のエミッタのそれぞれに接続された定電流回路５０、５２とを有している。
【００５３】
高域強調回路２２は、トランジスタ４２のエミッタ側とトランジスタ４４のエミッタ側との間に直列に接続された抵抗５４及びコンデンサ５６よりなる微分回路として構成されている。
【００５４】
メインドライバ１８のトランジスタ３２、３４のベース、及びサブドライバ２０のトランジスタ４６、４８のベースには、駆動電源５８が接続される。メインドライバ１８の抵抗３６、３８には、駆動電源６０が接続される。
【００５５】
メインドライバ１８においては、一方のトランジスタ２８のベースに、信号生成部１６により生成された信号ＰＡＴが入力される。他方のトランジスタ３０のベースには、所定の参照電圧Ｖｒｅｆ１（ＰＡＴＢ）を有する信号が入力される。これにより、他方のトランジスタ３０のコレクタに接続されるトランジスタ３４のコレクタから、一方のトランジスタ２８のベースに入力された信号と同一位相の信号が出力される。本信号は、メインドライバ１８の出力信号として出力される。
【００５６】
サブドライバ２０においては、一方のトランジスタ４２のベースに、メインドライバ１８と同様に、信号生成部１６により生成された信号ＰＡＴが入力される。他方のトランジスタ４４のベースには、所定の参照電圧Ｖｒｅｆ１（ＰＡＴＢ）を有する信号が入力される。これにより、一方のトランジスタ４２のコレクタに接続されるトランジスタ４６のコレクタから、トランジスタ４２のベースに入力された信号を反転した波形の信号が出力される。ここで、トランジスタ４６のコレクタから出力される信号は、抵抗５４及びコンデンサ５６よりなる微分回路として構成される高域強調回路２２により高域が強調され、これらの素子定数により定まるカットオフ周波数以上の高周波成分のみが出力される。トランジスタ４６のコレクタから出力される信号は、高域強調回路２２の出力信号（反転出力のサブドライバ２０の出力信号）として出力される。
【００５７】
メインドライバ１８の出力信号及び高域強調回路２２の出力信号は、加算回路２４により加算される。こうして、メインドライバ１８の出力信号に、高域強調回路２２の出力信号を加算することにより、伝送損失を受けた信号を模擬した模擬信号が生成され、ドライバ回路１０の出力信号Ｖｏｕｔとして出力される。
【００５８】
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができ、ＤＵＴに内蔵された高域強調回路の正確な試験を実現することができる。
【００５９】
［第２実施形態］
本発明の第２実施形態によるドライバ回路について図６を用いて説明する。図６は本実施形態によるドライバ回路の構成を示すブロック図である。なお、第１実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００６０】
本実施形態によるドライバ回路６２は、図３に示す第１実施形態によるドライバ回路１０の構成に加えて、加算回路２４が出力する出力信号を増幅する増幅回路６４を更に有するものである。
【００６１】
本実施形態によるドライバ回路６２における増幅回路６４は、図６に示すように、加算回路２４の出力信号が入力信号として入力され、入力信号を増幅した信号を出力信号として出力する。増幅回路６４の出力信号は、無損失伝送線路２６を介してＤＵＴ１２に供給される。ここで、増幅回路６４は、増幅回路６４の出力信号をＤＵＴ１２に伝送する無損失伝送線路２６と実質的に同一の出力インピーダンスを有しており、無損失伝送線路２６とインピーダンス整合されている。
【００６２】
このように、本実施形態によるドライバ回路６２は、加算回路２４の出力信号を増幅する増幅回路６４を更に有するので、メインドライバ１８及びサブドライバ２０の消費電力を低減することができる。
【００６３】
［第３実施形態］
本発明の第３実施形態によるドライバ回路について図７乃至図１０を用いて説明する。図７は本実施形態によるドライバ回路の構成を示すブロック図、図８及び図９は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図１０は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。なお、第１及び第２実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００６４】
本実施形態によるドライバ回路６６は、図３に示す第１実施形態によるドライバ回路１０の構成に加えて、高域強調回路２２の出力信号に所定の補正値を乗じることにより、高域強調回路２２の出力信号の振幅を調整する乗算回路６８を更に有するものである。
【００６５】
本実施形態によるドライバ回路６６における乗算回路６８は、図７に示すように、高域強調回路２２の出力信号が入力信号として入力され、所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
【００６６】
加算回路２４は、メインドライバ１８の出力信号及び乗算回路６８の出力信号が入力され、メインドライバ１８の出力信号に乗算回路６８の出力信号を加算した信号を出力信号として出力する。
【００６７】
このように、本実施形態によるドライバ回路６６は、乗算回路６８により振幅を調整した高域強調回路２２の出力信号をメインドライバ１８の出力信号に加算することにより、伝送損失を受けた信号を模擬した模擬信号を生成する。この際、乗算回路６８において、高域強調回路２２の出力信号の振幅を調整するための補正値を変更することにより、伝送損失を受けた信号を模擬した模擬信号の損失量を変更することができる。
【００６８】
本実施形態によるドライバ回路６６における模擬信号の損失量の変更について図８及び図９を用いて説明する。図８及び図９は、図７に示す回路構成のＡ点〜Ｄ点、Ｆ点、Ｇ点における信号の波形を示す波形図である。
【００６９】
まず、図８は、乗算回路６８により高域強調回路２２の出力信号の振幅を１／２倍に調整した場合について示している。図８（ａ）は信号生成部１６により生成される信号（Ａ点の信号）及びメインドライバ１８の出力信号（Ｂ点の信号）の波形を示している。図８（ｂ）はサブドライバ２０の出力信号（Ｃ点の信号）の波形を示している。図８（ｃ）は高域強調回路２２の出力信号（Ｄ点の信号）の波形を示している。図８（ｄ）は乗算回路６８の出力信号（Ｆ点の信号）の波形を示している。図８（ｅ）は加算回路の出力信号（Ｇ点の信号）の波形を示している。
【００７０】
信号生成部１６により生成される信号、メインドライバ１８の出力信号、サブドライバ２０の出力信号、及び高域強調回路２２の出力信号は、それぞれ図８（ａ）乃至図８（ｃ）に示すように、第１実施形態によるドライバ回路の場合と同様の波形の信号である。
【００７１】
乗算回路６８の出力信号は、図８（ｄ）に示すように、図８（ｃ）に示す高域強調回路２２の出力信号の振幅を１／２倍に調整した波形の信号である。
【００７２】
加算回路２４の出力信号は、図８（ｅ）に示すように、図８（ａ）に示すメインドライバの出力信号に、図８（ｄ）に示す振幅が１／２倍に調整された高域強調回路２２の出力信号を加算した波形の信号である。このように、本実施形態によるドライバ回路６６は、乗算回路６８により振幅が調整された高域強調回路２２の出力信号をメインドライバ１８の出力信号に加算することにより、メインドライバ１８の出力信号の立ち上がり及び立ち下がりのエッジが鈍った波形の低域が強調された信号、すなわち、伝送損失を受けて高周波成分が劣化した信号を模擬した模擬信号を生成する。
【００７３】
図８に示す場合においては、乗算回路６８により、メインドライバ１８の出力信号に加算する高域強調回路２２の出力信号の振幅を１／２倍に調整している。したがって、この場合、高域強調回路２２の出力信号を、振幅を補正せずにそのままメインドライバ１８の出力信号に加算する場合と比較して、模擬信号の損失量が小さくなっている。
【００７４】
また、図９は、乗算回路６８により高域強調回路２２の出力信号の振幅をゼロにした場合について示している。図９（ａ）は信号生成部１６により生成される信号（Ａ点の信号）及びメインドライバ１８の出力信号（Ｂ点の信号）の波形を示している。図９（ｂ）はサブドライバ２０の出力信号（Ｃ点の信号）の波形を示している。図９（ｃ）は高域強調回路２２の出力信号（Ｄ点の信号）の波形を示している。図９（ｄ）は乗算回路６８の出力信号（Ｆ点の信号）を示している。図９（ｅ）は加算回路の出力信号（Ｇ点の信号）の波形を示している。
【００７５】
信号生成部１６により生成される信号、メインドライバ１８の出力信号、サブドライバ２０の出力信号、及び高域強調回路２２の出力信号は、それぞれ図９（ａ）乃至図９（ｃ）に示すように、第１実施形態によるドライバ回路の場合と同様の波形の信号である。
【００７６】
乗算回路６８の出力信号は、図９（ｄ）に示すように、図９（ｃ）に示す高域強調回路２２の出力信号の振幅をゼロにした波形の信号である。
【００７７】
加算回路２４の出力信号は、図９（ｅ）に示すように、図９（ａ）に示すメインドライバ１８の出力信号に、図９（ｄ）に示す振幅がゼロにされた高域強調回路２２の出力信号を加算した波形の信号、すなわちメインドライバ１８の出力信号と同一波形の信号である。このように、本実施形態によるドライバ回路６６は、乗算回路６８により高域強調回路２２の出力信号の振幅をゼロにすることにより、伝送損失を模擬していない信号を出力することもできる。
【００７８】
以上のように、本実施形態によるドライバ回路６６では、乗算回路６８により、メインドライバ１８の出力信号に加算する高域強調回路２２の出力信号の振幅を調整することにより、伝送損失を受けた信号を模擬した模擬信号の損失量を変更することができる。
【００７９】
なお、上記では、高域強調回路２２の出力信号の振幅を１／２倍、０倍に調整する場合について説明したが、振幅の調整量は、生成すべき模擬信号の損失量に応じて適宜変更することができる。
【００８０】
次に、本実施形態によるドライバ回路６６の具体的な回路構成について図１０を用いて説明する。
【００８１】
メインドライバ１８の回路構成は、図５に示す第１実施形態による場合と同様である。
【００８２】
サブドライバ２０は、２つのトランジスタ４２、４４と、トランジスタ４４のコレクタにエミッタが接続されたトランジスタ４８と、２つのトランジスタ４２、４４のエミッタのそれぞれに接続された定電流回路５０、５２とを有している。
【００８３】
高域強調回路２２の回路構成は、図５に示す第１実施形態による場合と同様である。
【００８４】
乗算回路６８は、トランジスタ４２のコレクタにエミッタが接続された２つのトランジスタ７０、７２を有している。
【００８５】
メインドライバ１８においては、第１実施形態による場合と同様に、一方のトランジスタ２８のベースに信号生成部１６により生成された信号ＰＡＴが入力され、他方のトランジスタ３０のコレクタに接続されるトランジスタ３４のコレクタから、一方のトランジスタ２８のベースに入力された信号と同一位相の信号が出力される。本信号は、メインドライバ１８の出力信号として出力される。
【００８６】
サブドライバ２０においても、第１実施形態による場合と同様に、一方のトランジスタ４２のベースに信号生成部１６により生成された信号ＰＡＴが入力され、トランジスタ４２のコレクタに接続される乗算回路６８に、トランジスタ４２のベースに入力された信号を反転した波形の信号の高域を強調した信号が入力される。
【００８７】
乗算回路６８においては、一方のトランジスタ７０のベースには、所定の電圧Ｖｍａｇ１を有する信号が入力される。他方のトランジスタ７２のベースには、所定の参照電圧Ｖｒｅｆ２を有する信号が入力される。これにより、一方のトランジスタ７０のコレクタから、乗算回路６８の出力信号として、乗算回路６８に入力された信号の振幅を調整した信号が出力される。
【００８８】
乗算回路６８の出力信号は、加算回路２４によりメインドライバ１８の出力信号に加算される。
【００８９】
こうして、メインドライバ１８の出力信号に乗算回路６８の出力信号を加算することにより、伝送損失を受けた信号を模擬した模擬信号が生成され、ドライバ回路６６の出力信号Ｖｏｕｔとして出力される。本実施形態によるドライバ回路６６では、乗算回路６８において、トランジスタ７０のベースに入力する信号の電圧Ｖｍａｇ１を変更することにより、模擬信号の損失量を変更することができる。
【００９０】
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができ、しかも模擬信号の損失量を変更することができる。
【００９１】
［第４実施形態］
本発明の第４実施形態によるドライバ回路について図１１及び図１２を用いて説明する。図１１は本実施形態によるドライバ回路の構成を示すブロック図、図１２は本実施形態によるドライバ回路の具体的な回路構成を示す回路図である。なお、第１乃至第３実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９２】
本実施形態によるドライバ回路７４は、伝送損失を受けた信号を模擬した模擬信号を生成する場合において、模擬信号の損失量を変更することが可能であるとともに、模擬信号の波形を任意の波形に整形することが可能であるものである。
【００９３】
本実施形態によるドライバ回路７４は、図１１に示すように、メインドライバ１８と、複数のサブドライバ２０−１、…、２０−ｎ（ｎは２以上の整数）と、複数のサブドライバ２０−１、…、２０−ｎのそれぞれに対応して設けられた複数の高域強調回路２２−１、…、２２−ｎと、複数の高域強調回路２２−１、…、２２−ｎのそれぞれに対応して設けられた複数の乗算回路６８−１、…、６８−ｎと、加算部７６とを有している。
【００９４】
メインドライバ１８は、信号生成部１６により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
【００９５】
複数のサブドライバ２０−１、…、２０−ｎは、信号生成部１６により生成された信号が入力信号として入力され、入力信号を反転した波形の反転信号を出力信号として出力する。
【００９６】
複数の高域強調回路２２−１、…、２２−ｎは、それぞれ対応するサブドライバ２０−１、…、２０−ｎの出力信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。各高域強調回路２２−１、…、２２−ｎは、ハイパスフィルタ、具体的にはＲＣ微分回路により構成され、サブドライバ２０−１、…、２０−ｎの出力信号を微分した微分信号を出力する。複数の高域強調回路２２−１、…、２２−ｎは、互いに異なる時定数を有している。
【００９７】
複数の乗算回路２４−１、…、２４−ｎは、それぞれ対応する高域強調回路２２−１、…、２２−ｎの出力信号が入力信号として入力され、入力信号に所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
【００９８】
加算部７６は、複数の乗算回路６８−１、…、６８−ｎのそれぞれに対応して設けられた複数の加算回路２４−１、…、２４−ｎを有している。
【００９９】
複数の加算回路２４−１、…、２４−ｎは、それぞれ対応する乗算回路６８−１、…、６８−ｎの出力信号が入力され、それぞれ対応する乗算回路の出力信号６８−１、…、６８−ｎを、メインドライバ１８の出力信号に加算する。これにより、加算部７６は、複数の乗算回路６８−１、…、６８−ｎの出力信号をメインドライバ１８の出力信号に加算した出力信号を出力する。
【０１００】
加算部７６の出力信号は、無損失伝送線路２６を介してＤＵＴ１２に入力される。
【０１０１】
こうして、所定の損失量の伝送損失を受けた信号を模擬した模擬信号がＤＵＴ１２に供給され、ＤＵＴ１２に内蔵された高域強調回路１４の試験が行われる。
【０１０２】
このように、本実施形態によるドライバ回路７４は、時定数の異なる複数の高域強調回路２２−１、…、２２−ｎと、複数の高域強調回路２２−１、…、２２−ｎの出力信号の振幅を調整する複数の乗算回路６８−１、…、６８−ｎとを有し、時定数の異なる複数の高域強調回路２２−１、…、２２−ｎの出力信号の振幅を複数の乗算回路６８−１、…、６８−ｎにより調整した信号を、メインドライバ１８の出力信号に加算することにより、伝送損失を受けた信号を模擬した模擬信号を生成する。
【０１０３】
複数の高域強調回路２２−１、…、２２−ｎは、互いに時定数が異なっているため、互いに波形の異なる高域強調信号を出力する。このように複数の高域強調回路２２−１、…、２２−ｎから出力される互いに波形の異なる出力信号が、乗算回路６８−１、…、６８−ｎにより振幅が調整された後、メインドライバ１８の出力信号に加算される。
【０１０４】
したがって、本実施形態によるドライバ回路７４は、複数の乗算回路６８−１、…、６８−ｎにおいて、互いに時定数の異なる複数の高域強調回路２２−１、…、２２−ｎの出力信号の振幅を調整するための補正値を適宜設定することにより、伝送損失を受けた信号を模擬した模擬信号の損失量を変更することができるとともに、模擬信号の波形を任意の波形に整形することができる。
【０１０５】
次に、本実施形態によるドライバ回路７４の具体的な回路構成について図１２を用いて説明する。
【０１０６】
メインドライバ１８の回路構成は、図５に示す第１実施形態による場合と同様である。
【０１０７】
各サブドライバ２０−１、…、２０−ｎは、図１０に示す第３実施形態におけるサブドライバ２０と同様に、２つのトランジスタ４２、４４と、トランジスタ４４のコレクタにエミッタが接続されたトランジスタ４８と、２つのトランジスタ４２、４４のエミッタのそれぞれに接続された定電流回路５０、５２とを有している。
【０１０８】
各高域強調回路２２−１、…、２２−ｎは、対応するサブドライバ２０−１、…、２０−ｎのトランジスタ４２のエミッタ側とトランジスタ４４のエミッタ側との間に直列に接続された抵抗５４及びコンデンサ５６よりなる微分回路として構成されている。但し、高域強調回路２２−１、…、２２−ｎを構成する抵抗５４及びコンデンサ５２は、高域強調回路２２−１、…、２２−ｎが互いに異なる時定数を有するように選択されている。
【０１０９】
各乗算回路６８−１、…、６８−ｎは、図１０に示す第３実施形態における乗算回路６８と同様に、対応するサブドライバ２０−１、…、２０−ｎのトランジスタ４２のコレクタにエミッタが接続された２つのトランジスタ７０、７２を有している。
【０１１０】
メインドライバ１８においては、第１実施形態による場合と同様に、一方のトランジスタ２８のベースに信号生成部１６により生成された信号ＰＡＴが入力され、他方のトランジスタ３０のコレクタに接続されるトランジスタ３４のコレクタから、一方のトランジスタ２８のベースに入力された信号と同一位相の信号が出力される。本信号は、メインドライバ１８の出力信号として出力される。
【０１１１】
サブドライバ２０−１、…、２０−ｎにおいては、一方のトランジスタ４２のベースに信号生成部１６により生成された信号ＰＡＴが入力され、一方のトランジスタ４２のコレクタに接続される対応する乗算回路６８−１、…、６８−ｎに、トランジスタ４２のベースに入力された信号を反転した波形の信号の高域を強調した信号が入力される。ここで、サブドライバ２０−１、…、２０−ｎのそれぞれに対応して設けられた高域強調回路２２−１、…、２２−ｎは、互いに異なる時定数を有している。このため、サブドライバ２０−１、…、２０−ｎの乗算回路６８−１、…、６８−ｎに入力される信号は、互いに波形の異なる高域強調信号である。サブドライバ２０−１、…、２０−ｎを入力源にもつ高域強調回路２２−１、…、２２−ｎから出力された信号は、対応する乗算回路６８−１、…、６８−ｎに入力される。
【０１１２】
乗算回路６８−１、…、６８−ｎにおいては、一方のトランジスタ７０のベースには、所定の電圧Ｖｍａｇ１、…、Ｖｍａｇｎを有する信号が入力される。他方のトランジスタ７２のベースには、所定の参照電圧Ｖｒｅｆ２を有する信号が入力される。これにより、一方のトランジスタ７０のコレクタから、対応する高域強調回路２２−１、…、２２−ｎから出力された信号の振幅を調整した信号が出力される。
【０１１３】
乗算回路６８−１、…、６８−ｎの出力信号は、対応する加算回路２４−１、…、２４−ｎによりメインドライバ１８の出力信号に加算される。
【０１１４】
こうして、メインドライバ１８の出力信号に乗算回路６８−１、…、６８−ｎの出力信号を加算することにより、伝送損失を受けた信号を模擬した模擬信号が生成され、ドライバ回路７４の出力信号Ｖｏｕｔとして出力される。本実施形態によるドライバ回路７４では、乗算回路６８−１、…、６８−ｎにおいて、トランジスタ７０のベースに入力する信号の電圧Ｖｍａｇ１、…、Ｖｍａｇｎを変更することにより、模擬信号の損失量を変更するとともに、その波形を任意の波形に整形することができる。
【０１１５】
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、伝送損失を受けた信号を模擬した模擬信号を生成することができ、しかも、模擬信号の損失量を変更するとともに、その波形を任意の波形に整形することができる。
【０１１６】
［第５実施形態］
本発明の第５実施形態によるドライバ回路について図１３乃至図１５を用いて説明する。図１３は本実施形態によるドライバ回路の構成を示すブロック図、図１４は本実施形態によるドライバ回路の具体的な回路構成を示す回路図、図１５は本実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。なお、第１乃至第４実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１１７】
本実施形態によるドライバ回路７８は、図１３に示すように、メインドライバ１８と、サブドライバ８０と、高域強調回路８２と、高域強調回路８４と、高域強調回路８２及び高域強調回路８４のそれぞれに対応して設けられた２つの乗算回路８６、８８と、加算部９０とを有している。
【０１１８】
メインドライバ１８は、信号生成部１６により生成された信号が入力信号として入力され、入力信号と同一位相の信号を出力信号として出力する。
【０１１９】
サブドライバ８０は、差動ドライバにより構成されており、信号生成部１６により生成された信号が入力信号として入力され、入力信号と同一波形の非反転信号と、入力信号を反転した波形の反転信号とからなる差動信号を出力信号として出力する。
【０１２０】
高域強調回路８２は、ドライバ回路７８の出力信号として高域を強調した高域強調信号を生成する高域強調動作時において、メインドライバ１８の出力信号に加算される、非反転信号の高域を強調した信号を生成するためのものである。すなわち、高域強調回路８２は、サブドライバ８０から出力される差動信号のうち非反転信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。高域強調回路８２は、ハイパスフィルタ、具体的にはＲＣ微分回路により構成され、サブドライバ８０から出力される非反転信号を微分した微分信号を出力する。
【０１２１】
高域強調回路８４は、ドライバ回路７８の出力信号として低域を強調した低域強調信号を生成する低域強調動作時において、メインドライバ１８の出力信号に加算される、反転信号の高域を強調した信号を生成するためのものである。すなわち、高域強調回路８４は、サブドライバ８０から出力される差動信号のうち反転信号が入力信号として入力され、入力信号の高周波成分を透過し、入力信号の高域を強調した信号を出力信号として出力する。高域強調回路８４は、ハイパスフィルタ、具体的にはＲＣ微分回路により構成され、サブドライバ８０から出力される反転信号を微分した微分信号を出力する。
【０１２２】
乗算回路８６は、対応する高域強調回路８２の出力信号が入力信号として入力され、入力信号に所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
【０１２３】
乗算回路８８は、対応する高域強調回路８４の出力信号が入力信号として入力され、入力信号に所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
【０１２４】
加算部９０は、２つの乗算回路８６、８８のそれぞれに対応して設けられた２つの加算回路９２、９４を有している。
【０１２５】
加算回路９２は、高域強調動作時において、メインドライバ１８の出力信号及び対応する乗算回路８６の出力信号が入力され、乗算回路８６により振幅が調整された高域強調回路８２の出力信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０１２６】
加算回路９４は、低域強調動作時において、メインドライバ１８の出力信号及び対応する乗算回路８８の出力信号が入力され、乗算回路８８により振幅が調整された高域強調回路８４の出力信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０１２７】
こうして、加算部９０は、高域強調動作時における出力信号として加算回路９２の出力信号を出力し、低域強調動作時における出力信号として加算回路９４の出力信号を出力する。
【０１２８】
加算部９０の出力信号は、無損失伝送線路２６を介してＤＵＴ１２に入力され、ＤＵＴ１２に内蔵された高域強調回路１４等の試験が行われる。
【０１２９】
本実施形態によるドライバ回路７８は、高域が強調された高域強調信号を出力信号として出力する高域強調動作と、低域が強調された低域強調信号を出力信号として出力する低域強調動作とを選択的に行う。そして、高域強調動作時においては、乗算回路８６により振幅が調整された高域強調回路８２の出力信号をメインドライバ１８の出力信号に加算した高域強調信号を出力信号として出力する。また、低域強調動作時においては、乗算回路８８により振幅が調整された高域強調回路８４の出力信号をメインドライバ１８の出力信号に加算した低域強調信号を出力信号として出力する。なお、本実施形態によるドライバ回路７８は、低域強調動作時において、第３実施形態によるドライバ回路と同様に、低域が強調された信号、すなわち伝送損失を受けた信号を模擬した模擬信号を生成する。
【０１３０】
後述するように、本実施形態によるドライバ回路７８は、高域強調回路８２を構成する抵抗及びキャパシタと、高域強調回路８４を構成する抵抗及びキャパシタとに、共通の抵抗及びキャパシタを用い、図１０に示す第３実施形態によるドライバ回路の具体的な回路構成に僅かな回路を追加するだけで構成されている。したがって、本実施形態によるドライバ回路７８は、複雑な回路構成を必要とすることなく高域強調回路８２と高域強調回路８４とを構成し、信号の低域強調と高域強調とを実現するものである。
【０１３１】
なお、米国特許出願第１１／２６２，５０７号明細書には、高域強調回路８２を含む高域強調を実現する回路部分に相当する高域強調回路が記載されている。低域強調と高域強調とを実現する本実施形態によるドライバ回路７８は、この高域強調回路に、僅かな回路を追加するだけで構成することができる。
【０１３２】
次に、本実施形態によるドライバ回路７８の具体的な回路構成について図１４及び図１５を用いて説明する。
【０１３３】
メインドライバ１８の回路構成は、図５に示す第１実施形態による場合と同様である。
【０１３４】
サブドライバ８０は、２つのトランジスタ９６、９８と、２つのトランジスタ９６、９８のエミッタのそれぞれに接続された定電流回路１００、１０２とを有している。
【０１３５】
高域強調回路８２と高域強調回路８４とは、サブドライバ８０のトランジスタ９６のエミッタ側とトランジスタ９８のエミッタ側との間に直列に接続された抵抗１０４及びコンデンサ１０６よりなる共通の微分回路として構成されている。
【０１３６】
乗算回路８６は、サブドライバ８０のトランジスタ９８のコレクタにエミッタが接続された２つのトランジスタ１０８、１１０を有している。乗算回路８８は、サブドライバ８０のトランジスタ９６のコレクタにエミッタが接続された２つのトランジスタ１１２、１１４を有している。
【０１３７】
上述した本実施形態によるドライバ回路７８の回路構成において、サブドライバ８０のトランジスタ９６、９８は、図１０に示す第３実施形態によるドライバ回路６６のトランジスタ４２、４４にそれぞれ対応する。また、サブドライバ８０の定電流回路１００、１０２は、図１０に示す第３実施形態によるドライバ回路６６の定電流回路５０、５２にそれぞれ対応する。また、高域強調回路８２及び高域強調回路８４を構成する抵抗１０４、コンデンサ１０６は、図１０に示す第３実施形態によるドライバ回路６６の高域強調回路２２を構成する抵抗５４、コンデンサ５６にそれぞれ対応する。また、乗算回路８８のトランジスタ１１２、１１４は、図１０に示す第３実施形態によるドライバ回路６６の乗算回路６８のトランジスタ７０、７２にそれぞれ対応する。したがって、本実施形態によるドライバ回路７８は、図１０に示す第３実施形態によるドライバ回路６６に、乗算回路８６を追加するだけで構成することができる。
【０１３８】
メインドライバ１８においては、一方のトランジスタ２８のベースに、信号生成部１６により生成された信号ＰＡＴが入力される。図１５（ａ）は、信号生成部１６により入力される信号（電圧）ＰＡＴの波形を示している。他方のトランジスタ３０のベースには、所定の参照電圧Ｖｒｅｆ１（ＰＡＴＢ）を有する信号が入力される。これにより、他方のトランジスタ３０のコレクタに接続されるトランジスタ３４のコレクタから、一方のトランジスタ２８のベースに入力された信号と同一位相の信号が出力される。図１５（ｂ）は、このときトランジスタ３４のエミッタ側からトランジスタ３０のコレクタ側に流れる信号（電流）ｉ１の波形を示している。トランジスタ３０のコレクタから出力された信号は、トランジスタ３４を介して、メインドライバ１８の出力信号として出力される。
【０１３９】
サブドライバ８０においては、一方のトランジスタ９６のベースに、メインドライバ１８と同様に、信号生成部１６により生成された信号ＰＡＴが入力される。他方のトランジスタ９８のベースには、所定の参照電圧Ｖｒｅｆ１（ＰＡＴＢ）を有する信号が入力される。
【０１４０】
これにより、一方のトランジスタ９６のコレクタに接続される乗算回路８８に、トランジスタ９６のベースに入力された信号を反転した波形の信号が入力される。ここで、トランジスタ９６のコレクタから出力される信号は、抵抗１０４及びコンデンサ１０６よりなる微分回路として構成される高域強調回路８４により高域が強調され、これらの素子定数により定まるカットオフ周波数以上の高周波成分のみが出力される。図１５（ｃ）は、このときトランジスタ１１２のエミッタ側からトランジスタ９６のコレクタ側に流れる信号（電流）ｉ２の波形を示している。
【０１４１】
トランジスタ９６のコレクタから出力された信号は、乗算回路８８に入力される。
【０１４２】
また、他方のトランジスタ９８のコレクタからは、一方のトランジスタ９６のベースに入力された信号と同一波形の信号が出力される。ここで、トランジスタ９８のコレクタから出力される信号は、抵抗１０４及びコンデンサ１０６よりなる微分回路として構成される高域強調回路８２により高域が強調され、これらの素子定数により定まるカットオフ周波数以上の高周波成分のみが出力される。図１５（ｄ）は、このときトランジスタ１０８のエミッタ側からトランジスタ９８のコレクタ側に流れる信号（電流）ｉ３の波形を示している。
【０１４３】
トランジスタ９８のコレクタから出力された信号は、乗算回路８６に入力される。
【０１４４】
乗算回路８６においては、トランジスタ９８のコレクタから出力された信号が、トランジスタ１０８及びトランジスタ１１０のエミッタ側に入力される。ここで、一方のトランジスタ１０８のベースには、所定の電圧Ｖｍａｇ１を有する信号が入力される。他方のトランジスタ１１０のベースには、所定の参照電圧Ｖｒｅｆ２を有する信号が入力される。これにより、一方のトランジスタ１０８のコレクタから、トランジスタ９８のコレクタから出力された信号の振幅を調整した信号が出力される。
【０１４５】
乗算回路８６のトランジスタ１０８のコレクタから出力された信号は、加算回路９２によりメインドライバ１８の出力信号に加算される。
【０１４６】
乗算回路８８においては、トランジスタ９６のコレクタから出力された信号が、トランジスタ１１２及びトランジスタ１１４のエミッタ側に入力される。ここで、一方のトランジスタ１１２のベースには、所定の電圧Ｖｍａｇ２を有する信号が入力される。他方のトランジスタ１１４のベースには、所定の参照電圧Ｖｒｅｆ２を有する信号が入力される。これにより、一方のトランジスタ１１２のコレクタから、トランジスタ９６のコレクタから出力された信号の振幅を調整した信号が出力される。
【０１４７】
乗算回路８８のトランジスタ１１２のコレクタから出力された信号は、加算回路９４によりメインドライバ１８の出力信号に加算される。
【０１４８】
ドライバ回路７８の出力信号として高域強調信号を出力する高域強調動作においては、トランジスタ９６のエミッタから出力された信号を乗算回路８８によりゼロとし、乗算回路８６の出力信号のみをメインドライバ１８の出力信号に加算する。図１５（ｅ）は、ドライバ回路７８の出力信号（電圧）Ｖｏｕｔの波形を示している。図示するように、乗算回路８６において、トランジスタ１０８のベースに入力する信号の電圧Ｖｍａｇ１を変更することにより、高域強調信号の強調量を変更することができる。
【０１４９】
また、ドライバ回路７８の出力信号として低域強調信号を出力する低域強調動作においては、トランジスタ９８のエミッタから出力された信号を乗算回路８６によりゼロとし、乗算回路８８の出力信号のみをメインドライバ１８の出力信号に加算する。図１５（ｅ）に示すように、乗算回路８８において、トランジスタ１１２のベースに入力する信号の電圧Ｖｍａｇ２を変更することにより、低域強調信号の強調量を変更することができる。
【０１５０】
このように、本実施形態によれば、複雑な回路構成を必要とすることなく、強調量が可変の高域強調回路及び低域強調回路を実現することができる。
【０１５１】
［第６実施形態］
本発明の第６実施形態によるドライバ回路について図１６及び図１７を用いて説明する。図１６は本実施形態によるドライバ回路の構成を示すブロック図、図１７は本実施形態によるドライバ回路の各点における信号の波形を示す波形図である。なお、第１乃至第５実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１５２】
本実施形態によるドライバ回路１１６は、図７に示す第３実施形態によるドライバ回路６６の構成に加えて、ドライバ回路６６に入力する信号の位相を調整する位相調整回路１１８を更に有し、ＤＵＴ１２に供給する伝送損失を受けた信号を模擬した模擬信号の位相を、その損失量に応じて調整するものである。なお、本実施形態においてドライバ回路６６と組み合わせる位相調整回路１１８については、本出願人による特願２００５−１６０８３２の明細書に詳述されている。
【０１５３】
図１６に示すように、ドライバ回路６６の入力端には、信号生成部１６により生成された信号の位相を調整した信号を出力する位相調整回路１１８が設けられている。
【０１５４】
位相調整回路１１８は、ドライバ１２０、１２２と、ローパスフィルタ（ＬＰＦ）１２４と、乗算回路１２６と、加算回路１２８と、コンパレータ１３０とを有している。
【０１５５】
ドライバ１２０は、信号生成部１６により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。また、ドライバ１２２には、ドライバ１２０と同様に、信号生成部１６により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
【０１５６】
ＬＰＦ１２４は、ドライバ１２２の出力信号が入力信号として入力され、入力信号の低周波数成分を出力信号として出力する。
【０１５７】
乗算回路１２６は、ＬＰＦ１２４の出力信号が入力信号として入力され、所定の補正値を乗じることにより入力信号の振幅を調整した信号を出力信号として出力する。
【０１５８】
加算回路１２８は、乗算回路１２６の出力信号と所定の電圧ＶＢＢを有する信号とが入力され、乗算回路１２６の出力信号と所定の電圧ＶＢＢを有する信号とを加算した信号を出力信号として出力する。電圧ＶＢＢとしては、例えば、入力信号のローレベルとハイレベルの平均電圧（５０％の電圧）が用いられる。
【０１５９】
コンパレータ１３０は、プラス入力端子にドライバ１２０の出力信号が入力信号として入力され、マイナス入力端子に加算回路１２８の出力信号が参照信号として入力され、入力信号の周波数に応じて、入力信号の位相を調整した信号を出力信号として出力する。
【０１６０】
こうして、位相調整回路１１８により位相が調整された信号は、ドライバ回路６６のメインドライバ１８及びサブドライバ２０に入力信号として入力され、第３実施形態による場合と同様に、伝送損失を受けた信号を模擬した模擬信号が生成される。
【０１６１】
このように、本実施形態によるドライバ回路１１８は、ドライバ回路６６のメインドライバ１８及びサブドライバ２０に入力する入力信号の位相を位相調整回路１１８により調整するので、伝送損失を模擬した模擬信号の位相を、その損失量に応じて調整することができる。
【０１６２】
これにより、例えば、図１７に示すように、ＤＵＴ１２に供給される模擬信号の波形の立ち上がり及び立ち下がりの振幅５０％のタイミングと、信号生成部１６により生成された信号の波形の立ち上がり及び立ち下がりの振幅５０％のタイミングとを揃えることができる。
【０１６３】
図１７は、図１６に示す構成のＡ点〜Ｅ点における信号の波形を示す波形図である。図１７（ａ）は、信号生成部１６により生成された信号（Ａ点の信号）の波形、ドライバ１２０の出力信号（Ｂ点の信号）の波形、及び加算回路１２８の出力信号（Ｃ点の信号）の波形を示している。図１７（ｂ）は、コンパレータ１３０の出力信号、すなわちメインドライバ１８及びサブドライバ２０に入力される信号（Ｄ点の信号）の波形を示している。図１７（ｃ）は、ＤＵＴ１２に供給される信号（Ｅ点の信号）の波形を示している。なお、図１７（ｃ）では、位相調整を行った信号を実線で示し、位相調整を行っていない信号の波形を点線で示している。
【０１６４】
ドライバ１２０の出力信号は、図１７（ａ）に示すように、信号生成部１６により生成された信号と同一波形の信号である。
【０１６５】
加算回路１２８の出力信号は、図１７（ａ）に示すように、乗算回路１２６により振幅が調整されたＬＰＦ１２４の出力信号と、所定の電圧値ＶＢＢを有する信号とが加算された波形の信号である。
【０１６６】
コンパレータ１３０の出力信号は、図１７（ｂ）に示すように、信号生成部１６により生成された信号に対して位相が遅れるように調整された信号である。ここで、乗算回路１２６によるＬＰＦ１２４の出力信号の振幅を調整するための補正値を適宜変更することにより、位相の調整量を変更することができる。
【０１６７】
ＤＵＴ１２に供給される信号、すなわちドライバ回路６６の出力信号は、図１７（ｃ）に示すように、伝送損失を受けた信号を模擬した信号である。本実施形態によるドライバ回路１１６では、伝送損失を受けた信号を模擬した模擬信号を生成するためにメインドライバ１８及びサブドライバ２０に入力される信号の位相を位相調整回路１１８により調整するので、模擬信号の立ち上がり及び立ち下がりの振幅５０％のタイミングを、信号生成部１６により生成された信号の立ち上がり及び立ち下がりの振幅５０％のタイミングに揃えることができる。
【０１６８】
このように、本実施形態によれば、メインドライバ１８及びサブドライバに入力する信号の位相を調整する位相調整回路１１８を有するので、ＤＵＴ１２に供給する伝送損失を受けた信号を模擬した模擬信号の位相を、その損失量に応じて調整することができる。
【０１６９】
［第７実施形態］
本発明の第７実施形態によるドライバ回路について図１８及び図１９を用いて説明する。図１８は本実施形態によるドライバ回路の構成を示すブロック図、図１９は本実施形態によるドライバ回路の各点における信号の波形を示す波形図である。なお、第１乃至第６実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１７０】
本実施形態によるドライバ回路１３２は、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…と複数のサブドライバ１３６−１、１３６−２、１３６−３、…とを組み合わせることにより、低域を強調した低域強調信号、すなわち伝送損失を受けた信号を模擬した模擬信号をデジタル的に生成するものである。
【０１７１】
本実施形態によるドライバ回路は、図１８に示すように、メインドライバ１８と、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…と、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…のそれぞれに対応して設けられた複数のサブドライバ１３６−１、１３６−２、１３６−３、…と、加算部１３８とを有している。
【０１７２】
本実施形態によるドライバ回路１３２には、信号生成部（図示せず）により生成された信号が入力される。
【０１７３】
メインドライバ１８は、信号生成部により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
【０１７４】
複数の可変遅延回路１３４−１、１３４−２、１３４−３、…は、信号生成部により生成された信号が入力信号として入力され、入力信号を遅延時間ｔｄずつ順次遅延する。ｎ番目（ｎは正の整数）の可変遅延回路１３４−ｎは、遅延時間ｎ×ｔｄだけ遅延した入力信号を出力信号として出力する。
【０１７５】
複数のサブドライバ１３６−１、１３６−２、１３６−３、…は、それぞれ対応する複数の可変遅延回路１３４−１、１３４−２、１３４−３、…の出力信号が入力信号として入力され、入力信号の振幅を調整した信号を出力信号として出力する。ｎ番目（ｎは正の整数）のサブドライバ１３６−ｎは、遅延時間ｎ×ｔｄだけ遅延した信号の振幅を調整した信号を出力信号として出力する。
【０１７６】
加算部１３８は、複数のサブドライバ１３６−１、１３６−２、１３６−３、…のそれぞれに対応して設けられた複数の加算回路１４０−１、１４０−２、１４０−３、…を有している。
【０１７７】
複数の加算回路１４０−１、１４０−２、１４０−３、…は、それぞれ対応する複数のサブドライバ１３６−１、１３６−２、１３６−３、…の出力信号を、メインドライバ１８の出力信号に加算する。これにより、加算部１３８は、複数のサブドライバ１３６−１、１３６−２、１３６−３、…の出力信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０１７８】
こうして、本実施形態によるドライバ回路１３２は、複数のサブドライバ１３６−１、１３６−２、１３６−３、…の出力信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０１７９】
図１９は、図１８に示す構成の各点における信号の波形を示す波形図である。なお、図１９においては、可変遅延回路、サブドライバ、及び加算回路が、それぞれ３つずつ設けられている場合について示している。図１９（ａ）は本実施形態によるドライバ回路１３２に入力される入力信号の波形を示している。図１９（ｂ）はサブドライバ１３６−１の出力信号Ｖ１の波形を示している。図１９（ｃ）はサブドライバ１３６−２の出力信号Ｖ２の波形を示している。図１９（ｄ）はサブドライバ１３６−３の出力信号Ｖ３の波形を示している。図１９（ｅ）は本実施形態によるドライバ回路１３２の出力信号Ｖｏｕｔの波形を示している。
【０１８０】
図１９（ａ）に示す入力信号は、メインドライバ１８及び複数の可変遅延回路１３６−１、１３６−３、１３６−３に供給される。
【０１８１】
メインドライバ１８の出力信号は、図１９（ａ）に示す入力信号と同一波形の信号である。
【０１８２】
サブドライバ１３６−１の出力信号Ｖ１は、図１９（ｂ）に示すように、図１９（ａ）に示す入力信号に対して遅延時間ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０１８３】
サブドライバ１３６−２の出力信号Ｖ２は、図１９（ｃ）に示すように、図１９（ａ）に示す入力信号に対して遅延時間２×ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０１８４】
サブドライバ１３６−３の出力信号Ｖ３は、図１９（ｄ）に示すように、図１９（ａ）に示す入力信号に対して遅延時間３×ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０１８５】
本実施形態によるドライバ回路１３６の出力信号Ｖｏｕｔは、図１９（ｅ）に示すように、メインドライバ１８の出力信号に、複数のサブドライバ１３６−１、１３６−２、１３６−３の出力信号Ｖ１、Ｖ２、Ｖ３が加算された波形の信号である。
【０１８６】
図１９（ｅ）に示すように、遅延時間ｔｄだけ遅延したＶ１、遅延時間２×ｔｄだけ遅延したＶ２、及び遅延時間３×ｔｄだけ遅延したＶ３を、メインドライバ１８の出力信号に加算することにより、低域が強調された低域強調信号Ｖｏｕｔ、すなわち、伝送損失を受けた信号を模擬した模擬信号Ｖｏｕｔをデジタル的に生成することができる。
【０１８７】
このように、本実施形態によるドライバ回路１３２は、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…により順次遅延された複数の信号を、メインドライバ１８の出力信号に加算するので、低域強調信号をデジタル的に生成することができる。
【０１８８】
また、本実施形態によるドライバ回路１３２においては、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…による遅延時間ｔｄを適宜変更し、複数のサブドライバ１３６−１、１３６−２、１３６−３、…による振幅の調整量を適宜変更することにより、デジタル的に生成される低域強調信号における低域の強調量を変更し、また、その波形を任意の波形に整形することができる。
【０１８９】
なお、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…、複数のサブドライバ１３６−１、１３６−２、１３６−３、…、及び複数の加算回路１４０−１、１４０−２、１４０−３、…を設ける数は、出力信号に要求される分解能等に応じて、適宜設定することができる。
【０１９０】
［第８実施形態］
本発明の第８実施形態によるドライバ回路について図２０乃至図２４を用いて説明する。図２０は本実施形態によるドライバ回路の構成を示すブロック図、図２１及び図２２は本実施形態によるドライバ回路の各点における信号の波形を示す波形図、図２３は本実施形態によるドライバ回路の具体的な回路構成を示す回路図、図２４は本実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。なお、第７実施形態によるドライバ回路と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１９１】
本実施形態によるドライバ回路１４２は、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…と複数のサブドライバ（差動ドライバ）１４４−１、１４４−２、１４４−３、…とを組み合わせることにより、低域強調動作時には、低域を強調した低域強調信号、すなわち伝送損失を受けた信号を模擬した模擬信号をデジタル的に生成し、また、高域強調動作時には、高域を強調した高域強調信号をデジタル的に生成するものである。
【０１９２】
本実施形態によるドライバ回路１４２は、図２０に示すように、メインドライバ１８と、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…と、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…のそれぞれに対応して設けられた複数のサブドライバ１４４−１、１４４−２、１４４−３、…と、複数のサブドライバ１４４−１、１４４−２、１４４−３、…のそれぞれに対応して設けられた複数のセレクトスイッチ１４６−１、１４６−２、１４６−３、…と、加算部１４８とを有している。
【０１９３】
本実施形態によるドライバ回路１４２には、信号生成部（図示せず）により生成された信号が入力される。
【０１９４】
メインドライバ１８は、信号生成部により生成された信号が入力信号として入力され、入力信号と同一波形の信号を出力信号として出力する。
【０１９５】
複数の可変遅延回路１３４−１、１３４−２、１３４−３、…は、第７実施形態によるドライバ回路と同様に、信号生成部により生成された信号が入力信号として入力され、入力信号を遅延時間ｔｄずつ順次遅延する。ｎ番目（ｎは正の整数）の可変遅延回路１３４−ｎは、遅延時間ｎ×ｔｄだけ遅延した入力信号を出力信号として出力する。
【０１９６】
複数のサブドライバ１４４−１、１４４−２、１４４−３、…は、差動ドライバにより構成されており、それぞれ対応する複数の可変遅延回路１３４−１、１３４−２、１３４−３、…の出力信号が入力信号として入力され、入力信号と同一波形の信号の振幅を調整した非反転信号と、入力信号を反転した波形の信号の振幅を調整した反転信号とからなる差動信号を出力信号として出力する。ｎ番目（ｎは正の整数）のサブドライバ１３６−ｎは、遅延時間ｎ×ｔｄだけ遅延した信号の振幅を調整した非反転信号及び反転信号を出力信号として出力する。
【０１９７】
複数のセレクトスイッチ１４６−１、１４６−２、１４６−３、…は、低域強調動作と高域強調動作とを切り替えるためのセレクト信号Ｓｅｌに基づき、それぞれ対応する複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの一方の信号が加算部１４８に入力されるように接続を切り替える。
【０１９８】
すなわち、低域強調動作時において、複数のセレクトスイッチ１４６−１、１４６−２、１４６−３、…は、それぞれ対応する複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの非反転信号が加算部１４８に入力されるように接続を切り替える。
【０１９９】
また、高域強調動作時において、複数のセレクトスイッチ１４６−１、１４６−２、１４６−３、…は、それぞれ対応する複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの反転信号が加算部１４８に入力されるように接続を切り替える。
【０２００】
加算部１４８は、複数のサブドライバ１４４−１、１４４−２、１４４−３、…のそれぞれに対応して設けられた複数の加算回路１５０−１、１５０−２、１５０−３、…を有している。
【０２０１】
複数の加算回路１５０−１、１５０−２、１５０−３、…は、それぞれ対応する複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうち、複数のセレクトスイッチ１４６−１、１４６−２、１４６−３、…を介して加算部１４８に入力される一方の信号をメインドライバ１８の出力信号に加算する。
【０２０２】
すなわち、低域強調動作時においては、複数の加算回路１５０−１、１５０−２、１５０−３、…は、それぞれ対応する複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの非反転信号を、メインドライバ１８の出力信号に加算する。これにより、加算部１４８は、複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される非反転信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０２０３】
また、高域強調動作時においては、複数の加算回路１５０−１、１５０−２、１５０−３、…は、それぞれ対応する複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの反転信号を、メインドライバ１８の出力信号に加算する。これにより、加算部１４８は、複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される反転信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０２０４】
こうして、本実施形態によるドライバ回路１４２は、低域強調動作時において、複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの非反転信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０２０５】
また、本実施形態によるドライバ回路１４２は、高域強調動作時において、複数のサブドライバ１４４−１、１４４−２、１４４−３、…から出力される差動信号のうちの反転信号をメインドライバ１８の出力信号に加算した信号を出力信号として出力する。
【０２０６】
図２１は、低域強調動作時の図２０に示す構成の各点における信号の波形を示す波形図である。なお、図２１においては、可変遅延回路、サブドライバ、及び加算回路が、それぞれ３つずつ設けられている場合について示している。図２１（ａ）は本実施形態によるドライバ回路１４２に入力される入力信号の波形を示している。図２１（ｂ）はサブドライバ１４４−１から出力される非反転信号Ｖ１の波形を示している。図２１（ｃ）はサブドライバ１４４−２出力される非反転信号Ｖ２の波形を示している。図２１（ｄ）はサブドライバ１４４−３から出力される非反転信号Ｖ３の波形を示している。図２１（ｅ）は本実施形態によるドライバ回路１４２の出力信号の波形を示している。
【０２０７】
図２１（ａ）に示す入力信号は、メインドライバ１８及び複数の可変遅延回路１３４−１、１３４−２、１３４−３に供給される。
【０２０８】
メインドライバ１８の出力信号は、図２１（ａ）に示す入力信号と同一波形の信号である。
【０２０９】
サブドライバ１４４−１から出力される非反転信号Ｖ１は、図２１（ｂ）に示すように、図２１（ａ）に示す入力信号に対して遅延時間ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０２１０】
サブドライバ１４４−２から出力される非反転信号Ｖ２は、図２１（ｃ）に示すように、図２１（ａ）に示す入力信号に対して遅延時間２×ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０２１１】
サブドライバ１４４−３から出力される非反転信号Ｖ３は、図２１（ｄ）に示すように、図２１（ａ）に示す入力信号に対して遅延時間３×ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０２１２】
本実施形態によるドライバ回路１４２の出力信号Ｖｏｕｔは、図２１（ｅ）に示すように、メインドライバ１８の出力信号に、複数のサブドライバ１４４−１、１４４−２、１４４−３から出力される非反転信号Ｖ１、Ｖ２、Ｖ３が加算された波形の信号である。
【０２１３】
低域強調動作時においては、図２１（ｅ）に示すように、遅延時間ｔｄだけ遅延した非反転信号Ｖ１、遅延時間２×ｔｄだけ遅延した非反転信号Ｖ２、及び遅延時間３×ｔｄだけ遅延した非反転信号Ｖ３を、メインドライバ１８の出力信号に加算することにより、低域が強調された低域強調信号Ｖｏｕｔ、すなわち、伝送損失を受けた信号を模擬した模擬信号Ｖｏｕｔがデジタル的に生成される。
【０２１４】
このように、本実施形態によるドライバ回路１４２は、低域強調動作時において、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…により順次遅延された複数の非反転信号を、メインドライバ１８の出力信号に加算するので、低域強調信号をデジタル的に生成することができる。
【０２１５】
また、本実施形態によるドライバ回路１４２においては、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…による遅延時間ｔｄを適宜変更し、複数のサブドライバ１４４−１、１４４−２、１４４−３、…による振幅の調整量を適宜変更することにより、低域強調信号における低域の強調量を変更し、また、その波形を任意の波形に整形することができる。
【０２１６】
図２２は、高域強調動作時の図２０に示す構成の各点における信号の波形を示す波形図である。なお、図２２においても、可変遅延回路、サブドライバ、及び加算回路が、それぞれ３つずつ設けられている場合について示している。図２２（ａ）は本実施形態によるドライバ回路１４２に入力される入力信号の波形を示している。図２２（ｂ）はサブドライバ１４４−１から出力される反転信号Ｖ１Ｂの波形を示している。図２２（ｃ）はサブドライバ１４４−２出力される反転信号Ｖ２Ｂの波形を示している。図２２（ｄ）はサブドライバ１４−３から出力される反転信号Ｖ３Ｂの波形を示している。図２２（ｅ）は本実施形態によるドライバ回路１４２の出力信号の波形を示している。
【０２１７】
図２２（ａ）に示す入力信号は、メインドライバ１８及び複数の可変遅延回路１３４−１、１３４−２、１３４−３に供給される。
【０２１８】
メインドライバ１８の出力信号は、図２２（ａ）に示す入力信号と同一波形の信号である。
サブドライバ１４４−１から出力される反転信号Ｖ１Ｂは、図２２（ｂ）に示すように、図２２（ａ）に示す入力信号に対して遅延時間ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０２１９】
サブドライバ１４４−２から出力される反転信号Ｖ２Ｂは、図２２（ｃ）に示すように、図２２（ａ）に示す入力信号に対して遅延時間２×ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０２２０】
サブドライバ１４４−３から出力される反転信号Ｖ３Ｂは、図２２（ｄ）に示すように、図２２（ａ）に示す入力信号に対して遅延時間３×ｔｄだけ遅延し、振幅が調整された波形の信号である。
【０２２１】
本実施形態によるドライバ回路１４２の出力信号Ｖｏｕｔは、図２２（ｅ）に示すように、メインドライバ１８の出力信号に、複数のサブドライバ１４４−１、１４４−２、１４４−３から出力される反転信号Ｖ１Ｂ、Ｖ２Ｂ、Ｖ３Ｂが加算された波形の信号である。
【０２２２】
高域強調動作時においては、図２２（ｅ）に示すように、遅延時間ｔｄだけ遅延した反転信号Ｖ１Ｂ、遅延時間２×ｔｄだけ遅延した反転信号Ｖ２Ｂ、及び遅延時間３×ｔｄだけ遅延した反転信号Ｖ３Ｂを、メインドライバ１８の出力信号に加算することにより、高域が強調された高域強調信号Ｖｏｕｔがデジタル的に生成される。
【０２２３】
このように、本実施形態によるドライバ回路１４２は、高域強調動作時において、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…により順次遅延された複数の反転信号を、メインドライバ１８の出力信号に加算するので、高域強調信号をデジタル的に生成することができる。
【０２２４】
また、本実施形態によるドライバ回路１４２においては、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…による遅延時間ｔｄを適宜変更し、複数のサブドライバ１４４−１、１４４−２、１４４−３、…による振幅の調整量を適宜変更することにより、高域強調信号における高域の強調量を変更し、また、その波形を任意の波形に整形することができる。
【０２２５】
次に、本実施形態によるドライバ回路１４２の具体的な回路構成について図２３及び図２４を用いて説明する。なお、図２３に示す回路図では、可変遅延回路、サブドライバ、セレクトスイッチ、及び加算回路については、可変遅延回路１３４−１、１３４−２、サブドライバ１４４−１、セレクトスイッチ１４６−１、加算回路１５０−１についてのみ示している。
【０２２６】
メインドライバ１８の回路構成は、図５に示す第１実施形態による場合と同様である。
【０２２７】
サブドライバ１４４−１は、２つのトランジスタ１５２、１５４と、２つのトランジスタ１５２、１５４のエミッタに共通に接続された可変定電流回路１５６とを有している。サブドライバ１３４のベースには、対応する可変遅延回路１３４−１が接続されている。なお、他のサブドライバ１４４−２、１４４−３、…も同様の回路構成を有している。
【０２２８】
セレクトスイッチ１４６−１は、サブドライバ１４４−１のトランジスタ１５２のコレクタにエミッタが接続されたトランジスタ１５８、１６０と、サブドライバ１４４−１のトランジスタ１５４のコレクタにエミッタが接続されたトランジスタ１６２、１６４とを有している。なお、他のセレクトスイッチ１４６−２、１４６−３、…も同様の回路構成を有している。
【０２２９】
メインドライバ１８においては、一方のトランジスタ２８のベースに、信号生成部により生成された信号ＰＡＴが入力される。図２４（ａ）は、信号生成部により入力される信号（電圧）ＰＡＴの波形を示している。他方のトランジスタ３０のベースには、所定の参照電圧Ｖｒｅｆ１（ＰＡＴＢ）を有する信号が入力される。これにより、他方のトランジスタ３０のコレクタから、一方のトランジスタ２８のベースに入力された信号と同一波形の信号が出力される。図２４（ｂ）は、このときトランジスタ３４のエミッタ側からトランジスタ３０のコレクタ側に流れる信号（電流）ｉ１の波形を示している。トランジスタ３０のコレクタから出力された信号は、トランジスタ３４を介して、メインドライバ１８の出力信号として出力される。
【０２３０】
サブドライバ１４４−１においては、一方のトランジスタ１５２のベースに、信号生成部により生成された信号ＰＡＴが可変遅延回路１３４−１を介して入力される。トランジスタ１５２のベースに入力される信号は、可変遅延回路１３４−１により、入力信号ＰＡＴに対して遅延時間ｔｄだけ遅延する。他方のトランジスタ１５４のベースには、所定の参照電圧Ｖｒｅｆ１（ＰＡＴＢ）を有する信号が入力される。
【０２３１】
これにより、一方のトランジスタ１５２のコレクタから、トランジスタ１５２のベースに入力された信号を反転した波形の反転信号が出力される。ここで、可変定電流回路１５６に流れる電流を変更することにより、トランジスタ１５２のコレクタから出力される反転信号の振幅を調整することができる。図２３（ｃ）は、このときトランジスタ１５８のエミッタ側からトランジスタ１５２のコレクタ側に流れる信号（電流）ｉ２の波形を示している。
【０２３２】
トランジスタ１５２のコレクタから出力された信号は、セレクトスイッチ１４６−１に入力される。
【０２３３】
また、他方のトランジスタ１５４のコレクタからは、一方のトランジスタ１５２のベースに入力された信号と同一波形の信号が出力される。ここで、可変定電流回路１５６に流れる電流を変更することにより、トランジスタ１５４のコレクタから出力される非反転信号の振幅を調整することができる。図２４（ｄ）は、このときトランジスタ１６２のエミッタ側からトランジスタ１５４のコレクタ側に流れる信号（電流）ｉ３の波形を示している。
【０２３４】
トランジスタ１５４のコレクタから出力された信号は、セレクトスイッチ１４６−１に入力される。
【０２３５】
セレクトスイッチ１４６−１においては、トランジスタ１５２のコレクタから出力された信号が、トランジスタ１５８及びトランジスタ１１６０のエミッタ側に入力される。また、トランジスタ１５４のコレクタから出力された信号が、トランジスタ１６２及びトランジスタ１６４のエミッタ側に入力される。ここで、トランジスタ１６０、１６２のベースに、所定の参照電圧Ｖｒｅｆ２を有する信号が入力され、トランジスタ１５８、１６４のベースのいずれか一方に、セレクト信号Ｓｅｌが入力される。
【０２３６】
まず、高域強調動作時には、トランジスタ１５８のベースにセレクト信号Ｓｅｌが入力される。これにより、サブドライバ１４４−１のトランジスタ１５２のベースから出力された反転信号が、トランジスタ１５８のコレクタから出力される。
【０２３７】
トランジスタ１５８のコレクタから出力された反転信号は、加算回路１５０−１により、メインドライバ１８の出力信号に加算される。
【０２３８】
他のサブドライバ、セレクトスイッチ、及び加算回路も、複数の可変遅延回路により所定の遅延時間だけ段階的に遅延した信号に対して同様に動作する。
【０２３９】
こうして、高域強調動作時において、ドライバ回路１４２の出力信号Ｖｏｕｔとして、高域が強調された高域強調信号がデジタル的に生成される。図２４（ｅ）は、高域強調動作時のドライバ回路１４２の出力信号（電圧）Ｖｏｕｔの波形を示している。
【０２４０】
また、低域強調動作時には、トランジスタ１６４のベースにセレクト信号Ｓｅｌが入力される。これにより、サブドライバ１４４−１のトランジスタ１５４のベースから出力された非反転信号が、トランジスタ１６２のコレクタから出力される。
【０２４１】
低域強調動作時において、トランジスタ１６２のコレクタから出力された非反転信号は、加算回路１５０−１により、メインドライバ１８の出力信号に加算される。
【０２４２】
他のサブドライバ、セレクトスイッチ、及び加算回路も、複数の可変遅延回路により所定の遅延時間だけ遅延した信号に対して同様に動作する。
【０２４３】
こうして、低域強調動作時において、ドライバ回路１４２の出力信号Ｖｏｕｔとして、低域が強調された低域強調信号がデジタル的に生成される。図２４（ｆ）は、低域強調動作時のドライバ回路１４２の出力信号（電圧）Ｖｏｕｔの波形を示している。
【０２４４】
このように、本実施形態によるドライバ回路１４２は、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…により順次遅延された複数の反転信号又は非反転信号を、メインドライバ１８の出力信号に加算するので、高域強調信号又は低域強調信号をデジタル的に生成することができる。
【０２４５】
また、本実施形態によるドライバ回路１４２においては、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…による遅延時間ｔｄを適宜変更し、複数のサブドライバ１４４−１、１４４−２、１４４−３、…による振幅の調整量を適宜変更することにより、高域強調信号又は低域強調信号における高域又は低域の強調量を変更し、また、その波形を任意の波形に整形することができる。
【０２４６】
なお、複数の可変遅延回路１３４−１、１３４−２、１３４−３、…、複数のサブドライバ１４４−１、１４４−２、１４４−３、…、及び複数の加算回路１５０−１、１５０−２、１５０−３、…を設ける数は、出力信号に要求される分解能等に応じて、適宜設定することができる。
【０２４７】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０２４８】
例えば、上記実施形態では、信号生成部１６により方形波状のパルス信号をドライバ回路に供給する場合について説明したが、信号生成部１６によりドライバ回路に供給する信号としては、三角波状のパルス信号等の種々の信号を用いることができる。
【０２４９】
また、上記実施形態では、メインドライバ１８が、入力信号と同一波形の出力信号を出力する場合について説明したが、メインドライバ１８は、入力信号に応じた所定の波形を有する非反転信号を出力信号として出力するものであればよい。
【０２５０】
また、上記実施形態では、サブドライバ２０、２０−１、…、２０−ｎが、入力信号を反転した波形の出力信号を出力する場合について説明したが、サブドライバ２０、２０−１、…、２０−ｎは、入力信号に応じた所定の波形を有する反転信号を出力信号として出力するものであればよい。
【０２５１】
また、上記第５実施形態では、サブドライバ８０が、入力信号と同一波形の非反転信号と、入力信号を反転した波形の反転信号とからなる差動信号を出力する場合について説明したが、サブドライバ８０は、入力信号に応じた所定の波形を有する非反転信号と反転信号とからなる差動信号を出力するものであればよい。
【０２５２】
また、上記実施形態では、高域強調回路２２、２２−１、…、２２−ｎ、８２、８４として微分回路を用いる場合について説明したが、これら高域強調回路としては種々のハイパスフィルタを用いることができる。また、フィルタのような受動回路のみならず、高域強調信号を能動的に生成する能動回路によりこれらを構成してもよい。
【０２５３】
また、上記第２実施形態では、第１実施形態によるドライバ回路の構成に更に増幅回路６４を設ける場合について説明したが、他の実施形態によるドライバ回路についても同様に増幅回路６４を設けてもよい。
【０２５４】
また、上記第６実施形態では、第３実施形態によるドライバ回路の構成に更に位相調整回路１１８を設ける場合について説明したが、他の実施形態によるドライバ回路についても同様に位相調整回路１１８を設けてもよい。
【０２５５】
また、上記実施形態では、半導体試験装置においてＤＵＴを試験するための信号を生成するドライバ回路として本発明によるドライバ回路を用いる場合について説明したが、本発明は、半導体試験装置におけるドライバ回路に限らず、接続先の回路に信号を供給するドライバ回路に広く適用することができる。
【図面の簡単な説明】
【０２５６】
【図１】損失量選択回路を用いた伝送損失模擬回路の構成を示すブロック図である。
【図２】損失量選択回路を用いた伝送損失模擬回路により生成される模擬信号の波形を示す波形図である。
【図３】本発明の第１実施形態によるドライバ回路の構成を示すブロック図である。
【図４】本発明の第１実施形態によるドライバ回路の各点における信号の波形を示す波形図である。
【図５】本発明の第１実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
【図６】本発明の第２実施形態によるドライバ回路の構成を示すブロック図である。
【図７】本発明の第３実施形態によるドライバ回路の構成を示すブロック図である。
【図８】本発明の第３実施形態によるドライバ回路の各点における信号の波形を示す波形図（その１）である。
【図９】本発明の第３実施形態によるドライバ回路の各点における信号の波形を示す波形図（その２）である。
【図１０】本発明の第３実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
【図１１】本発明の第４実施形態によるドライバ回路の構成を示すブロック図である。
【図１２】本発明の第４実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
【図１３】本発明の第５実施形態によるドライバ回路の構成を示すブロック図である。
【図１４】本発明の第５実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
【図１５】本発明の第５実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。
【図１６】本発明の第６実施形態によるドライバ回路の構成を示すブロック図である。
【図１７】本発明の第６実施形態によるドライバ回路の各点における信号の波形を示す波形図である。
【図１８】本発明の第７実施形態によるドライバ回路の構成を示すブロック図である。
【図１９】本発明の第７実施形態によるドライバ回路の各点における信号の波形を示す波形図である。
【図２０】本発明の第８実施形態によるドライバ回路の構成を示すブロック図である。
【図２１】本発明の第８実施形態によるドライバ回路の各点における信号の波形を示す波形図（その１）である。
【図２２】本発明の第８実施形態によるドライバ回路の各点における信号の波形を示す波形図（その２）である。
【図２３】本発明の第８実施形態によるドライバ回路の具体的な回路構成を示す回路図である。
【図２４】本発明の第８実施形態によるドライバ回路の具体的な回路構成の各点における信号の波形を示す波形図である。
【符号の説明】
【０２５７】
１０…ドライバ回路
１２…ＤＵＴ
１４…高域強調回路
１６…信号生成部
１８…メインドライバ
２０…サブドライバ
２０−１、…、２０−ｎ…サブドライバ
２２…高域強調回路
２２−１、…、２２−ｎ…高域強調回路
２４…加算回路
２４−１、…、２４−ｎ…加算回路
２６…無損失伝送線路
２８、３０、３２、３４…トランジスタ
３６、３８…抵抗
４０…定電流回路
４２、４４、４６、４８…トランジスタ
５０、５２…定電流回路
５４…抵抗
５６…コンデンサ
５８、６０…駆動電源
６２…ドライバ回路
６４…増幅回路
６６…ドライバ回路
６８…乗算回路
６８−１、…、６８−ｎ…乗算回路
７０、７２…トランジスタ
７４…ドライバ回路
７６…加算部
７８…ドライバ回路
８０…サブドライバ
８２…高域強調回路
８４…高域強調回路
８６、８８…乗算回路
９０…加算部
９２、９４…加算回路
９６、９８…トランジスタ
１００、１０２…定電流回路
１０４…抵抗
１０６…コンデンサ
１０８、１１０、１１２、１１４…トランジスタ
１１６…ドライバ回路
１１８…位相調整回路
１２０、１２２…ドライバ
１２４…ローパスフィルタ
１２６…乗算回路
１２８…加算回路
１３０…コンパレータ
１３２…ドライバ回路
１３４−１、１３４−２、１３４−３…可変遅延回路
１３６−１、１３６−２、１３６−３…サブドライバ
１３８…加算部
１４０−１、１４０−２、１４０−３…加算回路
１４２…ドライバ回路
１４４−１、１４４−２、１４４−３…サブドライバ
１４６−１、１４６−２、１４６−３…セレクトスイッチ
１４８…加算部
１５０−１、１５０−２、１５０−３…加算回路
１５２、１５４…トランジスタ
１５６…可変定電流回路
１５８、１６０、１６２、１６４…トランジスタ
２００…ＤＵＴ
２０２…高域強調回路
２０４…ドライバ
２０６…損失量選択回路
２０８…無損失伝送媒体
２１０−１、２１０−２、…、２１０−ｎ…伝送媒体
２１２…無損失伝送線路
２１４…位相調整回路
２１６…信号生成部
【図１】
2008219718.tif 000003
【図２】
2008219718.tif 000004
【図３】
2008219718.tif 000005
【図４】
2008219718.tif 000006
【図５】
2008219718.tif 000007
【図６】
2008219718.tif 000008
【図７】
2008219718.tif 000009
【図８】
2008219718.tif 000010
【図９】
2008219718.tif 000011
【図１０】
2008219718.tif 000012
【図１１】
2008219718.tif 000013
【図１２】
2008219718.tif 000014
【図１３】
2008219718.tif 000015
【図１４】
2008219718.tif 000016
【図１５】
2008219718.tif 000017
【図１６】
2008219718.tif 000018
【図１７】
2008219718.tif 000019
【図１８】
2008219718.tif 000020
【図１９】
2008219718.tif 000021
【図２０】
2008219718.tif 000022
【図２１】
2008219718.tif 000023
【図２２】
2008219718.tif 000024
【図２３】
2008219718.tif 000025
【図２４】
2008219718.tif 000026