(57)【要約】【課題】  検査回路の構成が簡易であって検査手順も簡便にできる画素アレイ基板の検査装置を提供する。【解決手段】  本発明は、画素とスイッチング素子とでなる、複数の画素部がマトリクス状に配列された画素アレイ基板を検査するものである。そして、データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、データラインの電極の反対側から、データラインに対して検出時用のデータを適宜供給する検査用データ導入部と、この検査用データ導入部からの検査用データの導入、及び、ゲートラインの指定を制御して、複数の画素を充電させると共に、充電された画素の電荷を、ゲートラインの行毎に放電させ、積分回路に入力させる検査手順制御手段とを有することを特徴とする。【選択図】      図１
2008096379.tif 000002
【特許請求の範囲】
【請求項１】
画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の１又は複数の画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査装置において、
上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、
上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、
上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、
上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段と
を有することを特徴とする画素アレイ基板の検査装置。
【請求項２】
上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部が、上記画素アレイ基板に作り込まれていることを特徴とする請求項１に記載の検査装置。
【請求項３】
画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の１又は複数の上記画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査方法において、
上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、
上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、
上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段とを有し、
上記画素アレイ基板の検査に係る複数の画素を充電するステップと、
上記検査回路を上記データラインの電極に、上記充電ステップの前又は上記充電ステップの直後に接続するステップと、
上記ゲートラインの任意の１行に接続されている上記スイッチング素子をオンさせ、そのスイッチング素子に対応する画素に充電された電荷を上記積分回路に供給させるステップと、
上記積分回路に供給された電荷の情報に基づき、欠陥を判定するステップと
を含むことを特徴とする画素アレイ基板の検査方法。
【請求項４】
上記充電ステップで充電される複数の画素の配置は、市松模様状の配置となっていることを特徴とする請求項３に記載の液晶アレイ基板の検査方法。
【請求項５】
上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部に対する制御により、上記市松模様状の配置の画素に充電させることを特徴とする請求項４に記載の液晶アレイ基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画素アレイ基板の検査装置及び方法に関し、例えば、液晶アレイ基板の検査に適用し得るものである。
【背景技術】
【０００２】
表示用ディスプレイとして用いられる液晶パネルの製造工程においては、まず、大型ガラスが、複数枚のガラス基板（マザーガラス）に切り分けられる。その後、ガラス基板はアレイ側とカラーフィルタ側とで別々の加工が行われる。アレイ側に対しては、成膜工程とフォトリソグラフィ工程とエッチング工程とを繰り返し（ＴＦＴアレイ工程）、薄膜トランジスタ（ＴＦＴ）や透明電極や、それらを繋ぐ配線等を形成した後、最後に配向膜処理を行う。ここまでの状態を液晶アレイと呼ぶ。なお、カラーフィルタ側の加工についての説明は省略する。セル工程に入ると、アレイ側とカラーフィルタ側のガラス基板の間にスペーサを散布し精密に位置合せをし、液晶物質を注入する。さらにそれぞれのパネルサイズに切り分けた後、偏光板等のフィルムを接着する。ここまでの状態を液晶セルと呼ぶ。
【０００３】
液晶パネルの検査には、その製造工程において大別して２つの機能検査がある。 １つはアレイ工程の最終に行う検査であり、この検査は、ガラス基板上に作られたＴＦＴ回路の機能及び配線の断線、短絡を検査するものである。もう１つは、セル工程の最終に行う検査であり、この検査は、液晶を封入したパネル（液晶アレイ基板）を点灯させて、テストパターンを表示させ、パネルの動作状態を確認するものである。この検査は、点灯検査とも呼ばれ、色度、色むら、コントラスト等が検査される。 
液晶アレイ基板の検査方法として、特許文献１に記載されているものがある。特許文献１に記載された従来技術では、画素（セルコンデンサ）に蓄えられた電荷を検査回路に通電し、この検査回路の出力電圧をもって欠陥の有無を判断している。
【０００４】
また、液晶アレイ基板への簡易な通電回路が特許文献２に記載されている。
【特許文献１】特開平３−２００１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の従来技術では、検査回路内に、検査用の電源と、この検査用の電源から液晶セルに充電電流を供給制御する第１のスイッチと、液晶セルの電荷を検査用電流として取り出す第２のスイッチとを備えているため、検査回路の構成が複雑になっている。また、検査回路内に２個のスイッチを有するため、例えば、検査用の電源から液晶セルに充電電流を供給する際には予め第２のスイッチを開放し、検査用の電源から検査用電流を取り出す際には検査用の電源からの電流が検査回路に流入するのを防ぐように予め第１のスイッチを開放するなど、スイッチ制御に係るステップが必要となり、検査手順が煩雑になっている。
【０００６】
そのため、検査回路の構成が簡易であって、検査手順も簡便にできる画素アレイ基板の検査装置及び方法が望まれている。
【課題を解決するための手段】
【０００７】
第１の本発明は、画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の１又は複数の画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査装置において、（１）上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、（２）上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、（３）上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、（４）上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段とを有することを特徴とする。
【０００８】
ここで、上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部が、上記画素アレイ基板に作り込まれていることが好ましい。
【０００９】
第２の本発明は、画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の１又は複数の上記画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査方法において、（Ａ１）上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、（Ａ２）上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、（Ａ３）上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、（Ａ４）上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段とを有し、（Ｂ１）上記画素アレイ基板の検査に係る複数の画素を充電するステップと、（Ｂ２）上記検査回路を上記データラインの電極に、上記充電ステップの前又は上記充電ステップの直後に接続するステップと、（Ｂ３）上記ゲートラインの任意の１行に接続されている上記スイッチング素子をオンさせ、そのスイッチング素子に対応する画素に充電された電荷を上記積分回路に供給させるステップと、（Ｂ４）上記積分回路に供給された電荷の情報に基づき、欠陥を判定するステップとを含むことを特徴とする。
【００１０】
ここで、上記充電ステップで充電される複数の画素の配置は、市松模様状の配置となっていることが好ましい。この際、上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部に対する制御により、上記市松模様状の配置の画素に充電させることが好ましい。
【発明の効果】
【００１１】
本発明によれば、検査回路の構成が簡易であって、検査手順も簡便にできる画素アレイ基板の検査装置及び方法を実現できる。
【発明を実施するための最良の形態】
【００１２】
（Ａ）実施形態
以下、本発明による画素アレイ基板の検査装置及び方法を、液晶アレイ基板の検査に適用した一実施形態を、図面を参照しながら説明する。
【００１３】
（Ａ−１）実施形態の構成
図２は、実施形態における検査装置の全体構成の概略と、検査対象である液晶アレイ基板の電気的構成の概略とを示すものである。なお、検査対象である液晶アレイ基板は、カラー用及びモノクロ用のいずれであっても良いが、図２では、説明の簡便化のために、モノクロ用の液晶アレイ基板のように表記している。
【００１４】
（Ａ−１−１）液晶アレイ基板
まず、検査対象である液晶アレイ基板１について説明する。液晶アレイ基板１は、それぞれが液晶表示パネルに分割される複数の表示用基板領域を一方の面に備える複数個取りのガラス基板である。各表示用基板領域は、それぞれが矩形をした画素２とこの画素２に接続された薄膜トランジスタ（以下、画素ＴＦＴと呼ぶ）３とでなる、多数の画素部４をマトリクス状に備えている。
【００１５】
図２の場合、液晶アレイ基板１上の複数の縦線がデータライン５であり、データライン５は、その端部（図２の場合、下側に位置している）の電極（パッド）５ａから導入された映像データを受け、当該ライン５に接続している全ての画素部４へ供給しようとするものである。液晶アレイ基板１上の複数の横線がゲートラインであり、ゲートライン６は、その端部（図２の場合、左側に位置している）の電極（パッド）６ａから番地の選択指定を受け、当該ライン６に接続されている全ての画素ＴＦＴ３のゲートをオン制御するものである。
【００１６】
画素ＴＦＴ３は、当該画素ＴＦＴ３を有する画素部４の画素に対する映像データの書き込み用のスイッチング素子である。ゲートライン６によって、画素ＴＦＴ３のゲートに電圧がかかると、その画素ＴＦＴ３が導通し、データライン５から供給された映像データが、当該画素ＴＦＴ３を通過して画素２に供給され、画素２に書き込まれる。書き込まれた映像データは、画素２の蓄積キャパシターに一時記憶され、液晶の透過率を変化させ、映像データに応じた画素単位の映像を映出させる。
【００１７】
（Ａ−１−２）検査装置
次に、実施形態の検査装置の構成について説明する。
【００１８】
実施形態の検査装置は、検査用データ導入部１０、検査用ゲートライン指定部２０、検査回路３０及び図示しないゲートライン電極断続部を有する。
【００１９】
（Ａ−１−２−１）検査用データ導入部１０
検査用データ導入部１０は、液晶アレイ基板１の検査時に、データライン５に検査用の映像データを導入するものである。検査用データ導入部１０は、液晶アレイ基板１上に形成されたものであり、通常動作で、データライン５に映像データを導入する端部電極（パッド）５ａに対し、データライン５を挟んだ反対側に設けられている。
【００２０】
検査用データ導入部１０は、奇数番目（１番目、３番目、…）のデータライン５に与える検査用の映像データを導入するための電極１１、この電極１１から延長している奇数用供給ライン１２、偶数番目（２番目、４番目、…）のデータライン５に与える検査用の映像データを導入するための電極１３、この電極１３から延長している偶数用供給ライン１４、検査用映像データの供給のオンオフ制御信号が与えられる電極１５、この電極１５の印加電圧に応じてオンオフして奇数用供給ライン１２又は偶数用供給ライン１４からデータライン５への検査用の映像データの供給を制御する薄膜トランジスタ（以下、検査データ供給ＴＦＴと呼ぶ）１６とを有する。
【００２１】
検査時には、後述するパーソナルコンピュータ３７の制御下で、上述した電極１１、１３及び１５に図示しないプローブが接触され、後述する検査手順で説明するような所定の信号が与えられるようになされている。
【００２２】
（Ａ−１−２−２）検査用ゲートライン指定部２０
検査用ゲートライン指定部２０は、液晶アレイ基板１の検査時に、有意となるゲートライン６を指定するものである。検査用ゲートライン指定部２０は、液晶アレイ基板１上に形成されたものであり、通常動作で、有意なゲートライン６を指定する電圧が印加される端部電極（パッド）６ａに対し、ゲートライン６を挟んだ反対側に設けられている。
【００２３】
検査用ゲートライン指定部２０は、奇数番目（１番目、３番目、…）のゲートライン６を指定するための電極２１、この電極２１から延長している奇数用指定ライン２２、偶数番目（２番目、４番目、…）のゲートライン６を指定するための電極２３、この電極２３から延長している偶数用指定ライン２４、ゲートライン６の指定のオンオフ制御信号が与えられる電極２５、この電極２５の印加電圧に応じてオンオフして奇数用指定ライン２２又は偶数用指定ライン２４の指定を制御する薄膜トランジスタ（以下、ゲートライン指定ＴＦＴと呼ぶ）２６とを有する。
【００２４】
検査時には、後述するパーソナルコンピュータ３７の制御下で、上述した電極２１、２３及び２５に図示しないプローブが接触され、後述する検査手順で説明するような所定の信号が与えられるようになされている。
【００２５】
（Ａ−１−２−３）検査回路３０
検査回路３０は、データライン５の端部の電極（パッド）５ａに対し、後述するように、プローバを介して接続されているものであり、データライン５の数と同数だけ設けられている。検査回路３０は、液晶アレイ基板１の画素部４の充電電荷を取り出し、画素部４の正常、異常の検査（ＴＦＴ欠陥、断線、短絡など）を実行するものである。各検査回路３０による検査結果は、後述するように、上位装置であるパーソナルコンピュータ３７に与えられるようになされている。
【００２６】
図３は、検査回路３０を実装する方法の説明図である。
【００２７】
Ｍ個の検査回路３０は検査回路ＩＣチップ３１に搭載され、検査回路ＩＣチップ３１はプローブユニット３２に搭載される。プローブユニット３２はＮ（Ｎが１であっても良い）個存在し、Ｍ×Ｎ個がデータライン５の数となっている。
【００２８】
プローブユニット３２は、ベースプレート３３とプローブブロック３４とを備えて構成されている。ベースプレート３３は、四角形板状に形成されている。ベースプレート３３の中央には、液晶アレイ基板１に臨ませて四角形状に形成されている図示しない開口が設けられている。プローブブロック３４は、複数のプローブ３５を液晶アレイ基板１の電極５ａ側へ臨ませた状態で支持している。また、プローブブロック３４は、検査回路ＩＣチップ３１が一体的に組み込まれている。検査回路ＩＣチップ３１は、プローブブロック３４の下側面のうちプローブ３５の基端部に隣接する位置に取り付けられている。
【００２９】
ＦＰＣ（フレキシブルプリントケーブル）３６は、その一端がパーソナルコンピュータ３７に接続され、他端が検査回路ＩＣチップ３１に接続されている。このＦＰＣ３６には、後述するように検査回路３０でＡＤ変換された後のデジタル信号が送信される。
【００３０】
図１は、実施形態の検査回路３０の内部構成を、検査時における外部要素との接続関係と共に示すブロック図である。
【００３１】
検査回路３０は、入力信号波形を時間について積分する積分回路４０と、ノイズを除去するＬＰＦ（ローパスフィルタ）４１と、ノイズエラーを除去するＣＤＳアンプ４２と、ＡＤ変換中の信号をホールドするＴ／Ｈ回路４３と、アナログ信号をデジタル信号に変換するＡＤＣ回路４４とを有する。なお、複数のプローブ２９からの検出信号を効率的に処理するために、例えば、マルチプレクサ（図示せず）と複数のＡＤＣ回路４４とが設けられる場合がある。この場合には、マルチプレクサを介して各ＡＤＣ回路４４に、複数のプローブ３５からの信号を順次処理した信号を与えて、時分割でＡＤ変換処理を実行させる。
【００３２】
積分回路４０は、演算増幅器４０ａと、演算増幅器４０ａの反転入力端子及び出力端子間に接続されたコンデンサ４０ｂと、コンデンサ４０ｂに並列に接続されたリセットスイッチ４０ｃとを有する。なお、演算増幅器４０ａの非反転入力端子はアースされている。演算増幅器４０ａの反転入力端子に、図２の電極５ａや図３のプローブ３５を介した入力信号が入力される。
【００３３】
図１に記載されている画素（セルコンデンサ）２及び画素ＴＦＴ３でなる画素部４は、そのとき、検査回路３０の検査対象となっている画素部を表しており、有意なデータライン５及びゲートライン６によって特定される。
【００３４】
ゲートライン指定ＴＦＴ２６のオンにより、電極２１又は電極２３の電圧ＶＧが画素ＴＦＴ３のゲートに印加され、画素ＴＦＴ３をオンさせるようになされている。また、検査データ供給ＴＦＴ１６のオンにより、電極１１又は電極１３の電圧ＶＤが、オン状態の画素ＴＦＴ３を介して画素２に印加されるようになされている。
【００３５】
図１において、抵抗５０及びコンデンサ（キャパシタンス）５１はそれぞれ、データライン５の分布抵抗及び分布容量を表している。図２に示したように、検査回路３０は、データライン５を挟んで検査データ供給ＴＦＴ１６の反対側にあるので、データライン５の分布抵抗５０及び分布容量５１を、等価的に、図１に示すような位置に記載することができる。
【００３６】
各検査回路３０は、検査中において常に検査対象である液晶アレイ基板１の対応するデータライン５に、図２の電極５ａや図３のプローブ３５を介して常に物理的に接続されており、切り離されることはない。
【００３７】
（Ａ−１−２−４）ゲートライン電極断続部
ゲートライン電極断続部は、図示は省略するが、ゲートライン６の端部の電極６ａに対し、プローブを接触させたり離したりして、ゲートライン６の電位を、上述した検査用ゲートライン指定部２０とは独立して制御するものである。
【００３８】
（Ａ−２）実施形態の動作
次に、以上のような構成を有する実施形態に係る液晶アレイ基板の検査装置の動作（検査方法）を説明する。
【００３９】
（Ａ−２−１）検査時の手順
まず、検査時の手順を説明する。以下に説明する手順は、主として、パーソナルコンピュータ３７が制御して実行される。ステップ１の開始前においては、例えば、検査用データ導入部１０の各電極１１、１３、１５や検査用ゲートライン指定部２０の各電極２１、２３、２５には図示しないプローブが接触され、所定の信号が与えられ得る状態になっている。
【００４０】
［ステップ１］
まず、検査を開始する前に、液晶アレイ基板１の全ての画素２が充電されていないことを補償すべく、ステップ１では、全画素２の充電電圧をリセットする。このリセット方法は、次の通りである。
【００４１】
このステップ１では、電極５ａに検査回路３０が接触されていないことを想定しているが（後述するステップ５参照）、このステップ１の開始前に、電極５ａと検査回路３０とが接触していても良い。
【００４２】
検査用ゲートライン指定部２０の電極２５に、ゲートライン指定ＴＦＴ２６をターンオンさせる電圧を印加させ、全てのゲートライン指定ＴＦＴ２６をターンオンさせる。また、電極２１及び電極２３に、画素ＴＦＴ３をターンオンさせる電圧を印加させる。これにより、全てのゲートライン６がその電圧になり、全ての画素ＴＦＴ３がターンオンする。
【００４３】
また、検査用データ導入部１０の電極１５に、検査データ供給ＴＦＴ１６をターンオンさせる電圧を印加させ、全ての検査データ供給ＴＦＴ１６をターンオンさせる。また、電極１１及び電極１３に、画素２をリセット状態にする電圧（０Ｖ）を印加させる。これにより、全てのデータライン５がその電圧になり、オン状態の画素ＴＦＴ３を介して、その電圧が画素２に印加され、全ての画素２の電圧が０Ｖ（画素に蓄積された電荷なし）になる。すなわち、検査前のリセットが完了する。
【００４４】
［ステップ２］
ステップ２は、奇数番目のデータライン（以下の説明では符号５Ｏを付加する）及び奇数番目のゲートライン（以下の説明では符号６Ｏを付加する）に接続している画素部４の画素２に充電するステップであり、後述するステップ３は、偶数番目のデータライン（以下の説明では符号５Ｅを付加する）及び偶数番目のゲートライン（以下の説明では符号６Ｅを付加する）に接続している画素部４の画素２に充電するステップである。
【００４５】
なお、ステップ２の後にステップ３を実行する場合を説明するが、ステップ３を先に実行し、後に、ステップ２を実行するようにしても良い。
【００４６】
ステップ２ではまず、検査用データ導入部１０の電極１５に、検査データ供給ＴＦＴ１６をターンオンさせる電圧を印加させ、全ての検査データ供給ＴＦＴ１６をターンオンさせる。この状態で、奇数番目のデータライン５Ｏに係る電極１１に、画素２が点灯するのに十分なレベルの電圧を印加する。図４のタイミングチャートの時点ｔ１がこの印加開始時点を表している。
【００４７】
次いで、検査用ゲートライン指定部２０の電極２５に、ゲートライン指定ＴＦＴ２６をターンオンさせる電圧を印加させ、全てのゲートライン指定ＴＦＴ２６をターンオンさせる。また、この状態で、奇数番目のゲートライン６Ｏに係る電極２１に、画素ＴＦＴ３をターンオンさせる電圧を印加する。図４のタイミングチャートの時点ｔ２がこの印加開始時点を表している。
【００４８】
これにより、奇数番目の全てのゲートライン６Ｏに接続されている全ての画素ＴＦＴ３がターンオンする。このときには、奇数番目のデータライン５Ｏにだけ、画素２が点灯するのに十分なレベルの電圧を印加されているので、奇数番目のゲートライン６Ｏ及び奇数番目のデータライン５Ｏに接続されている画素部４の画素２だけが点灯する。
【００４９】
その後、奇数番目のゲートライン６Ｏに係る電極２１への電圧印加を終了させると共に、電極２５への印加電圧を０に切り替えてゲートライン指定ＴＦＴ２６をターンオフさせ（図４の時点ｔ３）、その後、奇数番目のデータライン５Ｏに係る電極１１への電圧印加を終了させると共に、電極１５への印加電圧を０に切り替えて検査データ供給ＴＦＴ１６をターンオフさせ（図４の時点ｔ４）、点灯された画素２の点灯状態を保持させる。
【００５０】
図５は、このときに点灯状態にある画素２を示している。画素のマトリクス配置を、左上の画素位置を（１，１）とし、１ライン異なる毎に１ずつ大きくなるように表現すると、点灯状態にある画素２の位置は、（１，１）、（１，３）、…、（３，１）、（３，３）、…となっている。
【００５１】
［ステップ３］
ステップ３は、上述したように、偶数番目のデータライン５Ｅ及び偶数番目のゲートライン６Ｅに接続している画素部４の画素２に充電するステップである。
【００５２】
ステップ３ではまず、検査用データ導入部１０の電極１５に、検査データ供給ＴＦＴ１６をターンオンさせる電圧を印加させ、全ての検査データ供給ＴＦＴ１６をターンオンさせる。この状態で、偶数番目のデータライン５Ｅに係る電極１３に、画素２が点灯するのに十分なレベルの電圧を印加する。図４のタイミングチャートの時点ｔ５がこの印加開始時点を表している。
【００５３】
次いで、検査用ゲートライン指定部２０の電極２５に、ゲートライン指定ＴＦＴ２６をターンオンさせる電圧を印加させ、全てのゲートライン指定ＴＦＴ２６をターンオンさせる。また、この状態で、偶数番目のゲートライン６Ｅに係る電極２３に、画素ＴＦＴ３をターンオンさせる電圧を印加する。図４のタイミングチャートの時点ｔ６がこの印加開始時点を表している。
【００５４】
これにより、偶数番目の全てのゲートライン６Ｅに接続されている全ての画素ＴＦＴ３がターンオンする。このときには、偶数番目のデータライン５Ｅにだけ、画素２が点灯するのに十分なレベルの電圧を印加されているので、偶数番目のゲートライン６Ｅ及び偶数番目のデータライン５Ｅに接続されている画素部４の画素２だけが点灯する。
【００５５】
その後、偶数番目のゲートライン６Ｅに係る電極２３への電圧印加を終了させると共に、電極２５への印加電圧を０に切り替えてゲートライン指定ＴＦＴ２６をターンオフさせ（図４の時点ｔ７）、その後、偶数番目のデータライン５Ｅに係る電極１３への電圧印加を終了させると共に、電極１５への印加電圧を０に切り替えて検査データ供給ＴＦＴ１６をターンオフさせ（図４の時点ｔ８）、点灯された画素２の点灯状態を保持させる。
【００５６】
このステップ３によっては、位置が（２，２）、（２，４）、…、（４，２）、（４，４）、…の画素２が点灯し、点灯状態を保持する。
【００５７】
従って、ステップ３の処理が終了したときには、ステップ２で点灯状態になった画素２と、ステップ３で点灯状態になった画素２とが共に点灯しており、点灯画素の配置は、図６に示すように市松配置（図６に示す市松配置を第１の市松配置と呼ぶ）となる。
【００５８】
［ステップ４］
ステップ４では、ステップ３の終了後、所定時間だけ待機する。液晶アレイ基板１において、短絡箇所がある場合には、短絡箇所から非点灯状態の画素２に充電がなされたり、逆に、短絡箇所から点灯状態の画素２の放電がなされたりする。このような変化を顕著とさせるべく、所定時間の待機時間を設けている。
【００５９】
［ステップ５]
ステップ５は、前回の検査時の影響を受けないように、検査回路３０を初期化し、画素２から放電された電荷を取り込める状態にするステップである。
【００６０】
このステップ５ではまず、検査回路３０の積分回路４０のリセットスイッチ４０ｃをオンにし（図４の時点ｔ９参照）、コンデンサ４０ｂに充電されている電荷を放電させる。これにより、積分回路４０はリセットさせる。このリセット後は、検出する画素２の電荷をコンデンサ４０ｂに蓄積できるようにリセットスイッチ４０ｃをオフにしておく（図４の時点ｔ１０参照）。
【００６１】
次いで、点灯状態にある画素２に蓄積されている電荷を検出すべく、データライン５の電極（パッド）５ａに検査回路３０（検査回路ＩＣチップ３１）をプローブ３５を介して接触させる。このとき、全てのデータライン５の電極（パッド）５ａにプローブ３５を当接させる。
【００６２】
[ステップ６]
ステップ６は、電荷が蓄積されている画素２の電荷を、１行ずつ取り出すステップである。
【００６３】
全てのゲートライン６の電極６ａに図示しないプローブを当接させる。この当接時にはプローブに通電させない。
【００６４】
このようなプローブ当接後、１行目（１番目）のゲートライン６の電極（パッド）６ａに、当接したプローブを介して、１行目のゲートライン６に接続している画素ＴＦＴ３がターンオンするのに十分な電圧を印加し、１行目のゲートライン６に接続した各画素ＴＦＴ３を所定時間（図４のｔ１１〜ｔ１２）だけターンオンさせ、画素２と検査回路３０とを導通状態とさせる。検査回路３０の非反転入力がアース電位に接続されていて、検査回路３０の反転入力電位の方が画素２の電位よりも低くなっているため、画素ＴＦＴ３がターンオンしている期間では、充電されている画素２の電荷が検査回路３０の方に移動する。なお、充電されている画素２は、奇数番目の画素であり、偶数番目の画素２からの電荷の移動はない。検査回路３０においては、画素２からの電荷を受け、この電荷をコンデンサ４０ｂに蓄積していく。所定時間が経過した後、積分回路４０ｃの出力電圧をパーソナルコンピュータ３７が測定し、後述するような判定を行う。
【００６５】
以上の判定によって、１行目のゲートライン６に係る検査は終了する。その後、１行目（１番目）のゲートライン６の電極（パッド）６ａに当接したプローブを介して、１行目のゲートライン６に接続している画素ＴＦＴ３がターンオフするのに十分な電圧を印加し、１行目のゲートライン６に接続している画素ＴＦＴ３をターンオフさせる。
【００６６】
これ以降、２行目のゲートラインから最終行目のゲートラインまで、１行目のゲートラインと同様の検査を繰り返し、第１の市松配置に蓄電させた液晶アレイ基板１の検査が終了する。
【００６７】
なお、２行目以降の各行のゲートラインに係る検査においても、ステップ６の処理だけでなく、ステップ５の積分回路４０のリセット動作を行うようにしても良い。
【００６８】
図７は、第１の市松配置（図６参照）で充電されなかった画素の方を充電させ、第１の市松配置で充電された画素を充電させなかった第２の市松配置を示す説明図である。第２の市松配置は、奇数番目のゲートライン６Ｏに関しては、偶数番目の画素（１，２）、（１，４）、…、（３，２）、（３，４）、…が充電画素となっており、偶数番目のゲートライン６Ｅに関しては、奇数番目の画素（２，１）、（２，３）、…、（４，１）、（４，３）、…が充電画素となっている。
【００６９】
上述したステップ１〜ステップ３とほぼ同様な処理により、第２の市松配置に従う画素２を充電させ、上述したステップ４〜ステップ６とほぼ同様な処理により、第２の市松配置に従う画素２を充電させた液晶アレイ基板１の各行のゲートラインに係る検査を実行する。
【００７０】
（Ａ−２−２）欠陥の判定方法
以下では、欠陥の判定方法について説明する。液晶アレイ基板１の欠陥（ＴＦＴ欠陥、断線、短絡など）は、各検査回路３０の出力電圧により検査される。検査は、例えば、パーソナルコンピュータ３７が実行する。検査回路３０の出力電位が、基準値より小さければ、検査に対応するアドレスの配線（ゲートラインやデータライン）や画素ＴＦＴ３は正常であると判断できる。一方、検査回路３０の出力電位が、基準値より大きければ検査に対応するアドレスの配線や画素ＴＦＴには欠陥があると判断できる。
【００７１】
以下、短絡箇所の検出方法、断線箇所の検出方法、画素ＴＦＴ欠陥箇所の検出方法を、順に説明する。なお、以下の説明は、第１の市松配置状に配置されている充電画素から電荷を検査回路に出力させた場合を例にしている。
【００７２】
［短絡箇所の検出］
ｘ行目（ｘ番目）のゲートライン６に接続されている左からｙ番目の画素部４のアドレスを（ｘ，ｙ）で表す。
【００７３】
第１の市松配置では、アドレス（１，２ｍ）における画素２は充電されておらず、検査回路３０にてこれら画素２からの電荷を検出できない。しかし、短絡により、通電している１番目のゲートライン６からアドレス（１，２ｍ）の画素２に電圧が印加された場合、この画素２は点灯状態（充電状態）となり、この画素２に蓄積された電荷を検査回路３０にて検出できる。すなわち、本来ならば電荷を検出できないアドレス（１，２ｍ）の画素２について、電荷（充電）を検出できた場合、当該アドレスの画素２に対する短絡があると判定できる。
【００７４】
［断線箇所の検出］
第１の市松配置では、アドレス（２ｍ−１，２ｍ−１）若しくはアドレス（２ｍ、２ｍ）の画素２は充電されており、検査回路３０にてこれら画素２からの電荷を検出できる。
【００７５】
しかし、ゲートライン６が断線している場合には、検査用ゲートライン指定部２０の電極６ａ及び断線箇所間のゲートライン部分に接続されている画素部４の画素２の充電は実行されるが、検査用ゲートライン指定部２０から見て断線箇所より遠いゲートライン部分に接続されている画素部４の画素２は充電されない。例えば、３行目のゲートライン６の断線により、アドレス（３，１）〜（３，２ｋ−１）における画素２に、画素２を点灯するための電圧が印加できなかった場合（アドレス（３，１）〜（３，２ｋ−１）の画素ＴＦＴ３をターンオンできなかった場合）、３行目の検査時に、これらアドレス（３，１）〜（３，２ｋ−１）における画素２からは全て（連続して）電荷を検査回路３０にて検出できない。
【００７６】
ここで、アドレス（３，２ｋ−１）及び（３，２ｋ）間のゲートライン部分に断線があった場合であっても、アドレス（３，２ｋ）及び（３，２ｋ＋１）間のゲートライン部分に断線があった場合であっても、アドレス（３，１）〜（３，２ｋ−１）の画素２は点灯せず、これらのアドレスにおける画素からは電荷を連続して検出できない。すなわち、第１の市松配置状に画素を点灯させた場合、アドレス（３，２ｋ−１）及び（３，２ｋ）間のゲートライン部分に断線箇所があるのか、アドレス（３，２ｋ）及び（３，２ｋ＋１）間のゲートライン部分に断線箇所があるのか、正確な断線箇所を特定できない。
【００７７】
しかし、その後実行する第２の市松配置に対する検査によって、断線箇所を特定することができる。例えば、第２の市松配置に対する検査において、アドレス（３，２ｋ）の画素からの電荷を検査回路３０が検出できた場合、断線箇所はアドレス（３，２ｋ−１）及び（３，２ｋ）間のゲートライン部分であると判断でき、一方、アドレス（３，２ｋ）の画素からの電荷を検査回路３０で検出できなかった場合、断線箇所はアドレス（３，２ｋ）及び（３，２ｋ＋１）間のゲートライン部分であると判断できる。
【００７８】
なお、データライン５の断線は、そのデータライン５を利用した充電対象の全ての画素２からの電荷を、検査回路３０が検出できないことで判断できる。
【００７９】
［画素ＴＦＴの欠陥箇所の検出］
例えば、正常であれば点灯しているアドレス（１，３）の画素２からの電荷を検査回路３０で検出できず、アドレス（１，５）の画素２に蓄積された電荷を検査回路３０で検出できた場合、アドレス（１，３）の画素ＴＦＴ３に欠陥があり、当該アドレスの画素２に充電できなかったと判断することができる。
【００８０】
（Ａ−３）実施形態の効果
上記実施形態によれば、以下の効果を奏することができる。図８は、特許文献１に記載の従来技術について図１と同様に記述したものであり（特許文献１の図２参照）、上記実施形態の効果を、適宜、特許文献１に記載の従来技術との比較で説明する。
【００８１】
上記実施形態によれば、液晶アレイ基板の配線と検査回路との接続、切断を切り替えるスイッチ（図８の符号６０参照）が不要であり、また、検査時において画素を充電させるための電源構成（図２の電極１１、１３等）を液晶アレイ基板が備え、検査回路に備える必要がないため、検査回路３０の構成を簡単にすることができる。
【００８２】
検査回路３０の構成が簡単であるため、ＩＣチップ化が容易であり、図３に示すような検査回路ＩＣチップ３１をプローブブロック３４に実装するということを容易に実現することができる。なお、パーソナルコンピュータ３７へアナログ信号で伝送する場合に比べ、デジタル信号で伝送する方が、ケーブルが外部ノイズを捕捉したとしてもその影響が小さくなる。
【００８３】
なお、液晶アレイ基板の配線と検査回路との接続、切断を切り替えるスイッチを設けなくても、検査時において画素を充電させる電圧を、データラインを挟んで検査回路３０の反対側に設けられた検査用データ導入部１０から印加するようにしたので、データラインの分布抵抗及び分布容量が、印加電圧による電流の検査回路側への通電を制限し、検査回路への悪影響を防止することができる。
【００８４】
また、上記実施形態によれば、液晶アレイ基板の配線と検査回路との接続、切断を切り替えるスイッチ（図８の符号６０参照）が不要であるため、検査時において画素を充電させる電圧を印加させる前にスイッチを開くという検査ステップが不要となり、簡便な検査を実現することができる。
【００８５】
さらに、上記実施形態によれば、液晶アレイ基板の画素を市松模様状に点灯（充電）させて検査するようにしたので、ある種の欠陥の検出は容易になる。例えば、画素を全面点灯させた場合、断線や画素ＴＦＴの欠陥は検出できるが、短絡は検出できない。しかし、画素を市松模様状に点灯させれば点灯状態の画素と非点灯状態の画素が交互に並ぶため、短絡箇所において正常であれば非点灯状態にある画素が点灯状態になり容易に短絡も検出することができる。
【００８６】
なお、市松模様状に点灯（充電）させた１回の検査では、ゲートラインの断線箇所の特定精度が悪くなるが、上述したように、第１及び第２の市松配置での検査を実行することにより、ゲートラインの断線箇所を高精度に特定できる。
【００８７】
（Ｂ）他の実施形態
上記実施形態においては、モノクロの液晶アレイ基板を検査するものを示したが、カラー用の液晶アレイ基板の検査にも本発明を適用することができる。さらには、アレイ工程の最終段の検査だけでなるセル工程の最終段の検査にも、本発明を適用することができる。なお、カラー用の場合、例えば、Ｒ、Ｇ、Ｂのそれぞれについて、奇数番目及び偶数番目用のデータライン及びゲートラインを設けるようにすれば良い。
【００８８】
上記実施形態においては、検査対象が液晶ディスプレイ用の画素アレイ基板を示したが、有機ＥＬやＬＴＰＳを利用した他のディスプレイ用の画素アレイ基板に対しても本発明を適用することができる。要は、画素要素がコンデンサとして機能して輝度を変化させるディスプレイに対して本発明を適用することができる。
【図面の簡単な説明】
【００８９】
【図１】実施形態の検査回路の内部構成を、検査時における外部要素との接続関係と共に示すブロック図である。
【図２】実施形態における検査装置の全体構成の概略と、検査対象である液晶アレイ基板の電気的構成の概略とを示す説明図である。
【図３】実施形態の検査回路を実装する方法の説明図である。
【図４】実施形態の検査時の各部タイミングチャートである。
【図５】実施形態の検査方法におけるステップ２終了時の充電画素配置の説明図である。
【図６】実施形態の検査方法におけるステップ３終了時の充電画素配置（第１の市松配置）の説明図である。
【図７】実施形態の検査方法で利用する充電画素配置（第２の市松配置）の説明図である。
【図８】従来の検査回路の内部構成を、検査時における外部要素との接続関係と共に示すブロック図である。
【符号の説明】
【００９０】
１…液晶アレイ基板、２…画素、３…画素の通電制御用の薄膜トランジスタ、４…画素部、５…データライン、６…ゲートライン、１０…検査用データ導入部、２０…検査用ゲートライン指定部、３０…検査回路、３７…パーソナルコンピュータ、４０…積分回路。
【図１】
2008096379.tif 000003
【図２】
2008096379.tif 000004
【図３】
2008096379.tif 000005
【図４】
2008096379.tif 000006
【図５】
2008096379.tif 000007
【図６】
2008096379.tif 000008
【図７】
2008096379.tif 000009
【図８】
2008096379.tif 000010