(57)【要約】【課題】出力整流素子に印加されるサージ電圧をより効果的に抑制することが可能なスイッチング電源装置を提供する。【解決手段】サージ電圧抑止回路２内のコンデンサＣ５，Ｃ６とインダクタＬｒとから、第１共振回路を構成するようにする。第１共振回路による共振動作により、整流ダイオード４Ａ，４Ｂに加わる逆電圧の立ち上がりが、従来と比べて緩やかになる。よって、サージ電圧の上昇が抑制され、耐圧の低い整流素子（整流ダイオード）を使用することできる。また、第１共振回路の共振時間と整流回路４内の整流ダイオード４Ａ，４Ｂのリカバリ時間とが所定の条件式（共振時間がリカバリ時間よりも長い）を満たすようにしたり、トランス３の２次側に、整流ダイオード４Ａ，４Ｂに流れる電流の充電および放電を行う容量素子（コンデンサＣ７や、コンデンサＣ８Ａ，Ｃ８Ｂ）を設けるようにしてもよい。【選択図】図１
2008187801.tif 000002
【特許請求の範囲】
【請求項１】
４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型のブリッジ回路と、
１次側巻線および２次側巻線を有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
前記トランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって前記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、
前記ブリッジ回路に並列接続されると共に、逆方向接続の第２整流素子と第１容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、
前記第１容量素子と共に第１共振回路を構成する共振用インダクタと、
前記トランスの２次側に設けられ、前記第１整流素子に流れる電流の充電および放電を行う第２容量素子と、
前記ブリッジ回路を駆動する駆動回路と
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記第２容量素子は、前記整流回路の出力端子間に接続され、
前記共振用インダクタは、前記第２容量素子と共に第２共振回路を構成する
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第２容量素子は、前記複数の第１整流素子にそれぞれ並列接続され、
前記共振用インダクタは、前記第２容量素子と共に第２共振回路を構成する
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記サージ電圧抑止回路において、２つの前記素子対が互いに直列接続されている
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のスイッチング電源装置。
【請求項５】
前記トランスの１次側巻線が、前記４つのスイッチング素子のうちの直列接続された一方の２つのスイッチング素子と前記２つの素子対とから構成される一のブリッジ回路にＨブリッジ接続され、
前記共振用インダクタが、前記４つのスイッチング素子のうちの直列接続された他方の２つのスイッチング素子と前記２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されている
ことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記４つのスイッチング素子に対してそれぞれ並列接続された第３容量素子を備え、
前記共振用インダクタは、前記第２容量素子と共に第３共振回路を構成する
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載のスイッチング電源装置。
【請求項７】
前記スイッチング素子が電界効果型トランジスタにより構成され、
前記第３容量素子は、前記電界効果型トランジスタの寄生容量から構成されている
ことを特徴とする請求項６に記載のスイッチング電源装置。
【請求項８】
前記第１整流素子が、電界効果型トランジスタの寄生ダイオードから構成されている
ことを特徴とする請求項１ないし請求項７のいずれか１項に記載のスイッチング電源装置。
【請求項９】
４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型のブリッジ回路と、
１次側巻線および２次側巻線を有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
前記トランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって前記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、
前記ブリッジ回路に並列接続されると共に、逆方向接続の第２整流素子と第１容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、
前記第１容量素子と共に第１共振回路を構成する共振用インダクタと、
前記ブリッジ回路を駆動する駆動回路と
を備えたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流入力電圧をスイッチングして得られるスイッチング出力を電力変換トランスの出力巻線に取り出すように構成されたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来より、スイッチング電源装置として種々のタイプのものが提案され、実用に供されている。その多くは、電力変換トランスの入力巻線に接続されたスイッチ回路のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力を電力変換トランスの出力巻線に取り出す方式である。このようなスイッチ回路のスイッチング動作に伴い、出力巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。
【０００３】
この種のスイッチング電源装置では、上記整流回路内において電力伝送ラインに直列に、出力整流ダイオードなどの出力整流素子が接続される。したがって、この出力整流ダイオードでの損失を低減させることは、スイッチング電源装置の効率を向上させる上で、極めて有効である。
【０００４】
出力整流ダイオードでの損失を低減させるには、順方向電圧降下の小さいダイオードを使用すればよい。ところが、順方向電圧降下の低いダイオードは逆方向耐電圧も低い。このため、出力整流ダイオードとして、順方向電圧降下の低いダイオードを使用する場合には、特に、逆方向電圧を抑制する必要がある。
【０００５】
この種のスイッチング電源装置において、逆方向電圧として最も考慮しなければならないのは、スイッチ回路のオン・オフ動作に伴う、寄生要素に起因したサージ（スパイク）電圧であり、出力整流ダイオードに対して逆方向電圧として印加されるようになっている。そこで、従来より、このようなサージ電圧を抑制するため、様々な試みがなされている。
【０００６】
例えば、本出願人は特許文献１において、ＬＣ共振を利用したスナバ回路を提案している。このスナバ回路によればＬＣ共振を利用することで、上記サージ電圧を所定の電圧以下まで抑止することができる。
【０００７】
また、特許文献２〜４にも、上記サージ電圧を抑制するための回路を設けたスイッチング電源装置が開示されている。
【０００８】
【特許文献１】特許第３４００４４３号公報
【特許文献２】米国特許第５，１９８，９６９号明細書
【特許文献３】米国特許第６，４６６，４５９号明細書
【特許文献４】米国特許第６，６５０，５５１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、上記特許文献１における所定の電圧、すなわち抑止されるサージ電圧の最大値（ピーク値）は、同文献の段落［００６２］〜［００６５］に記載されているように、４×Ｖin／ｎ（Ｖin；直流入力電圧、ｎ；電力変換トランスの１次側巻線と２次側巻線との比）である。また、この値は整流回路がセンタタップ型の場合のものであり、整流回路がフルブリッジ型の場合にはその回路構成から、この値の半分、すなわち２×Ｖin／ｎとなる。このように、上記特許文献１のスナバ回路によれば、サージ電圧をある程度抑止することが可能であるが、その最大値を抑制することについては、まだ改善の余地があった。
【００１０】
また、上記特許文献２〜４に開示された回路においても、電力変換トランス二次側に発生する電圧の立ち上がりが急峻であることなどから、十分なサージ電圧抑制を行うのが困難であった。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、出力整流素子に印加されるサージ電圧をより効果的に抑制することが可能なスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１のスイッチング電源装置は、４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型のブリッジ回路と、１次側巻線および２次側巻線を有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって上記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、上記ブリッジ回路に並列接続されると共に逆方向接続の第２整流素子と第１容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、上記第１容量素子と共に第１共振回路を構成する共振用インダクタと、上記トランスの２次側に設けられ、第１整流素子に流れる電流の充電および放電を行う第２容量素子と、上記ブリッジ回路を駆動する駆動回路とを備えたものである。
【００１３】
本発明の第１のスイッチング電源装置では、ブリッジ回路へ入力された直流入力電圧から入力交流電圧が生成され、さらにこの入力交流電圧がトランスによって変圧されることで、出力交流電圧が生成される。そしてこの出力交流電圧が整流回路内の第１整流素子によって整流され、直流出力電圧として出力される。ここで、第１容量素子と共振用インダクタとが協働してＬＣ直列共振回路（第１共振回路）として機能することで、これらの間で共振動作がなされ、これにより第１整流素子に加わる逆電圧の立ち上がりが従来と比べて緩やかになる。また、第２容量素子によって第１整流素子に流れる電流の充電および放電がなされるため、第１整流素子に加わる逆電圧の立ち上がりが、装置構成によらずに緩やかになる。
【００１４】
本発明の第１のスイッチング電源装置では、上記第２容量素子を、整流回路の出力端子間に接続したり、または複数の第１整流素子にそれぞれ並列接続すると共に、上記共振用インダクタが第２容量素子と共に第２共振回路を構成するようにすることができる。これらのように構成した場合、第２共振回路による共振動作により、第１整流素子に加わる逆電圧の立ち上がりが、装置構成によらずに緩やかになる。
【００１５】
本発明の第１のスイッチング電源装置では、上記サージ電圧抑止回路において、２つの素子対を互いに直列接続するようにしてもよい。この場合において、上記共振用インダクタをトランスの１次側に配置するようにしてもよく、さらに、上記トランスの１次側巻線を、４つのスイッチング素子のうちの直列接続された一方の２つのスイッチング素子と２つの素子対とから構成される一のブリッジ回路にＨブリッジ接続し、上記共振用インダクタを、４つのスイッチング素子のうちの直列接続された他方の２つのスイッチング素子と２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続するようにしてもよい。なお、この共振用インダクタを、トランスの２次側に配置するようにしてもよい。
【００１６】
本発明の第１のスイッチング電源装置では、上記４つのスイッチング素子に対してそれぞれ並列接続された第３容量素子を備え、上記共振用インダクタが、これら第３容量素子と共に第３共振回路を構成するようにしてもよい。このように構成した場合、第３共振回路による共振動作によって、スイッチング素子での短絡損失が抑制される。また、上記スイッチング素子を電界効果型トランジスタにより構成すると共に、上記第３容量素子をこの電界効果型トランジスタの寄生容量から構成するようにしてもよい。このように構成した場合、使用する素子数が少なくなり、回路構成が簡素化する。また、上記第１整流素子を、電界効果型トランジスタの寄生ダイオードから構成するようにしてもよい。
【００１７】
本発明の第１のスイッチング電源装置では、上記第１共振回路の共振時間と上記第１整流素子のリカバリ時間とが、以下の条件式（１）を満たすように設定されているのが好ましい。但し、｛２π×（Ｌ×Ｃ）１／２｝は第１共振回路における１周期分の共振時間であり、Ｌは共振用インダクタのインダクタンスであり、Ｃは第１容量素子の容量値であり、Ｔｒｒ１は第１整流素子のリカバリ時間である。このように構成した場合、条件式（１）が満たされているため、第１整流素子に加わる逆電圧の立ち上がりが、装置構成によらずに緩やかになる。
１／４×｛２π×（Ｌ×Ｃ）１／２｝＞Ｔｒｒ１  ……（１）
【００１８】
本発明の第１のスイッチング電源装置では、さらに、上記第１共振回路の共振時間と上記第２整流素子のリカバリ時間とが、以下の条件式（２）を満たすように設定されているのが好ましい。但し、Ｔｒｒ２は第２整流素子のリカバリ時間である。このように構成した場合、第２整流素子に加わる逆電圧の立ち上がりが緩やかになり、第２整流素子におけるサージ電圧の上昇が抑制される。
１／４×｛２π×（Ｌ×Ｃ）１／２｝＞Ｔｒｒ２  ……（２）
【００１９】
本発明の第１のスイッチング電源装置では、上記トランスと上記共振用インダクタとを互いに磁気的に独立して設けるようにしてもよい。また、上記トランスの１次側に補助巻線を設け、この補助巻線と共振用インダクタとが互いに磁束を共有するようにしてもよい。
【００２０】
本発明の第１のスイッチング電源装置では、上記整流回路を、２つの第１整流素子を含んで構成されたセンタタップ型のもの、あるいは４つの第１整流素子を含んで構成されたフルブリッジ型のものとすることが可能である。なお、このように構成した場合、上記サージ電圧の最大値（ピーク値）は、例えばこのセンタタップ型の場合で２×Ｖin／ｎ程度、フルブリッジ型の場合で１×Ｖin／ｎ程度となり、従来と比べて低くすることができる。
【００２１】
本発明の第２のスイッチング電源装置は、４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型のブリッジ回路と、１次側巻線および２次側巻線を有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって上記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、上記ブリッジ回路に並列接続されると共に逆方向接続の第２整流素子と第１容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、上記第１容量素子と共に第１共振回路を構成する共振用インダクタと、上記ブリッジ回路を駆動する駆動回路とを備えたものである。
【００２２】
本発明の第２のスイッチング電源装置では、ブリッジ回路へ入力された直流入力電圧から入力交流電圧が生成され、さらにこの入力交流電圧がトランスによって変圧されることで、出力交流電圧が生成される。そしてこの出力交流電圧が整流回路内の第１整流素子によって整流され、直流出力電圧として出力される。ここで、第１容量素子と共振用インダクタとが協働してＬＣ直列共振回路（第１共振回路）として機能することで、これらの間で共振動作がなされ、これにより第１整流素子に加わる逆電圧の立ち上がりが従来と比べて緩やかになる。
【発明の効果】
【００２３】
本発明の第１のスイッチング電源装置によれば、第１容量素子と共振用インダクタとから第１共振回路を構成すると共に、トランスの２次側に、第１整流素子に流れる電流の充電および放電を行う第２容量素子を設けるようにしたので、装置構成によらず、第１整流素子に加わる逆電圧の立ち上がりを従来と比べて緩やかにすることができる。よって、サージ電圧の上昇をより効果的に抑制することが可能となる。
【００２４】
また、本発明の第２のスイッチング電源装置によれば、第１容量素子と共振用インダクタとから第１共振回路を構成するようにしたので、第１整流素子に加わる逆電圧の立ち上がりを従来と比べて緩やかにすることができる。よって、サージ電圧の上昇をより効果的に抑制することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。
【００２６】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るスイッチング電源装置の構成を表すものである。このスイッチング電源装置は、高圧バッテリ１０から供給される高圧の直流入力電圧Ｖinを、より低い直流出力電圧Ｖoutに変換して、図示しない低圧バッテリに供給して負荷７を駆動するＤＣ−ＤＣコンバータとして機能するものである。
【００２７】
このスイッチング電源装置は、１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間に設けられた入力平滑コンデンサ１１、ブリッジ回路１およびサージ電圧抑止回路２と、共振用のインダクタＬｒと、１次側巻線３１および２次側巻線３２Ａ，３２Ｂを有するトランス３とを備えている。そして１次側高圧ラインＬ１Ｈの入力端子Ｔ１と１次側低圧ラインＬ１Ｌの入力端子Ｔ２との間には、高圧バッテリ１０から出力される直流入力電圧Ｖinが印加されるようになっている。このスイッチング電源装置はまた、トランス３の２次側に設けられた整流回路４と、この整流回路４に接続された平滑回路５と、ブリッジ回路１を駆動する駆動回路６とを備えている。
【００２８】
入力平滑コンデンサ１１は、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのものである。
【００２９】
ブリッジ回路１は、４つのスイッチング素子Ｓ１〜Ｓ４と、これらスイッチング素子Ｓ１〜Ｓ４に対してそれぞれ並列接続されたコンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４とを有しており、フルブリッジ型の回路構成となっている。具体的には、スイッチング素子Ｓ１，Ｓ２の一端同士が互いに接続されると共に、スイッチング素子Ｓ３，Ｓ４の一端同士が互いに接続されている。また、スイッチング素子Ｓ１，Ｓ３の他端同士が互いに接続されると共にスイッチング素子Ｓ２，Ｓ４の他端同士が互いに接続され、これらの他端同士は、それぞれ入力端子Ｔ１，Ｔ２に接続されている。ブリッジ回路１はこのような構成により、駆動回路６から供給される駆動信号ＳＧ１〜ＳＧ４に応じて、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを入力交流電圧に変換するようになっている。
【００３０】
なお、スイッチング素子Ｓ１〜Ｓ４は、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などのスイッチ素子から構成される。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記コンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４をそれぞれ、このＭＯＳ―ＦＥＴの寄生容量または寄生ダイオードから構成することが可能である。また、上記コンデンサＣ１〜Ｃ４をそれぞれ、ダイオードＤ１〜Ｄ４の接合容量で構成することも可能である。このように構成した場合、スイッチ素子とは別個にコンデンサＣ１〜Ｃ４やダイオードＤ１〜Ｄ４を設ける必要がなくなり、回路構成を簡素化することができる。
【００３１】
サージ電圧抑止回路２は、逆方向接続の一対のダイオードＤ５，Ｄ６と、これらダイオードＤ５，Ｄ６にそれぞれ並列接続されたコンデンサＣ５，Ｃ６とを有している。ダイオードＤ５のアノードは接続点Ｐ３に接続され、カソードは１次側高圧ラインＬ１Ｈに接続されている。また、ダイオードＤ６のアノードは１次側低圧ラインＬ１Ｌに接続され、カソードは接続点Ｐ３に接続されている。このような構成によりサージ電圧抑止回路２は、コンデンサＣ５，Ｃ６と後述するインダクタＬｒとの間でＬＣ直列共振回路（第１共振回路）を構成し、このＬＣ直列共振回路による共振特性を利用することで、後述する整流回路４内の整流ダイオード４Ａ，４Ｂに加わるサージ電圧を抑制するようになっている。
【００３２】
インダクタＬｒは、その一端が接続点Ｐ１に接続され、その他端が接続点Ｐ３に接続されている。すなわち、このインダクタＬｒは、スイッチング素子Ｓ１，Ｓ２とダイオードＤ５，Ｄ６およびコンデンサＣ５，Ｃ６とから構成されるブリッジ回路に、Ｈブリッジ接続されるようになっている。このような構成によりインダクタＬｒは、ブリッジ回路１内のコンデンサＣ１〜Ｃ４と共にＬＣ直列共振回路（第３共振回路）を構成し、このＬＣ直列共振回路による共振特性を利用することで、後述するように、スイッチング素子Ｓ１〜Ｓ４における短絡損失を抑制するようになっている。また、上記のように、サージ電圧抑止回路２内のコンデンサＣ５，Ｃ６と共にＬＣ直列共振回路（第１共振回路）を構成し、整流回路４内の整流ダイオード４Ａ，４Ｂに加わるサージ電圧を抑制するようになっている。なお、このインダクタＬｒのインダクタンスは、後述するトランス３の１次側巻線３１のインダクタンスと比べ、非常に小さくなるように設定される。
【００３３】
トランス３は、１次側巻線３１と、一対の２次側巻線３２Ａ，３２Ｂとを有している。このうち、１次側巻線３１は、その一端が接続点Ｐ３に接続され、その他端が接続点Ｐ２に接続されている。すなわち、この１次側巻線３１は、スイッチング素子Ｓ３，Ｓ４とダイオードＤ５，Ｄ６およびコンデンサＣ５，Ｃ６とから構成されるブリッジ回路に、Ｈブリッジ接続されるようになっている。一方、２次側巻線３２Ａ，３２Ｂの一端同士はセンタタップＣＴで互いに接続され、このセンタタップＣＴは、出力ラインＬＯ上を平滑回路５を介して出力端子Ｔ３に導かれている。つまり、後述する整流回路４は、センタタップ型のものである。このような構成によりトランス３は、ブリッジ回路１によって生成された入力交流電圧を降圧し、２次側巻線３２Ａ，３２Ｂの各端部から、互いに１８０度位相が異なる出力交流電圧を出力するようになっている。なお、この場合の降圧の度合いは、１次側巻線３１と２次側巻線３２Ａ，３２Ｂとの巻数比によって定まる。
【００３４】
整流回路４は、一対の整流ダイオード４Ａ，４Ｂからなる単相全波整流型のものである。整流ダイオード４Ａのカソードはトランス３の２次側巻線３２Ａの他端に接続され、整流ダイオード４Ｂのカソードはトランス３の２次側巻線３２Ｂの他端に接続されている。また、これら整流ダイオード４Ａ，４Ｂのアノード同士は互いに接続され、接地ラインＬＧに接続されている。つまり、この整流回路４はセンタタップ型のアノードコモン接続の構成となっており、トランス３からの出力交流電圧の各半波期間を、それぞれ整流ダイオード４Ａ，４Ｂによって個別に整流して直流電圧を得るようになっている。
【００３５】
なお、整流ダイオード４Ａ，４Ｂをそれぞれ、ＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにしてもよい。また、このように整流ダイオード４Ａ，４ＢをそれぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにした場合、これらＭＯＳ−ＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳ−ＦＥＴ自身もオン状態とすることが好ましい。より少ない電圧降下で整流することができるからである。
【００３６】
平滑回路５は、チョークコイル５１と出力平滑コンデンサ５２とを含んで構成されている。チョークコイル５１は出力ラインＬＯに挿入配置されており、その一端はセンタタップＣＴに接続され、その他端は出力ラインＬＯの出力端子Ｔ３に接続されている。また、平滑コンデンサ５２は、出力ラインＬＯ（具体的には、チョークコイル５１の他端）と接地ラインＬＧとの間に接続されている。また、接地ラインＬＧの端部には、出力端子Ｔ４が設けられている。このような構成により平滑回路５は、整流回路４で整流された直流電圧を平滑化して直流出力電圧Ｖoutを生成し、これを出力端子Ｔ３，Ｔ４から低圧バッテリ（図示せず）に給電するようになっている。
【００３７】
駆動回路６は、ブリッジ回路１内のスイッチング素子Ｓ１〜Ｓ４を駆動するためのものである。具体的には、スイッチング素子Ｓ１〜Ｓ４に対してそれぞれ駆動信号ＳＧ１〜ＳＧ４を供給し、これらスイッチング素子Ｓ１〜Ｓ４をオン・オフ制御するようになっている。また、この駆動回路６は、後述するようにこれらスイッチング素子Ｓ１〜Ｓ４に対してスイッチング位相制御を行い、スイッチング位相差を適切に設定することで、直流出力電圧Ｖoutを安定化させるようになっている。
【００３８】
ここで、コンデンサＣ１〜Ｃ４は本発明における「第３容量素子」の一具体例に対応し、インダクタＬｒは本発明における「共振用インダクタ」の一具体例に対応し、整流ダイオード４Ａ，４Ｂは本発明における「第１整流素子」の一具体例に対応する。また、コンデンサＣ５，Ｃ６は本発明における「第１容量素子」の一具体例に対応し、ダイオードＤ５，Ｄ６は本発明における「第２整流素子」の一具体例に対応し、コンデンサＣ５およびダイオードＤ５、ならびにコンデンサＣ６およびダイオードＤ６が、それぞれ本発明における「素子対」の一具体例に対応する。また、スイッチング素子Ｓ３，Ｓ４が本発明における「一方の２つのスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ１，Ｓ２が本発明における「他方の２つのスイッチング素子」の一具体例に対応する。
【００３９】
次に、以上のような構成のスイッチング電源装置の動作について説明する。まず、スイッチング電源装置の基本動作について説明する。
【００４０】
ブリッジ回路１は、高圧バッテリ１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinをスイッチングして入力交流電圧を生成し、これをトランス３の１次側巻線３１に供給する。トランス３の２次側巻線３２Ａ，３２Ｂからは、変圧（ここでは、降圧）された出力交流電圧が取り出される。
【００４１】
整流回路４は、この出力交流電圧を整流ダイオード４Ａ，４Ｂによって整流する。これにより、センタタップＣＴ（出力ラインＬＯ）と整流ダイオード４Ａ，４Ｂの接続点（接地ラインＬＧ）との間に整流出力が発生する。
【００４２】
平滑回路５は、このセンタタップＣＴと整流ダイオード４Ａ，４Ｂのとの間に生じる整流出力を平滑化し、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutを出力する。そしてこの直流出力電圧Ｖoutが図示しない低圧バッテリに給電されると共に、負荷７が駆動される。
【００４３】
次に、図２〜図１５を参照して、本発明の主な特徴である、整流回路４内の整流ダイオード４Ａ，４Ｂに加わるサージ電圧を抑止する動作について詳細に説明する。
【００４４】
ここで、図２は、図１のスイッチング電源装置における各部の電圧波形または電流波形をタイミング波形図（タイミングｔ０〜ｔ１０）で表したものであり、図中の（Ａ）〜（Ｄ）は駆動信号ＳＧ１〜ＳＧ４の電圧波形を、（Ｅ）〜（Ｇ）は接続点Ｐ１〜Ｐ３の電位ＶＰ１〜ＶＰ３を、（Ｈ）は接続点Ｐ３の電位ＶＰ３を基準とした接続点Ｐ１，Ｐ３間の電位差ＶＰ１−Ｐ３を、（Ｉ）は接続点Ｐ２の電位ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差ＶＰ３−Ｐ２を、（Ｊ）はインダクタＬｒを流れる電流Ｉｒを、（Ｋ）はトランス３の１次側巻線３１を流れる電流Ｉ３１を、（Ｌ），（Ｍ）はそれぞれサージ電圧抑止回路２におけるダイオードＤ５，Ｄ６とコンデンサＣ５，Ｃ６との並列接続部分を流れる電流Ｉ５，Ｉ６を、（Ｎ），（Ｐ）はそれぞれ整流ダイオード４Ａ，４Ｂのアノード・カソード間に加わる逆電圧Ｖ４Ａ，Ｖ４Ｂを、（Ｏ），（Ｑ）はそれぞれ整流ダイオード４Ａ，４Ｂを流れる電流Ｉ４Ａ，Ｉ４Ｂを、（Ｒ）はチョークコイル５１を流れる電流Ｉ５１を、それぞれ表している。なお、各電圧の方向は図１に矢印で示したとおりであり、「−」から「＋」の方向を正方向としている。また、各電流の方向も、図１に矢印で示した方向を正方向としている。
【００４５】
また、図３〜図１４は、図２の各タイミング（タイミングｔ０〜ｔ１０）におけるスイッチング電源装置の動作状態を表したものであり、図１５は、図２で示したタイミング以降（タイミングｔ１０〜ｔ２０（ｔ０））の各部の電圧波形または電流波形を表したものである。なお、図２，図１５でそれぞれ示したタイミングは、それぞれスイッチング電源装置の動作の半周期分のものを表しており、これらの動作を合わせて一周期分の動作となっている。
【００４６】
まず、図２〜図１４を参照して、最初の半周期分の動作について説明する。
【００４７】
スイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４（図２（Ａ）〜（Ｄ））についてみると、これらのスイッチング素子は、２つのスイッチング素子対に区分されることが分かる。具体的には、スイッチング素子Ｓ１，Ｓ２はいずれも時間軸上における固定タイミングでオンするように制御され、「固定側スイッチング素子」と称される。また、スイッチング素子Ｓ３，Ｓ４はいずれも時間軸上における可変タイミングでオンするように制御され、「シフト側スイッチング素子」と称される。
【００４８】
また、これらスイッチング素子Ｓ１〜Ｓ４は、スイッチング動作のいかなる状態においても、直流入力電圧Ｖinが印加された入力端子Ｔ１，Ｔ２が電気的に短絡されない組み合わせおよびタイミングで駆動される。具体的には、スイッチング素子Ｓ３，４（固定側スイッチング素子）は、同時にオンとなることはなく、また、スイッチング素子Ｓ１，Ｓ２（シフト側スイッチング素子）も、同時にオンとなることはない。これらが同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムＴｄと称される（図２（Ａ），（Ｄ））。
【００４９】
また、スイッチング素子Ｓ１，Ｓ４は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３の１次側巻線３１が励磁される。そしてこれらスイッチング素子Ｓ１，Ｓ４は、スイッチング素子Ｓ１（固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図２（Ａ），（Ｄ））。また同様に、スイッチング素子Ｓ２，Ｓ３は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３の１次側巻線３１が、上記の場合とは逆方向に励磁される。そしてこれらスイッチング素子Ｓ２，Ｓ３は、スイッチング素子Ｓ２（固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図２（Ｂ），（Ｃ））。さらに、スイッチング素子Ｓ１とスイッチング素子Ｓ４とのスイッチング位相差φ、およびスイッチング素子Ｓ２とスイッチング素子Ｓ３とのスイッチング位相差φがそれぞれ制御されると、スイッチング素子Ｓ１およびスイッチング素子Ｓ４が同時にオンになっている時間、ならびにスイッチング素子Ｓ２およびスイッチング素子Ｓ３が同時にオンになっている時間がそれぞれ変化する。これにより、トランス３の１次側巻線３１に印加される入力交流電圧のデューティ比が変化し、直流出力電圧Ｖoutが安定化されるようになっている。
【００５０】
まず、図３に示したタイミングｔ０〜ｔ１までの期間では、スイッチング素子Ｓ１，Ｓ４がオン状態となっており（図２（Ａ），（Ｄ））、スイッチング素子Ｓ２，Ｓ３はオフ状態となっている（図２（Ｂ），（Ｃ））。また、接続点Ｐ１の電位ＶＰ１＝Ｖin（図２（Ｅ））、および接続点Ｐ２の電位ＶＰ２＝０Ｖ（図２（Ｆ））であり、前述のようにインダクタＬｒのインダクタンスはトランス３の１次側巻線３１のインダクタンスと比べて非常に小さいことから、接続点Ｐ３の電位ＶＰ３≒Ｖinとなり（図２（Ｇ））、ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差ＶＰ３−Ｐ２もほぼＶinと等しくなっている（図２（Ｉ））。したがって、ブリッジ回路１には図３に示したようなループ電流Ｉａが流れ、インダクタＬｒが励磁されると共に、トランス３の１次側から２次側へ電力伝送が行われる。よって、トランス３の２次側には、整流ダイオード４Ａおよびチョークコイル５１を介するループ電流Ｉｘａが流れ、負荷７が駆動される。なお、この期間では、整流ダイオード４Ａには順方向電圧が印加され、逆電圧Ｖ４Ａ＝０Ｖ（図２（Ｎ））となる一方、整流ダイオード４Ｂには、逆電圧Ｖ４Ｂが印加されている（図２（Ｐ））。
【００５１】
次に、図４で示したタイミングｔ１〜ｔ２までの期間では、タイミングｔ１でスイッチング素子Ｓ４がオフ状態となる（図２（Ｄ））。すると、コンデンサＣ３，Ｃ４とインダクタＬｒとが協働してＬＣ直列共振回路（第３共振回路）が構成され、第３共振動作が行われる。したがって、図４に示したようなループ電流Ｉｂ，Ｉｃが流れ、コンデンサＣ３が放電される一方、コンデンサＣ４は充電されるので、接続点Ｐ２の電位ＶＰ２が徐々に上昇していき、タイミングｔ２でＶＰ２＝Ｖinとなる（図２（Ｆ））。また、このとき整流ダイオード４Ｂの逆電圧Ｖ４Ｂが徐々に下降していき、タイミングｔ２で０Ｖとなる（図２（Ｐ））。
【００５２】
ここで、図５で示したように、タイミングｔ２でＶＰ２＝Ｖinとなると（図２（Ｆ））、ダイオードＤ３が導通するようになる。また、このようにＶＰ２＝ＶinとなってダイオードＤ３が導通した後に、図６に示したように、タイミングｔ３でスイッチング素子Ｓ３がオン状態となることで（図２（Ｃ））、ゼロボルトスイッチング（ＺＶＳ；Zero Volt Switching）動作がなされ、その結果、スイッチング素子Ｓ３における短絡損失が抑制される。
【００５３】
また、このタイミングｔ２〜ｔ４の期間では、タイミングｔ０〜ｔ１の期間で励磁されることによりインダクタＬｒに蓄えられたエネルギーが、このインダクタＬｒの両端に接続された回路において、電流として循環しようとする。具体的には、図６に示したように、インダクタＬｒの一端（接続点Ｐ３）からスイッチング素子Ｓ１の他端（１次側高圧ラインＬ１Ｈ側）までの間の電位差が互いに等しくなるように、ループ電流Ｉｄ，Ｉｅがそれぞれ流れる。ここで、ループ電流Ｉｄの経路においては、この電位差は、トランス３の１次側巻線３１の両端間の電圧Ｖ３１と、スイッチング素子Ｓ３の両端間の電圧ＶＳ３との和になる。Ｖ３１は、トランス３の１次側巻線と２次側巻線との巻数比をｎとすると、整流ダイオード４Ａの順方向電圧降下をこの巻数比ｎで割ったものとなり、Ｖ３１は、スイッチング素子Ｓ３がオフ状態のとき（タイミングｔ２〜ｔ３の期間）はダイオードＤ３の順方向電圧降下となり、スイッチング素子Ｓ３がオン状態のとき（タイミングｔ３〜ｔ４の期間）は、スイッチング素子Ｓ３のオン抵抗と流れる電流との積になる。一方、ループ電流Ｉｅの経路においては、上記電位差は、ダイオードＤ５の順方向電圧降下となる。
【００５４】
ここで、これらダイオード４Ａ，Ｄ３，Ｄ５の順方向電圧降下の値は、流れている順方向電流値や周囲の温度によって変化するが、ループ電流Ｉｄ，Ｉｅはそれぞれ、上記電位差が互いに等しくなるように流れる。また、このように電流が２つのループ電流Ｉｄ，Ｉｅに分流することにより、トランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値が減少する（図２（Ｋ））。さらに、このトランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。
【００５５】
次に、図７で示したように、タイミングｔ４になると、スイッチング素子Ｓ１がオフ状態となる（図２（Ａ））。すると、コンデンサＣ１，Ｃ２とインダクタＬｒとが協働してＬＣ直列共振回路（第３共振回路）が構成され、第３共振動作が行われる。したがって、図７に示したようなループ電流Ｉｆ，Ｉｇ，Ｉｈ，Ｉｉが流れる。よって、コンデンサＣ２が放電される一方、コンデンサＣ１は充電されるので、接続点Ｐ１の電位ＶＰ１が徐々に下降していき、タイミングｔ５でＶＰ１＝０Ｖとなる（図２（Ｅ））。
【００５６】
ここで、図８で示したように、タイミングｔ５でＶＰ１＝０Ｖとなると（図２（Ｅ））、このときＶＰ３＝Ｖin（図２（Ｇ））およびＶＰ１−Ｐ３＝−Ｖin（図２（Ｈ））であることから、ダイオードＤ２が導通するようになる。また、このようにＶＰ１＝０ＶとなってダイオードＤ２が導通した後に、図９に示したように、タイミングｔ６でスイッチング素子Ｓ２がオン状態となることで（図２（Ｂ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ２における短絡損失が抑制される。
【００５７】
次に、図９に示したタイミングｔ６〜ｔ７までの期間では、インダクタＬｒに蓄えられたエネルギーは、コンデンサＣ１，Ｃ２における充放電が終了した後も、図９に示したようなループ電流Ｉｍ，Ｉｌによって、入力平滑コンデンサ１１に回生される。そしてこの入力平滑コンデンサ１１へ回生されるに従ってインダクタＬｒに蓄えられたエネルギーは減少し、それに伴ってインダクタＬｒを流れる電流Ｉｒの絶対値、およびトランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値も減少していく（図２（Ｊ），（Ｋ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。
【００５８】
また、この期間では、インダクタＬｒの一端（接続点Ｐ３）からダイオードＤ５のカソードまでの間の電位差が互いに等しくなるように、上記ループ電流Ｉｍ，Ｉｌがそれぞれ流れているが、次第にループ電流Ｉｍの経路での電位差のほうがループ電流Ｉｌの経路での電位差よりも大きくなり、ダイオードＤ５が非導通となることで、インダクタＬｒを流れる電流Ｉｒの絶対値とトランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値とが等しくなる（図２（Ｊ），（Ｋ））。なお、前述したように、ループ電流Ｉｌの経路での電位差は、トランス３の１次側巻線３１の両端間の電圧Ｖ３１（整流ダイオード４Ａの順方向電圧降下を、トランス３の１次側巻線と２次側巻線との巻数比ｎで割ったもの）と、スイッチング素子Ｓ３の両端間の電圧ＶＳ３（この期間では、スイッチング素子Ｓ３がオン状態であるので、スイッチング素子Ｓ３のオン抵抗と流れる電流との積になる）との和となり、ループ電流Ｉｍの経路での電位差は、ダイオードＤ５の順方向電圧降下となる。
【００５９】
次に、図１０で示したように、タイミングｔ７になると、インダクタＬｒに蓄えられたエネルギーがすべて回生され、インダクタＬｒを流れる電流Ｉｒ＝トランス３の１次側巻線３１を流れる電流Ｉ３１＝０Ａ（図２（Ｊ），（Ｋ））、および整流ダイオード４Ａを流れる電流Ｉ４Ａ＝整流ダイオード４Ｂを流れる電流Ｉ４Ｂ（図２（Ｏ），（Ｑ））となる。そしてこのタイミングｔ７から、インダクタＬｒはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタＬｒおよびトランス３の１次側巻線３１には、図１１に示したようにこれまでと反対方向のループ電流Ｉｎが流れるようになると共に、電流ＩｒはＶin／Ｌ（Ｌ；インダクタＬｒのインダクタンス）の割合で増加していく（図２（Ｊ），（Ｋ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。ただし、整流ダイオード４Ａを流れる電流Ｉ４Ａは徐々に減少していく一方、整流ダイオード４Ｂを流れる電流Ｉ４Ｂは徐々に増加していく（図２（Ｏ），（Ｑ））。そしてＩ４Ａ＝０Ａとなり、トランス３の２次側巻線３２Ｂを流れる電流がチョークコイル５１を流れる電流Ｉ５１と等しくなったとき、このトランス３でのアンペア・ターンはこれ以上増加しないことからＩ３１の増加が妨げられようとするが、サージ電圧抑止回路２のコンデンサＣ５，Ｃ６とインダクタＬｒとが協働してＬＣ直列共振回路（第１共振回路）が構成され、第１共振動作が開始される。このときが、タイミングｔ８に相当する。
【００６０】
次に、図１２に示したタイミングｔ８〜ｔ９までの期間では、上記第１共振動作によって、ループ電流Ｉｏ，Ｉｐが流れる。よって、コンデンサＣ６が放電される一方、コンデンサＣ５は充電されるので、この第１共振動作に伴って、接続点Ｐ３の電位ＶＰ３が緩やかに下降していく（図２（Ｇ））。これに伴い、トランス３の１次側巻線３１の両端間の電圧Ｖ３１の絶対値が増加すると共に、２次側巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生し、Ｖ３２Ａ＝Ｖ３２Ｂ＝Ｖ３１／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）、（整流ダイオード４Ｂのカソードの電位）＜（センタタップＣＴの電位）＜（整流ダイオード４Ａのカソードの電位）、（インダクタＬｒを流れる電流Ｉｒ）＝（トランス３の１次側巻線３１を流れる電流Ｉ３１）＋（ダイオードＤ５とコンデンサＣ５との並列接続部分を流れる電流Ｉ５）＋（ダイオードＤ６とコンデンサＣ６との並列接続部分を流れる電流Ｉ６）となる。上記のようにＶＰ３が緩やかに下降していき、ＶＰ３＝０ＶおよびＶＰ３−Ｐ２＝−Ｖin（図２（Ｇ），（Ｉ））となったときが、タイミングｔ９に相当する。
【００６１】
ここで、コンデンサＣ５，Ｃ６とインダクタＬｒとによる第１共振動作は継続されようとするが、ＶＰ３＝０Ｖ（図２（Ｇ））であることから、コンデンサＣ６およびダイオードＤ６の両端の電圧は０Ｖとなり、コンデンサＣ６を流れる電流ＩＣ６＝０Ａになると共に、ダイオードＤ６が導通する。
【００６２】
よって、図１３に示したタイミングｔ９〜ｔ１０までの期間では、ダイオードＤ６が導通すること、およびスイッチング素子Ｓ３がオン状態（図２（Ｃ））であることから、トランス３の１次側巻線３１の両端の電圧Ｖ３１（およびＶＰ３−Ｐ２の絶対値（図２（Ｉ）））がＶinにクランプされ、これによりトランスの２次側巻線３２Ｂの両端の電圧Ｖ３２Ｂが、Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）にクランプされる。このため、整流ダイオード４Ａに加わる逆電圧Ｖ４Ａは、整流回路４がセンタタップ型の構成であることから、２×Ｖin／ｎよりも大きくなることはない（図２（Ｎ））。言い換えると、この整流ダイオード４Ａに加わる逆電圧Ｖ４Ａは、最大でも２×Ｖin／ｎ以下となり、サージ電圧の上昇が抑制される。
【００６３】
また、このタイミングｔ９〜ｔ１０までの期間では、上記のようにダイオードＤ６が導通することから、（インダクタＬｒを流れる電流Ｉｒ）＝（トランス３の１次側巻線３１を流れる電流Ｉ３１）＋（ダイオードＤ６を流れる電流ＩＤ６）となり、第１共振動作による共振電流が、図１３に示したようにループ電流Ｉｑで表される一方、Ｉｒは一定となる（図２（Ｊ））。また、トランス３の２次側巻線３２Ｂの両端の電圧Ｖ３２Ｂによってチョークコイル５１が励磁されるのに伴い、このチョークコイル５１を流れる電流Ｉ５１が増加し、Ｉ３１＝（２次側巻線３２Ａを流れる電流Ｉ３２Ａ）＋（２次側巻線３２Ｂを流れる電流Ｉ３２Ｂ）＝Ｉ３２Ｂ＝Ｉ５１であることから、Ｉ３１も増加していく（図２（Ｋ））。さらに、Ｉｒ＝Ｉ３１＋ＩＤ６、およびＩｒが一定であることから、Ｉ３１の増加によりＩＤ６が減少する。ＩＤ６＝Ｉ６＝０Ｖとなったとき（図２（Ｍ））が、図１４に示したタイミングｔ１０に相当する。以上で、最初の半周期分の動作が終了する。
【００６４】
次に、図１５を参照して、図２で示したタイミングｔ０〜ｔ１０以降の半周期分（タイミングｔ１０〜ｔ２０（ｔ０））の動作について説明する。
【００６５】
この半周期分の動作も、基本的には図２〜図１４で説明した半周期分の動作と同様である。すなわち、タイミングｔ１０〜ｔ１１までの期間では、スイッチング素子Ｓ２，Ｓ３がオン状態となっており（図１５（Ｂ），（Ｃ））、スイッチング素子Ｓ１，Ｓ４はオフ状態となっている（図１５（Ａ），（Ｄ））。また、接続点Ｐ１の電位ＶＰ１＝０Ｖ（図１５（Ｅ））、および接続点Ｐ２の電位ＶＰ２＝Ｖin（図１５（Ｆ））であり、インダクタＬｒのインダクタンスはトランス３の１次側巻線３１のインダクタンスと比べて非常に小さいことから、接続点Ｐ３の電位ＶＰ３≒０Ｖとなり（図１５（Ｇ））、ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差ＶＰ３−Ｐ２もほぼ０Ｖと等しくなっている（図１５（Ｉ））。したがって、ブリッジ回路１にはループ電流が流れ、インダクタＬｒが励磁されると共に、トランス３の１次側から２次側へ電力伝送が行われる。よって、トランス３の２次側には、整流ダイオード４Ｂおよびチョークコイル５１を介するループ電流が流れ、負荷７が駆動される。なお、この期間では、整流ダイオード４Ｂには順方向電圧が印加され、逆電圧Ｖ４Ｂ＝０Ｖ（図１５（Ｐ））となる一方、整流ダイオード４Ａには、逆電圧Ｖ４Ａが印加されている（図１５（Ｎ））。
【００６６】
次に、タイミングｔ１１〜ｔ１２までの期間では、タイミングｔ１１でスイッチング素子Ｓ３がオフ状態となる（図１５（Ｃ））。すると、コンデンサＣ３，Ｃ４とインダクタＬｒとが協働してＬＣ直列共振回路（第３共振回路）が構成され、第３共振動作が行われる。したがって、２つのループ電流によって、コンデンサＣ３が充電される一方、コンデンサＣ４は放電されるので、接続点Ｐ２の電位ＶＰ２が徐々に下降していき、タイミングｔ１２でＶＰ２＝０Ｖとなる（図１５（Ｆ））。また、このとき整流ダイオード４Ａの逆電圧Ｖ４Ａが徐々に下降していき、タイミングｔ１２で０Ｖとなる（図１５（Ｎ））。
【００６７】
ここで、タイミングｔ１２でＶＰ２＝０Ｖとなると（図１５（Ｆ））、ダイオードＤ４が導通するようになる。また、このようにＶＰ２＝０ＶとなってダイオードＤ４が導通した後に、タイミングｔ１３でスイッチング素子Ｓ４がオン状態となることで（図１５（Ｄ））、ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ４における短絡損失が抑制される。
【００６８】
また、このタイミングｔ１２〜ｔ１４の期間では、前述のように、タイミングｔ１０〜ｔ１１の期間で励磁されることによりインダクタＬｒに蓄えられたエネルギーがインダクタＬｒの両端に接続された回路において電流として循環しようとし、電流が２つのループ電流に分流するため、トランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値が減少する（図１５（Ｋ））。また、このトランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。
【００６９】
次に、タイミングｔ１４になると、スイッチング素子Ｓ２がオフ状態となる（図１５（Ｂ））。すると、コンデンサＣ１，Ｃ２とインダクタＬｒとが協働してＬＣ直列共振回路（第３共振回路）が構成され、第３共振動作が行われる。したがって、４つのループ電流が流れ、コンデンサＣ２が充電される一方、コンデンサＣ１は放電されるので、接続点Ｐ１の電位ＶＰ１が徐々に上昇していき、タイミングｔ１５でＶＰ１＝Ｖinとなる（図１５（Ｅ））。
【００７０】
ここで、タイミングｔ１５でＶＰ１＝Ｖinとなると（図１５（Ｅ））、このときＶＰ３＝０Ｖ（図１５（Ｇ））およびＶＰ１−Ｐ３＝Ｖin（図１５（Ｈ））であることから、ダイオードＤ１が導通するようになる。また、このようにＶＰ１＝ＶinとなってダイオードＤ１が導通した後に、タイミングｔ１６でスイッチング素子Ｓ１がオン状態となることで（図１５（Ａ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ１における短絡損失が抑制される。
【００７１】
次に、タイミングｔ１６〜ｔ１７までの期間では、インダクタＬｒに蓄えられたエネルギーは、コンデンサＣ１，Ｃ２における充放電が終了した後も、２つのループ電流によって入力平滑コンデンサ１１に回生される。そしてこの入力平滑コンデンサ１１へ回生されるに従ってインダクタＬｒに蓄えられたエネルギーは減少し、それに伴ってインダクタＬｒを流れる電流Ｉｒの絶対値、およびトランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値も減少していく（図１５（Ｊ），（Ｋ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。また、この期間では、ダイオードＤ６が非導通となることで、インダクタＬｒを流れる電流Ｉｒの絶対値とトランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値とが等しくなる（図１５（Ｊ），（Ｋ））。
【００７２】
次に、タイミングｔ１７になると、インダクタＬｒに蓄えられたエネルギーがすべて回生され、インダクタＬｒを流れる電流Ｉｒ＝トランス３の１次側巻線３１を流れる電流Ｉ３１＝０Ａ（図１５（Ｊ），（Ｋ））、および整流ダイオード４Ａを流れる電流Ｉ４Ａ＝整流ダイオード４Ｂを流れる電流Ｉ４Ｂ（図１５（Ｏ），（Ｑ））となる。そしてこのタイミングｔ１７から、インダクタＬｒはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタＬｒおよびトランス３の１次側巻線３１には、これまでと反対方向のループ電流が流れるようになると共に、電流ＩｒはＶin／Ｌ（Ｌ；インダクタＬｒのインダクタンス）の割合で増加していく（図１５（Ｊ），（Ｋ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。ただし、整流ダイオード４Ｂを流れる電流Ｉ４Ｂは徐々に減少していく一方、整流ダイオード４Ａを流れる電流Ｉ４Ａは徐々に増加していく（図１５（Ｏ），（Ｑ））。そしてＩ４Ｂ＝０Ａとなり、トランス３の２次側巻線３２Ａを流れる電流がチョークコイル５１を流れる電流Ｉ５１と等しくなったとき、このトランス３でのアンペア・ターンはこれ以上増加しないことからＩ３１の増加が妨げられようとするが、サージ電圧抑止回路２のコンデンサＣ５，Ｃ６とインダクタＬｒとが協働してＬＣ直列共振回路（第１共振回路）が構成され、第１共振動作が開始される。このときが、タイミングｔ１８に相当する。
【００７３】
次に、タイミングｔ１８〜ｔ１９までの期間では、上記第１共振動作によって２つのループ電流が流れ、コンデンサＣ６が充電される一方、コンデンサＣ５は放電されるので、この第１共振動作に伴って、接続点Ｐ３の電位ＶＰ３が緩やかに上昇していく（図１５（Ｇ））。これに伴い、トランス３の１次側巻線３１の両端間の電圧Ｖ３１が増加すると共に、２次側巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生する。このようにＶＰ３が緩やかに上昇していき、ＶＰ３＝ＶinおよびＶＰ３−Ｐ２＝Ｖin（図１５（Ｇ），（Ｉ））となったときが、タイミングｔ１９に相当する。
【００７４】
また、コンデンサＣ５，Ｃ６とインダクタＬｒとによる第１共振動作は継続されようとするが、ＶＰ３＝Ｖin（図１５（Ｇ））であることから、コンデンサＣ５およびダイオードＤ５の両端の電圧は０Ｖとなり、コンデンサＣ５を流れる電流ＩＣ５＝０Ａになると共に、ダイオードＤ５が導通する。
【００７５】
よって、タイミングｔ１９〜ｔ２０までの期間では、ダイオードＤ５が導通すること、およびスイッチング素子Ｓ４がオン状態（図１５（Ｄ））であることから、トランス３の１次側巻線３１の両端の電圧Ｖ３１（およびＶＰ３−Ｐ２の絶対値（図１５（Ｉ）））がＶinにクランプされ、これによりトランスの２次側巻線３２Ａの両端の電圧Ｖ３２Ａが、Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）にクランプされる。このため、整流ダイオード４Ｂに加わる逆電圧Ｖ４Ｂは、整流回路４がセンタタップ型の構成であることから、２×Ｖin／ｎよりも大きくなることはない（図１５（Ｐ））。言い換えると、この整流ダイオード４Ｂに加わる逆電圧Ｖ４Ｂは、最大でも２×Ｖin／ｎ以下となり、サージ電圧の上昇が抑制される。
【００７６】
また、このタイミングｔ１９〜ｔ２０までの期間では、上記のようにダイオードＤ５が導通することから、Ｉｒは一定となる（図１５（Ｊ））。また、トランス３の２次側巻線３２Ａの両端の電圧Ｖ３２Ａによってチョークコイル５１が励磁されるのに伴い、このチョークコイル５１を流れる電流Ｉ５１が増加し、Ｉ３１も増加していく（図１５（Ｋ））。さらに、Ｉｒ＝Ｉ３１＋ＩＤ５、およびＩｒが一定であることから、Ｉ３１の増加によりＩＤ５が減少する。ＩＤ５＝Ｉ５＝０Ｖとなったとき（図１５（Ｌ））が、タイミングｔ２０に相当する。以上で後半の半周期分の動作が終了し、図２のタイミングｔ０と等価な状態となる。
【００７７】
次に、図１６〜図１８を参照して、本実施の形態のスイッチング電源装置において整流ダイオードに加わるサージ電圧の波形と、従来のスイッチング電源装置（比較例１，２）において整流ダイオードに加わるサージ電圧の波形とについて、比較しつつ説明する。
【００７８】
ここで、図１６（Ａ）〜（Ｃ）はそれぞれ、本実施の形態および比較例１，２に係るスイッチング電源装置において、整流ダイオードに加わる逆電圧のタイミング波形を表したものである。また、図１７，図１８はそれぞれ、これら比較例１，２に係るスイッチング電源装置の構成を表したものである。具体的には、比較例１は、本実施の形態のサージ電圧抑止回路２の代わりに、このサージ電圧抑止回路２からコンデンサＣ５，Ｃ６が除かれたサージ電圧抑止用の回路１０２を設けたものであり、比較例２は、サージ電圧抑止回路２の代わりに、トランス３の２次側に、インダクタＬ７、コンデンサＣ７およびダイオードＤ７から構成されるサージ電圧抑止用のスナバ回路２０２を設けたものである。このスナバ回路２０２は、具体的には、インダクタＬ７の一端が出力ラインＬＯ上のチョークコイル５１とセンタタップＣＴとの間に接続され、他端がダイオードＤ７のカソードとコンデンサＣ７の一端とに接続されている。また、ダイオードＤ７のアノードはやはり出力ラインＬＯ上のチョークコイル５１とセンタタップＣＴとの間に接続され、コンデンサＣ５の他端は接地ラインＬＧに接続されている。なお、図１６（Ａ）〜（Ｃ）にそれぞれ示した逆電圧波形は、トランス３の２次側のセンタタップＣＴにおける電圧波形であり、実際に整流ダイオード４Ａ，４Ｂに加わる逆電圧は、この２倍の値となる。
【００７９】
まず、図１６（Ｃ）に示した比較例２に係る逆電圧波形では、サージ電圧の最大値（ピーク値）が８３Ｖとなっている。これは、スナバ回路２０２によってサージ電圧がある程度抑制された結果によるものであり、直流入力電圧Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）の約２倍（２．０２倍）に相当するものである。一方、図１６（Ｂ）に示した比較例１に係る逆電圧波形では、サージ電圧の最大値が５２Ｖとなっており、Ｖin／ｎの１．２６倍に相当するものである。また、この比較例１に係る逆電圧波形では、この最大値までの立ち上がり時間が約２０ｎｓとなっており、サージ電圧抑止用の回路１０２にコンデンサが含まれていないことに起因して、急峻に立ち上がっていることが分かる。
【００８０】
これに対して、図１６（Ａ）に示した本実施の形態に係る逆電圧波形では、サージ電圧抑止回路２にコンデンサＣ５，Ｃ６が含まれることから、これらコンデンサＣ５，Ｃ６とインダクタＬｒとから構成される第１共振回路の共振動作によって、緩やかに立ち上がっていることが分かる。具体的には、サージ電圧の最大値が４５．５Ｖであり、Ｖin／ｎの約１倍（１．０８倍）に相当するものであると共に、この最大値までの立ち上がり時間が約１００ｎｓとなっている。すなわち、図１６（Ｂ），（Ｃ）に示した比較例１，２と比べて逆電圧の立ち上がりが緩やかになり、その結果、サージ電圧の上昇がより効果的に抑制されていることが分かる。
【００８１】
以上のように、本実施の形態では、サージ電圧抑止回路２内のコンデンサＣ５，Ｃ６とインダクタＬｒとから第１共振回路を構成するようにしたので、整流ダイオード４Ａ，４Ｂに加わる逆電圧の立ち上がりを従来と比べて緩やかにすることができ、サージ電圧の上昇をより効果的に抑制することが可能となる。具体的には、例えば本実施の形態のように整流回路４をセンタタップ型の構成とした場合には、このサージ電圧の最大値（ピーク値）を２×Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）に抑えることができ、最大値が４×Ｖin／ｎ程度である従来と比べ、低くすることが可能となる。
【００８２】
また、サージ電圧を抑制することができることにより、整流素子での損失を低減し、装置の効率を向上させることが可能となる。また、整流素子での損失を低減することにより、素子での発熱を抑制することも可能となる。
【００８３】
また、サージ電圧の上昇を抑制することにより、耐圧の低い整流素子（整流ダイオード）を使用することでき、部品コストを低減することが可能となる。
【００８４】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態のスイッチング電源装置は、第１の実施の形態のスイッチング電源装置において、前述の第１共振回路の共振時間と整流ダイオード４Ａ，４Ｂのリカバリ時間（後述）とが所定の条件式を満たすように設定したものである。なお、本実施の形態のスイッチング電源装置の回路構成および基本的な動作については、第１の実施の形態と同様であるので、説明を省略する。
【００８５】
本実施の形態のスイッチング電源装置では、コンデンサＣ５，Ｃ６およびインダクタＬｒから構成されるＬＣ直列共振回路（第１共振回路）の共振時間と、整流ダイオード４Ａ，４Ｂのリカバリ時間とが、以下の条件式（１）を満たすように設定されている。
１／４×｛２π×（Ｌ×Ｃ）１／２｝＞Ｔｒｒ１  ……（１）
【００８６】
なお、｛２π×（Ｌ×Ｃ）１／２｝は第１共振回路における１周期分の共振時間であり、ＬはインダクタＬｒのインダクタンスであり、ＣはコンデンサＣ５，Ｃ６の並列合成容量値（Ｃ＝（Ｃ５＋Ｃ６））であり、Ｔｒｒ１は整流ダイオード４Ａ，４Ｂのリカバリ時間である。ここで、このリカバリ時間とは、以下に説明する時間を意味する。すなわち、これら整流ダイオード４Ａ，４ＢがＰＮ接合ダイオードの場合、Ｐ層からＮ層へ注入される正孔によってダイオードが導通状態となっているが、順方向電流が減少して逆電圧が印加される過程では、このＮ層内に蓄積された正孔はＰ層に戻るかあるいは再結合することにより消滅し、その結果、整流ダイオード４Ａ，４Ｂでは、空乏層が広がるまで逆方向に電流が流れる。これをリカバリ電流といい、リカバリ電流が流れている時間を、リカバリ時間という。なお、これら整流ダイオード４Ａ，４Ｂが金属−半導体接合のショットキーバリアダイオードの場合、原理的にはリカバリ電流は発生しない。しかしながら、この場合でも接合容量は存在するので、逆電圧が印加される過程において、この接合容量を充電する間は、逆方向に電流が流れる。よって、ショットキーバリアダイオードの場合には、このように逆方向電流が流れる時間を、上記リカバリ時間に相当するものとして考えることができる。
【００８７】
このようにして本実施の形態のスイッチング電源装置では、第１共振回路の共振時間と整流ダイオード４Ａ，４Ｂのリカバリ時間とが上記条件式（１）を満たすように設定されているため、整流ダイオード４Ａ，４Ｂの逆電圧が、共振時間の１／４で共振に従い緩やかに入力電圧の巻数比に従った電圧に達し、その期間中に緩やかにリカバリが終了する。したがって、例えば図２に示したタイミングｔ８〜ｔ９までの期間および図１５に示したタイミングｔ１８〜ｔ１９までの期間において、これら整流ダイオード４Ａ，４Ｂでのリカバリ電流の発生が抑制される。
【００８８】
よって、本実施の形態では、上記第１の実施の形態における効果に加え、装置構成に依存することなく、サージ電圧の上昇を効果的に抑制することが可能となる。
【００８９】
また、装置構成に依存せずにサージ電圧の抑制が可能であることから、装置設計の際の自由度を向上させることが可能となる。
【００９０】
なお、本実施の形態では、例えば上記条件式（１）に加え、さらに、第１共振回路の共振時間とサージ電圧抑止回路２内のダイオードＤ５，Ｄ６のリカバリ時間Ｔｒｒ２とが、以下の条件式（２）を満たすように設定するのが好ましい。このように構成した場合、上記した整流ダイオード４Ａ，４Ｂに加え、これらダイオードＤ５，Ｄ６に加わる逆電圧が共振時間の１／４で共振に従い緩やかに入力電圧に達し、その期間中に緩やかにリカバリが終了するため、ダイオードＤ５，Ｄ６におけるサージ電圧の上昇も抑制される。よって、これらダイオードＤ５，Ｄ６に加わる逆電圧においてリンギングの発生を抑えることができ、これによりノイズの発生を抑えることも可能となる。
１／４×｛２π×（Ｌ×Ｃ）１／２｝＞Ｔｒｒ２  ……（２）
【００９１】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。本実施の形態のスイッチング電源装置は、第１の実施の形態のスイッチング電源装置において、さらにトランス３の２次側に容量素子（コンデンサ）を設けるようにしたものである。
【００９２】
図１９は、本実施の形態に係るスイッチング電源装置の回路構成を表すものである。本実施の形態のスイッチング電源装置は、図１に示した第１の実施の形態のスイッチング電源装置において、トランス３の２次側（具体的には、整流回路４の出力端子間（出力ラインＬＯと接地ラインＬＧとの間））に、整流ダイオード４Ａ，４Ｂに流れる電流の充電および放電を行うコンデンサＣ７をさらに設けるようにしたものである。この図において、図１に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。
【００９３】
このような構成により本実施の形態のスイッチング電源装置では、例えば図２に示したタイミングｔ８〜ｔ９までの期間や図１５に示したタイミングｔ１８〜ｔ１９までの期間において、上記コンデンサＣ７とインダクタＬｒとからＬＣ直列共振回路（第２共振回路）が構成されるため、整流ダイオード４Ａ，４Ｂがオフする際の速度が緩やかになり、その結果、これら整流ダイオード４Ａ，４Ｂに加わる逆電圧の立ち上がりが、装置構成によらずに緩やかになる。つまり、本実施の形態のコンデンサＣ７が設けられていない場合、コンデンサＣ５，Ｃ６の容量値が十分でないときには、整流ダイオード４Ａ，４Ｂに加わる逆電圧波形が前述の図１６（Ｂ）に示したようになるが、コンデンサＣ７を追加することで、コンデンサＣ５，Ｃ６の容量値などによらず、前述の図１６（Ａ）に示したような逆電圧波形とすることができる。
【００９４】
具体的には、例えば、直流入力電圧Ｖinと直流出力電圧Ｖoutとの関係上、特にトランス３における１次側巻線３１と２次側巻線３２Ａ，３２Ｂとの巻数比が小さい場合などには、共振用インダクタＬｒのインダクタンスＬをトランス３のリーケージインダクタンスと比べて十分に大きく設定するのが困難となる場合が生じるため、第２の実施の形態で説明した条件式（１）を満たすのが困難となってしまう。そのような場合、コンデンサＣ５，Ｃ６の容量を大きくすれば、上記条件式（１）を満たすようにすることも可能ではあるが、そのような構成とすると、ダイオードＤ５，Ｄ６の導通期間がより長くなるため、これらダイオードＤ５，Ｄ６での電力損失が大きくなってしまうと共に、大型の部品を用いたり放熱機構を設ける必要が生じるため、装置の製造コストが増加してしまうことになる。これに対し、本実施の形態では、上記第２共振回路による共振動作（第２共振動作）によって整流ダイオード４Ａ，４Ｂに加わる逆電圧の立ち上がりを緩やかにしているため、ダイオードＤ５，Ｄ６での電力損失を抑えつつ、装置構成によらずに逆電圧の立ち上がりを緩やかにすることができる。
【００９５】
よって、本実施の形態では、上記第１の実施の形態における効果に加え、装置構成に依存することなく、サージ電圧の上昇を効果的に抑制することが可能となる。
【００９６】
また、例えば第２の実施の形態で説明した条件式（１）を満たすのが困難な場合であっても、装置構成に依存することなく、サージ電圧の上昇を効果的に抑制することが可能となる。
【００９７】
さらに、ダイオードＤ５，Ｄ６での電力損失を抑えつつ実現することができるので、耐圧の低い整流素子（整流ダイオード）を使用することできると共に、装置構成を小型化することができ、部品コストを低減することが可能となる。
【００９８】
なお、本実施の形態では、整流ダイオード４Ａ，４Ｂに流れる電流の充電および放電を行うトランス３の２次側の容量素子（コンデンサ）の一例として、整流回路４の出力端子間（出力ラインＬＯと接地ラインＬＧとの間）に配置されたコンデンサＣ７について説明したが、例えば図２０に示したスイッチング電源装置のように、整流ダイオード４Ａ，４Ｂに対してそれぞれ並列に接続されたコンデンサＣ８Ａ，Ｃ８Ｂを設け、これらコンデンサＣ８Ａ，Ｃ８Ｂと共振用インダクタＬｒとからＬＣ直列共振回路（第２共振回路）が構成されるようにしてもよい。このように構成した場合でも、第２共振回路による共振動作（第２共振動作）により、本実施の形態と同様の効果を得ることが可能である。
【００９９】
以上、第１〜第３の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。
【０１００】
例えば、図２１に示したように、上記実施の形態のスイッチング電源装置（図２）において、インダクタＬｒと、トランス３およびその２次側の回路（整流回路４および平滑回路５）の構成とを、サージ電圧抑止回路２に対して左右逆となるように配置してもよい。具体的には、インダクタＬｒを接続点Ｐ２，Ｐ３間に配置すると共に、トランス３を接続点Ｐ１，Ｐ３間に配置するようにしてもよい。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。
【０１０１】
また、例えば図２２に示したように、センタタップ型の整流回路４を、フルブリッジ型の整流回路４１とするようにしてもよい。具体的には、図１のトランス３の代わりに、１次側巻線３３１および１つの２次側巻線３３２を有するトランス３３を設け、このトランス３３の２次側に、４つの整流ダイオード４１Ａ〜４１Ｄを含むフルブリッジ型の整流回路４１を設けるようにする。このように構成した場合、上記実施の形態と同様の作用により、整流ダイオード４１Ａ〜４１Ｄに加わるサージ電圧の最大値（ピーク値）を１×Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）に抑えることができ、最大値が２×Ｖin／ｎ程度である従来のフルブリッジ型のものと比べて、やはり低くすることが可能となる。なお、これら整流ダイオード４１Ａ〜４１Ｄも、整流ダイオード４Ａ，４Ｂの場合と同様に、それぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成することも可能である。
【０１０２】
また、上記実施の形態では、トランス３とインダクタＬｒとが互いに磁気的に独立して設けられている場合で説明したが、例えば図２３および図２４に示したように、トランス３の１次側にトランス３の補助巻線３１Ｂを設け、この補助巻線３１Ｂとトランス３とが、図中の符号Ｍ１，Ｍ２でそれぞれ示したように、互いに磁気的に結合されている（互いに磁束（磁路）を共有している）ようにしてもよい。具体的には、インダクタＬｒを接続点Ｐ１，Ｐ２間に配置すると共に、トランス３の補助巻線３１Ｂを、接続点Ｐ１，Ｐ３間または接続点Ｐ１，Ｐ２間に接続するようにする。このように構成した場合でも、図２３，図２４に示した構成はそれぞれ、図１または図２１に示した構成と等価なものであることから、上記実施の形態と同様の効果を得ることができる。
【０１０３】
また、このようにトランス３とその補助巻線３１Ｂとを磁気的に結合した場合において、例えば図２５および図２６にそれぞれ示したように、サージ電圧抑止回路２の代わりに、サージ電圧抑止回路２１，２２を設けるようにしてもよい。具体的には、ダイオードＤ５およびコンデンサＣ５からなる素子対とダイオードＤ６およびコンデンサＣ６からなる素子対とを、１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間に互いに並列接続すると共に、トランス３の補助巻線３１Ｂ，３１Ｃをセンタタップ型の構成（図中の符号Ｍ３，Ｍ４でそれぞれ示したようにトランス３と磁気結合している）にするようにしてもよい。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。また、図２３〜図２６では、補助巻線３１Ｂ，３１Ｃとトランス３とが磁気的に結合している例を示したが、これとは別に補助巻線３１Ｂ，３１Ｃと共振用インダクタＬｒとが磁気的に結合していてもよく、同様に効果的である。
【０１０４】
また、上記実施の形態では、共振用のインダクタＬｒをトランス３の１次側に配置した場合で説明したが、例えば図２７〜図３０にそれぞれ示したように、この共振用のインダクタＬｒを、トランス３の２次側に設けるようにしてもよい。具体的には、図２７，図２９にそれぞれ示したように、互いに磁気的に結合された一対のインダクタＬｒＡ，ＬｒＢをそれぞれ、センタタップ型の整流回路４内の整流ダイオード４Ａ，４Ｂのカソードとトランス３の２次側巻線３２Ａ，３２Ｂとの間に設けるようにしてもよく、また、図２８，図３０にそれぞれ示したように、インダクタＬｒをフルブリッジ型の整流回路４１内において、整流ダイオード４１Ａのアノードおよび整流ダイオード４１Ｂのカソードの接続点と、整流ダイオード４１Ｃのアノードおよび整流ダイオード４１Ｄのカソードの接続点との間に配置するようにしてもよい。また、図２７，図２８中の符号Ｍ５，Ｍ６でそれぞれ示したように、トランス３とその補助巻線３１Ｂ，３３１Ｂとが磁気的に結合しているようにしてもよく、図２９，図３０中の符号Ｍ７，Ｍ８でそれぞれ示したように、共振用インダクタＬｒまたは共振用インダクタＬｒＡ，ＬｒＢと補助巻線３１Ｂ，３３１Ｂとが磁気的に結合しているようにしてもよい。これらのように構成した場合でも、上記実施の形態と同様の効果を得ることができる。
【０１０５】
さらに、もちろん、これら変形例を組み合わせて構成するようにしてもよい。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施の形態に係るスイッチング電源装置の構成を表す回路図である。
【図２】図１のスイッチング電源装置の動作を説明するためのタイミング波形図である。
【図３】図１のスイッチング電源装置の動作を説明するための回路図である。
【図４】図３に続くスイッチング電源装置の動作を説明するための回路図である。
【図５】図４に続くスイッチング電源装置の動作を説明するための回路図である。
【図６】図５に続くスイッチング電源装置の動作を説明するための回路図である。
【図７】図６に続くスイッチング電源装置の動作を説明するための回路図である。
【図８】図７に続くスイッチング電源装置の動作を説明するための回路図である。
【図９】図８に続くスイッチング電源装置の動作を説明するための回路図である。
【図１０】図９に続くスイッチング電源装置の動作を説明するための回路図である。
【図１１】図１０に続くスイッチング電源装置の動作を説明するための回路図である。
【図１２】図１１に続くスイッチング電源装置の動作を説明するための回路図である。
【図１３】図１２に続くスイッチング電源装置の動作を説明するための回路図である。
【図１４】図１３に続くスイッチング電源装置の動作を説明するための回路図である。
【図１５】図１４に続くスイッチング電源装置の動作を説明するためのタイミング波形図である。
【図１６】図１および比較例１，２に係るスイッチング電源装置の動作を比較するためのタイミング波形図である。
【図１７】比較例１に係るスイッチング電源装置の構成を表す回路図である。
【図１８】比較例２に係るスイッチング電源装置の構成を表す回路図である。
【図１９】本発明の第３の実施の形態に係るスイッチング電源装置の構成を表す回路図である。
【図２０】第３の実施の形態の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２１】本発明の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２２】本発明の変形例に係る整流回路の構成を表す回路図である。
【図２３】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２４】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２５】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２６】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２７】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２８】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図２９】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【図３０】本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。
【符号の説明】
【０１０７】
１０…高圧バッテリ、１…ブリッジ回路、１１…入力平滑コンデンサ、２，２１，２２…サージ電圧抑止回路、３，３３…トランス、３１，３１Ａ，３３１，３３１Ａ…１次側巻線、３２，３３２…２次側巻線、３１Ｂ，３１Ｃ，３３１Ｂ…補助巻線、４，４１…整流回路、４Ａ，４Ｂ，４１Ａ〜４１Ｄ…整流ダイオード、５…平滑回路、５１…チョークコイル、５２…出力平滑コンデンサ、６…駆動回路、７…負荷、Ｓ１〜Ｓ４…スイッチング素子、Ｄ１〜Ｄ６…ダイオード、Ｃ１〜Ｃ７，Ｃ８Ａ，Ｃ８Ｂ…コンデンサ、Ｌｒ，ＬｒＡ，ＬｒＢ…インダクタ、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌ１Ｈ…１次側高圧ライン、Ｌ１Ｌ…１次側低圧ライン、ＬＯ…出力ライン、ＬＧ…接地ライン、Ｐ１〜Ｐ３…接続点、ＣＴ…センタタップ、Ｖin…直流入力電圧、Ｖout…直流出力電圧、ＶＰ１〜ＶＰ３…電位、ＶＰ１−Ｐ３，ＶＰ３−Ｐ２…電位差、Ｖ４Ａ，Ｖ４Ｂ…逆電圧（サージ電圧）、Ｉｒ，Ｉ３１，ＩＤ５，ＩＤ６，ＩＣ５，ＩＣ６，Ｉ５，Ｉ６，Ｉ４Ａ，Ｉ４Ｂ，Ｉ５１，Ｉａ〜Iｑ，Ｉｘａ〜Ｉｘｂ…電流、ＳＧ１〜ＳＧ４…スイッチング信号、ｔ０〜ｔ２０…タイミング、Ｔｄ…デッドタイム、φ…位相差。
【図１】
2008187801.tif 000003
【図２】
2008187801.tif 000004
【図３】
2008187801.tif 000005
【図４】
2008187801.tif 000006
【図５】
2008187801.tif 000007
【図６】
2008187801.tif 000008
【図７】
2008187801.tif 000009
【図８】
2008187801.tif 000010
【図９】
2008187801.tif 000011
【図１０】
2008187801.tif 000012
【図１１】
2008187801.tif 000013
【図１２】
2008187801.tif 000014
【図１３】
2008187801.tif 000015
【図１４】
2008187801.tif 000016
【図１５】
2008187801.tif 000017
【図１６】
2008187801.tif 000018
【図１７】
2008187801.tif 000019
【図１８】
2008187801.tif 000020
【図１９】
2008187801.tif 000021
【図２０】
2008187801.tif 000022
【図２１】
2008187801.tif 000023
【図２２】
2008187801.tif 000024
【図２３】
2008187801.tif 000025
【図２４】
2008187801.tif 000026
【図２５】
2008187801.tif 000027
【図２６】
2008187801.tif 000028
【図２７】
2008187801.tif 000029
【図２８】
2008187801.tif 000030
【図２９】
2008187801.tif 000031
【図３０】
2008187801.tif 000032