(57)【要約】【課題】  従来の受光回路では、過飽和状態によるＩ−Ｖ変換回路への影響と、オフ状態のフォトダイオードに光が入力される場合にＩ−Ｖ変換回路に与える光電流の影響とを同時に解決することができなかった。【解決手段】  受光回路は、光入力信号を電流信号に変換して出力する第１の受光素子と、電流信号を電圧信号に変換して出力する電流電圧変換回路と、第１の受光素子と電流電圧変換回路との間に接続された第１のスイッチ素子と、第１の電圧源と第１の受光素子との間に接続され、第１の電圧源から第１の受光素子への電流経路を形成する第１の電流供給素子とを有する。【選択図】  図１
2008187345.tif 000002
【特許請求の範囲】
【請求項１】
光入力信号を電流信号に変換して出力する第１の受光素子と、
前記電流信号を電圧信号に変換して出力する電流電圧変換回路と、
前記第１の受光素子と前記電流電圧変換回路との間に接続された第１のスイッチ素子と、
第１の電圧源と前記第１の受光素子との間に接続され、前記第１の電圧源から前記第１の受光素子への電流経路を形成する第１の電流供給素子とを有する受光回路。
【請求項２】
前記受光回路はさらに、第２の受光素子と、
前記第２の受光素子と前記電流電圧変換回路との間に接続された第２のスイッチ素子と、
前記第１の電圧源と前記第２の受光素子との間に接続され、前記第１の電圧源から前記第２の受光素子への電流経路を形成する第２の電流供給素子とを有することを特徴とする請求項１に記載の受光回路。
【請求項３】
前記第１のスイッチ素子及び前記第２のスイッチ素子のいずれか一方がオン状態である場合、他方をオフ状態とすることを特徴とする請求項２に記載の受光回路。
【請求項４】
前記第１の電流供給素子は、前記第１の受光素子の出力電流が出力飽和以上となる場合に、前記第１の電圧源から前記第１の受光素子へ電流を供給するための電流経路を形成し、前記第２の電流供給素子は、前記第２の受光素子の出力電流が出力飽和以上となる場合に、前記第１の電圧源から前記第２の受光素子へ電流を供給するための電流経路を形成することを特徴とする請求項２に記載の受光回路。
【請求項５】
前記第１の電流供給素子は、前記第１のスイッチがオフ状態のときに、前記第１の電圧源から前記第１の受光素子へ電流を供給するための電流経路を形成し、前記第２の電流供給素子は、前記第２のスイッチがオフ状態のときに、前記第１の電圧源から前記第２の受光素子へ電流を供給するための電流経路を形成する機能を有することを特徴とする請求項２乃至４に記載の受光回路。
【請求項６】
前記第１の電流供給素子及び前記第２の電流供給素子は、バイポーラトランジスタによって構成されていることを特徴とする請求項２乃至５に記載の受光回路。
【請求項７】
前記第１のスイッチ素子及び前記第２のスイッチ素子は、ＭＯＳトランジスタであることを特徴とする請求項２乃至５に記載の受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は受光回路に関し、特にフォトダイオードによって出力される光電流を電圧信号に変換して出力する受光回路に関する。
【背景技術】
【０００２】
近年、ＣＤ／ＤＶＤ等の光ディスク媒体にデータの記憶あるいは再生が可能な光ディスク装置が普及している。光ディスク装置内部では、光ディスク媒体へのデータの書き込みあるいは読み込みに用いられるレーザー光の反射光がフォトダイオードによって電流に変換されている。この電流信号は、Ｉ−Ｖ変換回路によって電圧に変換されて出力されている。ここで用いられるレーザーにはＣＤ／ＤＶＤの２つの規格に対応する２波長レーザーが使用される場合があるため、それに対応して２つのフォトダイオードを切り替える受光回路が必要とされている。この２つのフォトダイオードを切り替える受光回路が特許文献１に記載されている。
【０００３】
図６に特許文献１に記載の技術を示す。図６に示す受光回路６０では、フォトダイオードとＩ−Ｖ変換回路との間及びフォトダイオードと電源電圧ＶＣＣとの間にそれぞれ、第１のスイッチＳＷ１、第２のスイッチＳＷ２を設けている。この受光回路では、第１のスイッチＳＷ１あるいは第２のスイッチＳＷ２のいずれか一方がオン状態の場合、他方をオフ状態とするような相補的な動作を行なっている。この動作によって、オフ状態のフォトダイオードに光が入力され、光電流が生じてしまう場合、Ｉ−Ｖ変換回路への影響を無くしている。
【０００４】
また、図８に特許文献２に記載の技術を示す。図８に示すトランスインピーダンス増幅回路８０では、入出力端子間に少なくとも２つの帰還抵抗器Ｒ９、Ｒ１０が直列に接続された増幅器ＡＭＰを有している。そして、入力端子に接続されたフォトダイオードに流れる電流を電圧に変換して出力端子から出力されている。このトランスインピーダンス増幅回路８０では、フォトダイオードによる入力電流が所定の電流以上となった場合に、信号入力端子側へ負帰還電流が供給されている。具体的には、抵抗Ｒ９と抵抗Ｒ１０との抵抗比により、Ｖｃｃ接続されたＮＰＮトランジスタをＯＮさせる動作点及び出力クリップ電圧を決定する。このような動作によって、フォトダイオードに大きな光電流が生じた場合であっても、安定で確実な動作を確保している。
【０００５】
しかしながら、特許文献１あるいは２に記載の技術では、受光回路に複数のフォトダイオードを用いた場合に下記の問題を同時に解決することが困難であった。特許文献１に記載の技術では、Ｉ−Ｖ変換回路の最大出力電圧が飽和するレベル以上の光電流がＩ−Ｖ変換回路に入力された場合、フォトダイオードのカソード電位が低下してしまう。また、その電位の復帰に時間を要し、光電流の入力の切り替えに対し、出力電圧は復帰特性の遅れが生じていた（図７、参照）。一方、特許文献２に記載の技術では、オフ状態のフォトダイオードに光が入力される場合にＩ−Ｖ変換回路に光電流の影響を与えていた。
【特許文献１】特開２００６−１０９４３４号公報
【特許文献２】特開２００２−８４１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように、従来の受光回路では、過飽和状態によるＩ−Ｖ変換回路への影響と、オフ状態のフォトダイオードに光が入力される場合にＩ−Ｖ変換回路に与える光電流の影響とを同時に解決することができなかった。
【課題を解決するための手段】
【０００７】
本発明の１態様による受光回路は、光入力信号を電流信号に変換して出力する第１の受光素子と、前記電流信号を電圧信号に変換して出力する電流電圧変換回路と、前記第１の受光素子と前記電流電圧変換回路との間に接続された第１のスイッチ素子と、第１の電圧源と前記第１の受光素子との間に接続され、前記第１の電圧源から前記第１の受光素子への電流経路を形成する第１の電流供給素子とを有する。
【０００８】
本発明の受光回路によれば、Ｉ−Ｖ変換回路が飽和出力となる動作を行なう場合に、フォトダイオードの過飽和状態による特性への影響を軽減することが可能となった。また、無効の状態からフォトダイオードの切り替えによって有効の状態でなった場合であっても、Ｉ−Ｖ変換回路１にノイズ等の影響を与えなくすることが可能となった。
【発明の効果】
【０００９】
本発明によれば、過飽和状態によるＩ−Ｖ変換回路への影響と、オフ状態のフォトダイオードに光が入力される場合にＩ−Ｖ変換回路に与える光電流の影響とを同時に解決することが可能となる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態１に関わる受光回路を示す図である。図１に示すように、本実施の形態の受光回路１００は、受光部（以下、第１のフォトダイオードＰＤ１、第２のフォトダイオードＰＤ２と称す）、第１の電源電圧端子Ｖｃｃ、第２の電源電圧端子Ｖ_Ｃｌｉｐ、スイッチ部（以下、第１のＮＭＯＳトランジスタＮ１、第２のＮＭＯＳトランジスタＮ２と称す）、第１のバイポーラトランジスタＴｒ１、第２のバイポーラトランジスタＴｒ２、電流電圧変換回路（以下、Ｉ−Ｖ変換回路と称す）１、フォトダイオード切り替え端子２、スイッチ入力処理回路３、インバータＩＮＶを有している。
【００１１】
第１のフォトダイオードＰＤ１のアノード側は接地電位に接続され、カソード側は第１のＮＭＯＳトランジスタＮ１のソースに接続されている。また、ＮＭＯＳトランジスタＮ１のドレインは、Ｉ−Ｖ変換回路１に接続され、ゲートはインバータＩＮＶを介してスイッチ入力処理回路３の出力部に接続されている。また、スイッチ入力処理回路３の入力部には、フォトダイオード切り替え端子２が接続されている。
【００１２】
第２のフォトダイオードＰＤ２のアノード側は接地電位に接続され、カソード側は第２のＮＭＯＳトランジスタＮ２のソースに接続されている。また、ＮＭＯＳトランジスタＮ２のドレインはＩ−Ｖ変換回路１に接続され、ゲートはスイッチ入力処理回路３の出力部に接続されている。
【００１３】
第１のバイポーラトランジスタＴｒ１のエミッタは、第１のＮＭＯＳトランジスタＮ１のソースに接続され、コレクタは第１の電源電圧端子Ｖｃｃに接続されている。
【００１４】
第２のバイポーラトランジスタＴｒ２のエミッタは、第２のＮＭＯＳトランジスタＮ２のソースに接続され、コレクタは第１の電源電圧端子Ｖｃｃに接続されている。また、第１のバイポーラトランジスタＴｒ１及び第２のバイポーラトランジスタＴｒ２のベースには、第２の電源電圧端子Ｖ_Ｃｌｉｐが接続されている。
【００１５】
Ｉ−Ｖ変換回路は、増幅器ＡＭＰ、第１の抵抗Ｒ１、第２の抵抗Ｒ４、基準電圧印加端子４、バッファ５、Ｉ−Ｖ変換回路出力端子Ｖｏｕｔを有している。ＮＭＯＳトランジスタＮ１及びＮＭＯＳトランジスタＮ２のドレインは増幅器ＡＭＰの反転入力端子に接続されている。また、増幅器ＡＭＰの反転入力端子と出力部との間には第１の抵抗Ｒ１が接続されている。増幅器ＡＭＰの非反転入力端子には第２の抵抗Ｒ４を介して基準電圧印加端子４が接続されている。また、増幅器ＡＭＰの出力部とＩ−Ｖ変換回路出力端子Ｖｏｕｔとの間にはバッファ５が接続されている。このように構成された受光回路１００の動作について、以下、図１を参照して詳細に説明する。なお、第２の電源電圧端子Ｖ_Ｃｌｉｐには基準電圧印加端子４と同一レベルの電圧が入力されるものとする。
【００１６】
まず、フォトダイオード切り替え端子２の入力に基づいて、スイッチ入力処理回路３が"Ｌ"レベルの信号を出力する場合について説明する。第２のＮＭＯＳトランジスタＮ２のゲートには"Ｌ"レベルの信号が入力されるため、ＮＭＯＳトランジスタＮ２はオフ状態となる。一方、第１のＮＭＯＳトランジスタＮ１のゲートにはインバータＩＮＶを介して"Ｈ"レベルの信号が入力されるため、ＮＭＯＳトランジスタＮ１はオン状態となる。よって第１のフォトダイオードＰＤ１によって出力される光電流は、Ｉ−Ｖ変換回路１へと入力される。一方、第２のフォトダイオードＰＤ２によって出力される光電流は、ＮＭＯＳトランジスタＮ２によって遮断される。
【００１７】
ここで、オン状態であるＮＭＯＳトランジスタＮ１によって有効となった第１のフォトダイオードＰＤ１の動作について説明する。図２はフォトダイオードＰＤ１、Ｉ−Ｖ変換回路１、第１のＮＭＯＳトランジスタＮ１、第１のバイポーラトランジスタＴｒ１における電流・電圧特性を示す図である。なお、図２に示す破線は、第１のバイポーラトランジスタＴｒ１を付加しない場合の波形である。
【００１８】
第１のフォトダイオードＰＤ１によって出力される光電流Ｉ１の増加に伴い、Ｉ−Ｖ変換回路によって出力される出力電圧は増加する。その後、第１の電源電圧端子Ｖｃｃの電圧により、出力電圧がこれ以上増加しない飽和状態に達する（図２（ｄ）中、ＶＡ参照）。
【００１９】
ここで、無入力からＩ−Ｖ変換回路１が飽和出力となるまでは、第１のトランジスタＴｒ１のエミッタ電位（第１のフォトダイオードＰＤ１のカソード電位）と基準電圧印加端子４は増幅回路ＡＭＰでの仮想短絡によって同等の電圧レベルとなる。この基準電圧印加端子４の電圧レベルと第２の電源電圧端子ＶＣｌｉｐの電圧レベルは同一であるため、第１のトランジスタＴｒ１はオフ状態となる。
【００２０】
第１のフォトダイオードＰＤ１によって出力される光電流Ｉ１がＩ−Ｖ変換回路１の飽和出力レベルよりさらに増加すると、第１のフォトダイオードＰＤ１のカソード電圧は低下する（図２（ｃ）参照）。そして、このカソード電圧と電源電圧端子ＶＣｌｉｐとの差が第１のバイポーラトランジスタＴｒ１がオン状態となるのに充分な電位差になると（図２中、ＶＡ−ＶＢ参照）、第１のバイポーラトランジスタＴｒ１が自動的にオン状態となる。すると、第１のフォトダイオードＰＤ１の光電流Ｉ１の増加分の電流が第１のフォトダイオードＰＤ１のカソード側に供給される。よって、第１のフォトダイオードＰＤ１のカソード側の電位低下を防止することができる。
【００２１】
また、第１のフォトダイオードＰＤ１によって出力される光電流Ｉ１が例えばゼロになった場合、第１のバイポーラトランジスタＴｒ１は、第１のフォトダイオードＰＤ１のカソード電位の低下分を復帰するための電荷充電を急速に行なう。このような第１のバイポーラトランジスタＴｒ１の動作により、Ｉ−Ｖ変換回路の復帰特性を良好にすることが可能となる。
【００２２】
次に、オフ状態であるＮＭＯＳトランジスタＮ２によって無効となった第２のフォトダイオードＰＤ２の動作について説明する。図３は、特許文献１に記載の技術と本実施の形態の各動作状態を示すタイミングチャートを示す図である。第２のフォトダイオードＰＤ２へ光入力がない場合、第１のバイポーラトランジスタＴｒ１及び第２のバイポーラトランジスタＴｒ２はオフ状態である。一方、第２のフォトダイオードＰＤ２へ光入力がある場合、第２のフォトダイオードＰＤ２によって光電流Ｉ２が生じる。この場合、第２のトランジスタＴｒ２が自動的にオン状態となり、光電流Ｉ２を供給する。
【００２３】
以上のような動作によって、仮に無効である第２のフォトダイオードＰＤ２に光入力に基づく光電流Ｉ２が発生しても第２のＮＭＯＳトランジスタＮ２のソース側は安定電位を保つことが可能となる。よって、無効の状態からスイッチ入力の切り替えによって有効の状態となった場合であっても、Ｉ−Ｖ変換回路１にノイズ等の影響を与えることがなくなる。よって、選択された第１のフォトダイオードＰＤ１とＩ−Ｖ変換回路１の動作を安定させることが可能となる。
【００２４】
以上のように本実施の形態では、フォトダイオードの切り替えにスイッチとしてＭＯＳトランジスタを用いた。このような構成により、ブロックの増加等による回路規模の増大を防止することが可能となった。また、スイッチとしてＭＯＳトランジスタを用いることにより、ＯＮ抵抗が小さいため、低電圧動作が可能である。すなわち、フォトダイオードのバイアス電圧のロスを抑制することが可能となった。
【００２５】
また、本実施の形態では、第１のＮＭＯＳトランジスタＮ１と第１のフォトダイオードＰＤ１との間及び第２のＮＭＯＳトランジスタＮ２と第２のフォトダイオードとの間にそれぞれ、第１のトランジスタＴｒ１、第２のトランジスタＴｒ２を設けた。このような構成によって、例えば、第１のフォトダイオードが有効である場合、第１のフォトダイオードＰＤ１の光電流Ｉ１の増加分の電流が第１のフォトダイオードＰｄ１のカソード側に供給することが可能となった。よって、第１のフォトダイオードＰＤ１のカソード側の電位低下を防止することが可能となった。つまり、Ｉ−Ｖ変換回路が飽和出力となる動作を行なう場合に、フォトダイオードの過飽和状態による特性への影響を軽減することが可能となった。
【００２６】
また、第１のフォトダイオードＰＤ１によって出力される光電流Ｉ１が例えばゼロになった場合、第１のバイポーラトランジスタＴｒ１は、第１のフォトダイオードＰＤ１のカソード電位の低下分を復帰するための電荷充電を急速に行なう。このような第１のバイポーラトランジスタＴｒ１の動作により、Ｉ−Ｖ変換回路の大振幅動作後の復帰特性を良好にすることが可能となった。
【００２７】
また、第２のフォトダイオードが無効である場合であって、第２のフォトダイオードＰＤ２へ光入力がある場合、第２のトランジスタＴｒ２が自動的にオン状態となり、光電流Ｉ２を供給することが可能となった。従って、第２のＮＭＯＳトランジスタＮ２のソース電位を安定させることが可能となった。よって、無効の状態からフォトダイオードの切り替えによって有効の状態でなった場合であっても、Ｉ−Ｖ変換回路１にノイズ等の影響を与えなくすることが可能となった。
【００２８】
また、特許文献１に記載の技術では、第１のスイッチＳＷ１、第２のスイッチＳＷ２のいずれか一方がオン状態である場合、他方はオフ状態とされている。このような相補的な動作を行なうために、相補的動作の回路設計及び回路追加の必要が生じていた。一方、本実施の形態における受光回路では、スイッチの相補的動作のための回路設計を省略することが可能となる。よって、回路規模の増大を抑制することが可能となった。
【００２９】
なお、本実施の形態では、第１のフォトダイオード及び第２のフォトダイオードがそれぞれ、有効、無効である場合について説明した。しかしながら、仮に第１のフォトダイオード及び第２のフォトダイオードがそれぞれ、無効、有効であってもそれに基づくトランジスタＴｒ１あるいはＴｒ２の動作は同一であるため、ここでは省略する。
【００３０】
また、図４は、本実施の形態に示したＩ−Ｖ変換回路１の具体的回路構成例である。以下、Ｉ−Ｖ変換回路１の具体的回路構成例について説明する。Ｉ−Ｖ変換回路１は、第１〜第６の抵抗Ｒ１〜Ｒ６、第１、第２のＰＮＰバイポーラトランジスタＰＮＰ１、ＰＮＰ２、第３〜第７のＮＰＮバイポーラトランジスタＮＰＮ３〜ＮＰＮ７、コンデンサＣ１、Ｉ−Ｖ変換回路出力端子、基準電圧印加端子４、ＧＮＤ端子、電源電圧端子ＶＢｉａｓを有している。
【００３１】
第１のＰＮＰ型バイポーラトランジスタＰＮＰ１と第２のＰＮＰ型バイポーラトランジスタＰＮＰ２はカレントミラー回路を構成している。トランジスタＰＮＰ１のベースは、トランジスタＰＮＰ２のベースに接続されている。また、トランジスタＰＮＰ１及びトランジスタＰＮＰ２のエミッタには、それぞれ第２の抵抗Ｒ２及び第３の抵抗Ｒ３の一端が接続されている。また、第２の抵抗Ｒ２及び第３の抵抗Ｒ３の他端には、電源電圧端子Ｖｃｃが接続されている。
【００３２】
トランジスタＰＮＰ１及びトランジスタＰＮＰ２のコレクタは、それぞれ第３のＮＰＮ型バイポーラトランジスタＮＰＮ３及び第４のＮＰＮ型バイポーラトランジスタＮＰＮ４のコレクタに接続されている。また、トランジスタＮＰＮ３及びトランジスタＮＰＮ４のエミッタは共通に接続されている。
【００３３】
また、トランジスタＮＰＮ３のベースは第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２のドレインに接続されている。また、トランジスタＮＰＮ３のベースには、第１の抵抗Ｒ１の一端が接続されている。第１の抵抗Ｒ１の他端は、Ｉ−Ｖ変換回路の出力端子に接続されている。また、第１の抵抗Ｒ１にはコンデンサＣ１が並列に接続されている。トランジスタＮＰＮ４のベースには第４の抵抗Ｒ４の一端が接続されている。また、第４の抵抗Ｒ４の他端には、Ｉ−Ｖ変換回路基準電圧印加端子が接続されている。
【００３４】
トランジスタＮＰＮ３及びトランジスタＮＰＮ４の共通接続されたエミッタには、第５のＮＰＮ型バイポーラトランジスタＮＰＮ５のコレクタが接続されている。また、トランジスタＮＰＮ５のエミッタには第５の抵抗Ｒ５の一端が接続されている。また、抵抗Ｒ５の他端は、ＧＮＤ端子に接続されている。トランジスタＮＰＮ５及び第６のＮＰＮ型バイポーラトランジスタＮＰＮ６のベースには電源電圧端子ＶＢｉａｓが接続されている。
【００３５】
トランジスタＮＰＮ６のコレクタは、第７のＮＰＮ型バイポーラトランジスタＮＰＮ７のエミッタに接続され、エミッタは第６の抵抗Ｒ６の一端が接続されている。また、抵抗Ｒ６の他端はＧＮＤ端子に接続されている。トランジスタＮＰＮ７のコレクタは電源電圧端子Ｖｃｃに接続され、ベースは第１のトランジスタＰＮＰ１と第３のトランジスタＮＰＮ３との間のノードが接続されている。
【００３６】
このＩ−Ｖ変換回路では、第３のトランジスタＮＰＮ３は第１のフォトダイオードＰＤ１によって出力される光電流Ｉ１を入力する。この場合、ＮＰＮ３とＮＰＮ４との電位差に応じてＮＰＮ７のベースに流れる電流が変化する。ここで、ＮＰＮ６は定電圧であるためＮＰＮ７に生じる電圧が出力端子Ｖｏｕｔへと出力される。このようにして、Ｉ−Ｖ変換回路に入力される光電流を電圧に変換して出力している。
【００３７】
実施の形態２
図５は、本実施の形態２の受光回路２００を示す図である。なお、図５において、図１と共通する構成に関しては、同一の符号を付し、その詳細な説明を省略する。図１に示した受光回路１００では、２つのフォトダイオードを切り替え、さらにそれぞれのフォトダイオードに対応するＮＭＯＳトランジスタ及びバイポーラトランジスタを設けることで、過飽和状態によるＩ−Ｖ変換回路への影響と、オフ状態のフォトダイオードに光が入力される場合にＩ−Ｖ変換回路に与える光電流の影響とを同時に解決した。一方、本実施の形態では、複数のフォトダイオードを設け、複数のフォトダイオードのそれぞれに対応したバイポーラトランジスタ及びＮＭＯＳトランジスタを設けた。
【００３８】
このような構成によって、Ｉ−Ｖ変換回路の回路規模を増やすことなく複数のフォトダイオードの切り替えを安定して行なうことが可能となった。なお、スイッチ入力処理回路３によって出力されるレベル信号に基づくフォトダイオードの切り替え動作については実施の形態１と同一であるためその説明については省略する。
【００３９】
また、フォトダイオードの切り替え端子２、スイッチ入力処理回路３、インバータＩＮＶの組み合わせの変更が可能である。このような変更によって、動作寄与フォトダイオードの単一選択あるいは複数選択等の設計を自由に行なうことが可能となった。さらに、バイポーラトランジスタのベース電位の設定を自由に行なうことができる。よって、フォトダイオードのカソード電圧のクリップとしての電位レベルの設定が可能となる。
【００４０】
以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り種々の変形が可能である。例えば、本実施の形態では第１のフォトダイオートＰＤ１とＩ−Ｖ変換回路との間及び第２のフォトダイオードＰＤ２とＩ−Ｖ変換回路との間にそれぞれ、第１のＮＭＯＳトランジスタＮ１、第２のＮＭＯＳトランジスタＮ２を設けた。しかしながら、インバータＩＮＶの設定位置の変更等により、第１のＰＭＯＳトランジスタ、第２のＰＭＯＳトランジスタを設けてもよい。さらに、本発明では、電流供給素子として、バイポーラトランジスタＴｒ１及びＴｒ２を用い、スイッチ素子としてＭＯＳトランジスタＮ１及びＮ２を用いた。しかしながら、電流供給素子、スイッチ素子にそれぞれ、ＭＯＳトランジスタ、バイポーラトランジスタを用いることも可能である。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１に関わる受光回路１００を示す図である。
【図２】実施の形態１に関わる受光回路１００における光電流に伴う波形を示す図である。
【図３】実施の形態１に関わる受光回路１００における光電流に伴う波形を示す図である。
【図４】実施の形態１に関わる受光回路１００におけるＩ−Ｖ変換回路の詳細を示す図である。
【図５】実施の形態２に関わる受光回路２００を示す図である。
【図６】従来の受光回路６０を示す図である。
【図７】従来の受光回路におけるフォトダイオードの入力電流波形及びＩ−Ｖ変換回路の出力電圧波形を示す図である。
【図８】従来のトランスインピーダンス増幅回路を示す図である。
【符号の説明】
【００４２】
１                  電流電圧変換回路
２                  フォトダイオード切り替え端子
３                  スイッチ入力処理回路
４                  基準電圧印加端子
ＰＤ１、ＰＤ２      フォトダイオード
Ｎ１、Ｎ２          ＮＭＯＳトランジスタ
Ｔｒ１、Ｔｒ２      バイポーラトランジスタ
Ｖｃｃ              第１の電源電圧端子
ＶＣｌｉｐ          第２の電源電圧端子
Ｖｏｕｔ            出力端子
ＩＮＶ              インバータ
Ｃ１                コンデンサ
Ｒ１〜Ｒ６          抵抗
ＰＮＰ１、ＰＮＰ２  ＰＮＰ型バイポーラトランジスタ
ＮＰＮ３〜ＮＰＮ７  ＮＰＮ型バイポーラトランジスタ
１００、２００      受光回路
【図１】
2008187345.tif 000003
【図２】
2008187345.tif 000004
【図３】
2008187345.tif 000005
【図４】
2008187345.tif 000006
【図５】
2008187345.tif 000007
【図６】
2008187345.tif 000008
【図７】
2008187345.tif 000009
【図８】
2008187345.tif 000010