(57)【要約】      （修正有）【課題】ノイズの発生を少なくし、制御における周波数の変化範囲の値を狭くし、スイッチング素子を１個として装置の小型化を図ったスイッチング電源回路を提供する。【解決手段】１個のスイッチング素子Ｑ１を備えるＥ級の多重共振コンバータとしてスイッチング電源回路は構成される。この多重共振コンバータは１次側共振回路と２次側共振回路と、を備える。１次側共振回路は、１次側並列共振コンデンサＣ１とチョークコイルＰＣＣのインダクタＬｐによって共振周波数ｆｏｐ１が支配を受ける１次側並列共振回路と、１次側直列共振コンデンサＣ２と１次巻線Ｎ１に生じるインダクタＬ１によって共振周波数ｆｏｓ１が支配を受ける１次側直列共振回路と、を具備する。また、２次側共振回路は、２次側並列共振コンデンサＣ３と２次巻線Ｎ２に生じるインダクタＬ２とによって共振周波数ｆｏｐ２が支配を受ける２次側並列共振回路を具備する。【選択図】図１
2008154390.tif 000002
【特許請求の範囲】
【請求項１】
交流電力源から所定電圧の直流出力電圧を得るスイッチング電源回路であって、
前記交流電力源からの交流電力を１次側直流電力に変換するための１次側整流素子および１次側平滑コンデンサを具備する１次側整流回路と、
前記１次側直流電力がチョークコイルを介して、１次巻線の一方の巻端に供給され、前記１次巻線と前記１次巻線に対して磁気的に疎結合とされる２次巻線とを有するコンバータトランスと、
前記１次巻線の他方の巻端に接続されるスイッチング素子と、
前記スイッチング素子を導通または切断とする発振・ドライブ回路と、
前記チョークコイルおよび前記１次巻線に生じるインダクタとともに１次側並列共振回路を形成する１次側並列共振コンデンサと、
前記１次巻線に生じるインダクタとともに１次側直列共振回路を形成する１次側直列共振コンデンサと、
前記２次巻線に発生する交流電力を直流電力に変換して直流出力電圧を得る２次側整流回路と、
前記直流出力電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、
前記２次巻線に生じるインダクタとともに２次側並列共振回路を形成する２次側並列共振コンデンサと、を備え、
前記１次側並列共振回路の共振周波数と、前記２次側並列共振回路の共振周波数とは略等しく設定され、前記１次側直列共振回路の共振周波数は、前記１次側並列共振回路の共振周波数または前記２次側並列共振回路の共振周波数の略１／２に設定されることを特徴とするスイッチング電源回路。
【請求項２】
さらに、前記スイッチング素子が切断のときに、前記スイッチング素子の両端に印加される電圧をクランプするクランプ用コンデンサと補助スイッチング素子の直列接続回路を備える請求項１に記載のスイッチング電源回路。
【請求項３】
さらに、前記１次側直列共振回路に流れる共振電流または前記共振電流に応じた電圧を前記１次側平滑コンデンサに帰還して力率を改善する力率改善回路を備える請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
【背景技術】
【０００２】
近年、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路とされている。スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用されている。
【０００３】
ＤＣ−ＤＣコンバータの方式としては、種々の方式、例えば、スイッチング素子を２個とするハーフブリッジ方式、スイッチング素子を４個とするフルブリッジ方式、スイッチング素子を２個とするプッシュプル方式のＤＣ−ＤＣコンバータ（以下、プッシュプルコンバータと省略する）も用いられている（例えば、非特許文献１を参照）。さらには、スイッチング素子を１個とする方式のＤＣ−ＤＣコンバータ（以下、シングルエンデッドコンバータと省略する）も用いられている（例えば、特許文献１を参照）。以下、背景技術として、プッシュプルコンバータおよびシングルエンデッドコンバータの各々について、順に説明をする。
【０００４】
プッシュプルコンバータの回路例としては、図２０に示すものがある。図２０では、プッシュプルコンバータの電力部のみが記載され、プッシュプルコンバータを構成する、ＭＯＳ―ＦＥＴとされるスイッチング素子Ｑ１１およびスイッチング素子Ｑ１２のゲートを制御する制御回路は記載されていない。図示しない制御回路によって、スイッチング素子Ｑ１１およびスイッチング素子Ｑ１２のオン（導通）とオフ（切断）とが制御される。ここで、ＭＯＳ−ＦＥＴの一般的な構成として、スイッチング素子Ｑ１１はボディダイオードＤＤ１１を備え、スイッチング素子Ｑ１２はボディダイオードＤＤ１２を備えている。
【０００５】
コンバータトランスＰＩＴは、フェライトコアー（磁心）に１次巻線Ｎ１、１次巻線Ｎ１’、２次巻線Ｎ２および２次巻線Ｎ２’を巻回することによって形成されており、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２および２次巻線Ｎ２’との結合係数は、１に近いものとされている。１次巻線Ｎ１と１次巻線Ｎ１’は同一巻数とされ、１次巻線Ｎ１と１次巻線Ｎ１’との接続点は、一方の巻線の巻始めと他方の巻線の巻き終わりとが接続されるセンタータップとされている。ここで、インダクタＬ１は１次巻線Ｎ１に生じる漏れインダクタ、インダクタＬ１’は１次巻線Ｎ１’に生じる漏れインダクタ、インダクタＬ２は２次巻線Ｎ２に生じる漏れインダクタ、インダクタＬ２’は１次巻線Ｎ２’に生じる漏れインダクタであり、１次巻線Ｎ１および１次巻線Ｎ１’によって形成される１次側の巻線と、２次巻線Ｎ２および２次巻線Ｎ２’によって形成される２次側の巻線と、の巻線の結合係数が１ではないことによって各々の巻線に生じるインダクタである。
【０００６】
このセンタータップにはチョークコイルＬｏ１が接続され、チョークコイルＬｏ１を介して電圧Ｅｉが供給されており、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２および２次巻線Ｎ２’との結合係数のアンバランスを原因として、偏磁が生じることを抑圧している。また、１次巻線Ｎ１と１次巻線Ｎ１’との両端に１次側並列共振コンデンサＣ１を接続している。
【０００７】
２次側については、２次巻線Ｎ２には高速スイッチングダイオードＤｏ１が接続され、２次巻線Ｎ２’には高速スイッチングダイオードＤｏ２が接続され、整流回路の出力側にはチョークコイルＬｏ２０および２次側平滑コンデンサＣｏを配して、チョークインプットの平滑回路を有する両波整流回路を構成して直流出力電圧Ｅｏを得ている。高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２の導通角はチョークインプットの平滑回路を有することによって拡大されている。
【０００８】
また、上述したように図示しない制御回路によって、スイッチング素子Ｑ１１およびスイッチング素子Ｑ１２の各々のゲートを制御しているが、スイッチング素子Ｑ１１およびスイッチング素子Ｑ１２の各々の時比率（ＴＯＮ／ＴＯＦＦ）を１、すなわち、期間ＴＯＮの長さ＝期間ＴＯＦＦの長さ＝期間ＴＳの長さ／２と、している。ここで、期間ＴＯＮはスイッチング素子Ｑ１１またはスイッチング素子Ｑ１２が導通とされている時間、期間ＴＯＦＦはスイッチング素子Ｑ１１またはスイッチング素子Ｑ１２が切断とされている時間、期間ＴＳはスイッチング周期の１周期の時間である。このようにして、２次巻線Ｎ２と２次巻線Ｎ２’との間に発生する電圧Ｖ４の波形を正弦波としている（図２１の電圧Ｖ４を参照）。
【０００９】
図２１は、図２０に示す回路の各部の波形をスイッチング周期で示すものである。図２１の上から順に電圧Ｖ３（図２０を参照）、電圧Ｖ１（図２０を参照）、電流ＩＱ１１（図２０を参照）、電圧Ｖ２（図２０を参照）、電流ＩＱ１２（図２０を参照）および電圧Ｖ４（図２０を参照）の各々を示すものである。電流ＩＱ１１および電流ＩＱ１２が示すように、ボディダイオードＤＤ１１およびボディダイオードＤＤ１２は導通することはなく、電圧Ｖ１および電圧Ｖ２が示すように、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）動作をしている。
【００１０】
この動作モードで、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２とのスイッチング周波数である周波数ｆｓを高くすると、期間ＴＯＦＦの間にスイッチング素子Ｑ１１とスイッチング素子Ｑ１２とが導通して、スイッチング損失が増加する。そして、スイッチング損失が所定値を越える場合には、いわゆる、サーマルランナウエイ状態となってスイッチング素子Ｑ１１とスイッチング素子Ｑ１２とが破壊に至る場合も生じる。
【００１１】
したがって、直流出力電圧Ｅｏの制御をおこなう場合に、図２２に示すように２次側に演算増幅ＯＰ、可飽和磁心ＳＲ−１および可飽和磁心ＳＲ−２、リセットダイオードとして機能するダイオードＤｒ３、ダイオードＤｒ４およびダイオードＤｒ５で構成される磁気増幅器を付加して、この磁気増幅器の作用によって高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２の導通角を制御して、周波数ｆｓを固定として直流出力電圧Ｅｏを制御するマグアンプ制御方式が提案されている。
【００１２】
この場合には、可飽和磁心ＳＲ−１と可飽和磁心ＳＲ−２との両端に表れる電圧は高調波を含んだ波形となってスイッチングノイズも増加する。また、角形ヒステリシス特性を有する可飽和磁心ＳＲ−１および可飽和磁心ＳＲ−２、ダイオードＤｒ３、ダイオードＤｒ４およびダイオードＤｒ５が付加部品として要求される。
【００１３】
そこで、可飽和磁心ＳＲ−２、ダイオードＤｒ３、ダイオードＤｒ４およびダイオードＤｒ５を不要とするために、従来にはない技術として、１次巻線Ｎ１および１次巻線Ｎ１’と、２次巻線Ｎ２および２次巻線Ｎ２’との結合係数を疎結合として、インダクタＬ１、インダクタＬ１’、インダクタＬ２の各々の値を大きくして、これを用いて電圧の制御をすることが考えられる。
【００１４】
例えば、図２３は、図２１に示すプッシュプルコンバータにおいて、インダクタＬ１、インダクタＬ１’、インダクタＬ２の各々の値を大きくして、１次側並列共振コンデンサＣ１の値を減少させ、時比率（ＴＯＮ／ＴＯＦＦ）の値を２とする場合の電圧Ｖ１、電流ＩＱ１、電圧Ｖ２の波形図である。また、時比率の値を２とする場合においては、スイッチング周波数である周波数ｆｓ（スイッチング周期である期間ＴＳの逆数）を変化させた場合の出力電圧である直流出力電圧Ｅｏの値は、図２４で示すようになる。Ｐｏ＝０で示すグラフは、図示しない負荷に供給される電力が０Ｗ（ワット）の場合のグラフ、Ｐｏｍａｘで示すグラフは負荷に供給される電力が最大の場合のグラフである。
【００１５】
また、図２４から分かるように、周波数ｆｏ１で直流出力電圧Ｅｏの値は最低となり、周波数ｆｏ１から周波数ｆｓの値が高くなる場合、周波数ｆｏ１から周波数ｆｓの値が低くなる場合のいずれの場合も直流出力電圧Ｅｏの値は大きくなる。ここで、周波数ｆｏ１は、１次側並列共振回路の共振周波数である。すなわち、このグラフは、チョークコイルＬｏ１とインダクタＬ１および１次側並列共振コンデンサＣ１およびチョークコイルＬｏ１とインダクタＬ１’および１次側並列共振コンデンサＣ１とで形成される１次側並列共振曲線を示すものである。図２４から周波数ｆｓを制御することによって直流出力電圧Ｅｏを制御することができることを本願の願書に記載の発明者（以下、本願発明者と省略する）は見出している。
【００１６】
しかしながら、負荷に供給される電力が０Ｗの場合から、負荷に供給される電力が最大の場合までにおいて直流出力電圧Ｅｏの値を一定値とするための周波数の可変範囲は可変周波数範囲Δｆｓで与えられ、このスイッチング周波数の可変範囲は、図２４に示す設定を採用する場合には、例えば１００ｋＨｚ以上となり大きなものである。このために、ＺＶＳ動作が可能な範囲の最大の負荷電力は１００Ｗ以下に限定されるものとなる。
【００１７】
そこで、本願発明者はさらに検討を進め、２次側にも電圧共振回路を設け、所謂、多重共振コンバータを構成して、図２５に示すように、１次側並列共振周波数ｆｏ１よりも２次側並列共振周波数ｆｏ２が低い周波数となるように周波数の関係を設定することによって、重負荷時において２次側並列共振周波数ｆｏ２を有する共振曲線に応じて制御がおこなわれ、中間負荷時において２次側並列共振周波数ｆｏ２を有する共振曲線に応じて制御がおこなわれるように変化して、周波数の可変範囲である可変周波数範囲Δｆｓの大きさは小さくできることを見出した。このようにして、可変周波数範囲Δｆｓできるとともに、ＺＶＳ領域の範囲も拡大できることも見出した。
【００１８】
一方、スイッチング素子を１個とする方式であるシングルエンデッドコンバータの回路例としては、例えば、１次側に電圧共振形コンバータを備え、２次側に並列共振回路を備えた複合共振コンバータが知られている（特許文献１を参照）。図２６に示すシングルエンデッドコンバータは、このような複合共振コンバータの一例である。１個のスイッチング素子Ｑ１を用い、１次巻線Ｎ１に生じるインダクタＬ１と１次側並列共振コンデンサＣ１とからなる１次側並列共振回路を備え、この場合には２次側は、高速スイッチングダイオードＤｏ１に２次側平滑コンデンサＣｏが接続されて形成される半波整流回路と、２次巻線Ｎ２に生じるインダクタＬ２と２次側並列共振コンデンサＣ３とからなる２次側並列共振回路とを備えた電圧共振モードシングルエンデッド多重共振形コンバータとしての回路例である。ここで、スイッチング素子Ｑ１はＮＰＮトランジスタとされボディダイオードＤＤ１がベースとエミッタとの間に接続されている。ここで、スイッチング素子Ｑ１の耐圧は９００Ｖとされ、交流入力電圧ＶＡＣの範囲は、所謂１００Ｖ系と所謂２００Ｖ系との両方に対応するワイドレンジ対応とされている。
【００１９】
また、ワイドレンジ対応とするために、クランプ用コンデンサＣ４と補助スイッチング素子Ｑ２との直列回路を１次巻線Ｎ１に並列に接続している、すなわち、クランプ用コンデンサＣ４と補助スイッチング素子Ｑ２とでアクテイブクランプ回路を形成している。この補助スイッチング素子Ｑ２は、ＭＯＳ−ＦＥＴとされており、ボディダイオードＤＤ２を内部に有している。この補助スイッチング素子Ｑ２のゲートは、コンデンサＣｇと抵抗Ｒｇで構成する微分回路によってコンバータトランスＰＩＴに巻回されたクランプ用巻線Ｎｇからの電圧を微分した電圧で駆動されている。この微分された電圧によって、スイッチング素子Ｑ１が切断する期間に補助スイッチング素子Ｑ２が導通して、スイッチング素子Ｑ１の電圧をクランプするようになされている。
【００２０】
また、コンバータトランスＰＩＴに巻回された３次巻線Ｎ３、フィルタコンデンサＣＮ、力率改善用高速ダイオードＤｒ、ダイオードＤ１、力率改善用インダクタＬｏによって電圧帰還方式力率改善回路を構成している。
【００２１】
コンバータトランスＰＩＴは、一般的には磁路の断面が角形をしたＥ字型フェライトコアまたは磁路の断面が円形をしたＥＥＲ型のフェライトコアを２個組み合わせて、このフェライトコアに１次巻線と２次巻線と３次巻線Ｎ３とを巻回して形成され、このフェライトコアの中央磁脚には１ｍｍ（ミリ・メータ）程度のギャップが設けられている。このようにギャップを設けることによって、１次巻線Ｎ１と２次巻線Ｎ２とは磁気的に疎結合とされ、結合係数は、０．８程度である。この結果、１次巻線Ｎ１はインダクタＬ１として機能し、２次巻線Ｎ２はインダクタＬ２として機能するようになる。２次側並列共振コンデンサＣ３と２次巻線Ｎ２に生じるインダクタＬ２とで２次側並列共振回路が形成されている。一方、１次側並列共振コンデンサＣ１と１次巻線Ｎ１に生じるインダクタＬ１とで１次側並列共振回路が形成されている。
【００２２】
図２６に示すシングルエンデッドコンバータの各部の定数は具体的には以下のように設定されている。コンバータトランスＰＩＴは、ＥＥＲ−３５（コア材名称）を用い、ギャップＧは１ｍｍ（ミリ・メータ）、結合係数ｋの値は０．８１、１次巻線Ｎ１の巻数は４８Ｔ（ターン）、３次巻線Ｎ３の巻数は１８Ｔ、クランプ用巻線Ｎｇの巻数は１Ｔ、２次巻線Ｎ２の巻数は５０Ｔである。また、１次側並列共振コンデンサＣ１のキャパシタンスの値は３３００ｐＦ（ピコ・ファラッド）、２次側並列共振コンデンサＣ３のキャパシタンスの値は０．０１μＦ（マイクロ・ファラッド）、クランプ用コンデンサＣ４のキャパシタンスの値は０．０４７μＦである。また、抵抗Ｒｇの値は４７０Ω（オーム）、コンデンサＣｇの値は０．３３μＦである。また、力率改善用インダクタＬｏのインダクタンス値は６８μＨであり、フィルタコンデンサＣＮの値は１μＦである。直流出力電圧Ｅｏ（図２６を参照）の値は１３５Ｖ（ボルト）、負荷に供給される電力の範囲は負荷電力２００Ｗ（ワット）から負荷電力０Ｗの範囲、交流入力電圧ＶＡＣは９０Ｖから２８８Ｖの範囲である。
【００２３】
スイッチング素子Ｑ１に接続される制御回路・発振・ドライブ回路ＰＦＭはスイッチング素子Ｑ１を制御するための回路であり、スイッチング素子Ｑ１をパルス周波数変調する。そして、制御回路・発振・ドライブ回路ＰＦＭの入力側が２次側平滑コンデンサＣｏに接続されることによって直流出力電圧Ｅｏの値を１３５Ｖとする定電圧特性が得られる。
【００２４】
図２７は、このスイッチング電源回路の特性を表すものであり、縦軸は電力変換効率ηＡＣ→ＤＣ、力率ＰＦ、１次側平滑コンデンサの電圧Ｅｉ（図２６を参照）の各々を示すものであり、横軸は負荷に供給される電力である。実線は交流入力電圧ＶＡＣの実効電圧値を１００Ｖとする場合を示し、破線は交流入力電圧ＶＡＣの実効電圧値を２３０Ｖとする場合を示すものである。このとき、パルス周波数変調における周波数の範囲は、負荷電力が２００Ｗから無負荷の範囲において９６ｋＨｚ（キロ・ヘルッ）から２０５ｋＨｚの範囲であり、汎用制御用のＩＣを用いて制御回路・発振・ドライブ回路ＰＦＭを構成する場合には、負荷電力の範囲は２００Ｗまでとされる。
【００２５】
また、この３次巻線Ｎ３を用いた電圧帰還方式の力率改善回路は、３次巻線Ｎ３に誘起する共振パルス電圧によって、力率改善用高速ダイオードＤｒのカソード電圧が力率改善用高速ダイオードＤｒのアノード電圧よりも低いときに電流Ｉ２をフィルタコンデンサＣＮ、力率改善用高速ダイオードＤｒ、３次巻線Ｎ３の順に流し、ダイオードＤ１には入力交流電圧のピークでのみ電流Ｉ１が流れる。そして、交流入力電圧ＶＡＣの値が１００Ｖのときは、力率ＰＦの値が０．７５以上の領域は負荷電力が２００Ｗから２０Ｗの範囲であり、交流入力電圧ＶＡＣの値が２３０Ｖのときは、力率ＰＦの値が０．７５以上の領域は負荷電力が２００Ｗから１００Ｗの範囲である。
【００２６】
図２８は、このスイッチング電源回路のまた別の観点から見た特性を表すものであり、縦軸は電力変換効率ηＡＣ→ＤＣ、力率ＰＦ、電圧Ｅｉの各々を示すものであり、横軸は交流入力電圧ＶＡＣの実効電圧値である。このときの負荷に供給される電力は２００Ｗの一定とした。図２８に示す縦軸と平行する斜線は、入力交流電圧１００Ｖと入力交流電圧２３０Ｖの各々を示すものである。
【００２７】
図２９は図面代用写真であり、このスイッチング電源回路の要部の波形をオシロスコープで測定した写真を示すものである。図２９の上から下に向かい、交流入力電圧ＶＡＣ（図２６を参照）、交流入力電流ＩＡＣ（図２６を参照）、電圧Ｖ１（図２６を参照）、電流Ｉ１（図２６を参照）、電圧Ｖ２（図２６を参照）、電流Ｉ２（図２６を参照）、電圧Ｅｉ（図２６を参照）の変動分であるリップル電圧ΔＥｉ、直流出力電圧Ｅｏ（図２６を参照）の変動分であるリップル電圧ΔＥｏの各々を交流入力電圧ＶＡＣの周期で示すものである。このときの負荷電力は比較的に大きなものとした場合の波形である。
【００２８】
図３０も同様に図面代用写真であり、このスイッチング電源回路の要部の波形をオシロスコープで測定した写真を示すものである。図３０の上から下に向かい、交流入力電圧ＶＡＣ、交流入力電流ＩＡＣ、電圧Ｖ１、電流Ｉ１、電圧Ｖ２、電流Ｉ２、電圧Ｅｉの変動分であるリップル電圧ΔＥｉ、直流出力電圧Ｅｏの変動分であるリップル電圧ΔＥｏの各々を交流入力電圧ＶＡＣの周期で示すものである。このときの負荷電力は比較的に小さなものとした場合の波形である。
【００２９】
【特許文献１】特開２０００−３２４８３１号公報
【非特許文献１】二宮保、他「磁気制御方式を用いた電圧共振型プッシュプルコンバータの動作特性について」電子情報通信学会論文誌  Ｂ  Ｖｏｌ．Ｊ７０―Ｂ  Ｎｏ．１１  ｐｐ１３０７−１３１５、１９８７年１１月
【発明の開示】
【発明が解決しようとする課題】
【００３０】
上述した図２０に示すプッシュプルコンバータでは、広範囲な負荷電力の変動に対して定電圧制御をおこなう手段の構成が複雑であり、構成部品の数が大きく増加する。また、オーディオ装置に用いるためにはノイズ低減のために２次側の電圧波形を正弦波とすることが望ましいが、２次側の電圧波形を正弦波とするためには、１次側のスイッチング素子の時比率（ＴＯＮ／ＴＯＦＦ）を１とする必要がある。そして、スイッチング素子の時比率（ＴＯＮ／ＴＯＦＦ）を１に維持しつつ、広範囲な負荷変動に対して２次側から負荷に供給する電圧を一定値とするために、磁気増幅器を設ける場合には２次側の高周波電圧の波形が正弦波ではなくなりノイズが増加してしまうという問題があった。
【００３１】
また、１次側のスイッチング素子の時比率（ＴＯＮ／ＴＯＦＦ）を１とすることなく、例えば、時比率を２としてスイッチングの周波数を制御して、２次側から負荷に供給する電圧を一定とする場合には、軽負荷時に期間ＴＯＦＦの長さが増加してＺＶＳ動作をさせることが困難となる。このような場合には、負荷最大の値が例えば１００Ｗ以下に限定され、スイッチング周波数の可変範囲は、例えば、上述したように１００ｋＨｚ以上となる。
【００３２】
また、上述した背景技術に示すプッシュプルコンバータでは、チョークインプット方式が採用されるために２次側にチョークコイルが必要とされ、電源装置の大型化、電源装置のコストが高くなるという問題を有している。
【００３３】
また、上述した図２６に示すシングルエンデッドコンバータでは、制御範囲の値が広範囲（例えば、９６ｋＨｚから２０５ｋＨｚ）であり、市販の汎用品の制御回路・発振・ドライブ回路のＩＣを制御回路として用いることが困難であった。このために、専用の回路を新たに設計せざるを得ず、スイッチング電源回路の価格は高価なものとなってしまうという問題を有している。
【００３４】
また、力率改善の効果については、交流入力電圧ＶＡＣの値が１００Ｖ系のときは、力率ＰＦの値が０．７５以上の領域は負荷電力が２００Ｗから２０Ｗの範囲であるが、交流入力電圧ＶＡＣの値が２３０Ｖ系のときは、力率ＰＦの値が０．７５以上の領域は負荷電力が２００Ｗから１００Ｗの範囲の狭いものとなるという問題を有している。
【００３５】
また、力率改善回路を構成するための必要な構成部品の数は、コンバータトランスＰＩＴに巻回された３次巻線Ｎ３、フィルタコンデンサＣＮ、力率改善用高速ダイオードＤｒ、ダイオードＤ１、力率改善用インダクタＬｏの５点であり、部品点数が多い。
【００３６】
本発明は、上述した課題に鑑み、ノイズの発生を少なくし、制御における周波数の変化範囲の値を狭くし、スイッチング素子を１個として装置の小型化を図ったスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００３７】
本発明のスイッチング電源回路は、交流電力源から所定電圧の直流出力電圧を得るスイッチング電源回路であって、前記交流電力源からの交流電力を１次側直流電力に変換するための１次側整流素子および１次側平滑コンデンサを具備する１次側整流回路と、前記１次側直流電力がチョークコイルを介して、１次巻線の一方の巻端に供給され、前記１次巻線と前記１次巻線に対して磁気的に疎結合とされる２次巻線とを有するコンバータトランスと、前記１次巻線の他方の巻端に接続されるスイッチング素子と、前記スイッチング素子を導通または切断とする発振・ドライブ回路と、前記チョークコイルおよび前記１次巻線に生じるインダクタとともに１次側並列共振回路を形成する１次側並列共振コンデンサと、前記１次巻線に生じるインダクタとともに１次側直列共振回路を形成する１次側直列共振コンデンサと、前記２次巻線に発生する交流電力を直流電力に変換して直流出力電圧を得る２次側整流回路と、前記直流出力電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、前記２次巻線に生じるインダクタとともに２次側並列共振回路を形成する２次側並列共振コンデンサと、を備え、前記１次側並列共振回路の共振周波数と、前記２次側並列共振回路の共振周波数とは略等しく設定され、前記１次側直列共振回路の共振周波数は、前記１次側並列共振回路の共振周波数または前記２次側並列共振回路の共振周波数の略１／２に設定されるものである。
【００３８】
このスイッチング電源回路では、１次側整流素子および１次側平滑コンデンサによって交流電力を１次側直流電力に一旦変換する。この１次側直流電力はチョークコイルを介してコンバータトランスの１次巻線の一方の巻端に供給される。また、コンバータトランスの１次巻線の他方の巻端にスイッチング素子が接続されており、このスイッチング素子は発振・ドライブ回路によって導通または切断とされ、コンバータトランスの１次巻線に交流電力を供給する。このコンバータトランスは１次巻線と２次巻線とを有しており、１次巻線と２次巻線とは磁気的に疎結合とされるので、１次巻線と２次巻線とには、各々、インダクタを生じる。チョークコイルおよび１次巻線に生じるインダクタと１次側並列共振コンデンサとによって１次側並列共振回路が形成され、１次巻線に生じるインダクタと１次側直列共振コンデンサとによって１次側直列共振回路が形成され、２次巻線に生じるインダクタと２次側並列共振コンデンサとによって２次側並列共振回路が形成される。また、２次側整流回路は２次巻線に発生する交流電力を直流電力に変換して直流出力電圧を得る。制御回路は制御信号を発振・ドライブ回路に供給して、この直流出力電圧の値を所定の値とする。そして、１次側並列共振回路の共振周波数と、２次側並列共振回路の共振周波数とは略等しく設定され、１次側直列共振回路の共振周波数は、１次側並列共振回路の共振周波数または２次側並列共振回路の共振周波数の略１／２に設定されることによって、広範な負荷の電力範囲でＺＶＳ動作が可能となる。
【発明の効果】
【００３９】
本発明によれば、ノイズの発生を少なくし、制御における周波数の変化範囲の値を狭くし、スイッチング素子を１個として装置の小型化を図ったスイッチング電源回路を提供することができる。
【発明を実施するための最良の形態】
【００４０】
本発明を実施するための最良の形態（以下、実施形態という）について説明する。実施形態のスイッチング電源回路は、交流の電力源から所定電圧の直流出力電圧を得るスイッチング電源回路である。このスイッチング電源回路は、１次側として以下の構成を備える。交流電力源からの交流電力を１次側直流電力に変換するための１次側整流素子および１次側平滑コンデンサを具備する１次側整流回路を備える。また、１次側直流電力がチョークコイルを介して、ンバータトランスの１次巻線の一方の巻端に供給されるように、１次巻線とこの１次巻線に対して磁気的に疎結合とされる２次巻線とを有するコンバータトランスを備える。また、１次巻線の他方の巻端に接続されるスイッチング素子を備える。また、スイッチング素子を導通または切断とする発振・ドライブ回路を備える。また、チョークコイルのインダクタおよび１次巻線に生じるインダクタとともに１次側並列共振回路を形成する１次側並列共振コンデンサを備える。また、１次巻線に生じるインダクタとともに１次側直列共振回路を形成する１次側直列共振コンデンサを備える。
【００４１】
また、２次側として以下の構成を備える。２次巻線に発生する交流電力を直流電力に変換して直流出力電圧を得る２次側整流回路を備える。また、直流出力電圧の値を所定の値とするような制御信号を発振・ドライブ回路に供給する制御回路を備える。また、２次巻線に生じるインダクタとともに２次側並列共振回路を形成する２次側並列共振コンデンサを備える。
【００４２】
１次側並列共振回路の共振周波数と、１次側直列共振回路の共振周波数と、２次側並列共振回路の共振周波数との相互の周波数の関係は、以下のように設定される。すなわち、１次側並列共振回路の共振周波数と、２次側並列共振回路の共振周波数とは略等しく設定され、１次側直列共振回路の共振周波数は、１次側並列共振回路の共振周波数または２次側並列共振回路の共振周波数の略１／２に設定される。ここで、略等しくとは、１次側並列共振回路の共振周波数または２次側並列共振回路のいずれか一方の共振周波数に対して他方の共振周波数が２割程度の範囲内にあることをいうものである。また、略１／２とは、１次側並列共振回路の共振周波数または２次側並列共振回路の共振周波数の１／２に対して２割程度の範囲内にあることをいうものである。
【００４３】
（第１実施形態のスイッチング電源回路）
第１実施形態のスイッチング電源回路は、１個のスイッチング素子を備えるＥ級スイッチング増幅器による電圧共振シングルエンデッド多重共振コンバータとして構成される。この多重共振コンバータは１次側の共振回路（１次側共振回路）と２次側の共振回路（２次側共振回路）とを備える。１次側共振回路は、１次側並列共振コンデンサとチョークコイルのインダクタによって共振周波数が支配を受ける１次側並列共振回路と、１次側直列共振コンデンサと１次巻線に生じるインダクタによって共振周波数が支配を受ける１次側直列共振回路と、を具備する。２次側共振回路は、２次側並列共振コンデンサと２次巻線に生じるインダクタとによって共振周波数が支配を受ける２次側並列共振回路を具備する。ここで、コンバータトランスの１次巻線と２次巻線との結合係数は、０．８以下の疎結合とされ、これによって、１次巻線および２次巻線の各々に漏れインダクタとしてインダクタが生じるものである。そして、１次側並列共振回路の共振周波数と、２次側並列共振回路の共振周波数とは略等しく設定され、１次側直列共振回路の共振周波数は、１次側並列共振回路の共振周波数または２次側並列共振回路の共振周波数の略１／２に設定される。
【００４４】
第１実施形態のスイッチング電源回路の主要部について、図１を参照して説明する。
【００４５】
図１に示す第１実施形態のスイッチング電源回路は、コンバータトランスＰＩＴ（図２を参照）によって１次側と２次側とが分離されている。１次側は以下の主要なる構成部材を有して形成されている。商用交流電力が供給されるダイオードＤｉ１ないしダイオードＤｉ４がブリッジ接続された１次側整流素子Ｄｉと、１次側整流素子Ｄｉで整流して得られた脈流電圧を平滑して１次側の直流電力を得る１次側平滑コンデンサＣｉと、を備える。また、この１次側直流電力が、巻線Ｎｐの一方の巻端に供給されるチョークコイルＰＣＣを備える。このチョークコイルＰＣＣは、コアに巻線Ｎｐが巻回されて形成され、インダクタＬｐとして機能する。また、このチョークコイルＰＣＣの巻線Ｎｐの他方の巻端に接続されるコンバータトランスＰＩＴを備える。コンバータトランスＰＩＴは、１次巻線Ｎ１と１次巻線Ｎ１に対して磁気的に疎結合、例えば結合係数が０．８以下とされる２次巻線Ｎ２とを有し、上述したように、コンバータトランスＰＩＴの１次巻線Ｎ１の一方の巻端にチョークコイルＰＣＣの他方の巻端が接続され、このコンバータトランスＰＩＴの他方の巻端にはスイッチング素子Ｑ１が接続される。スイッチング素子Ｑ１はその内部にボディダイオードＤＤ１を有するＭＯＳ―ＦＥＴが用いられ、このＭＯＳ―ＦＥＴのドレインがコンバータトランスＰＩＴの１次巻線Ｎ１の他方の巻端に接続される。また、スイッチング素子Ｑ１に並列に接続される１次側並列共振コンデンサＣ１を備えている。また、スイッチング素子Ｑ１のソースと１次巻線Ｎ１の他方の巻端とは１次側直列共振コンデンサＣ２を介して接続される。
【００４６】
このような接続態様によって、１次側並列共振コンデンサＣ１とチョークコイルＰＣＣのインダクタＬｐとによって共振周波数が支配を受ける１次側並列共振回路と、１次側直列共振コンデンサＣ２と１次巻線Ｎ１に生じるインダクタＬ１とによって共振周波数が支配を受ける１次側直列共振回路と、を各々形成する。１次側並列共振回路の共振周波数が支配を受けるとは、１次側並列共振コンデンサＣ１とインダクタＬｐによって１次側並列共振回路の共振周波数ｆｏｐ１が殆ど定まることをいうものである。例えば、１次側平滑コンデンサＣｉも１次側並列共振回路の共振周波数に影響を与えるが、１次側並列共振コンデンサＣ１のキャパシタンスの値に較べて、１次側平滑コンデンサＣｉのキャパシタンスの値は１０００倍以上大きいために、１次側平滑コンデンサＣｉは１次側並列共振回路の共振周波数に大きな影響を与えるものではない。
【００４７】
また、１次側直列共振回路の共振周波数が支配を受けるとは、１次側直列共振コンデンサＣ２とインダクタＬ１によって１次側直列共振回路の共振周波数ｆｏｓ１が殆ど定まることをいうものである。例えば、インダクタＬｐも１次側直列共振回路の共振周波数に影響を与えるが、インダクタＬ１のインダクタンスの値に較べて、インダクタＬｐのインダクタンスの値は大きいために、インダクタＬｐは１次側直列共振回路の共振周波数に大きな影響を与えるものではない。
【００４８】
スイッチング素子Ｑ１は、発振・ドライブ回路２によって、オンまたはオフのいずれの状態とするかが制御される。より、具体的にはスイッチング素子Ｑ１のゲートが発振・ドライブ回路２によって制御される。
【００４９】
また、コンバータトランスＰＩＴの２次側は以下の主要なる構成部材を有して形成されている。２次巻線Ｎ２には２次側並列共振コンデンサＣ３が接続されるとともに高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４を有して形成される２次側整流素子Ｄｏが接続される。このような接続態様によって、交流電力を直流電力に変換する整流・平滑の機能を有するとともに２次側並列共振回路としても機能するようになされている。
【００５０】
整流・平滑の機能は、高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２と２次側平滑コンデンサＣｏによって得られる。２次側並列共振回路は、コンバータトランスＰＩＴの２次巻線Ｎ２に生じる漏れインダクタであるインダクタＬ２と２次側並列共振コンデンサＣ３とで２次側並列共振回路の共振周波数である共振周波数ｆｏｐ２を支配的に定めるようにして形成されている。
【００５１】
ここで、２次側並列共振回路の共振周波数ｆｏｐ２を支配的に定めるとは、インダクタＬ２と２次側並列共振コンデンサＣ３とによって２次側並列共振回路の共振周波数が殆ど定まることをいうものである。例えば、２次側平滑コンデンサＣｏも２次側並列共振回路の共振周波数に影響を与えるが、２次側並列共振コンデンサＣ３のキャパシタンスの値に較べて、２次側平滑コンデンサＣｏのキャパシタンスの値は１０００倍以上大きいために、２次側平滑コンデンサＣｏは２次側並列共振回路の共振周波数に大きな影響を与えるものではない。
【００５２】
２次側整流回路は、所謂、全波整流回路とされており、高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ２をブリッジ接続して形成される２次側整流素子Ｄｏによって整流され、２次側平滑コンデンサＣｏによって平滑されるようになされている。そして、２次側平滑コンデンサＣｏの両端から直流出力電圧Ｅｏを得るようにしている。この直流出力電圧Ｅｏは制御回路１で検出され、制御回路１の内部に配される図示しない基準電位と直流出力電圧Ｅｏとの差の電圧である誤差電圧を得て、この誤差電圧を零とするように制御回路１は発振・ドライブ回路２を制御するようになされている。
【００５３】
ここで、１次側並列共振回路の共振周波数ｆｏｐ１と２次側並列共振回路の共振周波数ｆｏｐ２との関係は、共振周波数ｆｏｐ１と共振周波数ｆｏｐ２とが略等しくなるように設定されている。また、１次側直列共振回路の共振周波数ｆｏｓ１は、１次側並列共振回路の共振周波数ｆｏｐ１または２次側並列共振回路の共振周波数ｆｏｐ２の略１／２に設定される。
【００５４】
図１に示すスイッチング電源回路の交流電源ＡＣ側から２次側に至るまでの構成について、さらに詳細に説明をするとともに、どの様にスイッチング電源回路が動作するかについて順に説明する。
【００５５】
スイッチング電源回路は、アクロスラインコンデンサＣＬ１、コモンモードチョークコイルＣＭＣ、アクロスラインコンデンサＣＬ２を有するコモンモードフィルタを有している。このコモンモードフィルタの入力側であるアクロスラインコンデンサＣＬ１には、図示しないプラグが、図示しない電源スイッチと図示しないヒューズとを介して接続され、交流電源ＡＣと接続されたコンセントにこのプラグを挿入することによって交流電力がスイッチング電源回路に供給されるようになされている。そして、このコモンモードフィルタの作用によってスイッチング素子Ｑ１のスイッチングに応じて発生するスイッチングノイズのコモンモード成分が交流電源ＡＣ側に流出するのが阻止される。
【００５６】
コモンモードフィルタの出力側（アクロスラインコンデンサＣＬ２の側）の各々の端部は１次側整流素子Ｄｉの入力側であるダイオードＤｉ１のアノードとダイオードＤｉ３のカソードとの接続点およびダイオードＤｉ２のアノードとダイオードＤｉ４のカソードとの接続点の各々に接続されている。すなわち、１次側整流素子ＤｉはダイオードＤｉ１ないしダイオードＤｉ４をブリッジ接続して構成するものである。これによって、交流電源ＡＣから供給される交流電力は直流電力に変換され、ダイオードＤｉ１のカソードとダイオードＤｉ２のカソードとの接続点から正側の電圧が得られ、ダイオードＤｉ３のアノードとダイオードＤｉ４のアノードとの接続点から負側の電圧が得られる。
【００５７】
１次側整流素子Ｄｉの出力側であるダイオードＤｉ１のカソードとダイオードＤｉ２のカソードとの接続点には１次側平滑コンデンサＣｉの正側の端子が接続され、ダイオードＤｉ３のアノードとダイオードＤｉ４のアノードとの接続点には１次側平滑コンデンサＣｉの負側の端子が接続されている。そして、１次側平滑コンデンサＣｉの正側にはチョークコイルＰＣＣが接続されている。このようにして１次側整流素子Ｄｉと１次側平滑コンデンサＣｉとによって１次側平滑回路が形成され１次側平滑コンデンサＣｉの両端から直流電圧である電圧Ｅｉが得られるようになされている。
【００５８】
シングルエンデッドコンバータは、スイッチング素子Ｑ１、１次側並列共振コンデンサＣ１、制御回路１、発振・ドライブ回路２、チョークコイルＰＣＣ、コンバータトランスＰＩＴ、２次側並列共振コンデンサＣ３、２次側整流素子Ｄｏ、２次側平滑コンデンサＣｏを備えている。このシングルエンデッドコンバータは商用周波数に較べて、例えば、１０００倍以上の周波数の交流を発生して、高周波トランスであるコンバータトランスＰＩＴを介して１次側と２次側との間において電圧の変換をするとともに、１次側と２次側とを絶縁する。このように、商用周波数に較べて非常に高い周波数を用いることによってコンバータトランスＰＩＴを始めとするシングルエンデッドコンバータを構成する部品の小型化が図れる。
【００５９】
スイッチング素子Ｑ１はＭＯＳ−ＦＥＴとされ、ボディダイオードＤＤ１は、ＭＯＳ―ＦＥＴの製造のプロセスにおいて形成されるダイオードである。このボディダイオードＤＤ１はＭＯＳ−ＦＥＴのソースからドレイン方向へ流れる電流経路を形成する。
【００６０】
コンバータトランスＰＩＴは、１次側と２次側とを絶縁するとともに電圧の変換をおこない、インダクタＬ１、インダクタＬ２の各々のインダクタを形成する。ここで、インダクタＬ１、インダクタＬ２の各々は、コンバータトランスＰＩＴの１次巻線Ｎ１と２次巻線Ｎ２とが疎結合であることによって形成される漏れインダクタである。ここで１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値としては、０．７を採用している。このような漏れインダクタをどのようにして形成するかについて、図２に示すコンバータトランスＰＩＴの断面図を示して説明する。
【００６１】
本実施形態のスイッチング電源回路に用いるコンバータトランスＰＩＴは図２に示すように、フェライト材によるＥＥＲ型コアＣＲ１とＥＥＲ型コアＣＲ２とを互いの磁脚が対向するように組み合わせたＥＥＲ型コアを備える。そして、１次側と２次側の巻装部については、相互に独立するようにして分割し、例えば樹脂などによって形成されるボビンＢが備えられる。そして、１次側の巻装部として１次巻線Ｎ１が巻装され、２次側の巻装部として２次巻線Ｎ２が巻装されたボビンＢをＥＥＲ型コアに取り付けることで、１次巻線Ｎ１が一の領域に巻装され、２次巻線Ｎ２および２次巻線Ｎ２’がこの一の領域とは異なる巻装領域に分離され、ＥＥＲ型コアの中央磁脚に巻装される状態となる。このようにしてコンバータトランスＰＩＴが構成される。
【００６２】
ここで、図２に示すように、ギャップＧが存在するために、このギャップＧから磁束の一部が漏れ、１次巻線Ｎ１と、２次巻線Ｎ２と、の両方には鎖交しない磁束が発生して、１次巻線Ｎ１と２次巻線Ｎ２とは相互に疎結合とされる。
【００６３】
図１に示すスイッチング電源回路に用いられる図２に示すコンバータトランスＰＩＴでは、このＥＥＲ型コアの中央磁脚に対しては、１．４ｍｍのギャップＧを形成する。これによって、１次側と２次側との結合係数ｋの値としては、上述したように０．７が得られた。ギャップＧは、ＥＥＲ型コアＣＲ１およびＥＥＲ型コアＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成している。コア材は、ＥＥＲ−４０（コア材名称）とした。
【００６４】
また、１次巻線Ｎ１の巻数は６０Ｔ（ターン）とし、２次巻線Ｎ２巻数は４５Ｔとした。このときの直流出力電圧Ｅｏの値は１７５Ｖ（ボルト）を得るものとした。
【００６５】
１次側の具体的な各部の定数について説明をする。１次側並列共振コンデンサＣ１のキャパシタンスの値は７５００ｐＦ（ピコ・ファラッド）、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０４７μＦ（マイクロ・ファラッド）、２次側並列共振コンデンサＣ３のキャパシタンスの値は０．０１８μＦである。チョークコイルは、コア材としてＥＥＲ−２８を用い、インダクタＬｐのインダクタンスの値は８６５μＨ（マイクロ・ヘンリ）である。このような設定によって、１次側並列共振回路の共振周波数ｆｏｐ１の値としては６２．５ｋＨｚ（キロ・ヘルズ）、２次側並列共振回路の共振周波数ｆｏｐ２の値としては６５．６ｋＨｚ、１次側直列共振回路の共振周波数ｆｏｓ１の値としては３１．５ｋＨｚを各々得ている。
【００６６】
また、スイッチング素子Ｑ１のゲートには発振・ドライブ回路２の出力が接続されている。発振・ドライブ回路２は、制御回路１からの出力に応じてスイッチング素子Ｑ１のゲートを駆動する。このような接続態様によって、制御回路１の内部に設けられた基準電源の電圧値と、直流出力電圧Ｅｏを分圧した電圧の電圧値と、が等しくなるように制御をすることができる。ここで、直流出力電圧Ｅｏを得るための２次側の整流回路については、全波整流回路とされ、この全波整流回路は、ブリッジ整流回路を形成する高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ２と２次側平滑コンデンサＣｏとで構成されている。
【００６７】
図３に、スイッチング周期における図１に示すスイッチング電源回路の各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧は１００Ｖにおける値である。図３の上段から順に、電圧Ｖ１（図１を参照）、電流ＩＱ１（図１を参照）、電流Ｉ１（図１を参照）、電流Ｉ２（図１を参照）、電圧Ｖ２（図１を参照）、電圧Ｖ３（図１を参照）、電流Ｉ３（図１を参照）、電流Ｉ４（図１を参照）の各々を示すものである。
【００６８】
図４に、スイッチング周期における図１に示すスイッチング電源回路の各部の動作波形を示す。このときの負荷電力は０Ｗ、入力交流電圧は１００Ｖにおける値である。図３の上段から順に、電圧Ｖ１、電流ＩＱ１、電流Ｉ１、電流Ｉ２、電圧Ｖ２、電圧Ｖ３、電流Ｉ３、電流Ｉ４の各々を示すものである。
【００６９】
図５は、負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１のゲートを制御する信号の周波数ｆｓ、スイッチング素子Ｑ１が導通する期間である期間ＴＯＮ、スイッチング素子Ｑ１が切断する期間である期間ＴＯＦＦの値の各々を示している。
【００７０】
上述の実験データから図１に示すスイッチング電源回路について以下のことが明らかになる。交流入力電圧ＶＡＣが１００Ｖ、負荷電力３００Ｗにおける電力変換効率ηＡＣ→ＤＣは９１．５％であり、負荷電力３００Ｗから１００Ｗにおける電力変換効率ηＡＣ→ＤＣは９０％以上である。負荷電力が３００Ｗから０Ｗの範囲で期間ＴＯＦＦの値は一定であり、期間ＴＯＮの変化によって、周波数ｆｓは７１．４ｋＨｚから１２５ｋＨｚの範囲で変化する。
【００７１】
図１に示す第１実施形態のシングルエンデッドコンバータと背景技術に示すシングルエンデッドコンバータとを比較すると、第１実施形態のシングルエンデッドコンバータは以下の特徴を有している。
【００７２】
背景技術の多重共振形コンバータでは、ＺＶＳ動作を２００Ｗ以上の全領域でおこなうことが困難であり、負荷電力を２００Ｗ以上とするができなかったが、第１実施形態におけるように、共振周波数ｆｏｐ１と共振周波数ｆｏｐ２とが略等しくなるように設定し、１次側直列共振回路の共振周波数ｆｏｓ１を、１次側並列共振回路の共振周波数ｆｏｐ１または２次側並列共振回路の共振周波数ｆｏｐ２の略１／２に設定することによって、２００Ｗ以上の負荷電力に対応することができるものである。
【００７３】
背景技術の多重共振形コンバータでは、負荷電力２００Ｗ以上の場合には、スイッチング周波数の制御範囲が広くなりすぎて汎用の制御用のＩＣを用いることは困難であったが、第１実施形態の図１に示すスイッチング電源回路では、負荷電力が３００Ｗから０Ｗの範囲で制御範囲は５４ｋＨｚであり、汎用の制御用のＩＣを用いることができる。
【００７４】
また、スイッチング素子Ｑ１の耐電圧を１８００Ｖとすれば、入力交流電圧が１００Ｖ系と２３０Ｖ系との両方において、ＺＶＳ領域も負荷電力が３００Ｗ以上までのすべての範囲に拡大できる。
【００７５】
また、Ｅ級スイッチング増幅器としてスイッチング電源回路を構成することによって、１次側平滑コンデンサＣｉから流入する電流は直流に近いものとなり、リップル電圧が低減し、ノイズの発生も少ないものとなる。
【００７６】
また、１次巻線Ｎ１に共振電流である電流Ｉ２が流れることによって、２次側の整流電流である電流Ｉ４のアンバランスが低減される。
【００７７】
（第１実施形態の変形例）
図６、図７を参照して第１実施形態の変形例について説明をする。図６に示すスイッチング電源回路は、２次側整流回路として、両波整流回路を用いるものである。２次巻線は、センタータップを有して形成される２次巻線Ｎ２と２次巻線Ｎ２’とによって構成され、高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２によって整流がおこなわれる。２次側並列共振回路は、２次巻線の両端に２次側並列共振コンデンサＣ３を接続されることによって構成される。
【００７８】
図７に示すスイッチング電源回路は、２次側整流回路として、半波整流回路を用いるものである。高速スイッチングダイオードＤｏ１によって整流がおこなわれる。
【００７９】
（第２実施形態のスイッチング電源回路）
第２実施形態のスイッチング電源回路は、上述した第１実施形態のスイッチング電源回路に加え、さらに、アクテイブクランプ回路を備えるものである。Ｅ級スイッチング増幅器による電圧共振シングルエンデッド多重共振コンバータとしての基本的な構成は、第１実施形態と同様の以下の構成を有している。多重共振コンバータは、１次側の共振回路（１次側共振回路）と２次側の共振回路（２次側共振回路）とを備える。１次側共振回路は、１次側並列共振コンデンサとチョークコイルのインダクタによって共振周波数が支配を受ける１次側並列共振回路と、１次側直列共振コンデンサと１次巻線に生じるインダクタによって共振周波数が支配を受ける１次側直列共振回路と、を具備する。２次側共振回路は、２次側並列共振コンデンサと２次巻線に生じるインダクタとによって共振周波数が支配を受ける２次側並列共振回路を具備する。ここで、コンバータトランスの１次巻線と２次巻線との結合係数は、０．８以下の疎結合とされ、これによって、１次巻線および２次巻線の各々に漏れインダクタとしてインダクタが生じるものである。そして、１次側並列共振回路の共振周波数と、２次側並列共振回路の共振周波数とは略等しく設定され、１次側直列共振回路の共振周波数は、１次側並列共振回路の共振周波数または２次側並列共振回路の共振周波数の略１／２に設定される。
【００８０】
アクテイブクランプ回路は、クランプ用コンデンサと補助スイッチング素子との直列接続回路として構成され、チョークコイルの両端にこのアクテイブクランプ回路が接続される。補助スイッチング素子は、スイッチング素子が導通するときに切断とされ、スイッチング素子が切断するときに、その切断される期間内において導通とされる（このような動作を相補的と称して以下では用いる）。このような動作によって、補助スイッチング素子は、スイッチング素子が導通するときには負荷となることはなく、スイッチング素子が切断するときにはスイッチング素子の両端に生じる電圧をクランプして、スイッチング素子の耐電圧を低いものとできる。補助スイッチング素子の導通と切断の制御は、チョークコイルに施したクランプ用巻線に生じる電圧によっておこなわれる。
【００８１】
第２実施形態のスイッチング電源回路について、図８を参照して説明する。なお、第１実施形態におけると同様の構成を有する構成部品には同一の符号を付して、その部分の説明については省略する。
【００８２】
図８に示す実施形態のスイッチング電源回路に用いるチョークコイルＰＣＣは、巻線Ｎｐとクランプ用巻線Ｎｇとを備えている。チョークコイルＰＣＣは、図２に示すコンバータトランスＰＩＴと略同様の構成を有している。すなわち、チョークコイルＰＣＣは、ＥＥＲ型コアＣＲ１とＥＥＲ型コアＣＲ２とを互いの磁脚が対向するように組み合わせたＥＥＲ型コアを備え、ボビンＢが備えられ、このボビンＢに巻線Ｎｐおよびクランプ用巻線Ｎｇが巻装され、このＥＥＲ型コアの中央磁脚に対しては、ギャップＧを形成する。これによって、磁気飽和を防止してチョークコイルとして機能するようにしている。
【００８３】
チョークコイルＰＣＣの巻線Ｎｐとクランプ用巻線Ｎｇとは同方向に巻いた巻線として、各々が形成され、巻線Ｎｐとクランプ用巻線Ｎｇとの接続点は、コンバータトランスＰＩＴの１次巻線Ｎ１の一方に接続されている。このような、接続態様は、補助スイッチング素子Ｑ２の制御電圧の極性に依存するものであり、図８に示す実施形態では、ＮチャンネルＭＯＳ−ＦＥＴを用いているのでこのような接続態様とされているものである。スイッチング素子Ｑ１と補助スイッチング素子Ｑ２とが、相補的に動作するように、巻線Ｎｐとクランプ用巻線Ｎｇの極性は選択される。巻線Ｎｐは、第１実施形態におけると同様にインダクタＬｐとして機能する。
【００８４】
以下、第２実施形態の第１実施形態と異なる点であるアクテイブクランプ回路についてより具体的に説明する。
【００８５】
チョークコイルＰＣＣは、コア材としてＥＥＲ−２８（コア材名称）を用い、巻線Ｎｐに生じるインダクタＬｐのインダクタンスの値は８６５μＨを得ている。また、クランプ用巻線Ｎｇは２Ｔとしている。
【００８６】
補助スイッチング素子Ｑ２はＭＯＳ―ＦＥＴとされ、ボディダイオードＤＤ２を有している。クランプ用巻線Ｎｇに発生する電圧は、抵抗Ｒｇ１と抵抗Ｒｇ２とで分圧され、補助スイッチング素子Ｑ２のゲートに印加される。ここで、抵抗Ｒｇ１と抵抗Ｒｇ２との分圧比を調整して、補助スイッチング素子Ｑ２が導通する期間をスイッチング素子Ｑ１が導通する期間の範囲内で調整することができる。補助スイッチング素子Ｑ２が導通する期間においては、クランプ用コンデンサＣ４を介してチョークコイルＰＣＣの両端を短絡し、これによって、スイッチング素子Ｑ１が切断したときにおける電圧をクランプできることとなる。クランプ用コンデンサＣ４のキャパシタンスの値は０．１μＦとした。
【００８７】
このようにして構成されるアクテイブクランプ回路では、交流入力電圧ＶＡＣの上昇に伴って、補助スイッチング素子Ｑ２のスイッチング損失が増加するが、２次側の整流回路を図８の実施形態に示すように、半波整流回路として構成する場合には、補助スイッチング素子Ｑ２の導通する期間が変化するので、スイッチング素子Ｑ１の切断する期間（期間ＴＯＦＦ）が負荷電力の減少にともなって縮小する。このために、交流入力電圧ＶＡＣの上昇による電力変換効率ηＡＣ→ＤＣの低下が少なくなり、交流入力電圧ＶＡＣをワイドレンジに変化させる場合においても、電力変換効率ηＡＣ→ＤＣを略一定の値に保つことができる。また、アクテイブクランプ回路を付加することによって、交流入力電圧ＶＡＣをワイドレンジに変化させる場合においても、より良好なるＺＶＳ動作が得られる。
【００８８】
第２実施形態における各部の定数および仕様を以下に説明する。コンバータトランスＰＩＴのコア材はＥＥＲ−４０、ギャップは１．４ｍｍ、１次巻線Ｎ１の巻数は６０Ｔ、２次巻線Ｎ２の巻数は５Ｔ、結合係数ｋの値は０．７とした。このときの直流出力電圧Ｅｏの値は１７５Ｖを得るものとした。
【００８９】
また、１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦ、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０４７μＦ、２次側並列共振コンデンサＣ３のキャパシタンスの値は０．０１８μＦとした。
【００９０】
スイッチング素子Ｑ１としては、１０Ａ／９００ＶのＭＯＳ−ＦＥＴ、補助スイッチング素子Ｑ２としては、５Ａ／９００ＶのＭＯＳ−ＦＥＴを各々用いた。また、このスイッチング電源回路が対応可能である交流入力電圧ＶＡＣの範囲は、９０Ｖから２８８Ｖ（実効値）の範囲であり、負荷電力の範囲は３００Ｗから０Ｗの範囲である。
【００９１】
図９に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧は１００Ｖにおける値である。図９の上段から順に、電圧Ｖ１（図８を参照）、電流ＩＱ１（図８を参照）、電流ＩＱ２（図８を参照）、電流Ｉ１（図８を参照）、電流Ｉ２（図８を参照）、電圧Ｖ２（図８を参照）、電圧Ｖ３（図８を参照）、電流Ｉ３（図８を参照）、電流Ｉ４（図８を参照）の各々を示すものである。
【００９２】
図１０に、スイッチング周期における各部の動作波形を示す。このときの負荷電力は３００Ｗ、入力交流電圧は２３０Ｖにおける値である。図１０の上段から順に、電圧Ｖ１、電流ＩＱ１、電流ＩＱ２、電流Ｉ１、電流Ｉ２、電圧Ｖ２、電圧Ｖ３、電流Ｉ３、電流Ｉ４の各々を示すものである。
【００９３】
図１１は、負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、スイッチング素子Ｑ１のゲートを制御する信号の周波数ｆｓ、スイッチング素子Ｑ１が導通する期間である期間ＴＯＮ、スイッチング素子Ｑ１が切断する期間である期間ＴＯＦＦの各々を示している。また、交流入力電圧ＶＡＣが１００Ｖにおける各々のデータを実線で示し、交流入力電圧ＶＡＣが２３０Ｖにおける各々のデータを破線で示す。
【００９４】
上述の実験データから図８に示すスイッチング電源回路について以下のことが明らかになる。交流入力電圧ＶＡＣが１００Ｖ、負荷電力３００Ｗにおける電力変換効率ηＡＣ→ＤＣは９１．２％である。また、交流入力電圧ＶＡＣが２３０Ｖ、負荷電力３００Ｗにおける電力変換効率ηＡＣ→ＤＣは９１．８％である。
【００９５】
スイッチング素子Ｑ１を制御する信号の周波数ｆｓについては、負荷電力として３００Ｗから０Ｗまでの範囲において、交流入力電圧ＶＡＣが１００Ｖのときは周波数ｆｓの範囲は６５．８ｋＨｚから１２５ｋＨｚであり、交流入力電圧ＶＡＣが２３０Ｖのときは周波数ｆｓの範囲は１０３ｋＨｚから１６９．５ｋＨｚである。このような周波数ｆｓの範囲であれば、交流入力電圧ＶＡＣが９０Ｖから２３０Ｖの範囲においても、発振・ドライブ回路を構成するために通常用いられる汎用のＩＣが有する制御可能な周波数ｆｓの範囲に収まるので、汎用のＩＣを第２実施形態における発振・ドライブ回路２として用いることができる。
【００９６】
図８に示す第２実施形態のシングルエンデッドコンバータと背景技術に示すシングルエンデッドコンバータとを比較すると、第２実施形態のシングルエンデッドコンバータは以下の特徴を有している。
【００９７】
背景技術の多重共振形コンバータでは、ＺＶＳ動作を２００Ｗ以上の全領域でおこなうことが困難であり、負荷電力を２００Ｗ以上とするができなかったが、第１実施形態におけるように、共振周波数ｆｏｐ１と共振周波数ｆｏｐ２とが略等しくなるように設定し、１次側直列共振回路の共振周波数ｆｏｓ１を、１次側並列共振回路の共振周波数ｆｏｐ１または２次側並列共振回路の共振周波数ｆｏｐ２の略１／２に設定することによって、２００Ｗ以上の負荷電力に対応することができるものである。
【００９８】
背景技術の多重共振形コンバータでは、入力交流電圧が１００Ｖ系と２３０Ｖ系との両方に対応する所謂ワイドレンジとすることが困難であったが、第２実施形態におけるように電圧クランプ回路を備えることによって、ワイドレンジに対応することが容易にできる。この場合に、２次側の整流回路を半波整流回路として、補助スイッチング素子Ｑ２の導通する期間が変化し、交流入力電圧ＶＡＣをワイドレンジに変化させる場合においても、電力変換効率ηＡＣ→ＤＣを略一定の値に保つことができる。このように、電圧クランプ回路を備えることによって、より良好なＺＶＳ特性を有するものとできる。
【００９９】
また、Ｅ級スイッチング増幅器としてスイッチング電源回路を構成することによって、１次側平滑コンデンサＣｉから流入する電流は直流に近いものとなり、リップル電圧が低減し、ノイズの発生も少ないものとなる。
【０１００】
（第２実施形態の変形例）
図１２、図１３を参照して第２実施形態の変形例について説明をする。図１２に示すスイッチング電源回路は、２次側整流回路として、両波整流回路を用いるものである。２次巻線は、センタータップを有して形成される２次巻線Ｎ２と２次巻線Ｎ２’とによって構成され、高速スイッチングダイオードＤｏ１および高速スイッチングダイオードＤｏ２によって整流がおこなわれる。２次側並列共振回路は、２次巻線の両端に２次側並列共振コンデンサＣ３を接続することによって構成される。
【０１０１】
図１３に示すスイッチング電源回路は、２次側整流回路として、全波整流回路を用いるものである。高速スイッチングダイオードＤｏ１ないし高速スイッチングダイオードＤｏ４をブリッジ接続して構成される２次側整流素子Ｄｏによって２次側の交流電力は整流され、２次側平滑コンデンサＣｏによって平滑がおこなわれる。２次側並列共振回路は、２次巻線Ｎ２の両端に２次側並列共振コンデンサＣ３を接続することによって構成される。
【０１０２】
（第３実施形態ないし第５実施形態のスイッチング電源回路）
第３実施形態ないし第５実施形態のスイッチング電源回路は、上述した第２実施形態のスイッチング電源回路に加え、さらに、力率改善回路を備えるものである。Ｅ級スイッチング増幅器による電圧共振シングルエンデッド多重共振コンバータについては、第１実施形態と同様の以下の構成を有している。すなわち、多重共振コンバータは、１次側の共振回路（１次側共振回路）と２次側の共振回路（２次側共振回路）とを備える。１次側共振回路は、１次側並列共振コンデンサとチョークコイルのインダクタによって共振周波数が支配を受ける１次側並列共振回路と、１次側直列共振コンデンサと１次巻線に生じるインダクタによって共振周波数が支配を受ける１次側直列共振回路と、を具備する。２次側共振回路は、２次側並列共振コンデンサと２次巻線に生じるインダクタとによって共振周波数が支配を受ける２次側並列共振回路を具備する。ここで、コンバータトランスの１次巻線と２次巻線との結合係数は、０．８以下の疎結合とされ、これによって、１次巻線および２次巻線の各々に漏れインダクタとしてインダクタが生じるものである。そして、１次側並列共振回路の共振周波数と、２次側並列共振回路の共振周波数とは略等しく設定され、１次側直列共振回路の共振周波数は、１次側並列共振回路の共振周波数または２次側並列共振回路の共振周波数の略１／２に設定される。
【０１０３】
アクテイブクランプ回路は、クランプ用コンデンサと補助スイッチング素子との直列接続回路として構成され、チョークコイルの両端にこのアクテイブクランプ回路が接続される。補助スイッチング素子は、スイッチング素子に対して相補的に動作する。このような動作によって、補助スイッチング素子は、スイッチング素子が導通するときには負荷となることはなく、スイッチング素子が切断するときにはスイッチング素子の両端に生じる電圧をクランプして、スイッチング素子の耐電圧を低いものとできる。補助スイッチング素子の導通と切断の制御は、チョークコイルに施したクランプ用巻線に生じる電圧によっておこなわれる。
【０１０４】
ここで、力率改善回路は、第３実施形態では、１次側整流回路とＥ級スイッチング増幅器による電圧共振シングルエンデッド多重共振コンバータとの間に介在して、１次側直列共振回路に流れる共振電流を１次側平滑コンデンサに帰還する電力回生方式の力率改善回路とされている。
【０１０５】
また、力率改善回路は、第４実施形態では、チョークコイルに巻回される巻線に発生する共振電圧を１次側平滑コンデンサに帰還する電圧回生方式の力率改善回路とされている。
【０１０６】
また、力率改善回路は、第５実施形態では、１次側直列共振回路に流れる共振電流を電圧帰還トランスの１次巻線に流し、電圧帰還トランスの２次巻線に発生する共振電圧を１次側平滑コンデンサに帰還する電圧回生方式の力率改善回路とされている。
【０１０７】
（第３実施形態のスイッチング電源回路）
【０１０８】
第３実施形態のスイッチング電源回路について、図１４を参照して説明する。第３実施形態のスイッチング電源回路は、上述した第１実施形態のスイッチング電源回路におけるＥ級スイッチング増幅器と同等の構成および作用を有し、上述した第２実施形態のスイッチング電源回路におけるアクテイブクランプ回路と同等の構成および作用を有するものであるので、第１実施形態または第２実施形態におけると同様の構成部品には同一の符号を付して、その部分の説明については省略する。
【０１０９】
第３実施形態では、力率改善回路を備えるので、このスイッチング電源回路は、力率を良好なものとできる。この力率改善回路は、１次側直列共振コンデンサＣ２に流れる共振電流を１次側平滑コンデンサＣｉに帰還するように構成されている。第３実施形態の力率改善回路は、力率改善用インダクタＬｏと力率改善用高速ダイオードＤｒとフィルタコンデンサＣＮの３点の部品から構成されている。
【０１１０】
力率改善用インダクタＬｏの一方の巻端と力率改善用高速ダイオードＤｒの一方の極性端（カソード）とが接続され、この接続点は１次側直列共振コンデンサＣ２に接続されている。ここで、第１実施形態および第２実施形態においては、１次側直列共振コンデンサＣ２は、スイッチング素子Ｑ１のソースに接続されていたが、第３実施形態では、１次側直列共振コンデンサＣ２は、上述したように、力率改善用インダクタＬｏと力率改善用高速ダイオードＤｒのカソードとの接続点に接続されている。
【０１１１】
また、力率改善用インダクタＬｏの他方の端部は、チョークコイルＰＣＣの巻線Ｎｐと１次側平滑コンデンサＣｉの接続点に接続され、この接続点と力率改善用高速ダイオードＤｒのアノードとの間にはフィルタコンデンサＣＮが接続されている。そして、力率改善用高速ダイオードＤｒのアノードとフィルタコンデンサＣＮの接続点には、１次側整流素子Ｄｉの出力側が接続されている。
【０１１２】
上述した接続態様によって、１次側直列共振回路に流れる電流は１次側平滑コンデンサＣｉに帰還される。すなわち、１次側直列共振回路を流れる一方の電流は力率改善用高速ダイオードＤｒのアノードからカソードに流れる。ここで、この一方の電流の高周波成分は１次側平滑コンデンサＣｉおよびフィルタコンデンサＣＮを流れ、一方の電流の低周波成分は１次側整流素子Ｄｉを流れて流通角を拡大して力率を改善する。また、１次側直列共振回路を流れる他方の電流は力率改善用インダクタＬｏおよび１次側平滑コンデンサＣｉに流れ、電力回生がなされる。すなわち、１次側直列共振回路に流れる共振電流が、１次巻線Ｎ１から１次側直列共振コンデンサＣ２、力率改善用インダクタＬｏの経路を流れ、力率改善用高速ダイオードＤｒのカソード電位がスイッチング周期で振動して力率改善用高速ダイオードＤｒがスイッチング動作して電流Ｉ１を断続的に１次側平滑コンデンサＣｉに流し込み、交流入力電流ＩＡＣの導通角が拡大して力率が改善される。
【０１１３】
ここで、１次側直列共振回路を流れる一方の電流が通過する１次側平滑コンデンサＣｉとフィルタコンデンサＣＮとの直列接続回路のキャパシタンスの値は、１次側直列共振コンデンサＣ２のキャパシタンスの値に較べて非常に大きく、また、１次側直列共振回路を流れる他方の電流が通過する力率改善用インダクタＬｏのインダクタンスの値は、１次巻線Ｎ１に生じるインダクタＬ１のインダクタンスの値に較べて非常に小さいので、このような、力率改善回路を設けることによる１次側直列共振回路の共振周波数の変化は、力率改善回路を設けない第１実施形態および第２実施形態におけると大きな違いは生じない。
【０１１４】
また、第１実施形態および第２実施形態において、１次側整流素子Ｄｉからの電流が１次側平滑コンデンサＣｉに流れ込んだのと同様に、第３実施形態においても、１次側整流素子Ｄｉからの電流は、力率改善用高速ダイオードＤｒのアノードからカソード、力率改善用インダクタＬｏを経由して１次側平滑コンデンサＣｉに流れ込み、１次側平滑コンデンサＣｉに接続されるチョークコイルＰＣＣの巻線Ｎｐに電力が供給される。
【０１１５】
力率改善回路においては力率改善用インダクタＬｏのインダクタンスの値を調整して、力率改善の効果の最適点を調整することができる。この場合の力率改善効果の最適点とは、中間負荷時において力率の値が最大負荷時におけるよりも増加するように選定することをいうものである。
【０１１６】
以下に、第３実施形態のスイッチング電源回路の各部の定数について説明する。第３実施形態のスイッチング電源回路は交流入力電圧ＶＡＣが９０Ｖから２８８Ｖまで対応可能とされおり、負荷電力の範囲が３００Ｗから０Ｗまで対応可能とされている。コンバータトランスＰＩＴのコア材としてはＥＥＲ−４０を用い、コンバータトランスＰＩＴは、ＥＥＲ型コアの中央磁脚に対して１．４ｍｍのギャップＧを形成し、１次巻線Ｎ１と２次巻線Ｎ２との結合係数ｋの値としては０．７を採用している。１次側並列共振コンデンサＣ１のキャパシタンスの値は２２００ｐＦとし、１次側直列共振コンデンサＣ２のキャパシタンスの値は０．０４７μＦとした。また、２次側並列共振コンデンサＣ３のキャパシタンスの値は０．０１８μＦとし、クランプ用コンデンサＣ４のキャパシタンスの値は０．１μＦとした。また、フィルタコンデンサＣＮの値は１μＦとし、１次側平滑コンデンサのキャパシタンスの値は１０００μＦ、２次側平滑コンデンサのキャパシタンスの値は１０００μＦとした。また、インダクタＬｐのインダクタンス値は８６５μＨとし、力率改善用インダクタＬｏのインダクタンス値は５４μＨとした。
【０１１７】
図１５に、第３実施形態のスイッチング電源回路のスイッチング周期における各部の動作波形を示す。負荷電力は３００Ｗ、入力交流電圧は１００Ｖ、直流出力電圧Ｅｏは１７５Ｖとする場合における動作波形である。図１５の上段から順に、交流入力電圧ＶＡＣ（図１４を参照）、交流入力電流ＩＡＣ（図１４を参照）、電圧Ｖ１（図１４を参照）、電流Ｉ１（図１４を参照）、電圧Ｖ２（図１４を参照）、電流Ｉ２（図１４を参照）の各々を示すものである。
【０１１８】
図１６に、入力交流電圧が２３０Ｖにおける第３実施形態のスイッチング電源回路のスイッチング周期における各部の動作波形を示す。負荷電力は３００Ｗ、直流出力電圧Ｅｏは１７５Ｖとする場合における動作波形である。図１６の上段から順に、交流入力電圧ＶＡＣ、交流入力電流ＩＡＣ、電圧Ｖ１、電流Ｉ１、電圧Ｖ２、電流Ｉ２の各々を示すものである。
【０１１９】
図１５、図１６に示す交流入力電流ＩＡＣの波形が最大負荷の３００Ｗにおいて三角波状になるように、力率改善用インダクタＬｏのインダクタンス値と１次巻線Ｎ１の巻数とを調整して、その結果、負荷が軽い領域から中間的な大きさの負荷電力の領域で交流入力電流ＩＡＣの波形を正弦波状となし力率ＰＦの値は改善される。
【０１２０】
図１７は、負荷電力Ｐｏの値が、０Ｗ（無負荷）から３００Ｗの範囲での負荷変動に対する電力変換効率ηＡＣ→ＤＣ、力率ＰＦの値、電圧Ｅｉの値の各々を示している。交流入力電圧ＶＡＣが１００Ｖにおける各々のデータを実線で示し、交流入力電圧ＶＡＣが２３０Ｖにおける各々のデータを破線で示す。
【０１２１】
上述の実験データから図１４に示すスイッチング電源回路について以下のことが明らかになる。交流入力電圧ＶＡＣが１００Ｖ、負荷電力３００Ｗにおける力率ＰＦは０．８７、電力変換効率ηＡＣ→ＤＣは９１．０％であり、力率ＰＦの値が０．７５以上である領域は負荷電力として３００Ｗから２５Ｗの範囲である。また、交流入力電圧ＶＡＣが２３０Ｖ、負荷電力３００Ｗにおける力率ＰＦは０．８０、電力変換効率ηＡＣ→ＤＣは９１．８％であり、力率ＰＦの値が０．７５以上である領域は負荷電力として３００Ｗから７５Ｗの範囲である。この力率ＰＦの値は、交流入力電圧ＶＡＣが１００Ｖである場合には、日本国の電源高調波歪規制値クラスＡを満足するものであり、交流入力電圧ＶＡＣが２３０Ｖである場合には、欧州の電源高調波歪規制値クラスＡを満足するものである。
【０１２２】
図１４に示す第３実施形態のシングルエンデッドコンバータと背景技術に示すシングルエンデッドコンバータとを比較すると、第３実施形態のシングルエンデッドコンバータは以下の特徴を有している。
【０１２３】
背景技術の多重共振形コンバータでは、入力交流電圧が１００Ｖ系と２３０Ｖ系との両方に対応する所謂ワイドレンジとすることが困難であったが、第３実施形態におけるように電圧クランプ回路と電力回生方式の力率改善回路とを備えることによって、ワイドレンジであつても良好なる力率を確保して日本国および欧州での高調波歪規制をクリアすることができた。ここで、高調波歪規制値をクリアする領域は、交流入力電圧ＶＡＣの値が１００Ｖでは負荷電力としては３００Ｗから０Ｗの範囲、交流入力電圧ＶＡＣの値が２３０Ｖでは負荷電力としては３００Ｗから７５Ｗの範囲と広範囲なものである。
【０１２４】
背景技術の力率改善回路では力率改善回路を構成する部品の点数は５点であるが、第３実施形態の力率改善回路では力率改善回路を構成する部品の点数は、力率改善用インダクタＬｏと力率改善用高速ダイオードＤｒとフィルタコンデンサＣＮの３点に減らすことができる。
【０１２５】
（第４実施形態のスイッチング電源回路）
【０１２６】
第４実施形態のスイッチング電源回路について、図１８を参照して説明する。第４実施形態のスイッチング電源回路は、上述した第１実施形態のスイッチング電源回路におけるＥ級スイッチング増幅器と同等の構成および作用を有し、上述した第２実施形態のスイッチング電源回路におけるアクテイブクランプ回路と同等の構成および作用を有するものであるので、第１実施形態または第２実施形態におけると同様の構成部品には同一の符号を付して、その部分の説明については省略する。また、第４実施形態のスイッチング電源回路は第３実施形態のスイッチング電源回路におけると同様に力率改善回路を備えるものであるが、この第４実施形態のスイッチング電源回路の力率改善回路は、第３実施形態のスイッチング電源回路における力率改善回路とは異なる構成を有するものである。
【０１２７】
すなわち、第４実施形態の力率改善回路は、力率改善用インダクタＬｏと力率改善用高速ダイオードＤｒとフィルタコンデンサＣＮとチョークコイルＰＣＣに巻回される巻線Ｎｓとから構成されている。そして、この力率改善回路は、１次側直列共振コンデンサＣ２に流れる共振電流に応じた電圧を１次側平滑コンデンサＣｉに帰還するように構成されている。
【０１２８】
第４実施形態の力率改善回路の具体的な接続態様を以下に説明する。力率改善用インダクタＬｏの一方の巻端と力率改善用高速ダイオードＤｒの一方の極性端（カソード）とが接続され、力率改善用インダクタＬｏの他方の端部はチョークコイルＰＣＣの巻線Ｎｓの一方の巻端に接続されている。また、力率改善用高速ダイオードＤｒの他方の極性端（アノード）は、フィルタコンデンサＣＮに接続され、このフィルタコンデンサＣＮの他方の端部は、チョークコイルＰＣＣの巻線Ｎｓの他方の巻端と１次側平滑コンデンサＣｉとの接続点に接続されている。また、力率改善用高速ダイオードＤｒのアノードとフィルタコンデンサＣＮの接続点には、１次側整流素子Ｄｉの出力側が接続されている。
【０１２９】
ここで、チョークコイルＰＣＣの巻線Ｎｓは、チョークコイルＰＣＣの巻線Ｎｐに接続される巻き上げ巻線として形成されており、１次側直列共振回路に流れる電流に応じた電圧が巻線Ｎｓに発生する。そして、巻線Ｎｓに発生する一方の極性の電圧によって、電流が力率改善用高速ダイオードＤｒのアノードからカソードに流れる。ここで、この一方の電流の高周波成分は１次側平滑コンデンサＣｉおよびフィルタコンデンサＣＮを流れ、一方の電流の低周波成分は１次側整流素子Ｄｉを流れて流通角を拡大して力率を改善する。すなわち、巻線Ｎｓに発生する一方の極性の電圧は１次側平滑コンデンサＣｉに電圧帰還される。また、巻線Ｎｓに発生する他方の極性の電圧によっては、電流が流れることはない。
【０１３０】
（第５実施形態のスイッチング電源回路）
【０１３１】
第５実施形態のスイッチング電源回路について、図１９を参照して説明する。第５実施形態のスイッチング電源回路は、上述した第１実施形態のスイッチング電源回路におけるＥ級スイッチング増幅器と同等の構成および作用を有し、上述した第２実施形態のスイッチング電源回路におけるアクテイブクランプ回路と同等の構成および作用を有するものであるので、第１実施形態または第２実施形態におけると同様の構成部品には同一の符号を付して、その部分の説明については省略する。また、第５実施形態のスイッチング電源回路は第４実施形態のスイッチング電源回路および第４実施形態のスイッチング電源回路におけると同様に力率改善回路を備えるものであるが、第５実施形態のスイッチング電源回路の力率改善回路は、第３実施形態のスイッチング電源回路および第４実施形態のスイッチング電源回路における力率改善回路とは異なる構成を有するものである。
【０１３２】
第５実施形態の力率改善回路は、１次側直列共振コンデンサＣ２に流れる共振電流に応じた電圧を１次側平滑コンデンサＣｉに帰還するように構成されている。第５実施形態の力率改善回路は、電圧帰還トランスＶＦＴと力率改善用高速ダイオードＤｒとフィルタコンデンサＣＮとから構成されている。
【０１３３】
電圧帰還トランスＶＦＴの１次巻線Ｎ１２には、力率改善用高速ダイオードＤｒとフィルタコンデンサＣＮとの直列回路が接続され、力率改善用高速ダイオードＤｒのアノードとフィルタコンデンサＣＮとの接続点には１次側整流素子Ｄｉの出力側が接続され、フィルタコンデンサＣＮの他方の端部には１次側平滑コンデンサＣｉが接続されている。また、電圧帰還トランスＶＦＴの１次巻線Ｎ１１の一方の巻端には１次側直列共振コンデンサＣ２が接続され、電圧帰還トランスＶＦＴの１次巻線Ｎ１１の他方の巻端は１次側平滑コンデンサＣｉに接続されている。
【０１３４】
ここで、第１実施形態および第２実施形態においては、１次側直列共振コンデンサＣ２は、スイッチング素子Ｑ１のソースに接続されていたが、第５実施形態では、１次側直列共振コンデンサＣ２は、上述したように、電圧帰還トランスＶＦＴの１次巻線Ｎ１１の一方の巻端に接続されており、１次側直列共振コンデンサＣ２はスイッチング素子Ｑ１のソースに接続されていない。
【０１３５】
このような接続態様によって、１次側直列共振コンデンサＣ２に流れる共振電流、すなわち、電圧帰還トランスＶＦＴの１次巻線Ｎ１１に流れる電流に応じた電圧が電圧帰還トランスＶＦＴの１次巻線Ｎ１２に発生する。そして、電圧帰還トランスＶＦＴの１次巻線Ｎ１２に発生する一方の極性の電圧によって、電流が力率改善用高速ダイオードＤｒのアノードからカソードに流れる。ここで、この一方の電流の高周波成分は１次側平滑コンデンサＣｉおよびフィルタコンデンサＣＮを流れ、一方の電流の低周波成分は１次側整流素子Ｄｉを流れて流通角を拡大して力率を改善する。ここで、第５実施形態においては、電圧帰還トランスＶＦＴの１次巻線Ｎ１１と電圧帰還トランスＶＦＴの２次巻線Ｎ１２の巻線の巻数比が新たな設計の自由度として加わるので、この巻数比を適宜に設定することによって、良好なる力率改善特性を得ることができる。
【０１３６】
なお、本発明は上述した実施形態に限定されるものではなく、実施形態は必要に応じて変更することができるものである。
【図面の簡単な説明】
【０１３７】
【図１】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図２】実施形態のコンバータトランスの構造を示す図である。
【図３】実施形態のスイッチング電源回路の要部の波形を最大負荷電力のときスイッチングの周期で示す図である。
【図４】実施形態のスイッチング電源回路の要部の波形を無負荷のときスイッチングの周期で示す図である。
【図５】実施形態のスイッチング電源回路の負荷変動に対する電力変換効率、スイッチング素子を制御する信号の周波数、スイッチング素子の導通の期間および切断の期間の各々を示す図である。
【図６】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図７】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図８】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図９】実施形態のスイッチング電源回路の要部の波形を最大負荷電力、入力交流電圧１００Ｖのときスイッチングの周期で示す図である。
【図１０】実施形態のスイッチング電源回路の要部の波形を最大負荷電力、入力交流電圧２３０Ｖのときスイッチングの周期で示す図である。
【図１１】実施形態のスイッチング電源回路の負荷変動に対する電力変換効率、スイッチング素子を制御する信号の周波数、スイッチング素子の導通の期間および切断の期間の各々を示す図である。
【図１２】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１３】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１４】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１５】実施形態のスイッチング電源回路の要部の波形を最大負荷電力、入力交流電圧１００Ｖのとき入力交流電圧の周期で示す図である。
【図１６】実施形態のスイッチング電源回路の要部の波形を最大負荷電力、入力交流電圧２３０Ｖのとき入力交流電圧の周期で示す図である。
【図１７】実施形態のスイッチング電源回路の負荷変動に対する電力変換効率、スイッチング素子を制御する信号の周波数、スイッチング素子の導通の期間および切断の期間の各々を示す図である。
【図１８】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図１９】実施形態のスイッチング電源回路の構成例を示す回路図である。
【図２０】背景技術のスイッチング電源回路の構成例を示す回路図である。
【図２１】背景技術のスイッチング電源回路の要部の波形をスイッチングの周期で示す図である。
【図２２】背景技術のスイッチング電源回路の要部の構成例を示す回路図である。
【図２３】背景技術のスイッチング電源回路の要部の波形をスイッチングの周期で示す図である。
【図２４】背景技術に示すスイッチング電源回路のスイッチング周波数に対する直流出力電圧を示す図である。
【図２５】背景技術に示すスイッチング電源回路のスイッチング周波数に対する直流出力電圧を示す図である。
【図２６】背景技術のスイッチング電源回路の構成例を示す回路図である。
【図２７】背景技術のスイッチング電源回路の負荷変動に対する電力変換効率、１次側平滑コンデンサの電圧、力率の各々を示す図である。
【図２８】背景技術のスイッチング電源回路の入力交流電圧に対する電力変換効率、１次側平滑コンデンサの電圧、力率の各々を示す図である。
【図２９】背景技術に示すスイッチング電源回路の負荷電力が比較的に大きなものである場合の要部の波形を入力交流電圧の周期で示す図面代用写真である。
【図３０】背景技術に示すスイッチング電源回路の負荷電力が比較的に小さなものである場合の要部の波形を入力交流電圧の周期で示す図面代用写真である。
【符号の説明】
【０１３８】
１  制御回路、２  発振・ドライブ回路、ＡＣ  交流電源、Ｂ  ボビン、Ｃ１  １次側並列共振コンデンサ、Ｃ２  １次側直列共振コンデンサ、Ｃ３  ２次側並列共振コンデンサ、Ｃ４  クランプ用コンデンサ、Ｃｉ  １次側平滑コンデンサ、ＣＬ１、ＣＬ２  アクロスラインコンデンサ、ＣＭＣ  コモンモードチョークコイル、ＣＮ  フィルタコンデンサ、Ｃｏ  １次側平滑コンデンサ、ＣＲ１、ＣＲ２  ＥＥＲ型コア、ＤＤ１、ＤＤ２  ボディダイオード、Ｄｉ  １次側整流素子、Ｄｉ１、Ｄｉ２、Ｄｉ３、Ｄｉ４  ダイオード、Ｄｏ  ２次側整流素子、Ｄｏ１、Ｄｏ２、Ｄｏ３、Ｄｏ４  高速スイッチングダイオード、Ｄｒ  力率改善用高速ダイオード、Ｇ  ギャップ、ＩＡＣ  交流入力電流、Ｌ１、Ｌ２、Ｌｐ  インダクタ、Ｌｏ  力率改善用インダクタ、Ｎ１、Ｎ１１  １次巻線、Ｎ１２、Ｎ２、Ｎ１２  ２次巻線、Ｎ３  ３次巻線、Ｎｇ  クランプ用巻線、Ｎｐ、Ｎｓ  巻線、ＰＣＣ  チョークコイル、ＰＩＴ  コンバータトランス、Ｑ１  スイッチング素子、Ｑ２  補助スイッチング素子、Ｒｇ１、Ｒｇ２  抵抗
【図１】
2008154390.tif 000003
【図２】
2008154390.tif 000004
【図３】
2008154390.tif 000005
【図４】
2008154390.tif 000006
【図５】
2008154390.tif 000007
【図６】
2008154390.tif 000008
【図７】
2008154390.tif 000009
【図８】
2008154390.tif 000010
【図９】
2008154390.tif 000011
【図１０】
2008154390.tif 000012
【図１１】
2008154390.tif 000013
【図１２】
2008154390.tif 000014
【図１３】
2008154390.tif 000015
【図１４】
2008154390.tif 000016
【図１５】
2008154390.tif 000017
【図１６】
2008154390.tif 000018
【図１７】
2008154390.tif 000019
【図１８】
2008154390.tif 000020
【図１９】
2008154390.tif 000021
【図２０】
2008154390.tif 000022
【図２１】
2008154390.tif 000023
【図２２】
2008154390.tif 000024
【図２３】
2008154390.tif 000025
【図２４】
2008154390.tif 000026
【図２５】
2008154390.tif 000027
【図２６】
2008154390.tif 000028
【図２７】
2008154390.tif 000029
【図２８】
2008154390.tif 000030
【図２９】
2008154390.tif 000031
【図３０】
2008154390.tif 000032