(57)【要約】【課題】撮像素子のＲＡＷ形式のデータを用いて色毎に拡大または縮小するシステムにおいて、撮像素子の欠陥画素補正に適した撮像素子欠陥画素補正装置を提供する。【解決手段】撮像素子１０の欠陥画素を検出する欠陥画素検出回路１６と、欠陥画素検出情報の位置アドレスを保持するアドレス保持回路１５と、各画素の位相を検出し位相情報を出力する位相検出回路１４と、位置アドレスと位相情報から画素単位で係数テーブル１７から係数を選択するテーブル選択回路１８と、色毎に拡大または縮小するフィルタリング処理を備えたフィルタリング回路１９とで構成され、欠陥画素補正処理と画素変換処理の相関を考慮し、欠陥画素補正のフィルタリング処理と画素変換のフィルタリング処理を同一のフィルタリング回路で行なうことにより回路規模を削減した精度の良い撮像素子欠陥画素補正装置を提供する。【選択図】図２
2008219332.tif 000002
【特許請求の範囲】
【請求項１】
レンズを通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子と、
前記電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路と、
前記撮像素子の駆動・制御及び前記アナログ信号処理回路のタイミング制御を行う駆動タイミング制御回路と、
前記アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路と、
前記デジタル映像信号に含まれる前記撮像素子の欠陥画素を検出し、前記欠陥画素の画面上の位置を位置アドレスとしてアドレス保持回路に保持し、前記位置アドレスの画素を補正し補正信号を出力する欠陥画素検出補正回路と、
前記補正信号を色毎に拡大または縮小するフィルタリング処理を行なう画素変換回路を
備えたことを特徴とする撮像素子欠陥画素補正装置。
【請求項２】
前記欠陥画素検出補正回路は、前記レンズがクローズ状態で前記撮像素子に入力する前記光学情報が黒である時に、色毎に周辺画素との比較により前記欠陥画素を検出し、前記アドレス保持回路に前記位置アドレスを保持することを特徴とする請求項１記載の撮像素子欠陥画素補正装置。
【請求項３】
前記欠陥画素検出補正回路は、検出した前記欠陥画素を色毎に周辺の画素で置き換えることにより補正することを特徴とする請求項１または請求項２記載の撮像素子欠陥画素補正装置。
【請求項４】
前記欠陥画素検出補正回路は、検出した前記欠陥画素を色毎に周辺の画素とのフィルタリング処理により補正することを特徴とする請求項１または請求項２記載の撮像素子欠陥画素補正装置。
【請求項５】
レンズを通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子と、
前記電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路と、
前記撮像素子の駆動・制御及び前記アナログ信号処理回路のタイミング制御を行う駆動タイミング制御回路と、
前記アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路と、
前記デジタル映像信号に含まれる前記撮像素子の欠陥画素を検出し欠陥画素検出情報を出力する欠陥画素検出回路と、
前記欠陥画素検出情報から前記欠陥画素の画面上の位置を位置アドレスとして保持するアドレス保持回路と、
前記デジタル映像信号の各画素の位相を検出し位相情報を出力する位相検出回路と、
予め準備された係数テーブルから前記位置アドレスと前記位相情報により画素単位で係数を選択し出力するテーブル選択回路と、
前記デジタル映像信号を色毎に前記係数により拡大または縮小するフィルタリング処理を行なうフィルタリング回路を
備えたことを特徴とする撮像素子欠陥画素補正装置。
【請求項６】
前記欠陥画素検出補正回路は、前記レンズがクローズ状態で前記撮像素子に入力する前記光学情報が黒である時に、色毎に周辺画素との比較により前記欠陥画素を検出し、前記アドレス保持回路に前記位置アドレスを保持することを特徴とする請求項５記載の撮像素子欠陥画素補正装置。
【請求項７】
前記テーブル選択回路は、前記欠陥画素に与える前記係数の値は０であることを特徴とする請求項５または請求項６記載の撮像素子欠陥画素補正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子のＲＡＷ形式のデータを用いて色毎に拡大または縮小するフィルタリング処理、及び撮像素子の欠陥画素検出補正処理を有するカメラに関するものである。
【背景技術】
【０００２】
ＣＣＤやＣＭＯＳセンサーといった撮像素子は、１つの画素の面積が数μｍと非常に小さく、また感光面内で数十万個以上の画素が存在するため、入射する光量とは無関係な出力を発生する欠陥画素が存在しない撮像素子を生成することは困難である。そのため、従来より欠陥画素を電子式に検出し補正する処理が用いられている。どの画素を欠陥画素として補正するかを決定する欠陥画素検出の方式としては代表的なものにテーブル方式がある。この方式は予め補正位置情報をテーブルに格納しておき、その位置の画素を補正する方式である。検出には、例えば、レンズをクローズ状態にし、撮像素子に入力する光学情報が黒である時に、周辺画素との比較により、比較結果がある閾値を超えた画素を欠陥画素であると判断し検出する。その画素の画面上の情報をメモリ等のアドレス保持回路にテーブルとして格納しておき、補正として、例えば、その欠陥画素を周辺画素との置き換えまたはフィルタリング処理により新たに生成する。
【０００３】
この欠陥画素検出補正回路は特許文献１の記載にあるように、Ｙ／Ｃ分離処理後のＹ／Ｃ画像信号により処理されるものが一般的であるが、特許文献２の記載にあるように撮像素子から出力される画素毎のアナログ信号をＡ／Ｄ変換後、画像処理を加えないＲＡＷ形式のデータを処理することも考えられる。
【０００４】
このＲＡＷ形式のデータによる処理は、近年、セットのハード構成における制約やＲＡＷ形式のデータを出力する機能を備えたことによる制約により用いられている。拡大・縮小などのフィルタリング処理においても、Ｙ／Ｃ分離処理後のＹ／Ｃ画像信号により処理されるものが一般的であるが、このＲＡＷ形式のデータにより処理される方法も用いられている。
【０００５】
例えば、特許文献３に記載されているようにカラーフィルタが被着された撮像素子を用いて縮小フィルタリング処理を行なう場合は、ＲＡＷ形式のデータは色配列の周期性の異なる複数色の画素から構成されるため、色毎に拡大・縮小などのフィルタリング処理を施す必要がある。
【０００６】
これら従来例では、撮像素子のＲＡＷ形式のデータを用いて色毎に拡大または縮小するフィルタリング処理と撮像素子の欠陥画素検出補正回路の相関についての記載は見られないが、撮像素子の欠陥画素検出補正を行なう際の装置として図３が考えられる。
【０００７】
図３における撮像素子欠陥画素補正装置は、レンズ２０を通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子２１と、電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路２２と、撮像素子２１の駆動・制御及びアナログ信号処理回路２２のタイミング制御を行う駆動タイミング制御回路２３と、アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路２４と、補正済信号を色毎に拡大または縮小するフィルタリング処理を備えた画素変換回路２５と、デジタル映像信号に含まれる撮像素子２１の欠陥画素を検出し、欠陥画素の画面上の位置を位置アドレスとしてアドレス保持回路２６に保持し、位置アドレスの画素を補正し補正信号を出力する欠陥画素検出補正回路２７によって構成されている。
【０００８】
図３によって構成された欠陥画素補正装置はテーブル方式であり、アドレス保持回路２６に保持された位置アドレスの画素は定常状態で欠陥画素検出補正回路２７によって欠陥画素補正される。撮像素子２１のＲＡＷ形式のデータであるデジタル映像信号は、例えば、画素変換回路２５で１６：９アスペクト比のスクィーズ信号に縮小され、欠陥画素検出補正回路２７により欠陥画素検出及び補正される。この欠陥画素検出補正回路２７の補正は、周辺画素からのフィルタリング処理により補正信号を生成することが考えられる。また画素変換回路２５で処理をしないスルーの処理では４：３アスペクト比として出力することが可能である。
【特許文献１】特開２００１−１６５９９号公報
【特許文献２】特開２００３−１５８７４４号公報
【特許文献３】特開２００３−３４６１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、従来の構成の図３ではシステムのモード設定より異なるアスペクト比へ変更された際、画素変換回路２５では１６：９アスペクトモードでは縮小処理、４：３アスペクトモードでは画素変換無し（スルー）の処理を行なうが、１６：９アスペクトモードでは欠陥画素もフィルタリング処理されるため、欠陥画素が周りの画素に広がってしまい、後に行なう欠陥画素補正の精度が悪いという問題がある。また、これらモード切り替えが発生することで各アスペクト比を構成する画素は、画面上の異なる空間位置の信号となるため、欠陥画素検出にテーブル方式を用いるとアスペクトモード毎に欠陥画素の画面情報を記憶するアドレス保持回路２６が必要になる。さらに、欠陥画素補正を周辺の画素から新たな画素を生成するフィルタリング処理を有する場合、画素変換回路２５と欠陥画素検出補正回路２７の両方に乗算器を含むフィルタリング回路が必要であり、回路規模が大きくなる問題がある。
【００１０】
本発明は、従来の課題を解決するもので、撮像素子のＲＡＷ形式のデータを用いて色毎に拡大または縮小するシステムにおいて、欠陥画素補正後にＲＡＷ形式のデータを拡大または縮小するフィルタリング処理を行なうことにより、また欠陥画素補正に用いられるフィルタリング処理とＲＡＷ形式のデータを拡大または縮小するフィルタリング処理を共用し同時に行なうことにより、回路規模の縮小及び精度良く撮像素子の欠陥画素補正を行なうことのできる撮像素子欠陥画素補正装置を提供することを目標とする。
【課題を解決するための手段】
【００１１】
従来の課題を解決するために、本発明の撮像素子欠陥画素補正装置は、レンズを通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子と、前記電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路と、前記撮像素子の駆動・制御及び前記アナログ信号処理回路のタイミング制御を行う駆動タイミング制御回路と、前記アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路と、前記デジタル映像信号に含まれる前記撮像素子の欠陥画素を検出し、前記欠陥画素の画面上の位置を位置アドレスとしてアドレス保持回路に保持し、前記位置アドレスの画素を補正し補正信号を出力する欠陥画素検出補正回路と、前記補正信号を色毎に拡大または縮小するフィルタリング処理を行なう画素変換回路を備えたことを特徴としたものである。
【００１２】
また本発明の撮像素子欠陥画素補正装置は、前記欠陥画素検出補正回路が、前記レンズがクローズ状態で前記撮像素子に入力する前記光学情報が黒である時に、色毎に周辺画素との比較により前記欠陥画素を検出し、前記アドレス保持回路に前記位置アドレスを保持することを特徴としたものである。
また本発明の撮像素子欠陥画素補正装置は、前記欠陥画素検出補正回路が、検出した前記欠陥画素を色毎に周辺の画素で置き換えることにより補正することを特徴としたものである。
【００１３】
また本発明の撮像素子欠陥画素補正装置は、前記欠陥画素検出補正回路が、検出した前記欠陥画素を色毎に周辺の画素とのフィルタリング処理により補正することを特徴としたものである。
【００１４】
さらに本発明の撮像素子欠陥画素補正装置は、レンズを通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子と、前記電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路と、前記撮像素子の駆動・制御及び前記アナログ信号処理回路のタイミング制御を行う駆動タイミング制御回路と、前記アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路と、前記デジタル映像信号に含まれる前記撮像素子の欠陥画素を検出し欠陥画素検出情報を出力する欠陥画素検出回路と、前記欠陥画素検出情報から前記欠陥画素の画面上の位置を位置アドレスとして保持するアドレス保持回路と、前記デジタル映像信号の各画素の位相を検出し位相情報を出力する位相検出回路と、予め準備された係数テーブルから前記位置アドレスと前記位相情報により画素単位で係数を選択し出力するテーブル選択回路と、前記デジタル映像信号を色毎に前記係数により拡大または縮小するフィルタリング処理を行なうフィルタリング回路を備えたことを特徴としたものである。
また本発明の撮像素子欠陥画素補正装置は、前記欠陥画素検出補正回路が、前記レンズがクローズ状態で前記撮像素子に入力する前記光学情報が黒である時に、色毎に周辺画素との比較により前記欠陥画素を検出し、前記アドレス保持回路に前記位置アドレスを保持することを特徴としたものである。
【００１５】
また本発明の撮像素子欠陥画素補正装置は、前記テーブル選択回路が、前記欠陥画素に与える前記係数の値は０であることを特徴としたものである。
【発明の効果】
【００１６】
本発明の撮像素子欠陥画素補正装置によれば、撮像素子のＲＡＷ形式のデータを用いて色毎に拡大または縮小するフィルタリング処理、及び撮像素子の欠陥画素検出補正処理を有するシステムにおいて、欠陥画素補正後にＲＡＷ形式のデータを拡大または縮小するフィルタリング処理を行なうことにより精度の良い欠陥画素補正を実現できる。また欠陥画素補正と拡大または縮小フィルタリング処理を同一のフィルタリング処理で行なうことにより、フィルタリング回路を削減でき、回路規模削減によりＡＳＩＣのＬＳＩ等に容易に実装することができるという効果を有している。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の撮像素子欠陥画素補正装置の実施例を図面とともに詳細に説明する。
【実施例１】
【００１８】
図１は、本発明の第１の実施例における撮像素子欠陥画素補正装置のブロック図を示すものである。
【００１９】
本実施例の撮像素子欠陥画素補正装置は、レンズ１を通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子２と、電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路４と、撮像素子２の駆動・制御及びアナログ信号処理回路４のタイミング制御を行う駆動タイミング制御回路３と、アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路５と、デジタル映像信号に含まれる撮像素子２の欠陥画素を検出し、欠陥画素の画面上の位置を位置アドレスとしてアドレス保持回路７に保持し、位置アドレスの画素を補正し補正信号を出力する欠陥画素検出補正回路６と、補正信号を色毎に拡大または縮小するフィルタリング処理を備えた画素変換回路８とで構成されている。
【００２０】
なお、撮像素子２のＲＡＷ形式のデータは、補色単板カメラの色フィルタの配列を形成するものであり、撮像素子２のＲＡＷ形式のデータを用いて色毎に拡大または縮小するフィルタリング処理に相当するものとして、１６：９アスペクト比（スクィーズ画像）への変換における縮小処理とし、本実施例のシステムは、１６：９アスペクトモードと４：３アスペクトモードの切り替えが可能であるとする。
【００２１】
また、図４に本実施例で使用するフィルタリング処理を示す。入力信号を遅延させるＤＦＦ１〜ＤＦＦ７の７個のフリップフロップと４個の乗算器で構成され、各フリップフロップの出力信号をＺ+４〜Ｚ−２で示す。Ｚ＋４，Ｚ＋２，Ｚ，Ｚ−２は係数で乗算され、除算器により１２８の値で除算される。
【００２２】
つぎに、本実施例の撮像素子欠陥画素補正装置の動作について説明する。レンズ１を通して集光された被写体の光学情報はＣＣＤを代表とする撮像素子２にて電気信号に変換される。撮像素子２のカラーフィルタの配列は、Ｙｅ（イエロー）、Ｃｙ（シアン）、Ｍｇ（マゼンタ）Ｇ（グリーン）の４種類の色フィルタをＹｅとＣｙを交互に並べたラインと、ＭｇとＧを交互に並べたラインを交互に並べたフィールド色差順次配列であるので、Ａ／Ｄ変換回路５で変換され出力されたデジタル映像信号は、フィールド色差順次配列である。また以降、ライン毎の時系列のデータとして転送される。読み出された電気信号はアナログ信号処理回路４でサンプルホールド、同期信号付加が行われアナログ映像信号に変換される。この際、撮像素子２の駆動・制御及びアナログ信号処理回路４のタイミング制御は駆動タイミング制御回路３で行われる。アナログ映像信号はＡ／Ｄ変換回路５でアナログ・デジタル変換され、デジタル映像信号に変換される。
【００２３】
欠陥画素検出補正回路６は、デジタル映像信号の画素をターゲットとなる画素単位で周辺画素の信号レベルと比較し欠陥画素を検出する。欠陥画素であると検出された画素の画面上の位置は位置を表す画面上の位置アドレスとしてメモリ等で構成されるアドレス保持回路７に保存される。欠陥画素検出補正回路６では位置アドレスに従い欠陥画素補正を行い、補正信号を出力する。画素変換回路８では４：３アスペクトモードではフィルタリング処理なしでＤＦＦの出力をそのまま使用する。１６：９アスペクトモードでは、予め設定している係数のフィルタリング処理により３／４に画素変換を行なう。フィルタリング処理後のデータは１６：９アスペクトモードでは画素数が３／４に縮小され、また４：３アスペクトモードでは画素変換なしに出力される。
【００２４】
テーブル方式の欠陥画素検出を行なう際、例えば、欠陥画素情報を取り込むために電源起動におけるシステム起動時等に一度、レンズ１をクローズ状態とし、撮像素子２に入力する光学情報を黒とする動作が必要である。撮像素子のＲＡＷ形式のデータは黒データより、デジタル映像信号全体の信号レベルは等しいことを利用する。欠陥画素検出補正回路６は、デジタル映像信号の画素をターゲットとなる画素単位で周辺画素の黒レベルと比較し、信号レベルの差が予め決められた閾値を超える画素を欠陥画素として検出する。欠陥画素検出情報から欠陥画素の画面上の位置は位置アドレスとしてアドレス保持回路７に保持される。電源起動時以降の定常状態では保存した位置アドレスに従い欠陥画素補正を行なう。欠陥画素補正処理には周辺画素による置き換えもしくは周辺画素によるフィルタリング処理が考えられる。
【００２５】
図５に画素変換回路８のフィルタリング処理に用いられる１６：９アスペクト比に変換するための３／４縮小用係数の例を示す。１６：９アスペクト比には４画素を３画素に縮小する処理が必要である。画素変換前の色差順次配列データを４画素毎に０／３位相、１／３位相、２／３位相、３／３位相に分け、０／３位相、１／３位相、２／３位相の画素は各々図５に示す係数でフィルタリング処理される。残る３／３位相は無視され、出力に現れない間引き処理を行なうことで縮小を実現する。生成後の１画素は図４のＺにあらわれる画素をそのまま利用し、生成後の２画素はフィルタリング処理で生成する動作となる。ＲＡＷ形式のデータはフィールド色差順次配列であるため、同色毎にフィルタリング処理を行なう必要がある。色差順次配列は１画素おきに同色が配置されているので、図４のフィルタリング処理は１おきに遅延ＤＦＦの出力と図５の係数を使用する。
【００２６】
画素変換回路８では欠陥画素がある／なしに関わらず処理は同一であるが、欠陥画素検出補正回路６による欠陥画素補正後の信号を画素変換回路８でフィルタリング処理するため、欠陥画素の広がらない欠陥画素補正が可能である。
【実施例２】
【００２７】
図２は、本発明の第２の実施例における撮像素子欠陥画素補正装置のブロック図を示すものである。
【００２８】
本実施例の撮像素子欠陥画素補正装置は、レンズ９を通して集光された被写体の光学情報を電気信号に変換するカラーフィルタが被着された撮像素子１０と、電気信号をサンプルホールド、同期信号付加を行い、アナログ映像信号を出力するアナログ信号処理回路１１と、撮像素子１０の駆動・制御及びアナログ信号処理回路１１のタイミング制御を行う駆動タイミング制御回路１２と、アナログ映像信号をデジタル映像信号に変換し出力するＡ／Ｄ変換回路１３と、デジタル映像信号に含まれる撮像素子１０の欠陥画素を検出し欠陥画素検出情報を出力する欠陥画素検出回路１６と、欠陥画素検出情報から欠陥画素の画面上の位置を位置アドレスとして保持するアドレス保持回路１５と、デジタル映像信号の各画素の位相を検出し位相情報を出力する位相検出回路１４と、予め準備された係数テーブル１７から位置アドレスと位相情報により係数を選択し出力するテーブル選択回路１８と、デジタル映像信号を色毎に係数により拡大または縮小するフィルタリング処理を備えたフィルタリング回路１９とで構成されている。
【００２９】
なお、本実施例のシステムは、実施例１と同じく１６：９アスペクトモードと４：３アスペクトモードの切り替えが可能であるとする。また図４に本実施例で使用するフィルタリング処理を示し、実施例１と同様の動作であるとする。
【００３０】
つぎに、本実施例の撮像素子欠陥画素補正装置の動作について説明する。レンズ９を通して集光された被写体の光学情報はＣＣＤを代表とする撮像素子１０にて電気信号に変換される。撮像素子１０のカラーフィルタの配列は、Ｙｅ（イエロー）、Ｃｙ（シアン）、Ｍｇ（マゼンタ）Ｇ（グリーン）の４種類の色フィルタをＹｅとＣｙを交互に並べたラインと、ＭｇとＧを交互に並べたラインを交互に並べたフィールド色差順次配列であるので、Ａ／Ｄ変換回路１３で変換され出力されたデジタル映像信号は、フィールド色差順次配列である。また以降、ライン毎の時系列のデータとして転送される。読み出された電気信号はアナログ信号処理回路１１でサンプルホールド、同期信号付加が行われアナログ映像信号に変換される。この際、撮像素子１０の駆動・制御及びアナログ信号処理回路１１のタイミング制御は駆動タイミング制御回路１２で行われる。アナログ映像信号はＡ／Ｄ変換回路１３でアナログ・デジタル変換され、デジタル映像信号に変換される。
【００３１】
欠陥画素検出回路１６は、デジタル映像信号の画素をターゲットとなる画素単位で周辺画素の信号レベルと比較し欠陥画素を検出する。欠陥画素であると検出された画素の画面上の位置は位置を表す画面上のアドレスとしてメモリ等で構成されるアドレス保持回路１５に保存される。欠陥画素検出と並行してデジタル映像信号の各画素の位相は位相検出回路１４で検出され、位相情報をテーブル選択回路１８に出力する。テーブル選択回路１８では、ターゲットとなる画素の位相情報により、予め係数テーブル１７に設定された係数郡から係数を選択する。係数テーブル１７に設定されているのは１６：９アスペクトモードと４：３アスペクトモード時の係数であり、各モードに従い係数を選択し出力する。フィルタリング回路１９では、デジタル映像信号を選択された係数によりフィルタリング処理し出力する。なお４：３アスペクトモード時ではフィルタリング処理しないＤＦＦの出力をそのまま使用することも考えられる。
【００３２】
テーブル方式の欠陥画素検出を行なう際、例えば、欠陥画素情報を取り込むために電源起動におけるシステム起動時等に一度、レンズ９をクローズ状態とし、撮像素子１０に入力する光学情報を黒とする動作が必要である。撮像素子のＲＡＷ形式のデータは黒データより、デジタル映像信号全体の信号レベルは等しいことを利用する。欠陥画素検出回路１６は、デジタル映像信号の画素をターゲットとなる画素単位で周辺画素の黒レベルと比較し、信号レベルの差が予め決められた閾値を超える画素を欠陥画素として検出する。欠陥画素検出情報から欠陥画素の画面上の位置は位置アドレスとしてアドレス保持回路１５に保持される。テーブル選択回路１８は電源起動時以降の定常状態では保存した位置アドレスに従い係数を選択する。
【００３３】
図５にフィルタリング処理に用いられ係数テーブル１７に設定する１６：９アスペクト比に変換するための３／４縮小用係数の例を示す。１６：９アスペクト比には４画素を３画素に縮小する処理が必要である。画素変換前の色差順次配列データは位相検出回路１４で４画素毎に０／３位相、１／３位相、２／３位相、３／３位相に分けられ、テーブル選択回路１８では０／３位相、１／３位相、２／３位相の画素は各々図５に示す係数が選択される。フィルタリング回路１９では残る３／３位相は無視され、出力に現れない間引き処理を行なうことで縮小を実現する。生成後の１画素は図４のＺにあらわれる画素をそのまま利用し、生成後の２画素はフィルタリング処理で生成する動作となる。ＲＡＷ形式のデータはフィールド色差順次配列であるため、同色毎にフィルタリング処理を行なう必要がある。色差順次配列は１画素おきに同色が配置されているので、図４のフィルタリング処理は１おきに遅延ＤＦＦの出力と図５の係数を使用する。
【００３４】
欠陥画素が存在する際は図６、３に示す係数を使用する。図６は図４のＺにあらわれる画素に欠陥画素が存在する場合における係数の例であり、図７は図４のＺ＋２にあらわれる画素に欠陥画素が存在する場合における係数の例である。フィルタリング処理に使用する画素が欠陥画素である場合は、その画素に対する重み付けを０とする係数である。欠陥画素の有無及び、欠陥画素の位置により使用する係数を変更する。
【００３５】
このように欠陥画素に対する重み付けを０とした縮小フィルタリング処理の係数を予め準備し、欠陥画素の有無・欠陥画素の位置によりフィルタリング処理の係数を変更することで、周辺の画素を利用して縮小処理と欠陥画素補正を同時に行い、欠陥画素補正と拡大または縮小フィルタリング処理を同一のフィルタリング処理で行なう。
【００３６】
色差順次配列をフィルタリング処理する場合、１つおきの空間位置のデータしか使えないため、係数が存在するフィルタのＴａｐ数を多くすればするほど、隣り合った連続した空間位置の画素を使用できる通常のフィルタリング処理に比べ、より離れた画素に影響を与える。特に映像信号エッジ部の解像感が悪くなり、例えば、白黒チャートの白と黒の境で白側の数画素離れた場所に黒の画素があらわれることが考えられる。その為、図６，３の係数のように、値の存在するフィルタのＴａｐ数が２つと少なくすることで、色差順次配列のため空間的に離れた画素を用いたフィルタリング処理の影響による精度の低い画素の生成を抑え、映像信号エッジ部の解像感を上げることができる。
【００３７】
また係数テーブル１７では、欠陥画素が存在する場合、欠陥画素以外の１画素に対する重み付けを１２８にすることで、周辺画素の置き換えによる補正処理を実現することができる。
【産業上の利用可能性】
【００３８】
本発明にかかる撮像素子欠陥画素補正装置は、撮像素子のＲＡＷ形式のデータを用いて色毎に拡大または縮小するフィルタリング処理、及び撮像素子の欠陥画素検出補正処理を有するシステムにおいて、欠陥画素検出補正処理による欠陥画素補正を行ってから拡大または縮小のフィルタリング処理することにより、欠陥画素が広がらないことによる精度の良い欠陥画素補正を実現できる。また欠陥画素補正と拡大または縮小フィルタリング処理を同一のフィルタリング処理で行なうよう、欠陥画素がある画素に対する重み付けを０として拡大または縮小フィルタリング処理用係数を用意し、欠陥画素の有無・欠陥画素の位置により係数を選択することにより、フィルタリング回路が削減できＬＳＩ内実装において回路規模を削減することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例１における撮像素子欠陥画素補正装置のブロック図
【図２】本発明の実施例２における撮像素子欠陥画素補正装置のブロック図
【図３】従来の撮像素子欠陥画素補正装置のブロック図
【図４】本発明の実施例１，２におけるフィルタリング処理のブロック図
【図５】本発明の実施例１，２におけるフィルタリング処理の係数例を示す図
【図６】本発明の実施例２におけるフィルタリング処理の係数例を示す図
【図７】本発明の実施例２におけるフィルタリング処理の係数例を示す図
【符号の説明】
【００４０】
１、  ９、２０        レンズ
２、１０、２１        撮像素子
３，１２，２３        駆動タイミング制御回路
４、１１、２２        アナログ信号処理回路
５、１３、２４        Ａ／Ｄ変換回路
６、２７              欠陥画素検出補正回路
７、１５、２６        アドレス保持回路
８，２５              画素変換回路
１４                  位相検出回路
１６                  欠陥画素検出回路
１７                  係数テーブル
１８                  テーブル選択回路
１９                  フィルタリング回路
【図１】
2008219332.tif 000003
【図２】
2008219332.tif 000004
【図３】
2008219332.tif 000005
【図４】
2008219332.tif 000006
【図５】
2008219332.tif 000007
【図６】
2008219332.tif 000008
【図７】
2008219332.tif 000009