(57)【要約】【課題】一対の差動伝送路の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できる回路基板を提供する。【解決手段】第１の差動伝送路１１０は、導体層ＣＯＮ１に形成された第１の表面パターン１１１ａ、１１１ｂと、導体層ＣＯＮ１以外の導体層ＣＯＮ２に形成されたバイパスパターン１１２と、第１の表面パターン１１１ａ、１１１ｂおよびバイパスパターン１１２の間を接続するスルーホール１１３ａ、１１３ｂとを有する。第２の差動伝送路１２０は、導体層ＣＯＮ１に形成された第２の表面パターン１２１ａ〜１２１ｃと、第２の表面パターン１２１ａ〜１２１ｃにのみ接続され、スルーホール１１３ａ等の容量に応じて第２の差動伝送路１２０の容量を調整するために設けられたダミースルーホール１２３ａ、１２３ｂとを有する。【選択図】図１
2008187042.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を伝送するための一対の伝送路である第１および第２の差動伝送路が形成された回路基板であって、
前記第１の差動伝送路は、
前記回路基板の第１の導体層に形成された第１のパターンと、
前記第１のパターンから迂回するように、前記回路基板の前記第１の導体層以外の導体層に形成されたバイパスパターンと、
前記第１のパターンおよび前記バイパスパターンの間を電気的に接続するスルーホールとを有し、
前記第２の差動伝送路は、
前記回路基板の前記第１の導体層に形成された第２のパターンと、
前記第２のパターンにのみ電気的に接続され、前記スルーホールの容量に応じて前記第２の差動伝送路の容量を調整するために設けられたダミースルーホールとを有することを特徴とする回路基板。
【請求項２】
前記ダミースルーホールは、前記スルーホールの配設位置に対応して、設けられていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記ダミースルーホールの穴径は、前記スルーホールの穴径に対応して、設定されていることを特徴とする請求項１または２に記載の回路基板。
【請求項４】
前記第２のパターンおよび前記バイパスパターンが互いに重なり合うように設けられていることを特徴とする請求項１、２または３のいずれか１項に記載の回路基板。
【請求項５】
請求項１〜４のいずれか１項に記載の回路基板を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動伝送路が形成された回路基板および電子機器に関する。
【背景技術】
【０００２】
カメラ、液晶ディスプレイ、パーソナルコンピューター等の電子機器に用いられる回路基板で処理されるデジタル信号の周波数は、年々高周波化している。近年、デジタル信号を伝送する基準クロックの周波数は、数十ＭＨｚから数百ＭＨｚに移り、ＧＨｚオーダーへと至りつつある。
【０００３】
そこで、このような高周波の信号を回路基板上で伝送するために低振幅の差動伝送技術が提案されている。差動伝送技術は、一対の信号線を用いて、それぞれ非反転信号と反転信号の２相の差動信号を伝送する技術である。差動伝送技術としては、例えばＬＶＤＳ（Low Voltage Differential Signaling）が知られている。ＬＤＶＳは、数１００Mビット／秒以上と高速の信号伝送を実現するために、振幅を数１００ｍＶに減らした入出力信号レベルの仕様である。
【０００４】
差動伝送では、両極の対称性が重要であり、そのために、理想的には、伝送路の全体において、一対の信号線が同一面上に平行かつ近接して設けられる。しかしながら、以下に説明するように、回路基板の設計上の都合で、２本の信号線を同一面上に平行かつ近接して配置できない場合がある。
【０００５】
図８は、従来の回路基板の平面図、図９は図８のＥ−Ｅ切断線における断面図、図１０は図８のＦ−Ｆ切断線における断面図である。
【０００６】
図８〜図１０に示されるように、回路基板３００は、第１の差動伝送路３１０、第２の差動伝送路３２０、送信側のドライバ素子５００および受信側のレシーバ素子６００を備えている。ドライバ素子５００は、差動信号をレシーバ素子６００に向けて送信する。レシーバ素子６００は、ドライバ素子５００から送信される差動信号を受信する。
【０００７】
回路基板３００は、絶縁層ＩＮＳ１と、絶縁層ＩＮＳ１の表面上に形成された第１の導体層ＣＯＮ１と、絶縁層ＩＮＳ１の裏面上に形成された第２の導体層ＣＯＮ２とを備えている。第１の導体層ＣＯＮ１は、回路基板３００のうち、ドライバ素子５００およびレシーバ素子６００が実装されている側の面（絶縁層ＩＮＳ１の表面）上に形成されている。第２の導体層ＣＯＮ２は、回路基板３００のうち、ドライバ素子５００およびレシーバ素子６００が実装されている面の反対側の面（絶縁層ＩＮＳ１の裏面）上に形成されている。ここでは、第１の導体層ＣＯＮ１を回路基板３００の表面の導体層とし、第２の導体層ＣＯＮ２を回路基板３００の表面の導体層以外の導体層とする。
【０００８】
ドライバ素子５００の各端子５０１〜５０４は、回路基板３００の表面の第１の導体層ＣＯＮ１に形成されたパッド３３１〜３３４に、半田等により電気的に接続されている。同様に、レシーバ素子６００の各端子６０１〜６０４は、回路基板３００の表面の第１の導体層ＣＯＮ１上に形成されたパッド３４１〜３４４に、半田等により電気的に接続されている。
【０００９】
第１および第２の差動伝送路３１０、３２０は、略同一の線路長で、互いに略平行に、かつ、互いに近接して、形成されている。第１の差動伝送路３１０は、差動信号をドライバ素子５００からレシーバ素子６００に伝送するために、ドライバ素子５００の端子５０３が接続されたパッド３３３と、レシーバ素子６００の端子６０１が接続されたパッド３４１との間を、電気的に接続している。同様に、第２の差動伝送路３２０は、差動信号をドライバ素子５００からレシーバ素子６００に伝送するために、ドライバ素子５００の端子５０４が接続されたパッド３３４と、レシーバ素子６００の端子６０２が接続されたパッド３４２との間を、電気的に接続している。
【００１０】
ここで、回路設計の都合上、例えば、ドライバ素子５００およびレシーバ素子６００の間に、素子５００、６００以外の実装部品（不図示）を実装しなければならない場合がある。このような場合、スルーホールを利用して、差動伝送路の一部を他の導体層に形成する迂回構造を設ける必要が生じる。図８〜１０は、このような場合の構成例であり、第１の差動伝送路３１０の一部を第２の導体層ＣＯＮ２に迂回させた例を示している。
【００１１】
図８〜図１０に示されるように、第１の差動伝送路３１０は、回路基板３００の表面の導体層ＣＯＮ１に形成された第１の表面パターン３１１ａ、３１１ｂと、第１の表面パターン３１１ａ、３１１ｂから迂回するように、回路基板３００の第２の導体層ＣＯＮ２に形成されたバイパスパターン３１２と、第１の表面パターン３１１ａ、３１１ｂおよびバイパスパターン３１２の間を電気的に接続するスルーホール３１３ａ、３１３ｂとを有している。
【００１２】
スルーホール３１３ａ、３１３ｂは、円筒部３１４ａ、３１４ｂと、円筒部３１４ａ、３１４ｂの外周部に沿って第１の導体層ＣＯＮ１に形成されたリング状のランド部３１５ａ、３１５ｂと、円筒部３１４ａ、３１４ｂの外周部に沿って第２の導体層ＣＯＮ２に形成されたリング状のランド部３１６ａ、３１６ｂとから構成されている。これに対して、第２の差動伝送路３２０は、回路基板３００の表面の第１の導体層ＣＯＮ１に形成された第２の表面パターン３２１のみからなる。
なお、差動伝送路を備えた回路基板の一例が、例えば特許文献１に開示されている。
【特許文献１】特開２００６−２４５２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８〜図１０に示された従来技術の回路基板３００では、第１の差動伝送路３１０と第２の差動伝送路３２０の容量を比較すると、スルーホール３１３ａ、３１３ｂの容量成分だけ第２の差動伝送路３１０の容量が大きい。このため、第１および第２の差動伝送路３１０、３２０の間で差動伝送特性に差ができ、伝搬遅延の時間差（スキュー：skew）が生じる。この結果、例えば、図１１に示されるように、差動信号の対称性がくずれてしまい、ドライバ素子５００からレシーバ素子６００に対して、差動信号を正しい波形で伝送することができない場合がある。
【００１４】
図１１は、従来の回路基板３００における第１および第２の差動伝送路３１０、３２０を通る差動信号の一例を示した図であり、図１１（ａ）は、第１および第２の差動伝送路３１０、３２０を通過する前の差動信号の波形を例示する図、図１１（ｂ）は、第１および第２の差動伝送路３１０、３２０を通過した後の差動信号の波形を例示する図である。
【００１５】
図１１（ａ）に示されるように、伝送前の差動信号は、互いに逆位相の関係になっている。これに対して、図１１（ｂ）に示されるように、伝送後の差動信号は、スルーホール３１３ａ、３１３ｂの容量成分の増加を原因とした伝搬遅延（遅延時間：ｔｓ）により、相互に波形がずれてしまっている。
【００１６】
本発明は、上記従来の問題を解決するためになされたもので、一対の伝送路である第１および第２の差動伝送路の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できる回路基板および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係る回路基板は、差動信号を伝送するための一対の伝送路である第１および第２の差動伝送路が形成された回路基板であって、第１の差動伝送路は、回路基板の第１の導体層に形成された第１のパターンと、第１のパターンから迂回するように、回路基板の第１の導体層以外の導体層に形成されたバイパスパターンと、第１のパターンおよびバイパスパターンの間を電気的に接続するスルーホールとを有し、第２の差動伝送路は、回路基板の第１の導体層に形成された第２のパターンと、第２のパターンにのみ電気的に接続され、スルーホールの容量に応じて第２の差動伝送路の容量を調整するために設けられたダミースルーホールとを有している。
【００１８】
この構成により、第２のパターンにのみ電気的に接続され、スルーホールの容量に応じて第２の差動伝送路の容量を調整するために設けられたダミースルーホールを設けたので、第１および第２の差動伝送路の容量差をダミースルーホールによって調整することができ、第１および第２の差動伝送路中で伝送される差動信号間の伝搬遅延の時間差を低減できる。この結果、一対の伝送路である第１および第２の差動伝送路の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できる。
【００１９】
また、本発明の回路基板において、ダミースルーホールは、スルーホールの配設位置に対応して、設けられている。これにより、差動伝送特性の対称性をより正確に確保でき、差動信号をより高品質に伝送できる。
【００２０】
また、本発明の回路基板において、ダミースルーホールの穴径は、スルーホールの穴径に対応して、設定されている。これにより、差動伝送特性の対称性をより正確に確保でき、差動信号をより高品質に伝送できる。
【００２１】
また、本発明の回路基板において、第２のパターンおよびバイパスパターンの一部が互いに重なり合うように設けられている。これにより、第２のパターンおよびバイパスパターンの間の距離を、回路基板の第１の導体層および当該第１の導体層以外の導体層の間の距離と同一にすることができる。この結果、第２のパターンおよびバイパスパターンの間の距離を小さくすることができるので、第１および第２の差動伝送路の間における電磁的結合を大きくすることができ、差動信号をより高品質に伝送できる。
【００２２】
また、本発明の電子機器は、上述した本発明に係る回路基板を備えている。これにより、上述した本発明の利点を有する電子機器を提供することができる。
【発明の効果】
【００２３】
本発明は、一対の伝送路である第１および第２の差動伝送路の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できる。
【発明を実施するための最良の形態】
【００２４】
（第１の実施の形態）
以下、本発明の第１の実施の形態１に係る回路基板について、図を用いて説明する。
本発明の第１の実施の形態に係る回路基板を図１〜図３に示す。図１は、本発明の第１の実施の形態に係る回路基板の平面図、図２は図１のＡ−Ａ切断線における断面図、図３は図１のＢ−Ｂ切断線における断面図である。
【００２５】
図１〜図３に示されるように、回路基板１００は、第１の差動伝送路１１０、第２の差動伝送路１２０、送信側のドライバ素子５００および受信側のレシーバ素子６００を備えている。ドライバ素子５００は、第１および第２の差動伝送路１１０、１２０を介して、差動信号をレシーバ素子６００に向けて送信する。レシーバ素子６００は、ドライバ素子５００から送信される差動信号を受信する。
【００２６】
回路基板１００は、絶縁層ＩＮＳ１と、絶縁層ＩＮＳ１の両面にそれぞれ形成された第１および第２の導体層ＣＯＮ１、ＣＯＮ２とで構成されている。本実施の形態の例では、絶縁層の層数が１である。本実施の形態においては、絶縁層の材料にはガラス布やエポキシ樹脂を用い、導体層に銅箔を用いるものとする。但し、これら以外の絶縁材料および導体材料を用いて、絶縁層および導体層を形成してもよい。なお、回路基板１００は、カメラ、液晶ディスプレイ、パーソナルコンピューター等に代表される電子機器に用いられている。
【００２７】
第１および第２の導体層ＣＯＮ１、ＣＯＮ２には、それぞれ回路パターンが形成される。回路基板全体に亘って広範囲に、回路パターンが形成されてよい。ただし、図１〜図３では、本発明に関連する伝送路のパターンのみが示されており、他のパターンは省略されている。また、図１〜図３では、実装部品として、２つの素子が示されているが、更に他の部品が備えられていることは勿論ある。
【００２８】
ここで、本実施の形態では、回路基板１００のうち、ドライバ素子５００およびレシーバ素子６００が実装されている側の面を表（おもて）面という。また、回路基板１００のうち、ドライバ素子５００およびレシーバ素子６００が実装されている面の反対側の面を裏面という。第１の導体層ＣＯＮ１は回路基板の表面に形成され、第２の導体層ＣＯＮ２は回路基板の裏面に形成されている。第１の導体層ＣＯＮ１が回路基板の表面の導体層に相当し、第２の導体層ＣＯＮ２が回路基板の表面の導体層以外の導体層に相当する。また、第２の導体層ＣＯＮ２は、本発明における第１の導体層以外の導体層に相当する。
【００２９】
ドライバ素子５００の各端子５０１〜５０４は、回路基板１００の表面の第１の導体層ＣＯＮ１に形成されたパッド１３１〜１３４に、半田等により電気的に接続されている。同様に、レシーバ素子６００の各端子６０１〜６０４は、回路基板１００の表面の第１の導体層ＣＯＮ１上に形成されたパッド１４１〜１４４に、半田等により電気的に接続されている。パッド１３１〜１３４、１４１〜１４４は、第１の導電層ＣＯＮ１に形成されている。
【００３０】
本発明の第１の実施の形態に係る回路基板１００には、差動信号を伝送するための一対の伝送路である第１および第２の差動伝送路１１０、１２０が、略同一の長さで、互いに略平行に、かつ、互いに近接するように形成されている。例えば、第１および第２の差動伝送路１１０、１２０の伝送路幅は約１００μｍで、第１および第２の差動伝送路１１０、１２０の間の間隔は約１００μｍである。
【００３１】
第１の差動伝送路１１０は、差動信号をドライバ素子５００からレシーバ素子６００に伝送するために、ドライバ素子５００の端子５０３が接続されたパッド１３３と、レシーバ素子６００の端子６０１が接続されたパッド１４１との間を、電気的に接続している。第２の差動伝送路１２０は、差動信号をドライバ素子５００からレシーバ素子６００に伝送するために、ドライバ素子５００の端子５０４が接続されたパッド１３４と、レシーバ素子６００の端子６０２が接続されたパッド１４２との間を、電気的に接続している。
【００３２】
次に、第１および第２の差動伝送路１１０、１２０の構成について、説明する。図１〜図３に示されるように、第１の差動伝送路１１０は、回路基板１００の表面の第１の導体層ＣＯＮ１に形成された第１の表面パターン１１１ａ、１１１ｂと、第１の表面パターン１１１ａ、１１１ｂから迂回するように、回路基板１００の第２の導体層ＣＯＮ２（第１の導体層ＣＯＮ１以外の導体層）に形成されたバイパスパターン１１２と、第１の表面パターン１１１ａ、１１１ｂおよびバイパスパターン１１２の間を電気的に接続するスルーホール１１３ａ、１１３ｂとを有している。
【００３３】
第１の表面パターン１１１ａ、１１１ｂは、それぞれパッド１３３からスルーホール１１３ａまでの部分およびスルーホール１１３ｂからパッド１４１までの部分である。このように、第１の表面パターン１１１ａ、１１１ｂは２つに分かれており、途中の一部分が欠如している。欠如部分の上流側（送信側）および下流側（受信側）に符号１１１ａ、１１１ｂが付されている。そして、第１の表面パターン１１１ａ、１１１ｂの欠如部分を補い、橋渡しするように、欠如部分と対応する場所にて、第２の導体層ＣＯＮ２にバイパスパターン１１２が形成されている。スルーホール１１３ａ、１１３ｂは、バイパスパターン１１２の両端部と第１の表面パターン１１１ａ、１１１ｂとをそれぞれ接続している。
【００３４】
スルーホール１１３ａ、１１３ｂは、円筒部１１４ａ、１１４ｂと、円筒部１１４ａ、１１４ｂの外周部に沿って第１の導体層ＣＯＮ１に形成されたリング状のランド部１１５ａ、１１５ｂと、円筒部１１４ａ、１１４ｂの外周部に沿って第２の導体層ＣＯＮ２に形成されたリング状のランド部１１６ａ、１１６ｂとから構成されている。円筒部１１４ａ、１１４ｂの材料には、導体層ＣＯＮ１、ＣＯＮ２と同様に、銅箔が用いられている。但し、銅箔以外の導体材料を用いて、スルーホールを形成してもよい。円筒部１１４ａ、ランド部１１５ａおよびランド部１１６ａは互いに電気的に接続されており、円筒部１１４ｂ、ランド部１１５ｂおよびランド部１１６ｂは互いに電気的に接続されている。第１の差動伝送路１１０の構成は、図８および図９に示される第１の差動伝送路３１０と同様である。
【００３５】
このようにして、ドライバ素子５００用のパッド１３３とレシーバ素子６００のパッド１４１とが、第１の表面パターン１１１ａ、１１１ｂと、バイパスパターン１１２と、スルーホール１１３ａ、１１３ｂとにより、電気的に接続される。そして、第１の差動伝送路１１０の一部を、第２の導体層ＣＯＮ２（第１の導体層ＣＯＮ１以外の導体層）に迂回させることにより、ドライバ素子５００およびレシーバ素子６００の間に、ドライバ素子５００およびレシーバ素子６００以外の実装部品（不図示）を実装することができる。
【００３６】
第２の差動伝送路１２０は、第２の表面パターン１２１ａ、１２１ｂ、１２１ｃと、ダミースルーホール１２３ａ、１２３ｂとを有している。第２の表面パターン１２１ａ、１２１ｂ、１２１ｃは、それぞれパッド１３４からダミースルーホール１２３ａまでの部分、ダミースルーホール１２３ａからダミースルーホール１２３ｂまでの部分およびダミースルーホール１２３ｂからパッド１４２の部分である。第２の表面パターン１２１ａ、１２１ｂ、１２１ｃは、回路基板１００の表面の第１の導体層ＣＯＮ１に直線状に形成されている。第２の差動伝送路１２０は、第１の差動伝送路１１０と異なり、第２の導体層ＣＯＮ２にバイパスパターンを有していない。
【００３７】
ダミースルーホール１２３ａ、１２３ｂは、第１の導体層ＣＯＮ１に形成された第２の表面パターン１２１ａ、１２１ｂ、１２１ｃにのみ電気的に接続されている。ダミースルーホール１２３ａ、１２３ｂは、円筒部１２４ａ、１２４ｂと、円筒部１２４ａ、１２４ｂの外周部に沿って第１の導体層ＣＯＮ１に形成されたリング状のランド部１２５ａ、１２５ｂとから構成されている。なお、第２の導体層ＣＯＮ２にもダミースルーホールのランド部が設けられてもよい。
【００３８】
ダミースルーホール１２３ａ、１２３ｂは、スルーホール１１３ａ、１１３ｂの配設位置に対応して同位置に設けられている。ここでは、ダミースルーホール１２３ａおよびパッド１３４の間の距離と、スルーホール１１３ａおよびパッド１３３の間の距離とが、略同一に設定されている。また、ダミースルーホール１２３ｂおよびパッド１３４の間の距離と、スルーホール１１３ｂおよびパッド１３３との距離とが、略同一に設定されている。
【００３９】
また、ダミースルーホール１２３ａ、１２３ｂの内径は、スルーホール１１３ａ、１１３ｂの穴径に対応して略同一に設定されている。ここでは、ダミースルーホール１２３ａ、１２３ｂの容量とスルーホール１１３ａ、１１３ｂの容量とが略同一になるように、ダミースルーホール１２３ａ、１２３ｂの穴径および形状が設定されている。
【００４０】
円筒部１２４ａ、１２４ｂの材料には、第１および第２の導体層ＣＯＮ１、ＣＯＮ２と同様に、銅箔が用いられている。円筒部１２４ａおよびランド部１２５ａは互いに電気的に接続されており、円筒部１２４ｂおよびランド部１２５ｂは互いに電気的に接続されている。第２の表面パターン１２１ａおよび１２１ｂには、ダミースルーホール１２３ａのランド部１２５ａが直接電気的に接続され、第２の表面パターン１２１ｂおよび１２１ｃには、ダミースルーホール１２３ｂのランド部１２５ｂが直接電気的に接続されている。
【００４１】
ここで、ダミースルーホール１２３ａ、１２３ｂは、上述したように、第２の表面パターン１２１ａ、１２１ｂ、１２１ｃにのみ電気的に接続されている。ダミースルーホール１２３ａ、１２３ｂの先端は、第２の導体層ＣＯＮ２に形成されたパターンには接続されていない。つまり、ダミースルーホール１２３ａ、１２３ｂは、通常のスルーホールのように、異なる導体層のパターンを接続する機能を果たしていない。その代わりに、ダミースルーホール１２３ａ、１２３ｂは、スルーホール１１３ａ、１１３ｂの容量に応じて、ダミースルーホール１２３ａ、１２３ｂおよび第２の表面パターン１２１ａ、１２１ｂから構成される第２の差動伝送路１２０の容量を調整する機能を果たしている。そして、ダミースルーホール１２３ａ、１２３ｂを設けることにより、スルーホール１１３ａ、１１３ｂの容量に応じて第２の差動伝送路１２０の容量を調整することができ、第１および第２の差動伝送路１１０、１２０の容量を略同一にすることができる。
【００４２】
このようにして、第１および第２の差動伝送路１１０、１２０の容量差をダミースルーホール１２３ａ、１２３ｂによって調整することにより、各伝送路間の容量差を極力小さくできる。これにより、第１および第２の差動伝送路１１０、１２０の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、この結果、第１および第２の差動伝送路１１０、１２０中で伝送される差動信号間の伝搬遅延の時間差を低減でき、差動信号を高品質に伝送できる。
【００４３】
図４は、本発明の第１の実施の形態に係る回路基板１００における第１および第２の差動伝送路１１０、１２０を通る差動信号の一例を模式的に示した図であり、図４（ａ）は、第１および第２の差動伝送路１１０、１２０を通過する前の差動信号の波形を例示する図、図４（ｂ）は、第１および第２の差動伝送路１１０、１２０を通過した後の差動信号の波形を例示する図である。
【００４４】
図４（ａ）に示されるように、伝送前の差動信号は、互いに逆位相の関係になっている。そして、図４（ｂ）に示されるように、ダミースルーホール１２３ａ、１２３ｂによる第２の差動伝送路１２０の容量の調整によって、第１および第２の差動伝送路１１０、１２０中で伝送される差動信号間の伝搬遅延の時間差が低減された結果、伝送後の差動信号も互いに逆位相の関係になっている。
【００４５】
以上の通り、本発明の実施の形態に係る回路基板１００の技術によれば、スルーホール１１３ａ、１１３ｂの容量に応じて第２の差動伝送路１２０の容量を調整するためのダミースルーホール１２３ａ、１２３ｂを設けたので、第１および第２の差動伝送路１１０、１２０の容量差をダミースルーホール１２３ａ、１２３ｂによって調整することができ、第１および第２の差動伝送路１１０、１２０の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できる。
【００４６】
しかも、本発明では、本来不要な場所にダミースルーホールを打つという簡単な構成で、上記のような容量調整と伝送特性の対称性の確保を実現できる。また、特別な電気部品等を追加する必要がない。この点でも本発明は有利である。
【００４７】
また、図１〜図３に示されるように、ダミースルーホール１２３ａ、１２３ｂを、スルーホール１１３ａ、１１３ｂの配設位置に対応して設けるとよい。具体的には、ダミースルーホール１２３ａおよびパッド１３４の間の距離と、スルーホール１１３ａおよびパッド１３３の間の距離とを、略同一に設定し、更に、ダミースルーホール１２３ｂおよびパッド１３４の間の距離と、スルーホール１１３ｂおよびパッド１３３との距離を、略同一に設定するとよい。このような構成により、差動伝送特性の対称性をより正確に確保でき、差動信号をより高品質に伝送できる。
【００４８】
また、ダミースルーホール１２３ａ、１２３ｂの内径は、スルーホール１１３ａ、１１３ｂの穴径に対応して設定してよい。ここでは、ダミースルーホール１２３ａ、１２３ｂの容量とスルーホール１１３ａ、１１３ｂの容量とが略同一になるように、ダミースルーホール１２３ａ、１２３ｂの穴径および形状を調整するのが好ましい。このような構成により、差動伝送特性の対称性をより正確に確保でき、差動信号をより高品質に伝送できる。
【００４９】
以上、本発明の第１の実施の形態を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、請求項に記載された範囲内において目的に応じて変更・変形することが可能である。
【００５０】
上記実施態様では、絶縁層が１層であったが、絶縁層は２層以上であってもよい。絶縁層が２層以上である場合に、表面パターンとバイパスパターンとの間に１層の絶縁層のみが介在してもよく、２層以上の絶縁層が介在してもよい。
【００５１】
絶縁層が２層以上の回路基板では、ドライバ素子およびレシーバ素子が実装されている外面の導体層を、本発明の回路基板の第１の導体層とする。また、ドライバ素子およびレシーバ素子が実装されている面の反対側の外面の導体層を、回路基板の裏面の導体層とする。また、両側を絶縁層に挟まれた導体層を、回路基板の中間の導体層とする。このとき、裏面の導体層または中間の導体層が、本発明の回路基板の第１の導体層以外の導体層に相当することができ、バイパスパターンを設けることができる。
ただし、絶縁層が２層以上の回路基板において、第１の導体層は、ドライバ素子およびレシーバ素子が実装されている外面の導体層でなくてもよく、回路基板の中間の導体層の１つであってもよい。この場合においても、第１の導体層である当該中間の導体層以外の導体層に、バイパスパターンを設けることができる。      
【００５２】
上記実施態様では、スルーホールおよびダミースルーホールを、円筒部とドーナツリング状のランド部とから構成したが、スルーホールおよびダミースルーホールを、多角筒部と、この多角筒の外周に沿った形状のランド部とから構成してもよい。
【００５３】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る回路基板について、図を用いて説明する。
図５は、本発明の第２の実施の形態に係る回路基板の平面図、図６は図５のＣ１−Ｃ６切断線における断面図、図７は図５のＤ１−Ｄ６切断線における断面図である。
【００５４】
本発明の第２の実施の形態に係る回路基板２００は、第１および第２の差動伝送路２１０、２２０の一部が互いに重なり合うように形成されている点で、本発明の実施の形態１に係る回路基板１００と相違する。すなわち、本実施の形態に係る回路基板２００では、図５に示されるように、回路基板の表面に対して、垂直方向から見たときに、第２の表面パターン２２１ｂとバイパスパターン２１２とが互いに重なり合うように配設されている。
【００５５】
本実施の形態の例では、回路基板２００が複数層の基板であり、２つの絶縁層ＩＮＳ１、ＩＮＳ２を有し、それに伴い、３つの導体層ＣＯＮ１、ＣＯＮ２、ＣＯＮ３を有している。なお、絶縁層ＩＮＳ２の材料には、絶縁層ＩＮＳ１と同じ絶縁材料が用いられ、導体層ＣＯＮ３の材料には、導体層ＣＯＮ１、ＣＯＮ２と同じ導体材料が用いられている。
【００５６】
本発明の実施の形態２に係る回路基板２００は、本発明の第１の実施の形態と同様に、第１の差動伝送路２１０、第２の差動伝送路２２０、ドライバ素子５００およびレシーバ素子６００を備えている。ドライバ素子５００の端子５０１〜５０４とパッド２３１〜２３４との接続関係や、レシーバ素子６００の端子６０１〜６０４と、パッド２４１〜２４４との接続関係は、実施の形態１と同様である。
【００５７】
次に、第１および第２の差動伝送路２１０、２２０の構成について、説明する。図５〜図７に示されるように、第１および第２の差動伝送路１１０、１２０は、略同一の長さで、回路基板２００に形成されている。第１および第２の差動伝送路２１０、２２０は、中央部が互いに重なり合うように配設されている。
【００５８】
第１の差動伝送路２１０は、回路基板２００の表面の第１の導体層ＣＯＮ１に形成された第１の表面パターン２１１ａ、２１１ｂと、第１の表面パターン２１１ａ、２１１ｂから迂回するように、回路基板２００の第２の導体層ＣＯＮ２（第１の導体層ＣＯＮ１以外の導体層）に形成されたバイパスパターン２１２と、第１の表面パターン２１１ａ、２１１ｂおよびバイパスパターン２１２の間を電気的に接続するスルーホール２１３ａ、２１３ｂとを有している。スルーホール２１３ａ、２１３ｂは、バイパスパターン２１２の両端部と第１の表面パターン２１１ａ、２１１ｂとをそれぞれ接続している。
【００５９】
また、バイパスパターン２１２は、直線状に形成されている。バイパスパターン２１２は、パッド２３３、２４１を結ぶラインおよびパッド２３４、２４２を結ぶラインの間を通るラインに沿って延びている。そして、バイパスパターン２１２の両端部は屈曲して、スルーホール２１３ａ、２１３ｂに接続されている。なお、バイパスパターン２１２の中央部を曲線状に形成してもよい。
【００６０】
スルーホール２１３ａ、２１３ｂは、円筒部２１４ａ、２１４ｂと、円筒部２１４ａ、２１４ｂの外周部に沿って第１の導体層ＣＯＮ１に形成されたリング状のランド部２１５ａ、２１５ｂと、円筒部２１４ａ、２１４ｂの外周部に沿って第２の導体層ＣＯＮ２に形成されたリング状の２１６ａ、２１６ｂとから構成されており、図１〜図３で示されるスルーホール１１３ａ、１１３ｂと同一構成を有し、同一機能を果たす。第１の表面パターン２１１ａおよびバイパスパターン２１２の間は、スルーホール２１３ａにより電気的に接続され、第１の表面パターン２１１ｂおよびバイパスパターン２１２の間は、スルーホール２１３ｂにより電気的に接続される。
【００６１】
このようにして、ドライバ素子５００用のパッド２３３とレシーバ素子６００のパッド２４１とが、第１の表面パターン２１１ａ、２１１ｂと、バイパスパターン２１２と、スルーホール２１３ａ、２１３ｂとにより、電気的に接続される。
【００６２】
第２の差動伝送路２２０は、第２の表面パターン２２１ａ、２２１ｂ、２２１ｃと、ダミースルーホール２２３ａ、２２３ｂとを有している。第２の表面パターン２２１ａ、２２１ｂ、２２１ｃは、回路基板１００の表面の第１の導体層ＣＯＮ１に配設されている。また、第２の表面パターン２２１ｂは、バイパスパターン２１２と互いに重なり合うように直線状に形成されており、その両端部が屈曲してダミースルーホール２２３ａ、２２３ｂへと接続されている。但し、バイパスパターン２１２が曲線状の場合、第２の表面パターン２２１ｂはバイパスパターン２１２と互いに重なり合うように曲線状に形成される。第２の差動伝送路２２０は、第１の差動伝送路２１０と異なり、第２の導体層ＣＯＮ２にバイパスパターンを有していない。
【００６３】
ダミースルーホール２２３ａ、２２３ｂは、第１の導体層ＣＯＮ１に形成された第２の表面パターン２２１ａ、２２１ｂ、２２１ｃにのみ電気的に接続されている。ダミースルーホール２２３ａ、２２３ｂは、円筒部２２４ａ、２２４ｂと、円筒部２２４ａ、２２４ｂの外周部に沿って第１の導体層ＣＯＮ１に形成されたリング状のランド部２２５ａ、２２５ｂとから構成されており、図１〜図３で示されるダミースルーホール１２３ａ、１２３ｂと同一構成を有し、同一機能を果たす。
【００６４】
ダミースルーホール２２３ａ、２２３ｂは、スルーホール２１３ａ、２１３ｂの配設位置に対応して同位置に設けられている。ここでは、ダミースルーホール２２３ａおよびパッド２３４の間の距離と、スルーホール２１３ａおよびパッド２３３の間の距離とが、略同一に設定されている。また、ダミースルーホール２２３ｂおよびパッド２３４の間の距離と、スルーホール２１３ｂおよびパッド２３３との距離とが、略同一に設定されている。
【００６５】
ダミースルーホール２２３ａ、２２３ｂの内径は、スルーホール２１３ａ、２１３ｂの穴径に対応して略同一に設定されている。ここでは、ダミースルーホール２２３ａ、２２３ｂの容量とスルーホール２１３ａ、２１３ｂの容量とが略同一になるように、ダミースルーホール２２３ａ、２２３ｂの穴径および形状が設定されている。
【００６６】
ダミースルーホール２２３ａ、２２３ｂは、第１の実施の形態で説明したダミースルーホールと同様に、第２の表面パターン２２１ａ、２２１ｂ、２２１ｃにのみ電気的に接続されており、第２の差動伝送路２２０の容量を調整する機能を果たしている。従って、第１および第２の差動伝送路２１０、２２０の容量差をダミースルーホール２２３ａ、２２３ｂによって調整することにより、各伝送路間の容量差を極力小さくできる。これにより、第１および第２の差動伝送路２１０、２２０の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、この結果、第１および第２の差動伝送路２１０、２２０中で伝送される差動信号間の伝搬遅延の時間差を低減でき、差動信号を高品質に伝送できる。
【００６７】
また、上述の通り、本実施の形態では、第２の表面パターン２２１ｂとバイパスパターン２１２とが互いに重なり合うように配設されている。この構成により、第２の表面パターン２２１ａおよびバイパスパターン２１２の間の距離を、導体層ＣＯＮ１および導体層ＣＯＮ２の間の距離、すなわち、絶縁層ＩＮＳ１の厚みと同一にすることができる。これにより、絶縁層ＩＮＳ１の厚みに応じて、第２の表面パターン２２１ｂおよびバイパスパターン２１２の間の距離を小さくすることができ、第１および第２の差動伝送路２１０、２２０の間の距離を小さくすることができる。この結果、第１および第２の差動伝送路２１０、２２０の間における電磁的結合を大きくすることができ、差動信号をより高品質に伝送できる。
【００６８】
例えば、第１および第２の差動伝送路のパターンを第１の導体層ＣＯＮ１に互いに並列して形成する場合、パターン幅が約１００μｍ、パターン間隔が約１００μｍであったとする。これに対して、絶縁層ＩＮＳ１の厚みは約６０μｍとすることができる。従って、第２の表面パターン２２１ｂとバイパスパターン２１２とを互いに重なり合うように配設することにより、第２の表面パターン２２１ｂおよびバイパスパターン２１２の間の距離を絶縁層の厚みである約６０μｍとすることができ、第１および第２の差動伝送路２１０、２２０の間の距離を小さくすることができる。この点に関し、本実施の形態では、複数層の基板が適用されている。複数層の基板では、上述のように、２層目以降の絶縁層を薄くすることができ、これにより伝送路間の距離を小さくできる。
【００６９】
上述した本実施の形態の特徴について更に言及すると、２本のパターンを１つの導体層に近接して形成する場合、パターン間の距離がエッチング精度に依存し、従って、伝送路間の電磁的結合がエッチング精度により制限されることとなる。これに対して、本実施形態では、第１および第２の差動伝送路２１０、２２０のパターンを絶縁層ＩＮＳ１の両面にそれぞれ形成し、互いに重なり合うように配設したので、エッチング精度により制限されることなく、パターン間の距離を小さくすることができ、第１および第２の差動伝送路２１０、２２０の間の距離を小さくすることができる。
【００７０】
また、２本のパターンを１つの導体層に近接して形成する場合には、エッチング精度を高めるために、グレードの高い基板を用いる必要があった。これに対して、本実施形態では、上述の通り、パターン間の距離がエッチング精度に依存しない。従って、グレードの低い基板を用いても、第１および第２の差動伝送路２１０、２２０の間における電磁的結合を大きくすることができ、コスト面で有利である。
【００７１】
また、本実施形態にかかる発明では、第１および第２の差動伝送路のパターンを回路基板の表面と裏面にそれぞれ形成し、第２の表面パターン２２１ｂとバイパスパターン２１２とを互いに重なり合うように配設したので、回路基板の表面にて、バイパスパターン２１２の形成領域に相当する部品実装領域を確保できる。このため、本実施形態にかかる発明では、第１および第２の差動伝送路のパターンを第１の導体層ＣＯＮ１に互いに並列して形成する場合と比較して、回路基板を小さくできる。
【産業上の利用可能性】
【００７２】
以上のように、本発明は、第１および第２の差動伝送路の容量差をダミースルーホールによって調整することができ、一対の伝送路である第１および第２の差動伝送路の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できるという効果を有し、カメラや液晶表示素子やパーソナルコンピューターやプリンタ等に代表される電子機器に用いる回路基板等に有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施の形態に係る回路基板の平面図
【図２】本発明の第１の実施の形態に係る回路基板における第１の差動伝送路の断面図
【図３】本発明の第１の実施の形態に係る回路基板における第２の差動伝送路の断面図
【図４】（ａ）本発明の第１の実施の形態に係る回路基板における第１および第２の差動伝送路を通過する前の差動信号の波形を例示する図  （ｂ）本発明の第１の実施の形態に係る回路基板における第１および第２の差動伝送路を通過した後の差動信号の波形を例示する図
【図５】本発明の第２の実施の形態に係る回路基板の平面図
【図６】本発明の第２の実施の形態に係る回路基板における第１の差動伝送路の断面図
【図７】本発明の第２の実施の形態に係る回路基板における第２の差動伝送路の断面図
【図８】従来の回路基板の平面図
【図９】従来の回路基板における第１の差動伝送路の断面図
【図１０】従来の回路基板における第２の差動伝送路の断面図
【図１１】（ａ）従来の回路基板における第１および第２の差動伝送路を通過する前の差動信号の波形を例示する図  （ｂ）従来の回路基板における第１および第２の差動伝送路を通過した後の差動信号の波形を例示する図
【符号の説明】
【００７４】
１００、２００  回路基板
１１０、２１０  第１の差動伝送路
１１１ａ、１１１ｂ、２１１ａ、２１１ｂ  第１の表面パターン
１１２、２１２  バイパスパターン
１１３ａ、１１３ｂ、２１３ａ、２１３ｂ  スルーホール
１２０、２２０  第２の差動伝送路
１２１ａ、１２１ｂ、１２１ｃ  第２の表面パターン
２２１ａ、２２１ｂ、２２１ｃ  第２の表面パターン
１２３ａ、１２３ｂ、２２３ａ、２２３ｂ  ダミースルーホール
５００  ドライバ素子
６００  レシーバ素子
【図１】
2008187042.tif 000003
【図２】
2008187042.tif 000004
【図３】
2008187042.tif 000005
【図４】
2008187042.tif 000006
【図５】
2008187042.tif 000007
【図６】
2008187042.tif 000008
【図７】
2008187042.tif 000009
【図８】
2008187042.tif 000010
【図９】
2008187042.tif 000011
【図１０】
2008187042.tif 000012
【図１１】
2008187042.tif 000013