(57)【要約】【課題】単一のレギュレータを用いて入力電圧から複数の安定した出力電圧を生成し得る電源回路を提供すること。【解決手段】電源回路１０において、レギュレータ１２は、入力電圧ＶＩＮから第１出力電圧ＯＵＴ１を生成する。レギュレータ１２には第１スイッチ回路ＳＷ１が接続され、第１スイッチ回路ＳＷ１は、第１出力電圧ＯＵＴ１を第２出力電圧ＯＵＴ２として電源回路１０から選択的に出力する。レギュレータ１２及び第１スイッチ回路ＳＷ１に接続されたプリチャージ回路２０は、第１スイッチ回路ＳＷ１を制御しながら、レギュレータ１２の第１出力電圧ＯＵＴ１を第２出力電圧ＯＵＴ２として出力する前に入力電圧ＶＩＮから第２出力電圧ＯＵＴ２を生成する。【選択図】図４
2008283850.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を受け取り、第１出力電圧と第２出力電圧を生成する電源回路であって、
前記入力電圧から前記第１出力電圧を生成するレギュレータと、
前記レギュレータに接続され、前記レギュレータの第１出力電圧を第２出力電圧として前記電源回路から選択的に出力するための第１スイッチ回路と、
前記レギュレータ及び前記第１スイッチ回路に接続され、前記第１スイッチ回路を制御しながら、前記レギュレータの第１出力電圧を前記第２出力電圧として出力する前に前記入力電圧から前記第２出力電圧を生成するプリチャージ回路と、
を備える電源回路。
【請求項２】
請求項１記載の電源回路において、
前記プリチャージ回路は、前記入力電圧を前記第２出力電圧として前記電源回路から出力するためのプリチャージパスを含む、電源回路。
【請求項３】
請求項２記載の電源回路において、
前記プリチャージ回路は更に、前記プリチャージパスに配置され、該プリチャージパスを選択的に活性するための第２スイッチ回路を含む、電源回路。
【請求項４】
請求項３記載の電源回路において、
前記プリチャージ回路は更に、イネーブル信号により活性され、前記第１及び第２スイッチ回路を相補にオンオフする第１及び第２制御信号を生成するロジック回路を含む、電源回路。
【請求項５】
請求項４記載の電源回路において、
前記ロジック回路は、前記イネーブル信号に応答して前記第２スイッチ回路をオンし、前記第２出力電圧が前記第１出力電圧とほぼ同じレベルに達した後に、前記第２スイッチ回路をオフするように前記第２制御信号を生成する、電源回路。
【請求項６】
請求項４又は５記載の電源回路において、
前記プリチャージ回路は更に、前記第１出力電圧と前記第２出力電圧とを比較し、その比較結果を示す判定信号を生成するコンパレータを含み、
前記ロジック回路は、前記コンパレータの判定信号と前記イネーブル信号とを用いて前記第１及び第２制御信号を生成する、電源回路。
【請求項７】
請求項６記載の電源回路において、
前記ロジック回路は、前記コンパレータの判定信号と前記イネーブル信号とを用いて前記第１及び第２制御信号の各々の状態を保持するラッチ回路を含む、電源回路。
【請求項８】
請求項２乃至７のいずれか一項記載の電源回路において、
前記プリチャージ回路は更に、前記プリチャージパスに配置され、該プリチャージパスを流れる電流を制限する電流制御回路を含む、電源回路。
【請求項９】
請求項８記載の電源回路において、
前記電流制御回路は、抵抗を含む、電源回路。
【請求項１０】
請求項８又は９記載の電源回路において、
前記レギュレータは、前記入力電圧を受け取る入力端子と、前記第１出力電圧を出力する出力端子とを有し、前記第１スイッチ回路は、前記レギュレータの出力端子に接続された第１端子と、第２端子とを有し、
前記電流制御回路は、前記レギュレータの入力端子と前記第１スイッチ回路の第２端子との間に配置される、電源回路。
【請求項１１】
電源回路であって、
入力電圧から第１出力電圧を生成するレギュレータと、
前記レギュレータに接続され、前記レギュレータの前記第１出力電圧を前記電源回路から第２出力電圧として選択的に出力するための第１スイッチ回路と、
前記第１スイッチ回路に接続され、前記入力電圧を前記第２出力電圧として前記電源回路から選択的に出力するための第２スイッチ回路と、
前記レギュレータ及び前記第２スイッチ回路に接続され、前記第１出力電圧と前記第２出力電圧とを比較して該比較結果に応じた判定信号を生成するコンパレータと、
前記コンパレータ、前記第１スイッチ回路及び前記第２スイッチ回路に接続され、前記コンパレータの判定信号を用いて前記第１及び第２スイッチ回路を制御するロジック回路と、
を備える電源回路。
【請求項１２】
レギュレータを含む電源回路において入力電圧から第１及び第２出力電圧を生成するための電源制御方法であって、
前記レギュレータを用いて前記入力電圧から前記第１出力電圧を生成すること、
前記レギュレータの第１出力電圧を第２出力電圧として前記電源回路から出力すること、
前記レギュレータの第１出力電圧を前記第２出力電圧として出力する前に前記入力電圧から前記第２出力電圧を生成すること、
を備える電源制御方法。
【請求項１３】
請求項１２記載の電源制御方法は更に、
前記第１及び第２出力電圧を検出し、該検出結果を示す判定信号を生成すること、
前記判定信号に基づいて、前記第２出力電圧が前記第１出力電圧とほぼ同じレベルに達したとき、前記レギュレータの第１出力電圧を前記第２出力電圧として出力すること、
を備える、電源制御方法。
【請求項１４】
請求項１２記載の電源制御方法において、
前記入力電圧から前記第２出力電圧を生成することは、前記レギュレータの第１出力電圧を前記第２出力電圧として出力することを制限することを含み、
前記レギュレータの第１出力電圧を前記第２出力電圧として出力することは、前記入力電圧から前記第２出力電圧を生成することを制限することを含む、電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び電源制御方法に関し、詳しくは、単一のレギュレータを用いて入力電圧から複数の出力電圧を得るための方法及び回路に関する。
【背景技術】
【０００２】
従来、例えば特許文献１は、シリーズ・レギュレータ等の電源出力部を少なくとも２つ備え、２系統の電源出力を行う電源回路を開示している。図１は、特許文献１のような、複数のレギュレータを備えた従来の電源回路１００を示す概略的な回路図である。
【０００３】
図１の電源回路１００は、第１及び第２レギュレータ１１０，１２０と、該第１及び第２レギュレータ１１０，１２０の出力をそれぞれ調整する第１及び第２トリム回路１１２，１２２とを備えている。
【０００４】
第１レギュレータ１１０は入力端子１３０及び第１出力端子１３２に接続され、該第１出力端子１３２には容量Ｃ１が接続されている。第２レギュレータ１２０は入力端子１３０及び第２出力端子１３４に接続され、該第２出力端子１３４には容量Ｃ２が接続されている。入力端子１３０は電源１４０及び容量Ｃ０に接続され、電源１４０は入力端子１３０を介して第１及び第２レギュレータ１１０，１２０に入力電圧ＶＩＮを供給する。容量Ｃ０は入力電圧ＶＩＮの変動を防止し、容量Ｃ１，Ｃ２は図示しない内部回路等の負荷による第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２の変動を防止する。第２レギュレータ１２０には、制御信号Ｓ１が供給される。
【０００５】
上記の電源回路１００は、２つのレギュレータ１１０，１２０を用いて入力電圧ＶＩＮから同一レベルを有する第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２を生成する。電源回路１００は、制御信号Ｓ１がディセーブル（第２レギュレータ１２０がオフ）の場合、第１レギュレータ１１０を用いて第１出力電圧ＯＵＴ１のみを生成し、制御信号Ｓ１がイネーブル（第２レギュレータ１２０がオン）の場合、第１及び第２レギュレータ１１０，１２０を用いて同一レベルを有する第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２を生成する。
【０００６】
図２は、別の従来の電源回路２００を示す概略的な回路図である。図２の電源回路２００は、レギュレータ２１０と、該レギュレータ２１０の出力を調整するトリム回路２１２と、スイッチ回路ＳＷ１００とを備えている。この電源回路２００は、図１の電源回路１００の第２レギュレータ１２０及び第２トリム回路１２２の代わりにスイッチ回路ＳＷ１００を備えている。図２の他の構成要素は図１と同様である。
【０００７】
スイッチ回路ＳＷ１００は、レギュレータ２１０の出力端子及び第１出力端子１３２に接続された第１端子と、第２出力端子１３４に接続された第２端子とを有する。スイッチ回路ＳＷ１００には、制御信号Ｓ２が供給される。
【０００８】
上記の電源回路２００は、単一のレギュレータ２１０を用いて入力電圧ＶＩＮから互いに同一レベルを有する第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２を生成する。即ち、電源回路２００は、制御信号Ｓ２がディセーブル（スイッチ回路ＳＷ１００がオフ）の場合、第１出力電圧ＯＵＴ１のみを生成し、制御信号Ｓ２がイネーブル（スイッチ回路ＳＷ１００がオン）の場合、第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２を生成する。
【特許文献１】特開２００６−３２００６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記した従来の電源回路１００，２００は、以下の問題を有する。
図１に示す電源回路１００では、２つのレギュレータ１１０，１２０が必要となるため、回路規模やコストが増大するという問題がある。更には、２つの出力電圧ＯＵＴ１，ＯＵＴ２を個別のレギュレータ１１０，１２０により生成するため、２つの出力電圧ＯＵＴ１，ＯＵＴ２を精度良く同じ電圧に維持することが難しいという問題がある。
【００１０】
図２に示す電源回路２００では、単一のレギュレータ２１０により２つの出力電圧ＯＵＴ１，ＯＵＴ２を生成するため、図１の電源回路１００よりも小型である。しかしながら、この電源回路２００では、スイッチ回路ＳＷ１００をオンした時に第１出力電圧ＯＵＴ１が瞬間的に低下するという問題がある。
【００１１】
図３は、図２に示す電源回路２００の２つの出力電圧ＯＵＴ１，ＯＵＴ２を示す概略的な波形図である。図３に示すように、時刻ｔ１で制御信号Ｓ２がＨレベルに立ち上がり、スイッチ回路ＳＷ１００がオンされると、第２出力電圧ＯＵＴ２がレギュレータ２１０の出力電圧により上昇する。このとき、図２に示すように、容量Ｃ１，Ｃ２間に、第１出力端子１３２、スイッチ回路ＳＷ１００、及び第２出力端子１３４を介した電流パスＰ１が形成される。その結果、容量Ｃ１に蓄積された電荷が電流パスＰ１を介して容量Ｃ２に流れ込み、図３に矢印Ａで示すように、第１出力電圧ＯＵＴ１が瞬間的に低下する。従って、図２の電源回路２００でも、２つの出力電圧ＯＵＴ１，ＯＵＴ２を高精度に同じ電圧に維持することができなかった。
【００１２】
本発明は、上記問題に鑑みてなされたものであって、その目的は、単一のレギュレータを用いて入力電圧から複数の安定した出力電圧を生成し得る電源回路及び電源制御方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の１つの態様は、電源回路である。当該電源回路は、入力電圧から第１出力電圧を生成するレギュレータを含む。第１スイッチ回路は、レギュレータに接続され、レギュレータの第１出力電圧を第２出力電圧として電源回路から選択的に出力する。プリチャージ回路は、レギュレータ及び第１スイッチ回路に接続され、第１スイッチ回路を制御しながら、レギュレータの第１出力電圧を第２出力電圧として出力する前に、入力電圧から第２出力電圧を生成する。
【００１４】
本発明の別の態様では、電源回路は、入力電圧から第１出力電圧を生成するレギュレータと、レギュレータの第１出力電圧を電源回路から第２出力電圧として選択的に出力するための第１スイッチ回路と、第１スイッチ回路に接続され、入力電圧を第２出力電圧として電源回路から選択的に出力するための第２スイッチ回路と、レギュレータ及び第２スイッチ回路に接続され、第１出力電圧と第２出力電圧とを比較し、該比較結果に応じた判定信号を生成するコンパレータと、コンパレータ、第１スイッチ回路及び第２スイッチ回路に接続され、コンパレータの判定信号を用いて第１及び第２スイッチ回路を制御するロジック回路とを備える。
【００１５】
本発明の更に別の態様は、レギュレータを含む電源回路において入力電圧から第１及び第２出力電圧を生成するための電源制御方法である。当該方法は、レギュレータを用いて入力電圧から第１出力電圧を生成することと、レギュレータの第１出力電圧を第２出力電圧として電源回路から出力することと、レギュレータの第１出力電圧を第２出力電圧として出力する前に入力電圧から第２出力電圧を生成することとを備える。
【発明の効果】
【００１６】
本発明は、上述した態様のいずれによっても、単一のレギュレータを用いて入力電圧から複数の安定した出力電圧を選択的に生成することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態の電源回路１０を図４及び図５を参照して説明する。
図４は、一実施形態の電源回路１０の概略的な回路図である。図５は、図４の電源回路１０の動作、及び該電源回路１０により生成される２つの出力電圧の波形を示す概略的な波形図である。
【００１８】
一実施形態の電源回路１０は、レギュレータ１２、トリム回路１４、第１スイッチ回路ＳＷ１、及びプリチャージ回路２０を備える。レギュレータ１２は、入力端子３２、及び第１出力端子３４に接続されている。入力端子３２には電源４２及び容量Ｃ０が接続され、電源４２は入力端子３２を介してレギュレータ１２に入力電圧ＶＩＮを供給する。第１出力端子３４には容量Ｃ１が接続されている。
【００１９】
レギュレータ１２は、入力電圧ＶＩＮから出力電圧を生成し、該出力電圧を図示しない内部回路等の負荷に第１出力端子３４を介して供給する。本明細書中では、レギュレータ１２から第１出力端子３４に出力された出力電圧を第１出力電圧ＯＵＴ１と呼ぶ。容量Ｃ１は、第１出力端子３４に接続された負荷による第１出力電圧ＯＵＴ１の変動を防止するために設けられる。更にレギュレータ１２は、トリム回路１４に接続されている。トリム回路１４は、レギュレータ１２の出力電圧を一定に維持するように、該レギュレータ１２の図示しない基準電圧を調整する。
【００２０】
第１スイッチ回路ＳＷ１は、レギュレータ１２に接続された第１端子と、第２出力端子３６に接続された第２端子とを有する。第２出力端子３６には、容量Ｃ２が接続されている。第１スイッチ回路ＳＷ１は、好適には、１つ又は複数のトランジスタにより形成される。更に、第１スイッチ回路ＳＷ１は、プリチャージ回路２０に接続されており、プリチャージ回路２０により生成された第１制御信号Ｓ１１を受け取る。一実施形態では、第１スイッチ回路ＳＷ１は、Ｈレベルの第１制御信号Ｓ１１によりオンされ、Ｌレベルの第１制御信号Ｓ１１によりオフされる。
【００２１】
第１スイッチ回路ＳＷ１が第１制御信号Ｓ１１によりオンされると、第２出力端子３６にレギュレータ１２の出力端子が接続され、レギュレータ１２の出力電圧が第２出力端子３６を介して負荷に供給される。本明細書では、第２出力端子３６に出力された出力電圧を第２出力電圧ＯＵＴ２と呼ぶ。容量Ｃ２は、第２出力端子３６に接続された負荷による第２出力電圧ＯＵＴ２の変動を防止するために設けられる。
【００２２】
プリチャージ回路２０は、入力端子３２、第２出力端子３６、レギュレータ１２、及び第１スイッチ回路ＳＷ１に接続されている。更に、プリチャージ回路２０には図示しない外部装置からイネーブル信号ＥＮが供給される。プリチャージ回路２０はイネーブル信号ＥＮに応答してプリチャージパスを形成し、入力電圧ＶＩＮから第２出力電圧ＯＵＴ２を直接生成するプリチャージ機能を有する。
【００２３】
プリチャージ回路２０は、このプリチャージ機能により、レギュレータ１２を利用することなく第２出力電圧ＯＵＴ２を生成する。具体的には、プリチャージ回路２０は、プリチャージ動作により第２出力電圧ＯＵＴ２をレギュレータ１２により生成される第１出力電圧ＯＵＴ１と実質的に同じレベルまで引き上げる。なお、このプリチャージ動作の時、プリチャージ回路２０は、第１スイッチ回路ＳＷ１をオフすべくＬレベルの第１制御信号Ｓ１１を生成する。従って、レギュレータ１２の出力端子は第２出力端子３６には接続されない。つまり、プリチャージ時に、図２に示すような電流パスＰ１は形成されない。
【００２４】
プリチャージ回路２０は、プリチャージ動作によって第２出力電圧ＯＵＴ２を第１出力電圧ＯＵＴ１と同じレベルまで引き上げた後、該プリチャージ動作を停止する。具体的には、プリチャージ回路２０は、プリチャージパスを遮断する。そして、プリチャージ回路２０は、このプリチャージ動作の停止とほぼ同じタイミングで、第１制御信号Ｓ１１をＨレベルに立ち上げて第１スイッチ回路ＳＷ１をオンする。従って、プリチャージ動作後、第２出力電圧ＯＵＴ２はレギュレータ１２から供給される。
【００２５】
次に、上記プリチャージ回路２０の具体的構成を説明する。
プリチャージ回路２０は、電流制御回路５１と、コンパレータ５２と、ロジック回路５３と、第２スイッチ回路ＳＷ２とを含む。ロジック回路５３は、第１〜第４ＮＡＮＤゲート６１〜６４と、インバータゲート６５と、ＡＮＤゲート６６とを含む。
【００２６】
一実施形態では、電流制御回路５１は抵抗で形成され、該抵抗の第１端子は入力端子３２に接続されている。第２スイッチ回路ＳＷ２は好適には、１つ又は複数のトランジスタで形成され、抵抗（電流制御回路５１）の第２端子に接続された第１端子と、コンパレータ５２の非反転入力端子及び第２出力端子３６に接続された第２端子とを有している。
【００２７】
第２スイッチ回路ＳＷ２には、ロジック回路５３により生成された第２制御信号Ｓ１２が供給される。一実施形態の第２スイッチ回路ＳＷ２は、ロジック回路５３から供給されるＨレベルの第２制御信号Ｓ１２によりオンされ、該ロジック回路５３から供給されるＬレベルの第２制御信号Ｓ１２によりオフされる。入力端子３２及び第２出力端子３６間の電流制御回路５１及び第２スイッチ回路ＳＷ２はプリチャージパスを形成する。電流制御回路５１即ち抵抗は、プリチャージ動作の開始時に第２スイッチ回路ＳＷ２にその耐圧を越える大きな電流が流れ、第２スイッチ回路ＳＷ２が破壊されるのを防ぐ。
【００２８】
コンパレータ５２の反転入力端子は、レギュレータ１２の出力端子に接続されている。プリチャージ動作時、コンパレータ５２は、反転入力端子に供給されるレギュレータ１２の出力電圧（即ち、第１出力電圧ＯＵＴ１）と非反転入力端子に供給される第２出力電圧ＯＵＴ２とを比較し、該比較結果を示す判定信号を生成する。具体的に、コンパレータ５２は、第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１よりも低いときＬレベルの判定信号を生成し、第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１以上のときＨレベルの判定信号を生成する。
【００２９】
第１ＮＡＮＤゲート６１は、コンパレータ５２の判定信号を受け取る第１入力端子と、イネーブル信号ＥＮを受け取る第２入力端子と、出力端子とを有する。第２ＮＡＮＤゲート６２は、第１ＮＡＮＤゲート６１の出力端子に接続された第１入力端子と、第２入力端子と、出力端子とを有する。第３ＮＡＮＤゲート６３は、第２ＮＡＮＤゲート６２の出力端子に接続された第１入力端子と、イネーブル信号ＥＮを受け取る第２入力端子と、第２ＮＡＮＤゲート６２の第２入力端子に接続された出力端子とを有する。第２ＮＡＮＤゲート６２と第３ＮＡＮＤゲート６３は、ラッチ回路を形成する。
【００３０】
インバータゲート６５は、第２ＮＡＮＤゲート６２の出力端子、即ちラッチ回路の出力端子に接続された入力端子と、出力端子とを有し、該ラッチ回路の出力信号を反転する。
ＡＮＤゲート６６は、イネーブル信号ＥＮを受け取る第１入力端子と、ラッチ回路の出力端子に接続された第２入力端子と、第１スイッチ回路ＳＷ１に接続された出力端子とを有する。ＡＮＤゲート６６は、イネーブル信号ＥＮとラッチ回路の出力信号とに基づいて第１制御信号Ｓ１１を生成する。
【００３１】
第４ＮＡＮＤゲート６４は、インバータゲート６５の出力端子に接続された第１入力端子と、イネーブル信号ＥＮを受け取る第２入力端子と、第２スイッチ回路ＳＷ２に接続された出力端子とを有する。第４ＮＡＮＤゲート６４は、インバータゲート６５の出力信号とイネーブル信号ＥＮとに基づいて第２制御信号Ｓ１２を生成する。
【００３２】
次に、上記のように構成されたプリチャージ回路２０の動作を説明する。
初期状態において、電源回路１０は、レギュレータ１２により生成される第１出力電圧ＯＵＴ１を負荷に供給する。第２出力電圧ＯＵＴ２は０Ｖである。図５に示すように、この初期状態では、プリチャージ回路２０の第１及び第２制御信号Ｓ１１，Ｓ１２の各々は、ラッチ回路に保持された論理値「０」に相当するＬレベルのラッチ信号と、Ｌレベルのイネーブル信号ＥＮとによりＬレベルに維持されている。従って、第１及び第２スイッチ回路ＳＷ１，ＳＷ２はともにオフされている。
【００３３】
初期状態からプリチャージ回路２０にＨレベルのイネーブル信号ＥＮが供給されると、プリチャージ回路２０は、プリチャージ動作を開始する。具体的に、プリチャージ回路２０は、Ｈレベルのイネーブル信号ＥＮに応答して、第２スイッチ回路ＳＷ２をオンすべくＨレベルの第２制御信号Ｓ１２を生成する。このとき第１制御信号Ｓ１１はまだＬレベルのままである。
【００３４】
第２制御信号Ｓ１２により第２スイッチ回路ＳＷ２がオンされると、プリチャージパスが活性される。即ち、第２出力端子３６が、第２スイッチ回路ＳＷ２及び抵抗（５１）を介して入力端子３２に電気的に接続される。従って、電源４２からの入力電圧ＶＩＮが第２スイッチ回路ＳＷ２を介して第２出力端子３６に直接供給される。プリチャージ動作において、電流制御回路５１は、上記したように第２スイッチ回路ＳＷ２に流れる電流量を制限する。従って、図５に示すように、第２出力電圧ＯＵＴ２は滑らかに上昇する。
【００３５】
コンパレータ５２は、レギュレータ１２の出力電圧である第１出力電圧ＯＵＴ１と、第２スイッチ回路ＳＷ２、即ちプリチャージパスを介して第２出力端子３６に出力される第２出力電圧ＯＵＴ２とを比較し、該比較結果に応じた判定信号を生成する。
【００３６】
図５に示すように、第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１よりも低いとき、第１スイッチ回路ＳＷ１のオフ状態、及び第２スイッチ回路ＳＷ２のオン状態が維持され、プリチャージ動作が継続される。このプリチャージ動作時、コンパレータ５２はＬレベルの判定信号を生成し、ロジック回路５３のラッチ回路はＬレベルに相当する論理値「０」を保持する。このため、各スイッチ回路ＳＷ１，ＳＷ２の状態が維持される。従って、第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１よりも低いとき、図２のような容量Ｃ１，Ｃ２間の電流パスＰ１は形成されない。
【００３７】
第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１と同じレベルに達すると、コンパレータ５２はＨレベルの判定信号を生成する。その結果、ＡＮＤゲート６６の第１制御信号Ｓ１１がＨレベルに立ち上がり、第４ＮＡＮＤゲート６４の第２制御信号Ｓ１２がＬレベルに立ち下がる。従って、第１スイッチ回路ＳＷ１がオンされ、レギュレータ１２の出力端子が第２出力端子３６に接続される。また、第１スイッチ回路ＳＷ１がオンされると同時に第２スイッチ回路ＳＷ２がオフされ、プリチャージパスが非活性にされる。その結果、図５に示すように、プリチャージ動作により第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１と同じレベルに達した後は、第２出力電圧ＯＵＴ２はレギュレータ１２により生成される第１出力電圧ＯＵＴ１と同じレベルで推移する。
【００３８】
一実施形態の電源回路１０では、第２出力電圧ＯＵＴ２が第１出力電圧ＯＵＴ１と同じレベルに達した後に、第１スイッチＳＷ１がオンされる。このため、第１スイッチＳＷ１がオンされた時、容量Ｃ１，Ｃ２には実質的に同じ電荷がチャージされている。従って、容量Ｃ１，Ｃ２間で電荷の共有はなく、第１出力電圧ＯＵＴ１が低下することが防止される。
【００３９】
プリチャージ動作後、各スイッチＳＷ１，ＳＷ２の状態はラッチ回路によって維持される。ラッチ回路は、プリチャージ動作後はＨレベルに相当する論理値「１」を保持する。従って、第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２の相対的な変動によりコンパレータ５２の出力レベルが変化しても、第１及び第２制御信号Ｓ１１，Ｓ１２のレベルは変動しない。このため、プリチャージ動作後に各スイッチＳＷ１，ＳＷ２が切り替わって第２出力電圧ＯＵＴ２が上昇することは確実に防止される。
【００４０】
以上記述した一実施形態の電源回路１０は、以下の利点を有する。
（１）電源回路１０は、プリチャージ動作によって第１出力電圧ＯＵＴ１と同じレベルまで第２出力電圧ＯＵＴ２を引き上げた後、第２出力電圧ＯＵＴ２をレギュレータ１２の出力電圧に切り替える。第２出力電圧ＯＵＴ２の立ち上げ時にレギュレータ１２を利用しないため、容量Ｃ１，Ｃ２の電荷共有による第１出力電圧ＯＵＴ１の低下が防止される。
【００４１】
（２）入力電圧ＶＩＮは、レギュレータ１２により生成すべき第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２よりも高い。従って、プリチャージ動作により入力電源ＶＩＮから第２出力電圧ＯＵＴ２を直接生成することで、図２の電源回路２００に比べて第２出力電圧ＯＵＴ２の立ち上げを早く行うことができる。
【００４２】
（３）単一のレギュレータ１２により２つの出力電圧ＯＵＴ１，ＯＵＴ２を生成するため、図１の電源回路１００に比べて電源回路１０の規模、コストが抑えられる。更に、図１のように個別のレギュレータ１１０，１２０を用いる場合に比べて、第１及び第２出力電圧ＯＵＴ１，ＯＵＴ２を高精度かつ容易に同じ電圧に維持することができる。
【００４３】
（４）プリチャージパス上に電流制御回路５１が設けられているため、第２スイッチ回路ＳＷ２にその耐圧を越える電流が流れ、該第２スイッチ回路ＳＷ２が破壊されることが防止される。
【００４４】
（５）プリチャージ回路２０はラッチ回路を含むため、プリチャージ動作後に各スイッチＳＷ１，ＳＷ２が切り替わって第２出力電圧ＯＵＴ２が上昇することが防止される。
なお、上記実施形態は、以下のように変形してもよい。
【００４５】
・電流制御回路５１は、抵抗の代わりにトランジスタで形成される電流ミラー回路や、アクティブロード等を用いてもよい。
・電流制御回路５１は、第２スイッチ回路ＳＷ２と第２出力端子３６との間に設けてもよい。この場合、好適には、電流制御回路５１は、第１スイッチ回路ＳＷ１の第２端子と第２スイッチ回路ＳＷ２の第２端子との間に設けられる。
【００４６】
・プリチャージ回路５１のロジック回路５３は、図４に示す構成に限定されない。
・コンパレータ５２は、第１出力電圧ＯＵＴ１の代わりに他の基準電圧を用いることもできる。この場合、好適には、基準電圧は、レギュレータ１２により生成される第１出力電圧ＯＵＴ１と実質的に同じレベルに設定される。
【００４７】
・本発明では、入力電圧ＶＩＮから３以上の同一の出力電圧を生成することもできる。例えば、３つの出力電圧を生成する場合、電源回路は、第１出力電圧をレギュレータにより生成し、第２及び第３出力電圧をプリチャージ機能とレギュレータとを用いて生成する。
【図面の簡単な説明】
【００４８】
【図１】従来の電源回路の概略的な回路図。
【図２】別の従来の電源回路の概略的な回路図。
【図３】図２の電源回路の動作、及びその電源回路により生成される２つの出力電圧を示す概略的な波形図。
【図４】一実施形態の電源回路の概略的な回路図。
【図５】図４の電源回路の動作、及びその電源回路により生成される２つの出力電圧を示す概略的な波形図。
【符号の説明】
【００４９】
１０：電源回路、１２：レギュレータ、２０：プリチャージ回路、５１：電流制御回路、５２：コンパレータ、５３：ロジック回路、６２，６３：ラッチ回路（ＮＡＮＤゲート）、ＶＩＮ：入力電圧、ＯＵＴ１：第１出力電圧、ＯＵＴ２：第２出力電圧、ＳＷ１：第１スイッチ回路、ＳＷ２：第２スイッチ回路、ＥＮ：イネーブル信号、Ｓ１１：第１制御信号、Ｓ１２：第２制御信号。
【図１】
2008283850.tif 000003
【図２】
2008283850.tif 000004
【図３】
2008283850.tif 000005
【図４】
2008283850.tif 000006
【図５】
2008283850.tif 000007