(57)【要約】【課題】  Ｘ線撮像表示装置等に用いられるフォトセンサーの出力性能を高めるには１つのセンサ構成要素の面積に占めるフォトダイオードの面積の割合を増加させることが必要となる。そのため、フォトダイオードはコンタクトホールの開口エッジをまたがって形成されるが、エッジ長に依存するリーク電流が増大することが判明した。リーク電流はフォトセンサーの感度を低下させるため、リーク電流の抑制が不可欠である。【解決手段】  ドレイン電極７上に形成されたコンタクトホールＣＨ１の開口エッヂが、フォトダイオード１００のエッジを内包する配置関係を持つフォトセンサーのアレイ基板を提供する。【選択図】        図２
2008283113.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと薄膜トランジスタをマトリクス状に配置したアクティブマトリクス型のＴＦＴアレイ基板を備えたフォトセンサーであって、
前記薄膜トランジスタは、ゲート電極を有する複数本のゲート配線、前記ゲート電極にゲート絶縁膜を介して設けられた半導体層、前記半導体層に接続するソース電極およびドレイン電極とを備えており、
さらに、前記ＴＦＴアレイ基板は、前記薄膜トランジスタと前記ソース電極と前記ドレイン電極との上部に設けられたパッシベーション膜と、
前記パッシベーション膜に開口されたコンタクトホールと、
前記コンタクトホールを介して前記ドレイン電極と接続するフォトダイオードとを備えており、
前記フォトダイオードが形成されている領域においては段差が無いことを特徴とするフォトセンサー。
【請求項２】
前記フォトダイオードは前記コンタクトホールの開口エッヂより内側で、かつ、前記ドレイン電極のパターンよりも内側に形成されていることを特徴とする請求項１に記載のフォトセンサー。
【請求項３】
前記コンタクトホールを介して前記ドレイン電極と接続するように形成される下部電極をさらに備え、
前記フォトダイオードは前記下部電極を介して前記ドレイン電極と接続するように形成されていることを特徴とする請求項２に記載のフォトセンサー。
【請求項４】
前記下部電極は、前記コンタクトホールの開口エッヂを覆うように形成されていることを特徴とする請求項３に記載のフォトセンサー。
【請求項５】
前記ドレイン電極は、前記半導体層上の領域と前記フォトダイオードが形成される領域との間にあって両方をつなぐ接続部分を有し、
前記接続部分において前記下部電極が前記コンタクトホールを覆うオーバーラップ量は、前記接続部分以外において前記下部電極が前記コンタクトホールを覆うオーバーラップ量よりも大きいことを特徴とする請求項３に記載のフォトセンサー。
【請求項６】
前記ドレイン電極は、前記半導体層上の領域と前記フォトダイオードが形成される領域との間にあって両方をつなぐ接続部分を有し、前記接続部分以外の領域において、前記下部電極は前記コンタクトホールの開口エッヂよりも内側になっている部位を含むことを特徴とする請求項３に記載のフォトセンサー。
【請求項７】
前記コンタクトホールは前記フォトダイオードと異なる位置に形成されており、
前記コンタクトホールを介して前記ドレイン電極と接続するように形成される下部電極をさらに備え、
前記フォトダイオードは前記下部電極を介して前記ドレイン電極と接続するように形成されていることを特徴とする請求項１に記載のフォトセンサー。
【請求項８】
前記ゲート電極を形成する金属はアルミもしくは銅を主成分とする金属を含むことを特徴とする請求項１ないし７のいずれかに記載のフォトセンサー。
【請求項９】
前記アルミを主成分とする金属は、ＡｌＮｉＮｄ、ＡｌＮｉＳｉ、ＡｌＮｉＭｇのいずれかであることを特徴とする請求項１ないし８のいずれかに記載のフォトセンサー。
【請求項１０】
前記パッシベーション膜よりも上層にシンチレーターが形成されており、少なくとも低ノイズアンプとＡ／Ｄコンバーターを有するデジタルボード、前記薄膜トランジスタを駆動するドライバーボード、および電荷を読み出す読み出しボードが接続されていることを特徴とする請求項１ないし９のいずれかに記載のフォトセンサー。
【請求項１１】
Ｘ線を前記シンチレーターにより可視光に変換することによりＸ線撮像表示を行う機能を有することを特徴とする請求項１０に記載のフォトセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可視光を電荷へ変換するフォトダイオードとスイッチング素子に用いる薄膜トランジスタ（以後、ＴＦＴと呼ぶ）をマトリクス状に配置したアクティブマトリクス型のＴＦＴアレイ基板を備えたフラットパネルであるフォトセンサーに関するものである。
【背景技術】
【０００２】
可視光を光電変換するフォトダイオードとＴＦＴとを配置したＴＦＴアレイ基板を備えたフラットパネルであるフォトセンサーは、密着イメージセンサーやＸ線撮像表示装置などに適用され広く用いられている。特に、ＴＦＴアレイ基板上にＸ線を可視光に変換するシンチレーターを設けることにより構成されるフラットパネルＸ線撮像表示装置（以後、ＦＰＤと呼ぶ）は医療産業等への適用が有望な装置である。
【０００３】
Ｘ線画像診断の分野では精密画像（静止画）とリアルタイム画像観察（動画）が使い分けられている。静止画の撮影には主にＸ線フィルムが今尚使用されている。一方、動画の撮影には光電子増倍管とＣＣＤを組み合わせた撮像管（イメージインテンシファイア）が使用されている。Ｘ線フィルムは空間分解能が高い反面、感度が低く静止画しか撮影できない、撮影後に現像処理を必要とし、即時性に欠けるといった欠点がある。一方、撮像管は感度が高く動画の撮影が可能である反面、空間分解能が低い、真空デバイスであるため大型化に限界があるといった欠点がある。
【０００４】
ＦＰＤにはＣｓＩなどのシンチレーターによってＸ線を光に変換後、フォトダイオードにより電荷へ変換する間接変換方式と、Ｓｅを代表とするＸ線検出素子によりＸ線を直接電荷へ変換する直接変換方式がある。間接変換方式の方が量子効率が高く、シグナル／ノイズ比に優れ、少ない被爆線量で透視、撮影が可能である。間接変換方式のＦＰＤのアレイ基板に関する構造や製造方法については従来から開示がなされている。（例えば、特許文献１〜３参照）
【０００５】
【特許文献１】特開２００４−６３６６０号公報（図９）
【特許文献２】特開２００４−４８０００号公報（図４）
【特許文献３】特開２００３−１５８２５３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＦＰＤのアレイ基板においては、フォトセンサーの感度やノイズ等に影響を与えるフォトダイオードの形成は重要となる。フォトセンサーは電極上に形成されたアモルファスシリコン層からなるが、例えば特許文献１のように、薄膜トランジスタのゲート電極と同じレイヤで構成されたカソード電極上にフォトセンサーを形成すると、以下のような問題が生じる。すなわち、フォトダイオードの下部の電極６０９をゲート電極層と同じ材料で形成した場合は、ゲート電極層と同様に最下層にあるため、ドライエッチによるダメージやソース電極層６０５、ドレイン電極層６０６の形成によるダメージをより多く受けることになる。これは凹凸を生じさせ、フォトダイオードのリーク電流の増大を招くという問題に波及する。この問題を回避するには、例えばフォトダイオードの下部の電極６０９を高融点金属等で形成する必要があるが、その場合はゲート電極やゲート配線材料として低抵抗のアルミ合金膜を使用できなくなるという問題が生じる。また、ソース電極層６０５とカソード電極層６０９との接続には開口寸法のマージンが減少するという問題もある。このような問題を回避するため、特許文献２や３のように、フォトセンサーの下部に形成される電極は、薄膜トランジスタのソース電極やドレイン電極と同じレイヤで構成された電極上に形成することがある。
【０００７】
ところで、フォトセンサーの出力性能を高める方法の一つに、１つのセンサー構成要素の面積に占めるフォトダイオードとなるＳｉ層の面積の割合を増加させる方法がある。そのため従来の構造では、例えば特許文献２や特許文献３に示されるように、フォトダイオードがダイオード・ボトム接点開口であるコンタクトホールを包含する形状となっていた。すなわち、フォトダイオードを構成するＳｉ層がコンタクトホールのエッジをまたがって形成されていた。しかし、そのような場合に、エッヂの長さを足し合わせた開口エッジ長、すなわちコンタクトホールの開口周囲の長さが増大すると、それに伴い電流のリーク成分が増大することが、我々の評価によって判明した。フォトダイオードを構成するＳｉ層の形成領域においてコンタクトホール等に起因する段差があると、Ｓｉ成膜時に段差部で不均一に成長したり、段差部においてＳｉ層に膜応力が発生したりするためと考えている。リーク電流の増大はフォトセンサーの感度を低下させるため、リーク電流の抑制が不可欠であった。
【課題を解決するための手段】
【０００８】
この発明にかかるフラットパネルのフォトセンサーは、ドレイン電極よりも上層に形成されてＳｉ層からなるフォトダイオードが形成されている領域においては段差が無いことを特徴とするＴＦＴアレイ基板を備えることを特徴とするものである。
【発明の効果】
【０００９】
ソース電極とゲート電極との接続のための開口寸法のマージンを考慮する必要が無く、フォトセンサーに備えられるフォトダイオードを構成するＳｉ層の形成領域においてコンタクトホールに起因する段差を排除することにより、段差部でのＳｉ成膜の不均一な成長を無くすと共に、段差による膜応力の発生を防止できるため、フォトダイオードを構成するＳｉ層は均質な膜質となり、フォトセンサーのリーク電流を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
以下、本発明の実施の形態を示す図面に基づき具体的に説明する。図１は、本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板の平面図を示したものである。図２は、図１においてＡ−Ａで示された個所における断面図である。
【００１１】
絶縁性基板であるガラス基板１上に、アルミを主成分とする金属を含むゲート電極２が形成されている。アルミを主成分とする金属としてはＡｌＮｉＮｄ、ＡｌＮｉＳｉ、ＡｌＮｉＭｇ等のＮｉを含むＡｌ合金、すなわちＡｌ−Ｎｉ合金を用いたが他のアルミ合金でもよい。また、Ａｌ以外にも低抵抗金属材料としては、Ｃｕを用いてもよい。さらにゲート電極２は金属膜を積層されて構成されてもよい。ゲート電極２を覆うように形成されるゲート絶縁膜３上に、ゲート電極２と対向するように半導体層４が形成されている。この半導体層４上に形成されるｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を介して半導体層４と接続するソース電極６とドレイン電極７とがあり、これらを覆うようにして第一のパッシベーション膜８が形成されている。
【００１２】
第一のパッシベーション膜８に開口したコンタクトホールＣＨ１を介してドレイン電極７と接続するように、Ｐドープしたアモルファスシリコン膜９とその上層のイントリンシックのアモルファスシリコン膜１０とＢドープしたアモルファスシリコン膜１１との３層積層構造からなるフォトダイオード１００が形成されており、さらにその上層にはＩＺＯ、ＩＴＺＯ、ＩＴＳＯ等からなる透明電極１２が形成されている。なお、本発明の実施の形態においては、コンタクトホールＣＨ１がフォトダイオード１００のエッジを内包するような形状に開口されていることを特徴としている。言い換えれば、コンタクトホールＣＨ１の開口エッヂの内部にフォトダイオード１００が形成されていることになり、フォトダイオード１００はコンタクトホールＣＨ１の開口エッヂをまたがないようにして配置されている。さらに、フォトダイオード１００はドレイン電極７のパターン内にも内包されている。したがって、フォトダイオード１００を構成するアモルファスシリコン積層膜には、コンタクトホールＣＨ１の開口エッヂ部やドレイン電極７における段差を乗り越える領域が無いため、リーク電流の少ない良好なフォトダイオードを形成することができる。なお、ここで開口エッヂとは図１でほぼ四角形で表示されているコンタクトホールＣＨ１の開口周囲における線状の領域であり、コンタクトホールＣＨ１がテーパー形状をなしている場合は特にそのボトム部を指す。また、ドレイン電極７において半導体層４上の領域とフォトダイオード１００が形成される領域との間にあって両方をつなぐ領域を便宜上、接続部分７ａと呼ぶことがある。
【００１３】
これらを覆うように形成される第二のパッシベーション膜１３はコンタクトホールＣＨ２、ＣＨ３を有し、第二のパッシベーション膜１３上のデータ線１４はコンタクトホールＣＨ２を介してソース電極６と接続され、第二のパッシベーション膜１３上のバイアス線１５はコンタクトホールＣＨ３を介して透明電極１２と接続するように形成されている。なお、ここでデータ線１４とバイアス線１５は、少なくともその最上層もしくは最下層にＡｌ−Ｎｉ合金膜を有している。Ａｌ−Ｎｉ合金膜の単層でもよい。最上層にＡｌ−Ｎｉ合金膜がある場合、さらに表面を窒化層としてもよい。また、図示しないが、データ線１４は３層積層構造からなるフォトダイオード１００において変換された電荷を読み出すための配線であり、バイアス線１５は光が当たらないときにｏｆｆ状態を作るために３層積層構造からなるフォトダイオードに逆バイアスをかけるための配線である。さらに、第二のパッシベーション膜１３上には遮光層１６も形成されている。そして、これらを覆うようにして第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。ここで、第四のパッシベーション膜１８は表面が平坦な膜であり、例えば有機樹脂などからなる。
【００１４】
次に、図３、図４を参照して端子部に関する説明を以下に行う。図３は、ゲート電極２から延在してなるゲート配線の端部に形成される端子部の断面図である。図４は、データ線１４もしくはバイアス線１５から延在されてなる配線の端部に形成される端子部の断面図である。
【００１５】
図３において、ガラス基板１上にゲート電極２と同時に形成されるゲート配線の端部２０が形成されている。その上層には、ゲート絶縁膜３と第一のパッシベーション膜８と第二のパッシベーション膜１３とが積層されており、さらにその上層には、データ線１４と同時に形成された導電パターン２１が形成されている。導電パターン２１はコンタクトホールＣＨ４を介してゲート配線の端部２０と接続されている。ここで、ＣＨ４はＣＨ２やＣＨ３と同じエッチング工程において形成してもよい。また、ＣＨ４をテーパー形状とすることにより導電パターン２１の被覆性が向上するので断線を防止できる。
【００１６】
また、導電パターン２１の上層には第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。第三のパッシベーション膜１７、第四のパッシベーション膜１８上に形成される端子引き出し電極２２と、導電パターン２１とは第三のパッシベーション膜１７、第四のパッシベーション膜１８に開口されたコンタクトホールＣＨ５を介して接続されている。なお、端子引き出し電極２２は透明な導電性酸化物からなるが、下層に高融点金属膜が形成された積層膜でもよい。
【００１７】
図４において、ガラス基板１上にゲート電極２と同時に形成されるショートリング配線２３が形成されている。その上層には、ゲート絶縁膜３と第一のパッシベーション膜８と第二のパッシベーション膜１３とが積層されており、さらにその上層には、データ線１４もしくはバイアス線１５から延在されてなる配線の端部２４が形成されている。配線の端部２４はコンタクトホールＣＨ６を介してショートリング配線２３と接続されている。ここで、ＣＨ６はＣＨ２やＣＨ３と同じエッチング工程において形成してもよい。また、ＣＨ６をテーパー形状とすることにより配線の端部２４の被覆性が向上するので断線を防止できる。
【００１８】
また、配線の端部２４の上層には第三のパッシベーション膜１７、第四のパッシベーション膜１８が形成されている。第三のパッシベーション膜１７、第四のパッシベーション膜１８上に形成される端子引き出し電極２２と、配線の端部２４とは第三のパッシベーション膜１７、第四のパッシベーション膜１８に開口されたコンタクトホールＣＨ７を介して接続されている。なお、端子引き出し電極２２は例えば透明な導電性酸化物からなる上層と高融点金属からなる下層との積層であってもよい。
【００１９】
図１、２に示すＴＦＴアレイ基板を用いて、公知の方法によりＸ線撮像装置などのようなフォトセンサーを製造することも可能である。図示しないが図1に示す第四のパッシベーション膜１８の上に例えばＣｓＩからなるＸ線を可視光に変換するシンチレーターを蒸着し、低ノイズアンプとＡ／Ｄコンバーターなどを有するデジタルボード、ＴＦＴを駆動するドライバーボード、および電荷を読み出す読み出しボードを接続することにより、Ｘ線撮像装置を作成することが出来る。
【００２０】
本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板では、フォトダイオードを構成するＳｉ層の形成領域においてコンタクトホールに起因する段差を排除することにより、段差部でのＳｉ成膜の不均一な成長を無くすと共に、段差による膜応力の発生を防止できるため、フォトダイオードを構成するＳｉ層は均質な膜質となり、リーク電流を抑制することができる。さらに、本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板においては、薄膜トランジスタのソース電極、ドレイン電極とフォトダイオードの下部に形成する電極を形成する時に、ゲート配線と同じレイヤのパターンが露出しないため、ゲート配線としてアルミや銅のような低抵抗の金属合金を用いることができ、大型のフォトセンサーを実現することができる。
【００２１】
次に、図５（ａ）〜（ｃ）、図６（ａ）（ｂ）を用いて本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板の製造方法について説明する。なお、図５、図６とも、図２に対応する個所における工程ごとの断面図である。
【００２２】
最初にガラス基板１上に第一の導電性薄膜として、アルミを主成分とする金属、たとえばＮｉを含むＡｌ合金、例えばＡｌＮｉＮｄをスパッタリング法により形成する。成膜条件は、圧力０．２〜０．５Ｐａ、ＤＣパワー１．０〜２．５ｋＷ  パワー密度で言うなれば０．１７〜０．４３Ｗ／ｃｍ２、成膜温度は室温〜１８０℃ぐらいまでの範囲を適用する。膜厚は１５０〜３００ｎｍ形成する。現像液との反応を抑えるためにＡｌＮｉＮｄの上に窒化したＡｌＮｉＮｄＮ層を形成しても良い。ＡｌＮｉＮｄの代わりにＡｌＮｉＳｉやＡｌＮｉＭｇなどを使用しても良い。さらに、データ線１４やバイアス線１５に同じ材料を用いてもよく、その場合は生産効率が向上する。また、Ａｌ以外にも低抵抗金属材料としてＣｕもしくはＣｕ合金を用いることができ、この場合もＡｌと同様にスパッタリング法で成膜することができる。さらに、金属膜は積層を形成してもよい。
【００２３】
次に第一のフォトリソ工程でゲート電極形状のレジストを形成し、エッチング工程で例えば燐酸・硝酸・酢酸の混酸を用いて第一の導電性薄膜をパターニングしてゲート電極２を形成する。尚、ゲート電極の断面形状をテーパー形状にすると、後続の膜形成における断線などの不良を低減できる。さらに、エッチングは燐酸と硝酸と酢酸との混酸を挙げたがエッチング液の種類はこの限りではない。また、ドライエッチを用いても良い。本実施の形態においては、フォトダイオードの形成の際にゲート電極２が露出しない構造となっているので、ゲート電極２としてダメージにそれほど強くないアルミや銅を主成分とする金属を用いることができる。そのため、低抵抗な配線を形成できるので、大型のフォトセンサーを形成することが可能となる。
【００２４】
次にゲート絶縁膜３を２００〜４００ｎｍ、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４を１００〜２００ｎｍ、ｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を２０〜５０ｎｍの膜厚でプラズマＣＶＤ法で積層する。なお、フォトセンサーは高い電荷読み出し効率が求められ駆動能力の高いトランジスタが求められる為、ａ−Ｓｉ：Ｈ半導体層４を２ステップに分割して成膜してトランジスタの高性能化を図っても良い。その場合の成膜条件として、1層目はデポレート（成膜速度）が５０〜２００Å／分の低速レートで良質な膜を形成し、その後の残りを３００Å／分以上のデポレートで成膜する。また、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４、ｎ＋ａ−Ｓｉ：Ｈのオーミックコンタクト層５を成膜温度が２５０〜３５０℃で成膜する。
【００２５】
次に第二のフォトリソ工程でチャネル形状のレジストを形成しエッチング工程で半導体層４とオーミックコンタクト層５を、チャネルを形成する部分を残すようにアイランド状にパターニングする。エッチングでは例えばＳＦ６とＨＣｌの混合ガスを用いたプラズマを用いて行う。尚、チャネルの断面形状をテーパー形状にすると、後続の膜形成における断線などの不良を低減できる。さらに、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたがガス種はこの限りではない。
【００２６】
次に第二の導電性薄膜を成膜する。第二の導電性薄膜の形成は、例えばスパッタリング法を用いて、Ｃｒなどの高融点金属膜を成膜することにより行う。膜厚は５０〜３００ｎｍ形成する。
【００２７】
次に第三のフォトリソ工程でソース電極とドレイン電極に対応するレジスト（図示せず）を形成しエッチング工程例えば硝酸セリウムアンモニウムと硝酸の混酸を用いて第二の導電性薄膜をパターニングしてソース電極６、ドレイン電極７を形成する。その後、形成した電極をマスクにして、例えばＳＦ６とＨＣｌの混合ガスを用いたプラズマを用いてオーミックコンタクト層５をエッチングして薄膜トランジスタを形成する。
【００２８】
ここまでの工程で３枚のマスクを使用しているが、シリコンアイランド化とソース電極６、ドレイン電極７およびオーミックコンタクト層５の形成という第二、第三のフォトリソ工程における形成には、グレートーンマスク等を利用した処理工程を行う１枚のマスク工程で形成する方法を用いても良い。また、ソース電極６とドレイン電極７の形成のエッチング液として硝酸セリウムアンモニウムと硝酸の混酸を挙げ、オーミックコンタクト層５のエッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたがこの限りではない。さらに、本実施の形態においてはＣｒを用いる形態について説明したが、Ｃｒの他にもＳｉとのオーミックコンタクトが取れる金属であってもよい。この状態の断面図を図５（ａ）に示す。薄膜トランジスタの特性を向上させるために、この後、パッシベーション膜８を形成する前に水素ガスを用いたプラズマ処理を行い、バックチャネル側、すなわち半導体層４の表面を荒らしてもよい。
【００２９】
次にプラズマＣＶＤ等の方法で第一のパッシベーション膜８を形成し、第四のフォトリソ工程でドレイン電極７とＰドープしたアモルファスシリコン膜９とのコンタクトをとるためのコンタクトホールＣＨ１をレジスト（図示せず）にて形成する。例えばＣＦ４とＯ２の混合ガスのプラズマを用いて第一のパッシベーション膜８をエッチングしてパターニングする。この状態の断面図を図５（ｂ）に示す。
【００３０】
第一のパッシベーション膜８としては、誘電率の低い酸化珪素（ＳｉＯ２）膜を膜厚２００〜４００ｎｍで形成する。酸化珪素膜の成膜条件はＳｉＨ４流量が１０〜５０ｓｃｃｍ、Ｎ２Ｏ流量が２００〜５００ｓｃｃｍ、成膜圧力は５０Ｐａ、ＲＦパワーが５０〜２００Ｗ、パワー密度で言うなれば０．０１５〜０．６７Ｗ／ｃｍ２、成膜温度は２００〜３００℃とした。尚、エッチングガスにＣＦ４とＯ２の混合ガスを挙げたがこの限りでは無い。さらには、第一のパッシベーション膜８として酸化珪素を挙げたがこの限りでは無い。ＳｉＮやＳｉＯＮでもよく、この場合は、上記ガスに水素、窒素、ＮＨ３を加えて形成する。また、第四のフォトリソ工程において、コンタクトホールＣＨ１の開口エッジは、ドレイン電極７とフォトダイオード１００とが接続する領域のエッジより外側に配置されるマスクにより形成する。
【００３１】
次にプラズマＣＶＤ法でフォトダイオード１００を形成する為のＰドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を一度も真空を破らずに同一成膜室で順番に成膜する。この時に得られるシリコン積層膜の各膜厚はＰドープしたアモルファスシリコン膜９の膜厚が３０〜８０ｎｍ、イントリンシックのアモルファスシリコン膜１０の膜厚が０．５〜２．０μｍ、Ｂドープしたアモルファスシリコン膜１１の膜厚が３０〜８０ｎｍである。イントリンシックのアモルファスシリコン膜１０は例えばＳｉＨ４流量が１００〜２００ｓｃｃｍ、Ｈ２流量が１００〜３００ｓｃｃｍ、成膜圧力は１００〜３００Ｐａ、ＲＦパワーが３０〜１５０Ｗ、パワー密度で言うなれば０．０１〜０．０５Ｗ／ｃｍ２、成膜温度は２００〜３００℃で成膜する。ＰあるいはＢのドープトシリコンはそれぞれ０．２〜１．０％のＰＨ３あるいはＢ２Ｈ６を上記成膜条件のガスに混合した成膜ガスで成膜する。
【００３２】
Ｂドープしたアモルファスシリコン膜１１は、イオンシャワードーピング方法またはイオン注入方法により、イントリンシックのアモルファスシリコン膜１０の上層部にＢを注入して形成しても良い。尚、イオン注入を用いてＢドープしたアモルファスシリコン膜１１を形成する場合、それに先立ってイントリンシックのアモルファスシリコン膜１０の表面に膜厚５〜４０ｎｍのＳｉＯ２膜を形成してもよい。これは、Ｂを注入する際のダメージを軽減させるためである。その場合、イオン注入後にＳｉＯ２膜をＢＨＦ等により除去してもよい。
【００３３】
次に例えばＩＺＯ、ＩＴＺＯ、ＩＴＳＯのいずれかのターゲットを用いたスパッタ法により非結晶透明導電膜を成膜する。成膜条件は０．３〜０．６Ｐａ、ＤＣパワーは３〜１０ｋＷ、パワー密度で言うなれば０．６５〜２．３Ｗ／ｃｍ２、Ａｒ流量５０〜１５０ｓｃｃｍ、酸素流量１〜２ｓｃｃｍ、成膜温度は室温から１８０℃くらいまでで成膜する。非結晶透明導電膜の成膜後、第五のフォトリソ工程でレジスト（図示せず）を形成し例えばシュウ酸を用いてエッチングを行い、パターニングし、透明電極１２を形成する。この状態の断面図を図５（ｃ）に示す。
【００３４】
尚、エッチング液としてシュウ酸を挙げたがこの限りではない。本実施の形態においては、透明電極１２としてＩＺＯ、ＩＴＺＯ、ＩＴＳＯのいずれかを含む膜を用いたので、下層のＢドープシリコンしたアモルファスシリコン膜１１上に微小な結晶粒をほとんど含まない非結晶状態で成膜を行うことができる。したがってエッチング残渣を生じないという効果を奏する。さらに、透明電極１２は上記材料を混合した膜を用いてもよいし、それぞれの材料からなる膜を積層させた構造でもよいし、混合させた膜を積層させてもよい。
【００３５】
次に第六のフォトリソ工程で透明電極１２のパターンより一回り大きく、かつ、コンタクトホールＣＨ１の開口エッヂより内側になるようなレジストパターンを形成し、次に例えばＳＦ６とＨＣｌの混合ガスのプラズマを用いてアモルファスシリコン層すなわち、Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１の３層をパターニングする。尚、エッチングガスとしてＳＦ６とＨＣｌの混合ガスを挙げたがこの限りではない。これにより、３層積層構造からなるフォトダイオードが形成される。この状態の断面図を図６（ａ）に示す。
【００３６】
Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１の３層から構成されるフォトダイオードは、コンタクトホールＣＨ１の開口エッヂよりも内側に形成されている。したがってドレイン電極７のパターン端よりも内側にも形成されていることになる。このため、フォトダイオードがコンタクトホールＣＨ１の開口エッヂやドレイン電極７のパターン端をまたがることは無いので、段差に起因するリーク電流の増大を抑制できる。すなわち、段差部でのＳｉ成膜の不均一な成長を無くすと共に、段差による膜応力の発生を防止でき、フォトダイオードを構成するＳｉ層は均質な膜質となり、開口エッヂの段差に起因するリーク電流の増大を抑制することができる。
【００３７】
次に、フォトダイオードを保護する為の第二のパッシベーション膜１３を成膜した後、第七のフォトリソ工程でソース電極６とデータ配線１４とを接続するコンタクトホールＣＨ２、およびフォトダイオードの透明電極１２とバイアス線１５とを接続するコンタクトホールＣＨ３に対応するレジストパターン（図示せず）を形成し、ＣＦ４とＡｒの混合ガスを用いたプラズマを用いてコンタクトホールをパターニングする。この時、ゲート配線の端部２０と導電パターン２１とを接続するコンタクトホールＣＨ４やコンタクトホールＣＨ６を開口してもよい。
【００３８】
第二のパッシベーション膜１３はデータ配線１４とバイアス線１５にかかる付加容量を小さくする為に誘電率の低い酸化珪素膜を０．５〜１．５μｍの厚膜で成膜する。酸化珪素膜の成膜条件はＳｉＨ４流量が１０〜５０ｓｃｃｍ、Ｎ２Ｏ流量が２００〜５００ｓｃｃｍ、成膜圧力は５０Ｐａ、ＲＦパワーが５０〜２００Ｗ、パワー密度で言うなれば０．０１５〜０．６７Ｗ／ｃｍ２、成膜温度は２００〜３００℃とした。尚、第二のパッシベーション膜１３の材料として酸化珪素膜を挙げたがこの限りではない。ＳｉＮ等でもよい。また、コンタクトホールの開口の際には、その断面がテーパー形状となるように加工すると上層の被覆性が向上し、断線等を低減できる。
【００３９】
また、本実施の形態では、第二のパッシベーション膜１３を成膜した後にコンタクトホールＣＨ２、ＣＨ３を開口する製造方法について記載したが、必ずしもこれに限定されるものではない。たとえば、あらかじめコンタクトホールＣＨ１を開口する際に同時に、コンタクトホールＣＨ２やコンタクトホールＣＨ４、ＣＨ６に相当する個所に開口しておいてもよい。この場合、第一のパッシベーション膜８が除去できるので、第二のパッシベーション膜１３を成膜した後の開口のエッチング時間を短縮できる効果を奏する。
【００４０】
次に、データ線１４、バイアス線１５、および遮光層１６を形成する為に、第三の導電性薄膜を成膜する。第三の導電性薄膜としては、抵抗が低く、かつ耐熱性に優れ、かつ透明導電膜とのコンタクト特性に優れたＮｉを含むＡｌ合金で例えばＡｌＮｉＮｄを膜厚０．５〜１．５μｍで成膜する。データ線１４、およびバイアス線１５はＡｌＮｉＮｄ単層でも良く、ＡｌＮｉＮｄとＭｏやＭｏ合金、あるいはＣｒなどの高融点金属との積層でも良く、また、現像液との反応を抑えるためにＡｌＮｉＮｄの上に窒化したＡｌＮｉＮｄＮを形成しても良い。例えばスパッタリング法により下地をＭｏ合金、その上にＡｌＮｉＮｄを連続成膜する。成膜条件は圧力０．２〜０．５Ｐａ、ＤＣパワー１．０〜２．５ｋＷ、パワー密度で言うなれば０．１７〜０．４３Ｗ／ｃｍ２、成膜温度は室温から１８０℃ぐらいまでの範囲で行う。
【００４１】
次に、第八のフォトリソ工程でデータ線１４、バイアス線１５、および遮光層１６に対応するレジストを形成し、ＡｌＮｉＮｄとＭｏの積層膜の場合は例えば燐酸、硝酸、酢酸の混酸を用いてパターニングする。この状態の断面図を図６（ｂ）に示す。なお、エッチング液としては燐酸と硝酸と酢酸の混酸を挙げたがエッチング液の種類はこの限りではない。ここで、データ線１４はＣＨ２を介してソース電極６と接続し、バイアス線１５はＣＨ３を介して透明電極１２と接続している。バイアス線１５としては先の通り、Ｎｉを含むＡｌ合金、もしくは高融点金属を最下層に用いているので下層の透明電極１２との間のコンタクト抵抗は低く、良好な接続を得ることができる。
【００４２】
次に、データ線１４、およびバイアス線１５を保護する為に第三のパッシベーション膜１７、第四のパッシベーション膜１８を形成する。例えば、第三のパッシベーション膜１７にＳｉＮを用い、第四のパッシベーション膜１８に平坦化膜を用いる。
【００４３】
第九のフォトリソ工程で、端子との接続を取る為のコンタクトホールＣＨ５やＣＨ７をレジストにて形成し、ＣＦ４とＯ２の混合ガスのプラズマを用いてパターニングする。エッチングガスとしてＣＦ４とＯ２の混合ガスを挙げたがこの限りでは無い。なお、第四のパッシベーション膜１８として感光性を持つ平坦化膜を用いることにより、第九のフォトリソ工程における第四のパッシベーション膜１８のパターニングは、露光と現像処理によって行ってもよい。
【００４４】
次に端子引き出し電極２２となる導電膜を成膜する。電極材料は信頼性を確保する為に例えばアモルファスＩＴＯなどの透明導電膜を成膜する。次に第１０のフォトリソ工程にて端子形状のレジストを形成し、例えばシュウ酸を用いてエッチングして端子引き出し電極２２を形成する。その後、アニールによりＩＴＯを結晶化する。ここで、端子引き出し電極２２は、図３、４に示すように、コンタクトホールＣＨ５やＣＨ７を介して、導電パターン２１や配線の端部２４と接続される。
【００４５】
なお、本実施の形態の説明において、コンタクトホールＣＨ１の開口エッヂは、図１や図５（ｂ）で示したようにドレイン電極７のパターン端によって囲まれる配置となっている。しかし、この大小関係は逆でもかまわない。そのように形成したＴＦＴアレイ基板の平面図と断面図をそれぞれ図７、図８に示す。図８は、図７においてＡ−Ａで示す個所の断面図である。
【００４６】
図７、図８において、コンタクトホールＣＨ１の開口エッヂはドレイン電極７を内包する配置となっている。この場合においても、Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を含むフォトダイオードは、コンタクトホールＣＨ１やドレイン電極７による段差部をまたがらないように形成されているので、本発明の効果を同様に得ることができる。製造方法については、コンタクトホールＣＨ１を開口する時のマスク寸法以外は、既に説明した内容とほとんど重複するので省略するが、コンタクトホールＣＨ１開口時のエッチングは下地のゲート絶縁膜３との選択性を持ったエッチング条件で行うのが望ましい。
【００４７】
実施の形態２
本実施の形態１において、フォトダイオード１００の下部電極となるドレイン電極７とアモルファスシリコン膜９とを接続するコンタクトホールＣＨ１を形成する際に、エッチング条件によっては、エッチングガスの成分がポリマーを形成し、ドレイン電極７上に再付着する場合がある。このような状態においては、フォトダイオードを構成するＰドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を成膜する際に、ドレイン電極７との密着性が悪くアモルファスシリコン膜の膜はがれが発生することがある。
【００４８】
本実施の形態２においては以下、フォトダイオード１００のリーク電流を抑え、かつ、アモルファスシリコン膜の膜はがれを防止する実施の形態を図９、図１０に基づき説明する。図９は、本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板の平面図を示したものである。図１０は、図９においてＡ−Ａで示された個所における断面図である。なお、明確にするために、図９においてはコンタクトホールＣＨ１を破線で表示している。
【００４９】
本実施の形態２においては、図９、１０からわかるように、コンタクトホールＣＨ１を覆うようにしてフォトダイオード１００の下部電極２５が形成され、フォトダイオード１００は下部電極２５と接続するようにその上部に形成されていることを特徴としている。すなわち、フォトダイオード１００は下部電極２５を介してドレイン電極７と接続している。さらに、フォトダイオード１００はコンタクトホールＣＨ１開口エッヂ近傍において下部電極２５がパッシベーション膜８を覆っている領域（図１０中の破線の領域２６）をまたがないようにして配置されていることに特徴がある。したがって、実施の形態１と同じようにフォトダイオード１００を構成するアモルファスシリコン積層膜には段差を乗り越える領域が無いため、リーク電流の少ない良好なフォトダイオード１００を形成することができる。
【００５０】
次に、製造方法について説明する。第四のフォトリソ工程によりコンタクトホールＣＨ１を形成するまでは、実施の形態１と同様の製造方法で形成するため、説明は省略する。本実施の形態２においては、コンタクトホールＣＨ１の形成後、フォトダイオード１００の下部電極２５となる第四の導電性薄膜を成膜する。第四の導電性薄膜の形成は、例えばスパッタリング法を用いて、Ｃｒなどの高融点金属膜を成膜することにより行う。
【００５１】
次にフォトリソ工程で、コンタクトホールＣＨ１を覆うようにしてフォトダイオードの下部電極２５を形成し、次にＰドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を成膜する。下部電極２５はコンタクトホールＣＨ１を形成した後に形成されているうえに、下部電極２５の表面には表面汚染が残りにくくアモルファスシリコン積層膜との密着力は良いため、膜剥れを防止することが可能となる。尚、ドレイン電極７と下部電極２５の界面にはエッチングガスによるポリマーが残存し界面が汚染している場合があるが、フォトダイオードとのコンタクト抵抗から見るとドレイン電極７と下部電極２５とのコンタクト抵抗の増加は微少であり問題はない。
【００５２】
アモルファスシリコン積層膜を形成して以降の製造方法については、実施の形態１と同様の方法で形成するため省略するが、前述の通り本実施の形態２においてはフォトダイオード１００がコンタクトホールＣＨ１の開口エッジ近傍において下部電極２５がパッシベーション膜８を覆っている領域（図１０中の破線の領域２６）をまたがないようにして配置されていることに特徴がある。したがって、実施の形態１と同じようにフォトダイオード１００を構成するアモルファスシリコン積層膜には段差を乗り越える領域が無いため、リーク電流の少ない良好なフォトダイオード１００を形成することができる。さらに、下部電極２５を形成し、フォトダイオード１００をその上部に形成することにより、コンタクトホールＣＨ１を開口する際に付着するポリマーに起因するアモルファスシリコン膜の剥れを防止できる。
【００５３】
実施の形態３．
実施の形態２においては、下部電極２５のパターン端がコンタクトホールＣＨ１を完全に覆うように形成していた。それには以下の背景がある。すなわち、もし下部電極２５がコンタクトホールＣＨ１よりも小さいとすると、下部電極２５を加工する際に下地のドレイン電極７が露出するので、ドレイン電極７が下部電極２５とエッチング選択性が無い場合は、下地のドレイン電極７もエッチングされてしまう。特に、ドレイン電極７における接続部７ａにおいて生じた場合、薄膜トランジスタとフォトダイオード１００との断線を引き起こしてしまう。そのため、下部電極２５の材料としては、ドレイン電極７との選択性が要求され、選択の幅が狭くなるという問題があった。従って、通常は下部電極２５をコンタクトホールＣＨ１よりも大きく形成する。すなわち、下部電極２５は、コンタクトホールＣＨ１を覆うように形成されている。
【００５４】
しかし、下部電極２５をあまり大きく形成すると、データ配線１４と近接し、配線間の容量が増大してしまうので、配線間容量を低減させるためには、下部電極２５を小型にすることがのぞましい。それに伴いフォトダイオード１００の面積も縮小する必要が生じるが、それはフォトセンサーの感度の低下につながるため困難である。そのため、上記のような状況下では下部電極２５はコンタクトホールＣＨ１のエッヂ開口部となるべく近接するように形成される。ここでパターンのアライメントずれが生じた場合、下部電極２５のパターン端がコンタクトホールＣＨ１の内側に入り込む状況が生じうる。その場合においても、先に述べた下部電極２５の材料の選択性という問題が発生する。本実施の形態３はこのような問題を解決するためのものである。
【００５５】
本実施の形態３に係るＴＦＴアレイ基板の平面図と断面図をそれぞれ図１１、図１２に示す。図１２は、図１１においてＡ−Ａで示す箇所の断面図である。図１２においては、コンタクトホールＣＨ１開口エッヂ近傍において下部電極２５がパッシベーション膜８を覆っている領域として、実施の形態２で示した領域２６に加えて、領域２７も併せて示している。本実施の形態３の特徴は、領域２６において下部電極２５とパッシベーション膜８とが重畳する領域、すなわちオーバーラップ量Ｗ１が、領域２７において下部電極２５とパッシベーション膜８とが重畳するオーバーラップ量Ｗ２よりも大きいことにある。
【００５６】
領域２６は図１１に示すように、ＴＦＴとフォトダイオード１００との接続部分７ａに対応する領域である。従って、図１２におけるオーバーラップ量の大小関係を言い換えると、本実施の形態３に示すＴＦＴアレイ基板においては、接続部７ａにおけるオーバーラップ量Ｗ１が、接続部７ａ以外の領域におけるオーバーラップ量Ｗ２よりも大きくなるように形成されている、ともいえる。そのため、データ配線１４との容量の増大を最小限に抑制できるうえに、製造する際に例えばアライメントずれ等の不良が発生した場合でも、接続部７ａにおける断線が生じにくいという効果を奏する。特に、例えば生産能力を向上させるため下部電極２５をドレイン電極７と同一の材料にする場合や、エッチング時に十分な選択比がとれない電極材料を用いざるをえない場合には効果が高い。なお、本実施の形態３に係るＴＦＴアレイ基板の製造方法については、下部電極２５とコンタクトホールＣＨ１とのパターニング工程におけるマスクパターンのみが実施の形態２と異なるので説明は省略する。
【００５７】
また、本実施の形態３においても、Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を含むフォトダイオードは、コンタクトホールＣＨ１やドレイン電極７、下部電極２５による段差部をまたがらないように形成されているので、実施の形態１の効果を同様に得ることができる。また、実施の形態２と同様にＰドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１成膜時の膜浮きを防止する効果を得ることができる。
【００５８】
実施の形態４．
実施の形態３においては、例えばアライメントエラーが生じた際に生じうる接続部分７ａの断線を防止するために、接続部分７ａ以外の領域に比べて接続部分７ａでのオーバーラップ量を増大させておく形態について説明した。実施の形態３と比較して本実施の形態４が有する特徴は、接続部分７ａ以外の領域において、下部電極２５のパターン端部がコンタクトホールＣＨ１よりも内側に位置する部位を含む点にある。この構造によりデータ配線１４との間の容量をさらに低減することが可能となる効果を奏する。
【００５９】
本実施の形態４に係るＴＦＴアレイ基板の平面図と断面図をそれぞれ図１３、図１４に示す。図１４は、図１３においてＡ−Ａで示す箇所の断面図である。図１３においては、接続部分７ａ以外の全領域において下部電極２５のパターン端部がコンタクトホールＣＨ１よりも内側に位置しているが、この形態に限られないのはもちろんである。
【００６０】
すなわち、接続部分７ａ以外の領域において、コンタクトホールＣＨ１と下部電極２５との大小関係を部分的に混在させ、下部電極２５とパッシベーション膜８とが重畳する領域としない領域とを混在させてもよい。例えば、データ配線１４のような配線と近接する領域のみ、下部電極２５のパターン端をコンタクトホールＣＨ１内に位置するように配置してもよい。なお、製造方法については、下部電極２５とコンタクトホールＣＨ１とのパターニング工程におけるマスクパターンのみが実施の形態２と異なるので説明は省略するが、先に述べたように下部電極２５のエッチング加工時にドレイン電極７が露出するので、下部電極２５としてはドレイン電極７とエッチング選択性がある材料を使用するのが望ましい。
【００６１】
さらに、本実施の形態の説明において、コンタクトホールＣＨ１の開口エッヂは、ドレイン電極７のパターン端によって囲まれる配置となっている。しかし、この大小関係は逆でもかまわない。そのように形成したＴＦＴアレイ基板の平面図と断面図をそれぞれ図１５、図１６に示す。図１６は、図１５においてＡ−Ａで示す個所の断面図である。図１５において、コンタクトホールＣＨ１の開口エッヂはドレイン電極７を内包する配置となっている。また、下部電極２５はドレイン電極７と同じサイズもしくは、内包する配置となっている。この場合においても、Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１を含むフォトダイオード１００は、コンタクトホールＣＨ１やドレイン電極７や下部電極２５による段差部をまたがらないように形成されているので、本発明の効果を同様に得ることができる。また、Ｐドープしたアモルファスシリコン膜９、イントリンシックのアモルファスシリコン膜１０、Ｂドープしたアモルファスシリコン膜１１成膜時の膜浮きを防止する効果を得ることができる。製造方法については、コンタクトホールＣＨ１を開口する時のマスク寸法以外は、既に説明した内容とほとんど重複するので説明を省略するが、コンタクトホールＣＨ１を開口する時のエッチングは、下地のゲート絶縁膜３との選択性を持ったエッチング条件で行うのが望ましい。
【００６２】
実施の形態５．
リーク電流の少ない良好なフォトダイオードを得るために、実施の形態１では、フォトダイオードはコンタクトホールＣＨ１の開口エッジ内とドレイン電極７に内包する配置となっていた。また、実施の形態２〜４では、フォトダイオード１００は下部電極２５に内包する配置となっていたが、コンタクトホールＣＨ１の開口エッジ内での配置を前提としていた。しかし、前記のようにフォトダイオードを配置するためには、フォトリソ工程において少なくともコンタクトホールＣＨ１とドレイン電極７とのアライメントマージン、コンタクトホールＣＨ１とフォトダイオードとのアライメントマージンの２種類のアライメントマージンと、コンタクトホールＣＨ１、ドレイン電極７、フォトダイオード１００の３種類の仕上がりばらつきを考慮して設計を行う必要があるため、フォトダイオードの面積が減少し開口率低下につながる場合もある。
【００６３】
以下、フォトダイオードのリーク電流を抑え、かつ、開口率を低下させることなくアモルファスシリコン膜の膜はがれを防止することが可能な実施の形態を図１７、図１８に基づき説明する。図１７は、本実施の形態にかかるフォトセンサーに備えられるＴＦＴアレイ基板の平面図を示したものである。図１８は、図１７においてＡ−Ａで示された個所における断面図である。
【００６４】
製造方法については、ドレイン電極７の形成、コンタクトホールＣＨ１の開口位置、下部電極２５を形成する時のマスク寸法以外は実施の形態２と同様の方法で形成するため説明は省略する。図１７において、ドレイン電極７と下部電極２５とのコンタクトホールＣＨ１は、フォトダイオード１００を形成するアモルファスシリコン積層膜を内包せず、フォトダイオードとは異なる位置に形成されていることに特徴がある。また、フォトダイオード１００を構成するアモルファスシリコン積層膜は下部電極２５に内包されるように配置されており、ドレイン電極７やコンタクトホールＣＨ１や下部電極２５で形成される段差を乗り越える領域が無いため、リーク電流の少ない良好なフォトダイオードを形成することができる。前記の配置では、フォトダイオード１００のフォトリソ工程において、フォトダイオード１００と下部電極２５とのアライメントマージンのみを確保すればよく、実施の形態１や実施の形態２よりアライメントマージンを小さくすることが可能となり、開口率を高めることが可能となる。また、下部電極２５上にアモルファスシリコン膜を積層するために、アモルファスシリコン膜のはがれも防止が可能である。
【００６５】
尚、本実施例のＴＦＴはアモルファスシリコンを用いた逆スタガ型のチャネルエッチタイプについて記述したが、ポリシリコンＴＦＴやクリスタルシリコンを用いたＭＯＳを用いても良く、さらにはスイッチング機能をもつ素子とフォトダイオードを組み合わせても良い。
【００６６】
上記の様に得られるアレイ基板を用いて、公知の方法によりＸ線撮像装置などのようなフォトセンサーを製造することも可能である。図示しないが、図２に示す第四のパッシベーション膜１８上、もしくはそれよりも上層に例えばＣｓＩからなるＸ線を可視光に変換するシンチレーターを蒸着により形成し、低ノイズアンプとＡ／Ｄコンバーターなどを有するデジタルボード、ＴＦＴを駆動するドライバーボード、および電荷を読み出す読み出しボードを接続し、Ｘ線撮像装置を作成することが出来る。
【図面の簡単な説明】
【００６７】
【図１】実施の形態１のフォトセンサーに備えられるＴＦＴアレイ基板の平面図
【図２】実施の形態１のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図３】実施の形態１の端子部の断面図
【図４】実施の形態１の端子部の断面図
【図５】実施の形態１のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図６】実施の形態１のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図７】実施の形態１の異なる例のＴＦＴアレイ基板の平面図
【図８】実施の形態１の異なる例のＴＦＴアレイ基板の断面図
【図９】実施の形態２のフォトセンサーに備えられるＴＦＴアレイ基板の平面図
【図１０】実施の形態２のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図１１】実施の形態３のフォトセンサーに備えられるＴＦＴアレイ基板の平面図
【図１２】実施の形態３のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図１３】実施の形態４のフォトセンサーに備えられるＴＦＴアレイ基板の平面図
【図１４】実施の形態４のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図１５】実施の形態４の異なる例のフォトセンサーに備えられるＴＦＴアレイ基板の平面図
【図１６】実施の形態４の異なる例のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【図１７】実施の形態５のフォトセンサーに備えられるＴＦＴアレイ基板の平面図
【図１８】実施の形態５のフォトセンサーに備えられるＴＦＴアレイ基板の断面図
【符号の説明】
【００６８】
１  ガラス基板
２  ゲート電極
３  ゲート絶縁膜
４  半導体層
５  オーミックコンタクト層
６  ソース電極
７  ドレイン電極
７ａ  接続部分
８  第一のパッシベーション膜
９  Ｐドープしたアモルファスシリコン膜
１０  アモルファスシリコン膜
１１  Ｂドープしたアモルファスシリコン膜
１２  透明電極
１３  第二のパッシベーション膜
１４  データ線
１５  バイアス線
１６  遮光層
１７  第三のパッシベーション膜
１８  第四のパッシベーション膜
２０  配線の端部、２１  導電パターン
２２  端子引き出し電極、２３  ショートリング配線
２４  配線の端部
２５  フォトダイオード下部電極
２６、２７  領域
ＣＨ１〜ＣＨ７  コンタクトホール
【図１】
2008283113.tif 000003
【図２】
2008283113.tif 000004
【図３】
2008283113.tif 000005
【図４】
2008283113.tif 000006
【図５】
2008283113.tif 000007
【図６】
2008283113.tif 000008
【図７】
2008283113.tif 000009
【図８】
2008283113.tif 000010
【図９】
2008283113.tif 000011
【図１０】
2008283113.tif 000012
【図１１】
2008283113.tif 000013
【図１２】
2008283113.tif 000014
【図１３】
2008283113.tif 000015
【図１４】
2008283113.tif 000016
【図１５】
2008283113.tif 000017
【図１６】
2008283113.tif 000018
【図１７】
2008283113.tif 000019
【図１８】
2008283113.tif 000020