(57)【要約】【課題】  本発明は、安全な電力で動作し続ける低雑音増幅器に関し、特に高い電力での使用に好適な低雑音増幅器を提供する事を目的とする。【解決手段】  ソース、ドレイン、ゲートを備える少なくとも一の電界効果トランジスターと、ドレイン電源と、前述のドレイン電源と前述のドレインを結ぶドレインバイアス入力線路を備える。さらに、前述のドレインバイアス入力線路上に配置される、前述のドレインに耐電力以上の電力が印加される事を防止するように抵抗値が定められたドレイン抵抗を備える。【選択図】図１
2008219507.tif 000002
【特許請求の範囲】
【請求項１】
ソース、ドレイン、ゲートを備える少なくとも一の電界効果トランジスターと、
ドレイン電源と、
前記ドレイン電源と前記ドレインを結ぶドレインバイアス入力線路と、
前記ドレインバイアス入力線路に配置され、前記ドレインに耐電力以上の電力が印加される事を防止するように抵抗値が定められたドレイン抵抗と、
を有する事を特徴とする低雑音増幅器。
【請求項２】
前記抵抗値は、600〜2800の範囲の特定の数値を前記電界効果トランジスターの飽和電流で除した値である事を特徴とする請求項１に記載の低雑音増幅器。
【請求項３】
前記ドレインバイアス入力線路と分岐した出力信号伝送線路と、
前記ドレイン抵抗とドレインコンデンサーからなる並列回路が、前記ドレインバイアス入力線路上であって、出力信号伝送線路へ伝送される信号の通過する場所に配置されている事を特徴とする請求項1又は２に記載の低雑音増幅器。
【請求項４】
前記ドレイン抵抗と前記ドレインコンデンサーが基板上に重なるように形成されている事を特徴とする請求項３に記載の低雑音増幅器。
【請求項５】
前記ドレイン抵抗が注入抵抗であり、
前記ドレインコンデンサーがＭＩＭ(metal-insulator-metal)構造からなるＭＩＭキャパシターである事を特徴とする請求項４に記載の低雑音増幅器。
【請求項６】
ソース、ドレイン、ゲートを備える少なくとも一の電界効果トランジスターと、
ゲート電源と、
前記ゲート電源と前記ゲートを結ぶゲートバイアス入力線路と、
前記ゲートバイアス入力線路と分岐した入力信号伝送線路と、
前記入力信号伝送線路上に配置され、前記ゲートに耐電力以上の電力が印加される事を防止するように抵抗値が定められたゲート抵抗と、
を有する事を特徴とする低雑音増幅器。
【請求項７】
前記ゲート抵抗とゲートコンデンサーからなる並列回路が、前記入力信号伝送線路上に配置されている事を特徴とする請求項６に記載の低雑音増幅器。
【請求項８】
前記ゲート抵抗と前記ゲートコンデンサーが基板上に重なるように形成されている事を特徴とする請求項７に記載の低雑音増幅器。
【請求項９】
前記ゲート抵抗が注入抵抗であり、
前記ゲートコンデンサーがＭＩＭ(metal-insulator-metal)構造からなるＭＩＭキャパシターである事を特徴とする請求項８に記載の低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低雑音増幅器に係り、特に高い電力での使用に好適な低雑音増幅器に関するものである。
【背景技術】
【０００２】
低雑音増幅器は、例えば携帯電話の送信用電力増幅に利用されている。低雑音増幅器としては特開平９−５５６３１号公報に提案されている構成のものがある。この低雑音増幅器は電界効果トランジスターのゲート又はドレインの電力入力線路上に、低抵抗の抵抗が配置されている。
【０００３】
【特許文献１】特開平９−５５６３１号公報
【特許文献２】特開平７−３０３０１７号公報
【特許文献３】特開平１１−４１０４２号公報
【特許文献４】特開平８−９７３６７号公報
【特許文献５】特開平６−１６９０６４号公報
【特許文献６】特開平５−９５２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電界効果トランジスターを利用する低雑音増幅器においては、電界効果トランジスターの保護のためにドレインおよびゲートに印加される電力を耐電力以下に制御する必要がある。ここで従来の電界効果トランジスターはゲートまたはドレインの電力入力線路上に抵抗値の低い抵抗を有するのみである。従って、耐電力以上の電力がその電界効果トランジスターのゲート又はドレインにそのまま印加されうる構成である。耐電力以上の電力がそのままゲートまたはドレインに印加されることにより、電界効果トランジスターの安全動作に支障が生じるという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、ドレインまたはゲートに印加される電力を耐電力以下とする事により、安全な電力で動作し続ける低雑音増幅器を提供する事を目的とする。
【課題を解決するための手段】
【０００６】
ソース、ドレイン、ゲートを備える少なくとも一の電界効果トランジスターと、
上記ドレインに接続されるドレインバイアス入力線路と、
上記ドレインバイアス入力線路に接続されたドレイン電源と、
上記ドレインに、耐電力以上の電力が印加される事を防止するように抵抗値が定められたドレイン抵抗と、
上記ドレインバイアス入力線路上に配置されたドレインコンデンサーと、
を有する事を特徴とする。
【０００７】
ソース、ドレイン、ゲートを備える少なくとも一の電界効果トランジスターと、
上記ゲートに接続されるゲートバイアス入力線路と、
上記ゲートバイアス入力線路に接続されたゲート電源と、
上記ゲートに、耐電力以上の電力が印加される事を防止するように抵抗値が定められたゲート抵抗と、
上記ゲートバイアス入力線路上に配置されたゲートコンデンサーと、
を有する事を特徴とする。
【発明の効果】
【０００８】
本発明により高い耐電力特性を有する低雑音増幅器が作成できる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１
図１は本実施形態における低雑音増幅器の構成を説明するための図である。本実施形態の低雑音増幅器は第一増幅器１０を有する。第一増幅器１０の後段に第二増幅器１２を備える。第二増幅器１２の後段に第三増幅器１４を備える。ここで第一増幅器１０、第二増幅器１２、第三増幅器１４はそれぞれ同様の構成であるため、第一増幅器１０のみ説明する。
【００１０】
第一増幅器１０は電界効果トランジスター１６を有する。電界効果トランジスター１６はソース、ドレイン、ゲートを備える。ソースは接地されている。ゲートにはゲートバイアス入力線路が接続されている。前述のゲートバイアス入力線路を経由して、ゲートに、ゲートバイアス電圧Ｖｇ１と入力信号が伝送される。ドレインにはドレインバイアス入力線路１７の一端が接続されている。ドレインバイアス入力線路１７はその線路上に抵抗１８を備えている。ドレインバイアス入力線路１７の他端はドレイン電源に接続されている。抵抗１８の抵抗値はトランジスターの飽和電流(以後、Idssと称する。) により次のように決められる。すなわち、600〜2800の範囲の特定の値をIdss[mA]で除した値である。このように抵抗１８の抵抗値は電界効果トランジスターのIdssによって決まる。さらに第一増幅器１０は、ドレインバイアス入力線路から分岐した線路であって、第一増幅器の出力を第二増幅器１２に伝送する信号伝送線路１９を備える。信号伝送線路１９はコンデンサー２０を介して第一増幅器１０と第二増幅器１２をつなぐ。
【００１１】
上述した構成を有する低雑音増幅器において、まず、増幅されるべき入力信号が第一増幅器１０に入力される。第一増幅器１０の出力は第二増幅器１２に入力される。さらに第二増幅器１２の出力は第三増幅器１４に入力される。第三増幅器の出力が出力信号として出力される。このように、本実施形態の低雑音増幅器は３段の増幅器により信号を増幅する仕様となっている。
【００１２】
本発明の特徴はドレインバイアス入力線路に抵抗が挿入されている点にある。その意義を説明するために、図２で表される低雑音増幅器（以後、比較例と称する）について説明する。比較例が図１で表される本実施形態の低雑音増幅器と相違する点は、第一増幅器、第二増幅器、第三増幅器のそれぞれについて、ドレインバイアス入力線路に抵抗が挿入されていない点のみである。このような構成を有する比較例では、ドレイン電圧Vd1またはVd2またはVd3が直接各ドレインに印加される。比較例では、ドレインに高い電圧が印加される事により電界効果トランジスターが劣化するという問題があった。
【００１３】
本実施形態の低雑音増幅器は高い耐電力特性を有する。前述の高い耐電力特性は本実施形態の低雑音増幅器が備える抵抗１８、２２、２４に起因するものである。すなわち抵抗１８、２２、２４はドレインに印加される電圧を低減する。これにより電界効果トランジスターの動作点が低電流側にシフトし出力電力を低下させる事ができる。すなわち耐電力以下で電界効果トランジスターを動作させる事ができる。本実施形態の構成によれば、耐電力特性に優れた低雑音増幅器を得る事ができる。
【００１４】
本実施形態の抵抗１８、２２、２４の抵抗値はＲ[Ω]=600〜2800/Idss[mA]  で記述される。抵抗値がこの範囲で定められている場合には、電界効果トランジスターは、高い耐電力特性を発揮しつつ高い利得を維持する事ができる。しかしながら抵抗値の範囲は上述した範囲に限定されるものではなく、所望の耐電力特性が得られる限りにおいて、その範囲から外れた値であってもよい。
【００１５】
図３は低雑音増幅器の入出力特性について、本実施形態の低雑音増幅器と比較例を比較したグラフである。図４から、本実施形態の低雑音増幅器は、比較例と比較して入力電力の高い領域において、出力電力を低減している事が分かる。このように、本実施形態の構成によれば、出力増大による電界効果トランジスターの劣化を防止できる。すなわち、耐電力が高く、安全稼動の継続が可能な低雑音増幅器を製造できる。
実施の形態２
【００１６】
本実施形態は小型かつ高耐電力特性を有する低雑音増幅器に関する。図４は本実施形態の低雑音増幅器を説明するための図である。本実施形態の低雑音増幅器は電界効果トランジスター３０を備える。電界効果トランジスター３０はゲート４４、ソース４０、ドレイン４２を備える。ソース４０は接地されている。ゲート４４には、ゲートバイアス入力線路４６が接続されている。ゲートバイアス入力線路４６はゲート４４とゲート電源Ｖｇを結ぶ。前述のゲートバイアス入力線路４６を経由して、ゲート４４にゲートバイアス電圧Ｖｇが印加される。ゲート４４には入力信号も伝送される。
【００１７】
ドレインにはドレインバイアス入力線路５２が接続されている。ドレインバイアス入力線路５２上に出力整合回路３６が配置されている。出力整合回路３６は入出力のインピーダンス整合を得るために配置されている。また、ドレインバイアス入力線路５２上には抵抗３２およびコンデンサー３４からなる並列回路３５（以後、ＲＣ並列回路３５と称する）が配置されている。このように、抵抗３２とコンデンサー３４を並列に構成し、出力整合回路３６の内部、前段若しくは後段に挿入する事で、整合をとりつつ高抵抗の抵抗を挿入することができる。ＲＣ並列回路３５は出力整合回路３６の内部、前段、後段のいずれに位置していても良い。本実施形態ではＲＣ並列回路を出力整合回路３６の後段に配置している。ドレインは出力整合回路３６とＲＣ並列回路３５を介して、ドレインバイアス入力線路５２により、ドレイン電源Ｖｄと接続されている。さらに、ＲＣ回路３５の後段に、ドレインバイアス入力線路５２と分岐するように、出力伝送用線路５１が形成されている。出力伝送用線路５１により、後段に出力が伝送される。
【００１８】
図５は図４に表される低雑音増幅器を、実際の製造工程で製造する際のレイアウトを説明するための図である。なお、図５において、図４の出力整合回路３６については説明の便宜上省略する。基板上には電界効果トランジスターを構成するゲート４４、ソース４０、ドレイン４２が平面的に形成されている。抵抗３２としては、注入抵抗が形成されている。抵抗３２はドレイン４２及びドレインバイアス入力線路５２と導通している。コンデンサー３４はＭＩＭ（metal-insulator-metal）構造からなる、ＭＩＭキャパシターで構成されている。そして、コンデンサー３４は抵抗３２の上層に重なるように形成されている。コンデンサー３４の下部電極はドレイン４２と導通している。一方、コンデンサー３４の上部電極はエアーブリッジ５０を介してドレインバイアス入力線路５２に導通している。エアーブリッジとは配線間の容量低減のために用いられる配線の方法である。ここで、抵抗３２とコンデンサー３４が並列に配置されるために、抵抗３２と、コンデンサー３４の下部電極は絶縁膜により絶縁されている。これによりＲＣ並列回路が形成される。
【００１９】
本実施形態の低雑音増幅器の構成は上述の通りである。このような構成により得られる利点は以下のニ点である。第一に、抵抗がドレインバイアス入力線路５２上に配置されているために電界効果トランジスターのドレインに印加される電圧が減じられる効果がある。これにより耐電力を超える電力が電界効果トランジスターに印加されることを防止できる。第二に、図４を用いて説明したように抵抗３２とコンデンサー３４を重なるように形成する事で、少ないスペースに両者を搭載する事ができる。ゆえに、デバイスの小型化が可能である。このように、本実施形態の構成によれば、整合をとりつつ、耐電力特性に優れた、小型化が可能な低雑音増幅器を製造する事ができる。
【００２０】
本実施形態ではコンデンサーとしてＭＩＭキャパシター、抵抗として注入抵抗を用いたが、本発明はこれらに限定されない。すなわち、両者が並列に接続されていれば本発明の効果を得られるから、両者の材質、構造、製造方法はどのようなものであってもよい。
【００２１】
本実施形態では抵抗の上層にコンデンサーを形成したが、本発明はこれに限定されない。すなわち、抵抗と、コンデンサーを並列に接続できれば本発明の効果を得られるから、コンデンサーの上層に抵抗を形成しても良い。
【００２２】
本実施形態では、出力整合回路３６は抵抗とコンデンサからなる並列回路の前段に配置したが、本発明はこれに限定されない。すなわち、出力整合回路３６はその内部に抵抗とコンデンサからなる並列回路を備えても、抵抗とコンデンサからなる並列回路の後段に位置していても本発明の効果は得られるから、前述したどの場所に配置されていてもよい。
実施の形態３
【００２３】
本実施形態は小型で、特にゲート側の耐電力特性に優れた低雑音増幅器に関する。
図６は本実施形態の低雑音増幅器の構成を説明するための図である。本実施形態の低雑音増幅器は電界効果トランジスター３０を備える。電界効果トランジスター３０はソース４０、ドレイン４２、ゲート４４を備える。ソース４０は接地されている。ドレイン４２はドレインバイアス入力線路５２によりドレイン電源Ｖｄと接続されている。また、ドレインバイアス入力線路５２から分岐した線路である出力伝送線路７０が形成されている。出力信号は出力伝送線路７０を経由して後段の回路に伝送される。
【００２４】
ゲート４４にはゲートバイアス入力線路７２の一端が接続されている。ゲートバイアス入力線路７２の他端は、ゲート電源Ｖｇに接続されている。またゲートバイアス入力線路７２から分岐して入力信号伝送線路７４が形成されている。入力信号伝送線路７４上には、抵抗６２とコンデンサー６４の並列回路からなるＲＣ回路６６が配置されている。さらに、入力信号伝送線路７４上には入力整合回路６０が配置されている。入力信号は、入力信号伝送線路７４上のＲＣ並列回路６６と入力整合回路６０を経由してをゲート４４に伝送される。このように入力信号伝送線路上にコンデンサー６４と並列に抵抗６２を挿入する事により整合を崩す事無く、高抵抗の抵抗を挿入する事ができる。
【００２５】
図７は図６に表される低雑音増幅器を実際の製造工程で製造する際のレイアウトを
説明するための図である。なお、図７において、図６の入力整合回路６２については説明の便宜上省略する。基板上には電界効果トランジスターを構成するゲート４４、ソース４０、ドレイン４２が平面的に形成されている。ドレイン４２は、ドレインバイアス入力線路５２と導通している。抵抗６２としては、注入抵抗が形成されている。抵抗６２はゲートバイアス入力線路７２および、入力信号伝送線路７４と導通している。コンデンサー６４はＭＩＭ（metal-insulator-metal）構造からなるＭＩＭキャパシターで構成されている。そして、コンデンサー６４は抵抗６２の上層に重なるように形成されている。コンデンサー６４の下部電極はゲートバイアス入力線路７２と導通している。一方、コンデンサー６４の上部電極はエアーブリッジ６８を介して入力信号伝送線路７４に導通している。ここで、抵抗６２とコンデンサー６４が並列に配置されるために、コンデンサー６４の下部電極と抵抗６２は絶縁膜により絶縁されている。これによりＲＣ並列回路６６が形成される。
【００２６】
本実施形態の低雑音増幅器の構成は上述の通りである。このような構成により抵抗を入力整合に加えた低雑音増幅器が製造できる。抵抗を加えた事の効果として、電界効果トランジスターの高耐電力特性が得られる。また、図７のように抵抗とコンデンサーを重ねるように形成する事により、低雑音増幅器の小型化が可能である。
【００２７】
本実施形態ではコンデンサーとしてＭＩＭキャパシター、抵抗として注入抵抗を用いたが、本発明はこれらに限定されない。すなわち、両者が並列に接続されていれば本発明の効果を得られるから、両者の材質、構造、製造方法はどのようなものであってもよい。
【００２８】
本実施形態では抵抗の上層にコンデンサーを形成したが、本発明はこれに限定されない。すなわち、抵抗と、コンデンサーを並列に接続できれば本発明の効果を得られるから、コンデンサーの上層に抵抗を形成しても良い。
【図面の簡単な説明】
【００２９】
【図１】この発明の実施形態１の低雑音増幅器を説明するための図である。
【図２】実施形態１の低雑音増幅器との比較例を説明するための図である。
【図３】この発明の実施形態１の低雑音増幅器について、入力電力が大きい場合の出力電力低減の効果を説明するための図である。
【図４】この発明の実施形態２の低雑音増幅器を説明するための図である。
【図５】この発明の実施形態２の低雑音増幅器を基板へ形成する際のレイアウトを説明するための図である。
【図６】この発明の実施形態３の低雑音増幅器を説明するための図である。
【図７】この発明の実施形態３の低雑音増幅器を基板へ形成する際のレイアウトを説明するための図である。
【符号の説明】
【００３０】
１６  電界効果トランジスター
１７  ドレインバイアス入力線路
１８  抵抗
【図１】
2008219507.tif 000003
【図２】
2008219507.tif 000004
【図３】
2008219507.tif 000005
【図４】
2008219507.tif 000006
【図５】
2008219507.tif 000007
【図６】
2008219507.tif 000008
【図７】
2008219507.tif 000009