(57)【要約】【課題】電流増幅率が可変であり、且つ、その電流増幅率を不揮発的に保持することができる電流増幅回路を提供すること。【解決手段】電流増幅回路１は、入力電流Ｉｉｎが入力される入力端子ＩＮと、出力電流Ｉｏｕｔが出力される出力端子ＯＵＴと、入力端子ＩＮに一端が接続された第１抵抗素子１０と、入力端子ＩＮに一端が接続された第２抵抗素子２０と、第１抵抗素子１０の他端と出力端子ＯＵＴとの間に介在する第１カレントミラー回路４０と、第２抵抗素子２０の他端と出力端子ＯＵＴとの間に介在する第２カレントミラー回路５０とを備える。第１カレントミラー回路４０は、出力端子ＯＵＴに電流を流し込み、第２カレントミラー回路５０は、出力端子ＯＵＴから電流を引き込む。第１抵抗素子１０と第２抵抗素子２０の少なくとも１つは、磁気抵抗効果素子である。【選択図】図１Ａ
2008245152.tif 000002
【特許請求の範囲】
【請求項１】
入力電流が入力される入力端子と、
出力電流が出力される出力端子と、
前記入力端子に一端が接続された第１抵抗素子と、
前記入力端子に一端が接続された第２抵抗素子と、
前記第１抵抗素子の他端と前記出力端子との間に介在し、前記出力端子に電流を流し込む第１カレントミラー回路と、
前記第２抵抗素子の他端と前記出力端子との間に介在し、前記出力端子から電流を引き込む第２カレントミラー回路と
を備え、
前記第１抵抗素子と前記第２抵抗素子の少なくとも１つが磁気抵抗効果素子である
電流増幅回路。
【請求項２】
請求項１に記載の電流増幅回路であって、
前記第１抵抗素子及び前記第２抵抗素子の両方が磁気抵抗効果素子である
電流増幅回路。
【請求項３】
請求項１に記載の電流増幅回路であって、
前記第１抵抗素子と前記第２抵抗素子の一方が磁気抵抗効果素子であり、他方が固定抵抗である
電流増幅回路。
【請求項４】
請求項１乃至３のいずれかに記載の電流増幅回路であって、
前記磁気抵抗効果素子の抵抗値は、外部磁場の印加により変化する
電流増幅回路。
【請求項５】
請求項４に記載の電流増幅回路であって、
更に、前記磁気抵抗効果素子に印加される外部磁場を生成する書き換え電流が流れる書き換え配線を備え、
前記書き換え配線は前記磁気抵抗効果素子から電気的に絶縁されている
電流増幅回路。
【請求項６】
請求項１乃至５のいずれかに記載の電流増幅回路であって、
前記第１カレントミラー回路は、偶数段のカレントミラー回路であり、
前記第２カレントミラー回路は、奇数段のカレントミラー回路である
電流増幅回路。
【請求項７】
入力電流がそれぞれ入力される複数の電流増幅ユニットと、
前記複数の電流増幅ユニットに対して共通に設けられた出力端子と
を備え、
前記複数の電流増幅ユニットの各々は、
前記入力電流が入力される入力端子と、
前記入力端子に一端が接続された第１抵抗素子と、
前記入力端子に一端が接続された第２抵抗素子と、
前記第１抵抗素子の他端と前記出力端子との間に介在し、前記出力端子に電流を流し込む第１カレントミラー回路と、
前記第２抵抗素子の他端と前記出力端子との間に介在し、前記出力端子から電流を引き込む第２カレントミラー回路と
を有し、
前記第１抵抗素子と前記第２抵抗素子の少なくとも１つが磁気抵抗効果素子である
電流増幅回路。
【請求項８】
請求項７に記載の電流増幅回路であって、
更に、前記複数の電流増幅ユニットの前段に設けられたカレントミラー回路を備え、
前記カレントミラー回路は、所定の電流を受け取り、前記所定の電流に応じた前記入力電流を前記複数の電流増幅ユニットのそれぞれに出力する
電流増幅回路。
【請求項９】
入力電流が入力される入力端子と、
出力電流が出力される出力端子と、
前記入力端子に一端が接続された第１抵抗素子と、
前記入力端子に一端が接続された第２抵抗素子と、
前記第１抵抗素子の他端と前記出力端子との間に介在し、前記出力端子に電流を流し込む第１カレントミラー回路と、
前記第２抵抗素子の他端と前記出力端子との間に介在し、前記出力端子から電流を引き込む第２カレントミラー回路と
を備え、
前記第１抵抗素子と前記第２抵抗素子の少なくとも１つが、電気的に抵抗値を変更可能であり且つ不揮発的に抵抗値を保持する可変抵抗素子である
電流増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流増幅回路に関する。特に、本発明は、増幅率が可変である電流増幅回路に関する。
【背景技術】
【０００２】
入力電流を増幅して出力する電流増幅回路が知られている。電流増幅回路は、半導体集積回路中の信号処理回路や演算回路等において用いられる。電流増幅の方式としては、カレントミラー回路を用いる方式（例えば特許文献１参照）や、差動増幅回路と負荷抵抗を用いる方式が知られている。
【０００３】
また、抵抗値が可変である抵抗変化素子の一種として、「磁気抵抗効果素子」が知られている。典型的な磁気抵抗効果素子は、反強磁性体層、磁化固定層（ピン層）、非磁性層、磁化自由層（フリー層）が順番に積層された構造を有している。非磁性層は、磁化固定層と磁化自由層によって挟まれている。磁化固定層及び磁化自由層は、強磁性体層であり、自発磁化を有している。磁化固定層の磁化の向きは、反強磁性体層によって実質的に固定されている。一方、磁化自由層の磁化の向きは、磁化容易軸に沿って反転可能であり、磁化固定層の磁化の向きと平行、あるいは、反平行となり得る。
【０００４】
このような積層構造の積層方向の抵抗値は、磁化固定層と磁化自由層との間の磁化方向の関係に依存する。具体的には、磁化固定層と磁化自由層の磁化の向きが“反平行”である場合の抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、“平行”である場合の抵抗値（Ｒ）よりも大きくなる。その抵抗変化率（ＭＲ比）ΔＲ／Ｒは、数１０〜数１００％になることが知られている。このように、磁気抵抗効果素子は、高抵抗値と低抵抗値の２値を取り得る。その抵抗値は、不揮発的に保持される。
【０００５】
抵抗値は、磁化自由層と磁化固定層との間に定電圧を印加する、あるいは、定電流を流すことにより測定可能である。一方、抵抗値を変化させるには、磁化自由層の磁化の向きを反転させればよい。その磁化方向を反転させるために、典型的には、外部磁場が磁化自由層に印加される。外部磁場は、磁気抵抗効果素子の近傍に設けられた書き換え配線に書き換え電流を流すことにより生成される。磁化自由層に印加される外部磁場の方向は、書き換え電流の方向により制御可能である。その外部磁場の方向を制御することにより、高抵抗値あるいは低抵抗値への書き換えが可能となる。このように、磁気抵抗効果素子の抵抗値は、素子製造後にも電気的に変更可能であり、且つ、不揮発的に保持される。
【０００６】
磁気抵抗効果素子としては、トンネル磁気抵抗効果（ＴＭＲ：Tunnel MagnetoResistance）素子や、巨大磁気抵抗効果（ＧＭＲ：Giant MagnetoResistance）素子が知られている。ＴＭＲ素子の場合、磁化自由層と磁化固定層に挟まれる非磁性層は、Ａｌ２Ｏ３膜等の薄いトンネル絶縁膜である。ＧＭＲ素子の場合、非磁性層は例えばＣｕ膜である。ＴＭＲ素子やＧＭＲ素子は、例えば、磁気ランダムアクセスメモリのメモリセルとして用いられる（特許文献２参照）。
【０００７】
特許文献３には、磁気抵抗効果素子に製造ばらつきがあった場合でも、抵抗変化を出力できる回路構成が開示されている。その回路構成によれば、磁気抵抗効果素子の一端が、直流電源の一端に接続される。また、可変抵抗素子の一端も、その直流電源の一端に接続される。磁気抵抗効果素子の他端は、カレントミラー回路の電流入力端に接続され、可変抵抗素子の他端は、カレントミラー回路の電流出力端に接続される。カレントミラー回路の共通端子は、直流電源の他端に接続される。カレントミラー回路は、磁気抵抗効果素子と可変抵抗素子に等しい電流を流す。比較回路は、磁気抵抗効果素子１１の他端の電圧と可変抵抗素子の他端の電圧とを比較する。
【０００８】
【特許文献１】特開２００６−２２１５７９号公報
【特許文献２】特開２００３−８５９６６号公報
【特許文献３】特開平１０−２０００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
電流増幅回路として従来のカレントミラー回路が用いられる場合、電流増幅率は、回路レイアウトに依存して固定される。したがって、回路製造後に電流増幅率を変更することはできない。
【００１０】
一方、差動増幅回路と負荷抵抗が用いられる場合、トランジスタのチャネル抵抗を負荷抵抗として用い、ゲート電圧を制御することによって、電流増幅率を可変に設定することができる。但しこの場合、電流増幅率を保持するためには、負荷トランジスタにゲート電圧を常に印加し続ける必要がある。電力供給が切断されると、その電流増幅率の設定は消えてしまう。電流増幅率の設定を記憶しておくように、不揮発性メモリと制御回路を別途設けることも考えられる。しかしながら、不揮発性メモリと制御回路は差動増幅回路に比べてはるかに大きいため、集積回路が全体として大規模且つ複雑になってしまう。
【００１１】
本発明の目的は、電流増幅率が可変であり、且つ、その電流増幅率を不揮発的に保持することができる電流増幅回路を提供することにある。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明の第１の観点において、電流増幅回路は、入力電流（Ｉｉｎ）が入力される入力端子（ＩＮ）と、出力電流（Ｉｏｕｔ）が出力される出力端子（ＯＵＴ）と、入力端子（ＩＮ）に一端が接続された第１抵抗素子（１０）と、入力端子（ＩＮ）に一端が接続された第２抵抗素子（２０）と、第１抵抗素子（１０）の他端と出力端子（ＯＵＴ）との間に介在する第１カレントミラー回路（４０）と、第２抵抗素子（２０）の他端と出力端子（ＯＵＴ）との間に介在する第２カレントミラー回路（５０）と、を備える。第１カレントミラー回路（４０）は、出力端子（ＯＵＴ）に電流を流し込むように構成され、一方、第２カレントミラー回路（５０）は、当該出力端子（ＯＵＴ）から電流を引き込むように構成される。上記第１抵抗素子（１０）と第２抵抗素子（２０）の少なくとも１つは、磁気抵抗効果素子である。
【００１４】
例えば、第１抵抗素子（１０）と第２抵抗素子（２０）の双方が磁気抵抗効果素子である。その場合、入力端子（ＩＮ）に入力される入力電流（Ｉｉｎ）は、２つの磁気抵抗効果素子の抵抗値（Ｒ１，Ｒ２）に応じて分流される。第１カレントミラー回路（４０）は、一方の磁気抵抗効果素子（１０）を流れる電流に応じた電流を出力端子（ＯＵＴ）に流し込む。第２カレントミラー回路（５０）は、他方の磁気抵抗効果素子（２０）を流れる電流に応じた電流を出力端子（ＯＵＴ）から引き込む。これら２つの電流の差分が、出力電流（Ｉｏｕｔ）として出力端子（ＯＵＴ）から出力される。
【００１５】
入力電流（Ｉｉｎ）に対する出力電流（Ｉｏｕｔ）の増幅率は、２つの磁気抵抗効果素子（１０，２０）のそれぞれを流れる電流の比率によって決まる。その電流の比率は、２つの磁気抵抗効果素子（１０，２０）のそれぞれの抵抗値（Ｒ１，Ｒ２）によって決まる。従って、磁気抵抗効果素子（１０，２０）の抵抗値（Ｒ１，Ｒ２）を制御することによって、電流増幅率を可変に設定することが可能となる。また、磁気抵抗効果素子（１０，２０）は抵抗値（Ｒ１，Ｒ２）を不揮発的に保持する。従って、本発明に係る電流増幅回路の電流増幅率も不揮発的に保持される。電流増幅率を不揮発的に保持するために、不揮発性メモリや制御回路は不要である。その結果、集積回路の規模の増大が防止される。
【００１６】
更に、磁気抵抗効果素子（１０，２０）の場合、その抵抗値（Ｒ１，Ｒ２）を外部磁場の印加により変化させることが可能である。その外部磁場は、入力電流（Ｉｉｎ）とは別の電流経路（１３，２３）を流れる書き換え電流（ＩＷ１，ＩＷ２）により生成される。このことは、入力電流（Ｉｉｎ）を入力したまま、磁気抵抗効果素子（１０，２０）の抵抗値（Ｒ１，Ｒ２）を変化させることができることを意味する。言い換えれば、電流増幅回路の動作を停止することなく、電流増幅動作と増幅率変更を並行して行うことができる。集積回路に複数の電流増幅回路が搭載される場合、その集積回路を動作させたままで、複数の電流増幅回路のそれぞれの電流増幅率を一括して変更することが可能である。
【００１７】
本発明の第２の観点において、電流増幅回路は、入力電流（Ｉｉｎ１〜Ｉｉｎ３）がそれぞれ入力される複数の電源増幅ユニット（ＣＡ１〜ＣＡ３）と、それら電源増幅ユニット（ＣＡ１〜ＣＡ３）に対して共通に設けられた出力端子（ＯＵＴ）とを備える。複数の電流増幅ユニット（ＣＡ１〜ＣＡ３）の各々は、入力電流（Ｉｉｎ）が入力される入力端子（ＩＮａ）と、入力端子（ＩＮａ）に一端が接続された第１抵抗素子（１０）と、入力端子（ＩＮａ）に一端が接続された第２抵抗素子（２０）と、第１抵抗素子（１０）の他端と出力端子（ＯＵＴ）との間に介在する第１カレントミラー回路（４０）と、第２抵抗素子（２０）の他端と出力端子（ＯＵＴ）との間に介在する第２カレントミラー回路（５０）と、を備える。第１カレントミラー回路（４０）は、出力端子（ＯＵＴ）に電流を流し込むように構成され、一方、第２カレントミラー回路（５０）は、当該出力端子（ＯＵＴ）から電流を引き込むように構成される。上記第１抵抗素子（１０）と第２抵抗素子（２０）の少なくとも１つは、磁気抵抗効果素子である。
【００１８】
本発明の第３の観点において、電流増幅回路は、入力電流（Ｉｉｎ）が入力される入力端子（ＩＮ）と、出力電流（Ｉｏｕｔ）が出力される出力端子（ＯＵＴ）と、入力端子（ＩＮ）に一端が接続された第１抵抗素子と、入力端子（ＩＮ）に一端が接続された第２抵抗素子と、第１抵抗素子の他端と出力端子（ＯＵＴ）との間に介在する第１カレントミラー回路（４０）と、第２抵抗素子の他端と出力端子（ＯＵＴ）との間に介在する第２カレントミラー回路（５０）と、を備える。第１カレントミラー回路（４０）は、出力端子（ＯＵＴ）に電流を流し込むように構成され、一方、第２カレントミラー回路（５０）は、当該出力端子（ＯＵＴ）から電流を引き込むように構成される。上記第１抵抗素子と第２抵抗素子の少なくとも１つは、電気的に抵抗値を変更可能であり且つ不揮発的に抵抗値を保持する可変抵抗素子である。
【発明の効果】
【００１９】
本発明に係る電流増幅回路によれば、回路製造後であっても、電流増幅率を電気的に変化させることが可能である。また、本発明に係る電流増幅回路は、電源の切断後であっても、電流増幅率を不揮発的に保持することが可能である。電流増幅率を不揮発的に保持するために、不揮発性メモリ等の巨大な回路は不要であり、回路規模の増大が防止される。更に、磁気抵抗効果素子が用いられる場合、電流増幅動作を行いながら、電流増幅率を変更することも可能である。
【発明を実施するための最良の形態】
【００２０】
１．第１の実施の形態
１−１．構成
図１Ａは、本発明の第１の実施の形態に係る電流増幅回路１の構成を示す回路図である。図１Ｂは、電流増幅回路１の記号を示している。電流増幅回路１は、入力電流Ｉｉｎを受け取り、その入力電流Ｉｉｎを可変の電流増幅率で増幅し、増幅後の電流を出力電流Ｉｏｕｔとして出力する。この電流増幅回路１は、入力電流Ｉｉｎが入力される入力端子ＩＮ、出力電流Ｉｏｕｔが出力される出力端子ＯＵＴ、第１抵抗素子１０、第２抵抗素子２０、第１カレントミラー回路４０、及び第２カレントミラー回路５０を備えている。
【００２１】
本実施の形態において、抵抗素子１０、２０は、磁気抵抗効果素子である。以下、第１抵抗素子１０は第１磁気抵抗効果素子１０と参照され、第２抵抗素子２０は第２磁気抵抗効果素子２０と参照される。
【００２２】
磁気抵抗効果素子としては、ＴＭＲ素子やＧＭＲ素子が用いられる。図２は、磁気抵抗効果素子の特性を示している。縦軸は、磁気抵抗効果素子の抵抗値Ｒを示し、横軸は、書き換え電流ＩＷを示す。抵抗値Ｒは、高い値ＲＨと低い値ＲＬの２値を取り得る。その抵抗値Ｒは、書き換え電流ＩＷにより発生する外部磁場を印加することにより変更可能である。図２に示されるように、書き換え電流ＩＷの方向に応じて、抵抗値Ｒは、高抵抗値ＲＨまたは低抵抗値ＲＬとなる。書き換え電流ＩＷの供給が停止した後でも、抵抗値Ｒは不揮発的に保持される。書き換え電流ＩＷは、磁気抵抗効果素子の近傍に設けられる書き換え配線を流れる。その書き換え配線は、磁気抵抗効果素子から電気的に絶縁されている。従って、磁気抵抗効果素子を貫通するように電流を流しながら、抵抗値Ｒを書き換えることが可能である。
【００２３】
再度図１Ａを参照して、第１磁気抵抗効果素子１０は、２つの読み出し端子１１、１２を有している。一方の読み出し端子１１は、上記入力端子ＩＮに接続されており、他方の読み出し端子１２は、第１カレントミラー回路４０の入力に接続されている。電流は、２つの読み出し端子１１、１２の間を、第１磁気抵抗効果素子１０を貫通するように流れることができる。それら読み出し端子１１、１２間の抵抗値は、Ｒ１で与えられるとする。また、第１磁気抵抗効果素子１０の近傍には、書き換え電流ＩＷ１が流れる書き換え配線１３が設けられている。書き換え配線１３は、第１磁気抵抗効果素子１０から電気的に絶縁されている。書き換え配線１３の両端は書き換え端子１４、１５に接続されており、それら書き換え端子１４、１５を用いることにより書き換え電流ＩＷ１を双方向に流すことが可能である。その書き換え電流ＩＷ１の方向に応じて、第１磁気抵抗効果素子１０の抵抗値Ｒ１は、高抵抗値ＲＨあるいは低抵抗値ＲＬに変化する。
【００２４】
同様に、第２磁気抵抗効果素子２０は、２つの読み出し端子２１、２２を有している。一方の読み出し端子２１は、上記入力端子ＩＮに接続されており、他方の読み出し端子２２は、第２カレントミラー回路５０の入力に接続されている。電流は、２つの読み出し端子２１、２２の間を、第２磁気抵抗効果素子２０を貫通するように流れることができる。それら読み出し端子２１、２２間の抵抗値は、Ｒ２で与えられるとする。また、第２磁気抵抗効果素子２０の近傍には、書き換え電流ＩＷ２が流れる書き換え配線２３が設けられている。書き換え配線２３は、第２磁気抵抗効果素子２０から電気的に絶縁されている。書き換え配線２３の両端は書き換え端子２４、１５に接続されており、それら書き換え端子２４、１５を用いることにより書き換え電流ＩＷ２を双方向に流すことが可能である。その書き換え電流ＩＷ２の方向に応じて、第２磁気抵抗効果素子２０の抵抗値Ｒ２は、高抵抗値ＲＨあるいは低抵抗値ＲＬに変化する。
【００２５】
図１Ａにおいて、書き換え配線１３と２３は、共通の書き換え端子１５に接続されている。その結果、図１Ｂに示されるように、電流増幅回路１は“５端子素子”となる。共通の書き換え端子１５を用いることにより、端子数が削減される。尚、書き換え配線１３、２３は、それぞれ異なる書き換え端子に接続されていてもよい。
【００２６】
第１カレントミラー回路４０は、第１磁気抵抗効果素子１０の読み出し端子１２と出力端子ＯＵＴとの間に介在している。つまり、第１カレントミラー回路４０の入力は第１磁気抵抗効果素子１０に接続され、その出力は出力端子ＯＵＴに接続されている。この第１カレントミラー回路４０は、ＮＭＯＳトランジスタＮ１、Ｎ２、ＰＭＯＳトランジスタＰ１、Ｐ２から構成されている。
【００２７】
ＮＭＯＳトランジスタＮ１、Ｎ２のソース端子は電源ＶＮ（グランド電源あるいは負電圧電源）に接続されている。ＮＭＯＳトランジスタＮ１のゲート端子及びドレイン端子は、読み出し端子１２に共通に接続されている。ＮＭＯＳトランジスタＮ２のゲート端子は、ＮＭＯＳトランジスタＮ１のゲート端子に接続され、そのドレイン端子はＰＭＯＳトランジスタＰ１のドレイン端子に接続されている。これらＮＭＯＳトランジスタＮ１、Ｎ２は、１つのカレントミラー回路を構成している。また、ＰＭＯＳトランジスタＰ１、Ｐ２のソース端子は電源ＶＰ（正電圧電源）に接続されている。ＰＭＯＳトランジスタＰ１のゲート端子及びドレイン端子は、ＮＭＯＳトランジスタＮ２のドレイン端子に共通に接続されている。ＰＭＯＳトランジスタＰ２のゲート端子は、ＰＭＯＳトランジスタＰ１のゲート端子に接続され、そのドレイン端子は出力端子ＯＵＴに接続されている。これらＰＭＯＳトランジスタＰ１、Ｐ２は、他のカレントミラー回路を構成している。
【００２８】
このように、第１カレントミラー回路４０は、偶数段（２段）のカレントミラー回路である。言い換えれば、第１カレントミラー回路４０は、出力端子ＯＵＴに対して電流を流し込む構成を有している。第１カレントミラー回路４０は、第１磁気抵抗効果素子１０を流れる電流に応じた電流を、出力端子ＯＵＴに流し込む。第１カレントミラー回路４０の電流増幅率（ミラー比）は、適用回路に合わせて適宜調整される。
【００２９】
第２カレントミラー回路５０は、第２磁気抵抗効果素子２０の読み出し端子２２と出力端子ＯＵＴとの間に介在している。つまり、第２カレントミラー回路５０の入力は第２磁気抵抗効果素子２０に接続され、その出力は出力端子ＯＵＴに接続されている。この第２カレントミラー回路５０は、ＮＭＯＳトランジスタＮ３、Ｎ４から構成されている。
【００３０】
ＮＭＯＳトランジスタＮ３、Ｎ４のソース端子は電源ＶＮに接続されている。ＮＭＯＳトランジスタＮ３のゲート端子及びドレイン端子は、読み出し端子２２に共通に接続されている。ＮＭＯＳトランジスタＮ４のゲート端子は、ＮＭＯＳトランジスタＮ３のゲート端子に接続され、そのドレイン端子は出力端子ＯＵＴに接続されている。これらＮＭＯＳトランジスタＮ３、Ｎ４は、１つのカレントミラー回路を構成している。
【００３１】
このように、第２カレントミラー回路５０は、奇数段（１段）のカレントミラー回路である。言い換えれば、第２カレントミラー回路５０は、出力端子ＯＵＴから電流を引き込む（吸い込む）構成を有している。第２カレントミラー回路５０は、第２磁気抵抗効果素子２０を流れる電流に応じた電流を、出力端子ＯＵＴから引き込む。第２カレントミラー回路５０の電流増幅率（ミラー比）は、適用回路に合わせて適宜調整される。
【００３２】
尚、カレントミラー回路４０、５０を構成するトランジスタは、ＭＯＳトランジスタに限られない。例えば、電流精度を向上させるために、バイポーラトランジスタ等の信号増幅機能を持つトランジスタが用いられてもよい。
【００３３】
１−２．動作
まず、電流増幅動作は次の通りである。入力端子ＩＮに入力される入力電流Ｉｉｎは、２つの磁気抵抗効果素子１０、２０の抵抗値Ｒ１，Ｒ２に応じて分流される。抵抗値が低い方の磁気抵抗効果素子には、より多くの電流が流れる。抵抗値が同じ場合、２つの磁気抵抗効果素子１０、２０には同じ大きさの電流が流れる。第１磁気抵抗効果素子１０には電流Ｉ１０が流れ、第２磁気抵抗効果素子２０には電流Ｉ２０が流れるとする。このとき、次の式（１）、（２）が得られる。
【００３４】
式（１）：Ｉｉｎ＝Ｉ１０＋Ｉ２０
式（２）：Ｒ１×Ｉ１０＝Ｒ２×Ｉ２０
【００３５】
第１カレントミラー回路４０は、電流Ｉ１０に応じた電流を出力端子ＯＵＴに流し込む。一方、第２カレントミラー回路５０は、電流Ｉ２０に応じた電流を出力端子ＯＵＴから吸い込む。例えば、カレントミラー回路４０、５０の電流増幅率は、同じ値βに設計されているとする。このとき、第１カレントミラー回路４０は、出力端子ＯＵＴに電流Ｉ１０×βを流し込む。一方、第２カレントミラー回路５０は、出力端子ＯＵＴから電流Ｉ２０×βを吸い込む。これら２つの電流の差分が、出力電流Ｉｏｕｔとして出力端子ＯＵＴから出力される。このとき、出力電流Ｉｏｕｔは、次の式（３）で与えられる。また、式（１）〜（３）から、次の式（４）が得られる。
【００３６】
式（３）：Ｉｏｕｔ＝β（Ｉ１０−Ｉ２０）
式（４）：Ｉｏｕｔ＝｛β（Ｒ２−Ｒ１）／（Ｒ２＋Ｒ１）｝×Ｉｉｎ
【００３７】
電流増幅回路１の電流増幅率は、Ｉｏｕｔ／Ｉｉｎ＝β（Ｒ２−Ｒ１）／（Ｒ２＋Ｒ１）で与えられる。Ｒ１＜Ｒ２の場合、すなわち、Ｒ１＝ＲＬ、Ｒ２＝ＲＨの場合、電流増幅率は正になる。Ｒ１＝Ｒ２の場合、電流増幅率はゼロになる。Ｒ１＞Ｒ２の場合、すなわち、Ｒ１＝ＲＨ、Ｒ２＝ＲＬの場合、電流増幅率は負になる。このように、電流増幅率は、磁気抵抗効果素子１０、２０の抵抗値Ｒ１、Ｒ２に応じて、“正”、“ゼロ”、“負”の３状態を取り得る。
【００３８】
磁気抵抗効果素子１０、２０の抵抗変化率（ＭＲ比）αは、（ＲＨ−ＲＬ）／ＲＬである。このＭＲ比αを用いることにより、次の式（５）が得られる。
【００３９】
式（５）：
Ｉｏｕｔ＝０                            ：Ｒ１＝Ｒ２の場合
Ｉｏｕｔ＝＋α／（２＋α）・β・Ｉｉｎ  ：Ｒ１＝ＲＬ、Ｒ２＝ＲＨの場合
Ｉｏｕｔ＝−α／（２＋α）・β・Ｉｉｎ  ：Ｒ１＝ＲＨ、Ｒ２＝ＲＬの場合
【００４０】
図３は、電流増幅回路１の入力電流−出力電流特性を示している。横軸は入力電流Ｉｉｎを示し、縦軸は出力電流Ｉｏｕｔを示している。カレントミラー回路４０、５０の電流増幅率βは１．０であるとする。図３に示されるように、抵抗値Ｒ１とＲ２が等しい場合、出力電流Ｉｏｕｔは流れない（以下、状態“Ｚ”と参照される）。抵抗値Ｒ１とＲ２が異なる場合、それら抵抗値Ｒ１とＲ２の大小関係により、電流増幅率の正負、すなわち、出力電流Ｉｏｕｔの方向が変わる。Ｒ１＝ＲＬ、Ｒ２＝ＲＨの場合、電流増幅率は正となる（以下、状態“Ｐ”と参照される）。Ｒ１＝ＲＨ、Ｒ２＝ＲＬの場合、電流増幅率は負となる（以下、状態“Ｎ”と参照される）。
【００４１】
尚、図３に示されるように、入力電流Ｉｉｎが０〜２０μＡの範囲で、入力電流Ｉｉｎにほぼ比例した出力電流Ｉｏｕｔが得られている。つまり、入力電流Ｉｉｎが０〜２０μＡの範囲で、上記式（４）、（５）で与えられる関係が得られている。しかしながら、入力電流Ｉｉｎが大きくなりすぎると（〜２０μＡ以上）、入出力特性の線形性が失われる。これは、磁気抵抗効果素子の特性に起因している。
【００４２】
想定される入力電流Ｉｉｎの範囲で線形性が保たれるように、磁気抵抗効果素子の特性を調整することが必要である。本例では、読み出し端子に流れる電流が１０μＡの時の低抵抗値ＲＬが約３０ｋΩ、高抵抗値ＲＨが約３６ｋΩとなるように、磁気抵抗効果素子の特性が調整されている。その調整が困難な場合には、入力端子ＩＮの前段にカレントミラー回路を設けてもよい。その場合、カレントミラー回路で調整された入力電流Ｉｉｎが入力端子ＩＮに入力される。そのカレントミラー回路の電流増幅率を調整することにより、上述の線形性を保つことが可能となる。
【００４３】
電流増幅回路１の電流増幅率を変更するための動作は次の通りである。電流増幅率を変更するためには、外部磁場を印加することによって、抵抗値Ｒ１，Ｒ２を所望の値に設定すればよい。そのために、書き換え配線１３、２３の少なくとも一方に書き換え電流が流される。書き換え電流ＩＷ１の方向は、抵抗値Ｒ１が所望の値に変わるように設定される。書き換え電流ＩＷ２の方向は、抵抗値Ｒ２が所望の値に変わるように設定される。書き換え配線１３、２３は、磁気抵抗効果素子１０、２０から電気的に絶縁されている。従って、入力電流Ｉｉｎを供給しながら、書き換え電流ＩＷ１、ＩＷ２も供給することが可能である。すなわち、電流増幅動作と電流増幅率の変更を同時に行うことができる。
【００４４】
１−３．効果
以上に説明されたように、磁気抵抗効果素子１０、２０の抵抗値Ｒ１、Ｒ２を電気的に制御することによって、電流増幅回路１の電流増幅率を可変に設定することが可能となる。また、磁気抵抗効果素子１０、２０は抵抗値Ｒ１、Ｒ２を不揮発的に保持する。従って、電流増幅回路１の電流増幅率も不揮発的に保持される。電流増幅率を不揮発的に保持するために、追加的な不揮発性メモリや制御回路は不要である。その結果、集積回路の規模の増大が防止される。
【００４５】
更に、磁気抵抗効果素子１０、２０が用いられる場合、その抵抗値Ｒ１、Ｒ２を外部磁場の印加により変化させることが可能である。その外部磁場は、入力電流Ｉｉｎとは別の電流経路を流れる書き換え電流ＩＷ１、ＩＷ２により生成される。このことは、入力電流Ｉｉｎを入力したまま、磁気抵抗効果素子１０、２０の抵抗値Ｒ１、Ｒ２を変化させることができることを意味する。言い換えれば、電流増幅回路１の動作を停止することなく、電流増幅動作と増幅率変更を並行して行うことができる。
【００４６】
本発明の活用例として、アナログ演算回路、ニューロチップ、などが挙げられる。集積回路に複数の電流増幅回路１が搭載される場合、その集積回路を動作させたままで、複数の電流増幅回路１のそれぞれの電流増幅率を一括して変更することが可能である。
【００４７】
２．第２の実施の形態
第１の実施の形態では、２つ抵抗素子１０、２０の両方に磁気抵抗効果素子が用いられた。第２の実施の形態では、一方の抵抗素子が磁気抵抗効果素子であり、他方の抵抗素子が固定抵抗である。図４Ａは、第２の実施の形態に係る電流増幅回路１’の構成を示す回路図である。図４Ｂは、電流増幅回路１’の記号を示している。第１の実施の形態と同じ構成には同じ符号が付され、重複する説明は適宜省略される。
【００４８】
図４Ａで示された電流増幅回路１’において、上述の第２磁気抵抗効果素子２０が、固定抵抗３０で置換されている。固定抵抗３０は、ＬＳＩで用いられる通常の抵抗と同様であり、ポリシリコン、拡散層などで形成される。固定抵抗３０は、２つの読み出し端子３１、３２を有している。一方の読み出し端子３１は、上記入力端子ＩＮに接続されており、他方の読み出し端子３２は、第２カレントミラー回路５０の入力に接続されている。それら読み出し端子３１、３２間の抵抗値は、Ｒ３で与えられるとする。固定抵抗３０の抵抗値Ｒ３は固定であり、書き換え配線２３や書き換え電流供給端子２４は不要である。従って、図４Ｂに示されるように、電流増幅回路１’は“４端子素子”となる。
【００４９】
既出の式（４）と同様に、本実施の形態における出力電流Ｉｏｕｔは、次の式（６）で与えられる。
【００５０】
式（６）：Ｉｏｕｔ＝｛β（Ｒ３−Ｒ１）／（Ｒ３＋Ｒ１）｝×Ｉｉｎ
【００５１】
磁気抵抗効果素子１０の抵抗値Ｒ１は、ＲＨあるいはＲＬとなる。固定抵抗３０の抵抗値Ｒ３は、例えば、ＲＨとＲＬの間の値に設定される。Ｒ１＝ＲＬ＜Ｒ３の場合、電流増幅率は正になる（状態“Ｐ”）。一方、Ｒ１＝ＲＨ＞Ｒ３のとき、電流増幅率は負になる（状態“Ｎ”）。電流増幅率がゼロとなることはない。状態“Ｚ”が得られないこと以外、第１の実施の形態と同様の効果が得られる。
【００５２】
３．第３の実施の形態
３−１．構成
図５は、本発明の第３の実施の形態に係る電流増幅回路の構成を示す回路図である。本実施の形態に係る電流増幅回路は、入力電流Ｉｉｎが入力される入力端子ＩＮ、出力電流Ｉｏｕｔが出力される出力端子ＯＵＴ、複数の電流増幅ユニットＣＡ１〜ＣＡ３、及びカレントミラー回路６０を備えている。
【００５３】
電流増幅ユニットＣＡ１〜ＣＡ３の各々は、第１の実施の形態で示された電流増幅回路１あるいは第２の実施の形態で示された電流増幅回路１’と同じ構成を有する。例えば、各電流増幅ユニットＣＡは、第１の実施の形態で示された電流増幅回路１と同じ構成を有する。
【００５４】
図５において、電流増幅ユニットＣＡ１は、入力端子ＩＮａ、書き換え端子１４ａ、２４ａ、１５、及び出力端子ＯＵＴを有している。電流増幅ユニットＣＡ２は、入力端子ＩＮｂ、書き換え端子１４ｂ、２４ｂ、１５、及び出力端子ＯＵＴを有している。電流増幅ユニットＣＡ３は、入力端子ＩＮｃ、書き換え端子１４ｃ、２４ｃ、１５、及び出力端子ＯＵＴを有している。電流増幅ユニットＣＡ１〜ＣＡ３の出力端子ＯＵＴは共通である。また、電流増幅ユニットＣＡ１〜ＣＡ３の書き換え端子１５も共通である。一方、電流増幅ユニットＣＡ１〜ＣＡ３の入力端子ＩＮａ、ＩＮｂ、ＩＮｃはそれぞれ独立である。
【００５５】
入力端子ＩＮａ、ＩＮｂ、ＩＮｃのそれぞれには、入力電流Ｉｉｎ１、Ｉｉｎ２、Ｉｉｎ３が入力される。そのために、電源増幅ユニットＣＡ１〜ＣＡ３の前段に、カレントミラー回路６０が設けられている。つまり、電流増幅ユニットＣＡ１〜ＣＡ３と入力端子ＩＮとの間に、カレントミラー回路６０が設けられている。カレントミラー回路６０は、入力端子ＩＮから入力電流Ｉｉｎを受け取り、その入力電流Ｉｉｎに応じた電流Ｉｉｎ１、Ｉｉｎ２、Ｉｉｎ３を電流増幅ユニットＣＡ１〜ＣＡ３のそれぞれに出力する。
【００５６】
より詳細には、カレントミラー回路６０は、ＮＭＯＳトランジスタＮ１１、Ｎ１２、ＰＭＯＳトランジスタＰ１０、Ｐ１１、Ｐ１２、Ｐ１３から構成されている。ＮＭＯＳトランジスタＮ１１とＮ１２は、１つのカレントミラー回路を構成している。そのカレントミラー回路の入力は入力端子ＩＮに接続され、その出力はＰＭＯＳトランジスタＰ１０〜Ｐ１３に接続されている。ＰＭＯＳトランジスタＰ１０とＰ１１は、１つのカレントミラー回路を構成し、電流増幅ユニットＣＡ１に入力電流Ｉｉｎ１を出力する。ＰＭＯＳトランジスタＰ１０とＰ１２は、１つのカレントミラー回路を構成し、電流増幅ユニットＣＡ２に入力電流Ｉｉｎ２を出力する。ＰＭＯＳトランジスタＰ１０とＰ１３は、１つのカレントミラー回路を構成し、電流増幅ユニットＣＡ３に入力電流Ｉｉｎ３を出力する。
【００５７】
３−２．動作
入力端子ＩＮを通してカレントミラー回路６０に入力電流Ｉｉｎが入力される。カレントミラー回路６０は、電流増幅ユニットＣＡ１〜ＣＡ３のそれぞれに入力電流Ｉｉｎ１〜Ｉｉｎ３を供給する。電流増幅ユニットＣＡ１〜ＣＡ３の各々の動作は、既出の実施の形態と同じである。電流増幅ユニットＣＡ１〜ＣＡ３のそれぞれの出力電流の合計が、出力電流Ｉｏｕｔとして出力端子ＯＵＴから出力される。
【００５８】
図６は、本実施の形態に係る電流増幅回路の入力電流−出力電流特性を示している。横軸は入力電流Ｉｉｎを示し、縦軸は出力電流Ｉｏｕｔを示している。回路全体の電流増幅率は、電流増幅ユニットＣＡ１〜ＣＡ３の電流増幅率の和となる。電流増幅ユニットＣＡ１〜ＣＡ３の各々は、状態“Ｐ”、状態“Ｚ”、状態“Ｎ”のいずれかとなる。従って、電流増幅ユニットＣＡ１〜ＣＡ３の状態の組み合わせに応じて、全体としての電流増幅率は様々に変化する。３つの電流増幅ユニットＣＡ１〜ＣＡ３が用いられる場合、電流増幅率の設定数は７である。一般化すると、Ｎ個（Ｎは１以上の整数）の電流増幅ユニットＣＡ１〜ＣＡＮが用いられる場合、電流増幅率の設定数は２Ｎ＋１となる。
【００５９】
図５中のカレントミラー回路６０において、ＰＭＯＳトランジスタＰ１１〜Ｐ１３のサイズや特性は全て同じであるとする。そのとき、入力電流Ｉｉｎ１〜Ｉｉｎ３は同じになる。また、電流増幅ユニットＣＡ１〜ＣＡ３の特性も全て同じであるとする。この場合、設定可能な電流増幅率間の幅は、図６で示されたように等しくなる。但し、電流増幅率の設定は、図６に示されたものに限られない。ＰＭＯＳトランジスタＰ１１〜Ｐ１３及び電流増幅回路ＣＡ１〜ＣＡ３のレイアウトや特性を変えることによって、電流増幅率の設定数や幅を調整することができる。
【００６０】
３−３．効果
本実施の形態によれば、既出の実施の形態と同様の効果が得られる。更に、電流増幅率の設定数が増加する。
【００６１】
４．その他の例
既出の実施の形態において、磁気抵抗効果素子以外の抵抗素子を用いることもできる。利用可能な素子は、電気的に抵抗値を変更可能であり、且つ、不揮発的にその抵抗値を保持する可変抵抗素子（抵抗変化素子）である。例えば、抵抗メモリ（ＲｅＲＡＭ：Resistive RAM）で利用される抵抗変化素子が用いられる。その抵抗変化素子は、絶縁体または半導体の遷移金属酸化物を挟む金属電極を有する。１００ｎｓ程度の電圧パルスを印加すると、その抵抗変化素子の抵抗が数桁変化する（抵抗スイッチング効果）。また、固体電解質中での金属イオンの析出・溶解反応を利用したナノブリッジが用いられてもよい。あるいは、相変化メモリ（Phase Change Memory）で利用され、熱によってアモルファス相（高抵抗）と結晶相（低抵抗）を切り替えることができる抵抗変化素子が用いられてもよい。
【図面の簡単な説明】
【００６２】
【図１Ａ】図１Ａは、本発明の第１の実施の形態に係る電流増幅回路の構成を示す回路図である。
【図１Ｂ】図１Ｂは、第１の実施の形態に係る電流増幅回路の記号を示す図である。
【図２】図２は、磁気抵抗効果素子の特性を示すグラフである。
【図３】図３は、第１の実施の形態に係る電流増幅回路の入力電流−出力電流特性を示すグラフである。
【図４Ａ】図４Ａは、本発明の第２の実施の形態に係る電流増幅回路の構成を示す回路図である。
【図４Ｂ】図４Ｂは、第２の実施の形態に係る電流増幅回路の記号を示す図である。
【図５】図５は、本発明の第３の実施の形態に係る電流増幅回路の構成を示す回路図である。
【図６】図６は、第３の実施の形態に係る電流増幅回路の入力電流−出力電流特性を示すグラフである。
【符号の説明】
【００６３】
１，１’    電流増幅回路
１０        第１磁気抵抗効果素子
１１、１２  読み出し端子
１３        書き換え配線
１４、１５  書き換え端子
２０        第２磁気抵抗効果素子
２１、２２  読み出し端子
２３        書き換え配線
２４        書き換え端子
３０        固定抵抗
３１、３２  読み出し端子
４０        第１カレントミラー回路
５０        第２カレントミラー回路
６０        カレントミラー回路
ＩＮ        入力端子
ＯＵＴ      出力端子
Ｉｉｎ      入力電流
Ｉｏｕｔ    出力電流
ＩＷ１      書き換え電流
ＩＷ２      書き換え電流
ＣＡ        電流増幅ユニット
【図１Ａ】
2008245152.tif 000003
【図１Ｂ】
2008245152.tif 000004
【図２】
2008245152.tif 000005
【図３】
2008245152.tif 000006
【図４Ａ】
2008245152.tif 000007
【図４Ｂ】
2008245152.tif 000008
【図５】
2008245152.tif 000009
【図６】
2008245152.tif 000010