(57)【要約】【課題】低オン抵抗のＭＯＳＦＥＴを多並列接続し大電力、高効率な小型の電力変換装置を提供する。【解決手段】電力変換回路１Ａは、直流電圧源１１に帰還ダイオードを内蔵したＭＯＳＦＥＴ１４を２つ並列接続して構成される主回路スイッチング素子ユニット１５を少なくとも１以上並列接続して構成される主回路スイッチングデバイス１６と、主回路スイッチングデバイス１６を直列接続して各主回路スイッチングデバイス１６の間から負荷へ電力供給する端子１８と、主回路スイッチング素子ユニット１５の還流ダイオード遮断時に直流電圧源１１の電圧より低い直流電圧の低電圧直流電源２４を還流ダイオード１７に個別印加する逆電圧印加回路２１と、逆電圧印加回路２１から主回路スイッチング素子ユニット１５に逆電圧を印加する補助ダイオード２７を備え、逆電圧印加回路２１は、多並列接続されたＭＯＳＦＥＴ１４に分担して逆電圧を与える。【選択図】  図１
2008271637.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源に主回路スイッチング素子を２つ並列接続して構成される主回路スイッチング素子ユニットを少なくとも１ユニット以上並列接続して構成される主回路スイッチングデバイスと、
前記主回路スイッチングデバイスを直列接続して各主回路スイッチングデバイスの間から負荷に電力を供給する負荷端子と、
前記主回路スイッチング素子ユニットの還流ダイオードの遮断時に前記直流電圧源の電圧より低い直流電圧を前記還流ダイオードに印加する個別の低電圧直流電圧源で構成された逆電圧印加回路と、
前記逆電圧印加回路から前記主回路スイッチング素子ユニットに逆電圧を印加する補助ダイオードを備え、
前記逆電圧印加回路は、多並列接続された前記主回路スイッチング素子に分担して逆電圧を与えるように構成されたことを特徴とする電力変換回路。
【請求項２】
前記主回路スイッチング素子は、前記還流ダイオードを内蔵したＭＯＳＦＥＴおよび前記還流ダイオードをＩＧＢＴの負極端子から正極端子へ向かう方向を順方向として接続して構成される素子の何れかであることを特徴とする請求項１記載の電力変換回路。
【請求項３】
前記逆電圧印加回路の各低電圧直流電圧源を、主回路の負電位側（対地電位）を基準とした一の共通電圧源から供給することを特徴とする請求項１記載の電力変換回路。
【請求項４】
前記各主回路スイッチング素子との配線インダクタンスが均等になる位置に各々の主回路スイッチング素子を配置した構成部分と、
前記逆電圧印加回路を前記主回路スイッチング素子の近傍に配置した構成部分と、
前記逆電圧発生回路を構成するコンデンサ、逆電圧印加スイッチング素子、ダイオードおよび前記主回路スイッチング素子の正極端子の共通接続点に至る前記直流電圧源からの正側配線経路と、前記主回路スイッチング素子の負極端子の共通接続点から前記逆電圧発生回路のコンデンサに至る負側配線経路とが極力短くなる位置に前記逆電圧発生回路のコンデンサ、逆電圧印加スイッチング素子、ダイオードおよび前記主回路スイッチング素子を配置した構成部分とを有し、前記主回路スイッチング素子に直接接続した正負の主回路直流電極の絶縁を確保しつつ密着させて構成した導体構造を備えることを特徴とする請求項１ないし３のいずれかに記載の電力変換回路。
【請求項５】
前記逆電圧印加回路は、前記スイッチング素子と逆電圧印加回路駆動素子の駆動信号を、主回路スイッチング素子のゲート駆動信号から生成してゲート駆動回路を簡素化して構成されることを特徴とする請求項１記載の電力変換回路。
【請求項６】
各主回路スイッチング素子との配線インダクタンスが均等になる位置に各々の主回路スイッチング素子を配置した構成部分と、
逆電圧印加回路を前記主回路スイッチング素子の近傍に配置した構成部分と、
前記逆電圧発生回路を構成するコンデンサ、逆電圧印加スイッチング素子、ダイオードおよび前記主回路スイッチング素子の正極端子の共通接続点に至る前記直流電圧源からの正側配線経路と、前記主回路スイッチング素子の負極端子の共通接続点から前記逆電圧発生回路のコンデンサに至る負側配線経路とが極力短くなる位置に前記逆電圧発生回路のコンデンサ、逆電圧印加スイッチング素子、ダイオードおよび前記主回路スイッチング素子を配置した構成部分とを有し、前記主回路スイッチング素子に直接接続した正負の主回路直流電極の絶縁を確保しつつ密着させて構成したことを特徴とする電力変換回路の導体構造。
【請求項７】
電力変換回路に適用され主回路のスイッチングを行う電力用スイッチング素子において、
前記電力用スイッチング素子は、ＭＯＳＦＥＴおよびＩＧＢＴの何れかの正極端子に、前記正極端子へ向かう方向を順方向として補助ダイオードを接続して構成されることを特徴とする電力用スイッング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置および電力用スイッチング素子に係り、特に、低オン抵抗のＭＯＳＦＥＴを多並列接続することで大電力化、高効率化および小型化を図った電力変換回路、当該導体構造および電力用スイッチング素子に関する。
【背景技術】
【０００２】
従来、主回路のスイッチング素子に還流ダイオードが逆並列接続された構成の電力変換回路においては、還流ダイオードの逆回復電流が流れることで生じる損失の低減化を図った電力変換回路が提案されている。このような電力変換回路および当該回路で使用される電力用スイッチング素子は、例えば、特開平１０−３２７５８５号公報（特許文献１）が提案されている。
【特許文献１】特開平１０−３２７５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、従来の電力変換装置に適用される電力変換回路において主素子であるＭＯＳＦＥＴを多並列接続して大電力化した電力変換装置を構成すると、配線のインピーダンスの不均一によって、各素子の還流ダイオードの逆回復電流に差異が生じるため、逆回復が完了するまでの時間に大きなばらつきが生じる。このため、逆回復動作を行うための時間が不揃いとなり、最も長い逆回復時間を要する素子に合わせて相補となる主素子のターンオンタイミングを遅らせる必要が生じる。結果として、アーム短絡防止用のデッドタイムを長く設定しなければならず、インバータの制御性能を低下させていた。
【０００４】
本発明は、上記課題を考慮してなされたものであり、特に、低オン抵抗のＭＯＳＦＥＴを多並列接続し大電力で高効率な小型の電力変換装置並びに当該電力変換装置を実現するための電力変換回路、当該導体構造および電力用スイッチング素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る電力変換回路は、上述した課題を解決するために、直流電圧源に主回路スイッチング素子を２つ並列接続して構成される主回路スイッチング素子ユニットを少なくとも１ユニット以上並列接続して構成される主回路スイッチングデバイスと、前記主回路スイッチングデバイスを直列接続して各主回路スイッチングデバイスの間から負荷に電力を供給する負荷端子と、前記主回路スイッチング素子ユニットの還流ダイオードの遮断時に前記直流電圧源の電圧より低い直流電圧を前記還流ダイオードに印加する個別の低電圧直流電圧源で構成された逆電圧印加回路と、前記逆電圧印加回路から前記主回路スイッチング素子ユニットに逆電圧を印加する補助ダイオードを備え、前記逆電圧印加回路が多並列接続された前記主回路スイッチング素子に分担して逆電圧を与えるように構成される。
【０００６】
本発明に係る電力変換回路の導体構造は、上述した課題を解決するために、各主回路スイッチング素子との配線インダクタンスが均等になる位置に各々の主回路スイッチング素子を配置した構成部分と、逆電圧印加回路を前記主回路スイッチング素子の近傍に配置した構成部分と、前記逆電圧発生回路を構成するコンデンサ、逆電圧印加スイッチング素子、ダイオードおよび前記主回路スイッチング素子の正極端子の共通接続点に至る前記直流電圧源からの正側配線経路と、前記主回路スイッチング素子の負極端子の共通接続点から前記逆電圧発生回路のコンデンサに至る負側配線経路とが極力短くなる位置に前記逆電圧発生回路のコンデンサ、逆電圧印加スイッチング素子、ダイオードおよび前記主回路スイッチング素子を配置した構成部分とを有し、前記主回路スイッチング素子に直接接続した正負の主回路直流電極の絶縁を確保しつつ密着させて構成したことを特徴とする。
【０００７】
本発明に係る電力用スイッチング素子は、上述した課題を解決するために、電力変換回路に適用され主回路のスイッチングを行う電力用スイッチング素子において、前記電力用スイッチング素子は、ＭＯＳＦＥＴおよびＩＧＢＴの何れかの正極端子に、前記正極端子へ向かう方向を順方向として補助ダイオードを接続して構成されることを特徴とする。
【発明の効果】
【０００８】
本発明に係る電力変換回路によれば、逆電圧印加回路のコンデンサからの電荷放電が均等になるとともに、速やかに還流ダイオードの逆回復が完了できるので、効果的に還流ダイオードで生じる損失を低減することができる。また、ＭＯＳＦＥＴは、ターンオン時において純粋な抵抗体となるので、ＭＯＳＦＥＴを多並列接続することで、導通損を低減することができ、従来よりも大電力、高効率および小型化した電力変換回路および電力変換装置を提供することができる。
【０００９】
本発明に係る電力変換回路の導体構造によれば、見かけ上、低インダクタンス化することができるので、主回路のサージ過電圧が抑制されて直流スナバが殆どなくすことができる。その結果、従来よりも逆電圧印加時のスイッチング損失の低減効果を大幅に改善した電力変換回路および電力変換装置を提供することができる。
【００１０】
本発明に係る電力用スイッチング素子によれば、主回路構造が簡略化され、アシスト電圧印加端子Ａを低圧側とすることができるため、絶縁に対する考慮が不要となり、主回路構成を簡易化できると共に装置の小型化を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る電力変換回路および半導体スイッチについて図面を参照して説明する。
【００１２】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る電力変換回路の一実施例である電力変換回路１Ａについての回路図である。尚、図１において示されるＰは正側電位を示す電極（以下、Ｐ電極とする）、Ｎは負側電位を示す電極（以下、Ｎ電極とする）であり、図２以降も同様である。
【００１３】
図１に示される電力変換回路１Ａおいて、直流電圧源１１は、例えば、三相交流電源を整流し、コンデンサで平滑することで得られる直流電圧源である。直流電圧源１１からは、正極側直流母線１２ａおよび負極側直流母線１２ｂが形成され、正極側直流母線１２ａと負極側直流母線１２ｂとの間には、主回路スイッチング素子としてのＭＯＳＦＥＴ１４を２個並列接続して構成した主回路スイッチング素子ユニット１５を、少なくとも１個以上（例えば図１では２個）並列接続して構成した主回路スイッチングデバイス１６が２個直列に接続される。すなわち、電力変換回路１Ａでは、本発明特有の主回路スイッチング素子として主回路スイッチングデバイス１６を適用した点が特徴である。
【００１４】
ここで、符号１３は、平滑用コンデンサである。また、正極側直流母線１２ａ側に接続される主回路スイッチングデバイス１６を正側主回路スイッチングデバイス１６ｕと称し、負極側直流母線１２ｂ側に接続される主回路スイッチングデバイス１６を負側主回路スイッチングデバイス１６ｘと称する。
【００１５】
主回路スイッチングデバイス１６ｕ，１６ｘの主回路スイッング素子１４ｕ，１４ｘの双方には、各々還流ダイオード１７ｕ、１７ｘが内在されている。電力変換回路１Ａおいて、負荷（図１において省略）との接続を担う負荷端子１８は、正側主回路スイッチング素子１４ｕと負側主回路スイッチング素子１４ｘの間に設けられる。
【００１６】
主回路スイッチング素子１４（１４ｕ，１４ｘ）のドレイン端子、すなわち還流ダイオード１７（１７ｕ，１７ｘ）のカソード端子と、主回路スイッチング素子１４（１４ｕ，１４ｘ）のソース端子、すなわち還流ダイオード１７（１７ｕ，１７ｘ）のアノード端子との間に還流ダイオード１７の逆電圧印加回路２１が接続される。逆電圧印加回路２１の逆電圧は、主回路スイッチング素子ユニット１５の正側、すなわち、主回路スイッチング素子ユニット１５における主回路スイッチング素子１４の各々のドレイン端子を電気的に接続する電源ライン（接続導体）２２に印加する構成とする。
【００１７】
逆電圧印加回路２１は、図１に示されるように、直流電圧源１１よりも低電圧の直流電圧源（低電圧直流電圧源）２４と、コンデンサ２５と、例えば、ＭＯＳＦＥＴ等の逆電圧印加スイッチング素子２６と、主回路スイッチング素子ユニット１５へ逆電圧を印加する補助ダイオード２７とを備える。補助ダイオード２７の個数は、逆電圧印加の対象となる主回路スイッチング素子ユニット１５の個数（図１に示される例では２個）と同数である。
【００１８】
このように構成された電力変換回路１Ａでは、逆電圧印加回路２１のコンデンサ２３からの電荷放電が均等になり、なおかつ速やかに還流ダイオード１７の逆回復が完了できるので、効果的に還流ダイオード１７で生じる損失を低減することができる。また、主回路スイッチング素子としてのＭＯＳＦＥＴ１４は、ターンオン時において純粋な抵抗体となるので、ＭＯＳＦＥＴ１４が多並列接続された場合、そのオン抵抗は「１／素子並列数」となる。すなわち、オン抵抗が減少するので、導通損を低減することができる。
【００１９】
本発明の実施の形態によれば、従来の電力変換回路よりも発生損失が少なく高効率を実現した電力変換回路１Ａを提供することができる。
【００２０】
［第２の実施の形態］
図２は、本発明の第２の実施の形態に係る電力変換回路の一実施例である電力変換回路１Ｂについての回路図である。
【００２１】
電力変換回路１Ｂは、電力変換回路１Ａにおいて主回路スイッチング素子として適用したＭＯＳＦＥＴ１４の代わりにＩＧＢＴ３４を適用した点で相違するが、その他の点は実質的に相違しない。そこで、実質的に相違しない構成要素については、同じ符号を付して説明を省略する。
【００２２】
図２に示される電力変換回路１Ｂおいて、正極側直流母線１２ａと負極側直流母線１２ｂとの間には、主回路スイッチング素子に相当するＩＧＢＴ３４を２個並列接続して構成される主回路スイッチング素子ユニット３５を、少なくとも１個以上（例えば図２では１個）並列接続して構成される主回路スイッチングデバイス３６が２個直列に接続される。尚、ＩＧＢＴ３４では、還流ダイオード１７を内在しない構成のため、図２に示されるように、ＩＧＢＴ３４の負極端子から正極端子に向かって還流ダイオード１７を接続して実質的にＭＯＳＦＥＴ１４と等価にして適用する。すなわち、還流ダイオード１７を逆並列接続して適用する。
【００２３】
ここで、正極側直流母線１２ａ側に接続される主回路スイッチングデバイス３６を正側主回路スイッチングデバイス３６ｕと称し、負極側直流母線１２ｂ側に接続される主回路スイッチングデバイス３６を負側主回路スイッチングデバイス３６ｘと称する。また、図２においては、正側主回路スイッチングデバイス３６ｕおよび負側主回路スイッチングデバイス３６ｘのＩＧＢＴ３４をおよび主回路スイッチング素子ユニット３５については、それぞれ３４ｕ，３５ｕおよび３４ｘ，３５ｘと符号を付す。さらに、符号３７は、逆電圧印加回路であり、図１に示される逆電圧印加回路２１との相違は、備える補助ダイオード２５の個数が１個であるか２個であるかの点であり、本質的な相違はない。
【００２４】
このように構成された電力変換回路１Ｂでは、主回路スイッチング素子としてＩＧＢＴ３４を適用している。ＩＧＢＴ３４は、トレンチ技術の進化から特性は飛躍的に改善されたものの、ＰＮ結合部に電圧降下が生じることから原理的にオン電圧の低下が望めず損失（導通損）の低下に限界がある。それでも、電力変換回路１Ｂでは、還流ダイオード１７の逆回復時で生じる損失を低減できる。
【００２５】
本発明の実施の形態によれば、主回路スイッチング素子としてＩＧＢＴを適用した従来の電力変換回路よりも発生損失が少なく高効率を実現した電力変換回路１Ｂを提供することができる。
【００２６】
［第３の実施の形態］
図３は、本発明の第３の実施の形態に係る電力変換回路の一実施例である電力変換回路１Ｃについての回路図である。尚、上述の電力変換回路１Ａ，１Ｂと実質的に異ならない構成要素については同じ符号を付して説明を省略する。
【００２７】
電力変換回路１Ｃは、電力変換回路１Ａにおける各逆電圧印加回路２１の各直流電圧源２２の基準電位を、主回路のＮで示す低電位（対地側）を基準とした電位から供給するように構成される。すなわち、共通する直流電圧源４１を、ダイオード４２を介して正極側直流母線１２ａ側に接続される逆電圧印加回路４３および負極側直流母線１２ｂ側に接続される逆電圧印加回路４４へ供給して逆電圧印加回路４３，４４のコンデンサ２５を充電する。尚、符号４５は、逆電圧印加回路４３，４４への電源供給を行う電源供給回路である。
【００２８】
また、正極側直流母線１２ａ側に接続される逆電圧印加回路４３では、還流ダイオード１７ｕの逆回復の確実化を図るべく小容量（小型）の低電圧の直流電圧源（低電圧直流電圧源）４８から抵抗４７を介してコンデンサ２５を充電して、電力変換回路１Ｃを備える電力変換器の起動時のゲート駆動電源を確保した構成とする。尚、その他の点は実質的に電力変換回路１Ａと異ならないので、同じ構成要素には同じ符号を付して説明を省略する。
【００２９】
このように構成された電力変換回路１Ｃによれば、個別絶縁電源の容量を小さくし、共通の比較的大容量の電源を１個用意することで、電力変換回路１Ｃおよび当該回路１Ｃを適用した電力変換装置を小型化および低コスト化できる。
【００３０】
［第４の実施の形態］
本発明の第４の実施の形態に係る電力変換回路の一例である電力変換回路１Ｄは、その導体構造に特徴を有し、回路図としては、図１ないし図３の何れかに示されるものと実質的には同一である。以下、図４および図５を引用して電力変換回路１Ｄの導体構造について説明する。
【００３１】
図４および図５は、本発明の第４の実施の形態に係る電力変換回路の一例である電力変換回路１Ｄの導体構造を示した説明図である。より具体的には、図４（ａ）は、本発明の実施の形態に係る電力変換回路の一例である電力変換回路１Ｃ（図３）の部分回路図と当該回路図に対応するプリントパターンを示した説明図（多層プリント基板または多層プリント導体の上面図）であり、図４（ｂ）は、図４（ａ）に示されるＩ−Ｉ線に沿う方向の断面図である。尚、符号ＡＦは、電力変換回路１Ｄを構成する各部品の装着面（Attaching Face）である。
【００３２】
また、図５は、図４（ｂ）に示される多層プリントパターンにおいて、主回路スイッチング素子としてのＭＯＳＦＥＴ１４ｕ側（上から）から２番目の層（Ｐ電極に相当する電極層）のプリントパターンを示した説明図である。尚、符号４９は、絶縁体領域（絶縁部分）であり、図中のその他の領域は導体である。
【００３３】
主回路スイッチング素子の多並列回路を含む電力変換回路では、主回路スイッチング素子に流れる電流分担と逆電圧印加回路を主回路スイッチング素子の近傍に配置設置して、逆電圧印加回路ループ、すなわち、逆電圧発生回路のコンデンサ２５、逆電圧印加スイッチング素子２６、ダイオード２７、主回路スイッチング素子１４のＤ（ドレイン端子）、同素子１４のＳ（ソース端子）およびコンデンサ２５に至るループを適値にすることは、サージ抑制のためにも重要である。
【００３４】
そこで、電力変換回路１Ｄでは逆電圧の印加は、並列接続した各主回路スイッチング素子１４のドレイン端子（Ｄで示す）の中央から与えることで、各主回路スイッチング素子１４ｕ，１４ｘと逆電圧印加回路４３，４４の回路ループが均一になる工夫が成されている。また、電力変換回路１Ｄでは主回路スイッチング素子１４に接続する導体を積層構造とする。
【００３５】
具体的には、図４（ｂ）に示されるように、上から順に、１番目の層は、主回路スイッチング素子１４に隣接した層、すなわち、逆電圧発生回路等の回路部品装着面、次の層は負側主回路素子１４ｘのソース端子Ｓ（Ｎ電極に相当する電極層であり、以下、Ｎ電極層とする）、次の層は正側主回路素子１４ｕのソース端子Ｓと負側主回路素子１４ｘのドレイン端子Ｄを接続した負荷出力端子１８、最下層は正側主回路素子１４ｕのドレイン端子Ｄ（Ｐ電極に相当する電極層であり、以下、Ｐ電極層とする）となるように、導体の積層構造を構成する。尚、図５に示されるように、Ｐ電極層とＮ電極層は、接触不可部分には絶縁部分４９を確保し、全体をドレインと同電位にする。
【００３６】
すなわち、電力変換回路１Ｄは、主回路スイッチング素子１４への接続配線のインダクタンス（配線インダクタンス）を均一とする観点から、各主回路スイッチング素子１４への配線が均等になる位置に各々の主回路スイッチング素子１４を配置した構成部分と、逆電圧印加回路４３，４４内のインダクタンスをできるだけ小さくする観点から逆電圧印加回路４３，４４を主回路スイッチング素子１４の近傍に配置した構成部分と、逆電圧発生回路４３，４４のコンデンサ２５、逆電圧印加スイッチング素子２６、ダイオード２７および主回路スイッチング素子１４のＤ（ドレイン端子：正極端子）の共通接続点に至る正側配線経路１２ａと、主回路スイッチング素子１４のＳ（ソース端子：負極端子）の共通接続点からコンデンサに至る負側配線経路１２ｂとができるだけ短くなるように配置した構成部分とを有し、図３に示される主回路の直流電圧源１１（図４において省略）を供給する導体１２ａ，１２ｂを低インダクタンス化する観点から主回路スイッチング素子１４に直接接続した正負の主回路直流電極Ｐ，Ｎの絶縁を確保しつつできるだけ密着させて構成した導体構造を備えて構成される。
【００３７】
このように電力変換回路１Ｄおよび当該回路１Ｄの導体構造によれば、Ｐ電極層とＮ電極層が近接設置された構造を備える。すなわち、近接する層の導体部分を流れる電流の関係は、同じ大きさで、かつ、逆方向となるので、それぞれ発生する磁束を打ち消し合う結果、見かけ上、直流電圧源１１の供給導体１２ａ，１２ｂの低インタンス化を図ることができる。この結果、電力変換回路１Ｄにおいては、サージ過電圧が抑制されて直流スナバが小容量または皆無となり、逆電圧印加時のスイッチング損失の低減効果が大幅に改善される。
【００３８】
尚、図４では、図３に示される電力変換回路１Ｃを例にしているが、上述したように、電力変換回路１Ａ，１Ｂについても適用できる。
【００３９】
［第５の実施の形態］
図６および図７を引用して、本発明の第５の実施形態に係る電力変換回路について説明する。尚、上述の電力変換回路１Ａ〜１Ｄと実質的に異ならない構成要素については同じ符号を付して説明を省略する。
【００４０】
図６は、本発明の第５の実施形態に係る電力変換回路の一実施例である電力変換回路１Ｅの回路図である。
【００４１】
初めに正側スイッチング素子であるＭＯＳＦＥＴ１４ｕのゲート駆動信号ＧＰがゲート駆動回路５０から出力されていると仮定する。このゲート駆動信号ＧＰがオン信号からオフ信号に変化する場合、例えば、Ｐ−チャネルＭＯＳＦＥＴ５１等の逆電圧を発生するスイッチ素子のゲートＧは、抵抗５２およびコンデンサ５３で構成される微分回路によってゲート電位は後述する図７に示されるように動作する。
【００４２】
閾値に至る傾斜と逆電圧発生時間は、図６に示されるＰ−ＭＯＳＦＥＴ５１のＧ−Ｓ間入力容量と抵抗５２，５４の抵抗値で調整することができる。また、ダイオード５８およびコンデンサ５９でＰ−ＭＯＳＦＥＴ５１をサージ過電圧から保護する保護回路を構成する。
【００４３】
尚、図６において、符号６０は逆電圧印加回路、６１は低電圧直流電圧源、６２〜６４は抵抗、６５〜６８はダイオード、６９はコンデンサである。
【００４４】
図７は、電力変換回路１Ｅの動作を説明する説明図であり、図７（ａ）はＭＯＳＦＥＴ１４ｘのゲート信号の推移を示す図、図７（ｂ）はＭＯＳＦＥＴ１４ｕのゲート信号の推移を示す図、図７（ｃ）はＰ−チャネルＭＯＳＦＥＴ５１のゲート電位の推移を示す図、図７（ｄ）はＰ−チャネルＭＯＳＦＥＴ５１の動作状態を示す図である。尚、図７（ａ）〜図７（ｄ）は、共通の時間を基準として示されている。
【００４５】
図７（ａ）および図７（ｂ）によれば、ＭＯＳＦＥＴ１４ｘおよびＭＯＳＦＥＴ１４ｕのゲート信号は、一方がＯＦＦとなってからＴＤの時間遅れをもって他方がＯＮとなるようにして与えられる。この場合において、Ｐ−チャネルＭＯＳＦＥＴ５１は、図７（ｄ）に示されるように、Ｐ−チャネルＭＯＳＦＥＴ５１のゲート電位が、所定の電位（例えば＋１２Ｖ）から下がっていき、閾値を超えた時にＯＮとなる。そして、図７（ａ）に示されるＦＥＴゲート信号がＯＮとなる時点から図７（ｃ）に示されるＰ−チャネルＭＯＳＦＥＴ５１のゲート電位が上昇し閾値を超えた時までの期間が、逆電圧印加期間となる。
【００４６】
このように構成された電力変換回路１Ｅによれば、逆電圧発生回路６０のスイッチ素子（Ｐ−チャネルＭＯＳＦＥＴ５１）と、主回路のスイッチ素子（ＭＯＳＦＥＴ１４ｕ）の駆動回路５０が共通化できるので、駆動回路５０の簡素化（省スペース化）を図ることができ電力変換回路１Ｅの小型化に寄与することができる。
【００４７】
［第６の実施の形態］
本発明に係る電力用スイッチング素子の実施の形態について以下の図７および８を引用して説明する。
【００４８】
図８および図９は、本発明に係る電力用スイッチング素子７０Ａ，７０Ｂの構成を概略的に示した構成図であり、図８は、主素子がＭＯＳＦＥＴ１４の場合、図９は、主素子がＩＧＢＴ３４の場合を示している。尚、図８および図９において、Ａはアシスト端子、Ｇはゲート端子、Ｄはドレイン端子、Ｓはソース端子、Ｂはベース端子、Ｃはコレクタ端子、Ｅはエミッタ端子である。
【００４９】
図８に示される電力用スイッチング素子６０Ａは、図１に示される電力変換回路１Ａにおいて、ＭＯＳＦＥＴ１４、還流ダイオード１７および補助ダイオード２７を抜き出して１つの素子として構成したものである。すなわち、電力用スイッチング素子６０Ａは、還流ダイオード１７を内在するＭＯＳＦＥＴ１４の正極端子（図８におけるＤ）に、正極端子（図８におけるＤ）へ向かう方向が順方向となるように補助ダイオード２７を電気的に接続して構成されるＡ、Ｇ、ＤおよびＳの４端子を有する素子である。
【００５０】
図９に示される電力用スイッチング素子６０Ｂも実質的には、電力用スイッチング素子６０Ａと同様であり、図２に示される電力変換回路１Ｂにおいて、ＩＧＢＴ３４、還流ダイオード１７および補助ダイオード２７を抜き出して１つの素子として構成したものである。すなわち、電力用スイッチング素子６０Ｂは、還流ダイオード１７を逆並列接続したＩＧＢＴ３４の正極端子（図９におけるＣ）に、正極端子（図９におけるＣ）へ向かう方向が順方向となるように補助ダイオード２７を電気的に接続して構成した素子である。
【００５１】
このように構成された本実施の形態において、主回路構造は簡略化され、アシスト電圧印加端子Ａが低圧側となるため、絶縁に対する考慮が不要であり、この結果、主回路構成が容易となると共に装置の小型化が可能になる。尚、図８および図９においては、ＭＯＳＦＥＴ１４およびＩＧＢＴ３４はｎ型の場合を示しているが、ｐ型であっても同様に適用できる（但しｐ型では正極端子がｎ型の場合と逆転する点に留意する必要がある）。
【００５２】
以上、本発明に係る電力変換回路によれば、ＭＯＳＦＥＴ１４を多並列接続した場合、ＭＯＳＦＥＴ１４は、ターンオン時において純粋な抵抗体となるので、そのオン抵抗は「１／素子並列数」となり、導通損を低減することができる。従って、従来の電力変換回路よりも発生損失が少なく高効率を実現することができる。
【００５３】
また、ＩＧＢＴ３４を多並列接続して適用した場合にも、ＭＯＳＦＥＴ１４を多並列接続した場合には及ばないものの従来の電力変換回路よりは、発生損失を少なくし効率を向上させることができる。
【００５４】
さらに、個別絶縁電源の容量を小さくし、共通の比較的大容量の電源（図３に示される直流電圧源４１）を１個用意し、各逆電圧印加回路の各直流電圧源の基準電位を、Ｎで示す低電位（対地側）を基準とした電位から供給するように構成すれば、電力変換回路および電力変換装置を小型化および低コスト化できる。
【００５５】
また、本発明に係る電力変換回路の導体構造によれば、Ｐ電極とＮ電極が隣接設置された構造から、見かけ上、低インダクタンス化することができる。従って、主回路のサージ過電圧が抑制されて直流スナバが小容量又皆無となり、逆電圧印加時のスイッチング損失の低減効果が大幅に改善することができる。
【００５６】
本発明に係る電力用スイッチング素子によれば、主回路構造が簡略化され、アシスト電圧印加端子Ａを低圧側とすることができるため、絶縁に対する考慮が不要となり、主回路構成が簡易化できると共に装置の小型化を実現することができる。
【００５７】
尚、本発明は上記の各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化しても良い。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施の形態に係る電力変換回路の回路図。
【図２】本発明の第２の実施の形態に係る電力変換回路の回路図。
【図３】本発明の第３の実施の形態に係る電力変換回路の回路図。
【図４】本発明の第４の実施の形態に係る電力変換回路の導体構造を説明する説明図であり、（ａ）は、電力変換回路の部分回路図と当該部分回路図に対応するプリントパターンを示した説明図であり、（ｂ）は図４（ａ）に示されるＩ−Ｉ線に沿う方向の断面図。
【図５】本発明の第４の実施の形態に係る電力変換回路の導体構造におけるプリントパターン例を説明する説明図。
【図６】本発明の第５の実施の形態に係る電力変換回路の回路図。
【図７】本発明の第５の実施の形態に係る電力変換回路の動作を説明する説明図。
【図８】本発明に係る電力用スイッチング素子の構成を概略的に示した構成図（主素子がＭＯＳＦＥＴの場合）。
【図９】本発明に係る電力用スイッチング素子の構成を概略的に示した構成図（主素子がＩＧＢＴの場合）。
【符号の説明】
【００５９】
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ  電力変換回路
１１  直流電圧源
１２ａ  正極側直流母線
１２ｂ  負極側直流母線
１３  平滑用コンデンサ
１４（１４ｕ，１４ｘ）  ＭＯＳＦＥＴ
１５（１５ｕ，１５ｘ）  主回路スイッチング素子ユニット
１６（１６ｕ，１６ｘ）  主回路スイッチングデバイス
１７（１７ｕ，１７ｘ）  還流ダイオード
１８  負荷端子
２１  逆電圧印加回路
２２  電源ライン
２４  直流電圧源（低電圧直流電圧源）
２５  コンデンサ
２６  逆電圧印加スイッチング素子
２７  補助ダイオード
３４（３４ｕ，３４ｘ）  ＩＧＢＴ
３５（３５ｕ，３５ｘ）  主回路スイッチング素子ユニット
３６（３６ｕ，３６ｘ）  主回路スイッチングデバイス
３７  逆電圧印加回路
４１  直流電圧源
４２  ダイオード
４３  逆電圧印加回路
４４  逆電圧印加回路
４５  電源供給回路
４７  抵抗
４８  直流電圧源（低電圧直流電圧源）
４９  絶縁体領域（絶縁部分）
５０  駆動回路
５１  Ｐ−チャネルＭＯＳＦＥＴ
５２  抵抗
５３  コンデンサ
５４  抵抗
５８  ダイオード
５９  コンデンサ
６０  逆電圧印加回路
６１  低電圧直流電圧源
６２，６３，６４  抵抗
６５，６６，６７，６８  ダイオード
６９  コンデンサ
７０Ａ，７０Ｂ  電力用スイッチング素子
Ｐ  正側電極
Ｎ  負側電極
Ａ  アシスト端子
Ｇ  ゲート端子
Ｄ  ドレイン端子
Ｓ  ソース端子
Ｂ  ベース端子
Ｃ  コレクタ端子
Ｅ  エミッタ端子
【図１】
2008271637.tif 000003
【図２】
2008271637.tif 000004
【図３】
2008271637.tif 000005
【図４】
2008271637.tif 000006
【図５】
2008271637.tif 000007
【図６】
2008271637.tif 000008
【図７】
2008271637.tif 000009
【図８】
2008271637.tif 000010
【図９】
2008271637.tif 000011