(57)【要約】【課題】電流を良好に制御することができるスピントランジスタを提供する。【解決手段】スピントランジスタでは、ハーフメタルによって構成されたソース層１、絶縁層２、ハーフメタルによって構成されたゲート層３、絶縁層４及びハーフメタルによって構成されたドレイン層５によって二重強磁性体トンネル接合を形成しており、ソース電極６、ゲート電極７及びドレイン電極８が設けられる。ゲート層３をハーフメタルによって構成することによって、外部磁界によるスピントランジスタの抵抗の変化率が大きくなるため、ゲート電圧のオンオフによる電流比が大きくなり、その結果、スピントランジスタを流れる電流を良好に制御することができる。【選択図】図１
2008004891.tif 000002
【特許請求の範囲】
【請求項１】
強磁性体によって構成されたソース層及びドレイン層と、
ハーフメタルによって構成されたゲート層と、
前記ソース層と前記ゲート層との間に介在する第１の絶縁層と、
前記ゲート層と前記ドレイン層との間に介在する第２の絶縁層とを具えることを特徴とするスピントランジスタ。
【請求項２】
前記強磁性体をハーフメタルとしたことを特徴とする請求項１記載のスピントランジスタ。
【請求項３】
前記ハーフメタルをＣｏ２ＭｎＳｉとしたことを特徴とする請求項１又は２記載のスピントランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性磁気メモリ（ＭＲＡＭ）、マイクロ波発振器、磁気センサ、発光素子、スピンバッテリ等に用いられるスピントランジスタに関する。
【背景技術】
【０００２】
従来、ソース層及びドレイン層を強磁性体によって構成したスピントランジスタにおいて、中間のゲート層として半導体又は非磁性金属を用いたものが提案されている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００５−１９７２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のスピントランジスタでは、外部磁界によるスピントランジスタの抵抗の変化率が小さいため、ゲート電圧のオンオフによる電流比が小さく、その結果、スピントランジスタを流れる電流を良好に制御するのが困難となる。
【０００５】
本発明の目的は、電流を良好に制御することができるスピントランジスタを提供することである。
【課題を解決するための手段】
【０００６】
本発明によるスピントランジスタは、
強磁性体によって構成されたソース層及びドレイン層と、
ハーフメタルによって構成されたゲート層と、
前記ソース層と前記ゲート層との間に介在する第１の絶縁層と、
前記ゲート層と前記ドレイン層との間に介在する第２の絶縁層とを具えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ゲート層をハーフメタルによって構成することによって、外部磁界によるスピントランジスタの抵抗の変化率が大きくなるため、ゲート電圧のオンオフによる電流比が大きくなり、その結果、スピントランジスタを流れる電流を良好に制御することができる。
【０００８】
外部磁界によるスピントランジスタの抵抗の変化率を大きくするために、好適には、前記強磁性体をハーフメタルとし、さらに好適には、前記ハーフメタルをＣｏ２ＭｎＳｉとする。
【発明を実施するための最良の形態】
【０００９】
本発明よるスピントランジスタの実施の形態を、図面を参照して詳細に説明する。
図１は、本発明によるスピントランジスタの断面図である。このスピントランジスタでは、ハーフメタルによって構成されたソース層１、絶縁層２、ハーフメタルによって構成されたゲート層３、絶縁層４及びハーフメタルによって構成されたドレイン層５によって二重強磁性体トンネル接合を形成しており、ソース電極６、ゲート電極７及びドレイン電極８が設けられる。本実施の形態では、ハーフメタルをＣｏ２ＭｎＳｉとし、絶縁層２をＡｌＯによって構成し、ソース電極６、ゲート電極７及びドレイン電極８をＣｒによって構成する。
【００１０】
図２は、本発明によるスピントランジスタの動作原理を説明するための図である。本発明は、フェルミ面で一方の電子スピンに状態がなく、バンドギャップが存在するハーフメタルのギャップを利用したものであり、図２（ａ），（ｂ）は、ゲート電圧がオフの状態を示し、図２（ｃ），（ｄ）は、ゲート電圧がオンの状態を示す。
【００１１】
図２（ａ），（ｃ）において、ソース層１及びドレイン層５の磁化状態が上向きであるとともにゲート層３の磁化状態が下向きであり、図２（ｂ），（ｄ）において、ソース層１の磁化状態が上向きであるとともにゲート層３及びドレイン層５の磁化状態が下向きである。
【００１２】
トンネル接合を流れる電流の大きさは、電極のフェルミ面の状態密度の積に比例する。また、電子は、トンネルする過程においてスピンの向きを保存する。これらを考慮すると、図２（ａ）の状態では、ソース層１の上向きスピン電子がゲート層３にトンネルしようとしても、ゲート層３のフェルミ面に上向きスピンが存在しないので、トンネル可能とならない。また、下向きスピンは、ソース層１のフェルミ面には存在しないので、トンネリングに寄与しない。したがって、図２（ａ）の状態では電流は流れない。
【００１３】
図２（ｂ）の状態では、ドレイン層５の磁化の向きが図２（ａ）の状態と反対であるが、図２（ａ）の状態で説明したのと同様な理由で電流は流れない。図２（ｃ）の状態では、ゲート電圧が印加されており、ゲート層３のフェルミ面の高さを変化させている。ゲート電圧の大きさをゲート層３のバンドギャップ以上にすると、図２（ｃ）に示すように、上向きスピンがソース層１からゲート層３にトンネル可能となり、電流が流れるようになる。図２（ｄ）の状態では、ドレイン層５の磁化の向きが図２（ｃ）の状態と反対であり、この場合、ゲート層３からドレイン層５へのトンネルが不可能となり、電流が流れない。
【００１４】
本発明によるスピントランジスタは、図２（ａ）〜２（ｄ）の四つの状態を用いて動作させる。すなわち、ゲート電圧のオンオフで電流を流し又は流さない機能（スイッチング機能）と、ドレイン層５の磁化の向きによって電流を流し又は流さない機能（記憶機能）とを有する。したがって、本発明によるスピントランジスタを用いてＭＲＡＭを構成する場合、スイッチング用のトランジスタを省略できるのでＭＲＡＭを非常にコンパクトにすることができ、配線遅延の影響が及ぼされなくなる。
【００１５】
図３は、本発明によるスピントランジスタのＣｏ２ＭｎＳｉ／ＡｌＯ／Ｃｏ２ＭｎＳｉ端トンネル接合におけるハーフメタルギャップに起因したトンネルコンダクタンスの電圧依存性を示す図であり、図４は、図３に対応するトンネリングを示す図である。図３,４において、Parallelとは、一方のＣｏ２ＭｎＳｉの磁化と他方のＣｏ２ＭｎＳｉの磁化が互いに平行である場合を意味し、Anti-parallelとは、一方のＣｏ２ＭｎＳｉの磁化と他方のＣｏ２ＭｎＳｉの磁化が互いに反平行である場合を意味する。また、図３の（ｉ）〜（ｖ）は、図４の（ｉ）〜（ｖ）にそれぞれ対応する。
【００１６】
図３に示すように、Anti-parallel状態においてバイアス電圧を印加すると、バイアス電圧が１００〜２００ｍＶのときにコンダクタンスが急激に増大し、バイアス電圧が零のときに比べて約５倍になる。したがって、外部磁界によるスピントランジスタの抵抗の変化率が大きくなっていることがわかる。
【００１７】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、上記実施の形態において、ソース層及びドレイン層をハーフメタルによって構成した場合について説明したが、ソース層及びドレイン層を、ハーフメタル以外の強磁性体によって構成することもできる。
【００１８】
また、ハーフメタルがＣｏ２ＭｎＳｉの場合について説明したが、Ｃｏ２ＭｎＡｌのような他のハーフメタルとすることができ、絶縁層を、ＡｌＯ以外のアモルファス構造のものやＭｇＯのような結晶質構造のものとすることができる。さらに、電極をＣｒ以外の他の電極材料によって構成することもできる。
【図面の簡単な説明】
【００１９】
【図１】本発明によるスピントランジスタの断面図である。
【図２】本発明によるスピントランジスタの動作原理を説明するための図である。
【図３】、本発明によるスピントランジスタのＣｏ２ＭｎＳｉ／ＡｌＯ／Ｃｏ２ＭｎＳｉ端トンネル接合におけるハーフメタルギャップに起因したトンネルコンダクタンスの電圧依存性を示す図である。
【図４】図３に対応するトンネリングを示す図である。
【符号の説明】
【００２０】
１  ソース層
２，４  絶縁層
３  ゲート層
５  ドレイン層
６  ソース電極
７  ゲート電極
８  ドレイン電極
【図１】
2008004891.tif 000003
【図２】
2008004891.tif 000004
【図３】
2008004891.tif 000005
【図４】
2008004891.tif 000006