(57)【要約】【課題】ノイズを低減し、画質の向上を図った撮像装置およびカメラを提供する。【解決手段】通信・タイミング制御部からの制御信号に基づいて、信号線ＱＬにハイレベルの信号が印加されると、スイッチＳＷ１は、オンに切り替わり、スイッチＳＷ２は、インバータ２７１８によって反転されたローレベルの信号によって信号線ＱＢがオフ（非道通状態）に切り替わる。信号線ＱＬにローレベルの信号が印加されると、スイッチＳＷ１は、オフに切り替わり、スイッチＳＷ２は、インバータ２７１８によって反転されたハイレベルの信号によってスイッチＳＷ２がオンに切り替わる。負荷電流ＩＬＯＡＤが通常の場合には、経路選択部２７１７が経路ＰＡＴＨａを選択し、負荷電流ＩＬＯＡＤが通常より小さい場合には、経路選択部２７１７が経路ＰＡＴＨｂを選択する。【選択図】図６
2008219243.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷に応じたアナログ電気信号を出力する単位画素と、
動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、
上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、
上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、
上記参照信号生成部は、
上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する
撮像装置。
【請求項２】
上記ローカル電圧供給回路の周波数特性が、狭帯域化されている
請求項１記載の撮像装置。
【請求項３】
上記ローカル電圧が、上記参照信号生成部の外部から供給されている
請求項２記載の撮像装置。
【請求項４】
上記参照信号生成部は、
基準抵抗と、
上記参照信号のパラメータを決定する複数の定電流源と、
上記各定電流源に流れる上記負荷電流の経路を第１および第２の経路に切り替える経路選択部と、を含み、
上記各定電流源は、
上記ローカル電圧供給回路に接続された上記基準抵抗に並列に接続され、
上記負荷電流が上記ローカル電圧供給回路から上記基準抵抗を経由して上記定電流源に流れる第１の経路と、
上記負荷電流が上記ローカル電圧供給回路から上記定電流源に流れる第２の経路と、を形成し、
上記経路選択部は、
上記ローカル電圧供給回路の上記負荷電流が実働状態において、一定となるように上記第１の経路もしくは上記第２の経路に切り替える
請求項２記載の撮像装置。
【請求項５】
上記ローカル電圧供給回路は、
抵抗値を調整できる可変抵抗を含み、
上記基準抵抗は、その抵抗値が可変であって、
上記可変抵抗および上記基準抵抗は、
上記参照信号のパラメータを決定するように上記抵抗値がそれぞれ決定され、上記参照信号生成部の消費電流を実働状態において一定に保持する
請求項４記載の撮像装置。
【請求項６】
入射された電磁波に対応する電荷を生成する電荷生成部を有し、当該電荷生成部により生成された電荷に応じたアナログ信号を生成する単位画素がマトリクス状に配列された有効領域と、
動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、
上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、
上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、
上記参照信号生成部は、
上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する
撮像装置。
【請求項７】
撮像装置と、
上記撮像装置の画素部に対して入射光を導く光学系と、
上記撮像装置の出力信号を処理する信号処理回路と、を含み、
上記撮像装置は、
信号電荷に応じたアナログ電気信号を出力する単位画素と、
動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、
上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、
上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、
上記参照信号生成部は、
上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する
カメラ。
【請求項８】
撮像装置と、
上記撮像装置の画素部に対して入射光を導く光学系と、
上記撮像装置の出力信号を処理する信号処理回路と、を含み、
上記撮像装置は、
入射された電磁波に対応する電荷を生成する電荷生成部を有し、当該電荷生成部により生成された電荷に応じたアナログ信号を生成する単位画素がマトリクス状に配列された有効領域と、
動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、
上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、
上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、
上記参照信号生成部は、
上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどを利用した撮像装置およびカメラに関するものである。
【背景技術】
【０００２】
たとえば、特許文献１に示すＣＭＯＳ型撮像装置は、撮像された被写体を画素で電気信号（画素信号）に変換し、カラム処理回路内のアナログ−デジタル変換回路（Analog Digital Converter）でアナログの電気信号からデジタルの画像データに変換する。
【０００３】
特許文献１に示すＣＭＯＳ型撮像装置のカラム処理回路を例に挙げて、その動作の概略について図１２を参照しながら説明する。
【０００４】
図１２は、カラム処理回路の動作の概略を説明するためのブロック図である。
【０００５】
図１２示す単位画素２００は、たとえば、入射光を信号電荷に変換するフォトダイオード（ＰＤ）２０１、その信号電荷をノードＮＤ２０２に転送するための転送ゲート（ＴＲＦ）２０３、ノードＮＤ２０２の電圧を所定の電圧にリセットするためのリセットゲート（ＲＥＴ）２０４、およびノードＮＤ２０２の電圧を増幅する増幅ゲート（ＡＭＰ）２０５で構成されている。なお、図１２では説明を簡単にするために、単一の単位画素２００のみを図示しているが、実際には、複数の単位画素２００が所定の配列形態をもってマトリクス状に配列されている。
【０００６】
ここでは、単位画素２００の動作の詳細は省略するが、単位画素２００は、入射光を電気信号に変換し、この電気信号を垂直信号線２０６に伝達させる。この電気信号は、垂直信号線２０６を介して、カラム処理回路２１４内のＡＤ変換器２０８を構成する電圧比較部２０９の第１入力端子に入力される。一方、参照信号生成部２１０が有するデジタル−アナログ変換器（Digital  Analog  Converter）２１１は、所定の参照信号（たとえばランプ（ＲＭＰ)波形の電圧信号）を生成する。この参照信号は、ランプ信号線２１２を介して電圧比較部２０９の第２入力端子に入力される。また、この参照信号は、基準参照電圧Ｖｒｅｆを基準に生成される。
【０００７】
そして、電圧比較部２０９は、画素配列の列毎に単位画素２００からの電気信号と参照信号生成部２１０からの参照信号を受け、それぞれの信号を電圧として比較し、双方の電圧が同一レベルに達すると、出力電圧を反転させてカウンタ２１３に出力する。
【０００８】
また、カウンタ２１３は、電圧比較部２０９が比較処理を完了するまでの時間をカウントし、電圧比較部２０９から反転した電圧を受けるとカウントを停止して、その時点でのカウント値をデジタルデータとして保存し、所定の信号処理回路に出力する。
【０００９】
このようにして、カラム処理回路２１４は、画素配列の行毎にアナログの画素信号をデジタルの画像データに変換する。
【００１０】
【特許文献１】特開２００５−３２８１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記に述べた構成の撮像装置では、撮像画像の行方向にスジ（横スジ）が発生する横引きノイズという現象が発生することがある。
【００１２】
このような横引きノイズは、撮像画像がデジタルの画像データに変換される過程で発生する。画素データの読み出しは行毎に行われ、電圧比較部にて参照信号生成部からの参照信号と単位画素からの画素信号とが比較される。しかし、このとき参照信号にノイズが含まれていると、電圧比較部にて行われる信号の比較処理が完了するまでの時間が行毎で本来の時間とずれ、このズレがＡＤ変換器でのデジタルデータへの変換結果に誤差を与えて横引きノイズが発生する。
【００１３】
また、参照信号にノイズが混入するその他の原因に、熱雑音等による回路ノイズの混入がある。
【００１４】
本発明は、ノイズを低減し、画質の向上を図った撮像装置およびカメラを提供することにある。
【課題を解決するための手段】
【００１５】
本発明の第１の観点の撮像装置は、信号電荷に応じたアナログ電気信号を出力する単位画素と、動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、上記参照信号生成部は、上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する。
【００１６】
好適には、上記ローカル電圧供給回路の周波数特性が、狭帯域化されている。
【００１７】
好適には、上記ローカル電圧が、上記参照信号生成部の外部から供給されている。
【００１８】
好適には、上記参照信号生成部は、基準抵抗と、上記参照信号のパラメータを決定する複数の定電流源と、上記各定電流源に流れる上記負荷電流の経路を第１および第２の経路に切り替える経路選択部と、を含み、上記各定電流源は、上記ローカル電圧供給回路に接続された上記基準抵抗に並列に接続され、上記負荷電流が上記ローカル電圧供給回路から上記基準抵抗を経由して上記定電流源に流れる第１の経路と、上記負荷電流が上記ローカル電圧供給回路から上記定電流源に流れる第２の経路と、を形成し、上記経路選択部は、上記ローカル電圧供給回路の上記負荷電流が実働状態において、一定となるように上記第１の経路もしくは上記第２の経路に切り替える。
【００１９】
好適には、上記ローカル電圧供給回路は、抵抗値を調整できる可変抵抗を含み、上記基準抵抗は、その抵抗値が可変であって、上記可変抵抗および上記基準抵抗は、上記参照信号のパラメータを決定するように上記抵抗値がそれぞれ決定され、上記参照信号生成部の消費電流を実働状態において一定に保持する。
【００２０】
本発明の第２の観点の撮像装置は、入射された電磁波に対応する電荷を生成する電荷生成部を有し、当該電荷生成部により生成された電荷に応じたアナログ信号を生成する単位画素がマトリクス状に配列された有効領域と、動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、上記参照信号生成部は、上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する。
【００２１】
本発明の第３の観点のカメラは、撮像装置と、上記撮像装置の画素部に対して入射光を導く光学系と、上記撮像装置の出力信号を処理する信号処理回路と、を含み、上記撮像装置は、信号電荷に応じたアナログ電気信号を出力する単位画素と、動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、上記参照信号生成部は、上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する。
【００２２】
本発明の第４の観点のカメラは、撮像装置と、上記撮像装置の画素部に対して入射光を導く光学系と、上記撮像装置の出力信号を処理する信号処理回路と、を含み、上記撮像装置は、入射された電磁波に対応する電荷を生成する電荷生成部を有し、当該電荷生成部により生成された電荷に応じたアナログ信号を生成する単位画素がマトリクス状に配列された有効領域と、動作電圧と異なるローカル電圧を生成するローカル電圧供給回路と、上記ローカル電圧供給回路から供給される上記ローカル電圧に基づいて参照信号を生成する参照信号生成部と、上記参照信号生成部により生成された参照信号を参照して上記単位画素から出力されたアナログ信号をデジタル信号に変換する処理部と、を有し、上記参照信号生成部は、上記ローカル電圧供給回路の負荷電流を実働状態において一定に保持する。
【００２３】
本発明によれば、参照信号生成部は、ローカル電圧供給回路の負荷電流を実働状態において一定に保持する。
【発明の効果】
【００２４】
本発明によれば、撮像装置およびカメラのノイズが低減し、画質が向上する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態を図面に関連づけて説明する。なお、以下においては、Ｘ−Ｙアドレス型の撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。また、ＣＭＯＳ撮像素子は、全ての画素がＮＭＯＳあるいはＰＭＯＳよりなるものとして説明する。
【００２６】
ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施形態が同様に適用できる。
【００２７】
図１は、本発明に係る半導体装置の実施形態であるＣＭＯＳ撮像装置（ＣＭＯＳイメージセンサ）の一例を示す概略構成図である。また、図２は、画素部（撮像部）における有効画像領域（有効部）と、光学的黒を与える基準画素領域との関係の一例を示す図である。
【００２８】
撮像装置１は、入射光量に応じた信号を出力する受光素子（電荷生成部の一例）を含む複数個の画素が行および列に配列された（すなわち２次元マトリクス状の）画素部を有し、各画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling；相関２重サンプリング）処理機能部やデジタル変換部（ＡＤＣ；Analog Digital Converter）などが列並列に設けられているものである。
【００２９】
“列並列にＣＤＳ処理機能部やデジタル変換部が設けられている”とは、垂直列の垂直信号線１９に対して実質的に並列に複数のＣＤＳ処理機能部やデジタル変換部が設けられていることを意味する。複数の各機能部は、デバイスを平面視したときに、ともに画素部１０に対して列方向の一方の端縁側（ 図の下側に配されている出力側）にのみ配されている形態のものであってもよいし、画素部１０に対して列方向の一方の端縁側（ 図の下側に配されている出力側）とその反対側である他方の端縁側（図の上側）に分けて配されている形態のものであってもよい。後者の場合、行方向の読出走査（水平走査）を行なう水平走査部も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。
【００３０】
たとえば、列並列にＣＤＳ処理機能部やデジタル変換部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、ＣＤＳ処理機能部やデジタル変換部を垂直列ごとに設け、順次出力側に読み出すカラム型のものである。また、カラム型に限らず、隣接する複数（たとえば２つ分）の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やデジタル変換部を割り当てる形態や、Ｎ本おき（Ｎは正の整数；間にＮ−１ 本を配する）のＮ本分の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やデジタル変換部を割り当てる形態などを採ることもできる。
【００３１】
カラム型を除くものは、何れの形態も、複数の垂直信号線１９（垂直列）が１つのＣＤＳ処理機能部やデジタル変換部を共通に使用する構成となるので、画素部１０側から供給される複数列分の画素信号を１つのＣＤＳ処理機能部やデジタル変換部に供給する切り替え回路（スイッチ）を設ける。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が必要になる。
【００３２】
何れにしても、複数の垂直信号線１９（垂直列）に対して１つのＣＤＳ処理機能部やデジタル変換部を割り当てる形態などを採ることで、各画素信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化し、イメージセンサの多画素化、小型化、低コスト化などに対
応できる。
【００３３】
また、列並列に配された複数の信号処理部にて１行分の画素信号を同時並行処理することができるので、出力回路側やデバイスの外部で１つのＣＤＳ処理機能部やデジタル変換部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができ、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサ全体の高速動作が可能となる。
【００３４】
なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイ
ズなどの面で有利であるとともに切り替え回路（スイッチ）が不要である利点もある。以下の実施形態では、特に断りのない限り、このカラム型で説明する。
【００３５】
図１に示すように、本実施形態に係る撮像装置１は、画素形状が概ね正方状の複数の単位画素３が行および列（つまり正方格子状）に配列された画素部（撮像部）１０と、画素部１０の外側に設けられた駆動制御部７と、カラム処理部２６ と、カラム処理部２６にＡＤ変換用の参照電圧を供給する参照信号生成部２７と、出力回路２９とを備えている。
【００３６】
なお、カラム処理部２６の前段または後段には、必要に応じて信号増幅機能を持つＡＧＣ(Auto  Gain  Control)回路などをカラム処理部２６と同一の半導体領域に設けることも可能である。カラム処理部２６の前段でＡＧＣを行なう場合にはアナログ増幅、カラム処理部２６の後段でＡＧＣを行なう場合にはデジタル増幅となる。
【００３７】
駆動制御部７は、画素部１０の信号を順次読み出すための制御回路機能を備えている。たとえば、駆動制御部７としては、列アドレスや列走査を制御する水平走査回路（列走査
回路）１２と、行アドレスや行走査を制御する垂直走査回路（行走査回路）１４と、内部クロックを生成するなどの機能を持つ通信・タイミング制御部２０とを備えている。
【００３８】
なお、図中、通信・タイミング制御部２０の近傍に点線で示すように、高速クロック生成部の一例であって、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部２３を設けるようにしてもよい。通信・タイミング制御部２０は、端子５ａを介して入力される入力ロック（マスタークロック）ＣＬＫ０やクロック変換部２３で生成された高速クロックに基づいて内部クロックを生成する。
【００３９】
クロック変換部２３で生成された高速クロックを源とする信号を用いることで、ＡＤ変
換処理などを高速に動作させることができるようになる。また、高速クロックを用いて、高速の計算を必要とする動き抽出や圧縮処理を行なうことができる。また、カラム処理部２６から出力されるパラレルデータをシリアルデータ化してデバイス外部に映像データＤ１を出力することもできる。こうすることで、ＡＤ変換されたデジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。
【００４０】
クロック変換部２３は、入力されたクロック周波数よりも高速のクロック周波数のパル
スを生成する逓倍回路を内蔵している。このクロック変換部２３は、通信・タイミング制御部２０から低速クロックＣＬＫ２を受け取り、それを元にして２倍以上高い周波数のクロックを生成する。クロック変換部２３の逓倍回路としては、ｋ１低速クロックＣＬＫ２の周波数の倍数としたときｋ１逓倍回路を設ければよく、周知の様々な回路を利用することができる。
【００４１】
図１では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３が配置されて画素部１０が構成される。この単位画素３は、典型的には、受光素子（電荷生成部）としてのフォトダイオードと、増幅用の半導体素子（たとえばトランジスタ）を有する画素内アンプとから構成される。
【００４２】
画素内アンプとしては、たとえばフローティングディフュージョンアンプ構成のものが用いられる。一例としては、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョンの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、ＣＭＯＳセンサとして汎用的な４つのトランジスタからなる構成のものを使用することができる。
【００４３】
画素部１０は、画像を取り込む有効領域である有効画像領域（有効部）１０ａの他に、図２に示すように、光学的黒を与える基準画素領域１０ｂが、有効画像領域（有効部）１０ａの周囲に配されて構成される。一例としては、垂直列方向の上下に数行（たとえば１〜１０行）分の光学的黒を与える基準画素が配列され、また、有効画像領域（有効部）１０ａを含む水平行における左右に数画素〜数１０画素（たとえば３〜４０画素）分の光学的黒を与える基準画素が配列される。
【００４４】
光学的黒を与える基準画素は、その受光面側が、フォトダイオードなどからなる電荷生成部に光が入らないように、遮光される。この基準画素からの画素信号は、映像信号の黒基準に使われる。
【００４５】
また、この本実施形態に係る撮像装置１は、画素部１０をカラー撮像対応にしている。すなわち、画素部１０における各電荷生成部（フォトダイオードなど）の電磁波（本例では光）が入射される受光面には、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れかの色フィルタが設けられている。
【００４６】
図示した例は、いわゆるベイヤ（Ｂａｙｅｒ）配列の基本形のカラーフィルタを用いており、正方格子状に配された単位画素３ が赤（Ｒ），緑（Ｇ），青（Ｂ）の３色カラーフィルタに対応するように、色分離フィルタの繰返単位が２画素×２画素で配されて画素部１０を構成している。
【００４７】
たとえば、奇数行奇数列には第１のカラー（赤；Ｒ）を感知するための第１のカラー画素を配し、奇数行偶数列および偶数行奇数列には第２のカラー（緑；Ｇ）を感知するための第２のカラー画素を配し、偶数行偶数列には第３のカラー（青；Ｂ）を感知するための第３のカラー画素を配しており、行ごとに異なったＲ／Ｇ、またはＧ／Ｂの２色のカラー画素が市松模様状に配置されている。
【００４８】
このようなベイヤ配列の基本形のカラーフィルタの色配列は、行方向および列方向の何れについても、Ｒ／ＧまたはＧ／Ｂの２色が２つごとに繰り返される。
【００４９】
また、駆動制御部７の他の構成要素として、水平走査回路１２、垂直走査回路１４、および通信・タイミング制御部２０が設けられている。水平走査回路１２は、カラム処理部２６からカウント値を読み出す読出走査部の機能を持つ。これらの駆動制御部７の各要素は、画素部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である撮像素子として構成される。
【００５０】
単位画素３は、行選択のための行制御線１５を介して垂直走査回路１４と、また垂直信号線１９を介してカラムＡＤ回路２５（本発明の処理部に対応）が垂直列ごとに設けられているカラム処理部２６と、それぞれ接続されている。ここで、行制御線１５は垂直走査回路１４から画素に入る配線全般を示す。
【００５１】
水平走査回路１２や垂直走査回路１４は、後述のようにデコーダを含んで構成され、通信・タイミング制御部２０から与えられる制御信号ＣＮ１，ＣＮ２に応答してシフト動作（走査）を開始するようになっている。このため、行制御線１５には、単位画素３を駆動
するための種々のパルス信号（たとえば、リセットパルスＲＳＴ、転送パルスＴＲＦ、ＤＲＮ制御パルスＤＲＮなど）が含まれる。
【００５２】
通信・タイミング制御部２０は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子５ａを介してマスタークロックＣＬＫ０を受け取り、また端子５ｂを介して動作モードなどを指令するデータＤＡＴＡを受け取り、さらに撮像装置１の情報を含むデータを出力する通信インタフェースの機能ブロックとを備える。
【００５３】
たとえば、水平アドレス信号を水平デコーダ１２ａへ、また垂直アドレス信号を垂直デコーダ１４ａへ出力し、各デコーダ１２ａ ，１４ａは、それを受けて対応する行もしくは列を選択する。
【００５４】
この際、単位画素３を２次元マトリックス状に配置してあるので、画素信号生成部５により生成され垂直信号線１９を介して列方向に出力されるアナログの画素信号を行単位で（列並列で）アクセスし取り込む（垂直）スキャン読みを行ない、この後に、垂直列の並び方向である行方向にアクセスし画素信号（本例ではデジタル化された画素データ）を出力側へ読み出す（水平）スキャン読みを行なうようにすることで、画素信号や画素データの読出しの高速化を図る。勿論、スキャン読みに限らず、読み出したい単位画素３を直接にアドレス指定することで、必要な単位画素３の情報のみを読み出すランダムアクセスも可能である。
【００５５】
また、第１実施形態の通信・タイミング制御部２０では、端子５ａを介して入力されるマスタークロック（マスタークロック）ＣＬＫ０と同じ周波数のクロックＣＬＫ１や、それを２分周したクロックやより分周した低速のクロックをデバイス内の各部、たとえば水平走査回路１２、垂直走査回路１４、カラム処理部２６などに供給する。以下、２分周したクロックやそれ以下の周波数のクロック全般を纏めて、低速クロックＣＬＫ２という。
【００５６】
垂直走査回路１４は、画素部１０の行を選択し、その行に必要なパルスを供給するものである。たとえば、垂直方向の読出行を規定する（画素部１０の行を選択する）垂直デコーダ１４ａと、垂直デコーダ１４ａにて規定された読出アドレス上（行方向）の単位画素３に対する行制御線１５にパルスを供給して駆動する垂直駆動回路１４ｂとを有する。なお、垂直デコーダ１４ａは、信号を読み出す行の他に、電子シャッタ用の行なども選択する。
【００５７】
水平走査回路１２は、低速クロックＣＬＫ２に同期してカラム処理部２６のカラムＡＤ回路２５を順番に選択し、その信号を水平信号線（水平出力線）１８に導くものである。たとえば、水平方向の読出列を規定する（カラム処理部２６内の個々のカラムＡＤ回路２５を選択する） 水平デコーダ１２ａと、水平デコーダ１２ａにて規定された読出アドレスに従って、カラム処理部２６の各信号を水平信号線１８に導く水平駆動回路１２ｂとを有する。なお、水平信号線１８は、たとえばカラムＡＤ回路２５が取り扱うビット数ｎ（ｎは正の整数）分、たとえば１０（ ＝ｎ）ビットならば、そのビット数分に対応して１０本配置される。
【００５８】
このような構成の撮像装置１において、単位画素３から出力された画素信号は、垂直列ごとに、垂直信号線１９を介して、カラム処理部２６のカラムＡＤ回路２５に供給される。
【００５９】
カラム処理部２６の各カラムＡＤ回路２５は、１列分の画素の信号を受けて、その信号を処理する。たとえば、各カラムＡＤ回路２５は、アナログ信号を、たとえば低速クロックＣＬＫ２を用いて、たとえば１０ビットのデジタルデータに変換するＡＤＣ(Analog Digital Converter)回路を持つ。
【００６０】
ＡＤＣ回路の構成については、詳細は後述するが、コンパレータ（電圧比較器）にランプ状の参照信号（参照電圧）ＲＡＭＰを供給すると同時にクロック信号でのカウント（計数）を開始し、垂直信号線１９を介して入力されたアナログの画素信号を参照信号ＲＡＭＰと比較することによってパルス信号が得られるまでカウントすることでＡＤ変換を行なう。
【００６１】
また、回路構成を工夫することで、ＡＤ変換とともに、垂直信号線１９を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と真の（受光光量に応じた）信号成分Ｖｓｉｇとの差分をとる処理を行なうことができる。これにより、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise）やリセットノイズといわれるノイズ信号成分を取り除くことができる。
【００６２】
このカラムＡＤ回路２５でデジタル化された画素データは、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線１８に伝達され、さらに出力回路２９に入力される。なお、１０ビットは一例であって、１０ビット未満（たとえば８ビット）や１０ビットを超えるビット数（たとえば１４ビット）など、その他のビット数としてもよい。
【００６３】
このような構成によって、電荷生成部としての受光素子が行列状に配された画素部１０からは、行ごとに各垂直列について画素信号が順次出力される。そして、受光素子が行列状に配された画素部１０に対応する１枚分の画像すなわちフレーム画像が、画素部１０全体の画素信号の集合で示されることとなる。
【００６４】
参照信号生成部２７は、画素部１０における色分解フィルタを構成する色フィルタの色の種類や配列に応じて、ＡＤ変換用の参照信号を発生する機能要素であるＤＡ変換回路（ＤＡＣ；Digital Analog Converter）２７ａ、２７ｂ、およびＤＡ変換回路に所定の電圧を供給するローカル電圧供給回路２８ａ、２８ｂを有する。
【００６５】
使用する画素部１０（デバイス）を決めると、色分解フィルタにおける色フィルタの色の種類や配列は決まり、２次元格子位置における任意位置の色フィルタが何色であるのかを一義的に特定することができる。色フィルタの行方向および列方向の各繰返しサイクルも、その配列によって一義的に決まり、列並列に設けた各カラムＡＤ回路２５が処理対象とする１つの処理対象行には、色分解フィルタで使用される全色分ではなく、繰返しサイクルで決まるより少ない所定色の組合せの画素信号のみが存在することとなる。
【００６６】
画素信号の読出単位である行方向に関して、色フィルタの繰返しサイクル内に存在する所定色の色フィルタの組合せに応じた数分だけとすることで、２次元における色フィルタの繰返しサイクル内に存在する色フィルタの全色分より少なくする。
【００６７】
さらに、各ＤＡ変換回路２７ａ，２７ｂから独立に出力されるそれぞれの参照信号ＲＡＭＰａ，ＲＡＭＰｂを、それぞれ独立した信号線２５２ａ，２５２ｂを介して、共通の色特性を持つ色フィルタに対応する電圧比較部２５２に、それぞれ共通の信号線２５２ａ，２５２ｂを介して実質的に直接に伝達するように構成する。
【００６８】
なお、読出単位に応じた行方向とは異なる方向である異方向、すなわち垂直列方向に関しては、カラー画素の色特性に対応した変化特性（具体的には傾き）や、黒基準や回路オフセット成分などの色特性とは異なる非色特性の観点で規定された初期値を持って変化する色対応参照信号生成部を、垂直列方向における色フィルタの繰返しサイクル内に存在する所定色の色フィルタの組合せに応じた数分だけ、個別のＤＡ変換回路（参照信号生成出力部）のそれぞれに設け、その各出力の何れか一方を、処理対象行の切り替えに応じて選択する構成とすることができる。
【００６９】
この場合、たとえばベイヤ配列のように、２次元における色フィルタの繰返しサイクル内に、同色の色フィルタが存在する場合、この同色の色フィルタに関しては、個別のＤＡ変換回路（参照信号生成出力部）のそれぞれが、１つの色対応参照信号生成部を兼用（共用）する構成とすることもできる。
【００７０】
あるいは、個別のＤＡ変換回路（参照信号生成出力部）のそれぞれに対して、処理対象行が切り替わるごとに、その切り替えに伴う色フィルタの配列の繰返単位を構成する色の組合せの変更に応じて、対応するカラー画素の色特性に対応した変化特性（具体的には傾き）や、黒基準や回路オフセット成分などの色特性とは異なる観点に基づく初期値を、通信・タイミング制御部２０から設定するようにしてもよい。こうすることで、個別のＤＡ変換回路（参照信号生成出力部）のそれぞれに色対応参照信号生成部や色対応参照信号生成部の何れかを選択する選択部を設ける必要がなくなる。
【００７１】
何れの構成でも、各ＤＡ変換回路（参照信号生成出力部）のそれぞれは、処理対象行が切り替わることで、その処理対象行に存在する所定色の組合せが切り替わることに応じて、ＤＡ変換回路が発する参照信号（アナログ基準電圧）の変化特性（具体的には傾き）を、色フィルタすなわちアナログの画素信号の特性に応じて切り替えて出力する。また、初期値に関しては、たとえば黒基準や回路のオフセット成分など、色特性とは異なる観点に基づいて設定することとなる。
【００７２】
撮像装置１としては、ベイヤ方式の基本配列のものを使用しており、先にも述べたように、色フィルタの繰返しは２行および２列ごととなる。行単位で画素信号を読み出して、垂直信号線１９ごとに、列並列に設けた各カラムＡＤ回路２５に画素信号を入力するので、１つの処理対象行には、Ｒ／ＧまたはＧ／Ｂの何れか２色のみの画素信号が存在する。よって、本実施形態では、奇数列に対応したＤＡ変換回路２７ａと偶数列に対応したＤＡ変換回路２７ｂを設ける。
【００７３】
さらに、本実施形態では、ＤＡ変換器が発する参照信号のノイズを低減させるために、ローカル電圧供給回路２８ａ、２８ｂを備える。
【００７４】
なお、本実施形態に係る参照信号生成部２７のＤＡ変換回路２７ａ、２７ｂ、およびローカル電圧供給回路２８ａ、２８ｂについての詳細は後述する。
【００７５】
各ＤＡ変換回路２７ａ，２７ｂは、通信・タイミング制御部２０からの制御信号ＣＮ４（ＣＮ４ａ，ＣＮ４ｂ）で示される初期値から、通信・タイミング制御部２０からのカウントクロックＣＫd a c a，ＣＫｄａｃｂ（カウントクロックＣＫ０と同じでもよい）に同期して、階段状の鋸歯状波（ランプ電圧）を生成して、カラム処理部２６の対応する個々のカラムＡＤ回路２５に、この生成した鋸歯状波をＡＤ変換用の参照信号（ＡＤＣ基準信号）ＲＡＭＰａ，ＲＡＭＰｂとして供給するようになっている。なお、図示を割愛しているが、ノイズ防止用のフィルタを設けるとよい。
【００７６】
ＤＡ変換回路２７ａ，２７ｂは、所定位置の画素信号電圧Ｖｘにおける信号成分Ｖｓｉｇについて電圧比較部２５２とカウンタ部２５４とを用いてＡＤ変換処理を行なう際には、それぞれが発する参照信号ＲＡＭＰａ，ＲＡＭＰｂの初期電圧を、画素の特性や回路のばらつきを反映させて、リセット成分ΔＶについてのＡＤ変換処理時とは異なる値に設定するとともに、色フィルタの配列を考慮して画素特性に適合するようにそれぞれの傾きβａ，βｂを設定する。
【００７７】
具体的には、先ず信号成分Ｖｓｉｇについての参照信号ＲＡＭＰａ，ＲＡＭＰｂの初期電圧Ｖａｓ、Ｖｂｓに関しては、任意の複数の黒基準を生成する画素から得られる信号を元に算出されたものとする。なお、黒基準を生成する画素は、カラー画素外に配置された電荷生成部３２をなす光電変換素子としてのフォトダイオードなど上に遮光層を有する画素とする。その配置場所や配置数などの配置形態および遮光手段は、特に限定されない。
【００７８】
また、この初期電圧は、各ＤＡ変換回路２７ａ，２７ｂの特性によりそれぞれ生じる固有のばらつき成分を含むものとする。通常は、各初期電圧Ｖａｓ、Ｖｂｓは、リセット成分ΔＶについての参照信号ＲＡＭＰａ，ＲＡＭＰｂの初期電圧Ｖａｒ、Ｖｂｒに対して、それぞれオフセットＯＦＦａ，ＯＦＦｂ分だけ低くする。
【００７９】
リセット成分ΔＶについての参照信号ＲＡＭＰａ，ＲＡＭＰｂの初期電圧Ｖａｒ、Ｖｂｒを同じにしていても、通常は、オフセットＯＦＦａ，ＯＦＦｂ分は異なる値となるので、信号成分Ｖｓｉｇについての参照信号ＲＡＭＰａ，ＲＡＭＰｂの初期電圧Ｖａｓ、Ｖｂｓは異なる。
【００８０】
なお信号成分Ｖｓｉｇについての参照信号ＲＡＭＰａ，ＲＡＭＰｂの初期電圧Ｖａｓ、Ｖｂｓは、黒基準を生成する画素から得られる信号以外にも任意のオフセットを含むものとしてもよい。
【００８１】
参照信号生成部２７の各ＤＡ変換回路２７ａ，２７ｂが行なうオフセットＯＦＦａ，ＯＦＦｂ分の制御は、ＤＡ変換回路２７ａ，２７ｂが、初期電圧を算出する機能を持ち、自身で初期電圧を算出するようにする。または、たとえば任意の複数の黒基準を生成する基準画素から得られる信号を元に初期電圧を算出する機能を通信・タイミング制御部２０に持たせ、この通信・タイミング制御部２０からの制御信号ＣＮ４で示される初期値に基づいて行なうようにしてもよい。
【００８２】
あるいは、チップ内の通信・タイミング制御部２０やＤＡ変換回路２７ａ，２７ｂに、参照電圧の初期電圧を算出する機能を持つのではなく、チップ外の外部システムで黒基準を生成する基準画素から得られる信号を元に初期電圧を算出し、端子５ｂを介して動作モードの一部として初期電圧を示す情報を通信・タイミング制御部２０に通知し、この通信・タイミング制御部２０からの制御信号ＣＮ４で参照信号生成部２７に通知するようにしてもよい。
【００８３】
なお、参照信号生成部２７が発する階段状の参照信号、詳しくはＤＡ変換回路２７ａが発する参照信号ＲＡＭＰａおよびＤＡ変換回路２７ｂが発する参照信号ＲＡＭＰｂは、クロック変換部２３からの高速クロック、たとえば逓倍回路で生成される逓倍クロックを元に生成することで、端子５ａを介して入力されるマスタークロックＣＬＫ０に基づき生成するよりも高速に変化させることができる。
【００８４】
通信・タイミング制御部２０から参照信号生成部２７のＤＡ変換回路２７ａに供給する制御信号ＣＮ４ａ，ＣＮ４ｂは、比較処理ごとのランプ電圧の傾き（変化の度合い；時間変化量）を指示する情報も含んでいる。
【００８５】
カラムＡＤ回路２５は、参照信号生成部２７のＤＡ変換回路２７ａで生成される参照信号ＲＡＭＰと、行制御線１５（Ｈ０，Ｈ１，…）ごとに単位画素３から垂直信号線１９（Ｖ０，Ｖ１，…）を経由し得られるアナログの画素信号とを比較する電圧比較部（コンパレータ）２５２と、電圧比較部２５２が比較処理を完了するまでの時間をカウントし、その結果を保持するカウンタ部２５４とで構成されたｎビット分のＡＤ変換機能を有している。
【００８６】
通信・タイミング制御部２０は、電圧比較部２５２が画素信号のリセット成分ΔＶと信号成分Ｖｓｉｇの何れについて比較処理を行なっているのかに応じてカウンタ部２５４におけるカウント処理のモードを切り替える制御部の機能を持つ。この通信・タイミング制御部２０から各カラムＡＤ回路２５のカウンタ部２５４には、カウンタ部２５４がダウンカウントモードで動作するのかアップカウントモードで動作するのかを指示するためのモード制御信号ＣＮ５が入力されている。
【００８７】
電圧比較部２５２の一方の入力端子ＲＡＭＰは、他の電圧比較部２５２の入力端子ＲＡＭＰ共通に、参照信号生成部２７で生成される階段状の参照信号ＲＡＭＰが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素部１０からの画素信号電圧が個々に入力される。電圧比較部２５２の出力信号はカウンタ部２５４に供給される。
【００８８】
カウンタ部２５４のクロック端子ＣＫには、他のカウンタ部２５４のクロック端子ＣＫと共通に、通信・タイミング制御部２０からカウントクロックＣＫ０が入力されている。
【００８９】
ここで、共通のアップダウンカウンタ（Ｕ／Ｄ  ＣＮＴ）を用いて、ダウンカウント動作とアップカウント動作とを切り替えて（具体的には交互に）カウント処理を行なう。また、カウンタ部２５４は、カウント出力値がカウントクロックＣＫ０に同期して出力される同期カウンタを使用する。
【００９０】
なお、同期カウンタの場合、すべてのフリップフロップ（カウンタ基本要素）の動作がカウントクロックＣＫ０で制限される。よって、より高周波数動作が要求される場合には、カウンタ部２５４としては、その動作制限周波数が最初のフリップフロップ（カウンタ
基本要素）の制限周波数でのみ決められるため高速動作に適する非同期カウンタの使用がより好ましい。
【００９１】
カウンタ部２５４には、水平走査回路１２から制御線１２ｃを介して制御パルスが入力される。カウンタ部２５４は、カウント結果を保持するラッチ機能を有しており、制御線１２ｃを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
【００９２】
このような構成のカラムＡＤ回路２５は、先にも述べたように、垂直信号線１９（Ｖ０，Ｖ１，… ）ごとに配置され、列並列構成のＡＤＣブロックであるカラム処理部２６が構成されている。
【００９３】
個々のカラムＡＤ回路２５の出力側は、水平信号線１８に接続されている。先にも述べたように、水平信号線１８は、カラムＡＤ回路２５のビット幅であるｎビット幅分の信号線を有し、図示しないそれぞれの出力線に対応したｎ個のセンス回路を経由して出力回路２９に接続される。
【００９４】
このような構成において、カラムＡＤ回路２５は、水平ブランキング期間に相当する画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、電圧比較部２５２では、参照信号生成部２７からのランプ波形電圧と、垂直信号線１９を介して入力される画素信号電圧とを比較し、双方の電圧が同じになると、電圧比較部２５２のコンパレータ出力が反転（本例ではハイレベルからローレベルへ遷移）する。
【００９５】
カウンタ部２５４は、参照信号生成部２７から発せられるランプ波形電圧に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始しており、コンパレータ出力の反転した情報がカウンタ部２５４に通知されると、カウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。
【００９６】
この後、カウンタ部２５４は、所定のタイミングで水平走査回路１２から制御線１２ｃを介して入力される水平選択信号ＣＨ（ｉ）によるシフト動作に基づいて、記憶・保持した画素データを、順次、カラム処理部２６外や画素部１０を有するチップ外へ出力端子５ｃ から出力する。
【００９７】
なお、本実施形態の説明としては直接関連しないため特に図示しないが、その他の各
信号処理回路なども、撮像装置１の構成要素に含まれる場合がある。
【００９８】
（参照信号生成部２７の第１構成例）
次に、本実施形態に係る参照信号生成部２７の第１構成例について説明する。
【００９９】
先ず、参照信号生成部２７が生成する参照信号について説明する。参照信号生成部２７は、たとえば、図３に示すようなランプ状のランプ電圧（参照信号）を生成する。ランプ電圧に、参照信号生成部２７に与えるカウントクロックＣＫｄａｃａ，ＣＫｄａｃｂの周期を一定にしつつ、カウンタ出力値をｘ、制御信号ＣＮ４に含まれているランプ電圧の傾き（変化率）をβとするとｙ＝α（初期値）−β＊ｘによって算出される電位を出力するなど、制御信号ＣＮ４に含まれているランプ電圧の傾き（変化率）を指示する情報により、１つのカウントクロックＣＫｄａｃごとの電圧変化分ΔＲＡＭＰを調整する。ランプ電圧の傾きすなわちＲＡＭＰスロープの傾きβの調整は、単位電流源の電流量を変化させ、クロック当たりのΔＲＡＭＰを調整することで実現できる。あるいはクロック数を変化させ、クロック当たりのΔＲＡＭＰを調整することもできる。
【０１００】
オフセットを与え得るα（初期値）や傾きを与え得るβ（係数）の設定手法は、カウントクロックＣＫｄａｃａ，ＣＫｄａｃｂごとに少しずつ電圧変化するランプ波形を発生させる回路構成に応じたものとする。一例としては、ランプ波形を発生させる回路を、定電流源の組合せと、その定電流源の何れか（１つもしくは任意数の複数）を選択する選択回路とで構成する場合、オフセットを与えるα（初期値）や傾きを与えるβ（係数）等のパラメータは何れも、定電流源を用いて、その定電流源に流れる電流を調整する。
【０１０１】
参照信号にノイズが印加されると、このノイズはＡＤ変換時のノイズとして撮像画像に現れる。そのため、本実施形態では、参照信号生成部２７にローカル電圧供給回路を設け、ローカル電圧供給回路が参照信号を生成するための基準参照電圧が一定となるように制御し、参照信号への電源電圧ノイズを抑制する。
【０１０２】
次に、本実施形態に係るローカル電圧供給回路２８ａ、２８ｂについて説明する。参照信号生成部２７は、図４に示すような構成のローカル電圧供給回路２８ａを有する。以下、ローカル電圧供給回路２８ｂは２８ａと同様の構成であるため、ローカル電圧供給回路２８ａについてのみ説明を行う。
【０１０３】
図４に示すように、ローカル電圧供給回路２８ａは、演算増幅器（Operational Amplifier）ＯＰ２８、ｐチャネル型のＭＯＳＦＥＴ２８１（以下、ＦＥＴ２８１と記す）、および抵抗Ｒ２８１、Ｒ２８２で構成されている。演算増幅器ＯＰ２８は、出力端子がＦＥＴ２８１のゲートに接続され、反転入力端子が所定の信号線に、非反転入力端子がＦＥＴ２８のドレインと抵抗Ｒ２８１を介して接続されている。また、ＦＥＴ２８１のソースは所定の電源電位線ＶＤＤに接続されている。抵抗Ｒ２８１とＲ２８２は、抵抗Ｒ２８１の一端がノードＮＤ２８１に、抵抗Ｒ２８２の一端がノードＮＤ２８２に接続されている。そして、ローカル電圧供給回路２８は、基準抵抗Ｒ０を介してランプ電圧を生成するためのスロープ発生電流源２７１にノードＮＤ２７１を介して接続されている。
【０１０４】
たとえば、演算増幅器ＯＰ２８の反転入力端子に所定の参照電圧Ｖｒｅｆ０（一定値）が入力され、ノードＮＤ２７１の電圧（基準参照電圧）がΔＶｒｅｆだけ上昇したと仮定する。すると、ノードＮＤ２８１の電位が上昇し、ローカル電圧供給回路２８は、ノードＮＤ２８１の電圧と参照電圧Ｖｒｅｆ０との差が０になるまで負のフィードバックが掛かり、ＦＥＴ２８１のソース・ゲート間の電圧に応じたドレイン電流が、ノードＮＤ２８１を流れ、ノードＮＤ２７１の電位を上昇した電圧ΔＶｒｅｆだけ下げるように、基準参照電圧Ｖｒｅｆを補正する。
【０１０５】
上記に述べたように、ローカル電圧供給回路２８ａは、実働状態において基準参照電圧Ｖｒｅｆが一定となるように制御する。
【０１０６】
本実施形態では、ノードＮＤ２８１、ＮＤ２７１間を流れるローカル電圧供給回路２８ａの負荷電流（ドレイン電流）が一定となるように、スロープ発生電流源２７１に経路選択部を設けて負荷電流を一定に保持し、参照信号ＲＡＭＰａに与えるノイズを減少させる。
【０１０７】
次に、スロープ発生電流源２７１について説明する。図５は、参照信号生成部２７に設けられたＡＤ変換回路２７ａの一構成例を示す図である。なお、ＡＤ変換回路２７ｂは、ＡＤ変換回路２７ａと同様の構成であるため、その説明は省略する。
【０１０８】
図５に示すように、ＤＡ変換回路２７ａは、スロープ発生電流源２７１、および基準抵抗Ｒ０で構成されている。スロープ発生電流源２７１は、定電流選択部２７１１、参照信号の基本となるｎビット分の定電流源２７１２−１〜２７１２−ｎ、オフセット定電流選択部２７１３、オフセットを与えるαを決定するオフセット定電流源２７１４、傾き定電流選択部２７１５、ランプ電圧の傾きβを与える傾き定電流源２７１６とで構成されている。
【０１０９】
ＤＡ変換回路２７ａの基準抵抗Ｒ０は、ノードＮＤ２７１とＮＤ２７２との間に配され、この基準抵抗Ｒ０と並列になるように、定電流選択部２７１１がノードＮＤ２７２とＮＤ２７３とに接続され、この定電流選択部２７１１にはｎビット分の定電流源２７１２−１〜２７１２−ｎがそれぞれ並列に接続されている。また、基準抵抗Ｒ０と並列になるように、オフセット定電流選択部２７１３がノードＮＤ２７４とＮＤ２７５とに接続され、オフセット定電流源２７１４が接続されている。さらに、傾き定電流選択部２７１５に傾き定電流源２７１６が接続されている。
【０１１０】
スロープ発生電流源２７１の各選択部（定電流選択部２７１１、オフセット定電流選択部２７１３、傾き定電流選択部２７１５）は、各選択部に接続されている定電流源に流れる電流が制御されることで、ランプ電圧の各パラメータ（たとえばオフセットを与えるαなど）が決定される。各選択部は、たとえば通信・タイミング制御部２０が出力する制御データＣ４ａに含まれている制御信号Ｑｎ、ＱＢｎ、Ｑβ、ＱＢβ、ＱＯｆｆ、ＱＯｆｆＢによって制御される。
【０１１１】
次に、各選択部（定電流選択部２７１１、オフセット定電流選択部２７１３、傾き定電流選択部２７１５）に設けられた経路選択部について説明する。
【０１１２】
図６は、経路選択部２７１７を説明するための図である。説明を簡単にするために、たとえば定電流源２７１２−１の経路を例に取って説明する。経路選択部２７１７は、ローカル電圧供給回路２８からの負荷電流ＩＬＯＡＤを、ノードＮＤ２７１から基準抵抗Ｒ０を流れ、スイッチＳＷ１を経て定電流源２７１２−ｎに流れる経路ＰＡＴＨａ（本発明の第１の経路に対応する）と、ノードＮＤ２７１からノードＮＤ２７３を介してスイッチＳＷ２を経て、定電流源２７１２−ｎに流れる経路ＰＡＴＨｂ（本発明の第２の経路に対応する）とのいずれかの経路に切り替える。また、経路ＰＡＴＨａに流れる負荷電流をＩＬＯＡＤａ、経路ＰＡＴＨｂに流れる負荷電流をＩＬＯＡＤｂとする。なお、実際には、定電流源であれば、ｎビット分の定電流源それぞれに、図６に示すような経路ＰＡＴＨａおよびＰＡＴＨｂが設けられている。
【０１１３】
本実施形態では、一例として、スイッチＳＷ１およびＳＷ２にｎチャネル型のＦＥＴをスイッチング素子として用いている。図６に示すように、スイッチＳＷ１のＦＥＴは、ゲートがノードＮＤ２７４に、ドレインがノードＮＤ２７２に、ソースがノードＮＤ２７５にそれぞれ接続されている。また、スイッチＳＷ２のＦＥＴは、ゲートがインバータ２７１８の出力端子に、ドレインがノードＮＤ２７３に、ソースがノードＮＤ２７５にそれぞれ接続されている。
【０１１４】
たとえば通信・タイミング制御部２０からの制御信号ＣＮ４ａに基づいて、信号線ＱＬにハイレベルの信号が印加されると、スイッチＳＷ１は、オンに切り替わり、スイッチＳＷ２は、インバータ２７１８によって反転されたローレベルの信号によって信号線ＱＢがオフ（非道通状態）に切り替わる。この時、負荷電流ＩＬＯＡＤは、経路ＰＡＴＨａを経て所定の出力端子に出力される。信号線ＱＬにローレベルの信号が印加されると、スイッチＳＷ１は、オフに切り替わり、スイッチＳＷ２は、インバータ２７１８によって反転されたハイレベルの信号によってスイッチＳＷ２がオンに切り替わる。この時、負荷電流ＩＬＯＡＤは、経路ＰＡＴＨｂを経て所定の出力端子に出力される。
【０１１５】
生成するランプ電圧に応じて、単一あるいは複数の定電流源が選択される。たとえば、制御信号により、定電流源２７１２−１が選択された場合には、スイッチＳＷ１がオンに切り替わり、経路ＰＡＴＨａが選択され、他の定電流源２７１２−２〜２７１２−ｎはスイッチＳＷ２がオンに切り替わり、経路ＰＡＴＨｂが選択される。このように、スロープ発生電流源２７１の選択された電流源は、スイッチＳＷ１がオンに切り変わって、経路ＰＡＴＨａが選択され、選択されていない電流源は、スイッチＳＷ２がオンに切り変わって経路ＰＡＴＨｂが選択され、ローカル電圧供給回路２８ａに対する負荷電流は、実働状態において一定となる。
【０１１６】
図示しないが、オフセット定電流選択部２７１３、および傾き定電流選択部２７１５についても、定電流選択部２７１１と同様の構成の経路選択部２７１７を有し、選択された電流源に応じて、経路を切りかえ、基準参照電圧Ｖｒｅｆに加わる電流負荷を一定にする。
【０１１７】
ところで、参照信号ＲＡＭＰａには、電源電圧ノイズだけでなく、基準参照電圧Ｖｒｅｆのノイズ、あるいはローカル電圧供給回路２８自体のノイズなどが重畳されるが、このようなノイズは、ローカル電圧供給回路２８の周波数特性に依存する。したがって、本実施形態では、ローカル電圧供給回路２８の周波数特性を狭帯域化して、ノイズを低減させる。
【０１１８】
図７に示すボード線図は、ローカル電圧供給回路２８の閉ループ特性を示す図であり、横軸がローカル電圧供給回路２８の周波数を、縦軸が閉ループの利得をそれぞれ示している。図７に示すように、ローカル電圧供給回路２８の閉ループ特性は、２つのポールｆｐ１、ｆｐ２を有しており、所定の周波数のポールｆｐ１が、ポールｆｐ１よりも低い周波数のポールｆｐ３へ移行された状態を示している。
【０１１９】
本構成例では、ポールｆｐ１をより低周波数であるｆｐ３まで移行させ、ローカル電圧供給回路２８の狭帯域化を行い、回路内のノイズ成分を減少させる。また、本構成例では、ローカル電圧供給回路２８の負荷電流が一定であるため、ローカル電圧供給回路２８の狭帯域化を行っても、負荷過度応答特性は劣化しない。この狭帯域化は、たとえば位相補償用や外付けの容量を用いて実現できる。また、このような狭帯域化は、ポールｆｐ２をより低い周波数に移行させるようにしてもよい。あるいは、両方のポールｆｐ１、ｆｐ２をより低周波数の領域に移行させるようにしてもよい。
【０１２０】
本構成例では、スロープ発生電流源２７１の各選択部（定電流選択部２７１１、オフセット定電流選択部２７１３、傾き定電流選択部２７１５）に、負荷電流に応じて経路を切り替える経路選択部２７１７を設けることで、負荷電流の変動を減少できる。さらに、ローカル電圧供給回路２８ａの周波数を狭帯域化することで、参照信号生成部２７がノイズを含まない安定したランプ電圧を生成できる。
【０１２１】
図８は、本実施形態に係る撮像装置１のカラムＡＤ回路２５における基本動作である信号取得差分処理を説明するためのタイミングチャートである。
【０１２２】
画素部１０の各単位画素３で感知されたアナログの画素信号をデジタル信号に変換する仕組みとしては、たとえば、所定の傾きで下降するランプ波形状の参照信号ＲＡＭＰと単位画素３からの画素信号における基準成分や信号成分の各電圧とが一致する点を探し、この比較処理で用いる参照信号ＲＡＭＰの生成時点から、画素信号における基準成分や信号成分に応じた電気信号と参照信号とが一致した時点までをカウントクロックでカウント（計数）することで、基準成分や信号成分の各大きさに対応したカウント値を得る手法を採る。
【０１２３】
ここで、垂直信号線１９から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔＶの後に信号成分Ｖｓｉｇが現れるものである。１回目の処理を基準成分（リセット成分ΔＶ）について行なう場合、２回目の処理は基準成分（リセット成分ΔＶ）に信号成分Ｖｓｉｇを加えた信号についての処理となる。以下具体的に説明する。
【０１２４】
１回目の読出しのため、先ず通信・タイミング制御部２０は、モード制御信号ＣＮ５をローレベルにしてカウンタ部２５４をダウンカウントモードに設定するとともに、リセット制御信号ＣＮ６を所定期間アクティブ（本例ではハイレベル）にしてカウンタ部２５４のカウント値を初期値“０”にリセットさせる（ｔ９）。そして、任意の行Ｈｘの単位画素３から垂直信号線１９（Ｖ０，Ｖ１，…）への１回目の読出しが安定した後、通信・タイミング制御部２０は、参照信号生成部２７に向けて、参照信号ＲＡＭＰａ，ＲＡＭＰｂ生成用の制御信号ＣＮ４ａ，ＣＮ４ｂを供給する。
【０１２５】
これを受けて、参照信号生成部２７においては、先ず、Ｈｘ行上に存在する一方の色（奇数列のＲまたはＧ）のカラー画素特性に合わせた傾きβａを持ち全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）を持った参照信号ＲＡＭＰａをＤＡ変換回路２７ａにて生成し、奇数列に対応するカラムＡＤ回路２５の電圧比較部２５２の一方の入力端子ＲＡＭＰに、比較電圧として供給する。
【０１２６】
同様に、Ｈｘ行上に存在する他方の色（偶数列のＧまたはＢ）のカラー画素特性に合わせた傾きβｂを持ち全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）を持った参照信号ＲＡＭＰｂをＤＡ変換回路２７ｂにて生成し、偶数列に対応するカラムＡＤ回路２５の電圧比較部２５２の一方の入力端子ＲＡＭＰに、比較電圧として供給する。
【０１２７】
電圧比較部２５２は、このＲＡＭＰ波形の比較電圧と画素部１０から供給される任意の垂直信号線１９（Ｖｘ）の画素信号電圧とを比較する。
【０１２８】
また、電圧比較部２５２の入力端子ＲＡＭＰへの参照信号ＲＡＭＰａ，ＲＡＭＰｂの入力と同時に、電圧比較部２５２における比較時間を、行ごとに配置されたカウンタ部２５４で計測するために、参照信号生成部２７ から発せられるランプ波形電圧に同期して（ｔ１０）、カウンタ部２５４のクロック端子に通信・タイミング制御部２０からカウントクロックＣＫ０を入力し、１回目のカウント動作として、初期値“０” からダウンカウントを開始する。すなわち、負の方向にカウント処理を開始する。
【０１２９】
電圧比較部２５２は、参照信号生成部２７からのランプ状の参照信号ＲＡＭＰと垂直信号線１９を介して入力される画素信号電圧Ｖｘとを比較し、双方の電圧が同じになったときに、コンパレータ出力をハイレベルからローレベルへ反転させる（ｔ１２）。つまり、リセット成分Ｖｒｓｔに応じた電圧信号と参照信号ＲＡＭＰとを比較して、リセット成分Ｖｒｓｔの大きさに対応した時間経過後にローレベルのパルス信号を生成して、カウンタ部２５４に供給する。
【０１３０】
この結果を受けて、カウンタ部２５４は、コンパレータ出力の反転とほぼ同時にカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する（ｔ１２）。つまり、電圧比較部２５２に供給するランプ状の参照信号ＲＡＭＰの生成とともにダウンカウントを開始し、比較処理によってローレベルのパルス信号が得られるまでカウントクロックＣＫ０でカウントすることで、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。
【０１３１】
通信・タイミング制御部２０は、所定のダウンカウント期間を経過すると（ｔ１４）、電圧比較部２５２への制御データの供給と、カウンタ部２５４へのカウントクロックＣＫ０の供給とを停止する。これにより、電圧比較部２５２は、ランプ状の参照信号ＲＡＭＰの生成を停止する。
【０１３２】
この１回目の読出し時は、画素信号電圧Ｖｘにおけるリセット成分Ｖｒｓｔを電圧比較部２５２で検知してカウント動作を行なっているので、単位画素３のリセット成分ΔＶを読み出していることになる。
【０１３３】
このリセット成分ΔＶ内には、単位画素３ごとにばらつく雑音がオフセットとして含まれている。しかし、このリセット成分ΔＶのばらつきは一般に小さく、またリセット成分Ｖｒｓｔは概ね全画素共通であるので、任意の垂直信号線１９の画素信号電圧Ｖｘにおけるリセット成分ΔＶの出力値はおおよそ既知である。
【０１３４】
したがって、１回目のリセット成分ΔＶの読出し時には、傾きβａまたは傾きβｂを持つランプ電圧を調整することにより、ダウンカウント期間（ｔ１０〜ｔ１４；比較期間）を短くすることが可能である。本実施形態では、リセット成分ΔＶについての比較処理の最長期間を、７ビット分のカウント期間（１２８クロック）にして、リセット成分ΔＶの比較を行なっている。
【０１３５】
続いての２回目の読出し時には、リセット成分ΔＶに加えて、単位画素３ごとの入射光量に応じた信号成分Ｖｓｉｇを読み出し、１回目の読出しと同様の動作を行なう。すなわち、先ず通信・タイミング制御部２０は、モード制御信号ＣＮ５をハイレベルにしてカウンタ部２５４をアップカウントモードに設定する（ｔ１８）。そして、任意の行Ｈｘの単位画素３から垂直信号線１９（Ｖ０，Ｖ１，…）への２回目の読出しが安定した後、通信・タイミング制御部２０ は、信号成分ＶｓｉｇについてのＡＤ変換処理のため、参照信号ＲＡＭＰａ生成用の制御信号ＣＮ４ａ（ここではオフセットO F F aと傾きβａを含む）をＤＡ変換回路２７ａに供給するとともに、参照信号ＲＡＭＰｂ生成用の制御信号ＣＮ４ｂ（ここではオフセットＯＦＦｂと傾きβｂ、経路選択部の切り替え信号を含む）をＤＡ変換回路２７ｂに供給する。
【０１３６】
この一連の動作を受けて、参照信号生成部２７では、負荷電流ＩＬＯＡＤを一定にするように、定電流選択部２７１１、オフセット定電流選択部２７１３、および傾き定電流選択部２７１５が制御される。
【０１３７】
また、参照信号生成部２７において、Ｈｘ行上に存在する一方の色（奇数列のＲまたはＧ）のカラー画素特性に合わせた傾きβａを持ち全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）を持つとともに、リセット成分ΔＶ用の初期電圧Ｖａｒに対してオフセットＯＦＦａだけ下がった参照信号ＲＡＭＰａをＤＡ変換回路２７ａにて生成し、奇数列に対応するカラムＡＤ回路２５の電圧比較部２５２の一方の入力端子ＲＡＭＰに、比較電圧として供給する。
【０１３８】
同様に、Ｈｘ行上に存在する他方の色（偶数列のＧまたはＢ）のカラー画素特性に合わせた傾きβｂを持ち全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）を持つとともに、リセット成分ΔＶ用の初期値Ｖｂｒに対してオフセットＯＦＦｂだけ下がった参照信号ＲＡＭＰｂをＤＡ変換回路２７ｂにて生成し、偶数列に対応するカラムＡＤ回路２５ の電圧比較部２５２の一方の入力端子RAMPに、比較電圧として供給する。
【０１３９】
電圧比較部２５２は、このR A M P波形の比較電圧と画素部１０から供給される任意の垂直信号線１９（Ｖｘ）の画素信号電圧とを比較する。
【０１４０】
先にも述べたように、このときの各参照電圧の初期電圧は、任意の複数の黒基準を生成する画素から得られる信号を元に算出されたものであり、ＤＡ変換回路２７ａから発せられる参照信号ＲＡＭＰａとＤＡ変換回路２７ｂから発せられる参照信号ＲＡＭＰｂとでそれぞれ生ずる固有のばらつき成分を含む異なった値（オフセットＯＦＦａおよびオフセットＯＦＦｂ）となる。また、参照電圧の初期電圧は、黒基準を生成する画素から得られる信号以外にも任意のオフセットを含む場合もある。
【０１４１】
電圧比較部２５２ の入力端子ＲＡＭＰへの参照信号ＲＡＭＰａ，ＲＡＭＰｂの入力と同時に、電圧比較部２５２における比較時間を、行ごとに配置されたカウンタ部２５４で計測するために、参照信号生成部２７から発せられるランプ波形電圧に同期して（ｔ２０）、カウンタ部２５４のクロック端子に通信・タイミング制御部２０からカウントクロックＣＫ０を入力し、２回目のカウント動作として、１回目の読出し時に取得された単位画素３のリセット成分ΔＶに対応するカウント値から、１回目とは逆にアップカウントを開始する。すなわち、正の方向にカウント処理を開始する。
【０１４２】
電圧比較部２５２は、参照信号生成部２７からのランプ状の参照信号R A M Pと垂直信号線１９を介して入力される画素信号電圧Ｖｘとを比較し、双方の電圧が同じになったときに、コンパレータ出力をハイレベルからローレベルへ反転させる（ｔ２２）。つまり、信号成分Ｖｓｉｇに応じた電圧信号と参照信号ＲＡＭＰとを比較して、信号成分Ｖｓｉｇの大きさに対応した時間経過後にローレベル のパルス信号を生成して、カウンタ部２５４に供給する。
【０１４３】
この結果を受けて、カウンタ部２５４ は、コンパレータ出力の反転とほぼ同時にカウント動作を停止し、その時点のカウント値を画素データとしてラッチすることでＡＤ変換を完了する（ｔ２２）。つまり、電圧比較部２５２に供給するランプ状の参照信号ＲＡＭＰの生成とともにアップカウントを開始し、比較処理によってローレベルのパルス信号が得られるまでカウントクロックＣＫ０でカウントすることで、信号成分Ｖｓｉｇの大きさに対応したカウント値を得る。
【０１４４】
通信・タイミング制御部２０ は、所定のアップカウント期間を経過すると（ｔ２４）、電圧比較部２５２への制御データの供給と、カウンタ部２５４へのカウントクロックＣＫ０の供給とを停止する。これにより、電圧比較部２５２は、ランプ状の参照信号ＲＡＭＰの生成を停止する。
【０１４５】
この２回目の読出し時は、画素信号電圧Ｖｘにおける信号成分Ｖｓｉｇを電圧比較部２５２で検知してカウント動作を行なっているので、単位画素３の信号成分Ｖｓｉｇを読み出していることになる。
【０１４６】
ここで、本実施形態においては、カウンタ部２５４におけるカウント動作を、１回目の読出し時にはダウンカウント、２回目の読出し時にはアップカウントとしているので、カウンタ部２５４内で自動的に、式（１）で示す減算が行なわれ、この減算結果に応じたカウント値がカウンタ部２５４に保持される。
【０１４７】
（数１）
（２回目の比較期間におけるカウント値）−（１回目の比較期間におけるカウント値）
…（１）
【０１４８】
ここで、式（１）は、式（２）のように変形でき、結果としては、カウンタ部２５４に保持されるカウント値は信号成分Ｖｓｉｇに応じたものとなる。
【０１４９】
（数２）
（２回目の比較期間）−（１回目の比較期間）
＝（（信号成分Ｖｓｉｇ）＋（リセット成分ΔＶ）＋（カラムＡＤ回路２５のオフセット成分）−（黒基準成分））−（（リセット成分ΔＶ）＋（カラムＡＤ回路２５のオフセット成分））
＝（信号成分Ｖｓｉｇ）−（黒基準成分）      …（２）
【０１５０】
つまり、上述のようにして、１回目の読出し時におけるダウンカウントと２回目の読出し時におけるアップカウントといった、２回の読出しとカウント処理によるカウンタ部２５４内での減算処理によって、単位画素３ごとのばらつきを含んだリセット成分ΔＶとカラムＡＤ回路２５ごとのオフセット成分とを除去することができ、単位画素３ごとの入射光量に応じた信号成分Ｖｓｉｇに黒基準成分の補正を加えた信号についてのデジタルデータのみを簡易な構成で取り出すことができる。この際、回路ばらつきやリセット雑音も除去できる。
【０１５１】
よって、本実施形態に係るカラムＡＤ回路２５は、アナログの画素信号をデジタルの画素データに変換するデジタル変換部としてだけでなく、ＣＤＳ(Correlated Double Sampling；相関２重サンプリング）処理機能部としても動作することとなる。
【０１５２】
また、式（２）で得られるカウント値が示す画素データは正の信号電圧を示すので、補数演算などが不要となり、既存のシステムとの親和性が高い。
【０１５３】
ここで、２回目の読出し時は、入射光量に応じた信号成分Ｖｓｉｇを読み出すので、光量の大小を広い範囲で判定するために、アップカウント期間（ｔ２０〜ｔ２４；比較期間）を広く取り、電圧比較部２５２に供給するランプ電圧を大きく変化させる必要がある。
【０１５４】
そこで本実施形態では、信号成分Ｖｓｉｇについての比較処理の最長期間を、１０ビット分のカウント期間（１０２４クロック にして、信号成分Ｖｓｉｇの比較を行なっている。つまり、リセット成分ΔＶ（基準成分）についての比較処理の最長期間を、信号成分Ｖｓｉｇについての比較処理の最長期間よりも短くする。リセット成分ΔＶ（基準成分）と信号成分Ｖｓｉｇの双方の比較処理の最長期間すなわちＡＤ変換期間の最大値を同じにするのではなく、リセット成分ΔＶ（基準成分）についての比較処理の最長期間を信号成分Ｖｓｉｇについての比較処理の最長期間よりも短くすることで、２回に亘るトータルのＡＤ変換期間が短くなるように工夫する。
【０１５５】
この場合、１回目と２回目との比較ビット数が異なるが、通信・タイミング制御部２０から制御データを参照信号生成部２７に供給して、この制御データに基づいて参照信号生成部２７にてランプ電圧を生成するようにすることで、ランプ電圧の傾きすなわち参照信号ＲＡＭＰの変化率を１回目と２回目とで同じにする。デジタル制御でランプ電圧を生成するので、ランプ電圧の傾きを１回目と２回目とで同じにすることが容易である。これにより、ＡＤ変換の精度を等しくできるため、アップダウンカウンタによる式（１）で示した減算結果が正しく得られる。
【０１５６】
２回目のカウント処理が完了した後の所定のタイミングで（ｔ２８）、通信・タイミング制御部２０は水平走査回路１２に対して画素データの読出しを指示する。これを受けて、水平走査回路１２は、制御線１２ｃを介してカウンタ部２５４に供給する水平選択信号ＣＨ（ｉ）を順次シフトさせる。
【０１５７】
こうすることで、カウンタ部２５４に記憶・保持した式（２）で示されるカウント値、すなわちｎビットのデジタルデータで表された画素データが、ｎ本の水平信号線１８を介して、順次、カラム処理部２６外や画素部１０を有するチップ外へ出力端子５ｃから出力され、その後、順次行ごとに同様の動作が繰り返されることで、２次元画像を表す映像データＤ１が得られる。
【０１５８】
（参照信号生成部２７の第２構成例）
次に、参照信号生成部２７の第２構成例について説明する。
【０１５９】
本構成例は、ランプ電圧のオフセットＯＦＦａを可変抵抗を用いてローカル電圧供給回路の内部で調整し、ランプ電圧の傾きβａについても可変抵抗を用いて調整する。
【０１６０】
図９は、本構成例に係る参照信号生成部２７の一構成例を示す図である。
【０１６１】
図９に示すように、参照信号生成部２７は、スロープ発生電流源２７１ａ、可変基準抵抗Ｒβ、およびローカル電圧供給回路２８ａで構成されている。なお、ローカル電圧供給回路２８ｂは、本構成例と同様なため、その説明を省略する。
【０１６２】
スロープ発生電流源２７１ａは、定電流選択部２７１１に、参照信号の基本となるｎビット分の定電流源２７１２−１〜２７１２−ｎが接続されている。また、ローカル電圧供給回路２８ａは、第１構成例に係る抵抗Ｒ２８１の代わりに可変抵抗Ｒ２８１ａで置き換えたものである。このような構成のローカル電圧供給回路２８ａが、ノードＮＤ２７１に接続されている。さらに、定電流選択部２７１１が、ノードＮＤ２７１とＮＤ２７２との間に接続されている可変基準抵抗Ｒβと並列になるように、ノードＮＤ２７１とノードＮＤ２７２に接続されている。
【０１６３】
また、定電流選択部２７１１は、たとえば通信・タイミング制御部２０が出力する制御データＣ４ａに含まれている制御信号Ｑｎによって、流れる電流が制御されることで、ランプ電圧が決定される。
【０１６４】
具体的には、オフセットＯＦＦａの調整は、可変抵抗Ｒ２８１ａを変化させて調整する。また、第１構成例の抵抗Ｒ２８２を可変抵抗に置き換え、本構成例と同様に可変抵抗を変化させてオフセットＯＦＦａを調整してもよい。また、参照電圧Ｖｒｅｆ０を変化させてオフセットＯＦＦａを調整してもよい。
【０１６５】
ランプ電圧の傾きβの調整は、可変基準抵抗Ｒβを変化させて調整する。たとえば、ランプ電圧の傾きβを緩やかにする場合は、可変基準抵抗Ｒβの抵抗値を小さくすれば、同じ電流値でもランプ電圧の傾きβを変えることができる。
【０１６６】
また、定電流選択部２７１１は第１構成例と同様の経路選択部２７１７を有し、ローカル電圧供給回路２８ａの負荷に応じて電流の経路を切り替える。
【０１６７】
このため、ローカル電圧供給回路２８ａの狭帯域化が可能であり、第１構成例と同様の効果を得ることができる。
【０１６８】
さらに、本構成例では、ランプ電圧のオフセットＯＦＦａをローカル電圧供給回路２８ａの内部の可変抵抗Ｒ２８１ａで、傾きβを可変基準抵抗Ｒβで調整するため、レイアウト面積を縮小でき、回路の消費電力を低減できる。
【０１６９】
また、第１、および第２構成例に係るローカル電圧供給回路２８ａ、２８ｂは、図１０に示すように、参照信号生成部２７の外部に配置してもよい。たとえば、ローカル電圧供給回路２８を撮像装置１の外部に配置しても、第１、および第２構成例と同様の効果を得ることができる。
【０１７０】
次に、本発明の実施形態に係るカメラについて説明する。図１１は、本発明の実施形態に係るカメラの構成の概略を示すブロック図である。
【０１７１】
本カメラ１００は、図１１に示すように、撮像装置１、撮像装置１の画素部１０に入射光を導く光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ１０１、および撮像装置１の出力信号を処理する信号処理回路１０２などを有する構成となっている。
【０１７２】
このカメラ１００において、撮像装置１は、上記実施形態に係る撮像装置が用いられている。信号処理回路１０２は、撮像装置１の出力端子５ｃからの出力信号Ｖｏｕｔ（たとえば映像データＤ１）に対して種々の信号処理を施して映像信号を出力する。
【０１７３】
本カメラによれば、先述した実施形態に係る撮像装置１を採用することで、ノイズの少ない高画質の撮像画像を得ることができる。
【０１７４】
なお、本発明の撮像装置１は、１チップとして形成された撮像装置であっても、複数のチップの集合体として形成されたモジュールタイプの撮像装置であっってもよい。複数のチップの集合体として形成された撮像装置である場合には、撮像を行うセンサチップ、デジタル信号処理を行う信号処理チップなどに分かれて形成され、さらに光学系を含むことがある。
【図面の簡単な説明】
【０１７５】
【図１】本実施形態に係る撮像装置の一構成例を示す図である。
【図２】本実施形態に係る画素部の有効領域と、光学的黒を与える基準画素領域との関係の一例を示す図である。
【図３】本実施形態に係る撮像装置のＤＡ変換回路の機能を説明するための図である。
【図４】本実施形態に係るローカル電圧供給回路の一例を示す回路図である。
【図５】本実施形態に係るスロープ発生電流源の一例を示すブロック図である。
【図６】本実施形態に係る経路選択部の一例を示すブロック図である。
【図７】本実施形態に係るローカル電圧供給回路の閉ループ特性の一例を示すボード線図である。
【図８】本実施形態に係る撮像装置のカラムＡＤ回路における基本動作である信号取得差分処理を説明するためのタイミングチャートである。
【図９】本実施形態に係る参照信号生成部の第２構成例を示すブロック図である。
【図１０】本実施形態に係るローカル電圧供給回路の配置例を示す回路図である。
【図１１】本実施形態に係るカメラの一構成例を示す図である。
【図１２】カラム処理回路の動作の概略を説明するためのブロック図である。
【符号の説明】
【０１７６】
１…撮像装置、３…単位画素、７…駆動制御部、１０…画素部、１２…水平走査回路、１４…垂直走査回路、１５…行制御線、１８…水平信号線、１９…垂直信号線、２０…通信・タイミング制御部、２４…カウンタ部、２５…カラムＡＤ回路、２６…カラム処理部、２７…参照信号生成部、２７ａ，２７ｂ…ＤＡ変換回路、２７１…スロープ発生電流源、２７１１…定電流選択部、２７１２−１〜２７１２−ｎ…定電流源、２７１３…オフセット定電流選択部、２７１４…オフセット定電流源、２７１５…傾き定電流選択部、２７１６…定電流源、２７１７…経路選択部、２８ａ、２８ｂ…ローカル電圧供給回路、２９…出力回路、１０１…レンズ、１０２…信号処理回路、ＦＥＴ２８１…ｐチャネル型のＭＯＳＦＥＴ、ｆｐ１〜ｆｐ３…ポール、ＩＬＯＡＤ…負荷電流、ＯＰ２８…演算増幅器、ＰＡＴＨａ…第１の経路、ＰＡＴＨｂ…第２の経路、ＲＡＭＰ…参照信号、Ｒ２８１、Ｒ２８２…抵抗、Ｒ０…基準抵抗、Ｒβ…可変基準抵抗、ＳＷ１、ＳＷ２…スイッチ、Ｖｒｅｆ０…参照電圧、Ｖｒｅｆ…基準参照電圧。
【図１】
2008219243.tif 000003
【図２】
2008219243.tif 000004
【図３】
2008219243.tif 000005
【図４】
2008219243.tif 000006
【図５】
2008219243.tif 000007
【図６】
2008219243.tif 000008
【図７】
2008219243.tif 000009
【図８】
2008219243.tif 000010
【図９】
2008219243.tif 000011
【図１０】
2008219243.tif 000012
【図１１】
2008219243.tif 000013
【図１２】
2008219243.tif 000014