(57)【要約】【課題】本発明は、信号を切り換える切り替え回路を用いることなく、多重化した信号に対して１つの信号処理部で信号処理を行うことができる信号一括処理装置を提供することを課題とする。【解決手段】多重化変調部４によって複数の信号の一部もしくは全部を周波数シフトさせることで、複数の信号を異なる帯域に分散させて重畳させた多重化信号を出力と、信号処理部６によって多重化変調部４からの多重化信号に対して信号処理を施し、分離復調部５によって周波数シフトされた複数の信号が元の周波数帯域に戻るように、信号処理部６からの多重化信号をそれぞれ周波数シフトすることで、多重化信号を複数の信号に分離する。【選択図】        図１
2008219695.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号に対して信号処理を行う信号一括処理装置であって、
前記複数の信号の一部もしくは全部を周波数シフトさせることで、前記複数の信号を異なる帯域に分散させて重畳させた多重化信号を出力する多重化変調手段と、
該多重化変調手段からの前記多重化信号に対して信号処理を施す信号処理手段と、
前記多重化変調手段によって周波数シフトされた前記複数の信号が元の周波数帯域に戻るように、前記信号処理手段からの前記多重化信号をそれぞれ周波数シフトすることで、前記多重化信号を前記複数の信号に分離する分離復調手段とを具備することを特徴とする信号一括処理装置。
【請求項２】
前記多重化変調手段は、前記複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される量子化信号に変調するデルタシグマ変調手段によって変調した前記量子化信号を前記多重化信号として出力し、
前記分離復調手段は、前記信号処理手段からの前記多重化信号をそれぞれ周波数シフトした後、前記複数の信号にそれぞれ対応する複数のローパスフィルタを用いて信号処理された前記複数の信号にそれぞれ復調させることを特徴とする請求項１記載の信号一括処理装置。
【請求項３】
前記信号処理手段は、前記多重化変調手段からの前記多重化信号を乗算する乗算器と、当該乗算器からの出力を前記複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される前記量子化信号に変調する前記デルタシグマ変調手段とからなるボリューム装置であることを特徴とする請求項２記載の信号一括処理装置。
【請求項４】
前記信号処理手段は、前記多重化変調手段の前記デルタシグマ変調手段によって変調された前記量子化信号に形成されている量子化ノイズが小なる帯域にそれぞれ対応する対称な伝達特性を有するフィルタ装置であることを特徴とする請求項２記載の信号一括処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号を一括して信号処理する信号一括処理装置に関し、特に多重化された複数の信号を一括して信号処理する信号一括処理装置に関する。
【背景技術】
【０００２】
複数の信号のそれぞれに対しる信号処理としては、信号毎に信号処理回路を設け、各信号処理回路によってそれぞれ複数の信号の信号処理を行う方法と、複数の信号を時分割多重化し、時分割多重化した信号を切り替え回路によって切り替えながら１つの信号処理回路で信号処理を行う方法とが一般的に採用されている（例えば、特許文献１参照）。
【０００３】
しかしながら、各信号処理回路によってそれぞれ複数の信号の信号処理を行う場合には、信号数に対応する数の信号処理回路が必要となり、コスト高になってしまうと共に、時分割多重化した信号を切り替え回路によって切り替えながら１つの信号処理回路で信号処理を行う方法では、多重化する信号が増えるにつれて、切り替え回路の回路規模が増大し、切り替えのためのオーバーヘッドが生じてしまうという問題点があった。
【特許文献１】特開平５８−１１１０９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は斯かる問題点に鑑みてなされたものであり、その目的とするところは、信号を切り換える切り替え回路を用いることなく、多重化した信号に対して１つの信号処理手段で信号処理を行うことができる信号一括処理装置を提供する点にある。
【課題を解決するための手段】
【０００５】
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明の信号一括処理装置は、複数の信号に対して信号処理を行う信号一括処理装置であって、前記複数の信号の一部もしくは全部を周波数シフトさせることで、前記複数の信号を異なる帯域に分散させて重畳させた多重化信号を出力する多重化変調手段と、該多重化変調手段からの前記多重化信号に対して信号処理を施す信号処理手段と、前記多重化変調手段によって周波数シフトされた前記複数の信号が元の周波数帯域に戻るように、前記信号処理手段からの前記多重化信号をそれぞれ周波数シフトすることで、前記多重化信号を前記複数の信号に分離する分離復調手段とを具備することを特徴とする。
【０００６】
さらに、本発明の信号一括処理装置は、前記多重化変調手段は、前記複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される量子化信号に変調するデルタシグマ変調手段によって変調した前記量子化信号を前記多重化信号として出力し、前記分離復調手段は、前記信号処理手段からの前記多重化信号をそれぞれ周波数シフトした後、前記複数の信号にそれぞれ対応する複数のローパスフィルタを用いて信号処理された前記複数の信号にそれぞれ復調させることを特徴とする。
【０００７】
さらに、本発明の信号一括処理装置は、前記信号処理手段は、前記多重化変調手段からの前記多重化信号を乗算する乗算器と、当該乗算器からの出力を前記複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される前記量子化信号に変調する前記デルタシグマ変調手段とからなるボリューム装置であることを特徴とする。
【０００８】
さらに、本発明の信号一括処理装置は、前記信号処理手段は、前記多重化変調手段の前記デルタシグマ変調手段によって変調された前記量子化信号に形成されている量子化ノイズが小なる帯域にそれぞれ対応する対称な伝達特性を有するフィルタ装置であることを特徴とする。
【発明の効果】
【０００９】
本発明の信号一括処理装置は、多重化変調手段によって複数の信号の一部もしくは全部を周波数シフトさせることで、複数の信号を異なる帯域に分散させて重畳させた多重化信号を出力と、信号処理手段によって多重化変調手段からの多重化信号に対して信号処理を施し、分離復調手段によって周波数シフトされた複数の信号が元の周波数帯域に戻るように、信号処理手段からの多重化信号をそれぞれ周波数シフトすることで、多重化信号を複数の信号に分離するように構成することにより、信号処理手段によって多重化した複数の信号を一括して信号処理することができるため、信号を切り換える切り替え回路を用いることなく、多重化した信号に対して１つの信号処理手段で信号処理を行うことができるという効果を奏する。
【００１０】
さらに、本発明の信号一括処理装置においては、多重化変調手段は、複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される量子化信号に変調するデルタシグマ変調手段によって変調した量子化信号を多重化信号として出力し、分離復調手段は、信号処理手段からの多重化信号をそれぞれ周波数シフトした後、複数の信号にそれぞれ対応する複数のローパスフィルタを用いて信号処理された複数の信号にそれぞれ復調させるように構成することにより、複数の信号を多重化した多重化信号を取り扱いやすいデジタル信号として出力できると共に、簡単な構成で多重化信号から複数の信号を分離させることができるという効果を奏する。
【００１１】
さらに、本発明の信号一括処理装置においては、信号処理手段として、多重化変調手段からの多重化信号を乗算する乗算器と、乗算器からの出力を複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される量子化信号に変調するデルタシグマ変調手段とからなるボリューム装置を採用することにより、複数の信号のボリュームを１つの乗算器のみという簡単な構成でボリュームコントロールすることができるという効果を奏する。
【００１２】
さらに、本発明の信号一括処理装置においては、信号処理手段として、多重化変調手段のデルタシグマ変調手段によって変調された量子化信号に形成されている量子化ノイズが小なる帯域にそれぞれ対応する対称な伝達特性を有するフィルタ装置を採用することにより、多重化変調手段から出力された量子化信号に多重化された各成分に対し、直接フィルタの効果を作用させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
図１は、本発明に係る信号一括処理装置の実施の形態の構成を示すブロック図である。
【００１５】
本実施の形態の信号一括処理装置３は、図１を参照すると、入力端子Ｐ１１〜Ｐ１４にそれぞれ入力される４つの入力信号Ｘ１〜Ｘ４を多重化して量子化信号に変調し、変調した量子化信号を出力する多重化変調部４と、多重化変調部４から出力された量子化信号を信号処理する信号処理部６と、信号処理部６によって信号処理された量子化信号を分離復調させ、出力端子Ｐ２１から入力信号Ｘ１に対応する出力信号Ｙ１を、出力端子Ｐ２２から入力信号Ｘ２に対応する出力信号Ｙ２を、出力端子Ｐ２３から入力信号Ｘ３に対応する出力信号Ｙ３を、出力端子Ｐ２４から入力信号Ｘ４に対応する出力信号Ｙ４をそれぞれ出力する分離復調部５とからなり、多重化された４つの入力信号Ｘ１〜Ｘ４を一括して信号処理することができるように構成されている。
【００１６】
次に、図１に示す多重化変調部４の構成および多重化変調動作について図１乃至図１１を参照して詳細に説明する。
図２は、図１に示す多重化変調部に用いるデルタシグマ変調回路の電気的構成を示すブロック図であり、図３は、図２に示す遅延器の構成例を示すブロック図であり、図４は、図２に示すデルタシグマ変調回路における量子化ノイズ分布の周波数特性を示すグラフであり、図５は、デルタシグマ変調回路をモデル化したブロック図であり、図６は、図５に示すデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を説明するための説明図であり、図７は、２サンプリング周期だけ遅延する遅延器を用いた２次のデルタシグマ変調回路をモデル化したブロック図であり、図８は、図７に示す２次のデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフであり、図９は、図２に示すデルタシグマ変調回路において７個の積分要素を用いた７次のデルタシグマ変調回路の構成を示すブロック図であり、図１０は、図９に示す７次のデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフであり、図１１は、図１に示す多重化変調部における多重化変調動作を説明するための説明図である。
【００１７】
多重化変調部４は、図１を参照すると、入力端子Ｐ１１に入力される入力信号Ｘ１を量子化信号に変調するデルタシグマ変調回路１ａと、入力端子Ｐ１２に入力される入力信号Ｘ２を量子化信号に変調するデルタシグマ変調回路１ｂと、入力端子Ｐ１３に入力される入力信号Ｘ３を量子化信号に変調するデルタシグマ変調回路１ｃと、入力端子Ｐ１４に入力される入力信号Ｘ４を量子化信号に変調するデルタシグマ変調回路１ｄと、キャリア信号を用いてデルタシグマ変調回路１ｂからの出力を位相・周波数変調する乗算器Ａｄ２と、キャリア信号を用いてデルタシグマ変調回路１ｃからの出力を位相・周波数変調する乗算器Ａｄ３と、キャリア信号を用いてデルタシグマ変調回路１ｄからの出力を周波数変調する乗算器Ａｄ４と、デルタシグマ変調回路１ａからの出力、乗算器Ａｄ２によって位相・周波数変調されたデルタシグマ変調回路１ｂからの出力、乗算器Ａｄ３によって位相・周波数変調されたデルタシグマ変調回路１ｃからの出力および乗算器Ａｄ４によって周波数変調されたデルタシグマ変調回路１ｄからの出力を加算する加算器Ｃｅと、加算器Ｃｅから出力される多ビット信号を量子化信号に変調するデルタシグマ変調回路１ｅとからなる。
【００１８】
多重化変調部４においてデルタシグマ変調回路１ａ〜１ｅとして用いられるデルタシグマ変調回路１は、図２を参照すると、入力端子Ｐ１に入力信号Ｘとして入力されるアナログ信号又はマルチビットで表されるデジタル信号を、異なるＮ種類（Ｎは整数）の代表値で表される量子化信号に変換し、変換した量子化信号を出力信号Ｙとして出力端子Ｐ２から出力するｎ次（ｎ：１以上の整数）のデルタシグマ変調回路であり、相互に縦続接続されたｎ個の積分要素Ｆａ１，…，Ｆａｎと、各積分要素Ｆａ１〜Ｆａｎの前段にそれぞれ介在された乗算器Ａａ１〜Ａａｎとを有している。各積分要素Ｆａ１〜Ｆａｎは、出力をｍサンプリング周期（Ｔｓ：１／サンプル周波数ｆｓ）（ｍ：２以上の整数、図１に示す多重化変調部４では、ｍ＝４）だけ遅延する遅延器Ｄａ１〜Ｄａｎと、入力に遅延器Ｄａ１〜Ｄａｎからの出力を加算して出力する加算器Ｃａ１〜Ｃａｎとを備えてそれぞれ構成されており、従って、前段側からの入力信号にｍサンプリング周期だけ以前の出力信号が加算されて、次段側への出力信号が作成される。
【００１９】
第１段目の積分要素Ｆａ１には、入力端子Ｐ１に入力信号Ｘとして入力されたアナログ信号又はマルチビットデジタル信号が、加算器Ｃｂと第１段目の乗算器Ａａ１とを介して入力され、各積分要素Ｆａ１〜Ｆａ（ｎ−１）の出力は、乗算器Ａａ２〜Ａａｎを介して次段の積分要素Ｆａ２〜Ｆａｎにそれぞれ入力され、各積分要素Ｆａ１〜Ｆａｎからの出力は、加算器Ｃｃで相互に加算された後、量子化器１０に入力される。量子化器１０は、入力された信号を異なるＮ種類（Ｎは整数）の代表値で表される信号に量子化信号に変換する機能を有するものであり、本実施の形態では、入力された信号を２種類（＋１とー１）の代表値で表される信号（１ビット信号）に変換する。具体的には、サンプル周波数ｆｓ毎に加算器Ｃｃからの出力と予め定める値、例えば０レベルとを比較し、加算器Ｃｃからの出力が予め定める値、例えば０レベル以上であるときには出力端子Ｐ２への出力信号Ｙを「１」とし、予め定める値未満であるときには「−１」とする。また、量子化器１０からの出力信号Ｙは、ｍサンプリング周期だけ遅延する遅延器Ｄｂおよび乗算器Ａｂを介して、第１段目の乗算器Ａａ１の前段に介在されている加算器Ｃｂに負帰還されている。
【００２０】
なお、積分要素Ｆａ１，…，Ｆａｎの遅延器Ｄａ１〜Ｄａｎおよび負帰還ループの遅延器Ｄｂとしては、例えば、図３に示すように、出力を１サンプリング周期だけ遅延する遅延器Ｄをｍ個縦続接続したものを用いることができる。
【００２１】
積分要素Ｆａ１，…，Ｆａｎの遅延器Ｄａ１〜Ｄａｎおよび負帰還ループの遅延器Ｄｂの代わりに、出力を１サンプリング周期だけ遅延する遅延器Ｄを用いた従来のデルタシグマ変調回路は、量子化ノイズを高周波帯域側にシフトするデルタシグマ変調回路に特有のノイズシェーピング効果を有することになるが、本実施の形態の信号一括処理装置に用いるデルタシグマ変調回路１は、図４（ａ）〜（ｃ）に示すように、周波数分布上で量子化ノイズが小なる帯域が複数箇所形成される。図４（ａ）は、２個の遅延器Ｄを縦続接続した、２サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂを用いた場合の量子化ノイズ分布の周波数特性が示されており、周波数ｆｓ／２付近に新たな量子化ノイズが小なる帯域が形成され、周波数ｆｓ／４で折り返した位置に、２箇所の量子化ノイズが小なる帯域が形成される。図４（ｂ）は、３個の遅延器Ｄを縦続接続した、３サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂを用いた場合の量子化ノイズ分布の周波数特性が示されており、周波数ｆｓ／３付近に新たな量子化ノイズが小なる帯域が形成され、周波数ｆｓ／６で折り返した位置に、２箇所の量子化ノイズが小なる帯域が形成される。図４（ｃ）は、４個の遅延器Ｄを縦続接続した、４サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂを用いた場合の量子化ノイズ分布の周波数特性が示されており、周波数ｆｓ／４付近と、周波数ｆｓ／２付近に新たな量子化ノイズが小なる帯域が形成され、周波数ｆｓ／８と周波数ｆｓ・３／８とで折り返したそれぞれの位置に、３箇所の量子化ノイズが小なる帯域が形成される。このようにｍ＝２ｐ個の遅延器Ｄを縦続接続した、２ｐサンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂ、もしくは、ｍ＝２ｐ＋１個の遅延器Ｄを縦続接続した、２ｐ＋１サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂを用いることで、周波数分布上で量子化ノイズが小なる帯域が、量子化ノイズが大なる帯域を間に挟んだ折り返し位置、すなわちｆｓ＊ｋ／m（mは自然数、ｋは０≦ｋ＜（m＋１）／２の範囲にある整数)にある周波数帯域にｐ＋１箇所形成されることになる。
【００２２】
次に、デルタシグマ変調回路をモデル化した図５に示すブロック図を用いて、本実施の形態の信号一括処理装置に用いるデルタシグマ変調回路１における量子化ノイズ分布の周波数特性を検証する。なお、図５において、Ｇは、積分要素Ｆａ１，…，Ｆａｎに、Ｈは、遅延器Ｄｂにそれぞれ対応すると共に、量子化器１０には、各帯域において均一なノイズＮが加わるものする。
【００２３】
図５に示すモデルにおいて、ノイズＮの伝達関数Ｑは、Ｑ＝１／（１＋ＧＨ）で、入力信号ｘの伝達関数Ｐは、Ｐ＝Ｇ／（１＋ＧＨ）でそれぞれ表すことができ、Ｐ＝１の場合には、Ｇ＝１／Ｑ、Ｈ＝１−Ｑとなる。
【００２４】
ここで、１次のデルタシグマ変調回路において、図６（ａ）に示すような高周波帯域側にシフトする量子化ノイズ分布の周波数特性は、Ｑ＝（１−Ｚ−１）で表すことができ、Ｇ＝１／（１−Ｚ−１）、Ｈ＝Ｚ−１となり、積分要素Ｆａ１，…，Ｆａｎの遅延器Ｄａ１〜Ｄａｎおよび負帰還ループの遅延器Ｄｂの代わりに、出力を１サンプリング周期だけ遅延する遅延器Ｄを用いた従来のデルタシグマ変調回路に相当する。
【００２５】
これに対し、１次のデルタシグマ変調回路において、図６（ｂ）に示すような低周波数帯域と周波数ｆｓ／２付近の帯域とに量子化ノイズが小なる帯域が形成される量子化ノイズ分布の周波数特性は、Ｑ＝（１−Ｚ−１）（１＋Ｚ−１）で表すことができ、Ｇ＝１／（１−Ｚ−２）、Ｈ＝Ｚ−２となり、２個の遅延器Ｄを縦続接続した、２サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂを用いた１次のデルタシグマ変調回路１に相当する。
【００２６】
また、２次のデルタシグマ変調回路において、図６（ｃ）に示すような低周波数帯域と周波数ｆｓ／２付近の帯域とに量子化ノイズが小なる帯域が形成される量子化ノイズ分布の周波数特性は、Ｑ＝（１−Ｚ−１）２（１＋Ｚ−１）２で表すことができ、Ｇ＝１／（１−Ｚ−２）２、Ｈ＝１−（１−Ｚ−２）２となり、２個の遅延器Ｄを縦続接続した、２サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎおよび遅延器Ｄｂを用いた２次のデルタシグマ変調回路１に相当する。
【００２７】
２次のデルタシグマ変調回路１は、図７に示すようにモデル化することができ、図７に示すモデルを用い、サンプリング周波数ｆｓ＝２．８ＭＨｚでシミュレートした量子化ノイズ分布の周波数特性は、図８に示すように、低周波数（０）帯域と周波数ｆｓ／２＝１．４ＭＨｚ付近の帯域とに量子化ノイズが小なる帯域が形成されることが実証された。
【００２８】
デルタシグマ変調回路１において７個の積分要素Ｆａ１〜Ｆａ７を用いた７次のデルタシグマ変調回路２は、図９を参照すると、相互に縦続接続された７個の積分要素Ｆａ１，…，Ｆａ７と、各積分要素Ｆａ１〜Ｆａ７の前段にそれぞれ介在された乗算器Ａａ１〜Ａａ７とを有している。各積分要素Ｆａ１〜Ｆａ７は、出力をｍサンプリング周期（Ｔｓ：１／サンプル周波数ｆｓ）（ｍ：２以上の整数）だけ遅延する遅延器と、当該遅延器からの出力を入力に加算して出力する加算器とを備えてそれぞれ構成されており、従って、前段側からの入力信号にｍサンプリング周期だけ以前の出力信号が加算されて、次段側への出力信号が作成される。
【００２９】
第１段目の積分要素Ｆａ１には、入力端子Ｐ１に入力信号Ｘとして入力されたアナログ信号又はマルチビットデジタル信号が、加算器Ｃｂと第１段目の乗算器Ａａ１とを介して、第１段目の積分要素Ｆａ１に入力され、各積分要素Ｆａ１〜Ｆａ６の出力は、乗算器Ａａ２〜Ａａ７を介して次段の積分要素Ｆａ２〜Ｆａ７にそれぞれ入力され、各積分要素Ｆａ１〜Ｆａ７からの出力は、加算器Ｃｃで相互に加算された後、量子化器１０に入力される。量子化器１０は、サンプル周波数ｆｓ毎に加算器Ｃｃからの出力と予め定める値、例えば０レベルとを比較し、加算器Ｃｃからの出力が予め定める値、例えば０レベル以上であるときには出力端子Ｐ２への出力信号Ｙを「１」とし、予め定める値未満であるときには「−１」とする。また、量子化器１０からの出力信号Ｙは、ｍサンプリング周期だけ遅延する遅延器Ｄｂおよび乗算器Ａｂを介して、第１段目の乗算器Ａａ１の前段に介在されている加算器Ｃｂに負帰還されている。
【００３０】
また、積分要素Ｆａ２、Ｆａ４、Ｆａ６の前段には、加算器Ｃｄ１〜Ｃｄ３がそれぞれ介在されており、積分要素Ｆａ３、Ｆａ５、Ｆａ７の出力が、ｍサンプリング周期だけ遅延する遅延器Ｄｃ１〜Ｄｃ３および乗算器Ａｃ１〜Ａｃ３をそれぞれ介して、第１段目の乗算器Ａａ１の前段に介在されている加算器Ｃｄ１〜Ｃｄ３にそれぞれ負帰還される３つの部分負帰還ループが形成されている。
【００３１】
図１０は、４個の遅延器Ｄを縦続接続した、４サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎ、遅延器Ｄｂおよび遅延器Ｄｃ１、Ｄｃ２、Ｄｃ３を用いたデルタシグマ変調回路２の量子化ノイズ分布の周波数特性が示されており、周波数ｆｓ／４付近と、周波数ｆｓ／２付近に新たな量子化ノイズが小なる帯域が形成され、周波数ｆｓ／８と周波数ｆｓ・３／８とで折り返したそれぞれの位置に、３箇所の量子化ノイズが小なる帯域が形成されていると共に、３つの部分負帰還ループにより、量子化ノイズが小なる各帯域における量子化ノイズ分布の立ち上がりおよび立ち下がりに３つのディップがそれぞれ形成されている。ディップの形状は、各乗算器Ａａ１〜Ａａ７、乗算器ＡｂおよびＡｃ１〜Ａｃ３の乗算係数を適宜選択することで変更することができ、有効周波数帯域となる量子化ノイズが小なる各帯域の幅と、帯域内でのダイナミックレンジを適宜設定することが可能になる。
【００３２】
多重化変調部４におけるデルタシグマ変調回路１ａ〜１ｄは、４個の遅延器Ｄを縦続接続した、４サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎ、遅延器Ｄｂが用いられており、出力される量子化信号は、図１１に示すように、周波数０付近と、周波数ｆｓ／４付近と、周波数ｆｓ／２付近に量子化ノイズが小なる帯域が形成された量子化ノイズ分布の周波数特性を有し、入力信号Ｘ１〜Ｘ４が周波数０付近の帯域に重畳される。なお、入力信号Ｘ１〜Ｘ４は、デルタシグマ変調回路１ａ〜１ｄの前段に設けられた図示しない帯域制限ローパスフィルタによって、（ｆｓ／２）／４以内に帯域制限されているものとする。
【００３３】
乗算器Ａｄ２は、ｓｉｎ信号によって変調された周波数ｆｓ／４のキャリア信号を用いることで、図１１に示すように、デルタシグマ変調回路１ｂから出力される量子化信号に重畳されている入力信号Ｘ２を、位相変調させると共に、周波数ｆｓ／４に周波数シフトさせる。
【００３４】
乗算器Ａｄ３は、ｃｏｓ信号によって変調された周波数ｆｓ／４のキャリア信号を用いることで、図１１に示すように、デルタシグマ変調回路１ｃから出力される量子化信号に重畳されている入力信号Ｘ３を、ｓｉｎ信号に基づいて位相変調された入力信号Ｘ２と直交する成分に位相変調させると共に、周波数ｆｓ／４に周波数シフトさせる。
【００３５】
乗算器Ａｄ４は、周波数ｆｓ／２のキャリア信号を用いることで、図１１に示すように、デルタシグマ変調回路１ｄから出力される量子化信号に重畳されている入力信号Ｘ４を、周波数ｆｓ／２に周波数シフトさせる。
【００３６】
加算器Ｃｅは、入力信号Ｘ１が周波数０付近の量子化ノイズが小なる帯域に重畳されたデルタシグマ変調回路１ａからの出力と、ｓｉｎ信号に基づいて位相変調された入力信号Ｘ２が周波数ｆｓ／４付近の量子化ノイズが小なる帯域に重畳された乗算器Ａｄ２からの出力と、ｃｏｓ信号に基づいて位相変調された入力信号Ｘ３が周波数ｆｓ／４付近の量子化ノイズが小なる帯域に重畳された乗算器Ａｄ３からの出力と、入力信号Ｘ４が周波数ｆｓ／２付近の量子化ノイズが小なる帯域に重畳された乗算器Ａｄ４からの出力とを加算する。
【００３７】
デルタシグマ変調回路１ｅは、４個の遅延器Ｄを縦続接続した、４サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎ、遅延器Ｄｂが用いられており、加算器Ｃｅからの多ビット出力に対してデルタシグマ変調を施すことで、図１１に示すような、入力信号Ｘ１が周波数０付近の量子化ノイズが小なる帯域に、ｓｉｎ信号に基づいて位相変調された入力信号Ｘ２と、ｃｏｓ信号に基づいて位相変調され、入力信号Ｘ２に対して直交化された入力信号Ｘ３とが周波数ｆｓ／４付近の量子化ノイズが小なる帯域に、入力信号Ｘ４が周波数ｆｓ／２付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号を出力する。
【００３８】
このように、デルタシグマ変調回路１ｅの出力は、４つの入力信号Ｘ１〜Ｘ４が多重化されたデジタル信号である量子化信号となり、伝送路などの影響を受けにくく、エラーに強いという利点を有している。また、信号処理部６によって量子化信号に処理（増幅等）を行うことにより、多重化された４つの入力信号Ｘ１〜Ｘ４を一括して処理すること可能になる。
【００３９】
次に、図１に示す信号処理部６として用いられるフィルタ装置の構成および信号処理動作について図１２および図１３を参照して詳細に説明する。
図１２は、図１に示す信号処理部として用いられるフィルタ装置の構成を示すブロック図であり、図１３は、図１２に示すフィルタ装置の特性を説明するための説明図である。
【００４０】
信号処理部６は、多重化変調部４から出力される、４つの入力信号Ｘ１〜Ｘ４が多重化された量子化信号を一括して信号処理する信号処理手段であり、例えば、図１２に示すようなフィルタ装置６０が用いられる。フィルタ装置６０は、ＩＩＲ型デジタルフィルタであり、乗算器Ａｆ１〜Ａｆｎ、Ａｇ１〜Ａｇ（ｎ−１）と、加算器Ｃｆ１〜Ｃｆｎと、遅延器Ｄｄ１〜Ｄｄ（ｎ−１）と、多重化変調部４に用いられているデルタシグマ変調回路１ｅと同数の対称な周波数特性を有するデルタシグマ変調回路１ｆとを備えている。
【００４１】
多重化変調部４から出力された量子化信号は、乗算器Ａｆ１〜Ａｆｎにそれぞれ入力され、乗算器Ａｆ１〜Ａｆｎによって、それぞれ設定されている所定のフィルタ係数が乗算された後、加算器Ｃｆ１〜Ｃｆｎにそれぞれ入力される。加算器Ｃｆ１〜Ｃｆ（ｎ−１）からの出力は、それぞれ遅延器Ｄｄ１〜Ｄｄ（ｎ−１）によって遅延されて次段の加算器Ｃｆ２〜Ｃｆｎに入力され、加算器Ｃｆｎからの出力がデルタシグマ変調回路１ｆに入力され、デルタシグマ変調回路１ｆによって再び量子化信号に変調して分離復調部５に出力される。また、加算器Ｃｆｎからの出力は、乗算器Ａｇ１〜Ａｇ（ｎ−１）にそれぞれ入力され、乗算器Ａｇ１〜Ａｇ（ｎ−１）によって、それぞれ設定されている所定のフィルタ係数が乗算された後、加算器Ｃｆ１〜Ｃｆｎにそれぞれ入力されることにより、帰還ループが形成されている。
【００４２】
遅延器Ｄｄ１〜Ｄｄ（ｎ−１）は、入力信号をｍサンプリング周期（Ｔｓ：１／サンプル周波数ｆｓ）（ｍ：２以上の整数）だけ遅延するものであり、例えば、図３に示すように、出力を１サンプリング周期だけ遅延する遅延器Ｄをｍ個縦続接続したものが用いられる。遅延器Ｄｄ１〜Ｄｄ（ｎ−１）によって、遅延するサンプリング周期数は、多重化変調部４から出力される量子化信号における量子化ノイズ分布の周波数特性が折り返された数、すなわち多重化変調部４のデルタシグマ変調回路１ｅに用いられている遅延器Ｄ１〜Ｄ４、Ｄａ１〜Ｄａｎ、Ｄｂ、Ｄｃ１〜Ｄｃ３が遅延させるｍサンプリング周期と同様に設定されている。
【００４３】
図１３（ａ）は、遅延器Ｄｄ１〜Ｄｄ（ｎ−１）の代わりに１サンプリング周期だけ遅延させる遅延器を使用した場合のフィルタ装置６０のフィルタ特性であり、本実施の形態のように、ｍサンプリングだけ遅延する周期遅延器Ｄｄ１〜Ｄｄ（ｎ−１）を用いた場合には、図１３（ｂ）に示すように、周波数分布上でm個の対称な伝達特性が現れ、多重化変調部４から出力された量子化信号に多重化された各成分に対し、直接フィルタの効果を作用させることができる。
【００４４】
次に、図１に示す分離復調部５の構成および信号処理動作について図１および図１４を参照して詳細に説明する。
図１４は、図１に示す分離復調部における分離復調動作を説明するための説明図である。
【００４５】
分離復調部５は、図１を参照すると、キャリア信号を用いてデルタシグマ変調回路１ｅの出力を位相・周波数変調する乗算器Ａｅ２および乗算器Ａｅ３と、キャリア信号を用いてデルタシグマ変調回路１ｅの出力を周波数変調する乗算器Ａｅ４と、ベースバンドである周波数０付近の低域帯域のみをアナログ信号として通過させるローパスフィルタ（ＬＰＦ）５１ａ〜５１ｄとからなる。
【００４６】
乗算器Ａｅ２は、ｓｉｎ信号によって変調された周波数ｆｓ／４のキャリア信号を用いることで、デルタシグマ変調回路１ｅから出力される量子化信号に重畳されている入力信号Ｘ１〜Ｘ４を、位相変調させると共に、周波数シフトさせる。これにより、乗算器Ａｅ２からの出力は、図１４に示すように、入力信号Ｘ２が周波数０付近の量子化ノイズが小なる帯域に、入力信号Ｘ４と入力信号Ｘ１とが周波数ｆｓ／４付近の量子化ノイズが小なる帯域に、入力信号Ｘ２が周波数ｆｓ／２付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号となる。
【００４７】
乗算器Ａｅ３は、ｃｏｓ信号によって変調された周波数ｆｓ／４のキャリア信号を用いることで、デルタシグマ変調回路１ｅから出力される量子化信号に重畳されている入力信号Ｘ１〜Ｘ４を、位相変調させると共に、周波数シフトさせる。これにより、乗算器Ａｅ３からの出力は、図１４に示すように、入力信号Ｘ３が周波数０付近の量子化ノイズが小なる帯域に、入力信号Ｘ４と入力信号Ｘ１とが周波数ｆｓ／４付近の量子化ノイズが小なる帯域に、入力信号Ｘ３が周波数ｆｓ／２付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号となる。
【００４８】
乗算器Ａｅ４は、周波数ｆｓ／２のキャリア信号を用いることで、デルタシグマ変調回路１ｅから出力される量子化信号に重畳されている入力信号Ｘ１〜Ｘ４を、周波数シフトさせる。これにより、乗算器Ａｅ４からの出力は、図１４に示すように、入力信号Ｘ４が周波数０付近の量子化ノイズが小なる帯域に、入力信号Ｘ２と入力信号Ｘ３とが周波数ｆｓ／４付近の量子化ノイズが小なる帯域に、入力信号Ｘ１が周波数ｆｓ／２付近の量子化ノイズが小なる帯域にそれぞれ重畳された量子化信号となる。
【００４９】
ローパスフィルタ（ＬＰＦ）５１ａは、デルタシグマ変調回路１ｅの出力における周波数０付近の帯域のみをアナログ信号として通過させることで、図１４に示すように、デルタシグマ変調回路１ｅの出力から入力信号Ｘ１のみをアナログ信号として取り出し、出力端子Ｐ２１から出力信号Ｙ１として出力する。
【００５０】
ローパスフィルタ（ＬＰＦ）５１ｂは、乗算器Ａｅ２の出力における周波数０付近の帯域のみをアナログ信号として通過させることで、図１４に示すように、乗算器Ａｅ２の出力から入力信号Ｘ２のみをアナログ信号として取り出し、出力端子Ｐ２２から出力信号Ｙ２として出力する。
【００５１】
ローパスフィルタ（ＬＰＦ）５１ｃは、乗算器Ａｅ３の出力における周波数０付近の帯域のみをアナログ信号として通過させることで、図１４に示すように、乗算器Ａｅ３の出力から入力信号Ｘ３のみをアナログ信号として取り出し、出力端子Ｐ２３から出力信号Ｙ３として出力する。
【００５２】
ローパスフィルタ（ＬＰＦ）５１ｄは、乗算器Ａｅ４の出力における周波数０付近の帯域のみをアナログ信号として通過させることで、図１４に示すように、乗算器Ａｅ４の出力から入力信号Ｘ４のみをアナログ信号として取り出し、出力端子Ｐ２３から出力信号Ｙ４として出力する。
【００５３】
このように、乗算器Ａｅ２〜Ａｅ４と、ローパスフィルタ（ＬＰＦ）５１ａ〜５１ｄとからなる簡単な構成の分離復調部５によって、多重化変調部４から出力される量子化信号に多重化され、信号処理部６によって信号処理が施された４つの入力信号Ｘ１〜Ｘ４を簡単に分離させることができる。
【００５４】
次に、図１に示す信号処理部６として用いられるボリューム装置の構成について図１５を参照して詳細に説明する。
図１５は、図１に示す信号処理部として用いられるボリューム装置の構成を示すブロック図である。
【００５５】
信号処理部６として、図１８に示すようなボリューム装置６２を用いても良い。ボリューム装置６２は、乗算器Ａｊ１と、多重化変調部４に用いられているデルタシグマ変調回路１ｅと同数の対称な周波数特性を有するデルタシグマ変調回路１ｆとを備えている。乗算器Ａｊ１は、多重化変調部４から出力された量子化信号にｋｂｉｔの重みＷを乗算し、デルタシグマ変調回路１ｆによって再び量子化信号に変調して分離復調部５に出力する。乗算器Ａｊ１によって乗算する重みＷを可変にすることで、多重化された入力信号Ｘ１〜Ｘ４のボリュームを１つの乗算器のみでボリュームコントロールすることができる。
【００５６】
次に、図１に示す信号処理部６として用いられるイコライザ装置の構成について図１６を参照して詳細に説明する。
図１６は、図１に示す信号処理部として用いられるイコライザ装置の構成を示すブロック図である。
【００５７】
信号処理部６として、図１６に示すようなイコライザ装置６１を用いても良い。イコライザ装置６１は、フィルタ係数を変更可能な乗算器Ａｈ１〜Ａｈ３、Ａｉ１〜Ａｉ２と、加算器Ｃｆ１〜Ｃｆ３と、遅延器Ｄｄ３〜Ｄｄ２と、多重化変調部４に用いられているデルタシグマ変調回路１ｅと同数の対称な周波数特性を有するデルタシグマ変調回路１ｆとを備えており、乗算器Ａｈ１〜Ａｈ３、Ａｉ１〜Ａｉ２のフィルタ係数を可変可能にした点で信号処理部６と異なっている。
【００５８】
乗算器Ａｈ１〜Ａｈ３、Ａｉ１〜Ａｉ２のフィルタ係数を可変にすることで、中心周波数、共振の鋭さ、中心周波数の音量を調整可能にすることができ、多チャンネルグラフィクイコライザとして機能する。
【００５９】
なお、本実施の形態では、４個の遅延器Ｄを縦続接続した、４サンプリング周期だけ遅延する遅延器Ｄａ１〜Ｄａｎ、遅延器Ｄｂが用いられ、周波数０付近と、周波数ｆｓ／４付近と、周波数ｆｓ／２付近との３箇所に量子化ノイズが小なる帯域が形成される量子化ノイズ分布の周波数特性を有するデルタシグマ変調回路１ａ〜１ｅによって、４つの入力信号Ｘ１〜Ｘ４を多重化するように構成したが、遅延器Ｄの縦続接続数を変更することにより、量子化ノイズ分布の周波数特性における量子化ノイズが小なる帯域の数を任意に設定することができ、量子化ノイズが小なる帯域に重畳して多重化する入力信号数も任意に設定することができる。
【００６０】
また、本実施の形態では、周波数ｆｓ／４付近の量子化ノイズが小なる帯域に直交化させた入力信号Ｘ２、Ｘ３の２つの信号を重畳させるように構成したが、周波数ｆｓ／４付近の量子化ノイズが小なる帯域に、位相変調を施すことなく、入力信号Ｘ２のみを重畳させるようにしても良い。
【００６１】
さらに、本実施の形態では、ローパスフィルタ（ＬＰＦ）５１ａ〜５１ｄによって多重化信号をアナログ信号に復調させるように構成したが、デジタルローパスフィルタを用いることで多重化信号をマルチビットデジタル信号であるＰＣＭ（Pulse-Code Modulation）信号に変調させるようにしても良い。
【００６２】
以上説明したように、本実施の形態によれば、多重化変調部４によって複数の信号の一部もしくは全部を周波数シフトさせることで、複数の信号を異なる帯域に分散させて重畳させた多重化信号を出力と、信号処理部６によって多重化変調部４からの多重化信号に対して信号処理を施し、分離復調部５によって周波数シフトされた複数の信号が元の周波数帯域に戻るように、信号処理部６からの多重化信号をそれぞれ周波数シフトすることで、多重化信号を複数の信号に分離するように構成することにより、信号処理部によって多重化した複数の信号を一括して信号処理することができるため、信号を切り換える切り替え回路を用いることなく、多重化した信号に対して１つの信号処理部で信号処理を行うことができるという効果を奏する。
【００６３】
さらに、本実施の形態によれば、多重化変調部４は、複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される量子化信号に変調するデルタシグマ変調回路１ｅによって変調した量子化信号を多重化信号として出力し、分離復調部５は、信号処理部６からの多重化信号をそれぞれ周波数シフトした後、複数の信号にそれぞれ対応する複数のローパスフィルタ５１ａ〜５１ｄを用いて信号処理された複数の信号にそれぞれ復調させるように構成することにより、複数の信号を多重化した多重化信号を取り扱いやすいデジタル信号として出力できると共に、簡単な構成で多重化信号から複数の信号を分離させることができるという効果を奏する。
【００６４】
さらに、本実施の形態によれば、信号処理部６として、多重化変調部４からの多重化信号を乗算する乗算器Ａｊ１と、乗算器Ａｊ１からの出力を複数の信号が分散して重畳されている周波数帯域に量子化ノイズが小なる帯域がそれぞれ形成される量子化信号に変調するデルタシグマ変調回路１ｆとからなるボリューム装置６２を採用することにより、複数の信号のボリュームを１つの乗算器Ａｊ１のみという簡単な構成でボリュームコントロールすることができるという効果を奏する。
【００６５】
さらに、本実施の形態によれば、信号処理部６として、多重化変調部４のデルタシグマ変調回路１ｅによって変調された量子化信号に形成されている量子化ノイズが小なる帯域にそれぞれ対応する対称な伝達特性を有するフィルタ装置６１を採用することにより、多重化変調部４から出力された量子化信号に多重化された各成分に対し、直接フィルタの効果を作用させることができるという効果を奏する。
【００６６】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【図面の簡単な説明】
【００６７】
【図１】本発明に係る信号一括処理装置の実施の形態の構成を示すブロック図である。
【図２】図１に示す多重化変調部に用いるデルタシグマ変調回路の電気的構成を示すブロック図である。
【図３】図２に示す遅延器の構成例を示すブロック図である。
【図４】図２に示すデルタシグマ変調回路における量子化ノイズ分布の周波数特性を示すグラフである。
【図５】デルタシグマ変調回路をモデル化したブロック図である。
【図６】図５に示すデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を説明するための説明図である。
【図７】２サンプリング周期だけ遅延する遅延器を用いた２次のデルタシグマ変調回路をモデル化したブロック図である。
【図８】図７に示す２次のデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフである。
【図９】図２に示すデルタシグマ変調回路において７個の積分要素を用いた７次のデルタシグマ変調回路の構成を示すブロック図である。
【図１０】図９に示す７次のデルタシグマ変調回路から出力される量子化信号の量子化ノイズ分布の周波数特性を示すグラフである。
【図１１】図１に示す多重化変調部における多重化変調動作を説明するための説明図である。
【図１２】図１に示す信号処理部として用いられるフィルタ装置の構成を示すブロック図である。
【図１３】図１２に示すフィルタ装置の特性を説明するための説明図である。
【図１４】図１に示す分離復調部における分離復調動作を説明するための説明図である。
【図１５】図１に示す信号処理部として用いられるボリューム装置の構成を示すブロック図である。
【図１６】図１に示す信号処理部として用いられるイコライザ装置の構成を示すブロック図である。
【符号の説明】
【００６８】
１、１ａ〜１ｅ、１ｆ、２  デルタシグマ変調回路
３  信号一括処理装置
４、４１、４２  多重化変調部
５  分離復調部
６  信号処理部
１０  量子化器
５１ａ〜５１ｄ  ローパスフィルタ（ＬＰＦ）
６０  フィルタ装置
６１  イコライザ装置
６２  ボリューム装置
Ｐ１〜Ｐ４  入力端子
Ｘ  入力信号
Ｙ  出力信号
Ａａ１〜Ａａｎ、Ａｂ、Ａｃ１〜Ａｃ３、Ａｄ２〜Ａｄ４、Ａｅ２〜Ａｅ４、Ａｆ１〜Ａｆｎ、Ａｇ１〜Ａｇ（ｎ−１）、Ａｈ１〜Ａｈ３、Ａｉ１〜Ａｉ２、Ａｊ１  乗算器
Ｃａ１〜Ｃａｎ、Ｃｂ、Ｃｃ、Ｃｄ１〜Ｃｄ３、Ｃｅ、Ｃｆ１〜Ｃｆｎ  加算器
Ｄ１〜Ｄ４、Ｄａ１〜Ｄａｎ、Ｄｂ、Ｄｃ１〜Ｄｃ３、Ｄｄ１〜Ｄｄ（ｎ−１）  遅延器
Ｆ１〜Ｆｎ、Ｆａ１〜Ｆａｎ  積分要素
Ｐ１１〜Ｐ１４  入力端子
Ｐ２１〜Ｐ２４  出力端子
Ｘ１〜Ｘ４  入力信号
Ｙ１〜Ｙ４  出力信号
【図１】
2008219695.tif 000003
【図２】
2008219695.tif 000004
【図３】
2008219695.tif 000005
【図４】
2008219695.tif 000006
【図５】
2008219695.tif 000007
【図６】
2008219695.tif 000008
【図７】
2008219695.tif 000009
【図８】
2008219695.tif 000010
【図９】
2008219695.tif 000011
【図１０】
2008219695.tif 000012
【図１１】
2008219695.tif 000013
【図１２】
2008219695.tif 000014
【図１３】
2008219695.tif 000015
【図１４】
2008219695.tif 000016
【図１５】
2008219695.tif 000017
【図１６】
2008219695.tif 000018