(57)【要約】【課題】配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することが可能な半導体パッケージを提供する。【解決手段】半導体パッケージ１００は、複数の半田ボール１と、この半田ボール１が下方に接続された多層配線基板２と、この多層配線基板２の上面に載置された半導体チップ３と、この半導体チップ３を多層配線基板２の上面で封止するモールド樹脂４とを備える。電源配線層１１には、第２の信号配線１９が形成されている。この第２の信号配線１９の一端部１９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部１９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。【選択図】図４
2008004736.tif 000002
【特許請求の範囲】
【請求項１】
複数の半田ボールと、
インナーリード、所望の信号を伝達する第１の信号配線、電源リング、およびグランドリングが形成された第１の配線層と、前記半田ボールが下方に配置され、前記インナーリードと電気的に接続され、信号を入出力するため前記半田ボールと電気的に接続された第２の配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記電源リングと電気的に接続され、電源電位に接続される前記半田ボールと電気的に接続された電源配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記グランドリングと電気的に接続され、グランド電位に接続される前記半田ボールと電気的に接続されたグランド配線層と、有する多層配線基板と、
前記多層配線基板の前記第１の配線層上に載置されるとともに、前記インナーリードとボンディングワイヤで接続され所望の信号を入出力するための信号パッド、前記電源リングとボンディングワイヤで接続された電源用パッド、および前記グランドリングとボンディングワイヤで接続されたグランド用パッドが上面に設けられた半導体チップと、を備え、
前記第２の配線層、前記電源配線層、または、前記グランド配線層の何れかに第２の信号配線が形成され、
前記インナーリードと前記半田ボールとが前記第２の信号配線を介して電気的に接続されている
ことを特徴とする半導体パッケージ。
【請求項２】
前記半導体チップは、ジュール熱で回路を溶断し電気的接続を変更可能なマクロセルを含み、
前記信号パッドは、前記マクロセルに書き込みするための信号を入力するためのパッドであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記第２の信号配線は、前記第１の配線層に形成された前記第１の信号配線よりも幅が太いことを特徴とする請求項１または２に記載の半導体パッケージ。
【請求項４】
前記電源リングまたは前記グランドリングに、間隙が形成されており、
前記インナーリードは、前記間隙に形成されていることを特徴とする請求項１ないし３の何れかに記載の半導体パッケージ。
【請求項５】
前記インナーリードと電気的に接続される半田ボールは、前記電源リングまたは前記グランドリングが形成された領域よりも前記多層配線基板の中央寄りに配置されていることを特徴とする請求項１ないし４の何れかに記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを搭載する半導体パッケージに関するものである。
【背景技術】
【０００２】
近年、ＬＳＩは、回路の高集積化、高速化に伴って入出力ピンの数が増大し、出力信号の切替時間も急速に短くなりつつある。そこで、端子電極の多ピン化を目的として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）構造等の半導体チップを封止した半導体パッケージが提案されている。
【０００３】
この半導体パッケージでは、インナーリードと、パッド、半田ボール間のインダクタンスにより、信号配線における瞬時的な大電流、電圧降下(逆起電力)が発生する。例えば、該半導体チップがジュール熱で回路を溶断し電気的接続を変更可能なマクロセルを搭載している場合、上記電圧降下により所望の電気的接続を得ることができない。
【０００４】
上記従来の半導体パッケージの内部構造には、半導体チップの所定の出力バッファに接続された信号線と、２本の信号配線と１本の信号Ｖｓｓ配線またはＶｃｃ配線とを、出力バッファに接続されたＶｓｓ配線またはＶｃｃ配線とが互いに隣接するように、パッケージ内に設けられた中継基板上に交互に配置したものがある（例えば、特許文献１参照。）。
【０００５】
上記従来技術によれば、中継基板の配線間で対向電流が形成され、相互インダクタンスによる実効インダクタンスを低減することができる。しかし、上記従来技術においては、該中継基板を別途設ける必要があり、また、配線構造が複雑になる。
【０００６】
また、他の従来の半導体パッケージ（ＢＧＡパッケージ）には、電源層、接地層に接続するまでのリード長を最小限にしてリードのインダクタンスを低減し、接地リード及び電源リードをプレーン化してリードの見かけ上のインダクタンスを低減するものがある（例えば、特許文献２参照。）。
【０００７】
しかし、上記従来技術においては、信号配線層の信号配線の長さについては言及されておらず、この信号配線によるインダクタンスを低減するものではない。
【０００８】
以上のように、上記従来技術によっては、配線構造を複雑化することなくインダクタンスを低減し、信号配線における瞬時的な大電流、電圧降下(逆起電力)の発生を抑制することができないという問題が生じ得る。
【特許文献１】特開平７−３８０１１号公報
【特許文献２】特開平８−７８５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、配線構造を複雑化することなくインダクタンスを低減し、信号配線における瞬時的な大電流、電圧降下の発生を抑制することが可能な半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体パッケージは、複数の半田ボールと、インナーリード、所望の信号を伝達する第１の信号配線、電源リング、およびグランドリングが形成された第１の配線層と、前記半田ボールが下方に配置され、前記インナーリードと電気的に接続され、信号を入出力するため前記半田ボールと電気的に接続された第２の配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記電源リングと電気的に接続され、電源電位に接続される前記半田ボールと電気的に接続された電源配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記グランドリングと電気的に接続され、グランド電位に接続される前記半田ボールと電気的に接続されたグランド配線層と、有する多層配線基板と、前記多層配線基板の前記第１の配線層上に載置されるとともに、前記インナーリードとボンディングワイヤで接続され所望の信号を入出力するための信号パッド、前記電源リングとボンディングワイヤで接続された電源用パッド、および前記グランドリングとボンディングワイヤで接続されたグランド用パッドが上面に設けられた半導体チップとを備え、前記第２の配線層、前記電源配線層、または、前記グランド配線層の何れかに第２の信号配線が形成され、前記インナーリードと前記半田ボールとが前記第２の信号配線を介して電気的に接続されていることを特徴とする。
【発明の効果】
【００１１】
本発明に係る半導体パッケージによれば、配線構造を複雑化せずにインダクタンスを低減し、信号配線における瞬時的な大電流、電圧降下の発生を抑制することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を適用した各実施例について図面を参照しながら説明する。なお、以下の実施例では、例えば、ＰＢＧＡ（Ｐｌａｓｔｉｃ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージに適用した場合について説明する。
【実施例１】
【００１３】
図１は、本発明の実施例１に係る半導体パッケージの要部の構成を示す縦断面図である。また、図２は、図１の半導体パッケージの要部を示す平面図である。また、図３は、図１の半導体パッケージの電源配線層に注目した要部を示す平面図である。また、図４は、図３のＡ−Ａ線に沿った半導体パッケージの断面を示す断面図である。なお、図２では、説明のため、モールド樹脂を省略している。
【００１４】
図１ないし図４に示すように、半導体パッケージ１００は、複数の半田ボール１と、この半田ボール１が下方に接続された多層配線基板２と、この多層配線基板２の上面に載置された半導体チップ３と、この半導体チップ３を多層配線基板２の上面で封止するモールド樹脂４とを備える。
【００１５】
多層配線基板２は、インナーリード５ａ、５ｂ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８が形成された第１の配線層９と、半田ボール１が下方に配置され、インナーリード５ａ、５ｂと電気的に接続され、所望の信号を入出力するための半田ボール１と電気的に接続された第２の配線層１０とを有する。
【００１６】
第１の信号配線６の配線長さは、１０ｍｍ〜２０ｍｍ程度である。
【００１７】
また、多層配線基板２は、第１の配線層９と第２の配線層１０との間に配置され、電源リング７と電気的に接続され、電源電位に接続される半田ボール１と電気的に接続された電源配線層１１と、第１の配線層９と第２の配線層１０との間に配置され、グランドリング８と電気的に接続され、グランド電位に接続される半田ボール１と電気的に接続されたグランド配線層１２とを有する。
【００１８】
各配線層９、１０、１１、１２間には、絶縁性のプラスチック基板１３が設けられている。プラスチック基板１３は、このプラスチック基板１３を貫通するコンタクトホールに形成され、各配線層９、１０、１１、１２をそれぞれ電気的に接続するコンタクトホール配線２２を有する。
【００１９】
半導体チップ３は、多層配線基板２の第１の配線層９上に載置され、接着剤１４等により固定されている。
【００２０】
半導体チップ３は、インナーリード５ａ、５ｂとボンディングワイヤ１５で接続され所望の信号を入出力するための信号パッド１６、電源リング７とボンディングワイヤ１５で接続された電源用パッド１７、およびグランドリング８とボンディングワイヤ１５で接続されたグランド用パッド１８が上面に設けられている。
【００２１】
半導体チップ３は、ジュール熱で回路を溶断し電気的接続を変更可能なマクロセル２０を含む。少なくとも１つの信号パッド１６は、マクロセル２０に書き込みするための信号を入力するためのパッドとして用いられる。
【００２２】
なお、電源リング７（およびグランドリング８）と信号パッド１６との間の距離は、１ｍｍ〜２ｍｍ程度である。
【００２３】
電源リング７には、間隙７ａが形成されている。インナーリード５ｂは、この間隙７ａに形成されている。なお、グランドリング８に間隙を形成し、この間隙にインナーリード５ｂを形成するようにしてもよい。
【００２４】
電源配線層１１には、第２の信号配線１９が形成されている。この第２の信号配線１９の一端部１９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部１９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。すなわち、第２の信号配線１９を介してインナーリード５ｂと半田ボール１とが電気的に接続されている。また、第２の信号配線１９と電源配線層１１の電源電位に接続される部分との間には、間隙１１ａがあり、この間隙１１ａにより絶縁されている。
【００２５】
なお、第２の配線層１０、またはグランド配線層１２に第２の信号配線を形成するようにしてもよい。
【００２６】
このように、第２の信号配線１９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
【００２７】
これにより、インナーリード５ａ、５ｂ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線１９を形成することができる。
【００２８】
さらに、第２の配線層１０、電源配線層１１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線１９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
【００２９】
これにより、信号配線におけるインダクタンスを小さくすることができる。
【００３０】
電源リング７（またはグランドリング８）の間隙７ａに形成されたインナーリード５ｂと電気的に接続される半田ボール１は、電源リング７（またはグランドリング８）が形成された領域よりも多層配線基板２の中央寄りのサーマルボール領域に配置されている。
【００３１】
ここで、インナーリード５ｂと中央寄りに配置された上記半田ボール１との間の距離は、１ｍｍ〜２ｍｍ程度である。一方、インナーリード５ａと外側に配置された半田ボール１との間の距離は、１０ｍｍ〜２０ｍｍ程度である。
【００３２】
したがって、中央寄りに配置された上記半田ボール１に第２の信号配線１９に接続する方が、外側に配置された半田ボール１に第２の信号配線１９を接続するよりも、信号配線の長さを短くすることができる。
【００３３】
これにより、信号配線におけるインダクタンスを小さくすることができる。
【００３４】
また、インナーリード５ａと信号パッド１６との間の距離は、３ｍｍ〜４ｍｍ程度である。
【００３５】
したがって、信号パッド１６とインナーリード５ｂとの間の距離が、信号パッド１６とインナーリード５ａとの間の距離よりも約２ｍｍ程度短く、ボンディングワイヤ１５の長さが短くなる。
【００３６】
これにより、ボンディングワイヤ１５のインダクタンスを小さくすることができる。
【００３７】
ここで、マクロセル２０は、既述のように、ジュール熱で回路を溶断し、電気的接続を変更できる構成となっている。回路を溶断する際、瞬間的に書き込み用の信号パッド１６に大電流（瞬時電流）が流れる。そして、回路の溶断の際には、ある一定の電圧が必要で、大きな電圧降下が発生すると、溶断不良になり得る。上記瞬時電流が流れると、−L(ｄｉ／ｄｔ)の逆起電力が発生する。
【００３８】
そこで、このＬ（インダクタンス成分)を小さくすることにより、上記逆起電力を小さくすることができる。
【００３９】
すなわち、上記電圧降下は、信号パッド１６に電気的に接続されたボンディングワイヤ１５、第２の信号配線１９のインダクタンスを既述のように小さくすることにより、低減される。
【００４０】
このように、瞬時電流の変化に敏感なマクロセル２０に対して、半導体パッケージのインダクタンス成分を小さくし、所望の設計が可能となる。
【００４１】
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
【００４２】
なお、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
【００４３】
また、本実施例において、第１の配線層９、第２の配線層１０、電源配線層１１、およびグランド配線層１２の４層のプラスチック基板２を用いた場合について説明したが、プラスチック基板２は、４層以上の配線層を有してもよい。例えば、プラスチック基板２が、第１の配線層９、第２の配線層１０、電源配線層１１、およびグランド配線層１２以外の信号配線層を有していてもよい。
【実施例２】
【００４４】
実施例１では、第２の信号配線を、第２の配線層、電源配線層、または、グランド配線層の何れかに形成し、電源リング（またはグランドリング）の間隙に形成されたインナーリードと半田ボールとを電気的に接続する構成について述べた。
【００４５】
しかし、第１の信号配線によるインダクタンスよりも該第２の信号配線によるインダクタンスの方が小さくなる範囲で、該インナーリードは、他の領域に形成されていてもよい。
【００４６】
そこで、本実施例では、第１の信号配線に接続され得るインナーリード５ａに第２の信号配線を接続する構成について述べる。
【００４７】
図５は、本発明の一態様である実施例２に係る半導体パッケージ１００の電源配線層に注目した要部を示す平面図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、電源配線層に形成された第２の信号配線、この第２の信号配線に接続されたボンディングワイヤ、コンタクトホール配線、インナーリード以外の構成は、実施例１と同様である。
【００４８】
図５に示すように、電源配線層２１には、第２の信号配線２９が形成されている。この第２の信号配線２９の一端部２９ａがコンタクトホール配線２２を介してインナーリード５ａに電気的に接続され、他端部２９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。すなわち、第２の信号配線２９を介してインナーリード５ａと半田ボール１とが電気的に接続されている。また、第２の信号配線２９と電源配線層２１の電源電位に接続される部分との間には、間隙２１ａがあり、この間隙２１ａにより絶縁されている。
【００４９】
なお、実施例１と同様に、第２の配線層１０、またはグランド配線層１２に、第２の信号配線を形成するようにしてもよい。
【００５０】
このように、第２の信号配線２９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
【００５１】
これにより、インナーリード５ａ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線２９を形成することができる。
【００５２】
さらに、第２の配線層１０、電源配線層２１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線２９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
【００５３】
これにより、信号配線におけるインダクタンスを小さくすることができる。
【００５４】
なお、実施例１と比較して、インナーリードの位置が信号パッド、半田ボールから離れるので、ボンディングワイヤ、第２の信号配線の配線長は長くなる。
【００５５】
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
【００５６】
なお、実施例1と同様に、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
【実施例３】
【００５７】
実施例２では、第２の信号配線を、第２の配線層、電源配線層、または、グランド配線層の何れかに形成し、第１の信号配線に接続され得るインナーリードと中央寄りに配置された半田ボールとを電気的に接続する構成について述べた。
【００５８】
しかし、電源リング、グランドリングの外側に配置された、従来から使用される半田ボールに、第２の信号配線を接続するようにしてもよい。この場合、少なくとも第１の信号配線を接続する場合よりも、信号配線におけるインダクタンスを低減することは可能である。
【００５９】
そこで、本実施例では、外側に配置された半田ボールに第２の信号配線を接続する構成について述べる。
【００６０】
図６は、本発明の一態様である実施例３に係る半導体パッケージ１００の電源配線層に注目した要部を示す平面図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、電源配線層に形成された第２の信号配線、この第２の信号配線に接続されたボンディングワイヤ、コンタクトホール配線、インナーリード以外の構成は、実施例１と同様である。
【００６１】
図６に示すように、電源配線層３１には、第２の信号配線３９が形成されている。この第２の信号配線３９の一端部３９ａがコンタクトホール配線２２を介してインナーリード５ａに電気的に接続され、他端部３９ｂがコンタクトホール配線２２を介して、電源リング７、グランドリング８の外側に配置された、従来から使用される所望の信号を入出力するための半田ボール１に電気的に接続されている。すなわち、第２の信号配線３９を介してインナーリード５ａと半田ボール１とが電気的に接続されている。また、第２の信号配線３９と電源配線層３１の電源電位に接続される部分との間には、間隙３１ａがあり、この間隙３１ａにより絶縁されている。また、実施例１、２と異なり、各半田ボール１に入出力される信号を従来の構成から変更する必要がない。
【００６２】
なお、実施例１と同様に、第２の配線層１０、またはグランド配線層１２に、第２の信号配線を形成するようにしてもよい。
【００６３】
このように、第２の信号配線３９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
【００６４】
これにより、インナーリード５ａ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線３９を形成することができる。
【００６５】
さらに、第２の配線層１０、電源配線層３１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線３９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
【００６６】
これにより、信号配線におけるインダクタンスを小さくすることができる。
【００６７】
なお、実施例１と比較して、実施例２と同様にインナーリードの位置が信号パッド、半田ボールから離れるので、ボンディングワイヤ、第２の信号配線の配線長は長くなる。
【００６８】
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
【００６９】
なお、実施例1と同様に、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
【実施例４】
【００７０】
実施例３では、第２の信号配線を、第２の配線層、電源配線層、または、グランド配線層の何れかに形成し、第１の信号配線に接続され得るインナーリードと外側寄りに配置された半田ボールとを電気的に接続する構成について述べた。
【００７１】
しかし、電源リング（またはグランドリング）に配置されたインナーリードに、電源リング、グランドリングの外側に配置された、従来から使用される半田ボールに、第２の信号配線を接続するようにしてもよい。この場合、少なくとも第１の信号配線を接続する場合よりも、信号配線におけるインダクタンスを低減することは可能である。
【００７２】
そこで、本実施例では、外側に配置された半田ボールに第２の信号配線を接続する構成について述べる。
【００７３】
図７は、本発明の一態様である実施例４に係る半導体パッケージ１００の電源配線層に注目した要部を示す平面図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、電源配線層に形成された第２の信号配線、この第２の信号配線に接続されたボンディングワイヤ、コンタクトホール配線、インナーリード以外の構成は、実施例１と同様である。
【００７４】
図７に示すように、電源配線層４１には、第２の信号配線４９が形成されている。この第２の信号配線４９の一端部４９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部４９ｂがコンタクトホール配線２２を介して、電源リング７、グランドリング８の外側に配置された、従来から使用される所望の信号を入出力するための半田ボール１に電気的に接続されている。すなわち、第２の信号配線４９を介してインナーリード５ｂと半田ボール１とが電気的に接続されている。また、第２の信号配線４９と電源配線層４１の電源電位に接続される部分との間には、間隙４１ａがあり、この間隙４１ａにより絶縁されている。また、実施例１、２と異なり、各半田ボール１に入出力される信号を従来の構成から変更する必要がない。
【００７５】
なお、実施例１と同様に、第２の配線層１０、またはグランド配線層１２に、第２の信号配線を形成するようにしてもよい。
【００７６】
このように、第２の信号配線４９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
【００７７】
これにより、インナーリード５ｂ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線４９を形成することができる。
【００７８】
さらに、第２の配線層１０、電源配線層４１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線４９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
【００７９】
これにより、信号配線におけるインダクタンスを小さくすることができる。
【００８０】
なお、実施例３と比較して、インナーリードの位置が、半田ボールから離れるので、第２の信号配線の配線長は長くなる。逆にボンディングワイヤは短くなる。
【００８１】
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
【００８２】
なお、実施例1と同様に、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施例１に係る半導体パッケージの要部の構成を示す縦断面図である。
【図２】図１の半導体パッケージの要部を示す平面図である。
【図３】図１の半導体パッケージの電源配線層に注目した要部を示す平面図である。
【図４】図３のＡ−Ａ線に沿った半導体パッケージの断面を示す断面図である。
【図５】本発明の一態様である実施例２に係る半導体パッケージの電源配線層に注目した要部を示す平面図である。
【図６】本発明の一態様である実施例３に係る半導体パッケージの電源配線層に注目した要部を示す平面図である。
【図７】本発明の一態様である実施例４に係る半導体パッケージの電源配線層に注目した要部を示す平面図である。
【符号の説明】
【００８４】
１  半田ボール
２  多層配線基板
３  半導体チップ
４  モールド樹脂
５ａ  インナーリード
５ｂ  インナーリード
６  第１の信号配線
７  電源リング
７ａ  間隙
８  グランドリング
９  第１の配線層
１０  第２の配線層
１１  電源配線層
１１ａ  間隙
１２  グランド配線層
１３  プラスチック基板
１４  接着剤
１５  ボンディングワイヤ
１６  信号パッド
１７  電源用パッド
１８  グランド用パッド
１９  第２の信号配線
１９ａ  一端部
１９ｂ  他端部
２０  マクロセル
２１  電源配線層
２１ａ  間隙
２２  コンタクトホール配線
２９  第２の信号配線
２９ａ  一端部
２９ｂ  他端部
３１  電源配線層
３１ａ  間隙
３９  第２の信号配線
３９ａ  一端部
３９ｂ  他端部
４１  電源配線層
４１ａ  間隙
４９  第２の信号配線
４９ａ  一端部
４９ｂ  他端部
１００  半導体パッケージ
【図１】
2008004736.tif 000003
【図２】
2008004736.tif 000004
【図３】
2008004736.tif 000005
【図４】
2008004736.tif 000006
【図５】
2008004736.tif 000007
【図６】
2008004736.tif 000008
【図７】
2008004736.tif 000009