(57)【要約】【課題】安定したスイッチング特性を有するスイッチング回路を提供する。【解決手段】コレクタが定電流源１１を介して電源Ｖｃｃに接続され、エミッタが基準電位ＧＮＤに接続されたトランジスタ１２と、コレクタの電位に基づき、トランジスタ１２のゲートに信号を出力してオンとオフを切換え、オフからオンに切り換えるときには、入力電圧Ｖｉｎがトランジスタ１２の閾値電圧Ｖｔｈより高い第１の電圧Ｖ１のときにトランジスタ１２を切換え、オンからオフに切り換えるときには、入力電圧Ｖｉｎがトランジスタ１２の閾値電圧Ｖｔｈより低い第２の電圧Ｖ２のときにトランジスタ１２を切換えるドライブ手段とを具備する。【選択図】図１
2008219664.tif 000002
【特許請求の範囲】
【請求項１】
第１電極が負荷を介して電源に接続され、第２電極が基準電位に接続されたトランジスタと、
前記トランジスタの第１電極の電位に基づき、前記トランジスタの制御電極に信号を出力してオンとオフを切換え、オフからオンに切り換えるときには、入力電圧が前記トランジスタの閾値電圧より高い第１の電圧のときに前記トランジスタを切換え、オンからオフに切り換えるときには、前記入力電圧が前記トランジスタの閾値電圧より低い第２の電圧のときに前記トランジスタを切換えるドライブ手段と、
を具備することを特徴とするスイッチング回路。
【請求項２】
第１電極が負荷を介して基準電位に接続され、第２電極が電源に接続されたトランジスタと、
前記トランジスタの第１電極の電位に基づき、前記トランジスタの制御電極に信号を出力してオンとオフを切換え、オンからオフに切り換えるときには、入力電圧が前記トランジスタの閾値電圧より高い第１の電圧のときに前記トランジスタを切換え、オフからオンに切り換えるときには、前記入力電圧が前記トランジスタの閾値電圧より低い第２の電圧のときに前記トランジスタを切換えるドライブ手段と、
を具備することを特徴とするスイッチング回路。
【請求項３】
前記ドライブ手段が、
電圧入力端子と前記トランジスタの制御電極との間に接続された第１抵抗と、
第１電極が第２抵抗を介して前記トランジスタの制御電極に接続され、第２電極が前記基準電位に接続され、制御電極が前記トランジスタの第１電極に接続された第１トランジスタと、
第１電極が第３抵抗を介して前記トランジスタの制御電極に接続され、第２電極が前記電源に接続され、制御電極が前記トランジスタの第１電極に接続され、前記第１トランジスタと反対の導電型の第２トランジスタと、
を具備することを特徴とする請求項１または請求項２に記載のスイッチング回路。
【請求項４】
前記ドライブ手段が、
電圧入力端子と前記トランジスタの制御電極との間に接続された第１抵抗と、
第１電極が第４抵抗を介して前記トランジスタの制御電極に接続され、第２電極が前記基準電位に接続され、制御電極が前記トランジスタの第１電極に接続された第１トランジスタと、
第１電極が前記第４抵抗を介して前記第１トランジスタの制御電極に接続され、第２電極が前記電源に接続され、制御電極が前記トランジスタの第１電極に接続され、前記第１トランジスタと反対の導電型の第２トランジスタと、
を具備することを特徴とする請求項１または請求項２に記載のスイッチング回路。
【請求項５】
前記トランジスタが絶縁ゲート電界効果トランジスタまたはバイポーラトランジスタであることを特徴とする請求項１乃至請求項４のいずれか１項に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路に関する。
【背景技術】
【０００２】
グランド電位に電位差があってもＭＯＳトランジスタを良好にオン・オフできる駆動回路が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に開示された駆動回路は、ｎｐｎトランジスタと抵抗から構成され、制御回路側のスイッチング素子により接地・開放される入力端の電圧に応じてＭＯＳトランジスタをオン・オフしている。
【０００４】
抵抗値を変えることにより、ＭＯＳトランジスタをオンするための入力端の電圧を高くして、制御側のグランド電位が駆動側の接地電位より高くなっても、ＭＯＳトランジスタを確実にオフしている。
【０００５】
然しながら、特許文献１に開示された駆動回路は、ＭＯＳトランジスタがオン・オフする入力電圧が同じものであり、またヒステリシス特性については何ら開示していない。
【特許文献１】特開平１０−２２８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、安定したスイッチング特性を有するスイッチング回路を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様のスイッチング回路は、第１電極が負荷を介して電源に接続され、第２電極が基準電位に接続されたトランジスタと、前記トランジスタの第１電極の電位に基づき、前記トランジスタの制御電極に信号を出力してオンとオフを切換え、オフからオンに切り換えるときには、入力電圧が前記トランジスタの閾値電圧より高い第１の電圧のときに前記トランジスタを切換え、オンからオフに切り換えるときには、前記入力電圧が前記トランジスタの閾値電圧より低い第２の電圧のときに前記トランジスタを切換えるドライブ手段と、を具備することを特徴としている。
【０００８】
本発明の別態様のスイッチング回路は、第１電極が負荷を介して基準電位に接続され、第２電極が電源に接続されたトランジスタと、前記トランジスタの第１電極の電位に基づき、前記トランジスタの制御電極に信号を出力してオンとオフを切換え、オンからオフに切り換えるときには、入力電圧が前記トランジスタの閾値電圧より高い第１の電圧のときに前記トランジスタを切換え、オフからオンに切り換えるときには、前記入力電圧が前記トランジスタの閾値電圧より低い第２の電圧のときに前記トランジスタを切換えるドライブ手段と、を具備することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、安定したスイッチング特性を有するスイッチング回路が得られる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
本発明の実施例１に係るスイッチング回路について図１および図２を用いて説明する。図１はスイッチング回路を示す回路図、図２はスイッチング回路の入出力特性を示す図である。
【００１２】
図１に示すように、本実施例のスイッチング回路１０は、コレクタ（第１電極）が定電流源（負荷）１１を介して電源Ｖｃｃに接続され、エミッタ（第２電極）が基準電位ＧＮＤに接続されたｎｐｎバイポーラトランジスタ（以後、単にトランジスタという）１２と、トランジスタ１２の閾値電圧Ｖｔｈより高い第１入力電圧Ｖ１でトランジスタ１２をオンにし、トランジスタ１２の閾値電圧より低い第２入力電圧Ｖ２でトランジスタ１２をオフにするドライブ手段１３と、を具備している。
【００１３】
ドライブ手段１３は、電圧入力端子１４とトランジスタ１２のベース（制御電極）との間に接続された第１抵抗Ｒ１と、ドレイン（第１電極）が第２抵抗Ｒ２を介してトランジスタ１２のベースに接続され、ソース（第２電極）が基準電位ＧＮＤに接続され、ゲート（制御電極）がトランジスタ１２のコレクタに接続された第１ｎチャネルＭＯＳトランジスタ（以後、単に第１トランジスタという）Ｍ１と、ドレイン（第１電極）が第３抵抗Ｒ３を介してトランジスタ１２のベースに接続され、ソース（第２電極）が電源Ｖｃｃに接続され、ゲート（制御電極）がトランジスタ１２のコレクタに接続された第２ｐチャネルＭＯＳトランジスタ（以後、単に第２トランジスタという）Ｍ２と、を具備している。
【００１４】
更に、スイッチング回路１０は、バッファとしてトランジスタ１２のコレクタに接続されたインバータ１５を介して、出力端子１６からスイッチング出力Ｖｏｕｔを外部に供給している。
【００１５】
トランジスタ１２がオフのときは、トランジスタ１２のコレクタはＨレベル（〜Ｖｃｃ）になるので、第１トランジスタＭ１がオンになり、第２トランジスタＭ２がオフになる。
【００１６】
その結果、第２抵抗Ｒ２は基準電位ＧＮＤに接続される。一方、第３抵抗Ｒ３は電源Ｖｃｃから切り離されてフローティング状態になる。
【００１７】
トランジスタ１２がオンのときは、トランジスタ１２のコレクタはＬレベル（〜Ｖｃｅ）になので、第１トランジスタＭ１がオフになり、第２トランジスタＭ２がオンになる。
【００１８】
その結果、第２抵抗Ｒ２は基準電位ＧＮＤから切り離され、フローティング状態になる。一方、第３抵抗Ｒ３は電源Ｖｃｃに接続される。
【００１９】
図２は、スイッチング回路１０の入出力特性を示す図で、図２（ａ）は入力電圧Ｖｉｎとトランジスタ１２のベース電圧の関係を示す図、図２（ｂ）は入力電圧Ｖｉｎとトランジスタ１２のオン・オフ動作を示す図である。
【００２０】
図２に示すように、スイッチング回路１０は、入力端子１４に供給される入力電圧Ｖｉｎに応じて、トランジスタ１２の閾値電圧Ｖｔｈより高い第１入力電圧Ｖ１でトランジスタ１２がオンになり、トランジスタ１２の閾値電圧より低い第２入力電圧Ｖ２でトランジスタ１２がオフになるヒステリシス特性を有している。
【００２１】
入力電圧Ｖｉｎ＝０、トランジスタ１２がオフ状態のときに、第１トランジスタ１２のコレクタ電圧がＨレベル（〜Ｖｃｃ）なので、第１トランジスタＭ１がオンになり、第２トランジスタＭ２がオフになる。
【００２２】
これにより、第２抵抗Ｒ２は第１抵抗Ｒ１に電気的に接続される。一方、第３抵抗Ｒ３は第１抵抗Ｒ１から電気的に切り離される。
【００２３】
その結果、トランジスタ１２のベースには、入力電圧Ｖｉｎを第１抵抗Ｒ１と第２抵抗Ｒ２で分割した電圧、ＶｉｎＲ２／（Ｒ１＋Ｒ２）が印加される。
【００２４】
従って、入力電圧Ｖｉｎが増加し、閾値電圧Ｖｔｈを超えても、トランジスタ１２はオフ状態を維持している。
【００２５】
入力電圧Ｖｉｎが更に増加し、トランジスタ１２のベース電圧が閾値電圧Ｖｔｈに等しくなる第１入力電圧Ｖ１、即ちＶ１Ｒ２／（Ｒ１＋Ｒ２）＝Ｖｔｈに達すると、第１トランジスタ１２がオンになるので、コレクタ電圧がＬレベル（〜Ｖｃｅ）になり、第１トランジスタＭ１がオフ、第２トランジスタＭ２がオンになる。
【００２６】
これにより、第２抵抗Ｒ２は第１抵抗Ｒ１から電気的に切り離され、第３抵抗Ｒ３は第１抵抗Ｒ１に電気的に接続される。  
トランジスタ１２のベースには、電源電圧Ｖｃｃから第３抵抗Ｒ３の電圧降下との差の電圧、Ｖｃｃ−（Ｖｃｃ−Ｖｉｎ）Ｒ３／（Ｒ１＋Ｒ３）が印加される。
【００２７】
その結果、トランジスタ１２のベース電圧が垂直に立ち上がって正帰還が掛かり、トランジスタ１２は完全なオン状態となって安定する。
【００２８】
従って、入力電圧Ｖｉｎが低下し、閾値電圧Ｖｔｈを下廻っても、トランジスタ１２はオン状態を維持している。
【００２９】
入力電圧Ｖｉｎが更に低下し、トランジスタ１２のベース電圧が閾値電圧Ｖｔｈに等しくなる第２入力電圧Ｖ２、即ちＶｃｃ−（Ｖｃｃ−Ｖ２）Ｒ３／（Ｒ１＋Ｒ３）＝Ｖｔｈに達すると、第１トランジスタ１２がオフになるので、コレクタ電圧がＨレベル（〜Ｖｃｃ）になり、第１トランジスタＭ１がオン、第２トランジスタＭ２がオフになる。
【００３０】
これにより、第２抵抗Ｒ２は第１抵抗Ｒ１に電気的に接続され、第３抵抗Ｒ３は第１抵抗Ｒ１から電気的に切り離される。  
トランジスタ１２のベースには、入力電圧Ｖｉｎを第１抵抗Ｒ１と第２抵抗Ｒ２で分割した電圧、ＶｉｎＲ２／（Ｒ１＋Ｒ２）が印加される。
【００３１】
その結果、トランジスタ１２のベース電圧が垂直に立ち下がって正帰還が掛かり、トランジスタ１２は完全なオフ状態となって安定する。
【００３２】
従って、トランジスタ１２の閾値電圧Ｖｔｈより高い第１入力電圧Ｖ１でトランジスタ１２がオンになり、トランジスタ１２の閾値電圧Ｖｔｈより低い第２入力電圧Ｖ２でトランジスタ１２がオフになるヒステリシス特性を得ることが可能である。
【００３３】
トランジスタ１２がオンする第１入力電圧Ｖ１およびトランジスタ１２がオフする第２入力電圧Ｖ２は、次式で表わされる。  
Ｖ１＝Ｖｔｈ（１＋Ｒ１／Ｒ２）                      （１）
Ｖ２＝Ｖｔｈ−（Ｖｃｃ−Ｖｔｈ）Ｒ１／Ｒ３          （２）
ここで、第２抵抗Ｒ２および第３抵抗Ｒ３は、それぞれ第１トランジスタＭ１および第２トランジスタＭ２のオン抵抗を含むものとする。
【００３４】
例えば、トランジスタ１２の閾値電圧Ｖｔｈは０．７Ｖ程度なので、Ｒ１：Ｒ２＝１：１の場合に、第１入力電圧Ｖ１は閾値電圧Ｖｔｈより高い、Ｖ１＝１．４Ｖとなる。  
一方、Ｖｃｃ＝３Ｖ、Ｒ１：Ｒ３＝１：１０の場合に、第２入力電圧Ｖ２は閾値電圧Ｖｔｈより低い、Ｖ２＝０．４７Ｖとなる。
【００３５】
以上説明したように、本実施例のスイッチング回路１０は、第１乃至第３抵抗Ｒ１、Ｒ２、Ｒ３および相補的にオンおよびオフする第１および第２トランジスタＭ１、Ｍ２を有するドライブ回路１３を具備しているので、トランジスタ１２の閾値電圧Ｖｔｈより高い第１入力電圧Ｖ１でトランジスタ１２がオンになり、トランジスタ１２の閾値電圧Ｖｔｈより低い第２入力電圧Ｖ２でトランジスタ１２がオフになるヒステリシス特性が得られる。
【００３６】
その結果、電源電圧Ｖｃｃが低電圧化しても、第１入力電圧Ｖ１と第２入力電圧Ｖ２との間に十分な差を維持できるので、ノイズなどにより入力電圧が瞬時低下しても、トランジスタ１２がオフされてスイッチング回路１０が誤動作するのを防止することができる。従って、安定したスイッチング特性を有するスイッチング回路１０が得られる。
【００３７】
ここでは、負荷１１が能動負荷である定電流源の場合について説明したが、抵抗負荷であっても構わない。  
即ち、図３に示すように、スイッチング回路３０は、トランジスタ１２の負荷として、抵抗３１を有している。これにより、より少ない素子でスイッチング回路２０が構成できる利点がある。
【００３８】
また、トランジスタ１２がｎｐｎバイポーラトランジスタである場合について説明したが、ｎチャネルＭＯＳトランジスタであっても構わない。  
即ち、図４に示すように、スイッチング回路４０は、抵抗４１を介して電源Ｖｃｃに接続されたｎチャネルＭＯＳトランジスタ４２を有している。  
これにより、スイッチング回路４０のトランジスタは全てＭＯＳトランジスタなので、スイッチング回路４０を同一チップ上にモノリシックに集積して形成するのが容易になる利点がある。
【００３９】
即ち、図５に示すように、半導体集積装置５０は、抵抗４１を介して電源Ｖｃｃに接続されたｎチャネルＭＯＳトランジスタ４２と、第１乃至第３抵抗Ｒ１、Ｒ２、Ｒ３および相補的にオンおよびオフする第１および第２トランジスタＭ１、Ｍ２を有するドライブ回路１３とを具備するスイッチング回路４０が同一チップ５１上にモノリシックに集積して形成されている。  
第１および第２トランジスタＭ１、Ｍ２およびＭＯＳトランジスタ４２は、例えば周知のＣＭＯＳプロセスにより形成することができる。
【００４０】
また、半導体チップ５１上に、外部から入力電圧Ｖｉｎを供給し、スイッチング出力Ｖｏｕｔを外部に供給するために必要なボンディングパッド５２ａ〜５２ｄが形成されている。
【００４１】
更に、半導体集積装置５０においては、ＭＯＳトランジスタ４２がバイポーラトランジスタ１２であっても構わない。
【００４２】
第１トランジスタＭ１および第２トランジスタＭ２が、ＭＯＳトランジスタである場合について説明したが、スイッチング素子であればよく、例えばバイポーラトランジスタ、またはｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタが対称形に接続されたトランスミッションゲートとすることもできる。
【実施例２】
【００４３】
本発明の実施例２に係るスイッチング回路について、図６を用いて説明する。図６はスイッチング回路を示す回路図である。
【００４４】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。  
本実施例が実施例１と異なる点は、第２抵抗と第３抵抗を一体化したことにある。
【００４５】
即ち、図６に示すように、本実施例のスイッチング回路６０のドライブ回路６１は、ドレインが第４抵抗Ｒ４を介してトランジスタ１２のベースに接続された第１トランジスタＭ１と、ドレインが同じ第４抵抗Ｒ４を介してトランジスタ１２のベースに接続された第２トランジスタＭ２とを具備している。
【００４６】
これにより、第４抵抗Ｒ４は、第１トランジスタＭ１がオン、第２トランジスタＭ２がオフのときに、基準電位ＧＮＤに電気的に接続されるので、第２抵抗Ｒ２と同じ働きをさせることができる。  
一方、第４抵抗Ｒ４は、第１トランジスタＭ１がオフ、第２トランジスタＭ２がオンのときに、電源Ｖｃｃに電気的に接続されるので、第３抵抗Ｒ３と同じ働きをさせることができる。
【００４７】
その結果、第１入力電圧Ｖ１および第２入力電圧Ｖ２は、次式で表わされる。  
Ｖ１＝Ｖｔｈ（１＋Ｒ１／Ｒ４）                      （３）
Ｖ２＝Ｖｔｈ−（Ｖｃｃ−Ｖｔｈ）Ｒ１／Ｒ４          （４）
【００４８】
例えば、トランジスタ１２の閾値電圧Ｖｔｈは０．７Ｖ程度なので、Ｒ１：Ｒ４＝１：２の場合に、第１入力電圧Ｖ１は閾値電圧Ｖｔｈより高い、Ｖ１＝１．０５Ｖとなる。  
一方、Ｖｃｃ＝１．５Ｖの場合に、第２入力電圧Ｖ２は閾値電圧Ｖｔｈより低い、Ｖ２＝０．３Ｖとなる。
【００４９】
以上説明したように、本実施例のスイッチング回路６０のドライブ回路６１は、第２抵抗Ｒ２と第３抵抗の役目を兼ねる第４抵抗Ｒ４を有している。その結果、スイッチング回路６０の素子数が削減できる利点がある。
【００５０】
上述した実施例において、スイッチング用のトランジスタがｎｐｎバイポーラトランジスタ１２またはｎチャネルＭＯＳトランジスタ４２である場合について説明したが、本発明はこれに限定されるものではなく、ｐｎｐバイポーラトランジスタまたはｐチャネルＭＯＳトランジスタであっても構わない。
【００５１】
例えば、図７はスイッチング用のトランジスタがｐｎｐバイポーラトランジスタの場合のスイッチング回路を示す回路図、図８はスイッチング回路の入出力特性を示す図である。
【００５２】
図７に示すように、スッチング回路７０は、コレクタ（第１電極）が定電流源（負荷）１１を介して基準電位ＧＮＤに接続され、エミッタ（第２電極）が電源Ｖｃｃに接続されたｐｎｐバイポーラトランジスタ（以後単にトランジスタという）７１を具備している。
【００５３】
図８に示すように、スイッチング回路７０は、入力端子１４に供給される入力電圧Ｖｉｎに応じて、トランジスタ７１の閾値電圧Ｖｔｈより高い第１入力電圧Ｖ１でトランジスタ７１がオフになり、トランジスタ７１の閾値電圧より低い第２入力電圧Ｖ２でトランジスタ７１がオンになるヒステリシス特性を有している。
【００５４】
トランジスタ７１がオフする第１入力電圧Ｖ１およびトランジスタ７１がオンする第２入力電圧Ｖ２は、次式で表わされる。  
Ｖ１＝（Ｖｃｃ−Ｖｔｈ）（１＋Ｒ１／Ｒ２）      （５）
Ｖ２＝Ｖｃｃ−（１＋Ｒ１／Ｒ３）Ｖｔｈ          （６）
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１に係るスイッチング回路を示す回路図。
【図２】本発明の実施例１に係るスイッチング回路の入出力特性を示す図。
【図３】本発明の実施例１に係る別のスイッチング回路を示す回路図。
【図４】本発明の実施例１に係る更に別のスイッチング回路を示す回路図。
【図５】本発明の実施例１に係る更に別のスイッチング回路が集積して形成された半導体集積装置を示す図。
【図６】本発明の実施例２に係るスイッチング回路を示す回路図。
【図７】本発明に係るスイッチング回路を示す回路図。
【図８】本発明に係るスイッチング回路の入出力特性を示す図。
【符号の説明】
【００５６】
１０、３０、４０、６０、７０  スイッチング回路
１１  定電流源（負荷）
１２  ｎｐｎバイポートランジスタ
１３、６１  ドライブ手段
１４  入力端子
１５  インバータ
１６  出力端子
３１、４１  抵抗
４２  ｎチャネルＭＯＳトランジスタ
５０  半導体集積装置
５１  半導体チップ
５２ａ〜５２ｄ  ボンディングパッド
７１  ｐｎｐバイポートランジスタ
Ｍ１  第１ｎチャネルＭＯＳトランジスタ
Ｍ２  第２ｐチャネルＭＯＳトランジスタ
Ｒ１  第１抵抗
Ｒ２  第２抵抗
Ｒ３  第３抵抗
Ｒ４  第４抵抗
【図１】
2008219664.tif 000003
【図２】
2008219664.tif 000004
【図３】
2008219664.tif 000005
【図４】
2008219664.tif 000006
【図５】
2008219664.tif 000007
【図６】
2008219664.tif 000008
【図７】
2008219664.tif 000009
【図８】
2008219664.tif 000010