(57)【要約】【課題】電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置を提供する。【解決手段】制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された半導体基板１，１ａにおける略四角形状の領域であるメモリマットＭ，Ｍ１，Ｍ２，Ｍａ〜Ｍｇと、メモリマットＭ，Ｍ１，Ｍ２，Ｍａ〜Ｍｇを加熱する局部加熱手段とを有してなる不揮発性半導体記憶装置１００，１００ａ〜１００ｅ，１０１，１０１ａ，１０２ａ，１０２ｂとする。【選択図】図１
2008066338.tif 000002
【特許請求の範囲】
【請求項１】
制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置された半導体基板における略四角形状の領域であるメモリマットと、
前記メモリマットを加熱する局部加熱手段とを有してなることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記局部加熱手段が、
前記半導体基板上において前記メモリマットを取り囲むようにして配置された、多結晶シリコン層を発熱部とすることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記多結晶シリコン層が、前記制御ゲート電極と同時形成されてなることを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【請求項４】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であることを特徴とする請求項２または３に記載の不揮発性半導体記憶装置。
【請求項５】
前記局部加熱手段が、
前記メモリマットを取り囲むようにして前記半導体基板に形成された２重の絶縁分離トレンチの間に形成された、高濃度不純物領域を発熱部とすることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項６】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、
前記絶縁分離トレンチが、前記埋め込み酸化膜に達する絶縁分離トレンチであることを特徴とする請求項５に記載の不揮発性半導体記憶装置。
【請求項７】
前記発熱部に通電するための一対の電極が、それぞれ、前記略四角形状のメモリマットにおける互いに対向する一対の辺に沿って配置され、
ワード線とビット線が、それぞれ、前記一対の辺側からメモリマット外へ引き出されてなることを特徴とする請求項２乃至６のいずれか一項に記載の不揮発性半導体記憶装置。
【請求項８】
層間絶縁膜を介して、
前記行列状に配置された不揮発性メモリトランジスタおよび前記一対の辺と逆の互いに対向するもう一対の辺に沿って前記メモリマットを取り囲む前記発熱部の一部を覆うように、
金属層が配置されてなることを特徴とする請求項７に記載の不揮発性半導体記憶装置。
【請求項９】
前記局部加熱手段が、
層間絶縁膜を介して前記行列状に配置された不揮発性メモリトランジスタを覆うように配置された、ジグザグ形状のパターンを有する金属配線層を発熱部とすることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１０】
各ワード線に、第１スイッチが挿入され、
隣り合ったワード線が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第２スイッチを介して互いに接続されてなり、
前記局部加熱手段が、
前記第１スイッチを開、前記第２スイッチを閉とした状態で、前記メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極を発熱部とすることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１１】
前記メモリマット内における各行の不揮発性メモリトランジスタの互いに連結したソース領域が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第３スイッチを介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなり、
前記局部加熱手段が、
前記第３スイッチを閉とした状態で、前記メモリマット内におけるソース領域を発熱部とすることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項１２】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であることを特徴とする請求項９乃至１１のいずれか一項に記載の不揮発性半導体記憶装置。
【請求項１３】
前記局部加熱手段によるメモリマットの加熱温度が、当該メモリマット内に形成されているＰＮ接合の順方向電圧により測定されることを特徴とする請求項１乃至１２のいずれか一項に記載の不揮発性半導体記憶装置。
【請求項１４】
前記不揮発性半導体記憶装置が、車載用の電子装置に用いられることを特徴とする請求項１乃至１３のいずれか一項に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置された、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置が、例えば、特開２００４−１８６４９０号公報（特許文献１）、特開平１１−３０６７７２号公報（特許文献２）に開示されている。また、上記不揮発性半導体記憶装置の試験方法が、例えば、特開平５−４７８９４号公報（特許文献３）に開示されている。
【０００３】
図１９〜図２２により、従来の不揮発性半導体記憶装置を説明する。
【０００４】
図１９は、マイコンチップＣ１の構成を示した模式図である。図１９のマイコンチップＣ１におけるメモリマットＭ１，Ｍ２が、上記不揮発性半導体記憶装置に相当する部分である。メモリマットＭ１，Ｍ２は、以下に示すように、不揮発性メモリトランジスタ（メモリセル）が行列状に配置された領域で、半導体基板（チップ）１において略四角形状の領域をなしている。また、上記各不揮発性メモリトランジスタのデータを読み書きするための読み出し回路および書き込み回路が、メモリマットＭ１，Ｍ２の近くに適宜配置されている。
【０００５】
図２０は、図中に一点鎖線で囲ったメモリマットＭの内部構成を示す等価回路図である。また、図２１（ａ）は、メモリマットＭの内部構成要素のパターン例を示した模式的な平面図であり、図２１（ｂ）は、図２１（ａ）における二点鎖線Ａ−Ａでの断面図である。
【０００６】
図２０と図２１において、図中に破線で囲った部分が、不揮発性メモリトランジスタＴからなる１個のメモリセルとなっている。図２１（ｂ）に示すように、書き換え可能な不揮発性メモリトランジスタＴは、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有している。各不揮発性メモリトランジスタＴでは、浮遊ゲート電極ｇｆに電荷を注入することでデータ“１”の書き込みを行い、浮遊ゲート電極ｇｆにある電荷を除去することでデータ“１”の消去（データ“０”の書き込み）を行う。
【０００７】
メモリマットＭは、図２０に示すように、不揮発性メモリトランジスタＴが行列状に配置された領域であり、各不揮発性メモリトランジスタＴは、行番号ｍと列番号ｎで識別される。メモリマットＭ内においては、図２１（ａ）に示すように、各行に沿った不揮発性メモリトランジスタＴの制御ゲート電極ｇｃは一体的な共通領域となっており、各行毎にワード線と呼ばれる配線に接続されてメモリマットＭの外部に引き出される。また、各列に沿った不揮発性メモリトランジスタＴのドレイン領域ｄに接続するドレイン電極は、各列毎にビット線と呼ばれる共通配線に接続されてメモリマットＭの外部に引き出される。特定の不揮発性メモリトランジスタＴｍｎは、ｍ行のワード線とｎ列のビット線により選択される。尚、各行に沿った不揮発性メモリトランジスタＴのソース領域ｓは、各行毎に互いに連結した共通領域となっており、これらがソース線と呼ばれる共通配線に接続されてメモリマットＭの外部に引き出され接地される。図２１（ａ）に示すように、メモリマットＭ内におけるワード線とビット線は、互いに直交するように配置されており、略四角形状のメモリマットＭにおける互いに直交する二辺からそれぞれがメモリマットＭの外へ引き出される。
【０００８】
図２２は、行方向で２つに分割形成されたメモリマットＭａ，Ｍｂを有する、従来の不揮発性半導体記憶装置９０の模式的な平面図である。図２１（ａ）のメモリマットＭと同様に、図２２に示す不揮発性半導体記憶装置９０の２つに分割形成されたメモリマットＭａ，Ｍｂについても、それぞれ、ワード線とビット線が、略四角形状のメモリマットＭａ，Ｍｂにおける互いに直交する二辺から外へ引き出される。
【特許文献１】特開２００４−１８６４９０号公報
【特許文献２】特開平１１−３０６７７２号公報
【特許文献３】特開平５−４７８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記不揮発性半導体記憶装置は、信頼性を確保するため、製造工程の最終段階において電荷保持試験が実施される。図２３は、特許文献３に開示された不揮発性半導体記憶装置の電荷保持試験方法で、試験手順を示したフローチャートである。
【００１０】
図２３に示す電荷保持試験は、加速試験となっている。すなわち、室温状態においてステップＳ１とステップＳ３でそれぞれデータ“１”と“０”が書き込まれたウエハ内の各不揮発性半導体記憶装置を、ステップＳ２とステップＳ４のベーク処理１，２で、ウエハ状態のまま高温雰囲気に所要時間さらす。このベーク処理１，２は、高温槽等の加熱装置を用い、１５０〜２００℃の温度で、８〜１５０時間行われる。このベーク処理１，２の実施後、室温状態においてステップＳ３とステップＳ６でデータを読み出して、正しくデータが保持されているかどうかをチェックする。この高温雰囲気にさらす加速試験を取り入れることで、不揮発性半導体記憶装置の電荷保持性能に関する試験時間を短縮することができる。
【００１１】
一方、図２３に示す不揮発性半導体記憶装置の電荷保持試験は、高価で大規模な高温槽等の加熱装置が必要であり、これが製造コストの高くなる一因となっている。また、上記したようにデータが書き込まれた不揮発性半導体記憶装置（ウエハ）を高温雰囲気にさらすことで試験時間が短縮されるものの、まだ８〜１５０時間の試験時間が必要であり、製造工程においてスループットが悪化する要因にもなっている。
【００１２】
そこで本発明は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置された不揮発性半導体記憶装置であって、電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
請求項１に記載の不揮発性半導体記憶装置は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置された半導体基板における略四角形状の領域であるメモリマットと、前記メモリマットを加熱する局部加熱手段とを有してなることを特徴としている。
【００１４】
上記不揮発性半導体記憶装置は、書き換え可能な不揮発性メモリトランジスタが行列状に配置された不揮発性半導体記憶装置であって、メモリマットを加熱する局部加熱手段を有している。従って、上記不揮発性半導体記憶装置の製造工程における電荷保持試験では、上記局部加熱手段を利用して、加速試験を行うことが可能である。
【００１５】
上記不揮発性半導体記憶装置における局部加熱手段は、従来の不揮発性半導体記憶装置の電荷保持試験で用いられてきた高温槽等の高価で大型の加熱装置に代えて、同一半導体基板（チップ）内に形成される小型で安価な加熱手段とすることができる。また、メモリマットのみを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットを瞬時に高温化することができ、４００℃程度の高い温度での加速試験が可能となる。従って、上記不揮発性半導体記憶装置は、電荷保持性能を短時間で評価することができる。さらに、上記局部加熱手段による加速試験は、高温槽での試験と異なり、テスタを当てながら室温状態から加熱状態まで連続して実施することができ、これによっても試験時間を短縮することができる。
【００１６】
以上のようにして、上記不揮発性半導体記憶装置は、制御ゲート電極と浮遊ゲート電極の２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置された不揮発性半導体記憶装置であって、電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置とすることができる。
【００１７】
上記不揮発性半導体記憶装置における前記局部加熱手段は、例えば請求項２に記載のように、前記半導体基板上において前記メモリマットを取り囲むようにして配置された、多結晶シリコン層を発熱部とすることができる。この場合には、請求項３に記載のように、前記多結晶シリコン層が、前記制御ゲート電極と同時形成されてなることが好ましい。
【００１８】
これによれば、局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う上記不揮発性半導体記憶装置の製造コスの増大を抑制することができる。
【００１９】
尚、請求項４に記載のように、前記半導体基板は、単一バルクの半導体ウエハに限らず、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であってよい。この場合には、埋め込み酸化膜による断熱効果が得られるため、単一バルクの半導体ウエハを用いる場合に較べて、局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と電荷保持試験の試験時間の短縮を図ることができる。
【００２０】
上記不揮発性半導体記憶装置における前記局部加熱手段は、請求項５に記載のように、前記メモリマットを取り囲むようにして前記半導体基板に形成された２重の絶縁分離トレンチの間に形成された、高濃度不純物領域を発熱部としてもよい。これによれば、メモリマットを基板表面だけでなくより深い位置から加熱することができ、電荷保持試験時におけるメモリマットの均熱性を高めることができる。また、絶縁分離トレンチは周囲の半導体基板に対して断熱効果があるため、これによっても局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と電荷保持試験の試験時間の短縮を図ることができる。
【００２１】
尚、この場合には、請求項６に記載のように、前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、前記絶縁分離トレンチが、前記埋め込み酸化膜に達する絶縁分離トレンチであることが好ましい。
【００２２】
これによれば、埋め込み酸化膜とに絶縁分離トレンチよる断熱効果が得られるため、局部加熱手段による加熱効率がさらに向上し、メモリマットの高温加熱と電荷保持試験の試験時間の短縮をより促進することができる。また、絶縁分離トレンチを埋め込み酸化膜に達するように形成することで、メモリマットと上記局部加熱手段の発熱部を確実に絶縁することができる。
【００２３】
上記不揮発性半導体記憶装置においては、請求項７に記載のように、前記発熱部に通電するための一対の電極が、それぞれ、前記略四角形状のメモリマットにおける互いに対向する一対の辺に沿って配置され、ワード線とビット線が、それぞれ、前記一対の辺側からメモリマット外へ引き出されてなることが好ましい。
【００２４】
上記不揮発性半導体記憶装置では、ワード線とビット線が、発熱部に通電するための電極が配置されている比較的温度上昇し難い略四角形状の互いに対向する辺側から、メモリマット外へ引き出されることとなる。これにより、上記局部加熱手段を用いて不揮発性半導体記憶装置の電荷保持試験を実施するに際して、ワード線とビット線のメモリマット外への引き出し部の不要な加熱を抑制することができる。
【００２５】
尚、この場合には、請求項８に記載のように、層間絶縁膜を介して、前記行列状に配置された不揮発性メモリトランジスタおよび前記一対の辺と逆の互いに対向するもう一対の辺に沿って前記メモリマットを取り囲む前記発熱部の一部を覆うように、金属層が配置されてなる構成とすることができる。
【００２６】
これによれば、上記金属層を、メモリマット全体を覆う伝熱板として機能させることができ、局部加熱手段の発熱部で発生する熱を、効率的にメモリマット内に伝播させることができる。従って、上記金属層がない場合に較べて、電荷保持試験時におけるメモリマットの均熱性をより高めることができると共に、加熱時間を短縮して電荷保持試験の試験時間を短縮することができる。
【００２７】
一方、上記不揮発性半導体記憶装置における前記局部加熱手段は、請求項９に記載のように、層間絶縁膜を介して前記行列状に配置された不揮発性メモリトランジスタを覆うように配置された、ジグザグ形状のパターンを有する金属配線層を発熱部とするように構成してもよい。
【００２８】
これによれば、上記金属配線層によりメモリマットの全体を上方から加熱することができ、電荷保持試験時におけるメモリマットの均熱性をより高めることができる。また、上記金属配線層はジグザグ形状のパターンを有しているため、上記金属配線層の間から不揮発性メモリトランジスタへの紫外線（ＵＶ）照射が可能であり、各不揮発性メモリトランジスタの制御ゲート電極を覆わないように上記金属配線層のパターンを配置することで、ＵＶ消去の不揮発性メモリトランジスタにも対応することができる。
【００２９】
また、上記不揮発性半導体記憶装置は、請求項１０に記載のように、各ワード線に、第１スイッチが挿入され、隣り合ったワード線が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第２スイッチを介して互いに接続されてなるように構成し、前記局部加熱手段を、前記第１スイッチを開、前記第２スイッチを閉とした状態で、前記メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極を発熱部とするように構成することができる。
【００３０】
これによれば、メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極が発熱部となるため、電荷保持試験時におけるメモリマットの均熱性をより高めることができる。
【００３１】
さらに、上記不揮発性半導体記憶装置は、請求項１１に記載のように、前記メモリマット内における各行の不揮発性メモリトランジスタの互いに連結したソース領域が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第３スイッチを介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなるように構成し、前記局部加熱手段を、前記第３スイッチを閉とした状態で、前記メモリマット内におけるソース領域を発熱部とするように構成してもよい。
【００３２】
この場合には各行の不揮発性メモリトランジスタの互いに連結したソース領域が発熱部となるため、これによっても電荷保持試験時におけるメモリマットの均熱性をより高めることができる。
【００３３】
尚、請求項１２に記載のように、上記不揮発性半導体記憶装置においても、前記半導体基板は、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であってよい。
【００３４】
また、請求項１３に記載のように、前記局部加熱手段によるメモリマットの加熱温度は、当該メモリマット内に形成されているＰＮ接合の順方向電圧により測定されることが好ましい。
【００３５】
通常、メモリマットの外周付近には、配線接続されない不揮発性メモリトランジスタのダミーセルが配置される。このメモリマット内に形成されているダミーセルのＰＮ接合の順方向電圧によりメモリマットの加熱温度を測定することが可能で、この場合には、安価で高精度な温度モニタが可能である。従って、信頼度の高い電荷保持性能試験が可能となる。
【００３６】
請求項１４に記載のように、上記不揮発性半導体記憶装置は、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられて好適である。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３８】
（第１の実施形態）
図１は、本実施形態における不揮発性半導体記憶装置の概略構成を示す図で、不揮発性半導体記憶装置１００の模式的な平面図である。図２は、図１の不揮発性半導体記憶装置１００を具体化した例で、図２（ａ）は、メモリマットＭｅを有する不揮発性半導体記憶装置１００ａの模式的な平面図であり、図２（ｂ）は、図２（ａ）の二点鎖線Ｂ−Ｂでの断面図である。また、図３と図４は、図１の不揮発性半導体記憶装置１００を具体化した別の例で、図３は、不揮発性半導体記憶装置１００ｂの模式的な平面図であり、図４は、図３の不揮発性半導体記憶装置１００ｂにおける二点鎖線Ｃ−Ｃでの断面図である。尚、図２（ａ），（ｂ）および図３，図４に示す不揮発性半導体記憶装置１００ａ，１００ｂにおいて、図２１（ａ），（ｂ）に示したメモリマットＭの内部構成要素と同様の部分については、同じ符号を付した。
【００３９】
図１に示す不揮発性半導体記憶装置１００は、図２２に示した従来の不揮発性半導体記憶装置９０と同様に、行方向で２つに分割形成されたメモリマットＭｃ，Ｍｄを有している。メモリマットＭｃ，Ｍｄは、図２０と図２１に示したメモリマットＭと同様で、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された、半導体基板における略四角形状の領域である。
【００４０】
一方、図１に示す不揮発性半導体記憶装置１００は、図２２に示した従来の不揮発性半導体記憶装置９０と異なり、メモリマットＭｃ，Ｍｄを加熱する局部加熱手段を有している。不揮発性半導体記憶装置１００の局部加熱手段は、メモリマットＭｃ，Ｍｄを取り囲む発熱部ｈと略四角形状のメモリマットＭｃ，Ｍｄにおける互いに対向する一対の辺に沿って配置された電極ｅからなる。この局部加熱手段は、具体的には、後述するように幾つかの構成を採りうる。
【００４１】
図２（ａ），（ｂ）の不揮発性半導体記憶装置１００ａにおいては、単一バルクの半導体ウエハからなる半導体基板（ＬＯＣＯＳ）１上において、メモリマットＭｅを取り囲むようにして配置された多結晶シリコン層２ｈを、局部加熱手段の発熱部としている。尚、不揮発性半導体記憶装置１００ａでは、発熱部である多結晶シリコン層２ｈが、制御ゲート電極ｇｃと同時形成されている。多結晶シリコン層２ｈは、制御ゲート電極ｇｃと別の工程で形成してもよい。しかしながら、同時形成した場合には局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う不揮発性半導体記憶装置の製造コスの増大を抑制することができる。また、図２（ａ），（ｂ）の不揮発性半導体記憶装置１００ａでは、多結晶シリコン層からなる発熱部２ｈに接続する電極は図示を省略しているが、この電極は、制御ゲート電極ｇｃに接続する配線と同様にして、層間絶縁膜とコンタクトホールを介して発熱部２ｈに接続するように形成すればよい。
【００４２】
図３，図４の不揮発性半導体記憶装置１００ｂにおいては、メモリマットＭｅを取り囲むようにして単一バルクの半導体ウエハからなる半導体基板１に形成された２重の絶縁分離トレンチ３の間に形成された高濃度（Ｐ＋またはＮ＋）不純物領域４ｈを、局部加熱手段の発熱部としている。この高濃度不純物領域４ｈからなる発熱部により、図３，図４の不揮発性半導体記憶装置１００ｂでは、図２（ａ），（ｂ）の不揮発性半導体記憶装置１００ａに較べて、メモリマットＭｅを基板表面だけでなくより深い位置から加熱することができ、以下に示す電荷保持試験時におけるメモリマットＭｅの均熱性を高めることができる。また、絶縁分離トレンチ３は周囲の半導体基板１に対して断熱効果があるため、これによって加熱効率が向上し、高温化と電荷保持試験の試験時間短縮を図ることができる。
【００４３】
図２〜図４に示す不揮発性半導体記憶装置１００ａ，１００ｂのメモリマットＭｅと図２１に示したメモリマットＭとでは、半導体基板１における内部構造が同じである。すなわち、メモリマットＭｅは、図２（ａ）および図３に示すように、不揮発性メモリトランジスタＴが行列状に配置された領域である。メモリマットＭｅ内においては、各行に沿った不揮発性メモリトランジスタＴの制御ゲート電極ｇｃが、一体的な共通領域となっており、各行毎にワード線と呼ばれる配線に接続されている。また、各列に沿った不揮発性メモリトランジスタＴのドレイン領域ｄに接続するドレイン電極は、各列毎にビット線と呼ばれる共通配線に接続されている。このメモリマットＭｅ内におけるワード線とビット線は、互いに直交するように配置されている。尚、各行に沿った不揮発性メモリトランジスタＴのソース領域ｓは、各行毎に互いに連結した共通領域となっており、これらがソース線と呼ばれる共通配線に接続されている。
【００４４】
一方、図２〜図４に示す不揮発性半導体記憶装置１００ａ，１００ｂのメモリマットＭｅと図２１に示したメモリマットＭとでは、ビット線およびソース線の各メモリマットＮ，Ｍｅからの引き出し方法が異なっている。すなわち、メモリマットＭでは、図２１（ａ）に示すように、メモリマットＭ内において互いに直交するように配置されているワード線とビット線（およびソース線）は、略四角形状のメモリマットＭにおける互いに直交する二辺から、そのままそれぞれがメモリマットＭの外へ引き出されている。これに対してメモリマットＭｅでは、図２（ａ）および図３に示すように、ワード線とビット線（およびソース線）が、それぞれ、メモリマットＭｅにおける互いに対向する一対の辺側からメモリマットＭｅ外へ引き出されている。このような構成とするため、メモリマットＭｅにおけるワード線の引き出し方法はメモリマットＭの場合と同様であるものの、ビット線（およびソース線）のメモリマットＭｅからの引き出しには、第２配線層が用いられている。上記不揮発性半導体記憶装置１００ａ，１００ｂにおいてワード線とビット線（およびソース線）が引き出されるメモリマットＭｅの互いに対向する一対の辺は、図３に示すように、発熱部４ｈに通電するための一対の電極６ｅが配置される一対の辺に対応している。
【００４５】
従って、不揮発性半導体記憶装置１００ａ，１００ｂでは、図１の不揮発性半導体記憶装置１００で簡略化して示したように、ワード線とビット線が、発熱部ｈに通電するための電極ｅが配置されている比較的温度上昇し難い略四角形状の互いに対向する辺側から、メモリマットＭｃ，Ｍｄ（，Ｍｅ）外へ引き出されることとなる。これにより、上記局部加熱手段を用いて、不揮発性半導体記憶装置１００，１００ａ，１００ｂの後述する電荷保持試験を実施するに際して、高温となる電極間の発熱部上方でのワード線とビット線のメモリマット外への引き出しをなくしている。このため、ワード線とビット線のメモリマットＭｃ〜Ｍｅ外への引き出し部の不要な加熱を抑制することができる。
【００４６】
以上の図１〜図４に示した不揮発性半導体記憶装置１００，１００ａ，１００ｂは、いずれも書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、それぞれメモリマットＭｃ〜Ｍｅを加熱する局部加熱手段を有している。従って、不揮発性半導体記憶装置１００，１００ａ，１００ｂの製造工程における電荷保持試験では、上記局部加熱手段を利用して、加速試験を行うことが可能である。
【００４７】
図５は、上記メモリマットの局部加熱手段を有した不揮発性半導体記憶装置の電荷保持試験方法の一例で、試験手順を示したフローチャートである。
【００４８】
図５に示す電荷保持試験も、図２３に示した電荷保持試験と同様に、不揮発性半導体記憶装置１００，１００ａ，１００ｂが形成されたウエハを加熱して電荷保持性能を測定する、加速試験となっている。一方、図２３に示した室温状態での測定と高温雰囲気にさらすベーク処理を繰り返すステップＳ１〜Ｓ４の工程が、図５の電荷保持試験では、局部加熱手段とウエハテスタを用いた連続測定によるステップＳ１１の単一工程にまとめられている。
【００４９】
図５の電荷保持試験は、例えば以下の手順で実施する。最初に、被測定ウエハをウエハテスタの測定台にセットする。次に、ステップＳ１１において、被測定ウエハに形成されている各不揮発性半導体記憶装置１００，１００ａ，１００ｂに、データ“１”を書き込む。引き続き、被測定ウエハを測定台にセットしたまま、ウエハテスタの全端子をオープンにした状態で、局部加熱手段に所定電流を通電し、発熱部ｈ，２ｈ，４ｈを発熱させてメモリマットＭｃ〜Ｍｅの全体を所定時間加熱する。
【００５０】
尚、局部加熱手段によるメモリマットＭｃ〜Ｍｅの加熱温度は、メモリマッＭｃ〜Ｍｅ内に形成されているＰＮ接合の順方向電圧（Ｖｆ）により測定されることが好ましい。通常、メモリマットＭｃ〜Ｍｅの外周付近には、配線接続されない不揮発性メモリトランジスタＴのダミーセルが配置される。このメモリマットＭｃ〜Ｍｅ内に形成されているダミーセルのＰＮ接合の順方向電圧によりメモリマットＭｃ〜Ｍｅの加熱温度を測定することが可能で、この場合には、安価で高精度な温度モニタが可能である。従って、信頼度の高い電荷保持性能試験とすることができる。
【００５１】
通電をＯＦＦして局部加熱手段によるメモリマットＭｃ〜Ｍｅの加熱が終了した後、引き続き、被測定ウエハにウエハテスタを当て、各不揮発性半導体記憶装置１００，１００ａ，１００のデータ“１”を読み出す。
【００５２】
次に、各不揮発性半導体記憶装置１００，１００ａ，１００にデータ“０”を書き込み、データ“１”の場合と同様にして、ウエハテスタの全端子をオープンにした状態で、再び局部加熱手段に所定電流を通電し、発熱部ｈ，２ｈ，４ｈを発熱させてメモリマットＭｃ〜Ｍｅの全体を所定時間加熱する。また、通電をＯＦＦして局部加熱手段によるメモリマットＭｃ〜Ｍｅの加熱が終了した後、引き続き、被測定ウエハにウエハテスタを当て、各不揮発性半導体記憶装置１００，１００ａ，１００のデータ“０”を読み出す。
【００５３】
以上で、ウエハ状態での検査である、図５のステップＳ１１の工程が終了する。以上示したように、図５のステップＳ１１の工程は、被測定ウエハをウエハテスタの測定台にセットしたままで、局部加熱手段によるメモリマットＭｃ〜Ｍｅの加熱とウエハテスタによる連続測定が可能である。尚、図５のステップＳ１２およびステップ１３の工程は、図２３のステップＳ５およびステップ６の工程と同様で、各不揮発性半導体記憶装置１００，１００ａ，１００ｂをウエハから切り出した後、製品状態に組み立て、室温状態でデータ“０”を読み出して測定する工程である。
【００５４】
以上のように、図１〜図４に示した不揮発性半導体記憶装置１００，１００ａ，１００ｂにおける局部加熱手段は、図２３に示した従来の不揮発性半導体記憶装置の電荷保持試験で用いられてきた高温槽等の高価で大型の加熱装置に代えて、同一半導体基板（チップ）１内に形成される小型で安価な加熱手段とすることができる。また、メモリマットＭｃ〜Ｍｅのみを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットＭｃ〜Ｍｅを瞬時に高温化することができ、４００℃程度の高い温度での加速試験が可能となる。
【００５５】
図６は、局部加熱手段による加熱時のメモリマット温度測定例で、ウエハチャック温度を２５℃とした場合における局部加熱手段への供給電力とメモリマット温度の関係を示す図である。メモリマット温度は、前述した不揮発性メモリトランジスタのダミーセルにおけるソース領域とＰウエルのＰＮ接合の順方向電圧により測定し、連続モニタしている。図６に示すように、局部加熱手段を用いたメモリマットの加熱によれば、数ワットの供給電力で５００℃程度までメモリマットを加熱することができる。
【００５６】
以上のように、局部加熱手段を用いればメモリマットを簡単に高温状態にできるため、上記不揮発性半導体記憶装置１００，１００ａ，１００ｂは、電荷保持性能を短時間で評価することができる。
【００５７】
図７は、電荷保持寿命の活性化エネルギーＥａが１．４ｅＶである場合において、電荷保持試験における試験温度と必要試験時間の関係を示した図である。図７によれば、従来の高温槽等による試験温度が２００℃である場合は８ｈｒの試験時間が必要である。これに対して、局部加熱手段を用いたメモリマットの加熱によれば、試験温度４００℃では必要試験時間１ｓｅｃ、試験温度４５０℃では必要試験時間０．２ｓｅｃ、試験温度５００℃では必要試験時間０．０５ｓｅｃとなり、試験時間に大幅に短縮できる。また、上記局部加熱手段による加速試験は、高温槽での試験と異なり、テスタを当てながら室温状態から加熱状態まで連続して実施することができ、これによっても試験時間を短縮することができる。従って、上記不揮発性半導体記憶装置１００，１００ａ，１００ｂの電荷保持試験は、ウエハテスタを用いた加熱を伴わない他の性能試験と同程度の時間で、ウエハ検査の実施が可能となる。
【００５８】
以上示したように、上記不揮発性半導体記憶装置１００，１００ａ，１００ｂは、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置とすることができる。
【００５９】
図８は、図２（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの変形例で、不揮発性半導体記憶装置１００ｃの模式的な断面図である。図９は、図３，図４に示す不揮発性半導体記憶装置１００ｂの変形例で、不揮発性半導体記憶装置１００ｄの模式的な断面図である。尚、図８，図９の不揮発性半導体記憶装置１００ｃ，１００ｄにおいて、それぞれ、図２（ａ），（ｂ）の不揮発性半導体記憶装置１００ａおよび図３，図４の不揮発性半導体記憶装置１００ｂと同様の部分については、同じ符号を付した。
【００６０】
図２（ａ），（ｂ）の不揮発性半導体記憶装置１００ａと図３，図４の不揮発性半導体記憶装置１００ｂでは、いずれも、単一バルクの半導体ウエハからなる半導体基板１が用いられていた。これに対して、図８と図９の不揮発性半導体記憶装置１００ｃ，１００ｄにおいては、埋め込み酸化膜５を有するＳＯＩ構造の半導体基板１ａが用いられている。図８と図９の不揮発性半導体記憶装置１００ｃ，１００ｄにおいては、埋め込み酸化膜５による断熱効果が得られるため、単一バルクの半導体ウエハを用いる図２〜図４に示した不揮発性半導体記憶装置１００ａ，１００ｂに較べて、局部加熱手段による加熱効率が向上し、メモリマットＭｅの高温加熱と電荷保持試験の試験時間の短縮を図ることができる。尚、図９の不揮発性半導体記憶装置１００ｄにおける絶縁分離トレンチ３は、埋め込み酸化膜５に達するように形成されている。これによって、メモリマットＭｅと局部加熱手段の発熱部４ｈを確実に絶縁することができる。
【００６１】
図１０は、図２（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの別の変形例で、不揮発性半導体記憶装置１００ｅの模式的な平面図である。
【００６２】
図１０に示す不揮発性半導体記憶装置１００ｅでは、図２（ａ）に示した不揮発性半導体記憶装置１００ａに対して、層間絶縁膜（図示省略）を介して、行列状に配置された不揮発性メモリトランジスタＴおよびメモリマットＭｅからワード線とビット線が引き出される一対の辺と逆の互いに対向するもう一対の辺に沿ってメモリマットＭｅを取り囲む発熱部２ｈの一部を覆うように、第３の金属層７ｒが配置されている。
【００６３】
図１０の不揮発性半導体記憶装置１００ｅにおける金属層７ｒは、メモリマットＭｅ全体を覆う伝熱板として機能させることができ、局部加熱手段の発熱部２ｈで発生する熱を、効率的にメモリマットＭｅ内に伝播させることができる。従って、金属層７ｒがない図２（ａ）に示した不揮発性半導体記憶装置１００ａに較べて、電荷保持試験時におけるメモリマットＭｅの均熱性をより高めることができると共に、加熱時間を短縮して電荷保持試験の試験時間を短縮することができる。
【００６４】
（第２の実施形態）
第１実施形態の不揮発性半導体記憶装置においては、いずれも、メモリマットを加熱する局部加熱手段の発熱部が、メモリマットを取り囲むようにして配置されていた。本実施形態の不揮発性半導体記憶装置は、メモリマットを加熱する局部加熱手段の発熱部がメモリマット上に配置されてなる不揮発性半導体記憶装置に関する。
【００６５】
図１１と図１２は、本実施形態における不揮発性半導体記憶装置の例で、それぞれ、不揮発性半導体記憶装置１０１，１０１ａの模式的な平面図である。図１１の不揮発性半導体記憶装置１０１では、図２１（ａ）に示したメモリマットＭに対して、層間絶縁膜（図示省略）を介して行列状に配置された不揮発性メモリトランジスタＴを覆うように、ジグザグ形状のパターンを有する金属配線層８ｈが配置されている。また、図１２の不揮発性半導体記憶装置１０１ａでは、図２（ａ）に示した不揮発性半導体記憶装置１０１ａに対して、層間絶縁膜（図示省略）を介して行列状に配置された不揮発性メモリトランジスタＴを覆うように、ジグザグ形状のパターンを有する金属配線層７ｈが配置されている。
【００６６】
図１１と図１２に示す不揮発性半導体記憶装置１０１，１０１ａでは、いずれも、メモリマットＭ，Ｍｅを加熱する局部加熱手段が、上記層間絶縁膜（図示省略）を介して行列状に配置された不揮発性メモリトランジスタＴを覆うように配置された、ジグザグ形状のパターンを有する金属配線層８ｈ，７ｈを発熱部とするように構成されている。
【００６７】
図１１と図１２に示す不揮発性半導体記憶装置１０１，１０１ａにおいては、上記金属配線層８ｈ，７ｈによりメモリマットＭ，Ｍｅの全体を上方から加熱することができ、第１実施形態の不揮発性半導体記憶装置に較べて、電荷保持試験時におけるメモリマットＭ，Ｍｅの均熱性をより高めることができる。また、上記金属配線層８ｈ，７ｈはジグザグ形状のパターンを有しているため、上記金属配線層８ｈ，７ｈの間から不揮発性メモリトランジスタへの紫外線（ＵＶ）照射が可能であり、各不揮発性メモリトランジスタＴの制御ゲート電極ｇｃを覆わないように金属配線層のパターンを配置することで、ＵＶ消去の不揮発性メモリトランジスタＴにも対応することができる。
【００６８】
以上のように、図１１と図１２に示す不揮発性半導体記憶装置１０１，１０１ａについても、いずれも、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。
【００６９】
尚、図１２の不揮発性半導体記憶装置１０１ａでは、第１実施形態の図２（ａ）に示した不揮発性半導体記憶装置１０１ａに対して、メモリマットＭｅの第２の局部加熱手段として、金属配線層７ｈからなる発熱部を追加する例を示した。これに限らず、第１実施形態に示した図１０の不揮発性半導体記憶装置１００ｅを除く他の不揮発性半導体記憶装置に対しても、メモリマットＭｅの第２の局部加熱手段として、金属配線層７ｈからなる発熱部を追加することができる。これら第１実施形態に示した不揮発性半導体記憶装置に対して金属配線層７ｈを発熱部とする第２の局部加熱手段を追加した場合には、第１の局部加熱手段だけの場合に較べて、さらに電荷保持試験時におけるメモリマットＭｅの均熱性をより高めることができると共に、加熱時間を短縮して電荷保持試験の試験時間を短縮することができる。
【００７０】
（第３の実施形態）
第１実施形態と第２実施形態の不揮発性半導体記憶装置では、いずれも、メモリマットの周辺に局部加熱手段の発熱部が配置されていた。本実施形態の不揮発性半導体記憶装置は、メモリマット内の構造の一部を局部加熱手段の発熱部とする不揮発性半導体記憶装置に関する。
【００７１】
図１３は、本実施形態の一例である不揮発性半導体記憶装置１０２ａの等価回路図で、メモリマットＭｆ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。図１４は、不揮発性半導体記憶装置１０２ａの電荷保持試験時において、メモリマットＭｆ加熱時の回路状態を示した図である。また、図１５は、図１４の不揮発性半導体記憶装置１０２ａのメモリマットＭｆ加熱時において、メモリマットＭｆ内を流れる加熱電流Ｉｇｃの電流経路を示した図である。
【００７２】
図２０に示したメモリマットＭの等価回路図と比較してわかるように、図１３と図１４に示す不揮発性半導体記憶装置１０２ａでは、メモリマットＭｆの各ワード線に、第１スイッチＳＷ１が挿入され、隣り合ったワード線が、略四角形状のメモリマットＭｆにおける互いに対向する一対の辺の両側で、それぞれ、第２スイッチＳＷ２を介して互いに接続されてなるように構成されている。従って、図１３に示すように、第１スイッチＳＷ１を閉、第２スイッチＳＷ２を開としたメモリマットＭｆの回路状態は、図２０に示したメモリマットＭと同じ回路状態であり、この状態でメモリマットＭｆ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換えが可能である。
【００７３】
一方、図１４に示すように、略四角形状のメモリマットＭｆにおける互いに対向する一対の辺の両側で第２スイッチＳＷ２を介して互いに接続された回路をそれぞれ加熱電源とＧＮＤに接続し、第１スイッチＳＷ１を開、第２スイッチＳＷ２を閉とする。これにより、図１４と図１５に示すように、メモリマットＭｆ内における各行の不揮発性メモリトランジスタＴの一体形成された制御ゲート電極ｇｃに、図中太線矢印で示した電流Ｉｇｃを流すことができる。すなわち、図１３〜図１５に示す不揮発性半導体記憶装置１０２ａでは、メモリマットＭｆを加熱する局部加熱手段が、第１スイッチＳＷ１を開、第２スイッチＳＷ２を閉とした状態で、メモリマットＭｆ内における各行の不揮発性メモリトランジスタＴの一体形成された制御ゲート電極ｇｃを発熱部とするように構成されている。従って、不揮発性半導体記憶装置１０２ａにおいては、第１実施形態に示したメモリマットを取り囲むように局部加熱手段の発熱部が配置されてなる不揮発性半導体記憶装置に較べて、電荷保持試験時におけるメモリマットＭｆの均熱性をより高めることができる。
【００７４】
図１６は、本実施形態の別の例である不揮発性半導体記憶装置１０２ｂの等価回路図で、メモリマットＭｇ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。図１７は、不揮発性半導体記憶装置１０２ｂの電荷保持試験時において、メモリマットＭｇ加熱時の回路状態を示した図である。また、図１８は、図１７の不揮発性半導体記憶装置１０２ｂのメモリマットＭｇ加熱時において、メモリマットＭｇ内を流れる加熱電流Ｉｓの電流経路を示した図である。
【００７５】
図２０に示したメモリマットＭの等価回路図と比較してわかるように、図１６と図１７に示す不揮発性半導体記憶装置１０２ｂでは、メモリマットＭｇ内における各行の不揮発性メモリトランジスタＴの互いに連結したソース領域Ｓが、略四角形状のメモリマットＭｇにおける互いに対向する一対の辺の両側で、それぞれ、第３スイッチＳＷ３を介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなるように構成されている。従って、図１６に示すように、第３スイッチＳＷ３を開としたメモリマットＭｇの回路状態は、図２０に示したメモリマットＭと同じ回路状態であり、この状態でメモリマットＭｇ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換えが可能である。
【００７６】
一方、第３スイッチＳＷ３を閉とした場合には、図１７と図１８に示すように、メモリマットＭ９内における各行の不揮発性メモリトランジスタＴの互いに連結したソース領域ｓに、図中太線矢印で示した電流Ｉｓを流すことができる。すなわち、図１６〜図１８に示す不揮発性半導体記憶装置１０２ｂでは、メモリマットＭｇを加熱する局部加熱手段が、第３スイッチＳＷ３を閉とした状態で、メモリマットＭｇ内における各行の不揮発性メモリトランジスタＴの互いに連結したソース領域ｓを発熱部とするように構成されている。従って、不揮発性半導体記憶装置１０２ｂにおいても、第１実施形態に示したメモリマットを取り囲むように局部加熱手段の発熱部が配置されてなる不揮発性半導体記憶装置に較べて、電荷保持試験時におけるメモリマットＭｇの均熱性をより高めることができる。
【００７７】
以上のように、図１３〜図１８に示す不揮発性半導体記憶装置１０２ａ，１０２ｂについても、いずれも、制御ゲート電極ｇｃと浮遊ゲート電極ｇｆの２つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタＴが行列状に配置された不揮発性半導体記憶装置であって、電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。
【００７８】
尚、図１３〜図１８に示す不揮発性半導体記憶装置１０２ａ，１０２ｂは、いずれも、メモリマットＭｆ，Ｍｇ内の構造の一部を発熱部とする局部加熱手段を有した不揮発性半導体記憶装置である。しかしながらこれに限らず、図１３〜図１８に示す不揮発性半導体記憶装置１０２ａ，１０２ｂにおいて、第１実施形態と第２実施形態の不揮発性半導体記憶装置において示したメモリマットの周辺に発熱部が配置されてなる局部加熱手段を組み合わせて用いるようにしてもよい。
【００７９】
また、上記不揮発性半導体記憶装置における局部加熱手段は、メモリマットを加熱する局部加熱手段であれば、実施形態１〜３に例示した局部加熱手段に限らず、別の局部加熱手段であってもよい。
【００８０】
以上に示したように、上記不揮発性半導体記憶装置は、電荷保持性能を短時間で容易に評価することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。従って、上記不揮発性半導体記憶装置は、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられて好適である。具体的には、車載用電子システムのＥＣＵや、モータ／センサ等アクチュエータ一体製品の制御用ＩＣに搭載し、ＣＰＵのプログラム格納・変更時の記憶用メモリや、モータ／センサ個々の特性の調整用として好適である。
【図面の簡単な説明】
【００８１】
【図１】第１実施形態における不揮発性半導体記憶装置の概略構成を示す図で、不揮発性半導体記憶装置１００の模式的な平面図である。
【図２】図１の不揮発性半導体記憶装置１００を具体化した例で、（ａ）は、メモリマットＭｅを有する不揮発性半導体記憶装置１００ａの模式的な平面図であり、（ｂ）は、（ａ）の二点鎖線Ｂ−Ｂでの断面図である。
【図３】図１の不揮発性半導体記憶装置１００を具体化した別の例で、不揮発性半導体記憶装置１００ｂの模式的な平面図である。
【図４】図３の不揮発性半導体記憶装置１００ｂにおける二点鎖線Ｃ−Ｃでの断面図である。
【図５】メモリマットの局部加熱手段を有した不揮発性半導体記憶装置の電荷保持試験方法の一例で、試験手順を示したフローチャートである。
【図６】局部加熱手段による加熱時のメモリマット温度測定例で、ウエハチャック温度を２５℃とした場合における局部加熱手段への供給電力とメモリマット温度の関係を示す図である。
【図７】電荷保持寿命の活性化エネルギーＥａが１．４ｅＶである場合において、電荷保持試験における試験温度と必要試験時間の関係を示した図である。
【図８】図２（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの変形例で、不揮発性半導体記憶装置１００ｃの模式的な断面図である。
【図９】図３，図４に示す不揮発性半導体記憶装置１００ｂの変形例で、不揮発性半導体記憶装置１００ｄの模式的な断面図である。
【図１０】図２（ａ），（ｂ）に示す不揮発性半導体記憶装置１００ａの別の変形例で、不揮発性半導体記憶装置１００ｅの模式的な平面図である。
【図１１】第２実施形態における不揮発性半導体記憶装置の例で、不揮発性半導体記憶装置１０１の模式的な平面図である。
【図１２】図１２は、第２実施形態における不揮発性半導体記憶装置の例で、不揮発性半導体記憶装置１０１ａの模式的な平面図である。
【図１３】第３実施形態の一例である不揮発性半導体記憶装置１０２ａの等価回路図で、メモリマットＭｆ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。
【図１４】不揮発性半導体記憶装置１０２ａの電荷保持試験時において、メモリマットＭｆ加熱時の回路状態を示した図である。
【図１５】図１４の不揮発性半導体記憶装置１０２ａのメモリマットＭｆ加熱時において、メモリマットＭｆ内を流れる加熱電流Ｉｇｃの電流経路を示した図である。
【図１６】第３実施形態の別の例である不揮発性半導体記憶装置１０２ｂの等価回路図で、メモリマットＭｇ内の各不揮発性メモリトランジスタＴのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。
【図１７】不揮発性半導体記憶装置１０２ｂの電荷保持試験時において、メモリマットＭｇ加熱時の回路状態を示した図である。
【図１８】図１７の不揮発性半導体記憶装置１０２ｂのメモリマットＭｇ加熱時において、メモリマットＭｇ内を流れる加熱電流Ｉｓの電流経路を示した図である。
【図１９】マイコンチップＣ１の構成を示した模式図である。
【図２０】図中に一点鎖線で囲ったメモリマットＭの内部構成を示す等価回路図である。
【図２１】（ａ）は、メモリマットＭの内部構成要素のパターン例を示した模式的な平面図であり、（ｂ）は、（ａ）における二点鎖線Ａ−Ａでの断面図である。
【図２２】行方向で２つに分割形成されたメモリマットＭａ，Ｍｂを有する、従来の不揮発性半導体記憶装置９０の模式的な平面図である。
【図２３】特許文献３に開示された不揮発性半導体記憶装置の電荷保持試験方法で、試験手順を示したフローチャートである。
【符号の説明】
【００８２】
９０，１００，１００ａ〜１００ｅ，１０１，１０１ａ，１０２ａ，１０２ｂ  不揮発性半導体記憶装置
Ｍ，Ｍ１，Ｍ２，Ｍａ〜Ｍｇ  メモリマット
Ｔ  不揮発性メモリトランジスタ
ｓ  ソース領域
ｄ  ドレイン領域
ｇｃ  制御ゲート電極
ｇｆ  浮遊ゲート電極
ｈ  発熱部
２ｈ  多結晶シリコン層（発熱部）
４ｈ  高濃度不純物領域（発熱部）
７ｈ，８ｈ  金属配線層（発熱部）
ｅ，６ｅ  電極
ＳＷ１〜ＳＷ３  スイッチ
１，１ａ  半導体基板
３  絶縁分離トレンチ
５  埋め込み酸化膜
７ｒ  金属層
【図１】
2008066338.tif 000003
【図２】
2008066338.tif 000004
【図３】
2008066338.tif 000005
【図４】
2008066338.tif 000006
【図５】
2008066338.tif 000007
【図６】
2008066338.tif 000008
【図７】
2008066338.tif 000009
【図８】
2008066338.tif 000010
【図９】
2008066338.tif 000011
【図１０】
2008066338.tif 000012
【図１１】
2008066338.tif 000013
【図１２】
2008066338.tif 000014
【図１３】
2008066338.tif 000015
【図１４】
2008066338.tif 000016
【図１５】
2008066338.tif 000017
【図１６】
2008066338.tif 000018
【図１７】
2008066338.tif 000019
【図１８】
2008066338.tif 000020
【図１９】
2008066338.tif 000021
【図２０】
2008066338.tif 000022
【図２１】
2008066338.tif 000023
【図２２】
2008066338.tif 000024
【図２３】
2008066338.tif 000025