(57)【要約】【課題】少ない部品点数で、省電力モード時における消費電力を効率よく低減することが可能なスイッチング電源装置を実現する。【解決手段】スイッチ素子（ＦＥＴ）３は、負荷の省電力モード時に力率改善回路１００によって消費される無駄な電力を低減するための半導体スイッチであり、力率改善回路１００をバイパスするように整流回路２の出力端と力率改善回路１００の出力端との間に接続されている。制御回路３００は、ＤＣ／ＤＣコンバータ２００の出力電流が所定値以上の場合（負荷が通常モードの場合）には、スイッチ素子（ＦＥＴ）３をオフ状態に設定し、出力電流が所定値よりも少ない場合（負荷が省電力モードの場合）にはスイッチ素子（ＦＥＴ）３をオン状態に設定する。【選択図】      図３
2008289334.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧を整流する整流回路の出力端に接続された力率改善回路と、
前記力率改善回路の出力端に平滑コンデンサを介して接続され、第１のスイッチ素子をスイッチング制御することによって、入力直流電圧を、負荷に供給するための所定の直流電圧に変換するスイッチング方式のＤＣ／ＤＣコンバータと、
前記力率改善回路をバイパスするように前記整流回路の出力端と前記力率改善回路の出力端との間に接続された第２のスイッチ素子と、
前記負荷に供給される前記ＤＣ／ＤＣコンバータの出力電流を検出し、前記出力電流が所定値以上の場合には前記第２のスイッチ素子をオフ状態に設定し、前記出力電流が所定値よりも少ない場合には前記第２のスイッチ素子をオン状態に設定する制御回路とを具備することを特徴とするスイッチング電源装置。
【請求項２】
前記ＤＣ／ＤＣコンバータは、トランスと、前記トランスの１次側に接続され、前記第１のスイッチ素子を含む入力回路部と、前記トランスの１次側に接続された平滑化回路から供給される電源電圧によって駆動され、前記ＤＣ／ＤＣコンバータの出力電圧の値に応じて前記第１のスイッチ素子をスイッチング制御するスイッチング制御回路と、前記トランスの２次側に接続された出力用平滑化回路とを含み、
前記力率改善回路は、第３のスイッチ素子を含むスイッチング型昇圧回路と、前記トランスの１次側に接続された前記平滑化回路から供給される電源電圧によって駆動され、前記第３のスイッチ素子をスイッチング制御する力率改善制御回路とを含み、
前記平滑化回路の出力端と前記力率改善制御回路との間に接続された第４のスイッチ素子をさらに具備し、
前記制御回路は、前記出力電流が所定値以上の場合には前記第４のスイッチ素子をオン状態に設定し、前記出力電流が所定値よりも少ない場合には前記第４のスイッチ素子をオフ状態に設定することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記制御回路は、前記出力用平滑化回路の出力に接続された電流検出用抵抗と、前記電流検出用抵抗の両端の電圧を検出する検出回路と、前記検出回路によって検出された電圧と基準電圧とを比較する比較回路と、前記比較回路からの出力信号に応じて、前記出力電流が前記所定値以上である場合には前記第２のスイッチ素子をオフ状態に設定し且つ前記第４のスイッチ素子をオン状態に設定するための第１の値の制御信号を出力し、前記出力電流が前記所定値よりも少ない場合には前記第２のスイッチ素子をオン状態に設定し且つ前記第４のスイッチ素子をオフ状態に設定するための第２の値の制御信号を出力するフォトカプラとを含むことを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
入力交流電圧を整流する整流回路の出力端に接続された力率改善回路と、前記力率改善回路の出力端に平滑コンデンサを介して接続され、第１のスイッチ素子をスイッチング制御することによって、入力直流電圧を、負荷に供給するための所定の直流電圧に変換するスイッチング方式のＤＣ／ＤＣコンバータとを含むスイッチング電源装置を制御する電源制御方法であって、
前記負荷に供給される前記ＤＣ／ＤＣコンバータの出力電流を検出するステップと、
前記出力電流が所定値以上の場合、前記力率改善回路をバイパスするように前記整流回路の出力端と前記力率改善回路の出力端との間に接続された第２のスイッチ素子をオフ状態に設定するステップと、
前記出力電流が所定値よりも少ない場合、前記第２のスイッチ素子をオン状態に設定するステップとを具備することを特徴とする電源制御方法。
【請求項５】
前記ＤＣ／ＤＣコンバータは、トランスと、前記トランスの１次側に接続され、前記第１のスイッチ素子を含む入力回路部と、前記トランスの１次側に接続された平滑化回路から供給される電源電圧によって駆動され、前記ＤＣ／ＤＣコンバータの出力電圧の値に応じて前記第１のスイッチ素子をスイッチング制御するスイッチング制御回路と、前記トランスの２次側に接続された出力用平滑化回路とを含み、
前記力率改善回路は、第３のスイッチ素子を含むスイッチング型昇圧回路と、前記トランスの１次側に接続された前記平滑化回路から供給される電源電圧によって駆動され、前記第３のスイッチ素子をスイッチング制御する力率改善制御回路とを含み、
前記出力電流が所定値以上の場合、前記平滑化回路の出力端と前記力率改善制御回路との間に接続された第４のスイッチ素子をオン状態に設定するステップと、
前記出力電流が所定値よりも少ない場合、前記第４のスイッチ素子をオフ状態に設定するステップとをさらに具備することを特徴とする請求項４記載の電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に供給する電力を生成するためのスイッチング電源装置および同電源装置を制御するための電源制御方法に関する。
【背景技術】
【０００２】
一般に、スイッチング電源装置においては、コンデンサインプット型の平滑化回路が用いられている。コンデンサインプット型の平滑化回路によって平滑化された直流電圧は、スイッチングレギュレータのようなスイッチング方式のＤＣ／ＤＣコンバータによって所望の直流電圧に変換された後に負荷に供給される。
【０００３】
また、コンデンサインプット型の平滑化回路を用いたスイッチング電源装置においては、その力率を改善するために、整流回路と入力平滑コンデンサとの間には、昇圧型レギュレータなどから構成される力率改善回路が設けられている。
【０００４】
しかし、力率改善回路を備えた従来のスイッチング電源装置においては、その負荷としての電子機器が省電力モード時であっても、整流回路からの電流は常に力率改善回路を介してスイッチング型ＤＣ／ＤＣコンバータに流れる。このため、力率改善の不要な省電力モード時であっても、力率改善回路内のインダクタやダイオードによって電力が無駄に消費されることになる。
【０００５】
そこで、力率改善回路の消費電力を低減するための幾つかの技術が提案されている。例えば、特許文献１、２には、第１および第２の２つの整流回路と、これら２つの整流回路の一方に交流電源を接続するスイッチとを設け、交流電源→第１の整流回路→力率改善回路→平滑コンデンサという、力率改善回路を経由する電力供給経路と、交流電源→第２の整流回路→平滑コンデンサという、力率改善回路を経由しない電力供給経路とを、選択的に使用するスイッチング電源装置が開示されている。
【０００６】
また、特許文献３には、省電力モード時に力率改善機能を停止するスイッチング電源装置が開示されている。
【特許文献１】特開２００５−３９９２２号公報
【特許文献２】特開平１１−１３６８５８号公報
【特許文献３】特開２００５−１６８１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１、特許文献２に開示されているようなスイッチング電源装置の構成では、２つの電力供給経路それぞれに整流器が必要であり、また２つの電力供給経路を切り替えるための専用のスイッチも必要となり、部品点数が多くなるという問題があった。
【０００８】
また、特許文献３に開示されているようなスイッチング電源装置は、省電力モード時に力率改善制御機能を停止させているため、その分の消費電流を削減することができる。しかし、電力供給経路内には力率改善回路が含まれているため、力率改善回路内のインダクタ、ダイオードには微小な電流が流れてしまい、その分だけ無駄な電力が消費されるという問題があった。
【０００９】
本発明は上述の事情を考慮してなされたものであり、少ない部品点数で、省電力モード時における消費電力を効率よく低減することが可能なスイッチング電源装置および電源制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の課題を解決するため、本発明のスイッチング電源装置は、入力交流電圧を整流する整流回路の出力端に接続された力率改善回路と、前記力率改善回路の出力端に平滑コンデンサを介して接続され、第１のスイッチ素子をスイッチング制御することによって、入力直流電圧を、負荷に供給するための所定の直流電圧に変換するスイッチング方式のＤＣ／ＤＣコンバータと、前記力率改善回路をバイパスするように前記整流回路の出力端と前記力率改善回路の出力端との間に接続された第２のスイッチ素子と、前記負荷に供給される前記ＤＣ／ＤＣコンバータの出力電流を検出し、前記出力電流が所定値以上の場合には前記第２のスイッチ素子をオフ状態に設定し、前記出力電流が所定値よりも少ない場合には前記第２のスイッチ素子をオン状態に設定する制御回路とを具備することを特徴とする。
【００１１】
また、本発明は、前記ＤＣ／ＤＣコンバータは、トランスと、前記トランスの１次側に接続され、前記第１のスイッチ素子を含む入力回路部と、前記トランスの１次側に接続された平滑化回路から供給される電源電圧によって駆動され、前記ＤＣ／ＤＣコンバータの出力電圧の値に応じて前記第１のスイッチ素子をスイッチング制御するスイッチング制御回路と、前記トランスの２次側に接続された出力用平滑化回路とを含み、前記力率改善回路は、第３のスイッチ素子を含むスイッチング型昇圧回路と、前記トランスの１次側に接続された前記平滑化回路から供給される電源電圧によって駆動され、前記第３のスイッチ素子をスイッチング制御する力率改善制御回路とを含み、前記平滑化回路の出力端と前記力率改善制御回路との間に接続された第４のスイッチ素子をさらに具備し、前記制御回路は、前記出力電流が所定値以上の場合には前記第４のスイッチ素子をオン状態に設定し、前記出力電流が所定値よりも少ない場合には前記第４のスイッチ素子をオフ状態に設定することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、少ない部品点数で、省電力モード時における消費電力を効率よく低減することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して、本発明の実施形態を説明する。  
まず、図１を参照して、本発明の一実施形態に係るスイッチング電源装置の構成を説明する。
【００１４】
このスイッチング電源装置は、例えば、パーソナルコンピュータ、ＡＶ機器、のような各種電子機器の電源装置として使用される。この場合、スイッチング電源装置は、電子機器内に内蔵される形態や、あるいは外部ＡＣアダプタ等として実現することができる。このスイッチング電源装置は、交流電源１から負荷に供給すべき直流電力を生成するためのものであり、整流回路２、力率改善回路１００、平滑コンデンサ８、ＤＣ／ＤＣコンバータ２００、スイッチ素子３（第２のスイッチ素子）、制御回路３００等から構成されている。
【００１５】
整流回路２は、交流電源１からの入力交流電圧を整流する。この整流回路２の出力端には、スイッチング方式の昇圧回路などから構成される力率改善回路１００が接続されている。力率改善回路１００の出力端には平滑コンデンサ８を介してＤＣ／ＤＣコンバータ２００が接続されている。ＤＣ／ＤＣコンバータ２００は、その内部のスイッチ素子をスイッチング制御することによって、平滑コンデンサ８を介して入力される直流電圧を、負荷に供給するための所定の直流電圧に変換するスイッチング方式のＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ２００の正出力端子１３，負出力端子１４には、負荷が接続される。
【００１６】
スイッチ素子３は、負荷の省電力モード時に力率改善回路１００によって消費される無駄な電力を低減するための半導体スイッチであり、力率改善回路１００をバイパスするように整流回路２の出力端と力率改善回路１００の出力端との間に接続されている。スイッチ素子３は例えばＦＥＴから構成されており、そのドレイン・ソース間の電流通路の一端が整流回路２の出力端に接続され、他端が力率改善回路１００の出力端に接続されている。
【００１７】
制御回路３００は、ＤＣ／ＤＣコンバータ２００の出力に接続された電流検出用抵抗１２を用いてＤＣ／ＤＣコンバータ２００の出力電流を検出し、この検出された出力電流値に応じて、スイッチ素子（ＦＥＴ）３をオフ状態またはオン状態に設定する。すなわち、制御回路３００は、図２に示すように、出力電流が所定値以上の場合（負荷が通常モードの場合）には、スイッチ素子（ＦＥＴ）３をオフ状態に設定し、出力電流が所定値よりも少ない場合（負荷が省電力モードの場合）にはスイッチ素子（ＦＥＴ）３をオン状態に設定する。スイッチ素子（ＦＥＴ）３がオンされた時、整流回路２の出力はスイッチ素子（ＦＥＴ）３を介して平滑コンデンサ８に直接的に接続される。このため、力率改善回路１００にはほとんど電流が流れなくなり、省電力モード時における力率改善回路１００の電力消費を大幅に低減することができる。
【００１８】
次に、図３を参照して、本実施形態のスイッチング電源装置の具体的な回路構成の例を説明する。
【００１９】
図３のスイッチング電源装置においては、整流回路２は、ブリッジダイオードから構成されている。また力率改善回路１００は、インダクタ４、ＦＥＴ５（第３のスイッチ素子）、ダイオード６、および力率改善制御回路７から構成されている。力率改善制御回路７は、ＦＥＴ５をスイッチング制御して整流回路２からの電圧よりも高い出力電圧を生成する。この力率改善制御回路７は、トランス９の一次側に接続された平滑化回路（ダイオード２１、コンデンサ２２）から供給される電源電圧によって駆動される。
【００２０】
ＤＣ／ＤＣコンバータ２００は絶縁型のスイッチングレギュレータであり、トランス９と、トランス９の１次側に接続された入力回路部と、トランスの２次側に接続された出力用平滑化回路（ダイオード１０、コンデンサ１１）等を含んでいる。入力回路部には、ＦＥＴ（第１のスイッチ素子）１６が設けられている。ＦＥＴ（第１のスイッチ素子）１６は、パルス幅変調（ＰＷＭ）制御回路２０からのスイッチング制御信号（ＰＷＭ信号）によってスイッチング制御される。ＰＷＭ制御回路２０は、フォトカプラなどを用いて実現される電圧検出回路４００によって検出されるＤＣ／ＤＣコンバータ２００の出力電圧の値に応じてＦＥＴ（第１のスイッチ素子）１６をスイッチング制御するためのスイッチング制御回路である。ＰＷＭ制御回路２０から出力されるＰＷＭ信号のオンデューティ比は、ＤＣ／ＤＣコンバータ２００の出力電圧と基準電圧値との差分値に応じて可変制御される。ＰＷＭ制御回路２０も、力率改善制御回路７と同じく、トランス９の一次側に接続された平滑化回路（ダイオード２１、コンデンサ２２）から供給される電源電圧によって駆動される。
【００２１】
ＰＷＭ制御回路２０は平滑化回路（ダイオード２１、コンデンサ２２）の出力端に直接的に接続されているが、力率改善制御回路７はＰＮＰトランジスタ（第４のスイッチ素子）１７を介して平滑化回路（ダイオード２１、コンデンサ２２）の出力端に接続されている。ＰＮＰトランジスタ（第４のスイッチ素子）１７は、省電力モード時における力率改善制御回路７への電源供給を遮断するための回路として機能する。
【００２２】
フォトカプラ２３、エラーアンプ２４、およびオペアンプ２５は、図１の制御回路３００として機能する。オペアンプ２５は、電流検出用抵抗１２の両端の電圧を検出する検出回路である。エラーアンプ２４は、オペアンプ２５によって検出された電圧と基準電圧２６とを比較し、その差分値に応じた信号を出力する。フォトカプラ２３は、発光ダイオード２７とフォトトランジスタ２８とから構成されている。フォトトランジスタ２８のコレクタはＦＥＴ３のゲートに接続されると共に、抵抗１８を介してトランジスタ１７のベースに接続されている。また、このトランジスタ１７のベース・エミッタ間には抵抗１９が接続されている。
【００２３】
フォトカプラ２３は、エラーアンプ２４からの出力信号に応じて、ＤＣ／ＤＣコンバータ２００の出力電流が所定値以上である場合にはＦＥＴ３をオフ状態に設定し且つトランジスタ１７をオン状態に設定するための第１の値の制御信号を出力し、ＤＣ／ＤＣコンバータ２００出力電流が所定値よりも少ない場合にはＦＥＴ３をオン状態に設定し且つトランジスタ１７をオフ状態に設定するための第２の値の制御信号を出力する、ように構成されている。
【００２４】
ここで、図４のタイミングチャートを参照しつつ、図３のスイッチング電源装置の省電力モード時の動作について説明する。
【００２５】
なお、図４のタイミングチャートは、フォトカプラ２３内部のダイオード２７の信号、フォトカプラ２３内部のトランジスタ２８のコレクタ・エミッタ間電圧、トランジスタ２８のコレクタ電流、トランジスタ１７のコレクタ・エミッタ間電圧、トランジスタ１７のコレクタ電流、ＦＥＴ３のドレイン・ソース間電圧、ＦＥＴ３のドレイン電流の遷移を示している。
【００２６】
省電力モード時には、電流検出用抵抗１２に流れる電流は小さくなり、電流検出用抵抗１２の両端の電位差も小さくなる。このため、オペアンプ２５の出力は基準電圧２６よりも小さくなり、エラーアンプ２４の出力は負の値になる。これにより、フォトカプラ２３内部のダイオード２７は発光せず、フォトカプラ２３内部のトランジスタ２８はオフとなり、トランジスタ２８のコレクタ電流はゼロになる。
【００２７】
フォトカプラ２３内部のトランジスタ２８はオフになると、トランジスタ１７のベース電流が引き抜かれなくなるため、トランジスタ１７はオフし、トランジスタ１７のコレクタ電流はゼロになる。これにより、平滑化回路（ダイオード２１、コンデンサ２２）からＰＷＭ制御回路２０への電力供給は維持されるが、平滑化回路（ダイオード２１、コンデンサ２２）から力率改善制御回路７への電力供給は停止され、力率改善制御回路７は動作を停止する。
【００２８】
また、フォトカプラ２３内部のトランジスタ２８はオフになることにより、ＦＥＴ３のゲートに正電圧が加わり、ＦＥＴ３はオンする。このＦＥＴ３のオンにより、整流回路２→インダクタ４→ダイオード６→平滑コンデンサ８（経路１と称する）という経路の他に、整流回路２→ＦＥＴ３→平滑コンデンサ８（経路２と称する）という経路ができる。
【００２９】
従来では、経路２がないため、インダクタ４の巻線抵抗をＲＬ、ダイオード６の順方向電圧をＶｒｍとし、ダイオード６に流れる電流をＩｐｒｍｓとすると、力率改善回路１００による消費電力は、
ＲＬ×Ｉｐｒｍｓ２＋Ｖｒｍ×Ｉｐｒｍｓ
となっていた。また、ダイオード６の抵抗Ｒｒｍを求めると、
Ｖｒｍ／Ｉｐｒｍｓ
となり、Ｉｐｒｍｓ＜＜Ｖｒｍとすると、Ｒｒｍはかなり大きな値となっていた。
【００３０】
しかし、本実施形態では、経路１に並列の経路２があるので、ＦＥＴ３のオン抵抗をＲｏｎ、ＦＥＴ３に流れる電流をＩｄｒｍｓ、インダクタ４、ダイオード６に流れる漏れ電流をＩｄＬＤｒｍｓとすると、消費電力は、
Ｒｏｎ×Ｉｄｒｍｓ２＋ＲＬ×ＩｄＬＤｒｍｓ２
＋（Ｒｏｎ×Ｉｄｒｍｓ−ＲＬ×ＩｄＬＤｒｍｓ）×ＩｄＬＤｒｍｓ
となる。なお、（Ｒｏｎ×Ｉｄｒｍｓ−ＲＬ×ＩｄＬＤｒｍｓ）は、経路２が存在する場合におけるダイオード６の両端の電圧である。よって、
（ＲＬ×Ｉｐｒｍｓ２＋Ｖｒｍ×Ｉｐｒｍｓ）
−（Ｒｏｎ×Ｉｄｒｍｓ２＋ＲＬ×ＩｄＬＤｒｍｓ２
＋（Ｒｏｎ×Ｉｄｒｍｓ−ＲＬ×ＩｄＬＤｒｍｓ）×ＩｄＬＤｒｍｓ）
の電力が削減される。
【００３１】
また、力率改善制御回路７も停止されるため、更なる省電力化を実現できる。
【００３２】
ＲＬ＝０．０５Ω、Ｉｐｒｍｓ＝３０ｍＡ、Ｖｒｍ＝０．６Ｖ、Ｒｏｎ＝０．５Ω、ＩｄＬＤｒｍｓ＝０．１ｍＡとすると、経路１のみの従来の構成の消費電力は、
ＲＬ×Ｉｐｒｍｓ２＋Ｖｒｍ×Ｉｐｒｍｓ
＝０．０５Ω×(３０ｍＡ)２＋０．６Ｖ×３０ｍＡ
＝１８．０４ｍＷ
となる。経路１の他に経路２がある本実施形態での消費電力は、
Ｒｏｎ×Ｉｄｒｍｓ２＋ＲＬ×ＩｄＬＤｒｍｓ２
＋（Ｒｏｎ×Ｉｄｒｍｓ−ＲＬ×ＩｄＬＤｒｍｓ）×ＩｄＬＤｒｍｓ
＝０．５Ω×（３０ｍＡ−０．１ｍＡ）２＋０．０５Ω×(０．１ｍＡ)２
＋（０．５Ω×（３０ｍＡ−０．１ｍＡ）−０．０５Ω×０．１ｍＡ）×０．１ｍＡ
＝０．５Ω×(２９．９ｍＡ)２＋０．０５Ω×(０．１ｍＡ)２＋（０．５Ω×２９．９ｍＡ−０．０５Ω×０．１ｍＡ）×０．１ｍＡ
＝０．４４８５ｍＷ
となる。１８．０４ｍＷ−０．４４８５ｍＷ＝１７．５９ｍＷもの電力を削減することができる。
【００３３】
よって、１７．５９ｍＷ／１８．０４ｍＷ×１００＝９７．５％の消費電力削減が可能となる。
【００３４】
以上のように、本実施形態においては、省電力モード時のみ半導体スイッチであるＦＥＴ３をオンして経路２を有効としているので、通常モード時には、１個の整流器２の出力を、経路１を介して平滑コンデンサ８に転送でき、且つ省電力モード時には、１個の整流器２の出力を経路２を介して平滑コンデンサ８に直接的に転送することできる。よって、２つの整流器と専用の切り替えスイッチとを用いる従来の構成に比し、部品点数を削減することができ、コスト削減、省スペース化を実現することができる。また、経路切り替えのために半導体スイッチであるＦＥＴ３を用いているので、瞬停の心配もなく、スムーズな切り替えを実現することができる。また、省電力モード時には、ＦＥＴ３をオンするのみならず、トランジスタ１７をオフして力率改善制御回路７への電源供給を停止しているので、更なる省電力化を実現することができる。
【００３５】
なお、本実施形態のスイッチング電源装置は、例えば、交流電力から所定の直流電力を生成するＡＣアダプタとして利用できるほか、力率改善機能付きのＤＣ／ＤＣコンバータとしても利用することができる。
【００３６】
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係るスイッチング電源装置の構成を示すブロック図。
【図２】図１のスイッチング電源装置の動作モードを説明するための図。
【図３】図１のスイッチング電源装置の具体的な回路構成を示す回路図。
【図４】図３のスイッチング電源装置の動作タイミングを示すタイミングチャート。
【符号の説明】
【００３８】
１…交流電源、２…整流回路、３…ＦＥＴ（第２のスイッチ素子）、４…インダクタ、５…ＦＥＴ（第３のスイッチ素子）、６…ダイオード、７…力率改善制御回路、１６…ＦＥＴ（第１のスイッチ素子）、１００…力率改善回路、２００…ＤＣ／ＤＣコンバータ、３００…制御回路。
【図１】
2008289334.tif 000003
【図２】
2008289334.tif 000004
【図３】
2008289334.tif 000005
【図４】
2008289334.tif 000006