(57)【要約】【課題】  半導体膜を用いた薄膜トランジスタを備えた表示装置において、初期故障が少なく薄膜トランジスタの小型化による高精細な表示が可能な表示装置を得ることを目的とする。【解決手段】  多結晶半導体膜４の上層にゲート絶縁膜５を介してゲート電極６が形成されている薄膜トランジスタにおいて、多結晶半導体膜４とゲート電極６とが交差する領域における多結晶半導体膜４のパターン端部断面のテーパー角θ２が、それ以外の領域のテーパー角度θ１よりも低く形成されている。【選択図】  図３
2008187127.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成される第１導電層と、
前記第１導電層上に形成される絶縁膜と、
前記絶縁膜上に形成されて、前記絶縁膜を介して前記第１導電層と交差する領域を有する第２導電層と、
を備えた薄膜トランジスタにおいて、
前記第１導電層は少なくとも２種類のテーパー角を有することを特徴とする薄膜トランジスタ。
【請求項２】
前記第１導電層において、前記第２導電層と交差する領域のテーパー角は、前記第２導電層と交差する領域以外の領域におけるテーパー角よりも小さいことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記第１導電層において、前記第２導電層と交差する領域のテーパー角は２０°以上５０°以下であることを特徴とする請求項１または２記載の薄膜トランジスタ。
【請求項４】
前記第１導電層は多結晶半導体膜であり、前記第２導電層はゲート電極であることを特徴とする請求項１ないし３のいずれかに記載の薄膜トランジスタ。
【請求項５】
絶縁性基板上に半導体層を形成する工程と、
前記半導体層上にレジストを形成する工程と、
透過部と半透過部と遮光部のうち少なくとも２種類を含むフォトマスクを用いて前記レジストに露光を行う工程と、
前記露光後に現像を行う工程と、
前記現像後に前記半導体層をエッチングした後に、前記レジストを除去する工程と、
前記半導体層を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して、前記半導体層と交差する領域を備えたゲート電極を形成する工程と、
前記半導体層と接続するソース電極とドレイン電極とを形成する工程とを
備えた薄膜トランジスタの製造方法であって、
前記現像において残存するレジストの膜厚は、前記半導体層とゲート電極とが交差する領域がその他の領域よりも薄いことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項１ないし３のいずれかに記載の薄膜トランジスタを用いて形成されたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの構造と製法と、それを用いた表示装置に関するものである。
【背景技術】
【０００２】
従来からの一般的な薄型パネルのひとつである液晶表示装置（ＬＣＤ）は、低消費電力や小型軽量といったメリットを活かしてパーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。また近年ではＴＶ用途としても広く用いられ、従来のブラウン管にとってかわろうとしている。さらに、液晶表示装置で問題となる視野角やコントラストの制限や、動画対応の高速応答への追従が困難といった問題点をクリアした自発光型で広視野角、高コントラスト、高速応答等、ＬＣＤにはない特長を活かしたＥＬ素子のような発光体を画素表示部に用いた電界発光型ＥＬ表示装置も次世代の薄型パネル用デバイスとして用いられるようになってきている。
【０００３】
このような表示装置の画素領域には薄膜トランジスタ（ＴＦＴ）等のスイッチ素子が形成されている。よく用いられるＴＦＴとしては、半導体膜を用いたＭＯＳ構造が挙げられる。ＴＦＴには、逆スタガ型やトップゲート型といった種類があり、半導体膜にも非晶質半導体膜や多結晶半導体膜があるが、それらは表示装置の用途や性能により適宜選択される。小型のパネルにおいては表示領域の開口率を上げることが可能であるという点で、ＴＦＴの小型化が可能な多結晶半導体膜を使用することが多い。
【０００４】
多結晶半導体膜を用いた薄膜トランジスタ（ＬＴＰＳ−ＴＦＴ）を表示装置周辺の回路形成に使用することにより、ＩＣ及びＩＣ装着基板を削減し、表示装置の周辺を簡略化することができ、狭額縁で高信頼性の表示装置を実現することができる。また、液晶表示装置においては画素ごとのスイッチングＴｒの容量が小さくなるだけでなくドレイン側に接続する保持容量の面積も縮小できることから、高解像度で高開口率の液晶表示装置が実現できる。このため、携帯電話用程度の小型パネルでＱＶＧＡ（画素数；２４０ｘ３２０）やＶＧＡ（画素数；４８０ｘ６４０）の高解像度液晶表示装置にはＬＴＰＳ−ＴＦＴが主導的な役割を果たしている。このように、ＬＴＰＳ−ＴＦＴはアモルファスシリコンＴＦＴと比較して、性能面で大きな優位点があり、今後さらに高精細化が進むことが予想される。
【０００５】
ＬＴＰＳ−ＴＦＴで用いられる多結晶半導体膜の作成方法としては、まず基板上の下地膜として形成された酸化珪素膜等の上層に非晶質半導体膜を形成した後にレーザー光を照射することにより半導体膜を多結晶化する方法が知られている。（たとえば特許文献１参照）このような多結晶半導体膜を作成した後にＴＦＴを製造する方法も知られている。具体的には、まず多結晶半導体膜上に酸化珪素膜からなるゲート絶縁膜を形成し、ゲート電極を形成後、ゲート絶縁膜を介して多結晶半導体膜にリンやボロン等の不純物を導入することによりソースドレイン領域を形成する。その後、ゲート電極やゲート絶縁膜とを覆うように層間絶縁膜を形成した後、ソースドレイン領域に到達するコンタクト孔を層間絶縁膜とゲート絶縁膜とに開口する。層間絶縁膜上に金属膜を形成し、多結晶半導体膜に形成されたソースドレイン領域に接続するようにパターニングしてソースドレイン電極を形成する。その後は、ドレイン電極に接続させるように画素電極や自発光素子を形成することによりトップゲート型のＴＦＴが形成される。
【０００６】
ＬＴＰＳ−ＴＦＴにおいては、トップゲート型のＴＦＴが一般的に用いられている。このようなＴＦＴではゲート絶縁膜として１００ｎｍ程度の非常に薄い膜厚で形成された酸化珪素膜が用いられ、ゲート電極と多結晶半導体とにはさまれてＭＯＳ構造を形成する。さらに、この酸化珪素膜は、不純物を導入されて低抵抗化した多結晶半導体膜と導電膜とに挟まれて保持容量を形成するのにも用いられ、その膜厚の薄さのために保持容量の面積を小さくすることができ、高精細化に寄与する。
【０００７】
ところで、ゲート絶縁膜についてはその膜厚が非常に薄いため、特にゲート絶縁層の下層に形成した多結晶半導体膜の端部において、ゲート絶縁膜の電気的耐圧が低いという問題があった。この問題に対しては、半導体膜のパターン端部をテーパー形状となるように加工してゲート絶縁膜の被覆性を向上することにより対策している。（たとえば特許文献２参照）テーパー形状の加工にはドライエッチングによるレジスト後退法が用いられることがある。（たとえば特許文献３参照）さらに、レジストの体積の違いを利用して異なるテーパー形状を形成する手法も知られている。（たとえば特許文献４参照）
【特許文献１】特開２００３−１７５０５号公報（図２）
【特許文献２】特開平８−２５５９１５号公報（図２）
【特許文献３】特開２００４−２９４８０５号公報（第９頁）
【特許文献４】特開２００６−１２８４１３号公報（図３ｃ）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、レジスト後退法を用いた方法では、多結晶半導体膜すべてのパターン端部がテーパー形状に加工されてしまうため、以下のような問題があった。すなわち、レジストによるマスクを作成する際には予めレジスト後退量を見込んで多結晶半導体膜のパターン間のスペースをサイジングする必要があるため、微細化・高精細化に不利であった。この問題は、テーパー形状が必要な部分と、微細化を優先するためにテーパー形状が不要な部分とが混在する場合により深刻となる。このため、ゲート絶縁膜の電気的耐圧を向上して信頼性の高い薄膜トランジスタを得るとともに、パターンのレイアウト面積を小さくして薄膜トランジスタの微細化を行い、高精細な表示装置を得ることが必要とされてきた。
【課題を解決するための手段】
【０００９】
本発明に係る薄膜トランジスタにおける多結晶半導体膜のパターン端部のテーパー形状は、テーパー角を少なくとも２種類有し、テーパー加工が必要な箇所において最もテーパー角が低いことを特徴とするものである。さらに具体的には、多結晶半導体膜とゲート電極とが交差する領域における多結晶半導体膜のテーパー角が、それ以外の領域のテーパー角よりも低く形成されていることを特徴とするものである。
【発明の効果】
【００１０】
本発明に係る薄膜トランジスタにおいては、多結晶半導体膜のパターン端部は少なくともゲート電極と交差する領域において低いテーパー角としていることにより、その表面に形成するゲート絶縁膜の被覆性が十分に保持されており、ゲート電極と交差しない領域では、レジスト後退によるテーパー形状を抑制しているために、多結晶半導体膜のレイアウト面積を小さくすることができる。したがって、薄膜トランジスタのゲート絶縁膜の電気的耐圧を向上して信頼性の高い薄膜トランジスタを得るとともに、レイアウト面積を小さくして薄膜トランジスタの微細化を行い、高精細な表示装置を得ることができるという効果を奏する。なお、本発明は液晶表示装置だけでなく、ＥＬ表示装置等のアクティブマトリクス型表示装置にも適用できる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
初めに、図１を用いて、本発明に係るＴＦＴ基板が適用されるアクティブマトリクス型の表示装置について説明する。図１は、表示装置に用いられるＴＦＴ基板の構成を示す正面図である。本発明に係る表示装置は、液晶表示装置を例として説明するが、あくまでも例示的なものであり、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等を用いることも可能である。
【００１２】
本発明に係る表示装置は、ＴＦＴ基板１１０を有している。ＴＦＴ基板１１０は、例えば、ＴＦＴアレイ基板である。ＴＦＴ基板１１０には、表示領域１１１と表示領域１１１を囲むように設けられた額縁領域１１２とが設けられている。この表示領域１１１には、複数のゲート配線（走査信号線）１２１と複数のソース配線（表示信号線）１２２とが形成されている。複数のゲート配線１２１は平行に設けられている。同様に、複数のソース配線１２２は平行に設けられている。ゲート配線１２１とソース配線１２２とは、互いに交差するように形成されている。ゲート配線１２１とソース配線１２２とは直交している。そして、隣接するゲート配線１２１とソース配線１２２とで囲まれた領域が画素１１７となる。従って、ＴＦＴ基板１１０では、画素１１７がマトリクス状に配列される。さらに、ゲート配線１２１と平行に画素１１７を横断する蓄積容量配線１２３が形成されている。
【００１３】
更に、ＴＦＴ基板１１０の額縁領域１１２には、走査信号駆動回路１１５と表示信号駆動回路１１６とが設けられている。ゲート配線１２１は、表示領域１１１から額縁領域１１２まで延設されている。ゲート配線１２１は、ＴＦＴ基板１１０の端部で、走査信号駆動回路１１５に接続される。ソース配線１２２も同様に、表示領域１１１から額縁領域１１２まで延設されている。ソース配線１２２は、ＴＦＴ基板１１０の端部で、表示信号駆動回路１１６と接続される。走査信号駆動回路１１５の近傍には、外部配線１１８が接続されている。また、表示信号駆動回路１１６の近傍には、外部配線１１９が接続されている。外部配線１１８、１１９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。
【００１４】
外部配線１１８、１１９を介して走査信号駆動回路１１５、及び表示信号駆動回路１１６に外部からの各種信号が供給される。走査信号駆動回路１１５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線１２１に供給する。このゲート信号によって、ゲート配線１２１が順次選択されていく。表示信号駆動回路１１６は外部からの制御信号や、表示データに基づいて表示信号をソース配線１２２に供給する。これにより、表示データに応じた表示電圧を各画素１１７に供給することができる。
【００１５】
画素１１７内には、少なくとも１つのＴＦＴ１２０と、ＴＦＴ１２０と接続する蓄積容量素子１３０とが形成されている。ＴＦＴ１２０はソース配線１２２とゲート配線１２１の交差点近傍に配置される。例えば、このＴＦＴ１２０が画素電極に表示電圧を供給する。即ち、ゲート配線１２１からのゲート信号によって、スイッチング素子であるＴＦＴ１２０がオンする。これにより、ソース配線１２２から、ＴＦＴのドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極との間に、表示電圧に応じた電界が生じる。一方、蓄積容量素子１３０にあってはＴＦＴ１２０とだけでなく、蓄積容量配線１２３を介して対向電極とも電気的に接続されている。したがって、蓄積容量素子１３０は、画素電極と対向電極との間の容量と並列に接続されていることになる。また、ＴＦＴ基板１１０の表面には、配向膜（図示せず）が形成されている。
【００１６】
更に、ＴＦＴ基板１１０には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、ＴＦＴ基板１１０側に配置される場合もある。そして、ＴＦＴ基板１１０と対向基板との間に液晶層が狭持される。即ち、ＴＦＴ基板１１０と対向基板との間には液晶が注入されている。更に、ＴＦＴ基板１１０と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００１７】
画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００１８】
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。なお、これら一連の動作で、蓄積容量素子１３０においては画素電極と対向電極との間の電界と並列に電界を形成されることにより、表示電圧の保持に寄与する。
【００１９】
次に、ＴＦＴ基板１１０に設けられたＴＦＴ１２０の構成について図２、図３（ａ）、図３（ｂ）を用いて説明する。図２は、ＴＦＴ１２０の平面図であり、図３（ａ）は図２においてＡ−Ａで示した箇所の断面図であり、図３（ｂ）は図２においてＢ−Ｂで示した箇所の断面図を示す。以下、図２、図３（ａ）、図３（ｂ）を用いて本発明の実施の形態について説明を行う。ガラス基板１上のＳｉＮ膜２とＳｉＯ２膜３上に第１導電層としてポリシリコン等からなる多結晶半導体膜４が形成されており、多結晶半導体膜４はソース領域４ａ、チャネル領域４ｃ、ドレイン領域４ｂとに分かれている。ソース領域４ａとドレイン領域４ｂには不純物が導入されており、チャネル領域４ｃよりは低抵抗となっている。また、多結晶半導体膜４のパターン端部の断面はテーパー形状をなすように加工されており、テーパー角としては図３（ａ）のθ１と、図３（ｂ）のθ２の２種類が示されている。テーパー角のこのような違いがもたらす効果については後述する。
【００２０】
多結晶半導体膜４とＳｉＯ２膜３上を覆うようにＳｉＯ２からなる絶縁膜であるゲート絶縁膜５が形成され、ゲート絶縁膜５上に第２導電層であるゲート電極６が形成されている。第２導電層であるゲート電極６は、第１導電層である多結晶半導体膜４上に形成される絶縁膜であるゲート絶縁膜５を介して、多結晶半導体膜４と交差する領域を有するように配置されている。ここで、交差する領域においては図３（ａ）からもわかるように、ゲート電極６はゲート絶縁膜５を介してチャネル領域４ｃと対向している。さらに、ゲート電極６を覆うようにして形成される層間絶縁膜７と、ゲート絶縁膜５とにはコンタクトホール８が開口されており、層間絶縁膜７上のソース電極９ａ、ドレイン電極９ｂがコンタクトホール８を介して、各々ソース領域４ａとドレイン領域４ｂとに接続されている。ここでは図示しないが、ソース電極９ａもしくはドレイン電極９ｂは画素電極と接続されて、液晶や自発光材料等の電気光学材料に電圧を印加させることにより表示を行う。
【００２１】
ここで、断面図である図３（ａ）、図３（ｂ）からわかる通り、多結晶半導体膜４のパターン端部におけるテーパー角としては、ゲート電極６と交差する領域におけるテーパー角θ２と、ゲート電極６とは交差せず隣接する多結晶半導体膜４と対向する領域におけるテーパー角θ１とがある。本発明の実施の形態においては、θ２がθ１よりも低いことを特徴としている。したがって、多結晶半導体膜４のパターン端部においてはゲート電極６が良好な被覆性を有して形成されているため、ゲート電極６と多結晶半導体膜４との間で発生する絶縁破壊などの不良を十分に抑制できる。ここで、テーパー角とゲート絶縁膜５の絶縁耐圧との関係を図１０に示す。図１０からは、テーパー角が５０°以下である範囲においてテーパー角の減少に伴い、絶縁耐圧が向上することがわかる。絶縁耐圧という観点からはテーパー角の下限値はみられないが、実際には２０°よりもテーパー角が小さい場合には、ＴＦＴ特性においていわゆるハンプ特性が現れるため好ましくない。したがって、テーパー角は２０°以上５０°以下の範囲が好ましい。さらに、ゲート電極６と交差せず上記の絶縁破壊を考慮する必要が無い領域、たとえば多結晶半導体膜４の隣接間のような領域においては、低いテーパー角を必要としないため多結晶半導体膜４のパターニング時のレジスト後退量を抑制でき、レイアウト面積の縮小化や薄膜トランジスタの微細化に寄与させることが可能である。
【００２２】
本実施の形態におけるＴＦＴ基板の製造方法について、図４から図８を用いて説明する。図４から図８は、図３（ａ）や図３（ｂ）で示した断面図についての製造工程を示した工程断面図である。たとえば、図４（ａ）は図３（ａ）の工程断面図に相当し、図４（ｂ）は図３（ｂ）の工程断面図に相当する。まず、図４（ａ）、図４（ｂ）において、ガラス基板や石英基板などの透過性を有する絶縁性基板であるガラス基板１上にＣＶＤ法を用いて、透過性絶縁膜であるＳｉＮ膜２やＳｉＯ２膜３を多結晶半導体膜４の下地膜として形成する。本実施の形態ではガラス基板上にＳｉＮ膜を４０〜６０ｎｍの膜厚に成膜し、さらにＳｉＯ２膜を１８０〜２２０ｎｍの膜厚で成膜する積層構造とした。これら下地膜は主にはガラス基板１からのＮａなどの可動イオンが多結晶半導体膜４へ拡散することを防止する目的で設けたものであり、上記の膜構成や膜厚に限るものではない。
【００２３】
下地膜の上に非晶質半導体膜をＣＶＤ法により形成する。本実施の形態では、非晶質半導体膜としてシリコン膜を用いた。シリコン膜は３０〜１００ｎｍ、好ましくは４０〜８０ｎｍの膜厚に成膜する。これら下地膜および非晶質半導体膜は、同一装置あるいは同一チャンバ内にて連続的に成膜することが望ましい。これにより大気雰囲気中に存在するボロンなどの汚染物質が各膜の界面に取り込まれることを防止することができる。なお、非晶質半導体膜の成膜後に高温中でアニールを行うことが好ましい。これは、ＣＶＤ法によって成膜した非晶質半導体膜の膜中に多量に含まれた水素を低減するために行う。本実施の形態においては、窒素雰囲気の低真空状態で保持したチャンバ内を４８０℃程度に加熱し、非晶質半導体膜を成膜した基板を４５分間保持した。このような処理を行っておくことにより、非晶質半導体膜を結晶化する際に、温度が上昇しても水素の過激な脱離は起こらない。そして、非晶質半導体膜の結晶化後に生じる表面荒れを抑制することができる。
【００２４】
そして、非晶質半導体膜表面に形成された自然酸化膜をバッファードフッ酸などでエッチング除去する。次に、非晶質半導体膜に対して窒素などのガスを吹き付けながら、非晶質半導体膜の上からレーザー光を照射する。レーザー光は所定の光学系を通して線状のビームに変換された後、非晶質半導体膜に照射される。本実施の形態では、レーザー光としてＹＡＧレーザーの第２高調波（発振波長：５３２ｎｍ）を用いたが、ＹＡＧレーザーの第２高調波の代わりにエキシマレーザーを用いることもできる。ここで、窒素を噴きつけながら非晶質半導体膜にレーザー光を照射することにより、結晶粒界部分に発生する隆起高さを抑制することができる。本実施の形態では、結晶表面の平均粗さを３ｎｍ以下にまで小さくしている。このように形成した多結晶半導体膜４を用いて、ＴＦＴを形成する。多結晶半導体膜４には、後述するイオンドーピング工程で導入された不純物を含む導電性領域があり、この部分がソース領域４ａ、ドレイン領域４ｂを構成する。そして、ソース領域４ａとドレイン領域４ｂとにはさまれる領域がチャネル領域４ｃとなる。
【００２５】
次に多結晶半導体膜４上に感光性樹脂であるポジ型レジスト１３をスピンコートによって塗布し、塗布したレジスト１３を露光し現像した。この状況を図４（ａ）および図４（ｂ）に示す。露光の際には、図４（ａ）と図４（ｂ）に示すような露光マスク１４を用いた。露光マスク１４には、露光の光源からの光を透過させる透過部１４ａと、光を遮光する遮光部１４ｂと、光源の光の透過率が透過部１４ａより低く遮光部１４ｂより高い半透過部１４ｃが含まれている。図４（ａ）においては、レジスト１３を塗布した後の露光の状況を示しているが、半透過部１４ｃの配置は図２においてゲート電極６と交差する領域を含むような位置に対応している。また、遮光部１４ｂの配置は図２においてコンタクトホール８が形成される領域を含むような位置に対応している。さらに、透過部１４ａの配置は、図２において多結晶半導体膜４が形成されていない領域に対応している。また、図４（ｂ）についてはゲート電極６と交差する領域であるので、露光マスク１４にも上記と同様に半透過部１４ｃが形成されており、一方、多結晶半導体膜４を形成しない領域に対応するように透過部１４ａが形成されている。露光マスク１４におけるこれらの配置はあらかじめ、ガラス基板１上に形成される多結晶半導体膜４のパターンと整合するように決められている。
【００２６】
図４（ａ）や図４（ｂ）に示すような露光において、半透過部１４ｃで露光を行った領域では、照射した光の回折光等の影響が生じるため、その周辺部における照射光量も段階的に変化する。本実施の形態で用いたポジ型レジストにおいては照射光量が大きいほど、現像後に残るレジスト膜厚が薄いという性質があるため、現像した後のレジスト１３の端部形状も対応して段階的に変化し、結果として現像後のレジスト端部においてもテーパー形状が得られることになる。今回用いたフォトマスク１４においては、ゲート電極６と交差する領域のレジスト膜厚が７００ｎｍとなるような露光量に減光する半透過部１４ｃを備えている。
【００２７】
図４（ａ）と図４（ｂ）とに示す露光処理のあと、アルカリ現像液で現像を行った状況を図５（ａ）と図５（ｂ）とに示す。図５（ａ）と図５（ｂ）のレジスト１３においては、フォトマスク１４の遮光部１４ｂ、半透過部１４ｃに対応する領域をそれぞれレジスト１３ｂ、レジスト１３ｃとして表示している。なお、透過部１４ａにおいては十分な光量の照射がなされており現像後にはレジスト１３は除去されて残存しないため、特に表示はしていない。なお、ネガ型のレジストでは逆に遮光部１４ｃに対応する領域のレジストが除去されて残存しない。また、図４（ａ）で示した透過部１４ａと遮光部１４ｂとの境界に対応する領域のテーパー角を図５（ａ）においてθ３とした。同様に、図４（ｂ）で示した透過部１４ａと半透過部１４ｃとの境界に対応する領域のテーパー角を図５（ｂ）においてθ４とした。
【００２８】
ここで、レジスト１３ｂとレジスト１３ｃとを比較する。まず、レジストの厚みについてだが、半透過部１４ｃは遮光部１４ｂに比べて光透過率が高いため、現像後に残るレジスト膜厚もレジスト１３ｃの方がレジスト１３ｂよりも薄い。さらに、先に説明したとおり、半透過部１４ｃの周辺部においては透過光量が段階的に変化するため、図６（ｂ）に示すようにテーパー角も低くなり、結果としてθ４はθ３よりも低い値となる。本実施の形態においては、θ３として７０〜８０°、θ４として３０〜４０°の値が得られた。また、レジスト１３ｃの膜厚は７００ｎｍであり、レジスト１３ｂの膜厚は１．５μｍであった。このようにして形成したレジスト１３をマスクとして本実施の形態では、多結晶半導体膜をＣＦ４とＯ２を混合したガスを用いたドライエッチング法により加工した。
【００２９】
図５（ａ）、図５（ｂ）から、多結晶半導体膜４をエッチングした状況を図６（ａ）、図６（ｂ）に示す。本実施におけるドライエッチングに際しては、形状加工の制御性に優れた異方性エッチングによりレジストを後退させるエッチングを用いた。このようなエッチングにおいては、先に説明したレジスト１３のテーパー角θ３とθ４との大小関係は基本的に多結晶半導体膜４のテーパー角の大小関係にも反映されるため、ゲート電極６と交差する領域の多結晶半導体膜４のテーパー角θ２よりもそれ以外の領域でのテーパー角θ１が高い多結晶半導体膜４を得ることができた。これにより、ゲート電極６と交差する領域においては被覆性に有利なテーパー角の低い形状が得られ、一方、図５（ａ）のθ３で示される領域においてはレジスト後退法を用いたエッチングにおけるレジスト後退量を抑制できるので、隣接するＴＦＴ間の距離を狭くすることができ高精細化に寄与できる。本実施の形態においては、ゲート電極６と交差する領域で２５°、それ以外の領域で７０°程度のテーパー角を有する形状を得ることができた。なお、図６（ａ）、図６（ｂ）でのエッチング完了後は、レジスト１３は公知の方法で除去する。
【００３０】
次に、本実施にかかるＴＦＴの工程断面図である図７（ａ）と図７（ｂ）とを参照して、基板表面全体を覆うようにしてゲート絶縁膜５を成膜する。すなわち、多結晶半導体膜４上にゲート絶縁膜５を成膜する。ゲート絶縁膜５としては、ＳｉＮ膜、ＳｉＯ２膜などが用いられる。本実施の形態では、ゲート絶縁膜５としてＳｉＯ２膜を用い、ＣＶＤ法にて８０〜１００ｎｍの膜厚にて成膜した。また、多結晶半導体膜４の表面粗さを３ｎｍ以下、ゲート電極６と交差するパターンの端部をテーパー形状としているため、ゲート絶縁膜５の被覆性が高く、初期故障を大幅に低減することが可能となる。
【００３１】
さらに、ゲート電極６および配線を形成するための導電膜を成膜した後、公知の写真製版法を用いて、所望の形状にパターニングし、ゲート電極６や配線（図示せず）を形成する。本実施の形態においては、ＤＣマグネトロンを用いたスパッタリング法によりＭｏ膜を膜厚２００〜４００ｎｍの膜厚にて成膜した。また、導電膜のエッチングは、硝酸と燐酸を混合した薬液を用いたウエットエッチング法により行った。ここで、導電膜としては
Ｍｏ膜を用いたが、Ｃｒ、Ｗ、Ｔａやこれらを主成分とする合金膜を用いてもよい。
【００３２】
次に、形成したゲート電極６をマスクとしてゲート絶縁膜５を介して多結晶半導体膜４に不純物を導入する。ここで導入する不純物元素としてＰ、Ｂを用いることができる。Ｐを導入すればｎ型のＴＦＴを形成することができる。また、図示しないが、ゲート電極６の加工をｎ型ＴＦＴ用ゲート電極とｐ型ＴＦＴ用ゲート電極の２回に分けて行えば、ｎ型とｐ型のＴＦＴを同一基板上に作り分けることができる。ここで、ＰやＢの不純物元素の導入にはイオンドーピング法を用いて行った。以上の工程により、図７（ａ）に示すようにソース領域４ａ、ドレイン領域４ｂが形成されると同時に、ゲート電極６によりマスクされ不純物が導入されなかったチャネル領域４ｃも形成される。
【００３３】
次に、本実施にかかるＴＦＴの工程断面図である図８（ａ）、図８（ｂ）を参照して、層間絶縁膜７を基板表面全体を覆うように成膜する。つまり、ゲート電極６上に層間絶縁膜７を成膜する。本実施の形態では、ＣＶＤ法により膜厚５００〜７００ｎｍのＳｉＯ２膜を成膜し、層間絶縁膜７とした。そして、窒素雰囲気中で４５０℃に加熱したアニール炉に１時間程度保持した。これは、多結晶半導体膜４のソース領域４ａ、ドレイン領域４ｂに導入した不純物元素を活性化させるために行う。
【００３４】
さらに、形成したゲート絶縁膜５と層間絶縁膜７とを公知の写真製版法を用いて所望の形状にパターニングする。ここでは、多結晶半導体膜４のソース領域４ａおよびドレイン領域４ｂに到達するコンタクトホール８を形成する。つまり、コンタクトホール８では、ゲート絶縁膜５と層間絶縁間膜７とが除去され、多結晶半導体膜４のソース領域４ａとドレイン領域４ｂとが露出している。本実施の形態では、コンタクトホール８のエッチングは、ＣＨＦ３、Ｏ２とＡｒの混合したガスを用いたドライエッチング法により行った。
【００３５】
次に、本実施にかかるＴＦＴの断面図である図３（ａ）を参照して、層間絶縁膜７上にコンタクトホール８を覆うようにして導電膜９を成膜し、公知の写真製版法を用いて所望の形状にパターニングし、ソース電極９ａ、ドレイン電極９ｂおよび配線（図示せず）を形成する。本実施の形態における導電膜としては、ＤＣマグネトロンを用いたスパッタリング法により、Ｍｏ膜とＡｌ膜とＭｏ膜とを連続で成膜することにより形成したＭｏ／Ａｌ／Ｍｏの積層構造を用いた。膜厚は、Ａｌ膜を２００〜４００ｎｍとし、Ｍｏ膜を５０〜１５０ｎｍとした。また、導電膜のエッチングは、ＳＦ６とＯ２の混合ガスおよびＣｌ２とＡｒの混合ガスを用いたドライエッチング法により行った。以上の工程により、図２や図３（ａ）に示すように、ソース領域４ａ上では多結晶半導体膜４に接続されるソース電極９ａが形成される。またドレイン領域４ｂ上では多結晶半導体膜４に接続されるドレイン電極９ｂが形成される。これら一連の工程を経ることで、ＴＦＴを形成することができる。
【００３６】
以上のように形成されたＴＦＴをアクティブイマトリクス型の表示装置に適用する際にはドレイン電極９ｂに画素電極を付加する。以下、図３（ａ）からさらに画素電極を形成した状況を示す断面図である図９を参照して説明する。まず、第２層間絶縁膜１０を基板表面全体を覆うように成膜する。つまり、ソース電極９ａとドレイン電極９ｂ上に第２層間絶縁膜１０を成膜する。その後、公知の写真製版法を用いてドレイン電極９ｂに到達する第２コンタクトホール１１を第２層間絶縁膜１０に開口する。本実施の形態では、ＣＶＤ法により膜厚２００〜３００ｎｍのＳｉＮ膜を成膜し、第２層間絶縁膜１０とした。第２コンタクトホール１１の開口は、ＣＦ４とＯ２の混合したガスを用いたドライエッチング法により行った。
【００３７】
次に、ＩＴＯやＩＺＯなどの透明性を有する導電膜を成膜し、公知の写真製版法により所望の形状にパターニングすることにより、コンタクトホール１１を介してドレイン電極９ｂと接続する画素電極１２を形成する。本実施の形態においては、Ａｒガス、Ｏ２ガス、Ｈ２Ｏガスを混合したガスを用いたＤＣマグネトロンを用いたスパッタリング法により、加工性に優れた非晶質の透明導電膜を導電膜として成膜した。また、導電膜のエッチングは、シュウ酸を主成分とする薬液を用いたウエットエッチング法により行った。
【００３８】
この後は、不要なレジストを除去後にアニールを行うことにより、非晶質性透明導電膜からなる画素電極１２を結晶化させて、表示装置に用いられるＴＦＴ基板１１０が完成する。こうして完成したＴＦＴ基板１１０を用いることにより、多結晶半導体膜とゲート電極との電気的な絶縁破壊に起因する表示不良が無く、レイアウト性にすぐれて高精細な表示装置を得ることができる。
【００３９】
また、本実施の形態にかかる薄膜トランジスタの多結晶半導体膜４においては、コンタクトホール８の領域近辺よりもゲート電極６と交差する領域のテーパー角度を低く形成したが、その逆にゲート電極６と交差する領域のテーパー角度の方がコンタクトホール８の領域近辺のテーパー角度よりも高くなるように形成することも可能である。
【００４０】
本実施の形態においては、ゲート電極と交差する際の被覆性を向上させるための低いテーパー角度と、薄膜トランジスタ等の素子を高密度に配置させるための高いテーパー角度とを併せ持つ多結晶半導体膜パターンとその形成方法について説明したが、たとえ目的や効果が異なっていたとしても、同じパターン内で異なるテーパー角度を最適化させるように形成したい場合には同様に適用できる。
【００４１】
さらに、本実施の形態においては同じパターンにおいて異なるテーパー角度を有する多結晶半導体膜について説明したが、離散した複数のパターンにおいても適用することが可能である。すなわち、形成すべきパターンごとにレジストのパターンを形成する際には、テーパー角度を低くしたいパターンのレジスト膜厚を薄くなるように形成するとよい。
【００４２】
一般的にレジストで離散したパターンを形成する際に、各々のパターンサイズによってレジスト端部のテーパー角度が影響を受けることが知られている。特にパターンの大きさがレジストの膜厚の数倍以下であるような場合にはレジストの体積自体が小さくなり、低いテーパー角度を形成することが困難となることがある。一方、本実施の形態においては、テーパー角度を低くしたい箇所のみ局所的にレジストの膜厚を薄くすることにより、前述したレジストの体積効果を低減できる。したがって、ゲート電極６との交差部のように細いパターン領域においても低いテーパー角度を形成することが可能となる。これは離散したパターンにおいても同様である。逆に、高いテーパー角度を必要とする場合は、本実施の形態で示したようにレジストの膜厚を薄くする必要は無い。
【００４３】
本実施の形態においては、トップゲート型ＬＴＰＳ−ＴＦＴの多結晶半導体膜に適用した場合について説明を行ったが、必ずしもこれだけに限定されるものではない。逆スタガ型や、非晶質半導体膜を用いた薄膜トランジスタにおいても同様の課題があれば適用することは可能である。例えば、公知の逆スタガ型ＴＦＴにおいて、非晶質半導体層の上層に形成されるソース配線、ドレイン電極、画素電極で同様の課題があれば適用することは可能である。さらには薄膜トランジスタにとどまらず、第１導電層と第２導電層とが絶縁膜を介して交差する領域を有し、第１導電層が少なくとも２種類のテーパー角を備えることが要求される電子デバイスに適用することも可能である。
【００４４】
また、実施の形態において発明の効果を減じない類の変更を行ってもよい。たとえば、多結晶半導体膜４上のレジスト１３を露光する際に、透過部１４ａ、遮光部１４ｂ、半透過部１４ｃを備えたフォトマスク１４について説明をしたが、透過部１４ａと遮光部１４ｂが形成された第１のフォトマスクによる露光と、半透過部１４ｃと遮光部１４ｂとが形成された第２のフォトマスクによる露光というふうに分けてもよい。この場合、第１のフォトマスクの遮光部１４ｂは少なくとも第２のフォトマスクの半透過部１４ｃに相当する領域を含んでいる必要がある。要するに、透過部１４ａと半透過部１４ｃと遮光部１４ｂのうち少なくとも２種類を含むフォトマスクを用いて、ゲート電極６が多結晶半導体膜４と交差する領域においては半透過部１４ｃを透過した光によってレジスト１３の露光がされていればよい。さらに言い換えれば、ポジ型レジストの場合においてゲート電極６が多結晶半導体膜４と交差する領域に照射される光量が、それ以外の領域における多結晶半導体膜４に照射される光量よりも大きければよい。
【００４５】
さらに、実施の形態においては２種類のテーパー角度を有する場合について説明したが、３種類以上とすることも可能である。すなわち、多結晶半導体膜４のレジスト１３を露光する際のフォトマスク１４における半透過部１４ｃの透過率を少なくとも２種類以上異ならせてもよい。所望の部位ごとに透過率を異ならせることにより、露光の光量だけでなく現像後に残存するレジストの膜厚も多段階に形成できるので、ひいては多結晶半導体膜４のテーパー角度も所望の部位ごとに多段階に形成することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】実施の形態１にかかるＴＦＴ基板の構成を示す平面図である。
【図２】実施の形態１にかかるＴＦＴの平面図である。
【図３】実施の形態１にかかるＴＦＴの断面図である。
【図４】実施の形態１にかかるＴＦＴの１回目の写真製版における露光を示す工程断面図である。
【図５】実施の形態１にかかるＴＦＴの１回目の写真製版における現像後を示す工程断面図である。
【図６】実施の形態１にかかるＴＦＴの１回目のエッチング後を示す工程断面図である。
【図７】実施の形態１にかかるＴＦＴのイオンドーピング後を示す工程断面図である。
【図８】実施の形態１にかかるＴＦＴのコンタクトホール開口後を示す断面図である。
【図９】実施の形態１にかかるＴＦＴに接続する画素電極を形成した後の工程断面図である。
【図１０】実施の形態１にかかるＴＦＴにおける多結晶半導体膜のテーパー角と絶縁耐圧との関係を示すグラフである。
【符号の説明】
【００４７】
１  ガラス基板、２  ＳｉＮ膜、３  ＳｉＯ２膜、４  多結晶半導体膜、
５  ゲート絶縁膜、６  ゲート電極、７  層間絶縁膜、８  コンタクトホール、
９  導電膜、９ａ  ソース電極、９ｂ  ドレイン電極、１０  第２層間絶縁膜、
１１  第２コンタクトホール、１２  画素電極、
１３  レジスト、
１４  フォトマスク、
１４ａ  透過部、１４ｂ  遮光部、１４ｃ  半透過部
１１０  基板、  １１１  表示領域、  １１２  額縁領域、
１１５  走査信号駆動回路、１１６  表示信号駆動回路、
１１７  画素、１１８、１１９  外部配線、
１２０  ＴＦＴ、
１２１  ゲート配線、１２２  ソース配線、１２３  蓄積容量配線、
１３０  蓄積容量素子
【図１】
2008187127.tif 000003
【図２】
2008187127.tif 000004
【図３】
2008187127.tif 000005
【図４】
2008187127.tif 000006
【図５】
2008187127.tif 000007
【図６】
2008187127.tif 000008
【図７】
2008187127.tif 000009
【図８】
2008187127.tif 000010
【図９】
2008187127.tif 000011
【図１０】
2008187127.tif 000012