(57)【要約】    【課題】温度変動、経年変化、及び点灯負荷量に拘わらずに安定した放電を実施させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。    【解決手段】電位が時間経過に伴い徐々に低下する第１電位低下区間と、その電位が所定期間に亘り一定となる電位一定区間と、その電位が時間経過に伴い徐々に低下する第２電位低下区間とからなる、最終サスティンパルスの後縁部の波形に対して以下の如き調整を施す。すなわち、上記第１電位低下区間の期間長を、そのサブフィールドにおいて点灯モードの状態にある表示セルの総数（点灯負荷量）に基づいて調整する。    【選択図】  図８
2008096716.tif 000002
【特許請求の範囲】
【請求項１】
表示ラインに対応した複数の行電極と前記行電極各々に交叉して配列された複数の列電極とを有し前記行電極及び前記列電極の各交差部に画素を担う表示セルが形成されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々において、前記入力映像信号に対応した各画素毎の画素データに応じて前記表示セルの各々を点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記行電極各々に前記サブフィールドの輝度重みに対応した回数分だけサスティンパルスを印加することにより前記点灯モードにある前記表示セルのみを繰り返しサスティン放電せしめるサスティン行程と、を実行し、
前記サスティン行程において最終の前記サスティンパルスの後縁部は、前記行電極に印加される電位が時間経過に伴い徐々に低下する第１電位低下区間と、前記第１電位低下区間に後続して前記行電極に印加される電位が所定期間に亘り一定となる電位一定区間と、前記電位一定区間に後続して前記行電極に印加される電位が時間経過に伴い徐々に低下する第２電位低下区間とからなり、
前記サブフィールド毎に、前記点灯モードの状態にある前記表示セルの総数を点灯負荷量として測定し、当該点灯負荷量に基づいて前記第１電位低下区間の期間長を調整することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記行電極を前記所定期間に亘りハイインピーダンス状態に設定することにより、前記最終のサスティンパルスにおける前記電位一定区間での電位を前記所定期間に亘り一定にすることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記点灯負荷量が大なる場合には小なる場合に比して前記第１電位低下区間の長さを短くすることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
各フィールド内の先頭の前記サブフィールドのみで前記アドレス行程に先立って全ての前記表示セルを前記点灯モードの状態に初期化するリセット行程を実行し、
各フィールド内の複数の前記サブフィールド各々の内のいずれか１のサブフィールドの前記アドレス行程のみで前記表示セル各々を選択的に前記点灯モードの状態から前記消灯モードの状態に遷移させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
各フィールド内の先頭の前記サブフィールドのみで前記アドレス行程に先立って全ての前記表示セルを前記消灯モードの状態に初期化するリセット行程を実行し、
前記先頭のサブフィールドの前記アドレス行程において前記表示セル各々を選択的に前記消灯モードの状態から前記点灯モードの状態に遷移させ、
各フィールド内において前記先頭のサブフィールドに後続するサブフィールド各々の内のいずれか１のサブフィールドの前記アドレス行程のみで前記表示セル各々を選択的に前記点灯モードの状態から前記消灯モードの状態に遷移させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型の表示デバイスとして交流放電型のプラズマディスプレイパネル(以下、ＰＤＰと称する)を搭載したプラズマディスプレイ装置が製品化されている。
【０００３】
ＰＤＰは、放電ガスが封入されている放電空間を挟んで対向配置された前面透明基板及び背面基板を備えている。前面透明基板上には複数の行電極が形成されており、背面基板上には上記行電極各々と交叉して複数の列電極が形成されている。放電空間を含む各行電極対と列電極との各交叉部に、画素に対応した放電セルが形成されている。
【０００４】
現在、プラズマディスプレイ装置では、かかるＰＤＰに対してサブフィールド法に基づく階調駆動を実施することにより、入力映像信号に対応した画像表示を実現している。
【０００５】
サブフィールド法に基づく階調駆動では、１フィールドの表示期間を、夫々に異なる発光期間が割り当てられているＮ個のサブフィールドに分割し、各サブフィールド毎に、以下の如き動作を実施する。
【０００６】
すなわち、先ず、放電セル各々を入力映像信号に応じて選択的に放電（選択放電）させることにより、点灯させるべき放電セル内にのみ壁電荷の形成を行う（アドレス行程）。次に、そのサブフィールドに割り当てられている発光期間の間に亘り、行電極各々に維持パルスを印加することにより、壁電荷を有する放電セルのみをサブフィールドに対応した期間に亘り維持放電させ、この維持放電に伴う発光状態を維持させる（発光維持行程）。この際、１フィールド表示期間内において生起された維持放電の合計期間に対応した輝度が視覚されることになる。
【０００７】
ところが、ＰＤＰでは、パネルの温度変動或いは経年変化等に伴い、各放電セル内に形成される壁電荷の量には変動が生じる。よって、このような壁電荷量の変動の影響を受けて放電にばらつきが生じ、表示品質が劣化するという問題が発生した。
【０００８】
そこで、発光維持行程において最終に印加される維持パルス（ＩＰＹＥ）の後縁部を、その電位が徐々に低下する第１電圧低下区間Ｔｂ１、電位一定となる電圧一定区間Ｔｂ２、及び第１電圧低下区間Ｔｂ１よりも緩やかに電位が低下する第２電圧低下区間Ｔｂ３で形成させるようにした駆動方法が提案された（特許文献１の図７参照）。すなわち、維持パルス（ＩＰＹＥ）におけるパルスの後縁部に、その電位低下が一時的に停止する電圧一定区間Ｔｂ２を設けることにより、壁電荷の状態を安定化させている。これにより、パネル温度、又は経年変化等の影響に拘わらずに、最終の維持パルス（ＩＰＹＥ）の後縁部における電圧一定区間Ｔｂ２において、各放電セル内の壁電荷の量を適量とすべき調整が為されるのである。
【０００９】
ここで、維持放電が生起される放電セル、つまり点灯状態となる放電セルの数が多いと、その分だけ維持放電に伴って流れる放電電流が多くなる。このような点灯負荷量の増大に伴い、維持パルスのパルス電圧の低下が起こり、上述した如き維持パルス（ＩＰＹＥ）の後縁部の波形が変形してしまう。その結果、維持パルス（ＩＰＹＥ）の後縁部において放電セル内の壁電荷の量を適量に調整することができなくなり、その後の各種放電を安定して生起させることが困難になるという問題が生じた。
【特許文献１】特開２００５−４３３９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、点灯負荷量に拘わらずに安定した放電を実施させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、表示ラインに対応した複数の行電極と前記行電極各々に交叉して配列された複数の列電極とを有し前記行電極及び前記列電極の各交差部に画素を担う表示セルが形成されているプラズマディスプレイパネルを、入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々において、前記入力映像信号に対応した各画素毎の画素データに応じて前記表示セルの各々を点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記行電極各々に前記サブフィールドの輝度重みに対応した回数分だけサスティンパルスを印加することにより前記点灯モードにある前記表示セルのみを繰り返しサスティン放電せしめるサスティン行程と、を実行し、前記サスティン行程において最終の前記サスティンパルスの後縁部は、前記行電極に印加される電位が時間経過に伴い徐々に低下する第１電位低下区間と、前記第１電位低下区間に後続して前記行電極に印加される電位が所定期間に亘り一定となる電位一定区間と、前記電位一定区間に後続して前記行電極に印加される電位が時間経過に伴い徐々に低下する第２電位低下区間とからなり、前記サブフィールド毎に、前記点灯モードの状態にある前記表示セルの総数を点灯負荷量として測定し、当該点灯負荷量に基づいて前記第１電位低下区間の期間長を調整する。
【発明を実施するための最良の形態】
【００１２】
電位が時間経過に伴い徐々に低下する第１電位低下区間と、その電位が所定期間に亘り一定となる電位一定区間と、その電位が時間経過に伴い徐々に低下する第２電位低下区間とからなる、最終サスティンパルスの後縁部に対して以下の如き波形調整処理を施す。すなわち、各サブフィールド毎のサスティン行程における最終サスティンパルスの上記第１電位低下区間の期間長を、そのサブフィールドにて点灯モードの状態にある表示セルの総数（点灯負荷量）に基づいて調整するのである。つまり、表示セルによる点灯負荷量によって、上記第１電位低下区間での時間経過に伴う電位低下率が変化するので、その結果、上記電位一定区間での電位が変動してしまい、各放電セルＰ内の壁電荷量を適量に制御させるすることが困難になる。そこで、点灯負荷量に基づいて、上記第１電位低下区間の期間長を調整することにより、点灯負荷量に拘らず、最終サスティンパルスの電位一定区間での電位を所定電位に維持させるようにしたのである。かかる駆動によれば、点灯負荷量に拘わらずに、常に安定した放電を生起させることが可能となる。
【実施例】
【００１３】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１４】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、放電ガスが封入されている放電空間を挟んで対向配置された前面透明基板及び背面基板（図示せぬ）を備えている。前面透明基板上には２次元画面の横方向（水平方向）に夫々伸張して配列された行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi及びＹi(ｉ：1〜n)にて、ＰＤＰ１０における第１〜第ｎ表示ラインを担っている。背面基板上には、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙn各々と交叉するように、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ１〜Ｄｍが形成されている。上記放電空間を含む各行電極対（Ｘ、Ｙ）と列電極Ｄとの交叉部に、容量性発光素子としての放電セル（表示セル）Ｐが形成される構造となっている。すなわち、ＰＤＰ１０には、第１行・第１列の放電セルＰ(1,1)〜第ｎ行・第ｍ列の放電セルＰ(n,m)からなる（ｎ×ｍ）個の放電セルＰがマトリクス状に配列されているのである。
【００１５】
Ａ／Ｄ変換器１は、入力映像信号を、各画素毎にその輝度レベルを例えば２５６階調にて表現する８ビットの画素データＰＤに変換する。画素駆動データ生成回路３０は、先ず、この画素データＰＤに対して誤差拡散処理及びディザ処理からなる多階調化処理を施すことにより、これを４ビットの多階調化画素データＰＤＳに変換する。すなわち、かかる多階調化処理により、互いに隣接する複数の画素を１画素単位として眺めた場合に視覚される輝度レベルの階調数を増加させた多階調化画素データＰＤＳを得るのである。次に、画素駆動データ生成回路３０は、かかる多階調化画素データＰＤＳを図２に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。尚、画素駆動データＧＤにおける第１〜第１４ビットは、夫々サブフィールドＳＦ１〜ＳＦ１４（後述する）各々に対応したものである。画素駆動データ生成回路３０は、各画素毎の１４ビットの画素駆動データＧＤをメモリ４及び点灯負荷測定回路５各々に供給する。
【００１６】
点灯負荷測定回路５は、画素駆動データＧＤに基づき、サブフィールドＳＦ１〜ＳＦ１４各々毎に、そのサブフィールドのサスティン行程Ｉ（後述する）の段階で点灯モード（後述する）状態にある放電セルの総数を夫々求める。すなわち、各サブフィールド毎に、ＰＤＰ１０の全放電セルＰ(1,1)〜Ｐ(n,m)の内から点灯モードの状態にある放電セルＰの数を求めるのである。そして、点灯負荷測定回路５は、各サブフィールド毎に求めた点灯モード状態の放電セルの総数を、夫々、点灯時における負荷量をサブフィールドＳＦ１〜ＳＦ１４各々毎に示す点灯負荷量信号ＬＯＤ1〜ＬＯＤ14として駆動制御回路２に供給する。
【００１７】
メモリ４は、上記画素駆動データＧＤを順次書き込む。ここで、１画面分、つまり第１行・第１列〜第ｎ行・第ｍ列の各画素に対応した(ｎ×ｍ)個分の画素駆動データＧＤ(1,1)〜ＧＤ(n,m)の書き込みが終了すると、メモリ４は、以下の如き読み出し動作を行う。
【００１８】
先ず、メモリ４は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第１ビット目を画素駆動データビットＤＢ１(1,1)〜ＤＢ１(n,m)と捉え、これらを後述するサブフィールドＳＦ１において１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ４は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第２ビット目を画素駆動データビットＤＢ２(1,1)〜ＤＢ２(n,m)と捉え、これらを後述するサブフィールドＳＦ２において１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ４は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第３ビット目を画素駆動データビットＤＢ３(1,1)〜ＤＢ３(n,m)と捉え、これらを後述するサブフィールドＳＦ３において１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ４は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第４ビット〜第１４ビットを夫々画素駆動データビットＤＢ４〜ＤＢ１４と捉え、各画素駆動データビットＤＢに対応したサブフィールドＳＦにて、１表示ライン分ずつ読み出してアドレスドライバ６に供給する。
【００１９】
駆動制御回路２は、図３に示される発光駆動シーケンスに従ってＰＤＰ１０を駆動すべき各種制御信号を発生して、アドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８からなるパネルドライバに供給する。すなわち、駆動制御回路２は、図３に示す如きサブフィールドＳＦ１〜ＳＦ１４各々において、アドレス行程Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、駆動制御回路２は、先頭のサブフィールドＳＦ１に限り、アドレス行程Ｗに先立ち、リセット行程Ｒに従った駆動を実施させるべき各種制御信号をパネルドライバに供給する。
【００２０】
パネルドライバ、すなわち、アドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８は、駆動制御回路２から供給された各種制御信号に応じて、図４に示す如き各種駆動パルスを生成してＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００２１】
図４において、先頭のサブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ７が、図４に示す如き負極性のリセットパルスＲＰＸを全ての行電極Ｘ１〜Ｘｎ各々に印加する。この間、Ｙ電極ドライバ８は、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰＹ１を全ての行電極Ｙ１〜Ｙｎに印加する。これらリセットパルスＲＰＸ及びＲＰＹ１の同時印加に応じて、全ての放電セルＰ内において第１のリセット放電が生起され、全放電セルＰ内に残留していた壁電荷が消滅する。そして、リセットパルスＲＰＹ１の印加後、Ｙ電極ドライバ８は、引き続き図４に示す如き時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰＹ２を全ての行電極Ｙ１〜Ｙｎに印加する。かかるリセットパルスＲＰＹ２の印加に応じて、全ての放電セルＰ内において第２のリセット放電が生起され、全放電セルＰ内には所定量の壁電荷が形成される。つまり、リセット行程Ｒの実行により、全ての放電セルＰは点灯モードの状態に初期化される。
【００２２】
次に、サブフィールドＳＦ１〜ＳＦ１４各々のアドレス行程Ｗでは、アドレスドライバ６が、メモリ４から供給された１表示ライン分（ｍ個）の画素駆動データビットＤＢ各々毎に、その論理レベルに対応したパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、論理レベル１の画素駆動データビットＤＢに対応させて正極性の高電圧の画素データパルスを生成する一方、論理レベル０の画素駆動データビットＤＢに対応させて低電圧（０ボルト）の画素データパルスを生成する。そして、アドレスドライバ６は、かかる画素データパルスを１表示ライン分（ｍ個）ずつの画素データパルス群ＤＰとして、順次、列電極Ｄ１〜Ｄｍに印加する。
【００２３】
更に、上記アドレス行程Ｗでは、Ｙ電極ドライバ８が、各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、図４に示されるが如き負極性の走査パルスＳＰを発生してこれを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交叉部の放電セルＰにのみ選択的に放電（選択消去アドレス放電）が生じ、その放電セルＰ内に残存していた壁電荷が消去される。つまり、上記選択消去アドレス放電が生起されて壁電荷を失った放電セルＰは消灯モードに設定されるのである。一方、走査パルスＳＰが印加された行電極と、低電圧の画素データパルスが印加された列電極との交叉部の放電セルＰには上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰは、その直前までの状態（点灯モード又は消灯モード）を維持する。
【００２４】
すなわち、アドレス行程Ｗの実行により、各放電セルＰは、そのサブフィールドに対応した画素駆動データビットＤＢに応じて、点灯モード及び消灯モードの内の一方に設定されるのである。
【００２５】
次に、サブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ７及びＹ電極ドライバ８が行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに対して図４に示されるように交互に、正極性のサスティンパルスＩＰを繰り返し印加する。尚、各サスティン行程Ｉにおいて、各行電極対（Ｘ、Ｙ）に印加されるサスティンパルスＩＰの回数は、図３に示す如く、そのサブフィールドの輝度重みに対応した数である。
【００２６】
例えば、図３におけるサブフィールドＳＦ１のサスティン行程Ｉにおいて行電極対（Ｘ、Ｙ）に印加されるサスティンパルスＩＰの回数を「１」とした場合、
ＳＦ１：１
ＳＦ２：３
ＳＦ３：５
ＳＦ４：８
ＳＦ５：１０
ＳＦ６：１３
ＳＦ７：１６
ＳＦ８：１９
ＳＦ９：２２
ＳＦ10：２５
ＳＦ11：２８
ＳＦ12：３２
ＳＦ13：３５
ＳＦ14：３９
なる回数比となるように、サブフィールド各々のサスティン行程Ｉにおいて、各行電極対（Ｘ、Ｙ）にサスティンパルスＩＰが繰り返し印加される。この際、壁電荷が残留したままとなっている放電セルＰ、すなわち点灯モードの状態にある放電セルＰのみが、サスティンパルスＩＰが印加される度にサスティン放電し、そのサスティン放電に伴う発光状態を維持する。
【００２７】
ここで、各放電セルＰがアドレス行程Ｗにおいて点灯モード及び消灯モードの内のいずれに設定されるのかは、入力映像信号に基づいて生成された上記画素駆動データＧＤによって決まる。この際、１４ビットの画素駆動データＧＤとして取り得るパターンは、図２に示されるが如き１５パターンである。図２に示す如き１５パターン分の画素駆動データＧＤは、その第１ビット〜第１４ビット各々の内で論理レベル１となるビットが必ず１つ以下となる。従って、図２の黒丸印にて示すように、サブフィールドＳＦ１〜ＳＦ１４の内の１つのサブフィールドでのアドレス行程Ｗにおいてのみで選択消去アドレス放電が生起される。これにより、先頭のサブフィールドＳＦ１にて点灯モードに初期化された放電セルＰは、選択消去アドレス放電が生起されるまで点灯モード状態を保持し、その間に存在するサブフィールド各々のサスティン行程Ｉ（白丸にて示す）において連続してサスティン放電する。この際、１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。
【００２８】
従って、図２に示す如き１５パターンからなる画素駆動データＧＤに基づいて図３に示す発光駆動シーケンスに従った駆動を実施すれば、
｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５階調分の輝度レベルを表現することが可能となる。
【００２９】
ここで、図１に示されるプラズマディスプレイ装置では、各サブフィールドＳＦのサスティン行程Ｉにおいて印加されるサスティンパルスＩＰ各々の内で図４に示す如く最終に印加されるサスティンパルスＩＰＥに関しては、その後縁部のパルス波形を、点灯負荷量に応じて変化させるようにしている。
【００３０】
図５は、Ｙ電極ドライバ８の内部構成の内から、上述した如きサスティンパルスＩＰ及びＩＰＥを生成するサスティンパルス発生回路ＩＹ、並びに走査パルスＳＰを生成する走査パルス発生回路ＳＹを抜粋して示す図である。
【００３１】
図５において、サスティンパルス発生回路ＩＹは、直流の電源Ｂ１及びＢ２、スイッチング素子Ｓ１〜Ｓ５、コイルＬ１及びＬ２、ダイオードＤ１及びＤ２、抵抗Ｒ１、及びその一端が接地電位に接地されているコンデンサＣ１から構成される。電源Ｂ１は直流の電位ＶSを発生する直流電源であり、その負端子は接地されている。電源Ｂ２は直流の電位ＶQを発生する直流電源であり、その正端子は接地されている。スイッチング素子Ｓ１は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ１に応じてオンオフ制御される。スイッチング素子Ｓ１は、オン状態である場合に限り、コンデンサＣ１の他端に生じた電位をコイルＬ１、ダイオードＤ１を介してライン１２上に印加する。スイッチング素子Ｓ２は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ２に応じてオンオフ制御される。スイッチング素子Ｓ２は、オン状態である場合に限り、ライン１２上の電位をコイルＬ２、及びダイオードＤ２を介してコンデンサＣ１の他端に印加する。スイッチング素子Ｓ３は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ３に応じてオンオフ制御される。スイッチング素子Ｓ３は、オン状態である場合に限り、電源Ｂ１の正端子の電位ＶＳをライン１２上に印加する。スイッチング素子Ｓ４は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ４に応じてオンオフ制御される。この際、スイッチング素子Ｓ４は、オン状態である場合に限り、ライン１２を接地電位に接地する。スイッチング素子Ｓ５は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ５に応じてオンオフ制御される。スイッチング素子Ｓ５は、オン状態である場合に限り、電源Ｂ２の負端子の電位（−ＶQ）を抵抗Ｒ１を介してライン１２に印加する。
【００３２】
走査パルス発生回路ＳＹは、直流の電位Ｖhを発生する電源Ｂ３、スイッチング素子Ｓ６及びＳ７から構成される。電源Ｂ３の負端子にはライン１２が接続されている。スイッチング素子Ｓ６は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ６に応じてオンオフ制御される。スイッチング素子Ｓ６は、オン状態である場合に限り、電源Ｂ３の正端子の電位Ｖhを行電極Ｙに印加する。スイッチング素子Ｓ７は、駆動制御回路２から供給された制御信号としてのスイッチング信号ＳＷ７に応じてオンオフ制御される。スイッチング素子Ｓ７は、オン状態である場合に限り、ライン１２上の電位を行電極Ｙに印加する。
【００３３】
図６は、上記サスティンパルス発生回路ＩＹによるサスティンパルスＩＰ及びＩＰＥの生成動作を表す図である。
【００３４】
各サブフィールドＳＦのサスティン行程Ｉでは、駆動制御回路２は、走査パルス発生回路ＳＹのスイッチング素子Ｓ６をオフ状態、スイッチング素子Ｓ７をオン状態に固定する。
【００３５】
そして、駆動制御回路２は、サスティンパルス発生回路ＩＹのスイッチング素子Ｓ１〜Ｓ５に対して、図６に示す如きスイッチングシーケンスＳＳＹに従ったスイッチング制御を実施する。
【００３６】
スイッチングシーケンスＳＳＹによれば、先ず、スイッチング素子Ｓ４がオン状態からオフ状態に切り替わると共にスイッチング素子Ｓ１がオン状態となり、コンデンサＣ１に蓄えられていた電荷に伴う電流がコイルＬ１、ダイオードＤ１、スイッチング素子Ｓ１、Ｓ７及び行電極Ｙを介して放電セルに流れ込む。これにより、行電極Ｙ上の電位は図６に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ３がオン状態となり、電源Ｂ１の正端子の電位ＶＳがスイッチング素子Ｓ３及びＳ７を介して行電極Ｙに印加される。これにより、行電極Ｙ上の電位はサスティンパルスのピーク電位としての電位ＶＳとなる。次に、スイッチング素子Ｓ１及びＳ３がオフ状態に切り替わると共に、スイッチング素子Ｓ２がオン状態となる。これにより、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ７、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２を介してコンデンサＣ１に流れ込む。この際、コンデンサＣ１の充電動作により、行電極Ｙ上の電位は図６に示す如く電位ＶＳの状態から徐々に低下して行く。その後、スイッチング素子Ｓ４がオン状態となり、行電極Ｙは接地電位（０ボルト）に接地される。よって、スイッチングシーケンスＳＳＹに従ったスイッチング動作によれば、図６に示す如きパルス前縁部及び後縁部各々の電位推移が緩やかな波形を有するサスティンパルスＩＰが生成される。
【００３７】
駆動制御回路２は、各サブフィールドのサスティン行程Ｉにおいて、上記スイッチングシーケンスＳＳＹに従ったスイッチング制御を、そのサブフィールドの輝度重みに対応した回数分だけ断続的に繰り返し実行する。これにより、サスティンパルス発生回路ＩＹは、そのサブフィールドの輝度重みに対応した回数分だけ断続的に繰り返しサスティンパルスＩＰを行電極Ｙに印加する。
【００３８】
ただし、駆動制御回路２は、各サブフィールドのサスティン行程Ｉにおいて最終に印加すべきサスティンパルスＩＰＥを生成する際には、スイッチングシーケンスＳＳＹに代わり、スイッチングシーケンスＳＳＹＥに従ったスイッチング制御を実施する。
【００３９】
スイッチングシーケンスＳＳＹＥによれば、先ず、スイッチング素子Ｓ４がオン状態からオフ状態に切り替わると共にスイッチング素子Ｓ１がオン状態となり、コンデンサＣ１に蓄えられていた電荷に伴う電流がコイルＬ１、ダイオードＤ１、スイッチング素子Ｓ１、Ｓ７及び行電極Ｙを介して放電セルに流れ込む。これにより、行電極Ｙ上の電位は図６に示す如く徐々に上昇して行く。次に、スイッチング素子Ｓ３が所定期間に亘りオン状態となり、電源Ｂ１の正端子の電位ＶＳがスイッチング素子Ｓ３及びＳ７を介して行電極Ｙに印加される。これにより、上記所定期間に亘り行電極Ｙ上の電位は電位ＶＳに維持される。次に、スイッチング素子Ｓ１及びＳ３がオフ状態に切り替わると共に、スイッチング素子Ｓ２が、そのサブフィールドに対応した点灯負荷量信号ＬＯＤにて示される点灯負荷量に対応した期間Ｔに亘りオン状態となる。尚、点灯負荷量信号ＬＯＤにて示される点灯負荷量が大なるほど期間Ｔは短くなる。このようにスイッチング素子Ｓ２がオン状態に切り替わることにより、行電極Ｘ及びＹ間の負荷容量Ｃ０に蓄えられていた電荷に伴う電流が期間Ｔの間だけ、行電極Ｙ、スイッチング素子Ｓ７、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２を介してコンデンサＣ１に流れ込む。この際、コンデンサＣ１の充電動作により、行電極Ｙ上の電位は図６に示す如く期間Ｔに亘り、電位ＶＳの状態から徐々に低下して行く（第１電位低下区間Ｔｂ１）。次に、スイッチング素子Ｓ１〜Ｓ５の全てが所定期間に亘りオフ状態に設定され、この間、ライン１２がハイインピーダンス状態となる。これにより、行電極Ｙ上での電位低下が停止し、その停止した時点での電位の状態が上記所定期間に亘り維持される（電位一定区間Ｔｂ２）。次に、スイッチング素子Ｓ１〜Ｓ５の内でＳ５のみがオン状態となり、電源Ｂ２の負端子の電位（−ＶQ）が抵抗Ｒ１、スイッチング素子Ｓ５、ライン１２及びスイッチング素子Ｓ７を介して行電極Ｙに印加される。これにより、行電極Ｙ上の電位は再び緩やかに低下して、負極性の電位に到る（第２電位低下区間Ｔｂ３）。
【００４０】
よって、スイッチングシーケンスＳＳＹＥによれば、図６に示す如き、パルス前縁部及び後縁部各々での電位推移が緩やかな波形を有するサスティンパルスＩＰＥが生成される。この際、かかるサスティンパルスＩＰＥにおけるパルス後縁部での時間経過に伴う電位変化率は、その他のサスティンパルスＩＰに比して低い。つまり、各サスティン行程Ｉの最終で印加されるサスティンパルスＩＰＥの後縁部では、その他のサスティンパルスＩＰの後縁部よりも、緩やかに電位が低下して行くのである。
【００４１】
ここで、サスティンパルスＩＰＥの印加により点灯モードにある放電セルＰ内では、このサスティンパルスＩＰＥの前縁部の区間において最終のサスティン放電が生起され、引き続きその後縁部（Ｔｂ１〜Ｔｂ３）の区間において微弱な放電が生起される。この微弱な放電により、放電セル内に形成されている壁電荷の一部が消失され、放電セルＰ内の壁電荷の量が適量、つまりその後のアドレス行程Ｗにおいて誤放電を生じさせることのなく確実に選択消去アドレス放電を生起させることが可能となる量に調整される。更に、サスティンパルスＩＰＥの後縁部に、図６に示す如き電位一定区間Ｔｂ２を設け、この電位一定区間Ｔｂ２において所定電位を印加しつづけることにより、パネル温度の変動及び経年変化等に拘わらずに、放電セルＰ内の壁電荷の量を適量にすることを可能としている。
【００４２】
ところで、各サブフィールドのサスティン行程Ｉでは、放電セルＰ(1,1)〜Ｐ(n,m)の内で点灯モード状態にある放電セルの数、つまり点灯負荷量によって、サスティン放電時においてＰＤＰ１０に流れる電流量が変化する。これに伴い、サスティンパルスＩＰＥのパルス後縁部（Ｔｂ１〜Ｔｂ３）の波形が図７に示す如く変化する。すなわち、点灯負荷量が比較的小なるＬ１である場合には、サスティンパルスＩＰＥのパルス後縁部（Ｔｂ１〜Ｔｂ３）の波形は、図７の実線にて示す如き形態となる。又、点灯負荷量が比較的大なるＬ３である場合には、サスティンパルスＩＰＥのパルス後縁部の波形は、図７の波線にて示す如き形態となる。又、点灯負荷量が上記Ｌ１およびＬ３の中間となるＬ２である場合には、サスティンパルスＩＰＥのパルス後縁部（Ｔｂ１〜Ｔｂ３）は図７の一点波線にて示す如き波形となる。
【００４３】
つまり、点灯負荷量が大なるほど、サスティンパルスＩＰＥのパルス後縁部の第１電位低下区間Ｔｂ１での時間経過に伴う電位低下率が高くなるのである。そのため、次の電位一定区間Ｔｂ２において行電極Ｙに印加される電位が点灯負荷量に応じて変化してしまい、各放電セルＰ内の壁電荷量を適量に制御させるすることが困難になる。
【００４４】
そこで、図１に示すプラズマディスプレイ装置では、各サブフィールド毎の点灯負荷量に応じて、そのサブフィールドのサスティン行程における最終サスティンパルスＩＰＥの第１電位低下区間Ｔｂ１の期間長を調整するようにしている。これにより、点灯負荷量に拘らず、最終サスティンパルスＩＰＥの電位一定区間Ｔｂ２での電位を所定電位に維持させるのである。
【００４５】
例えば、点灯負荷量信号ＬＯＤ１が比較的小なる点灯負荷量Ｌ１を示す場合には、駆動制御回路２は、サブフィールドＳＦ１のサスティン行程Ｉにて最終に印加するサスティンパルスＩＰＥの後縁部の第１電位低下区間Ｔｂ１において、図８（ａ）に示す如き期間Ｔ１に亘りスイッチング素子Ｓ２をオン状態に設定する。これにより、行電極Ｙ上の電位は、第１電位低下区間Ｔｂ１において電位ＶＳの状態から期間Ｔ１の間だけ徐々に低下して所定電位ＶＰに至る。よって、次の電位一定区間Ｔｂ２では、上記の如き所定電位ＶＰが行電極Ｙに印加されることになる。
【００４６】
又、点灯負荷量信号ＬＯＤ１が点灯負荷量Ｌ２（Ｌ１＜Ｌ２）を示す場合には、駆動制御回路２は、サブフィールドＳＦ１のサスティン行程Ｉにて印加すべきサスティンパルスＩＰＥの後縁部の第１電位低下区間Ｔｂ１において、図８（ｂ）に示す如き期間Ｔ２（Ｔ１＞Ｔ２）に亘りスイッチング素子Ｓ２をオン状態にする。これにより、かかる第１電位低下区間Ｔｂ１内において、行電極Ｙ上の電位は、図８（ｂ）の一点破線にて示す如く電位ＶＳの状態から期間Ｔ２の間だけ徐々に低下する。この際、点灯負荷量Ｌ２はＬ１よりも大であるが故に第１電位低下区間Ｔｂ１での電位低下率も高くなるが、その分だけ第１電位低下区間Ｔｂ１の期間長（Ｔ２）を短くしたので、この第１電位低下区間Ｔｂ１の終了直後の電位は、図８（ａ）の場合と同様に所定電位ＶＰとなる。
【００４７】
又、点灯負荷量信号ＬＯＤ１が比較的大なる点灯負荷量Ｌ３（Ｌ２＜Ｌ３）を示す場合には、駆動制御回路２は、サブフィールドＳＦ１のサスティン行程Ｉにて印加すべきサスティンパルスＩＰＥの後縁部の第１電位低下区間Ｔｂ１において、図８（ｃ）に示す如き期間Ｔ３（Ｔ２＞Ｔ３）に亘りスイッチング素子Ｓ２をオン状態にする。これにより、かかる第１電位低下区間Ｔｂ１内において、行電極Ｙ上の電位は、図８（ｃ）の破線にて示す如く電位ＶＳの状態から期間Ｔ３の間だけ徐々に低下する。この際、点灯負荷量Ｌ３はＬ２よりも大であるが故に第１電位低下区間Ｔｂ１での電位低下率も高くなるが、その分だけ第１電位低下区間Ｔｂ１の期間長（Ｔ３）を短くしたので、この第１電位低下区間Ｔｂ１の終了直後の電位は、図８（ｂ）の場合と同様に所定電位ＶＰとなる。
【００４８】
すなわち、駆動制御回路２は、各サブフィールド毎に測定された点灯負荷量（点灯モード状態の放電セルＰの総数）に基づき、そのサブフィールドのサスティン行程Ｉにおいて最終に印加すべきサスティンパルスＩＰＥの後縁部に対して以下の如き波形調整を行うのである。つまり、駆動制御回路２は、そのサブフィールドでの点灯負荷量が大なるほど、上記サスティンパルスＩＰＥの後縁部での最初の電位低下区間（第１電位低下区間Ｔｂ１）の期間を短くすべき調整を行うことにより、点灯負荷量に拘らず、最終サスティンパルスＩＰＥの電位一定区間Ｔｂ２での電位を所定電位ＶＰに維持させるのである。
【００４９】
よって、本発明によれば、温度変動、経年変化、及び点灯負荷量に拘わらずに、常に安定した放電を実施させることが可能となる。
【００５０】
尚、上記実施例においては、駆動制御回路２は、図３に示す如き発光駆動シーケンスに従ってＰＤＰ１０を駆動するようにしているが、これに代わり図９に示す如き発光駆動シーケンスに従ってＰＤＰ１０を駆動するようにしても良い。
【００５１】
かかる発光駆動シーケンスに従ってＰＤＰ１０を駆動するにあたり、画素駆動データ生成回路３０は、図１０に示すデータ変換テーブルに従って前述した如き多階調化画素データＰＤＳを１４ビットの画素駆動データＧＤに変換し、メモリ４及び点灯負荷測定回路５各々に供給する。
【００５２】
駆動制御回路２は、図９に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、リセット行程ＲＤ、選択書込アドレス行程ＷＷ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ２〜ＳＦ１４各々では、アドレス行程Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００５３】
図９において、先頭のサブフィールドＳＦ１のリセット行程ＲＤでは、全ての放電セルＰにおいて壁電荷を消去させる為のリセット放電を生起させ、全放電セルＰを消灯モードに初期化する。次に、サブフィールドＳＦ１の選択書込アドレス行程ＷＷでは、Ｙ電極ドライバ８が走査パルスを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、アドレスドライバ６は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ６は、放電セルＰを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを高電圧の画素データパルスに変換する一方、消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスに変換する。そして、アドレスドライバ６は、かかる画素データパルスを１表示ライン分(ｍ個)ずつ、上記走査パルスの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記走査パルスと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰ内において選択書込アドレス放電が生起される。選択書込アドレス放電に応じてこの放電セルＰ内には壁電荷が形成され、かかる放電セルＰは点灯モードの状態に設定される。一方、上記走査パルスと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスが印加された放電セルＰ内では上述した如き選択書込アドレス放電は生起されない。よって、この放電セルＰは、その直前までの状態、すなわち、リセット行程ＲＤにおいて初期化された消灯モードの状態を維持する。
【００５４】
尚、サブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程Ｉ及びアドレス行程Ｗ各々の動作は、図３に示される発光駆動シーケンスのものと同一であるので、その動作についての説明は省略する。
【００５５】
この際、図１０に示す如き１５通りの画素駆動データＧＤに従ってＰＤＰ１０を駆動すると、先ず、先頭のサブフィールドＳＦ１において各放電セルＰ内で選択的（輝度レベル０を表現する第１階調を除く）に書込アドレス放電が生起される（二重丸にて示す）。かかる書込アドレス放電により、リセット行程ＲＤによって消灯モードに初期化された放電セルＰは点灯モードの状態に遷移する。その後、サブフィールドＳＦ２〜ＳＦ１４各々の内の１のサブフィールドのアドレス行程Ｗのみで選択的に選択消去アドレス放電が生起され（黒丸にて示す）、放電セルＰは消灯モードに設定される。つまり、各放電セルＰは、表現すべき中間輝度に対応した分だけ連続したサブフィールド各々で点灯モードに設定され、これらサブフィールドの各々に割り当てられている回数分だけサスティン放電に伴う発光を繰り返し生起する（白丸にて示す）。この際、１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。よって、図１０に示す如き第１〜第１５階調駆動による１５種類の発光パターンによれば、白丸にて示すサブフィールド各々で生起されたサスティン放電の合計回数に対応した１５階調分の中間輝度が表現される。
【００５６】
図９及び図１０に示す如く駆動を実施する場合にも、各サブフィールドのサスティン行程Ｉにおける最終のサスティンパルスＩＰＥの後縁部の第１電位低下区間Ｔｂ１に対して、図８に示す如き波形調整処理を施すのである。
【図面の簡単な説明】
【００５７】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置における各階調毎の発光パターンを示す図である。
【図３】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図４】図３に示される発光駆動シーケンスに従ってＰＤＰ１０に印加される各種駆動パルスを示す図である。
【図５】Ｙ電極ドライバ８の内部構成の一例を示す図である。
【図６】サスティンパルスＩＰ及びＩＰＥを生成する際のスイッチングシーケンスＳＳＹ及びＳＳＹＥを示す図である。
【図７】点灯負荷量に応じて変動するサスティンパルスＩＰＥの後縁部の波形を示す図である。
【図８】サスティンパルスＩＰＥの後縁部に対する波形の調整動作を説明する為の図である。
【図９】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの他の一例を示す図である。
【図１０】図９に示される発光駆動シーケンスに従った駆動を実施した際の各階調毎の発光パターンを示す図である。
【主要部分の符号の説明】
【００５８】
２    駆動制御回路
５    点灯負荷測定回路
６    アドレスドライバ
７    Ｘ電極ドライバ
８    Ｙ電極ドライバ
１０    ＰＤＰ
【図１】
2008096716.tif 000003
【図２】
2008096716.tif 000004
【図３】
2008096716.tif 000005
【図４】
2008096716.tif 000006
【図５】
2008096716.tif 000007
【図６】
2008096716.tif 000008
【図７】
2008096716.tif 000009
【図８】
2008096716.tif 000010
【図９】
2008096716.tif 000011
【図１０】
2008096716.tif 000012