(57)【要約】【課題】  シリコン基板上に良質のペロブスカイト構造の単結晶を形成することができ、ペロブスカイト構造の単結晶を用いた素子の特性向上をはかる。【解決手段】  ペロブスカイト構造の強誘電体膜を用いた半導体装置であって、単結晶シリコン基板１１上に形成されたＺｒ1-x Ｓｉx Ｏ2 （0.08≦ｘ≦0.10）のａ軸配向単結晶バッファ膜１３と、バッファ膜１３上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された下部電極１４と、下部電極１４上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜１５と、強誘電体膜１５上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された上部電極１６とを備えた。【選択図】      図１
2008066668.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、
前記バッファ膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された下部電極と、
前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、
前記強誘電体膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された上部電極と、
を具備したことを特徴とする半導体装置。
【請求項２】
単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、
前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、
前記強誘電体膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された電極と、
をトランジスタのゲートスタック構造として持つことを特徴とする半導体装置。
【請求項３】
単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、
前記バッファ膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された下部電極と、
前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された抵抗変化膜と、
前記抵抗変化膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された上部電極と、
を具備したことを特徴とする半導体装置。
【請求項４】
単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、
前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された第１の磁性膜と、
前記第１の磁性膜上に形成され、ペロブスカイト構造の単結晶で形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成され、ペロブスカイト構造の単結晶で形成された第２の磁性膜と、
前記第２の磁性膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された電極と、
を具備したことを特徴とする半導体装置。
【請求項５】
前記バッファ膜のＳｉ組成比ｘは、０．０８≦ｘ≦０．１０の範囲であることを特徴とする請求項１〜４の何れかに記載の半導体装置。
【請求項６】
前記電極はＳｒＲｕＯ3 であり、前記強誘電体膜はＢａ1-s Ｓｒs ＴｉＯ3（０≦ｓ≦０．３）であることを特徴とする請求項１又は２記載の半導体装置。
【請求項７】
前記電極はＳｒＲｕＯ3 であり、前記抵抗変化膜はＳｒＺｒ1-t Ｃｒt Ｏ3 （0.001≦ｔ≦0.003）であることを特徴とする請求項３記載の半導体装置。
【請求項８】
前記電極はＰｔであり、前記磁性膜はＬａ1-u Ｓｒu ＭｎＯ3（０．２≦ｕ≦０．３）であり、前記トンネル絶縁膜はＳｒＴｉＯ3 又はＺｒx Ｓｉ1-x Ｏ2 であることを特徴とする請求項４記載の半導体装置。
【請求項９】
単結晶シリコン基板上に酸素欠損状態でＺｒx Ｓｉ1-x Ｏ2-y の非単結晶の膜を形成する工程と、
前記Ｚｒx Ｓｉ1-x Ｏ2-y 膜を酸素を含む雰囲気中でアニールすることにより、Ｚｒx Ｓｉ1-x Ｏ2 のａ軸配向単結晶バッファ膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記Ｚｒx Ｓｉ1-x Ｏ2-y 膜をスパッタ法により形成し、且つ前記Ｚｒx Ｓｉ1-x Ｏ2-y 膜におけるＳｉの組成ｘを０．０８≦ｘ≦０．１０の範囲に設定したことを特徴とする請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体膜，抵抗変化膜，或いは磁性膜としてペロブスカイト構造の単結晶を用いた半導体装置に係わり、特にペロブスカイト構造の単結晶を作製するための下地材料の改良をはかった半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ペロブスカイト構造の強誘電体膜を用いた強誘電体メモリ（ＦＲＡＭ）など、新しい材料を利用した半導体装置が考案されている。この種の装置では、単結晶シリコン基板上に特性の良い単結晶の強誘電体膜を形成する必要がある。このため、例えばＰｔ，Ｉｒ，ＩｒＯx ，ＳｒＴｉＯ3 ，ＴｉＮ，ＴｉＡｌＮ，ＹＳＺなど多種多様なバッファ膜が検討されてきた。しかし、結晶性が良く、しかも熱処理を経てもシリコン基板と反応しないようなバッファ膜として良い物質は、未だ発見されていない状況である。
【０００３】
例えば、バッファ層としてＹＳＺ（Yttira Stabilized Zirconia）を用いることが検討されている（例えば、非特許文献１参照）。しかし、ＹＳＺ中に含まれる希土類のイットリウムは熱処理によってシリコン基板中に非常に拡散しやすい。イットリウムがシリコン基板中に拡散してしまうと、基板の電気的特性を劣化させるような問題点がある。ＹＳＺ以外のバッファ膜は、そもそも結晶性の良い膜となりづらいため、ＹＳＺよりさらに問題点が多い状況にある。
【非特許文献１】Sung Kyun Lee, Dietrich Hesse, Ulrich Gosele, and No Nyung Lee, Applied Physics Letters 86, 142903(2005).
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように従来、ペロブスカイト構造の強誘電体膜を用いた強誘電体メモリにおいては、シリコン基板上に良質の単結晶を形成するのが難しく、これが素子特性を劣化させる要因となっていた。また、上記の問題は、強誘電体メモリに限らず、ペロブスカイト構造の抵抗変化膜を用いた抵抗変化メモリ、ペロブスカイト構造の磁性体膜を用いた磁気ヘッドなど、においても同様に言えることである。
【０００５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、シリコン基板上に良質のペロブスカイト構造の単結晶を形成することができ、ペロブスカイト構造の単結晶を用いた素子の特性向上をはかり得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は、次のような構成を採用している。
【０００７】
即ち、本発明の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された下部電極と、前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、前記強誘電体膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された上部電極と、を具備したことを特徴とする。
【０００８】
また、本発明の別の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された強誘電体膜と、前記強誘電体膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された電極と、をトランジスタのゲートスタック構造として持つことを特徴とする。
【０００９】
また、本発明の別の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された下部電極と、前記下部電極上に形成され、ペロブスカイト構造の単結晶で形成された抵抗変化膜と、前記抵抗変化膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された上部電極と、を具備したことを特徴とする。
【００１０】
また、本発明の別の一態様に係わる半導体装置は、単結晶シリコン基板上に形成されたＺｒ1-x Ｓｉx Ｏ2 のａ軸配向単結晶バッファ膜と、前記バッファ膜上に形成され、ペロブスカイト構造の単結晶で形成された第１の磁性膜と、前記第１の磁性膜上に形成され、ペロブスカイト構造の単結晶で形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され、ペロブスカイト構造の単結晶で形成された第２の磁性膜と、前記第２の磁性膜上に形成され、Ｐｔ又はペロブスカイト構造の単結晶で形成された電極と、を具備したことを特徴とする。
【００１１】
また、本発明の別の一態様に係わる半導体装置の製造方法は、単結晶シリコン基板上に酸素欠損状態でＺｒx Ｓｉ1-x Ｏ2-y の非単結晶の膜を形成する工程と、前記Ｚｒx Ｓｉ1-x Ｏ2-y 膜を酸素を含む雰囲気中でアニールすることにより、Ｚｒx Ｓｉ1-x Ｏ2 のａ軸配向単結晶バッファ膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ａ軸配向した単結晶Ｚｒ1-x Ｓｉx Ｏ2 膜をバッファ膜として用いることによって、シリコン基板上に良質のペロブスカイト構造の単結晶を形成することができ、ペロブスカイト構造の単結晶を用いた素子の特性向上をはかることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置、特に強誘電体キャパシタの概略構成を示す断面図である。
【００１５】
面方位が（００１）の単結晶シリコン基板１１上にＳｉＯ2 バッファ膜（界面層）１２が形成され、その上にＺｒ0.9 Ｓｉ0.1 Ｏ2 膜（ａ軸配向単結晶バッファ膜）１３が形成されている。バッファ膜１３上には、強誘電体膜１５を電極１４，１６で挟んだ強誘電体キャパシタが形成されている。即ち、バッファ膜１３上に下部電極１４としてＳｒＲｕＯ3 膜が形成され、その上に強誘電体膜１５としてＢａＴｉＯ3 膜が形成され、その上に上部電極１６としてＳｒＲｕＯ3 膜が形成されている。
【００１６】
強誘電体膜１５としてのＢａＴｉＯ3 及び電極１４，１６としてのＳｒＲｕＯ3 は、何れもペロブスカイト構造の単結晶であり、ＢａＴｉＯ3 の結晶構造は立方ペロブスカイト構造をｃ軸方向にマルテンサイトに伸張させた正方晶のペロブスカイト構造であり、＜００４＞方向が膜厚方向を向いている。
【００１７】
次に、本実施形態の半導体装置の製造方法について説明する。
【００１８】
まず、シリコン単結晶の（００１）面が露出している基板１１に対して、希フッ酸処理によって表面の自然酸化膜を剥離した。次いで、基板１１上にＺｒ0.91Ｓｉ0.09Ｏ1.95かならる酸素欠損状態の膜をジルコニウム及びシリコンターゲットを用いるような化成コスパッタ法にて約１００ｎｍ成膜した。この成膜においては必ずしもスパッタ法を用いる必要は無く、ＣＶＤ法，ＡＬＤ法，ＭＢＥ法，ＥＢ蒸着法など各種成膜手法を用いることが可能である。
【００１９】
次いで、シリコン基板１１上のＺｒ0.91Ｓｉ0.09Ｏ1.95膜を［Ｏ2 ］／（［Ａｒ］＋［Ｏ2 ］）＝３％なる雰囲気で、７５０℃、３０秒間アニールすることで、酸素欠損を補ってＺｒ0.91Ｓｉ0.09Ｏ2 膜とした。アニール条件は７５０℃以上１０５０℃以下であれば良く、雰囲気酸素は１００ｐｐｍ以上１００％以下であれば良く、アニール時間は３０秒以上８分以下であれば良い。上記のアニールによってＺｒ0.91Ｓｉ0.09Ｏ2 膜１３はシリコン基板１１に対してエピタキシャルな単結晶膜に変化する。
【００２０】
図２は、Ｚｒ0.91Ｓｉ0.09Ｏ2 膜がエピタキシャル単結晶膜であることを示す断面ＴＥＭ（透過電子顕微鏡）写真である。写真の印刷状況によっては粒界と誤解されるような模様が見かけ上現れている場合もあるが、原子点列の接続状況や、極微少領域組成分析などの結果を詳細に検討したところ、そのような模様は粒界ではないと判断される。エピタキシャル単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 膜は、正方晶の蛍石型構造であり、ａ軸方向が膜厚方向を向いている状態であった。このことを示す薄膜法によるＸ線回折結果を、図３に示す。
【００２１】
このように、酸素欠損状態でＺｒ0.91Ｓｉ0.09Ｏ2-y 膜を形成した後に、酸素を含む雰囲気中でアニールすることにより、良質の単結晶のＺｒ0.91Ｓｉ0.09Ｏ2 膜を形成することができる。ここで、スパッタで形成するＺｒ0.91Ｓｉ0.09Ｏ2-y 膜における酸素の欠損量ｙは、ｙ＝０．０５の近傍が望ましい。本発明者らの実験によれば、酸素の欠損量ｙが０．０４３以上で０．１１６以下であれば、その後のアニールにより良質の単結晶が得られることが確認された。
【００２２】
具体的には、化成コスパッタ法にてＺｒ0.91Ｓｉ0.09Ｏ2-y 中のｙとして、０．０４７，０．０５７，０．０５９，０．０６１，０．０６２，０．１１６，０．０４３，０．０００，０．０５３，０．０５６，０．０４６なる値の試料を作製したが、ｙ＝０．０００、即ち酸素欠損が認められない試料以外の全ての酸素欠損膜を経ることで、本実施形態に記されたような正方晶の単結晶Ｚｒ（Ｓｉ）Ｏ2 膜を作ることに成功した。またＺｒ0.91Ｓｉ0.09Ｏ2 膜の膜厚として、５，１０，２０，５０，１００，４５０ｎｍの各種膜厚の試料を作製したが、何れの膜厚でも正方晶の単結晶Ｚｒ（Ｓｉ）Ｏ2 膜を作ることに成功した。
【００２３】
図４は、ジルコニウム原子の３ｄ軌道に由来するＸ線光電子分光結果を示す。酸素欠損があるＺｒＳｉＯ試料では、Ｚｒ−Ｏ結合に由来するピーク以外に、Ｚｒ−Ｚｒ結合に由来するピークが存在する。酸素欠損が無いようなＺｒＳｉＯ試料では、Ｚｒ−Ｏ結合に由来するピークは存在するが、Ｚｒ−Ｚｒ結合に由来するピークは存在しない。
【００２４】
Ｚｒ−Ｏ結合に由来するピークの面積とＺｒ−Ｚｒ結合に由来するピークの面積を比較することでＺｒＳｉＯ試料中の酸素欠損量を見積もることができる。何故ならば、酸素が化学量論比よりも欠損していれば、酸素の欠損量に比例した量のＺｒ−Ｚｒ結合が生じざるを得ないためである。但し、それぞれのピークには既知の固有の換算係数を乗ずる必要があるため、酸素欠損量は図４中の単純なピーク面積強度比とは一致しない。図４では、Ｚｒ0.91Ｓｉ0.09Ｏ2-y における酸素欠損量ｙとして０．０５３なる値が見積もられた。
【００２５】
また、バッファ膜１３を一般式でＺｒ1-x Ｓｉx Ｏ2 と記載した場合、Ｓｉの組成比ｘはｘ＝０．０９の近傍が望ましい。以下に示す本発明者らの実験によれば、ｘが０．０８以上で０．１０以下の範囲であれば、大きな誘電率が得られ単結晶であることが確認された。
【００２６】
図５は、アニールによって酸素欠損が存在しないようにしたＺｒ1-x Ｓｉx Ｏ2 試料における誘電率の組成変化を示す図である。ｘ＝８％，９％，１０％で誘電率が上がっており、Ｚｒ1-x Ｓｉx Ｏ2 が０．０８≦ｘ≦０．１０の範囲で単結晶となることが分かる。なお、ＳｉＯ2 の誘電率は３．９程度と低いため、ｘが大きいほど誘電率が減少するような基本的な傾向があるにも拘わらず、上記ｘの範囲で誘電率が上昇することに意義がある。
【００２７】
図６は、ｘが０．０８から０．１０までの範囲で、膜厚方向に２００、即ちａ軸方向の回折ピークしか出てこないことを示す図である。特に、ｘが０．０８から０．０９までの範囲では、２００ピークが鋭く、非常に良いａ軸配向状態であることが示される。
【００２８】
また、図７（ａ）に示すように膜厚方向に誘電率が小さい結晶方向が配向した場合、膜厚方向への酸素拡散障壁が大きいためにａ軸配向は起こりにくい。一方、図７（ｂ）に示すように膜厚方向に誘電率が大きい結晶方向が配向した場合、膜厚方向への酸素拡散障壁が大きいためにａ軸配向は起こりやすい。本実施形態では、ｘの範囲を０．０８から０．１０までに設定し、Ｚｒ1-x Ｓｉx Ｏ2 の高い誘電率を得ているので、ａ軸配向が起こりやすくなっている。
【００２９】
また、単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜１３とシリコン基板１１との間には、図１及び図２に示すようにＳｉＯ2 を主成分とする界面層（バッファ層）１２が介在しているが、このＳｉＯ2 を主成分とする界面層１２は必ずしも存在しなくても良いし、存在しないようにアニール条件を調整することも可能である。ＳｉＯ2 を主成分とする界面層１２を良く観察すると、結晶となっていることが分かった。ＳｉＯ2 を主成分とする界面層１２の結晶構造は、擬クリストバライトと考えることで矛盾がない。ＳｉＯ2 を主成分とする界面層１２の擬クリストバライトは、正方晶蛍石型Ｚｒ0.91Ｓｉ0.09Ｏ2 単結晶膜層中の原子配列、及び上記単結晶Ｓｉ基板中の原子配列と連続しているような接合状態にあった。このような原子配列は界面における転移が少ないため、電気的な欠陥が少ないことによる良い電気特性が得られる。
【００３０】
次いで、単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜１３の上に、下部電極１４としてのＳｒＲｕＯ3 膜を、ＳｒＲｕＯ3 ターゲットを用いるスパッタ法にてエピタキシャルに約３００ｎｍ成膜した。このエピタキシャル成膜においては、スパッタ法以外にＡＬＤ法，ＭＢＥ法などを用いることが可能である。このようにして形成されたＳｒＲｕＯ3 膜１４の結晶構造は立方ペロブスカイト構造であり、＜００４＞方向が膜厚方向を向く。
【００３１】
次いで、ＳｒＲｕＯ3 下部電極１４上に強誘電体膜１５としてのＢａＴｉＯ3 膜を、ＢａＴｉＯ3 ターゲットを用いるスパッタ法にてエピタキシャルに約５００ｎｍ成膜した。このエピタキシャル成膜においては、スパッタ法以外にＡＬＤ法、ＭＢＥ法などを用いることが可能である。このようにして形成されたＢａＴｉＯ3 膜の結晶構造は、立方ペロブスカイト構造をｃ軸方向にマルテンサイトに伸張させた正方晶のペロブスカイト構造であり、＜００４＞方向が膜厚方向を向く。
【００３２】
ここで、ＢａＴｉＯ3 膜の代わりに、例えばＢａ0.7 Ｓｒ0.3 ＴｉＯ3 膜を用いることも可能である。Ｂａに替えてＳｒの含有量を増やすことでエピタキシャル成長が容易になる利点があるが、誘電特性は劣化する問題点がある。実用上許容できるＳｒ混入量は０．３までである。即ち、Ｂａ1-s Ｓｒs ＴｉＯ3（０≦ｓ≦０．３）を用いることが可能である。
【００３３】
また、Ｂａ1-x Ｓｒx ＴｉＯ3 膜において、［Ｔｉ］／（［Ｂａ］＋［Ｓｒ］）比は必ずしも１である必要は無く、０．７以上１．１以下まで可能である。上記［Ｔｉ］／（［Ｂａ］＋［Ｓｒ］）比が１よりも大きい場合、Ｔｉサイトが一部欠損したペロブスカイト構造であるが、Ｂａ（又はＳｒ）サイトが一部欠損しても強誘電特性は急速には劣化しない。或いは、Ｂａ1-x Ｓｒx ＴｉＯ3 結晶の粒界にＴｉＯ2 アナターゼ結晶がエピタキシャルに貫入しているような構造となっている場合もあるが、その場合でも強誘電特性は急速には劣化しない。上記［Ｔｉ］／（［Ｂａ］＋［Ｓｒ］）比が１よりも小さい場合、例えばＫ2 ＮｉＦ4 構造のような層状ペロブスカイト構造となるが、層状ペロブスカイト構造の一部分であるＢａ1-x Ｓｒx Ｏ層状結晶構造部分が増加しても強誘電特性は急速には劣化しない。上記Ｋ2 ＮｉＦ4 構造のような層状ペロブスカイト結晶は、ＳｒＴｉＯ3 のような単純ペロブスカイト結晶にルデルスデン・ポッパー型欠陥が貫入した構造と見なすことも可能である。何れの見方でも構造の実態は全く同じものである。
【００３４】
従って、［Ｔｉ］／（［Ｂａ］＋［Ｓｒ］）比は１であることが望ましいが、１からずれていても使用可能であり、１からずれていることは本質では無い。上記組成ずれの範囲は実験的に強誘電特性の劣化の許容範囲として得られた値であり、理論的には更なる組成ずれも可能である。このような組成ずれの事情は、ペロブスカイト構造であるＳｒＲｕＯ3 膜についても同様である。
【００３５】
次いで、ＢａＴｉＯ3 強誘電体膜１５上に上部電極１６としてのＳｒＲｕＯ3 膜を、再度ＳｒＲｕＯ3 ターゲットを用いるスパッタ法にてエピタキシャルに約３００ｎｍ成膜した。このエピタキシャル成膜においては、スパッタ法以外にＡＬＤ法、ＭＢＥ法などを用いることが可能である。このようにして形成されたＳｒＲｕＯ3 膜の結晶構造は立方ペロブスカイト構造であり、＜００４＞方向が膜厚方向を向く。
【００３６】
次に、ＳｒＲｕＯ3 上部電極１６上にスパッタ法にてＰｔ電極を約５００ｎｍ成膜した。Ｐｔ電極の成膜においては、ＣＶＤ法，ＡＬＤ法，ＥＢ蒸着法，ゾルゲル法など各種成膜手法を用いることが可能である。Ｐｔの代わりにＡｕやＴｉＮや高ドープＳｉなど、ＳｒＲｕＯ3 との化学反応性が少ない材料であればどんな電極材料を用いても良い。
【００３７】
ＳｒＲｕＯ3（上部電極）１６／ＢａＴｉＯ3（強誘電体）１５／ＳｒＲｕＯ3（下部電極）１３からなる強誘電体キャパシタのＰＶ特性を調べたものが、図８である。分極が電圧に対してヒステリシスを描いている。０Ｖにおいて残留分極が十分な大きさを保つため、例えば不揮発性メモリとして利用できる。
【００３８】
本実施形態に示したような強誘電体特性を得るためには、強誘電体の結晶性が良いことが必要である。図９に、強誘電体の結晶性が劣るような上記構造のキャパシタのＰＶ特性を示す。ヒステリシスは存在するものの、角型特性に劣り、０Ｖにおける残留分極量が少なく、実用にはならない状態である。
【００３９】
本実施形態に示したような強誘電体キャパシタを不揮発性メモリとして用いる場合、クロスポイント型のメモリ配置にすることが最も容易であり、しかも集積度も高くできるが、個々の製造装置に対応したプロセス技術の詳細によっては本実施形態に記したほど特性の良いものが作製できるとは限らない。従って、実用に耐えるロバストネスを得るためには選択トランジスタを作製し、選択トランジスタのソース又はドレインに対して本実施形態のＳｒＲｕＯ3 下部電極１４又はＳｒＲｕＯ3 上部電極１６を接続することが好ましい。
【００４０】
図１０は、本実施形態の強誘電体キャパシタを用いた不揮発性メモリの概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４１】
Ｓｉ基板１０１（１１）上にゲート絶縁膜１０２を介してゲート電極１０３を形成し、ゲート電極１０３をマスクに基板表面に不純物をイオン注入することによりソース・ドレイン領域１０４，１０５が形成され、これにより選択トランジスタが構成されている。この選択トランジスタのドレイン領域１０５上に、前記図１に示したような強誘電体キャパシタが形成されている。
【００４２】
即ち、ドレイン領域１０５上に、ＳｉＯ2 バッファ膜１２，Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜１３、ＳｒＲｕＯ3 下部電極１４、ＢａＴｉＯ3 強誘電体膜１５，ＳｒＲｕＯ3 上部電極１６を上記順に積層することにより強誘電体キャパシタが形成されている。そして、強誘電体キャパシタの側面に下部電極１４とドレイン領域１０５とを電気的に接続するためのプラグ１０６が形成されている。
【００４３】
本実施形態に記したＺｒ0.91Ｓｉ0.09Ｏ2 バッファ膜１３には導電性が無いため、ＳｒＲｕＯ3 下部電極１４と選択トランジスタのソース又はドレインとの間を電気的に導通させるためのプラグ１０６などが必要になり、プロセスが若干複雑になるようなデメリットがある。しかし、何よりも強誘電体の結晶性が良いことが、角型特性や電荷保持特性や長期信頼性その他各種強誘電体メモリとしての特性の向上に繋がるため、上記デメリットを甘受する利点は十分に大きい。
【００４４】
なお、Ｚｒ0.91Ｓｉ0.09Ｏ2 膜が単結晶になった機構については結晶内部の微視的な内部エネルギー状態を考察することで理解され、そのような考察の結果として、例えばＺｒ0.9 Ｎｂ0.1 Ｏ2+y 膜なども本実施形態に記した製造方法を用いることでＳｉ基板上において単結晶となる可能性が高いことが著者らの研究により明らかとなった。この場合には、Ｚｒ0.9 Ｎｂ0.1 Ｏ2+y 膜が導電性であることから上記プラグ１０６の省略が可能になる。
【００４５】
このように本実施形態によれば、シリコン基板１１上にａ軸配向した単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 膜１３を形成することによって、シリコン基板１１と反応しやすい成分を含まず、しかも１０００℃までの熱処理によって全く構造変化が生じず、しかも極めて結晶性が良くてコヒーレンス長が１００ｎｍ以上あるような単結晶バッファ膜１３を得ることができる。そして、このようなＺｒ0.91Ｓｉ0.09Ｏ2 バッファ膜１３上には、ＳｒＲｕＯ3 電極１４，１６及びＢａＴｉＯ3 強誘電体膜１５がエピタキシャル成長するため、強誘電体膜１５や電極１４，１６の結晶性が非常に良く、強誘電特性に優れた積層膜を得ることが可能である。即ち、シリコン基板１１上に良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた強誘電体キャパシタや強誘電体メモリの素子特性向上をはかることができる。
【００４６】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係わる半導体装置、特に強誘電体メモリの概略構成を示す断面図である。この実施形態は、ゲート絶縁膜に強誘電体膜を用いたものである。
【００４７】
面方位が（００１）の単結晶シリコン基板２１上の一部に、極めて薄いＳｉＯ2 バッファ膜２２を介して膜厚５ｎｍのＺｒ0.91Ｓｉ0.09Ｏ2 膜（ａ軸配向単結晶バッファ膜）２３が形成されている。このバッファ膜２３上に、膜厚２００ｎｍのＢａ0.8Ｓｒ0.2ＴｉＯ3 膜（強誘電体膜）２５が形成され、その上に膜厚３００ｎｍのＳｒＲｕＯ3 膜（ゲート電極）２６が形成されている。そして、ゲート部の両側には、ソース・ドレイン領域２７，２８が形成されている。
【００４８】
次に、本実施形態の半導体装置の製造方法について説明する。
【００４９】
第１の実施形態と同様に希フッ酸処理したシリコン基板２１上に、酸素欠損状態のＺｒ0.91Ｓｉ0.09Ｏ1.97なる組成の膜を、第１の実施形態と同様の手法にて約５ｎｍ成膜した。続いて、Ｚｒ0.91Ｓｉ0.09Ｏ1.97膜を［Ｏ２］／（［Ａｒ］＋［Ｏ２］）＝０．３％なる雰囲気、７００℃、１秒間以下のスパイクアニールを施すことで、酸素欠損を補って膜厚方向にａ軸配向の単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜２３とした。なお、第１の実施形態と同様に、Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜２３とＳｉ基板２１との間にＳｉＯ2 を主成分とする界面層２２があっても良いし、無くてもよい。
【００５０】
次いで、単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜２３上に第１の実施形態と同様の方法にてエピタキシャルにＢａ0.8 Ｓｒ0.2 ＴｉＯ3 膜（強誘電体膜）２５を約２００ｎｍ成膜した。
【００５１】
次いで、Ｂａ0.8 Ｓｒ0.2 ＴｉＯ3 強誘電体膜２５上に、第１の実施形態と同様の方法にてエピタキシャルにＳｒＲｕＯ3 膜（ゲート電極）２６を約３００ｎｍ成膜した。ＳｒＲｕＯ3 ゲート電極２６の電気抵抗は結晶性が劣化することによって上昇するため、エピタキシャルであることが望ましい。
【００５２】
次いで、上記積層膜上にトランジスタゲートのパターンを持つようなマスク（図示せず）を作製し、ＡｒとＣＦ4 を含むような雰囲気中でドライエッチングを行うことでゲート部を形成し、ソース・ドレイン領域２７，２８を露出させた。
【００５３】
これ以降のプロセスは一般的な半導体プロセスを適用可能である。例えば、上記パターン上にイオンインプラント法によってソース・ドレイン領域２７，２８の不純物をドーピングを施し、例えば１０５０℃における１秒間のスパイクアニールを施すことでソース・ドレイン領域２７，２８を活性化すれば良く、これらのプロセスによって強誘電特性が問題になるほど劣化することはない。
【００５４】
このような構成であれば、ゲート絶縁膜に強誘電体膜を用いた強誘電体メモリとして動作させることができる。そしてこの場合、第１の実施形態と同様に、シリコン基板２１上にａ軸配向した単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 膜２３を形成することによって、シリコン基板２１上に良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた強誘電体メモリの素子特性向上をはかることができる。
【００５５】
なお、本実施形態では第１の実施形態とは異なり、Ｚｒ0.91Ｓｉ0.09Ｏ2 バッファ膜２３とＢａ0.8 Ｓｒ0.2 ＴｉＯ3 強誘電体膜２５の積層膜に加わる電界によって、素子の強誘電特性が得られるため、Ｚｒ0.91Ｓｉ0.09Ｏ2膜２３は薄い方が望ましい。しかしながら、Ｚｒ0.91Ｓｉ0.09Ｏ2 膜２３があまりに薄いとＢａ0.8 Ｓｒ0.2 ＴｉＯ3 強誘電体膜２５のリークを低下させるためのバリア機能が低下する問題点がある。Ｚｒ0.91Ｓｉ0.09Ｏ2 膜２５のバリア機能を保てる薄膜化の限界は、界面ＳｉＯ2 層２２を含んだ酸化膜換算膜厚（ＥＯＴ）として０．６ｎｍである。
【００５６】
（第３の実施形態）
第１の実施形態において、単結晶の強誘電体としてのＢａＴｉＯ3 膜に替えて、（A. Beck, J. G. Bednorz, Ch. Gerber, C. Rossel, and D. Widmer, Applied Physics Letters 77, (2000), 139）に記されているようなＳｒＺｒ0.998Ｃｒ0.002Ｏ3 膜（抵抗変化膜）を用いることで、抵抗変化メモリ、即ちＲＲＡＭとして利用できる。抵抗変化膜の形成方法としては第１の実施形態と同様にスパッタ法を用いればよい。
【００５７】
ＳｒＺｒ0.998Ｃｒ0.002Ｏ3 膜を抵抗変化メモリとして用いる場合、絶縁膜を挟み込む電極が異なると所望の特性が得られなくなる場合があるが、本構造においてはＳｒＲｕＯ3 電極を用いる点で共通しており、再現性には殆ど疑いがない。なお、抵抗変化膜を一般式でＳｒＺｒ1-t Ｃｒt Ｏ3 と記載した場合、Ｃｒの組成比ｔが０．００１以上で０．００３以下の範囲であれば、印加電圧の符号により抵抗が大きく変化する抵抗変化特性を有する良好な単結晶であることが確認された。
【００５８】
抵抗変化メモリを形成する場合、上記ＳｒＲｕＯ3 ／ＳｒＺｒ0.998Ｃｒ0.002Ｏ3 ／ＳｒＲｕＯ3 膜以外にも、例えばＰｔ／Ｐｒ0.7 Ｃａ0.3 ＭｎＯ3 ／Ｐｔ膜や、Ａｇ／Ｐｒ0.7 Ｃａ0.3 ＭｎＯ3 ／ＹＢａ2 Ｃｕ3 Ｏ7 膜や、Ａｇ／ＬａＣｏＯ3／ＬａＡｌＯ3 膜（抵抗変化は上部Ａｇ電極間で得る）や、Ａｇ／ＢｉＳｒ2 ＣａＣｕ2 Ｏ8 ／ＬａＡｌＯ3 膜や、Ａｇ／Ｌａ0.75Ｓｒ0.25ＭｎＯ3／ＬａＡｌＯ3 膜や、Ａｇ／Ｌａ0.80Ｃａ0.20ＭｎＯ3 ／ＬａＡｌＯ3 膜などが可能である。特に、Ｐｔはこれらの結晶と格子定数が殆ど同じであり、実際にペロブスカイトとほぼ互換にエピタキシャル成長することを本発明者らは実験で確認している。従って、ペロブスカイトがＺｒ0.91Ｓｉ0.09Ｏ2 膜上にエピタキシャル成長する以上、ＰｔもＺｒ0.9 Ｓｉ0.1 Ｏ2 膜上にエピタキシャル成長すると考えられるため、Ｚｒ0.91Ｓｉ0.09Ｏ2 膜上にＰｔ／Ｐｒ0.7 Ｃａ0.3 ＭｎＯ3 ／Ｐｔ膜はエピタキシャルに作製することが可能である。
【００５９】
このように本実施形態によれば、ＳｒＺｒ0.998Ｃｒ0.002Ｏ3 膜などの電圧印加の極性によって抵抗が変化する抵抗変化膜を用いることにより、抵抗変化メモリを作製することができる。そしてこの場合、第１の実施形態と同様に、シリコン基板２１上にａ軸配向した単結晶Ｚｒ0.91Ｓｉ0.09Ｏ2 膜２３を形成することによって、シリコン基板２１上に良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた抵抗変化メモリの素子特性向上をはかることができる。
【００６０】
なお、本実施形態に記したＲＲＡＭも、第１の実施形態に記したものと同様に選択トランジスタのソース又はドレインと電気的に接触するように形成して使用することが可能である。
【００６１】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係わる半導体装置の概略構成を示す断面図である。この例は、ＴＭＲ（Tunnel Magneto-Resistance）効果やＧＭＲ（Giant Magneto Resistance）効果を利用した磁気メモリ（ＭＲＡＭ）、更には磁気ヘッドとして私用することが可能である。
【００６２】
単結晶シリコン基板４１上に、ＳｉＯ2 バッファ膜（界面層）４２を介してＺｒ0.91Ｓｉ0.09Ｏ2 バッファ膜４３が形成され、その上にＬａ0.7 Ｓｒ0.3 ＭｎＯ3 膜（第１の磁性膜）４４が形成され、その上に３．５ｎｍの膜厚のＺｒ0.9 Ｓｉ0.1 Ｏ1.93膜（トンネル絶縁膜）４５が形成され、その上にＬａ0.7 Ｓｒ0.3 ＭｎＯ3 膜（第２の磁性膜）４６が形成されている。
【００６３】
第２の磁性膜４６，トンネル絶縁膜４５，及び第１の磁性膜４４の一部はメサ状にエッチングされ、メサの側部にＳｉＯ2 等の絶縁膜４７が埋め込み形成されている。そして、第２の磁性膜４６及び絶縁膜４７上にＰｔ電極４８が形成されている。
【００６４】
この半導体装置は、第１の実施形態に示したようなＺｒ0.91Ｓｉ0.09Ｏ2 バッファ膜４３上に、スパッタ法によりＬａ0.7 Ｓｒ0.3 ＭｎＯ3 磁性膜４４を形成し、例えば約３．５ｎｍの膜厚のＺｒ0.9 Ｓｉ0.1 Ｏ1.93トンネル絶縁膜４５を再度形成し、第１の実施形態と同様の熱処理を施して単結晶化し、再度Ｌａ0.7 Ｓｒ0.3 ＭｎＯ3 磁性膜４６を形成することで、磁気抵抗変化膜として動作させることが可能である。ここで、上記熱処理は、全ての積層構造を堆積後に行うことも可能である。
【００６５】
なお、磁性膜４４，４６を一般式でＬａ1-u Ｓｒu ＭｎＯ3 と記載した場合、Ｓｒの組成比ｕが０．２以上で０．３以下の範囲であれば、磁気特性を有する良好な単結晶であることが確認された。また、トンネル絶縁膜４５としては、Ｚｒx Ｓｉ1-x Ｏ2代わりにＳｒＴｉＯ3 を用いることも可能である。
【００６６】
このような積層膜は、例えばＭＲＡＭにおける磁気記憶の変化を検出する部分に用いたり、ハードディスクのヘッドのようなディスク上の磁気記憶を検出するような部品として用いることが可能である。そしてこの場合、シリコン基板４１上にａ軸配向した単結晶Ｚｒ0.9 Ｓｉ0.1 Ｏ2 膜４３を形成することによって、シリコン基板４１上に磁性膜４４，４６としての良質のペロブスカイト構造の単結晶を形成することができ、これによりペロブスカイト構造の単結晶を用いた素子の特性向上をはかることができる。
【００６７】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、単結晶シリコン基板上にＳｉＯ2 膜を介してＺｒ0.91Ｓｉ0.09Ｏ2 バッファ膜を形成したが、ＳｉＯ2 膜は省略することも可能である。また、Ｚｒ1-x Ｓｉx Ｏ2 バッファ膜におけるＳｉ組成ｘは０．０９に限るものではなく、０．０８≦ｘ≦０．１０の範囲であればよい。
【００６８】
第１，第２の実施形態における強誘電体膜はＢａ1-s Ｓｒs ＴｉＯ3（０≦ｓ≦０．３）に限るものではなく、ペロブスカイト構造の強誘電体単結晶であればよい。また、第３の実施形態における抵抗変化膜はＳｒＺｒ1-t Ｃｒt Ｏ3（0.001≦ｔ≦0.003）に限るものではなく、先に説明した各種の膜を用いることができ、ペロブスカイト構造の単結晶であればよい。さらに、第４の実施形態における磁性膜はＬａ1-u Ｓｒu ＭｎＯ3（０．２≦ｕ≦０．３）に限るものではなく、ペロブスカイト構造の磁性体単結晶であればよい。
【００６９】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００７０】
【図１】第１の実施形態に係わる強誘電体キャパシタの概略構成を示す断面図。
【図２】第１の実施形態におけるバッファ膜の結晶状態を示す断面ＴＥＭ写真（顕微鏡写真）。
【図３】第１の実施形態における強誘電体キャパシタの薄膜法によるＸ線回折結果を示す図。
【図４】ジルコニウム原子の３ｄ軌道に由来するＸ線光電子分光結果を示す図。
【図５】アニールによって酸素欠損が存在しないようにしたＺｒ1-x Ｓｉx Ｏ2 試料における誘電率の組成変化を示す図。
【図６】Ｓｉの組成比ｘが０．０８から０．１０までの範囲で、膜厚方向にａ軸方向の回折ピークしか出てこないことを示す図。
【図７】膜厚方向に誘電率が小さい結晶方向が配向した場合と誘電率が大きい結晶方向が配向した場合の例を示す図。
【図８】第１の実施形態における強誘電体の電界に対する分極を示す図。
【図９】第１の実施形態よりも結晶性に劣る強誘電体の電界に対する分極を示す図。
【図１０】第１の実施形態に係わる強誘電体メモリの概略構成を示す断面図。
【図１１】第２の実施形態に係わる強誘電体メモリの概略構成を示す断面図。
【図１２】第４の実施形態に係わる半導体装置の概略構成を示す断面図。
【符号の説明】
【００７１】
１１，２１，４１，１０１…単結晶シリコン基板
１２，２２，４２…ＳｉＯ2 バッファ膜（界面層）
１３，２３，４３…ＺｒＳｉＯ2 バッファ膜
１４…ＳｒＲｕＯ3 膜（下部電極）
１５，２５…ＢａＴｉＯ3 膜（強誘電体膜）
１６…ＳｒＲｕＯ3 膜（上部電極）
２６…ＳｒＲｕＯ3 膜（ゲート電極）
２７，１０４…ソース領域
２８，１０５…ドレイン領域
４４…ＬａＳｒＭｎＯ3 膜（第１の磁性膜）
４５…ＺｒＳｉＯ2 膜（トンネル絶縁膜）
４６…ＬａＳｒＭｎＯ3 膜（第２の磁性膜）
４７…埋め込み絶縁膜
４８…Ｐｔ電極
１０２…ゲート絶縁膜
１０３…ゲート電極
１０６…プラグ
【図１】
2008066668.tif 000003
【図２】
2008066668.tif 000004
【図３】
2008066668.tif 000005
【図４】
2008066668.tif 000006
【図５】
2008066668.tif 000007
【図６】
2008066668.tif 000008
【図７】
2008066668.tif 000009
【図８】
2008066668.tif 000010
【図９】
2008066668.tif 000011
【図１０】
2008066668.tif 000012
【図１１】
2008066668.tif 000013
【図１２】
2008066668.tif 000014