(57)【要約】【課題】従来の出力回路は、出力端子から入力するノイズに対する耐性が低い問題があった。【解決手段】本発明にかかる出力回路は、入力信号を受ける入力端子と、第１の電源ｇｎｄと出力端子との間に接続される出力トランジスタＭＮｏｕｔと、入力端子及び出力トランジスタＭＮｏｕｔのゲートに接続され、入力信号に基づいて出力トランジスタＭＮｏｕｔのゲートに対する電流の吐き出し又は引き込みを制御する電流制御回路１０と、第１の電源ｇｎｄに接続される電圧生成回路１１と、出力トランジスタＭＮｏｕｔのゲートと電圧生成回路１１との間に接続され、入力信号により開閉状態が制御されるスイッチ回路Ｓ１とを備え、出力トランジスタＭＮｏｕｔのゲートと第１の電源ｇｎｄとの電位差が所定の値以下になると、入力信号の電圧レベルにかかわらず、スイッチ回路Ｓ１はオフ状態となることを特徴とするものである。【選択図】図１
2008271224.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受ける入力端子と、
第１の電源と出力端子との間に接続される出力トランジスタと、
前記入力端子及び前記出力トランジスタのゲートに接続され、前記入力信号に基づいて前記出力トランジスタのゲートに対する電流の吐き出し又は引き込みを制御する電流制御回路と、
前記第１の電源に接続される電圧生成回路と、
前記出力トランジスタのゲートと前記電圧生成回路との間に接続され、前記入力信号により開閉状態が制御されるスイッチ回路と、
を備え、
前記出力トランジスタのゲートと前記第１の電源との電位差が所定の値以下になると、前記入力信号の電圧レベルにかかわらず、前記スイッチ回路はオフ状態となる、
ことを特徴とする出力回路。
【請求項２】
前記スイッチ回路は、前記電圧生成回路に接続されるソースと、前記出力トランジスタのゲートに接続されるドレインとを有し、前記電圧生成回路は、前記ソースの電圧と前記第１の電源との電圧差を設定する請求項１に記載の出力回路。
【請求項３】
前記電圧生成回路は、直列に接続された複数のダイオードによって、前記スイッチ回路がオフ状態となる前記出力トランジスタのゲートと前記第１の電源との電位差を設定する請求項１又は２に記載の出力回路。
【請求項４】
前記出力トランジスタは、ＮＭＯＳトランジスタで形成され、前記ダイオードは、ダイオード接続したＮＭＯＳトランジスタで形成され、前記ダイオードはアノードが前記出力トランジスタのゲート側に接続され、カソードが前記第１の電源に接続される請求項３に記載の出力回路。
【請求項５】
前記出力トランジスタは、ＰＭＯＳトランジスタで形成され、前記ダイオードは、ダイオード接続したＰＭＯＳトランジスタで形成され、前記ダイオードはカソードが前記出力トランジスタのゲート側に接続され、アノードが前記第１の電源に接続される請求項３に記載の出力回路。
【請求項６】
前記電圧生成回路が設定する電圧差は、前記出力トランジスタの閾値電圧と、前記出力トランジスタの相互コンダクタンスと、に基づき設定される請求項１乃至５のいずれか１項に記載の出力回路。
【請求項７】
前記電流制御回路は、吐き出し時の電流値と引き込み時の電流値とが実質的に同じになるように制御する請求項１乃至６のいずれか１項に記載の出力回路。
【請求項８】
前記出力トランジスタのゲートと前記第１の電源又は第２の電源との間に接続されるコンデンサをさらに有する請求項１乃至７のいずれか１項に記載の出力回路。
【請求項９】
前記電流制御回路は、
前記第１の電源と前記出力トランジスタのゲートとの間に直列に接続される第１の電流源及び第１の電流制御スイッチと、
第２の電源と前記出力トランジスタのゲートとの間に直列に接続される第２の電流源及び第２の電流制御スイッチと、を備え、
前記第１、第２の電流制御スイッチは、前記入力信号に基づき開閉状態が制御される請求項１乃至８のいずれか１項に記載の出力回路。
【請求項１０】
前記電流制御回路は、
前記電流制御回路の引き込み側の電流値を設定する第１の電流源と、
前記第１の電流源が出力する電流に基づき前記出力トランジスタのゲートに対して電流を引き込む第１のカレントミラーと、
前記電流制御回路の吐き出し側の電流値を設定する第２の電流源と、
前記第２の電流源が出力する電流に基づき前記出力トランジスタのゲートに対して電流を吐き出す第２のカレントミラーと、
前記第１のカレントミラーを構成するトランジスタのゲートと前記第１の電源との間に接続され、前記入力信号に基づき開閉状態が制御される第１の電流制御スイッチと、
前記第２のカレントミラーを構成するトランジスタのゲートと第２の電源との間に接続され、前記入力信号に基づき開閉状態が制御される第２の電流制御スイッチと、
を備える請求項１乃至８のいずれか１項に記載の出力回路。
【請求項１１】
前記電流制御回路は、
前記電流制御回路の引き込み側の電流値を設定する第１の電流源と、
前記第１の電流源が出力する電流に基づき前記出力トランジスタのゲートに対して電流を引き込む第１のカレントミラーと、
前記電流制御回路の吐き出し側の電流値を設定する第２の電流源と、
前記第２の電流源が出力する電流に基づき前記出力トランジスタのゲートに対して電流を吐き出す第２のカレントミラーと、
前記第１のカレントミラーを構成するトランジスタのゲートと前記第１の電源との間に接続され、前記入力信号に基づき開閉状態が制御される第１の電流制御スイッチと、
を備える請求項１乃至８のいずれか１項に記載の出力回路。
【請求項１２】
前記電流制御回路は、
前記電流制御回路の引き込み側の電流値を設定する第１の電流源と、
前記第１の電流源が出力する電流に基づき前記出力トランジスタのゲートに対して電流を引き込む第１のカレントミラーと、
前記電流制御回路の吐き出し側の電流値を設定する第２の電流源と、
前記第２の電流源が出力する電流に基づき前記出力トランジスタのゲートに対して電流を吐き出す第２のカレントミラーと、
前記第２のカレントミラーを構成するトランジスタのゲートと第２の電源との間に接続され、前記入力信号に基づき開閉状態が制御される第２の電流制御スイッチと、
を備える請求項１乃至８のいずれか１項に記載の出力回路。
【請求項１３】
前記電流制御回路は、
前記出力トランジスタのゲートと前記第１の電源との間に接続され、前記入力信号に基づき導通状態が制御される第１のトランジスタと、
前記出力トランジスタのゲートと前記第２の電源との間に接続され、前記入力信号に基づき導通状態が制御される第２のトランジスタと、
を備え、
前記第１、第２のトランジスタは、オン抵抗の抵抗値に基づき前記出力トランジスタのゲートに対して吐き出される電流値又は引き抜かれる電流値を制御する請求項１乃至８のいずれか１項に記載の出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明にかかる出力回路は、特に出力トランジスタのゲートに対する電流の流入及び流出によって出力端子の電圧を変化させる出力回路に関する。
【背景技術】
【０００２】
異なる装置の間での通信において、立ち上がり及び立ち下がりが急峻な信号を使用するとその信号に起因して輻射ノイズや電源ノイズが発生し、このノイズによってシステムが誤動作する場合がある。このノイズを低減するためには信号の立ち上がり及び立ち下がりのスルーレートを低減する必要がある。そこで、入力信号に対して出力信号のスルーレートを低減する出力回路が提案されている。このような回路をスルーレート回路と呼ぶことがある。また、このような出力回路では、入力信号のデューティー比と出力信号のデューティー比とが変化しないことが求められる。
【０００３】
このような出力回路の一例が特許文献１（以下、従来例と称す）に開示されている。従来例に記載されている出力回路１００の回路図を図９に示す。出力回路１００は、出力トランジスタＱｏのゲート電圧Ｖｇａｔｅの立ち上がり及び立ち下がりを電流源Ｃｓ１０、Ｃｓ１１、Ｃｓ２０、Ｃｓ２１が出力する電流によって制御する。より具体的には、ゲート電圧Ｖｇａｔｅを接地電圧から電源電圧に遷移させる場合、ゲート電圧Ｖｇａｔｅが所定の電圧Ｖｒ１に達するまでは電流源Ｃｓ１０、Ｃｓ１１を使用してゲート電圧Ｖｇａｔｅを上昇させる。そして、ゲート電圧Ｖｇａｔｅが所定の電圧Ｖｒ１に達した後は、電流源Ｃｓ１０を使用してゲート電圧Ｖｇａｔｅを上昇させる。一方、ゲート電圧Ｖｇａｔｅを電源電圧から接地電圧に遷移させる場合、ゲート電圧Ｖｇａｔｅが所定の電圧Ｖｒ２に達するまでは電流源Ｃｓ２０、Ｃｓ２１を使用してゲート電圧Ｖｇａｔｅを下降させる。そして、ゲート電圧Ｖｇａｔｅが所定の電圧Ｖｒ２に達した後は、電流源Ｃｓ２０を使用してゲート電圧Ｖｇａｔｅを下降させる。
【０００４】
上記のように、出力回路１００は、ゲート電圧Ｖｇａｔｅの電圧値に応じて使用する電流源の数を変更することでゲート電圧Ｖｇａｔｅの変化時間を制御する。そして、この制御によって、出力回路１００は、入力信号の立ち上がりと出力信号の立ち上がりと時間差及び入力信号の立ち下がりと出力信号の立ち下がりとの時間差が実質的に同じにする。これによって、出力回路１００は、出力信号のスルーレートを低減しながら、入力信号と出力信号のデューティー比を実質的に同じものとする。
【特許文献１】特開平１１−３４６１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、出力回路１００は、出力トランジスタＱｏのゲートに流す電流量の制御をゲート電圧Ｖｇａｔｅに基づき行なっている。そのため、出力端子にノイズが混入した場合、出力トランジスタＱｏのドレイン・ゲート間容量を介してこのノイズが出力トランジスタＱｏのゲートに伝達される。そして、出力トランジスタＱｏのゲートに伝達されたノイズによって、比較器ＣＰ１、ＣＰ２が誤動作を起こす。つまり、従来例１の出力回路１００は、出力端子から入力されるノイズに対する耐性が低い問題がある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、入力信号を受ける入力端子と、第１の電源と出力端子との間に接続される出力トランジスタと、前記入力端子及び前記出力トランジスタのゲートに接続され、前記入力信号に基づいて前記出力トランジスタのゲートに対する電流の吐き出し又は引き込みを制御する電流制御回路と、前記第１の電源に接続される電圧生成回路と、前記出力トランジスタのゲートと前記電圧生成回路との間に接続され、前記入力信号により開閉状態が制御されるスイッチ回路と、を備え、前記出力トランジスタのゲートと前記第１の電源との電位差が所定の値以下になると、前記入力信号の電圧レベルにかかわらず、前記スイッチ回路はオフ状態となる、ことを特徴とするものである。
【０００７】
本発明によれば、出力トランジスタのゲートの電圧は、入力端子から入力される入力信号に基づき制御される電流制御回路及びスイッチ回路によって制御される。これによって、出力トランジスタのゲートに対する電流の吐き出し又は引き込みは、出力端子から入力されるノイズの影響を受けることがない。
【発明の効果】
【０００８】
本発明にかかる出力回路によれば、出力端子から混入するノイズに対する耐性を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１
本実施の形態にかかる出力回路１のブロック図を図１に示す。図１に示すように、出力回路１は、入力端子、出力端子、出力トランジスタＭＮｏｕｔ、電流制御回路１０、スイッチ回路Ｓ１、電圧生成回路１１、コンデンサＣ１を有している。
【００１０】
出力トランジスタＭＮｏｕｔは、出力端子と第１の電源（例えば、接地側配線ｇｎｄ）との間に接続される。本実施の形態においては、出力トランジスタＭＮｏｕｔは、ＮＭＯＳトランジスタで形成されており、ソースが接地側配線ｇｎｄに接続され、ドレインが出力端子に接続される。また、出力端子と第２の電源（例えば、電源側配線ｖｄｄ）との間には、負荷が接続される。
【００１１】
なお、出力トランジスタは、ゲート電圧の電圧範囲として出力端子電圧遷移範囲が定義される。出力端子電圧遷移範囲は、出力トランジスタの閾値電圧と相互コンダクタンスｇｍとに基づき設定される。出力トランジスタのゲート電圧が、この出力端子電圧遷移範囲内の電圧である場合、出力端子の電圧はハイレベル（例えば、電源電圧ＶＤＤ）とロウレベル（例えば、接地電圧ＧＮＤ）との間の電圧となる。以下の説明では、出力端子電圧遷移範囲の高電圧側の電圧値を上側範囲値ＶＨと称し、低電圧側の電圧値を下側範囲値ＶＬと称す。出力トランジスタとして、ＮＭＯＳトランジスタを使用した場合、出力トランジスタの閾値電圧が下側範囲値ＶＬとして設定される。
【００１２】
電流制御回路１０は、入力端子及び出力トランジスタＭＮｏｕｔに接続され、出力トランジスタＭＮｏｕｔのゲートに対する電流の吹き出し又は引き込みを制御する。電流制御回路１０は、第１の電流源Ｉｓ１１、第２の電流源Ｉｓ１２、第１の電流制御スイッチＳ１１、第２の電流制御スイッチＳ１２を有している。本実施の形態では、第１の電流源と第２の電流源は、ともに電流値がＩとなる電流を出力する。第１の電流源Ｉｓ１１と第１の電流制御スイッチＳ１１は、出力トランジスタＭＮｏｕｔのゲートと接地側配線ｇｎｄとの間に直列に接続される。第２の電流源Ｉｓ１２、第２の電流制御スイッチＳ１２は出力トランジスタＭＮｏｕｔのゲートと電源側配線ｖｄｄの間に直列に接続される。
【００１３】
本実施の形態では、第１の電流制御スイッチＳ１１としてＮＭＯＳトランジスタを用いる。このＮＭＯＳトランジスタは、ソースが第１の電流源に接続され、ドレインが出力トランジスタＭＮｏｕｔのゲートに接続され、ゲートが入力端子に接続される。そして、このＮＭＯＳトランジスタは、入力端子から入力される入力信号に基づいて導通状態が制御される。また、第２の電流制御スイッチＳ１２としてＰＭＯＳトランジスタを使用する。このＰＭＯＳトランジスタは、ソースが第２の電流源に接続され、ドレインが出力トランジスタＭＮｏｕｔのゲートに接続され、ゲートが入力端子に接続される。そして、このＰＭＯＳトランジスタは、入力端子から入力される入力信号に基づいて導通状態が制御される。なお、第１の電流制御スイッチＳ１１は、第１の電流源Ｉｓ１１と接地側配線ｇｎｄとの間に接続しても良く、第２の電流制御スイッチＳ１２は、第２の電流源Ｉｓ１２と電源側配線ｖｄｄの間に接続されていても良い。
【００１４】
スイッチ回路Ｓ１は、出力トランジスタＭＮｏｕｔのゲートと電圧生成回路１１との間に接続され、入力端子から入力される入力信号により開閉状態が制御される。本実施の形態においては、スイッチ回路Ｓ１としてＮＭＯＳトランジスタを用いる。このＮＭＯＳトランジスタは、ゲートが入力端子に接続され、ソースが電圧生成回路１１に接続され、ドレインが出力トランジスタＭＮｏｕｔのゲートに接続される。スイッチ回路Ｓ１は、オン状態とオフ状態があるが、以下の説明では、スイッチ回路Ｓ１の開閉状態（又は導通状態）にかかわらず、オン状態はスイッチ回路Ｓ１に電流が流れている状態を示し、オフ状態はスイッチ回路Ｓ１に電流が流れていない状態を示すものとする。また、開閉状態のうち開状態は電流を遮断する状態であって、閉状態は電流を流すことができる状態を示す。
【００１５】
電圧生成回路１１は、接地側配線ｇｎｄに接続される。より具体的には、電圧生成回路１１は、第１のノードＮ１がスイッチ回路Ｓ１を介して出力トランジスタＭＮｏｕｔに接続され、第２のノードＮ２が接地側配線ｇｎｄに接続される。電圧生成回路１１は、第１のノードＮ１と第２のノードＮ２との間に複数の直列に接続されたダイオードＤ１、Ｄ２を有する。複数のダイオードＤ１、Ｄ２は、それぞれアノードが第１のノードＮ１側に配置され、カソードが第２のノードＮ２側に配置されるようにして直列に接続される。本実施の形態では、ダイオードとしてダイオード接続されたＮＭＯＳトランジスタを用いる。このとき、ＮＭＯＳトランジスタは、ドレインとゲートとが短絡されており、ドレインがアノードとなり、ソースがカソードとなる。そして、電圧生成回路１１は、直列接続されるダイオードの段数に応じて所定の電圧（以下、ゲート電圧遷移時間調整電圧Ｖｓｎｔと称す）を生成する。
【００１６】
なお、電圧生成回路１１は、第１のノードＮ１の電圧と第２のノードＮ２の電圧との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔ以上である場合は、第１のノードＮ１から第２のノードＮ２に向かって電流を流し、第１のノードＮ１の電圧と第２のノードＮ２の電圧との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔよりも小さい場合は、第１のノードＮ１から第２のノードＮ２への電流を遮断でるものであれば良い。また、別の観点によれば、電圧生成回路１１は、第１のノードＮ１の電圧と第２のノードＮ２の電圧との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔ以上である場合は、第１のノードＮ１のインピーダンスを低インピーダンス（好ましくは第１のノードＮ１と第２のノードＮ２とが短絡状態となる程度）とし、第１のノードＮ１の電圧と第２のノードＮ２の電圧との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔよりも小さい場合は、第１のノードＮ１のインピーダンスを高インピーダンス（好ましくは第１のノードＮ１と第２のノードＮ２とが絶縁状態となる程度）とするものであれば良い。つまり、電圧生成回路１１は、第１のノードＮ１と第２のノードＮ１との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔ以上である場合に、第１のノードＮ１から第２のノードＮ２への電流経路を導通状態とできれば良い。従って、本実施の形態では、電圧生成回路１１として、直列接続された複数のダイオードを用いたが、使用可能な回路はこの回路に限られるものではない。また、スイッチ回路Ｓ１及び電圧生成回路１１は、互いに直列に接続されていれば良く、いずれの回路が接地側配線に接続されていても構わない。
【００１７】
出力トランジスタとしてＮＭＯＳトランジスタを用いた場合、ゲート電圧遷移時間調整電圧Ｖｓｎｔは、出力トランジスタの閾値電圧と、出力端子電圧遷移範囲、出力端子電圧遷移範囲の上側範囲値ＶＨよりも高い電圧範囲となる第１の電圧範囲（以下、遅延設定電圧範囲と称す）と、の合計値として設定する。ここで、遅延設定電圧範囲は、出力トランジスタの閾値電圧と同じ値とすることが好ましい。本実施の形態では、ゲート電圧遷移時間調整電圧Ｖｓｎｔを２段のダイオードで生成しているが、直列接続するダイオードの段数は出力トランジスタの特性に応じて決定すれば良い。
【００１８】
コンデンサＣ１は、出力トランジスタＭＮｏｕｔのゲートと接地側配線ｇｎｄとの間に接続される。出力トランジスタＭＮｏｕｔのゲート電圧の変化の傾きは、コンデンサＣ１の容量値と電流制御回路１０の出力電流の電流値によって決まる。出力トランジスタＭＮｏｕｔのゲートの寄生容量に依存させずにこの傾きを設定するためには、コンデンサＣ１の容量値は、出力トランジスタＭＮｏｕｔのゲートの寄生容量の十倍以上の容量値であることが好ましい。
【００１９】
次に、出力回路１の動作のタイミングチャートを図２に示す。この図２を参照して出力回路１の動作について説明する。出力回路１には、入力端子を介して入力信号が入力される。この入力信号は、ハイレベル期間がＴＨであり、ロウレベル期間がＴＬである。従って、入力信号のデューティー比Ｄは、Ｄ＝ＴＨ／ＴＬで現される。
【００２０】
入力信号は、タイミングＴ１でロウレベルからハイレベルになる。この入力信号の立ち上がりに応じて、第１の電流制御スイッチＳ１１は閉状態となり、第２の電流制御スイッチＳ１２は開状態となる。これによって、電流制御回路１０は、第１の電流源Ｉｓ１１で生成される電流を出力電流Ｉｏとする。従って、このときの出力電流Ｉｏは、引き込み方向で電流値はＩとなる。
【００２１】
また、タイミングＴ１ではスイッチ回路Ｓ１が閉状態となる。また、スイッチ回路Ｓ１が閉状態となることから、電圧生成回路１１の第１のノードＮ１にタイミングＴ１以前の出力トランジスタＭＮｏｕｔのゲート電圧である電源電圧ＶＤＤが印加される。これによって、スイッチ回路Ｓ１には電流が流れオン状態となり、電圧生成回路１１は、第１のノードＮ１と第２のノードＮ２との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔに達するまでコンデンサＣ１に蓄積された電荷及び出力トランジスタＭＮｏｕｔのゲートの寄生容量に蓄積された電荷を引き込み出力トランジスタＭＮｏｕｔのゲート電圧を低下させる。本実施の形態においては、第２のノードＮ２が接地側配線ｇｎｄに接続されているため、第１のノードＮ１と第２のノードＮ２の電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔに達すると出力トランジスタＭＮｏｕｔのゲート電圧はゲート電圧遷移時間調整電圧Ｖｓｎｔとなる。
【００２２】
なお、電圧生成回路１１は、第１のノードＮ１と第２のノードＮ２との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔ以上である場合ノード間を低インピーダンス状態とする。そのため、電流制御回路１０の出力電流ＩｏとコンデンサＣ１の値から求まるゲート電圧変化の傾きに比べこの引き込み動作におけるゲート電圧変化の傾きは急峻なものとなる。つまり、図２に示すように、この引き込み動作によって、出力トランジスタＭＮｏｕｔのゲート電圧は、タイミングＴ１における入力信号の立ち上がりとほぼ同時に立ち下がりゲート電圧遷移時間調整電圧Ｖｓｎｔに達する。
【００２３】
電圧生成回路１１の第１のノードＮ１と第２のノードＮ２との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔに達した後、さらに出力トランジスタＭＮｏｕｔのゲート電圧が低下すると、電圧生成回路１１のダイオードＤ１、Ｄ２のアノード・カソード間の電圧差がダイオードの動作電圧以下となる。そのため、電圧生成回路１１は、第１のノードＮ１から第２のノードに流れる電流を遮断して、第１のノードＮ１を高インピーダンス状態とする。これによって、第１のノードＮ１と第２のノードＮ２とは絶縁状態とほぼ同じ状態となる。また、スイッチ回路Ｓ１は、閉状態のままであるが、電圧生成回路１１によってスイッチ回路Ｓ１のドレインから接地側配線ｇｎｄへの電流経路が遮断されるため、ソース・ドレイン間に電流が流れないオフ状態になる。
【００２４】
電圧生成回路１１及びスイッチ回路Ｓ１の動作によって、出力トランジスタＭＮｏｕｔのゲート電圧がゲート電圧遷移時間調整電圧Ｖｓｎｔに達した以降は、出力トランジスタＭＮｏｕｔのゲート電圧は、電流制御回路１０の出力電流ＩｏとコンデンサＣ１とによって決まる傾きで低下する。この傾きは、出力トランジスタＭＮｏｕｔのゲート電圧をＶＧ１、電流制御回路１０の出力電流の電流値をＩｏ（第１の電流制御スイッチＳ１１が閉状態である場合−Ｉとなる）、コンデンサＣ１の容量値をＣ１、第１の電流制御スイッチＳ１１が閉状態となってからの経過時間をｔとすると、（１）式で現される。なお、本実施の形態においては、コンデンサＣ１の値が出力トランジスタＭＮｏｕｔのゲートの寄生容量に比べ十分に大きいため、出力トランジスタＭＮｏｕｔのゲートの寄生容量に関する成分は省略する。
ＶＧ１＝（Ｉｏ／Ｃ１）×ｔ
＝（−Ｉ／Ｃ１）×ｔ    ・・・    （１）
【００２５】
続いて、出力トランジスタＭＮｏｕｔのゲート電圧が低下して、タイミングＴ２で、このゲート電圧が出力端子電圧遷移範囲の上側範囲値ＶＨに達すると、出力端子の電圧の上昇が開始される。そして、タイミングＴ３で出力トランジスタＭＮｏｕｔのゲート電圧が出力端子電圧遷移範囲の下側範囲値ＶＬに達すると出力端子の電圧はハイレベルになり、出力端子の電圧変化が完了する。つまり、出力端子の電圧は、タイミングＴ１からタイミングＴ２までの期間は変化せずに、タイミングＴ２からタイミングＴ３までの期間で変化する。タイミングＴ１からタイミングＴ２までの期間は、出力信号と入力信号の遅延時間Ｔｐｄ１となる。一方、タイミングＴ２からタイミングＴ３までの期間は出力信号の立ち上がり時間Ｔｒ１となる。
【００２６】
次に、タイミングＴ４で入力信号が立ち下がる。この入力信号の立ち下がりに応じて、第１の電流制御スイッチＳ１１は開状態となり、第２の電流制御スイッチＳ１２は閉状態となる。これによって、電流制御回路１０は、第２の電流源Ｉｓ１２で生成される電流を出力電流Ｉｏとする。従って、このときの出力電流Ｉｏは、吐き出し方向で電流値はＩとなる。
【００２７】
また、タイミングＴ４ではスイッチ回路Ｓ１が開状態となる。これによって、電圧生成回路１１は出力トランジスタＭＮｏｕｔのゲートとは切り離される状態となる。従って、タイミングＴ４以降であって、出力トランジスタＭＮｏｕｔのゲートの電圧が電源電圧ＶＤＤに達するまでは、出力トランジスタＭＮｏｕｔのゲートの電圧は、電流制御回路１０の出力電流ＩｏとコンデンサＣ１で決まる傾きで上昇する。この傾きは、出力トランジスタＭＮｏｕｔのゲート電圧をＶＧ２、電流制御回路１０の出力電流の電流値をＩｏ（第２の電流制御スイッチＳ１２が閉状態である場合Ｉとなる）、コンデンサＣ１の容量値をＣ１、第２の電流制御スイッチＳ１２が閉状態となってからの経過時間をｔとすると、（２）式で現される。
ＶＧ２＝（Ｉｏ／Ｃ１）×ｔ
＝（Ｉ／Ｃ１）×ｔ    ・・・    （２）
【００２８】
タイミングＴ５で、出力トランジスタＭＮｏｕｔのゲートの電圧が出力端子電圧遷移範囲の下側範囲値ＶＬに達すると、出力端子の電圧の変化が開始される。そして、タイミングＴ６で出力トランジスタＭＮｏｕｔのゲート電圧が出力端子電圧遷移範囲の上側範囲値ＶＨに達すると出力端子の電圧はロウレベルレベルになり、出力端子の電圧変化が完了する。つまり、出力端子の電圧は、タイミングＴ４からタイミングＴ５までの期間は変化せずに、タイミングＴ５からタイミングＴ６までの期間で変化する。タイミングＴ４からタイミングＴ５までの期間は、出力信号と入力信号の遅延時間Ｔｐｄ２となる。一方、タイミングＴ５からタイミングＴ６までの期間は出力信号の立ち下がり時間Ｔｆ１となる。
【００２９】
上記説明より、出力回路１は、出力トランジスタＭＮｏｕｔのゲート電圧の制御に用いられる電流制御回路１０及びスイッチ回路Ｓ１を入力端子からの入力信号に基づき制御する。これによって、出力回路１において、出力端子からノイズが入力される場合であっても、電流制御回路１０及びスイッチ回路Ｓ１の動作はこのノイズの影響を受けることなく動作する。つまり、本実施の形態にかかる出力回路１によれば、出力端子から入力されるノイズに対する耐性を向上させることが可能である。
【００３０】
また、出力回路１では、出力トランジスタのゲート電圧の立ち上がりの傾き及び立ち下がりの傾きのいずれもがコンデンサＣ１の容量値及び絶対値が同じになる出力電流Ｉｏによって設定され、ゲート電圧遷移時間調整電圧Ｖｓｎｔにおける遅延設定電圧範囲を出力トランジスタの閾値電圧と同じ値に設定する。さらに、出力回路１は、電圧生成回路１１とスイッチ回路Ｓ１とによって、出力トランジスタＭＮｏｕｔのゲート電圧の立ち下がりタイミングを制御する。これによって、出力回路１は、出力端子の電圧（以下、出力信号と称す）の変化における遅延時間Ｔｐｄ１とＴｐｄ２とを同じ時間とし、さらに、出力信号の変化における立ち上がり時間Ｔｒ１と立ち下がり時間Ｔｆ１とを同じ時間とすることができる。つまり、出力回路１は、入力信号におけるハイレベル期間ＴＨ及びロウレベル期間ＴＬと出力信号におけるハイレベル期間ＴＨａ及びロウレベル期間ＴＬａとが実質的に同じになる。出力回路１は、このような入出力特性を実現することで、入力信号のデューティー比と出力信号のデューティー比とを実施的に同じものとする。つまり、出力回路１は、出力信号のデューティー比を入力信号のデューティー比に精度良く追従させることが可能である。
【００３１】
さらに、出力回路１では、出力トランジスタＭＮｏｕｔのゲート電圧の立ち下がりタイミングを制御する電圧生成回路１１及びスイッチ回路Ｓ１を簡易な構成で実現する。より具体的には、電圧生成回路１１は、２個のＮＭＯＳトランジスタをそれぞれダイオード接続して構成され、スイッチ回路Ｓ１は、１つのＮＭＯＳトランジスタを用いるのみで構成される。つまり、本実施の形態１にかかる出力回路１は、簡易な構成によって、出力端子から混入するノイズに対する耐性の向上と、入力信号のデューティー比に対する出力信号のデューティー比の精度向上とを実現することが可能である。
【００３２】
実施の形態２
実施の形態２にかかる出力回路の回路図を図３に示す。図３に示すように、出力回路２は、実施の形態１にかかる出力回路１の出力トランジスタとしてＰＭＯＳトランジスタ（以下、出力トランジスタＭＰｏｕｔと称す）を用いたものである。出力回路２では、出力トランジスタＭＰｏｕｔの極性に応じて、電圧生成回路１２のダイオードＤ３、Ｄ４及びスイッチ回路Ｓ２をＰＭＯＳトランジスタで構成する。なお、電圧生成回路１２は出力回路１における電圧生成回路１１に相当するものであって、スイッチ回路Ｓ２は出力回路１におけるスイッチ回路Ｓ１に相当するものである。また、実施の形態２では、第１の電源が電源側配線ｖｄｄとなり、第２の電源が接地側配線ｇｎｄとなる。
【００３３】
さらに、実施の形態２においても、出力端子電圧遷移範囲及びゲート電圧遷移時間調整電圧Ｖｓｎｔが設定される。実施の形態２では、出力端子電圧遷移範囲の上側範囲値ＶＨが出力トランジスタＭＰｏｕｔの閾値となる。また、出力端子電圧遷移範囲の下側範囲値ＶＬは、実施の形態１における上側範囲値ＶＨと同じ理由に基づき値が設定される。ゲート電圧遷移時間調整電圧Ｖｓｎｔは、実施の形態１と同様に遅延時間設定範囲を有するが、実施の形態２の遅延時間設定範囲は、出力端子電圧遷移範囲の下側範囲値ＶＬの下側の値として設定される。
【００３４】
次に、図４に出力回路２の動作のタイミングチャートを示し、図４を参照して出力回路２の動作について説明する。まず、タイミングＴ１１で入力信号が立ち上がる。この入力信号の立ち上がりに応じて、第１の電流制御スイッチＳ１１は閉状態となり、第２の電流制御スイッチＳ１２は開状態となる。これによって、電流制御回路１０は、第１の電流源Ｉｓ１１で生成される電流を出力電流Ｉｏとする。従って、このときの出力電流Ｉｏは、引き込み方向で電流値はＩとなる。
【００３５】
また、タイミングＴ１１ではスイッチ回路Ｓ２が開状態となる。これによって、電圧生成回路１２は出力トランジスタＭＰｏｕｔのゲートとは切り離される状態となる。従って、タイミングＴ１１以降であって、出力トランジスタＭＰｏｕｔのゲート電圧が接地電圧ＧＮＤに達するまでは、出力トランジスタＭＰｏｕｔのゲート電圧は、電流制御回路１０の出力電流ＩｏとコンデンサＣ１で決まる傾きで低下する。この傾きは、出力トランジスタＭＰｏｕｔのゲート電圧をＶＧ３、電流制御回路１０の出力電流の電流値をＩｏ（第１の電流制御スイッチＳ１１が閉状態である場合−Ｉとなる）、コンデンサＣ１の容量値をＣ１、第１の電流制御スイッチＳ１１が閉状態となってからの経過時間をｔとすると、（３）式で現される。
ＶＧ３＝（Ｉｏ／Ｃ１）×ｔ
＝（−Ｉ／Ｃ１）×ｔ    ・・・    （３）
【００３６】
タイミングＴ１２で、出力トランジスタＭＮｏｕｔのゲート電圧が出力端子電圧遷移範囲の上側範囲値ＶＨに達すると、出力端子の電圧の変化が開始される。そして、タイミングＴ１３で出力トランジスタＭＰｏｕｔのゲート電圧が出力端子電圧遷移範囲の下側範囲値ＶＬに達すると出力端子の電圧はハイレベルになり、出力端子の電圧変化が完了する。つまり、出力端子の電圧は、タイミングＴ１１からタイミングＴ１２までの期間は変化せずに、タイミングＴ１２からタイミングＴ１３までの期間で変化する。タイミングＴ１１からタイミングＴ１２までの期間は、出力信号と入力信号の遅延時間Ｔｐｄ３となる。一方、タイミングＴ１２からタイミングＴ１３までの期間は出力信号の立ち上がり時間Ｔｒ２となる。
【００３７】
続いて、タイミングＴ１４で入力信号がハイレベルからロウレベルになる。この入力信号の立ち下がりに応じて、第１の電流制御スイッチＳ１１は開状態となり、第２の電流制御スイッチＳ１２は閉状態となる。これによって、電流制御回路１０は、第２の電流源Ｉｓ１２で生成される電流を出力電流Ｉｏとする。従って、このときの出力電流Ｉｏは、吐き出し方向で電流値はＩとなる。
【００３８】
また、タイミングＴ１４ではスイッチ回路Ｓ２が閉状態となる。また、スイッチ回路Ｓ２が閉状態となることから、電圧生成回路１２の第１のノードＮ１にタイミングＴ１４以前の出力トランジスタＭＮｏｕｔのゲート電圧である接地電圧ＧＮＤが印加される。これによって、スイッチ回路Ｓ２には電流が流れオン状態となり、電圧生成回路１１は、第１のノードＮ１と第２のノードＮ２との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔに達するまでコンデンサＣ１に対して電流を吐き出し、出力トランジスタＭＰｏｕｔのゲート電圧を上昇させる。本実施の形態においては、第２のノードＮ２が電源側配線ｖｄｄに接続されているため、第１のノードＮ１と第２のノードＮ２の電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔに達すると出力トランジスタＭＮｏｕｔのゲート電圧はＶＤＤ−Ｖｓｎｔとなる。
【００３９】
なお、電圧生成回路１２は、第１のノードＮ１と第２のノードＮ２との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔ以下である場合ノード間を低インピーダンス状態とする。そのため、電流制御回路１０の出力電流ＩｏとコンデンサＣ１の値から求まるゲート電圧変化の傾きに比べこの吐き出し動作におけるゲート電圧変化の傾きは急峻なものとなる。つまり、図４に示すように、この吐き出し動作によって、出力トランジスタＭＰｏｕｔのゲート電圧は、タイミングＴ１４における入力信号の立ち下がりとほぼ同時に立ち下がりＶＤＤ−Ｖｓｎｔに達する。
【００４０】
電圧生成回路１２の第１のノードＮ１と第２のノードＮ２との電圧差がゲート電圧遷移時間調整電圧Ｖｓｎｔに達した後、さらに出力トランジスタＭＰｏｕｔのゲート電圧が上昇すると、電圧生成回路１２のダイオードＤ３、Ｄ４のアノード・カソード間の電圧差がダイオードの動作電圧以下となる。そのため、電圧生成回路１２は、第１のノードＮ１から第２のノードに流れる電流を遮断して、第１のノードＮ１を高インピーダンス状態とする。これによって、第１のノードＮ１と第２のノードＮ２とは絶縁状態とほぼ同じ状態となる。また、スイッチ回路Ｓ２は、開状態のままであるが、電圧生成回路１２によって電源側配線ｖｄｄからスイッチ回路Ｓ２のドレインへの電流経路が遮断されるため、ソース・ドレイン間に電流が流れないオフ状態になる。
【００４１】
電圧生成回路１２及びスイッチ回路Ｓ２の動作によって、出力トランジスタＭＰｏｕｔのゲート電圧がＶＤＤ−Ｖｓｎｔに達した以降は、出力トランジスタＭＰｏｕｔのゲート電圧は、電流制御回路１０の出力電流ＩｏとコンデンサＣ１とによって決まる傾きで上昇する。この傾きは、出力トランジスタＭＰｏｕｔのゲート電圧をＶＧ４、電流制御回路１０の出力電流の電流値をＩｏ（第２の電流制御スイッチＳ１２が閉状態である場合Ｉとなる）、コンデンサＣ１の容量値をＣ１、第２の電流制御スイッチＳ１２が閉状態となってからの経過時間をｔとすると、（４）式で現される。
ＶＧ４＝（Ｉｏ／Ｃ１）×ｔ
＝（Ｉ／Ｃ１）×ｔ    ・・・    （４）
【００４２】
続いて、出力トランジスタＭＮｏｕｔのゲート電圧が上昇して、タイミングＴ１５で、このゲート電圧が出力端子電圧遷移範囲の下側範囲値ＶＬに達すると、出力端子の電圧の下降が開始される。そして、タイミングＴ１６で出力トランジスタＭＰｏｕｔのゲート電圧が出力端子電圧遷移範囲の上側範囲値ＶＨに達すると出力端子の電圧はロウレベルになり、出力端子の電圧変化が完了する。つまり、出力端子の電圧は、タイミングＴ１４からタイミングＴ１５までの期間は変化せずに、タイミングＴ１５からタイミングＴ１６までの期間で変化する。タイミングＴ１４からタイミングＴ１５までの期間は、出力信号と入力信号の遅延時間Ｔｐｄ４となる。一方、タイミングＴ１５からタイミングＴ１６までの期間は出力信号の立ち上がり時間Ｔｆ２となる。
【００４３】
上記説明より、実施の形態２にかかる出力回路２においても、入力信号に基づき電流制御回路１０及びスイッチ回路Ｓ２を制御することが可能である。このことから、出力回路２においても、出力端子からの入力されるノイズに対する耐性を向上させることが可能である。また、出力トランジスタとして、ＰＭＯＳトランジスタを使用した場合であっても、スイッチ回路Ｓ２及び電圧生成回路１２を構成するトランジスタとしてＰＭＯＳトランジスタを使用することで、実施の形態１にかかる出力回路１と同様に出力信号のデューティー比を入力信号のデューティー比に精度良く追従させることが可能である。
【００４４】
実施の形態３
実施の形態３から６の実施例は、実施の形態１の出力回路１における電流制御回路１０の変形例を示すものである。これらの変形例では電流制御回路１０の第１の電流制御スイッチＳ１１及び第２の電流制御スイッチＳ１２を介さずに出力トランジスタＭＮｏｕｔのゲートに対する電流の吐き出し及び引き抜きを行なう。このような構成にすることによって、以下の実施例では第１の電流制御スイッチＳ１１及び第２の電流制御スイッチＳ１２のオン抵抗の影響を受けないため、出力トランジスタＭＮｏｕｔのゲート電圧を出力回路１よりも精度良く制御できる効果がある。
【００４５】
実施の形態３にかかる出力回路３の回路図を図５に示す。図５に示すように、出力回路３は、出力回路１の電流制御回路１０に代えて電流制御回路２０を有する。電流制御回路２０は、第１のカレントミラー２１、第２のカレントミラー２２、第１の電流源Ｉｓ２１、第２の電流源Ｉｓ２２、第１の電流制御スイッチＳ２１、第２の電流制御スイッチＳ２２を有している。なお、電流制御回路２０ａでは、第１の電流源Ｉｓ２１及び第２の電流源Ｉｓ２２は、ともに出力電流の値がＩとなる電流源である。
【００４６】
第１のカレントミラー２１は、ＮＭＯＳトランジスタＭＮ１、ＭＮ２によってカレントミラー回路を構成する。ＮＭＯＳトランジスタＭＮ１は、ソースが接地側配線ｇｎｄに接続され、ドレインが第１の電流源Ｉｓ２１を介して電源側配線ｖｄｄに接続される。またＮＭＯＳトランジスタＭＮ１は、ドレインとゲートとが接続されている。ＮＭＯＳトランジスタＭＮ２は、ソースが接地側配線ｇｎｄに接続され、ドレインが出力トランジスタＭＮｏｕｔのゲートに接続される。また、ＮＭＯＳトランジスタＭＮ２のゲートは、ＮＭＯＳトランジスタＭＮ１のゲートと共通に接続される。
【００４７】
第２のカレントミラー２２は、ＮＭＯＳトランジスタＭＰ１、ＭＰ２によってカレントミラー回路を構成する。ＰＭＯＳトランジスタＭＰ１は、ソースが電源側配線ｖｄｄに接続され、ドレインが第２の電流源Ｉｓ２２を介して接地側配線ｇｎｄに接続される。またＰＭＯＳトランジスタＭＰ１は、ドレインとゲートとが接続されている。ＰＭＯＳトランジスタＭＰ２は、ソースが電源側配線ｖｄｄに接続され、ドレインが出力トランジスタＭＮｏｕｔのゲートに接続される。また、ＰＭＯＳトランジスタＭＰ２のゲートは、ＰＭＯＳトランジスタＭＰ１のゲートと共通に接続される。
【００４８】
第１の電流制御スイッチＳ２１は、ＮＭＯＳトランジスタで形成されている。第１の電流制御スイッチＳ２１は、ＮＭＯＳトランジスタＭＮ１と並列に接続され、ゲートが入力端子に接続される。また、第２の電流制御スイッチＳ２２は、ＰＭＯＳトランジスタで形成されている。第２の電流制御スイッチＳ２２は、ＰＭＯＳトランジスタＭＰ１と並列に接続され、ゲートが入力端子に接続される。
【００４９】
また、出力回路３では、スイッチ回路Ｓ１が動作する論理を電流制御回路２０ｃの動作に応じて変更するために、スイッチ回路Ｓ１のゲートは、インバータＩＮＶを介して入力端子に接続される。
【００５０】
電流制御回路２０ａは、入力信号がハイレベルである場合、第１の電流制御スイッチＳ２１を閉状態として、第１のカレントミラー２１の動作を停止させる。また、第２の電流制御スイッチＳ２２を開状態として、第２のカレントミラー２２を動作させる。これによって、電流制御回路２０ａは、第２の電流源Ｉｓ２２によって出力される電流Ｉを吐き出す動作を行なう。このとき、スイッチ回路Ｓ１にはロウレベルが入力信号として与えられるため、スイッチ回路Ｓ１は開状態となる。
【００５１】
一方、電流制御回路２０ａは、入力信号がロウレベルである場合、第１の電流制御スイッチＳ２１を開状態として、第１のカレントミラー２１を動作させる。また、第２の電流制御スイッチＳ２２を閉状態として、第２のカレントミラー２２の動作を停止させる。これによって、電流制御回路２０ａは、第１の電流源Ｉｓ２１によって出力される電流Ｉを引き込む動作を行なう。このとき、スイッチ回路Ｓ１にはハイレベルが入力信号として与えられるため、スイッチ回路Ｓ１は閉状態となる。
【００５２】
実施の形態４
実施の形態４にかかる出力回路４の回路図を図６に示す。図６に示すように、出力回路４は、実施の形態３にかかる出力回路３の電流制御回路２０ａから第２の電流制御スイッチＳ２２を取り除いた電流制御回路２０ｂを有する。また、電流制御回路２０ｂでは、第１の電流源Ｉｓ２１が第２の電流源Ｉｓ２２の２倍の電流を出力するように設定される。
【００５３】
電流制御回路２０ｂは、入力信号がハイレベルである場合、第１の電流制御スイッチＳ２１を閉状態として、第１のカレントミラー２１の動作を停止させる。これによって、電流制御回路２０ａは、第２の電流源Ｉｓ２２によって出力される電流Ｉを吐き出す動作を行なう。このとき、スイッチ回路Ｓ１にはロウレベルが入力信号として与えられるため、スイッチ回路Ｓ１は開状態となる。
【００５４】
一方、電流制御回路２０ｂは、入力信号がロウレベルである場合、第１の電流制御スイッチＳ２１を開状態として、第１のカレントミラー２１の動作させる。これによって、電流制御回路２０ｂは、第１の電流源Ｉｓ２１が出力する電流２Ｉと第２の電流源Ｉｓ２２が出力する電流Ｉとの差に基づき電流Ｉを引き込む動作を行なう。このとき、スイッチ回路Ｓ１にはハイレベルが入力信号として与えられるため、スイッチ回路Ｓ１は閉状態となる。
【００５５】
実施の形態５
実施の形態５にかかる出力回路５の回路図を図７に示す。図７に示すように、出力回路５は、実施の形態３にかかる出力回路３の電流制御回路２０ａから第１の電流制御スイッチＳ２１を取り除いた電流制御回路２０ｃを有する。また、電流制御回路２０ｃでは、第２の電流源Ｉｓ２２が第１の電流源Ｉｓ２１の２倍の電流を出力するように設定される。
【００５６】
電流制御回路２０ｃは、入力信号がハイレベルである場合、第２の電流制御スイッチＳ２２を開状態として、第１のカレントミラー２１を動作させる。これによって、電流制御回路２０ｃは、第２の電流源Ｉｓ２２が出力する電流２Ｉと第１の電流源Ｉｓ２１が出力する電流Ｉとの差に基づき電流Ｉを吐き出す動作を行なう。このとき、スイッチ回路Ｓ１にはロウレベルが入力信号として与えられるため、スイッチ回路Ｓ１は開状態となる。
【００５７】
一方、電流制御回路２０ｃは、入力信号がロウレベルである場合、第２の電流制御スイッチＳ２２を閉状態として、第１のカレントミラー２１の動作を停止させる。これによって、電流制御回路２０ｃは、第１の電流源Ｉｓ２１によって出力される電流Ｉを引き込む動作を行なう。このとき、スイッチ回路Ｓ１にはハイレベルが入力信号として与えられるため、スイッチ回路Ｓ１は閉状態となる。
【００５８】
実施の形態６
実施の形態６にかかる出力回路６の回路図を図８に示す。図８に示すように、出力回路６は、第１の電流制御スイッチＳ３１、第２の電流制御スイッチＳ３２によって構成される電流制御回路３０を有する。第１の電流制御スイッチＳ３１は、接地側配線ｇｎｄと出力トランジスタＭＮｏｕｔのゲートとの間に接続されるＮＭＯＳトランジスタである。第１の電流制御スイッチＳ３１のゲートは入力端子に接続される。第２の電流制御スイッチＳ３２は、電源側配線ｖｄｄと出力トランジスタＭＮｏｕｔのゲートとの間に接続されるＰＭＯＳトランジスタである。第２の電流制御スイッチＳ３２のゲートは入力端子に接続される。なお、第１の電流制御スイッチＳ３１及び第２の電流制御スイッチＳ３２の制御方法は、実施の形態１における第１の電流制御スイッチＳ１１及び第２の電流制御スイッチＳ１２の制御方法と同じである。
【００５９】
また、電流制御回路３０では、出力電流の値を第１の電流制御スイッチＳ３１及び第２の電流制御スイッチＳ３２のオン抵抗によって設定する。このオン抵抗は、第１の電流制御スイッチＳ３１及び第２の電流制御スイッチＳ３２を構成するトランジスタのゲート長とゲート幅との少なくとも一方を調節することで値を設定できる。例えば、ゲート長を短く設定するほどにオン抵抗は小さくなり、ゲート幅を狭く設定するほどにオン抵抗は大きくなる。そして、トランジスタのオン抵抗が小さければ出力電流は大きくなり、オン抵抗が大きければ出力電流は小さくなる。このようにして、第１の電流制御スイッチＳ３１及び第２の電流制御スイッチＳ３２によって出力電流を調節することで回路規模を小さくすることが可能である。
【００６０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、コンデンサＣ１を導入することで出力トランジスタのゲート電圧を制御する場合の精度を向上させることができるが、出力トランジスタゲートの寄生容量に大きなばらつきがない場合などはコンデンサＣ１を用いなくても良い場合がある。
【図面の簡単な説明】
【００６１】
【図１】実施の形態１にかかる出力回路の回路図である。
【図２】実施の形態１にかかる出力回路の動作を示すタイミングチャートである。
【図３】実施の形態２にかかる出力回路の回路図である。
【図４】実施の形態２にかかる出力回路の動作を示すタイミングチャートである。
【図５】実施の形態３にかかる出力回路の回路図である。
【図６】実施の形態４にかかる出力回路の回路図である。
【図７】実施の形態５にかかる出力回路の回路図である。
【図８】実施の形態６にかかる出力回路の回路図である。
【図９】従来の出力回路の回路図である。
【符号の説明】
【００６２】
１〜６    出力回路
１０、２０ａ、２０ｂ、２０ｃ、３０    電流制御回路
１１、１２    電圧生成回路
２１、２１    カレントミラー
Ｃ１    コンデンサ
Ｄ１〜Ｄ４    ダイオード
ｇｎｄ    接地側配線
ｖｄｄ    電源側配線
ＩＮＶ    インバータ
Ｉｏ    出力電流
Ｉｓ１１、Ｉｓ１２、Ｉｓ２１、Ｉｓ２２    電流源
ＭＮ１、ＭＮ２    ＮＭＯＳトランジスタ
ＭＰ１、ＭＰ２    ＰＭＯＳトランジスタ
ＭＮｏｕｔ、ＭＰｏｕｔ    出力トランジスタ
Ｎ１、Ｎ２    ノード
Ｓ１、Ｓ２    スイッチ回路
Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２    電流制御スイッチ
Ｔｆ１、Ｔｆ２    立ち下がり時間
Ｔｒ１、Ｔｒ２    立ち上がり時間
Ｔｐｄ１〜Ｔｐｄ４    遅延時間
ＴＨ、ＴＨａ    ハイレベル期間
ＴＬ、ＴＬａ    ロウレベル期間
ＶＨ    上側範囲値
ＶＬ    下側範囲値
Ｖｓｎｔ    ゲート電圧遷移時間調整電圧
【図１】
2008271224.tif 000003
【図２】
2008271224.tif 000004
【図３】
2008271224.tif 000005
【図４】
2008271224.tif 000006
【図５】
2008271224.tif 000007
【図６】
2008271224.tif 000008
【図７】
2008271224.tif 000009
【図８】
2008271224.tif 000010
【図９】
2008271224.tif 000011