(57)【要約】【課題】ウエハレベルパッケージ技術により製造される回路装置の反りを抑制する。【解決手段】回路装置１０に使用される半導体基板２０は、回路素子２２および回路素子２２に接続された電極２４を有する。半導体基板２０の主表面側において電極２４に接続された突起部４１を有する配線層４０が設けられ、半導体基板２０の主表面と反対側に金属層７０が設けられている。【選択図】図１
2008187152.tif 000002
【特許請求の範囲】
【請求項１】
回路素子および前記回路素子に電気的に接続された電極が形成された半導体基板と、
前記半導体基板の主表面側において前記電極に電気的に接続された突起部を有する配線層と、
前記半導体基板と前記配線層との間に設けられ、加圧によって塑性流動を起こす絶縁層と、
前記配線層に電気的に接続された外部電極と、
前記半導体基板の主表面と反対側に設けられた金属層と、
を備えることを特徴とする回路装置。
【請求項２】
前記配線層が圧延金属からなることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記金属層と前記半導体基板との間に絶縁物からなる応力緩和層が設けられていることを特徴とする請求項１または２に記載の回路装置。
【請求項４】
金属板を加工して突起部が設けられた配線層を形成する工程と、
加圧によって塑性流動を起こす絶縁層を介して、回路素子および前記回路素子に電気的に接続された電極が形成された半導体基板の主表面側に前記配線層を圧着する工程と、
前記半導体基板の主表面と反対側に金属層を形成する工程と、
を備えることを特徴とする回路装置の製造方法。
【請求項５】
前記金属層を形成する工程が、前記配線層を圧着する工程と同時に行われることを特徴とする請求項４に記載の回路装置の製造方法。
【請求項６】
前記金属層の設置の前に、前記半導体基板の主表面と反対側に絶縁物からなる応力緩和層を設ける工程をさらに備え、前記金属層が前記応力緩和層を介して前記半導体基板の主表面と反対側に設置されることを特徴とする請求項４または５に記載の回路装置の製造方法。
【請求項７】
前記回路素子および前記電極が前記半導体基板の複数の区画に形成され、
前記金属層を設置した後に、前記回路素子および前記電極を含む区画を個片化する工程と、
をさらに備えることを特徴とする請求項６に記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の回路装置にはＣＳＰ（Chip Size Package）と呼ばれるものがある。このＣＳＰによる回路装置は、一主面にＬＳＩ（回路素子）およびこれに接続された外部接続電極が形成された半導体ウエハ（半導体基板）をダイシングして個別化することにより形成される。このため、回路装置はＬＳＩチップと同等のサイズにて配線基板に固着することが可能となり、回路装置が実装される側の配線基板を小型化することが可能となる。
【０００３】
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される回路装置のさらなる小型化が求められている。こうした回路装置の小型化に伴い、配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。回路装置の表面実装方法としては、回路装置の外部接続電極にはんだバンプを形成し、はんだバンプと配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化に限界があった。近年では、このような限界を克服するために、回路装置に再配線を形成することによる外部接続電極の再配置が行われている。このような再配置の方法としては、たとえば、金属板をハーフエッチすることによって形成した突起構造を電極またはビアとし、金属板にエポキシ樹脂などの絶縁層を介して回路装置を装着し、突起構造に回路装置の外部接続電極を接続する方法が知られている（特許文献１参照）。
【特許文献１】特開平９−２８９２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体基板に回路素子が複数配設されたウエハ段階で再配線をプレス加工により形成すると、半導体基板と再配線を構成する金属、たとえば、銅との熱膨張率の違いにより、プレス加工後の冷却過程によりウエハが反ってしまう。ウエハに反りが生じると、ウエハにひびが生じたり、その後に行われるリソグラフィ工程において面内で焦点深度からずれが生じ、露光を適切に行えなくなるなどの問題が生じる。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、ウエハレベルプロセス技術により回路装置を製造する場合に、反りを抑制することができる技術の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、回路装置である。当該回路装置は、回路素子および回路素子に電気的に接続された電極が形成された半導体基板と、半導体基板の主表面側において電極に電気的に接続された突起部を有する配線層と、半導体基板と配線層との間に設けられ、加圧によって塑性流動を起こす絶縁層と、配線層に電気的に接続された外部電極と、半導体基板の主表面と反対側に設けられた金属層と、を備えることを特徴とする。
【０００７】
上記態様において、配線層が圧延金属からなっていてもよい。また、上記態様において、金属層と半導体基板との間に絶縁物からなる応力緩和層が設けられていてもよい。
【０００８】
本発明の他の態様は、回路装置の製造方法である。当該回路装置の製造方法は、金属板を加工して突起部が設けられた配線層を形成する工程と、加圧によって塑性流動を起こす絶縁層を介して、回路素子および回路素子に電気的に接続された電極が形成された半導体基板の主表面側に配線層を圧着する工程と、半導体基板の主表面と反対側に金属層を形成する工程と、を備えることを特徴とする。金属層を形成する工程は、配線層を圧着する工程と同時に行われることが好ましい。
【０００９】
上記態様において、金属層の設置の前に、半導体基板の主表面と反対側に絶縁物からなる応力緩和層を設ける工程をさらに備え、金属層が応力緩和層を介して半導体基板の主表面と反対側に設置されてもよい。
【００１０】
また、上記態様において、回路素子および電極が半導体基板の複数の区画に形成され、金属層を設置した後に、回路素子および電極を含む区画を個片化する工程と、をさらに備えてもよい。
【発明の効果】
【００１１】
本発明によれば、ウエハレベルパッケージ技術により製造された回路装置の反りを抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を具現化した実施の形態について図面を参照して説明する。
【００１３】
図１は、実施の形態に係る回路装置の概略断面図である。回路装置１０は、主な構成として、半導体基板２０、絶縁層３０、配線層４０、外部電極５０、応力緩和層６０および金属層７０を含む。本実施の形態の回路装置１０は、後述するウエハレベルパッケージ技術により製造される。
【００１４】
半導体基板２０としては、Ｐ型シリコン基板などが用いられる。半導体基板２０の主表面Ｓ１（図１では下側）に、周知の技術によりＬＳＩなどの回路素子２２および回路素子２２に電気的に接続された電極２４が形成されている。電極２４を除く半導体基板２０の主表面Ｓ１の上（図１では下側）には保護膜２６が形成されている。保護膜２６として、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）などを用いることができる。
【００１５】
半導体基板２０の主表面Ｓ１には、電極２４および保護膜２６の上に絶縁層３０が形成されている。絶縁層３０は、加圧したときに塑性流動を引き起こす材料、たとえばエポキシ系熱硬化型樹脂からなる。絶縁層３０に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８ＭＰａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。温度１６０℃の条件下で、この材料を１５ＭＰａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に粘性がなく、加圧しても粘性は生じない。
【００１６】
配線層（再配線パターン）４０は、絶縁層３０の上に形成されている。より具体的には、配線層４０は、電極２４に対応する位置に設けられ、絶縁層３０を貫通して電極２４の露出面に接続する突起部（突起状の導体部）４１と、この突起部４１が一体的に設けられた再配線部４２とを有する。配線層４０として、たとえば、圧延された銅からなる圧延金属を用いることができる。銅からなる圧延金属は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。再配線部４２の厚さは、たとえば、約３０μｍであり、突起部４１の高さ（厚さ）は、たとえば、約６０μｍである。突起部４１は、丸形に設けられ、半導体基板２０の電極２４との接触面となる先端部４３と、先端部４３に近づくにつれて径が細くなるように形成された側面部４４とを備える。突起部４１の先端部４３の径および再配線との接続部の径は、たとえば、それぞれ約４０μｍΦおよび約６０μｍΦである。
【００１７】
配線層４０の下面側には、はんだバンプなどの外部電極５０が設けられている。これにより、外部電極５０のピッチが電極２４のピッチに比べて広げられている。外部電極５０の間には、フォトソルダーレジスト層４８が設けられている。フォトソルダーレジスト層４８により、外部電極５０をはんだ付けする際の熱によるダメージが軽減される。
【００１８】
半導体基板２０の主表面Ｓ１と反対側に、応力緩和層６０が設けられている。応力緩和層６０は、エポキシ系熱硬化型樹脂などの絶縁体で形成される。応力緩和層６０の膜厚は、たとえば、３０μｍである。応力緩和層６０により、回路装置１０にかかる応力が緩衝され、回路装置１０の反りが抑制される。
【００１９】
応力緩和層６０の上に、金属層７０が設けられている。金属層７０として用いられる金属は、配線層４０と同様であり、金属層７０と配線層４０とは熱膨張率が同等である。金属層７０の形状および厚さは、配線層４０の配線パターンに応じて定められる。たとえば２００℃で配線層４０を形成したときに、配線層４０と半導体基板２０との熱膨張率の差に起因して半導体基板２０に生じる応力が、金属層７０と半導体基板２０との熱膨張率の差に起因して半導体基板２０に生じる応力によって相殺される。
【００２０】
（製造方法）
まず、図２（Ａ）に示すように、図１の突起部４１の高さと再配線部４２の厚さとの和より厚い銅板１００を用意する。ここでは、銅板１００の厚さは約３００μｍである。銅板１００として、圧延された銅からなる圧延金属を用いることができる。
【００２１】
次に、図２（Ｂ）に示すように、周知のリソグラフィ法を用いて、スクライブライン１２０によって区画された各回路装置形成領域Ｒ内の突起部形成領域にレジストマスク１１０を形成する。ここで、突起部形成領域の配列は、回路装置形成領域内に設けられる電極の位置に対応している。
【００２２】
次に、図２（Ｃ）に示すように、レジストマスク１１０をマスクとしてエッチング処理を行い、銅板１００に所定パターンの突起部４１を形成する。この際、エッチング条件を調整することにより、先端部４３に近づくにつれて径が細くなる側面部４４を有する突起部４１を形成する。ここでは、突起部４１の高さは約６０μｍとし、突起部４１の先端部４３の径および再配線との接続部の径は、それぞれ約４０μｍΦおよび約６０μｍΦとする。なお、レジストマスク１１０に代えて銀（Ａｇ）などの金属マスクを用いてもよい。これによれば、銅板１００とのエッチング選択比が十分確保されるため、突起部４１のパターニングのさらなる微細化を図ることができる。
【００２３】
レジストマスク１１０を剥離した後、図２（Ｄ）に示すように、突起部４１が設けられた面と反対側に、周知のリソグラフィ法を用いて各回路装置形成領域内の再配線パターン形成領域にレジストマスク１１２を形成する。
【００２４】
次に、図２（Ｅ）に示すように、レジストマスク１１２をマスクとしてハーフエッチ加工を行うことにより、再配線パターン形成領域を除く銅板１００を選択的に除去した後、図２（Ｄ）に示したレジストマスク１１２を除去する。これにより、一方の面に突起部４１が形成され、他方の面に突起部４１に対応する再配線部４２が形成された銅板１００が得られる。
【００２５】
以上の工程により製造した銅板１００を別途用意しておき、これを以下に説明する実施の形態に係る回路装置の製造プロセスに用いる。
【００２６】
まず、図３（Ａ）に示すように、一方の表面に回路素子２２、電極２４、保護膜２６を有する半導体基板２０がマトリクス状に形成された半導体ウエハ２００を用意する。なお、半導体ウエハ２００は、図４に示すように、複数のスクライブライン１２０によって複数の回路装置形成領域Ｒに区画されている。この回路装置形成領域Ｒのそれぞれに回路装置が形成される。
【００２７】
具体的には、図３（Ａ）に示すように、Ｐ型シリコン基板などの半導体ウエハ内の各半導体基板２０に対して、一方の表面（下面側）に周知の技術により所定のＬＳＩなどの回路素子２２、および回路素子２２に接続された電極２４を形成する。電極２４の材料として、アルミニウム等の金属を用いることができる。電極２４を除いた半導体基板２０の表面の領域に絶縁性の保護膜２６を形成する。保護膜２６により半導体基板２０が保護される。保護膜２６として、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）などを用いることができる。
【００２８】
次に、図３（Ｂ）に示すように、半導体基板２０の上面側に、ラミネート装置を用いて、応力緩和層６０を積層する。応力緩和層６０は、エポキシ系熱硬化型樹脂などの絶縁体で形成される。応力緩和層６０の膜厚は、たとえば、３０μｍである。
【００２９】
次に、図３（Ｃ）に示すように、応力緩和層６０の上に金属層７０を載置する。なお、応力緩和層６０は、金属層７０を接着する接着層としても機能する。金属層７０は、図１に示した配線層４０と同様に銅で形成され、金属層７０と配線層４０とは熱膨張率が同等である。金属層７０の形状および厚さは、配線層４０の配線パターンに応じて定められる。一方、半導体基板２０の下面側において、半導体基板２０と、銅板１００との間に絶縁層３０を狭持する。絶縁層３０の厚さは、突起部４１の高さと同程度の約６０μｍである。
【００３０】
次に、図３（Ｄ）に示すように、プレス装置を用いて加圧成形することにより、半導体基板２０、金属層７０、絶縁層３０および銅板１００を一体化する。プレス加工時の圧力および温度は、それぞれ約５ＭＰａおよび２００℃である。プレス加工により、絶縁層３０の粘度が低下し、絶縁層３０は塑性流動を起こす。これにより、突起部４１が絶縁層３０を貫通し、突起部４１と半導体基板２０の電極２４とが電気的に接続される。この際、突起部４１の側面部４４が先端部４３に近づくにつれて径が細くなるように形成されているので、突起部４１が絶縁層３０にスムースに貫通する。
【００３１】
また、半導体基板２０には、配線層４０と反対側に金属層７０が設けられているため、冷却時において半導体基板２０と配線層４０との熱膨張率の差により半導体基板２０が受ける応力と、半導体基板２０と配線層４０との熱膨張率の差により半導体基板２０が受ける応力とが均衡する。このため、半導体基板２０が反ることが抑制され、半導体基板２０の平面性が向上する。
【００３２】
次に、図５（Ａ）に示すように、銅板１００の下面全体をエッチングすることにより、再配線に不要な部分を除去するとともに、配線層４０の厚さを調整する。本実施の形態の再配線部４２の厚さは約３０μｍである。
【００３３】
次に、図５（Ｂ）に示すように、表面粗化剤などを用いて、配線層４０の表面を粗化した後、ラミネート装置を用いて配線層４０および絶縁層３０の上に、フォトソルダーレジスト層４８を積層する。
【００３４】
次に、図５（Ｃ）に示すように、外部電極形成領域を除くフォトソルダーレジスト層４８を露光機を用いて選択的に硬化させた後、現像により外部電極形成領域を除去する。この後、ＵＶ照射により、フォトソルダーレジスト層４８をさらに硬化させる。
【００３５】
次に、図６（Ａ）に示すように、はんだ印刷法を用いて、配線層４０に外部接続端子として機能する外部電極（はんだボール）５０を形成する。具体的には、樹脂とはんだ材をペースト状にした「はんだペースト」をスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することで、外部電極５０を形成する。あるいは、他の方法として、配線層４０側にフラックスを予め塗布しておき、はんだボールを配線層４０にマウントしてもよい。
【００３６】
次に、図６（Ｂ）に示すように、複数の回路装置形成領域Ｒを区画するスクライブライン１２０に沿って、半導体ウエハの裏面（上面側）から半導体ウエハをダイシングすることにより半導体基板２０と同じ外形寸法を有する回路装置に個別化する。この後、薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。
【００３７】
以上説明した工程により、図１に示した実施の形態に係る回路装置が製造される。
【００３８】
（回路装置の許容反り量）
露光機の焦点深度をｈ、半導体ウエハ２００の半径をｒｓｉ、半導体ウエハ２００の反りをｈｓｉとする（図７参照）、回路装置の一辺の長さをＬとする。なお、ｈｓｉは、半導体ウエハ２００の中心Ｃが接している面２０２と、半導体ウエハ２００の端部との間の距離である。この場合、回路装置の１つ当たりに許容される反り量ｈｃｈｉｐは、次式により表される。たとえば、ｈｓｉ＝１００μｍ、ｒｓｉ＝７５ｍｍ、Ｌ＝１０ｍｍとすると、下式より、ｒｃ＝１．８μｍとなる。上述した回路装置の製造方法によれば、１０ｍｍ角の回路装置における反り量を１．８μｍ以下に抑えることが可能である。
【００３９】
【数１】
2008187152.tif 000003
【００４０】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００４１】
例えば、上述の実施の形態では、図２のように、銅板１００の一方の面に突起部４１を形成し、銅板１００の他方の面に再配線部４２を形成した後に、銅板１００を半導体基板２０に圧着している。この他、一方の面に突起部４１が設けられ、他方の面が平坦な銅板１００を半導体ウエハに圧着した後、フォトリソグラフィ法を用いて、銅板１００の下面側を選択的に除去することにより再配線部４２を形成してもよい。
【図面の簡単な説明】
【００４２】
【図１】実施の形態に係る回路装置の概略断面図である。
【図２】実施の形態に係る回路装置の製造プロセスで用いられる銅板の製法を示す工程断面図である。
【図３】実施の形態に係る回路装置の製造プロセスを示す工程断面図である。
【図４】複数のスクライブラインにより区画された半導体基板がマトリクス状に配置された半導体ウエハを示す平面図である。
【図５】実施の形態に係る回路装置の製造プロセスを示す工程断面図である。
【図６】実施の形態に係る回路装置の製造プロセスを示す工程断面図である。
【図７】半導体基板の反りを示す図である。
【符号の説明】
【００４３】
１０  回路装置、２０  半導体基板、２４  電極、２６  保護膜、３０  絶縁層、４０  配線層、４８  フォトソルダーレジスト層、５０  外部電極、６０  応力緩和層、７０  金属層。
【図１】
2008187152.tif 000004
【図２】
2008187152.tif 000005
【図３】
2008187152.tif 000006
【図４】
2008187152.tif 000007
【図５】
2008187152.tif 000008
【図６】
2008187152.tif 000009
【図７】
2008187152.tif 000010