(57)【要約】【課題】フレキシブルプリント回路等の配線集合体について接続不具合の低減またはコスト削減を実現可能な表示装置を提供することである。【解決手段】液晶パネル１０と回路基板２０とは配線集合体３１，３２によって接続されている。配線集合体３１は、ソース配線１１用の回路内の配線１０６，１１０，３０６と、ゲート配線１２用の回路内の配線２０６，３２６とを含んで構成されている。配線集合体３２は、配線１０６，１１０，３０６を含むが配線２０６，３２６を含まずに構成されている。配線集合体３１にのみ設けられた配線２０６，３２６は配線集合体３１，３２を構成する全ての配線２０６，３２６，１０６，３０６，１１０のうちで配列の最も端部に位置している。配線集合体３２は配線集合体３１と同じ幅を有し配線集合体３１よりも配線の配列ピッチが大きい。または、配線集合体３２は配線集合体３１よりも幅が狭い。【選択図】図２
2008003435.tif 000002
【特許請求の範囲】
【請求項１】
第１配線群と第２配線群とを含んで構成された表示パネルと、
前記第１配線群に接続され前記第１配線群へ電位を供給する第１回路内の一部と前記第２配線群に接続され前記第２配線群へ電位を供給する第２回路内の一部とが設けられた回路基板と、前記回路基板と前記表示パネルとを接続する複数の配線集合体と、を備え、
前記複数の配線集合体は、前記第１回路内の配線と前記第２回路内の配線とを有する第１配線集合体と、前記第１回路と前記第２回路とのいずれか一方の回路内の配線を有するが他方の回路内の配線は有さず前記第１配線集合体よりも配線本数が少ない第２配線集合体と、を含むことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記第１配線集合体に設けられた前記他方の回路内の前記配線は前記複数の配線集合体における前記配線の配列の端部に位置していることを特徴とする表示装置。
【請求項３】
請求項１または請求項２に記載の表示装置であって、
前記第２配線集合体は前記第１配線集合体と幅が同じであることを特徴とする表示装置。
【請求項４】
請求項１または請求項２に記載の表示装置であって、
前記第２配線集合体は前記第１配線集合体よりも幅が狭いことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、具体的には回路基板と表示パネルとを接続する配線集合体、例えばフレキシブルプリント回路（Flexible  Printed  Circuit：ＦＰＣ）を備えた表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示装置では、ソース配線へ電位を供給するソース用回路が設けられた回路基板がソース配線の一端の側に配置され、当該ソース用回路とソース配線とがフレキシブルプリント回路によって接続される。同様に、ゲート配線へ電位を供給するゲート用回路が設けられた回路基板がゲート配線の一端の側に配置され、当該ゲート回路とゲート配線とがフレキシブルプリント回路によって接続される。
【０００３】
また、従来の液晶表示装置の他の構成では、ゲート用回路をソース用回路が設けられた回路基板上に設けられる。この構成においても回路基板と液晶パネルとの接続にはフレキシブルプリント回路が利用される。また、この構成では、ゲート用回路からゲート配線までの配線が、回路基板、ゲート配線の上記一端の側に最も近いフレキシブルプリント回路および液晶パネルに渡って形成され、あるいはさらに液晶パネルに別途接続されたフレキシブルプリント回路を利用して形成される。この構成では、回路基板と液晶パネルとを接続するフレキシブルプリント回路は全て同じ配線構造、すなわちソース用回路の配線とゲート用回路の配線との両方を有した構造のものが利用されている。
【０００４】
【特許文献１】特開２００１−５６４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
フレキシブルプリント回路と液晶パネルとの接続では、互いの多数の配線間で位置ずれが生じ、その結果、接続不具合が生じる場合がある。この点はフレキシブルプリント回路と回路基板との接続についても同様である。また、部品のコスト削減として例えばフレキシブルプリント回路のコスト削減が求められている。
【０００６】
本発明の目的は、フレキシブルプリント回路等の配線集合体について接続不具合の低減またはコスト削減を実現可能な表示装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る表示装置は、第１配線群と第２配線群とを含んで構成された表示パネルと、前記第１配線群に接続され前記第１配線群へ電位を供給する第１回路内の一部と前記第２配線群に接続され前記第２配線群へ電位を供給する第２回路内の一部とが設けられた回路基板と、前記回路基板と前記表示パネルとを接続する複数の配線集合体と、を備え、前記複数の配線集合体は、前記第１回路内の配線と前記第２回路内の配線とを有する第１配線集合体と、前記第１回路と前記第２回路とのいずれか一方の回路内の配線を有するが他方の回路内の配線は有さず前記第１配線集合体よりも配線本数が少ない第２配線集合体と、を含むことを特徴とする。
【０００８】
また、前記第１配線集合体に設けられた前記他方の回路内の前記配線は前記複数の配線集合体における前記配線の配列の端部に位置していることが好ましい。
【０００９】
また、前記第２配線集合体は前記第１配線集合体と幅が同じであることが好ましい。
【００１０】
また、前記第２配線集合体は前記第１配線集合体よりも幅が狭いことが好ましい。
【発明の効果】
【００１１】
上記構成によれば、表示装置について、配線集合体の接続不具合を低減することができ、または、配線集合体のコストを削減することができる。
【発明を実施するための最良の形態】
【００１２】
以下に図面を用いて本発明に係る実施の形態について詳細に説明する。
【００１３】
図１に本発明の実施の形態に係る表示装置１の概略的なブロック図を示す。図１に示すように、表示装置１は、液晶パネル１０と、ソース用回路１００と、ゲート用回路２００とを含んで構成されている。
【００１４】
液晶パネル１０は、複数のソース配線１１と、複数のゲート配線１２とを含んで構成されている。複数のソース配線１１は平面視上ストライプ状に配置されている。すなわち、各ソース配線１１は全体として縦方向に延在し、当該延在方向に交差する方向（図１では横方向）にそれらのソース配線１１が配列されている。また、複数のゲート配線１２は平面視上ストライプ状に配置されている。すなわち、各ゲート配線１２は全体として横方向に延在し、当該延在方向に交差する方向（図１では縦方向）にそれらのゲート配線１２が配列されている。なお、ソース配線１１とゲート配線１２とは、平面視上交差しているが、直接には接触しておらず、いわば立体交差をしている。
【００１５】
液晶パネル１０は、さらに、ソース配線１１とゲート配線１２との各交差点付近に配置された画素ＴＦＴ（Thin  Film  Transistor）１３と、各画素ＴＦＴ１３に接続された画素電極１４とを含んで構成されている。具体的には、画素ＴＦＴ１３のソースがソース配線１１に接続され、画素ＴＦＴ１３のドレインが画素電極１４に接続され、画素ＴＦＴ１３のゲートがゲート配線１２に接続されている。なお、各画素電極１４が、明るさが変化する領域として視認される各画素に対応する。図１では図面の煩雑を避けるため画素ＴＦＴ１３と画素電極１４とを１組だけ図示しているが、各ソース配線１１には画素ＴＦＴ１３が複数接続され、各ゲート配線１２には画素ＴＦＴ１３が複数接続されている。これにより、複数の画素電極１４、換言すれば複数の画素が液晶パネル１０において２次元的に、例えばマトリクス状に配列される。
【００１６】
上記構成により、各画素電極１４には、その画素電極１４に接続された画素ＴＦＴ１３およびソース配線１１を介して、対応する画素の表示に応じた電位が供給される。また、当該電位を印加する画素電極１４の選択、換言すれば画素の選択はゲート配線１２への選択的な電位印加によって行われる。
【００１７】
ソース用回路１００は、ソースドライバ制御回路１０２と、ソースドライバ１０８Ａと、配線１１０と、電源回路３０２とを含んで構成されており、複数のソース配線１１すなわちソース配線群１１Ｇに接続されている。
【００１８】
ソースドライバ制御回路１０２は、入力映像信号に応じてソースドライバ１０８Ａ用の各種信号を生成してソースドライバ１０８Ａへ出力するように構成されており、これによりソースドライバ１０８Ａを制御する。上記各種信号として、タイミング信号、各画素の表示データ等が含まれる。
【００１９】
ソースドライバ１０８Ａの各出力端には配線１１０の一端が接続され、各配線１１０の他端にソース配線１１に接続されており、これによりソース用回路１００がソース配線群１１Ｇに接続されている。ソースドライバ１０８Ａは、ソースドライバ制御回路１０２からの上記各種信号に基づいて、各ソース配線１１に印加する電位を生成し所定のタイミングで出力するように構成されている。ソース配線１１への電位印加は、全てのソース配線１１に対して同時に行われる。
【００２０】
電源回路３０２は、ソースドライバ制御回路１０２およびソースドライバ１０８Ａに各種電源を供給するように設けられている。
【００２１】
ゲート用回路２００は、ゲートドライバ制御回路２０２と、ゲートドライバ２１２Ａと、配線２１４と、電源回路３０２とを含んで構成されており、複数のゲート配線１２すなわちゲート配線群１２Ｇに接続されている。なお、ここでは電源回路３０２をソース用回路１００と共有する場合を例示するが、各回路１００，２００に別々に設けてもよい。
【００２２】
ゲートドライバ制御回路２０２は、入力映像信号に応じてゲートドライバ２１２Ａ用の各種信号を生成してゲートドライバ２１２Ａへ出力するように構成されており、これによりゲートドライバ２１２Ａを制御する。上記各種信号として、タイミング信号等が含まれる。
【００２３】
ゲートドライバ２１２Ａの各出力端には配線２１４の一端が接続され、各配線２１４の他端にゲート配線１２に接続されており、これによりゲート用回路２００がゲート配線群１２Ｇに接続されている。ゲートドライバ２１２Ａは、ゲートドライバ制御回路２０２からの上記各種信号に基づいて、各ゲート配線１２に印加する電位を生成し所定のタイミングで出力するように構成されている。ゲート配線１２への電位印加は、ゲート配線１２を順次に選択して、すなわち走査して行われる。この場合、選択されたゲート配線１２に接続された複数の画素ＴＦＴ１３に同時にゲート電位が供給される。
【００２４】
電源回路３０２は、ゲートドライバ制御回路２０２およびゲートドライバ２１２Ａに各種電源を供給するように設けられている。
【００２５】
なお、ソース用回路１００およびゲート用回路２００の上記構成は一例であり、例えば上記以外の各種回路を設けることも可能である。
【００２６】
図２に表示装置１の概略的な構成図を示し、図３〜図５に表示装置１の一部拡大平面図を示す。図１に加えて図２〜図５を参照しつつ、表示装置１のより具体的な構成を説明する。なお、図２では、図面の煩雑を避けるために、ソース配線１１、ゲート配線１２等の各種配線の本数を減らして図示している。
【００２７】
図２に示すように、表示装置１は、外観視において、液晶パネル１０と、回路基板２０と、配線集合体３１，３２，４１，４２とに大別され、これらを利用して上記回路１００，２００が構成されている。なお、各配線集合体３１，４１，４２が１個、配線集合体３２が２個の場合を例示する。
【００２８】
ここで、回路基板２０は、例えば各種のプリント配線板（Printed  Wiring  Boards：ＰＷＢ）によって構成可能である。
【００２９】
また、配線集合体３１，３２，４１，４２はそれぞれ複数の配線が一体的にまとめられた単一の部品である。配線集合体３１，３２，４１，４２は、例えば、可撓性の絶縁性フィルム３３（図３〜図５参照）上に複数の配線が印刷等によって設けられた構成、あるいは、複数の配線が可撓性の絶縁性フィルム３３で挟み込まれて埋設された構造を有し、例えば各種のフレキシブルプリント回路によって構成することが可能である。なお、上記構成では、複数の配線は実質的に同一平面内に配置されている。配線集合体３１，３２はそれぞれソース配線１１の一端の側において液晶パネル１０と回路基板２０とを互いに接続している。配線集合体４１，４２はそれぞれゲート配線１２の一端の側において液晶パネル１０に接続されている。なお、回路基板２０と配線集合体３１，３２との間での配線接続は例えば圧着接続法によって行うことが可能であり、配線集合体３１，３２，４１，４２と液晶パネル１０との間での配線接続についても同様である。
【００３０】
図２の構成において、図１のソース用回路１００は、ソースドライバ制御回路１０２と、図１のソースドライバ１０８Ａに対応するソースドライバＩＣ（Integrated  Circuit）１０８と、電源回路３０２と、配線１０４，１０６，１１０，３０４，３０６とを含んで構成されている。なお、図２では、ソースドライバ制御回路１０２の構成の詳細な図示は省略している。
【００３１】
具体的には、ソースドライバ制御回路１０２の出力端には配線１０４の一端が接続され、配線１０４の他端が配線１０６の一端に接続され、配線１０６の他端がソースドライバＩＣ１０８の入力端に接続されている。また、ソースドライバＩＣ１０８の出力端に配線１１０の一端が接続され、配線１１０の他端がソース配線１１の一端に接続されている。また、電源回路３０２の出力端は配線３０４の一端に接続され、配線３０４の他端は配線３０６の一端に接続され、配線３０６の他端はソースドライバＩＣ１０８の入力端に接続されている。
【００３２】
ここでは、図１のソースドライバ１０８Ａを３個のソースドライバＩＣ１０８で構成する場合を例示する。この場合、各ソースドライバＩＣ１０８に対してそれぞれ、上記配線１０４，１０６，１１０，３０４，３０６が設けられ、ソースドライバ制御回路１０２の出力端および電源回路３０２の出力端が設けられている。図２では図面の煩雑を避けるために各ソースドライバＩＣ１０８に対して配線１０４，１０６，１１０を１本ずつ図示しているが、表示装置１において配線１０４，１０６はそれぞれ複数本、配線１１０は合計してソース配線１１と同数設けられている（図３〜図５参照）。なお、電源回路３０２からの配線３０４，３０６は各ソースドライバＩＣ１０８に対して１組ずつとするが、これらの配線３０４，３０６を２組以上設けてもよい。
【００３３】
上記回路構成において、ソースドライバ制御回路１０２と、電源回路３０２と、配線１０４，３０４とは回路基板２０に設けられている。また、配線集合体３１，３２はそれぞれ配線１０６，３０６，１１０を含んで構成され、配線集合体３１，３２にそれぞれソースドライバＩＣ１０８が設けられている。なお、ここでは、配線１０６，１１０，３０６の各本数は各配線集合体３１，３２間で等しい場合を例示する。
【００３４】
なお、配線集合体３１，３２を構成する配線１０６，１１０，３０６とソースドライバＩＣ１０８とはＴＣＰ（Tape  Carrier  Package）構造またはＣＯＦ（Chip  on  Film）構造によって一体化している。また、ソースドライバＩＣ１０８の出力端が入力端よりも多い場合には、図３〜図５に示すように、ソースドライバＩＣ１０８において、入力端を回路基板２０の側の一部に集め、残余の周縁部に出力端を設けてもよい。この場合であっても、ソースドライバＩＣ１０８の出力端に接続された配線１１０の他端は全て液晶パネル１０の側に設けられている。
【００３５】
また、図１のゲート用回路２００は、ゲートドライバ制御回路２０２と、図１のゲートドライバ２１２Ａに対応するゲートドライバＩＣ２１２と、電源回路３０２と、配線２０４，２０６，２０８，２１０，２１４，２１６，２１８，２２０，３２４，３２６，３２８，３３０，３３２，３３４，３３６とを含んで構成されている。ここでは、図１のゲートドライバ２１２Ａを２個のゲートドライバＩＣ２１２で構成する場合を例示する。なお、図２では、ゲートドライバ制御回路２０２の構成の詳細な図示は省略している。
【００３６】
具体的には、ゲートドライバ制御回路２０２の出力端には配線２０４の一端が接続され、配線２０４の他端が配線２０６の一端に接続され、配線２０６の他端が配線２０８の一端に接続され、配線２０８の他端が配線２１０の一端に接続され、配線２１０の他端が一方のゲートドライバＩＣ２１２の入力端に接続されている。また、当該一方のゲートドライバＩＣ２１２の出力端に配線２１４の一端が接続され、配線２１４の他端がゲート配線１２の一端に接続されている。上記一方のゲートドライバＩＣ２１２は入力端に入力された信号をそのまま出力する出力端を有しており、当該出力端に配線２１６の一端が接続され、配線２１６の他端が配線２１８の一端に接続され、配線２１８の他端が配線２２０の一端に接続され、配線２２０の他端が他方のゲートドライバＩＣ２１２の入力端に接続されている。当該他方のゲートドライバＩＣ２１２の出力端にも配線２１４の一端が接続され、配線２１４の他端がゲート配線１２の一端に接続されている。
【００３７】
また、電源回路３０２の出力端に配線３２４の一端が接続され、配線３２４の他端が配線３２６の一端に接続され、配線３２６の他端が配線３２８の一端に接続され、配線３２８の他端が配線３３０の一端に接続され、配線３３０の他端が上記一方のゲートドライバＩＣ２１２の入力端に接続されている。当該一方のゲートドライバＩＣ２１２は入力端に入力された電源電位をそのまま出力する出力端を有しており、当該出力端に配線３３２の一端が接続され、配線３３２の他端が配線３３４の一端に接続され、配線３３４の他端が配線３３６の一端に接続され、配線３３６の他端が上記他方のゲートドライバＩＣ２１２の入力端に接続されている。
【００３８】
図２では図面の煩雑を避けるために各配線２０４，２０６，２０８，２１０，２１６，２１８，２２０を１本ずつ図示しているが、表示装置１において配線２０４，２０６，２０８，２１０，２１６，２１８，２２０はそれぞれ複数本、配線２１４は合計してゲート配線１２と同数設けられている。なお、電源回路３０２からの配線３２４，３２６，３２８，３３０，３３２，３３４，３３６は１組とするが、これらの配線３２４，３２６，３２８，３３０，３３２，３３４，３３６を２組以上設けてもよい。
【００３９】
上記回路構成において、ゲートドライバ制御回路２０２と、配線２０４と、電源回路３０２と、配線３２４とは回路基板２０に設けられている。また、配線集合体３１は、上記配線１０６，３０６，１１０に加えさらに配線２０６，３２６を含んで構成されている。また、配線２０８，３２８は液晶パネル１０に設けられ、配線２１０，２１６，３３０，３３２と上記一方のゲートドライバＩＣ２１２に接続された配線２１４とを含んで配線集合体４１が構成され、配線集合体４１に上記一方のゲートドライバＩＣ２１２が設けられている。配線２１８，３３４は液晶パネル１０に設けられている。配線２２０，３３６と上記他方のゲートドライバＩＣ２１２に接続された配線２１４とを含んで配線集合体４２が構成され、配線集合体４２に上記他方のゲートドライバＩＣ２１２が設けられている。
【００４０】
なお、配線集合体４１を構成する配線２１０，２１４，２１６，３３０，３３２と上記一方のゲートドライバＩＣ２１２とはＴＣＰ構造またはＣＯＦ構造によって一体化しており、配線集合体４２を構成する配線２２０，２１４，３３６と上記他方のゲートドライバＩＣ２１２とはＴＣＰ構造またはＣＯＦ構造によって一体化している。また、ゲートドライバＩＣ２１２の出力端および配線２１４は液晶パネル１０の側に設けられ、これらに交差しないように迂回してゲートドライバＩＣ２１２の入力端および他の配線２１０，２１６，２２０，３３０，３３２，３３６が設けられている。
【００４１】
上記構成によれば、回路基板２０と液晶パネル１０とが複数の配線集合体３１，３２によって接続されている。このとき、配線集合体３１は、ソース用回路１００内の配線１０６，１１０，３０６とゲート用回路２００内の配線２０６，３２６とを有している。これに対し、配線集合体３２は、ソース用回路１００内の配線１０６，１１０，３０６を有するが、ゲート用回路２００内のいずれの配線も有していない。また、上記のように配線１０６，１１０，３０６の各本数が各配線集合体３１，３２間で等しい場合、配線集合体３２の方が配線集合体３１よりも、ゲート用回路２００内の配線２０６，３２６の分だけ、配線の合計本数が少ない。
【００４２】
このように構造の異なる２種類の配線集合体３１，３２の両方を利用することにより、配線集合体３１，３２の幅ｗ３１，ｗ３２に関して次の構成が可能になる。
【００４３】
まず、図３および図４に示すように、配線集合体３２の幅ｗ３２を配線集合体３１の幅ｗ３１と同じにした場合には、配線集合体３２の配線の配列ピッチを配線集合体３１のそれよりも大きくすることができる。これにより、配線１０６，３０６と回路基板２０の配線１０４，３０４との接続不具合を低減することができる。配線１１０と液晶パネル１０のソース配線１１との接続についても同様である。また、配線配列ピッチの拡大に伴って配線幅を拡大することが可能になり、その場合には上記接続不具合をよりいっそう低減することができる。
【００４４】
なお、配線集合体３１の幅ｗ３１とは、配線１０６，３０６，２０６，３２６の配列方向または配線１１０，２０６，３２６の配列方向における寸法を言い、回路基板２０側と液晶パネル１０側とで幅が異なる場合（図３参照）には大きい方の幅を言うものとする。配線集合体３２の幅ｗ３２についても同様とする。
【００４５】
これに対して、図３および図５に示すように、配線集合体３２の幅ｗ３２を配線集合体３１の幅ｗ３１よりも小さくすることが可能であり、この場合には配線集合体３２のコストを配線集合体３１のそれよりも削減することができる。配線集合体３１，３２を構成する絶縁性フィルム３３は長尺の絶縁性テープを切り出して形成され、当該絶縁性テープの幅によって、絶縁性フィルム３３の幅、すなわち配線集合体３１，３２の幅ｗ３１，ｗ３２が決まる。この絶縁性テープの幅は一般的に規格化されており、１段階でも幅の狭い規格に変更できれば、コスト削減効果は大きい。
【００４６】
上記構成では、図２に示すように、配線集合体３１は配線集合体３１，３２の配列において最も端部（ここではゲート配線１２の上記一端の側）に配置され、しかも配線集合体３１内においてゲート用回路２００の配線２０６，３２６は配線集合体３２から最も遠くに配置されている。すなわち、配線集合体３１にのみ設けられたゲート用回路２００内の配線２０６，３２６は配線集合体３１，３２を構成する全ての配線２０６，３２６，１０６，３０６，１１０のうちでこれらの配線の配列の最も端部に位置している。このため、配線集合体３２よりも配線集合体３１に近い側（ここではゲート配線１２の上記一端の側）に配線集合体４１，４２およびゲートドライバＩＣ２１２を設けることによって、ソース配線１１等を横切ることなく、ゲート用回路２００を設けることができる。これにより、配線間での信号干渉を受けることがない。
【００４７】
なお、図２では、配線２０６の方が配線３２６よりも端部に位置する場合を例示しているが、ゲートドライバ制御回路２０２および電源回路３０２の配置形態によっては、配線３２６の方をより端部側に設けることも可能である。同様に、ソースドライバ制御回路１０２および電源回路３０２の配置形態によっては、配線１０６と配線３０６との配置位置を図示の例とは逆にすることも可能である。
【００４８】
なお、上記ではソースドライバＩＣ１０８がＴＣＰ構造またはＣＯＰ構造によって配線集合体３１，３２と一体化した場合を説明したが、ソースドライバ１０８Ａを液晶パネル１０の周縁部に形成し、配線集合体３１，３２には設けない構成とすることも可能である。この場合にも、配線集合体３１をゲート用回路２００の配線およびソース用回路１００の配線を含めた構成とし、配線集合体３２をソース用回路１００の配線を含める一方でゲート用回路２００の配線を含めない構成とすることが可能である。
【００４９】
また、上記では可撓性の絶縁フィルム３３を利用することによって配線集合体３１，３２が可撓性を有する場合を例示したが、配線集合体３１，３２を剛性体として構成することも可能である。可撓性の配線集合体３１，３２の場合、例えば、配線集合体３１，３２を折り曲げることによって回路基板２０を液晶パネル１０の背面側に配置することができ、表示装置１の小型化を図ることができる。配線集合体４１，４２についても同様である。また、上記では回路基板２０をプリント配線板で構成する場合を例示したが、回路基板２０を例えば可撓性のフレキシブルプリント回路によって構成することも可能である。
【００５０】
また、上記構成とは違えて、ソース用回路１００とゲート用回路２００とを入れ替えてもよい。具体的には、ソースドライバ制御回路１０２とゲートドライバ制御回路２０２とを入れ替え、ソースドライバＩＣ１０８とゲートドライバＩＣ２１２とを入れ替え、入れ替え後のソースドライバＩＣ１０８およびゲートドライバＩＣ２１２がソース配線１１およびゲート配線１２にそれぞれ接続されるように液晶パネル１０に接続する構成にしてもよい。この構成では、配線集合体３１はゲート用回路２００の配線およびソース用回路１００の配線を有するが、配線集合体３２はゲート用回路２００の配線を有するがソース用回路１００の配線を有さない。
【００５１】
また、液晶パネル１０に替えて、他の表示パネル、例えばエレクトロルミネッセンス（Electro  Luminescence：ＥＬ）パネルや、プラズマディスプレイパネル（Plasma  Display  Panel：ＰＤＰ）を適用して表示装置１を構成することも可能である。また、画素電極１４の電位制御用のスイッチング素子として、上記のＴＦＴ１３に替えて、例えばＭＩＭ（Metal  Insulator  Metal）素子を適用することも可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係る表示装置のブロック図である。
【図２】本発明の実施の形態に係る表示装置の構成図である。
【図３】本発明の実施の形態に係る表示装置の一部拡大平面図である。
【図４】本発明の実施の形態に係る表示装置の一部拡大平面図である。
【図５】本発明の実施の形態に係る表示装置の一部拡大平面図である。
【符号の説明】
【００５３】
１  表示装置、１０  液晶パネル（表示パネル）、１１Ｇ  ソース配線群（第１または第２配線群）、１２Ｇ  ゲート配線群（第２または第１配線群）、２０  回路基板、３１  配線集合体（第１または第２配線集合体）、３２  配線集合体（第２または第１配線集合体）、１００  ソース用回路（第１または第２回路）、１０６，１１０，３０６  配線、１０８  ソースドライバＩＣ（集積回路）、２００  ゲート用回路（第２または第１回路）、２０６，３２６  配線、ｗ３１，ｗ３２  幅。
【図１】
2008003435.tif 000003
【図２】
2008003435.tif 000004
【図３】
2008003435.tif 000005
【図４】
2008003435.tif 000006
【図５】
2008003435.tif 000007