(57)【要約】【課題】ソース接地型の増幅トランジスタと微小容量の容量素子を用いて高感度信号出力を実現した単位画素において、受光部から浮遊拡散層への信号電荷の完全転送の実現を容易にする。【解決手段】微小容量の容量素子２６とソース接地型の増幅トランジスタ２４を用いて信号の読み出しを行なうことによって信号検出感度を高めた単位画素２０において、単位画素２０とダミー画素３０で差動回路５０を形成し、単位画素２０からリセットレベルおよび信号レベルを読み出す読み出し回路を差動構成にするとともに、差動回路５０の電流源トランジスタ５１のゲートバイアスを制御する同相帰還回路４０を設け、浮遊拡散容量Ｃｆｄのリセット電圧（増幅トランジスタ２４のゲート部分の動作点）を光電変換素子２１から浮遊拡散容量Ｃｆｄに信号電荷を転送可能な電圧値に外部から自由に設定できるようにする。【選択図】図２
2008271280.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、この光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する転送トランジスタと、前記浮遊拡散容量と出力ノードの間に接続されたリセットトランジスタと、前記浮遊拡散容量と前記出力ノードの間に接続され、前記浮遊拡散容量と比較して微小な容量の容量素子と、前記容量素子で電圧に変換された信号を読み出す増幅トランジスタとを含む単位画素が配置されてなる画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記単位画素と同等の特性を有するダミー画素と、
前記単位画素と前記ダミー画素によって形成される差動回路と、
前記リセットトランジスタに対して前記出力ノードを通してリセット電圧を供給するとともに、当該リセット電圧の電圧値が調整可能なリセット電圧供給手段と、
前記リセットトランジスタによるリセット動作が終了した後、前記差動回路の差動出力の差分の中心が、外部の電圧源で調整された制御電圧になるように前記差動回路の電流源の制御を行なう同相帰還回路と
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記同相帰還回路は、前記リセット電圧供給手段の機能を持っている
ことを特徴とする請求項２記載の固体撮像装置。
【請求項３】
前記ダミー画素は、前記単位画素に比べてサイズが大きく設計されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
光電変換素子と、この光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する転送トランジスタと、前記浮遊拡散容量と出力ノードの間に接続されたリセットトランジスタと、前記浮遊拡散容量と前記出力ノードの間に接続され、前記浮遊拡散容量と比較して微小な容量の容量素子と、前記容量素子で電圧に変換された信号を読み出す増幅トランジスタとを含む単位画素が配置されてなる画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記単位画素と同等の特性を有するダミー画素と、
前記単位画素と前記ダミー画素によって形成される差動回路とを備えた固体撮像装置の駆動方法であって、
前記リセットトランジスタに対して前記出力ノードを通して供給するリセット電圧の電圧値を可変とし、
前記リセットトランジスタによるリセット動作の終了後、前記差動回路の差動出力の差分の中心が、外部の電圧源で調整された制御電圧になるように前記差動回路の電流源の制御を行なう
ことを特徴とする固体撮像装置の駆動方法。
【請求項５】
光電変換素子と、この光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する転送トランジスタと、前記浮遊拡散容量と出力ノードの間に接続されたリセットトランジスタと、前記浮遊拡散容量と前記出力ノードの間に接続され、前記浮遊拡散容量と比較して微小な容量の容量素子と、前記容量素子で電圧に変換された信号を読み出す増幅トランジスタとを含む単位画素が配置されてなる画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記単位画素と同等の特性を有するダミー画素と、
前記単位画素と前記ダミー画素によって形成される差動回路とを備えた固体撮像装置の信号処理方法であって、
前記画素アレイ部の各単位画素に同じ入力を与えたときの前記単位画素の各々の出力の逆数を補正係数として求め、
前記補正係数を用いて画素間の感度ばらつきを補正する
ことを特徴とする固体撮像装置の信号処理方法。
【請求項６】
前記補正係数を求めるに当たって、前記画素アレイ部の各単位画素に対して均一に光を照射し、このときの前記単位画素の各々の出力の逆数を前記補正係数とする
ことを特徴とする請求項５記載の固体撮像装置の信号処理方法。
【請求項７】
前記補正係数を求めるに当たって、前記転送トランジスタを駆動する転送制御信号の電圧値を徐々に高くして前記光電変換素子で発生した信号電荷を複数回に分けて転送し、初回以外の電荷転送での前記単位画素の各々の出力の逆数を前記補正係数とする
ことを特徴とする請求項５記載の固体撮像装置の信号処理方法。
【請求項８】
前記初回以外の電荷転送での前記単位画素の各々の出力の平均値の逆数を前記補正係数とする
ことを特徴とする請求項７記載の固体撮像装置の信号処理方法。
【請求項９】
光電変換素子と、この光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する転送トランジスタと、前記浮遊拡散容量と出力ノードの間に接続されたリセットトランジスタと、前記浮遊拡散容量と前記出力ノードの間に接続され、前記浮遊拡散容量と比較して微小な容量の容量素子と、前記容量素子で電圧に変換された信号を読み出す増幅トランジスタとを含む単位画素が配置されてなる画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記単位画素と同等の特性を有するダミー画素と、
前記単位画素と前記ダミー画素によって形成される差動回路とを備えた固体撮像装置の信号処理方法であって、
前記転送トランジスタを駆動する転送制御信号の電圧値を徐々に高くして一単位の蓄積期間に前記光電変換素子で発生した信号電荷を複数回に分けて転送し、
前記複数回の転送によって前記単位画素から出力される各信号を加算処理する
ことを特徴とする固体撮像装置の信号処理方法。
【請求項１０】
光電変換素子と、この光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する転送トランジスタと、前記浮遊拡散容量と出力ノードの間に接続されたリセットトランジスタと、前記浮遊拡散容量と前記出力ノードの間に接続され、前記浮遊拡散容量と比較して微小な容量の容量素子と、前記容量素子で電圧に変換された信号を読み出す増幅トランジスタとを含む単位画素が配置されてなる固体撮像装置と、
入射光を前記固体撮像装置の撮像面上に結像する光学系とを具備し、
前記固体撮像装置は、
前記画素アレイ部の画素列ごとに設けられ、前記単位画素と同等の特性を有するダミー画素と、
前記単位画素と前記ダミー画素によって形成される差動回路と、
前記リセットトランジスタに対して前記出力ノードを通してリセット電圧を供給するとともに、当該リセット電圧の電圧値が調整可能なリセット電圧供給手段と、
前記リセットトランジスタによるリセット動作が終了した後、前記差動回路の差動出力の差分の中心が、外部の電圧源で調整された制御電圧になるように前記差動回路の電流源の制御を行なう同相帰還回路とを備えた
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置において、光電変換部（受光部）で発生した信号電荷は浮遊拡散容量に転送され、当該浮遊拡散容量で電圧に変換されて外部へと読み出される。しかし、近年の画素の微細化に伴い、十分な信号電荷を確保することが困難になっている。このため、画素個々から十分な大きさの出力電圧を得るのが難しくなってきている。
【０００３】
画素の出力電圧Ｖは、信号検出容量をＣ、受光信号に応じた信号電荷量をＱとすると、Ｖ＝Ｑ／Ｃで与えられる。したがって、信号検出容量Ｃが小さければ、出力電圧Ｖを大きくする、即ち感度を高くすることができる。
【０００４】
このため、従来は、一端が接地された光電変換素子と、当該光電変換素子の他端にゲート電極が接続され、ソース電極が接地され、ドレイン電極が負荷回路に接続されたソース接地型の増幅トランジスタと、当該増幅トランジスタのドレイン電極とゲート電極の間に接続された微小容量の容量素子と、当該容量素子に並列に接続されたリセットトランジスタとで画素を構成し、高感度信号出力を実現していた（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開平５−２０７３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１記載の従来技術では、画素内部に信号電荷の転送路を持たない構成を採っていることから、出力電圧は受光した信号レベルとその後にリセットをして読み出されるリセットレベルとなるため、増幅トランジスタの閾値ばらつきに起因する固定パターンノイズを除去することは可能であるが、リセット時に発生するリセットノイズを抑制することができない。このリセットノイズは、高感度信号出力を行なう上記従来技術に係る画素では、大きなノイズとして見えてしまう。
【０００７】
これに対して、画素内部に信号電荷を転送する転送トランジスタを設けることで、上記従来技術の問題を解決することができる。すなわち、画素内部に転送トランジスタを設けることで、先に画素をリセットし、その後に画素で発生した信号電荷を転送することができるため、後段の回路において相関二重サンプリング動作が可能になる。そして、この相関二重サンプリング動作により、リセットノイズと画素の固定パターンノイズの両方を抑制することが可能になる。
【０００８】
ここで、画素内部に転送トランジスタを設けた場合、転送トランジスタによって信号電荷を浮遊拡散容量に転送することになるので、光電変換素子のポテンシャルは浮遊拡散容量のポテンシャルよりも高くないと、光電変換素子から浮遊拡散容量への信号電荷の転送が行えないことになる。
【０００９】
浮遊拡散容量のポテンシャルは、リセットトランジスタがＯＮ状態になるリセット動作により浮遊拡散容量に印加されるリセット電圧で決まる。しかし、ソース接地型の増幅トランジスタを用いた画素では、浮遊拡散容量のノード電位が増幅トランジスタの閾値電圧付近となって低い（ポテンシャルは高い）状態になり、しかもリセット電圧が回路の動作点付近で固定であるために浮遊拡散容量のポテンシャルの調整が不可能であり、この理由により、本質的に受光部から浮遊拡散層容量への信号電荷の完全転送が不可能になってしまう。
【００１０】
そこで、本発明は、ソース接地型の増幅トランジスタと微小容量の容量素子を用いて高感度信号出力を実現した単位画素において、受光部から浮遊拡散層容量への信号電荷の完全転送の実現を容易にする固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、光電変換素子と、この光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する転送トランジスタと、前記浮遊拡散容量と出力ノードの間に接続されたリセットトランジスタと、前記浮遊拡散容量と前記出力ノードの間に接続され、前記浮遊拡散容量と比較して微小な容量の容量素子と、前記容量素子で電圧に変換された信号を読み出す増幅トランジスタとを含む単位画素が配置されてなる画素アレイ部を有する固体撮像装置において、前記単位画素と同等の特性を有するダミー画素を前記画素アレイ部の画素列ごとに設け、このダミー画素と前記単位画素によって差動回路を形成するとともに、前記リセットトランジスタに対して前記出力ノードを通して供給するリセット電圧の電圧値を可変とし、前記リセットトランジスタによるリセット動作の終了後、前記差動回路の差動出力の差分の中心が、外部の電圧源で調整された制御電圧になるように前記差動回路の電流源の制御を行なうことを特徴とする。
【００１２】
上記構成の固体撮像装置において、リセット電圧の電圧値を調整することにより、浮遊拡散容量のポテンシャルを自由に設定可能になるため、単位画素のポテンシャル設計が容易になり、受光部から浮遊拡散層への信号電荷の完全転送が可能となる。また、リセット動作の終了後、差動回路の差動出力の差分の中心が、外部の電圧源で調整された制御電圧になるように差動回路の電流源の制御を行なうことにより、増幅トランジスタのゲート部分の動作点を出力振幅が最大になるように設定することが可能になるため、ダイナミックレンジを拡大できる。
【発明の効果】
【００１３】
本発明によれば、ソース接地型の増幅トランジスタと微小容量の容量素子を用いて高感度信号出力を実現した単位画素において、浮遊拡散容量のポテンシャルを自由に設定可能になるため、受光部から浮遊拡散層への信号電荷の完全転送を実現できるようになる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は、本発明の一実施形態に係る固体撮像装置、例えばＣＭＯＳイメージセンサの構成を示すシステム構成図である。
【００１６】
図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０は、光電変換素子を含む単位画素（以下、単に「画素」と記述する場合もある）２０が行列状に２次元配置されてなる画素アレイ部１１と、その周辺回路とを有する構成となっている。画素アレイ部１１の周辺回路としては、例えば、垂直走査回路１２、複数のカラム回路１３、水平走査回路１４およびカラム信号選択回路１５などが設けられている。
【００１７】
画素アレイ部１１の単位画素２０の行列状配列に対して、２本の信号線１１１，１１２とソース線１１３が画素列毎に配線されるとともに、単位画素２０と同じ特性を持つダミー画素３０と同相帰還回路（ＣＭＦＢ;Common Mode Feedback Circuit）４０が画素列毎に設けられている。単位画素２０とダミー画素３０は差動回路を形成している。その詳細については後述する。画素アレイ部１１にはさらに、画素行毎に駆動制御線、例えば転送制御線１１４、リセット制御線１１５および選択制御線１１６が配線されている。
【００１８】
垂直走査回路１２は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の各画素２０を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、電子シャッタ行に対してはその行の画素２０の信号掃き捨てを行うための電子シャッタ動作を行うとともに、読み出し行に対してはその行の画素２０の信号読み出しを行うための読み出し動作を行う。
【００１９】
ここでは、図示を省略するが、垂直走査回路１２は、画素２０を行単位で順に選択しつつ、読み出し行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行（電子シャッタ行）に対して電子シャッタ動作を行うための電子シャッタ走査系とを有する構成となっている。
【００２０】
そして、電子シャッタ走査系によるシャッタ走査によって光電変換部の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の一単位の蓄積期間（露光期間）となる。すなわち、電子シャッタ動作とは、光電変換部に蓄積された信号電荷のリセット（掃き捨て）を行い、そのリセット後から新たに信号電荷の蓄積を開始する動作である。
【００２１】
複数のカラム回路１３は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置され、垂直走査回路１２による垂直走査によって選択された読み出し行の各画素２０から出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００２２】
カラム回路１３としては、画素信号をサンプルホールドするサンプルホールド回路からなる回路構成のものや、サンプルホールド回路を含み、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズを除去するノイズ除去回路からなる回路構成のものなどが用いられる。
【００２３】
ただし、これらは一例に過ぎず、これに限定されるものではない。例えば、カラム回路１３にＡＤ（アナログ−デジタル）変換機能を持たせ、画素信号レベルをデジタル信号で出力する構成を採ることも可能である。
【００２４】
水平走査回路１４は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の各画素列毎に信号処理後の画素信号を保持するカラム回路１３を順に水平走査する。
【００２５】
カラム信号選択回路１５は、水平選択スイッチや水平信号線等によって構成され、画素アレイ部１１から画素行毎にカラム回路１３に保持された画素信号を、水平走査回路１４による水平走査に同期して順次出力する。
【００２６】
なお、垂直走査回路１２、カラム回路１３および水平走査回路１４等の動作の基準となるタイミング信号や制御信号は、図示せぬタイミング制御回路で生成される。
【００２７】
上記構成のＣＭＯＳイメージセンサ１０では、単位画素２０から出力される画素信号に対するＣＤＳ等の種々の信号処理をカラム回路１３で行なう構成としたが、カラム信号選択回路１５の後段側に配置される信号処理回路（図示せず）で行なう構成を採ることも可能である。この場合、信号処理回路については、画素アレイ部１１と同じ半導体基板上に搭載するようにしてもよく、また当該半導体基板外に配置するようにしてもよい。
【００２８】
（単位画素およびダミー画素）
図２は、単位画素２０およびダミー画素３０の構成の一例を示す回路図である。
【００２９】
本例に係る単位画素２０は、フォトダイオード等の光電変換素子２１に加えて、例えば転送トランジスタ(転送ゲート)２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタと、容量素子２６を有する画素回路となっている。ここでは、これらトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いているが、これに限られるものではない。
【００３０】
光電変換素子２１は、一端（アノード電極）が接地されている。転送トランジスタ２２は、光電変換素子２１の他端（カソード電極）と浮遊拡散容量Ｃｆｄの間に接続され、光電変換素子２１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲート電極（制御電極）に転送制御信号Ｔｘが与えられることによって電荷電圧変換部である浮遊拡散容量Ｃｆｄに転送する。
【００３１】
リセットトランジスタ２３は、画素の出力ノードＮ１１にドレイン電極が、浮遊拡散容量Ｃｆｄにソース電極がそれぞれ接続され、光電変換素子２１から浮遊拡散容量Ｃｆｄへの信号電荷の転送に先立って、ゲート電極にリセット制御信号Ｒが与えられることによって浮遊拡散容量ＣｆｄのノードＮ１２の電位（ノード電位）をリセットする。
【００３２】
増幅トランジスタ２４は、浮遊拡散容量Ｃｆｄにゲート電極が、出力ノードＮ１１にソース電極がそれぞれ接続されたソース接地型となっており、リセットトランジスタ２３によってリセットされた後の浮遊拡散容量Ｃｆｄの電位をリセットレベルとして読み出し、さらに転送トランジスタ２２によって信号電荷が転送された後の浮遊拡散容量Ｃｆｄの電位を信号レベルとして読み出す。
【００３３】
選択トランジスタ２５は、例えば、出力ノードＮ１１にドレイン電極が、増幅トランジスタ２４のドレイン電極にソース電極がそれぞれ接続され、ゲート電極に選択制御信号Ｖｓｅｌが与えられることによって導通状態になることで、垂直走査回路１２による垂直走査に同期して単位画素２０を選択する。選択トランジスタ２５については、増幅トランジスタ２４のソース電極とソース線１１３の間に接続する構成を採ることも可能である。
【００３４】
容量素子２６は、浮遊拡散容量Ｃｆｄと比較して微小な容量Ｃｉｏを持ち、出力ノードＮ１１に一端が、増幅トランジスタ２４のゲート電極に他端がそれぞれ接続されている。この容量素子２６としては、増幅トランジスタ２４のゲート電極（浮遊拡散容量ＣｆｄのノードＮ１２）と出力ノードＮ１１の間の寄生容量であってもよい。
【００３５】
ダミー画素３０は、例えばリセットトランジスタ３１、増幅トランジスタ３２、選択トランジスタ３３および容量素子３４を有する構成となっている。これら構成素子は、単位画素２０のリセットトランジスタ２３、増幅トランジスタ２３、選択トランジスタ２５および容量素子２６にそれぞれ相当する。
【００３６】
このダミー画素３０を画素アレイ部１１内に、単位画素２０と同じプロセスで形成することにより、ダミー画素３０の特性を単位画素２０の特性と同等にすることができる。ここで、選択トランジスタ３３のゲート電位（選択制御信号Ｖｓｅｌ＿ｒ）は、単位画素２０と同一の波形が入力されるように制御される。
【００３７】
本例に係るダミー画素３０は、単位画素２０の転送トランジスタ２２に相当するトランジスタを持たないが、図３に示すように、位画素２０の転送トランジスタ２２に相当する転送トランジスタ３５を持つ構成を採ることも可能である。この場合は、転送トランジスタ３５のゲート電位を“Ｌｏｗ”レベル（例えば、接地レベル）に固定とすればよい。
【００３８】
上記構成の単位画素２０およびダミー画素３０において、選択制御信号Ｖｓｅｌ，Ｖｓｅｌ＿ｒについては、デジタル的にグランドレベルとＶｄｄレベルの電圧で制御するようにしてもよいが、その電圧値を調整するようにすることで、画素回路の利得を向上させることが可能である。この選択制御信号Ｖｓｅｌ，Ｖｓｅｌ＿ｒは、同一の波形が入力されるように制御される。
【００３９】
（差動回路）
単位画素２０とダミー画素３０は差動回路５０を形成している。この差動回路５０の具体的な構成について以下に説明する。
【００４０】
単位画素２０の増幅トランジスタ２４のソース電極とダミー画素３０の増幅トランジスタ３２のソース電極は、ソース線１１３を介して共通に接続され、その共通接続ノードＮ１３が電流源トランジスタ５１を介して接地されている。
【００４１】
単位画素２０の出力ノード１１およびダミー画素３０の出力ノード１４からそれぞれ信号を導出する信号線１１１，１１２は出力端子５２，５３にそれぞれ接続されている。これら信号線１１１，１１２と電源Ｖｄｄの間、即ち出力端子５２，５３を挟んで単位画素２０およびダミー画素３０と反対側には負荷回路５４，５５がそれぞれ接続されている。
【００４２】
負荷回路５４は、例えば縦積み２段の構成（カスコード）のＰチャネルＭＯＳトランジスタ５４１，５４２によって構成されている。負荷回路５５も同様に、縦積み２段の構成のＰチャネルＭＯＳトランジスタ５５１，５５２によって構成されている。そして、ＭＯＳトランジスタ５４１，５５１の各ゲート電極がバイアス電圧Ｖｂｐ１によってバイアスされ、ＭＯＳトランジスタ５４２，５５２の各ゲート電極がバイアス電圧Ｖｂｐ２によってバイアスされている。
【００４３】
ここでは、負荷回路５４，５５をＰチャネルＭＯＳトランジスタの縦積み２段の構成としたが、これに限られるものではなく、図４に示すように、それぞれ１個のＰチャネルＭＯＳトランジスタ５４１，５５１によって構成するようにしてもよい。
【００４４】
上述したようにして、単位画素２０の増幅トランジスタ２４、ダミー画素３０の増幅トランジスタ３２、電流源トランジスタ５１および負荷回路５４，５５によって差動回路５０が形成されている。
【００４５】
この差動回路５０では、増幅トランジスタ３２のゲート電圧Ｖｆｄｍを基準として、増幅トランジスタ２４のゲート電圧Ｖｆｐｄに応じた差動出力Ｖｏｍ，Ｖｏｐが出力端子５２，５３から導出される。この差動出力Ｖｏｍ，Ｖｏｐは、単位画素２０の画素信号としてカラム回路１３に供給される。
【００４６】
（同相帰還回路）
図５は、同相帰還回路４０の構成の一例を示す回路図である。同相帰還回路４０は、その出力端が電流源トランジスタ５１のゲート電極に接続されており、差動回路５０の差動出力Ｖｏｍ，Ｖｏｐと外部の電圧源でコントロールされた制御電圧Ｖｃｏｍに基づいて電流源トランジスタ５１のゲートバイアスを制御することにより、差動出力Ｖｏｍ，Ｖｏｐの差分の中心（振幅の中心）が制御電圧Ｖｃｏｍになるように制御を行なう。
【００４７】
図５に示すように、同相帰還回路４０は、３つのスイッチ素子４１〜４３と２つの容量素子４４，４５によって構成され、２つの入出力端子４６，４７が差動回路５０の出力端子５２，５３にそれぞれ接続されている。
【００４８】
スイッチ素子４１，４２は、スイッチ制御信号φｃｍｆｂｄに応答してＯＮ（閉）状態になることで、外部の電圧源から制御電圧Ｖｃｏｍを選択的に取り込んで差動回路５０の出力端子５２，５３に与える。制御電圧Ｖｃｏｍは、単位画素２０をリセットしているときはリセットに適した電圧値に、単位画素２０のリセットが終了した時点で差動回路５０の出力振幅が最大となる電圧値（ＣＭＦＢ電圧）にそれぞれ設定されている。
【００４９】
ここに、リセットに適した電圧値とは、光電変換素子２１のポテンシャルと浮遊拡散容量Ｃｆｄのポテンシャルの関係から、光電変換素子２１から浮遊拡散容量Ｃｆｄへ信号電荷を完全に転送することができるような電圧値を言う。このリセット電圧の電圧値を調整することにより、増幅トランジスタ２４のゲート部分の動作点を自由に設定することができる。
【００５０】
また、差動回路５０の出力振幅が最大となる電圧値（ＣＭＦＢ電圧）とは、差動回路５０の同相信号レベル（同相電圧）、即ち差動出力Ｖｏｍ，Ｖｏｐの差分の中心電圧を規定する電圧値、差動出力Ｖｏｍ，Ｖｏｐの差分の中心電圧が例えば差動回路５０の出力振幅の中心になるように制御する電圧値である。
【００５１】
スイッチ素子４３は、スイッチ制御信号φｃｍｆｂに応答してＯＮ（閉）状態になることで、バイアス電圧Ｖｂｎ１を取り込んで差動回路５０の電流源トランジスタ５１にそのゲートバイアスとして供給する。
【００５２】
スイッチ素子４３がＯＦＦ（開）状態のときはバイアス電圧Ｖｂｎ１に代えて、本同相帰還回路４０の作用により、差動回路５０の差動出力Ｖｏｍ，Ｖｏｐの振幅の中心が、単位画素２０のリセット終了後の制御電圧Ｖｃｏｍ（ＣＭＦＢ電圧）になるように差動回路５０を制御するためのバイアス電圧Ｖｂｎ１＿ｃｍｆｂが電流源トランジスタ５１にそのゲートバイアスとして供給される。
【００５３】
なお、上記構成のＣＭＯＳイメージセンサ１０では、画素アレイ部１１の同相帰還回路４０側（図１の上側）に負荷回路５４，５５を配置するとともに、差動出力Ｖｏｍ，Ｖｏｐを導出する配置構成としたが、この配置構成に限られるものではなく、例えば、画素アレイ部１１の同相帰還回路４０側に負荷回路５４，５５を配置するとともに、差動出力Ｖｏｍ，Ｖｏｐを導出する配置構成を採ることも可能である。
【００５４】
このような配置構成を採ることにより、画素列毎に配線する信号線を１本、具体的にはダミー画素３０側の信号線１１２を削減できるとともに、差動回路５０の出力端子５２，５３（図２参照）と同相帰還回路４０の入出力端子４６，４７（図５参照）との間の配線長を短くできるため、画素アレイ部１１全体のレイアウト面積の縮小化を図ることができる利点がある。
【００５５】
（画素アレイ部の動作）
続いて、画素アレイ部１１における単位画素２０、ダミー画素３０および同相帰還回路４０の動作について、図６のタイミング波形図を用いて説明する。
【００５６】
先ず、時刻ｔ１で、特定の画素行ｎの単位画素２０とダミー画素３０に“Ｈｉｇｈ”レベルのリセット制御信号Ｒ（ｎ）を入力し、同時に、同相帰還回路４０のスイッチ素子４１〜４３をスイッチ制御信号φｃｍｆｂ，φｃｍｆｂｄによって全てＯＮ（閉）状態にする。
【００５７】
これと同時に、外部の電圧源から同相帰還回路４０に対して、差動回路５０の同相信号レベルを規定する制御電圧Ｖｃｏｍを、単位画素２０のリセット電圧として入力する。すなわち、外部の電圧源と同相帰還回路４０は、リセットトランジスタ２３に対して出力ノードＮ１１を通してリセット電圧を供給するリセット電圧供給手段を構成している。
【００５８】
ここでは、制御電圧Ｖｃｏｍを単位画素２０のリセット電圧として用いるようにしているが、リセット専用の信号線とスイッチ素子からなるリセット電圧供給手段を別途用意して、当該リセット電圧供給手段から適宜リセット電圧を制御電圧Ｖｃｏｍと並列的に入力する構成を採ることも可能である。
【００５９】
ただし、同相帰還回路４０をリセット電圧供給手段として兼用する構成を採った方が、リセット電圧供給手段を別途用意する必要がなくなるため、その分だけ回路構成を簡略化できる利点がある。
【００６０】
リセット制御信号Ｒ（ｎ）によるリセット動作により、単位画素２０の信号検出部である浮遊拡散容量Ｃｆｄのノード電位が、制御電圧Ｖｃｏｍのリセット電圧に設定された時点ｔ２で、リセット制御信号Ｒ（ｎ）を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに徐々に遷移させる。この動作については、ダミー画素３０についても同じである。ただし、
【００６１】
リセット制御信号Ｒ（ｎ）が“Ｌｏｗ”レベルになった後時刻ｔ３で、“Ｈｉｇｈ”レベルの選択制御信号Ｖｓｅｌ（ｎ）を入力し、画素行ｎの各単位画素２０の選択トランジスタ２５をＯＮ状態にすることによって各単位画素２０を選択状態にする。
【００６２】
ここで、選択制御信号Ｖｓｅｌ（ｎ）については、リセット制御信号Ｒ（ｎ）と同時に入力するようにしてもよい。ただし、同時に入力しない方が、時刻ｔ１〜時刻ｔ３の期間で選択トランジスタ２５がＯＮすることに伴って消費する電力分だけ低減できるため、単位画素２０での消費電力を小さく抑える上で有利である。
【００６３】
選択制御信号Ｖｓｅｌ（ｎ）の入力と同時、またはそれ以降に、制御電圧Ｖｃｏｍを差動回路５０の出力振幅を最大限にとれる電圧値に設定する。その後、時刻ｔ４でスイッチ制御信号φｃｍｆｂを、次いで時刻ｔ５でスイッチ制御信号φｃｍｆｂｄを順に非アクティブ（“Ｌｏｗ”レベル）状態にする。
【００６４】
このとき、単位画素２０では、制御電圧Ｖｃｏｍのリセット電圧に設定された浮遊拡散容量Ｃｆｄの電圧をリセットレベルとして読み出し、後段のカラム回路１３に供給する動作が行われる。
【００６５】
次に、時刻ｔ６で、転送制御信号Ｔ（ｎ）を入力し、転送トランジスタ２３をＯＮ状態にすることで、それまでに光電変換素子２１で光電変換されて蓄積された信号電荷を浮遊拡散容量Ｃｆｄに転送する。そして、転送制御信号Ｔ（ｎ）が消滅した時刻ｔ６で、転送された信号電荷に応じた電圧を信号レベルとして読み出し、後段のカラム回路１３に供給する。
【００６６】
単位画素２０におけるリセットレベルおよび信号レベルの読み出しは、浮遊拡散容量Ｃｆｄと信号線１１１の間に接続された容量素子２６とソース接地型の増幅トランジスタ２４が担う。容量素子２６は、浮遊拡散容量Ｃｆｄと比較して微小な容量である。したがって、微小容量の容量素子２６とソース接地型の増幅トランジスタ２４を用いて信号の読み出しを行なう単位画素２０においては、出力する電圧レベルが大きい、即ち信号検出感度が高い。
【００６７】
［本実施形態の作用効果］
このように、ソース接地型の増幅トランジスタ２４と微小容量の容量素子２６を用いて信号の読み出しを行うことによって信号検出感度を高めた単位画素２０において、光電変換素子２１で光電変換された信号電荷を浮遊拡散容量Ｃｆｄに転送する転送トランジスタ２２を設けたことにより、先に画素２０をリセットしてそのリセットレベルを読み出し、その後に光電変換素子２１から信号電荷を転送して信号レベルとして読み出すことで、例えばカラム回路１３において相関二重サンプリングによるノイズ除去を実行することができるため、リセットノイズと画素の固定パターンノイズの両方を抑制することができる。
【００６８】
加えて、単位画素２０とダミー画素３０で差動回路５０を形成し、単位画素２０からリセットレベルおよび信号レベルを読み出す読み出し回路を差動回路構成にし、リセットトランジスタ２３に対して画素２０の出力ノードＮ１１を通してリセット電圧を供給するとともに、当該リセット電圧の電圧値が可変なリセット電圧供給手段（本例では、外部の電圧源と同相帰還回路４０）を設けたことにより、リセット電圧の電圧値を調整によって浮遊拡散容量Ｃｆｄのポテンシャルを自由に設定可能になるため、単位画素２０のポテンシャル設計が容易になり、光電変換素子２１から拡散浮遊容量Ｃｆｄへの信号電荷の完全転送が可能となる。
【００６９】
ただし、単位画素２０側（正相側）のリセット電圧の電圧値を調整すると、差動出力Ｖｏｍ，Ｖｏｐの差分の中心電圧が差動回路５０の出力振幅から外れてしまう。そこで、差動回路５０の電流源トランジスタ５１のゲートバイアスを制御する同相帰還回路４０を設け、単位画素２０の浮遊拡散容量Ｃｆｄのノード電位をリセット電圧でリセットした後、同相帰還回路４０の作用によって差動出力Ｖｏｍ，Ｖｏｐの差分の中心電圧が差動回路５０の出力振幅の中心になるように制御電圧Ｖｃｏｍの電圧値（ＣＭＦＢ電圧）を設定して帰還制御を行なう構成を採っている。これにより、増幅トランジスタ２４のゲート部分の動作点を出力振幅（出力範囲）が最大になるように設定することが可能になるため、ダイナミックレンジを拡大できる。
【００７０】
（差動回路の特性ばらつき）
ここで、本実施形態に係る単位画素２０では、信号の読み出しに微小容量の容量素子２６を用いていることで、差動回路５０の単位画素２０側とダミー画素３０側に、サイズのミスマッチなどによって特性ばらつきがあると、当該特性ばらつきによって出力信号の出力特性に影響が及ぶ懸念がある。
【００７１】
単位画素２０側とダミー画素３０側に特性ばらつき（誤差）があった場合の出力波形を図７に示す。ここでは、単位画素２０側の浮遊拡散容量をＣｆｄ＿Ｌ、容量素子２６の容量をＣｉｏ＿Ｌ、ダミー画素３０側の遊拡散容量をＣｆｄ＿Ｒ、容量素子３４の容量をＣｉｏ＿Ｒとしている。
【００７２】
単位画素２０側の容量Ｃｆｄ＿Ｌ，Ｃｉｏ＿Ｌがダミー画素３０側の容量Ｃｆｄ＿Ｒ，Ｃｉｏ＿Ｒよりも小さい場合には、単位画素２０とダミー画素３０のリセットレベルは同じではなく、図７（Ａ）に示すようにずれる。因みに、単位画素２０側とダミー画素３０側に誤差が無い場合は、図７（Ｂ）に示すように、単位画素２０とダミー画素３０のリセットレベルは一致する。
【００７３】
そこで、単位画素２０側の容量Ｃｆｄ＿Ｌ，Ｃｉｏ＿Ｌとダミー画素３０側の容量Ｃｆｄ＿Ｒ，Ｃｉｏ＿Ｒの違いによってリセットレベルが変化する特性を逆に利用して、意図的に、ダミー画素３０側の容量Ｃｆｄ＿Ｒ，Ｃｉｏ＿Ｒが単位画素２０側の容量Ｃｆｄ＿Ｌ，Ｃｉｏ＿Ｌよりも大きくなるように、ダミー画素３０側を単位画素２０側よりもサイズを大きく設計することにより、図７（Ｃ）に示すように、差動出力Ｖｏｍ，Ｖｏｐの振幅範囲を広くすることができる。
【００７４】
（感度ばらつき）
また、同様に、信号を検出する容量素子２６の容量Ｃｉｏが微小であるために単位画素２０ごとに感度のばらつきが生じる。この感度ばらつきを補正する補正係数は、各画素２０に同じ入力を与えたときの各出力の逆数で求めることができる。
【００７５】
単位画素２０に同じ入力を与えて補正係数を求める第１の方法としては、すべての単位画素２０に対して均一に光を照射し、そのときの各画素２０の出力の逆数を求めることで画素ごとの補正係数を求めることができる。第２の方法として、転送制御信号Ｔｘの電圧値を徐々に高く設定し、光電変換素子２１で発生した信号電荷を複数回に分けて転送（部分転送）を行うことで補正係数を求めることができる。
【００７６】
＜補正係数の算出＞
ここで、感度ばらつきの補正係数を求めるための第２の方法について、図８のタイミング波形図および図９のポテンシャル図を用いて具体的に説明する。
【００７７】
先ず、例えば光電変換素子（ＰＤ）２１に外部より電圧を与えることにより、光電変換素子２１を電荷（本例では、電子）で満たす。その後、時刻ｔ１１で、特定の画素行ｎの単位画素２０とダミー画素３０に“Ｈｉｇｈ”レベルのリセット制御信号Ｒ（ｎ）を入力し、同時に、転送制御信号Ｔｘ（ｎ）を光電変換素子２１の電荷を完全に転送できる電圧値Ｖｘ１に設定する。
【００７８】
これと同時に、同相帰還回路４０のスイッチ素子４１〜４３をスイッチ制御信号φｃｍｆｂ，φｃｍｆｂｄによって全てＯＮ状態にするとともに、同相帰還回路４０に入力される制御電圧Ｖｃｏｍをリセット電圧にする。
【００７９】
次に、時刻ｔ１２で、転送制御信号Ｔｘ（ｎ）を光電変換素子２１の電荷を完全に転送できないが、画素アレイ部１１のすべての画素２０の光電変換素子２１から電荷をわずかに転送できる電圧値Ｖｘ２に設定する。
【００８０】
次に、時刻ｔ１３で、浮遊容量（ＦＤ）Ｃｆｄ側の電圧、即ち制御電圧Ｖｃｏｍを高い電圧（ＣＭＦＢ電圧）にし、浮遊容量Ｃｆｄのポテンシャルを低くする。これにより、転送トランジスタ２２のゲート直下のチャネルのポテンシャルで設定される、いわゆるすりきりの電圧以上の電荷が光電変換素子２１から浮遊拡散容量Ｃｆｄへ転送される。
【００８１】
次に、リセット制御信号Ｒ（ｎ）が“Ｌｏｗ”レベルになった後時刻ｔ１４で、“Ｈｉｇｈ”レベルの選択制御信号Ｖｓｅｌ（ｎ）を入力し、画素行ｎの各単位画素２０の選択トランジスタ２５をＯＮ状態にすることによって各単位画素２０を選択状態にし、読み出しの設定を行なう。
【００８２】
そして、時刻ｔ１５で、転送制御信号Ｔｘ（ｎ）を“Ｌｏｗ”レベルにし、転送制御信号Ｔｘ（ｎ）の電圧Ｖｘ２で転送された電荷に応じた浮遊拡散容量Ｃｆｄの電圧をリセットレベル（信号基準レベル）として外部に読み出す。
【００８３】
次に、時刻ｔ１６で、転送制御信号Ｔｘ（ｎ）を完全転送ではないある一定の電圧値Ｖｘ３（最初のすりきりの電圧値Ｖｘ２よりも高い）に設定する。そして、時刻ｔ１７で、転送制御信号Ｔｘ（ｎ）を“Ｌｏｗ”レベルにし、転送制御信号Ｔｘ（ｎ）の電圧値Ｖｘ３で転送された電荷に応じた浮遊拡散容量Ｃｆｄの電圧を信号レベルとして外部に読み出す。
【００８４】
この信号レベルは、理想的には各画素同じ電荷量に基づくものなので、感度ばらつきがなければ、読み出した信号レベルとリセットレベルで相関２重サンプリングを行うことにより、すべての画素から同じ画素信号が出力される。しかし、単位画素２０の感度ばらつきの影響を受けて画素信号に画素間でばらつきが発生する。
【００８５】
そこで、転送制御信号Ｔｘの電圧値を徐々に高く設定し、光電変換素子２１で発生した信号電荷を複数回に分けて転送し、初回以外の電荷転送での単位画素２０の各々の出力信号の逆数を補正係数補正係数とし、この補正係数を用いて出力信号に対して補正処理を行なうことで画素の感度ばらつきを補正することができる。なお、１度の読み出しではノイズが含まれるため、初回以外の電荷転送での単位画素２０の各々の出力信号の平均値を求めて補正係数とするのが好ましい。
【００８６】
（出力信号の飽和）
本実施形態に係る単位画素２０、即ち微小容量の容量素子２６とソース接地型の増幅トランジスタ２４を用いて信号の読み出しを行なう単位画素２０は、従来のソースフォロワ読み出しの場合に比べて感度が1桁程度高くなる。そのため、わずかな電荷で画素２０からの出力信号が飽和してしまう懸念がある。
【００８７】
この出力信号が飽和する問題については、例えば、上述した感度ばらつきの補正で用いた単位画素２０の駆動法、即ち光電変換素子２１で光電変換された信号電荷を、任意の電荷量で複数に分割して転送し、各分割転送による電荷に応じた信号を読み出す駆動法を用い、この駆動法によって読み出された各信号を加算して１つの画素信号とすることで解決できる。
【００８８】
任意の電荷量で複数に分割して転送し、各分割転送による電荷に応じた信号を読み出す駆動法について、一単位の蓄積期間中に光電変換素子２１に蓄積された信号電荷を例えば３分割転送にて浮遊拡散容量Ｃｆｄへ転送する場合を例に挙げて以下により具体的に説明する。
【００８９】
３分割転送の場合、転送トランジスタ２２のゲート電極に印加する転送制御信号Ｔｘとして、光電変換素子２１の電荷を完全に転送できるオン電圧Ｖｏｎと、“Ｌｏｗ”レベルのオフ電圧Ｖｏｆｆと、オフ電圧Ｖｏｆｆよりも大きく、オン電圧Ｖｏｎよりも小さい２つの中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１を設定する。
【００９０】
そして、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎをその順番で順次転送トランジスタ２２のゲート電極に転送制御信号Ｔｘとして印加し、一単位の蓄積期間中に光電変換素子２１に蓄積された信号電荷を３分割転送にて浮遊拡散容量Ｃｆｄへ転送し、この分割転送に対応して単位画素２０から出力される各信号を例えばカラム回路１３あるいは後段の信号処理回路（図示せず）で加算処理するようにする。
【００９１】
このように、分割転送による駆動法を用いて単位画素２０を駆動し、分割転送によって単位画素２０から出力される信号を加算して１つの画素信号とすることにより、飽和レベルを損なうことなく、高い信号検出感度にて単位画素２０から信号を読み出すことができるために、高感度なイメージセンサを実現できる。
【００９２】
（画素共有化）
以上説明した本実施形態に係る単位画素２０については、感度低下が少ないことから、図１１に示すように、単位画素２０′を光電変換素子２１と転送トランジスタ２２で構成し、当該単位画素２０′を並列に複数配置するとともに、リセットトランジスタ２３、増幅トランジスタ２４、選択トランジスタ２５および容量素子２６からなる信号検出回路２００を複数の単位画素２０′で共有する構成を採ることができる。画素共有化により、読み出し線の寄生容量が減るため、信号の読み出し速度を高速化できる。
【００９３】
特に、読み出し回路を差動構成にしたことにより、差動回路５０の増幅率が理想的な場合は、浮遊拡散容量Ｃｆｄに依存せずに信号検出を行なうことができるため、図１１に示すように、画素回路の中に光電変換素子２１と転送トランジスタ２２を並列に設けた場合に、電圧感度を落とすことなく信号の読み出しが可能になる。
【００９４】
因みに、通常の画素構成での読み出しでは、浮遊拡散容量Ｃｆｄに依存し、光電変換素子２１と転送トランジスタ２２を画素内に複数も受けた場合に浮遊拡散容量Ｃｆｄが増すために感度の低下が生じる。
【００９５】
本実施形態に係る単位画素２０でも、同様に浮遊拡散容量Ｃｆｄが増加するものの、信号電圧の検出感度はあくまで浮遊拡散容量ＣｆｄのノードＮ１２と出力ノードＮ１１の容量で決まるため、画素の並列度を増しても感度に影響しにくい。また、並列度が増すことにより、増幅トランジスタ２４の拡散層の数が減少するため、読み出し線に付く寄生容量を低減することが可能になり、結果として、信号の読み出し速度の高速化に寄与できることになる。
【００９６】
［変形例］
なお、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に対して適用可能である。
【００９７】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００９８】
さらに、本発明は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限らず、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
【００９９】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１００】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１０１】
［撮像装置］
図１２は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１２に示すように、本発明に係る撮像装置６０は、レンズ群６１を含む光学系、固体撮像装置６２、カメラ信号処理回路であるＤＳＰ回路６３、フレームメモリ６４、表示装置６５、記録装置６６、操作系６７および電源系６８等を有し、ＤＳＰ回路６３、フレームメモリ６４、表示装置６５、記録装置６６、操作系６７および電源系６８がバスライン６９を介して相互に接続された構成となっている。
【０１０２】
レンズ群６１は、被写体からの入射光（像光）を取り込んで固体撮像装置６２の撮像面上に結像する。固体撮像装置６２は、レンズ群６１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６２として、先述した実施形態に係るＣＭＯＳイメージセンサ１０が用いられる。
【０１０３】
表示装置６５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像装置６２で撮像された動画または静止画を表示する。記録装置６６は、固体撮像装置６２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【０１０４】
操作系６７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系６８は、ＤＳＰ回路６３、フレームメモリ６４、表示装置６５、記録装置６６および操作系６７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１０５】
上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その固体撮像装置６２として先述した実施形態に係るＣＭＯＳイメージセンサ１０を用いることで、当該ＣＭＯＳイメージセンサ１０では、少ない信号電荷量でも十分な大きさの画素信号を得ることができるため、高感度な撮像装置を実現できる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の一実施形態に係るＣＭＯＳイメージセンサの構成を示すシステム構成図である。
【図２】単位画素およびダミー画素の構成の一例を示す回路図である。
【図３】ダミー画素の他の構成例を示す回路図である。
【図４】負荷回路の他の構成例を示す回路図である。
【図５】同相帰還回路の構成の一例を示す回路図である。
【図６】単位画素、ダミー画素および同相帰還回路の動作説明に供するタイミング波形図である。
【図７】単位画素側とダミー画素側に特性ばらつきがあった場合の出力波形を示す波形図である。
【図８】感度ばらつきの補正係数を求める方法についての説明に供するタイミング波形図である。
【図９】感度ばらつきの補正係数を求める方法についての説明に供するポテンシャル図である。
【図１０】３分割転送の場合の駆動タイミング例を示すタイミングチャートである。
【図１１】画素共有化の例を示す回路図である。
【図１２】本発明に係る撮像装置の構成の一例を示すブロック図である。
【符号の説明】
【０１０７】
１０…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直走査回路、１３…カラム回路、１４…水平走査回路、１５…カラム信号選択回路、２０，２０′…単位画素、２１…光電変換素子、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…容量素子、３０…ダミー画素、４０…同相帰還回路、５０…差動回路
【図１】
2008271280.tif 000003
【図２】
2008271280.tif 000004
【図３】
2008271280.tif 000005
【図４】
2008271280.tif 000006
【図５】
2008271280.tif 000007
【図６】
2008271280.tif 000008
【図７】
2008271280.tif 000009
【図８】
2008271280.tif 000010
【図９】
2008271280.tif 000011
【図１０】
2008271280.tif 000012
【図１１】
2008271280.tif 000013
【図１２】
2008271280.tif 000014