(57)【要約】      （修正有）【課題】出力インピーダンスが製造パラメータに依存しない高速ディジタルアナログコンバータを実現すること。【解決手段】インピーダンス制御信号を出力するインピーダンス制御手段と、入力されたディジタルデ−タに応じたアナログ信号をインピーダンス制御信号に応じた出力インピーダンスで出力する多値出力手段を備える。【効果】本発明によれば、出力インピーダンスが製造パラメータに依存しない高速ディジタルアナログコンバータを実現することができる。【選択図】図２
2008066998.tif 000002
【特許請求の範囲】
【請求項１】
インピーダンス制御信号を出力するインピーダンス制御手段を備え、
入力されたディジタルデ−タに応じたアナログ信号を前記インピーダンス制御信号に応じた出力インピーダンスで出力する多値出力手段を備えることを特徴とする高速ディジタルアナログコンバータ。
【請求項２】
請求項１記載のディジタルアナログコンバータにおいて、
前記多値出力手段は入力されたディジタルデ−タに応じた電圧を出力インピーダンス制御手段の出力信号に応じた出力インピーダンスで出力する複数の電圧発生手段と、
前記複数の電圧発生手段の出力をすべて加算する加算手段から構成され、
前記インピーダンス制御手段は前記電圧発生手段と同様の構成を持つ模擬部と比較制御部とから構成され、
前記比較制御部は前記模擬部の出力インピーダンスを検出し、基準値と比較した結果を前記インピーダンス制御信号として前記模擬部に出力するとともに前記多値出力手段に出力することを特徴とする高速ディジタルアナログコンバータ。
【請求項３】
請求項２に記載の高速ディジタルアナログコンバータにおいて、
前記多値出力手段はｎ（ｎは自然数）ビットの前記ディジタルデ−タに対応した電圧を出力するｎの電圧発生手段を有し、
ｍ（ｍは自然数）ビットに対応する前記電圧発生手段の出力インピーダンスはｍ＋１ビットに対応する前記電圧発生手段の出力インピーダンスの２倍になるように構成されることを特徴とする高速ディジタルアナログコンバータ。
【請求項４】
請求項２に記載の高速ディジタルアナログコンバータにおいて、
前記電圧発生手段はｐ−ＭＯＳを可変抵抗デバイスとする電圧発生手段ｐとｎ−ＭＯＳを可変抵抗デバイスとする電圧発生手段ｎを有し、
前記電圧発生手段ｐ及びｎはどちらか一方が動作をし、同時に動作することはなく、
前記可変抵抗デバイスのインピーダンスをそれぞれ前記インピーダンス制御信号によって所望の値に制御することを特徴とする高速ディジタルアナログコンバータ。
【請求項５】
請求項４に記載の高速ディジタルアナログコンバータにおいて、
前記インピーダンス制御手段の模擬部は前記電圧発生手段ｐと同様の構成を持つ模擬部ｐ及び前記電圧発生手段ｎと同様の構成を持つ模擬部ｎを有し、
前記インピーダンス制御手段は模擬部ｐ及びｎに電流を流す定電流源を有し、
前記定電流源の値は前記模擬部の出力電圧が基準電圧と等しい時に前記電圧発生手段ｐ及びｎが所望のインピーダンスを得られるように設定され、
前記模擬部ｐ及びｎの出力電圧はそれぞれ、異なる前記比較制御手段に入力され、
前記比較制御手段はそれぞれ前記模擬部ｐ及びｎの出力電圧と基準電圧を比較し、比較結果を前記インピーダンス制御信号として出力することで、前記模擬部及び前記電圧発生手段が所望の出力インピーダンスを得られるように可変抵抗デバイスのインピーダンスを制御することを特徴とする差動型高速出力アナログコンバータ。
【請求項６】
請求項２に記載の高速ディジタルアナログコンバータにおいて、
前記電圧発生手段は複数のｐ−ＭＯＳを抵抗デバイスとする電圧発生手段ｐと複数のｎ−ＭＯＳを抵抗デバイスとする電圧発生手段ｎを有し、
前記電圧発生手段ｐ及びｎはどちらか一方が動作をし、同時に動作することはなく、
前記抵抗デバイスをインピーダンス制御信号によって選択することを特徴とする高速ディジタルアナログコンバータ。
【請求項７】
請求項６に記載の高速ディジタルアナログコンバータにおいて、
前記インピーダンス制御手段の模擬部は前記電圧発生手段ｐと同様の構成を持つ模擬部ｐ及び前記電圧発生手段ｎと同様の構成を持つ模擬部ｎを有し、
前記インピーダンス制御手段は模擬部ｐ及びｎに定電流を流す電流源を有し、
前記定電流源の値は前記模擬部の出力電圧が基準電圧と等しい時に前記電圧発生手段ｐ及びｎが所望のインピーダンスを得られるように設定され、
前記模擬部ｐ及びｎの出力電圧はそれぞれ、異なる前記比較制御手段に入力され、
前記比較制御手段はそれぞれ前記模擬部ｐ及びｎの出力電圧と基準電圧を比較し、比較結果を前記インピーダンス制御信号として出力することで、前記模擬部及び前記電圧発生手段が所望の出力インピーダンスを得られるように抵抗デバイスを選択することを特徴とする差動型高速出力アナログコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタルアナログコンバータ、インピーダンス整合及び高速多値伝送技術に関する。
【背景技術】
【０００２】
近年、通信を高速化する研究開発が盛んに行われている。高い信号周波数は寄生容量や寄生インダクタの影響で高周波成分が反射され、出力波形に歪み生じさせるので、伝送路とのインピーダンス整合を行う必要がある。
【０００３】
ここで、高速な差動の伝送路においてインピーダンス整合を行う信号伝送装置は知られている（例えば、特許文献１参照）。また、高速変換可能なディジタルアナログ回路も知られている（例えば、特許文献２参照）。
【０００４】
ここで、１ａ，１ｂは電圧増幅部であり、２ａ，２ｂは信号二値化部であり、３は信号検出部であり、外部から入力される差動入力信号Ｖｉｎ１，Ｖｉｎ２は、それぞれ信号入力部１ａ，１ｂに入力され、信号入力部１ａ，１ｂは、それぞれ入力された電圧を増幅して、信号二値化部２ａ，２ｂに出力し、受信された信号はそれぞれ信号二値化部２ａ，２ｂによって二値化され、信号二値化部２ａ，２ｂによって二値化された信号が信号検出部３に送られ、信号検出部３では、それぞれの二値化信号を元に差動信号を検出し、その結果としてＶｏｕｔを出力することで、通常の差動増幅回路を用いることなく、差動入力信号から所望の二値化信号を検出し、出力することが可能な差動信号受信回路を提供することができる技術が開示されている（例えば、特許文献３参照）。
【特許文献１】特開２００４−３３６６９９号公報
【特許文献２】特公平０８−０３１７９５号公報
【特許文献３】特開２００５−２６０８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来例では、高速な差動の伝送路においてインピーダンス整合を行う信号伝送装置の場合、クロックの速度以上の制御が難しい課題を含んでいる。また、高速変換可能なディジタルアナログ回路も知られているが、重み付けされた定電流源自体がインピーダンスを持ち、出力されるアナログ信号に出力インピーダンスが依存する課題を含む。
【０００６】
すなわち、クロックの速度以上の制御が難しく、回路動作時の連続的な制御は困難なので、高速なディジタルアナログコンバータに用いる場合、動作前にインピーダンス調整をすることが望まれる。しかし、動作前にインピーダンス調整を行った場合、動作中の温度特性の変化には追従できないと言った問題を含んでいる。また、グリッジの影響をなくした高速変換可能なディジタルアナログコンバータを実現するが、重み付けされた定電流源自体がインピーダンスを持つため、出力アナログ信号に出力インピーダンスが依存するといった問題がある。
【０００７】
そこで、本発明では出力インピーダンスが製造パラメータに依存しない高速ディジタルアナログコンバータを実現することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、請求項１記載の発明は、インピーダンス制御信号を出力するインピーダンス制御手段を備え、入力されたディジタルデ−タに応じたアナログ信号をインピーダンス制御信号に応じた出力インピーダンスで出力する多値出力手段を備えることを特徴とする高速ディジタルアナログコンバータである。
【０００９】
また、請求項２に記載の発明は、請求項１記載のディジタルアナログコンバータにおいて、多値出力手段は入力されたディジタルデ−タに応じた電圧を出力インピーダンス制御手段の出力信号に応じた出力インピーダンスで出力する複数の電圧発生手段と、複数の電圧発生手段の出力をすべて加算する加算手段から構成され、インピーダンス制御手段は電圧発生手段と同様の構成を持つ模擬部と比較制御部とから構成され、比較制御部は前記模擬部の出力インピーダンスを検出し、基準値と比較した結果をインピーダンス制御信号として模擬部に出力するとともに多値出力手段に出力することを特徴とする。
【００１０】
また、請求項３に記載の発明は、請求項２に記載の高速ディジタルアナログコンバータにおいて、多値出力手段はｎ（ｎは自然数）ビットの前記ディジタルデ−タに対応した電圧を出力するｎの電圧発生手段を有し、ｍ（ｍは自然数）ビットに対応する電圧発生手段の出力インピーダンスはｍ＋１ビットに対応する電圧発生手段の出力インピーダンスの２倍になるように構成されることを特徴とする。
【００１１】
また、請求項４に記載の発明は、請求項２に記載の高速ディジタルアナログコンバータにおいて、電圧発生手段はｐ−ＭＯＳを可変抵抗デバイスとする電圧発生手段ｐとｎ−ＭＯＳを可変抵抗デバイスとする電圧発生手段ｎを有し、電圧発生手段ｐ及びｎはどちらか一方が動作をし、同時に動作することはなく、可変抵抗デバイスのインピーダンスをそれぞれインピーダンス制御信号によって所望の値に制御することを特徴とする。
【００１２】
また、請求項５に記載の発明は、請求項４に記載の高速ディジタルアナログコンバータにおいて、インピーダンス制御手段の模擬部は前記電圧発生手段ｐと同様の構成を持つ模擬部ｐ及び電圧発生手段ｎと同様の構成を持つ模擬部ｎを有し、インピーダンス制御手段は模擬部ｐ及びｎに電流を流す定電流源を有し、定電流源の値は前記模擬部の出力電圧が基準電圧と等しい時に電圧発生手段ｐ及びｎが所望のインピーダンスを得られるように設定され、模擬部ｐ及びｎの出力電圧はそれぞれ、異なる前記比較制御手段に入力され、比較制御手段はそれぞれ模擬部ｐ及びｎの出力電圧と基準電圧を比較し、比較結果をインピーダンス制御信号として出力することで、模擬部及び電圧発生手段が所望の出力インピーダンスを得られるように可変抵抗デバイスのインピーダンスを制御することを特徴とする。
【００１３】
また、請求項６に記載の発明は、請求項２に記載の高速ディジタルアナログコンバータにおいて、電圧発生手段は複数のｐ−ＭＯＳを抵抗デバイスとする電圧発生手段ｐと複数のｎ−ＭＯＳを抵抗デバイスとする電圧発生手段ｎを有し、電圧発生手段ｐ及びｎはどちらか一方が動作をし、同時に動作することはなく、抵抗デバイスをインピーダンス制御信号によって選択することを特徴とする。
【００１４】
また、請求項７に記載の発明は、請求項６に記載の高速ディジタルアナログコンバータにおいて、インピーダンス制御手段の模擬部は電圧発生手段ｐと同様の構成を持つ模擬部ｐ及び電圧発生手段ｎと同様の構成を持つ模擬部ｎを有し、インピーダンス制御手段は模擬部ｐ及びｎに定電流を流す電流源を有し、定電流源の値は前記模擬部の出力電圧が基準電圧と等しい時に電圧発生手段ｐ及びｎが所望のインピーダンスを得られるように設定され、模擬部ｐ及びｎの出力電圧はそれぞれ、異なる比較制御手段に入力され、比較制御手段はそれぞれ模擬部ｐ及びｎの出力電圧と基準電圧を比較し、比較結果をインピーダンス制御信号として出力することで、模擬部及び電圧発生手段が所望の出力インピーダンスを得られるように抵抗デバイスを選択することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、出力インピーダンスが製造パラメータに依存しない高速ディジタルアナログコンバータを実現することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面に基づき説明する。
【００１７】
５値の差動型ディジタルアナログコンバータを例に説明をする。ディジタルアナログコンバータ１及び２は同様の構成で、差動のデータを入力する入力部Ｄａｔａ１とＤａｔａ１の反転データＤａｔａ２を有し、Ｄａｔａ１,Ｄａｔａ２の入力数が出力の解像度になる。
【００１８】
図２に図１におけるＤＡＣ１及びＤＡＣ２の構成を示す(以下ＤＡＣ)。ＤＡＣの多値出力手段はディジタルデータ５ｂｉｔを入力する電圧発生手段を５つ有し、電圧発生手段の出力をすべて連結させた出力部にディジタルデータに対応したアナログ信号として出力する機能を有す。ｍ（ｍは自然数）ビットに対応する電圧発生手段ｍの出力インピーダンスはｍ＋１ビットに対応する電圧発生手段ｍ＋１の出力インピーダンスの２倍になるように構成されていて、電圧発生手段の出力インピーダンスはインピーダンス制御手段によって所望の値になるように制御されている。各電圧発生手段のインピーダンスは一定なので、多値出力手段の出力インピーダンスは電圧発生手段の合成インピーダンスなので一定である。
【００１９】
＜多値出力手段に関する実施例１＞
多値出力手段に関する実施例を図３に示す。点線で囲まれた電圧発生手段０乃至４が電圧発生手段である。電圧発生手段ｍの出力インピーダンス（ｍは０以上の整数）は電圧発生手段ｍ＋１の出力インピーダンスの２倍に設定されている。電圧発生手段０乃至４はそれぞれ、実線部の電圧発生手段ｎ０乃至ｎ４及び電圧発生手段ｐ０乃至ｐ４で構成されている。尚、電圧発生手段ｎ０と電圧発生手段ｐ０など対になる電圧発生手段ｎとｐの出力インピーダンスは等しくなるように構成されている。電圧発生手段ｎ及びｐの出力電圧は一つに連結され出力ｏｕｔ１にアナログデータとして出力される。
【００２０】
ディジタルデータ[０００１１]が入力された場合を例に回路の動作を説明する。ディジタルデータはｐ−ＭＯＳのｐｓｗ０乃至４及びｎ−ＭＯＳのｎｓｗ０乃至４に入力される。データ[０００１１]の場合各入力部にはその反転である[１１１００]が入力される。
【００２１】
電圧発生手段０を例にとるとＬＯＷがＤａｔａ０からｐｓｗ０及びｎｓｗ０に入力されているので、電圧発生手段ｐ０がオン、電圧発生手段ｎ０がオフとなる。
【００２２】
同様に考えると、電圧発生手段ｐ１、電圧発生手段ｎ２,ｎ３,ｎ４がオン、となり、電圧発生手段ｐ０の出力インピーダンスを１６Ｒとすると、電圧発生手段ｐ１,ｎ２,ｎ３,ｎ４の出力インピーダンスはそれぞれ、８Ｒ,４Ｒ,２Ｒ,Ｒで、出力される電圧は３／３２×ＶＤＤａとなり、出力インピーダンスは０.５１Ｒとなる。対となる電圧発生手段ｐ及びｎは等しい出力インピーダンスを持ち、どちらか一方が動作するので、出力ｏｕｔ１からみた時の出力インピーダンスは常に一定である。また、５つの電圧発生手段により５ｂｉｔの分解能をもつディジタルアナログコンバータとしての機能を有す。
【００２３】
<多値出力手段に関する実施例２>
多値出力手段に関する実施例２を図４に示す。多値出力手段は図３と同様に互いに等しい出力インピーダンスの電圧発生手段ｐ及びｎの対を持つ電圧発生手段複数で構成され、複数の電圧発生手段の出力を一つに連結してアナログ電圧を出力する。電圧発生手段ｐ０乃至ｐ４及び、電圧発生手段ｎ０及びｎ４は（実線部）対となるｐもしくはｎどちらか一方が動作をしているので、ｏｕｔからみた出力インピーダンスは常に一定である。出力ｏｕｔの電位は電圧発生手段の出力インピーダンスの抵抗分圧として出力される。
【００２４】
＜インピーダンス制御手段に関する実施例１＞
インピーダンス制御手段に関する実施例を図５、５に示す。例えば、図３の電圧発生手段０の出力インピーダンスを１.６ｋΩを得るときの実施例を示す。図５において１０６、１０７、１０８は図３の電圧出力手段０の２０４、ｎｓｗ０、２０６と同様の構成を持つ模擬部ｎである。電位１０３からＧＮＤまでのインピーダンスが１.６ｋΩとなるように基準電圧を５００ｍＶ、電流源を３２０μＡに設定している。オペアンプ１０５は比較制御手段であり、オペアンプで基準電圧と模擬部の出力電圧１０３の差分に応じたインピーダンス制御信号を可変抵抗デバイス１０８に出力することで出力電圧１０３を制御し抵抗値１.６ｋΩが得られ、制御信号を図３の１０１に入力する。同様に図６において、１１１,１１２,１１３は図３の２電圧発生手段ｐ０の２０３、ｐｓｗ０、２０１と同様の構成を持つ模擬部ｐである。模擬部ｎと同様にＶＤＤａから電位１１４のインピーダンスが１.６ｋΩになるように電流源を３２０μＡに設定している。オペアンプで基準電圧ＶＤＤａ-５００ｍＶと模擬部ｐの出力電圧１１４の差分に応じたインピーダンス制御信号を可変抵抗デバイス１１１及び図３の１０１に入力することで、所望のインピーダンスを得ることができる。また、電圧発生手段ｍ(ｍは自然数)が持つ可変抵抗デバイスは電圧発生手段ｍ＋１が持つ可変抵抗デバイスのサイズの２倍に設定することで単一の電圧発生手段を制御することで、他の電圧発生手段も同様の制御の効果を期待できる設定にする。それによって、電圧発生手段各々にインピーダンス制御手段を設けるときより低消費電力化を図ることができる。
【００２５】
＜インピーダンス制御手段に関する実施例２＞
インピーダンス制御手段に関する実施例２を図７に示す。インピーダンス制御手段は図４の電圧発生手段のトランジスタサイズ、及び、抵抗を模擬した模擬部と電位（ｎcｍｐ）と参照電圧を比較判断する比較制御手段と電位(ｐcｍｐ)と参照電圧を比較判断する比較制御手段で構成される。例えば、図５の２００ａ０と同様の構成を持つ模擬部を用いて電圧発生手段ｐの出力インピーダンスを調整する場合について述べる。電圧発生手段２００ａ０１と模擬部２００Ｄ０１、２００ａ０２と２００Ｄ０２,２００ａ０３と２００Ｄ０３,２００ａ０４と２００Ｄ０４はそれぞれ同様の構成を持つ。電圧発生手段２００ａ０乃至２００ａ４が動作していない状態つまりアイドルやスリープ時に出力インピーダンスの調整を行い、スリープやアイドル時に模擬部２００Ｄ０１及び２００Ｄ０４はオン状態である。模擬部における電流源２００Ｄ０５は電位(ｐ１)−電位(ｐcｍｐ)のインピーダンスが電位(ｐ１)−電位(ｐcｍｐ)とＶＲｅｆが等しい時に所望のインピーダンスになる値に設定する。電流源２００Ｄ０６も同様である。電位(ｐ１)、電位(ｎ１)は図４における電位(ｐ１)と電位(ｎ１)と同電位である。抵抗デバイスに関しては初期状態では２００c０１乃至２００c０４がoｎ状態であるとする。電位(ｐcｍｐ)がＶＲｅｆに比べて高い場合、２００c０１がオフになり再度電位(ｐcｍｐ)とＶＲｅｆを比べる。２００c０１乃至２００c０４に関してこの動作を繰り返して電位(ｐcｍｐ)がＶＲｅｆより小さくなったところで、その状態を保持することで所望の出力インピーダンスを実現する。その後、模擬部をスリープ状態にし、電圧発生手段を動作させる。
【００２６】
請求項１乃至５の発明によれば、比較制御手段にアナログｏｐアンプを用いることにより、温度変化にも追従可能な高速ディジタルアナログコンバータを実現する。
【００２７】
請求項１乃至７の発明によれば、複数の電圧発生手段の出力をすべて加算した加算手段の出力インピーダンスはどちらか一方が動作する電圧発生手段ｐ及びｎが等しいインピーダンスを持つので、出力されるアナログデータによらず、一定のインピーダンスを保つことが可能となる。また、請求項３によれば、出力インピーダンスの比が一定なので、インピーダンス制御手段で単一の電圧発生手段のインピーダンスを制御することで各々制御した場合と同等の効果が得られ、複数の電圧発生手段の模擬部を各々制御するときに比べて、低消費電力化につながる。
【００２８】
なお、上述する各実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々変更実施が可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態におけるディジタルアナログコンバータの構成を示す図である。
【図２】本発明の実施の形態におけるＤＡＣ１及びＤＡＣ２の構成を示す図である。
【図３】本発明の実施の形態における多値出力手段に関する実施例を示す図である。
【図４】本発明の実施の形態における多値出力手段に関する実施例を示す図である。
【図５】本発明の実施の形態におけるインピーダンス制御手段に関する実施例を示す図である。
【図６】本発明の実施の形態におけるインピーダンス制御手段に関する実施例を示す図である。
【図７】本発明の実施の形態におけるインピーダンス制御手段に関する実施例を示す図である。
【図１】
2008066998.tif 000003
【図２】
2008066998.tif 000004
【図３】
2008066998.tif 000005
【図４】
2008066998.tif 000006
【図５】
2008066998.tif 000007
【図６】
2008066998.tif 000008
【図７】
2008066998.tif 000009