(57)【要約】【課題】  本発明は、エンハンスメント型（ノーマリーオフ型）ＩＩＩ族窒化物パワー半導体デバイスを提供する。【解決手段】  ＩＩＩ族窒化物半導体デバイスに、凹部の側壁に沿うノーマリーオフチャネルを設ける。【選択図】    図１
2008187173.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物よりなるＮ型の第1半導体層、この第１半導体層の上に形成され、ＩＩＩ族窒化物よりなるＰ型の第２半導体層、及びこの第２半導体層を貫通し、前記第１半導体層で終わる凹部を備える半導体本体と、
前記凹部の側壁に沿って、少なくとも前記第２半導体層から前記第１半導体層まで延び、第１のバンドギャップを有するＩＩＩ族窒化物の第１へテロ接合体、及びこの第１物質の上に形成され、第２のバンドギャップを有するＩＩＩ族窒化物の第２へテロ接合体を備えるＩＩＩ族窒化物活性ヘテロ接合部と、
前記ヘテロ接合部に電気的に接続され、前記第２半導体層上に少なくとも部分的に配置された第１パワー電極と、
前記ヘテロ接合部に電気的に接続され、前記第１半導体層上に配置された第２パワー電極と、
前記第１パワー電極と前記第２パワー電極の間において、前記ヘテロ接合部に接続された制御電極とを備えるパワー半導体デバイス。
【請求項２】
制御電極が、絶縁体を介してヘテロ接合部に容量結合されている請求項１記載のパワー半導体デバイス。
【請求項３】
制御電極が、少なくとも凹部の側壁に沿って配置されている請求項１記載のパワー半導体デバイス。
【請求項４】
第１パワー電極が、第２半導体層とオーミック接触している請求項１記載のパワー半導体デバイス。
【請求項５】
半導体本体が、基板上に積層されるＩＩＩ族窒化物の遷移層上に形成されている請求項１記載のパワー半導体デバイス。
【請求項６】
遷移層がAlNよりなり、第１半導体層がＮ型GaNよりなり、第２半導体層がＰ型GaNよりなっている請求項５記載のパワー半導体デバイス。
【請求項７】
基板がケイ素よりなっている請求項６記載のパワー半導体デバイス。
【請求項８】
基板がGaNよりなっている請求項６記載のパワー半導体デバイス。
【請求項９】
基板がSiCよりなっている請求項６記載のパワー半導体デバイス。
【請求項１０】
基板がサファイアよりなっている請求項６記載のパワー半導体デバイス。
【請求項１１】
第１ヘテロ接合体が、GaNよりなり、第２へテロ接合体がAlGaNよりなっている請求項１記載のパワー半導体デバイス。
【請求項１２】
第２半導体層が成長する請求項１記載のパワー半導体デバイス。
【請求項１３】
第２半導体層が、ドーピングに起因するＮ型欠陥を生じさせない請求項１記載のパワー半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＩＩ族窒化物パワー半導体デバイスに関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物パワー半導体デバイスは、その高いバンドギャップと高通電容量のために商業化が望まれている。
【０００３】
従来のＩＩＩ族窒化物パワー半導体デバイス、例えばＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）は、２つのパワー電極間の電流伝導チャネルとして働くＩＩＩ族窒化物へテロ接合部を備えている。特に、従来のＨＥＭＴは、例えばアンドープGaNからなるＩＩＩ族窒化物の第１半導体層、及び第１半導体層に積層され、例えばＮ型AlGaNからなるＩＩＩ族窒化物の第２半導体層を備えている。第１半導体層は、基板上に形成される、例えばAlNからなる遷移体層上に形成されている。
【０００４】
周知のように、第１へテロ接合体と第２ヘテロ接合体よりなるヘテロ接合部は、２次元電子ガス即ち２ＤＥＧと呼ばれるキャリア高伝導域を形成する。第１へテロ接合体にオーミック接触された第１オーミック接触部と、第２へテロ接合体にオーミック接触された第２オーミック接触部との間に、２ＤＥＧを介して、電流が流れる。
【０００５】
従来のＨＥＭＴはノーマリーオンデバイスである。多くの用途において、デバイスをオフ状態にすること即ちノーマリーオフデバイスが必要とされている。従って、ゲート電極が、第１オーミック接触部と第２オーミック接触部との間に設けられているとよい。ゲート電極への特定の電圧印加は、２ＤＥＧの分断を引き起こし、それによってデバイスはオフ状態となる。従って、ノーマリーオフデバイスとして従来のＨＥＭＴを動作させるには、ゲート電極へ電圧を印加し続けることが必要とされる。これは、ノーマリーオフデバイスと比較して、より多くのエネルギーが消費され、より複雑なドライバ回路を必要とするので望ましくない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、エンハンスメント型（ノーマリーオフ型）ＩＩＩ族窒化物パワー半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明におけるＩＩＩ族窒化物は、アンドープまたはドープされたInAlGaN半導体合金、例えばAlN、AlGaN、GaN、InAlGaN、InGaN、若しくはそれらの組み合わせである。
【０００８】
本発明と同一の出願人による米国特許出願第１１／２３２，６４６号明細書には、ノーマリーオフ型ＩＩＩ族窒化物パワー半導体デバイスが開示され、このデバイスは、ＩＩＩ族窒化物の第１半導体層と、この第１半導体層に積層され、ヘテロ接合部を形成するＩＩＩ族窒化物の第２半導体層とを備え、ヘテロ接合部は、第１部分と、第２部分と、第1部分と第２部分との間で傾斜する第３部分とを含有し、傾斜した第３部分により、ヘテロ接合部により形成された２ＤＥＧは分断される。また、本発明によるパワー半導体デバイスは、ヘテロ接合部の第１部分に電気接続される第１パワー接触部と、ヘテロ接合部の第２部分に電気接続される第２パワー接触部と、ヘテロ接合部の第３部分に接続されるゲート構造とを備えている。
【０００９】
本発明によれば、ＩＩＩ族窒化物よりなるＮ型の第１半導体層と、この第１半導体層の上に形成され、ＩＩＩ族窒化物よりなるＰ型の第２半導体層と、この第２半導体層を貫通し、第１半導体層で終わる凹部と、この凹部の側壁に沿って、少なくとも第１半導体層から延び第２半導体層まで延びるＩＩＩ族窒化物活性ヘテロ接合部と、第１のバンドギャップを有するＩＩＩ族窒化物の第１へテロ接合体、及びこの第１物質の上に形成され、第２のバンドギャップを有するＩＩＩ族窒化物の第２へテロ接合体を備えるヘテロ接合部と、へテロ接合部に電気的に接続され、第２半導体層上に少なくとも部分的に配置された第１パワー電極と、ヘテロ接合部に電気的に接続され、第１半導体層上に配置された第２パワー電極と、第１パワー電極と第２パワー電極の間において、ヘテロ接合部に接続された制御電極とが提供される。
【００１０】
本発明によれば、ヘテロ接合部の第２ヘテロ接合体は、Ｐ型から例えばエピタキシー法によって成長する。Ｐ型ドーパントのヘテロ接合体層とは異なる第２半導体層を成長させると、Ｎ型になるという、Ｎ型ドーピングに起因する欠陥が起こりやすく、エンハンスメント型デバイスにすることを困難にする。
【００１１】
本発明の他の特徴および利点については、添付の図面に基づき以下に説明する。
【発明を実施するための最良の形態】
【００１２】
図１に示す、本発明の好適実施例におけるパワー半導体デバイスは、基板１０と、基板１０に積層される遷移層１２と、遷移層１２に積層されるＮ型のＩＩＩ族窒化物バッファ層１４と、このバッファ層即ち第１半導体層１４に積層される、Ｐ型のＩＩＩ族窒化物の第２半導体層１６とを備えている。第２半導体層１６上部から延び第２半導体層１６を貫通して第１半導体層１４内部に到達する凹部１８には、第２半導体層１６の第１表面から、凹部１８の側壁と底部に沿って第２半導体層１６の第２表面まで延びるＩＩＩ族窒化物のヘテロ接合部２０が設けられている。ヘテロ接合部２０は、第1バンドギャップを有するＩＩＩ族窒化物の第１へテロ接合体２２と、第１バンドギャップとは異なる第２バンドギャップを有するＩＩＩ族窒化物の第２へテロ接合体２４とを備えている。第１ヘテロ接合体２２と第２へテロ接合体２４とのバンドギャップの差は、一般に水平方向に配置される第１へテロ接合体２２と第２へテロ接合体２４のヘテロ接合部２０において２ＤＥＧを生成するべく選択される。特に、ヘテロ接合部２０は、第２半導体層１６と、凹部１８の底部にある第１半導体層１４の部分に沿って２ＤＥＧを含んでいる。凹部１８の傾斜側壁上のヘテロ接合部２０には、２ＤＥＧを含んでいない。
【００１３】
本発明によれば、ゲート構造２６は、凹部１８の各側壁上のヘテロ接合部２０に少なくとも配置されている。適当な電圧が印加された時に、凹部１８の傾斜側壁に沿ってヘテロ接合部２０に電子を引き付けて２ＤＥＧを回復する。それにより、連続した伝導チャネルがヘテロ接合部２０内に形成され、電流が流れる。電流は、凹部１８の底部上のヘテロ接合部２０の部分にオーミック接触するパワー電極２８即ちドレイン電極から、凹部１８の上部にある第２半導体層１６上のヘテロ接合部２０の部分にオーミック接触するパワー電極即ちソース電極に向かって流れるとよい。本発明によれば、各ソース電極３０は、第２半導体層１６にもオーミック接触している。
【００１４】
本発明の好適実施例では、ゲート構造２６は、ゲート絶縁層３２とゲート電極３４とを備えている。ゲート電極３４は、凹部１８の側壁と底部上の第２半導体層１６の上面に配置されたヘテロ接合部２０の頂部より、ヘテロ接合部２０の他の頂部まで延びている。図１に示すように、各ゲート電極３４は、ヘテロ接合部２０の頂部上の第1部分と、凹部１８の底部にあるヘテロ接合部２０に配置された第２部分を備えていることが好ましい。ゲート絶縁体３６が、各ゲート電極３４を被覆している。図１に示すように、ソース電極３０とドレイン電極２８の１部分は、ゲート絶縁体３６の一部と重なっているとよい。ゲート電極３４は、ゲート絶縁層３２の代わりにヘテロ接合部２０とショットキー接触する伝導体層で形成されていてもよい。
【００１５】
図２と図３において、本発明によるデバイスは、基板１０、遷移層１２、ＩＩＩ族窒化物バッファ層即ち第１半導体層１４、ＩＩＩ族窒化物の第２半導体層１６を形成することにより製造される。本発明によれば、Ｐ型のような第２半導体層１６は、例えばエピタキシー法で成長され、ドーピングによって起こる欠陥は回避できる。
【００１６】
本発明の好適実施例では、基板１０はケイ素で形成されている。遷移層１２は高品質即ち均質なAlNで、第１半導体層１４はＮ型GaNで、第２半導体層１６はＰ型GaNで形成されているとよい。ケイ素の代わりに、基板１０は、例えばSiCまたはサファイア、またはGaNのようなＩＩＩ族窒化物で形成されているとよい。GaNで形成された基板１０が使われる場合、遷移層１２を省くことが可能である。
【００１７】
図３において、凹部１８は第２半導体層１６を貫通し、ＩＩＩ族窒化物バッファ層即ち第１半導体層１４に入り込んで形成される。ヘテロ接合部２０は、このようにして得られた構造体上に形成され、このヘテロ接合部２０上に、ゲート絶縁層３２が形成される。次に、ゲート電極３４がゲート絶縁層３２上に形成される。続いて、ゲート電極３４が、ゲート絶縁体３６で被覆される。ドレイン電極２８とソース電極３０が形成され、本発明によるデバイスが得られる。ソース電極３０が第２半導体層１６とオーミック接触するべく、ゲート絶縁層３２とヘテロ接合部２０の一部を取り除かなくてはならない。
【００１８】
ゲート絶縁層３２及びゲート絶縁体３６は、SiO2、Si3N4、ダイヤモンド若しくは他の適当なゲート絶縁物より形成され、ドレイン電極２８、ソース電極３０、ゲート電極３４は、Ti/Al、Ni/Au、Hf、Si若しくは他のSi合金のような材料より形成されているとよい。
【００１９】
本発明は、実施例に基づき説明してきたが、特許請求の範囲を逸脱しない限り、当業者により、他の変形例も可能である。本発明は、明細書における実施例に限定されるものではない。
【図面の簡単な説明】
【００２０】
【図１】本発明によるＩＩＩ族窒化物パワー半導体デバイスの１実施例の横断面図である。
【図２】本発明によるＩＩＩ族窒化物パワー半導体デバイスを製造する過程を示す選択図である。
【図３】本発明によるＩＩＩ族窒化物パワー半導体デバイスを製造する過程を示す選択図である。
【符号の説明】
【００２１】
１０  基板
１２  遷移層
１４  第１半導体層
１６  第２半導体層
１８  凹部
２０  ヘテロ接合部
２２  第１ヘテロ接合体
２４  第２ヘテロ接合体
２６  ゲート構造
２８  ドレイン電極
３０  ソース電極
３２  ゲート絶縁層
３４  ゲート電極
３６  ゲート絶縁体
【図１】
2008187173.tif 000003
【図２】
2008187173.tif 000004
【図３】
2008187173.tif 000005