(57)【要約】【課題】フォトセンサシステムにおけるＬＳＩドライバ内の素子数及びＬＳＩドライバの入力端子数を減らすこと。【解決手段】ダブルゲート型フォトトランジスタ１０とは別にディスチャージ用ＴＦＴ４０を設け、このディスチャージ用ＴＦＴ４０のゲート端子（電極）とダブルゲート型フォトトランジスタ１０のトップゲート端子（電極）ＴＧとを接続し、リセットパルス（例えばＶｔｇ＝＋１５Ｖ）を印加してリセット動作を行うことで、自動的にディスチャージを行うようにして、ＬＳＩドライバ内にディスチャージ用の素子及びディスチャージ用の制御信号の入力端子を不要とする。【選択図】      図３
2008245153.tif 000002
【特許請求の範囲】
【請求項１】
半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、前記トップゲート電極又は前記ボトムゲート電極の何れか一方を光照射側として、該光照射側から照射された光の量に対応する電荷が前記チャネル領域に発生、蓄積されるダブルゲート型フォトトランジスタと、
前記ダブルゲート型フォトトランジスタのトップゲート電極に印加される信号により、前記ドレイン電極に蓄積された電荷をディスチャージするディスチャージ用トランジスタと、
を備えることを特徴とするフォトセンサ。
【請求項２】
前記ダブルゲート型フォトトランジスタは、
リセット期間にリセットパルスが印加されることで、前記ダブルゲート型フォトトランジスタが初期化され、
前記ボトムゲート電極には、読み出し期間に読み出しパルスが印加されて、前記ダブルゲート型フォトトランジスタに照射された光により発生する電荷に応じて変化する電圧を、前記ダブルゲート型フォトトランジスタのドレイン電極より出力するフォトトランジスタであり、
前記ダブルゲート型フォトトランジスタのトップゲート電極に印加される信号は前記リセットパルスであることを特徴とする請求項１に記載のフォトセンサ。
【請求項３】
請求項１または２に記載された複数のフォトセンサと、
前記各ダブルゲート型フォトトランジスタのトップゲート電極及びボトムゲート電極を各々行方向に接続して伸延するトップゲートライン及びボトムゲートラインと、
前記各ダブルゲート型フォトトランジスタのドレイン電極を列方向に接続するデータラインと、
前記各ダブルゲート型フォトトランジスタのソース電極を列方向に接続するコモンラインと、
前記各ディスチャージ用トランジスタのソース電極を列方向に接続するディスチャージラインと、
を具備し、
前記トップゲートラインには、リセット期間にリセットパルスが印加されることで、前記トップゲートラインに接続された前記各ダブルゲート型フォトトランジスタが初期化されると共に、前記トップゲートラインに接続された前記各ディスチャージ用トランジスタを介して対応するダブルゲート型フォトトランジスタのドレイン電極が前記ディスチャージラインに接続され、
前記ボトムゲートラインには、読み出し期間に読み出しパルスが印加されて、前記ボトムラインに接続された各ダブルゲート型フォトトランジスタに照射された光により発生する電荷に応じて変化する電圧を、前記ダブルゲート型フォトトランジスタに接続された前記データラインより出力することを特徴とするフォトセンサアレイ。
【請求項４】
複数のフォトセンサよりなるフォトセンサアレイと、
前記フォトセンサアレイの前記複数のフォトセンサにリセットパルスを印加して、前記複数のフォトセンサを初期化するリセット手段と、
前記リセット手段によるリセット動作時に、前記フォトセンサアレイの前記複数のフォトセンサを所定のディスチャージ電圧に導通させるディスチャージ手段と、
前記複数のフォトセンサにプリチャージパルスに基づいて、プリチャージ電圧を印加するプリチャージ手段と、
前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、且つ、前記プリチャージ電圧を印加するプリチャージ動作が終了した前記複数のフォトセンサに対して、読み出しパルスを印加する読み出し手段と、
前記読み出しパルスを印加する読み出し期間に、前記プリチャージ電圧に対して、前記電荷蓄積期間に蓄積された電荷に応じて変化した電圧を読み出して出力電圧として出力する出力手段と、
を具備することを特徴とするフォトセンサシステム。
【請求項５】
前記フォトセンサは、
半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、前記トップゲート電極又は前記ボトムゲート電極の何れか一方を光照射側として、該光照射側から照射された光の量に対応する電荷が前記チャネル領域に発生、蓄積されるダブルゲート型フォトトランジスタトランジスタと、
前記ダブルゲート型フォトトランジスタのトップゲート電極に印加される信号により、前記ドレイン電極に蓄積された電荷をディスチャージするディスチャージ用トランジスタと、を含み、
前記ディスチャージ用トランジスタのゲート電極は、前記ダブルゲート型フォトトランジスタの前記トップゲート電極に接続され、
前記ディスチャージ用トランジスタのドレイン電極は、前記ダブルゲート型フォトトランジスタのドレイン電極に接続されることを特徴とする請求項４に記載のフォトセンサシステム。
【請求項６】
前記リセット手段は、前記ダブルゲート型フォトトランジスタトランジスタの前記トップゲート電極に前記リセットパルスを印加して前記ダブルゲート型フォトトランジスタを初期化するリセット動作を行うと共に、前記ディスチャージ用トランジスタを導通させることを特徴とする請求項４または５に記載のフォトセンサシステム。
【請求項７】
前記ディスチャージ用トランジスタのソース電極には、前記プリチャージ電圧よりも低い所定のディスチャージ電圧が印加されることを特徴とする請求項４乃至６の何れかに記載のフォトセンサシステム。
【請求項８】
前記所定のディスチャージ電圧は、接地電位に設定されていることを特徴とする請求項７に記載のフォトセンサシステム。
【請求項９】
複数のフォトトランジスタと各フォトトランジスタに接続されたディスチャージ用トランジスタよりなるフォトセンサアレイを備えるフォトセンサシステムの駆動制御方法であって、
リセットパルスを印加することにより、前記複数のフォトトランジスタを初期化すると共に前記複数のディスチャージ用トランジスタを導通させる第１のステップと、
前記初期化終了後、前記複数のフォトトランジスタにおいて、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過した前記複数のフォトトランジスタに対して読み出しパルスを印加して、前記電荷蓄積期間に蓄積された電荷による電圧を出力電圧として出力する第２のステップと、
を有していることを特徴とするフォトセンサアレイを備えるフォトセンサシステムの駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトセンサ、そのフォトセンサを２次元配列して構成されるフォトセンサアレイ、そのようなフォトセンサアレイを備えたフォトセンサシステム、及び、そのようなフォトセンサシステムの駆動制御方法に関する。
【背景技術】
【０００２】
従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る画像読取装置として、光電変換素子（フォトセンサ）をライン状あるいはマトリックス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、ＣＣＤ（Charge Coupled Device）等の固体撮像デバイスが用いられている。
【０００３】
ＣＣＤは、周知の通り、フォトダイオードや薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のフォトセンサを複数配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子−正孔対の電荷量を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。このようなＣＣＤを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、フォトセンサアレイを構成する画素数を増加させると、それにしたがってシステム自体が大型化してしまうという問題を有している。
【０００４】
そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、「ダブルゲート型フォトトランジスタ」という）をフォトセンサシステムに適用して、システムの小型化、及び、画素の高密度化を図る試みがなされている。このようなフォトセンサシステムは、概略、ガラス基板等の一面側にトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトトランジスタをマトリックス状に形成して、フォトセンサアレイを構成し、例えば、ガラス基板の他面（背面）側に設けられた光源から照射光を照射して、ガラス基板の一面側（フォトセンサアレイの上方）に載置された被写体の２次元画像の画像パターン（例えば、指の指紋パターン等）に応じた反射光を、ダブルゲート型フォトトランジスタにより明暗情報として検出し、前記２次元画像を読み取るものである。
【０００５】
ここで、フォトセンサアレイによる画像の読取動作は、各行ごとのダブルゲート型フォトトランジスタへのリセットパルスの印加による初期化終了時から読み出しパルスが印加されるまでの電荷蓄積期間において、各ダブルゲート型フォトトランジスタに蓄積されるキャリヤ（正孔）の蓄積量に対応する出力電圧（ドレイン電圧）を読み出すことにより、明暗情報を検出する一連の動作ステップ（リセット動作→電荷蓄積動作→プリチャージ動作→読み出し動作）により被写体画像（２次元画像）の読み取りが行われる。なお、このような一連の動作ステップは、上述したダブルゲート型フォトトランジスタを用いた場合に限らず、周知のフォトダイオードやフォトトランジスタ等をフォトセンサとして用いたフォトセンサシステムにおいても、同様の動作ステップが実行される。
【０００６】
また、上述したダブルゲート型フォトトランジスタ、及び、フォトセンサアレイの具体的な構成及び動作については、後述する発明の実施の形態において詳しく説明する。
【０００７】
上述したように、従来技術のフォトセンサシステムにおいては、被写体画像の読取動作として、リセット動作→電荷蓄積動作→プリチャージ動作→読み出し動作の一連の動作ステップが実行制御されるが、このような一連の動作ステップを、複数の行からなる２次元マトリックスを有するフォトセンサアレイに適用する場合、１画面のスキャンを行うために１行目から最終行まで、各行ごとに前記一連のステップを１処理サイクルとして、行数分シリアル（時系列的）に繰り返し実行する必要があるため、フォトセンサアレイの行数が多くなるほど１画面全体の読取所要時間（スキャン時間）が増大してしまう。
【０００８】
そこで、このような問題を解決する手法として、各行ごとの動作ステップ相互が影響を及ぼさない所定の遅延時間間隔（具体的には、各動作パルス相互が時間的に重ならない時間間隔）で、動作ステップの一部が相互に時間的な重なりを有するように実行タイミングを制御することにより、被写体画像全体の読取時間を短縮する駆動制御方法が知られている。
【０００９】
しかしながら、そのような駆動制御方法においては、被写体画像の読取動作中のリセット動作時点のフォトセンサのドレイン電圧が、被写体画像の画像パターンに応じて異なるとともに、各行相互でダブルゲート型フォトトランジスタの読み出し動作とリセット動作が同時並行的に実行されるタイミングにおいて、読み出し動作の対象となったドレイン電圧がリセット動作の対象となっているフォトセンサのドレイン電圧に影響を与えるため、リセット動作時のフォトセンサのドレイン電圧が一定電圧に安定せず、バラツキを生じる。また、２次元マトリックスの１行目のフォトセンサにおいて、最初の読み出し動作を実行する場合にあっては、当該行のフォトセンサにおいてプリチャージ動作が最初の動作となるため、当該プリチャージ動作以前においてはドレイン電圧が不確定状態にある。
【００１０】
これにより、リセット動作後の各フォトセンサの状態が安定化（均一化）しなくなり、特に、当該フォトセンサの素子特性の製造上のバラツキや使用環境等の内部的外部的要因に起因して、読み出し動作時に読み出される前記ドレイン電圧のバラツキが一層顕著になる。そのため、被写体画像の良好な読取動作を実現することができなくなるという問題を有している。
【００１１】
そこで、特許文献１では、ダブルゲート型フォトトランジスタを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムにおいて、各行ごとのダブルゲート型フォトトランジスタ１０に対するリセット動作に先立って、各ダブルゲート型フォトトランジスタ１０に接続されたドレインラインにプリチャージ電圧を印加することにより、リセット動作開始時点のドレイン電圧を一定電圧に規格化することで、リセット動作後の各フォトセンサの状態のバラツキを抑制して、被写体画像全体の読取時間を短縮しつつ、良好に被写体画像を読み取ることができるフォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法を提案している。
【００１２】
図８（Ａ）及び（Ｂ）は、前記特許文献１に開示されたダブルゲート型フォトトランジスタにおけるリセット時及びプリチャージ時の動作概念を示す図である。
【００１３】
リセット動作においては、図８（Ａ）に示すように、ダブルゲート型フォトトランジスタ１０のトップゲート端子（電極）ＴＧにパルス電圧（リセットパルス；例えば、Ｖｔｇ＝＋１５Ｖのハイレベル）を印加して、半導体層１１、及び、ブロック絶縁膜１４における半導体層１１との界面近傍に蓄積されているキャリヤ（ここでは、正孔）を放出する。ここで、スイッチＳＷｐｇはプリチャージパルスが第１の切替制御信号として印加されるときにＯＮとなって導通するスイッチである。また、スイッチＳＷ２は、前記リセットパルスに同期した第２の切替制御信号が印加されていないときには前記一定電圧であるプリチャージ電圧Ｖｐｇ側に、前記第２の切替制御信号が印加されているときには前記プリチャージ電圧Ｖｐｇよりも低い特定電圧ＶＬ側に切り替えられるスイッチである。リセットパルスの印加直前または印加中にプリチャージパルスが印加され、それによりスイッチＳＷｐｇがＯＮとなり、リセットパルスの印加に同期してスイッチＳＷ２が特定電圧ＶＬ側となっているので、ダブルゲート型フォトトランジスタ１０のドレイン端子（電極）Ｄには、その特定電圧ＶＬが印加される。
【００１４】
電荷蓄積動作においては、ダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧにローレベル（例えば、Ｖｔｇ＝−１５Ｖ）のバイアス電圧を印加することにより、リセット動作を終了し、キャリヤ蓄積動作（電荷蓄積動作）による電荷蓄積期間がスタートする。この電荷蓄積期間においては、トップゲート電極側から入射した光量に応じて、ダブルゲート型フォトトランジスタ１０のキャリヤ発生領域で電子−正孔対が生成され、チャネル領域周辺に正孔が蓄積される。
【００１５】
そして、プリチャージ動作においては、図８（Ｂ）に示すように、前記電荷蓄積期間に並行して、プリチャージパルスが印加され、それに基づいてスイッチＳＷｐｇがＯＮとなるが、このとき、スイッチＳＷ２はプリチャージ電圧Ｖｐｇ側となっているので、ダブルゲート型フォトトランジスタ１０のドレイン端子Ｄには、前記一定電圧（プリチャージ電圧Ｖｐｇ）が印加され、ドレイン電極に電荷を保持させる。
【００１６】
なお、図８（Ａ）及び（Ｂ）における二点鎖線の左側は、ＬＳＩとして形成されたドライバ（以下、ＬＳＩドライバと称する）内に構成される。
【特許文献１】特開２００３−１８９１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
前記特許文献１に開示されているフォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法では、リセット動作中に、ダブルゲート型フォトトランジスタ１０のドレイン端子Ｄ側（Ｖ１ポイント）の電圧を前記一定電圧であるプリチャージ電圧Ｖｐｇよりも小さい特定電圧ＶＬに設定し、電荷をディスチャージしている。
【００１８】
そのため、前記特許文献１に開示の手法では、リセット及びプリチャージするため、ＬＳＩドライバ（ドレインドライバ）内に切り替え用のスイッチＳＷ２が必要になり、またＳＷ２を切り替えるための切替制御信号が必要で、そのための信号入力端子も必要であった。
【００１９】
ＬＳＩドライバは配置される面積が限られており、ＬＳＩドライバ内の素子数や入力端子数はできるだけ少ないことが望まれている。
【００２０】
本発明は、前記の点に鑑みてなされたもので、ＬＳＩドライバ内の素子数及びＬＳＩドライバの入力端子数を減らすことが可能なフォトセンサ、そのフォトセンサを２次元配列して構成されるフォトセンサアレイ、そのようなフォトセンサアレイを備えたフォトセンサシステム、及び、そのようなフォトセンサシステムの駆動制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記課題を解決するため、請求項１の発明は、フォトセンサにおいて、
半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、前記トップゲート電極又は前記ボトムゲート電極の何れか一方を光照射側として、該光照射側から照射された光の量に対応する電荷が前記チャネル領域に発生、蓄積されるダブルゲート型フォトトランジスタと、
前記ダブルゲート型フォトトランジスタのトップゲート電極に接続される信号により、前記ドレイン電極に蓄積された電荷をディスチャージするディスチャージ用トランジスタと、
を備えることを特徴とする。
【００２２】
請求項２の発明は、請求項１の発明のフォトセンサにおいて、
前記ダブルゲート型フォトトランジスタは、
リセット期間にリセットパルスが印加されることで、前記ダブルゲート型フォトトランジスタが初期化され、
前記ボトムゲート電極には、読み出し期間に読み出しパルスが印加されて、前記ダブルゲート型フォトトランジスタに照射された光により発生する電荷に応じて変化する電圧を、前記ダブルゲート型フォトトランジスタのドレイン電極より出力するフォトトランジスタであり、
前記ダブルゲート型フォトトランジスタのトップゲート電極に印加される信号は前記リセットパルスであることを特徴とすることを特徴とする。
【００２３】
請求項２の発明は、フォトセンサアレイにおいて、
請求項１または２に記載された複数のフォトセンサと、
前記各ダブルゲート型フォトトランジスタのトップゲート電極及びボトムゲート電極を各々行方向に接続して伸延するトップゲートライン及びボトムゲートラインと、
前記各ダブルゲート型フォトトランジスタのドレイン電極を列方向に接続するデータラインと、
前記各ダブルゲート型フォトトランジスタのソース電極を列方向に接続するコモンラインと、
前記各ディスチャージ用トランジスタのソース電極を列方向に接続するディスチャージラインと、
を具備し、
前記トップゲートラインには、リセット期間にリセットパルスが印加されることで、前記トップゲートラインに接続された前記各ダブルゲート型フォトトランジスタが初期化されると共に、前記トップゲートラインに接続された前記各ディスチャージ用トランジスタを介して対応するダブルゲート型フォトトランジスタのドレイン電極が前記ディスチャージラインに接続され、
前記ボトムゲートラインには、読み出し期間に読み出しパルスが印加されて、前記ボトムラインに接続された各ダブルゲート型フォトトランジスタに照射された光により発生する電荷に応じて変化する電圧を、前記ダブルゲート型フォトトランジスタに接続された前記データラインより出力することを特徴とする。
【００２４】
前記課題を解決するため、請求項４の発明は、フォトセンサシステムにおいて、
複数のフォトセンサよりなるフォトセンサアレイと、
前記フォトセンサアレイの前記複数のフォトセンサにリセットパルスを印加して、前記複数のフォトセンサを初期化するリセット手段と、
前記リセット手段によるリセット動作時に、前記フォトセンサアレイの前記複数のフォトセンサを所定のディスチャージ電圧に導通させるディスチャージ手段と、
前記複数のフォトセンサにプリチャージパルスに基づいて、プリチャージ電圧を印加するプリチャージ手段と、
前記初期化終了後、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過し、且つ、前記プリチャージ電圧を印加するプリチャージ動作が終了した前記複数のフォトセンサに対して、読み出しパルスを印加する読み出し手段と、
前記読み出しパルスを印加する読み出し期間に、前記プリチャージ電圧に対して、前記電荷蓄積期間に蓄積された電荷に応じて変化した電圧を読み出して出力電圧として出力する出力手段と、
を具備することを特徴とする。
【００２５】
請求項５の発明は、請求項４の発明のフォトセンサシステムにおいて、
前記フォトセンサは、
半導体層からなるチャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を有し、前記トップゲート電極又は前記ボトムゲート電極の何れか一方を光照射側として、該光照射側から照射された光の量に対応する電荷が前記チャネル領域に発生、蓄積されるダブルゲート型フォトトランジスタと、
前記ダブルゲート型フォトトランジスタのトップゲート電極に印加される信号により、前記ドレイン電極に蓄積された電荷をディスチャージするディスチャージ用トランジスタと、を含み、
前記ディスチャージ用トランジスタのゲート電極は、前記ダブルゲート型フォトトランジスタの前記トップゲート電極に接続され、
前記ディスチャージ用トランジスタのドレイン電極は、前記ダブルゲート型フォトトランジスタのドレイン電極に接続されることを特徴とする。
【００２６】
請求項６の発明は、請求項４または５の発明のフォトセンサシステムにおいて、
前記リセット手段は、前記ダブルゲート型フォトトランジスタトランジスタの前記トップゲート電極に前記リセットパルスを印加して前記ダブルゲート型フォトトランジスタを初期化するリセット動作を行うと共に、前記ディスチャージ用トランジスタを導通させることを特徴とする。
【００２７】
請求項７の発明は、請求項４乃至６の何れかの発明のフォトセンサシステムにおいて、
前記ディスチャージ用トランジスタのソース電極には、前記プリチャージ電圧よりも低い所定のディスチャージ電圧が印加されることを特徴とする。
【００２８】
請求項８の発明は、請求項７の発明のフォトセンサシステムにおいて、
前記所定のディスチャージ電圧は、接地電位に設定されていることを特徴とする。
【００２９】
また、前記課題を解決するため、請求項９の発明は、複数のフォトトランジスタと各フォトトランジスタに接続されたディスチャージ用トランジスタよりなるフォトセンサアレイを備えるフォトセンサシステムの駆動制御方法であって、
リセットパルスを印加することにより、前記複数のフォトトランジスタを初期化すると共に前記複数のディスチャージ用トランジスタを導通させる第１のステップと、
前記初期化終了後、前記複数のフォトトランジスタにおいて、照射された光により発生する電荷を蓄積する電荷蓄積期間が経過した前記複数のフォトトランジスタに対して読み出しパルスを印加して、前記電荷蓄積期間に蓄積された電荷による電圧を出力電圧として出力する第２のステップと、
を有していることを特徴とする。
【発明の効果】
【００３０】
本発明によれば、フォトセンサとは別にトランジスタを設け、このトランジスタのゲート電極とフォトセンサのトップゲート電極とを接続し、リセット動作を行うことで、ドレイン電極の電荷を自動的にディスチャージするようにしているので、ＬＳＩドライバ内の素子数及びＬＳＩドライバの入力端子数を減らすことが可能なフォトセンサ、そのフォトセンサを２次元配列して構成されるフォトセンサアレイ、そのようなフォトセンサアレイを備えたフォトセンサシステム、及び、そのようなフォトセンサの駆動制御方法を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。
【００３２】
＜フォトセンサ＞
まず、本発明の一実施形態に係るフォトセンサシステムに適用可能なフォトセンサの一例を、図面を参照して説明する。
【００３３】
図１（Ａ）は、本発明の一実施形態のフォトセンサに用いられるフォトトランジスタの一形態であるダブルゲート型フォトトランジスタ１０の概略構成を示す断面構造図である。同図に示すように、ダブルゲート型フォトトランジスタ１０は、励起光（ここでは、可視光）が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル層）１１と、該半導体層１１の両端にそれぞれ設けられたｎ＋シリコンからなる不純物層１７、１８と、これら不純物層１７、１８上に形成されたクロム、クロム合金、アルミ、アルミ合金等から選択され、可視光に対して不透明のソース電極１２及びドレイン電極１３と、前記半導体層１１の上方（図面上方）にブロック絶縁膜１４及び上部（トップ）ゲート絶縁膜１５を介して形成されたＩＴＯ等の透明導電層からなり、可視光に対して透過性を示すトップゲート電極２１と、前記半導体層１１の下方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介して形成されたクロム、クロム合金、アルミ、アルミ合金等から選択され、可視光に対して不透明なボトムゲート電極２２と、を有して構成されている。そして、このような構成を有するダブルゲート型フォトトランジスタ１０は、ガラス基板等の透明な絶縁性基板１９上に形成されている。
【００３４】
ここで、上部（トップ）ゲート絶縁膜１５、ブロック絶縁膜１４、下部（ボトム）ゲート絶縁膜１６、及び、トップゲート電極２１上に設けられる保護絶縁膜２０は、いずれも半導体層１１を励起する可視光に対して、高い透過率を有する材質、例えば、窒化シリコンや酸化シリコン等により構成されることにより、図面上方から入射する光のみを検知する構造を有している。即ち、ダブルゲート型フォトトランジスタ１０は、半導体層１１を共通のチャネル領域として、半導体層１１、ソース電極１２、ドレイン電極１３及びトップゲート電極２１により形成される上部ＭＯＳトランジスタと、半導体層１１、ソース電極１２、ドレイン電極１３及びボトムゲート電極２２により形成される下部ＭＯＳトランジスタとからなる２つのＭＯＳトランジスタの組み合わせた構造が、ガラス基板等の透明な絶縁性基板１９上に形成されたものである。
【００３５】
なお、このようなダブルゲート型フォトトランジスタ１０は、一般に、図１（Ｂ）に示すような等価回路により表される。ここで、ＴＧはトップゲート電極２１と電気的に接続されたトップゲート端子、ＢＧはボトムゲート電極２２と電気的に接続されたボトムゲート端子、Ｓはソース電極１２と電気的に接続されたソース端子、Ｄはドレイン電極１３と電気的に接続されたドレイン端子である。
【００３６】
図１（Ｃ）は、本発明の一実施形態に係るフォトセンサシステムに適用可能なフォトセンサ３０の構成を説明するための等価回路図である。このフォトセンサ３０は、前記ダブルゲート型フォトトランジスタ１０に並列にディスチャージ用ＴＦＴ（ディスチャージ手段）４０を接続したものである。即ち、ディスチャージ用ＴＦＴ４０のゲート端子（電極）が前記ダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧに接続され、ディスチャージ用ＴＦＴ４０のドレイン端子（電極）が前記ダブルゲート型フォトトランジスタ１０のドレイン端子Ｄに接続され、ディスチャージ用ＴＦＴ４０のソース端子（電極）ＤＣが後述のプリチャージ電圧Ｖｐｇよりも低い特定電圧ＶＬに接続されるようになっている。これは、実際には、後述のように前記ダブルゲート型フォトトランジスタ１０のソース端子Ｓに接続することが望ましい。
【００３７】
ディスチャージ用ＴＦＴ４０の構造は、図１（Ａ）に示した前記ダブルゲート型フォトトランジスタ１０の断面構造において同様であり、よって、同一の製造プロセスによって前記ダブルゲート型フォトトランジスタ１０と同時に製造が可能となっている。この場合、ディスチャージ用ＴＦＴ４０のゲート電極は、ダブルゲート型フォトトランジスタ１０のボトムゲート電極２２と同一の配線層として形成され、ビアホールを介してダブルゲート型フォトトランジスタ１０のトップゲート電極２１の配線層と接続される。
【００３８】
次いで、このようなフォトセンサ３０の駆動制御方法について、図面を参照して説明する。図２は、その駆動制御方法の一例を示すタイミングチャートであり、図３及び図４は、そのフォトセンサ３０の動作概念図であり、図５は、ダブルゲート型フォトトランジスタ１０の出力電圧の光応答特性を示す図である。
【００３９】
まず、リセット動作においては、図２、図３（Ａ）に示すように、ダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧにバイアス電圧φＴとしてパルス電圧（リセットパルス；例えば、Ｖｔｇ＝＋１５Ｖのハイレベル）を印加して、半導体層１１、及び、ブロック絶縁膜１４における半導体層１１との界面近傍に蓄積されているキャリヤ（ここでは、正孔）を放出する（リセット期間Ｔｒｓｔ）。
【００４０】
ここで、ＬＳＩドライバ内に構成されるスイッチＳＷｐｇは、プリチャージパルスφｐｇが印加されるときにＯＮとなって導通するスイッチであり、このプリチャージパルスφｐｇは、リセットパルスの印加直前または印加中に印加されるようになっている。而して、このリセット期間Ｔｒｓｔにおいては、スイッチＳＷｐｇはＯＦＦである。
【００４１】
また、ダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧへの前記ハイレベルのリセットパルスの印加により、前記ディスチャージ用ＴＦＴ４０がＯＮする。これにより、図３（Ａ）中に破線の矢印で示すように、ダブルゲート型フォトトランジスタ１０のドレイン端子Ｄ側（Ｖ１ポイント）より該ディスチャージ用ＴＦＴ４０を介してディスチャージ電位ＶＬへ電流が流れ、Ｖ１ポイントの電荷をディスチャージ電位ＶＬにディスチャージすることができる。（後述のように、ディスチャージ電位ＶＬはＧＮＤが望ましい。）
次いで、電荷蓄積動作においては、図２、図３（Ｂ）に示すように、トップゲート端子ＴＧにローレベル（例えば、Ｖｔｇ＝−１５Ｖ）のバイアス電圧φＴを印加することにより、リセット動作を終了し、キャリヤ蓄積動作（電荷蓄積動作）による電荷蓄積期間Ｔａがスタートする。また、前記ダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧへのローレベルのリセットパルスの印加により、ディスチャージ用ＴＦＴ４０も自動的にＯＦＦする。
【００４２】
この電荷蓄積期間Ｔａにおいては、トップゲート電極２１側から入射した光量に応じて半導体層１１の入射有効領域、即ち、キャリヤ発生領域で電子−正孔対が生成され、半導体層１１、及び、ブロック絶縁膜１４における半導体層１１との界面近傍、即ち、チャネル領域周辺に正孔が蓄積される。
【００４３】
そして、プリチャージ動作においては、図２、図３（Ｃ）に示すように、電荷蓄積期間Ｔａに並行して、プリチャージパルスφｐｇが印加され、それに基づいてスイッチＳＷｐｇがＯＮとなって、ダブルゲート型フォトトランジスタ１０のドレイン端子Ｄに所定の電圧（プリチャージ電圧Ｖｐｇ）を印加し、ドレイン電極１３に電荷を保持させる（プリチャージ期間Ｔｐｒｃｈ）。
【００４４】
次いで、読み出し動作においては、図２、図４（Ａ）に示すように、プリチャージ期間Ｔｐｒｃｈを経過した後、ボトムゲート端子ＢＧにバイアス電圧φＢとしてハイレベル（例えば、Ｖｂｇ＝＋１５Ｖ）のバイアス電圧（読み出し選択信号；以下、「読み出しパルス」と記す）を印加すること（選択状態）により、ダブルゲート型フォトトランジスタ１０をＯＮ状態にする（読み出し期間Ｔｒｅａｄ）。
【００４５】
ここで、読み出し期間Ｔｒｅａｄにおいては、チャネル領域に蓄積されたキャリヤ（正孔）が逆極性のトップゲート端子ＴＧに印加されたＶｔｇ（−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧのＶｂｇ（＋１５Ｖ）によりｎチャネルが形成され、ドレイン電流に応じてドレイン端子Ｄの電圧（ドレイン電圧）ＶＤは、図５（Ａ）に示すように、プリチャージ電圧Ｖｐｇから時間の経過とともに徐々に低下する傾向を示す。
【００４６】
即ち、電荷蓄積期間Ｔａにおける電荷蓄積状態が明状態の場合には、図４（Ａ）に示すように、チャネル領域に入射光量に応じたキャリヤ（正孔）が捕獲されているため、トップゲート端子ＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲート端子ＢＧの正バイアスによって、ダブルゲート型フォトトランジスタ１０はＯＮ状態となる。そして、この入射光量に応じたＯＮ抵抗に従って、図５（Ａ）に示すように、ドレイン電圧ＶＤは、低下することになる。
【００４７】
一方、電荷蓄積状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄積されていない場合には、図４（Ｂ）に示すように、トップゲート端子ＴＧに負バイアスをかけることによって、ボトムゲート端子ＢＧの正バイアスが打ち消され、ダブルゲート型フォトトランジスタ１０はＯＦＦ状態となり、図５（Ａ）に示すように、ドレイン電圧ＶＤが、ほぼそのまま保持されることになる。
【００４８】
したがって、図５（Ａ）に示したように、ドレイン電圧ＶＤの変化傾向は、トップゲート端子ＴＧへのバイアス電圧φＴとしてリセットパルスの印加によるリセット動作の終了時点から、ボトムゲート端子ＢＧにバイアス電圧φＢとして読み出しパルスが印加されるまでの時間（電荷蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリヤが多い場合（明状態）には急峻に低下する傾向を示し、また、蓄積されたキャリヤが少ない場合（暗状態）には緩やかに低下する傾向を示す。そのため、読み出し期間Ｔｒｅａｄがスタートして、所定の時間経過後のドレイン電圧ＶＤ（＝Ｖｒｄ）を検出することにより、あるいは、所定の閾値電圧を基準にして、その電圧に至るまでの時間を検出することにより、ダブルゲート型フォトトランジスタ１０に入射した光（照射光）の光量が換算される。
【００４９】
なお、図２に示したタイミングチャートにおいて、プリチャージ期間Ｔｐｒｃｈの経過後、図４（Ｃ）及び（Ｄ）に示すように、ボトムゲート端子ＢＧにローレベル（例えば、Ｖｂｇ＝０Ｖ）を印加した状態（非選択状態）を継続すると、ダブルゲート型フォトトランジスタ１０はＯＦＦ状態を持続し、図５（Ｂ）に示すように、ドレイン電圧ＶＤは、プリチャージ電圧Ｖｐｇに近似する電圧を保持する。このように、ボトムゲート端子ＢＧへの電圧の印加状態により、ダブルゲート型フォトトランジスタ１０の読み出し状態を選択、非選択状態に切り替える選択機能が実現される。
【００５０】
以上のように、ダブルゲート型フォトトランジスタ１０とディスチャージ用ＴＦＴ４０を並列に接続し、ディスチャージ用ＴＦＴ４０のゲート端子とダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧとを共通接続したフォトセンサ３０では、リセット動作時に自動的にディスチャージ用ＴＦＴ４０が導通してディスチャージが行われ、Ｖ１ポイントをディスチャージ電位ＶＬにすることができる。従って、リセット動作後のフォトセンサ３０の状態を安定化（均一化）することができ、このようなフォトセンサ３０をマトリックス状に複数配置したとしてもリセット動作後のフォトセンサ３０の状態のバラツキを制御して、被写体画像全体の読取時間を短縮しつつ、良好に被写体画像を読み取ることができるようになる。
【００５１】
なお、上記説明ではリセット動作時に、Ｖ１ポイントの電荷をプリチャージ電圧Ｖｐｇよりも低い特定電圧ディスチャージ電位ＶＬにディスチャージするものとし、バラツキの抑制を行った。
【００５２】
但し、本願発明者の各種実験検討の結果、より効果的な抑制を行うには、接地電位（ＧＮＤ）にすることが好ましいことが判明している。
【００５３】
＜フォトセンサシステム＞
次いで、上述したフォトセンサ３０を２次元配列して構成されるフォトセンサアレイを備えた本発明の一実施形態に係るフォトセンサシステムについて、図面を参照して説明する。図６Ａは、フォトセンサ３０を２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【００５４】
図６Ａに示すように、本発明の一実施形態に係るフォトセンサシステムは、大別して、多数のフォトセンサ３０を、例えば、ｎ行×ｍ列（ｎ、ｍは任意の自然数）のマトリックス状に配列したフォトセンサアレイ１００と、各フォトセンサ３０のダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧ（トップゲート電極２１）及びボトムゲート端子ＢＧ（ボトムゲート電極２２）を各々行方向に接続して伸延するトップゲートライン１０１及びボトムゲートライン１０２と、各フォトセンサ３０のダブルゲート型フォトトランジスタ１０のドレイン端子Ｄ（ドレイン電極１３）を列方向に接続したドレインライン（データライン）１０３と、ソース端子Ｓ（ソース電極１２）を列方向に接続するとともに、接地電位に接続されたソースライン（コモンライン）１０４と、トップゲートライン１０１に接続されたトップゲートドライバ（リセット手段）１１０と、ボトムゲートライン１０２に接続されたボトムゲートドライバ（読み出し手段）１２０と、ドレインライン１０３に接続されたコラムスイッチ１３１、前記スイッチＳＷｐｇであるプリチャージスイッチ１３２、及びアンプ１３３からなるＬＳＩドライバであるドレインドライバ（プリチャージ手段、出力手段）１３０と、を有して構成されている。
【００５５】
ここで、トップゲートライン１０１は、図１に示したトップゲート電極２１とともに、ＩＴＯ等の透明導電層で一体的に形成され、ボトムゲートライン１０２、ドレインライン１０３並びにソースライン１０４は、それぞれボトムゲート電極２２、ソース電極１２、ドレイン電極１３と同一の励起光に不透明な材料で一体的に形成されている。また、ソースライン１０４は、ＧＮＤに接続されている。
【００５６】
ここで、ディスチャージライン１０６は、プリチャージ電圧Ｖｐｇよりも低い特定電圧ディスチャージ電位ＶＬに接続されている。上述のように、ディスチャージ電位ＶＬはＧＮＤにすることが特性的に望ましいので、ソースライン１０４とディスチャージライン１０６をともにＧＮＤに接続するが望ましく、構成も簡易になる。
【００５７】
その場合、図６Ｂに示すような構成となる。
【００５８】
なお、図６において、φｔｇは、リセット電圧（リセットパルス）及び光キャリヤ蓄積電圧の何れかとして選択的に出力されるバイアス電圧φＴ１，φＴ２，…，φＴｉ，…，φＴｎを生成するための制御信号であり、φｂｇは、読み出し電圧及び非読み出し電圧の何れかとして選択的に出力されるバイアス電圧φＢ１，φＢ２，…，φＢｉ，…，φＢｎを生成するための制御信号、φｐｇは、プリチャージ電圧Ｖｐｇを印加するタイミングを制御するプリチャージパルスであり、このプリチャージパルスで、スイッチＳＷｐｇのＯＮ−ＯＦＦが制御される。
【００５９】
このような構成において、トップゲートドライバ１１０からトップゲートライン１０１を介して、トップゲート端子ＴＧにバイアス電圧φＴｉ（ｉは任意の自然数；ｉ＝１，２，…，ｎ）を印加することにより、フォトセンス機能が実現され、ボトムゲートドライバ１２０からボトムゲートライン１０２を介して、ボトムゲート端子ＢＧにバイアス電圧φＢｉを印加し、ドレインライン１０３を介して検出信号をドレインドライバ１３０に取り込んで、シリアルデータ又はパラレルデータの出力電圧Ｖｏｕｔとして出力することにより、選択読み出し機能が実現される。
【００６０】
上述したフォトセンサシステムの駆動制御方法は、基本的には、上述したフォトセンサ３０の駆動制御方法（図２参照）を１処理サイクルとして、フォトセンサアレイを構成するマトリックスの行数分シリアル（時系列的）に繰り返すことにより実現されるが、例えば、読取精度を高精細化するためにフォトセンサアレイを高密度化した場合には、被写体画像の読取所要時間が増大して、フォトセンサシステムの実用化の面で好ましくない。そこで、例えば、特開２００１−１４８８０７号公報等に記載されているように、各行ごとの動作ステップ相互が影響を及ぼさない所定の遅延時間間隔（具体的には、各動作パルス相互が時間的に重ならない時間間隔）で、動作ステップの一部が相互に時間的な重なりを有するように実行タイミングを制御することにより、被写体画像全体の読取所要時間を大幅に短縮することができる。
【００６１】
以上のように、ダブルゲート型フォトトランジスタ１０とディスチャージ用ＴＦＴ４０を並列に接続したフォトセンサ３０をマトリックス状に配置したフォトセンサアレイ１００を用いることで、各フォトセンサ３０のリセット動作時に自動的にディスチャージが行われ、リセット動作後のフォトセンサ３０の状態を安定化（均一化）することができるので、ＬＳＩドライバであるドレインドライバ１３０内に従来のようなスイッチＳＷ２を設ける必要が無く、従ってそのスイッチＳＷ２を切り替えるための第２の切替制御信号も不要で、そのためのドレインドライバ１３０への入力端子も不要となる。従って、本一実施形態に係るフォトセンサシステムによれば、従来に比して、ドレインドライバ１３０内の素子数及びドレインドライバ１３０の入力端子数を減らすことが可能である。
【００６２】
また、前記フォトセンサアレイ１００では、ｎ行×ｍ列（ｎ、ｍは任意の自然数）のマトリックス状にフォトセンサ３０を配列しているが、従来ダブルゲート型フォトトランジスタ１０がマトリックス状に配置される面積はそもそも大きく、ディスチャージ用ＴＦＴ４０を一つずつ加えることは、同じプロセスで作り込むことができるので容易である。
【００６３】
また、該フォトセンサシステムを指紋センサ等に利用する場合、フォトセンサアレイ１００の裏面（透明な絶縁性基板１９側）よりバックライト光を放出し、指で反射された反射光をフォトセンサアレイ１００で受光することになるが、フォトセンサアレイ１００における一つのフォトセンサ３０のエリアに関して見れば、十分なバックライト光を放出できるように、ダブルゲート型フォトトランジスタ１０の占める面積は少なく（隣接するダブルゲート型フォトトランジスタ１０間の素子間領域が広い）、そのダブルゲート型フォトトランジスタ１０よりも面積の小さなディスチャージ用ＴＦＴ４０を配置しても、バックライト光の放射性能に大きな影響を及ぼすことはない。
【００６４】
＜２次元画像読取装置＞
次に、本発明の一実施形態に係るフォトセンサシステムを適用した２次元画像読取装置の例について、図面を参照して説明する。なお、以下に示す例においては、フォトセンサとして、上述したフォトセンサ３０を適用し、該フォトセンサ３０のダブルゲート型フォトトランジスタ１０のトップゲート電極２１に電圧（リセットパルス）を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極２２に電圧（読み出しパルス）を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
【００６５】
図７は、一実施形態に係るフォトセンサシステムを適用した２次元画像読取装置の全体構成を示すブロック図である。なお、図６に示したフォトセンサシステムと同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【００６６】
図７に示すように、この２次元画像読取装置は、大別して、図６に示したフォトセンサシステムと同様に、フォトセンサ３０を２次元配列して構成されるフォトセンサアレイ１００と、該フォトセンサアレイ１００の各フォトセンサ３０のダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧに所定のタイミングで、所定のトップゲート電圧（リセットパルス）を印加するトップゲートドライバ１１０と、各フォトセンサ３０のダブルゲート型フォトトランジスタ１０のボトムゲート端子ＢＧに所定のタイミングで、所定のボトムゲート電圧（読み出しパルス）を印加するボトムゲートドライバ１２０と、各フォトセンサ３０のダブルゲート型フォトトランジスタ１０へのプリチャージ電圧の印加及びドレイン電圧の読み出しを行うコラムスイッチ１３１、プリチャージスイッチ１３２（スイッチＳＷｐｇ）、アンプ１３３からなるドレインドライバ１３０と、読み出されたドレイン電圧（アナログ信号）をデジタル信号からなる画像出力信号（画像データ）に変換するアナログ−デジタル変換器（以下、「Ａ／Ｄコンバータ」と記す）１４０と、フォトセンサアレイ１００による被写体画像の読取動作制御や画像データの照合、加工等の所定の処理を実行する外部機能部２００とのデータのやり取り等を行うとともに、画像読取動作（即ち、本発明に係るフォトセンサの駆動制御方法）を実行制御する機能を備えたコントローラ（タイミング制御手段）１５０と、読取画像データや読取感度の設定等に関連するデータ等を記憶するＲＡＭ１６０と、を有して構成されている。ここで、フォトセンサアレイ１００、トップゲートドライバ１１０、ボトムゲートドライバ１２０、ドレインドライバ１３０は、図６に示したフォトセンサシステムと同等の構成及び機能を有しているので、その詳細な説明を省略する。
【００６７】
コントローラ１５０は、トップゲートドライバ１１０及びボトムゲートドライバ１２０に制御信号φｔｇ，φｂｇを出力することにより、図２に示したように、トップゲートドライバ１１０及びボトムゲートドライバ１２０の各々から、フォトセンサアレイ１００を構成する各フォトセンサ３０のダブルゲート型フォトトランジスタ１０のトップゲート端子ＴＧ及びボトムゲート端子ＢＧに所定の信号電圧（バイアス電圧φＴｉ（リセットパルス）、バイアス電圧φＢｉ（読み出しパルス））を印加する動作を制御する。特に、本実施形態においては、フォトセンサアレイ１００を構成する少なくとも２つの異なる行間において、リセットパルス及び読み出しパルスの何れの印加タイミングも相互に時間的に重ならないように設定するとともに、各行ごとの処理サイクルの一部（電荷蓄積期間相互）を時間的にオーバーラップさせた期間を有するように設定する。
【００６８】
また、コントローラ１５０は、被検出体画像の読み取り動作において、プリチャージスイッチ１３２（スイッチＳＷｐｇ）にプリチャージパルスφｐｇを出力することにより、各フォトセンサ３０のダブルゲート型フォトトランジスタ１０のドレイン端子Ｄにプリチャージ電圧Ｖｐｇを印加して、読み取られた被検出体の画像パターンに対応して各フォトセンサ３０のダブルゲート型フォトトランジスタ１０に蓄積された電荷量に応じたドレイン電圧ＶＤを検出する動作を制御する。特に、本実施形態においては、コントローラ１５０は、少なくとも、フォトセンサアレイ１００を構成する各行ごとのリセット動作の開始時点で、プリチャージ動作により所定の電圧（プリチャージ電圧Ｖｐｇ）をドレインライン１０３に印加して、ドレイン電圧が一定の電圧値になるように設定する。
【００６９】
さらに、コントローラ１５０には、ドレインドライバ１３０から出力される出力電圧Ｖｏｕｔが、Ａ／Ｄコンバータ１４０を介してデジタル信号に変換され、画像出力信号として入力される。コントローラ１５０は、この画像出力信号に対して、所定の画像処理を施したり、ＲＡＭ１６０への書き込み、読み出しを行うとともに、画像データの照合や加工したりする所定の処理を実行する外部機能部２００に対するインタフェースとしての機能をも備えている。
【００７０】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００７１】
例えば、ダブルゲート型フォトトランジスタ１０のボトムゲート端子ＢＧへ印加するバイアス電圧等、実施形態で説明した値に限定されるものでない。
【００７２】
なお、ここではゲート端子（電極）によりＯＮ−ＯＦＦの制御される端子（電極）を、それぞれ各図に対応して、ソース端子（電極）とドレイン端子（電極）と呼んでいるが、ＴＦＴの場合、場合によって、各図のソース端子（電極）がドレイン端子（電極）、ドレイン端子（電極）がソース端子（電極）というように逆に呼ばれることもある。
【図面の簡単な説明】
【００７３】
【図１】（Ａ）及び（Ｂ）はそれぞれ本発明の一実施形態に係るフォトセンサシステムに適用可能なフォトセンサに用いられるダブルゲート型フォトトランジスタの概略構成を示す断面構造図及び等価回路を示す図であり、（Ｃ）は一実施形態に係るフォトセンサシステムに適用可能なフォトセンサの等価回路を示す図である。
【図２】一実施形態におけるフォトセンサの駆動制御方法の一例を示すタイミングチャートである。
【図３】一実施形態におけるフォトセンサのリセット期間、電荷蓄積期間及びプリチャージ期間における動作概念図である。
【図４】一実施形態における読み出し期間におけるフォトセンサの動作概念図である。
【図５】ダブルゲート型フォトトランジスタの出力電圧の光応答特性を示す図である。
【図６Ａ】本発明の一実施形態に係るフォトセンサを２次元配列して構成されるフォトセンサアレイを備えたフォトセンサシステムの概略構成図である。
【図６Ｂ】図６Ａにおいて、ソースラインとディスチャージラインをともにＧＮＤに接続した場合の概略構成図である。
【図７】一実施形態に係るフォトセンサシステムを適用した２次元画像読取装置の全体構成を示すブロック図である。
【図８】従来のダブルゲート型フォトトランジスタにおけるリセット時及びプリチャージ時の動作概念図である。
【符号の説明】
【００７４】
１０…ダブルゲート型フォトトランジスタ、  １１…半導体層、  １２…ソース電極、  １３…ドレイン電極、  １４…ブロック絶縁膜、  １５…上部（トップ）ゲート絶縁膜、  １６…下部（ボトム）ゲート絶縁膜、  １７，１８…不純物層、  １９…絶縁性基板、  ２０…保護絶縁膜、  ２１…トップゲート電極、  ２２…ボトムゲート電極、  ３０…フォトセンサ、  ４０…ディスチャージ用ＴＦＴ、  １００…フォトセンサアレイ、  １０１…トップゲートライン、  １０２…ボトムゲートライン、  １０３…ドレインライン（データライン）、  １０４…ソースライン（コモンライン）、  １０６…ディスチャージライン、  １１０…トップゲートドライバ（リセット手段）、  １２０…ボトムゲートドライバ（読み出し手段）、  １３０…ドレインドライバ（プリチャージ手段、出力手段）、  １３１…コラムスイッチ、  １３２…プリチャージスイッチ（ＳＷｐｇ）、  １３３…アンプ、  １４０…アナログ−デジタル変換器（Ａ／Ｄコンバータ）、  １５０…コントローラ、  １６０…ＲＡＭ、  ２００…外部機能部、  ＴＧ…トップゲート端子、  ＢＧ…ボトムゲート端子、  Ｄ…ドレイン端子、  Ｓ…ソース端子、  ＳＷｐｇ…スイッチ、  Ｖｐｇ…プリチャージ電圧、  φＴｉ…バイアス電圧、  φＢｉ…バイアス電圧、  φｐｇ…プリチャージパルス、  Ｖｐｇ…プリチャージ電圧、  ＶＬ…特定電圧、  ＶＤ…ドレイン電圧、  Ｖｏｕｔ…出力電圧、  Ｔｒｓｔ…リセット期間、  Ｔａ…電荷蓄積期間、  Ｔｐｒｃｈ…プリチャージ期間、  Ｔｒｅａｄ…読み出し期間。
【図１】
2008245153.tif 000003
【図２】
2008245153.tif 000004
【図３】
2008245153.tif 000005
【図４】
2008245153.tif 000006
【図５】
2008245153.tif 000007
【図６Ａ】
2008245153.tif 000008
【図６Ｂ】
2008245153.tif 000009
【図７】
2008245153.tif 000010
【図８】
2008245153.tif 000011