(57)【要約】【課題】縦型の半導体素子からなる半導体装置の製造方法において、半導体ウェハの裏面側に不純物活性化層を形成する際、半導体ウェハの反りを抑制する。【解決手段】  半導体ウェハ２０の裏面を研削し、研削が行われた半導体ウェハ２０の裏面全体にＮ＋型領域９を形成する。この後、Ｎ＋型領域９が形成された半導体ウェハ２０の裏面全体にイオン注入を行い（図３（ａ））、Ｎ＋型領域９の表層部にＰ＋型領域１０を形成する（図３（ｂ））。そして、Ｐ＋型領域１０のうちダイオード部３にレーザ光を照射してレーザアニールすることによりパターニングし、Ｐ＋型領域１０にＮ＋型領域１３を選択的に形成する（図３（ｃ））。【選択図】図３
2008004867.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体ウェハ（２０）の表面側に形成された第１電極（８、１２）と裏面側に形成された第２電極（１４）とを有し、前記第１電極（８、１２）と前記第２電極（１４）の間に電流を流すように構成された縦型の半導体素子が備えられてなる半導体装置の製造方法において、
前記半導体ウェハ（２０）を裏面から研削する工程と、
前記研削が行われた前記半導体ウェハ（２０）の裏面全体の表層部に第１導電型の第１領域（９）を形成する工程と、
前記第１導電型の第１領域（９）が形成された前記半導体ウェハ（２０）の裏面全体にイオン注入を行い、前記第１導電型の第１領域（９）の表層部に第２導電型の領域（１０）を形成する工程と、
前記第２導電型の領域（１０）の表面のうち一部または全部にレーザ光を照射して前記第２導電型の領域（１０）をレーザアニールすることによりパターニングし、前記第１導電型の第１領域（９）の表層部に第１導電型の第２領域（１３）を選択的に形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体ウェハ（２０）を裏面から研削する工程では、
前記半導体ウェハ（２０）の表面に支持基盤（４０）を設置する工程と、
前記支持基盤（４０）が設置された前記半導体ウェハ（２０）の裏面を切削する工程と、を含んでいることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２導電型の領域（１０）を形成する工程では、前記半導体ウェハ（２０）の裏面に前記レーザ光を照射することでアライメントターゲット（２２）をとなる凹部を形成する工程を含んでいることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板の表裏面に電極が形成された縦型の半導体素子が備えられた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、ダイオード等の縦型の半導体素子において、逆回復（リカバリ）時のホールの枯渇を防止するためにカソード側に不純物活性化層を部分的に形成するものが、例えば特許文献１で提案されている。
【０００３】
具体的に、特許文献１では、まず、半導体ウェハの表面にＡｌ等のメタル配線を含んだデバイス構造を形成する。次に、裏面ウェットエッチングなどにより半導体ウェハを所望の厚さになるように薄くする。半導体ウェハの厚さは耐圧によって決まるが、ダイオードの場合、例えば耐圧を１２００Ｖに設定するとウェハの厚さは１４０μｍとされる。
【０００４】
半導体ウェハを薄くした後、ウェハ裏面へレジストを塗布してベークする。そして、ウェハ表面にデバイス構造を形成するために使用したマスクアライメントのためのマークを用いて、すなわち両面マスクアライメントを利用してレジストをパターニングし、再びベークする。この後、イオン注入を行ってレジストを除去し、半導体ウェハをアニールする。こうして、半導体ウェハの裏面に不純物活性化層を部分的に形成する。
【特許文献１】特開２００５−５７２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術では、ウェハの裏面に塗布したレジストをベークする際、ベーク昇降温によるレジスト応力によって、ウェハに反りが発生してしまうという問題が生じる。このようにウェハに反りが発生すると、ウェハ搬送中のウェハの割れやウェハの欠け等が起きるという問題がある。このようなウェハの割れや欠け等の破損は、ウェハが薄く、さらにウェハの径が大きい場合に、特に顕著に発生してしまう。
【０００６】
本発明は、上記点に鑑み、半導体ウェハの裏面側に不純物活性化層を形成する際、半導体ウェハの反りを抑制することができる半導体装置の製造方法を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明は、半導体ウェハ（２０）を裏面から研削し、研削が行われた半導体ウェハ（２０）の裏面全体の表層部に第１導電型の第１領域（９）を形成する。そして、第１導電型の第１領域（９）が形成された半導体ウェハ（２０）の裏面全体にイオン注入を行い、第１導電型の第１領域（９）の表層部に第２導電型の領域（１０）を形成する。この後、第２導電型の領域（１０）の表層部のうち一部または全部にレーザ光を照射して第２導電型の領域（１０）をレーザアニールすることによりパターニングし、第１導電型の第１領域（９）の表層部に第１導電型の第２領域（１３）を選択的に形成する工程と、を含んでいることを特徴とする。
【０００８】
このようにすれば、半導体ウェハの裏面側に選択的に第１導電型の第２領域を形成する際、裏面ホト工程を行わないようにすることができ、半導体ウェハとレジストとの応力差による半導体ウェハの反りを発生させないようにすることができる。したがって、半導体ウェハの反りを抑制でき、半導体ウェハの割れや欠けを防止することができる。
【０００９】
また、半導体ウェハを裏面から研削する工程では、半導体ウェハの表面に支持基盤（４０）を設置して、支持基盤（４０）が設置された前記半導体ウェハの裏面を切削することもできる。
【００１０】
このようにすれば、半導体ウェハの反りを支持基盤で防止することができるので、半導体ウェハの割れや欠けを起こさずに半導体装置を製造することができる。
【００１１】
さらに、第２導電型の領域（１０）を形成する工程では、半導体ウェハの裏面にレーザ光を照射することでアライメントターゲット（２２）をとなる凹部を形成するもできる。
【００１２】
このようにすれば、半導体ウェハの裏面にアライメントマークを設けることができるので、アライメントマークを形成した後の工程において位置合わせ等の基準として用いることができる。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１５】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えばＦＳ−ＩＧＢＴ、ダイオード、ダイオード内蔵ＦＳ−ＩＧＢＴ等の縦型の半導体素子が備えられてなる半導体装置である。
【００１６】
以下では、ダイオードを内蔵したＩＧＢＴを備えた半導体素子からなる半導体装置について説明する。図１は、本発明の第１実施形態に係る半導体装置としての半導体チップの概略断面図を示したものである。図１に示される半導体チップ１は、半導体素子が複数形成された半導体ウェハが例えばスクライブラインに沿ってダイシングされることで、個々の半導体チップ１に分割されたものに相当する。
【００１７】
図１に示されるように、半導体チップ１は、第１導電型のシリコン基板としてのＮ−型基板４が用いられて形成されたものであり、半導体チップ１は、ＩＧＢＴ部２と、ＩＧＢＴ部２に隣接して形成されたダイオード部３と、が備えられた構成となっている。本実施形態では、Ｎ−型基板４が分割されてチップ状にされる前のものを半導体ウェハと定義する。なお、図１に示されるＩＧＢＴ部２およびダイオード部３の外周に、これらを保護するための外周耐圧部が形成されている。
【００１８】
ＩＧＢＴ部２には、多数のＩＧＢＴが形成されている。Ｎ−型基板４の表層部にはＰ型領域５が形成され、このＰ型領域５を貫通してＮ−型基板４に達するようにトレンチ６が形成されている。このトレンチ６の内壁には図示しないゲート絶縁膜が形成されており、さらにゲート絶縁膜の表面にポリシリコンで構成された電極が形成されている。
【００１９】
また、各トレンチ６間においてＰ型領域５の表層部にＭＯＳ構造７が形成されていると共に、このＭＯＳ構造７上にエミッタ電極としての第１表面電極８が形成されることで、ＩＧＢＴが構成されている。さらに、ＩＧＢＴ部２においてＮ−型基板４の裏面の表層部にＮ＋型領域９が形成され、このＮ＋型領域９の表層部にＰ＋型領域１０が形成されている。
【００２０】
なお、第１表面電極８は本発明の第１電極に相当する。Ｎ＋型領域９は、本発明の第１導電型の第１領域に相当する。また、Ｐ＋型領域１０は、本発明の第２導電型の領域に相当する。
【００２１】
ダイオード部３においては、Ｎ−型基板４の表層部にＰ型領域１１が形成されており、Ｐ型領域１１（アノード）およびＮ−型基板４（カソード）によってＰＮ接合が構成される。このＰ型領域１１の表面に第２表面電極１２が形成されている。また、ダイオード部３においてＮ−型基板４の裏面の表層部にＮ＋型領域９が形成され、このＮ＋型領域９の表層部にＮ＋型領域１３が形成されている。
【００２２】
なお、第２表面電極１２は本発明の第１表面電極に相当する。また、Ｎ＋型領域１３は、本発明の第１導電型の第２領域に相当する。
【００２３】
そして、Ｎ−型基板４の裏面全体に裏面電極１４が形成されており、第１、第２表面電極８、１２と裏面電極１２との間にそれぞれ電流が流れることでＩＧＢＴ部２およびダイオード部３がそれぞれ半導体素子として機能するようになっている。以上が、本実施形態に係る半導体チップ１の構成である。
【００２４】
次に、図１に示される半導体チップ１の製造方法について図２を参照して説明する。図２は、図１に示される半導体チップ１の製造工程を示した図である。また、図３は、図２に続く製造工程を示した図である。
【００２５】
まず、図２（ａ）に示す工程では、Ｎ−型基板４となる半導体ウェハ２０を用意し、この半導体ウェハ２０の表面側にダイオードやＩＧＢＴといった半導体素子を形成する。この際、半導体ウェハ２０の表面に図示しないアライメントマーク（例えばスクライブライン、後述する図４参照）も形成しておく。そして、図２（ｂ）に示す工程では、裏面ウェットエッチングなどにより半導体ウェハ２０を薄く研削する。本実施形態では、半導体ウェハ２０の厚さは例えば１４０μｍとされる。
【００２６】
図２（ｃ）に示す工程では、半導体ウェハ２０の裏面全体（ＩＧＢＴ領域、ダイオード領域、および外周領域すべて）にＰ型となるボロンをイオン注入（４０ｋｅＶ、ドーズ量５×１０１３ｃｍ−２）する。
【００２７】
図３（ａ）に示す工程では、レーザアニールを行う。すなわち、半導体ウェハ２０の裏面全体をレーザアニール（２Ｊ／ｃｍ２）し、半導体ウェハ２０の裏面に注入したボロンを活性化することでＮ＋型領域９を形成する。このようなレーザアニールを行うに際し、本実施形態では図４に示されるレーザアニール装置を用いる。
【００２８】
図４は、レーザアニール装置の概略構成図である。この図に示されるように、レーザアニール装置３０は、可動ステージ３１と、アライメント用カメラ３２と、レーザ３３と、シャッター３４と、を備えて構成されている。
【００２９】
図４に示されるように、可動ステージ３１には貫通孔３１ａが設けられている。そして、半導体ウェハ２０の表面側に設けられたアライメントマーク（例えばスクライブライン）としての表面アライメントターゲット２１が上記貫通孔３１ａ内に配置されるように、半導体ウェハ２０が可動ステージ３１上に設置される。
【００３０】
また、可動ステージ３１の貫通孔３１ａにおいて半導体ウェハ２０とは反対側にアライメント用カメラ３２が設置されており、アライメント用カメラ３２で貫通孔３１ａ内に収納された表面アライメントターゲット２１を撮影できるようになっている。
【００３１】
そして、可動ステージ３１上に設置された半導体ウェハ２０の裏面側にレーザ３３が設置されており、レーザ３３と半導体ウェハ２０との間にシャッター３４が設置されている。このシャッター３４が開閉制御されることで、レーザ３３から照射されるレーザ光が半導体ウェハ２０の裏面に照射されるようになっている。本実施形態では、レーザ光のビーム径はパターンの最小線幅以下となっている。
【００３２】
なお、上記レーザアニール装置３０は、上記可動ステージ３１やアライメント用カメラ３２、そしてシャッター３４を駆動する駆動部やこれら駆動部を駆動制御するパーソナルコンピュータ等のハードウェアで構成されている。
【００３３】
上記のようなレーザアニール装置３０を用いて、まず、半導体ウェハ２０を可動ステージ３１上に設置し、アライメント用カメラ３２で半導体ウェハ２０の表面側に設けられた表面アライメントターゲット２１を検出する。これにより、半導体ウェハ２０の基準位置合わせを行う。
【００３４】
続いて、基準位置に対する所望の座標に基づいて半導体ウェハ２０の裏面全体にレーザ光を照射することにより、半導体ウェハ２０の裏面全体をレーザアニールする。
【００３５】
図３（ｂ）に示す工程では、半導体ウェハ２０の裏面全体にＮ型となるリンをイオン注入（１１０ｋｅＶ、ドーズ量５×１０１４ｃｍ−２）する。このリンにおいては、活性化すれば先に形成したＮ＋型領域９を打ち返せる量である。
【００３６】
図３（ｃ）に示す工程では、図３（ｂ）に示す工程を終えた半導体ウェハ２０において、当該半導体ウェハ２０の裏面のうちダイオードとなる領域のみを選択してレーザアニールを行う。
【００３７】
すなわち、半導体ウェハ２０の表面の表面アライメントターゲット２１の座標を基準位置として可動ステージ３１を移動させる。すなわち、半導体ウェハ２０の裏面のうちダイオード領域となる部分にレーザ３３が対向するように可動ステージ３１を移動させる。そして、シャッター３４を開けてレーザ３３からレーザ光を照射することで半導体ウェハ２０の裏面の一部をレーザアニールする。
【００３８】
このようにして、半導体ウェハ２０の裏面（Ｐ型エミッタ層）のうちダイオード領域に不純物活性化層としてのＮ＋型領域１３を形成する。また、半導体ウェハ２０の裏面のうちレーザアニールされない領域、すなわちＩＧＢＴ領域は、先に形成されたＰ＋型領域１０が維持される。
【００３９】
この後、半導体ウェハ２０の裏面に裏面電極１４をスパッタリングにより形成し、ダイシングカットとしてチップ状に分割することで、図１に示される半導体チップ１が完成する。
【００４０】
以上説明したように、本実施形態では、半導体ウェハ２０の裏面に裏面活性化層としてのＮ＋型領域１３を形成する際、レーザアニールを利用してスキャンパターニングすることを特徴としている。すなわち、Ｎ＋型領域１３を形成する際、裏面ホト工程を行わないことで、半導体ウェハ２０とレジストとの応力差による半導体ウェハ２０の反りを発生させないようにすることができる。このように、半導体ウェハ２０の反りを抑制できるので、半導体ウェハ２０の割れや欠けを防止することができる。また、レジストを用いた裏面ホト工程を行わないため、半導体チップ１を製造する工程を削減することができる。
【００４１】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、半導体ウェハ２０の裏面にイオン注入を行わずに、レーザアニールを利用して半導体ウェハ２０の裏面に選択的にＰ＋型領域１０およびＮ＋型領域１３を形成することが特徴となっている。
【００４２】
図５は、第２実施形態に係る半導体装置の製造工程を示した図である。本実施形態では、まず、図２（ａ）、（ｂ）に示される工程を行う。そして、図５（ａ）に示す工程では、レーザアニール装置３０を用いて、ボロン雰囲気中で、半導体ウェハ２０の裏面を選択的にレーザアニールする。これにより、半導体ウェハ２０の裏面に部分的にＰ＋型領域１０を形成する。
【００４３】
続いて、図５（ｂ）に示す工程では、レーザアニール装置３０を用いて、リン雰囲気中で、半導体ウェハ２０の裏面うちＰ＋型領域１０を除いた領域を選択的にレーザアニールする。これにより、半導体ウェハ２０に選択的にＮ＋型領域１３を形成する。この後、半導体ウェハ２０の裏面に裏面電極１４を形成し、ダイシングカットとしてチップ状とする。このようにすることで、図１に示される半導体チップ１においてＮ＋型領域９が除かれた構造のものが完成する。
【００４４】
以上説明したように、不純物雰囲気中でレーザアニールを行うことにより、半導体ウェハ２０の裏面に選択的にＰ＋型領域１０およびＮ＋型領域１３を形成するようにしても構わない。
【００４５】
（第３実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、半導体ウェハ２０の裏面にＮ＋型領域１３を形成する際、半導体ウェハ２０の表面に支持基盤を設けることが特徴となっている。
【００４６】
すなわち、半導体ウェハ２０の大口径化、薄肉化が進むと、各設備の搬送系で半導体ウェハ２０の反りに対応しきれなくなる場合がある。そこで、半導体ウェハ２０の表面にサポート材を張り合わせることで対応することができる。
【００４７】
図６は、第３実施形態に係る半導体装置の製造工程を示した図である。この図に示されるように、半導体ウェハ２０の表面側にデバイスを形成した後、半導体ウェハ２０の表面に接着剤等を介して、サポート材としての支持基盤４０を設ける。このような支持基盤４０として、例えば石英ガラスが採用される。
【００４８】
上記のようにして半導体ウェハ２０の表面に支持基盤４０を設けた後、図２（ｂ）以降の各工程が実施される。なお、Ｎ＋型領域１３を形成するに際し、図５に示される工程を採用しても構わない。
【００４９】
上記支持基盤４０は、半導体ウェハ２０の裏面にＮ＋型領域１３を形成した後取り外すか、または裏面電極１４を形成した後取り外せば良い。
【００５０】
なお、従来の技術において、上記のようなサポート材を半導体ウェハ２０の表面に設けた状態でレジストを用いた裏面ホト工程処理を行うことは、次の理由で困難である。
【００５１】
第１に、サポート材を張り合わせる接着剤は、耐熱温度が最大で１５０℃以下である。裏面ホト時のベーク温度は８０℃〜１７０℃であるので、接着剤の耐熱温度の限界付近である。また、ベークが長時間に及ぶ場合、接着剤が硬化してしまい、サポート材を剥がしたい場合にはがせなくなってしまう。
【００５２】
第２に、接着剤が現像液やレジスト剥離液と反応してしまい、現像機能、レジスト剥離機能の低下、およびサポート材を設置するための接着剤の硬化を引き起こしてしまう。
【００５３】
これらの各理由のため、サポート材を必要とするウェハの裏面活性化層を形成するに際し、従来技術のような裏面ホト工程を行う場合、ホト工程前にサポート材の剥がし工程、ホト工程後にサポート材張り工程を追加する必要があり、工程数が多くなってしまう。
【００５４】
本実施形態では、従来技術のようにレジストを用いた工程を必要としないため、半導体ウェハ２０をベークすることもない。したがって、半導体ウェハ２０の表面に支持基盤４０を設けたとしても、従来技術において生じていた問題を一切起こさせずに半導体チップ１を製造することができる。
【００５５】
以上説明したように、半導体ウェハ２０の反りを防止するため、半導体ウェハ２０の表面に支持基盤４０を設けるようにしても良い。これにより、半導体ウェハ２０の反りを防止しつつ半導体チップ１を製造することができる。
【００５６】
（第４実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、レーザアニール装置３０にて半導体ウェハ２０の裏面に裏面活性化層を形成する際、半導体ウェハ２０の裏面にレーザ光を照射することでアライメントマークを形成することが特徴となっている。
【００５７】
図７は、第４実施形態に係る半導体装置の製造工程を示した図であり、図５（ａ）に示される工程を本実施形態の工程として示したものである。この図に示されるように、半導体ウェハ２０の裏面のうち、半導体ウェハ２０の表面に形成された表面アライメントターゲット２１に対応する部分にレーザ光を照射する。これにより、半導体ウェハ２０の裏面に凹部を形成し、これを裏面アライメントターゲット２２とすることができる。この後、ボロン雰囲気中でレーザ光を照射することにより、半導体ウェハ２０の裏面にＰ＋型領域１０を形成する。
【００５８】
上記のようにして、裏面アライメントターゲット２２を形成する際、Ｐ＋型領域１０を形成する場合とは異なる照射条件でレーザ光を照射する。具体的には、レーザ光の照射時間、レーザ光の照射回数、レーザ光のエネルギー等の条件を調整する。例えば、裏面アライメントターゲット２２を形成する際のレーザ光照射時間は、Ｐ＋型領域１０を形成する際のレーザ光照射時間の２０倍である。このような照射時間を設定することで、半導体ウェハ２０の裏面を溶融させて凹部を形成することができる。
【００５９】
以上のようにして形成した裏面アライメントターゲット２２は、例えば図５（ｂ）以降の工程においてレーザアニールを行う際のアライメントマークとして用いることができる。このように、レーザアニール装置３０を用いて、半導体ウェハ２０の裏面に裏面アライメントターゲット２２を形成することもできる。
【００６０】
（他の実施形態）
図３（ａ）に示す工程では、レーザアニールによりボロンを活性化しているが、電気炉を用いて半導体ウェハ２０をアニール処理しても構わない。
【００６１】
図４に示されるレーザアニール装置では、半導体ウェハ２０の表面アライメントターゲット２１をアライメント用カメラ３２で検出しているが、赤外線検出法で検出するようにしても良い。
【００６２】
第３実施形態で用いられた支持基盤４０を第１、第２、第４実施形態の場合にそれぞれ用いるようにしても構わない。
【００６３】
上記各実施形態では、レーザ光を照射することでレーザアニールを行っているが、レーザ光に限らず、スポット光を照射できるものであれば、レーザ光以外のスポット光によりアニールを行うようにしても構わない。だたし、スポット光で半導体ウェハ２０の裏面をパターニングすることによりアニールを行うため、レーザ光のようにスポット径を小さくできるものが好ましい。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係る半導体チップの概略断面図である。
【図２】図１に示される半導体チップの製造工程を示した図である。
【図３】図２に続く製造工程を示した図である。
【図４】レーザアニール装置の概略構成図である。
【図５】第２実施形態に係る半導体装置の製造工程を示した図である。
【図６】第３実施形態に係る半導体装置の製造工程を示した図である。
【図７】第４実施形態に係る半導体装置の製造工程を示した図である。
【符号の説明】
【００６５】
４…Ｎ−型基板、８…第１表面電極、９…Ｎ＋型領域、１０…Ｐ＋型領域、１２…第２表面電極、１３…Ｎ＋型領域、１４…裏面電極、２０…半導体ウェハ、２２…裏面アライメントターゲット、４０…支持基盤。
【図１】
2008004867.tif 000003
【図２】
2008004867.tif 000004
【図３】
2008004867.tif 000005
【図４】
2008004867.tif 000006
【図５】
2008004867.tif 000007
【図６】
2008004867.tif 000008
【図７】
2008004867.tif 000009