(57)【要約】【課題】半導体集積回路装置の製造技術によって形成された薄膜プローブを用いてプローブ検査を行う際に、薄膜プローブへの異物付着の可能性を低減する。【解決手段】薄膜シートを押圧する押圧具を、プランジャの押しピンの先端を窪みで受ける相対的に上部の押しピン受け部９Ｃと、相対的に下部の薄膜シート押圧部９Ｄとから形成し、薄膜シートと接触する薄膜シート押圧部９Ｄは、プローブ検査対象の１つのチップＣＨＰ１の全面を押圧できる可能な限り最小の平面サイズとする。【選択図】図８
2008107142.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程；
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程；
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程、
ここで、前記押圧機構は、第１押圧部と前記第１押圧部下に位置し前記第１シートと対向する第２押圧部とから形成され、
前記第２押圧部は、前記第１押圧部より平面での大きさが相対的に小さく、
前記押圧機構は、前記第２押圧部で前記第１シートと接する。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、
前記第２押圧部は、平面で前記複数の接触端子の配列に沿って延在する。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法において、
前記第２押圧部は、平面面積で前記第１押圧部の１／２以下である。
【請求項４】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程；
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域の裏面に貼付され、前記第１領域を前記裏面側より押圧する押圧機構と、前記押圧機構に対して前記第１シートに向かった方向の加圧を行う加圧機構とを有する第１カードを用意する工程；
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程、
ここで、前記押圧機構は、前記第１シートに貼付された第１面とは反対側の第２面において中央に穴部が設けられ、
前記加圧機構の先端は、前記穴部にて前記押圧機構と接し、
前記加圧機構は、前記第２面に対して水平な方向で前記穴部と位置合わせした状況下で前記第１カードに固定されている。
【請求項５】
請求項４記載の半導体集積回路装置の製造方法において、
前記加圧機構は、１つ以上の螺子によって前記第１カードに固定され、
前記加圧機構に設けられ、前記１つ以上の螺子が通される１つ以上の螺子穴は、前記螺子の径より大きな径で形成されている。
【請求項６】
請求項５記載の半導体集積回路装置の製造方法において、
前記加圧機構に設けられた前記１つ以上の螺子穴の前記径は、前記第１シートの裏面における前記押圧機構の貼付位置の誤差を修正し、前記加圧機構の先端と前記穴部との位置を合わせた状況下で前記１つ以上の螺子を締めることのできる大きさである。
【請求項７】
請求項４記載の半導体集積回路装置の製造方法において、
前記押圧機構は、第１押圧部と前記第１押圧部下に位置し前記第１シートと対向する第２押圧部とから形成され、
前記第２押圧部は、前記第１押圧部より平面での大きさが相対的に小さく、
前記押圧機構は、前記第２押圧部で前記第１シートと接する。
【請求項８】
請求項７記載の半導体集積回路装置の製造方法において、
前記第２押圧部は、平面で前記複数の接触端子の配列に沿って延在する。
【請求項９】
請求項７記載の半導体集積回路装置の製造方法において、
前記第２押圧部は、平面面積で前記第１押圧部の１／２以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の電極パッドにプローブカードの探針を押し当てて行う半導体集積回路の電気的検査に適用して有効な技術に関するものである。
【背景技術】
【０００２】
日本特開２００５−２４３７７号公報（特許文献１）および日本特開２００４−１４４７４２号公報（特許文献２）には、半導体集積回路装置の製造技術を用いて形成された探針、絶縁フィルムおよび引き出し用配線と、押し駒と、スプリングプローブとを有するプローバにおいて、押し駒の上面中央部にスプリングプローブの突起部と係合する円錐溝が設けられた構造が開示されている。
【０００３】
日本特開２００６−１１８９４５号公報（特許文献３）には、半導体集積回路装置の製造技術を用いて形成された接触端子、絶縁フィルムおよび引き出し用配線を有するプローバにおいて、接触端子間に隙間を設けて接触端子の高さを高くした構造が開示されている。
【０００４】
日本特開平７−２８３２８０号公報（特許文献４）、日本特開平８−５０１４６号公報（特許文献５（対応ＰＣＴ国際公開ＷＯ９５−３４０００））、日本特開平８−２０１４２７号公報（特許文献６）、日本特開平１０−３０８４２３号公報（特許文献７）、日本特開平１１−２３６１５号公報（特許文献８（対応米国特許公報ＵＳＰ６，３０５，２３０））、日本特開平１１−９７４７１号公報（特許文献９（対応欧州特許公報ＥＰ１０２２７７５））、日本特開２０００−１５０５９４号公報（特許文献１０（対応欧州特許公報ＥＰ０９９９４５１））、日本特開２００１−１５９６４３号公報（特許文献１１）、日本特開２００４−１４４７４２号公報（特許文献２）、日本特開２００４−１３２６９９号公報（特許文献１２）、日本特開２００４−２８８６７２号公報（特許文献１３）、日本特開２００５−２４３７７号公報（特許文献１）、日本特開２００５−１３６３０２号公報（特許文献１４）、および日本特開２００５−１３６２４６号公報（特許文献１５）には、半導体集積回路装置の製造技術を用いて形成された探針（接触端子）、絶縁フィルムおよび引き出し用配線を有するプローバの構造と、その製造方法と、テストパッドが狭ピッチ化したチップに対してもそのプローバを用いることによってプローブ検査の実施を可能とする技術とが開示されている。
【特許文献１】特開２００５−２４３７７号公報
【特許文献２】特開２００４−１４４７４２号公報
【特許文献３】特開２００６−１１８９４５号公報
【特許文献４】特開平７−２８３２８０号公報
【特許文献５】特開平８−５０１４６号公報
【特許文献６】特開平８−２０１４２７号公報
【特許文献７】特開平１０−３０８４２３号公報
【特許文献８】特開平１１−２３６１５号公報
【特許文献９】特開平１１−９７４７１号公報
【特許文献１０】特開２０００−１５０５９４号公報
【特許文献１１】特開２００１−１５９６４３号公報
【特許文献１２】特開２００４−１３２６９９号公報
【特許文献１３】特開２００４−２８８６７２号公報
【特許文献１４】特開２００５−１３６３０２号公報
【特許文献１５】特開２００５−１３６２４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応（品質の差別化）、ＫＧＤ（Known Good Die）対応（ＭＣＰ（Multi-Chip Package）の歩留り向上）、およびトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。
【０００６】
近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、半導体ウエハ（以下、単にウエハと記す）１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。
【０００７】
本発明者らは、半導体集積回路装置の製造技術を用いて形成された探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。
【０００８】
すなわち、上記探針は、半導体集積回路装置の製造技術を用いて金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成された薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの主面側に設けられている。また、探針をテストパッドに接触させる際には、薄膜プローブの裏面に貼付された押圧具（押し駒）によって裏面側より押圧し、探針が形成された領域の薄膜プローブを押し出す。そのため、検査対象のウエハの表面に異物が付着していると、薄膜プローブを介して押圧具からの押圧力が異物に加わることになり、その際の反作用によって薄膜プローブを破損したり、異物が薄膜プローブに付着したりする虞がある。異物が薄膜プローブに付着してしまった場合には、異物が薄膜プローブから検査対象のウエハへ再付着し、チップの歩留まりを低下させてしまう虞がある。
【０００９】
また、上記押圧具には薄膜プローブと対向する面とは反対の面の中央に穴が設けられ、この穴をスプリングプローブ等の押しピン（プランジャ）が押すことによって、上記押圧具からの押圧力を生み出している。しかしながら、薄膜プローブ裏面における押圧具の貼付位置にずれが生じていると、押圧具に設けられた穴と押しピンとの位置にもずれが生じ、その穴を押しピンが押せなくなってしまう課題が存在する。
【００１０】
本発明に開示された一つの代表的な発明の一つの目的は、半導体集積回路装置の製造技術によって形成された薄膜プローブを用いてプローブ検査を行う際に、薄膜プローブへの異物付着の可能性を低減できる技術を提供することにある。
【００１１】
また、本発明に開示された他の一つの代表的な発明の一つの目的は、半導体集積回路装置の製造技術によって形成された薄膜プローブを用いてプローブ検査を行う際に、薄膜プローブの裏面に貼付された押圧具と、その押圧具を押す押しピンとの相対的な位置を正確に合わせることのできる技術を提供することにある。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
１．本発明による半導体集積回路装置の製造方法は、以下の工程を含む：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程；
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程；
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程、
ここで、前記押圧機構は、第１押圧部と前記第１押圧部下に位置し前記第１シートと対向する第２押圧部とから形成され、
前記第２押圧部は、前記第１押圧部より平面での大きさが相対的に小さく、
前記押圧機構は、前記第２押圧部で前記第１シートと接する。
【００１４】
２．本発明による半導体集積回路装置の製造方法は、以下の工程を含む：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程；
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域の裏面に貼付され、前記第１領域を前記裏面側より押圧する押圧機構と、前記押圧機構に対して前記第１シートに向かった方向の加圧を行う加圧機構とを有する第１カードを用意する工程；
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程、
ここで、前記押圧機構は、前記第１シートに貼付された第１面とは反対側の第２面において中央に穴部が設けられ、
前記加圧機構の先端は、前記穴部にて前記押圧機構と接し、
前記加圧機構は、前記第２面に対して水平な方向で前記穴部と位置合わせした状況下で前記第１カードに固定されている。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
薄膜シートと接触する押圧具の接触面積を可能な限り小さくできるので、検査対象のウエハの表面に異物が付着している場合でも、その異物と薄膜シートとが接触してしまう可能性を大幅に低減することができる。
【発明を実施するための最良の形態】
【００１７】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１８】
ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００１９】
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
【００２０】
接触端子またはプローブとは、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。
【００２１】
接触端子またはプローブとは、各チップ領域上に設けられた電極パッドに接触させて電気的特性の検査を行うための針、プローブ、突起等をいう。
【００２２】
薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、上記のような検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものを言う。その製法は、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部（接触端子）を一体的に形成する等である。もちろん、プロセスは複雑になるが、一部を別に形成して、後に合体させることも可能である。
【００２３】
プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、プローバもしくは半導体検査装置とは、フロッグリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。
【００２４】
プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。
【００２５】
ポゴピン（POGO pin）またはスプリングプローブとは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針をいい、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。
【００２６】
テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。
【００２７】
テスタヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介してプローブカードへ信号を送るものをいう。
【００２８】
フロッグリングとは、ポゴピンなどを介してテスタヘッドおよびプローブカードと電気的に接続し、テスタヘッドより送られてきた信号を後述するプローブカードへ送るものをいう。
【００２９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００３２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３３】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００３４】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００３５】
また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。
【００３６】
また、本願で使用する半導体リソグラフィ技術による薄膜プローブの各詳細については、本発明者および関連する発明者等による以下の特許出願に開示されているので、特に必要な時以外はそれらの内容は繰り返さない。前記特許出願、すなわち、日本特願平６−２２８８５号、日本特開平７−２８３２８０号公報、日本特開平８−５０１４６号公報、日本特開平８−２０１４２７号公報、日本特願平９−１１９１０７号、日本特開平１１−２３６１５号公報、日本特開２００２−１３９５５４号公報、日本特開平１０−３０８４２３号公報、日本特願平９−１８９６６０号、日本特開平１１−９７４７１号公報、日本特開２０００−１５０５９４号公報、日本特開２００１−１５９６４３号公報、日本特許出願第２００２−２８９３７７号（対応米国出願番号第１０／６７６，６０９号；米国出願日２００３．１０．２）、日本特開２００４−１３２６９９号公報、日本特開２００５−２４３７７号公報、日本特開２００４−２８８６７２号公報（対応米国出願番号第１０／７６５，９１７号；米国出願日２００４．１．２９）、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００５−１３６２４６号公報（対応米国出願番号第１０／９６８，２１５号；米国出願日２００４．１０．２０）、日本特開２００５−１３６３０２号公報（対応米国出願番号第１０／９６８，４３１号；米国出願日２００４．１０．２０）、日本特許出願第２００４−１１５０４８号、日本特許出願第２００４−２０８２１３号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、日本特許出願第２００４−３７８５０４号、日本特許出願第２００５−１０９３５０号、日本特許出願第２００５−１６８１１２号、日本特許出願第２００５−１８１０８５号、日本特許出願第２００５−１９４５６１号、日本特許出願第２００５−２９１８８６号、日本特許出願第２００５−３２７１８３号、日本特許出願第２００６−２９４６８号、日本特許出願第２００６−１３６５９６号、および日本特許出願第２００６−１７３６８０号である。
【００３７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３８】
本実施の形態のプローブカードを用いたプローブ検査は、複数のチップが区画されたウエハ状の基板ＷＨに対して行うものである。図１は、それら複数のチップ（チップ領域）ＣＨＰ１が区画されたウエハＷＨの平面図であり、図２は、チップＣＨＰ１の平面と、その一部を拡大したものを図示している。
【００３９】
本実施の形態のプローブカードを用いたプローブ検査は、これら複数のチップＣＨＰ１が区画されたウエハＷＨに対して行うものである。このウエハＷＨは、たとえば単結晶シリコン基板からなり、複数のチップＣＨＰ１の各々の主面にはＬＣＤドライバ回路（半導体集積回路）が形成されている。また、チップＣＨＰ１の主面の周辺部には、ＬＣＤドライバ回路と電気的に接続する多数のパッド（テストパッド（第１電極））ＰＤ１、ＰＤ２が配置されており、図２中におけるチップＣＨＰ１の上側の長辺および両短辺に沿って配列されたパッドＰＤ１は出力端子となり、チップＣＨＰ１の下側の長辺に沿って配列されたパッドＰＤ２は入力端子となっている。ＬＣＤドライバの出力端子数は入力端子数より多いことから、隣り合ったパッドＰＤ１の間隔をできる限り広げるために、パッドＰＤ１はチップＣＨＰ１の上側の長辺および両短辺に沿って２列で配列され、チップＣＨＰ１の上側の長辺および両短辺に沿って互いの列のパッドＰＤ１が互い違いに配列されている。本実施の形態において、隣り合うパッドＰＤ１が配置されているピッチＬＰは、たとえば約４０μｍ以下である。また、本実施の形態において、パッドＰＤ１は平面矩形であり、チップＣＨＰ１の外周と交差（直交）する方向に延在する長辺の長さＬＡは約１００μｍであり、チップＣＨＰ１の外周に沿って延在する短辺の長さＬＢは約１８μｍである。また、隣り合うパッドＰＤ１が配置されているピッチＬＰが約４０μｍであり、パッドＰＤ１の短辺の長さＬＢが約１８μｍであることから、隣り合うパッドＰＤ１の間隔は約２２μｍとなる。
【００４０】
パッドＰＤ１、ＰＤ２は、たとえばＡｕ（金）から形成されたバンプ電極（突起電極）であり、チップＣＨＰ１の入出力端子（ボンディングパッド）上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。図３は、パッドＰＤ１の斜視図である。パッドＰＤ１の高さＬＣは約２５μｍであり、パッドＰＤ２も同程度の高さを有する。
【００４１】
また、上記チップＣＨＰ１は、ウエハＷＨの主面に区画された多数のチップ領域に半導体製造技術を使ってＬＣＤドライバ回路（半導体集積回路）や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッドＰＤ１、ＰＤ２を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。なお、以後プローブ検査（パッドＰＤ１、ＰＤ２とプローブとが接触する工程）を説明する際に、特に明記しない場合には、チップＣＨＰ１はウエハをダイシングする前の各チップ領域を示すものとする。
【００４２】
図４は、上記チップＣＨＰ１の液晶パネルへの接続方法を示す要部断面図である。図４に示すように、液晶パネルは、たとえば主面に画素電極ＤＥ１、ＤＥ２が形成されたガラス基板ＬＳ１、液晶層ＬＣＬ、および液晶層ＬＣＬを介してガラス基板ＬＳ１と対向するように配置されたガラス基板ＬＳ２などから形成されている。本実施の形態においては、このような液晶パネルのガラス基板ＬＳ１の画素電極ＤＥ１、ＤＥ２に、それぞれパッドＰＤ１、ＰＤ２が接続するようにチップＣＨＰ１をフェイスダウンボンディングすることによって、チップＣＨＰ１を液晶パネルへ接続することを例示できる。
【００４３】
図５は、本実施の形態のプローブカード（第１カード）の要部断面図である。図５に示すように、本実施の形態のプローブカードは、多層配線基板（第１配線基板）１、薄膜シート（第１シート）２、テスタヘッドＴＨＤ、フロッグリングＦＧＲおよびカードホルダＣＨＤなどから形成されている。テスタヘッドＴＨＤとフロッグリングＦＧＲとの間、およびフロッグリングＦＧＲと多層配線基板１との間は、それぞれ複数本のポゴピンＰＧＰを介して電気的に接続され、それによりテスタヘッドＴＨＤと多層配線基板１との間が電気的に接続されている。カードホルダＣＨＤは、多層配線基板１をプローバに機械的に接続するもので、かつポゴピンＰＧＰからの圧力によって多層配線基板１に反りが生じてしまうことを防ぐ機械的強度を持つ。
【００４４】
図６は本実施の形態のプローブカードの下面の要部平面図であり、図７は図６中のＡ−Ａ線に沿った断面図である。図７中では、プローブカードの断面の一部をさらに拡大して示している。
【００４５】
図６および図７に示すように、本実施の形態のプローブカードは、図５で示した部材の他に、たとえばプランジャ（加圧機構）３などを含んでいる。薄膜シート２はコンタクトリング４Ｃおよびプロセスリング４Ｐによって多層配線基板１の下面に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２は接着リング６に接着されている。
【００４６】
薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ（接触端子）７が形成されている。薄膜シート２内には、プローブ７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の端部まで延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。
【００４７】
本実施の形態において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されており、柔軟性を有する。プローブ７が形成された領域（第１領域）の薄膜シート２を上面（裏面）から押圧具（押圧機構）９を介してプランジャ３が押圧し、押圧具９を押し出すことによって薄膜シート２を引き伸ばし、各プローブ７の先端の位置をそれぞれが対応するパッドＰＤ１、ＰＤ２と対向する位置となるように調整する。プランジャ３はナット１１によって筐体１２に固定され、筐体１２はナット１３によってプランジャ保持具３Ｃに固定され、プランジャ保持具３Ｃはボルト３Ｄによって加重治具１４に固定される。加重治具１４に固定される。プランジャ３内には、ばね３Ａが内蔵されており、このばね３Ａの弾性力によって一定の押圧力が押しピン３Ｂを介して押圧具９および薄膜シート２へ伝わる構造となっている。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。また、押圧具９は、エポキシ系の接着材９Ａによって薄膜シート２の上面に貼付されている。
【００４８】
多層配線基板１および張り出しリング１５は、それぞれボルト１６Ａ、１６Ｂによって連結治具１７に取り付けられることにより、連結治具１７を介して接続されている。張り出しリング１５は、薄膜シート２のうちプローブ７が形成された領域を多層配線基板１の下面より張り出させるために用いられる。また、加重治具１４と接着リング６とは、ボルト１６Ｃによって連結されている。また、張り出しリング１５にはボルト１６Ｄによってばね押さえ治具１８が取り付けられ、ばね押さえ治具１８と加重治具１４（ボルト１６Ｃ）との間にはばね１９が設置されている。図示は省略するが、このばね１９は、たとえば多層配線基板１の平面において約８個所〜１２個所に配置されている。ばね１９の弾性力は、プローブ検査時においてプローブ７がパッドＰＤ１、ＰＤ２と接触し、プローブカードがパッドＰＤ１、ＰＤ２に向かって押し込まれた際に加重治具１４（ボルト１６Ｃ）に作用する。この時、ナット１１、１３およびボルト１６Ｃによる固定によって、加重治具１４、押圧具９、接着リング６およびプランジャ３は一体となっていることから、ばね１９の弾性力は、これら一体となった部材をパッドＰＤ１、ＰＤ２に向かって押し下げるように作用する。その結果、プランジャ３内のばね３Ａから薄膜シート２へ伝わる押圧力は、薄膜シート２の引き伸ばしのみに用いられることになる。
【００４９】
上記のような本実施の形態のプローブカードによれば、低荷重でプローブ７をパッドＰＤ１、ＰＤ２に接触させることができるので、チップＣＨＰ１がパッドＰＤ１、ＰＤ２下にも配線および素子が配置された構造を有している場合でも、プローブ検査時にプローブ７がパッドＰＤ１、ＰＤ２に接触する際の荷重によってその配線および素子が破壊されてしまうことを防ぐことができる。
【００５０】
また、チップＣＨＰ１において、回路動作を早くするために上層の配線と下層の配線との間の層間絶縁膜として機械的強度が低く比誘電率の低い絶縁膜（たとえばＳｉＯＣ等の比誘電率が約３．０未満のシリカガラス系のＣＶＤによるＬｏｗ−ｋ（低誘電率）絶縁膜または炭素含有シリコン酸化物系のＣＶＤによるＬｏｗ−ｋ絶縁膜、並びにＣＶＤに限らず、これらと類似の組成で多孔質にされたもの等）を用いた場合には、プローブ検査時にパッドＰＤ１、ＰＤ２にプローブが接触する際の荷重にて絶縁膜や回路の破壊を引き起こしやすくなってしまうことが懸念される。しかしながら、本実施の形態のプローブカードを用いることにより、低荷重でプローブ７をパッドＰＤ１、ＰＤ２に接触させることができるので、そのような不具合を防ぐことが可能となる。
【００５１】
また、本実施の形態のプローブカードによれば、低荷重でプローブ７をパッドＰＤ１、ＰＤ２に接触させることができるので、プローブ７とパッドＰＤ１、ＰＤ２とが接触した際にプローブ７に与えてしまうダメージを大幅に減少することができる。
【００５２】
押圧具９は、プランジャ３の押しピン３Ｂの先端を窪み（穴部）９Ｂで受ける相対的に上部の押しピン受け部（第１押圧部）９Ｃと、相対的に下部の薄膜シート押圧部（第２押圧部）９Ｄとから形成されており、その薄膜シート押圧部９Ｄの下面が接着材９Ａによって薄膜シート２に貼付されている。プローブ検査時にウエハＷＨが載置されるウエハステージ（図示は省略）において、ウエハＷＨを載置する表面にうねりが存在する場合には、たとえばその表面にウエハＷＨを真空吸着した際に、そのうねりやウエハＷＨを真空吸着している吸着穴に倣ってウエハＷＨが変形し、そのうねりや吸着穴の形状がウエハＷＨに反映されることになる。このような状況下で各プローブ７の先端をそれぞれが対応するパッドＰＤ１、ＰＤ２と接触させようとすると、そのうねり等の影響によって一部のプローブ７が対応するパッドＰＤ１、ＰＤ２と接触できなくなる不具合が懸念される。しかしながら、本実施の形態のプローブカードにおいては、プランジャ３の押しピン３Ｂが押圧具９に設けられた窪み９Ｂを押圧することで押圧具９が薄膜シート２を押圧する構造とすることにより、押圧具９は、そのうねり等の形状に倣って傾きつつ薄膜シート２を押圧することが可能となる。すなわち、すべてのプローブ７を対応するパッドＰＤ１、ＰＤ２に確実に接触させることが可能となる。
【００５３】
プランジャ保持具３Ｃに設けられ、ボルト（螺子）３Ｄが通されている穴（螺子穴）３Ｅは、ボルト３Ｄの径（たとえば２ｍｍ程度）より大きな開口径（たとえば２．５ｍｍ程度）で形成されている。ボルト３Ｄは、このような穴３Ｅを通って加重治具１４に達し、プランジャ保持具３Ｃと加重治具１４とを締め上げることによって固定している。薄膜シート２の上面における押圧具９の貼付位置に誤差が生じている場合には、プランジャ３の押しピン３Ｂの先端と押圧具９の窪み９Ｂとの相対的な位置にずれが生じ、押しピン３Ｂの先端と窪み９Ｂとが正確に対向できなくなってしまう不具合が懸念される。そこで、本実施の形態のように、プランジャ保持具３Ｃに設けられた穴３Ｅの開口径をボルト３Ｄの径より大きく形成しておくことにより、ボルト３Ｄを締める前にプランジャ保持具３Ｃの位置を修正することによって押しピン３Ｂの先端と窪み９Ｂとの相対的な位置ずれを修正し、押しピン３Ｂの先端と窪み９Ｂとを正確に対向させた状態でボルト３Ｄを締め上げてプランジャ保持具３Ｃと加重治具１４とを固定することが可能となる。
【００５４】
図８は、押圧具９（押しピン受け部９Ｃおよび薄膜シート押圧部９Ｄ）とプローブ検査が行われる（プローブ７が接触する）チップＣＨＰ１との位置関係を示す要部平面図であり、図９および図１０は、それぞれ図８中のＢ−Ｂ線に沿った断面およびＣ−Ｃ線に沿った断面を示している。図８〜図１０は、薄膜シート２に設けられた複数のプローブ７が１つのチップＣＨＰ１と接触する場合について図示している。
【００５５】
図８に示すように、薄膜シート２と接触する押圧具９の薄膜シート押圧部９Ｄは、プローブ検査対象の１つのチップＣＨＰ１の全面を押圧できる可能な限り最小の平面サイズとなっている。図７にも示したように、薄膜シート２は、薄膜シート押圧部９Ｄから離れるに従って検査対象のウエハＷＨから離間するようにプローブカードに取り付けられている。また、押圧具９からの負荷が加わるのは薄膜シート押圧部９Ｄと薄膜シート２との接着部のみである。そのため、プローブ検査時の薄膜シート２においては、ウエハＷＨと接触し押圧具９からの負荷が加わる領域の大きさを最小とすることができる。その結果、検査対象のウエハＷＨの表面に異物が付着している場合でも、その異物と薄膜シート２とが接触してしまう可能性を大幅に低減することができる。異物と薄膜シート２とが接触してしまった場合には、薄膜シート２を破損してしまう不具合が懸念されるが、本実施の形態によれば、そのような不具合が発生する可能性を大幅に低減することができる。また、薄膜シート押圧部９Ｄは、平面面積で押しピン受け部９Ｃの約１／２以下とすることができる。
【００５６】
図１１は、薄膜シート２に設けられた複数のプローブ７が２つのチップＣＨＰ１と接触する場合の押圧具９（押しピン受け部９Ｃおよび薄膜シート押圧部９Ｄ）とその２つのチップＣＨＰ１との位置関係を示す要部平面図であり、図１２および図１３は、それぞれ図１１中のＢ−Ｂ線に沿った断面およびＣ−Ｃ線に沿った断面を示している。図１１では、２つのチップＣＨＰ１が互いに長辺で隣接している場合について図示している。本実施の形態によれば、薄膜シート２に設けられた複数のプローブ７がこのような２つのチップＣＨＰ１と接触する場合でも、プローブ検査時の薄膜シート２においては、ウエハＷＨと接触し押圧具９からの負荷が加わる領域の大きさを最小とすることができる。
【００５７】
図１４は、薄膜シート２に設けられた複数のプローブ７が２つのチップＣＨＰ１のパッドＰＤ２とのみ接触する場合における、その２つのチップＣＨＰ１を示す要部平面図であり、パッドＰＤ２はハッチングを付して示している。また、図１５は、その際の押圧具９（押しピン受け部９Ｃおよび薄膜シート押圧部９Ｄ）とその２つのチップＣＨＰ１との位置関係を示す要部平面図であり、図１６および図１７は、それぞれ図１５中のＢ−Ｂ線に沿った断面およびＣ−Ｃ線に沿った断面を示している。図１４および図１５では、２つのチップＣＨＰ１が互いに長辺で隣接している場合について図示しており、図１５中における線ＬＮ１は、平面で複数のパッドＰＤ２に対応する位置を示している。このような場合において、押圧具９の薄膜シート押圧部９Ｄは、複数のプローブ７が接触する複数のパッドＰＤ２のみを押圧できる可能な限り最小の平面サイズとなっており、同じ２つのチップＣＨＰ１と接触する例である図１１の薄膜シート押圧部９Ｄの平面サイズより小さくすることができる。
【００５８】
図１８は、薄膜シート２に設けられた複数のプローブ７が２つのチップＣＨＰ１における短辺に沿って配列されているパッドＰＤ１とのみ接触する場合における、その２つのチップＣＨＰ１を示す要部平面図であり、プローブ７が接触するパッドＰＤ１はハッチングを付して示している。また、図１９は、その際の押圧具９（押しピン受け部９Ｃおよび薄膜シート押圧部９Ｄ）とその２つのチップＣＨＰ１との位置関係を示す要部平面図であり、図２０および図２１は、それぞれ図１９中のＢ−Ｂ線に沿った断面およびＣ−Ｃ線に沿った断面を示している。図１８および図１９では、２つのチップＣＨＰ１が互いに長辺で隣接している場合について図示しており、図１９中における線ＬＮ１は、平面で複数のパッドＰＤ１に対応する位置を示している。このような場合において、押圧具９の薄膜シート押圧部９Ｄは、複数のプローブ７が接触するチップＣＨＰ１の短辺に沿って配列された複数のパッドＰＤ１のみを押圧できる可能な限り最小の平面サイズとなっており、同じ２つのチップＣＨＰ１と接触する例である図１１の薄膜シート押圧部９Ｄの平面サイズより小さくすることができる。
【００５９】
図２２は上記薄膜シート２の下面のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図２３は図２２中のＢ−Ｂ線に沿った要部断面図であり、図２４は図２２中のＣ−Ｃ線に沿った要部断面図である。
【００６０】
上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１Ａ、２１Ｂの一部であり、金属膜２１Ａ、２１Ｂのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップＣＨＰ１に形成されたパッドＰＤ１、ＰＤ２の位置に合わせて配置されており、図２２ではパッドＰＤ１に対応するプローブ７の配置について示している。これらプローブ７のうち、プローブ７Ａは、２列で配列されたパッドＰＤ１のうちの相対的にチップＣＨＰ１の外周に近い配列（以降、第１列と記す）のパッドＰＤ１に対応し、プローブ７Ｂは、２列で配列されたパッドＰＤ１のうちの相対的にチップＣＨＰ１の外周から遠い配列（以降、第２列と記す）のパッドＰＤ１に対応している。また、最も近い位置に存在するプローブ７Ａとプローブ７Ｂとの間の距離は、図２２が記載された紙面の左右方向の距離ＬＸと上下方向の距離ＬＹとで規定され、距離ＬＸは前述の隣り合うパッドＰＤ１が配置されているピッチＬＰの半分の約２０μｍとなる。また、本実施の形態において、距離ＬＹは、約４５μｍとなる。また、図２５に示すように、ポリイミド膜２２の表面からプローブ７Ａ、７Ｂの先端までの高さＬＺ（針高さ）は、５０μｍ以下（大きくとも９０μｍ以下）、更に望ましくは３０μｍ以下で揃えられている。
【００６１】
金属膜２１Ａ、２１Ｂは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ、２１Ｂ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１と電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｂと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。
【００６２】
上記したように、金属膜２１Ａ、２１Ｂの一部は４角錐型または４角錐台形型に形成されたプローブ７Ａ、７Ｂとなり、ポリイミド膜２２には金属膜２１Ａ、２１Ｂに達するスルーホール２４が形成される。そのため、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンと、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまい、プローブ７Ａ、７Ｂからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。そこで、本実施の形態では、図２２に示すように、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンは、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンを１８０°回転したパターンとしている。それにより、平面でプローブ７Ａおよびスルーホール２４が配置された金属膜２１Ａの幅広の領域と、平面でプローブ７Ｂおよびスルーホール２４が配置された金属膜２１Ｂの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜２１Ａおよび金属膜２１Ｂの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。その結果、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッドＰＤ１が配置されても、それに対応した位置にプローブ７Ａ、７Ｂを配置することが可能となる。
【００６３】
本実施の形態では、図２を用いてパッドＰＤ１が２列で配列されている場合について説明したが、図２６に示すように、１列で配列されているチップも存在する。そのようなチップに対しては、図２７に示すように、上記金属膜２１Ａの幅広の領域が紙面の左右方向の直線上に配置された薄膜シート２を用いることで対応することができる。また、このようにパッドＰＤ１が１列で配列され、たとえばチップＣＨＰ１の外周と交差（直交）する方向に延在する長辺の長さＬＡが約１４０μｍであり、チップＣＨＰの外周に沿って延在する短辺の長さＬＢが約１９μｍであり、隣り合うパッドＰＤ１が配置されているピッチＬＰが約３４μｍであり、隣り合うパッドＰＤ１の間隔が約１５μｍである場合には、図２に示したパッドＰＤ１に比べて長辺が約２倍以上となり、短辺方向でのパッドＰＤ１の中心位置を図２に示したパッドＰＤ１の中心位置と揃えることができるので、図２２〜図２４を用いて説明した薄膜シート２を用いることが可能となり、図２８に示す位置ＰＯＳ１、ＰＯＳ２でプローブ７Ａ、７ＢのそれぞれがパッドＰＤ１に接触することになる。
【００６４】
また、パッドＰＤ１の数がさらに多い場合には、３列以上で配列されている場合もある。図２９は３列で配列されたパッドＰＤ１に対応した薄膜シート２の要部平面図であり、図３０は４列で配列されたパッドＰＤ１に対応した薄膜シート２の要部平面図である。チップＣＨＰ１のサイズが同じであれば、パッドＰＤ１の配列数が増えるに従って、図２２を用いて説明した距離ＬＸがさらに狭くなるので、上記金属膜２１Ａ、２１Ｂを含む金属膜が接触してしまうことがさらに懸念される。そこで、図２９および図３０に示すように、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを、たとえば図２２に示した金属膜２１Ａの平面パターンを４５°回転させたものとすることで、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄが互いに接触してしまう不具合を防ぐことが可能となる。また、ここでは図２２に示した金属膜２１Ａの平面パターンを４５°回転させた例について説明したが、４５°に限定するものではなく、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの互いの接触を防ぐことができるのであれば他の回転角でもよい。なお、金属膜２１Ｃには、プローブ７Ｂが対応するパッドＰＤ１よりさらにチップＣＨＰ１内の内側に配置されたパッドＰＤ１に対応するプローブ７Ｃが形成され、金属膜２１Ｄには、プローブ７Ｃが対応するパッドＰＤ１よりさらにチップＣＨＰ１内の内側に配置されたパッドＰＤ１に対応するプローブ７Ｄが形成されている。
【００６５】
ここで、図３１は図３０中のＤ−Ｄ線に沿った要部断面図であり、図３２は図３０中のＥ−Ｅ線に沿った要部断面図である。図３０に示したように、４列のパッドＰＤ１に対応するプローブ７Ａ〜７Ｄを有する金属膜２１Ａ〜２１Ｄを配置した場合には、金属膜２１Ａ〜２１Ｄのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。これは、上記距離ＬＸが狭くなることによって、金属膜２１Ａ〜２１Ｄのそれぞれ同士が接触する虞が生じるのと共に、金属膜２１Ａ〜２１Ｄに電気的に接続する配線同士も接触する虞が生じるからである。
【００６６】
そこで、本実施の形態においては、図３１および図３２に示すように、それら配線を２層の配線層（配線２３、２６）から形成することを例示することができる。なお、配線２６およびポリイミド膜２５上には、ポリイミド膜２７が形成されている。相対的に下層の配線２３はポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｃと接触し、相対的に上層の配線２６はポリイミド膜２２、２５に形成されたスルーホール２８の底部で金属膜２１Ｂ、２１Ｄと接触している。それにより、同一の配線層においては、隣り合う配線２３または配線２６の間隔を大きく確保することが可能となるので、隣り合う配線２３または配線２６が接触してしまう不具合を防ぐことができる。また、パッドＰＤ１が５列以上となり、それに対応するプローブ数が増加して上記距離ＬＸが狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。
【００６７】
次に、上記の本実施の形態の薄膜シート２の構造について、その製造工程と併せて図３３〜図３９を用いて説明する。図３３〜図３９は、図２２〜図２４を用いて説明した２列のパッドＰＤ１（図２参照）に対応したプローブ７Ａ、７Ｂを有する薄膜シート２の製造工程中の要部断面図である。
【００６８】
まず、図３３に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴３３を形成する。
【００６９】
次に、図３４に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ、２１Ｂ（図２２〜図２４参照）が形成される領域のフォトレジスト膜を除去し、開口部を形成する。
【００７０】
次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。本実施の形態においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１Ａ、２１Ｂを形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７Ａ、７Ｂとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。
【００７１】
金属膜２１Ａ、２１Ｂにおいては、後の工程で前述のプローブ７Ａ、７Ｂが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッドＰＤ１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッドＰＤ１に直接接触するため、プローブ７Ａ、７Ｂによって削り取られたパッドＰＤ１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッドＰＤ１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。
【００７２】
次に、上記金属膜２１Ａ、２１Ｂ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図３５に示すように、金属膜２１Ａ、２１Ｂおよび導電性膜３５を覆うようにポリイミド膜２２（図２３および図２４も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａ、２１Ｂに達する前述のスルーホール２４を形成する。このスルーホール２４は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。
【００７３】
次に、図３６に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。
【００７４】
次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａ、２１Ｂと電気的に接続することができる。次いで、図３７に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。
【００７５】
次に、図３８に示すように、図７〜図２１を用いて前述した押圧具９（薄膜シート押圧部９Ｄ）をエポキシ系の接着材９Ａを用いて位置合わせしつつポリイミド膜２５に貼付する。
【００７６】
次に、図３９に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去し、本実施の形態の薄膜シート２を製造する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａ、７Ｂを形成する導電性膜３７（図３４参照）であるロジウム膜がプローブ７Ａ、７Ｂの表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａ、７Ｂにおいては、プローブ７Ａ、７Ｂが接触するパッドＰＤ１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。
【００７７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７８】
本発明の半導体集積回路装置の製造方法は、たとえば半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップ領域が形成された半導体ウエハの平面図である。
【図２】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。
【図３】図２に示した半導体チップに形成されたパッドの斜視図である。
【図４】図３に示した半導体チップの液晶パネルへの接続方法を示す要部断面図である。
【図５】本発明の一実施の形態であるプローブカードの要部断面図である。
【図６】本発明の一実施の形態であるプローブカードの下面の要部平面図である。
【図７】図６中のＡ−Ａ線に沿った断面図である。
【図８】本発明の一実施の形態であるプローブカードに含まれる薄膜シートの要部平面図である。
【図９】図８中のＢ−Ｂ線に沿った断面図である。
【図１０】図８中のＣ−Ｃ線に沿った断面図である。
【図１１】本発明の一実施の形態であるプローブカードに含まれる薄膜シートの要部平面図である。
【図１２】図１１中のＢ−Ｂ線に沿った断面図である。
【図１３】図１１中のＣ−Ｃ線に沿った断面図である。
【図１４】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の２つの半導体チップの平面図である。
【図１５】本発明の一実施の形態であるプローブカードに含まれる薄膜シートの要部平面図である。
【図１６】図１５中のＢ−Ｂ線に沿った断面図である。
【図１７】図１５中のＣ−Ｃ線に沿った断面図である。
【図１８】本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の２つの半導体チップの平面図である。
【図１９】本発明の一実施の形態であるプローブカードに含まれる薄膜シートの要部平面図である。
【図２０】図１９中のＢ−Ｂ線に沿った断面図である。
【図２１】図１９中のＣ−Ｃ線に沿った断面図である。
【図２２】本発明の実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。
【図２３】図２２中のＢ−Ｂ線に沿った断面図である。
【図２４】図２２中のＣ−Ｃ線に沿った断面図である。
【図２５】本発明の実施の形態であるプローブカードを形成する薄膜シートの要部を拡大して示す断面図である。
【図２６】本発明の実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。
【図２７】本発明の実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。
【図２８】本発明の実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたバンプ電極上にてプローブが接触する位置を示した要部平面図である。
【図２９】本発明の実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。
【図３０】本発明の実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。
【図３１】図３０中のＤ−Ｄ線に沿った断面図である。
【図３２】図３０中のＥ−Ｅ線に沿った断面図である。
【図３３】本発明の実施の形態であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。
【図３４】図３３に続く薄膜シートの製造工程中の要部断面図である。
【図３５】図３４に続く薄膜シートの製造工程中の要部断面図である。
【図３６】図３５に続く薄膜シートの製造工程中の要部断面図である。
【図３７】図３６に続く薄膜シートの製造工程中の要部断面図である。
【図３８】図３７に続く薄膜シートの製造工程中の要部断面図である。
【図３９】図３８に続く薄膜シートの製造工程中の要部断面図である。
【符号の説明】
【００８０】
１  多層配線基板（第１配線基板）
２  薄膜シート（第１シート）
３  プランジャ（加圧機構）
３Ａ  ばね
３Ｂ  押しピン
３Ｃ  プランジャ保持具
３Ｄ  ボルト（螺子）
３Ｅ  穴（螺子穴）
４Ｃ  コンタクトリング
４Ｐ  プロセスリング
５  開口部
６  接着リング
７、７Ａ、７Ｂ、７Ｃ、７Ｄ  プローブ（接触端子）
８  ポゴ座
９  押圧具（押圧機構）
９Ａ  接着材
９Ｂ  窪み（穴部）
９Ｃ  押しピン受け部（第１押圧部）
９Ｄ  薄膜シート押圧部（第２押圧部）
１１、１３  ナット
１２  筐体
１４  加重治具
１５  張り出しリング
１６Ａ〜１６Ｄ  ボルト
１７  連結治具
１８  ばね押さえ治具
１９  ばね
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ  金属膜
２２、２５、２７  ポリイミド膜
２３、２６  配線（第２配線）
２４、２８  スルーホール
３１  ウエハ
３２  酸化シリコン膜
３３  穴
３４  酸化シリコン膜
３５、３７、３８、４２、４３  導電性膜
４４  接着材
ＣＨＤ  カードホルダ
ＣＨＰ１  チップ（チップ領域）
ＤＥ１、ＤＥ２  画素電極
ＦＧＲ  フロッグリング
ＬＳ１、ＬＳ２  ガラス基板
ＬＣＬ  液晶層
ＰＤ１、ＰＤ２  パッド（テストパッド（第１電極））
ＰＧＰ  ポゴピン
ＴＨＤ  テスタヘッド
ＷＨ  ウエハ
【図１】
2008107142.tif 000003
【図２】
2008107142.tif 000004
【図３】
2008107142.tif 000005
【図４】
2008107142.tif 000006
【図５】
2008107142.tif 000007
【図６】
2008107142.tif 000008
【図７】
2008107142.tif 000009
【図８】
2008107142.tif 000010
【図９】
2008107142.tif 000011
【図１０】
2008107142.tif 000012
【図１１】
2008107142.tif 000013
【図１２】
2008107142.tif 000014
【図１３】
2008107142.tif 000015
【図１４】
2008107142.tif 000016
【図１５】
2008107142.tif 000017
【図１６】
2008107142.tif 000018
【図１７】
2008107142.tif 000019
【図１８】
2008107142.tif 000020
【図１９】
2008107142.tif 000021
【図２０】
2008107142.tif 000022
【図２１】
2008107142.tif 000023
【図２２】
2008107142.tif 000024
【図２３】
2008107142.tif 000025
【図２４】
2008107142.tif 000026
【図２５】
2008107142.tif 000027
【図２６】
2008107142.tif 000028
【図２７】
2008107142.tif 000029
【図２８】
2008107142.tif 000030
【図２９】
2008107142.tif 000031
【図３０】
2008107142.tif 000032
【図３１】
2008107142.tif 000033
【図３２】
2008107142.tif 000034
【図３３】
2008107142.tif 000035
【図３４】
2008107142.tif 000036
【図３５】
2008107142.tif 000037
【図３６】
2008107142.tif 000038
【図３７】
2008107142.tif 000039
【図３８】
2008107142.tif 000040
【図３９】
2008107142.tif 000041