(57)【要約】【課題】負電源がオンの場合は、余計な電圧降下を及ぼすことなく、負電源がオフの場合には、大電力ＦＥＴに流れ込む電流を抑制し、熱破損を防ぐことを可能とする高出力増幅器を提供する。【解決手段】ドレイン電源回路に過電流防止回路を備えたＦＥＴ高出力増幅器において、前記過電流防止回路は、ドレインラインとグランドとの間に前記ドレインラインと並列に接続されたｎ型スイッチングＦＥＴを含む回路であり、前記ドレイン電源回路のゲート電圧の異常が発生した場合には、前記過電流防止回路は前記ゲート電圧の異常を検知し、前記ゲート電圧の異常により生ずる前記ＦＥＴ高出力増幅器に流れる過電流を前記グランドへ流すことを特徴とする。【選択図】図３
2008219217.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン電源回路に過電流防止回路を備えたＦＥＴ高出力増幅器において、
前記過電流防止回路は、ドレインラインとグランドとの間に前記ドレインラインと並列に接続されたｎ型スイッチングＦＥＴを含む回路であり、
前記ドレイン電源回路のゲート電圧の異常が発生した場合には、前記過電流防止回路は前記ゲート電圧の異常を検知し、前記ゲート電圧の異常により生ずる前記ＦＥＴ高出力増幅器に流れる過電流を前記グランドへ流すことを特徴とするＦＥＴ高出力増幅器。
【請求項２】
請求項１に記載のＦＥＴ高出力増幅器において、
前記過電流防止回路は、前記ドレイン電源回路におけるゲート電圧が印加されておらず且つドレイン電圧が印加されている場合にのみ、前記ＦＥＴ高出力増幅器に流れる過電流をグランドへ流すことを特徴とするＦＥＴ高出力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴ高出力増幅器の技術分野に関する。
【背景技術】
【０００２】
現在電話基地局の送信器などに用いられる高出力の電界効果トランジスタ（以降、大電力ＦＥＴ）を用いたＲＦ（Radio Frequency；高周波）高出力増幅器においては、消費電力の低減が大きな課題の一つとなっている。反面、非常に破損しやすい部品である大電力ＦＥＴを保護するための回路が必須となっているが、この回路が消費電力の増大を招いていた。
【０００３】
ここで、現在電話基地局の送信器などに用いられる大電力ＦＥＴを用いたＲＦ高出力増幅器においては、ゲート−ソース間電圧（以降、Vgs）によってドレイン−ソース間電流（以降、Ids）を制御する。ここで、ゲート−ソース間電圧Vgsとドレイン−ソース間電流Idsとの関係の一例を図１に示す。
【０００４】
通常運転時は、例えば図１で示したVgs_op1、及びIds_op2の動作点で使用する。ここで、もし何らかの理由でゲート−ソース間電圧Vgsが供給されなくなり、０Ｖになってしまったとすると、大電力ＦＥＴにはIds_max3の電流が流れることになる。
【０００５】
しかし、大電力ＦＥＴにおいては、Ids_max3の電流が流れてしまうと、熱により大電力ＦＥＴは破損してしまう。このため、大電力ＦＥＴを保護するために、図２に示すような過電流防止回路（保護回路）を追加する。
【０００６】
図２に示す回路は一般的な回路であり、ｐ型スイッチングＦＥＴ４は、Vgsを生成しているのと同じ負電源５によって制御され、負電源５から負電圧が供給されるとオンとなり低抵抗となるが、負電源５から負電圧が供給されていないと高抵抗となり、大電力ＦＥＴ６に正電源（ドレイン電源）７から過電流が流れないように保護する。
【特許文献１】特開２００２−１５８５４３号公報
【特許文献２】特開平０９−２３８０３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した回路は一般的に用いられており、動作も確実であるが、欠点も存在する。具体的には、ｐ型スイッチングＦＥＴ４はオン時には低抵抗ではあるが、抵抗値は０ではない。このため、ｐ型スイッチングＦＥＴ４の前後で電位差が生じる。この電位差分だけ大電力ＦＥＴ６に供給されるドレイン電圧が低くなり、その状態の場合であると性能が落ちてしまう。
【０００８】
これを補うためにこの電位差分だけ予めドレイン電源の電圧を高くしておくことが考えられるが、その場合であっても、消費電力が電位差×ドレイン電流の分大きくなってしまうという問題点がある。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、その課題の一例は、負電源がオンの場合は余計な電圧降下を及ぼすことなく、負電源がオフの場合には大電力ＦＥＴに流れ込む電流を抑制し、熱破損を防ぐことが可能である高出力増幅器を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１に記載の発明は、ドレイン電源回路に過電流防止回路を備えたＦＥＴ高出力増幅器において、前記過電流防止回路は、ドレインラインとグランドとの間に前記ドレインラインと並列に接続されたｎ型スイッチングＦＥＴを含む回路であり、前記ドレイン電源回路のゲート電圧の異常が発生した場合には、前記過電流防止回路は前記ゲート電圧の異常を検知し、前記ゲート電圧の異常により生ずる前記ＦＥＴ高出力増幅器に流れる過電流を前記グランドへ流すことを特徴とする。
【００１１】
請求項２に記載の発明は、請求項１に記載のＦＥＴ高出力増幅器において、前記過電流防止回路は、前記ドレイン電源回路におけるゲート電圧が印加されておらず且つドレイン電圧が印加されている場合にのみ、前記ＦＥＴ高出力増幅器に流れる過電流をグランドへ流すことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、負電源がオンの場合は余計な電圧降下を及ぼすことなく、負電源がオフの場合には大電力ＦＥＴに流れ込む電流を抑制し、熱破損を防ぐという効果を奏する。
【００１３】
また、本発明によれば、ドレイン電源回路にゲート−ソース間電圧、及びドレイン−ソース間電圧によって制御される回路を接続することにより高出力増幅器の性能を落とすことなく、過電流による破損を防止するという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の最良の実施形態について、添付図面に基づいて説明する。
【００１５】
先ず、本実施形態に係る高出力増幅回路の構成及び機能について、図３を用いて説明する。なお、図３は本実施形態に係る高出力増幅回路の概要構成の一例を示す図である。
【００１６】
図３に示すように、本実施形態に係る高出力増幅回路は、負電源５と、大電力ＦＥＴ６と、正電源７と、及び後述の過電流防止回路と、を備えて構成される。
【００１７】
本実施形態としての過電流防止回路は、ｎ型スイッチングＦＥＴ８と、抵抗９と、抵抗１０と、抵抗１１と、及び抵抗１２と、を備えて構成され、ドレインラインとグランドとの間にドレインラインと並列に接続され、ゲート−ソース間電圧、及びドレイン−ソース間電圧によって制御される。
【００１８】
大電力ＦＥＴ６は、負電源５からゲート電圧を供給され、正電源７からドレイン電圧（及びドレイン電流）を供給されている。
【００１９】
抵抗９、及び抵抗１０は、ｎ型スイッチングＦＥＴ８のスイッチング動作の推移点を決めるための分圧抵抗であり、ｎ型スイッチングＦＥＴ８のスレッショルド電圧及び負電源５の電圧値、正電圧７の電圧値から設計者が決定する。
【００２０】
抵抗１１は、過電流防止回路の作動時、即ち負電源５がオフのときに、電流を逃がす経路の電流値を決定するための抵抗である。
【００２１】
また抵抗１２は、負電源５がオフ時に確実にｎ型スイッチングＦＥＴ８のゲート電圧を決定するためにグランド電位に落とすためのプルダウン抵抗である。
【００２２】
なお、各抵抗間の抵抗値の大小関係は、抵抗１２≫抵抗９、抵抗１０≫抵抗１１であるように構成されている。
【００２３】
次に、本実施形態に係る高出力増幅器の動作について、図３を用いて説明する。
【００２４】
まず、負電源５が正常に稼働しているときは、ｎ型スイッチングＦＥＴ８はオフ状態であり、過電流防止回路には電流が流れない。大電力ＦＥＴ６からみると、正電源７との間にはなにも存在しておらず、正電源７から供給される電圧が一切降下することなく供給される。
【００２５】
一方、負電源５が異常の場合、即ちオフとなった場合は、ｎ型スイッチングＦＥＴ８がオン状態となる。理想的には大電力ＦＥＴ６の抵抗値は０であるが、実際には内部等価抵抗があるため、図３における中点線で示した経路で電流Ie13が流れる。
【００２６】
正電源７が限度なく電流を流すことができる場合には、電流Ie13が流れても大電力ＦＥＴ６に流れ込む電流量は変化しないが、現実には正電源７にも最大電流値が存在する。このため、大電力ＦＥＴ６に流れ込む電流量が減少する。
【００２７】
以上に説明したように本実施形態によれば、正電源（ドレイン電源）７と大電力ＦＥＴ６との間にｐ型スイッチングＦＥＴ４を接続する代わりに、ドレインラインとグランドとの間にｎ型スイッチングＦＥＴ８を含む回路を設け、負電圧がかかっておらず、かつドレイン電圧がかかっている場合のみグランドに電流を逃がす回路を用いているため、当該回路は、通常動作時は完全にオフとなり余分な電力を消費せず、ドレインラインに直列に挿入されていないために、電位差なども引き起こすことはない。
【００２８】
従って、負電源５がオンの場合は余計な電圧降下を及ぼすことなく、負電源５がオフの場合には大電力ＦＥＴ６に流れ込む電流を抑制し、熱破損を防ぐことが可能である。
【図面の簡単な説明】
【００２９】
【図１】従来技術に係る大電力ＦＥＴを用いたＲＦ高出力増幅器のゲート−ソース間電圧Vgsとドレイン−ソース間電流Idsとの関係の一例を示す図である。
【図２】従来技術に係る大電力ＦＥＴを用いたＲＦ高出力増幅器の概略構成の一例を示す図である。
【図３】本実施形態に係る大電力ＦＥＴを用いたＲＦ高出力増幅器の概略構成の一例を示す図である。
【符号の説明】
【００３０】
４    ｐ型スイッチングＦＥＴ
５    負電源
６    大電力ＦＥＴ
７    正電源
８    ｎ型スイッチングＦＥＴ
９    抵抗
１０    抵抗
１１    抵抗
１２    抵抗
【図１】
2008219217.tif 000003
【図２】
2008219217.tif 000004
【図３】
2008219217.tif 000005