(57)【要約】【課題】高精度な周波数調整が可能な圧電発振器を提供する。【解決手段】圧電振動子と発振回路とを備えた圧電発振器において、固定容量素子と、複数の容量素子を含む第１の容量アレーと、前記複数の容量素子それぞれと前記固定容量素子との直列接続を個別に断接する第１の断接手段と、前記第１の断接手段の断接を制御する制御手段とを備え、前記固定容量素子と前記第１の容量アレーとの直列回路を前記圧電振動子または前記発振回路に接続したことを特徴とする圧電発振器。【選択図】図１
2008187427.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子と発振回路とを備えた圧電発振器において、固定容量素子と、複数の容量素子を含む第１の容量アレーと、前記複数の容量素子それぞれと前記固定容量素子との直列接続を個別に断接する第１の断接手段と、前記第１の断接手段の断接を制御する制御手段とを備え、前記固定容量素子と前記第１の容量アレーとの直列回路を前記圧電振動子または前記発振回路に接続したことを特徴とする圧電発振器。
【請求項２】
複数の容量素子を含む第２の容量アレーを更に備え、前記第２の容量アレーを構成する複数の容量素子と、前記第１の容量アレーを構成する複数の容量素子との並列接続を個別に断接する第２の断接手段を備えたものであり、前記制御手段にて前記第２の断接手段の断接を制御したことを特徴とする請求項１記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高精度な周波数調整機能を備えた圧電発振器に関する。
【背景技術】
【０００２】
インバータを用いた圧電発振器（インバータ型圧電発振器）は簡便に発振回路を形成できることから、水晶振動子を発振子として周波数及び時間の基準源に広く用いられている。
特開昭６２−２００８０４号公報の第１図には、周波数調整機能を備えたインバータ型の圧電発振器が開示されている。この圧電発振器はインバータの入力端に７個の容量素子（容量アレー）が配置されている。各容量素子はそれぞれ、０．５ｐＦ、１ｐＦ、２ｐＦ、４ｐＦ、８ｐＦ、１６ｐＦ、３２ｐＦといった容量値の重み付けがされており、各容量素子とインバータ入力端との接続の断接を個別にアナログスイッチにて制御している。
これにより容量アレーの合成容量値を０ｐＦ〜６３．５の範囲で最少分解能０．５ｐＦで切り替え、圧電発振器の負荷容量値を変化させることにより発振周波数の調整を行うことが可能となっている。
近年、インバータ等の電子部品と共にこれら容量アレーをＩＣ内に集積したものが得られるようになった。容量アレーをＩＣに内蔵することにより、周波数調整用の外付け部品が不要になり小型化が可能である。
【特許文献１】特開昭６２−２００８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示されている従来の圧電発振器には次のような問題がある。すなわち、温度補償圧電発振器等のような高い周波数精度が要求されるものは、容量アレーの最少分解能を更に細かくする必要がある。ところが、最少分解能を決定している容量素子の容量値を小さくするには、電極面積を極めて小さくする必要がある。ところが小容量のコンデンサは容量値にバラツキが生じやすい。従って、小容量のコンデンサをＩＣ内に高精度で作り込むのは困難であり、高い周波数精度を要求されるものに対しては、高精度な周波数調整ができないという問題があった。
【０００４】
本発明は、かかる課題に鑑み、高精度の周波数調整が可能な圧電発振器を提供することを目的とする。  
【課題を解決するための手段】
【０００５】
本発明はかかる課題を解決するために、圧電振動子と発振回路とを備えた圧電発振器において、固定容量素子と、複数の容量素子を含む第１の容量アレーと、前記複数の容量素子それぞれと前記固定容量素子との直列接続を個別に断接する第１の断接手段と、前記第１の断接手段の断接を制御する制御手段とを備え、前記固定容量素子と前記第１の容量アレーとの直列回路を前記圧電振動子または前記発振回路に接続したものである。
これにより、圧電発振器の負荷容量を所望の分解能にて変化させることができ、高精度な周波数調整が可能になる。
【０００６】
また、本発明は、請求項１において、複数の容量素子を含む第２の容量アレーを更に備え、前記第２の容量アレーを構成する複数の容量素子のいずれか一つと、前記第１の容量アレーを構成する複数の容量素子のいずれか一つとの並列接続を個別に断接する第２の断接手段を備えたものであり、前記制御手段にて前記第２の断接手段の断接を制御したものである。これにより、第２の容量アレーによって負荷容量の変化を補正することにより、発振周波数の調整において、周波数の調整ステップがほぼ均一になるよう補正することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ等は特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係る圧電発振器の回路図である。
この電圧制御圧電発振器は、インバ−タ１と帰還抵抗Ｒ１とコンデンサＣ３、Ｃ４とを有する発振回路２と、前記発振回路２に接続する圧電振動子Ｘ１と、前記発振回路２に接続するコンデンサＣ１（第１固定容量素子）と、前記コンデンサＣ１に直列接続されたコンデンサＣ２と、前記コンデンサＣ１、Ｃ２の接続点に一端が接続されたスイッチ３（Ｓｗa1、Ｓｗa2、・・・Ｓｗan-1、Ｓｗan：第１の断接手段）と、前記スイッチ３に接続された容量アレー４（Ｃa1、Ｃa2、・・・Ｃan-1、Ｃan：第１の容量アレー）と、前記スイッチ３の開閉（コンデンサ１との接続の断接）を制御する制御部５とを備えている。
【０００８】
図１に示した圧電発振器は次の様に動作する。
まず、外部からｎビットの容量アレー設定信号を制御部５に入力する。
すると、制御部５は予めメモリに保存してあった設定情報を参照し開閉制御信号をスイッチ３に送出する。スイッチ３は前記開閉制御信号に従い、各スイッチ素子Ｓｗa1、Ｓｗa2、・・・Ｓｗan-1、Ｓｗanを開状態か閉状態のいずれかに設定する。
前記各スイッチ素子Ｓｗa1、Ｓｗa2、・・・Ｓｗan-1、Ｓｗanの状態に応じて、容量アレー４を構成する容量素子Ｃa1、Ｃa2、・・・Ｃan-1、ＣanはそれぞれコンデンサＣ２と接続された状態、または接続断の状態のいずれかが選択される。
【０００９】
ここで、容量素子Ｃa1、Ｃa2、・・・Ｃan-1、Ｃanそれぞれの容量値は、Ｃa1＞Ｃa2＞・・・＞Ｃan-1＞Ｃanとなるように重み付けされている。従って、制御部５に与えるｎビットの容量アレー設定信号に従い、容量アレー４の合成容量は、最少０ｐＦから最大（Ｃa1＋Ｃa2＋・・・＋Ｃan-1＋Ｃan）まで分解能Ｃa1ステップで変化させることができる。
ところが、容量アレー４にはコンデンサＣ１が直列に接続されているため、コンデンサＣ１、Ｃ２、容量アレー４を含む合成容量は容量変化の最少ステップがＣa1よりも小さくなる。これについて、具体例を用いて説明する。
【００１０】
図２は容量アレー４の素子数を４素子（すなわち、２４＝１６ステップ）としてシミュレーションした結果を示したものである。ここで、Ｃa1＝０．２ｐＦ、Ｃa2＝０．４ｐＦ、Ｃa3＝０．８ｐＦ、Ｃa4＝１．６ｐＦ、Ｃ１＝１ｐＦ、Ｃ２＝０ｐＦ、０．５ｐＦ、１ｐＦとしている。
図２（Ａ）はＣ１、Ｃ２、Ｃa1、Ｃa2、Ｃa3、Ｃa4の合成容量値を示したものである。また、図２（Ｂ）は１ステップ当たりの容量の変化量（分解能）を示したものである。
例えば、Ｃ２＝０．５ｐＦのときのシミュレーション結果を参照すると、合成容量は０．３３３ｐＦ〜０．７７８ｐＦまで変化し、１ステップ毎の容量の変化量は０．０７８ｐＦ〜０．０１１ｐＦとなる。つまり、容量素子の最少値Ｃa1が０．２ｐＦであるのにもかかわらず、合成容量の分解能が見かけ上約２．５倍〜１８倍に改善されることを意味している。
【００１１】
図３は同様に容量アレー４の素子数を４素子としたときに、圧電発振器の周波数変化をシミュレーションした結果を示したものである。Ｃa1、Ｃa2、Ｃa3、Ｃa4、Ｃ１、Ｃ２は図２の条件と同じである。なお、ステップ１５における発振周波数を３８．４ＭＨｚとし、これを周波数の基準値としている。
図３（Ａ）は基準値からの周波数偏差を示し、図３（Ｂ）は１ステップ毎の変化量（分解能）を示したものである。例えば、Ｃ２＝０．５ｐＦのときのシミュレーション結果を参照すると、発振周波数の分解能は０．１ｐｐｍ〜４．２ｐｐｍ確保できることが分かった。
【００１２】
このように、本発明は固定コンデンサの組み合わせと切り替えによって、合成容量の見かけ上の分解能を改善している。なお、従来技術では合成容量の切り替えのみでは、細かい周波数調整ができない事が多い。従って、従来技術においては、高精度な周波数調整を要求される場合には、バラクタダイオード等の電圧制御可変容量素子を使って周波数の調整をせざるを得ず、信号対雑音比が劣化しやすいという欠点があった。
これに対して、本発明は高精度な周波数調整にバラクタダイオード等の電圧制御可変容量素子を不要としているので、信号対雑音比の劣化を極力防止することができる。
【００１３】
図４は本発明の第２の実施形態に係る圧電発振器の回路図を示したものである。
図４に示した第２の実施例は、図１に対して、更にスイッチ６（Ｓｗb1、Ｓｗb2、・・・Ｓｗbn-1、Ｓｗbn：第２の断接手段）と、容量アレー７（Ｃb1、Ｃb2、・・・Ｃbn-1：第２の容量アレー）を追加した構成としている。ここで、容量アレー７の素子数がｎ−１で容量アレー４の素子数よりも一つ少なくしてあることに注意されたい。
この容量アレー７はステップ０〜７の容量変化を補正する目的で挿入されている。すなわち、ステップ０〜７においては、容量アレー４と容量アレー７との接続が断となった状態であり、ステップ８〜１５においては容量アレー７の全ての素子が容量アレー４に並列接続された状態となる。従って、図１に示した実施例と比較すると、ステップ０〜７までの変化は全く同じであり、ステップ８〜１５までの変化のみが異なる。このため、容量素子Ｃb1、Ｃb2、・・・Ｃbn-1それぞれの容量値を適宜設定することにより、ステップ８〜１５における容量変化特性をステップ０〜７とほぼ同等になるよう補正することができる。  
なお、任意のステップ範囲について補正することも可能である。このときは、補正を行いたい範囲についてのみ容量アレー７が容量アレー４に接続されるようにスイッチ４とスイッチ７とを独立に制御すれば良い。
【００１４】
なお、図１において、スイッチ３の挿入する位置を容量アレー４と接地との間に変更しても良い。同様に図４において、スイッチ３、６の挿入位置をそれぞれ、容量アレー４と接地間、または容量アレー７と接地間に変更することも可能である。要するに、容量アレー４とコンデンサＣ１との断接ができれば、スイッチ３、６、コンデンサＣ１、Ｃ２、容量アレー４、７はどのような配置であっても良い。
また、発振回路はインバータ型のものにかぎらず、コルピッツ型の発振回路やピアース型の発振回路等どのような発振回路でも良い。
以上、説明したように、本発明は圧電発振器の負荷容量を高精度で調整できるので、高い周波数精度が要求される圧電発振器を提供するのに効果を奏す。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る圧電発振器の回路図。
【図２】本発明の第１の実施形態に係る圧電発振器のシミュレーション結果。
【図３】本発明の第１の実施形態に係る圧電発振器のシミュレーション結果。
【図４】本発明の第２の実施形態に係る圧電発振器の回路図。
【符号の説明】
【００１６】
１・・・インバータ
２・・・発振回路
３、６・・・スイッチ
４、７・・・容量アレー
５・・・制御部
Ｃ１、Ｃ２、Ｃ３、Ｃ４・・・コンデンサ
Ｒ１・・・帰還抵抗
Ｘ１・・・水晶振動子
【図１】
2008187427.tif 000003
【図２】
2008187427.tif 000004
【図３】
2008187427.tif 000005
【図４】
2008187427.tif 000006