(57)【要約】【課題】半導体装置の設計における配線処理が終了するまでに、アンテナエラー発生箇所を予測し、アンテナエラー対策を施し、またタイミングも考慮しながら半導体装置を設計する方法を提供するものである。【解決手段】RTL記述工程１０１と、ネットリスト工程１０２と、配置工程１０３と、概略配線工程１０４と、詳細配線工程１０５からなる半導体装置の設計工程において、いずれかの工程においてアンテナエラー発生箇所を予測し、アンテナエラー対策を行う。【選択図】図２
2008004610.tif 000002
【特許請求の範囲】
【請求項１】
LSIの動作をハードウェア記述言語を用いてシステムを記述するRTL記述工程と、前記RTL記述に対し論理合成ツールを適用してゲートレベルでの論理回路を得るネットリスト工程と、前記ネットリストを用いて一定の面積内にセルを配置し、タイミング改善を行う配置工程と、配置されたセル間の概略の配線経路を決定する概略配線工程と、配線経路を決定する詳細配線工程を有する半導体装置の設計方法であって、
前記ネットリスト工程、前記配置工程、前記概略配線工程、前記詳細配線工程のいずれかの工程において前記半導体装置におけるアンテナエラー発生箇所を予測し、アンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項２】
請求項１に記載の半導体装置の設計方法であって、前記ネットリスト工程において前記半導体装置におけるアンテナエラー発生箇所を予測し、前記アンテナエラー発生箇所に対してアンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項３】
請求項２に記載の半導体装置の設計方法であって、前記論理回路中のセルのうち、ある一定面積以下のセルはアンテナエラー発生箇所であると予測し、前記ある一定面積以下のセルに対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項４】
請求項２に記載の半導体装置の設計方法であって、前記論理回路中のセルのうち、ある一定以上のファンアウト数の配線に接続されているセルはアンテナエラー発生箇所であると予測し、前記ある一定以上のファンアウト数の配線に接続されているセルに対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項５】
請求項２に記載の半導体装置の設計方法であって、前記論理回路中のパスのうち、フォルスパス制約またはマルチサイクルパス制約が設定されているパスはアンテナエラー発生箇所であると予測し、前記フォルスパス制約またはマルチサイクルパス制約が設定されているパスを構成するセルに接続している配線に対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項６】
請求項２に記載の半導体装置の設計方法であって、前記論理回路中のパスのうち、フォルスパス制約またはマルチサイクルパス制約が設定されているパスはアンテナエラー発生箇所であると予測し、前記フォルスパス制約またはマルチサイクルパス制約が設定されているパスを構成するセルのランクを上げる処理を行うことを特徴とする半導体装置の設計方法。
【請求項７】
請求項１に記載の半導体装置の設計方法であって、前記配置工程において前記半導体装置におけるアンテナエラー発生箇所を予測し、前記アンテナエラー発生箇所に対してアンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項８】
請求項７に記載の半導体装置の設計方法であって、配置されたセル間の配線のうち、ある一定以上の配線長を有する配線はアンテナエラー発生箇所であると予測し、前記ある一定以上の配線長を有する配線に対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項９】
請求項８に記載の半導体装置の設計方法であって、前記配線がタイミング制約の設定されているパス上に存在する場合は、挿入された前記アンテナ保護素子の位置を変更することを特徴とする半導体装置の設計方法。
【請求項１０】
請求項８に記載の半導体装置の設計方法であって、前記アンテナ保護素子の面積及び前記アンテナ保護素子が挿入されている配線に接続されているセルのゲート面積の和が、ある一定値以上の場合は、挿入された前記アンテナ保護素子の位置を変更することを特徴とする半導体装置の設計方法。
【請求項１１】
請求項３または８に記載の半導体装置の設計方法であって、前記アンテナ保護素子が接続されている配線に接続されたセルの面積が、ある一定以上の場合は、挿入された前記アンテナ保護素子を削除することを特徴とする半導体装置の設計方法。
【請求項１２】
請求項１に記載の半導体装置の設計方法であって、前記概略配線工程において前記半導体装置におけるアンテナエラー発生箇所を予測し、前記アンテナエラー発生箇所に対してアンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項１３】
請求項１２に記載の半導体装置の設計方法であって、前記概略配線工程において、大まかな配線経路を見積もり、前記配線経路についてタイミングエラーをチェックし、タイミングエラー無しと判定された場合は前記半導体装置におけるアンテナエラー発生箇所を予測し、前記アンテナエラー発生箇所に対してアンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項１４】
請求項１３に記載の半導体装置の設計方法であって、前記大まかな配線経路における各配線長及び配線経路情報から実際に使用される配線面積及びビア径面積を見積もり、前記配線面積及びビア径面積がある一定値以上である配線はアンテナエラー発生箇所であると予測することを特徴とする半導体装置の設計方法。
【請求項１５】
請求項１４に記載の半導体装置の設計方法であって、アンテナエラー発生箇所であると予測された配線が含まれたパスについてタイミング制約の有無をチェックし、タイミング制約のあるパスについては前記パスに含まれるセルのサイズを変更し、タイミング制約の無いパスについては前記アンテナエラー発生箇所であると予測された配線に対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項１６】
請求項１５に記載の半導体装置の設計方法であって、前記アンテナ保護素子のサイズは、前記アンテナエラー発生箇所であると予測された配線の長さに応じて設定されることを特徴とする半導体装置の設計方法。
【請求項１７】
請求項１３に記載の半導体装置の設計方法であって、アンテナエラー発生箇所であると予測された配線に対してアンテナ保護素子を挿入し前記アンテナエラー発生箇所であると予測された配線が含まれたパスについて消費電力及びタイミングをチェックする第１の工程と、前記アンテナエラー発生箇所であると予測された配線が接続されているセルのサイズを変更し前記アンテナエラー発生箇所であると予測された配線が含まれたパスについて消費電力及びタイミングをチェックする第２の工程と、前記第１及び第２の工程においてチェックされた消費電力及びタイミングの結果を比較し、比較結果に基づいてアンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項１８】
請求項１３に記載の半導体装置の設計方法であって、前記論理回路において一定のファンアウト数である配線に対して配線面積を見積もり、前記配線面積がある一定値以上である配線はアンテナエラー発生箇所であると予測し、前記配線面積がある一定値以上である配線に対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項１９】
請求項１８に記載の半導体装置の設計方法であって、前記配線面積は実際に用いられる複数の配線幅のうち、最小の配線幅より大きい配線幅を用いて見積もることを特徴とする半導体装置の設計方法。
【請求項２０】
請求項１３に記載の半導体装置の設計方法であって、前記大まかな配線経路における配線のうち複数の配線に分岐している配線はアンテナエラー発生箇所であると予測し、前記複数の配線に分岐している配線の分岐位置を変更することを特徴とする半導体装置の設計方法。
【請求項２１】
請求項２０に記載の半導体装置の設計方法であって、更に前記配線に対してアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項２２】
請求項２１に記載の半導体装置の設計方法であって、前記アンテナ保護素子の挿入数が最小となるように前記分岐位置を変更することを特徴とする半導体装置の設計方法。
【請求項２３】
請求項１３に記載の半導体装置の設計方法であって、前記大まかな配線経路における配線混雑度をチェックし、前記配線混雑度に基づいてアンテナ保護素子を挿入することを特徴とする半導体装置の設計方法。
【請求項２４】
請求項１に記載の半導体装置の設計方法であって、前記詳細配線工程において前記半導体装置におけるアンテナエラー発生箇所を予測し、前記アンテナエラー発生箇所に対してアンテナエラー対策を行うことを特徴とする半導体装置の設計方法。
【請求項２５】
請求項２４に記載の半導体装置の設計方法であって、経路を決定された配線の長さがある一定値以上である配線はアンテナエラー発生箇所であると予測することを特徴とする半導体装置の設計方法。
【請求項２６】
請求項２５に記載の半導体装置の設計方法であって、前記半導体装置内のセルに予めアンテナ保護素子を生成し、アンテナエラー発生箇所であると予測された配線と前記アンテナ保護素子を接続することを特徴とする半導体装置の設計方法。
【請求項２７】
請求項２６に記載の半導体装置の設計方法であって、前記セルはIOセルもしくはフィラーセルもしくはコーナーセルであることを特徴とする半導体装置の設計方法。
【請求項２８】
請求項２７に記載の半導体装置の設計方法であって、隣接して配置されている複数の前記フィラーセルを、前記複数のフィラーセルの面積の和と同一の面積を有し、且つアンテナ保護素子が予め生成された単一のフィラーセルと置換することを特徴とする半導体装置の設計方法。
【請求項２９】
請求項２７に記載の半導体装置の設計方法であって、前記フィラーセル内に複数のアンテナ保護素子を生成し、前記複数のアンテナ保護素子をそれぞれ別の前記アンテナエラー発生箇所であると予測された配線に接続することを特徴とする半導体装置の設計方法。
【請求項３０】
請求項２７に記載の半導体装置の設計方法であって、前記コーナーセルまたは前記IOセルに隣接してフィラーセルを配置し、前記アンテナ保護素子と前記フィラーセルとを接続し、前記フィラーセルと前記アンテナエラー発生箇所であると予測された配線とを接続することを特徴とする半導体装置の設計方法。
【請求項３１】
IOセルもしくはフィラーセルもしくはコーナーセルを有する半導体装置であって、前記IOセル及びフィラーセル及びコーナーセルはアンテナ保護素子が生成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の設計方法及び半導体装置に関するものである。
【背景技術】
【０００２】
近年の半導体製造技術の微細化に伴い、デバイスの製造工程においてプラズマエッチングやプラズマＣＶＤに代表されるプラズマプロセスを利用することが一般的となってきている。しかし、一方で、プラズマチャージングダメージと呼ばれるプラズマプロセスに起因する半導体素子の損傷が大きな課題となってきている。プラズマチャージングダメージはアンテナエラーとも呼ばれ、ゲートリーク電流の増加、閾値電圧の変動など半導体素子の特性劣化、故障や寿命低下の原因となっている。さらに、プロセス技術の微細化に伴うゲート酸化膜の薄膜化などにより、アンテナエラーはより深刻な課題となる。このような課題を解決する方法の一つとして、特許文献１では、保護素子（以下、アンテナ保護素子）を使用する方法を開示している。ここでアンテナ保護素子とは、プラズマから放射される紫外領域の光線（以下、単に紫外光と呼ぶ）が活性領域に照射されることによって導電性が向上するダイオードやサイリスタ等を有する素子を指す。特許文献１によれば、アンテナエラーを生じさせるチャージ電流がアンテナ保護素子を介して接地電位へ放電されるため、半導体素子の損傷を避けることが可能である。
【０００３】
また、特許文献２では半導体集積回路のMOS型半導体素子のゲート電極膜に、最下層の金属配線を介して意図的に形成したダイオードを接続することにより、ドライエッチング時の電荷を半導体基板等に逃がせるように構成する方法を開示している。特許文献２では寄生的にダイオードを形成していない素子についても、アンテナエラー回避のために意図的にダイオードを形成することで半導体素子の損傷を回避できることを説明している。特許文献２の方法を用いた場合、保護対象となる半導体素子（スタンダードセル）の近傍にダイオードなどのアンテナ保護素子を形成するための領域が必要となるため、LSIの面積増加を招くという課題があった。この課題解決のために、スタンダードセルが配置されていない未使用領域に、アンテナエラーに起因するゲート酸化膜の破壊から前記スタンダードセルを保護するダイオードセルを配置し、保護対象となるスタンダードセルの入力端子とダイオードセルを金属配線で接続することでLSIの面積増加を回避する方法が特許文献３に開示されている。
【特許文献１】米国特許第５９９４７４２号明細書
【特許文献２】特開２０００−３４９２４３号公報
【特許文献３】特開２０００−３３２２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のLSI設計工程は図１に示すように、LSIの動作を定義し、システム設計終了後にLSIの動作をハードウェア記述言語を用いて記述するRTL記述工程１０１と、RTL記述に対して論理合成ツールを適用してゲートレベルの論理回路（セルの接続関係を示すデータ）を得るネットリスト工程１０２と、ネットリストを用いて一定の面積内にセルを配置し、配置合成と呼ばれる処理でタイミング改善を行う配置工程１０３と、配置されたセル間の概略の配線経路（配線層やデザインルールを満たすような配線は行わない）を決定する工程１０４と、配線経路を決定する詳細配線工程１０５と、アンテナエラーをチェックするアンテナエラーチェック工程１０６と、アンテナエラーチェック状態に基づいてアンテナエラー発生箇所にアンテナエラー対策を施すアンテナエラー対策工程１０７（アンテナ保護素子挿入）から構成される。
【０００５】
このように従来の設計工程においては、アンテナエラーの対策は配線処理が終了した後に行われるため、アンテナ保護素子の挿入領域が欠乏し、設計工程の後戻りを生じるという課題がある。また、アンテナ保護素子はLSI動作時にはLSIの性能自体には寄与せず配線負荷となるため、タイミングに影響を与える可能性がある。しかしながら、アンテナ保護素子挿入によるタイミングにかかわる影響は考慮されていないという課題がある。
【０００６】
本発明は、上記の点に鑑みてなされたものであり、詳細配線処理が完了するまでにアンテナエラー発生箇所を予測し、アンテナエラー対策を施し、またタイミングも考慮しながら半導体装置を設計する方法を提供するものである。
【課題を解決するための手段】
【０００７】
前記の課題を解決するために、本発明においては、従来アンテナエラーチェック及びアンテナエラー対策を行っていなかった半導体装置の設計工程において、アンテナエラーのチェック及びその対策を行う。
【０００８】
そのために、半導体装置設計の各工程のいずれかの工程において、アンテナエラー発生箇所を予測し、アンテナエラー対策を行うことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、詳細配線工程終了前にアンテナエラー発生箇所を予測し、アンテナエラー対策を行うことが可能なので、全ての配線処理が完了してからの設計の後戻りを防ぐことができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。本発明においては、図２のように配線処理が終了する以前において、即ち図１の詳細配線工程１０５が完了する以前においてアンテナエラーチェックを行いアンテナエラー対策が行われる。また一部の工程においては、アンテナエラーを回避するだけではなくアンテナ保護素子を挿入した場合には、アンテナ保護素子によるタイミング、消費電力などの問題も考慮する方法について説明する。
【００１１】
（実施の形態１）
本実施形態においては、ネットリスト工程において、アンテナエラーを予測し、アンテナエラー対策を行う方法について説明する。
【００１２】
ネットリスト工程では、LSIの動作を構成するためのセル間の接続情報のみが存在している。そのためこの段階で詳細な配線情報を得ることは不可能である。しかし、限られた情報からアンテナエラーを見積もることは可能である。本実施形態においては、アンテナ比及び配線長をアンテナエラー発生の条件として考え、アンテナエラー対策（アンテナ保護素子挿入）を行う。
【００１３】
まず、アンテナ比を用いてアンテナエラー対策を行う方法について説明する。アンテナエラーを予測するためには、一般的にアンテナ比と呼ばれるゲート面積と配線面積から計算される値を用いる。このアンテナ比がプロセスによって決まる値以上であればアンテナエラーと判定される。ネットリスト工程において正確なアンテナ比を求めることはできないが、各ネットの配線面積を一定と仮定すると、ゲート面積が小さければアンテナ比が大きくなり、アンテナエラーが発生しやすいと考えることができる。そこで、使用しているセルのラインアップからある任意のゲート面積以下のセルの入力ピン側にダイオードセル（以下、アンテナ保護素子）を挿入する方法が考えられる。この方法について、図３、４を用いて説明する。図３は論理回路の一例を示しており、３０１，３０２，３０３はフリップフロップを表し、３０４〜３２０はバッファセルを表し、３２１〜３２６はANDゲートセルを表している。３０１〜３２０の各論理セルが３２８〜３４５で表した配線によって接続されている。図３の各論理セルの入力端子のゲート面積を図４に示す。これらの値は予め論理セルのライブラリにデータとして保持しておくことで容易に抽出できる。本実施形態においては、ゲート面積０．２以下のセルがアンテナエラー対策の対象となるとする。図４によればこの条件に該当するセルは３０２，３０６，３０８，３１２，３１９の５セルであるので、この５セルの入力側の配線に対してアンテナ保護素子が挿入される。セルとそのセルの入力側の配線との位置関係は、図５に示すとおりなので、配線３３０，３３１，３３４，３３８，３４２に対してアンテナ保護素子が挿入される。
【００１４】
更に、ファンアウト数（一つの出力ピンから同一配線で複数の入力ピンに接続されるときの分岐数）から推定される配線長を用いてアンテナ比を求めることによって、アンテナエラー対策を施すこともできる。ここでは、図４，６を用いて配線３２８（図３）を例に説明する。図６はファンアウト数毎に推定される配線長を示している。配線３２８のファンアウト数は４であることから、図６を用いると配線３２８の配線長は６０と見積もられる。次に図４を用いて配線３２８に接続している論理セル（３０４，３０５，３０７，３０９）のゲート面積の和は１．７である。これからアンテナ比を求めると
アンテナ比＝６０／１．７＝３５．３
となる（但し、配線幅は一定としている）。このアンテナ比を用いて先ほどのようにアンテナエラーを判定し、対策を施すことができる。即ち、このアンテナ比が予めプロセスによって決められた値以上であれば、配線３２８はアンテナエラー発生箇所として判定され、アンテナ保護素子が挿入される。
【００１５】
次に、配線長に着目してアンテナエラー対策を行う方法について説明する。ネットリスト工程で配線長が大きくなる指針としてファンアウト数がある。ファンアウト数が大きくなれば、それだけその配線長が長くなると考えることができる。従って、予め指定したファンアウト数以上の配線に接続しているセルがアンテナエラー対策の対象となる。
【００１６】
図３，７を用いてこの方法について説明する。図７は図３に示した回路図における各配線のファンアウト数を示したものである。本実施形態においては、ファンアウト数４以上の配線をアンテナ保護素子挿入対象とする。ここではこの条件に当てはまる配線は配線３２８であるので、配線３２８を入力側配線に持つ論理セル３０４，３０５，３０７，３０９に対してそれぞれアンテナ保護素子を挿入する。
【００１７】
ネットリスト工程で配線長が大きくなる指針としては、先ほど説明したファンアウト数以外にタイミング例外が設定されたパスが考えられる。タイミング例外が設定されたパスとは、タイミングを考慮しなくてもよいパス（フォルスパス）や、タイミング周期が通常より長いパス（マルチサイクルパス）といったタイミング制約のゆるいパスなどを指す。この方法について図８を用いて説明する。図８は、フリップフロップ８０１，２，８０２，８０３、バッファ８０４，８０５，８０６及びAND素子８０７，８０８が出力ピン８０９，８１０，８１１，８１２，８１３，８１４と入力ピン８１５，８１６，８１７，８１８，８１９，８２０，８２１を有し、バッファが配線８２２，８２３，８２４，８２５，８２６，８２７によって接続されている論理回路を表している。ここで、８０１，８０５，８０７，８０２から構成されるパスにはタイミング制約が設定されており、８０１，８０４，８０６，８０８，８０３から構成されるパスにはフォルスパス制約またはマルチサイクルパス制約（タイミングを考慮しなくても良い制約）が設定されているとする。フォルスパス制約またはマルチサイクルパス制約が設定されたパスを構成する８０４，８０６，８０８，８０３セルは次工程である配置工程において離れて配置される可能性があるため、フォルスパス制約またはマルチサイクルパス制約が設定されたパス８０４，８０６，８０８，８０３は長距離配線を形成する可能性が高い。従ってこれらのパスは後工程においてアンテナエラーを発生する可能性が高い。そこでネットリスト工程において、フォルスパス制約またはマルチサイクルパス制約が設定されたパスを構成する８０４，８０６，８０８，８０３セルの入力ピン８１８，８１９，８２０，８２１と接続している配線８２２，８２５，８２６，８２７にアンテナ保護素子を挿入し、アンテナエラーを回避する。
【００１８】
また、フォルスパス制約またはマルチサイクルパス制約が設定されたパスにアンテナ保護素子を挿入する代わりに、パスを構成する８０４，８０６，８０８，８０３セルのランク（ここでセルのランクとはセルの駆動能力を意味し、駆動能力が大きいほど多くのセルを一度に駆動することができる）を上げる処理を行ってもよい。一般的にフォルスパス制約またはマルチサイクルパス制約が設定されているパスを構成するセルのランクは低く設定されているため、フォルスパス制約またはマルチサイクルパス制約が設定されているパスを構成するセルのランクを上げることは容易である。
【００１９】
以上、本実施形態により、配線形状が確定していないネットリスト工程においてアンテナエラー発生箇所を予測しアンテナエラー対策を施すことができる。このことにより、次工程である配置工程においてアンテナ保護素子を含めて面積見積もりが可能となるため、設計後期でのアンテナ保護素子挿入箇所の欠乏による設計の後戻りを防ぐことができる。
【００２０】
（実施の形態２）
本実施形態においては、配置工程において、アンテナエラーを予測し、アンテナエラー対策を行う方法について説明する。配置工程においては論理回路のセルを配置し、セルの接続情報に従ってセル間を直線状の配線で結ぶ。この時点では接続情報を持つ論理セルのピン間を直線で結ぶ処理を行うだけであり、配線レイヤー、配線幅、配線経路といった情報はない。また、配置工程においてはアンテナエラー対策として挿入されるアンテナ保護素子を含めてタイミングの影響を考慮した配置を行う。以下、本実施形態にかかる発明について図面を用いて説明する。
【００２１】
図９は図８の論理回路をセル配置した状態を示す図である。ここで、セルの接続情報に従ってセル間を直線で結んだ配線が９１０，９１１，９１２，９１３，９１４，９１５，９１６とする。配置工程においてアンテナエラーを予測するために、配線長に着目する。ネットリスト工程においても配線長に着目したが、配置工程においてはファンアウト数やタイミング例外が設定されたパスを指針として配線長が大きくなるかどうかを予測するのではなく、論理セルのピン間を結んだ実際の直線の長さというものを考慮する。図１０は図９におけるそれぞれの配線とその長さの対応関係を表したものである。仮にアンテナエラー回避のために制限すべき配線長を６とすると、配線９１３，９１５がアンテナエラー発生箇所と予測される。ここで、制限すべき配線長は設計するプロセスなどにより決定される。従って、アンテナエラー対策として配線９１３，９１５に対してアンテナ保護素子を挿入する。
【００２２】
次に、アンテナ保護素子を挿入した後のタイミングの影響について考える。アンテナ保護素子が挿入された配線は配線負荷が増加すると考えられるため、アンテナ保護素子が挿入されたパスは、タイミングに悪影響を及ぼすことが予想される。そのためタイミングの影響を考慮してアンテナ保護素子の配置を行う必要がある。図１１はアンテナ保護素子が挿入された論理回路を示したものである。ここでフリップフロップ１１１１から１１１２へのパスにはタイミング制約が設定され、フリップフロップ１１１１から１１１３へのパスにはタイミング制約が設定されていないとする。この場合、できるだけタイミングに影響を及ぼさないためには、タイミング制約が設定されているパス上に存在するアンテナ保護素子１１２０が接続されている配線１１２１が短い距離になるよう配置する必要がある。一方、タイミング制約が設定されていないパス上に存在するアンテナ保護素子１１１９については、アンテナ保護素子１１２０のような処理は不要であり、アンテナ保護素子１１１９が接続されている配線１１２２が長距離配線になっても問題ない。これらのことを考慮して実際に処理を行うと図１２の各セルが配置される。
【００２３】
また更に、アンテナ保護素子挿入後の面積を考慮してタイミング改善を行うこともできる。今まで述べてきたような方法でアンテナ保護素子を挿入したとして、アンテナ保護素子の面積とアンテナ保護素子が挿入されているゲートの面積の和によって、配線長増加を予測する。セルの面積（ここではアンテナ保護素子の面積＋ゲート面積）が増加すると、配線長が増加するからである。具体的には図１３のような対応関係を用いる。図１３はアンテナ保護素子のセル面積、ゲート面積、その配線長増加分の対応関係を表したもので、この段階ではアンテナ保護素子挿入によるタイミングへの影響はまだ考慮していない。ここで、配線長増加が多いほどタイミングエラーを起こす可能性が高いので、配線長増加を防ぐようにアンテナ保護素子の配置位置を決定する。
【００２４】
以上、本実施形態により配置工程においてアンテナエラー発生箇所を予測しアンテナエラー対策を施すことができる。更に、タイミング制約を考慮してアンテナエラー対策としてのアンテナ保護素子の配置位置を最適化することができる。
【００２５】
（実施の形態３）
本実施形態においては、配置工程において、挿入されたアンテナ保護素子のうち不要なものを削除し、過剰なアンテナ保護素子挿入を回避する方法について説明する。
【００２６】
ここでは、配置工程において不要なアンテナ保護素子を削除する以前に、ネットリスト工程または配置工程において既にアンテナ保護素子の挿入が行われているものとする。図１４は本実施形態にかかるフローチャートである。ネットリスト工程１０２におけるアンテナ保護素子挿入工程１０２１では、実施の形態１において説明した方法でアンテナエラー保護素子を挿入する。配置工程１０３おけるアンテナ保護素子挿入工程１０３１及びタイミング改善処理工程１０３２では、実施の形態２において説明した方法でアンテナ保護素子挿入及びタイミング改善処理が行われる。次の不要なアンテナ保護素子削除工程１０３３においては、アンテナ保護素子が接続されている配線の入力側に接続されているセルのゲート面積を調べ、そのゲート面積がある指定されたゲート面積以上である場合はそのゲートの入力側に接続されているアンテナ保護素子を削除する。例えば、図１１の論理回路に対し、セル配置を行った状態が図１５であるとする。図１５においては、アンテナ保護素子１１１９、１１２０がセル１１１７，１１１４の入力側に既に挿入されている。なお、これらのアンテナ保護素子はアンテナ保護素子挿入工程１０２１または１０３１において挿入されたものとする。ここでセル１１１７，１１１４のゲート面積が指定した値よりも大きいか否かを調べ、仮に１１１７におけるゲート面積が指定した値よりも大きい場合アンテナ保護素子１１２０は削除される。何故なら、ゲート面積が大きいとアンテナ比が小さくなりアンテナエラーが起こらないと予測されるからである。実際にアンテナ保護素子１１２０を削除すると図１６のようになる。
【００２７】
以上、本実施形態により、設計の前工程において挿入された不要なアンテナ保護素子を後工程において削除することにより、面積の増加を防ぐことができる。
【００２８】
（実施の形態４）
本実施形態においては、概略配線工程においてアンテナエラーを予測しアンテナエラー対策を行う方法について説明する。概略配線工程における全体のフローは図１７のようになる。配線経路決定工程１１４において大まかな配線経路を見積もり、タイミングエラー判定工程１２４においてタイミングエラーをチェックする。ここでタイミングエラー有りと判定された場合は、概略配線工程１０４の前工程である配置工程に戻って論理セルの配置等をやり直す。タイミングエラー無しと判定された場合は、アンテナエラーチェック工程１３４においてアンテナエラーが発生するかどうかを判定し、アンテナエラーが発生する場合はアンテナエラー対策工程１４４においてアンテナエラー対策を行う。なお、アンテナエラーチェック工程１３４においてアンテナエラー無しと判定された場合はアンテナエラー対策を行う必要が無いので、ここでは特に説明は行わない。
【００２９】
以上が概略配線工程における大まかなフローであるが、アンテナエラーチェック工程１３４及びアンテナエラー対策工程１４４に関しては具体的にいくつかの方法が考えられるので、それぞれの方法についての詳細な説明は実施の形態５〜８において行うものとする。
【００３０】
(実施の形態５)
本実施形態においては、概略配線工程におけるアンテナエラーチェック及びアンテナエラー対策の具体的方法について図１８，１９，２０を用いて説明する。図１８は本実施形態にかかるフローチャートであり、図１９に示された論理回路についてアンテナエラーをチェックする（アンテナエラーチェック工程１３４）。図１９は、フリップフロップ１９１０，１９１２，１９１３とバッファ素子１９１４，１９１５，１９１６，１９１７，１９１８が大まかに見積もられた配線１９２１，１９２２，１９２３，１９２４，１９２５，１９２６，１９２７で接続された状態を表しており、それぞれの配線長、配線経路情報から実際の配線で使用されるであろう配線メタル面積、ビア径面積を見積もり、これらの値が一定の値以上の場合はその配線がアンテナエラー発生箇所であると判定される。ここでは仮に、配線１９２３，１９２１，１９２２がアンテナエラー発生箇所と判定されたとする。次にタイミング制約判定工程１４４１において配線１９２３，１９２１，１９２２が含まれるパスにタイミング制約が設定されているかどうかをチェックする。ここでは、フリップフロップ１９１０からフリップフロップ１９１２までのパスにはタイミング制約が設定されており、フリップフロップ１９１３までのパスにはタイミング制約が設定されていないとする。タイミングパス制約が設定されていない場合は、アンテナ保護素子挿入によるタイミング悪化及びその配置位置に関して考慮する必要がない。そのため図２０の１９１９に示す位置にアンテナ保護素子を挿入することが可能となる。一方タイミング制約が設定されているパス（フリップフロップ１９１０からフリップフロップ１９１２まで）においては、１９２３に対してはアンテナ保護素子を挿入し（１９２０）、１９２１に対しては論理セル１９１７のランクを上げる（セルのサイズを上げる）ことでタイミングエラーを引き起こすことなくアンテナエラーを回避させる。ここで配線１９２２及び１９２３に挿入されたアンテナ保護素子はそれぞれの配線長に応じた大きさのものが挿入される。つまり、短い配線１９２３に接続するアンテナ保護素子は面積の小さい保護素子が挿入され、長い配線１９２２に接続されるアンテナ保護素子は大きい面積の保護素子が挿入される。このように、最適アンテナ保護素子挿入工程１４４２においては、必要に応じた能力の保護素子を挿入する。
【００３１】
本実施形態の変形例として、図２１に示すフローに従ってアンテナエラー対策を施すこともできる。先ほど説明した実施例においては、パスのタイミング制約のある無しによってアンテナエラー対策の方法を決定していたが、この変形例においてはアンテナ保護素子を挿入した場合（アンテナ保護素子挿入工程１４４５）とセルサイズを変更した場合（セルサイズ変更工程１４４４）のそれぞれにおいて消費電力及びタイミングをチェックし（消費電力・タイミングチェック工程１４４６，１４４７）、それぞれの結果を比較する（チェック結果比較工程１４４８）。アンテナ保護素子を挿入した場合、チップ全体のセルサイズの増加や配線長の増加により、タイミングエラーが発生しやすくなり、またセルサイズを増加させた場合はセルの消費電力が増加するので、両者のトレードオフを見極める。そして、アンテナ保護素子挿入またはセルサイズ変更のどちらの処理を行った方が消費電力・タイミングの点で有利になるかを判定する（処理方法決定工程１４４９）。
【００３２】
以上本実施形態により、アンテナエラー対策として消費電力及びタイミングの観点から最適な方法を選択することが可能である。
【００３３】
（実施の形態６）
本実施形態においては、概略配線工程におけるアンテナエラーチェック及びアンテナエラー対策の具体的方法について説明する。本実施形態においては、ファンアウト数の大きな配線に対して、配線面積を見積もり、その面積によって、アンテナエラーを予測し、アンテナエラー対策（アンテナ保護素子挿入）を行う方法について図２２を用いて説明する。図２２において、アンテナエラーチェック工程は複数のステップからなる。ここでは具体的に、図３に示された論理回路及び図７に示された各配線のファンアウト数を用いることにする。まず、多分岐ネット抽出工程１４３１において、多分岐ネットを抽出する。ここでは、図３の配線３２８，３３８，３４５が抽出される。ファンアウト数チェック工程１４３２において、ファンアウト数が制限値より多いか少ないかを調べる。ここでは、制限値を３とすると図７より配線３２８，３３８が選択される。配線面積見積もり工程１４３３においては、上層配線を使用しているとして広い上層の配線幅を用いて見積もりを行う。何故なら、ファンアウト数が制限値以上の配線は長距離配線となる可能性が高く、上層配線を用いる可能性が高いからである。例えば、図３６のような配線レイヤーと配線幅の対応関係を用いる。ファンアウト数が制限値以上であった配線について配線面積を見積もる際には、最小の配線幅０．２を用いるのではなく、より上層の配線幅０．４もしくは０．６を用いる。またここでは、平均配線幅である０．３２を用いてもよい。次に配線面積チェック工程１４３４において、先ほどの工程において求めた面積が一定以上であるかどうかを調べる。ここで一定以上であれば、アンテナエラー対策工程１４４においてアンテナ保護素子を挿入する。
【００３４】
以上本実施形態により、概略配線工程において上層配線層を使用する可能性の高いネットに対してアンテナ保護素子が挿入されやすくなり、アンテナエラーの発生を事前に防ぐことができる。
【００３５】
なお、本実施形態においてはファンアウト数の大きい配線は上層配線を使用する可能性が高いとしてアンテナエラー対策を行ったが、後工程である詳細配線において上層配線を多用することは配線面積を増大させ、またビア数も増大させることからアンテナエラーを引き起こす可能性が高くなる。従って、詳細配線を行う際には、アンテナエラーが発生しないように上層配線使用率、配線面積、ビア面積を考慮する必要がある。
【００３６】
（実施の形態７）
本実施形態においては、概略配線工程におけるアンテナエラーチェック及びアンテナエラー対策の具体的方法について説明する。本実施形態においては、複数の分岐を有している配線においてその分岐位置を変更することでアンテナエラーを回避する方法について説明する。配線経路決定工程において決定された配線が図２３のように分岐していたとする。論理セル２３０１，２３０２，２３０３，２３０４が配線２３０５で接続されており、配線２３０５上の分岐点Pから論理セル２３０２，２３０３，２３０４までの距離が長い場合、配線２３０５のトータル配線長も長くなり、論理セル２３０２，２３０３，２３０４のゲートでアンテナエラーとなる可能性が高くなる。そのため、図２４に示すようにアンテナ保護素子２３０６を挿入することが考えられる。しかし、このような回避方法ではアンテナ保護素子の数が多くなり、配置領域、配線領域を多く必要としてしまう。
【００３７】
そこで、図２５に示すように複数のセルに接続しているネットの配線が分岐する箇所を、アンテナエラーとなる各ゲートからの距離が短くなるように設定する。こうすることで最小数のアンテナ保護素子の挿入によりアンテナエラーを回避することができ、しかもアンテナ保護素子による配置エリア、配線エリアへの影響を抑えることができる。
【００３８】
次に本実施形態の変形例について説明する。図２３は、3個のアンテナ保護素子でアンテナエラーを回避できる配線となっている。この配線に対して、トータル配線長が保護素子を1個減らしてもエラーとならない配線距離になるような分岐点P2を求める。次にP2に分岐点がくるよう配線を変更した状態を優先して配線見積もりを行い、他の配線経路を確定する。配線見積もりでエラーとならなければ、P2を分岐点とした配線経路を確定する（図２６）。上記の手順を繰り返し、アンテナ保護素子の数が最小となるような分岐点を求めていく。
【００３９】
図２７は、アンテナ保護素子２３０７のみでアンテナエラーを回避できるように分岐点を変更し、アンテナ保護素子を挿入した状態を示している。分岐点を変更するだけでアンテナエラーを回避できれば、最終的にアンテナ保護素子を挿入しなくてもよい。
【００４０】
なお、アンテナ保護素子を減らせるような分岐点が見つからない場合でも、配線長を短くするように分岐点を変更することは、アンテナエラー対策としては有効である。
【００４１】
（実施の形態８）
本実施形態においては、概略配線工程におけるアンテナエラーチェック及びアンテナエラー対策の具体的方法について説明する。配線経路決定後は、既に論理セルの配置位置が決まっており、最適な場所にアンテナ保護素子を挿入できるとは限らない。そこで本実施形態においては、配線混雑を考慮しアンテナ保護素子を挿入してアンテナエラーを回避する方法について説明する。
【００４２】
図２８は本実施形態にかかるアンテナエラーチェック工程１４３及びアンテナエラー対策工程１４４のフローチャートである。アンテナエラー対策工程１４４において、配線混雑度を考慮してアンテナ保護素子挿入を行う。まず、アンテナエラーチェック工程１４３において配線経路決定工程１１４（図１７参照）により求められる配線長、配線経路情報に基づいてアンテナエラーをチェックする。つまり、配線長、配線経路情報から、実際の配線で使用されるであろう配線メタル面積、ビア径面積を見積もり、これらの値が予め定められた許容値を超えるかどうか判定し、アンテナエラーが発生する配線を抽出する。次に、配線混雑度表示工程１４５０とアンテナエラー箇所表示工程１４５１においてそれぞれを表示し、配線混雑領域とアンテナエラー箇所が同じ領域であるかどうかをチェックする（１４５２）。ここで同じ領域である場合は、配線混雑が起きないように論理セルを再配置する（１４５３）。図２９，３０を用いて具体的に説明する。図２９は、セルが隙間なく敷き詰められ、配線混雑が発生し、且つ配線２９０１でアンテナエラーが発生している状態を示している。この場合、配線２９０１経路上にアンテナ保護素子を置くだけのスペースがないので、アンテナ保護素子は配線経路から離れた空きスペース２９０２などに置くことになってしまう。しかし、配線混雑などの理由でアンテナ保護素子に接続する余分な配線を延ばすことが困難な場合は、図３０のように論理セルを再配置させ、アンテナ保護素子を２９０３に配置するようにする。このとき再配置する範囲は、配置、配線の混雑度に合わせて部分的に行う。なお、セルの配置エリア全体を対象としても問題ない。
【００４３】
以上本実施形態により、概略配線工程において、配線混雑度を考慮してアンテナ保護素子を挿入しアンテナエラーを回避することができる。
【００４４】
(実施の形態９)
本実施形態においては、詳細配線工程においてアンテナエラーを予測しアンテナエラー対策を行う方法について説明する。詳細配線工程においては、ある一定長よりもその配線長が長いかどうかによって、アンテナエラーをチェックする。従って、本実施形態及び後に説明する実施の形態１０，１１，１２においても同様の方法でアンテナエラーをチェックする。
【００４５】
本実施形態においては、トップ階層のIOセル付近からチップ内部へ接続を行う長距離配線に対してアンテナエラー対策を行う方法について説明する。この長距離配線に対してはアンテナ保護素子を挿入しアンテナエラーを回避するのが望ましい。しかし、IOセル近傍にアンテナ保護素子を挿入するためには、新たに電源供給を行うために電源配線を引き回す必要があり手間がかかる。また、新たに引き回した電源配線によって配線リソースが不足し、配線混雑を招くことがある。従って、本実施形態においては、IOセル内に予めアンテナ保護素子を生成し、アンテナエラーが発生する配線に接続することでアンテナエラーを回避する。
【００４６】
図３１に、IOセル内のアンテナ保護素子と長距離配線を接続した状態を示す。３１０１はIOセル、３１０２はアンテナ保護素子を含んだIOセル、３１０３はコーナーセル、３１０４はアンテナ保護素子、３１０５はアンテナ保護素子とM１配線を接続するVia、３１０６はIOセル内のM1配線、３１０７はM1ピン、３１０８は長距離配線のM1配線、３１０９は長距離配線のM1配線とM2配線を接続するVia、３１１０は長距離配線のM2配線、３１１１は長距離配線とM1ピンを接続するM1配線を示している。
【００４７】
図３１に示すように、IOセル３１０２の中に予めアンテナ保護素子３１０４を組み込んでいるため、M1ピン３１０７と、長距離配線のM1配線３１０８を接続するだけで、長距離配線に蓄えられたチャージ電流をアンテナ保護素子３１０４を介して接地電位へ放電しアンテナエラーを回避できることがわかる。
【００４８】
なお、IOセル間に挿入するフィラーセルに予めアンテナ保護素子を生成し、アンテナエラーを回避する方法もある。フィラーセルは、IOセルの配置状況によって発生する隙間を埋めるセルで、トランジスタ等の素子を含まず電源幹線のみを有する特別なセルで、隣接するIOセルの電源幹線の接続に用いるのが一般的である。
【００４９】
以上本実施形態により、詳細配線工程において、IOセル内にアンテナ保護素子を生成しておくことで電源配線を引き回すことなくまた、配線混雑を招くことなく、長距離配線に対してアンテナエラー対策を施すことができる。
【００５０】
(実施の形態１０)
本実施形態においては、詳細配線工程においてアンテナエラーを予測しアンテナエラー対策を行う方法について説明する。本実施形態においては実施の形態９に引き続き、トップ階層のIOセル付近からチップ内部へ接続を行う長距離配線に対してアンテナエラー対策を行う方法について説明する。実施の形態９においてIOセルにアンテナ保護素子を予め生成しておく代わりに、フィラーセルに対してアンテナ保護素子を予め生成してもよいとしたが、セル幅の狭いフィラーセルを利用するため大きなアンテナ保護素子を生成することができない。そのため、場合によってはアンテナエラーを回避するのに必要な大きさのアンテナ保護素子を確保できず、アンテナエラーを回避することができない。
【００５１】
そこで、本実施形態においては連続して配置されたフィラーセルを、予めアンテナエラー回避可能な大きさをもったアンテナ保護素子が生成された倍幅フィラーセルに置き換えることでアンテナエラーを回避する。
【００５２】
図３２は、フィラーセル内にアンテナ保護素子を生成した状態を示したものである。３２０１はIOセル、３２０２はアンテナ保護素子を含んだフィラーセル、３２０３はコーナーセル、３２０４はアンテナ保護素子、３２０５はアンテナ保護素子とM1配線を接続するVia、３２０６はフィラーセル内のM1配線、３２０７はM1ピン、３２０８は長距離配線のM１配線、３２０９は長距離配線のM1配線とM2配線を接続するVia、３２１０は長距離配線のM2配線、３２１１は長距離配線とM1ピンを接続するM1配線を示している。ここでは、図３２に示すように連続して配置されているアンテナ保護素子を含んだフィラーセル３２０２二つを接続しても、許容できないアンテナダメージの影響を受けている長距離配線であるため、チャージ電流をアンテナ保護素子３２０４を介して接地電位へ放電してもアンテナエラーを完全には回避できないとする。このような場合は、IOセル間に敷き詰めるフィラーセルが連続して二個挿入できる場合、二つ分のフィラーセル幅で効率良くアンテナ保護素子をあらかじめ生成した倍幅フィラーセルと置き換えることで、アンテナエラーを回避する。なお、倍幅フィラーセルは、アンテナ保護素子を含んだフィラーセルを個別に二つ並べるよりも、効率よくアンテナ保護素子を生成できため、より大きなアンテナ保護素子を生成できる。また、フィラーセルが連続してn個以上挿入できる場合、あらかじめn個分のフィラーセル幅で効率良くアンテナ保護素子を生成したn幅フィラーセルと置き換えることも可能である。
【００５３】
図３３に、倍幅フィラーセル内のアンテナ保護素子と長距離配線を接続した状態を示す。３２０１はIOセル、３２０３はコーナーセル、３２０８は長距離配線のM１配線、３２０９は長距離配線のM1配線とM2配線を接続するVia、３２１０は長距離配線のM2配線、４２０１は倍幅フィラーセル、４２０２はアンテナ保護素子、４２０３はアンテナ保護素子とM1配線を接続するVia、４２０４は倍幅フィラーセル内のM1配線、４２０５はM1ピン、４２０６は長距離配線とM1ピンを接続するM1配線を示している。図３３に示すように、フィラーセルが連続して二つ挿入できる場所で、アンテナ保護素子を含んだ二つのフィラーセルを、二つ分のフィラーセル幅で効率良くアンテナ保護素子を生成した倍幅フィラーセル４２０１に置き換える。また、倍幅フィラーセル４２０１は、予めアンテナ保護素子を含んだフィラーセルの二つ分よりも大きなアンテナ保護素子４２０２を組み込んでいるため、M1ピン４２０５と、長距離配線のM1配線３２０８を接続するだけで、アンテナ保護素子を含んだフィラーセル二つでも許容できないチャージ電流を、アンテナ保護素子４２０２を介して接地電位へ放電しアンテナエラーを回避出来る。
【００５４】
以上本実施形態により、複数のアンテナ保護素子を含んだフィラーセルをマージしたn幅フィラーセルに置き換え、複数のアンテナ保護素子を含んだフィラーセルでは回避できないアンテナエラーを回避することができる。また、新たな電源配線を生成する必要がないため、電源配線を引き回す手間や、配線リソース不足に伴う配線混雑を招くこともない。
【００５５】
(実施の形態１１)
本実施形態においては、詳細配線工程においてアンテナエラーを予測しアンテナエラー対策を行う方法について説明する。本実施形態においてもトップ階層のIOセル付近からチップ内部へ接続を行う長距離配線に対してアンテナエラー対策を行う方法について説明する。実施の形態１０においては、連続したフィラーセルをアンテナ保護素子が予め生成された一つの大きなフィラーセルと置き換えてアンテナエラー回避する方法について説明したが、本実施形態においては一つのフィラーセル内に複数のアンテナ保護素子を生成し、それぞれのアンテナ保護素子に接続された配線を異なるピンで積層に設けて複数の長距離配線に接続し、アンテナエラーを回避する方法について説明する。
【００５６】
図３４（Ａ）、図３４（Ｂ）は、フィラーセル内に複数のアンテナ保護素子を生成した状態、および、断面図を示している。３４０１はIOセル、３４０２は複数のアンテナ保護素子を含んだフィラーセル、３４０３はコーナーセル、３４０４はアンテナ保護素子A、３４０５はアンテナ保護素子AとM1配線Aを接続するViaA、３４０６はM1配線A、３４０７はM1ピン、３４０８は長距離配線のM１配線、３４０９は長距離配線のM1配線とM2配線を接続するVia、３４１０は長距離配線のM2配線、３４１１はアンテナ保護素子B、３４１２はアンテナ保護素子BとM1配線Bを接続するViaB、３４１３はM1配線B、３４１４はM1配線BとM2配線を接続するViaB、３４１５はM2配線、３４１６はM２ピンを示している。図３４に示すように、複数のアンテナ保護素子を含んだフィラーセル３４０２に、あらかじめアンテナ保護素子を複数組み込んでいるため、M1ピン３４０７と、M２ピン３４１６の二つのピンを、それぞれ別の長距離配線に接続するだけで、複数の長距離配線に蓄えられたチャージ電流を複数のアンテナ保護素子を介して接地電位へ放電しアンテナエラーを回避出来る。
【００５７】
以上本実施形態により、フィラーセル内に複数のアンテナ保護素子を生成しておくことで、複数の長距離配線に蓄えられたチャージ電流を複数のアンテナ保護素子を介して接地電位へ放電しアンテナエラーを回避することができる。また、新たな電源配線を生成する必要がないため、電源配線を引き回す手間や、配線リソース不足に伴う配線混雑を招くこともない。
【００５８】
（実施の形態１２）
本実施形態においては、詳細配線工程においてアンテナエラーを予測しアンテナエラー対策を行う方法について説明する。本実施形態においてもトップ階層のIOセル付近からチップ内部へ接続を行う長距離配線に対してアンテナエラー対策を行う方法について説明する。具体的には、コーナーセル内に予めアンテナ保護素子を生成し、コーナーセル横に配置したフィラーセルからアンテナ保護素子に接続することで、フィラーセル内に設けられた配線、及び、ピンからアンテナダメージの影響を受ける配線に接続することで、チャージ電流をコーナーセル内のアンテナ保護素子を介して接地電位へ放電しアンテナエラーを回避する方法について説明する。
【００５９】
図３５（Ａ）は、アンテナ保護素子が予め生成されたコーナーセルを示している。３５０３はアンテナ保護素子を含んだコーナーセル、３５０４はアンテナ保護素子を示している。図３５（Ａ）に示すように、アンテナ保護素子を含んだコーナーセル３５０３には、複数のアンテナ保護素子３５０４が存在する。図３５（Ｂ）、図３５（Ｃ）は予めコーナーセルに生成されたアンテナ保護素子に接続する配線及びViaを含んだ2種のフィラーセルを示している。図３５（Ｂ）は、コーナーセルのアンテナ保護素子に接続するフィラーセルAを示している。３５０２はコーナーセルのアンテナ保護素子に接続するフィラーセルA、３５０５はアンテナ保護素子とM1配線を接続するVia、３５０６はフィラーセル内のM1配線、３５０８はM1配線とM2配線を接続するVia、３５０９はフィラーセル内のM2配線、３５１０はM2ピンである。図３５（Ｂ）に示すように、コーナーセルのアンテナ保護素子に接続するフィラーセルA３５０２は、コーナーセルの横に配置することを前提に作成し、配置するだけでコーナーセル内のアンテナ保護素子に接続される。図３５（Ｃ）は、コーナーセルのアンテナ保護素子に接続するフィラーセルBを示している。３５０１はコーナーセルのアンテナ保護素子に接続するフィラーセルB、３５０５はアンテナ保護素子とM1配線を接続するVia、３５０６はフィラーセル内のM1配線、３５０７はM１ピンを示している。図３５（Ｃ）に示すように、コーナーセルのアンテナ保護素子に接続するフィラーセルB３５０１は、コーナーセルの横に配置することを前提に作成し、配置するだけでコーナーセル内のアンテナ保護素子に接続される。図３５（Ｄ）は、アンテナ保護素子を含んだコーナーセルと専用フィラーセルを配置した状態を示している。３５００はIOセル、３５０１はコーナーセルのアンテナ保護素子に接続するフィラーセルB、３５０２はコーナーセルのアンテナ保護素子に接続するフィラーセルA、３５０３はアンテナ保護素子を含んだコーナーセル、３５０４はアンテナ保護素子、３５０５はアンテナ保護素子とM1配線を接続するVia、３５０６はフィラーセル内のM1配線、３５０７はM1ピン、３５０８はM1配線とM2配線を接続するVia、３５０９はフィラーセル内のM2配線、３５１０はM2ピン、３５１１は長距離配線のM1配線、３５１２は長距離配線のM1配線とM2配線を接続するVia、３５１３は長距離配線のM2配線を示している。図３５（Ｄ）に示すように、アンテナ保護素子を含んだコーナーセル３５０３と、コーナーセルのアンテナ保護素子に接続するフィラーセルB３５０１、コーナーセルのアンテナ保護素子に接続するフィラーセルA３５０２を並べて配置することで、M1ピン３５０７、あるいは、M2ピン３５１０に長距離配線を接続するだけで、長距離配線に蓄えられたチャージ電流をアンテナ保護素子３５０４を介して接地電位へ放電しアンテナエラーを回避出来る。
【００６０】
なお、コーナーセルの配置位置よって、コーナーセルの横に配置するフィラーセル内に生成する配線、及び、ピンのレイヤが最適ではないため、右上、及び、左下コーナーセル用のフィラーセル、左上、及び、右下コーナーセル用のフィラーセルを別に用意し、フィラーセル内の配線レイヤ、ピンレイヤが最適になるように準備しても良い。
【００６１】
また、コーナーセルにアンテナ保護素子を生成しているが、IOセルにアンテナ保護素子を生成し、IOセル横にフィラーセルを配置してアンテナ保護素子に接続しても良い。
【００６２】
更に、フィラーセル内にピンだけを設けておき、ピンからアンテナ保護素子間は、自動配置配線ツールで配線させても良い。
【００６３】
このように構成された半導体集積回路の設計方法によると、コーナーセル内にアンテナ保護素子を生成し、横のフィラーセルを通じて長距離配線に接続することで、新たな電源配線を生成する必要がないため、電源配線を引き回す手間や、配線リソース不足に伴う配線混雑を招くことなく、複数の長距離配線に蓄えられたチャージ電流をアンテナ保護素子を介して接地電位へ放電しアンテナエラーを回避することが出来る。
【００６４】
以上実施の形態１から１２において、半導体装置を設計する各工程においてアンテナエラー発生箇所を予測し、アンテナエラー対策を行う方法について説明してきたが、それぞれの実施の形態は独立して行わなければならないものではなく、適宜組み合わせて実施することも可能である。
【産業上の利用可能性】
【００６５】
本発明にかかる半導体装置の設計方法は、全ての配線処理が完了する前に、アンテナエラー発生箇所に対してアンテナエラー対策を行うことができるので、微細プロセスの短TATでかつ高品質なチップ設計に有用である。
【図面の簡単な説明】
【００６６】
【図１】従来の半導体装置の設計工程を示す図
【図２】本発明における半導体装置の設計工程を示す図
【図３】論理回路の一例を示す図
【図４】各論理セルとゲート面積の対応関係を示す図
【図５】論理セルの入力側配線及び出力側配線の位置関係を示す図
【図６】ファンアウト数と推定される配線長との対応関係を示す図
【図７】各配線とファンアウト数との対応関係を示す図
【図８】論理回路の一例を示す図
【図９】論理回路のセル配置した状態を示す図
【図１０】各配線とその配線長との関係を示す図
【図１１】アンテナ保護素子が挿入された論理回路を示す図
【図１２】論理回路のセル配置した状態を示す図
【図１３】各アンテナ保護素子とそのセル面積、ゲート面積、増加配線長との関係を示す図
【図１４】実施の形態３におけるフローチャート
【図１５】アンテナ保護素子を挿入した論理回路のセル配置した状態を示す図
【図１６】アンテナ保護素子を削除したセル配置状態を示す図
【図１７】実施の形態４におけるフローチャート
【図１８】実施の形態５におけるフローチャート
【図１９】論理回路のセル配置した状態を示す図
【図２０】セル配置状態の論理回路にアンテナ保護素子が挿入された状態を示す図
【図２１】実施の形態５における変形例のフローチャート
【図２２】実施の形態６におけるフローチャート
【図２３】概略配線工程において経路決定された配線を示す図
【図２４】図２３の配線に対してアンテナ保護素子を挿入した状態を示す図
【図２５】図２４に示す配線の分岐点を変更した状態を示す図
【図２６】図２５に示す配線において、アンテナ保護素子を削除してもアンテナエラーを起こさないようなトータル配線長となるよう新たな分岐点を追加した状態を示す図
【図２７】図２５に示す配線において、単一のアンテナ保護素子のみでアンテナエラーを回避できるような分岐点を設定した状態を示す図
【図２８】実施の形態８におけるフローチャート
【図２９】セルが隙間無く配置された状態を示す図
【図３０】図２９におけるセルを再配置し、アンテナ保護素子を挿入した状態を示す図
【図３１】IOセル内に生成されたアンテナ保護素子と長距離配線を接続した状態を示す図
【図３２】フィラーセル内にアンテナ保護素子を生成した状態を示す図
【図３３】倍幅フィラーセル内に生成されたアンテナ保護素子と長距離配線を接続した状態を示す図
【図３４】（Ａ）はフィラーセル内に複数のアンテナ保護素子を生成した状態を示す図、（Ｂ）は（Ａ）の断面図
【図３５】（Ａ）は予めアンテナ保護素子が生成されたコーナーセルを示す図、（Ｂ）は配線及びViaを含んだフィラーセルを示す図、（Ｃ）は配線及びViaを含んだフィラーセルを示す図、（Ｄ）は（Ａ）のコーナーセルと（Ｂ）のフィラーセルを配置した状態を示す図
【図３６】配線レイヤーと配線幅の対応関係を示す図
【符号の説明】
【００６７】
３０１〜３０３  フリップフロップ
３０４〜３２０  バッファセル
３２１〜３２６  ANDゲートセル
３２８〜３４５  配線
８０１〜８０３  フリップフロップ
８０４〜８０６  バッファ
８０７〜８０８  AND素子
８０９〜８１４  出力ピン
８１５〜８２１  入力ピン
８２２〜８２７  配線
９１０〜９１６  セル間を直線で結んだ配線
１９１０〜１９１３  フリップフロップ
１９１４〜１９１８  バッファ素子
１９１９〜１９２０  アンテナ保護素子
１９２１〜１９２７  大まかに経路が見積もられた配線
２３０１〜２３０４  論理セル
２３０５  配線
２３０６〜２３０７  アンテナ保護素子
２９０１  配線
２９０２  空きスペース
２９０３  アンテナ保護素子
３１０１  IOセル
３１０２  アンテナ保護素子を含んだIOセル
３１０３  コーナーセル
３１０４  アンテナ保護素子
３１０５  アンテナ保護素子とM1配線を接続するVia
３１０６  IOセル内のM1配線
３１０７  M1ピン
３１０８  M1配線（長距離）
３１０９  M1配線（長距離）とM2配線（長距離）を接続するVia
３１１０  M2配線（長距離）
３２０１  IOセル
３２０２  アンテナ保護素子を含んだフィラーセル
３２０３  コーナーセル
３２０４  アンテナ保護素子
３２０５  アンテナ保護素子とM1配線を接続するVia
３２０６  フィラーセル内のM1配線
３２０７  M1ピン
３２０８  M1配線（長距離）
３２０９  M1配線（長距離）とM2配線（長距離）を接続するVia
３２１０  M2配線（長距離）
３２１１  M1配線（長距離）とM1ピンを接続するM1配線
３４０１  IOセル
３４０２  複数のアンテナ保護素子を含んだフィラーセル
３４０３  コーナーセル
３４０４  アンテナ保護素子A
３４０５  アンテナ保護素子AとM1配線Aを接続するViaA
３４０６  M1配線A
３４０７  M1ピン
３４０８  M1配線（長距離）
３４０９  M1配線（長距離）とM2配線（長距離）を接続するVia
３４１０  M2配線（長距離）
３４１１  アンテナ保護素子B
３４１２  アンテナ保護素子BとM1配線Bを接続するViaB
３４１３  M1配線B
３４１４  M1配線BとM2配線を接続するViaB
３４１５  M2配線
３４１６  M2ピン
３５００  IOセル
３５０１  コーナーセルのアンテナ保護素子に接続するフィラーセルB
３５０２  コーナーセルのアンテナ保護素子に接続するフィラーセルA
３５０３  アンテナ保護素子を含んだコーナーセル
３５０４  アンテナ保護素子
３５０５  アンテナ保護素子とM1配線を接続するVia
３５０６  フィラーセル内のM1配線
３５０７  M1ピン
３５０８  M1配線とM2配線を接続するVia
３５０９  フィラーセル内のM2配線
３５１０  M2ピン
３５１１  M1配線（長距離）
３５１２  M1配線（長距離）とM2配線（長距離）を接続するVia
３５１３  M2配線（長距離）
４２０１  倍幅フィラーセル
４２０２  アンテナ保護素子
４２０３  アンテナ保護素子とM1配線を接続するVia
４２０４  倍幅フィラーセル内のM1配線
４２０５  M1ピン
４２０６  M1配線（長距離）とM1ピンを接続するM1配線
【図１】
2008004610.tif 000003
【図２】
2008004610.tif 000004
【図３】
2008004610.tif 000005
【図４】
2008004610.tif 000006
【図５】
2008004610.tif 000007
【図６】
2008004610.tif 000008
【図７】
2008004610.tif 000009
【図８】
2008004610.tif 000010
【図９】
2008004610.tif 000011
【図１０】
2008004610.tif 000012
【図１１】
2008004610.tif 000013
【図１２】
2008004610.tif 000014
【図１３】
2008004610.tif 000015
【図１４】
2008004610.tif 000016
【図１５】
2008004610.tif 000017
【図１６】
2008004610.tif 000018
【図１７】
2008004610.tif 000019
【図１８】
2008004610.tif 000020
【図１９】
2008004610.tif 000021
【図２０】
2008004610.tif 000022
【図２１】
2008004610.tif 000023
【図２２】
2008004610.tif 000024
【図２３】
2008004610.tif 000025
【図２４】
2008004610.tif 000026
【図２５】
2008004610.tif 000027
【図２６】
2008004610.tif 000028
【図２７】
2008004610.tif 000029
【図２８】
2008004610.tif 000030
【図２９】
2008004610.tif 000031
【図３０】
2008004610.tif 000032
【図３１】
2008004610.tif 000033
【図３２】
2008004610.tif 000034
【図３３】
2008004610.tif 000035
【図３４】
2008004610.tif 000036
【図３５】
2008004610.tif 000037
【図３６】
2008004610.tif 000038