(57)【要約】【課題】  ＩＣのピン数が増加するに従って検査装置の構成が複雑になるために、専門的な知識がないと検査装置を取り扱うことができない、移植性がなくなる、デジタイザのチャンネル数が増加してしまうという課題を解決する。【解決手段】  測定対象物を選択するマルチプレクサ、信号処理部（デジタイザ、波形発生器）、出力先を選択するデマルチプレクサで構成される選択部と、メモリ、プロセッサで構成されるデータ処理部（信号発生部）を複数個具備し、このマルチプレクサとデマルチプレクサを制御することにより、測定対象物とデータ処理部との対応関係を固定するようにした。また、データ処理部内のプロセッサは、ルータを介してデータの交換ができるようにした。選択部を増設するだけで多ピン化に対応することができ、かつマルチプレクスを考慮しないプログラムをそのまま使用できる。さらに、ピン方向への演算が可能になる。【選択図】                    図１
2008096142.tif 000002
【特許請求の範囲】
【請求項１】
測定対象物を選択するマルチプレクサと、このマルチプレクサが選択した測定対象物の信号をデジタル値に変換するデジタイザと、前記マルチプレクサと連動して動作し、前記デジタイザの出力を複数の出力先に選択して出力するデマルチプレクサで構成される、複数の選択部と、
前記選択部が出力したデジタル値を保存するメモリと、このメモリに保存されたデジタル値を用いてデータ処理を行うプロセッサで構成される、複数のデータ処理部と、
前記プロセッサ間のデータ転送を仲介するルータと、
を具備したことを特徴とする信号分配装置。
【請求項２】
前記プロセッサがアクセスするデータのうち、頻繁にアクセスするデータをこのプロセッサに接続されたメモリに保存するようにしたことを特徴とする請求項１記載の信号分配装置。
【請求項３】
入力された波形定義に基づいて波形データを生成するプロセッサと、このプロセッサが生成した波形データを保存するメモリで構成される、複数の信号発生部と、
前記メモリを選択し、このメモリに保存された波形データを出力するマルチプレクサと、このマルチプレクサの出力である波形データを用いて信号を発生する波形発生器と、前記マルチプレクサと連動して動作し、前記波形発生器の出力を複数の被測定物に選択して出力するデマルチプレクサで構成される、複数の選択部と、
を具備したことを特徴とする信号分配装置。
【請求項４】
前記マルチプレクサと前記デマルチプレクサは同一の信号によって制御されることを特徴とする請求項１乃至請求項３いずれかに記載の信号分配装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号分配装置に関し、測定対象物から信号を取り込むとともに測定対象物に信号を出力する、特にＩＣ検査装置に用いて好適な信号分配装置に関するものである。
【背景技術】
【０００２】
半導体の集積度が増大するに従ってＩＣのピン数も増加する傾向にある。特に、ＦＰＤ(Flat Panel Display)ドライバでは、高精細度化に伴ってピン数の増加が著しい。このため、ＩＣ検査装置では、多くのピンから効率的に信号を取り込み、またテスト信号を印加することが要求される。
【０００３】
図３に被測定ＩＣから信号を取り込む回路の構成を示す。図３において、被測定ＩＣ１０は５本のピン１１を有している。マルチプレクサ２１はピンスキャン命令に基づいてピン１１を順番にスキャンする。
【０００４】
デジタイザ２２にはマルチプレクサ２１によってスキャンされたピン１１の信号が入力される。デジタイザ２２は取り込みトリガのタイミングで、入力された信号をデジタル値に変換する。このデジタル値は順番にメモリ２３に保存される。メモリ２３に保存されたデジタル値は、システムバス２４に接続されたプロセッサ（図示せず）によって処理される。スキャンされるピン番号とスキャンの順番は予め決まっているので、メモリ２３にはデジタル値のみ保存され、ピン番号やマルチプレクサ情報は保存されない。このような構成の取り込み回路は、ピンのデジタイザへの割付が自由にできるため、ピン数がデジタイザ数の数倍あってもデータを取り込んで演算できるという利点がある。
【０００５】
図４に、他の取り込み回路の構成を示す。なお、図３と同じ要素には同一符号を付し、説明を省略する。図４において、マルチプレクサ３１、３２はマルチプレクサ命令（２値信号）により、２本のピンのうちどちらかのピンを選択して、選択したピンの信号をそれぞれデジタイザ３３、３４に出力する。デジタイザ３３、３４は取り込みトリガに同期して、入力された信号をデジタル値に変換し、メモリ２３に出力する。
【０００６】
メモリ２３は、このデジタル値とマルチプレクス信号、ピン１１のイネーブル信号を保存する。メモリ２３には４８ピン分のデータが保存され、またローカルバス２４に接続される。メモリ２３に保存されたデータは、ローカルバス２４に接続された複数のプロセッサ（図示せず）によって処理される。このような構成の取り込み装置は、ピンとデジタイザの割付が固定されているのでピン情報をメモリに保存できる、ＩＣ検査装置のアーキテクチャを深く理解しなくても使用できる、プログラムの移植性が期待できる、複数のＤＳＰで演算するので、高速動作が可能であるという利点がある。
【０００７】
図５に、被測定ＩＣのピン数とデジタイザのチャンネル数の変遷を示す。１９９５年頃は被測定ＩＣのピン数は２００〜４００程度であり、デジタイザのチャンネル数は６以下であった。このときは、図３に示す構成の取り込み回路が用いられていた。
【０００８】
２００３年頃になると、被測定ＩＣのピン数は７００程度にまで増加し、それに伴ってデジタイザのチャンネル数は１３００程度に増加した。取り込み回路は図４に示す構成のものが用いられるようになった。２００６年にはピン数は１０００以上に増加し、デジタイザのチャンネル数も２０００程度になったが、取り込み回路は依然として図４構成のままであった。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような取り込み回路には、次のような課題があった。図３の取り込み回路はＩＣ検査装置のアーキテクチャを深く理解していないと使用できないので、熟練が必要であるという課題があった。また、デジタイザのチャンネル数が多くなると移植性がなくなり、かつ全てのデータを単一のプロセッサで処理するので動作速度が遅いという課題もあった。
【００１０】
図４の取り込み回路はマルチプレクサ３１、３２は３つ以上のピンから選択することができないために、デジタイザのチャンネル数が増加してしまうという課題があった。また、ＩＣ検査装置のアーキテクチャを理解していないと使用できず、かつ他のプロセッサに接続されているローカルメモリを参照することができないため、ピン方向への演算ができないという課題もあった。
【００１１】
従って本発明の目的は、拡張が容易な信号分配装置を提供することにある。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
測定対象物を選択するマルチプレクサと、このマルチプレクサが選択した測定対象物の信号をデジタル値に変換するデジタイザと、前記マルチプレクサと連動して動作し、前記デジタイザの出力を複数の出力先に選択して出力するデマルチプレクサで構成される、複数の選択部と、
前記選択部が出力したデジタル値を保存するメモリと、このメモリに保存されたデジタル値を用いてデータ処理を行うプロセッサで構成される、複数のデータ処理部と、
前記プロセッサ間のデータ転送を仲介するルータと、
を具備したものである。測定対象物が増加しても、簡単に対応することができる。
【００１３】
請求項２記載の発明は、請求項１記載の発明において、
前記プロセッサがアクセスするデータのうち、頻繁にアクセスするデータをこのプロセッサに接続されたメモリに保存するようにしたものである。複数のプロセッサで処理する場合に、処理速度の低下を抑えることができる。
【００１４】
請求項３記載の発明は、
入力された波形定義に基づいて波形データを生成するプロセッサと、このプロセッサが生成した波形データを保存するメモリで構成される、複数の信号発生部と、
前記メモリを選択し、このメモリに保存された波形データを出力するマルチプレクサと、このマルチプレクサの出力である波形データを用いて信号を発生する波形発生器と、前記マルチプレクサと連動して動作し、前記波形発生器の出力を複数の被測定物に選択して出力するデマルチプレクサで構成される、複数の選択部と、
を具備したものである。測定対象物が増加しても、簡単に対応することができる。
【００１５】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記マルチプレクサと前記デマルチプレクサを同一の信号によって制御するようにしたものである。制御が簡単になる。
【発明の効果】
【００１６】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３および４の発明によれば、測定対象物を選択するマルチプレクサ、信号処理部（デジタイザ、波形発生器）、出力先を選択するデマルチプレクサで構成される選択部と、メモリ、プロセッサで構成されるデータ処理部（信号発生部）を複数個具備し、このマルチプレクサとデマルチプレクサを連動して制御することにより、測定対象物とデータ処理部との対応関係を固定するようにした。また、ルータを用いてプロセッサが相互にデータを交換できるようにした。
【００１７】
選択部を増設しても既存の部分の測定対象物とデータ処理部との対応関係は変化しないので、被測定ＩＣのピン等の測定対象物が増加しても、選択部を増設するだけで対応することができるという効果がある。また、測定対象物とデータ処理部との対応関係が固定されているので、マルチプレクスを考慮しないプログラムをそのまま使用できるという効果もある。また、プロセッサ間でデータ交換ができるので、ピン方向への演算が可能になるという効果もある。
【００１８】
さらに、プロセッサが頻繁にアクセスするデータを、このプロセッサに直接接続されているメモリに格納することにより、データ処理部を増設してもアクセス時間の増加を抑えることができるという効果もある。
【発明を実施するための最良の形態】
【００１９】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るＩＣ検査装置の一実施例を示す構成図である。なお、図３と同じ要素には同一符号を付し、説明を省略する。
【００２０】
４１ａは選択部であり、マルチプレクサ４３、このマルチプレクサ４３の出力が入力され、入力された信号を取り込みトリガに同期してデジタル値に変換するデジタイザ４４、およびデジタイザ４４の出力を複数の出力先に選択して出力するデマルチプレクサ４５で構成される。選択部４１ｂ、４１ｑも選択部４１ａと同じ構成を有している。これら選択部４１ａ〜４１ｑ内のマルチプレクサ４３とデマルチプレクサ４５はマルチプレクス信号で制御される。選択部は全部でｑ個配置されている。
【００２１】
選択部４１ａ内のマルチプレクサ４３は、被測定ＩＣの１番目からｐ番目のピン１１のうち１つを選択し、選択したピンの信号を出力する。同様に、選択部４１ｂ内のマルチプレクサ４３はｐ＋１番目から２ｐ番目のピンから１つを選択し、選択部４１ｑ内のマルチプレクサ４３はｐ×（ｑ−１）＋１番目からｐ×ｑ番目のピンから１つを選択する。なお、ピン１１は測定対象物である。
【００２２】
４２ａはデータ処理部であり、デマルチプレクサ４５の出力を保存するメモリ４６、このメモリ４６に保存されたデータを処理するＤＳＰ(Digital Signal Processor)４７で構成される。４２ｂ、４２ｐもデータ処理部であり、データ処理部４２ａと同じ構成を有している。データ処理部は全部でｐ個配置されている。このｐはマルチプレクサ４３が選択するピンの数と同じである。なお、メモリ４６にはデマルチプレクサ４５の出力と共に、マルチプレクサ情報とピン情報も保存される。
【００２３】
４８ａはルータであり、データ処理部４２ａと４２ｂ内のＤＳＰ４７間のデータ転送を仲介する。４８ｂはルータであり、データ処理部４２ｂ内のＤＳＰ４７とこのデータ処理部に隣接するデータ処理部内のＤＳＰ４７間のデータ転送を仲介する。このように、全てのデータ処理部内のＤＳＰ４７間のデータ転送は、ルータを介して行われる。
【００２４】
マルチプレクサ４３とデマルチプレクサ４５は同じマルチプレクス信号で制御されるので、各ピン１１の信号データが保存されるメモリ４６は固定される。すなわち、最初選択部４１ａ〜４１ｑ内のマルチプレクサ４３はそれぞれ１番目、ｐ＋１番目・・・・ｐ×（ｑ−１）＋１番目のピンを選択し、全てのデマルチプレクサ４５はデータ処理部４２ａ内のメモリ４６を選択する。これらのピンの信号データはデータ処理部４２ａ内のメモリ４６に保存される。
【００２５】
次に、選択部４１ａ〜４１ｑ内のマルチプレクサ４３はそれぞれ２番目、ｐ＋２番目・・・・ｐ×（ｑ−１）＋２番目のピンを選択し、全てのデマルチプレクサ４５はデータ処理部４２ｂ内のメモリ４６を選択する。これらのピンの信号データはデータ処理部４２ｂ内のメモリ４６に保存される。同様の操作を繰り返し、最後に選択部４１ａ〜４１ｑ内のマルチプレクサ４３はそれぞれｐ番目、２ｐ番目・・・・ｐ×ｑ番目のピンを選択し、全てのデマルチプレクサ４５はデータ処理部４２ｐ内のメモリ４６を選択する。これらのピンの信号データはデータ処理部４２ｐ内のメモリ４６に保存される。このようにして、全てのピンの信号は、対応するメモリに格納される。
【００２６】
この実施例では、データ処理部４２ａ〜４２ｐとルータ４８ａ、４８ｂ・・・・でＮＵＭＡ(Non-Uniform Memory Access)的な構成を実現している。ＮＵＭＡは共有メモリ型マルチプロセッサコンピュータシステムのアーキテクチャのひとつであり、複数プロセッサが共有するメインメモリへのアクセスコストが、メモリ領域とプロセッサに依存して均一でないアーキテクチャである。
【００２７】
ＮＵＭＡはプロセッサとメモリの対を複数個有し、これらの対をインターコネクトで接続した構成を有する。図１実施例では、データ処理部４２ａ〜４２ｐがプロセッサとメモリの対となり、これらの対がルータ４８ａ、４８ｂ・・・・で結ばれている。そのため、ＤＳＰ４７は自身に接続されていないメモリにも、ルータを介してアクセスすることができる。
【００２８】
ＮＵＭＡはまたメモリ上のデータ配置を最適化する。通常メモリアクセスは特定の領域に集中する。この集中する領域をメモリコストの低い（アクセス時間が短い）メモリに配置することにより、アクセス遅延の増大を防ぐことができる。図１実施例では、ＤＳＰ４７に直接接続されているメモリ４６にアクセス頻度の高いデータを配置することによって、ルータを介することによるアクセス遅延の増大を防止できる。
【００２９】
このような構成にすることにより、被測定ＩＣ１０のピン数が増えても、選択部を追加するか、データ処理部を追加して選択部が選択するピンの数（＝ｐ）を増加させるだけで対応することができる。選択部とデータ処理部は同じ動作をするのでスケーラブルに拡張することができ、かつマルチプレクスを考慮しないプログラムをそのまま使用することができる。また、各ＤＳＰはルータを介して相互にデータ交換ができるので、ピン方向への演算が可能になる。
【００３０】
また、データ処理部４２ａ〜４２ｐ内のＤＳＰ４５が自身に接続されているメモリ（ローカルメモリ）以外のメモリにアクセスするときはルータを介してアクセスするので、ローカルメモリへのアクセスとローカルメモリ以外へのアクセスを同時に行うことができる。そのため、平均的なアクセス時間を短縮することができる。また、ピンとメモリの対応関係は固定されているので、必ずしもマルチプレクス情報を保存する必要はない。さらに、マルチプレクサ４３に割り当てられているピン番号は固定されているので、ピンの割り当て情報を再生成する事が容易になる。
【００３１】
図２に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。この実施例はアナログＩＣに任意波形の波形信号を出力する検査装置に用いられる。図２において、５１ａ〜５１ｑは選択部であり、それぞれ被測定ＩＣのピンを選択して任意波形の信号を出力するデマルチプレクサ５３、このデマルチプレクサ５３に波形信号を出力する波形発生器５４、この波形発生器５４に波形データを出力するマルチプレクサ５５で構成されている。
【００３２】
５２ａ〜５２ｐは信号発生部であり、それぞれ波形データが保存されるメモリ５６、および波形定義から波形データを生成するＤＳＰ５７で構成されている。５８ａ、５８ｂはルータであり、各信号発生部内のＤＳＰ５７間のデータ転送を仲介する。６２はテスタコントローラであり、波形定義を出力する。６１はルータであり、信号発生部５２ａ〜５２ｐ内のＤＳＰへの波形定義の転送を仲介する。テスタコントローラ６２とルータ６１との間は、例えばファブリック(fabric)網等で接続される。
【００３３】
このような構成において、選択部５１ａ〜５１ｑは図１実施例の選択部４１ａ〜４１ｑに、信号発生部５２ａ〜５２ｐは図１実施例のデータ処理部４２ａ〜４２ｐに相当する。但し、信号の流れは逆になる。テスタコントローラ６２は、ルータ６１、５８ａ、５８ｂ・・・を介して信号発生部５２ａ〜５２ｐ内のＤＳＰ５７に波形定義を出力する。これらのＤＳＰ５７は、入力された波形定義に基づいて波形データを生成し、自身に接続されているメモリ５６（ローカルメモリ）にこの波形データを格納する。
【００３４】
最初、選択部５１ａ〜５１ｐ内のマルチプレクサ５５は、信号発生部５２ａ内のメモリ５６を選択する。このメモリに保存された波形データは選択部５１ａ〜５１ｑ内の波形発生器５４に入力され、波形信号が生成される。選択部５１ａ内のデマルチプレクサ５３は１番目のピンを選択する。同様に、選択部５１ｂ内のデマルチプレクサはｐ＋１番目のピン、選択部５１ｑ内のデマルチプレクサはｐ×（ｑ−１）＋１番目のピンを選択する。信号発生部５２ａ内のメモリ５６に保存された波形データに基づく波形信号はこれらのピンに印加される。
【００３５】
次に、選択部５１ａ〜５１ｑ内のマルチプレクサ５５は信号発生部５２ｂ内のメモリ５６を選択し、デマルチプレクサ５３はそれぞれ２番目、ｐ＋２番目、・・・・ｐ×（ｑ−１）＋２番目のピンを選択する。信号発生部５２ｂ内のメモリ５６に保存された波形データに基づく波形信号はこれらのピンに印加される。
【００３６】
このように、選択部５１ａ〜５１ｑ内のマルチプレクサ５５は信号発生部５２ａ〜５２ｐ内のメモリ５６を順番に選択し、デマルチプレクサ５３は被測定ＩＣ１０のピンを順番に選択する。信号発生部５２ａ〜５２ｐが生成した波形データに基づく波形信号は、マルチプレクス信号によって指定されたピンに印加される。
【００３７】
なお、この実施例ではＤＳＰ４７が他の信号発生部内のメモリ４６を参照できるようにすることによるメリットはないが、ルータ４８ａ、４８ｂ・・・・に経路制御を行わせることにより、効率的にテスタコントローラ６２から波形定義をＤＳＰ４６に送信することができる。
【００３８】
また、図１、図２の実施例では信号処理および波形データ生成にＤＳＰを用いたが、一般のプロセッサを用いることもできる。さらに、これらの実施例ではＩＣ検査装置に用いるものとして説明したが、それ以外の計測、検査装置に用いることもできる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】従来の取り込み装置の構成図である。
【図４】従来の取り込み装置の構成図である。
【図５】被測定ＩＣのピン数とデジタイザチャンネル数の変遷を示す表である。
【符号の説明】
【００４０】
１０  被測定ＩＣ
１１  ピン
４１ａ〜４１ｑ、５１ａ〜５１ｑ  選択部
４２ａ〜４２ｐ  データ処理部
４３、５５  マルチプレクサ
４４  デジタイザ
４５、５３  デマルチプレクサ
４６、５６  メモリ
４７、５７  ＤＳＰ
４８ａ、４８ｂ、５８ａ、５８ｂ、６１  ルータ
５４  波形発生部
６２  テスタコントローラ
【図１】
2008096142.tif 000003
【図２】
2008096142.tif 000004
【図３】
2008096142.tif 000005
【図４】
2008096142.tif 000006
【図５】
2008096142.tif 000007