(57)【要約】【課題】非正弦波から第３次・第５次高調波を抑制した擬似正弦波形を、温度補償せずに生成する波形生成回路を提供すること。【解決手段】非正弦波から、その傾きを２段階で変化させて、第３次・第５次高調波を発生しない擬似正弦波としての三角波を生成するために、制御入力に応じて、電流の向きと、あらかじめ設定された複数の電流値とが選択可能に構成される電流源回路と、電流源回路に接続され、容量に蓄積される電荷に基づく電圧を出力する積分器と、積分器の出力をあらかじめ設定された所定値と比較する、少なくとも２つの比較器と、４つの比較器の出力と入力信号とを入力して、電流源回路の前記制御入力に対して選択信号を、積分器の出力に擬似正弦波が生成されるように出力する制御回路と、を備える。非正弦波の半周期の最初と最後の１／４期間に１−１／√２、半周期の残りの期間に１の傾きの波形を有する波形を生成するように制御回路を動作させる。【選択図】図９
2008187272.tif 000002
【特許請求の範囲】
【請求項１】
周期的な入力信号から、当該入力信号の周期に等しい周期を有する擬似正弦波を発生する波形生成回路であって、
制御入力に応じて、電流の向きと、あらかじめ設定された複数の電流値とが選択可能に構成される電流源回路と、
前記電流源回路に接続され、容量に蓄積される電荷に基づく電圧を出力する積分器と、
前記積分器の出力をあらかじめ設定された所定値と比較する、少なくとも２つの比較器と、
前記４つの比較器の出力と前記入力信号とを入力して、前記電流源回路の前記制御入力に対して選択信号を、前記積分器の出力に前記擬似正弦波が生成されるように出力する制御回路と
を備えたことを特徴とする波形生成回路。
【請求項２】
前記電流源回路は、それぞれに制御入力を有する複数の定電流源であって、少なくとも、第１の電流値で、互いに異なる向きに電流を流す、２つの第１の定電流源と、少なくとも、第１の電流値よりも小さい電流値で、互いに異なる向きに電流を流す、２つの第２の定電流源と、を備え、
前記制御回路は、前記第１と第２の各定電流源の各制御入力に対して、２つの電流値のうちの一つの電流値が何れか一方の向きに流れるように前記選択信号を出力し、
前記少なくとも２つの比較器の出力は、前記制御回路が、前記第１と第２の定電流源の間で切り換える信号を生成するのに使用され、
前記入力信号は、前記制御回路が、前記第１と第２の定電流源のうちの互いに異なる電流の向きの定電流源の間を切り換える信号を生成するのに使用される
ことを特徴とする請求項１に記載の波形生成回路。
【請求項３】
前記第１および第２の定電流源は、可変の定電流源として構成され、
前記容量値をＣ、前記第１の定電流源の電流値をＩとし、前記擬似正弦波のピークツーピーク値を２Ｖとし、前記入力信号の周期がＩ／（２×Ｃ×Ｖ）で表される場合、前記第２の定電流源の電流値は（√２−１）×Ｉ、前記比較器の所定値はＶ／４、である
ことを特徴とする請求項２に記載の波形生成回路。
【請求項４】
前記積分器の出力が所定値を超えたか否かを検出する少なくとも２つの追加の比較器をさらに備え、前記制御回路は、前記積分器の出力が前記所定値を超えたことを表す前記追加の比較器の出力を入力した際に、前記電流源回路から前記積分器への電流出力をカットすることを特徴とする請求項１乃至３のいずれかに記載の波形生成回路。
【請求項５】
周期的な入力信号から、当該入力信号の周期に等しい周期を有する擬似正弦波を発生する波形生成回路であって、
前記擬似正弦波の周期をＴ、前記擬似正弦波のピークツーピーク値を２Ｖとした場合に、
前記波形生成回路は、
当該擬似正弦波の平均値の電圧から始まるＴ／４周期のうち、当該Ｔ／４周期の開始時刻０から時刻Ｔ／８までは（Ｖ／√２）／（Ｔ／８）、時刻Ｔ／８からＴ／４までは（（１−１／√２）×Ｖ）／（Ｔ／８）の傾きを有する電圧波形の擬似正弦波を生成する
ことを特徴とする波形生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形生成回路に関し、より詳細には、非正弦波（たとえば矩形波）から第３次・第５次高調波を抑制した波形（たとえば正弦波）を生成する波形生成回路に関し、温度などによってその波形生成に関する電流や電圧の値が変化しても、同様のスプリアス特性を維持可能な波形を生成する波形生成回路に関する。
【背景技術】
【０００２】
矩形波から正弦波を生成することは従来から色々な方法で実行されている。たとえば、通常、周波数が固定されている場合は、フィルタを使用して高調波を低減し、擬似正弦波形を得ることが行われている。また、Ｄ／Ａ変換器を使用して、階段波形からなる擬似正弦波を得て、さらにフィルタで高調波を低減することも行われている。このＤ／Ａ変換器を使用を使用する方法は、Ｄ／Ａの駆動周期を連続的に変化させることにより、得られる正弦波形の周波数を可変することが可能である。また、擬似正弦波であるけれども第３次高調波が抑制される波形として台形波を、バートンアンプを使用して生成することも行われている（たとえば、特許文献１を参照）。図１に示す波形は、特許文献１に開示された波形であり、平坦部が１周期全体の１／６で、これは、第３次高調波を発生させない台形波である。
【０００３】
また、矩形波から三角波を生成してその三角波を出力する方法（たとえば、特許文献２を参照）や、さらにその三角波を入力として、折れ線近似回路を使って、擬似正弦波を生成して出力する方法（たとえば、特許文献３を参照）も開発されている。
【０００４】
次ぎに、このような、台形波、三角波などの擬似正弦波における、その基本波と高調波について考察する。
【０００５】
（擬似正弦波における高調波の考察）
一般に、周期がＴ、角周波数がωの関数ｆ（ｔ）に対してフーリエ級数展開をすると、次のような形になる。
【０００６】
【数１】
2008187272.tif 000003
【０００７】
式（１）のａｎとｂｎは、それぞれｆ（ｔ）に含まれるｃｏｓとｓｉｎのそれぞれの成分の大きさを示している。
【０００８】
式（１）に示すｆ（ｔ）が奇関数波かつ対称波の場合、
【０００９】
【数２】
2008187272.tif 000004
【００１０】
が同時に成り立つときには、
【００１１】
【数３】
2008187272.tif 000005
【００１２】
であり、
【００１３】
【数４】
2008187272.tif 000006
【００１４】
が成り立つことが知られている。
【００１５】
図２は、上述した奇関数波かつ対称波である周期Ｔの台形波の一般的な波形の定義を示している。ここで、Ｔは擬似正弦波の周期であり。この擬似正弦波は、時刻ゼロ（ｔ＝０）で平均値（ゼロ）を有し、時刻Ｔ／Ａ（Ａは、４以上の値）で値１を有するように線形に上昇し、時刻Ｔ／Ａから時刻（Ｔ／２）−（Ｔ／Ａ）まで値１を維持し、時刻（Ｔ／２）−（Ｔ／Ａ）から時刻Ｔ／２では線形に下降し、時刻Ｔ／２で平均値（ゼロ）になる。図示するように、時刻Ｔ／２から時刻Ｔまでは、時刻０からＴ／２まで波形の反対の極性の波形を有する。
【００１６】
このｆ（ｔ）は、式（２）、式（３）を満たすので、式（５）を用いてフーリエ級数展開が可能である。図２の台形波は、簡単のため、ｆ（ｔ）の最大値と最小値は、それぞれ１、−１で規格化されているが、フーリエ級数展開においても、その一般性は失われることはない。また、このｆ（ｔ）はパラメータＡ（Ａは、図２に示されている）で波形の形状が決まり、
【００１７】
【数５】
2008187272.tif 000007
【００１８】
の条件下で次のように定義できる。
【００１９】
【数６】
2008187272.tif 000008
【００２０】
よって、図２の台形波のｆ（ｔ）をフーリエ級数展開すると、
【００２１】
【数７】
2008187272.tif 000009
【００２２】
となる。
【００２３】
式（８）から、第ｎ次（ｎ＝３，５，７，９，…）スプリアスＳｎ（Ａ）を計算すると、
【００２４】
【数８】
2008187272.tif 000010
【００２５】
となる。
【００２６】
第３次スプリアスは、式（９）でｎ＝３として、
【００２７】
【数９】
2008187272.tif 000011
【００２８】
となる。
【００２９】
式（１０）より、Ａ＝６の場合に、
Ｓ３（６）＝０        …式（１１）
となるので、Ａ＝６の場合の図２で示す台形波、すなわち、図１に示す台形波では、第３次スプリアスが抑制されるのが分かる。図１の台形波は、上述したように、特許文献１で開示されている台形波である。
【００３０】
図２において、Ａ→∞としたものは矩形波であり、この矩形波の第ｎ次スプリアスは、
【００３１】
【数１０】
2008187272.tif 000012
【００３２】
となる。図３に、図２においてＡ→∞の場合の、すなわち矩形波のスプリアス特性を示す。
【００３３】
また、図２において、Ａ＝４としたものは三角波であり、三角波の第ｎ次スプリアスは、
【００３４】
【数１１】
2008187272.tif 000013
【００３５】
となる。図４に、図２においてＡ＝４の場合の、すなわち三角波のスプリアス特性を示す。
【００３６】
図３と図４を比較すると、図４に示した第３次、第５次、第７次スプリアスは、図３に示した第３次、第５次、第７次スプリアスに比べて、夫々小さくなっている。したがって、三角波は矩形波よりスプリアスが抑制されているのが分かる。
【００３７】
図１に示す台形波の第５次スプリアスは、式（９）より
【００３８】
【数１２】
2008187272.tif 000014
【００３９】
である。したがって、図１に示す台形波の第５次スプリアスは−２８ｄＢ程度存在する。
【００４０】
図５は、図１に示す台形波のスプリアス特性である。図４と図５とを比較すると、図１の台形波は、第３次スプリアスを抑制し、第５次・第７次スプリアスに関しては、三角波と同等であることが分かる。すなわち、図１に示す台形波では、三角波よりも第３次スプリアスが抑制されるが、第３次・第５次スプリアスは抑制されないことが分かる。
【００４１】
特許文献１に開示された台形波は、上述したように、第５次高調波を抑制することができない。基本波近傍の高調波はローパスフィルタで減衰させることが容易ではなく、カットオフ周波数を基本波周波数の近傍に設定すると、群遅延による波形歪みが大きくなってしまうと言う問題がある。
【００４２】
一方、三角波のスプリアス特性は式（１３）で求めたように、
【００４３】
【数１３】
2008187272.tif 000015
【００４４】
であり、式（９）でＡ＝６（図１に示す台形波）としたものと比較すると、一般的に、
【００４５】
【数１４】
2008187272.tif 000016
【００４６】
が成り立つ。
【００４７】
【特許文献１】特開平５−１６７３５０号公報
【特許文献２】特開平７−６６６９６号公報
【特許文献３】特開平６−１２４１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００４８】
上述したように、特許文献２に開示された、三角波を生成し、それを擬似正弦波として出力する方法では、第５次高調波だけでなく第３次高調波も抑制することができない。また、この三角波は、図１に示すような台形波出力よりも、スプリアス特性が悪い。
【００４９】
また、特許文献３に開示された折れ線近似回路を用いて、三角波から擬似正弦波を生成する方法では、三角波を擬似正弦波にするときのダイオード特性のばらつきに起因した折れ線近似の精度の問題がある。その他にも、折れ線近似回路に用いられるダイオードは温度によってその特性が変化し、これにより折れ線近似における折れ線の折れ点が変わるという問題が発生する。この問題を回避するために温度補償回路を追加した場合、その温度補償回路は全体の回路規模を増大させてしまう。
【００５０】
そこで、本発明は上記の点に鑑み、簡単な回路構成によって、温度による影響を受けず、その周期が変化する非正弦波から、第３次・第５次高調波を有しない擬似正弦波を生成することができる回路を提供することを目的とする。
【課題を解決するための手段】
【００５１】
本発明は、このような目的を達成するために、請求項１に記載の発明は、周期的な入力信号を入力し、当該入力信号の周期に等しい周期を有する擬似正弦波を発生する波形生成回路であって、制御入力に応じて、電流の向きと、あらかじめ設定された複数の電流値とが選択可能に構成される電流源回路と、前記電流源回路に接続され、容量に蓄積される電荷に基づく電圧を出力する積分器と、前記積分器の出力をあらかじめ設定された所定値とを比較する、少なくとも２つの比較器と、前記４つの比較器の出力と前記入力信号とを入力して、前記電流源回路の前記制御入力に対して選択信号を、前記積分器の出力に前記擬似正弦波が生成されるように出力する制御回路と、を備えたことを特徴とするものである。
【００５２】
また、請求項２に記載の発明は、請求項１に記載の波形生成回路であって、前記電流源回路は、それぞれに制御入力を有する複数の定電流源であって、少なくとも、第１の電流値で、互いに異なる向きに電流を流す、２つの第１の定電流源と、少なくとも、第１の電流値よりも小さい電流値で、互いに異なる向きに電流を流す、２つの第２の定電流源と、を備え、前記制御回路は、前記第１と第２の各定電流源の各制御入力に対して、２つの電流値のうちの一つの電流値が何れか一方の向きに流れるように前記選択信号を出力し、前記少なくとも２つの比較器の出力は、前記制御回路が、前記第１と第２の定電流源の間で切り換える信号を生成するのに使用され、前記入力信号は、前記制御回路が、前記第１と第２の定電流源のうちの互いに異なる電流の向きの定電流源の間を切り換える信号を生成するのに使用されることを特徴とするものである。
また、請求項３に記載の発明は、請求項２に記載の波形生成回路であって、前記第１および第２の定電流源は、可変の定電流源として構成され、前記容量値をＣ、前記第１の定電流源の電流値をＩとし、前記擬似正弦波のピークツーピーク値を２Ｖとし、前記入力信号の周期がＩ／（２×Ｃ×Ｖ）で表される場合、前記第２の定電流源の電流値は（√２−１）×Ｉ、前記比較器の所定値はＶ／４、であることを特徴とするものである。
【００５３】
また、請求項４に記載の発明は、請求項１乃至３のいずれかに記載の波形生成回路であって、前記積分器の出力が所定値を超えたか否かを検出する少なくとも２つの追加の比較器をさらに備え、前記制御回路は、前記積分器の出力が前記所定値を超えたことを表す前記追加の比較器の出力を入力した際に、前記電流源回路から前記積分器への電流出力をカットすることを特徴とするものである。
【００５４】
また、請求項５に記載の発明は、周期的な入力信号から、当該入力信号の周期に等しい周期を有する擬似正弦波を発生する波形生成回路であって、前記擬似正弦波の周期をＴ、前記擬似正弦波のピークツーピーク値を２Ｖとした場合に、前記波形生成回路は、当該擬似正弦波の平均値の電圧から始まるＴ／４周期のうち、当該Ｔ／４周期の開始時刻０から時刻Ｔ／８までは（Ｖ／√２）／（Ｔ／８）、時刻Ｔ／８からＴ／４までは（（１−１／√２）×Ｖ）／（Ｔ／８）の傾きを有する電圧波形の擬似正弦波を生成することを特徴とするものである。
【発明の効果】
【００５５】
以上説明したように、本発明の波形生成回路は、簡単な回路構成により、周期が変化する入力信号の周期に等しい、第３次・第５次高調波を抑制した擬似正弦波を生成することができる。また、生成した擬似正弦波は、その波形の２つの傾きが定数倍されてもスプリアスの特性が変化しないという特徴を持つので、波形生成回路の温度特性に関わらず、第３次・第５次高調波を有しない擬似正弦波を出力することができる。
【発明を実施するための最良の形態】
【００５６】
以下、図面を参照して本発明の実施形態について説明する。
【００５７】
図２に示す一般的な波形に基づく考察を前述したが、本発明を説明するために、図２に代わり、図６に示す波形について、前述したように考察する。
【００５８】
図６に示す波形は、図２の台形波の自由度を上げて最大値、最小値の中間値に折れ点を有する波形である。ここで、Ｔは擬似正弦波の周期であり。この擬似正弦波は、時刻ゼロ（ｔ＝０）で平均値（ゼロ）を有し、時刻Ｔ／Ｂ（Ｂは、４以上の値）でαの値を有するように、時刻ゼロから線形に上昇し、さらに、時刻Ｔ／Ａ（Ａは、４以上の値）で値１を有するように、時刻Ｔ／Ｂから線形に上昇する。さらに、時刻（Ｔ／Ａ）から時刻（Ｔ／２）−（Ｔ／Ａ）まで、値１を維持し、時刻（Ｔ／２）−（Ｔ／Ｂ）で値αを有するように、時刻（Ｔ／２）−（Ｔ／Ａ）から時刻（Ｔ／２）−（Ｔ／Ｂ）まで線形に下降する。さらに、時刻（Ｔ／２）−（Ｔ／Ｂ）から線形に下降し、時刻Ｔ／２で平均値（ゼロ）になる。図示するように、時刻Ｔ／２から時刻Ｔまでは、時刻０からＴ／２まで波形の反対の極性の波形を有する。
【００５９】
ここで、Ａ＝Ｂの場合、図６に示す波形は図２に示す波形と同等になり、Ａ＝４の場合は、値１を有する期間がゼロになることが理解されよう。
【００６０】
次に、図６で一般的に示される波形ｇ（ｔ）で、第３次・第５次高調波を発生しないものが存在することを以下に説明する。
【００６１】
図６に示す波形ｇ（ｔ）は簡単のため、最大値と最小値が１、−１で規格化されているが、フーリエ級数展開においても、その一般性は失われることはない。
【００６２】
図６に示す波形ｇ（ｔ）は、定数Ａ、Ｂ、αの値でその波形の形状が決まる。この波形は、
【００６３】
【数１５】
2008187272.tif 000017
【００６４】
の条件下で次のように定義できる。
【００６５】
【数１６】
2008187272.tif 000018
【００６６】
したがってこのｇ（ｔ）をフーリエ級数展開すると、
【００６７】
【数１７】
2008187272.tif 000019
【００６８】
となる。
【００６９】
ここから第ｎ次（ｎ＝３，５，７，９，…）スプリアスを求めると、
【００７０】
【数１８】
2008187272.tif 000020
【００７１】
となる。
【００７２】
ここで、式（２０）に対してＡ＝４の場合を考える。このとき第３次スプリアスは
【００７３】
【数１９】
2008187272.tif 000021
【００７４】
であり、Ｓ３（４，Ｂ、α）＝０を解くと、
【００７５】
【数２０】
2008187272.tif 000022
【００７６】
が得られる。この式（２２）におけるαとＢとの関係をグラフに表したものが図７である。
【００７７】
次に、この条件（式２２）下で、第５次スプリアスを求めると、
【００７８】
【数２１】
2008187272.tif 000023
【００７９】
となる。
【００８０】
第３次および第５次の高調波を同時に消す条件は
Ｓ５（４，Ｂ，α（Ｂ））＝０        …式（２４）
より、
【００８１】
【数２２】
2008187272.tif 000024
【００８２】
と求まる。したがって、この条件を持つｇ（ｆ）は、第３次・第５次高調波を抑制することができることが分かる。
【００８３】
図８は、式（２３）におけるＢと第５次スプリアスＳ５（４，Ｂ、α（Ｂ））の関係を表すグラフである。図７からは、Ｂが４．５以上１６以下で第５次スプリアスが抑制されていることが分かる。また図８から、Ｂが６以上１２以下で第５次スプリアスがより抑制されていることが分かる。特に、式（２５）で求めたように、Ｂ＝８で第５次スプリアスが最も抑制されているのが分かる。
【００８４】
式（２５）の条件の波形は、その波形のピークツーピーク値を２Ｖ０で表記すると、図９に示す波形になる。図１０は、この場合のそのスプリアス特性を示す図である。
【００８５】
図１０から、図９に示す波形の場合、第１図に示す波形に比べて第５次高調波のスプリアスが抑制され、第６次以下の高調波成分が発生しないこと、第７次スプリアスに関しては三角波と同等であること、が分かる。第７次スプリアスは、第５次スプリアスよりも低く、また、基本波からも離れているので、ローパスフィルタで減衰させることが容易である。したがって、図９に示す擬似正弦波は、容易にその高調波成分をフィルタ処理で減衰されることができるという利点がある。
【００８６】
図９の波形のＶ０は任意の値である。これは回路的に考えると、波形が電圧方向に定数倍されてもスプリアスの特性は変わらず、第３次・第５次高調波を抑制できると言うことを示している。また、波形が時間軸方向に定数倍されてもスプリアス特性は変わらない。
【００８７】
（図９に示す擬似正弦波を生成する回路）
次に、図９に示した擬似正弦波を生成する回路、すなわち、回路素子の温度特性の変化にも関わらずに、図１０に示すスプリアス特性を実現する回路構成を示す。図１２および図１３は、このような回路構成の波形生成回路を含む装置の一例を示す図である。この例では、ＶＣＯの矩形波出力から、図９に示す擬似正弦波を生成する。この回路構成は、ＶＣＯの矩形波出力を使うことからも理解されるように、固定された周波数の擬似正弦波と言うよりも、入力周波数に応じて周波数が変化する擬似正弦波を出力することを目的としている。
【００８８】
図１１は、図１２および図１３に示す回路を含む全体構成を示した図である。図１２における入力信号ＶＩＮは、本発明の波形生成回路に用いるにあたり、一定電圧を含め、どのような波形でも良い。また、図１３における入力信号ＦＯＵＴは、図１２のマルチバイブレータ３０、すなわちＶＣＯの出力である。しかしながら、図９の波形を生成することが可能であれば、図１３のＦＯＵＴの信号は、図１３のＬＯＧＩＣ２５を駆動することが可能な矩形波以外の波形でも良い。しかしながら、このＦＯＵＴの信号は、ＬＯＧＩＣ２５から見た場合に、その周期が一定の場合には、デューティが１／２の波形を有することが望ましく、図１２に示すマルチバイブレータ３０は、ＩＯＳＣが一定である限り、原理的には、デューティが１／２の波形を出力する。図１３に示す回路は、このＦＯＵＴを入力し、図９に示す波形のＶＯＵＴを生成する。
【００８９】
図１２は、本発明による波形生成回路への入力信号とすることが可能な信号ＦＯＵＴを出力する、マルチバイブレータ方式によるＶＣＯの回路図である。被変調信号ＶＩＮが１のＶ−Ｉコンバータに入力され、符号２で示す変調された電流ＩＯＳＣを生成する。ここで、ＶＩＮとＩＯＳＣは比例関係にある。この電流でマルチバイブレータ３０が駆動され、このマルチバイブレータ３０がＶＣＯとして動作することになる。
【００９０】
はじめに、符号１１で示すＳＲラッチが、Ｑ出力＝Ｈｉ、ＱＮ出力＝Ｌｏのときを考えると、符号３で示すＰＭＯＳがＯＦＦ、符号５で示すＮＭＯＳがＯＮ、符号６で示すＰＭＯＳがＯＮ、符号８で示すＮＭＯＳがＯＦＦという状態になる。
【００９１】
この状態で、ＩＯＳＣは、ＰＭＯＳ６を介して、符号７で示す容量Ｃ0をチャージする。その結果、符号１０で示すコンパレータの＋のレベルが上昇していく。この＋のレベルがＶＯＳＣに達したところで、コンパレータ１０の出力がＬｏからＨｉに反転し、ＳＲラッチ１１のＲ（リセット入力）にＨｉが入力され、リセット状態になる。
【００９２】
このリセット動作により、Ｑ出力＝Ｌｏ、ＱＮ出力＝Ｈｉとなり、今度は、ＰＭＯＳ３がＯＮ、ＮＭＯＳ５がＯＦＦ、ＰＭＯＳ６がＯＦＦ、ＮＭＯＳ８がＯＮという状態になる。この状態でＩＯＳＣは、ＰＭＯＳ３を介して、符号４で示す容量Ｃ0をチャージする。ＳＲラッチ１１がリセットされる前は、ＰＭＯＳ３がＯＦＦ、ＮＭＯＳ５がＯＮという状態だったので、符号４の容量Ｃ0には電荷がチャージされていない状態である。電流ＩＯＳＣ２によって符号４の容量Ｃ0が充電され、コンパレータ９の＋のレベルが上昇していくと、この＋のレベルがＶＯＳＣに達したところで、コンパレータ９の出力がＬｏからＨｉに反転し、ＳＲラッチ１１のＲにＨｉが入力され、ＳＲラッチをセット状態にする。以降、ＳＲラッチ１１がセットとリセットの状態を繰り返す。ここで、符号４および７の容量は、等しい容量Ｃ0を有する。
【００９３】
ＳＲラッチ１１がセット状態に入ってからリセット状態に入るまでの時間ｔは、ＩＯＳＣが変化せず、一定と仮定すると、
【００９４】
【数２３】
2008187272.tif 000025
【００９５】
である。
【００９６】
これが１２の矩形波出力ＦＯＵＴの半周期分にあたることから、この場合のＶＣＯの周波数は、
【００９７】
【数２４】
2008187272.tif 000026
【００９８】
と書くことができる。
【００９９】
図１３は、本発明による波形生成回路の一例を示す図である。図１３に示す回路は、図１２で示す回路からＦＯＵＴの信号を入力し、ＶＯＵＴの擬似正弦波を出力する。なお、図１２と図１３で、同じ記号は、同じものを表している。たとえば、ＩＯＳＣ、Ｃ０およびＶＯＳＣは、図１２と図１３で、同じ電流値、同じ容量、同じ電圧値を示している。この図１３に示す例では、符号２１で示すＯＰアンプと符号２２で示す容量Ｃ0から積分器が構成される。ここで、符号２２で示す容量Ｃ0は、図１２に示すマルチバイブレータ３０、すなわちＶＣＯの、符号４および７で示す容量Ｃ0と同じ値である。符号１３，１４，１９，２０は、電流源であり、符号１４，２０は、図１２に示すマルチバイブレータ３０、すなわちＶＣＯに用いられる変調された、符号２で示す電流ＩＯＳＣと同じであり、一方、符号１３，１９は、それぞれ、図１２で符号２で示す電流ＩＯＳＣを定数倍した（√２−１）（ルート２引く１）倍のＩＯＳＣである。ＰＭＯＳ１５、ＰＭＯＳ１６とＮＭＯＳ１７、ＮＭＯＳ１８は、それぞれ、符号１３，１４，１９，２０で示す電流源と符号２２の容量を繋ぐスイッチであり、それぞれ信号Ｐ１、Ｐ２、Ｎ１、Ｎ２によってＯＮとＯＦＦが制御される。たとえば、Ｐ１あるいはＰ２が、Ｈｉ（すなわち、ＶＤＤ近傍の値）のとき、ＰＭＯＳ１５あるいはＰＭＯＳ１６がＯＦＦとなり、反対にＮ１あるいはＮ２がＨｉ（すなわち、ＶＤＤ近傍の値）のとき、ＮＭＯＳ１９あるいはＮＭＯＳ２０がＯＮとなる。
【０１００】
図１３では、符号２２で示す容量Ｃ0が電流源１３，１４，１９，２０によってチャージまたはディスチャージされるように、信号Ｐ１、Ｐ２、Ｎ１、Ｎ２によって１５、１６、１７、１８のＭＯＳスイッチが制御されている。Ｐ１、Ｐ２、Ｎ１、Ｎ２の制御信号は２３、２４のコンパレータ出力ＰＯＵＴ１、ＰＯＵＴ２、ＬＩＭＩＴ＿Ｌ、ＬＩＭＩＴ＿ＵとＶＣＯ出力ＦＯＵＴによって２５のＬＯＧＩＣ部で生成されている。
【０１０１】
図１４は、図１３に示す回路によって、図１２の矩形波ＦＯＵＴを入力し、図９に示す波形、すなわち擬似正弦波ＶＯＵＴが生成される様子の例を示す図である。図１４における点線は、ＩＯＳＣのみによって容量Ｃ0がチャージあるいはディスチャージされたときの波形を表している。ＩＯＳＣが温度によって変化する特性を持ち、この特性を変化させるような温度変化が生じても、ＦＯＵＴも同時に変化し、このＦＯＵＴとＶＯＵＴの関係は変化せず、両者の関係は変化せずに、周波数のみが変化することが理解されよう。
【０１０２】
図１４で時刻ｔ１から時刻ｔ４までの期間は、入力信号の矩形波ＦＯＵＴの半周期にあたり、図１１あるいは図１２に示すＶＣＯでは、この間に、符号４または７で示す容量Ｃ０が０からＶＯＳＣまでチャージされている。図１２では、符号２２で示す容量Ｃ０が４種類の電流源に接続される。図１３を使用して、図９の波形が生成される原理を以下に説明する。なお、説明にあたって、図１３において、符号２１で示すＯＰアンプの入力側と出力側では、波形が正負反転すること理解されたい。また、図１４に示すように連続して動作が行われていることを前提に説明する。
【０１０３】
（Ａ）  時刻ｔ１〜時刻ｔ２の区間は、Ｎ１のみをＬｏ（ＶＳＳ）とすることにより、電流源１９の（１／α−１）ＩＯＳＣで容量２２がディスチャージされる。言い換えれば、ＯＰアンプの出力ＶＯＵＴが（１／α−１）に関連付けられた傾きで上昇する。  
すなわち、
【０１０４】
【数２５】
2008187272.tif 000027
【０１０５】
（Ｂ）  ｔ２〜ｔ３の区間は、Ｎ２のみをＬｏ（ＶＳＳ）とすることにより、電流源２０のＩＯＳＣで容量２２がディスチャージされる。  
すなわち、
【０１０６】
【数２６】
2008187272.tif 000028
【０１０７】
（Ｃ）ｔ３〜ｔ４の区間は、Ｎ１のみをＬｏ（ＶＳＳ）とすることにより、電流源１９の（１／α−１）ＩＯＳＣで容量２２がディスチャージされる。  
すなわち、
【０１０８】
【数２７】
2008187272.tif 000029
【０１０９】
（Ｄ）ｔ４〜ｔ５の区間は、Ｐ１のみＨｉ（ＶＤＤ）とすることにより、電流源１３の（１／α−１）ＩＯＳＣで容量２２がチャージされる。  
すなわち、
【０１１０】
【数２８】
2008187272.tif 000030
【０１１１】
（Ｅ）  ｔ５〜ｔ６の区間は、Ｐ２のみＨｉ（ＶＤＤ）とすることにより、電流源１４のＩＯＳＣで容量２２がチャージされる。  
すなわち、
【０１１２】
【数２９】
2008187272.tif 000031
【０１１３】
（Ｆ）  ｔ６〜ｔ７の区間は、Ｐ１のみＨｉ（ＶＤＤ）とすることにより、電流源１３の（１／α−１）ＩＯＳＣで容量２２がチャージされる。  
すなわち、
【０１１４】
【数３０】
2008187272.tif 000032
【０１１５】
以上、（２８）〜（３３）で一周期の動作が決まる。以降は再び（２８）のときの動作に戻り、同じ動作を繰り返す。このように、波形の傾きは容量２２と、容量２２に接続される定電流１３，１４，１９，２０から決定され、傾きが変化する点は、積分器の出力電圧ＶＯＵＴ２６とコンパレータ２３、２４の判定電圧によって決定される。
【０１１６】
ここで、この判定電圧について考察する。図１４において、点線部分を含んだ三角波が示されている。三角波のピークツーピーク値は、上述したように、ＶＯＳＣであり、図１４のたとえば、時刻ｔ３の値は、１周期で２ＶＯＳＣ変化する値の１／Ｂの変化分に相当し、したがってＡＧＮＤ＋２ＶＯＳＣ／Ｂとなる。同様に時刻ｔ２の値は、ＡＧＮＤ−２ＶＯＳＣ／Ｂとなる。
【０１１７】
また、図１４に示す実線の時刻ｔ３と時刻ｔ４の値の差は、その期間の傾きがｔ３までの傾きの（√２−１）倍されているので、（√２−１）２ＶＯＳＣ／Ｂとなる。したがって、時刻ｔ４の値は、正確に表すと、ＡＧＮＤ＋２ＶＯＳＣ／Ｂ＋（√２−１）２ＶＯＳＣ／Ｂ＝ＡＧＮＤ＋２√２ＶＯＳＣ／Ｂとなる。ここで、ＶＯＵＴがその値２ＶＯＳＣ／Ｂを変化させる時間は、２ＶＯＳＣの変化時間が周期Ｔであることから、Ｔ／Ｂとなる。
【０１１８】
ＶＯＵＴがその値２ＶＯＳＣ／Ｂを変化させる時間がＴ／Ｂとなるこの性質から、たとえば、電流値ＩＯＳＣが温度によって変わり、擬似三角波出力ＶＯＵＴの傾きが変化した場合でも、コンパレータ２３、２４の判定電圧が（ＡＧＮＤ±２ＶＯＳＣ／Ｂ）であれば、それにより傾きが変化する点と周期との関係は一定の関係を保つことになる。すなわち、波形ＶＯＵＴが時間軸方向に定数倍されるだけである。すなわち、温度特性による電流値変化でスプリアスの特性が変わることはないことになる。
【０１１９】
図１５は、図１３のＬＯＧＩＣ部の制御信号の論理関係を表している。図１４のｔ１〜ｔ７と図１５のｔ１〜ｔ７は、それぞれ擬似正弦波ＶＯＵＴの同じポイントを示している。
【０１２０】
ＰＯＵＴ１，ＰＯＵＴ２はそれぞれ２３、２４のコンパレータの出力であり、ＶＯＵＴ２６に応じて変化し、三角波の傾きが変化する点を決定する。  
符号２３のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ＋２ＶＯＳＣ／Ｂ）で  
ＰＯＵＴ１＝Ｌｏ      …式（３４）  
を出力し、ＶＯＵＴ＞（ＡＧＮＤ＋２ＶＯＳＣ／Ｂ）で  
ＰＯＵＴ１＝Ｈｉ    …式（３５）  
を出力する。  
符号２４のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ−２ＶＯＳＣ／Ｂ）で  
ＰＯＵＴ１＝Ｌｏ      …式（３６）  
を出力し、ＶＯＵＴ＞（ＡＧＮＤ−２ＶＯＳＣ／Ｂ）で  
ＰＯＵＴ１＝Ｈｉ    …式（３７）  
を出力する。
【０１２１】
式（３４）〜式（３７）の動作を表すと、図１５のＰＯＵＴ１、ＰＯＵＴ２で示す波形となる。また、Ｐ１、Ｐ２、Ｎ１、Ｎ２は図１４の説明で既出の式（２８）〜（３３）のような動作をする必要があるので、それをタイミング図で表現すると、図１５に示す波形として示すことができる。
【０１２２】
ＬＩＭＩＴ＿Ｌ、ＬＩＭＩＴ＿Ｕは、それぞれ符号３１，３２のコンパレータの出力である。
【０１２３】
符号３１のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ＋２ＶＯＳＣ／αＢ）で  
ＬＩＭＩＴ＿Ｕ＝Ｌｏ…式（３８）  
を出力し、ＶＯＵＴ＞（ＡＧＮＤ＋２ＶＯＳＣ／αＢ）で  
ＬＩＭＩＴ＿Ｕ＝Ｈｉ…式（３９）  
を出力する。ここで、ＡＧＮＤ＋２ＶＯＳＣ／αＢは、上述した図１４の時刻ｔ４における実線の値である。
【０１２４】
３２のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ−２ＶＯＳＣ／αＢ）で  
ＬＩＭＩＴ＿Ｕ＝Ｌｏ…式（４０）  
を出力し、ＶＯＵＴ＞（ＡＧＮＤ−２ＶＯＳＣ／αＢ）で  
ＬＩＭＩＴ＿Ｕ＝Ｈｉ…式（４１）  
を出力する。ここで、ＡＧＮＤ−２ＶＯＳＣ／αＢは、上述した図１４の時刻ｔ１における実線の値である。
【０１２５】
すなわち、ＬＩＭＩＴ＿Ｕは（ＡＧＮＤ＋２ＶＯＳＣ／αＢ）＜ＶＯＵＴとなったときに、電流源１３，１４による容量２２への電荷のディスチャージをストップする信号であり、ＬＩＭＩＴ＿ＬはＶＯＵＴ＜（ＡＧＮＤ−２ＶＯＳＣ／αＢ）となったときに、電流源１９，２０による容量２２への電荷のチャージをストップする信号である。
【０１２６】
このように、ＬＩＭＩＴ＿ＵとＬＩＭＩＴ＿Ｌは、ＶＯＵＴ２６の振幅の上限と下限を制限し、図１４に示すような波形のＤＣポイント、すなわち、動作電圧範囲を決定する働きを持つ。言い換えれば、これにより、図１２および図１３に示す回路への電源投入後の、図１３の積分器の容量へのチャージあるいはディスチャージ状態がどのような状態にあっても、所定サイクル後においては、図１４に実線で示すような動作範囲に落ち着くことになる。
【０１２７】
ＬＩＭＩＴ＿Ｕ＝ＨｉかつＦＯＵＴ＝Ｈｉのときは、  
｛Ｎ１，Ｎ２｝＝｛Ｌｏ，Ｌｏ｝    …式（４２）  
となり、ＬＩＭＩＴ＿Ｌ＝Ｌ０かつＦＯＵＴ＝Ｌ０のときは、  
｛Ｐ１，Ｐ２｝＝｛Ｈｉ，Ｈｉ｝    …式（４３）  
となることが必要である。
【０１２８】
以上の式（２８）〜式（４３）を満たすような、Ｐ１、Ｐ２、Ｎ１、Ｎ２を生成すればよく、ＰＯＵＴ１、ＰＯＵＴ２、ＬＩＭＩＴ＿Ｌ、ＬＩＭＩＴ＿Ｕ、ＦＯＵＴから生成可能で、それぞれ、
【０１２９】
【数３１】
2008187272.tif 000033
【０１３０】
とすればよい。
【０１３１】
このように、三角波の傾きを適切に切り換えることで、図６に示すような波形を生成し、矩形波から、第３次・第５次高調波を抑制した波形を生成することが可能となる。そのとき、式（２５）に示すように、Ｂ＝８，α＝１／√２であると、完全に第３次・第５次高調波を抑制することができる図９に示す波形となる。
【０１３２】
また、ＩＯＳＣが温度特性を持った場合でも、出力の波形ＶＯＵＴは時間軸方向に定数倍されるだけであり、スプリアス特性は維持される。このことは、図１３に示す回路は、温度によらず、矩形波から、第３次・第５次の高調波を抑制した出力を生成することが可能である、ということを意味する。
【０１３３】
なお、上述した説明では、電流の向きが同じであるが異なる電流値の２つの定電流電源を切り換える方式の回路例を示した。しかし、図１３の、ＩＯＳＣの電流を流す符号１４と１６の電流源が２−√２の電流を流すように変更し、ＩＯＳＣの電流を符号２２の容量に流す場合に、この２−√２の電流源と√２−１の電流源とを共に使用するようにしても同様の動作を得ることができる。また、図１３の、√２−１の電流を流す符号１７と１９の電流源が２−√２の電流を流すように変更し、√２−１の電流を符号２２の容量に流す場合に、この２−√２の電流源と符号１４と１６の電流源とを共に使用するようにしても同様の動作を得ることができる。
【０１３４】
なお、説明に用いた図１２、図１３の回路はＦＭ変調に用途が制限されるものではなく、マルチバイブレータの矩形波出力から、第３次・第５次高調波を発生させない波形、擬似正弦波を生成する場合に用いることができる。
【０１３５】
本実施形態では、入力はマルチバブレータの矩形波としたが、その他の発振器に対しても、式（２７）の周波数が入力周波数に一致するように、図１３のＩＯＳＣ、ＶＯＳＣ、Ｃ0のパラメータを設定すれば、同様の動作をさせ、同様の特性を得ることが可能である。
【０１３６】
またさらに、上述した実施形態では、矩形波を入力としたが、積分器と、電流値の異なる複数の電流源を用いて入力周波数と同じ周波数を持つように図９の波形が生成可能であれば、入力波形は必ずしも矩形波に制限されない。
【図面の簡単な説明】
【０１３７】
【図１】従来例における、第３次高調波を発生させない台形波を示す図である。
【図２】台形波ｆ（ｔ）の一般的な波形の定義を示す図である。
【図３】矩形波のスプリアス特性を示す図である。
【図４】三角波のスプリアス特性を示す図である。
【図５】図１に示す台形波のスプリアス特性を示す図である。
【図６】図２に示す台形波の自由度を増やした台形波ｇ（ｔ）の一般的な波形の定義を示す図である。
【図７】図６に示す波形で、第３次スプリアスを発生しないｇ（ｔ）におけるＢとαの関係を示す図である。
【図８】図６に示す波形で、第３次スプリアスを発生しない状態での第５次スプリアスＳ５とＢの関係を示す図である。
【図９】図６に示す台形波において、第３次・第５次高調波を発生させない波形を示す図である。
【図１０】図９に示す波形のスプリアス特性を示す図である。
【図１１】本発明が適用可能な構成を示す図であり、図１２、図１３の回路全体を表す概念図である。
【図１２】Ｖ−Ｉコンバータとマルチバイブレータを組み合わせた矩形波ＦＭ変調回路である。
【図１３】図１１の矩形波ＦＭ信号出力から、第３次・第５次高調波を発生させない擬似正弦波形を生成させる回路である。
【図１４】入力する矩形波と、本発明により生成された擬似正弦波形とのタイミング相関を表す図である。
【図１５】擬似正弦波形と、図１２に示すロジック部の入出力信号の関係の例を示す図である。
【符号の説明】
【０１３８】
１    Ｖ−Ｉコンバータ
３、６、１５、１６    ＰＭＯＳ
４、７、２２    容量
５、８、１７、１８    ＮＭＯＳ
９、１０    コンパレータ
２１    ＯＰアンプ
２３、２４、３１、３２    コンパレータ
２５    ＬＯＧＩＣ
２６    ＶＯＵＴ
２７    積分器
２８    定電流源回路２
２９    定電流源回路１
３０    マルチバイブレータ
３３    リミッター
【図１】
2008187272.tif 000034
【図２】
2008187272.tif 000035
【図３】
2008187272.tif 000036
【図４】
2008187272.tif 000037
【図５】
2008187272.tif 000038
【図６】
2008187272.tif 000039
【図７】
2008187272.tif 000040
【図８】
2008187272.tif 000041
【図９】
2008187272.tif 000042
【図１０】
2008187272.tif 000043
【図１１】
2008187272.tif 000044
【図１２】
2008187272.tif 000045
【図１３】
2008187272.tif 000046
【図１４】
2008187272.tif 000047
【図１５】
2008187272.tif 000048