(57)【要約】      （修正有）【課題】金属除去工程において微細ゲートに加えられる物理的衝撃を低減して安定的にＴ-ゲートを形成する方法を提供する。【解決手段】メタモーフィック高電子移動度トランジスタのＴ-ゲートを形成する方法であって、基板上に複数のレジスト膜３０２，３０３を順次積層する段階と、前記積層されたレジスト膜に電子ビームリソグラフィを用いてＴ型パターンを形成する段階と、前記Ｔ型パターンが形成された基板上にゲート金属層３０５を形成する段階と、接着部材３０６を前記積層されたレジスト膜の最上層に形成されたゲート金属層３０５と接着されるようにした後、前記接着部材と前記積層されたレジスト膜の最上層に形成されたゲート金属層とを前記基板から分離させることで、前記積層されたレジスト膜の最上層に形成されたゲート金属層を除去する段階と、前記積層されたレジスト膜を全て除去する段階とを含んでなる。【選択図】図３Ｅ
2008187164.tif 000002
【特許請求の範囲】
【請求項１】
メタモーフィック高電子移動度トランジスタのＴ-ゲートを形成する方法であって、
基板上に複数のレジスト膜を順次積層する段階と、
前記積層されたレジスト膜に電子ビームリソグラフィを用いてＴ型パターンを形成する段階と、
前記Ｔ型パターンが形成された基板上にゲート金属層を形成する段階と、
接着部材を前記積層されたレジスト膜の最上層に形成されたゲート金属層と接着されるようにした後、前記接着部材と前記積層されたレジスト膜の最上層に形成されたゲート金属層とを前記基板から分離させることで、前記積層されたレジスト膜の最上層に形成されたゲート金属層を除去する段階と、
前記積層されたレジスト膜を全て除去する段階と
を含んでなることを特徴とするメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法。
【請求項２】
前記積層されたレジスト膜は、Ｐｏｌｙｍｅｔｈｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ（ＰＭＭＡ）、Ｐｏｌｙｍｅｔｈｙｌ Ｇｌｕｔａｒｉｍｉｄｅ（ＰＭＧＩ）、ＰＭＭＡ-Ｍｅｔｈａｃｒｙｌｉｃ Ａｃｉｄ（ＰＭＭＡ-ＭＡＡ）が下部から順次積層されたことを特徴とする請求項１に記載のＴ-ゲート形成方法。
【請求項３】
前記電子ビームリソグラフィは、それぞれ前記Ｔ-ゲートの頭部分及び足部分のパターニングのために２段階で行われることを特徴とする請求項１に記載のＴ-ゲート形成方法。
【請求項４】
前記ゲート金属層は、チタニウム、白金、金を下部から順次塗布することで形成することを特徴とする請求項１に記載のＴ-ゲート形成方法。
【請求項５】
チタニウムは２０ｎｍ〜４０ｎｍの厚さに、白金は１５ｎｍ〜２５ｎｍの厚さに、金は２００ｎｍ〜３００ｎｍの厚さに塗布することを特徴とする請求項４に記載のＴ-ゲート形成方法。
【請求項６】
前記接着部材は前記ゲート金属層との接着力が、前記ゲート金属層と前記積層されたレジスト膜の最上層との接着力に比べて強い接着部材であることを特徴とする請求項１に記載のＴ-ゲート形成方法。
【請求項７】
前記接着部材は接着テープを含むことを特徴とする請求項１に記載のＴ-ゲート形成方法。
【請求項８】
メタモーフィック高電子移動度トランジスタを製造する方法であって、
基板上にメタモーフィックバッファ層、ドーピングされていないバッファ層、ドーピングされていないチャネル層、ドーピングされていないスペーサ層、デルタドーピング層、ショットキー障壁層、エッチング防止層及びドーピングされたキャップ層を順次積層する段階と、
前記キャップ層上にオーミック金属層からなるソース及びドレイン電極を形成する段階と、
前記ソース及びドレイン電極が形成された前記キャップ層上に複数のレジスト膜を順次積層する段階と、
前記積層されたレジスト膜に電子ビームリソグラフィを用いてＴ型パターンを形成する段階と、
前記Ｔ型パターンをマスクとして前記キャップ層及び前記エッチング防止層を湿式エッチングするゲートリセス工程を行う段階と、
前記ゲートリセス工程が完了した構造物上にゲート金属層を形成する段階と、
接着部材を前記積層されたレジスト膜の最上層に形成されたゲート金属層と接着されるようにした後、前記接着部材と前記積層されたレジスト膜の最上層に形成されたゲート金属層とを前記基板から分離させることで、前記積層されたレジスト膜の最上層に形成されたゲート金属層を除去する段階と、
前記積層されたレジスト膜を全て除去する段階と
を含んでなることを特徴とするメタモーフィック高電子移動度トランジスタの製造方法。
【請求項９】
前記基板はガリウム砒素またはインジウムリンからなることを特徴とする請求項８に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１０】
前記エッチング防止層をドーピングする段階を更に含むことを特徴とする請求項８に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１１】
前記エッチング防止層はインジウムリンを用いることを特徴とする請求項１０に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１２】
前記ドーピングの濃度は、１×１０１８〜５×１０１９ｃｍ-３であることを特徴とする請求項１１に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１３】
前記オーミック金属層は、チタニウム、白金、金を下部から順次形成してなることを特徴とする請求項８に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１４】
チタニウムは２０ｎｍ〜４０ｎｍの厚さに、白金は１５ｎｍ〜２５ｎｍの厚さに、金は２００ｎｍ〜３００ｎｍの厚さに塗布することを特徴とする請求項１３に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１５】
前記オーミック金属層は、金-ゲルマニウム合金、ニッケル、金を下部から順次形成してなることを特徴とする請求項８に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１６】
前記ソース及びドレイン電極を形成する段階の後に熱処理を施して前記オーミック金属層と前記キャップ層との間にオーミック接触を形成する段階を更に含むことを特徴とする請求項１５に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１７】
前記ゲートリセス工程は、
前記キャップ層に対するエッチング率が前記エッチング防止層に対するエッチング率よりも高い第１エッチング溶液を用いて前記キャップ層をエッチングした後、前記エッチング防止層でエッチングを中断する段階と、
第２エッチング溶液を用いて前記エッチング防止層をエッチングする段階と
を含むことを特徴とする請求項８に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【請求項１８】
前記ゲートリセス工程は、前記キャップ層に対するエッチング率が前記エッチング防止層に比べて高いエッチング溶液を用いて前記キャップ層及び前記エッチング防止層をエッチングすることを特徴とする請求項８に記載のメタモーフィック高電子移動度トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体を基盤とするメタモーフィック高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ)を製作する方法において、Ｔ-ゲートを基板上に安定的に形成する方法及び素子の寄生抵抗を低減させるためにエピ構造を最適化する方法に関する。
【背景技術】
【０００２】
近年、通信技術の発達に伴い、通信周波数が２ＧＨｚ以上の高周波領域に応用される通信素子は従来のシリコンを用いる素子に比べて高い電子移動度を有さなければならず、そのため、高い電子移動度を有するガリウム砒素(ＧａＡｓ）またはインジウムリン（ＩｎＰ)などのような化合物半導体が広く用いられている。このような化合物に基づいて電界効果トランジスタを製作する場合にはミリメートル波帯域のような超高周波領域における素子特性はゲートの特性、即ちゲート長及びゲート抵抗に大きく依存する。即ち、超高周波用素子の場合にゲート長が短いほど伝導度が増加し、ゲート-ソースキャパシタンスが減少する。従って、ゲート長が短いほど最大発振周波数ｆｍａｘ、電流利得遮断周波数ｆＴなど超高周波特性が改善される。しかしながら、ゲート長が短くなれば、ゲートの断面積も小さくなり、ゲート導線の抵抗が増加し、このようなゲート抵抗の増加は高周波領域における素子利得、特に電流利得の減少を招く。
【０００３】
このようなゲート長とゲート抵抗のトレード-オフの問題を解決するために、ショットキー層と接触するゲート電極の長さを短くし、ゲート全体の断面積は増加させるＴ-ゲートが適用されている。
【０００４】
このようなＴ-ゲート構造を用いて超高周波用素子を製作するにおいて、ゲート長が数十ナノメータ以下の場合にはＴ-ゲートを基板上に安定的に形成することが非常に重要である。即ち、素子のゲート長が短くなれば金属除去工程時に加えられる物理的衝撃によってゲートが倒れる現象が発生して素子の性能低下が生じる。図１Ａ乃至図１Ｅは、従来のＴ-ゲートの形成方法及びその際に発生する問題を示している。
【０００５】
従来のＴ-ゲートの形成方法は、基板１０１上に電子ビームに対する感度が互いに異なるレジスト膜を複数に積層する多重レジスト構造を形成する。例えば、図１Ａでのように、ＰＭＭＡ、ＰＭＭＡ-ＭＡＡなどを組合せて３層が積層されている多重レジスト構造１０２を形成する。次に、電子ビームを用いたリソグラフィ工程でＴ型パターンを形成した後、現像及び洗浄段階を経て図１Ｂに示すようなＴ型レジスト構造を形成する。その後、ゲート金属、例えばチタニウム、白金、金を下部から順次形成した（以下、チタニウム／白金／金)ようなゲート金属１０３を蒸着して図１Ｃに示すようなゲートを形成した後、これをレジスト溶解剤１０４を用いてレジスト膜及びレジスト膜上に塗布されていた金属層まで全て除去する方法（以下、リフトオフ方法）を用いてＴ-ゲートを形成する（図１Ｄ）。
【０００６】
しかしながら、このような従来のリフトオフ方法によれば、図１Ｄに示すように、レジスト溶解剤１０４中でレジスト膜が溶解して残余金属が自由に移動でき、このような移動中に微細ゲートに物理的衝撃を加えられるようになり、ゲートが倒れる現象が発生し得る（図１Ｅ）。図２は、従来の金属除去工程で製作した３５ｎｍのＴ-ゲートの断面写真を示している。金属の蒸着及び除去後に３５ｎｍのＴ-ゲートが基板上に立っていられず、横に倒れることが分かる。
【０００７】
一方、ゲート長の縮小には成功しても素子のエピ構造による寄生抵抗を低減できなければ、大部分の素子において電流利得遮断周波数に優れた素子は最大発振周波数性能が劣り、最大発振周波数性能に優れた素子は電流利得遮断周波数性能が劣るという問題が発生する。しかしながら、高い周波数で動作する回路を製作するためには、電流利得遮断周波数と最大発振周波数の両方に優れていなければならない。従って、優れた電流利得遮断周波数と最大発振周波数を得るためには、寄生抵抗を減少させるために素子のエピ構造を最適化する必要がある。
【非特許文献１】Ｋ. Ｅｌｇａｉｄ, ｅｔ. ａｌ., ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ. ２６（１１), Ｎｏｖ. ２００５
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記事情に鑑みてなされたものであって、その目的は、金属除去工程において微細ゲートに加えられる物理的衝撃を低減して安定的にＴ-ゲートを形成する方法を提供することにある。
【０００９】
また、本発明の他の目的は、素子の寄生抵抗を低減できるエピ構造を提案することで、優れた性能を有するメタモーフィック高電子移動度トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の一観点によるメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法は、メタモーフィック高電子移動度トランジスタのＴ-ゲートを形成する方法であって、基板上に複数のレジスト膜を順次積層する段階と、前記積層されたレジスト膜に電子ビームリソグラフィを用いてＴ型パターンを形成する段階と、前記Ｔ型パターンが形成された基板上にゲート金属層を形成する段階と、接着部材を前記積層されたレジスト膜の最上層に形成されたゲート金属層と接着されるようにした後、前記接着部材と前記積層されたレジスト膜の最上層に形成されたゲート金属層とを前記基板から分離させることで、前記積層されたレジスト膜の最上層に形成されたゲート金属層を除去する段階と、前記積層されたレジスト膜を全て除去する段階とを含んでなることを特徴とする。
【００１１】
本発明の他の観点によるメタモーフィック高電子移動度トランジスタの製造方法は、メタモーフィック高電子移動度トランジスタを製造する方法であって、基板上にメタモーフィックバッファ層、ドーピングされていないバッファ層、ドーピングされていないチャネル層、ドーピングされていないスペーサ層、デルタドーピング層、ショットキー障壁層、エッチング防止層及びドーピングされたキャップ層を順次積層する段階と、前記キャップ層上にオーミック金属層からなるソース及びドレイン電極を形成する段階と、前記ソース及びドレイン電極が形成された前記キャップ層上に複数のレジスト膜を順次積層する段階と、前記積層されたレジスト膜に電子ビームリソグラフィを用いてＴ型パターンを形成する段階と、前記Ｔ型パターンをマスクとして前記キャップ層及び前記エッチング防止層を湿式エッチングするゲートリセス工程を行う段階と、前記ゲートリセス工程が完了した構造物上にゲート金属層を形成する段階と、接着部材を前記積層されたレジスト膜の最上層に形成されたゲート金属層と接着されるようにした後、前記接着部材と前記積層されたレジスト膜の最上層に形成されたゲート金属層とを前記基板から分離させることで、前記積層されたレジスト膜の最上層に形成されたゲート金属層を除去する段階と、前記積層されたレジスト膜を全て除去する段階とを含んでなることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、接着部材を用いた金属除去方法を用いて安定的に微細ゲートを形成でき、高濃度でドーピングされたインジウムリンのエッチング防止層を導入したエピ構造を用いて寄生抵抗成分を低減することで、超高速動作が可能な高電子移動度トランジスタを製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施の形態について、図面を参照しながら詳細に説明する。
【００１４】
図３Ａ乃至図３Ｆには、本発明によるＴ-ゲートの形成方法が段階別に示されている。図３Ａに示すように、基板３０１上に複数のレジスト膜を順次積層する。このとき、このように積層されているそれぞれのレジスト膜は電子ビームに対する感度または現像液に対する反応が互いに異なる。例えば、最下層である第１レジスト膜３０２は相対的に電子ビームに対する感度が低いＰＭＭＡ（ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）からなり、中間層である第２レジスト膜３０３及び最上層である第３レジスト膜３０４はそれぞれ相対的に電子ビームに対して優れた感度を有するＰＭＧＩ（ｐｏｌｙｍｅｔｈｙｌ ｇｌｕｔａｒｉｍｉｄｅ）及びＰＭＭＡ-ＭＡＡ（ＰＭＭＡ-ｍｅｔｈａｃｒｙｌｉｃ ａｃｉｄ）からなる。また、第１レジスト膜３０２であるＰＭＭＡは５０ｎｍ〜１５０ｎｍ、第２レジスト膜３０３であるＰＭＧＩは４５０ｎｍ〜５００ｎｍ、第３レジスト膜３０４であるＰＭＭＡ-ＭＡＡは４５０ｎｍ〜５５０ｎｍの厚さ範囲で塗布され得る。
【００１５】
次に、電子ビームリソグラフィを用いて第１〜第３レジスト膜３０２、３０３、３０４を露光させ、現像した後に洗浄して積層されたレジスト膜に図３Ｂに示すように、Ｔ型パターンを形成する。ここで、ゲートの頭部分と足部分の横断面の長さの差が大きいので、それを考慮してゲートの頭部分を形成するための電子ビーム露光段階と、ゲートの足を形成するための電子ビーム露光段階を２段階に分けて行うことが好ましい。
【００１６】
その後、前記Ｔ型パターンが形成された基板３０１にゲート金属層３０５を形成する（図３Ｃ）。このとき、ゲート金属層３０５としては、チタニウム／白金／金で積層された構造を用いることができ、このようなゲート金属は電子ビーム蒸着法やスパッタリング方法により蒸着できる。
【００１７】
更に、接着部材３０６を、積層されたレジスト膜の最上層に形成されたゲート金属層３０５と接着されるようにした後（図３Ｄ）、接着部材３０６及び前記接着部材３０６に接着されたゲート金属層３０５を分離してレジスト膜上に形成されていたゲート金属層３０５を全て除去する（図３Ｅ）。このとき、レジスト膜の最上層に形成されていたゲート金属層３０５を安定的に分離するためには、接着部材３０６とゲート金属層３０５間の接着力が、前記ゲート金属層３０５と前記積層されたレジスト膜の最上層との接着力に比べて強くなければならない。接着部材３０６としては、例えば接着テープのようにゲート金属層３０５に対して接着力のあるものであればよい。
【００１８】
最後に、レジスト膜が残っている基板３０１を溶解剤に浸して残っていたレジスト膜を全て除去すれば、図３Ｆに示すようなＴ-ゲート３０５が形成される。このような本発明によれば、積層されたレジスト膜の最上層上に形成されたゲート金属層が除去されてからレジスト膜が除去されるので、残余金属の移動によりＴ-ゲートに物理的衝撃を加える現象が起こらず、安定的にＴ-ゲートを形成できる。
【００１９】
図４Ａ乃至図４Ｃには、前述した方法により実際に３５ｎｍのＴ-ゲートを形成するに際して段階別にその断面を走査電子顕微鏡で撮影した写真が示されている。図４Ａに示されている図面符号４０１は基板であり、４０２、４０３、４０４はそれぞれ第１レジスト膜、第２レジスト膜、第３レジスト膜を示し、４０５は電子ビームにより形成されたゲート金属層を示す。図４Ａには、Ｔ型パターンを形成した後、ゲート金属層を形成した後の断面が示されており、図４Ｂには接着テープを用いて積層されたレジスタの最上層に形成されたゲート金属層を除去した後の断面写真が示されている。接着テープでゲート金属層を除去した後も最上層のレジスト膜（第３レジスト膜）は如何なる変形も発生しないことから最上層のレジスト膜によって保護されている微細パターンのＴ-ゲートには何らの物理的衝撃も加えられていないことが分かる。図４Ｃは、レジスト除去溶液を用いてレジスタの除去及び洗浄が完了した後に、電子顕微鏡でＴ-ゲートの断面を撮影した写真である。金属除去工程後にも３５ｎｍのＴ-ゲートが倒れずに安定的に形成されていることが分かる。
【００２０】
図５Ａ乃至図５Ｆには、このようなＴ-ゲートの形成方法を用いてメタモーフィック高電子移動度トランジスタを製作する段階が示されている。まず、化合物半導体基板５０１上に複数のエピタキシャル層、例えばメタモーフィックバッファ層５０２、ドーピングされていないバッファ層５０３、ドーピングされていないチャネル層５０４、ドーピングされていないスペーサ層５０５、デルタドーピング層５０６、ショットキー障壁層５０７、エッチング防止層５０８及びキャップ層５０９を順次積層する（図５Ａ）。このとき、化合物半導体基板５０１は、ガリウム砒素(ＧａＡｓ）またはインジウムリン(ＩｎＰ)基板を含む。
【００２１】
一例として、基板としてガリウム砒素を用いる場合には、メタモーフィックバッファ層５０２は２５０ｎｍ〜３５０ｎｍの厚さを有するようにし、ドーピングされていないバッファ層５０３はＩｎ０.５２Ａｌ０.４８Ａｓを２５０ｎｍ〜３５０ｎｍの厚さに形成し、チャネル層はドーピングされていないＩｎ０．５３Ｇａ０.４７Ａｓを１００ｎｍ〜２００ｎｍ の厚さに形成し、スペーサ層５０５はドーピングされていないＩｎ０.５２Ａｌ０.４８Ａｓを５ｎｍ〜１０ｎｍの厚さに形成し、デルタドーピング層５０６はスペーサ層５０５の上層部を６×１０１２ｃｍ-２のドーピング濃度でドーピングして形成し、ショットキー障壁層５０７としてはドーピングされていないＩｎ０.５２Ａｌ０.４８Ａｓを５ｎｍ〜１５ｎｍの厚さに形成し、エッチング防止層５０８としては５ｎｍ〜１０ｎｍのインジウムリンを形成し、キャップ層５０９としては１×１０１９ｃｍ-３のドーピング濃度でドーピングされたＩｎ０.５３Ｇａ０.４７Ａｓを１５ｎｍ〜２５ｎｍの厚さに形成する。このとき、キャップ層５０９は高濃度でドーピングされた層であって、その上に形成されるオーミック金属層からなるソース及びドレイン電極との接触抵抗を減少させるオーミック層としての役割も行う。更に、ドーピングはシリコンのような４族元素を用いて行う。エッチング防止層５０８はキャップ層５０９に対してエッチング選択比の差が非常に大きいため、後述するゲートリセス工程でキャップ層５０９の湿式エッチング時にこれを中断させたり、エッチング率を減少させたりする機能を行える。
【００２２】
その後、図５Ｂに示すように、レジスト膜５１０を塗布してパターニングし、オーミック金属層５１１を塗布する。このとき、オーミック金属層５１１としては、チタニウム／白金／金をそれぞれ２０ｎｍ〜４０ｎｍ／１５ｎｍ〜２５ｎｍ／２００ｎｍ〜３００ｎｍの厚さ範囲で電子ビーム蒸着法またはスパッタリング方法により形成できる。
【００２３】
次に、リフトオフ方法によりソース電極及びドレイン電極５１２を形成する（図５Ｃ）。このとき、ソース及びドレイン電極５１２を形成した後、熱処理を施してもよく、熱処理の代わりに非熱処理を行ってもよい。例えば、オーミック金属層５１１はチタニウム／白金／金を電子ビーム蒸着法により形成してソース及びドレイン電極５１２を形成した後に熱処理を施さないか、または金-ゲルマニウム合金／ニッケル／金を蒸着し、熱処理を施してオーミック接触を形成できる。
【００２４】
更に、前述した方法により積層されたレジスト膜５１３を形成し、電子ビームリソグラフィを用いてＴ型パターンを形成する（図５Ｄ）。
【００２５】
次に、前記Ｔ型パターンをマスクとして用いて湿式エッチングにより基板のキャップ層５０９及びエッチング防止層５０８を一定部分エッチングするゲートリセス工程を行う（図５Ｅ）。このとき、湿式エッチング工程の特性上、マスクの下部もエッチングされるアンダーカットによりリセスされた部分は図５Ｅに示されるように形成される。湿式エッチング時にキャップ層５０９のエッチング厚さをより正確に調節するために、キャップ層５０９に対するエッチング率がエッチング防止層５０８に対するエッチング率よりも高い第１エッチング溶液を用いてキャップ層をエッチングした後、前記エッチング防止層５０８でエッチングを中断して前記エッチング防止層５０８のエッチング溶液である第２エッチング溶液を用いてエッチング防止層５０８をエッチングする２段階で行える。
【００２６】
工程をより単純化するためには、一度の湿式エッチングでゲートリセス工程を行うことも可能である。即ち、キャップ層５０９に対するエッチング率が前記エッチング防止層５０８に比べて高いエッチング溶液を用いて前記キャップ層５０９をエッチングした後、前記キャップ層５０９のエッチング速度よりも相対的に低いエッチング速度でエッチング防止層５０８をエッチングすることで、より正確にゲートリセス工程の完了時点を調節できる。
【００２７】
その後、ゲート金属層を形成し、接着部材を用いて積層されたレジスト膜上のゲート金属層を除去した後、溶解剤を用いて残っているレジスト膜を除去してＴ-ゲート５１４を形成することで、メタモーフィック高電子移動度トランジスタを製造する（図５Ｆ）。
【００２８】
このような構造を有するメタモーフィック高電子移動度トランジスタは、寄生抵抗を減少させることで素子特性を更に向上させることができる。素子の寄生抵抗成分は、前記キャップ層５０９の下部に形成されているエッチング防止層５０８を高濃度でドーピングすることにより、オーミック層としての役割を行うキャップ層５０９との接触抵抗を減少させることで減少させることができる。このような目的を実現するための一例として、エッチング防止層５０８としてインジウムリンを用いる場合、ドーピング濃度を１×１０１８〜５×１０１９ｃｍ-３に調節できる。以下では、前述したＴ-ゲートの形成方法による具体的な３５ｎｍＴ-ゲートのメタモーフィック高電子移動度トランジスタの製造実験例及び素子特性のテスト結果について説明する。
【００２９】
本実施形態では化合物半導体基板としてガリウム砒素基板を用いた。ガリウム砒素基板上に形成されているエピタキシャル構造は、上層から順に１×１０１９ｃｍ-３の濃度でドーピングした２０ｎｍのキャップ層（Ｉｎ０.５３Ｇａ０．４７Ａｓ)、５×１０１８ｃｍ-３でドーピングした５ｎｍのインジウムリンのエッチング防止層、ドーピングしていない１０ｎｍのショットキー障壁層（Ｉｎ０.５２Ａｌ０.４８Ａｓ)、６×１０１２ｃｍ-２の濃度でドーピングしたデルタドーピング層、ドーピングしていない４ｎｍのスペーサ層（Ｉｎ０．５２Ａｌ０.４８Ａｓ)、ドーピングしていない１５０ｎｍのチャネル層（Ｉｎ０.５３Ｇａ０．４７Ａｓ)、ドーピングしていない３００ｎｍのバッファ層(Ｉｎ０．５２Ａｌ０.４８Ａｓ)、３００ｎｍのメタモーフィックバッファ層から構成されている。素子間の隔離工程であるメサ工程を行った後（図示せず)、ソース及びドレイン電極を形成するためのオーミック工程が行われる。オーミック工程は非熱処理方式であり、チタニウム／白金／金（３０ｎｍ／２０ｎｍ／２５０ｎｍ)を電子ビーム蒸着機を用いて蒸着した後、リフトオフ方法によりソース及びドレイン電極が製作された。オーミック工程後にオーミック接触抵抗を測定した結果、０.０２３Ω・ｍと、優れた性能を有することが確認できた。
【００３０】
Ｔ-ゲートの形成工程は多重レジスト構造を用いており、最下位層の第１レジスト膜としては１００ｎｍの厚さを有するＰＭＭＡ、中間層の第２レジスト膜としては５００ｎｍの厚さを有するＰＭＧＩ、最上位層の第３レジスト膜としては５００ｎｍの厚さを有するＰＭＭＡ-ＭＡＡが用いられた。そして、それぞれのレジスト膜の塗布後に１９０℃で５分間加熱した後、１０分間十分に冷ました。
【００３１】
ゲートパターン形成過程は電子ビームリソグラフィを用いて２段階で行われたが、まず、ソース及びドレイン電極間のセンターを中心に０.５μm×４０μmの領域を１００μＣ／ｃｍ２のビーム強度で照射した後、第３現像溶液(ＭＩＢＫ：ＩＰＡ＝１：３)で９０秒間現像することで、最上位層の第３レジスト膜を除去した。第２レジスト膜は、第２現状溶液（ＰＭＧＩ-１０１)で５分間現像した。Ｔ-ゲートの頭部分のパターン形成過程が完了すると、ゲートの足部分を形成するためのリソグラフィを行い、ジグザグ状のゲート足パターンを形成するために、４０００ｐＣ／ｃｍ２のビーム強度で照射した後、第１レジスト膜を第１現像溶液(ＭＩＢＫ：ＩＰＡ＝１：３)中で３０秒間現像した。
【００３２】
ゲートリセス工程は、クエン酸に基づくエッチング溶液に水酸化アンモニウムを添加してｐＨを３.９程度に維持した後、実施した。ゲートリセスの後、チタニウム／白金／金（３０ｎｍ／２０ｎｍ／２５０ｎｍ）を電子ビーム蒸着機で蒸着した後、接着テープを用いた残余金属除去方法を適用して残余金属を除去した後、残りのレジスト膜を溶解剤で除去してＴ-ゲートを形成した。
【００３３】
製作された素子の直流特性を調べるために、Ａｇｉｌｅｎｔ ４１５６Ｃ半導体パラメータ分析機及びＩＣＳプログラムを用いて直流測定を行った。図６Ａは、３５ｎｍのゲート長を有する２μm×４０μm素子の直流特性を示すグラフであり、ゲート電圧が−１Ｖであるとき、ピンチオフが容易になされることが分かる。図６Ｂにおいて、ドレイン電圧が１Ｖであるとき、最大ドレイン電流は８９６ｍＡ／ｍｍの値を示し、同様に最大伝達利得は１１００ｍＳ／ｍｍ（ゲート電圧＝−０.４Ｖ）と、優れた直流特性を示す。素子のＲＦ特性は、アンリツ（Ａｎｒｉｔｓｕ）の回路網分析機３７３９７Ｃを用いて１ＧＨｚから５０ＧＨｚまで散乱係数を測定し、２段階のデ・エンベディングを行った。図７は、本発明の製造方法によって製作した３５ｎｍＴ-ゲートのメタモーフィック高電子移動度トランジスタの超高周波特性を示すグラフであり、測定された散乱係数から５２０ＧＨｚの最大発振周波数ｆｍａｘと４４０ＧＨｚの電流利得遮断周波数ｆＴを示す。既存のメタモーフィック高電子移動度トランジスタの最高記録は、最大発振周波数４００ＧＨｚと電流遮断周波数４４０ＧＨｚであり(文献[Ｋ. Ｅｌｇａｉｄ, ｅｔ. ａｌ., ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ. ２６（１１), Ｎｏｖ. ２００５]参照)、本発明の結果は従来のメタモーフィック高電子移動度トランジスタの最大発振周波数より１２０ＧＨｚ以上高い超高周波の動作が可能なメタモーフィック高電子移動度トランジスタの製造が可能である。
【００３４】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００３５】
【図１Ａ】従来の金属除去工程で微細Ｔ-ゲートを製作する際の順次的工程及び問題点を示す断面図である。
【図１Ｂ】従来の金属除去工程で微細Ｔ-ゲートを製作する際の順次的工程及び問題点を示す断面図である。
【図１Ｃ】従来の金属除去工程で微細Ｔ-ゲートを製作する際の順次的工程及び問題点を示す断面図である。
【図１Ｄ】従来の金属除去工程で微細Ｔ-ゲートを製作する際の順次的工程及び問題点を示す断面図である。
【図１Ｅ】従来の金属除去工程で微細Ｔ-ゲートを製作する際の順次的工程及び問題点を示す断面図である。
【図２】従来の金属除去工程で製作した３５ｎｍＴ-ゲートの断面写真を示す図である。
【図３Ａ】本発明によるＴ-ゲート形成方法を段階別に示す断面図である。
【図３Ｂ】本発明によるＴ-ゲート形成方法を段階別に示す断面図である。
【図３Ｃ】本発明によるＴ-ゲート形成方法を段階別に示す断面図である。
【図３Ｄ】本発明によるＴ-ゲート形成方法を段階別に示す断面図である。
【図３Ｅ】本発明によるＴ-ゲート形成方法を段階別に示す断面図である。
【図３Ｆ】本発明によるＴ-ゲート形成方法を段階別に示す断面図である。
【図４Ａ】本発明の実施形態による接着テープを用いた金属除去方法を適用して３５ｎｍのＴ-ゲートを製造した試料を電子顕微鏡で断面撮影した写真を示す図である。
【図４Ｂ】本発明の実施形態による接着テープを用いた金属除去方法を適用して３５ｎｍのＴ-ゲートを製造した試料を電子顕微鏡で断面撮影した写真を示す図である。
【図４Ｃ】本発明の実施形態による接着テープを用いた金属除去方法を適用して３５ｎｍのＴ-ゲートを製造した試料を電子顕微鏡で断面撮影した写真を示す図である。
【図５Ａ】本発明による高濃度ドーピングされたインジウムリンのエッチング防止層を導入したメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法を段階別に示す断面図である。
【図５Ｂ】本発明による高濃度ドーピングされたインジウムリンのエッチング防止層を導入したメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法を段階別に示す断面図である。
【図５Ｃ】本発明による高濃度ドーピングされたインジウムリンのエッチング防止層を導入したメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法を段階別に示す断面図である。
【図５Ｄ】本発明による高濃度ドーピングされたインジウムリンのエッチング防止層を導入したメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法を段階別に示す断面図である。
【図５Ｅ】本発明による高濃度ドーピングされたインジウムリンのエッチング防止層を導入したメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法を段階別に示す断面図である。
【図５Ｆ】本発明による高濃度ドーピングされたインジウムリンのエッチング防止層を導入したメタモーフィック高電子移動度トランジスタのＴ-ゲート形成方法を段階別に示す断面図である。
【図６Ａ】本発明の実施形態による３５ｎｍＴ-ゲートのメタモーフィック高電子移動度トランジスタの直流電流-電圧特性の測定結果を示すグラフである。
【図６Ｂ】本発明の実施形態による３５ｎｍＴ-ゲートのメタモーフィック高電子移動度トランジスタの直流電流-電圧特性の測定結果を示すグラフである。
【図７】本発明の実施形態による３５ｎｍＴ-ゲートの高電子移動度トランジスタの超高周波特性の測定結果を示すグラフである。
【符号の説明】
【００３６】
３０１・・・ガリウム砒素基板    ３０２・・・第１レジスト膜（ＰＭＭＡ）    ３０３・・・第２レジスト膜（ＰＭＧＩ）    ３０４・・・第３レジスト膜（ＰＭＭＡ-ＭＡＡ）    ３０５・・・ゲート金属    ３０６・・・接着部材
【図１Ａ】
2008187164.tif 000003
【図１Ｂ】
2008187164.tif 000004
【図１Ｃ】
2008187164.tif 000005
【図１Ｄ】
2008187164.tif 000006
【図１Ｅ】
2008187164.tif 000007
【図２】
2008187164.tif 000008
【図３Ａ】
2008187164.tif 000009
【図３Ｂ】
2008187164.tif 000010
【図３Ｃ】
2008187164.tif 000011
【図３Ｄ】
2008187164.tif 000012
【図３Ｅ】
2008187164.tif 000013
【図３Ｆ】
2008187164.tif 000014
【図４Ａ】
2008187164.tif 000015
【図４Ｂ】
2008187164.tif 000016
【図４Ｃ】
2008187164.tif 000017
【図５Ａ】
2008187164.tif 000018
【図５Ｂ】
2008187164.tif 000019
【図５Ｃ】
2008187164.tif 000020
【図５Ｄ】
2008187164.tif 000021
【図５Ｅ】
2008187164.tif 000022
【図５Ｆ】
2008187164.tif 000023
【図６Ａ】
2008187164.tif 000024
【図６Ｂ】
2008187164.tif 000025
【図７】
2008187164.tif 000026