(57)【要約】 【課題】チャネル領域をカーボンナノチューブで形成したＯＮ／ＯＦＦ比の高い高性能な電界効果トランジスタを有する半導体装置を提供する。【解決手段】チャネル領域がカーボンナノチューブ１で形成された電界効果トランジスタを有する半導体装置であって、カーボンナノチューブ１のカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で、あるいは、ｎ−ｍ＝３ｐ−１で表され、カーボンナノチューブの軸と平行方向に引張り、あるいは、圧縮ひずみが加わっていることを特徴とする半導体装置。【選択図】図１
2008004749.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域がカーボンナノチューブで形成された電界効果トランジスタを有する半導体装置であって、
前記カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で表され、
前記カーボンナノチューブの軸と平行方向に引張りひずみが加わっていることを特徴とする半導体装置。
【請求項２】
チャネル領域がカーボンナノチューブで形成された電界効果トランジスタを有する半導体装置であって、
前記カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表され、
前記カーボンナノチューブの軸と平行方向に圧縮ひずみが加わっていることを特徴とする半導体装置。
【請求項３】
前記カーボンナノチューブの直径が１ｎｍ以上３ｎｍ以下、より望ましくは１．５ｎｍ以上３ｎｍ以下、
前記電界効果トランジスタのゲート絶縁膜のシリコン酸化膜換算膜厚が０を超え０．５ｎｍ以下であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記電界効果トランジスタが絶縁膜上に形成され、
前記絶縁膜のシリコン酸化膜換算膜厚が１６０ｎｍ以上であることを特徴とする請求項１乃至３記載の半導体装置。
【請求項５】
チャネル領域がカーボンナノチューブで形成されたｎ型電界効果トランジスタと、チャネル領域がカーボンナノチューブで形成されたｐ型電界効果トランジスタを有する半導体装置であって、
前記ｎ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で表され、
前記ｐ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｊ，ｋ）がｑを整数としてｊ−ｋ＝３ｑ＋１で表され、
前記ｎ型電界効果トランジスタのカーボンナノチューブと、前記ｐ型電界効果トランジスタのカーボンナノチューブが平行に配置され、
前記ｎ型電界効果トランジスタのカーボンナノチューブの軸および前記ｐ型電界効果トランジスタのカーボンナノチューブの軸と、平行方向に引張りひずみが加わっていることを特徴とする半導体装置。
【請求項６】
チャネル領域がカーボンナノチューブで形成されたｎ型電界効果トランジスタと、チャネル領域がカーボンナノチューブで形成されたｐ型電界効果トランジスタを有する半導体装置であって、
前記ｎ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表され、
前記ｐ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｊ，ｋ）がｑを整数としてｊ−ｋ＝３ｑ−１で表され、
前記ｎ型電界効果トランジスタのカーボンナノチューブと、前記ｐ型電界効果トランジスタのカーボンナノチューブが平行に配置され、
前記ｎ型電界効果トランジスタのカーボンナノチューブの軸および前記ｐ型電界効果トランジスタのカーボンナノチューブの軸と、平行方向に圧縮ひずみが加わっていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にチャネル領域がカーボンナノチューブで形成されている電界効果トランジスタを有する半導体装置に関する。
【背景技術】
【０００２】
シリコン超集積回路（ＬＳＩ）は、将来の高度情報化社会を支える基盤技術の一つである。集積回路の高機能化には、その構成要素であるＭＩＳ型電界効果トランジスタの高性能化が必要である。素子の高性能化は基本的には比例縮小則（スケーリング）により行われてきたが、近年、種々の物性的限界により素子の超微細化による高性能化だけでなく、素子そのものの動作も困難な状況にある。このような状況を打破するために、シリコンに変わる材料を使ってチャネル領域を形成することにより高性能トランジスタを実現しようという試みが世界中でなされている。
【０００３】
たとえば、ゲルマニウムによってｐ型電界効果トランジスタのチャネル領域を形成しようとする試み、ガリウム砒素やインジウム砒素などの化合物半導体によってｎ型電界効果トランジスタのチャネル領域を形成しようとする試み、カーボンナノチューブによってチャネル領域を形成しようとする試みなどがある。なかでも、カーボンナノチューブでチャネル領域を形成する方法は、微細なゲート長の電界効果トランジスタを実現することが容易であること、ｎ型とｐ型双方の電界効果トランジスタのチャネル領域をひとつの材料で形成できることなどから極めて有望視されている。
このため、チャネル領域をカーボンナノチューブで形成し、金属／カーボンナノチューブ（半導体）接合をソース・ドレイン接合とするショットキー・トランジスタ、また、カリウムをドープすることでｎ型層を作り、ｐｎ接合をソース・ドレイン接合とするトランジスタなどが精力的に研究されている（例えば、非特許文献１）。
【０００４】
しかしながら、今後、カーボンナノチューブでチャネル領域を形成した電界効果トランジスタ、いわゆるカーボンナノチューブ・トランジスタを現実のＬＳＩデバイスに使用していくためには、カーボンナノチューブ・トランジスタの性能を持続的に向上させる手法が必要である。従来のシリコン・トランジスタの場合には、ゲート長を短くし、不純物プロファイルなどを最適化することで、ＯＦＦ電流を抑えつつＯＮ電流の大きなＯＮ／ＯＦＦ比の高いトランジスタを実現することが可能であった。ところが、カーボンナノチューブ・トランジスタでは、チャネル内で電荷キャリアがほとんど散乱されないバリスティック輸送が実現されている。したがって、チャネル長を短くしても、チャネル内での散乱を減らすことによる電荷キャリアの移動度増加を期待することができず、ＯＮ電流はほとんど大きくならないという問題があった。
【０００５】
この問題に関し、カーボンナノチューブの直径を大きくすることによってＯＮ電流が増加することが報告されている（非特許文献２）。しかしながら、カーボンナノチューブの直径を大きくすると、ＯＮ電流に加え、ＯＦＦ電流も同時に増加することが判明している。したがって、ＯＮ電流が大きくＯＦＦ電流が小さいという真に高性能なカーボンナノチューブ・トランジスタは実現できていない。
このように、カーボンナノチューブ・トランジスタにおいては、ＯＮ／ＯＦＦ比がより高い高性能トランジスタにするための指針、すなわち、シリコン・トランジスタの場合の微細化に替わる高性能化の指針が必要とされている。
【非特許文献１】Ａ．Ｊａｖｅｙ  ｅｔ  ａｌ．，Ｎａｎｏ  Ｌｅｔｔｅｒｓ，ｖｏｌ．５，Ｎｏ．２，ｐｐ３４５−３４８，２００５．
【非特許文献２】Ｊ．Ｇｕｏ  ｅｔ  ａｌ，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｖｏｌ．５１，Ｎｏ．２，ｐｐ１７２−１７７，２００４．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、チャネル領域をカーボンナノチューブで形成したＯＮ／ＯＦＦ比の高い高性能な電界効果トランジスタを有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、
チャネル領域がカーボンナノチューブで形成された電界効果トランジスタを有する半導体装置であって、
前記カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で表され、
前記カーボンナノチューブの軸と平行方向に引張りひずみが加わっていることを特徴とする。
【０００８】
また、本発明の一態様の半導体装置は、
チャネル領域がカーボンナノチューブで形成された電界効果トランジスタを有する半導体装置であって、
前記カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表され、
前記カーボンナノチューブの軸と平行方向に圧縮ひずみが加わっていることを特徴とする。
【０００９】
ここで、前記カーボンナノチューブの直径が１ｎｍ以上３ｎｍ以下、より望ましくは１．５ｎｍ以上３ｎｍ以下、
前記電界効果トランジスタのゲート絶縁膜のシリコン酸化膜換算膜厚が０を超え０．５ｎｍ以下であることが望ましい。
【００１０】
また、前記電界効果トランジスタが絶縁膜上に形成され、
前記絶縁膜のシリコン酸化膜換算膜厚が１６０ｎｍ以上であることが望ましい。
【００１１】
また、本発明の一態様の半導体装置は、
チャネル領域がカーボンナノチューブで形成されたｎ型電界効果トランジスタと、チャネル領域がカーボンナノチューブで形成されたｐ型電界効果トランジスタを有する半導体装置であって、
前記ｎ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で表され、
前記ｐ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｊ，ｋ）がｑを整数としてｊ−ｋ＝３ｑ＋１で表され、
前記ｎ型電界効果トランジスタのカーボンナノチューブと、前記ｐ型電界効果トランジスタのカーボンナノチューブが平行に配置され、
前記ｎ型電界効果トランジスタのカーボンナノチューブの軸および前記ｐ型電界効果トランジスタのカーボンナノチューブの軸と、平行方向に引張りひずみが加わっていることを特徴とする。
【００１２】
また、本発明の一態様の半導体装置は、
チャネル領域がカーボンナノチューブで形成されたｎ型電界効果トランジスタと、チャネル領域がカーボンナノチューブで形成されたｐ型電界効果トランジスタを有する半導体装置であって、
前記ｎ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表され、
前記ｐ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｊ，ｋ）がｑを整数としてｊ−ｋ＝３ｑ−１で表され、
前記ｎ型電界効果トランジスタのカーボンナノチューブと、前記ｐ型電界効果トランジスタのカーボンナノチューブが平行に配置され、
前記ｎ型電界効果トランジスタのカーボンナノチューブの軸および前記ｐ型電界効果トランジスタのカーボンナノチューブの軸と、平行方向に圧縮ひずみが加わっていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、チャネル領域をカーボンナノチューブで形成したＯＮ／ＯＦＦ比の高い高性能な電界効果トランジスタを有する半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明の発明者は、チャネル領域をカーボンナノチューブで形成した電界効果トランジスタ（以下、カーボンナノチューブ・トランジスタという）において、チャネルを形成するカーボンナノチューブの軸方向に平行に、カーボンナノチューブのカイラリティに応じて、引張りまたは圧縮ひずみを加えることが、カーボンナノチューブ・トランジスタを高性能化する上で有効であることを見出した。
ここで、カイラリティとは、カーボンナノチューブの構造を特徴づけるパラメータである。カーボンナノチューブはグラファイト・シートを巻いた構造になっているが、その巻き方を特定する構造パラメータがカイラリティである。
以下、本発明の実施の形態を説明しつつ、発明者らの見出したカーボンナノチューブ・トランジスタの特性およびその原理について詳述する。
【００１５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に関するカーボンナノチューブ・トランジスタを有する半導体装置の素子構造を示す概略図である。本実施の形態のカーボンナノチューブ・トランジスタは、電子をキャリアとするｎ型のカーボンナノチューブ・トランジスタである。
【００１６】
図１のカーボンナノチューブ・トランジスタは、チャネル領域を形成するカーボンナノチューブ１と、チャネル領域上（あるいはチャネル領域表面）にゲート絶縁膜６を介してゲート電極７を備えている。また、チャネル領域の両側にはソース・ドレイン領域５が設けられている。そして、ソース・ドレイン領域５に接して、コンタクト電極４が形成されている。チャネル領域を形成するカーボンナノチューブには、その軸と平行方向（図１中の矢印方向）に引張りひずみが加わっている。以下にさらにその構成の詳細について説明する。
【００１７】
膜厚５００ｎｍのシリコン酸化膜からなる埋め込み絶縁膜２を形成したシリコン基板３を支持基板としてカーボンナノチューブ・トランジスタが形成されている。チャネル領域を形成するカーボンナノチューブ１の直径は約１．５ｎｍである。また、カイラリティ（ｎ，ｍ）が、ｐを整数として、ｎ−ｍ＝３ｐ＋１で表される関係を満たす、カイラリティ（１９，０）のカーボンナノチューブが用いられている。
カーボンナノチューブ上には、物理膜厚８ｎｍのＨｆＯ２（シリコン酸化膜換算膜厚約２ｎｍ）からなるゲート絶縁膜６を介してゲート電極７が形成されている。ゲート長は約７５ｎｍである。そして、ソース・ドレイン領域５を水平方向それぞれ約８７．５ｎｍの範囲で、例えば、カリウム（Ｋ）をドープすることによってｎ型化し、１．２×１０７／ｃｍ程度の電子を誘起している。また、例えば、パラジウム（Ｐｄ）からなるコンタクト電極４がソース・ドレイン領域に接して形成されている。
そして、チャネル領域を形成するカーボンナノチューブには、その軸と平行方向（図１中の矢印方向）に引張りひずみが加わっている。
【００１８】
図２に、本実施の形態のカーボンナノチューブ・トランジスタのドレイン電流の引張りひずみ量依存性のシミュレーション結果を示す。横軸はゲート電圧、縦軸はリニアおよびログスケールで示したドレイン電流である。ドレイン電圧（Ｖｄ）は０．５Ｖとし、引張りひずみ量は、カーボンナノチューブの伸縮率にして、０％（無ひずみ）、１％引張りひずみ、３％引っ張りひずみの各条件で計算した。
本図から明らかなように、引張りひずみを加えるにつれ、ＯＦＦ電流（ゲート電圧が０Ｖ以下の場合のドレイン電流）が劇的に減少する。一方、引張りひずみを加えた場合、ＯＮ電流もやや減少するが、ＯＦＦ電流減少の効果が劇的である。したがって、ＯＮ／ＯＦＦ比は表１に示すように、引張りひずみを加えることにより劇的に増大する。よって、本実施の形態により、ＯＮ／ＯＦＦ比の大きな、すなわち、スイッチング特性に優れた高性能なカーボンナノチューブ・トランジスタが実現可能である。
【表１】
2008004749.tif 000003
【００１９】
ここで、引張りひずみを加えることによって、ＯＦＦ電流が減少する原因は、カーボンナノチューブのバンドギャップが大きくなることで理解できる。カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１の時に引張りひずみを加えた場合と、カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１の時に圧縮ひずみを加えた場合に、カーボンナノチューブのバンドキャップが増大することが報告されている（Ｌ．  Ｙａｎｇ  ｅｔ  ａｌ．，Ｐｈｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔ，Ｖｏｌ．８５，Ｎｏ．１，ｐｐ１５４−１５７，２０００．）。したがって、カイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１の条件を満たす本実施の形態においては、引張りひずみを加えることにより、カーボンナノチューブのバンドギャップが増大していると考えられる。よって、カーボンナノチューブ・トランジスタのソース・ドレイン間リーク電流（ＯＦＦ電流）の主成分であるバンド間トンネル電流が抑えられ、ＯＦＦ電流が減少していると理解できる。
【００２０】
一方、前述のとおり、ＯＮ電流も引張りひずみを加えることによりわずかに減少する。しかしながら、このＯＮ電流の減少はバンドギャップの増大によっては必ずしも説明することができない。
そこで、ＯＮ電流減少の物理的起源を明らかにするため、発明者はカーボンナノチューブの状態密度の引張りひずみ量依存性を計算した。図３にその結果を示す。横軸は電子エネルギーを電子ボルトの単位で示しており、縦軸には状態密度を示している。本図から明らかように、引張りひずみを加えるにつれ、状態密度が大きくなっている。
ここで、一般に、状態密度が大きいほど、一定のゲート電圧を印加した時のフェルミ準位は低くなる。そして、カーボンナノチューブ中で実現されているバリスティック伝導においては、フェルミ準位が低いほど流れるドレイン電流（ＯＮ電流）は小さくなる。したがって、カーボンナノチューブ・トランジスタにおいては、引張りひずみを増すことによってドレイン電流（ＯＮ電流）が小さくなるといえる。つまり、カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１の関係を有するカーボンナノチューブ・トランジスタのＯＮ電流が、引張りひずみの増大とともに減少するのは、（１）引張りひずみによる状態密度の増大、（２）フェルミ準位の減少、（３）ドレイン電流（ＯＮ電流）の減少という過程でおこることが明らかになった。
【００２１】
なお、上記カーボンナノチューブ・トランジスタでは、カーボンナノチューブの直径を１．５ｎｍとしているが、カーボンナノチューブの直径は、１ｎｍ以上３ｎｍ以下、より望ましくは１．５ｎｍ以上３ｎｍ以下であることが好適である。なぜなら、直径が１．５ｎｍを下回るとバンドギャップが広がることによりＯＮ電流の低下が顕著になり、１ｎｍを下回るとその低下が一層顕著となってトランジスタの駆動力低下が実使用上問題となるからである。また、３ｎｍを超えると、カーボンナノチューブのバンドギャップが小さくなりすぎてしまい、常温においてはもはや半導体として機能し難くなるからである。
【００２２】
また、上記カーボンナノチューブ・トランジスタでは、支持基板のシリコン酸化膜からなる埋め込み絶縁膜２（図１）の膜厚を５００ｎｍとしているが、この埋め込み絶縁膜２の膜厚はシリコン酸化膜換算膜厚で１６０ｎｍ以上であることが望ましい。なぜなら、埋め込み絶縁膜が薄くなるにつれ、リーク電流が増大し、シリコン酸化膜換算膜厚で１６０ｎｍより薄くなると、高性能ロジックＬＳＩの待機電流スペックを満足できなくなる恐れが高いからである。
図４に、本実施の形態のカーボンナノチューブ・トランジスタのドレイン電流の埋め込み絶縁膜厚依存性のシミュレーション結果を示す。横軸はゲート電圧、縦軸はログスケール表示のドレイン電流であり、ドレイン電圧（Ｖｄ）は０．５Ｖである。そして、埋め込み絶縁膜のシリコン酸化膜換算膜厚を５ｎｍから５００ｎｍの間で変化させ計算した。本図から明らかなように、埋め込み絶縁膜の膜厚が薄くなるにつれ、リーク電流（ドレイン電流の最小値）が大きくなっていることが分かる。ここで、ロジックＬＳＩの待機電流スペックを満足するためには、１００本のカーボンナノチューブのトータルリーク電流量が１００ｎＡ以下であることが望ましい。すなわち、カーボンナノチューブ１本のリーク電流量は１ｎＡ以下であることが望ましい。したがって、図４より、この条件を満足するためには埋め込み絶縁膜のシリコン酸化膜換算膜厚が１６０ｎｍ以上であることが望ましい。
【００２３】
このように、埋め込み絶縁膜が厚い場合にリーク電流が減少し、薄い場合に増加する原因について図５のソース・ドレインおよびチャネル領域のバンド図を用いて説明する。
図５（ａ）は埋め込み絶縁膜のシリコン酸化膜換算膜厚が５００ｎｍの時のバンド図、図５（ｂ）は埋め込み絶縁膜のシリコン酸化膜換算膜厚が１０ｎｍの時のバンド図である。リーク電流の原因となるキャリア（電子やホール）のバンド間トンネルは、破線で示しているフェルミ準位の近傍で生ずる。そして、破線近傍での伝導帯端のプロファイル（Ｅｃ）と価電子帯端のプロファイル（Ｅｖ）の距離（トンネル距離）は、図５（ａ）で長く、図５（ｂ）で短くなっていることが分かる。このように、埋め込み絶縁膜の厚さが薄いと、支持基板の電位の影響を受けやすくなり、ソース・ドレイン領域でのプロファイルが一定（支持基板の電位と同じ程度）になり、ソース・ドレイン領域からチャネル領域への移り変わりでのポテンシャルが急峻になる。よって、トンネル距離が短くなってリーク電流が増大することになる。
【００２４】
以上、電子をキャリアとするｎ型カーボンナノチューブ・トランジスタを有する半導体装置について記載してきたが、カーボンナノチューブは、バンド構造が価電子帯側と伝導帯側でまったく対称となっているため、正孔をキャリアとするｐ型カーボンナノチューブ・トランジスタにおいてもまったく同様の作用・効果が得られることになる。
【００２５】
次に、本実施の形態のカーボンナノチューブ・トランジスタを有する半導体装置の製造方法について説明する。
【００２６】
まず、はじめに支持基板となるシリコン基板を１０００℃の酸素雰囲気中で酸化し、５００ｎｍのシリコン酸化膜を形成する。
次に、ＣＶＤ法で別途作成した単層カーボンナノチューブを、界面活性剤（例えば、Ｔｒｉｔｏｎ  Ｘ−１００）を添加した水中に投入し、超音波を加えることによって１本１本の単層カーボンナノチューブに分離した溶液を作成する。
この溶液を、支持基板となるシリコン基板にスピンコートすることで、単層カーボンナノチューブがシリコン酸化膜上にランダムに分布する。
１本１本の単層カーボンナノチューブのカイラリティは走査型トンネル顕微鏡を利用することで調べることができるので、カイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１の条件を満たす単層カーボンナノチューブのみをシリコン酸化膜上で選別する。
選別した単層カーボンナノチューブは原子間力顕微鏡などを用いてトランジスタのチャネルとなる領域に並べ、それ以外のカイラリティの条件を満たさない単層カーボンナノチューブは集積回路となる領域から除外する。
【００２７】
次に、チャネル領域上に８ｎｍのＨｆＯ２からなるゲート絶縁膜とゲート電極を形成し、つづいてリフト・オフ法によってパラジウム（Ｐｄ）などを材料とする電極を形成する。
そして、ゲート電極とソース・ドレイン電極の間の領域にカリウム（Ｋ）を蒸着しｎ型層を形成することにより、ｎ型カーボンナノチューブ・トランジスタが形成される。
なお、ｐ型カーボンナノチューブ・トランジスタを形成する場合には、特段のドーピングは不要である。
そして、このｎ型カーボンナノチューブ・トランジスタ上に、引張り応力を有する上層膜、例えば、シリコン窒化膜を堆積することにより、カーボンナノチューブの軸方向に平行に引張りひずみを加える。本実施の形態においては、トランジスタの高性能化を実現するためには、引張りひずみを与えることが必要であったが、後の実施の形態のように、圧縮ひずみを与えることが必要な場合は、堆積するシリコン窒化膜の成膜条件や膜種を変えることによってその実現が可能である。また、半導体装置をパッケージングする際に、凹形状や凸形状に湾曲したベッド上に、カーボンナノチューブ・トランジスタが搭載された素子（半導体装置）をベッド形状に沿って接着することによりマウントすることでも引張り・圧縮ひずみを加えることが可能である。
【００２８】
（第２の実施の形態）
次に、本発明の第２の実施の形態に関するカーボンナノチューブ・トランジスタを有する半導体装置について説明する。本実施の形態の半導体装置は、ゲート絶縁膜の厚さがシリコン酸化膜換算膜厚で０．５ｎｍ以下と薄くなっていること以外は、第１の実施の形態の半導体装置と同様であるので、記述を省略する。
なお、ここでシリコン酸化膜換算膜厚とは、ゲート絶縁膜の膜厚にそのゲート絶縁膜の誘電率とシリコン酸化膜の誘電率の比を乗じたものである。
本実施の形態においては、例えば、物理膜厚０．８ｎｍのＨｆＯ２をゲート絶縁膜に適用することが可能である。この場合、シリコン酸化膜換算膜厚は約０．２ｎｍとなる。
【００２９】
図６に、実施の形態１の構造に、物理膜厚０．８ｎｍのＨｆＯ２をゲート絶縁膜に適用した本実施の形態のｎ型カーボンナノチューブ・トランジスタのドレイン電流の引張りひずみ量依存性のシミュレーション結果を示す。横軸はゲート電圧、縦軸はリニアおよびログスケールで示したドレイン電流である。ドレイン電圧（Ｖｄ）は０．５Ｖとし、引張りひずみ量は、カーボンナノチューブの伸縮率にして、０％（無ひずみ）、３％引張りひずみの各条件で計算した。
【００３０】
本図から明らかなように、３％の引張りひずみを加えることにより、第１の実施の形態同様、ＯＦＦ電流が劇的に小さくなっている。さらに特筆すべきは、ＯＮ電流も引張りひずみを加えることによって増大していることが分かる。
【００３１】
ここで、本実施の形態のように、ゲート絶縁膜の膜厚が薄くなった場合に、引張りひずみによってＯＮ電流が大きくなることは、ゲート絶縁膜容量Ｃｏｘとチャネルの量子容量Ｃｑを使って理解することができる。
トータルの容量（全容量）Ｃｔｏｔはこれら２つの合成容量として、１／Ｃｔｏｔ＝１／Ｃｑ＋１／Ｃｏｘで求まる。そして、チャネルに湧くキャリア数は、ゲート電圧をＶｇとしてＣｔｏｔ×Ｖｇで決まる。
【００３２】
ゲート絶縁膜が厚くＣｏｘがＣｑに比べて小さい場合には、全容量ＣｔｏｔはＣｏｘに支配される。このときには、ゲート電圧を印加したときに誘起されるキャリア数は、状態密度によらずほぼ一定である。その一方で、前述のようにフェルミ準位は状態密度が大きいほど（ひずみが大きいほど）低くなり、ドレイン電流（ＯＮ電流）は低下する。
これに対し、ゲート絶縁膜が薄くなるとＣｏｘが大きくなるために、全容量ＣｔｏｔはＣｑで支配されるようになる。したがって、引張りひずみを印加して状態密度が大きくなると、量子容量Ｃｑが大きくなり、結果としてＣｔｏｔも大きくなる。したがって、同一ゲート電圧で誘起できるキャリア数が増加してドレイン電流（ＯＮ電流）も増加すると理解できる。
このように、ゲート絶縁膜をシリコン酸化膜換算で０．５ｎｍ以下にすると、ＣｑよりもＣｏｘが十分大きくなるため、引張りひずみによる量子容量Ｃｑの増大が、ＯＮ電流増大に寄与することになる。
【００３３】
したがって、本実施の形態のように、ゲート絶縁膜をシリコン酸化膜換算で０．５ｎｍ以下にすることによって、ＯＮ／ＯＦＦ比の向上に加えＯＮ電流も増加し、スイッチング特性にすぐれ、かつ、高い駆動力を有する高性能なカーボンナノチューブ・トランジスタを有する半導体装置を実現することが可能となる。
【００３４】
（第３の実施の形態）
次に、本発明の第３の実施の形態に関するカーボンナノチューブ・トランジスタを有する半導体装置について説明する。本実施の形態の半導体装置は、カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表される関係を満たす、カイラリティ（２０，０）のカーボンナノチューブによりチャネル領域を形成していること、および、チャネル領域を形成するカーボンナノチューブには、その軸と平行方向に圧縮ひずみが加わっていること以外は、第１の実施の形態の半導体装置と同様であるので記述を省略する。
【００３５】
図７に、本実施の形態のカーボンナノチューブ・トランジスタのドレイン電流の圧縮ひずみ量依存性のシミュレーション結果を示す。横軸はゲート電圧、縦軸はリニアおよびログスケールで示したドレイン電流である。ドレイン電圧（Ｖｄ）は０．５Ｖとし、圧縮ひずみ量は、カーボンナノチューブの伸縮率にして、０％（無ひずみ）、１％圧縮ひずみ、３％圧縮ひずみの各条件で計算した。
本図から明らかなように、圧縮ひずみを加えるにつれ、ＯＦＦ電流（ゲート電圧が０Ｖ以下の場合のドレイン電流）が劇的に減少する。一方、圧縮ひずみを加えた場合、ＯＮ電流もやや減少するが、ＯＦＦ電流減少の効果が劇的である。よって、本実施の形態により、ＯＮ／ＯＦＦ比の大きな、すなわち、スイッチング特性に優れた高性能なカーボンナノチューブ・トランジスタが実現可能である。
【００３６】
本実施の形態は第１の実施の形態と、カーボンナノチューブのカイラリティ、および、ひずみの印加方向が異なるが、その作用・効果においてはまったく同様である。
そして、その作用・効果について、ＯＦＦ電流の減少が圧縮ひずみによるバンドギャップの増大に起因し、また、ＯＮ電流の減少が、図８の状態密度図に見られる圧縮ひずみによる状態密度増加に起因する点においても第１の実施の形態と同様である。
【００３７】
（第４の実施の形態）
次に、本発明の第４の実施の形態に関するカーボンナノチューブ・トランジスタを有する半導体装置について説明する。本実施の形態の半導体装置は、カーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表される関係を満たす、カイラリティ（２０，０）のカーボンナノチューブによりチャネル領域を形成していること、および、チャネル領域を形成するカーボンナノチューブには、その軸と平行方向に圧縮ひずみが加わっていること以外は、第２の実施の形態の半導体装置と同様であるので記述を省略する。
【００３８】
図９に、本実施の形態のｎ型カーボンナノチューブ・トランジスタのドレイン電流の圧縮ひずみ量依存性のシミュレーション結果を示す。横軸はゲート電圧、縦軸はリニアおよびログスケールで示したドレイン電流である。ドレイン電圧（Ｖｄ）は０．５Ｖとし、圧縮ひずみ量は、カーボンナノチューブの伸縮率にして、０％（無ひずみ）、１％圧縮ひずみ、３％圧縮ひずみの各条件で計算した。
【００３９】
本図から明らかなように、圧縮ひずみを加えることにより、第２の実施の形態同様、ＯＦＦ電流が劇的に小さくなり、かつ、ＯＮ電流も圧縮ひずみを加えることによって増大していることが分かる。
【００４０】
本実施の形態は第２の実施の形態と、カーボンナノチューブのカイラリティ、および、ひずみの印加方向は異なるが、その作用・効果においてはまったく同様である。
そして、その作用・効果について、ＯＦＦ電流の減少が圧縮ひずみによるバンドギャップの増大に起因し、また、ＯＮ電流の増加が、ゲート絶縁膜薄膜化と、図８の状態密度図に見られる圧縮ひずみによる状態密度増加に起因する点においても第２の実施の形態と同様である。
【００４１】
（第５の実施の形態）
図１０は、本発明の第５の実施の形態に関するカーボンナノチューブ・トランジスタを有する半導体装置を示す。
本実施の形態の半導体装置には、ｎ型カーボンナノチューブ・トランジスタ１０５とｐ型カーボンナノチューブ・トランジスタ１０６によって構成されるＣＭＯＳ回路が形成されていることを特徴とする。図１０には、ＣＭＯＳインバータがＣＭＯＳ回路の１例として記載されている。すなわち、ｎ型カーボンナノチューブ・トランジスタ１０５およびｐ型カーボンナノチューブ・トランジスタ１０６と、ｐ型カーボンナノチューブ・トランジスタ１０６のソースにつながる電源端子１０４、ｎ型カーボンナノチューブ・トランジスタ１０５のソースにつながる接地端子１０３、ｎ型カーボンナノチューブ・トランジスタ１０５とｐ型カーボンナノチューブ・トランジスタ１０６双方のゲート電極につながる入力端子１０１、および、双方のドレインにつながる出力端子１０２が形成されている。
そして、ｎ型カーボンナノチューブ・トランジスタ１０５のチャネル領域を形成するカーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で表され、ｐ型カーボンナノチューブ・トランジスタ１０６のチャネル領域を形成するカーボンナノチューブのカイラリティ（ｊ，ｋ）がｑを整数としてｎ−ｍ＝３ｑ＋１で表される。
【００４２】
また、これらの、ｎ型カーボンナノチューブ・トランジスタ１０５のカーボンナノチューブと、ｐ型カーボンナノチューブ・トランジスタ１０６のカーボンナノチューブは図１０に示されるように平行に配置されている。そして、ｎ型カーボンナノチューブ・トランジスタ１０５のカーボンナノチューブの軸と、ｐ型カーボンナノチューブ・トランジスタ１０６のカーボンナノチューブの軸と、平行方向（図１０中の矢印方向）に引張りひずみが加えられている。
【００４３】
カーボンナノチューブ・トランジスタは、カイラリティに応じて引張り・圧縮ひずみを加えることにより特性が向上し、引張り・圧縮ひずみのどちらが特性を向上させるかは純粋にカイラリティのみで決まり、キャリアのタイプ（電子か正孔か）には依存しない。
したがって、本実施の形態のように、カイラリティ（ｎ，ｍ）がｎ−ｍ＝３ｐ＋１のｎ型カーボンナノチューブ・トランジスタと、カイラリティ（ｊ，ｋ）がｎ−ｍ＝３ｑ＋１のｐ型カーボンナノチューブ・トランジスタを平行に配置し、全体に引張りひずみを印加することにより、ｎ型、ｐ型双方のカーボンナノチューブ・トランジスタの特性が向上する。よって、スイッチング特性にすぐれ、低消費電力で高速なＣＭＯＳ回路を有する半導体装置が実現できる。
【００４４】
（第６の実施の形態）
本発明の第６の実施の形態に関するカーボンナノチューブ・トランジスタを有する半導体装置は、ｎ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ−１で表され、ｐ型電界効果トランジスタのカーボンナノチューブのカイラリティ（ｊ，ｋ）がｑを整数としてｊ−ｋ＝３ｑ−１で表され、ｎ型電界効果トランジスタのカーボンナノチューブの軸およびｐ型電界効果トランジスタのカーボンナノチューブの軸と、平行方向に圧縮ひずみが加わっていること以外は、第５の実施の形態と同様であるので記述を省略する。
【００４５】
本実施の形態においても、第５の実施の形態とひずみを加える方向は異なるが、ひずみを加えることにより、ｎ型、ｐ型双方のカーボンナノチューブ・トランジスタの特性が向上する。よって、第５の実施の形態同様、スイッチング特性にすぐれ、低消費電力で高速なＣＭＯＳ回路を有する半導体装置が実現できる。
【００４６】
なお、本発明は上述した各実施の形態に限定されるものではない。例えば、単層カーボンナノチューブについては、単層ナノチューブのみならず多層のカーボンナノチューブを適用することも可能である。そして、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００４７】
【図１】第１の実施の形態の半導体装置の素子構造を示す概略図。
【図２】第１の実施の形態の半導体装置のドレイン電流の引張りひずみ量依存性を示す図。
【図３】第１の実施の形態の状態密度の引張りひずみ量依存性を示す図。
【図４】第１の実施の形態の半導体装置のドレイン電流の埋め込み絶縁膜厚依存性を示す図。
【図５】第１の実施の形態の半導体装置のソース・ドレインおよびチャネル領域のバンド図。
【図６】第２の実施の形態の半導体装置のドレイン電流の引張りひずみ量依存性を示す図。
【図７】第３の実施の形態の半導体装置のドレイン電流の圧縮ひずみ量依存性を示す図。
【図８】第３の実施の形態の状態密度の圧縮ひずみ量依存性を示す図。
【図９】第４の実施の形態の半導体装置のドレイン電流の圧縮ひずみ量依存性を示す図。
【図１０】第５の実施の形態の半導体装置の素子構造を示す概略図。
【符号の説明】
【００４８】
１          カーボンナノチューブ
２          埋め込み絶縁膜
３          シリコン基板
４          コンタクト電極
５          ソース・ドレイン領域
６          ゲート絶縁膜
７          ゲート電極
１０１      入力端子
１０２      出力端子
１０３      接地端子
１０４      電源端子
１０５      ｎ型カーボンナノチューブ・トランジスタ
１０６      ｐ型カーボンナノチューブ・トランジスタ
【図１】
2008004749.tif 000004
【図２】
2008004749.tif 000005
【図３】
2008004749.tif 000006
【図４】
2008004749.tif 000007
【図５】
2008004749.tif 000008
【図６】
2008004749.tif 000009
【図７】
2008004749.tif 000010
【図８】
2008004749.tif 000011
【図９】
2008004749.tif 000012
【図１０】
2008004749.tif 000013