(57)【要約】【課題】三値以上の多値シリアル信号からクロックを再生する多値信号用クロック再生装置を提供する。【解決手段】ヒステリシス付きコンパレータ１３２は、多値シリアル信号Ｓｎと遅延信号Ｓｄとの差Ｓｎ−Ｓｄが所定の正値Ｖ１よりも大きくなるとハイレベルを出力し、差Ｓｎ−Ｓｄが所定の負値Ｖ２よりも小さくなるとローレベルを出力する。これにより、信号変換回路１３０は、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力することになる。クロックリカバリ回路１４０は、このようにして生成された二値シリアル信号Ｓｂから、クロックＣＬＫを再生する。【選択図】図１
2008283539.tif 000002
【特許請求の範囲】
【請求項１】
三値以上の多値シリアル信号からクロックを再生する多値信号用クロック再生装置であって、
前記多値シリアル信号の信号値が上昇を開始してから下降を開始するまでの期間に対応して一方の二値化信号値を出力し且つ該多値シリアル信号の信号値が下降を開始してから上昇を開始するまでの期間に対応して他方の二値化信号値を出力することにより、当該多値シリアル信号を二値シリアル信号に変換する信号変換回路と、
該信号変換回路が出力した前記二値シリアル信号を用いてクロックを再生するクロックリカバリ回路と、
を備えることを特徴とする多値信号用クロック再生装置。
【請求項２】
前記信号変換回路が、
前記多値シリアル信号を遅延させることで遅延信号を生成する遅延回路と、
前記多値シリアル信号と前記遅延信号とを比較して、両信号値の差が所定の正値よりも大きくなると前記一方の二値化信号値を出力し、且つ、両信号値の差が所定の負値よりも小さくなると前記他方の二値化信号値を出力するヒステリシス付きコンパレータと、
を有することを特徴とする請求項１に記載の多値信号用クロック再生装置。
【請求項３】
前記信号変換回路が、
前記多値シリアル信号を遅延させることで遅延信号を生成する遅延回路と、
該遅延信号と前記多値シリアル信号との信号値の差を出力する差動アンプと、
前記差動アンプの出力値が所定の正値以上のときに所定電圧を出力する正側レベル検出回路と、
前記差動アンプの出力値が所定の負値以下のときに前記所定電圧を出力する負側レベル検出回路と、
前記正側、負側レベル検出回路の出力信号波形を重畳する合波器と、
該合波器から出力された出力信号波形の信号エッジを検出し、該信号エッジが検出されるたびに出力値を反転させるエッジ検出カウンタと、
を有することを特徴とする請求項１に記載の多値信号用クロック再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、三値以上の多値シリアル信号からクロックを再生する多値信号用クロック再生装置に関する。
【背景技術】
【０００２】
従来、光通信等の高速データ通信では、二値化されたシリアル信号（以下、二値シリアル信号と記す）を用いてデータ伝送が行われていた。二値シリアル信号では、各信号ビットが‘０’または‘１’の一方の値を示している。
【０００３】
ここで、高速データ通信網では、送信装置、中継装置、受信装置等の各伝送装置を同期させる必要がある。すなわち、各伝送装置は、周波数および位相が相互に一致したクロックを使用する。互いに同期したクロックを用いてデータ信号の波形整形や多重分離等を行うことにより、高速データ通信の信頼性を確保することが可能になる。
【０００４】
従来の高速データ通信網（すなわち、伝送データとして二値シリアル信号を用いた高速データ通信網）では、各伝送装置を同期させるために、クロックリカバリ回路を用いるのが一般的であった。クロックリカバリ回路とは、伝送データを生成したときのクロックを、該伝送データから抽出して再生する回路である。クロックリカバリ回路は、例えばＰＬＬ(Phase Locked Loop) 回路等を用いて実現することができる。一般的なクロックリカバリ回路は、電圧制御発信器が生成したクロック（すなわち、二値のシリアルパターン）を伝送データ（すなわち、二値シリアル信号）と比較し、両者の位相差が最小になるように該クロックの位相や周期を調整することによって、クロック再生を行う。
【０００５】
一方、近年の高速データ通信分野では、三値以上の多値シリアル信号を用いて高速データ通信を行う技術が注目されている。多値シリアル信号では、各信号ビットが、‘０’〜‘ｎ’（ｎは３以上の自然数）のいずれかの値を示している。多値シリアル信号を用いることにより、二値シリアル信号を用いる場合と比較して、送信データ１ビット当たりの情報量を増やすことができ、したがって、単位時間当たりの伝送情報量を増やすことが可能になる。多値シリアル信号を用いて高速データ通信を行う技術は、例えば下記特許文献１に記載されている。
【特許文献１】特開２００６−３４５１５６号公報（図１等）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
多値シリアル信号を用いた高速データ通信網には、従来のクロックリカバリ回路を使用できないという欠点がある。上述のように、従来のクロックリカバリ回路は、伝送データとクロック（すなわち、二値のシリアルパターン）との位相差に基づいて該クロックの位相や周期を調整する構成となっており、このため、基準となる伝送データも二値のシリアル信号でなければならないからである。したがって、多値シリアル信号を用いた高速データ通信網において従来と同様のクロックリカバリ回路を使用するためには、予め、かかる多値シリアル信号を二値シリアル信号に変換する必要がある。
【０００７】
ここで、多値シリアル信号を二値シリアル信号に変換する方法としては、信号レベルの中間値をしきい値として用いる方法が考えられる。例えば、図８（Ａ）の例では、四値シリアル信号において、最小値に対応する信号レベルＬ１と最大値に対応する信号レベルＬ４との中央値（すなわち、３Ｌ／２）をしきい値とし、四値シリアル信号の信号値がしきい値よりも低い場合（すなわち、信号レベルＬ１，Ｌ２の場合）の二値シリアル信号値をローレベル、高い場合（すなわち、信号レベルＬ３，Ｌ４の場合）の二値シリアル信号値をハイレベルとしている。これにより、四値シリアル信号を二値シリアル信号に変換することができる。
【０００８】
しかしながら、この方法では、二値シリアル信号値の反転タイミングが、その前後の四値シリアル信号値に応じて大きく変化してしまうという欠点がある。例えば、二値シリアル信号値がハイレベルからローレベルに変化する場合としては、四値シリアル信号のレベルがＬ３→Ｌ１と変化する場合、Ｌ３→Ｌ２と変化する場合、Ｌ４→Ｌ１と変化する場合およびＬ４→Ｌ２と変化する場合の四通りがあるが、このときに四値シリアル信号のレベルがしきい値に達するタイミングは、それぞれの場合に応じて異なり、完全には一致しない（図８（Ｂ）参照）。したがって、このようにして生成された二値シリアル信号は、位相や周期のばらつきが大きく、このため該二値シリアル信号から高精度の再生クロックを得ることは困難である。
【０００９】
また、信号レベルの中間値をしきい値に設定する方法は、多値シリアル信号に含まれる信号レベルのいずれかがしきい値と一致してしまった場合に、二値シリアル信号への変換ができないという欠点もある。図９（Ａ）の例では、三値シリアル信号の信号レベルＬ２がしきい値と一致している。この場合、三値シリアル信号の信号レベルがＬ２のときに、変換後の二値シリアル信号値が‘不定’になってしまい、変換を行うことができない（図９（Ｂ）参照）。
【００１０】
この発明の課題は、多値シリアル信号を二値シリアル信号に変換するときの位相や周期のばらつきを小さくし、これにより、クロック再生精度が高い多値信号用クロック再生装置を得る点にある。
【課題を解決するための手段】
【００１１】
この発明は、三値以上の多値シリアル信号からクロックを再生する多値信号用クロック再生装置に関する。
【００１２】
そして、多値シリアル信号の信号値が上昇を開始してから下降を開始するまでの期間に対応して一方の二値化信号値を出力し且つ多値シリアル信号の信号値が下降を開始してから上昇を開始するまでの期間に対応して他方の二値化信号値を出力することにより、多値シリアル信号を二値シリアル信号に変換する信号変換回路と、信号変換回路が出力した二値シリアル信号を用いてクロックを再生するクロックリカバリ回路とを備える。
【発明の効果】
【００１３】
この発明では、多値シリアル信号の信号値が上昇を開始してから下降を開始するまでの期間に対応して一方の二値化信号値を出力し、且つ、多値シリアル信号の信号値が下降を開始してから上昇を開始するまでの期間に対応して他方の二値化信号値を出力することにより、多値シリアル信号を二値シリアル信号に変換する。これにより、この発明によれば、位相や周期のばらつきが小さい二値シリアル信号を得ることができる。したがって、この発明によれば、クロック再生精度が高い多値信号用クロック再生装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係等は単なる例示にすぎない。
【００１５】
＜第１の実施形態＞
この発明の第１の実施形態に係る多値信号用クロック再生装置について、図１〜図３を用いて説明する。
【００１６】
図１は、この実施形態に係るクロック再生装置の構成を概略的に示すブロック図である。図１に示したように、この実施形態のクロック再生装置１００は、信号入力端子１１０、クロック出力端子１２０、信号変換回路１３０およびクロックリカバリ回路１４０を備える。
【００１７】
信号入力端子１１０は、外部から多値シリアル信号Ｓｎを入力する。多値シリアル信号Ｓｎは、三値以上のシリアル信号であればよい。例えば、この実施形態の多値信号用クロック再生装置１００が高速デジタル通信の伝送装置間の同期に用いられる場合、多値シリアル信号Ｓｎとしては、伝送データが使用される。
【００１８】
クロック出力端子１２０は、多値シリアル信号Ｓｎから再生されたクロックＣＬＫを出力する。
【００１９】
信号変換回路１３０は、信号入力端子１１０から入力された多値シリアル信号Ｓｎを、二値シリアル信号に変換する。信号変換回路１３０は、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力する。このために、信号変換回路１３０は、遅延回路１３１と、ヒステリシス付きコンパレータ１３２とを備えている。
【００２０】
遅延回路１３１は、多値シリアル信号Ｓｎを遅延させることにより、遅延信号Ｓｄを生成する。遅延回路１３１の遅延時間τは、多値シリアル信号Ｓｎの周波数よりも小さい値に設定される。例えば、伝送速度２ＧＨｚの伝送データを多値シリアル信号Ｓｎとして使用する場合、信号１ビット当たりの伝搬時間は５００ピコ秒であり、したがって、遅延時間τは５００ピコ秒未満、例えば１００ピコ秒に設定される。
【００２１】
ヒステリシス付きコンパレータ１３２は、＋入力端子から多値シリアル信号Ｓｎを入力し、且つ、−入力端子から遅延信号Ｓｄを入力する。そして、ヒステリシス付きコンパレータ１３２は、両信号値の差Ｓｎ−Ｓｄが所定の正値Ｖ１（０＜Ｖ１）よりも大きくなるとハイレベルを出力する。一旦ハイレベルの出力が開始されると、ヒステリシス付きコンパレータ１３２は、差Ｓｎ−Ｓｄが所定の負値Ｖ２（０＞Ｖ２）よりも小さくなるまで、ハイレベルの出力を維持する。差Ｓｎ−Ｓｄが所定の負値Ｖ２よりも小さくなると、ヒステリシス付きコンパレータ１３２は、ローレベルを出力する。そして、一旦ローレベルの出力が開始されると、ヒステリシス付きコンパレータ１３２は、差Ｓｎ−Ｓｄが正値Ｖ１よりも大きくなるまで、ローレベルの出力を維持する。これにより二値シリアル信号Ｓｂが生成され、信号変換回路１３０から出力される。すなわち、Ｖ１，Ｖ２の設定値によって、ヒステリシスの大きさが定まる。この実施形態では、信号Ｓｎが上昇或いは下降を開始してからＳｎ−Ｓｄ＞Ｖ１或いはＳｎ−Ｓｄ＜Ｖ２となるまでの時間が遅延時間τよりも短くなるように、Ｖ１，Ｖ２が設定される。ヒステリシス付きコンパレータ１３２の内部構成については、公知であるため、説明を省略する（例えば、特開平９−１８２９７参照）。
【００２２】
クロックリカバリ回路１４０は、二値シリアル信号Ｓｂから、クロックＣＬＫを再生する。クロックリカバリ回路１４０の構成は、従来のクロックリカバリ回路と同じでよい（例えば、特開２００６−２６１７２５参照）。すなわち、二値シリアル信号からクロックＣＬＫを再生するものであれば、どのような構成のものであっても、この実施形態のクロックリカバリ回路１４０として採用することができる。この実施形態では、ＮＲＺ(Non Return to Zero)符号で表された二値シリアル信号からクロックＣＬＫを再生する。
【００２３】
次に、この実施形態に係るクロック再生装置１００の動作について、図２を用いて説明する。図２（Ａ）〜（Ｃ）は、クロック再生装置１００の動作を説明するための信号波形図であり、縦軸は信号レベル、横軸は時間である。
【００２４】
まず、信号入力端子１１０から、クロック抽出の対象になる多値シリアル信号Ｓｎが入力される。多値シリアル信号Ｓｎの一例を、図２（Ａ）に示す。図２（Ａ）の例では、ＮＲＺ符号化された五値シリアル信号が使用される。この多値シリアル信号Ｓｎは、遅延回路１３１およびヒステリシス付きコンパレータ１３２に供給される。
【００２５】
遅延回路１３１は、多値シリアル信号Ｓｎを遅延させる。これにより、遅延信号Ｓｄが生成される（図２（Ｂ）参照）。遅延信号Ｓｄは、ヒステリシス付きコンパレータ１３２に供給される。
【００２６】
ヒステリシス付きコンパレータ１３２は、多値シリアル信号Ｓｎおよび遅延信号Ｓｄを入力し、これらの信号Ｓｎ，Ｓｄを比較する。図２（Ｂ）において、時刻ｔ１に多値シリアル信号Ｓｎの値が上昇を始めると、遅延時間τだけ遅れて、遅延信号Ｓｄの上昇が開始される。したがって、多値シリアル信号Ｓｎが上昇しているとき、両信号の差Ｓｎ−Ｓｄは正値になる。ヒステリシス付きコンパレータ１３２は、両信号の差Ｓｎ−Ｓｄが正値Ｖ１を超えると、出力をハイレベルにする（図２（Ｃ）参照）。
【００２７】
時刻ｔ２に多値シリアル信号Ｓｎの上昇が停止すると、遅延時間τだけ遅れて、遅延信号Ｓｄの値も一定になる。上述のように、ヒステリシス付きコンパレータ１３２の出力は、一旦ハイレベルなると、両信号の差Ｓｎ−Ｓｄが負値Ｖ１を下回らない限り、ハイレベルに維持される。したがって、差Ｓｎ−Ｓｄが、正値Ｖ１より小さくなり、さらには零になっても、ヒステリシス付きコンパレータ１３２の出力はハイレベルに維持される。
【００２８】
時刻ｔ３に、多値シリアル信号Ｓｎの値が下降を開始すると、遅延時間τだけ遅れて、遅延信号Ｓｄの下降が開始される。したがって、両信号の差Ｓｎ−Ｓｄは負値になる。そして、両信号の差Ｓｎ−Ｓｄが負値Ｖ１を下回ると、ヒステリシス付きコンパレータ１３２の出力がローレベルになる。
【００２９】
時刻ｔ４に多値シリアル信号Ｓｎの下降が停止すると、遅延時間τだけ遅れて、遅延信号Ｓｄの値も一定になる。このとき、ヒステリシス付きコンパレータ１３２の出力は、ローレベルに維持される。
【００３０】
このように、この実施形態では、信号変換回路１３０が、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力する。これにより、多値シリアル信号Ｓｎが、二値シリアル信号Ｓｂに変換される（図２（Ｃ）参照）。
【００３１】
このようにして生成された二値シリアル信号Ｓｂは、クロックリカバリ回路１４０に送られる。上述のように、クロックリカバリ回路１４０は、二値シリアル信号ＳｂからクロックＣＬＫを再生して、クロック出力端子１２０に出力する。クロックリカバリ回路１４０の動作は、従来のクロックリカバリ回路と同様であるので、説明を省略する。
【００３２】
以下、二値シリアル信号の信号レベルが変化するタイミングのばらつきについて、図３の概念図を用い、四値シリアル信号を二値シリアル信号に変換する場合を例に採って説明する。図３において、（Ａ）は従来の場合（すなわち、信号レベルの中間値をしきい値に設定する場合）、（Ｂ）はこの実施形態の場合である。また、図３（Ａ）、（Ｂ）において、縦軸は信号レベル、横軸は時間である。
【００３３】
二値シリアル信号の値がハイレベルからローレベルに変化する場合としては、四値シリアル信号の値がＬ４→Ｌ２に変化した場合、Ｌ４→Ｌ１に変化した場合、Ｌ３→Ｌ２に変化した場合、Ｌ３→Ｌ１に変化した場合の四通りがある。従来の場合、二値シリアル信号の信号レベルが変化するタイミングは、四値シリアル信号の値としきい値電圧とが一致するタイミングで与えられる。図３（Ａ）に示したように、四値シリアル信号の値としきい値電圧とが一致するタイミングは、Ｌ４→Ｌ２のときはＴ１、Ｌ４→Ｌ１およびＬ３→Ｌ２のときはＴ２、Ｌ３→Ｌ１のときはＴ３である。同様に、二値シリアル信号の値がローレベルからハイレベルに変化するタイミングも、Ｔ１，Ｔ２，Ｔ３のいずれかになる。したがって、二値シリアル信号の信号レベルが変化するタイミングのばらつきは、Ｔ１からＴ３までの時間で与えられる。
【００３４】
一方、この実施形態に係る方法の場合、二値シリアル信号の信号レベルが変化するタイミングのばらつきは、上述の動作説明（図２参照）から解るように、‘四値シリアル信号Ｓｎの値が上昇を開始してから信号値差Ｓｎ−Ｓｄが正値Ｖ１に達するまでの時間のばらつき’および‘四値シリアル信号Ｓｎの値が下降を開始してから信号値差Ｓｎ−Ｓｄが負値Ｖ２に達するまでの時間のばらつき’で決定される。
【００３５】
図３（Ｂ）に示したように、二値シリアル信号の値がハイレベルからローレベルに変化する場合としては、四値シリアル信号の変化が、Ｌ４→Ｌ３の場合、Ｌ４→Ｌ２の場合、Ｌ４→Ｌ１の場合、Ｌ３→Ｌ２の場合、Ｌ３→Ｌ１の場合、Ｌ２→Ｌ１の場合の六通りがある。そして、二値シリアル信号の出力が変化するタイミングは、変化前の四値シリアル信号の値がＶ２だけ変化するタイミングで与えられる。すなわち、変化前の四値シリアル信号の値がＬ４の場合には該四値シリアル信号の値がＬ４＋Ｖ２（Ｖ２＜０）に達するタイミングで与えられ、変化前の四値シリアル信号の値がＬ３の場合には該四値シリアル信号の値がＬ３＋Ｖ２に達するタイミングで与えられ、変化前の四値シリアル信号の値がＬ２の場合には該四値シリアル信号の値がＬ２＋Ｖ２に達するタイミングで与えられる。図３（Ｂ）に示したように、このタイミングは、Ｌ４→Ｌ３、Ｌ３→Ｌ２、Ｌ２→Ｌ１のときはＴ４、Ｌ４→Ｌ２、Ｌ３→Ｌ１のときはＴ５、Ｌ４→Ｌ１のときはＴ６である。したがって、二値シリアル信号の信号レベルが変化するタイミングのばらつきは、Ｔ４からＴ６までの時間で与えられる。二値シリアル信号の値がローレベルからハイレベルに変化する場合も、同様である。
【００３６】
このように、この実施形態では、二値シリアル信号Ｓｂの信号レベルが変化するタイミングを与える基準電位を、多値シリアル信号Ｓｎが取り得る値Ｌ１，Ｌ２，Ｌ３，Ｌ４毎に設定することができる。したがって、この実施形態では、変化前の多値シリアル信号Ｓｎの信号レベルと、二値シリアル信号の変化タイミングを与える信号レベルとの差が、非常に小さくなる。このため、この実施形態では、二値シリアル信号が変化するタイミングのばらつきが、従来の方法よりも小さくなる。
【００３７】
以上説明したように、この実施形態では、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力することにより多値シリアル信号Ｓｎを二値シリアル信号Ｓｂに変換することとした。このため、二値シリアル信号Ｓｂの信号レベルが変化するタイミングを与える基準電位を、多値シリアル信号Ｓｎが取り得る値Ｌ１，Ｌ２，Ｌ３，Ｌ４毎に与えることができる。したがって、この実施形態では、変化前の多値シリアル信号Ｓｎの信号レベルと、二値シリアル信号Ｓｂの変化タイミングを与える信号レベルとの差が、非常に小さくなる。この結果、この実施形態によれば、二値シリアル信号Ｓｂの変化タイミングのばらつきを小さくすることができ、したがって、位相や周期のばらつきが小さい二値シリアル信号Ｓｂを得ることができる。このため、この実施形態によれば、クロック再生精度が高い多値信号用クロック再生装置を得ることができる。
【００３８】
＜第２の実施形態＞
この発明の第１の実施形態に係る多値信号用クロック再生装置について、図４〜図７を用いて説明する。
【００３９】
図４は、この実施形態に係るクロック再生装置の構成を概略的に示すブロック図である。図４において、図１と同じ符号を付した構成は、それぞれ図１の場合と同じものを示している。この実施形態のクロック再生装置４００は、信号変換回路４１０の構成が、上述の第１の実施形態に係るクロック再生装置１００と異なる。
【００４０】
信号変換回路４１０は、信号入力端子１１０から入力された多値シリアル信号Ｓｎを、二値シリアル信号に変換する。信号変換回路４１０は、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力する。このために、信号変換回路４１０は、遅延回路４１１と、差動アンプ４１２と、正側レベル検出器４１３と、負側レベル検出器４１４と、合波器４１５と、エッジ検出カウンタ４１６とを備える。
【００４１】
遅延回路４１１は、多値シリアル信号Ｓｎを遅延させることにより、遅延信号Ｓｄを生成する。遅延回路４１１の遅延時間τは、多値シリアル信号Ｓｎの周波数よりも小さい値に設定される。例えば、伝送速度２ＧＨｚの伝送データを多値シリアル信号Ｓｎとして使用する場合、遅延時間τは、第１の実施形態と同様の理由により、例えば１００ピコ秒に設定される。
【００４２】
差動アンプ４１２は、＋入力端子から多値シリアル信号Ｓｎを入力し、且つ、−入力端子から遅延信号Ｓｄを入力する。そして、差動アンプ４１２は、両信号値の差Ｓｎ−Ｓｄに応じた値の電圧Ｖａを出力する。
【００４３】
正側レベル検出器４１３は、差動アンプ４１２の出力電圧が所定値ｖ１（ｖ１＞０）よりも大きいときに、出力電圧Ｖ＋として、所定の正電圧ｖ０を出力する。ｖ１を零よりも十分大きい値に設定することで、差動アンプ４１２の出力電圧に含まれるノイズ成分の影響を排除することができる。
【００４４】
負側レベル検出器４１４は、差動アンプ４１２の出力電圧が所定値ｖ２（ｖ２＜０）よりも小さいときに、出力電圧Ｖ−として、正側レベル検出器４１３と同じ正電圧ｖ０を出力する。ｖ２を零よりも十分小さい値に設定することで、差動アンプ４１２の出力電圧に含まれるノイズ成分の影響を排除することができる。
【００４５】
合波器４１５は、レベル検出器４１３，４１４の出力信号波形を重畳して、エッジ検出カウンタ４１６に供給する。
【００４６】
エッジ検出カウンタ４１６は、合波器４１５から供給された信号波形のエッジ（立ち上がりエッジまたは立ち下がりエッジ）の数を計数する、二進カウンタである。すなわち、エッジ検出カウンタ４１６は、合波器４１５から奇数番目のエッジを検出したときにハイレベルを出力し、偶数番目のエッジを検出したときにローレベルを出力する（出力するハイレベル／ローレベルは逆でもよい）。エッジ検出カウンタ４１６の出力は、二値シリアル信号Ｓｂになる。
【００４７】
次に、この実施形態に係るクロック再生装置４００の動作について、図５、図６を用いて説明する。図５（Ａ）〜（Ｃ）および図６（Ａ）〜（Ｄ）は、クロック再生装置４００の動作を説明するための信号波形図であり、縦軸は信号レベル、横軸は時間である。
【００４８】
まず、信号入力端子１１０から、クロック抽出の対象になる多値シリアル信号Ｓｎ（ここでは五値）が入力される。多値シリアル信号Ｓｎの一例を、図５（Ａ）に示す。多値シリアル信号Ｓｎは、遅延回路４１１および差動アンプ４１２に供給される。
【００４９】
遅延回路４１１は、多値シリアル信号Ｓｎを遅延させる。これにより、遅延信号Ｓｄが生成される（図５（Ｂ）参照）。遅延信号Ｓｄは、差動アンプ４１２に供給される。
【００５０】
差動アンプ４１２は、多値シリアル信号Ｓｎおよび遅延信号Ｓｄを入力し、これらの信号Ｓｎ，Ｓｄを比較する。図５（Ｂ）において、時刻ｔ１に多値シリアル信号Ｓｎの値が上昇を始めたとき、遅延信号Ｓｄは上昇を開始しない。したがって、差Ｓｎ−Ｓｄは、正の値であり、且つ、遅延時間τの経過までは増大する。差動アンプ４１２は、両信号の差Ｓｎ−Ｓｄを所定増幅率で増幅して出力する（図５（Ｃ）参照）。
【００５１】
時刻ｔ２に多値シリアル信号Ｓｎの上昇が停止すると、差Ｓｎ−Ｓｄは小さくなり、遅延時間τの経過後に零になる。したがって、差動アンプ４１２の出力も、徐々に減少して、零になる。
【００５２】
時刻ｔ３に、多値シリアル信号Ｓｎの値が下降を開始すると、差Ｓｎ−Ｓｄは負の値になり、その絶対値｜Ｓｎ−Ｓｄ｜は遅延時間τの経過まで増大する。差動アンプ４１２は、両信号の差Ｓｎ−Ｓｄを所定増幅率で増幅して出力する。
【００５３】
時刻ｔ４に多値シリアル信号Ｓｎの下降が停止すると、｜Ｓｎ−Ｓｄ｜は小さくなり、遅延時間τの経過後に零になる。したがって、差動アンプ４１２の出力も、徐々に上昇して、零になる。
【００５４】
差動アンプ４１２の出力電圧Ｖａは、レベル検出器４１３，４１４に入力される。正側レベル検出器４１３は、電圧Ｖａが所定値ｖ１（ｖ１＞０）よりも大きいときに出力Ｖ＋を所正電圧ｖ０にし（図６（Ａ）参照）、また、負側レベル検出器４１４は、電圧Ｖａが所定値ｖ２（ｖ２＜０）よりも小さいときに出力Ｖ−を所正電圧ｖ０にする（図６（Ｂ）参照）。
【００５５】
合波器４１５は、上述のように、レベル検出器４１３，４１４の出力波形を重畳する（図６（Ｃ）参照）。合波器４１５の出力波形は、信号の差Ｓｎ−Ｓｄが所定値ｖ１（ｖ１＞０）よりも大きいときと、差Ｓｎ−Ｓｄが所定値ｖ２（ｖ２＜０）よりも小さいときに対応して、ピークを有することになる。
【００５６】
エッジ検出カウンタ４１６は、合波器４１５から信号波形を入力し、奇数番目のエッジが与えるタイミングでハイレベルを出力するとともに、偶数番目のエッジが与えるタイミングでローレベルを出力する。これにより、エッジ検出カウンタ４１６からは、二値シリアル信号Ｓｂが出力される（図６（Ｄ）参照）。
【００５７】
このようにして生成された二値シリアル信号Ｓｂは、クロックリカバリ回路１４０に送られる。クロックリカバリ回路１４０は、二値シリアル信号Ｓｂから、クロックＣＬＫを再生する。クロックリカバリ回路１４０の動作は、従来のクロックリカバリ回路と同様であるので、説明を省略する。
【００５８】
以下、二値シリアル信号の信号レベルが変化するタイミングのばらつきについて、図７の概念図を用い、四値シリアル信号を二値シリアル信号に変換する場合を例に採って説明する。図７において、縦軸は信号レベル、横軸は時間である。
【００５９】
この実施形態に係る方法の場合、二値シリアル信号が変化するタイミングのばらつきは、上述の動作説明（図５、図６参照）から解るように、‘多値シリアル信号Ｓｎの値が上昇を開始してから信号値差Ｓｎ−Ｓｄが所定値ｖ１に達するまでの時間のばらつき’および‘多値シリアル信号Ｓｎの値が下降を開始してから信号値差Ｓｎ−Ｓｄが所定値ｖ２に達するまでの時間のばらつき’で決定される。
【００６０】
図７（Ａ）に示したように、二値シリアル信号の値がローレベルからハイレベルに変化する場合としては、多値シリアル信号Ｓｎ（ここでは四値）の変化が、Ｌ１→Ｌ２の場合、Ｌ１→Ｌ３の場合、Ｌ１→Ｌ４の場合、Ｌ２→Ｌ３の場合、Ｌ２→Ｌ４の場合、Ｌ３→Ｌ４の場合の六通りがある。そして、二値シリアル信号Ｓｂの出力が変化するタイミングは、四値シリアル信号Ｓｎの値がｖ１（ｖ１＞０）だけ変化するタイミングで与えられる。すなわち、変化前の四値シリアル信号Ｓｎの値がＬ１の場合には該四値シリアル信号Ｓｎの値がＬ１＋ｖ１に達するタイミングで与えられ、変化前の四値シリアル信号Ｓｎの値がＬ２の場合には該四値シリアル信号Ｓｎの値がＬ２＋ｖ１に達するタイミングで与えられ、変化前の四値シリアル信号Ｓｎの値がＬ３の場合には該四値シリアル信号Ｓｎの値がＬ３＋ｖ１に達するタイミングで与えられる。図７（Ｂ）に示したように、このタイミングは、信号レベルの変化量が‘１×Ｌ’のとき（すなわち、信号レベルの変化がＬ１→Ｌ２、Ｌ２→Ｌ３、Ｌ３→Ｌ４のとき）はＴ７、信号レベルの変化量が‘２×Ｌ’のとき（すなわち、信号レベルの変化がＬ１→Ｌ３、Ｌ２→Ｌ４のとき）はＴ８、信号レベルの変化量が‘３×Ｌ’のとき（すなわち、信号レベルの変化がＬ１→Ｌ４のとき）はＴ９である。したがって、二値シリアル信号Ｓｂの信号レベルが変化するタイミングのばらつきは、Ｔ７からＴ９までの時間で与えられる。二値シリアル信号Ｓｂの値がハイレベルからローレベルに変化する場合も、同様である。
【００６１】
この実施形態でも、上述の第１の実施形態と同様、多値シリアル信号Ｓｎの信号値が上昇を開始してから下降を開始するまでの期間に対応してハイレベルを出力し、且つ、多値シリアル信号Ｓｎの信号値が下降を開始してから上昇を開始するまでの期間に対応してローレベルを出力することにより多値シリアル信号Ｓｎを二値シリアル信号Ｓｂに変換することとした。このため、第１の実施形態と同様の理由により、二値シリアル信号Ｓｂの変化タイミングのばらつきを小さくすることができ、したがって、位相や周期のばらつきが小さい二値シリアル信号Ｓｂを得ることができる。このため、この実施形態によれば、クロック再生精度が高い多値信号用クロック再生装置を得ることができる。
【図面の簡単な説明】
【００６２】
【図１】第１の実施形態に係るクロック再生装置の構成を概略的に示すブロック図である。
【図２】（Ａ）〜（Ｃ）ともに、第１の実施形態に係るクロック再生装置の動作を説明するための信号波形図である。
【図３】第１の実施形態に係るクロック再生装置の動作原理を説明するための概念図であり、（Ａ）は従来装置の場合、（Ｂ）は実施形態装置の場合である。
【図４】第２の実施形態に係るクロック再生装置の構成を概略的に示すブロック図である。
【図５】（Ａ）〜（Ｃ）ともに、第２の実施形態に係るクロック再生装置の動作を説明するための信号波形図である。
【図６】（Ａ）〜（Ｄ）ともに、第２の実施形態に係るクロック再生装置の動作を説明するための信号波形図である。
【図７】（Ａ）、（Ｂ）ともに、第２の実施形態に係るクロック再生装置の動作原理を説明するための概念図である。
【図８】多値シリアル信号を二値シリアル信号に変換する方法の従来例を説明するための概念図である。
【図９】多値シリアル信号を二値シリアル信号に変換する方法の従来例を説明するための概念図である。
【符号の説明】
【００６３】
１００  クロック再生装置
１１０  信号入力端子
１２０  クロック出力端子
１３０  信号変換回路
１３１，４１１  遅延回路
１３２  ヒステリシス付きコンパレータ
１４０  クロックリカバリ回路
４１２  差動アンプ
４１３  正側レベル検出器
４１４  負側レベル検出器
４１５  合波器
４１６  エッジ検出カウンタ
【図１】
2008283539.tif 000003
【図２】
2008283539.tif 000004
【図３】
2008283539.tif 000005
【図４】
2008283539.tif 000006
【図５】
2008283539.tif 000007
【図６】
2008283539.tif 000008
【図７】
2008283539.tif 000009
【図８】
2008283539.tif 000010
【図９】
2008283539.tif 000011