(57)【要約】【課題】不必要に容量性電力を増大させることなく、アドレス放電の安定化を実現すると共に、表示階調数の豊かな画像を表示することができる高精細なプラズマディスプレイパネルを提供する。【解決手段】リセット放電の後に、アドレス放電を前半と後半に分けて行い、該前半および該後半のアドレス放電を行った全てのサブピクセルに対して維持放電を行うプラズマディスプレイパネルであって、前記後半のアドレス放電に寄与する電極Ｙｅ，１０の面積Ｓｙｅ，Ｓａｅが、前記前半のアドレス放電に寄与する電極Ｙｏ，１０の面積Ｓｙｏ，Ｓａｏよりも大きくなるように構成する。【選択図】図９
2008066063.tif 000002
【特許請求の範囲】
【請求項１】
リセット放電の後に、アドレス放電を前半と後半に分けて行い、該前半および該後半のアドレス放電を行った全てのサブピクセルに対して維持放電を行うプラズマディスプレイパネルであって、
前記後半のアドレス放電に寄与する電極の面積が、前記前半のアドレス放電に寄与する電極の面積よりも大きいことを特徴とするプラズマディスプレイパネル。
【請求項２】
請求項１に記載のプラズマディスプレイパネルにおいて、該プラズマディスプレイパネルは、
維持電極および走査電極が該各維持電極および該各走査電極間に放電ギャップを形成しながら平行に複数本配置された第１の基板と、
前記維持電極および前記走査電極と交差する方向にアドレス電極が複数本配置された第２の基板と、を備え、
前記走査電極と前記アドレス電極との間でアドレス放電を行い、それらに対応する前記維持電極で１サブピクセルを構成し、前記アドレス放電を前記走査電極の１ラインおきに行う飛び越し走査型プラズマディスプレイパネルであって、
前記後半のアドレス放電に寄与する前記アドレス電極と前記走査電極の面積が、前記前半のアドレス放電に寄与する前記アドレス電極と前記走査電極の面積よりも大きいことを特徴とするプラズマディスプレイパネル。
【請求項３】
請求項２に記載のプラズマディスプレイパネルにおいて、
前記後半に走査するサブピクセルにおける前記走査電極と前記アドレス電極のそれぞれの放電面に対する面積の和が、前記前半に走査するサブピクセルにおける前記走査電極と前記アドレス電極のそれぞれの放電面に対する面積の和よりも大きいことを特徴とするプラズマディスプレイパネル。
【請求項４】
請求項２に記載のプラズマディスプレイパネルにおいて、
前記後半に走査するサブピクセルにおける前記走査電極と前記アドレス電極の交差する面積が、前記前半に走査するサブピクセルにおける前記走査電極と前記アドレス電極の交差する面積よりも大きいことを特徴とするプラズマディスプレイパネル。
【請求項５】
請求項３または４に記載のプラズマディスプレイパネルにおいて、
前記後半に走査する前記走査電極の面積が、前記前半に走査する前記走査電極の面積よりも広いことを特徴とするプラズマディスプレイパネル。
【請求項６】
請求項３〜５のいずれか１項に記載のプラズマディスプレイパネルにおいて、前記後半に走査する前記走査電極に対応する部分の前記アドレス電極の面積が、前記前半に走査する前記走査電極に対応する部分の前記アドレス電極の面積よりも広いことを特徴とするプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、特に、アドレス放電を前半と後半に分けて行うプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
図１は従来のプラズマディスプレイパネル（以下、ＰＤＰとも称する）の一例を模式的に示す図であり、ＡＣ型ＰＤＰの代表的なパネル構造を示すものである。
【０００３】
図１に示されるように、前面基板１において、ガラス基板１ａ上には、Ｘ電極（維持電極：表示電極）３およびＹ電極（走査電極：表示電極）４が形成されている。これら各Ｘ電極３およびＹ電極４は、それぞれ、例えば、ＩＴＯより成る透明電極５、および、Ｃr／Ｃu／Ｃrの積層構造より成る金属電極（バス電極）６により構成されている。ここで、Ｘ電極３とＹ電極４との間には、放電ギャップ７が形成され、各隣接するＸ電極３とＹ電極４との間が表示ラインとなる。さらに、Ｘ電極３およびＹ電極４上には、誘電体層８および保護層９が形成されている。
【０００４】
一方、背面基板２において、ガラス基板２ａ上には、アドレス電極１０が前面基板１のＸ電極３およびＹ電極４と直交する方向に形成され、マトリクスディスプレイを構成するようになっている。さらに、前面基板１と同様に、アドレス電極１０上は、誘電体層１１で覆って絶縁する場合が多く、その誘電体層１１上に、アドレス電極１０の両側に位置するように平行な隔壁（リブ）１２が形成されている。そして、隔壁１２間には、順番に、赤色の蛍光体層１３Ｒ、緑色の蛍光体層１３Ｇおよび青色の蛍光体層１３Ｂが形成されている。
【０００５】
ここで、アドレス電極１０上に各色の蛍光体層１３Ｒ，１３Ｇ，１３Ｂが形成されたアドレスラインと、各隣接するＸ電極３とＹ電極４との間の表示ラインとが交差する個所にそれぞれサブピクセル（１５）が形成され、赤色，緑色および青色の３つのサブピクセルの組により１つのピクセル（画素）が構成されることになる。
【０００６】
そして、前面基板１および背面基板２を貼り合わせ、隔壁１２によって確保される空間に希ガスを主とした放電ガスを封入することでパネルが形成される。
【０００７】
図２は従来のプラズマディスプレイパネルの一例における駆動波形を示す図である。
図２に示されるように、プラズマディスプレイパネルを駆動する場合、例えば、リセット期間において、全ての走査電極（Ｙ電極）にリセットパルス２０を印加してリセット放電を行い、その後のアドレス期間において、画像を表示するために点灯させるサブピクセル１５を選択するアドレス放電を行うようになっている。
【０００８】
すなわち、例えば、上述したＡＣ型ＰＤＰでは、アドレス期間において、Ｙ電極４に印加された走査パルス１４と、そのタイミングに合わせてアドレス電極１０に印加されたアドレスパルス１６とで生じる電位差により、Ｙ電極４とアドレス電極１０との間で対向放電（アドレス放電、書き込み放電）を行わせ、そのサブピクセル１５を選択する。
【０００９】
そして、Ｙ電極４とアドレス電極１０との間のアドレス放電をトリガとして、Ｘ電極３とＹ電極４との間に面放電を生じさせて両電極間に壁電荷を形成し、アドレス動作を終了する。このアドレス動作を終えて壁電荷が形成されたサブピクセルでは、維持期間（維持放電期間）にＸ電極３とＹ電極４に維持パルス１７が印加されると、放電ギャップ７で面放電が維持パルス１７の印加回数分だけ生じ、それに応じた輝度を発する。プラズマディスプレイでは、この維持パルス１７の印加回数をサブフィールド毎に異ならせて、それらを組み合わせることによって、階調表示を行っている。
【００１０】
図３は従来のプラズマディスプレイパネルの他の例における電極の構成を概略的に示す図であり、ＡＣ型ＰＤＰの高精細型パネルを想定した代表的な電極の構成を示すものである。図３において、参照符号Ｘｏは奇数番目のＸ電極（３）、Ｘｅは偶数番目のＸ電極、Ｙｏは奇数番目のＹ電極（４）、そして、Ｙｅは偶数番目のＹ電極を示している。
【００１１】
ところで、高精細化を図るにあたっては、発光効率を向上させるためにＸ電極とＹ電極の金属電極間を広くして開口率を上げることが有効である。そのため、非放電ギャップ１８の幅が狭くなって放電ギャップ７の幅に近づくため、誤放電が起こり易くなってしまう。
【００１２】
そのため、図３に示されるように、非放電ギャップ１８を構成する電極間に維持電圧Ｖｓ相当の電位が印加されないように工夫しなければならず、非放電ギャップ１８間を同じ役割の電極、すなわち、Ｘ電極同士（ＸｏおよびＸｅ）またはＹ電極同士（ＹｏおよびＹｅ）で形成することになる。
【００１３】
図４は従来のプラズマディスプレイパネルの他の例における駆動波形を示す図であり、図３に示すパネルのアドレス動作を行うのに必要な波形を示すものである。
【００１４】
次に、図３に示す電極構成を有するＰＤＰでは、走査パルス１４を１ライン毎に飛び越しで印加しなければならない必然性について説明する。
【００１５】
図４に示されるように、まず、電位−Ｖｙの走査パルス１４がＹｏ電極（奇数番目のＹ電極）に印加されると、維持放電はＹｏ電極とＸｏ電極（奇数番目のＸ電極）との間で行われるため、Ｘｏ電極には正の電位Ｖｘパルス１９を与えて、Ｙｏ電極とアドレス電極（１０）の対向放電（アドレス放電）をトリガとしてＹｏ電極とＸｏ電極間で面放電を行うようにする。ここで、図３に示すような電極構成の場合、Ｘｅ電極（偶数番目のＸ電極）もほぼＸｏ電極と同じ距離にあるため、Ｘｅ電極にはＸｏ電極とは異なるように正の電位Ｖｘパルス１９を与えないようにする。
【００１６】
しかしながら、このＹｏ電極でアドレス放電（アドレス動作）を終えた後、Ｙｅ電極（偶数番目のＹ電極）に走査パルス１４を印加しようとすると、Ｘｏ電極に正の電位Ｖｘパルス１９を与えるのを止めてＸｅ電極に正の電位Ｖｘパルス１９を印加しなければならない。これは、Ｘ電極に１走査毎にパルスを印加することになるため、スイッチングによる無効電力が増大することになる。
【００１７】
図５は従来のプラズマディスプレイパネルの他の例におけるアドレス期間を前半および後半に分割した駆動波形を示す図である。
【００１８】
図５に示されるように、上述したスイッチングによる無効電力の増大を抑えるためには、走査電極（Ｙ電極）をＹｏ極群とＹｅ電極群に分割すると共に、維持電極（Ｘ電極）もＸｏ電極群とＸｅ電極群に分割し、例えば、アドレス期間の前半に相当する奇数電極群の走査およびアドレス動作を終えてから、アドレス期間の後半に相当する偶数電極群の走査およびアドレス動作を行うといった飛び越し走査を行うことが必須となる。
【００１９】
図６は従来のプラズマディスプレイパネルのさらに他の例における電極の構成を概略的に示す図であり、ＡＬｉＳ（Alternate Lighting of Surface）方式のプラズマディスプレイパネル（ＡＬｉＳ構造のＰＤＰ）の電極の構成を示すものである。このＡＬｉＳ構造のＰＤＰは、非放電ギャップを設ける必要がないので、高精細化を図るのに適した構造とされている。
【００２０】
すなわち、図６に示されるように、ＡＬｉＳ構造のＰＤＰは、非放電ギャップ（例えば、前述した図３における符号１８）がなく、走査電極の両側に放電ギャップ１７が存在するため、アドレス動作時に、例えば、走査電極（Ｙｏ電極）に走査パルス１４を印加するとき、Ｘｏ電極に正のＶｘの電位を与え、且つ、Ｘｅ電極には与えないようにして放電の選択性を持たせる必要がある。
【００２１】
その結果、図４を参照して説明したのと同様に、Ｙｏ電極の後に、Ｙｅ電極に走査パルス１４を印加すると、Ｘ電極にＶｘパルスを印加するスイッチングが走査ライン分だけ必要になり、無効電力が増大することになってしまう。
【００２２】
そこで、このような電極の構成を有するＡＬｉＳ構造のＰＤＰにおいても、図５を参照して説明したのと同様に、走査電極をＹｏ電極群とＹｅ電極群に分けると共に、維持電極もＸｏ電極群とＸｅ電極群に分けて、アドレス期間の前半に相当する奇数電極群（Ｘｏ電極群およびＹｏ電極群）の走査およびアドレス動作を終えてから、アドレス期間の後半に相当する偶数電極群（Ｘｅ電極群およびＹｅ電極群）の走査およびアドレス動作を行うといった飛び越し走査を行う必要がある。
【００２３】
なお、本明細書では、アドレス期間の前半にアドレス放電を行うラインを奇数番目とし、アドレス期間の後半にアドレス放電を行うラインを偶数番目として説明しているが、両者は逆であっても同様なのはいうまでもない。
【００２４】
ところで、従来、アドレス電極と走査電極（表示電極）とが対向する面積を、蛍光体層の色毎に変化させると共に、スキャン電極として用いられる走査電極とアドレス電極との対向面積を、スキャン電極として用いられない走査電極とアドレス電極との対向面積よりも広くすることによって、対向放電開始電圧の電圧差をなくし、駆動電圧のマージンを広げて、アドレス放電の安定化と高速化を図るものが提案されている（例えば、特許文献１参照）。
【００２５】
また、従来、データ電極（アドレス電極）の形状を、走査電極の面放電ギャップ近傍に面する部分を幅広部とし、且つ、走査電極の面放電ギャップとは反対側の側端部近傍に面した部分を幅狭部とすることによって、短時間で確実に書き込み動作を行い、電力消費を低減したＡＣ型プラズマディスプレイパネルも提案されている（例えば、特許文献２参照）。
【００２６】
【特許文献１】特開２００２−３４３２５７号公報
【特許文献２】特開２００４−１５８４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
前述したように、従来、アドレス電極と走査電極とが対向する面積を、蛍光体層の色毎に変化させ、或いは、アドレス電極の形状を、走査電極の面放電ギャップ近傍とその反対側とで幅を変化させて、短時間で確実な書き込み動作を行うようにしたものが提案されている。
【００２８】
しかしながら、従来のプラズマディスプレイパネルは、高精細パネルで総合的に効果を発揮するものではなかった。すなわち、パネルの解像度や表示階調数の増大に伴って、より短時間で書き込み動作を行わなければならず、また、アドレス期間の増長が生じてアドレス期間の後半になるほど放電遅れが増大してアドレス動作が行い難くなるといった問題がある。
【００２９】
さらに、パネルの高精細化により電極間の容量性負荷も増大しており、安易に電極面積を増加して放電特性を安定化させることは、容量性電力の増大を招くことになるため、最適解には至っていなかった。
【００３０】
そして、図５および図６を参照して説明したように、従来、リセット放電の後に、アドレス放電を前半と後半に分けて１ライン毎に飛び越しで行うようにしたＰＤＰが提案されているが、アドレス期間の前半にアドレス放電を行う表示ラインと、アドレス期間の後半にアドレス放電を行う表示ラインとでは、リセット放電を行ってからの時間が異なるため、表示品質の低下を来していた。
【００３１】
すなわち、例えば、アドレス期間の後半にアドレス放電を行う偶数行の表示ライン（Ｘｅ，Ｙｅ）では、リセット放電からの時間がアドレス期間の前半にアドレス放電を行う奇数行の表示ライン（Ｘｏ，Ｙｏ）よりも長くなるため、アドレス放電遅れが大きくなって黒ノイズ現象等が生じ易くなり、また、アドレス放電遅れによる影響が偶数行の表示ラインと奇数行の表示ラインとの間で異なった状態で表示されるため、表示品質の低下を来すことになっていた。
【００３２】
本発明は、上述した従来技術が有する課題に鑑み、不必要に容量性電力を増大させることなく、アドレス放電の安定化を実現すると共に、表示階調数の豊かな画像を表示することができる高精細なプラズマディスプレイパネルの提供を目的とする。
【課題を解決するための手段】
【００３３】
本発明によれば、リセット放電の後に、アドレス放電を前半と後半に分けて行い、該前半および該後半のアドレス放電を行った全てのサブピクセルに対して維持放電を行うプラズマディスプレイパネルであって、前記後半のアドレス放電に寄与する電極の面積が、前記前半のアドレス放電に寄与する電極の面積よりも大きいことを特徴とするプラズマディスプレイパネルが提供される。
【００３４】
前記プラズマディスプレイパネルは、維持電極および走査電極が該各維持電極および該各走査電極間に放電ギャップを形成しながら平行に複数本配置された第１の基板と、前記維持電極および前記走査電極と交差する方向にアドレス電極が複数本配置された第２の基板と、を備え、前記走査電極と前記アドレス電極との間でアドレス放電を行い、それらに対応する前記維持電極で１サブピクセルを構成し、前記アドレス放電を前記走査電極の１ラインおきに行う飛び越し走査型プラズマディスプレイパネルであって、前記後半のアドレス放電に寄与する前記アドレス電極と前記走査電極の面積が、前記前半のアドレス放電に寄与する前記アドレス電極と前記走査電極の面積よりも大きくなるように構成することができる。
【００３５】
また、前記後半に走査するサブピクセルにおける前記走査電極と前記アドレス電極のそれぞれの放電面に対する面積の和が、前記前半に走査するサブピクセルにおける前記走査電極と前記アドレス電極のそれぞれの放電面に対する面積の和よりも大きいか、或いは、前記後半に走査するサブピクセルにおける前記走査電極と前記アドレス電極の交差する面積が、前記前半に走査するサブピクセルにおける前記走査電極と前記アドレス電極の交差する面積よりも大きくてもよい。
【００３６】
さらに、前記後半に走査する前記走査電極の面積が、前記前半に走査する前記走査電極の面積よりも広いか、或いは、前記後半に走査する前記走査電極に対応する部分の前記アドレス電極の面積が、前記前半に走査する前記走査電極に対応する部分の前記アドレス電極の面積よりも広くてもよい。
【００３７】
本発明のプラズマディスプレイパネルによれば、リセット放電からの時間が長くアドレス放電遅れの影響が大きいアドレス期間の後半のアドレス放電に寄与する電極の面積を、アドレス期間の前半のアドレス放電に寄与する電極の面積よりも大きくし、すなわち、アドレス期間の後半のアドレス放電をアドレス放電遅れの影響が少なくなるようにして行うことによって、例えば、アドレス期間の前半にアドレス放電を行う表示ラインとアドレス期間の後半にアドレス放電を行う表示ラインとでアドレス放電遅れによる表示の劣化の差異を小さくし、ＰＤＰ全体としての表示品質を向上させるようになっている。
【００３８】
このように、本発明は、アドレス走査方法に応じて走査電極およびアドレス電極形状を工夫することにより、無効電力を不必要に増やすことなくアドレス動作の短時間化およびアドレス放電遅延を防止することができる。特に、本発明は、リセット放電の後に、アドレス放電を表示ライン（走査電極）の１ラインおきに前半と後半に分けて行う飛び越し走査型プラズマディスプレイパネルにおいて、高精細化および多階調表示化を実現するアドレス動作の短時間化対策およびアドレス放電遅延の防止を可能とするものである。
【発明の効果】
【００３９】
本発明によれば、不必要に容量性電力を増大させることなく、アドレス放電の安定化を実現すると共に、表示階調数の豊かな画像を表示することができる高精細なプラズマディスプレイパネルを提供することができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明に係るプラズマディスプレイパネルの実施例を、添付図面を参照して詳述する。
【実施例１】
【００４１】
図７は本発明に係るプラズマディスプレイパネルの第１実施例における電極の構成を概略的に示す図であり、ＡＣ型ＰＤＰの高精細型パネルを想定した代表的な電極の構成を示すものである。図７において、参照符号５は透明電極、６は金属電極、７は放電ギャップ、１０はアドレス電極、そして、１２は隔壁を示している。さらに、参照符号Ｘｏは奇数番目のＸ電極（維持電極３）、Ｘｅは偶数番目のＸ電極、Ｙｏは奇数番目のＹ電極（走査電極４）、そして、Ｙｅは偶数番目のＹ電極を示している。
【００４２】
図７は、前述した図３に示すような電極配置のプラズマディスプレイパネル（ＰＤＰ）において、アドレス期間の後半に寄与する走査電極群Ｙｅの電極面積Ｓｙｅを、アドレス期間の前半に寄与する走査電極群Ｙｏの電極面積Ｓｙｏよりも広く形成している。
【００４３】
すなわち、図７に示されるように、本第１実施例のＰＤＰは、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅの面積（透明電極５の面積）Ｓｙｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏの面積（透明電極５の面積）Ｓｙｏよりも広く形成して、例えば、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインにおけるアドレス放電遅れの影響による表示の劣化を少なくするようになっている。
【００４４】
これによって、例えば、アドレス期間の前半にアドレス放電を行う奇数番目の表示ラインと、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインとでアドレス放電遅れによる表示の劣化の差異を小さくし、ＰＤＰ全体としての表示品質を向上させるようになっている。
【００４５】
これにより、アドレス電力やサステイン電力を増大させることなく、アドレス後半期間のアドレス放電遅れによる表示の低下を抑制することができ、不必要に容量性電力を増大させることなく、アドレス放電の安定化を実現すると共に、表示階調数の豊かな画像を表示することが可能になる。
【実施例２】
【００４６】
図８は本発明に係るプラズマディスプレイパネルの第２実施例における電極の構成を概略的に示す図である。
【００４７】
図８と上述した第１実施例を示す図７との比較から明らかなように、本第２実施例のＰＤＰでは、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅに対応する部分の（対向する位置にある）アドレス電極１０の面積Ｓａｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏに対応する部分のアドレス電極１０の面積Ｓａｏよりも広く形成するようになっている。
【実施例３】
【００４８】
図９は本発明に係るプラズマディスプレイパネルの第３実施例における電極の構成を概略的に示す図である。
【００４９】
図９と前述した第１実施例を示す図７および第２実施例を示す図８との比較から明らかなように、本第３実施例のＰＤＰでは、第１実施例および第２実施例の両方を適用するようになっている。
【００５０】
すなわち、図９に示されるように、本第３実施例のＰＤＰは、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅの面積Ｓｙｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏの面積Ｓｙｏよりも広く形成すると共に、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅに対応する部分のアドレス電極１０の面積Ｓａｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏに対応する部分のアドレス電極１０の面積Ｓａｏよりも広く形成するようになっている。
【００５１】
そして、本発明に係るＰＤＰの第２および第３実施例によれば、前述した第１実施例と同様に、例えば、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインにおけるアドレス放電遅れの影響による表示の劣化を少なくし、これによって、例えば、アドレス期間の前半にアドレス放電を行う奇数番目の表示ラインと、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインとでアドレス放電遅れによる表示の劣化の差異を小さくし、ＰＤＰ全体としての表示品質を向上させるようになっている。
【実施例４】
【００５２】
図１０は本発明に係るプラズマディスプレイパネルの第４実施例における電極の構成を概略的に示す図であり、図６を参照して説明した非放電ギャップ（１８）を設ける必要がないＡＬｉＳ構造のＰＤＰに対して本発明を適用した例を示している。また、図１１および図１２も、本発明をＡＬｉＳ構造のＰＤＰに適用した例を示している。なお、図１０〜図１２に示す第４〜第６実施例のＰＤＰは、上述した図７〜図９に示す第１〜第３実施例をＡＬｉＳ構造のＰＤＰに適用したものに対応している。
【００５３】
図１０に示されるように、本第４実施例のＰＤＰは、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅの面積（透明電極５の面積）Ｓｙｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏの面積（透明電極５の面積）Ｓｙｏよりも広く形成して、例えば、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインにおけるアドレス放電遅れの影響による表示の劣化を少なくするようになっている。
【実施例５】
【００５４】
図１１は本発明に係るプラズマディスプレイパネルの第５実施例における電極の構成を概略的に示す図である。
【００５５】
図１１に示されるように、本第５実施例のＰＤＰは、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅに対応する部分のアドレス電極１０の面積Ｓａｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏに対応する部分のアドレス電極１０の面積Ｓａｏよりも広く形成するようになっている。
【実施例６】
【００５６】
図１２は本発明に係るプラズマディスプレイパネルの第６実施例における電極の構成を概略的に示す図であり、上述した図１０に示す第４実施例と図１１に示す第５実施例の両方を適用したものである。
【００５７】
すなわち、図１２に示されるように、本第６実施例のＰＤＰは、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅの面積Ｓｙｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏの面積Ｓｙｏよりも広く形成すると共に、アドレス電極１０との間でアドレス期間の後半にアドレス放電を行う偶数番目の走査電極Ｙｅに対応する部分のアドレス電極１０の面積Ｓａｅを、アドレス電極１０との間でアドレス期間の前半にアドレス放電を行う奇数番目の走査電極Ｙｏに対応する部分のアドレス電極１０の面積Ｓａｏよりも広く形成するようになっている。
【００５８】
そして、本発明に係るＰＤＰの第４〜第６実施例によれば、前述した第１〜第３実施例と同様に、例えば、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインにおけるアドレス放電遅れの影響による表示の劣化を少なくし、これによって、例えば、アドレス期間の前半にアドレス放電を行う奇数番目の表示ラインと、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインとでアドレス放電遅れによる表示の劣化の差異を小さくし、ＰＤＰ全体としての表示品質を向上させるようになっている。
【００５９】
なお、アドレス期間の前半にアドレス放電を行うラインを奇数番目とし、アドレス期間の後半にアドレス放電を行うラインを偶数番目として説明しているが、両者は逆であっても同様なのは前述した通りである。
【００６０】
このように、本発明に係るプラズマディスプレイパネルの各実施例によれば、例えば、アドレス期間の前半にアドレス放電を行う奇数番目の表示ラインと、アドレス期間の後半にアドレス放電を行う偶数番目の表示ラインとでアドレス放電遅れによる表示の劣化の差異を小さくし、ＰＤＰ全体としての表示品質を向上させることができる。
【００６１】
これにより、アドレス電力やサステイン電力を増大させることなく、アドレス後半期間のアドレス放電遅れによる表示の低下を抑制することができ、不必要に容量性電力を増大させることなく、アドレス放電の安定化を実現すると共に、表示階調数の豊かな画像を表示することが可能になる。
【産業上の利用可能性】
【００６２】
本発明は、例えば、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するためのプラズマディスプレイパネルに広く利用することができ、特に、高精細で大画面を有するプラズマディスプレイパネルに好適に利用され得るものである。
【図面の簡単な説明】
【００６３】
【図１】従来のプラズマディスプレイパネルの一例を模式的に示す図である。
【図２】従来のプラズマディスプレイパネルの一例における駆動波形を示す図である。
【図３】従来のプラズマディスプレイパネルの他の例における電極の構成を概略的に示す図である。
【図４】従来のプラズマディスプレイパネルの他の例における駆動波形を示す図である。
【図５】従来のプラズマディスプレイパネルの他の例におけるアドレス期間を前半および後半に分割した駆動波形を示す図である。
【図６】従来のプラズマディスプレイパネルのさらに他の例における電極の構成を概略的に示す図である。
【図７】本発明に係るプラズマディスプレイパネルの第１実施例における電極の構成を概略的に示す図である。
【図８】本発明に係るプラズマディスプレイパネルの第２実施例における電極の構成を概略的に示す図である。
【図９】本発明に係るプラズマディスプレイパネルの第３実施例における電極の構成を概略的に示す図である。
【図１０】本発明に係るプラズマディスプレイパネルの第４実施例における電極の構成を概略的に示す図である。
【図１１】本発明に係るプラズマディスプレイパネルの第５実施例における電極の構成を概略的に示す図である。
【図１２】本発明に係るプラズマディスプレイパネルの第６実施例における電極の構成を概略的に示す図である。
【符号の説明】
【００６４】
１    前面板
１ａ    ガラス基板
２    背面板
２ａ    ガラス基板
３    維持電極（Ｘ電極：表示電極）
４    走査電極（Ｙ電極：表示電極）
５    透明電極
６    金属電極
７    放電ギャップ
８    誘電体層
９    保護膜
１０    アドレス電極
１１    誘電体層
１２    隔壁（リブ）
１３Ｒ，１３Ｇ，１３Ｂ    蛍光体
１４    走査パルス
１５    サブピクセル
１６    アドレスパルス
１７    維持パルス
１８    非放電ギャップ
１９    Ｖｘパルス
２０    リセットパルス
Ｘｏ，Ｘｅ，Ｘｎ，Ｘｎ＋１    維持電極（Ｘ電極）
Ｙｏ，Ｙｅ，Ｙｎ，Ｙｎ＋１    走査電極（Ｙ電極）
Ｓａｏ，Ｓａｅ，Ｓｙｏ，Ｓｙｅ    電極面積
【図１】
2008066063.tif 000003
【図２】
2008066063.tif 000004
【図３】
2008066063.tif 000005
【図４】
2008066063.tif 000006
【図５】
2008066063.tif 000007
【図６】
2008066063.tif 000008
【図７】
2008066063.tif 000009
【図８】
2008066063.tif 000010
【図９】
2008066063.tif 000011
【図１０】
2008066063.tif 000012
【図１１】
2008066063.tif 000013
【図１２】
2008066063.tif 000014