(57)【要約】【課題】発振回路からの基準クロックを供給し続けなくても、ＰＬＬ回路からの所定のクロックの出力を継続させることができるようにする。【解決手段】電圧信号Ｖ０に応じた周波数の動作クロックＣＫを生成する電圧制御発振器３と、動作クロックから比較クロックＣＫｒを生成する分周回路４と、比較クロックを発振回路１の基準クロックＣＫ０と位相比較して位相比較信号Ｓ１を生成する位相比較器５と、位相比較信号を第１の電圧信号Ｖ１に変換するローパスフィルタ７と、第１の電圧信号から第２の電圧信号Ｖ２を生成する電圧制御回路８と、第１の電圧信号と第２の電圧信号の一方を選択して電圧制御発振器３へ出力する選択回路９と、選択回路９に初期には第１の電圧信号を選択させ、電圧制御回路８が第２の電圧信号を生成した後は、選択回路に第２の電圧信号を選択させるとともに、発振回路１の動作を停止させる制御手段（ＣＰＵ）１０を備える。【選択図】図１
2008154199.tif 000002
【特許請求の範囲】
【請求項１】
電圧信号を入力し前記電圧信号に応じた周波数の動作クロックを生成出力する電圧制御発振器と、
前記電圧制御発振器からの動作クロックを分周して低周波の比較クロックを生成し出力する分周回路と、
前記分周回路からの前記比較クロックを発振回路からの基準クロックと位相比較して位相比較信号を生成出力する位相比較器と、
前記位相比較器による前記位相比較信号を平滑化し第１の電圧信号に変換するローパスフィルタと、
前記ローパスフィルタによる前記第１の電圧信号を入力して第２の電圧信号を生成出力する電圧制御回路と、
前記ローパスフィルタからの前記第１の電圧信号と前記電圧制御回路からの前記第２の電圧信号のいずれか一方を選択して前記電圧制御発振器へ出力する選択回路と、
前記選択回路、前記電圧制御回路および前記発振回路をタイミング制御するもので、前記選択回路に初期には前記ローパスフィルタからの前記第１の電圧信号を選択させ、前記第１の電圧信号に基づいて前記電圧制御回路が前記第２の電圧信号を生成出力した後は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させるとともに、前記発振回路の動作を停止させるように制御する制御手段とを備えたクロック制御回路。
【請求項２】
前記電圧制御回路は、
前記ローパスフィルタからの前記第１の電圧信号を一方の選択要素とするＡＤ入力選択回路と、
前記ＡＤ入力選択回路から出力されるアナログ信号をデジタル値に変換するＡＤ変換器と、
前記ＡＤ変換器によるデジタル値をアナログ電圧に変換して前記第２の電圧信号を生成し、前記選択回路に出力するとともに前記ＡＤ入力選択回路にフィードバックするＤＡ変換器とから構成されている請求項１に記載のクロック制御回路。
【請求項３】
前記電圧制御回路は、
前記ローパスフィルタからの前記第１の電圧信号をデジタル値に変換するＡＤ変換器と、
前記ＡＤ変換器によるデジタル値を記憶する記憶回路と、
前記記憶回路に記憶したデジタル値をアナログ電圧に変換して前記第２の電圧信号を生成し、前記選択回路に出力するＤＡ変換器とから構成されている請求項１に記載のクロック制御回路。
【請求項４】
前記制御手段は、前記選択回路の入力の切り替えと前記発振回路の動作と停止のタイミング制御を一定の周期で繰り返す請求項１から請求項３までのいずれかに記載のクロック制御回路。
【請求項５】
さらに、前記電圧制御発振器の電源電圧を検出する電源電圧検出回路を備え、
前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記電源電圧検出回路により前記電圧制御発振器の電源電圧値を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記電源電圧検出回路による前記電圧制御発振器の電源電圧値の監視は停止させる請求項１から請求項４までのいずれかに記載のクロック制御回路。
【請求項６】
さらに、前記電圧制御発振器の温度を測定する温度センサを備え、
前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記温度センサによる前記電圧制御発振器の温度を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記温度センサによる前記電圧制御発振器の温度の監視は停止させる請求項１から請求項５までのいずれかに記載のクロック制御回路。
【請求項７】
前記電源電圧検出回路は、前記電圧制御回路の電源電圧を検出する機能も備え、
前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記電源電圧検出回路により前記電圧制御回路の電源電圧値を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記電源電圧検出回路による前記電圧制御回路の電源電圧値の監視は停止させる請求項５または請求項６に記載のクロック制御回路。
【請求項８】
前記温度センサは、前記電圧制御回路の温度を測定する機能も備え、
前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記温度センサにより前記電圧制御回路の温度を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記温度センサによる前記電圧制御回路の温度の監視は停止させる請求項６または請求項７に記載のクロック制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路を内蔵したクロック制御回路に関する。
【背景技術】
【０００２】
図６は従来の技術におけるクロック制御回路の構成を示すブロック図である。ＰＬＬ回路２は、発振回路１から出力される基準クロックＣＫ０を一方の入力とする位相比較器５と、位相比較器５から出力される位相比較信号Ｓ１を入力しポンプアップするチャージポンプ６と、チャージポンプ６によってポンプアップされた位相比較信号Ｓ２を平滑化してアナログの電圧信号Ｖ０を生成するローパスフィルタ７と、ローパスフィルタ７から入力されるアナログの電圧信号Ｖ０に応じた周波数の動作クロックＣＫを生成出力する電圧制御発振器３と、電圧制御発振器３からの動作クロックＣＫを任意の分周比で分周して低周波の比較クロックＣＫｒを生成出力した上で位相比較器５の他方の入力端子に出力する分周回路４とを備えたものとして構成されている。電圧制御発振器３からの動作クロックＣＫはＣＰＵ１０に与えられる（例えば特許文献１参照）。
【特許文献１】特開２００３−２４３９８０号公報（第２頁、第１１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記した従来の技術では、ＰＬＬ回路２から継続して所定の動作クロックＣＫを出力させるには、基準クロックＣＫ０を供給し続ける必要がある。しかし、発振回路１の連続動作のために、消費電力が大きくなる問題があった。また、発振回路１の発振入力端子１ａおよび発振出力端子１ｂが外部に出ていることから外来ノイズの影響を受けやすく、発振回路１が誤動作して正常な基準クロックＣＫ０の出力を持続できなくなってしまうことがある。
【０００４】
本発明は、このような事情に鑑みて創作したものであり、発振回路から基準クロックを供給し続けなくても、ＰＬＬ回路から継続して所定のクロックを出力させることが可能なクロック制御回路を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題を解決するために、位相比較器、ローパスフィルタ、電圧制御発振器および分周回路を有するＰＬＬ回路に対して、ローパスフィルタが出力する電圧信号に代わる電圧信号を生成する電圧制御回路と、ローパスフィルタおよび電圧制御回路が出力する電圧信号のいずれか一方を選択して電圧制御発振器に出力する選択回路とを追加し、電圧制御発振器、選択回路およびＰＬＬ回路に対する基準クロックを出力する発振回路をタイミング制御するようにクロック制御回路を構成したものである。
【０００６】
すなわち、本発明によるクロック制御回路は、
電圧信号を入力し前記電圧信号に応じた周波数の動作クロックを生成出力する電圧制御発振器と、
前記電圧制御発振器からの動作クロックを分周して低周波の比較クロックを生成し出力する分周回路と、
前記分周回路からの前記比較クロックを発振回路からの基準クロックと位相比較して位相比較信号を生成出力する位相比較器と、
前記位相比較器による前記位相比較信号を平滑化し第１の電圧信号に変換するローパスフィルタと、
前記ローパスフィルタによる前記第１の電圧信号を入力して第２の電圧信号を生成出力する電圧制御回路と、
前記ローパスフィルタからの前記第１の電圧信号と前記電圧制御回路からの前記第２の電圧信号のいずれか一方を選択して前記電圧制御発振器へ出力する選択回路と、
前記選択回路、前記電圧制御回路および前記発振回路をタイミング制御するもので、前記選択回路に初期には前記ローパスフィルタからの前記第１の電圧信号を選択させ、前記第１の電圧信号に基づいて前記電圧制御回路が前記第２の電圧信号を生成出力した後は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させるとともに、前記発振回路の動作を停止させるように制御する制御手段とを備えたものである。
【０００７】
この構成においては、制御手段（ＣＰＵやマルチプロセッサなど）は、初期には、発振回路を動作させるとともに、選択回路にローパスフィルタの出力である第１の電圧信号を選択させる。位相比較器において、電圧制御発振器からの動作クロックを分周回路で分周した比較クロックが発振回路からの基準クロックと位相比較され、位相比較信号が出力される。ローパスフィルタが位相比較信号を平滑化して第１の電圧信号を生成し、選択回路と電圧制御回路とに出力する。選択回路はローパスフィルタからの第１の電圧信号を選択し、これが電圧制御発振器に供給され、さらに分周回路を介して位相比較器にフィードバックされ、基準クロックに対する比較クロックの位相同期が行われる。第１の電圧信号は電圧制御回路に与えられ、電圧制御回路は第１の電圧信号に対応する第２の電圧信号を生成し、選択回路に出力する。第２の電圧信号の生成出力が行われると、制御手段は、選択回路を指示してローパスフィルタの出力を選択している状態から電圧制御回路の出力を選択するように切り替え、この切り替えに連動して発振回路の動作を停止させる。ＰＬＬ回路に対する発振回路からの基準クロックの供給が断たれ、ローパスフィルタからの第１の電圧信号の出力はなされなくなるが、選択回路の入力が電圧制御回路からの第２の電圧信号に切り替わっているため、電圧制御発振器は動作クロックを発生させ続ける。このようにして、発振回路からの基準クロックをＰＬＬ回路に対して供給し続けなくても、ＰＬＬ回路（電圧制御発振器）より所定のクロックを出力させ続けることが可能となる。結果として、発振回路の動作停止により消費電力の低減が図られる。また、外部に出ていて外来ノイズの影響を受けやすい発振入力端子、発振出力端子を有する発振回路を停止させるので、ノイズ耐圧の向上にも効果が得られる。
【０００８】
上記構成のクロック制御回路において、前記電圧制御回路は、前記ローパスフィルタからの前記第１の電圧信号を一方の選択要素とするＡＤ入力選択回路と、前記ＡＤ入力選択回路から出力されるアナログ信号をデジタル値に変換するＡＤ変換器と、前記ＡＤ変換器によるデジタル値をアナログ電圧に変換して前記第２の電圧信号を生成し、前記選択回路に出力するとともに前記ＡＤ入力選択回路にフィードバックするＤＡ変換器とから構成されているという態様がある。
【０００９】
この構成においては、ＡＤ入力選択回路がローパスフィルタからの第１の電圧信号を選択してＡＤ変換器に与え、ＡＤ変換器は第１の電圧信号をデジタル値に変換し、ＤＡ変換器はデジタル値をＤＡ変換して第２の電圧信号を生成し、選択回路とＡＤ入力選択回路に出力する。この結果、ローパスフィルタが出力する第１の電圧信号と同一または近似の第２の電圧信号が得られる。したがって、上述の発振回路の動作停止に伴う消費電力低減とノイズ耐圧向上を効果的に実現することが可能となる。
【００１０】
また上記構成のクロック制御回路において、前記電圧制御回路は、前記ローパスフィルタからの前記第１の電圧信号をデジタル値に変換するＡＤ変換器と、前記ＡＤ変換器によるデジタル値を記憶する記憶回路と、前記記憶回路に記憶したデジタル値をアナログ電圧に変換して前記第２の電圧信号を生成し、前記選択回路に出力するＤＡ変換器とから構成されているという態様がある。
【００１１】
この構成においては、ＡＤ変換器はローパスフィルタからの第１の電圧信号をデジタル値に変換し、記憶回路はこのデジタル値を記憶する。ＤＡ変換器は記憶回路から読み出したデジタル値をＤＡ変換して第２の電圧信号を生成し、選択回路に出力する。この結果、ローパスフィルタが出力する第１の電圧信号と同一または近似の第２の電圧信号が得られる。したがって、上述の発振回路の動作停止に伴う消費電力低減とノイズ耐圧向上を効果的に実現することが可能となる。さらに、ローパスフィルタから出力される第１の電圧信号をデジタル値として記憶回路に記憶させておくことができるので、ＡＤ変換動作を連続でさせる必要がなく、ＡＤ変換器を動作停止させることが可能となって、消費電力をさらに低減することが可能となる。
【００１２】
また上記構成のクロック制御回路において、前記制御手段は、前記選択回路の入力の切り替えと前記発振回路の動作と停止のタイミング制御を一定の周期で繰り返すという態様がある。このように構成すれば、一定の周期でＰＬＬ回路の出力に補正がかかることになり、動作クロックを安定供給することが可能となる。
【００１３】
また上記構成のクロック制御回路において、さらに、前記電圧制御発振器の電源電圧を検出する電源電圧検出回路を備え、前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記電源電圧検出回路により前記電圧制御発振器の電源電圧値を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記電源電圧検出回路による前記電圧制御発振器の電源電圧値の監視は停止させるという態様がある。
【００１４】
電圧制御発振器が電圧制御回路からの第２の電圧信号を入力として動作している期間中に、電圧制御発振器の電源電圧値が変動すると、基準クロックに対する電圧制御発振器の動作クロックの位相同期が外れる。そこで、電源電圧検出回路によって電圧制御発振器の電源電圧値を検出するようにし、電圧制御回路からの第２の電圧信号を選択させ発振回路を動作停止させている期間において、制御手段によって電源電圧値を監視する。そして、一定以上の電源電圧値の変動があった場合には、発振回路の動作を再開し、選択回路ではローパスフィルタからの第１の電圧信号を選択するように切り替えることにより、電圧制御発振器に一定以上の電源電圧値の変動があっても、その変動後の電源電圧値のもとでＰＬＬ回路（電圧制御発振器）から所定の動作クロックを出力させる上で最適な電圧信号を電圧制御発振器に入力することが可能となる。
【００１５】
また上記構成のクロック制御回路において、さらに、前記電圧制御発振器の温度を測定する温度センサを備え、前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記温度センサによる前記電圧制御発振器の温度を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記温度センサによる前記電圧制御発振器の温度の監視は停止させるという態様がある。
【００１６】
電圧制御発振器が電圧制御回路からの第２の電圧信号を入力として動作している期間中に、電圧制御発振器の温度が変動すると、基準クロックに対する電圧制御発振器の動作クロックの位相同期が外れる。そこで、温度センサによって電圧制御発振器の温度を測定するようにし、電圧制御回路からの第２の電圧信号を選択させ発振回路を動作停止させている期間において、制御手段によって温度変動を監視する。そして、一定以上の温度変動があった場合には、発振回路の動作を再開し、選択回路ではローパスフィルタからの第１の電圧信号を選択するように切り替えることにより、電圧制御発振器に一定以上の温度変動があっても、その変動後の温度のもとでＰＬＬ回路（電圧制御発振器）から所定の動作クロックを出力させる上で最適な電圧信号を電圧制御発振器に入力することが可能となる。
【００１７】
また上記の電源電圧検出回路に言及したクロック制御回路において、前記電源電圧検出回路は、前記電圧制御回路の電源電圧を検出する機能も備え、前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記電源電圧検出回路により前記電圧制御回路の電源電圧値を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記電源電圧検出回路による前記電圧制御回路の電源電圧値の監視は停止させるという態様がある。
【００１８】
電圧制御発振器が電圧制御回路からの第２の電圧信号を入力として動作している期間中に、電圧制御回路の電源電圧値が変動すると、電圧制御回路は、電圧制御発振器から所定の動作クロックを出力させる上で最適な電圧信号を生成できなくなる。そこで、電源電圧検出回路によって電圧制御回路の電源電圧値を検出するようにし、電圧制御回路からの第２の電圧信号を選択させ発振回路を動作停止させている期間において、制御手段は電源電圧検出回路に電源電圧値を監視させる。そして、一定以上の電源電圧値の変動があった場合には、発振回路の動作を再開し、選択回路ではローパスフィルタからの第１の電圧信号を選択するように切り替えることにより、電圧制御回路に一定以上の電源電圧値の変動があっても、ＰＬＬ回路（電圧制御発振器）から所定の動作クロックを出力させる上で最適な電圧信号を電圧制御発振器に入力することが可能となる。
【００１９】
また上記の温度センサに言及したクロック制御回路において、前記温度センサは、前記電圧制御回路の温度を測定する機能も備え、前記制御手段は、前記選択回路に前記電圧制御回路からの前記第２の電圧信号を選択させ前記発振回路の動作を停止させた後に、前記温度センサにより前記電圧制御回路の温度を監視し、一定以上変化した場合に、前記発振回路を動作させるとともに、前記選択回路を指示して前記電圧制御回路の出力から前記ローパスフィルタの出力に切り替え、かつ前記温度センサによる前記電圧制御回路の温度の監視は停止させるという態様がある。
【００２０】
電圧制御発振器が電圧制御回路からの第２の電圧信号を入力として動作している期間中に、電圧制御回路の温度が変動すると、電圧制御回路は、電圧制御発振器から所定の動作クロックを出力させる上で最適な電圧信号を生成できなくなる。そこで、温度センサによって電圧制御回路の温度を測定するようにし、電圧制御回路からの第２の電圧信号を選択させ発振回路を動作停止させている期間において、制御手段は温度センサに温度変動を監視させる。そして、一定以上の温度変動があった場合には、発振回路の動作を再開し、選択回路ではローパスフィルタからの第１の電圧信号を選択するように切り替えることにより、電圧制御回路に一定以上の温度変動があっても、ＰＬＬ回路（電圧制御発振器）から所定の動作クロックを出力させる上で最適な電圧信号を電圧制御発振器に入力することが可能となる。
【発明の効果】
【００２１】
本発明によれば、発振回路からの基準クロックをＰＬＬ回路に対して供給し続けなくても、ＰＬＬ回路（電圧制御発振器）から所定の動作クロックを出力させ続けることが可能で、発振回路の動作停止により消費電力の低減を図れるとともに、外部に出ていて外来ノイズの影響を受けやすい発振入力端子、発振出力端子を有する発振回路を停止させるので、ノイズ耐圧も向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明にかかわるクロック制御回路の実施の形態を図面を用いて詳細に説明する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１におけるクロック制御回路Ａの構成を示すブロック図である。図１において、１は基準クロックＣＫ０を生成出力する発振回路、２は発振回路１から出力される基準クロックＣＫ０を入力とするＰＬＬ回路である。
【００２４】
ＰＬＬ回路２の構成要素として、３は電圧信号Ｖ０を入力し電圧信号Ｖ０に応じた周波数の動作クロックＣＫを生成出力する電圧制御発振器、４は電圧制御発振器３からの動作クロックＣＫをＮ分周して低周波の比較クロックＣＫｒを生成し出力する分周回路、５は発振回路１からの基準クロックＣＫ０と分周回路４からの比較クロックＣＫｒとを入力して位相比較を行い位相比較信号Ｓ１を生成出力する位相比較器、６は位相比較器５から出力される位相比較信号Ｓ１を入力しポップアップするチャージポンプ、７はチャージポンプ６の出力信号Ｓ２を平滑化し第１の電圧信号Ｖ１に変換するローパスフィルタ、９はローパスフィルタ７からの第１の電圧信号Ｖ１と後述する電圧制御回路８からの第２の電圧信号Ｖ２のいずれか一方を選択して電圧信号Ｖ０として電圧制御発振器３へ出力する選択回路である。８はローパスフィルタ７による第１の電圧信号Ｖ１を入力して第２の電圧信号Ｖ２を生成出力する電圧制御回路である。第２の電圧信号Ｖ２は、第１の電圧信号Ｖ１に対して同一または近似する電圧値を有するものとする。
【００２５】
１０は電圧制御発振器３からの動作クロックＣＫを入力して動作するＣＰＵ（上記の制御手段に相当）であり、このＣＰＵ１０は、電圧制御回路８、選択回路９および発振回路１をタイミング制御し、選択回路９に初期にはローパスフィルタ７の第１の電圧信号Ｖ１を選択させ、第１の電圧信号Ｖ１に基づいて電圧制御回路８が第２の電圧信号Ｖ２を生成出力した後は、選択回路９に電圧制御回路８からの第２の電圧信号Ｖ２を選択させるとともに、発振回路１の動作を停止させるように構成されている。
【００２６】
次に、上記のように構成された本実施の形態のクロック制御回路Ａの動作を説明する。
【００２７】
ＣＰＵ１０は、初期には、発振回路１を動作させるとともに、選択回路９にローパスフィルタ７から出力される第１の電圧信号Ｖ１を選択させる。位相比較器５において、電圧制御発振器３からの動作クロックＣＫを分周回路４で分周した比較クロックＣＫｒが発振回路１からの基準クロックＣＫ０と位相比較され、位相比較信号Ｓ１が出力される。ローパスフィルタ７はチャージポンプ６によってポンプアップされた位相比較信号Ｓ２を平滑化して第１の電圧信号Ｖ１を生成し、選択回路９と電圧制御回路８とに出力する。選択回路９はローパスフィルタ７の第１の電圧信号Ｖ１を選択し、これが電圧信号Ｖ０として電圧制御発振器３に供給され、さらに分周回路４を介して位相比較器５にフィードバックされ、基準クロックＣＫ０に対する比較クロックＣＫｒの位相同期が行われる。
【００２８】
ローパスフィルタ７からの第１の電圧信号Ｖ１は電圧制御回路８にも与えられ、電圧制御回路８は第１の電圧信号Ｖ１に対応する第２の電圧信号Ｖ２を生成し、選択回路９に出力する。第２の電圧信号Ｖ２の生成出力が行われると、ＣＰＵ１０は、選択回路９を指示してローパスフィルタ７の第１の電圧信号Ｖ１を選択している状態から電圧制御回路８の出力を選択するように切り替え、この切り替えに連動して発振回路１の動作を停止させる。すると、ＰＬＬ回路２に対する発振回路１からの基準クロックＣＫ０の供給が断たれ、ローパスフィルタ７からの第１の電圧信号Ｖ１の出力はなされなくなる。しかし、選択回路９の入力が電圧制御回路８からの第２の電圧信号Ｖ２に切り替わっているため、電圧制御発振器３は動作クロックＣＫを発生させ続ける。このようにして、発振回路１からの基準クロックＣＫ０をＰＬＬ回路２に対して供給し続けなくても、ＰＬＬ回路２の電圧制御発振器３より所定のクロックを出力させ続けることが可能となる。
【００２９】
以上のように本実施の形態によれば、発振回路１の動作停止により消費電力の低減を図ることができる。また、外部に出ていて外来ノイズの影響を受けやすい発振入力端子１ａ、発振出力端子１ｂを有する発振回路１を停止させるので、ノイズ耐圧も向上させることができる。
【００３０】
さらに、ＣＰＵ１０は、選択回路９の入力の切り替えと発振回路１の動作と停止のタイミング制御を一定の周期で繰り返すことにより、一定の周期でＰＬＬ回路２の出力である動作クロックＣＫに補正がかかり、動作クロックＣＫを安定供給することが可能となる。
【００３１】
次に、電圧制御回路８の具体的構成例を図２、図３を用いて説明する。図２、図３において、図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００３２】
図２に示す電圧制御回路８は、ローパスフィルタ７からの第１の電圧信号Ｖ１を一方の選択要素とするＡＤ入力選択回路１１と、ＡＤ入力選択回路１１から出力されるアナログ信号をデジタル値に変換するＡＤ変換器１２と、ＡＤ変換器１２によるデジタル値をアナログ電圧に変換して第２の電圧信号Ｖ２を生成し、選択回路９に出力するとともにＡＤ入力選択回路１１にフィードバックするＤＡ変換器１３とから構成されている。ＣＰＵ１０は、ＡＤ入力選択回路１１の入力の切り替えと、ＡＤ変換器１２およびＤＡ変換器１３の変換動作を制御する構成になっている。
【００３３】
すなわち、ＣＰＵ１０は、選択回路９にローパスフィルタ７の第１の電圧信号Ｖ１を選択させているときは、ＡＤ入力選択回路１１に第１の電圧信号Ｖ１を選択させ、かつＡＤ変換器１２およびＤＡ変換器１３を駆動する。ＡＤ変換器１２は第１の電圧信号Ｖ１をデジタル値に変換し、ＤＡ変換器１３はデジタル値をＤＡ変換して第２の電圧信号Ｖ２を生成し、選択回路９とＡＤ入力選択回路１１に出力する。ＤＡ変換の完了後、ＣＰＵ１０は、選択回路９を指示してローパスフィルタ７の第１の電圧信号Ｖ１を選択している状態からＤＡ変換器１３の第２の電圧信号Ｖ２の選択へ切り替えるとともに、ＡＤ入力選択回路１１に第１の電圧信号Ｖ１を選択している状態から第２の電圧信号Ｖ２の選択への切り替えを指示する。この結果、ＤＡ変換器１３からの第２の電圧信号Ｖ２をＡＤ変換器１２の入力にフィードバックでき、第２の電圧信号Ｖ２を第１の電圧信号Ｖ１と同一または近似に保つことができる。したがって、上述の発振回路１の動作停止に伴う消費電力低減とノイズ耐圧向上を効果的に実現することができる。
【００３４】
図３に示す電圧制御回路８は、ローパスフィルタ７からの第１の電圧信号Ｖ１をデジタル値に変換するＡＤ変換器１２と、ＡＤ変換器１２によるデジタル値を記憶する記憶回路１４と、記憶回路１４に記憶したデジタル値をアナログ電圧に変換して第２の電圧信号Ｖ２を生成し、選択回路９に出力するＤＡ変換器１３とから構成されている。ＣＰＵ１０は、ＡＤ変換器１２およびＤＡ変換器１３の変換動作と、記憶回路１４を制御する構成になっている。
【００３５】
すなわち、ＡＤ変換器１２はローパスフィルタ７からの第１の電圧信号Ｖ１をデジタル値に変換し、その変換したデジタル値を記憶回路１４に記憶させ、ＤＡ変換器１３は記憶回路１４から読み出したデジタル値をＤＡ変換して第２の電圧信号Ｖ２を生成し、選択回路９に出力する。ＤＡ変換の完了後、ＣＰＵ１０は、選択回路９を指示してローパスフィルタ７の第１の電圧信号Ｖ１を選択している状態からＤＡ変換器１３の第２の電圧信号Ｖ２の選択へ切り替える。この結果、記憶回路１４に記憶させたデジタル値をＤＡ変換器１３でアナログ値に変換し続けることで、第２の電圧信号Ｖ２を第１の電圧信号Ｖ１と同一または近似に保つことができる。したがって、上述の発振回路１の動作停止に伴う消費電力低減とノイズ耐圧向上を効果的に実現することができる。さらに、ローパスフィルタ７からの第１の電圧信号Ｖ１をデジタル値として記憶回路１４に記憶させておくことができるので、ＡＤ変換動作を連続的に行わせる必要がなく、ＡＤ変換器１２を停止することができ、図２の構成に比べて、消費電力をさらに低減することができる。
【００３６】
（実施の形態２）
図４は本発明の実施の形態２におけるクロック制御回路Ａの構成を示すブロック図である。図４において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。ここでは、図１と相違する部分についてのみ説明する。
【００３７】
図４において、１５は電圧制御発振器３の電源電圧を検出するための電源電圧検出回路、１６は電圧制御発振器３の温度を測定するための温度センサ、１６ａ，１６ｂは温度センサ１６を接続するための端子である。ＣＰＵ１０は、消費電力を抑制するために、電源電圧検出回路１５および温度センサ１６を必要なときだけ動作させるように制御するようになっている。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３８】
次に、上記のように構成された本実施の形態のクロック制御回路において、電源電圧検出回路１５と温度センサ１６の具体的な動作を説明する。
【００３９】
選択回路９がローパスフィルタ７の第１の電圧信号Ｖ１を選択しているときは、電源電圧検出回路１５と温度センサ１６は停止している。
【００４０】
ＣＰＵ１０は、選択回路９に電圧制御回路８からの第２の電圧信号Ｖ２を選択させ発振回路１の動作を停止させた後に、電源電圧検出回路１５により電圧制御発振器３の電源電圧値を監視し、一定以上変化した場合に、発振回路１を動作させてＰＬＬ回路２への基準クロックＣＫ０を供給するように制御するとともに、選択回路９を指示して電圧制御回路８の出力からローパスフィルタ７からの第１の電圧信号Ｖ１に切り替え、かつ電源電圧検出回路１５による電圧制御発振器３の電源電圧値の監視を停止させ、併せて温度センサ１６による電圧制御発振器３の温度の監視を停止させる。
【００４１】
また、ＣＰＵ１０は、選択回路９に電圧制御回路８からの第２の電圧信号Ｖ２を選択させ発振回路１の動作を停止させた後に、温度センサ１６により電圧制御発振器３の温度を監視し、一定以上変化した場合に、発振回路１を動作させてＰＬＬ回路２への基準クロックＣＫ０を供給するように制御するとともに、選択回路９を指示して電圧制御回路８の出力選択状態からローパスフィルタ７からの第１の電圧信号Ｖ１に切り替え、かつ温度センサ１６による電圧制御発振器３の温度の監視を停止させ、併せて電源電圧検出回路１５による電圧制御発振器３の電源電圧値の監視を停止させる。
【００４２】
以上のように本実施の形態によれば、電圧制御回路８からの第２の電圧信号Ｖ２を選択させ、かつ発振回路１を動作停止させている期間において、電圧制御発振器３に一定以上の電源電圧値の変動があっても、その変動後の電源電圧値のもとで、また、電圧制御発振器３に一定以上の温度変動があっても、その変動後の温度のもとで、ＰＬＬ回路２の電圧制御発振器３から所定の動作クロックを出力させる上で最適な電圧信号Ｖ０を電圧制御発振器３に入力することが可能となる。
【００４３】
（実施の形態３）
図５は本発明の実施の形態３におけるクロック制御回路Ａの構成を示すブロック図である。ここでは、前述した実施の形態２と相違する部分について説明する。
【００４４】
図５において、電源電圧検出回路１５は電圧制御発振器３および電圧制御回路８の電源電圧を検出し、温度センサ１６は電圧制御発振器３および電圧制御回路８の温度を測定するようになっている。１６ｃは温度センサ１６を接続するための端子である。その他の構成については、実施の形態２と同様であるので、説明を省略する。
【００４５】
次に、上記のように構成された本実施の形態のクロック制御回路Ａにおいて、電源電圧検出回路１５と温度センサ１６の具体的な動作について実施の形態２と相違する部分を説明する。
【００４６】
選択回路９がローパスフィルタ７の第１の電圧信号Ｖ１を選択しているときは、電源電圧検出回路１５と温度センサ１６は停止している。
【００４７】
ＣＰＵ１０は、選択回路９に電圧制御回路８からの第２の電圧信号Ｖ２を選択させ発振回路１の動作を停止させた後に、電源電圧検出回路１５により電圧制御発振器３および電圧制御回路８の電源電圧値を監視し、電圧制御発振器３または電圧制御回路８の電源電圧が一定以上変化した場合に、発振回路１を動作させてＰＬＬ回路２への基準クロックＣＫ０を供給するように制御するとともに、選択回路９を指示して電圧制御回路８の出力からローパスフィルタ７からの第１の電圧信号Ｖ１に切り替え、かつ電源電圧検出回路１５により電圧制御発振器３および電圧制御回路８の電源電圧値の監視を停止させ、併せて温度センサ１６による電圧制御発振器３および電圧制御回路８の温度の監視を停止させる。
【００４８】
また、ＣＰＵ１０は、選択回路９に電圧制御回路８からの第２の電圧信号Ｖ２を選択させ発振回路１の動作を停止させた後に、温度センサ１６により電圧制御発振器３および電圧制御回路８の温度を監視し、電圧制御発振器３または電圧制御回路８の温度が一定以上変化した場合に、発振回路１を動作させてＰＬＬ回路２への基準クロックＣＫ０を供給するように制御するとともに、選択回路９を指示して電圧制御回路８の出力選択状態からローパスフィルタ７からの第１の電圧信号Ｖ１に切り替え、かつ温度センサ１６による電圧制御発振器３および電圧制御回路８の温度の監視を停止させ、併せて電源電圧検出回路１５による電圧制御発振器３および電圧制御回路８の電源電圧値の監視を停止させる。
【００４９】
以上のように本実施の形態によれば、電圧制御回路８からの第２の電圧信号Ｖ２を選択させ、かつ発振回路１を動作停止させている期間において、電圧制御発振器３または電圧制御回路８に一定以上の電源電圧値の変動があっても、その変動後の電源電圧値のもとで、また、電圧制御発振器３または電圧制御回路８に一定以上の温度変動があっても、その変動後の温度のもとで、ＰＬＬ回路２の電圧制御発振器３から所定の動作クロックを出力させる上で最適な電圧信号Ｖ０を電圧制御発振器３に入力することが可能となる。
【００５０】
なお、上述の実施の形態２および実施の形態３において、その電圧制御回路８の具体的構成については、実施の形態１の場合の図２、図３の構成が援用される。
【産業上の利用可能性】
【００５１】
本発明は、ＰＬＬ回路を内蔵した半導体集積回路のクロック制御回路において、一般にノイズの影響を受けやすい基準クロック用の発振回路の連続動作の必要性をなくしても、ＰＬＬ回路の電圧制御発振器より所定のクロックを出力させることができ、消費電力の低減とノイズ耐圧の向上を図る技術として有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１におけるクロック制御回路の構成を示すブロック図
【図２】本発明の実施の形態１における電圧制御回路の第１の構成を示すブロック図
【図３】本発明の実施の形態１における電圧制御回路の第２の構成を示すブロック図
【図４】本発明の実施の形態２におけるクロック制御回路の構成を示すブロック図
【図５】本発明の実施の形態３におけるクロック制御回路の構成を示すブロック図
【図６】従来の技術におけるクロック制御回路の構成を示すブロック図
【符号の説明】
【００５３】
１  発振回路
２  ＰＬＬ回路
３  電圧制御発振器
４  分周回路
５  位相比較器
６  チャージポンプ
７  ローパスフィルタ
８  電圧制御回路
９  選択回路
１０  ＣＰＵ（制御手段）
１１  ＡＤ入力選択回路
１２  ＡＤ変換器
１３  ＤＡ変換器
１４  記憶回路
１５  電源電圧検出回路
１６  温度センサ
Ａ  クロック制御回路
ＣＫ０  基準クロック
ＣＫｒ  比較クロック
ＣＫ  動作クロック
Ｓ１  位相比較信号
Ｖ１  第１の電圧信号
Ｖ２  第２の電圧信号
【図１】
2008154199.tif 000003
【図２】
2008154199.tif 000004
【図３】
2008154199.tif 000005
【図４】
2008154199.tif 000006
【図５】
2008154199.tif 000007
【図６】
2008154199.tif 000008