(57)【要約】【課題】テストパターンや期待値を予め用意する必要がなく、少ない回路規模で、任意の画像データを入力して機能検証の実施を可能にする。【解決手段】入力された画像データのＡＬＰを算出するＡＰＬ算出回路２およびヒストグラムを解析するヒストグラム解析回路３と、入力された画像データを補正して出力画像データを生成する画像補正回路５と、ＣＰＵ４とを設ける。ＣＰＵ４は、通常動作時には、ＡＰＬ算出回路２およびヒストグラム解析回路３が抽出した特徴量を元に画像補正回路５の動作を制御する制御値を算出する。機能検証時には、入力された画像データに対してＡＰＬ算出回路２およびヒストグラム解析回路３のエミュレーションを行って特徴量の期待値を算出し、該算出した期待値とＡＰＬ算出回路２およびヒストグラム解析回路３が抽出した特徴量との比較を行う。【選択図】図１
2008278346.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像データの特徴量を抽出する特徴量抽出回路と、前記入力された画像データを補正して出力画像データを生成する補正回路と、ＣＰＵとを有し、通常動作および機能検証動作を行う画像処理装置において、
前記ＣＰＵが、通常動作時には、前記特徴量抽出回路が抽出した特徴量を元に前記補正回路の動作を制御する制御値を算出し、機能検証時には、前記入力された画像データに対して前記特徴量抽出回路のエミュレーションを行って前記特徴量の期待値を算出するとともに、該算出した期待値と前記特徴量抽出回路が抽出した特徴量との比較を行うことを特徴とする画像処理装置。
【請求項２】
１フレーム分の画像データを記憶するために必要な記憶容量よりも小さな記憶容量を有するメモリをさらに有し、
前記機能検証時には、連続する２つ以上のフレームにわたって同一の画像データの入力を受け、該入力された同一の画像データの、１フレームを複数に分割した複数の分割フレームの内の１つの分割フレーム内のデータを前記メモリに格納し、該格納したデータに対して前記ＣＰＵが前記エミュレーションを行う処理を、複数回繰り返して行うことによって、１フレーム分の前記同一の画像データに対する期待値を算出することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記特徴量抽出回路が、ＡＰＬ算出回路、もしくは、ヒストグラム解析回路の少なくとも一方であることを特徴とする請求項１または２記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された画像データについて所望の画像処理を行う画像処理装置に関するものである。
【背景技術】
【０００２】
画像処理装置では、例えば、図４に示すように、入力した画像データを、表示装置や印刷装置等の出力装置の特性に応じてガンマ補正回路１でガンマ補正した後に、画像補正回路５において、画像データの特徴量に応じた補正処理を行って、出力装置に出力する画像データを生成する。特徴量としては、例えば、ＡＰＬ（Average Picture Level）算出回路２によって画像のＡＰＬを算出し、またヒストグラム解析回路３で画像の各濃度の頻度を解析してヒストグラムを解析する。そして、これらの特徴量に基づき、ＣＰＵ４がメモリ７を作業領域として利用し、所定のアルゴリズムの処理を行い、画像補正回路５での補正において利用するゲインやオフセットその他の制御値を得るものである。
【０００３】
ところが、このような画像処理装置の機能の検証を行う場合は、視覚的な確認を行う場合が多い。例えば、コンピュータから出力した画像データを画像処理装置で処理し、モニタで表示して視覚的に動作確認する等である。しかし、この手法は人為的であるので、検証の信頼性が低く、また検証にかかる時間も膨大になる。
【０００４】
そこで、従来では、テストパターンを画像処理装置に入力させて、画像処理の結果を期待値と比較して、その画像処理装置の機能検証を行う手法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００５−１１５５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来手法は、テストパターンと期待値を予め用意してメモリに格納しておく必要があり、回路規模が増大する問題がある。また、テストパターンは期待値との組で予め決められたものであり、それ以外の画像データによって検証することは不可能であった。
【０００６】
本発明の目的は、テストパターンや期待値を予め用意する必要がなく、少ない回路規模で、任意の画像データを入力して機能検証の実施が可能となった画像処理装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明の画像処理装置は、入力された画像データの特徴量を抽出する特徴量抽出回路と、前記入力された画像データを補正して出力画像データを生成する補正回路と、ＣＰＵとを有し、通常動作および機能検証動作を行う画像処理装置において、前記ＣＰＵが、通常動作時には、前記特徴量抽出回路が抽出した特徴量を元に前記補正回路の動作を制御する制御値を算出し、機能検証時には、前記入力された画像データに対して前記特徴量抽出回路のエミュレーションを行って前記特徴量の期待値を算出するとともに、該算出した期待値と前記特徴量抽出回路が抽出した特徴量との比較を行うことを特徴とする。
請求項２にかかる発明は、請求項１に記載の画像処理装置において、１フレーム分の画像データを記憶するために必要な記憶容量よりも小さな記憶容量を有するメモリをさらに有し、前記機能検証時には、連続する２つ以上のフレームにわたって同一の画像データの入力を受け、該入力された同一の画像データの、１フレームを複数に分割した複数の分割フレームの内の１つの分割フレーム内のデータを前記メモリに格納し、該格納したデータに対して前記ＣＰＵが前記エミュレーションを行う処理を、複数回繰り返して行うことによって、１フレーム分の前記同一の画像データに対する期待値を算出することを特徴とする。
請求項３にかかる発明は、請求項１または２に記載の画像処理装置において、前記特徴量抽出回路が、ＡＰＬ算出回路、もしくは、ヒストグラム解析回路の少なくとも一方であることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、機能検証時に入力される画像データは任意であり、テストパターンや期待値を予め用意する必要がない。従ってこれらを予め格納するためのメモリも必要がなく、回路規模を小さくできる。また、１フレーム分の画像データを複数領域に分けて取り込み特徴量を抽出することにより、１フレーム分の画像データよりも小さな容量のメモリを使用することが可能となる。
【発明を実施するための最良の形態】
【０００９】
図１は本発明の１つの実施例の機能検証可能な画像処理装置の構成を示すブロック図である。ガンマ補正回路１、ＡＰＬ算出回路２、ヒストグラム解析回路３、ＣＰＵ４、メモリ７および画像補正回路５は図４で説明したものと同じである。６はメモリ書込み回路である。また、ＣＰＵ４は、通常の画像処理プログラムの他に、期待値プログラムを実行し、後者の実行時には、ＡＰＬ算出回路２とヒストグラム解析回路３の回路機能のエミュレーションを行って、ＡＰＬとヒストグラムを、期待値として演算する。
【００１０】
さて、本実施例の画像処理装置では、本来の画像処理動作においては、ＣＰＵ４が通常の画像処理プログラムを実行して、特徴量抽出回路が抽出した特徴量を基に画像補正回路５の動作を制御する制御値を算出する。すなわち、図４で説明した従来例と同様に、入力した画像データは、ガンマ補正回路１でガンマ補正された後に、ＡＰＬ算出部２が算出したＡＰＬやヒストグラム解析回路３でのヒストグラムの解析結果等の特徴量に基づき、ＣＰＵ４が所定のアルゴリズムでゲインやオフセットその他の制御値を得る。そして、この制御値により画像補正部５において、ガンマ補正された画像データに対して、補正が行われる。
【００１１】
一方、画像処理装置の機能検証時には、ガンマ補正された画像データがメモリ書込み回路６によってメモリ７に書き込まれ、書き込まれたデータに対してＣＰＵ４がエミュレーションを行う。しかし、メモリ７は、図４で説明した従来の画像処理装置と同様に、ＣＰＵ４が通常の処理プログラムを実行するときに作業領域として用いるために設けられたものであり、１フレーム分の画像データよりも小さい容量しか持たない。従って、複数フレームにわたって同一の、すなわち、静止画の画像データを画像処理装置に入力し、１フレームを複数に分割した分割フレームの内の１つの分割フレーム内のデータをメモリ７に格納し、格納したデータに対してエミュレーションを行う処理を繰り返して行う。メモリ７の容量が画像データの１フレーム分の１／３の容量であるときは、同一画像データを静止画として３フレーム分読み込む。メモリ書込み回路６は、１フレーム目では図２の(a)に示すように、上側１／３領域の画像Ａのデータをメモリ７に書き込む（格納する）。そして、この上側１／３領域の画像Ａのデータについて、ＣＰＵ４によって実行される期待値プログラムによって、ＡＰＬ算出回路２およびヒストグラム解析回路３の回路機能をエミュレーションし、ＡＰＬおよびヒストグラムを演算する。２フレーム目では図２の(b)に示すように、中側１／３領域の画像Ｂのデータを書き込み、同様に期待値プログラムによって、その画像ＢのデータのＡＰＬおよびヒストグラムを演算する。３フレーム目では図２の(c)に示すように、下側１／３領域の画像Ｃのデータを書き込み、同様に期待値プログラムによって、その画像ＣのデータのＡＰＬおよびヒストグラムを演算する。
【００１２】
以上によって、１フレームの入力画像の３分割した各分割画像毎のＡＰＬおよびヒストグラムが得られるので、これらに基づき１フレーム全体のＡＰＬおよびヒストグラムを期待値プログラムによって得て、これを期待値とする。
【００１３】
この後、同一の画像データを同様に入力して、通常動作と同様に、ＡＰＬ算出部２によってＡＰＬを算出し、ヒストグラム解析回路３によってヒストグラムを解析する。そして、これらの特徴量を、前記した期待値と比較する。この比較によって、特徴量が期待値の許容範囲内にあれば、ＡＰＬ算出部２とヒストグラム解析回路３の機能検証の結果は「ＯＫ」となり、そうでなけば「ＮＧ」となる。機能検証のフローチャートを図３に示した。ステップＳ２では上側、中側、下側の各領域の期待値を演算する。ステップＳ４では上側、中側、下側の各領域を順次更新する。
【００１４】
このように、本実施例の画像処理装置では、機能検証時に任意の画像データを用いるので、特定のテストパターンや期待値は予め用意する必要がない。また、ＡＰＬ算出部２およびヒストグラム解析回路３によって得た特徴量を、ＡＰＬ算出部２およびヒストグラム解析回路３の機能をエミュレーションして得た特徴量である期待値と比較するので、その比較量は少ない情報で済む。また、画像データの期待値を、その画像を分割して得ることによって、メモリ７容量が少なくて済む。
【００１５】
なお、以上の実施例では、検証対象をＡＰＬ算出回路２とヒストグラム解析回路３とし、その回路機能を期待値プログラムでエミュレーションして期待値を得たが、検証対象はこれらに限られるものではなく、入力画像データの特徴量を抽出する特徴量抽出回路であればよい。
【図面の簡単な説明】
【００１６】
【図１】本発明の１つの実施例の画像処理装置の構成を示すブロック図である。
【図２】画像データ取り込みの説明図である。
【図３】検証処理のフローチャートである。
【図４】従来の画像処理装置の構成を示すブロック図である。
【符号の説明】
【００１７】
１：ガンマ補正回路、２：ＡＰＬ算出回路、３：ヒストグラム解析回路、４：ＣＰＵ、５：画像補正回路、６：メモリ書込み回路、７：メモリ。
【図１】
2008278346.tif 000003
【図２】
2008278346.tif 000004
【図３】
2008278346.tif 000005
【図４】
2008278346.tif 000006