(57)【要約】【課題】  差動出力に同相のオフセット電圧が生じても、差動出力を精度よく、変動も少ないクランプ電圧に設定することが可能なクランプ回路及びそれを用いたデジタルカメラシステムを提供する。【解決手段】  差動入出力端子を有するＣＤＳ回路16と、一端に信号が入力され他端にＣＤＳ回路の差動入力端子がそれぞれ接続された第１及び第２のクランプコンデンサ12，14と、ＣＤＳ回路の差動出力と第１及び第２のクランプ基準電圧の差に応じた値をそれぞれ出力する第１及び第２の演算増幅回路22，25と、第１及び第２の演算増幅回路の出力に一端が、他端がＣＤＳ回路の差動入力端子がそれぞれ接続された第１及び第２のスイッチ回路23，27と、第１及び第２のクランプ基準電圧とＣＤＳ回路の差動出力により、ＣＤＳ回路の出力に重畳されている同相オフセット電圧を除去するようにＣＤＳ回路を制御する同相オフセット電圧キャンセル回路29とでクランプ回路を構成する。【選択図】        図１
2008278371.tif 000002
【特許請求の範囲】
【請求項１】
差動入力端子及び差動出力端子を有する信号処理回路の前記差動出力端子の直流電圧レベルをクランプするクランプ回路であって、
前記差動出力端子の一方の出力端子から出力される第１の出力の直流電圧レベルを第１のクランプ電圧レベルにクランプする第１のクランプ手段と、
前記差動出力端子の他方の出力端子から出力される第２の出力の直流電圧レベルを第２のクランプ電圧レベルにクランプする第２のクランプ手段と、
前記第１及び第２のクランプ電圧レベル、且つ前記第１及び第２の出力レベルに基づき、前記第１及び第２の出力レベルに重畳されている同相のオフセット電圧を除去するように、前記信号処理回路を制御する同相オフセット電圧キャンセル回路とを有することを特徴とするクランプ回路。
【請求項２】
前記同相オフセット電圧キャンセル回路は、前記第１の出力レベル及び第１のクランプ電圧レベルの差に応じた値を出力する第１の差動増幅回路と、前記第２の出力レベル及び第２のクランプ電圧レベルの電圧レベルの差に応じた値を出力する第２の差動増幅回路と、前記第１の差動増幅回路の出力及び前記第２の差動増幅回路の出力の差に応じた値を出力する第３の差動増幅回路からなることを特徴とする請求項１に係るクランプ回路。
【請求項３】
前記同相オフセット電圧キャンセル回路は、前記第１及び第２の出力レベルの和に応じた値を出力する第１の加算増幅回路と、前記第１及び第２のクランプ電圧レベルの和に応じた値を出力する第２の加算増幅回路と、前記第１及び２の加算増幅回路の出力レベルの差に応じた値を出力する第３の差動増幅回路からなることを特徴とする請求項１に係るクランプ回路。
【請求項４】
前記第１のクランプ手段は、一端に信号が入力され、他端に前記差動入力端子の一方が接続された第１のクランプコンデンサと、前記第１の出力レベルと前記第１のクランプ電圧レベルの差に応じた値を出力する第１の演算増幅回路と、前記第１の演算増幅回路の出力に一端が、他端が前記第１のクランプコンデンサと前記差動入力端子の一方との接続点に接続された第１のスイッチとを有し、前記第２のクランプ手段は、一端に信号が入力され、他端に前記差動入力端子の他方が接続された第２のクランプコンデンサと、前記第２の出力レベルと前記第２のクランプ電圧レベルの差に応じた値を出力する第２の演算増幅回路と、前記第２の演算増幅回路の出力に一端が、他端が前記第２のクランプコンデンサと前記差動入力端子の他方との接続点に接続された第２のスイッチとを有し、ここで、前記同相オフセット電圧キャンセル回路は、前記第１の演算増幅回路の出力レベルと前記第２の演算増幅回路の出力レベルの和に応じた値を出力とする第３の加算回路からなることを特徴とする請求項１に係るクランプ回路。
【請求項５】
被写体像を映像信号に変換して出力する撮像素子と、
差動入力端子に入力される前記撮像素子からの映像信号を処理して差動出力端子から出力する信号処理回路と、
前記映像信号の黒レベルを前記第１、第２のクランプ電圧レベルとする請求項１〜４のいずれか１項に係るクランプ回路とを有するデジタルカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、クランプ回路に関し、特にＣＣＤ等の固体撮像素子を用いたデジタルカメラ等の映像機器における撮像信号を差動入出力回路で受けた場合に、その差動出力を設定されたクランプ電圧値にすることができるクランプ回路と、それを搭載したデジタルカメラシステムに関する。
【背景技術】
【０００２】
近年、固体撮像素子を用いた映像機器として、アナログ映像信号をデジタル映像信号に変換して、メモリ等に記憶し、静止画及び／又は動画を撮影／記録することが可能なカメラ一体型デジタルＶＴＲ及びデジタルスチルカメラ（以下、これらを総称してデジタルカメラと略する）が開発されている。このような映像機器において取り扱われる映像信号は、デジタル信号処理回路に入力されるまでの過程で、例えば容量結合された増幅器を用いて映像信号を増幅するときに直流分が失われたり、直流成分そのものが変動するなどの場合は、暗い画面（黒レベル）と明るい画面とでペデスタルレベル（帰線消去時のレベル：基準電位）が異なる信号となり、本来画面に白として表示されるべき部分が灰色になり、あるいは、コントラストが変化した画面になる等の不都合が生じるため、そのままでは、その撮像信号に各種の補正を施したり、デジタル信号処理を正確に施したりすることができない。
【０００３】
このため、映像機器においては、デジタル信号処理前に、黒レベル、すなわちペデスタルレベルを固定させることが必要である。ＣＣＤ（Charge Coupled Device ）等の固体撮像素子を用いたデジタルカメラでは、この黒レベル部分として、図６に示すように、固体撮像素子101 の有効撮像領域103 の周辺部にある無効撮像領域102 の一部を遮光し、その遮光されたオプティカルブラック（ＯＢ：Optical Black ）期間104 又はカラ送り（ダミー画素）期間105 を用いて、映像信号から誤差が少ない正確な直流成分を再生する。そして、再生した直流成分を映像信号に重畳して、基準黒レベル、すなわちペデスタルレベルを強制的に固定させている。このような再生処理を行う従来のフィードバッククランプ回路は、例えば特開２００１−５３５６２号公報に記載されている。
【０００４】
図７は、上記公報において従来例として記載されているクランプ回路の一例を示すブロック図である。このクランプ回路では、ＣＣＤ撮像素子11からの出力信号は、第１及び第２のクランプコンデンサ12及び14を介して端子13及び15へ供給される。この端子13及び15は、ＣＤＳ回路16と結合されている。ＣＤＳ回路16は、ＣＣＤ撮像素子11からの出力信号をサンプルホールドにより波形整形すると共に、ＣＣＤ撮像素子11の出力信号に含まれるリセットノイズ（ＫＴＣノイズ）を除去し、この処理によりＣＤＳ回路16の出力には常に図９のＡに示されるＣＣＤ撮像素子11の出力のフィードスルー部とデータ部の差が現れる。
【０００５】
ＣＤＳ回路16の構成例を図８に示し、そのときの動作タイミングチャートを図９に示す。図８に示すＣＤＳ回路は、サンプリングホールド（Ｓ／Ｈ）回路51、52及び53と、差動増幅回路54とで構成されている。ＣＣＤ撮像素子11から供給される入力信号は、図９のＡに示すように、リセット部、フィードスルー部及びデータ部から構成される。
【０００６】
このように構成されているＣＤＳ回路では、入力信号（フィードスルー部）が入力端子13を介してサンプルホールド回路51へ供給され、入力信号（データ部）が入力端子15を介してサンプルホールド回路53へ供給される。そして、端子20からサンプルホールドパルス信号ＸＳＨＰ（図９のＢ）がサンプルホールド回路51へ供給される。サンプルホールド回路51では、サンプルホールドパルス信号ＸＳＨＰにより入力信号（フィードスルー部）を保持し、出力する。その出力（図９のＤ）は、サンプルホールド回路52へ供給される。
【０００７】
端子21からはサンプルホールドパルス信号ＸＳＨＤ（図９のＣ）がサンプルホールド回路52及び53へ供給される。サンプルホールド回路52では、サンプルホールドパルス信号ＸＳＨＤにより、サンプルホールド回路51からの信号を保持し、出力する。サンプルホールド回路52からの出力Ｖp （図９のＥ）は、差動増幅回路54の一方の端子へ供給される。サンプルホールド回路53では、サンプルホールドパルス信号ＸＳＨＤにより、入力信号（データ部）を保持し、出力し、その出力Ｖd （図９のＦ）は差動増幅回路54の他方の端子へ供給される。差動増幅回路54では、供給された出力Ｖp ，Ｖd の差動出力Ｖout1，Ｖout2が取り出される。
【０００８】
図７に示すＣＤＳ回路16では、上記のように、端子20を介して供給されるサンプルホールドパルス信号ＸＳＨＰと、端子21を介して供給されるサンプルホールドパルス信号ＸＳＨＤとに応じて、端子13及び15から供給される信号に対してフィードスルー部とデータ部の差を出力する相関二重サンプリング処理が施されるようになっている。
【０００９】
上記クランプ回路では、ＣＤＳ回路16の一方の出力Ｖout1が次段の差動入力回路17（例えばＡＧＣ回路やＡ／Ｄ変換回路など）の一方の入力端子へ供給され、ＣＤＳ回路16の他方の出力Ｖout2が次段の差動入力回路17の他方の入力端子へ供給される。すなわち、ＣＤＳ回路16の２つの出力が次段の差動入力回路17の入力へ供給されるようになっている。
【００１０】
また、ＣＤＳ回路16の一方の出力Ｖout1は、第１の演算増幅回路22の反転入力端子へ供給される。第１の演算増幅回路22の非反転入力端子と接地との間には、第１のクランプ基準電圧ＶＣ1 を発生する電圧源24が挿入されている。第１の演算増幅回路22の出力は、第１のスイッチ回路23を介して端子13へ供給される。ＣＤＳ回路16の他方の出力Ｖout2は、第２の演算増幅回路25の反転入力端子へ供給される。第２の演算増幅回路25の非反転入力端子と接地との間には、第２のクランプ基準電圧ＶＣ2 を発生する電圧源26が挿入されている。第２の演算増幅回路25の出力は、第２のスイッチ回路27を介して端子15へ供給される。そして、第１及び第２のスイッチ回路23及び27は、端子19から供給されるクランプパルス信号CLAMP に応じてオン／オフの制御が行われ、クランプのオン／オフ制御が行われるようになっている。
【００１１】
ここで、クランプ動作の一例について説明する。まず、ＣＣＤ撮像素子11からの出力は、カラ送り期間、ＯＢ期間、及び信号（signal）期間からなる１Ｈ（水平走査期間）が１Ｖ（垂直走査期間）となる所定回数繰り返された後、垂直転送期間が連続する。その後再度、これらの動作が繰り返される。
【００１２】
上記動作において、カラ送り期間（又はＯＢ期間）でクランプパルス信号CLAMP により第１及び第２のスイッチ回路23及び27がオンとなる。まず、第１のスイッチ回路23がオンとなると、ＣＤＳ回路16の出力Ｖout1が第１の演算増幅回路22及び第１のスイッチ回路23を介して負帰還がかけられる。このとき、第１の演算増幅回路22の非反転入力端子には、電圧源24から第１のクランプ基準電圧ＶＣ1 が供給される。よって、カラ送り期間（又はＯＢ期間）でＶout1＝ＶＣ1 となるように、第１のクランプコンデンサ12に電荷が蓄積される。同様に、第２のスイッチ回路27がオンとなると、ＣＤＳ回路16の出力Ｖout2が第２の演算増幅回路25及び第２のスイッチ回路27を介して負帰還がかけられる。このとき、第２の演算増幅回路25の非反転入力端子には、電圧源26から第２のクランプ基準電圧ＶＣ2 が供給される。よって、カラ送り期間（又はＯＢ期間）でＶout2＝ＶＣ2 となるように、第２のクランプコンデンサ14に電荷が蓄積される。したがって、カラ送り期間（又はＯＢ期間）で、ＣＤＳ回路16の出力Ｖout1＝第１のクランプ基準電圧ＶＣ1 ，ＣＤＳ回路56の出力Ｖout2＝第２のクランプ基準電圧ＶＣ2 となり、差動出力Ｖout1及びＶout2の直流（ＤＣ）レベルが安定する。よって、次段差動入力回路17の入力ＤＣ電圧が、第１及び第２のクランプ基準電圧ＶＣ1 ，ＶＣ2 としてクランプされる。
【００１３】
このように、次段差動入力回路17の入力信号となる差動出力Ｖout1及びＶout2のＤＣレベルが第１及び第２のクランプ基準電圧ＶＣ1 ，ＶＣ2 となるように、信号のカラ送り期間（又はＯＢ期間）にフィードバッククランプがかけられる。
【特許文献１】特開２００１−５３５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図７に示す上記公報に従来例として示されているようなクランプ回路では、２つの演算増幅回路22及び25を使用してクランプをかけるため、ＣＤＳ回路16の差動出力Ｖout1，Ｖout2に、同相同電位のオフセット電圧又は同相同電位の電圧変動がある場合、ＣＤＳ回路16の差動出力Ｖout1，Ｖout2が、第１及び第２のクランプ基準電圧ＶＣ1 ，ＶＣ2 から外れてしまうなどの問題がある。
【００１５】
例えば、図10に示されるようにＣＤＳ回路16の差動出力Ｖout1，Ｖout2に同相同電位のオフセット電圧Ｖoff がある場合、第１の演算増幅回路（Error Amp1）22, 第２の演算増幅回路（Error Amp2）25の差動入力電圧レベルは非対称な電圧の状態となる（図10のΔＶＥ1 ，ΔＶＥ2 ）。この非対称な入力差電圧のため第１の演算増幅回路（Error Amp1）22，第２の演算増幅回路（Error Amp2）25の反転入力電圧Ｖout1，Ｖout2は、クランプの初期動作時では、図10の点線矢印方向に示すように動作していく。
【００１６】
図10のクランプ起動時から、クランプが徐々に掛かってくると、最初にＡ点で第１の演算増幅回路（Error Amp1）22の差動入力レベル差が０になるが、第２の演算増幅回路（Error Amp2）25の差動入力レベルに差がまだあるため、フィードバッククランプの動作は安定（整定）しない。第１及び第２の演算増幅回路（Error Amp1,2）22，25の差動入力電圧が対称（図10のΔＶＥ1 ′＝ΔＶＥ2 ′）となったとき、フィードバッククランプの動作は安定（整定）し、クランプ電圧（Ｖout1，Ｖout2）は、図10のＢ点のように、同相のオフセット電圧Ｖoff を重畳したクランプ電圧となってしまう。
【００１７】
本発明は、従来のクランプ回路における上記問題点を解消するためになされたもので、信号処理回路の差動出力に同相のオフセット電圧が生じても、その差動出力を精度よく、変動も少ないクランプ電圧に設定することが可能なクランプ回路及びそのクランプ回路を有するデジタルカメラシステムを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、請求項１に係る発明は、差動入力端子及び差動出力端子を有する信号処理回路の前記差動出力端子の直流電圧レベルをクランプするクランプ回路であって、前記差動出力端子の一方の出力端子から出力される第１の出力の直流電圧レベルを第１のクランプ電圧レベルにクランプする第１のクランプ手段と、前記差動出力端子の他方の出力端子から出力される第２の出力の直流電圧レベルを第２のクランプ電圧レベルにクランプする第２のクランプ手段と、前記第１及び第２のクランプ電圧レベル、且つ前記第１及び第２の出力レベルに基づき、前記第１及び第２の出力レベルに重畳されている同相のオフセット電圧を除去するように、前記信号処理回路を制御する同相オフセット電圧キャンセル回路とを有することを特徴とするものである。そして、この請求項１に係る発明に対応する実施例には、図１に示すクランプ回路の実施例１が対応している。
【００１９】
請求項２に係る発明は、請求項１に係るクランプ回路において、前記同相オフセット電圧キャンセル回路は、前記第１の出力レベル及び第１のクランプ電圧レベルの差に応じた値を出力する第１の差動増幅回路と、前記第２の出力レベル及び第２のクランプ電圧レベルの電圧レベルの差に応じた値を出力する第２の差動増幅回路と、前記第１の差動増幅回路の出力及び前記第２の差動増幅回路の出力の差に応じた値を出力する第３の差動増幅回路からなることを特徴とするものである。そして、この請求項２に係る発明に対応する実施例には、図１に示すクランプ回路の実施例１が対応している。
【００２０】
請求項３に係る発明は、請求項１に係るクランプ回路において、前記同相オフセット電圧キャンセル回路は、前記第１及び第２の出力レベルの和に応じた値を出力する第１の加算増幅回路と、前記第１及び第２のクランプ電圧レベルの和に応じた値を出力する第２の加算増幅回路と、前記第１及び２の加算増幅回路の出力レベルの差に応じた値を出力する第３の差動増幅回路からなることを特徴とするものである。そして、この請求項３に係る発明に対応する実施例には、図３に示すクランプ回路の実施例２が対応している。
【００２１】
請求項４に係る発明は、請求項１に係るクランプ回路において、前記第１のクランプ手段は、一端に信号が入力され、他端に前記差動入力端子の一方が接続された第１のクランプコンデンサと、前記第１の出力レベルと前記第１のクランプ電圧レベルの差に応じた値を出力する第１の演算増幅回路と、前記第１の演算増幅回路の出力に一端が、他端が前記第１のクランプコンデンサと前記差動入力端子の一方との接続点に接続された第１のスイッチとを有し、前記第２のクランプ手段は、一端に信号が入力され、他端に前記差動入力端子の他方が接続された第２のクランプコンデンサと、前記第２の出力レベルと前記第２のクランプ電圧レベルの差に応じた値を出力する第２の演算増幅回路と、前記第２の演算増幅回路の出力に一端が、他端が前記第２のクランプコンデンサと前記差動入力端子の他方との接続点に接続された第２のスイッチとを有し、ここで、前記同相オフセット電圧キャンセル回路は、前記第１の演算増幅回路の出力レベルと前記第２の演算増幅回路の出力レベルの和に応じた値を出力とする第３の加算回路からなることを特徴とするものである。そして、この請求項４に係る発明に対応する実施例には、図４に示すクランプ回路の実施例３が対応している。
【００２２】
請求項５に係る発明は、被写体像を映像信号に変換して出力する撮像素子と、差動入力端子に入力される前記撮像素子からの映像信号を処理して差動出力端子から出力する信号処理回路と、前記映像信号の黒レベルを前記第１、第２のクランプ電圧レベルとする請求項１〜４のいずれか１項に係るクランプ回路とを備えてデジタルカメラを構成するものである。そして、この請求項５に係る発明に対応する実施例には、図５に示すデジタルカメラの実施例が対応している。
【発明の効果】
【００２３】
本発明によれば、ＣＣＤ等の固体撮像素子を用いたデジタルカメラ等の映像機器における撮像信号を差動入出力回路（信号処理回路）で受けた場合に、その差動入出力回路に同相電圧のオフセットが生じても、その同相オフセットを除去する同相オフセット電圧キャンセル回路により、同相オフセット電圧をなくすことができるため、同相オフセット電圧に起因するクランプ電圧の誤差や変動がなくなり、高精度のクランプ電圧に設定することが可能なクランプ回路を実現することができる。また、本発明に係るクランプ回路を搭載したデジタルカメラシステムによれば、ＯＢクランプなどの精度を上げることができ、高精度に黒レベルを再生することが可能になる。
【発明を実施するための最良の形態】
【００２４】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２５】
次に、実施例１について説明する。図１は、本発明に係るクランプ回路の実施例１の構成を示すブロック構成図で、図７に示した従来例と対応する構成要素には同一符号を付して示している。図１に示す実施例において、ＣＣＤ撮像素子11から出力される信号は、第１のクランプコンデンサ12を介して端子13へ供給されると共に、第２のクランプコンデンサ14を介して端子15へ供給される。ＣＣＤ撮像素子11から出力される信号は、図９のＡに示したように、リセット部、フィードスルー部及びデータ部から構成されている。
【００２６】
端子13には、フィードスルー部を取り出すためのＣＣＤ出力信号Ｐinが供給されると共に、第１のスイッチ回路23を介して第１の演算増幅回路22の出力が供給される。端子15には、データ部を取り出すためのＣＣＤ出力信号Ｄinが供給されると共に、第２のスイッチ回路27を介して第２の演算増幅回路25の出力が供給される。これらの端子13及び15は、ＣＤＳ回路16と結合されている。
【００２７】
ＣＤＳ回路16は、図８に示した従来例の同一の構成のものであり、再度簡単に説明する。ＣＤＳ回路16には、端子20を介してサンプルホールドパルス信号ＸＳＨＰと、端子21を介してサンプルホールドパルス信号ＸＳＨＤとが供給される。ＣＤＳ回路16では、供給されるサンプルホールドパルス信号ＸＳＨＰ及びサンプルホールドパルス信号ＸＳＨＤに基づいてフィードスルー期間の信号Ｐinがサンプリングホールドされ、サンプルホールド回路51と52より出力Ｖp が出力される。また、供給されるサンプルホールドパルス信号ＸＳＨＤに基づいてデータ期間の信号Ｄinがサンプリングホールドされ、サンプルホールド回路53より出力Ｖd が出力される。サンプルホールド回路から出力された出力Ｖp とＶd は、ＭＯＳトランジスタと抵抗Ｒ1 ，Ｒ2 ，電流源Ｉref 及び基準電圧源Ｖref とから構成される差動増幅回路54により、出力信号Ｖp 及びＶd の電圧差に応じた出力電圧が、Ｖout1，Ｖout2として取り出される。
【００２８】
ここで、Ｖout1，Ｖout2のＤＣ電圧レベルを、次式（ＭＯＳトランジスタのゲート電位が同電位とした場合）に示す。
Ｖout1＝Ｖref −Ｒ1 ×Ｉref ÷２
Ｖout2＝Ｖref −Ｒ2 ×Ｉ ref÷2 
【００２９】
また、図１に示すクランプ回路において、ＣＤＳ回路16から出力されるＶout1は、第１の演算増幅回路22の反転入力端子に供給され、Ｖout2は第２の演算増幅回路25の反転入力端子に供給される。第１の演算増幅回路22では、Ｖout1及び第１のクランプ基準電圧ＶＣ1 を同電位とするように第１のフィードバッククランプがかけられ、第２の演算増幅回路25では、Ｖout2及び第２のクランプ基準電圧ＶＣ2 を同電位とするように第２のフィードバッククランプがかけられている。第１の演算増幅回路22の出力端子が接続される第１のスイッチ回路23と、第２の演算増幅回路25の出力端子が接続される第２のスイッチ回路28は、端子19を介して供給されるクランプ制御回路28からのクランプパルス信号CLAMP に基づいて制御される。
【００３０】
更に、本実施例においては、ＣＤＳ回路16の出力Ｖout1，Ｖout2と、第１及び第２のクランプ基準電圧ＶＣ1 ，ＶＣ2 が、同相オフセット電圧キャンセル回路29に入力されている。そして、該同相オフセット電圧キャンセル回路29の出力Ｖcom により、ＣＤＳ回路16の出力Ｖout1，Ｖout2のバイアス電圧を決めている基準電圧源Ｖref の電圧を、同相オフセット電圧のない所望の設定値になる如く制御するように構成されている。
【００３１】
次に、このように構成されている実施例１におけるフィードバッククランプ動作について説明する。クランプ制御回路28からのクランプパルス信号CLAMP により、第１のスイッチ回路23がオンとなると、ＣＤＳ回路16の出力信号Ｖout1が第１の演算増幅回路22及び第１のスイッチ回路23を介して負帰還がかけられる。このとき、第１の演算増幅回路22の非反転入力端子には、第１のクランプ基準電圧ＶＣ1 が印加されている。よって、ＣＤＳ回路16の出力Ｖout1が第１のクランプ基準電圧ＶＣ1 となるように、第１のクランプコンデンサ12に電荷が蓄積される。また、クランプ制御回路28からのクランプパルス信号CLAMP により第２のスイッチ回路27がオンとなると、ＣＤＳ回路16の出力信号Ｖout2が第２の演算増幅回路25及び第２のスイッチ回路27を介して負帰還がかけられる。このとき、第２の演算増幅回路25の非反転入力端子には、第２のクランプ基準電圧ＶＣ2 が印加されている。よって、ＣＤＳ回路16の出力Ｖout2が第２のクランプ基準電圧ＶＣ2 となるように、第２のクランプコンデンサ14に電荷が蓄積される。
【００３２】
また、この実施例において設けられている同相オフセット電圧キャンセル回路29は、ＣＤＳ回路16の差動出力Ｖout1，Ｖout2が、所望の設定電圧（図10においては第１及び第２のクランプ基準電圧ＶＣ1 とＶＣ2 の中点電位）に対し同相同電位のオフセット電圧を有しているとき、同相オフセット電圧キャンセル回路29の出力により、ＣＤＳ回路16の出力Ｖout1，Ｖout2のバイアス電圧を決めている基準電圧Ｖref を同相オフセット電圧のない所望の設定値になるように制御する。
【００３３】
次に、同相オフセット電圧キャンセル回路29の動作について、詳細に説明する。ＣＤＳ回路16の出力Ｖout1，Ｖout2に同相同電位のオフセット電圧Ｖoff が重畳されているとすると、ＣＤＳ回路16の出力Ｖout1，Ｖout2はフィードバッククランプが安定した状態（図10のＢ点）で次式となる。
Ｖout1＝ＶＣ1 ＋Ｖoff     Ｖout2＝ＶＣ2 ＋Ｖoff 
ここでＶoff ＝ΔＶＥ1 ′＝ΔＶＥ2 ′
【００３４】
第１及び第２のクランプ基準電圧ＶＣ1 ，ＶＣ2 とＣＤＳ回路16の出力Ｖout1，Ｖout2の絶対値を比較した場合、図10のＢ点（クランプ安定時）では、次式のようになる。
ＶＣ1 ＋ＶＣ2 ＜Ｖout1＋Ｖout2
よって、右辺は、２×Ｖoff 分電圧が高くなる。そのため、
ＶＣ1 ＋ＶＣ2 ＝Ｖout1＋Ｖout2
となるように、同相オフセット電圧キャンセル回路29がＣＤＳ回路16に差動出力ＤＣ電位を決めている基準電圧Ｖref を制御すれば、図10のＣ点のようになり、ＣＤＳ回路16の出力Ｖout1，Ｖout2はそれぞれ、
ＶＣ1 ＝Ｖout1，    ＶＣ2 ＝Ｖout2
となり、所定のクランプ基準電圧にＣＤＳ回路16の出力Ｖout1，Ｖout2をクランプすることができるようになる。
【００３５】
図２は、実施例２における同相オフセット電圧キャンセル回路の構成を示すブロック構成図で、他の構成は図１に示した実施例１と同じである。この実施例２における同相オフセット電圧キャンセル回路は、ＣＤＳ回路16の出力信号Ｖout1及び第１のクランプ基準電圧ＶＣ1 の電圧レベルの差に応じた値を出力する第１の差動増幅回路31と、ＣＤＳ回路16の出力信号Ｖout2及び第２のクランプ基準電圧ＶＣ2 の電圧レベルの差に応じた値を出力する第２の差動増幅回路32と、第１の差動増幅回路31の出力レベルと第２の差動増幅回路32の出力レベルの差に応じた値を出力する第３の差動増幅回路33から構成されている。
【００３６】
このように構成したクランプ回路においても、実施例１と同様に同相オフセット電圧をキャンセルすることができ、同相オフセット電圧に起因するクランプ電圧の誤差や変動がなくなり、クランプの精度を上げることができる。
【００３７】
図３は、実施例３における同相オフセット電圧キャンセル回路の構成を示すブロック構成図で、この実施例に係る同相オフセット電圧キャンセル回路は、ＣＤＳ回路16の出力信号Ｖout1及びＣＤＳ回路16の出力信号Ｖout2の電圧レベルの和に応じた値を出力する第１の加算増幅回路34と、第１のクランプ基準電圧ＶＣ1 及び第２のクランプ基準電圧ＶＣ2 の電圧レベルの和に応じた値を出力する第２の加算増幅回路35と、第１の加算増幅回路34の出力レベルと第２の加算増幅回路35の出力レベルの差に応じた値を出力する第３の差動増幅回路33から構成されている。
【００３８】
このように構成したクランプ回路においても、実施例１と同様に同相オフセット電圧をキャンセルすることができ、同相オフセット電圧に起因するクランプ電圧の誤差や変動がなくなり、クランプの精度を上げることができる。
【００３９】
図４は、実施例４における同相オフセット電圧キャンセル回路の構成を示すブロック構成図で、この実施例に係る同相オフセット電圧キャンセル回路は、第１の演算増幅回路22の出力レベルと第２の演算増幅回路25の出力レベルの和に応じた値を出力とする第３の加算回路36から構成されているものである。
【００４０】
このように構成したクランプ回路においても、実施例１と同様に同相オフセット電圧をキャンセルすることができ、同相オフセット電圧に起因するクランプ電圧の誤差や変動がなくなり、クランプの精度を上げることができる。
【００４１】
次に、本発明に係るクランプ回路を適用したデジタルカメラシステムの実施例について説明する。図５は本実施例に係わるデジタルカメラシステムの構成を示す図で、図１に示したクランプ回路と対応する構成要素には同一符号を付して示している。本実施例では、図１に示した構成のクランプ回路を、レンズ系41，ＣＣＤ撮像素子11，アナログ信号処理回路42等を備えたデジタルカメラにおける映像信号の黒レベルクランプに用いて構成したデジタルカメラシステムとして構成している。なお、図５において、43は各部に供給する信号を生成するためのタイミングジェネレータである。
【００４２】
このように構成したデジタルカメラシステムでは、第１及び第２のクランプ基準電圧ＶＣ1 及びＶＣ2 を、映像信号の黒レベルに設定することにより、クランプ回路の実施例１〜４と同様に、同相オフセット電圧キャンセル回路29により同相オフセット電圧がなくなるため、同相オフセット電圧に起因するクランプ電圧の誤差や変動がなくなるため、デジタルカメラシステムにおけるＯＢクランプなどの精度を上げることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明に係るクランプ回路の実施例１の構成を示すブロック構成図である。
【図２】実施例２における同相オフセット電圧キャンセル回路の構成を示すブロック構成図である。
【図３】実施例３における同相オフセット電圧キャンセル回路の構成を示すブロック構成図である。
【図４】実施例４における同相オフセット電圧キャンセル回路の構成を示すブロック構成図である。
【図５】本発明に係るデジタルカメラシステムの実施例を示すブロック構成図である。
【図６】撮像素子の光学的黒レベル検出部の位置を示す図である。
【図７】従来のフィードバッククランプ回路の構成を示すブロック構成図である。
【図８】図７に示したＣＤＳ回路の構成例を示すブロック構成図である。
【図９】図８に示したＣＤＳ回路の動作を説明するためのタイムチャートである。
【図１０】図１及び図７に示したクランプ回路におけるクランプ動作を示すタイムチャートである。
【符号の説明】
【００４４】
11  ＣＣＤ撮像素子
12  第１のクランプコンデンサ
13，15  端子
14  第２のクランプコンデンサ
16  ＣＤＳ回路
17  差動入力回路
19  クランプ制御信号入力端子
20，21  サンプルホールドパルス信号入力端子
22  第１の演算増幅回路
23  第１のスイッチ回路
24  第１のクランプ基準電圧源
25  第２の演算増幅回路
26  第２のクランプ基準電圧源
27  第２のスイッチ回路
28  クランプ制御回路
29  同相オフセット電圧キャンセル回路
31  第１の差動増幅回路
32  第２の差動増幅回路
33  第３の差動増幅回路
34  第１の加算増幅回路
35  第２の加算増幅回路
36  第３の加算増幅回路
41  レンズ系
42  アナログ信号処理回路
43  タイミングジェネレータ
51，52，53  サンプルホールド回路
54  差動増幅回路
【図１】
2008278371.tif 000003
【図２】
2008278371.tif 000004
【図３】
2008278371.tif 000005
【図４】
2008278371.tif 000006
【図５】
2008278371.tif 000007
【図６】
2008278371.tif 000008
【図７】
2008278371.tif 000009
【図８】
2008278371.tif 000010
【図９】
2008278371.tif 000011
【図１０】
2008278371.tif 000012