(57)【要約】【課題】位相雑音を悪化させることなく発振周波数を広範囲に変更可能なＰＬＬ周波数シンセサイザを、装置の大型化を招くことなく簡単な回路構成にて実現する。【解決手段】発振器１０は、ＶＣＯ１２からの出力を分周する分周器１８の分周数を変更することにより発振周波数を切換可能なＰＬＬ周波数シンセサイザにて構成されている。また、発振周波数を変更すると、ＰＬＬループを形成しているループフィルタ３０のフィルタ特性が適正値から外れることから、ループフィルタ３０を構成しているアクティブフィルタ３２の帰還抵抗Ｒ２を、ＰＩＮダイオードからなる可変抵抗素子にて構成し、この帰還抵抗Ｒ２の抵抗値を、分周器１８の分周数Ｎ（つまり発振周波数）に応じて制御する。この結果、ループフィルタ３０のフィルタ特性は常時最適値となり、発振周波数の変化によって位相雑音が悪化するのを防止できる。【選択図】図２
2008271403.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数を制御可能な電圧制御発振器と、
一定周波数の基準信号を発生する基準発振器と、
前記電圧制御発振器から出力される発振信号を分周する分周器と、
該分周器からの出力と前記基準発振器からの出力との位相を比較する位相比較器と、
該位相比較器からの出力をフィルタリングして、前記電圧制御発振器の制御電圧を生成するループフィルタと、
前記電圧制御発振器の発振周波数が外部からの指令に対応した目標周波数となるように前記分周器の分周数を設定する制御手段と、
を備えたＰＬＬ周波数シンセサイザであって、
前記ループフィルタは、フィルタ特性を連続的に調整可能な可変抵抗素子を備え、
前記制御手段は、前記目標周波数に応じて前記可変抵抗素子の抵抗値を変更することにより、前記ループフィルタのフィルタ特性を前記目標周波数に対応した最適値に制御することを特徴とするＰＬＬ周波数シンセサイザ。
【請求項２】
前記ループフィルタとして、アクティブフィルタを備え、前記可変抵抗素子は、該アクティブフィルタの帰還抵抗であることを特徴とする請求項１に記載のＰＬＬ周波数シンセサイザ。
【請求項３】
前記可変抵抗素子は、ＰＩＮダイオードからなり、前記制御手段は、該ＰＩＮダイオードのバイアス電圧を制御することにより、該ＰＩＮダイオードの抵抗値を変化させることを特徴とする請求項１又は請求項２に記載のＰＬＬ周波数シンセサイザ。
【請求項４】
テレビ放送電波を受信する受信アンテナと、
該受信アンテナからの受信信号と周波数変換用の高周波信号とを混合することにより、特定放送チャンネルのテレビ放送信号を中間周波信号に周波数変換する周波数変換部と、
前記周波数変換用の高周波信号を発生する発振器と、
を備えた受信装置であって、
前記発振器として、請求項１〜請求項３の何れかに記載のＰＬＬ周波数シンセサイザを備えたことを特徴とする受信装置。
【請求項５】
テレビ放送信号の中間周波信号と周波数変換用の高周波信号とを混合することにより、該中間周波信号を特定放送チャンネルのテレビ放送信号に周波数変換する周波数変換部と、
該周波数変換部にて周波数変換されたテレビ放送信号を送信する送信アンテナと、
前記周波数変換用の高周波信号を発生する発振器と、
を備えた送信装置であって、
前記発振器として、請求項１〜請求項３の何れかに記載のＰＬＬ周波数シンセサイザを備えたことを特徴とする送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数を任意に設定可能なＰＬＬ周波数シンセサイザ、及び、このＰＬＬ周波数シンセサイザを備えた受信装置及び送信装置に関する。
【背景技術】
【０００２】
従来、電圧制御発振器からの出力を分周して、基準発振器からの基準信号と位相比較し、その比較結果に基づき、これら各信号の位相を一致させるための制御電圧を生成して、電圧制御発振器を制御するＰＬＬ回路において、電圧制御発振器からの出力を分周する分周器の分周数を切り換えることで、電圧制御発振器の発振周波数を所望の目標周波数に設定できるようにしたＰＬＬ周波数シンセサイザが知られている。
【０００３】
また、このＰＬＬ周波数シンセサイザでは、電圧制御発振器の発振周波数を切り換えるために分周器の分周数を変化させると、ＰＬＬループのループ特性（固有振動数ω、減衰率ζ）が最適値からずれて、位相雑音が増加するという問題がある。
【０００４】
そこで、従来、ＰＬＬ周波数シンセサイザでは、分周器からの出力と基準発振器からの基準信号との位相比較結果から制御電圧を生成するのに用いられるループフィルタのフィルタ特性（カットオフ周波数等）を、電圧制御発振器の発振周波数に応じて切り換えることで、ＰＬＬループのループ特性の最適値からのずれを最小限に抑え、位相雑音を抑制することが提案されている（例えば、特許文献１、２等参照）。
【特許文献１】特開平１０−１７８３４３号公報
【特許文献２】特開平１０−３０３７４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記提案のＰＬＬ周波数シンセサイザは、ループフィルタとして、抵抗とコンデンサとからなる複数のフィルタ回路（ラグフィルタ又はラグリードフィルタ）を設け、その複数のフィルタ回路の中からループフィルタとして使用するフィルタ回路をスイッチを介して選択することで、ループフィルタのフィルタ特性を変更するように構成されていることから、ＰＬＬ周波数シンセサイザの周波数可変範囲を広くするには、フィルタ回路とそれを選択するスイッチの数を多くする必要があり、装置の大型化を招くという問題があった。
【０００６】
つまり、例えば、テレビのＵＨＦ放送信号のように、多チャンネル（ＣＨ１３〜ＣＨ６２の全５０ＣＨ：ＣＨはチャンネルを表す）で使用周波数帯域が広範囲（４７０ＭＨｚ〜７７０ＭＨｚ）な放送信号の中から、所望チャンネルの放送信号を選局して、所定の中間周波信号に周波数変換する受信装置において、その周波数変換のための高周波信号を発生する局部発振器としてＰＬＬ周波数シンセサイザを利用する場合には、ＰＬＬ周波数シンセサイザの発振周波数を、各選局チャンネル毎に変更できるようにする必要がある。
【０００７】
そして、このようにＰＬＬ周波数シンセサイザの発振周波数を選局チャンネル毎に変更するに当たって、位相雑音を抑制するために、上記提案の技術を利用して、各選局チャンネル毎にループフィルタのフィルタ特性を最適値に切り換えるには、各放送チャンネル選局用の発振周波数に対応したフィルタ回路を設け、選局チャンネルの切り換え（詳しくは分周器の分周数の切り換え）に連動して、使用するフィルタ回路を変更することになる。
【０００８】
このため、上記提案のＰＬＬ周波数シンセサイザにおいて、周波数可変範囲を広くするには、周波数切り換えのための回路構成が複雑になり、装置の大型化を招くことになるのである。
【０００９】
本発明は、こうした問題に鑑みなされたもので、位相雑音を悪化させることなく発振周波数を広範囲に変更可能なＰＬＬ周波数シンセサイザを、装置の大型化を招くことなく簡単な回路構成にて実現することを目的とする。
【課題を解決するための手段】
【００１０】
かかる目的を達成するためになされた請求項１に記載の発明は、
発振周波数を制御可能な電圧制御発振器と、
一定周波数の基準信号を発生する基準発振器と、
前記電圧制御発振器から出力される発振信号を分周する分周器と、
該分周器からの出力と前記基準発振器からの出力との位相を比較する位相比較器と、
該位相比較器からの出力をフィルタリングして、前記電圧制御発振器の制御電圧を生成するループフィルタと、
前記電圧制御発振器の発振周波数が外部からの指令に対応した目標周波数となるように前記分周器の分周数を設定する制御手段と、
を備えたＰＬＬ周波数シンセサイザであって、
前記ループフィルタは、フィルタ特性を連続的に調整可能な可変抵抗素子を備え、
前記制御手段は、前記目標周波数に応じて前記可変抵抗素子の抵抗値を変更することにより、前記ループフィルタのフィルタ特性を前記目標周波数に対応した最適値に制御することを特徴とする。
【００１１】
また、請求項２に記載の発明は、請求項１に記載のＰＬＬ周波数シンセサイザにおいて、前記ループフィルタとして、アクティブフィルタを備え、前記可変抵抗素子は、該アクティブフィルタの帰還抵抗であることを特徴とする。
【００１２】
また次に、請求項３に記載の発明は、請求項１又は請求項２に記載のＰＬＬ周波数シンセサイザにおいて、前記可変抵抗素子は、ＰＩＮダイオードからなり、前記制御手段は、該ＰＩＮダイオードのバイアス電圧を制御することにより、該ＰＩＮダイオードの抵抗値を変化させることを特徴とする。
【００１３】
一方、請求項４に記載の発明は、
テレビ放送電波を受信する受信アンテナと、
該受信アンテナからの受信信号と周波数変換用の高周波信号とを混合することにより、特定放送チャンネルのテレビ放送信号を中間周波信号に周波数変換する周波数変換部と、
前記周波数変換用の高周波信号を発生する発振器と、
を備えた受信装置であって、
前記発振器として、請求項１〜請求項３の何れかに記載のＰＬＬ周波数シンセサイザを備えたことを特徴とする。
【００１４】
また、請求項５に記載の発明は、
テレビ放送信号の中間周波信号と周波数変換用の高周波信号とを混合することにより、該中間周波信号を特定放送チャンネルのテレビ放送信号に周波数変換する周波数変換部と、
該周波数変換部にて周波数変換されたテレビ放送信号を送信する送信アンテナと、
前記周波数変換用の高周波信号を発生する発振器と、
を備えた送信装置であって、
前記発振器として、請求項１〜請求項３の何れかに記載のＰＬＬ周波数シンセサイザを備えたことを特徴とする。
【発明の効果】
【００１５】
請求項１に記載のＰＬＬ周波数シンセサイザにおいて、ループフィルタには、フィルタ特性を連続的に調整可能な可変抵抗素子が設けられている。そして、外部から発振周波数の変更指令が入力されると、制御手段が、電圧制御発振器の発振周波数がその指令に対応した目標周波数となるように、分周器の分周数を設定すると共に、その目標周波数に応じてループフィルタに設けられた可変抵抗素子の抵抗値を変更することで、ループフィルタのフィルタ特性を目標周波数に対応した最適値に制御する。
【００１６】
従って、請求項１に記載のＰＬＬ周波数シンセサイザによれば、電圧制御発振器の発振周波数を所望の目標周波数に変更することができるだけでなく、その変更に伴いＰＬＬループのループ特性（固有振動数ωｎ、減衰率ζ）が最適値からずれて、位相雑音が増加するのを防止することができる。
【００１７】
また、本発明では、発振周波数の変更に伴いＰＬＬループのループ特性が最適値からずれるのを防止するために、ループフィルタに、フィルタ特性（具体的にはカットオフ周波数等）を連続的に調整可能な可変抵抗素子を設け、この可変抵抗素子の抵抗値を変化させることで、ループフィルタのフィルタ特性を発振周波数に対応させることから、ＰＬＬ周波数シンセサイザの周波数可変範囲を広くしても、従来のように、ループフィルタとして、多数のフィルタ回路を設ける必要がない。
【００１８】
よって、本発明のＰＬＬ周波数シンセサイザによれば、発振周波数の周波数可変範囲を広くしても、その周波数可変のための回路構成が複雑になって、装置の大型化を招くようなことはなく、位相雑音を悪化させることなく発振周波数を広範囲に変更可能なＰＬＬ周波数シンセサイザの小型化を図り、しかも、そのＰＬＬ周波数シンセサイザを低コストで実現することができるようになる。
【００１９】
次に、請求項２に記載のＰＬＬ周波数シンセサイザには、ループフィルタとして、帰還抵抗が可変抵抗素子にて構成されたアクティブフィルタが設けられている。このため、制御手段は、このアクティブフィルタの帰還抵抗（可変抵抗素子）の抵抗値を変化させることで、フィルタ特性、延いては、ＰＬＬループのループ特性（固有振動数ωｎ、減衰率ζ）を、発振周波数に対応した最適値に制御することになる。
【００２０】
つまり、ＰＬＬ回路にてループフィルタとして使用されるアクティブフィルタは、通常、オペアンプ等からなる増幅回路と、位相比較器からの出力をこの増幅回路に入力する入力抵抗と、この増幅回路の入力端子と出力端子との間に設けられた帰還抵抗及びコンデンサの直列回路と、から構成される。
【００２１】
そして、このアクティブフィルタをループフィルタとして備えたＰＬＬ回路におけるＰＬＬループの固有振動数ωｎ及び減衰率ζは、位相比較器の感度をＡ、電圧制御発振器の感度をＫ、分周器の分周数をＮ、アクティブフィルタの入力抵抗をＲ１、帰還抵抗をＲ２、コンデンサをＣ１とすると、次式（１）、（２）の如く記述できる。
【００２２】
【数１】
2008271403.tif 000003
このため、上記（１）、（２）式から、特定の発振周波数にて、ＰＬＬループのループ特性（固有振動数ωｎ、減衰率ζ）を最適値に設定しても、その発振周波数を変更するために分周器の分周数Ｎを変化させると、ＰＬＬループのループ特性（固有振動数ωｎ、減衰率ζ）が最適値からずれることがわかる。
【００２３】
また、上記（１）、（２）式から、分周数Ｎを変化させた際に、可変抵抗素子を用いて、ループ特性（固有振動数ωｎ、減衰率ζ）を最適値に制御するには、入力抵抗、及び、帰還抵抗の何れか（若しくは両方）を可変抵抗素子にて構成して、その抵抗値を変化させればよいことがわかる。
【００２４】
そして、本発明者らが実験を行ったところ、分周数Ｎの変更に伴い（換言すれば発振周波数の変更に伴い）、位相雑音が劣化したときには、入力抵抗の抵抗値を変化させるよりも、帰還抵抗の抵抗値を変化させた方が、位相雑音を改善できることがわかった。
【００２５】
そこで、請求項２に記載のＰＬＬ周波数シンセサイザでは、ループフィルタとして、アクティブフィルタを設け、このアクティブフィルタの帰還抵抗を可変抵抗素子にて構成することで、分周器の分周数を変更して電圧制御発振器の発振周波数を変更した際には、その周波数に応じて可変抵抗素子の抵抗値を変更するようにしているのである。
【００２６】
よって、請求項２に記載のＰＬＬ周波数シンセサイザによれば、ループフィルタをアクティブフィルタにて構成した場合に、可変抵抗素子一つでＰＬＬループのループ特性を最適値に制御し、発振周波数の変更に伴い生じる位相雑音の劣化を防止することができる。
【００２７】
また次に、請求項３に記載のＰＬＬ周波数シンセサイザにおいては、可変抵抗素子をＰＩＮダイオードにて構成し、制御手段は、このＰＩＮダイオードのバイアス電圧を制御することによりＰＩＮダイオードの抵抗値（延いてはループフィルタのフィルタ特性）を変化させる。
【００２８】
従って、請求項３に記載のＰＬＬ周波数シンセサイザによれば、ループフィルタのフィルタ特性（カットオフ周波数等）を、ＰＩＮダイオードへの印加電圧によって制御できることになり、可変抵抗素子の抵抗値を制御する制御系を簡単に構成できる。
【００２９】
次に、請求項４に記載の受信装置においては、周波数変換部でテレビ放送信号を中間周波信号に周波数変換するのに用いられる高周波信号の信号源（発振器）として、上述した本発明（請求項１〜請求項３）のＰＬＬ周波数シンセサイザが用いられる。
【００３０】
従って、この受信装置によれば、上述したＵＨＦのテレビ放送信号等、多チャンネルの放送信号の中から所望チャンネルの放送信号を選局して、中間周波信号に周波数変換した際に、その中間周波信号が、周波数変換に用いた高周波信号の位相雑音の影響を受けるのを防止することができる。
【００３１】
また、請求項５に記載の送信装置においては、周波数変換部にて、テレビ放送信号の中間周波信号を特定放送チャンネルのテレビ放送信号に周波数変換するのに用いられる高周波信号の信号源（発振器）として、上述した本発明（請求項１〜請求項３）のＰＬＬ周波数シンセサイザが用いられる。
【００３２】
従って、この送信装置によれば、例えば、テレビ放送信号の中間周波信号を、ＵＨＦの放送チャンネルのうちの任意の放送チャンネルに周波数変換する際、その周波数変換後のテレビ放送信号が、周波数変換に用いた高周波信号の位相雑音の影響を受けるのを防止することができる。
【発明を実施するための最良の形態】
【００３３】
以下に本発明の一実施形態を図面と共に説明する。
図１は、本発明が適用された中継システム１全体の構成を表す概略構成図である。
本実施形態の中継システム１は、ＵＨＦのテレビ放送チャンネル（ＣＨ１３〜ＣＨ６２）を利用して行われる地上デジタル放送の放送電波を受信アンテナ２で受信し、その放送電波が直接届かない地域に再送信するためのものであり、受信装置として、受信アンテナ２からの受信信号をダウンコンバータ３にて周波数変換（ダウンコンバート）することにより、予め設定された放送チャンネル（選局チャンネル）のテレビ放送信号を、所定周波数帯（例えば、中心周波数：３７．１５ＭＨｚ）の中間周波信号に周波数変換する受信部４を備える。
【００３４】
また、本実施形態の中継システム１には、受信部４にて中間周波信号に周波数変換されたテレビ放送信号を信号処理（ノイズ除去等）する信号処理部５、及び、この信号処理部５にて信号処理された中間周波信号（テレビ放送信号）をアップコンバータ６にて周波数変換（アップコンバート）することにより、中間周波信号を予め設定された放送チャンネル（送信チャンネル）のテレビ放送信号に変換し、そのテレビ放送信号を送信アンテナ８から放射させる、送信装置としての送信部７も設けられている。
【００３５】
また、受信部４には、ダウンコンバータ３にて、選局チャンネルの受信信号を中間周波信号にダウンコンバートするのに必要な高周波信号を発生する発振器１０が設けられ、送信部７には、アップコンバータ６にて中間周波信号を送信チャンネルのテレビ放送信号にアップコンバートするのに必要な高周波信号を発生する発振器１０が設けられている。
【００３６】
そして、これら各部４、７に設けられる発振器１０は、選局チャンネルや送信チャンネルに応じて発振周波数を変更可能なＰＬＬ周波数シンセサイザにて構成されている。
以下、この発振器１０について説明する。
【００３７】
図２に示すように、発振器１０には、発振周波数を制御可能な電圧制御発振器（以下、ＶＣＯともいう）１２が備えられており、このＶＣＯ１２からの出力を、当該発振器１０からの発振信号として、外部（つまり各コンバータ３、６）に出力するようにされている。
【００３８】
また、発振器１０には、水晶振動子等を用いて一定周波数の基準信号を発生する基準発振器１４と、ＶＣＯ１２から出力された発振信号の一部を分岐させる分岐器１６と、この分岐器１６にて分岐された発振信号を分周する分周器１８と、分周器１８からの出力と基準発振器１４からの出力との位相を比較する位相比較器２０と、位相比較器２０からの出力をフィルタリングして、ＶＣＯ１２の制御電圧（以下、周波数制御電圧という）を生成するループフィルタ３０と、ＶＣＯ１２の発振周波数が選局チャンネル（若しくは送信チャンネル）に対応した目標周波数となるように分周器１８の分周数を設定する制御回路２２と、が設けられている。
【００３９】
制御回路２２は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなる周知のマイクロコンピュータにて構成されており、外部から選局チャンネル（若しくは送信チャンネル）が指定されると、ＲＯＭ内に格納されたチャンネル−分周数変換マップを用いて、その指定されたチャンネル数に対応した分周器１８の分周数を算出し、分周器１８の分周数をその算出した分周数に設定する。
【００４０】
この結果、発振器１０から出力される発振信号（周波数変換用高周波信号）の周波数は、選局チャンネルのテレビ放送信号を中間周波信号にダウンコンバートするのに必要な周波数、或いは、中間周波信号を送信チャンネルのテレビ放送信号にアップコンバートするのに必要な周波数に、自動で制御されることになる。
【００４１】
つまり、例えば、受信部４において、選局チャンネルがＣＨ１３である場合、ＣＨ１３のテレビ放送信号の中心周波数は、約４７３ＭＨｚであるので、中間周波信号の中心周波数が一般的な３７．１５ＭＨｚである場合には、分周器１８の分周数は、発振器１０の発振周波数が約５１０．１５ＭＨｚとなるように設定される。また同様に、送信部７において、送信チャンネルが受信部４の受信チャンネルと同様のＣＨ１３である場合には、分周器１８の分周数は、発振器１０の発振周波数が受信部４と同様の約５１０．１５ＭＨｚとなるように設定される。
【００４２】
なお、上記説明でテレビ放送信号の中心周波数や発振器の発振周波数に「約」をつけたのは、地上デジタル放送のテレビ放送信号は、その帯域幅が、ＵＨＦの各チャンネル毎に割り当てられた周波数帯域幅（６ＭＨｚ）よりも狭く、その中心周波数が、ＵＨＦの各チャンネルの中心周波数から若干ずれているためである。但し、本実施形態の中継装置では、このずれを無視して、受信部４及び送信部７に設けられる発振器１０の発振周波数を、それぞれ、中間周波信号の中心周波数（３７．１５ＭＨｚ）と、選局チャンネル又は送信チャンネルの全周波数帯域（６ＭＨｚ）の中心周波数（ＣＨ１３であれば４７３ＭＨｚ、ＣＨ６２であれば７６７ＭＨｚ）とを加算した周波数（又はこれら各周波数の差の周波数）に設定してもよい。
【００４３】
また、上記のように受信部４の選局チャンネルや送信部７の送信チャンネルを所望の放送チャンネルに設定できるようにするには、発振器１０の発振周波数を、ＣＨ１３〜ＣＨ６２の放送チャンネルに対応して、例えば５１０．１５ＭＨｚ〜８０４．１５ＭＨｚの範囲内で広範囲に変化させる必要があるが、このように発振周波数を変化させると、ループフィルタ３０のフィルタ特性が発振周波数に対応しなくなるため、発振周波数の変更に伴い、ループフィルタ３０のフィルタ特性を調整する必要がある。
【００４４】
そこで、本実施形態では、ループフィルタ３０を、位相比較器２０側に配置されるアクティブフィルタ３２と、ＶＣＯ１２側に配置されるラグフィルタ３４とで構成し、アクティブフィルタ３２の帰還抵抗Ｒ２を可変抵抗素子にて構成することで、制御回路２２が分周器１８の分周数を変化させたときには、同時にその帰還抵抗Ｒ２の抵抗値も変化させて、ループフィルタ３０のフィルタ特性を、発振器１０の発振周波数に対応した最適値に自動調整するようにされている。
【００４５】
すなわち、ループフィルタ３０を構成しているアクティブフィルタ３２及びラグフィルタ３４は、共にローパスフィルタ（積分回路）であり、アクティブフィルタ３２は、オペアンプＯＰ１と、入力抵抗Ｒ１と、帰還抵抗Ｒ２及びコンデンサＣ１の直列回路とにより構成され、ラグフィルタ３４は、抵抗Ｒ３とコンデンサＣ２とにより構成されている。
【００４６】
また、図３に示すように、アクティブフィルタ３２の帰還抵抗Ｒ２は、順方向に流れる電流Ｉｄに応じて抵抗値が変化するＰＩＮダイオードＤ２１にて構成されており、そのカソードは、オペアンプＯＰ１の出力端子に接続され、アノードは、高周波信号遮断用のコイルＬ２１と抵抗Ｒ２１を介して、制御回路２２からの抵抗制御データをＤ／Ａ変換して抵抗制御電圧を生成するＤ／Ａ変換器２４に接続されている。
【００４７】
なお、図３において、ＰＩＮダイオードＤ２１のカソードには、抵抗Ｒ２２を介して、電源電圧Ｖｂが印加された電源ラインが接続されているが、この抵抗Ｒ２２は、抵抗値が他の抵抗よりも充分大きいプルアップ抵抗であり、オペアンプＯＰ１の出力電圧に影響を与えることはない。
【００４８】
一方、制御回路２２は、選局チャンネル（若しくは送信チャンネル）に応じて、分周器１８の分周数を制御するための制御データ（周波数制御データ）と、帰還抵抗Ｒ２の抵抗値を制御するための制御データ（抵抗制御データ）との２種類の制御データを出力するように構成されており、このうち、周波数制御データは、分周器１８に出力されて、分周器１８の分周数を設定するのに使用され、抵抗制御データは、Ｄ／Ａ変換器２４にてアナログ電圧に変換されて、コイルＬ２１を介してＰＩＮダイオードＤ２１に接続された抵抗Ｒ２１の他端に、抵抗制御電圧として印加される。
【００４９】
このため、ＰＩＮダイオードＤ２１には、図４（ａ）に例示するように、その抵抗制御電圧とオペアンプＯＰ１からの出力電圧（換言すればＶＣＯ１２の周波数制御電圧）とで決まる電流Ｉｄが流れ、その電流値により、ＰＩＮダイオードＤ２１（換言すれば帰還抵抗Ｒ２）の抵抗値が設定されることになる。
【００５０】
なお、制御回路２２のメモリ（ＲＯＭ、不揮発性のＲＡＭ等）には、選局チャンネル毎（若しくは送信チャンネル毎）に、抵抗制御電圧を図４（ａ）に例示するように設定するための抵抗制御データが記述されたマップが記憶されている。
【００５１】
そして、制御回路２２は、このマップから選局チャンネル（若しくは送信チャンネル）に対応した抵抗制御データを読み出し、Ｄ／Ａ変換器２４に出力することで、帰還抵抗Ｒ２の抵抗値を、選局チャンネル（若しくは送信チャンネル）のチャンネル値が大きいほど（換言すれば発振周波数が高く、分周器１８の分周数が大きいほど）大きくなるように制御する。
【００５２】
これは、上述したＰＬＬループのループ特性を表す式（１）、（２）から明らかなように、発振周波数が高く、分周器１８の分周数Ｎが大きくなれば、ＰＬＬループの固有振動数ωｎ及び減衰率ζが小さくなるためである。
【００５３】
つまり、例えば、ループフィルタ３０のフィルタ特性を特定周波数で最適値に設定された値に固定した状態で、発振周波数を高くするために、分周器１８の分周数Ｎを大きくすると、ＰＬＬループの固有振動数ωｎ及び減衰率ζが小さくなるが、上記各式（１）、（２）から、これら各パラメータを最適値に保持するには、入力抵抗Ｒ１を小さくするか、帰還抵抗Ｒ２を大きくすればよいことが判る。
【００５４】
そして、本発明者らが実験を行ったところ、位相雑音の悪化を防止するには、入力抵抗Ｒ１よりも帰還抵抗Ｒ２を調整した方がよいことが判明したため、本実施形態では、上記のように、制御回路２２において、選局チャンネル（若しくは送信チャンネル）に応じて分周器１８の分周数を変更するのと同時に、帰還抵抗Ｒ２の抵抗値を変化させることで、ループフィルタ３０のフィルタ特性（延いてはＰＬＬループのループ特性）を、発振器１０の発振周波数に適した特性に制御するようにしているのである。
【００５５】
この結果、図４（ｂ）に示すように、発振器１０の位相雑音は、帰還抵抗Ｒ２の抵抗値を固定したときのように、発振周波数が高くなるに連れて悪化するようなことはなく、発振器１０の全周波数帯域内で略一定値にすることができる。
【００５６】
なお、図４（ｂ）において、実線は、選局チャンネル（若しくは送信チャンネル）に対する抵抗制御電圧及び位相雑音の変化を表す測定データであり、点線は、帰還抵抗Ｒ２の抵抗値を図４（ａ）に示すＣＨ１３の抵抗値（１５Ω）に固定したときの位相雑音の変化を表す測定データである。
【００５７】
以上説明したように、本実施形態の中継システム１では、受信部４及び送信部７において周波数変換用高周波信号を生成する発振器１０として、周波数シンセサイザが用いられる。そして、この発振器１０においては、制御手段としての制御回路２２が、ＰＬＬループを形成しているループフィルタ３０のフィルタ特性（具体的にはアクティブフィルタ３２の帰還抵抗Ｒ２）を、分周器１８の分周数Ｎ（つまり発振周波数）に応じて制御する。
【００５８】
従って、本実施形態によれば、発振器１０の位相雑音が発振周波数によって悪化して、受信部４から出力される中間周波信号や送信部７から出力されるテレビ放送信号の品質が劣化するのを防止することができる。
【００５９】
また、本実施形態では、ループフィルタ３０のフィルタ特性を調整する際に、アクティブフィルタ３２の帰還抵抗Ｒ２の抵抗値を変化させるようにしており、従来のように、ループフィルタ３０をフィルタ特性切換用の多数のフィルタ回路と切換スイッチとで構成する必要がないため、発振器１０の小型化を図り、しかも、発振器１０を低コストで実現することができる。
【００６０】
以上、本発明の一実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内にて種々の態様をとることができる。
例えば、上記実施形態では、可変抵抗素子として、ＰＩＮダイオードを用いるものとして説明したが、バイポーラトランジスタ等、ＰＩＮダイオード以外の半導体素子を使用してもよい。
【００６１】
また、上記実施形態では、ループフィルタ３０を、アクティブフィルタ３２を用いて構成し、その帰還抵抗Ｒ２を可変抵抗素子（ＰＩＮダイオードＤ２１）にて構成することで、ループフィルタ３０のフィルタ特性を、帰還抵抗Ｒ２の抵抗値を変化させて調整するようにしたが、例えば、アクティブフィルタ３２の入力抵抗Ｒ１を可変抵抗素子にて構成し、その抵抗値を調整するようにしても、或いは、ループフィルタ３０をラグフィルタやラグリードフィルタだけで構成し、これらのフィルタ回路を構成している抵抗を可変抵抗素子にて構成して、その抵抗値を調整するようにしても、本発明の所期の目的は達成することができる。
【００６２】
また、上記実施形態では、本発明のＰＬＬ周波数シンセサイザを、受信装置や送信装置において周波数変換に用いられる高周波信号を発生する発振器に適用した場合について説明したが、本発明のＰＬＬ周波数シンセサイザは、各種制御クロックを発生する発振器等、他の用途の発振器であっても適用できるのはいうまでもない。
【図面の簡単な説明】
【００６３】
【図１】実施形態の中継システム全体の構成を表す概略構成図である。
【図２】発振器（ＰＬＬ周波数シンセサイザ）の構成を表すブロック図である。
【図３】ループフィルタの詳細を表す電気回路図である。
【図４】ＰＩＮダイオードの抵抗値制御及びその制御による位相雑音の変化を表す説明図である。
【符号の説明】
【００６４】
１…中継システム、２…受信アンテナ、３…ダウンコンバータ、４…受信部、５…信号処理部、６…アップコンバータ、７…送信部、８…送信アンテナ、１０…発振器（ＰＬＬ周波数シンセサイザ）、１２…電圧制御発振器、１４…基準発振器、１６…分岐器、１８…分周器、２０…位相比較器、２２…制御回路、２４…Ｄ／Ａ変換器、３０…ループフィルタ、３２…アクティブフィルタ、ＯＰ１…オペアンプ、Ｒ１…入力抵抗、Ｒ２…帰還抵抗、Ｃ１…コンデンサ、Ｄ２１…ＰＩＮダイオード、Ｌ２１…コイル、Ｒ２１，Ｒ２２…抵抗、３４…ラグフィルタ、Ｒ３…抵抗、Ｃ２…コンデンサ。
【図１】
2008271403.tif 000004
【図２】
2008271403.tif 000005
【図３】
2008271403.tif 000006
【図４】
2008271403.tif 000007