(57)【要約】【課題】他励式インバータ回路において、接触不良による出力電圧の上昇が生じた場合に、確実にプロテクトが働くようにする。【解決手段】昇圧トランス２６ｅの一次巻線に交流を印加するスイッチ回路２６ｂと、発振のオンオフを指令する指令信号の伝送ラインから発振オンの指令信号が入力されると、スイッチ回路２６ｂのスイッチ制御を開始する制御回路Ｃ１と、他励式インバータ回路の出力電圧と所定電圧とをコンパレータ５１ａで比較し、出力電圧が所定電圧よりも大きいと参照電圧を出力する出力電圧監視回路５１と、参照電圧がゲートに入力されると、ターンオンして発振のオンオフを指令する指令信号の伝送ラインを発振オフの状態にして、制御回路Ｃ１のスイッチ制御を停止させるサイリスタ回路５２と、を備え、出力電圧監視回路５１は、コンパレータ５１ａのヒステリシスにより、サイリスタ回路５２がターンオン可能な時間幅となるように参照電圧を出力する。【選択図】図３
2008278670.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電圧を他励のスイッチ回路で交流に変換して出力する他励式インバータ回路において、
昇圧トランスの一次巻線に交流を印加するスイッチ回路と、
発振のオンオフを指令する指令信号の伝送ラインから発振オンの指令信号が入力されると、前記スイッチ回路のスイッチ制御を開始する制御回路と、
前記他励式インバータ回路の出力電圧と所定電圧との比較を比較回路によって行い、出力電圧が所定電圧よりも大きいと該比較回路が所定の参照電圧を出力する出力電圧監視回路と、
前記参照電圧がゲートに入力されると、ターンオンして前記指令信号の伝送ラインを発振オフの状態にして、前記制御回路のスイッチ制御を停止させるサイリスタと、
を備え、
前記出力電圧監視回路は、前記比較回路のヒステリシスにより、前記サイリスタがターンオン可能な時間幅となるように参照電圧を出力することを特徴とする他励式インバータ回路。
【請求項２】
前記サイリスタはＳＣＳ型の構成とされ、
アノードには予めターンオン可能な固定バイアスがかけられるとともに、アノードゲートが前記指令信号の伝送ラインに接続され、カソードゲートには対グランドにコンデンサが接続されるとともに、カソードが接地され、
アノードゲートに前記参照電圧が入力されると前記アノードから前記コンデンサに充電されて、カソードゲートをオン可能な電圧が印加されてサイリスタ全体がターンオンする請求項１の他励式インバータ回路。
【請求項３】
前記サイリスタが、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとを組み合わせて構成するサイリスタ回路にて実現された請求項１又は請求項２の他励式インバータ回路。
【請求項４】
前記出力電圧監視回路は、所定電圧と前記出力電圧とを比較して比較結果を前記サイリスタのアノードゲートに入力するコンパレータであり、
前記出力電圧が前記所定電圧以下の場合は前記参照電圧としてハイレベルの電圧信号を出力して前記サイリスタをオフさせ続ける一方、前記出力電圧が前記所定電圧を超えた場合は前記参照電圧としてローレベルの電圧信号を出力して前記サイリスタをターンオンさせる請求項１〜請求項３の何れか一項に記載の他励式インバータ回路。
【請求項５】
前記指令信号は制御部から出力されており、
該制御部は、前記昇圧トランスの二次巻線に発生する二次電圧を監視して、前記二次電圧が所定範囲を逸脱した時間が所定時間を超えると、前記指令信号の出力および前記直流電圧の入力を停止する請求項１〜請求項４の何れか一項に記載の他励式インバータ回路。
【請求項６】
入力された直流電圧を他励のスイッチ回路で交流に変換して出力する他励式インバータ回路と、前記他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路により点灯された放電灯で液晶パネルの背面から光を照射するバックライトと、前記他励式インバータ回路の発振と前記電源回路の直流電圧の出力とを制御するマイコンと、を備えて、
テレビ放送信号を受信して該テレビ放送信号に含まれる映像信号から生成した駆動信号で液晶パネルを駆動して映像を画面に表示する液晶テレビジョンにおいて、
前記他励式インバータ回路は、
入力された直流電圧から脈流を除去した平滑電圧を出力する平滑回路と、
各ハーフブリッジ結合の一端に前記平滑電圧が入力されると共に他端が接地された第一のハーフブリッジ結合と第二のハーフブリッジ結合とを結合したフルブリッジ回路で昇圧トランスの一次巻線に交流を印加するスイッチ回路と、
前記昇圧トランスの二次巻線の電圧を所定割合に分圧した電圧を帰還電圧として出力する帰還回路と、
入力される周波数信号の周波数で前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴをスイッチング制御するドライブ回路と、
前記帰還電圧の上下動を解消するように前記各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行った所定のデューティで所定の周波数信号を発振させて前記ドライブ回路に出力する調光制御回路と、
反転入力端子に前記帰還電圧を所定割合に減圧した電圧が入力されると共に非反転入力端子に前記直流電圧を所定割合に減圧した電圧が入力されたコンパレータと、該コンパレータの出力端子にカソードが接続されたダイオードと前記帰還電圧を前記反転入力端子に伝送するラインとグランドとの間にそれぞれ抵抗とコンデンサとを接続することにより前記帰還電圧に対応する電圧に所定の立ち下がりを形成するコンデンサと、前記非反転入力端子と前記出力端子とを接続して前記コンパレータにヒステリシスをかけるヒステリシス抵抗と、を備える出力電圧監視回路と、
ＰＮＰ型の第一のトランジスタとＮＰＮ型の第二のトランジスタとを含んで構成されたサイリスタ回路と、を備えており、
前記マイコンは、発振を指令するハイレベルの電圧信号を前記調光制御回路に入力して前記調光制御回路に発振を行わせ、
前記第一のトランジスタは、ベースが前記第二のトランジスタのコレクタに接続されると共に前記調光制御回路の発振のオンオフを制御する電圧信号の伝送ラインに接続され、ベースが前記ダイオードのアノードに接続され、ベースが前記マイコンのプロテクト端子に接続されており、エミッタに抵抗を介して前記平滑電圧が固定バイアスとして入力され、コレクタが抵抗を介して前記第二のトランジスタのベースに接続されると共に他の抵抗を介して接地され、さらにコレクタがコンデンサを介して接地され、
前記第二のトランジスタは、エミッタが接地され、
前記出力電圧監視回路は、前記非反転入力端子と前記反転入力端子との差電圧が負になると、前記ヒステリシスによって前記サイリスタ回路がターンオンするのに十分な所定時間以上ローレベルの電圧を出力し続け、
前記サイリスタ回路は、前記出力電圧監視回路からローレベルの電圧を入力されると、前記第一のトランジスタがオンし、次いで前記第二のトランジスタもオンし、前記マイコンが前記調光制御回路に発振オンを指令するハイレベルの電圧信号の伝送ラインを前記第二のトランジスタを通じて接地して前記調光制御回路の発振を停止させ、前記ドライブ回路による前記スイッチ回路のスイッチ制御も停止させ、
前記マイコンは、前記プロテクト端子に入力される電圧が所定時間以上ローレベルであることを検知すると、前記調光制御回路に発振オフを指令する指令信号を出力すると共に、前記電源回路からの前記直流電圧の出力を停止させることを特徴とする液晶テレビジョン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、他励式インバータ回路及び液晶テレビジョンに関し、特に、入力された直流電圧を他励のスイッチ回路で交流に変換して出力する他励式インバータ回路及び該他励式インバータ回路を備えた液晶テレビジョンに関する。
【背景技術】
【０００２】
回路基板の半田付け部分は、輸送振動や落下衝撃、経時変化で緩んだり剥離したりして、接触不良による不具合を生ずる可能性がある。このような接触不良が生じたまま使用すると、回路を伝送する信号にノイズ波形が発生する。特に、インバータ回路の二次側のように、回路内を高電圧信号が伝送するものでは、接触不良は好ましくない。
【０００３】
従来、回路内で発生する不具合に対応するために、回路内で発生するノイズ波形をトランジスタやオペアンプ、コンパレータ等で検出し、この検出結果をマイコン等のプログラム実行環境に入力してプロテクト処理を行わせることが知られている。しかしながら、このプロテクト処理は、誤作動を防ぐ為に時間幅の短いノイズ波形は検出しないようにしており、接触不良等によって瞬間的に発生するノイズ波形は検出し難いという問題点があった。
【０００４】
ところで、回路内で発生する不具合を検出する技術として、以下のものが知られている。
特許文献１には、フルブリッジ式の他励式インバータ回路において、フルブリッジと昇圧トランスとの間に発生する周波信号を検出し、検出された周波信号が予め記憶された基準の周波数、若しくは基準の周波数範囲から外れた場合に、他励式インバータ回路への電源供給を断つ技術について記載されている。
特許文献２には、インバータ回路において、所定電位差が生ずることが想定される区間に、アバランシェ型のダイオードを複数直列に接続し、所定電位差以上の電位差が生じたときにアバランシェ型のダイオードが降伏して回路を保護する技術について記載されている。
【特許文献１】特開２００６−１２０５１５号公報
【特許文献２】特開２００２−３１３５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１，２の技術は、いずれも接触不良による不具合を、接触不良に起因するノイズの検出を行って回路を保護するためのものではなかった。
本発明は、上記課題に鑑みてなされたもので、特に他励式インバータ回路において、接触不良による出力電圧の上昇が生じた場合に、確実にプロテクトが働く他励式インバータ回路及び該他励式インバータ回路を備えた液晶テレビジョンの提供を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の他励式インバータ回路では、入力された直流電圧を他励のスイッチ回路で交流に変換して出力する他励式インバータ回路において、昇圧トランスの一次巻線に交流を印加するスイッチ回路と、発振のオンオフを指令する指令信号の伝送ラインから発振オンの指令信号が入力されると、前記スイッチ回路のスイッチ制御を開始する制御回路と、前記他励式インバータ回路の出力電圧と所定電圧との比較を比較回路によって行い、出力電圧が所定電圧よりも大きいと該比較回路が所定の参照電圧を出力する出力電圧監視回路と、前記参照電圧がゲートに入力されると、ターンオンして前記指令信号の伝送ラインを発振オフの状態にして、前記制御回路のスイッチ制御を停止させるサイリスタと、を備え、前記出力電圧監視回路は、前記比較回路のヒステリシスにより、前記サイリスタがターンオン可能な時間幅となるように参照電圧を出力する構成としてある。
【０００７】
即ち、他励式インバータ回路の出力電圧が所定電圧を超えると出力電圧監視回路が参照電圧を出力して、前記サイリスタをターンオンさせる。前記サイリスタは前記指令信号の伝送ラインに接続されており、ターンオンするとこの伝送ラインに所定の電圧を供給する。この所定の電圧は、前記制御回路にスイッチ制御を停止させる電圧である。また、前記出力電圧が所定電圧を超えた時間が短くても、前記出力電圧監視回路は、前記ヒステリシスにより、前記サイリスタがターンオン可能な時間以上の参照電圧を出力する。
【０００８】
前記サイリスタのより具体的な接続例として、前記サイリスタをＳＣＳ型の構成し、アノードには予めターンオン可能な固定バイアスがかけられるとともに、アノードゲートが前記指令信号の伝送ラインに接続され、カソードゲートには対グランドにコンデンサが接続されるとともに、カソードが接地され、アノードゲートに前記参照電圧が入力されると前記アノードから前記コンデンサに充電されて、カソードゲートをオン可能な電圧が印加されてサイリスタ全体がターンオンする構成としても良い。
【０００９】
また、前記サイリスタとしては、必ずしも単体のサイリスタ素子である必要は無く、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとを組み合わせて構成するサイリスタ回路であってもよい。このようにトランジスタを利用したサイリスタ回路を使用すると、コストダウンを図れる。
【００１０】
また、前記出力電圧監視回路のより具体的な構成例として、前記出力電圧監視回路は、所定電圧と前記出力電圧とを比較して比較結果を前記サイリスタのアノードゲートに入力するコンパレータであり、前記出力電圧が前記所定電圧以下の場合は前記参照電圧としてハイレベルの電圧信号を出力して前記サイリスタをオフさせ続ける一方、前記出力電圧が前記所定電圧を超えた場合は前記参照電圧としてローレベルの電圧信号を出力して前記サイリスタをターンオンさせる構成としてもよい。
【００１１】
さらに、より完全に他励式インバータ回路を停止させるための構成として、前記指令信号は制御部から出力されており、該制御部は、前記昇圧トランスの二次巻線に発生する二次電圧を監視して、前記二次電圧が所定範囲を逸脱した時間が所定時間を超えると、前記指令信号の出力および前記直流電圧の入力を停止するように構成してもよい。
【００１２】
さらに、本発明の他励式インバータ回路を液晶テレビジョンに適用したより具体的な構成例として、  入力された直流電圧を他励のスイッチ回路で交流に変換して出力する他励式インバータ回路と、前記他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路により点灯された放電灯で液晶パネルの背面から光を照射するバックライトと、前記他励式インバータ回路の発振と前記電源回路の直流電圧の出力とを制御するマイコンと、を備えて、テレビ放送信号を受信して該テレビ放送信号に含まれる映像信号から生成した駆動信号で液晶パネルを駆動して映像を画面に表示する液晶テレビジョンにおいて、前記他励式インバータ回路は、入力された直流電圧から脈流を除去した平滑電圧を出力する平滑回路と、各ハーフブリッジ結合の一端に前記平滑電圧が入力されると共に他端が接地された第一のハーフブリッジ結合と第二のハーフブリッジ結合とを結合したフルブリッジ回路で昇圧トランスの一次巻線に交流を印加するスイッチ回路と、前記昇圧トランスの二次巻線の電圧を所定割合に分圧した電圧を帰還電圧として出力する帰還回路と、入力される周波数信号の周波数で前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴをスイッチング制御するドライブ回路と、前記帰還電圧の上下動を解消するように前記各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行った所定のデューティで所定の周波数信号を発振させて前記ドライブ回路に出力する調光制御回路と、反転入力端子に前記帰還電圧を所定割合に減圧した電圧が入力されると共に非反転入力端子に前記直流電圧を所定割合に減圧した電圧が入力されたコンパレータと、該コンパレータの出力端子にカソードが接続されたダイオードと前記帰還電圧を前記反転入力端子に伝送するラインとグランドとの間にそれぞれ抵抗とコンデンサとを接続することにより前記帰還電圧に対応する電圧に所定の立ち下がりを形成するコンデンサと、前記非反転入力端子と前記出力端子とを接続して前記コンパレータにヒステリシスをかけるヒステリシス抵抗と、を備える出力電圧監視回路と、ＰＮＰ型の第一のトランジスタとＮＰＮ型の第二のトランジスタとを含んで構成されたサイリスタ回路と、を備えており、前記マイコンは、発振を指令するハイレベルの電圧信号を前記調光制御回路に入力して前記調光制御回路に発振を行わせ、前記第一のトランジスタは、ベースが前記第二のトランジスタのコレクタに接続されると共に前記調光制御回路の発振のオンオフを制御する電圧信号の伝送ラインに接続され、ベースが前記ダイオードのアノードに接続され、ベースが前記マイコンのプロテクト端子に接続されており、エミッタに抵抗を介して前記平滑電圧が固定バイアスとして入力され、コレクタが抵抗を介して前記第二のトランジスタのベースに接続されると共に他の抵抗を介して接地され、さらにコレクタがコンデンサを介して接地され、前記第二のトランジスタは、エミッタが接地され、前記出力電圧監視回路は、前記非反転入力端子と前記反転入力端子との差電圧が負になると、前記ヒステリシスによって前記サイリスタ回路がターンオンするのに十分な所定時間以上ローレベルの電圧を出力し続け、前記サイリスタ���路は、前記出力電圧監視回路からローレベルの電圧を入力されると、前記第一のトランジスタがオンし、次いで前記第二のトランジスタもオンし、前記マイコンが前記調光制御回路に発振オンを指令するハイレベルの電圧信号の伝送ラインを前記第二のトランジスタを通じて接地して前記調光制御回路の発振を停止させ、前記ドライブ回路による前記スイッチ回路のスイッチ制御も停止させ、前記マイコンは、前記プロテクト端子に入力される電圧が所定時間以上ローレベルであることを検知すると、前記調光制御回路に発振オフを指令する指令信号を出力すると共に、前記電源回路からの前記直流電圧の出力を停止させる構成としても良い。
【発明の効果】
【００１３】
以上説明したように本発明によれば、出力電圧の上昇時には、確実に発振を停止することが可能な他励式インバータ回路を提供可能となる。
また請求項２にかかる発明によれば、サイリスタが、アノードゲートに入力される参照電圧よりターンオンするように構成できる。
そして請求項３にかかる発明によれば、コストダウンを図れる。
さらに請求項４にかかる発明によれば、アノードゲートを利用してサイリスタをターンオンさせるのに適した構成となる。
また請求項５にかかる発明によれば、より確実に他励式インバータ回路の発振を停止できるようになる。
さらに請求項６のような、より具体的な構成において、上述した請求項１〜請求項５の各発明と同様の作用を奏することはいうまでもない。
【発明を実施するための最良の形態】
【００１４】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）液晶テレビジョンの構成：
（２）インバータ回路の構成：
（３）保護回路の構成：
（４）まとめ：
【００１５】
（１）液晶テレビジョンの構成： 
以下、本発明の実施形態について、図１〜図５を参照して説明する。図１は、本発明にかかるインバータ回路を備える液晶テレビジョン１００の構成を示すブロック図である。同図では、他励式インバータ回路を例にとって説明しているが、他励式に限るわけではなく、自励式であってもよい。なお、同図では、本発明に直接関係しない部位については記載を省略してある。また、本実施形態では、液晶テレビジョンを例にとって説明を行うが、無論、インバータ回路が搭載される電気電子機器であればいかなるものであっても適用可能である。
【００１６】
液晶テレビジョン１００は、選局された周波数のテレビ放送信号を受信するチューナ１０と、テレビ放送信号から抽出した映像信号に各種映像処理を施す映像処理部１２と、テレビ放送信号から抽出した音声信号に各種音声処理を施してスピーカ２０に出力する音声処理部１８と、映像信号に基づく駆動信号を生成して液晶パネル１６を駆動する駆動回路１４と、液晶テレビジョン１００全体を制御するマイコン２２と、リモコン３０からのリモコン信号を受信して対応する電圧信号をマイコン２２に出力するリモコン受信部２３と、複数の蛍光管により液晶パネル１６の背面から光を照射するバックライト２８と、バックライト２８を点灯させる交流電圧を供給するインバータ回路２６と、商用電源などの交流電源から各種電圧を生成して液晶テレビジョン１００の各部に電源電圧を供給する電源回路２４と、を備える。
【００１７】
より具体的には、チューナ１０は、マイコン２２の制御により、アンテナ１０ａを介して所定周波数のテレビジョン放送信号を受信し、所定の信号増幅処理等を行いつつテレビジョン放送信号から中間周波信号としての映像信号および音声信号を抽出し、映像信号を映像処理部１２へ出力するとともに音声信号を音声処理部１８に出力する。
【００１８】
映像処理部１２は、入力された映像信号をその信号レベルに応じてデジタル化するとともに、映像信号から抽出した輝度信号と色差信号とに基づいてマトリクス変換処理を行ない、画像データとしてのＲＧＢ（レッド、グリーン、ブルー）信号を生成する。そして、このＲＧＢ信号に対して液晶パネル１６の画素数（横縦比、ｍ：ｎ）に合わせたスケーリング処理を行って液晶パネル１６に表示する１画面分の画像データを生成し、生成された画像データを駆動回路１４に出力する。駆動回路は、入力された画像データに従って駆動信号を生成し、液晶パネル１６の各表示セルを駆動することで画面に映像を表示する。
【００１９】
インバータ回路２６は、電源回路２４から直流電圧を供給され、この直流電圧から高周波かつ高圧の交流電圧を生成してバックライト２８に供給する。バックライト２８は複数の蛍光管を有し、供給された交流電圧で点灯して液晶パネル１６を背面から照射する光源の役割を果たす。
【００２０】
マイコン２２は、液晶テレビジョン１００を構成する各部と電気的に接続しており、マイコン２２内部の構成部品としてのＣＰＵが、同じくマイコン２２内の構成部品であるＲＯＭに書き込まれた各プログラムに従ってＲＡＭをワークエリアとして利用しつつ、液晶テレビジョン１００全体を制御する。ＣＰＵやＲＯＭやＲＡＭについては図示を省略している。この制御としては、例えば、マイコン２２は、ＣＰＵの制御により、リモコン受信部２３から液晶テレビジョン１００の電源を投入する電圧信号が入力されると制御電圧を出力し、電源回路２４の電源電圧の出力や、インバータ回路２６に発振を開始させる。
【００２１】
（２）インバータ回路の構成： 
以下、図２〜図５を参照してインバータ回路２６について説明する。図２はインバータ回路２６の構成を示すブロック図であり、図３は本発明の１実施形態にかかるインバータ回路の回路図である。図４はフルブリッジ回路の動作を説明する図である。図５はフェーズシフト制御を説明する図である。インバータ回路２６は他励式インバータ回路であり、フルブリッジ回路でインバータ電圧を生成している。
【００２２】
インバータ回路２６は、平滑回路２６ａと、スイッチ回路２６ｂと、調光制御回路２６ｃ（Ｄｉｍｍｉｎｇコントロール回路）と、ドライブ回路２６ｄと、昇圧トランス２６ｅと、帰還回路２６ｆと、出力電圧監視回路５１と、サイリスタ回路５２と、から構成されており、電源回路２４から入力された直流電圧Ｖｉｎで駆動され、冷陰極管（放電灯）を点灯するための電圧を生成する。図２や図３にはスイッチ回路２６ｂや昇圧トランス２６ｅ及び帰還回路２６ｆは、それぞれ１つずつ図示してあるが、無論、冷陰極管２８ａの増減に伴って、増減するものとする。
【００２３】
即ち、直流電圧Ｖｉｎは、平滑回路２６ａを介してスイッチ回路２６ｂに入力され、スイッチング素子の切り替えにより所望周波数の交流に変換され、昇圧トランス２６ｅを介して冷陰極管に供給される。スイッチ回路２６ｂの切り替えは、制御回路Ｃ１が制御する。以下、より具体的な回路構成について説明する。
【００２４】
まず、インバータ回路２６には、コンデンサ２６ａ１，２６ａ２から成る平滑回路２６ａを備えており、入力された直流電圧Ｖｉｎから脈流を除去し、平滑電圧Ｅｉｎとして後段のスイッチ回路２６ｂに供給する。
【００２５】
スイッチ回路２６ｂは、４つのＭＯＳ−ＦＥＴＱ１１，Ｑ１２，Ｑ２１，Ｑ２２をフルブリッジ結合した他励式のコンバータである。このフルブリッジ結合は、ＭＯＳ−ＦＥＴＱ１１，Ｑ１２の組によるハーフブリッジ結合（第一のハーフブリッジ結合）と、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２によるハーフブリッジ結合（第二のハーフブリッジ結合）との組み合わせで形成される。本実施形態では、フルブリッジ回路にはＭＯＳ−ＦＥＴが用いられているが、無論、その他のトランジスタ素子を用いても良い。
【００２６】
ＭＯＳ−ＦＥＴＱ１１，Ｑ１２の組によるハーフブリッジ結合は、ＭＯＳ−ＦＥＴＱ１１のドレインを平滑電圧Ｅｉｎのラインと接続し、ＭＯＳ−ＦＥＴＱ１１のソースとＭＯＳ−ＦＥＴＱ１２のドレインを接続し、ＭＯＳ−ＦＥＴＱ１２のソースを接地することで形成される。同様に、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２の組によるハーフブリッジ結合は、ＭＯＳ−ＦＥＴＱ２１のドレインを平滑電圧Ｅｉｎのラインと接続し、ＭＯＳ−ＦＥＴＱ２１のソースとＭＯＳ−ＦＥＴＱ２２のドレインを接続し、ＭＯＳ−ＦＥＴＱ２２のソースを接地することで形成される。   
【００２７】
そして、ＭＯＳ−ＦＥＴＱ１１、Ｑ１２のソース−ドレインの接続点（スイッチング出力点）は昇圧トランス２６ｅの一次巻線の一端に対して接続され、昇圧トランス２６ｅの一次巻線の他端は、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２のソース−ドレインの接続点（スイッチング出力点）に対して接続される。
【００２８】
調光制御回路２６ｃは、発振を指令するハイレベルの電圧信号（指令信号）及び、所定周期（例えば２００ＭＨｚ等）でのデューティを指示する輝度制御信号がマイコン２２（制御部）から入力されると、所要のスイッチング周波数に対応する周波数信号（例えば４６ｋＨｚ等）を発振させてドライブ回路２６ｄに対して出力する。つまり、輝度制御信号において、デューティオンの期間は周波数信号の発振を行い、デューティオフの期間は周波数信号の発振を行わない。例えば、最大輝度での表示が選択されている場合のデューティは１００％であり、このとき調光制御回路２６ｃは常に周波数信号を発振することになる。そして、ドライブ回路２６ｄは、発振された周波数信号に合わせてＭＯＳ−ＦＥＴＱ１１，Ｑ１２，Ｑ２１，Ｑ２２のゲートにスイッチング駆動信号を出力する。
【００２９】
この時、ドライブ回路２６ｄは、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２が略同一のタイミングでオン／オフすると共に、ＭＯＳ−ＦＥＴＱ１２，Ｑ２１が略同一のタイミングでオン／オフするように制御する。つまり、ＭＯＳ−ＦＥＴＱ１１，Ｑ１２が交互にオン／オフ動作を行い、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２が交互にオン／オフ動作を行うことになる。但し、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２のオン／オフタイミング及び、ＭＯＳ−ＦＥＴＱ１２，Ｑ２１のオン／オフタイミングは、後述のフェーズシフト制御のため、スイッチング周波数の半周期分までの範囲内でずれることがある。
【００３０】
ＭＯＳ−ＦＥＴＱ１１，Ｑ２２がオンしたときはＭＯＳ−ＦＥＴＱ１２，Ｑ２１はオフしているため、図４の経路Ａ（ＭＯＳ−ＦＥＴＱ１１→昇圧トランスの一次巻線→ＭＯＳ−ＦＥＴＱ２２→アース）の順に電流が流れる。一方、ＭＯＳ−ＦＥＴＱ１２、Ｑ２１がオンしたときは、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２はオフしているため、図４の経路Ｂ（ＭＯＳ−ＦＥＴＱ２１→昇圧トランスの一次巻線→ＭＯＳ−ＦＥＴＱ１２→アース）の順に電流が流れる。このようにして、スイッチ回路２６ｂは、昇圧トランスの一次巻線に交流を（互いに反転した位相の電圧を交互に）印加するフルブリッジ方式のスイッチング制御を行う。
【００３１】
また、帰還回路２６ｆは、二次電圧Ｅ２（例えば管電圧等）や二次電流Ｉ２（例えば管電流等）の変動に対応したレベルの帰還信号を調光制御回路２６ｃに出力する。例えば、管電圧を帰還する帰還回路２６ｆには、図３に示すように、昇圧トランス２６ｅの二次巻線から出力される二次電圧を分割コンデンサで分割して所定割合に落とした帰還電圧Ｖｓｅｎが使用される。また、管電流を帰還する帰還回路２６ｆには、図３に示すように、昇圧トランス２６ｅの二次電流をダイオードで整流し、コンデンサで脈流を除去した帰還電流Ｉｓｅｎが使用される。
【００３２】
調光制御回路２６ｃでは帰還信号に基づいて、図６に示すフェーズシフト制御を行い、スイッチ回路２６ｂのオンデューティを可変する。より具体的には、ＭＯＳ−ＦＥＴＱ１１とＭＯＳ−ＦＥＴＱ１２のスイッチング周波数との間、ＭＯＳ−ＦＥＴＱ２１とＭＯＳ−ＦＥＴＱ２２のスイッチング周波数との間、でそれぞれ位相差を発生させる制御を行う。例えば、二次電流Ｉ２や二次電圧Ｅ２が低下すると調光制御回路２６ｃは、スイッチ回路２６ｂのオンデューティを上昇させる。即ち、ドライブ回路２６ｄは、ＭＯＳ−ＦＥＴＱ１１とＭＯＳ−ＦＥＴＱ２１が同時にオンする時間及び、ＭＯＳ−ＦＥＴＱ２１とＭＯＳ−ＦＥＴＱ１２が同時にオンする時間、がそれぞれ長くなるように制御動作を行うことになる。この結果、二次側に伝送される電圧のデューティを変化させて、帰還電圧の上下動を解消する定電流（定電圧）制御が行われる。
【００３３】
ところで、帰還回路２６ｆから出力される帰還電圧Ｖｓｅｎは、マイコン２２にも出力されている。マイコン２２は、入力される帰還電圧Ｖｓｅｎを所定時間間隔で取得しており、帰還電圧Ｖｓｅｎの示す値が所定範囲内であるか否か判断している。そして、所定範囲を逸脱する帰還電圧Ｖｓｅｎが複数回連続して取得された場合は、二次電圧Ｅ２に異常が発生していると判断してインバータ回路のシャットダウンを行う。複数回連続して取得することを条件としたのは、ノイズ等の瞬間的な電圧の上下動で誤動作しないようにするためである。より具体的には、マイコン２２が調光制御回路２６ｃに出力していた指令信号の電圧をハイレベルからローレベルに落とし、調光制御回路２６ｃの発振を停止させる。同時に、マイコン２２は、電源回路２４の電源出力を停止させてもよい。
【００３４】
（３）保護回路の構成： 
以下、図３を参照して、帰還回路２６ｆの出力電圧からノイズを検出してインバータ回路２６の発振を停止させる保護回路Ｃ２を構成する、出力電圧監視回路５１及びサイリスタ回路５２について詳細に説明する。ここで、インバータ回路２６の昇圧トランス等の端子が基板との間に接触不良を起して二次電圧に重畳されるノイズ電圧はＶｎ以上とし、インバータ回路２６が正常に発振を行っている際に出力される二次電圧をＶｏとする（Ｖｎ＞Ｖｏ）。このノイズ電圧Ｖｎ以上の電圧が過電圧に相当する。
【００３５】
出力電圧監視回路５１は、概略、インバータ回路２６の出力電圧と所定電圧との比較を行う比較回路としてのコンパレータ５１ａ、及びこのコンパレータの出力端子に対してカソードが接続されたダイオード５１ｂ、から構成されている。このコンパレータ５１ａには、非反転入力端子に帰還回路２６ｆの帰還電圧Ｖｓｅｎに対応する電圧が入力され、非反転入力端子には直流電圧Ｖｉｎを所定割合に分圧した電圧Ｖｉｐが入力されている。より具体的には、直流電圧Ｖｉｎとグランドの間に２つの抵抗５１ｅ，５１ｆを直列に接続し、この２つの抵抗の間と非反転入力端子とが抵抗５１ｇを介して接続される。つまり、非反転入力端子には、抵抗５１ｅ，５１ｆの間の電圧が、抵抗で減圧されて入力されることになる。
【００３６】
反転入力端子に入力される電圧Ｖｉｍは、帰還電圧Ｖｓｅｎに対応する電圧が入力される。この反転入力端子に帰還電圧Ｖｓｅｎを伝送するラインには抵抗とコンデンサとが接続されており、これら抵抗とコンデンサとはそれぞれ接地されている。即ち、これらコンデンサと抵抗とが、所定のＣＲ時定数回路５１ｄを構成し、帰還電圧Ｖｓｅｎの伝送ラインを伝送される電圧に、所定の時定数を持つ立ち下がりを形成することになる。従って、帰還電圧Ｖｓｅｎがシャープな立ち下がりを持つ場合であっても、コンパレータ５１ａの反転入力端子に入力される電圧Ｖｉｍは、所定の放電曲線に対応する立ち下がり時間を持つことになる。
【００３７】
また、二次電圧Ｅ２が正常な電圧Ｖｏであるとき、Ｖｉｍ＞Ｖｉｐ、となるように設定されている。一方、二次電圧Ｅ２がノイズ電圧Ｖｎになると、Ｖｉｍ＜Ｖｉｐとなるように設定されている。従って、コンパレータ５１ａは、電圧Ｖｏに基づいた電圧が反転入力端子に入力されている間は、ハイレベルの電圧を出力し、ノイズ電圧Ｖｎに基づいた電圧が反転入力端子に入力されるとローレベルの電圧を出力する。
【００３８】
出力電圧監視回路５１からの出力は、コンパレータ５１ａの出力がハイレベルの場合はダイオード５１ｂに対して逆方向バイアスとなるため、サイリスタ回路５２にこの出力電圧が入力されない。一方、コンパレータ５１ａの出力がローレベルの場合には、ダイオード５１ｂに対して順方向バイアスとなるため、サイリスタ回路５２に出力電圧が入力されることになる。このコンパレータ５１ａの出力するローレベルの電圧が所定の参照信号に相当する。
【００３９】
さらに、コンパレータ５１ａには、非反転入力端子と出力端子とを接続するヒステリシス抵抗５１ｃによりヒステリシスループが形成されている。ヒステリシス抵抗５１ｃの抵抗値により、ヒステリシスのかかる不感帯が決定されている。つまり、ＣＲ時定数回路５１ｄで所定の立ち下がり時間を有する信号としてコンパレータ５１ａに入力されるため、コンパレータ５１ａの差電圧が負になって出力電圧がローレベルになると、次に差電圧が正になってから所定時間はローレベルを出力し続けることになる。よって、帰還回路２６ｆの二次電圧Ｅ２に重畳されたノイズ電圧Ｖｎの時間幅がサイリスタ回路５２のターンオンには不十分な時間幅であっても、コンパレータ５１ａの出力する参照電圧は、サイリスタ回路５２のターンオンに十分な時間幅を持つことになる。以上の説明では、短時間の電圧上昇であっても検出可能であることを説明するために二次電圧Ｅ２にノイズが重畳された例について説明したが、出力電圧監視回路５１はノイズのみならず出力電圧の上昇全般を監視可能であることは言うまでもない。
【００４０】
次に、サイリスタ回路５２について説明する。サイリスタ回路５２は、概略、ＳＣＳ（Silicon Controlled Switch）型のサイリスタとされ、本実施形態では、ＮＰＮ型のトランジスタ５２ｂとＰＮＰ型のトランジスタ５２ａとを組み合わせて構成してある。無論、このサイリスタ回路５２には、単体のサイリスタ素子を利用してもよく、基板スペースとコストとのバランスにより適宜選択するとよい。また、サイリスタ回路５２としては、ＳＣＳ型に限られるものではなく、ＳＣＲ（Silicon Controlled Rectifier）型やＴＲＩＡＣ（Bidirectional Triode Thyristor）型等、様々なサイリスタやその等価回路を採用可能である。
【００４１】
トランジスタ５２ａは、ベースがトランジスタ５２ｂのコレクタと出力電圧監視回路５１のダイオード５１ｂのアノードとに接続されると共に、エミッタには抵抗を介してＶｉｎが入力され、コレクタが抵抗を介して接地されている。このトランジスタ５２ａのエミッタに入力されるＶｉｎが固定バイアスに相当する。トランジスタ５２ａのベースに出力電圧監視回路５１のローレベルの電圧信号が入力されると、トランジスタ５２ａがオンし、ひいてはサイリスタ回路５２もターンオンする。
【００４２】
また、トランジスタ５２ａのコレクタは、抵抗を介してトランジスタ５２ｂのベースにも接続され、トランジスタ５２ｂは、エミッタが接地されている。さらに、トランジスタ５２ａのコレクタは、コンデンサ５２ｃを介して接地されている。即ち、コンデンサ５２ｃは抵抗を介してトランジスタ５２ｂのベースに接続されるため、トランジスタ５２ａがオンすると、コンデンサ５２ｃが充電されてトランジスタ５２ｂがオン可能な所定電圧をトランジスタ５２ｂのベースに印加することになる。
【００４３】
また、トランジスタ５２ａのベースは、直列に接続された抵抗とダイオードを介して、マイコン２２が調光制御回路２６ｃに発振を指令する電圧信号の伝送ラインに対して、接続されている。このダイオードは、伝送ラインからトランジスタ５２ａのベースに向かって順方向となるように、接続されている。
【００４４】
以上説明した、サイリスタ回路５２では、トランジスタ５２ａのコレクタ端子がカソードゲートに相当し、トランジスタ５２ｂのエミッタ端子がカソードに相当する。また、トランジスタ５２ａのエミッタ端子がアノードに相当し、トランジスタ５２ａのベース端子及びこれに接続されているトランジスタ５２ｂのコレクタ端子がアノードゲートに相当する。本発明のサイリスタ回路は、この対応関係に基づいて、単体のサイリスタ素子の利用も可能である。
【００４５】
以上の構成において、出力電圧監視回路５１から出力されるローレベルの電圧はトランジスタ５２ａのベースに入力される。すると、トランジスタ５２ｂがオンし、次いでトランジスタ５２ａもオンする。そのため、調光制御回路２６ｃに発振を指令するハイレベルの電圧信号の伝送ラインが、トランジスタ５２ｂを通じて接地され、調光制御回路２６ｃの発振が停止する。従って、ドライブ回路２６ｄもスイッチ回路２６ｂのスイッチ制御を停止する。
【００４６】
ところで、トランジスタ５２ａのベース端子は、直列に接続された抵抗とダイオードを介して、マイコン２２のプロテクト端子に接続されている。このダイオードは、マイコン２２からサイリスタ回路５２のアノードゲートに向かって順方向に接続される。従って、出力電圧監視回路５１からサイリスタ回路５２に、ローレベルの電圧信号が入力されるとマイコン２２のプロテクト端子にもローレベルの電圧信号が入力されることになる。
【００４７】
マイコン２２は、このプロテクト端子の電圧を所定時間間隔で取得しており、プロテクト端子の電圧降下を所定回数連続して検出すると、異常発生と判断して、指令信号の出力を停止する。さらに、マイコン２２は、電源回路２４にも電源出力を停止させ、電源回路２４からインバータ回路２６に供給されていた直流電圧Ｖｉｎを停止させる。よって、二次電圧Ｅ２にノイズが発生すると、保護回路Ｃ２がインバータ回路２６の発振を停止させて不具合の悪化を防ぎつつ、インバータ回路２６の駆動電圧を完全に停止させてインバータ回路の異常をユーザや検査者に報知することになり、修理時間とコストを最小に抑えることが可能となる。
【００４８】
さらに、昇圧トランス２６ｅの二次電流Ｉ２に対応する帰還電圧Ｉｓｅｎを監視する出力電流監視回路５３を設けて、この出力電流監視回路５３の出力をマイコン２２で監視する構成を追加してもよい。例えば、出力電流監視回路５３は、コンパレータ５３ａと、このコンパレータ５３ａの出力端子にカソードを向けて接続したダイオード５３ｂを含んで構成される。ダイオード５３ｂのアノードはマイコン２２のプロテクト端子に接続されている。コンパレータ５３ａは、直流電圧Ｖｉｎを分割抵抗で所定割合に分圧してその分割点の電圧を反転入力端子に入力され且つ、帰還電圧Ｉｓｅｎを反転入力端子に入力される。
【００４９】
コンパレータ５３ａの反転入力端子に入力される電圧は、二次電流Ｉ２が正常時の帰還電圧Ｉｓｅｎよりも低く且つ、二次電流Ｉ２が所定電圧よりも低下したときの帰還電圧Ｉｓｅｎよりも高く設定してある。従って、コンパレータ５３ａは、帰還電圧Ｉｓｅｎが所定電圧より大きいとハイレベルの電圧信号を出力し、帰還電圧Ｉｓｅｎが所定電圧を下回るとローレベルの電圧信号を出力する。マイコン２２では、このコンパレータ５３ａの出力に基づいて前述のプロテクト端子の電圧降下を判定する処理を行うことになる。
【００５０】
以下、上記構成からなる本実施形態の動作を説明する。
まず、昇圧トランス２６ｅの端子が基板に適切に接続されているときは、昇圧トランス２６ｅの二次側からはノイズを含まない電圧Ｖｏが出力されることになる。従って、出力電圧監視回路５１はノイズを検出することは無く、コンパレータ５１ａの出力がハイレベルであるため、出力電圧監視回路５１からサイリスタ回路５２には参照電圧は出力されない。従って、マイコン２２が指令信号を出力すると調光制御回路２６ｃにはこの指令信号が入力され、ドライブ回路２６ｄの制御に従って、ＭＯＳ−ＦＥＴＱ１１，Ｑ２１は交互にオン／オフを繰り返し、二次電圧Ｅ２を出力し続ける。
【００５１】
一方、昇圧トランス２６ｅの端子と基板と半田付けにトンネル半田やトラッキングが発生し、二次電圧Ｅ２にノイズ電圧Ｖｎが発生すると、出力電圧監視回路５１がこのノイズを検出する。ここで、仮にノイズの時間幅が短く、コンパレータ５１ａの差電圧の逆転時間が短くても、ＣＲ時定数回路５１ｄとヒステリシス抵抗５１ｃにより、コンパレータ５１ａから出力されるローレベルの電圧出力の出力時間が所定時間以上になる。即ち、サイリスタ回路５２には、ターンオン可能な時間だけローレベルの電圧が印加されることになる。
【００５２】
サイリスタ回路５２がターンオンすると、指令信号を調光制御回路２６ｃに伝送するラインをローレベルに引き込み、調光制御回路２６ｃに入力される指令信号を停止させる。よって、ノイズ発生とほぼ同時に調光制御回路２６ｃの発振が停止され、スイッチ回路２６ｂから昇圧トランス２６ｅに入力されていた交流も停止される。よって、昇圧トランス２６ｅの端子にトンネル半田やトラッキングが発生してから数十マイクロ秒で、昇圧トランス２６ｅのかかる電圧を停止することが出来る。
【００５３】
さらに、出力電圧監視回路５１の出力するローレベルの電圧信号を、マイコン２２のプロテクト端子が所定時間間隔で複数回検出すると、マイコン２２がインバータ回路２６の二次側に異常が発生したと判断し、数百ミリ秒後にインバータ回路２６及び電源回路２４を停止させる。
【００５４】
（４）まとめ： 
昇圧トランス２６ｅの一次巻線に交流を印加するスイッチ回路２６ｂと、発振のオンオフを指令する指令信号の伝送ラインから発振オンの指令信号が入力されると、スイッチ回路２６ｂのスイッチ制御を開始する制御回路Ｃ１と、他励式インバータ回路の出力電圧と所定電圧との比較をコンパレータ５１ａによって行い、出力電圧が所定電圧よりも大きいと参照電圧を出力する出力電圧監視回路５１と、参照電圧がゲートに入力されると、ターンオンして発振のオンオフを指令する指令信号の伝送ラインを発振オフの状態にして、制御回路Ｃ１のスイッチ制御を停止させるサイリスタ回路５２と、を備え、出力電圧監視回路５１は、コンパレータ５１ａのヒステリシスにより、サイリスタ回路５２がターンオン可能な時間幅となるように参照電圧を出力する。よって、他励式インバータ回路において、接触不良による出力電圧の上昇が生じた場合に、確実にプロテクトが働くようになる。
【００５５】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００５６】
【図１】本発明にかかるインバータ回路を備える液晶テレビジョンのブロック構成図である。
【図２】インバータ回路の構成を示すブロック図である。
【図３】本発明の１実施形態にかかるインバータ回路の回路図である。
【図４】フルブリッジ回路の動作を説明する図である。
【図５】フェーズシフト制御を説明する図である。
【符号の説明】
【００５７】
１０…チューナ、１０ａ…アンテナ、１２…映像処理部、１４…駆動回路、１６…液晶パネル、１８…音声処理部、２０…スピーカ、２２…マイコン（制御部）、２３…リモコン受信部、２４…電源回路、２６…インバータ回路、２６ａ…平滑回路、２６ｂ…スイッチ回路、２６ｃ…調光制御回路、２６ｄ…ドライブ回路、２６ｅ…昇圧トランス、２６ｆ…帰還回路、２６ａ１…コンデンサ、２６ａ２…コンデンサ、２８…バックライト、３０…リモコン、５１…出力電圧監視回路、５１ａ…コンパレータ、５１ｂ…ダイオード、５１ｃ…ヒステリシス抵抗、５１ｄ…ＣＲ時定数回路、５１ｅ…抵抗、５１ｆ…抵抗、５１ｇ…抵抗、５２…サイリスタ回路、５２ａ…トランジスタ、５２ｂ…トランジスタ、５２ｃ…コンデンサ、５３…出力電流監視回路、５３ａ…コンパレータ、５３ｂ…ダイオード、１００…液晶テレビジョン、Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２…ＭＯＳ−ＦＥＴ
【図１】
2008278670.tif 000003
【図２】
2008278670.tif 000004
【図３】
2008278670.tif 000005
【図４】
2008278670.tif 000006
【図５】
2008278670.tif 000007