(57)【要約】【課題】入力信号のリニアリティを保持したまま、所望の電位及び所望のパルス位置でのクランプを可能とする。【解決手段】下側クランプ回路１０１の第１の定電流源２５とグランドとの間に、第１スイッチ１５が、第２の定電流源２６とグランドとの間に、第２スイッチ１６が、それぞれ設けられており、これら第１及び第２スイッチ１５，１６は、外部から印加されるスイッチ制御信号によって導通・非導通の制御が可能に構成されており、入力映像信号の所望するクランプ位置に対応したタイミングで、第１及び第２スイッチ１５，１６を導通せしめるよう、スイッチ制御信号を印加することにより、映像信号の所望する位置を下側クランプ回路１０１によりクランプ可能となっている。【選択図】図２
2008187482.tif 000002
【特許請求の範囲】
【請求項１】
映像信号の最低電位部分を所望の電位でクランプする下側クランプ回路と、前記映像信号の最大電位部分を所望の電位でクランプする上側クランプ回路とを具備してなる映像信号入力クランプ回路であって、
前記下側クランプ回路は、その回路電流が定電流源を介してグランドへ流れるよう構成されてなり、
前記定電流源とグランドとの間に、外部から印加されるスイッチ制御信号によって導通・非導通の制御可能に構成されたスイッチ手段を設け、
前記映像信号の所望するクランプ位置に対応したタイミングで、前記スイッチ制御手段を導通せしめるよう前記スイッチ制御信号を印加することにより、前記映像信号の所望する位置を前記下側クランプ回路によりクランプ可能としてなることを特徴とする映像信号入力クランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理回路において用いられる映像信号入力クランプ回路に係り、特に、クランプ特性の改善等を図ったものに関する。
【背景技術】
【０００２】
従来、この種の回路としては、例えば、図４に示されたような回路構成を有するものが知られている。
以下、同図を参照しつつ、この従来回路について説明すれば、この従来回路は、下側クランプ回路（図４においては「ＬＷ−ＣＬＡ」と表記）１０１Ａと上側クランプ回路（図４においては「ＵＰ−ＣＬＡ」と表記）１０２Ａとに大別されて構成されたものとなっている。
下側クランプ回路１０１Ａは、差動動作するよう接続されて設けられたトランジスタＱ１，Ｑ２と、カレントミラー回路を構成するトランジスタＱ３，Ｑ４と、定電圧源Ｖ１とを主たる構成要素として構成され、定電圧源Ｖ１の出力電圧がクランプ電圧に設定できるものとなっている。なお、ここで、便宜上、定電圧源Ｖ１の出力電圧を、この電圧源の表示と同一のＶ１とする。
一方、上側クランプ回路１０２Ａは、ベースにクランプ電圧を設定する定電圧源Ｖ２が接続されたトランジスタＱ１１を有して構成されたものとなっている。
【０００３】
かかる構成において、入力端子ｉｎに映像信号が入力されると、その最下位電圧であるシンクチップ(Sync Tip)部が下側クランプ回路１０１Ａによってクランプ電圧Ｖ１にクランプされる。
そして、映像信号が（Ｖ２＋Ｑ１１のベース・エミッタ間電圧Ｖbe）を越える大振幅信号で入力されると、上側クランプ回路１０２Ａが動作し、映像信号は、（Ｖ２＋Ｑ１１のベース・エミッタ間電圧Ｖbe）の電圧に、その上部がクランプされることとなる。
【０００４】
このように、上側クランプ回路１０２Ａは、大信号入力時、すなわち、この下側クランプ回路１０１Ａと上側クランプ回路１０２Ａとを具備してなるＩＣのダイナミックレンジを越えるような信号入力時に、ＩＣが動作せずにラッチアップするなどにより、過電流が流れ、最悪時には回路の破損に至るようなことを防止する観点から設けられるものである。
【０００５】
ところが、この従来回路の場合、上側クランプ回路１０２Ａがクランプ動作する近傍において、例えば、図３において二点鎖線で示された特性線のように、入力信号に対する出力信号のリニアリティ（直線性）が悪化する欠点がある。
これは、トランジスタＱ１１が導通状態となる際のベース対エミッタ間特性が影響するためである。そのため、映像信号の最大信号出力レベル（出力信号歪がＴＨＤ＝１％の信号レベル）が小さくなってしまうという問題がある。
【０００６】
このような問題を解決する方策として、図５に示されたような回路が、例えば、特許文献１などにおいて提案されている。
以下、図５を参照しつつこの回路について説明する。
この回路において、下側クランプ回路１０１Ａは、図４に示された構成と基本的に同一である。
一方、上側クランプ回路１０２Ｂは、差動動作するよう接続されたトランジスタＱ６，Ｑ７と、カレントミラー回路を構成するトランジスタＱ８，Ｑ９とを主たる構成要素として構成されたものとなっている。
【０００７】
かかる構成において、映像信号が入力端子ｉｎに入力されると、ＩＣ端子を介して上側クランプ回路１０２Ｂ及び下側クランプ回路１０１Ａに入力され、最低電位のシンクチップ電位で下側クランプ回路１０１Ａが動作し、コンデンサＣ１との間で電荷の充放電が行われ、映像信号のシンクチップ部が所望のＶ１電圧にクランプされることとなる。
【０００８】
そして、入力される映像信号が電圧Ｖ１〜Ｖ２（Ｖ１＜Ｖ２）までのクランプ電位である所望の電圧Ｖ２において、コンデンサＣ１との間で電荷の充放電が行われ、上側クランプ回路１０２Ｂにより映像信号の上部がクランプされることとなる。
この上側クランプ回路１０２Ｂがオン状態となるまで入力映像信号のリニアリティは保持でき、出力端子ｏｕｔに出力される映像信号のリニアリティは、例えば、後述する本願発明と同程度のものとなっている（図３参照）。
【特許文献１】特開２００３−３０４４１６号公報（第３−４頁、図１−図５）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来回路においては、入力映像信号のコンポジット信号におけるシンクチップ部やペデスタル(Pedestal)部の一部、また、ＲＧＢ信号のペデスタル部の一部など、所望の位置で、しかも、所望の電位で下側クランプ回路でクランプすることができず、回路の自由度が小さいという欠点がある。
【００１０】
本発明は、上記実状に鑑みてなされたもので、入力信号のリニアリティを保持したまま、所望の電位及び所望のパルス位置でのクランプを可能とする映像信号入力クランプ回路を提供するものである。
【課題を解決するための手段】
【００１１】
上記本発明の目的を達成するため、本発明に係る映像信号入力クランプ回路は、映像信号の最低電位部分を所望の電位でクランプする下側クランプ回路と、前記映像信号の最大電位部分を所望の電位でクランプする上側クランプ回路とを具備してなる映像信号入力クランプ回路であって、
前記下側クランプ回路は、その回路電流が定電流源を介してグランドへ流れるよう構成されてなり、
前記定電流源とグランドとの間に、外部から印加されるスイッチ制御信号によって導通・非導通の制御可能に構成されたスイッチ手段を設け、
前記映像信号の所望するクランプ位置に対応したタイミングで、前記スイッチ制御手段を導通せしめるよう前記スイッチ制御信号を印加することにより、前記映像信号の所望する位置を前記下側クランプ回路によりクランプ可能としてなるものである。
【発明の効果】
【００１２】
本発明によれば、入力映像信号のリニアリティを保持したまま、所望の電位で、所望のパルス位置にクランプを実行することができ、使い勝手が良く、汎用性の大きな映像信号入力クランプ回路を提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における映像信号入力クランプ回路の基本構成例について、図１を参照しつつ説明する。
本発明の実施の形態における映像信号入力クランプ回路は、下側クランプ回路（図１においては「ＬＷ−ＣＬＡ」と表記）１０１と上側クランプ回路（図１においては「ＵＰ−ＣＬＡ」と表記）１０２とに大別されて構成されたものとなっている。
【００１４】
下側クランプ回路１０１と上側クランプ回路１０２は、共にＩＣ端子３７に接続されると共に、出力端子３６に接続されており、映像信号が入力される入力端子３５とＩＣ端子３７の間には、第１のコンデンサ（図１においては「Ｃ１」と表記）２１が接続されている。
【００１５】
下側クランプ回路１０１は、主回路部（図１においては「ＭＡＩＮ」と表記）５１と第１のスイッチ手段としての第１スイッチ（図１においては「ＳＷ１」と表記）１５及び第１の定電流源２５とを有して構成されたものとなっている。
第１スイッチ１５と第１の定電流源２５とは、主回路部５１とグランドとの間に、主回路部５１側から順に、第１の定電流源２５と第１スイッチ１５とが直列接続されて設けられたものとなっている。
【００１６】
第１スイッチ１５は、例えば、半導体素子を用いて、外部からの制御信号によって、導通・非導通（オン・オフ）状態とできるものが好適である。
かかる下側クランプ回路１０１は、第１スイッチ１５及び第１の定電流源２５を設けた点が、従来回路と異なるが、その他の構成部分は、基本的に従来と同様の構成のものである。
【００１７】
一方、上側クランプ回路１０２は、上側クランプ電圧直前で動作して映像信号の上部をクランプするようになっており、その基本的構成は、従来の回路同様のものである。
【００１８】
かかる構成において、第１スイッチ１５は、外部において生成されるＳＷ制御信号によって、そのオン・オフが制御されるものとなっている。
このＳＷ制御信号は、下側クランプ回路１０１によってクランプを所望する映像信号のシンクチップ部、又は、ペデスタル部の発生位置、あるいは、これらの一部のクランプを所望する場合には、その所望する一部のタイミングに同期して発生されるもので、その発生時において、第１スイッチ１５はオン状態となる。
【００１９】
しかして、映像信号が入力端子３５に入力されることにより、映像信号は、外部からのＳＷ制御信号に応じて動作制御される第１スイッチ１５によって、その最下位電圧であるシンクチップ部、又は、ペデスタル部が所望の電圧でクランプされるものとなっている。また、ＳＷ制御信号により、シンクチップ部、又は、ペデスタル部の所望する一部分であっても、下側クランプ回路１０１によって所望の電圧にクランプできるものとなっている。
なお、映像信号が、上側クランプ回路１０２に設定された所望の上側クランプ電圧を越える大振幅信号時には、上側クランプ電圧の直前で動作する上側クランプ回路１０２によって、上側クランプ電圧にクランプされることとなる。
【００２０】
図２には、より具体的な回路構成例が示されており、以下、図２を参照しつつ具体回路例について説明する。なお、図１の構成要素と同一の構成要素については、同一の符号を付し、その詳細な説明を省略することとする。
下側クランプ回路１０１は、差動動作するよう接続された第１及び第２のトランジスタ（図２においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１，２と、カレントミラー回路を構成する第３及び第４のトランジスタ（図２においては、それぞれ「Ｑ３」、「Ｑ４」と表記）３，４と、第１及び第２スイッチ１５，１６と、第１及び第２の定電流源２５，２６を主たる構成要素として構成されたものとなっている。
【００２１】
第１及び第２のトランジスタ１，２は、本発明の実施の形態においては、ｎｐｎ型トランジスタが用いられており、エミッタ同士が接続されると共に、その接続点とグランドとの間には、第１の定電流源２５及び第１スイッチ１５が直列接続されて設けられている。
また、第１のトランジスタ１のベースには、下側クランプ回路１０１のクランプ電圧設定のための第１の定電圧源３１が接続されて、その出力電圧Ｖ１が印加されるようになっている。
【００２２】
一方、第２のトランジスタ２のベースとグランドとの間には、第２の定電流源２６と第２スイッチ（図２においては「ＳＷ２」と表記）１６が直列接続されて設けられている。第２スイッチ１６は、第１スイッチ１５同様、例えば、半導体素子を用いて、外部からの制御信号によって、導通・非導通（オン・オフ）状態とできるものが好適である。
【００２３】
一方、第３及び第４のトランジスタ３，４は、本発明の実施の形態においては、ｐｎｐ型トランジスタが用いられており、各々のベース及び第４のトランジスタ４のコレクタが相互に接続されると共に、第３のトランジスタ３のコレクタは、先の第１のトランジスタ１のコレクタに、第４のトランジスタ４のコレクタは、先の第２のトランジスタ２のコレクタに、それぞれ接続されたものとなっている。そして、第１及び第３のトランジスタ１，３のコレクタ同士の接続点と、第２及び第４のトランジスタ２，４のコレクタ同士の接続点の間には、第２のコンデンサ（図２においては「Ｃ２」と表記）２２が接続されている。
また、第３及び第４のトランジスタ３，４のコレクタには、電源３３から電源電圧Ｖccが印加されるようになっている。
【００２４】
さらに、ｐｎｐ型の第５のトランジスタ（図２においては「Ｑ５」と表記）５が設けられており、そのベースは、第１及び第３のトランジスタ１，３のコレクタ同士の接続点に接続される一方、コレクタは、先の第２のトランジスタ２のベースに接続されると共に、この接続点は、出力端子３６及びＩＣ端子３７に接続されている。
一方、第５のトランジスタ５のエミッタには、電源３３から電源電圧Ｖccが印加されるようになっている。
【００２５】
上側クランプ回路１０２は、差動動作するよう接続された第６及び第７のトランジスタ（図２においては、それぞれ「Ｑ６」、「Ｑ７」と表記）６，７と、カレントミラー回路を構成する第８及び第９のトランジスタ（図２においては、それぞれ「Ｑ８」、「Ｑ９」と表記）８，９とを主たる構成要素として構成されたものとなっている。
【００２６】
第６及び第７のトランジスタ６，７は、本発明の実施例においては、ｐｎｐ型トランジスタが用いられており、エミッタ同士が接続されて、第３の定電流源２７に接続されている。なお、第３の定電流源２７は、電源電圧Ｖccが印加されて動作するようになっている。
また、第６のトランジスタ６のベースは、ｎｐｎ型の第１０のトランジスタ（図２においては「Ｑ１０」と表記）１０のコレクタに接続されると共に、出力端子３６及びＩＣ端子３７に接続されている。
そして、第１０のトランジスタ１０は、エミッタがグランドに接続される一方、ベースが第７のトランジスタ７のコレクタに接続されたものとなっている。
【００２７】
第７のトランジスタ７は、そのベースに、上側クランプ回路１０２のクランプ電圧設定のための第２の定電圧源３２が接続されて、その出力電圧Ｖ２が印加されるようになっている。
【００２８】
一方、第８及び第９のトランジスタ８，９は、本発明の実施の形態においては、ｎｐｎ型トランジスタが用いられており、各々のベース及び第８のトランジスタ８のコレクタが相互に接続されると共に、第８のトランジスタ８のコレクタは、先の第６のトランジスタ６のコレクタに、第９のトランジスタ９のコレクタは、先の第７のトランジスタ７のコレクタに、それぞれ接続されたものとなっている。
【００２９】
また、第８及び第９のトランジスタ８，９の各々のエミッタは、共にグランドに接続されている。
そして、第６及び第８のトランジスタ６，８のコレクタ同士の接続点と、第７及び第９のトランジスタ７，９のコレクタ同士の接続点との間には、第３のコンデンサ（図２においては「Ｃ３」と表記）２３が接続されている。
【００３０】
しかして、上記構成における動作は、基本的には、先の図１に示された基本構成例の動作と同一であるので、ここでの詳細な再度の説明は省略し、以下、概括的に述べることとする。
まず、第２スイッチ１６には、第１スイッチ１５のオン・オフの制御のため、外部から印加されるＳＷ制御信号が第１スイッチ１５と共に印加され、その動作が、第１スイッチ１５同様に制御されるものとなっている。
【００３１】
そして、入力映像信号におけるコンポジット信号のシンクチップ部やペデスタル部の所望する一部や、ＲＧＢ信号のペデスタル部の一部を、下側クランプ回路１０１によってクランプしたい場合、その所望する位置で第１及び第２スイッチ１５，１６がオン状態となるよう外部において生成されたＳＷ制御信号を、第１及び第２スイッチ１５，１６へ印加することで、所望するその位置で、下側クランプ回路１０１を動作させ、クランプ電圧Ｖ１でクランプすることができるものとなっている。
【００３２】
図３には、本発明の実施の形態における映像信号入力クランプ回路の入出力リニアリティ特性の一例が従来回路の特性と共に示されており、以下、同図について説明する。
まず、同図において、二点鎖線で示された特性線は、従来回路の入出力リニアリティ特性例を示すものであり、この例では、入力電圧が大凡３.４Ｖを越えた付近からリニアリティが悪化してゆくものとなっている。
これに対して、本発明の実施の形態における映像信号入力クランプ回路にあっては、従来回路においてリニアリティの悪化が生じていた箇所にあっても、実線の特性線で示されたように充分なリニアリティが維持されたものとなっていることが確認できる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態における映像信号入力クランプ回路の基本構成例を示す構成図である。
【図２】図１に示された映像信号入力クランプ回路の基本構成例におけるより具体的な回路構成例を示す回路図である。
【図３】本発明の実施の形態における映像信号入力クランプ回路の入出力リニアリティを、従来回路の特性と共に示す特性線図である。
【図４】従来回路の第１の回路構成例を示す回路図である。
【図５】従来回路の第２の回路構成例を示す回路図である。
【符号の説明】
【００３４】
１５…第１スイッチ
１６…第２スイッチ
２５…第１の定電流源
２６…第２の定電流源
２７…第３の定電流源
３１…第１の定電圧源
３２…第２の定電圧源
【図１】
2008187482.tif 000003
【図２】
2008187482.tif 000004
【図３】
2008187482.tif 000005
【図４】
2008187482.tif 000006
【図５】
2008187482.tif 000007