(57)【要約】【課題】表層部の靭性を高め、配線基板に内蔵する際に生じるクラックを防止することができるコンデンサを提供すること。【解決手段】セラミックコンデンサ１０１のセラミック焼結体１０４は、キャパシタ形成層部１０７と、カバー層部１０８と、中間層部１０９とを備える。キャパシタ形成層部１０７には、セラミック誘電体層１０５とコンデンサ内ビア導体１３１，１３２の外周部に接続された内部電極１４１，１４２とが交互に積層されている。カバー層部１０８は、セラミック焼結体１０４の表層部にて露出するよう設けられており、セラミック誘電体層１５３とコンデンサ内ビア導体１３１，１３２の外周部に接続されていないダミー電極１５４とが交互に積層されている。【選択図】図２
2008283166.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ主面及びコンデンサ裏面を有する板状のコンデンサ本体と、
前記コンデンサ本体内にて配置され、前記コンデンサ本体の厚さ方向に沿って延びるように配置された複数のコンデンサ内ビア導体と
を備え、前記コンデンサ本体が、
複数の第１誘電体層と前記複数のコンデンサ内ビア導体の外周部に接続された複数の内部電極とを交互に積層してなる第１誘電体積層部と、
複数の第２誘電体層と前記複数のコンデンサ内ビア導体の外周部に接続されていないダミー電極とを交互に積層してなり、前記コンデンサ本体の表層部にて露出するように配置された第２誘電体積層部と
を含んで構成されていることを特徴とするコンデンサ。
【請求項２】
前記第２誘電体層の厚さは、前記第１誘電体層の厚さよりも厚いことを特徴とする請求項１に記載のコンデンサ。
【請求項３】
前記第２誘電体層の厚さは、前記第１誘電体層の厚さと等しいことを特徴とする請求項１に記載のコンデンサ。
【請求項４】
前記ダミー電極は、前記複数の内部電極と同じ金属材料を用いて形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のコンデンサ。
【請求項５】
前記ダミー電極の厚さは、前記複数の内部電極の厚さ以上であることを特徴とする請求項１乃至４のいずれか１項に記載のコンデンサ。
【請求項６】
前記第２誘電体層部の前記ダミー電極と同一層に、前記複数のコンデンサ内ビア導体の外周部に接続された複数の第２ランド状導体が形成されていることを特徴とする請求項１乃至５のいずれか１項に記載のコンデンサ。
【請求項７】
複数の第３誘電体層と前記複数のコンデンサ内ビア導体の外周部に接続された複数の第３ランド状導体とを交互に積層してなり、前記第１誘電体積層部間に配置された第３誘電体積層部をさらに備えることを特徴とする請求項１乃至６のいずれか１項に記載のコンデンサ。
【請求項８】
前記第３誘電体層の厚さは、前記第１誘電体層の厚さよりも厚いことを特徴とする請求項７に記載のコンデンサ。
【請求項９】
前記第３誘電体層の厚さは、前記第１誘電体層の厚さと等しいことを特徴とする請求項７に記載のコンデンサ。
【請求項１０】
前記第２ランド状導体及び前記第３ランド状導体は、前記複数の内部電極と同じ金属材料を用いて形成されていることを特徴とする請求項７乃至９のいずれか１項に記載のコンデンサ。
【請求項１１】
前記第２ランド状導体及び前記第３ランド状導体の厚さは、前記複数の内部電極の厚さ以上であることを特徴とする請求項７乃至１０のいずれか１項に記載のコンデンサ。
【請求項１２】
請求項１乃至１１のいずれか１項に記載のコンデンサを内蔵した配線基板。
【請求項１３】
基板主面を有し、その基板主面上に請求項１乃至１１のいずれか１項に記載のコンデンサをフリップチップ方式にて表面実装した配線基板。
【請求項１４】
前記基板主面と前記コンデンサとの隙間を樹脂材にて封止したことを特徴とする請求項１３に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に内蔵または表面実装されるコンデンサ及びそのコンデンサを内蔵または表面実装した配線基板に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１参照）。
【０００３】
具体的には、特許文献１に記載の配線基板では、コア基板の中央部において上面及び下面に開口する収容穴部が形成されており、この収容穴部にビアアレイタイプのセラミックコンデンサが収納されている。
【０００４】
図１５には、従来のビアアレイタイプのセラミックコンデンサ２０１の一例を示している。このセラミックコンデンサ２０１は、キャパシタ形成層部２０２と、カバー層部２０３と、中間層部２０４とを備える。キャパシタ形成層部２０２は、セラミック誘電体層２０５を介して第１内部電極２０６と第２内部電極２０７とを交互に積層配置した構造を有している。セラミック誘電体層２０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第１内部電極２０６及び第２内部電極２０７間の誘電体（絶縁体）として機能する。
【０００５】
中間層部２０４は、複数のセラミック誘電体層２０８を積層してなり、キャパシタ形成層部２０２の間に配置されている。キャパシタ形成層部２０２では、第１内部電極２０６と第２内部電極２０７とが厚さ方向に重なる部分と重ならない部分が存在する。そのため、それら内部電極２０６，２０７の形成によって段差（電極段差）が生じるが、キャパシタ形成層部２０２の間に中間層部２０４を設けることによって、電極段差が抑制される。
【０００６】
カバー層部２０３は、中間層部２０４と同様に複数のセラミック誘電体層２０９を積層してなり、キャパシタ形成層部２０２を覆うようにコンデンサ２０１の表層部に設けられている。このカバー層部２０３を設けることによって、コンデンサ２０１の絶縁性、耐熱性、耐湿性等が確保される。
【０００７】
また、セラミックコンデンサ２０１には多数のビアホール２１０が形成されている。これらのビアホール２１０は、コンデンサ２０１をその厚さ方向に貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。各ビアホール２１０内には、コンデンサ２０１の上面及び下面間を貫通する複数のビア導体２１１，２１２が形成されている。各第１ビア導体２１１は、各第１内部電極２０６を貫通しており、それら同士を互いに電気的に接続している。各第２ビア導体２１２は、各第２内部電極２０７を貫通しており、それら同士を互いに電気的に接続している。
【０００８】
このように構成されたセラミックコンデンサ２０１は、例えば、以下のような手順で作製される。すなわち、セラミックのグリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。そして、複数のグリーンシートを積層してシート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。さらに、グリーンシート積層体にビアホール２１０を多数個貫通形成し、ビア導体用ニッケルペーストを各ビアホール２１０内に充填する。この後、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行うことにより、セラミックコンデンサ２０１が形成される。
なお、図１５のセラミックコンデンサ２０１は、特許文献１のように基板内蔵用コンデンサとして用いられるが、配線基板の表面に実装される表面実装用コンデンサとして用いることもできる。
【特許文献１】特開２００５−３９２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図１５に示す従来のセラミックコンデンサ２０１を特許文献１のように配線基板に内蔵した場合、その表面近傍には、残留応力が溜まっていることがビッカース試験によって確認されている。すなわち、コンデンサ２０１の厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）に圧縮応力がかかっている反面、厚み方向には、引っ張り応力がかかっている。そして、このようなセラミックコンデンサ２０１を配線基板内に埋め込むと、それを覆うように形成されたビルドアップ層の収縮によってセラミックコンデンサ２０１がＺ方向に引っ張られてしまう。セラミックコンデンサ２０１のカバー層部２０３は、セラミック誘電体層２０９のみにて形成されており比較的に靭性が低いため、そのカバー層部２０３において各ビア導体２１１，２１２の近傍にクラック２１５（図１６参照）が発生しやすくなる。このため、配線基板の信頼性が低下するおそれがある。
また、図１７に示されるように、配線基板２２０上にセラミックコンデンサ２０１をフリップチップ方式で表面実装した場合、配線基板２２０とセラミックコンデンサ２０１との熱膨張差により、セラミックコンデンサ２０１の表層付近に圧縮応力（Ｘ，Ｙ方向の応力）が加わる。そのため、セラミックコンデンサ２０１が反り、カバー層部２０３においてクラックが発生しやすくなる。特に、図１８に示されるように、セラミックコンデンサ２０１自体に反りがある場合、その表面実装時には、より大きな応力がセラミックコンデンサ２０１の表層付近に加わるため、セラミックコンデンサ２０１が変形してクラックが発生する可能性が高まる。
さらに、図１９に示されるように、配線基板２２０上にセラミックコンデンサ２０１を表面実装し、配線基板２２０とセラミックコンデンサ２０１との隙間をアンダーフィル材２３０によって封止する場合、アンダーフィル材２３０の熱硬化収縮による引っ張り応力（Ｚ方向の応力）がセラミックコンデンサ２０１に加わる。そのため、セラミックコンデンサ２０１のカバー層部２０３においてクラックが発生しやすくなる。
【００１０】
本発明は上記の課題に鑑みてなされたものであり、その目的は、表層部の靭性を高め、配線基板に内蔵または表面実装する際に生じるクラックを防止することができるコンデンサ及び配線基板を提供することにある。
【課題を解決するための手段】
【００１１】
そして上記課題を解決するための手段（手段１）としては、コンデンサ主面１０２及びコンデンサ裏面１０３を有する板状のコンデンサ本体１０４と、前記コンデンサ本体１０４内にて配置され、前記コンデンサ本体１０４の厚さ方向に沿って延びるように配置された複数のコンデンサ内ビア導体１３１，１３２とを備え、前記コンデンサ本体１０４が、複数の第１誘電体層１０５と前記複数のコンデンサ内ビア導体１３１，１３２の外周部に接続された複数の内部電極１４１，１４２とを交互に積層してなる第１誘電体積層部１０７と、複数の第２誘電体層１５３と前記複数のコンデンサ内ビア導体１３１，１３２の外周部に接続されていないダミー電極１５４とを交互に積層してなり、前記コンデンサ本体１０４の表層部にて露出するように配置された第２誘電体積層部１０８とを含んで構成されていることを特徴とするコンデンサがある。
【００１２】
従って、手段１のコンデンサによると、コンデンサ本体の表層部において、第２誘電体積層部が設けられており、その第２誘電体積層部には、ダミー電極が複数の第２誘電体層の間に積層されている。このダミー電極は、広面積の電極であることが好ましく、例えば、前記コンデンサ内ビア導体の周囲にてクリアランスを隔てて配置されたベタパターンとしてもよい。このようにすれば、コンデンサ本体の表層部における靭性を向上させることができる。そのため、コンデンサを配線基板に内蔵する際に、そのコンデンサ表面に外部応力が加わったとしても、従来のように表層部におけるコンデンサ内ビア導体の近傍でのクラックの発生を防止することができる。
【００１３】
前記第２誘電体層の厚さは、前記第１誘電体層の厚さよりも厚いことが好ましい。このようにすれば、第２誘電体積層部の強度を十分に確保することができる。
【００１４】
また、前記第２誘電体層の厚さは、前記第１誘電体層の厚さと等しくてもよい。この場合、同じ厚さのシート材を使用して各誘電体層を形成することができるため、製造コストを低減することができる。
【００１５】
前記ダミー電極は、前記複数の内部電極と同じ金属材料を用いて形成されることが好ましい。このように、内部電極と同じ金属材料を用いてダミー電極を形成することにより、そのダミー電極の専用の金属材料を別途用意する必要がなく、同じ条件（温度、時間）で同時焼成を行うことができるため、製造コストを抑えることができる。
【００１６】
前記ダミー電極の厚さは、前記複数の内部電極の厚さ以上であることが好ましい。このようにすれば、第２誘電体積層部の強度を十分に確保することができ、その第２誘電体積層部においてコンデンサ内ビア導体の近傍で発生するクラックを確実に防止することができる。
【００１７】
前記第２誘電体層部の前記ダミー電極と同一層に、前記複数のコンデンサ内ビア導体の外周部に接続された複数の第２ランド状導体が形成されていてもよい。前記第２誘電体層部の前記ダミー電極と同一層に、複数の第２ランド状導体を形成することにより、厚さ方向にみて、ダミー電極が存在する部分とダミー電極が存在しない部分とで、段差（電極段差）が生じるが、第２ランド状導体を形成することによりその電極段差を確実に吸収することができ、クラックの発生をより防止することができる。
【００１８】
前記コンデンサは、複数の第３誘電体層と前記複数のコンデンサ内ビア導体の外周部に接続された複数の第３ランド状導体とを交互に積層してなり、前記第１誘電体積層部間に配置された第３誘電体積層部をさらに備えていてもよい。前記第１誘電体積層部において、複数の第１誘電体層と複数の内部電極とを交互に積層することにより、各電極がその厚さ方向に重なる部分と重ならない部分とで段差（電極段差）が生じるが、第３誘電体積層部において、コンデンサ内ビア導体の外周部に複数の第３ランド状導体を積層することにより、その電極段差を確実に吸収することができ、クラックの発生を防止することができる。
【００１９】
前記第３誘電体層の厚さは、前記第１誘電体層の厚さよりも厚いことが好ましい。このようにすれば、第３誘電体積層部の強度を十分に確保することができる。
【００２０】
また、前記第３誘電体層の厚さは、前記第１誘電体層の厚さと等しくてもよい。この場合、同じ厚さのシート材を使用して各誘電体層を形成することができるため、製造コストを低減することができる。
【００２１】
前記第２ランド状導体及び前記第３ランド状導体は、前記複数の内部電極と同じ金属材料を用いて形成されることが好ましい。このように、内部電極と同じ金属材料を用いて第２及び第３ランド状導体を形成することにより、そのランド状導体の専用の金属材料を別途用意する必要がなく、同じ条件（温度、時間）で同時焼成を行うことができるため、製造コストを抑えることができる。
【００２２】
前記第２ランド状導体及び前記第３ランド状導体の厚さは、前記複数の内部電極の厚さ以上であることが好ましい。このようにすれば、第３誘電体積層部の強度を十分に確保することができ、その第３誘電体積層部においてコンデンサ内ビア導体の近傍で発生するクラックを確実に防止することができる。
【００２３】
前記コンデンサは、前記コンデンサ主面上に配置され、前記複数のコンデンサ内ビア導体の少なくともコンデンサ主面側端部に接続された複数の端子電極を備えることが好ましい。このように端子電極を備えると、配線基板における導体との接続を確実に行うことができる。
【００２４】
前記第１誘電体層、前記第２誘電体層、及び前記第３誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂（ＰＴＦＥ）などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。
【００２５】
前記内部電極、前記コンデンサ内ビア導体、前記端子電極、前記ダミー電極、前記第２及び第３ランド状導体としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００２６】
また、上記課題を解決するための他の手段（手段２）としては、上記手段１のコンデンサを内蔵した配線基板がある。
【００２７】
従って、上記手段２の配線基板によれば、コンデンサ本体の表面近傍での靭性が十分に確保されるため、コンデンサの内蔵工程において外部応力が作用した場合でも、コンデンサ本体の表面近傍でクラックが発生することを防止でき、配線基板の信頼性が向上する。
【００２８】
前記配線基板は、手段１のコンデンサを収納するための収容穴部を有するコア基板と、そのコア基板の上面及び下面上に形成されるビルドアップ層とを備えることが好ましい。このコア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
また、上記課題を解決するための他の手段（手段３）としては、基板主面を有し、その基板主面上に上記手段１のコンデンサをリップチップ方式にて表面実装した配線基板がある。
従って、上記手段３の配線基板によれば、コンデンサ本体の表面近傍での靭性が十分に確保されるため、コンデンサの表面実装工程において圧縮応力が作用した場合でも、コンデンサ本体の表面近傍でクラックが発生することを防止でき、配線基板の信頼性が向上する。
前記配線基板において、前記基板主面と前記コンデンサとの隙間を樹脂材にて封止してもよい。この樹脂材の封止工程において、熱硬化収縮による引っ張り応力がコンデンサに作用した場合でも、コンデンサ本体の表面近傍でクラックが発生することを防止できる。
【発明を実施するための最良の形態】
【００２９】
［第１の実施の形態］
【００３０】
以下、本発明を具体化した第１の実施の形態を図面に基づき詳細に説明する。
【００３１】
図１に示されるように、本実施の形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、略矩形板状のコア基板１１と、コア基板１１の上面上に形成される第１ビルドアップ層３１と、コア基板１１の下面上に形成される第２ビルドアップ層３２とからなる。
【００３２】
本実施の形態のコア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。このコア基板１１における複数箇所にはスルーホール導体１６が形成されている。かかるスルーホール導体１６は、コア基板１１の上面１２側と下面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１の上面１２及び下面１３には、銅からなる導体４１がパターン形成されており、各導体４１は、スルーホール導体１６に電気的に接続されている。
【００３３】
コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体４２とを交互に積層した構造を有している。また、第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、第１ビルドアップ層３１の表面に設定されている。また、樹脂層間絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、導体４２及び端子パッド４４を相互に電気的に接続している。
【００３４】
図１に示されるように、コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３６の下面上における複数箇所には、ビア導体４７を介して導体４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３５】
前記コア基板１１は、上面１２の中央部及び下面１３の中央部にて開口する平面視で矩形状の収容穴部９１を有している。即ち、収容穴部９１は貫通穴部である。収容穴部９１内には、セラミックコンデンサ１０１（配線基板内蔵用コンデンサ）が、埋め込んだ状態で収容されている。本実施の形態のセラミックコンデンサ１０１は、縦１０．０ｍｍ×横１０．０ｍｍ×厚さ０．８ｍｍの矩形平板状である。また、収容穴部９１の内面とセラミックコンデンサ１０１の側面１０６との隙間は、高分子材料（本実施の形態では熱硬化性樹脂）からなる充填剤９２によって埋められている。この充填剤９２は、セラミックコンデンサ１０１をコア基板１１に固定するとともに、セラミックコンデンサ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
【００３６】
セラミックコンデンサ１０１は、コア基板１１においてＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。
【００３７】
図１及び図２に示されるように、本実施の形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４（コンデンサ本体）は、１つのコンデンサ主面１０２（図１では上面）、１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６を有する板状物である。
【００３８】
セラミック焼結体１０４は、キャパシタ形成層部１０７（第１誘電体積層部）と、カバー層部１０８（第２誘電体積層部）と、中間層部１０９（第３誘電体積層部）とを備える。キャパシタ形成層部１０７は、複数のセラミック誘電体層１０５（第１誘電体層）と、複数の内部電極１４１，１４２とを交互に積層した構造を有し、セラミック焼結体１０４の上側と下側との２つの領域に分割して設けられている。キャパシタ形成層部１０７に形成されている内部電極は電源用内部電極１４１とグランド用内部電極１４２とを有し、セラミック誘電体層１０５を介してそれら電源用内部電極１４１とグランド用内部電極１４２とが交互に積層配置されている。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極１４１及びグランド用内部電極１４２間の誘電体（絶縁体）として機能する。電源用内部電極１４１及びグランド用内部電極１４２は、いずれもニッケルを主成分として形成された導体である。
【００３９】
図２〜図６に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極１４１を貫通しており、それら同士を互いに電気的に接続している（図２，３参照）。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極１４２を貫通しており、それら同士を互いに電気的に接続している（図２，４参照）。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施の形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を４列×４列で図示したが、実際にはさらに多くの列が存在している。
【００４０】
中間層部１０９は、上側のキャパシタ形成層部１０７と下側のキャパシタ形成層部１０７との間に配置されており、キャパシタ形成層部１０７のような内部電極１４１，１４２は設けられていない。具体的には、中間層部１０９は、複数のセラミック誘電体層１５０（第３誘電体層）と、コンデンサ内ビア導体１３１，１３２の外周部に接続された複数の第３ランド状導体１５１とを交互に積層した構造を有する。中間層部１０９の第３ランド状導体１５１は、キャパシタ形成層部１０７における内部電極１４１，１４２と同じ材料（ニッケルを主成分とした金属材料）を用い、内部電極１４１，１４２の厚さ以上の厚さに形成されている。この第３ランド状導体１５１は、キャパシタ形成層部１０７における電極段差を吸収するために、コンデンサ内ビア導体１３１，１３２の外周を囲むように円形状に形成されている（図２，５参照）。また、中間層部１０９の各セラミック誘電体層１５０は、キャパシタ形成層部１０７におけるセラミック誘電体層１０５と同じ材料（具体的には、チタン酸バリウム）を用い、キャパシタ形成層部１０７のセラミック誘電体層１０５よりも厚く形成されている。
【００４１】
カバー層部１０８は、セラミック焼結体１０４の表層部にて露出するよう配置されている。すなわち、上側のカバー層部１０８は、キャパシタ形成層部１０７の上面を覆うように設けられ、下側のカバー層部１０８は、キャパシタ形成層部１０７の下面を覆うように設けられている。カバー層部１０８は、複数のセラミック誘電体層１５３（第２誘電体層）と、コンデンサ内ビア導体１３１，１３２の外周部に接続されていない広面積のダミー電極１５４とを交互に積層した構造を有する。カバー層部１０８のダミー電極１５４は、キャパシタ形成層部１０７における内部電極１４１，１４２と同じ材料（ニッケルを主成分とした金属材料）を用い、その内部電極１４１，１４２の厚さ以上の厚さに形成されている。このダミー電極１５４は、コンデンサ内ビア導体１３１，１３２の周囲にクリアランス１５５（円形の抜きパターン）を有するベタパターンとなるよう形成されている（図６参照）。また、カバー層部１０８のセラミック誘電体層１５３も、キャパシタ形成層部１０７におけるセラミック誘電体層１０５と同じ材料（具体的には、チタン酸バリウム）を用い、キャパシタ形成層部１０７のセラミック誘電体層１０５よりも厚く形成されている。
【００４２】
そして、図１及び図２に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用電極１１１（端子電極）と複数の主面側グランド用電極１１２（端子電極）とが突設されている。なお、各主面側グランド用電極１１２は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。主面側電源用電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。
【００４３】
また、セラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側電源用電極１２１（端子電極）と複数の裏面側グランド用電極１２２（端子電極）とが突設されている。なお、各裏面側グランド用電極１２２は、コンデンサ裏面１０３上において個別に形成されているが、一体に形成されていてもよい。裏面側電源用電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極１４１に導通しており、グランド用電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極１４２に導通している。
【００４４】
図１に示されるように、コンデンサ主面１０２側にある電極１１１，１１２は、ビア導体４３、導体４２、ビア導体４７、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にある電極１２１，１２２は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４３、導体４２、ビア導体４７、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。
【００４５】
図２等に示されるように、電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。これら電極１１１，１１２，１２１，１２２及びコンデンサ内ビア導体１３１，１３２は、ＩＣチップ２１の略中心部の直下に配置されている。なお本実施の形態では、電極１１１，１１２，１２１，１２２の直径が約５００μｍに設定されている。
【００４６】
例えば、マザーボード側から電極１２１，１２２を介して通電を行い、電源用内部電極１４１−グランド用内部電極１４２間に電圧を加えると、電源用内部電極１４１に例えばプラスの電荷が蓄積し、グランド用内部電極１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００４７】
本実施の形態のセラミックコンデンサ１０１は、以下のように作製される。即ち、厚さが７μｍ程度であるセラミックの第１グリーンシートを形成するとともに、厚さが３０μｍ程度であるセラミックの第２グリーンシートを形成する。そして、第１グリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極１４１となる電源用内部電極部と、グランド用内部電極１４２となるグランド用内部電極部とが形成される。また、第２グリーンシートにダミー電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後にダミー電極１５４となるダミー電極部が形成される。さらに、第２グリーンシートに導体用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に第３ランド状導体１５１となるランド状導体部が形成される。
【００４８】
次に、キャパシタ形成層部１０７に対応する部位では、電源用内部電極部が形成された第１グリーンシートとグランド用内部電極部が形成された第１グリーンシートとを交互に積層し、カバー層部１０８に対応する部位では、ダミー電極部が形成された第２グリーンシートを積層する。さらに、中間層部１０９に対応する部位では、ランド状導体部が形成された第２グリーンシートを積層する。そして、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００４９】
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように主面側電源用電極１１１及び主面側グランド用電極１１２を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように裏面側電源用電極１２１及び裏面側グランド用電極１２２を形成する。
【００５０】
この後、グリーンシート積層体の乾燥を行い、各電極１１１，１１２，１２１，１２２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００５１】
次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２の上に銅めっき層が形成され、セラミックコンデンサ１０１が完成する。
【００５２】
このセラミックコンデンサ１０１を配線基板１０に内蔵する際には、まず、収容穴部９１を有するコア基板１１を従来周知の手法により作製して準備する。そして、そのコア基板１１の収容穴部９１内にセラミックコンデンサ１０１を収納し、その収容穴部９１の内面とセラミックコンデンサ１０１の側面１０６との隙間に、熱硬化性樹脂製の充填剤９２を充填する。その後、加熱処理を行うと、充填剤９２が硬化して、セラミックコンデンサ１０１が収容穴部９１内に固定される。
【００５３】
さらに、従来周知の手法に基づいてコア基板１１の上面１２及びセラミックコンデンサ１０１の上面１０２の上にビルドアップ層３１を形成するとともに、コア基板１１の下面１３及びセラミックコンデンサ１０１の下面１０３の上にビルドアップ層３２を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる配線基板１０が完成する。
【００５４】
従って、本実施の形態によれば以下の効果を得ることができる。
【００５５】
（１）本実施の形態のセラミックコンデンサ１０１では、表層部に設けられたカバー層部１０８において、広面積のダミー電極１５４が形成されているので、その表層部における靭性を向上させることができる。そのセラミックコンデンサ１０１の内蔵工程では、例えば、コア基板１１の収容穴部９１内に充填剤９２でセラミックコンデンサ１０１を固定する際に、加熱処理により充填剤９２が硬化して収縮する。さらに、コア基板１１の上面１２及び下面１３にビルドアップ層３１，３２を積層する際には、加圧加熱処理を施すことによって、樹脂層間絶縁層３３，３４，３５，３６となるフィルム状絶縁樹脂材料が硬化して収縮する。この場合、セラミックコンデンサ１０１の表面に外部応力が加わるが、ダミー電極１５４を設けることによりカバー層部１０８の靭性が十分に確保されているため、従来技術のようにカバー層部１０８におけるコンデンサ内ビア導体１３１，１３２の近傍にクラックが発生することを回避することができる。また、ダミー電極１５４はコンデンサ内ビア導体１３１，１３２に接続されていないので、このダミー電極１５４をコンデンサ１０１の表層部に形成した場合でも、その接続部から湿気が入り込むといった問題もなく、耐湿性を十分に確保することができる。
【００５６】
（２）本実施の形態のセラミックコンデンサ１０１では、カバー層部１０８のセラミック誘電体層１５３は、キャパシタ形成層部１０７のセラミック誘電体層１０５よりも厚く形成され、カバー層部１０８のダミー電極１５４は、キャパシタ形成層部１０７の内部電極１４１，１４２よりも厚く形成されている。このよう形成すれば、ダミー電極１５４の強度を十分に確保することができ、表層部における靭性をより高めることができる。また、カバー層部１０８のセラミック誘電体層１５３が厚いため、コンデンサ１０１の絶縁性、耐湿性等を十分に確保することができる。
【００５７】
（３）本実施の形態のセラミックコンデンサ１０１では、中間層部１０９において、コンデンサ内ビア導体１３１，１３２の外周部に接続された複数の第３ランド状導体１５１が積層されている。このように、第３ランド状導体１５１を形成することにより、電極段差を確実に吸収することができるため、中間層部１０９での残留応力を低減することができる。従って、中間層部１０９においてコンデンサ内ビア導体１３１，１３２の近傍で発生するクラックを確実に防止することができる。また、第３ランド状導体１５１は金属材料（具体的には、ニッケル）からなるので、セラミックを設けて電極段差を吸収する場合と比較して、中間層部１０９における靭性を十分に確保することができる。さらに、中間層部１０９のセラミック誘電体層１５０は、キャパシタ形成層部１０７のセラミック誘電体層１０５よりも厚く形成され、中間層部１０９の第３ランド状導体１５１は、キャパシタ形成層部１０７の内部電極１４１，１４２よりも厚く形成されている。このよう形成すれば、第３ランド状導体１５１の強度を十分に確保することができ、中間層部１０９におけるクラックの発生を確実に防止することができる。
【００５８】
（４）本実施の形態のセラミックコンデンサ１０１では、中間層部１０９の第３ランド状導体１５１及びカバー層部１０８のダミー電極１５４は、キャパシタ形成層部１０７の内部電極１４１，１４２と同じ金属材料（具体的には、ニッケルペースト）を用いて形成されている。この場合、第３ランド状導体１５１及びダミー電極１５４を形成するための専用の金属材料を別途用意する必要がなく、同じ条件（温度、時間）で同時焼成を行うことができるため、セラミックコンデンサ１０１の製造コストを抑えることができる。
【００５９】
（５）本実施形態では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００６０】
（６）本実施形態では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。
［第２の実施の形態］
【００６１】
以下、本発明を具体化した第２の実施の形態を図面に基づき説明する。
【００６２】
本実施の形態では、配線基板１０において、図７に示すセラミックコンデンサ１０１Ａを内蔵している。なお、本実施の形態では、セラミックコンデンサ１０１Ａ以外の構成（ビルドアップ層３１，３２等の構成）は、第１の実施の形態と同様であり、以下にはそのセラミックコンデンサ１０１Ａの構成について説明する。
【００６３】
図７に示されるように、本実施の形態のセラミックコンデンサ１０１Ａでは、カバー層部１０８におけるセラミック誘電体層１５３の厚さがキャパシタ形成層部１０７のセラミック誘電体層１０５の厚さと等しく、カバー層部１０８におけるダミー電極１５４の厚さがキャパシタ形成層部１０７の内部電極１４１，１４２の厚さと等しい。さらに、中間層部１０９におけるセラミック誘電体層１５０の厚さがキャパシタ形成層部１０７のセラミック誘電体層１０５の厚さと等しく、中間層部１０９における第３ランド状導体１５１の厚さがキャパシタ形成層部１０７の内部電極１４１，１４２の厚さと等しい。
【００６４】
このようにセラミックコンデンサ１０１Ａを構成すれば、同じ厚さのグリーンシートを積層することにより、セラミック焼結体１０４を焼成することができ、その製造コストを抑えることができる。また、カバー層部１０８において、ダミー電極１５４の配置間隔が短くなるので、コンデンサ内ビア導体１３１，１３２の近傍でのクラックの発生を確実に防止することができる。さらに、中間層部１０９において、第３ランド状導体１５１の配置間隔が短くなるので、コンデンサ内ビア導体１３１，１３２の近傍でのクラックの発生を確実に防止することができる。
［第３の実施の形態］
【００６５】
以下、本発明を具体化した第３の実施の形態を図面に基づき説明する。本実施の形態では、配線基板１０において、図８のセラミックコンデンサ１０１Ｂを内蔵している点が第１の実施の形態と異なる。以下、このセラミックコンデンサ１０１Ｂの構成について説明する。
【００６６】
図８に示されるように、セラミックコンデンサ１０１Ｂでは、中間層部が省略されており、キャパシタ形成層部１０７とカバー層部１０８とによって構成されている。また、カバー層部１０８におけるセラミック誘電体層１５３の厚さがキャパシタ形成層部１０７のセラミック誘電体層１０５の厚さと等しく、カバー層部１０８におけるダミー電極１５４の厚さがキャパシタ形成層部１０７の内部電極１４１，１４２の厚さと等しい。このようにセラミックコンデンサ１０１Ｂを構成すれば、同じ厚さのグリーンシートを積層することにより、セラミック焼結体１０４を焼成することができ、その製造コストを抑えることができる。また、カバー層部１０８において、ダミー電極１５４の配置間隔が短くなるので、コンデンサ内ビア導体１３１，１３２の近傍でのクラックの発生を確実に防止することができる。さらに、キャパシタ形成層部１０７を大きくすることができ、キャパシタ容量を十分に確保することができる。
【００６７】
なお、本発明の実施の形態は以下のように変更してもよい。
【００６８】
・上記各実施の形態のセラミックコンデンサ１０１，１０１Ａ，１０１Ｂでは、コンデンサ主面１０２及びコンデンサ裏面１０３の両方に、端子電極１１１，１１２，１２１，１２２が形成されていたがこれに限定されるものではない。例えば、図９に示すセラミックコンデンサ１０１Ｃのように、コンデンサ主面１０２側のみに端子電極１１１，１１２が形成されていてもよい。なお、セラミックコンデンサ１０１Ｃにおける他の構成（キャパシタ形成層部１０７、カバー層部１０８、及び中間層部１０９等の構成）は、上記第１の実施の形態のセラミックコンデンサ１０１と同様である。
【００６９】
・上記各実施の形態のセラミックコンデンサ１０１，１０１Ａ，１０１Ｂ，１０１Ｃでは、カバー層部１０８にダミー電極１５４のみが形成されていたが、これに限定されるものではない。例えば、図１０に示すセラミックコンデンサ１０１Ｄのように、カバー層部１０８において、ダミー電極１５４の同一層に、複数のコンデンサ内ビア導体１３１，１３２の外周部に接続された複数の第２ランド状導体１５６が形成されていてもよい。この第２ランド状導体１５６は、中間層部１０９に形成される第３ランド状導体１５１よりも外径が小さく、その第２ランド状導体１５６とダミー電極１５４との間に一定のクリアランス１５７が形成されている。このセラミックコンデンサ１０１Ｄでは、カバー層部１０８においてその厚さ方向にみて、ダミー電極１５４が存在する部分とダミー電極１５４が存在しない部分とで、段差（電極段差）が生じるが、第２ランド状導体１５６を形成することによりその電極段差を確実に吸収することができ、クラックの発生をより防止することができる。
【００７０】
・上記各実施の形態のセラミックコンデンサ１０１，１０１Ａ，１０１Ｃ，１０１Ｄでは、中間層部１０９に第３ランド状導体１５１が形成されるものであったが、図１１に示すセラミックコンデンサ１０１Ｅのように、中間層部１０９に加えて、キャパシタ形成層部１０７とカバー層部１０８との間に、第３ランド状導体１５１が形成されていてもよい。なおこの場合、キャパシタ形成層部１０７（第１誘電体層部）とカバー層部１０８（第２誘電体層部）との間に第３誘電体層部１１０が形成される。このようにしても、電極段差を確実に吸収することができ、クラックの発生をより防止することができる。
【００７１】
・上記各実施の形態の配線基板１０では、コア基板１１の上面１２及び下面１３にて開口する収容穴部９１にセラミックコンデンサ１０１，１０１Ａ〜１０１Ｅを内蔵するものであったが、これに限定されるものではない。例えば、図１２に示す配線基板１０Ａのように、収容穴部９１Ａがコア基板１１の上面１２のみにて開口する有底の凹部（非貫通穴部）となっており、その収容穴部９１Ａにセラミックコンデンサ１０１を内蔵してもよい。なお、セラミックコンデンサ１０１は上記第１の実施の形態と同様の構成を有する。この配線基板１０Ａにおいて、第２ビルドアップ層３２の樹脂層間絶縁層３４は、全体がコア基板１１の下面１３に当接している。また、第２ビルドアップ層３２とセラミックコンデンサ１０１とは、収容穴部９１Ａの底面とコア基板１１の下面１３とを貫通する複数のビア導体５０を介して互いに電気的に接続されている。この配線基板１０Ａにおいても上記第１実施の形態と同様の作用効果を得ることができる。
【００７２】
・上記各実施の形態では、配線基板１０，１０Ａのパッケージ形態はＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
・上記各実施の形態では、配線基板１０，１０Ａにセラミックコンデンサ１０１，１０１Ａ〜１０１Ｅを内蔵するものであったが、配線基板の基板主面上にセラミックコンデンサ１０１，１０１Ａ〜１０１Ｅを表面実装してもよい。図１３にはその具体例を示している。図１３の配線基板１０Ｂでは、基板主面としての下面１３Ｂ上にセラミックコンデンサ１０１がフリップチップ方式にて表面実装されている。この配線基板１０Ｂにおいて、はんだを用いてセラミックコンデンサ１０１を表面実装する際には、配線基板１０Ｂとセラミックコンデンサ１０１との熱膨張差により、セラミックコンデンサ１０１の表層付近に圧縮応力が加わる。セラミックコンデンサ１０１は、カバー層部１０８において広面積のダミー電極１５４が形成されておりその靭性が十分に確保されているため、カバー層部１０８におけるクラックの発生が回避される。また仮にクラックが発生した場合でも、ダミー電極１５４においてクラックが止まり、内層のキャパシタ形成層１０７までクラックが進展することはない。
さらに、図１４の配線基板１０Ｃのように、下面１３Ｃ（基板主面）とセラミックコンデンサ１０１との隙間をアンダーフィル材１６０（樹脂材）にて封止してもよい。この配線基板１０Ｃにおいて、アンダーフィル材１６０による封止工程では、アンダーフィル材１６０の熱硬化収縮による引っ張り応力がセラミックコンデンサ１０１に作用する。セラミックコンデンサ１０１は、カバー層部１０８において広面積のダミー電極１５４が形成されておりその靭性が十分に確保されているため、カバー層部１０８におけるクラックの発生を回避することができる。また仮にクラックが発生した場合でも、ダミー電極１５４においてクラックが止まり、内層のキャパシタ形成層１０７までクラックが進展することはない。
【００７３】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【００７４】
（１）コンデンサ主面及びコンデンサ裏面を有する板状のコンデンサ本体と、前記コンデンサ本体内にて配置され、前記コンデンサ本体の厚さ方向に沿って延びるように配置された複数のコンデンサ内ビア導体と、前記コンデンサ主面上に配置され、前記複数のコンデンサ内ビア導体の少なくともコンデンサ主面側端部に接続された複数の端子電極とを備え、前記コンデンサ本体が、複数の第１誘電体層と前記複数のコンデンサ内ビア導体の外周部に接続された複数の内部電極とを交互に積層してなる第１誘電体積層部と、複数の第２誘電体層と前記複数のコンデンサ内ビア導体の外周部に接続されていない広面積のダミー電極とを交互に積層してなり、前記複数の内部電極が形成されておらず、前記コンデンサ本体の表層部にて露出するように配置された第２誘電体積層部とを含んで構成されていることを特徴とするコンデンサ。
【００７５】
（２）上記（１）において、前記ダミー電極は、前記コンデンサ内ビア導体の周囲にてクリアランスを隔てて配置されたベタパターンであることを特徴とするコンデンサ。
【図面の簡単な説明】
【００７６】
【図１】本発明を具体化した第１の実施の形態の配線基板を示す概略断面図。
【図２】第１の実施の形態のセラミックコンデンサを示す概略断面図。
【図３】キャパシタ形成層部における内部電極とコンデンサ内ビア導体との接続を説明するための概略説明図。
【図４】キャパシタ形成層部における内部電極とコンデンサ内ビア導体との接続を説明するための概略説明図。
【図５】中間層部における第３ランド状導体を示す概略説明図。
【図６】カバー層部におけるダミー電極を示す概略説明図。
【図７】第２の実施の形態のセラミックコンデンサを示す概略断面図。
【図８】第３の実施の形態のセラミックコンデンサを示す概略断面図。
【図９】別の実施の形態のセラミックコンデンサを示す概略断面図。
【図１０】別の実施の形態のセラミックコンデンサを示す概略断面図。
【図１１】別の実施の形態のセラミックコンデンサを示す概略断面図。
【図１２】別の実施の形態の配線基板を示す概略断面図。
【図１３】別の実施の形態の配線基板を示す概略断面図。
【図１４】別の実施の形態の配線基板を示す概略断面図。
【図１５】従来のセラミックコンデンサの一例を示す概略断面図。
【図１６】従来のセラミックコンデンサにおける表層部のクラックを示す拡大断面図。
【図１７】従来の配線基板の一例を示す概略断面図。
【図１８】従来のセラミックコンデンサの一例を示す概略断面図。
【図１９】従来の配線基板の一例を示す概略断面図。
【符号の説明】
【００７７】
１０，１０Ａ〜１０Ｃ…配線基板
１０Ｂ，１０Ｃ…基板主面としての下面
１０１，１０１Ａ〜１０１Ｅ…コンデンサとしてのセラミックコンデンサ
１０２…コンデンサ主面
１０３…コンデンサ裏面
１０４…コンデンサ本体としてのセラミック焼結体
１０５…第１誘電体積層としてのセラミック誘電体層
１０７…第１誘電体積層部としてのキャパシタ形成層部
１０８…第２誘電体積層部としてのカバー層部
１０９…第３誘電体積層部としての中間層部
１１０…第３誘電体積層部
１３１,１３２…コンデンサ内ビア導体
１４１，１４２…内部電極
１５０…第３誘電体層としてのセラミック誘電体層
１５１…第３ランド状導体
１５３…第２誘電体層としてのセラミック誘電体層
１５４…ダミー電極
１５６…第２ランド状導体
１６０…樹脂材としてのアンダーフィル材
【図１】
2008283166.tif 000003
【図２】
2008283166.tif 000004
【図３】
2008283166.tif 000005
【図４】
2008283166.tif 000006
【図５】
2008283166.tif 000007
【図６】
2008283166.tif 000008
【図７】
2008283166.tif 000009
【図８】
2008283166.tif 000010
【図９】
2008283166.tif 000011
【図１０】
2008283166.tif 000012
【図１１】
2008283166.tif 000013
【図１２】
2008283166.tif 000014
【図１３】
2008283166.tif 000015
【図１４】
2008283166.tif 000016
【図１５】
2008283166.tif 000017
【図１６】
2008283166.tif 000018
【図１７】
2008283166.tif 000019
【図１８】
2008283166.tif 000020
【図１９】
2008283166.tif 000021