(57)【要約】【課題】チャネルコーディングおよびデコーディングの方法および装置を提供すること。【解決手段】ｄｋエンコーダ段階（１０１）とプリコーディング段階（１０３）とを含むチャネルエンコーダにおいて、ＲＭＴＲ制約（ｒ）の追従が達成される理由は、データが、ｄｋエンコーダ（１０１）とプリコーダ（１０３）ｔの間でＲＭＴＲエンコーダ（１０２）を通過させられ、このＲＭＴＲエンコーダ（１０２）が、禁止パターン（ｆｐ）の発生を、禁止パターン（ｆｐ）と同じ長さを有する現在置換パターンによって置換するからである。２つの異なる置換パターン（ｒｐ１、ｒｐ２）の事前定義された組から、現在置換パターンを適切に選択することによって、エンコーダ出力に対するＤＣ制御が達成される。対応するデコーダを記述してあり、これもパターン置換を利用する。【選択図】図１
2008278497.tif 000002
【特許請求の範囲】
【請求項１】
下方ランレングス制限（ｄ）、第２の上方ランレングス制限（ｋ）、およびＲＭＴＲ制約（ｒ）に従うように、データタプル（ｕ）の入力シーケンスに含まれるバイナリデータをチャネルエンコーディングする方法であって、
ＲＬＬエンコーダを使用して前記入力シーケンスを制約タプル（ｖ）のシーケンスにエンコーディングするステップと、
前記制約タプル（ｖ）のシーケンスから、前記制約タプル（ｖ）のシーケンスにおいて発生する所定の禁止パターン（ｆｐ）の発生があればそれを、前記禁止パターン（ｆｐ）と同じ長さを有する現在の置換パターンによって置換することによって、前記ＲＭＴＲ制約（ｒ）に従う出力タプル（ｗ）のシーケンスを生成するステップと、
ＮＲＺＩ変調によって、前記出力タプル（ｗ）のシーケンスを、チャネルで使用されるプリコーディングされたタプル（ｘ）のシーケンスにポストエンコーディングするステップとを含み、
下方ランレングス制限（ｄ）と、第２の上方ランレングス制限（ｋ）よりも小さい第１の上方ランレングス制限（ｋｌ）とを有する、ＲＬＬエンコーダによって、エンコーディングが行われるとともに、
前記生成するステップにおいて、現在の置換パターンが、２つの置換パターン（ｒｐ１，ｒｐ２）の事前定義された組から選択されることを特徴とする方法。
【請求項２】
バイナリ信号の値範囲が、第１のバイナリ値（［０］）および第２のバイナリ値（［１］）を含み、前記禁止パターン（ｆｐ）は
【数１】
2008278497.tif 000009
からなり、ここで前記置換パターンの事前定義された組は、［０］(d+1)［１］［０］(k)［１］［０］(t)［０］(d)［１］からなる第１の置換パターン（ｒｐ１）と、［０］(d+1)［１］［０］(d)［１］［０］(k)［１］［０］(t)からなる第２の置換パターン（ｒｐ２）とからなり、表記［ｘ］(y)は、バイナリ値またはバイナリ値のストリングｘのｙ倍の連続繰返しを示し、ｔは、次式
０≦２ｔ≦（ｄ＋１）・ｒ−１−ｋｌ
に従う事前定義されたパラメータであることを特徴とする請求項１に記載の方法。
【請求項３】
さらに、
累積デジタル和（ＲＤＳ）が計算されること、および
前記置換パターンの組（ｒｐ１，ｒｐ２）からの前記現在の置換パターンの選択は、前記累積デジタル和（ＲＤＳ）ができる限りゼロに近く留まるように行われることを特徴とする請求項１または２に記載の方法。
【請求項４】
前記第２の上方ランレングス制限（ｋ）、前記第１の上方ランレングス制限（ｋ１）、および前記事前定義されたパラメータ（ｔ）は、前記第１の上方ランレングス制限（ｋ１）と前記事前定義されたパラメータ（ｔ）との和が、前記第２の上方ランレングス制限（ｋ）−２以下となるように選択され、前記第１の上方ランレングス制限＋事前定義されたパラメータ＋１、すなわち（ｋ１＋ｔ＋１）から、前記第２の上方ランレングス制限−１、すなわち（ｋ−１）ビットまでを有するｓｙｎｃパターンが、前記プリコーディングされたタプル（ｘ）のシーケンスに挿入されることを特徴とする請求項２に記載の方法。
【請求項５】
下方ランレングス制限（ｄ）、第２の上方ランレングス制限（ｋ）、およびＲＭＴＲ制約（ｒ）に従うバイナリデータをチャネルデコーディングする方法であって、
チャネルから読み出される読出しタプル（ｘ’）のシーケンスから、ＮＲＺＩ復調によってプリデコーディング（２０３）することによって、プリデコーディングされたタプル（ｗ’）のシーケンスを生成するステップ、
トリガーパターン（ｔｐ）の任意の発生を、前記トリガーパターン（ｔｐ）と同じ長さを有するデコーディングされたパターン（ｄｐ）によって置換することによって、前記プリデコーディングされたタプル（ｗ’）のシーケンスを、ｄｋデコード可能なタプル（ｖ’）のシーケンスにＲＭＴＲデコーディングするステップと、
前記ｄｋデコード可能なタプル（ｖ’）のシーケンスをＲＬＬデコーディングされたタプル（ｕ’）のシーケンスに、ｄｋデコーディングするステップとを含み、
前記ｄｋデコーディングは、前記下方ランレングス制限（ｄ）および前記第２の上方ランレングス制限（ｋ）より小さい第１の上方ランレングス制限（ｋｌ）を有する、ｄｋデコーダ（２０１）を用いて行われることを特徴とする方法。
【請求項６】
前記バイナリ信号の値範囲が、第１のバイナリ値（［０］）および第２のバイナリ値（［１］）を含み、前記トリガーパターン（ｔｐ）は、［１］［０］(k)［１］［０］(t)からなり、デコーディングされたパターンは
【数２】
2008278497.tif 000010
からなり、表記［ｘ］(y)は、バイナリ値またはバイナリ値のストリングｘのｙ倍の連続繰返しを示し、ｔは、次式
０≦２ｔ≦（ｄ＋１）・ｒ−１−ｋｌ
に従う事前定義されたパラメータであることを特徴とする請求項５に記載の方法。
【請求項７】
下方ランレングス制限（ｄ）、第２の上方ランレングス制限（ｋ）、およびＲＭＴＲ制約（ｒ）に従うように、バイナリデータをチャネルエンコーディングするための装置において、前記下方ランレングス制限（ｄ）を備えるｄｋエンコーダ（１０１）と、ＮＲＺＩ変調を行うプリコーダ（１０３）とを有し、前記ｄｋエンコーダ（１０１）と前記プリコーダ（１０３）との間で、データが、禁止パターン（ｆｐ）を該禁止パターン（ｆｐ）と同じ長さを有する現在の置換パターンにより置換するＲＭＴＲエンコーダ（１０２）を通過させられる装置であって、
前記ｄｋエンコーダ（１０１）は、第２の上方ランレングス制限（ｋ）より小さい第１の上方ランレングス制限（ｋ１）を有し、
前記現在の置換パターンは、２つの事前定義された置換パターンの組（ｒｐ１，ｒｐ２）から選択されることを特徴とする装置。
【請求項８】
下方ランレングス制限（ｄ）、第２の上方ランレングス制限（ｋ）、およびＲＭＴＲ制約（ｒ）に従うバイナリデータをチャネルデコーディングするための装置において、
トリガーパターン（ｔｐ）を、該トリガーパターン（ｔｐ）と同じ長さを有するデコーディングされたパターン（ｄｐ）により置換するＲＭＴＲデコーダ（２０２）に接続された、ＮＲＺＩ変調のためのプリデコーダ（２０３）を有し、後者はより低いランレングス制限（ｄ）を有するｄｋデコーダ（２０１）に接続されている装置であって、
前記ｄｋデコーダ（２０１）は、前記第２の上方ランレングス制限（ｋ）よりも小さい第１の上方ランレングス制限（ｋ１）を有することを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調および復調とも呼ばれることのある、チャネルコーディングおよびチャネルデコーディングに関し、特にＲＭＴＲ制限コーディング（Ｒｅｐｅａｔｅｄ  Ｍｉｎｉｍｕｍ  Ｔｒａｎｓｉｔｉｏｎ  Ｒｕｎｌｅｎｇｔｈ  ｌｉｍｉｔｅｄ  ｃｏｄｉｎｇ）に関する。
【背景技術】
【０００２】
時間における信号の変換としての記憶は、帯域制限されたチャネルとしてモデル化することが可能であり、特にデジタル信号読出しに対しては、ビットクロックは通常、読出し信号から再生される。両方の事実が、ランレングス制限チャネルコードまたはＲＬＬチャネルコードがデジタル記憶媒体に使用されている理由である。（ｄ，ｋ）コードとして知られているそれらのコードは、任意のペイロードワード（ｐａｙｌｏａｄ  ｗｏｒｄ）の任意のシーケンスを、連続する「１」の間に少なくともｄ個、かつ最大でｋ個の「０」を有する、チャネルワードのシーケンスに変換する。その後のトランスコーディング（ｔｒａｎｓｃｏｄｉｎｇ）またはプリコーディング（ｐｒｅｃｏｄｉｎｇ）段階において、このように隔離された「１」を含むシーケンスが出力信号に変換され、この場合に、シーケンスにおける「１」のそれぞれが、その出力信号における状態変化を発生させる。デジタル光記憶において、そのような状態変化は、「ピット（ｐｉｔ）」から「スペース（ｓｐａｃｅ）」へ、またはその逆の変化であり、磁気記録においては、状態変化は「プラス」から「マイナス」の磁気方位へ、またはその逆の変化である。このトランスコーディングは、ＮＲＺＩコーディングと呼ばれており、数学的な取扱いの容易さから、概念的には、振幅の出力値ｘ∈｛−１，＋１｝へのマッピングが続いて行われることがある。記憶装置の物理的基盤にかかわらず、シーケンスにおける「１」の距離についての制限は、上方および下方が制限された長さの記憶トラック上での、状態変化の間の物理的に均質な領域に変換される。
【０００３】
図３は、ｄｋエンコーダ３０１とプリコーダ（ｐｒｅｃｏｄｅｒ）３０２とを有する、従来技術ＲＬＬエンコーダのブロック図である。ｄｋエンコーダ３０１は、事前定義された数のバイナリ要素からなる非制約データタプル（ｔｕｐｌｅｓ）ｕを、｛「０」，「１」｝からバイナリ要素の制約タプルｖへと変換する。ここで、「非制約（ｕｎｃｏｎｓｔｒａｉｎｅｄ）」とは、タプル内でいかなる要素値の組合せも発生可能であることを意味し、それに対応して、「制約（ｃｏｎｓｔｒａｉｎｅｄ）」とは、本明細書において記述する場合には、ある種の値の組合せが禁止されていることを意味する。このような制約条件の結果として、制約タプルｖの長さまたは次元数は、データタプルｕの次元数よりも大きくなることは避けられない。１つの典型的な例として、長さ２のデータタプルは、長さ３の制約タプルにｄｋエンコーディングされる。制約タプルｖのシーケンスは、最小ランレングス制約ｄおよび最大ランレングス制約ｋを満足するか、またはそれに従う。ｄ−制約は、連続する「１」の間に少なくともｄ個の「ゼロ」があることを要求し、ｋ−制約は、任意の２つの連続する「１」の間に最大でｋ個の「ゼロ」があることを要求する。制約タプルｖは、プリコーダ３０２においてＮＲＺＩ手法によってプリコーディングされて、プリコーディングされたタプルｘになり、それが記憶される。
【０００４】
図４は、対応する従来技術ＲＬＬデコーダのブロック図である。読出しタプルｘ’は、プリデコーダ（ｐｒｅｄｅｃｏｄｅｒ）４０２においてプリデコーディングされて、ｄｋデコード可能なタプルｖ’となり、このｄｋデコード可能なタプルｖ’は、ｄｋデコーダ４０１においてｄｋデコードされて、ＲＬＬデコーディングされたタプルｕ’となる。以下のすべてを通して、「ｄｋエンコーダ」や「ｄｋデコーダ」の用語は、変形することなく一般的な方法としてランレングス制限コーディングの原理を表記するために使用するが、これに対して、それぞれ関係する下方および上方の制限に対しては、具体的な変数を用いて「（ｄ，ｋ）」のような形式を利用することにする。
【０００５】
最近の高密度記憶においては、コードがさらに別の制約に従うのが重要であることがわかっている。すなわち、過剰な数の最小許容長さｄのランが、直後に連続することは禁止される（すなわち、チャネルコーディングされたビットストリームにおいて起きてはならない）。これは、ＲＭＴＲ制約（Ｒｅｐｅａｔｅｄ  Ｍｉｎｉｍｕｍ  Ｔｒａｎｓｉｔｉｏｎ  Ｒｕｎｌｅｎｇｔｈ  ｃｏｎｓｔｒａｉｎｔ）として知られており、チャネルに対して要求されると、そのチャネルに使用される、すべてのチャネルエンコーディング方法および装置は、この追加の制約を満たすようにしなくてはならない。
【０００６】
ＲＭＴＲ制約ＲＬＬチャネルコードは、ブルーレーザーディスクのような最近の高密度光学記憶媒体に使用されている。従来技術チャネルコーディングにおいては、ＲＭＴＲ制約を満たすことは、チャネルコーダー（ｃｏｄｅｒ）またはコード生成ルール中に、直接または経験的に「埋め込まれる」ことが多かった。
【０００７】
特許文献１には、非制約２値化シーケンスを制約２値化シーケンスに可逆的に変換する有限状態マシン（ＦＳＭ：Ｆｉｎｉｔｅ  Ｓｔａｔｅ  Ｍａｃｈｉｎｅ）、およびそれと共に使用される有限予見状態非依存型デコーダ（ｆｉｎｉｔｅ  ｌｏｏｋａｈｅａｄ  ｓｔａｔｅ−ｉｎｄｅｐｅｎｄｅｎｔ  ｄｅｃｏｄｅｒ）について記載されている。これに基づいて、特許文献２には、記憶および通信における、高デューティサイクル非制約バイナリ信号シーケンスを縮減する方法および手段が記載されている。所与のＲＬＬコードを経験的に修正することによって、通常、高デューティサイクルＲＬＬコードシーケンスにマッピングされる、バイナリシーケンスは、無限に繰り返されるのを防止されるか、または排除される。特許文献２に記載されている方法および手段は、実現がより複雑であることを意味する拡張有限状態マシン（ＦＳＭ）をそれが使用するという、欠点を有することがわかる。また、それらの知見が一般化できるのかどうか、またはどのようにして一般化されるのかについては何も開示されていない。
【０００８】
特許文献３には、変調および復調用の装置および方法が記載されており、この場合には、コーディングされたデータ内に、最小ランが繰り返されるコードシーケンスを検出して、結果的にそれらを所定のビットシーケンスに変換することによって、ＲＭＴＲ制約が実現されている。所定のコードシーケンスに対して、異なる代替案が記載されており、選択のルールが与えられているが、いずれの実施形態においても、単一のそのような所定のコードシーケンスが常に使用される。
【０００９】
【特許文献１】米国特許第４４１３２５１号明細書
【特許文献２】国際公開第００／０３３９２号パンフレット
【特許文献３】米国特許第６３６９７２４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、特許文献３に開示されているコード置換方式では、単一の所定コードシーケンスが常に使用されるということが欠点となることを認識した。いくつかのそのようなパターンの組から１つの置換パターンを選択して応用することを可能にする置換方式は、その選択によって結果として得られるビットストリームの特徴、例えば、その累積デジタル和（ｒｕｎｎｉｎｇ  ｄｉｇｉｔａｌ  ｓｕｍ）に影響を与えることができるという利点をもたらすことになる。
【課題を解決するための手段】
【００１１】
従来技術と同様に、ＲＭＴＲ制限制約を満たすことは、概念的にはコード設計またはＲＬＬコーディングとは分離され、別個のポストエンコーディング／プリデコーディングステップによって達成される。したがって、具体的には、外部的に望ましい最大ランレングスｋよりも小さい内部最大ランレングスｋ１を有する、従来型（ｄ，ｋ１）ＲＬＬ制限コードは、禁止されたＲＭＴＲを消去する、後続のポストエンコーディング段階と組み合わされる。この結果は、追加的にＲＭＴＬ制限に従う、（ｄ，ｋ）ＲＬＬ制約コーディングである。それに対応して、関連するデコーダは、ポストエンコーディング段階の逆動作を実行する、プリデコーディング段階と、それに加えて後続の（ｄ，ｋ１）デコーダを有する。
【００１２】
言い換えると、本発明は、従来型（ｄ，ｋ１）エンコーダまたはエンコーディングを、ＲＭＴＲ制約への準拠を達成する別個のポストプロセシング段階と組み合わせる、チャネルエンコーディング方法および装置を提案する。このポストプロセシングは、ＲＭＴＲ制約に違反する、禁止パターンとも言われるそれらのビットシーケンスを、内部最大ランレングス制限ｋ１の範囲外であるが、制限ｋ＞ｋ１の範囲内である、置換パターンと言われる他のビットシーケンスによって置き換えることによって、それを行う。本発明は、ポストエンコーディングステップが、ＲＭＴＲに違反するビットパターンを置換するのに使用される代替置換パターンを提供することを、可能にする。代替置換パターンの間で適当な選択を行うことによって、ランニングデジタル和ＲＤＳによって説明される出力ビットストリームの低周波数コンテンツのような、結果として得られるビットストリームの性質および特性に、有利な影響を与えることができる。
【００１３】
有利には、本発明によるコードは、禁止されたランレングスの追加の特徴を有するように設計することが可能であり、この場合には、ｋ１よりも大きく、ｋよりも小さい、あるランレングスは、出力ビットストリーム内では発生しないことになる。
【００１４】
本発明の有利な発展においては、ｋ制約を破ることなくｓｙｎｃパターンを挿入するのに、禁止されたランレングスが使用される。言い換えると、本発明は、同期パターンの新しい概念を可能にする。従来技術において、（ｄ，ｋ）ランレングスコーディングされたデータストリーム中に、規則間隔で、間にあるデータチャンクの（ｄ，ｋ）ランレングス制約に意図的に違反するｓｙｎｃパターンを挿入することが知られている。具体的には、ＲＬＬコードの最大許容ランレングスよりも大きいランレングスを含むｓｙｎｃパターンが使用される。しかしながら、本発明によって生成されるコードは、それらが有する禁止されたランレングス特徴を利用することによって、同期目的で、（ｄ，ｋ）範囲内から１つまたは２つ以上のランレングスの所定の組を保留する。
【００１５】
それに対応して、本発明による方法は、データタプルの入力シーケンスに含まれるバイナリデータのチャネルエンコーディングを実行する。下方ランレングス制限、第２の上方ランレングス制限、およびＲＭＴＲ制約への追従は、入力シーケンスを、下方ランレングス制限および第２の上方ランレングス制限よりも小さい第１の上方ランレングス制限を有する、ＲＬＬエンコーダを使用して制約タプルのシーケンスにエンコーディングすること、制約タプルのシーケンスから、ＲＭＴＲ制約に従う出力タプルのシーケンスを生成し、所定の禁止パターンの発生を、禁止パターンと同一の長さを有し、かつ２つの置換パターンの所定の組から選択される、現在の置換パターンによって置換すること、およびＮＲＺＩ変調によって出力タプルのシーケンスを、チャネルで使用されるプリコーディングされたタプルのシーケンスにポストエンコーディングすること、によって達成される。
【００１６】
有利には、本発明による方法において、禁止パターンｆｐは、
【００１７】
【数１】
2008278497.tif 000003
【００１８】
からなり、置換パターンの事前定義された組は、［０］(d+1)［１］［０］(k)［１］［０］(t)［０］(d)［１］からなる第１の置換パターンｒｐ１と、［０］(d+1)［１］［０］(d)［１］［０］(k)［１］［０］(t)からなる第２の置換パターンｒｐ２とからなる。この点、および本出願の全説明を通して、［０］および［１］はそれぞれ、バイナリデータの第１および第２のバイナリ値を表わし、［ｘ］(y)の表記は、バイナリ値またはバイナリ値のストリングｘのｙ倍の連続繰返しを示し、ｔは、次式
０≦２ｔ≦（ｄ＋１）・ｒ−１−ｋｌ              （１）
に従う事前定義されたパラメータであり、ｒは最小ランレングスの最大許容繰返し数、すなわちＲＭＴＲ制限である。
【００１９】
これらのパターンを使用することは、置換パターンが、ＮＲＺＩ変調信号のランニング
デジタル和に対する反対極性の寄与をもたらすという利点を有する。
【００２０】
有利には、本発明による方法においては、累積デジタル和が、例えばプリコーディングされたビットシーケンスから、またはＲＭＴＲコーディングされたシーケンスから計算され、置換パターンの組からの現在置換パターンの選択は、累積デジタル和ができる限りゼロに近く留まるように行われる。
【００２１】
本発明による別の方法は、下方ランレングス制限、第２の上方ランレングス制限、およびＲＭＴＲ制約に従うバイナリデータをチャネルデコーディングする。非制約ペイロードデータタプルの復元への変換は、チャネルから読み出される読出しタプルのシーケンスから、ＮＲＺＩ復調によってプリデコーディングすることによってプリデコーディングされたタプルのシーケンスを生成すること、プリデコーディングされたタプルのシーケンスから、ＲＭＴＲデコーダ内で、トリガーパターンの発生を、トリガーパターンと同じ長さのデコーディングされたパターンによって置換することによってｄｋデコーディング可能なタプルのシーケンスを生成すること、および下方ランレングス制限および第２の上方ランレングス制限より小さい第１の上方ランレングス制限を有する、ｄｋデコーダを使用して、ｄｋデコーディング可能なタプルのシーケンスをＲＬＬデコーディングされたタプルにｄｋデコーディングすること、によって達成される。
【００２２】
有利には、この方法においては、トリガーパターンは、［１］［０］(k)［１］［０］(t)からなり、デコーディングされたパターンは
【００２３】
【数２】
2008278497.tif 000004
【００２４】
からなる。これは、エンコーダ側でいずれの置換パターンが使用されていようとも、単一のトリガーパターンによって、逆置換を実行することができるという利点がある。
【００２５】
バイナリデータをチャネルエンコーディングするための、本発明による装置は、下方ランレングス制限を備えるｄｋエンコーダと、ＮＲＺＩ変調を行うプリコーダとを有する。下方ランレングス制限、第２の上方ランレングス制限、およびＲＭＴＲ制約への追従を達成するために、上記装置内のｄｋエンコーダは、第２の上方ランレングス制限よりも小さい第１の上方ランレングス制限を有し、ｄｋエンコーダとプリコーダの間で、データがＲＭＴＲエンコーダを通過させられて、禁止パターンと同じ長さを有する２つの置換パターンの一方による禁止パターンの置換が行われる。
【００２６】
下方ランレングス制限、第２の上方ランレングス制限、およびＲＭＴＲ制約に追従するバイナリデータをチャネルデコーディングするための本発明による装置は、ＮＲＺＩ復調のためのプリデコーダと、下方ランレングス制限を備えるｄｋデコーダとを有する。非制約ペイロードデータタプルの復元へ変換するために、データは、プリデコーダとｄｋデコーダの間でＲＭＴＲデコーダを通過させられて、このＲＭＴＲデコーダは、トリガーパターンの発生があれば、それをトリガーパターンと同じ長さを有するデコーディングされたパターンによって置換する。この装置のｄｋデコーダは、第２の上方ランレングス制限よりも小さい第１の上方ランレングス制限を有する。
【００２７】
本発明の例示的な実施形態を、図面において示すとともに、より詳細には以下の記述において説明する。
【発明を実施するための最良の形態】
【００２８】
図３に示す従来技術ＲＬＬエンコーダにおいては、ｄｋエンコーダ３０１は、ＲＭＴＲ制限のいずれの処理も行わず、その結果、１≦ρ≦∞であるρ個の繰返し最小ランレングスを有する、次の形式
【００２９】
【数３】
2008278497.tif 000005
【００３０】
の任意の繰返しパターンが、制約タプルｖのシーケンスに表れる可能性がある。これらのパターンの内で、ρ＞ｒを有するものは、除去しなくてはならないＲＭＴＲ違反パターンである。これにおいて、上記のように定義される、表記「［ｘ］(y)」は、再帰的に使用され、［ｘ］(0)という特殊な場合が、ｘの値にかかわらず空のストリングまたはビットストリームであると解釈する、と定義することによって一般化される。
【００３１】
図１は、本発明によるＲＭＴＲ−追従型ＲＬＬエンコーダのブロック図である。このエンコーダは、（ｄ，ｋ１）のランレングス制限に従う、従来型のｄｋエンコーダ１０１と、ＮＲＺＩ変調およびマッピング用の従来型プリコーダ１０３とを有する。本発明によれば、ＲＭＴＲエンコーダ１０２が、ｄｋエンコーダ１０１とプリコーダ１０３の間に配置されている。データタプルｕのシーケンスから、ｄｋエンコーダ１０１は、ｄｋエンコーディングによって制約タプルｖのシーケンスを生成する。この制約タプルｖのシーケンスから、ｋ＝（ｄ＋１）・ｒ−ｔ−１＞ｋ１となるように適当に選択された設計パラメータｔ≧０を用いて、ＲＭＴＲエンコーダ１０２は、制約タプルｖのシーケンスの内部のすべての禁止パターン、すなわちρ＞ｒ
【００３２】
【数４】
2008278497.tif 000006
【００３３】
である場合、を第１の置換パターン
ｒｐｌ＝［０］(d+1)［１］［０］(k)［１］［０］(t)［０］(d)［１］  （２ａ）
または、第２の置換パターン
ｒｐ２＝［０］(d+1)［１］［０］(d)［１］［０］(k)［１］［０］(t)  （２ｂ）
で置換することによって、ＲＭＴＲエンコーディングされたタプルｗのシーケンスを生成する。ｖ内のその他のパターンはすべて、ｗへとバイパスされる。
【００３４】
式（２）、（２ａ）および（２ｂ）を注意深く調べると次のことがわかる：
・置換する行為は、最大ランレングスをｋ１からｋ＞ｋ１へと増大させる。
・禁止パターンｆｐの全体長さ、
Ｌfp＝（ｄ＋２）＋（ｄ＋１）・（ｒ＋１）は、２つの置換パターンｒｐ１、ｒｐ２のそれぞれの長さに等しい。すなわち、置換する行為は、シーケンス長さを変更しない。言い換えると、ＲＭＴＲエンコーディングは、いかなる冗長性も追加することなく達成される。
・禁止パターンｆｐの先頭サブストリング［０］(d+1)［１］は、実際にはそれ自体によって置換されており、これはまったく置換されないのと等価である。この先頭サブストリングを禁止パターンに含めることは、禁止最小遷移ランの開始に印をつけるか、またはそれを特徴づけるインジケータとしての役割だけを果たすものであり、先頭サブストリングは、禁止最小遷移ランの一部ではない。
・両置換パターンは、その中央または末尾に、それぞれ最小ラン［０］(d)［１］の１つの事例を含む。したがって、上記の式が一見して示すこと以外に、実際に「置換されて除かれる」ものは、最小ランの（ｒ＋１）倍繰返しではなく、単にｒ倍繰返しである。
・禁止パターンｆｐにおける［１］の数は、ｒ＋２であり、置換パターンｒｐ１、ｒｐ２の「１」の数は３で一定である。したがって、結果として得られるコードが、パリティ保存であると考えられるかどうかは、ｒに依存する。いずれの場合にも、置換パターンの間での選択によっては、パリティは変化しない。
・後続のＮＲＺＩ変調を念頭におき、一般性を失うことなく、置換パターンの先頭サブストリング［０］(d+1)［１］の後に、「ピット（ｐｉｔ）」または「プラス」のパリティがあると仮定すると、ＲＤＳは、第１の置換パターンを使用すると、寄与ｃ１＝−（ｋ＋１）＋（ｔ＋ｄ＋１）だけ変わり、これに対して、第２の置換パターンを使用すると、ＲＤＳ寄与ｃ２＝−（ｄ＋１）＋（ｋ＋１）−ｔが結果として得られ、これはｃ１の正反対である。
【００３５】
置換において考慮に入れなくてはならない特殊な注意があり、それは、制約タプルｖのシーケンスが非常に多数の最小レングスランを含む、すなわちρ＞＞ｒであると、その結果、ＲＭＴＲ制約を満たすために、実際には２つ以上の直接的に連続する置換が必要である場合である。上記の式（２）、（２ａ）、（２ｂ）で定義される置換は、置換が以下のことを包含する場合にのみ、このような場合を範囲に含む：
・ｔ＝０の場合には、置換が行われた後に、次の［０］(d+1)［１］パターンの探索は、それがどちらの置換パターンが使用されたかにはかかわらず置換の出力に発生するので、［０］(k)［１］項の（ｄ＋１）個の最新のゼロにおいて、開始しなくてはならない。
・ｔ＞０の場合には、置換が行われた後に、次の［０］(d+1)［１］パターンの探索は、それがどちらの置換パターンが使用されたかにはかかわらず置換の出力に発生するので、［０］(t)項の最新のゼロから開始しなくてはならない。重要なことは、置換を行った後に、次の禁止パターンの探索は、実際には、出力されたばかりのビットストリング内の位置で開始しなくてはならないことである。
【００３６】
上記の式（２）、（２ａ）、（２ｂ）で定義される置換は、ＲＭＴＲエンコーディングされたタプルｗのシーケンス内に発生する「０」のランレングスについて、別の有利な特性がある：
・置換パターン内で内部的に、第１の置換パターンｒｐ１は、長さｋと（ｔ＋ｄ）のランを含み、第２の置換パターンｒｐ２は、長さｄとｋのランを含む。プレフィックス［０］(d+1)［１］は、置換によって変化しないままであるので、これらの考慮には無視することができる。
・置換パターンの冒頭と末尾、すなわち置換パターンが先行および後続のビットストリーム部分と隣接する場所では、第１の置換パターンｒｐ１の場合には、新しいランレングスは生成されていない。具体的には、この置換パターンの末尾における［１］のために、ビットストリーム内のすべての後続のゼロランは無変化のままになる。
・これに対して、第２の置換パターンｒｐ２は、［０］(t)で終了、すなわち長さｔのゼロのランで終了する。しかしそのランは［１］で終了しないので、その有効長さは、置換パターンおよび後続の接続するビットストリームに注目しない限り、未定義のままである。
・後続のビットストリームは、禁止パターンｆｐの後のｄｋコーディングされたストリームからの起源が理由で、常に長さｓのゼロのランで始まり、ｄ≦ｓ≦ｋ１に従い、［１］がその後に続く。ここで留意すべきことは、ｄ＝０の場合には、このゼロのランは、実際には存在しない可能性があることである。どのような場合でも、長さｓのゼロのランが後に続く、長さｔのゼロのランは結合して、結果として長さ（ｔ＋ｓ）のゼロのランとなる。特に、ｓが上述のように境界が定まっていると、結果として得られるランレングスは、実際にｔ＋ｄ≦ｔ＋ｓ≦ｔ＋ｋｌによって境界が定まっている。
・要約すると、置換の結果として、ｄの長さ、およびｄ＋ｔとｋ１＋１の間（両端を含む）の任意の長さを有する、新しいゼロのランが生成される。ビットストリーム内で変化のないままであるゼロのランとともに、ＲＭＴＲコーディングされたビットストリームは、間隔［ｄ，ｋ１＋ｔ］からのすべてのランレングスおよび単数ランレングスｋを有する可能性がある。
・とりわけ、反対に、これらの中間の長さ、すなわちｋ１＋ｔ＋１からｋ−１（両端を含む）の長さを有するランは、生成されないことになる。もちろん、この特性を具現化するためには、ｋｌ＋ｔ＋１≦ｋ−１が成立しなくてはならない。
【００３７】
より長いまたは短いランは生成されているのに対して、間隔［ｄ，ｋ］内からのあるランレングスが生成されていない、上記のコード構成において、これらの発生しないランレングスは、任意の種類の通知（ｓｉｇｎａｌｉｎｇ）目的、特に同期情報を移送するのに使用することができる。帯域制限チャネル用のｄ，ｋエンコーディングにおいては、ＲＬＬコーディングされたビットストリーム中に、規則間隔で、ＲＬＬ符合の上方制限ｋに意図的に違反するゼロのランを含む、同期パターンをつなぎ合わせることによって、同期情報を提供することが知られている。本発明によるエンコーディング方法を用いて、非発生ランレングスの１つ、すなわち間隔［ｄ，ｋ］の高密度のサブセット内からのランレングスを含む、同期パターンを代わりにつなぎ合わせることができる。
【００３８】
図２は、図１に示すＲＭＴＲ−追従ＲＬＬエンコーダの対応物である、本発明によるＲＭＴＲ−追従ＲＬＬデコーダを示すブロックである。このデコーダは、逆マッピングとＮＲＺＩ復調用の従来型プリデコーダ２０３と、（ｄ，ｋ１）のランレングス制限に従う、従来型ｄｋデコーダ２０１とを有する。本発明によれば、以下にさらに詳細に述べるＲＭＴＲデコーダ２０２は、プリデコーダ２０３とｄｋデコーダ２０１の間に配置されている。
【００３９】
図５は、本発明による上記のＲＭＴＲエンコーダ１０２の実現形態を示すブロック図である。ｄｋエンコーダ１０１からの制約タプルｖのシーケンスが、ＤＣコントローラ５０１に入力され、次いで、以下に説明するように、禁止パターン検出器５０２に、さらにファーストインファーストアウトメモリすなわちＦＩＦＯ５０５に入力される。禁止パターン検出器５０２が禁止パターンｆｐの事例を検出しない限りＦＩＦＯ５０５を介して遅延されている、制約タプルｖは、ＲＭＴＲエンコーディングされたタプルｗのシーケンス中に多重化５０７される。禁止パターン検出器５０２が禁止パターンｆｐの事例を検出すると、第１の置換パターン生成装置５０３からの式（２ａ）による第１の置換パターンｒｐ１か、または第２の置換パターン生成装置５０４からの式（２ｂ）による第２の置換パターンｒｐ２が、ＲＭＴＲエンコーディングされたタプルｗのシーケンス中に多重化５０７される。
【００４０】
記憶読出し側での信号再生に関係する様々な理由から、媒体に書き込まれている出力信号ｗが、「ＤＣフリー」であること、言い換えると、少なくとも平均で、この信号が、「スペース」と同数の「ピット」を含むか、または磁気ケース内で「マイナス」と同数の「プラス」を含むことが重要である。この望ましい特性を評価する基準として、累積デジタル和またはＲＤＳが使用される。対称的に評価された出力値ｗ∈｛−１，１｝のドメインにおいて、ＲＤＳはある開始時間から現在時刻まで求めた時間積分に対応する。しかし、ＲＤＳは、ＮＲＺＩプリコーダの前、すなわちｄｋエンコーディングされた制約タプルｖのドメインにおいて、導出することもできる。帰するところ、隔離された「１」同士の間の「０」のランを連続的に使用して、アップダウンカウンタにおいて二者択一式にカウントアップおよびカウントダウンすることになる。ＲＤＳそれ自体に加えて、その変動も、コードがＤＣフリーであるかどうかの基準としても使用される。この変動は、デジタル和変動（Ｄｉｇｉｔａｌ  Ｓｕｍ  Ｖａｒｉａｔｉｏｎ）またはＤＳＶと名づけられ、ＤＳＶ＝ｍａｘ（ＲＤＳ）−ｍｉｎ（ＲＤＳ）＋１として定義される。
【００４１】
第１の置換パターンｒｐ１と第２の置換パターンｒｐ２との間で選択することによって、ＤＣ制御または累積デジタル和制御を、ＤＣコントローラ５０１によって制御して、任意選択で実行してもよい。ＤＣ制御の１つの手法は、プリコーディングされたタプルのシーケンスの累積デジタル和を評価することである。
【００４２】
ＲＭＴＲエンコーダ１０２からのＲＭＴＲエンコーディングされたタプルｗのシーケンスは、ランレングス制限（ｄ，ｋ）だけでなくＲＭＴＲ制約ｒにも従う。上述のように、本発明による方法においては、本質的に、ＲＭＴＲエンコーディングされたタプルｗのシーケンス内で正当な最大ランレングスｋは、ｄｋエンコーダ１０１の内部最大ランレングスｋ１よりも大きくなくてはならない。パラメータｔは、式（１）で説明したように、ランレングス制限ｄ、ｋ１、ｋおよびＲＭＴＲ制約ｒだけに制限されて、エンコーダ設計の自由度を構成する。
【００４３】
図６は、ｄｋデコード可能なタプルｖ’のシーケンスを生成する、本発明によるＲＭＴＲデコーダ２０２の実現形態を示すブロック図である。有利には、式（２ａ）による第１の置換パターンｒｐ１か、または式（２ｂ）による第２の置換パターンｒｐ２のいずれをエンコーディングに使用したかに関係なく、ＲＭＴＲ−デコーディングは、プリデコーディングされたタプルｗ’のシーケンス内で、所定のトリガーパターン
ｔｐ＝［１］［０］(k)［１］［０］(t)    （３）
の発生があればそれを、所定のデコーディングされたパターン
【００４４】
【数５】
2008278497.tif 000007
【００４５】
によって置換することによって実行される。ｗ’範囲内の任意その他のパターンは、変化することなくｖ’にバイパスされる。
【００４６】
図７は、本発明による、ブロック長さをＬｂとする、制約タプルｖのシーケンスのブロックバイブロックＲＭＴＲエンコーディングを示す。ここで特別な注意が必要なのは、式（２）による禁止パターンｆｐは、その全体長さをＬfp＝（ｄ＋２）＋（ｄ＋１）・（ｒ＋１）とすると、特に、事実上、それがブロック境界を越えるすべての位置を含み、ビットストリーム内のどこにでも出現する可能性があることである。したがって、パターンの見落としがないように注意が必要である。この問題は、連続するブロック間の各接合部において長さＬｏの可変オーバラップを使用することによって解決可能である。これは、最後のＬｏビットは、現在ブロック内ではエンコーディングされず、次のブロック内でエンコーディングされることを意味する。任意のブロックにおいてオーバラップ長さＬｏがとる個々の値は、まさに部分禁止パターンがブロックの末尾で見つかるかどうか、およびその場所に依存する。しかしながら、Ｌｏは、禁止パターンｆｐのビットの１つを除きすべてのビットがブロックの最後に含まれる場合に対応して、Ｌo,max＝Ｌfp−１の最大値に制限され、その結果、その最後のビットは、後続のブロック内で見つかる。言い換えると、ブロックの最後のＬo,maxビットを試験するために、禁止パターン検出装置５０２は、連続位置で始まるブロックテイル、すなわち直線的に減少する長さのビットストリームを、禁止パターンｆｐの最初から、相応して短縮されたサブストリングと比較する。この比較が発火するときにはいつも、ブロックの最後は、内部的に記録され、キャリーオーバとして後続ブロックのビットストリームへと前に付加される。
【００４７】
表は、異なるＲＬＬコードに対する、本発明によるＲＭＴＲパターンエンコーディングの例をリストしている。それぞれの例において、表に「ａ」から「ｉ」として指名されて、コードパラメータ値が示され、その後に制約タプルｖのシーケンスから採取したと仮定される、ＲＭＴＲ制約ｒに違反する短いランのシーケンスの事例を示す、例示ビットストリームが続いている。その下には、ＲＭＴＲエンコーディングされたタプルｗのシーケンスから採取されたと仮定されるために、「１）ｗ」と名づけられて、ビットストリングが示されており、この場合には、禁止パターンｆｐが第１の置換パターンｒｐ１によって置換されている。同様に、表の「２）ｗ」と名づけられた行は、禁止パターンｆｐが第２の置換パターンｒｐ２によって置換されている、ビットストリームを示す。
【００４８】
例「ａ」から「ｃ」は、ほとんどの重要な場合が、「１」が直ちに連続するビットストリームであるので、最小ランレングス制約ｄ＝０を仮定し、その結果として、ＮＲＺＩ変調信号は、それぞれの直後で変更を有することになる。
【００４９】
それに対応して、例「ｄ」および「ｅ」はｄ＝１であり、例「ｆ」から「ｉ」はｄ＝２である。
【００５０】
本発明によるＲＭＴＲエンコーダ／デコーダは、それ自体はＲＭＴＲ制限に対処しない、任意の既存のＲＬＬコードに、ＲＭＴＲ制約ｒを加える。これは、コード中にいかなる冗長性も導入することなく行われる。したがって、下地になるＲＬＬコードの設計は、より簡単かつ容易に保つことができる。ＤＣ制御は、任意選択のエンコーディングによって実施することができる。これは、最大ＲＭＴＲ長ｒを１だけ増大させる。
【００５１】
本発明の核心は、ｋ１−制約ＲＬＬコーディングされたシーケンス内のｒの繰返し最小遷移ラン（ＲＭＴＲ）を、エンコーディングによってｋ＞ｋ１の連続ゼロのランにすることである。ｒおよびｋを適切に選択すれば、エンコーディングは、ＤＣまたはＲＤＳ制御可能な方法で行うことができる。本発明は、ポストエンコーディング／プリデコーディングステップとして、任意のＲＬＬコードに応用することができる。
【００５２】
言い換えると、ｄｋエンコーダ段階１０１とプリコーディング段階１０３を備えるチャネルエンコーダにおいては、ＲＭＴＲ制約ｒの追従が達成されるが、その理由は、ｄｋエンコーダ１０１とプリコーダ１０３との間で、データがＲＭＴＲエンコーダ１０２を通過させられ、このＲＭＴＲエンコーダ１０２が、禁止パターンｆｐの発生を、この禁止パターンｆｐと同じ長さを有する、現在置換パターンによって置換するからである。それぞれの現在置換パターンを、事前定義された２つの異なる置換パターンｒｐ１、ｒｐ２の組から適切に選択することによって、エンコーダ出力に対するＤＣ制御が達成される。対応するデコーダについて記述されており、これもパターン置換を利用する。
【００５３】
【表１】
2008278497.tif 000008
【図面の簡単な説明】
【００５４】
【図１】本発明によるチャネルエンコーダを示すブロック図である。
【図２】本発明によるチャネルデコーダを示すブロック図である。
【図３】既知のＲＬＬチャネルエンコーダを示すブロック図である。
【図４】既知のＲＬＬチャネルデコーダを示すブロック図である。
【図５】本発明によるＲＭＴＲエンコーダを示す図である。
【図６】本発明によるＲＭＴＲデコーダを示す図である。
【図７】本発明によるブロック−バイ−ブロックＲＭＴＲエンコーディングを示す図である。
【図１】
2008278497.tif 000011
【図２】
2008278497.tif 000012
【図３】
2008278497.tif 000013
【図４】
2008278497.tif 000014
【図５】
2008278497.tif 000015
【図６】
2008278497.tif 000016
【図７】
2008278497.tif 000017