(57)【要約】      （修正有）【課題】表示ムラを低減することができる配線構造及び表示装置を提供することを目的とする。【解決手段】  本発明の一態様にかかる配線構造は、アレイ基板上に形成された長さの異なる複数のゲート引き回し配線１３１ａと、複数のゲート引き回し配線に対応して設けられ、ゲート引き回し配線を切断する複数の配線切断部２３２と、配線切断部２３２で切断された引き回し配線を接続する接続部２３とを備え、接続部２３には、配線切断部２３２によって切断された引き回し配線を導通させる接続導電膜２３３が形成され、複数のゲート引き回し配線間の抵抗差に応じて、接続導電膜２３３の幅、及び配線切断部２３２の長さの少なくとも一方が、複数のゲート引き回し配線間で変化しているものである。【選択図】  図３
2008003134.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された長さの異なる複数の引き回し配線と、
前記複数の引き回し配線に対応して設けられ、前記引き回し配線を切断する複数の配線切断部と、
前記配線切断部で切断された引き回し配線を接続する接続部とを備え、
前記接続部には、前記配線切断部によって切断された引き回し配線を導通させる接続導電膜が形成され、
前記複数の引き回し配線間の抵抗差に応じて、前記接続導電膜の幅、及び前記配線切断部の長さの少なくとも一方が、前記複数の引き回し配線間で変化している配線構造。
【請求項２】
基板上に形成された第１導電層を有する複数の引き回し配線と、
前記第１導電層の上に設けられた第２導電層と、
前記第１導電層と前記第２導電層との間に配置された下層絶縁膜と、
前記複数の引き回し配線に対応して設けられ、前記引き回し配線の一部の区間を前記第１導電層と前記第２導電層とを有する積層構造にするよう前記引き回し配線の２箇所に設けられた接続部と、
前記接続部において前記第１導電層と前記第２導電層とを接続する接続導電膜と、を備え、
前記２箇所に設けられた前記接続部において、前記第２導電層の幅、及び長さの少なくとも一方が、前記複数の引き回し配線間の抵抗差に応じて前記複数の引き回し配線間で変化している配線構造。
【請求項３】
前記接続導電膜が前記複数の引き回し配線間の抵抗差に応じて、前記接続導電膜の幅、及び長さの少なくとも一方が、前記複数の引き回し配線間で変化している請求項２に記載の配線構造。
【請求項４】
前記接続導電膜が前記引き回し配線よりも高抵抗材料で形成されている請求項１乃至３のいずれかに記載の配線構造。
【請求項５】
前記接続導電膜が１本の前記引き回し配線に対して並列に接続されている請求項１乃至４のいずれかに記載の配線構造。
【請求項６】
表示領域内に形成され、前記引き回し配線とそれぞれ接続される複数の信号配線と、
前記表示領域の外側の額縁領域に設けられ、前記信号配線に信号を供給する駆動回路とをさらに備え、
前記複数の引き回し配線が前記額縁領域に形成され、
前記駆動回路の近傍に前記接続導電膜が形成されている請求項１乃至５のいずれかに記載の配線構造。
【請求項７】
表示領域内に形成され、前記複数の引き回し配線とそれぞれ接続される複数の信号配線と、
前記複数の引き回し配線が前記表示領域の外側に配置された額縁領域に形成され、
前記表示領域の端辺近傍に前記接続導電膜が形成されている請求項１乃至６のいずれかに記載の配線構造。
【請求項８】
前記接続導電膜が前記表示領域の対向する２端辺の近傍にそれぞれ配置されている請求項７に記載の配線構造。
【請求項９】
前記表示領域内に設けられた透明画素電極をさらに有し、
前記透明画素電極と同じ透明導電膜によって、前記接続導電膜が形成されている請求項６乃至８のいずれかに記載の配線構造。
【請求項１０】
前記基板と対向配置され、対向電極を有する対向基板をさらに備え、
前記接続部が、前記対向電極が設けられている領域以外に形成されている請求項６乃至９のいずれかに記載の配線構造。
【請求項１１】
請求項１乃至１０のいずれかに記載の配線構造が設けられた配線基板を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造及び表示装置に関し、特に詳しくは複数の引き回し配線を備える配線構造、及びそれを用いた表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置は、マトリクス状に配置された複数のゲート線（走査信号線）と複数のソース線（画像信号線）を有する。この液晶表示パネルにおいて、複数の液晶セルが、これらのゲート線とソース線の各交点に対応して形成されている。これら複数のゲート信号線はゲート用ドライバＩＣによって駆動され、複数のソース線はソース用ドライバＩＣによって駆動される。
【０００３】
ゲート配線、ソース配線は液晶表示パネルの液晶面側に形成される。各配線への引き回しは表示領域からドライバＩＣまで引き回しされる。この配線引き回しは、表示領域周辺のスペース（以下、このスペースを額縁と呼ぶことがある）を利用して行われる。そのため、ドライバＩＣの実装位置により、表示領域まで引き回す各引き回し配線の引回し距離が変わる。よって、配線間抵抗格差により表示ムラが発生する。この配線抵抗格差を低く抑えるために額縁の空きスペースを使用し、配線長さや配線幅を制御しているが、抵抗格差の調整が難しく、表示ムラの発生を抑えることが困難である。
【０００４】
引き回し配線の引き回し距離は、ドライバＩＣの配置や配線配置によって変化する。例えば、表示領域の右回しと左回しとで、引き回し配線長が異なる場合がある。パネル外形サイズが大きく表示画素数が少ない液晶表示パネルでは、ドライバＩＣから表示面に接続する各配線の引回しを行う額縁スペースにゆとりがある。そのため、例えば、ソース用ドライバＩＣの配置のように表示の左右でソース配線引回し距離が異なる場合には、配線幅や長さを調整することによって各配線間の抵抗調整を行うことができる。
【０００５】
しかしながら、昨今の表示の高精細化と表示パネルの外形の小型化に伴い、額縁に十分なスペース確保が難しくなってきている。そのため、製造限界に近い配線幅にて引き回し配線を形成する必要が出てきた。この場合、余剰スペースが狭くなり、配線幅での抵抗調整が困難になってしまう。よって、配線長のみでの抵抗調整を行う必要が生じてしまう。この場合、上記のように、ドライバＩＣの配置等によって配線長が決まってしまうため、配線間抵抗差による表示のムラを抑えることが困難であった。
【０００６】
例えば、特許文献１に、額縁の空きスペースを利用して必要な配線間抵抗の抵抗調整を行技術が開示されているが、昨今、表示の高精細化と表示パネルの外形の小型化にともない、額縁に十分なスペースの確保が難しく、結果、表示のムラを抑えることが困難であった。
【０００７】
【特許文献１】特開２０００−１８７４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、従来の液晶表示装置では、各配線の引き回し距離が異なるために、配線間で抵抗格差が生じ、表示ムラが発生するという問題があった。
本発明は、このような問題点を解決するためになされたもので、引き回し配線間の抵抗を簡便に調整することができる配線構造及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の態様にかかる配線構造は、基板上に形成された長さの異なる複数の引き回し配線と、前記複数の引き回し配線に対応して設けられ、前記引き回し配線を切断する複数の配線切断部と、前記配線切断部で切断された引き回し配線を接続する接続部とを備え、前記接続部には、前記配線切断部によって切断された引き回し配線を導通させる接続導電膜が形成され、前記複数の引き回し配線間の抵抗差に応じて、前記接続導電膜の幅、及び前記配線切断部の長さの少なくとも一方が、複数の引き回し配線間で変化しているものである。
【００１０】
本発明の第２の態様にかかる配線構造は、基板上に形成された第１導電層を有する複数の引き回し配線と、前記第１導電層の上に設けられた第２導電層と、前記第１導電層と前記第２導電層との間に配置された下層絶縁膜と、前記複数の引き回し配線に対応して設けられ、前記引き回し配線の一部の区間を前記第１導電層と前記第２導電層とを有する積層構造にするよう前記引き回し配線の２箇所に設けられた接続部と、前記接続部において前記第１導電層と前記第２導電層とを接続する接続導電膜と、を備え、前記２箇所に設けられた前記接続部において、前記第２導電層の幅、及び長さの少なくとも一方が、前記複数の引き回し配線間の抵抗差に応じて前記複数の引き回し配線間で変化しているものである。
【発明の効果】
【００１１】
本発明によれば、引き回し配線間の抵抗を簡便に調整することができる配線構造及び表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態について図を参照しながら説明する。以下の実施形態１〜８では、本発明に係る表示装置の好適な例として、液晶表示装置を用いて説明するが、これに限らず、走査信号配線、画像信号配線、これらを駆動するドライバＩＣが設けられた表示装置であればよい。なお、ドライバＩＣは特に限定されるものではなく、例えば、ドライバＩＣを表示パネルのガラス基板上に配置するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式のドライバであってもよく、外付けのＴＡＢドライバでもよい。また、実施形態８では、本発明に係る配線構造を表示パネルの検査回路に適用した場合について説明するが、これに限らず、本発明に係る配線構造を有する回路であればよい。特に、本発明にかかる配線構造は表示装置の表示ムラの抑制に好適である。
【００１３】
実施の形態１.
まず、図１を用いて、本発明に係る液晶表示パネルの概略構成について説明する。図１は、本発明に係る液晶表示パネルの一構成例を示す概略模式図であり、図１ではその主たる構成のみが示されている。
【００１４】
液晶表示パネル１は、典型的には、マトリックス状に配置された複数の画素から構成される表示領域１１と、その外周領域である額縁領域１２とを有している。すなわち、表示領域１１の外周を囲む非表示領域が額縁領域１２となる。又、液晶表示パネル１は、配線及びアレイ回路が形成されたアレイ基板２とその対向基板とを有し、その２つの基板の間に液晶が封入されている。なお、図１では対向基板について省略して図示している。なお、対向基板には、透明導電膜からなる対向電極が形成されている。アクティブマトリックス・タイプの液晶パネルは、各画素が画像信号の入出力を制御するスイッチング素子を備えている。典型的なスイッチング素子は、ＴＦＴ（Thin Film Transistor）である。
【００１５】
カラー液晶表示装置は、対向基板上にＲＧＢのカラー・フィルター層を有している。液晶パネル１の表示領域内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。透明なガラス基板に所定のパターンを形成することにより、アレイ基板２及び対向基板が形成される。対向基板のアレイ基板２側の面には、透明な対向電極が形成されている。この液晶パネル１の背面にはバックライト・ユニットが配設される。
【００１６】
表示領域１１内においてアレイ基板２上には、複数のソース配線１３２と複数のゲート配線１３１がマトリックス状に配設されている。すなわち、アレイ基板２は複数の配線が形成された配線基板である。図１では、ソース配線１３２のそれぞれは縦方向に沿って形成されている。縦方向に形成されたソース配線１３２は横方向に並んで複数配置される。図１において、同じ幅のソース配線１３２が同じ間隔で形成されている。一方、表示領域１１において、ゲート配線１３１のそれぞれは横方向に形成されている。横方向に形成されたゲート配線１３１は縦方向に並んで複数配置される。表示領域１１において、同じ幅のゲート配線１３１が同じ間隔で形成されている。
【００１７】
額縁領域１２には、ゲートドライバＩＣ１４１とソースドライバＩＣ１４２が配設されている。ここで、ゲートドライバＩＣ１４１とソースドライバＩＣ１４２は、額縁領域１２のうち表示領域１１の下側に配置される。ここで、額縁領域１２のうち、表示領域１１よりも下側の部分を額縁領域１２の下部とする。また、額縁領域１２のうち、表示領域１１の横側の部分を額縁領域１２の側部とする。額縁領域１２の側部は、右側部と、左側部とを有している。さらに額縁領域１２のうち、表示領域１１の上側の部分を額縁領域１２の上部とする。従って、表示領域１１は、額縁領域１２の上部、右側部、左側部、下部で囲まれている。また、矩形状の表示領域１１の下辺側に、各ドライバＩＣが配置される。
【００１８】
ソース配線１３２とゲート配線１３１とはゲート絶縁膜を介してお互いにほぼ直角に重なるように配設され、交差点近傍にＴＦＴが配置される。例えば、ゲート配線１３１、及びゲート配線１３１から延在されたゲート電極を覆うようにゲート絶縁膜が形成される。ゲート絶縁膜は酸化シリコンや窒化シリコンなどを用いることができる。そして、ゲート絶縁膜の上に半導体膜が形成される。半導体膜には、ａ−Ｓｉ膜やｐ−Ｓｉ膜を用いることができる。この半導体膜の上には、ソース配線１３２から延在されたソース電極が形成される。これにより、半導体膜のソース領域にはソース電圧を供給することができる。さらには、半導体膜のドレイン領域の上にはドレイン電極が形成されている。ソース電極、及びドレイン電極は、ソース配線と同じ工程で形成することができる。ゲート配線とソース配線には、例えば、ＡｌやＣｒなどの低抵抗の金属材料を用いることができる。このように、ゲート配線１３１とソース配線１３２とは異なる配線層で形成されている。
【００１９】
そして、このドレイン電極の上には、層間絶縁膜が形成される。さらに、層間絶縁膜の上には画素電極が形成される。このドレイン電極には、層間絶縁膜に設けられたコンタクトホールを介して画素電極が接続される。透過型の液晶表示パネル１の場合、画素電極は、ＩＴＯなどの透明導電膜によって形成される。従って、ゲート配線にゲート信号が供給されると、所定のゲート電極にゲート電圧が印加される。これにより、ＴＦＴがＯＮとなり、ソース電極からドレイン電極を介して画素電極に画像表示信号電圧が供給される。
【００２０】
ゲートドライバＩＣ１４１と、ソースドライバＩＣ１４２には、外部からの制御信号、及び表示データが供給される。ゲートドライバＩＣ１４１、及びソースドライバＩＣ１４２は、制御信号、及び表示データに基づいて表示を行なう。すなわち、ゲートドライバＩＣ１４１から入力されるゲート電圧によって選択された各画素は、ソースドライバＩＣ１４２から入力される画像表示信号電圧に基づき液晶に電界を印加する。これにより、液晶の配向方向が変化して、透過光量が制御される。ソース配線１３２に画像表示信号電圧を供給するソースドライバＩＣ１４２とゲート配線１３１にゲート電圧を供給するゲートドライバＩＣ１４１は表示領域の外周に設けられたアレイ基板２の額縁領域１２に接続される。
【００２１】
ゲート配線１３１とゲートドライバＩＣ１４１の間には、ゲート引き回し配線１３１ａが形成されている。ゲート引き回し配線１３１ａは複数のゲート配線１３１に対応して複数設けられている。すなわち、ゲート配線１３１と同数のゲート引き回し配線１３１ａがアレイ基板２上に形成されている。複数のゲート引き回し配線１３１ａは額縁領域１２に形成される。ゲートドライバＩＣ１４１とゲート配線１３１とは、このゲート引き回し配線１３１ａを介して接続される。すなわち、ゲート引き回し配線１３１ａを介して、ゲートドライバＩＣ１４１からゲート信号が供給される。
【００２２】
ソース配線１３２とソースドライバＩＣ１４２の間には、ソース引き回し配線１３２ａが形成されている。ソース引き回し配線１３２ａは複数のソース配線１３２に対応して、複数設けられている。すなわち、ソース配線１３２と同数のソース引き回し配線１３２ａがアレイ基板２上に形成されている。複数のソース引き回し配線１３２ａは額縁領域１２に形成される。ソースドライバＩＣ１４２とソース配線１３２とは、このソース引き回し配線１３２ａを介して接続される。すなわち、ソース引き回し配線１３２ａを介して、ソースドライバＩＣ１４２からソース信号が供給される。
【００２３】
各引き回し配線１３１ａ，１３２ａは、表示領域１１の外側の額縁領域１２において引き回されている。そして、表示領域１１内のゲート配線１３１、ソース配線１３２とそれぞれ接続されている。図１に示す構成では、ゲートドライバＩＣ１４１が表示領域１１の下方に配置されている。従って、ゲート引き回し配線１３１ａは、額縁領域１２の側部側から表示領域１１のゲート配線１３１に接続されている。すなわち、ゲート引き回し配線１３１ａは、額縁領域１２の下部から側部に渡って形成されている。そして、ゲート引き回し配線１３１ａは額縁領域の側部で、ゲート配線１３１と接続される。なお、ゲート配線１３１とゲート引き回し配線１３１ａとは同じ層の導電膜で形成されている。このように、ゲート配線１３１とゲートドライバＩＣ１４１とは、額縁領域１２に引き回されているゲート引き回し配線１３１ａによって接続されている。
【００２４】
さらに、複数のゲート引き回し配線１３１ａのうちの約半分のゲート引き回し配線１３１ａは、額縁領域１２の右側部に設けられている。複数のゲート引き回し配線１３１ａのうちの残りのゲート引き回し配線１３１ａは、額縁領域１２の左側部に設けられている。すなわち、一部のゲート引き回し配線１３１ａは、額縁領域１２の下部から右側部に渡って形成され、表示領域１１の右端辺でゲート配線１３１と接続されている。残りのゲート引き回し配線１３１ａは額縁領域１２の下部から左側部に渡って形成され、表示領域１１の左端辺でゲート配線１３１と接続されている。これにより、額縁領域１２を狭くすることができる。
【００２５】
図１に示された液晶表示パネル１では、例えば、左側部のゲート引き回し配線１３１ａと右側部のゲート引き回し配線１３１ａとが複数のゲート配線１３１に対して交互に接続される。例えば、奇数番目のゲート配線１３１には、右側部に設けられたゲート引き回し配線１３１ａが接続され、偶数番目のゲート配線１３１には、左側部に設けられたゲート引き回し配線１３１ａが接続されている。このように、複数のゲート配線１３１は、交互に、両側からゲート引き回し配線１３１ａと接続される。このようにゲート引き回し配線１３１ａが表示領域１１の左右に分かれた場合、左側から入力される画素ラインと、右側から入力される画素ラインとで、偏差が生じてしまうおそれがある。特に、上記の構成の場合、左右交互に入力されるので、細かな１ライン毎の横帯状ムラが視認されやすくなってしまうおそれがある。
【００２６】
ソースドライバＩＣ１４２も表示領域１１の下方に配置されている。従って、ソース引き回し配線１３２ａは、額縁領域１２の下部にのみ設けられている。そして、表示領域１１の下端辺で、ソース引き回し配線１３２ａとソース配線１３２とが接続される。なお、ソース配線１３２とソース引き回し配線１３２ａとは同じ層の導電膜で形成されている。このように、ソース配線１３２とソースドライバＩＣ１４２とは、額縁領域１２に引き回されているソース引き回し配線１３２ａによって接続されている。これらの引き回し配線１３１ａ、１３２ａは、それぞれ、所定の幅で必要な本数だけ、アレイ基板２上に形成されている。そして、引き回し配線１３１ａ、１３２ａが額縁領域１２に収まるよう形成される。
【００２７】
上記のように、複数のゲート配線１３１は、縦方向に一定の距離に隔てて形成されている。従って、液晶表示パネル１では、ゲートドライバＩＣ１４１の配置、ゲート配線１３１の引き回し方によって、ゲート引き回し配線１３１ａの引き回す距離が異なる。複数のゲート引き回し配線１３１ａは、それぞれ異なる配線長を有している。
【００２８】
具体的には、図１に示すように、ゲートドライバＩＣ１４１は、額縁領域１２において、ソースドライバＩＣ１４２の左方に配置されている。従って、ゲートドライバＩＣ１４１は、アレイ基板２の左右方向の中央よりも左側に位置する。そのため、表示領域１１の右方に接続されるゲート引き回し配線１３１ａ（以下、これを右回しゲート引き回し配線１３１ａと略す）の引き回し距離は、左方に接続されるゲート引き回し配線１３１ａ（以下、これを左回しゲート引き回し配線１３１ａと略す）の引き回し距離よりも長い。それ故、右回しゲート引き回し配線１３１ａの配線抵抗は、左回しゲート引き回し配線１３１ａの配線抵抗に比べて高くなってしまうおそれがある。右回しゲート引き回し配線１３１ａと左回しゲート引き回し配線１３１ａとで配線抵抗が異なると、液晶表示パネルの表示において、細かな１ライン毎の横帯状ムラが視認されやすくなってしまう。本実施の形態では、上記の横帯状ムラを低減するために有効な構成を採用している。
【００２９】
続いて、図２を用いて、接続部の構成について説明する。図２は、接続部２３の構成を示す平面図である。本実施の形態では、アレイ基板２のゲートドライバＩＣ１４１が接続される箇所の近傍に接続部２３を形成している。具体的には、額縁領域１２の下部に接続部２３が配置される。アレイ基板２上には、ゲートドライバＩＣ１４１、ＣＯＧ端子２２、接続部２３が設けられている。この接続部２３は、複数のゲート引き回し配線１３１ａに対応して複数設けられている。そして、接続部２３は、ゲート引き回し配線１３１ａを接続するとともに、配線間の抵抗値を補正する。ＣＯＧ端子２２は、ゲート引き回し配線１３１ａとゲートドライバＩＣ１４１とを接続する端子である。すなわち、ＣＯＧ端子２２がアレイ基板２上に露出した状態で、ゲートドライバＩＣ１４１をＣＯＧ実装する。
【００３０】
ＣＯＧ端子２２の近傍には、接続部２３が設けられている。この接続部２３は、ゲートドライバＩＣ１４１とゲート配線１３１との間に接続される。接続部２３は、ゲート引き回し配線１３１ａの一部に配設されている。例えば、接続部２３は、ＣＯＧ端子２２とゲート引き回し配線１３１ａとの間、あるいは、ゲート引き回し配線１３１ａの一部に形成されている。本実施の形態では、ゲートドライバＩＣ１４１の外形端の内側に接続部２３が配置される。従って、接続部２３は、ゲートドライバＩＣ１４１の直下に配置される。これにより、ゲートドライバＩＣ１４１直下の余剰スペースを用いることができるため、額縁領域１２の増加を防ぐことができる。
【００３１】
接続部２３は左回しゲート引き回し配線１３１ａの配線抵抗と右回しゲート引き回し配線１３１ａの配線抵抗との抵抗差を補正する機能を有する。例えば、接続部２３は、左回しゲート配線１３１と右回しゲート引き回し配線１３１ａのいずれか一方にのみ配設され、左右に引き回しされた各ゲート引き回し配線１３１ａの間の抵抗差を補正する。具体的には、図１に示された液晶表示パネル１では、接続部２３は、配線抵抗が低い左回しゲート引き回し配線１３１ａに対して設けられている。もちろん、表示領域１１の上下段の配線抵抗差を補正するため、全ての各ゲート引き回し配線１３１ａに接続部を形成してもよい。
【００３２】
さらに続いて、図３を用いて、本発明に係るゲートドライバＩＣ１４１の接続部２３について具体的に説明する。図３は、この接続部２３の具体的な構成を示す模式図である。図３（ａ）は接続部２３の構成を示す上面図、図３（ｂ）は図３（ａ）のＡ−Ａ断面図である。図３に示すように、接続部２３には、ゲート配線膜２３１、配線切断部２３２、接続導電膜２３３、コンタクトホール２３４、絶縁膜２３６が設けられている。この接続部２３において、配線レイヤーが一旦変換される。
【００３３】
ゲート配線膜２３１は、ゲート引き回し配線１３１ａを構成する導電体であり、その一部が分割されている。換言すれば、ゲート引き回し配線１３１ａは部分的に分割されている。配線切断部２３２は、このゲート配線膜２３１の分割部分であり、ゲート配線膜２３１を電気的に切断している。すなわち、ゲート引き回し配線１３１ａは配線切断部２３２によって切断されている。ゲート引き回し配線１３１ａとゲート配線１３１は同じ層で形成されているため、実質的に、同一材料、同一膜厚となっている。
【００３４】
接続導電膜２３３は、ゲート配線膜２３１を構成する導電体よりも高抵抗な導電体から構成されている。接続導電膜２３３は、配線切断部２３２によって絶縁状態のゲート配線膜２３１同士を接続している。すなわち、接続導電膜２３３は、切断されたゲート配線膜２３１の両側に渡って形成されている。接続導電膜２３３は、ゲート配線膜２３１の一部と重複する位置に形成される。接続導電膜２３３は、略矩形状のパターン形状を有している。なお、接続導電膜２３３は矩形状に限られるものではない。接続導電膜２３３の短手方向の寸法ａ（幅ａ）は左右に引き回しされたゲート配線１３１の間の抵抗差によって適宜設計される。それとともに、配線切断部２３２の長手方向の寸法ｂ（長さｂ）、すなわち分割されたゲート配線膜２３１の間隔もまた、左右に引き回しされたゲート配線１３１の間の抵抗差に基づいて適宜設計される。これら幅ａ、及び長さｂの少なくとも一方の寸法を設定することによって、接続部２３が左右に引き回しされたゲート引き回し配線１３１ａの間の抵抗差を補正する。すなわち、左回しのゲート引き回し配線１３１ａでは、接続部２３の抵抗を高くする。これにより、左のゲート引き回し配線１３１ａの抵抗値を調整することができる。
【００３５】
具体的には、配線長の短いゲート引き回し配線１３１ａでは、接続部２３で高抵抗になるように寸法を設定する。例えば、ゲートドライバＩＣ１４１が左側に配置されているため、左回しゲート引き回し配線１３１ａは、配線長が短くなる。従って、左回しゲート引き回し配線１３１ａに設けられている配線切断部２３２の長さｂを長くする。あるいは、接続導電膜２３３の幅ａを狭くする。もちろん、長さｂ、及び幅ａの一方のみを変えてもよく、両方を変えてもよい。より具体的には、ゲート引き回し配線１３１ａの配線長が短くなるほど、長さｂを長くする。あるいは、配線長が短くなるほど、幅ａを狭くする。切断されたゲート引き回し配線１３１ａは、接続導電膜２３３によって直列に接続される。従って、接続導電膜２３３が、ゲート引き回し配線１３１ａの抵抗差に基づく抵抗値を有するように寸法を決定することができる。例えば、最も抵抗値の高いゲート引き回し配線１３１ａに合わせるよう、接続導電膜２３３の寸法を設定することができる。
【００３６】
ゲート配線膜２３１の上には、絶縁膜２３６が形成されている。絶縁膜２３６はゲート配線膜２３１を覆うように形成されている。絶縁膜２３６の一部にはコンタクトホール２３４が形成されている。コンタクトホール２３４は、ゲート配線膜２３１と接続導電膜２３３とを接続するために設けられている。従って、このコンタクトホール２３４を介してゲート配線膜２３１と接続導電膜２３３とが接続される。コンタクトホール２３４は、ゲート配線膜２３１の配線切断部２３２側の端部近傍に形成されている。ここで、ゲート配線膜２３１の切断箇所の両側にはそれぞれ２つのコンタクトホール２３４が形成されている。これにより、１つのコンタクトホール２３４に接続不良が発生した場合でも、確実に接続することができる。
【００３７】
図３（ｂ）に示すように、ゲート配線膜２３１は、アレイ基板２上に、切断された状態でパターニングされている。このゲート配線膜２３１上に絶縁膜２３６が形成されている。コンタクトホール２３４は絶縁膜２３６に形成されている。そして、ゲート配線膜２３１はコンタクトホール２３４で部分的に露出している。また、ゲート配線膜２３１は配線切断部２３２において分割されている。そして、配線切断部２３２の上からアレイ基板２の上に絶縁膜２３６が形成されている。接続導電膜２３３は、このような絶縁膜２３６上に形成され、コンタクトホール２３４を介してゲート配線膜２３１に接続されている。接続導電膜２３３の長さは、配線切断部２３２よりも長くなっている。また、分割されたゲート配線膜２３１の両側の一部と接続導電膜２３３の一部とが重複して形成されている。
【００３８】
以上のように、本発明では、接続部２３は、左回しゲート引き回し配線１３１ａの配線抵抗と右回しゲート引き回し配線１３１ａの配線抵抗を補正し、これらの配線抵抗をほぼ同じにすることができる。それ故、表示領域１１の上下段の画素間における抵抗差が片側回しの配線間の抵抗差とほぼ同じにすることができる。よって、液晶表示パネル１の表示において、偶奇段の画素のゲート配線１３１の抵抗差によって視認されやすい横帯状のムラを低減することができる。このように、引き回し配線間の抵抗を調整することができ、抵抗差を改善することができる。従って、配線間の抵抗差を低減することができ、表示ムラを低減することができる。また、本発明では、ゲート引き回し配線１３１ａの各配線間の抵抗格差による表示ムラを軽減するだけでなく、接続部２３の接続導電膜２３３の寸法を調整するだけでよいので、所要の抵抗値を得るための配線引回しのレイアウト設計検討時間を短縮することができる。
【００３９】
ここで、ゲート配線膜２３１は、ゲート配線１３１の形成時にパターニングすることができる。絶縁膜２３６は、ゲート絶縁膜と同じ工程でパターニングすることができる。また、接続導電膜２３３を画素電極と同じ工程でパターニングすることができる。この場合、接続導電膜２３３は、ＩＴＯなどの高抵抗の透明導電膜によって形成される。すなわち、抵抗差を補正するための接続導電膜２３３は、ゲート配線膜２３１よりも高抵抗の導電膜によって形成される。これにより、製造工程の増加を防ぐことができる。さらに、コンタクトホール２３４は、各絶縁膜のパターニング工程で形成することができる。これにより、製造工程の増加を防ぐことができる。
【００４０】
なお、接続部２３はソース引き回し配線１３２ａに対しても利用することができる。すなわち、ソースドライバＩＣ１４２の位置に応じて、ソース引き回し配線１３２ａ間に抵抗差が生じてしまう。例えば、図１では、ソースドライバＩＣ１４２が左右方向において表示領域の中央よりも右側に配置されている。したがって、左端のソース引き回し配線１３２ａは、配線長が最も長くなる。このように、ソース引き回し配線１３２ａの抵抗値が異なる場合、ソース引き回し配線１３２ａに対しても接続部２３を形成することができる。これにより、表示パネルの表示において、ソース引き回し配線１３２ａの左右の抵抗差によって生じる縦帯状ムラが発生するのを防ぐことができる。
【００４１】
さらには、各ドライバＩＣの配置によっては、ソース引き回し配線１３２ａが、表示領域１１の上下に形成される場合がある。この場合、上記の接続部２３をソース引き回し配線１３２ａに形成することによって、配線間の抵抗値を補正することができる。これにより、表示ムラを低減することができる。
【００４２】
この場合、接続部２３は、図３（ｃ）に示すようになる。ソース引き回し配線１３２ａは、上層絶縁膜２３６ｂと下層絶縁膜２３６ａの間の導電層で形成されている。よって、画素電極と同じ層の透明導電膜を接続導電膜２３３として利用することができる。ソースドライバＩＣ１４２の近傍に接続部２３を形成することができる。これにより、配線間の抵抗差を低減することができ、表示ムラを低減することができる。
【００４３】
次に、例えば、ゲート引き回し配線１３１ａにおいて、接続導電膜２３３の寸法を決定する方法について説明する。まず、配線切断部２３２が設けられていないゲート引き回し配線１３１ａを、配線レイアウトに合わせてパターン、本数を決定し、それぞれのゲート引き回し配線１３１ａの抵抗値を算出する。そして、複数のゲート引き回し配線１３１ａ間の抵抗値の差を求める。この抵抗値の差に応じて、配線切断部２３２の長さ、及び接続導電膜２３３の幅などを決定する。これにより、引き回し配線間の抵抗値の差を低減することができる。また、ソース引き回し配線１３２ａについても同様に接続部２３の寸法を決定することができる。
【００４４】
なお、接続部２３の位置は、図２で示したゲートドライバＩＣ１４１の近傍又はソースドライバＩＣ１４２の近傍に限られるものではない。以下に異なる実施の形態として接続部２３の構成、配置のバリエーションについて説明していく。なお、接続部２３の基本的な構成は、上記の構成と同様であるため説明を省略する。従って、以下の実施の形態でも、接続導電膜２３３は例えば、画素電極と同じ材料からなる高抵抗の透明導電膜で形成することが可能である。
【００４５】
さらに、表示領域１１の左右側の一方の側だけにおいても、表示領域１１の下側に配置されたゲート配線１３１と上側に配置されたゲート配線１３１では、ゲート引き回し配線１３１ａの長さが異なっている。すなわち、表示領域１１の下側に配置されたゲート配線１３１は上側に配置されたゲート配線１３１よりもゲートドライバＩＣ１４１に近くなる。従って、下側に配置されているゲート配線１３１に接続されるゲート引き回し配線１３１ａの長さは、上側に配置されているゲート配線１３１に接続されるゲート引き回し配線１３１ａよりも短くなる。換言すると外側のゲート引き回し配線１３１ａ程配線長が長くなっていく。このように、複数のゲート引き回し配線１３１ａは、異なる長さを有している。従って、上記の接続部２３によって、上側と下側の配線間の抵抗を調整してもよい。
【００４６】
実施の形態２．
本実施の形態では、接続部２３が額縁領域１２のうちの表示領域１１の側端辺近傍に設けられている。例えば、接続部２３を図４（ａ）に示すように表示領域１１の近傍に設けることができる。図４（ａ）に示すように、接続部２３は、表示領域１１横の共通ＣＳ配線７１の外側に配設されている。この接続部２３は、画素１６側のゲート配線１３１とゲート引き回し配線１３１ａとの間に接続されている。例えば、ゲートドライバＩＣ１４１の外形端からＣＯＧ端子２２の間に接続部２３が収まらない場合には、接続部２３を表示領域１１の横に配置することができる。これによって、ゲートドライバＩＣ１４１のサイズを変更することなく、簡便に接続部２３を配設することが可能となる。
【００４７】
上述したように、接続部２３がゲートドライバＩＣ１４１の外形端からＣＯＧ端子２２の間に収まらない場合であっても、配線間の抵抗を調整することができる。本実施の形態に示すように、額縁領域１２の下部から側部に渡っているゲート引き回し配線１３１ａの途中に接続部２３を形成してもよい。すなわち、ゲートドライバＩＣ１４１と接続するための端子と、ゲート配線１３１との間に接続部２３を設ければよい。もちろん、この場合、接続部２３を左右のゲート引き回し配線１３１ａにそれぞれ形成する。すなわち、引き回しが表示領域１１の両側から行なわれている場合、表示領域１１の左右両側にそれぞれ、接続部２３を配置する。また、ソース引き回し配線１３２ａの接続部２３を表示領域１１の下端辺近傍に設けた場合、図４（ｂ）に示すようになる。これにより、配線間の抵抗差を低減することができ、表示ムラを低減することができる。
【００４８】
実施の形態３．
本実施の形態では、接続部２３を、ゲートドライバＩＣ１４１の直下と、表示領域１１の側端辺近傍の両方に設けている。すなわち、抵抗の差が大きく、接続部２３の寸法が大きくなってしまう場合、接続部２３を、ゲートドライバＩＣ１４１の直下と、表示領域１１の側端辺近傍の両方に設けても良い。このように、１本のゲート引き回し配線１３１ａの２箇所以上に接続部２３を形成してもよい。接続部２３の接続導電膜２３３はゲート引き回し配線１３１ａに対して直列に接続される。ここでは、接続部２３は、実施の形態１で示したゲートドライバＩＣ１４１の近傍と、実施の形態２で示した表示領域１１の側端辺近傍の両方に設けている。これにより、確実に抵抗値を補正することができる。すなわち、抵抗値を補正するときのマージンを広くすることができる。本実施の形態では、少なくとも一方の接続部２３で抵抗値を補正することができる。
【００４９】
例えば、図５（ｂ）に示すように、表示領域１１の側端辺近傍の接続部２３の寸法を一定として、図５（ａ）に示すようにゲートドライバＩＣ１４１の近傍の接続部２３で抵抗値を調整してもよい。ここでは、表示領域１１の側端辺近傍の接続部２３をゲート引き回し配線１３１ａ間で同一形状にしている。
【００５０】
あるいは、逆の構成として、ゲートドライバＩＣ１４１の近傍の接続部２３を一定とし、表示領域１１の側端辺近傍の接続部の寸法で抵抗値を調整してもよい。このように、一方の接続部を一定とし、他方で調整することにより、レイアウトの設計時間を短縮することができる。
【００５１】
また、上記の構成は、ソース引き回し配線１３２ａについても適用できる。例えば、ソース引き回し配線１３２ａの接続部２３を２箇所に直列に設ける場合、図５（ａ）及び図５（ｃ）に示すようになる。これにより、配線間の抵抗差を低減することができ、抵抗値を補正するときのマージンを広くすることができる。よって、表示ムラを低減することができる。
【００５２】
実施の形態４．
さらに、図６に示すよう、１本のゲート引き回し配線１３１ａに対して、接続部２３を並列に配置してもよい。例えば、ゲート配線膜２３１を途中で分岐してパターニングする。これにより、図６に示すように、１本のゲート引き回し配線１３１ａの一部に並列な２本のラインが形成される。そして、分岐箇所に配線切断部２３２を形成する。２つの接続導電膜２３３を、分岐されているゲート配線膜２３１にそれぞれ形成する。これにより、接続導電膜２３３を並列に接続することができる。従って、抵抗値の調整マージンを広くすることができる。ここで、並列の接続部２３の全体の抵抗値は、単体のときの抵抗値の半分とすることができる。
【００５３】
例えば、接続部２３に設けられた接続導電膜２３３の抵抗値がゲート引き回し配線１３１ａの抵抗差よりも高い場合で且つ、左右のゲート引き回し配線１３１ａの配線幅、及び配線長で抵抗調整が行なえない場合、上記の構成にすることが好ましい。これにより、抵抗調整を確実に行なうことができる。すなわち、１つの接続部２３に形成される接続導電膜２３３の最小抵抗が決まっている場合、２つの接続部２３を並列に接続することによって、より小さな抵抗差まで調整することができる。ここで、並列接続された２つの接続部２３は同じ寸法とする。このように、接続部２３を並列に配置することにより、配線間で補正される抵抗値を１／２にすることができる。複数のゲート引き回し配線１３１ａのうち少なくとも一部のゲート引き回し配線１３１ａに対して、接続部２３を並列に形成する。これにより、さらなる微調整が可能となる。よって、より小さな抵抗差まで補正することができ、表示ムラを低減することができる。また、並列数を３以上にしてもよい。もちろん、ソース引き回し配線についても並列の接続部２３を設けることができる。これにより、同様の効果を得ることができる。
【００５４】
実施の形態５．
本実施の形態では、図７に示すように、ゲート引き回し配線１３１ａを２層配線化している。なお、図７（ａ）は、接続部２３の構成を示す平面図であり、図７（ｂ）は接続部２３の構成を示す断面図である。ゲート引き回し配線１３１ａに配線切断部２３２が設けられていない。そして、本実施の形態では、接続部２３において、ゲート引き回し配線１３１ａを第１導電層１３５と第２導電層１３６とを有する積層構造に変換する。すなわち、第１導電層１３５で形成されていたゲート引き回し配線１３１ａが途中から第１導電層１３５と第２導電層１３６との２層によって構成される。換言すると、ゲート引き回し配線１３１ａの一部が、上下に並列接続された第１導電層１３５と第２導電層１３６とで引き回される。そして、積層構造となったゲート引き回し配線１３１ａに、２箇所目の接続部２３を設けて、１層構造に戻す。このように、１本のゲート引き回し配線１３１ａに対して接続部２３を２箇所に形成する。これにより、ゲート引き回し配線１３１ａの一部の区間が第１導電層１３５と第２導電層１３６とを有する積層構造となる。すなわち、２箇所に設けられた接続部２３の間では、ゲート引き回し配線１３１ａが積層構造となる。第２導電層１３６は、第１導電層１３５の上に、下層絶縁膜２３６ａを介して配置されている。そして、第１導電層１３５と第２導電層１３６との接続に接続導電膜２３３を用いている。すなわち、第１の導電層１３５と第２導電層１３６とが重なっている部分に第２導電層１３６までのコンタクトホール２３４が形成されている。すなわち、上層絶縁膜２３６ｂに設けられているコンタクトホール２３４を介して、接続導電膜２３３と第２導電層１３６が接続される。さらに、上層絶縁膜２３６ｂと下層絶縁膜２３６ａとには、第１導電層１３５までのコンタクトホール２３４が形成されている。従って、接続導電膜２３３を介して、異なる層に形成された第１導電層１３５と第２導電層１３６を接続することができる。ここで、絶縁膜２３６のうち、下層絶縁膜２３６ａはゲート絶縁膜と同一層であり、上層絶縁膜２３６ｂが層間絶縁膜と同一層である。
【００５５】
上記のように、ゲート引き回し配線１３１ａの一部を、第１導電層１３５と第２導電層１３６とを有する積層構造とする。すなわち、第１導電層１３５の単層構造であったゲート引き回し配線１３１ａが、接続部２３において、第１導電層１３５と第２導電層１３６の積層構造に変換される。ここで、第１導電層１３５をゲート配線１３１と同じ層で形成し、第２導電層１３６をソース配線１３２と同じ層で形成することができる。さらに、第１導電層１３５と第２導電層１３６の間にはゲート絶縁膜と同じ層の下層絶縁膜２３５ａが配置されている。第２導電層の上に、層間絶縁膜と同じ層の上層絶縁膜２３６ｂが形成されている。下層絶縁膜２３６ａ、及び上層絶縁膜２３６ｂに設けられたコンタクトホール２３４を介して接続導電膜２３３と第１導電層１３５とが接続し、上層絶縁膜２３６ｂに設けられたコンタクトホールを介して第２導電層１３６とが接続導電膜２３３に接続されている。第２導電層１３６の寸法で、抵抗調整を行なうことができる。例えば、２つの接続部２３間の距離を長くすることにより、積層構造の距離が長くなる。すなわち、接続部２３間の距離を長くすると第２導電層１３６が長くなるため、ゲート引き回し配線１３１ａ全体の抵抗を小さくすることができる。このように、接続部２３間の距離によって配線抵抗を調整することができる。あるいは、２つの接続部２３間において、第２導電層１３６の幅を調整する。これにより、積層構造区間の抵抗が小さくなり、ゲート引き回し配線１３１ａ全体の抵抗を小さくすることができる。このように、積層構造のうちの第２導電層１３６の長さ、及び幅を調整することで、抵抗調整を容易に行うことができる。従って、第２導電層１３６の幅や、長さによって抵抗差を改善することができる。さらに、実施の形態１〜３と同様に接続導電膜２３３の長さや幅によって、抵抗調整を行なってもよい。このように、接続部２３において積層構造に変換された第１導電層１３５、及び第２導電層１３６を、端子側及びゲート配線１３１側で再度接続する。これにより、ゲート引き回し配線１３１ａの一部が積層構造となり、抵抗値を低減することができる。
【００５６】
図８（ａ）、図８（ｂ）に示すように、接続部２３を表示領域１１の側端辺近傍と、ゲートドライバＩＣ１４１の近傍とに配置することができる。そして、接続部２３を表示領域１１の側端辺近傍と、ゲートドライバＩＣ１４１の近傍との２箇所に形成された接続部２３の間の積層構造における第２導電層１３６の長さや幅を変えて抵抗調整を行なう。ここでは、ゲートドライバＩＣ１４１の外形端の外側に、接続部２３が形成されている。そして、ゲートドライバＩＣ１４１側の接続部２３の位置によって、抵抗調整を行なう。これにより、配線間の抵抗差を低減することができ、表示ムラを低減することができる。もちろん、表示領域１１の端辺側の接続部２３の位置によって、抵抗調整してもよい。そして、２箇所の接続部２３の間の積層構造における第２導電層１３６の長さ、幅によって、抵抗調整を行なう。また、上記の構成は、ソース引き回し配線１３２ａについても適用できる。すなわち、図８（ｂ）、及び図８（ｃ）に示すように、２箇所に接続部２３を配置する。そして、第２導電層１３６の長さ、幅によって抵抗を調整することができる。このように、本実施の形態にかかる配線構造によって、抵抗調整を簡易な構成で行なうことができる。
【００５７】
実施の形態１〜５に記載の配線構造を表示装置に適用することによって、表示ムラを低減することができる。なお、上記の配線構造は、液晶表示装置に限らず、有機ＥＬ表示装置などのフラットパネルディスプレイに好適である。また、アレイ基板２以外の配線基板に適用してもよい。実施の形態１〜５に記載の配線構造を走査信号配線や画像信号配線までの引き回し配線に適用することが可能である。これにより、表示ムラを低減することができる。
【００５８】
実施の形態１〜５を組み合わせて用いてもよく、複数の引き回し配線の一部にのみ適用してもよい。また、実施の形態１〜５は、図１で示した構成と異なる液晶表示パネル１についても適用することができる。
【００５９】
実施の形態６．
本実施の形態にかかる液晶表示パネルの構成について図９を用いて説明する。図９は、実施の形態１〜５が適用可能な液晶表示パネルの別の構成例を示す平面図である。図９に示すように、額縁領域１２を狭くするため、表示領域１１の下側と上側とで、ゲート引き回し配線１３１ａが異なる側部に形成されている場合がある。例えば、表示領域１１の下側のゲート配線１３１に対応するゲート引き回し配線１３１ａは、額縁領域１２の左側部を通っている。一方、表示領域１１の上側のゲート配線１３１に対応するゲート引き回し配線１３１ａは、額縁領域１２の右側部を通っている。このような構成においても、表示領域１１の上側と下側との境界で、表示ムラが発生しやすくなる。このような構成の液晶表示パネル１についても、実施の形態１〜５の配線構造を適用することによって、表示ムラを低減することができる。例えば、境界部のゲート配線１３１の前後で、左回し引き回し配線１３１の側に、接続部２３を設ける。そして、左回し引き回し配線１３１ａと右回し引き回し配線１３１ａとの抵抗値が一致するよう、左回し引き回し配線１３１ａの配線抵抗を高くする。あるいは、実施の形態５で示したように、左回し引き回し配線１３１の２箇所に接続部２３を形成する。そして、積層構造区間における第２導電層１３６の長さ、幅を調整して、左回し引き回し配線１３１ａと右まわし引き回し配線１３１ａとの抵抗値を一致させる。なお、ここでは、表示領域１１を上側と下側とで２分割した場合について示したが、同じ割合で分割する構成に限られるものではない。例えば、上側１／３、下側２／３と分割してもよい。
【００６０】
さらに、上下に分割した表示領域１１の上側又は下側のそれぞれにおいて、配線抵抗を調整することも可能である。ここでは、ゲートドライバＩＣ１４１は、額縁領域１２の下部に形成されている。従って、表示領域１１の上側のゲート配線１３１程、ゲートドライバＩＣ１４１から離れる。上側のゲート配線１３１に対するゲート引き回し配線１３１では、配線長が長くなり、配線抵抗が高くなる。ここで、ゲートドライバＩＣ１４１から近い位置にあるゲート配線１３１から順番に接続部２３の抵抗値を変えていく。すなわち、ゲート配線１３１とゲートドライバＩＣ１４１との距離が近くなるにつれて、そのゲート引き回し配線１３１ａの接続部２３の抵抗値を高くしていけばよい。この場合、右側のゲート引き回し配線１３１ａの外側程、高抵抗になるよう接続部２３の寸法を設定すればよい。この場合も、実施の形態１〜５で示した接続部２３を適用することができる。これにより、上側又は下側における引き回し配線１３１ａの配線抵抗を一致させることができる。よって、表示ムラを低減することができる。
【００６１】
実施の形態７．
本実施の形態にかかる液晶表示パネルの構成について図１０を用いて説明する。図１０は、実施の形態１〜５が適用可能な液晶表示パネルの別の構成例を示す平面図である。図１０に示すように、ゲートドライバＩＣ１４１とソースドライバＩＣ１４２とを共通のドライバＩＣで形成する場合も、上記の同様の問題が発生する。図１０に示すように、液晶表示パネル１は、配線１３１，１３２が接続された単一のドライバＩＣ１５０を有する。この液晶表示パネル１では、ゲート配線１３１は、図９の液晶表示パネル１と同様に配置されているのに対して、ソース配線１３２は中央で対称に配設されている。そのため、外側（ドライバＩＣ１５０の左右側）のソース配線１３２の配線長さは、内側（ドライバＩＣ１５０の中央側）のソース配線１３２の配線長さよりも長い。それ故、外側のソース配線１３２の配線抵抗は、内側のソース配線１３２の配線抵抗よりも高くなる。このような構成の液晶表示パネル１についても、実施の形態１〜５の配線構造を適用することによって、表示ムラを低減することができる。
【００６２】
実施の形態８.
実施形態１〜５では、液晶表示パネルのゲート引き回し配線又はソース引き回し配線に本発明にかかる配線構造を適用した場合について説明したが、本実施の形態では、上記の配線構造を検査回路と接続される検査用引き回し配線に適用する場合について説明する。検査回路は、表示パネルの組み立て後の表示検査で使用する簡易点灯検査に用いられる。
【００６３】
図１１は検査端子群６２と検査回路５１０の構成を模式的に示す図である。図１１に示すように、ドライバＩＣ１５０の直下となる位置に右回しゲート配線用検査回路５１１、左回しゲート配線用検査回路５１２、ソース配線用検査回路５１３が配置されている。ここで、ドライバＩＣ１５０は、例えば、上記のゲートドライバＩＣ１４１とソースドライバＩＣ１４２とを共通化したものである。右回しゲート配線用検査回路５１１、左回しゲート配線用検査回路５１２、ソース配線用検査回路５１３は、アレイ基板２上に形成されている。
【００６４】
右回しゲート配線用検査回路５１１、左回しゲート配線用検査回路５１２、ソース配線用検査回路５１３は、検査端子群６２と離れたレイアウトになっている。すなわち、検査端子群６２は、検査回路５１０の外側に配設されている。
【００６５】
検査回路５１０は、右回しゲート配線用検査回路５１１、左回しゲート配線用検査回路５１２、ソース配線用検査回路５１３を有する。検査端子群６２は、ＴＥＳＴ−右回しゲート端子５２１、ＴＥＳＴ−左回しゲート端子５２２、Ｒのテスト信号を入力するＴＥＳＴ−Ｒ端子５２３、Ｇのテスト信号を入力するＴＥＳＴ−Ｇ端子５２４、Ｂのテスト信号を入力するＴＥＳＴ−Ｂ端子５２５、検査回路をオンオフするスイッチ信号を入力するスイッチ端子５２６、ＣＯＭＭＯＮ端子５２７を有する。右回しゲート配線用検査回路５１１は、ＴＥＳＴ−右回しゲート端子５２１、スイッチ端子５２６に接続されている。左回しゲート配線用検査回路５１２は、ＴＥＳＴ−左回しゲート端子５２２、スイッチ端子５２６に接続されている。ソース配線用検査回路５１３は、ＴＥＳＴ−Ｒ端子５２３、ＴＥＳＴ−Ｇ端子５２４、ＴＥＳＴ−Ｂ端子５２５、スイッチ端子５２６に接続されている。ＣＯＭＭＯＮ端子５２７は、表示領域１１の共通ＣＳ配線７１や対向基板の対向電極などＣＯＭＭＯＮ信号系に接続されている。
【００６６】
ソース配線用検査回路５１３と、ＴＥＳＴ−Ｒ端子５２３、ＴＥＳＴ−Ｇ端子５２４、ＴＥＳＴ−Ｂ端子５２５の各端子との間では、それぞれの配線引回し距離はほぼ同じで大きな差がない。これに対して、左回しゲート配線用検査回路５１２とＴＥＳＴ−左回しゲート端子５２２との間の配線引き回し距離は、右回しゲート配線用検査回路５１１とＴＥＳＴ−右回しゲート端子５２１との間の配線引回し距離に比べて長い。そのため、左回しゲート配線用検査回路５１２とＴＥＳＴ−左回しゲート端子５２２との間の配線抵抗は、右回しゲート配線用検査回路５１１とＴＥＳＴ−右回しゲート端子５２１との間の配線抵抗に比べて高くなる。
【００６７】
従来であれば、この配線抵抗の差によって、例えば、図１０の構成では、表示検査において表示領域１１の上下２分割のムラ状に視認されてしまう。この抵抗差を抑えるために、右回しゲート配線用検査回路５１１とＴＥＳＴ−右回しゲート端子５２１との間の配線幅と、左回しゲート配線用検査回路５１２とＴＥＳＴ−左回しゲート端子５２２との間の配線幅とをコントロールし、配線抵抗調整を行っていた。
【００６８】
しかしながら、昨今、ドライバＩＣ１５０のシュリンク化に伴い検査回路５０のシュリンク化も進み、配線幅をコントロールして配線抵抗調整を行えるだけのスペースが小さくなっていた。そのため、表示検査では表示領域１１の上下２分割ムラ状態で簡易点灯検査を行っている。本発明は、実施形態１〜５のように、接続部２３を右回しゲート配線用検査回路５１１とＴＥＳＴ−右回しゲート端子５２１との間に配置することができる。これによって、左回しゲート配線用検査回路５１２とＴＥＳＴ−左回しゲート端子５２２との間の配線抵抗に合わせることができる。例えば、簡易点灯検査時の表示領域１１の上下２分割ムラを改善することができる。これにより、表示検査を確実に行うことができる。
【００６９】
実施の形態１〜８で示した、接続部２３は、対向基板の対向電極が形成されていない領域に配置する。または、接続部２３が設けられている部分に対向する領域では、対向基板の対向電極を除去する。このように、接続部２３は対向電極と対向配置されないようにする。すなわち、接続部２３は対応電極が設けられていない領域に形成される。これにより、短絡、腐食を防ぐことができ、信頼性の低下を防ぐことができる。さらに、上記の実施の形態１〜８は配線レイアウトに応じて、適宜組み合わせることも可能である。また、一部の引き回し配線にのみ、接続部２３を形成してもよい。上記の配線構造では、額縁領域１２を利用しているため、簡易な構成とすることができる。なお、各ドライバＩＣの数は２個以上であってもよい。
【００７０】
このように、端子と、信号線の間の引き回し配線の抵抗値を調整することで表示ムラを低減することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明にかかる液晶表示パネルの一構成例を示す平面図である。
【図２】本発明の実施の形態１にかかるにかかる液晶表示パネルの接続部の一構成例を示す平面図である。
【図３】本発明の実施の形態１にかかるにかかる液晶表示パネルの接続部の一構成例を示す概略模式図である。
【図４】本発明の実施の形態２にかかる液晶表示パネルの接続部の一構成例を示す概略模式図である。
【図５】本発明の実施の形態３にかかるに係る液晶表示パネルの接続部の一構成例を示す概略模式図である。
【図６】本発明の実施の形態４にかかるに係る液晶表示パネルの接続部の一構成例を示す概略模式図である。
【図７】本発明の実施の形態５にかかるに係る液晶表示パネルの接続部の一構成例を示す概略模式図である。
【図８】本発明の実施の形態５にかかるに係る液晶表示パネルの接続部の一構成例を示す概略模式図である。
【図９】本発明の実施の形態６に係る液晶表示パネルの構成例を示す平面図である。
【図１０】本発明の実施の形態７に係る液晶表示パネルの構成例を示す平面図である。
【図１１】本発明の実施の形態８に係る液晶表示パネルの検査回路の構成を示す図である。
【符号の説明】
【００７２】
１  液晶表示パネル、２  アレイ基板、１１  表示領域、１２  額縁領域、１６  画素、２２  ＣＯＧ端子、２３  接続部、６２  検査端子群、７１  共通ＣＳ配線、
１３１  ゲート配線、１３１ａ  ゲート引き回し配線、１３２  ソース配線、
１３２ａ  ソース引き回し配線、１４１  ゲートドライバＩＣ、
１４２  ソースドライバＩＣ、１５０  ドライバＩＣ、
２３１  ゲート配線膜、２３２  配線切断部、２３３  接続導電膜、
２３４  コンタクトホール、２３６  絶縁膜、２３６ａ  下層絶縁膜、
２３６ｂ  上層絶縁膜
５１０  検査回路、５１１  右回しゲート配線用検査回路、
５１２  左回しゲート配線用検査回路、５２２、ＴＥＳＴ−左回しゲート端子
５２７  ＣＯＭＭＯＮ端子、５１３  ソース配線用検査回路
５２３ＴＥＳＴ−Ｒ端子、５２４  ＴＥＳＴ−Ｇ端子、５２５  ＴＥＳＴ−Ｂ端子
【図１】
2008003134.tif 000003
【図２】
2008003134.tif 000004
【図３】
2008003134.tif 000005
【図４】
2008003134.tif 000006
【図５】
2008003134.tif 000007
【図６】
2008003134.tif 000008
【図７】
2008003134.tif 000009
【図８】
2008003134.tif 000010
【図９】
2008003134.tif 000011
【図１０】
2008003134.tif 000012
【図１１】
2008003134.tif 000013