(57)【要約】【課題】Ｒ−２Ｒラダー回路を用いて構成しても回路の設計作業の煩わしさがなく回路面積が増大しない任意電圧発生回路を提供することを目的とする。【解決手段】Ｒ−２Ｒラダー回路１２を備える任意電圧発生回路１において、直列抵抗２〜６の各接続点または出力端子ＯＵＴに接続される抵抗１６と、それぞれの一方端が互いに接続されると共に抵抗１６に接続される抵抗１７、１８とからなる並列抵抗７〜１１と、一方端が抵抗１７に接続され、他方端が電圧源Ｖｃｃに接続されるヒューズ１４と、一方端が抵抗１８に直列接続され、他方端がグランドに接続されるヒューズ１５とからなるヒューズ回路１３−１〜１３−５とを備え、ヒューズ回路１３−１〜１３−５それぞれのヒューズ１４またはヒューズ１５を切断することにより出力端子ＯＵＴに任意の電圧を発生させる。【選択図】図１
2008283153.tif 000002
【特許請求の範囲】
【請求項１】
出力端子とグランドとの間に設けられ互いに直列接続される複数の直列抵抗と、前記複数の直列抵抗の各接続点及び前記出力端子にそれぞれ接続される複数の並列抵抗とからなるＲ−２Ｒラダー回路を備え、前記複数の並列抵抗それぞれに電圧源または前記グランドが接続されることにより前記出力端子に任意の電圧を発生させる任意電圧発生回路であって、
前記並列抵抗は、前記複数の直列抵抗の各接続点または前記出力端子に接続される第１の抵抗と、それぞれの一方端が互いに接続されると共に前記第１の抵抗に接続される第２及び第３の抵抗とからなり、
前記第２の抵抗は、第１のヒューズを介して前記電圧源に接続され、
前記第３の抵抗は、第２のヒューズを介して前記グランドに接続され、
前記第１のヒューズまたは前記第２のヒューズが切断されることにより前記出力端子に任意の電圧を発生させる、
ことを特徴とする任意電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、任意の電圧を発生させる任意電圧発生回路に関する。
【背景技術】
【０００２】
図２（ａ）は、従来の任意電圧発生回路を示す図である。なお、図２（ａ）に示す任意電圧発生回路２０は、ウェハに形成される集積回路内のコンパレータ２１のマイナス入力端子に印加される基準電圧を発生させるものとする。
【０００３】
図２（ａ）に示す任意電圧発生回路２０は、電圧源Ｖｃｃとグランドとの間に設けられ互いに直列接続される可変抵抗２２及び抵抗２３により構成されている。
電圧源Ｖｃｃ側に接続される可変抵抗２２の抵抗値が可変されることにより、可変抵抗２２と抵抗２３との接続点に発生する分圧電圧が変わり、コンパレータ２１のマイナス入力端子に印加される基準電圧が変わる。
【０００４】
図２（ｂ）は、可変抵抗２２の一例を示す図である。なお、図２（ａ）に示す構成と同じ構成には同じ符号を付している。
図２（ｂ）に示す可変抵抗２２は、電圧源Ｖｃｃと抵抗２３との間に設けられ互いに直列接続される抵抗２４〜２８と、電圧源Ｖｃｃと抵抗２３との間に設けられ抵抗２４〜２８にそれぞれ並列接続されるヒューズ（ｆｕｓｅ）２９〜３３とから構成されている。
【０００５】
集積回路の形成完了後にレーザなどを使用してヒューズ２９〜３３のうち所定のヒューズを切断することによりその切断したヒューズに並列接続される抵抗を有効にしてコンパレータ２１のマイナス入力端子に所望な基準電圧を印加させる。なお、集積回路の形成完了後に集積回路内の抵抗値を変える方法（トリミング）として、ヒューズの代わりに電気信号によりオン、オフするスイッチを複数設け、それらスイッチのうち所定のスイッチをオン、オフさせることにより有効にすべき抵抗を決定するものもある。
【０００６】
抵抗２４〜２８の各抵抗値を抵抗２４、抵抗２５、・・・、抵抗２８の順に２倍ずつ大きく設定する場合、図２（ｂ）に示す可変抵抗２２に使用されるヒューズの数（ビット（ｂｉｔ）数）は５であるので、抵抗２４〜２８のうち有効にすべき抵抗の組み合わせは３２通りとなり、可変抵抗２２全体の抵抗値は０〜３１Ｒの何れかの値となる。なお、Ｒは集積回路内に実際に形成される単位抵抗の抵抗値であり、例えば、２Ｒの抵抗を形成する場合はＲの抵抗を２つ形成する。可変抵抗２２と抵抗２３との接続点に発生する分圧電圧がコンパレータ２１のマイナス入力端子に印加すべき所望の基準電圧に最も近くなるように切断するヒューズを決める。
【０００７】
しかしながら、図２（ｂ）に示す可変抵抗２２では、ヒューズを１ずつ増やす毎に可変抵抗２２全体の抵抗値が２倍ずつ大きくなるため、ヒューズを増やしてより細かい設定ステップで可変抵抗２２全体の抵抗値を設定しようとすると、可変抵抗２２を構成する各抵抗のそれぞれの抵抗値において最も低い抵抗値と最も高い抵抗値との差が大きくなってしまう。例えば、７つの抵抗を用いて可変抵抗２２を構成する場合、最も低い抵抗値と最も高い抵抗値との差は６４倍になる。抵抗の相対精度を確保するため集積回路が形成されるチップ上では、単位抵抗を直列または並列接続して抵抗値を合わせる。そのため、可変抵抗２２を構成する各抵抗のそれぞれの抵抗値において最も低い抵抗値と最も高い抵抗値との差が大きいと、可変抵抗２２を構成するための抵抗が非常に多くなってしまう。
【０００８】
また、図２（ｂ）に示す任意電圧発生回路２０において、可変抵抗２２全体の抵抗値は
、切断されるヒューズの数に比例するが、可変抵抗２２と抵抗２３との接続点に発生する分圧電圧は、切断されるヒューズの数に比例しない。
【０００９】
図３は、図２（ｂ）に示す任意電圧発生回路２０におけるヒューズ設定値と分圧電圧との関係を示す図である。なお、図３に示すグラフの横軸はヒューズ設定値を示し、グラフの縦軸は可変抵抗２２と抵抗２３との接続点に発生する分圧電圧を示している。ヒューズ設定値とは、ヒューズ２９〜３３のうち切断されるヒューズの組み合わせに対応する値（図２（ｂ）に示す任意電圧発生回路２０では０〜３１の何れかの値）のことであり、例えば、ヒューズ２９を切断した場合のヒューズ設定値は１になり可変抵抗２２全体の抵抗値はＲになる。ヒューズ３０を切断した場合のヒューズ設定値は２になり可変抵抗２２全体の抵抗値は２Ｒになる。また、電圧源Ｖｃｃは１Ｖとする。また、図３に示すグラフにおいて、ひし形の点、正方形の点、及び三角形の点は、それぞれ、抵抗２３の抵抗値を１、１０、及び３０とするときのヒューズ設定値と分圧電圧との関係を示している。
【００１０】
図３に示すように、抵抗２３の抵抗値を大きくすると、ヒューズ設定値と分圧電圧との関係を示す各点の直線性は良くなる。すなわち、抵抗２３の抵抗値を大きくするに従って、分圧電圧の変化量が均一になっていく。しかしながら、抵抗２３の抵抗値を大きくすると、分圧電圧の設定範囲が狭くなってしまう。反対に、抵抗２３の抵抗値を小さくすると、分圧電圧の設定範囲は広くなるが、ヒューズ設定値と分圧電圧との関係を示す各点の直線性は悪くなってしまう。
【００１１】
そこで、ヒューズ設定値と分圧電圧との関係を示す各点の直線性を良くしつつ、分圧電圧の設定範囲を広くすることが可能な任意電圧発生回路として、例えば、Ｒ−２Ｒラダー回路を用いて構成される任意電圧発生回路が考えられる。（例えば、特許文献１参照）
図４（ａ）は、Ｒ−２Ｒラダー回路を用いて構成される任意電圧発生回路を示す図である。
【００１２】
図４（ａ）に示す任意電圧発生回路３４は、出力端子ＯＵＴとグランドとの間に設けられ互いに直列接続される直列抵抗３５〜３９と、それら直列抵抗３５〜３９の各接続点及び出力端子ＯＵＴにそれぞれ接続される並列抵抗４０〜４４とからなるＲ−２Ｒラダー回路４５と、並列抵抗４０〜４４にそれぞれ接続されるＣＭＯＳバッファ４６〜５０とを備えて構成されている。直列抵抗３６〜３９の各抵抗値はＲであり、直列抵抗３５及び並列抵抗４０〜４４の各抵抗値は２Ｒである。
【００１３】
図４（ｂ）は、ＣＭＯＳバッファ４６を示す図である。なお、ＣＭＯＳバッファ４７〜５０は、ＣＭＯＳバッファ４６と同じ構成であり説明を省略する。
図４（ｂ）に示すＣＭＯＳバッファ４６は、ｐチャネルのＭＯＳＦＥＴ５１とｎチャネルのＭＯＳＦＥＴ５２とからなるＣＭＯＳにより構成されている。ＣＭＯＳバッファ４６にローレベルの入力信号ＩＮが入力されると、ＭＯＳＦＥＴ５１がオン、ＭＯＳＦＥＴ５２がオフし、ＭＯＳＦＥＴ５１、５２の接続点の電位が電圧源Ｖｃｃの電位になる。ＣＭＯＳバッファ４６にハイレベルの入力信号ＩＮが入力されると、ＭＯＳＦＥＴ５１がオフ、ＭＯＳＦＥＴ５２がオンし、ＭＯＳＦＥＴ５１、５２の接続点の電位がグランドの電位になる。ＣＭＯＳバッファ４６〜５０にそれぞれハイレベルまたはローレベルの入力信号ＩＮが入力されると、出力端子ＯＵＴに所望な電圧が発生する。
【００１４】
図５は、図４（ａ）に示す任意電圧発生回路３４におけるヒューズ設定値と分圧電圧との関係を示す図である。なお、図５に示すヒューズ設定値は、ＣＭＯＳバッファ４６〜５０のうちローレベルの入力信号ＩＮが入力されるＣＭＯＳバッファの組み合わせに対応する値であり、図２（ｂ）に示す任意電圧発生回路２０と同様に、０〜３１の何れかの値になる。例えば、ローレベルの入力信号ＩＮがＣＭＯＳバッファ４６に入力されハイレベル
の入力信号ＩＮがＣＭＯＳバッファ４７〜５０にそれぞれ入力される場合のヒューズ設定値は１になり、ローレベルの入力信号ＩＮがＣＭＯＳバッファ４７に入力されハイレベルの入力信号ＩＮがＣＭＯＳバッファ４６、４８〜５０にそれぞれ入力される場合のヒューズ設定値は２になる。また、電圧源Ｖｃｃは１Ｖとする。また、正方形の点は図２（ｂ）に示す任意電圧発生回路２０における抵抗２３の抵抗値を１０とするときのヒューズ設定値と分圧電圧との関係を示し、円形の点は図４（ａ）に示す任意電圧発生回路３４におけるヒューズ設定値と分圧電圧との関係を示す図である。
【００１５】
図５に示すように、任意電圧発生回路３４は、任意電圧発生回路２０に比べて、ヒューズ設定値と分圧電圧との関係を示す各点の直線性が良く、かつ、分圧電圧の設定範囲も広い。
【００１６】
しかしながら、図４（ａ）に示す任意電圧発生回路３４では、ＣＭＯＳバッファ４６〜５０をそれぞれ構成するＭＯＳＦＥＴ５１、５２の各オン抵抗（オン抵抗はＭＯＳＦＥＴのサイズで決まり、例えば、数百Ω〜数キロΩ）が並列抵抗４０〜４４の各抵抗値に対して十分に小さくないと可変抵抗２２全体の抵抗値を計算する際の誤差要因になるおそれがある。
【００１７】
そこで、ＣＭＯＳバッファを構成する各ＭＯＳＦＥＴのオン抵抗を考慮しなくてもよい任意電圧発生回路としては、例えば、図６に示すように、図５のＣＭＯＳバッファ４６〜５０それぞれを構成するＭＯＳＦＥＴ５１、５２をヒューズ５３、５４に置き換えた任意電圧発生回路５５が考えられる。ヒューズ５３が切断されると、ヒューズ５３、５４の接続点の電位が電圧源Ｖｃｃの電位になり、ヒューズ５４が切断されると、ヒューズ５３、５４の接続点の電位がグランドの電位になる。
【特許文献１】特開２００５−６３１４７号
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、図６に示す任意電圧発生回路５５では、初期状態（何れのヒューズも切断されていない状態）のとき、電圧源Ｖｃｃとグランドとが短絡してしまうという問題がある。そのため、図４（ａ）に示す任意電圧発生回路３４のように、並列抵抗４０〜４４に電圧源Ｖｃｃまたはグランドを接続させるための構成としてＣＭＯＳバッファ４６〜５０を用いることが望ましいが、上述したように、ＭＯＳＦＥＴ５１、５２の各オン抵抗が並列抵抗４０〜４４の各抵抗値よりも十分に小さくなるようにＭＯＳＦＥＴ５１、５２の設計を考慮しなくてはならず、その設計作業が煩わしいという問題がある。また、図４（ａ）に示す任意電圧発生回路３４は、図２（ｂ）に示す任意電圧発生回路２０や図６に示す任意電圧発生回路５５に比べて、ＣＭＯＳバッファ４６〜５０を備えている分、回路面積が増大してしまうという問題がある。
【００１９】
そこで、本発明では、Ｒ−２Ｒラダー回路を用いて構成しても回路の設計作業の煩わしさがなく回路面積が増大しない任意電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の任意電圧発生回路は、出力端子とグランドとの間に設けられ互いに直列接続される複数の直列抵抗と、前記複数の直列抵抗の各接続点及び前記出力端子にそれぞれ接続される複数の並列抵抗とからなるＲ−２Ｒラダー回路を備え、前記複数の並列抵抗それぞれに電圧源または前記グランドが接続されることにより前記出力端子に任意の電圧を発生させる任意電圧発生回路であって、前記並列抵抗は、前記複数の直列抵抗の各接続点または前記出力端子に接続される第１の抵抗と、それぞれの一方端が互いに接続さ
れると共に前記第１の抵抗に接続される第２及び第３の抵抗とからなり、前記第２の抵抗は、第１のヒューズを介して前記電圧源に接続され、前記第３の抵抗は、第２のヒューズを介して前記グランドに接続され、前記第１のヒューズまたは前記第２のヒューズが切断されることにより前記出力端子に任意の電圧を発生させる。
【００２１】
このように、ヒューズを用いて並列抵抗に電圧源またはグランドを接続させているので、ＣＭＯＳバッファを用いて構成されるＲ−２Ｒラダー回路を備える任意電圧発生回路に比べて、回路の設計作業の煩わしさをなくすことができ、かつ、回路面積を小さくすることができる。
【発明の効果】
【００２２】
本発明によれば、Ｒ−２Ｒラダー回路を用いて構成される任意電圧発生回路において、回路の設計作業の煩わしさをなくし、かつ、回路面積を増大させないようにすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の任意電圧発生回路１を示す図である。
図１に示す任意電圧発生回路１は、出力端子ＯＵＴとグランドとの間に互いに設けられ互いに直列接続される直列抵抗２〜６と、それら直列抵抗２〜６の各接続点及び出力端子ＯＵＴにそれぞれ接続される並列抵抗７〜１１とからなるＲ−２Ｒラダー回路１２と、ヒューズ回路１３−１〜１３−５とを備えて構成されている。ヒューズ回路１３−１〜１３−５は、それぞれ、電圧源Ｖｃｃに接続されるヒューズ１４（第１のヒューズ）と、グランドに接続されるヒューズ１５（第２のヒューズ）とから構成されている。直列抵抗３〜６の各抵抗値はＲであり、直列抵抗２及び並列抵抗７〜１１の各抵抗値は２Ｒである。
【００２４】
上記並列抵抗７〜１１は、それぞれ、直列抵抗２〜６の各接続点または出力端子ＯＵＴに接続される抵抗１６（第１の抵抗）と、それぞれの一方端が互いに接続されると共に抵抗１６に接続される抵抗１７（第２の抵抗）及び抵抗１８（第３の抵抗）とから構成されている。
【００２５】
上記ヒューズ回路１３−１〜１３−５の各ヒューズ１４は、それぞれ、一方端が並列抵抗７〜１１の各抵抗１７に接続され、他方端が電圧源Ｖｃｃに接続されている。
上記ヒューズ回路１３−１〜１３−５の各ヒューズ１５は、それぞれ、一方端が並列抵抗７〜１１の各抵抗１８に接続され、他方端がグランドに接続されている。
【００２６】
本実施形態の任意電圧発生回路１では、出力端子ＯＵＴに所望な電圧を発生させる際、ヒューズ回路１３−１〜１３−５それぞれにおいてヒューズ１４、１５のどちらか一方を切断することにより、並列抵抗７〜１１それぞれにおいて抵抗１７、１８のどちらか一方を有効にして並列抵抗７〜１１それぞれの全体の抵抗値を２Ｒにする。例えば、本実施形態の任意電圧発生回路１において、ヒューズ回路１３−１のヒューズ１５及びヒューズ回路１３−２〜１３−５の各ヒューズ１４を切断する場合は、図４（ａ）に示す任意電圧発生回路３４においてＣＭＯＳバッファ４６にローレベルの入力信号ＩＮが入力されＣＭＯＳバッファ４７〜５０にそれぞれハイレベルの入力信号ＩＮが入力される場合と同様であり、図５に示すヒューズ設定値が１のときの分圧電圧が出力端子ＯＵＴに発生する。
【００２７】
本実施形態の任意電圧発生回路１によれば、初期状態（ヒューズ回路１３−１〜１３−５の何れのヒューズも切断されていない状態）のとき、電圧源Ｖｃｃの電圧は抵抗１７、１８に印加されるため、電圧源Ｖｃｃとグランドとが短絡しない。
【００２８】
また、本実施形態の任意電圧発生回路１は、Ｒ−２Ｒラダー回路１２を用いて構成されているため、任意電圧発生回路１におけるヒューズ設定値と分圧電圧との関係は図５に示すヒューズ設定値と分圧電圧との関係と同様であり、ヒューズ設定値と分圧電圧との関係を示す各点の直線性が良く、分圧電圧の設定範囲も広い。
【００２９】
また、本実施形態の任意電圧発生回路１は、ヒューズを用いて並列抵抗に電圧源Ｖｃｃまたはグランドを接続させているので、ＣＭＯＳバッファを構成する各ＭＯＳＦＥＴのオン抵抗を考慮する必要がないため、回路の設計作業の煩わしさがない。
【００３０】
また、本実施形態の任意電圧発生回路１は、図４（ａ）に示す任意電圧発生回路３４に比べて抵抗が増加しているが、それら増加した分の回路面積はＣＭＯＳバッファの回路面積よりも小さいため任意電圧発生回路３４よりも全体の回路面積を小さくすることができる。
【００３１】
また、本実施形態の任意電圧発生回路１は、より細かい設定ステップで分圧電圧を発生させるためにビット数をある値以上にすると、図２（ｂ）に示す任意電圧発生回路２０に比べて使用される抵抗を少なくすることができ全体の回路面積を小さくすることができる。
【００３２】
また、本実施形態の任意電圧発生回路１は、抵抗及びヒューズのみで構成することができるので、分圧電圧の出力先である集積回路と共に同一チップ上に形成することができる。そのため、任意電圧発生回路１は、チップの外に可変抵抗を備える必要がないため、外付けの可変抵抗を備えるものに比べてコストや回路面積を削減することができる。
【００３３】
なお、上記実施形態では、ヒューズを用いて並列抵抗に電圧源Ｖｃｃまたはグランドを接続させる構成であるが、ヒューズの代わりにツェナーダイオードを用いて並列抵抗に電圧源Ｖｃｃまたはグランドを接続させるように構成してもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態の任意電圧発生回路を示す図である。
【図２】（ａ）は、従来の任意電圧発生回路を示す図である。（ｂ）は、可変抵抗の一例を示す図である。
【図３】ヒューズ設定値と分圧電圧との関係を示す図である。
【図４】（ａ）は、従来の他の任意電圧発生回路を示す図である。（ｂ）は、ＣＭＯＳバッファを示す図である。
【図５】ヒューズ設定値と分圧電圧との関係を示す図である。
【図６】ＣＭＯＳバッファをヒューズに置き換えたときの任意電圧発生回路を示す図である。
【符号の説明】
【００３５】
１  任意電圧発生回路
２〜６  直列抵抗
７〜１１  並列抵抗
１２  Ｒ−２Ｒラダー回路
１３−１〜１３−５  ヒューズ回路
１４、１５  ヒューズ
１６〜１８  抵抗
２０  任意電圧発生回路
２１  コンパレータ
２２  可変抵抗
２３〜２８  抵抗
２９〜３３  ヒューズ
３４  任意電圧発生回路
３５〜３９  直列抵抗
４０〜４４  並列抵抗
４５  Ｒ−２Ｒラダー回路
４６〜５０  ＣＭＯＳバッファ
５１、５２  ＭＯＳＦＥＴ
５３、５４  ヒューズ
５５  任意電圧発生回路
【図１】
2008283153.tif 000003
【図２】
2008283153.tif 000004
【図４】
2008283153.tif 000005
【図６】
2008283153.tif 000006
【図３】
2008283153.tif 000007
【図５】
2008283153.tif 000008