(57)【要約】【課題】非晶質物質層上に結晶性および表面モルフォロジーに優れた薄膜を形成させうる薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法を提供する。【解決手段】非晶質物質層の上表面にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される１種または２種を供給することによって、ゲルマニウム、アンチモン、テルル、テルル化アンチモン、およびアンチモンがドープされたゲルマニウムからなる群より選択される少なくとも１種を含むシード層を形成する段階と、前記シード層上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される少なくとも１種を供給して、薄膜を形成する段階と、を含むことを特徴とする薄膜の製造方法、およびこれを用いた相変化メモリ素子の製造方法である。【選択図】図１Ｃ
2008004935.tif 000002
【特許請求の範囲】
【請求項１】
非晶質物質層の上表面にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される１種または２種を供給することによって、ゲルマニウム、アンチモン、テルル、テルル化アンチモン、およびアンチモンがドープされたゲルマニウムからなる群より選択される少なくとも１種を含むシード層を形成する段階と、
前記シード層上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される少なくとも１種を供給して、薄膜を形成する段階と、
を含むことを特徴とする、薄膜の製造方法。
【請求項２】
前記非晶質物質層は、酸化シリコン、酸窒化シリコン、および窒化シリコンからなる群より選択される少なくとも１つを含むことを特徴とする、請求項１に記載の薄膜の製造方法。
【請求項３】
前記シード層は、１〜１０ｎｍの厚さに形成されることを特徴とする、請求項１または２に記載の薄膜の製造方法。
【請求項４】
前記シード層および前記薄膜は、有機金属気相成長法によって形成されることを特徴とする、請求項１〜３のいずれか１項に記載の薄膜の製造方法。
【請求項５】
前記シード層および前記薄膜は、インサイチュ法によって形成されることを特徴とする、請求項１〜４のいずれか１項に記載の薄膜の製造方法。
【請求項６】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体からなる群より選択される少なくとも１種は、１０〜４００ｓｃｃｍの流量で供給されることを特徴とする、請求項１〜５のいずれか１項に記載の薄膜の製造方法。
【請求項７】
前記シード層および前記薄膜は、０．１３３３〜１３３３Ｐａの圧力範囲で形成されることを特徴とする、請求項１〜６のいずれか１項に記載の薄膜の製造方法。
【請求項８】
前記シード層および前記薄膜は、２５０〜５００℃の温度範囲で形成されることを特徴とする、請求項１〜７のいずれか１項に記載の薄膜の製造方法。
【請求項９】
前記シード層が、アンチモンがドープされたゲルマニウムから形成される場合、ゲルマニウムに対するアンチモンのドーピング濃度は、１〜３０原子％の範囲に制御されることを特徴とする、請求項１〜８のいずれか１項に記載の薄膜の製造方法。
【請求項１０】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記ゲルマニウム前駆体は、（ＣＨ３）４Ｇｅ、（Ｃ２Ｈ５）４Ｇｅ、（ｎ−Ｃ４Ｈ９）４Ｇｅ、（ｉｓｏ−Ｃ４Ｈ９）４Ｇｅ、（Ｃ６Ｈ５）４Ｇｅ、（ＣＨ２＝ＣＨ）４Ｇｅ、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅ、（ＣＦ２＝ＣＦ）４Ｇｅ、（Ｃ６Ｈ５ＣＨ２ＣＨ２ＣＨ２）４Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５）Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５ＣＨ２）Ｇｅ、（ＣＨ３）２（Ｃ２Ｈ５）２Ｇｅ、（ＣＨ３）２（Ｃ６Ｈ５）２Ｇｅ、ＣＨ３（Ｃ２Ｈ５）３Ｇｅ、（ＣＨ３）３（ＣＨ＝ＣＨ２）Ｇｅ、（ＣＨ３）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（Ｃ５Ｈ５）Ｇｅ、（ＣＨ３）３ＧｅＨ、（Ｃ２Ｈ５）３ＧｅＨ、（Ｃ３Ｈ７）３ＧｅＨ、Ｇｅ（Ｎ（ＣＨ３）２）４、Ｇｅ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））４、Ｇｅ（Ｎ（Ｃ２Ｈ５）２）４、Ｇｅ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）４、およびＧｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４からなる群より選択される少なくとも１種を含むことを特徴とする、請求項１〜９のいずれか１項に記載の薄膜の製造方法。
【請求項１１】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記アンチモン前駆体は、Ｓｂ（ＣＨ３）３、Ｓｂ（Ｃ２Ｈ５）３、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３、Ｓｂ（ｎ−Ｃ３Ｈ７）３、Ｓｂ（ｉｓｏ−Ｃ４Ｈ９）３、Ｓｂ（ｔｅｒｔ−Ｃ４Ｈ９）３、Ｓｂ（Ｎ（ＣＨ３）２）３、Ｓｂ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））３、Ｓｂ（Ｎ（Ｃ２Ｈ５）２）３、Ｓｂ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）３、およびＳｂ［Ｎ（Ｓｉ（ＣＨ３）３）２］３からなる群より選択される少なくとも１種を含むことを特徴とする、請求項１〜１０のいずれか１項に記載の薄膜の製造方法。
【請求項１２】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記テルル前駆体は、Ｔｅ（ＣＨ３）２、Ｔｅ（Ｃ２Ｈ５）２、Ｔｅ（ｎ−Ｃ３Ｈ７）２、Ｔｅ（ｉｓｏ−Ｃ３Ｈ７）２、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２、Ｔｅ（ｉｓｏ−Ｃ４Ｈ９）２、Ｔｅ（ＣＨ２＝ＣＨ）２、Ｔｅ（ＣＨ２ＣＨ＝ＣＨ２）２、およびＴｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］２からなる群より選択される少なくとも１種を含むことを特徴とする、請求項１〜１１のいずれか１項に記載の薄膜の製造方法。
【請求項１３】
基板上に形成された薄膜スイッチング素子および前記薄膜スイッチング素子と連結されるストレージノードを含む相変化メモリ素子の製造方法であって、
前記ストレージノードを形成する段階は、
下部電極を形成する段階と、
前記下部電極上に絶縁膜を形成する段階と、
前記絶縁膜に前記下部電極の所定領域を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールに窒化チタンまたは窒化アルミニウムチタンで下部電極接点を形成する段階と、
前記下部電極接点および前記絶縁膜上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される１種または２種を供給することによって、ゲルマニウム、アンチモン、テルル、テルル化アンチモン、およびアンチモンがドープされたゲルマニウムからなる群より選択される少なくとも１種を含むシード層を形成する段階と、
前記シード層上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される少なくとも１種を供給して、薄膜を形成する段階と、
前記薄膜上に上部電極を形成する段階と、
を含むことを特徴とする、相変化メモリ素子の製造方法。
【請求項１４】
前記絶縁膜は、ＳｉＯ２、ＳｉＯＮ、およびＳｉ３Ｎ４からなる群より選択される少なくとも１種から形成されることを特徴とする、請求項１３に記載の相変化メモリ素子の製造方法。
【請求項１５】
前記シード層は、１〜１０ｎｍの厚さに形成されることを特徴とする、請求項１３または１４に記載の相変化メモリ素子の製造方法。
【請求項１６】
前記シード層および前記薄膜は、有機金属気相成長法によって形成されることを特徴とする、請求項１３〜１５のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項１７】
前記シード層および前記薄膜は、インサイチュ法によって形成されることを特徴とする、請求項１３〜１６のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項１８】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体からなる群より選択される少なくとも１種は、１０〜４００ｓｃｃｍの流量で供給されることを特徴とする、請求項１３〜１７のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項１９】
前記シード層および前記薄膜は、０．１３３３〜１３３３Ｐａの圧力下で形成されることを特徴とする、請求項１３〜１８のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項２０】
前記シード層および前記薄膜は、２５０〜５００℃の温度範囲で形成されることを特徴とする、請求項１３〜１９のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項２１】
前記シード層が、アンチモンがドープされたゲルマニウムから形成される場合、ゲルマニウムに対するアンチモンのドーピング濃度は、１〜３０原子％の範囲に制御されることを特徴とする、請求項１３〜２０のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項２２】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記ゲルマニウム前駆体は、（ＣＨ３）４Ｇｅ、（Ｃ２Ｈ５）４Ｇｅ、（ｎ−Ｃ４Ｈ９）４Ｇｅ、（ｉｓｏ−Ｃ４Ｈ９）４Ｇｅ、（Ｃ６Ｈ５）４Ｇｅ、（ＣＨ２＝ＣＨ）４Ｇｅ、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅ、（ＣＦ２＝ＣＦ）４Ｇｅ、（Ｃ６Ｈ５ＣＨ２ＣＨ２ＣＨ２）４Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５）Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５ＣＨ２）Ｇｅ、（ＣＨ３）２（Ｃ２Ｈ５）２Ｇｅ、（ＣＨ３）２（Ｃ６Ｈ５）２Ｇｅ、ＣＨ３（Ｃ２Ｈ５）３Ｇｅ、（ＣＨ３）３（ＣＨ＝ＣＨ２）Ｇｅ、（ＣＨ３）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（Ｃ５Ｈ５）Ｇｅ、（ＣＨ３）３ＧｅＨ、（Ｃ２Ｈ５）３ＧｅＨ、（Ｃ３Ｈ７）３ＧｅＨ、Ｇｅ（Ｎ（ＣＨ３）２）４、Ｇｅ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））４、Ｇｅ（Ｎ（Ｃ２Ｈ５）２）４、Ｇｅ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）４、およびＧｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４からなる群より選択される少なくとも１種を含むことを特徴とする、請求項１３〜２１のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項２３】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記アンチモン前駆体は、Ｓｂ（ＣＨ３）３、Ｓｂ（Ｃ２Ｈ５）３、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３、Ｓｂ（ｎ−Ｃ３Ｈ７）３、Ｓｂ（ｉｓｏ−Ｃ４Ｈ９）３、Ｓｂ（ｔｅｒｔ−Ｃ４Ｈ９）３、Ｓｂ（Ｎ（ＣＨ３）２）３、Ｓｂ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））３、Ｓｂ（Ｎ（Ｃ２Ｈ５）２）３、Ｓｂ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）３、およびＳｂ［Ｎ（Ｓｉ（ＣＨ３）３）２］３からなる群より選択される少なくとも１種を含むことを特徴とする、請求項１３〜２２のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項２４】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記テルル前駆体は、Ｔｅ（ＣＨ３）２、Ｔｅ（Ｃ２Ｈ５）２、Ｔｅ（ｎ−Ｃ３Ｈ７）２、Ｔｅ（ｉｓｏ−Ｃ３Ｈ７）２、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２、Ｔｅ（ｉｓｏ−Ｃ４Ｈ９）２、Ｔｅ（ＣＨ２＝ＣＨ）２、Ｔｅ（ＣＨ２ＣＨ＝ＣＨ２）２、およびＴｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］２からなる群より選択される少なくとも１種を含むことを特徴とする、請求項１３〜２３のいずれか１項に記載の相変化メモリ素子の製造方法。
【請求項２５】
請求項１３〜２４のいずれか１項に記載の製造方法で製造された相変化メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜の製造方法に係り、さらに詳細には、非晶質物質層上に結晶性および表面モルフォロジーに優れた薄膜を形成させうる薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法に関する。
【背景技術】
【０００２】
相変化メモリ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  ＡｃｃｅｓｓＭｅｍｏｒｙ、以下、ＰＲＡＭとも称す）は、ＧｅＳｂＴｅのような相変化物質が電気的なパルスによる局部的な熱の発生により、結晶状態と非晶状態とに変化する特性を利用して、二進情報を記憶する素子である。このようなＰＲＡＭにおいて、二進情報を記憶するメモリセルは、相変化層、下部電極接点（Ｂｏｔｔｏｍ  Ｅｌｅｃｔｒｏｄｅ  Ｃｏｎｔａｃｔ：ＢＥＣ）層、およびスイッチトランジスタから構成される。スイッチトランジスタは、一般的にシリコンウェハ上に形成され、下部電極接点層と相変化層とは、前記スイッチトランジスタ上に形成される。相変化層は、いわゆるＧｅＳｂＴｅ（ゲルマニウム・アンチモン・テルル）材料から形成される。ＧｅＳｂＴｅ材料は、光記録装置（例えばＤＶＤやＣＤ−ＲＷ）に用いられる、例えばカルゴゲナイドなどと同じタイプの物質である。下部電極接点層の用途は、相変化層を加熱するために用いられる。その加熱の程度によって、相変化層の状態が結晶状態と非晶状態とに変化をし、それによって抵抗値が変わる。抵抗の変化によって相変化層の電流または電圧が変わるため、二進情報が保存および読み込みされる。揮発性メモリであるＤＲＡＭや不揮発性メモリであるフラッシュメモリは、二進情報を“電荷”の形態で保存するが（ｃｈａｒｇｅ−ｂａｓｅ  ｍｅｍｏｒｙ）、ＰＲＡＭは二進情報を、“抵抗”の形態で保存する（ｒｅｓｉｓｔａｎｃｅ−ｂａｓｅ  ｍｅｍｏｒｙ）。よって、前記ＰＲＡＭは、他のメモリ素子とは区別される。
【０００３】
ＰＲＡＭは、二進情報を保存する機能性を評価する基準の一つである二進状態シグナル比率が他のメモリ素子より大きい。したがって、回路は二進情報を判別でき、この判別を行うために高電圧を必要としない。前記二進状態シグナル比率は、抵抗値の４０倍以上の抵抗値として表されるため、広いダイナミックレンジが確保されうる。広いダイナミックレンジは、メモリノードのサイズによって影響されない。したがって、半導体回路の集積化技術が進み続けても、ＰＲＡＭの拡張性は改良されうる。ＰＲＡＭは、相変化層の相変化速度が相対的に速いため、フラッシュメモリと比べて１０倍以上の書き込み速度を有している。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＰＲＡＭの製造工程において、ＧｅＳｂＴｅ材料がＳｉＯＮおよび／またはＳｉＯ２などの非晶質酸化膜上に、一般的な有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により蒸着される場合、核生成／成長が困難であり、そのため薄膜の製造が困難であり、ＧｅＳｂＴｅ薄膜が製造されても、その結晶性および表面モルフォロジーが改良されない。最近開発されたＰＲＡＭにおいて、一般的に、ＧｅＳｂＴｅ材料は、ＳｉＯ２および／またはＳｉＯＮから形成される絶縁層と、ＴｉＮまたはＴｉＡｌＮから形成される下部電極接点層との上に同時に蒸着されうる。薄膜の蒸着時に、絶縁層および下部電極接点層の上で、異なる蒸着挙動が起こるため、均一なＧｅＳｂＴｅ薄膜の形成が困難である。したがって、非晶質酸化膜上の結晶性および表面モルフォロジーに優れた良質の薄膜を形成するための、製造工程の開発の要求が依然としてある。
【０００５】
本発明は、前記のような従来技術の問題点を改善するためのものであって、その目的は、非晶質物質層上に結晶性および表面モルフォロジーに優れた薄膜を形成させうる薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、非晶質物質層の上表面にゲルマニウム（Ｇｅ）前駆体、アンチモン（Ｓｂ）前駆体、およびテルル（Ｔｅ）前駆体からなる群より選択される１種または２種を供給することによって、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、テルル化アンチモン（Ｓｂ２Ｔｅ３）、およびアンチモンがドープされたゲルマニウム（Ｓｂ−ｄｏｐｅｄ  Ｇｅ）からなる群より選択される少なくとも１種を含むシード層を形成する段階と、前記シード層上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体から選択される少なくとも１種を供給して、薄膜を形成する段階と、を含むことを特徴とする、薄膜の製造方法を提供する。
【０００７】
また、本発明は、基板上に形成された薄膜スイッチング素子および前記薄膜スイッチング素子と連結されるストレージノードを含む相変化メモリ素子の製造方法であって、前記ストレージノードを形成する段階は、下部電極を形成する段階と、前記下部電極上に絶縁膜を形成する段階と、前記絶縁膜に下部電極の所定領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールに窒化チタン（ＴｉＮ）または窒化アルミニウムチタン（ＴｉＡｌＮ）で下部電極接点を形成する段階と、前記下部電極接点および前記絶縁膜上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される１種または２種を供給することによって、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、テルル化アンチモン（Ｓｂ２Ｔｅ３）、およびアンチモンがドープされたゲルマニウム（Ｓｂ−ｄｏｐｅｄ  Ｇｅ）からなる群より選択される少なくとも１種を含むシード層を形成する段階と、前記シード層上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される少なくとも１種を供給することによって、薄膜を形成する段階と、前記薄膜上に上部電極を形成する段階と、を含むことを特徴とする、相変化メモリ素子の製造方法を提供する。
【０００８】
前記シード層は、１〜１０ｎｍの厚さに形成されることが好ましい。前記シード層および前記薄膜は、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成されることが好ましく、インサイチュ法によって形成されることが好ましい。
【０００９】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記ゲルマニウム前駆体、アンチモン前駆体、および前記テルル前駆体から選択される少なくとも１種は、１０〜４００ｓｃｃｍの流量で供給されることが好ましい。また、前記シード層および前記薄膜は、０．１３３３〜１３３３Ｐａ（０．００１Ｔｏｒｒ〜１０Ｔｏｒｒ）の圧力範囲で形成されることが好ましく、２５０〜５００℃の温度範囲で形成されることが好ましい。前記シード層がＳｂ−ｄｏｐｅｄ  Ｇｅで形成される場合、ゲルマニウムに対するアンチモンのドーピング濃度は、１〜３０原子％の範囲に制御されることが好ましい。
【００１０】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記ゲルマニウム前駆体は、（ＣＨ３）４Ｇｅ、（Ｃ２Ｈ５）４Ｇｅ、（ｎ−Ｃ４Ｈ９）４Ｇｅ、（ｉｓｏ−Ｃ４Ｈ９）４Ｇｅ、（Ｃ６Ｈ５）４Ｇｅ、（ＣＨ２＝ＣＨ）４Ｇｅ、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅ、（ＣＦ２＝ＣＦ）４Ｇｅ、（Ｃ６Ｈ５ＣＨ２ＣＨ２ＣＨ２）４Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５）Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５ＣＨ２）Ｇｅ、（ＣＨ３）２（Ｃ２Ｈ５）２Ｇｅ、（ＣＨ３）２（Ｃ６Ｈ５）２Ｇｅ、ＣＨ３（Ｃ２Ｈ５）３Ｇｅ、（ＣＨ３）３（ＣＨ＝ＣＨ２）Ｇｅ、（ＣＨ３）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（Ｃ５Ｈ５）Ｇｅ、（ＣＨ３）３ＧｅＨ、（Ｃ２Ｈ５）３ＧｅＨ、（Ｃ３Ｈ７）３ＧｅＨ、Ｇｅ（Ｎ（ＣＨ３）２）４、Ｇｅ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））４、Ｇｅ（Ｎ（Ｃ２Ｈ５）２）４、Ｇｅ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）４、およびＧｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４からなる群より選択される少なくとも１種を含むことが好ましい。
【００１１】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記アンチモン前駆体は、Ｓｂ（ＣＨ３）３、Ｓｂ（Ｃ２Ｈ５）３、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３、Ｓｂ（ｎ−Ｃ３Ｈ７）３、Ｓｂ（ｉｓｏ−Ｃ４Ｈ９）３、Ｓｂ（ｔｅｒｔ−Ｃ４Ｈ９）３、Ｓｂ（Ｎ（ＣＨ３）２）３、Ｓｂ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））３、Ｓｂ（Ｎ（Ｃ２Ｈ５）２）３、Ｓｂ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）３、Ｓｂ［Ｎ（Ｓｉ（ＣＨ３）３）２］３からなる群より選択される少なくとも１種を含むことが好ましい。
【００１２】
前記シード層を形成する段階および前記薄膜を形成する段階において、前記テルル前駆体は、Ｔｅ（ＣＨ３）２、Ｔｅ（Ｃ２Ｈ５）２、Ｔｅ（ｎ−Ｃ３Ｈ７）２、Ｔｅ（ｉｓｏ−Ｃ３Ｈ７）２、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２、Ｔｅ（ｉｓｏ−Ｃ４Ｈ９）２、Ｔｅ（ＣＨ２＝ＣＨ）２、Ｔｅ（ＣＨ２ＣＨ＝ＣＨ２）２、およびＴｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］２からなる群より選択される少なくとも１種を含むことが好ましい。
【００１３】
本発明によれば、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４などの非晶質物質層上に、結晶性および表面モルフォロジーに優れた薄膜を容易に形成できる。
【発明の効果】
【００１４】
従来、ＭＯＣＶＤを利用して、ＳｉＯ２基板上に薄膜を形成することが非常に困難であった。しかし、本発明によれば、薄膜を形成する前に、シード層を形成する工程を行うことにより、プラズマ工程を利用しなくてもＳｉＯ２基板上に、膜特性に優れた薄膜を形成することが可能となる。具体的には、簡単なＭＯＣＶＤによりＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４などから形成される非晶質物質層上に、結晶性および表面モルフォロジーに優れた薄膜を容易に形成できる。前記シード層は、薄膜の形成物質と同様の物質であるため、インサイチュ法によって形成されうるため、本発明による薄膜の形成方法は、非常に簡単である。特に、この方法を利用して薄膜を含む相変化メモリ素子を製造する場合、ＳｉＯ２またはＳｉＯＮから形成される絶縁膜およびＴｉＮまたはＴｉＡｌＮから形成される下部電極接点のような異なる種類の物質面上であっても、ほぼ均一な厚さで優れた特性を有する薄膜を形成することが可能となり、その結果、最終的に製造される相変化メモリ素子の再現性および信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法の好ましい実施形態を、添付された図面を参照して、詳細に説明する。図面で示す層や領域の厚さは、明細書の内容を明確にするために誇張して図示されている。
【００１６】
図１Ａ〜図１Ｃは、本発明の一実施形態による薄膜の製造方法を示す断面概略図である。
【００１７】
図１Ａ〜図１Ｃを参照すれば、基板２上に形成された非晶質物質層４上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される１種または２種を供給して、Ｇｅ、Ｓｂ、Ｔｅ、Ｓｂ２Ｔｅ３、Ｓｂ−ｄｏｐｅｄ  Ｇｅからなる群より選択される少なくとも１種を含むシード層６を形成する。その後、前記シード層６上にゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される少なくとも１種を供給して、薄膜８を形成する。前記シード層６は、前記非晶質物質層４との接着性に優れ、前記薄膜８の形成のための核生成サイトを提供できる。そのため、前記シード層６上に形成される薄膜８の結晶性および表面モルフォロジーが改善されて、優れた膜特性を有する薄膜８が製造されうる。特に、前記シード層６は、薄膜８の形成物質と同様の物質から形成されうるため、前記シード層６と前記薄膜８との間の接着性に優れるだけでなく、蒸着チャンバの真空状態を維持しながら、前記シード層６および前記薄膜８の形成のための蒸着を、インサイチュ法で連続的に行うことができるという長所を有する。
【００１８】
前記シード層６は、１〜１０ｎｍの厚さに形成されることが好ましく、ＭＯＣＶＤによって形成されることが好ましい。このとき、前記シード層６は、０．１３３３〜１３３３Ｐａ（０．００１〜１０Ｔｏｒｒ）の圧力範囲で形成されることが好ましく、２５０〜５００℃の温度範囲で形成されることが好ましい。このようなプロセス条件下で、前記非晶質物質層４上に形成されるシード層６の表面特性は改良され、その上に蒸着される薄膜８の薄膜質に影響を与えうる。前記非晶質物質層４は、ＳｉＯ２、ＳｉＯＮ、およびＳｉ３Ｎ４からなる群より選択される少なくとも１種を含むことが好ましい。これらの物質は、主に半導体素子の製造において層間絶縁膜の形成物質として用いられている。
【００１９】
前記シード層６は、核生成サイトを提供する役割を果たすのみであるため、１０ｎｍを超える厚さは必要としない。むしろ、シード層６は薄く形成されることが好ましい。前記シード層６がＳｂ−ｄｏｐｅｄ  Ｇｅから形成される場合、ゲルマニウムに対するアンチモンのドーピング濃度は、１〜３０原子％の範囲に制御されることが好ましい。実験において、このようなドーピング濃度の範囲でシード層６を形成した場合、前記シード層６の表面特性が優れており、その上に形成される薄膜８の膜特性も最も優れていた。
【００２０】
前記ＭＯＣＶＤにおいて、前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体からなる群より選択される少なくとも１種は、１０〜４００ｓｃｃｍの流量で供給されることが好ましい。
【００２１】
本発明において、ゲルマニウム前駆体とは、ゲルマニウム原子および有機基を含む化合物を意味する。前記ゲルマニウム前駆体は、（ＣＨ３）４Ｇｅ、（Ｃ２Ｈ５）４Ｇｅ、（ｎ−Ｃ４Ｈ９）４Ｇｅ、（ｉｓｏ−Ｃ４Ｈ９）４Ｇｅ、（Ｃ６Ｈ５）４Ｇｅ、（ＣＨ２＝ＣＨ）４Ｇｅ、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅ、（ＣＦ２＝ＣＦ）４Ｇｅ、（Ｃ６Ｈ５ＣＨ２ＣＨ２ＣＨ２）４Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５）Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５ＣＨ２）Ｇｅ、（ＣＨ３）２（Ｃ２Ｈ５）２Ｇｅ、（ＣＨ３）２（Ｃ６Ｈ５）２Ｇｅ、ＣＨ３（Ｃ２Ｈ５）３Ｇｅ、（ＣＨ３）３（ＣＨ＝ＣＨ２）Ｇｅ、（ＣＨ３）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（Ｃ５Ｈ５）Ｇｅ、（ＣＨ３）３ＧｅＨ、（Ｃ２Ｈ５）３ＧｅＨ、（Ｃ３Ｈ７）３ＧｅＨ、Ｇｅ（Ｎ（ＣＨ３）２）４、Ｇｅ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））４、Ｇｅ（Ｎ（Ｃ２Ｈ５）２）４、Ｇｅ（Ｎ（ｉ−Ｃ３Ｈ７）２）４、およびＧｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４からなる群より選択される少なくとも１種を含むことが好ましく、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅがより好ましい。
【００２２】
本発明において、アンチモン前駆体とは、アンチモン原子を含および有機基を含む化合物を意味する。前記アンチモン前駆体は、Ｓｂ（ＣＨ３）３、Ｓｂ（Ｃ２Ｈ５）３、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３、Ｓｂ（ｎ−Ｃ３Ｈ７）３、Ｓｂ（ｉｓｏ−Ｃ４Ｈ９）３、Ｓｂ（ｔｅｒｔ−Ｃ４Ｈ９）３、Ｓｂ（Ｎ（ＣＨ３）２）３、Ｓｂ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））３、Ｓｂ（Ｎ（Ｃ２Ｈ５）２）３、Ｓｂ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）３、およびＳｂ［Ｎ（Ｓｉ（ＣＨ３）３）２］３からなる群より選択される少なくとも１種を含むことが好ましく、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３がより好ましい。
【００２３】
本発明において、テルル前駆体とは、テルル原子および有機基を含む化合物を意味する。前記テルル前駆体は、Ｔｅ（ＣＨ３）２、Ｔｅ（Ｃ２Ｈ５）２、Ｔｅ（ｎ−Ｃ３Ｈ７）２、Ｔｅ（ｉｓｏ−Ｃ３Ｈ７）２、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２、Ｔｅ（ｉｓｏ−Ｃ４Ｈ９）２、Ｔｅ（ＣＨ２＝ＣＨ）２、Ｔｅ（ＣＨ２ＣＨ＝ＣＨ２）２、およびＴｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］２からなる群より選択される少なくとも１種を含むことが好ましく、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２がより好ましい。
【００２４】
前記薄膜８は、前記シード層６と同様にＭＯＣＶＤにより形成されることが好ましく、そのプロセス条件も、前記シード層６を形成する際のプロセス条件と同様である。具体的には、前記薄膜８は、０．１３３３〜１３３３Ｐａ（０．００１〜１０Ｔｏｒｒ）の圧力範囲で形成されることが好ましく、２５０〜５００℃の温度範囲で形成されることが好ましい。
【００２５】
前記薄膜８は、前記シード層６上に前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体から選択される少なくとも１種を供給することによって形成されるが、その結果として得られる前記薄膜８の構成材料は、三元系相変化カルコゲナイド合金であることが好ましい。前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体の具体的な例は、上記と同様であるので、ここでは説明を省略する。
【００２６】
前記三元系相変化カルコゲナイド合金の例としては、例えば、ゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ）、窒素−ゲルマニウム−アンチモン−テルル（Ｎ−Ｇｅ−Ｓｂ−Ｔｅ）、ヒ素−アンチモン−テルル（Ａｓ−Ｓｂ−Ｔｅ）、インジウム−アンチモン−テルル（Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−ビスマス−テルル（Ｇｅ−Ｂｉ−Ｔｅ）、スズ−アンチモン−テルル（Ｓｎ−Ｓｂ−Ｔｅ）、銀−インジウム−アンチモン−テルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、金−インジウム−アンチモン−テルル（Ａｕ−Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−インジウム−アンチモン−テルル（Ｇｅ−Ｉｎ−Ｓｂ−Ｔｅ）、セレン−アンチモン−テルル（Ｓｅ−Ｓｂ−Ｔｅ）、スズ−インジウム−アンチモン−テルル（Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ）、ヒ素−ゲルマニウム−アンチモン−テルル（Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ）、タンタル−アンチモン−テルル（Ｔａ−Ｓｂ−Ｔｅ）、ニオビウム−アンチモン−テルル（Ｎｂ−Ｓｂ−Ｔｅ）、バナジウム−アンチモン−テルル（Ｖ−Ｓｂ−Ｔｅ）、タンタル−アンチモン−セレン（Ｔａ−Ｓｂ−Ｓｅ）、ニオビウム−アンチモン−セレン（Ｎｂ−Ｓｂ−Ｓｅ）、バナジウム−アンチモン−セレン（Ｖ−Ｓｂ−Ｓｅ）、タングステン−アンチモン−テルル（Ｗ−Ｓｂ−Ｔｅ）、モリブデン−アンチモン−テルル（Ｍｏ−Ｓｂ−Ｔｅ）、クロム−アンチモン−テルル（Ｃｒ−Ｓｂ−Ｔｅ）、タングステン−アンチモン−セレン（Ｗ−Ｓｂ−Ｓｅ）、モリブデン−アンチモン−セレン（Ｍｏ−Ｓｂ−Ｓｅ）、またはクロム−アンチモン−セレン（Ｃｒ−Ｓｂ−Ｓｅ）などが挙げられ、これらは単独でもまたは２種以上の組み合わせであってもよい。
【００２７】
上記では、前記薄膜８の構成材料が三元系相変化カルコゲナイド合金であることを述べたが、前記薄膜８の構成材料は、二元系相変化カルコゲナイド合金または四元系相変化カルコゲナイド合金であることもまた好ましい。前記二元系相変化カルコゲナイド合金の例としては、Ｇａ−Ｓｂ合金、Ｇｅ−Ｓｂ合金、Ｉｎ−Ｓｂ合金、Ｉｎ−Ｓｅ合金、Ｓｂ２−Ｔｅ３合金、またはＧｅ−Ｔｅ合金などが挙げられ、これらは単独でもまたは２種以上の組み合わせであってもよい。
【００２８】
また、前記四元系相変化カルコゲナイド合金の例としては、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ合金、（Ｇｅ−Ｓｎ）−Ｓｂ−Ｔｅ合金、Ｇｅ−Ｓｂ−（Ｓｅ−Ｔｅ）合金、またはＴｅ８１−Ｇｅ１５−Ｓｂ２−Ｓ２合金が挙げられ、これらは単独でもまたは２種以上の組み合わせであってもよい。
【００２９】
前記薄膜８の厚さは、１０〜２００ｎｍであることが好ましく、１００ｎｍであることがより好ましい。
【００３０】
従来のＭＯＣＶＤを用いて、ＳｉＯ２物質層４上に薄膜８を形成することは相対的に困難である。薄膜８を形成する前にシード層６を形成する場合、プラズマ法を用いなくても、ＳｉＯ２層４上に良質の薄膜８が形成されうる。具体的には、結晶性および表面モルフォロジーに優れた薄膜８は、簡単なＭＯＣＶＤによりＳｉＯ２層、ＳｉＯＮ層、またはＳｉ３Ｎ４層などの非晶質物質層４上に容易に形成されうる。前記シード層６は、インサイチュ法により薄膜８の形成物質と同じ種類の物質で形成され、それゆえ薄膜８の形成方法は、簡単になりうる。
【００３１】
図２Ａは、Ｓｂから形成されたシード層の表面のＳＥＭ写真であり、図２Ｂは、Ｓｂ２Ｔｅ３から形成されたシード層の表面のＳＥＭ写真である。図３Ａおよび図３Ｂは、３００℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層の表面のＳＥＭ写真および３５０℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層の表面のＳＥＭ写真である。図３Ａおよび図３Ｂのそれぞれのシード層は、ＳｉＯ２基板上に形成されている。
【００３２】
図４、図５、および図６は、３００℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層のＸ線回折分析（ＸＲＤ）のチャート、オージェ電子分光分析（ＡＥＳ）のチャート、およびＸ線光電子分光分析（ＸＰＳ）のチャートである。図４から、本発明によるＳｂ−ｄｏｐｅｄ  Ｇｅ薄膜の結晶構造が分かる。図５から、前記Ｓｂ−ｄｏｐｅｄ  Ｇｅ薄膜の組成が分かる。図６から、前記Ｓｂ−ｄｏｐｅｄ  Ｇｅ薄膜の化学結合の状態が分かる。図６を参照すれば、Ｇｅ−ＳｉＯｘとして現れる界面相（すなわち、１２１７．７ｅＶ）が、ＧｅとＳｉＯ２との間に形成されている。
【００３３】
図７は、本発明の一実施形態によって製造された相変化メモリ素子の断面概略図である。
【００３４】
図７を参照すれば、本発明による相変化メモリ素子（以下、‘ＰＲＡＭ’とも称す）は、基板１０上に形成された薄膜スイッチング素子２０および前記薄膜スイッチング素子２０と連結されるストレージノードＳ１を備える。図７では、基板１０上に形成される薄膜スイッチング素子２０として、スイッチングトランジスタが形成されている。
【００３５】
前記スイッチングトランジスタ２０は、ｎ型不純物がドープされたソース領域１２およびｎ型不純物がドープされたドレイン領域１４、前記ソース領域１２と前記ドレイン領域１４との間のチャンネル領域１６、ならびに前記チャンネル領域１６上に形成されたゲート積層物を備える。前記ゲート積層物は、順次に積層されたゲート絶縁膜１８およびゲート電極１９を備える。前記スイッチングトランジスタ２０上に第１絶縁膜２２が積層され、前記第１絶縁膜２２に前記ドレイン領域１４を露出させる第１コンタクトホールｈ１が形成される。前記第１コンタクトホールｈ１に導電性プラグ２４が形成され、前記導電性プラグ２４は前記ドレイン領域１４とストレージノードＳ１とを連結する。前記第１絶縁膜２２は、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４などの誘電体物質から形成されうる。
【００３６】
前記ストレージノードＳ１は、順次に積層された下部電極（Ｂｏｔｔｏｍ  Ｅｌｅｃｔｒｏｄｅ：ＢＥ）３０、下部電極接点（Ｂｏｔｔｏｍ  Ｅｌｅｃｔｒｏｄｅ  Ｃｏｎｔａｃｔ：ＢＥＣ）３０ａ、シード層３６、薄膜３８、および上部電極（Ｔｏｐ  Ｅｌｅｃｔｒｏｄｅ：ＴＥ）４０を備える。具体的には、前記下部電極３０上にＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４などの誘電体物質から第２絶縁膜３２が形成される。前記第２絶縁膜３２に、前記下部電極３０の所定領域を露出させる第２コンタクトホールｈ２が設けられる。前記第２コンタクトホールｈ２に、抵抗発熱体としての役割を果たす下部電極接点３０ａが形成される。前記第２絶縁膜３２上に、前記下部電極接点３０ａの上面を覆うように、シード層３６が形成される。その後、前記シード層３６上に薄膜３８が形成され、前記薄膜３８上に上部電極４０が形成される。
【００３７】
前記下部電極接点３０ａは、抵抗発熱体としての役割を果たし、それゆえ、前記下部電極接点３０ａに印加されるセットパルスまたはリセットパルスによって、前記薄膜３８を加熱しうる。前記下部電極接点３０ａは、ＴｉＮまたはＴｉＡｌＮから形成されうる。前記下部電極接点３０ａは、前記下部電極３０の上面より小さな幅で形成されるため、小さな接触面積で薄膜３８と接している。したがって、前記薄膜３８の加熱効率が改良されうる。
【００３８】
前記シード層３６は、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４から形成される第２絶縁膜３２、およびＴｉＮまたはＴｉＡｌＮから形成される下部電極接点３０ａとの接着性に優れ、前記薄膜３８の形成のための核生成サイトを提供しうる。前記シード層３６上に形成される薄膜３８の結晶性および表面モルフォロジーが改善され、優れた膜特性を有する薄膜３８が製造されうる。前記シード層６は、前記薄膜３８のと同じ種類の物質から形成されうるため、前記薄膜３８との接着性も優れている。前記シード層３６は、Ｇｅ、Ｓｂ、Ｔｅ、Ｓｂ２Ｔｅ３、およびＳｂ−ｄｏｐｅｄ  Ｇｅからなる群より選択される少なくとも１種から形成され、ＭＯＣＶＤによって形成されうる。前記シード層３６は、１〜１０ｎｍの厚さに形成されることが好ましい。
【００３９】
前記薄膜３８の構成材料は、カルコゲナイド合金であることが好ましい。前記カルコゲナイド合金の例は前述と同様であるため、ここでは説明を省略する。
【００４０】
前記薄膜３８の厚さは、１０〜２００ｎｍであることが好ましく、１００ｎｍであることがより好ましい。
【００４１】
図８は、図７の相変化メモリ素子（ＰＲＡＭ素子）によって行われる二進情報保存動作を示すグラフである。図８を参照すれば、ＰＲＡＭ素子のストレージノードＳ１にデータを記憶および消去させる方法が説明されうる。図８の横軸は時間（単位：秒）を表し、縦軸は薄膜３８で発生する温度（単位：℃）を表す。パルス形態の電流がＰＲＡＭに印加されて、二進情報がＰＲＡＭに記録される。パルスは、その使用目的によってセットパルスとリセットパルスとに分けられる。前記セットパルスは、薄膜３８を結晶質状態にするために用いられ、約５０ｎｓ以下の幅を有する。セットパルスが用いられる場合、薄膜３８の材料の結晶化温度以上の発熱を発生させるために必要とされる大きさの電流が印加される。前記リセットパルスは、前記薄膜３８を非晶質状態にするために用いられ、薄膜３８の材料の溶融温度以上の発熱を発生させるために十分な大きさの電流が必要とされる。図８のグラフにおいて、薄膜３８が、溶融温度Ｔｍより高い温度まで短時間（Ｔ１）で加熱され急冷（ｑｕｅｎｃｈｉｎｇ）されると、前記薄膜３８は、非晶質状態に変わる（第１曲線１）。これに対して、前記薄膜３８が溶融温度Ｔｍと結晶化温度Ｔｃとの間の温度に、Ｔ１より長い時間（Ｔ２）で加熱された後に徐々に冷却されると、前記薄膜３８は、結晶状態に変わる（第２曲線２）。非晶質状態である薄膜３８の比抵抗は、結晶状態である薄膜３８の比抵抗よりも高い。したがって、読み取りモードで前記薄膜３８を介して流れる電流を感知することにより、前記ＰＲＡＭストレージノードＳ１に保存された情報が論理“１”であるか、または論理“０”であるかを判別できる。
【００４２】
図９Ａ〜図９Ｅは、本発明の一実施形態による相変化メモリ素子の製造方法を示す断面概略図である。この製造方法において、それぞれの物質層は、半導体メモリ素子の製造で一般的に用いられる気相成長法、すなわち、物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）および化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）の範ちゅうに入る反応性スパッタリング法、ＭＯＣＶＤ、またはエバポレーション法などの方法によって形成されることが好ましい。これらの方法は公知であるので、これらについての詳細な説明は省略する。
【００４３】
図９Ａを参照すれば、基板１０上に薄膜スイッチング素子２０としての役割を果たすスイッチングトランジスタが形成される。具体的には、シリコンウェハ１０にｎ型不純物をドープして、ソース領域１２とドレイン領域１４とが形成される。前記ソース領域１２と前記ドレイン領域１４との間に、チャンネル領域１６が設けられる。前記チャンネル領域１６上にゲート絶縁膜１８とゲート電極１９とが順次に積層されて、スイッチングトランジスタ２０を形成される。スイッチングトランジスタ２０の形成物質および形成方法は、既に広く知られているので、これについての詳細な説明は省略する。
【００４４】
図９Ｂを参照すれば、前記スイッチングトランジスタ２０上に、第１絶縁膜２２を、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４などの誘電体物質でを形成する。次いで、前記第１絶縁膜２２に、ドレイン領域１４を露出させる第１コンタクトホールｈ１を形成する。その後、前記第１コンタクトホールｈ１に導電性物質を充填して導電性プラグ２４を形成する。次に、前記導電性プラグ２４に接触するように、前記第１絶縁膜２２上に下部電極３０を形成する。ＰＲＡＭ素子において、下部電極３０の形成物質および形成方法は、広く知られているので、これについての詳細な説明は省略する。
【００４５】
図９Ｃを参照すれば、前記下部電極３０上に、第２絶縁膜３２を、ＳｉＯ２、ＳｉＯＮ、またはＳｉ３Ｎ４などの誘電体物質で形成する。次に、前記第２絶縁膜３２に、前記下部電極３０の所定領域を露出させる第２コンタクトホールｈ２を形成する。その後、前記第２コンタクトホールｈ２に、抵抗発熱体としての役割を果たす下部電極接点３０ａを形成する。前記下部電極接点３０ａは、ＴｉＮまたはＴｉＡｌＮから形成されることが好ましい。
【００４６】
図９Ｄおよび図９Ｅを参照すれば、前記第２絶縁膜３２上に、前記下部電極コンタクト３２ａの上面を覆うようにシード層３６を形成する。具体的には、前記下部電極接点３２ａおよび前記第２絶縁膜３２上に、ゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体からなる群より選択される１種または２種を供給して、Ｇｅ、Ｓｂ、Ｔｅ、Ｓｂ２Ｔｅ３、およびＳｂ−ｄｏｐｅｄ  Ｇｅからなる群より選択される少なくとも１種を含むシード層３６を形成する。前記シード層３６は、ＭＯＣＶＤによって形成されることが好ましく、１〜１０ｎｍの厚さに形成されることが好ましい。前記シード層３６は、０．１３３３〜１３３３Ｐａ（０．００１〜１０Ｔｏｒｒ）の圧力範囲で形成されることが好ましく、２５０〜５００℃の温度範囲で形成されることが好ましい。前記シード層３６は、前記第２絶縁膜３２および前記下部電極接点３２ａとの接着性に優れるだけでなく、異なる種類の蒸着面上であっても、ほぼ均一な厚さで形成されうるという長所を有する。その後、前記シード層３６上に、ゲルマニウム前駆体、アンチモン前駆体、およびテルル前駆体を供給して、薄膜３８を形成する。
【００４７】
前記シード層３６は、薄膜３８の形成のための核生成サイトを提供できるため、その上に形成される薄膜３８の結晶性および表面モルフォロジーが改善されて、優れた膜特性を有する薄膜３８が製造されうる。前記シード層３６は、薄膜３８の形成物質と同様の物質から形成されるため、前記薄膜３８との接着性に優れるだけでなく、前記シード層３６および前記薄膜３８の形成のための蒸着工程を、蒸着チャンバの真空状態を維持しながら、インサイチュ法によって連続的に行うことができるという長所を有する。
【００４８】
前記シード層３６がＳｂ−ｄｏｐｅｄ  Ｇｅから形成される場合、ゲルマニウムに対するアンチモンのドーピング濃度は、１〜３０原子％の範囲に制御されることが好ましい。実験において、このようなドーピング濃度の範囲でシード層３６を形成した場合に、前記シード層３６の表面特性が優れており、その上に形成される薄膜３８の膜特性が最も優れていた。
【００４９】
前記ＭＯＣＶＤにおいて、前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体からなる群より選択される少なくとも１種は、１０〜４００ｓｃｃｍの流量で供給されることが好ましい。
【００５０】
前記ゲルマニウム前駆体は、（ＣＨ３）４Ｇｅ、（Ｃ２Ｈ５）４Ｇｅ、（ｎ−Ｃ４Ｈ９）４Ｇｅ、（ｉｓｏ−Ｃ４Ｈ９）４Ｇｅ、（Ｃ６Ｈ５）４Ｇｅ、（ＣＨ２＝ＣＨ）４Ｇｅ、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅ、（ＣＦ２＝ＣＦ）４Ｇｅ、（Ｃ６Ｈ５ＣＨ２ＣＨ２ＣＨ２）４Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５）Ｇｅ、（ＣＨ３）３（Ｃ６Ｈ５ＣＨ２）Ｇｅ、（ＣＨ３）２（Ｃ２Ｈ５）２Ｇｅ、（ＣＨ３）２（Ｃ６Ｈ５）２Ｇｅ、ＣＨ３（Ｃ２Ｈ５）３Ｇｅ、（ＣＨ３）３（ＣＨ＝ＣＨ２）Ｇｅ、（ＣＨ３）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（ＣＨ２ＣＨ＝ＣＨ２）Ｇｅ、（Ｃ２Ｈ５）３（Ｃ５Ｈ５）Ｇｅ、（ＣＨ３）３ＧｅＨ、（Ｃ２Ｈ５）３ＧｅＨ、（Ｃ３Ｈ７）３ＧｅＨ、Ｇｅ（Ｎ（ＣＨ３）２）４、Ｇｅ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））４、Ｇｅ（Ｎ（Ｃ２Ｈ５）２）４、Ｇｅ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）４、およびＧｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］４からなる群より選択された少なくとも１種を含むことが好ましく、（ＣＨ２ＣＨ＝ＣＨ２）４Ｇｅがより好ましい。
【００５１】
前記アンチモン前駆体は、Ｓｂ（ＣＨ３）３、Ｓｂ（Ｃ２Ｈ５）３、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３、Ｓｂ（ｎ−Ｃ３Ｈ７）３、Ｓｂ（ｉｓｏ−Ｃ４Ｈ９）３、Ｓｂ（ｔｅｒｔ−Ｃ４Ｈ９）３、Ｓｂ（Ｎ（ＣＨ３）２）３、Ｓｂ（Ｎ（ＣＨ３）（Ｃ２Ｈ５））３、Ｓｂ（Ｎ（Ｃ２Ｈ５）２）３、Ｓｂ（Ｎ（ｉｓｏ−Ｃ３Ｈ７）２）３、およびＳｂ［Ｎ（Ｓｉ（ＣＨ３）３）２］３からなる群より選択される少なくとも１種を含むことが好ましく、Ｓｂ（ｉｓｏ−Ｃ３Ｈ７）３がより好ましい。
【００５２】
前記テルル前駆体は、Ｔｅ（ＣＨ３）２、Ｔｅ（Ｃ２Ｈ５）２、Ｔｅ（ｎ−Ｃ３Ｈ７）２、Ｔｅ（ｉｓｏ−Ｃ３Ｈ７）２、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２、Ｔｅ（ｉｓｏ−Ｃ４Ｈ９）２、Ｔｅ（ＣＨ２＝ＣＨ）２、Ｔｅ（ＣＨ２ＣＨ＝ＣＨ２）２、およびＴｅ［Ｎ（Ｓｉ（ＣＨ３）３）２］２からなる群より選択される少なくとも１種を含むことが好ましく、Ｔｅ（ｔｅｒｔ−Ｃ４Ｈ９）２がより好ましい。
【００５３】
前記薄膜３８は、前記シード層３６と同様にＭＯＣＶＤによって形成されることが好ましく、そのプロセス条件も、前記シード層３６を形成する際のプロセス条件と同様である。具体的には、前記薄膜３８は、０．１３３３〜１３３３Ｐａ（０．００１〜１０Ｔｏｒｒ）の圧力範囲で形成されることが好ましく、２５０℃〜５００℃の温度範囲で形成されることが好ましい。
【００５４】
前記薄膜３８は、前記シード層６上に前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体から選択される少なくとも１種を供給することによって形成されるが、その結果として得られる前記薄膜８の構成材料は、三元系相変化カルコゲナイド合金であることが好ましい。前記ゲルマニウム前駆体、前記アンチモン前駆体、および前記テルル前駆体の具体的な例は、上記と同様であるので、ここでは説明を省略する。
【００５５】
前記三元系相変化カルコゲナイド合金の具体的な例としては、例えば、ゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ）、窒素−ゲルマニウム−アンチモン−テルル（Ｎ−Ｇｅ−Ｓｂ−Ｔｅ）、ヒ素−アンチモン−テルル（Ａｓ−Ｓｂ−Ｔｅ）、インジウム−アンチモン−テルル（Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−ビスマス−テルル（Ｇｅ−Ｂｉ−Ｔｅ）、スズ−アンチモン−テルル（Ｓｎ−Ｓｂ−Ｔｅ）、銀−インジウム−アンチモン−テルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、金−インジウム−アンチモン−テルル（Ａｕ−Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−インジウム−アンチモン−テルル（Ｇｅ−Ｉｎ−Ｓｂ−Ｔｅ）、セレン−アンチモン−テルル（Ｓｅ−Ｓｂ−Ｔｅ）、スズ−インジウム−アンチモン−テルル（Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ）、ヒ素−ゲルマニウム−アンチモン−テルル（Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ）タンタル−アンチモン−テルル（Ｔａ−Ｓｂ−Ｔｅ）、ニオビウム−アンチモン−テルル（Ｎｂ−Ｓｂ−Ｔｅ）、バナジウム−アンチモン−テルル（Ｖ−Ｓｂ−Ｔｅ）、タンタル−アンチモン−セレン（Ｔａ−Ｓｂ−Ｓｅ）、ニオビウム−アンチモン−セレン（Ｎｂ−Ｓｂ−Ｓｅ）、バナジウム−アンチモン−セレン（Ｖ−Ｓｂ−Ｓｅ）、タングステン−アンチモン−テルル（Ｗ−Ｓｂ−Ｔｅ）、モリブデン−アンチモン−テルル（Ｍｏ−Ｓｂ−Ｔｅ）、クロム−アンチモン−テルル（Ｃｒ−Ｓｂ−Ｔｅ）、、タングステン−アンチモン−セレン（Ｗ−Ｓｂ−Ｓｅ）、モリブデン−アンチモン−セレン（Ｍｏ−Ｓｂ−Ｓｅ）、またはクロム−アンチモン−セレン（Ｃｒ−Ｓｂ−Ｓｅ）などが挙げられ、これらは単独でもまたは２種以上の組み合わせであってもよい。
【００５６】
上記では、前記薄膜３８の構成材料が三元系相変化カルコゲナイド合金であることを述べたが、前記薄膜３８の構成材料は、二元系相変化カルコゲナイド合金または四元系相変化カルコゲナイド合金であることもまた好ましい。前記二元系相変化カルコゲナイド合金の例としては、Ｇａ−Ｓｂ合金、Ｇｅ−Ｓｂ合金、Ｉｎ−Ｓｂ合金、Ｉｎ−Ｓｅ合金、Ｓｂ２−Ｔｅ３合金、またはＧｅ−Ｔｅ合金などが挙げられ、これらは単独でもまたは２種以上の組み合わせであってもよい。
【００５７】
また、前記四元系相変化カルコゲナイド合金の例としては、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ合金、（Ｇｅ−Ｓｎ）−Ｓｂ−Ｔｅ合金、Ｇｅ−Ｓｂ−（Ｓｅ−Ｔｅ）合金、またはＴｅ８１−Ｇｅ１５−Ｓｂ２−Ｓ２合金などが挙げられ、これらは単独でもまたは２種以上の組み合わせであってもよい。
【００５８】
前記薄膜３８の厚さは、１０〜２００ｎｍであることが好ましく、１００ｎｍであることがより好ましい。
【００５９】
最後の工程に、前記薄膜３８上に上部電極４０を形成する。ＰＲＡＭ素子の製造において、前記上部電極４０の材質および形成方法は広く知られているので、これについての詳細な説明は省略する。
【００６０】
図１０は、図９Ａ〜図９Ｅに示す本発明による相変化メモリ素子の製造方法によって製造されたストレージノードの応用例Ｓ２を示す断面概略図である。図１１は、図９Ａ〜図９Ｅに示す本発明による相変化メモリ素子の製造方法によって製造されたストレージノードの他の応用例Ｓ３を示す断面概略図である。
【００６１】
ストレージノードＳ２を示す図１０を参照すれば、下部電極１３０上に下部電極コンタクト１３０ａおよび絶縁膜１３２が順次に積層されており、前記絶縁膜１３２に下部電極接点１３０ａの所定領域を露出させるコンタクトホールが設けられている。前記コンタクトホールの内面および前記絶縁膜１３２上に薄い厚さでシード層１３６が形成されている。前記シード層１３６上に薄膜１３８が形成されて、前記コンタクトホールを埋めており、前記薄膜１３８上に上部電極１４０が形成されている。
【００６２】
ストレージノードＳ３を示す図１１を参照すれば、下部電極２３０上に下部電極コンタクト２３０ａおよび絶縁膜２３２が順次に積層されており、前記絶縁膜２３２に下部電極接点２３０ａの所定領域を露出させるコンタクトホールが設けられている。前記コンタクトホールの内面に薄い厚さでシード層２３６が形成されている。前記コンタクトホールを埋めるように、前記コンタクトホールのシード層２３６上に薄膜２３８が形成されている。前記薄膜２３８を覆うように、前記絶縁膜２３２上に上部電極２４０が形成されている。
【００６３】
下部電極１３０および２３０、下部電極接点１３０ａおよび２３０ａ、シード層１３６および２３６、薄膜１３８および２３８、上部電極１４０および２４０、ならびに絶縁膜１３２および２３２の形成物質は、すでに述べているので、ここでの説明は省略する。
【００６４】
以上、本発明の理解を助けるために、適宜図面を参照しながら、いくつかの実施形態を説明し、が、かような実施例は例示的なものに過ぎず、当業者であれらば、本発明の思想および範囲から逸脱することなく、多様な変形が可能であることが理解されるであろう。
【産業上の利用可能性】
【００６５】
本発明は、相変化メモリ素子の関連分野に好適に用いられうる。
【図面の簡単な説明】
【００６６】
【図１Ａ】本発明の一実施形態による薄膜の製造方法を示す断面概略図である。
【図１Ｂ】本発明の一実施形態による薄膜の製造方法を示す断面概略図である。
【図１Ｃ】本発明の一実施形態による薄膜の製造方法を示す断面概略図である。
【図２Ａ】Ｓｂから形成されたシード層の表面のＳＥＭ写真である。
【図２Ｂ】Ｓｂ２Ｔｅ３から形成されたシード層の表面のＳＥＭ写真である。
【図３Ａ】３００℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層の表面のＳＥＭ写真である。
【図３Ｂ】３５０℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層の表面のＳＥＭ写真である。
【図４】３００℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層のＸＲＤチャートである。
【図５】３００℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層のＡＥＳチャートである。
【図６】３００℃でＳｂ−ｄｏｐｅｄ  Ｇｅから形成されたシード層のＸＰＳチャートである。
【図７】本発明の一実施形態による製造方法により製造された相変化メモリ素子を示す断面概略図である。
【図８】図７に示す相変化メモリ素子が行う二進情報保存動作を示すグラフである。
【図９Ａ】本発明の一実施形態による相変化メモリ素子の製造方法を示す断面概略図である。
【図９Ｂ】本発明の一実施形態による相変化メモリ素子の製造方法を示す断面概略図である。
【図９Ｃ】本発明の一実施形態による相変化メモリ素子の製造方法を示す断面概略図である。
【図９Ｄ】本発明の一実施形態による相変化メモリ素子の製造方法を示す断面概略図である。
【図９Ｅ】本発明の一実施形態による相変化メモリ素子の製造方法を示す断面概略図である。
【図１０】本発明の一実施形態による相変化メモリ素子の製造方法によって製造されたストレージノードの応用例を示す断面概略図である。
【図１１】本発明の一実施形態による相変化メモリ素子の製造方法によって製造されたストレージノードの他の応用例を示す断面概略図である。
【符号の説明】
【００６７】
１Ａ    第１曲線、
２Ａ    第２曲線、
２、１０    基板、
４    非晶質物質層、
６、３６、１３６、２３６    シード層、
８、３８、１３８、２３８    薄膜、
１２    ソース領域、
１４    ドレイン領域、
１６    チャンネル領域、
１８    ゲート絶縁膜、
１９    ゲート電極、
２０    薄膜スイッチング素子、
２２    第１絶縁膜、
２４    導電性プラグ、
３０、１３０、２３０    下部電極、
３０ａ、３２ａ、１３０ａ、２３０ａ    下部電極接点、
３２    第２絶縁膜、
４０、１４０、２４０    上部電極、
１３２、２３２    絶縁膜、
ｈ１    第１コンタクトホール、
ｈ２    第２コンタクトホール、
Ｓ１、Ｓ２、Ｓ３    ストレージノード。
【図１Ａ】
2008004935.tif 000003
【図１Ｂ】
2008004935.tif 000004
【図１Ｃ】
2008004935.tif 000005
【図７】
2008004935.tif 000006
【図８】
2008004935.tif 000007
【図９Ａ】
2008004935.tif 000008
【図９Ｂ】
2008004935.tif 000009
【図９Ｃ】
2008004935.tif 000010
【図９Ｄ】
2008004935.tif 000011
【図９Ｅ】
2008004935.tif 000012
【図１０】
2008004935.tif 000013
【図１１】
2008004935.tif 000014
【図２Ａ】
2008004935.tif 000015
【図２Ｂ】
2008004935.tif 000016
【図３Ａ】
2008004935.tif 000017
【図３Ｂ】
2008004935.tif 000018
【図４】
2008004935.tif 000019
【図５】
2008004935.tif 000020
【図６】
2008004935.tif 000021