(57)【要約】【課題】カラムＡＤＣ方式の撮像素子において、暗電流の多く発生する撮影条件においてもダイナミックレンジを確保できる機能を簡易な構成で提供する。【解決手段】撮像装置１００は、複数配列された画素が、光が入射する有効画素領域と遮光された遮光画素領域とを含む撮像部１０１を有する撮像素子５０１と、前記複数配列された画素の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段１０６と、複数のアナログ−ディジタル変換手段１０６の少なくとも１つからの出力された前記遮光画素領域の出力信号と基準値Ｄｃｐとの誤差量を補償するオフセット補償信号を、複数のアナログ−ディジタル変換手段１０６の各々の入力側に共通して出力するフィードバック制御部２００と、複数のアナログ−ディジタル変換手段１０６の各々の入力側に配され、前記有効画素領域の出力信号からフィードバック制御部２００の出力信号を減算してオフセットを補償する複数のオフセット補償手段１０４と、を備える。【選択図】図１
2008219293.tif 000002
【特許請求の範囲】
【請求項１】
光電変換手段を含む画素が複数配列されるとともに、前記複数配列された画素が、前記光電変換手段に光が入射する有効画素領域と、前記光電変換手段が遮光された遮光画素領域と、を有する撮像部と、
前記複数配列された画素の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段と、
前記複数のアナログ−ディジタル変換手段の少なくとも１つから出力された前記遮光画素領域の出力信号と基準値との誤差量を補償するオフセット補償信号を、前記複数のアナログ−ディジタル変換手段の各々の入力側に共通して出力するフィードバック制御部と、
前記複数のアナログ−ディジタル変換手段の各々の入力側に配され、前記有効画素領域の出力信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する複数のオフセット補償手段と、
を備えたことを特徴とする撮像装置。
【請求項２】
光電変換手段を含む画素が複数行に配列されるとともに、前記複数行に配列された画素が、前記光電変換手段に光が入射する有効画素領域と、前記有効画素領域における最初の読み出し行に先立って読み出され、前記光電変換手段が遮光された第１の遮光画素領域と、前記有効画素領域と共通の読み出し行に配置され、前記光電変換手段が遮光された第２の遮光画素領域と、を有する撮像部と、
前記複数行に配列された画素の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段と、
前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と基準値との誤差量を補償するオフセット補償信号を前記複数のアナログ−ディジタル変換手段の各々の入力側に共通して出力するフィードバック制御部と、
前記複数のアナログ−ディジタル変換手段の各々の入力側に配され、前記画素から読み出した撮像信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する複数のオフセット補償手段と、
を備え、
前記フィードバック制御部は、
前記第１の遮光画素領域の読み出し時には、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第１のオフセット補償信号を前記複数のオフセット補償手段の各々の入力に出力し、
前記第２の遮光画素領域及び前記有効画素領域の読み出し時には、前記第１の遮光画素領域の読み出し時の前記第１のオフセット補償信号を保持し、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第２のオフセット補償信号を、保持した前記第１のオフセット補償信号に加算して、前記複数のオフセット補償手段の各々の入力に出力することを特徴とする撮像装置。
【請求項３】
光電変換手段を含む画素が複数行に配列されるとともに、前記複数行に配列された画素が、前記光電変換手段に光が入射する有効画素領域と、前記有効画素領域における最初の読み出し行に先立って読み出され、前記光電変換手段が遮光された第１の遮光画素領域と、前記有効画素領域と共通の読み出し行に配置され、前記光電変換手段が遮光された第２の遮光画素領域と、を有する撮像部と、
前記複数行に配列された画素の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段と、
前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と基準値との誤差量を補償するオフセット補償信号を前記複数のアナログ−ディジタル変換手段の各々の入力側に共通して出力するフィードバック制御部と、
前記複数のアナログ−ディジタル変換手段の各々の入力側に配され、前記画素から読み出した撮像信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する複数の第１のオフセット補償手段と、
前記複数のアナログ−ディジタル変換手段の出力側に配され、前記複数のアナログ−ディジタル変換手段の各々の出力信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する第２のオフセット補償手段と、
備え、
前記フィードバック制御部は、
前記第１の遮光画素領域の読み出し時には、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第１のオフセット補償信号を前記複数の第１のオフセット補償手段の各々の入力に出力し、
前記第２の遮光画素領域及び前記有効画素領域の読み出し時には、前記第１のオフセット補償信号を保持し、保持した前記第１のオフセット補償信号を前記複数の第１のオフセット補償手段の各々の入力に出力するとともに、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第２のオフセット補償信号を前記第２のオフセット補償手段に出力することを特徴とする撮像装置。
【請求項４】
被写体像を結像するための光学系と、
請求項１乃至請求項３のいずれか１項に記載の撮像装置と、
を備えることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラやデジタルビデオカメラなどの撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
近年のデジタルカメラやデジタルビデオカメラなどの撮像装置では、画素数の増大や連写速度の向上のため、撮像素子から画像信号を高速に読み出す技術が要求されている。高速に読み出される信号を画素毎にＡ／Ｄ変換（アナログ−ディジタル変換）する場合、画素データあたりの変換時間は非常に短時間となる。そのため、短時間に高精度な変換を行うことができる非常に高性能なＡ／Ｄ変換器が必要となり、実現が困難である。
【０００３】
この課題を解決するため、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳイメージセンサを用いて、画素列毎にＡ／Ｄ変換器を配置し、１行分の画素信号のＡ／Ｄ変換を同時に行うカラムＡＤＣ方式の撮像素子の研究開発がなされている。カラムＡＤＣ方式の撮像素子では、Ａ／Ｄ変換器の変換レートを１画素の読出しレートから１行の読出しレートまで落とすことができるため、撮像素子の１画面の読出しレートを高速化し易いという利点がある。
【０００４】
このようなカラムＡＤＣ方式の撮像素子としては、三角波を掃印するランプ型を用いるイメージセンサ（特許文献１を参照）、逐次比較（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ）型を用いるイメージセンサ（特許文献２を参照）などがある。
【０００５】
一方、特に静止画撮影においては長時間露光を行う場合があるが、このような撮影においては撮像素子の電荷蓄積時間も長時間となり、フォトダイオードに暗電流が蓄積される。この暗電流成分は、画素信号を読み出す際に光信号成分と合わせて読み出されるため、Ａ／Ｄ変換を行う際には暗電流の分だけダイナミックレンジが圧迫されることになる。
【０００６】
カラムＡＤＣ方式ではなく、撮像素子に対し１個〜数個のＡ／Ｄ変換器が外部に接続される構成では、Ａ／Ｄ変換機能の他にＰＧＡ、ＯＢクランプといった機能を有するＡＦＥを使用するのが一般的である。このＯＢクランプ機能によって、暗電流を含む撮像素子のオフセットを除去したり、ＰＧＡ又はＡ／Ｄ変換器のオフセットを除去するように構成されている。ＯＢクランプ機能は、暗電流を含む黒レベルを所望の値になるよう調整する機能であり、これによって暗電流成分が排除された後に、Ａ／Ｄ変換が行われることになるため、信号のダイナミックレンジは確保される。
【０００７】
このようなＯＢクランプ機能を実現する回路構成については、コンデンサを用いた積分回路を使用するもの（特許文献３を参照）、Ｄ／Ａ変換器を用いたもの（特許文献４を参照）などが開示されている。
【特許文献１】特開平０５−０４８４６０号
【特許文献２】米国特許第５８８０６９１号
【特許文献３】特開平５−１５３４２８号公報
【特許文献４】特開２０００−２２４４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
カラムＡＤＣ方式は、撮像素子の信号を高速で読み出すことを目的としたものであるため、通常は短時間露光を前提としており、フレーム毎に発生する暗電流成分は限られている。従って、暗電流成分を除去せずにＡ／Ｄ変換を行っても、ダイナミックレンジはそれほど犠牲にならない。しかしながら、長時間露光も行うことができるデジタルカメラやデジタルビデオカメラに適用することを考えた場合には、暗電流成分の除去はダイナミックレンジ確保のために必須となる。
【０００９】
ところが、カラムＡＤＣ方式においては、撮像素子と同じ半導体チップ上に画素列分のＡ／Ｄ変換器を形成する必要があるため、各列のＡ／Ｄ変換器に対してそれぞれＯＢクランプ回路を構成することは、チップサイズの関係上、非常に困難である。
【００１０】
また、各列に対してそれぞれＯＢクランプ回路を構成したとしても、ＯＢクランプに使用できる画素は各列の遮光画素のみである。チップサイズの関係上、列毎に設けられる遮光画素数には限界があり、ＯＢクランプに使用する情報としてノイズを十分除去するには不十分である。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、簡易な構成で暗電流成分を排除するとともに、ダイナミックレンジを確保することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の側面は、撮像装置に係り、光電変換手段を含む画素が複数配列されるとともに、複数配列された画素が、前記光電変換手段に光が入射する有効画素領域と、前記光電変換手段が遮光された遮光画素領域と、を有する撮像部と、前記撮像部の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段と、前記複数のアナログ−ディジタル変換手段の少なくとも１つから出力された前記遮光画素領域の出力信号と基準値との誤差量を補償するオフセット補償信号を、前記複数のアナログ−ディジタル変換手段の各々の入力側に共通して出力するフィードバック制御部と、前記複数のアナログ−ディジタル変換手段の各々の入力側に配され、前記有効画素領域の出力信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する複数のオフセット補償手段と、を備えたことを特徴とする。
【００１３】
本発明の第２の側面は、撮像装置に係り、光電変換手段を含む画素が複数行に配列されるとともに、前記複数行に配列された画素が、前記光電変換手段に光が入射する有効画素領域と、前記有効画素領域における最初の読み出し行に先立って読み出され、前記光電変換手段が遮光された第１の遮光画素領域と、前記有効画素領域と共通の読み出し行に配置され、前記光電変換手段が遮光された第２の遮光画素領域と、を有する撮像部と、前記複数行に配列された画素の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段と、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と基準値との誤差量を補償するオフセット補償信号を前記複数のアナログ−ディジタル変換手段の各々の入力側に共通して出力するフィードバック制御部と、前記複数のアナログ−ディジタル変換手段の各々の入力側に配され、前記画素から読み出した撮像信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する複数のオフセット補償手段と、を備え、前記フィードバック制御部は、前記第１の遮光画素領域の読み出し時には、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第１のオフセット補償信号を前記複数のオフセット補償手段の各々の入力に出力し、前記第２の遮光画素領域及び前記有効画素領域の読み出し時には、前記第１の遮光画素領域の読み出し時の前記第１のオフセット補償信号を保持し、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第２のオフセット補償信号を、保持した前記第１のオフセット補償信号に加算して、前記複数のオフセット補償手段の各々の入力に出力することを特徴とする。
【００１４】
本発明の第３の側面は、撮像装置に係り、光電変換手段を含む画素が複数行に配列されるとともに、前記複数行に配列された画素が、前記光電変換手段に光が入射する有効画素領域と、前記有効画素領域における最初の読み出し行に先立って読み出され、前記光電変換手段が遮光された第１の遮光画素領域と、前記有効画素領域と共通の読み出し行に配置され、前記光電変換手段が遮光された第２の遮光画素領域と、を有する撮像部と、前記複数行に配列された画素の各列にそれぞれ接続された複数のアナログ−ディジタル変換手段と、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と基準値との誤差量を補償するオフセット補償信号を前記複数のアナログ−ディジタル変換手段の各々の入力側に共通して出力するフィードバック制御部と、前記複数のアナログ−ディジタル変換手段の各々の入力側に配され、前記画素から読み出した撮像信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する複数の第１のオフセット補償手段と、前記複数のアナログ−ディジタル変換手段の出力側に配され、前記複数のアナログ−ディジタル変換手段の各々の出力信号から前記フィードバック制御部の出力信号を減算してオフセットを補償する第２のオフセット補償手段と、備え、前記フィードバック制御部は、前記第１の遮光画素領域の読み出し時には、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第１のオフセット補償信号を前記複数の第１のオフセット補償手段の各々の入力に出力し、前記第２の遮光画素領域及び前記有効画素領域の読み出し時には、前記第１のオフセット補償信号を保持し、保持した前記第１のオフセット補償信号を前記複数の第１のオフセット補償手段の各々の入力に出力するとともに、前記複数のアナログ−ディジタル変換手段の少なくとも１つからの出力信号と前記基準値との誤差量を補償する第２のオフセット補償信号を前記第２のオフセット補償手段に出力することを特徴とする。
【００１５】
本発明の第４の側面は、撮像システムに係り、被写体像を結像するため光学系と、上記の撮像装置と、を備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、簡易な構成で暗電流成分を排除するとともに、ダイナミックレンジを確保することができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下に、本発明の好適な実施の形態に係る撮像装置について、図面を参照して詳細に説明する。
【００１８】
図１は、本発明の好適な実施の形態に係る撮像装置１００の概略構成を示すブロック図である。
【００１９】
５０１は、光（被写体像）を電気信号（信号電荷）に変換する光電変換手段と光電変換手段の信号電荷を増幅する増幅手段とを含む撮像素子である。撮像素子５０１は、後述するようにＡ／Ｄ変換機能を更に備えるため、出力信号はディジタル信号となる。
【００２０】
５０２は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）であり、撮像素子５０１からのデータ（ディジタル信号）に対して各種の補正処理及び現像処理を施し、記録媒体５０５へ画像データの書き込み処理を行う。
【００２１】
５０３は、撮像素子５０１及びＤＳＰ５０２に対して、クロック信号や制御信号等の駆動信号を供給する駆動信号発生器であり、ＣＰＵ５０４により制御される。
【００２２】
５０４は、ＤＳＰ５０２や駆動信号発生器５０３の制御、測光及び焦点調節処理などを行う不図示の各部（測光制御部及び焦点調節処理制御部）によるカメラ機能の制御を行うＣＰＵである。
【００２３】
５０５は、撮影された画像の画像データを保存するコンパクトフラッシュ（登録商標）カード等の記録媒体であり、不図示のコネクタを介して撮像装置１００内に接続される。
【００２４】
撮像装置１００は、被写体像を結像するため光学系（不図示）が取り付けられて撮像システムを構成し、この光学系を通った被写体像を撮像素子５０１上に結像するように構成されている。
【００２５】
図２は、本発明の好適な第１の実施形態に係る撮像素子５０１ａの概略構成を示すブロック図である。本実施形態に係る撮像素子５０１ａは、図１に示す撮像素子５０１の一例として具現されたものである。
【００２６】
撮像部１０１は、２次元に複数配列された画素１０２により構成されている。撮像部１０１では、入射した被写体の光を電気信号（撮像信号）に変換する。すなわち、撮像部１０１は、入射した被写体の光を、電気信号（撮像信号）として撮像を行う。ここで、駆動線Ｖ１〜Ｖｍに接続された画素１０２は、遮光されたＯＢ（オプティカル・ブラック）画素（遮光画素）である。遮光されていない画素（有効画素）に対して垂直方向に配置されているため、ここでは遮光画素を垂直ＯＢと呼ぶ。駆動線Ｖｍ＋１〜Ｖｎ（ｎ＞ｍ）に接続された画素１０２は、遮光されていない画素（有効画素）である。従って、実際には被写体からの光は、駆動線Ｖｍ＋１〜Ｖｎに接続された有効画素にのみ入射する。図２のように遮光画素が配置された第１の遮光画素領域は、有効画素が配置された有効画素領域の最初の駆動線Ｖｍ＋１での読み出しに先立って読み出される。各画素１０２の撮像信号の読み出しにおいては（第１の遮光画素領域の読み出し）、垂直走査回路１０３の動作により、２次元配列された画素１０２のうち第１行目の画素１０２を選択的に駆動させる駆動線Ｖ１が選択される。
【００２７】
そして、垂直走査回路１０３から選択された駆動線Ｖ１に駆動信号が供給される。すると、駆動線Ｖ１に接続された１行目の各画素１０２に蓄積されている撮像信号が、垂直出力線Ｈ１〜Ｈ５を介して、垂直出力線Ｈ１〜Ｈ５の各々に接続されたオフセット補償手段として機能するゲインアンプ１０４の反転入力端子（−）へ入力される。ゲインアンプ１０４のもう一方の入力（非反転入力端子（＋））には、垂直出力線Ｈ１〜Ｈ５に接続されたいずれのゲインアンプ１０４に対してもフィードバック制御部２００内の共通のＤ／Ａ変換器（ＤＡＣ）１０８の出力が接続されている。すなわち、ゲインアンプ１０４では、垂直出力線Ｈ１〜Ｈ５の各々からの撮像信号と、共通のＤ／Ａ変換器１０８の出力信号との差分が増幅される。
【００２８】
次に、ゲインアンプ１０４の出力信号は、サンプル・ホールド回路（Ｓ／Ｈ）１０５に入力され保持される。サンプル・ホールド回路１０５に保持された１行分の信号は、画素列毎に配置されたＡ／Ｄ変換器（ＡＤＣ）１０６に入力される。これと同時に、垂直走査回路１０３は、駆動線Ｖ１を非選択状態にし、駆動線Ｖ２に駆動信号を供給することにより、駆動線Ｖ２に接続された２行目の各画素１０２の撮像信号の転送を開始する。
【００２９】
Ａ／Ｄ変換器１０６によってディジタル信号に変換された撮像信号は、データレジスタ１１２に保持され、水平走査回路１１３の動作によって垂直出力線Ｈ１〜Ｈ５の各列のデータ（各Ｎｂｉｔ）が出力端子（ＯＵＴ）１１４へ順次出力される。この際、出力伝送方式としてＬＶＤＳを用いてシリアライズすると出力線数を削減することができる。
【００３０】
各列のＡ／Ｄ変換器１０６の出力に接続されたスイッチ１０７は、クランプ制御パルスＣＰによって制御され、Ａ／Ｄ変換器１０６から垂直ＯＢ（すなわち、駆動線Ｖ１〜Ｖｍに接続された画素）のデータが出力されている期間のみＯＮされる。クランプ制御パルスＣＰがＨｉｇｈレベルとなってスイッチ１０７がＯＮされることにより、垂直ＯＢに対応する行のデータがフィードバック制御部２００内の垂直ＯＢレベル検出部１１１へ入力される。
【００３１】
フィードバック制御部２００は、Ａ／Ｄ変換器１０６の少なくとも１つからの出力信号とクランプ設定値（基準値）との誤差量を補償するオフセット補償信号を、Ａ／Ｄ変換器１０６の各々の入力側に共通して出力することによりフィードバック制御を行う。フィードバック制御部２００は、垂直ＯＢレベル検出部１１１と、減算器１１０と、垂直ＯＢクランプ補正量演算部１０９と、Ｄ／Ａ変換器（ＤＡＣ）１０８とで構成される。
【００３２】
垂直ＯＢレベル検出部１１１では、所定の演算方法によって垂直ＯＢのレベル、すなわち、黒レベルが算出される。演算方法としては、中央値、重み付け平均など様々なものを採用することができるが、ここでは一例として、入力された１ライン分の画素の平均値を算出することとし、算出された結果をＤｖｏｂとする。
【００３３】
垂直ＯＢレベル検出部１１１の演算結果は、減算器１１０に入力される。減算器１１０は、上記のＤｖｏｂからクランプ設定値Ｄｃｐを減算し、Ｄｖｏｂとクランプ設定値Ｄｃｐとの誤差量（＝Ｄｖｏｂ−Ｄｃｐ）を垂直ＯＢクランプ補正量演算部１０９へ入力する。
【００３４】
垂直ＯＢクランプ補正量演算部１０９では、ゲインアンプ１０４、サンプル・ホールド回路１０５、Ａ／Ｄ変換器１０６の各部の回路ゲインを考慮して、誤差量（Ｄｖｏｂ−Ｄｃｐ）をゲインアンプ１０４の入力レベルに換算する。そして、垂直ＯＢクランプ補正量演算部１０９は、Ｄ／Ａ変換器１０８に設定すべき値を算出する。垂直ＯＢクランプ補正量演算部１０９はまた、ランダムノイズや画素欠陥などの影響がデータレジスタ１１２でも除去しきれずに本来の黒レベルを検出できない場合に備えて、検出誤差量に所定の係数を掛ける処理を行う。検出誤差量が大きすぎる場合には、垂直ＯＢクランプ補正量演算部１０９は、クリップするなどの処理を行ってもよい。これにより、複数行にわたってクランプ処理を行う必要が生じるが、ランダムノイズや画素欠陥の影響を軽減することができる。なお、上記の係数には、通常１未満の係数が用いられる。
【００３５】
ここで、上記の回路ゲイン分の換算係数をα、ランダムノイズや画素欠陥の影響排除のための係数をβ、誤差量のクリップ閾値をＤｍａｘとする。すると、ｉ行目のフィードバック終了時における垂直ＯＢクランプ補正量演算部１０９の出力信号Ｖｄａ（ｉ）、すなわち、Ｄ／Ａ変換器１０８の設定値Ｗｄａ（ｉ）は、下記の数式１で表される。
Ｗｄａ（ｉ）＝Ｖｄａ（ｉ）＝α*β*（Ｄｖｏｂ−Ｄｃｐ）＋Ｖｄａ（ｉ−１）（（Ｄｖｏｂ−Ｄｃｐ）＜Ｄｍａｘの場合）
Ｗｄａ（ｉ）＝Ｖｄａ（ｉ）＝α*β*Ｄｍａｘ＋Ｖｄａ（ｉ−１）（（Ｄｖｏｂ−Ｄｃｐ）＞＝Ｄｍａｘの場合）
…（数式１）
そして、Ｄ／Ａ変換器１０８の出力信号は、列毎に設けられたゲインアンプ１０４の非反転入力端子（＋）へ共通にフィードバックされる。
【００３６】
上述した一連の動作の繰り返しによって、駆動線Ｖ１に接続された１行目から撮像信号が順次読み出されていく。垂直走査回路１０３による処理が進み、垂直ＯＢの各行の読出し動作が繰り返されるのに伴って、垂直ＯＢレベル検出部１１１で算出される黒レベルは次第にクランプ設定値に近づく。そして、垂直ＯＢの最終行であるｍ行目の読み出し時点では、垂直ＯＢレベル検出部１１１で算出される黒レベルはクランプ設定値とほぼ一致している。即ち、この時点での設定値Ｗｄａ（ｍ）に対応したＤ／Ａ変換器１０８の出力信号はＯＢ画素の信号とほぼ一致している。そして、Ａ／Ｄ変換器１０６からｍ＋１行目のデータが出力されるタイミングまで到達すると、クランプ制御パルスＣＰがＬｏｗレベルに制御される。ＣＰがＬｏｗレベルの場合、垂直ＯＢレベル検出部１１１の出力信号はクランプ設定値に固定される。その結果、減算器１１０の出力信号（Ｄｖｏｂ−Ｄｃｐ）は０となり、垂直ＯＢクランプ補正量演算部１０９の出力信号はＶｄａ（ｍ）で保持され、Ｄ／Ａ変換器１０８の値はＷｄａ（ｍ）で保持される。そして、その状態でｍ＋１行目以降の読出し動作が継続される。
【００３７】
上記構成によって、ｍ＋１行目が読み出される時点では、Ｄ／Ａ変換器１０８の出力値として、遮光画素領域の読出しの際に保持された値Ｗｄａ（ｍ）が用いられる。そのため、ゲインアンプ１０４の出力側では、画素１０２から読み出した撮像信号からその画素での黒レベルに相当する量の信号を減算した信号（光信号）が出力される。このように、Ａ／Ｄ変換器１０６の入力側で画素１０２から読み出した撮像信号からその画素での黒レベルに相当する信号を減算する。これにより、画素１０２の黒レベルの値が大きくなった場合でも、Ａ／Ｄ変換器１０６のダイナミックレンジを光信号に有効に割り当て、光信号のダイナミックレンジを確保することができる。その結果、高温下での露光や長時間露光など、画素１０２からの撮像信号に暗電流が多く含まれる撮影条件においても、光信号のダイナミックレンジを確保することができる。
【００３８】
上述の説明では、ＯＢクランプ回路の構成としては、Ｄ／Ａ変換器を使用し、ゲインアンプ１０４の非反転入力端子（＋）にフィードバックする形態とした。しかしながら、図３のようにサンプル・ホールド回路１０５の出力側かつＡ／Ｄ変換器１０６の入力側に、オフセット補償手段として機能する減算器２０１を設け、減算器２０１にＤ／Ａ変換器１０８の出力信号をフィードバックする構成としてもよい。また、Ｄ／Ａ変換器の替わりに特許文献４のようにコンデンサを用いた積分回路を使用するなど、黒レベルを所望の値に調整できる方法ならば、他の構成で実現してもよい。
【００３９】
Ａ／Ｄ変換器１０６は、前述のランプ型、逐次比較型などの他、如何なる構成のものを採用することができ、垂直出力線Ｈ１〜Ｈ５に対応して配置されていればよい。
【００４０】
上述の説明では、垂直ＯＢレベル検出部１１１が水平１行分の全ての画素の平均値を算出するように記載したが、一部の画素の平均値を算出するように、平均を算出するための領域を制限してもよい。また、黒レベルの算出は、平均値によるものには限定されず、中央値や重み付け平均等、垂直ＯＢの画素データに基づくものであれば如何なるものであってもよい。
【００４１】
また、上述の説明では、垂直方向に関して、垂直ＯＢの全ての行においてＯＢクランプ動作を行うように記載したが、領域を制限して、ＯＢクランプ動作を実施しない行を設けてもよい。
【００４２】
（第２の実施形態）
図４は、本発明の好適な第２の実施形態に係る撮像素子５０１ｃの概略構成を示すブロック図である。本実施形態に係る撮像素子５０１ｃは、図１に示す撮像素子５０１の一例として具現されたものである。なお、図４において図２と同様の構成要素には同じ参照符号を付している。
【００４３】
図４は、図２に対して水平ＯＢ（有効画素領域の水平方向に設けられた遮光画素）を付加し、ｍ＋１行目以降において水平ＯＢのデータを使用してクランプ動作（以下、「水平ＯＢクランプ」という。）を行う構成としたものである。
【００４４】
撮像部１０１の画素１０２のうち、有効画素と共通の駆動線Ｖｍ＋１〜Ｖｎにより読み出される遮光画素領域（第２の遮光画素領域）に配置され、垂直出力線Ｈ１、Ｈ２に接続された遮光画素１０２が水平ＯＢである。図２と同様に駆動線Ｖ１〜Ｖｍに接続された遮光画素１０２が垂直ＯＢである。また、フィードバック制御部４００は、垂直ＯＢレベル検出部１１１と、減算器１１０と、垂直ＯＢクランプ補正量演算部１０９と、Ｄ／Ａ変換器１０８と、水平ＯＢレベル検出部３０１と、減算器３０２と、水平ＯＢクランプ補正量演算部３０３とを備える。
【００４５】
各行の読出し動作は第１の実施形態と同様である。但し、垂直ＯＢクランプ補正量演算部１０９の出力信号がそのままＤ／Ａ変換器１０８に設定されるのではなく、加算器３０４で水平ＯＢクランプ補正量演算部３０３の出力信号と加算された後に、Ｄ／Ａ変換器１０８に設定される点で異なる。以下、水平ＯＢクランプの動作について説明する。
【００４６】
水平ＯＢレベル検出部３０１は、クランプ制御パルスＣＰがＨｉｇｈレベルの場合には、クランプ設定値Ｄｃｐを出力する。従って、ｍ＋１行目の読出し動作に入るまでは、実質的には水平ＯＢクランプ動作が行われず、第１の実施形態で説明した垂直ＯＢのデータを使用したＯＢクランプ動作のみが行われる。
【００４７】
ｍ＋１行目の読出し動作が開始されると、クランプ制御パルスＣＰがＬｏｗレベルとなり、水平ＯＢレベル検出部３０１は、水平ＯＢ（すなわち、ここでは駆動線Ｖｍ−１〜Ｖｎと垂直出力線Ｈ１又はＨ２とに接続された画素）のレベルを検出する。水平ＯＢレベル検出部３０１での演算方法としては、垂直ＯＢレベル検出部１１１と同様に様々なものを採用することができるが、ここでは一例として、水平遮光画素のライン平均値とし、算出された結果をＤｈｏｂとする。
【００４８】
水平ＯＢレベル検出部３０１の演算結果Ｄｈｏｂは、減算器３０２に入力される。減算器３０２は、上記のＤｈｏｂからクランプ設定値Ｄｃｐを減算し、クランプ設定値との誤差量（＝Ｄｈｏｂ−Ｄｃｐ）を水平ＯＢクランプ補正量演算部３０３へ入力する。
【００４９】
水平ＯＢクランプ補正量演算部３０３では、垂直ＯＢクランプ補正量演算部１０９と同様にして水平ＯＢクランプ補正量が算出される。すなわち、各部の回路ゲインを考慮した係数、ランダムノイズや画素欠陥などの影響を排除するための係数、クリップ処理などを掛ける演算が行われる。
【００５０】
ここで、回路ゲイン分の換算係数αは、垂直ＯＢクランプ補正量演算部１０９と同じであるが、ランダムノイズや画素欠陥の影響排除のための係数β’及び誤差量のクリップ閾値Ｄｍａｘ’は、垂直ＯＢクランプ補正量演算部１０９とは異なってもよい。ｉ行目における水平ＯＢクランプ補正量演算部３０３の出力信号Ｈｄａ（ｉ）は、下記の数式２で表される。
Ｈｄａ（ｉ）＝α*β’*（Ｄｈｏｂ−Ｄｃｐ）＋Ｈｄａ（ｉ−１）（（Ｄｈｏｂ−Ｄｃｐ）＜Ｄｍａｘ’の場合）
Ｈｄａ（ｉ）＝α*β’*Ｄｍａｘ’＋Ｈｄａ（ｉ−１）（（Ｄｈｏｂ−Ｄｃｐ）＞＝Ｄｍａｘ’の場合）
…（数式２）
但し、前述したようにクランプ制御ＣＰがＨｉｇｈレベルの場合には、水平ＯＢレベル検出部３０１はクランプ設定値Ｄｃｐを出力するため、ｍ＋１行目の読み出し開始まではＨｄａ（ｉ）＝０である。
【００５１】
水平ＯＢクランプ補正量演算部３０３の出力信号Ｈｄａは、加算器３０４において垂直ＯＢクランプ補正量演算部１０９が保持しているＶｄａと加算され、Ｄ／Ａ変換器１０８に設定される。すなわち、Ｄ／Ａ変換器１０８の設定値Ｗｄａ（ｉ）は、以下の数式３で表される。
Ｗｄａ（ｉ）＝Ｖｄａ（ｉ）＋Ｈｄａ（ｉ）
…（数式３）
以上のように、第２の実施形態によれば、垂直ＯＢでクランプ処理を行ってダイナミックレンジを確保するとともに、水平ＯＢクランプを行うことにより撮像素子の垂直方向のシェーディングも補正して出力することができる。
【００５２】
上述の説明では、水平ＯＢレベル検出部３０１が１行あたりの全ての水平ＯＢの平均値を算出するように記載したが、一部の画素の平均値を算出するように、平均値を算出するための領域を制限してもよい。また、行毎の水平ＯＢレベルの算出は、平均値によるものには限定されず、中央値や重み付け平均等、水平ＯＢの画素データに基づくものであれば如何なるものであってもよい。
【００５３】
また、上述の説明では、垂直方向に関して、垂直ＯＢ或いは水平ＯＢを有する全ての行においてＯＢクランプ動作を行うように記載したが、領域を制限して、ＯＢクランプ動作を実施しない行を設けてもよい。
【００５４】
また、上述の説明では、水平ＯＢレベル検出部３０１、減算器３０２、水平ＯＢクランプ補正量演算部３０３を全て独立したブロックとして記載した。しかしながら、垂直ＯＢレベル検出部１１１、減算器１１０、垂直ＯＢクランプ補正量演算部１０９と回路を共有するように構成してもよい。
【００５５】
（第３の実施形態）
図５は、本発明の好適な第３の実施形態に係る撮像素子５０１ｄの概略構成を示すブロック図である。本実施形態に係る撮像素子５０１ｄは、図１に示す撮像素子５０１の一例として具現されたものである。なお、図５において図２と同様の構成要素には同じ参照符号を付している。
【００５６】
図５は、図２に対して水平ＯＢ（有効画素領域の水平方向に設けられた遮光画素）を付加し、ｍ＋１行目以降において水平ＯＢクランプ動作を行う構成としたものである。但し、水平ＯＢクランプ動作の減算補正をアナログ信号で行うのではなく、ディジタル信号で行う点で第２の実施形態と異なる。
【００５７】
各行の読出し動作は第１の実施形態と同じである。フィードバック制御部５００は、垂直ＯＢレベル検出部１１１と、減算器１１０と、垂直ＯＢクランプ補正量演算部１０９と、Ｄ／Ａ変換器１０８と、水平ＯＢレベル検出部４０１と、減算器４０２とで構成される。なお、水平ＯＢレベル検出部４０１及び減算器４０２の動作は、それぞれ第２の実施形態の水平ＯＢレベル検出部３０１及び減算器３０２の動作と同様である。
【００５８】
水平ＯＢクランプ補正量演算部４０３では、ランダムノイズや画素欠陥などの影響を排除するための係数β’、Ｄｍａｘ’によるクリップ処理などが掛けられ、水平ＯＢクランプ補正量が算出される。第２の実施形態とは異なり、ここではディジタル演算によって水平ＯＢクランプ処理を行うため、各部の回路ゲインを考慮した係数αは必要ない。
【００５９】
水平ＯＢクランプ補正量演算部４０３の出力信号（オフセット補償信号）Ｈｄａ’（ｉ）は、下記の数式４で表される。
Ｈｄａ’（ｉ）＝β’*（Ｄｈｏｂ−Ｄｃｐ）＋Ｈａｄ’（ｉ−１）（（Ｄｈｏｂ−Ｄｃｐ）＜Ｄｍａｘ’の場合）
Ｈｄａ’（ｉ）＝β’*Ｄｍａｘ’＋Ｈａｄ’（ｉ−１）（（Ｄｈｏｂ−Ｄｃｐ）＞＝Ｄｍａｘ’の場合）
…（数式４）
減算器４０４では、データレジスタ１１２から順次読み出される各列のデータからＨｄａ’（ｉ）が減算される。１行分のデータからは全て同じＨｄａ’（ｉ）が減算されることになる。これによって水平ＯＢクランプ動作が実現される。減算器４０４の結果は出力端子（ＯＵＴ）１１４から順次出力される。
【００６０】
以上のように、第３の実施形態によれば、第２の実施形態と同様に、垂直ＯＢでクランプ処理を行ってダイナミックレンジを確保するとともに、水平ＯＢクランプを行うことにより撮像素子の垂直方向のシェーディングも補正して出力することができる。
【００６１】
水平ＯＢレベル検出部４０１での演算は、第２の実施形態と同様に、演算に用いられる水平方向の領域を制限してもよい。また、行毎の水平ＯＢレベルの算出は、平均値に限定されず、中央値、重み付け平均等、水平ＯＢの画素データに基づくものであれば如何なるものであってもよい。
【００６２】
また、上述の説明では、垂直方向に関して、垂直ＯＢ或いは水平ＯＢを有するの全ての行においてＯＢクランプ動作を行うように記載したが、領域を制限して、ＯＢクランプ動作を実施しない行を設けてもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の好適な実施の形態に係る撮像装置の全体構成を示すブロック図である。
【図２】本発明の好適な第１の実施形態に係る撮像素子内部の概略構成を示すブロック図である。
【図３】本発明の好適な第１の実施形態に係る撮像素子内部の他の構成例を示すブロック図である。
【図４】本発明の好適な第２の実施形態に係る撮像素子内部の概略構成を示すブロック図である。
【図５】本発明の好適な第３の実施形態に係る撮像素子内部の概略構成を示すブロック図である。
【符号の説明】
【００６４】
１００  撮像装置
１０１  撮像部
１０６  アナログ−ディジタル変換手段
２００  フィードバック制御部
５０１  撮像素子
５０２  ＤＳＰ
５０３  駆動信号発生器
５０４  ＣＰＵ
５０５  記録媒体
【図１】
2008219293.tif 000003
【図２】
2008219293.tif 000004
【図３】
2008219293.tif 000005
【図４】
2008219293.tif 000006
【図５】
2008219293.tif 000007