(57)【要約】      （修正有）【課題】ディスプレイ装置のちらつきを減らすために、液晶材料の分極を防ぐ選択ラインドライバを提供する。【解決手段】トグリングバックプレーン電圧を有する液晶ディスプレイのアレーの所与の行が選択解除された場合、画素容量の中の容量性の電流を防ぐため、行選択ライン電圧もまたトグリングする。行選択ラインドライバは、プッシュプル形式で連結された一対のトランジスタを含む。一対のトランジスタは、シフトレジスタの縦続段の対応する段において発生した制御信号に応ずる。一対のトランジスタは、行が選択解除されたときに行選択ラインの中に発生するトグリング電圧が、シフトレジスタの動作に影響を与えることを防ぐバッファ段を形成する。【選択図】図４
2008003611.tif 000002
【特許請求の範囲】
【請求項１】
複数の縦続段（Ｎ−１、Ｎ、Ｎ＋１、Ｎ＋２）からなり、該縦続段の所与の１つ（Ｎ）は、
該所与の段の制御信号を発生させるために、該縦続段の第２の段（Ｎ−１）の出力の出力パルス信号に応答する入力部と、
該所与の段の出力パルス信号はシフトレジスタ動作用に供給されるため該第２の段の該出力パルスに関して時間シフトされ、該縦続段の第３の段（Ｎ＋１）の入力部に連結された該所与の段の該出力パルス信号を該制御信号に応答し発生させる第１のトランジスタ（７６）と、
行選択間隔の間に、所与の行ラインに、該第２の段の該出力信号に関して時間シフトされた行ライン選択信号を発生させ、及び行選択解除間隔の間に、所与の行ラインに、行ライン選択解除信号は保持され、該第３の段の該入力部からは連結を解除される、トグリング行ライン選択解除信号を発生させる切り替え回路網（８１、７９）とからなるディスプレイ装置のアレー用の行選択ラインスキャナ。
【請求項２】
該切り替え回路網（８１、７９）は、該行ラインに連結され、該行ライン選択信号を発生させるための第２のトランジスタ（８１）と、該行ライン及びトグリングする第２の信号源に連結され、該行ライン選択解除信号を発生させるための第３のトランジスタ（７９）とからなる請求項６記載の行選択ラインスキャナ。
【請求項３】
該第２（８１）及び第３のトランジスタ（７９）は、プッシュプル形式に結合されている請求項７記載の行選択ラインスキャナ。
【請求項４】
該制御信号は、該第１及び第２の夫々のトランジスタ（７６、８１）を電導へと調節するための、該第１及び第２のトランジスタの夫々のゲート電極に結合される容量に蓄えられる請求項７記載の行選択ラインスキャナ。
【請求項５】
該行選択解除間隔の間に、該所与の段の下流の段の出力信号に応答し、該第１及び第２のトランジスタをディスエーブルするための第４のトランジスタ（７５）からさらになる請求項７記載の行選択ラインスキャナ。
【請求項６】
該画素の共通の電極で発生したトグリングする第１の信号源は、交番に第１及び第２のレベルを有し、切り替え回路網（８１、７９）は、該行選択解除間隔の第１の部分の間に、該第１の信号に従って該行ラインに関連づけられた容量に電圧を発生させるための、該行ラインに結合された第２のトランジスタ（７９）を含み、該容量は、該行選択解除間隔の第２の部分の間に、該容量電圧に従って該第１の信号に関してレベルシフトされた該行ラインに、該トグリングする行ライン選択解除信号を発生させるため、該第１の信号と該行ラインとを容量的に結合することからさらになる請求項６記載の行選択ラインスキャナ。
【請求項７】
該容量電圧は、該第２の信号がトグリングするたびの後に、該２のトランジスタの動作によって補充される請求項１１記載の行選択ラインスキャナ。
【請求項８】
該容量電圧は、夫々の行選択解除間隔毎に１回、該第２のトランジスタの動作によって補充される請求項１１記載の行選択ラインスキャナ。
【請求項９】
複数の位相シフトされたクロック信号源と、
複数の縦続段（Ｎ−１、Ｎ、Ｎ＋１、Ｎ＋２）とからなり、該縦続段の所与の一つ（Ｎ）は、
該縦続段の第２の段（Ｎ−１）の出力に発生した制御信号を発生するために出力パルス信号に応答する入力部と、
該制御信号は、該所与の段の該出力パルス信号が該第２の段の該出力パルスに関して時間シフトされるように、クロック信号が第１のトランジスタ（７６）の主電流電導端子（ドレイン電極）に発生されるときに、該第１のトランジスタ（７６）が該所与の段の該出力パルス信号を発生するように調節し、第３の段（Ｎ＋１）の入力部に連結された該所与の段の出力パルス信号を該制御信号に応答し発生させる該第１のトランジスタ（７６）と、
対応する行ラインに行ライン選択信号を発生するための該制御信号に応答し、該行ライン選択信号は、該第２の段の該出力信号に関して時間シフトされるように、クロック信号が該第２のトランジスタ（８１）の主電流電導端子（ドレイン電極）に発生するときに、該制御信号は、該第２のトランジスタ（８１）が該行ライン選択信号を発生するように調節する第２のトランジスタ（８１）と、
該行ラインに、行選択解除間隔の第１の部分の間、第１のレベルの行選択解除信号を、そして行選択解除間隔の第２の部分の間は、第２のレベルの行選択解除信号を発生させるため該行ラインに連結された第３のトランジスタ（７９）からなるマトリックス型ディスプレイの行選択ラインスキャナのためのシフトレジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して液晶ディスプレイ（ＬＣＤ）といった、ディスプレイ装置のための駆動回路及び特に行選択ライン信号をディスプレイ装置の行選択ラインに印加する方式に関する。
【背景技術】
【０００２】
ＬＣＤのディスプレイのようなディスプレイ装置は、マトリックス、或いはたとえば、水平方向には行、また垂直方向には列で配置されるアレーからなる。表示されるビデオ情報は、画素セルの夫々の列に個々に関連するデータラインに対する輝度（グレースケール）信号として印加される。所与のデータライン駆動回路は、対応するデータラインの中に駆動信号を発生させる。Ｐｌｕｓ外による、「Ｓｙｓｔｅｍ  ｆｏｒ  Ａｐｐｌｙｉｎｇ  Ｂｒｉｇｈｔｎｅｓｓ  Ｓｉｇｎａｌｓ  Ｔｏ  Ａ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ  Ａｎｄ  Ｃｏｍｐａｒａｔｏｒ  Ｔｈｅｒｅｆｏｒｅ  （輝度信号をディスプレイ装置に対して印加する方式及びそれによる比較器）」なる名称の米国特許第５，１７０，１５５号は、ＬＣＤのデータラインあるいは列ドライバの例を示す。画素セルの行は、連続して走査されるか、或いは画素セルの行に関連した行ライン導体で発生した行選択信号によって選択される。
【０００３】
アクティブマトリックス型ディスプレイでは、それぞれの画素セルは、画素セルに輝度信号を印加するスイッチ装置を含む。一般的に、スイッチ装置は、データラインドライバからデータラインを通して輝度信号を受ける薄膜トランジスタ（ＴＦＴ）である。この装置を以下画素ＴＦＴと称する。画素ＴＦＴは、行選択ライン導体に接続し、画素セルの行に関連する行選択信号に応ずるゲート電極を有する。
【０００４】
液晶ディスプレイは、二つの電極の間に挟まれた液晶材料からなる。少なくとも一つの、そして一般的には両方の電極は、光を通し、液晶材料に隣接した電極の表面は、個々の画素セルを形作るパターンに配置された、透明な電導電極のパターンを支える。一般的に、画素セルの一つの電極は、アレーの全ての画素セルに共通の電圧にある。その電極を、アレーのバックプレーン（ｂａｃｋｐｌａｎｅ）或いはコモンプレーン（ｃｏｍｍｏｎ  ｐｌａｎｅ）と称する。バックプレーンから遠くにある画素セルの他の電極は、画素ＴＦＴスイッチの主電流電導電極に接続し、これを画素電極と称する。ＴＦＴは、画素電極において、輝度信号の電圧レベルとほぼ同じ電圧レベルを発生させる。画素電極とバックプレーンの間の電圧レベルの差を、以下画素セル電圧と称する。
【０００５】
画素セル内の液晶材料の分極を防ぐため、画素セル電圧の極性は、画素セル電圧の平均値或いは直流成分がゼロであるように、周期的に交番せねばならない。画素セル内の液晶材料の分極を防ぐための一つの既知の技術は、トグリングコモンプレーン電圧技術或いはトグリングバックプレーン電圧技術と呼ばれる。
【０００６】
トグリングバックプレーン電圧技術では、所与の行が選択された場合、バックプレーン電圧は、第１或いは第２の電圧レベルのうちの一つになる。ところが、同じ行が選択された場合、連続して起こる画像フレームの画像情報を更新する際に、バックプレーン電圧は第１或いは第２の電圧レベルのうちの他方の一つになる。グレースケールの中間範囲の画素セル輝度を発生させる、輝度信号の電圧レベルを、ここに中間範囲の電圧レベルと称する。トグリングバックプレーン電圧技術では、中間範囲の電圧レベルは、バックプレーン電圧のレベルとは無関係に同じである。
【０００７】
第１或いは第２の電圧レベルのうちの一つは、データラインドライバで発生した輝度信号の最大レベルよりもより正、或いはより大きい。第１或いは第２の電圧レベルのうちの他方の一つは、輝度信号の最小レベルよりもより負、或いはより小さい。バックプレーン電圧の第１及び第２のレベルは、輝度信号の中間範囲のレベルについて対称である。従って、バックプレーン電圧が第１のレベルの場合、選択された行の画素セルの画素セル電圧は、バックプレーン電圧が第２のレベルの場合に発生する電圧と反対の極性である。結果は、所与の画像フレームの間は、画素セル電圧の極性は、続けて起こる画像フレームの間の極性と反対であるということである。これはフレーム極性反転と呼ばれる。このようにして、液晶材料の分極は回避される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
不利なことに、フレーム周波数でのトグリングバックプレーン電圧は、目が感知しやすい周波数においてちらつき（フリッカ）を発生しうる。目の感知度を減少するために、バックプレーン電圧は、行選択変化のより高い周波数でトグリングしうる。バックプレーンに印加される電圧は、すぐに続く行が選択されると、第１のレベルから第２のレベルへ、又はその逆に変化する。この動作のモードは、画素電圧の極性が行ごとを基準に変化するため、ライン極性反転と呼ばれる。フレーム極性反転の場合のように、各フレームで液晶材料の分極を回避するため、画素セル電圧の極性は極性反転される。
【課題を解決するための手段】
【０００９】
選択ラインスキャナと呼ばれる、本発明による特徴を実施するシフトレジスタは、対応する行選択ライン導体において、行極性反転の動作の方式に適した行選択信号を発生する。行が選択された時のバックプレーンの電圧レベルと無関係に、選択された行の行選択ライン導体には同一の電圧レベルが生成される。この特徴は、空間的な均一性とちらつきを考慮した結果による。画素セル電圧は、画素ＴＦＴの電導性に依存する。
【００１０】
ちらつきを減らし、交互に選択される行の画素輝度の差を減らすため、バックプレーン電圧が第１のレベル及び第２のレベルの両方の場合に行が選択された際に、画素ＴＦＴにおいて同じ電導性を保つことは望ましい。同じ電導性を保つことは、輝度信号が中間範囲の電圧レベルであるときに、特に重要である。これは、輝度信号が中間範囲の電圧レベルであるときに、目が輝度の変化に対して非常に敏感なためである。画素ＴＦＴの電導性は、選択された行の行ライン導体における電圧、及び輝度信号の電圧レベルによって決定される。中間範囲の電圧レベル及び行ライン導体における電圧は、バックプレーン電圧レベルとは無関係に同じであるため、画素ＴＦＴは、有利に、同じ電導性を保つ。
【００１１】
選択スキャナはまた、対応する行選択ライン導体において、行極性反転の動作のモードに適した行選択解除信号を発生する。これは、選択解除された行の行選択ライン導体において、行選択解除間隔の間に、トグリングバックプレーン電圧と同じ量だけ、そして同じ時に変化する第２のトグリング電圧を発生させることによって達成される。この特徴は、時間的な均一性とちらつきを考慮した結果による。バックプレーン電圧のトグリングと調和して、行選択信号の電圧をトグリングすることは、行選択解除間隔の間、バックプレーン電圧と行選択ライン導体の電圧の差を一定に保つ。従って、画素セル容量を含む電流路中の変位電流或いは容量性電流は、減少または除去される。如何なる変位電流も画素セル電圧の変化を発生し、その結果ちらつき或いは画像焼付といった望ましくない効果を発生しうる。
【００１２】
ＬＣＤディスプレイマトリックスの選択ラインスキャナは、トグリングバックプレーン電圧と共に同一基板上に作られ、同時に液晶ディスプレイセルはディスプレイマトリックスに作られることが望ましい。
【００１３】
本発明のある態様によると、アレーの複数の行及び複数の列に配置された画素に輝度信号を印加するディスプレイ装置は、所与の行が選択された場合に、所与の行の画素の画素電極に、輝度信号を発生する複数の列ドライバを有する。トグリングする第１の信号源が設けられる。第１の信号は、輝度信号の所定のレベルに対して第１及び第２のレベルを交互に有する画素の共通の電極で発生する。複数の段が行選択ラインスキャナを作る。所与の行に関連づけられた所与の一つの段は、所与の行選択間隔の間に所与の行を選択するため、対応する行ラインに行ライン選択信号を発生する第１のトランジスタを有する。行ラインに連結する第２のトランジスタは、第１の信号に従って、行ラインに関連した容量に電圧を発生させる。容量は、容量性に第１信号と行ラインを結合し、行選択解除間隔の間に、容量電圧に従って第１の信号に関してレベルシフトされた行ラインにおいて、トグリング行ライン選択解除信号を発生させる。
【発明を実施するための最良の形態】
【００１４】
図１では、液晶アレー１６のデータライン１７を駆動する従来のデータラインドライバ２００は、例えばＰｌｕｓ外による特許において説明されているラインドライバと多くの点で類似しうる。夫々のデータラインドライバ２００は、トランジスタＭＮ６を通じて対応するデータライン１７に連結する。アレー１６は、例えば水平に５６０行、垂直に９６０列に整列される、液晶セル１６ａといった多数の画素セルからなる。液晶アレー１６は、９６０列のデータライン１７を有し、液晶セル１６ａの垂直の各列に１つのデータライン１７があり、及び５６０本の選択ライン１１８を有し、液晶セル１６ａの水平の各行に１本の行選択ライン１１８がある。
【００１５】
本発明のある態様を実施する選択ラインスキャナ６０は、対応する選択ライン１１８（ｎ）上に行選択信号ＯＵＴ（ｎ）ａを生成し、アレー１６の所与の行ｎを選択する。所与のデータライン１７において発生した輝度電圧ＶＣＯＬＵＭＮは、行ｎのライン選択期間の間、行の画素セル１６ａに印加される。
【００１６】
夫々の画素セル１６ａの電極１６ｄにおいて発生した電圧ＶＢＰは、アレー１６の全ての画素セルに共通である。共通の電圧ＶＢＰが発生する電極１６ｄを、アレー１６のバックプレーンＢＰの電極と称する。所与の画素セル１６ａでは、バックプレーンＢＰから離れている画素セル１６ａの第２の電極１６ｅは、対応する画素ＴＦＴスイッチ１６ｃに連結する。この電極を、画素電極と称する。対応する行ｎが選択されると、画素ＴＦＴ１６ｃは、画素電極１６ｅにおいて、対応する輝度電圧ＶＣＯＬＵＭＮの電圧レベルとほぼ同じである電圧Ｖ１６ｅを発生する。
【００１７】
図２の（ａ）及び（ｂ）は、図１の１対の画素セルの各画素セル１６ａの、連続して選択された行ｎ−１及びｎの、バックプレーン電極１６ｄ及び画素電極１６ｅにおいて夫々発生した電圧波形の例を示す。図１、図２の（ａ）及び図２の（ｂ）において、類似する符号及び数字は、類似する項目或いは機能を示す。
【００１８】
図１のマトリックス１６のバックプレーンＢＰに印加された図２の（ａ）或いは（ｂ）のバックプレーン電圧ＶＢＰは、行選択が変化するときにトグリングする。バックプレーン電圧ＶＢＰがトグリングする間の、移行間隔の間、図１のトランジスタＭＮ６の夫々は、ターンオフされている。図１の行選択信号ＯＵＴ（ｎ−１）ａが、選択された行ｎ−１の行選択ライン１１８（ｎ−１）上に発生するとき、図２の（ａ）のライン時間Ｔ（ｎ−１）の間、従来のバックプレーンドライバ６１で発生したバックプレーン電圧ＶＢＰは、＋６Ｖである。図１の行選択信号ＯＵＴ（ｎ）ａが、すぐ次に選択された行ｎの行選択ライン１１８（ｎ）上に発生するとき、図２の（ｂ）のライン時間Ｔ（ｎ）の間、バックプレーン電圧ＶＢＰは、−２Ｖである。
【００１９】
図２の（ａ）或いは（ｂ）の電圧Ｖ１６ｅは、画素１６ａの行が選択された場合、電圧ＶＣＯＬＵＭＮとほぼ等しい。電圧ＶＣＯＬＵＭＮは、一般的に最大＋４Ｖと最小０Ｖの間の、夫々の行について同じである電圧の範囲を有する。同じ電圧の範囲を使用することは、データラインドライバ２００の設計を容易にする。
【００２０】
図２の（ａ）のバックプレーン電圧ＶＢＰの＋６Ｖのレベルは、輝度電圧ＶＣＯＬＵＭＮの最大レベルの＋４Ｖよりも更に正である。バックプレーン電圧ＶＢＰの−２Ｖのレベルは、輝度電圧ＶＣＯＬＵＭＮの最小レベルの０Ｖよりも更に正でない、あるいは更に負である。選択された行の画素セル１６ａの画素セル電圧ＶＰＩＸＥＬは、画素電極電圧Ｖ１６ｅとバックプレーン電圧ＶＢＰの間の差に等しい。バックプレーン電圧ＶＢＰが＋６Ｖの場合、選択された行の画素セルの画素セル電圧ＶＰＩＸＥＬは負であり、バックプレーン電圧ＶＢＰが−２Ｖの場合に発生した電圧と逆の極性である。示された例では、画素セル電圧ＶＰＩＸＥＬの極性は、図２の（ａ）のライン時間Ｔ（ｎ−１）の間の選択された行ｎ−１における負の極性から、図２の（ｂ）のライン時間Ｔ（ｎ）の間のすぐ次に選択された行ｎにおける正の極性へと変化する。このように、電圧ＶＰＩＸＥＬの極性は、行ごとを基準に交番に変化する。
【００２１】
光透過性或いは輝度の所与の変化について、選択された行ｎ−１及びｎでは、輝度電圧ＶＣＯＬＵＭＮの変化の方向は反対である。図２の（ａ）のライン時間Ｔ（ｎ−１）の間、輝度電圧ＶＣＯＬＵＭＮが、中間範囲の電圧レベルＭＲＧよりも大きい電圧レベルである場合、輝度電圧ＶＣＯＬＵＭＮは、例えば中間範囲の電圧レベルＭＲＧの時よりも高い画素の光透過性或いは輝度を発生する。それに対して、図２の（ｂ）のライン時間Ｔ（ｎ）の間、輝度電圧ＶＣＯＬＵＭＮは、中間範囲の電圧レベルＭＲＧよりも大きい電圧レベルであるとき、輝度電圧ＶＣＯＬＵＭＮは、中間範囲の電圧レベルＭＲＧの時よりも低い画素の光透過性或いは輝度を発生する。電圧レベルＭＲＧは、輝度のグレースケールの中間の輝度レベルを示す。従って、例えば、行ｎ−１及びｎの画素で同じ光透過性を得るためには、電圧ＶＣＯＬＵＭＮと電圧レベルＭＲＧの差は、同じ大きさで反対の極性でなくてはならない。
【００２２】
図２の（ａ）及び（ｂ）は、画素電極１６ｅにおける電圧Ｖ１６ｅの電圧レベルを示す。破線は最大の光透過性或いは輝度を与える電圧Ｖ１６ｅ、そして点線は最小の光透過性或いは輝度を与える電圧Ｖ１６ｅを示す。バックプレーン電圧ＶＢＰは、行ごとを基準にトグリングするため、画素セル電圧ＶＰＩＸＥＬの極性もまた行ごとを基準に変化する。
【００２３】
所与の行が選択された場合、所与の画像フレームの画像情報を更新する際に、バックプレーン電圧ＶＢＰは＋６Ｖ或いは−２Ｖの電圧レベルのうちの一つになる。これに反し、同じ行が選択された場合、次に起こる画像フレームの画像情報を更新する際に、バックプレーン電圧ＶＢＰは＋６Ｖ或いは−２Ｖの電圧レベルのうちの他の一つになる。この結果、所与の画像フレームの間の画素セル電圧ＶＰＩＸＥＬの極性は、次に起こる画像フレームの間に起こる極性と反対になる。このようにして、上述のごとく液晶材料の分極は回避される。電圧ＶＰＩＸＥＬの極性を行ごとを基準に変化させることは、ちらつき（フリッカ）を減少させる。
【００２４】
図４は、本発明の特徴を実施する、図１の選択ラインスキャナ６０の、図３のシフトレジスタ１００の、模範的な段Ｎを示す。段Ｎの夫々のトランジスタは、Ｎ−ＭＯＳ  ＴＦＴである。閾電圧ドリフトを引き起こしうる電圧負荷を減少させるため、夫々のトランジスタが電導性である時間は、不導性である時間と比較して短い。図３のシフトレジスタ１００は、図１の液晶ディスプレイマトリックス１６の行選択ライン１１８を駆動するためのタイミングを与える。図１、図２の（ａ）及び（ｂ）、図３及び図４において、類似する符号及び数字は、類似する項目或いは機能を示す。
【００２５】
図３のシフトレジスタ１００において、段Ｎ−１、Ｎ、Ｎ＋１及びＮ＋２は、縦続の形状で互いに連結する。所与の段の出力信号は、回路の中ですぐ次の段の入力と連結する。例えば、レジスタ１００の回路の前の段Ｎ−１の出力信号ＯＵＴ（ｎ−１）のパルスは、図４の段Ｎの入力端子７２と連結する。説明のため、４つの段Ｎ−１、Ｎ、Ｎ＋１及びＮ＋２のみが、図３に示されている。しかしながら、レジスタ１００の回路の合計の段数Ｎは、行選択ラインの数、この例では５６０と同じである。シフトレジスタ１００を、「ｗａｌｋｉｎｇ  ｏｎｅ」シフトレジスタと称することもできる。これは、ビデオ画像フレーム時間の間、レジスタ１００を通して、真（ＴＲＵＥ）の状態或いは高（ＨＩＧＨ）レベルが伝達されるからである。
【００２６】
図５の（ａ）乃至（ｉ）は、図３及び図４の回路を説明するのに役立つ波形を示す。図１、図２の（ａ）及び（ｂ）、図３、図４及び図５の（ａ）乃至（ｉ）において、類似する符号及び数字は、類似する項目或いは機能を示す。
【００２７】
図３のクロック発生器１０１は、夫々図５の（ｂ）及び（ｃ）に示される波形を持つ２相クロック信号（クロック信号Ｃ１およびＣ２）を発生する。図３の（ａ）の出力信号ＯＵＴ（ｎ−１）のパルスは、図５の（ｃ）のクロック信号Ｃ２のパルスの間、図４の段Ｎの入力端子７２で発生する。図５の（ａ）の高レベルの出力信号ＯＵＴ（ｎ−１）のパルスは、図４のトランジスタ７８を通して、制御信号Ｐ１を発生させるため、端子７８ａに連結される。制御信号Ｐ１は、第１の出力トランジスタ７６のゲート電極に連結される。
【００２８】
制御信号Ｐ１が、図４のトランジスタ７６のゲート電極で発生するとき、トランジスタ７６のドレイン電極は、クロック信号Ｃ１の負の低レベルである。出力トランジスタ７６のゲートで発生した信号Ｐ１は、電導のため、出力トランジスタ７６を調節する。電導性のトランジスタ７６は、電導性のトランジスタ７６のゲートとソース電極との間に連結されているコンデンサ７０に、高レベルの信号Ｐ１を一時的に蓄える電流路を作る。クロック信号Ｃ１はまた、トランジスタ７６の電極間寄生容量ＣＰを通して、端子７８ａに連結する。従って、高レベルの信号Ｐ１はまた、容量ＣＰにも蓄えられる。図５の（ａ）の出力信号ＯＵＴ（ｎ−１）が低レベルに達し、図４のトランジスタ７８がターンオフされた後でさえ、高レベルはコンデンサ７０及び容量ＣＰに蓄えられる。
【００２９】
図５の（ｂ）のクロック信号Ｃ１は、クロック信号Ｃ２のパルスが止んだ後或いは低レベルに達した後すぐに、トランジスタ７６のドレイン電極で高レベルで発生する。図５の（ｂ）のクロック信号Ｃ１は、電導性のトランジスタ７６を通じて出力端子７３に連結する。従って、高レベルを達すると、コンデンサ７０及びＣＰを通じて、端子７８ａにおける電圧をブートストラップし、それによりトランジスタ７６に対して余分の駆動を与える。そのような動作は、ブートストラップ動作と呼ばれる。従って、図５の（ｆ）の出力信号ＯＵＴ（ｎ）は、信号Ｃ１の高レベルから電圧降下なしに、図４のレジスタＮの出力端子７３において発生する。
【００３０】
信号Ｐ１はまた、本発明による特徴を実施するバッファ出力トランジスタ８１のゲート電極にも連結する。トランジスタ８１のドレインは、クロック信号Ｃ１に連結する。トランジスタ８１は、トランジスタ７６と同じ時点にターンオンされたり、ターンオフされたりする。段Ｎのトランジスタ８１が、ターンオンされたときはいつでも、図１のマトリックス１６の選択ライン１１８（ｎ）上に、行選択信号ＯＵＴ（ｎ）ａのパルスを発生する。
【００３１】
本発明の特徴によれば、トランジスタ７８がターンオフされた後にコンデンサ７０に蓄えられている信号Ｐ１は、トランジスタ８１のゲートに連結する。それにより、有利に、ブートストラップ動作はクロック信号Ｃ１が発生したときには、トランジスタ７６と８１の両方で実行される。ブートストラップ動作は、電圧降下なしに、行選択信号ＯＵＴ（ｎ）ａにクロック信号Ｃ１の高レベルを達成させる。トランジスタ７６は、選択ライン１１８（ｎ）の比較的大きい容量の負荷を駆動する必要がないため、信号ＯＵＴ（ｎ）の伝達時間は速く有利である。
【００３２】
中間範囲で画素セル輝度を発生する輝度電圧ＶＣＯＬＵＭＮの電圧レベルＭＧＲは、行が選択された時点では、バックプレーン電圧ＶＢＰの電圧レベルに依存しない。従って、行ｎが選択されたときには、図４の行選択信号ＯＵＴ（ｎ）の電圧レベルと、図２の（ａ）及び（ｂ）の中間範囲の電圧レベルＭＧＲの輝度電圧ＶＣＯＬＵＭＮとの差は、図２の（ａ）のバックプレーン電圧ＶＢＰが＋６Ｖの場合と図２の（ｂ）のバックプレーン電圧ＶＢＰが−２Ｖの場合の両方において同じである。従って、有利に、輝度電圧ＶＣＯＬＵＭＮが中間範囲の電圧レベルＭＧＲであるとき、図１の画素ＴＦＴ１６ｃの電導性は、バックプレーン電圧が＋６Ｖ及び−２Ｖの場合の両方において同じである。
【００３３】
バックプレーン電圧ＶＢＰが＋６Ｖ及び−２Ｖの場合の両方において、所与の行が選択されたときにＴＦＴスイッチ１６ｃで同じ電導性を保つことは望ましい。これは、電導性の少しの差も、ちらつき及び／又は画像静止を引き起こしうる画素セル電圧ＶＰＩＸＥＬのゼロ以外の平均値を発生させうるためである。同じ電導性を保つことは、目がグレースケールの中間範囲での輝度の変化に敏感であるため、輝度電圧ＶＣＯＬＵＭＮが図２の（ａ）或いは（ｂ）の中間範囲の電圧レベルＭＧＲである場合に、特に重要である。
【００３４】
図４の段Ｎの信号ＯＵＴ（ｎ）は、図３の連続する段Ｎ＋１の入力端子に印加される。段Ｎ＋１は、レジスタ１００の信号路の下流に配置され、クロック信号Ｃ１の代わりに補足的なクロック信号Ｃ２を使用すること以外は、対応するレジスタをターンオンするために、段Ｎと同様に動作する。このように、図５の（ｃ）のクロック信号Ｃ２の間に生ずる、図５の（ｇ）の出力信号ＯＵＴ（ｎ＋１）は、図５の（ｂ）のクロック信号Ｃ１の高から低へのレベルの転換にすぐに続く、低から高へのレベルの転換を有する。図５の（ｇ）の信号ＯＵＴ（ｎ＋１）の低から高へのレベルの転換は、図５の（ｃ）のクロック信号Ｃ２が低から高へのレベルの転換を起こすと同時に生ずる。このように、図１の選択ラインスキャナ６０は、シフトレジスタとして動作する。
【００３５】
図５の（ｂ）のクロック信号Ｃ１が作動しない低レベルに達したとき、図４のトランジスタ７６及び８１は、コンデンサ７０及びＣＰが放電するまで、ターンオンされたままである。トランジスタ７５は、端子７８ａと−１２Ｖの負の定電源電圧Ｖ１の間に連結される。トランジスタ７７は、端子７３との負の電源電圧Ｖ１の間に連結される。
【００３６】
段Ｎ＋１の信号ＯＵＴ（ｎ＋１）は、トランジスタ７５及び７７のゲート電極に戻って連結される。信号ＯＵＴ（ｎ＋１）はまた、本発明の特徴を実施し、夫々トグリング電圧Ｖ２及び行ｎの選択ライン１１８（ｎ）に連結するソース及びドレイン電極を有するプルダウントランジスタ７９のゲート電極に連結する。このように、信号ＯＵＴ（ｎ＋１）のパルスが生じると、トランジスタ７５、７７及び７９は、ターンオンされる。トランジスタ７５及び７７がターンオンされるとき、それらはコンデンサ７０及び寄生コンデンサＣＰを放電する。これは、−１２Ｖの負の電源電圧Ｖ１が、クロック信号Ｃ１が作動しない低レベルと同じためである。それにより、トランジスタ７６及び８１はターンオフされる。信号ＯＵＴ（ｎ＋１）はフレーム当たり１回起こり、それは実質的にクロック信号Ｃ１或いはＣ２よりも頻繁でないため、トランジスタにおいて閾電圧の変化を起こしうるトランジスタ７９、７５及び７７の電圧負荷は、有利に、小さい。
【００３７】
容量ＣＳＥＢＰは、行ｎの選択ライン１１８（ｎ）とバックプレーンＢＰとの間に結合される。容量ＣＳＥＢＰは、行ｎの選択ライン１１８（ｎ）とバックプレーンＢＰとの間の結合容量を増加するために用いられる。
【００３８】
本発明のある態様によれば、トランジスタ７９がターンオンされたとき、それは容量ＣＳＥＢＰを充電し、容量ＣＳＥＢＰの端子間に行選択解除電圧ＶＤＳＥＬを発生させる。電圧ＶＤＳＥＬは、トグリング電圧Ｖ２とトグリング電圧ＶＢＰとの差に等しい。電圧ＶＢＰのどちらの電圧レベルであるかとは無関係に、電圧ＶＤＳＥＬは、−１０Ｖの一定の値を有する。
【００３９】
行ｎの全ての選択解除間隔の間、信号ＯＵＴ（ｎ＋１）のパルスの立下り縁に続き、トランジスタ７９は不導性であり、選択ライン１１８（ｎ）に関して、高いインピーダンスを作る。このように、−１０Ｖの電圧ＶＤＳＥＬは、容量ＣＳＥＢＰの中に保たれる。バックプレーンＢＰは、容量ＣＳＥＢＰを通して容量的に選択ライン１１８（ｎ）に結合されるため、選択解除間隔のあいだ、選択ライン１１８（ｎ）の信号ＯＵＴ（ｎ）の電圧レベルはトグリングバックプレーン電圧ＶＢＰに従う。トグリングバックプレーン電圧ＶＢＰに従う選択ライン１１８（ｎ）は、有利に、図１の画素容量ＣＰＩＸＥＬ及び容量ＣＳＰを含む電流路で発生しうる変位電流を起こさない。これは、トグリング電圧ＶＢＰの転換の間は図１のトランジスタＭＮ６はターンオフされており、従ってデータ列はデータスキャナから連結を解除されるためである。従って、画素電圧ＶＰＩＸＥＬは、行ｎの選択解除間隔の間は，電圧ＶＢＰがトグリングしても変化しない。図５の（ｈ）及び（ｉ）は、夫々図３の信号ＯＵＴ（ｎ）ａ及びＯＵＴ（ｎ＋１）ａの波形を示す。
【００４０】
トランジスタ７６の図４の出力端子７３は、選択ライン１１８（ｎ）から絶縁されている。従って、選択ライン１１８（ｎ）のトグリング電圧は、端子７３の電圧に影響を与えない。よって図３の段Ｎ＋１に連結する端子７３の電圧は選択解除間隔の間は一定であり、トグリング信号ＯＵＴ（ｎ）ａに影響されない。当然段Ｎ＋１の夫々のクロック信号Ｃ１及びＣ２は、図４の選択ライン１１８（ｎ）のトグリング電圧に依存せず、単純な二レベル信号であり得る。このように、段Ｎといった夫々の段の設計は、有利に簡単化される。
【００４１】
図５の（ｅ）のリセットパルス信号ＲＥＳＥＴは、夫々トグリング電圧Ｖ２及びトランジスタ８１のソース電極に連結するソース及びドレイン電極を有する任意のプルダウントランジスタ８０のゲート電極に連結する。図５の（ｅ）のパルス信号ＲＥＳＥＴは、行ごとを基準に行選択が生じるたびに起こる狭いパルスである。トランジスタ８０は、選択ライン１１８（ｎ）ａで高いインピーダンスが発生する場合に、行ｎの選択解除間隔の間に、ノイズ障害が電圧ＶＤＳＥＬの大きさに影響を与えることを防ぐために使用されうる。
【００４２】
行ｎの選択解除間隔の間に、図４のクロック信号Ｃ１は、容量ＣＰを通じ、コンデンサ７０の充電を引き起こす傾向を有しうる。従って、クロック信号Ｃ２は、容量ＣＰよりも２０％大きい容量７１を通じて端子７８ａに連結する。有利に、容量結合されたクロック信号Ｃ２は、行ｎの選択解除間隔の間に、コンデンサ７０のいかなる電荷の発生をも防ぐ。
【００４３】
以下に本発明を纏める。
（付記１）  ディスプレイ装置であって、アレーの複数の行及び複数の列に配置された画素毎に切り替え素子として薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリックスＴＦＴ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）装置に輝度信号を印加し、該ディスプレイ装置は、画素電極電圧と共通の電圧（バックプレーン電圧）の極性が行選択ライン毎に反転されるライン極性反転を実行し、及び行ライン選択解除信号を該共通の電圧（バックプレーン電圧）と同振幅及び同位相で変化し、該ディスプレイ装置は、
所与の行が選択されたときに、該所与の行の画素の画素電極に輝度信号を発生させるための、複数の列ドライバと、
該画素の共通の電極に発生され、所与の輝度信号の所定のレベルに関して、交番に第１及び第２のレベルを有する、トグリングする第１の信号源と、
段の所与の１つは該所与の行に関連づけられ、行選択ラインスキャナを形成する複数の段と、
所与の行選択間隔の間に、該所与の行を選択するために、対応する行ラインに行ライン選択信号を発生させるための第１のトランジスタ（８１）と、
行選択解除間隔の間に、該第１の信号に従って、該行ラインに関連づけられた容量に電圧を発生させるために、該行ラインに連結され、該容量は、該容量電圧に従って該第１の信号に関してレベルシフトされた該行ラインに、トグリング行ライン選択解除信号を発生させるために、該第１の信号が印加される該画素の共通の電極と該行ラインとを容量的に結合し、第２のトランジスタ（７９）とを含む、ディスプレイ装置。
（付記２）  該行ライン選択解除信号と該第１の信号との差が、該第１の信号の夫々のレベルで一定に保たれる請求項１記載のディスプレイ装置。
（付記３）  該第２のトランジスタ（７９）は、該第１の信号が該第１及び第２のレベルである場合、夫々第３及び第４のレベルで行ライン選択解除信号を発させる請求項１記載のディスプレイドライバ。
（付記４）  該第１（８１）及び第２のトランジスタ（７９）は、該行ラインに関してプッシュプル形式で動作する請求項１記載のディスプレイドライバ。
（付記５）  行ライン選択信号は、該第１の信号が該第１及び第２のレベルに夫々ある場合、該輝度信号の該所定のレベルに関して同じレベルである請求項１記載の装置。
（付記６）  複数の縦続段（Ｎ−１、Ｎ、Ｎ＋１、Ｎ＋２）からなり、該縦続段の所与の１つ（Ｎ）は、
該所与の段の制御信号を発生させるために、該縦続段の第２の段（Ｎ−１）の出力の出力パルス信号に応答する入力部と、
該所与の段の出力パルス信号はシフトレジスタ動作用に供給されるため該第２の段の該出力パルスに関して時間シフトされ、該縦続段の第３の段（Ｎ＋１）の入力部に連結された該所与の段の該出力パルス信号を該制御信号に応答し発生させる第１のトランジスタ（７６）と、
行選択間隔の間に、所与の行ラインに、該第２の段の該出力信号に関して時間シフトされた行ライン選択信号を発生させ、及び行選択解除間隔の間に、所与の行ラインに、行ライン選択解除信号は保持され、該第３の段の該入力部からは連結を解除される、トグリング行ライン選択解除信号を発生させる切り替え回路網（８１、７９）とからなるディスプレイ装置のアレー用の行選択ラインスキャナ。
（付記７）  該切り替え回路網（８１、７９）は、該行ラインに連結され、該行ライン選択信号を発生させるための第２のトランジスタ（８１）と、該行ライン及びトグリングする第２の信号源に連結され、該行ライン選択解除信号を発生させるための第３のトランジスタ（７９）とからなる請求項６記載の行選択ラインスキャナ。
（付記８）  該第２（８１）及び第３のトランジスタ（７９）は、プッシュプル形式に結合されている請求項７記載の行選択ラインスキャナ。
（付記９）  該制御信号は、該第１及び第２の夫々のトランジスタ（７６、８１）を電導へと調節するための、該第１及び第２のトランジスタの夫々のゲート電極に結合される容量に蓄えられる請求項７記載の行選択ラインスキャナ。
（付記１０）  該行選択解除間隔の間に、該所与の段の下流の段の出力信号に応答し、該第１及び第２のトランジスタをディスエーブルするための第４のトランジスタ（７５）からさらになる請求項７記載の行選択ラインスキャナ。
（付記１１）  該画素の共通の電極で発生したトグリングする第１の信号源は、交番に第１及び第２のレベルを有し、切り替え回路網（８１、７９）は、該行選択解除間隔の第１の部分の間に、該第１の信号に従って該行ラインに関連づけられた容量に電圧を発生させるための、該行ラインに結合された第２のトランジスタ（７９）を含み、該容量は、該行選択解除間隔の第２の部分の間に、該容量電圧に従って該第１の信号に関してレベルシフトされた該行ラインに、該トグリングする行ライン選択解除信号を発生させるため、該第１の信号と該行ラインとを容量的に結合することからさらになる請求項６記載の行選択ラインスキャナ。
（付記１２）  該容量電圧は、該第２の信号がトグリングするたびの後に、該２のトランジスタの動作によって補充される請求項１１記載の行選択ラインスキャナ。
（付記１３）  該容量電圧は、夫々の行選択解除間隔毎に１回、該第２のトランジスタの動作によって補充される請求項１１記載の行選択ラインスキャナ。
（付記１４）  複数の位相シフトされたクロック信号源と、
複数の縦続段（Ｎ−１、Ｎ、Ｎ＋１、Ｎ＋２）とからなり、該縦続段の所与の一つ（Ｎ）は、
該縦続段の第２の段（Ｎ−１）の出力に発生した制御信号を発生するために出力パルス信号に応答する入力部と、
該制御信号は、該所与の段の該出力パルス信号が該第２の段の該出力パルスに関して時間シフトされるように、クロック信号が第１のトランジスタ（７６）の主電流電導端子（ドレイン電極）に発生されるときに、該第１のトランジスタ（７６）が該所与の段の該出力パルス信号を発生するように調節し、第３の段（Ｎ＋１）の入力部に連結された該所与の段の出力パルス信号を該制御信号に応答し発生させる該第１のトランジスタ（７６）と、
対応する行ラインに行ライン選択信号を発生するための該制御信号に応答し、該行ライン選択信号は、該第２の段の該出力信号に関して時間シフトされるように、クロック信号が該第２のトランジスタ（８１）の主電流電導端子（ドレイン電極）に発生するときに、該制御信号は、該第２のトランジスタ（８１）が該行ライン選択信号を発生するように調節する第２のトランジスタ（８１）と、
該行ラインに、行選択解除間隔の第１の部分の間、第１のレベルの行選択解除信号を、そして行選択解除間隔の第２の部分の間は、第２のレベルの行選択解除信号を発生させるため該行ラインに連結された第３のトランジスタ（７９）からなるマトリックス型ディスプレイの行選択ラインスキャナのためのシフトレジスタ。
【図面の簡単な説明】
【００４４】
【図１】本発明のある態様を実施する、行選択ドライバを有する液晶ディスプレイ装置のブロック図である。
【図２】図１の装置を説明するための波形を示す図である。
【図３】複数の縦続段を有するシフトレジスタを有する図１の行選択ドライバのブロック図である。
【図４】本発明のある態様を実施する、図３のシフトレジスタに使用されるシフトレジスタ段を示す図である。
【図５】出力信号と、図４に示される段を使用する図３のシフトレジスタの各節点で生ずるクロック信号の相対的なタイミング図である。
【符号の説明】
【００４５】
１６    液晶アレー
１６ａ  液晶セル
１６ｃ  画素ＴＦＴスイッチ
１６ｄ  電極
１６ｅ  画素電極
１７    データライン
６０    選択ラインスキャナ
６１    従来のバックプレーンドライバ
７０    コンデンサ
７１    容量
７２    入力端子
７３    出力端子
７５    トランジスタ
７６    トランジスタ
７７    トランジスタ
７８    トランジスタ
７８ａ  端子
７９    トランジスタ
８０    トランジスタ
８１    トランジスタ
１００  シフトレジスタ
２００  データラインドライバ
１１８  行選択ライン
Ｃ１    クロック信号
Ｃ２    クロック信号
ＣＰ    容量
Ｐ１    制御信号
ＭＮ２  トランジスタ
【図１】
2008003611.tif 000003
【図２】
2008003611.tif 000004
【図３】
2008003611.tif 000005
【図４】
2008003611.tif 000006
【図５】
2008003611.tif 000007