(57)【要約】      （修正有）【課題】少ない追加部品と小さな容量で、十分な遅延時間を有し、かつ過負荷を検出する出力電力の入力電圧依存性が小さい過負荷保護を実現する。【解決手段】スイッチング素子１と、スイッチング素子１を制御する制御回路２と、補助巻線３１ｃを有するトランス３１と、その一方の出力に接続される電位クランプ回路６と、電位クランプ回路の出力に接続された遅延容量５と、その遅延容量の電位を検出する電位検出回路１０９と、過負荷保護を実施する過負荷保護作動回路１１０を備えるスイッチング電源を提供する。過負荷時には、スイッチング素子１がターンオフした直後に発生する、補助巻線３１ｃのリンギングのみが電位クランプ回路を通じて、遅延容量５を充電する。そして、遅延容量５の電位が上昇したことを電位検出回路１０９が検出し、ラッチ停止回路１１０ｘに作動信号を出力する。【選択図】図１
2008283787.tif 000002
【特許請求の範囲】
【請求項１】
第１の巻線と第２の巻線と第３の巻線とを有するトランスと、
前記第１の巻線と直列に接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御する制御回路と、
第２の巻線と極性を同じくする前記第３の巻線と遅延生成容量に接続され、第３の巻線における一方の電位が一定値以上になると、電力を遅延生成容量に出力する電位クランプ回路と、
電位クランプ回路に接続される遅延生成容量と、
を備え、
前記制御回路は、第１の過負荷保護手段を備え、前記遅延生成容量の電位が一定値以上になると、過負荷保護を作動させる機能を有する、スイッチング電源装置。
【請求項２】
前記制御回路が備える前記第１の過負荷保護手段がラッチ停止型であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記制御回路が備える前記第１の過負荷保護手段が自己復帰型であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記制御回路が備える前記第１の過負荷保護手段が、前記スイッチング素子がスイッチング動作を行う期間をスイッチング動作を行わない期間と比較して一定の割合以下にすることであることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項５】
前記遅延生成容量の放電手段を有することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項６】
前記遅延生成容量の放電手段が抵抗であることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記電位クランプ回路に直列に抵抗が接続されたことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項８】
前記電位クランプ回路に直列に第１のダイオードが接続されたことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項９】
前記電位クランプ回路を、第２のダイオードとツェナーダイオードが、極性を逆向きに直列に接続された構成であることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項１０】
前記ツェナーダイオードおよび、前記第２ダイオードと直列に抵抗が挿入されることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１１】
前記ツェナーダイオードおよび、前記第２のダイオードと直列に第３のダイオードが、第１のダイオードと同方向に挿入されることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１２】
前記ツェナーダイオードおよび、前記第２のダイオードに直列に、１つあるいは複数のツェナーダイオードが挿入されることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１３】
前記ツェナーダイオードおよび、前記第２のダイオードに直列に、１つあるいは複数のツェナーダイオードが挿入されることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１４】
前記制御回路は、前記遅延生成容量の電位の検出部が、前記制御回路の電源部と共用されることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項１５】
前記第２の巻線の出力の状態を検出する出力検出手段を有し、
前記制御回路が前記出力検出手段の出力信号を入力するフィードバック部を有し、
前記遅延生成容量の電位が一定値以上となったこと検出する機能を、前記フィードバック部が有することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項１６】
第１の巻線と第２の巻線と第３の巻線とを有するトランスと、
前記第１の巻線と直列に接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御する制御回路と、
前記第２の巻線と極性を同じくする前記第３の巻線と遅延生成容量に接続され、第３の巻線における一方の電位が一定値以上になると、電力を遅延生成容量に出力する電位クランプ回路と、
電位クランプ回路に接続される遅延生成容量と、
を備え、
前記制御回路が、前記遅延生成容量の電位が一定値以上になると、過負荷保護を作動させる機能で構成される第１の過負荷検出手段とは異なる方法の第２の過負荷検出手段を有することを特徴とするスイッチング電源装置。
【請求項１７】
前記第２の過負荷検出手段が第２の巻線の出力電圧が低下したことを検出する方法であることを特徴とする請求項１６に記載のスイッチング電源装置。
【請求項１８】
前記第２の過負荷検出手段が前記スイッチング素子を流れる電流が一定値以上となることを検出する方法である
ことを特徴とする請求項１６に記載のスイッチング電源装置。
【請求項１９】
前記第２の巻線の出力の状態を検出する出力検出手段を有し、
前記制御回路が、その出力検出手段の出力信号を入力するフィードバック部を有し、
前記フィードバック部に入力される信号が電流信号であり、
前記第２の過負荷検出手段が、前記電流信号がゼロあるいは一定値以下の値となることを検出する方法であることを特徴とする請求項１６に記載のスイッチング電源装置。
【請求項２０】
前記制御回路は、前記第２の過負荷検出手段が、前記フィードバック部に定電流源が接続され、そのフィードバック部の電位が一定値以上になることで過負荷保護を検出する方法であることを特徴とする請求項１９に記載のスイッチング電源装置。
【請求項２１】
前記制御回路部は、前記第１の過負荷保護手段とは異なる第２の過負荷保護手段を備え、
前記第１の過負荷検出手段にて過負荷が検出された場合には、前記第１の過負荷保護手段が過負荷保護を作動させ、
前記第２の過負荷検出手段にて過負荷が検出された場合には、前記第２の過負荷保護手段が過負荷保護を作動させることを特徴とする請求項１６から２０のいずれか一項に記載のスイッチング電源装置。
【請求項２２】
前記制御回路部は、
前記第１の過負荷検出手段にて過負荷が検出された場合にも、
前記第２の過負荷検出手段にて過負荷が検出された場合にも、前記第１の過負荷保護手段が過負荷保護を作動させることを特徴とする請求項１６から２０のいずれか一項に記載のスイッチング電源装置。
【請求項２３】
前記制御回路部は、
前記第１の過負荷検出手段にて、前記遅延容量の電位が一定値以上になることを検出する機能を、前記フィードバック部が備えることを特徴とする請求項２２に記載のスイッチング電源装置。
【請求項２４】
前記制御回路部の全てあるいは、その一部を半導体基板上に形成した
ことを特徴とする請求項１から２３のいずれか一項に記載のスイッチング電源装置。
【請求項２５】
前記制御回路部の全てあるいは、その一部と前記スイッチング素子を同一半導体基板上に形成したことを特徴とする請求項１から２３のいずれか一項に記載のスイッチング電源装置
【請求項２６】
第１の巻線と第２の巻線と第３の巻線とを有するトランスと、
前記第１の巻線と直列に接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御を行い、第１の過負荷保護手段を備える制御回路と、
第２の巻線と極性を同じくする前記第３の巻線と後記する遅延生成容量に接続される電位クランプ回路と、
電位クランプ回路に接続される遅延生成容量と、
を備えるスイッチング電源において、
過負荷状態には、前記第３の巻線の一方の電位変化に現れるパルスの一部分のみが、前記電位クランプ回路で設定された一定値より高くなり、
その部分のみの電力がチャージした、その遅延生成容量の電位が上昇したことを検出する、過負荷の検出方法。
【請求項２７】
請求項２６に記載の過負荷の検出方法とは異なる第２の過負荷の検出方法と、
請求項２６に記載の過負荷の検出方法を使用することにより、過負荷保護を実施する方法。
【請求項２８】
前記第２の過負荷の検出方法が、
前記第２の巻線の出力部の電圧が低下したことを検出する方法である、請求項２７に記載の方法。
【請求項２９】
前記第２の過負荷の検出方法が、
前記スイッチング素子に流れる電流が一定値以上となることを検出する方法である請求項２７に記載の方法。
【請求項３０】
請求項２６に記載の過負荷の検出方法によって過負荷が検出された場合と、
前記第２の過負荷の検出方法によって過負荷が検出された場合に、
同一の過負荷保護手段によって、過負荷保護が実施される、請求項２７に記載の方法。
【請求項３１】
手段の異なる２つの過負荷保護手段を有し、
請求項２５に記載の過負荷の検出方法によって過負荷が検出された場合と、
前記第２の過負荷の検出方法によって過負荷が検出された場合に、異なる過負荷保護手段によって、過負荷保護が実施される、請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過負荷を検出してから一定時間遅延した後に、過負荷保護を作動させることができるスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源において、その出力部に接続される機器の異常時などに、出力部、およびその機器に過大な電流が流れるのを防ぐことを目的とした、過負荷保護あるいは過電流保護機能が、従来から考案されている。
【０００３】
この保護では、過負荷、過電流状態の検出方法が技術的に重要な点となるが、過負荷時にスイッチング電源の出力部の電圧が降下することにより過負荷を検出する方法や、スイッチング素子に流れる電流が一定値以上になることにより過負荷を検出する方法など、様々な方法がある。
【０００４】
下記特許文献１で紹介された発明は、トランスの第３の巻線を利用した過負荷保護を実現するスイッチング電源装置である。図２１に示す電源回路を用い、この方法を簡単に説明する。スイッチング素子１と直列に接続された１次巻線３１ａと、出力部に電力を供給する２次巻線３１ｂとは別に設けられた、２次巻線３１ｂと極性を同じくする第３の巻線である補助巻線３１ｃを平滑した電圧である補助巻線平滑電圧（制御回路２のＶＣＣ端子電圧）は、出力電力の増大とともに上昇する特徴を持つ。この特徴を利用し、補助巻線平滑電圧が一定値以上になることで出力電力が一定値以上になったことを検出することにより、過負荷状態であることを検出するフライバック型のスイッチング電源装置が、下記特許文献１では提案されている。
この方法は、保護を作動させる出力電力値の入力電圧依存性が小さいことに利点があり、この利点は、この発明中の説明にあるような一定の発振周波数の動作であるＰＷＭ制御に限らず、発振周波数が入力電圧により変化するＲＣＣ型の電源でも失われることがなく、この点でも、この方法は有利である。
【０００５】
一方、瞬間的に大きな電力を出力部に供給する必要がある電源において、しかしながらその出力電力が一定時間以上続く場合には、過負荷保護を作動させる必要がある場合への対応や、過負荷保護の誤動作を防ぐ目的で、過負荷検出後に一定の遅延時間を設け、その後保護を作動させる電源も従来から提案されている。
【０００６】
下記特許文献２では、過電流検出信号を一定時間ホールドするホールド回路を備えることにより、過負荷検出後、一定の遅延時間後に保護が作動する回路が提案されている。
【０００７】
【特許文献１】特開平６-１９７５３０号公報
【特許文献２】特開２００４-４８８８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示した補助巻線平滑電圧の上昇により過負荷を検出する手段において、上記したように過負荷を検出して後に遅延時間を設けるためには、次の２つの方法を取らなければならない。
１）補助巻線の平滑容量４を大きくすることにより、出力電力増大後の補助巻線平滑電圧の上昇を遅くさせる。
２）別に遅延時間を発生する回路を追加する。
【０００９】
まず、１）の方法では、この補助巻線平滑電圧の上昇を十分に遅くするためには大きな平滑容量が必要であり、実際には、大きなアルミ電解コンデンサを必要とすることから、スペースとコストの増大は避けられない。
【００１０】
次に、２）の方法は、特許文献１に開示した発明と同じく、複雑な回路の追加が必要であり、ディスクリート部品でそれを構成する場合、スペースとコストの増大を避けることはできない。また、スイッチング素子１の制御回路２に市販の制御ＩＣを使用する場合でも、その機能を備えた半導体ＩＣ使用しなければならず、設計の自由度が狭くなってしまう。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明の請求項１記載のスイッチング電源装置は、
第１の巻線と第２の巻線と第３の巻線とを有するトランスと、
前記第１の巻線と直列に接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御する制御回路と、
第２の巻線と極性を同じくする前記第３の巻線と遅延生成容量に接続され、第３の巻線における一方の電位が一定値以上になると、電力を遅延生成容量に出力する電位クランプ回路と、
電位クランプ回路に接続される遅延生成容量と、
を備え、
前記制御回路は、第１の過負荷保護手段を備え、前記遅延生成容量の電位が一定値以上になると、過負荷保護を作動させる機能を有することを特徴とする。
【００１２】
また、前記の目的を達成するために、本発明の請求項２記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記制御回路が備える前記第１の過負荷保護手段がラッチ停止型であることを特徴とする。
【００１３】
また、前記の目的を達成するために、本発明の請求項３記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記制御回路が備える前記第１の過負荷保護手段が自己復帰型であることを特徴とする。
【００１４】
また、前記の目的を達成するために、本発明の請求項４記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記制御回路が備える前記第１の過負荷保護手段が、前記スイッチング素子がスイッチング動作を行う期間をスイッチング動作を行わない期間と比較して一定の割合以下にすることであることを特徴とする。
【００１５】
また、前記の目的を達成するために、本発明の請求項５記載のスイッチング電源装置は、請求項１のスイッチング電源であって、前記遅延生成容量の放電手段を有することを特徴とする。
【００１６】
また、前記の目的を達成するために、本発明の請求項６記載のスイッチング電源装置は、請求項５のスイッチング電源であって、
前記遅延生成容量の放電手段が抵抗であることを特徴とする。
【００１７】
また、前記の目的を達成するために、本発明の請求項７記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記電位クランプ回路に直列に抵抗が接続されたことを特徴とする。
【００１８】
また、前記の目的を達成するために、本発明の請求項８記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記電位クランプ回路に直列に第１のダイオードが接続されたことを特徴とする。
【００１９】
また、前記の目的を達成するために、本発明の請求項９記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記電位クランプ回路を
第２のダイオードとツェナーダイオードが、極性を逆向きに直列に接続された構成であることを特徴とする。
【００２０】
また、前記の目的を達成するために、本発明の請求項１０記載のスイッチング電源装置は、請求項９のスイッチング電源であって、
前記ツェナーダイオードおよび、前記第２ダイオードと直列に抵抗が挿入されることを特徴とする
【００２１】
また、前記の目的を達成するために、本発明の請求項１１記載のスイッチング電源装置は、請求項９のスイッチング電源であって、
前記ツェナーダイオードおよび、前記第２のダイオードと直列に第３のダイオードが、第１のダイオードと同方向に挿入されることを特徴とする。
【００２２】
また、前記の目的を達成するために、本発明の請求項１２記載のスイッチング電源装置は、請求項９のスイッチング電源であって、
前記ツェナーダイオードおよび、前記第２のダイオードに直列に、１つあるいは複数のツェナーダイオードが挿入されることを特徴とする。
【００２３】
また、前記の目的を達成するために、本発明の請求項１３記載のスイッチング電源装置は、請求項９のスイッチング電源であって、
前記ツェナーダイオードおよび、前記第２のダイオードに直列に、１つあるいは複数のツェナーダイオードが挿入されることを特徴とする。
【００２４】
また、前記の目的を達成するために、本発明の請求項１４記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記制御回路は、前記遅延生成容量の電位の検出部が、前記制御回路の電源部と共用されることを特徴とする。
【００２５】
また、前記の目的を達成するために、本発明の請求項１５記載のスイッチング電源装置は、請求項１のスイッチング電源であって、
前記第２の巻線の出力の状態を検出する出力検出手段を有し、
前記制御回路が前記出力検出手段の出力信号を入力するフィードバック部を有し、
前記遅延生成容量の電位が一定値以上となったこと検出する機能を、前記フィードバック部が有することを特徴とする。
【００２６】
また、前記の目的を達成するために、本発明の請求項１６記載のスイッチング電源装置は、
第１の巻線と第２の巻線と第３の巻線とを有するトランスと、
前記第１の巻線と直列に接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御する制御回路と、
前記第２の巻線と極性を同じくする前記第３の巻線と遅延生成容量に接続され、第３の巻線における一方の電位が一定値以上になると、電力を遅延生成容量に出力する電位クランプ回路と、
電位クランプ回路に接続される遅延生成容量と、
を備え、
前記制御回路が
前記遅延生成容量の電位が一定値以上になると、過負荷保護を作動させる機能で構成される第１の過負荷検出手段とは異なる方法の第２の過負荷検出手段を有することを特徴とする。
【００２７】
また、前記の目的を達成するために、本発明の請求項１７記載のスイッチング電源装置は、請求項１６のスイッチング電源であって、
前記第２の過負荷検出手段が第２の巻線の出力電圧が低下したことを検出する方法であることを特徴とする
【００２８】
また、前記の目的を達成するために、本発明の請求項１８記載のスイッチング電源装置は、請求項１６のスイッチング電源であって、
前記第２の過負荷検出手段が前記スイッチング素子を流れる電流が一定値以上となることを検出する方法であることを特徴とする。
【００２９】
また、前記の目的を達成するために、本発明の請求項１９記載のスイッチング電源装置は、請求項１６のスイッチング電源であって、
前記第２の巻線の出力の状態を検出する出力検出手段を有し、
前記制御回路が、その出力検出手段の出力信号を入力するフィードバック部を有し、
前記フィードバック部に入力される信号が電流信号であり、
前記第２の過負荷検出手段が、前記電流信号がゼロあるいは一定値以下の値となることを検出する方法であることを特徴とする。
【００３０】
また、前記の目的を達成するために、本発明の請求項２０記載のスイッチング電源装置は、請求項１９のスイッチング電源であって、
前記制御回路は、前記第２の過負荷検出手段が、前記フィードバック部に定電流源が接続され、そのフィードバック部の電位が一定値以上になることで過負荷保護を検出する方法であることを特徴とする。
【００３１】
また、前記の目的を達成するために、本発明の請求項２１記載のスイッチング電源装置は、請求項１６から２０のいずれか一項に記載のスイッチング電源であって、
前記制御回路部は、前記第１の過負荷保護手段とは異なる第２の過負荷保護手段を備え、
前記第１の過負荷検出手段にて過負荷が検出された場合には、前記第１の過負荷保護手段が過負荷保護を作動させ、
前記第２の過負荷検出手段にて過負荷が検出された場合には、前記第２の過負荷保護手段が過負荷保護を作動させることを特徴とする。
【００３２】
また、前記の目的を達成するために、本発明の請求項２２記載のスイッチング電源装置は、請求項１６から２０のいずれか一項に記載のスイッチング電源であって、
前記制御回路部は、
前記第１の過負荷検出手段にて過負荷が検出された場合にも、
前記第２の過負荷検出手段にて過負荷が検出された場合にも、前記第１の過負荷保護手段が過負荷保護を作動させることを特徴とする。
【００３３】
また、前記の目的を達成するために、本発明の請求項２３記載のスイッチング電源装置は、請求項２２のスイッチング電源であって、
前記制御回路部は、
前記第１の過負荷検出手段にて、前記遅延容量の電位が一定値以上になることを検出する機能を、前記フィードバック部が備えることを特徴とする。
【００３４】
また、前記の目的を達成するために、本発明の請求項２４記載のスイッチング電源装置は、請求項１から２３のいずれか一項に記載のスイッチング電源であって、
前記制御回路部の全てあるいは、その一部を半導体基板上に形成したことを特徴とする。
【００３５】
また、前記の目的を達成するために、本発明の請求項２５記載のスイッチング電源装置は、請求項１から２３のいずれか一項に記載のスイッチング電源であって、
前記制御回路部の全てあるいは、その一部と前記スイッチング素子を同一半導体基板上に形成したことを特徴とする。
【００３６】
また、前記の目的を達成するために、本発明の請求項２６記載の過負荷の検出方法は、
第１の巻線と第２の巻線と第３の巻線とを有するトランスと、
前記第１の巻線と直列に接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御を行い、第１の過負荷保護手段を備える制御回路と、
第２の巻線と極性を同じくする前記第３の巻線と後記する遅延生成容量に接続される電位クランプ回路と、
電位クランプ回路に接続される遅延生成容量と、
を備えるスイッチング電源において、
過負荷状態には、前記第３の巻線の一方の電位変化に現れるパルスの一部分のみが、前記電位クランプ回路で設定された一定値より高くなり、
その部分のみの電力がチャージした、その遅延生成容量の電位が上昇したことを検出することを特徴とする。
【００３７】
また、前記の目的を達成するために、本発明の請求項２７記載の過負荷保護を実施する方法は、請求項２６に記載の過負荷の検出方法とは異なる第２の過負荷の検出方法と、
請求項２６に記載の過負荷の検出方法を使用することにより、過負荷保護を実施することを特徴とする。
【００３８】
また、前記の目的を達成するために、本発明の請求項２８記載の過負荷保護を実施する方法は、請求項２７の過負荷保護を実施する方法であって、
前記第２の過負荷の検出方法が、
前記第２の巻線の出力部の電圧が低下したことを検出する方法である、ことを特徴とする。
【００３９】
また、前記の目的を達成するために、本発明の請求項２９記載の過負荷保護を実施する方法は、請求項２７の過負荷保護を実施する方法であって、
前記第２の過負荷の検出方法が、
前記スイッチング素子に流れる電流が一定値以上となることを検出する方法であることを特徴とする。
【００４０】
また、前記の目的を達成するために、本発明の請求項３０記載の過負荷保護を実施する方法は、請求項２７の過負荷保護を実施する方法であって、
請求項２６に記載の過負荷の検出方法によって過負荷が検出された場合と、
前記第２の過負荷の検出方法によって過負荷が検出された場合に、
同一の過負荷保護手段によって、過負荷保護が実施されることを特徴とする。
【００４１】
また、前記の目的を達成するために、本発明の請求項３１記載の過負荷保護を実施する方法は、請求項２７の過負荷保護を実施する方法であって、
手段の異なる２つの過負荷保護手段を有し、
請求項２５に記載の過負荷の検出方法によって過負荷が検出された場合と、
前記第２の過負荷の検出方法によって過負荷が検出された場合に、
異なる過負荷保護手段によって、過負荷保護が実施されることを特徴とする。
【発明の効果】
【００４２】
本発明によれば、少ない追加部品と小さな容量で、十分な遅延時間を有し、かつ過負荷を検出する出力電力の入力電圧依存性が小さい過負荷保護を実現することが可能である。つまり、十分な遅延時間を有する過負荷保護機能を備えたスイッチング電源装置において、低コストと省スペースを実現することができる。また、市販されている半導体制御ＩＣを使用して、スイッチング素子を制御、駆動して電源を設計する場合においても、端子の電圧が上昇すると保護が作動する端子を１つ有する制御ＩＣであれば、どのような制御ＩＣをも使用しても実現することが可能である。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態におけるスイッチング電源装置について、図面を参照しながら具体的に説明する。図１は本実施の形態におけるスイッチング電源装置の一構成例を示すスイッチング電源装置の回路図である。
【００４４】
なお、図１、２、６−１０、１２−１４、１６、１７、１９、２０、２１において、発明の実施の形態、および従来の構成例について説明しているが、この図の中で、同様の役割を果たす部位については、同じ番号にて説明を行っている。
【００４５】
図１において、スイッチング電源装置制御用の半導体装置３は、スイッチング素子１とスイッチング素子１スイッチング動作を制御する制御回路２から構成されている。また、半導体装置３は、外部入力端子として、スイッチング素子１の入力端子（ＤＲＡＩＮ端子）、補助電源電圧入力端子（ＶＣＣ端子）、動作停止信号入力端子（ＣＬ端子）、スイッチング素子１の出力端子でもある制御回路のＧＮＤ端子（ＳＯＵＲＣＥ端子）の５端子を備えている。
【００４６】
トランス３１は１次巻線３１ａと２次巻線３１ｂと補助巻線３１ｃとを有している。１次巻線３１ａと２次巻線３１ｂの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。また、補助巻線３１ｃは２次巻線３１ｂと同極性となっている。
【００４７】
補助巻線３１ｃには、ダイオード９とコンデンサ４とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置３の補助電源部として活用される。つまり、補助電源部は、スイッチング素子１のスイッチング動作によって補助巻線３１ｃに発生する交流電圧（補助側交流電圧）を整流し且つ平滑化して、出力電圧ＶＯに比例する補助電源電圧ＶＣＣを生成しＶＣＣ端子へ印加する。
【００４８】
また、補助巻線３１ｃには電位クランプ回路６が接続されており、一定の電圧が電位クランプ回路６の入力部６ＩＮに印加された場合にのみ、その入力部６ＩＮに入力された電力を６ＯＵＴに出力する。
【００４９】
フォトカプラ３２は、制御信号を２次側から１次側へ伝達するための制御信号伝達回路であり、フォトトランジスタ３２ａ、フォトダイオード３２ｂから構成される。
【００５０】
ＦＢ端子とＳＯＵＲＣＥ端子の間には抵抗７とフォトカプラ３２のフォトトランジスタ３２ａが直列に接続され、半導体装置３は、このフォトトランジスタ３２ａを流れる電流、つまりＦＢ端子から流れる電流の変化により、出力電力ＰＯの供給を調節し、出力電圧ＶＯを一定に制御する。
【００５１】
２次巻線３２ｂには、ダイオード２１と容量２２とで構成される整流平滑化回路が接続されており、この整流平滑化回路が当該スイッチング電源装置の出力電圧生成部として活用される。つまり、出力電圧生成部は、スイッチング素子１のスイッチング動作によって２次巻線３１ｂに発生する交流電圧（２次側交流電圧）を整流し且つ平滑化して、出力電圧ＶＯ（第２の直流電圧）を生成し負荷４０へ印加する。
【００５２】
シャントレギュレータ２５と抵抗２６、２７は出力電圧ＶＯの検出を行い、シャントレギュレータ２５は、その出力電圧ＶＯに応じてフォトカプラ３２のフォトダイオード３２ｂに流す電流を変化させる。
【００５３】
図２は本実施の形態におけるスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置３の一構成例を示すブロック図である。図２において、レギュレータ１０５は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から半導体装置３の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００５４】
例えば、このＶＤＤ電圧は次のような方法で一定値に保たれる。
レギュレータ１０５は、スイッチング素子１のスイッチング動作開始前には、定電流源１０４を通じてＤＲＡＩＮ端子から内部回路用電源ＶＤＤとＶＤＤ保持容量１０７へ電流を供給するとともにＶＣＣ端子を介して補助電源部のコンデンサ４へも電流を供給し、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。そして、ＶＣＣ電圧が一定値ＶＣＣ（ＯＮ）に達すると、起動停止回路ＸからＮＡＮＤ回路１０８への出力信号が、信号レベルがローレベルの信号（以下、ローレベル信号と称す。）から信号レベルがハイレベルの信号（以下、ハイレベル信号と称す。）へ切り替わり、スイッチング素子１のスイッチング動作を開始させる。また、同時にレギュレータ１０５はＤＲＡＩＮ端子からＶＣＣ端子への電流供給を停止し、ＶＣＣ端子から内部回路用電源ＶＤＤへの電流供給を開始する。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ１０５はＶＣＣ端子から内部回路用電源ＶＤＤへ電流を供給して、半導体装置３の消費電力を削減する。さらに、過負荷時などに出力電圧ＶＯが低下した時など、補助電源電圧ＶＣＣが一定値ＶＣＣ（ＯＦＦ）を下回ると、レギュレータ１０５は再びＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給する。
【００５５】
電圧検出回路１０９は、ＣＬ端子の電圧が一定値ＶＣＬ（ＯＬ）以上になるとラッチ停止回路１１０ｘに作動信号を出力し、ラッチ停止回路１１０ｘはその信号が入力されると、ＮＡＮＤ回路１０８にローレベル信号を出し続け、ラッチ停止状態として過負荷保護を作動させる。
【００５６】
なお、このラッチ停止回路１１０ｘは、入力電圧ＶＩＮの低下に伴って、ＶＣＣ、ＶＤＤが低下し、ＶＤＤが一定値以下になったときにのみ、このローレベル信号を出力しなくなる。つまり、この停止状態は、入力電圧ＶＩＮが低下するまで保持される。
【００５７】
フィードバック信号制御回路１１１は、ＦＢ端子から流出する電流が大きくなるにつれて低い電圧信号を、クランプ回路１１２を通じて比較器１１３に出力し、ＦＢ端子から流出する電流が小さくなるにつれて高い電圧信号を、クランプ回路１１２を通じて比較器１１３に出力する。
【００５８】
クランプ回路１１２は、フィードバック信号制御回路１１１から出力される電圧信号の最大値を決定する回路で、これにより、フィードバック信号制御回路１１１の出力信号は一定値以下に制限されるが、その一定値より低い電圧の信号であれば、変化することなく比較器１１３へ入力される。この回路は、そのクランプ電圧の値によりスイッチング素子１に流れる電流（以下、ドレイン電流）ＩＤのピーク値の最大値ＩＬＩＭＩＴを決定する。
【００５９】
ドレイン電流検出回路１１４は、ドレイン電流ＩＤを検出し、その電流と比例した電圧信号を比較器１１３に出力する。比較器１１３は、ドレイン電流検出回路１１４の出力信号が、クランプ回路１１２の出力信号よりと等しくなった時に、ＲＳフリップフロップ回路１１７のリセット端子へハイレベル信号を出力する。
【００６０】
発振回路１１５は、一定周期のパルス電圧信号ＣＬＯＣＫをＲＳフリップフロップ回路１１７のセット端子に出力する。ＲＳフリップフロップ回路１１５には、リセット端子に比較器１１３の出力信号が、セット端子にＣＬＯＣＫ信号が入力され、ＣＬＯＣＫ信号の立ち上がりから、比較器１１３の出力信号がハイレベルになるまでの間、ハイレベル信号をＮＡＮＤ１０８に出力する。
【００６１】
ＮＡＮＤ回路１０８は、入力の信号が全てハイレベルであるときにゲートドライバ１１６にローレベル信号を出力し、スイッチング素子１をオンにする。
【００６２】
これらの構成により、ＦＢ端子の流出電流によりドレイン電流ＩＤのピーク値ＩＤＰを制御する、いわゆる電流モードのＰＷＭ制御が実現される。また、クランプ回路１１２は、そのＩＤＰの最大値ＩＬＩＭＩＴを定義する働きをする。さらに、ＣＬ端子にＶＣＬ（ＯＬ）以上の電圧が入力されると、過負荷保護が作動する。
【００６３】
図１に示したスイッチング電源は、図２に示したスイッチング電源制御ＩＣである半導体装置３を使用した電源回路の例である。
【００６４】
この電源は、出力電圧ＶＯのわずかな変化をシャントレギュレータ２５が検出し、フォトダイオード３２ｂ及び、フォトトランジスタ３２ａに流れる電流とＦＢ端子から流出する電流ＩＦＢが変化し、スイッチング素子を流れる電流・ドレイン電流のピーク値ＩＤＰを変化させることにより、出力電力が変化しても出力電圧ＶＯをほぼ一定にするように制御している。つまり、出力電力が大きくなってＶＯが僅かに低下すると、ＦＢ端子電流ＩＦＢが小さくなり、ドレイン電流のピーク値ＩＤＰが大きくなる。逆に、出力電力が小さくなってＶＯが僅かに上昇すると、ＦＢ端子電流ＩＦＢが大きくなり、ドレイン電流のピーク値ＩＤＰが小さくなる。
【００６５】
ここで、図３（ａ）及び（ｂ）には、この電源の補助巻線電圧の変化を示している。ここで、この補助巻線電圧とは電位クランプ回路６の入力端子６ＩＮとＧＮＤ電位の電位差である。図３（ａ）に示した電圧変化は、図３（ｂ）のものに比べ出力電力が小さい時のものである。この図３（ａ）及び（ｂ）に示したように、スイッチング素子１がターンオフした時に補助巻線電圧にリンギングが発生する。また、出力電力の増加とともにドレイン電流のピークが上昇し、そのリンギングのピークパルスも大きくなる。
【００６６】
図４（ａ）及び（ｂ）に示したのは、この補助巻線電圧を拡大し図示したもので、図中のＶｃｌａｍｐが電位クランプ回路６のクランプ電圧であり、これ以上の電圧が電位クランプ回路６に印加されるとそのエネルギーを容量５にチャージする。
【００６７】
図４（ｂ）に示したのは通常負荷時の補助巻線電圧で、この時にはスイッチング素子１のターンオフ時に現れるリンギングのピークがＶｃｌａｍｐに達していないため、容量５はチャージされることなく、ＣＬ端子電圧ＶＣＬも上昇することはない。
【００６８】
一方、図４（ａ）に示したのは過負荷時の補助巻線電圧である。この時には、出力電力の増加に伴い前記補助巻線電圧のリンギングのピークが高くなり、Ｖｃｌａｍｐより高くなっている。このため、このＶｃｌａｍｐよりも高い補助巻線電圧のパルスにより、容量５がチャージされる。そしてこの過負荷状態が継続すると、この容量５の電位が徐々に上昇し、ＣＬ端子の電位ＶＣＬがＶＣＬ（ＯＬ）まで上昇すると制御回路２内部の過負荷保護作動回路に作動信号が入力され、過負荷保護が作動する。また、図４（ａ）及び（ｂ）中に記載のＶＣＣはＶＣＣ端子の電圧であり、補助巻線電圧のリンギングのピーク値から、ダイオード９のＶＦだけ低い値で表される。
【００６９】
なお、この図４（ａ）及び（ｂ）では、説明を分かりやすくするために、電位クランプ回路６にて電圧がクランプされない状態の補助巻線電圧の波形を示している。しかし実際には、補助巻線電圧がＶｃｌａｍｐよりも高くなった期間は、補助巻線電圧がＶｃｌａｍｐでクランプされた波形となる。
【００７０】
図５に示したのは、この過負荷保護の動作を示すタイミングチャートである。定常負荷状態から過負荷状態になった時、出力電力の増加とともに補助巻線電圧のピーク値ＶＢｐも上昇し、容量５がチャージされ、ＶＣＬが上昇を始める。そして、ＶＣＬがＶＣＬ（ＯＬ）まで上昇した時に過負荷保護が作動し、このＶＣＬがＶＣＬ（ＯＬ）までの上昇するまでの時間が過負荷保護の遅延時間となる。前述したように、この回路では、過負荷状態時にリンギングのパルスがＶｃｌａｍｐを超えた時間のみ容量５に電流がチャージされるため、ＶＣＬの上昇を遅くすることができ、遅延時間を大きくすることができる。
【００７１】
例えば、平滑された電圧であるＶＣＣなどに電位クランプ回路６を接続し、容量５をチャージさせた場合と比較することで、遅延時間の長さを考察する。電位クランプ回路６をＶＣＣと接続した場合を（ケース１）とし、その時のＶｃｌｍａｐを過負荷状態のＶＣＣよりも一定値ｕだけ低い値に、実施例のように電位クランプ回路６を補助巻線に接続した場合を（ケース２）とし、その時のＶｃｌｍａｐを過負荷状態のＶＢｐよりもｕだけ低い値に、それぞれ設定するものとする。また、どちらの場合も容量５の容量値は同等であるとする。
【００７２】
（ケース１）の時には、ＶＣＣ電圧が常にＶｃｌａｍｐよりも高い状態にあり、容量５へのチャージ電流が流れ続ける。それに比べて、（ケース２）の時には、補助巻線電圧は、スイッチング素子１がターンオフした直後のリンギングのパルスだけが、Ｖｃｌａｍｐよりも高い電位であり、容量５へのチャージ電流がその期間にのみ流れる。
【００７３】
今、ＶＣＣとＶｃｌａｍｐ、ＶＢｐとＶｃｌａｍｐの電位差は等しくｕなので、容量５へチャージする時間が短い（ケース２）の方が、ＶＣＬがＶＣＬ（ＯＬ）まで上昇する時間が長いのは自明である。
【００７４】
また、（ケース１）においてはＶＣＣ＝Ｖｃｌａｍｐとなる時、（ケース２）においてはＶＢｐ＝Ｖｃｌａｍｐとなる時の出力電力が、過負荷保護が作動するかどうかの閾値である過負荷出力電力閾値となった時であるので、前述した電位差ｕは（ケース１）、（ケース２）のどちらの場合でも、出力保護を作動させるための設計の余裕度と考えることができる。つまり、同等の設計余裕度を持つ場合には、（ケース２）の方が遅延時間を確保できると言える。
【００７５】
逆に、（ケース１）においても、ＶＣＣとＶｃｌａｍｐの電位差ｕを小さくすることで遅延時間を大きくすることが可能だが、前述したように設計余裕が小さくなり、確実に過負荷保護を作動させるのが困難になる。
【００７６】
つまり、同じ大きさの容量５では、（ケース２）で説明を行った本発明の構成の方が遅延時間を長くすることが可能であり、同じ遅延時間を実現するためには、容量５を小さくすることができる。
【００７７】
また、過負荷保護が作動する前に定常負荷状態に戻った時には、電源は継続して定常動作を続けることができる。さらに、図６に示すように容量５の放電手段１８を備えることで、このように過負荷保護が作動する前に定常負荷状態に戻った時にも、ＶＣＬをすばやく低下させることができる。これにより、短いインターバルで過負荷状態となる場合にも遅延時間を確保することが可能となる。
【００７８】
なお、この放電機能は、制御回路２の内部に備えられても構わない。
この電位クランプ回路６は、例えば、図７に示したようなダイオード１０と抵抗１８、ＰＮＰトランジスタ１９、ツェナーダイオード２０を使用した、レギュレータ回路で実現することができる。この回路では、ツェナーダイオード２０のツェナー電圧により設定されたＶｃｌａｍｐ以上の電圧がダイオード１０のアノードに印加されると、そのエネルギーにより容量５が充電される。このとき、この値より大きい出力電力を過負荷状態と検出する過負荷出力電力閾値は、ツェナーダイオード２０のツェナー電圧によりＶｃｌａｍｐを変化させることで調整される。
【００７９】
この電位クランプ回路６は、例えば、図８に示したようなダイオード１０とツェナーダイオード１１を組み合わせた構成でも、簡単に実現することができる。このとき、この値より大きい出力電力を過負荷状態と検出する過負荷出力電力閾値は、ツェナーダイオード１１のツェナー電圧によりＶｃｌａｍｐを変化させることで調整される。
【００８０】
また、さらに、この過負荷出力電力閾値と遅延時間を調整しやすくするため、図９に示したような過負荷保護遅延回路の構成を提案する。抵抗１２はＶｃｌａｍｐを調整させるための役割を果たし、であり、抵抗１３は遅延時間を長くする役割と過負荷状態が解決された時に、容量５を放電させ、ＶＣＬを低下させる役割を持つ。
【００８１】
また、図９において、ツェナーダイオード１１あるいは、ダイオード１０に直列に１つ、あるいは複数のダイオードを、ダイオード１０と同方向に挿入することでもＶｃｌａｍｐを調整することが可能である。
【００８２】
さらに、前記したツェナーダイオード１１に関しては、複数のツェナーダイオードが直列に接続されている構成でも構わず、これによりＶｃｌａｍｐの調整や、温度特性の調整が可能である。
【００８３】
なお、ここでは、図７、図８、図９を用いて、２種類の電位クランプ回路６の構成例を示したが、Ｖｃｌａｍｐ以上の電圧が入力部６ＩＮに入力された時に、出力部６ＯＵＴに接続された遅延容量５を充電する機能が備わっていれば、他のどのような構成でも構わない。
【００８４】
なお、ここでいう過負荷保護とは、過負荷時に出力部へ供給する電力を一定値以下、あるいはゼロにすることである。この過負荷保護の手段は、例えば、入力電圧が低下するまで停止状態を継続するラッチ停止や、スイッチング素子の発振期間を制限するタイマー間欠発振、出力電力の供給を小さくすることにより出力電流を小さくするフの字保護など、様々な方法が考えられるが、どのような方法であっても過負荷時の保護を実現できるものであれば問題ない。
【００８５】
ここまで、図１、２説明した実施方法では、過負荷保護をラッチ停止型とした場合の例を説明してきたが、この過負荷保護を自己復帰型としても問題がない。例えば、図１０に示す半導体素子３を使用した、図１に示す電源回路において、それを実現することができる。
【００８６】
図１０に示す半導体素子３は、ＣＬ端子に電位差検出回路１０９とタイマー間欠発振制御回路１１０ｙが接続され、このタイマー間欠発振制御回路１１０ｙは、レギュレータ１０５とＮＡＮＤ回路１０８に信号を出力する。また、このタイマー間欠発振制御回路１１０ｙは、ＶＣＬがＶＣＬ（ＯＬ）まで上昇するとＮＡＮＤ回路１０８にローレベル信号を出力し、スイッチング素子１のスイッチング動作を停止する機能と、ＶＣＣ＝ＶＣＣ（ＯＦＦ）となった回数をカウントする機能を有し、そのカウントが１〜１５の時には、ＶＣＣ＝ＶＣＣ（ＯＮ）となっても、スイッチング素子１のスイッチング動作を開始せず、そのカウントが１６の時にスイッチング動作を開始する機能と、カウントが１６になるとカウントを０にする機能を有する。また、このカウントは、起動時にスイッチング素子１がスイッチング動作を開始した時に０となっているものとする。
【００８７】
また、図１０に示されるレギュレータ回路１０５は、ＶＣＣ端子電圧ＶＣＣがＶＣＣ（ＯＦＦ）まで低下するとＤＲＡＩＮ端子からＶＤＤ端子へ電流を供給するだけでなく、ＶＣＣ端子へも電流を供給する。
【００８８】
図１１に示したのは、この発明の過負荷時の動作を示すタイミングチャートである。図１１中に示す過負荷状態では、前述した発明と同じくＣＬ端子電圧ＶＣＬが上昇し、ＶＣＬ＝ＶＣＬ（ＯＬ）となる。この時、タイマー間欠発振制御回路Ｘは、ＮＡＮＤ回路１０８にローレベル信号を出力し、スイッチング素子１のスイッチング動作を停止させる。それにより、出力電圧ＶＯが低下するのに伴ってＶＣＣ端子電圧ＶＣＣが低下する。
【００８９】
ＶＣＣ端子電圧がＶＣＣ（ＯＦＦ）まで低下すると、レギュレータ１０５はＤＲＡＩＮ端子からＶＣＣ端子へ電流を供給するので、ＶＣＣ端子電圧は上昇を始める。
【００９０】
そして、ＶＣＣ＝ＶＣＣ（ＯＮ）となっても、前述したようにタイマー間欠発振制御回路１１０ｙは、ＶＣＣ＝ＶＣＣ（ＯＦＦ）となったカウントが1〜１５の時にはスイッチング動作を開始させない機能を有するので、この時にはスイッチング動作は再開しない。そして、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給がなくなるために、ＶＣＣ端子電圧ＶＣＣは再び降下する。そして、再びＶＣＣ＝ＶＣＣ（ＯＦＦ）となることにより、ＶＣＣは上昇を始めるが、このような動作を繰り返すことにより、ＶＣＣ端子電圧ＶＣＣは、図１１に示すような鋸型の変化をする。
【００９１】
そして、前述したＶＣＣ＝ＶＣＣ（ＯＦＦ）となったカウントが１６となった後、ＶＣＣ＝ＶＣＣ（ＯＮ）となるとスイッチング素子１はスイッチングを再開する。この時、過負荷状態が解決していなければ、再びＶＣＬが上昇し、スイッチング動作が停止して、前述した動作を繰り返す。また、図１１中に示すように、過負荷状態が解決すれば、正常な動作に復帰することができる。
【００９２】
このようにスイッチング素子１がスイッチングする期間を制限することがよって、出力部へのエネルギー供給を制限して過負荷時の保護を行う動作をタイマー間欠動作といい、この動作では、過負荷状態が解決されれば正常動作に復帰できるため、この過負荷保護は自己復帰型と呼ばれる。
【００９３】
なお、上記の説明では、過負荷保護をラッチ停止、またはタイマー間欠発振とする場合を紹介したが、この過負荷保護は、過負荷時における保護が可能なものであれば、スイッチング素子１のスイッチング周波数を低下させるものや、ドレイン電流ピークを低下させるものなども含め、どのような方法でも構わない。
【００９４】
なお、上記した実施例では、ＰＷＭ制御のスイッチング電源を中心に考えているが、ＰＦＭ制御やＲＣＣ動作のような、別の動作のスイッチング電源でも同様の効果を期待できる。特に、ＣＬ端子電圧ＶＣＬの上昇は、ドレイン電流ピーク値ＩＤｐや発振周波数Ｆよりも出力電力ＰＯへの依存が強く、同じ出力電力におけるドレイン電流ピーク値ＩＤｐや発振周波数Ｆの入力電圧依存性が高いＲＣＣ動作のような電源でも、入力依存性の小さい、過負荷出力電力閾値を設定することができる。図１−１１に示した発明では、制御回路２に過負荷検出用の端子（ＣＬ）を設けた場合のものであったが、他の役割を果たす端子を利用することでも同様の効果を発揮することができる。
【００９５】
図１４に示した回路は、制御回路２における電源電圧ＶＤＤの安定化のため、半導体装置３の端子としてＶＤＤ端子を設け、この電圧をこの端子から出力している半導体装置３の回路図である。この回路図では、ＶＤＤ端子に電圧検出回路Ｘが接続され、さらにそれがラッチ停止回路１１０ｘに接続されており、前述した図１−１１に記載の発明におけるＣＬ端子の役割をＶＤＤ端子で行う。つまり、ＶＤＤ端子電圧が上昇し、一定値ＶＤＤ（ＯＬ）まで上昇するとラッチ停止回路１１０ｘはスイッチング素子１のスイッチング動作ラッチ停止させ、過負荷保護を作動させる。
【００９６】
図１３に示した回路は、図１４に示した半導体装置３を使用した、本発明のスイッチング電源回路の例である。この電源では、半導体素子３の電源電圧ＶＤＤを安定させるため、ＶＤＤ端子とＳＯＵＲＣＥ端子の間には容量１４が接続してＶＤＤを安定させている。また、電位クランプ回路６及び、容量Ｘはダイオード１５を介してＶＤＤ端子に接続されている。
【００９７】
図１５は、この発明のこの過負荷保護の動作を示すタイミングチャートである。図１−１１に記載した発明と同じく、定常負荷状態から過負荷状態になった時、出力電力の増加とともに補助巻線電圧のピーク値ＶＢｐも上昇し、容量５がチャージされる。この容量５の電位差をＶＣ５とすると、図１５に示すようにＶＣ５が上昇し、これがダイオード１５を介してＶＤＤ電圧を上昇させ、ＶＣ５がＶＤＤ（ＯＬ）よりダイオード１５の順方向電圧ＶＦだけ高い値となった時にＶＤＤ電圧がＶＤＤ（ＯＬ）まで上昇し、過負荷保護が作動する。
【００９８】
このような動作により、この図１３，１４に示す発明によっても、図１−１１に示した発明と同じように遅延時間を確保した過負荷保護を実現することができる。
【００９９】
図１６に示した回路は、半導体素子３のフィードバックを制御する端子（ＦＢ端子）が過負荷保護を検出する機能を備えるスイッチング電源回路の例である。
【０１００】
図１７に示した回路は、図１６中で使用されている半導体装置３である。この回路では、ＦＢ端子に電圧検出回路１０９が接続され、ＦＢ端子電圧が一定値ＶＦＢ（ＯＬ）以上になるとラッチ停止回路１１０ｘに作動信号を出力され、過負荷保護が作動する。また、定電流源１１９は定電流源であり、ＦＢ端子に一定の電流を流し続ける。
【０１０１】
図１６に示した回路では、図１−１１、図１３−１５を用いて説明した過負荷保護遅延手段８を使用した、過負荷検出後に延時間を有する過負荷保護に加え、さらに出力電力が大きくなった場合に、過負荷検出直後か、あるいは前述した方法よりも短い遅延時間で過負荷保護を作動させることができる。
【０１０２】
図１８に示したタイミングチャートは、この実施例の過負荷保護作動時の動作を表したものである。ここで、過負荷出力電力閾値１よりも出力電力が大きく、過負荷出力電力閾値２よりも出力電力が小さい状態を過負荷状態１、過負荷出力電力閾値２よりも出力電力が大きい状態を過負荷状態２とし、このタイミングチャートでは、過負荷保護状態１で過負荷保護が作動する前に過負荷保護状態２に移行した場合を表している。
【０１０３】
定常負荷状態から出力電力が大きくなり過負荷状態１となった時には、ＶＢｐがＶｃｌａｍｐを上回り、容量５がチャージされＶＣ５が上昇する。もし、このまま過負荷状態１が継続し、ＶＣ５がＶＦＢ（ＯＬ）にダイオード１５のＶＦだけ高い値まで上昇すれば、ＶＦＢ＝ＶＦＢ（ＯＬ）となり、図１−１１、図１３−１５で説明した前述の過負荷保護が作動する。しかし、このタイミングチャートでは、この状態での過負荷保護が作動する前に、過負荷状態２に移行する。
【０１０４】
前述したように、過負荷状態２は負荷４０が要求する出力電力が過負荷出力電力閾値２よりも大きい状態である。また、過負荷出力電力閾値２は、ドレイン電流のピーク値ＩＤｐが、制御回路２によって決定されるドレイン電流ピーク値の最大値ＩＬＩＭＩＴまで大きくなった時の出力電力である。
【０１０５】
出力電力は、ドレイン電流ピーク値ＩＤｐに単調増加するため、この過負荷出力電力閾値２以上の電力を負荷４０が要求しても、電源はこれより大きな電力を出力に供給することができない。このため出力電圧ＶＯが低下する。
【０１０６】
出力電圧ＶＯが低下すると、シャントレギュレータ２５が電流を流さなくなり、その結果フォトカプラ３２のフォトダイオード３２ｂとフォトトランジスタ３２aに電流が流れなくなる。図１７の制御回路２では、ＦＢ端子に定電流源１１９が接続されており、フォトランジスタ３２ａに流れる電流がゼロとなった時にもＦＢ端子に一定の電流を流し続けているので、この電流により容量１７がチャージされる。つまりこの回路により、過負荷状態２では出力電圧ＶＯの低下にともないＦＢ端子からの電流が容量１７に流れ込み、これによりＦＢ端子の電圧ＶＦＢが上昇し、ＶＦＢ＝ＶＦＢ（ＯＬ）となると過負荷保護が作動する。
【０１０７】
このような方法により、図１６に示した回路では、過負荷状態１での過負荷検出後に遅延時間を有する過負荷保護に加え、さらに出力電力が過負荷状態２まで大きくなった場合に、過負荷検出直後か、あるいは前記した方法よりも短い遅延時間で過負荷保護を作動させることができる。また、この方法では、出力部に負荷が要求する電力を、何らかの理由で出力に供給できない時に、出力電圧ＶＯが低下することにより補助巻線電圧が低下してしまい、ＶＢｐがＶｃｌａｍｐまで上昇せずに過負荷状態１で作動する過負荷保護が作動できないといった状態でも、確実に保護を作動させることができる。
【０１０８】
また、この方法の応用により、この過負荷状態１と過負荷状態２で、別々の手段で過負荷の保護をすることも可能である。
【０１０９】
例えば、図２０に示した制御回路２では、図１７と同様にＦＢ端子に定電流源１１９と電圧検出回路２  １０９ｂ、ラッチ停止回路１１０ｘが接続され、また図２と同様にＣＬ端子に電圧検出回路１  １０９ａ、タイマー間欠発振制御回路１１０ｙが接続されている。
【０１１０】
この図２０に示した制御回路Ｘと、図１９に示したスイッチング電源回路を使用した電源では、過負荷状態１でタイマー間欠発振動作を作動させ、過負荷状態２でラッチ停止を作動させることが可能である。このように２つの過負荷検出方法に別の過負荷保護回路を設けることで、このように過負荷状態１に対する過負荷保護には自己復帰型のタイマー間欠発振、過負荷状態２に対する過負荷保護にはラッチ停止を用いるような、それぞれの状態に合わせた保護を作動させることができる。
【０１１１】
なお、上記の説明では、過負荷状態１に対する過負荷保護に自己復帰型のタイマー間欠発振、過負荷状態２に対する過負荷保護にラッチ停止を用いたが、これは一例であり、逆としても構わないし、全く別の方法でも過負荷時の保護ができるのであれば構わない。
【０１１２】
また、図１６、図１７、図１９、２０に示した実施例では、ドレイン電流ピーク値ＩＤｐがＩＬＩＭＩＴまで大きくなり、それにより出力電圧ＶＯが低下することで過負荷状態２を検出しているが、シャントレギュレータのゲインはＶＯの変化に対して十分に大きいため、ドレイン電流ピーク値ＩＤｐがＩＬＩＭＩＴまで大きくなったことにより過負荷状態２を検出しているのと同様と考えられる。従って、この過負荷状態２の検出は、ドレイン電流ピーク値ＩＤｐがある一定値まで高くなったことを検出することでも代用が可能である。
【０１１３】
さらに、図１６、１７に示した実施例では、ＦＢ端子に定電流源１１９を接続し、出力電圧ＶＯが低下した時にＦＢ端子電圧が上昇する、過負荷状態２に対応する過負荷保護を作動させる機能を有しているが、この機能がなくても、ＦＢ端子の上昇を利用して、過負荷状態１に対する保護を行うことが可能であり、図１−１１、１３−１５で示す発明と同様な効果を得ることが可能である。
【０１１４】
以上のように、本発明の実施の形態によれば、少ない追加部品と小さな容量で、十分な遅延時間を有し、過負荷を検出する出力電力の入力電圧依存性が小さい、過負荷保護を実現することが可能であり、低コストと省スペースを実現することができる。また、市販されている半導体制御ＩＣを使用して、スイッチング素子を制御、駆動して電源を設計する場合においても、端子の電圧が上昇すると保護が作動する端子を１つ有する制御ＩＣであれば、どのような制御ＩＣをも使用することが可能である。
【０１１５】
なお、図１３−１５で示された実施例、図１６、１７で示された実施例では、過負荷状態を検出するＶＤＤ端子、あるいはＦＢ端子にダイオード１５を挿入しているが、このダイオードＸは過負荷保護遅延手段Ｘがそれぞれの端子に影響を与え、半導体素子Ｘの動作に影響を与えない目的を持っているものであるので、これを外しても過負荷保護の動作自体には問題がない。
【０１１６】
また、図１６、１７で示された実施例、図１９、２０で示された実施例では、ＦＢ端子に抵抗１６、コンデンサ１７が接続されているが、このコンデンサ１７は、起動時や不安定動作時、また、ＦＢ端子にノイズが印加された場合などに、ＦＢ端子電圧が簡単に上昇し、ＶＦＢ＝ＶＦＢ（ＯＬ）となって過負荷保護が作動するのを防ぐ役割を持ち、この抵抗１６は、コンデンサ１７によりフィードバックの反応が遅くなることを防ぐ役割を持つが、これらの部品、抵抗１６とコンデンサ１７がなくても、同様な過負荷保護を実現することができる。
【０１１７】
さらに、上記した本発明の説明では、シャントレギュレータ２５、フォトカプラ３２を使用したフィードバック系を用いているが、これらの部品を使用しないフィードバック系でも構わない。
【０１１８】
また、図１−１１、図１３−２０で示した実施例は、いずれも検出端子（ＣＬ端子、あるいはＶＤＤ端子、あるいはＦＢ端子）の電圧を検出して過負荷を検出していたが、図１２に示すように、容量５の電位が上昇することにより各検出端子に流れ込む電流の増加を検出して、過負荷を検出しても構わない。
【０１１９】
なお、本発明では、電位クランプ回路６、容量５と容量５の電位の上昇を検出する回路とラッチ停止回路１００ｘやタイマー間欠発振制御回路１１０ｘに代表されるような過負荷保護手段で構成されるこの基本構成を含めば、他に部品や回路が追加されていても、同様の効果を得ることが可能である。
【０１２０】
また、スイッチング素子と制御回路については同一半導体内に設けて容易に単一化することができる。従って、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、電源装置として、容易に小型化および軽量化さらにコスト低減化を実現することができる。
【産業上の利用可能性】
【０１２１】
本発明にかかるスイッチング電源装置によれば、低コストかつサイズの小さい部品の追加で、十分な遅延時間を有する過負荷保護を実現することができるので、瞬時の大電流を必要とするモーターを搭載する電子機器などに有用である。
【図面の簡単な説明】
【０１２２】
【図１】本発明の実施の形態におけるスイッチング電源装置の一構成例を示すブロック図
【図２】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図３】（ａ）は、同実施の形態のスイッチング電源装置における出力電力が小さい時のドレイン電流と補助巻線電圧の変化を表す図であり、（ｂ）は、出力電力が（ａ）の場合より大きい時のドレイン電流と補助巻線電圧の変化を表す図
【図４】（ａ）は、同実施の形態のスイッチング電源装置における過負荷時の補助巻線電圧の変化を表す図であり、（ｂ）は、通常負荷時の補助巻線電圧の変化を表す図
【図５】同実施の形態の過負荷時の動作を表すタイミングチャート図
【図６】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図７】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図８】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図９】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図１０】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図１１】同実施の形態の過負荷時の動作を表すタイミングチャート図
【図１２】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図１３】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図１４】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図１５】同実施の形態の過負荷時の動作を表すタイミングチャート図
【図１６】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図１７】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図１８】同実施の形態の過負荷時の動作を表すタイミングチャート図
【図１９】同実施の形態のスイッチング電源装置の一構成例を示すブロック図
【図２０】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図２１】特許文献1の実施の形態スイッチング電源装置における一構成例を示すブロック図
【符号の説明】
【０１２３】
１      スイッチング素子
２      制御回路
３      半導体装置
４      容量
５      遅延容量
６      電位クランプ回路
７      抵抗
８      過負荷保護遅延手段
９、１０      ダイオード
１１      ツェナーダイオード
１２、１３      抵抗
１４      容量
１５      ダイオード
１６      抵抗
１７      容量
１８      抵抗
１９      ＰＮＰトランジスタ
２０      ツェナーダイオード
２１      ダイオード
２２      容量
２３、２４      抵抗
２５      シャントレギュレータ
２６、２７      抵抗
３１      トランス
３１ａ      １次巻線
３１ｂ      ２次巻線
３１ｃ      補助巻線
３２      フォトカプラ
３２ａ      フォトトランジスタ
３２ｂ      フォトダイオード
４０      負荷
１０４      定電流源
１０５      レギュレータ
１０６      起動停止回路
１０７      容量
１０８      ＮＡＮＤ回路
１０９      電圧検出回路
１０９ａ      電圧検出回路１
１０９ｂ      電圧検出回路２
１０９ｘ      電流検出回路
１１０ｘ      ラッチ停止回路
１１０ｙ      タイマー間欠発振制御回路
１１１      フィードバック信号制御回路
１１２      クランプ回路
１１３      比較器
１１４      ドレイン電流検出回路
１１５      発振回路
１１６      ゲートドライバ
１１７      ＲＳフリップフロップ
１１８      電圧クランプ回路
【図１】
2008283787.tif 000003
【図２】
2008283787.tif 000004
【図３】
2008283787.tif 000005
【図４】
2008283787.tif 000006
【図５】
2008283787.tif 000007
【図６】
2008283787.tif 000008
【図７】
2008283787.tif 000009
【図８】
2008283787.tif 000010
【図９】
2008283787.tif 000011
【図１０】
2008283787.tif 000012
【図１１】
2008283787.tif 000013
【図１２】
2008283787.tif 000014
【図１３】
2008283787.tif 000015
【図１４】
2008283787.tif 000016
【図１５】
2008283787.tif 000017
【図１６】
2008283787.tif 000018
【図１７】
2008283787.tif 000019
【図１８】
2008283787.tif 000020
【図１９】
2008283787.tif 000021
【図２０】
2008283787.tif 000022
【図２１】
2008283787.tif 000023