(57)【要約】【課題】本発明は、定電流駆動制御用の電流検出用抵抗を用いて過電流保護動作を行なうことを特徴とする。【解決手段】出力スイッチＭ１〜Ｍ４によってスイッチング制御される誘導性負荷Ｌ１と、誘導性負荷に接続された電流検出用抵抗ＲＳ１と、電流検出用抵抗に発生する電圧を検知し、誘導性負荷を定電流駆動するための第１の制御信号Ｓ１を生成するコンパレータ回路Ｘ１と、電流検出用抵抗に発生する電圧を検知し、出力スイッチの定常状態／過電流状態に応じた第２の制御信号Ｓ２を生成するコンパレータ回路Ｘ２と、第１、第２の制御信号Ｓ１、Ｓ２を受け、出力スイッチの定電流駆動制御及び過電流制御を行う信号Ｇ１〜Ｇ４を生成する制御回路１０を具備する。【選択図】      図１
2008271732.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１個のスイッチング素子によってスイッチング制御される誘導性負荷と、
前記誘導性負荷に接続された電流検出用抵抗と、
前記電流検出用抵抗に発生する電圧を検知し、前記誘導性負荷を定電流駆動するための第１の制御信号を生成する第１の電圧検知回路と、
前記電流検出用抵抗に発生する電圧を検知し、前記スイッチング素子の定常状態／過電流状態に応じた第２の制御信号を生成する第２の電圧検知回路と、
前記第１、第２の制御信号を受け、前記スイッチング素子の定電流駆動制御及び過電流制御を行う制御信号を生成する制御回路
を具備したことを特徴とする誘導性負荷駆動制御回路。
【請求項２】
一端が電源電圧の供給ノードに接続され、他端が誘導性負荷の一端に接続された第１のスイッチング素子と、
一端が電源電圧の供給ノードに接続され、他端が前記誘導性負荷の他端に接続された第２のスイッチング素子と、
一端が前記誘導性負荷の一端に接続された第３のスイッチング素子と、
一端が前記誘導性負荷の他端に接続され、他端が前記第３のスイッチング素子の他端に接続された第４のスイッチング素子と、
前記第３、第４のスイッチング素子の他端共通接続ノードと基準電源電圧の供給ノードとの間に接続された電流検出用抵抗と、
前記電流検出用抵抗に発生する電圧を検知し、前記誘導性負荷を定電流駆動するための第１の制御信号を生成する第１の電圧検知回路と、
前記電流検出用抵抗に発生する電圧を検知し、前記第１乃至第４のスイッチング素子の定常状態／過電流状態に応じた第２の制御信号を生成する第２の電圧検知回路と、
前記第１、第２の制御信号を受け、前記第１乃至第４のスイッチング素子の定電流駆動制御及び過電流制御を行う複数の制御信号を生成する制御回路
を具備したことを特徴とする誘導性負荷駆動制御回路。
【請求項３】
前記第１、第２の電圧検知回路は前記電流検出用抵抗に発生する電圧を第１、第２の基準電圧と比較する第１、第２のコンパレータ回路からなり、前記第１、第２の基準電圧は互いに値が異なることを特徴とする請求項１または２記載の誘導性負荷駆動制御回路。
【請求項４】
前記第２の電圧検知回路は、前記電流検出用抵抗に発生する電圧がベースに供給されるバイポーラトランジスタにより構成されていることを特徴とする請求項１または２記載の誘導性負荷駆動制御回路。
【請求項５】
前記第２の電圧検知回路は、前記電流検出用抵抗に発生する電圧がゲートに供給されるＭＯＳトランジスタにより構成されていることを特徴とする請求項１または２記載の誘導性負荷駆動制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はモータ等の誘導性負荷の駆動制御を行う誘導性負荷駆動制御回路に係り、特に定電流駆動制御及び過電流制御を行う誘導性負荷駆動制御回路に関する。
【背景技術】
【０００２】
ステッピングモータやＤＣモータ等の誘導性負荷（インダクタンス）の駆動制御は、一般にＨブリッジ回路（Ｈスイッチ回路）と呼ばれている誘導性負荷駆動制御回路により行われる。
【０００３】
図１１は従来の誘導性負荷駆動制御回路の一例を示している。ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４はＨブリッジ回路を構成する出力スイッチである。これらのＭＯＳトランジスタの代わりにバイポーラトランジスタが使用される場合もある。Ｔ１、Ｔ２はＨブリッジ回路の出力端子であり、両出力端子Ｔ１、Ｔ２間に誘導性負荷Ｌ１が接続される。ＶＣＣはＨブリッジ回路の電源電圧である。
【０００４】
また、誘導性負荷Ｌ１を定電流駆動するために、電流検出用抵抗ＲＳ１とコンパレータ回路Ｘ１とが設けられている。電流検出用抵抗ＲＳ１は、ＭＯＳトランジスタＭ３、Ｍ４の共通ノードとグランドとの間に接続されており、誘導性負荷Ｌ１に流れる電流を検知する。コンパレータ回路Ｘ１は、この電流検出用抵抗ＲＳ１に発生する電圧を基準電圧ＶＲ１と比較する。なお、電流検出用抵抗ＲＳ１及びコンパレータ回路Ｘ１は、図示するようにグランド側に設けられる場合と、電源電圧側に設けられる場合とがある。
【０００５】
さらに、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４に流れる過電流を検出するために、電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びコンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５が設けられている。
【０００６】
図１１に示す従来回路において、誘導性負荷Ｌ１に流れる電流が増大して電流検出用抵抗ＲＳ１の両端間の電圧降下が大きくなり、基準電圧ＶＲ１を超えると、コンパレータ回路Ｘ１の出力信号Ｓ１が反転し、誘導性負荷Ｌ１に流れる電流が減少するようにＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４が制御される。上記とは逆に、誘導性負荷Ｌ１に流れる電流が減少して電流検出用抵抗ＲＳ１の両端間の電圧降下が小さくなり、基準電圧ＶＲ１よりも低下すると、コンパレータ回路Ｘ１の出力信号Ｓ１が上記とは逆方向に反転し、誘導性負荷Ｌ１に流れる電流が増加するようにＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４が制御される。このようにして、誘導性負荷Ｌ１に一定の電流が流れるように制御されて、定電流駆動制御が行われる。
【０００７】
また、図１１に示す従来回路において、例えばＭＯＳトランジスタＭ３、Ｍ７がオン状態のときに、ＭＯＳトランジスタＭ３、Ｍ７に流れる電流をＩ３、Ｉ７とすると、ＭＯＳトランジスタＭ３、Ｍ７のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌに応じてＩ３、Ｉ７の電流比が決まる。そして、例えば出力端子Ｔ１が電源電圧ＶＣＣの供給ノードに短絡して電流Ｉ７が増加し、電流Ｉ７が基準電圧ＶＲ３で設定された電流に達すると、コンパレータ回路Ｘ４の出力信号Ｓ４が反転し、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の全てもしくは一部がオフするように制御される。このようにして、コンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５の出力信号Ｓ２、Ｓ３、Ｓ４、Ｓ５に応じてＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の過電流保護動作が行われる。
【０００８】
図１１に示す従来回路では、互いに対をなすＭＯＳトランジスタ、例えばＭＯＳトランジスタＭ１、Ｍ５のＷ／Ｌのずれや、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４のばらつきによる出力スイッチ用ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタに流れる電流の電流比のずれ等の影響により、意図した電流検出値で過電流保護動作が正しく行われないという問題点がある。
【０００９】
さらに、電流検出用抵抗ＲＳ１の抵抗値が比較的大きな値に設定されていると、抵抗ＲＳ１の両端間の電圧降下が大きくなり、過電流状態でない場合に対して、ＭＯＳトランジスタＭ３、Ｍ７、またはＭ４、Ｍ８の動作領域が変化し、意図した電流検出値で定電流駆動制御が行われないという問題点もある。
【００１０】
なお、特許文献１には、Ｈブリッジ型の駆動回路において、バッテリの正極端子からＤＣモータに至る通電経路に設けられた抵抗器の両端電圧ＶRSと、通電判定用の基準電圧ＶTとを比較し、ＶRS≧ＶTであるときに、出力トランジスタに過電流が流れたと判断して検出信号を発生する過電流保護回路が開示されている。
【特許文献１】特開平９−３０８２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は上記のような事情を考慮してなされたものであり、その目的は、意図した電流検出値で誘導性負荷の定電流駆動制御を行なうことができる共に、意図した電流検出値で過電流保護動作を行なうことができる誘導性負荷駆動制御回路を提供することである。
【課題を解決するための手段】
【００１２】
本発明の誘導性負荷駆動制御回路は、少なくとも１個のスイッチング素子によってスイッチング制御される誘導性負荷と、前記誘導性負荷に接続された電流検出用抵抗と、前記電流検出用抵抗に発生する電圧を検知し、前記誘導性負荷を定電流駆動するための第１の制御信号を生成する第１の電圧検知回路と、前記電流検出用抵抗に発生する電圧を検知し、前記スイッチング素子の定常状態／過電流状態に応じた第２の制御信号を生成する第２の電圧検知回路と、前記第１、第２の制御信号を受け、前記スイッチング素子の定電流駆動制御及び過電流制御を行う制御信号を生成する制御回路を具備したことを特徴とする。
【００１３】
本発明の誘導性負荷駆動制御回路は、一端が電源電圧の供給ノードに接続され、他端が誘導性負荷の一端に接続された第１のスイッチング素子と、一端が電源電圧の供給ノードに接続され、他端が前記誘導性負荷の他端に接続された第２のスイッチング素子と、一端が前記誘導性負荷の一端に接続された第３のスイッチング素子と、一端が前記誘導性負荷の他端に接続され、他端が前記第３のスイッチング素子の他端に接続された第４のスイッチング素子と、前記第３、第４のスイッチング素子の他端共通接続ノードと基準電源電圧の供給ノードとの間に接続された電流検出用抵抗と、前記電流検出用抵抗に発生する電圧を検知し、前記誘導性負荷を定電流駆動するための第１の制御信号を生成する第１の電圧検知回路と、前記電流検出用抵抗に発生する電圧を検知し、前記第１乃至第４のスイッチング素子の定常状態／過電流状態に応じた第２の制御信号を生成する第２の電圧検知回路と、前記第１、第２の制御信号を受け、前記第１乃至第４のスイッチング素子の定電流駆動制御及び過電流制御を行う複数の制御信号を生成する制御回路を具備したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、意図した電流検出値で誘導性負荷の定電流駆動制御を行なうことができると共に、意図した電流検出値で過電流保護動作を行なうことができる誘導性負荷駆動制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明を実施形態により説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【００１６】
＜第１の実施形態＞
図１は本発明の第１の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図である。ＰチャネルのＭＯＳトランジスタＭ１、Ｍ２及びＮチャネルのＭＯＳトランジスタＭ３、Ｍ４はＨブリッジ回路を構成する出力スイッチである。ＭＯＳトランジスタＭ１のソース、ドレインからなる電流通路の一端は電源電圧ＶＣＣの供給ノードに接続されており、他端はＨブリッジ回路の一方の出力端子Ｔ１に接続されている。ＭＯＳトランジスタＭ２のソース、ドレインからなる電流通路の一端は電源電圧ＶＣＣの供給ノードに接続されており、他端はＨブリッジ回路の他方の出力端子Ｔ２に接続されている。ＭＯＳトランジスタＭ３のソース、ドレインからなる電流通路の一端は出力端子Ｔ１に接続されている。ＭＯＳトランジスタＭ４のソース、ドレインからなる電流通路の一端は出力端子Ｔ２に接続されている。上記両ＭＯＳトランジスタＭ３、Ｍ４のソース、ドレインからなる電流通路の他端同士が共通に接続されている。上記出力端子Ｔ１、Ｔ２の相互間には、ステッピングモータやＤＣモータ等の誘導性負荷Ｌ１が接続される。
【００１７】
さらに、誘導性負荷Ｌ１に流れる電流を検知するために、電流検出用抵抗ＲＳ１と２個のコンパレータ回路Ｘ１、Ｘ２が設けられている。電流検出用抵抗ＲＳ１は、ＭＯＳトランジスタＭ３、Ｍ４の共通ノードとグランドとの間に接続されている。コンパレータ回路Ｘ１は定電流駆動制御用のものであり、このコンパレータ回路Ｘ１は、電流検出用抵抗ＲＳ１の両端間に発生する電圧を基準電圧ＶＲ１と比較して信号Ｓ１を出力する。コンパレータ回路Ｘ２は過電流状態検出用のものであり、このコンパレータ回路Ｘ２は、電流検出用抵抗ＲＳ１の両端間に発生する電圧を基準電圧ＶＲ２と比較して信号Ｓ２を出力する。基準電圧ＶＲ２は基準電圧ＶＲ１よりも大きく設定されている。
【００１８】
また、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４に流れる過電流を検出するために、電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びコンパレータ回路Ｘ３、Ｘ４、Ｘ５、Ｘ６が設けられている。ＭＯＳトランジスタＭ５、Ｍ６はＰチャネルであり、ＭＯＳトランジスタＭ７、Ｍ８はＮチャネルである。
【００１９】
ＭＯＳトランジスタＭ５のソース、ドレインからなる電流通路及び電流検出用抵抗Ｒ１は直列に接続されており、この直列回路は出力スイッチ用のＭＯＳトランジスタＭ１のソース、ドレインからなる電流通路に対して並列に接続されている。また、ＭＯＳトランジスタＭ１とＭ５のゲートは共通に接続されており、この共通ゲートには後述するゲート駆動信号生成回路で生成されるゲート駆動信号Ｇ１が供給される。コンパレータ回路Ｘ３は、電流検出用抵抗Ｒ１の両端間に発生する電圧を基準電圧ＶＲ３と比較して信号Ｓ３を出力する。同様に、ＭＯＳトランジスタＭ６、Ｍ７、Ｍ８のソース、ドレインからなる各電流通路及び電流検出用抵抗Ｒ２、Ｒ３、Ｒ４はそれぞれ直列に接続されており、これら各直列回路は出力スイッチ用のＭＯＳトランジスタＭ２、Ｒ３、Ｒ４のソース、ドレインからなる各電流通路に対して並列に接続されている。さらに、ＭＯＳトランジスタＭ２とＭ６、Ｍ３とＭ７、Ｍ４とＭ８の各ゲートはそれぞれ共通に接続されており、これらの各共通ゲートには後述するゲート駆動信号生成回路で生成されるゲート駆動信号Ｇ２、Ｇ３、Ｇ４がそれぞれ供給される。上記各コンパレータ回路Ｘ４、Ｘ５、Ｘ６はそれぞれ、電流検出用抵抗Ｒ２、Ｒ３、Ｒ４の両端間にそれぞれ発生する電圧を基準電圧ＶＲ３、あるいはＶＲ４と比較して信号Ｓ４、Ｓ５、Ｓ６をそれぞれ出力する。
【００２０】
また、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４及びＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８において、互いに対をなすＭＯＳトランジスタ、例えばＭＯＳトランジスタＭ１とＭ５についていえば、両ＭＯＳトランジスタが共にオン状態のときに、ＭＯＳトランジスタＭ１、Ｍ５に流れる電流をＩ１、Ｉ５とすると、Ｉ１＞Ｉ５となるように、両ＭＯＳトランジスタのチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌが設定されている。
【００２１】
なお、Ｈブリッジ回路を構成するＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４及び電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８の代わりに、それぞれバイポーラトランジスタが使用される場合がある。
【００２２】
本実施形態に係る誘導性負荷駆動制御回路では、上記信号Ｓ１〜Ｓ６を受けて、上記ゲート駆動信号Ｇ１〜Ｇ４を生成する制御回路１０が設けられている。この制御回路１０は、タイマー回路１１、パルス化回路１２、フリップフロップ回路１３及び１４、ＯＲゲート回路１５、ノイズ除去回路１６、及びゲート駆動信号生成回路１７等から構成されている。
【００２３】
タイマー回路１１は、一定周期のクロック信号ＣＬＫを計数して互いに異なるタイマー信号Ｓ11、Ｓ12を出力する。一方のタイマー信号Ｓ11はフリップフロップ回路１３に供給され、他方のタイマー信号Ｓ12はゲート駆動信号生成回路１７に供給される。なお、タイマー回路１１は一方のタイマー信号Ｓ11のみを出力するように構成してもよい。
【００２４】
パルス化回路１２は、コンパレータ回路Ｘ１の出力信号Ｓ１が“０”レベルから“１”レベルに反転したことを検出して信号Ｓ１をパルス化し、信号Ｓ13を出力する。この信号Ｓ13はフリップフロップ回路１３に供給される。
【００２５】
フリップフロップ回路１３は、信号Ｓ11、Ｓ13をセット信号及びリセット信号として受けて信号Ｓ14を出力する。フリップフロップ回路１３の出力信号Ｓ14はゲート駆動信号生成回路１７に供給される。
【００２６】
ＯＲゲート回路１５は、コンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６の出力信号Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６のＯＲ論理を取り、その出力信号はノイズ除去回路１６に供給される。ノイズ除去回路１６の出力信号Ｓ15はフリップフロップ回路１４にセット信号として供給される。このフリップフロップ回路１４にはリセット信号ＲＳが供給される。また、フリップフロップ回路１４の出力信号Ｓ16はゲート駆動信号生成回路１７に供給される。
【００２７】
ゲート駆動信号生成回路１７は、上記信号Ｓ14及びＳ16、あるいはＳ12、Ｓ14、及びＳ16に基づいてゲート駆動信号Ｇ１〜Ｇ４を生成する。
【００２８】
次に、上記構成でなる誘導性負荷駆動制御回路の動作を説明する。
【００２９】
まず、Ｈブリッジ回路の出力端子Ｔ１、Ｔ２が電源電圧ＶＣＣの供給ノードを含むいずれのノードにも短絡（ショート）しておらず、誘導性負荷Ｌ１が定電流駆動制御される場合の動作について説明する。この場合、フリップフロップ回路１４はリセット状態にされている。
【００３０】
いま、フリップフロップ回路１３の出力信号Ｓ14が例えば“１”レベルであり、ゲート駆動信号生成回路１７で生成されるゲート駆動信号Ｇ１〜Ｇ４のうち、Ｇ１とＧ３が“０”レベル、Ｇ２とＧ４が“１”レベルのとき、図４（ａ）に示すようにＭＯＳトランジスタＭ１とＭ４がオン状態になり、誘導性負荷Ｌ１には出力端子Ｔ１側からＴ２側に向かう方向で電流ＩＬ１が流れる。以下、この状態を（１）の期間と称する。（１）の期間がしばらく維持されることにより、負荷電流ＩＬ１の値は順次増加していく。これに伴い電流検出用抵抗ＲＳ１の両端間の電圧も順次増加していく。
【００３１】
そして、負荷電流ＩＬ１の値が基準値を超えると、抵抗ＲＳ１の両端間の電圧が基準電圧ＶＲ１よりも高くなり、コンパレータ回路Ｘ１の出力信号Ｓ１が“０”レベルから“１”レベルに反転する。この後、パルス化された信号Ｓ13がフリップフロップ回路１３に入力することで、フリップフロップ回路１３の出力信号Ｓ14が例えば“０”レベルに反転し、これを受けて、ゲート駆動信号生成回路１７で生成されるゲート駆動信号Ｇ１〜Ｇ４のうち、Ｇ１とＧ３が“１”レベルに変化し、Ｇ２とＧ４が“０”レベルに変化する。この後、図４（ｂ）に示すようにＭＯＳトランジスタＭ２とＭ３がオン状態になり、誘導性負荷Ｌ１には出力端子Ｔ１側からＴ２側に向かう方向で電流ＩＬ１が流れる。以下、この状態を（２）の期間と称する。（２）の期間では、（１）の期間とは極性の異なる電圧が誘導性負荷Ｌ１に加わるので、負荷電流ＩＬ１の値は順次減少していく。その後、タイマー回路１１からタイマー信号Ｓ11が出力されると、フリップフロップ回路１３の出力信号Ｓ14が“１”レベルに反転し、再び（１）の期間に移る。以下、このような動作が繰り返し行なわれることにより、図２に示すように、常に一定範囲の電流が流れるように誘導性負荷Ｌ１が定電流駆動制御される。すなわち、図２は図１の回路の電流特性を示している。
【００３２】
図３（ａ）は、図２において定電流駆動制御が行われている箇所の特性を拡大して示している。（１）の期間では電源電圧ＶＣＣの供給ノードから誘導性負荷Ｌ１を介してグランド側に電流が流れるので、負荷電流ＩＬ１の値は一定の勾配で順次増加する。そして、負荷電流ＩＬ１が基準値（図３では定電流値として示している）を超えると、（２）の期間に移る。（２）の期間では誘導性負荷Ｌ１を介してグランド側から電源電圧ＶＣＣに電流が流れるので、負荷電流ＩＬ１の値は一定の勾配で順次減少する。（２）の期間は、タイマー回路１１からタイマー信号Ｓ11が出力されることで終了し、（１）の期間に移る。
【００３３】
図３（ｂ）は、図３（ａ）とは異なる電流特性を示している。本例では、タイマー回路１１から出力されるタイマー信号Ｓ11の他にタイマー信号Ｓ12が使用される。図３（ｂ）の特性が図３（ａ）の場合と異なる点は、タイマー信号Ｓ11の期間が終了した後に直ちに（１）の期間に移るのではなく、（２）の期間よりも小さな勾配で負荷電流ＩＬ１の値が順次減少する（３）の期間をタイマー信号Ｓ12の期間だけ確保したものである。（３）の期間では、図４（ｃ）に示すようにＭＯＳトランジスタＭ３とＭ４がオン状態になり、グランドから誘導性負荷Ｌ１を介してグランド側に電流ＩＬ１が流れる。ゲート駆動信号生成回路１７は、（３）の期間では、全てが“１”レベルとなるようにゲート駆動信号Ｇ１〜Ｇ４を生成する。
【００３４】
また、図３（ｃ）に示すように、コンパレータ回路Ｘ１の出力信号Ｓ１が“０”レベルから“１”レベルに反転した後のフリップフロップ回路１３の出力信号Ｓ14により（１）の期間に移り、負荷電流ＩＬ１が基準値を超えると（３）の期間に移り、タイマー回路１１からタイマー信号Ｓ11が出力されることで（３）の期間が終了し、タイマー信号Ｓ11の期間が終了した後は、（３）の期間よりも大きな勾配で負荷電流ＩＬ１の値が順次減少する（２）の期間をタイマー信号Ｓ12に基づいて確保するように、ゲート駆動信号生成回路１７がゲート駆動信号Ｇ１〜Ｇ４を生成するように構成してもよい。
【００３５】
次に、Ｈブリッジ回路の出力端子Ｔ１、Ｔ２間のショートや、Ｔ１、Ｔ２の電源電圧ＶＣＣの供給ノードあるいはグランドノードへのショートが発生して、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のいずれかに過電流状態が発生した場合の動作について説明する。過電流状態が発生したことを検出する回路手段として、本実施形態の誘導性負荷駆動制御回路では２通りの回路手段を有する。一方の回路手段は、従来回路と同様に、電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びコンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５からなる回路であり、他方の回路手段は電流検出用抵抗ＲＳ１とコンパレータ回路Ｘ２からなる回路である。
【００３６】
一方の回路手段による過電流状態の検出動作及び過電流状態が発生した場合の保護動作は以下の通りである。上記したようなショートが発生し、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のいずれかに過電流状態が発生すると、コンパレータＸ３、Ｘ４、Ｘ５、Ｘ６の出力信号Ｓ３、Ｓ４、Ｓ５、Ｓ６のいずれかが“０”レベルから“１”レベルに反転する。そして、ノイズ除去回路１６によりノイズが除去された後の信号Ｓ15によりフリップフロップ回路１４がセットされる。そして、セット時のフリップフロップ回路１４の出力信号Ｓ16が入力することにより、ゲート駆動信号生成回路１７は、他の信号Ｓ14やＳ12のレベルにかかわらずに、ゲート駆動信号Ｇ１とＧ２を“１”レベルにしかつＧ３とＧ４を“０”レベルにする。これにより、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の全てがオフ状態になり、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４が過電流による破壊から保護される。保護動作の解除は、フリップフロップ回路１４にリセット信号ＲＳを供給することにより行なわれる。なお、過電流状態が発生したときに、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の全てをオフ状態にしなくとも、一部のＭＯＳトランジスタ、例えばＭ１とＭ２がオフ状態になるように、ゲート駆動信号生成回路１７がゲート駆動信号Ｇ１〜Ｇ４を生成するように構成してもよい。
【００３７】
ところで、従来回路で説明したように、互いに対をなすＭＯＳトランジスタ、例えばＭＯＳトランジスタＭ１、Ｍ５のＷ／Ｌのずれや、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４のばらつきによる出力スイッチ用ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタに流れる電流の電流比のずれ等の影響により、意図した電流検出値で過電流保護動作が正しく行われない場合がある。
【００３８】
本実施形態の誘導性負荷駆動制御回路では、電流検出用抵抗ＲＳ１とコンパレータ回路Ｘ２からなる回路によっても過電流状態が検出される。この回路による過電流状態の検出動作及び過電流状態が発生した場合の保護動作は以下の通りである。上記したようなショートが発生し、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のいずれかに過電流状態が発生すると、電流検出用抵抗ＲＳ１の両端間の電圧が上昇する。そして、この電圧が基準電圧ＶＲ２を超えると、コンパレータ回路Ｘ２の出力信号Ｓ２が“０”レベルから“１”レベルに反転する。そして、ノイズ除去回路１６によりノイズが除去された後の信号Ｓ15によりフリップフロップ回路１４がセットされる。そして、セット時のフリップフロップ回路１４の出力信号Ｓ16が入力することにより、ゲート駆動信号生成回路１７は、他の信号Ｓ14やＳ12のレベルにかかわらずに、ゲート駆動信号Ｇ１とＧ２を“１”レベルにしかつＧ３とＧ４を“０”レベルにする。これにより、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の全てがオフ状態になり、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４が過電流による破壊から保護される。保護動作の解除は、フリップフロップ回路１４にリセット信号ＲＳを供給することにより行なわれる。なお、過電流状態が発生したときに、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の全てをオフ状態にしなくとも、一部のＭＯＳトランジスタ、例えばＭ１とＭ２がオフ状態になるように、ゲート駆動信号生成回路１７がゲート駆動信号Ｇ１〜Ｇ４を生成するように構成してもよい。
【００３９】
電流検出用抵抗ＲＳ１及びコンパレータ回路Ｘ２からなる回路手段によって過電流状態を検出する場合、過電流状態とみなす電流値は電流検出用抵抗ＲＳ１の抵抗値と基準電圧ＶＲ２の値によってのみ決まる。すなわち、先に述べたように、電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びコンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５からなる回路手段による場合のように、電流検出値を決定する要因に種々のばらつきやずれを含まない。従って、意図した電流検出値で過電流保護動作を正しく行なうことができる。
【００４０】
さらに、電流検出用抵抗ＲＳ１及びコンパレータ回路Ｘ２からなる回路手段によって過電流状態を検出する場合、コンパレータ回路Ｘ２に供給される基準電圧ＶＲ２の値を基準電圧ＶＲ１よりも大きく設定しておけばよく、電流検出用抵抗ＲＳ１の抵抗値を大きく設定する必要がない。したがって、定電流駆動制御動作時に、抵抗ＲＳ１の両端間の電圧降下が大きくなることにより、ＭＯＳトランジスタＭ３、Ｍ７、またはＭ４、Ｍ８の動作領域が変化し、意図した電流検出値で定電流駆動制御が行われなくなるという問題も回避できる。
【００４１】
＜第２の実施形態＞
図５は本発明の第２の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図である。上述したように第１の実施形態に係る誘導性負荷駆動制御回路では、過電流状態が発生したことを検出するために２通りの回路手段を有する。本実施形態に係る誘導性負荷駆動制御回路では、電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びコンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５からなる回路を省略して、一方の回路手段である電流検出用抵抗ＲＳ１とコンパレータ回路Ｘ２からなる回路のみを設けるようにしたものである。これに伴って、ゲート駆動信号Ｇ１〜Ｇ４を生成する制御回路１０の構成も一部異なる。すなわち、図５に示すようにコンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５が省略されているので、ＯＲゲート回路１５は不要となり、ノイズ除去回路１６にはコンパレータ回路Ｘ２の出力信号Ｓ２が供給される。
【００４２】
本実施形態に係る誘導性負荷駆動制御回路の動作は、基本的には第１の実施形態の場合と同様であるのでその説明は省略する。
【００４３】
本実施形態によれば、第１の実施形態の場合と同様の効果が得られる上に、電流検出用のＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びコンパレータ回路Ｘ２、Ｘ３、Ｘ４、Ｘ５からなる回路を省略できるので、回路の構成が大幅に簡略化できるという効果が得られる。
【００４４】
＜第１、第２の実施形態の種々の変形例＞
図６は第１、第２の実施形態の第１の変形例に係る誘導性負荷駆動制御回路の構成を示す回路図である。なお、図６以降の説明では制御回路１０の図示を省略している。
【００４５】
第１、第２の実施形態では、過電流状態を検出するためにコンパレータ回路Ｘ２を用いる場合を説明した。これに対し、第１の変形例の誘導性負荷駆動制御回路では、過電流状態を検出するためにｎｐｎ型のバイポーラトランジスタＴＲ１を用いるようにしたものである。すなわち、トランジスタＴＲ１のベースが電流検出用抵抗ＲＳ１に接続され、抵抗ＲＳ１に発生する電圧がベースに供給される。さらに、トランジスタＴＲ１のエミッタには基準電圧ＶＲ５が供給される。
【００４６】
第１の変形例に係る誘導性負荷駆動制御回路では、過電流状態が発生して抵抗ＲＳ１の両端間の降下電圧がＶＲ５＋ＶBE(TR1)を超えると、トランジスタＴＲ１がオン状態になる。ただし、ＶBE(TR1)はｎｐｎ型のバイポーラトランジスタＴＲ１のベース・エミッタ間電圧である。先の信号Ｓ２は、例えば、トランジスタＴＲ１のコレクタに負荷回路を接続して得られるコレクタ信号を論理反転することにより得られる。
【００４７】
本変形例によれば、過電流状態を検出するためにバイポーラトランジスタを用いているので、コンパレータ回路Ｘ２を用いる場合と比べて、回路構成がより簡略化できる。
【００４８】
なお、本変形例では、基準電圧ＶＲ５を使用する代わりに抵抗を用いてもよいし、さらには、電流検出用抵抗ＲＳ１の抵抗値を適切に設定することにより、基準電圧ＶＲ５または抵抗を省略することができる。またさらに、バイポーラトランジスタの代わりにＭＯＳトランジスタを用いることもできる。ＭＯＳトランジスタを用いる場合、電流検出用抵抗ＲＳ１に発生する電圧はゲートに供給される。
【００４９】
図７は第１、第２の実施形態の第２の変形例に係る誘導性負荷駆動制御回路の構成を示す回路図である。第１、第２の実施形態では、電流検出用抵抗ＲＳ１がＭＯＳトランジスタＭ３、Ｍ４の共通ノードとグランドとの間に接続される場合を説明した。しかし、図７に示すように、ＭＯＳトランジスタＭ１、Ｍ２の共通ノードと電源電圧ＶＣＣの供給ノードとの間に電流検出用抵抗ＲＳ１を接続するようにしてもよい。
【００５０】
図８は第１、第２の実施形態の第３の変形例に係る誘導性負荷駆動制御回路の構成を示す回路図である。本変形例では、第１及び第２の変形例を組み合わせて、ＭＯＳトランジスタＭ１、Ｍ２の共通ノードと電源電圧ＶＣＣの供給ノードとの間に電流検出用抵抗ＲＳ１を接続し、かつ過電流状態を検出するためにバイポーラトランジスタを用いるようにしたものである。ただし、本例では、電流検出用抵抗ＲＳ１が電源電圧ＶＣＣの供給ノード側に接続されているので、バイポーラトランジスタとしてｐｎｐ型のバイポーラトランジスタＴＲ２が用いられる。すなわち、トランジスタＴＲ２のベースが電流検出用抵抗ＲＳ１に接続され、抵抗ＲＳ１に発生する電圧がベースに供給される。トランジスタＴＲ２のエミッタには基準電圧ＶＲ６が供給される。
【００５１】
第３の変形例に係る誘導性負荷駆動制御回路では、過電流状態が発生して抵抗ＲＳ１の両端間の電圧がＶＲ６＋ＶBE(TR2)を超えると、トランジスタＴＲ２がオン状態になる。ただし、ＶBE(TR2)はｐｎｐ型のバイポーラトランジスタＴＲ２のベース・エミッタ間電圧である。先の信号Ｓ２はトランジスタＴＲ２のコレクタ信号として得られる。
【００５２】
＜第３の実施形態＞
図９は本発明の第３の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図である。第１、第２の実施形態では、本発明をステッピングモータやＤＣモータ等の誘導性負荷の駆動制御を行なうＨブリッジ回路を有する誘導性負荷駆動制御回路に実施した場合について説明した。これに対して、本実施形態では、いわゆるローサイドスイッチ回路を有する誘導性負荷駆動制御回路に実施したものである。
【００５３】
すなわち、ＮチャネルのＭＯＳトランジスタＭ１０はローサイドスイッチ回路を構成する出力スイッチである。ＭＯＳトランジスタＭ１０のソース、ドレインからなる電流通路の一端は出力端子Ｔ１に接続されている。ＭＯＳトランジスタＭ１０の電流通路の他端とグランドとの間には電流検出用抵抗ＲＳ１が接続されている。上記出力端子Ｔ１と電源電圧ＶＣＣの供給ノードとの間には誘導性負荷Ｌ１が接続されている。また、誘導性負荷Ｌ１に対して並列的に保護ダイオードＤ１が接続されている。
【００５４】
誘導性負荷Ｌ１に流れる電流を検知するために、２個のコンパレータ回路Ｘ１、Ｘ２が設けられている。コンパレータ回路Ｘ１は定電流駆動制御用のものであり、このコンパレータ回路Ｘ１は、電流検出用抵抗ＲＳ１の両端間に発生する電圧を基準電圧ＶＲ１と比較して信号Ｓ１を出力する。コンパレータ回路Ｘ２は過電流状態検出用のものであり、このコンパレータ回路Ｘ２は、電流検出用抵抗ＲＳ１の両端間に発生する電圧を基準電圧ＶＲ２と比較して信号Ｓ２を出力する。基準電圧ＶＲ２は基準電圧ＶＲ１よりも大きく設定されている。
【００５５】
また、本実施形態に係る誘導性負荷駆動制御回路では、信号Ｓ１、Ｓ２を受けて、ＭＯＳトランジスタＭ１のゲートに供給されるゲート駆動信号Ｇ１０を生成する制御回路２０が設けられている。この制御回路２０は、誘導性負荷Ｌ１の定電流駆動制御動作時は、コンパレータ回路Ｘ１の出力信号Ｓ１に応じてＭＯＳトランジスタＭ１０のオン／オフ制御を行い、過電流保護動作時はコンパレータ回路Ｘ２の出力信号Ｓ２に応じてＭＯＳトランジスタＭ１０の遮断制御を行なうようにゲート駆動信号Ｇ１０を生成する。
【００５６】
本実施形態によれば、電流検出用抵抗ＲＳ１及びコンパレータ回路Ｘ２からなる回路手段によって過電流状態を検出するようにしているので、第１、第２の実施形態の場合と同様に、意図した電流検出値で過電流保護動作を正しく行なうことができる。
【００５７】
さらに、電流検出用抵抗ＲＳ１の抵抗値を大きく設定する必要がないので、定電流駆動制御動作時に、抵抗ＲＳ１の両端間の電圧降下が大きくなることにより、ＭＯＳトランジスタＭ１０の動作領域が変化し、意図した電流検出値で定電流駆動制御が行われなくなるという問題が回避できる。
【００５８】
＜第４の実施形態＞
図１０は本発明の第４の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図である。第３の実施形態では、本発明をローサイドスイッチ回路を有する誘導性負荷駆動制御回路に実施した場合について説明したが、実施形態ではいわゆるハイサイドスイッチ回路を有する誘導性負荷駆動制御回路に実施したものである。
【００５９】
すなわち、ＰチャネルのＭＯＳトランジスタＭ１１はハイサイドスイッチ回路を構成する出力スイッチである。ＭＯＳトランジスタＭ１１のソース、ドレインからなる電流通路の一端は出力端子Ｔ１に接続されている。上記出力端子Ｔ１とグランドとの間には誘導性負荷Ｌ１が接続されている。また、誘導性負荷Ｌ１に対して並列的に保護ダイオードＤ１が接続されている。また、ＭＯＳトランジスタＭ１１の電流通路の他端と電源電圧ＶＣＣの供給ノードとの間には電流検出用抵抗ＲＳ１が接続されている。
【００６０】
誘導性負荷Ｌ１に流れる電流を検知するために、２個のコンパレータ回路Ｘ１、Ｘ２が設けられている。コンパレータ回路Ｘ１は定電流駆動制御用のものであり、このコンパレータ回路Ｘ１は、電流検出用抵抗ＲＳ１の両端間に発生する電圧を基準電圧ＶＲ１と比較して信号Ｓ１を出力する。コンパレータ回路Ｘ２は過電流状態検出用のものであり、このコンパレータ回路Ｘ２は、電流検出用抵抗ＲＳ１の両端間に発生する電圧を基準電圧ＶＲ２と比較して信号Ｓ２を出力する。基準電圧ＶＲ２は基準電圧ＶＲ１よりも大きく設定されている。
【００６１】
また、本実施形態に係る誘導性負荷駆動制御回路では、信号Ｓ１、Ｓ２を受けて、ＭＯＳトランジスタＭ１１のゲートに供給されるゲート駆動信号Ｇ１１を生成する制御回路２０が設けられている。この制御回路２０は、誘導性負荷Ｌ１の定電流駆動制御動作時は、コンパレータ回路Ｘ１の出力信号Ｓ１に応じてＭＯＳトランジスタＭ１１のオン／オフ制御を行い、過電流保護動作時はコンパレータ回路Ｘ２の出力信号Ｓ２に応じてＭＯＳトランジスタＭ１１の遮断制御を行なうようにゲート駆動信号Ｇ１１を生成する。
【００６２】
本実施形態においても第３の実施形態と同様の効果を得ることができる。
【００６３】
なお、上記第３、第４の実施形態においても、第１、第２の実施形態においてなした第１、第２、及び第３の各変形例と同様の変形を施すことができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図２】図１の回路の電流特性を示す図。
【図３】図２において定電流駆動制御が行われている箇所の特性を拡大して示す図。
【図４】図１の回路を一部抽出して示す回路図。
【図５】第２の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図６】第１、第２の実施形態の第１の変形例に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図７】第１、第２の実施形態の第２の変形例に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図８】第１、第２の実施形態の第３の変形例に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図９】第３の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図１０】第４の実施形態に係る誘導性負荷駆動制御回路の構成を示す回路図。
【図１１】従来の誘導性負荷駆動制御回路の一例を示す回路図。
【符号の説明】
【００６５】
１０、２０…制御回路、１１…タイマー回路、１２…パルス化回路、１３、１４…フリップフロップ回路、１５…ＯＲゲート回路、１６…ノイズ除去回路、１７…ゲート駆動信号生成回路、Ｍ１〜Ｍ８…ＭＯＳトランジスタ、ＲＳ１…電流検出用抵抗、Ｘ１〜Ｘ６…コンパレータ回路、Ｒ１〜…Ｒ４…電流検出用抵抗。
【図１】
2008271732.tif 000003
【図２】
2008271732.tif 000004
【図３】
2008271732.tif 000005
【図４】
2008271732.tif 000006
【図５】
2008271732.tif 000007
【図６】
2008271732.tif 000008
【図７】
2008271732.tif 000009
【図８】
2008271732.tif 000010
【図９】
2008271732.tif 000011
【図１０】
2008271732.tif 000012
【図１１】
2008271732.tif 000013