(57)【要約】【課題】出力端子の寄生容量を抑えつつ、トランスコンダクタンスの可変域を拡大できるようにする。【解決手段】ゲートに入力信号Ｖｉが入力された第１のＭＯＳトランジスタＭ１を設ける。また、ゲートにトランスコンダクタを制御する制御信号Ｖｇが入力され、ソースが第１のＭＯＳトランジスタＭ１のドレインと接続され、ドレインから出力信号Ｖｏｕｔが取り出される第２のＭＯＳトランジスタＭ２を設ける。さらに、第２のＭＯＳトランジスタＭ２のドレインに、バイアス電流Ｉｏを供給する第１の電流源１１０を設ける。そして、第２の電流源１２０によって、第１のＭＯＳトランジスタＭ１のドレインに、補正電流Ｉｘを供給する。【選択図】図１
2008283555.tif 000002
【特許請求の範囲】
【請求項１】
ゲートに入力信号が入力される第１のＭＯＳトランジスタと、
ゲートにトランスコンダクタを制御する制御信号が入力され、ソースが前記第１のＭＯＳトランジスタのドレインと接続され、ドレインから出力信号が取り出される第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレインにバイアス電流を供給する第１の電流源と、
前記第１のＭＯＳトランジスタのドレインに補正電流を供給する第２の電流源と、
を備えていることを特徴とする可変トランスコンダクタ。
【請求項２】
請求項１の可変トランスコンダクタであって、
前記第２の電流源は、前記第１のＭＯＳトランジスタのドレイン−ソース電流の大きさに応じて、前記補正電流の大きさを変えることを特徴とする可変トランスコンダクタ。
【請求項３】
請求項１の可変トランスコンダクタであって、
前記補正電流は、前記第１のＭＯＳトランジスタのドレイン−ソース電流に相当する電流と一定電流との差分電流であることを特徴とする可変トランスコンダクタ。
【請求項４】
請求項１の可変トランスコンダクタであって、
前記第２の電流源は、前記バイアス電流の大きさに応じて、前記補正電流の大きさを変えることを特徴とする可変トランスコンダクタ。
【請求項５】
請求項４の可変トランスコンダクタであって、
前記補正電流は、前記バイアス電流と基準電流との差分を増幅した電流であることを特徴とする可変トランスコンダクタ。
【請求項６】
請求項４の可変トランスコンダクタであって、
前記補正電流は、前記バイアス電流と基準電流との差分を増幅した電流を、前記第１のＭＯＳトランジスタのドレイン−ソース電流に相当する電流から差し引いた大きさの電流であることを特徴とする可変トランスコンダクタ。
【請求項７】
複数の、請求項１の可変トランスコンダクタと、
各可変トランスコンダクタの第２のＭＯＳトランジスタのドレインに対して共通に接続された抵抗素子と、
を備え、
それぞれの第２のＭＯＳトランジスタのゲート電位が制御されることによってゲインが可変されることを特徴とする可変ゲインアンプ。
【請求項８】
複数の、請求項１の可変トランスコンダクタと、
各可変トランスコンダクタの第２のＭＯＳトランジスタのドレインに対して共通に接続された容量素子と、
を備え、
それぞれの第２のＭＯＳトランジスタのゲート電位が制御されることによってカットオフ周波数が可変されることを特徴とするフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変ゲインアンプやフィルタ回路（例えばローパスフィルタ）等に用いられる可変トランスコンダクタに関するものである。
【背景技術】
【０００２】
ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの再生を行なうディスクシステムでは、信号処理にフィルタ回路が用いられる。多種のメディアや多倍速再生に対応するため、フィルタ回路は低速信号から高速信号までの広い信号速度範囲を処理する必要（具体的には、カットオフ周波数の可変域を大きくする必要）がある。この高速信号は、低速信号の１００倍の最高倍速信号（例えば１００ＭＨｚの高周波信号）である場合があり、この場合のフィルタ回路のカットオフ周波数の最大値は、最小値の１００倍以上である。
【０００３】
このような用途に採用されるフィルタ回路としては、ＧＭ−Ｃフィルタと呼ばれる高速のフィルタがある。ＧＭ−Ｃフィルタは、トランスコンダクタ（以下、ＧＭ回路）とキャパシタとによって構成されるフィルタ回路である。
【０００４】
ＧＭ−Ｃフィルタ回路のカットオフ周波数Ｆｃは、ＧＭ回路のトランスコンダクタンス（以下、ｇｍ値）と、ＧＭ回路の出力端子に接続されたキャパシタの容量（Ｃ）との比によって決定される。したがって、カットオフ周波数の可変域を大きくするには、キャパシタの容量（Ｃ）の可変域を大きくするか、ｇｍ値の可変域を大きくすることが必要である。
【０００５】
一般的にキャパシタの容量の最小値は、ノイズ、回路性能の安定性、各キャパシタのばらつき等により制限される。このためキャパシタをあまり小さくすることができない。また、容量の最大値を大きくすると、キャパシタの素子面積が増大する。これらの理由から、ＧＭ−Ｃフィルタ回路には、カットオフ周波数の可変域を拡大するために、ｇｍ値の可変域の拡大を試みたものがある。
【０００６】
ｇｍ値の可変域の拡大を試みたフィルタ回路の一例としては、並列接続された複数の下位トランスコンダクタを備え、複数の下位トランスコンダクタの少なくとも１つが負のトランスコンダクタンスを有し得るように制御することによって、ｇｍ値を可変するようにしたものがある（例えば、特許文献１を参照）。
【特許文献１】特開２００１−２９２０５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、並列接続された複数の下位トランスコンダクタを備えたフィルタ回路では、ｇｍ可変範囲を広げることは可能であるが、カットオフ周波数の可変域の拡大には問題がある。すなわち、下位トランスコンダクタは、それぞれ出力用ＭＯＳトランジスタを有しており、これらの出力用ＭＯＳトランジスタが並列接続された結果、出力端子の寄生容量が大きくなってしまう。そして、この寄生容量が、ＧＭ回路の出力端子に接続されたキャパシタと並列接続されることによって、カットオフ周波数を高くすることが難しくなる。
【０００８】
本発明は、上記の問題に着目してなされたものであり、出力端子の寄生容量を抑えつつ、トランスコンダクタンスの可変域を拡大できるようにすることを目的としている。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、トランスコンダクタンスが制御されるＭＯＳトランジスタに対して、トランスコンダクタンス制御用のＭＯＳトランジスタからの電流に加え、別の電流源から補正電流を供給するようにした。
【００１０】
例えば本発明の一態様は、
ゲートに入力信号が入力される第１のＭＯＳトランジスタと、
ゲートにトランスコンダクタを制御する制御信号が入力され、ソースが前記第１のＭＯＳトランジスタのドレインと接続され、ドレインから出力信号が取り出される第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレインにバイアス電流を供給する第１の電流源と、
前記第１のＭＯＳトランジスタのドレインに補正電流を供給する第２の電流源と、
を備えていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、出力端子の寄生容量を抑えつつ、トランスコンダクタンスの可変域を拡大できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００１３】
《発明の実施形態１》
図１は、本発明の実施形態１に係る可変トランスコンダクタ１００の構成を示すブロック図である。可変トランスコンダクタ１００は、図１に示すように、第１のＭＯＳトランジスタＭ１、第２のＭＯＳトランジスタＭ２、第１の電流源１１０、及び第２の電流源１２０を備えている。
【００１４】
第１のＭＯＳトランジスタＭ１は、ゲートに入力信号Ｖｉが入力され、ソースが接地されている。また、ドレインは、第２のＭＯＳトランジスタＭ２のソースと接続されている。すなわち、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２とは、直列に接続されている。
【００１５】
第２のＭＯＳトランジスタＭ２は、ゲートに制御信号Ｖｇが入力され、ドレインは、出力端子と接続されて出力信号（Ｖｏｕｔ）を出力する。制御信号Ｖｇは、後述するように、第１のＭＯＳトランジスタＭ１のトランスコンダクタンスｇｍを可変するための信号である。
【００１６】
第１の電流源１１０（以下、バイアス電流源とも呼ぶ）は、第２のＭＯＳトランジスタＭ２のドレインにバイアス電流Ｉｏを供給するようになっている。バイアス電流Ｉｏの大きさについては後述する。
【００１７】
第２の電流源１２０は、第１のＭＯＳトランジスタＭ１のドレインに、補正電流Ｉｘを供給するようになっている。補正電流Ｉｘの大きさについても後述する。
【００１８】
第２の電流源１２０は、図１の例では、第３のＭＯＳトランジスタＭ３、第４のＭＯＳトランジスタＭ４、及びカレントミラー回路１２１を備えている。
【００１９】
第３のＭＯＳトランジスタＭ３は、ソースが接地され、ドレインが第４のＭＯＳトランジスタＭ４のソースと接続されている。また、ゲートには、第１のＭＯＳトランジスタＭ１と共通のゲートバイアス電圧が印加されている。
【００２０】
第４のＭＯＳトランジスタＭ４は、カレントミラー回路１２１から、ドレインに電流が供給されている。また、ゲートには、第２のＭＯＳトランジスタＭ２と共通のゲートバイアス電圧が印加されている。
【００２１】
カレントミラー回路１２１は、第４のＭＯＳトランジスタＭ４に流れる電流と同じ大きさの電流を、第１のＭＯＳトランジスタＭ１のドレインに、補正電流Ｉｘとして供給するようになっている。
【００２２】
（可変トランスコンダクタ１００の動作）
可変トランスコンダクタ１００では、第２のＭＯＳトランジスタＭ２のドレイン−ソース間の電流Ｉｄｓ１は（１）式で表わされ、第１のＭＯＳトランジスタＭ１のトランスコンダクタンスｇｍは（２）式で表される。
【００２３】
【数１】
2008283555.tif 000003
【００２４】
【数２】
2008283555.tif 000004
【００２５】
上式において、Ｗ１、Ｌ１、Ｖｉ、Ｖｔ１、及びＶｄｓ１は、第１のＭＯＳトランジスタＭ１に関するパラメータである。Ｗ１、Ｌ１は、それぞれゲート幅、ゲート長、Ｖｉはゲート（信号入力端子）の電圧、Ｖｔ１は閾値電圧、Ｖｄｓ１はドレイン−ソース間電圧である。また、Ｖｇｓ２は、第２のＭＯＳトランジスタＭ２におけるゲート−ソース間電圧である。
【００２６】
βは、ＭＯＳトランジスタのデバイス・パラメータであり、（３）式で表される。
【００２７】
【数３】
2008283555.tif 000005
【００２８】
ただし、（３）式において、μはキャリアの実効モビリティであり、Ｃｏｘは、単位面積当たりのゲート酸化膜容量である。
【００２９】
（２）式から分かるように、トランスコンダクタンスｇｍは、Ｖｄｓ１によって制御可能である。
【００３０】
第２のＭＯＳトランジスタＭ２の役割は、第１のＭＯＳトランジスタＭ１のトランスコンダクタンスｇｍの値を制御することである。ゲートに入力された制御信号Ｖｇにより、Ｖｄｓ１は、およそ第２のＭＯＳトランジスタＭ２の閾値電圧Ｖｔ２だけ下がった電圧となる。つまり、制御信号Ｖｇにより、トランスコンダクタンスｇｍの値を制御することができる。
【００３１】
第１のＭＯＳトランジスタＭ１のドレインに補正電流Ｉｘが供給されると、第１のＭＯＳトランジスタＭ１におけるドレイン−ソース電流Ｉｄｃは、（４）式に示すように、バイアス電流Ｉｏと補正電流Ｉｘとの加算電流になる。
【００３２】
【数４】
2008283555.tif 000006
【００３３】
したがって、（１）式及び（２）式より、ドレイン−ソース電流Ｉｄｃ及びトランスコンダクタンスｇｍは、それぞれ次の（５）式、（６）式のように表わせる。
【００３４】
【数５】
2008283555.tif 000007
【００３５】
【数６】
2008283555.tif 000008
【００３６】
すなわち、トランスコンダクタンスｇｍは、ドレイン−ソース電流Ｉｄｃに対する線形関数となる。ドレイン−ソース電流Ｉｄｃは、（４）式から分かるように、バイアス電流Ｉｏと補正電流Ｉｘとの和である。したがって、バイアス電流Ｉｏの大きさを小さくしても、必要な電流を補正電流Ｉｘによって補えば、希望するトランスコンダクタンスｇｍが得られるようにドレイン−ソース電流Ｉｄｃの大きさを設定できる。バイアス電流Ｉｏを抑えるということは、第２のＭＯＳトランジスタＭ２のトランジスタサイズを抑えることが可能になるということであり、その結果、第２のＭＯＳトランジスタＭ２による寄生容量を抑えることができる。
【００３７】
例えば、補正電流Ｉｘを（７）式に示すようにＩｄｃのｎ／ｍ倍（ｍ、ｎは正の実数）にして、ｍ−ｎの値をなるべく小さな値とすれば、バイアス電流Ｉｏを抑えることが可能になる。
【００３８】
【数７】
2008283555.tif 000009
【００３９】
（７）式は、補正電流Ｉｘの大きさを、第１のＭＯＳトランジスタＭ１のドレイン−ソース電流Ｉｄｃに応じて変えることを意味している。補正電流Ｉｘをこのように設定すると、バイアス電流Ｉｏも（８）式のように、Ｉｄｃの関数となる。
【００４０】
【数８】
2008283555.tif 000010
【００４１】
つまり、トランスコンダクタンスを上げるために、第１のＭＯＳトランジスタＭ１のゲートサイズ比（Ｗ１／Ｌ１）を上げてドレイン−ソース電流Ｉｄｃが増加した場合には、（８）式から分かるように、ｍ−ｎの値を小さく設定すれば、バイアス電流Ｉｏを抑えられる。
【００４２】
（７）式のように、補正電流Ｉｘを設定するには、第３のＭＯＳトランジスタＭ３、及び第４のＭＯＳトランジスタＭ４を次のようなトランジスタサイズとすることが考えられる。すなわち、第１のＭＯＳトランジスタＭ１のゲート幅をｍ×Ｗ１、ゲート長をＬ１とすると、第３のＭＯＳトランジスタＭ３は、ゲート幅をｎ×Ｗ１、ゲート長をＬ１にする。一方、第２のＭＯＳトランジスタＭ２のゲート幅を（ｍ−ｎ）×Ｗ２、ゲート長をＬ２とすると、第４のＭＯＳトランジスタＭ４は、ゲート幅をｎ×Ｗ２、ゲート長をＬ２にする。
【００４３】
上記の構成により、第３のＭＯＳトランジスタＭ３には、（ｎ／ｍ）×Ｉｄｃの電流が流れる。これにより、カレントミラー回路１２１は、大きさが（ｎ／ｍ）×Ｉｄｃの補正電流Ｉｘを第１のＭＯＳトランジスタＭ１のドレインに供給する。
【００４４】
以上のように、本実施形態によれば、補正電流Ｉｘを供給することによって、トランスコンダクタンスの可変域を拡大しつつ、第２のＭＯＳトランジスタＭ２のトランジスタサイズ及び第１の電流源１１０（バイアス電流源）を構成するトランジスタサイズを（ｍ−ｎ）／ｎに抑えることができる。それゆえ、第２のＭＯＳトランジスタＭ２や第１の電流源１１０による寄生容量を抑えることができる。
【００４５】
また、例えば、第２のＭＯＳトランジスタＭ２のサイズを大きくして可変域を拡大するよりも、上記のように第２の電流源１２０を設ける方が、実装面積を小さくできる可能性がある。
【００４６】
なお、（７）式の補正電流Ｉｘを得るために個々のトランジスタサイズを上記のように設定する代わりに、可変トランスコンダクタ１００を次のように構成してもよい。すなわち、第１のＭＯＳトランジスタＭ１は、同サイズのｍ個（この場合のｍは自然数）のトランジスタを並列に接続して構成する。一方、第３のＭＯＳトランジスタＭ３は、第１のＭＯＳトランジスタＭ１の構成に用いたのと同サイズのトランジスタをｎ個（この場合のｎは自然数）並列に接続して構成する。同様に、第２のＭＯＳトランジスタＭ２、第４のＭＯＳトランジスタＭ４も、同サイズのトランジスタを複数個並列接続して構成する。この構成によれば、可変トランスコンダクタを容易に設計することが可能になる。
【００４７】
《発明の実施形態２》
実施形態２では、実施形態１よりもさらに効果的に寄生容量を抑えることが可能な可変トランスコンダクタの例を説明する。
【００４８】
図２は、本発明の実施形態２に係る可変トランスコンダクタ２００の構成を示すブロック図である。可変トランスコンダクタ２００は、第２の電流源１２０の構成が実施形態１と異なっている。具体的には、本実施形態の第２の電流源１２０は、補正電流Ｉｘとして、次の（９）式に示すように、ドレイン−ソース電流Ｉｄｃから一定電流Ｉｃｏｎｓｔを引いた大きさの電流を供給するように構成されている。なお、本実施形態では、第１のＭＯＳトランジスタＭ１は、ゲート幅がＷ１、ゲート長がＬ１である。
【００４９】
【数９】
2008283555.tif 000011
【００５０】
本実施形態の第２の電流源１２０は、ＭＯＳトランジスタＭ５、ＭＯＳトランジスタＭ６、電流源２１０、カレントミラー回路２２０、及びカレントミラー回路１２１を備えている。
【００５１】
ＭＯＳトランジスタＭ５は、ゲート幅及びゲート長がともに、第１のＭＯＳトランジスタＭ１と同サイズである。また、ＭＯＳトランジスタＭ５のゲートバイアス電圧も、第１のＭＯＳトランジスタＭ１と同じである。
【００５２】
一方、第２のＭＯＳトランジスタＭ２は、ゲート長はＭＯＳトランジスタＭ６と同じサイズで、ゲート幅はＭＯＳトランジスタＭ６のＩｃｏｎｓｔ／Ｉｄｃ倍のサイズである。ＭＯＳトランジスタＭ６のゲートバイアス電圧は、第２のＭＯＳトランジスタＭ２と同じにする。これにより、ＭＯＳトランジスタＭ５には、ドレイン−ソース電流Ｉｄｃに相当する大きさの電流が流れる。
【００５３】
電流源２１０は、一定電流Ｉｃｏｎｓｔを出力する電流源である。
【００５４】
カレントミラー回路２２０は、電流源２１０から一定電流Ｉｃｏｎｓｔの供給を受けており、第１のＭＯＳトランジスタＭ１のドレインから一定電流Ｉｃｏｎｓｔを引き抜くようになっている。
【００５５】
また、カレントミラー回路１２１は、ドレイン−ソース電流Ｉｄｃと同じ大きさの電流を第１のＭＯＳトランジスタＭ１のドレインに供給するようになっている。
【００５６】
上記の構成により、可変トランスコンダクタ２００では、バイアス電流Ｉｏは、（１０）式に示すように、ドレイン−ソース電流Ｉｄｃに依存せず、一定電流Ｉｃｏｎｓｔとなる。
【００５７】
【数１０】
2008283555.tif 000012
【００５８】
したがって、本実施形態によれば、第１の電流源１１０は一定電流を出力できればよいので、第１の電流源１１０を構成するトランジスタと第２のＭＯＳトランジスタＭ２の小型化が可能になる。すなわち、可変トランスコンダクタ２００は、実施形態１よりもより効果的に寄生容量を抑えることが可能になる。
【００５９】
なお、第２のＭＯＳトランジスタＭ２に供給するバイアス電流Ｉｏは、第１の電流源１１０を設けなくても、電流源２１０が生成した電流を用いて供給してもよい。また、逆に、第１の電流源１１０が生成したバイアス電流Ｉｏを基準としたカレントミラー回路を用いて、カレントミラー回路２２０に供給する一定電流Ｉｃｏｎｓｔを生成してもよい。
【００６０】
《発明の実施形態３》
図３は、本発明の実施形態３に係る可変トランスコンダクタ３００の構成を示すブロック図である。可変トランスコンダクタ３００は、第２の電流源１２０の構成が上記の各実施形態と異なっている。なお、本実施形態では、第１のＭＯＳトランジスタＭ１は、ゲート幅がＷ１、ゲート長がＬ１である。また、第２のＭＯＳトランジスタＭ２は、ゲート幅が（Ｉｒｅｆ／Ｉｄｃ）×Ｗ２、ゲート長がＬ２である。
【００６１】
本実施形態における第２の電流源１２０は、電流源３１０、電流源３２０、増幅器３３０、及び電圧電流変換器３４０を備えている。
【００６２】
電流源３１０は、第１の電流源１１０と同じ大きさの電流を出力する電流源である。具体的には、電流源３１０は、第１の電流源１１０と同じ回路構成の電源回路によって構成してもよいし、一方の電流源が生成した電流と同じ大きさの電流を流すカレントミラー回路として他方の電流源を構成してもよい。また、第１の電流源１１０と電流源３１０をともに、基準となる他の電流源と同じ電流を流すカレントミラー回路によって構成してもよい。
【００６３】
電流源３２０は、基準電流Ｉｒｅｆを出力する電流源である。
【００６４】
増幅器３３０は、電流源３１０の出力を抵抗（Ｒ）に流して電圧変換したバイアスと、基準電流（Ｉｒｅｆ）を抵抗（Ｒ）に流して電圧変換したバイアスとの差を増幅率Ａで増幅して出力する。
【００６５】
電圧電流変換器３４０は、増幅器３３０の出力を電流（補正電流Ｉａ）に変換して、第１のＭＯＳトランジスタＭ１のドレインに出力するようになっている。
【００６６】
以上より、補正電流Ｉａは（１１）式のように表わすことができる。
【００６７】
【数１１】
2008283555.tif 000013
【００６８】
すなわち、補正電流Ｉａは、バイアス電流Ｉｏと基準電流Ｉｒｅｆとの差分電流を増幅率Ａで増幅した電流である。この補正電流Ｉａを第１のＭＯＳトランジスタＭ１のドレインに供給する。（４）式よりＩｄｃは、（１２）式のように表わすことができる。
【００６９】
【数１２】
2008283555.tif 000014
【００７０】
これらの式より、バイアス電流Ｉｏは（１３）式のようになる。
【００７１】
【数１３】
2008283555.tif 000015
【００７２】
増幅率Ａが十分大きければ、バイアス電流Ｉｏは（１４）式のように表わせ、また、補正電流Ｉａは（１５）式のように表わせる。
【００７３】
【数１４】
2008283555.tif 000016
【００７４】
【数１５】
2008283555.tif 000017
【００７５】
上記のように、バイアス電流Ｉｏは一定の電流とみなすことができる。
【００７６】
したがって、可変トランスコンダクタ３００では、基準電流Ｉｒｅｆのばらつきが少なければトランスコンダクタンスｇｍの精度もよくなる。すなわち、基準電流Ｉｒｅｆを生成する回路部分と増幅器３３０を精度よく設計すればよく、他の実施形態の可変トランスコンダクタと比べ、半導体製造プロセスの精度を上げる部分が少なくてすむ。
【００７７】
《発明の実施形態４》
図４は、本発明の実施形態４に係る可変トランスコンダクタ４００の構成を示すブロック図である。可変トランスコンダクタ４００は、実施形態３の第２の電流源１２０に変更を加えたものである。具体的には、本実施形態の第２の電流源１２０は、実施形態３の第２の電流源１２０に対して、カレントミラー回路１２１、ＭＯＳトランジスタＭ５、及びＭＯＳトランジスタＭ６を追加したものである。また、増幅器３３０の入力が逆転している。なお、本実施形態では、第２のＭＯＳトランジスタＭ２は、ゲート幅が（Ｉｒｅｆ／Ｉｄｃ）×Ｗ２、ゲート長がＬ２である。
【００７８】
この構成により、可変トランスコンダクタ４００は、実施形態３における補正電流Ｉａの代わりに（Ｉｄｃ−Ｉｂ）を第１のＭＯＳトランジスタＭ１に供給する。電流Ｉｂは、（１６）式に示すように、基準電流Ｉｒｅｆとバイアス電流Ｉｏとの差分電流を増幅率Ａで増幅した電流である。
【００７９】
【数１６】
2008283555.tif 000018
【００８０】
可変トランスコンダクタ４００では、第１のＭＯＳトランジスタＭ１のドレインから電流Ｉｂが引き抜かれることになる。
【００８１】
カレントミラー回路１２１、ＭＯＳトランジスタＭ５、ＭＯＳトランジスタＭ６の部分は、実施形態２に示した回路（図２を参照）と同様であり、ドレイン−ソース電流Ｉｄｃに相当する大きさの電流を第１のＭＯＳトランジスタＭ１に供給する。（４）式より、ドレイン−ソース電流Ｉｄｃは（１７）式で表わせる。
【００８２】
【数１７】
2008283555.tif 000019
【００８３】
この式よりバイアス電流Ｉｏは（１８）式のようになる。
【００８４】
【数１８】
2008283555.tif 000020
【００８５】
増幅率Ａが十分大きければ、バイアス電流Ｉｏは（１９）式のように表わせ、また、電流Ｉｂは（２０）式のように表わせる。
【００８６】
【数１９】
2008283555.tif 000021
【００８７】
【数２０】
2008283555.tif 000022
【００８８】
つまり、（２０）式より、電流Ｉｂは、カレントミラー回路１２１が供給する電流と第１のＭＯＳトランジスタＭ１に流れるべき電流（すなわち、ドレイン−ソース電流Ｉｄｃ）のずれ量と、基準電流Ｉｒｅｆとを加算したものとなる。
【００８９】
そのため、電流Ｉｂの可変範囲は、補正電流Ｉａの可変範囲よりも小さく、本実施形態の増幅器３３０には、実施形態３の増幅器３３０よりもダイナミックレンジが小さいもの採用できる。すなわち、本実施形態によれば、回路設計がより容易になる。また、実施形態３と比べると、本実施形態の第２の電流源１２０ではカレントミラー回路１２１やＭＯＳトランジスタＭ６などの構成要素が追加されているが、増幅器３３０のダイナミックレンジが小さくなれば、用途によっては全体の回路規模としては小さくできる場合もある。
【００９０】
なお、上記の各実施形態で説明した第２の電流源１２０の構成は例示であり、各実施形態で説明した大きさの電流を、第１のＭＯＳトランジスタＭ１に対して供給できれば、例示した構成には限定されない。
【００９１】
《発明の実施形態５》
図５は、本発明の実施形態５に係る可変ゲインアンプ５００を示す図である。可変ゲインアンプ５００は、ＧＭ回路５１０と抵抗素子５２０（抵抗値をＲとする）とを備えている。
【００９２】
ＧＭ回路５１０は、２つの入力端子（＋側入力端子と−側入力端子）、出力端子、及びゲインを制御するための制御信号（Ｃｏｎｔｒｏｌ信号）が入力される端子を有している。出力端子は、抵抗素子５２０と接続されている。
【００９３】
ＧＭ回路５１０は、上記の可変トランスコンダクタ（実施形態１〜４の何れの可変トランスコンダクタでもよい）を２つ備えている。
【００９４】
２つの可変トランスコンダクタの出力端子（第２のＭＯＳトランジスタＭ２のドレイン）は、何れもＧＭ回路５１０の出力端子に接続されている。また、それぞれの第２のＭＯＳトランジスタＭ２のゲートには、Ｃｏｎｔｒｏｌ信号が入力されている。
【００９５】
また、一方の第１のＭＯＳトランジスタＭ１のゲートは、＋側端子に接続され、もう一方の第１のＭＯＳトランジスタＭ１のゲートは、−側端子に接続されている。
【００９６】
ここで、ＧＭ回路５１０内の可変トランスコンダクタのトランスコンダクタンスをＧｍとすると、可変ゲインアンプ５００のゲインは、Ｇｍ×Ｒと表わすことができる。
【００９７】
《発明の実施形態６》
図６は、本発明の実施形態６に係るフィルタ回路６００を示す図である。フィルタ回路６００は、ＧＭ回路５１０と容量素子６１０（容量をＣとする）とを備えている。
【００９８】
ＧＭ回路５１０の出力端子には、容量素子６１０が接続されるとともに、出力が−側入力端子にフィードバックされている。また、＋側入力端子には処理する信号（Ｖｉｎ）が入力されている。
【００９９】
ここで、ＧＭ回路５１０内の可変トランスコンダクタのトランスコンダクタンスをＧｍとすると、フィルタ回路６００のカットオフ周波数Ｆｃは、Ｇｍ／Ｃと表わすことができる。
【０１００】
なお、実施形態５や実施形態６において、ＧＭ回路５１０に用いる可変トランスコンダクタの数は、上記に例示した２つは限定されない。すなわち、複数の可変トランスコンダクタを用いることができる。例えば、可変ゲインアンプ５００のＧＭ回路５１０において、３つ以上の可変トランスコンダクタを用いた場合には、各可変トランスコンダクタの第２のＭＯＳトランジスタのドレインに対して抵抗素子を共通に接続するとともに、それぞれの第２のＭＯＳトランジスタのゲート電位を制御することによってゲインを可変させる。また、フィルタ回路６００のＧＭ回路５１０において、３つ以上の可変トランスコンダクタを用いた場合には、各可変トランスコンダクタの第２のＭＯＳトランジスタのドレインに対して容量素子を共通に接続するとともに、それぞれの第２のＭＯＳトランジスタのゲート電位を制御することによってカットオフ周波数を可変させる。
【産業上の利用可能性】
【０１０１】
本発明に係る可変トランスコンダクタは、出力端子の寄生容量を抑えつつ、トランスコンダクタンスの可変域を拡大できるという効果を有し、可変ゲインアンプやフィルタ回路（例えばローパスフィルタ）等に用いられる可変トランスコンダクタ等として有用である。
【図面の簡単な説明】
【０１０２】
【図１】実施形態１に係る可変トランスコンダクタ１００の構成を示すブロック図である。
【図２】実施形態２に係る可変トランスコンダクタ２００の構成を示すブロック図である。
【図３】実施形態３に係る可変トランスコンダクタ３００の構成を示すブロック図である。
【図４】実施形態４に係る可変トランスコンダクタ４００の構成を示すブロック図である。
【図５】実施形態５に係る可変ゲインアンプ５００を示す図である。
【図６】実施形態６に係るフィルタ回路６００を示す図である。
【符号の説明】
【０１０３】
１００      可変トランスコンダクタ
１１０      第１の電流源
１２０      第２の電流源
１２１      カレントミラー回路
２００      可変トランスコンダクタ
２１０      電流源
２２０      カレントミラー回路
３００      可変トランスコンダクタ
３１０      電流源
３２０      電流源
３３０      増幅器
３４０      電圧電流変換器
４００      可変トランスコンダクタ
５００      可変ゲインアンプ
５１０      ＧＭ回路
５２０      抵抗素子
６００      フィルタ回路
６１０      容量素子
Ｍ１      第１のＭＯＳトランジスタ
Ｍ２      第２のＭＯＳトランジスタ
Ｍ３      第３のＭＯＳトランジスタ
Ｍ４      第４のＭＯＳトランジスタ
Ｍ５      ＭＯＳトランジスタ
Ｍ６      ＭＯＳトランジスタ
【図１】
2008283555.tif 000023
【図２】
2008283555.tif 000024
【図３】
2008283555.tif 000025
【図４】
2008283555.tif 000026
【図５】
2008283555.tif 000027
【図６】
2008283555.tif 000028