(57)【要約】【課題】データバスの利用効率を向上させることにより全体のコストを抑えることを目的とする。【解決手段】複数のフレームバッファ領域と、フレームバッファ領域を制御するメモリコントローラと、表示スクリーンに画像を表示するための表示制御回路と、画像のベクトルデータをフレームバッファに対しレンダリングを行うレンダリングブロックを有するベクトル画像の表示が可能な動画像表示装置において、複数のフレームバッファはそれぞれ別なメモリデバイス上に確保され、かつ、各々別なメモリデバイスに対して独立にコマンドの発行が可能であるコマンド発生手段とアドレス発生手段を有することを特徴とする動画像表示装置等、を提供する。【選択図】図１
2008096838.tif 000002
【特許請求の範囲】
【請求項１】
複数のフレームバッファ領域と、
前記複数のフレームバッファ領域を制御するメモリコントローラと、
表示スクリーンに画像を表示するための表示制御回路と、
画像のベクトルデータをフレームバッファに対しレンダリングを行うレンダリングブロックと、
を有するベクトル画像の表示が可能な動画像表示装置において、
前記複数のフレームバッファはそれぞれ別なメモリデバイス上に確保され、各々別なメモリデバイスに対して独立にコマンドの発行が可能であるコマンド発生手段と、アドレス発生手段と、を有することを特徴とする動画像表示装置。
【請求項２】
表示のための表示フレームからの画像データ読み出しと同時にレンダリングデータの書き込みを行っている描画フレームの該当する位置に対し画像データの書き込みが行えるようにメモリデバイスに対するコマンドの発行が可能であるコマンド発生手段とアドレス生成手段を有することを特徴とする請求項１に記載の動画像表示装置。
【請求項３】
前記レンダリングブロックからの描画フレームへの画像データの書き込み位置を記憶する手段と、表示制御回路からの表示フレームから表示のための画像データの読み出し位置と、前記レンダリングブロックからの画像データの書き込み位置を記憶手段の記憶内容とを判断し、表示フレームからの読み出し画像データを描画フレームの該当する位置に書き込みを行わせるかどうかを判断するコピー動作判断手段を有し、レンダリングによる書き込み動作が行われた位置に対してのコピー動作を行わないことを特徴とする請求項１に記載の動画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画表示を行うシステムで、特にＳＶＧのようなベクトルデータを用いた動画像表示を行う動画表示システムに用いられるメモリ制御回路に適した動画像表示装置に関する。
【背景技術】
【０００２】
従来の動画表示装置に用いられるメモリ制御回路の構成例を図７に示す。図７にて１０１は表示素子、１０２は表示制御回路、１０３はレンダリングブロック、１０４はメモリコントローラ、１０５はメモリデバイスである。
【０００３】
従来の動画像表示装置、特にベクトルデータを扱う表示装置は、フレームバッファとよばれるメモリ領域を用いて表示スクリーンに表示すべきデータを格納する。フレームバッファ内のこの情報を表示制御装置で１行１行読み出し、読み出された情報を表示素子に出力する。フレームバッファに基づく表示装置に接続されている表示スクリーン上でＳＶＧのようなベクトルデータを用いたオブジェクトを動画化するには、先ず、ＳＶＧレンダリング装置にて必要な個所のレンダリングを行う。そして、その結果をフレームバッファに書き込んでいくという手法がとられている。
【０００４】
【特許文献１】特開平８−１３０７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
表示装置は動きが滑らかになるように、１秒間に約３０フレームの表示を行う必要があり、また、表示のための読み出しはフレームバッファ内のデータを１行１行読み出し、表示素子にデータ転送を行う必要がある。そのため、表示用のデータの読み出しとレンダリングによるデータの書き込みがバッファの同じ場所に同時に発生した場合、表示素子上では一度に１つ以上の動画フレームからの情報が表示される事態が生じる。このような問題はフレームティア（frame tear）と呼ばれ、特に動きが大きい画像を表示するときにこの現象は顕著に見られる。
【０００６】
このようなフレームティア現象を解決するため、ダブルバッファリングと呼ばれる手法を利用している表示装置もある。ダブルバッファ化した装置では、フレームバッファ内に２つ以上のメモリ領域を作成し、表示素子を制御している回路へ各メモリ領域から画素情報を供給している。表示素子へ画像データを供給している表示フレームと、現在レンダリングを行い、画像データを更新している作業フレームとを分離し、時間的に切り替えることでフレームバッファへの書き込みと読み出しを同じ場所に同時に起こさなくするものである。
【０００７】
ＳＶＧのようなベクトルデータを用いた動画像の場合、レンダリングすべきデータとして受け取る動画像データはフレーム間の差分データである。このため、ダブルバッファ方式を用いる場合には、差分の画像データをフレームバッファに書き込む前に、もととなるフレームデータをレンダリングして用意しておく。あるいは表示可能となったデータを書き込み用フレームバッファにコピーして用意しておくかのどちらかの対応が必要となる。
【０００８】
以下でフレームバッファ間コピーを行うダブルバッファリングにおける動作について図７を用いて説明する。レンダリングブロック１０３がベクトルデータのレンダリングを行い、その結果をメモリコントローラ１０４を経由してメモリデバイス１０５に書き込みを行う。メモリコントローラ１０４及びメモリデバイス１０５はメモリ空間を複数のフレームバッファとして保持しており、図８は２フレーム分のバッファを有する場合のフレームバッファとそのフレームバッファに書き込まれた画像の状態を図示している。
【０００９】
最初のフレームの書き込みが終了した時点を図８（ａ）は示している。第１フレームの書き込みが終了した時点で、１０２の表示制御回路は第１のフレームバッファ（図８の上側のフレームバッファ）から画像データの読み出しを開始する。同時に、レンダリングブロックは第２フレームのレンダリングに先立ち、第１フレームからの画像データのフレームコピー動作を開始する。
【００１０】
フレームコピー動作の中間段階の状態を図８（ｂ）は示している。フレームコピー動作と表示のための読み出し動作が同時に行われている時のメモリバス上の動作例を図９に示す。図９にてｔ０でフレームコピー動作のための画像データの読み出し動作が開始され、ｔ２からｔ５にて画像データのメモリデバイスからの出力が開始される。メモリデバイスから出力されれた画像データはいったんメモリコントローラ内又はレンダリングブロック内のバッファにバッファリングされる。一方、表示のための画像データの読み出しはｔ４にて開始され、メモリデバイスからの画像データの出力はｔ６からｔ９にかけて行われる。ここで、読み出された画像データは表示制御回路１０２に転送され、表示素子１０１にて実際の画像として表示される。
【００１１】
フレームコピー動作のため先に読み出され、バッファリングされていた画像データはｔ１１で第２の画像フレームへの書き込みが行われ、実際の画像データはｔ１１からｔ１４でメモリデバイスに出力される。フレームコピー動作が終了した時点のフレームバッファ上の画像イメージ図が図８（ｃ）で示される。
【００１２】
コピー動作が終了するとレンダリングブロック１０３は第２フレームのレンダリングを開始する、レンダリングは通常フレーム間の差分部分について行われ、その結果のフレームバッファにおける画像のイメージは図８（ｄ）で示される。
【００１３】
フレームバッファ間コピーを行わず、もととなるフレームデータすべてをレンダリングするためには、もととなるフレームデータをレンダリングすべきデータを保存しておくと同時にフレームレートを満足できるだけのレンダリング能力が必要である。このことはレンダリング部分の高速動作が必要となるためコストアップ要因となる。
【００１４】
また、フレーム間コピーを用いてフレームバッファの内容をコピーしておく場合にはフレームバッファとして用いるメモリデバイスに対し、表示用の読み出し動作、コピー用の読み出し動作に加えてコピー用の書き込み動作が必要である。このことはメモリの帯域幅として少なくとも表示画像の読み出しに要する帯域幅の３倍が必要であることを示し、メモリコントローラ、メモリデバイスとも高速動作が要求され、ひいてはメモリ周りのコストアップ要因となる。
【課題を解決するための手段】
【００１５】
上記従来技術での課題を解決するために本発明は、複数のフレームバッファ領域と、フレームバッファ領域を制御するメモリコントローラと、表示スクリーンに画像を表示するための表示制御回路と、画像のベクトルデータをフレームバッファに対しレンダリングを行うレンダリングブロックを有するベクトル画像の表示が可能な動画像表示装置において、複数のフレームバッファはそれぞれ別なメモリデバイス上に確保され、かつ、各々別なメモリデバイスに対して独立にコマンドの発行が可能であるコマンド発生手段と、アドレス発生手段とを有することを特徴とする動画像表示装置等、を提供する。
【発明の効果】
【００１６】
本発明によれば、ＳＶＧのようなベクトルデータを用いた動画像表示を行う動画表示システムにおいて、安価なメモリデバイスを使用しながら、表示画像を劣化させるフレームティアを回避することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。
【００１８】
（第１の実施例）
図１は本発明の動画表示システムの概略ブロック図であり、１は表示素子、２は表示制御回路、３はレンダリングブロック、４はメモリコントローラ、５はフレームバッファとなるメモリである。
【００１９】
いま、図示されていない入力手段より入力される動画像データに基づき同じく図示されていないコントローラーはレンダリングブロック３に動画像データを入力し、レンダリング動作を開始させる。また、メモリコントローラ４および表示制御回路２にレンダリングブロックが使用する複数のフレームバッファの各々のアドレスを設定する。レンダリングブロック３が最初のフレームのレンダリングを終了すると、図示されていない制御回路は表示制御回路２に対し、表示画像データの読み出しを開始させる。
【００２０】
以下の図で、本発明が行う動作の表示画面上（フレームメモリ上のイメージ）と実際のメモリバスでの動作について説明する。
【００２１】
まず、レンダリングブロックは最初のフレームをレンダリングし、その内容をメモリコントローラを通してフレームバッファに順次書き込む。第１フレームへの書き込みが終了し、画像表示のための読み出しを開始されると、メモリコントローラは読み出した画像を第２のフレームバッファへ読み出しと同時に書き込みを行う。第２フレームへの画像コピーと同時にレンダリングブロックは第２フレームに対するレンダリング結果の書き込みを行う。
【００２２】
これらの動作を行うためのメモリコントローラのブロック図を図２に示す。
【００２３】
図２にて１１はバスから受け取ったメモリアクセス要求を順番化するコマンドキューブロック、１２はコマンドキューブロック１１からのコマンドに基づきメモリデバイスへのアクセスコマンドを発生させるコマンド発生ブロックである。１３はメモリデバイスのアクセスアドレスを発生させるアドレス発生ブロック、１４はメモリデバイスへ出力するデータを蓄え、出力するデータ出力バッファである。１５はメモリデバイスから出力されたデータを受け取り内部のバスへ出力するためのデータ入力バッファである。
【００２４】
いま、このメモリコントローラの動きを図３のタイミングチャートを用いて説明する。図３ではＣＭＤ１に接続されたメモリデバイスのデータを表示のために読み出しを行いつつ、ＣＭＤ２に接続されたメモリデバイスの該当するアドレス位置にデータの書き込みを行っている例を示したものである。メモリデバイスにはＣＡＳレイテンシーが２のものが接続されているとして図示している。
【００２５】
図３のタイミングチャートにてｔ０でメモリコントローラはＣＭＤ１に対しデータ読み出しのための最後のコマンドを発行する。この図の時点ではＣＭＤ１に接続されたメモリデバイスから画像データを読み出し、ＣＭＤ２に接続されたメモリデバイスに書きこむ状態であるとする、また、読み出すのに必要なその他の設定はｔ０以前になされているとする。
【００２６】
読み出されたデータがデータバス上に出力されるタイミングはデバイスによって決まっていて、この例ではｔ２のタイミングでメモリデバイスから出力されているとする。このタイミングがわかっているので、メモリコントローラは書き込みを行う対象であるＣＭＤ２に接続されたデバイスに対し、ｔ２のタイミングでデータバス上に出力されている画像データを対応するアドレス位置に書き込みが行われるように、コマンドを出力する。即ち、ｔ２にて書き込みのための最後のコマンドと該当するアドレスを出力する。ＣＭＤ２に接続されたメモリデバイスは、このコマンドを受けてデータバス上に存在する画像データをｔ２以降、順次該当するアドレス位置に格納を行う。
【００２７】
（第２の実施例）
図４にメモリコントローラブロックの第２の実施例を示す。第１の実施例ではベクトルデータのメモリへの書き込みは表示画像の書き込みにて上書きがされないように、書き込み動作が終了してからおこなう必要がある。しかしながら、第２の実施例ではレンダリングブロックが書き込みを行ったアドレスを記憶しておき、コピー動作時にすでにレンダリングブロックにより書き込みが行われたかどうかを判断する。さらに、コピー動作を実施するかしないかを決定することで、コピー動作とレンダリング動作を平行して行えるようにするものである。
【００２８】
図４にて１１はバスから受け取ったメモリアクセス要求を順番化するコマンドキューブロック、１２はコマンドキューブロック１１からのコマンドに基づきメモリデバイスへのアクセスコマンドを発生させるコマンド発生ブロックである。１３はメモリデバイスのアクセスアドレスを発生させるアドレス発生ブロック、１４はメモリデバイスへ出力するデータを蓄え、出力するデータ出力バッファである。１５はメモリデバイスから出力されたデータを受け取り内部のバスへ出力するためのデータ入力バッファ、２０は書き込みアドレス記憶手段、２１はコピー動作判断手段である。
【００２９】
図４で示したメモリコントローラブロックが実際にフレーム間コピーを行うかどうかの判断を行う際の判断フローを図５に示す。図５の説明において、表示画像はフレームバッファ１に、レンダリングの書き込みはフレームバッファ２に対し行われるとし、また、書き込みおよび読み出しアドレスから画面上の画像データの位置が特定できるものとして説明する。画像表示、および、画像のレンダリングはフレームティアを防止するためフレーム間で同期を取る必要があるため、フレームの表示、およびフレームのレンダリング開始は同期を取って開始される（図５にてページ開始（３１）が相当する）。
【００３０】
ページの開始時にまず、先のページで記憶しておいた書き込み位置に関するアドレス情報をクリアする（３２）。
【００３１】
画像表示のためあるいはレンダリング結果の書き込みのためのメモリアクセスが発生すると、アクセスが書き込みであるか読み出しであるかを判断する（３３）。
【００３２】
読み出しである場合、すでにフレームバッファ２においてレンダリングブロックからの書き込みが行われたアドレスに相当するフレームバッファ１のアドレスに対する読み出しかどうかを判断する（３４）。
【００３３】
書き込みが行われていないアドレスに対する読み出しであった場合には画像データの読み出しと同時にフレーム間コピー動作を行わせるようにコマンド発生回路１２及びアドレス発生回路１３を動作させる（３５）。すでに書き込みが行われたアドレスに対する読み出しであった場合には何らの動作も起こさずページ終了判断（３６）に移行する。
【００３４】
ページ終了判断処理は、別途設定される画像のフレームごとの表示、レンダリングのフレームごとの書き込みが終了すると設定されるフラグに基づき、両方のフラグが終了設定されている場合にページの終了と判断する。
【００３５】
通常は３３にて次のアクセスを待つことになる。なお、このフラグのクリアは３２にて行われる。
【００３６】
レンダリングブロックからの画像データの書き込みの場合には判断３３から判断３７に移行する。
【００３７】
判断３７ではレンダリングブロックの書き込みアドレスから書き込みが行われた画像フレームでの位置を判断し、すでに書き込みが行われたことのある画像ラインかどうかをまず判断する。
【００３８】
書き込みが行われたことのない画像ラインであった場合には書き込みが行われたライン番号、ラインでの書き込みの開始位置と終了位置をアクセスアドレスから算出し、それらを記憶しておく（３８）。
【００３９】
すでに書き込まれたことのある画像ラインに対する書き込みであった場合には、画像ラインに対する今回の書き込みが記憶されている位置の範囲にあるかどうかを判断する（３９及び４１）。
【００４０】
記憶されている範囲外であったならば、その内容を更新する（４０及び４２）。
【００４１】
画像表示及びページのレンダリングが共に終了している場合にはページ単位での処理を終了する（４３）。
【００４２】
これらのフローをフレームバッファ上の画像イメージで示したものが図６である。図６（ａ）は最初のフレームのレンダリングが終了した時点を示す。この後、第２フレームのレンダリングと第１フレームの表示素子への画像出力が開始される。図６（ｂ）は画像表示およびレンダリングの途中の状態を示したもので、下側の第２フレームにおいてはフレームの上側から順に表示素子への画像データ出力に伴いコピーされた画像データが書き込まれている。また、第２フレームの画面下半分にはレンダリングブロックにより書き込まれた画像データがすでに存在している様子をあらわしている。第２の実施例のブロック図及びフローに従えば、すでに書き込まれているレンダリングされた画像位置に対するフレームコピー動作は行われないので、最終的にできあがる第２フレームの画像イメージは図６（ｃ）のようになる。
【００４３】
なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例を用いた表示装置の概略ブロック図である。
【図２】本発明のメモリコントローラの概略ブロック図である。
【図３】本発明のメモリコントローラの動作を説明するためのタイミングチャートである。
【図４】本発明のメモリコントローラの第２の実施例を示す概略ブロック図である。
【図５】本発明の動作フローを説明する図である。
【図６】本発明のメモリコントローラの動作を説明するためのフレームバッファのイメージ図である。
【図７】従来の表示装置の概略ブロック図である。
【図８】ダブルバッファにおけるフレームコピーを説明する図である。
【図９】従来例の動作を説明するためのタイミングチャートである。
【符号の説明】
【００４５】
１：表示素子
２：表示制御回路
３：レンダリングブロック
４：メモリコントローラ
５：メモリデバイス
１１：コマンドキューブロック
１２：コマンド発生ブロック
１３：アドレス発生ブロック
１４：データ出力バッファ
１５：データ入力バッファ
２０：書き込みアドレス記憶手段
２１：コピー動作判断手段
【図１】
2008096838.tif 000003
【図２】
2008096838.tif 000004
【図３】
2008096838.tif 000005
【図４】
2008096838.tif 000006
【図５】
2008096838.tif 000007
【図６】
2008096838.tif 000008
【図７】
2008096838.tif 000009
【図８】
2008096838.tif 000010
【図９】
2008096838.tif 000011