(57)【要約】【課題】幅広い温度範囲にわたって誤動作の発生を防止することが可能な半導体記憶装置を提供する。【解決手段】基板温度を検知し温度検知信号を出力する温度検知回路１５、温度検知信号を与えられ基板バイアスコントロール信号を出力する基板バイアスコントロール回路１４、−０．５Ｖを発生する基板バイアス発生回路１０、基板に−０．５Ｖと０Ｖのいずれかを選択的に印加するため基板と基板バイアス発生回路の出力端子又は接地電圧端子との接続の切替を行う基板バイアススイッチ部１７とを備え、基板バイアスコントロール回路１４は基板温度が０度以上である場合−０．５Ｖ、０度より低い場合０Ｖを選択するように基板バイアススイッチ部を制御する。【選択図】図１
2008004153.tif 000002
【特許請求の範囲】
【請求項１】
セルトランジスタ及びセルキャパシタを含む半導体記憶装置において、
前記セルトランジスタが形成された半導体基板の温度を検知し、温度検知信号を出力する温度検知回路と、
接地電圧より低い基板バイアス電圧を発生する基板バイアス発生回路と、
前記半導体基板に、前記基板バイアス電圧と接地電圧とのいずれかを選択的に印加するため、前記半導体基板と、前記基板バイアス発生回路の出力端子又は接地電圧端子との接続の切替を行う基板バイアススイッチ部と、
前記温度検地回路からの前記温度検知信号が前記半導体基板の温度が摂氏０度以上であることを示している場合、前記基板バイアス電圧を前記半導体基板に印加し、前記半導体基板の温度が摂氏０度より低いことを示している場合、前記接地電圧を前記半導体基板に印加するように、前記基板バイアススイッチ部を制御する基板バイアスコントロール回路と
を備えたことを特徴とする半導体記憶装置。
【請求項２】
前記基板バイアスコントロール回路は、前記温度検知信号が示す前記半導体基板の温度が摂氏０度より低い場合、前記基板バイアス発生回路の動作を停止させることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
セルトランジスタ及びセルキャパシタを含む半導体記憶装置において、
前記セルトランジスタが形成された半導体基板の温度を検知し、温度検知信号を出力する温度検知回路と、
前記温度検知信号を与えられ、基板バイアスコントロール信号を出力する基板バイアスコントロール回路と、
第１の基板バイアス電圧と、この第１の基板バイアス電圧より高い第２の基板バイアス電圧とを発生する基板バイアス発生回路と、
前記半導体基板に、前記第１、第２の基板バイアス電圧のいずれかを選択的に印加するため、前記基板バイアス発生回路の出力端子と前記半導体基板との間の接続の切替を行う基板バイアススイッチ部と、
前記温度検地回路からの前記温度検知信号が前記半導体基板の温度が所定温度以上であることを示している場合、前記第１の基板バイアス電圧を選択し、前記温度検地回路からの前記温度検地信号が前記半導体基板の温度が前記所定温度より低いことを示している場合、前記第２の基板バイアス電圧を選択するように、前記基板バイアススイッチ部を制御する基板バイアスコントロール回路と
を備えたことを特徴とする半導体記憶装置。
【請求項４】
セルトランジスタ及びセルキャパシタを含む半導体記憶装置において、
前記セルトランジスタが形成された半導体基板の温度を検知し、温度検知信号を出力する温度検知回路と、
前記温度検知信号を与えられ、基板バイアスコントロール信号を出力する基板バイアスコントロール回路と、
第１の基板バイアス電圧＜第２の基板バイアス電圧＜第kの基板バイアス電圧（kは３以上でn−２（nは３以上の整数）以下の整数）＜第ｎ−１の基板バイアス電圧＜第nの基板バイアス電圧）の関係にある前記第１〜第nの基板バイアス電圧を発生する基板バイアス発生回路と、
前記半導体基板に、前記第１〜第nの基板バイアス電圧のいずれか１つを選択的に印加するため、前記基板バイアス発生回路の出力端子と前記半導体基板との間の接続の切替を行う基板バイアススイッチ部と、
を備え、
前記基板バイアスコントロール回路は、前記温度検知信号が示す前記半導体基板の温度が第１の所定温度以上である場合、前記第１の基板バイアス電圧を選択し、前記半導体基板の温度が前記第１の所定温度より低く第２の所定温度以上である場合、前記第２の基板バイアス電圧を選択し、前記半導体基板の温度が前記第２の所定温度より低く第kの所定温度以上である場合、第kの基板バイアス電圧を選択し、前記半導体基板の温度が前記第n−２の所定温度より低く第n−１の所定温度以上である場合、第n−１の基板バイアス電圧を選択し、前記半導体基板の温度が前記第n−１の所定温度より低い場合、第nの基板バイアス電圧を選択するように、前記基板バイアススイッチ部を制御することを特徴とする半導体記憶装置。
【請求項５】
前記セルトランジスタのドレイン又はソースにセルキャパシタ接続抵抗を介して前記セルキャパシタが接続され、ソース又はドレインにビット線接続抵抗を介してビット線が接続されており、ゲートにワード線が接続されていることを特徴とする請求項１乃至４のいずれか一に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置において、例えばダイナミック型ランダムアクセスメモリにおけるこれまでの用途には、スーパコンピュータやパーソナルコンピュータ等があった。これらは屋内用途であるため、保証温度範囲も０℃から８５℃と比較的狭かった。
【０００３】
しかし、近年は携帯電話等の携帯機器においても使用されるようになり、保証温度範囲は−３０℃から８５℃と広い範囲での性能確保が要求されるようになってきている。このような市場要求下における従来技術の問題について、説明する。
【０００４】
各メモリセルは、１つのセルトランジスタと１つのセルキャパシタとを有し、セルトランジスタのソース又はドレインが寄生抵抗としてのセルキャパシタ接続抵抗を介してセルキャパシタに接続され、ドレイン又はソースが寄生抵抗としてのビット線接続抵抗を介してビット線に接続されている。ビット線は、センスアンプに接続されている。
【０００５】
ワード線電位がセルトランジスタのゲートに印加されてセルトランジスタがオンし、ビット線から与えられたデータがセルトランジスタを介してセルキャパシタに与えられて蓄えられる。
【０００６】
セルキャパシタに蓄積されたセルデータの読出し／書き込みは、セルトランジスタ、ビット線およびセンスアンプを介して行われる。
【０００７】
通常、セルトランジスタの閾値特性を改善するため、半導体基板に基板バイアス電圧が−０．５Ｖ程度印加されている。
【０００８】
実際のメモリセルには様々な寄生抵抗が存在するが、ここでは抵抗値が高く影響が大きいものとして、セルキャパシタ接続抵抗とビット線接続抵抗とを考慮する。
【０００９】
ビット線接続抵抗とセルキャパシタ接続抵抗とは、共に温度依存性がある。両者とも、温度が低くなるにつれて抵抗値が増加する。例えば、８５℃から−３０℃まで温度が下がると、ビット線接続抵抗及びセルキャパシタ接続抵抗は、抵抗値が１．１〜１．２倍に増加する。
【００１０】
このことは、「（１）寄生抵抗はセルデータの読出し／書き込みに要する時間が低温で長くなるように作用する」ことを意味する。
【００１１】
次に、セルトランジスタの閾値と電流との関係について考える。低温になるとセルトランジスの閾値が上昇し、電流も増加することになる。
【００１２】
従って、「（２）低温ではセルトランジスタの電流が増加するが閾値が上昇し、このことはセルデータの読出し／書き込みに要する時間が低温で長くなるように作用する」ことになる。
【００１３】
このように、「（３）温度が低下すると寄生抵抗の増加とセントランジスタの閾値上昇によりセルデータの読み出し／書き込みに要する時間は長くなるように作用する」ことになる。
【００１４】
またその一方で、低温になると周辺回路を構成するトランジスタの駆動力が増加し、ワード線ドライバコントロール信号やセンスアンプコントロール信号を発生するタイミングが早まることになる。
【００１５】
その結果、「（４）ワード線の活性時間やセンスアンプのデータ待機時間が短くなり、セルデータの読出し／書き込みに割り当てられる時間が短くなる」ことを意味する。
【００１６】
上記（１）から（４）を総合すると、低温ではセルデータの読出し／書き込みに要する時間が長くなるが、その一方で読出し／書き込みに割り当てられる時間が短くなる現象が起きることになる。
【００１７】
このことは、低温ではセルデータの読出し／書き込みに対するタイミングマ−ジンが狭くなり、信号のタイミングに起因した読出し不良が発生しやすくなることを意味する。即ち、ビット線間の電位差が不十分な状態でセンスアンプが活性化されて、誤動作を招く場合があった。
【００１８】
上術のように、携帯機器向けのダイナミック型ランダムアクセスメモリは−３０℃まで動作を保証する必要があるため、低温でのセルデータの読出し／書き込みに対するタイミングマージンの確保が要求されるが、従来はマージンを十分確保することができず誤動作を招いていた。
【００１９】
以下、従来のダイナミック型ランダムアクセスメモリを開示した文献名を記載する。
【特許文献１】特公平５−５６６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は上記事情に鑑み、幅広い温度範囲にわたって誤動作の発生を防止することが可能な半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の一態様による半導体記憶装置は、本発明の一態様による半導体記憶装置は、セルトランジスタ及びセルキャパシタを含み、前記セルトランジスタが形成された半導体基板の温度を検知し、温度検知信号を出力する温度検知回路と、接地電圧より低い基板バイアス電圧を発生する基板バイアス発生回路と、前記半導体基板に、前記基板バイアス電圧と接地電圧とのいずれかを選択的に印加するため、前記半導体基板と、前記基板バイアス発生回路の出力端子又は接地電圧端子との接続の切替を行う基板バイアススイッチ部と、前記温度検地回路からの前記温度検知信号が前記半導体基板の温度が摂氏０度以上であることを示している場合、前記基板バイアス電圧を前記半導体基板に印加し、前記半導体基板の温度が摂氏０度より低いことを示している場合、前記接地電圧を前記半導体基板に印加するように、前記基板バイアススイッチ部を制御する基板バイアスコントロール回路とを備えたことを特徴とする。
【００２２】
本発明の一態様による半導体記憶装置は、セルトランジスタ及びセルキャパシタを含み、前記セルトランジスタが形成された半導体基板の温度を検知し、温度検知信号を出力する温度検知回路と、前記温度検知信号を与えられ、基板バイアスコントロール信号を出力する基板バイアスコントロール回路と、第１の基板バイアス電圧と、この第１の基板バイアス電圧より高い第２の基板バイアス電圧とを発生する基板バイアス発生回路と、前記半導体基板に、前記第１、第２の基板バイアス電圧のいずれかを選択的に印加するため、前記基板バイアス発生回路の出力端子と前記半導体基板との間の接続の切替を行う基板バイアススイッチ部と、前記温度検地回路からの前記温度検知信号が前記半導体基板の温度が所定温度以上であることを示している場合、前記第１の基板バイアス電圧を選択し、前記温度検地回路からの前記温度検地信号が前記半導体基板の温度が前記所定温度より低いことを示している場合、前記第２の基板バイアス電圧を選択するように、前記基板バイアススイッチ部を制御する基板バイアスコントロール回路とを備えたことを特徴とする。
【００２３】
本発明の一態様による半導体記憶装置は、セルトランジスタ及びセルキャパシタを含み、前記セルトランジスタが形成された半導体基板の温度を検知し、温度検知信号を出力する温度検知回路と、前記温度検知信号を与えられ、基板バイアスコントロール信号を出力する基板バイアスコントロール回路と、第１の基板バイアス電圧＜第２の基板バイアス電圧＜第kの基板バイアス電圧（kは３以上でn−２（nは３以上の整数）以下の整数）＜第ｎ−１の基板バイアス電圧＜第nの基板バイアス電圧）の関係にある前記第１〜第nの基板バイアス電圧を発生する基板バイアス発生回路と、前記半導体基板に、前記第１〜第nの基板バイアス電圧のいずれか１つを選択的に印加するため、前記基板バイアス発生回路の出力端子と前記半導体基板との間の接続の切替を行う基板バイアススイッチ部と、を備え、前記基板バイアスコントロール回路は、前記温度検知信号が示す前記半導体基板の温度が第１の所定温度以上である場合、前記第１の基板バイアス電圧を選択し、前記半導体基板の温度が前記第１の所定温度より低く第２の所定温度以上である場合、前記第２の基板バイアス電圧を選択し、前記半導体基板の温度が前記第２の所定温度より低く第kの所定温度以上である場合、第kの基板バイアス電圧を選択し、前記半導体基板の温度が前記第n−２の所定温度より低く第n−１の所定温度以上である場合、第n−１の基板バイアス電圧を選択し、前記半導体基板の温度が前記第n−１の所定温度より低い場合、第nの基板バイアス電圧を選択するように、前記基板バイアススイッチ部を制御することを特徴とする。
【発明の効果】
【００２４】
本発明の半導体記憶装置によれば、幅広い温度範囲にわたって誤動作の発生を防止することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面を参照して説明する。
【００２６】
（１）第１の実施の形態
図１に、本発明の第１の実施の形態によるダイナミック型ランダムアクセスメモリの回路構成を示す。
【００２７】
各メモリセルには、１つのセルトランジスタ３と１つのセルキャパシタ１とが含まれる。セルトランジスタ３のゲートにはワード線４が接続され、ワード線ドライバ７により駆動される。ワード線ドライバ７の動作は、ワード線ドライバコントロール信号８により制御される。
【００２８】
セルトランジスタ３のソース又はドレインが寄生抵抗としてのセルキャパシタ接続抵抗２を介してセルキャパシタ１に接続され、ドレイン又はソースが寄生抵抗としてのビット線接続抵抗５を介してビット線６に接続されている。ビット線６は、センスアンプ１１に接続されている。センスアンプ１１の動作は、センスアンプコントロール信号１２により制御される。
【００２９】
メモリセルには様々な寄生抵抗が存在するが、ここでは抵抗値が高く影響が大きいものとしてセルキャパシタ接続抵抗２とビット線接続抵抗５とを考慮する。
【００３０】
ワード線４が立ち上がるとハイレベルの電位がセルトランジスタ３のゲートに印加されてセルトランジスタ３がオンし、ビット線４から与えられたデータがセルトランジスタ３を介してセルキャパシタ１に与えられて蓄積される。
【００３１】
セルキャパシタ１に蓄積されたセルデータの読出し／書き込みは、セルトランジスタ３、ビット線６およびセンスアンプ１１を介して行われる。センスアンプ１１で増幅されたデータは、さらに次段センスアンプ１３へ送られて増幅されて読み出される。
【００３２】
ここで、セルトランジスタ１の閾値特性を改善するため、基板バイアス発生回路１０によってセルトランジスタ３が形成された半導体基板に基板バイアス電圧ＶBBとしてが印加される。
【００３３】
さらに第１の実施の形態では、トランジスタ１７Ａ及び１７Ｂを含む基板バイアススイッチ部１７、基板バイアスコントロール回路１４、温度検知回路１５を有する。
【００３４】
メモリセルトランジスタ３が形成されている半導体基板に、基板バイアススイッチ部１７におけるトランジスタ１７Ａを介して基板バイアス発生回路１０の出力端子が接続され、あるいはトランジスタ１７Ｂを介して接地端子１６が接続されている。
【００３５】
トランジスタ１７Ａ及び１７Ｂは、それぞれのゲートが基板バイアスコントロール回路１４に接続されておりそれぞれのオン／オフが制御される。
【００３６】
基板バイアス発生回路１０の動作は、基板バイアスコントロール回路１４によって制御される。
【００３７】
また、基板バイアスコントロール回路１４には、半導体基板の温度を検知する温度検知回路１５が出力した基板温度信号が与えられる。
【００３８】
第１の実施の形態は、温度検知回路１５が検知した基板温度に基づいて、半導体基板に基板バイアス電圧ＶBBとして接地電圧ＶSS（０Ｖ）又は接地電圧より低い電圧（−０．５Ｖ）を印加する点に特徴がある。
【００３９】
このような構成を備えた第１の実施の形態の動作について説明する。
【００４０】
基板バイアス発生回路１０が、半導体基板の温度を検知して基板温度信号を基板バイアスコントロール回路１４に出力する。基板バイアスコントロール回路１４は、検知された基板温度に基づいて基板バイアススイッチ部１７、基板バイアス発生回路１０の動作を制御する。
【００４１】
温度検知回路１５で検知された基板温度が０℃以上である場合は、基板バイアスコントロール回路１４が基板バイアス発生回路１０を動作させ、−０．５Ｖの基板バイアス電圧ＶBBを発生させる。
【００４２】
さらに基板バイアスコントロール回路１４は、基板バイアススイッチ部１７におけるトランジスタ１７Ａをオンし、トランジスタ１７Ｂをオフするように制御する。トランジスタ１７Ａがオンすることにより、−０．５Ｖが基板バイアス電圧ＶBBとしてセルトランジスタ３が形成されている半導体基板に印加される。
【００４３】
逆に、温度検知回路１５で検知された基板温度が０℃より低い場合は、基板バイアスコントロール回路１４は基板バイアス発生回路１０の動作を停止し、さらに基板バイアススイッチ部１７のトランジスタ１７Ａをオフし、トランジスタ１７Ｂをオンするように制御する。トランジスタ１７Ｂがオンすることにより、接地電圧ＶSS、即ち０Ｖが基板バイアス電圧ＶBBとしてセルトランジスタ３が形成されている半導体基板に印加される。
【００４４】
このように、基板温度が０℃以上の場合にはセルトランジスタ３が形成された基板が−０．５Ｖにバイアスされ、０℃より低い場合は接地電圧ＶSSにバイアスされる。
【００４５】
ここで、図２と図３にそれぞれビット線接続抵抗５とセルキャパシタ接続抵抗２の温度依存性を示す。両者とも温度が低くなるにつれ抵抗が増加し、８５℃から−３０℃に温度が下がるとビット線接続抵抗５は１０６０Ωから１１８０Ωへ１．１倍増加し、セルキャパシタ接続抵抗２は１１３６０Ωから１３７８０Ωへ１．２倍増加している。
【００４６】
このため、上述したように、寄生抵抗はセルデータの読出し／書き込みに要する時間が低温で長くなるように作用する。
【００４７】
さらに、図４と図５に、基板バイアス電圧ＶBBとして基板温度にかかわらず一定の−０．５Ｖが半導体基板に印加されたときのセルトランジスタ３の閾値と電流とをそれぞれ示す。
【００４８】
基板温度が低温になると、セルトランジスの閾値は上昇する。例えば、基板温度が８５℃から−３０℃へ下降すると、閾値電圧は０．1Ｖ上昇する。また、基板温度が低温になるとドレイン電流が増える。例えば、基板温度が８５℃から−３０℃になると、ドレイン電流が2．５μＡ増加する。
【００４９】
よって、上述したように、低温でのセルトランジスタの電流増加は、セルデータの読出し／書き込みに要する時間が低温で短くなるように作用する。しかし、その一方で、セルトランジスタの閾値の上昇は逆に作用する。
【００５０】
しかしまた、低温になると周辺回路トランジスタの駆動力が増加し、ワード線ドライバコントロール信号８やセンスアンプコントロール信号１２の発生タイミングが早まり、ワード線４の活性時間やセンスアンプ１１のデータ待機時間が短くなって、セルデータの読出し／書き込みに割り当てられる時間が短くなる。この結果、低温ではセルデータの読出し／書き込みに要する時間が長くなるが、その一方で読出し／書き込みに割り当てられる時間が短くなる現象が起きることになる。
【００５１】
第１の実施の形態では、基板温度が０℃以上で−０．５Ｖを基板バイアス電圧ＶBBとして半導体基板に印加し、０℃よりも低い温度で０Ｖを印加する。そこで、基板バイアス電圧ＶBBとして−０．５Ｖが印加された場合と、接地電圧ＶSS（０Ｖ）が印加された場合とにおける、セルトランジスタの閾値電圧とドレイン電流の温度依存性をそれぞれ図６及び図７に示す。
【００５２】
図６より、半導体基板の温度が−３０℃において、基板バイアス電圧ＶBBを−０．５Ｖから接地電圧ＶSS（０Ｖ）に変更すると、セルトランジスタの閾値電圧は約０．１３Ｖ（約１１％）低下し、図７より電流は１．７μＡ（約５％）増加することがわかる。
【００５３】
第１の実施の形態では上述したように、基板温度が０℃以上の場合と０℃より低い場合とで、半導体基板に印加する電圧が異なり、この場合のセルトランジスタ３の閾値電圧とドレイン電流との温度依存性をそれぞれ図８と図９とに示す。
【００５４】
基板温度が０℃以上である場合は、セルトランジスタ３が形成された半導体基板が−０．５Ｖにバイアスされるが、０℃より低い場合には接地電圧ＶSS（０Ｖ）にバイアスされる。これにより、低温時には図９に示されるようにセルトランジスタ３の閾値電圧を低下させ、図８に示されるようにドレイン電流を増加させて、電流駆動能力を高めることができる。
【００５５】
この結果、電源電圧が低い場合であっても、低温時におけるセルデータの読出し／書き込みに対するタイミングマージンを十分確保することができる。
【００５６】
次に、参考例としてのダイナミック型ランダムアクセスメモリについて、その構成を示した図１０を参照して説明する。
【００５７】
この回路構成は、図１に示された上記第１の実施の形態と比較し、基板バイアススイッチ部１７、基板バイアスコントロール回路１４、温度検知回路１５が設けられていない点で相違する。上記第１の実施の形態と共通する要素には同一の番号を付して説明を省略する。
【００５８】
この参考例では、半導体基板の温度にかかわらず、セルトランジスタ３が形成された半導体基板に基板バイアス発生回路が発生した一定の基板バイアス電圧ＶBBが印加される。
【００５９】
上述したように、低温ではセルデータの読出し／書き込みに要する時間が長くなるが、読出し／書き込みに割り当てられる時間は短くなる。これにより、低温ではセルデータの読出し／書き込みに対するタイミングマ−ジンが狭くなることになる。
【００６０】
参考例における半導体基板が−３０℃での信号タイミング起因の読出し不良について、電位の時間的変化を示した図１１を参照して説明する。
【００６１】
例えば８５℃という高温では、ワード線電位１０１が立ち上った後、セルキャパシタ１からの電荷により、Ｓ１点においてビット線電位（８５℃）１０２がハイレベル、ローレベルへ開き始めて、センスアンプコントロール信号（８５℃）１０３によりセンスアンプ１１が活性化され、ビット線６の間の電位差が増幅される。
【００６２】
しかし、例えば−３０℃というような低温では、ビット線電位（−３０℃）２０１の開き始めがＳ２点まで遅れ、その一方でセンスアンプコントロール信号（−３０℃）２０２が出力されるタイミングは早まる。
【００６３】
この結果、ビット線６の間の電位差が不十分な状態でセンスアンプ１１が活性化され、誤動作、即ちセルデータと逆の方向に増幅する現象を招くおそれがある。
【００６４】
これに対し、上記第１の実施の形態によれば、セルトランジスタが形成された半導体基板の温度を検知し、あらかじめ設定した温度において、接地電圧ＶSS（０Ｖ）と基板バイアス発生回路が発生した電圧（−０．５Ｖ）との間で基板バイアス電圧ＶBBを切り替えることにより、所定温度より低い低温でのセルトランジスタの閾値を下げて電流駆動能力を上げることができるので、電源電圧が低い場合であっても低温時におけるセルデータの読出し／書き込みに対するタイミングマージンを十分確保することが可能である。
【００６５】
上述した第１の実施の形態は一例であって、本発明を限定するものではなく本発明の技術的範囲内において様々に変形することが可能である。
【００６６】
例えば、上記第１の実施の形態では、基板バイアス温度ＶBBを切り替える所定温度を０℃としたが、０℃に限らず回路素子の構成や製造プロセス等により決定される最適な温度で切り替わるようにすればよい。
【００６７】
また、基板バイアス電圧ＶBBを接地電圧（０Ｖ）又は−０．５Ｖとの間で切り替えているが、これらの電圧に限らず回路素子の構成や製造プロセス等に従って最適化された電圧を用いればよい。以下に、本発明の他の実施の形態について述べる。
【００６８】
（２）第２の実施の形態
図１２に、本発明の第２の実施の形態によるダイナミック型ランダムアクセスメモリの回路構成を示す。
【００６９】
上記第１の実施の形態では、基板バイアス電圧ＶBBとして接地電圧ＶSS（０Ｖ）と−０．５Ｖとを切り替えており、−０．５Ｖを基板バイアス発生回路１０により発生している。
【００７０】
第２の実施の形態では、基板バイアス発生回路２０により２種類の基板バイアス電圧ＶBB１、ＶBB２を発生する。それぞれの基板バイアス電圧ＶBB１、ＶBB２の電圧は、回路素子の構成や製造プロセス等に従って最適化された値に設定すればよい。電圧を切り替えるときの所定温度も同様に、回路素子の構成や製造プロセス等により決定される最適な温度に設定することができる。
【００７１】
基板バイアス発生回路２０における基板バイアス電圧ＶBB１、ＶBB２をそれぞれ出力する出力端子と半導体基板との間には、基板バイアススイッチ部２７におけるトランジスタ２７Ａ、２７Ｂのソース、ドレインが接続されている。温度検知回路１５が検知した基板温度に基づいて基板バイアスコントロール回路２４からスイッチング制御信号がトランジスタ２７Ａ、２７Ｂのゲートに与えられてオン／オフが制御され、いずれか一方がオンし他方がオフする。２種類の基板バイアス電圧ＶBB１、ＶBB２のいずれか一方が選択されて半導体基板に印加される。
【００７２】
ここで、基板バイアス電圧ＶBB１、ＶBB２はＶBB１＜ＶBB２の関係にある。第２の実施の形態によれば、半導体基板が所定温度以上である場合は相対的に低い基板バイアス電圧ＶBB１が半導体基板に印加され、所定温度より低い場合には高い基板バイアス電圧ＶBB２が印加される。
【００７３】
上記第１、第２の実施の形態では、基板バイアス電圧ＶBBとして少なくとも２種類用意し、１つの所定温度でいずれか一方に切り替えている。しかし、３種類以上の基板バイアス電圧ＶBBを用意し、２つ以上の所定温度で選択的に半導体基板に印加してもよい。この場合の実施の形態について、本発明の第３の実施の形態として説明する。
【００７４】
（３）第３の実施の形態
図１３に、本発明の第３の実施の形態によるダイナミック型ランダムアクセスメモリの構成を示す。
【００７５】
第３の実施の形態では、基板バイアス発生回路３０によりｎ（ｎは３以上の整数）種類の基板バイアス電圧ＶBB１、ＶBB２、…、ＶBBnを発生する。それぞれの基板バイアス電圧ＶBB１、ＶBB２、…、ＶBBnの電圧は、回路素子の構成や製造プロセス等に従って最適化された値に設定することができる。電圧を切り替えるときの所定温度も同様に、回路素子の構成や製造プロセス等により決定される最適な温度に設定すればよい。
【００７６】
基板バイアス発生回路３０における基板バイアス電圧ＶBB１、ＶBB２、…、ＶBBnをそれぞれ出力する出力端子と半導体基板との間には、基板バイアススイッチ部３７におけるトランジスタ３７１、３７２、…３７nのソース、ドレインが接続されている。温度検知回路１５が検知した基板温度に基づいて基板バイアスコントロール回路３４からスイッチング制御信号がトランジスタ３７１、３７２、…３７nのゲートに与えられてオン／オフが制御され、いずれか一つがオンし他は全てオフする。これにより、いずれか１つの基板バイアス電圧Ｖが選択されて半導体基板に印加される。
【００７７】
ここで、基板バイアス電圧ＶBB１、ＶBB２、…、ＶBBnはＶBB１＜ＶBB２＜、…、＜ＶBBnの関係にあり、半導体基板が第１の所定温度以上である場合は最も低い基板バイアス電圧ＶBB１が印加され、第１の所定温度より低く第２の所定温度以上である場合は次に低い基板バイアス電圧ＶBB２が印加され、…、第n−２の所定温度より低く第n−１の所定温度以上である場合は基板バイアス電圧ＶBB（n−１）が印加され、第n−１の所定温度より低い場合は基板バイアス電圧ＶBBnが印加される。
【００７８】
このように、第３の実施の形態では、半導体基板の温度が低下するに従って徐々に電圧の高い基板バイアス電圧が半導体基板に印加されていくことになる。
【００７９】
上記実施の形態では、いずれもダイナミック型ランダムアクセスメモリを例にとり説明した。しかし、本発明はメモリセルの構造がセルトランジスタとセルキャパシタを有するものであれば幅広く半導体記憶装置に適用することができる。例えば、メモリセルの構造がダイナミック型ランダムアクセスメモリと同様であり、インタフェースがスタティックランダムアクセスメモリと回路上等価である疑似スタティックランダムアクセスメモリ、あるいはメモリセルの構造が汎用のダイナミック型ランダムアクセスメモリと同等であるシンクロナスダイナミック型ランダムアクセスメモリ等にも本発明を適用することができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１の実施の形態によるダイナミック型ランダムアクセスメモリの構成を示した回路図。
【図２】ダイナミック型ランダムアクセスメモリにおけるセルキャパシタ接続抵抗の温度に対する抵抗値の変化を示すグラフ。
【図３】ダイナミック型ランダムアクセスメモリにおけるビット線接続抵抗の温度に対する抵抗値の変化を示すグラフ。
【図４】ダイナミック型ランダムアクセスメモリにおけるセルトランジスタの閾値の温度に対する変化を示すグラフ。
【図５】ダイナミック型ランダムアクセスメモリにおけるセルトランジスタの電流の温度に対する変化を示すグラフ。
【図６】ダイナミック型ランダムアクセスメモリにおける基板電圧ＶBBの相違によるセルトランジスタの温度に対する閾値の変化を示すグラフ。
【図７】ダイナミック型ランダムアクセスメモリにおける基板電圧ＶBBの相違によるセルトランジスタの温度に対する電流の変化を示すグラフ。
【図８】上記実施の形態によるダイナミック型ランダムアクセスメモリにおいて基板温度に応じて基板電圧ＶBBを変化させたときのセルトランジスタの温度に対する電流の変化を示すグラフ。
【図９】上記実施の形態によるダイナミック型ランダムアクセスメモリにおいて基板温度に応じて基板電圧ＶBBを変化させたときのセルトランジスタの温度に対する閾値の変化を示すグラフ。
【図１０】参考例によるダイナミック型ランダムアクセスメモリの構成を示した回路図。
【図１１】同参考例によるダイナミック型ランダムアクセスメモリにおける電位の時間的変化を示したグラフ。
【図１２】本発明の第２の実施の形態によるダイナミック型ランダムアクセスメモリの構成を示した回路図。
【図１３】本発明の第３の実施の形態によるダイナミック型ランダムアクセスメモリの構成を示した回路図。
【符号の説明】
【００８１】
１  セルキャパシタ
２  セルキャパシタ接続抵抗
３  セルトランジスタ
４  ワード線
５  ビット線接続抵抗
６  ビット線
７  ワード線ドライバ
８  ワード線ドライバコントロール信号
９  セルキャパシタプレート電源
１０、２０、３０  基板バイアス発生回路
１１  センスアンプ
１２  センスアンプコントロール信号
１３  次段センスアンプ
１４、２４、３４  基板バイアスコントロール回路
１５  温度検知回路
１６  接地端子
１７、２７、３７  基板バイアススイッチ部
【図１】
2008004153.tif 000003
【図２】
2008004153.tif 000004
【図３】
2008004153.tif 000005
【図４】
2008004153.tif 000006
【図５】
2008004153.tif 000007
【図６】
2008004153.tif 000008
【図７】
2008004153.tif 000009
【図８】
2008004153.tif 000010
【図９】
2008004153.tif 000011
【図１０】
2008004153.tif 000012
【図１１】
2008004153.tif 000013
【図１２】
2008004153.tif 000014
【図１３】
2008004153.tif 000015