(57)【要約】【課題】高周波半導体素子の放熱性に優れ、しかも熱によるウエハないしチップの反りが低減されている高周波帯半導体装置を提供する。【解決手段】動作層直下部分以外の半導体基板部分を動作層直下部分の半導体基板部分よりも厚くする。具体的には、動作層直下部分の半導体基板の厚さを、好ましくは２０μｍ以上４０μｍ以下、最も好ましくは３０μｍにし、動作層直下部分以外の半導体基板部分の厚さを、好ましくは５０μｍ以上１２０μｍ以下、最も好ましくは７０μｍ以上１００μｍ以下にする。【選択図】図１
2008004887.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に回路を形成してなる高周波帯半導体装置であって、
前記半導体基板の一方の面に形成された接地電極と、
前記半導体基板の他方の面に形成されたソース電極及びゲート電極及びドレイン電極と、を備え、
前記半導体基板は、前記ソース電極及び前記ゲート電極及び前記ドレイン電極と前記接地電極によって形成される動作層直下部分以外の部分が前記動作層直下部分よりも厚く形成されて成ることを特徴とする高周波帯半導体装置。
【請求項２】
前記半導体基板が、ウエハであることを特徴とする請求項１記載の高周波帯半導体装置。
【請求項３】
前記半導体基板が、ウエハから切り出されたチップであることを特徴とする請求項１記載の高周波帯半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波帯域用として使用される半導体装置に係り、特にその基板構造に特徴を持つ高周波帯半導体装置に関する。
【背景技術】
【０００２】
高周波帯半導体装置には、例えばモノリシックマイクロ波集積回路（ＭＭＩＣ）があり、これはＧａＡｓなどの半導体物質により形成された半導体基板の上に、能動素子および受動素子を集積して回路を形成することにより製造される。
【０００３】
この製造過程において、半導体素子の高周波帯、特にマイクロ波帯及びミリ波帯の電気的特性を評価し、不合格になった回路は破棄され製品化されない。多くの場合、この評価は半導体基板がウエハに接地電極とソース電極及びゲート電極及びドレイン電極が形成された状態のときに行われる。
【０００４】
高周波半導体素子の電気的特性評価においては動作層が発熱する。動作層が発熱すると、従来の高周波帯半導体装置においては半導体基板の熱膨張率と接地電極の金属の熱膨張率が異なるため、ウエハに反りが発生する。従来技術では、ウエハを真空圧によって引き、反りを戻して測定を行っていた。しかし、真空圧により引くことをやめたときに、ウエハは容易に破損するという問題点があった。
【０００５】
これに対し、半導体基板の厚さを厚くすると反りにくくなるが、動作層からの放熱が弱まり、高周波半導体素子の電気的特性が熱により劣化するという問題点があった。
【０００６】
また、特許文献１には、半導体基板を貫通する貫通穴を設け、接地電極用金属を前記貫通穴に流し込み、さらに補強金属により前記接地電極用金属の表面を覆うことにより、半導体基板に加わるストレスを低減しようとする技術が記載されている。しかし、この技術は動作層からの放熱に関して考慮されていないため、高周波半導体素子の熱による電気的特性の劣化という問題点が解決されていなかった。
【特許文献１】特開２００５−４４９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記のような問題点に鑑みてなされたものであり、動作層の放熱性に優れ、しかも熱による反りが低減されている高周波帯半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、請求項１による高周波帯半導体装置の発明は、半導体基板に回路を形成してなる高周波帯半導体装置であって、前記半導体基板の一方の面に形成された接地電極と、前記半導体基板の他方の面に形成されたソース電極及びゲート電極及びドレイン電極と、を備え、前記半導体基板は、前記ソース電極及び前記ゲート電極及び前記ドレイン電極と前記接地電極によって形成される動作層直下部分以外の部分が前記動作層直下部分よりも厚く形成されて成ることを特徴とする。
【発明の効果】
【０００９】
動作層直下部分の半導体基板は十分薄く構成されているため、動作層の放熱性に優れ、熱による高周波半導体素子の電気的特性の劣化を回避することができ、さらに、動作層直下部分以外の部分は十分厚く構成されているため、ウエハないしチップの熱による反りを回避できるという優れた効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態について図面を用いて説明する。
【００１１】
＜実施形態１＞
本実施形態は、半導体基板の形状に特徴を持った高周波帯半導体装置に関するものであり、ウエハの状態において実施されるものである。
【００１２】
ここで、動作層とはｎ型半導体、ｐ型半導体から成り、ソース、ゲート、ドレインの各端子からの信号により素子の機能が達成される層を意味するものとする。動作層では半導体基板の内部にあり電子とホールのやり取りが行われる。
【００１３】
次に、本実施形態の構成について説明する。
【００１４】
図１は本発明による実施形態の高周波帯半導体装置の断面図を模式的に表したものである。この断面図はウエハに形成された複数の半導体装置のうち、一つの半導体装置の断面を表したものであり、ソース電極及びゲート電極及びドレイン電極の断面が含まれるように切断したものである。
【００１５】
本発明の実施形態の高周波帯半導体装置は、半導体基板１０１と、半導体基板１０１の一方の面に形成された接地電極１０２と、半導体基板１０１の内部に形成された動作層１０６と、ソース電極１０３と、ゲート電極１０４と、ドレイン電極１０５とを備える。ここで、動作層１０６の位置はソース電極１０３及びゲート電極１０４及びドレイン電極１０５と、設置電極１０２との間に位置するが、明確な境界は存在しないので点線にて図示する。
【００１６】
次に、本実施形態の特徴について説明する。
【００１７】
ソース電極１０３及びゲート電極１０４及びドレイン電極１０５と、接地電極１０２によって挟まれる半導体基板の部分を動作層直下部分と呼ぶ。この動作層直下部分には動作層が含まれる。
【００１８】
動作層直下部分以外の部分を動作層直下部分よりも厚くすることが本実施形態の特徴である。動作層直下部分の厚さ（符号１０８）は、好ましくは２０μｍ以上４０μｍ以下であり、最も好ましくは３０μｍである。また、動作層直下部分以外の部分の厚さ（符号１０７）は好ましくは５０μｍ以上１２０μｍ以下であり、最も好ましくは７０μｍ以上１００μｍ以下である。
【００１９】
このように構成することにより、動作層直下部分の半導体基板１０１は十分薄く構成されているため、動作層１０６から効率よく放熱する。このため、高周波半導体素子の電気特性が熱によって劣化することを避けることができる。また、動作層直下部分以外の部分の半導体基板１０１は十分厚く構成されているため、熱によるウエハないしチップの反りを回避できる。
【００２０】
＜実施形態２＞
本実施形態は、本発明がウエハから切り出されたチップの状態の高周波帯半導体装置において実施されるものである。
【００２１】
本実施形態の構成は、高周波帯半導体装置が一つずつウエハから切り出され、チップの状態になっている点を除き、実施形態１と同様である。また、本実施形態の特徴も実施形態１と同様である。
【００２２】
実施形態１においては、高周波半導体素子の電気的特性の評価は多くの場合半導体基板がウエハに接地電極とソース電極及びゲート電極及びドレイン電極が形成された状態のときに行われるため、本実施形態は半導体基板がウエハの状態のときを例示して説明したが、本発明は高周波半導体素子がウエハから切り出されたチップの状態にあるときにも、ケースに封入されて製品状態になったときにも適用可能である。
【００２３】
チップの状態においても従来技術においては電気的特性の評価の際に反りや破損が生じたり、動作層の発熱により電気的特性の劣化が生じたりしていた。しかし、本発明により動作層直下部分以外の部分および動作層直下部分の厚さを、それぞれ実施形態１記載の厚さにすることにより、これらの問題を解決することができる。
【００２４】
本発明は上記実施形態に限定されるものではなく、本発明の技術思想の範囲内において種々変形して実施することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明による実施形態の高周波帯半導体装置の断面図を模式的に表したものである。
【符号の説明】
【００２６】
１０１：半導体基板、
１０２：接地電極、
１０３：ソース電極、
１０４：ゲート電極、
１０５：ドレイン電極、
１０６：動作層。
【図１】
2008004887.tif 000003