(57)【要約】【課題】ゲート絶縁膜のリーク電流の増加を抑制することができる半導体装置を得ること。【解決手段】シリコン基板１上にＳｉＯＮ膜１２−１ａを形成する工程と、ＳｉＯＮ膜１２−１ａ上にハフニウムと酸素とが結合したハフニウムオキサイドを含むハフニウムオキサイド膜１２−２ａを形成する工程と、ハフニウムオキサイド膜１２−２ａ中にハフニウムをイオン注入する工程と、ハフニウムをイオン注入したハフニウムオキサイド膜１２−２ａをアニール処理して活性化させる工程と、ハフニウムオキサイド膜１２−２ａ上にゲート電極となるＰｔ膜を形成する工程と、Ｐｔ膜、ハフニウムオキサイド膜１２−２ａ、ＳｉＯＮ膜１２−１ａを所定の形状にパターニングする工程と、を含む。【選択図】        図２−２
2008004700.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に少なくともハフニウムと酸素が結合したハフニウムオキサイド膜を含んで形成されるゲート絶縁膜と、前記ゲート絶縁膜上に積層されるゲート電極と、前記ゲート絶縁膜と前記ゲート電極の積層体の線幅方向両側の前記半導体基板表面付近に形成されたソース／ドレイン領域と、を有する半導体装置の製造方法において、
前記半導体基板上に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、
前記第１のゲート絶縁膜上にハフニウムオキサイドを含む第２のゲート絶縁膜を形成する第２のゲート絶縁膜形成工程と、
前記第２のゲート絶縁膜中に、ハフニウムをイオン注入するイオン注入工程と、
ハフニウムをイオン注入した前記第２のゲート絶縁膜をアニール処理して活性化させる活性化工程と、
前記第２のゲート絶縁膜上に、ゲート電極となる導電性材料層を形成するゲート電極形成工程と、
前記導電性材料層、前記第２および第１のゲート絶縁膜を所定の形状にパターニングするゲート電極パターン形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に少なくともハフニウムと酸素が結合したハフニウムオキサイド膜を含んで形成されるゲート絶縁膜と、前記ゲート絶縁膜上に積層されるゲート電極と、前記ゲート絶縁膜と前記ゲート電極の積層体の線幅方向両側の前記半導体基板表面付近に形成されたソース／ドレイン領域と、を有する半導体装置の製造方法において、
前記半導体基板上に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、
前記第１のゲート絶縁膜上にハフニウムオキサイドを含む第２のゲート絶縁膜を形成する第２のゲート絶縁膜形成工程と、
前記第２のゲート絶縁膜上に、ゲート電極となる導電性材料層を形成するゲート電極形成工程と、
前記第２のゲート絶縁膜中に、ハフニウムをイオン注入するイオン注入工程と、
ハフニウムをイオン注入した前記第２のゲート絶縁膜をアニール処理して活性化させる活性化工程と、
前記導電性材料層、前記第２および第１のゲート絶縁膜を所定の形状にパターニングするゲート電極パターン形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記ゲート電極形成工程では、前記導電性材料層は、シリコンよりも仕事関数の大きな導電性材料からなることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記活性化工程では、単色光のパルスレーザを照射してアニール処理を施すことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
半導体基板上に少なくともハフニウムと酸素が結合したハフニウムオキサイド膜を含んで形成されるゲート絶縁膜と、前記ゲート絶縁膜上に積層されるゲート電極と、前記ゲート絶縁膜と前記ゲート電極の積層体の線幅方向両側の前記半導体基板表面付近に形成されたソース／ドレイン領域と、を有する半導体装置において、
前記ゲート絶縁膜は、前記半導体基板表面に形成される第１のゲート絶縁膜と、該第１のゲート絶縁膜上に形成されるハフニウムオキサイドを含む第２のゲート絶縁膜と、を備え、
前記ゲート電極は、シリコンよりも仕事関数の大きな導電性材料からなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の微細化に伴って、その半導体集積回路を構成するＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）も微細化し、そのゲート絶縁膜の薄膜化が急速に進んでいる。ゲート絶縁膜の膜厚が薄くなると、ダイレクトトンネリングと呼ばれる量子効果によって電子がゲート絶縁膜中を通り抜けるようになるため、リーク電流が増大してしまう。そこで、ゲート絶縁膜を構成する材料を酸化シリコンよりも誘電率の高い絶縁材料（高誘電体材料）に置き換えた構造を有するＭＩＳＦＥＴが提案されている（たとえば、特許文献１参照）。
【０００３】
図７は、高誘電体材料をゲート絶縁膜に用いたＭＩＳＦＥＴの構造の従来例を模式的に示す断面図である。ＭＩＳＦＥＴは、ｎ型シリコン基板１０１の上層部に形成された素子分離絶縁膜１０２によって素子分離された素子形成領域内に形成される。また、このＭＩＳＦＥＴは、素子形成領域のシリコン基板１の表面内には、下層のＳｉＯＮ膜１１２−１と上層のハフニウムオキサイド膜１１２−２が形成された２層構造のゲート絶縁膜１１２、ｐ型シリコン結晶膜からなるゲート電極１１３、およびこれらのゲート絶縁膜１１２とゲート電極１１３の積層体の線幅方向の両側側面に形成される絶縁材料からなるサイドウォール１１４を有するゲート構造１１１と、ゲート絶縁膜１１２とゲート電極１１３の線幅方向両側のシリコン基板１０１表面に形成された高濃度拡散層からなるソース／ドレイン領域１２１と、によって構成される。ここで、ゲート絶縁膜１１２の一部に酸化シリコンよりも誘電率の高いハフニウムオキサイド（ＨｆＯ2）膜１１２−２を用いることによって、その膜厚を厚くして、リーク電流を低減させている。
【０００４】
このような構造のＭＩＳＦＥＴは、以下のように製造される。まず、素子分離絶縁膜１０２が形成されたシリコン基板１０１の表面活性領域上を酸化窒化処理して下地膜となるＳｉＯＮ膜を形成した後、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いてハフニウムオキサイド膜と、多結晶シリコン膜を順に積層させる。ついで、フォトリソグラフィとエッチングを用いて、ＳｉＯＮ膜、ハフニウムオキサイド膜および多結晶シリコン膜を所定の形状にパターニングして、ゲート絶縁膜１１２とゲート電極１１３の積層体を形成する。その後、ゲート絶縁膜１１２とゲート電極１１３の積層体をマスクとして、シリコン基板１０１表面にＢなどのｐ型不純物のイオン注入を行ってソース／ドレイン領域１２１を形成する。そして、シリコン基板１０１上に絶縁膜を形成し、ゲート絶縁膜１１２とゲート電極１１３の積層体の線幅方向の両側側面だけ残すようにエッチングを行うことによって、図７に示されるＭＩＳＦＥＴが形成される。
【０００５】
【特許文献１】特開２００４−２２１３０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のＭＩＳＦＥＴでは、ＭＯＣＶＤ法によって形成されるハフニウムオキサイド（ＨｆＯ2）膜１１２−２中にＨｆが十分に補充されずに反応しているので、ハフニウムオキサイド１１２−２中のＨｆ原子の組成比は、理想的なＨｆＯ2におけるＨｆ原子の組成比に比べて低下していた。つまり、実際には、ＨｆＯ2の組成よりもＨｆが欠損した組成となってしまっていた。このＨｆが欠損した組成のハフニウムオキサイド膜は、ＨｆＯ2膜に比して比誘電率が下がってしまうので、目的とする高い誘電率が得られないという問題点があった。また、このような誘電率の低い絶縁材料で形成されたゲート絶縁膜１１２を有するＭＩＳＦＥＴにおいて、閾値電圧Ｖthを低く抑えるためには、ゲート絶縁膜１１２の膜厚を薄くする必要がある。しかし、ゲート絶縁膜をの膜厚を薄くしてしまうと、ゲート絶縁膜１１２のリーク電流が増加してしまうという問題点があった。
【０００７】
また、従来のＭＩＳＦＥＴで使用されているゲート電極１１３は、ｐ型シリコン半導体で形成されている。シリコン膜は４．１ｅＶと仕事関数が低いので、ゲート電極１１３からのリーク電流が増加してしまうという問題点もあった。
【０００８】
この発明は、上記に鑑みてなされたもので、ゲート絶縁膜のリーク電流の増加を抑制することができる半導体装置とその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体基板上に少なくともハフニウムと酸素が結合したハフニウムオキサイド膜を含んで形成されるゲート絶縁膜と、前記ゲート絶縁膜上に積層されるゲート電極と、前記ゲート絶縁膜と前記ゲート電極の積層体の線幅方向両側の前記半導体基板表面付近に形成されたソース／ドレイン領域と、を有する半導体装置の製造方法において、前記半導体基板上に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、前記第１のゲート絶縁膜上にハフニウムオキサイドを含む第２のゲート絶縁膜を形成する第２のゲート絶縁膜形成工程と、前記第２のゲート絶縁膜中に、ハフニウムをイオン注入するイオン注入工程と、ハフニウムをイオン注入した前記第２のゲート絶縁膜をアニール処理して活性化させる活性化工程と、前記第２のゲート絶縁膜上に、ゲート電極となる導電性材料層を形成するゲート電極形成工程と、前記導電性材料層、前記第２および第１のゲート絶縁膜を所定の形状にパターニングするゲート電極パターン形成工程と、を含むことを特徴とする。
【００１０】
また、この発明にかかる半導体装置は、半導体基板上に少なくともハフニウムと酸素が結合したハフニウムオキサイド膜を含んで形成されるゲート絶縁膜と、前記ゲート絶縁膜上に積層されるゲート電極と、前記ゲート絶縁膜と前記ゲート電極の積層体の線幅方向両側の前記半導体基板表面付近に形成されたソース／ドレイン領域と、を有する半導体装置において、前記ゲート絶縁膜は、前記半導体基板表面に形成される第１のゲート絶縁膜と、該第１のゲート絶縁膜上に形成されるハフニウムオキサイドを含む第２のゲート絶縁膜と、を備え、前記ゲート電極は、シリコンよりも仕事関数の大きな導電性材料からなることを特徴とする。
【発明の効果】
【００１１】
この発明によれば、第２のゲート絶縁膜としてのハフニウムオキサイド膜を形成した後に、Ｈｆをイオン注入することによって、ハフニウムオキサイド膜中に不足するＨｆが補填され、ゲート絶縁膜中のＨｆ原子の組成比が上がる結果、理想的なＨｆＯ2組成に近づくので、第２のゲート絶縁膜の比誘電率を高めることができる。その結果、比誘電率が低い膜をゲート絶縁膜に使用した場合に比して、所望の閾値電圧の確保を行うことができる膜厚を薄くする必要がなくなるので、ゲート絶縁膜のリーク電流の増加を抑制した半導体装置を得ることができるという効果を有する。
【００１２】
また、この発明によれば、第２のゲート絶縁膜としてのハフニウムオキサイド膜の比誘電率を高めるとともに、仕事関数がシリコンよりも高い導電性材料をゲート電極に用いるようにしたので、ゲート電極からのリーク電流を低減することができるという効果を有する。
【発明を実施するための最良の形態】
【００１３】
以下に添付図面を参照して、この発明にかかる半導体装置とその製造方法の好適な実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００１４】
実施の形態１．
図１は、この発明にかかる半導体装置（ＭＩＳＦＥＴ）の実施の形態１の構造を模式的に示す断面図である。この半導体装置は、ｎ型シリコン基板１の上層部に形成された素子分離絶縁膜２によって素子分離された素子形成領域内に、所定の平面形状を有するゲート構造１１と、このゲート構造１１の線幅方向の両側の基板表面付近にｐ型不純物の高濃度拡散層によって形成されるソース／ドレイン領域２１と、を有する。
【００１５】
ゲート構造は、素子形成領域内のシリコン基板１上に、第１のゲート絶縁膜であるＳｉＯＮ膜１２−１と第２のゲート絶縁膜であるＨｆＯ2膜１２−２との２層構造からなるゲート絶縁膜１２と、シリコンよりも仕事関数の大きな導電性材料からなる金属ゲート電極１３と、ゲート絶縁膜１２と金属ゲート電極１３の積層体の線幅方向の両側側面に形成された絶縁材料からなるサイドウォール１４と、から構成される。ここで、ＨｆＯ2膜１２−２は、その膜中でのＨｆとＯの比がほぼ１：２と理想的なＨｆＯ2の組成を有しており、また金属ゲート電極１３として、仕事関数が５．４〜５．７ｅＶのＰｔが使用されることを特徴とする。
【００１６】
このような構造の半導体装置により、ＨｆＯ2膜１２−２のＨｆ原子のＯ原子に対する組成比が理想的な組成比の０．５に近くなり、比誘電率が高い第２のゲート絶縁膜が得られる。また、金属ゲート電極１３にＰｔを用いることによって、ゲート電極の仕事関数がシリコンを用いた場合よりも高くなるので、金属ゲート電極１３からのリーク電流が抑制される。
【００１７】
つぎに、図１に示される構造の半導体装置の製造方法について説明する。図２−１〜図２−４は、この発明にかかる半導体装置の製造方法の手順を模式的に示す断面図である。まず、ｎ型のシリコン基板１上の所定の位置にＬＯＣＯＳ（LOCal Oxidation of Silicon）法やＳＴＩ（Shallow Trench Isolation）法によって、素子分離絶縁膜２を形成する。ついで、素子分離絶縁膜２で素子分離された素子形成領域内の表面活性領域を酸化窒化処理して、第１のゲート絶縁膜の基となるＳｉＯＮ膜１２−１ａを形成する。さらに、このＳｉＯＮ膜１２−１ａ上にＭＯＣＶＤ法によって第２のゲート絶縁膜の基となるハフニウムオキサイド膜１２−２ａを形成する（図２−１）。
【００１８】
ついで、ハフニウムオキサイド膜１２−２ａ中にＨｆイオンを１×１０16ｃｍ-2程度までの濃度でイオン注入し、イオン注入したＨｆイオンを活性化させるための熱処理を行う（図２−２）。これにより、ＭＯＣＶＤ法によってＨｆが十分に補充されない状態でハフニウムオキサイド膜１２−２ａが形成されても、ハフニウムオキサイド膜１２−２中にＨｆを補充することができる。その結果、ハフニウムオキサイド膜１２−２ａにおけるＨｆのＯに対する組成比が、ＭＯＣＶＤ法によって形成された時点（たとえば、ＨｆＯ2膜に比して２〜３％程度Ｈｆが欠損している）に比較して向上し、理想上のＨｆＯ2膜である０．５に近づく。
【００１９】
ついで、ハフニウムオキサイド膜１２−２ａ上に、金属ゲート電極の基となる、シリコンよりも仕事関数の大きな金属材料であるＰｔ膜を堆積させる。その後、Ｐｔ膜上にレジストを塗布し、リソグラフィ技術とエッチング技術によって所定の平面形状を有するマスクを形成し、このマスクを用いて、ＳｉＯＮ膜１２−１ａ、ハフニウムオキサイド膜１２−２ａおよびＰｔ膜をパターニングする（図２−３）。これにより、素子形成領域上の所定の位置に、第１のゲート絶縁膜であるＳｉＯＮ膜１２−１、第２のゲート絶縁膜であるＨｆＯ2膜１２−２、およびＰｔ膜１３からなる金属ゲート電極１３の積層体が形成される。
【００２０】
ついで、ＳｉＯＮ膜１２−１、ＨｆＯ2膜１２−２および金属ゲート電極１３の積層体をマスクとして、シリコン基板１の表面にＢなどのｐ型不純物をイオン注入して、積層体の線幅方向両側の基板表面付近にｐ型不純物の高濃度拡散層からなるソース／ドレイン領域２１を形成する（図２−４）。その後、シリコン基板１上に酸化シリコンなどの絶縁膜を堆積し、積層体の線幅方向両側側面にのみ絶縁膜を残すようにエッチングを行って、サイドウォール１４を形成することで、図１に示される構造の半導体装置が得られる。  以上の製造工程において、所望の閾値電圧は作製する半導体装置（ＭＩＳＦＥＴ）のサイズなどによって変わるので、半導体装置を作製するに当たって、適宜第２のゲート絶縁膜の厚さを実験で求めておく必要がある。
【００２１】
なお、上述した説明では、ハフニウムオキサイド膜１２−２ａを形成した後に、ハフニウムオキサイド膜１２−２ａ中にＨｆのイオン注入を行うようにしているが、ハフニウムオキサイド膜１２−２ａとＰｔ膜１３を続けて形成した後にＨｆのイオン注入を行うようにしてもよい。この場合には、ハフニウムオキサイド膜１２−２ａ中でＨｆの濃度が高くなるような条件でイオン注入を行えばよい。また、金属ゲート電極１３に用いるシリコンよりも仕事関数の大きな材料として、Ｐｔを例に挙げたが、仕事関数が４．８０ｅＶのＴｉＮや同じく４．５２ｅＶのＷなどを用いてもよい。
【００２２】
この実施の形態１によれば、第２のゲート絶縁膜の基となるハフニウムオキサイド膜１２−２ａをＭＯＣＶＤ法で形成した後に、そのハフニウムオキサイド膜１２−２ａ中にＨｆをイオン注入するようにしたので、ハフニウムオキサイド膜１２−２ａにおけるＨｆのＯに対する組成比を理想の０．５に近づけて、第２のゲート絶縁膜の比誘電率を高めることができる。その結果、所望の閾値電圧を確保することができるので、ゲート絶縁膜１２の膜厚を薄くする必要がなくなり、ゲート絶縁膜１２でのリーク電流の増加を抑制することができるという効果を有する。また、金属ゲート電極１３として、Ｐｔなどのシリコンよりも仕事関数の大きな材料を用いるようにしたので、金属ゲート電極１３からのリーク電流を低減することができる。以上のように、第２のゲート絶縁膜をＨｆが欠損していない誘電率の高い理想組成のＨｆＯ2に近くしたＨｆＯ2膜１２−２とし、金属ゲート電極１３をシリコンよりも仕事関数の大きなＰｔとすることで、それらの相乗効果によってゲート絶縁膜のリーク電流を減少させることができるという効果を有する。
【００２３】
実施の形態２．
図３は、この発明にかかる半導体装置の実施の形態２の構造を模式的に示す断面図である。この半導体装置は、実施の形態１の図１において、第２のゲート絶縁膜を、ＨｆＳｉＯ2膜１２−３で構成したことを特徴とする。なお、実施の形態１と同一の構成要素には同一の符号を付して、その説明を省略している。
【００２４】
この半導体装置は、素子分離絶縁膜２が形成されたシリコン基板１上に、酸化窒化処理によってＳｉＯＮ膜を形成し、さらにその上にＭＯＣＶＤ法によってハフニウムシリケート膜を形成する。この場合にも、ＭＯＣＶＤ法によって形成されるハフニウムシリケート膜中にはＨｆが十分補充されない。つまり、実施の形態１の場合と同様に、形成されるハフニウムシリケート膜は、理想的なＨｆＳｉＯ2の組成に比してＨｆの組成比が低くなっている（たとえば、ＨｆＳｉＯ2に比して２〜３％程度Ｈｆが欠損している）ので、ハフニウムシリケート膜の形成後に、その膜中にＨｆのイオン注入を行う。これにより、ハフニウムシリケート膜の組成は、理想のＨｆＳｉＯ2に近づき、ＭＯＣＶＤ法によって形成されたハフニウムシリケート膜に比して比誘電率が高くなる。なお、その後の製造手順は、実施の形態１と基本的に同一であるので、その説明を省略する。また、この実施の形態２によっても、実施の形態１と同様の効果を得ることができる。
【００２５】
実施の形態３．
図４は、この発明にかかる半導体装置の実施の形態３の構造を模式的に示す断面図である。この半導体装置は、実施の形態１の図１において、金属ゲート電極をｐ型の多結晶シリコン膜からなるゲート電極１５で置き換えた構造を有する。つまり、この実施の形態３では、ゲート電極１５としてｐ型の多結晶シリコン膜を用いた半導体装置において、第２のゲート絶縁膜としてＨｆのＯに対する組成比が０．５に近いＨｆＯ2膜１２−２を用いたことを特徴としている。なお、実施の形態１と同一の構成要素には同一の符号を付して、その説明を省略している。
【００２６】
この半導体装置の製造方法は、実施の形態１の金属ゲート電極１３をＰｔからｐ型の多結晶シリコン膜からなるゲート電極１５に変えたものであり、その処理手順は実施の形態１で説明したものと同一であるので、その説明を省略する。
【００２７】
この実施の形態３によれば、第２のゲート絶縁膜の基となるハフニウムオキサイド膜１２−２ａをＭＯＣＶＤ法で形成した後に、そのハフニウムオキサイド膜１２−２ａ中にＨｆをイオン注入するようにしたので、ハフニウムオキサイド膜１２−２ａにおけるＨｆのＯに対する組成比を理想の０．５に近づけて、第２のゲート絶縁膜の比誘電率を高めることができる。その結果、所望の閾値電圧を確保することができるので、ゲート絶縁膜１２の膜厚を薄くする必要がなくなり、ゲート絶縁膜１２によるリーク電流の増加を抑制することができるという効果を有する。
【００２８】
実施の形態４．
図５は、この発明にかかる半導体装置の実施の形態４の構造を模式的に示す断面図である。この半導体装置は、実施の形態１の図１において、第２のゲート絶縁膜をＨｆＳｉＯ2膜１２−３で構成し、ゲート電極１５をｐ型の多結晶シリコン膜で構成したことを特徴とする。つまり、この実施の形態４では、ゲート電極１５としてｐ型の多結晶シリコン膜を用いた半導体装置において、第２のゲート絶縁膜として、理想のＨｆＳｉＯ2の組成に近いＨｆＳｉＯ2膜１２−３を用いたことを特徴としている。なお、実施の形態１と同一の構成要素には同一の符号を付してその説明を省略している。
【００２９】
この半導体装置の製造方法も、実施の形態１で、第２のゲート絶縁膜を形成する際に、ハフニウムオキサイド膜１２−２ａをハフニウムシリケート膜に変え、Ｐｔ膜からなる金属ゲート電極１３をｐ型の多結晶シリコン膜からなるゲート電極１５に変えたものであり、その処理手順は実施の形態１で説明したものと同一であるので、その説明を省略する。また、この実施の形態４でも、実施の形態３と同様の効果を得ることができる。
【００３０】
実施の形態５．
実施の形態１〜４では、ＭＯＣＶＤ法で形成したハフニウムオキサイド膜１２−２ａまたはハフニウムシリケート膜にＨｆをイオン注入した後に、通常の熱処理で注入したＨｆイオンを活性化させていた。しかし、この活性化を、単波長のパルスレーザを用いたパルスレーザアニールを用いて行ってもよい。このパルスレーザアニールによって、短時間での溶融と固化が繰り返されるので、Ｈｆをイオン注入したことによるハフニウムオキサイド膜１２−２ａまたはハフニウムシリケート膜のダメージを回復させることができる。
【００３１】
この実施の形態５によれば、イオン注入を行ったハフニウムオキサイド膜１２−２ａまたはハフニウムシリケート膜にパルス状のレーザを照射するようにしたので、ハフニウムオキサイド膜１２−２ａまたはハフニウムシリケート膜が溶融と冷却を繰り返す結果、ダメージ回復力を向上させることができる。そして、ハフニウムオキサイド膜１２−２ａの場合には、その膜の組成を誘電率の高い理想的なＨｆＯ2の組成に近くすることができ、ハフニウムシリケート膜の場合には、その膜の組成を誘電率の高い理想的なＨｆＳｉＯ2の組成に近くすることができるという効果を有する。また、照射するパルスレーザとして、単波長光のパルスレーザを用いることによって、特定のハフニウムオキサイド膜１２−２ａまたはハフニウムシリケート膜に絞ってダメージを回復させ易くすることができるという効果も有する。その結果、ゲート絶縁膜１２の結晶性が向上し、ゲート絶縁膜１２のリーク電流を低減させることができるという効果を有する。
【００３２】
なお、上述した実施の形態１〜５では、ｎ型のシリコン基板１上にｐチャネル型ＭＩＳＦＥＴを形成した場合を例に挙げて説明したが、これらの実施の形態１〜５がｐチャネル型ＭＩＳＦＥＴのみに限定されるものではなく、ｎチャネル型ＭＩＳＦＥＴに対しても同様に適用することができる。
【００３３】
また、ｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴを同一基板上に作りこんだ相補型ＭＩＳＦＥＴに対しても同様に適用することができる。図６は、同一基板上にｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴを埋め込んだ相補型ＭＩＳＦＥＴの構造を模式的に示す断面図である。この相補型ＭＩＳＦＥＴは、ｐ型のシリコン基板１などの半導体基板の所定の位置に、ｎ型ウェル３とｐ型ウェル４を形成し、このｎ型ウェル３上にｐチャネル型ＭＩＳＦＥＴが形成され、ｐ型ウェル４上にｎチャネル型ＭＩＳＦＥＴが形成される。ｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴとの間は、シリコン基板１の上層部に形成された素子分離絶縁膜２によって素子分離される。
【００３４】
素子分離絶縁膜２によって素子分離され、ｎ型ウェル３が形成されたｐチャネル型ＭＩＳＦＥＴ形成領域Ｒpの表面内には、第１のゲート絶縁膜を構成するＳｉＯＮ膜１２−１と第２のゲート絶縁膜を構成するＨｆＯ2膜１２−２からなるゲート絶縁膜１２、Ｐｔ膜やＴｉＮ膜、Ｗ膜などからなる金属ゲート電極１３ｐ、およびゲート絶縁膜１２と金属ゲート電極１３ｐの線幅方向の両側側面に形成されるサイドウォール１４からなるゲート構造１１ｐと、このゲート構造１１ｐの線幅方向両側の基板表面付近にｐ型の高濃度拡散層によって形成されるソース／ドレイン領域２１ｐと、を有するｐチャネル型ＭＩＳＦＥＴが形成される。
【００３５】
また、素子分離絶縁膜２によって素子分離され、ｐ型ウェル４が形成されたｎチャネル型ＭＩＳＦＥＴ形成領域Ｒnの表面内には、第１のゲート絶縁膜を構成するＳｉＯＮ膜１２−１と第２のゲート絶縁膜を構成するＨｆＯ2膜１２−２からなるゲート絶縁膜１２、Ｐｔ膜やＴｉＮ膜、Ｗ膜などからなる金属ゲート電極１３ｎ、およびゲート絶縁膜１２と金属ゲート電極１３ｎの線幅方向の両側側面に形成されるサイドウォール１４からなるゲート構造１１ｎと、このゲート構造１１ｎの線幅方向両側の基板表面付近にｎ型の高濃度拡散層によって形成されるソース／ドレイン領域２１ｎと、を有するｎチャネル型ＭＩＳＦＥＴが形成される。
【００３６】
この場合、ｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴの第１と第２のゲート絶縁膜は共通化して形成することができるので、ｐチャネル型ＭＩＳＦＥＴとｎチャネル型ＭＩＳＦＥＴの両方のゲート絶縁膜１２の誘電率を高めることができるとともに、ゲート絶縁膜１２の全体で特性を均一にすることができる。なお、この場合にも、第２のゲート絶縁膜として、ＨｆＯ2膜１２−２に代えて、ＨｆＳｉＯ2膜を用いることもできる。さらに、Ｐｔ膜やＴｉＮ膜、Ｗ膜などからなる金属ゲート電極１３ｐ，１３ｎに代えて、多結晶シリコン膜を用いたゲート電極１５とすることもできる。このように相補型ＭＩＳＦＥＴを形成した場合にも、そのデバイスの閾値電圧を理想的な値に設定することができるという効果を有する。
【産業上の利用可能性】
【００３７】
以上のように、この発明にかかる半導体装置は、ハフニウムを含むゲート絶縁膜を有する半導体装置に有用である。
【図面の簡単な説明】
【００３８】
【図１】この発明による半導体装置の実施の形態１の構造を模式的に示す断面図である。
【図２−１】この発明による半導体装置の製造方法の手順を模式的に示す断面図である（その１）。
【図２−２】この発明による半導体装置の製造方法の手順を模式的に示す断面図である（その２）。
【図２−３】この発明による半導体装置の製造方法の手順を模式的に示す断面図である（その３）。
【図２−４】この発明による半導体装置の製造方法の手順を模式的に示す断面図である（その４）。
【図３】この発明による半導体装置の実施の形態２の構造を模式的に示す断面図である。
【図４】この発明による半導体装置の実施の形態３の構造を模式的に示す断面図である。
【図５】この発明による半導体装置の実施の形態４の構造を模式的に示す断面図である。
【図６】この発明による相補型ＭＩＳＦＥＴの構造を模式的に示す断面図である。
【図７】高誘電体材料をゲート絶縁膜に用いたＭＩＳＦＥＴの構造の従来例を模式的に示す断面図である。
【符号の説明】
【００３９】
１  シリコン基板
２  素子分離絶縁膜
３  ｎ型ウェル
４  ｐ型ウェル
１１，１１ｐ，１１ｎ  ゲート構造
１２  ゲート絶縁膜
１２−１，１２−１ａ  ＳｉＯＮ膜
１２−２  ＨｆＯ2膜
１２−２ａ  ハフニウムオキサイド膜
１２−３  ＨｆＳｉＯ2膜
１３，１３ｐ，１３ｎ  金属ゲート電極
１４  サイドウォール膜
２１，２１ｐ，２１ｎ  ソース／ドレイン領域
【図１】
2008004700.tif 000003
【図２−１】
2008004700.tif 000004
【図２−２】
2008004700.tif 000005
【図２−３】
2008004700.tif 000006
【図２−４】
2008004700.tif 000007
【図３】
2008004700.tif 000008
【図４】
2008004700.tif 000009
【図５】
2008004700.tif 000010
【図６】
2008004700.tif 000011
【図７】
2008004700.tif 000012