(57)【要約】【課題】トランスを用いることなく簡単な回路により給電ラインに挿入されたＭＯＳＦＥＴの駆動に必要なバイアスを確保できるようにする。【解決手段】給電ラインから取り出したサブ電源１１２に発信器１１２、及び２つの整流素子Ｄ１１１、Ｄ１１２と第１のコンデンサＣ１１２とＮＰＮトランジスタＴＲ１１１のコレクタ−エミッタとＰＮＰトランジスタＴＲ１１２のコレクタ−エミッタとの直列回路を接続すると共に、２つの整流素子Ｄ１１１、Ｄ１１２の直列接続点と、ＮＰＮトランジスタＴＲ１１１のコレクタ−エミッタとＰＮＰトランジスタＴＲ１１２のコレクタ−エミッタとの直列接続点間に第２のコンデンサＣ１１１を接続し、発信器１１２の出力を供給して２つのトランジスタＴＲ１１１、ＴＲ１１２を交互にオン／オフ駆動して、第１のコンデンサＣ１１２の両端の電圧をバイアスとして取り出す。【選択図】      図１
2008187784.tif 000002
【特許請求の範囲】
【請求項１】
給電ラインにＦＥＴとチョークコイルとを直列に接続したチョッパ回路の前記ＦＥＴを所望のデューティ比でオン／オフ制御して電圧を調整して給電する電源調整装置において、
前記給電ラインから取り出したサブ電源に発信器、及び２つの整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのコレクタ−エミッタとの直列回路を接続すると共に、
前記２つの整流素子の直列接続点、及び前記ＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのコレクタ−エミッタとの直列接続点からなる２つの直列接続点間に第２のコンデンサを接続し、
前記ＮＰＮトランジスタとＰＮＰトランジスタのベースに前記発信器の出力を供給して前記ＮＰＮトランジスタとＰＮＰトランジスタを交互にオン／オフ駆動することにより、
充電された前記第１のコンデンサの両端の電圧を前記ＦＥＴのベース−ソース間のバイアスとして取り出すように構成したことを特徴とする電源調整装置。
【請求項２】
前記給電ラインは、充電電源とキャパシタ蓄電電源との間で前記キャパシタ蓄電電源に充電電流を供給する給電ラインであることを特徴とする請求項１記載の電源調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、降圧用のスイッチ素子とチョークコイルと昇圧用のスイッチと整流素子からなる昇降圧回路を接続し前記降圧用のスイッチ素子又は昇圧用のスイッチにＰＷＭ信号を切り換えて供給してＰＷＭ制御により充電電流を制御し充電電源からキャパシタ蓄電電源を充電するように構成した電源制御装置に関する。
【背景技術】
【０００２】
二次電池からなる蓄電電源は、充放電による電圧の変動が少なくほぼ定電圧の電源であるが、大電流、高速充放電には不向きである。他方、キャパシタからなる蓄電電源は、充放電により電圧が大幅に変動するが、大電流でかつ高速に充放電でき、二次電池にない特有の用途がある。このようなキャパシタ蓄電電源に対して充電電源から充電を行う場合、キャパシタ蓄電電源が放電された状態から充電を開始すると、充電初期がショート状態になって非常に大きな充電電流が流れる。そのため、充電電源や充電回路の電流定格を大きいものにしなければならなくなると共に、充電回路での損失が充電電流に比例して大きくなる。そこで、充電電源とキャパシタ蓄電電源との間にキャパシタ蓄電電源の電圧に応じて電圧変換する電源調整回路を接続して充電電流を制限して（定電流にして）充電を行うようにしている（例えば、非特許文献１参照）。
【０００３】
図５は電源調整回路の従来例を説明する図であり、１００は電源調整回路、１１３はＭＯＳドライバ、１１６はスイッチ制御回路、１１７はトランス、２００は充電電源、３００はキャパシタ蓄電電源、Ｃ１、Ｃ２は平滑コンデンサ、Ｄ１は整流素子、Ｌはチョークコイル、Ｒは電流検出抵抗、ＳＷ１、ＳＷ２はスイッチ素子を示す。
【０００４】
従来の電源調整回路は、充電制御装置として用いる場合、例えば図５に示すように充電電源２００とキャパシタ蓄電電源３００との間にスイッチ素子ＳＷ１とチョークコイルＬとを直列に接続して、スイッチ素子ＳＷ１とチョークコイルＬとの直列接続点と共通ライン（接地ライン）との間に逆方向の極性で整流素子Ｄ１を接続している。そして、チョークコイルＬと整流素子Ｄ１と平滑コンデンサＣ２とを組み合わせてスイッチ素子ＳＷ１を所望のデューティ比によりオン／オフ制御し所望の電圧に降圧する降圧チョッパ（スイッチングレギュレータ）を構成している。
【非特許文献１】岡村廸夫著「電気二重層キャパシタと蓄電システム」日刊工業新聞社、２００５年９月３０日第３版１刷発行、第１３５〜第１３８頁
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来の電源調整回路では、充電制御装置として、スイッチ素子ＳＷ１にＮチャンネルのＭＯＳＦＥＴを用い、ドレインＤを充電電源２００の＋の給電ラインに接続し、ソースＳをチョークコイルＬに接続してＭＯＳドライバ１１３でＮチャンネルのＭＯＳＦＥＴのスイッチ素子ＳＷ１をオン／オフ制御する場合、ゲートＧとソースＳとの間にに印加するバイアスを簡単に充電電源２００から抵抗の分圧回路で作ることができない。それは、キャパシタ蓄電電源３００の電圧が充電により高くなると、ソースＳ側の電位がドレインＤ側の電位、つまり充電電源２００の電圧に限りなく近づくからである。
【０００６】
そこで、従来は、図５に示すようにバイアス供給源として、トランス１１７を用いその１次側入力を充電電源２００に接続してスイッチ制御回路１１６によりスイッチングし、２次側の出力からスイッチ素子ＳＷ１をオン／オフ制御するＭＯＳドライバ１１３に給電していた。そのため、トランス１１７の発熱に伴う放熱が問題となり、装置のコンパクト化などを難しくし、さらには装置のコスト高をまねく要因にもなっている。
【０００７】
本発明は、上記の課題を解決するものであって、トランスを用いることなく簡単な回路により給電ラインに挿入されたＭＯＳＦＥＴの駆動に必要なバイアスを確保できるようにするものである。
【課題を解決するための手段】
【０００８】
そのために本発明は、給電ラインにＦＥＴとチョークコイルとを直列に接続したチョッパ回路の前記ＦＥＴを所望のデューティ比でオン／オフ制御して電圧を調整して給電する電源調整装置において、前記給電ラインから取り出したサブ電源に発信器、及び２つの整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのコレクタ−エミッタとの直列回路を接続すると共に、前記２つの整流素子の直列接続点、及び前記ＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのコレクタ−エミッタとの直列接続点からなる２つの直列接続点間に第２のコンデンサを接続し、前記ＮＰＮトランジスタとＰＮＰトランジスタのベースに前記発信器の出力を供給して前記ＮＰＮトランジスタとＰＮＰトランジスタを交互にオン／オフ駆動することにより、充電された前記第１のコンデンサの両端の電圧を前記ＦＥＴのベース−ソース間のバイアスとして取り出すように構成したことを特徴し、前記給電ラインは、充電電源とキャパシタ蓄電電源との間で前記キャパシタ蓄電電源に充電電流を供給する給電ラインであることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、サブ電源に２つの整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのコレクタ−エミッタとの直列回路を接続して、ＮＰＮトランジスタとＰＮＰトランジスタを交互に繰り返しオン／オフ駆動して充電される第１のコンデンサからＦＥＴのベース−ソース間のバイアスを取り出すので、電源から絶縁し独立したバイアスを得ることができる。したがって、トランスを用いることなく簡単な回路により給電ラインに挿入されたＭＯＳＦＥＴの駆動に必要なバイアスを確保できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明に係る電源制御装置の実施の形態を示す図であり、１００は電源制御装置、１１０は制御回路、１１１はサブ電源、１１２は発振回路、１１３はＭＯＳドライバ、２００は充電電源、３００はキャパシタ蓄電電源、Ｃ１、Ｃ２、Ｃ１１１、Ｃ１１２はコンデンサ、Ｄ１、Ｄ１１１、Ｄ１１２は整流素子、Ｌはチョークコイル、Ｒは電流検出抵抗、Ｒ１１１、ＳＷ１はスイッチ素子、ＴＲ１１１、ＴＲ１１２はトランジスタを示す。
【００１１】
図１において、電源制御装置１００は、充電電源２００とキャパシタ蓄電電源３００との間の給電ライン（＋ライン）にＮチャンネルのＭＯＳＦＥＴを用いた降圧用のスイッチ素子ＳＷ１とチョークコイルＬを直列に挿入接続し、降圧用のスイッチ素子ＳＷ１とチョークコイルＬとの接続点と共通ライン（接地ライン、−ライン）との間に逆極性に整流素子Ｄ１を接続して降圧用のスイッチ素子ＳＷ１による降圧チョッパを構成している。電流検出抵抗Ｒは、キャパシタ蓄電電源３００の充放電電流を検出するものであり、共通ラインに挿入接続している。電源制御装置１００は、制御回路１１０により降圧用のスイッチ素子ＳＷ１を所望のデューティ比でオン／オフ制御して電圧を調整することにより充電電源２００を所望の電圧に降圧し、キャパシタ蓄電電源３００を充電するものである。
【００１２】
図１（ａ）に示す制御回路１１０では、図１（ｂ）に示すように充電電源の端子間にサブ電源１１１を接続し、サブ電源１１１の出力に発振回路１１２を接続して発振させてＮＰＮトランジスタＴＲ１１１とＰＮＰトランジスタＴＲ１１２それぞれのベースを制御し、発振回路１１２の発振周波数でＮＰＮトランジスタＴＲ１１１とＰＮＰトランジスタＴＲ１１２を交互に繰り返しオン／オフ駆動している。サブ電源１１１は、給電ラインから分圧回路を通して所望の電圧を取り出すものであり、その出力には、２つの整流素子Ｄ１１１、Ｄ１１２、第１のコンデンサＣ１１２を通してＮＰＮトランジスタＴＲ１１１のコレクタ−エミッタ、ＰＮＰトランジスタＴＲ１１２のエミッタ−コレクタを直列（縦続）接続し、２つの整流素子Ｄ１１１とＤ１１２との直列接続点とＮＰＮトランジスタＴＲ１１１のエミッタとＰＮＰトランジスタＴＲ１１２のエミッタとの直列接続点との間に第２のコンデンサＣ１１１を接続している。そして、第１のコンデンサＣ１１２の充電電圧をＭＯＳドライバ１１３を通してスイッチ素子ＳＷ１のＭＯＳＦＥＴのゲートＧとソースＳとの間に印加するバイアスとして取り出している。
【００１３】
このような回路により、ＰＮＰトランジスタＴＲ１１２がオンになったとき、第２のコンデンサＣ１１１がまず、サブ電源１１１によって整流素子Ｄ１１１を通して充電され、次に、ＮＰＮトランジスタＴＲ１１１がオンになると、第１のコンデンサＣ１１２が、充電された第２のコンデンサＣ１１１によって整流素子Ｄ１１１を通して充電される。このうにＰＮＰトランジスタＴＲ１１１、ＴＲ１１２を交互に繰り返しオン／オフすることにより充電された第１のコンデンサＣ１１２の電圧をスイッチ素子ＳＷ１のＭＯＳＦＥＴのゲートＧとソースＳとの間に印加するバイアスとして取り出すので、ソースＳ側の電位、つまりキャパシタ蓄電電源３００の充電状態に関係なくコンデンサＣ１１２の充電電圧をそのままゲートＧとソースＳ間のバイアスとして印加することができる。このバイアス回路は、第２のコンデンサＣ１１２が、ＮＰＮトランジスタＴＲ１１１のコレクタ−エミッタとＰＮＰトランジスタＴＲ１１２のエミッタ−コレクタとの直列回路を通して共通ラインに接続されるので、共通ラインから遮断し浮かせることができる。
【００１４】
図２は本発明に係る電源制御装置の他の実施の形態を示す図であり、１００は電源制御装置、１２０は誤差増幅信号発生部、１４０はＰＷＭ制御部、１６０は昇降圧切換制御部、１６１、１６２は演算増幅器、１８０は昇降圧切換部、２００は充電電源、３００はキャパシタ蓄電電源、Ｃ１、Ｃ２は平滑コンデンサ、Ｄ１、Ｄ２は整流素子、Ｌはチョークコイル、Ｒは電流検出抵抗、Ｒ１６１〜Ｒ１６７は固定抵抗、ＶＲ１６は可変抵抗、ＳＷ１、ＳＷ２はスイッチ素子を示し、図１と同じ符号は図１と同等のものを示している。
【００１５】
図２において、誤差増幅信号発生部１２０、ＰＷＭ制御部１４０、昇降圧切換制御部１６０、昇降圧切換部１８０から構成される制御系が、スイッチ素子ＳＷ１、ＳＷ２のＭＯＳＦＥＴを制御するものであり、図１に示すＭＯＳドライバ１１３を構成している。電源制御装置１００は、充電電源２００とキャパシタ蓄電電源３００との間の給電ラインに降圧用のスイッチ素子ＳＷ１とチョークコイルＬと整流素子Ｄ２を直列に挿入接続し、チョークコイルＬと整流素子Ｄ２との直列接続点と共通ライン（接地ライン）との間にキャパシタ蓄電電源３００と並列に昇圧用のスイッチ素子ＳＷ２を接続している。さらに、降圧用のスイッチ素子ＳＷ１とチョークコイルＬとの直列接続点と共通ラインとの間に逆極性に整流素子Ｄ１を接続して降圧用のスイッチ素子ＳＷ１による降圧チョッパと昇圧用のスイッチ素子ＳＷ２による昇圧チョッパから構成している。降圧用のスイッチ素子ＳＷ１、昇圧用のスイッチ素子ＳＷ２には、ＭＯＳＦＥＴが用いられる。電流検出抵抗Ｒは、キャパシタ蓄電電源３００の充放電電流を検出するものであり、共通ラインに挿入接続している。充電電源２００からキャパシタ蓄電電源３００を充電する場合、電源制御装置１００は、キャパシタ蓄電電源３００が充電電源２００の電圧に充電されるまで降圧用のスイッチ素子ＳＷ１を所望のデューティ比でオン／オフして電圧を降圧し、キャパシタ蓄電電源３００の充電電圧が充電電源２００の電圧を越えると降圧用のスイッチ素子ＳＷ１をオンにして昇圧用のスイッチ素子ＳＷ２を所望のデューティ比でオン／オフして電圧を昇圧して所望の充電電流を供給する。
【００１６】
昇降圧切換制御部１６０は、充電電源２００の電圧Ｖi とキャパシタ蓄電電源３００の電圧Ｖc を入力してそれらを比較し、キャパシタ蓄電電源３００の電圧Ｖc が充電電源２００の電圧Ｖi より低いことを条件に降圧モードの信号を出力し、キャパシタ蓄電電源３００の電圧Ｖc が充電電源２００の電圧Ｖi にほぼ達したことを条件に降圧モードから昇圧モードに切り換える信号を出力するものである。つまり、昇降圧切換制御部１６０において、線路インピーダンスによる電圧降下を考慮すると、キャパシタ蓄電電源３００の電圧Ｖc は、少なくとも充電電源２００の電圧Ｖi とほぼ一致するかそれ以下であることが昇降圧の切り換え条件となる。昇降圧切換部１８０は、昇降圧切換制御部１６０から出力する降圧モードの信号によりＰＷＭ制御部１４０のＰＷＭ信号を降圧用のスイッチ素子ＳＷ１に供給し、昇圧モードに切り換える信号により降圧用のスイッチ素子ＳＷ１をオンに保持してＰＷＭ制御部１４０のＰＷＭ信号を昇圧用のスイッチ素子ＳＷ２に供給する。
【００１７】
誤差増幅信号発生部１２０は、電流検出抵抗Ｒの両端の電圧により検出されるキャパシタ蓄電電源３００の充電電流Ｉとキャパシタ蓄電電源３００の電圧Ｖc 、さらには充電電源２００の電圧Ｖi を入力してそれらを基準値と比較し、定電流充電のモードにより充電電流Ｉが一定になり、基準値に対して電圧Ｖc が大きくなった場合や電圧Ｖi が小さくなった場合には充電電流Ｉを制限するような誤差増幅信号を発生する。ＰＷＭ制御部１４０は、誤差増幅信号発生部１２０により発生した誤差増幅信号を入力しＰＷＭ信号を生成する。この誤差増幅信号に応じて生成した所望のデューティ比のＰＷＭ信号をＰＷＭ制御部１４０から昇降圧切換部１８０を介して降圧用のスイッチ素子ＳＷ１又は昇圧用のスイッチ素子ＳＷ２に選択的に供給することにより、降圧用のスイッチ素子ＳＷ１又は昇圧用のスイッチ素子ＳＷ２をＰＷＭ制御する。
【００１８】
昇降圧切換制御部１６０の具体的な構成は、例えば図２（ｂ）に示すように演算増幅器１６１により充電電源２００の電圧Ｖi とキャパシタ蓄電電源３００の電圧Ｖc との差を検出し、キャパシタ蓄電電源３００の電圧Ｖc が大きくなって充電電源２００の電圧Ｖi にほぼ達すると（一定値以上近づくと）、演算増幅器１６２の出力レベルが反転して降圧モードの信号からから昇圧モードの信号に切り換わる。このハイレベルの信号により昇降圧切換部１８０は、降圧モードから昇圧モードに切り換わる。演算増幅器１６１には、その反転入力端子−に抵抗Ｒ１６１を介してキャパシタ蓄電電源３００の電圧Ｖc を入力して反転入力端子−と出力端子との間に抵抗Ｒ１６４を接続し、非反転入力端子＋に充電電源２００の電圧Ｖi の抵抗Ｒ１６２とＲ１６３による分圧点を入力する。これに対し、演算増幅器１６２には、その反転入力端子−に抵抗Ｒ１６５を介して演算増幅器１６１の出力を入力し、非反転入力端子＋に定電圧のバイアスＶ＋の抵抗Ｒ１６６と可変抵抗ＶＲ１６による分圧点を入力して非反転入力端子＋と出力端子との間に抵抗Ｒ１６７を接続する。
【００１９】
図２（ｂ）に示す昇降圧切換制御部１６０において、演算増幅器１６１は、抵抗Ｒ１６１とＲ１６４、抵抗Ｒ１６２とＲ１６３にそれぞれ等しい抵抗値のものを接続した場合、電圧Ｖc が電圧Ｖi と等しくなると０Ｖの出力になり、電圧Ｖc が電圧Ｖi より例えば１Ｖ低いと、その差の正電圧「＋１Ｖ」を出力し、電圧Ｖc が電圧Ｖi より高くなると、その差の負電圧、例えば電圧Ｖc が電圧Ｖi の１０Ｖより高い１１Ｖになると、「−１Ｖ」を出力する。抵抗Ｒ１６１とＲ１６４、あるいは抵抗Ｒ１６２とＲ１６３に異なる抵抗値のものを接続すると、その抵抗値の比に応じて電圧Ｖi に対して演算増幅器１６１の出力の電圧も変わる。
【００２０】
また、演算増幅器１６２は、抵抗Ｒ１６６と可変抵抗ＶＲ１６からなる分圧回路により定電圧のバイアスＶ＋を分圧して非反転入力端子＋の電位ΔＶを設定し、反転入力端子−に演算増幅器１６１の出力を入力して、非反転入力端子＋の電位ΔＶを閾値として反転入力端子−の電位がその閾値を越えるとハイレベルからローレベルへ出力を反転させる。閾値であるΔＶの電圧は、可変抵抗ＶＲ１６によって調整される。可変抵抗ＶＲ１６の抵抗値を調整して例えば演算増幅器１６２の非反転入力端子＋の電位を「＋０．５Ｖ」に設定すると、「＋０．５Ｖ」より高い演算増幅器１６１の出力が反転入力端子−に入力されることにより、演算増幅器１６２はローレベルの信号を出力する。つまりキャパシタ蓄電電源３００の電圧Ｖc が充電電源２００の電圧Ｖi より０．５Ｖ低い電圧を越える電圧に充電されてくるまで演算増幅器１６２はローレベルの信号を出力している。そして、反転入力端子−の入力が「＋０．５Ｖ」より低くなると、つまりキャパシタ蓄電電源３００の電圧Ｖc が充電されてさらに高くなり、充電電源２００の電圧Ｖi との差が０．５Ｖより小さくなると、演算増幅器１６２の出力は反転してハイレベルの信号になる。
【００２１】
このように昇降圧切換制御部１６０においては、キャパシタ蓄電電源３００の電圧Ｖc が充電電源２００の電圧Ｖi より低いと、演算増幅器１６１が正電圧を出力し、演算増幅器１６１の出力はローレベル（降圧モードの信号）になっているが、キャパシタ蓄電電源３００の電圧Ｖc が高くなり充電電源２００の電圧Ｖi に近づき、演算増幅器１６１の出力が演算増幅器１６２の非反転入力端子＋の電位より低くなると、演算増幅器１６２がハイレベル（昇圧モードの信号）に反転する。
【００２２】
次に、具体的な誤差増幅信号発生部の構成について説明する。図３は誤差増幅信号発生部の実施の形態を示す図であり、１２１、１２３、１２４は信号発生回路、ＡＭＰ１〜ＡＭＰ４は演算増幅器、Ｃ１１、Ｃ３１、Ｃ４１はコンデンサ、Ｄ１１、Ｄ３１、Ｄ４１はダイオード、Ｒ１１、Ｒ３１、Ｒ４１は抵抗、Ｖrefi、Ｖref(v-i)、Ｖrefvc は基準値を示す。
【００２３】
図２に示す誤差増幅信号発生部１２０は、例えば図３に示すような各基準値Ｖrefi、Ｖref(v-i)、Ｖrefvc と比較して誤差増幅信号を出力する定電流信号発生回路１２１、電流逓減信号発生回路１２３、定電圧信号発生回路１２４、そして、これらの誤差増幅信号のうち最も小さい誤差増幅信号をＰＷＭ制御部１４０の入力とするダイオードＤ１１、Ｄ３１、Ｄ４１からなるアナログ信号のオア論理回路により構成される。ダイオードＤ１１、Ｄ３１、Ｄ４１は、誤差増幅信号を出力する定電流信号発生回路１２１、電流逓減信号発生回路１２３、定電圧信号発生回路１２４のそれぞれから逆方向の極性でＰＷＭ制御部１４０の入力に接続される。これらの回路の出力信号により、充電電流Ｉを一定にし（定電流充電）、所定電圧までキャパシタ蓄電電源３００が充電されると、充電電圧Ｖｃの増加に逆比例して充電電流を逓減させる（電流逓減制御：Ｖ−Ｉ制御）ように、また、充電電圧Ｖｃが満充電に相当する電圧に達するとその電圧を越えないように（定電圧充電）各制御モード間の切り換えを行ってＰＷＭ（Ｐulse  Ｗidth  Ｍodulation ：パルス幅変調）制御する。
【００２４】
定電流信号発生回路１２１は、充電装置２００の出力に直列に挿入接続した電流検出用抵抗Ｒの端子間の電圧降下を充電電流Ｉの検出信号として取り出してこれを制御対象として入力し、コンパレータの基準値として電流基準値設定回路で設定されている電流基準値Ｖrefiを越えたか否かを比較して、その誤差増幅信号を出力する誤差増幅回路で構成される。したがって、定電流信号発生回路１２１から出力される誤差増幅信号は、入力される制御対象の充電電流Ｉが電流基準値Ｖrefiより小さければ出力値は大きくなり、充電電流Ｉが電流基準値Ｖrefiより大きければ出力値は小さくなる。ＰＷＭ制御部１４０では、この誤差増幅信号を入力すると、充電電流Ｉが電流基準値Ｖrefiより小さいときは充電電流Ｉを大きくし、逆に充電電流Ｉが電流基準値Ｖrefiより大きいときは充電電流Ｉが小さくするように入力する誤差増幅信号の大きさに応じてパルス幅（デューティ比）を制御するので、結果として、電流基準値Ｖrefiに基づき充電電流Ｉが一定になるように充電電流を制御する、定電流充電の制御モードＣＣが実行される。
【００２５】
電流逓減信号発生回路１２３は、キャパシタ蓄電電源３００の充電電圧Ｖｃの増加に逆比例して充電電流Ｉを小さくする電流基準値Ｖref(v-i)を発生させ、この電流基準値Ｖref(v-i)を制御対象の充電電流Ｉが越えたか否かを比較して、その誤差増幅信号を出力するものである。この回路では、キャパシタ蓄電電源３００の充電電圧Ｖｃの増加に逆比例して充電電流Ｉを小さくする電流基準値Ｖref(v-i)を発生させ、この電流基準値Ｖref(v-i)を制御対象の充電電流Ｉが越えたか否かを比較して、その誤差増幅信号を出力するものであり、例えば電流基準値Ｖref(v-i)は、キャパシタ蓄電電源３００の充電電圧Ｖｃを反転させ（Ｖout ＝−Ｖin）、オフセット値Ｖoff-set で正値化（＝Ｖoff-set −Ｖin）することにより発生させる。したがって、ＰＷＭ制御部１４０では、この誤差増幅信号を入力すると、キャパシタ蓄電電源３００の充電電圧Ｖｃが小さいときには充電電流Ｉを大きくし、キャパシタ蓄電電源３００の充電電圧Ｖｃが増加するとともにその増加に逆比例して充電電流Ｉを小さくするように充電電流を制御する、電流逓減の制御モードＶ−Ｉが実行される。
【００２６】
定電圧信号発生回路１２４は、キャパシタ蓄電電源３００の充電電圧Ｖｃを検出し、これを制御対象として入力し電圧基準値設定回路で予め設定される電圧基準値Ｖrefvc を越えたか否かを比較して、その誤差増幅信号を出力する誤差増幅回路で構成される。したがって、定電圧信号発生回路１２４から出力される誤差増幅信号は、入力される制御対象の充電電圧Ｖｃが電圧基準値Ｖrefvc より小さければ出力値は大きくなり、充電電圧Ｖｃが電圧基準値Ｖrefvc より大きければ出力値は小さくなる。ＰＷＭ制御部１４０は、この誤差増幅信号を入力すると、充電電圧Ｖｃが電圧基準値Ｖrefvc より小さいときは充電電流Ｉを大きくし、逆に充電電圧Ｖｃが電圧基準値Ｖrefvc より大きいときは充電電流Ｉを小さくするように充電電流を制御する、定電圧充電の制御モードＣＶが実行される。
【００２７】
さらに、図３に示した各信号発生回路の構成を具体的に説明する。定電流信号発生回路１２１は、演算増幅器ＡＭＰ１の反転入力端子−に充電電流Ｉの検出信号を入力し、非反転入力端子＋に電流基準値Ｖrefiを入力して、反転入力端子−と出力端子との間にコンデンサＣ１１と抵抗Ｒ１１との直列回路を接続することにより誤差増幅回路を構成している。同様に、電流逓減信号発生回路１２３は、演算増幅器ＡＭＰ３の反転入力端子−に充電電流Ｉの検出信号を入力し、非反転入力端子＋に電流基準値Ｖref(v-i)を入力して、反転入力端子−と出力端子との間にコンデンサＣ３１と抵抗Ｒ３１との直列回路を接続することにより誤差増幅回路を構成している。また、定電圧信号発生回路１２４は、演算増幅器ＡＭＰ４の反転入力端子−に充電電圧Ｖｃの検出信号を入力し、非反転入力端子＋に電圧基準値Ｖrefvc を入力して、反転入力端子−と出力端子との間にコンデンサＣ４１と抵抗Ｒ４１との直列回路を接続することにより誤差増幅回路を構成している。
【００２８】
ダイオードＤ１１、Ｄ３１、Ｄ４１は、誤差増幅信号を出力する定電流信号発生回路１２１、電流逓減信号発生回路１２３、定電圧信号発生回路１２４のそれぞれから逆方向の極性でＰＷＭ制御部１４０の入力に接続されているので、定電流信号発生回路１２１、電流逓減信号発生回路１２３、定電圧信号発生回路１２４の出力するそれぞれの誤差増幅信号のうち最も小さい誤差増幅信号をＰＷＭ制御部１４０の入力とするアナログ信号のオア論理回路を構成している。
【００２９】
オア論理回路により行われる充電モードの切り換え制御をさらに説明すると、まず、充電を開始する初期の段階では、ダイオードＤ１１がオン、ダイオードＤ３１、Ｄ４１がオフの状態で定電流充電の制御モードＣＣが実行される。すなわち、初期の段階でキャパシタ蓄電電源３００の充電電圧Ｖｃが小さく、定電流信号発生回路１２１の出力する誤差増幅信号に基づきＰＷＭ制御部１４０が定電流充電の制御モードＣＣを実行しているときには、電流逓減信号発生回路１２３、定電圧信号発生回路１２４においてはいずれも制御対象が比較する基準値より小さいため、大きい値の誤差増幅信号を出力しても、充電電流Ｉもキャパシタ蓄電電源３００の充電電圧Ｖｃも大きくならず、また、入力電圧Ｖｉも小さくならず誤差増幅信号が上限値にはりついた状態になるから、ダイオードＤ３１、Ｄ４１が逆方向にバイアスされオフとなる。
【００３０】
次に、定電流充電を続けることによりキャパシタ蓄電電源３００の充電電圧Ｖｃが増加してゆき、電流逓減信号発生回路１２３における電流基準値Ｖref(v-i)が徐々に小さくなって、電流基準値Ｖref(v-i)が定電流信号発生回路１２１の電流基準値Ｖrefiより小さくなると、電流逓減信号発生回路１２３から出力される誤差増幅信号が定電流信号発生回路１２１から出力される誤差増幅信号より小さくなる。ここから、定電流信号発生回路１２１の出力に接続されたダイオードＤ１１がオフになって、電流逓減信号発生回路１２３の出力に接続されたダイオードＤ３１がオンに切り換わり、キャパシタ蓄電電源３００の充電電圧Ｖｃが増加するとともにその増加に逆比例して充電電流Ｉを小さくするように充電電流を制御する、電流逓減の制御モードＶ−Ｉが実行される。
【００３１】
さらに、キャパシタ蓄電電源３００の充電電圧Ｖｃが増加してゆき、定電圧信号発生回路１２４における電圧基準値Ｖrefvc より大きくなると、定電圧信号発生回路１２４から出力される誤差増幅信号が電流逓減信号発生回路１２３から出力される誤差増幅信号より小さくなり、電流逓減信号発生回路１２３の出力に接続されたダイオードＤ３１がオフになって、定電圧信号発生回路１２４の出力に接続されたダイオードＤ４１がオンに切り換わり、充電電圧Ｖｃを電圧基準値Ｖrefvc より小さくするように充電電流を制御する、定電圧充電の制御モードＣＶが実行される。
【００３２】
図４は基準値発生回路の実施の形態を示す図であり、ＡＭＰ５は演算増幅器、ＡＳｒ１、ＡＳｒ１′はアナログスイッチ、Ｃｒ１はコンデンサ、Ｒ２１、Ｒ３３、Ｒｒ１は抵抗、Ｒｒｖ、Ｒｒｖ′は可変抵抗、＋Ｖはバイアス電源を示す。
【００３３】
上記の各基準値設定回路は、周知の様々な回路で構成することができるが、例えば図４に示すように構成することができる。電流基準値Ｖref(v-i)は、図３に示す先に述べたようにキャパシタ蓄電電源３００の充電電圧Ｖｃの増加に逆比例する値であり、例えば図４（ａ）に示すように演算増幅器ＡＭＰ５において、その反転入力端子−に抵抗Ｒ３２を介してキャパシタ蓄電電源３００の充電電圧Ｖｃの検出信号を入力し、非反転入力端子＋にオフセット値Ｖoff-set を入力して、反転入力端子−と出力端子との間に抵抗Ｒ３３を接続することにより減算回路を構成し発生することができる。この減算回路によればＶoff-set ＋（Ｖoff-set −Ｖｃ）Ｒ３３／Ｒ３２（ここで、Ｒ３３＝Ｒ３２とすると、２Ｖoff-set −Ｖｃ）の電流基準値Ｖref(v-i)が取り出される。
【００３４】
このオフセット値Ｖoff-set を含む各信号発生回路の基準値は、図４（ｂ）に示すように安定化されたバイアス電源＋Ｖを固定抵抗Ｒｒ１と可変抵抗Ｒｒｖとの分圧回路で分圧し、その分圧接続点から基準値Ｖｒｅｆを取り出し、可変抵抗Ｒｒｖにより所定の電圧に調整する。なお、コンデンサＣｒ１はノイズ対策用として可変抵抗Ｒｒｖに並列接続しているものである。また、図４（ｃ）に示すようにアナログスイッチＡＳｒ１を介して同様の回路を並列に接続してアナログスイッチＡＳｒ１のオン／オフにより基準値を切り換えられるようにしてもよいし、このような基準値の切り換えは、アナログスイッチＡＳｒ１′を介して可変抵抗Ｒｒｖと並列に可変抵抗Ｒｒｖ′を接続できるようにしてもよい。このように基準値の切り換えをアナログスイッチＡＳｒ１、或いはＡＳｒ１′により行うように構成した場合には、例えばこれを電流基準値設定回路Ｖrefiに採用すると、所定の条件により定電流充電の値を段階的に切り換えることができる。例えば各キャパシタに満充電電圧で充電電流をバイパスする並列モニタを並列接続しているキャパシタ蓄電電源では、その並列モニタのバイパス動作信号を論理処理回路で処理し、その出力信号を切り換え信号とすると、並列モニタの動作に応じて定電流充電の充電電流を切り換えることができる。
【００３５】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、キャパシタ蓄電電源の充電制御装置として説明したが、充電したキャパシタ蓄電電源から負荷に給電する放電制御装置においても放電と共に給電ラインの電位が入出力側で差がなくなるので、同様に適用可能である。また、誤差増幅信号発生部１２０として、定電流信号発生回路１２１、電流逓減信号発生回路１２３、定電圧信号発生回路１２４、入力定電圧信号発生回路１２２及びダイオードからなるオア論理回路を有する構成を示したが、例えば充電電源側において、定電流充電を行ってキャパシタ蓄電電源が所定の電圧に充電されたことを判断して充電を停止させる機能を有するものと組み合わせる場合などに対応して、定電流信号発生回路１２１のみを有するものであってもよい。勿論、定電流信号発生回路１２１と他のそれぞれの信号発生回路との組み合わせであってもよい。また、充電電源の定格電圧をキャパシタ蓄電電源の満充電電圧の２分の１の電圧のものとして説明したが、昇圧回路での倍率を上げることができればより低い定格電圧であってもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明に係る電源制御装置の実施の形態を示す図。
【図２】本発明に係る電源制御装置の実施の形態を示す図。
【図３】誤差増幅信号発生部の実施の形態を示す図。
【図４】基準値発生回路の実施の形態を示す図。
【図５】電源調整回路の従来例を説明する図。
【符号の説明】
【００３７】
１００…電源制御装置、１１０…制御回路、１１１…サブ電源、１１２…発振回路、１１３…ＭＯＳドライバ、２００…充電電源、３００…キャパシタ蓄電電源、Ｃ１、Ｃ２、Ｃ１１１、Ｃ１１２…コンデンサ、Ｄ１、Ｄ１１１、Ｄ１１２…整流素子、Ｌ…チョークコイル、Ｒ…電流検出抵抗、Ｒ１１１、ＳＷ１…スイッチ素子、ＴＲ１１１、ＴＲ１１２…トランジスタ
【図１】
2008187784.tif 000003
【図２】
2008187784.tif 000004
【図３】
2008187784.tif 000005
【図４】
2008187784.tif 000006
【図５】
2008187784.tif 000007
【手続補正書】
【提出日】平成19年4月27日(2007.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
キャパシタ蓄電電源に充電電流を供給する給電ラインにＦＥＴとチョークコイルとを直列に接続したチョッパ回路の前記ＦＥＴを所望のデューティ比でオン／オフ制御して前記キャパシタ蓄電電源を充電し、充電により増加するキャパシタ蓄電電源の電圧に応じ出力電圧を調整する充電制御装置であって、
充電電流を検出する電流検出回路と、
前記キャパシタ蓄電電源の充電電圧を検出する電圧検出回路と、
前記電圧検出回路により検出した充電電圧の上昇と共に低下する電力基準値を発生する基準値発生回路と、
前記電流検出回路により検出された電流検出値と電流基準値とを演算増幅器に入力し比較演算して誤差増幅信号を出力する定電流制御回路と、
前記電流検出回路により検出された電流検出値と前記基準値発生回路により発生した電力基準値とを演算増幅器に入力し比較演算して誤差増幅信号を出力する電力制御回路と、
前記電圧検出回路により検出された電圧検出値と電圧基準値とを演算増幅器に入力し比較演算して誤差増幅信号を出力する定電圧制御回路と、
前記定電流制御回路、前記電力制御回路、及び前記定電圧制御回路より出力される各誤差増幅信号のうち低い方の誤差増幅信号を出力する、ダイオードからなる論理和回路と、
前記論理和回路より出力される誤差増幅信号に基づきパルス幅変調したオン／オフ制御信号を生成する制御回路と、
前記オン／オフ制御信号により前記ＦＥＴを駆動する駆動回路と
を備え、前記駆動回路は、
前記給電ラインから取り出したサブ電源に発振器、及び２つの整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのエミッタ−コレクタとの直列接続回路を接続すると共に、
前記２つの整流素子の直列接続点、及び前記ＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのエミッタ−コレクタとの直列接続点からなる２つの直列接続点間に第２のコンデンサを接続し、
前記ＮＰＮトランジスタとＰＮＰトランジスタのベースに前記発振器の出力を供給して前記ＮＰＮトランジスタとＰＮＰトランジスタを交互にオン／オフ駆動することにより、
充電された前記第１のコンデンサの両端の電圧を前記ＦＥＴのゲート−ソース間のバイアスとして取り出すように構成したことを特徴とする充電制御装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、キャパシタ蓄電電源に充電電流を供給する給電ラインにＦＥＴとチョークコイルとを直列に接続したチョッパ回路の前記ＦＥＴを所望のデューティ比でオン／オフ制御して前記キャパシタ蓄電電源を充電し、充電により増加するキャパシタ蓄電電源の電圧に応じ出力電圧を調整する充電制御装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
そのために本発明は、キャパシタ蓄電電源に充電電流を供給する給電ラインにＦＥＴとチョークコイルとを直列に接続したチョッパ回路の前記ＦＥＴを所望のデューティ比でオン／オフ制御して前記キャパシタ蓄電電源を充電し、充電により増加するキャパシタ蓄電電源の電圧に応じ出力電圧を調整する充電制御装置であって、
充電電流を検出する電流検出回路と、
前記キャパシタ蓄電電源の充電電圧を検出する電圧検出回路と、
前記電圧検出回路により検出した充電電圧の上昇と共に低下する電力基準値を発生する基準値発生回路と、
前記電流検出回路により検出された電流検出値と電流基準値とを演算増幅器に入力し比較演算して誤差増幅信号を出力する定電流制御回路と、
前記電流検出回路により検出された電流検出値と前記基準値発生回路により発生した電力基準値とを演算増幅器に入力し比較演算して誤差増幅信号を出力する電力制御回路と、
前記電圧検出回路により検出された電圧検出値と電圧基準値とを演算増幅器に入力し比較演算して誤差増幅信号を出力する定電圧制御回路と、
前記定電流制御回路、前記電力制御回路、及び前記定電圧制御回路より出力される各誤差増幅信号のうち低い方の誤差増幅信号を出力する、ダイオードからなる論理和回路と、
前記論理和回路より出力される誤差増幅信号に基づきパルス幅変調したオン／オフ制御信号を生成する制御回路と、
前記オン／オフ制御信号により前記ＦＥＴを駆動する駆動回路と
を備え、前記駆動回路は、
前記給電ラインから取り出したサブ電源に発振器、及び２つの整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのエミッタ−コレクタとの直列接続回路を接続すると共に、
前記２つの整流素子の直列接続点、及び前記ＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのエミッタ−コレクタとの直列接続点からなる２つの直列接続点間に第２のコンデンサを接続し、
前記ＮＰＮトランジスタとＰＮＰトランジスタのベースに前記発振器の出力を供給して前記ＮＰＮトランジスタとＰＮＰトランジスタを交互にオン／オフ駆動することにより、
充電された前記第１のコンデンサの両端の電圧を前記ＦＥＴのゲート−ソース間のバイアスとして取り出すように構成したことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明に係る充電制御装置の実施の形態を示す図であり、１００は電源制御装置、１１０は制御回路、１１１はサブ電源、１１２は発振回路、１１３はＭＯＳドライバ、２００は充電電源、３００はキャパシタ蓄電電源、Ｃ１、Ｃ２、Ｃ１１１、Ｃ１１２はコンデンサ、Ｄ１、Ｄ１１１、Ｄ１１２は整流素子、Ｌはチョークコイル、Ｒは電流検出抵抗、Ｒ１１１、ＳＷ１はスイッチ素子、ＴＲ１１１、ＴＲ１１２はトランジスタを示す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
図２は本発明に係る充電制御装置の他の実施の形態を示す図であり、１００は電源制御装置、１２０は誤差増幅信号発生部、１４０はＰＷＭ制御部、１６０は昇降圧切換制御部、１６１、１６２は演算増幅器、１８０は昇降圧切換部、２００は充電電源、３００はキャパシタ蓄電電源、Ｃ１、Ｃ２は平滑コンデンサ、Ｄ１、Ｄ２は整流素子、Ｌはチョークコイル、Ｒは電流検出抵抗、Ｒ１６１〜Ｒ１６７は固定抵抗、ＶＲ１６は可変抵抗、ＳＷ１、ＳＷ２はスイッチ素子を示し、図１と同じ符号は図１と同等のものを示している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
【図１】本発明に係る充電制御装置の実施の形態を示す図。
【図２】本発明に係る充電制御装置の実施の形態を示す図。
【図３】誤差増幅信号発生部の実施の形態を示す図。
【図４】基準値発生回路の実施の形態を示す図。
【図５】電源調整回路の従来例を説明する図。
【手続補正書】
【提出日】平成19年10月3日(2007.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
キャパシタ蓄電電源に充電電流を供給する給電ラインにＦＥＴとチョークコイルとを直列に接続した降圧チョッパ回路と昇圧チョッパ回路とを備え、ＰＷＭ信号を前記降圧チョッパ回路に供給して充電電源の電圧より低い電圧から前記キャパシタ蓄電電源を充電し、前記キャパシタ蓄電電源の電圧が上昇して前記充電電源の電圧より閾値ΔＶだけ低い電圧に達したことを条件に前記ＰＷＭ信号を前記降圧チョッパ回路から前記昇圧チョッパ回路に切り換えて供給しキャパシタ蓄電電源を充電するように構成した充電制御装置において、
前記給電ラインに直列に接続した降圧チョッパ回路のＦＥＴを駆動する駆動回路は、前記給電ラインから取り出したサブ電源に発振器、及び前記発振器と並列に第１の整流素子と第２の整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのエミッタ−コレクタとの直列接続回路を接続すると共に、
前記第１の整流素子と第２の整流素子との接続点と前記ＮＰＮトランジスタのエミッタとＰＮＰトランジスタのエミッタとの接続点との間に第２のコンデンサを接続し、
前記ＮＰＮトランジスタのベースとＰＮＰトランジスタのベースのそれぞれに前記発振器の出力を供給して前記ＮＰＮトランジスタとＰＮＰトランジスタを前記発振器の発振周波数で交互にオン／オフ駆動することにより、
充電された前記第１のコンデンサの両端の電圧を前記ＦＥＴのゲート−ソース間のバイアスとして取り出すように構成したことを特徴とする充電制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
そのために本発明は、キャパシタ蓄電電源に充電電流を供給する給電ラインにＦＥＴとチョークコイルとを直列に接続した降圧チョッパ回路と昇圧チョッパ回路とを備え、ＰＷＭ信号を前記降圧チョッパ回路に供給して充電電源の電圧より低い電圧から前記キャパシタ蓄電電源を充電し、前記キャパシタ蓄電電源の電圧が上昇して前記充電電源の電圧より閾値ΔＶだけ低い電圧に達したことを条件に前記ＰＷＭ信号を前記降圧チョッパ回路から前記昇圧チョッパ回路に切り換えて供給しキャパシタ蓄電電源を充電するように構成した充電制御装置において、
前記給電ラインに直列に接続した降圧チョッパ回路のＦＥＴを駆動する駆動回路は、前記給電ラインから取り出したサブ電源に発振器、及び前記発振器と並列に第１の整流素子と第２の整流素子と第１のコンデンサとＮＰＮトランジスタのコレクタ−エミッタとＰＮＰトランジスタのエミッタ−コレクタとの直列接続回路を接続すると共に、
前記第１の整流素子と第２の整流素子との接続点と前記ＮＰＮトランジスタのエミッタとＰＮＰトランジスタのエミッタとの接続点との間に第２のコンデンサを接続し、
前記ＮＰＮトランジスタのベースとＰＮＰトランジスタのベースのそれぞれに前記発振器の出力を供給して前記ＮＰＮトランジスタとＰＮＰトランジスタを前記発振器の発振周波数で交互にオン／オフ駆動することにより、
充電された前記第１のコンデンサの両端の電圧を前記ＦＥＴのゲート−ソース間のバイアスとして取り出すように構成したことを特徴とする。