(57)【要約】【課題】  半導体装置の製造歩留まり向上を図る。【解決手段】  半導体装置は、第１の半導体チップと、前記第１の半導体チップの周囲に配置された複数の接続部と、各々が前記第１の半導体チップの主面の周縁を横切って前記第１の半導体チップの複数の電極パッドと、前記複数の接続部とを夫々電気的に接続する複数のボンディングワイヤと、前記第１の半導体チップの主面の周縁部であって、前記複数のボンディングワイヤが横切る部分に、前記第１の半導体チップの主面よりも突起して設けられた突起体と、前記第１の半導体チップの主面との間に、接着材、及び前記複数のボンディングワイヤの各々の一部を挟んで、前記第１の半導体チップの主面に接着固定された第２の半導体チップとを有する。【選択図】        図１
2008004650.tif 000002
【特許請求の範囲】
【請求項１】
チップ搭載部と、
互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、前記裏面が前記チップ搭載部と向かい合う状態で前記チップ搭載部に搭載された第１の半導体チップと、
前記第１の半導体チップの周囲に配置された複数の接続部と、
各々が前記第１の半導体チップの主面の周縁を横切って前記第１の半導体チップの複数の電極パッドと、前記複数の接続部とを夫々電気的に接続する複数のボンディングワイヤと、
前記第１の半導体チップの主面の周縁部であって、前記複数のボンディングワイヤが横切る部分に、前記第１の半導体チップの主面よりも突起して設けられた突起体と、
互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、前記裏面と前記第１の半導体チップの主面との間に、接着材、及び前記複数のボンディングワイヤの各々の一部を挟んで、前記第１の半導体チップの主面に接着固定された第２の半導体チップとを有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記チップ搭載部及び前記複数の接続部は、配線基板に設けられていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記接着材は、熱硬化性若しくは熱可塑性の絶縁性樹脂フィルムからなり、
前記突起体は、有機質系の絶縁性材料、若しくは無機質系の絶縁性材料からなることを特徴とする半導体装置。
【請求項４】
（ａ）互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有する第１の半導体チップを準備する工程と、
（ｂ）互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドと、前記裏面を覆うようにして前記裏面に設けられた樹脂フィルムとを有する第２の半導体チップを準備する工程と、
（ｃ）チップ搭載部に前記第１の半導体チップを搭載する工程と、
（ｄ）前記第１の半導体チップの主面の周縁を横切って、前記第１の半導体チップの複数の電極パッドと、前記第１の半導体チップの周囲に配置された複数の接続部とを複数のボンディングワイヤで夫々電気的に接続する工程と、
（ｅ）前記複数のボンディングワイヤの各々の一部を覆うようにして前記第１の半導体チップの主面に、前記第２の半導体チップの裏面の前記樹脂フィルムを圧着する時に加熱ステージ上の基板を通して加熱され、前記樹脂フィルムを溶融することにより、前記第１の半導体チップに前記第２の半導体チップを接着固定する工程とを有し、
前記第１の半導体チップは、前記第１の半導体チップの主面の周縁部であって、前記複数のボンディングワイヤが横切る部分に、前記第１の半導体チップの主面よりも突起して設けられた突起体を更に有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記チップ搭載部及び前記複数の接続部は、配線基板に設けられていることを特徴とする半導体装置の製造方法。
【請求項６】
主面に複数の接続部が配置された配線基板と、
互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、前記裏面が第１の接着材を介在して前記配線基板の主面に接着固定された第１の半導体チップと、
各々が前記第１の半導体チップの主面の周縁を横切って前記第１の半導体チップの複数の電極パッドと、前記配線基板の複数の接続部とを夫々電気的に接続する複数のボンディングワイヤと、
互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、前記裏面と前記第１の半導体チップの主面との間に、第２の接着材、及び前記複数のボンディングワイヤの各々の一部を挟んで、前記第１の半導体チップの主面に接着固定された第２の半導体チップとを有し、
前記第１の半導体チップの主面の周縁は、前記第１の接着材で覆われていることを特徴とする半導体装置。
【請求項７】
主面に複数の接続部が配置された配線基板と、
互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、前記裏面が第１の接着材を介在して前記配線基板の主面に接着固定された第１の半導体チップと、
各々が前記半導体チップの主面の周縁を横切って前記第１の半導体チップの複数の電極パッドと、前記配線基板の複数の接続部とを夫々電気的に接続する複数のボンディングワイヤと、
互いに反対側に位置する主面及び裏面と、前記主面に配置された複数の電極パッドとを有し、前記裏面と前記第１の半導体チップの主面との間に、第２の接着材、及び前記複数のボンディングワイヤの各々の一部を挟んで、前記第１の半導体チップの主面に接着固定された第２の半導体チップとを有し、
前記第１の接着材は、前記第１の半導体チップの周囲において、前記第１の半導体チップの主面側にせり上がった厚肉部を有し、
前記複数のボンディングワイヤは、前記第１の接着材の厚肉部に支持されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、配線基板に多段に積層された複数の半導体チップを有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、集積回路が搭載された複数の半導体チップを高密度に実装し、高機能なシステムを短期間で実現するシステム・イン・パッケージ（Ｓystem in Ｐackage）技術が注目されており、様々なパッケージ構造のものが提案され、実用化されている。特に、複数の半導体チップを３次元的に積層し、大幅な小型化を実現できる積層型パッケージの開発が盛んに進められている。
【０００３】
特開２００４−７２００９号公報には、配線基板に２つの半導体チップを２段重ねで実装した半導体装置が開示されている。また、同公報には、配線基板にワイヤボンディング方式で実装された第１の半導体チップ上に、絶縁性樹脂フィルを介在させて第１の半導体チップと平面サイズが同等の第２の半導体チップを積層する技術も開示されている。
【０００４】
【特許文献１】特開２００４−７２００９公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
集積回路が搭載された半導体チップをパッケージングしてなる半導体装置の１つに、例えばＢＧＡ（Ｂall Ｇrid Ａrray）型と呼ばれる半導体装置が知られている。このＢＧＡ型半導体装置は、配線基板の主面に半導体チップが実装され、配線基板の主面と反対側の裏面に外部接続用端子としてボール状の半田バンプが複数配置されたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成形したパッケージ構造、例えばＱＦＰ（Ｑuad Ｆlat Ｐackage）型やＴＳＯＰ（Ｔhin Ｓmall Ｏutline Ｐackage）型と呼ばれる半導体装置と比較して、平面サイズの小型化を図ることができる。
【０００６】
ＢＧＡ型半導体装置においては、半導体チップの電極パッドと配線基板の電極パッドとを電気的に接続する方法として、主にワイヤボンディング方式が採用されている。ワイヤボンディング方式は、引き回し自由度が高いため、既存の複数の半導体チップの電気的な接続を短時間（短ＴＡＴ：Ｔurn Ａround Ｔime）で実現するのに非常に有効な方法である。
【０００７】
一方、複数の半導体チップを３次元的に積層する技術として、例えば第１の半導体チップの主面（電極パッド形成面）上に、この第１の半導体チップよりも平面サイズが小さいスペーサを介在して第２の半導体チップを積層する技術（ａ）が知られている。この積層技術（ａ）によれば、第１の半導体チップのワイヤボンディングエリアを確保できるため、ワイヤボンディング方式で実装された第１の半導体チップの主面上に、この第１の半導体チップと平面サイズが同等の第２の半導体チップを容易に積層することができる。
【０００８】
しかしながら、上記積層技術（ａ）は、スペーサを用いるため、製造コストが増大するという問題がある。また、部品点数が増加するため、信頼性が低下するという問題がある。また、半導体チップの主面に配置される電極パッドの配列形態として、主面の中央に複数の電極パッドが一方向に沿って配置された中央パッド配列の半導体チップにおいては、スペーサを配置することが困難であるため、主面の周辺に複数の電極パッドが配置された周辺パッド配列の半導体チップに制限されるという問題がある。
【０００９】
そこで、本発明者は、第１の半導体チップに接続されたボンディングワイヤの一部を挟むようにして、第２の半導体チップの裏面に貼り付けられた樹脂フィルムを第１の半導体チップの主面に圧着し、その時に加熱ステージ上の基板及び第１の半導体チップを通して加熱され樹脂フィルムを溶融することにより、第１の半導体チップの主面上に第２の半導体チップを積層する技術（ｂ）について検討した。
【００１０】
この積層技術（ｂ）においては、スペーサを用いることなく、ワイヤボンディング方式で実装された第１の半導体チップの主面上に、この第１の半導体チップと平面サイズが同等の第２の半導体チップを積層することができるため、製造コストの増大、部品点数の増加に起因する信頼性低下を抑制することができる。また、中央パッド配列の第１の半導体チップ上に第２の半導体チップを積層することもできる。
しかしながら、上記積層技術（ｂ）においては、以下の問題が懸念される。
【００１１】
第１の半導体チップの主面に圧着される時の樹脂フィルムは、まだ加熱されておらず、流動性が出ていないため、第１の半導体チップの主面の電極パッドに接続されたボンディングワイヤが樹脂フィルムの圧着によって押し潰されてしまい、この影響で第１の半導体チップの主面の周縁にボンディングワイヤが接触してしまう。
【００１２】
第１の半導体チップの主面の周縁とボンディングワイヤとの接触は、場合によっては第１の半導体チップとボンディングワイヤとの短絡を意味し、半導体装置の製造歩留まりが低下する要因となるため、樹脂フィルムの圧着によってボンディングワイヤが押し潰されて変形しても、第１の半導体チップの主面の周縁にボンディングワイヤが接触しないように工夫する必要がある。
【００１３】
本発明の目的は、半導体装置の製造歩留まり向上を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）上記目的は、チップ搭載部に平面的に重なり合って積層される複数の半導体チップのうち、上下方向において互いに向かい合う（隣り合う）２つの半導体チップにおいて、下段側の半導体チップの主面（電極パッド形成面）の周縁部に、絶縁性の突起体を設けることによって達成される。
（２）また、上記目的は、チップ搭載部に平面的に重なり合って積層される複数の半導体チップのうち、上下方向において互いに向かい合う（隣り合う）２つの半導体チップにおいて、下段側の半導体チップを接着固定するための接着材の一部で下段側の半導体チップの主面（電極パッド形成面）の周縁を覆うことによって達成される。
（３）また、上記目的は、チップ搭載部に平面的に重なり合って積層される複数の半導体チップのうち、上下方向において互いに向かい合う（隣り合う）２つの半導体チップにおいて、下段側の半導体チップを接着固定するための接着材の一部を下段側の半導体チップの主面側にせり上げて、ボンディングワイヤを支持するための厚肉部を形成することによって達成される。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
半導体装置の製造歩留まり向上を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００１７】
本実施例１では、配線基板に機能及び平面ザイズが同一の２つの半導体チップを２段重ねで実装した半導体装置に本発明を適用した例について説明する。
【００１８】
図１乃至図１４は、本発明の実施例１である半導体装置に係る図であり、
図１は、半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）、
図２は、図１（ｂ）の一部を拡大した模式的断面図、
図３は、半導体装置において、下段の半導体チップにおけるワイヤ接続状態を示す模式的平面図、
図４は、半導体チップの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｂ−ｂ線に沿う模式的断面図）、
図５は、図４（ｂ）の一部を拡大した模式的断面図、
図６は、半導体装置の製造に使用されるマルチ配線基板の模式的平面図、
図７は、図６のｃ−ｃ線に沿う模式的断面図、
図８は、半導体装置の製造工程を示すフローチャート、
図９は、半導体装置の製造において、半導体ウエハに複数のチップ形成領域が形成された状態を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｄ−ｄ線に沿う模式的断面図）、
図１０乃至図１４は、半導体装置の製造工程を示す模式的断面図である。
【００１９】
本実施例１の半導体装置１は、図１（（ａ），（ｂ））乃至図３に示すように、インターポーザとも呼称される配線基板２の主面２ｘに２つの半導体チップ（５ａ，５ｂ）５が２段重ねで実装され、配線基板２の主面２ｘと反対側の裏面２ｙに外部接続用端子（外部との電気的な導通を担う端子）として例えばボール状の半田バンプ９が複数配置されたＢＧＡ型パッケージ構造になっている。本実施例１では、これに限定されないが、配線基板２の主面２ｘのチップ搭載部２４に、例えば機能及び平面サイズが同一の２つの半導体チップ（５ａ，５ｂ）５が平面的に重なり合って実装されている。ここで、半導体チップ５の平面サイズが同一とは、あくまでも設計値であり、実際の平面サイズは加工精度のバラツキ等により若干異なることは言うまでもない。
【００２０】
図４（（ａ），（ｂ））に示すようよに、半導体チップ（５ａ，５ｂ）５は、その厚さ方向と交差する平面が方形状になっており、本実施例１では例えば長方形になっている。半導体チップ（５ａ，５ｂ）５は、互いに反対側に位置する主面（回路形成面，素子形成面）５ｘ及び裏面５ｙを有し、半導体チップ（５ａ，５ｂ）５の主面５ｘには、集積回路として例えば記憶回路の一種であるＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory）が搭載されている。ＥＥＰＲＯＭは、フラッシュメモリとも呼ばれ、電子情報の電気的な書き換えが可能である。
【００２１】
半導体チップ（５ａ，５ｂ）５の主面５ｘには、複数の電極パッド（ボンディングパッド）６が配置されている。複数の電極パッド６は、例えば半導体チップ（５ａ，５ｂ）５の互いに反対側に位置する２つの辺（本実施例１では長辺）側にその２つの辺に沿って配置されている。使用する半導体チップの種類によって電極パッドの位置は４辺全てに配置されることもある。
【００２２】
半導体チップ（５ａ，５ｂ）５の裏面５ｙには、接着材として例えば絶縁性の樹脂フィルム１５が予め設けられている。樹脂フィルム１５は、半導体チップ（５ａ，５ｂ）５の裏面５ｙを覆うようにしてその裏面５ｙに貼り付けられている。樹脂フィルム１５としては、これに限定されないが、例えばエポキシ系の熱硬化性樹脂からなるものが用いられている。
【００２３】
図５に示すように、半導体チップ（５ａ，５ｂ）５は、これに限定されないが、主に、半導体基板１０、この半導体基板１０の主面上に設けられた薄膜積層体（多層配線層）１１、この薄膜積層体１１を覆うようにして設けられた保護膜１２及び１３等を有する構成になっている。
【００２４】
薄膜積層体１１は、絶縁層、配線層の夫々を複数段積み重ねた構造になっている。薄膜積層体１１の絶縁層は、例えば酸化シリコン膜等の絶縁膜で形成されている。薄膜積層体１１の配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。
【００２５】
保護膜１２は、例えば酸化シリコン膜又は窒化シリコン膜、若しくはこれらの膜を積層した積層膜等の有機系絶縁膜で形成されている。保護膜１３は、例えばポリイミド膜等の無機系絶縁膜で形成されている。保護膜１２は、主に、薄膜積層体１１の最上層の配線層を保護する目的で設けられている。保護膜１３は、主に、後述する樹脂封止体８に含まれているフィラー等によって保護膜１２に与える損傷等を抑制する目的や、半導体チップ５と樹脂封止体８の樹脂との接着性向上を図る目的で設けられている。
【００２６】
複数の電極パッド６は、薄膜積層体１１の最上層の配線層に形成され、保護膜１２に形成されたボンディング開口、及び保護膜１３に形成されたボンディング開口によって露出されている。半導体基板１０の主面には複数のトランジスタ素子が形成され、この複数のトランジスタ素子及び薄膜積層体に形成された配線によって集積回路が構築されている。
【００２７】
半導体チップ（５ａ，５ｂ）５の主面５ｘの周縁部には、図４及び図５に示すように、半導体チップ（５ａ，５ｂ）の主面５ｘよりも突起する突起体１４が設けられている。突起体１４は、後述するボンディングワイヤ（７ａ，７ｂ）が横切る部分に少なくとも設けられている。本実施例１において、突起体１４は、半導体チップ５の一方の長辺と、この一方の長辺に沿って配置された複数の電極パッド６からなるパッド列との間に配置され、半導体チップ５の一方の長辺に沿って連続的に形成されている。また、突起体１４は、半導体チップ５の他方の長辺と、この他方の長辺に沿って配置された複数の電極パッド６からなるパッド列との間に配置され、半導体チップ５の他方の長辺に沿って連続的に形成されている。突起体１４は、例えば、有機質系の絶縁性材料、若しくは無機質系の絶縁性材料で形成されている。
【００２８】
図１（（ａ），（ｂ））に示すように、配線基板２は、その厚さ方向と交差する平面が方形状になっており、本実施例１では例えば正方形になっている。配線基板２は、これに限定されないが、例えば、ガラス繊維にエポキシ系若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板からなり、その表裏の両面に配線層を有する２層配線構造になっている。
【００２９】
配線基板２の主面２ｘには、チップ搭載部２４が配置され、更にチップ搭載部２４の周囲に接続部として複数の電極パッド３ａ及び複数の電極パッド３ｂが配置されている。配線基板２の裏面２ｙには、接続部として複数の電極パッド４が配置され、この複数の電極パッド４には半田バンプ９が夫々固着されている。
【００３０】
２つの半導体チップ（５ａ，５ｂ）５において、図１（ｂ）及び図２に示すように、下段の半導体チップ５ａは、その裏面５ｙと配線基板２の主面２ｘのチップ搭載部２４との間に樹脂フィルム１５を介在して配線基板２の主面２ｘに接着固定されている。上段の半導体チップ５ｂは、その裏面５ｙと半導体チップ５ａの主面５ｘとの間に樹脂フィルム１５を介在して半導体チップ５ｂの主面に接着固定されている。
【００３１】
半導体チップ５ａ及び５ｂは、各々の一方の長辺が同一側に位置するように半導体チップ５ａの主面５ｘと半導体チップ５ｂの裏面５ｙとを向かい合わせ、半導体チップ５ａの全体に半導体チップ５ｂの全体が平面的に重なる状態（半導体チップ５ａ及び５ｂの各々の外周が平面的に重なる状態）で積層されている。
【００３２】
図３に示すように、配線基板２の複数の電極パッド３ａは、２つのパッド群に分かれて配置されており、一方のパッド群の電極パッド３ａは半導体チップ５ａの一方の長辺に沿って配置され、他方のパッド群の電極パッド３ａは半導体チップ５ａの他方の長辺に沿って配置されている。
【００３３】
配線基板２の複数の電極パッド３ｂは、２つのパッド群に分かれて配置されており、一方のパッド群の電極パッド３ｂは半導体チップ５ｂの一方の長辺に沿って配置され、他方のパッド群の電極パッド３ｂは半導体チップ５ｂの他方の長辺に沿って配置されている。一方のパッド群の電極パッド３ｂは、一方のパッド群の電極パッド３ａよりも半導体チップ５の一方の長辺から離れて配置され、他方のパッド群の電極パッド３ｂは、他方のパッド群の電極パッド３ａよりも半導体チップ５の他方の長辺から離れて配置されている。
【００３４】
半導体チップ５ａの複数の電極パッド６は、図３に示すように、複数のボンディングワイヤ７ａによって配線基板２の複数の電極パッド３ａと夫々電気的に接続されている。複数のボンディングワイヤ７ａは、半導体チップ５ａの主面５ｘの周縁部に設けられた突起体１４を横切って延在し、半導体チップ５ａの複数の電極パッド６と配線基板２の複数の電極パッド３ａとを夫々電気的に接続している。
【００３５】
半導体チップ５ｂの複数の電極パッド６は、図１（ａ）に示すように、複数のボンディングワイヤ７ｂによって配線基板２の複数の電極パッド３ｂと夫々電気的に接続されている。複数のボンディングワイヤ７ｂは、半導体チップ５ｂの主面５ｘの周縁部に設けられた突起体１４を横切って延在し、半導体チップ５ｂの複数の電極パッド６と配線基板２の複数の電極パッド３ｂとを夫々電気的に接続している。配線基板の電極パッドの位置は半導体チップの電極パッドの配置に対応するため、半導体チップの電極パッドが４辺に配置される場合はそれに対応して、配線基板の電極パッドもその外側に配置される。
【００３６】
ボンディングワイヤ（７ａ，７ｂ）としては、例えば金（Ａｕ）ワイヤが用いられている。また、ボンディングワイヤ（７ａ，７ｂ）の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）が用いられている。また、ボンディングワイヤ（７ａ，７ｂ）の接続は、例えば、半導体チップ（５ａ，５ｂ）の電極パッド６を一次接続、配線基板２の電極パッド（３ａ，３ｂ）を二次接続とする正ボンディング法で行われている。
【００３７】
図１（（ａ），（ｂ））及び図２に示すように、２つの半導体チップ（５ａ，５ｂ）５、複数のボンディングワイヤ７ａ及び複数のボンディングワイヤ７ｂ等は、配線基板２の主面２ｘ側に選択的に形成された樹脂封止体８によって樹脂封止されている。樹脂封止体８は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴム及びフィラー（例えばシリカ）等が添加されたビフェニール系の熱硬化性樹脂で形成されている。
【００３８】
ここで、ＢＧＡ型半導体装置の製造においては、スクライブ領域によって区画された複数の製品形成領域（個片基板形成領域）を有するマルチ配線基板（多数個取り配線基板）を使用し、各製品形成領域に実装された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するマルチ配線基板を使用し、各製品形成領域に実装された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施例１では、例えば小型化に好適な一括方式のトランスファ・モールディング法を採用している。
【００３９】
一括方式のトランスファ・モールディング法の場合、樹脂封止体を形成した後、マルチ配線基板及び樹脂封止体は、例えばダイシングによって複数の個片に分割される。従って、本実施例１の半導体装置１は、図１（（ａ），（ｂ））に示すように、配線基板２の平面サイズ及び樹脂封止体８の平面サイズがほぼ同一になっている。
【００４０】
図１（（ａ），（ｂ））及び図２に示すように、半導体チップ５ａの複数の電極パッド６と配線基板２の複数の電極パッド３ａとを夫々電気的に接続する複数のボンディングワイヤ７ａは、各々の一部が半導体チップ５ａの主面５ｘと半導体チップ５ｂの裏面５ｙとの間に挟まれている。即ち、半導体チップ５ｂは、その裏面５ｙと半導体チップ５ａの主面５ｘとの間に、樹脂フィルム１５及び複数のボンディングワイヤ７ａの各々の一部を挟んで、半導体チップ５ａの主面５ｘに接着固定されている。
【００４１】
複数のボンディングワイヤ７ａは、半導体チップ５ａと半導体チップ５ｂとの間において突起体１４に支持されており、この突起体１４によって半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触が回避されている。
【００４２】
次に、半導体装置１の製造に使用されるマルチ配線基板（多数個取り配線基板）について、図６及び図７を用いて説明する。
図６及び図７に示すように、マルチ配線基板２０は、その厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば長方形になっている。マルチ配線基板２０は、互いに反対側に位置する主面２０ｘ及び裏面２０ｙを有し、その主面２０ｘにはモールド領域２１が設けられている。モールド領域２１の中には、平面的に並列して配置された複数の製品形成領域（個片基板形成領域）２２が設けられ、この各々の製品形成領域２２の中にはチップ搭載部２４が設けられている。
【００４３】
各製品形成領域２２は、スクライブ領域（分離領域）２３によって区画され、基本的に図１及び図２に示す配線基板２と同様の構成及び平面形状になっている。配線基板２は、スクライブ領域２３に沿ってマルチ配線基板２０の各製品形成領域２２を個々に個片化することによって形成される。本実施例１において、マルチ配線基板２０は、これに限定されないが、例えば６個の製品形成領域２２を２×３の行列で配置した構成になっている。
【００４４】
次に、本実施例１の半導体装置１の製造について、図８乃至図１４を用いて説明する。
まず、図９（（ａ），（ｂ））に示す半導体ウエハ３０を準備する（図８のウエハ準備工程〈１００〉）。半導体ウエハ３０は、例えば単結晶シリコンからなる半導体基板を主体に構成されている。半導体ウエハ３０の主面には、スクライブ領域（分離領域）３２によって区画された複数のチップ形成領域３１が行列状に配置されている。各チップ形成領域３１は、基本的に図４（（ａ），（ｂ））及び図５に示す半導体チップ５と同様の構成及び平面形状になっている。半導体ウエハ３０の主面と反対側の裏面には、この裏面を覆うようにして樹脂フィルム１５が予め貼り付けられている。
【００４５】
次に、半導体ウエハ３０及び樹脂フィルム１５を各チップ形成領域３１に対応して複数の個片に分割する（図８のウエハ個片化工程〈１０１〉）。この分割は、半導体ウエハ３０のスクライブ領域３２に沿って半導体ウエハ３０及び樹脂フィルム１５をダイシングブレードでダイシングすることによって行われる。この工程により、図４（（ａ），（ｂ））及び図５に示す半導体チップ（５ａ，５ｂ）５が形成される。
【００４６】
ここで、半導体チップ（５ａ，５ｂ）５は、スクライブ領域３２で区画された複数のチップ形成領域３１を有する半導体ウエハ３０をスクライブ領域３２に沿ってダイシングすることにより形成されるため、半導体チップ（５ａ，５ｂ）５の主面５ｘの周縁においては、薄膜積層体１１にクラックや欠けが生じていることがあり、半導体チップ（５ａ，５ｂ）５の主面５ｘの周縁に半導体基板１０が露出している場合がある。
【００４７】
次に、マルチ配線基板２０の各製品形成領域２２において、図１０（ａ）に示すように、マルチ配線基板２０の主面２０ｘのチップ搭載部２４に樹脂フィルム１５を介在して半導体チップ５ａを接着固定する（チップ搭載工程〈１０２〉）。半導体チップ５ａの接着固定は、半導体チップ５ａの裏面５ｙの樹脂フィルム１５をマルチ配線基板２０の主面２０ｘのチップ搭載部２４に圧着する時に加熱ステージ上の基板を通して加熱され樹脂フィルム１５を溶融することによって行われる。本実施例１では、エポキシ系の熱硬化性樹脂からなる樹脂フィルム１５が用いられているため、加熱により樹脂フィルム１５の溶融及び硬化が行われる。
【００４８】
次に、マルチ配線基板２０の各製品形成領域２２において、図１０（ｂ）に示すように、半導体チップ５ａの複数の電極パッド６と製品形成領域２２の複数の電極パッド３ａとを複数のボンディングワイヤ７ａで夫々電気的に接続する（図８のワイヤボンディング工程〈１０３〉）。この工程において、複数のボンディングワイヤ７ａは、半導体チップ５ａの主面５ｘの周縁部に設けられた突起体１４を横切り、半導体チップ５ａの主面５ｘからその周囲に亘って延在している。
【００４９】
次に、マルチ配線基板２０の各製品形成領域２２において、図１１（ａ）に示すように、半導体チップ５ａの主面５ｘに樹脂フィルム１５を介在して半導体チップ５ｂを接着固定する（図８のチップ搭載工程〈１０４〉）。半導体チップ５ｂの接着固定は、複数のボンディングワイヤ７ａの各々の一部を覆うようにして半導体チップ５ａの主面５ｘに、半導体チップ５ｂの裏面５ｙの樹脂フィルム１５を圧着する時に加熱ステージ上の基板を通して加熱され樹脂フィルム１５を溶融することによって行われる。本実施例１では、エポキシ系の熱硬化性樹脂からなる樹脂フィルム１５が用いられているため、加熱により樹脂フィルム１５の溶融及び硬化が行われる。
【００５０】
次に、マルチ配線基板２０の各製品形成領域２２において、図１１（ｂ）に示すように、半導体チップ５ｂの複数の電極パッド６と製品形成領域２２の複数の電極パッド３ｂとを複数のボンディングワイヤ７ｂで夫々電気的に接続する（図８のワイヤボンディング工程〈１０５〉）。この工程において、複数のボンディングワイヤ７ｂは、半導体チップ５ｂの主面５ｘの周縁部に設けられた突起体１４を横切り、半導体チップ５ｂの主面５ｘからその周囲に亘って延在している。
【００５１】
次に、一括方式のトランスファモールディング法を使用して、図１２（ａ）に示すように、マルチ配線基板２０の主面２０ｘ上に、各製品形成領域２２の半導体チップ（５ａ，５ｂ）、複数のボンディングワイヤ（７ａ，７ｂ）等を一括して樹脂封止する樹脂封止体８を形成する（図８の樹脂封止工程〈１０６〉）。
【００５２】
次に、図１２（ｂ）に示すように、マルチ配線基板２０の主面２０ｘと反対側の裏面２０ｙに、各製品形成領域２２に対応して複数の半田バンプ９を形成する（図８のバンプ形成工程〈１０７〉）。半田バンプ９の形成は、これに限定されないが、例えば、マルチ配線基板２０の裏面２０ｙの電極パッド４上にフラックスを供給し、その後、電極パッド４上に半田ボールを供給し、その後、半田ボールを溶融して電極パッド４と接合することによって行われる。
【００５３】
次に、バンプ形成工程において使用したフラックスを洗浄にて除去し、その後、マルチ配線基板２０の各製品形成領域２２に対応して樹脂封止体８の上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を使用して形成する。
【００５４】
次に、図１３に示すように、マルチ配線基板２０及び樹脂封止体８を各製品形成領域２２に対応して複数の個片に分割する（図８の基板個片化工程〈１０８〉）。この分割は、例えば、マルチ配線基板２０のスクライブ領域２３に沿ってマルチ配線基板２０及び樹脂封止体８をダイシングブレードでダイシングすることによって行われる。この工程により、図１及び図２に示す半導体装置１がほぼ完成する。
【００５５】
ところで、本実施例１の半導体装置１の製造においては、図１１（ａ）に示すように、半導体チップ５ａの主面５ｘの電極パッド６に接続されたボンディングワイヤ７ａの一部を挟むようにして、半導体チップ５ｂの裏面５ｙに貼り付けられた樹脂フィルム１５を半導体チップ５ａの主面５ｘに圧着する時に加熱ステージ上の基板を通して加熱され樹脂フィルム１５を溶融することにより、半導体チップ５ａの主面５ｘ上に半導体チップ５ｂを積層している。
【００５６】
この工程において、半導体チップ５ａの主面５ｘに圧着される時の樹脂フィルム１５は、まだ加熱されておらず、流動性が出ていないため、半導体チップ５ａの主面５ｘの電極パッド６に接続されたボンディングワイヤ７ａが樹脂フィルム１５の圧着によって押し潰されてしまい、この影響で半導体チップ５ａの主面５ｘの周縁にボンディングワイヤ７ａが接触してしまう。
【００５７】
半導体チップ５ａは、主に、半導体基板（例えばシリコン基板）１０と、この半導体基板１０の主面上に絶縁層、配線層の夫々を複数段積み重ねて形成された薄膜積層体（多層配線層）１１とを有する構成になっている（図５参照）。薄膜積層体１１は、半導体基板１０の主面全体を覆うようにして形成されているが、半導体チップ５ａは、スクライブ領域３２で区画された複数のチップ形成領域３１を有する半導体ウエハ３０をスクライブ領域３２に沿ってダイシングすることにより形成されるため（図９参照）、半導体チップ５ａの主面５ｘの周縁においては、薄膜積層体１１にクラックや欠けが生じていることがあり、半導体チップ５ａの主面５ｘの周縁に半導体基板１０が露出している場合がある。
【００５８】
従って、半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触は、場合によっては半導体チップ５ａの半導体基板１０とボンディングワイヤ７ａとの短絡を意味し、半導体装置１の製造歩留まりが低下する要因となるため、樹脂フィルム１５の圧着によってボンディングワイヤ７ａが押し潰されて変形しても、半導体チップ５ａの主面５ｘの周縁にボンディングワイヤ７ａが接触しないように工夫する必要がある。
【００５９】
そこで、本実施例１では、図３に示すように、半導体チップ５ａの主面５ｘの周縁部であって、ボンディングワイヤ７ａが横切る部分に、半導体チップ５ａの主面５ｘよりも突起する突起体１４を設けている。本実施例１においても、半導体チップ５ａの主面５ｘの電極パッド６に接続されたボンディングワイヤ７ａは、半導体チップ５ａの主面５ｘに圧着される樹脂フィルム１５によって押し潰されるが、図１４に示すように、押し潰されたボンディングワイヤ７ａは突起体１４に支持されるため、半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触を回避することができる。この結果、半導体チップ５ａの半導体基板１０とボンディングワイヤ７ａとの短絡を抑制できるため、半導体装置１の製造歩留まり向上を図ることができる。
【００６０】
本実施例１において、突起体１４は、図４に示すように、複数の電極パッド６からなるパッド列に沿って連続的に形成されているが、これに限定されるものではなく、少なくともボンディングワイヤ７ａが横切る部分に突起体１４が設けられていればよい。ただし、ボンディングワイヤ７ａは、半導体チップ５ａの主面に向かって真っ直ぐ潰されるとは限らず、斜めになって潰されることもあるので、本実施例１のようにパッド列に沿って連続的に突起体１４を設けることが望ましい。また、電極パッド６の配列に関係なく、半導体チップ５ａの４つの辺に沿って連続的に突起体１４を設けてもよい。
【００６１】
なお、本実施例１では、半導体チップ５ａの接着固定においても樹脂フィルム１５を用いているが、下段の半導体チップ５ａの接着においてはペースト状の接着材を用いてもよい。ただし、この場合、機能及び平面サイズが同一であっても２種類の半導体チップ（樹脂フィルムを有するチップと、樹脂フィルムを有さないチップ）が必要となるため、生産性が煩雑になる。
【００６２】
また、本実施例１では、半導体チップ５ｂの接着に熱硬化性の樹脂フィルム１５を用いた例について説明したが、本発明は熱可塑性の樹脂フィルムにおいても適用可能である。
【実施例２】
【００６３】
図１５及び図１６は、本発明の実施例２である半導体装置に係る図であり、
図１５は、半導体装置の模式的断面図、
図１６は、半導体チップの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｅ−ｅ線に沿う模式的断面図）である。
【００６４】
図１５及び図１６（（ａ），（ｂ））に示すように、本実施例２の半導体装置１ａは、基本的に前述の実施例１と同様の構成になっており、以下の構成が異なっている。
【００６５】
即ち、半導体チップ（５ａ，５ｂ）５は、主面５ｘの中央部に複数の電極パッド６が一方向に沿って配置された中央パッド配列構造になっている。本実施例２において、複数の電極パッド６は、半導体チップ５の長手方向の中心線ｃ１に沿って２列で配置されている。
【００６６】
また、複数のボンディングワイヤ（７ａ，７ｂ）は、配線基板２の電極パッド（３ａ，３ｂ）を一次接続、半導体チップ（５ａ，５ｂ）の電極パッド６を二次接続とする逆ボンディング法で接続されている。
このように構成された本実施例２においても、前述の実施例１と同様の効果が得られる。
【００６７】
また、中央パッド配列の半導体チップ（５ａ，５ｂ）５の場合、半導体チップ（５ａ，５ｂ）５の電極パッド６と配線基板２の電極パッド（３ａ，３ｂ）とを電気的に接続するボンディングワイヤ（７ａ，７ｂ）の長さが、実施例１のような周辺パッド配列の半導体チップ（５ａ，５ｂ）５の場合と比較して長くなる。ボンディングワイヤ７ａの長さが長くなると、半導体チップ５ａの主面５ｘへの樹脂フィルム１５の圧着によってボンディングワイヤ７ａが押し潰されて変形した時、半導体チップ５ａの主面の周縁にボンディングワイヤ７ａが接触し易くなる。従って、本発明は、中央パッド配列の半導体チップ５を多段に積層する場合において特に有効である。
【実施例３】
【００６８】
前述の実施例１では、半導体チップの主面の周縁部に突起体を設ける例について説明したが、本実施例３では、半導体チップの主面の周縁を接着材で覆う例について説明する。
【００６９】
図１７乃至図１９は、本発明の実施例３である半導体装置に係る図であり、
図１７は、半導体装置の要部模式的断面図、
図１８及び図１９は、半導体装置の製造工程（チップ搭載工程）を示す模式的断面図である。
【００７０】
図１７に示すように、本実施例３の半導体装置１ｂは、配線基板２の主面２ｘのチップ搭載部２４に２つの半導体チップが２段重ねで実装されている。２つの半導体チップ（５ａ，５ｂ）５において、下段の半導体チップ５ａは、その裏面５ｙと配線基板２の主面２ｘのチップ搭載部２４との間に接着材１６を介在して配線基板２の主面２ｘに接着固定されている。上段の半導体チップ５ｂは、その裏面５ｙと半導体チップ５ａの主面５ｘとの間に樹脂フィルム１５を介在して半導体チップ５ｂの主面に接着固定されている。
【００７１】
半導体チップ５ａの主面５ｘの周縁は、接着材１６で覆われている。複数のボンディングワイヤ７ａは、半導体チップ５ａの主面５ｘの周縁を覆った接着材１６に支持されており、この接着材１６によって半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触が回避されている。
【００７２】
次に、本実施例３の半導体装置１ｂの製造について、図１８及び図１９を用いて説明する。
まず、マルチ配線基板２０の各製品形成領域２２において、図１８に示すように、マルチ配線基板２０の主面２０ｘのチップ搭載部２４に接着材１６を介在して半導体チップ５ａを接着固定すると共に、接着材１６の一部で半導体チップ５ａの主面５ｘの周縁を覆う。半導体チップ５ａの接着固定は、例えば、チップ搭載部２４にペースト状の接着材１６を塗布し、その後、ペースト状の接着材１６を介在してチップ搭載部２４に半導体チップ５ａを圧着することによって行われる。この工程において、接着材１６の一部が半導体チップ５ａの主面５ｘ側にせり上がるように、接着材１６の量や流動性、更に半導体チップ５ａの圧着力を調整することによって、接着材１６の一部で半導体チップ５ａの主面５ｘの周縁を覆うことができる。接着材１６としては、絶縁性であれば熱硬化性でも熱可塑性でもよい。また、ペースト状でもフィルム状でもよい。
【００７３】
次に、マルチ配線基板２０の各製品形成領域２２において、半導体チップ５ａの複数の電極パッド６と製品形成領域２２の複数の電極パッド３ａとを複数のボンディングワイヤ７ａで夫々電気的に接続する。この工程において、複数のボンディングワイヤ７ａは、半導体チップ５ａの主面５ｘの周縁を覆う接着材１６を横切り、半導体チップ５ａの主面５ｘからその周囲に亘って延在している。
【００７４】
次に、マルチ配線基板２０の各製品形成領域２２において、図１９に示すように、半導体チップ５ａの主面５ｘに樹脂フィルム１５を介在して半導体チップ５ｂを接着固定する。半導体チップ５ｂの接着固定は、複数のボンディングワイヤ７ａの各々の一部を覆うようにして半導体チップ５ａの主面５ｘに、半導体チップ５ｂの裏面５ｙの樹脂フィルム１５を圧着する時に加熱ステージ上の基板を通して加熱され樹脂フィルム１５を溶融することによって行われる。
【００７５】
この工程において、半導体チップ５ａの主面５ｘの電極パッド６に接続されたボンディングワイヤ７ａは、半導体チップ５ａの主面５ｘに圧着される樹脂フィルム１５によって押し潰されるが、図１９に示すように、半導体チップ５ａの主面５ｘの周縁は接着材１６で覆われているため、半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触を回避することができる。この結果、半導体チップ５ａの半導体基板１０とボンディングワイヤ７ａとの短絡を抑制できるため、半導体装置１ｂの製造歩留まり向上を図ることができる。
【００７６】
この後、前述の実施例１と同様の工程（図８の〈１０５〉〜〈１０８〉）を施すことにより、図１７に示す半導体装置１ｂがほぼ完成する。
【００７７】
このように本実施例３においても、前述の実施例１と同様に、樹脂フィルム１５の圧着でボンディングワイヤ７ａが押し潰されて変形しても、半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触を回避できるため、半導体装置１ｂの製造歩留まり向上を図ることができる。
【００７８】
なお、本実施例３では、周辺パッド配列の半導体チップ５を用いた例について説明したが、本発明は、実施例２のように中央パッド配列の半導体チップ５を用いた場合においても適用することができる。
【実施例４】
【００７９】
図２０は、本発明の実施例４である半導体装置の要部模式的断面図である。
図２０に示すように、本実施例４の半導体装置１ｃは、基本的に前述の実施例２と同様の構成になっており、以下の構成が異なっている。
【００８０】
即ち、接着材１６は、半導体チップ５ａの周囲において、半導体チップ５ａの主面５ｘ側にせり上がった厚肉部１６ａを有し、複数のボンディングワイヤ７ａは、接着材１６の厚肉部１６ａに支持されている。接着材１６の厚肉部１６ａは、樹脂フィルム１５の圧着でボンディングワイヤ７ａが押し潰されて変形した時、ボンディングワイヤ７ａが厚肉部１６ａに支持されることによって半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触を回避する厚さにすることが望ましく、必ずしも厚肉部１６ａが半導体チップ５ａの主面５ｘよりも突出する必要はない。
【００８１】
このように本実施例４においても、前述の実施例１と同様に、樹脂フィルム１５の圧着でボンディングワイヤ７ａが押し潰されて変形しても、半導体チップ５ａの主面５ｘの周縁とボンディングワイヤ７ａとの接触を回避できるため、半導体装置１ｂの製造歩留まり向上を図ることができる。
【００８２】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８３】
例えば、前述の実施例１〜４では、２つの半導体チップを２段に積層した半導体装置に本発明を適用した例について説明したが、本発明は、これに限定されるものではなく、３つ以上の半導体チップを多段に積層した半導体装置に適用できることは勿論である。
【００８４】
また、前述の実施例１〜４では、配線基板を用いて製造されるＢＧＡ型半導体装置について説明したが、本発明はこれに限定されるものではなく、例えばリードフレームを用いて製造される半導体装置に適用することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施例１である半導体装置の内部構造を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図）である。
【図２】図１（ｂ）の一部を拡大した模式的断面図である。
【図３】実施例１の半導体装置において、下段の半導体チップにおけるワイヤ接続状態を示す模式的平面図である。
【図４】半導体チップの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｂ−ｂ線に沿う模式的断面図）である。
【図５】図４（ｂ）の一部を拡大した模式的断面図である。
【図６】実施例１の半導体装置の製造に使用されるマルチ配線基板の模式的平面図である。
【図７】図６のｃ−ｃ線に沿う模式的断面図である。
【図８】実施例１の半導体装置の製造工程を示すフローチャートである。
【図９】実施例１の半導体装置の製造において、複数のチップ形成領域が形成された半導体ウエハを示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｄ−ｄ線に沿う模式的断面図）である。
【図１０】実施例１の半導体装置の製造工程（（ａ）はチップ搭載工程，（ｂ）はワイヤボンディング工程）を示す模式的断面図である。
【図１１】実施例１の半導体装置の製造工程（（ａ）はチップ搭載工程，（ｂ）はワイヤボンディング工程）を示す模式的断面図である。
【図１２】実施例１の半導体装置の製造工程（（ａ）は樹脂封止工程，（ｂ）はバンプ形成工程）を示す模式的断面図である。
【図１３】実施例１の半導体装置の製造工程（個片化工程）を示す模式的断面図である。
【図１４】図１１（ａ）の一部を拡大した模式的断面図である。
【図１５】本発明の実施例２である半導体装置の模式的断面図である。
【図１６】半導体チップの概略構成を示す図（（ａ）は模式的平面図，（ｂ）は（ａ）のｅ−ｅ線に沿う模式的断面図）である。
【図１７】本発明の実施例３である半導体装置の要部模式的断面図である。
【図１８】実施例３の半導体装置の製造工程（チップ搭載工程）を示す模式的断面図である。
【図１９】実施例３の半導体装置の製造工程（チップ搭載工程）を示す模式的断面図である。
【図２０】本発明の実施例４である半導体装置の要部模式的断面図である。
【符号の説明】
【００８６】
１…半導体装置、２…配線基板、３（３ａ，３ｂ）…電極パッド、４…電極パッド、５（５ａ，５ｂ）…半導体チップ、６…電極パッド（ボンディングパッド）、７（７ａ，７ｂ）…ボンディングワイヤ、８…樹脂封止体、９…半田バンプ、１０…半導体基板、１１…薄膜積層体（多層配線層）、１２，１３…保護膜、１４…突起体、１５…樹脂フィルム、１６…接着材、１６ａ…厚肉部、２０…マルチ配線基板、２１…モールド領域、２２…製品形成領域、２３…スクライブ領域（分離領域）、２４…チップ搭載部、３０…半導体ウエハ、３１…チップ形成領域、３２…スクライブ領域（分離領域）。
【図１】
2008004650.tif 000003
【図２】
2008004650.tif 000004
【図３】
2008004650.tif 000005
【図４】
2008004650.tif 000006
【図５】
2008004650.tif 000007
【図６】
2008004650.tif 000008
【図７】
2008004650.tif 000009
【図８】
2008004650.tif 000010
【図９】
2008004650.tif 000011
【図１０】
2008004650.tif 000012
【図１１】
2008004650.tif 000013
【図１２】
2008004650.tif 000014
【図１３】
2008004650.tif 000015
【図１４】
2008004650.tif 000016
【図１５】
2008004650.tif 000017
【図１６】
2008004650.tif 000018
【図１７】
2008004650.tif 000019
【図１８】
2008004650.tif 000020
【図１９】
2008004650.tif 000021
【図２０】
2008004650.tif 000022