(57)【要約】【課題】電着法により基板に設けた非貫通穴内部に絶縁層を形成する際に、絶縁層を必要としない基板表面の絶縁層の形成を抑制し、非貫通穴内部に選択的に成膜できる基板処理方法、基板処理装置及び半導体装置を提供すること。【解決手段】半導体基板１０に非貫通穴１１を形成し、電着法により非貫通穴１１内部に絶縁層１５を形成する際に基板１０の表面に形成される余剰な絶縁層１５を、摩擦手段１７による摩擦によって除去し、これによって非貫通穴１１内部に選択的に絶縁層１５を成膜する。【選択図】図１−１
2008066601.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に非貫通穴を形成し、電着法により前記非貫通穴内部に絶縁層を形成する基板処理方法において、
前記電着法により基板の非貫通穴内部に絶縁層を形成する際に基板の表面に形成される余剰な絶縁層を、摩擦によって除去することを特徴とする基板処理方法。
【請求項２】
前記基板の表面に形成される余剰な絶縁層の摩擦は、電着中又は電着直後に行うことを特徴とする請求項１に記載の基板処理方法。
【請求項３】
前記電着法に用いられる電着液は、カチオン系電着液であることを特徴とする請求項１又は２に記載の基板処理方法。
【請求項４】
前記カチオン系電着液には、ポリイミド電着液、ポリスチレン電着液、エポキシ電着液、又はアクリル電着液の内の少なくとも何れか１つを含むことを特徴とする請求項３に記載の基板処理方法。
【請求項５】
前記絶縁層表面の摩擦に用いる摩擦手段として、ブラシ、スポンジ、ロール、ヘラの内の少なくとも１つを用いることを特徴とする請求項１又は２又は３又は４に記載の基板処理方法。
【請求項６】
前記摩擦手段の前記絶縁層表面を摩擦する摩擦面は、ポリビニルアルコール、ポリウレタン、セルロース、又は不織布の内の少なくとも１つからなることを特徴とする請求項５に記載の基板処理方法。
【請求項７】
前記絶縁層表面の摩擦に用いる摩擦手段として、水流又は気流を用いることを特徴とする請求項１又は２又は３又は４に記載の基板処理方法。
【請求項８】
非貫通穴を形成した半導体基板の基板処理方法において、
電着法により前記非貫通穴内部を絶縁層で被覆し、
次に前記絶縁層表面に導電層を形成し、
次に前記導電層表面に電着法により第２の絶縁層を形成し、
次に前記第２の絶縁層表面に導電層を形成することにより、
半導体基板の非貫通穴内部に同軸構造の導電層を設けることを特徴とする基板処理方法。
【請求項９】
非貫通穴を有する半導体基板の前記非貫通穴内部に電着法により絶縁層を形成する基板処理装置において、
前記基板処理装置は、前記電着法によって形成される基板表面の絶縁層を摩擦する摩擦手段を具備することを特徴とする基板処理装置。
【請求項１０】
前記摩擦手段は、ブラシ、スポンジ、ロール、ヘラ、水流、気流の内の少なくとも何れか１つから選択されることを特徴とする請求項９に記載の基板処理装置。
【請求項１１】
前記摩擦手段は、前記基板処理装置の電着槽に設置され、電着と摩擦を同時又は交互におこなうことを特徴とする請求項９又は１０に記載の基板処理装置。
【請求項１２】
半導体基板に設けた貫通穴の内部に、電着法による絶縁層と、導電層と、電着法による第２の絶縁層と、第２の導電層とを、略同軸状に形成し、基板表面と裏面とを電気的に接続することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に形成した非貫通穴内部に絶縁層を形成するのに用いて好適な基板処理方法、基板処理装置及び半導体装置に関するものである。
【背景技術】
【０００２】
電子機器の小型化、高速化、低消費電力化の進行に伴い、半導体装置である半導体チップ（半導体基板）と実装基板との間や、チップ相互間での接続の高密度化が必須になってきている。チップと実装基板の電気的な接続には従来はリードフレームが用いられ、リードフレームとチップ上の接合パッドとを金線等で接続するワイヤボンディング法が広く用いられてきた。また、チップ上にバンプと呼ばれる金属の突起を形成し、配線を形成したフイルム状の基板に接合するTape Carrier Package (TCP)と呼ばれる方法や、バンプを直接実装基板や中継基板（インターポーザ）に接合するベアチップ実装なども実用化されている。さらに、１つのパッケージ内に複数のチップを積層するMulti Chip Package (MCP)やSystem In Package (SIP)も実用化が進んできており、パッケージ内での接合技術がこれまで以上に重要になってきている。
【０００３】
MCPやSIPでのパッケージ内の電気的接続には、主にこれまでどおり金線等によるワイヤボンディングが用いられている。これには、チップ上の接合パッドから一旦リードフレームを中継して別のチップの接合パッドへと連結する方法や、大きさの違うチップを重ねた時に生じる段差を利用し、チップ間をワイヤボンディングで直接接続する方法がある。また、特に２つのチップ間の接続には、チップ表面を対面させ、接続パッド同士をはんだバンプ等を介して直接接着する方法も採られている。
【０００４】
これに対し、チップに貫通穴を形成し、重なり合った複数のチップの配線を貫通穴を通して直接接続する技術（貫通ビア）の開発も進んでいる。これは、配線を形成したウエハの接続パッド部にドライ又はウエットエッチングにより非貫通穴を形成し、非貫通穴内に導電性物質（銅等）を埋め込んだ後、ウエハを裏面から研削やエッチング等で薄板化して貫通穴を形成する技術である。薄板化後の貫通穴内には導電性物質（銅等）が埋め込まれ、下層のチップの接続パッド部とは垂直方向に直接相互接続される。この技術ではパッケージサイズがチップサイズと等しく、高密度実装が可能となるため、装置の小型、軽量化に寄与できる。また積層したチップ間の電気的結合を貫通穴を介して行うことで、従来以上に接合パッド間隔を狭められるようになるため、チップ面積を縮小できる。同じようにワイヤボンディング法の制約からこれまでチップの端部に並べていた接合パッドをチップ内に自由に配置できるようになるので、チップ内配線の配置の自由度が向上し、チップ内配線長の低減、さらには処理速度及び消費電力といったチップ性能の改善が期待できる。
【０００５】
このような貫通ビアを用いた実装法では、薄板化以前の非貫通穴の深さは完成時のチップ厚さ以上が必要であり、その深さは数１０〜数１００μｍ程度、その大きさは１辺数１０μｍ角程度である。非貫通穴に金属配線材料を埋める方法としては、電解めっき法、ＣＶＤ法、ＰＶＤ法、リフロー法、導電性樹脂充填法等が挙げられる。
【０００６】
一方、エッチング法等で形成した非貫通穴の側面は半導体の基板であるケイ素（Ｓｉ）が露出している。Ｓｉ自体は導電性を持つため、非貫通穴の側面に直接導電層を形成すると、基板への電流リークや基板への意図しないバイアス印加が起きてしまうため、非貫通穴側面と導電層との間に絶縁層を挿入する必要がある。一般に非貫通穴の形成はトランジスタや配線等のデバイスが形成された後に行なわれるので、側壁への絶縁層の形成のために高温処理をして側壁を熱酸化することはできない。このため、絶縁層形成にはＣＶＤ法や塗布法等が用いられる。このうちＣＶＤ法は大規模な装置が必要であり、コスト上不利である。また塗布法は平坦面に均一な絶縁層を形成するのには、安価で生産性も高く非常に有利だが、非貫通穴のような凹凸形状では、穴底の膜厚が厚く、側壁が薄くなるといった不均一が発生しやすい。
【０００７】
一方上記以外に電着法による樹脂層の形成が提案されている。電着法とは表面が帯電した樹脂粒子を含む電着液中に基板を浸漬し、基板表面に電圧を印加することで基板表面に樹脂粒子を付着、膜を形成させる技術である。その後、基板を加熱することで溶剤成分の除去と同時に付着した樹脂を重合させ、緻密で強固な絶縁層を形成することができる。この方法自体は、簡単な装置で処理が可能であり、基板形状の影響を受けずに等方的な膜が得られるので、防錆塗装等に広く用いられている。一方で得られる絶縁層のうち不要な部分についてはその後の工程で除去する必要があるが、電着による絶縁層は安定性が高く、一旦成膜してしまうとその除去には、酸素プラズマを用いたアッシング処理や、薬液処理（例えば必要な部分をレジスト材やフィルム等でマスキングした後に溶剤を用いて溶解するウェットエッチング）や、砥粒を用いた研磨等が必要となり、何れの方法でも除去工程が複雑且つ高コストになってしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上述の点に鑑みてなされたものでありその目的は、電着法により基板に設けた非貫通穴内部に絶縁層を形成する際に、絶縁層を必要としない基板表面の絶縁層の形成を抑制し、非貫通穴内部に選択的に成膜できる基板処理方法、基板処理装置及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本願請求項１に記載の発明は、半導体基板に非貫通穴を形成し、電着法により前記非貫通穴内部に絶縁層を形成する基板処理方法において、前記電着法により基板の非貫通穴内部に絶縁層を形成する際に基板の表面に形成される余剰な絶縁層を、摩擦によって除去することを特徴とする基板処理方法にある。なお本発明を適用する基板の非貫通穴の寸法は、その一辺が１０μｍから５００μｍ程度、深さが１０μｍから８００μｍ程度であることが好ましい。
【００１０】
本願請求項２に記載の発明は、前記基板の表面に形成される余剰な絶縁層の摩擦は、電着中又は電着直後に行うことを特徴とする請求項１に記載の基板処理方法にある。
【００１１】
本願請求項３に記載の発明は、前記電着法に用いられる電着液は、カチオン系電着液であることを特徴とする請求項１又は２に記載の基板処理方法にある。
【００１２】
本願請求項４に記載の発明は、前記カチオン系電着液には、ポリイミド電着液、ポリスチレン電着液、エポキシ電着液、又はアクリル電着液の内の少なくとも何れか１つを含むことを特徴とする請求項３に記載の基板処理方法にある。
【００１３】
本願請求項５に記載の発明は、前記絶縁層表面の摩擦に用いる摩擦手段として、ブラシ、スポンジ、ロール、ヘラの内の少なくとも１つを用いることを特徴とする請求項１又は２又は３又は４に記載の基板処理方法にある。
【００１４】
本願請求項６に記載の発明は、前記摩擦手段の前記絶縁層表面を摩擦する摩擦面は、ポリビニルアルコール、ポリウレタン、セルロース、又は不織布の内の少なくとも１つからなることを特徴とする請求項５に記載の基板処理方法にある。
【００１５】
本願請求項７に記載の発明は、前記絶縁層表面の摩擦に用いる摩擦手段として、水流又は気流を用いることを特徴とする請求項１又は２又は３又は４に記載の基板処理方法にある。
【００１６】
本願請求項８に記載の発明は、非貫通穴を形成した半導体基板の基板処理方法において、電着法により前記非貫通穴内部を絶縁層で被覆し、次に前記絶縁層表面に導電層を形成し、次に前記導電層表面に電着法により第２の絶縁層を形成し、次に前記第２の絶縁層表面に導電層を形成することにより、半導体基板の非貫通穴内部に同軸構造の導電層を設けることを特徴とする基板処理方法にある。
【００１７】
本願請求項９に記載の発明は、非貫通穴を有する半導体基板の前記非貫通穴内部に電着法により絶縁層を形成する基板処理装置において、前記基板処理装置は、前記電着法によって形成される基板表面の絶縁層を摩擦する摩擦手段を具備することを特徴とする基板処理装置にある。
【００１８】
本願請求項１０に記載の発明は、前記摩擦手段は、ブラシ、スポンジ、ロール、ヘラ、水流、気流の内の少なくとも何れか１つから選択されることを特徴とする請求項９に記載の基板処理装置にある。
【００１９】
本願請求項１１に記載の発明は、前記摩擦手段は、前記基板処理装置の電着槽に設置され、電着と摩擦を同時又は交互におこなうことを特徴とする請求項９又は１０に記載の基板処理装置にある。
【００２０】
本願請求項１２に記載の発明は、半導体基板に設けた貫通穴の内部に、電着法による絶縁層と、導電層と、電着法による第２の絶縁層と、第２の導電層とを、略同軸状に形成し、基板表面と裏面とを電気的に接続することを特徴とする半導体装置にある。
【発明の効果】
【００２１】
電着法により基板の非貫通穴内部に絶縁層を形成する際に、基板表面に形成される余剰な絶縁層を容易に除去でき、選択的に非貫通穴内部に電着法による絶縁層を成膜することができる。このことにより基板表面の余剰な絶縁層のその後の除去工程が不要になり、半導体装置の製造コストの低減化が図れる。本発明により、例えば一辺が数１０μｍ程度の非貫通穴に絶縁層を形成する際の処理時間を大幅に短縮でき、簡単な装置で処理工程も簡素化できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態を図面を参照して詳細に説明する。
〔第１実施形態〕
図１−１，図１−２は本発明の基板処理方法を用いて半導体基板（以下「基板」という）に貫通ビアを形成する基板処理手順を示す図である。以下各工程を順番に説明する。
ａ・非貫通穴形成工程
基板の表面と裏面を導通させるために、まず図１（ａ）において、基板１０上に、ドライエッチング法やウェットエッチング法により非貫通穴１１を形成する。この実施形態では基板１０としてＳｉ基板を用いている。非貫通穴１１の側壁１３は基板１０を構成するＳｉが露出するので、非貫通穴１１に直接導電層を形成すると、基板１０への電流リークや意図しない基板バイアスの印加が発生し、消費電力の面だけでなく、半導体装置の動作そのものに影響する。そのため、非貫通穴１１の側壁１３への下記する絶縁層１５の形成は非常に重要である。
【００２３】
ｂ．絶縁層形成工程
次に図１（ｂ）に示すように、電着法により、電着液中に浸漬した基板１０に電圧を印加することで、非貫通穴１１を含む基板１０表面に絶縁層１５を形成する。一般に電着に用いる電着液としては、液中にカチオン系高分子のコロイドを分散させたカチオン系電着液と、アニオン系高分子コロイドを分散させたアニオン系電着液とがあるが、アニオン系の電着は電着時に基板１０に正電圧を印加するため、基板１０の表面が腐食する恐れがあるので、半導体装置に用いる基板１０への成膜にはカチオン系電着液を用いる方が望ましい。カチオン系電着液を用いた場合、基板１０に負電圧を印加することで溶媒に含まれる水分が基板１０上で電気分解する。電気分解により基板１０の表面では下記する式（１）の反応が進行するため、Ｈ2の発生と共に基板１０の近傍にＯＨ-が蓄積される。
２Ｈ2Ｏ＋２ｅ-→Ｈ2＋２ＯＨ-      式（１）
【００２４】
カチオン系高分子コロイドは表面が正電荷で帯電しており、液中では静電気力により均一に分散し、凝集を防いでいる。水の電気分解により、式（１）の反応が起きると、基板１０の表面で発生したＯＨ-とカチオン系高分子コロイド表面の正電荷とが結合し、静電気的に中和されて沈殿になり、基板１０の表面に付着して高分子膜からなる絶縁層１５が形成される。
【００２５】
絶縁層１５となるカチオン系電着膜の種類としては、ポリイミド、ポリスチレン、エポキシ樹脂、アクリル樹脂等がある。この中でもポリイミドは半導体装置の製造において使用実績があり、熱的にも安定なので電着膜、即ち絶縁層１５として適している。またポリスチレンの電着膜は付き回り性に優れ、平滑な表面が得やすい。
【００２６】
電着法はめっき法のように成膜物質（金属イオン）と電極表面とが直接電荷を授受するのではなく、水の電気分解により高分子コロイドの表面電荷が中和され、沈殿が生成する過程をとるため、絶縁物の成膜ができる他に、基板１０の微細な凹凸や欠陥を緩和して平滑化する効果もある。また、基板１０の表面に絶縁性の電着膜が一旦形成されるとその部分は電気抵抗が上昇して水の電気分解が阻害されるので、成膜されていない箇所での成膜が優先されるようになり、結果として一定時間以上の電着により基板１０の表面全体でそろった膜厚が得られる。
【００２７】
電着により絶縁層１５を基板１０上に成膜する場合、基板１０に直接電圧を印加すると基板１０を介して基板１０全体に電流が流れるので、非貫通穴１１内部への電着が可能である。なお基板１０の裏面については、基板１０を保持する際に基板１０の外周にシール機構を設けることで電着液と接触させないようにすれば、成膜は防止できる。一方基板１０の表面に基板１０と導通している箇所があると、その部分にも電着膜が形成される。例えば配線を介して基板１０と導通している箇所や直接基板１０のＳｉが露出している部分では、その上に電着膜が形成される。即ち図１（ｂ）に示すように、非貫通穴１１の側壁１３以外でも基板１０と導通しているその表面１４にも電着膜である絶縁層１５が形成される。このため以下の工程で、絶縁層１５が不要な箇所は成膜中又は成膜後に除去する。
【００２８】
ｃ．絶縁層除去工程
即ち前記電着処理の途中、又は電着処理完了直後に、上記基板１０の表面を、図１（ｃ）に示すように、ブラシ、スポンジ、ロール、ヘラ等の摩擦手段１７で擦り、基板１０の表面の余剰な絶縁層１５を除去する。前記摩擦手段１７の絶縁層１５表面を摩擦する摩擦面としては、ポリビニルアルコール（ＰＶＡ）、ポリウレタン、発泡ポリウレタン、セルロース、不織布、軟質ゴム等が好適である。また摩擦手段１７は上記した各種機械的摩擦手段に限らず、場合によっては、絶縁層１５表面を摩擦するように吹き付けられる水流や気流のような流体による摩擦手段であっても良い。要は基板１０表面の余剰な絶縁層１５を摩擦によって除去することができるものであれば良い。以上のことから図１（ｄ）に示すように、非貫通穴１１の内部には絶縁層１５が残るので、非貫通穴１１の側壁１３に絶縁層１５を選択的に形成できることとなる。擦るタイミングや擦る量、圧力等を適宜調整することで、基板１０の表面の絶縁層１５を完全に除去することも、所望の厚さだけ残すことも可能である。そして基板１０上に付着した電着液を洗浄・除去した後、基板１０を加熱して絶縁層１５中の溶剤成分の除去と高分子の重合とを行なって乾燥すれば、緻密な絶縁層１５が得られ、非貫通穴１１内部の絶縁層１５の形成が完成する。
【００２９】
即ち、電着膜である絶縁層１５は熱処理、乾燥を行なうと緻密な膜になるが、電着直後（又は電着中）は電着膜中に溶剤成分を多く含み、高分子粒子同士の重合も進んでいないため軟質で変形し易い。そこで本発明においては、電着直後（又は電着しながら）不要部分を加工することで、電着後に所望の箇所のみ（即ち非貫通穴１１の内壁のみ）に成膜させたのである。これによって従来のように緻密な絶縁層１５を形成した後に、酸素プラズマ処理や薬液処理や砥粒を用いた研磨処理等の複雑且つ高コストな除去方法を用いることなく、容易且つ確実に不必要な絶縁層１５の除去が可能になった。例えば、ポリイミド系およびポリスチレン系などの電着膜の場合、電着した直後の膜は膨潤した状態である。液から取り出し、溶媒が乾燥すると、電着膜が硬化し剥がれ落ちるようになるため、余剰な膜を除去したり加熱したりなどの加工は、電着膜が膨潤している間、乾燥する前に行うことが好ましい。乾燥したかどうかを外観（反射率、屈折率）、含水率、硬度などで判断することができる。摩擦手段として流体を利用するときは、流体が液体の場合は、純水や電着液に含まれる溶媒成分を用いることが好ましい。また流体が気体の場合は、電着膜の乾燥を防止することが望ましく、溶媒成分のミストを含む気流を用いることが好ましい。気体の成分は、銅などの酸化されやすい下地を用いる場合は不活性気体を用い、シリコン基板等の場合は空気を用いることができる。また、流体で絶縁層を除去する場合、流体を基板表面に垂直に当てると非貫通孔内部の膜も除去されてしまうことがあるので、垂直よりは斜めに当てることが好ましい。
【００３０】
ｄ．導電体埋込み工程
次に図１（ｅ）に示すように、非貫通穴１１内部に導電体１９を埋め込む。この埋込みを行なうには、まず基板１０の表面全体（非貫通穴１１内部を含む）にスパッタリングや真空蒸着等で導電層を形成し、続いて前記導電層上にめっき法によりその表面全体（非貫通穴１１内部を含む）に導電体１９を形成する。このとき非貫通穴１１内部は前記導電体１９が埋めこまれる。この実施形態では導電体１９を構成する金属として銅を用いている。そして基板１０の表面の余剰な導電体１９をエッチングやポリッシング等の各種導電体除去手段により除去し、これによって図１（ｆ）に示すような非貫通穴１１内部に導電体１９が埋め込まれた基板１０を得る。
【００３１】
ｅ．裏面削除工程
そして図１（ｇ）に示すように、前記基板１０を裏面から研削し、非貫通穴１１の底部から前記埋込んだ導電層１９を露出させることで、図１（ｈ）に示すような、基板１０の表裏間（厚み方向）の導通を確保した基板１０が得られる。なお基板１０の裏面を削除する方法としてエッチング等の他の各種手段を用いても良い。
【００３２】
〔第２実施形態〕
図２−１，図２−２は本発明の基板処理方法を用いて基板に貫通する同軸配線構造を形成する基板処理手順を示す図である。以下各工程を順番に説明する。なお図２（ａ）〜（ｄ）に示す各工程は、前記図１（ａ）〜（ｄ）に示す各工程と同一なので、その詳細な説明は省略する。即ちまず基板１０に非貫通穴１１を形成し（ａ．非貫通穴形成工程）、次に電着法により非貫通穴１１を含む基板１０表面に絶縁層１５を形成し（ｂ．絶縁層形成工程）、次に基板１０の表面の余剰な絶縁層１５を除去して（ｃ．絶縁層除去工程）、図２（ｄ）の、非貫通穴１１の側壁１３に絶縁層１５を選択的に形成した基板１０を得る。
【００３３】
ｆ．導電層形成工程
次に図２（ｅ）に示すように、非貫通穴１１内部を含む基板１０の表面に導電層２１を形成する。導電層２１の形成は、まず基板１０の表面全体（非貫通穴１１内部を含む）にスパッタリングや真空蒸着等で導電層を形成し、続いて前記導電層上にめっき法によりその表面全体（非貫通穴１１内部を含む）に導電層２１を形成する。このとき第１実施形態の図１（ｅ）のように非貫通穴１１の内部を導電体１９で完全に埋め込むのではなく、その内壁全体を覆う膜厚とする。
【００３４】
ｇ．第２の絶縁層形成工程
さらに図２（ｆ）に示すように、前記導電層２１の上面に電着法により、電着膜からなる第２の絶縁層（絶縁層）２３を形成する。
【００３５】
ｈ．第２の絶縁層除去工程
次に図２（ｇ）に示すように、前記第２の電着処理の途中、又は第２の電着処理完了直後に、上記基板１０の表面を、ブラシ、スポンジ、ロール、ヘラ等の摩擦手段１７で擦り、図２（ｈ）に示すように非貫通穴１１の内部に絶縁層２３を残して、基板１０の表面の余剰な絶縁層２３を除去する。そして基板１０を再度洗浄、加熱して、絶縁層２３中の溶剤成分の除去と高分子の重合とを行なう。なお摩擦手段１７として水流又は気体を用いても良いことは上述の通りである。
【００３６】
ｉ．第２の導電層形成工程
次に図２（ｉ）に示すように、非貫通穴１１内部を含む基板１０の表面に第２の導電層（導電層）２５を形成する。第２の導電層２５の形成方法は、前記導電層２１の形成方法と同じである。このとき非貫通穴１１の内部には第２の導電層２５となる金属（銅）を完全に埋込み、空隙を残さないようにすることが望ましい。
【００３７】
上記めっき法による非貫通穴１１内部の埋込みめっき完了後、化学的機械的研磨法（ＣＭＰ法）や薬液によるウェットエッチング法等により、基板１０の表面の余剰な導電層２５，２１を除去して図２（ｊ）に示す状態とする。
【００３８】
ｊ．裏面研削工程
そして図２（ｋ）に示すように、前記基板１０を裏面から研削し、非貫通穴１１の底部から前記埋込んだ導電層２１，２５を露出させることで、図２Ｂ（ｌ）に示すような、基板１０の表裏間（厚み方向）の導通を確保した基板１０が得られる。なおこのとき２回目の埋込みで形成した内側の第２の導電層２５まで露出させる必要がある。
【００３９】
以上のような構造の半導体装置とすることで、基板１０の表裏を同軸の配線構造（導電層２１と第２の導電層２５）で接続することができる。このように１つの貫通穴を同軸の配線構造とすることで、１つの貫通穴で２本の信号線や電源線を通すことができ、半導体装置の小型化が可能になる他に、同軸配線構造により信号線の高周波特性、耐ノイズ性を改善できるので、基板１０間の信号伝送を高速化でき、システム全体の高速化に寄与することが可能となる。さらに電着による絶縁層１５，２３の形成と、めっき法による導電層２１，２５の形成を繰り返し行うことで、１つの貫通穴に３本以上の信号線を通してもよい。
【００４０】
また例えば前記図２（ｊ）の状態で、基板１０の表面から外層の導電層２１と内層の第２の導電層２５にそれぞれ別個に配線を接続したり、或いは前記図２（ｌ）の状態で、例えば基板１０の表面からは内層の第２の導電層２５に、基板１０の裏面からは外層の導電層２１にといったように配線を接続すると、基板１０内部に大容量のキャパシタを形成することができる。半導体装置内部では大きさ、材料の制約から大容量のキャパシタは形成するのが難しく、大容量の保護回路を形成する場合等は外部に別途チップコンデンサ等の部品を用意する必要があるが、この実施形態のように基板１０の内部にキャパシタを形成することで部品点数の低減化と小型化が可能になる。
【００４１】
〔第３実施形態〕
基板１０の表裏を貫通穴を通して接続する場合、貫通穴内部に大きな空間があると内部の空気の熱膨張により基板や配線に応力がかかるので接続の信頼性が低下する恐れがある。そのため貫通穴内部は空間を残さずに固体を充填しておく必要がある。貫通穴内部を金属（銅）めっきで充填すれば低抵抗で表裏を接続することができるため半導体装置の性能的には極めて有利である。一方、貫通穴のサイズは１辺が数１０μｍオーダーなので、めっき法で充填する場合、めっき膜の限界成長速度の制約によりめっき時間が１時間以上と非常に長くなる。量産性を確保するためには並行してめっきを行なうよう製造装置を大型化する必要があり、コストアップの要因となってしまう。そこで貫通穴の内周のみ導電層を形成し、その内部は絶縁体で充填する方法の方が安価で量産に適している。電着法では電着速度が毎分１０〜２０μｍ厚と電解めっき法と比べて約１桁高速のため、処理時間を大幅に短縮できる。
【００４２】
図３−１，図３−２は本発明の基板処理方法を用いて基板の非貫通穴の内周のみ導電層を形成し、その内部を絶縁体で埋める基板処理手順を示す図である。以下各工程を順番に説明する。即ちまず前記図２（ａ）〜（ｅ）の各工程と同一の工程を行うことで、図３（ａ）に示すような、非貫通穴１１の内部に選択的に絶縁層１５を形成し且つ表面全体（非貫通穴１１内部を含む）に導電層２１を形成した基板１０を得る。即ちまず基板１０に非貫通穴１１を形成し（ａ．非貫通穴形成工程）、次に電着法により非貫通穴１１を含む基板１０表面に絶縁層１５を形成し（ｂ．絶縁層形成工程）、次に基板１０の表面の余剰な絶縁層１５を除去し（ｃ．絶縁層除去工程）、これを洗浄・加熱して溶剤成分の除去と高分子の重合を行ない、さらにその上に導電層２１を形成することにより（ｆ．導電層形成工程）、図３（ａ）に示す基板１０を得る。
【００４３】
ｋ．繰返し絶縁層形成工程
次に図３（ｂ）〜図３（ｉ）に示すように、前記導電層２１上に、上記と同様の電着法により、電着膜からなる第２の絶縁層（絶縁層）２７を形成（成膜）する第２の絶縁層形成工程〔（ｂ），（ｅ），（ｈ）〕と、ブラシ等の摩擦手段１７の摩擦による表面の第２の絶縁層除去工程〔（ｃ），（ｆ），（ｉ）〕とを繰り返し行なう。摩擦は電着を一旦停止してから行なってもよいが、電着を行ないながら同時に行なう方が時間的に効率が良い。また基板１０の洗浄・加熱は電着ごと、即ち図３（ｄ），（ｇ），（ｊ）の状態ごとに行なってもよいが、非貫通穴１１が小さく内部の絶縁層１５，２７の体積が小さければ途中の洗浄・加熱工程は省略して、最後の絶縁層除去工程〔図３（ｉ）〕の後の図３（ｊ）に示す状態の際に洗浄と加熱を行ない、溶剤の除去と高分子の重合とを行っても良い。
【００４４】
ｌ．導電層除去工程
続いて基板１０の表面から余剰な導電層２１を除去する。この導電層の除去は、ＣＭＰやエッチング等を用いて行なっても良いが、この実施形態では図３（ｋ）に示すように、フォトレジスト膜２９をマスクに用い、エッチング法により基板１０表面の導電層２１をパターニングしてフォトレジスト膜２９を除去することとした（図３（ｌ）参照）。フォトレジスト膜２９を用いると、非貫通穴１１の導電層２１から横方法（表面方向）に配線を取り出せるので、特に半導体装置の回路と非貫通穴１１とが離れている場合に接続が容易である。なお、フォトレジスト膜２９を用いる方法以外の各種方法によって配線を取り出しても良い。
【００４５】
〔基板処理装置〕
図４は本発明にかかる基板処理装置（電着装置）４０の１例を示す模式図（側断面図）である。同図に示すように基板処理装置４０は、電着液Ｑを収納した電着槽４１の底面中央にその上面に基板１０を保持する基板ホルダ４３を設置するとともに、基板ホルダ４３の上方の基板１０と対向する位置に対極４５を取り付けた対極保持部材４７を設置し、また前記基板ホルダ４３の上面に保持した基板１０の表面（上面）上を摩擦するブラシ５１及びブラシ駆動機構５３とを有する摩擦手段４９を設置し、さらに前記基板１０と対極４５間に電圧を印加する電源６１を具備して構成されている。ここでブラシ駆動機構５３は、ブラシ５１を回転駆動すると同時にこのブラシ５１を水平方向に移動させる機構を具備して構成されている。なお基板ホルダ４３は基板１０外周部に基板１０への給電点（図示せず）を持ち、基板１０表面に電源６１よりの電圧を印加する。
【００４６】
上記基板処理装置４０において、予めエッチング法等により非貫通穴１１を形成した基板１０を、非貫通穴１１を形成した側の面を上面として、基板ホルダ４３に固定し、電着液Ｑ中に浸漬する。そして対極４５と基板１０間にそれぞれ正と負の電圧を一定時間印加して基板１０の表面に電着膜からなる絶縁層を成長させた後、電着槽４１内に設置した摩擦手段４９のブラシ５１を回転しながら水平方向に移動することで基板１０の表面をその全体にわたって摩擦し、基板１０の表面の余剰な絶縁層を除去する。このときブラシ５１の基板１０への面圧や回転速度や走査速度を調整し、非貫通穴１１内の絶縁層は残す条件に制御する。以下、前記電着と摩擦とを必要に応じて同時又は繰り返し交互に行ない、非貫通穴１１内部で所望の膜厚の絶縁層となるようにする。なおブラシ５１による基板１０の摩擦は前述のように電着を停止したときに行なっても良いし、電着を行いながら同時に行っても良い。
【００４７】
〔電着成膜装置〕
図５は前記図４に示す基板処理装置（電着装置）４０を含んだ電着成膜装置７０の１例を示す模式図（平面図）である。同図に示すように電着成膜装置７０は、基板を収納する基板ケース７１と、基板に電着を行なう前記基板処理装置４０と、基板を洗浄する洗浄装置７３と、基板を加熱するベーク装置７５と、前記各装置に基板を搬送する搬送ロボット７７とを具備して構成されている。
【００４８】
基板ケース７１に収納されている未処理基板（非貫通穴を形成した基板）は、搬送室７９内の搬送ロボット７７によって基板ケース７１から取り出され、基板処理装置４０に運ばれる。基板処理装置４０では図４で説明したような手順により基板の非貫通穴内部への電着膜からなる絶縁層の形成と基板表面の絶縁層の摩擦除去が行われる。次に搬送ロボット７７は基板を洗浄装置７３に移送し、基板表面に付着している電着液を洗浄し、膜になっていない高分子の粒子を除去する。洗浄には電着液の溶剤を希釈したものを用いると、洗浄時の絶縁層の収縮を防止できる。洗浄された基板は搬送ロボット７７によってベーク装置７５に移送され、加熱される。加熱により溶剤が蒸発すると共に電着した高分子膜の重合が進行し、より緻密な電着膜からなる絶縁層が得られる。その後基板は搬送ロボット７７によって基板ケース７１に戻され、この電着成膜装置７０による処理が完了する。加熱前に絶縁層の除去の状態を測定し検知する図示しないセンサーを具備しても良い。基板表面の反射率または屈折率を測定することにより、基板表面の絶縁層の膜厚や、絶縁層の除去が完了したかどうかを判断することができる。
【００４９】
図６は前記図４に示す基板処理装置４０の代りに基板処理装置４０−２を用いて構成した電着成膜装置７０−２の１例を示す模式図（平面図）である。この電着成膜装置７０−２において、前記電着成膜装置７０と相違する点は、基板処理装置４０−２の構成だけなので、それ以外の装置には同一符号を付してその詳細な説明は省略する。
【００５０】
この実施形態に用いる基板処理装置４０−２は、電着槽４１−２と摩擦手段４９−２とを分離している。つまり前記絶縁層形成工程と絶縁層除去工程とを別々の装置で行なう。電着槽４１−２と摩擦手段４９−２とを分離することで、各々の機構が単純化でき、装置の信頼性が向上すると共に、電着槽４１−２と摩擦手段４９−２でのそれぞれの処理時間を短縮でき、装置全体のスループットを改善できる。この電着成膜装置７０−２の場合、搬送ロボット７７によって基板ケース７１から取り出された未処理基板は、電着槽４１−２に移送されて電着による絶縁層が形成された後、搬送ロボット７７によって摩擦手段４９−２に移送されて基板表面の絶縁層の摩擦除去が行なわれる。前記電着槽４１−２における絶縁層の形成と摩擦手段４９−２における絶縁層の除去は、１回又は繰り返して複数回行なわれる。その際の基板の移送は搬送ロボット７７が行なう。絶縁層の除去の状態を測定し検知する図示しないセンサーを具備しても良い。基板表面の反射率または屈折率を測定することにより、基板表面の絶縁膜の膜厚や、絶縁膜の除去が完了したかどうかを判断することができる。そして前記基板の非貫通穴内部への絶縁層の形成と基板表面の絶縁層の除去とが終了した基板は、前記実施形態と同様にして洗浄装置７３における洗浄とベーク装置７５における加熱処理とが行なわれ、基板ケース７１に戻される。
【００５１】
上記電着成膜装置７０，７０−２が備える摩擦手段による絶縁層の除去は、基板表面を一方向に擦るように構成することが好ましい。また基板表面の内側から外周部へ向かって除去するようにしてもよい。これにより一度除去した絶縁層の基板表面への再付着を防止することができる。
また、摩擦手段にはブラシ、スポンジ、ロール、ヘラ等や、液体や気体などノズルから供給される流体が用いられる。これらにより絶縁層を除去した後は、積極的には乾燥せず、十分に洗浄した後は水切り程度にし、生乾きの状態で次工程の加熱に移るのが好ましい。これにより完全に乾燥した場合に起こる絶縁膜のクラックや剥がれによる欠陥を防ぐことができる。
なお上記電着成膜装置７０，７０−２では、単独で電着と乾燥・重合を行っているが、前記搬送ロボット７７を電解めっき装置と接続して一体化すること等によってめっきと電着とを連続して処理するように構成しても良い。
【実施例】
【００５２】
基板として一辺８０μｍ角、深さ１００μｍの非貫通穴を有するＳｉウエハを用い、基板表面を摩擦した場合の電着膜からなる絶縁層の成膜について検討した。電着膜の原料となる電着液に電着ポリイミド溶液を用い、電着中に基板表面をＰＶＡ製のスポンジで摩擦しながら電着を行った。電着後、洗浄、加熱乾燥して、絶縁層の断面構造をＳＥＭ（走査型電子顕微鏡）にて観察した。その結果、摩擦した基板表面にはポリイミド膜がほとんどなかったが、非貫通穴の内部は成膜されており、その成膜された絶縁層の密着性も良好であることが確認できた。
【００５３】
一方基板表面を摩擦しなかった場合、絶縁層は非貫通穴の内部だけでなく基板表面にも成膜され、その後の工程で基板表面の絶縁層の除去が必要となる状態であることが確認された。さらに基板表面の平坦部全体がポリイミド膜に覆われることで、加熱乾燥後には膜ストレスが増加し、剥離が発生した。
【００５４】
以上のように電着中に基板表面を摩擦することにより、非貫通穴内部にのみ密着性の良い電着膜からなる絶縁層を成膜できることが確認できた。
【図面の簡単な説明】
【００５５】
【図１−１】本発明の基板処理方法を用いて基板に貫通ビアを形成する基板処理手順を示す図である。
【図１−２】本発明の基板処理方法を用いて基板に貫通ビアを形成する基板処理手順を示す図である。
【図２−１】本発明の基板処理方法を用いて基板に貫通する同軸配線構造を形成する基板処理手順を示す図である。
【図２−２】本発明の基板処理方法を用いて基板に貫通する同軸配線構造を形成する基板処理手順を示す図である。
【図３−１】本発明の基板処理方法を用いて基板の非貫通穴の内周のみ導電層とし、その内部を絶縁体で充填する基板処理手順を示す図である。
【図３−２】本発明の基板処理方法を用いて基板の非貫通穴の内周のみ導電層とし、その内部を絶縁体で充填する基板処理手順を示す図である。
【図４】基板処理装置４０の１例を示す模式図である。
【図５】基板処理装置４０を含んだ電着成膜装置７０の１例を示す模式図である。
【図６】基板処理装置４０−２を用いて構成した電着成膜装置７０−２の１例を示す模式図である。
【符号の説明】
【００５６】
１０  基板
１１  非貫通穴
１３  側壁
１５  絶縁層
１７  摩擦手段
１９  導電体
２１  導電層
２３  第２の絶縁層（絶縁層）
２５  第２の導電層（導電層）
２７  絶縁層
２９  フォトレジスト膜
４０  基板処理装置（電着装置）
４１  電着槽
４３  基板ホルダ
４５  対極
４９  摩擦手段
Ｑ  電着液
６１  電源
７０  電着成膜装置
７１  基板ケース
７３  洗浄装置
７５  ベーク装置
７７  搬送ロボット
４０−２  基板処理装置
４１−２  電着槽
４９−２  摩擦手段
７０−２  電着成膜装置
【図１−１】
2008066601.tif 000003
【図１−２】
2008066601.tif 000004
【図２−１】
2008066601.tif 000005
【図２−２】
2008066601.tif 000006
【図３−１】
2008066601.tif 000007
【図３−２】
2008066601.tif 000008
【図４】
2008066601.tif 000009
【図５】
2008066601.tif 000010
【図６】
2008066601.tif 000011