(57)【要約】【課題】耐電力向上および信頼性向上を図るとともに、リカバリの高速化を図る高耐電力受信増幅器を得る。【解決手段】入力端子４および出力端子５と、入力端子４の一端にゲート端子が接続され、出力端子５の一端にドレインバイアス端子が接続された電界効果トランジスタ１と、入力端子４の他端に接続されて、入力電力を検出する検波器６と、検波器６により検出された入力電力を所定の閾値と比較して、比較結果を出力する閾値判定手段８と、閾値判定回路８からの比較結果に基づいて、ＧＮＤ／ドレインバイアス電圧のいずれか一方に出力電圧を切り替えて電界効果トランジスタ１のソース端子にリカバリ高速化抵抗１０を介して印加するソース電圧駆動回路９を備え、入力電力が閾値より低い場合にはソース電圧をＧＮＤ電圧と同一にし、入力電力が閾値以上の場合にはソース電圧をドレインバイアス電圧と同一にする。【選択図】図１
2008271320.tif 000002
【特許請求の範囲】
【請求項１】
無線通信の受信機の初段に搭載させるための高耐電力受信増幅器であって、
入力端子および出力端子と、
上記入力端子の一端にゲート端子が接続され、上記出力端子の一端にドレインバイアス端子が接続された電界効果トランジスタと、
上記入力端子の他端に接続されて、入力電力を検出する検波手段と、
上記検波手段により検出された上記入力電力を所定の閾値と比較して、比較結果を出力する閾値判定手段と、
上記閾値判定手段からの上記比較結果に基づいて、出力電圧を切り替えてＧＮＤ電圧／ドレインバイアス電圧のいずれか一方として、上記電界効果トランジスタのソース端子に印加するソース電圧駆動回路と、
上記ソース電圧駆動回路と上記電界効果トランジスタのソース端子との間に接続されたリカバリ高速化抵抗と
を備え、
上記入力電力が上記閾値より低い場合には上記ソース電圧駆動回路出力をＧＮＤ電圧と同一にし、上記入力電力が上記閾値以上の場合には上記ソース電圧駆動回路出力をドレインバイアス電圧と同一にすることを特徴とする高耐電力受信増幅器。
【請求項２】
無線通信の受信機の初段に搭載させるための高耐電力受信増幅器であって、
入力端子および出力端子と、
上記入力端子の一端にゲート端子が接続され、上記出力端子の一端にドレインバイアス端子が接続された電界効果トランジスタと、
上記電界効果トランジスタのソース端子に対して、互いに並列になるように接続された、リカバリ高速化抵抗とバイパスキャパシタと
を備えることを特徴とする高耐電力受信増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は高耐電力受信増幅器に関し、特に、高周波無線通信等で使用される高耐電力受信増幅器に関する。
【背景技術】
【０００２】
従来のリミタアンプとして、受信増幅器の入力側に検波器を装荷して入力電力を検波し、大電力入力時に増幅器の電源を遮断して耐電力性を向上させる構成が提案されている（例えば、特許文献１参照）。当該従来技術においては、増幅回路へ入力する受信信号を分岐する分岐手段と、分岐された信号を検波して直流検波電圧を生成する検波手段と、生成された検波電圧と、増幅回路を構成する増幅素子の最大許容電力以下に設定した所定の閾値電圧と、を比較し、検波電圧が閾値電圧を超えているか否かに基づいて、比較結果信号を出力する比較手段と、比較結果信号に応じて、閾値電圧以下の場合はバイアス回路への電源供給をＯＮし、閾値電圧を超えている場合はＯＦＦするバイアスＯＮ／ＯＦＦ手段とを備えている。
【０００３】
他の従来技術として、同様に、受信増幅器の入力側に検波器を装荷し、大電力入力時に増幅器のゲートバイアスを深くして耐電力性を向上させる構成が提案されている（例えば、特許文献２参照）。当該従来技術においては、入力される信号の振幅の大きさに応じて検波電流の変化する検波ダイオードを、帰還電圧発生のための電流源としてトランジスタのゲートバイアス回路に組み込んだことにより、ブリーダ抵抗と検波電流の積として算出される電圧がゲートを負電圧方向にバイアスする。ゲートを負電圧方向にバイアスすることにより、トランジスタのゲート電流を減少する方向に作用し、信頼性上においてマイグレーションと呼ばれる好ましくない影響を低減する。
【０００４】
【特許文献１】特開２００２−２３７７２８号公報
【特許文献２】特開平１０−２４７８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の特許文献１に記載の構成では、大信号入力時に、ゲート電圧ＶｇがＶｇ＝０で一定となるため、大電力入力時にゲート順方向の電流が増大し、ゲート破壊または電極マイグレーション等の信頼性悪化につながるという問題点があった。
【０００６】
また、上記特許文献２に記載の構成では、ドレイン電圧をＶｄ、ドレインソース間電圧をＶｄｓとすると、Ｖｄ＝Ｖｄｓは一定であるため、大電力入力時に、ドレインソース間電流Ｉｄｓが流れ出し、高電圧（ゲートドレイン間電圧Ｖｇｄはゲートを深くすることで増加）、高電流下で、界面のトラップ準位へのキャリアの捕獲が進行し、定常状態復帰時にリカバリ特性が悪化するという問題点があった。
【０００７】
なお、ここで、トラップについて説明する。大信号入力時、高電圧、高電流下で界面に存在するトラップ準位にキャリアが捕獲され、擬似ゲートが生じる。これによりキャリアが流れる領域であるチャネルが狭くなり、電流が低減し、利得、ＮＦ（Noise Factor（Noise Figure）、雑音指数）等のＲＦ（Radio Frequency）特性が悪化する問題がある。これにより、定常入力復帰時に、トラップからのキャリア放出の時定数分だけ正規の利得、ＮＦに戻らない問題がある。
【０００８】
この発明は、かかる問題点を解決するためになされたものであり、耐電力向上および信頼性向上を図るとともに、リカバリの高速化を図ることが可能な高耐電力受信増幅器を得ることを目的としている。
【課題を解決するための手段】
【０００９】
この発明は、無線通信の受信機の初段に搭載させるための高耐電力受信増幅器であって、入力端子および出力端子と、上記入力端子の一端にゲート端子が接続され、上記出力端子の一端にドレインバイアス端子が接続された電界効果トランジスタと、上記入力端子の他端に接続されて、入力電力を検出する検波手段と、上記検波手段により検出された上記入力電力を所定の閾値と比較して、比較結果を出力する閾値判定手段と、上記閾値判定手段からの上記比較結果に基づいて、出力電圧を切り替えてＧＮＤ電圧／ドレインバイアス電圧のいずれか一方として、上記電界効果トランジスタのソース端子に印加するソース電圧駆動回路と、上記ソース電圧駆動回路と上記電界効果トランジスタのソース端子との間に接続されたリカバリ高速化抵抗とを備え、上記入力電力が上記閾値より低い場合には上記ソース電圧駆動回路出力をＧＮＤ電圧と同一にし、上記入力電力が上記閾値以上の場合には上記ソース電圧駆動回路出力をドレインバイアス電圧と同一にすることを特徴とする高耐電力受信増幅器である。
【発明の効果】
【００１０】
この発明は、無線通信の受信機の初段に搭載させるための高耐電力受信増幅器であって、入力端子および出力端子と、上記入力端子の一端にゲート端子が接続され、上記出力端子の一端にドレインバイアス端子が接続された電界効果トランジスタと、上記入力端子の他端に接続されて、入力電力を検出する検波手段と、上記検波手段により検出された上記入力電力を所定の閾値と比較して、比較結果を出力する閾値判定手段と、上記閾値判定手段からの上記比較結果に基づいて、出力電圧を切り替えてＧＮＤ電圧／ドレインバイアス電圧のいずれか一方として、上記電界効果トランジスタのソース端子に印加するソース電圧駆動回路と、上記ソース電圧駆動回路と上記電界効果トランジスタのソース端子との間に接続されたリカバリ高速化抵抗とを備え、上記入力電力が上記閾値より低い場合には上記ソース電圧駆動回路出力をＧＮＤ電圧と同一にし、上記入力電力が上記閾値以上の場合には上記ソース電圧駆動回路出力をドレインバイアス電圧と同一にすることを特徴とする高耐電力受信増幅器であるので、耐電力向上および信頼性向上を図るとともに、リカバリの高速化を図ることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、この発明の実施の形態１に係る高耐電力受信増幅器について説明する。図１は、本実施の形態１に係る高耐電力受信増幅器の構成を示した構成図である。本実施の形態１に係る高耐電力受信増幅器は、無線通信のアンテナもしくは送受信切り替え回路の接続端子に接続されるもので、受信機の初段に搭載させるためのものとして説明する。図において、１は電界効果トランジスタ、２は電界効果トランジスタ１のゲート端子、３は電界効果トランジスタ１のドレイン端子、４は高耐電力受信増幅器の入力端子、５はその出力端子、６は入力端子４に一端が接続された出力電圧観測用の検波器、７は検波器６の他端に接続され、検波器６の出力を整流化する整流回路、８は整流回路７の他端に接続され、整流回路７によって整流化された電圧と所定の閾値（以下、スレショールド電圧（Ｖｔｈ）とする。）とを比較する閾値判定回路、９は閾値判定回路８に接続され、判定結果に基づいて出力電圧をＧＮＤ（ＯＮ時）／Ｖｄ（ＯＦＦ時）に切り替えるソース電圧駆動回路、１０はソース電圧駆動回路９に接続されたリカバリ高速化抵抗（以下、単に、抵抗１０と呼ぶ。）、１１はソース電圧駆動回路９の電源端子である。１２は、電界効果トランジスタ１のソース端子（Ｓ）、ゲート端子２およびドレイン端子３にそれぞれ接続された抵抗１０に接続されたチョークコイルである。１３は、電界効果トランジスタ１のゲート端子２およびドレイン端子３とチョークコイル１２との間にそれぞれ並列に接続されたパイパスキャパシタである。バイパスキャパシタ１３は、電界効果トランジスタ１のソース端子（Ｓ）とＧＮＤ（接地）との間にも、チョークコイル１２と並列になるように、接続されている。また、１４は、検波器６に接続されたアンテナ接続端子（または、送受切り替え回路接続端子）である。
【００１２】
図２及び図３は、本実施の形態１に係る高耐電力受信増幅器の動作をまとめた図である。これらの図において、Ａは通常動作時、Ｂは耐電力動作時、Ｃは復帰動作時をそれぞれ示している。また、これらの図において、Ｐｉｎは検波器６により検出された入力電力であり、Ｐｔｈは入力電力Ｐｉｎに対して予め設定された所定の閾値（以下、スレショールド電力とする。）である。また、Ｖｔｈは、閾値判定回路について入力電圧Ｖｉｎに対して予め設定された所定の閾値（以下、スレショールド電圧とする。）である。また、Ｖｓはソースバイアス電圧、Ｖｄはドレインバイアス電圧、Ｖｇはゲートバイアス電圧、Ｖｄｓはドレインソース間電圧、Ｖｇｓはゲートソース間電圧、Ｖｓ’はソース電圧駆動回路出力電圧、Ｒｓはソース抵抗値、Ｉｄｓはドレインソース電流とする。
【００１３】
また、図４は、ドレインソース間電圧Ｖｄｓとドレインソース電流Ｉｄｓとの関係を示したグラフであり、図５は、ゲート電圧Ｖｇとゲート電流Ｉｇとの関係を示したグラフであり、図６は、ドレインソース電流Ｉｄｓとゲートソース間電圧Ｖｇｓとの関係を示したグラフである。
【００１４】
次に、動作について説明する。まず、入力端子４に入力された入力電力Ｐｉｎを検波器６により検出する。検出された入力電力Ｐｉｎはスレショールド電力Ｐｔｈと比較される。実際には、検波器６から出力される半波波形が整流回路７で整流化され、整流化された電圧Ｖｉｎと予め設定されたスレショールド電圧（Ｖｔｈ）とが閾値判定回路８で比較される。通常運転時（Ａ）においては、Ｐｉｎ＜Ｐｔｈ、すなわち、Ｖｉｎ＜Ｖｔｈとなるので、閾値判定回路８からはＯＮ信号が出力される。これを受けて、ソース電圧駆動回路９は、出力電圧Ｖｓ’としてＧＮＤ電圧を出力して、電界効果トランジスタ１のソース端子に抵抗１０を介して印加する（通常モード）。これにより、通常動作時のドレイン電流Ｉｄｓ０に対して、Ｖｄｓ，ｄｃ＝Ｖｄ−Ｖｓは、Ｖｄｓ０＝Ｖｄ−Ｉｄｓ０×Ｒｓ（設定ドレインバイアス）となり、Ｖｇｓ，ｄｃ＝Ｖｇ−Ｖｓは、Ｖｇｓ０＝Ｖｇ−Ｉｄｓ０×Ｒｓ（設定ゲートバイアス）となる。また図６に示すようにドレイン電流Ｉｄが多く流れると、抵抗１０によりＶｇｓ，ｄｃが負方向にシフトし、電流が抑圧されるので、その結果、信頼性が向上される。
【００１５】
一方、大電力が入力された場合には耐電力時運転を行う。耐電力動作時（Ｂ）においても、同様に、検波器６により検出された入力電力Ｐｉｎとスレショールド電力Ｐｔｈとを比較する。この場合、Ｐｉｎ≧Ｐｔｈとなり、Ｖｉｎ≧Ｖｔｈとなるので、閾値判定回路８からはＯＦＦ信号が出力される。これを受けて、ソース電圧駆動回路９は、出力電圧Ｖｓ’としてドレインバイアス電圧Ｖｄと同一の値の電圧を出力して、電界効果トランジスタ１のソース端子に抵抗１０を介して印加する（耐電力モード）。このときＶｄとＶｓ’は同電位のためＩｄｓは流れないためＶｓもＶｄとなり、Ｖｄｓ，ｄｃ＝Ｖｄ−Ｖｓは、Ｖｄ−Ｖｄ＝０となり、Ｖｇｓ，ｄｃ＝Ｖｇ−Ｖｓは、Ｖｇ−Ｖｄとなる。このように、耐電力時においては、図３に示すように、ソース電圧駆動回路９からの出力電圧をドレインバイアス電圧Ｖｄとすることにより、Ｖｄｓ，ｄｃを０Ｖとし、大電力入力時に、Ｖｄｓ＝Ｖｄｓ，ｄｃ＋Ｖｄｓ，ｒｆが耐圧（Ｖｂｒ）を超えることによる破壊を防ぐ。また、ゲートソース間電圧（Ｖｇｓ）を、図５に示すように、Ｖｇ−Ｖｄと負方向に深く設定し、大電力入力時に、Ｖｇｓ＝Ｖｇｓ，ｄｃ＋Ｖｇｓ，ｒｆが正方向に過電圧がかかり、ショットキー電流の流れ出し（Ｖｇｓ＞Ｖｂ）による破壊、ゲートマイグレーションによる信頼性低下を抑圧する。
【００１６】
耐電力動作（耐電力モード）の後に、入力電力Ｐｉｎの値が閾値Ｐｔｈより低くなった場合には、復帰動作を行う。復帰動作時（Ｃ）においても、同様に、検波器６により検出された入力電力Ｐｉｎとスレショールド電力Ｐｔｈとを比較する。この場合、Ｐｉｎ＜Ｐｔｈとなり、Ｖｉｎ＜Ｖｔｈとなるので、閾値判定回路８からはＯＮ信号が出力される。これを受けて、ソース電圧駆動回路９は、出力電圧Ｖｓ’としてＧＮＤ電圧を出力して、電界効果トランジスタ１のソース端子に抵抗１０を介して印加する（復帰モード）。これにより、Ｖｄｓ，ｄｃ＝Ｖｄ−Ｖｓは、Ｖｄ−Ｉｄｓ×Ｒｓ（復帰電流に依存）となり、Ｖｇｓ，ｄｃ＝Ｖｇ−Ｖｓは、Ｖｇ−Ｉｄｓ×Ｒｓ（復帰電流に依存）となる。なお、復帰動作時（Ｃ）においては、耐電力モードから復帰する際、ゲートのドレイン界面に発生するトラップ準位により、Ｉｄｓが低下する。そのため、本実施の形態においては、抵抗１０により、Ｖｇｓ，ｄｃが正方向にシフトし、ゲートが浅くなり、Ｉｄｓを多めに流す方向に働き、結果としてＩｄｓがＩｄｓ０に戻る時間を早める（リカバリ時間の短縮；図３，図６）。
【００１７】
以上のように、本実施の形態においては、出力電力観測用の検波器６により入力電力を観測し、閾値判定回路８の判定により、入力電力が閾値より低い場合には、ソース電圧駆動回路９の出力電圧（Ｖｓ’）をＧＮＤ電圧と同一にし、さらに、抵抗１０によりドレインソース電流（Ｉｄｓ）に応じてゲートソース電圧（Ｖｇｓ）を設定し、また、入力電力が閾値以上の場合には、ソース電圧駆動回路９の出力電圧（Ｖｓ’）をドレインバイアス電圧（Ｖｄ）と同一にする構成としたため、大信号入力時は、Ｖｄ＝Ｖｓ’となり、トランジスタの端子間電圧はＶｄｓ＝０、Ｖｇｓ＝Ｖｇ−Ｖｄとなるため、ドレインソース間過電圧及びゲート順方向電圧を抑圧でき、ドレインソース、ゲート双方向の耐電力性が改善する。また、ドレインソース電流Ｉｄｓが流れないため、界面のトラップ準位へのキャリアの捕獲が低減され、定常入力復帰時のリカバリ特性が改善する。また、定常入力への復帰時界面のトラップ準位へのキャリアの捕獲により、ドレインソース電流Ｉｄｓが低下した場合、ゲートソース間電圧Ｖｇｓ＝Ｖｇ−Ｒｇ×Ｉｄｓが浅くなり（０Ｖの方向）電流を流す方向に働くため、リカバリ特性が改善するという効果が得られる。
【００１８】
なお、ソース端子にキャパシタ、インダクタを装荷することにより、低周波数で共振が発生し、安定性が低下する恐れがあるので、本実施の形態においては、ソース電圧駆動回路系に、安定化抵抗をかねたリカバリ高速化抵抗１０を装荷しているため、共振のＱを低下させ、共振周波数近傍での損失を増加させることにより、安定化を図ることができる。
【００１９】
また、上述の説明においては、ゲート端子２にＶｇを印加して、ドレイン端子３および電源端子１１にはＶｄを印加しているが、リカバリ高速化抵抗１０を調整することにより、Ｖｇ＝０として、印加する電圧をＶｄのみとしてもよく、その場合には、単一電源化が可能となる。
【００２０】
また、耐電力時（Ｂ）の入力電力が比較的低い場合は、図７に一例を示すように、検波器６をなくす構成にすることも可能である。図７の構成は、図１の構成から、検波器６と、整流回路７と、閾値判定回路８と、ソース電圧駆動回路９と、抵抗１０と電界効果トランジスタ１のソース端子（Ｓ）との間に接続されたチョークコイル１２とを除いた構成となっている。従って、他の構成については、図１と同じであるため、ここでは説明を省略する。但し、図７の構成においては、電界効果トランジスタ１のソース端子（Ｓ）とＧＮＤ（接地）との間に、互いに並列になるように、リカバリ高速化抵抗１０とバイパスキャパシタ１３とが接続されている。この場合には、検波回路−フィードフォワード系によるＮＦの悪化および安定性の低下を抑制でき、また、構成が簡略化できる。また、リカバリ時間の短縮が図れる。
【図面の簡単な説明】
【００２１】
【図１】この発明の実施の形態１に係る高耐電力受信増幅器の構成を示した構成図である。
【図２】この発明の実施の形態１に係る高耐電力受信増幅器の動作を表にまとめた説明図である。
【図３】この発明の実施の形態１に係る高耐電力受信増幅器の動作をまとめた波形図である。
【図４】この発明の実施の形態１に係る高耐電力受信増幅器の動作をグラフにまとめた説明図である。
【図５】この発明の実施の形態１に係る高耐電力受信増幅器の動作をグラフにまとめた説明図である。
【図６】この発明の実施の形態１に係る高耐電力受信増幅器の動作をグラフにまとめた説明図である。
【図７】この発明の実施の形態１に係る高耐電力受信増幅器の動作をグラフにまとめた説明図である。
【符号の説明】
【００２２】
１  電界効果トランジスタ、２  ゲート端子、３  ドレイン端子、４  入力端子、５  出力端子、６  検波器、７  整流回路、８  閾値判定回路、９  ソース電圧駆動回路、１０  リカバリ高速化抵抗、１１  電源端子、１２  チョークコイル、１３  パイパスキャパシタ、１４  アンテナ接続端子（または、送受切り替え回路接続端子）。
【図１】
2008271320.tif 000003
【図２】
2008271320.tif 000004
【図３】
2008271320.tif 000005
【図４】
2008271320.tif 000006
【図５】
2008271320.tif 000007
【図６】
2008271320.tif 000008
【図７】
2008271320.tif 000009