(57)【要約】【課題】製造が容易で、製造工程の簡略化を図ることができ、安定した光学特性を有する撮像装置、撮像装置の駆動方法、撮像素子チップ、ロジックチップを提供する。【解決手段】本発明は、被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置１であって、撮像領域Ｓに形成されたセンサ部５１と、センサ部５１から出力されたアナログの信号電荷を出力する接続端子部１４とを備えた撮像センサチップ１０と、接続端子部１４に接続することで、撮像センサチップ１０から信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部６１とを備えたロジックチップ２０とを有している。【選択図】図５
2008245074.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置であって、
前記撮像領域に形成されたセンサ部と、
前記センサ部から出力されたアナログの信号電荷を出力する接続端子部とを備えた撮像センサチップと、
前記接続端子部に接続することで、前記撮像センサチップから信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部と、
前記アナログ／デジタル変換部でデジタル変換された信号電荷を出力するロジックチップと、
前記ロジックチップから入力された信号電荷を出力する信号出力部を有していることを特徴とする撮像装置。
【請求項２】
前記撮像センサチップには、前記撮像領域に複数配列された光電変換部と、前記光電変換部で生成された信号電荷を転送する電荷転送部と、前記電荷転送部から転送されたアナログ信号を前記接続端子部に出力するアンプ部とを備えた固体撮像素子が設けられていることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像センサチップは、チップケースと、前記接続端子部の少なくとも一部が外部に露呈するように前記チップケースに形成されたロジックチップ接合部とを有していることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置の駆動方法であって、
前記撮像領域に形成されたセンサ部を有する撮像センサチップで、前記センサ部から出力されたアナログの信号電荷を接続端子部から出力し、
前記撮像センサチップに接続されたロジックチップにおいて、前記接続端子部から入力された信号電荷を、アナログ／デジタル変換部によってアナログ信号からデジタル信号に変換し、デジタル変換された信号電荷を信号出力部に出力することを特徴とする撮像装置の駆動方法。
【請求項５】
前記撮像センサチップには、前記撮像領域に複数配列された光電変換部と、前記光電変換部で生成された信号電荷を転送する電荷転送部と、前記電荷転送部から転送されたアナログ信号を前記接続端子部に出力するアンプ部とを備えた固体撮像素子が設けられていることを特徴とする請求項４に記載の撮像装置の駆動方法。
【請求項６】
前記撮像センサチップは、チップケースと、前記接続端子部の少なくとも一部が外部に露呈するように前記チップケースに形成されたロジックチップ接合部とを有していることを特徴とする請求項４又は５に記載の撮像装置の駆動方法。
【請求項７】
被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置に用いる撮像センサチップであって、
前記撮像領域に形成されたセンサ部と、
前記センサ部から出力されたアナログの信号電荷を出力する接続端子部とを備え、
前記撮像センサチップから信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部と、
前記アナログ／デジタル変換部でデジタル変換された信号電荷を出力するロジックチップを前記接続端子部に接続可能であることを特徴とする撮像センサチップ。
【請求項８】
前記撮像センサチップには、前記撮像領域に、複数配列された光電変換部と、前記光電変換部で生成された信号電荷を転送する電荷転送部と、前記電荷転送部から転送されたアナログ信号を前記接続端子部に出力するアンプ部とを備えた固体撮像素子が設けられていることを特徴とする請求項７に記載の撮像センサチップ。
【請求項９】
前記撮像センサチップは、チップケースと、前記接続端子部の少なくとも一部が外部に露呈するように前記チップケースに形成されたロジックチップ接合部とを有していることを特徴とする請求項７又は８に記載の撮像センサチップ。
【請求項１０】
被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置に用いるロジックチップであって、
前記撮像領域に形成されたセンサ部と、
前記センサ部から出力されたアナログの信号電荷を出力する接続端子部とを備えた撮像センサチップに接続可能で、
前記接続端子部に接続することで、前記撮像センサチップから信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部を備え、デジタル変換された信号電荷を出力することを特徴とするロジックチップ。
【請求項１１】
被写体からの入射光を撮像領域で受光して撮像を行う撮像装置であって、
前記撮像領域に形成されたセンサ部を有する撮像センサチップと、
前記撮像センサチップに装着可能で、前記撮像センサチップからの出力信号を処理するロジックチップとを備えていることを特徴とする撮像装置。
【請求項１２】
前記ロジックチップが、前記撮像センサチップからのアナログの出力信号をデジタル信号に変換するアナログ／デジタル変換部を備えていることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記撮像センサチップがＣＣＤ型撮像素子を備えることを特徴とする請求項１１又は１２に記載の撮像装置。
【請求項１４】
前記撮像センサチップがＣＭＯＳ型撮像素子を備えていることを特徴とする請求項１１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互間で撮像信号の入出力ができるように接続される別部材として構成される撮像素子チップとロジックチップとを備えた撮像装置に関する。
【背景技術】
【０００２】
従来のイメージセンサとしては、光電変換部に受光を光電変換して信号電荷を生成し、垂直電荷転送部（ＶＣＣＤ）及び水平電荷転送部（ＨＣＣＤ）を介して出力アンプから出力する構成を有するＣＣＤ型の撮像装置がある。このような撮像装置では、出力アンプから出力されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換部と、デジタル信号の処理を行うドライバやタイミングジェネレータを備えたロジック部とが混載されている。
【０００３】
【特許文献１】特開２００４−１５３１３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の撮像装置のように、固体撮像素子が設けられたセンサ部とロジック部とを混載することは製造工程の増大の要因となってしまう点で改善の余地があった。また、センサ部の歩留まりとロジック部の歩留まりとに相違があるため、必要以上の数の半導体ウエハを製造することとなりコスト増の要因となっていた。さらに、ロジック部の凹凸が、センサ部の撮像領域の上部に形成されたオンチップカラーフィルタ層の形成に影響を及ぼすことで、光学特性が劣化してしまうことが懸念されていた。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、製造が容易で、製造工程の簡略化を図ることができ、安定した光学特性を有する撮像装置、撮像装置の駆動方法、撮像素子チップ、ロジックチップを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、下記構成によって達成される。
（１）被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置であって、
前記撮像領域に形成されたセンサ部と、
前記センサ部から出力されたアナログの信号電荷を出力する接続端子部とを備えた撮像センサチップと、
前記接続端子部に接続することで、前記撮像センサチップから信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部と、デジタル変換された信号電荷を出力するロジックチップと、
前記ロジックチップから入力された信号電荷を出力する信号出力部を有していることを特徴とする撮像装置。
（２）前記撮像センサチップには、前記撮像領域に複数配列された光電変換部と、前記光電変換部で生成された信号電荷を転送する電荷転送部と、前記電荷転送部から転送されたアナログ信号を前記接続端子部に出力するアンプ部とを備えた固体撮像素子が設けられていることを特徴とする上記（１）に記載の撮像装置。
（３）前記撮像センサチップは、チップケースと、前記接続端子部の少なくとも一部が外部に露呈するように前記チップケースに形成されたロジックチップ接合部とを有していることを特徴とする上記（１）又は（２）に記載の撮像装置。
（４）被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置の駆動方法であって、
前記撮像領域に形成されたセンサ部を有する撮像センサチップで、前記センサ部から出力されたアナログの信号電荷を接続端子部から出力し、
前記撮像センサチップに接続されたロジックチップにおいて、前記接続端子部から入力された信号電荷を、アナログ／デジタル変換部によってアナログ信号からデジタル信号に変換し、デジタル変換された信号電荷を信号出力部に出力することを特徴とする撮像装置の駆動方法。
（５）前記撮像センサチップには、前記撮像領域に複数配列された光電変換部と、前記光電変換部で生成された信号電荷を転送する電荷転送部と、前記電荷転送部から転送されたアナログ信号を前記接続端子部に出力するアンプ部とを備えた固体撮像素子が設けられていることを特徴とする上記（４）に記載の撮像装置の駆動方法。
（６）前記撮像センサチップは、チップケースと、前記接続端子部の少なくとも一部が外部に露呈するように前記チップケースに形成されたロジックチップ接合部とを有していることを特徴とする上記（４）又は（５）に記載の撮像装置の駆動方法。
（７）被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置に用いる撮像センサチップであって、
前記撮像領域に形成されたセンサ部と、
前記センサ部から出力されたアナログの信号電荷を出力する接続端子部とを備え、
前記撮像センサチップから信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部と、デジタル変換された信号電荷を出力するロジックチップを前記接続端子部に接続可能であることを特徴とする撮像センサチップ。
（８）前記撮像センサチップには、前記撮像領域に、複数配列された光電変換部と、前記光電変換部で生成された信号電荷を転送する電荷転送部と、前記電荷転送部から転送されたアナログ信号を前記接続端子部に出力するアンプ部とを備えた固体撮像素子が設けられていることを特徴とする上記（７）に記載の撮像センサチップ。
（９）前記撮像センサチップは、チップケースと、前記接続端子部の少なくとも一部が外部に露呈するように前記チップケースに形成されたロジックチップ接合部とを有していることを特徴とする上記（７）又は（８）に記載の撮像センサチップ。
（１０）被写体からの入射光を撮像領域で受光して信号電荷を生成する撮像装置に用いるロジックチップであって、
前記撮像領域に形成されたセンサ部と、
前記センサ部から出力されたアナログの信号電荷を出力する接続端子部とを備えた撮像センサチップに接続可能で、
前記接続端子部に接続することで、前記撮像センサチップから信号電荷を入力され、信号電荷をアナログ信号からデジタル信号に変換するアナログ／デジタル変換部を備え、デジタル変換された信号電荷を出力することを特徴とするロジックチップ。
（１１）被写体からの入射光を撮像領域で受光して撮像を行う撮像装置であって、
前記撮像領域に形成されたセンサ部を有する撮像センサチップと、
前記撮像センサチップに装着可能で、前記撮像センサチップからの出力信号を処理するロジックチップとを備えていることを特徴とする撮像装置。
（１２）前記ロジックチップが、前記撮像センサチップからのアナログの出力信号をデジタル信号に変換するアナログ／デジタル変換部を備えていることを特徴とする上記（１１）に記載の撮像装置。
（１３）前記撮像センサチップがＣＣＤ型撮像素子を備えることを特徴とする上記（１１）又は（１２）に記載の撮像装置。
（１４）前記撮像センサチップがＣＭＯＳ型撮像素子を備えていることを特徴とする上記（１１）に記載の撮像装置。
【０００７】
本発明は、撮像装置が撮像センサチップとロジックチップとを相互に信号の入出力ができるように接続させており、撮像時には、被写体からの入射光を撮像センサチップの撮像領域で受光して信号電荷を生成し、アナログ信号として接続端子部からロジックチップに出力し、ロジックチップのアナログ／デジタル変換部でデジタル信号に変換し、撮像センサチップの端子部に入力する。そして、撮像センサチップからデジタル信号が外部に出力される。このような撮像装置は、製造工程において、撮像センサチップとロジックチップとを別々に製造した後で接合してワンパッケージとすることができ、例えば、撮像センサチップの歩留まりが低い場合であって、混載されていないロジックチップの歩留まりに影響を及ぼすことを回避することができる。
【０００８】
撮像センサチップが、チップケースと、接続端子部の少なくとも一部が外部に露呈するようにチップケースに形成されたロジックチップ接合部とを有している構成とすることが好ましい。こうすれば、ロジックチップ接合部にロジックチップを接合することで、撮像センサチップとロジックチップとを電気的に良好に接続させることができ、安定した光学特性を有するとともに、従来のようにセンサ部側にロジック部を混載させる構成に比べて簡単に製造することができる。
【発明の効果】
【０００９】
本発明によれば、製造が容易で、製造工程の簡略化を図ることができ、安定した光学特性を有する撮像装置、撮像装置の駆動方法、撮像素子チップ、ロジックチップを提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面に基づいて詳しく説明する。最初に、本実施形態の撮像装置の構成を説明する。
図１は、撮像装置の構成を示す全体斜視図である。図２は、撮像素子チップと、ロジックチップとをそれぞれ平面視した状態を示す図である。図３は、撮像装置の断面図である。図４は、撮像センサチップと、ロジックチップとのそれぞれの接続部分を説明する図である。
【００１１】
図１に示すように、撮像装置１は、被写体からの入射光が受光する撮像センサチップ１０と、撮像センサチップ１０に接合することで、該撮像センサチップ１０に電気的に接続できるロジックチップ２０とを備えている。なお、図１では、撮像センサチップ１０とロジックチップ２０とを接合させる前の状態を示している。
【００１２】
撮像センサチップ１０は、内部が中空に形成された長方体形状のチップケース１１を有している。チップケース１１の内部には撮像領域Ｓが形成されたＣＳＰ（チップサイズパッケージ）の構成を有している。チップケース１１は、例えば、セラミックなどから構成される。
【００１３】
図３に示すように、チップケース１１の内部の底面には、チップ基板１２が形成されている。チップ基板１２には、撮像領域Ｓに複数配列されたフォトダイオードなどの光電変換部と、これら光電変換部で生成された信号電荷を転送する電荷転送部とを備えた固体撮像素子が設けられている。光電変換部は、例えば、撮像面に対して平行な２次元上に規定される行方向と、該行方向に対して垂直な列方向とに複数配列されている。また、撮像センサチップ１０には、電荷転送部から転送されたアナログ信号をロジックチップ２０側に出力するアンプ部が形成されている。
【００１４】
撮像領域Ｓの上部には、各光電変換部に対応したＲ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色の光を透過するカラーフィルタを、撮像面に対して平行に所定のカラーパターンで配列したカラーフィルタ層１３が形成されている。
【００１５】
チップ基板１２において、撮像領域Ｓの周りには周辺回路部が形成され、周辺回路部にはロジックチップに信号電荷のアナログ信号を出力する端子部１４，１４ｃが設けられている。端子部１４には、金線などからなるボンディングワイヤ１７の一方の端部がそれぞれ接合され、他方の端部が導電性を有するリードフレーム１８に接合されている。リードフレーム１８は、チップケース１１の内部から外部に導き出されている。本実施形態では、端子部１４が、接続端子部として機能している。
【００１６】
チップケース１１には、撮像領域Ｓの上方の位置する開口部１１ａが形成され、開口部１１ａを外部から塞ぐように、光透過性を有するガラスなどから構成されたリッド１６が接着剤などによって接着されている。
【００１７】
本実施形態の撮像装置１は、チップケース１１に、ロジックチップ２０の外形寸法に適合した凹部からなるロジックチップ接合部１５が形成されている。ロジックチップ接合部１５の凹部は、底面をチップ基板１２の上面とし、露呈したチップ基板１２の上面を矩形状に囲うようにチップケース１１の一部で側面を形成することで区画されている。
【００１８】
図２（ａ）は、撮像センサチップ１０を図１の上側からみた状態を示し、図２（ｂ）は、ロジックチップを図１の下側からみた状態を示している。ロジックチップ接合部１５の凹部の底面には、チップ基板１２に形成された端子部１４が露呈している。端子部１４は、アルミニウムなど導電性材料で形成され、図２（ａ）に示すように、平面視において、一列に複数個所定の間隔で配列されている。
【００１９】
一方、ロジックチップ２０は、略長方体形状を有し、撮像センサチップ１０側のチップケースのロジックチップ接合部１５の凹部に接合させて状態で、凹部の底部と接合する底面に、センサ基板１２の端子部１４と接触するように端子部２４が形成されている。撮像センサチップ１０にロジックチップ２０を接合させた状態において、端子部１４と端子部２４とが互いに電気的に接続する。なお、撮像センサチップ１０に  ロジックチップ２０を接合させた状態において電気的に接続することができれば、撮像センサチップ１０の端子部１４とロジックチップ２０の端子部２４の形状や配置のパターンは特に限定されず、適宜に変更してもよい。
【００２０】
次に、撮像センサチップ１０とロジックチップ２０との接続手段の一例を説明する。図４（ａ）は、撮像センサチップ１０側の端子部１４を簡略的に示す断面図であり、図４（ｂ）は、ロジックチップ２０の端子部２４を簡略的に示す断面図である。図４（ａ）に示すように、撮像センサチップ１０の接続部分は、シリコンなどの半導体基板３１と、該半導体基板３１上にフィールド酸化膜３２と、窒化シリコン膜３３と、酸化シリコン膜３３とが形成されている。酸化シリコン膜３３上の端子部１４を形成する領域の下部には電荷転送電極を構成する導電性材料と同じ材料からなるポリシリコン電極層３５が形成されて、更に、このポリシリコン電極層３５を介してアルミニウム膜３７が積層されている。ポリシリコン電極層３５の周囲はＢＰＳＧ膜３６が形成され、ＢＰＳＧ膜３６上と、アルミニウム膜３７の上部の除く部分が窒化シリコン膜３８によって覆われて、窒化シリコン膜３８の上面に、有機膜３９が形成されている。
【００２１】
一方、ロジックチップ２０の接続部分は、図４（ｂ）に示すように、シリコン基板４１上にフィールド酸化膜４２が形成され、フィールド酸化膜４２上にゲート電極層４３と、該ゲート電極層４３の一部を露呈させた状態でその隣接する周囲に形成された絶縁膜４４とが形成されている。ゲート電極層４３を覆うようにアルミニウムなどの金属材料層４５が形成されている。金属材料層４５の上面には上方に突出するようにバンプ４７が形成され、バンプ４７の先端部を突出させつつ、前記金属材料層４５及び絶縁膜４４を覆うように窒化シリコン膜４６が形成されている。図４に示す構成では、撮像センサチップ１０のアルミニウム膜３７の露呈した部分が端子部１４を構成し、また、ロジックチップ２０のバンプ４７の突出した先端側の部分が端子部２４を構成している。なお、撮像センサチップ１０側にバンプを形成してもよい。
【００２２】
図４（ａ）に示すように、撮像センサチップ１０のチップケース１１に形成されたロジックチップ接合部１５にロジックチップ２０と接合すると、ロジックチップ２０側のバンプ４７の先端がアルミニウム膜３７の露呈した部分に当接する。こうすることで、撮像センサチップ１０とロジックチップ２０とを接合した状態で、端子部１４と端子部２４とを電気的に接続させることができる。
【００２３】
次に、本実施形態の撮像装置の駆動の状態を図面に基づいて説明する。図５は、撮像装置の駆動時の機能を説明するためのブロック図である。図５では、ＣＣＤ型撮像センサを用いた場合の構成を示している。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
撮像装置は、撮像時に、撮像センサチップ１０に設けられたセンサ部５１で被写体からの入射光を受光し、フォトダイオードなどの光電変換部において信号電荷を生成する。そして、生成した信号電荷をＶＣＣＤ５２及びＨＣＣＤ５３を有する電荷転送部を経由させて、出力アンプ５４に転送する。出力アンプ５４から出力された信号電荷のアナログ信号は、接続端子部１４と該接続端子部１４に接続されたロジックチップ２０の端子部２４を介して、ロジックチップ２０に入力される。ロジックチップ２０には、ＣＤＳ６３と、アナログ／デジタル変換部（Ａ／Ｄ変換部）６１と、デジタル信号処理部６２とが設けられている。また、ロジックチップ２０には、タイミングジェネレータ（ＴＧ）６５と、該タイミングジェネレータ６５に接続されたドライブ６４とが設けられ、ドライブ６４から接続端子部１４を介してセンサ部５１に駆動パルスが出力される。ロジックチップ２０のアナログ／デジタル変換部６１においてデジタル信号に変換された信号電荷は、デジタル信号処理部６２において所定の処理が実行された後、信号出力部５５に入力され、信号出力部５５から画像信号が出力される。図５では、ＶＣＣＤとＨＣＣＤと出力アンプとが１組の場合を図示しているが、複数の組設けられていてもよい。
【００２４】
図６は、撮像装置の駆動時の機能を説明するためのブロック図である。図５では、ＣＭＯＳ型撮像センサを用いた場合の構成を示している。
ＣＭＯＳ型の撮像装置は、撮像時に、撮像センサチップ１０に設けられたＣＭＯＳ型のセンサ部７１で被写体からの入射光を受光し、信号電荷を生成する。そして、生成した信号電荷を出力アンプ７４に転送する。出力アンプ７４から出力された信号電荷のアナログ信号は、接続端子部１４と該接続端子部１４に接続されたロジックチップ２０の端子部２４を介して、ロジックチップ２０入力される。ロジックチップ２０には、カウンター７２と、センサーアンプ７３と、出力制御部７４とが設けられている。ロジックチップ２０においてデジタル信号に変換された信号電荷は、出力制御部７４から画像信号が出力される。
【００２５】
本実施形態の撮像装置１は、撮像センサチップ１０とロジックチップ２０とを相互に信号の入出力ができるように接続させており、撮像時には、被写体からの入射光を撮像センサチップ１０の撮像領域Ｓで受光して信号電荷を生成し、アナログ信号として接続端子部１４からロジックチップ２０に出力し、ロジックチップ２０のアナログ／デジタル変換部６１でデジタル信号に変換する。そして、ロジックチップ２０からデジタル信号が外部に出力される。このような撮像装置１は、製造工程において、撮像センサチップ１０とロジックチップ２０とを別々に製造した後、ワンパッケージとして接合することができ、例えば、撮像センサチップ１０の歩留まりが低い場合であって、混載されていないロジックチップ２０の歩留まりに影響を及ぼすことを回避することができる。
【００２６】
本実施形態の撮像センサチップ１０のように、チップケース１２と、接続端子部１４の少なくとも一部が外部に露呈するようにチップケース１２に形成されたロジックチップ接合部１５とを有している構成とすることが好ましい。こうすれば、ロジックチップ接合部１５にロジックチップ２０を接合することで、撮像センサチップ１０とロジックチップ２０とを電気的に良好に接続させることができ、安定した光学特性を有するとともに、従来のようにセンサ部側にロジック部を混載させる構成に比べて簡単に製造することができる。
【図面の簡単な説明】
【００２７】
【図１】撮像装置の構成を示す全体斜視図である
【図２】撮像素子チップと、ロジックチップとをそれぞれ平面視した状態を示す図である。
【図３】撮像装置の断面図である。
【図４】撮像センサチップと、ロジックチップとのそれぞれの接続部分を説明する図である。
【図５】ＣＣＤ型の撮像装置の駆動時の機能を説明するためのブロック図である。
【図６】ＣＭＯＳ型の撮像装置の駆動時の機能を説明するためのブロック図である。
【符号の説明】
【００２８】
１    撮像装置
１０    撮像センサチップ
１５    ロジックチップ接合部
２０    ロジックチップ
６１    Ａ／Ｄ変換部（アナログ／デジタル変換部）
【図１】
2008245074.tif 000003
【図２】
2008245074.tif 000004
【図３】
2008245074.tif 000005
【図４】
2008245074.tif 000006
【図５】
2008245074.tif 000007
【図６】
2008245074.tif 000008