(57)【要約】【課題】高速のクロックを用いる必要なしに、デジタル信号を高速に出力できる固体撮像装置を提供する。【解決手段】行列に配置され、受光した光の強度に応じた信号電圧を発生する複数の受光素子と、前記行列の各列に１つ設けられる複数のＡＤ変換器とを備え、前記複数のＡＤ変換器のそれぞれは、複数の基準電圧を生成する基準電圧生成器１０と、対応する列の受光素子で発生した信号電圧の１つである対象信号電圧を、前記基準電圧生成器で生成された複数の基準電圧と一斉に比較する複数の比較器１１ａ〜１１ｃと、前記比較の結果を表すデジタル信号を生成し、外部へ出力するデジタル信号生成回路２３とを有する。【選択図】図２
2008278062.tif 000002
【特許請求の範囲】
【請求項１】
行列に配置され、受光した光の強度に応じた信号電圧を発生する複数の受光素子と、
前記行列の各列に１つ設けられる複数のＡＤ変換器と
を備え、
前記複数のＡＤ変換器のそれぞれは、
複数の基準電圧を生成する基準電圧生成器と、
対応する列の受光素子で発生した信号電圧の１つである対象信号電圧を、前記基準電圧生成器で生成された複数の基準電圧と一斉に比較する複数の比較器と、
前記比較の結果を表すデジタル信号を出力する出力回路と
を有する
ことを特徴とする固体撮像装置。
【請求項２】
前記ＡＤ変換器は、さらに、
前記比較の結果によって前記対象信号電圧を間に含むことが示され、かつ隣り合う２つの基準電圧を選択するセレクタを有し、
前記対象信号電圧を、前記セレクタで選択された２つの基準電圧の間に含まれる新たな複数の基準電圧と一斉に比較することにより、前記新たな複数の基準電圧との比較の結果を表す新たなデジタル信号を出力する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記基準電圧生成器は、外部から２つの電圧が印加されることにより、印加された電圧の間に含まれる複数の基準電圧を生成し、
前記ＡＤ変換器は、さらに、
前記セレクタで選択された基準電圧を保持し、保持された基準電圧を前記基準電圧生成器へ印加するサンプルホールド回路を有し、
前記基準電圧生成器は、前記サンプルホールド回路で保持された基準電圧が印加されることにより、前記印加された基準電圧の間に含まれる複数の基準電圧を前記新たな複数の基準電圧として生成する
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記ＡＤ変換器は、さらに、
前記セレクタで選択された基準電圧が印加されることにより、印加された基準電圧の間に含まれる複数の基準電圧を前記新たな複数の基準電圧として生成する、前記基準電圧生成器とは別の基準電圧生成器と、
前記対象信号電圧を、前記別の基準電圧生成器で生成された前記新たな基準電圧と一斉に比較する、前記複数の比較器とは別の複数の比較器と
を備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
複数の基準電圧を生成する基準電圧生成器と、
アナログ信号電圧を前記複数の基準電圧と一斉に比較する複数の比較器と、
前記比較の結果を表すデジタル信号を出力する出力回路と、
前記比較の結果によって前記アナログ信号電圧を間に含むことが示され、かつ隣り合う基準電圧を選択するセレクタと
を備え、
前記アナログ信号電圧を、前記セレクタで選択された基準電圧の間に含まれる新たな複数の基準電圧と一斉に比較することにより、前記新たな複数の基準電圧との比較の結果を表す新たなデジタル信号を出力する
ことを特徴とするＡＤ変換器。
【請求項６】
電子回路により実行されるＡＤ変換方法であって、
複数の基準電圧を生成する基準電圧生成ステップと、
アナログ信号電圧を前記複数の基準電圧と一斉に比較する比較ステップと、
前記比較の結果を表すデジタル信号を出力する第１出力ステップと、
前記比較の結果によって前記対象信号電圧を間に含むことが示され、かつ隣り合う基準電圧を選択する選択ステップと、
前記アナログ信号電圧を、前記セレクタで選択された基準電圧の間に含まれる新たな複数の基準電圧と一斉に比較することにより、前記新たな複数の基準電圧との比較の結果を表す新たなデジタル信号を出力する第２出力ステップと
を含むことを特徴とするＡＤ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、光電変換により得られる受光信号をデジタルで出力する技術に関する。
【背景技術】
【０００２】
近年、固体撮像装置における画素数の飛躍的な増加に伴い、固体撮像装置から信号を高速に読み出す要求が高まっている。
【０００３】
画素回路において光電変換の結果得られるアナログ信号を固体撮像装置から外部へ読み出し、外部のＡＤ（アナログデジタル）変換器によりデジタル信号を得る初期の構成では、固体撮像装置の内部的な浮遊容量などの原因で読み出し速度の向上に限界がある。
【０００４】
この対策として、画素回路から得られるアナログ信号を固体撮像装置内でデジタル信号に変換し、浮遊容量などの影響を抑えることで、信号出力の高速化を達成する技術が周知となっている（例えば、特許文献１を参照）。
【０００５】
図１０は、特許文献１に開示される固体撮像装置の主要部分の構成を示す模式図である。この固体撮像装置は、単位画素９２から得られる信号電圧を、積分型のＡＤ変換によってデジタル信号に変換する。この固体撮像装置の大まかな動作について説明する。
【０００６】
撮像部９１における単位画素９２は、光電変換によって得られた信号電圧を電圧比較部９３の入力端子の一方に印加する。参照信号生成部９５は、制御部９４から与えられるクロック信号ＣＫに同期して下降する階段状のランプ波ＲＡＭＰを、例えばＤＡ（デジタルアナログ）変換器を用いて生成し、電圧比較部９３の入力端子の他方に印加する。
【０００７】
カウンタ部９６は、ランプ波ＲＡＭＰの下降開始と同時にクロック信号ＣＫをカウントし始める。そして、電圧比較部９３からランプ波ＲＡＭＰのレベルと単位画素９２からの信号電圧とが一致したことを示す信号が与えられると、そのときのカウント値を、単位画素９２からの信号電圧を表すデジタル信号として出力する。
【特許文献１】特開２００５−３２３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術によれば、デジタル信号を高速に得ようとすれば、ランプ波ＲＡＭＰのレベルと単位画素９２からの信号電圧とが一致する時点を短時間に決定することが求められる。そのために、高速の（つまり高い周波数の）クロック信号ＣＫを用いて、ランプ波ＲＡＭＰを高速に掃引する必要がある。
【０００９】
例えば、１２ビットの分解能のデジタル出力を１０μｓ以内で得るためには、４１０ＭＨｚの周波数のクロック信号ＣＫを用いる必要がある。さらに１４ビットの分解能のデジタル出力を得るためには、１．６ＧＨｚの周波数のクロック信号ＣＫを用いる必要がある。
【００１０】
このような高速なクロックの下で安定して動作する回路を実現することは技術的に難度が高いため、従来の技術では、デジタル出力の分解能と出力速度とを両立する固体撮像装置の実用化は困難である。
【００１１】
本発明はこのような事情に鑑みてなされたものであり、高速の（つまり高い周波数の）クロックを用いる必要なしに、デジタル信号を高速に出力できる固体撮像装置、及びＡＤ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の固体撮像装置は、行列に配置され、受光した光の強度に応じた信号電圧を発生する複数の受光素子と、前記行列の各列に１つ設けられる複数のＡＤ変換器とを備え、前記複数のＡＤ変換器のそれぞれは、複数の基準電圧を生成する基準電圧生成器と、対応する列の受光素子で発生した信号電圧の１つである対象信号電圧を、前記基準電圧生成器で生成された複数の基準電圧と一斉に比較する複数の比較器と、前記比較の結果を表すデジタル信号を出力する出力回路とを有する。
【００１３】
この構成によれば、前記デジタル信号を得るための時間は、前記複数の比較器によって決定される。比較器の動作速度は一般に高速であり、かつ前記複数の比較器が、前記対象信号電圧を前記複数の基準電圧と一斉に比較するから、高速のクロックを用いる必要なしに、前記デジタル信号の高速出力が可能となる。
【００１４】
また、前記ＡＤ変換器は、さらに、前記比較の結果によって前記対象信号電圧を間に含むことが示され、かつ隣り合う基準電圧を選択するセレクタを有し、前記対象信号電圧を、前記セレクタで選択された基準電圧の間に含まれる新たな複数の基準電圧と一斉に比較することにより、前記新たな複数の基準電圧との比較の結果を表す新たなデジタル信号を出力してもよい。
【００１５】
この構成によれば、比較範囲を段階的に絞り込みながら新たなデジタル信号を出力できるので、高い分解能の（より多数のビットで表された）デジタル信号を高速に得ることができる。
【００１６】
また、前記基準電圧生成器は、外部から２つの電圧が印加されることにより、印加された電圧の間に含まれる複数の基準電圧を生成し、前記ＡＤ変換器は、さらに、前記セレクタで選択された基準電圧を保持し、保持された基準電圧を前記基準電圧生成器へ印加するサンプルホールド回路を有し、前記基準電圧生成器は、前記サンプルホールド回路で保持された基準電圧が印加されることにより、前記印加された基準電圧の間に含まれる複数の基準電圧を前記新たな複数の基準電圧として生成してもよい。
【００１７】
この構成によれば、前記基準電圧生成器と前記複数の比較器とを繰り返して用いる逐次処理によって、比較範囲を段階的に絞り込みながら新たなデジタル信号を出力できるので、高い分解能のデジタル信号を小規模な回路で得ることができる。
【００１８】
また、前記ＡＤ変換器は、さらに、前記セレクタで選択された基準電圧が印加されることにより、印加された基準電圧の間に含まれる複数の基準電圧を前記新たな複数の基準電圧として生成する、前記基準電圧生成器とは別の基準電圧生成器と、前記対象信号電圧を、前記別の基準電圧生成器で生成された前記新たな基準電圧と一斉に比較する、前記複数の比較器とは別の複数の比較器とを備えてもよい。
【００１９】
この構成によれば、１つの比較範囲について１つの基準電圧生成器と複数の比較器とを用いる多段処理によって、比較範囲を段階的に絞り込みながら新たなデジタル信号を出力できるので、高い分解能のデジタル信号を回路全体の伝播遅延時間程度のごく短時間のうちに得ることができる。
【００２０】
また、本発明は、固体撮像装置として実現できるだけでなく、ＡＤ変換器、及びＡＤ変換方法として実現することもできる。
【発明の効果】
【００２１】
本発明によれば、光電変換の結果をデジタル信号で出力する固体撮像装置において、光電変換によって得られるアナログ信号を複数の基準電圧と一斉に比較することにより、出力されるべきデジタル信号を得るので、高速のクロックを用いる必要なしに、デジタル信号を高速に出力することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２３】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置について、図１〜図４を参照しながら説明する。
【００２４】
図１は、第１の実施形態における固体撮像装置の機能的な構成の一例を示すブロック図である。
【００２５】
図１に示される固体撮像装置は、受光素子による光電変換の結果であるアナログ信号をＡＤ変換し、ＡＤ変換の結果を表すデジタル信号を出力する固体撮像装置であり、画素部１、保持部２、ＡＤ変換部３、共通信号線４、タイミング発生器５、及び外部出力線６から構成される。
【００２６】
画素部１は、ｎ行ｍ列の行列に配置され、受光した光の強度に応じた信号電圧を発生する複数の受光素子を有している。
【００２７】
保持部２は、列ごとにサンプルホールド回路を有している。各サンプルホールド回路は、同じ列の各受光素子の出力に共通に接続され、受光素子で発生した信号電圧の１つをＡＤ変換されるべき対象信号電圧として保持する。
【００２８】
ＡＤ変換部３は、列ごとにＡＤ変換器を有している。各ＡＤ変換器は、同じ列のサンプルホールド回路に保持されている対象信号電圧をデジタル信号に変換する。このＡＤ変換器の詳細については、後述する。
【００２９】
タイミング発生器５は、各ＡＤ変換器に対し変換結果であるデジタル信号を共通信号線４に出力するタイミングを指示する。
【００３０】
共通信号線４は、各ＡＤ変換器に共通に接続され、タイミング発生器５からの指示に応じてＡＤ変換器から出力されたデジタル信号を伝送する。
【００３１】
外部出力線６は、共通信号線４で伝送されたデジタル信号を外部に出力する。
図２は、ＡＤ変換部３に含まれる１つのＡＤ変換器の主要部分について機能的な構成の一例を示すブロック図である。このＡＤ変換器の主要部分について、図２を参照して説明した後、さらに図３及び図４を参照して補足する。
【００３２】
このＡＤ変換器は、基本的には、対象信号電圧を複数の基準電圧と一斉に比較することによって対象信号電圧に対応するデジタル信号を得る、いわゆるフラッシュ型のＡＤ変換器の構成を有している。また、比較の結果に応じて後続する比較のための電圧範囲を設定し、設定された電圧範囲に含まれる新たな複数の基準電圧による比較を続行するための構成を有している。
【００３３】
抵抗１０ａ〜抵抗１０ｄは直列に接続され、基準電圧生成器１０としての分圧回路を構成する。この基準電圧生成器１０の両端に、サンプルホールドアンプ１６ａ、サンプルホールドアンプ１６ｂを介して比較範囲の両端の電圧が印加されることにより、印加される電圧も含めて、点Ａから点Ｅまで順に減少する５つの基準電圧が生成される。
【００３４】
比較器１１ａ〜比較器１１ｃは、入力端子の一方がそれぞれ基準電圧生成器１０の点Ｂ、点Ｃ、点Ｄに接続され、入力端子の他方が端子１３に接続される。端子１３には、保持部２（図１を参照）の１つのサンプルホールド回路で保持されている対象信号電圧が印加される。比較器１１ａ〜比較器１１ｃは、それぞれ比較結果信号１２ａ〜１２ｃを出力する。
【００３５】
デジタル信号生成回路２３は、比較結果信号１２ａ〜比較結果信号１２ｃから、比較の結果を２進数で表すデジタル信号を生成し、内部のラッチ回路に保持する。デジタル信号生成回路２３は、保持されたデジタル信号を共通信号線４へ出力する。
【００３６】
選択信号生成回路１８は、比較結果信号１２ａ〜１２ｃに応じて選択信号１９を生成し、セレクタ１４ａ、セレクタ１４ｂへ出力する。
【００３７】
セレクタ１４ａは、端子１７ａ、点Ｂ、点Ｃ、点Ｄのうち、選択信号１９に応じた１つと、スイッチ１５ａの一端とを接続する。
【００３８】
セレクタ１４ｂは、点Ｂ、点Ｃ、点Ｄ、端子１７ｂのうち、選択信号１９に応じた１つと、スイッチ１５ｂの一端とを接続する。
【００３９】
スイッチ１５ａは、図示しない制御信号によってオン及びオフされ、セレクタ１４ａを介して接続された点の電圧をサンプルホールドアンプ１６ａの入力端子に印加する。
【００４０】
スイッチ１５ｂは、図示しない制御信号によってオン及びオフされ、セレクタ１４ｂを介して接続された点の電圧をサンプルホールドアンプ１６ｂの入力端子に印加する。
【００４１】
サンプルホールドアンプ１６ａ、サンプルホールドアンプ１６ｂは、高い入力インピーダンスのために、入力側の浮遊容量等の微小な容量を用いて、それぞれスイッチ１５ａ、スイッチ１５ｂを介して印加された電圧を、スイッチ１５ａ、スイッチ１５ｂがオフされた後も保持する。サンプルホールドアンプ１６ａ、サンプルホールドアンプ１６ｂは、保持した電圧を基準電圧生成器１０の両端（点Ａ及び点Ｅ）に印加する。
【００４２】
図３は、選択信号生成回路１８及び選択信号１９の詳細な構成の一例を示す図である。図２と同一の構成要素には、同一の符号を付して説明を省略する。また、図３では、図２に示される回路の一部が省略される。
【００４３】
排他的論理和回路（以下ＸＯＲ回路）１８ａは、固定された論理値０と比較結果信号１２ａとの排他的論理和（以下ＸＯＲ）を表す選択信号１９ａを出力する。選択信号１９ａは、論理値１により、端子１３に印加されている対象信号電圧が、抵抗１０ａの両端の電圧の間にあることを示す。
【００４４】
ＸＯＲ回路１８ｂは、比較結果信号１２ａと比較結果信号１２ｂとのＸＯＲを表す選択信号１９ｂを出力する。選択信号１９ｂは、論理値１により、端子１３に印加されている対象信号電圧が、抵抗１０ｂの両端の電圧の間にあることを示す。
【００４５】
ＸＯＲ回路１８ｃは、比較結果信号１２ｂと比較結果信号１２ｃとのＸＯＲを表す選択信号１９ｃを出力する。選択信号１９ｃは、論理値１により、端子１３に印加されている対象信号電圧が、抵抗１０ｃの両端の電圧の間にあることを示す。
【００４６】
ＸＯＲ回路１８ｄは、比較結果信号１２ｃと固定された論理値１とのＸＯＲを表す選択信号１９ｄを出力する。選択信号１９ｄは、論理値１により、端子１３に印加されている対象信号電圧が、抵抗１０ｄの両端の電圧の間にあることを示す。
【００４７】
なお、選択信号１９ａ〜選択信号１９ｄの何れか１つが論理値１となり、他は論理値０となることに注意する。
【００４８】
選択信号１９ａが論理値１のとき、セレクタ１４ａ、セレクタ１４ｂは、それぞれ右側の４つの端子のうちの最上段の１つと左側の１つの端子とを接続する。
【００４９】
選択信号１９ｂが論理値１のとき、セレクタ１４ａ、セレクタ１４ｂは、それぞれ右側の４つの端子のうちの上から２つ目と左側の１つの端子とを接続する。
【００５０】
選択信号１９ｃが論理値１のとき、セレクタ１４ａ、セレクタ１４ｂは、それぞれ右側の４つの端子のうちの上から３つ目と左側の１つの端子とを接続する。
【００５１】
選択信号１９ｄが論理値１のとき、セレクタ１４ａ、セレクタ１４ｂは、それぞれ右側の４つの端子のうちの最下段の１つと左側の１つの端子とを接続する。
【００５２】
図４は、比較結果信号１２ａ〜比較結果信号１２ｃから、比較の結果を２進数で表すデジタル信号を生成するデジタル信号生成回路２３の詳細な構成の一例を示す図である。図２と同一の構成要素には、同一の符号を付して説明を省略する。また、図４では、図２に示される回路の一部が省略される。
【００５３】
ラッチ回路２１ａは、比較結果信号１２ｂをラッチする。
セレクタ２２は、比較結果信号１２ｂが論理値１のとき比較器１１ａの出力端子とラッチ回路２１ｂの入力端子とを接続する。その結果、ラッチ回路２１ｂは、比較結果信号１２ａをラッチする。
【００５４】
セレクタ２２は、比較結果信号１２ｂが論理値０のとき比較器１１ｃの出力端子とラッチ回路２１ｂの入力端子とを接続する。その結果、ラッチ回路２１ｂは、比較結果信号１２ｃをラッチする。
【００５５】
図５は、ＡＤ変換器の動作の一例を示すタイミングチャートである。
図５に示されるタイミングチャートにおいて、横軸は時間を表し、ＡＤ変換器の動作に係る主要な信号のタイミングを表している。
【００５６】
以下、ＡＤ変換部３におけるＡＤ変換器の詳細な動作を、図５及び再び図２、図４を参照しながら、具体的な例を用いて説明する。なお、ここで説明する各々の動作は、図示しない外部の制御回路（シーケンサ）からの制御下で連携されるものとする。
【００５７】
この例では、フルスケールの両端電圧（最初の比較範囲として端子１７ａ及び端子１７ｂに印加される電圧）が１Ｖ及び０Ｖ、端子１３に印加される対象信号電圧が０．６１Ｖであるとする。
【００５８】
最初の比較動作が、次のようにして行われる。
外部から端子１７ａに１Ｖが印加され、端子１７ｂに０Ｖが印加される。
【００５９】
セレクタ１４ａを最上段の位置に切り替え、セレクタ１４ｂを最下段の位置に切り替える。このようなセレクタ１４ａ、セレクタ１４ｂの切り替えは、初回においてのみ、フルスケールの両端電圧を設定するために、選択信号１９とは無関係に強制的に行われる。
【００６０】
スイッチ１５ａ、スイッチ１５ｂをオンした後、オフにすることにより、サンプルホールドアンプ１６ａは１Ｖの電圧を保持し、サンプルホールドアンプ１６ｂは０Ｖの電圧を保持する。その結果、サンプルホールドアンプ１６ａは点Ａに１Ｖを印加し、サンプルホールドアンプ１６ｂは点Ｅに０Ｖを印加する。
【００６１】
抵抗１０ａ〜抵抗１０ｄの抵抗値が全て等しいとすると、点Ｂには０．７５Ｖ、点Ｃには０．５Ｖ、点Ｄには０．２５Ｖの基準電圧が生成される。ここで、これらの電圧に加えて、点Ａにおいて得られる１Ｖ、点Ｅにおいて得られる０Ｖもまた、基準電圧生成器１０によって生成される基準電圧であるとしてもよい。
【００６２】
比較器１１ａ〜比較器１１ｃは比較を実行し、比較結果信号１２ａは“０”、比較結果信号１２ｂは“１”、比較結果信号１２ｃは“１”となる。これらの比較結果信号１２ａ〜比較結果信号１２ｃは、隣り合う基準電圧である点Ｂの電圧０．７５Ｖと点Ｃの電圧０．５Ｖとの間に対象信号電圧が含まれることを示している。
【００６３】
ラッチ回路２１ａは、比較結果信号１２ｂの“１”を保持する。セレクタ２２は、比較結果信号１２ｂが“１”であるため、上段の位置に切り替わり、ラッチ回路２１ｂは、比較結果信号１２ａの“０”を保持する。その結果、デジタル信号“１０”が出力される。
【００６４】
ＸＯＲ回路１８ａ〜ＸＯＲ回路１８ｄからの選択信号１９ａ〜選択信号１９ｄは、それぞれ“０”、“１”、“０”、“０”であるため、セレクタ１４ａ、セレクタ１４ｂは、何れも２段目の位置に切り替わる。その結果、セレクタ１４ａは点Ｂの電圧０．７５Ｖをスイッチ１５ａへ出力し、セレクタ１４ｂは点Ｃの電圧０．５Ｖをスイッチ１５ｂへ出力する。
【００６５】
後続する比較動作が、次のようにして行われる。
スイッチ１５ａ、スイッチ１５ｂを再びオンした後、オフにする。これにより、サンプルホールドアンプ１６ａは点Ａに０．７５Ｖを印加し、サンプルホールドアンプ１６ｂは点Ｅに０．５Ｖを印加する。基準電圧生成器１０は、点Ｂには０．６８７２Ｖ、点Ｃには０．６２５Ｖ、点Ｄには０．５６２５Ｖの新たな基準電圧を生成する。ここで、これらの電圧に加えて、点Ａにおいて得られる電圧０．７５Ｖ、点Ｅにおいて得られる電圧０．５Ｖもまた、基準電圧生成器１０によって生成される新たな基準電圧であるとしてもよい。
【００６６】
比較器１１ａ〜比較器１１ｃは再び比較を実行し、比較結果信号１２ａは“０”、比較結果信号１２ｂは“０”、比較結果信号１２ｃは“１”となる。これらの比較結果信号１２ａ〜比較結果信号１２ｃは、隣り合う新たな基準電圧である点Ｃの電圧０．６２５Ｖと点Ｄの電圧０．５６２５Ｖとの間に対象信号電圧が含まれることを示している。
【００６７】
ラッチ回路２１ａは、比較結果信号１２ｂの“０”を保持する。セレクタ２２は、比較結果信号１２ｂが“０”であるため、下段の位置に切り替わり、ラッチ回路２１ｂは、比較結果信号１２ａの“１”を保持する。その結果、デジタル信号“０１”が出力される。
【００６８】
このように、絞り込まれた比較範囲について２回目の比較動作が行われることで、デジタル信号“１００１”が得られる。
【００６９】
ＸＯＲ回路１８ａ〜ＸＯＲ回路１８ｄからの選択信号１９ａ〜選択信号１９ｄは、それぞれ“０”、“０”、“１”、“０”であるため、セレクタ１４ａ、セレクタ１４ｂは、何れも上から３番目の位置に切り替わる。その結果、セレクタ１４ａは点Ｃの電圧０．６２５Ｖをスイッチ１５ａへ出力し、セレクタ１４ｂは点Ｄの電圧０．５６２５Ｖをスイッチ１５ｂへ出力する。
【００７０】
さらに後続する比較を同様にして続行することで、より多数のビットで表された高い分解能のデジタル信号が得られる。
【００７１】
図２から図４に示した回路では、１つの比較範囲における比較によって２ビットのデジタル信号が得られるから、比較範囲を絞り込みながら６つの比較範囲における（言い換えれば６段階の）比較を行うことによって１２ビットのデジタル信号が得られ、比較回数を増せばさらに高い分解能のデジタル出力が得られる。
【００７２】
また、比較器、ＸＯＲ回路、抵抗、スイッチ、ラッチ回路の個数を増やすなどして、１つの比較範囲における比較で３ビットのデジタル信号が得られる構成では、４段階の比較で１２ビットのデジタル出力が得られ、さらに１つの比較範囲について４ビットのデジタル信号が得られる構成では、３段階の比較で１２ビットのデジタル出力が得られる。
【００７３】
なお、本実施形態では４ビットの変換を３回繰り返して１２ビットのデジタル出力を得るとしたが、４ビットの変換器や３回の繰り返しはこれに限ることではない。本願発明の基本的な構成を変えることなしに、さらにビット数が多い変換器や多数の繰り返しにより、より多くのビットで表されたデジタル出力を得ることももちろん可能である。
【００７４】
（第２の実施形態）
本発明の第２の実施形態に係る固体撮像装置について図６、図７を参照しながら説明する。
【００７５】
図６は、第２の実施形態における固体撮像装置の機能的な構成の一例を示すブロック図である。
【００７６】
図６に示される固体撮像装置は、第１の実施形態の固体撮像装置（図１を参照）のＡＤ変換部３を、ＡＤ変換部３０に置き換えてなる。ＡＤ変換部３ではＡＤ変換器が各列に設けられるのに対し、ＡＤ変換部３０ではＡＤ変換器が複数列（図６の例では３列）について１つ設けられる点が異なる。
【００７７】
図７は、ＡＤ変換部３０における１つのＡＤ変換器の主要部分について機能的な構成の一例を示すブロック図である。図７では、セレクタ１４ａ、セレクタ１４ｂの接続先を切り替えるための回路の記載が省略される。
【００７８】
図７に示されるＡＤ変換器は、ＡＤ変換部３におけるＡＤ変換器（図２を参照）と比べて、端子１３ａ、端子１３ｂ、端子１３ｃを有し、保持部２の３つのサンプルホールド回路（図１を参照）で保持されている対象信号電圧が端子１３ａ、端子１３ｂ、端子１３ｃのそれぞれに印加されること、及び端子１３ａ、端子１３ｂ、端子１３ｃに印加される対象信号電圧の１つを選択するセレクタ３１を有することが異なる。
【００７９】
以下、ＡＤ変換部３０におけるＡＤ変換器の詳細な動作を、具体的な例を挙げて説明する。なお、ここで説明する各々の動作は、第１の実施形態の説明と同様、図示しない外部の制御回路（シーケンサ）からの制御下で連携されるものとする。
【００８０】
画素部１における異なる３列の受光素子からの信号電圧が保持部２における３つのサンプルホールド回路で保持され、端子１３ａ、端子１３ｂ、端子１３ｃに印加される。
【００８１】
まず、セレクタ３１を端子１３ａに接続し、第１の実施形態で説明した動作と同じ動作をこのＡＤ変換器で行うことにより、端子１３ａに印加された対象信号電圧についてデジタル信号を得る。
【００８２】
次に、セレクタ３１を端子１３ｂに接続し、第１の実施形態で説明した動作と同じ動作をこのＡＤ変換器で行うことにより、端子１３ｂに印加された対象信号電圧についてデジタル信号を得る。
【００８３】
さらに、セレクタ３１を端子１３ｃに接続し、第１の実施形態で説明した動作と同じ動作をこのＡＤ変換器で行うことにより、端子１３ｃに印加された対象信号電圧についてデジタル信号を得る。
【００８４】
この構成によれば、複数の列で１つのＡＤ変換器を兼用するので、兼用する複数の列の幅を持つ領域に１つのＡＤ変換器を配置することができる。そのため、列幅が狭い場合でもＡＤ変換器を配置できる可能性が高まる。
【００８５】
（第３の実施形態）
本発明の第３の実施形態に係る固体撮像装置について図８、図９を参照しながら説明する。
【００８６】
図８は、第３の実施形態における固体撮像装置の機能的な構成の一例を示すブロック図である。
【００８７】
図８に示される固体撮像装置は、第２の実施形態の固体撮像装置（図６を参照）のＡＤ変換部３０を、ＡＤ変換部４０に置き換えてなる。
【００８８】
前述したＡＤ変換部３０におけるＡＤ変換器（図７を参照）では、抵抗１０ａ〜抵抗１０ｄから構成される基準電圧生成器１０と、比較器１１ａ〜比較器１１ｃとを繰り返して用いる逐次処理によって、高い分解能のデジタル信号を得る。
【００８９】
これに対し、ＡＤ変換部４０におけるＡＤ変換器は、１つの比較範囲についての処理を１段とし、段ごとに１つの基準電圧生成器と複数の比較器とが設けられ、各段の基準電圧生成器と比較器とを用いる多段処理によって高い分解能のデジタル信号を得る。
【００９０】
図９は、ＡＤ変換部４０における１つのＡＤ変換器の主要部分について機能的な構成の一例を示すブロック図である。
【００９１】
このＡＤ変換器は、第１の実施形態のＡＤ変換器、及び第２の実施形態のＡＤ変換器と同じ構成を、１つの比較範囲に関する処理単位である段ごとに有している（図９の第１段比較器、第２段比較器、第３段比較器）。
【００９２】
第１段比較器は、基準電圧生成器（抵抗群）５０、比較器群５１、選択信号生成回路（ＸＯＲ回路群）５２、セレクタ５３ａ、セレクタ５３ｂ、スイッチ５４、サンプルホールドアンプ５５、及びデジタル信号生成回路５６を有している。
【００９３】
第２段比較器は、基準電圧生成器（抵抗群）６０、比較器群６１、選択信号生成回路（ＸＯＲ回路群）６２、セレクタ６３ａ、セレクタ６３ｂ、スイッチ６４、サンプルホールドアンプ６５、及びデジタル信号生成回路６６を有している。
【００９４】
第３段比較器は、基準電圧生成器（抵抗群）７０、比較器群７１、及びデジタル信号生成回路７６を有している。
【００９５】
第１段比較器におけるセレクタ５３ａ及びセレクタ５３ｂで選択された電圧は、それぞれサンプルホールドアンプ５５を介して、第２段比較器における基準電圧生成器６０の両端の点Ｆ及び点Ｊへ印加される。
【００９６】
第２段比較器におけるセレクタ６３ａ及びセレクタ６３ｂで選択された電圧は、それぞれサンプルホールドアンプ６５を介して、第３段比較器における基準電圧生成器７０の両端の点Ｋ及び点Ｏへ印加される。
【００９７】
セレクタ８１は、保持部２の３つのサンプルホールド回路（図１を参照）で保持されている対象信号電圧の１つを選択する。
【００９８】
端子８２、端子８３は、フルスケール（最初の比較範囲）の両端電圧を外部から印加するための端子である。
【００９９】
第１段比較器、及び第２段比較器は、後続する比較処理における比較範囲として選択された電圧を、自分自身の基準電圧生成器へ印加する代わりに、後続する段の基準電圧生成器へ印加する点を除いて、第１の実施形態のＡＤ変換器、及び第２の実施形態のＡＤ変換器と同様の動作をする。
【０１００】
以下、ＡＤ変換部４０におけるＡＤ変換器の詳細な動作を、具体的な例を挙げて説明する。なお、ここで説明する各々の動作は、第１の実施形態の説明と同様、図示しない外部の制御回路（シーケンサ）からの制御下で連携されるものとする。
【０１０１】
この例では、フルスケールの両端電圧（最初の比較範囲として端子８２及び端子８３に印加される電圧）が１Ｖ及び０Ｖ、セレクタ８１で選択される対象信号電圧が０．６１Ｖであるとする。
【０１０２】
第１段比較器における比較動作が、次のようにして行われる。
外部から端子８２に１Ｖが印加され、端子８３に０Ｖが印加される。
【０１０３】
セレクタ５３ａを最上段の位置に切り替え、セレクタ５３ｂを最下段の位置に切り替える。このようなセレクタ５３ａ、セレクタ５３ｂの切り替えは、初回においてのみ、フルスケールの両端電圧を設定するために、選択信号生成回路５２からの選択信号とは無関係に強制的に行われる。
【０１０４】
スイッチ５４は、最初はオフである。
比較器群５１による比較処理の結果、第１の実施形態と同様に、デジタル信号生成回路５６におけるラッチ回路に、デジタル信号“１０”がラッチされる。また、選択信号生成回路５２からの選択信号に従って、セレクタ５３ａ、セレクタ５３ｂはそれぞれ点Ｂの０．６５Ｖ、点Ｃの０．５Ｖを選択する。
【０１０５】
第２段比較器における比較動作が、次のようにして行われる。
スイッチ５４を一旦オンし、その後オフにすると、サンプルホールドアンプ５５を介して、第２段比較器の基準電圧生成器６０の点Ｆに０．６５Ｖが印加され、点Ｊに０．５Ｖが印加される。これにより、基準電圧生成器６０は、点Ｇに電圧０．６８７２Ｖ、点Ｈに０．６２５Ｖ、点Ｉに０．５６２５Ｖの新たな基準電圧を生成する。
【０１０６】
比較器群６１は、０．６１Ｖの対象信号電圧と、基準電圧生成器６０の点Ｇ、点Ｈ、点Ｉの電圧比較を一斉に行う。この時、スイッチ６４は、オフとしておく。
【０１０７】
比較器群６１による比較処理の結果、第１の実施形態と同様に、デジタル信号生成回路６６におけるラッチ回路に、デジタル信号“０１”がラッチされる。また、選択信号生成回路６２からの選択信号に従って、セレクタ６３ａ、セレクタ６３ｂはそれぞれ点Ｈの０．６２５Ｖ、点Ｉの０．５６２５Ｖを選択する。
【０１０８】
第３段比較器における比較動作が、次のようにして行われる。
スイッチ６４を一旦オンし、その後オフにすると、基準電圧生成器７０の点Ｋに０．６２５Ｖが印加され、点Ｏに０．５６２５Ｖが印加される。これにより、基準電圧生成器７０は、点Ｌに０．６０９３７５Ｖ、点Ｍに０．５９３７５Ｖ、点Ｎに０．５７８１２５Ｖの新たな基準電圧を生成する。
【０１０９】
比較器群７１は、０．６１Ｖの対象信号電圧と、基準電圧生成器７０の点Ｌ、点Ｍ、点Ｎの電圧比較を一斉に行う。比較器群７１に含まれる比較器の出力はすべて“１”となるため、デジタル信号生成回路７６におけるラッチ回路に、デジタル信号“１１”がラッチされる。
【０１１０】
以上のＡＤ変換動作の結果として、デジタル信号生成回路５６、デジタル信号生成回路６６、及びデジタル信号生成回路７６にラッチされた値“１００１１１”のデジタル信号が得られる。
【０１１１】
この構成によれば、端子８２、端子８３にフルスケールの両端の電圧を設定した後、スイッチ５４をオン、オフし、スイッチ６４をオン、オフすることで、高い分解能のデジタル信号を高速かつ容易に得ることができる。
【０１１２】
なお、スイッチ５４、スイッチ６４の制御は、各段の比較動作を同期させるために有効であるが、このＡＤ変換器において必須ではない。例えば、スイッチ５４、スイッチ６４を常にオンしておくことにより、このＡＤ変換器の各段を非同期に動作させ、その結果として回路全体の伝播遅延時間程度のごく短時間のうちに高い分解能のデジタル信号を得る変形も考えられる。
【産業上の利用可能性】
【０１１３】
本発明に係る固体撮像装置は、光電変換によって得た信号電圧をデジタル信号で出力する固体撮像装置に広く適用でき、製品としては、デジタルスチルカメラ、デジタルビデオカメラ、携帯端末用カメラ、車載用カメラ、街頭カメラ、防犯用カメラ、医療用カメラなど、多岐にわたる応用が可能である。
【０１１４】
短時間で高精度なデジタル出力を得ることが可能であるため有用である。
【図面の簡単な説明】
【０１１５】
【図１】第１の実施形態に係る固体撮像装置の機能的な構成の一例を示すブロック図
【図２】ＡＤ変換器の主要部分について機能的な構成の一例を示すブロック図
【図３】選択信号生成回路及び選択信号の詳細な構成の一例を示す図
【図４】デジタル信号生成回路の詳細な構成の一例を示す図
【図５】ＡＤ変換器の動作の一例を示すタイミングチャート
【図６】第２の実施形態に係る固体撮像装置の機能的な構成の一例を示すブロック図
【図７】ＡＤ変換器の主要部分について機能的な構成を示すブロック図
【図８】第３の実施形態における固体撮像装置の機能的な構成の一例を示すブロック図
【図９】ＡＤ変換器の主要部分について機能的な構成の一例を示すブロック図
【図１０】従来の固体撮像装置の主要部分の構成を示す模式図
【符号の説明】
【０１１６】
１    画素部
２    保持部
３    ＡＤ変換部
４    共通信号線
５    タイミング発生器
６    外部出力線
１０    基準電圧生成器
１０ａ〜１０ｄ  抵抗
１１ａ〜１１ｃ  比較器
１２、１２ａ〜１２ｃ  比較結果信号
１３、１３ａ〜１３ｃ  端子
１４ａ、１４ｂ  セレクタ
１５ａ、１５ｂ  スイッチ
１６ａ、１６ｂ  サンプルホールドアンプ
１７ａ、１７ｂ  端子
１８    選択信号生成回路
１８ａ〜１８ｄ  ＸＯＲ回路
１９、１９ａ〜１９ｄ  選択信号
２１ａ、２１ｂ  ラッチ回路
２２    セレクタ
２３    デジタル信号生成回路
３０    ＡＤ変換部
３１    セレクタ
４０    ＡＤ変換部
５１、６１、７１  比較器群
５２、６２  選択信号生成回路
５３ａ、５３ｂ、６３ａ、６３ｂ  セレクタ
５４、６４  スイッチ
５５、６５  サンプルホールドアンプ
５６、６６、７６  デジタル信号生成回路
５０、６０、７０  基準電圧生成器
８１    セレクタ
８２、８３  端子
９１    撮像部
９２    単位画素
９３    電圧比較部
９４    制御部
９５    参照信号生成部
９６    カウンタ部
【図１】
2008278062.tif 000003
【図２】
2008278062.tif 000004
【図３】
2008278062.tif 000005
【図４】
2008278062.tif 000006
【図５】
2008278062.tif 000007
【図６】
2008278062.tif 000008
【図７】
2008278062.tif 000009
【図８】
2008278062.tif 000010
【図９】
2008278062.tif 000011
【図１０】
2008278062.tif 000012