(57)【要約】【課題】暗時でＳ／Ｎが悪化する高ゲイン時に有効な１／ｆノイズ対策を行うことができ、良質な暗時画像を得る。【解決手段】制御回路１０５がアナログゲインの設定に応じて電流値変更用デコ−ダ１３０及び比較器電流発生回路１４０を制御し、各比較器１０２の電流変調を行うことにより、ゲイン設定と比較器の電流値にシステム上の相関を持たせる。また、制御回路１０５がアナログゲインの設定に応じてトランジスタＭ１７を制御し、各比較器１０２の電流変調を行うことにより、ゲイン設定と比較器の電流値にシステム上の相関を持たせる（すなわち、ゲイン設定が高いときに比較器の電流量を増加する）。これにより、高ゲイン時（暗時でＳ／Ｎが悪化するとき）の１／ｆノイズ対策を行う。【選択図】図１
2008187565.tif 000002
【特許請求の範囲】
【請求項１】
入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、
前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を画像出力レベルに応じて増減させる制御回路を有する、
ことを特徴とする固体撮像装置。
【請求項２】
前記比較器において増減される電流量は、ダイナミックレンジを保証されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記画像出力レベルが小さいときに前記比較器の電流量を増加させることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記比較器の電流量の増減を各比較器毎に設けられる電流源トランジスタのサイズを変更して行うことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記比較器の電流量の増減を各比較器で共用する電流発生回路の設定値を変更して行うことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、
前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を参照電圧によるゲイン設定に応じて増減させる制御回路を有する、
ことを特徴とする固体撮像装置。
【請求項７】
前記比較器において増減される電流量は、ダイナミックレンジを保証されていることを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記ゲイン設定が高いときに前記比較器の電流量を増加させることを特徴とする請求項７記載の固体撮像装置。
【請求項９】
前記比較器の電流源トランジスタが飽和領域で動作していることを特徴とする請求項６記載の固体撮像装置。
【請求項１０】
前記比較器の電流量の増減を各比較器で共用する電流生成回路の設定値を変更して行うことを特徴とする請求項６記載の固体撮像装置。
【請求項１１】
前記比較器の電流量の増減を各比較器毎に設けられる電流源トランジスタのサイズを変更して行うことを特徴とする請求項６記載の固体撮像装置。
【請求項１２】
固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
前記固体撮像装置は、
入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、
前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を画像出力レベルに応じて増減させる制御回路を有する、
ことを特徴とする撮像装置。
【請求項１３】
前記比較器において増減される電流量は、ダイナミックレンジを保証されていることを特徴とする請求項１２記載の撮像装置。
【請求項１４】
前記画像出力レベルが小さいときに前記比較器の電流量を増加させることを特徴とする請求項１３記載の撮像装置。
【請求項１５】
前記比較器の電流量の増減を各比較器毎に設けられる電流源トランジスタのサイズを変更して行うことを特徴とする請求項１２記載の撮像装置。
【請求項１６】
前記比較器の電流量の増減を各比較器で共用する電流発生回路の設定値を変更して行うことを特徴とする請求項１２記載の撮像装置。
【請求項１７】
固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
前記固体撮像装置は、
入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、
前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を参照電圧によるゲイン設定に応じて増減させる制御回路を有する、
ことを特徴とする撮像装置。
【請求項１８】
前記比較器において増減される電流量は、ダイナミックレンジを保証されていることを特徴とする請求項１７記載の撮像装置。
【請求項１９】
前記ゲイン設定が高いときに前記比較器の電流量を増加させることを特徴とする請求項１８記載の撮像装置。
【請求項２０】
前記比較器の電流源トランジスタが飽和領域で動作していることを特徴とする請求項１７記載の撮像装置。
【請求項２１】
前記比較器の電流量の増減を各比較器で共用する電流生成回路の設定値を変更して行うことを特徴とする請求項１７記載の撮像装置。
【請求項２２】
前記比較器の電流量の増減を各比較器毎に設けられる電流源トランジスタのサイズを変更して行うことを特徴とする請求項１７記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサ等の固体撮像装置、及び固体撮像装置を用いた撮像装置に関する。
【背景技術】
【０００２】
従来の固体撮像装置として、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳイメージセンサが提供されている。
このＣＭＯＳイメージセンサは、ＣＭＯＳプロセスに付随した微細化技術により、画素毎に増幅機能を持つアクティブ型の構造が容易に作ることができ、また画素が行列状に２次元配置されてなる画素アレイ部の駆動回路や信号処理回路を、当該画素アレイ部と同一チップ上に集積できるという特長を持っている。また、ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサと比較して高速に駆動できるメリットを有している。
このため近年では、ＣＭＯＳイメージセンサに関してより多くの研究開発がなされている。例えば、高速化を目指して、アナログーデジタル変換器（ＡＤ−Ｃｏｎｖｅｒｔｅｒ）を搭載したＣＭＯＳイメージセンサが開発されている。特に、この中でも撮像イメージをライン毎にＡＤ変換する、カラムＡＤＣ方式が注目を浴びている（例えば特許文献１参照）。
【０００３】
次に、カラムＡＤＣ方式ＣＭＯＳイメージセンサについて説明する。
図５は従来のカラムＡＤＣ方式ＣＭＯＳイメージセンサの構成例を示すブロック図である。
図５において、画素アレイ部１１には、単位画素１０１が２次元配列で接続されており、行走査回路１８によって単位画素１０１が制御され、各単位画素１０１で生成された画素信号が各列毎に設けた垂直信号線Ｖｘ（列線Ｖ０、Ｖ１…）より、カラム部１２に出力される。単位画素１０１には、光電変換を行うフォトダイオードと、このフォトダイオードが生成した信号電荷を読み出す転送トランジスタと、この読み出された信号電荷を画素信号に変換するアンプトランジスタと、信号電荷をリセットするリセットトランジスタ等が設けられている。
【０００４】
また、カラム部１２は、画素アレイ部１１の各列に対応して比較器１０２及びＵＤカウンタ１０３よりなるＡ／Ｄ変換器が設けられている。そして、比較器１０２では参照信号生成部１０４から供給される参照信号と画素信号とを比較し、この比較結果をＵＤカウンタ１０３に出力する。
また、ＵＤカウンタ１０３は制御回路１０５及び列走査回路１９の制御に基づいて比較器１０２からの出力をカウントし、そのカウント値を水平出力線１６を通して出力アンプ１７に出力する。
【０００５】
また、図６は図５に示すイメージセンサの動作例を示すタイミングチャートである。以下、図５に示す従来例の動作シーケンスについて説明する。
この従来例では、任意の行Ｈｘの単位画素から列線Ｖｘへの１回目の読み出しが安定した後、参照信号生成部１０４により参照電圧を時間変化させた階段状の波形ＲＡＭＰを比較器１０２の差動入力ゲート（図示せず）に入力していく。これにより、任意の画素アンプトランジスタのゲート電圧で決定される入力電位と、ＲＡＭＰで決定される入力電位との比較を行う。
【０００６】
動作シーケンスとしては、ＲＡＭＰへの階段波入力と同時に、アップダウンカウンタ（ＵＤカウンタ）１０３で１回目のカウントがなされる。この時、ＵＤカウンタはダウンカウントをする。ＲＡＭＰが任意の比較器の画素信号の差動入力ゲートのゲート電圧と等しくなったとき、この比較器１０２の出力は反転し、同時にＵＤカウンタ１０３に付属したメモリに比較期間に応じたカウント値が保持される。
この１回目の読み出し時は、単位画素１０１ａのリセット成分ΔVresetを読み出しており、ΔVreset内には、単位画素１０１毎にばらつくノイズがオフセットとして含まれている。ここで、リセットレベルは全画素共通であり、またΔVresetのばらつきは一般に小さいことが分かっているため、１回目のΔVreset読み出し時には、RAMP電圧を調整することにより比較期間を短くすることが可能となる。
【０００７】
次に、２回目の読み出しは、ΔVresetに加え単位画素１０１毎の入射光量に応じた信号成分を読み出し、１回目の読み出しと同様の動作を行う。すなわち、任意の行Ｈｘの単位画素１０１から列線Ｖ０、Ｖ１…への２回目の読み出しが安定した後、参照信号生成部１０４によりRAMPに参照電圧を時間変化させた階段状の波形を入力し、任意のアンプトランジスタのゲート電圧との比較を比較器１０２にて行う。ＲＡＭＰの階段波入力と同時に、ＵＤカウンタで２回目のカウントがなされる。
この時、ＵＤカウンタはアップカウントをする。ここで任意の比較器でＲＡＭＰと画素信号の差動入力ゲートのゲート電圧が等しくなったとき比較器１０２の出力は反転し、同時にＵＤカウンタ１０３に付属したメモリ内に比較期間に応じたカウントが保持される。
【０００８】
この一連の動作において、１回目のカウントと２回目のカウントとでは、メモリ内の同じ場所に保持され、２回目のカウント後の出力値がノイズ成分を除去した純粋な信号量を表す事となる。
以上のＡＤ変換期間終了後、列走査回路１９により、メモリに保持されたｎビットのデジタル信号が水平出力線１６を経て、外部出力され、その後、順次行毎に同様の動作が繰り返され、２次元画像が生成される。
【特許文献１】特開２００５−３１１４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
次に、このようなイメージセンサのＳ／Ｎについて説明する。
ここで、信号Ｓは、画素に蓄積された電子をフローティングディフュージョン部で電圧に変換された値である。
また、ノイズＮには、以下のものが存在する。
（１）画素への入射光量に依存する光ショットノイズ
（２）画素のアンプトランジスタや他のアナログ回路ブロックにあるトランジスタのサイズやプロセスに依存する低周波成分のフリッカノイズ（１／ｆノイズ）
（３）トランジスタ抵抗や配線抵抗に依存する白色ノイズ（熱雑音）
そして、現在のところ、光ショットノイズは除去する方法が見つかっておらず、全てのイメージセンサに存在するため、ノイズの評価を行うときは、トータルノイズから光ショットノイズ成分を省くのが一般的である。
【００１０】
次に、１／ｆノイズに関して説明する。１／ｆノイズの低減策は以下の２点がある。
まず１つ目は、画素やアナログ信号が通過する回路トランジスタのサイズを大きくすることである。また、２つ目は、回路構成や製造プロセスによっては、ノイズ量が電流量に依存を示すものがあり、この回路の電流量を変更するものである。
比較器において上記２点を考えると、トランジスタサイズを大きくすることは、カラムサイズの制約条件が問題となる。
また、電流値に依存する場合でも、次のような問題点が生じる。例えば、電流を多く流した場合にノイズが低減する場合は、比較器自体のリニアリティが制約条件として生じる。また、電流を少なく流した場合にノイズ量が低減する場合でも、電流を少なくするだけでは、電流源の動作領域が比較器の帯域が狭くなり、Ａ／Ｄ変換時間を要すため所望の駆動タイミングを満たさない問題が挙げられる。
なお、熱雑音に関しては、恣意的に容量を付けて帯域をカットすることで、ノイズ量を低減するのが一般的である。
【００１１】
そこで本発明は、暗時でＳ／Ｎが悪化する高ゲイン時に有効な１／ｆノイズ対策を行うことができ、良質な暗時画像を得ることが可能な固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するため、本発明の固体撮像装置は、入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を画像出力レベルに応じて増減させる制御回路を有することを特徴とする。
【００１３】
また本発明の固体撮像装置は、入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を参照電圧によるゲイン設定に応じて増減させる制御回路を有することを特徴とする。
【００１４】
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を画像出力レベルに応じて増減させる制御回路を有することを特徴とする。
【００１５】
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、入射光量を電気信号に変換するマトリックス状に配置された複数の画素と、前記複数の画素を行毎に選択制御する第１の順次走査回路と、前記画素から得られるアナログ信号をｎビットのデジタル信号に変換する列並列に配置された複数のアナログ−デジタル変換回路と、前記ｎビットのデジタル信号を順次出力する出力線と、前記デジタル信号の出力制御を行う第２の順次走査回路とを有し、前記アナログ−デジタル変換回路は、画素から得られるアナログ信号と参照電圧とを比較する比較器を有し、前記比較器の電流量を参照電圧によるゲイン設定に応じて増減させる制御回路を有することを特徴とする。
【発明の効果】
【００１６】
本発明の固体撮像装置及び撮像装置によれば、アナログゲインの設定値や画像出力レベルと比較器の電流値とにシステム上相関を持たせておくことで、高ゲイン時（暗時でＳ／Ｎが悪化するとき）の１／ｆノイズ対策が可能となり、良質な暗時画像が得られる効果がある。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の実施の形態によるイメージセンサの第１の構成例を示す回路図であり、図２は本発明の実施の形態によるイメージセンサの第２の構成例を示す回路図である。なお、これらの図において、図５に示した構成と共通する部分については、同一符号を用いて説明する。
本発明の実施の形態では、１／ｆノイズが目立つ、ショットノイズがない暗時撮像時に１／ｆノイズを減らすために、比較器の電流量を調整することにより、１／ｆノイズ対策を行う。
これを実現する１つの方法として、暗時であることをセンサが認識するために、出力コード値を用いる。例えば、１フレーム期間においてある値に規定した出力コードを下回る値が出続けている場合に、比較器の電流量を変更する。なお、出力値の判定は、固体撮像装置内に搭載されている加算器の高ＬＳＢ側の信号で判定するものが考えられる。
次に、電流量の変更に関しては、先述の通り、固体撮像装置のダイナミックレンジ（リニアリティ）が犠牲になる恐れがあるため、特別に配慮する必要がある。
【００１８】
以下、比較器のリニアリティに関して述べる。
なお、以下の説明は、特に過電流を流したときに１／ｆノイズが低減する場合に関して述べるものである。また、電流を少なくしたときに１／ｆノイズが低減する場合は、Ａ／Ｄ変換時間を考慮した駆動タイミングを満たす電流値を最適値として設定するのでリニアリティに制約条件がでず、本方式では取り扱わないものとする。
【００１９】
カラムＡＤＣ方式における比較器のリニアリティは、比較器の差動段に流れている電流と入力レンジによって決まる。
すなわち、図４に示すように、参照信号のランプ波形ＲＡＭＰと各列からの画素信号Ｖｘを入力する差動入力段のトランジスタＭ１０、Ｍ１１、出力段のトランジスタＭ１４、Ｍ１５、及び比較器の電流源となるトランジスタＭ１３を有する比較器において、電流源により差動段に電流Ｉtotalを多く流すと、電流源トランジスタＭ１３が飽和領域で動作しなくなり、リニアリティが崩れてくる。
ここで、飽和領域とは、一般にトランジスタの特性で、式１の特性を満たす領域である。
【００２０】
【数１】
2008187565.tif 000003
これを図４で考えると、ＶgsはトランジスタＭ１３のゲートーソース間電圧、Ｖthは、トランジスタＭ１３の閾値電圧、Ｖdsは、トランジスタＭ１３のドレインーソース間電圧となる。
【００２１】
また、電流ＩtotalとトランジスタＭ１３の各電位の関係は、式２のようになっており、基本的に、電流Ｉtotalを多く流すには、ＶgsかＷ／Ｌを大きくする方法しかない。
【００２２】
【数２】
2008187565.tif 000004
ここで、従来のカラムＡＤＣ方式でのリニアリティに立ち返ってみると、通常、トランジスタＭ１３のＶgs及びＷ／Ｌは一定であるので、ＲＡＭＰもしくは画素信号の入力レンジが大きい場合は、Ｖdsが小さくなってしまい、式１の観点からリニアリティが悪化することがわかる。
また、１／ｆノイズ対策として比較器に電流を多く流そうとして、Ｖgsを大きくすることも、式１からリニアリティの悪化を招くことがわかる。同様に、Ｗ／Ｌを大きくすることは、カラムサイズの制約が存在する。
【００２３】
そこで本実施の形態では、以下のような方法によって高アナログゲイン時の１／ｆノイズ対策を行う。
まず、カラムＡＤＣ方式のアナログゲインについて考察する。
ここで、カラムＡＤＣ方式のアナログゲインとは、ＲＡＭＰによって生成される階段状波形の１ＬＳＢ（Least Significant Bit）あたりの信号差を小さくすることで画素信号の分解能を上げることであり、ゲインをかけることでトータル（Ｎビット分）としての入力レンジも小さくなることがわかる（ここで、ゲインをかける状況であれば、画素からの入力信号自体も小さいことは自明とし、こちらも入力レンジは小さくなる）。また、暗時の場合は、Ｓ／Ｎ比のＳが小さくなるだけ、Ｓ／Ｎ比は悪くなる。
【００２４】
すなわち、ゲインをかけた状況においては、比較器の入力レンジが小さくなる分、比較器のリニアリティにマージンができ、その分、多く電流を流すことが可能となる。これは、ここで問題としている１／ｆノイズの対策になっている。逆に言うと、ゲイン設定と比較器の電流値にシステム上相関を持たせておくことで、高ゲイン時（暗時でＳ／Ｎが悪化するとき）の１／ｆノイズ対策が可能となる。
【００２５】
次に、このような１／ｆノイズ対策の機能を実現した本実施の形態による２つの構成例について説明する。
まず、図１に示す第１の構成例について説明する。
このイメージセンサは、比較器の電流変調を電流発生回路（つまり、各比較器で共用する大元の電流源）の電流量をミラー回路の段数を切り換えて変更することにより行うものである。
図１において、各画素１０１（１０１ａ、１０１ｂ、……）には、入射光量に応じた信号電荷を生成するフォトダイオードＰＤと、このフォトダイオードＰＤに蓄積された信号電荷をフローティングデフュージョン（ＦＤ）に読み出す転送トランジスタＭ１と、フローティングデフュージョン（ＦＤ）の電位変動を画素信号に変換するアンプトランジスタＭ３と、フローティングデフュージョン（ＦＤ）の電位をリセットするリセットトランジスタＭ２とを有し、画素信号を垂直信号線Ｖｘに出力する。
垂直信号線Ｖｘは電流源１００のトランジスタＭ４のミラー回路を構成する列毎のトランジスタＭ５、Ｍ６に接続されており、アンプトランジスタＭ３とトランジスタＭ５、Ｍ６によってソースフォロア回路が構成されている。
そして、各垂直信号線Ｖｘからの出力画素信号は比較器１０２（１０２ａ、１０２ｂ、……）の一方の差動入力ゲート（トランジスタＭ７）に入力される。
【００２６】
また、参照信号生成部１０４は、制御回路１０５によるゲイン制御に基づいて、参照電圧を時間変化させた階段状の波形ＲＡＭＰを比較器１０２の他方の差動入力ゲート（トランジスタＭ８）に入力していく。これにより比較器１０２では、任意の画素アンプトランジスタのゲート電圧で決定される入力電位と、ＲＡＭＰで決定される入力電位との比較を行う。そして、その比較結果を出力段のトランジスタＭ１４、Ｍ１５からＵＤカウンタ１０３（１０３ａ、１０３ｂ、……）に出力する。
また、各比較器１０２に設けられた電流源のトランジスタＭ１３の電流量は、比較器電流発生回路１４０及び電流値変更用デコ−ダ１３０を通して制御回路１０５によって制御される。
【００２７】
比較器電流発生回路１４０は、ミラー回路で構成される複数段（図示の例では３段）の電流源１４１と、各電流源１４１の出力を選択的に開閉するスイッチ１４２と、各スイッチ１４２からの出力電流を合成してトランジスタＭ１３のソース電流を供給するトランジスタＭ２０で構成される。
また、電流値変更用デコ−ダ１３０は、制御回路１０５からの電流値制御信号に基づいてスイッチ１４２を選択的に開閉する信号を出力する。
このような構成では、制御回路１０５がアナログゲインの設定に応じて電流値変更用デコ−ダ１３０及び比較器電流発生回路１４０を制御し、各比較器１０２の電流変調を行うことにより、ゲイン設定と比較器の電流値にシステム上の相関を持たせる（すなわち、ゲイン設定が高いときに比較器の電流量を増加する）ことができ、高ゲイン時（暗時でＳ／Ｎが悪化するとき）の１／ｆノイズ対策を有効に行うことが可能となる。
【００２８】
次に、図２に示す第２の構成例について説明する。
このイメージセンサは、比較器の電流変調を各比較器内の電流源トランジスタのサイズ（実際にはトランジスタ回路の接続）を変更して行うものである。
図示のように、各比較器１０２の電流源は、上述したトランジスタＭ１３に加えて、サイズ変更用のトランジスタＭ１６を並列に設けるとともに、このトランジスタＭ１６をオン・オフするトランジスタＭ１７を設け、さらにこのトランジスタＭ１７を制御回路１０５からの直流値制御信号によって制御するようにしたものである。
なお、比較器電流発生回路１４０は、単一の電流源１４１によって電流供給を行う構成であり、その他は図１に示す構成と共通であるので説明は省略する。
このような構成においても、制御回路１０５がアナログゲインの設定に応じてトランジスタＭ１７を制御し、各比較器１０２の電流変調を行うことにより、ゲイン設定と比較器の電流値にシステム上の相関を持たせる（すなわち、ゲイン設定が高いときに比較器の電流量を増加する）ことができ、高ゲイン時（暗時でＳ／Ｎが悪化するとき）の１／ｆノイズ対策を有効に行うことが可能となる。
【００２９】
なお、以上の例では、参照電圧によるゲイン設定と比較器の電流量との間に相関関係をもたせる場合について説明したが、同様の方法として、比較器の電流量を画像出力レベルに依存して増減させるような方法も採用できるものである。この場合、制御回路によって画像出力レベルを検出し、上述した例と同様の手段によって比較器の電流量を変化させる（すなわち、画像出力レベルが小さいときに比較器の電流量を増加する）ことにより、高ゲイン時（暗時でＳ／Ｎが悪化するとき）の１／ｆノイズ対策を有効に行うことが可能となる。
【００３０】
以上、本発明の実施の形態について説明したが、本発明は上記の構成例に限らず、各種の増幅型固体撮像装置に広く適用できるものである。例えば、上述の例では、３トランジスタ方式の画素構成のものについて述べたが、他の画素構成を有するイメージセンサについても同様に適用できる。また、１チップ上にＣＭＯＳイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。
なお、本発明では、ＣＭＯＳイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。
【００３１】
以下、本発明を適用した撮像装置の具体例を説明する。
図３は本例のＣＭＯＳイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図３において、撮像部３１０は、例えば図１または図２に示したＣＭＯＳイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部３２０に出力する。
すなわち、撮像部３１０では、上述したＣＭＯＳイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、Ａ／Ｄ変換といった処理を行い、デジタル撮像信号を生成して出力する。
【００３２】
なお、本例では、撮像部３１０内で撮像信号をデジタル信号に変換してシステムコントロール部３２０に出力する例について示しているが、撮像部３１０からアナログ撮像信号をシステムコントロール部３２０に送り、システムコントロール部３２０側でデジタル信号に変換する構成であってもよい。
また、撮像部３１０内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
【００３３】
また、撮像光学系３００は、鏡筒内に配置されたズームレンズ３０１や絞り機構３０２等を含み、ＣＭＯＳイメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部３２０の指示に基づく駆動制御部３３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
【００３４】
また、システムコントロール部３２０には、ＣＰＵ３２１、ＲＯＭ３２２、ＲＡＭ３２３、ＤＳＰ３２４、外部インターフェース３２５等が設けられている。
ＣＰＵ３２１は、ＲＯＭ３２２及びＲＡＭ３２３を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
ＤＳＰ３２４は、撮像部３１０からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号（例えばＹＵＶ信号等）を生成する。
外部インターフェース３２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部３２０に接続される外部要素（本例では、ディスプレイ３３０、メモリ媒体３４０、操作パネル部３５０）との間で、各種制御信号やデータをやり取りする。
【００３５】
ディスプレイ３３０は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体３４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ３４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体３４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部３５０は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ３２１は、この操作パネル部３５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
【００３６】
このようなカメラ装置に、本発明を適用することにより、画質を向上した高品位の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
【００３７】
また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。この場合の装置構成としては、図３に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態によるＣＭＯＳイメージセンサの第１の構成例を示す回路図である。
【図２】本発明の実施の形態によるＣＭＯＳイメージセンサの第２の構成例を示す回路図である。
【図３】図１または図２に示すＣＭＯＳイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
【図４】図１または図２に示すＣＭＯＳイメージセンサに用いられる比較器の構成例を示す回路図である。
【図５】従来のカラムＡＤＣ方式ＣＭＯＳイメージセンサの構成例を示すブロック図である。
【図６】図５に示すイメージセンサの動作例を示すタイミングチャートである。
【符号の説明】
【００３９】
１０１……画素、１０２……比較器、１０３……ＵＤカウンタ、１０４……参照信号生成部、１０５……制御回路、１３０……電流値変更用デコ−ダ、１４０……比較器電流発生回路、１４１……電流源、１４２……スイッチ。
【図１】
2008187565.tif 000005
【図２】
2008187565.tif 000006
【図３】
2008187565.tif 000007
【図４】
2008187565.tif 000008
【図５】
2008187565.tif 000009
【図６】
2008187565.tif 000010