(57)【要約】【課題】  高速にパラメータ情報を切り替えながらガンマ補正処理を行うことができるガンマ補正回路及びガンマ補正方法及び画像処理装置を提供する。【解決手段】  第１及び第２パラメータ情報を記憶領域にシリアルに格納するシリアル記憶部と、第１パラメータ情報を記憶領域にパラレルに格納する第１パラレル記憶部と、第２パラメータ情報を記憶領域にパラレルに格納する第２パラレル記憶部と、映像信号を受け第１又は第２パラメータ情報に基づき、ガンマ補正を施して出力するガンマ補正部と、シリアル記憶部から第１又は第２パラメータ情報をシリアルに読み出し、第１又は第２パラレル記憶部にパラレルに格納させ、第１又は第２パラメータ情報をパラレルに読み出してガンマ補正部に供給し、この第１又は第２パラメータ情報に基づいて映像信号にガンマ補正を施して出力させる制御部をもつガンマ補正回路。【選択図】図１
2008187247.tif 000002
【特許請求の範囲】
【請求項１】
第１パラメータ情報及びこれとは異なる第２パラメータ情報をシリアルに記憶領域に格納するシリアル記憶部と、
前記シリアル記憶部からの前記第１パラメータ情報をパラレルに記憶領域に格納する第１パラレル記憶部と、
前記シリアル記憶部からの前記第２パラメータ情報をパラレルに記憶領域に格納する第２パラレル記憶部と、
映像信号を受け、前記第１パラメータ情報又は前記第２パラメータ情報に基づいて、ガンマ補正を施して出力するガンマ補正部と、
前記シリアル記憶部から前記第１パラメータ情報又は第２パラメータ情報をシリアルに読み出し、前記第１パラレル記憶部又は前記第２パラレル記憶部にパラレルに格納させ、前記第１パラレル記憶部又は前記第２パラレル記憶部から前記第１パラメータ情報又は第２パラメータ情報をパラレルに読み出し、前記ガンマ補正部に供給し、前記ガンマ補正部は、供給された前記第１パラメータ情報又は第２パラメータ情報に基づいて、前記映像信号にガンマ補正を施して出力させる制御部と、
を具備することを特徴とするガンマ補正回路。
【請求項２】
前記制御部は、前記映像信号の垂直方向のブランキング期間で、前記第１パラレル記憶部及び第２パラレル記憶部からのパラレルな読み出し処理を行うことを特徴とする請求項１記載のガンマ補正回路。
【請求項３】
前記シリアル記憶部の後段に設けられたシリアルパラレル変換部を更に有することを特徴とする請求項１記載のガンマ補正回路。
【請求項４】
前記垂直方向のブランキング期間は、１００Ｈｚ又は１２０Ｈｚであることを特徴とする請求項１記載のガンマ補正回路。
【請求項５】
映像信号を受けてＩＰ変換を行うＩＰ変換部と、
前記ＩＰ変換を行った映像信号のスケーリング処理を行うスケーリング部と、
第１パラメータ情報及びこれとは異なる第２パラメータ情報をシリアルに記憶領域に格納するシリアル記憶部と、
前記シリアル記憶部からの前記第１パラメータ情報をパラレルに記憶領域に格納する第１パラレル記憶部と、
前記シリアル記憶部からの前記第２パラメータ情報をパラレルに記憶領域に格納する第２パラレル記憶部と、
前記スケーリング部からスケーリング処理を施された映像信号を受け、前記第１パラメータ情報又は前記第２パラメータ情報に基づいて、ガンマ補正を施して出力するガンマ補正部と、
前記シリアル記憶部から前記第１パラメータ情報又は第２パラメータ情報をシルアルに読み出し、前記第１パラレル記憶部又は前記第２パラレル記憶部にパラレルに格納させ、前記第１パラレル記憶部又は前記第２パラレル記憶部から前記第１パラメータ情報又は第２パラメータ情報をパラレルに読み出し、前記ガンマ補正部に供給し、前記ガンマ補正部は、前記映像信号を供給された前記第１パラメータ情報又は第２パラメータ情報に基づいて、ガンマ補正を施して出力させる制御部を具備することを特徴とする映像処理装置。
【請求項６】
放送信号を受信して映像信号を出力するチューナ部と、
前記チューナ部からの映像信号をデコードして前記ＩＰ変換部に供給するデコーダ部と、
前記ガンマ補正部から前記ガンマ補正が施された映像信号を受けこれに基づいて映像を画面表示する表示部を更に具備することを特徴とする請求項５記載の映像処理装置。
【請求項７】
前記制御部は、前記映像信号の垂直方向のブランキング期間で、前記第１パラレル記憶部及び第２パラレル記憶部からのパラレルな読み出し処理を行うことを特徴とする請求項５記載の映像処理装置。
【請求項８】
前記シリアル記憶部の後段に設けられたシリアルパラレル変換部を更に有することを特徴とする請求項５記載の映像処理装置。
【請求項９】
シリアル記憶部から第１パラメータ情報又はこれとは異なる第２パラメータ情報をシリアルに読み出し、
これらを第１パラレル記憶部又は第２パラレル記憶部にパラレルに格納させ、
前記第１パラレル記憶部又は前記第２パラレル記憶部から前記第１パラメータ情報又は第２パラメータ情報をパラレルに読み出して、ガンマ補正部に供給し、
前記ガンマ補正部は、前記映像信号を供給された前記第１パラメータ情報又は第２パラメータ情報に基づいて、ガンマ補正を施して出力することを特徴とするガンマ補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のメモリから供給されるパラメータを用いるガンマ補正回路及びガンマ補正方法及び画像表示装置に関する。
【背景技術】
【０００２】
最近、多くのデジタル機器が開発され使用されて来ており、デジタル技術を用いた映像処理についても多岐に渡って多くの技術が知られている。その一つとして、映像処理技術であるガンマ補正処理が知られている。すなわち、画像の階調の応答特性を表すときの「ガンマ（γ）」という数値が使用されるが、例えば、ディスプレイの場合、表面の明るさは入力電圧に比例させずに、指数関数的な変化を示す。入力電圧が小さいときは、明るさは穏やかであり、入力電圧が大きくなると明るさの変化が急激に大きくなる。この関係が２．２乗のカーブを描くとき、ガンマは２．２であるとし、ガンマ＝１は、直線となる。このようなガンマ補正処理は、例えば、デジタルテレビジョン装置等の映像処理部において用いられる。
【０００３】
特許文献１は、映像信号を第１ガンマ変換及び第２ガンマ変換を行い、第１・第２変換回路の出力を選択回路により、フレーム毎・画素毎に切り替えるガンマ変換回路を開示している。これにより、複数のガンマ変換処理を行うことができる。
【特許文献１】特開２００５−１２１７６７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の従来技術は、複数のガンマ補正処理のため、複数のガンマ補正回路が必要となっており、更に複数のＳＲＡＭを用いたテーブル方式で実現するのが通常であるため、回路規模の拡大を招くこととなる。
【０００５】
また、特許文献１の従来技術においては、通常のシリアル記憶部（ＲＯＭ等）から映像信号を読み出すとなると、Ｉ２ＣＢｕｓ（アイ・スクエア・シー・バス）というデータ転送方法で、例えば４００ｋバイト／ｓ程度の速度でしか、パラメータ情報を読み出すことができないので、複数のパラメータ情報を瞬時に切り替えて処理することはできないという問題がある。
【０００６】
本発明は、高速にパラメータ情報を切り替えながらガンマ補正処理を行うことができる小規模なガンマ補正回路・ガンマ補正方法及び画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
課題を解決するための一実施形態は、
第１パラメータ情報及びこれとは異なる第２パラメータ情報を記憶領域にシリアルに格納するシリアル記憶部（１１）と、
前記シリアル記憶部からの前記第１パラメータ情報を記憶領域にパラレルに格納する第１パラレル記憶部（１３）と、
前記シリアル記憶部からの前記第２パラメータ情報を記憶領域にパラレルに格納する第２パラレル記憶部（１４）と、
映像信号を受け、前記第１パラメータ情報又は前記第２パラメータ情報に基づいて、ガンマ補正を施して出力するガンマ補正部（１７）と、
前記シリアル記憶部から前記第１パラメータ情報又は第２パラメータ情報をシリアルに読み出し、前記第１パラレル記憶部又は前記第２パラレル記憶部にパラレルに格納させ、前記第１パラレル記憶部又は前記第２パラレル記憶部から前記第１パラメータ情報又は第２パラメータ情報をパラレルに読み出し、前記ガンマ補正部に供給し、前記ガンマ補正部は、供給された前記第１パラメータ情報又は第２パラメータ情報に基づいて、前記映像信号にガンマ補正を施して出力させる制御部（２２）と、
を具備することを特徴とするガンマ補正回路である。
【発明の効果】
【０００８】
複数のパラメータ情報を複数のパラレル記憶部（ＳＲＡＭ等）に格納し、これら複数のパラレル記憶部からの信号を高速に切り替えることで、複数のパラメータ情報を用いた映像信号のフレーム毎のガンマ補正を行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施の形態について図面を参照して詳細に説明する。
【００１０】
＜本発明の一実施形態に係るガンマ補正回路＞
はじめに、本発明の一実施形態に係るガンマ補正回路の構成の一例を示し、次に、このガンマ補正回路のガンマ補正処理の一例を説明する。
【００１１】
（構成）
図１は、本発明の一実施形態に係るガンマ補正回路の一例を示すブロック図である。本発明の一実施形態に係るガンマ補正回路１４４は、図１において、シリアルＲＯＭ１１と、シリアルＲＯＭ１１から読み出されたシリアルデータであるパラメータ情報をパラレルデータに変換するシリアルパラレル変換装置１２と、シリアルパラレル変換装置１２で変換されたパラレルデータであるパラメータ情報をパラレルに格納するパラレル記憶部である第１ＳＲＡＭ１３と、第２ＳＲＡＭ１４と、これら第１ＳＲＡＭ１３及び第２ＳＲＡＭ１４とから読み出したパラメータ情報を選択的に出力する選択部１５を有している。更に、ガンマ補正回路１４４は、選択部１５の出力であるデータをパラレルに格納するパラレル記憶部である第３ＳＲＡＭ１６と、第３ＳＲＡＭ１６からパラメータ情報を受け、これに基づいて与えられた映像信号のガンマ補正処理を行うガンマ補正回路１７と、これらの各部の動作を制御する制御部１８を有している。
【００１２】
ここで、シリアルＲＯＭ１１等のシリアル記憶部とは、データを取り出す端子数がデータビット数よりも非常に少ないため、高速にデータを格納し取り出すことができない。一例として、Ｉ２ＣＢｕｓの方式を用いれば、例えば４００ｋバイト／ｓ程度の速度でしか、パラメータ情報を読み出すことができない。
【００１３】
一方、パラレル記憶部であるＳＲＡＭ等では、データビット数に準じた端子数が用意されており、纏めてデータの格納・読出が可能となる。これにより、例えば、１５０Ｍｂｐｓ等の転送速度により、ガンマ補正のためのパラメータ情報のガンマ補正回路１７への供給が可能となる。
【００１４】
（動作）
このような構成を有するガンマ補正回路１７は、以下のようなガンマ補正処理動作を行う。図２は、本発明の一実施形態に係るガンマ補正回路のガンマ補正処理の一例を示すフローチャートである。図３は、本発明の一実施形態に係るガンマ補正回路のガンマ補正処理の一例を示すタイミングチャートである。図４は、本発明の一実施形態に係るガンマ補正回路のパラメータ情報と複数のＳＲＡＭとの関係の一例を示す説明図である。図５は、本発明の一実施形態に係るガンマ補正回路のガンマ補正の説明を行う説明図である。
【００１５】
図１に示すガンマ補正回路１７のガンマ補正処理を、図２のフローチャート及び図３のタイミングチャート、図４及び図５の説明図を用いて説明する。
【００１６】
初めに、制御部１８の制御に従って、シリアルＲＯＭ１１からパラメータ情報をシリアルに読みだし（Ｔ１）、シリアルパラレル変換部１２に供給する（ステップＳ１１）。そして、シリアルパラレル変換部１２の出力を第１ＳＲＡＭ１３にパラレルで低速に書き込む（ステップＳ１２，Ｔ２）。
【００１７】
書き込みが終了すると、ＳＲＡＭＳＥＬ＝０であるとき（ステップＳ１３）、第１ＳＲＡＭ１３からデータを高速で読み出し（Ｔ３）、第３ＳＲＡＭ１６へ読み出したデータをパラレルに書き込む（ステップＳ１４，Ｔ７）。
【００１８】
そのとき、シリアルＲＯＭ１１からは第２ＳＲＡＭ１４に書き込むためのデータをシリアルで読み出し（ステップＳ１１，Ｔ１）、第２ＳＲＡＭ１４に低速で書き込み始める（Ｔ４）。第２ＳＲＡＭ１４の書き込みが終了すると、ＳＲＡＭＳＥＬ＝１であるとき（ステップＳ１３）、第２ＳＲＡＭ１４からデータを高速で読み出し（Ｔ５）、第３ＳＲＡＭ１６へ読み出したデータを書き込む（ステップＳ１５，Ｔ７）。
【００１９】
第１ＳＲＡＭ１３と第２ＳＲＡＭ１４には図５の（ａ）と（ｂ）のガンマデータが格納されるので、これにより、１フィールドごとに制御部１８及び選択部１５のスイッチング動作によって、第３ＳＲＡＭ１６へパラメータ情報を転送する。そして、第３ＳＲＡＭ１６から読み出したパラメータ情報がガンマ補正回路１７に供給される。これにより、２種類のガンマ補正のためのパラメータ情報を高速で切り替えてガンマ補正回路１７に供給することが可能となる。
【００２０】
このとき、図３のタイミングチャートに示すように、ガンマ補正回路１７に与えられる映像信号の垂直（Vertical）ブランキング期間（Ｔ９）において、ＳＲＡＭ１及びＳＲＡＭ２の読出動作（Ｔ３，Ｔ５）、ＳＲＡＭ３の書込動作（Ｔ７）が行なわれる。
【００２１】
同様に、図３のタイミングチャートに示すように、ガンマ補正回路１７に与えられる映像信号の水平（Horizontal）ブランキング期間（Ｔ６）において、シリアルＲＯＭ１１の読出処理（Ｔ１），ＳＲＡＭ１及びＳＲＡＭ２への書込動作（Ｔ２，Ｔ４）、ＳＲＡＭ３の読出動作（Ｔ８）が行なわれる。
【００２２】
なお、切り替えるデータを２種類以上切り替えたい場合は、第２ＳＲＡＭ１４のデータを第３ＳＲＡＭ１６のデータに書き込むタイミングで、別のデータをシリアルＲＯＭ１１から読み出し、第１ＳＲＡＭ１３に書き込むことにより可能となる。
【００２３】
２種類のガンマデータを１フィールドごとに切り替える手法を示したが、図５の（ｂ）の代わりに図５の（ｃ）のデータを用いることで、１フィールドごとにグレーレベルや黒レベルのフラットレベルの映像を挿入することも可能である。このようにフラットレベルの映像を挿入することで、液晶ＴＶでは動画時のボケ感を軽減することができる。
【００２４】
シリアルＲＯＭ１１には図４に示すように、ＲＯＭ＿ａからＲＯＭ＿ｐまでの複数のデータが格納されている。これら複数のデータから使用したいデータを制御部１８の選択信号により選択し、ＳＲＡＭ１３，１４にデータを転送することが好適である。
【００２５】
シリアルＲＯＭ１１に格納されたデータは、映像処理の各種パラメータであり、このデータを変えることで様々に映像を変化させることができる。
【００２６】
例えば、映像のガンマデータであれば、これを変化させることで映像を明るくしたり暗くしたりすることができる。
【００２７】
図５にガンマデータの一例を示す。この図５の（ａ）のガンマデータと図５の（ｂ）のガンマデータを１フィールドごとに切り替えたい場合、第３ＳＲＡＭ１６に１フィールドごとにデータを書き込み直して動作させることになる。しかし、シリアルＲＯＭ１１から直接書き込もうとすると、シリアルＲＯＭ１１から読み出すスピードが非常に遅いため、時間的に無理である。
【００２８】
そこで、シリアルＲＯＭ１１から読み出した図５の（ａ）のデータと図５の（ｂ）のデータを、パラレル記憶部である第１ＳＲＡＭ１３と第２ＳＲＡＭ１４に書き込んでおき、更に、パラレル記憶部である第３ＳＲＡＭ１６を設け、この第１ＳＲＡＭ１３及び第２ＳＲＡＭ１４から高速で読み出すことで、時間的な問題を解決することが可能となる。
【００２９】
（他のガンマ補正回路の構成）
次に、他のガンマ補正回路の構成の一例を図６を用いて説明する。図６は、本発明の一実施形態に係るガンマ補正回路の他の一例を示すブロック図である。
【００３０】
図１ではシリアルＲＯＭから読み出したシリアルデータはシリアルパラレル変換部１２によってパラレルに変換していた。図６では、ここに演算処理部（ＣＰＵ）２１を更に設けた構成になっている。ＣＰＵ２１では、シリアルＲＯＭ１１からシリアルデータを受け取り、第１ＳＲＡＭ１３と第２ＳＲＡＭ１４にパラレルに変換して書き込む動作を行う。
【００３１】
＜本発明の一実施形態に係るガンマ補正回路を用いた放送受信装置＞
（放送受信装置の構成と動作）
更に、上述した本発明の一実施形態であるガンマ補正回路を用いた、デジタルテレビジョン装置である放送受信装置の構成の一例を、以下に図面を用いて詳細に説明する。図７は、本発明の一実施形態に係るガンマ補正回路を用いた放送受信装置の構成の一例を示すブロック図である。
【００３２】
放送受信装置１００は、図７に示すようにテレビジョン装置であり、制御部１３０は全体の動作を司るべくデータバスを介して各部に接続されている。
【００３３】
又、図７の放送受信装置１００は、再生側を構成するＭＰＥＧデコーダ部１１６と、装置本体の動作を制御する制御部１３０とを主たる構成要素としている。放送受信装置１００は、入力側のセレクタ１１４と出力側のセレクタ１１９とを有しており、入力側のセレクタ１１４には、ＬＡＮ等やメール機能をもった通信部１１１と、ＢＳ／ＣＳ／地上波デジタルチューナ部１１２と、ＢＳ／地上波アナログチューナ部１１３とが接続される。
【００３４】
更に、放送受信装置１００は、ＭＰＥＧデコーダ部１１６、分離部１１７、チューナ部からの映像情報等を適宜記録する記憶部１３５と、放送信号等から電子番組情報を取得して画面表示等を行なう電子番組情報処理部１３６を有している。これらの各部は、データバスを介して制御部１３０に接続されている。更に、セレクタ部１１９の出力は、表示部１２１に接続され、外部装置との通信を行うインタフェース部１２２を介して外部装置に供給される。
【００３５】
更に、放送受信装置１００は、データバスを介して制御部１３０に接続され、ユーザの操作やリモコンＲの操作を受ける操作部１３２を有している。ここで、リモコンＲは、放送受信装置１００の本体に設けられる操作部１３２とほぼ同等の操作を可能とするものであり、チューナの操作等、各種設定が可能である。
【００３６】
この放送受信装置１００は、放送信号が受信アンテナから各チューナ部１１２，１１３に入力され、ここで選局が行われる。選局された映像音声信号は、ＭＰＥＧデコーダ部１１６等でデコード処理され、映像処理部１１８に供給される。映像処理部１１８は、インターレス信号をプログレッシブに変換するＩＰ変換部１４１と、コアリング処理及びエンハンス処理を行なう画質処理部１４２と、スケーリング処理を行なうスケーリング部１４３と、映像信号のγ補正を行なうγ補正部１４４とを有している。
【００３７】
これらの入力信号は、制御部１３０により管理され、映像処理部１１８に入力する信号に切り換えられる。また選局及び入力切換を行うべく、リモコンＲからの操作信号が操作部１３２を介して制御部１３０に供給され、この結果、ＭＰＥＧデコーダ部１１６や映像処理部１１８が制御される。映像処理部１１８で処理された映像信号がセレクタ部１１９を介して表示部１２１に表示される。又、音声信号も図示しないスピーカ等に供給される。
【００３８】
以上、詳細に説明したように、本発明の一実施形態によれば、高速に画像処理データを切り替えることが可能となり、特に、ガンマ補正回路での複数のパラメータ情報を高速に切り替えることが可能となる。
【００３９】
また、多種の画像処理データが保管してある記憶装置は高速インタフェースでなくても良い。むしろシリアルインターフェイスの様な信号線の少ないもの程、ＬＳＩとのインタフェースには向いていると言える。
【００４０】
以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係るガンマ補正回路の一例を示すブロック図。
【図２】本発明の一実施形態に係るガンマ補正回路のガンマ補正処理の一例を示すフローチャート。
【図３】本発明の一実施形態に係るガンマ補正回路のガンマ補正処理の一例を示すタイミングチャート。
【図４】本発明の一実施形態に係るガンマ補正回路のパラメータ情報と複数のＳＲＡＭとの関係の一例を示す説明図。
【図５】本発明の一実施形態に係るガンマ補正回路のガンマ補正の説明を行う説明図。
【図６】本発明の一実施形態に係るガンマ補正回路の他の一例を示すブロック図。
【図７】本発明の一実施形態に係るガンマ補正回路を用いた放送受信装置の構成の一例を示すブロック図。
【符号の説明】
【００４２】
１１…シリアルＲＯＭ，１２…シリアルパラレル変換部，１３…第１パラレル記憶部，１４…第２パラレル記憶部，１５…選択部，１６…第３パラレル記憶部，１７…ガンマ補正回路，１８…制御部。
【図１】
2008187247.tif 000003
【図２】
2008187247.tif 000004
【図３】
2008187247.tif 000005
【図４】
2008187247.tif 000006
【図５】
2008187247.tif 000007
【図６】
2008187247.tif 000008
【図７】
2008187247.tif 000009