(57)【要約】【課題】デジタルフィルタを備えたＡ／Ｄ変換システムにおいて、直流オフセット成分のキャンセル時間を短縮し、システムの起動特性を改善する。【解決手段】Ａ／Ｄ変換器１ａ３の出力に含まれる折り返し雑音成分をデジタルローパスフィルタ１ａ４−１で除去するとともに、Ａ／Ｄ変換器１ａ３の出力に含まれる直流オフセット成分を直流オフセット検出回路１ａ４−２で検出し、減算器１ａ４−３でデジタルローパスフィルタ１ａ４−１の出力から直流オフセット検出回路１ａ４−２の出力を減算する。また、理想直流成分発生回路１ａ４−４を設け、減算器１ａ４−３の出力と理想直流成分発生回路１ａ４−４の出力とをセレクタ１ａ４−５で切り替える。また、セレクタ１ａ４−５の出力に含まれる直流オフセット成分をデジタルハイパスフィルタ１ａ４−６で除去する。【選択図】図１
2008271370.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力に含まれる直流オフセット成分を検出する直流オフセット検出回路と、前記Ａ／Ｄ変換器の出力から前記直流オフセット検出回路の出力を減算する減算器と、理想直流成分発生回路と、前記減算器の出力と前記理想直流成分発生回路の出力のいずれかを選択して出力するセレクタと、前記セレクタの出力側に設けられて直流成分を除去するデジタルハイパスフィルタと、前記Ａ／Ｄ変換器、前記直流オフセット検出回路、前記減算器、前記理想直流成分発生回路、前記セレクタおよび前記デジタルハイパスフィルタを所定のタイミングで動作させるタイミング発生回路とを備えたＡ／Ｄ変換システム。
【請求項２】
前記Ａ／Ｄ変換器と前記減算器との間に、前記Ａ／Ｄ変換器の出力に含まれる雑音成分を除去するデジタルローパスフィルタを設けた請求項１記載のＡ／Ｄ変換システム。
【請求項３】
前記Ａ／Ｄ変換器の入力にアナログローパスフィルタを備えた請求項１または２記載のＡ／Ｄ変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば音声信号などのアナログ信号をデジタル信号に変換するＡ／Ｄ変換システムに関するものである。特に、本発明は、デジタルフィルタを備えたＡ／Ｄ変換システムの起動特性改善に関するものである。
【背景技術】
【０００２】
従来、Ａ／Ｄ変換システムとしては、アナログ信号を離散時間で標本化し、振幅情報の量子化を行って、デジタル信号を出力するデジタルフィルタを備えたＡ／Ｄ変換システムが知られている。通常、Ａ／Ｄ変換システムでは、量子化により生じる量子化雑音、標本化による折り返し雑音、及び直流オフセット成分を除去するために、デジタルフィルタを用いるのが一般的である。
【０００３】
Ａ／Ｄ変換システムで用いられるデジタルフィルタの形態は、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、及びバンドリジェクションフィルタの４種類に大きく分類され、デジタル出力の直流オフセット成分を除去するために用いるデジタルフィルタには、ハイパスフィルタ、またはバンドパスフィルタがある。
【０００４】
Ａ／Ｄ変換システムとしては、音声の標本化システムがある。図５は、特許文献１に記載された音声の標本化システムの概略を示す回路図である。
【０００５】
Ａ／Ｄ変換システム５００は、入力端子５０１から入力されるアナログ信号から、標本化により生じる折り返し雑音をあらかじめ除去するアナログローパスフィルタ（ＬＰＦ）５ａ１と、上記アナログローパスフィルタ５ａ１の出力信号を標本化・保持するサンプル・ホールド回路（Ｓ／Ｈ）５ａ２と、上記サンプル・ホールド回路５ａ２の出力信号を量子化ならびに符号化し、デジタル信号に変換するＡ／Ｄ変換器５ａ３と、上記Ａ／Ｄ変換器５ａ３の出力信号に含まれる直流オフセット成分ならびに折り返し雑音成分を取り除くデジタルバンドパスフィルタ５ａ４と、上記サンプル・ホールド回路５ａ２、Ａ／Ｄ変換器５ａ３およびデジタルバンドパスフィルタ５ａ４を動作させるクロックを生成するタイミング発生回路５ｂとを備える。
【０００６】
上記デジタルバンドパスフィルタ５ａ４の出力信号は、デジタル信号出力インターフェース（Ｉ／Ｆ）５０２を通過し、出力端子５０３からＡ／Ｄ変換システム外部へ出力されるのが一般的である。
【特許文献１】実開昭６３−１１３２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＡ／Ｄ変換システムは、音声信号に対応するためデジタルバンドパスフィルタ５ａ４のハイパスフィルタ側のカットオフ周波数を２０Ｈｚ以下とする場合がある。その場合、カットオフ周波数が２０Ｈｚ以下という時定数のためにフィルタの応答が遅くなり、上記の従来技術では直流オフセット成分除去に要する時間が非常に長くなってしまう。または、直流オフセット成分により、ポップ音を発生してしまう。
【０００８】
カットオフ周波数が低いほどハイパスフィルタの応答が遅くなることを示す例として、図６にＡ／Ｄ変換システム５００のデジタルバンドパスフィルタ５ａ４のハイパスフィルタ側のインパルス応答例を示す。横軸は時間ｔを示し、インパルス応答６０１ａが安定する時間をＴ６０１ａ、インパルス応答６０２ａが安定する時間をＴ６０２ａとしたときに、Ｔ６０１ａ＞Ｔ６０２ａの関係がある。縦軸には振幅“１”のインパルスに対する応答の振幅を示す。インパルス応答６０１ａのハイパスフィルタはインパルス応答６０２ａのハイパスフィルタより低いカットオフ周波数を持つ。インパルス応答６０１ａのハイパスフィルタのカットオフ周波数は例えば１０Ｈｚであり、インパルス応答６０２ａのハイパスフィルタのカットオフ周波数は例えば１００Ｈｚである。
【０００９】
図６に示されるように、インパルス応答６０１ａのハイパスフィルタはインパルス応答６０２ａのハイパスフィルタに比べ応答が遅い。カットオフ周波数がそれぞれ１０Ｈｚと１００Ｈｚの場合、インパルス応答が安定するまでの時間（Ｔ６０１ａ、Ｔ６０２ａ）はそれぞれ１００ｍｓと１０ｍｓ程度になる。すなわち、上記従来技術では、２０Ｈｚ以下のような低いカットオフ周波数を持つフィルタを備える場合、Ａ／Ｄ変換システムの起動特性が課題となる。
【００１０】
したがって、本発明の目的は、起動特性を改善することができるＡ／Ｄ変換システムを提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のＡ／Ｄ変換システムは、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力に含まれる直流オフセット成分を検出する直流オフセット検出回路と、Ａ／Ｄ変換器の出力から直流オフセット検出回路の出力を減算する減算器と、理想直流成分発生回路と、減算器の出力と理想直流成分発生回路の出力のいずれかを選択して出力するセレクタと、セレクタの出力側に設けられて直流成分を除去するデジタルハイパスフィルタと、Ａ／Ｄ変換器、直流オフセット検出回路、減算器、理想直流成分発生回路、セレクタ、デジタルハイパスフィルタを所定のタイミングで動作させるタイミング発生回路を備えている。
【００１２】
この構成によれば、直流オフセット検出回路と減算器と理想直流成分発生回路とセレクタとタイミング発生回路とを設けて、直流オフセット検出回路によりＡ／Ｄ変換器の出力中に含まれる直流オフセット成分を検出し、減算器によりＡ／Ｄ変換器の出力から直流オフセット検出回路の出力を減じてセレクタに入力し、理想直流成分発生回路は理想直流信号を生成してセレクタに入力しており、セレクタの出力にはオフセット成分が含まれないので、デジタルハイパスフィルタはポップ音を抑制することができる。
【００１３】
なお、デジタルハイパスフィルタを設けているのは、以下の理由からである。すなわち、直流オフセット検出回路と減算器で１００％オフセットを除去することはできない。また、デジタルハイパスフィルタはオフセットを除去するだけではなく、低周波数帯も除去する。
【００１４】
上記Ａ／Ｄ変換システムにおいては、Ａ／Ｄ変換器と減算器との間に、Ａ／Ｄ変換器の出力に含まれる雑音成分を除去するデジタルローパスフィルタを設けることが好ましい。
【００１５】
この構成によれば、Ａ／Ｄ変換器の出力に含まれる雑音成分をデジタルローパスフィルタで除去することができるので、Ａ／Ｄ変換に伴う量子化雑音や折り返し雑音をデジタル除去することができる。
【００１６】
上記のように、デジタルローパスフィルタがさらに追加された構成では、タイミング発生回路は、さらにデジタルローパスフィルタを所定のタイミングで動作させることが好ましい。
【００１７】
上記Ａ／Ｄ変換システムにおいては、Ａ／Ｄ変換器の入力にアナログローパスフィルタを備えることが好ましい。
【００１８】
この構成によれば、標本化により生じる折り返し雑音を有効に除去できる。
【発明の効果】
【００１９】
本発明のＡ／Ｄ変換システムによれば、デジタルハイパスフィルタに直流オフセット成分が入力されることがないため、デジタルハイパスフィルタの直流オフセット成分のキャンセル時間を短縮することができ、ポップ音を抑えることができる。つまり、Ａ／Ｄ変換システムの起動特性を改善することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施の形態に係るデジタルフィルタを備えたＡ／Ｄ変換システムの構成を示す回路図である。
【００２１】
Ａ／Ｄ変換システム１００は、入力端子１０１と、アナログローパスフィルタ（ＬＰＦ）１ａ１と、サンプル・ホールド回路（Ｓ／Ｈ）１ａ２と、Ａ／Ｄ変換器１ａ３と、デジタルローパスフィルタ１ａ４−1と、直流オフセット検出回路１ａ４−２と、減算器１ａ４−３と、理想直流成分発生回路１ａ４−４と、セレクタ１ａ４−５と、デジタルハイパスフィルタ１ａ４−６と、デジタル信号出力インターフェース（Ｉ／Ｆ）１０２と、出力端子１０３と、タイミング発生回路１ｂとを備える。
【００２２】
直流オフセット検出回路１ａ４−２は、平均化処理回路１ａ４−２−１と、レジスタ１ａ４−２−２とから構成されている。
【００２３】
アナログローパスフィルタ（ＬＰＦ）１ａ１は、入力端子１０１から入力されるアナログ信号から標本化により生じる折り返し雑音をあらかじめ除去する機能を有する。ここで、標本化前の信号から、なぜ標本化によって生じる折り返し雑音を除去できる理由を以下に説明する。例えば、Ａ／Ｄ変換器１ａ３の標本化周波数が１００ｋＨｚであった場合、アナログローパスフィルタ１ａ１がない状態で１０１ｋＨｚの信号が入力すると、Ａ／Ｄ変換器１ａ３の出力には１ｋＨｚの信号となって折り返してきます。このようなことがないように、カットオフ周波数を５０ｋＨｚ程度に設定したアナログローパスフィルタ１ａ１で１０１ｋＨｚの信号を減衰させて、Ａ／Ｄ変換器に入力するのである。
【００２４】
サンプル・ホールド回路（Ｓ／Ｈ）１ａ２は、アナログローパスフィルタ１ａ１の出力信号を標本化・保持する機能を有する。
【００２５】
Ａ／Ｄ変換器１ａ３は、サンプル・ホールド回路１ａ２の出力信号を量子化ならびに符号化し、デジタル信号に変換する機能を有する。
【００２６】
デジタルローパスフィルタ１ａ４−1は、Ａ／Ｄ変換器１ａ３の出力信号中に含まれる折り返し雑音成分を取り除く機能を有する。
【００２７】
直流オフセット検出回路１ａ４−２は、Ａ／Ｄ変換器１ａ３の出力に含まれる直流オフセット成分を検出する機能を有する。
【００２８】
減算器１ａ４−３は、デジタルローパスフィルタ１ａ４−１の出力から直流オフセット検出回路１ａ４−２の出力を所定のタイミングで減算する機能を有する。
【００２９】
理想直流成分発生回路１ａ４−４は、それがデジタルハイパスフィルタ１ａ４−６に入力されてもデジタルハイパスフィルタ１ａ４−６の出力が変化しない信号（理想直流成分）を生成する機能を有する。
【００３０】
セレクタ１ａ４−５は、減算器１ａ４−３の出力と理想直流成分発生回路１ａ４−４の出力とを所定のタイミングで切り替える機能を有する。
【００３１】
デジタルハイパスフィルタ１ａ４−６は、セレクタ１ａ４−５の出力に含まれる直流オフセット成分を除去する機能を有する。
【００３２】
デジタル信号出力インターフェース（Ｉ／Ｆ）１０２は、デジタルハイパスフィルタ１ａ４−６の出力を出力端子１０３からＡ／Ｄ変換システム１００の外部へ出力する機能を有する。
【００３３】
タイミング発生回路１ｂは、サンプル・ホールド回路１ａ２、Ａ／Ｄ変換器１ａ３、デジタルローパスフィルタ１ａ４−１およびデジタルハイパスフィルタ１ａ４−６を動作させるクロックを生成し、直流オフセット検出回路１ａ４−２、減算器１ａ４−３、セレクタ１ａ４−５および理想直流成分発生回路１ａ４−４を所定のタイミングで動作させる機能を有する。
【００３４】
アナログローパスフィルタ１ａ１は、入力端子１０１に与えられるアナログ信号から標本化により生じる折り返し雑音を除去した信号をサンプル・ホールド回路１ａ２へ入力する。アナログローパスフィルタ１ａ１は、例えばコンデンサ、抵抗などの受動素子で構成されても、演算増幅器を用いた増幅回路で構成されても、どちらでも良い。
【００３５】
サンプル・ホールド回路１ａ２は、アナログローパスフィルタ１ａ１の出力を標本化して保持し、保持した信号をＡ／Ｄ変換器１ａ３に入力する。
【００３６】
Ａ／Ｄ変換器１ａ３は、サンプル・ホールド回路１ａ２の出力をＮビット（Ｎは任意の正整数）のデジタル値へ変換した信号をデジタルローパスフィルタ１ａ４−1と直流オフセット検出回路１ａ４−２とに入力する。Ａ／Ｄ変換器１ａ３は、１ビット等の少ビットのデジタル信号を出力するデルタシグマ（ΔΣ）変調器で構成しても良い。
【００３７】
デジタルローパスフィルタ１ａ４−１は、Ａ／Ｄ変換器１ａ３の出力に含まれる折り返し雑音成分を除去した信号を減算器１ａ４−３に入力する。デジタルローパスフィルタ１ａ４−１は、ＩＩＲ（無限インパルス応答;Infinite Impulse Response）フィルタ、ＦＩＲ（有限インパルス応答;Finite Impulse Response）フィルタのどちらで構成しても良い。
【００３８】
直流オフセット検出回路１ａ４−２は、上記したように、平均化処理回路１ａ４−２−１とレジスタ１ａ４−２−２とで構成される。平均化処理回路１ａ４−２−１は、Ａ／Ｄ変換器１ａ３の出力に含まれる直流オフセット成分を検出する。レジスタ１ａ４−２−２は、平均化処理回路１ａ４−２−１の検出値を保持し、減算器１ａ４−３に検出値を入力する。直流オフセット検出回路１ａ４−２は、積分回路とレジスタとで構成しても良い。
【００３９】
減算器１ａ４−３は、直流オフセット成分を含んだデジタルローパスフィルタ１ａ４−１の出力から直流オフセット検出回路１ａ４−２の出力を減算し、直流オフセット成分を除去した信号をセレクタ１ａ４−５に入力する。
【００４０】
理想直流成分発生回路１ａ４−４は、デジタルハイパスフィルタ１ａ４−６に信号を入力しても、デジタルハイパスフィルタ１ａ４−６の出力が変化しない信号をセレクタ１ａ４−５に入力する。例えば、１６ビットの２の補数コードで信号処理する場合は、００００ｈの値をデジタルハイパスフィルタ１ａ４−６に入力すれば、デジタルハイパスフィルタ１ａ４−６の出力が変化しない。つまり、理想直流成分発生回路１ａ４−４は００００ｈの固定値を出力する回路である。
【００４１】
ここで、理想直流成分発生回路１ａ４−４とセレクタ１ａ４−５とを設けた理由について説明する。その理由は、直流オフセット検出回路１ａ４−２がＡ／Ｄ変換器１ａ３のオフセット成分を検出して、減算器１ａ４−３からオフセット成分を除去した信号が出力されるまでの時間に、デジタルハイパスフィルタ１ａ４−６にオフセットを含んだ信号を入力しないためである。
【００４２】
セレクタ１ａ４−５は、減算器１ａ４−３の出力と理想直流成分発生回路１ａ４−４の出力とのどちらかを選択して、デジタルハイパスフィルタ１ａ４−６に入力する。
【００４３】
デジタルハイパスフィルタ１ａ４−６は、セレクタ１ａ４−５の出力に含まれる直流オフセット成分を除去した信号をデジタル信号出力インターフェース１０２から出力する。デジタルハイパスフィルタ１ａ４−６は、ＩＩＲフィルタ、ＦＩＲフィルタのどちらで構成しても良い。デジタルハイパスフィルタ１ａ４−６を設けているのは、以下の理由からである。すなわち、直流オフセット検出回路１ａ４−２と減算器１ａ４−３で１００％オフセットを除去することはできないからである。また、デジタルハイパスフィルタ１ａ４−６はオフセットを除去するだけではなく、低周波数帯も除去するので、一般的には必要である。
【００４４】
タイミング発生回路１ｂは、サンプル・ホールド回路１ａ２、Ａ／Ｄ変換器１ａ３、デジタルローパスフィルタ１ａ４−１およびデジタルハイパスフィルタ１ａ４−６を同位相で動作させるクロックを生成し、直流オフセット検出回路１ａ４−２、減算器１ａ４−３、理想直流成分発生回路１ａ４−４およびセレクタ１ａ４−５を所定のタイミングで動作させる。
【００４５】
図２は本発明の実施の形態のＡ／Ｄ変換システム１００の動作を示すタイミング図である。図２において、時刻０−Ｔ１１間はＡ／Ｄ変換システムパワーオフ期間であり、時刻Ｔ１１−Ｔ１４間はＡ／Ｄ変換システム起動期間であり、時刻Ｔ１４以降はＡ／Ｄ変換システム通常動作期間である。
【００４６】
Ａ／Ｄ変換システムパワーオフ期間の時刻０−Ｔ１１間は、アナログローパスフィルタ１ａ１、サンプル・ホールド回路１ａ２、Ａ／Ｄ変換器１ａ３、デジタルローパスフィルタ１ａ４−１、直流オフセット検出回路１ａ４−２、減算器１ａ４−３、理想直流成分発生回路１ａ４−４、セレクタ１ａ４−５、デジタルハイパスフィルタ１ａ４−６、およびタイミング発生回路１ｂは動作しない。
【００４７】
アナログローパスフィルタ１ａ１、サンプル・ホールド回路１ａ２、Ａ／Ｄ変換器１ａ３、デジタルローパスフィルタ１ａ４−１、理想直流成分発生回路１ａ４−４、デジタルハイパスフィルタ１ａ４−６、およびタイミング発生回路１ｂは、時刻Ｔ１１以降に動作する。
【００４８】
Ａ／Ｄ変換システム起動期間の時刻Ｔ１１−Ｔ１２間は、直流オフセット検出回路１ａ４−２の直流オフセット成分検出期間であり、減算器１ａ４−３は未減算または停止状態であり、セレクタ１ａ４−５は理想直流成分発生回路１ａ４−４の出力を選択し、デジタルハイパスフィルタ１ａ４−６へ入力する。
【００４９】
Ａ／Ｄ変換システム起動期間の時刻Ｔ１２−Ｔ１３間は、直流オフセット検出回路１ａ４−２の直流オフセット成分保持期間であり、減算器１ａ４−３は未減算または停止状態であり、セレクタ１ａ４−５は理想直流成分発生回路１ａ４−４の出力を選択し、デジタルハイパスフィルタ１ａ４−６へ入力する。
【００５０】
Ａ／Ｄ変換システム起動期間の時刻Ｔ１３−Ｔ１４間は、直流オフセット検出回路１ａ４−２の直流オフセット成分保持期間であり、減算器１ａ４−３は減算動作をし、セレクタ１ａ４−５は理想直流成分発生回路１ａ４−４の出力を選択し、デジタルハイパスフィルタ１ａ４−６へ入力する。
【００５１】
Ａ／Ｄ変換システム通常期間の時刻Ｔ１４以降は、直流オフセット検出回路１ａ４−２の直流オフセット成分保持期間であり、減算器１ａ４−３は減算動作状態であり、セレクタ１ａ４−５は減算器１ａ４−３の出力を選択し、デジタルハイパスフィルタ１ａ４−６へ入力する。
【００５２】
タイミング発生回路１ｂは、時刻Ｔ１１以降に、サンプル・ホールド回路１ａ２、Ａ／Ｄ変換器１ａ３、デジタルローパスフィルタ１ａ４−１、直流オフセット検出回路１ａ４−２、減算器１ａ４−３、理想直流成分発生回路１ａ４−４、セレクタ１ａ４−５、デジタルハイパスフィルタ１ａ４−６の動作タイミング信号を発生する。
【００５３】
図３は減算器１ａ４−３の出力例で、横軸は時間ｔを示し、縦軸は振幅を示している。
【００５４】
時刻Ｔ１１よりＡ／Ｄ変換システムが動作を開始し、直流オフセット成分を含んだ信号がデジタルローパスフィルタ１ａ４−１に入力されるため、デジタルローパスフィルタ１ａ４−１の出力としては時刻Ｔ１−Ｔ１ａ間で、直流オフセット成分を含んだ信号が安定して一定レベルになる。すなわち、時刻Ｔ１−Ｔ１ａはデジタルローパスフィルタの起動安定時間である。
【００５５】
減算器１ａ４−３は、時刻Ｔ１１−Ｔ１３間には直流オフセット検出回路１ａ４−２の出力を減算しないため、減算器１ａ４−３はデジタルローパスフィルタ１ａ４−１の出力と同じ信号を出力する。
【００５６】
時刻Ｔ１３より、減算器１ａ４−３は直流オフセット検出回路１ａ４−２の出力を減算するため、減算器１ａ４−３は直流オフセット成分を除去した信号を出力する。
【００５７】
図４は、本発明の実施の形態のＡ／Ｄ変換システムの出力波形例、つまりデジタルハイパスフィルタ１ａ４−６の出力例で、横軸は時間ｔを示し、縦軸は振幅を示している。
【００５８】
時刻Ｔ１１よりＡ／Ｄ変換システムが動作を開始し、セレクタ１ａ４−５は理想直流成分発生回路１ａ４−４の出力を選択しているため、デジタルハイパスフィルタ１ａ４−６は理想直流成分を除去した信号を出力する。つまり、直流オフセット成分を入力した際に発生するインパルス応答による出力波形の挙動はない。
【００５９】
さらに、時刻Ｔ１４より、セレクタ１ａ４−５は減算器１ａ４−３の出力を選択するが、時刻Ｔ１４以降の減算器１ａ４−３の出力は直流オフセット成分を除去した信号のため、デジタルハイパスフィルタ１ａ４−６の出力は直流オフセット成分を入力した際に発生するインパルス応答による出力波形の挙動はない。したがって、ポップ音が発生しない。
【００６０】
以上のように本発明の実施の形態のＡ／Ｄ変換システム１００によれば、カットオフ周波数が２０Ｈｚ以下という時定数を持つデジタルハイパスフィルタに直流オフセット成分が入力されることがないため、デジタルハイパスフィルタ１ａ４−６は直流オフセット成分のキャンセル時間が不要になり、ポップ音を発生しない。Ａ／Ｄ変換システム１００としては、従来技術と比較して直流オフセット成分除去に要する時間を短縮することができる。さらに、直流オフセット成分により発生するポップ音を抑えることができる。
【産業上の利用可能性】
【００６１】
本発明にかかるデジタルフィルタを備えたＡ／Ｄ変換システムは、音声、及びオーディオ分野のアナログ信号の録音装置として有効である。また、デジタル無線電話などに用いられるデジタルフィルタを備えたＡ／Ｄ変換システムにも応用できる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態のＡ／Ｄ変換システムの構成を示す回路図である。
【図２】本発明の実施の形態のＡ／Ｄ変換システムの動作を示すタイミングチャートである。
【図３】本発明の実施の形態のＡ／Ｄ変換システムにおける減算器の出力例を示す波形図である。
【図４】本発明の実施の形態のＡ／Ｄ変換システムにおけるデジタルローパスフィルタの出力例を示す波形図である。
【図５】従来のＡ／Ｄ変換システムの構成を示す回路図である。
【図６】従来のＡ／Ｄ変換システムにおけるデジタルバンドパスフィルタの出力例を示す波形図である。
【符号の説明】
【００６３】
１００、５００：Ａ／Ｄ変換システム
１０１、５０１：入力端子
１０２、５０２：デジタル信号出力インターフェース
１ａ１、５ａ１：アナログローパスフィルタ
１ａ２、５ａ２：サンプル・ホールド回路
１ａ３、５ａ３：Ａ／Ｄ変換器
１ａ４−１：デジタルローパスフィルタ
１ａ４−２：直流オフセット検出回路
１ａ４−２−１：平均化処理回路
１ａ４−２−２：レジスタ
１ａ４−３：減算器
１ａ４−４：理想直流成分生成回路
１ａ４−５：セレクタ
１ａ４−６：デジタルハイパスフィルタ
５ａ４：デジタルバンドパスフィルタ
１ｂ、５ｂ：タイミング発生回路
６０１ａ、６０２ａ：インパルス応答
【図１】
2008271370.tif 000003
【図２】
2008271370.tif 000004
【図３】
2008271370.tif 000005
【図４】
2008271370.tif 000006
【図５】
2008271370.tif 000007
【図６】
2008271370.tif 000008