(57)【要約】【課題】書き込み電流の低減と読み出し時のＭＲ比の向上を同時に実現する。【解決手段】本発明の例に関わる磁気抵抗効果素子は、磁化方向が互いに逆向きに固定される第１及び第２強磁性層11A, 11Bと、第１及び第２強磁性層11A, 11Bの間に配置され、磁化方向が変化する第３強磁性層12と、第１強磁性層11A及び第３強磁性層12の間に配置される第１非磁性層13Aと、第２強磁性層11B及び前記第３強磁性層12の間に配置される第２非磁性層13Bとを備える。読み出し電圧Irをバイアスしたときに、第１ユニットU1のＭＲ比は、インバース状態にあり、第２ユニットU2のＭＲ比は、ノーマル状態にある。書き込み電圧Iw”0”, Iw”1”をバイアスしたときに、第１及び第２ユニットU1, U2のＭＲ比は、共に、ノーマル状態にある。【選択図】図１７
2008187048.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が互いに逆向きに固定される第１及び第２強磁性層と、前記第１及び第２強磁性層の間に配置され、磁化方向が変化する第３強磁性層と、前記第１及び第３強磁性層の間に配置される第１非磁性層と、前記第２及び第３強磁性層の間に配置される第２非磁性層とを具備し、
前記第１及び第２強磁性層の間に読み出し電圧をバイアスしたときに、前記第１強磁性層、前記第１非磁性層及び前記第３強磁性層から構成される第１ユニットのＭＲ比は、インバース状態にあり、前記第２強磁性層、前記第２非磁性層及び前記第３強磁性層から構成される第２ユニットのＭＲ比は、ノーマル状態にあり、
前記第１及び第２強磁性層の間に書き込み電圧をバイアスしたときに、前記第１及び第２ユニットのＭＲ比は、共に、前記ノーマル状態又は前記インバース状態にある
ことを特徴とする磁気抵抗効果素子。
【請求項２】
磁化方向が互いに同じ向きに固定される第１及び第２強磁性層と、前記第１及び第２強磁性層の間に配置され、磁化方向が変化する第３強磁性層と、前記第１及び第３強磁性層の間に配置される第１非磁性層と、前記第２及び第３強磁性層の間に配置される第２非磁性層とを具備し、
前記第１及び第２強磁性層の間に読み出し電圧をバイアスしたときに、前記第１強磁性層、前記第１非磁性層及び前記第３強磁性層から構成される第１ユニットのＭＲ比、及び、前記第２強磁性層、前記第２非磁性層及び前記第３強磁性層から構成される第２ユニットのＭＲ比は、共に、ノーマル状態又はインバース状態にあり、
前記第１及び第２強磁性層の間に書き込み電圧をバイアスしたときに、前記第１ユニットのＭＲ比は、前記インバース状態にあり、前記第２ユニットのＭＲ比は、前記ノーマル状態にある
ことを特徴とする磁気抵抗効果素子。
【請求項３】
前記第１及び第２ユニットのＭＲ比は、バイアス依存性を有し、前記第１及び第２ユニットのＭＲ比のうちの１つは、前記読み出し電圧と前記書き込み電圧との間の領域で、前記ノーマル状態及び前記インバース状態のうちの一方から他方に変化することを特徴とする請求項１又は２に記載の磁気抵抗効果素子。
【請求項４】
前記第１及び第２非磁性層は、絶縁体又は半導体から構成され、トンネル磁気抵抗効果を発生させることを特徴とする請求項３に記載の磁気抵抗効果素子。
【請求項５】
前記第１及び第２ユニットのＭＲ比の１つは、バイアス依存性を有し、前記第１及び第２ユニットのＭＲ比のうち前記バイアス依存性を有するものは、前記読み出し電圧と前記書き込み電圧との間の領域で、前記ノーマル状態及び前記インバース状態のうちの一方から他方に変化することを特徴とする請求項１又は２に記載の磁気抵抗効果素子。
【請求項６】
前記第１ユニットが前記バイアス依存性を有する場合、前記第１非磁性層は、絶縁体又は半導体から構成され、トンネル磁気抵抗効果を発生させることを特徴とする請求項５に記載の磁気抵抗効果素子。
【請求項７】
前記第２ユニットが前記バイアス依存性を有する場合、前記第２非磁性層は、絶縁体又は半導体から構成され、トンネル磁気抵抗効果を発生させることを特徴とする請求項５に記載の磁気抵抗効果素子。
【請求項８】
前記第１、第２及び第３強磁性層の磁化方向は、これらがスタックされる方向であることを特徴とする請求項１乃至７のいずれか１項に記載の磁気抵抗効果素子。
【請求項９】
前記第１、第２及び第３強磁性層の磁化方向は、これらがスタックされる方向に対して垂直な方向であることを特徴とする請求項１乃至７のいずれか１項に記載の磁気抵抗効果素子。
【請求項１０】
前記書き込み電圧の向きは、書き込みデータの値に応じて変化することを特徴とする請求項１乃至９のいずれか１項に記載の磁気抵抗効果素子。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の磁気抵抗効果素子をメモリセルとして備えることを特徴とする磁気ランダムアクセスメモリ。
【請求項１２】
磁化方向が固定される第１強磁性層と、磁化方向が変化する第２強磁性層と、前記第１及び第２強磁性層の間に配置される非磁性層とを具備し、
第１データを書き込むために前記第１及び第２強磁性層の間に第１書き込み電圧をバイアスしたときのＭＲ比がノーマル状態にあり、
第２データを書き込むために前記第１及び第２強磁性層の間に第２書き込み電圧をバイアスしたときのＭＲ比がインバース状態にある
ことを特徴とする磁気抵抗効果素子。
【請求項１３】
前記第１及び第２書き込み電圧の向きは同じであることを特徴とする請求項１２に記載の磁気抵抗効果素子。
【請求項１４】
前記第１及び第２書き込み電圧の大きさは異なることを特徴とする請求項１２又は１３に記載の磁気抵抗効果素子。
【請求項１５】
前記第１及び第２強磁性層の間に読み出し電圧をバイアスしたときのＭＲ比は、前記ノーマル状態又は前記インバース状態にあることを特徴とする請求項１２乃至１４のいずれか１項に記載の磁気抵抗効果素子。
【請求項１６】
前記ＭＲ比は、バイアス依存性を有し、前記第１及び第２書き込み電圧の間の領域で、前記ノーマル状態及び前記インバース状態のうちの一方から他方に変化することを特徴とする請求項１２乃至１５のいずれか１項に記載の磁気抵抗効果素子。
【請求項１７】
前記非磁性層は、絶縁体又は半導体から構成され、トンネル磁気抵抗効果を発生させることを特徴とする請求項１６に記載の磁気抵抗効果素子。
【請求項１８】
前記第１及び第２強磁性層の磁化方向は、これらがスタックされる方向であることを特徴とする請求項１２乃至１７のいずれか１項に記載の磁気抵抗効果素子。
【請求項１９】
前記第１及び第２強磁性層の磁化方向は、これらがスタックされる方向に対して垂直な方向であることを特徴とする請求項１２乃至１７のいずれか１項に記載の磁気抵抗効果素子。
【請求項２０】
請求項１２乃至１９のいずれか１項に記載の磁気抵抗効果素子をメモリセルとして備えることを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアルピン構造の磁気抵抗効果素子に関する。
【背景技術】
【０００２】
近年、新しい原理に基づいてデータを記憶するメモリ素子が多数提案されている。そのなかでも、トンネル磁気抵抗効果(TMR: Tunneling Magneto Resistive)を利用する磁気抵抗効果素子(magneto-resistive element)は、磁気ランダムアクセスメモリ(MRAM: Magnetic Random Access Memory)のメモリセルや、リコンフィギャブル(reconfigurable)なロジック回路を構成するＦＥＴ(Field Effect Transistor)などへの応用が期待されている（例えば、特許文献１及び非特許文献１参照）。
【０００３】
磁気抵抗効果素子の基本構造は、磁化方向が固定されるピンド層(pinned layer)と、磁化方向が変化するフリー層(free layer)と、それらの間のトンネルバリア層(tunneling barrier layer)とから構成される。そして、ピンド層とフリー層の磁化方向の相対関係、即ち、両者の磁化方向が同じ（平行）か、又は、逆（反平行）かによってデータを記憶する。
【０００４】
ここで、磁気抵抗効果素子に対するデータの書き込みについては、素子の微細化と書き込み電流（スピン注入電流）の低電流化との両立を図れるスピン角運動量移動(SMT: Spin Momentum Transfer)書き込み方式（以下、スピン注入書き込み方式）が有力である。
【０００５】
スピン注入書き込み(spin injection writing)方式では、フリー層の磁化方向を反転させるために必要な書き込み電流Icは、電流密度で規定される。フリー層の磁化方向を反転させるために必要な電流密度は、臨界電流密度Jcと呼ばれ、書き込み時には、これを超える密度の書き込み電流Icが必要とされる。
【０００６】
スピン注入書き込み方式の利点は、臨界電流密度Jcを一定とすると、磁気抵抗効果素子のサイズが小さくなるに従い、書き込み電流Icの値も小さくなる、という点にある。このため、原理的には、スケーラビリティ(scalability)に優れ、例えば、256メガビットを超えるような大容量の磁気ランダムアクセスメモリの実現も不可能ではない。
【０００７】
しかし、そのために解決しなければならない課題も多い。
【０００８】
その一つに臨界電流密度Jcの低減がある。これが低減されない限り、磁気抵抗効果素子のサイズを一定としたときの書き込み電流Icの低減はあり得ないからである。
【０００９】
そこで考案された技術がデュアルピン構造である。
【００１０】
デュアルピン構造とは、フリー層の両側にそれぞれ非磁性層（例えば、トンネルバリア層）を介してピンド層を設ける構造のことである。この構造によれば、書き込み時に、スピン偏極された電子が２つのピンド層からフリー層に注入されるため、ピンド層が１つの基本構造に比べて、臨界電流密度Jcを1/2又はそれ以下にすることができる。
【００１１】
ところが、デュアルピン構造は、磁気抵抗効果素子のＭＲ(magneto-resistive)比の低下、という新たな問題を発生させる。即ち、読み出し時に、”0”-データの抵抗値と”1”-データの抵抗値との間に十分なマージンを確保することができなくなる。
【特許文献１】米国特許第6,256,223号明細書
【非特許文献１】C. Slonczewski, “Current-driven ecitation of magnetic multilayers”, JORNAL OF MAGNETISM AND MAGNETIC MATERIALS, VOLUME 159, 1996, p.L1-L7
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の例では、デュアルピン構造の磁気抵抗効果素子において、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を可能にする技術を提案する。
【課題を解決するための手段】
【００１３】
本発明の例に関わる磁気抵抗効果素子は、磁化方向が互いに逆向きに固定される第１及び第２強磁性層と、第１及び第２強磁性層の間に配置され、磁化方向が変化する第３強磁性層と、第１及び第３強磁性層の間に配置される第１非磁性層と、第２及び第３強磁性層の間に配置される第２非磁性層とを備え、第１及び第２強磁性層の間に読み出し電圧をバイアスしたときに、第１強磁性層、第１非磁性層及び第３強磁性層から構成される第１ユニットのＭＲ比は、インバース状態にあり、第２強磁性層、第２非磁性層及び第３強磁性層から構成される第２ユニットのＭＲ比は、ノーマル状態にあり、第１及び第２強磁性層の間に書き込み電圧をバイアスしたときに、第１及び第２ユニットのＭＲ比は、共に、ノーマル状態又はインバース状態にある。
【００１４】
本発明の例に関わる磁気抵抗効果素子は、磁化方向が互いに同じ向きに固定される第１及び第２強磁性層と、第１及び第２強磁性層の間に配置され、磁化方向が変化する第３強磁性層と、第１及び第３強磁性層の間に配置される第１非磁性層と、第２及び第３強磁性層の間に配置される第２非磁性層とを備え、第１及び第２強磁性層の間に読み出し電圧をバイアスしたときに、第１強磁性層、第１非磁性層及び第３強磁性層から構成される第１ユニットのＭＲ比、及び、第２強磁性層、第２非磁性層及び第３強磁性層から構成される第２ユニットのＭＲ比は、共に、ノーマル状態又はインバース状態にあり、第１及び第２強磁性層の間に書き込み電圧をバイアスしたときに、第１ユニットのＭＲ比は、インバース状態にあり、第２ユニットのＭＲ比は、ノーマル状態にある。
【発明の効果】
【００１５】
本発明の例によれば、デュアルピン構造の磁気抵抗効果素子において、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１７】
１．  概要  
本発明の例では、第１強磁性層（ピンド層）／第１非磁性層／第３強磁性層（フリー層）／第２非磁性層／第２強磁性層（ピンド層）から構成されるデュアルピン構造の磁気抵抗効果素子を対象とする。
【００１８】
ここで、／は、その両側に存在する層が互いに接触してスタックされていることを意味するものとする。以下、同じ。
【００１９】
また、第１強磁性層／第１非磁性層／第３強磁性層を第１ユニットとし、第３強磁性層／第２非磁性層／第２強磁性層を第２ユニットとする。
【００２０】
そして、第１及び第２強磁性層の磁化方向が反平行の関係にある場合、磁気抵抗効果素子に読み出し電圧をバイアスしたときの、第１及び第２ユニットのＭＲ比の一方をインバース状態とし、他方をノーマル状態とし、磁気抵抗効果素子に書き込み電圧をバイアスしたときの、第１及び第２ユニットのＭＲ比の両方をノーマル状態又はインバース状態とする。
【００２１】
また、第１及び第２強磁性層の磁化方向が平行の関係にある場合、磁気抵抗効果素子に読み出し電圧をバイアスしたときの、第１及び第２ユニットのＭＲ比の両方をノーマル状態又はインバース状態とし、磁気抵抗効果素子に書き込み電圧をバイアスしたときの、第１及び第２ユニットのＭＲ比の一方をインバース状態とし、他方をノーマル状態とする。
【００２２】
尚、磁化方向が反平行であるとは、第１及び第２強磁性層の磁化方向が逆向き又は実質的に逆向きとみなせる場合の他、両者の磁化方向のなす角度θが90°＜θ≦180°の範囲にある場合も含む。
【００２３】
また、磁化方向が平行であるとは、第１及び第２強磁性層の磁化方向が同じ向き又は実質的に同じ向きとみなせる場合の他、両者の磁化方向のなす角度θが0°≦θ＜180°の範囲にある場合も含む。
【００２４】
これにより、デュアルピン構造の磁気抵抗効果素子において、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【００２５】
２．  デュアルピン構造  
まず、本発明の例の対象となるデュアルピン構造の磁気抵抗効果素子について説明する。
【００２６】
図１及び図２は、デュアルピン構造の磁気抵抗効果素子を示している。
【００２７】
基本構造は、ピンド層１１Ａ／スペーサ層１３Ａ／フリー層１２／スペーサ層１３Ｂ／ピンド層１１Ｂである。矢印は、磁化の向きを示している。
【００２８】
ピンド層１１Ａ，１１Ｂは、強磁性体から構成され、例えば、ピン層(pin layer)としての反強磁性体により磁化方向が固定される。フリー層１２は、強磁性体から構成され、書き込み電流（スピン注入電流）により磁化方向が変化する。
【００２９】
スペーサ層１３Ａ，１３Ｂは、非磁性材料から構成される。非磁性材料を絶縁体又は半導体とすれば、スペーサ層１３Ａ，１３Ｂは、トンネルバリア層となるため、トンネル磁気抵抗効果を発生させることができる。
【００３０】
ピンド層１１Ａ，１１Ｂの少なくとも１つに関しては、図３に示すように、ＳＡＦ(Synthetic anti-ferromagnetic)構造などの磁性層／非磁性層／磁性層構造としてもよいし、図４に示すように、反強磁性層１４を付加してもよい。
【００３１】
フリー層１２に関しては、図５に示すように、複数の磁性層の積層構造としてもよいし、図６に示すように、ＳＡＦ構造などの磁性層／非磁性層／磁性層構造としてもよい。
【００３２】
スペーサ層１３Ａ，１３Ｂに関しては、そのうちの少なくとも１つがトンネルバリア層として機能すれば、残りについては、非磁性材料を導電体としても構わない。
【００３３】
図１の構造と図２の構造の異なる点は、ピンド層１１Ａ，１１Ｂの磁化の向きにある。図１の構造では、ピンド層１１Ａ，１１Ｂの磁化方向が互いに逆向きに固定されるのに対し、図２の構造では、ピンド層１１Ａ，１１Ｂの磁化方向が互いに同じ向きに固定される。
【００３４】
ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向（垂直磁化）である。
【００３５】
但し、これに限られることはなく、ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）を、これらがスタックされる方向に対して垂直な方向（面内磁化）としてもよい。
【００３６】
尚、磁化容易軸方向とは、外部磁界のない状態でマクロな強磁性体の内部エネルギーが最も低くなる自発磁化の方向のことである。また、磁化困難軸方向とは、外部磁界のない状態でマクロな強磁性体の内部エネルギーが最も高くなる自発磁化の方向のことである。
【００３７】
デュアルピン構造によれば、臨界電流密度Jcの低減により、磁気抵抗効果素子のサイズを一定としたときの書き込み電流（スピン注入電流）の低減を図ることができる。
【００３８】
ここで、ピンド層１１Ａ／スペーサ層１３Ａ／フリー層１２を第１ユニットＵ１とし、フリー層１２／スペーサ層１３Ｂ／ピンド層１１Ｂを第２ユニットＵ２とする。
【００３９】
図１の構造では、第１ユニットＵ１のピンド層１１Ａの磁化は、紙面上向き、第２ユニットＵ２のピンド層１１Ｂの磁化は、紙面下向きである。この場合、デュアルピン構造による効果、即ち、書き込み電流の低減を実現できる。
【００４０】
しかし、フリー層１２の磁化が紙面下向き（実線）のとき、第１ユニットＵ１の磁化状態は、反平行(anti-parallel)であるのに対し、第２ユニットＵ２の磁化状態は、平行(parallel)である。
【００４１】
同様に、フリー層１２の磁化が紙面上向き（破線）のとき、第１ユニットＵ１の磁化状態は、平行であるのに対し、第２ユニットＵ２の磁化状態は、反平行である。
【００４２】
このため、読み出し時に、第１ユニットＵ１によるＭＲ比と第２ユニットＵ２によるＭＲ比とが相殺し合う。
【００４３】
従って、磁気抵抗効果素子としてＭＲ比を確保するためには、例えば、スペーサ層１３Ａ，１３Ｂの材料や厚さなどを異ならせ、第１及び第２ユニットＵ１，Ｕ２のＭＲ比に差を付けなければならない。
【００４４】
ところが、第１ユニットＵ１によるＭＲ比と第２ユニットＵ２によるＭＲ比とが相殺し合うことに変わりはないため、結果として、十分に大きなＭＲ比を確保することが難しい。
【００４５】
図２の構造では、第１及び第２ユニットＵ１，Ｕ２のピンド層１１Ａの磁化が同じ向き、本例では、共に紙面上向きである。
【００４６】
この場合、フリー層１２の磁化が紙面下向き（実線）のとき、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に反平行である。また、フリー層１２の磁化が紙面上向き（破線）のとき、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に平行である。
【００４７】
従って、読み出し時には、第１ユニットＵ１によるＭＲ比と第２ユニットＵ２によるＭＲ比とが相殺されるこがなく、十分に大きなＭＲ比を確保できる。
【００４８】
しかし、第１及び第２ユニットＵ１，Ｕ２のピンド層１１Ａの磁化が同じ向きであるため、第１及び第２ユニットＵ１，Ｕ２の磁化状態を平行にするとき、スピン偏極された電子の反射による磁化反転効率の向上という効果が得られない。また、第１及び第２ユニットＵ１，Ｕ２の磁化状態を反平行にするのが困難になる。
【００４９】
本発明の例では、このような問題の全てをＴＭＲ（トンネル磁気抵抗効果）比のバイアス依存性を利用することにより一気に解決する。
【００５０】
３．  ノーマル状態／インバース状態  
磁気抵抗効果素子のＭＲ比には、プラスとマイナスが存在する。
【００５１】
ＭＲ比がプラスの状態をノーマル(normal)状態とし、そのようなＭＲ比を生じさせるトンネル磁気抵抗効果をノーマルＴＭＲ効果と定義する。また、ＭＲ比がマイナスの状態をインバース(inverse)状態とし、そのようなＭＲ比を生じさせるトンネル磁気抵抗効果をインバースＴＭＲ効果と定義する。
【００５２】
具体的に示すと、以下のようになる。
【００５３】
ＭＲ比がノーマル状態の場合、ピンド層とフリー層の磁化状態が平行のときの抵抗値をＲｐ、反平行のときの抵抗値をＲａｐとすると、  
Ｒａｐ＞Ｒｐ  
となる。この時のＭＲ比は、  
ＭＲ比＝［（Ｒａｐ−Ｒｐ）／Ｒｐ］×１００  ＞  ０  
で表される。
【００５４】
ＭＲ比がインバース状態の場合、ピンド層とフリー層の磁化状態が平行のときの抵抗値をＲｐ、反平行のときの抵抗値をＲａｐとすると、  
Ｒａｐ＜Ｒｐ  
となる。この時のＭＲ比は、  
ＭＲ比＝［（Ｒａｐ−Ｒｐ）／Ｒｐ］×１００  ＜  ０  
で表される。
【００５５】
ところで、トンネル磁気抵抗効果素子のＭＲ比、即ち、ＴＭＲ比は、バイアス依存性を有する。
【００５６】
例えば、バイアス電圧が零の状態でＴＭＲ比がノーマル状態の場合、バイアス電圧が増加するに従い、ＴＭＲ比は小さくなり、バイアス電圧が所定値になると、ＴＭＲ比が零になる。そして、さらにバイアス電圧を増加させていくと、ＴＭＲ比（絶対値）は、インバース状態となって再び大きくなる。
【００５７】
また、バイアス電圧が零の状態でＴＭＲ比がインバース状態の場合、バイアス電圧が増加するに従い、ＴＭＲ比（絶対値）は小さくなり、バイアス電圧が所定値になると、ＴＭＲ比が零になる。そして、さらにバイアス電圧を増加させていくと、ＴＭＲ比は、ノーマル状態となって再び大きくなる。
【００５８】
ＴＭＲ比のノーマル状態／インバース状態は、書き込み、即ち、フリー層に対するスピン注入トルクの作用にも影響を与える。
【００５９】
例えば、ＴＭＲ比がノーマル状態の場合、フリー層からピンド層に向かって書き込み電流が流れるときは、ピンド層の磁化方向と同じ向きにスピン偏極された電子がピンド層を通過してフリー層にスピン注入トルクを与えるため、フリー層の磁化方向は、ピンド層の磁化方向と同じ（平行）になる。
【００６０】
また、ピンド層からフリー層に向かって書き込み電流が流れるときは、ピンド層の磁化方向と逆向きにスピン偏極された電子がピンド層に反射されてフリー層にスピン注入トルクを与えるため、フリー層の磁化方向は、ピンド層の磁化方向と逆（反平行）になる。
【００６１】
これに対し、ＴＭＲ比がインバース状態の場合、フリー層からピンド層に向かって書き込み電流が流れるときは、ピンド層の磁化方向と逆向きにスピン偏極された電子がピンド層を通過してフリー層にスピン注入トルクを与えるため、フリー層の磁化方向は、ピンド層の磁化方向と逆（反平行）になる。
【００６２】
また、ピンド層からフリー層に向かって書き込み電流が流れるときは、フリー層からピンド層に流れる電子のうち、ピンド層の磁化方向と同じ向きにスピン偏極された電子がピンド層に反射されてフリー層にスピン注入トルクを与えるため、フリー層の磁化方向は、ピンド層の磁化方向と同じ（平行）になる。
【００６３】
このように、ＴＭＲ比は、バイアス電圧に応じてノーマル状態又はインバース状態になると共に、ＴＭＲ比がノーマル状態であるか、又は、インバース状態であるかは、読み出し／書き込み動作に重大な影響を与える。
【００６４】
従って、ＴＭＲ比のバイアス依存性を制御すると共に、書き込み電圧及び読み出し電圧を適切な値に設定することにより、書き込み電流の低減と読み出し時のＭＲ比の向上とを同時に実現できる。
【００６５】
尚、本発明の例は、図１及び図２の第１及び第２ユニットＵ１，Ｕ２の少なくとも１つのＭＲ比がバイアス依存性を有していればよいため、スペーサ層１３Ａ，１３Ｂの少なくとも１つをトンネルバリア層とする。
【００６６】
４．  実施の形態  
(1)   ２つのピンド層の磁化方向が逆の場合  
図７乃至図１０は、２つのピンド層の磁化方向が逆向きに固定された磁気抵抗効果素子の書き込み／読み出し時の状態を示している。
【００６７】
まず、電子スピンの向きについて以下のように定義する。  
電子スピンが紙面上方向を向いている状態をアップスピンと称し、電子スピンが紙面下方向を向いている状態をダウンスピンと称する。
【００６８】
ピンド層内及びフリー層内の矢印は、磁化の向きを示している。
【００６９】
磁気抵抗効果素子の構造は図１で既に説明したので、ここでは、その説明については省略する。
【００７０】
A.  第１例  
図７及び図８の例は、磁気抵抗効果素子に書き込み電圧をバイアスしたときに、第１及び第２ユニットＵ１，Ｕ２のＭＲ比が共にノーマル状態になり、読み出し電圧をバイアスしたときに、第１ユニットＵ１のＭＲ比がインバース状態、第２ユニットのＭＲ比がノーマル状態になる点に特徴を有する。
【００７１】
まず、図７に示すように、フリー層１２の磁化が紙面下向きである場合に、これを紙面上向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（バイアス電圧）Ｖｗ“１”を印加する。書き込み電圧Ｖｗ“１”は、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【００７２】
このようなピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にするバイアスを正のバイアス電圧と定義する。
【００７３】
この時、書き込み電流（スピン注入電流）Ｉｗ“１”は、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。
【００７４】
このため、紙面上向きにスピン偏極された電子（アップスピン）は、ピンド層１１Ａを通過してフリー層１２にスピン注入トルクを与える。また、アップスピンは、ピンド層１１Ｂで反射してフリー層１２にスピン注入トルクを与える。
【００７５】
従って、フリー層１２の磁化は、紙面下向きから紙面上向きに変化する。
【００７６】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“１”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【００７７】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１ユニットＵ１がインバース状態、第２ユニットＵ２がノーマル状態である。
【００７８】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が平行であるため、高抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が反平行であるため、高抵抗状態になる。
【００７９】
つまり、いずれも高抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【００８０】
次に、図８に示すように、フリー層１２の磁化が紙面上向きである場合に、これを紙面下向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（バイアス電圧）Ｖｗ“０”を印加する。書き込み電圧Ｖｗ“０”は、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にする。
【００８１】
このようなピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にするバイアスを負のバイアス電圧と定義する。
【００８２】
この時、書き込み電流（スピン注入電流）Ｉｗ“０”は、ピンド層１１Ａからピンド層１１Ｂに向かって流れる。
【００８３】
このため、紙面下向きにスピン偏極された電子（ダウンスピン）は、ピンド層１１Ｂを通過してフリー層１２にスピン注入トルクを与える。また、ダウンスピンは、ピンド層１１Ａで反射してフリー層１２にスピン注入トルクを与える。
【００８４】
従って、フリー層１２の磁化は、紙面上向きから紙面下向きに変化する。
【００８５】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“０”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【００８６】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１ユニットＵ１がインバース状態、第２ユニットＵ２がノーマル状態である。
【００８７】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が反平行であるため、低抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が平行であるため、低抵抗状態になる。
【００８８】
つまり、いずれも低抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【００８９】
尚、図７及び図８の読み出し時の状態として、第１ユニットＵ１をノーマル状態とし、第２ユニットＵ２をインバース状態としてもよい。
【００９０】
この場合、図７に示す状態、即ち、フリー層１２の磁化が紙面上向きでは、第１及び第２ユニットＵ１，Ｕ２は、共に、低抵抗状態になり、図８に示す状態、即ち、フリー層１２の磁化が紙面下向きでは、第１及び第２ユニットＵ１，Ｕ２は、共に、高抵抗状態になる。
【００９１】
また、読み出し電圧Ｖｒについては、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にしたが、これに代えて、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にしてもよい。
【００９２】
B.  第２例  
図９及び図１０の例は、磁気抵抗効果素子に書き込み電圧をバイアスしたときに、第１及び第２ユニットＵ１，Ｕ２のＭＲ比が共にインバース状態になり、読み出し電圧をバイアスしたときに、第１ユニットＵ１のＭＲ比がインバース状態、第２ユニットのＭＲ比がノーマル状態になる点に特徴を有する。
【００９３】
まず、図９に示すように、フリー層１２の磁化が紙面下向きである場合に、これを紙面上向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を印加する。書き込み電圧Ｖｗ“１”は、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にする。
【００９４】
この時、書き込み電流（スピン注入電流）Ｉｗ“１”は、ピンド層１１Ａからピンド層１１Ｂに向かって流れる。
【００９５】
このため、紙面上向きにスピン偏極された電子（アップスピン）は、ピンド層１１Ｂを通過してフリー層１２にスピン注入トルクを与える。また、アップスピンは、ピンド層１１Ａで反射してフリー層１２にスピン注入トルクを与える。
【００９６】
従って、フリー層１２の磁化は、紙面下向きから紙面上向きに変化する。
【００９７】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“１”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【００９８】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１ユニットＵ１がインバース状態、第２ユニットＵ２がノーマル状態である。
【００９９】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が平行であるため、高抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が反平行であるため、高抵抗状態になる。
【０１００】
つまり、いずれも高抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０１０１】
次に、図１０に示すように、フリー層１２の磁化が紙面上向きである場合に、これを紙面下向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を印加する。書き込み電圧Ｖｗ“０”は、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１０２】
この時、書き込み電流（スピン注入電流）Ｉｗ“０”は、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。
【０１０３】
このため、紙面下向きにスピン偏極された電子（ダウンスピン）は、ピンド層１１Ａを通過してフリー層１２にスピン注入トルクを与える。また、ダウンスピンは、ピンド層１１Ｂで反射してフリー層１２にスピン注入トルクを与える。
【０１０４】
従って、フリー層１２の磁化は、紙面上向きから紙面下向きに変化する。
【０１０５】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“０”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１０６】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１ユニットＵ１がインバース状態、第２ユニットＵ２がノーマル状態である。
【０１０７】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が反平行であるため、低抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が平行であるため、低抵抗状態になる。
【０１０８】
つまり、いずれも低抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０１０９】
尚、図９及び図１０の読み出し時の状態として、第１ユニットＵ１をノーマル状態とし、第２ユニットＵ２をインバース状態としてもよい。
【０１１０】
この場合、図９に示す状態、即ち、フリー層１２の磁化が紙面上向きでは、第１及び第２ユニットＵ１，Ｕ２は、共に、低抵抗状態になり、図１０に示す状態、即ち、フリー層１２の磁化が紙面下向きでは、第１及び第２ユニットＵ１，Ｕ２は、共に、高抵抗状態になる。
【０１１１】
また、読み出し電圧Ｖｒについては、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にしたが、これに代えて、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にしてもよい。
【０１１２】
(2)   ２つのピンド層の磁化方向が同じ場合  
図１１乃至図１４は、２つのピンド層の磁化方向が同じ向きに固定された磁気抵抗効果素子の書き込み／読み出し時の状態を示している。
【０１１３】
まず、電子スピンの向きについては、２つのピンド層の磁化方向が逆の場合と同様に、紙面上方向を向いている状態をアップスピンと称し、紙面下方向を向いている状態をダウンスピンと称する。
【０１１４】
A.  第１例  
図１１及び図１２の例は、磁気抵抗効果素子に書き込み電圧をバイアスしたときに、第１ユニットＵ１のＭＲ比がノーマル状態、第２ユニットのＭＲ比がインバース状態になり、読み出し電圧をバイアスしたときに、第１及び第２ユニットＵ１，Ｕ２のＭＲ比が共にノーマル状態になる点に特徴を有する。
【０１１５】
まず、図１１に示すように、フリー層１２の磁化が紙面下向きである場合に、これを紙面上向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を印加する。書き込み電圧Ｖｗ“０”は、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１１６】
この時、書き込み電流（スピン注入電流）Ｉｗ“０”は、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。
【０１１７】
このため、紙面上向きにスピン偏極された電子（アップスピン）は、ピンド層１１Ａを通過してフリー層１２にスピン注入トルクを与える。また、アップスピンは、ピンド層１１Ｂで反射してフリー層１２にスピン注入トルクを与える。
【０１１８】
従って、フリー層１２の磁化は、紙面下向きから紙面上向きに変化する。
【０１１９】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“０”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１２０】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１及び第２ユニットＵ１，Ｕ２が共にノーマル状態である。
【０１２１】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が平行であるため、低抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が平行であるため、低抵抗状態になる。
【０１２２】
つまり、いずれも低抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０１２３】
次に、図１２に示すように、フリー層１２の磁化が紙面上向きである場合に、これを紙面下向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を印加する。書き込み電圧Ｖｗ“１”は、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にする。
【０１２４】
この時、書き込み電流（スピン注入電流）Ｉｗ“１”は、ピンド層１１Ａからピンド層１１Ｂに向かって流れる。
【０１２５】
このため、紙面下向きにスピン偏極された電子（ダウンスピン）は、ピンド層１１Ｂを通過してフリー層１２にスピン注入トルクを与える。また、ダウンスピンは、ピンド層１１Ａで反射してフリー層１２にスピン注入トルクを与える。
【０１２６】
従って、フリー層１２の磁化は、紙面上向きから紙面下向きに変化する。
【０１２７】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“１”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１２８】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１及び第２ユニットＵ１，Ｕ２が共にノーマル状態である。
【０１２９】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が反平行であるため、高抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が反平行であるため、高抵抗状態になる。
【０１３０】
つまり、いずれも高抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０１３１】
尚、図１１及び図１２の書き込み時の状態として、第１ユニットＵ１をインバース状態とし、第２ユニットＵ２をノーマル状態としてもよい。
【０１３２】
この場合、書き込み時に図１１に示すようなバイアス条件を与えると、フリー層１２の磁化方向は、紙面上向きではなく、紙面下向きに変化する。また、書き込み時に図１２に示すようなバイアス条件を与えると、フリー層１２の磁化方向は、紙面下向きではなく、紙面上向きに変化する。
【０１３３】
また、読み出し電圧Ｖｒについては、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にしたが、これに代えて、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にしてもよい。
【０１３４】
B.  第２例  
図１３及び図１４の例は、磁気抵抗効果素子に書き込み電圧をバイアスしたときに、第１ユニットＵ１のＭＲ比がノーマル状態、第２ユニットのＭＲ比がインバース状態になり、読み出し電圧をバイアスしたときに、第１及び第２ユニットＵ１，Ｕ２のＭＲ比が共にインバース状態になる点に特徴を有する。
【０１３５】
まず、図１３に示すように、フリー層１２の磁化が紙面下向きである場合に、これを紙面上向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（正バイアス電圧）Ｖｗ“１”を印加する。書き込み電圧Ｖｗ“１”は、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１３６】
この時、書き込み電流（スピン注入電流）Ｉｗ“１”は、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。
【０１３７】
このため、紙面上向きにスピン偏極された電子（アップスピン）は、ピンド層１１Ａを通過してフリー層１２にスピン注入トルクを与える。また、アップスピンは、ピンド層１１Ｂで反射してフリー層１２にスピン注入トルクを与える。
【０１３８】
従って、フリー層１２の磁化は、紙面下向きから紙面上向きに変化する。
【０１３９】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“１”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１４０】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１及び第２ユニットＵ１，Ｕ２が共にインバース状態である。
【０１４１】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が平行であるため、高抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が平行であるため、高抵抗状態になる。
【０１４２】
つまり、いずれも高抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０１４３】
次に、図１４に示すように、フリー層１２の磁化が紙面上向きである場合に、これを紙面下向きに磁化反転させるには、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を印加する。書き込み電圧Ｖｗ“０”は、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にする。
【０１４４】
この時、書き込み電流（スピン注入電流）Ｉｗ“０”は、ピンド層１１Ａからピンド層１１Ｂに向かって流れる。
【０１４５】
このため、紙面下向きにスピン偏極された電子（ダウンスピン）は、ピンド層１１Ｂを通過してフリー層１２にスピン注入トルクを与える。また、ダウンスピンは、ピンド層１１Ａで反射してフリー層１２にスピン注入トルクを与える。
【０１４６】
従って、フリー層１２の磁化は、紙面上向きから紙面下向きに変化する。
【０１４７】
この後、磁気抵抗効果素子に読み出し電圧（バイアス電圧）Ｖｒを印加する。読み出し電圧Ｖｒは、書き込み電圧Ｖｗ“０”よりも十分に小さい。読み出し電圧Ｖｒは、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にする。
【０１４８】
この時、読み出し電流Ｉｒは、ピンド層１１Ｂからピンド層１１Ａに向かって流れる。また、読み出し電圧Ｖｒがバイアスされた状態では、第１及び第２ユニットＵ１，Ｕ２が共にインバース状態である。
【０１４９】
従って、第１ユニットＵ１では、ピンド層１１Ａとフリー層１２との磁化状態が反平行であるため、低抵抗状態になり、第２ユニットＵ２では、ピンド層１１Ｂとフリー層１２との磁化状態が反平行であるため、低抵抗状態になる。
【０１５０】
つまり、いずれも低抵抗状態になるため、第１及び第２ユニットＵ１，Ｕ２とでＭＲ比が相殺されることがなく、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０１５１】
尚、図１３及び図１４の書き込み時の状態として、第１ユニットＵ１をインバース状態とし、第２ユニットＵ２をノーマル状態としてもよい。
【０１５２】
この場合、書き込み時に図１３に示すようなバイアス条件を与えると、フリー層１２の磁化方向は、紙面上向きではなく、紙面下向きに変化する。また、書き込み時に図１４に示すようなバイアス条件を与えると、フリー層１２の磁化方向は、紙面下向きではなく、紙面上向きに変化する。
【０１５３】
また、読み出し電圧Ｖｒについては、ピンド層１１Ａを低い電位にし、ピンド層１１Ｂを高い電位にしたが、これに代えて、ピンド層１１Ａを高い電位にし、ピンド層１１Ｂを低い電位にしてもよい。
【０１５４】
(3)   ＭＲ比のバイアス依存性の制御  
本発明の例では、第１及び第２ユニットのＭＲ比の１つはバイアス依存性を有し、第１及び第２ユニットのＭＲ比のうちバイアス依存性を有するものは、読み出し電圧と書き込み電圧との間の領域で、ノーマル状態及びインバース状態のうちの一方から他方に変化する。
【０１５５】
ここでは、このようなバイアス電圧に対するＴＭＲ特性を実現するための方法の例について述べる。
【０１５６】
磁気フリー層／トンネルバリア層／磁気ピンド層の基本構造を有するトンネル磁気抵抗効果素子については、以下の２種類を実現できる。
【０１５７】
一つは、低バイアス時にノーマルＴＭＲ効果を有し、高バイアス時にインバースＴＭＲ効果を有する磁気抵抗効果素子である。  
他の一つは、低バイアス時にインバースＴＭＲ効果を有し、高バイアス時にノーマルＴＭＲ効果を有する磁気抵抗効果素子である。
【０１５８】
トンネル磁気抵抗効果素子がノーマル状態になるか、又は、インバース状態になるかは、トンネルバリア層を構成する材料の電気伝導特性に支配的に影響される場合と、トンネルバリア層と磁気フリー層との界面及びトンネルバリア層と磁気ピンド層との界面における電子の準位に支配的に影響される場合とがある。
【０１５９】
前者の場合には、トンネルバリア層を構成する材料の選択により、トンネル磁気抵抗効果素子のＭＲ比のバイアス依存性を制御できる。
【０１６０】
また、後者の場合には、磁気ピンド層、トンネルバリア層及び磁気フリー層の材料の組み合せを変えることにより、トンネル磁気抵抗効果素子のＭＲ比のバイアス依存性を制御できる。
【０１６１】
低バイアス時において、ノーマルＴＭＲ効果が発生するトンネルバリア層の典型例としては、Al2O3, TiO2, MgO, CaO, SrO, TiO などの酸化物がある。
【０１６２】
このような酸化物から構成されるトンネルバリア層は、例えば、Co1-a-bFeaNib/酸化物/Co1-a-bFeaNib、Co1-a-bFeaNib/Al2O3/La1-xSrxMnO3という形でよく使用される。
【０１６３】
低バイアス時において、インバースＴＭＲ効果が発生する基本ユニットとしては、Co1-a-bFeaNib/SrTiO3/La1-xSrxMo3, Co1-a-bFeaNib/Zr1-xOx/Co1-a-bFeaNibなどがある。これらは、作成方法を工夫することにより、高バイアス時にノーマルＴＭＲ効果を発生させることが可能である。
【０１６４】
また、コスパッタなどの材料を使用して、インバースＴＭＲ効果を発生させる材料とノーマルＴＭＲ効果を有する材料とを混合してトンネルバリア層を形成することもできる。
【０１６５】
ところで、このような材料の選択のみでＭＲ比のバイアス依存性を制御する場合には、読み出し電圧及び書き込み電圧が低電圧化されるなか、これら電圧の間でＴＭＲ特性をノーマル状態及びインバース状態の一方から他方に安定的に変化させることが難しい現状がある。
【０１６６】
その対策としては、それぞれ異なるバイアス依存性を有する２つ以上のユニットを組み合わせることが考えられる。この場合、ＴＭＲ特性（インバース／ノーマル）の切り替えが理想的なポイント（バイアス電圧）で行われるトンネル磁気抵抗効果素子を製造できる。
【０１６７】
例えば、図１５に示すように、小さなバイアス依存性を有し、低バイアス時にノーマルＴＭＲ効果を有するユニット（同図（ａ））と、大きなバイアス依存性を有し、低バイアス時にインバースＴＭＲ効果を有するユニット（同図（ｂ））とを組み合わせると、インバース状態からノーマル状態への変化点Ｖｃ１を、書き込み電圧Ｖｗ“０”（or Ｖｗ“１”）と読み出し電圧Ｖｒとの間に容易に設定できる（同図（ｃ））。
【０１６８】
また、図１６に示すように、大きなバイアス依存性を有し、低バイアス時にノーマルＴＭＲ効果を有するユニット（同図（ａ））と、小さなバイアス依存性を有し、低バイアス時にインバースＴＭＲ効果を有するユニット（同図（ｂ））とを組み合わせると、ノーマル状態からインバース状態への変化点Ｖｃ１を、書き込み電圧Ｖｗ“１”（or Ｖｗ“０”）１と読み出し電圧Ｖｒとの間に容易に設定できる（同図（ｃ））。
【０１６９】
ここで、２つの書き込み電圧Ｖｗ“０”，Ｖｗ“１”が存在するのは、スピン注入書き込み方式では、書き込みデータ“０”，“１”に応じて、書き込み電流（スピン注入電流）の向きを変えることに起因する。
【０１７０】
即ち、第１データ“０”を書き込むときは、書き込み電圧（例えば、正のバイアス電圧）Ｖｗ“０”を磁気抵抗効果素子に印加し、第２データ“１”を書き込むときは、書き込み電圧（例えば、負のバイアス電圧）Ｖｗ“１”を磁気抵抗効果素子に印加する。
【０１７１】
書き込み電圧Ｖｗ“０”，Ｖｗ“１”の値については、ＭＲ比のバイアス依存性（変化点Ｖｃ１，Ｖｃ２）を考慮して、最適な値に設定する。また、読み出し電圧Ｖｒについては、マージンなどを考慮して、正バイアス側及び負バイアス側のいずれか一方に設定する。
【０１７２】
１つの基本ユニットでノーマルＴＭＲ効果とインバースＴＭＲ効果をバイアス電圧に応じて発生させるには、トンネルバリア層とフリー層との間又はトンネルバリア層とピンド層との間に非磁性金属層を挿入した場合に現れるＴＭＲ比の振動を利用することもできる。
【０１７３】
例えば、Co1-a-bFeaNib/Al2O3/Cu/Co1-a-bFeaNibという基本ユニットの場合、Cuの厚さを制御することにより、ＴＭＲ比を正負の間で振動させることが可能である。
【０１７４】
また、Co1-a-bFeaNib/MgO/非磁性金属/Co1-a-bFeaNibという基本ユニット（但し、非磁性金属は、Au, Ru, Pt, Ir, Cu, Ag, Rh, Os のうちの１つとする。）の場合においても、非磁性金属の厚さを制御することにより、ＴＭＲ比を正負の間で振動させることが可能である。
【０１７５】
非磁性金属の代わりに、非磁性酸化物、例えば、CoO, NiO, MnO, CrO, FeO, VO, TiO を用いた場合でも、低バイアス時にノーマルＴＭＲ効果、高バイアス時にインバースＴＭＲ効果を発生させることができる。
【０１７６】
例えば、Co1-a-bFeaNib/MgO/非磁性酸化物/Co1-a-bFeaNibという基本ユニットの場合、MgOは、NaCl構造を有し、(100)面優先配向しているため、非磁性酸化物としても、NaCl構造を有し、(100)面優先配向していることが望ましい。
【０１７７】
上述のCoO, NiO, MnO, CrO, FeO, VO, TiOは、NaCl構造を有する。これらの材料は、ＸＰＳやＸＭＣＤなどの分析による電子状態解析や磁化配列解析により反強磁性的な磁気特性又は電子状態を取ることが確認されている。
【０１７８】
尚、NaCl構造を有するトンネルバリア層としては、MgOの他に、CaO, SrO, EuO, TiOなどが知られている。
【０１７９】
非磁性酸化物は、トンネルバリア層とフリー層との間又はトンネルバリア層とピンド層との間に、非磁性金属、例えば、Co, Ni, Mn, Cr, Fe, V, Tiを形成した後に、これら非磁性金属を酸化することにより形成される。
【０１８０】
また、非磁性酸化物は、フリー層又はピンド層上に直接堆積させることもできる。
【０１８１】
ピンド層及びフリー層のうちの少なくとも１つは、磁性層／中間層／磁性層という構造を有していてもよい。この場合、２つの磁性層は、中間層を介して互いに磁気結合を有する。
【０１８２】
例えば、２つの磁性層が反強磁性結合するＳＡＦ（Synthetic anti-ferromagnetic）構造をピンド層及びフリー層のうちの少なくとも１つに採用できる。ＳＡＦ構造としては、主に、Co1-a-bFeaNib/Ru/Co1-a-bFeaNib, Co1-a-bFeaNib/Os/Co1-a-bFeaNib, Co1-a-bFeaNib/Ir/Co1-a-bFeaNibがよく使用される。
【０１８３】
ピンド層及びフリー層は、多層構造、例えば、[Co1-a-bFeaNib/Cr]n, [Co1-a-bFeaNib/Ru]n（但し、ｎは、[]内の構造がｎ段に積層されていることを意味する。）を有する構造であってもよい。磁性層の厚さを最適化すれば、所望のバイアス依存性を得ることができる。特に、トンネルバリア層と接触する磁性層の厚さとトンネルバリア層に接触しない磁性層の厚さの比が重要になる。
【０１８４】
５．  実施例  
以下、実施例について説明する。  
各実施例において、ピンド層内及びフリー層内の矢印は、磁化の向きを示している。
【０１８５】
(1)   第１実施例  
図１７は、第１実施例を示している。
【０１８６】
第１実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに逆向きに設定する。ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向（垂直磁化）とする。
【０１８７】
また、スペーサ層（非磁性層）１３Ａ，１３Ｂは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。この場合、第１及び第２ユニットＵ１，Ｕ２は、共に、バイアス依存性を有する。
【０１８８】
第１ユニットＵ１のＭＲ比のバイアス依存性は、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す。
【０１８９】
特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０１９０】
第２ユニットＵ２のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０１９１】
第２ユニットＵ２では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“１”，Ｖｗ“０”よりも十分に高い領域にある。
【０１９２】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“１”が書き込まれる。
【０１９３】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“０”が書き込まれる。
【０１９４】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、インバース状態、第２ユニットＵ２は、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０１９５】
(2)   第２実施例  
図１８は、第２実施例を示している。
【０１９６】
第２実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに同じ向きに設定する。ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向（垂直磁化）とする。
【０１９７】
また、スペーサ層（非磁性層）１３Ａ，１３Ｂは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。この場合、第１及び第２ユニットＵ１，Ｕ２は、共に、バイアス依存性を有する。
【０１９８】
第１及び第２ユニットＵ１，Ｕ２のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０１９９】
但し、第１ユニットＵ１では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“０”，Ｖｗ“１”よりも十分に高い領域にある。
【０２００】
これに対し、第２ユニットＵ２では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“０”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“１”よりも低い領域にある。
【０２０１】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に、平行になり、データ“０”が書き込まれる。
【０２０２】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に、反平行になり、データ“１”が書き込まれる。
【０２０３】
読み出し電圧Ｖｒをバイアスしたときには、第１及び第２ユニットＵ１，Ｕ２は、共に、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０２０４】
(3)   第３実施例  
図１９は、第３実施例を示している。
【０２０５】
第３実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに逆向きに設定する。ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向（垂直磁化）とする。
【０２０６】
また、スペーサ層（非磁性層）１３Ａは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。これに対し、スペーサ層（非磁性層）１３Ｂは、メタルスペーサ層とし、例えば、Cu, Auなどの導電体から構成する。この場合、第１ユニットＵ１のみがバイアス依存性を有する。
【０２０７】
第１ユニットＵ１のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２０８】
特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０２０９】
第２ユニットＵ２のＭＲ比は、バイアス電圧によらず、一定であり、常に、インバースＴＭＲ特性を示す。
【０２１０】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“１”が書き込まれる。
【０２１１】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“０”が書き込まれる。
【０２１２】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、ノーマル状態、第２ユニットＵ２は、インバース状態になるため、データ“１”は高抵抗状態、データ“０”は低抵抗状態になる。
【０２１３】
(4)   第４実施例  
図２０は、第４実施例を示している。
【０２１４】
第４実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに同じ向きに設定する。ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向（垂直磁化）とする。
【０２１５】
また、スペーサ層（非磁性層）１３Ａは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。これに対し、スペーサ層（非磁性層）１３Ｂは、メタルスペーサ層とし、例えば、Cu, Auなどの導電体から構成する。この場合、第１ユニットＵ１のみがバイアス依存性を有する。
【０２１６】
第１ユニットＵ１のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２１７】
特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０２１８】
第２ユニットＵ２のＭＲ比は、バイアス電圧によらず、一定であり、常に、ノーマルＴＭＲ特性を示す。
【０２１９】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に、反平行になり、データ“１”が書き込まれる。
【０２２０】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に、平行になり、データ“０”が書き込まれる。
【０２２１】
読み出し電圧Ｖｒをバイアスしたときには、第１及び第２ユニットＵ１，Ｕ２は、共に、ノーマル状態になるため、データ“１”は高抵抗状態、データ“０”は低抵抗状態になる。
【０２２２】
(5)   第５実施例  
図２１は、第５実施例を示している。
【０２２３】
第５実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに逆向きに設定する。ピンド層１１Ａ，１１Ｂの磁化方向は、反強磁性層１４により固着する。また、ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向に対して垂直な方向（面内磁化）とする。
【０２２４】
ピンド層１１Ａは、強磁性層／非磁性層／強磁性層の３層構造を有し、２つの強磁性層は、非磁性層を介して互いに磁気結合している。本例では、ピンド層１１Ａは、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ(synthetic anti-ferromagnetic)結合を有する。
【０２２５】
ピンド層１１Ｂは、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層の５層構造を有し、非磁性層の両側に存在する２つの強磁性層は、互いに磁気結合している。本例では、ピンド層１１Ｂは、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２２６】
ピンド層１１Ａ，１１Ｂを強磁性層／非磁性層／強磁性層構造にすると、熱的に磁化状態が安定し、外部磁界に対するゆらぎが発生し難くなる。具体的には、強磁性層の端部の磁化が単磁区構造に近くなるため、静磁結合により外部からの見かけ上の飽和磁化を零にすることができる。
【０２２７】
ピンド層１１Ａ内の強磁性層／非磁性層／強磁性層構造の数（本例では１つ）は、ピンド層１１Ｂ内の強磁性層／非磁性層／強磁性層構造の数（本例では２つ）と異ならせるのが望ましい。
【０２２８】
第１及び第２ユニットＵ１，Ｕ２の磁化状態については、フリー層１２の磁化方向が、スペーサ層（非磁性層）１３Ａ，１３Ｂに隣接する強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２２９】
つまり、第１ユニットＵ１の磁化状態は、スペーサ層１３Ａに隣接する２つの強磁性層の磁化方向により決まり、第２ユニットＵ２の磁化状態は、スペーサ層１３Ｂに隣接する２つの強磁性層の磁化方向により決まる。
【０２３０】
フリー層１２の強磁性層は、単層構造及び積層構造のいずれでも構わない。また、フリー層１２を強磁性層／非磁性層／強磁性層構造とし、２つの強磁性層に磁気相互作用を持たせてもよい。
【０２３１】
ピンド層１１Ａ，１１Ｂ内の強磁性層は、fcc-Co, hcp-Co, bcc-Fe, fcc-CoFe合金, bcc-CoFe合金, アモルファスCoFeB合金などの強磁性材料から構成する。ピンド層１１Ａ，１１Ｂ内の非磁性層は、Ru, Ir, Osなどの導電体から構成する。反強磁性層は、PtMn, IrMn, NiMn, FeMn, PtCrMn, RhMn, FeRhなどの反強磁性材料から構成する。
【０２３２】
また、スペーサ層（非磁性層）１３Ａ，１３Ｂは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。この場合、第１及び第２ユニット（ＴＭＲユニット）Ｕ１，Ｕ２は、共に、バイアス依存性を有する。
【０２３３】
第１ユニットＵ１のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２３４】
第１ユニットＵ１では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“０”，Ｖｗ“１”よりも十分に高い領域にある。
【０２３５】
第２ユニットＵ２のＭＲ比のバイアス依存性は、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す。
【０２３６】
特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“０”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“１”よりも低い領域にある。
【０２３７】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“０”が書き込まれる。
【０２３８】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“１”が書き込まれる。
【０２３９】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、ノーマル状態、第２ユニットＵ２は、インバース状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０２４０】
(6)   第６実施例  
図２２は、第６実施例を示している。
【０２４１】
第６実施例は、第５実施例の変形例である。  
第６実施例が第５実施例と異なる点は、フリー層１２がＳＡＦ構造を有している点にある。
【０２４２】
フリー層１２は、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層の５層構造を有し、非磁性層の両側に存在する２つの強磁性層は、互いに反強磁性結合している。
【０２４３】
フリー層１２をＳＡＦ構造にすると、熱的に磁化状態が安定し、外部磁界に対するゆらぎが発生し難くなる。具体的には、強磁性層の端部の磁化が単磁区構造に近くなるため、静磁結合により外部からの見かけ上の飽和磁化を零にすることができる。
【０２４４】
第１ユニットＵ１の磁化状態については、フリー層１２の最下層の強磁性層の磁化方向が、ピンド層１１Ａの最上層の強磁性層の磁化方向に対してどのようになっているか、により決定される。つまり、スペーサ層１３Ａに隣接する２つの強磁性層の磁化方向により第１ユニットＵ１の磁化状態が決まる。
【０２４５】
第２ユニットＵ２の磁化状態については、フリー層１２の最上層の強磁性層の磁化方向が、ピンド層１１Ｂの最下層の強磁性層の磁化方向に対してどのようになっているか、により決定される。つまり、スペーサ層１３Ｂに隣接する２つの強磁性層の磁化方向により第２ユニットＵ２の磁化状態が決まる。
【０２４６】
第１ユニットＵ１のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２４７】
第１ユニットＵ１では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“０”，Ｖｗ“１”よりも十分に高い領域にある。
【０２４８】
第２ユニットＵ２のＭＲ比のバイアス依存性は、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す。
【０２４９】
特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“０”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“１”よりも低い領域にある。
【０２５０】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“０”が書き込まれる。
【０２５１】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“１”が書き込まれる。
【０２５２】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、ノーマル状態、第２ユニットＵ２は、インバース状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０２５３】
(7)   第７実施例  
図２３は、第７実施例を示している。
【０２５４】
第７実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに同じ向きに設定する。ピンド層１１Ａ，１１Ｂの磁化方向は、反強磁性層１４により固着する。また、ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向に対して垂直な方向（面内磁化）とする。
【０２５５】
ピンド層１１Ａ，１１Ｂは、それぞれ、強磁性層／非磁性層／強磁性層の３層構造を有し、２つの強磁性層は、非磁性層を介して互いに磁気結合している。本例では、ピンド層１１Ａ，１１Ｂは、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２５６】
フリー層１２は、強磁性層／非磁性層／強磁性層の３層構造を有し、２つの強磁性層は、非磁性層を介して互いに磁気結合している。本例では、フリー層１２は、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２５７】
ピンド層１１Ａ，１１Ｂ及びフリー層１２を強磁性層／非磁性層／強磁性層構造にすると、熱的に磁化状態が安定し、外部磁界に対するゆらぎが発生し難くなる。
【０２５８】
第１ユニットＵ１の磁化状態については、フリー層１２の最下層の強磁性層の磁化方向が、ピンド層１１Ａの最上層の強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２５９】
第２ユニットＵ２の磁化状態については、フリー層１２の最上層の強磁性層の磁化方向が、ピンド層１１Ｂの最下層の強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２６０】
ピンド層１１Ａ，１１Ｂ内及びフリー層１２内の強磁性層は、fcc-Co, hcp-Co, bcc-Fe, fcc-CoFe合金, bcc-CoFe合金, アモルファスCoFeB合金などの強磁性材料から構成する。ピンド層１１Ａ，１１Ｂ内及びフリー層１２内の非磁性層は、Ru, Ir, Osなどの導電体から構成する。反強磁性層は、PtMn, IrMn, NiMn, FeMn, PtCrMn, RhMn, FeRhなどの反強磁性材料から構成する。
【０２６１】
また、スペーサ層（非磁性層）１３Ａ，１３Ｂは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。この場合、第１及び第２ユニット（ＴＭＲユニット）Ｕ１，Ｕ２は、共に、バイアス依存性を有する。
【０２６２】
第１ユニットＵ１のＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２６３】
第１ユニットＵ１では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“０”，Ｖｗ“１”よりも十分に高い領域にある。
【０２６４】
第２ユニットＵ２のＭＲ比のバイアス依存性は、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す。
【０２６５】
特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“０”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“１”よりも低い領域にある。
【０２６６】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“０”が書き込まれる。
【０２６７】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“１”が書き込まれる。
【０２６８】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、ノーマル状態、第２ユニットＵ２は、インバース状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０２６９】
(8)   第８実施例  
図２４は、第８実施例を示している。
【０２７０】
第８実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに逆向きに設定する。ピンド層１１Ａ，１１Ｂの磁化方向は、反強磁性層１４により固着する。また、ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向に対して垂直な方向（面内磁化）とする。
【０２７１】
ピンド層１１Ａは、強磁性層／非磁性層／強磁性層の３層構造を有し、２つの強磁性層は、非磁性層を介して互いに磁気結合している。本例では、ピンド層１１Ａは、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２７２】
ピンド層１１Ｂは、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層の５層構造を有し、非磁性層の両側に存在する２つの強磁性層は、互いに磁気結合している。本例では、ピンド層１１Ｂは、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２７３】
フリー層１２は、強磁性層／非磁性層／強磁性層の３層構造を有し、２つの強磁性層は、非磁性層を介して互いに磁気結合している。本例では、フリー層１２は、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２７４】
ピンド層１１Ａ，１１Ｂ及びフリー層１２を強磁性層／非磁性層／強磁性層構造にすると、熱的に磁化状態が安定し、外部磁界に対するゆらぎが発生し難くなる。
【０２７５】
第１ユニットＵ１の磁化状態については、フリー層１２の最下層の強磁性層の磁化方向が、ピンド層１１Ａの最上層の強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２７６】
第２ユニットＵ２の磁化状態については、フリー層１２の最上層の強磁性層の磁化方向が、ピンド層１１Ｂの最下層の強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２７７】
ピンド層１１Ａ，１１Ｂ内及びフリー層１２内の強磁性層は、fcc-Co, hcp-Co, bcc-Fe, fcc-CoFe合金, bcc-CoFe合金, アモルファスCoFeB合金などの強磁性材料から構成する。ピンド層１１Ａ，１１Ｂ内及びフリー層１２内の非磁性層は、Ru, Ir, Osなどの導電体から構成する。反強磁性層は、PtMn, IrMn, NiMn, FeMn, PtCrMn, RhMn, FeRhなどの反強磁性材料から構成する。
【０２７８】
また、スペーサ層（非磁性層）１３Ａ，１３Ｂは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。この場合、第１及び第２ユニット（ＴＭＲユニット）Ｕ１，Ｕ２は、共に、バイアス依存性を有する。
【０２７９】
第１及び第２ユニットＵ１，Ｕ２のＭＲ比のバイアス依存性は、それぞれ、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２８０】
但し、第１ユニットＵ１では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“０”，Ｖｗ“１”よりも十分に高い領域にある。
【０２８１】
これに対し、第２ユニットＵ２では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“０”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“１”よりも低い領域にある。
【０２８２】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は，共に、平行になり、データ“０”が書き込まれる。
【０２８３】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に、反平行になり、データ“１”が書き込まれる。
【０２８４】
読み出し電圧Ｖｒをバイアスしたときには、第１及び第２ユニットＵ１，Ｕ２は、共に、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０２８５】
(9)   第９実施例  
図２５は、第９実施例を示している。
【０２８６】
第９実施例では、２つのピンド層１１Ａ，１１Ｂの磁化方向を互いに同じ向きに設定する。ピンド層１１Ａ，１１Ｂの磁化方向は、反強磁性層１４により固着する。また、ピンド層１１Ａ，１１Ｂ及びフリー層１２の残留磁化の磁化方向（磁化容易軸方向）は、これらがスタックされる方向に対して垂直な方向（面内磁化）とする。
【０２８７】
ピンド層１１Ａ，１１Ｂは、それぞれ、強磁性層／非磁性層／強磁性層の３層構造を有し、２つの強磁性層は、非磁性層を介して互いに磁気結合している。本例では、ピンド層１１Ａ，１１Ｂは、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２８８】
フリー層１２は、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層の５層構造を有し、非磁性層の両側に存在する２つの強磁性層は、互いに磁気結合している。本例では、フリー層１２は、２つの強磁性層の磁化方向が互いに逆向きになるＳＡＦ結合を有する。
【０２８９】
ピンド層１１Ａ，１１Ｂ及びフリー層１２を強磁性層／非磁性層／強磁性層構造にすると、熱的に磁化状態が安定し、外部磁界に対するゆらぎが発生し難くなる。
【０２９０】
第１ユニットＵ１の磁化状態については、フリー層１２の最下層の強磁性層の磁化方向が、ピンド層１１Ａの最上層の強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２９１】
第２ユニットＵ２の磁化状態については、フリー層１２の最上層の強磁性層の磁化方向が、ピンド層１１Ｂの最下層の強磁性層の磁化方向に対してどのようになっているか、により決定される。
【０２９２】
ピンド層１１Ａ，１１Ｂ内及びフリー層１２内の強磁性層は、fcc-Co, hcp-Co, bcc-Fe, fcc-CoFe合金, bcc-CoFe合金, アモルファスCoFeB合金などの強磁性材料から構成する。ピンド層１１Ａ，１１Ｂ内及びフリー層１２内の非磁性層は、Ru, Ir, Osなどの導電体から構成する。反強磁性層は、PtMn, IrMn, NiMn, FeMn, PtCrMn, RhMn, FeRhなどの反強磁性材料から構成する。
【０２９３】
また、スペーサ層（非磁性層）１３Ａ，１３Ｂは、トンネルバリア層とし、例えば、MgO, AlOxなどの絶縁体又はGa, Geなどの半導体から構成する。この場合、第１及び第２ユニット（ＴＭＲユニット）Ｕ１，Ｕ２は、共に、バイアス依存性を有する。
【０２９４】
第１及び第２ユニットＵ１，Ｕ２のＭＲ比のバイアス依存性は、それぞれ、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０２９５】
但し、第１ユニットＵ１では、特性が切り替わるポイントは、書き込み電圧Ｖｗ“０”，Ｖｗ“１”よりも十分に高い領域にある。
【０２９６】
これに対し、第２ユニットＵ２では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“０”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“１”よりも低い領域にある。
【０２９７】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は，共に、平行になり、データ“０”が書き込まれる。
【０２９８】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、共に、反平行になり、データ“１”が書き込まれる。
【０２９９】
読み出し電圧Ｖｒをバイアスしたときには、第１及び第２ユニットＵ１，Ｕ２は、共に、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３００】
(10)  第１０実施例  
図２６は、第１０実施例を示している。
【０３０１】
第１０実施例は、第６実施例の変形例である。  
第１０実施例が第６実施例と異なる点は、第２ユニットＵ２のスペーサ層１３Ｂが、トンネルバリア層（絶縁体又は半導体）ではなく、メタルスペーサ層（導電体）から構成される点にある。
【０３０２】
この場合、第２ユニットＵ２は、ＧＭＲユニットとして機能し、そのＭＲ比については、バイアス依存性を有しない。本例では、第２ユニットＵ２のＭＲ比は、バイアス電圧によらず、一定値を有し、常にノーマル状態にある。
【０３０３】
これに対し、第１ユニットＵ１は、ＴＭＲユニットとして機能し、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す。
【０３０４】
第１ユニットＵ１では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０３０５】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“１”が書き込まれる。
【０３０６】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“０”が書き込まれる。
【０３０７】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、インバース状態、第２ユニットＵ２は、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３０８】
(11)  第１１実施例  
図２７は、第１１実施例を示している。
【０３０９】
第１１実施例は、第７実施例の変形例である。  
第１１実施例が第７実施例と異なる点は、第２ユニットＵ２のスペーサ層１３Ｂが、トンネルバリア層（絶縁体又は半導体）ではなく、メタルスペーサ層（導電体）から構成される点にある。
【０３１０】
この場合、第２ユニットＵ２は、ＧＭＲユニットとして機能し、そのＭＲ比については、バイアス依存性を有しない。本例では、第２ユニットＵ２のＭＲ比は、バイアス電圧によらず、一定値を有し、常にノーマル状態にある。
【０３１１】
これに対し、第１ユニットＵ１は、ＴＭＲユニットとして機能し、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す。
【０３１２】
第１ユニットＵ１では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０３１３】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１ユニットＵ１の磁化状態は平行、第２ユニットＵ２の磁化状態は反平行になり、データ“１”が書き込まれる。
【０３１４】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１ユニットＵ１の磁化状態は反平行、第２ユニットＵ２の磁化状態は平行になり、データ“０”が書き込まれる。
【０３１５】
読み出し電圧Ｖｒをバイアスしたときには、第１ユニットＵ１は、インバース状態、第２ユニットＵ２は、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３１６】
(12)  第１２実施例  
図２８は、第１２実施例を示している。
【０３１７】
第１２実施例は、第８実施例の変形例である。  
第１２実施例が第８実施例と異なる点は、第２ユニットＵ２のスペーサ層１３Ｂが、トンネルバリア層（絶縁体又は半導体）ではなく、メタルスペーサ層（導電体）から構成される点にある。
【０３１８】
この場合、第２ユニットＵ２は、ＧＭＲユニットとして機能し、そのＭＲ比については、バイアス依存性を有しない。本例では、第２ユニットＵ２のＭＲ比は、バイアス電圧によらず、一定値を有し、常にノーマル状態にある。
【０３１９】
これに対し、第１ユニットＵ１は、ＴＭＲユニットとして機能し、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０３２０】
第１ユニットＵ１では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０３２１】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、それぞれ、反平行になり、データ“１”が書き込まれる。
【０３２２】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、それぞれ、平行になり、データ“０”が書き込まれる。
【０３２３】
読み出し電圧Ｖｒをバイアスしたときには、第１及び第２ユニットＵ１，Ｕ２は、共に、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３２４】
(13)  第１３実施例  
図２９は、第１３実施例を示している。
【０３２５】
第１３実施例は、第９実施例の変形例である。  
第１３実施例が第９実施例と異なる点は、第２ユニットＵ２のスペーサ層１３Ｂが、トンネルバリア層（絶縁体又は半導体）ではなく、メタルスペーサ層（導電体）から構成される点にある。
【０３２６】
この場合、第２ユニットＵ２は、ＧＭＲユニットとして機能し、そのＭＲ比については、バイアス依存性を有しない。本例では、第２ユニットＵ２のＭＲ比は、バイアス電圧によらず、一定値を有し、常にノーマル状態にある。
【０３２７】
これに対し、第１ユニットＵ１は、ＴＭＲユニットとして機能し、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す。
【０３２８】
第１ユニットＵ１では、特性が切り替わる正バイアス側のポイントＶｃ１は、書き込み電圧Ｖｗ“１”と読み出し電圧Ｖｒとの間にある。また、特性が切り替わる負バイアス側のポイントＶｃ２は、書き込み電圧Ｖｗ“０”よりも低い領域にある。
【０３２９】
このような磁気抵抗効果素子に書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、それぞれ、反平行になり、データ“１”が書き込まれる。
【０３３０】
また、磁気抵抗効果素子に書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、第１及び第２ユニットＵ１，Ｕ２の磁化状態は、それぞれ、平行になり、データ“０”が書き込まれる。
【０３３１】
読み出し電圧Ｖｒをバイアスしたときには、第１及び第２ユニットＵ１，Ｕ２は、共に、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３３２】
(14)  その他  
第１乃至第１３実施例において、第１ユニットＵ１を下側とし、第２ユニットＵ２を上側とした場合、第１ユニットＵ１は、導電体から構成される下地層上に形成される。また、第２ユニット上には、導電体から構成されるキャップ層が形成される。
【０３３３】
読み出し電圧Ｖｒについては、本例では、正のバイアス電圧（第２ユニットＵ２側が高電位）であるが、これに代えて、負のバイアス電圧（第１ユニットＵ１側が高電位）にしてもよい。
【０３３４】
６．  応用例  
本発明の例は、デュアルピン構造の磁気抵抗効果素子において書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図るものであるが、この技術を応用すると、シングルピン構造の磁気抵抗効果素子において、書き込み電流（スピン注入電流）の向きを変えることなく、その大きさを変えるだけで、２値データ“０”，“１”の書き込みを行うことができる、という新技術を実現できる。
【０３３５】
この技術によれば、書き込み電流は、書き込みデータの値に関係なく、一方向のみに流せばよいため、周辺回路としてのドライバ／シンカーが簡略化され、チップサイズの縮小を図ることができる。
【０３３６】
この応用例では、シングルピン構造の磁気抵抗効果素子を対象とするため、バイアス電圧については、以下のように定義する。
【０３３７】
フリー層１２を高い電位とし、ピンド層１１を低い電位とするバイアスを正のバイアス電圧とし、ピンド層１１を高い電位とし、フリー層１２を低い電位とするバイアスを負のバイアス電圧とする。
【０３３８】
(1)   第１応用例  
図３０は、第１応用例を示している。
【０３３９】
磁気抵抗効果素子Ｕは、ピンド層１１、フリー層１２及びこれらの間に配置されるスペーサ層１３を有する。スペーサ層１３は、絶縁体又は半導体からなるトンネルバリア層である。
【０３４０】
ピンド層１１及びフリー層１２は、単層又は複数層の強磁性体から構成される。また、ピンド層１１及びフリー層１２は、ＳＡＦ構造に代表される強磁性層／非磁性層／強磁性層構造を有していてもよい。
【０３４１】
磁気抵抗効果素子ＵのＭＲ比のバイアス依存性は、低バイアス状態においてノーマルＴＭＲ特性を示し、高バイアス状態においてインバースＴＭＲ特性を示す、というものである。
【０３４２】
特性が切り替わるポイントＶｃ１は、２つの書き込み電圧Ｖｗ“０”，Ｖｗ“１”の間にある。
【０３４３】
読み出し電圧Ｖｒを含めた電圧の大小関係は、０＜Ｖｒ＜Ｖｗ“０”＜Ｖｃ１＜Ｖｗ“１”となる。当然のことながら、Ｖｗ“１”は、磁気抵抗効果素子Ｕの破壊電圧Ｖｂよりも小さい値である。
【０３４４】
このような磁気抵抗効果素子Ｕにおいて、図３１に示すように、書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、磁気抵抗効果素子Ｕは、ノーマル状態になり、ピンド層１１の磁化方向と同じ向きにスピン偏極された電子がピンド層１１を通過し、フリー層１２にスピン注入トルクを与える。
【０３４５】
その結果、磁気抵抗効果素子Ｕの磁化状態は、平行になり、データ“０”が書き込まれる。
【０３４６】
また、図３２に示すように、書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、磁気抵抗効果素子Ｕは、インバース状態になり、ピンド層１１の磁化方向と逆向きにスピン偏極された電子がピンド層１１を通過し、フリー層１２にスピン注入トルクを与える。
【０３４７】
その結果、磁気抵抗効果素子Ｕの磁化状態は、反平行になり、データ“１”が書き込まれる。
【０３４８】
さらに、図３１及び図３２に示すように、読み出し電圧（正のバイアス電圧）Ｖｒをバイアスしたときには、磁気抵抗効果素子Ｕは、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３４９】
尚、読み出し電圧Ｖｒは、負のバイアス電圧としてもよい。
【０３５０】
(2)   第２応用例  
図３３は、第２応用例を示している。
【０３５１】
第２応用例は、第１応用例の変形例である。  
第２応用例が第１応用例と異なる点は、読み出し電圧Ｖｒ及び書き込み電圧Ｖｗ“０”，Ｖｗ“１”を全て負のバイアス電圧とした点にある。
【０３５２】
特性が切り替わるポイントＶｃ２は、２つの書き込み電圧Ｖｗ“１”，Ｖｗ“０”の間にある。
【０３５３】
読み出し電圧Ｖｒを含めた電圧の大小関係は、０＜｜Ｖｒ｜＜｜Ｖｗ“１”｜＜｜Ｖｃ２｜＜｜Ｖｗ“０”｜となる。当然のことながら、｜Ｖｗ“０”｜は、磁気抵抗効果素子Ｕの破壊電圧｜Ｖｂ｜よりも小さい値である。
【０３５４】
このような磁気抵抗効果素子Ｕにおいて、図３４に示すように、書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、磁気抵抗効果素子Ｕは、ノーマル状態になり、ピンド層１１の磁化方向と逆向きにスピン偏極された電子がピンド層１１に反射され、フリー層１２にスピン注入トルクを与える。
【０３５５】
その結果、磁気抵抗効果素子Ｕの磁化状態は、反平行になり、データ“１”が書き込まれる。
【０３５６】
また、図３５に示すように、書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、磁気抵抗効果素子Ｕは、インバース状態になり、ピンド層１１の磁化方向と同じ向きにスピン偏極された電子がピンド層１１に反射され、フリー層１２にスピン注入トルクを与える。
【０３５７】
その結果、磁気抵抗効果素子Ｕの磁化状態は、平行になり、データ“０”が書き込まれる。
【０３５８】
さらに、図３４及び図３５に示すように、読み出し電圧（負のバイアス電圧）Ｖｒをバイアスしたときには、磁気抵抗効果素子Ｕは、ノーマル状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３５９】
尚、読み出し電圧Ｖｒは、正のバイアス電圧としてもよい。
【０３６０】
(3)   第３応用例  
図３６は、第３応用例を示している。
【０３６１】
磁気抵抗効果素子Ｕは、ピンド層１１、フリー層１２及びこれらの間に配置されるスペーサ層１３を有する。スペーサ層１３は、絶縁体又は半導体からなるトンネルバリア層である。
【０３６２】
ピンド層１１及びフリー層１２は、単層又は複数層の強磁性体から構成される。また、ピンド層１１及びフリー層１２は、ＳＡＦ構造に代表される強磁性層／非磁性層／強磁性層構造を有していてもよい。
【０３６３】
磁気抵抗効果素子ＵのＭＲ比のバイアス依存性は、低バイアス状態においてインバースＴＭＲ特性を示し、高バイアス状態においてノーマルＴＭＲ特性を示す、というものである。
【０３６４】
特性が切り替わるポイントＶｃ２は、２つの書き込み電圧Ｖｗ“１”，Ｖｗ“０”の間にある。
【０３６５】
読み出し電圧Ｖｒを含めた電圧の大小関係は、０＜｜Ｖｒ｜＜｜Ｖｗ“１”｜＜｜Ｖｃ２｜＜｜Ｖｗ“０”｜となる。当然のことながら、｜Ｖｗ“０”｜は、磁気抵抗効果素子Ｕの破壊電圧｜Ｖｂ｜よりも小さい値である。
【０３６６】
このような磁気抵抗効果素子Ｕにおいて、図３７に示すように、書き込み電圧（負のバイアス電圧）Ｖｗ“１”を与えると、磁気抵抗効果素子Ｕは、インバース状態になり、ピンド層１１の磁化方向と同じ向きにスピン偏極された電子がピンド層１１に反射され、フリー層１２にスピン注入トルクを与える。
【０３６７】
その結果、磁気抵抗効果素子Ｕの磁化状態は、平行になり、データ“１”が書き込まれる。
【０３６８】
また、図３８に示すように、書き込み電圧（負のバイアス電圧）Ｖｗ“０”を与えると、磁気抵抗効果素子Ｕは、ノーマル状態になり、ピンド層１１の磁化方向と逆向きにスピン偏極された電子がピンド層１１に反射され、フリー層１２にスピン注入トルクを与える。
【０３６９】
その結果、磁気抵抗効果素子Ｕの磁化状態は、反平行になり、データ“０”が書き込まれる。
【０３７０】
さらに、図３７及び図３８に示すように、読み出し電圧（負のバイアス電圧）Ｖｒをバイアスしたときには、磁気抵抗効果素子Ｕは、インバース状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３７１】
尚、読み出し電圧Ｖｒは、正のバイアス電圧としてもよい。
【０３７２】
(4)   第４応用例  
図３９は、第４応用例を示している。
【０３７３】
第４応用例は、第３応用例の変形例である。  
第４応用例が第３応用例と異なる点は、読み出し電圧Ｖｒ及び書き込み電圧Ｖｗ“０”，Ｖｗ“１”を全て正のバイアス電圧とした点にある。
【０３７４】
特性が切り替わるポイントＶｃ１は、２つの書き込み電圧Ｖｗ“０”，Ｖｗ“１”の間にある。
【０３７５】
読み出し電圧Ｖｒを含めた電圧の大小関係は、０＜Ｖｒ＜Ｖｗ“０”＜Ｖｃ１＜Ｖｗ“１”となる。当然のことながら、Ｖｗ“１”は、磁気抵抗効果素子Ｕの破壊電圧Ｖｂよりも小さい値である。
【０３７６】
このような磁気抵抗効果素子Ｕにおいて、図４０に示すように、書き込み電圧（正のバイアス電圧）Ｖｗ“０”を与えると、磁気抵抗効果素子Ｕは、インバース状態になり、ピンド層１１の磁化方向と逆向きにスピン偏極された電子がピンド層１１を通過し、フリー層１２にスピン注入トルクを与える。
【０３７７】
その結果、磁気抵抗効果素子Ｕの磁化状態は、反平行になり、データ“０”が書き込まれる。
【０３７８】
また、図４１に示すように、書き込み電圧（正のバイアス電圧）Ｖｗ“１”を与えると、磁気抵抗効果素子Ｕは、ノーマル状態になり、ピンド層１１の磁化方向と同じ向きにスピン偏極された電子がピンド層１１を通過し、フリー層１２にスピン注入トルクを与える。
【０３７９】
その結果、磁気抵抗効果素子Ｕの磁化状態は、平行になり、データ“１”が書き込まれる。
【０３８０】
さらに、図４０及び図４１に示すように、読み出し電圧（正のバイアス電圧）Ｖｒをバイアスしたときには、磁気抵抗効果素子Ｕは、インバース状態になるため、データ“０”は低抵抗状態、データ“１”は高抵抗状態になる。
【０３８１】
尚、読み出し電圧Ｖｒは、負のバイアス電圧としてもよい。
【０３８２】
(5)   まとめ  
このように、応用例としてのシングルピン構造の磁気抵抗効果素子によれば、書き込み電流の向きを変えることなく、磁気抵抗効果素子に２値データを書き込むことが可能になる。
【０３８３】
７．  適用例  
本発明の例に関わるデュアルピン型磁気抵抗効果素子によれば、書き込み電流の低減と読み出し時のＭＲ比の向上とを同時に実現できる。また、本発明の例を応用したシングルピン型磁気抵抗効果素子によれば、書き込み電流の向きを変えることなく、２値データの書き込みを実現できる。
【０３８４】
従って、これらの磁気抵抗効果素子を、磁気ランダムアクセスメモリや、スピンＦＥＴなどの新規デバイスに適用することにより、その新規デバイスの実用化に貢献することができる。
【０３８５】
(1)   1Tr-1MTJ型磁気ランダムアクセスメモリ  
A.  第１例  
図４２は、1Tr-1MTJ型磁気ランダムアクセスメモリの第１例を示している。
【０３８６】
メモリセルアレイ２１は、複数のメモリセルから構成される。各々のメモリセルは、互いに直列接続される磁気抵抗効果素子ＭＴＪと選択トランジスタ（ＭＩＳＦＥＴ）ＳＴとから構成される。
【０３８７】
磁気抵抗効果素子ＭＴＪは、本発明の例に関わるデュアルピン型磁気抵抗効果素子が用いられる。
【０３８８】
ワード線ＷＬ１，ＷＬ２，・・・は、ロウ方向に延び、その一端は、ロウデコーダ・ワード線ドライバ２２に接続される。また、ワード線ＷＬ１，ＷＬ２，・・・は、選択トランジスタＳＴのゲート電極に接続される。
【０３８９】
下部ビット線ＢＬｄ１，ＢＬｄ２，ＢＬｄ３，・・・及び上部ビット線ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，・・・は、ロウ方向に交差するカラム方向に延びる。
【０３９０】
下部ビット線ＢＬｄ１，ＢＬｄ２，ＢＬｄ３，・・・の一端は、カラムデコーダ・ビット線ドライバ／シンカー２３Ａに接続される。また、下部ビット線ＢＬｄ１，ＢＬｄ２，ＢＬｄ３，・・・は、選択トランジスタＳＴの２つのソース／ドレイン拡散層の一方に接続される。
【０３９１】
上部ビット線ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，・・・の一端は、カラムデコーダ・ビット線ドライバ／シンカー・センスアンプ２４Ａに接続される。また、上部ビット線ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，・・・は、磁気抵抗効果素子ＭＴＪの一端に接続される。磁気抵抗効果素子ＭＴＪの他端は、選択トランジスタＳＴの２つのソース／ドレイン拡散層の他方に接続される。
【０３９２】
このような磁気ランダムアクセスメモリにおいて、メモリセルＭＣ１にデータを書き込む場合、ロウデコーダ・ワード線ドライバ２２によりワード線ＷＬ１を活性化、例えば、“Ｈ”にし、メモリセルＭＣ１内の選択トランジスタＳＴをオンにする。
【０３９３】
また、カラムデコーダ２３Ａにより下部ビット線ＢＬｄ１を選択し、かつ、カラムデコーダ２４Ａにより上部ビット線ＢＬｕ１を選択する。
【０３９４】
そして、第１データ（例えば“０”）を書き込むときは、ビット線ドライバ／シンカー２３Ａからビット線ドライバ／シンカー２４Ａに向かって書き込み電流Ｉｗを流す。
【０３９５】
また、第２データ（例えば“１”）を書き込むときは、ビット線ドライバ／シンカー２４Ａからビット線ドライバ／シンカー２３Ａに向かって書き込み電流Ｉｗを流す。
【０３９６】
メモリセルＭＣ１からデータを読み出す場合には、ロウデコーダ・ワード線ドライバ２２によりワード線ＷＬ１を活性化、例えば、“Ｈ”にし、メモリセルＭＣ１内の選択トランジスタＳＴをオンにする。
【０３９７】
また、カラムデコーダ２３Ａにより下部ビット線ＢＬｄ１を選択し、かつ、カラムデコーダ２４Ａにより上部ビット線ＢＬｕ１を選択する。
【０３９８】
そして、センスアンプ２４Ａからビット線ドライバ／シンカー２３Ａに向かって読み出し電流Ｉｒを流す。
【０３９９】
尚、読み出し電流Ｉｒは、書き込み電流Ｉｗよりも小さくする。
【０４００】
ここで、磁気抵抗効果素子ＭＴＪには、本発明の例に関わるデュアルピン型磁気抵抗効果素子が用いられるため、書き込み電流の低減と読み出し時のＭＲ比の向上とを同時に実現できる。
【０４０１】
B.  第２例  
図４３は、1Tr-1MTJ型磁気ランダムアクセスメモリの第２例を示している。
【０４０２】
第２例が第１例と異なる点は、磁気抵抗効果素子ＭＴＪとして、本発明の応用例に関わるシングルピン型磁気抵抗効果素子を用いたことにある。
【０４０３】
その結果、書き込み電流Ｉｗの向きを変えることなく、２値データの書き込みが行えるようになるため、下部ビット線ＢＬｄ１，ＢＬｄ２，ＢＬｄ３，・・・の一端には、カラムデコーダ・ビット線シンカー２３Ｂが接続され、上部ビット線ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，・・・の一端には、カラムデコーダ・ビット線ドライバ・センスアンプ２４Ｂが接続される。
【０４０４】
このような磁気ランダムアクセスメモリにおいて、メモリセルＭＣ１にデータを書き込む場合、ロウデコーダ・ワード線ドライバ２２によりワード線ＷＬ１を活性化、例えば、“Ｈ”にし、メモリセルＭＣ１内の選択トランジスタＳＴをオンにする。
【０４０５】
また、カラムデコーダ２３Ｂにより下部ビット線ＢＬｄ１を選択し、かつ、カラムデコーダ２４Ｂにより上部ビット線ＢＬｕ１を選択する。
【０４０６】
そして、第１データ（例えば“０”）を書き込むときは、ビット線ドライバ２４Ｂからビット線シンカー２３Ｂに向かって第１値を有する書き込み電流Ｉｗを流す。
【０４０７】
また、第２データ（例えば“１”）を書き込むときは、ビット線ドライバ２４Ｂからビット線シンカー２３Ｂに向かって、第１値とは異なる第２値を有する書き込み電流Ｉｗを流す。
【０４０８】
メモリセルＭＣ１からデータを読み出す場合には、ロウデコーダ・ワード線ドライバ２２によりワード線ＷＬ１を活性化、例えば、“Ｈ”にし、メモリセルＭＣ１内の選択トランジスタＳＴをオンにする。
【０４０９】
また、カラムデコーダ２３Ｂにより下部ビット線ＢＬｄ１を選択し、かつ、カラムデコーダ２４Ｂにより上部ビット線ＢＬｕ１を選択する。
【０４１０】
そして、センスアンプ２４Ｂからビット線シンカー２３Ｂに向かって読み出し電流Ｉｒを流す。
【０４１１】
尚、読み出し電流Ｉｒは、書き込み電流（第１値及び第２値）Ｉｗよりも小さくする。
【０４１２】
C.  デバイス構造  
図４４は、図４２及び図４３のメモリセルＭＣ１のデバイス構造の例を示している。
【０４１３】
シリコンなどの半導体基板３１内には、ＳＴＩ(shallow trench isolation)構造の素子分離絶縁層３２が形成される。素子分離絶縁層３２に取り囲まれた素子領域内には、ソース／ドレイン拡散層３３、ゲート絶縁層３４及びゲート電極（ワード線ＷＬ１）３５からなる選択トランジスタＳＴが形成される。
【０４１４】
ソース／ドレイン拡散層３３の一つは、コンタクトプラグ３６を介して下部ビット線ＢＬｄ１に接続される。また、ソース／ドレイン拡散層３３の他の一つは、コンタクトプラグ３７、中間導電層３８及びビアプラグ３９を介して、下部電極４０に接続される。
【０４１５】
下部電極４０上には、磁気抵抗効果素子ＭＴＪが形成される。磁気抵抗効果素子ＭＴＪ上には、導電体からなるキャップ層（ハードマスク）４１が形成される。キャップ層４１上には、上部ビット線ＢＬｕ１が形成される。
【０４１６】
下部ビット線ＢＬｄ１、上部ビット線ＢＬｕ１、コンタクトプラグ３６，３７、中間導電層３８、ビアプラグ３９、下部電極４０及びキャップ層４１は、W, Al, Cu, AlCu などの導電体から構成される。
【０４１７】
これらの材料としてCuを使用する場合には、ダマシンプロセス又はデュアルダマシンプロセスを採用するのが望ましい。
【０４１８】
図４５は、図４２及び図４３のメモリセルＭＣ１のデバイス構造の他の例を示している。
【０４１９】
この例の特徴は、磁気抵抗効果素子ＭＴＪがビアプラグ３９上に直接配置されることにある。即ち、図４４のデバイス構造における下部電極４０を取り除くと、図４５のデバイス構造になる。
【０４２０】
この構造の場合、磁気抵抗効果素子ＭＴＪのサイズは、ビアプラグ３９のサイズよりも小さいことが望ましい。具体的には、半導体基板３１の上部から見た場合に（平面的にみて）、磁気抵抗効果素子ＭＴＪがビアプラグ３９内に収まるレイアウトとする。
【０４２１】
但し、これに限られることはなく、平面的にみて、磁気抵抗効果素子ＭＴＪがビアプラグ３９から多少はみ出していてもよい。また、磁気抵抗効果素子ＭＴＪのサイズがビアプラグ３９のサイズよりも大きくてもよい。
【０４２２】
ここで、リソグラフィやエッチング技術などによって決まる最小加工寸法をＦ（Minimum Feature Size）と定義すると、図４４の構造を用いた場合の最小セルサイズは、８Ｆ２になる。これに対し、図４５の構造を用いた場合の最小セルサイズは、４Ｆ２になる。
【０４２３】
フリー層の磁化反転を磁界により行う書き込み方式では、セルサイズの縮小に伴い、書き込み電流Ｉｗの値が大きくなるため、磁気抵抗効果素子ＭＴＪのサイズは、できるだけ大きくすることが望ましい。従って、デイバス構造は、必然的に、図４４に示すようになる。
【０４２４】
一方、スピン注入書き込み方式を採用する場合、セルサイズの縮小に伴い、書き込み電流Ｉｗの値は小さくなるため、磁気抵抗効果素子ＭＴＪのサイズは、できるだけ小さくすることが望ましい。従って、デバイス構造としては、図４５の構造を採用し易くなる。
【０４２５】
D.  まとめ  
本発明の例に関わる磁気抵抗効果素子が適用された1Tr-1MTJ型磁気ランダムアクセスメモリによれば、磁化反転効率の向上に伴い、書き込み速度の向上という付随的効果を得ることができる。具体的には、書き込み速度は、数ナノ秒から数マイクロ秒までの範囲内の値を実現できる。
【０４２６】
尚、読み出し時に磁気抵抗効果素子ＭＴＪに供給する読み出し電流Ｉｒは、書き込み時に磁気抵抗効果素子ＭＴＪに供給する書き込み電流Ｉｗよりもパルス幅（供給時間）が短いことが望ましい。
【０４２７】
この場合、読み出し時におけるディスターブ（誤書き込み）を防止できる。これは、書き込み電流Ｉｗのパルス幅を短くすると、書き込み電流の値の絶対値が大きくなり過ぎることに起因する。
【０４２８】
つまり、書き込み電流Ｉｗの値を小さくして低消費電流化を図ると共に、読み出し時のディスターブを防止するために、読み出し電流Ｉｒのパルス幅を書き込み電流Ｉｗのパルス幅よりも短くする。
【０４２９】
(2)   クロスポイント型磁気ランダムアクセスメモリ  
A.  第１例  
図４６は、クロスポイント型磁気ランダムアクセスメモリの第１例を示している。
【０４３０】
メモリセルアレイ５１は、複数のメモリセルから構成される。各々のメモリセルは、磁気抵抗効果素子ＭＴＪから構成される。磁気抵抗効果素子ＭＴＪは、本発明の例に関わるデュアルピン型磁気抵抗効果素子が用いられる。
【０４３１】
ワード線ＷＬ１，ＷＬ２，ＷＬ３，・・・は、ロウ方向に延び、その一端は、ロウデコーダ・ワード線ドライバ／シンカー５２Ａに接続される。また、ワード線ＷＬ１，ＷＬ２，ＷＬ３，・・・は、磁気抵抗効果素子ＭＴＪの一端に接続される。
【０４３２】
ビット線ＢＬ１，ＢＬ２，・・・は、ロウ方向に交差するカラム方向に延びる。ビット線ＢＬ１，ＢＬ２，・・・の一端は、カラムデコーダ・ビット線ドライバ／シンカー５３Ａに接続される。また、ビット線ＢＬ１，ＢＬ２，・・・は、磁気抵抗効果素子ＭＴＪの他端に接続される。
【０４３３】
ビット線ＢＬ１，ＢＬ２，・・・の他端は、カラム選択スイッチ（ＭＩＳＦＥＴ）ＣＳＷを介してセンスアンプ（Ｓ／Ａ）５４に接続される。カラム選択スイッチＣＳＷのゲート電極は、カラムデコーダ５５に接続される。
【０４３４】
このような磁気ランダムアクセスメモリにおいて、メモリセルＭＣ１にデータを書き込む場合、ロウデコーダ５２Ａによりワード線ＷＬ１を選択する。また、カラムデコーダ５３Ａによりビット線ＢＬ１を選択する。
【０４３５】
そして、第１データ（例えば“０”）を書き込むときは、ワード線ドライバ／シンカー５２Ａからビット線ドライバ／シンカー５３Ａに向かって書き込み電流Ｉｗを流す。
【０４３６】
また、第２データ（例えば“１”）を書き込むときは、ビット線ドライバ／シンカー５３Ａからワード線ドライバ／シンカー５２Ａに向かって書き込み電流Ｉｗを流す。
【０４３７】
メモリセルＭＣ１からデータを読み出す場合には、ロウデコーダ５２Ａによりワード線ＷＬ１を選択し、カラムデコーダ５５によりビット線ＢＬ１を選択する。そして、センスアンプ５４からワード線ドライバ／シンカー５２Ａに向かって読み出し電流Ｉｒを流す。
【０４３８】
尚、読み出し電流Ｉｒは、書き込み電流Ｉｗよりも小さくする。
【０４３９】
ここで、磁気抵抗効果素子ＭＴＪには、本発明の例に関わるデュアルピン型磁気抵抗効果素子が用いられるため、書き込み電流の低減と読み出し時のＭＲ比の向上とを同時に実現できる。
【０４４０】
B.  第２例  
図４７は、クロスポイント型磁気ランダムアクセスメモリの第２例を示している。
【０４４１】
第２例が第１例と異なる点は、磁気抵抗効果素子ＭＴＪとして、本発明の応用例に関わるシングルピン型磁気抵抗効果素子を用いたことにある。
【０４４２】
その結果、書き込み電流Ｉｗの向きを変えることなく、２値データの書き込みが行えるようになるため、ワード線ＷＬ１，ＷＬ２，ＷＬ３，・・・の一端には、ロウデコーダ・ワード線シンカー５２Ｂが接続され、ビット線ＢＬ１，ＢＬ２，・・・の一端には、カラムデコーダ・ビット線ドライバ５３Ｂが接続される。
【０４４３】
また、“０”／“１”書き込みの書き込み電流Ｉｗの向きが同じであるため、整流ダイオードＤを用いた完全クロスポイント型スピン注入磁気ランダムアクセスメモリを実現できる。
【０４４４】
ここで「完全」と称したのは、従来は、スピン注入書き込み方式とクロスポイント型とを組み合わせることが不可能であったことに由来する。
【０４４５】
その理由は、クロスポイント型の場合には、読み出し時における回り込み電流(sneak current)を防止するために、磁気抵抗効果素子ＭＴＪに整流ダイオードを付加する手段が採用されるが、これを採用すると、書き込みデータに応じて書き込み電流Ｉｗの向きを変えることが不可能になるためである。
【０４４６】
本発明の応用例によれば、書き込みデータにかかわらず、書き込み電流Ｉｗの向きが一定となるため、スピン注入書き込み方式とクロスポイント型との組み合わせが可能になる。
【０４４７】
また、クロスポイント型の場合、個々の磁気抵抗効果素子ＭＴＪに対して選択トランジスタを接続する必要がないため、書き込み電流Ｉｗの大きさが選択トランジスタのサイズに制限される、という問題が発生しない。
【０４４８】
その結果、場合によっては、1mA以上の書き込み電流を磁気抵抗効果素子ＭＴＪに供給することもできる。
【０４４９】
また、セルサイズについては、選択トランジスタが存在しないために、ワード線及びビット線の幅をそれぞれＦとした場合の最小サイズである４Ｆ２を容易に実現できる。
【０４５０】
このような磁気ランダムアクセスメモリにおいて、メモリセルＭＣ１にデータを書き込む場合、ロウデコーダ５２Ｂによりワード線ＷＬ１を選択する。また、カラムデコーダ５３Ｂによりビット線ＢＬ１を選択する。
【０４５１】
そして、第１データ（例えば“０”）を書き込むときは、ビット線ドライバ５３Ｂからワード線シンカー５２Ｂに向かって、第１値を有する書き込み電流Ｉｗを流す。
【０４５２】
また、第２データ（例えば“１”）を書き込むときは、ビット線ドライバ５３Ｂからワード線シンカー５２Ｂに向かって、第１値とは異なる第２値を有する書き込み電流Ｉｗを流す。
【０４５３】
メモリセルＭＣ１からデータを読み出す場合には、ロウデコーダ５２Ｂによりワード線ＷＬ１を選択し、カラムデコーダ５５によりビット線ＢＬ１を選択する。そして、センスアンプ５４からワード線シンカー５２Ｂに向かって読み出し電流Ｉｒを流す。
【０４５４】
尚、読み出し電流Ｉｒは、書き込み電流（第１値及び第２値）Ｉｗよりも小さくする。
【０４５５】
C.  デバイス構造  
図４８は、図４６のメモリセルＭＣ１のデバイス構造の例を示している。
【０４５６】
シリコンなどの半導体基板６１の上部には、ワード線ＷＬ１が形成される。ワード線ＷＬ１上には、磁気抵抗効果素子ＭＴＪが形成される。磁気抵抗効果素子ＭＴＪ上には、導電体からなるキャップ層（ハードマスク）６２が形成される。キャップ層６２上には、ビット線ＢＬ１が形成される。
【０４５７】
ワード線ＷＬ１、ビット線ＢＬ１及びキャップ層６２は、W, Al, Cu, AlCu などの導電体から構成される。
【０４５８】
これらの材料としてCuを使用する場合には、ダマシンプロセス又はデュアルダマシンプロセスを採用するのが望ましい。
【０４５９】
図４９は、図４７のメモリセルＭＣ１のデバイス構造の例を示している。
【０４６０】
この例の特徴は、ワード線ＷＬ１と磁気抵抗効果素子ＭＴＪとの間に整流ダイオードＤが形成されていることにある。即ち、図４８のデバイス構造に整流ダイオードＤを追加すると、図４９のデバイス構造になる。
【０４６１】
尚、整流ダイオードＤは、磁気抵抗効果素子ＭＴＪとキャップ層６２との間に形成してもよい。
【０４６２】
D.  まとめ  
本発明の例に関わる磁気抵抗効果素子が適用されたクロスポイント型磁気ランダムアクセスメモリによれば、磁化反転効率の向上に伴い、書き込み速度の向上という付随的効果を得ることができる。具体的には、書き込み速度は、数ナノ秒から数マイクロ秒までの範囲内の値を実現できる。
【０４６３】
尚、読み出し時に磁気抵抗効果素子ＭＴＪに供給する読み出し電流Ｉｒは、書き込み時に磁気抵抗効果素子ＭＴＪに供給する書き込み電流Ｉｗよりもパルス幅（供給時間）が短いことが望ましい。
【０４６４】
この場合、読み出し時におけるディスターブ（誤書き込み）を防止できる。これは、書き込み電流Ｉｗのパルス幅を短くすると、書き込み電流の値の絶対値が大きくなり過ぎることに起因する。
【０４６５】
つまり、書き込み電流Ｉｗの値を小さくして低消費電流化を図ると共に、読み出し時のディスターブを防止するために、読み出し電流Ｉｒのパルス幅を書き込み電流Ｉｗのパルス幅よりも短くする。
【０４６６】
８．  むすび  
本発明の例によれば、デュアルピン構造の磁気抵抗効果素子において、書き込み電流の低減と読み出し時のＭＲ比の向上との両立を図ることができる。
【０４６７】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０４６８】
【図１】デュアルピン構造の例を示す断面図。
【図２】デュアルピン構造の例を示す断面図。
【図３】ピンド層の例を示す断面図。
【図４】ピンド層の例を示す断面図。
【図５】フリー層の例を示す断面図。
【図６】フリー層の例を示す断面図。
【図７】２つのピンド層の磁化方向が逆である磁気抵抗効果素子の第１例を示す図。
【図８】２つのピンド層の磁化方向が逆である磁気抵抗効果素子の第１例を示す図。
【図９】２つのピンド層の磁化方向が逆である磁気抵抗効果素子の第２例を示す図。
【図１０】２つのピンド層の磁化方向が逆である磁気抵抗効果素子の第２例を示す図。
【図１１】２つのピンド層の磁化方向が同じである磁気抵抗効果素子の第１例を示す図。
【図１２】２つのピンド層の磁化方向が同じである磁気抵抗効果素子の第１例を示す図。
【図１３】２つのピンド層の磁化方向が同じである磁気抵抗効果素子の第２例を示す図。
【図１４】２つのピンド層の磁化方向が同じである磁気抵抗効果素子の第２例を示す図。
【図１５】ＭＲ比のバイアス依存性の制御方法の例を示す図。
【図１６】ＭＲ比のバイアス依存性の制御方法の例を示す図。
【図１７】第１実施例を示す図。
【図１８】第２実施例を示す図。
【図１９】第３実施例を示す図。
【図２０】第４実施例を示す図。
【図２１】第５実施例を示す図。
【図２２】第６実施例を示す図。
【図２３】第７実施例を示す図。
【図２４】第８実施例を示す図。
【図２５】第９実施例を示す図。
【図２６】第１０実施例を示す図。
【図２７】第１１実施例を示す図。
【図２８】第１２実施例を示す図。
【図２９】第１３実施例を示す図。
【図３０】第１応用例を示す図。
【図３１】第１応用例を示す図。
【図３２】第１応用例を示す図。
【図３３】第２応用例を示す図。
【図３４】第２応用例を示す図。
【図３５】第２応用例を示す図。
【図３６】第３応用例を示す図。
【図３７】第３応用例を示す図。
【図３８】第３応用例を示す図。
【図３９】第４応用例を示す図。
【図４０】第４応用例を示す図。
【図４１】第４応用例を示す図。
【図４２】1Tr-1MTJ型磁気ランダムアクセスメモリの第１例を示す図。
【図４３】1Tr-1MTJ型磁気ランダムアクセスメモリの第２例を示す図。
【図４４】メモリセルの構造例を示す断面図。
【図４５】メモリセルの構造例を示す断面図。
【図４６】クロスポイント型磁気ランダムアクセスメモリの第１例を示す図。
【図４７】クロスポイント型磁気ランダムアクセスメモリの第２例を示す図。
【図４８】メモリセルの構造例を示す断面図。
【図４９】メモリセルの構造例を示す断面図。
【符号の説明】
【０４６９】
１１Ａ，１１Ｂ：  ピンド層（強磁性層）、  １２：  フリー層（強磁性層）、  １３Ａ，１３Ｂ：  スペーサ層（非磁性層）、  １４：  反強磁性層、  ２１，５１：  メモリセルアレイ、  ２２：  ロウデコーダ・ワード線ドライバ、  ２３Ａ：  カラムデコーダ・ビット線ドライバ／シンカー、  ２３Ｂ：  カラムデコーダ・ビット線シンカー、  ２４Ａ：  カラムデコーダ・ビット線ドライバ／シンカー・センスアンプ、  ２４Ｂ：  カラムデコーダ・ビット線ドライバ・センスアンプ、  ３１，６１：  半導体基板、  ３２：  素子分離絶縁層、  ３３：  ソース／ドレイン拡散層、  ３４：  ゲート絶縁層、  ３５：  ゲート電極、  ３６，３７：  コンタクトプラグ、  ３８：  中間導電層、  ３９：  ビアプラグ、  ４０：  下部電極、  ４１，６２：  キャップ層、  ５２Ａ：  ロウデコーダ・ワード線ドライバ／シンカー、  ５２Ｂ：  ロウデコーダ・ワード線シンカー、  ５３Ａ：  カラムデコーダ・ビット線ドライバ／シンカー、  ５３Ｂ：  カラムデコーダ・ビット線ドライバ、  ５４：  センスアンプ、  ５５：  カラムデコーダ、  ＭＴＪ：  磁気抵抗効果素子、  ＳＴ：  選択トランジスタ、  Ｄ：  整流ダイオード。
【図１】
2008187048.tif 000003
【図２】
2008187048.tif 000004
【図３】
2008187048.tif 000005
【図４】
2008187048.tif 000006
【図５】
2008187048.tif 000007
【図６】
2008187048.tif 000008
【図７】
2008187048.tif 000009
【図８】
2008187048.tif 000010
【図９】
2008187048.tif 000011
【図１０】
2008187048.tif 000012
【図１１】
2008187048.tif 000013
【図１２】
2008187048.tif 000014
【図１３】
2008187048.tif 000015
【図１４】
2008187048.tif 000016
【図１５】
2008187048.tif 000017
【図１６】
2008187048.tif 000018
【図１７】
2008187048.tif 000019
【図１８】
2008187048.tif 000020
【図１９】
2008187048.tif 000021
【図２０】
2008187048.tif 000022
【図２１】
2008187048.tif 000023
【図２２】
2008187048.tif 000024
【図２３】
2008187048.tif 000025
【図２４】
2008187048.tif 000026
【図２５】
2008187048.tif 000027
【図２６】
2008187048.tif 000028
【図２７】
2008187048.tif 000029
【図２８】
2008187048.tif 000030
【図２９】
2008187048.tif 000031
【図３０】
2008187048.tif 000032
【図３１】
2008187048.tif 000033
【図３２】
2008187048.tif 000034
【図３３】
2008187048.tif 000035
【図３４】
2008187048.tif 000036
【図３５】
2008187048.tif 000037
【図３６】
2008187048.tif 000038
【図３７】
2008187048.tif 000039
【図３８】
2008187048.tif 000040
【図３９】
2008187048.tif 000041
【図４０】
2008187048.tif 000042
【図４１】
2008187048.tif 000043
【図４２】
2008187048.tif 000044
【図４３】
2008187048.tif 000045
【図４４】
2008187048.tif 000046
【図４５】
2008187048.tif 000047
【図４６】
2008187048.tif 000048
【図４７】
2008187048.tif 000049
【図４８】
2008187048.tif 000050
【図４９】
2008187048.tif 000051