(57)【要約】【課題】光学式のエンコーダにおける消費電力の低減を図る。【解決手段】（ａ）はパルス板による光の透過、遮断の様子、（ｂ）は発光素子に給電する端子電圧、（ｃ）は制御手段に入力する検出パルスを示している。  パルス板の回転に同期して、発光素子に電源電圧が印加される。（ａ）の最初のエッジが立ち上がるまでの時間は予測不能なので通電を継続する。その後の数エッジ間は、パルス速度が非常に遅く予測も困難であるため、パルス幅の履歴を記憶するだけで発光素子への給電を継続する。  その後は制御手段で算出されたエッジ検出不要時間に従って、暗パルスのパルス幅よりも短い時間だけ、発光素子及び受光素子への給電を停止する。【選択図】  図４
2008096333.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と相対移動する遮光部を介して前記発光素子からの光を間欠的に受光する受光素子と、該受光素子からの出力パルスの立ち上がり、立ち下りエッジをそれぞれ検出するエッジ検出部とを有し、該エッジ検出部のエッジ検出不要時間中は前記発光素子への給電を停止するエンコーダ制御装置において、前記立ち上がりエッジと前記立ち下がりエッジの間の時間をパルス幅として測定するパルス幅測定部と、次のパルス幅を予測するパルス幅予測部とを備えたことを特徴とするエンコーダ制御装置。
【請求項２】
前記予測したパルス幅に係数を乗じ前記エッジ検出不要時間を算出する制御信号生成部を備え、前記発光素子からの光が前記受光素子に入射しない第１の時間を前記パルス幅予測部によって予測し、前記エッジ検出部により前記第１の時間の開始を示すエッジを検出してから前記エッジ検出不要時間中は前記発光素子への給電を停止することを特徴とする請求項１に記載のエンコーダ制御装置。
【請求項３】
前記予測したパルス幅に係数を乗じ前記エッジ検出不要時間を算出する制御信号生成部を備え、前記発光素子からの光が前記受光素子に入射しない第１の時間と前記発光素子からの光が前記受光素子に入射する第２の時間とを前記パルス幅予測部によって予測し、前記エッジ検出部により前記第１の時間の開始又は前記第２の時間の開始のエッジが検出されてから前記エッジ検出不要時間中は前記発光素子への給電を停止することを特徴とする請求項１に記載のエンコーダ制御装置。
【請求項４】
前記パルス幅測定部の測定結果を記憶する記憶部を備え、前記パルス幅予測部は前記記憶部に記憶した前記パルス幅測定結果の履歴に基づいて、次のパルス幅を算出することを特徴とする請求項１〜３の何れか１つの請求項に記載のエンコーダ制御装置。
【請求項５】
前記パルス幅測定部又は前記パルス幅予測部による前記パルス幅予測結果が予め定めたパルス幅よりも小さくなった場合は前記発光素子への給電を継続することを特徴とする請求項１〜３の何れか１つの請求項に記載のエンコーダ制御装置。
【請求項６】
前記パルス幅測定部によるパルス幅測定結果と前記パルス幅予測部によるパルス幅予測結果とを比較する比較部を備え、該比較部により前記予測結果が前記測定結果よりも予め定めた割合以上に異なっているとした場合は、前記制御信号生成部において前記パルス幅予測結果に乗ずる前記割合を変更することを特徴とする請求項２又は３に記載のエンコーダ制御装置。
【請求項７】
前記エッジ検出不要時間中に前記発光素子への給電を停止した後に、再び給電を開始した時の出力結果を判定するエラー判定部を備え、該エラー判定部によりエラーと判定した場合は、前記発光素子への給電を少なくとも次の１周期は継続することを特徴とする請求項２又は３に記載のエンコーダ制御装置。
【請求項８】
前記エッジ検出不要時間中に前記発光素子への給電を停止した後に、再び給電を開始した時の出力結果を判定するエラー判定部を備え、該エラー判定部においてエラーと判定した回数を計数する計数部を備え、該計数部の計数結果が予め定めた回数を超えた場合は前記制御信号生成部において前記パルス幅予測結果に乗ずる前記割合を変更することを特徴とする請求項６に記載のエンコーダ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学式のエンコーダ制御装置に関するものである。
【背景技術】
【０００２】
光学式エンコーダはモータの回転検出等に非常に幅広く使われている。例えば図７に示すように、円形のパルス板１の円周上に光透過部２と遮光部３を等間隔に形成し、発光素子４と受光素子５の間に位置させる。
【０００３】
発光素子４から発した光が光透過部２を通って受光素子５に入射し、光電変換された信号が出力される。このときの出力波形は図８に示す正弦波となり、この出力波形を所定の閾値でコンパレートした信号がパルス信号として検出される。しかし、従来例においては、発光素子４に常時一定の電圧を印加しているため、電流が流れ続けており、消費電力が大きいという課題を有している。
【０００４】
この不具合を解決するため、例えば特許文献１においては、発光素子をＰＷＭ駆動（間欠駆動）し、出力をローパスフィルタで受けることにより消費電力の低減を図っている。また特許文献２においては、受光素子にフォトＩＣを用い、増大する消費電力を受光素子をＰＷＭ駆動することにより低減している。
【０００５】
【特許文献１】特開平５−２９６７９８号公報
【特許文献２】特開２００１−２９６１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述の特許文献１、２に開示されているようなＰＷＭ駆動では、発光素子又は受光素子の電源がオフの間にパルスのエッジに至る確率が高く、必ずしも正確な検出結果が得られない。また、消費電力を下げるために、ＰＷＭのデューティ比を変えてオンの時間をオフの時間よりも短くすると、検出誤差が大きくなるという問題がある。
【０００７】
本発明の目的は、上述の課題を解消し、低消費電力で正確な検出ができるエンコーダ制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明に係るエンコーダ制御装置の技術的特徴は、発光素子と相対移動する遮光部を介して前記発光素子からの光を間欠的に受光する受光素子と、該受光素子からの出力パルスの立ち上がり、立ち下りエッジをそれぞれ検出するエッジ検出部とを有し、該エッジ検出部のエッジ検出不要時間中は前記発光素子への給電を停止するエンコーダ制御装置において、前記立ち上がりエッジと前記立ち下がりエッジの間の時間をパルス幅として測定するパルス幅測定部と、次のパルス幅を予測するパルス幅予測部とを備えたことにある。
【発明の効果】
【０００９】
本発明に係るエンコーダ制御装置によれば、発光素子の光が受光素子に入力しないと予測される時間には、発光素子への給電を停止するので、受光側に特別な検出方法を用いることなく、発光素子の消費電力を略半減することができる。
【発明を実施するための最良の形態】
【００１０】
本発明を図示の実施例に基づいて詳細に説明する。
【実施例１】
【００１１】
図１は実施例１の概略のブロック回路構成図を示している。発光素子１１と受光素子１２はトランジスタから成るスイッチング素子１３を介して電源１４に接続されている。受光素子１２の出力は比較器１５、入力ポート１６ａを介して制御手段１６に接続され、制御手段１６の出力は出力ポート１６ｂを介してスイッチング素子１３に接続されている。
【００１２】
発光素子１１と受光素子１２の間には、図２に示すパルス板２１が介在されている。パルス板２１には、光透過部２２と遮光部２３が等間隔に交互に形成されており、このパルス板２１が回転することにより、受光素子１２から出力信号として正弦波が得られる。
【００１３】
受光素子１２の出力信号は比較器１５によりオン／オフのデジタル信号に変換され、入力ポート１６ａを介して制御手段１６に入力される。制御手段１６は入力ポート１６ａに入力された信号を基にスイッチング素子１３への制御信号を生成し、出力ポート１６ｂを介してスイッチング素子１３に出力する。スイッチング素子１３は制御信号に同期してオン／オフし、発光素子１１及び受光素子１２には電源１４からの電力が間欠的に供給される。
【００１４】
図３は制御手段１６の内部構造を表すブロック回路構成図である。受光素子１２の出力を入力する入力ポート１６ａは、エッジ検出部３１を介してパルス幅測定部３２、エラー判定部３３にそれぞれ接続されている。パルス幅測定部３２の出力は、記憶部３４、比較部３５、制御信号生成部３６にそれぞれ接続されている。記憶部３４の出力はパルス幅予測部３７を経て、制御信号生成部３６に接続され、パルス幅予測部３７の出力の一部は比較部３５に接続されている。また、比較部３５の出力は制御信号生成部３６に接続されている。
【００１５】
エラー判定部３３の出力は制御信号生成部３６と計数部３８に接続され、更に計数部３８の出力は制御信号生成部３６に接続されている。そして、制御信号生成部３６の出力は出力ポート１６ｂを介してスイッチング素子１３に接続されている。
【００１６】
制御手段１６の入力ポート１６ａに入力された比較器１５からの信号は、エッジ検出部３１により立ち上がり／立ち下りエッジが検出される。ここでは、以降の説明を簡明にするため、光束が受光素子１２に入射すると立ち上がりエッジが検出され、遮光されると立ち下がりエッジが検出されることとし、立ち上がりエッジから立ち下がりエッジ間のパルスを明パルスと呼ぶ。同様に、立ち下がりエッジから立ち上がりエッジ間のパルスを暗パルスと呼ぶことにする。
【００１７】
パルス幅測定部３２により明パルス、暗パルスのそれぞれのパルス幅が測定され、測定されたパルス幅は記憶部３４に蓄積される。そして、パルス幅予測部３７は記憶部３４に記憶されたパルス幅の履歴を基に、次の暗パルスのパルス幅を予測する。この際に、明パルスと暗パルスの両方のパルス幅の履歴を基に、次の暗パルスのパルス幅を予測してもよいし、暗パルスの履歴のみを基に、次の暗パルスのパルス幅を予測してもよい。これにより、パルス幅の正確な予測が可能となる。
【００１８】
そして、パルス幅予測部３７において予測されたパルス幅は、制御信号生成部３６で所定の値が乗ぜられ、エッジ検出不要時間として算出される。ここで所定の値とは１以下の定数であり、パルス幅予測部３７で予測したパルス幅よりも所定の割合だけ短い時間をエッジ検出不要時間として算出する。
【００１９】
また、その値は不変の定数でもよいし、後述するようにパルスの状態等によって可変であってもよい。そして、エッジ検出不要時間中は出力ポート１６ｂの出力はオフとなり、発光素子１１及び受光素子１２への給電を停止する。
【００２０】
なお、パルス幅予測部３７における予測結果は常に正しいとは限らないので、常に予測結果が妥当であるか否かを検証し、妥当でなければ補正する手段が必要である。
【００２１】
その第１の手段として、パルス幅予測部３７の予測結果と、パルス幅測定部３２により実際に測定された結果を比較部３５で比較する。そして、予測結果が測定結果よりも所定の割合以上に大きければ、制御信号生成部３６によりパルス幅予測結果に乗ずる所定の値を小さくし、予測結果が測定結果よりも所定の割合以上に小さければ所定の値を大きくする。これにより、より正確なパルス検出が可能となる。
【００２２】
また、第２の手段としてエラー判定部３３によりエッジ検出部３１の検出結果が予測値と異なると判定された時には、少なくとも次の１周期間は発光素子１１への通電を継続する。例えば、今回は立ち上がりエッジが検出されるはずなのに、立ち下がりエッジが検出された場合には、予測結果に基づくエッジ検出不要時間が長過ぎたので、次の１周期間パルス幅の測定をし直し、パルス幅予測をリセットする動作を行う。この動作については実施例２において更に詳しく説明する。
【００２３】
第３の手段として、エラー判定部３３によりエラーと判定された回数を計数部３８で計数し、その結果が所定回数を上回ると、制御信号生成部３６においてパルス幅予測結果に乗ずる所定値を小さくする。このように、エッジ検出不要時間の算出誤りをエラーとして計数し、エラーが多い時には予測精度を変更するため、より正確なパルス検出が可能となる。
【００２４】
更に第４の手段として、パルス幅測定部３２におけるパルス幅測定結果が所定のパルス幅より小さくなった場合は、制御信号生成部３６におけるエッジ検出不要時間を０とし、発光素子１１への給電を継続する。これは、パルスが高速になった際の制御手段１６の反応遅れや予測誤差を考慮し、パルスが高速になり過ぎた場合は発光素子１１への給電を継続することで測定精度を保つための動作である。そのため、制御手段１６により高速制御が可能なマイクロコントローラを用いたり、パルスがそれほど高速にならないような検出系では用いなくてもよい。これにより、高速パルスに対する検出精度の劣化を限定できる。
【００２５】
図４は本実施例１におけるタイミングチャート図である。（ａ）はパルス板２１による光の透過、遮断の様子を示しており、光が透過する場合をＨ、遮断される場合をＬで示している。（ｂ）は発光素子１１に給電する端子電圧を示し、これは制御手段１６からスイッチング素子１３に与えられる制御信号と同期している。（ｃ）は入力ポート１６ａから制御手段１６に入力する検出パルスを示している。
【００２６】
パルス板２１による図示しない例えばＤＣモータ等の動作検出対象の駆動を開始することに同期して、制御手段１６の出力によりスイッチング素子１３がオンとなり、発光素子１１に電源電圧が印加される。図４（ａ）中の最初のエッジが立ち上がるまでの時間は予測不能なので通電を継続する。その後の数エッジ間は、パルス速度が非常に遅く予測も困難であるため、パルス幅の履歴を記憶するだけで発光素子１１への給電を継続する。
【００２７】
なお、ここでは最初の４エッジ分は給電を継続しているが、これに限定されるものではなく、条件によっては更に短くしてもよい。その後は制御手段１６で算出されたエッジ検出不要時間に従って、スイッチング素子１３がオフされ、暗パルスのパルス幅よりも短い時間だけ、発光素子１１及び受光素子１２への給電を停止する。
【実施例２】
【００２８】
図５は本実施例２におけるタイミングチャート図である。この実施例２では、主にパルスのエッジが検出されると、予測される時間以外は発光素子１１への給電を停止し、更なる消費電力を節減する。基本的な構成は実施例１と同様であり、実施例１との相違点は、実施例１においては暗パルスの時間のみ発光素子１１への給電を停止していたが、本実施例２においては明パルスの時間内においても発光素子１１への給電を停止する。
【００２９】
制御手段１６で算出されたエッジ検出不要時間に従って、スイッチング素子１３がオフされ、明パルス及び暗パルスのパルス幅よりも短い時間だけ発光素子１１及び受光素子１２への給電が停止する。これにより、パルスのエッジが検出されると予測される時間以外は、発光素子１１への給電を停止するので、発光素子１１の消費電力を大幅に低減することができる。
【００３０】
図６は制御手段１６のエラー判定部３３において、エラーと判定された場合の動作のタイミングチャート図である。明時間のエッジ検出不要時間として算出された時間だけ、発光素子１１への給電を停止し、再び給電を開始した際に、本来の予測が正しければ明状態のはずのパルス板２１が暗状態になっているような場合にエラーと判定される。
【００３１】
この場合は、検出パルスは発光素子１１への給電を再開した時点で、立ち下がりエッジを出力するため本来のパルス幅よりも長いパルス幅を検出してしまう。そのため、次のパルス幅の予測に不正確な値を用いることになってしまうので、少なくとも次の１周期間は発光素子１１への給電を継続し、正確なパルス幅を測定し直してから予測を行うようにする。
【００３２】
このように、発光素子１１への給電を回復した時のエンコーダ出力が、予測値と違っていた場合はエッジ検出不要時間の算出が誤っていたと判断する。そして、次の１周期間は発光素子１１への給電を継続してパルスを補正することにより、より正確なパルス検出が可能となる。
【００３３】
以上の説明では、本発明の好ましい実施例について述べたが、本発明はこれらの実施例に限定されないことは云うまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】実施例１の概略のブロック回路構成図である。
【図２】パルス板の正面図である。
【図３】制御手段のブロック回路構成図である。
【図４】実施例１のタイミングチャート図である。
【図５】実施例２のタイミングチャート図である。
【図６】実施例２のエラー判定部の動作のタイミングチャート図である。
【図７】従来例の光学式エンコーダの説明図である。
【図８】光学式エンコーダの受光素子からの出力信号のグラフ図である。
【符号の説明】
【００３５】
１１  発光素子
１２  受光素子
１３  スイッチング素子
１４  電源
１５  比較器
１６  制御手段
１６ａ  入力ポート
１６ｂ  出力ポート
２１  パルス板
２２  光透過部
２３  遮光部
３１  エッジ検出部
３２  パルス幅測定部
３３  エラー判定部
３４  記憶部
３５  比較部
３６  制御信号生成部
３７  パルス幅予測部
３８  計数部
【図１】
2008096333.tif 000003
【図２】
2008096333.tif 000004
【図３】
2008096333.tif 000005
【図４】
2008096333.tif 000006
【図５】
2008096333.tif 000007
【図６】
2008096333.tif 000008
【図７】
2008096333.tif 000009
【図８】
2008096333.tif 000010