(57)【要約】【課題】例えば画素形成部などの構成を変更することなく、簡易な構成でソースドライバの耐圧設計を高くする必要のないアクティブマトリクス型液晶表示装置を提供する。【解決手段】本アクティブマトリクス型液晶表示装置は、ソースドライバ３００からの出力電圧と第１または第２のオフセット信号発生回路６０１，６０２からのオフセット電圧とを所定の容量を含むチャージポンプ回路を内蔵する液晶信号発生回路７０１〜７０４において加算し、対応する各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加する。上記オフセット電圧は液晶の光透過率がほとんど変化しない範囲内の電圧であり、ソースドライバ３００からの出力電圧は各映像信号線に印加すべき電圧から上記オフセット電圧を差し引いた電圧であれば足りるので、上記回路を付加する簡易な構成でソースドライバ３００の耐圧設計を低く抑えることができる。【選択図】図１
2008096861.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極に対応して設けられた共通電極と、前記共通電極に所定電圧を印加する共通電極駆動回路と、前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記映像信号線駆動回路および前記走査信号線駆動回路を制御する表示制御回路とを備えるアクティブマトリクス型の表示装置であって、
前記映像信号線駆動回路は、
前記共通電極の電位を基準とした前記画素電極に印加される所定の２種類の電圧である正極性および負極性の電圧の間で所定の期間毎にその極性が逆になる電圧信号であって、前記画像信号に応じた電圧から所定のオフセット電圧が差し引かれた電圧信号を出力するソースドライバと、
前記オフセット電圧を生成するオフセット電圧生成回路と、
前記ソースドライバから出力される電圧信号に対して、前記オフセット電圧生成回路により生成される前記オフセット電圧を加算することにより前記画像信号に応じた電圧を生成し、生成された電圧を前記複数の映像信号線に印加する複数の信号発生回路と
を含むことを特徴とする、アクティブマトリクス型表示装置。
【請求項２】
前記オフセット電圧生成回路は、前記画素電極と前記共通電極との間に設けられる液晶層にゼロから印加する場合に光透過率がほとんど変化しない範囲内の所定の電圧を前記オフセット電圧として生成することを特徴とする、請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記信号発生回路は、
２つの電極のうちの一方の電極が前記ソースドライバに接続され、他方の電極が前記オフセット電圧生成回路に接続されており、前記他方の電極の電位を前記オフセット電圧だけ変化させることにより、前記ソースドライバから出力される電圧に対して前記オフセット電圧が加算された加算電圧を充電される容量と、
前記容量に対して前記加算電圧が充電されるよう前記ソースドライバと前記容量とを接続しまたは切り離し、前記容量に充電された前記加算電圧が印加されるよう対応する映像信号線と前記容量とを接続しまたは切り離す切り替え手段と
を含むことを特徴とする、請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記容量は、対応する映像信号線に寄生する寄生容量値よりも大きい容量値を有することを特徴とする、請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記切り替え手段は、前記容量に対して前記加算電圧が充電されるよう前記ソースドライバと前記容量とを接続する時間を、前記容量に充電された前記加算電圧が印加されるよう対応する映像信号線と前記容量とを接続する時間よりも長くすることを特徴とする、請求項３に記載のアクティブマトリクス型表示装置。
【請求項６】
前記容量は、
２つの電極のうちの一方の電極が前記ソースドライバに接続され、他方の電極が前記オフセット電圧生成回路に接続されており、前記他方の電極の電位を前記オフセット電圧のうちの正極性のオフセット電圧だけ変化させることにより、前記ソースドライバから出力される電圧に対して前記正極性のオフセット電圧が加算された正極性加算電圧を充電される正極性容量と、
２つの電極のうちの一方の電極が前記ソースドライバに接続され、他方の電極が前記オフセット電圧生成回路に接続されており、前記他方の電極の電位を前記オフセット電圧のうちの負極性のオフセット電圧だけ変化させることにより、前記ソースドライバから出力される電圧に対して前記負極性のオフセット電圧が加算された負極性加算電圧を充電される負極性容量と
を含み、
前記切り替え手段は、
前記正極性容量に対して前記正極性加算電圧が充電されるよう前記ソースドライバと前記正極性容量とを接続しまたは切り離し、前記負極性容量に前記負極性加算電圧が充電されるときに前記正極性容量に充電された前記正極性加算電圧が印加されるよう対応する映像信号線と前記正極性容量とを接続しまたは切り離す正極性切り替え手段と、
前記負極性容量に対して前記負極性加算電圧が充電されるよう前記ソースドライバと前記負極性容量とを接続しまたは切り離し、前記政局性容量に前記正極性加算電圧が充電されるときに前記負極性容量に充電された前記負極性加算電圧が印加されるよう対応する映像信号線と前記負極性容量とを接続しまたは切り離す負極性切り替え手段と
を含むことを特徴とする、請求項３に記載のアクティブマトリクス型表示装置。
【請求項７】
前記信号発生回路は、前記切り替え手段により前記加算電圧が印加されるよう対応する映像信号線と前記容量とを接続する前に、前記映像信号線の電位を前記ソースドライバの最大耐圧以下の所定の電位に設定する接続電位設定手段をさらに含むことを特徴とする、請求項３に記載のアクティブマトリクス型表示装置。
【請求項８】
前記接続電位設定手段は、前記映像信号線と前記共通電極とを接続することにより前記映像信号線の電位を前記共通電極の電位に設定することを特徴とする、請求項７に記載のアクティブマトリクス型表示装置。
【請求項９】
前記ソースドライバは、ｎ本（ｎは自然数）ずつ隣り合う映像信号線に印加される電圧の極性が互いに逆になり、かつｍ個（ｍは自然数）の水平期間毎にその極性が逆になる電圧信号を出力し、
前記共通電極駆動回路は、前記正極性および負極性の電圧の中点電圧近傍の固定的な所定電圧を前記共通電極に印加することを特徴とする、請求項１から請求項８までのいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項１０】
画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極に対応して設けられた共通電極とを備えるアクティブマトリクス型表示装置の表示方法であって、
前記共通電極に所定電圧を印加する共通電極駆動ステップと、
前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動ステップと、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと
を備え、
前記映像信号線駆動ステップは、
前記共通電極の電位を基準とした前記画素電極に印加される所定の２種類の電圧である正極性および負極性の電圧の間で所定の期間毎にその極性が逆になる電圧信号であって、前記画像信号に応じた電圧から所定のオフセット電圧が差し引かれた電圧信号を出力するソース駆動ステップと、
前記オフセット電圧を生成するオフセット電圧生成ステップと、
前記ソース駆動ステップにおいて出力される電圧信号に対して、前記オフセット電圧生成ステップにおいて生成される前記オフセット電圧を加算することにより前記画像信号に応じた電圧を生成し、生成された電圧を前記複数の映像信号線に印加する信号発生ステップと
を含むことを特徴とする、表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等のスイッチング素子を用いた液晶表示装置等のようなアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型の液晶表示装置は、液晶層を挟持する２枚の基板を含む表示部を備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線としての複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、装置の表示部を構成しており、ゲート線にゲート端子が接続されデータ線にソース端子が接続されたスイッチング素子であるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極とを含む。これら画素形成部を含む上記基板は、ＴＦＴ基板と呼ばれる。また、上記２枚の基板のうちＴＦＴ基板に対向する他方の基板には、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、表示色を形成するためのカラーフィルタ（ＣＦ：Ｃｏｌｏｒ  Ｆｉｌｔｅｒ）とが設けられている。この基板はＣＦ基板と呼ばれる。
【０００３】
このようなアクティブマトリクス型液晶表示装置は、その表示部のデータ線を駆動するソースドライバと、その表示部のゲート線を駆動するゲートドライバと、上記共通電極を駆動するための共通電極駆動回路と、ソースドライバ、ゲートドライバ、および共通電極駆動回路を制御するための表示制御回路とを有している。
【０００４】
このようなアクティブマトリクス型液晶表示装置において、従来より一般的に、液晶層への印加電圧の極性は、１フレーム期間毎に反転される。これは液晶の劣化を防ぐために交流駆動を行う必要があるためである。そして表示品位を向上させるために、この交流化駆動方式として、１水平期間毎にも異なる極性の電圧を印加するライン反転駆動方式がある。しかし、このライン反転駆動方式では、行方向（水平走査方向）に並ぶ画素形成部（具体的には画素電極）には同一極性の電圧が印加されるため、表示品位の低下が生じてしまう。そこで近年では、アクティブマトリクス型液晶表示装置には、１ドット毎（水平走査方向の１画素形成部毎）に異なる極性の電圧を印加するドット反転駆動方式が採用されることが多い。
【０００５】
図１２は、このドット反転駆動方式を採用した場合の或るデータ線の電圧変化を簡易に示す図である。なお、この駆動方式を採用するアクティブマトリクス型液晶表示装置は、４本のゲート線と４本のデータ線とを備えるものとする。この図１２に示されるように、１つの画像を表示するための１垂直期間（１フレーム期間）において各水平期間毎に印加電圧の極性が反転されている。すなわち、当該データ線には、最初の１水平期間に正極性印加電圧Ｖｐが印加され、次の１水平期間に負極性印加電圧Ｖｎが印加され、さらに繰り返し正極性印加電圧Ｖｐおよび負極性印加電圧Ｖｎが印加された後、続く垂直期間ではこれらの極性が反転されて繰り返し負極性印加電圧Ｖｎおよび正極性印加電圧Ｖｐが印加される。
【０００６】
図１３は、上記のようなドット反転駆動方式により各画素形成部に印加される電圧の極性を示す図である。図１３に示されるように、或る１垂直期間において各画素形成部には１ドット毎に異なる極性の電圧が印加されており、続く１垂直期間においてはこれらの印加電圧が反転されていることがわかる。
【０００７】
しかし、このドット反転駆動方式を採用すれば、図１３に示されるような正極性印加電圧Ｖｐおよび負極性印加電圧Ｖｎを生成する必要が生じるので、ソースドライバの高電圧化を招くことになる。すなわち一般的なツイスト・ネマティック液晶では通常５Ｖｒｍｓの実効電圧が画像表示に必要とされるので、交流駆動するためにはその倍の１０Ｖｐｐの電圧が必要となる。よって、この電圧を出力するためのソースドライバは１０Ｖ以上の電源と耐圧とが必要となる。このことにより、一般的な５Ｖ動作のソースドライバに比べて耐圧設計を高くすることによる内部トランジスタの面積増大や高耐圧プロセスの導入によるチップ化コストの上昇という問題が生じる。
【０００８】
このような問題を解決するため、従来よりさまざま手法が試みられており、例えば、１つの画素形成部に対して２つのソースラインを異なるスイッチング素子を介して１フレーム期間毎に交互に接続し、ソースドライバによりこの２つのソースラインに異なる極性の電圧を固定的に印加する構成により、ソースドライバの耐圧を低くする従来のアクティブマトリクス型液晶表示装置がある（例えば特許文献１を参照）。
【特許文献１】特開２０００−２００３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記従来のアクティブマトリクス型液晶表示装置では、画素形成部内のスイッチング素子やソースラインの数が増加し、その構成が複雑となるので、特に（画素数が多い）高精細の表示装置においては大きく製造コストが増加する。
【００１０】
そこで本発明は、例えば画素形成部などの構成を変更することなく、簡易な構成でソースドライバの耐圧設計を高くする必要のないアクティブマトリクス型液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
第１の発明は、画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極に対応して設けられた共通電極と、前記共通電極に所定電圧を印加する共通電極駆動回路と、前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記映像信号線駆動回路および前記走査信号線駆動回路を制御する表示制御回路とを備えるアクティブマトリクス型の表示装置であって、
前記映像信号線駆動回路は、
前記共通電極の電位を基準とした前記画素電極に印加される所定の２種類の電圧である正極性および負極性の電圧の間で所定の期間毎にその極性が逆になる電圧信号であって、前記画像信号に応じた電圧から所定のオフセット電圧が差し引かれた電圧信号を出力するソースドライバと、
前記オフセット電圧を生成するオフセット電圧生成回路と、
前記ソースドライバから出力される電圧信号に対して、前記オフセット電圧生成回路により生成される前記オフセット電圧を加算することにより前記画像信号に応じた電圧を生成し、生成された電圧を前記複数の映像信号線に印加する複数の信号発生回路と
を含むことを特徴とする。
【００１２】
第２の発明は、第１の発明において、
前記オフセット電圧生成回路は、前記画素電極と前記共通電極との間に設けられる液晶層にゼロから印加する場合に光透過率がほとんど変化しない範囲内の所定の電圧を前記オフセット電圧として生成することを特徴とする。
【００１３】
第３の発明は、第１の発明において、
前記信号発生回路は、
２つの電極のうちの一方の電極が前記ソースドライバに接続され、他方の電極が前記オフセット電圧生成回路に接続されており、前記他方の電極の電位を前記オフセット電圧だけ変化させることにより、前記ソースドライバから出力される電圧に対して前記オフセット電圧が加算された加算電圧を充電される容量と、
前記容量に対して前記加算電圧が充電されるよう前記ソースドライバと前記容量とを接続しまたは切り離し、前記容量に充電された前記加算電圧が印加されるよう対応する映像信号線と前記容量とを接続しまたは切り離す切り替え手段と
を含むことを特徴とする。
【００１４】
第４の発明は、第３の発明において、
前記容量は、対応する映像信号線に寄生する寄生容量値よりも大きい容量値を有することを特徴とする。
【００１５】
第５の発明は、第３の発明において、
前記切り替え手段は、前記容量に対して前記加算電圧が充電されるよう前記ソースドライバと前記容量とを接続する時間を、前記容量に充電された前記加算電圧が印加されるよう対応する映像信号線と前記容量とを接続する時間よりも長くすることを特徴とする。
【００１６】
第６の発明は、第３の発明において、
前記容量は、
２つの電極のうちの一方の電極が前記ソースドライバに接続され、他方の電極が前記オフセット電圧生成回路に接続されており、前記他方の電極の電位を前記オフセット電圧のうちの正極性のオフセット電圧だけ変化させることにより、前記ソースドライバから出力される電圧に対して前記正極性のオフセット電圧が加算された正極性加算電圧を充電される正極性容量と、
２つの電極のうちの一方の電極が前記ソースドライバに接続され、他方の電極が前記オフセット電圧生成回路に接続されており、前記他方の電極の電位を前記オフセット電圧のうちの負極性のオフセット電圧だけ変化させることにより、前記ソースドライバから出力される電圧に対して前記負極性のオフセット電圧が加算された負極性加算電圧を充電される負極性容量と
を含み、
前記切り替え手段は、
前記正極性容量に対して前記正極性加算電圧が充電されるよう前記ソースドライバと前記正極性容量とを接続しまたは切り離し、前記負極性容量に前記負極性加算電圧が充電されるときに前記正極性容量に充電された前記正極性加算電圧が印加されるよう対応する映像信号線と前記正極性容量とを接続しまたは切り離す正極性切り替え手段と、
前記負極性容量に対して前記負極性加算電圧が充電されるよう前記ソースドライバと前記負極性容量とを接続しまたは切り離し、前記政局性容量に前記正極性加算電圧が充電されるときに前記負極性容量に充電された前記負極性加算電圧が印加されるよう対応する映像信号線と前記負極性容量とを接続しまたは切り離す負極性切り替え手段と
を含むことを特徴とする。
【００１７】
第７の発明は、第３の発明において、
前記信号発生回路は、前記切り替え手段により前記加算電圧が印加されるよう対応する映像信号線と前記容量とを接続する前に、前記映像信号線の電位を前記ソースドライバの最大耐圧以下の所定の電位に設定する接続電位設定手段をさらに含むことを特徴とする。
【００１８】
第８の発明は、第７の発明において、
前記接続電位設定手段は、前記映像信号線と前記共通電極とを接続することにより前記映像信号線の電位を前記共通電極の電位に設定することを特徴とする。
【００１９】
第９の発明は、第１から第８までのいずれか１つの発明において、
前記ソースドライバは、ｎ本（ｎは自然数）ずつ隣り合う映像信号線に印加される電圧の極性が互いに逆になり、かつｍ個（ｍは自然数）の水平期間毎にその極性が逆になる電圧信号を出力し、
前記共通電極駆動回路は、前記正極性および負極性の電圧の中点電圧近傍の固定的な所定電圧を前記共通電極に印加することを特徴とする。
【００２０】
第１０の発明は、画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極に対応して設けられた共通電極とを備えるアクティブマトリクス型表示装置の表示方法であって、
前記共通電極に所定電圧を印加する共通電極駆動ステップと、
前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動ステップと、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと
を備え、
前記映像信号線駆動ステップは、
前記共通電極の電位を基準とした前記画素電極に印加される所定の２種類の電圧である正極性および負極性の電圧の間で所定の期間毎にその極性が逆になる電圧信号であって、前記画像信号に応じた電圧から所定のオフセット電圧が差し引かれた電圧信号を出力するソース駆動ステップと、
前記オフセット電圧を生成するオフセット電圧生成ステップと、
前記ソース駆動ステップにおいて出力される電圧信号に対して、前記オフセット電圧生成ステップにおいて生成される前記オフセット電圧を加算することにより前記画像信号に応じた電圧を生成し、生成された電圧を前記複数の映像信号線に印加する信号発生ステップと
を含むことを特徴とする。
【発明の効果】
【００２１】
上記第１の発明によれば、例えば画素形成部の構成等を変更することなく、信号発生回路により、オフセット電圧生成回路からのオフセット電圧をソースドライバからの出力電圧に対して加算する簡易な構成でソースドライバの耐圧設計を低くすることができる。
【００２２】
上記第２の発明によれば、オフセット電圧を設定してもソースドライバからの出力電圧の変化に応じて液晶層の光透過率が十分に変化する状態を保ちつつ、ソースドライバを耐圧設計を低くすることができる。
【００２３】
上記第３の発明によれば、信号発生回路に含まれる切り替え手段による接続および切り離し動作により容量に対して加算電圧を充電させる簡易な構成でソースドライバの耐圧設計を低くすることができる。
【００２４】
上記第４の発明によれば、映像信号線の寄生容量値の影響を受けることなく、対応する映像信号線に画像信号に応じた十分な電圧を与えることができる。
【００２５】
上記第５の発明によれば、容量に必要な電荷が充電されるので、充電時間の不足による映像信号線への印加電圧の不足を回避することができる。
【００２６】
上記第６の発明によれば、正極性切り替え手段および負極性切り替え手段により、正極性容量および負極性容量のうち一方が充電されるときに他方が映像信号線に接続されるので、容量が１つである構成と比較して２倍の期間、映像信号線に電圧を印加することができる。よって、特に高精細の表示装置においても、各画素形成部に十分な映像信号の印加時間（画素値の書き込み時間）を確保することができる。
【００２７】
上記第７の発明によれば、接続電位設定手段により、ソースドライバに対してその最大耐圧よりも大きい電圧が加わることを防止することができる。
【００２８】
上記第８の発明によれば、容量の電位が共通電極の電位に設定されることによりソースドライバにかかる容量に対する駆動負荷を小さくすることができる。
【００２９】
上記第９の発明によれば、いわゆるドット反転駆動方式を採用したソースドライバにおいて、一般的に高く要求される耐圧設計を低く抑えることができる。
【００３０】
上記第１０の発明によれば、上記第１の発明と同様の効果を表示方法において奏することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の各実施形態に係るアクティブマトリクス型液晶表示装置の構成および動作について、添付図面を参照して説明する。
【００３２】
＜１．  第１の実施形態＞
＜１．１  液晶表示装置の全体構成および動作＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、ソースドライバ（データドライバ）３００およびゲートドライバ（走査信号線駆動回路）４００と、所定のオフセット電圧を有する第１のオフセット信号ＯＳ１を出力する第１のオフセット信号発生回路６０１と、上記第１のオフセット信号ＯＳ１と（所定の中点電位を基準とした）反対極性の所定のオフセット電圧を有する第２のオフセット信号ＯＳ２を出力する第２のオフセット信号発生回路６０２と、（Ｍ個の）液晶信号発生回路７０１〜７０４と、これらを制御する表示制御回路１００と、表示部５００とを備えている。
【００３３】
表示部５００は、複数本（Ｍ本）の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、それら複数本の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）との交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素形成部を含んでおり（以下、走査信号線ＧＬ（ｎ）と映像信号線ＳＬ（ｍ）との交差点に対応する画素形成部を参照符号“Ｐ（ｎ，ｍ）”で示すものとする。）、図２および図３に示すような構成となっている。ここで、図２は、本実施形態における表示部５００の構成を模式的に示し、図３は、この表示部５００における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。
【００３４】
図２および図３に示すように、各画素形成部Ｐ（ｎ，ｍ）は、対応する交差点を通過する走査信号線ＳＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられた共通電極（「対向電極」ともいう）Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された電気光学素子としての液晶層とによって構成される。
【００３５】
なお、図２に示される各画素形成部Ｐ（ｎ，ｍ）には、「＋」または「−」の符号が付されているが、これらの符号は、或るフレームにおいて当該画素形成部の電位が共通電極Ｅｃｏｍに対して正であるか負であるかを示している。この図２に示されるように、映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に沿った方向にも走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に沿った方向にも「＋」および「−」の符号は交互に配列されており、これらの符号はフレーム毎に反転される。このように、本表示装置には、例えば図１３に示す従来の表示装置と同様のドット反転駆動方式が採用されている。
【００３６】
各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量Ｃｌｃが形成されており、その近傍に補助容量Ｃｓが形成されている。
【００３７】
ＴＦＴ１０は、走査信号線ＧＬ（ｎ）に印加される走査信号Ｇ（ｎ）がアクティブになると、当該走査信号線が選択されて導通状態となる。そして、画素電極Ｅｐには駆動用映像信号Ｓ（ｍ）が映像信号線ＳＬ（ｍ）を介して印加される。これにより、その印加された駆動用映像信号Ｓ（ｍ）の電圧（共通電極Ｅｃｏｍの電位を基準とする電圧）が、その画素電極Ｅｐを含む画素形成部Ｐ（ｎ，ｍ）に画素値として書き込まれる。
【００３８】
表示制御回路１００は、外部から送られる表示データ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル画像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、第１および第２のオフセット信号発生回路６０１，６０２を制御するための制御信号ＣＳと、液晶信号発生回路７０１〜７０４に含まれる後述するスイッチを制御するためのスイッチ制御信号ＳＷａ〜ＳＷｄと、共通電極駆動回路２００を作動または停止させるための制御信号φとを出力する。
【００３９】
共通電極駆動回路２００は、表示制御回路１００からの制御信号φに応じて共通電極に対して所定の共通電極電位Ｖｃｏｍの電圧信号を印加する。なお、この共通電極電位Ｖｃｏｍは一定であって、各映像信号線に印加される電圧の極性が正極性と負極性とに大きく変化することは、図１２を参照して前述したとおりである。
【００４０】
ソースドライバ３００は、表示制御回路１００から出力されたデジタル画像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、オフセット前の映像信号Ｄ（１）〜Ｄ（ｍ）を生成する。以下、このオフセット前の映像信号Ｄ（１）〜Ｄ（ｍ）を単に映像信号Ｄ（１）〜Ｄ（ｍ）と呼び、駆動用映像信号Ｓ（１）〜Ｓ（ｍ）と区別する。
【００４１】
この映像信号Ｄ（１）〜Ｄ（ｍ）は、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加され表示部５００内の各画素形成部Ｐ（ｎ，ｍ）の画素容量を充電するための駆動用映像信号Ｓ（１）〜Ｓ（ｍ）の電圧から所定のオフセット電圧が差し引かれた電圧信号である。このようにソースドライバ３００は、オフセット電圧が差し引かれた電圧信号を生成すればよいので、駆動用映像信号そのものを生成する従来の構成よりも耐圧設計を低くする（低い耐圧を前提に設計する）ことができ、製造コストを安価にすることができる。以下、図４を参照してオフセット電圧を差し引くことができる理由について説明する。
【００４２】
図４は、本表示装置に使用される液晶に対する印加電圧と輝度との関係を示す図である。図４に示されるように、この液晶は、電圧が印加されない場合（図の中央）に、輝度（具体的には光の透過率）が最も高くなるノーマリホワイト型の液晶である。ここで、液晶に所定の正オフセット電圧ＶｏＰが印加され、または所定の負オフセット電圧ＶｏＮが印加される場合、液晶の輝度はほとんど変化しない。すなわち、正オフセット電圧ＶｏＰおよび負オフセット電圧ＶｏＮは、液晶層にゼロから印加する場合に光透過率がほとんど変化しない範囲内の所定の電圧（図ではその最大値）である。
【００４３】
これに対し、正オフセット電圧ＶｏＰに所定の正の映像信号電圧ＶｓＰ（図ではその最大値が示されている）を加えた電圧が印加され、または負オフセット電圧ＶｏＮに所定の負の映像信号電圧ＶｓＮ（図ではその最大値が示されている）を加えた電圧が印加される場合、液晶の輝度が変化することになる。そこで、ソースドライバ３００により上記正オフセット電圧ＶｏＰまたは負オフセット電圧ＶｏＮが差し引かれた映像信号を生成し、後述するように第１および第２のオフセット信号発生回路６０１，６０２により生成される正オフセット電圧ＶｏＰまたは負オフセット電圧ＶｏＮを上記映像信号と加算することにより駆動用映像信号を生成すれば、ソースドライバ３００からの出力電圧の変化に応じて
液晶層の光透過率が十分に変化する状態を保ちつつ、ソースドライバ３００を耐圧設計を低くすることができる。
【００４４】
なお、正オフセット電圧ＶｏＰおよび負オフセット電圧ＶｏＮの絶対値が小さくなるほどソースドライバ３００の耐圧設計を高くしなければならないので、これらのオフセット電圧は上記のように液晶層の光透過率がほとんど変化しない範囲内の電圧のうちその最大値であることが極めて好適である。しかし、これらのオフセット電圧は、ゼロより大きい電圧であって液晶層の光透過率がほとんど変化しない電圧の範囲内であれば、ソースドライバ３００の耐圧設計を低く抑えることができるので好適である。
【００４５】
なお、ソースドライバ３００では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換される。変換されたアナログ電圧は、後述する液晶信号発生回路７０１〜７０４により所定のオフセット電圧を加算されて全ての映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に一斉に印加される。すなわち、本実施形態においては、映像信号線ＳＬ（１）〜ＳＬ（Ｍ）の駆動方式には線順次駆動方式が採用されている。
【００４６】
ゲートドライバ４００は、表示制御回路１００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）にアクティブな走査信号を印加する。
【００４７】
以上のようにして、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に駆動用映像信号が印加され、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号が印加されることにより、表示部５００に画像が表示される。なお、共通電極Ｅｃｏｍは、不図示の電源回路により所定電圧の供給を受けて共通電極電位Ｖｃｏｍに保持される。
【００４８】
次に、上記液晶信号発生回路７０１〜７０４の構成および動作について詳しく説明する。なお、液晶信号発生回路７０３は液晶信号発生回路７０１と同一の構成であり、液晶信号発生回路７０２，７０４は、第２のオフセット信号発生回路６０２から第２のオフセット信号ＯＳ２を受け取るほかは液晶信号発生回路７０１と同一の構成であるので、以下では液晶信号発生回路７０１について詳しく説明し、液晶信号発生回路７０２〜７０４の説明は省略する。
【００４９】
＜１．２  液晶信号発生回路の構成および動作＞
図５は、本実施形態における液晶信号発生回路７０１の構成を示す回路図である。この液晶信号発生回路７０１は、第１のオフセット信号発生回路６０１からの第１のオフセット信号ＯＳ１の電圧と、ソースドライバ３００からの映像信号Ｄ（１）とを加算して出力するための回路であって、第１スイッチ７１０ａ、第２スイッチ７１０ｂ、第３スイッチ７１０ｃ、および第４スイッチ７１０ｄと、映像信号線ＳＬ（１）の寄生容量よりも十分に大きく駆動用映像信号Ｓ（１）を出力するのに十分な容量を有する容量素子７１５とを含む。なお、図中に示される容量Ｃｓｌ（１）は、映像信号線ＳＬ（１）と共通電極Ｅｃｏｍとの容量を示している。
【００５０】
第１スイッチ７１０ａは、表示制御回路１００からの第１スイッチ制御信号ＳＷａによりその両端部を導通させまたはその導通を遮断させ、第２スイッチ７１０ｂは、第２スイッチ制御信号ＳＷｂによりその両端部を導通させまたはその導通を遮断させ、第３スイッチ７１０ｃは、第３スイッチ制御信号ＳＷｃによりその両端部を導通させまたはその導通を遮断させ、第４スイッチ７１０ｄは、第４スイッチ制御信号ＳＷｄによりその両端部を導通させまたはその導通を遮断させる。これらのスイッチおよび容量素子７１５によりいわゆるチャージポンプ動作が行われる。以下、この動作を含む液晶信号発生回路７０１および関連する回路の動作について、図６を参照して詳しく説明する。
【００５１】
図６は、スイッチ制御信号を含む各種信号の波形を簡易に示す図である。この図６では、４つの期間Ｔ１〜Ｔ４からなる或る１水平期間およびそれに続く４つの期間Ｔ５〜Ｔ８からなる次の１水平期間の間における各信号の電位変化がそれぞれ（各種インピーダンス等を無視した形で）簡易に示されている。
【００５２】
まず、期間Ｔ１において、第１スイッチ制御信号ＳＷａの電位は、第１スイッチを７１０ａをオンする（両端を導通させる）ためのオン電位ＯＮである。同様に第３スイッチ制御信号ＳＷｃの電位もオン電位ＯＮである。また、第２および第４スイッチ制御信号ＳＷｂ，ＳＷｄの電位は、スイッチをオフする（両端の導通を遮断させる）ためのオフ電位ＯＦＦである。さらに、この期間Ｔ１において、図５に示される第１スイッチ７１０ａと容量素子７１５との間の電位（以下容量電位という）Ｖｃは、第１スイッチ７１０ａおよび第３スイッチ７１０ｃとが導通しているため、映像信号Ｄ（１）と同じ電位、すなわち正極性印加電圧と負極性印加電圧との中点電位Ｖ＿ｃｅｎｔｅｒから正の映像信号電圧ＶｓＰだけ高い正の映像信号電位Ｖｓｉｇ＿Ｐとなっている。なお、このとき第１のオフセット信号ＯＳ１は、中点電位Ｖ＿ｃｅｎｔｅｒから正のオフセット電圧ＶｏＰだけ低い負のオフセット信号電位ＶｏｆｆＮとなっている。
【００５３】
次に期間Ｔ２おいて、第１および第３スイッチ制御信号ＳＷａ，ＳＷｃの電位は、オン電位ＯＮからオフ電位ＯＦＦとなり、第２および第４スイッチ制御信号ＳＷｂ，ＳＷｄの電位もオフ電位ＯＦＦのままであり、全てのスイッチにおける導通が遮断される。この状態で第１のオフセット信号ＯＳ１は、負のオフセット信号電位ＶｏｆｆＮから中点電位Ｖ＿ｃｅｎｔｅｒへと正のオフセット電圧ＶｏＰだけ変化するので、この電位変化に応じて容量電位Ｖｃも、電位Ｖ＿ｃｅｎｔｅｒから正の映像信号電圧ＶｓＰだけ高い正の映像信号電位Ｖｓｉｇ＿Ｐからさらに正のオフセット電圧ＶｏＰだけ変化する。よって、容量電位Ｖｃは、中点電位Ｖ＿ｃｅｎｔｅｒから正の映像信号電圧ＶｓＰおよび正のオフセット電圧ＶｏＰが加算された電圧だけ高い電位となる。
【００５４】
続いて期間Ｔ３おいて、第１および第２スイッチ制御信号ＳＷａ，ＳＷｂの電位は、オフ電位ＯＦＦからオン電位ＯＮとなり、第３および第４スイッチ制御信号ＳＷｃ，ＳＷｄの電位はオフ電位ＯＦＦのままであるので、第１および第２スイッチ７１０ａ，７１０ｂを介して容量素子７１５と映像信号線ＳＬ（１）とが導通され、映像信号線ＳＬ（１）の電位が容量電位Ｖｃと等しくなる。すなわち、容量素子７１５は映像信号線ＳＬ（１）の寄生容量よりも十分に大きく駆動用映像信号Ｓ（１）を出力するのに十分な容量を有するので、液晶信号発生回路７０１により映像信号線ＳＬ（１）に対して、正の映像信号電圧ＶｓＰおよび正のオフセット電圧ＶｏＰが加算された電圧を有する駆動用映像信号Ｓ（１）が印加される。
【００５５】
この駆動用映像信号として印加された電圧は、ゲートドライバ４００によりこの期間Ｔ３においてアクティブとなった走査信号Ｇ（１）の印加によって導通状態となったＴＦＴ１０を介して、対応する画素形成部Ｐ（１，１）の画素電極Ｅｐｉｘに印加され、当該画素形成部の画素容量に保持される。このように画素容量における保持電圧が液晶に印加されて表示部５００における光の透過率が制御されることで、画像が表示される。
【００５６】
次に期間Ｔ４において、第１および第２スイッチ制御信号ＳＷａ，ＳＷｂの電位はオン電位ＯＮのまま、かつ第３スイッチ制御信号ＳＷｃの電位はオフ電位ＯＦＦのままで、第４スイッチ制御信号ＳＷｄの電位は、オフ電位ＯＦＦからオン電位ＯＮとなるので、容量素子７１５および映像信号線ＳＬ（１）が共通電極Ｅｃｏｍと接続され、これらの電位が共通電極の電位にほぼ等しい中点電位Ｖ＿ｃｅｎｔｅｒとなる。この動作により、ソースドライバ３００に最大耐圧値以上の電圧がかかることを防止することができる。
【００５７】
なお、ソースドライバ３００に最大耐圧値以上の電圧がかかることを防止するためには、映像信号線の電位を上記最大耐圧値以下に設定すればよいので、映像信号線の電位を設定するための周知の手段であればその構成に限定はなく、例えば容量素子７１５および映像信号線ＳＬ（１）を接地する接続電位設定手段によりこれらの電位を接地電位ＧＮＤとすることによっても実現可能である。しかしこの場合、ソースドライバ３００は接地電位ＧＮＤから容量７１５に対する電圧印加を行わなければならず駆動負荷がかかる。よって、消費電力の低減等の観点からも中点電位Ｖ＿ｃｅｎｔｅｒとする上記構成が好適である。
【００５８】
続いて、期間Ｔ５〜Ｔ８は、上記期間Ｔ１〜Ｔ４と同様の動作であるので詳しい説明は省略するが、本表示装置ではドット反転駆動方式が採用されていることから駆動用映像信号Ｓ（１）の（中点電位Ｖ＿ｃｅｎｔｅｒを基準とした）極性を反転する必要があり、このため第１のオフセット信号ＯＳ１の電位を期間Ｔ６において負の方向へ変化させることにより、容量電位Ｖｃも、中点電位Ｖ＿ｃｅｎｔｅｒから負の映像信号電圧ＶｓＮだけ低い負の映像信号電位Ｖｓｉｇ＿Ｎからさらに負のオフセット電圧ＶｏＮだけ変化する。すなわち、期間Ｔ６において容量電位Ｖｃは、中点電位Ｖ＿ｃｅｎｔｅｒから負の映像信号電圧ＶｓＮおよび負のオフセット電圧ＶｏＮが加算された電圧だけ低い電位となる。この電位が期間Ｔ７において映像信号線ＳＬ（１）の電位となることは前述したとおりである。
【００５９】
なお、図６に示されるように、共通電極電位Ｖｃｏｍは、厳密には中点電位Ｖ＿ｃｅｎｔｅｒから所定の補償電圧αだけ低い電位に設定されている。この補償電圧αは、ＴＦＴ１０がオンされるときに液晶層に書き込まれる電圧から、ＴＦＴ１０がオフされるときに配線容量やＴＦＴ１０の寄生容量により変化する電圧を補償するためのものである。
【００６０】
以上のような液晶信号発生回路７０１の動作は、第１のオフセット信号発生回路６０１からの第１のオフセット信号ＯＳ１を受け取る他の液晶信号発生回路、例えば液晶信号発生回路７０３においても同一である。この点、第２のオフセット信号発生回路６０２からの第２のオフセット信号ＯＳ２を受け取る液晶信号発生回路、例えば液晶信号発生回路７０２，７０４の動作は上記動作と同一ではない。しかし、この動作はドット反転駆動方式を実現するため隣り合う映像信号線の極性が反転されるように行われればよいので、結局この動作は、上述した液晶信号発生回路７０１における期間Ｔ１〜Ｔ４からなる或る１水平期間における各信号およびそれに基づく動作を、期間Ｔ５〜Ｔ８からなる続く１水平期間における各信号およびそれに基づく動作と入れ替えることにより実現することができる。よって、この動作の詳しい説明は省略する。
【００６１】
＜１．３  効果＞
以上のように上記第１の実施形態における液晶表示装置は、例えば画素形成部の構成等を変更することなく、液晶信号発生回路７０１〜７０４により、第１および第２のオフセット信号発生回路６０１，６０２からのオフセット信号の電圧をソースドライバ３００からの出力信号の電圧に対して加算（合成）することにより、簡易な構成でソースドライバ３００の耐圧設計を低くすることができる。
【００６２】
＜２．  第２の実施形態＞
＜２．１  液晶表示装置の全体構成および動作＞
図７は、本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、前述した図１に示される第１の実施形態に係る液晶表示装置と同様のソースドライバ３００、ゲートドライバ４００、および表示部５００とを備えており、また第１の実施形態の場合とは異なって所定の正極性のオフセット電圧を有する第１のオフセット信号ＯＳ１を出力する第１のオフセット信号発生回路６２１と、所定の負極性のオフセット電圧を有する第２のオフセット信号ＯＳ２を出力する第２のオフセット信号発生回路６２２と、第１の実施形態とは異なる構成の（Ｍ個の）液晶信号発生回路７２１〜７２４と、これらを第１の実施形態とは異なるように制御する表示制御回路１００とを備えている。よって、同一の構成要素には同一の符号を付しその説明を省略する。次に、本実施形態における上記液晶信号発生回路７２１〜７２４の構成および動作について詳しく説明する。
【００６３】
＜２．２  液晶信号発生回路の構成および動作＞
図８は、本実施形態における液晶信号発生回路７２１の構成を示す回路図である。この液晶信号発生回路７２１は、正極性の駆動用映像信号Ｓ（１）を出力する場合、第１のオフセット信号発生回路６２１からの第１のオフセット信号ＯＳ１の電圧と、ソースドライバ３００からの映像信号Ｄ（１）とを加算して出力し、負極性の駆動用映像信号Ｓ（１）を出力する場合、第２のオフセット信号発生回路６２２からの第２のオフセット信号ＯＳ２の電圧と、ソースドライバ３００からの映像信号Ｄ（１）とを加算して出力するための回路である。このような動作を実現するため液晶信号発生回路７２１は、図５に示される第１の実施形態における液晶信号発生回路７０１と同様の構成要素を正極性信号出力用と負極性信号出力用との１組ずつ有するように構成されており、正極性信号出力用の第１正極性スイッチ７２０ａ、第２正極性スイッチ７２０ｂ、第３正極性スイッチ７２０ｃ、および正極性容量素子７２５と、負極性信号出力用の第１負極性スイッチ７２７ａ、第２負極性スイッチ７２７ｂ、第３負極性スイッチ７２７ｃ、および負極性容量素子７２６と、第１の実施形態と同様の第４スイッチ７２０とを含む。なお、その他の構成要素は図５と同様である。
【００６４】
これら第１正極性スイッチ７２０ａ、第２正極性スイッチ７２０ｂ、第３正極性スイッチ７２０ｃ、第１負極性スイッチ７２７ａ、第２負極性スイッチ７２７ｂ、第３負極性スイッチ７２７ｃ、および第４スイッチ７２０は、それぞれ対応する表示制御回路１００からの第１正極性スイッチ制御信号ＳＷｐａ、第２正極性スイッチ制御信号ＳＷｐｂ、第３正極性スイッチ制御信号ＳＷｐｃ、第１負極性スイッチ制御信号ＳＷｎａ、第２負極性スイッチ制御信号ＳＷｎｂ、第３負極性スイッチ制御信号ＳＷｎｃ、および第４スイッチ制御信号ＳＷｄ２により、その両端部を導通させまたはその導通を遮断させる。これらのスイッチと、正極性容量素子７２５および負極性容量素子７２６とによりそれぞれが干渉しないよう独立して、いわゆるチャージポンプ動作が行われる。以下、この動作を含む液晶信号発生回路７２１および関連する回路の動作について、図９を参照して詳しく説明する。
【００６５】
図９は、スイッチ制御信号を含む各種信号の波形を簡易に示す図である。この図９では、２つの期間Ｔ２１，Ｔ２２からなる或る１水平期間と、それに続く２つの期間Ｔ２３，Ｔ２４からなる次の１水平期間と、同様に続く期間Ｔ２５〜Ｔ２４までの４つの水平期間における各信号の電位変化がそれぞれ簡易に示されている。
【００６６】
ここで、この図９に示される第１正極性スイッチ制御信号ＳＷｐａ、第２正極性スイッチ制御信号ＳＷｐｂ、第３正極性スイッチ制御信号ＳＷｐｃ、および第４スイッチ制御信号ＳＷｄ２の各信号は、図５に示される第１スイッチ制御信号ＳＷａ、第２スイッチ制御信号ＳＷｂ、第３スイッチ制御信号ＳＷｃ、および第４スイッチ制御信号ＳＷｄの各信号のちょうど２倍の周期となっており、対応するスイッチを連続する２水平期間において第１の実施形態と同様に制御することがわかる。
【００６７】
また、第１負極性スイッチ制御信号ＳＷｎａ、第２負極性スイッチ制御信号ＳＷｎｂ、第３負極性スイッチ制御信号ＳＷｎｃ、および第４スイッチ制御信号ＳＷｄ２の各信号波形も同様に、図５に示される第１スイッチ制御信号ＳＷａ、第２スイッチ制御信号ＳＷｂ、第３スイッチ制御信号ＳＷｃ、および第４スイッチ制御信号ＳＷｄの信号波形のちょうど２倍の周期となっており、対応するスイッチを連続する２水平期間において第１の実施形態と同様に制御することがわかるが、第１正極性スイッチ制御信号ＳＷｐａ、第２正極性スイッチ制御信号ＳＷｐｂ、第３正極性スイッチ制御信号ＳＷｐｃ、および第４スイッチ制御信号ＳＷｄ２の各信号より、ちょうど１水平期間遅れている（または進んでいる）ので、対応するスイッチの制御もちょうど１水平期間遅れ（または進んで）行われることになる。このことにより、正極性容量素子７２５および負極性容量素子７２６のうち一方がチャージポンプ動作を行っている期間中、他方が映像信号線ＳＬ（１）に接続されるように、いわば排他的に制御されることになる。以下、この動作について説明する。
【００６８】
まず、期間Ｔ２１，Ｔ２２において、第１正極性スイッチ７２０ａ、第２正極性スイッチ７２０ｂ、第３正極性スイッチ７２０ｃ、第１負極性スイッチ７２７ａ、第２負極性スイッチ７２７ｂ、第３負極性スイッチ７２７ｃ、および第４スイッチ７２０の動作により、正極性容量素子７２５における正極性容量電位Ｖｃｐは、図６に示される期間Ｔ１，Ｔ２における場合と同様、中点電位Ｖ＿ｃｅｎｔｅｒから正の映像信号電圧ＶｓＰおよび正のオフセット電圧ＶｏＰが加算された電圧だけ高い電位となる。いわゆるチャージポンプ動作として前述したとおりである。なお、以上の動作は、期間Ｔ２５，Ｔ２６においても全く同様である。
【００６９】
また、同じ期間Ｔ２１，Ｔ２２のうちの期間Ｔ２１において、第１負極性スイッチ７２７ａ、第２負極性スイッチ７２７ｂ、第３負極性スイッチ７２７ｃ、および第４スイッチ７２０の動作により、図示されない以前の期間において（後述する期間Ｔ２３，Ｔ２４におけると同様に）負の映像信号電圧ＶｓＮおよび負のオフセット電圧ＶｏＮが加算された電圧にチャージされた負極性容量素子７２６と映像信号線ＳＬ（１）とが導通され、映像信号線ＳＬ（１）の電位が負極性容量電位Ｖｃｎと等しくなる。すなわち、液晶信号発生回路７２１により映像信号線ＳＬ（１）に対して、上記加算電圧を有する駆動用映像信号Ｓ（１）が印加される。この駆動用映像信号として印加された電圧は、ゲートドライバ４００によりこの期間Ｔ２１においてアクティブとなった走査信号Ｇ（１）の印加によって導通状態となったＴＦＴ１０を介して、対応する画素形成部Ｐ（１，１）の画素電極Ｅｐｉｘに印加され、当該画素形成部の画素容量に保持される。その後、期間Ｔ２２において上記各スイッチの動作により、負極性容量素子７２６および映像信号線ＳＬ（１）が共通電極Ｅｃｏｍと接続され、これらの電位が共通電極の電位にほぼ等しい中点電位Ｖ＿ｃｅｎｔｅｒとなる。この動作により、ソースドライバ３００に最大耐圧値以上の電圧がかかることを防止することができる。なお、以上の動作は、期間Ｔ２５，Ｔ２６においても全く同様である。
【００７０】
次に、期間Ｔ２３，Ｔ２４のうちの期間Ｔ２３において、第１正極性スイッチ７２０ａ、第２正極性スイッチ７２０ｂ、第３正極性スイッチ７２０ｃ、第１負極性スイッチ７２７ａ、第２負極性スイッチ７２７ｂ、第３負極性スイッチ７２７ｃ、および第４スイッチ７２０の動作により、期間Ｔ２１，Ｔ２２において、正の映像信号電圧ＶｓＰおよび正のオフセット電圧ＶｏＰが加算された電圧にチャージされた正極性容量素子７２５と映像信号線ＳＬ（１）とが導通され、映像信号線ＳＬ（１）の電位が正極性容量電位Ｖｃｐと等しくなる。すなわち、液晶信号発生回路７２１により映像信号線ＳＬ（１）に対して、上記加算電圧を有する駆動用映像信号Ｓ（１）が印加される。その後、期間Ｔ２４において上記各スイッチの動作により、正極性容量素子７２５および映像信号線ＳＬ（１）が共通電極Ｅｃｏｍと接続され、これらの電位が共通電極の電位にほぼ等しい中点電位Ｖ＿ｃｅｎｔｅｒとなる。この動作により、上述のようにソースドライバ３００に最大耐圧値以上の電圧がかかることを防止することができる。なお、以上の動作は、期間Ｔ２７，Ｔ２８においても全く同様である。
【００７１】
また、同じ期間Ｔ２３，Ｔ２４において、第１負極性スイッチ７２７ａ、第２負極性スイッチ７２７ｂ、第３負極性スイッチ７２７ｃ、および第４スイッチ７２０の動作により、負極性容量素子７２６における負極性容量電位Ｖｃｎは、図６に示される期間Ｔ５，Ｔ６における場合と同様、中点電位Ｖ＿ｃｅｎｔｅｒから負の映像信号電圧ＶｓＮおよび負のオフセット電圧ＶｏＮが加算された電圧だけ低い電位となる。いわゆるチャージポンプ動作として前述したとおりである。なお、以上の動作は、期間Ｔ２７，Ｔ２８においても全く同様である。
【００７２】
ここで以上のような各スイッチの動作が互いに干渉しないのは、第２正極性スイッチ７２０ｂと第２負極性スイッチ７２７ｂｃとが同時にオンされず、かつ第３正極性スイッチ７２０ｃと第３負極性スイッチ７２７ｃとが同時にオンされないので、正極性信号生成用の回路と負極性信号生成用の回路とが常に電気的に切り離されているからである。
【００７３】
＜２．３  効果＞
以上のように、上記第２の実施形態における液晶表示装置は、例えば画素形成部の構成等を変更することなく、液晶信号発生回路７２１〜７２４により、第１および第２のオフセット信号発生回路６２１，６２２からのオフセット信号の電圧をソースドライバ３００からの出力信号の電圧に対して加算（合成）することにより、簡易な構成でソースドライバ３００の耐圧設計を低くすることができる。
【００７４】
また、上記第２の実施形態における液晶表示装置では、液晶信号発生回路７２１〜７２４に正極性容量素子７２５および負極性容量素子７２６が備えられ、その一方がチャージポンプ動作を行っている期間中、他方が映像信号線に接続されるように対応するスイッチが適宜制御されるので、第１の実施形態の場合と比較して１水平期間につき２倍の期間中、映像信号線に駆動用映像信号を印加することができる。よって、特に高精細の表示装置においても、各画素形成部に十分な映像信号の印加時間（画素値の書き込み時間）を確保することができる。
【００７５】
＜３．  第３の実施形態＞
＜３．１  液晶表示装置の全体構成および動作＞
本発明の第３の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成は、前述した図７に示される第２の実施形態に係る液晶表示装置と同様のソースドライバ３００、ゲートドライバ４００、表示部５００、および第１および第２のオフセット信号発生回路６２１，６２２と、第１の実施形態とは異なる構成の（Ｍ個の）液晶信号発生回路７３１〜７３４と、これらを制御する表示制御回路１００とを備えている。よって、同一の構成要素には同一の符号を付しそのブロック図およびその説明を省略する。次に、本実施形態における上記液晶信号発生回路７３１〜７３４の構成および動作について詳しく説明する。
【００７６】
＜３．２  液晶信号発生回路の構成および動作＞
図１０は、本実施形態における液晶信号発生回路７３１の構成を示す回路図である。この液晶信号発生回路７２１は、図８に示される液晶信号発生回路７２１に備えられる構成要素のうち、第３正極性スイッチ７２０ｃおよび第３負極性スイッチ７２７ｃに代えて、正極性ダイオード７３８ａおよび負極性ダイオード７３８ｂが備えられており、このことにより第３正極性スイッチ７２０ｃおよび第３負極性スイッチ７２７ｃを制御するための第３正極性スイッチ制御信号ＳＷｐｃおよび第３負極性スイッチ制御信号ＳＷｎｃが省略されている。なお、正極性ダイオード７３８ａおよび負極性ダイオード７３８ｂとしては、順方向電圧降下が小さく、スイッチング速度の速いショットキーダイオードを使用するのが好適である。
【００７７】
この正極性ダイオード７３８ａおよび負極性ダイオード７３８ｂは、所定の順方向電圧が印加されるとオンされるので、第３正極性スイッチ７２０ｃおよび第３負極性スイッチ７２７ｃと同様に動作することになる。もっとも、これらのダイオードには制御信号が必要ないので、本実施形態における液晶信号発生回路７３１は、第２の実施形態の構成よりも簡易なものとすることができる。
【００７８】
この液晶信号発生回路７３１の動作に関連する各種信号波形は、第３正極性スイッチ制御信号ＳＷｐｃおよび第３負極性スイッチ制御信号ＳＷｎｃが省略されている点を除き、図９に示される各種信号の波形と同一であるので説明を省略する。ただし、厳密には正極性ダイオード７３８ａおよび負極性ダイオード７３８ｂにおける順方向電圧降下を考慮する必要があるが、その値は小さいため無視してよい。
【００７９】
なお、第１のオフセット信号発生回路６２１は常に正極性のオフセット信号ＯＳ１を、第２のオフセット信号発生回路６２２は常に負極性のオフセット信号ＯＳ２を与えるので、正極性ダイオード７３８ａおよび負極性ダイオード７３８ｂに対して逆方向に電圧が印加されることはなく、かつ第２正極性スイッチ７２０ｂと第２負極性スイッチ７２７ｂｃとが同時にオンされないので、正極性信号生成用の回路と負極性信号生成用の回路とが常に電気的に切り離されている。したがって、正極性容量素子７２５および負極性容量素子７２６とによりそれぞれが干渉しないよう独立してチャージポンプ動作が行われる点に問題はない。
【００８０】
＜３．３  効果＞
以上のように、上記第３の実施形態における液晶表示装置は、例えば画素形成部の構成等を変更することなく、液晶信号発生回路７３１〜７３４により、第１および第２のオフセット信号発生回路６２１，６２２からのオフセット信号の電圧をソースドライバ３００からの出力信号の電圧に対して合成（加算）することにより、簡易な構成でソースドライバ３００の耐圧設計を低くすることができる。
【００８１】
また、上記第３の実施形態における液晶表示装置では、第２の実施形態の場合と同様に液晶信号発生回路７３１〜７３４に正極性容量素子７２５および負極性容量素子７２６が備えられ、その一方がチャージポンプ動作を行っている期間中、他方が映像信号線に接続されるように対応するスイッチが適宜制御されるので、第１の実施形態の場合と比較して１水平期間につき２倍の期間中、映像信号線に駆動用映像信号を印加することができる。よって、特に高精細の表示装置においても、各画素形成部に十分な映像信号の印加時間（画素値の書き込み時間）を確保することができる。
【００８２】
さらに、上記第３の実施形態における液晶表示装置では、第２の実施形態における液晶信号発生回路７２１に含まれる第３正極性スイッチ７２０ｃおよび第３負極性スイッチ７２７ｃが省略されているので、構成を簡単にすることができ、また第３正極性スイッチ制御信号ＳＷｐｃおよび第３負極性スイッチ制御信号ＳＷｎｃを省略することができるので、制御を簡単にすることができる。
【００８３】
＜４．  第４の実施形態＞
上記第３の実施形態では、第２の実施形態の場合と同様、第１および第２のオフセット信号発生回路６２１，６２２を備えるが、第１の実施形態の場合と同様、負極性容量素子７２６を省略することもできる。以下、この第３の実施形態の変形例としての第４の実施形態に係る液晶表示装置について説明する。もっとも、この液晶表示装置の全体的な構成は、第１の実施形態における液晶信号発生回路７０１〜７０４に代えて設けられる液晶信号発生回路７４１〜７４４の構成を除き、前述した図１に示される第１の実施形態における構成と同様であるので、同一の構成要素には同一の番号を付してその説明を省略する。よって、液晶信号発生回路の構成について図１１を参照して説明する。
【００８４】
図１１は、この第４の実施形態に係る液晶信号発生回路７４１の構成を示す回路図である。図１１に示されるように、この液晶信号発生回路７４１は、図１０に示される第３の実施形態における液晶信号発生回路７３１から負極性容量素子７２６を省略した構成であるが、各スイッチの制御動作は図６に示される信号に基づく第１の実施形態における動作と類似している。すなわち、本実施形態における第１正極性スイッチ制御信号ＳＷｐａおよび第２正極性スイッチ制御信号ＳＷｐｂは、期間Ｔ１〜Ｔ４においては図６に示される第１スイッチ制御信号ＳＷａおよび第２スイッチ制御信号ＳＷｂと同一の信号波形であるが、期間Ｔ５〜Ｔ８においてはオフ電位ＯＦＦとなる。そして、この期間Ｔ５〜Ｔ８において、本実施形態における第１負極性スイッチ制御信号ＳＷｎａおよび第２負極性スイッチ制御信号ＳＷｎｂは、期間Ｔ１〜Ｔ４においては図６に示される第１スイッチ制御信号ＳＷａおよび第２スイッチ制御信号ＳＷｂと同一の信号波形となり、期間Ｔ１〜Ｔ４においてはオフ電位ＯＦＦとなる。
【００８５】
このような信号に基づき対応するスイッチが制御されることにより、本実施形態における液晶信号発生回路は、第３の実施形態における場合よりも簡易な構成で、第１の実施形態の場合と同様の駆動映像信号を出力することができる。
【００８６】
＜５.  変形例＞
【００８７】
上記各実施形態では、期間Ｔ１〜Ｔ８が当該実施形態において等しい長さのように記載されているが、特に等しい長さである必要はなく、例えば第１の実施形態における期間Ｔ１，Ｔ５と、期間Ｔ３，Ｔ７とが十分に長い期間であることが好適である。すなわち、期間Ｔ３，Ｔ７においては、映像信号線に容量７１５に充電された電位を与えるための十分な期間が必要であり、また期間Ｔ１，Ｔ５においては、容量７１５にソースドライバ３００からの電圧を充電するための十分な期間が必要である。特に、コストなどの面からソースドライバ３００の駆動能力（充電能力）が大きくない場合、上記期間Ｔ１，Ｔ５（またはこれらに期間Ｔ２，Ｔ６を加えた期間）は、期間Ｔ３，Ｔ７と比較しても十分に長い期間であることが好適である。このように期間が定められることにより、容量７１５に必要な電荷が充電されるので、充電時間の不足による映像信号電圧の不足を回避することができる。
【００８８】
上記各実施形態では、第１および第２のオフセット信号発生回路と、各液晶信号発生回路とがソースドライバ３００の外部に備えられる構成であるが、その一部または全部がソースドライバ３００に内蔵される構成であってもよい。すなわち、これら第１および第２のオフセット信号発生回路と、各液晶信号発生回路と、ソースドライバ３００とを映像信号線駆動回路として総称することができる。
【００８９】
上記各実施形態では、液晶信号発生回路に容量素子を備え、いわゆるチャージポンプ方式によりソースドライバ３００からの映像信号の電圧に対してオフセット電圧を加算（合成）する構成であるが、周知のチャージポンプ回路の構成であれば本発明を適用可能である。また、チャージポンプ回路に代えてその他の周知の昇圧回路が採用されてもよい。
【００９０】
上記各実施形態では、隣り合う１画素形成部毎に極性が反転される１ドット反転駆動方式を採用した液晶表示装置を例に挙げて説明したが、垂直方向および水平方向の少なくとも一方向に隣り合うｎ個（ｎは２以上の自然数）の画素形成部毎に極性が反転されるｎドット反転駆動方式が採用されてもよい。また、ソースドライバの耐圧設計を低くする必要がある場合には、１つ以上の水平走査線毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させるライン反転駆動方式を採用した液晶表示装置であってもよい。
【００９１】
また上記各実施形態では、アクティブマトリクス型の液晶表示装置を例に挙げて説明したが、アクティブマトリクス型の電圧制御による表示装置であってソースドライバの耐圧設計を低くする必要があるような表示装置であれば、液晶表示装置以外にも本発明の適用が可能である。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１の実施形態に本発明の第１の実施形態に係る係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。
【図２】上記実施形態における表示部の構成を模式的に示す図である。
【図３】上記実施形態における画素形成部の等価回路を示す回路図である。
【図４】上記実施形態における表示装置に使用される液晶に対する印加電圧と輝度との関係を示す図である。
【図５】上記実施形態における液晶信号発生回路の構成を示す回路図である。
【図６】上記実施形態におけるスイッチ制御信号を含む各種信号の波形を簡易に示す図である。
【図７】本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。
【図８】上記実施形態における液晶信号発生回路の構成を示す回路図である。
【図９】上記実施形態におけるスイッチ制御信号を含む各種信号の波形を簡易に示す図である。
【図１０】本発明の第３の実施形態における液晶信号発生回路の構成を示す回路図である。
【図１１】本発明の第４の実施形態における液晶信号発生回路の構成を示す回路図である。
【図１２】従来のドット反転駆動方式を採用した場合の或るデータ線の電圧変化を簡易に示す図である。
【図１３】従来のドット反転駆動方式により各画素形成部に印加される電圧の極性を示す図である。
【符号の説明】
【００９３】
１０          …ＴＦＴ（スイッチング素子）
１００        …表示制御回路
２００        …共通電極駆動回路
３００        …ソースドライバ
４００        …ゲートドライバ
５００        …表示部
６０１，６２１…第１のオフセット信号発生回路
６０２，６２２…第２のオフセット信号発生回路
７０１〜７０４，７２１〜７２４，
７３１〜７３４，７４１〜７４４  …液晶信号発生回路
７１０ａ〜７１０ｄ  …スイッチ
７１５        …容量
７２０ａ〜７２０ｄ  …正極性スイッチ
７２５        …正極性容量
７２６        …負極性容量
７２７ａ〜７２７ｄ  …負極性スイッチ
７３８ａ      …正極性ダイオード
７３８ｂ      …負極性ダイオード
ＤＡＴ        …表示データ信号
ＤＶ          …デジタル画像信号
Ｃｌｃ        …液晶容量
Ｃｓ          …寄生容量
Ｅｃｏｍ      …共通電極
Ｅｐｉｘ      …画素電極
ＧＬ（ｎ）    …走査信号線（ｎ＝１〜Ｎ）
ＳＬ（ｍ）    …データ信号線（ｍ＝１〜Ｍ）
Ｐ（ｎ，ｍ）  …画素形成部（ｎ＝１〜Ｎ、ｍ＝１〜Ｍ）
ＯＳ１        …第１のオフセット信号
ＯＳ２        …第２のオフセット信号
【図１】
2008096861.tif 000003
【図２】
2008096861.tif 000004
【図３】
2008096861.tif 000005
【図４】
2008096861.tif 000006
【図５】
2008096861.tif 000007
【図６】
2008096861.tif 000008
【図７】
2008096861.tif 000009
【図８】
2008096861.tif 000010
【図９】
2008096861.tif 000011
【図１０】
2008096861.tif 000012
【図１１】
2008096861.tif 000013
【図１２】
2008096861.tif 000014
【図１３】
2008096861.tif 000015