(57)【要約】【課題】スイッチング電源回路において、簡易な回路構成で、規模も大きくなることなく、軽負荷時にオン期間が短くオフ期間の長い間欠動作を実現でき、待機電力を削減することができるようにする。【解決手段】スイッチング電源の出力側の負荷状態により電圧レベルが変化するＦＢ端子の端子電圧ＶｆｂをコンパレータＯＰ１により基準レベルＶｔｈと比較し、スイッチング動作を制御する。また、ＦＢ端子にプルアップ抵抗Ｒ１，Ｒ２の並列回路を接続し、一方のプルアップ抵抗Ｒ２と直列にスイッチ素子ＳＷ１を接続する。そして、スイッチ素子ＳＷ１をコンパレータＯＰ１の出力によりオン、オフし、負荷状態の変化に連動してＦＢ端子のプルアップ電流を切り替える。【選択図】図１
2008245419.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源の出力側の負荷状態により電圧レベルが変化するフィードバック端子を有し、前記フィードバック端子の端子電圧から前記スイッチング電源の負荷状態に応じた信号を生成する負荷検出回路において、
前記フィードバック端子の端子電圧を基準レベルと比較するコンパレータと、
前記フィードバック端子に接続されたプルアップ抵抗と、を備え、
前記プルアップ抵抗の抵抗値を前記スイッチング電源の負荷状態の変化に連動して切り替えることを特徴とする負荷検出回路。
【請求項２】
前記フィードバック端子に接続された複数のプルアップ抵抗の並列回路と、
前記複数のプルアップ抵抗の何れかと直列に接続されたスイッチ素子とを有し、
前記スイッチ素子を前記コンパレータの出力によりオン、オフすることを特徴とする請求項１記載の負荷検出回路。
【請求項３】
前記フィードバック端子に接続された複数のプルアップ抵抗の直列回路と、
前記複数のプルアップ抵抗の何れかと並列に接続されたスイッチ素子とを有し、
前記スイッチ素子を前記コンパレータの出力によりオン、オフすることを特徴とする請求項１記載の負荷検出回路。
【請求項４】
前記フィードバック端子に接続された、一端が共通に接続され他端がスイッチ素子の複数の入力端子にそれぞれ接続された複数のプルアップ抵抗の並列回路を有し、
前記スイッチ素子は前記コンパレータの出力により前記スイッチ素子の複数の入力端子の何れかを選択して前記スイッチ素子の出力端子に接続することを特徴とする請求項１記載の負荷検出回路。
【請求項５】
負荷状態に応じたフィードバック信号が入力されるフィードバック端子の端子電圧に基づいてスイッチングを制御するスイッチング電源回路において、
前記フィードバック端子の端子電圧を基準レベルと比較するコンパレータと、
前記フィードバック端子に接続されたプルアップ抵抗と、を備え、
前記プルアップ抵抗の抵抗値を前記スイッチング電源の負荷状態の変化に連動して切り替えることを特徴とするスイッチング電源回路。
【請求項６】
前記フィードバック端子に接続された複数のプルアップ抵抗の並列回路と、
前記複数のプルアップ抵抗の何れかと直列に接続されたスイッチ素子とを有し、
前記スイッチ素子を前記コンパレータの出力によりオン、オフすることを特徴とする請求項５記載のスイッチング電源回路。
【請求項７】
前記フィードバック端子に接続された複数のプルアップ抵抗の直列回路と、
前記複数のプルアップ抵抗の何れかと並列に接続されたスイッチ素子とを有し、
前記スイッチ素子を前記コンパレータの出力によりオン、オフすることを特徴とする請求項５記載のスイッチング電源回路。
【請求項８】
前記フィードバック端子に接続された、一端が共通に接続され他端がスイッチ素子の複数の入力端子にそれぞれ接続された複数のプルアップ抵抗の並列回路を有し、
前記スイッチ素子は前記コンパレータの出力により前記スイッチ素子の複数の入力端子の何れかを選択して前記スイッチ素子の出力端子に接続することを特徴とする請求項５記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の負荷状態に応じた信号を出力する負荷検出回路およびその信号によりスイッチングが制御されるスイッチング電源回路に関する。
【背景技術】
【０００２】
交流電源から入力された交流を直流に変換して出力するスイッチング電源回路は、広範な用途に利用されており、また種々の方式のものが実用化されている。このようなスイッチング電源回路の動作を制御する制御回路はＩＣ化されたものがあり、パッケージ化された製品となっている。
【０００３】
図４はこのような電源制御ＩＣによって制御される一般的なスイッチング電源回路の構成を示す図である。ここでは、フライバック方式のコンバータとして構成された例を示している。
【０００４】
同図の回路構成において、交流電源ＡＰ１からの交流はダイオードスタックＤＳ１により全波整流され、コンデンサＣ１で平滑された直流が出力トランスＴ１の一次巻線Ｎ１に供給される。一次巻線Ｎ１にはスイッチング素子であるパワーＭＯＳトランジスタＱ１が直列に接続されており、電源制御ＩＣ２０からの駆動信号によりパワーＭＯＳトランジスタＱ１がオン（ＯＮ）、オフ（ＯＦＦ）し、これにより出力トランスＴ１の二次巻線Ｎ２に脈流が発生する。この脈流はダイオードＤ１１によって整流され、コンデンサＣ２で平滑されて図示しない負荷に供給される。
【０００５】
上記負荷への出力電圧は抵抗Ｒ１１と抵抗Ｒ１２により分圧されて検出され、その検出値がフォトカプラＰＣ１を介し、フィードバック信号として電源制御ＩＣ２０のＦＢ端子に入力される。また、出力トランスＴ１の一次巻線Ｎ１に電流が流れると補助巻線Ｎ３にも電圧が発生し、この電圧はダイオードＤ１２により整流され、コンデンサＣ３で平滑されて、電源制御ＩＣ２０の電源端子であるＶｃｃ端子に供給される。
【０００６】
また、電源制御ＩＣ２０のＺＣＤ端子には、補助巻線Ｎ３に接続された抵抗Ｒ１３が接続されている。Ｃ４，Ｃ５はコンデンサ、ＺＤ１はシャントレギュレータ、Ｒ１４は電流制限用の抵抗、Ｒ１５は電流検出用のセンス抵抗である。
【０００７】
なお、電源制御ＩＣ２０は、外部端子として、上記のＦＢ端子、Ｖｃｃ端子およびＺＣＤ端子の他に、接地用のＧＮＤ端子、パワーＭＯＳトランジスタＱ１のゲートドライブ用のＯＵＴ端子、パワーＭＯＳトランジスタＱ１のドレイン電流検出用のＩＳ端子、高電圧系からＶｃｃ端子に電流を供給するＶＨ端子およびＶＨ端子の隣接ピンである未接続のＮＣ端子を持つ標準の８ピン構成となっている。
【０００８】
上記のように構成されたスイッチング電源回路は、電源制御ＩＣ２０によってスイッチング動作が制御されるが、電源制御ＩＣ２０のＦＢ端子には負荷への出力電圧に応じたフィードバック信号が入力され、その端子電圧により負荷状態に応じた信号が出力されてスイッチングが制御される。図５はこのような負荷状態に応じた信号を生成する従来の負荷検出回路の構成を示す図である。
【０００９】
図５の回路において、ＦＢ端子の端子電圧ＶｆｂはコンパレータＯＰ１０１に入力され、検出レベルＶｔｈと比較される。コンパレータＯＰ１０１の出力は、スイッチングを制御するスイッチング制御部１０１に入力される。また、ＦＢ端子には、制御電圧Ｖｒｅｇを出力するレギュレータに接続されたプルアップ抵抗Ｒ１０１が接続されている。
【００１０】
スイッチング電源回路の負荷が軽負荷になり、ＦＢ端子の端子電圧が検出レベルＶｔｈを下回るとコンパレータＯＰ１０１の出力がＬ（低レベル）になり、スイッチングが停止される。反対に、負荷が重くなってＦＢ端子の端子電圧Ｖｆｂが検出レベルＶｔｈを上回るとコンパレータＯＰ１０１の出力がＨ（高レベル）になり、スイッチングが再開される。なお、軽負荷となるとＦＢ端子の端子電圧Ｖｆｂが低下するのは、コンデンサＣ２から流れ出る電流（負荷電流）が減る→二次巻線Ｎ２から供給される電流の方が大きくなってコンデンサＣ２の両端電圧である出力電圧が増加する→フォトカプラＰＣ１のＬＥＤの発光量が増大する→フォトカプラＰＣ１のフォトトランジスタのオン抵抗が低下する→ＦＢ端子の電圧Ｖｆｂが低下する、というシーケンスによる。負荷が重くなると、この逆の動作によりＦＢ端子の端子電圧Ｖｆｂが高くなる。
【００１１】
上記のスイッチング電源回路において、間欠動作により軽負荷時の消費電力を少なくするためにはスイッチング動作のオフ期間を長くする必要があるが、図５の負荷検出回路による制御方式では、ＦＢ端子の端子電圧Ｖｆｂを閾値の検出レベルＶｔｈと比較しているだけであるので、短いオフ期間しか得られない。そこで、軽負荷のときに長いオフ期間を実現するため、軽負荷モードと通常動作モードの検出レベルにヒステリシスを設定することが提案されている（例えば、特許文献１参照）。図６はこのような検出レベルにヒステリシスを持たせた他の従来の負荷検出回路の構成を示す図である。
【００１２】
図６の回路では、間欠発振制御回路２０１のコンパレータＯＰ２０１に、ＦＢ端子に接続されたカレントミラー回路（電流を電圧に変換する抵抗を含む）２０２から出力される電圧信号Ｖｐが入力され、この間欠発振制御回路２０１の出力がスイッチング制御部２０３に入力される。コンパレータＯＰ２０１はヒステリシスが付加され、検出レベルとして２つの基準電圧Ｖｐ１，Ｖｐ２を持っている。
【００１３】
ＦＢ端子に流れる電流の増加に伴ってコンパレータＯＰ２０１の入力電圧Ｖｐが基準電圧ＶＰ１まで低下すると、スイッチングが停止されると同時に、間欠発振制御回路２０１の基準電圧がＶｐ１からＶｐ２に切り替わる。そして、ＦＢ端子に流れる電流が減少してコンパレータＯＰ２０１の入力電圧Ｖｐが上昇し、基準電圧Ｖｐ２以上になると、スイッチングが再開する。このように、検出レベルにヒステリシスを付けることで、一度入力電圧Ｖｐが検出レベルを下回って次に入力電圧Ｖｐが検出レベルを上回るまでに余分に時間がかかるようになり、スイッチング動作のオフ期間を長くとることができる。
【００１４】
また、出力トランスＴ１の二次側電圧に応じて変化するＶｃｃ端子の電圧を利用して間欠動作を実現することも提案されている（例えば、特許文献２参照）。この制御方式では、Ｖｃｃ端子の電圧の検出レベルにヒステリシスが付けられ、待機モードのときには変動するＶｃｃ電圧の検出結果によりスイッチング動作と停止動作を切り替えることにより、スイッチング動作とスイッチング停止が繰り返されるよう制御される。このような制御によっても、間欠動作を実現できる。なお、特許文献２に開示されているパワーサプライは、待機モードを完成させるために、Ｖｃｃ電圧の検出回路の他にも、モード切り替えの回路（特許文献２のＲ３及びＳＷ３）と、待機モード時用の定電流源（特許文献２のＩ２およびＳＷ２）を必要としている。
【特許文献１】特開２００５−６５４８１号公報
【特許文献２】特開２０００−３０８３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記のような従来の回路では、間欠動作を行うに際し、軽負荷時にオン期間を短くしてオフ期間を長くし、待機電力を削減するために負荷状態の検出レベルにヒステリシスを付けているが、検出レベルを切り替えるのに２つの基準電圧源が必要で、さらには定電流源も必要となる場合もあるので、回路が複雑になり、規模が大きくなり易いという問題点がある。
【００１６】
本発明は、このような点に鑑みてなされたものであり、簡易な回路構成で、規模も大きくなることなく、軽負荷時にオン期間を短くしてオフ期間を長くでき、待機電力を削減することができる負荷検出回路およびスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明では上記課題を解決するために、スイッチング電源の出力側の負荷状態により電圧レベルが変化するフィードバック端子を有し、前記フィードバック端子の端子電圧から前記スイッチング電源の負荷状態に応じた信号を生成する負荷検出回路において、前記フィードバック端子の端子電圧を基準レベルと比較するコンパレータと、前記フィードバック端子に接続されたプルアップ抵抗と、を備え、前記プルアップ抵抗の抵抗値を前記スイッチング電源の負荷状態の変化に連動して切り替えることを特徴とする負荷検出回路が提供される。
【００１８】
このような負荷検出回路によれば、フィードバック端子に接続されたプルアップ抵抗の抵抗値をスイッチング電源の負荷状態の変化に連動して切り替えるようにしたため、簡易な回路構成で、規模も大きくなることなく、軽負荷時にオン期間を短くしてオフ期間を長くでき、待機電力を削減することができる。
【００１９】
また、本発明では上記課題を解決するために、負荷状態に応じたフィードバック信号が入力されるフィードバック端子の端子電圧に基づいてスイッチングを制御するスイッチング電源回路において、前記フィードバック端子の端子電圧を基準レベルと比較するコンパレータと、前記フィードバック端子に接続されたプルアップ抵抗と、を備え、前記プルアップ抵抗の抵抗値を前記スイッチング電源の負荷状態の変化に連動して切り替えることを特徴とするスイッチング電源回路が提供される。
【００２０】
このようなスイッチング電源回路によれば、フィードバック端子に接続されたプルアップ抵抗の抵抗値をスイッチング電源の負荷状態の変化に連動して切り替えるようにしたため、簡易な回路構成で、規模も大きくなることなく、軽負荷時にオン期間を短くしてオフ期間を長くでき、待機電力を削減することができる。
【発明の効果】
【００２１】
本発明の負荷検出回路およびスイッチング電源回路は、フィードバック端子に接続されたプルアップ抵抗の抵抗値をスイッチング電源の負荷状態の変化に連動して切り替えるようにしたため、簡易な回路構成で、規模も大きくなることなく、軽負荷時にオン期間を短くしてオフ期間を長くでき、待機電力を削減することができるという利点がある。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態の負荷検出回路の構成を示す図である。この負荷検出回路は、スイッチング電源の出力側の負荷状態により電圧レベルが変化するＦＢ端子を有し、このＦＢ端子の端子電圧からスイッチング電源の負荷状態に応じた信号を生成するもので、図４に示すスイッチング電源回路の電源制御ＩＣ２０内に構成されるものである。
【００２３】
実施の形態では、ＦＢ端子の端子電圧Ｖｆｂを基準レベルＶｔｈと比較するコンパレータＯＰ１と、ＦＢ端子に接続された複数（この例では２つ）のプルアップ抵抗Ｒ１，Ｒ２の並列回路と、プルアップ抵抗Ｒ１，Ｒ２の何れか（この例では抵抗Ｒ２）と直列に接続されたスイッチ素子ＳＷ１とを備え、プルアップ抵抗の抵抗値をスイッチング電源の負荷状態の変化に連動して切り替えるように構成されている。
【００２４】
上記プルアップ抵抗Ｒ１，Ｒ２の一方の端子は制御電圧Ｖｒｅｇを出力するレギュレータに接続され、プルアップ抵抗Ｒ１のもう一方の端子はＦＢ端子に接続されている。また、プルアップ抵抗Ｒ２のもう一方の端子に接続されたスイッチ素子ＳＷ１の他端はＦＢ端子に接続される。この構成により、コンパレータＯＰ１は、プルアップ抵抗およびＦＢ端子に外付けされたフォトカプラＰＣ１のフォトトランジスタのオン抵抗（ベースへの入力条件が同じなら、オン抵抗はプルアップ抵抗に流れるプルアップ電流の関数になる）による制御電圧Ｖｒｅｇの分圧（すなわちＶｆｂ）と、基準レベルＶｔｈの比較を行うことになる。見方を変えると、ＦＢ端子の端子電圧Ｖｆｂは、プルアップ電流（とプルアップ抵抗）による電圧降下分だけ制御電圧Ｖｒｅｇより低い電位となっているので、コンパレータＯＰ１は、プルアップ電流を基準値と比較する電流コンパレータとして動作するともいえる。そして、スイッチ素子ＳＷ１はコンパレータＯＰ１の出力によりオン、オフされ、コンパレータＯＰ１の出力は、スイッチング電源のスイッチングを制御するスイッチング制御部１に入力される。
【００２５】
図２は実施の形態の負荷検出回路を備えたスイッチング電源回路の電源制御ＩＣの回路構成を示す図である。図の破線で囲まれた部分が上記の負荷検出回路を示している。また、スイッチ素子ＳＷ１としては実際にはＭＯＳトランジスタなどが使用される。コンパレータＯＰ１の出力、すなわち負荷検出回路の出力は、出力制御回路２に入力されている。
【００２６】
ＦＢ端子の端子電圧Ｖｆｂは、上記の負荷検出回路に入力されるとともに、出力制御回路２にも入力される。出力制御回路２には、ＩＳ端子からの検出信号が入力されており、他にＺＣＤ端子からの信号およびＵＶＬＯ（Undervoltage Lockout）回路３から出力される信号が入力される。出力制御回路２はこれらの信号よりスイッチング素子Ｑ１のオン、オフを制御する信号を生成し、ドライバ４を介してＯＵＴ端子から出力する。
【００２７】
より詳細には、出力制御回路２がＺＣＤ端子に入力される信号の谷部分を検出して、スイッチング素子Ｑ１のオン期間の開始を決定する。通常動作では、ＩＳ端子からの検出信号がＦＢ端子の端子電圧Ｖｆｂ（もしくはその分圧）または内部の基準電圧と等しくなるとスイッチング素子Ｑ１がオフされ、オン期間が終了する。また、負荷検出回路またはＵＶＬＯ回路３から、過電圧（異常高電圧）または異常低電圧を検出した信号が入力されると、スイッチング素子Ｑ１をオン、オフさせる信号の出力を停止させる。
【００２８】
ＶＨ端子の入力は起動回路５に入力され、起動回路５の出力はＶｃｃ端子に接続される。起動回路５の出力および／またはＶｃｃ端子への入力が電源制御ＩＣの内部電源となる。また、上述のＵＶＬＯ回路３はＶｃｃ端子からの電源電圧Ｖｃｃが入力され、１０．２Ｖ／９Ｖの基準レベルと比較して、異常低電圧におけるスイッチング素子Ｑ１のオン、オフ動作の停止制御を行っている。
【００２９】
図４に示すスイッチング電源回路は、実施の形態の電源制御ＩＣを用いたスイッチング電源回路の実施例にもなっている。この実施例においては、上述のように、軽負荷→出力電圧増加→（コンデンサＣ２から流れる負荷電流が減るので出力トランスＴ１の二次巻線Ｎ２から供給される電流の方が大きくなってコンデンサＣ２の両端電圧である出力電圧が増加）→フォトカプラＰＣ１のＬＥＤの発光量増大→フォトカプラＰＣ１のフォトトランジスタのオン抵抗低下→ＦＢ端子の端子電圧低下という動作をする回路、言い換えれば軽負荷になると抵抗値の下がる素子（フォトトランジスタ）がＦＢ端子に接続されていることが前提となっている。そして、そのフォトトランジスタに対するプルアップ抵抗が抵抗Ｒ１，Ｒ２であり、一方の抵抗Ｒ２をスイッチ素子ＳＷ１により接続したり切り離したりすることで、負荷検出回路にヒステリシスを持たせている。
【００３０】
次に、実施の形態の負荷検出回路および電源制御ＩＣの動作について説明する。実施の形態では、プルアップ抵抗Ｒ２とこのプルアップ抵抗Ｒ２をオン、オフするためのスイッチ素子ＳＷ１を備えており、軽負荷の検出レベルを挟んでＦＢ端子の内部抵抗値が切り替わり、それに伴ってＦＢ端子のプルアップ電流が切り替わるようになっている。
【００３１】
通常の動作状態における通常動作モードでは、ＦＢ端子の端子電圧ＶｆｂはＶｆｂ＞Ｖｔｈであり、コンパレータＯＰ１の出力はＨになり、電源制御ＩＣはスイッチング動作を行っている。このとき同時に、スイッチ素子ＳＷ１はオンしており、通常動作時のＦＢ端子のプルアップ電流Ｉｆｂ１は、プルアップ抵抗Ｒ１，Ｒ２の抵抗値もＲ１，Ｒ２とすると、次式で表される。
【００３２】
Ｉｆｂ１＝（Ｖｒｅｇ−Ｖｆｂ）／（Ｒ１×Ｒ２／（Ｒ１＋Ｒ２））……（１）
また、軽負荷状態における軽負荷モードでは、ＦＢ端子の端子電圧ＶｆｂはＶｆｂ＜Ｖｔｈであり、コンパレータＯＰ１の出力はＬになり、電源制御ＩＣはスイッチング動作を停止する。このとき同時に、スイッチ素子ＳＷ１はオフし、軽負荷時のＦＢ端子のプルアップ電流Ｉｆｂ０は、次式で表される。
【００３３】
Ｉｆｂ０＝（Ｖｒｅｇ−Ｖｆｂ）／Ｒ１……（２）
このように、軽負荷の検出レベルを挟んでＦＢ端子のプルアップ電流が切り替わる。もしくは、見方を変えて、プルアップ抵抗とＦＢ端子に外付けされたフォトカプラＰＣ１のフォトトランジスタのオン抵抗との抵抗比が切り替わる。そして、その切り替わるときにＦＢ端子電圧にオーバーシュートあるいはアンダーシュートが発生する。実施の形態では、そのオーバーシュート期間を使って連続パルスを出し、アンダーシュート期間で長い周期の間欠動作周波数を得るようにしている。
【００３４】
すなわち、ＦＢ端子に接続されたプルアップ抵抗の抵抗値をスイッチング電源の負荷状態の変化に連動して切り替えるようにすることにより、抵抗（プルアップ抵抗Ｒ２）１個とスイッチ（スイッチ素子ＳＷ１）を付加した簡易な回路構成で、規模も大きくなることなく、軽負荷時にオン期間を短くしてオフ期間を長くでき、待機電力を削減することができる。
【００３５】
図３は実施の形態のスイッチング電源回路のスイッチングの様子を示す図である。ここでは、ＦＢ端子の端子電圧とＯＵＴ端子のスイッチングパルスを示している。上記のように、通常動作の例えば重負荷時には連続パルスを出力し、軽負荷時には短いオン期間と長いオフ期間の間欠動作を行うことができる。
【００３６】
なお、プルアップ抵抗Ｒ１，Ｒ２およびスイッチ素子ＳＷ１の接続形態は図１，２に示されるものに限定されるものではなく、スイッチ素子ＳＷ１のオン、オフにより、プルアップ抵抗Ｒ１，Ｒ２およびスイッチ素子ＳＷ１により構成される合成抵抗の抵抗値が変化するものであればよい。例えば、プルアップ抵抗Ｒ１，Ｒ２を直列に接続し、一方の抵抗に並列にスイッチ素子ＳＷ１を接続したものでもよい。もしくは、プルアップ抵抗Ｒ１，Ｒ２の一端を共通に接続して合成抵抗の一端となし、スイッチ素子ＳＷ１によりプルアップ抵抗Ｒ１，Ｒ２の他端の何れかを選択してそれを合成抵抗の他端となすようにしてもよい。すなわち、プルアップ抵抗Ｒ１，Ｒ２の他端をそれぞれスイッチ素子ＳＷ１の２つの入力端子に接続し、コンパレータＯＰ１の出力によりプルアップ抵抗Ｒ１，Ｒ２の何れかの他端を選択してスイッチ素子の出力端子（すなわち合成抵抗の他端）に接続させるようにしてもよい。さらには、スイッチ素子ＳＷ１以外のスイッチ素子を付加して、上記の種々の構成を組み合わせたものでもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態の負荷検出回路の構成を示す図である。
【図２】実施の形態の負荷検出回路を備えたスイッチング電源回路の電源制御ＩＣの回路構成を示す図である。
【図３】実施の形態のスイッチング電源回路のスイッチングの様子を示す図である。
【図４】一般的なスイッチング電源回路の構成を示す図である。
【図５】従来の負荷検出回路の構成を示す図である。
【図６】他の従来の負荷検出回路の構成を示す図である。
【符号の説明】
【００３８】
１  スイッチング制御部
２０  電源制御ＩＣ
Ｃ１〜Ｃ３  コンデンサ
ＯＰ１  コンパレータ
ＰＣ１  フォトカプラ
Ｑ１  パワーＭＯＳトランジスタ（スイッチング素子）
Ｒ１，Ｒ２  プルアップ抵抗
ＳＷ１  スイッチ素子
Ｔ１  出力トランス
【図１】
2008245419.tif 000003
【図２】
2008245419.tif 000004
【図３】
2008245419.tif 000005
【図４】
2008245419.tif 000006
【図５】
2008245419.tif 000007
【図６】
2008245419.tif 000008