(57)【要約】【課題】動作不良を回避することが可能な半導体装置の製造方法及び半導体装置を提供すること。【解決手段】半導体膜上に形成したレジスト膜のうち半導体層のチャネル領域、ソース側低濃度領域、ドレイン側低濃度領域に対応する第１レジスト領域と、この第１レジスト領域からゲート電極の設けられた方向にはみ出した第２レジスト領域とを覆う遮光マスクを用いてレジスト膜を露光するので、露光光が遮光マスクで覆われた領域に回りこんだ場合であっても、第１レジスト領域はほとんど露光されずに済む。第１レジスト領域がほとんど露光されずに済むことによって、レジスト膜除去工程において第１レジスト領域のレジスト膜が除去されるのを防ぐことができ、第１不純物注入工程においてチャネル領域に不純物イオンが注入されるのを防ぐことができる。【選択図】図７
2008003201.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域、ソース側低濃度領域、ソース側高濃度領域、ドレイン側低濃度領域及びドレイン側高濃度領域を有する半導体層と、前記半導体層上に設けられた絶縁層と、前記絶縁層を介して前記半導体層に対向するように所定の方向に設けられたゲート電極とを備えた半導体装置の製造方法であって、
基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜のうち前記チャネル領域、前記ソース側低濃度領域、前記ドレイン側低濃度領域に対応する第１レジスト領域と、前記第１レジスト領域から前記ゲート電極の設けられた前記所定の方向にはみ出した第２レジスト領域と、前記ソース側高濃度領域及びドレイン側高濃度領域に対応する第３レジスト領域とを覆うと共に、前記第１レジスト領域及び前記第２レジスト領域を覆う部分の光透過率よりも前記第３レジスト領域を覆う部分の光透過率が高くなっているフォトマスクを用いて前記レジスト膜を露光する第１露光工程と、
前記レジスト膜のうち露光された部分を除去するレジスト膜除去工程と、
前記レジスト膜除去工程の後、前記レジスト膜の上方から前記半導体膜に第１不純物を注入する第１不純物注入工程と、
前記第１不純物注入工程の後、前記レジスト膜をマスクとして前記半導体膜をエッチングし前記半導体層を形成する半導体層形成工程と、
前記半導体層形成工程の後、前記レジスト膜を前記半導体層上から剥離するレジスト膜剥離工程と、
前記レジスト膜剥離工程の後、前記半導体層上に前記絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程の後、前記絶縁層上のうち前記チャネル領域に対応する位置に前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極の上方から前記半導体層に第２不純物を注入する第２不純物注入工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１露光工程の後、前記レジスト膜除去工程の前に、前記レジスト膜のうち少なくとも前記第２レジスト領域の一部を露光する第２露光工程を更に具備する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２露光工程では、前記レジスト膜のうち、前記第２レジスト領域と前記第１レジスト領域のうち前記第２レジスト領域に接する部分とを少なくとも露光する
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
チャネル領域、ソース側低濃度領域、ソース側高濃度領域、ドレイン側低濃度領域及びドレイン側高濃度領域を有する半導体層と、前記半導体層上に設けられた絶縁層と、前記絶縁層を介して前記半導体層に対向するように所定の方向に設けられたゲート電極とを備えた半導体装置であって、
前記半導体層のうち少なくとも前記チャネル領域の一部が、前記ゲート電極の設けられた方向に突出している
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
液晶装置、有機エレクトロルミネッセンス（ＥＬ）装置、プラズマディスプレイ等の電気光学装置は、多数のドット領域がマトリクス状に配列された構成になっており、当該ドット領域を駆動するスイッチング素子としてＴＦＴ（Thin film transistor：薄膜トランジスタ）が設けられたアクティブマトリクス型の構成になっているものが多い。
【０００３】
ＴＦＴは、半導体層上に絶縁膜が設けられており、絶縁膜を介して半導体層とゲート電極とが対抗する構成になっているのが一般的である。ＴＦＴの半導体層は、非結晶シリコン又は多結晶シリコンによって形成されているのが一般的である。特に低温プロセスのみで製造される多結晶シリコンＴＦＴは、電子又は正孔が大きな電界移動度を有することから、上記液晶装置、有機ＥＬ装置等の電気光学装置に広く採用されている。
【０００４】
ＴＦＴの構造として、例えばＬＤＤ（Lightly Doped Drain）構造やＧＯＬＤ(Gate-drain Overlapped LDD)構造などが広く知られている。  
ＬＤＤ構造においては、半導体層のうちゲート電極に平面視で重なる領域（直下領域）がチャネル領域になっており、チャネル領域の外側の領域が不純物が低濃度に注入されたソース側低濃度領域及びドレイン側低濃度領域になっている。半導体層のうちソース側低濃度領域及びドレイン側低濃度領域の外側の領域は、高濃度の不純物が注入されたソース側高濃度領域及びドレイン側高濃度領域になっている。この構成により、オフ電流値を抑制することができるようになっている。
【０００５】
ＧＯＬＤ構造においては、半導体層がチャネル領域、低濃度・高濃度のソース領域及びドレイン領域を有している点ではＬＤＤ構造と同様であるが、ＬＤＤ構造に比べてチャネル領域が狭くなっており、ソース側低濃度領域及びドレイン側低濃度領域がゲート電極の直下領域の一部にまでオーバーラップして設けられている。ソース側低濃度領域及びドレイン側低濃度領域をゲート電極の端部の直下領域にオーバーラップさせることで、ホットキャリア現象を抑制することができるようになっている。
【０００６】
ＬＤＤ構造のＴＦＴ及びＧＯＬＤ構造のＴＦＴを形成する手法として、例えば特許文献１に記載の手法が知られている。具体的には、シリコンによって薄膜を形成した後、シリコン薄膜上にレジスト膜を形成する。レジスト膜の形成時には、回折格子が形成されたフォトマスクを用いてハーフトーン露光を行うことにより、シリコン薄膜上でレジスト膜の膜厚の異なる領域を形成する。レジスト膜のうち半導体層のチャネル領域上の部分ではレジスト膜が厚く形成され、ソース側高濃度領域及びドレイン側高濃度領域上の部分ではレジスト膜が薄く形成される。レジスト膜を形成後、レジスト膜の上方から不純物イオンを照射すると、レジスト膜の厚い領域（チャネル領域上）では不純物イオンがレジスト膜の厚みのため遮断され、シリコン薄膜に到達しない。レジスト膜の薄い領域では不純物イオンが透過し、シリコン薄膜に到達して注入される。このようにチャネル領域と高濃度のソース・ドレイン領域が形成される。その後、シリコン薄膜をエッチングし、ゲート絶縁層及びゲート電極を形成して、このゲート電極をマスクとして半導体層に再度不純物を注入することにより不純物濃度の異なる領域を有する構造を形成する。  
【特許文献１】特開２００２−１５１５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記手法では、露光時に露光光がフォトマスクで覆われた部分に回り込み、半導体層上のレジスト膜の一部、特に半導体層のチャネル領域上のレジストが僅かに露光されてしまうことがある。レジストの露光部分は除去されるため、チャネル領域上のレジストの一部が除去されて薄くなってしまう。このようなレジスト膜の上方から不純物を注入すると、半導体層のチャネル領域の一部に不純物が注入されてしまう。そうなると、チャネル領域で電流のリークが生じることになり、動作不良の原因になる。  
以上のような事情に鑑み、本発明の目的は、動作不良を回避することが可能な半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、チャネル領域、ソース側低濃度領域、ソース側高濃度領域、ドレイン側低濃度領域及びドレイン側高濃度領域を有する半導体層と、前記半導体層上に設けられた絶縁層と、前記絶縁層を介して前記半導体層に対向するように所定の方向に設けられたゲート電極とを備えた半導体装置の製造方法であって、基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜のうち前記チャネル領域、前記ソース側低濃度領域、前記ドレイン側低濃度領域に対応する第１レジスト領域と、前記第１レジスト領域から前記ゲート電極の設けられた前記所定の方向にはみ出した第２レジスト領域と、前記ソース側高濃度領域及びドレイン側高濃度領域に対応する第３レジスト領域とを覆うと共に、前記第１レジスト領域及び前記第２レジスト領域を覆う部分の光透過率よりも前記第３レジスト領域を覆う部分の光透過率が高くなっているフォトマスクを用いて前記レジスト膜を露光する第１露光工程と、前記レジスト膜のうち露光された部分を除去するレジスト膜除去工程と、前記レジスト膜除去工程の後、前記レジスト膜の上方から前記半導体膜に第１不純物を注入する第１不純物注入工程と、前記第１不純物注入工程の後、前記レジスト膜をマスクとして前記半導体膜をエッチングし半導体層を形成する半導体層形成工程と、前記半導体層形成工程の後、前記レジスト膜を前記半導体層上から剥離するレジスト膜剥離工程と、前記レジスト膜剥離工程の後、前記半導体層上に前記絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程の後、前記絶縁層上のうち前記チャネル領域に対応する位置に前記ゲート電極を形成するゲート電極形成工程と、前記ゲート電極の上方から前記半導体層に第２不純物を注入する第２不純物注入工程とを具備することを特徴とする。
【０００９】
本発明によれば、半導体膜上に形成したレジスト膜のうち半導体層のチャネル領域、ソース側低濃度領域、ドレイン側低濃度領域に対応する第１レジスト領域と、この第１レジスト領域からゲート電極の設けられた方向にはみ出した第２レジスト領域とを覆うフォトマスクを用いてレジスト膜を露光するので、露光光がフォトマスクで覆われた領域に回りこんだ場合であっても、第１レジスト領域はほとんど露光されずに済む。第１レジスト領域がほとんど露光されずに済むことによって、レジスト膜除去工程において第１レジスト領域のレジスト膜が除去されるのを防ぐことができ、第１不純物注入工程において半導体層のチャネル領域に不純物が注入されるのを防ぐことができる。これにより、チャネル領域で電流のリークが発生するのを防ぐことができ、動作不良を回避することができる。
【００１０】
また、前記第１露光工程の後、前記レジスト膜除去工程の前に、前記レジスト膜のうち少なくとも前記第２レジスト領域の一部を露光する第２露光工程を更に具備することが好ましい。  
本発明によれば、第１露光工程の後、レジスト膜除去工程の前に、レジスト膜のうち少なくとも第２レジスト領域の一部を露光する第２露光工程を更に具備するので、レジスト層除去工程において、露光された第２レジスト領域の一部が除去されることになる。このため、半導体層形成工程においては、第２レジスト領域の一部が除去された状態のレジスト膜をマスクにして半導体層が形成されることになる。例えば第２レジスト領域の一部のみを露出するようなフォトマスクを予め形成しておき、第１露光工程の終了後にフォトマスクを交換して再度レジスト膜に露光光を照射するだけで済むため、煩雑な工程を経ることなく半導体層をコンパクトに形成することができる。
【００１１】
また、前記第２露光工程では、前記レジスト膜のうち、前記第２レジスト領域と前記第１レジスト領域のうち前記第２レジスト領域に接する部分とを少なくとも露光することが好ましい。  
本発明によれば、第２露光工程では、レジスト膜のうち、第２レジスト領域と第１レジスト領域のうち第２レジスト領域に接する部分とを少なくとも露光するので、レジスト層除去工程において、露光された第２レジスト領域と第１レジスト領域のうち第２レジスト領域に接する部分とが除去されることになる。このため、半導体層形成工程においては、第２レジスト領域と第１レジスト領域のうち第２レジスト領域に接する部分とが除去された状態のレジスト膜をマスクにして半導体層が形成されることになる。これにより、別途工程を設けることなく半導体層の形状を整えることができる。
【００１２】
本発明に係る半導体装置は、チャネル領域、ソース側低濃度領域、ソース側高濃度領域、ドレイン側低濃度領域及びドレイン側高濃度領域を有する半導体層と、前記半導体層上に設けられた絶縁層と、前記絶縁層を介して前記半導体層に対向するように所定の方向に設けられたゲート電極とを備えた半導体装置であって、前記半導体層のうち少なくとも前記チャネル領域の一部が、前記ゲート電極の設けられた方向に突出していることを特徴とする。
【００１３】
本発明によれば、半導体層のうち少なくともチャネル領域の一部が、ゲート電極の設けられた方向に突出しているので、チャネル領域の外縁の寸法を大きくすることができる。半導体装置の形成工程においてはチャネル領域の外縁に不純物が注入されやすく、不純物が注入された場合チャネル領域の外縁を介して電流のリークが生じてしまう。本発明では、チャネル領域の外縁寸法を大きくすることにより、チャネル領域の外縁の電気抵抗値を大きくすることができるので、当該チャネル領域の外縁に不純物が注入された場合であっても電流のリークが生じにくくなる。これにより、動作不良の生じにくい半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
［第１実施形態］  
本発明の第１実施形態を図面に基づき説明する。以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。  
（液晶パネル）  
図１は、本実施形態に係る液晶パネルの全体構成を示す平面図である。  
同図に示すように、液晶パネル１は、例えばガラスなどの透明な材料からなるＴＦＴアレイ基板２と対向基板３とを重ね合わせられるとともに、両者の間に設けられたシール材４により貼り合わされた構成になっている。シール材４によって囲まれた領域内には液晶層５が封入されている。
【００１５】
シール材４の内側には、遮光性材料からなる周辺見切り６が形成されている。周辺見切り６によって囲まれた領域は、外部からの光が変調される光変調領域１２になっている。光変調領域１２内には、光を透過可能なドット領域１３がマトリクス状に配列されている。ドット領域１３の間の領域は、光が遮光される遮光領域１４である。
【００１６】
シール材４の外側の領域には、データ線駆動回路７および外部回路実装端子８がＴＦＴアレイ基板２の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路９が形成されている。ＴＦＴアレイ基板２の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路９の間を接続するための複数の配線１０が設けられている。また、対向基板３の角部においては、ＴＦＴアレイ基板２と対向基板３との間で電気的導通をとるための基板間導通材１１が配設されている。
【００１７】
図２（ａ）及び図２（ｂ）は、液晶パネル１の１つのドット領域１３を拡大して示す平面図である。図３は、図２（ａ）におけるＡ−Ａ断面に沿った構成を示す図である。  
図２（ａ）に示すように、液晶パネル１のドット領域１３には矩形状の画素電極３１が設けられており、遮光領域１４にはドット領域１３に沿ってデータ線２６、走査線２４及び容量線３４が設けられている。
【００１８】
図３に示すように、ＴＦＴアレイ基板２の内側表面（対向基板３との対向面）２ａ上には、シリコン酸化膜等からなる下地保護膜２１が全面に形成されている。下地保護膜２１上の遮光領域１４には、シリコンなどの半導体からなる半導体層２２が設けられている。
【００１９】
半導体層２２は、図中左右方向の中央部がチャネル領域２２ａになっている。チャネル領域２２ａの図中左隣の領域はソース側低濃度領域２２ｂになっており、当該ソース側低濃度領域２２ｂの左隣の領域はソース側高濃度領域２２ｃになっている。チャネル領域２２ａの図中右隣の領域はドレイン側低濃度領域２２ｄになっており、当該ドレイン側低濃度領域２２ｄの図中右隣の領域はドレイン側高濃度領域２２ｅになっている。
【００２０】
図２（ｂ）は、半導体層２２の平面構成を示す図である。半導体層２２は、図中横方向が長手方向になっており、図中縦方向が短手方向になっている。半導体層２２のうちチャネル領域２２ａ、ソース側低濃度領域２２ｂ及びドレイン側低濃度領域２２ｄは、ゲート電極２４ａの延在方向（図中上下方向）に突出した部分（突出部２２ｐ）を有している。また、図２（ａ）及び図３に示すように、半導体層２２は、ドレイン側高濃度領域２２ｅから画素電極３１側に延設された延設部分（符号３３）を有している（図２（ｂ）では省略）。半導体層２２と延設部分３３とは導通している。
【００２１】
図３に示すように、半導体層２２上及び延設部分３３上にはゲート絶縁層２３が設けられている。ゲート絶縁層２３は、例えばシリコン酸化膜などからなり、半導体層２２及び延設部分３３を含んだ下地保護膜２１の全面を覆うように設けられている。ゲート絶縁層２３上のうち半導体層２２のチャネル領域２２ａに平面視で重なる領域には、ゲート電極２４ａが設けられている。図２（ａ）に示すように、ゲート電極２４ａは、上述した走査線２４の一部がドット領域１３側に突出して延在した構成になっており、走査線２４よりも幅（延在方向の寸法）が広くなっている。当該ゲート電極２４ａと上記の半導体層２２及びゲート絶縁層２３とによってＴＦＴ４０が構成されている。本実施形態において、ＴＦＴ４０は、半導体層２２が上述した各領域２２ａ〜２２ｅを有しており、ゲート電極２４ａが半導体層２２のチャネル領域２２ａに平面視で重なるＬＤＤ構造を構成している。
【００２２】
図２（ａ）及び図３に示すように、ゲート絶縁層２３上のうち延設部分３３に平面視で重なる領域には容量線３４が設けられており、延設部分３３と容量線３４とがゲート絶縁層２３を介して対向配置されて蓄積容量３５を構成している。以下、延設部分３３を蓄積容量３５の下部電極３３と記載し、容量線３４を蓄積容量３５の上部電極３４と記載する。蓄積容量３５では、下部電極３３と上部電極３４の間に電荷を保持することができるようになっている。
【００２３】
図３に示すように、ゲート電極２４ａ及び上部電極３４上には第１絶縁層２５が設けられている。当該第１絶縁層２５は、例えばシリコン酸化膜などからなり、ゲート電極２４ａ及び上部電極３４を含めたゲート絶縁層２３の全面を覆うように形成されている。第１絶縁層２５上には、データ線２６及びソース線２７が設けられている。
【００２４】
データ線２６は、ゲート絶縁層２３及び第１絶縁層２５を貫通するコンタクトホール２８を介して半導体層２２のソース側高濃度領域２２ｃに接続されている。ソース線２７は、その一端（図中左側）がゲート絶縁層２３及び第１絶縁層２５を貫通するコンタクトホール２９を介して半導体層２２のドレイン側高濃度領域２２ｅに接続されている。データ線２６上及びソース線２７上には、第２絶縁層３０が設けられている。第２絶縁層３０は、例えばシリコン酸化膜などからなり、データ線２６及びソース線２７を含めた第１絶縁層２５の全面を覆うように形成されている。
【００２５】
第２絶縁層３０上には、画素電極３１が設けられている。画素電極３１は、例えばＩＴＯなどの透明な導電材料からなり、コンタクトホール３２を介してソース線２７の他端（図中右側）に接続されている。画素電極３１上には、配向膜３６が設けられている。配向膜３６は、画素電極３１を含めた第２絶縁層３０の全面を覆うように形成されている。
【００２６】
対向基板３の内側表面（ＴＦＴアレイ基板２との対向面）３ａ上には、遮光部３７と、共通電極３８と、配向膜３９とが設けられている。遮光部３７は、上述した半導体層２２等を覆うように遮光領域１４に設けられている。共通電極３８は、例えばＩＴＯなどの透明な導電部材からなり、遮光部３７上を含めた対向基板３の内側表面３ａのほぼ全面に設けられている。配向膜３９は、共通電極３８上の全面に設けられている。
【００２７】
ＴＦＴアレイ基板２と対向基板３との間には、光変調のための液晶層５が封入されている。液晶層５は、例えばフッ素系液晶化合物や非フッ素系液晶化合物等の液晶分子によって構成されており、ＴＦＴアレイ基板２側の配向膜３６と対向基板３側の配向膜３９との双方に接するように両基板に挟持されている。液晶分子の配向は、非選択電圧を印加したときに所定の方向に向くように、配向膜３６及び配向膜３９によって規制されている。
【００２８】
（ＴＦＴの製造方法）  
次に、図４〜図１７を参照して、上記のように構成された液晶パネル１のうちＬＤＤ構造を有するＴＦＴ４０の製造方法を説明する。図４〜図１７は、ＴＦＴの製造方法を工程順に示す図であり、図４〜図６が概略断面図、図７〜図１７が平面図である。
【００２９】
まず、超音波洗浄等により清浄化したガラス基板等の透光性基板（ＴＦＴアレイ基板２）を用意する。このＴＦＴアレイ基板２の表面温度を１５０〜４５０℃程度にし、図４に示すように、ＴＦＴアレイ基板２の全面にシリコン酸化膜等からなる下地保護膜２１をプラズマＣＶＤ法等によって１００〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
【００３０】
下地保護膜２１を形成したら、図５に示すように、当該下地保護膜２１の全面に非晶質シリコンからなる非晶質半導体膜５０をプラズマＣＶＤ法等によって３０〜１００ｎｍの厚さに成膜する。成膜した非晶質半導体膜５０にレーザーアニールを施して、当該非晶質半導体膜５０を多結晶化し、多結晶シリコンからなる半導体膜５０とする（半導体膜形成工程）。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。半導体膜５０を形成したら、図６に示すように、当該半導体膜５０の全面にレジスト膜５１を形成する（レジスト膜形成工程）。
【００３１】
図７は、レジスト膜５１が形成されたＴＦＴアレイ基板２のうち半導体層２２が形成される箇所を示した図である。半導体層２２の形成領域のうち、チャネル領域２２ａ、ソース側低濃度領域２２ｂ及びドレイン側低濃度領域２２ｄに平面視で重なる領域を第１レジスト領域６１とする。第１レジスト領域６１とほぼ同じ幅（図７中横方向の長さ）で当該第１レジスト領域６１から図７中縦方向にはみ出した領域を第２レジスト領域６２とする。半導体層２２のソース側高濃度領域２２ｃ及びドレイン側高濃度領域２２ｅに平面視で重なる領域を第３レジスト領域６３とする。
【００３２】
次に、図８に示すように、このレジスト膜５１をフォトマスク（ハーフトーンマスク）で覆った状態で露光する（第１露光工程）。第１レジスト領域６１及び第２レジスト領域６２については、露光光を完全に遮光するように遮光領域５２でマスクが形成されており、第３レジスト領域６３については、ハーフトーン領域５３で覆うようにマスクが形成されている。
【００３３】
ハーフトーン領域５３は、露光光を遮断するレチクル領域、露光光を完全に透過させるレチクル領域、露光光を部分的に透過させるレチクル領域の３種類のレチクル領域を有している。このうち露光光を部分的に透過させるレチクル領域には、回折格子パターン（スリットなど）が設けられており、透過光の光強度を制御することができるようになっている。このように、ハーフトーン領域５３は、３種類のレチクル領域を有していることで、遮光領域５２に比べて光透過率が高くなっている。
【００３４】
位置合わせの後、遮光領域５２及びハーフトーン領域５３で覆われた状態のレジスト膜５１に露光光を照射すると、図９に示すように、レジスト膜５１のうち遮光領域５２及びハーフトーン領域５３のいずれにも覆われない領域６４には露光光の全部がそのまま照射し、半導体膜の表面まで露光反応が起こる。ハーフトーン領域５３で覆われた第３レジスト領域６３には露光光の一部が照射し、レジスト膜５１の表面から所定の厚さ部分まで露光反応が起こる。遮光領域５２で覆われた第１レジスト領域６１及び第２レジスト領域６２については、遮光領域５２によって大部分の露光光が遮光され、遮光領域５２を回折したごく僅かな露光光が第１レジスト領域６１及び第２レジスト領域６２の周縁部分６５に照射するのみである。第１レジスト領域６１及び第２レジスト領域６２では、周縁部分６５の表層で露光反応が起こるのみである。
【００３５】
次に、図１０に示すように、フォトマスクを遮光マスク５４に取り替えて再度レジスト膜５１を露光する（第２露光工程）。この遮光マスク５４は、露光光を完全に遮断するフォトマスクである。遮光マスク５４は、レジスト膜５１のうち第１レジスト領域６１及び第３レジスト領域６３を覆うことが可能な大きさ及び形状を有している。図１０では、例えば矩形に形成されている。図１０に示すように、遮光マスク５４によって第１レジスト領域６１及び第３レジスト領域６３が完全に覆われると共に第２レジスト領域６２が露出するように遮光マスク５４を配置する。遮光マスク５４によって覆われた状態でレジスト膜５１に露光光を照射すると、図１１に示すように、第２レジスト領域６２で露光反応が起こる。
【００３６】
次に、レジスト膜５１のうち露光反応が起こった部分を除去する（レジスト膜除去工程）。図１２に示すように、露光時に遮光領域５２で覆った領域はほとんど除去されずに残留する。残留させる膜厚は２００ｎｍ以上であることが好ましい。ハーフトーン領域５３で覆った領域は、レジスト膜５１のうち表面側の一部が除去され、半導体膜５０側のレジスト膜５１が残留する。残留させる膜厚を５０ｎｍ〜２００ｎｍ程度にすることが好ましい。遮光領域５２及びハーフトーン領域５３のいずれにも覆われていない領域６４は全て除去される。第２露光工程で露光された第２レジスト領域６２についても全て除去される。この結果、レジスト膜５１は、第１レジスト領域６１及び第３レジスト領域６３にのみ残留することになり、第１レジスト領域６１の膜厚が第３レジスト領域６３の膜厚よりも厚く形成されることになる。レジスト膜５１が完全に除去された部分には、半導体膜５０が露出する。
【００３７】
次に、図１３に示すように、レジスト膜５１の上方からＴＦＴアレイ基板２へ高濃度の不純物イオン（リンイオン）を照射し、半導体膜５０に不純物イオンを注入する（第１不純物注入工程）。不純物イオンは、例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。レジスト膜５１のうち膜厚が薄い第３レジスト領域６３に照射された不純物イオンは、第３レジスト領域６３を高濃度の状態で通過し、半導体膜５０に不純物イオンが注入される。一方、レジスト膜５１のうち膜厚が厚い第１レジスト領域６１に照射された不純物イオンは、第１レジスト領域６１を透過しきれず、半導体膜５０に到達することは無い。
【００３８】
半導体膜５０にイオンを注入した後、図１４に示すようにレジスト膜５１をマスクとして半導体膜５０をエッチングして半導体層２２を形成する（半導体層形成工程）。半導体膜５０をエッチングした後、図１５に示すようにレジスト膜５１を全て剥離すると（レジスト膜剥離工程）、パターニングされた半導体層２２が露出する。半導体膜５０のエッチング方法としては、ドライエッチング又はウエットエッチング等の各種方法が適用可能である。半導体層２２のうち、第１レジスト領域６１に平面視で重なる領域には不純物イオンが注入されておらず、第３レジスト領域６３に平面視で重なる領域には不純物イオンが注入されている。このように半導体層２２にはソース側高濃度領域２２ｃ及びドレイン側高濃度領域２２ｅが形成されている。
【００３９】
次に、半導体膜５０上を含むＴＦＴアレイ基板２の全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁層２３を形成する（絶縁層形成工程）。ゲート絶縁層２３を形成したら、当該ゲート絶縁層２３上に導電膜を全面に形成し、当該導電膜をエッチングして半導体層２２の中央部を図中縦方向に跨ぐようにゲート電極２４ａを形成する（ゲート電極形成工程）。
【００４０】
次に、ゲート電極２４ａをマスクとして、例えば、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入して、ゲート電極２４ａの両側の領域に、ソース側低濃度領域２２ｂ及びドレイン側低濃度領域２２ｄを形成する（第２不純物注入工程）。ゲート電極２４ａで覆われた領域は、不純物イオンが注入されないチャネル領域２２ａとなる。このようにして、チャネル領域２２ａ、ソース側低濃度領域２２ｂ、ソース側高濃度領域２２ｃ、ドレイン側低濃度領域２２ｄ及びドレイン側高濃度領域２２ｅを有する半導体層２２がゲート絶縁層２３を介してゲート電極２４ａと対向配置された、いわゆるＬＤＤ構造を有する半導体装置が形成される。
【００４１】
以上説明したように、本実施形態では、半導体膜５０上に形成したレジスト膜５１のうち半導体層２２のチャネル領域２２ａ、ソース側低濃度領域２２ｂ、ドレイン側低濃度領域２２ｄに対応する第１レジスト領域６１と、この第１レジスト領域６１からゲート電極２４ａの設けられた方向にはみ出した第２レジスト領域６２とを覆う遮光領域５２を用いてレジスト膜５１を露光するので、露光光が遮光領域５２で覆われた領域に回りこんだ場合であっても、第１レジスト領域６１はほとんど露光されずに済む。第１レジスト領域６１がほとんど露光されずに済むことによって、レジスト膜除去工程において第１レジスト領域６１のレジスト膜５１が除去されるのを防ぐことができ、第１不純物注入工程においてチャネル領域２２ａに不純物イオンが注入されるのを防ぐことができる。これにより、チャネル領域２２ａで電流のリークが発生するのを防ぐことができ、動作不良を回避することができる。
【００４２】
なお、本実施形態では、ハーフトーンマスクとして、回折格子を用いた例を示したが、光強度差を利用したマスクであれば、手段は問わない。
【００４３】
［第２実施形態］  
次に、本発明の第２実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。また、第１実施形態と同一の構成要素については、同一の符号を付してその説明を省略する。本実施形態では、ＴＦＴの半導体層の構成及びＴＦＴの製造工程の一部が第１実施形態と異なっているため、この点を中心に説明する。
【００４４】
図１８は、本実施形態に係る液晶パネルのＴＦＴの構成を示す平面図である。  
同図に示すように、ＴＦＴ１４０の半導体層１２２は、図１８中横方向が長手方向、縦方向が短手方向であり、平面視矩形状に形成されている。第１実施形態と異なる点は、チャネル領域１２２ａ、ソース側低濃度領域１２２ｂ及びドレイン側低濃度領域１２２ｄがゲート電極１２４ａの延設方向に突出していない点である。他の構成については、第１実施形態と同様である。
【００４５】
このような構成の半導体層１２２を形成するには、第１実施形態で述べた半導体装置の製造工程のうち第２露光工程において、第１実施形態で用いたフォトマスクとは異なるフォトマスクを用いればよい。第１実施形態では第２レジスト領域６２のみを露出する遮光マスク５４を用いたが、本実施形態では、図１９に示すように、半導体層１２２の第１レジスト領域１６１及び第３レジスト領域１６３とを矩形に覆うような遮光マスク、すなわち、半導体層１２２の短手方向の中央部を覆う遮光マスク１５４を用いるのである。
【００４６】
露光マスク１５４が半導体層１２２の短手方向の中央部を覆うように、当該露光マスク１５４の位置合わせをする。位置合わせにより半導体層１２２の短手方向の端辺側、すなわち、第２レジスト領域１６２と、第１レジスト領域１６１のうち第２レジスト領域１６２に接する部分と、第３レジスト領域１６３の一部とが露出する。遮光マスク１５４で覆われた状態のレジスト層１５１に露光光を照射すると、図２０に示すように、露出している部分が露光されることになる。
【００４７】
このように、本実施形態によれば、半導体層１２２の短手方向の端辺側を露光するので、レジスト層除去工程においては、露光されたこの領域が除去されることになり、遮光マスク１５４で覆われた平面視矩形の領域が残留することになる。半導体層形成工程においては、残留した平面視矩形の領域をマスクにして、平面視矩形形状の半導体層１２２が形成されることになる。このように、別途工程を設けることなく半導体層１２２の形状を整えることができる。
【００４８】
本実施形態では、第２レジスト領域１６２と、第１レジスト領域１６１のうち第２レジスト領域１６２に接する部分と、第３レジスト領域１６３の一部とを露出させるような露光マスク１５４を例に挙げて説明したが、例えば第２レジスト領域１６２と、第１レジスト領域１６１のうち第２レジスト領域１６２に接する部分のみを露出させる、すなわち、半導体層１２２の短手方向に突出した部分のみを露出させるような露光マスクを用いても勿論構わない。
【００４９】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。  
上記実施形態では、ＬＤＤ構造を有するＴＦＴを例に挙げて説明したが、これに限られることは無く、例えばＧＯＬＤ構造を有するＴＦＴについても、本発明の適用が可能である。また、上記実施形態では、不純物としてｎ型のリンイオンをドープする例を挙げたが、ｐ型（例えば、ホウ素イオンなど）をドープする場合であっても、本発明の適用は勿論可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態に係る液晶パネルの全体構成を示す平面図。
【図２】本実施形態に係る液晶パネルのドット領域の構成を示す平面図。
【図３】本実施形態に係る液晶パネルのドット領域の構成を示す断面図。
【図４】本実施形態に係る液晶パネルのＴＦＴの製造過程を示す工程図。
【図５】同、工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】同、工程図。
【図１２】同、工程図。
【図１３】同、工程図。
【図１４】同、工程図。
【図１５】同、工程図。
【図１６】同、工程図。
【図１７】同、工程図。
【図１８】本発明の第２実施形態に係る液晶パネルのＴＦＴの構成を示す平面図。
【図１９】本実施形態に係る液晶パネルのＴＦＴの製造過程を示す工程図。
【図２０】同、工程図。
【符号の説明】
【００５１】
１…液晶パネル  ２…ＴＦＴアレイ基板  １３…ドット領域  ２２…半導体層  ２２ａ…チャネル領域  ２２ｂ…ソース側低濃度領域  ２２ｃ…ソース側高濃度領域  ２２ｄ…ドレイン側低濃度領域  ２２ｅ…ドレイン側高濃度領域  ２３…ゲート絶縁層  ２４ａ…ゲート電極  ２５…ゲート絶縁層  ５０…半導体膜  ５１…レジスト膜  ５２、５４…遮光マスク  ５３…ハーフトーンマスク  ６１…第１レジスト領域  ６２…第２レジスト領域  ６３…第３レジスト領域
【図１】
2008003201.tif 000003
【図２】
2008003201.tif 000004
【図３】
2008003201.tif 000005
【図４】
2008003201.tif 000006
【図５】
2008003201.tif 000007
【図６】
2008003201.tif 000008
【図７】
2008003201.tif 000009
【図８】
2008003201.tif 000010
【図９】
2008003201.tif 000011
【図１０】
2008003201.tif 000012
【図１１】
2008003201.tif 000013
【図１２】
2008003201.tif 000014
【図１３】
2008003201.tif 000015
【図１４】
2008003201.tif 000016
【図１５】
2008003201.tif 000017
【図１６】
2008003201.tif 000018
【図１７】
2008003201.tif 000019
【図１８】
2008003201.tif 000020
【図１９】
2008003201.tif 000021
【図２０】
2008003201.tif 000022