(57)【要約】【課題】高周波化でき小型で安価なＤＣ−ＤＣコンバータ。【解決手段】直流電源Eの両端に接続されたスイッチ素子Q1とスイッチ素子Q2との直列回路と、スイッチ素子Q1又はQ2に並列に接続された１次巻線P1とコンデンサC2との直列回路と、２次巻線S1,S2の電圧を整流平滑する整流平滑回路D51,D52,C51と、整流平滑回路の出力電圧に基づきスイッチ素子Q1とスイッチ素子Q2を交互にオン／オフさせる制御回路13a、スイッチ素子Q1及びスイッチ素子Q2のオン・オフ状態を検出する第１タイミング検出回路11aと、スイッチ素子Q1及びスイッチ素子Q2のオン・オフ状態を検出する第２タイミング検出回路11bと、第２タイミング検出回路の検出信号によりオンしスイッチ素子Q2のオフの時間によりスイッチ素子Q1のオン時間を記憶するオン時間記憶部14bを有し、制御回路は第２タイミング検出回路の検出信号によりオン時間記憶部に記憶されたオン時間だけスイッチ素子Q2をオンさせる。【選択図】図１
2008283834.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の両端に接続され、第１スイッチ素子と第２スイッチ素子とが直列に接続された第１直列回路と、
前記第１スイッチ素子又は前記第２スイッチ素子に並列に接続され、トランスの１次巻線とコンデンサとが直列に接続された第２直列回路と、
前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧に基づき前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせる制御回路と、
前記第１スイッチ素子及び第２スイッチ素子のオン・オフ状態を検出する第１タイミング検出回路と、
前記第１スイッチ素子及び第２スイッチ素子のオン・オフ状態を検出する第２タイミング検出回路と、
前記第２タイミング検出回路の検出信号によりオンし、前記第２スイッチ素子のオフの時間により前記第１スイッチ素子のオン時間を記憶するオン時間記憶部とを有し、
前記制御回路は、前記第２タイミング検出回路の検出信号により前記オン時間記憶部に記憶されたオン時間だけ前記第２スイッチ素子をオンさせることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記オン時間記憶部は、前記第１スイッチ素子のオン時間と前記第２スイッチ素子のオン時間を略同一時間に設定することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１タイミング検出回路は、前記第１スイッチ素子の両端電圧が第１閾値に達したとき前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が第２閾値に達したとき前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記トランスは、第２の１次巻線と第３の１次巻線とを有し、
前記第１タイミング検出回路は、前記トランスの第２の１次巻線の電圧が第１閾値に達したとき、前記第２スイッチ素子がオフしたことを検出し、
前記第２タイミング検出回路は、前記トランスの第３の１次巻線の電圧が第２閾値に達したとき、前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記トランスは、第２の１次巻線と第３の１次巻線とを有し、
前記第１タイミング検出回路は、前記トランスの第２の１次巻線電圧の変化及び極性を検出し、第２の１次巻線電圧の変化が第１閾値以上又は以下の場合に前記第２スイッチ素子がオフしたことを検出し、
前記第２タイミング検出回路は、前記トランスの第３の１次巻線電圧の変化及び極性を検出し、第３の１次巻線電圧の変化が第２閾値以上又は以下の場合に前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記オン時間記憶部は、記憶されたオン時間から前記第１スイッチ素子と前記第２スイッチ素子を共にオフする期間を減算して得られた差分値に基づいた時間だけ前記第２スイッチ素子をオンさせることを特徴とする請求項１乃至請求項７のいずれか１項記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記制御回路は、前記第１スイッチ素子のオンするタイミング及び前記第２スイッチ素子のオンするタイミングを所定の時間だけ遅延させることを特徴とする請求項１乃至請求項８のいずれか１項記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高効率で小型で安価なＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来のこの種のＤＣ−ＤＣコンバータを図６に示す。図６において、直流電源Ｅの両端にＭＯＳＦＥＴ等からなるスイッチ素子Ｑ１とスイッチ素子Ｑ２との直列回路が接続されている。スイッチ素子Ｑ１のドレイン−ソース間には並列に、トランスＴ１の１次巻線Ｐ１と電流共振用コンデンサＣ２との直列回路が接続されている。トランスＴ１の１次巻線Ｐ１は、励磁インダクタンスＬｐとリーケージインダクタンスＬｒを有している。スイッチ素子Ｑ１には並列に電圧共振用コンデンサＣ１が接続されている。
【０００３】
トランスＴ１の２次巻線Ｓ１と２次巻線Ｓ２とは直列に接続されている。２次巻線Ｓ１と２次巻線Ｓ２にはそれぞれダイオードＤ５１及びダイオードＤ５２のアノードが逆極性に接続されている。ダイオードＤ５１のカソードとダイオードＤ５２のカソードが接続され、平滑コンデンサＣ５１の正極を介して出力端子＋ＯＵＴに接続されている。２次巻線Ｓ１と２次巻線Ｓ２の接続点は平滑コンデンサＣ５１の負極を介して出力端子−ＯＵＴに接続されている。
【０００４】
出力端子＋ＯＵＴ及び−ＯＵＴ間には、電圧検出回路５１が接続されている。電圧検出回路５１の出力端子は、フォトカプラの発光ダイオードＰＣ−ａを介して出力端子＋ＯＵＴに接続されている。フォトカプラのフォトトランジスタＰＣ−ｂは、電圧検出回路５１で検出された電圧に応じて発振周波数を可変させる可変周波数発振器４１の入力端子に接続されている。
【０００５】
可変周波数発振器４１の出力端子は、フリップフロップ回路４３のクロック端子に接続され、フリップフロップ回路４３は、排他的な２つの出力を有し、それぞれの出力がデットタイム回路４５ａ及び４５ｂに接続されている。
【０００６】
デットタイム回路４５ａの出力は、バッファ回路であるドライブ回路４９ａを介して、スイッチ素子Ｑ１のゲート端子に接続されている。デットタイム回路４５ｂの出力は、レベルシフト回路４７に接続され、レベルシフト回路４７は、バッファ回路であるドライブ回路４９ｂを介して、スイッチ素子Ｑ２のゲート端子に接続されている。
【０００７】
次にこのように構成された従来のＤＣ−ＤＣコンバータの動作を図６及び図７を参照しながら説明する。
【０００８】
まず、可変周波数発振器４１からのクロック信号は、フリップフロップ回路４３に入力され、デューティが５０％の排他的な２つの信号が出力される。一方の信号は、デッドタイム回路４５ａによりデッドタイムが付加されて、ドライブ回路４９ａを介して、スイッチ素子Ｑ１の駆動信号となる。
【０００９】
他方の信号は、デッドタイム回路４５ｂによりデッドタイムが付加されて、レベルシフト回路４７により電圧レベルが高い電圧レベルに変換され、ドライブ回路４９ｂを介して、スイッチ素子Ｑ２の駆動信号となる。即ち、スイッチ素子Ｑ１とスイッチ素子Ｑ２は、デッドタイムを有して、交互にオン／オフする。
【００１０】
スイッチ素子Ｑ２がオンすると、Ｅ→Ｑ２→Ｐ１→Ｃ２→Ｅの経路で電流が流れる。このとき、トランスＴ１の１次巻線Ｐ１に印加された電圧により、巻数に応じた電圧が２次巻線Ｓ１にも発生する。即ち、２次巻線Ｓ１を起電力として、Ｓ１→Ｄ５１→Ｃ５１→Ｓ１の経路で電流が流れる。これと同時に平滑コンデンサＣ５１を介して出力端子＋ＯＵＴ／−ＯＵＴから図示しない負荷に負荷電流が流れる。これらの負荷電流は、等価的にリーケージインダクタンスＬｒと平滑コンデンサＣ５１と電流共振用コンデンサＣ２との直列共振回路に流れて共振電流となる。Ｃ５１＞＞Ｃ２であるので、リーケージインダクタンスＬｒと電流共振用コンデンサＣ２でほぼ決定される共振電流が現れる。
【００１１】
また、１次巻線Ｐ１の励磁インダクタンスＬｐには三角波状の励磁電流が流れトランスＴ１にエネルギが蓄えられる。このため、１次巻線Ｐ１には、共振電流と励磁電流が重畳された電流が流れる。
【００１２】
次に、スイッチ素子Ｑ２がオフすると、励磁インダクタンスＬｐによりトランスＴ１に蓄えられたエネルギーが放出される。この放出経路は、Ｌｐ→Ｃ２→Ｃ１→Ｌｒ→Ｌｐの経路である。Ｌｐ＞＞Ｌｒ、Ｃ２＞＞Ｃ１の関係から、このときの共振電流は、励磁インダクタンスＬｐと電圧共振用コンデンサＣ１が支配的であり、これにより決定される電圧擬似共振波形が電圧共振用コンデンサＣ１に現れる。この擬似共振周波数に合わせたデッドタイムをデッドタイム回路４５ａで設定する。これにより、電圧共振用コンデンサＣ１の電圧は、スイッチ素子Ｑ１及びＱ２のスイッチング電圧となり、スイッチ素子Ｑ１はゼロ電圧スイッチングを実現できる。この予め設定したデッドタイムが経過した後にスイッチ素子Ｑ１をオンさせる。
【００１３】
スイッチ素子Ｑ１がオンすると、電流共振用コンデンサＣ２を起電力として、Ｃ２→Ｐ１→Ｑ１→Ｃ２の経路で電流ＩＱ１が流れる。このとき、１次巻線Ｐ１に印加された電圧により、巻数に応じた電圧が２次巻線Ｓ２にも発生する。即ち、２次巻線Ｓ２を起電力として、Ｓ２→Ｄ５２→Ｃ５１→Ｓ２の経路で電流ＩＳ２が流れる。これと同時に平滑コンデンサＣ５１を介して出力端子＋ＯＵＴ／−ＯＵＴから図示しない負荷に負荷電流が流れる。これらの負荷電流は、等価的にリーケージインダクタンスＬｒと平滑コンデンサＣ５１と電流共振用コンデンサＣ２の直列共振回路に流れ共振電流となる。Ｃ５１＞＞Ｃ２であるので、リーケードインダクタンスＬｒと電流共振用コンデンサＣ２でほぼ決定される共振電流が現れる。
【００１４】
また、１次巻線Ｐ１の励磁インダクタンスＬｐには三角波状の励磁電流が流れトランスＴ１にエネルギーが蓄えられる。このため、１次巻線Ｐ１には、共振電流と励磁電流が重畳された電流が流れる。
【００１５】
次に、スイッチ素子Ｑ１がオフすると、励磁インダクタンスＬｐによりトランスＴ１に蓄えられたエネルギーが放出される。この放出経路は、Ｌｐ→Ｌｒ→Ｃ１→Ｃ２→Ｌｐの経路である。Ｌｐ＞＞Ｌｒ、Ｃ２＞＞Ｃ１の関係から、このときの共振電流は、励磁インダクタンスＬｐと電圧共振用コンデンサＣ１が支配的であり、これにより決定される電圧擬似共振波形が電圧共振用コンデンサＣ１に現れる。この擬似共振周波数に合わせたデッドタイムをデッドタイム回路４５ｂで設定する。これにより、電圧共振用コンデンサＣ１の電圧は、スイッチ素子Ｑ１及びＱ２のスイッチング電圧となり、スイッチ素子Ｑ２はゼロ電圧スイッチングを実現できる。この予め設定したデッドタイムが経過した後にスイッチ素子Ｑ２を再びオンさせる。以後、この動作が繰り返される。
【００１６】
電圧検出回路５１は、出力端子＋ＯＵＴ／−ＯＵＴに発生する出力電圧を検出し、基準電圧と出力電圧との誤差電圧信号をフォトカプラのダイオードＰＣ−ａに出力する。フォトカプラのダイオードＰＣ−ａは、絶縁して誤差電圧信号を２次側から１次側に伝達する。フォトカプラのトランジスタＰＣ−ｂは、誤差電圧信号により可変周波数発振器４１の発振周波数を可変制御する。可変周波数発振器４１の発振周波数が可変制御されることにより出力電圧が制御できる。ここでは、出力電圧を小さくする場合には周波数を高く、出力電圧を大きくする場合には周波数を低く制御する。
【特許文献１】特開２００６−１２１８４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、図６に示す従来のＤＣ−ＤＣコンバータは、電位が大きく異なるスイッチ素子Ｑ１とスイッチ素子Ｑ２とを同期させて制御するために、何らかの絶縁手段又は図６に示すレベルシフト回路４７を設けていた。スイッチ素子Ｑ１とスイッチ素子Ｑ２の電位差は、２００Ｖ系の商用電源を考えると６００Ｖを超えるようなレベルシフト回路４７が必要となる。
【００１８】
また、レベルシフト回路４７は、大きな電位差に対して、パルス電流により制御信号を伝達している。しかし、スイッチング周波数が高くなると、パルス電流のスイッチング回数が増加し、損失が大きくなる。このため、高周波化及び小型化が困難であり、また、これらのハイサイドドライバは高価である。
【００１９】
また、絶縁手段としては、パルストランスがあるが、このトランスは大きいため、ＩＣ化が難しく同様に小型化が困難であった。
【００２０】
本発明の課題は、高価なハイサイドドライバを用いることなく、高周波化でき小型で安価なＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、請求項１の発明は、直流電源の両端に接続され、第１スイッチ素子と第２スイッチ素子とが直列に接続された第１直列回路と、前記第１スイッチ素子又は前記第２スイッチ素子に並列に接続され、トランスの１次巻線とコンデンサとが直列に接続された第２直列回路と、前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、前記整流平滑回路の出力電圧に基づき前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせる制御回路と、前記第１スイッチ素子及び第２スイッチ素子のオン・オフ状態を検出する第１タイミング検出回路と、前記第１スイッチ素子及び第２スイッチ素子のオン・オフ状態を検出する第２タイミング検出回路と、前記第２タイミング検出回路の検出信号によりオンし、前記第２スイッチ素子のオフの時間により前記第１スイッチ素子のオン時間を記憶するオン時間記憶部とを有し、前記制御回路は、前記第２タイミング検出回路の検出信号により前記オン時間記憶部に記憶されたオン時間だけ前記第２スイッチ素子をオンさせることを特徴とする。
【００２２】
請求項２の発明は、請求項１記載のＤＣ−ＤＣコンバータにおいて、前記オン時間記憶部は、前記第１スイッチ素子のオン時間と前記第２スイッチ素子のオン時間を略同一時間に設定することを特徴とする。
【００２３】
請求項３の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記第１タイミング検出回路は、前記第１スイッチ素子の両端電圧が第１閾値に達したとき前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が第２閾値に達したとき前記第１スイッチ素子がオフしたことを検出することを特徴とする。
【００２４】
請求項４の発明は、請求項３記載のＤＣ−ＤＣコンバータにおいて、前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする。
【００２５】
請求項５の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記トランスは、第２の１次巻線と第３の１次巻線とを有し、前記第１タイミング検出回路は、前記トランスの第２の１次巻線の電圧が第１閾値に達したとき、前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記トランスの第３の１次巻線の電圧が第２閾値に達したとき、前記第１スイッチ素子がオフしたことを検出することを特徴とする。
【００２６】
請求項６の発明は、請求項５記載のＤＣ−ＤＣコンバータにおいて、前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする。
【００２７】
請求項７の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記トランスは、第２の１次巻線と第３の１次巻線とを有し、前記第１タイミング検出回路は、前記トランスの第２の１次巻線電圧の変化及び極性を検出し、第２の１次巻線電圧の変化が第１閾値以上又は以下の場合に前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記トランスの第３の１次巻線電圧の変化及び極性を検出し、第３の１次巻線電圧の変化が第２閾値以上又は以下の場合に前記第１スイッチ素子がオフしたことを検出することを特徴とする。
【００２８】
請求項８の発明は、請求項１記載のＤＣ−ＤＣコンバータにおいて、前記オン時間記憶部は、記憶されたオン時間から前記第１スイッチ素子と前記第２スイッチ素子を共にオフする期間を減算して得られた差分値に基づいた時間だけ前記第２スイッチ素子をオンさせることを特徴とする。
【００２９】
請求項９の発明は、請求項１乃至請求項８のいずれか１項記載のＤＣ−ＤＣコンバータにおいて、前記制御回路は、前記第１スイッチ素子のオンするタイミング及び前記第２スイッチ素子のオンするタイミングを所定の時間だけ遅延させることを特徴とする。
【発明の効果】
【００３０】
請求項１の発明によれば、オン時間記憶部が第１スイッチ素子のオン時間を記憶し、制御回路は、第２タイミング検出回路の検出信号に基づいて記憶された時間だけ、電位が変動する第２スイッチ素子をオンさせるので、第２スイッチ素子の駆動信号をレベルシフト回路又はパルストランスで生成する必要がない。このため、レベルシフト回路による損失がなく、パルストランスで大型になることも無い。このため、高価なハイサイドドライバを用いることなく、高周波化でき小型で安価なＤＣ−ＤＣコンバータを提供できる。
【００３１】
請求項２の発明によれば、オン時間記憶部が第１スイッチ素子のオン時間と第２スイッチ素子のオン時間を略同一時間に設定して駆動すると、ハーフブリッジコンバータのようにトランスの２次側の整流回路が全波整流で構成されるＤＣ−ＤＣコンバータに利用できる。
【００３２】
請求項３の発明によれば、第１タイミング検出回路は、第１スイッチ素子の両端電圧が第１閾値に達したとき第２スイッチ素子がオフしたことを検出し、第２タイミング検出回路は、第２スイッチ素子の両端電圧が第２閾値に達したとき第１スイッチ素子がオフしたことを検出するので、スイッチ素子の電位が変動しても、他方のスイッチ素子のオフを一方のスイッチ素子の電位で検出できる。
【００３３】
請求項４の発明によれば、請求項３の記載の第１及び第２スイッチ素子の両端電圧を略ゼロボルトで検出すると、第１及び第２タイミング検出回路が簡単になると共に、検出信号に合わせて第１又は第２スイッチ素子をオンすると、容易にゼロボルトスイッチングが行える。
【００３４】
請求項５の発明によれば、第１タイミング検出回路は、トランスの第２の１次巻線の電圧が第１閾値に達したとき、第２スイッチ素子がオフしたことを検出し、第２タイミング検出回路は、トランスの第３の１次巻線の電圧が第２閾値に達したとき、第１スイッチ素子がオフしたことを検出できる。フローティングの電圧を任意に設定できるので、容易に検出できる。
【００３５】
請求項６の発明によれば、第１及び第２タイミング検出回路は、トランスの第２の１次巻線及び第３の１次巻線の電圧が略ゼロボルトで検出することにより最も簡単に検出できる。
【００３６】
請求項７の発明によれば、トランスの巻線電圧の変化分とその極性によっても、スイッチ素子がオンからオフ又はオフからオンに遷移する期間を検出できるので、検出された遷移期間を第１及び第２タイミング検出回路の検出信号としても良い。
【００３７】
請求項８の発明によれば、オン時間記憶部は、記憶されたオン時間から第１スイッチ素子と第２スイッチ素子を共にオフする期間を減算して得られた差分値に基づいた時間だけ第２スイッチ素子をオンさせると、第２スイッチ素子のオン時間をより第１スイッチ素子のオン時間に近づけることができる。
【００３８】
請求項９の発明によれば、第１及び第２スイッチ素子のオンするタイミングを所定の時間遅らせると、トランスの巻線電圧をゼロボルトで検出するときのように、他方のスイッチ素子の両端電圧が十分に低下する前にタイミング検出回路が信号を出力する場合でも、他方のスイッチ素子の両端電圧が十分に低下してから一方のスイッチ素子をオンさせることができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明のＤＣ−ＤＣコンバータのいくつかの実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００４０】
図１は本発明の実施例１のＤＣ−ＤＣコンバータを示す図である。図１において、図６に示す従来のＤＣ−ＤＣコンバータと同一部分には同一符号を付し、同一部分の説明は省略し、異なる部分についてのみ説明する。
【００４１】
スイッチ素子Ｑ２（第２スイッチ素子に対応）のドレインにはタイミング検出回路１１ｂの入力端子が接続され、スタート回路１２ｂ、タイマ１４ｂ、フリップフロップ回路１５ｂ及びドライブ回路１７ｂの各々の一端は、スイッチ素子Ｑ２のソースに共通接続されている。
【００４２】
スタート回路１２ｂは、予め設定した時間をタイマ１４ｂにセットする。タイマ１４ｂは、スタート回路１２ｂによりセットされた予め設定された時間にフリップフロップ回路１５ｂをセットする。フリップフロップ回路１５ｂは、タイマ１４ｂでセットされた時間にＨレベルをドライブ回路１７ｂに出力する。ドライブ回路１７ｂは、フリップフロップ回路１５ｂからのＨレベルにより予め設定した時間だけスイッチ素子Ｑ２をオンさせ、予め設定した時間経過後オフさせる。
【００４３】
タイミング検出回路１１ｂ（第２タイミング検出回路に対応）は、スイッチ素子Ｑ２の両端電圧が第２閾値Ｖth2（例えば、略ゼロボルト）を超えたときにスイッチ素子Ｑ１がオンしたことを検出し、検出信号をタイマ１４ｂに出力する。タイマ１４ｂ（オン時間記憶部に対応）は、タイミング検出回路１１ｂの検出信号によりオンし、タイマーカウントを開始し、スイッチ素子Ｑ１（第１スイッチ素子に対応）のオン時間を記憶する。ドライブ回路１７ｂ(制御回路)は、タイミング検出回路１１ｂの検出信号によりタイマ１４ｂに記憶されたオン時間だけスイッチ素子Ｑ２をオンさせる。
【００４４】
スイッチ素子Ｑ１のドレインにはタイミング検出回路１１ａの入力端子が接続され、パルス幅制御回路１３ａ、フリップフロップ回路１５ａ及びドライブ回路１７ａの各々の一端は、スイッチ素子Ｑ１のソースに共通接続されている。
【００４５】
タイミング検出回路１１ａ（第１タイミング検出回路に対応）は、スイッチ素子Ｑ１の両端電圧が第１閾値Ｖth1（例えば、略ゼロボルト）に達したときにスイッチ素子Ｑ２がオフしたことを検出し、検出信号をパルス幅制御回路１３ａに出力する。パルス幅制御回路１３ａ(制御回路)は、検出信号によりフリップフロップ回路１５ａをセットする。フリップフロップ回路１５ａは、パルス幅制御回路１３ａの出力信号をドライブ回路１７ａに出力する。ドライブ回路１７ａ(制御回路)は、フリップフロップ回路１５ａの出力によりスイッチ素子Ｑ１を駆動する。
【００４６】
次にこのように構成された実施例１のＤＣ−ＤＣコンバータの動作を図２に示すタイミング検出回路の検出タイミングの波形を参照しながら説明する。
【００４７】
まず、スタート回路１２ｂは、予め設定した時間をタイマ１４ｂにセットし、タイマ１４ｂは、予め設定された時間にフリップフロップ回路１５ｂをセットする。これにより、フリップフロップ回路１５ｂの出力がＨレベルとなり、ドライブ回路１７ｂの出力もＨレベルとなる。これにより、スイッチ素子Ｑ２が駆動されてオンする。スイッチ素子Ｑ２は、予め設定した時間が経過した後にオフとなる。
【００４８】
時刻ｔ１において、スイッチ素子Ｑ２がオフすると、即ち、スイッチ素子Ｑ２の電圧ＶＱ２が略ゼロボルトである閾値Ｖth2に達すると、それまで電源電圧Ｅが印加されていたスイッチ素子Ｑ１の電圧ＶＱ１が電圧擬似共振動作により徐々に低下する。
【００４９】
時刻ｔ２において、タイミング検出回路１１ａがスイッチ素子Ｑ１の電圧が略ゼロボルトである閾値Ｖth1になったことを検出すると、検出信号によりパルス幅制御回路１３ａをオンさせる。
【００５０】
パルス幅制御回路１３ａは、オンすると同時にフリップフロップ回路１５ａをセットする。これにより、フリップフロップ回路１５ａの出力がＨレベルとなり、ドライブ回路１７ａの出力もＨレベルとなる。これにより、時刻ｔ２において、スイッチ素子Ｑ１が駆動されてオンする。
【００５１】
パルス幅制御回路１３ａは、フォトカプラのトランジスタＰＣ−ｂから与えられたフィードバック信号量により内部の時定数を可変して、フリップフロップ回路１５ａのセットからリセットまでの時間を決定する。即ち、フィードバック信号量に応じて、フリップフロップ回路１５ａにリセット信号を送出する。フリップフロップ回路１５ａは、リセットされると、Ｌレベルを出力してドライブ回路１７ａの出力もＬレベルとなる。これによって、スイッチ素子Ｑ１が駆動されてオフする。
【００５２】
時刻ｔ３において、スイッチ素子Ｑ１の電圧が閾値Ｖth1になると、即ち、スイッチ素子Ｑ１がオフすると、それまで電源電圧Ｅが印加されていたスイッチ素子Ｑ２の電圧が電圧擬似共振動作により徐々に低下する。
【００５３】
そして、時刻ｔ４において、タイミング検出回路１１ｂは、スイッチ素子Ｑ２の電圧が略ゼロボルトである閾値Ｖth2になったことを検出すると、検出信号によりタイマ１４ｂをオンさせる。タイマ１４ｂは、オンすると同時にフリップフロップ回路１５ｂをセットする。これにより、フリップフロップ回路１５ｂの出力がＨレベルとなり、ドライブ回路１７ｂの出力もＨレベルとなる。これにより、時刻ｔ４において、スイッチ素子Ｑ２が駆動されてオンする。
【００５４】
ところで、スイッチ素子Ｑ１がオンしている時間（時刻ｔ２〜ｔ３）には、スイッチ素子Ｑ２の両端に電源電圧Ｅが印加される。即ち、スイッチ素子Ｑ２の両端に電圧が印加されている期間が、スイッチ素子Ｑ１のオン時間と略デッドタイム（オン時のデッドタイムＤＴとオフ時のデッドタイムＤＴとの合計タイム）との合計時間となる。
【００５５】
従って、タイミング検出回路１１ｂは、スイッチ素子Ｑ２の両端電圧を検出し、即ち、スイッチ素子Ｑ２の両端電圧が閾値Ｖth2に達するタイミング(時刻ｔ１、ｔ４)を検出することにより、スイッチ素子Ｑ１のオン時間を検出することができる。また、デッドタイムＤＴは、１次巻線Ｐ１の励磁インダクタンスＬｐと電圧共振用コンデンサＣ１により決定されるため、略一定値となる。
【００５６】
即ち、タイマ１４ｂは、タイミング検出回路１１ｂの出力を記憶し、この出力値から一定値であるデッドタイムＤＴを減算して、得られた差分値、即ち、スイッチ素子Ｑ１のオン時間をコピーすることができる。
【００５７】
これにより、タイマ１４ｂは、コピーしたスイッチ素子Ｑ１のオン時間が経過後にフリップフロップ回路１５ｂをリセットし、ドライブ回路１７ｂを介してスイッチ素子Ｑ１のオン時間と同じ時間だけスイッチ素子Ｑ２をオンさせる。即ち、タイマ１４ｂは、スイッチ素子Ｑ１のオン時間とスイッチ素子Ｑ２のオン時間とが略同一時間に設定する。
【００５８】
以後、以上の動作が繰り返し行われる。即ち、スイッチ素子Ｑ１とスイッチ素子Ｑ２とは、略一定のデッドタイムを有してパルス幅制御回路１３ａにより交互にオン／オフし、スイッチ素子Ｑ１とスイッチ素子Ｑ２のオン時間は、常に同一となる。スイッチ素子Ｑ１とスイッチ素子Ｑ２のオン時間は、出力電圧の誤差信号により調整される。従って、実施例１のＤＣ−ＤＣコンバータは、従来のＤＣ−ＤＣコンバータと同等の動作が可能となる。
【００５９】
このように実施例１のＤＣ−ＤＣコンバータによれば、高価なハイサイドドライバを用いることなく、電位が大きく異なるスイッチ素子を低損失で駆動できる。また、特に高周波化した場合にその効果は大であり、容易にＩＣ化できる。また、高周波化が可能であるため、トランスを小型化でき、小型で安価なＤＣ−ＤＣコンバータを提供できる。
【実施例２】
【００６０】
図３は本発明の実施例２のＤＣ−ＤＣコンバータを示す図である。図３に示す実施例２のＤＣ−ＤＣコンバータは、図１に示す実施例１のＤＣ−ＤＣコンバータのトランスＴ１の構成にさらに、第２の１次巻線Ｐ２と第３の１次巻線Ｐ３を設けたトランスＴ２を備える。
【００６１】
タイミング検出回路１１ｂは、トランスＴ２の第３の１次巻線Ｐ３の電圧が第４閾値Ｖth4（略ゼロボルト）を超えたとき、スイッチ素子Ｑ１がオフしたことを検出し、検出信号をタイマ１４ｂに出力する。
【００６２】
タイミング検出回路１１ａは、トランスＴ２の第２の１次巻線Ｐ２の電圧が第３閾値Ｖth3(略ゼロボルト）に達したとき、スイッチ素子Ｑ２がオフしたことを検出し、検出信号をパルス幅制御回路１３ａに出力する。
【００６３】
図３に示すその他の構成は、図１に示す構成と同一であるので、同一符号を付して、その説明は省略する。
【００６４】
図４は本発明の実施例２のＤＣ−ＤＣコンバータに設けられたタイミング検出回路の検出タイミングを示す図である。図４において、ＶＰ３はトランスＴ２の第３の１次巻線Ｐ３の電圧を示し、ＶＰ２はトランスＴ２の第２の１次巻線Ｐ２の電圧を示している。
【００６５】
図４に示すように、タイミング検出回路１１ａは、デッドタイム期間ＤＴのちょうど中央で、即ち、トランスＴ２の第２の１次巻線Ｐ２の電圧ＶＰ２がゼロボルトに達したとき（時刻ｔ１１）、スイッチ素子Ｑ２がオフしたことを検出できる。タイミング検出回路１１ｂは、デッドタイム期間ＤＴのちょうど中央で、即ち、トランスＴ２の第３の１次巻線Ｐ３の電圧ＶＰ３がゼロボルトを超えたとき（時刻ｔ１２）、スイッチ素子Ｑ１がオフしたことを検出できる。
【００６６】
パルス幅制御回路１３ａは、この検出タイミングに、予めわかっている電圧擬似共振期間に合わせた所定の遅延時間を設定する。即ち、パルス幅制御回路１３ａは、スイッチ素子Ｑ１のオン時間を所定の時間だけ遅延させ、スイッチ素子Q1を制御させる。また、タイマ回路１４ｂはスイッチ素子Ｑ２のオン時間を所定の時間だけ遅延させ、スイッチ素子Ｑ１を制御させる。これにより、最適な共振スイッチングを実現できる。
【００６７】
最適な共振スイッチングとは、スイッチ素子Ｑ１及びスイッチ素子Ｑ２の両端電圧が略ゼロボルトとなってからスイッチ素子Ｑ１及びスイッチ素子Ｑ２をオンさせるゼロボルトスイッチＺＶＳを実現することである。
【００６８】
実施例２のＤＣ−ＤＣコンバータでは、スイッチ素子Ｑ２の両端に電圧が印加されている期間が、スイッチ素子Ｑ１のオン時間と、オン時のデッドタイムＤＴとオフ時のデッドタイムＤＴとの合計を２で除算した値との合計時間となる。
【００６９】
従って、タイミング検出回路１１ｂは、第３の１次巻線Ｐ３の電圧を検出して、スイッチ素子Ｑ１のオン時間を検出できる。また、デッドタイムは、１次巻線Ｐ１の励磁インダクタンスＬｐと電圧共振用コンデンサＣ１により決定されるため、略一定値となる。
【００７０】
即ち、タイマ１４ｂは、タイミング検出回路１１ｂの出力を記憶し、この出力値から一定値であるデッドタイムＤＴの１／２の値を減算して、得られた差分値、即ち、スイッチ素子Ｑ１のオン時間をコピーすることができる。
【００７１】
このように実施例２のＤＣ−ＤＣコンバータにおいても実施例１のＤＣ−ＤＣコンバータと同様の効果が得られる。
【実施例３】
【００７２】
図５は本発明の実施例３のＤＣ−ＤＣコンバータを示す図である。図５に示す実施例３のＤＣ−ＤＣコンバータは、ローサイド側の制御回路を自励発振型としたことを特徴とする。
【００７３】
トランスＴ３の巻線Ｐ２ａの一端には、ダイオードＤ１とコンデンサＣ３との並列回路の一端と抵抗Ｒ２の一端が接続され、この並列回路の他端は抵抗Ｒ１を介してフォトカプラのトランジスタＰＣ−ｂのコレクタに接続されている。抵抗Ｒ２の他端はフォトカプラのトランジスタＰＣ−ｂのエミッタとトランジスタＱ３のベースとコンデンサＣ４の一端に接続されている。
【００７４】
トランジスタＱ３のコレクタはトランジスタＱ０のベースに接続されている。トランジスタＱ０はスイッチ素子Ｑ１と置き換えられている。直流電源Ｅの負極には、トランジスタＱ０のエミッタとトランジスタＱ３のエミッタとコンデンサＣ４の他端とトランスＴ３の巻線Ｐ２ａの他端とが接続されている。
【００７５】
図５に示すその他の構成は、図３に示す実施例２のＤＣ−ＤＣコンバータの構成と同一であるので、同一部分には同一符号を付し、その部分の詳細な説明は省略する。
【００７６】
次にこのように構成された実施例３のＤＣ−ＤＣコンバータの動作を説明する。
【００７７】
まず、スタート回路１２ｂによりハイサイド側のスイッチ素子Ｑ２がオンし、動作が開始される。スイッチ素子Ｑ２がオンすることにより直流電源Ｅの電圧がトランスＴ３の１次巻線Ｐ１と電流共振コンデンサＣ２に印加される。１次巻線Ｐ１に印加された電圧により、トランスＴ３の巻線Ｐ２ａに巻数比に応じた電圧が発生する。
【００７８】
巻線Ｐ２ａに発生した電圧は、トランジスタＱ０をオフさせる方向の電圧であり、Ｐ２ａ→Ｃ３／／Ｄ１→Ｒ１→Ｑ０→Ｐ２ａの経路で電流が流れて、トランジスタＱ０のベース−エミッタ間が逆バイアスされる。これにより、トランジスタＱ０のオフが維持される。
【００７９】
スイッチ素子Ｑ２がオフすると、トランスＴ３の各巻線の電圧は反転して、今度は、トランジスタＱ０をオンさせる方向に巻線Ｐ２ａに電圧が発生する。これにより、トランジスタＱ０はオンする。
【００８０】
トランジスタＱ０がオンすると、コンデンサＣ２に充電された電圧が１次巻線Ｐ１に印加される。これにより、巻線Ｐ２ａに巻数比に応じた電圧が発生し、トランジスタＱ０のオンが維持される。トランジスタＱ０のオン時間は、コンデンサＣ４と抵抗Ｒ２との時定数により最長時間が決定され、コンデンサＣ４の電圧がトランジスタＱ３のベース−エミッタ間電圧Ｖbeに到達すると、トランジスタＱ０がオフする。
【００８１】
また、出力電圧のフィードバック値により、フォトカプラＰＣ−ａ，ＰＣ−ｂを介して、コンデンサＣ４の充電電流が制御され、トランジスタＱ０のオン時間を短くすることができる。
【００８２】
トランジスタＱ０がオフすると、トランスＴ３の各巻線の電圧が反転し、巻線Ｐ２ａに発生した電圧により、トランジスタＱ０のオフが維持される。巻線Ｐ３に発生した電圧によりタイミング検出回路１１ｂが動作して、スイッチ素子Ｑ２がオンされる。なお、図５に示すＤＣ−ＤＣコンバータのその他の動作については、図１に示すＤＣ−ＤＣコンバータの動作と同様である。
【００８３】
なお、本発明は、実施例１乃至実施例３のＤＣ−ＤＣコンバータに限定されるものではない。例えば、図３に示す実施例２の構成に対して、さらに、巻線Ｐ３とタイミング検出回路１１ｂとの間に抵抗ＲａとコンデンサＣａとからなる第１微分回路を設け、巻線Ｐ２とタイミング検出回路１１ａとの間に抵抗ＲｂとコンデンサＣｂとからなる第２微分回路を設けても良い。
【００８４】
この場合、タイミング検出回路１１ｂは、第１微分回路を介してトランスＴ２の巻線Ｐ３の電圧の変化及び極性を検出し、巻線電圧の変化が第４閾値以上の場合にスイッチ素子Ｑ２がオフしたことを検出しても良い。タイミング検出回路１１ａは、トランスＴ２の巻線Ｐ２の電圧の変化及び極性を検出し、巻線電圧の変化が第３閾値以上の場合にスイッチ素子Ｑ１がオフしたことを検出する。
【００８５】
これにより、トランスの巻線電圧の変化分とその極性によっても、スイッチ素子がオンからオフ又はオフからオンに遷移する期間を検出できるので、検出された遷移期間を第１及び第２タイミング検出回路の検出信号としても良い。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施例１のＤＣ−ＤＣコンバータを示す図である。
【図２】本発明の実施例１のＤＣ−ＤＣコンバータに設けられたタイミング検出回路の検出タイミングを示す図である。
【図３】本発明の実施例２のＤＣ−ＤＣコンバータを示す図である。
【図４】本発明の実施例２のＤＣ−ＤＣコンバータに設けられたタイミング検出回路の検出タイミングを示す図である。
【図５】本発明の実施例３のＤＣ−ＤＣコンバータを示す図である。
【図６】従来のＤＣ−ＤＣコンバータを示す図である。
【図７】従来のＤＣ−ＤＣコンバータの各部の波形を示す図である。
【符号の説明】
【００８７】
Ｅ  直流電源
１１ａ，１１ｂ  タイミング検出回路
１２ｂ  スタート回路
１３ａ  パルス幅制御回路
１４ｂ  タイマ
１５ａ，１５ｂ  フリップフロップ回路
１７ａ，１７ｂ  ドライブ回路
５１  電圧検出回路
Ｌｒ  リーケージインダクタンス
Ｌｐ  励磁インダンタンス
Ｐ１  １次巻線
Ｓ１，Ｓ２  ２次巻線
Ｑ１，Ｑ２  スイッチ素子
Ｄ５１，Ｄ５２  ダイオード
Ｃ１  電圧共振用コンデンサ
Ｃ２  電流共振用コンデンサ
Ｃ５１  平滑コンデンサ
Ｔ１，Ｔ２，Ｔ３  トランス
【図１】
2008283834.tif 000003
【図２】
2008283834.tif 000004
【図３】
2008283834.tif 000005
【図４】
2008283834.tif 000006
【図５】
2008283834.tif 000007
【図６】
2008283834.tif 000008
【図７】
2008283834.tif 000009
【手続補正書】
【提出日】平成20年5月15日(2008.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流電源の両端に接続され、第１スイッチ素子と第２スイッチ素子とが直列に接続された第１直列回路と、
前記第１スイッチ素子又は前記第２スイッチ素子に並列に接続され、トランスの１次巻線とコンデンサとが直列に接続された第２直列回路と、
前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧に基づき前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせる制御回路と、
前記第１スイッチ素子及び第２スイッチ素子のオン・オフ状態を検出する第１タイミング検出回路と、
前記第１スイッチ素子及び第２スイッチ素子のオン・オフ状態を検出する第２タイミング検出回路と、
前記第２タイミング検出回路の検出信号によりオンし、前記第２スイッチ素子のオフの時間により前記第１スイッチ素子のオン時間を記憶するオン時間記憶部とを有し、
前記制御回路は、前記第２タイミング検出回路の検出信号により前記オン時間記憶部に記憶されたオン時間だけ前記第２スイッチ素子をオンさせることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記オン時間記憶部は、前記第１スイッチ素子のオン時間と前記第２スイッチ素子のオン時間を略同一時間に設定することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１タイミング検出回路は、前記第１スイッチ素子の両端電圧が第１閾値に達したとき前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が第２閾値に達したとき前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記トランスは、第２の１次巻線と第３の１次巻線とを有し、
前記第１タイミング検出回路は、前記トランスの第２の１次巻線の電圧が第１閾値に達したとき、前記第２スイッチ素子がオフしたことを検出し、
前記第２タイミング検出回路は、前記トランスの第３の１次巻線の電圧が第２閾値に達したとき、前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記トランスは、第２の１次巻線と第３の１次巻線とを有し、
前記第１タイミング検出回路は、前記トランスの第２の１次巻線電圧の変化及び極性を検出し、第２の１次巻線電圧の変化が第１閾値以上又は以下の場合に前記第２スイッチ素子がオフしたことを検出し、
前記第２タイミング検出回路は、前記トランスの第３の１次巻線電圧の変化及び極性を検出し、第３の１次巻線電圧の変化が第２閾値以上又は以下の場合に前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記オン時間記憶部は、記憶されたオン時間から前記第１スイッチ素子と前記第２スイッチ素子を共にオフする期間を減算して得られた差分値に基づいた時間だけ前記第２スイッチ素子をオンさせることを特徴とする請求項１乃至請求項７のいずれか１項記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記制御回路は、前記第１スイッチ素子のオンするタイミング及び前記第２スイッチ素子のオンするタイミングを所定の時間だけ遅延させることを特徴とする請求項１乃至請求項８のいずれか１項記載のＤＣ−ＤＣコンバータ。
【請求項１０】
直流電源の両端に接続され、第１スイッチ素子と第２スイッチ素子とが直列に接続された第１直列回路と、
前記第１スイッチ素子又は前記第２スイッチ素子に並列に接続され、トランスの１次巻線とコンデンサとが直列に接続された第２直列回路と、
前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、
前記整流平滑回路の出力電圧に基づき前記第１スイッチ素子をオン・オフさせる第１制御回路と、
前記第２スイッチ素子をオン・オフさせる第２制御回路と、
前記第１スイッチ素子のオン・オフ状態を検出するタイミング検出回路と、
前記タイミング検出回路で検出された前記第１スイッチ素子のオン時間に基づいて決定される前記第２スイッチ素子のオン時間を記憶するオン時間記憶部とを有し、
前記第２制御回路は、前記オン時間記憶部に記憶されたオン時間だけ前記第２スイッチ素子をオンさせることを特徴とするＤＣ−ＤＣコンバータ。