(57)【要約】【課題】半導体集積回路に与えられたタイミング制約に対して、タイミングマージンの少ない配線経路をあらかじめ特定し、タイミングマージンを改善させるような方向にダミーメタルを配置するようにする。【解決手段】配線層の配線密度を均一にするために配線パターン間にダミーメタルを配置する半導体集積回路の設計方法である。タイミング解析を行なってタイミングマージンの改善を必要とする配線パターン経路を抽出する経路抽出ステップ（ステップ１０３）と、前記タイミングマージンの改善を必要とする経路に、前記ダミーメタルとそれに隣接する配線パターン間に発生する容量を計算し、所望のタイミングマージンが得られるようにダミーメタルを配置するダミーメタル配置ステップ（ステップ１０４）とを備える。【選択図】図１
2008283087.tif 000002
【特許請求の範囲】
【請求項１】
配線層の配線密度を均一にするために配線パターン間にダミーメタルを配置する半導体集積回路の設計方法において、
タイミング解析を行なってタイミングマージンの改善を必要とする配線パターン経路を抽出する経路抽出ステップと、
前記タイミングマージンの改善を必要とする経路に、前記ダミーメタルとそれに隣接する配線パターン間に発生する容量を計算し、所望のタイミングマージンが得られるようにダミーメタルを配置するダミーメタル配置ステップと、
を備えることを特徴とする半導体集積回路の設計方法。
【請求項２】
前記ダミーメタル配置ステップにおいては、ホールド時間に対するタイミングマージンを所定値以上確保することを特徴とする半導体集積回路の設計方法。
【請求項３】
前記ダミーメタル配置ステップにおいては、セットアップ時間に対するタイミングマージンを所定値以上確保することを特徴とする半導体集積回路の設計方法。
【請求項４】
さらに、タイミング解析を行なって所望のタイミングマージンが確保されているかを再確認する確認ステップを備え、
タイミングマージンが確保されていなければ経路抽出ステップに戻って、ダミーメタルを再配置することを特徴とする半導体集積回路の設計方法。
【請求項５】
コンピュータに、請求項１乃至４のいずれかに記載の半導体集積回路の設計方法を実行させるためのプログラム。
【請求項６】
配線層の配線密度を均一にするために配線パターン間にダミーメタルを配置する半導体集積回路において、
タイミング解析によって抽出された、配線パターンにおけるタイミングマージンの改善を必要とする経路に、必要とするタイミングマージンを有する位置にダミーメタルを配置したことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計において、ＤＦＭ（Design For Manufacturing）技術の一つである、配線層の配線密度を均一に保つために挿入するダミーメタルの挿入を行う半導体集積回路の設計方法、それを実行させるプログラム、及び半導体集積回路に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化、微細化が進むにつれて、製造工程においてより微細なパターンを形成することが要求されている。製造工程における露光の精度を上げるための技術の一つとして、ウェーハの表面を研磨することにより、平坦化を行うＣＭＰ（Chemical Mechanical Polishing）という技術がある。
【０００３】
しかしながら、半導体集積回路の配線層において、例えば配線が集中している部分と、そうではない部分が点在している場合のように、配線密度が不均一な場合には、ＣＭＰ処理により配線層の厚さが不均一になってしまうことがあり、これにより、露光の精度が低下し、さらには不均一な厚さの配線が、回路のタイミングに影響を及ぼし、回路の誤動作を誘発し、製造歩留まりの低下の要因となってしまう。
【０００４】
そのため、半導体集積回路の配線密度が低い領域に、冗長な配線（ダミーメタル）を挿入することにより、回路全体の配線密度を均一に保ち、ＣＭＰによる平坦化の精度を上げることが一般的となっている。
【０００５】
しかしながら、近年の半導体の製造プロセスの微細化が進むにつれて、半導体集積回路上の信号配線と、挿入されたダミーメタルとの間に発生する付加的な容量が回路のタイミングに及ぼす影響が無視できないものになっているため、半導体集積回路のレイアウト設計時に、ダミーメタルが挿入された際のタイミングへの影響を考慮して設計を行うことが要求される。このような手法として、例えば特許文献１では、半導体集積回路内でダミーメタルが挿入されるであろう領域を判定し、実際にダミーメタルが挿入された回路を想定して、付加容量の抽出を行っている。また、特許文献２では、挿入されることが予想されるダミーメタルの量が最大の場合と最少の場合での付加容量を推定し、双方の結果に基づいて回路のタイミング制約を満たしているか否かの判定を行っている。
【特許文献１】特開２００２−１４９７３９
【特許文献２】特開２００４−２５３６５５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術では、ダミーメタルが挿入されることによる、半導体集積回路へのタイミングの影響が最小限となるようにダミーメタルの挿入を行うか、または、ダミーメタルの挿入により半導体集積回路のタイミングマージンが減少することを前提に、その減少分をあらかじめ予想し、その減少分を考慮した場合にも、回路に与えられたタイミング制約を満たすように、余裕を持って設計するため、設計の対象となる半導体集積回路が、タイミング制約に対するマージンが少ない回路であったり、配線混雑度の高い回路であったりする場合には、タイミング制約を満たすことが非常に困難になる、あるいは、デザインルールを満たすように配線を行うことが困難になるなどの問題が生じる。
【０００７】
本発明は、上記従来の問題を解決するためになされたもので、半導体集積回路に与えられたタイミング制約に対して、タイミングマージンの少ない配線経路をあらかじめ特定し、タイミングマージンを改善させるような方向にダミーメタルを配置する半導体集積回路の設計方法、それを実行させるプログラム、及び半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、配線層の配線密度を均一にするために配線パターン間にダミーメタルを配置する半導体集積回路の設計方法において、
タイミング解析を行なってタイミングマージンの改善を必要とする配線パターン経路を抽出する経路抽出ステップと、前記タイミングマージンの改善を必要とする経路に、前記ダミーメタルとそれに隣接する配線パターン間に発生する容量を計算し、所望のタイミングマージンが得られるようにダミーメタルを配置するダミーメタル配置ステップと、を備えることを特徴とする。
【０００９】
前記ダミーメタル配置ステップにおいては、ホールド時間に対するタイミングマージンを所定値以上確保することを特徴としてもよいし、セットアップ時間に対するタイミングマージンを所定値以上確保することを特徴としてもよい。
【００１０】
また、本発明は、さらに、タイミング解析を行なって所望のタイミングマージンが確保されているかを再確認する確認ステップを備え、タイミングマージンが確保されていなければ経路抽出ステップに戻って、ダミーメタルを再配置することを特徴としてもよい。
【００１１】
また、本発明は、コンピュータに、前記半導体集積回路の設計方法を実行させるためのプログラムであってもよい。
【００１２】
また、本発明は、配線層の配線密度を均一にするために配線パターン間にダミーメタルを配置する半導体集積回路において、
タイミング解析によって抽出された、配線パターンにおけるタイミングマージンの改善を必要とする経路に、必要とするタイミングマージンを有する位置にダミーメタルを配置したことを特徴とする。
【発明の効果】
【００１３】
以上に説明したように、本発明によれば、マージン不足と思われるパスを選択し、それらのパスのタイミングマージンを向上させるようなダミーメタル発生を行うことにより、予期せぬ瞬時の電圧降下などの影響を受けにくい半導体集積回路の設計を行うことができ、設計歩留まりの向上につながる。また、ダミーメタル挿入によるタイミングの悪化をあらかじめ考慮して、過剰なマージンを確保するような半導体集積回路の設計の必要がないため、半導体集積回路の設計期間の短縮にもつながる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明における半導体集積回路の設計手法の実施形態について、図面を参照しながら説明する。
【００１５】
図１は、本発明の半導体集積回路設計手法の処理の流れの一実施例を示すフローチャートである。本実施例では、まずコンピュータによる半導体集積回路の自動レイアウトツールなどを用いて処理を行なうものであり、予め作成した処理プログラムに従って処理を実行する。
【００１６】
まず、自動レイアウトツールは、半導体集積回路の配置配線処理を行う（ステップ１０１）。次に、予め回路に与えられたタイミング制約に対して、配置配線が行われた半導体集積回路のタイミング解析を行い、タイミング制約に違反するような経路がないことを確認する（ステップ１０２）。すなわち、タイミングマージンとして所定値を設けておき、この所定値より少なければタイミング制約違反とみなす。
【００１７】
さらに、ステップ１０２のタイミング解析結果より、回路に与えられたタイミング制約に対して、タイミングマージンが所定値より少ない経路を抽出し、それらの中でも半導体集積回路の歩留まり改善のためにマージンを改善する必要があると思われる経路の選択を行う（ステップ１０３）。そして、これらステップ１０３で選択された経路に対して、タイミングマージンの改善を考慮したダミーメタルの配置・挿入を行う（ステップ１０４）。
【００１８】
ここで、図２は、図１のステップ１０３で示されたダミーメタルの挿入手法の一実施例を示すものである。図２（ａ）の回路において、フリップフロップ２０１、フリップフロップ２０２には、それぞれバッファ２０３およびバッファ２０４を介してクロック信号が供給されており、それぞれのクロック信号の立ち上がりにおいて、フリップフロップ２０１から出力されたデータ信号を、フリップフロップ２０２が受けるような回路になっている。図２（ａ）の回路の場合は、この経路に与えられたタイミング制約におけるホールド時間に対するマージンが不足しており、これを改善（所定値まで増加）したいものとする。
【００１９】
図２（ｂ）は図２（ａ）のデータ信号配線２０５の周辺を拡大したものである。図２（ｂ）において、データ信号配線２０５の周辺には、ダミーメタル２０６、２０７、２０８、…、２１３が挿入されており、これらはデータ信号配線２０５に対して半導体集積回路の設計プロセスにおける設計制約を満たす最小の距離で配置されている。このことにより、データ信号配線２０５とダミーメタル２０６、２０７、２０８、…、２１３の間には、容量Ｃ２１、Ｃ２２、Ｃ２３、…、Ｃ２８が発生し、これらの容量により、フリップフロップ２０１から出力されたデータがデータ信号配線２０５を通過してフリップフロップ２０２に入力されるまでの時間が遅延することになり、結果として、この経路におけるホールド時間に対するタイミングマージンが改善されることになる。
【００２０】
さらに、図３は、図１のステップ１０３で示されたダミーメタルの挿入手法のその他の一実施例を示すものである。図３（ａ）の回路において、フリップフロップ３０１、フリップフロップ３０２には、それぞれバッファ３０３およびバッファ３０４を介してクロック信号が供給されており、それぞれのクロック信号の立ち上がりにおいて、フリップフロップ３０１から出力されたデータ信号を、組み合わせ回路３０５を経由して、フリップフロップ３０２が受けるような回路になっている。図３（ａ）の回路の場合は、この経路に与えられたタイミング制約におけるホールド時間に対するマージンが不足しており、これを改善したいものとする。
【００２１】
図３（ｂ）は図３（ａ）のクロック信号配線３０６の周辺を拡大したものである。図３（ｂ）において、クロック信号配線３０６の周辺には、ダミーメタル３０７、３０８、３０９、…、３１４が挿入されており、これらはクロック信号配線３０６に対して半導体集積回路の設計プロセスにおける設計制約を満たす最小の距離で配置されている。このことにより、クロック信号配線３０６とダミーメタル３０７、３０８、３０９、…、３１４の間には、容量Ｃ３１、Ｃ３２、Ｃ３３、…、Ｃ３８が発生し、これらの容量により、バッファ３０３から出力されたクロック信号が、フリップフロップ３０１へ到達するまでの時間が遅延することになり、結果として、この経路におけるホールド時間に対するタイミングマージンが改善されることになる。
【００２２】
さらに、図４は、図１のステップ１０３で示されたダミーメタルの挿入手法のその他の一実施例を示すものである。図４（ａ）の回路において、フリップフロップ４０１、フリップフロップ４０２には、それぞれバッファ４０３およびバッファ４０４を介してクロック信号が供給されており、それぞれのクロック信号の立ち上がりにおいて、フリップフロップ４０１から出力されたデータ信号を、組み合わせ回路４０５を経由して、フリップフロップ４０２が受けるような回路になっている。図４（ａ）の回路の場合は、この経路に与えられたタイミング制約におけるセットアップ時間に対するマージンが不足しており、これを改善したいものとする。
【００２３】
図４（ｂ）は図４（ａ）のクロック信号配線４０６の周辺を拡大したものである。図４（ｂ）において、クロック信号配線４０６の周辺には、ダミーメタル４０７、４０８、４０９、…、４１４が挿入されており、これらはクロック信号配線４０６に対して半導体集積回路の設計プロセスにおける設計制約を満たす最小の距離で配置されている。このことにより、クロック信号配線４０６とダミーメタル４０７、４０８、４０９、…、４１４の間には、容量Ｃ４１、Ｃ４２、Ｃ４３、…、Ｃ４８が発生し、これらの容量により、バッファ４０４から出力されたクロック信号が、フリップフロップ４０２へ到達するまでの時間が遅延することになり、結果として、この経路におけるセットアップ時間に対するタイミングマージンが改善されることになる。
【００２４】
上述したような手法を用いてステップ１０４での、タイミングマージンの改善を行うためのダミーメタル挿入を行った後、ダミーメタルが挿入されていない残りの領域に対して、通常のダミーメタルの配置を行う（ステップ１０５）。つまり、ダミーメタルの本来の目的である配線密度の均一化を行なうために配置を行なう。
【００２５】
図５は、ステップ１０５でのダミーメタル挿入を行った場合の、信号配線周辺の一例を示すものである。
図５では、信号配線５０１の周辺にダミーメタル５０２、５０３、５０４、…、５０８が配置されているが、これは信号配線５０１とダミーメタル５０２、５０３、５０４、…、５０８との間に発生する容量が信号配線５０１を含む経路のタイミングに与える影響が最小限になるように、ダミーメタル５０２、５０３、５０４、…、５０８が配置されている。
【００２６】
ステップ１０５でダミーメタルの挿入を行われると、次は、半導体集積回路のＲＣ抽出を行い（ステップ１０６）、最終的な半導体集積回路のタイミング解析を行い、回路に与えられたタイミング制約に対する違反がないこと（所定値以上であるか）の確認を行う（ステップ１０７）。そして、所定値に達していなければ、ステップ１０２に戻って、問題のある経路についてダミーメタルの再配置を行なう（ステップ１０８）。
【００２７】
以上の処理の流れにより、半導体集積回路のタイミングを悪化させることなく、さらにはタイミングマージンを改善することが可能となり、半導体集積回路の設計歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明における半導体集積回路設計手法の一実施例の処理の流れを示すフローチャートである。
【図２】本発明におけるホールドマージンを改善するためのダミーメタルの配置の一実施例を示す図である。
【図３】本発明におけるホールドマージンを改善するためのダミーメタルの配置の他の実施例を示す図である。
【図４】本発明におけるセットアップマージンを改善するためのダミーメタルの配置の一実施例を示す図である。
【図５】本発明におけるタイミングマージンを改善する必要のない箇所におけるダミーメタル配置の一実施例を示す図である。
【符号の説明】
【００２９】
２０１，２０２  フリップフロップ
２０３，２０４  バッファ
２０５  データ信号配線
２０６，２０７，２０８，２０９，２１０，２１１，２１２，２１３  ダミーメタル
３０１，３０２  フリップフロップ
３０３．３０４  バッファ
３０５  組み合わせ回路
３０６  クロック信号配線
３０７，３０８，３０９，３１０，３１１，３１２，３１３，３１４  ダミーメタル
４０１，４０２  フリップフロップ
４０３，４０４  バッファ
４０５  組み合わせ回路
４０６  クロック信号配線
４０７，４０８，４０９，４１０，４１１，４１２，４１３，４１４  ダミーメタル
５０１  信号配線
５０２，５０３，５０４，５０５，５０６，５０７，５０８  ダミーメタル
Ｃ２１〜Ｃ２８，Ｃ３１〜Ｃ３８，Ｃ４１〜Ｃ４８  容量
【図１】
2008283087.tif 000003
【図２】
2008283087.tif 000004
【図３】
2008283087.tif 000005
【図４】
2008283087.tif 000006
【図５】
2008283087.tif 000007