(57)【要約】【課題】強磁性導電体薄膜とトンネル障壁薄膜を整合性よく接合することができ、それにより、接合の不具合による特性の低下が生じることを防ぐことができる磁気抵抗素子を提供する。【解決手段】磁気抵抗素子１０は、GaNにおいてGaの一部がMnに置換された(Ga, Mn)N薄膜１１と、Ga2O3においてGaの一部がMnに置換された(Ga, Mn)2O3薄膜１２の間に、Ga2O3から成るトンネル障壁薄膜１３を配置したものである。(Ga, Mn)N薄膜１１と(Ga, Mn)2O3薄膜１２は共にp型半導体であって強磁性を示す。(Ga, Mn)N薄膜１１は、トンネル障壁薄膜１３を基板としてエピタキシャル成長させることによりトンネル障壁薄膜１３と整合性よく接合することができる。また、(Ga, Mn)2O3薄膜１２は、トンネル障壁薄膜１３と基本的に同じ結晶構造を有するため、トンネル障壁薄膜１３と整合性よく接合することができる。【選択図】図１
2008004654.tif 000002
【特許請求の範囲】
【請求項１】
２枚の強磁性半導体薄膜の間に絶縁体から成るトンネル障壁薄膜を挟み各強磁性半導体薄膜とトンネル障壁薄膜を接合して成る磁気抵抗素子において、
前記強磁性半導体薄膜のいずれか一方又は両方が、Ga2O3を母相とし、該母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る強磁性p型半導体から成り、
前記トンネル障壁薄膜がGa2O3から成る、
ことを特徴とする磁気抵抗素子。
【請求項２】
２枚の強磁性半導体薄膜の間に絶縁体から成るトンネル障壁薄膜を挟み各強磁性半導体薄膜とトンネル障壁薄膜を接合して成る磁気抵抗素子において、
前記強磁性半導体薄膜のいずれか一方又は両方が、Ga2O3を母相とし、該母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る強磁性p型半導体から成り、
前記トンネル障壁薄膜が、Ga2O3を母相とし、該母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る常磁性絶縁体から成る、
ことを特徴とする磁気抵抗素子。
【請求項３】
前記常磁性絶縁体中の母相のOの一部が欠損していることを特徴とする請求項２に記載の磁気抵抗素子。
【請求項４】
前記強磁性p型半導体中の前記置換原子がMnであることを特徴とする請求項１〜３のいずれかに記載の磁気抵抗素子。
【請求項５】
前記強磁性半導体薄膜の一方が前記強磁性p型半導体であり、他方がGaNのGaのうちの0.5%〜15%がMnに置換されて成る強磁性半導体であることを特徴とする請求項１〜４のいずれかに記載の磁気抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気を用いた情報の記録等に用いられる磁気抵抗素子、特にトンネル磁気抵抗（Tunneling Magneto-Resistance:TMR）素子に関する。
【背景技術】
【０００２】
TMR素子は、金属又は半導体の電気伝導性と強磁性を併せ持つ材料から成る２枚の強磁性導電体薄膜の間に、電気抵抗の高い薄膜を挟んだものである。この素子においては、２枚の強磁性導電体薄膜の間に電圧を印加した時に、それら２枚の強磁性導電体薄膜の磁化の向きが平行である時には、前記高電気抵抗薄膜を通過するトンネル電流が流れるのに対して、それらの磁化の向きが反平行である時には電流がほとんど流れない。このように、前記高電気抵抗薄膜がトンネル障壁としての役割を有するため、本願ではこの薄膜をトンネル障壁薄膜と呼ぶ、
この磁化の向きの違いによるトンネル電流の有無を利用して、TMR素子は記憶素子として用いることができる。この記憶素子では、２枚の強磁性導電体薄膜の磁化の向きを平行／反平行にすることにより情報を記録することができ、これら２枚の強磁性導電体薄膜の間に電圧を印加した時のトンネル電流の有／無により情報を再生することができる。
【０００３】
従来より、強磁性導電体薄膜にFe, Co, Niやそれらの合金等から成る良導体の金属強磁性体を用い、トンネル障壁薄膜にAl2O3やMgO等の酸化物絶縁体を用いてTMR素子を作製することが試みられている。しかし、これら金属と酸化物絶縁体は結晶構造が大きく異なるため、両者を整合性よく接合することができなかった。そのため、(i)トンネル障壁薄膜の結晶構造の乱れが生じることにより電流がトンネル障壁薄膜をリークする、(ii)リークを防ぐためにトンネル障壁薄膜を厚くすると電子のトンネリングが生じ難くなる、(iii)強磁性導電体薄膜及びトンネル障壁薄膜内や両薄膜の界面の構造の乱れにより電子の散乱が生じる、等の理由により、トンネル電流による情報の再生を正しく行うことができなくなるおそれがある。
【０００４】
TMR素子においては、強磁性導電体薄膜はトンネル障壁薄膜を通過した電流を導通させることができるものであれば足りるため、強磁性導電体薄膜の材料には（良導体に限らず）半導体を用いることもできる。そのような強磁性半導体の１種として、希薄強磁性半導体が知られている。希薄強磁性半導体とは、非磁性の原子から成る半導体の結晶内の原子の一部のみが、磁性を持つ原子又は結晶内でイオン化した時に磁性を持つ原子に置換されたものである。置換される原子の数に明確な基準はないが、従来より知られている希薄磁性半導体はいずれも、構成原子のうちの20%以下のみを、イオン化した時に磁性を持つ原子で置換したものである。この希薄強磁性半導体では、磁性イオンの濃度に応じた量の正孔が存在し、その正孔が半導体としての電気伝導を担う。また、強磁性は、各磁性イオンが持つスピン間に半導体のキャリアを介した磁気的相互作用が働くことにより発現する。
【０００５】
そのような希薄強磁性半導体の例として、GaAsのGa原子の一部がMnで置換された(Ga,Mn)As、及びInAsのIn原子の一部がMnで置換された(In,Mn)Asが知られている。これらの希薄磁性半導体は、低温では強磁性を示すが、その強磁性転移温度は(Ga,Mn)Asでは約110K、(In,Mn)Asでは約30Kであり、いずれも室温では強磁性を示さない。そのため、これらの材料をTMR素子等のデバイスの強磁性半導体に用いるには、それらの強磁性転移温度以下まで冷却を行う必要があり、実用的ではない。
【０００６】
特許文献１には、希薄強磁性半導体の別の例として、GaNのGa原子の一部がMnで置換された(Ga,Mn)Nが記載されている。この材料は強磁性転移温度が約940K（約670℃）であるため、室温で動作するデバイスの材料として用いることができる。
【０００７】
【特許文献１】特開2003-137698号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、強磁性導電体薄膜に(Ga,Mn)Nを用いた場合にも、前述の良導体から成る金属強磁性体を用いた場合と同様に、トンネル障壁薄膜の材料である酸化物絶縁体との結晶構造の違いにより両者を整合性よく接合することができず、それにより素子に記録された情報を正しく再生することができないという問題が生じる。
【０００９】
本発明が解決しようとする課題は、従来のものよりも強磁性導電体薄膜とトンネル障壁薄膜を整合性よく接合することができ、それにより、接合の不具合による特性の低下が生じることを防ぐことができるTMR素子を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために成された本発明に係る磁気抵抗素子の第１の態様のものは、２枚の強磁性半導体薄膜の間に絶縁体から成るトンネル障壁薄膜を挟み各強磁性半導体薄膜とトンネル障壁薄膜を接合して成る磁気抵抗素子において、
前記強磁性半導体薄膜のいずれか一方又は両方が、Ga2O3を母相とし、該母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る強磁性p型半導体から成り、
前記トンネル障壁薄膜がGa2O3から成る、
ことを特徴とする
【００１１】
本発明に係る磁気抵抗素子の第２の態様のものは、２枚の強磁性半導体薄膜の間に絶縁体から成るトンネル障壁薄膜を挟み各強磁性半導体薄膜とトンネル障壁薄膜を接合して成る磁気抵抗素子において、
前記強磁性半導体薄膜のいずれか一方又は両方が、Ga2O3を母相とし、該母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る強磁性p型半導体から成り、
前記トンネル障壁薄膜が、Ga2O3を母相とし、該母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る常磁性絶縁体から成る、
ことを特徴とする。
【００１２】
以下、Ga2O3から成る母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る前記強磁性p型半導体を「Ga2O3系希薄強磁性p型半導体」と呼ぶ。また、Ga2O3から成る母相のGaのうちの0.5%〜15%がV, Cr, Mn, Fe, Co, Niのうちのいずれか１種又は複数種の原子に置換されて成る常磁性絶縁体を「Ga2O3系希薄常磁性絶縁体」と呼ぶ。また、両者を合わせて「Ga2O3系希薄磁性体」と呼ぶ。
【００１３】
Ga2O3系希薄磁性体は、上述のように母相のGaの一部がV等の磁性を持つ原子に置換され、その置換原子が結晶内で磁性を有するイオンになっている、という共通の構成を有する。Ga2O3系希薄磁性体においては、O原子の欠損数や、格子間に混入しているプロトン不純物や過剰なGa原子の数の違いにより、磁性イオンの平均価数の違いが生じ、それにより磁性及び電気伝導性が変化する。具体的には、磁性イオンの平均価数が+2.0価又は+3.0価に近づくと、磁性は常磁性に、電気伝導性は絶縁性に（即ち、Ga2O3系希薄常磁性絶縁体に）なるのに対して、その平均価数が+2.0価及び+3.0価から離れると、磁性は強磁性になり、電気伝導性はp型半導体の性質を示すように（即ち、Ga2O3系希薄強磁性p型半導体に）なる。O原子及び過剰Ga原子の数はGa2O3系希薄磁性体を酸化雰囲気中又は還元雰囲気中でアニールすること等により、プロトン不純物は水蒸気を含む気体中でGa2O3系希薄磁性体をアニールすること等により、それぞれ変化させることができる。これらアニールの際の条件（加熱温度、ガスの濃度等）は、磁性イオンの種類及び濃度により異なるが、予備実験により求めることができる。
【００１４】
Ga2O3系希薄強磁性p型半導体において置換原子にMnを用いた時、最も磁化を大きくすることができる。
【００１５】
第１の態様において、Ga2O3は真性半導体であるが、バンドギャップ幅は4.9eVであり、ワイドギャップ半導体として知られているGaNにおける値（3.4eV）よりも大きいため、電気抵抗値はTMR素子のトンネル障壁薄膜として用いるのに十分な大きさを有する。
【００１６】
前記強磁性半導体薄膜の一方にGa2O3系希薄強磁性p型半導体を用い、他方に、GaNのGaのうちの0.5%〜15%がMnに置換されて成る強磁性半導体（GaN系希薄強磁性p型半導体）を用いることもできる。Ga2O3系希薄強磁性p型半導体の置換原子にMnを用いた場合、後者よりも前者の方が保磁力が大きい。そのため、このTMR素子に、Ga2O3系希薄強磁性p型半導体の保磁力よりも小さく、GaN系希薄強磁性p型半導体の保磁力よりも大きい磁界を印加した場合、前者の磁化の方向は変化させることなく（固定されたまま）後者の磁化の方向のみを変化させることができる。これにより、２枚の強磁性導電体薄膜の磁化の向きを容易に、互いに平行又は反平行にすることができる。
この場合、Ga2O3系希薄強磁性p型半導体薄膜は磁化の方向が変化しないことから「ピン層」と呼ばれ、GaN系希薄強磁性p型半導体薄膜は磁化の方向が変化することから「フリー層」と呼ばれる。
【発明の効果】
【００１７】
本発明に係る磁気抵抗素子においては、２枚の強磁性半導体薄膜のうちの少なくとも一方にGa2O3系希薄強磁性p型半導体を用い、トンネル障壁薄膜にGa2O3（第１の態様の場合）又はGa2O3系希薄常磁性絶縁体（第２の態様の場合）を用いる。そのため、強磁性半導体薄膜とトンネル障壁薄膜は同様の構造を有する。これにより、両者は整合性よく接合することができるため、接合の不具合による特性低下が生じることを防ぐことができる。
【００１８】
第１の態様において、Ga2O3系希薄強磁性p型半導体薄膜とGa2O3絶縁体薄膜が接合された構成は、分子線エピタキシャル法等の通常の薄膜製造方法において、初めに一方の薄膜を成長させ、その上に他方の薄膜を成長させることにより、容易に作製することができる。
同様に、第２の態様において、Ga2O3系希薄強磁性p型半導体とGa2O3系希薄常磁性絶縁体が接合された構成は、初めに一方の薄膜を成長させ、その上に、酸素分圧を変化させて他方の薄膜を成長させることにより、容易に作製することができる。また、第２の態様においては、一方の薄膜を成長させたうえで、その薄膜の表面付近のみ酸化雰囲気又は還元雰囲気に晒すことにより、上記２種の薄膜が接合された構成を作製することもできる。
【００１９】
強磁性半導体薄膜のうちの一方にGa2O3系希薄強磁性p型半導体薄膜を用い、他方にGaN系希薄強磁性p型半導体薄膜を用いた磁気抵抗素子は以下の効果を奏する。
GaN系希薄強磁性p型半導体の薄膜はGa2O3又はGa2O3系希薄常磁性絶縁体から成る絶縁性薄膜の上にエピタキシャル成長させることにより作製することができる。このように作製されたGaN系希薄強磁性p型半導体薄膜とこの絶縁性薄膜は化学的に結合しているため、その絶縁性薄膜をトンネル障壁薄膜として用いることにより、接合の不具合による特性低下が本質的に生じない磁気抵抗素子を得ることができる。
また、Ga2O3系希薄強磁性p型半導体薄膜の保磁力がGaN系希薄強磁性p型半導体薄膜の保磁力よりも大きいため、前者の保磁力よりも小さく後者の保磁力よりも大きい磁界を印加することにより、２枚の希薄強磁性p型半導体薄膜間のスピンの平行／反平行を容易に切り替えることができる。
【発明を実施するための最良の形態】
【００２０】
本発明に係る磁気抵抗素子の一実施形態を図１に示す。この磁気抵抗素子１０は、GaNのGaの一部をMnに置換したGaN系希薄強磁性p型半導体である(Ga, Mn)Nから成る薄膜１１と、Ga2O3のGaの一部をMnに置換したGa2O3系希薄強磁性p型半導体である(Ga, Mn)2O3から成る薄膜１２の間に、Ga2O3から成るトンネル障壁薄膜１３を挟んだものである。本実施形態では、(Ga, Mn)N薄膜１１及び(Ga, Mn)2O3薄膜１２におけるGaサイト中のMnの濃度は共に8%とし、(Ga, Mn)N薄膜１１及び(Ga, Mn)2O3薄膜１２の厚さは共に300nmとする。また、(Ga, Mn)2O3薄膜１２を後述のように作製することにより、この薄膜中のMnの平均価数は約+2.1価となり、この薄膜は強磁性及びp型半導体の電気特性を有する。トンネル障壁薄膜１３の厚さはここでは10nmとする。
【００２１】
磁気抵抗素子１０の製造方法の一例を、図２及び図３を用いて説明する。まず、GaとMnの原子数の比が93:7になるようにGa2O3とMnOの粉末を混合した原料から成るターゲット２１Ａと、(0001)面を表面とするサファイア基板２２を、内部の酸素分圧を0.05Paに保持した容器２３内に配置し、サファイア基板２２を500℃に熱しつつ周波数10HzのKrFパルスレーザ光２４をターゲットに照射する（図２）ことにより、ターゲット２１Ａの原料をサファイア基板２２上に堆積させる（図３(a)）。これにより、サファイア基板２２上に(Ga, Mn)2O3薄膜１２が作製される。次に、Ga2O3から成るターゲット２１Ｂを容器２３内部に配置し容器２３内部の酸素分圧を0.2Paに保持して同様の操作を行うことにより、(Ga, Mn)2O3薄膜１２上にGa2O3から成るトンネル障壁薄膜１３を作製する（図３(b)）。そして、従来の(Ga, Mn)N薄膜の作製方法と同様に分子線エピタキシー法を用いて、トンネル障壁薄膜１３の上に(Ga, Mn)N薄膜１１を作製する（図３(c)）。これにより、磁気抵抗素子１０が得られる（図３(d)）。
なお、サファイア基板２２は磁気抵抗素子１０の構成要素としては不要であるが、そのまま残しておいても支障はない。サファイア基板２２を残す場合、サファイアが絶縁体であるため、例えば図４に示すように(Ga, Mn)2O3薄膜１２の表面の一部分にはトンネル障壁薄膜１３を形成せず、トンネル電流を検出するための電極１５１及び１５２のうちの一方をその部分に設けるとよい。
【００２２】
図３(c)に示した(Ga, Mn)N薄膜１１の作製方法は、従来より知られている、Ga2O3薄膜を基板としてGaN薄膜を作製する方法をそのまま適用したものである。この方法によれば、(Ga, Mn)N薄膜１１とGa2O3薄膜（トンネル障壁薄膜１３）を整合性よく接合することができる。
【００２３】
(Ga, Mn)N薄膜１１は、特許文献１に記載のように、室温で強磁性及びp型半導体の電気特性を示すことが知られている。ここでは、(Ga, Mn)2O3薄膜１２の特性を確認するために、図３(a)に示した前述の方法を用いて(Ga, Mn)2O3薄膜１２のみを作製し、その電気伝導性及び磁化を測定した。その結果、電気伝導性については導通が確認された。また、磁化については、図５に示すように室温における磁化曲線がヒステリシスを持つことから、(Ga, Mn)2O3薄膜１２が強磁性体であることが示された。
【００２４】
(Ga, Mn)2O3薄膜１２の保磁力は約100エルステッド（Oe）であり、(Ga, Mn)N薄膜１１の保磁力（50〜60エルステッド）よりも大きい。そのため、(Ga, Mn)2O3薄膜１２の保磁力よりも小さく、且つ(Ga, Mn)N薄膜１１の保磁力よりも大きい所定の大きさの磁界を磁気抵抗素子１０に印加することにより、(Ga, Mn)2O3薄膜１２の磁化に影響を与えることなく、(Ga, Mn)N薄膜１１の磁化の方向のみを変化させることができる。従って、予め(Ga, Mn)2O3薄膜１２にその保磁力よりも大きい磁界を印加してその薄膜の磁化を一方向に揃えておいたうえで、その磁化に平行／反平行な方向に前記所定の大きさの磁界を印加することにより、"1"又は"0"の情報を記憶させることができる。
【００２５】
次に、本発明に係る磁気抵抗素子を用いたメモリアレイの一実施形態を説明する。図６は、本実施形態のメモリアレイ３０の斜視図である。このメモリアレイ３０には、上記実施形態の磁気抵抗素子１０が多数、マトリクス状に配置されている。このマトリクスの各行に対応してビット線３１が１本ずつ配置され、各列に対応して記録用ワード線３２及び再生用ワード線３３が各１本ずつ配置されている。各磁気抵抗素子１０の(Ga, Mn)2O3薄膜１２はその素子が属するマトリクスの行に対応したビット線３１の直下に配置され且つそのビット線３１へ電気的に接続されており、(Ga, Mn)N薄膜１１はその素子が属するマトリクスの列に対応した記録用ワード線３２の直上に配置されている。また、各磁気抵抗素子１０に対応して、p型半導体から成るチャネルを有するFET（電界効果トランジスタ）３４を１個ずつ設け、FET３４のソース電極をその磁気抵抗素子１０の(Ga, Mn)N薄膜１１に、ドレイン電極を接地に、ゲート電極をその磁気抵抗素子１０に対応した再生用ワード線３３に、それぞれ接続する。ここで、FET３４のチャネルの材料をp-GaNとすることにより、磁気抵抗素子１０とFET３４を一体に作製することができる。
【００２６】
メモリアレイ３０の動作を、図７及び図８を用いて説明する。予め、メモリアレイ３０に(Ga, Mn)N薄膜１１の保磁力よりも大きい磁界を、図７の右下から左上に向かってビット線及び記録用ワード線３２に対して45°方向に印加することにより、(Ga, Mn)N薄膜１１の磁化をその磁界の方向に揃えておく。
メモリアレイ３０中の１個の磁気抵抗素子１０Ａに情報を記録する際には、図８(a)に示すように、磁気抵抗素子１０Ａの直上を通過するビット線３１Ａには図７の右方向に、磁気抵抗素子１０Ａの直下を通過する記録用ワード線３２Ａには図７の下方向に、それぞれ後述の大きさの電流を供給する。これにより、ビット線３１Ａの直下にある複数の磁気抵抗素子１０には図７の上方向への磁界が印加され、記録用ワード線３２Ａの直上にある複数の磁気抵抗素子１０には図７の左方向への磁界が印加される。なお、その他の磁気抵抗素子１０においては、ビット線３１Ａ及び記録用ワード線３２Ａとの距離が十分に大きいため、これらの磁界は無視することができる。磁界が印加された磁気抵抗素子１０のうち磁気抵抗素子１０Ａのみに、他の磁気抵抗素子１０に印加される磁界H2よりも大きい磁界H1が、ビット線及び記録用ワード線３２に対して45°の方向に印加される。従って、磁界H1が(Ga, Mn)N薄膜１１の保磁力よりも大きく且つ(Ga, Mn)2O3薄膜１２の保磁力よりも小さくなり、磁界H2が(Ga, Mn)N薄膜１１及び(Ga, Mn)2O3薄膜１２の保磁力よりも小さくなるように、ビット線３１Ａ及び記録用ワード線３２Ａに流れる電流の大きさを設定することにより、(Ga, Mn)2O3薄膜１２の磁化の方向はそのままで(Ga, Mn)N薄膜１１の磁化の方向のみを、図７の右下から左上に向かう方向に変化させることができる。これにより、(Ga, Mn)N薄膜１１の磁化と(Ga, Mn)2O3薄膜１２の磁化は平行になる。また、ビット線３１Ａ及び記録用ワード線３２Ａに上述と同じ大きさの電流を上述とは反対の方向に流すことにより、(Ga, Mn)N薄膜１１の磁化と(Ga, Mn)2O3薄膜１２の磁化を反平行にすることができる。
【００２７】
磁気抵抗素子１０Ａに記録された情報を再生する際には、図８(b)に示すように、磁気抵抗素子１０Ａのゲート電極に接続された再生用ワード線３３Ａと接地の間に再生用ワード線３３Ａ側を負とするゲート電圧を印加すると共に、ビット線３１Ａと接地の間にビット線３１Ａ側を正とする電圧を印加する。ゲート電圧が印加されることにより、FET３４はソース電極とドレイン電極の間に電流を流すことができるようになるため、(Ga, Mn)N薄膜１１の磁化と(Ga, Mn)2O3薄膜１２の磁化が平行であればビット線３１Ａからソース電極及びドレイン電極を通って接地に向かう電流が流れるのに対して、これらの磁化が反平行であればそのような電流は流れない。この電流の有無を検知することにより、磁気抵抗素子１０Ａに記録された情報を再生することができる。
【００２８】
なお、ここではp型半導体から成るチャネルを有するFET３４を用いた場合を例として説明したが、n型半導体のチャネルを有するFETを用いた場合にも（電圧や電極の極性を除いて）上記の例と同様の構成を採ることができる。また、(Ga, Mn)N薄膜１１を記録用ワード線３２側に、(Ga, Mn)2O3薄膜１２をビット線３１側に配置し、(Ga, Mn)N薄膜１１とビット線３１を電気的に接続した構成を採ることもできる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る磁気抵抗素子の一実施形態を示す縦断面図。
【図２】本実施形態の磁気抵抗素子に用いるGa2O3系希薄強磁性p型半導体薄膜の製造装置を示す縦断面図。
【図３】本実施形態の磁気抵抗素子の製造方法を示す縦断面図。
【図４】本実施形態の磁気抵抗素子に電極を取り付ける例を示す縦断面図。
【図５】本実施形態の磁気抵抗素子に用いる(Ga, Mn)2O3薄膜（Mn濃度8%）の磁化曲線を示すグラフ。
【図６】本発明に係る磁気抵抗素子を用いたメモリアレイの一実施形態を示す斜視図。
【図７】本実施形態のメモリアレイにおける情報の記憶を説明するための上面図。
【図８】本実施形態のメモリアレイにおける情報の記憶(a)及び再生(b)を説明するための斜視図。
【符号の説明】
【００３０】
１０、１０Ａ…磁気抵抗素子
１１…(Ga, Mn)N薄膜
１２…(Ga, Mn)2O3薄膜
１３…トンネル障壁薄膜
１５１、１５２…電極
２１Ａ、２１Ｂ…原料のターゲット
２２…サファイア基板
２３…容器
２４…KrFパルスレーザ光
３０…メモリアレイ
３１、３１Ａ…ビット線
３２、３２Ａ…記録用ワード線
３３、３３Ａ…再生用ワード線
３３Ａ…再生用ワード線
３４…FET
【図１】
2008004654.tif 000003
【図２】
2008004654.tif 000004
【図３】
2008004654.tif 000005
【図４】
2008004654.tif 000006
【図５】
2008004654.tif 000007
【図６】
2008004654.tif 000008
【図７】
2008004654.tif 000009
【図８】
2008004654.tif 000010