(57)【要約】【課題】液晶層を挟持した一対の基板のうち一方の基板の液晶層側には第一電極と第二電極とが備えられており第一電極と第二電極との間に生じる電界によって液晶層を駆動する液晶表示装置であって静電気対策が確実かつ容易な液晶表示装置を提供することである。【解決手段】液晶層を挟持した一対の基板１００，２００のうち一方の基板１００の液晶層側には第一電極および第二電極が備えられており、両電極間に生じる電界によって液晶層が駆動される。基板２００の透光性基板の外側にシールド膜２２０が設けられている。シールド膜２２０は、外付けされた接続体５０と素子基板１００の実装部に設けられた配線１５２とを介して、所定電位に接続される。【選択図】図７
2008096475.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を挟持した一対の基板のうち一方の基板の前記液晶層側には第一電極と第二電極とが備えられており、前記第一電極と前記第二電極との間に生じる電界によって前記液晶層を駆動する液晶表示装置であって、
前記第一および第二電極を有する基板と対向する基板の透光性基板の外側に設けられたシールド膜と、前記第一および第二電極を有する基板の実装部に設けられた配線と、前記第一および第二電極を有する基板ならびに前記第一および第二電極を有する基板と対向する基板に対して外付けされ前記シールド膜と前記配線とを接続する接続体と、を備え、前記配線および前記接続体を介して前記シールド膜が所定電位に接続されることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記接続体は導電性ペーストで構成されていることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２に記載の液晶表示装置であって、
前記接続体および前記配線は他の配線との重なりを回避して設けられていることを特徴とする液晶表示装置。
【請求項４】
請求項１ないし請求項３のいずれか一つに記載の液晶表示装置であって、
前記配線と前記接続体との間に介在する導通部をさらに備え、前記導通部は前記接続体に覆われていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に液晶層を挟持した一対の基板のうち一方の基板の液晶層側には第一電極と第二電極とが備えられており第一電極と第二電極との間に生じる電界によって液晶層を駆動する液晶表示装置（例えばＦＦＳ（Fringe  Field  Switching）モードの液晶表示装置）に関する。
【背景技術】
【０００２】
ＴＮ（Twisted  Nematic）モードの液晶表示装置では、素子基板に設けられた画素電極と対向基板に設けられた共通電極との間の電界によって液晶層の配向状態を制御する。これに対して、ＦＦＳモードの液晶表示装置では、画素電極と共通電極とがどちらか一方の基板にのみ形成されている。
【０００３】
【特許文献１】特開２００１−１４７４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＴＮモードでは、対向基板の共通電極によって静電気対策がなされる。これに対して、ＦＦＳモードでは、対向基板には電極が設けられていないので、静電気対策用の導電性シールドが対向基板の外面に設けられる場合がある。この場合、当該シールドは、例えば、対向基板のガラス面上に形成することによって、または、対向基板に設けられる偏光板に付与することによって、配置される。いずれの配置形態であっても、より確実な静電気対策のためには、シールドを所定電位に接続する必要性がある。
【０００５】
本発明の目的は、液晶層を挟持した一対の基板のうち一方の基板の液晶層側には第一電極と第二電極とが備えられており第一電極と第二電極との間に生じる電界によって液晶層を駆動する液晶表示装置であって静電気対策が確実かつ容易な液晶表示装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る液晶表示装置は、液晶層を挟持した一対の基板のうち一方の基板の前記液晶層側には第一電極と第二電極とが備えられており、前記第一電極と前記第二電極との間に生じる電界によって前記液晶層を駆動する液晶表示装置であって、前記第一および第二電極を有する基板と対向する基板の透光性基板の外側に設けられたシールド膜と、前記第一および第二電極を有する基板の実装部に設けられた配線と、前記第一および第二電極を有する基板ならびに前記第一および第二電極を有する基板と対向する基板に対して外付けされ前記シールド膜と前記配線とを接続する接続体と、を備え、前記配線および前記接続体を介して前記シールド膜が所定電位に接続されることを特徴とする。
【０００７】
また、前記接続体は導電性ペーストで構成されていることが好ましい。
【０００８】
また、前記接続体および前記配線は他の配線との重なりを回避して設けられていることが好ましい。
【０００９】
また、前記配線と前記接続体との間に介在する導通部をさらに備え、前記導通部は前記接続体に覆われていることが好ましい。
【発明の効果】
【００１０】
上記構成によれば、シールド膜が、外付けされた接続体と第一および第二電極を有する基板と対向する基板の実装部の配線とを介して所定電位に接続される。このため、所定電位への接続によって静電気対策の確実化を図ることが可能であり、実装部の配線と外付けの接続体との利用によって容易に構成可能である。したがって、確実かつ容易に静電気対策が可能な液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下に図面を用いて本発明に係る実施の形態について詳細に説明する。
【００１２】
図１に実施形態に係る液晶表示装置１０を説明するための平面図を示す。図１では図面を分かりやすくするために一部の要素の図示を省略している。液晶表示装置１０は、素子基板１００と、素子基板１００に対向して配置された対向基板２００と、を含んで構成されている。このとき、素子基板１００は、重なり部分１００ａにおいて対向基板２００と重なっている一方で、対向基板２００とは重なっていない張り出し部分１００ｂを有している。なお、後述のように張り出し部分１００ｂには例えばドライバＩＣ（Integrated  Circuit）やＦＰＣ（Flexible  Printed  Circuit）３０が実装されるため、当該部分１００ｂを実装部１００ｂとも呼ぶことにする。
【００１３】
図２に液晶表示装置１０を説明するための断面図を示す。図２には液晶表示装置１０の重なり部分１００ｂにおける１画素分の構成を図示し、図面を分かりやすくするために一部の要素にハッチングを施している。なお、上記「画素」はサブピクセル、ドット等とも呼ばれ、近接する複数色のサブピクセルで構成される１単位はピクセルと呼ばれ、当該１単位を画素と呼ぶ場合もある。
【００１４】
ここでは、液晶表示装置１０が透過型のＦＦＳモードの場合を例示する。液晶表示装置１０は、上記の素子基板１００と対向基板２００との間に液晶層３００を挟持する構成である。なお、基板１００，２００間に不図示のスペーサを設けてもよい。
【００１５】
素子基板１００は、例えば透明なガラス板で構成された透光性基板１１２で構成され、さらに、透光性基板１１２よりも内側すなわち当該基板１１２に対して液晶層３００の側に、ゲート電極１１４と、共通電極１１６と、ゲート絶縁膜１１８と、半導体層１２０と、ソース電極１２２と、ドレイン電極１２４と、層間絶縁膜１２６と、画素電極１２８と、不図示の配向膜と、を含んで構成されている。また、素子基板１００は、さらに、透光性基板１１２よりも外側すなわち当該基板１１２に対して液晶層３００とは反対側に、偏光板１３２を含んで構成されている。
【００１６】
ゲート電極１１４は、透光性基板１１２上に配置されている。共通電極１１６は、透光性基板１１２上に配置されている。共通電極１１６は、複数の画素で共通の電位が印加される電極であり、例えば、画素ごとに設けられた不図示の共通電極用配線によって互いに接続されている。または、複数の画素間にわたって１つの共通電極１１６を設けてもよい。共通電極１１６は、例えばＩＴＯ（Indium  Tin  Oxide）等の透光性導電材料で構成されている。
【００１７】
ゲート絶縁膜１１８は、ゲート電極１１４および共通電極１１６を覆って透光性基板１１２上に配置されている。ゲート絶縁膜１１８は、例えば酸化シリコン、窒化シリコン等で構成されている。
【００１８】
半導体層１２０は、ゲート絶縁膜１１８上に積層されている。半導体層１２０には、ゲート電極１１４に対向してチャネル領域が設けられ、当該チャネル領域を挟んでソース領域とドレイン領域とが設けられている。半導体層１２０は、例えばアモルファスシリコンを結晶化したポリシリコンで構成されている。
【００１９】
ソース電極１２２は、半導体層１２０のソース領域に接続されゲート絶縁膜１１８上に積層されている。ドレイン電極１２４は、半導体層１２０のドレイン領域に接続されゲート絶縁膜１１８上に積層されている。層間絶縁膜１２６は、半導体層１２０および電極１２２，１２４を覆ってゲート絶縁膜１１８上に積層されている。
【００２０】
画素電極１２８は、層間絶縁膜１２６上に積層され、層間絶縁膜１２６に設けられたコンタクトホールを介してドレイン電極１２４に接続されている。なお、ここでは画素電極１２８が接続される側をドレインとしたが、これをソースと呼んでも構わない。画素電極１２８は、画素ごと（換言すればサブピクセルごと）に設けられ、その画素の表示に応じた電位が印加される電極である。
【００２１】
画素電極１２８は、共通電極１１６に対向して延在し、複数の開口１３０が設けられている。ここで、図３および図４に画素電極１２８の平面パターンの例を説明するための平面図を示す。図３に例示の画素電極１２８の場合、図中上半分の開口１３０は右上がりに延在し、図中下半分の開口１３０は右下がりに延在し、図中中央の開口１３０は右上がりに延在する部分と右下がりに延在する部分とが互いに端部で結合した「く」の字に屈曲している。つまり、延在方向が異なる開口１３０が混在している。図４に例示の画素電極１２８の場合、全ての開口１３０が同じ方向に延在している。
【００２２】
配向膜（図示せず）は、画素電極１２８を覆って層間絶縁膜１２６上に設けられ、液晶層３００に接している。
【００２３】
ここで、画素ＴＦＴ（Thin  Film  Transistor）１０２は、ゲート電極１１４とゲート絶縁膜１１８と半導体層１２０との積層構造を含んで構成されている。上記例示の場合、画素ＴＦＴ１０２はゲート電極１１４が半導体層１２０に対して透光性基板１１２の側に位置するボトム・ゲート型であるが、画素ＴＦＴ１０２をゲート電極が半導体層に対して液晶層の側に位置するトップ・ゲート型で構成してもよい。
【００２４】
液晶表示装置１０では、共通電極１１６と画素電極１２８との間に開口１３０を介して生じる電界によって液晶層３００の配向が制御され（液晶層３００が駆動され）、上記のように電極１１６，１２８はいずれも素子基板１００に設けられている。
【００２５】
対向基板２００は、例えば透明なガラス板で構成された透光性基板２１２を含んで構成され、さらに、透光性基板２１２よりも内側すなわち当該基板２１２に対して液晶層３００の側に、カラーフィルタ２１４と、遮光膜２１６と、不図示の配向膜と、を含んで構成されている。また、対向基板２００は、さらに、透光性基板２１２よりも外側すなわち当該基板２１２に対して液晶層３００とは反対側に、シールド膜２２０と、シールド膜２２０上に積層された偏光板２２２と、を含んで構成されている。
【００２６】
カラーフィルタ２１４は、透光性基板２１２上に配置され、画素電極１２８に対向して設けられている。カラーフィルタ２１４は樹脂等の有機材料で構成され、カラーフィルタ２１４の色は各画素（換言すれば各サブピクセル）の表示色に応じて設定されている。ここで、図５にカラーフィルタ２１４の配列を説明するための平面図を示す。図５にはカラーフィルタ２１４がデルタ配列された場合、画素がデルタ配列された場合を例示しているが、カラーフィルタ２１４をマトリクス配列しても構わない。
【００２７】
遮光膜２１６は、透光性基板２１２上に配置され、カラーフィルタ２１４間を区切るように、換言すれば画素を区切るように設けられている（図５参照）。遮光膜２１６は、例えば、クロム（Ｃｒ）等の金属で構成することも可能であるし、黒色顔料を含有した樹脂等の有機材料で構成することも可能である。
【００２８】
配向膜（不図せず）は、カラーフィルタ２１４上および遮光膜２１６上に積層され、液晶層３００に接している。
【００２９】
シールド膜２２０は、透光性基板２１２の外面上に当該外面に接して積層され、対向基板２００上に広がっている。シールド膜２２０は、パターニングされることなく（すき間なく）設けてもよいし、または、静電気に対するシールド効果を奏する限り例えば網目状にパターニングされていてもよい。シールド膜２２０は、透光性の導電材料、例えばＩＴＯで構成され、無機材料と有機材料とのいずれで構成してもよいし、スパッタ法、プラズマＣＶＤ（Chemical  Vapor  Deposition）法、スピンコート法、印刷法等の方法によって形成可能である。シールド膜２２０の抵抗率（シート抵抗）は、例えば１０５Ω／□であり、低いほど好ましい。
【００３０】
ここで、図６に図１中の一点鎖線で囲んだ部分６を拡大した図（レイアウト図）を示し、図６中の７−７線における断面図を図７に示す。なお、図６では要素のレイアウトを分かりやすくするために各要素を実線で図示し、また、図７には図面を分かりやすくするために一部の要素にハッチングを施している。図１に加え図６および図７も参照しつつ液晶表示装置１０をさらに説明する。
【００３１】
液晶表示装置１０は、実装部１００ｂに実装されたドライバＩＣ（Integrated  Circuit）２０を含んで構成されている。ドライバＩＣ２０は画素を駆動するための駆動回路の一部を構成する。ドライバＩＣ２０を覆って樹脂が設けられる場合もある。素子基板１００は、ドライバＩＣ２０に接続された配線１４２，１４４をさらに含んで構成され、配線１４２はドライバＩＣから重なり部分１００ａへ向けて延在し、配線１４４は実装部１００ｂの端部へ向けて延在している。配線１４２，１４４は、例えばアルミニウムで構成され、透光性基板１１２の上記内側表面上に配置されている。
【００３２】
素子基板１００は、実装部１００ｂ内に、配線１５２と、絶縁膜１５４と、導通部１５６，１５８と、を含んで構成されている。
【００３３】
配線１５２は、一端部が重なり部分１００ａと実装部１００ｂとの境界付近に設けられ、他端部が実装部１００ｂの端部に設けられている。配線１５２は他の配線１４２，１４４およびドライバＩＣ２０との重なりを回避して配置するのが好ましい。図６では、配線１５２が実装部１００ｂで最も外側に位置する場合を例示し、また、配線１５２の他端部が配線１４４の端部に並んでいる場合を例示している。なお、配線１５２の延在パターンは図示の例示に限られるものではない。配線１５２は透光性基板１１２の上記内側表面上に配置されている。配線１５２は、導電材料で構成され、配線１４２，１４４と同じ材料で構成する場合にはパターニングによって配線１４２，１４４と同時に形成できる。同様に、配線１５２を、例えば、ゲート電極１１４と同時にパターニング形成してもよいし、ソース電極１２２およびドレイン電極１２４と同時にパターニング形成してもよい。かかる同時形成によれば製造工程を増加することなく配線１５２を形成することができる。
【００３４】
絶縁膜１５４は、配線１５２，１４２，１４４を覆って透光性基板１１２上に配置されている。絶縁膜１５４は、例えばゲート絶縁膜１１８、層間絶縁膜１２６、両絶縁膜１１８，１２６の積層膜等を利用して構成可能である。絶縁膜１５４には、配線１５２の上記一端部および他端部に至るコンタクトホールが設けられ、配線１４４に至る不図示のコンタクトホールが設けられている。
【００３５】
導通部１５６は、上記コンタクトホールを介して配線１５２の上記一端部に接続されコンタクトホール付近の絶縁膜１５４上へ至っている。導通部１５８は、上記コンタクトホールを介して配線１５２の上記他端部に接続されコンタクトホール付近の絶縁膜１５４上へ至っている。なお、図６では導通部１５８の図示を省略している。ここでは導通部１５６，１５８は、いわゆるパッド電極に相当する。導通部１５６，１５８は、不必要な容量を形成させないように、配線１５２以外の他の配線１４２，１４４およびドライバＩＣ２０との重なりを回避して配置するのが好ましい。導通部１５６，１５８は絶縁膜１５４とともに配線１５２を覆い、これにより配線１５２が外部に露出するのが回避されているのが好ましい。
【００３６】
導通部１５６，１５８は、例えばＩＴＯ等で構成され、例えば画素電極１２８と同時にパターニング形成することによって製造工程を増加することなく形成することができる。なお、導通部１５６，１５８と同様の導通部（図示せず）が配線１４４に対しても設けられている。
【００３７】
接続体５０は、素子基板１００および対向基板２００に対して外付けされシールド膜２２０と配線１５２とを接続している。ここでは、接続体５０は、対向基板２００のシールド膜２２０上に配置されて当該シールド膜２２０に接続され、対向基板２００の端面を伝って素子基板１００上へ至り、導通部１５６上へ延在して当該導通部１５６に接続され、当該導通部１５６を介して配線１５２に接続されている（図７参照）。接続体５０は導通部１５６の全体を覆い導通部１５６が外部に露出するのを回避するのが好ましい（図７および図６参照）。接続体５０は、配線１５２以外の他の配線１４２，１４４およびドライバＩＣ２０との重なりを回避して配置するのが好ましい。
【００３８】
接続体５０は、例えば銀ペーストやカーボンペースト等の導電性ペーストの塗布および硬化によって形成されている。導電性ペーストを利用する場合には、塗布および硬化によって接続体５０を容易に形成することができるし、接続体５０の塗布位置を偏光板２２２によって容易に規制することができる。接続体５０はシールド膜２２０よりも抵抗率が低いほど好ましい。接続体５０の厚さは対向基板２００上では偏光板２２２以下であることが好ましく、これにより接続体５０の配置が液晶表示装置１０の薄型化を妨げることはない。
【００３９】
液晶表示装置１０は、さらに、配線１５２，１４４に接続されたＦＰＣ３０と、ＦＰＣ３０と配線１５２，１４４との間に介在したＡＣＦ（Anisotropic  Conductive  Film：異方性導電膜）４０とを含んで構成されている。すなわち、ＦＰＣ３０の配線３２のうちの１本と配線１５２の導通部１５８とがＡＣＦ４０によって接続され、ＦＰＣ３０の他の配線３２と配線１４４の不図示の導通部とがＡＣＦ４０によって接続され、これにより配線３２と配線１５８，１４４とが接続される。液晶表示装置１０では、ＦＰＣ３０の上記１本の配線３２は所定電位に接続され、これにより当該配線３２とＡＣＦ４０と導通部１５８と配線１５２と導通部１５６と接続体５０とを介してシールド膜２２０が所定電位に接続される。図１では上記所定電位が接地電位の場合を例示している。ＡＣＦ４０によって導通部１５８および配線３２が覆われて外部へ露出するのが回避されているのが好ましい。
【００４０】
上記構成によりシールド膜２２０の所定電位への接続によって、フローティング状態の場合に比べて、静電気対策をより確実にすることができる。しかも、配線１５２は他の配線１４２，１４４と同時形成が可能であるし、接続体５０は外付けによって配置可能であるので、容易に構成することができる。接続体５０と配線１５２と導通部１５６，１５８とを配線１４２，１４４等との重なりを回避して設けることによって、シールド膜２２０へ入った静電気がノイズとして配線１４２，１４４へ伝搬するのを抑制することができる。配線１５２と導通部１５６，１５８とＦＰＣ３０の配線３２とが外部に露出するのを回避することによって、これらの要素を外部環境から保護することができる。この場合、配線１５２を絶縁膜１５４等で覆うことによって、ドライバＩＣ２０を覆う樹脂を配線１５２上まで広げる必要が生じないので、当該樹脂によるコスト増加を防止することができる。
【００４１】
上記では液晶層３００を駆動する電極１１６，１２８が絶縁膜１１８，１２６を介して積層されたＦＦＳモードを例示したが、両電極１１６，１２８を同層に（例えば絶縁膜１２６上に）配置してＩＰＳ（In-Plane  Switching）モードを構成することも可能である。ＩＰＳモードの場合、例えば、図８の平面図に示すように、櫛歯形状のパターンの共通電極１１６および画素電極１２８が、突出部分が並ぶように配置される。また、上記では透過型を例示したが、液晶表示装置１０を反射型または半透過型に応用することも可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る液晶表示装置を説明するための平面図である。
【図２】本発明の実施形態に係る液晶表示装置を説明するための断面図である。
【図３】本発明の実施形態に係る液晶表示装置の画素電極のパターンを説明するための平面図である。
【図４】本発明の実施形態に係る液晶表示装置の画素電極の他のパターンを説明するための平面図である。
【図５】本発明の実施形態に係る液晶表示装置のカラーフィルタの配列（デルタ配列）を説明するための平面図である。
【図６】図１中の一点鎖線で囲んだ部分６を拡大した図（レイアウト図）である。
【図７】図６中の７−７線における断面図である。
【図８】本発明の実施形態に係る他の液晶表示装置を説明するための平面図である。
【符号の説明】
【００４３】
１０  液晶表示装置、５０  接続体、１００  素子基板、１００ｂ  実装部、１１６  共通電極、１２８  画素電極、１４２，１４４，１５２  配線、１５４  絶縁膜、１５６，１５８  導通部、２００  対向基板、２１２  透光性基板、２２０  シールド膜、３００  液晶層。
【図１】
2008096475.tif 000003
【図２】
2008096475.tif 000004
【図３】
2008096475.tif 000005
【図４】
2008096475.tif 000006
【図５】
2008096475.tif 000007
【図６】
2008096475.tif 000008
【図７】
2008096475.tif 000009
【図８】
2008096475.tif 000010