(57)【要約】【課題】マスタースレーブ通信装置のアドレス設定ミスを防止する。【解決手段】スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置１と、前記マスター通信装置１に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置２と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置２ａと、を備えた通信システムにおいて、前記第１スレーブ通信装置２は、前記マスター通信装置１からの受信データを第２スレーブ通信装置２ａに中継するための中継手段と、前記マスター通信装置１からの受信データを前記マスター通信装置１に返送するための伝送路切り替え手段と、を備えた。【選択図】図１
2008278179.tif 000002
【特許請求の範囲】
【請求項１】
スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置と、前記マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置と、を備えた通信システムにおいて、
前記第１スレーブ通信装置は、前記マスター通信装置からの受信データを第２スレーブ通信装置に中継するための中継手段と、
前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とする通信システム。
【請求項２】
前記伝送路切り替え手段は、前記中継手段内に設けられていることを特徴とする請求項１記載の通信システム。
【請求項３】
マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置と、を備え、前記マスター通信装置は、前記第１および第２スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、
前記マスター通信装置が、前記アドレステーブルに基づいて前記第１スレーブ通信装置に割り付けるアドレスを含む第１のアドレス割付け用データを前記第１スレーブ通信装置に送信する第１ステップを実行し、
前記第１スレーブ通信装置が、前記マスター通信装置から送信された第１のアドレス割付け用データを前記第１スレーブ通信装置の記憶手段に記憶する第２のステップを実行し、前記第１のアドレス割付け用データを前記マスター通信装置に返送する第３ステップを実行し、
前記マスター通信装置が、前記アドレステーブルに基づいて前記第２スレーブ通信装置に割り付けるアドレスを含む第２のアドレス割付け用データを前記第２スレーブ通信装置に送信する第６ステップを実行し、
前記第１スレーブ通信装置が、前記マスター通信装置から送信された第２のアドレス割付け用データを前記第２スレーブ通信装置に中継する第７ステップを実行し、
前記第２スレーブ通信装置が、前記第１のスレーブ通信装置により中継された前記第２のアドレス割付け用データを、前記第２スレーブ通信装置の記憶手段に記憶する第８のステップを実行することを特徴とするアドレス割付方法。
【請求項４】
前記第１のアドレス割付け用データは、前記第１スレーブ通信装置に対するアドレス割付要求データと、前記第１スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、
前記第２のアドレス割付け用データは、前記第２スレーブ通信装置に対するアドレス割付要求データと、前記第２スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とする請求項３記載のアドレス割付方法。
【請求項５】
前記第１スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とする請求項３記載のアドレス割付方法。
【請求項６】
マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置と、前記第２スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第３スレーブ通信装置と、を備え、前記マスター通信装置は、前記第１および第２スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、
前記マスター通信装置が、前記アドレステーブルに基づいて前記第１スレーブ通信装置に割り付けるアドレスを含む第１のアドレス割付け用データを前記第１スレーブ通信装置に送信する第１ステップを実行し、
前記第１スレーブ通信装置が、前記マスター通信装置から送信された第１のアドレス割付け用データを前記第１スレーブ通信装置の記憶手段に記憶する第２のステップを実行し、前記第１のアドレス割付け用データを前記マスター通信装置に返送する第３ステップを実行し、
前記マスター通信装置が、前記アドレステーブルに基づいて前記第２スレーブ通信装置に割り付けるアドレスを含む第２のアドレス割付け用データを前記第２スレーブ通信装置に送信する第６ステップを実行し、
前記第１スレーブ通信装置が、前記マスター通信装置から送信された第２のアドレス割付け用データを前記第２スレーブ通信装置に中継する第７ステップを実行し、
前記第２スレーブ通信装置が、前記第１のスレーブ通信装置により中継された前記第２のアドレス割付け用データを、前記第２スレーブ通信装置の記憶手段に記憶する第８のステップを実行し、前記第２のアドレス割付け用データを前記マスター通信装置に返送する第９ステップを実行し、
前記マスター通信装置が、前記アドレステーブルに基づいて前記第３スレーブ通信装置に割り付けるアドレスを含む第３のアドレス割付け用データを前記第３スレーブ通信装置に送信する第１３ステップを実行し、
前記第１スレーブ通信装置が、前記マスター通信装置から送信される第３のアドレス割付け用データを前記第２スレーブ通信装置に中継する第１４ステップを実行し、
前記第２スレーブ通信装置が、前記第１スレーブ通信装置により中継された第３のアドレス割付け用データを前記第３スレーブ通信装置に中継する第１５ステップを実行することを特徴とするアドレス割付方法。
【請求項７】
前記第１のアドレス割付け用データは、前記第１スレーブ通信装置に対するアドレス割付要求データと、前記第１スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、
前記第２のアドレス割付け用データは、前記第２スレーブ通信装置に対するアドレス割付要求データと、前記第２スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、
前記第３のアドレス割付け用データは、前記第３スレーブ通信装置に対するアドレス割付要求データと、前記第３スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とする請求項６記載のアドレス割付方法。
【請求項８】
前記第１スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とする請求項３または６いずれかに記載のアドレス割付方法。
【請求項９】
前記マスター装置は、送信した前記アドレス情報が返送されない場合は、
所定時間経過後に、全てのスレーブ通信装置についてアドレス割付が完了したものと判断することを特徴とする請求項３または６いずれかに記載のアドレス割付方法。
【請求項１０】
前記アドレステーブルのデータは、予め前記マスター通信装置の上位装置から設定されることを特徴とする請求項３または６いずれかに記載のアドレス割付方法。
【請求項１１】
前記アドレステーブルのデータは、前記マスター通信装置が送信した前記アドレス情報がスレーブ通信装置から返送される度に、直前のアドレスデータに所定の値を加算または減算して求められることを特徴とする請求項３または６いずれかに記載のアドレス割付方法。
【請求項１２】
スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置にカスケード接続されて前記マスター通信装置とデータの送受信を行うスレーブ通信装置において、
前記マスター通信装置からの受信データを後段のスレーブ通信装置に中継するための中継手段と、
前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とするスレーブ通信装置。
【請求項１３】
請求項１２に記載のスレーブ通信装置を備えたことを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の通信装置がカスケード接続されて構成されたシステムにおける各装置でのデータ通信技術に関する。  
【背景技術】
【０００２】
伝送路に接続されたマスター通信装置とカスケード接続された複数のスレーブ通信装置は、マスター通信装置からのコマンドデータでスレーブ通信装置が動作し、動作状態をレスポンスデータとしてスレーブ通信装置から出力される。マスター通信装置と複数のスレーブ通信装置は伝送路にカスケードに接続されるためマスター通信装置から出力されたコマンドデータは、伝送路に接続されるすべてのスレーブ通信装置で受信される。しかし、コマンドデータは任意のスレーブ通信装置宛であるため、その他のスレーブ通信装置と区別するために、アドレス情報を持っている。このアドレス情報は通信装置が起動後、外部から入力される例えばロータリースイッチや、不揮発性メモリ上のデータ等がある。
一方で、通信装置の増設や保守点検時で、２次局の入れ替えを行う場合、入れ替えたスレーブ通信装置のアドレスを手動で設定する場合がある。この場合、設定を誤る場合や、アドレスを設定することを忘れる場合がある。
【０００３】
アドレスの誤設定を防止する例として、シリアルポートを介してカスケード接続され、各々装置固有の制御を専ら行う専用制御手段を有する複数の装置により構成されたシステムにおいて該複数の装置にそれぞれ搭載された通信装置であって、該各通信制御装置は、該通信制御装置を搭載した装置から見た場合のカスケード接続に係る他の装置の相対アドレスを決定する相対アドレス決定手段を有し、この相対アドレスでデータ通信を行う方法がある。
【０００４】
図５は従来の方法でアドレス割付行うための、送信データのヘッダ部の構成を示す図と、返信フローチャートと次段へ相対アドレス生成データを送信するための処理フローである。相対アドレスを決定するステップでは相対アドレスが割り付けられる通信制御装置で受信された前記送信データのヘッダ部の、フラグを１に設定し、段数データをカウンタデータ＋１に変更して送信元へ返信する。一方、相対アドレスを決定するデータを送信したホスト側では、相対アドレスが割り付けられた通信制御装置から返信されたデータを受信し、この受信データを基にアドレステーブルを更新するものである。また、前記相対アドレスが割り付けられる通信制御装置がホスト側以外の通信制御装置へ返信処理を行うために、別の通信処理が開始されている。
【特許文献１】特開平１１−３２１０２７（第２１頁、図２７、図２８、図２９）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５に示すような通信装置では、相対アドレスが割り付けられる通信制御装置側でデータの加工を行うため、相対アドレスを管理するホスト側で任意のアドレスを決定出来ない問題や、相対アドレスが割り付けられる通信制御装置側で誤ってアドレスを二重に設定した場合でも、アドレス割付が正常に終了するという問題があった。
また、ホスト局以外への相対アドレスが割付けの返信データを送信するための処理も別に行う必要があるため煩雑な処理となる問題があった。
本発明はこのような問題点に鑑みてなされたものであり、マスター通信装置がアドレステーブル決定を管理し、スレーブ通信装置は受信したデータから自局アドレス抽出すると同時に、スレーブ通信装置でアドレスを割り付ける場合の煩雑な処理をなくすことができる通信装置のアドレス割付装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するため、本発明は、次のようにしたのである。
請求項１に記載の発明は、スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置と、前記マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置と、を備えた通信システムにおいて、前記第１スレーブ通信装置は、前記マスター通信装置からの受信データを第２スレーブ通信装置に中継するための中継手段と、前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とするものである。
請求項２に記載の発明は、前記伝送路切り替え手段は、前記中継手段内に設けられていることを特徴とするものである。
請求項３に記載の発明は、マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置と、を備え、前記マスター通信装置は、前記第１および第２スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、前記マスター通信装置が、前記アドレステーブルに基づいて前記第１スレーブ通信装置に割り付けるアドレスを含む第１のアドレス割付け用データを前記第１スレーブ通信装置に送信する第１ステップを実行し、前記第１スレーブ通信装置が、前記マスター通信装置から送信された第１のアドレス割付け用データを前記第１スレーブ通信装置の記憶手段に記憶する第２のステップを実行し、前記第１のアドレス割付け用データを前記マスター通信装置に返送する第３ステップを実行し、前記マスター通信装置が、前記アドレステーブルに基づいて前記第２スレーブ通信装置に割り付けるアドレスを含む第２のアドレス割付け用データを前記第２スレーブ通信装置に送信する第６ステップを実行し、前記第１スレーブ通信装置が、前記マスター通信装置から送信された第２のアドレス割付け用データを前記第２スレーブ通信装置に中継する第７ステップを実行し、前記第２スレーブ通信装置が、前記第１のスレーブ通信装置により中継された前記第２のアドレス割付け用データを、前記第２スレーブ通信装置の記憶手段に記憶する第８のステップを実行することを特徴とするものである。
請求項４に記載の発明は、前記第１のアドレス割付け用データは、前記第１スレーブ通信装置に対するアドレス割付要求データと、前記第１スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、前記第２のアドレス割付け用データは、前記第２スレーブ通信装置に対するアドレス割付要求データと、前記第２スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とするものである。
請求項５に記載の発明は、前記第１スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とするものである。
請求項６に記載の発明は、マスター通信装置に接続されて前記マスター通信装置とデータの送受信を行う第１スレーブ通信装置と、前記第１スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第２スレーブ通信装置と、前記第２スレーブ通信装置に接続されて前記マスター通信装置とデータの送受信を行う第３スレーブ通信装置と、を備え、前記マスター通信装置は、前記第１および第２スレーブ通信装置のアドレスを管理するアドレステーブルを記憶する記憶手段を備えた通信システムにおいて、前記マスター通信装置が、前記アドレステーブルに基づいて前記第１スレーブ通信装置に割り付けるアドレスを含む第１のアドレス割付け用データを前記第１スレーブ通信装置に送信する第１ステップを実行し、前記第１スレーブ通信装置が、前記マスター通信装置から送信された第１のアドレス割付け用データを前記第１スレーブ通信装置の記憶手段に記憶する第２のステップを実行し、前記第１のアドレス割付け用データを前記マスター通信装置に返送する第３ステップを実行し、前記マスター通信装置が、前記アドレステーブルに基づいて前記第２スレーブ通信装置に割り付けるアドレスを含む第２のアドレス割付け用データを前記第２スレーブ通信装置に送信する第６ステップを実行し、前記第１スレーブ通信装置が、前記マスター通信装置から送信された第２のアドレス割付け用データを前記第２スレーブ通信装置に中継する第７ステップを実行し、前記第２スレーブ通信装置が、前記第１のスレーブ通信装置により中継された前記第２のアドレス割付け用データを、前記第２スレーブ通信装置の記憶手段に記憶する第８のステップを実行し、前記第２のアドレス割付け用データを前記マスター通信装置に返送する第９ステップを実行し、前記マスター通信装置が、前記アドレステーブルに基づいて前記第３スレーブ通信装置に割り付けるアドレスを含む第３のアドレス割付け用データを前記第３スレーブ通信装置に送信する第１３ステップを実行し、前記第１スレーブ通信装置が、前記マスター通信装置から送信される第３のアドレス割付け用データを前記第２スレーブ通信装置に中継する第１４ステップを実行し、前記第２スレーブ通信装置が、前記第１スレーブ通信装置により中継された第３のアドレス割付け用データを前記第３スレーブ通信装置に中継する第１５ステップを実行することを特徴とするものである。
請求項７に記載の発明は、前記第１のアドレス割付け用データは、前記第１スレーブ通信装置に対するアドレス割付要求データと、前記第１スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、前記第２のアドレス割付け用データは、前記第２スレーブ通信装置に対するアドレス割付要求データと、前記第２スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であり、前記第３のアドレス割付け用データは、前記第３スレーブ通信装置に対するアドレス割付要求データと、前記第３スレーブ通信装置の所定の初期アドレスと、が少なくとも付加された情報であることを特徴とするものである。
請求項８に記載の発明は、前記第１スレーブ通信装置は、電源投入後または初期化後は、前記マスター通信装置から送信されたデータを前記マスター通信装置に折り返して返送することを特徴とするものである。
請求項９に記載の発明は、前記マスター装置は、送信した前記アドレス情報が返送されない場合は、所定時間経過後に、全てのスレーブ通信装置についてアドレス割付が完了したものと判断することを特徴とするものである。
請求項１０に記載の発明は、前記アドレステーブルのデータは、予め前記マスター通信装置の上位装置から設定されることを特徴とするものである。
請求項１１に記載の発明は、前記アドレステーブルのデータは、前記マスター通信装置が送信した前記アドレス情報がスレーブ通信装置から返送される度に、直前のアドレスデータに所定の値を加算または減算して求められることを特徴とするものである。
請求項１２に記載の発明は、スレーブ通信装置のアドレスを管理するアドレステーブルを記憶した記憶手段を備えたマスター通信装置にカスケード接続されて前記マスター通信装置とデータの送受信を行うスレーブ通信装置において、前記マスター通信装置からの受信データを後段のスレーブ通信装置に中継するための中継手段と、前記マスター通信装置からの受信データを前記マスター通信装置に返送するための伝送路切り替え手段と、を備えたことを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載のスレーブ通信装置を備えたことを特徴とするものである。
【発明の効果】
【０００７】
請求項１、２、１２、１３に記載の発明によると、伝送データを中継する手段と、伝送データを折り返す伝送路切り替え手段と、を備えているため、カスケード接続されるスレーブ装置のアドレスを上流側から順に割り付けることができる。
請求項３、４、６、７に記載の発明によると、マスター通信装置がスレーブ通信装置の割付アドレスを決定した後にコマンドとレスポンスを交換する通信に移行するため、誤ったアドレスが割り付けられることがない。
請求項５、８に記載の発明によると、スレーブ通信装置は電源投入後あるいは初期化時に必ず伝送路切り替え手段が折り返し状態となっているため、スレーブ通信装置はアドレス割付が終わるまで、次の通信ステップに移行しない。また、折り返しが行われているとき、他方へ送信しないため特別な処理を必要としない。
請求項９に記載の発明によると、一定時間待って返信がない場合にはアドレス割付が終了したことを検出できるので、特別な処理を必要とせずにアドレス割付の終了を簡単な処理で行うことできる。
請求項１０、１１に記載の発明によると、マスター通信装置で割り付けるべきアドレスを決定できるため任意のアドレスを決定できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の方法の具体的実施例について、図に基づいて説明する。以下、異なる図においても同じ器具符号を持つものは、同一の内容を示している。
【実施例１】
【０００９】
図１は、本発明の方法を適用する通信装置の構成を示すブロック図である。
図１ではマスター通信装置１とスレーブ通信装置２が伝送路３によって接続されている。マスター通信装置１は、ＣＰＵ１４０内部に伝送路３に接続される全てのスレーブ通信装置のアドレスを管理するためのアドレステーブル１５０を記憶している。ここで、アドレステーブルは、伝送路に接続されるスレーブ局の順番を示す番号（左欄）と、アドレスデータを表すスレーブ番号（右欄）と、が格納されている。なお、アドレステーブル１５０は、ＣＰＵ１４０内部でなくとも、ＣＰＵ１４０からアクセス可能な任意の記憶手段に記憶されていればよい。
また、スレーブ通信装置２はＣＰＵ２４０内部に自局のアドレスデータを格納するためのアドレス格納レジスタ２５０（記憶手段）を具備している。
なお、本例ではアドレステーブルをＣＰＵ内部に実装しているが、ＣＰＵ外部に専用のメモリとして実装しても良い。また、アドレステーブルのスレーブ番号は、マスター通信装置の上位装置から任意のものを設定してもよい。また、後述するスレーブ装置で、アドレスデータが折り返されて返送される度に、直前のアドレスデータに所定の値を加算または減算して求めるようにしても良い。
【００１０】
マスター通信装置１は、トランシーバ１１１、１１２を介して伝送路３に接続され、前記トランシーバ１１１とＣＰＵ  １４０の間には、伝送路３から受信する伝送データとＣＰＵ  １４０の動作クロックの差を吸収するためのＲｘＦＩＦＯ１３１、ＣＰＵ１４０の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのＴｘＦＩＦＯ１２１が接続され、同様にトランシーバ１１２とＣＰＵ１４０間にＴｘＦＩＦＯ１３２とＲｘＦＩＦＯ１２２が接続されている。ここで、ＲｘＦＩＦＯ１２２の出力端とＴｘＦＩＦＯ１２１の入力端は接続され、トランシーバ１１２が受信したデータは、ＲｘＦＩＦＯ１２２とＴｘＦＩＦＯ１２１を中継路としてトランシーバ１１１へと転送される。同様に、ＲｘＦＩＦＯ１３１の出力端とＴｘＦＩＦＯ１３２の入力端が接続されていて、トランシーバ１１１からトランシーバ１１２への中継路として使用される。
【００１１】
スレーブ通信装置２は、トランシーバ２１１、２１２を介して伝送路３に接続され、前記トランシーバ２１１とＣＰＵ  ２４０の間には、伝送路３から受信する伝送データとＣＰＵ  ２４０の動作クロックの差を吸収するためのＲｘＦＩＦＯ  ２３１、ＣＰＵ  ２４０の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのＴｘＦＩＦＯ２２１が接続され、同様にトランシーバ２１２とＣＰＵ２４０間にＲｘＦＩＦＯ  ２２２とＴｘＦＩＦＯ２３２が接続されている。スレーブ通信装置には、中継路を切断し受信した伝送データを受信元に折り返す切り替え器２２３および２３３を具備している。前記切り替え器は、電源投入後または初期化後、受信した伝送データを受信元に折り返す状態に保持されており、アドレス格納レジスタ２５０は初期値が格納されている。アドレス割付が実行されるとＣＰＵ２４０はアドレス割付用データからアドレスデータを抽出し、アドレス格納レジスタ２５０へ格納すると前記切り替え器（伝送路切り替え手段）を中継路に切り替える。
替え器を中継路に切り替えると、ＲｘＦＩＦＯ２３１の出力端とＴｘＦＩＦＯ２３２の入力端、および、ＲｘＦＩＦＯ２２２の出力端とＴｘＦＩＦＯ２２１がそれぞれ接続される、２つのトランシーバ間で受信した伝送データは相互に中継される接続となる。更に、前記切り替え器はアドレス割付用に受信元折り返しとなっている場合と通常動作時の中継路に設定されている場合とで、同じ段数のＦＩＦＯを通過する様になっている。
なお、折り返し用の切り替え器を中継経路に実装するのはスレーブ通信装置のみとしたが、マスター通信装置にも実装して回路構成を統一しても良い。
【００１２】
図２は本発明を適用した通信システムの例である。
本例では４台の通信装置が伝送路に直列に接続されている。アドレスを管理するのがマスター通信装置１である。スレーブ通信装置は図１のスレーブ通信装置２と同様のブロック図からなる。
なお、マスター通信装置とスレーブ通信装置の回路構成が統一されている場合は、マスター通信装置を、スレーブ通信装置として機能させることも可能である。この場合、マスター通信装置のアドレステーブルは、スレーブ通信装置の自局アドレスを格納するアドレス格納レジスタとして機能することとなる。
また、本例ではマスター通信装置１を伝送路の末端となる様に接続しているが、図１で説明した通り、マスター通信装置１も中継機能を実装しているので、伝送路の途中に接続しても良い。
【００１３】
図３は本発明のアドレス割付手順を示すシーケンスチャートである。図３には、通信シーケンスに加えて各装置の動作の流れも記載している。
はじめに、マスター通信装置１が第１スレーブ通信装置２ａのアドレスを割り付ける場合を説明する。マスター通信装置１は予め設定されたアドレステーブル情報のもとに、アドレス割付対象となるスレーブ通信装置２ａのアドレス＃１を格納したアドレス割付け用データを送信（Ｓ１）する。スレーブ通信装置２ａの切り替え器は、電源投入後または初期化後、受信した伝送データを受信元に折り返す状態に保持されている。ＣＰＵ２４０はアドレス割付用データからアドレスデータ＃１を抽出し、アドレス格納レジスタ２５０へ格納（Ｓ２）し、前記切り替え器を中継路に切り替えて、前記アドレス割付け用データを折り返す（Ｓ３）。マスター通信装置１は前記スレーブ通信装置２ａからの折り返しデータを受信すると、＃１のアドレス割付完了を検出する（Ｓ４）。
次に、マスター通信装置１は次のアドレス＃２をアドレステーブルから選択する（Ｓ５）。そして、（Ｓ１）と同様に第２スレーブ通信装置２ｂのアドレス＃２を格納したアドレス割付け用データを送信（Ｓ６）する。なお、ここで、マスター通信装置に具備されるアドレステーブルの全データは、予め設定されたデータであってもよいし、次のアドレスの選択時に前記アドレスデータに固定値を加算あるいは減算しても良い。
図３にはマスター通信装置１が第２、第３スレーブ通信装置２ｂおよび２ｃのアドレス割付を行う場合のシーケンスを記載しているが、以降、前述の手順と同じため説明は省略する。
【００１４】
次にアドレスを割付けられるスレーブ通信装置２の動作について説明する。
スレーブ通信装置２は電源投入後または初期化後は前記切り替え器が、折り返しの状態となっている。この状態で、アドレス割付用データを受信すると、このデータが送信元折り返されると同時に、ＣＰＵ２４０へ前記アドレス割付用データが受信される。ＣＰＵ２４０は前記アドレス割付用データからアドレスデータを抽出し、これをアドレス格納レジスタ２５０へ格納すると同時に、切り替え器を中継路に切り替える。切り替え器を中継路に切り替えたことで、次段へアドレス割付け用データを中継するための準備をするのである。  
【００１５】
図４（ａ）は、マスター通信装置１が送信するアドレス割付用データの例である。データには、送信先アドレス６０１、送信元アドレス６０２、データタイプ６０３、データ長６０４、アドレスデータ６０５に加えて伝送データの誤りを検出するＦＣＳ６０６（Ｆｒａｍｅ  Ｃｈｅｃｋ  Ｓｅｑｕｅｎｃｅ）がある。本例では、データタイプ６０３にてアドレス割付要求と通常通信（コマンド／レスポンス；図４（ｂ））を識別する。ここで、アドレス割付時、送信先アドレス６０１には、特定のアドレスが設定されている。これは、スレーブ通信装置２のアドレス格納レジスタ２５０の初期と一致する値である。このため、アドレス割付用データの送信先アドレスがアドレス格納レジスタ値と一致し、ＣＰＵ２４０は自局への受信データであることを認識するのである。こうして自局への受信データを認識したＣＰＵ２４０は受信データのタイプデータからアドレス割付要求を識別し、アドレスデータを前記アドレス格納レジスタへ格納する。
【００１６】
このように、電源投入時や初期化時に、前記、替え器が、折り返しの状態となっているため、切り替え器の接続に複雑な処理は不要である。２つのトランシーバ間がクロックの差分を吸収するだけのＲｘＦＩＦＯとＴｘＦＩＦＯとで接続された中継路を持つので、伝送路と通信装置が直列に接続された通信システムでも、全ての通信装置のアドレスを割り付けることができるのである。また、アドレスを割り付けるために複数の通信装置に実装が必要なのはＲｘＦＩＦＯとＴｘＦＩＦＯ間の切り替え器のみのため、簡単な回路で低コストに実現できるのである。
【００１７】
なお、本発明は、マスタースレーブ構成の制御装置についても容易に適用することが可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の方法を適用する通信装置の構成を示すブロック図である。
【図２】本発明の適用した通信システムの例である。
【図３】本発明のアドレス割付手順を示すシーケンスチャートである。
【図４】本発明のアドレス割付用伝送データのフォーマットである。
【図５】従来の方法を適用したアドレス割付を示すシーケンスチャートである。
【符号の説明】
【００１９】
１  マスター通信装置
２  スレーブ通信装置
２ａ  第１スレーブ通信装置
２ｂ  第２スレーブ通信装置
２ｃ  第３スレーブ通信装置
３  伝送路
１１１、１１２、２１１、２１２  トランシーバ
１２１、１３２、２２１、２３２  ＴｘＦＩＦＯ
１２２、１３１、２２２、２３１  ＲｘＦＩＦＯ
１４０、２４０  ＣＰＵ
１５０  アドレステーブル
２５０  アドレス格納レジスタ（記憶手段）
２２３、２３３  切り替え器（伝送路切り替え手段）
６０１  送信先アドレス
６０２  送信元アドレス
６０３  タイプ
６０４  データ長
６０５  アドレスデータ
６０６  ＦＣＳ（Ｆｌａｍｅ  Ｃｈｅｃｋ  Ｓｅｑｕｅｎｃｅ）
【図１】
2008278179.tif 000003
【図２】
2008278179.tif 000004
【図３】
2008278179.tif 000005
【図４】
2008278179.tif 000006
【図５】
2008278179.tif 000007