(57)【要約】【課題】同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供すること。【解決手段】シンボル同期回路は、戻し段数決定部１０４を有し、可変遅延器１０１から左端信号１０９及び右端信号１１０を取り出す。左端信号１０９と右端信号１１０は、クロック信号１０７をそれぞれ異なる遅延段数により遅延させた信号である。遅延段数とは、クロック信号１０７を遅らせるために通過させた遅延素子の個数を意味する。戻し段数決定部１０４は、左端信号１０９と右端信号１１０の位相差がクロック周期の自然数倍の時間に最も近くなるときの、左端信号１０９と右端信号１１０のそれぞれの遅延段数の差を、戻し段数として算出する。巡回制御部１０３は、戻し段数決定部１０４から指示される段数に基づいて戻し処理を行なう。【選択図】図１
2008245273.tif 000002
【特許請求の範囲】
【請求項１】
データ識別部と、可変遅延器と、位相比較器と、巡回制御部と、戻し段数決定部と、を備え、
前記巡回制御部から出力される遅延制御信号が指定する段数Ｎｃを０以上の整数とし、
前記可変遅延器から出力される左端信号の信号数ｋを１以上の整数とし、ｉを１以上ｋ以下の整数とし、Ｎｌ（ｉ）を０以上の整数とし、
前記可変遅延器から出力される右端信号の信号数ｍを１以上の整数とし、ｊを１以上ｍ以下の整数とし、Ｎｒ（ｊ）を０以上の整数とし、
すべてのｉとｊに対して、Ｎｌ（ｉ）＜Ｎｒ（ｊ）とし、Ｄを前記可変遅延器が有する遅延素子の単位遅延時間とし、
前記可変遅延器は、
前記遅延制御信号が指定する段数Ｎｃに基づいて、クロック信号をＮｃ×Ｄだけ遅延させた同期クロック信号を出力し、
前記クロック信号をＮｌ（ｉ）×Ｄだけ遅延させた信号を前記左端信号として出力し、
前記クロック信号をＮｒ（ｊ）×Ｄだけ遅延させた信号を前記右端信号として出力し、
前記位相比較器は、データ信号と前記同期クロック信号の位相差を検出して、当該検出結果に応じた位相差信号を出力し、
前記巡回制御部は、前記位相差信号に基づいて、前記同期クロック信号が前記データ信号に同期する段数Ｎｃを指定する前記遅延制御信号を出力し、前記戻し段数決定部から出力される戻し段数信号に基づいて、前記可変遅延器の制御範囲を越えないように戻し処理を行い、
前記戻し段数決定部は、前記左端信号と前記右端信号の位相差Ｎｒ（ｊ）×Ｄ−Ｎｌ（ｉ）×Ｄがクロック周期の自然数倍の時間に最も近い、（ｉ、ｊ）の組み合わせ（ｉmｉｎ、ｊmｉｎ）を決定し、そのときの左端信号と右端信号の段数の差Ｎｒ（ｊｍｉｎ）−Ｎｌ（ｉｍｉｎ）を示す前記戻し段数信号を出力し、
前記データ識別部は、前記同期クロック信号のタイミングに基づいて前記データ信号の値を識別して、識別データ信号を出力することを特徴とするシンボル同期回路。
【請求項２】
請求項１に記載のシンボル同期回路であって、
前記戻し段数決定部は、すべての前記左端信号と前記右端信号の位相差を同時に検出するため、ｋ×ｍ個の位相比較器を有することを特徴とするシンボル同期回路。
【請求項３】
請求項１に記載のシンボル同期回路であって、
前記戻し段数信号及び前記遅延制御信号に基づいてモード切替信号を出力するモード切替部を備え、
前記戻し段数決定部は、前記モード切替信号により前記戻し処理の実行を指示された時だけ前記戻し処理を行うよう前記巡回制御部を制御することを特徴とするシンボル同期回路。
【請求項４】
請求項１に記載のシンボル同期回路であって、
前記可変遅延器が、
ｋ本の前記左端信号の中からいずれか１つを選んだ選択左端信号と、
ｍ本の前記右端信号の中からいずれか１つを選んだ選択右端信号とを出力し、
前記戻し段数決定部は、前記選択左端信号と前記選択右端信号の位相差を順次検出する１つの位相比較器を有することを特徴とするシンボル同期回路。
【請求項５】
請求項１に記載のシンボル同期回路であって、
前記戻し段数決定部は、ｋ本の前記左端信号及びｍ本の前記右端信号の中から、前記データ信号の伝送レートを示すレート切替信号が示す伝送レートに対応した信号だけをそれぞれ選び、選択された左端信号と右端信号の段数の差を示す前記戻し段数信号を出力することを特徴とするシンボル同期回路。
【請求項６】
請求項３に記載のシンボル同期回路であって、
前記モード切替信号は、同期モード及び調整モードのいずれかの動作モードを指示し、
前記位相比較器は、
前記モード切替信号によって前記同期モードが指示されたときは、前記データ信号と前記同期クロック信号の位相差を示す第１の位相差信号を出力し、
前記モード切替信号によって前記調整モードが指示されたときは、前記左端信号と前記右端信号の位相差を示す第２の位相差信号を出力し、
前記第１の位相差信号に応じて、前記戻し段数決定部は動作せず、前記巡回制御部は動作し、
前記第２の位相差信号に応じて、前記巡回制御部は動作せず、前記戻し段数決定部は動作することを特徴とするシンボル同期回路。
【請求項７】
請求項１に記載のシンボル同期回路であって、
前記位相比較器は、矩形波である前記左端信号及び前記右端信号のいずれかを、電圧ピークを有する波形の信号に変換する波形変換部を有することを特徴とするシンボル同期回路。
【請求項８】
請求項１に記載のシンボル同期回路であって、
前記戻し段数信号を変換して温度情報信号を出力する温度テーブル部を備えたことを特徴とするシンボル同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なるクロック源で動作する複数の装置間でデータを送受信する伝送システムにおいて、受信側のクロック信号の遅延を動的に制御することで、データ信号とのタイミングを一致させ、同期したクロック信号に基づいてデータを識別するシンボル同期回路に関する。
【背景技術】
【０００２】
図２７は、従来のシンボル同期回路を示すブロック図である。図２７に示すシンボル同期回路は、２系統の同期回路を備え、クロック信号の遅延を制御するための制御値が限界値を越えたとき他系の同期回路に切り替えることで、可変遅延器の制御範囲を越えないように動作する（例えば、特許文献１参照）。
【０００３】
当該シンボル同期回路は、第１及び第２の同期クロックのいずれかひとつがデータ信号と同期するように、クロック信号の遅延を動的に制御する。第１の同期クロック１１がデータ信号１０に同期している場合、選択手段１３は第１の同期クロック１１を選択し、選択クロック１４として出力する。第１の同期クロック１１が遅延制御の限界値を越えたとき、第２の同期クロック１２は、第１の同期クロック１１より進んだ位相でデータ信号１０に同期するように制御される。第２の同期クロック１２がデータ信号１０に同期したとき、選択手段１３は第２の同期クロック１２を選択し、選択クロック１４として出力する。第２の同期クロック１２が遅延制御の限界値を越えたときには、第２の同期クロック１２から第１の同期クロック１１に同様の手順で切り替えられる。以下、再び第１の同期クロック１１から第２の同期クロック１２へ、そして第２の同期クロック１２から第１の同期クロック１１へと切り替え処理が交互に繰り返される。
【０００４】
図２８は、遅延同期ループ回路を利用した従来のシンボル同期回路を示すブロック図である。図２８に示すシンボル同期回路は、１系統の同期回路を用い、遅延制御値が巡回するように制御することで、可変遅延器の制御範囲を越えないように動作する（例えば、特許文献２参照）。なお、当該シンボル同期回路は、クロック信号の周波数と位相を獲得するための遅延同期ループ回路であるが、簡単な変更を加えることでシンボル同期回路として利用可能であることは当業者であれば容易に想到できる。
【０００５】
図２９は、図２８に示すシンボル同期回路が備える巡回制御手段２１の動作を示す状態遷移図である。巡回制御手段２１は、データ信号２０と同期クロック信号２３の位相差が最小となるよう可変遅延器２２を制御する。図２９に示す各状態ノード内に書かれた数字は、可変遅延器２２の遅延制御値を示す。図２９に示す例では、可変遅延器２２の制御範囲は０から７である。可変遅延器２２の入出力遅延時間は、単位遅延時間に遅延制御値を乗算した値に等しい。
【０００６】
遅延制御値の更新方法を以下に述べる。データ信号２０に比べ同期クロック信号２３の位相が進んでいる場合は遅延制御値を１増やし、データ信号２０に比べ同期クロック信号２３の位相が遅れている場合は遅延制御値を１減らし、データ信号２０と同期クロック信号２３の位相差がない場合は遅延制御値を変更しない。但し、現在の遅延制御値が０又は７のときに、限界値を越える方向に制御する場合は、８段の戻し処理を行なう。すなわち、遅延量を遅延制御値７からさらに増やす場合、仮に単純に１増やすと８となり限界値である７を越えてしまう。したがって、１増やした８から戻し段数の８を差し引いて０にする。一方、遅延量を遅延制御値０からさらに減らす場合、仮に単純に１減らすと−１となり限界値である０を越えてしまう。したがって、１増やした−１に戻し段数の８を足して７にする。こうして図２９に示すように、制御可能な両端である０と７をつないで輪にすることで巡回的に制御することができる。なお、戻し時間は、可変遅延器２２の単位遅延時間と戻し段数を乗算した値に等しい。戻し段数は、戻し時間とクロック周期の自然数倍の時間が出切る限り一致するよう設計される。可変遅延器２２の内部構成としては、遅延素子が多段接続され、任意の素子の出力をセレクタで選択して出力する構成となっている。
【０００７】
【特許文献１】特許第３００１８３６号明細書
【特許文献２】特許第３５６４３９２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、図２７に示したシンボル同期回路は同期回路を２系統備えるため、回路規模が大きくなってしまう。また、図２８に示したシンボル同期回路が備える同期回路は１系統だけであるが、温度変化等による遅延素子の遅延時間の変動により戻し時間がクロック周期の自然数倍の時間からかけ離れる結果、戻し処理を行なった瞬間のクロック位相ずれが増大する。
【０００９】
本発明の目的は、同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、データ識別部と、可変遅延器と、位相比較器と、巡回制御部と、戻し段数決定部と、を備え、前記巡回制御部から出力される遅延制御信号が指定する段数Ｎｃを０以上の整数とし、前記可変遅延器から出力される左端信号の信号数ｋを１以上の整数とし、ｉを１以上ｋ以下の整数とし、Ｎｌ（ｉ）を０以上の整数とし、前記可変遅延器から出力される右端信号の信号数ｍを１以上の整数とし、ｊを１以上ｍ以下の整数とし、Ｎｒ（ｊ）を０以上の整数とし、すべてのｉとｊに対して、Ｎｌ（ｉ）＜Ｎｒ（ｊ）とし、Ｄを前記可変遅延器が有する遅延素子の単位遅延時間とし、前記可変遅延器は、前記遅延制御信号が指定する段数Ｎｃに基づいて、クロック信号をＮｃ×Ｄだけ遅延させた同期クロック信号を出力し、前記クロック信号をＮｌ（ｉ）×Ｄだけ遅延させた信号を前記左端信号として出力し、前記クロック信号をＮｒ（ｊ）×Ｄだけ遅延させた信号を前記右端信号として出力し、前記位相比較器は、データ信号と前記同期クロック信号の位相差を検出して、当該検出結果に応じた位相差信号を出力し、前記巡回制御部は、前記位相差信号に基づいて、前記同期クロック信号が前記データ信号に同期する段数Ｎｃを指定する前記遅延制御信号を出力し、前記戻し段数決定部から出力される戻し段数信号に基づいて、前記可変遅延器の制御範囲を越えないように戻し処理を行い、前記戻し段数決定部は、前記左端信号と前記右端信号の位相差Ｎｒ（ｊ）×Ｄ−Ｎｌ（ｉ）×Ｄがクロック周期の自然数倍の時間に最も近い、（ｉ、ｊ）の組み合わせ（ｉmｉｎ、ｊmｉｎ）を決定し、そのときの左端信号と右端信号の段数の差Ｎｒ（ｊｍｉｎ）−Ｎｌ（ｉｍｉｎ）を示す前記戻し段数信号を出力し、前記データ識別部は、前記同期クロック信号のタイミングに基づいて前記データ信号の値を識別して、識別データ信号を出力するシンボル同期回路を提供する。
【００１１】
このシンボル同期回路は、同期回路を１系統のみ備え、かつ遅延素子の遅延量の変動に応じて戻し段数を調整し、クロック周期の自然数倍の時間に最も近い戻し段数を選ぶため、戻し処理の際のクロック位相ずれが温度等の環境変動により増大することを防止する。なお、左端信号及び右端信号を同時にパラレルに位相差の計算を行う、順番にセレクタで切り替えながら位相差の計算を行うかは限定しない
【００１２】
上記シンボル同期回路では、前記戻し段数決定部は、すべての前記左端信号と前記右端信号の位相差を同時に検出するため、ｋ×ｍ個の位相比較器を有する。
【００１３】
上記構成では、右端信号と左端信号の位相差を同時に計算するため、右端信号及び左端信号をひとつずつ切り替えしながらなくてよい分、制御が簡単である
【００１４】
上記シンボル同期回路は、前記戻し段数信号及び前記遅延制御信号に基づいてモード切替信号を出力するモード切替部を備え、前記戻し段数決定部は、前記モード切替信号により前記戻し処理の実行を指示された時だけ前記戻し処理を行うよう前記巡回制御部を制御する。
【００１５】
上記構成では、少ない消費電力で動作する。
【００１６】
上記シンボル同期回路では、前記可変遅延器が、ｋ本の前記左端信号の中からいずれか１つを選んだ選択左端信号と、ｍ本の前記右端信号の中からいずれか１つを選んだ選択右端信号とを出力し、前記戻し段数決定部は、前記選択左端信号と前記選択右端信号の位相差を順次検出する１つの位相比較器を有する。
【００１７】
上記構成では、左端信号及び右端信号の組を順番にセレクタで切り替えながら位相差の計算を行うが、戻し段数の候補数が多い場合であっても、左端・右端比較用の位相比較器が１個ですむ。なお、ｋ＝１の場合、選択左端信号は左端信号そのものであり、ｍ＝１の場合、選択右端信号は右端信号そのものである。
【００１８】
上記シンボル同期回路では、前記戻し段数決定部は、ｋ本の前記左端信号及びｍ本の前記右端信号の中から、前記データ信号の伝送レートを示すレート切替信号が示す伝送レートに対応した信号だけをそれぞれ選び、選択された左端信号と右端信号の段数の差を示す前記戻し段数信号を出力する。
【００１９】
上記構成では、データ信号の伝送レートに対し可能性のある左端信号及び右端信号だけを選んで戻し段数を計算するため、無駄な計算が省ける。
【００２０】
上記シンボル同期回路では、前記モード切替信号は、同期モード及び調整モードのいずれかの動作モードを指示し、前記位相比較器は、前記モード切替信号によって前記同期モードが指示されたときは、前記データ信号と前記同期クロック信号の位相差を示す第１の位相差信号を出力し、前記モード切替信号によって前記調整モードが指示されたときは、前記左端信号と前記右端信号の位相差を示す第２の位相差信号を出力し、前記第１の位相差信号に応じて、前記戻し段数決定部は動作せず、前記巡回制御部は動作し、前記第２の位相差信号に応じて、前記巡回制御部は動作せず、前記戻し段数決定部は動作する。
【００２１】
上記構成では、シンボル同期回路全体で、位相比較器を１個設ければ良い。
【００２２】
上記シンボル同期回路では、前記位相比較器は、矩形波である前記左端信号及び前記右端信号のいずれかを、電圧ピークを有する波形の信号に変換する波形変換部を有する。
【００２３】
上記構成では、矩形波のフラットな部分をＬＰＦ等で山形・谷形に加工することで、位相比較器がデータ信号入力の電圧レベルからタイミングを抽出するようなタイプであっても実現できる。
【００２４】
上記シンボル同期回路は、前記戻し段数信号を変換して温度情報信号を出力する温度テーブル部を備える。
【００２５】
上記構成では、シンボル同期回路と同じ半導体チップ内に組み込まれており、かつ温度変化で特性が変動するような回路の特性を補正するための温度情報信号を出力することができる。
【発明の効果】
【００２６】
本発明に係るシンボル同期回路によれば、同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について、図面を参照して説明する。
【００２８】
（第１の実施形態）
図１は、第１の実施形態のシンボル同期回路を示すブロック図である。図１に示すように、第１の実施形態のシンボル同期回路は、データ識別部１００と、可変遅延器１０１と、位相比較器１０２と、巡回制御部１０３と、戻し段数決定部１０４とを備える。図１に示された符号１０５はデータ信号であり、符号１０６は識別データ信号であり、符号１０７はクロック信号であり、符号１０８は同期クロック信号であり、符号１０９は左端信号であり、符号１１０は右端信号であり、符号１１１は可変遅延器１０１に対し遅延量を指示する遅延制御信号であり、符号１１２は巡回制御部１０３に対し戻し段数を指示する戻し段数信号であり、符号１１３は位相差信号である。
【００２９】
可変遅延器１０１は、クロック信号１０７を遅延させて同期クロック信号１０８を出力する。データ識別部１００は、同期クロック信号１０８のタイミングに基づいてデータ信号１０５の値を識別し、識別データ信号１０６として出力する。位相比較器１０２は、データ信号１０５と同期クロック信号１０８との位相差を検出し、同期クロック１０８の位相がデータ信号１０５の位相より進んでいるか遅れているかの検出結果に応じた位相差信号１１３を出力する。
【００３０】
巡回制御部１０３は、位相差信号１１３に基づいて遅延制御信号１１１の値を増減させ、同期クロック１０８とデータ信号１０５の同期を取る。また、巡回制御部１０３は、戻し段数信号１１２に基づいて、可変遅延器１０１の制御範囲を越えないように戻し処理を行なう。
【００３１】
左端信号１０９と右端信号１１０は、クロック信号１０７を、それぞれ異なる遅延段数により遅延させた信号である。遅延段数とは、クロック信号１０７を遅延させるために単数又は複数の遅延素子を通過させた際の、遅延素子の個数を意味する。戻し段数決定部１０４は、左端信号１０９と右端信号１１０の位相差がクロック周期の自然数倍の時間に最も近くなるときの、左端信号１０９と右端信号１１０のそれぞれの遅延段数の差を算出し、戻し段数信号１１２として巡回制御部１０３に指示する。
【００３２】
図２は、可変遅延器１０１及び戻し段数決定部１０４の内部構成を示すブロック図である。図２に示す符号２００は、８段の遅延素子を従属接続した遅延器である。符号２０１は、８ビットの入力ラインと１ビットの出力ラインを有し、遅延制御信号１１１が指示する値に従って、８ビットの入力のうち１つを選択して出力するセレクタである。符号２０２は、左端信号１０９と右端信号１１０の位相差の大きさを出力する位相比較器である。Ｒ１、Ｒ２及びＲ３は、右端信号１１０の各ビット信号である。Ｐ１、Ｐ２及びＰ３は、位相比較器２０２から出力される位相比較信号である。なお、右端信号１１０を示す符号の添字１、２、３と、位相比較信号を示す符号の添字１、２、３は互いに対応しており、さらに、遅延器２００から引き出した結線位置の６段目、７段目、８段目に対応している。２０３は最小検出部であり、位相比較信号Ｐ１、Ｐ２及びＰ３の値を比較して、左端信号１０９に対して位相差が最小であると判定された右端信号１１０のラインが遅延器２００に結線されている位置を、戻し段数信号１１２として出力する。
【００３３】
図３は、戻し段数決定部１０４内の最小検出部２０３の動作を示す入出力表を示す図である。入力される位相比較信号Ｐ１、Ｐ２及びＰ３に対し、位相比較信号Ｐ１が最小の場合はＲ１が遅延器２００の６段目に結線されているため、戻し段数信号１１２として「６」が出力される。同様に、位相比較信号Ｐ２が最小の場合は戻し段数信号１１２として「７」が出力され、位相比較信号Ｐ３が最小の場合は戻し段数信号１１２として「８」が出力される。なお、位相比較信号Ｐ１及び位相比較信号Ｐ２が同時に最小になる場合や、位相比較信号Ｐ２及び位相比較信号Ｐ３が同時に最小になる場合がある。本実施形態では、位相比較信号Ｐ２が最小の場合と同じ値「７」を戻し段数信号１１２として出力するが、位相比較信号Ｐ１と位相比較信号Ｐ２が同時に最小となる場合は「６」を戻し段数信号１１２として出力しても、位相比較信号Ｐ２と位相比較信号Ｐ３が同時に最小となる場合は「８」を戻し段数信号１１２として出力してもよい。すなわち、同時に最小となった２つの右端信号が結線されている遅延器２００の段数のうち、どちらを出力してもよい。
【００３４】
また、本実施形態では、位相比較器２０２は、左端信号１０９と右端信号１１０の位相差の大きさを出力するが、左端信号１０９を基準とし右端信号１１０の位相が進んでいるか遅れているかの判定結果を出力してもよい。但し、その場合は、最小検出部２０３は、位相比較信号Ｐ１、Ｐ２、Ｐ３で判定結果が変化する位置の右端信号１１０が結線されている位置を、戻し段数信号１１２として出力する。
【００３５】
図４は、巡回制御部１０３の動作を示す状態遷移図である。図４に示す各状態ノードに書かれた数字「０」、「１」、「２」、「３」、「４」、「５」、「６」、「７」は、可変遅延器１０１の遅延を設定するための遅延制御信号１１１の値を示す。符号４００ｕ，４００ｄは戻し段数が６の場合の戻しパスであり、符号４０１ｕ，４０１ｄは戻し段数が７の場合の戻しパスであり、符号４０２ｕ，４０２ｄは戻し段数が８の場合の戻しパスである。３種類の戻しパスのうち、戻し段数信号１１２で指示された戻しパスのみが使用され、それ以外の戻しパスは使用されない。例えば、戻し段数信号１１２が６の場合は、戻しパス４００ｕ，４００ｄのみが有効であり、戻しパス４０１ｕ，４０１ｄと戻しパス４０２ｕ，４０２ｄは無効である。この場合、使用される状態は「０」、「１」、「２」、「３」、「４」、「５」の計６個のみであり、状態「６」及び「７」は使用されない。また、別の例として戻し段数信号１１２が８の場合には、戻しパス４０２ｕ，４０２ｄのみが有効であり、戻しパス４００ｕ，４００ｄと戻しパス４０１ｕ，４０１ｄは無効であり、８個のすべての状態が使用される。
【００３６】
戻し段数信号１１２が６のときの遅延制御値の更新方法について以下に述べる。データ信号１０５に比べ同期クロック信号１０８の位相が進んでいる場合は、遅延制御値を１増やし（アップ）、データ信号１０５に比べ同期クロック信号１０８の位相が遅れている場合は、遅延制御値を１減らし（ダウン）、データ信号１０５と同期クロック信号１０８の位相差がない場合は遅延制御値を変更しない（ホールド）。なお、戻し段数は６であるため遅延の制御範囲は０から５である。このため、遅延量を遅延制御値５からさらに増やす場合、仮に単純に１増やすと６となり限界値である５を越えてしまう。したがって、１増やした６から戻し段数の６を差し引いて０にする。一方、遅延量を遅延制御値０からさらに減らす場合、仮に単純に１減らすと−１となり限界値である０を越えてしまう。したがって、１増やした−１に戻し段数の６を足して５にする。こうして図４に示すように、戻しパス４００ｕ，４００ｄを用いて、制御可能な両端である０と５をつないで輪にすることで巡回的に制御することができる。
【００３７】
図５は、可変遅延器１０１から出力される左端信号１０９と右端信号１１０の関係を示すタイミング図である。ケース１〜ケース３の各クロックエッジ波形は、遅延器２００の各段から出力されるクロック信号の立上りエッジを示し、隣り合うエッジの間隔がケース毎に異なる。エッジの間隔は遅延素子の一個あたりの遅延時間によって定まる。このような遅延素子の遅延時間の違いは、周囲温度や動作電圧、半導体プロセスのバラツキ等の条件の違いによってもたらされる。ここで、ケース１では、右端信号１１０のＲ１が左端信号１０９の１周期後のクロックエッジとタイミングが一致する。また、ケース２では右端信号１１０のＲ２が、ケース３では右端信号１１０のＲ３が、左端信号１０９の１周期後のクロックエッジとタイミングが一致する。
【００３８】
例えばケース１では、３つの位相比較信号のうち位相比較信号Ｐ１が最小となるため、図３に示した表より、最少検出部２０３は、戻し段数の値として「６」を出力する。このとき、巡回制御部１０３の戻しパスとしては、図４の戻しパス４００ｕ，４００ｄが用いられる。
【００３９】
図６は、同期クロック信号１０８の立上りエッジの一例を示す図である。図６に示す横軸は、データ信号１０５に対する相対的なタイミングを表す。同期クロック信号の波形として、実線の矢印は特定の遅延制御信号の値に対する同期クロック信号の立上りエッジを表し、図中の右側に実線の矢印に対応する遅延制御信号の特定の値が記されている。また、点線の矢印は遅延制御信号の特定の値と異なる場合の立上りエッジを表す。さらに、各矢印の下の数字は、各エッジタイミングに対応する遅延制御信号の値を表す。
【００４０】
図６の同期クロック信号１は、図５のケース１に対応しており、クロック１周期とちょうど一致する戻し段数は「６」である。図６に示す同期クロック信号１において、実線の矢印で示される遅延制御信号＝０のときの立上りエッジは、データ信号１０５のシンボルの中心から遅れていてデータ識別タイミングとして最適ではなく、ひとつ左に位置する遅延制御信号＝５の点線矢印のほうがシンボルの中心に近い。したがって、この場合、位相比較器１０２は、同期クロック信号１０８が遅れていると判定し、遅延を減らすよう指示する位相差信号１１３を巡回制御部１０３に出力する。
【００４１】
なお、本実施形態によれば、戻し段数決定部１０４により戻し段数が「６」であることが決定されており、巡回制御部１０３は指示された戻し段数「６」に基づいて戻し処理を行なうため、遅延制御信号の値は５に更新され、同期クロック信号１０８のタイミングはシンボルの中心に近づく（図６中の同期クロック信号２を参照）。
【００４２】
以上説明したように、本実施形態のシンボル同期回路は、位相比較信号Ｐ１，Ｐ２，Ｐ２を用いてクロック１周期との位相差を常に監視し、この位相差に基づいて、複数の戻し段数の中からクロック１周期に最も近い戻し段数を選択する。このため、温度変化等により遅延素子の遅延時間が変わっても、クロック１周期に最も近い戻し段数が選択され、この選択された戻し段数に基づいて戻し処理が行なわれる。一方、図２８に示したシンボル同期回路では、戻し段数が例えば「８」に固定されているため、温度変化等によって遅延素子の遅延時間が変わっても、クロック１周期に最も近い戻し段数に変更されない。仮に、図６の同期クロック信号１に対し、戻し段数「８」に基づいて戻し処理を行なうと、遅延制御信号の値は「０」から「７」に更新され、同期クロック信号１０８のタイミングはデータ信号１０５のシンボルの中心からさらに遠ざかる（図６の同期クロック信号３参照）。このように、本実施形態のシンボル同期回路は、温度変化等の環境条件の変動によるクロック位相ずれの増大を防止することができる。
【００４３】
本実施形態では、図２に示すように、可変遅延器１０１の遅延器２００が有する遅延素子数を８個としたが、８個に限らず９個以上や７個以下にしてもよい。また、右端信号１１０はＲ１、Ｒ２、Ｒ３の３ビットとしたが、３ビットに限らない。また、左端信号１０９を１ビットとし、右端信号１１０を３ビットとしたが、左端信号を複数ビットとし、右端信号を１ビットとしてもよい。また、左端信号及び右端信号を両方とも複数ビットにしてもよい。また、図４を参照した遅延制御値の更新について、本実施形態では、クロック信号１０５と同期データ信号１０８の位相差がない場合は遅延制御値を変更しない（ホールド）と説明したが、当該ホールドは必ずしも必要な動作ではなく、アップとダウンだけでもよい。
【００４４】
（第２の実施形態）
図７は、第２の実施形態のシンボル同期回路を示すブロック図である。第２の実施形態のシンボル同期回路は、図１に示した第１の実施形態のシンボル同期回路が備える戻し段数決定部１０４の代わりに戻し段数決定部７００を備え、さらにモード切替部８００を備える。この点以外は第１の実施形態と同様であり、図７において、図１と共通する構成要素には同じ参照符号が付されている。
【００４５】
図７に示された符号７０１はモード切替信号であり、モード切替信号７０１は、戻し段数を計算するか保持するかを戻し段数決定部７００に指示する。戻し段数決定部７００は、戻し段数を計算するモードと、戻し段数の値を保持するモードを持ち、モード切替信号７０１によって指示されたモードで動作する。モード切替部８００は、遅延制御信号１１１及び戻し段数信号１１２に基づいてモード切替信号７０１を出力する。
【００４６】
以下、モード切替信号７０１に応じた戻し段数決定部７００の動作ついて説明する。可変遅延器１０１内の遅延素子の遅延時間の変動が戻し段数決定部７００の動作速度に比べて十分遅い場合には、戻し段数決定部７００を常に動作させておく必要はないため、電力節約の目的で戻し段数決定部７００の動作を一時停止させてもよい。
【００４７】
通常、半導体素子の遅延時間は、素子の温度と、動作電圧と、プロセスのばらつきとによって決まる。このうち素子の温度については、外気の変化や機器全体の発熱の影響があるため、シンボル同期回路の動作中は常に変動する可能性がある。また、動作電圧については、電源回路の設計の相違によって供給される電圧値に違いがあり、また電源ノイズの影響で回路動作中も変動する可能性がある。このうち、電源ノイズについては、電源フィルタやパスコンなどにより変動を低減できる。またバッテリー駆動される機器においては、バッテリー残量の変化につれて電圧が変化するが、電源レギュレータやＤＣ−ＤＣコンバータにより電圧を一定にすることができる。さらに、プロセスのばらつきについては、半導体チップに個体差はあるものの、製造された後は半導体素子の遅延時間の時間的な変動には影響しない。したがって、回路動作中の遅延を変動させる要因として、温度変化の影響を考慮する必要がある。但し、通常は戻し段数を計算する回路の動作に比べて温度変化に伴う遅延時間の変動速度はきわめて遅い。このため、戻し段数の更新周期を遅延時間の変動に十分追随できる周期に設定することで、戻し段数の計算に費やされる電力を節約することができる。戻し段数の更新周期を定めるには、温度を仕様で定めた値の範囲で実際の使用条件下で変化させ、戻し段数決定部７００の出力値の変化を観測すればよい。すなわち、温度を実使用条件下でどのように早く変化させても戻し段数の値が１だけ変化するまでにＴ（秒）の時間がかかった場合、戻し段数の更新周期をＴ（秒）以下に設定する。このため、モード切替信号７０１を周期がＴ（秒）以下のパルス信号とし、戻し段数決定部７００は当該パルス信号が入力されるたび動作すればよい。
【００４８】
モード切替信号７０１のパルス周期は、常に一定周期ではなく、変動させてもよい。例えば、電源投入直後やデータ受信の開始直後には温度が上昇し、逆に、一連のデータ受信を終え待ち受け状態に戻った直後には温度が下降するため、このときは温度変化による遅延素子の特性変動に遅れずに追従する周期にモード切替信号７０１を設定しなければならないが、このとき以外の温度変化が小さい状態では周期を長くしてもよい。また、遅延素子の温度を測定し、モード切替部８００は、温度変化が生じたときにモード切替信号７０１を出力してもよい。
【００４９】
巡回制御手段１０３は、シンボル同期動作中に戻し処理を行うが、データの待ち受け時や送信時には戻し処理を行わない。したがって、戻し段数決定部７００は、周期的に戻し段数を更新せずに、データ識別部１００にデータ信号１０５が入力されデータ識別を行なう直前にだけ戻し段数を更新してもよい。例えば、受信データパケットがプリアンブルとデータから構成されており、キャリアセンスにより受信動作を開始する伝送システムに本実施形態のシステム同期回路を適用する場合には、戻し段数決定部７００は、キャリアセンス後、プリアンブル受信時に戻し段数を更新し、シンボル同期の引き込み動作を行ってもよい。
【００５０】
また、戻し段数決定部７００は、シンボル同期動作中常に戻し処理を行っているわけではない。したがって、戻し段数決定部７００は、シンボル同期動作中、戻し段数を常に更新するのではなく、巡回制御部１０３が戻し処理を行う可能性のある内部状態のときだけ更新してもよい。巡回制御部１０３が戻し処理を実行する可能性があるのは、図４の状態遷移図に示す状態値「０」のときか、戻し段数の値より１少ない状態値のときだけである。巡回制御部１０３の内部状態は、遅延制御信号１１１の値によって知ることができる。
【００５１】
図８は、戻し段数決定部７００の内部構成を示すブロック図である。図８に示すように、戻し段数決定部７００は、位相比較器８０２と、最小検出部２０３と、ラッチ８０３とを有する。図８において、図７と共通する構成要素には同じ参照符号が付されている。
【００５２】
位相比較器８０２は、モード切替部８００からモード切替信号７０１により動作を指示された時だけ、左端信号１０９と右端信号１１０との位相差を出力し、モード切替信号７０１により停止を指示された時は動作を停止して消費電力を低減する。ラッチ８０３は、モード切替部８００からモード切替信号７０１により動作を指示された時は、最小検出部２０３が最小の位相差を検出した時の遅延制御信号の値を記憶し、モード切替信号７０１により停止を指示された時は最後に記憶した戻し段数の値を保持する。
【００５３】
図９は、モード切替部８００の入出力信号を示すブロック図である。図１０は、モード切替部８００の動作を示す入出力表を示す図である。図１０に示すように、モード切替部８００は、遅延制御信号１１１の値が０であるか、戻し段数信号１１２の値から１を引いた値に等しい場合に、動作モードに切り替わるよう指示し、それ以外の場合には停止モードに切り替わるよう指示するモード切替信号７０１を出力する。このため、戻し段数決定部７００は、図４に示した状態遷移図において、巡回制御部１０３が戻し処理を行う可能性のある状態値のときだけ動作する。
【００５４】
以上説明したように、本実施形態のシンボル同期回路は、モード切替信号７０１によって指示された時だけ戻し段数決定部７００を動作させるため、消費電力を低減できる。
【００５５】
（第３の実施形態）
第３の実施形態のシンボル同期回路は、図１に示した第１の実施形態のシンボル同期回路が備える可変遅延器１０１の代わりに可変遅延器１００８を備え、戻し段数決定部１０４の代わりに戻し段数決定部１００１を備え、巡回制御部１０３の代わりに２モード巡回制御部１００５を備える。戻し段数決定部１００１及び２モード巡回制御部１００５には、シンボル同期動作を行なう同期モード、及び戻し段数の更新を行なう調整モードのいずれかを指示するモード切替信号１０００が入力される。この点以外は第１の実施形態と同様であり、図１１において、図１及び図２と共通する構成要素には同じ参照符号が付されている。
【００５６】
図１１は、第３の実施形態のシンボル同期回路が備える可変遅延器１００８、戻し段数決定部１００１及び２モード巡回制御部１００５の内部構成を示すブロック図である。図１１に示すように、戻し段数決定部１００１は、位相比較器１００２と、最小検出部１００３と、ラッチ１００４とを有する。また、可変遅延器１００８は、遅延器２００と、セレクタ２０１と、セレクタ等価遅延器１０１０とを有する。
【００５７】
戻し段数決定部１００１は、戻し段数の更新を行なう調整モード時には、左端信号１０９と右端信号１００６との位相差が最小のときの遅延制御信号１００７の値を戻し段数として記憶する。一方、戻し段数決定部１００１は、シンボル同期動作を行なう同期モード時には、戻し段数信号１１２を出力し、位相比較器１００２及び最小検出部１００３の動作を停止させる。
【００５８】
位相比較器１００２は、調整モード時には左端信号１０９と右端信号１００６との位相差を出力し、同期モード時には動作を停止する。最小検出部１００３は、位相比較器１００２から過去に入力された位相差の中で最小の位相差（過去最小の位相差）を記憶するメモリ１０５３を有する。最小検出部１００３は、調整モード時には、現在入力されている位相差がメモリ１０５３に格納された過去最小の位相差よりも小さいときはラッチ１００４を透過動作させ、逆に、現在入力されている位相差が過去最小の位相差よりも大きい又は等しいときにはラッチ１００４を保持動作させる。最小検出部１００３は、同期モード時には、ラッチ１００４を保持動作させたまま動作を停止する。最小検出部１００３は、同期モードから調整モードに切り替わったとき、メモリ１０５３に格納された過去最小の位相差の値を１８０°に初期化する。
【００５９】
ラッチ１００４は、調整モード時には、最小検出部１００３から透過動作が指示されたときは２モード巡回制御部１００５から入力された遅延制御信号１００７をそのまま出力する。また、ラッチ１００４は、最小検出部１００３から保持動作が指示されたときには、透過動作時に最終的に入力された遅延制御信号１００７の値を保持する。
【００６０】
２モード巡回制御部１００５は、同期モード時には、位相差信号１１３及び戻し段数信号１１２に基づいて、図４に示した状態遷移に従って動作する。また、２モード巡回制御部１００５は、調整モード時には、図４の状態遷移図に示す状態値「５」から「６」へ、次に状態値「６」から「７」へ状態遷移し、右端信号１００６の取り出し位置に対応した遅延制御信号１００７の値を「５」→「６」→「７」と順次切り替えてラッチ１００４に供給するとともに、遅延制御信号１００７の値「５」、「６」及び「７」に対応した位相のクロック信号を可変遅延器１００８が同期クロック信号１００９として順に出力するように制御する。同期クロック信号１００９は、調整モード時には順に３つの位相候補を示す右端信号１００６として位相比較器１００２へ供給され、同期モード時には図２に示した同期クロック信号１０８と同様である。
【００６１】
可変遅延器１００８は、ライン数１の右端信号１００６を出力する。上述したように、右端信号１００６は、調整モード時に可変遅延器１００８が出力する同期クロック信号１００９である。セレクタ等価遅延器１０１０は、セレクタ２０１と等しい遅延量をもつ遅延器である。
【００６２】
以上説明したように、本実施形態のシンボル同期回路では、右端信号１００６のライン数が１本であっても、第２の実施形態のシンボル同期回路と同様の機能を実現することができる。また、右端信号１００６のライン数が１本であるため、戻し段数決定部１００１には１つの位相比較器を設ければ良い。その結果、戻し段数の候補数が多い場合であっても回路規模が大きくならない。
【００６３】
（第４の実施形態）
第４の実施形態のシンボル同期回路は、図１に示した第１の実施形態のシンボル同期回路が備える可変遅延器１０１の代わりに可変遅延器１１０５を備え、戻し段数決定部１０４の代わりに戻し段数決定部１１００を備え、さらに選択制御部１１０３を備える。この点以外は第１の実施形態と同様であり、図１２において、図１及び図２と共通する構成要素には同じ参照符号が付されている。
【００６４】
図１２は、第４の実施形態のシンボル同期回路が備える可変遅延器１１０５、戻し段数決定部１１００、巡回制御部１０３及び選択制御部１１０３の内部構成を示すブロック図である。図１２に示すように、戻し段数決定部１１００は、位相比較器１１０１と、最小検出部１１０２と、ラッチ１００４とを有する。また、可変遅延器１１０５は、遅延器２００と、セレクタ２０１と、セレクタ等価遅延器１０１０と、右端セレクタ１００６とを有する。
【００６５】
戻し段数決定部１１００は、第３の実施形態で説明した調整モード時の戻し段数決定部１００１と同じ動作を行なう。選択制御部１１０３は、第３の実施形態で説明した調整モード時の２モード巡回制御部１００５と同じ動作を行なう。選択制御部１１０３が出力する選択信号１１０４は、第３の実施形態で説明した調整モード時に２モード巡回制御部１００５が出力する遅延制御信号１００７と同じ信号である。可変遅延器１１０５は、第３の実施形態で説明した可変遅延器１００８と同様、ライン数１の右端信号１００６を右端セレクタ１１０６を介して出力する。
【００６６】
以上説明したように、本実施形態のシンボル同期回路は、右端信号１００６のライン数が１本であるため戻し段数の候補数に伴う回路規模の増大を抑えられるといった第３の実施形態による効果を実現しつつ、第３の実施形態では必要だった２モード（調整モード及び同期モード）の設定が不要であるため、シンボル同期動作を行ないながら同時に戻し段数の更新も行なうことができる。
【００６７】
（第５の実施形態）
図１３は、第５の実施形態のシンボル同期回路を示すブロック図である。図１３に示すように、第５の実施形態のシンボル同期回路は、データ識別部１００と、可変遅延器１２０６と、位相比較器１０２と、巡回制御部１２０３と、戻し段数決定部１２０１とを備える。図１３に示された符号１２０９は伝送レート可変のデータ信号であり、符号１２０５はデータ信号１２０９の伝送レートと等しい周波数のクロック信号であり、符号１２００はデータ信号１２０９の伝送レートを表すレート切替信号であり、符号１２０２は戻し段数信号であり、符号１２０４は右端信号であり、符号１２０５はクロック信号であり、符号１２０７は遅延制御信号であり、符号１２０８は同期クロック信号である。
【００６８】
図１４は、２種類の伝送レートに対応した可変遅延器１２０６の内部構成を示すブロック図である。図１４に示すように、可変遅延器１２０６は、１６個の遅延素子が従属接続された遅延器１３００と、セレクタ１３０１とを有する。遅延器１３００から延びる上向きの矢印はクロック信号１２０５を遅延させた信号を表し、通過させた遅延素子の個数の順番に左から並べられている。セレクタ１３０１は、１６個の入力の中から遅延制御信号１２０７によって指示された信号を選択し、同期クロック信号１２０８として出力する。右端信号１２０４は、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３の６ビットから構成されている。右端信号１２０４の各ビットの遅延器１３００からの取り出し位置は、ビットＲ１１が６段目、ビットＲ１２が７段目、ビットＲ１３が８段目であり、ビットＲ２１が１４段目、ビットＲ２２が１５段目、ビットＲ２３が１６段目である。
【００６９】
図１５は、２種類の伝送レートに対応した戻し段数決定部１２０１の内部構成を示すブロック図である。図１５に示すように、戻し段数決定部１２０１は、位相比較器１４００，１４０１と、最小検出部１４０２，１４０３と、セレクタ１４０４とを有する。位相比較器１４００，１４０１は、図２に示した位相比較器２０２と同じ機能を有し、左端信号１０９と右端信号１２０４の各ビットとの位相差の大きさを出力する。図１５に示す符号Ｐ１１，Ｐ１２，Ｐ１３は位相比較器１４００から出力される位相比較信号であり、符号Ｐ２１，Ｐ２２，Ｐ２３は位相比較器１４０１から出力される位相比較信号である。
【００７０】
最小検出部１４０２は、図２に示した最小検出部２０３と同じ機能を有し、位相比較信号Ｐ１１，Ｐ１２，Ｐ１３を比較して、位相差が最小となる右端信号１２０４のラインが遅延器１３００に結線されている位置を出力する。最小検出部１４０３は、図２に示した最小検出部２０３と基本的に同じ機能を有し、位相比較信号Ｐ２１，Ｐ２２，Ｐ２３を比較して、位相差が最小となる右端信号１２０４のラインが遅延器１３００に結線されている位置を出力する。但し、最小検出部１４０３は、対応する右端信号１２０４のラインが遅延器１３００に結線されている位置が１４段目、１５段目、１６段目であるため、出力値は「１４」「１５」「１６」となる点が異なる。セレクタ１４０４は、レート切替信号１２００が表示するレートの種類に基づいて、信号の選択を行う。レート切替信号１２００は、現在のレートが高速か低速かを示す。セレクタ１４０４は、高速レートのときは最小検出部１４０２の出力を選択して戻し段数信号１２０２として出力し、低速レートのときは最小検出部１４０３の出力を選択して戻し段数信号１２０２として出力する。
【００７１】
図１６は高速レートの場合の戻し段数決定部１２０１の動作を示すタイミング図であり、図１７は低速レートの場合の戻し段数決定部１２０１の動作を示すタイミング図である。図１６において、右端信号Ｒ１１、Ｒ１２、Ｒ１３のうちで左端信号１０９との位相差が最小なのはＲ１２であるから、最少検出部１４０２はＲ１２に対応する値「７」を出力する。また、右端信号Ｒ２１、Ｒ２２、Ｒ２３のうちで左端信号１０９との位相差が最小なのはＲ２１であるから、最少検出部１４０３はＲ２１に対応する値「１４」を出力する。伝送レートが高速のとき、セレクタ１４０４は最少検出部１４０２の出力を選択し、戻し段数信号として「７」を出力する。
【００７２】
一方、図１７において、右端信号Ｒ１１、Ｒ１２、Ｒ１３のうちで左端信号１０９との位相差が最小なのはＲ１１であるから、最小検出部１４０２はＲ１１に対応する値「６」を出力する。また、右端信号Ｒ２１、Ｒ２２、Ｒ２３のうちで左端信号１０９との位相差が最小なのはＲ２２であるから、最少検出部１４０３はＲ２２に対応する値「１５」を出力する。伝送レートが低速のとき、セレクタ１４０４は最小検出部１４０３の出力を選択し、戻し段数信号として「１５」を出力する。
【００７３】
図１８は、２種類の伝送レートに対応した巡回制御部１２０３の動作を示す状態遷移図である。図１８に示す各状態ノードに書かれた０から１５までの数字は、可変遅延器１２０６の遅延を設定するための遅延制御信号１２０７の値を示す。符号１６００ｕ，１６００ｄは戻し段数が１４の場合の戻しパスであり、符号１６０１ｕ，１６０１ｄは戻し段数が１５の場合の戻しパスであり、符号１６０２ｕ，１６０２ｄは戻し段数が１６の場合の戻しパスである。６種類の戻しパスのうち、戻し段数信号１２０２で指示された戻しパスのみが使用され、それ以外の戻しパスは使用されない。例えば、図１６に示した例のように戻し段数信号が７の場合は、戻しパス４０１ｕ，４０１ｄのみが有効であり、残りの戻しパスは無効である。この場合、使用される状態は「０」〜「６」の計７個のみであり、状態「７」〜「１５」は使用されない。また、別の例として、図１７に示した例のように戻し段数信号が１５の場合は、戻しパス１６０１ｕ，１６０１ｄのみが有効であり、残りの戻しパスは無効である。この場合、使用される状態は「０」〜「１４」の計１５個のみであり、状態「１５」は使用されない。
【００７４】
以上説明したように、本実施形態のシンボル同期回路は、データ信号１２０９の伝送レートが可変であっても戻し処理を実行することができる。なお、本実施形態では、伝送レートを低速と高速の２種類としたが、可変遅延器１２０６から引き出す右端信号１２０４の本数と、戻し段数決定部１２０１の内部の位相比較器（１４００，１４０１）と最小検出部（１４０２，１４０３）の個数及びセレクタ１４０４の入力数を増やすことで、３種類以上の伝送レートに対応した構成にしてもよい。
【００７５】
（第６の実施形態）
第６の実施形態のシンボル同期回路は、図１１に示した第３の実施形態のシンボル同期回路が備える戻し段数決定部１００１の代わりに戻し段数決定部１７０２を備え、位相比較器１０２の代わりに切替型位相比較器１７００を備える。この点以外は第３の実施形態と同様であり、図１９において、図１１と共通する構成要素には同じ参照符号が付されている。
【００７６】
図１９は、第６の実施形態のシンボル同期回路を示すブロック図である。図１９中の符号１７０１は位相差信号であり、符号１８０３は矩形波のデータ信号である。戻し段数決定部１７０２は、図１１に示した戻し段数決定部１００１から位相比較器１００２を取り除いた構成である。
【００７７】
図２０は、矩形波のデータ信号１８０３に対応した切替型位相比較器１７００を示すブロック図である。図２０に示すように、切替型位相比較器１７００は、セレクタ１８００，１８０１及び位相比較器１８０２を有する。セレクタ１８００，１８０１は、モード切替信号１０００の指示に従って選択動作を行なう２入力１出力のセレクタである。セレクタ１８００は、同期モードのときデータ信号１８０３を出力し、調整モードのとき左端信号１０９を出力する。一方、セレクタ１８０１は、同期モードのとき同期クロック信号１０８を出力し、調整モードのとき右端信号１００６を出力する。位相比較器１８０２は、セレクタ１８００，１８０１からの２つの入力信号の位相を比較して、位相差信号１７０１を出力する。
【００７８】
同期モードのとき、位相比較器１８０２は、データ信号１８０３と同期クロック信号１０８とを比較して位相差信号１７０１を出力するため、２モード巡回制御部１００５は、この位相差信号１７０１に基づいて戻し処理を行い、戻し段数決定部１７０２は動作しない。一方、調整モードのとき、位相比較器１８０２は、左端信号１０９と右端信号１００６とを比較して位相差信号１７０１を出力するため、戻し段数決定部１７０２は、この位相差信号１７０２に基づいて戻し段数を決定し、２モード巡回制御部１００５は動作しない。
【００７９】
以上説明したように、本実施形態のシンボル同期回路は、切替型位相比較器１７００の内部の位相比較器１８０２によって同期モードと調整モードの両方のモードに対応するため、戻し段数決定部１７０２の内部に位相比較器を設ける必要がない。このため、より小さな回路規模を実現できる。
【００８０】
（第７の実施形態）
第７の実施形態のシンボル同期回路は、図１９に示した第６の実施形態のシンボル同期回路が備える切替型位相比較器１７００の代わりに切替型位相比較器１９００を備える。第６の実施形態のシンボル同期回路が備える切替型位相比較器１７００は、データ信号が矩形波の場合に限られるが、本実施形態では、ナイキスト帯域制限された波形のデータ信号に対応する。この点以外は第６の実施形態と同様であり、図２１において、図２０と共通する構成要素には同じ参照符号が付されている。
【００８１】
図２１は、ナイキスト帯域制限された波形のデータ信号に対応した切替型位相比較器１９００を示すブロック図である。図２１中の符号１９０４はナイキスト帯域に制限されたデータ信号である。図２１に示すように、切替型位相比較器１９００は、セレクタ１８０１と、ローパスフィルタ（ＬＰＦ）１９０１と、スイッチ１９０２と、位相比較器１９０３とを有する。
【００８２】
ＬＰＦ１９０１は、矩形波の左端信号１０９を山形に整形する。スイッチ１９０２は、モード切替信号１０００の指示に従って選択動作を行なう２入力１出力のアナログスイッチである。スイッチ１９０２は、同期モードのときデータ信号１９０４を出力し、調整モードのときＬＰＦ１９０１の出力信号を出力する。位相比較器１９０３は、スイッチ１９０２の出力信号の波形をセレクタ１８０１の出力信号のタイミングでサンプリングして得られた電圧レベルに基づいて、スイッチ１９０２の出力信号とセレクタ１８０１の出力信号との位相差を算出し、位相差信号１７０１として出力する。
【００８３】
以上説明したように、本実施形態のシンボル同期回路は、切替型位相比較器１９００が、ＬＰＦ１９０１によって矩形波の左端信号１０９を山形に整形し、データ信号１９０４と同様に電圧レベルからタイミングを抽出し、他方をデジタル信号として扱うような位相比較器１９０３を有する。このため、データ信号が矩形波でない場合、例えばナイキスト帯域に制限された信号１９０４の場合にも適用できる。
【００８４】
（第８の実施形態）
図２２は、第８の実施形態のシンボル同期回路を示すブロック図である。第８の実施形態のシンボル同期回路は、第１の実施形態のシンボル同期回路が備える構成要素に加えて、温度テーブル部２０００を備える。図２２中の符号２００１は温度情報信号である。温度テーブル部２０００は、戻し段数信号１１２を変換して温度情報信号２００１を出力する。温度テーブル部２０００は、シンボル同期回路と同じ半導体チップ内に組み込まれている。温度情報信号２００１は、温度変化で特性が変動するような回路の特性を補正するために用いられる信号である。
【００８５】
なお、本実施形態では、温度テーブル２０００を戻し段数信号１１２のみを入力として温度情報信号２００１を決定するが、戻し段数信号１１２と動作電圧情報とを入力して温度情報信号を決定してもよい。この場合、動作電圧が、戻し段数決定部の動作速度に比べ十分遅い速度で変動している機器、例えばバッテリー残量により動作電圧が変動するような機器に本実施形態のシンボル同期回路を適用することができる。
【００８６】
（第９の実施形態）
図２３は、第９の実施形態のシンボル同期回路を示すブロック図である。第９の実施形態のシンボル同期回路は、第１の実施形態のシンボル同期回路が備える戻し段数決定手段１０４のかわりに、位相比較器２３０１を備える。図２３中の符号２３０２は位相差信号である。また、図２３中の巡回制御部２１は、従来のシンボル同期回路を示す図２８中の巡回制御部２１と同じであり、第１の実施形態のシンボル同期回路が備える巡回制御部１０４とは異なる。図２３中の符号２３０３は可変遅延器であり、アナログ信号である位相差信号２３０２に応じて、内部に備える遅延素子の遅延時間を連続的に変化させる機能を有する（詳細は図２４、図２５、図２６を用いて説明する）。図２３中の符号２３０４は遅延制御信号である。図２３において、図１及び図２８と共通する構成要素には同じ参照符号が付されている。以上のように構成し、左端信号１０９と右端信号１１０の位相差が小さくなるように、可変遅延器の遅延時間を連続的に変化させることで、図２９のように戻し段数が固定であっても、戻し処理を行なった瞬間のクロック位相ずれを減少させることができる。
【００８７】
図２４は、温度可変遅延器の内部構成を示すブロック図であり、本実施形態の可変遅延器２３０３の一例である。図２４中の符号２４０１は温度可変遅延器であり、符号２４０２は発熱器である。符号２４０３は熱伝導体であり、発熱器２４０２で発生した熱を遅延器２００へ伝達する。左端信号１０９に比べ、右端信号１１０の位相が進んでいる場合は、発熱器２４０２は熱量を大きくし、温度可変遅延器２４０１の遅延時間を増加させる。逆に左端信号１０９に比べ、右端信号１１０の位相が遅れている場合は、発熱器２４０２は熱量を小さくし、温度可変遅延器２４０１の遅延時間を減少させる。
【００８８】
図２５は、電圧可変遅延器の内部構成を示すブロック図であり、本実施形態の可変遅延器２３０３の一例である。図２５中の符号２５０１は電圧可変遅延器であり、符号２５０２は可変電圧源であり、符号２５０３は電源ラインであり、符号２５０４は遅延器である。左端信号１０９に比べ、右端信号１１０の位相が進んでいる場合は、可変電圧源２５０２は電圧を小さくし、電圧可変遅延器２５０１の遅延時間を増加させる。逆に左端信号１０９に比べ、右端信号１１０の位相が遅れている場合は、可変電圧源２５０２は電圧を大きくし、電圧可変遅延器２５０１の遅延時間を減少させる。
【００８９】
図２６は、容量可変遅延器の内部構成を示すブロック図であり、本実施形態の可変遅延器２３０３の一例である。図２６中の符号２６０１は容量可変遅延器であり、符号２６０２は可変キャパシタであり、符号２６０３は遅延器である。左端信号１０９に比べ、右端信号１１０の位相が進んでいる場合は、可変キャパシタ２６０２の容量を大きくし、容量可変遅延器２６０１の遅延時間を増加させる。逆に左端信号１０９に比べ、右端信号１１０の位相が遅れている場合は、可変キャパシタ２６０２の容量を小さくし、容量可変遅延器２６０１の遅延時間を減少させる。
【産業上の利用可能性】
【００９０】
本発明に係るシンボル同期回路は、温度変化等による可変遅延器の特性変化を補償し、戻し処理の際のクロック位相ずれの増大を防止する機能を有するため、動作中に温度変化等が生じやすい伝送装置においてデータ復調のための同期回路等として有用である。また、シンボル同期回路が実装された半導体の温度監視や、他回路の特性変動の補正基準信号の生成等の用途にも応用できる。
【図面の簡単な説明】
【００９１】
【図１】第１の実施形態のシンボル同期回路を示すブロック
【図２】可変遅延器及び戻し段数決定部の内部構成を示すブロック図
【図３】戻し段数決定部内の最小検出部の動作を示す入出力表を示す図
【図４】巡回制御部の動作を示す状態遷移図
【図５】可変遅延器から出力される左端信号と右端信号の関係を示すタイミング図
【図６】同期クロック信号の立上りエッジの一例を示す図
【図７】第２の実施形態のシンボル同期回路を示すブロック図
【図８】戻し段数決定部の内部構成を示すブロック図
【図９】モード切替部の入出力信号を示すブロック図
【図１０】モード切替部の動作を示す入出力表を示す図
【図１１】第３の実施形態のシンボル同期回路が備える可変遅延器及び戻し段数決定部の内部構成を示すブロック図
【図１２】第４の実施形態のシンボル同期回路が備える可変遅延器及び戻し段数決定部の内部構成を示すブロック図
【図１３】第５の実施形態のシンボル同期回路を示すブロック図
【図１４】２種類の伝送レートに対応した可変遅延器の内部構成を示すブロック図
【図１５】２種類の伝送レートに対応した戻し段数決定部の内部構成を示すブロック図
【図１６】高速レートの場合の戻し段数決定部の動作を示すタイミング図
【図１７】低速レートの場合の戻し段数決定部の動作を示すタイミング図
【図１８】２種類の伝送レートに対応した巡回制御部の動作を示す状態遷移図
【図１９】第６の実施形態のシンボル同期回路を示すブロック図
【図２０】矩形波のデータ信号に対応した切替型位相比較器を示すブロック図
【図２１】ナイキスト帯域制限された波形のデータ信号に対応した切替型位相比較器を示すブロック図
【図２２】第８の実施形態のシンボル同期回路を示すブロック図
【図２３】第９の実施形態のシンボル同期回路を示すブロック図
【図２４】温度可変遅延器の内部構成を示すブロック図
【図２５】電圧可変遅延器の内部構成を示すブロック図
【図２６】容量可変遅延器の内部構成を示すブロック図
【図２７】従来のシンボル同期回路を示すブロック図
【図２８】遅延同期ループ回路を利用した従来のシンボル同期回路を示すブロック図
【図２９】図２８に示すシンボル同期回路が備える巡回制御手段の動作を示す状態遷移図
【符号の説明】
【００９２】
１００  データ識別部
１０１，１００８，１２０６，２３０３  可変遅延器
１０２，２０２，８０２，１００２，１１０１，１４００，１４０１，１８０２，１９０３，２３０１  位相比較器
２１，１０３，１２０３  巡回制御部
１０４，７００，１００１，１１００，１２０１  戻し段数決定部
２００，１３００，２５０４，２６０３  遅延器
２０１，１３０１，１４０４，１８００，１８０１  セレクタ
２０３，１００３，１１０２，１４０２，１４０３  最小検出部
８００  モード切替部
８０３，１００４  ラッチ
１００５  ２モード巡回制御部
１００６  右端セレクタ
１０１０  セレクタ等価遅延器
１０５３  メモリ
１１０３  選択制御部
１７００  切替型位相比較器
１９０１  ローパスフィルタ（ＬＰＦ）
１９０２  スイッチ
２０００  温度テーブル部
２４０１  温度可変遅延器
２４０２  発熱器
２４０３  熱伝導体
２５０１  電圧可変遅延器
２５０２  可変電圧源
２６０１  容量可変遅延器
２６０２  可変キャパシタ
【図１】
2008245273.tif 000003
【図２】
2008245273.tif 000004
【図３】
2008245273.tif 000005
【図４】
2008245273.tif 000006
【図５】
2008245273.tif 000007
【図６】
2008245273.tif 000008
【図７】
2008245273.tif 000009
【図８】
2008245273.tif 000010
【図９】
2008245273.tif 000011
【図１０】
2008245273.tif 000012
【図１１】
2008245273.tif 000013
【図１２】
2008245273.tif 000014
【図１３】
2008245273.tif 000015
【図１４】
2008245273.tif 000016
【図１５】
2008245273.tif 000017
【図１６】
2008245273.tif 000018
【図１７】
2008245273.tif 000019
【図１８】
2008245273.tif 000020
【図１９】
2008245273.tif 000021
【図２０】
2008245273.tif 000022
【図２１】
2008245273.tif 000023
【図２２】
2008245273.tif 000024
【図２３】
2008245273.tif 000025
【図２４】
2008245273.tif 000026
【図２５】
2008245273.tif 000027
【図２６】
2008245273.tif 000028
【図２７】
2008245273.tif 000029
【図２８】
2008245273.tif 000030
【図２９】
2008245273.tif 000031