(57)【要約】【課題】高い生産性を実現することのできるセンサの製造方法等を提供することを目的とする。【解決手段】ディスク状の振動子と、振動子の外周部にギャップを隔てて配置された駆動電極、検出電極と、を備えたセンサの製造にあたり、振動子と駆動電極、検出電極とのギャップ部分を、電子線照射によりパターン形成する第一のパターン形成工程と、振動子と駆動電極、検出電極とのギャップ部分以外の部分を、ステッパによりパターン形成する第二のパターン形成工程と、を含むようにした。電子線照射によるパターン形成を行うためのアライメントマークＭは、活性Ｓｉ層５３を貫通することのないように形成し、ボックス層５２におけるチャージアップを防ぐようにした。【選択図】図２
2008107336.tif 000002
【特許請求の範囲】
【請求項１】
振動子と、前記振動子の外周部にギャップを隔てて配置され、前記振動子の振動または前記振動子における振動の変化の検出を行う電極と、を備えたセンサの製造方法であって、
前記検出センサを構成する基板材において、前記振動子と前記電極とのギャップ部分を、電子線照射によりパターン形成する第一のパターン形成工程と、
前記振動子と前記電極とのギャップ部分以外の部分を、前記電子線よりも波長の長い光を露光することでパターン形成する第二のパターン形成工程と、
を含むことを特徴とするセンサの製造方法。
【請求項２】
ベースとなる支持基板と、前記支持基板上に形成されたＳｉ酸化物からなるボックス層と、前記ボックス層上に形成され、前記振動子を形成するＳｉ層とから構成される前記基板材に、前記第一のパターン形成工程および前記第二のパターン形成工程で前記基板材の位置合わせを行うためのアライメントマークを形成する工程をさらに備え、
前記アライメントマークを形成する工程では、少なくとも前記第一のパターン形成工程で用いる前記アライメントマークを、前記ボックス層まで到達しないように前記Ｓｉ層に形成することを特徴とする請求項１に記載のセンサの製造方法。
【請求項３】
前記第一のパターン形成工程では、電子線照射によるパターン形成を行うに先立ち、前記基板材の表面に形成された酸化膜を除去することを特徴とする請求項１または２に記載のセンサの製造方法。
【請求項４】
前記第一のパターン形成工程では、電子線照射により形成する前記パターンの幅を、前記第二のパターン形成工程において形成するパターンとの重ね合わせを行う部分において、他の部分よりも広く形成することを特徴とする請求項１から３のいずれかに記載のセンサの製造方法。
【請求項５】
前記第二のパターン形成工程において、前記電極と導通し、外部の電源または検出回路が接続される接続電極、および接地電極を前記支持基板に形成するに際し、
前記基板材に、前記第一のパターン形成工程で形成したパターンの部分を含む範囲にレジスト材を塗布した後に、前記接続電極および前記接地電極の部分の前記レジスト材を除去して、前記接続電極および前記接地電極を構成する金属を蒸着またはスパッタリングし、しかる後に前記レジスト材を除去することを特徴とする請求項１から４のいずれかに記載のセンサの製造方法。
【請求項６】
前記センサが、前記振動子に付着した前記物質の量を検出することを特徴とする請求項１から５のいずれかに記載のセンサの製造方法。
【請求項７】
振動子と、前記振動子の外周部にギャップを隔てて配置された電極と、を備えたレゾネータの製造方法であって、
ベースとなる支持基板、前記支持基板上に形成されたＳｉ酸化物からなるボックス層、前記ボックス層上に形成されて前記振動子を形成するＳｉ層とから構成される基板材において、前前記振動子と前記電極とのギャップ部分を、電子線照射によりパターン形成する第一のパターン形成工程と、
前記振動子と前記電極とのギャップ部分以外の部分を、前記電子線よりも波長の長い光を露光することでパターン形成する第二のパターン形成工程と、を含み、
前記第一のパターン形成工程に先立ち、アライメントマークを、前記ボックス層まで到達しないように前記Ｓｉ層に形成し、
前記第一のパターン形成工程および前記第二のパターン形成工程では、前記アライメントマークを用いて前記基板材の位置合わせを行い、パターン形成を行うことを特徴とするレゾネータの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、質量を有した物質の有無の検出、物質の質量の検出等を行うために用いるのに適したセンサの製造方法等に関する。
【背景技術】
【０００２】
マイクロマシン／ＭＥＭＳ（Micro Electro Mechanical Systems）技術などの微細加工技術の進展により、機械的な振動子を極めて小さく作ることが可能となっている。これにより振動子そのものの質量を小さく作ることが可能になったことから、分子レベルの極微小な物質（例えば分子やウイルス等）の付着による質量変化によっても、周波数やインピーダンス特性の変動が生ずるほどに高感度な振動子が実現しつつある。このような高感度な振動子を用いれば、極微小な物質の存在や量を検出できるセンサ等を構成することが可能となる。
機械的振動子の周波数変化等によって物質の量を検出する装置は、ＱＣＭ(Quarts Crystal Micro balance: 水晶天秤)センサとして良く知られている。これは、水晶振動子に物質が付着すると、付着したその質量に応じて振動周波数が変動する（下がる）性質を利用したもので、微小な質量を計測する質量センサとして優れた性能を有しており、さらに膜厚計（蒸着モニタ）としてもよく用いられている。
このような振動子は、その大きさが大幅に小さくなったことにより、振動子の周波数がＧＨｚレベルにまで高くなり、しかもＳｉを材料とすることができるため、半導体回路との一体化を目指した研究に発展しつつある。
【０００３】
また携帯電話などのパーソナル無線通信機等に盛んに用いられる高周波濾波器は、主に電気的共振器の小型化高性能化を図った誘電体共振器、音波の特性を利用した表面波濾波器（SAW Filter）、および水晶振動子の機械振動特性を用いた水晶濾波器（Quarts Crystal Filter）等があり、それぞれの特性を生かして携帯電話の高周波部などに広く用いられている。しかし、無線装置の更なる小型化や高周波数化などの高性能化と共に低価格化への要求も強いことから、これら従来の濾波器に変わり、半導体集積回路と一体化、すなわちOne-chip化による小型・低価格化が可能な新方式の高周波濾波器が求められている。ＭＥＭＳ加工技術で作成する機械振動子は、材料が半導体と同じＳｉを用いているため、その有力な候補である。そこで、ＭＥＭＳ振動子の高周波数化、高Ｑ値（High Quality Factor）化等を目的とする基礎的な研究、このＭＥＭＳ振動子を用いた高周波濾波器や発信器等への応用研究も盛んになってきた（例えば、非特許文献１参照。）。
【０００４】
このような振動子の一種として、ディスク状の振動子がある。ディスク状の振動子の機械的振動に関する基礎的研究は、古くから行われてきており、ディスク状の振動子の振動状態を規定する振動姿態（振動モード）等の基礎的研究は既に終了したと言っても良い。
【０００５】
しかし、上記したような、微小質量の付着によって振動特性が変化する振動子を用いたセンサや濾波器においては、さらなる高感度化、小型化、低価格化が常に求められている。そこで、ディスク状の振動子のＭＥＭＳ化に伴う研究課題として、高感度化のためのＱ値の向上、振動子の駆動・検出法、濾波器への応用を目的として振動子の組み合わせによる特性制御等があり、これらについては継続的に鋭意研究が行われている。
【０００６】
【非特許文献１】C. T.-C. Nguyen, “Vibrating RF MEMS Technology : Fuel for an Integrated Microchemical Circuit Revolution?.” The 13th International Conference on Solid-State Sensors, Actuators and Microsystems (Transducers `05), Korea, June 5-9, 2005
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＭＥＭＳ加工で形成したような超小型の振動子においては、超小型化が可能で、高精度の検出が可能な電極間の容量を介して駆動や検出を行うことが多い。この場合、振動子と駆動電極の静電力によって駆動を行い、振動子と検出電極との間の容量変化によって検出を行う場合が多い。ここで、この振動子と駆動電極、および検出電極間のギャップが大きいと、駆動や検出の能力が小さくなる。前記のギャップを小さくすれば、振動子の振動の変化を高感度に検出することが可能となる。さらに、ギャップが小さいほど、より少ない電力で振動子を駆動することができるため、省エネルギー化を図ることもでき、携帯型のデバイスにこの振動子を用いる場合等においては、電源の小型化・小容量化を図ることができるので、デバイスの小型化をも可能とする。このように、振動子と、電極とのギャップは小さいほうが好ましい。
【０００８】
従来、振動子と、振動子の近傍に配置される電極は、半導体素子製造用のステッパで基板上にパターン形成するのが一般的であった。
ＭＥＭＳ用のステッパやコンタクトアライナー等の露光装置を用いたパターン形成技術においては、１μｍ程度、あるいはそれ以下の微細なパターン形成が可能となっているが、このような露光装置は装置コストが非常に高く、振動子の製造コストにも大きな影響を及ぼす。
一方、近年、微細パターンの形成にはＥＢ（Electron Beam：電子線）照射技術が用いられつつある。ＥＢ照射技術の場合、ＥＢ発生源で発生したＥＢを照射することでパターン形成を行うため、振動子と電極の間のギャップは、ビーム線径程度までには小さくすることが望める。しかしながら、ＥＢ照射によるパターン形成は、パターン形成対象物とＥＢを相対異動させることでパターン形成対象物の表面にＥＢをスキャンさせて線状に描画を行っていくため、一定の面積を有したエリアのパターン形成を行うには膨大な時間がかかり、生産性の面で非現実的である。
本発明は、上記のような技術的課題を解決すべくなされたもので、振動子と電極のギャップを小さくして、振動子における検出感度を高めるとともに、駆動電力の省エネルギー化、振動子のデバイスの小型化等を図ることができ、しかも高い生産性を低コストで実現することのできるセンサの製造方法等を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、上記したような課題を解決すべく鋭意検討を行う過程で、ＥＢによるパターン形成と、ステッパによるパターン形成を組み合わせて用いることを考えた。ＥＢにより、振動子と電極の間のギャップの微小化を図りつつ、他の部分をステッパを用いてパターン形成することで、生産性を高めることができるのではないかと考えたのである。
すなわち、本発明は、振動子と、振動子の外周部にギャップを隔てて配置され、振動子の振動または振動子における振動の変化の検出を行う電極と、を備えたセンサの製造方法であって、センサを構成する基板材において、振動子と電極とのギャップ部分を、電子線照射によりパターン形成する第一のパターン形成工程と、振動子と電極とのギャップ部分以外の部分を、電子線よりも波長の長い光を露光することでパターン形成する第二のパターン形成工程と、を含むことを特徴とする。ここで、電子線よりも波長の長い光を露光することによるパターン形成とは、マスクを用い、所定波長領域の光を一括露光するステッパ、或いは、縮小露光装置、１：１露光装置によるパターン形成である。このようなステッパ等は、ＭＥＭＳ用ステッパやコンタクトアライナーのような高い解像度レベルは不要であり、装置コストを抑えることが可能となる。
【００１０】
このようにＥＢにおける、いわゆる線描画によるパターン形成と、ステッパ等における一括露光によるパターン形成を組み合わせようとする場合、様々な問題が存在することが判明した。
まず、ＥＢ、ステッパいずれの場合も、パターン形成するにあたっては、基板材上にアライメントマークを形成し、このアライメントマークを基準として位置合わせを行った後にパターン形成を行う。
ステッパの場合、基板材上にパターン形成するにあたっては、基板材表面上にアライメントマークを形成した後、パターン形成を行うために基板材表面上にレジスト膜を形成する。しかし、ＥＢにおいてパターン形成するにあたって、基板材表面に形成されたアライメントマークによって位置合わせを行おうとしたとき、レジスト材や、基板材を構成するＳｉ酸化物からなるボックス層等の、誘電体からなる層が露出していると、ＥＢパターン形成装置において発する電荷が誘電体層にチャージされてしまう。すると、ＥＢパターン形成装置のアライメント系の視界が妨げられ、アライメントマークが認識しにくくなり、位置合わせが困難になる。
すなわち、単純にＥＢによるパターン形成とステッパによるパターン形成を組み合わせたのでは、ＥＢによって形成するパターンと、ステッパによって形成するパターンとの重ね合わせ精度が保証できないのである。
【００１１】
そこで、本発明においては、ベースとなる支持基板と、支持基板上に形成されたＳｉ酸化物からなるボックス層と、ボックス層上に形成され、振動子を形成するＳｉ層とから構成される基板材に、第一のパターン形成工程および第二のパターン形成工程で基板材の位置合わせを行うためのアライメントマークを形成する工程をさらに備える。そして、アライメントマークを形成する工程では、少なくとも第一のパターン形成工程で用いるアライメントマークを、ボックス層まで到達しないようにＳｉ層に形成するのが好ましい。
このようにすれば、アライメントマークは、ボックス層まで到達せず、Ｓｉ層にとどまっているため、ＥＢパターン形成装置において電荷が誘電体からなるレジスト材やボックス層にチャージされるのを防ぎ、位置合わせを確実に行うことが可能となる。なお、アライメントマークは、ＥＢパターン形成用と、ステッパでのパターン形成用とで、別々に設けることができる。その場合、アライメントマークを形成する工程で、双方を同時に形成することで、ＥＢによるパターン形成時とステッパによるパターン形成時における位置合わせの基準の精度は確保できる。
【００１２】
第一のパターン形成工程では、電子線照射によるパターン形成を行うに先立ち、基板材の表面に形成された酸化膜を除去するのが好ましい。これにより、電子線照射によって形成されるパターンの周囲にクラック等が生じるのを防ぐことができる。
【００１３】
ところで、このように電子線照射により形成するパターンと、フォトリソグラフィ法により形成するパターンとを重ね合わせる場合、第一のパターン形成工程では、電子線照射により形成するパターンの幅を、第二のパターン形成工程において形成するパターンとの重ね合わせを行う部分において、他の部分よりも広く形成するのが好ましい。これにより、電子線照射により形成するパターンと、ステッパにより形成するパターンとを重ね合わせの誤差を吸収できる。
【００１４】
また、振動子の近傍に配置される電極に、電源からの配線や検出回路への配線を接続するため、基板上には電極から配線の接続部分まで配線パターンが形成されるが、これには導電性金属をスパッタリング等によって基板上に付着させる。このとき、ＥＢによる微細なギャップが先に形成されていると、スパッタリング等の後に導電性金属を除去しようとしても、微細なギャップ内に入り込んだ導電性金属を、その後のパターン形成やエッチング工程において完全に除去するのが困難となることもある。
そこで、第二のパターン形成工程において、電極と導通し、外部の電源または検出回路が接続される接続電極、および接地電極を支持基板に形成するに際し、基板材に、第一のパターン形成工程で形成したパターンの部分を含む範囲にレジスト材を塗布した後に、接続電極および接地電極の部分のレジスト材を除去して、接続電極および接地電極を構成する金属を蒸着あるいはスパッタリングし、しかる後にレジスト材を除去するのが好ましい。このようにして、電子線で形成したパターンの部分をレジスト材で覆っておくことで、微細なギャップの部分においては、導電性金属はレジスト材上にスパッタリングされるため、スパッタリング後、レジスト材を除去すれば、導電性金属を確実に除去でき、上記のような問題は回避することが可能となる。
【００１５】
ところで、本発明のセンサは、振動子に付着した物質の量を検出する質量センサ等として用いることができる。このようなセンサにおいては、検出対象となる物質を特定の分子、あるいは特定の特性または特徴を有する複数種の分子とすることができる。これにより、例えば、ガス検出センサ、匂いセンサ等に本センサを用いることができる。これには、特定の分子としてガスや生体由来の分子、生活空間の浮遊分子、揮発性分子等を対象とする場合、特定種の分子のみを高い選択性を持って検出するのが望ましい。また、このように選択性の高いセンサを複数用い、複数種の分子を認識したり、用途の応用範囲を広げることができる。また、グローバル認識と称される、特定の特徴を持った分子群や、同じ側鎖を持つ分子群等を検出することもできる。この場合、センサを複数用い、これら複数のセンサ間における検出能の差から、信号処理やソフトフェアを用いた処理等によって分子群の認識を行うようにしても良い。また、液中で動作するように構成を変更して、特定のたんぱく質や酵素、糖鎖等を検出しても良い。
【００１６】
微小質量の検出は、薄膜形成の際の膜厚モニタ、抗体抗原反応や蛋白質吸着作用などの生体分子の検出やバイオ研究にも用いることができる。本発明のセンサは、このような用途に好適である。
また、小型で安定な高感度な家庭用や個人用のガスセンサや、携帯性に優れる使い捨て型で空気中などに浮遊する有害物質の検出等の用途にも、本発明のセンサや振動子を用いることも考えられる。更に高感度化が進めばその応用範囲はさらに広がり、「におい」の検出識別が可能となるまで発展することが可能であり、さらにこれ以外の用途に対しても、本発明のセンサの利用を妨げるものではない。
【００１７】
また、本発明は、センサに限らず、高周波回路、フィルター等で利用されるレゾネータを製造する場合にも適用することもできる。
この場合、レゾネータの製造方法は、振動子と、振動子の外周部にギャップを隔てて配置された電極と、を備えたレゾネータの製造方法であって、ベースとなる支持基板、支持基板上に形成されたＳｉ酸化物からなるボックス層、ボックス層上に形成されて振動子を形成するＳｉ層とから構成される基板材において、振動子と電極とのギャップ部分を、電子線照射によりパターン形成する第一のパターン形成工程と、振動子と電極とのギャップ部分以外の部分を、電子線よりも波長の長い光を露光することでパターン形成する第二のパターン形成工程と、を含み、第一のパターン形成工程に先立ち、アライメントマークを、ボックス層まで到達しないようにＳｉ層に形成し、第一のパターン形成工程および第二のパターン形成工程では、アライメントマークを用いて基板材の位置合わせを行い、パターン形成を行うことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、ＥＢによるパターン形成により、振動子と電極のギャップを小さくして、振動子における検出感度を高めるとともに、駆動電力の省エネルギー化、振動子のデバイスの小型化等を図ることができる。しかも、微細パターンを形成する必要がある部位以外は、ステッパ等によるパターン形成を行うことで、高い生産性を低コストで実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面に示す実施の形態に基づいてこの発明を詳細に説明する。
図１は、本実施の形態におけるセンサ１０の基本的な構成を説明するための図である。
この図１に示すセンサ１０は、質量を有した分子等の検出対象物が付着すると振動周波数が変化する振動子２０と、振動子２０を振動させるための駆動源３０と、振動子２０における振動特性の変化を検出する検出部４０と、を備えている。
【００２０】
振動子２０は、例えばディスク状で、全体として円形、矩形、あるいは適宜他の形状（図１の例では円形）を有し、外周部の所定の位置に接続された支持部材２２のみによって支持され、残る他の部分は全てフリー状態とされている。
振動子２０の外周部には、振動子２０を駆動（振動）させるための駆動部３０、振動子２０の振動の変化を検出する検出部４０が配置されている。すなわち、振動子２０に対して所定のギャップを有した状態で対向するように、駆動電極（電極）３０ａ、検出電極（電極）４０ａが配置されている。この駆動電極３０ａ、検出電極４０ａは、その先端部が振動子２０の外周部に沿って一定長連続するように形成されている。
【００２１】
駆動電極３０ａには、接続電極３０ｂから、外部の図示しないコントローラで発生する電流が供給され、これによって駆動電極３０ａは静電効果やピエゾ効果（圧電効果）を用い、振動子２０を振動させる。
検出電極４０ａも同様に、接続電極４０ｂから、検出電極４０ａと振動子２０との間に生じる静電効果やピエゾ効果により、振動子２０における振動を検出し、電気信号として出力するようになっている。このとき、振動子２０に質量を有した物質が付着すると、その質量の影響を受けて振動子２０の振動数が変化する。外部の検出装置（検出回路）においては、接続電極４０ｂから出力される電気的な振動をモニタリングすることで、振動子２０への物質の付着の有無、あるいは振動子２０への物質の付着量を検出することが可能となっている。
なお、駆動電極３０ａおよび接続電極３０ｂとからなる駆動部３０と、検出電極４０ａおよび接続電極４０ｂとからなる検出部４０は構造的に同一であり、検出装置の接続電極３０ｂ、４０ｂへの接続を入れ替えることで、その役割を入れ替えることができる。
【００２２】
このようなセンサ１０は、図２（ａ）に示すように、Ｓｉ製の支持基板５１上に、ＳｉＯ２（Ｓｉ酸化物）からなるボックス層５２、活性Ｓｉ層（Ｓｉ層）５３を積層することで構成された基板材５０に、所定のパターンを形成することで実現される。ここで、本実施の形態において、支持基板５１の厚さは４００μｍ、ボックス層５２の厚さは１μｍ、活性Ｓｉ層５３の厚さは２μｍである。
以下、基板材５０にパターン形成してセンサ１０を実現する手法について説明する。
【００２３】
まず、図２（ｂ）に示すように、基板材５０の活性Ｓｉ層５３側の面（以下、これを「表面」と称し、支持基板５１側の面を「裏面」と称する）にレジスト材Ｒ１を塗布する。
次いで、ＥＢによるパターンニング用とステッパによるパターンニング用のアライメントマークを形成するためのマスクを用い、ステッパ装置にて露光を行った後、現像を行う。これにより、アライメントマークを形成する部分Ｐ１のみ、レジスト材Ｒ１が除去される。
【００２４】
続いて、図２（ｃ）に示すように、Ｄ−ＲＩＥ（Deep Reactive Ion Etching：深堀り反応性イオンエッチング）法により、エッチングを行う。これにより、アライメントマークを形成する部分Ｐ１のエッチングが行われ、活性Ｓｉ層５３に、アライメントマークＭが形成される。このとき、Ｄ−ＲＩＥ法によるエッチングでは、２μｍの厚さを有する活性Ｓｉ層５３に対し、活性Ｓｉ層５３を貫通してボックス層５２に到達することのないよう、活性Ｓｉ層５３の厚さより少ない深さ、例えば１μｍまでのエッチングを行う。
【００２５】
図３は、ＥＢによるパターンニング用のアライメントマークＭの例である。もし、活性Ｓｉ層５３を貫通してアライメントマークＭを形成した場合、ボックス層５２が露出することになる。ボックス層５２は、誘電体であるため、ＥＢパターン形成装置でパターンを形成するにあたり、アライメントマークＭを確認しようとすると、レジスト材Ｒ１やボックス層５２がチャージアップしてしまうことがあり、アライメントマークＭが見にくくなることが予想される。図４（ａ）、（ｂ）は、レジスト材Ｒ１がチャージアップした状態を示すものである。そこで、Ｄ−ＲＩＥ法によるエッチングを、例えば１μｍまでにとどめ、活性Ｓｉ層５３を貫通しないようにすることで、図４（ｃ）の二点鎖線内に示すように、アライメントマークＭの確認を容易とする。
なお、図４（ａ）は、活性Ｓｉ層５３を貫通してアライメントマークＭを形成した場合に、アライメントマークＭをＥＢパターン形成装置のアライメント系で視認した状態を示すものであり、図４（ｂ）は、図４（ａ）の点線の範囲内を拡大した図、図４（ｃ）は、活性Ｓｉ層５３を貫通しないようにアライメントマークＭを形成した場合に、図４（ｂ）と同じ範囲において、アライメントマークＭをＥＢパターン形成装置のアライメント系で視認した状態を示すものである。
【００２６】
ついで、図５（ａ）に示すように、アセトンやＩＰＡ（イソプロピルアルコール）により、レジスト材Ｒ１を剥離した後、さらにＯ２アッシング（Ashing）を行い、基板材５０の表面、裏面に残存したレジスト材Ｒ１を除去する。
レジスト材Ｒ１の除去後、ＢＨＦ溶液(NH4F/HF/H2O)により、活性Ｓｉ層５３の表面に形成された自然酸化膜を除去する。
活性Ｓｉ層５３表面に自然酸化膜があると、後にＥＢによるパターン形成を行ったときに、パターンを起点としたクラック等が生じることがあり、自然酸化膜を除去することでこれを防止する。
【００２７】
続いて、図５（ｂ）に示すように、ＥＢによるパターン形成に用いるレジスト材Ｒ２を、活性Ｓｉ層５３の表面に塗布する。
そして、先に形成したアライメントマークＭの周辺を露光し、現像を行う。これにより、アライメントマークＭを覆うレジスト材Ｒ２を除去できる。
この状態で、アライメントマークＭを用い、ＥＢパターン形成装置における、基板材５０のアライメント（位置合わせ）を行う。
【００２８】
しかる後、図５（ｃ）に示すように、ＥＢパターン形成装置において、ＥＢを基板材５０に照射し、所定の軌跡に沿ってスキャンさせる。このとき、ＥＢは例えばドーズ量とスキャンスピードの調整が可能であるので、これにより、レジスト材Ｒ２に、線幅１００ｎｍのパターンＰ２を露光することができる。
このとき、図６に示すように、後に行うステッパによるパターン形成との重ね合わせ部分Ｘにおいては、ＥＢ照射により形成するスリット状のパターンＰ２を太く形成しておく。これは、ステッパにより形成するパターンＰｓと、ＥＢにより形成するパターンＰ２との位置合わせ精度を補償するためである。すなわち、重ね合わせ部分ＸにおいてパターンＰ２が太くなっている範囲内であれば、ステッパにより形成するパターンＰｓは、図６中（イ）に示す設計どおりの位置に対し、（ロ）に示すようにずれていても、振動子２０と電極とを確実に分割することができる。ＥＢ照射により形成するスリット状のパターンＰ２を太くする寸法は、位置合わせ誤差を許容する範囲で決まり、それは例えば、１〜２μｍ程度である。
そして、レジスト材Ｒ２を現像すると、レジスト材Ｒ２は、ＥＢが照射された部分のみが除去され、レジスト材Ｒ２に線幅１００ｎｍのスリット状のパターンＰ２が形成されることになる。
【００２９】
続いて、図７（ａ）に示すように、Ｄ−ＲＩＥ法により、レジスト材Ｒ２に形成された線幅１００ｎｍのスリット状のパターンＰ２の部分を、活性Ｓｉ層５３の厚さに相当する深さ（本実施の形態においては２μｍ）でエッチングする。これにより、活性Ｓｉ層５３を貫通する、線幅１００ｎｍのスリット２００が形成されたことになる。なおここでは、スリット２００の形成にＤ−ＲＩＥ法を用いたが、スリット２００の幅、深さ、アスペクト比（スリット２００の幅／深さ）等によって、他の手法を用いることも可能である。
【００３０】
ここで、スリット２００の形成に用いることのできる他の手法として、以下のようなものがある。
従来よりＭＥＭＳ分野で多用されていたエッチング手法の一つとしてＢｏｓｃｈプロセスがある。Ｂｏｓｃｈプロセスにおいては、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用い、エッチングを行っていく。
近年、微細パターンの形成に用いるエッチング手法として着目されているのがＡＬＣＡＴＥＬ社のＳＨＡＲＰ（Ｓｕｐｅｒ  Ｈｉｇｈ  Ａｓｐｅｃｔ  Ｒａｔｉｏ  Ｐｒｏｃｅｓｓ）プロセスである。このプロセスにおいても、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用い、エッチングを行っていく。そして、エッチング後、Ｏ２ガスを導入し、表面に酸化膜を形成させて表面保護を図る。しかし、この手法ではＯ２ガスを用いるため、プラズマを発生したときに有機物であるレジストがＯ２と反応してガスとして排出されるため、レジストマスクの選択比（レジスト厚さに対するエッチング深さの比）が低くなってしまう。例えば、２．５μｍ程度の活性Ｓｉ層を有したＳＯＩウエハを貫通エッチングするのが限界である。
そのため、レジストマスクを形成するレジスト材Ｒ２をＡｌまたはＳｉＯ２とすることが考えられる。しかし、Ａｌを用いた場合には、エッチング時に生じるプラズマによってＡｌがパーティクルとなって雰囲気中に舞い、マスクしていない箇所にこれが付着してパターン再現性を損ねる原因となる可能性がある。また、ＳｉＯ２を用いた場合には、微細なパターンの再現性が低いという問題がある。
さらに、微細なスリット２００を形成する場合、ＳＦ６ガスとＣ４Ｆ８ガスを交互に切り替えるたびに、図１４（ａ）に示すように、エッチングにより形成した溝の側面にスキャロップ（波状に表面が荒れること）が生じるという問題もある。微細なパターンの場合、スキャロップが形成されると、静電容量等の面で不利になる。
【００３１】
このように、従来のエッチング手法は、線幅１００ｎｍといった微細なスリット２００を形成するのに十分であるとは言えないのが現状であった。これに対し、本発明者が試行錯誤した結果、ＳＦ６ガスとＣ４Ｆ８ガスの混合ガスを用い、エッチングを行うのが有効であることを見出した。
ＳＦ６ガスとＣ４Ｆ８ガスの混合ガスを用いることで、従来のＡＬＣＡＴＥＬ社のＳＨＡＲＰプロセスにおいては１：４程度であった選択比が１：１３以上に向上した。その結果、例えばＳｉ基板に２００ｎｍの線幅のパターンであれば、従来は２．５μｍ程度の深さをエッチングするのが限界であったが、８μｍ程度の深さのエッチングが可能となった。さらに、図１４（ｂ）に示すように、エッチングにより形成した溝の側面にはスキャロップが生じないというメリットも得られた。
したがって、本工程においては、上記したような手法を用いるのが好ましい。
【００３２】
次いで、図７（ｂ）に示すように、活性Ｓｉ層５３の表面からレジスト材Ｒ２を除去する。
これにより、ＥＢによるパターン形成工程は終了し、ステッパ等によるパターン形成工程に移行する。なお、ステッパ等においては、ＥＢ用に形成したアライメントマークＭとは別に形成した、専用のアライメントマークを用いて基板材５０の位置合わせを行う。
【００３３】
図７（ｃ）に示すように、ステッパにおけるパターン形成工程では、まず、活性Ｓｉ層５３の表面にレジスト材Ｒ３を塗布する。
次いで、図８（ａ）に示すように、接地電極を形成すべく、ステッパにおいて、マスクを用いてレジスト材Ｒ３の所定位置に露光を行った後、現像する。これにより、レジスト材Ｒ３に、接地電極パターンＰ３が形成される。
そして、図８（ｂ）に示すように、Ｄ−ＲＩＥ法により、レジスト材Ｒ３に形成された接地電極パターンＰ３の部分を、活性Ｓｉ層５３の厚さに相当する深さ（本実施の形態においては２μｍ）でエッチングする。これにより、活性Ｓｉ層５３を貫通してボックス層５２が露出する。
さらに、図８（ｃ）に示すように、ＢＨＦ溶液により、接地電極パターンＰ３の部分において、ボックス層５２を除去し、支持基板５１を露出させる。
【００３４】
この後、図９（ａ）に示すように、アセトンやＩＰＡにより、レジスト材Ｒ３を剥離した後、図９（ｂ）に示すように、再度レジスト材Ｒ４を塗布する。
そして今度は、図９（ｃ）に示すように、駆動電極３０ａ、検出電極４０ａに導通する接続電極３０ｂ、４０ｂを形成するため、ステッパにおいて、マスクを用いてレジスト材Ｒ４の所定位置に露光を行った後、現像する。これにより、露光されてレジスト材Ｒ４が除去された部分に、電極パターンＰ４が形成される。このとき、接地電極パターンＰ３の部分も同時に露光・現像を行い、レジスト材Ｒ３を除去して、接地電極パターンＰ３を露出させる。
【００３５】
続いて、図１０（ａ）に示すように、スパッタリング法により、基板材５０の表面にＴｉ、Ｐｔをそれぞれ所定の膜厚で製膜させる。このとき、望ましいＴｉ／Ｐｔ膜６０の膜厚は、Ｔｉ膜が１０〜１００ｎｍ、Ｐｔ膜が１０ｎｍ〜１μｍである。また、Ｔｉに代え、Ｃｒ、Ｔａ、ＴｉＷ等、他の物質を用いることも可能である。また、Ｐｔについても、これ以外に、Ａｕ、Ａｌ、ＡｌＳｉ、Ｗ、Ｐｏｌｙ−Ｓｉ等の他の物質に代替することが可能である。
図１０（ｂ）に示すように、スパッタリング後、基板材５０をアセトンやレジスト剥離剤に浸漬し、レジスト材Ｒ４およびレジスト材Ｒ４上のＴｉ／Ｐｔ膜６０をリフトオフする。すると、接地電極パターンＰ３、電極パターンＰ４の部分のみにＴｉ／Ｐｔ膜６０が残り、これが接続電極３０ｂ、４０、接地電極６１、６２となる。
【００３６】
次に、図１０（ｃ）に示すように、基板材５０の裏面（支持基板５１側）に、レジスト材Ｒ５を塗布する。
そして、図１１（ａ）に示すように、ステッパ等において、マスクを用い、振動子２０に対応した領域Ｐ５に露光を行った後、これを現像する。これにより、支持基板５１は、振動子２０に対応した領域Ｐ５が露出した状態となっている。
【００３７】
続いて、図１１（ｂ）に示すように、基板材５０の表面にレジスト材Ｒ６を塗布する。
そして、図１１（ｃ）に示すように、ステッパにおいて、センサ１０のデバイスとしての構造体を形成するためのパターンＰ６を露光した後、現像を行う。ここで、ＥＢでパターニングした線幅１００ｎｍのスリット状のパターンＰ２と、デバイス構造体を形成するためのパターンＰ６の位置合わせを行うことになる。このとき、図６に示したように、デバイス構造体を形成するためのパターンＰ６との重ね合わせを行う部分において、ＥＢ照射により形成するスリット状のパターンＰ２が太く形成されているので、パターンＰ２が太く形成されている範囲内であればデバイス構造体を形成するパターンＰ６がずれても問題はなく、これによって位置合わせを確実に行うことができる。
【００３８】
そして、図１２（ａ）に示すように、Ｄ−ＲＩＥ法により、レジスト材Ｒ６に覆われていない、デバイス構造体を形成するパターンＰ６の部分を、活性Ｓｉ層５３の厚さに相当する深さ（本実施の形態においては２μｍ）でエッチングする。これにより、デバイス構造体を形成するパターンＰ６の部分において、活性Ｓｉ層５３を貫通してボックス層５２が露出する。
【００３９】
ついで、図１２（ｂ）に示すように、この基板材５０の、レジスト材Ｒ６が塗布されている表面側に、バルクウエハ７０を貼り合わせ、工程中における、基板材５０に形成された構造体の破損を防ぐ。
【００４０】
しかる後、図１２（ｃ）に示すように、基板材５０の裏面側において、Ｄ−ＲＩＥ法により、レジスト材Ｒ５に覆われていない部分、つまり振動子２０に対応した部分をエッチングして、支持基板５１を除去し、ボックス層５２を露出させる。
【００４１】
続いて、図１３（ａ）に示すように、バルクウエハ７０を基板材５０から剥離除去し、さらに、アセトンやＩＰＡにより、レジスト材Ｒ５、６を除去した後、さらに基板材５０の両面のＯ２アッシングもしくはレジスト剥離剤による残存レジストの完全剥離を行う。
【００４２】
この後、図１３（ｂ）に示すように、ＢＨＦ溶液により、振動子２０に対応した部分のボックス層５２を除去する。
さらに、水洗、ＩＰＡ乾燥を行うことにより、図１に示したようなセンサ１０を形成することができる。
【００４３】
ここで、住友スリーエム株式会社製のＮｏｖｅｃ  ＨＦＥ（ハイドロフルオロエーテル）−７２００（商品名）を用い、Ｃ４Ｆ８ガスを導入した際に生成されたデポ膜（ＣＦ２系のポリマーからなる膜）を剥離することができる。このレジスト除去剤は、ＩＰＡよりも表面張力が小さく、蒸発潜熱も小さい。したがって、前記の水洗後、このレジスト除去剤を用いて処理を行うことで、狭いギャップ部分にもレジスト除去剤が入り込み、デポ膜を確実に除去することができる。
【００４４】
なお、上記実施の形態では、各工程、ついて説明したが、適宜他の手法に置き換えることができる。
例えば、図８（ａ）から図１０（ｂ）に示した接地電極６１、６２を形成する工程は、以下のような工程に置き換えることができる。
図１５（ａ）に示すように、接地電極６１、６２を形成すべく、ステッパにおいて、マスクを用いてレジスト材Ｒ３の所定位置に露光を行った後、現像する。これにより、レジスト材Ｒ３に、接地電極パターンＰ３’が形成される。
そして、図１５（ｂ）に示すように、レジスト材Ｒ３に形成された接地電極パターンＰ３’の部分を、活性Ｓｉ層５３の厚さに相当する深さ（本実施の形態においては２μｍ）でエッチングする。これにより、活性Ｓｉ層５３を貫通してボックス層５２が露出する。このとき、エッチングには、エッチング部８０の断面形状が活性Ｓｉ層５３の表面から支持基板５１側に向けて断面積が漸次小さくなるテーパ形状となるよう、テーパエッチング法を用いる。このようなテーパエッチング法としては、例えばＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）法がある。
【００４５】
さらに、図１５（ｃ）に示すように、アセトンやＩＰＡにより、レジスト材Ｒ３を剥離し、Ｏ２アッシングを行った後、図１６（ａ）に示すように、再度レジスト材Ｒ８を塗布する。
そして今度は、図１６（ｂ）に示すように、接地電極６１、６２を形成するため、ステッパにおいて、マスクを用いてレジスト材Ｒ８の所定位置に露光を行った後、現像する。これにより、露光されてレジスト材Ｒ８が除去された部分に、電極パターンＰ４が形成される。
続いて、図１６（ｃ）に示すように、Ｄ−ＲＩＥ法により、レジスト材Ｒ８に覆われていない、電極パターンＰ４の部分を、活性Ｓｉ層５３の厚さに相当する深さ（本実施の形態においては２μｍ）でエッチングする。これにより、電極パターンＰ４の部分において、活性Ｓｉ層５３を貫通してボックス層５２が露出する。
【００４６】
次いで、図１７（ａ）に示すように、ＢＨＦ溶液により、電極パターンＰ４の部分のボックス層５２を除去する。
さらに、図１７（ｂ）に示すように、アセトンやＩＰＡにより、レジスト材Ｒ８を除去した後、基板材５０の両面のＯ２アッシングを行い、表面、裏面に残存したレジスト材Ｒ８を除去する。
【００４７】
続いて、図１７（ｃ）に示すように、基板材５０の表面に、レジスト材Ｒ９を塗布する。そして、図１８（ａ）に示すように、ステッパにおいて、接地電極パターンＰ３’、電極パターンＰ４の部分を露光した後、現像を行う。
そして、図１８（ｂ）に示すように、スパッタリング法により、基板材５０の表面にＣｒ、Ａｕをそれぞれ所定の膜厚で製膜させ、Ｃｒ／Ａｕ膜９０を形成する。このとき、また、Ｃｒに代え、Ｔｉ、Ｔａ、ＴｉＷ等、他の物質を用いることも可能である。また、Ａｕについても、これ以外に、Ｐｔ、Ａｌ、ＡｌＳｉ、Ｗ、Ｐｏｌｙ−Ｓｉ等の他の物質に代替することが可能である。
図１８（ｃ）に示すように、スパッタリング後、基板材５０をアセトンに浸漬し、レジスト材Ｒ９およびレジスト材Ｒ９上のＣｒ／Ａｕ膜９０をリフトオフする。すると、接地電極パターンＰ３’、電極パターンＰ４の部分のみにＣｒ／Ａｕ膜９０が残り、これが接続電極３０ｂ、４０ｂ、接地電極６１、６２、６３となる。
【００４８】
ここで、図１７（ｃ）に示した工程で塗布したレジスト材Ｒ９は、図１８（ｂ）に示したスパッタリング工程において形成したＣｒ／Ａｕ膜９０の不要部分をリフトオフ（除去）するためのものである。このとき、レジスト材Ｒ９には、クラリアント社のＡＺ５２００ＮＪ（商品名）を用いるのが好ましい。
レジスト材Ｒ９として、通常のレジスト材（例えばＳ１８３０（商品名）等のポジ型レジスト等）を用いると、レジスト材を塗布した状態でスパッタリングにより形成したＣｒ／Ａｕ膜９０の不要部分をリフトオフすると、図１９（ａ）に示すように、溝や凹部の端部において、溝や凹部の壁面に付着したレジスト材Ｒ９を除去する際に、図１９（ｂ）、図２０に示すようにＣｒ／Ａｕ膜９０が千切れてしまう。その際にＣｒ／Ａｕ膜９０からパーティクル（異物）が生じ、これが基板材５０の表面に付着してしまうという問題がある。
そこで、レジスト材Ｒ９として前記のクラリアント社のＡＺ５２００ＮＪを用いると、図１８（ａ）に示すように、レジスト材Ｒ９によって形成されるレジスト膜の端部が逆テーパ断面となり、溝や凹部の壁面へのレジスト材Ｒ９の付着も防止できる。その後に、スパッタリングを行えば、Ｃｒ／Ａｕ膜９０は、レジスト材Ｒ９の表面と、パターン部分に形成され、溝や凹部の壁面に付着しない。その結果、リフトオフを行っても、パターン部分のＣｒ／Ａｕ膜９０の端部が千切れることもなく、パーティクルの発生等を防止できる。
【００４９】
また、図１５（ｂ）に示したように、接地電極パターンＰ３’の部分を、断面形状が活性Ｓｉ層５３の表面から支持基板５１側に向けて断面積が漸次小さくなるテーパ形状となるようにエッチングした。この部分に対し、スパッタリングを行うと、図１８（ｂ）に示したように、エッチング部８０のテーパ面（傾斜面）にもＣｒ／Ａｕ膜９０が形成されるため、支持基板５１の表面と、活性Ｓｉ層５３の表面とを連続させる貫通電極（貫通ビア）を形成することができ、接地電極６３が形成される。
ここで、貫通電極の形成には、電鋳プロセス等の他の手法を用いることも可能である。
このようにして、支持基板５１の表面に接地電極６１、６２を形成することで、以下に示すようなメリットが生じる。
すなわち、接地電極６１、６２、６３は、駆動電極３０ａ、検出電極４０ａからの出力の基準電位を設定すべく、振動子２０の電位を０（ゼロ）にするために設けられている。振動子２０の電位を０にするには、従来、図２１に示すように、ワイヤーボンダーで振動子２０と接地電極６１、６２を接続する配線９５を行っていた。しかしこれではワイヤーボンディングの手間が掛かるという問題があった。また、測定用プローブを用い、センサ１０の評価等を行う場合、駆動電極３０ａ、検出電極４０ａ、接地電極６１、６２のレイアウトを、市販の測定用プローブの電極レイアウトに対応したものとする必要があるが、ワイヤーボンダーで配線９５を行う場合においては、レイアウトが制限され、測定用プローブに対応した電極レイアウトにするのが困難であった。これに対し、貫通電極によって接地電極６１、６２、６３を形成することで、レイアウトの自由度が高まり、図２２に示すように、駆動電極３０ａの接続電極３０ｂ、検出電極４０ａの接続電極４０ｂ、接地電極６１、６２、６３の電極レイアウトを、測定用プローブ３００に対応したものとすることができる。これにより、より簡易にセンサ１０の評価等を行うことが可能となる。
【００５０】
なお、上記実施の形態では、図１に示したような構成のセンサ１０を例に挙げたが、本発明を適用して製造するセンサやレゾネータは、本発明の主旨を逸脱しない限り、その形状、構成、材質等について何ら限定する意図はなく、適宜他の形状、構成、材質等とすることが可能であり、その場合も、本発明により上記と同様の効果を得ることができる。
また、上記実施の形態で説明したセンサ１０の製造方法も、具体的に挙げた各種の手法等も、適宜変更することが可能である。
さらに、ここでは、振動子として、高い性能が得られるディスク型振動子を例に挙げたが、ディスク型に限定するわけではない。矩形型であっても良いし、正方形であってもよい。この場合は、駆動電極や検出電極は平行平板型となって、より加工が容易となる。
また、上記で示した工程中、酸化膜の除去にはＢＨＦ溶液を用いたが、もちろんこれ以外の酸化膜除去方法を用いても良い。同様に、エッチングにはＤ−ＲＩＥ法を用いたが、他のシリコンエッチング法を用いても良い。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
【図面の簡単な説明】
【００５１】
【図１】本実施の形態におけるセンサの構成を示す図である。
【図２】本実施の形態におけるセンサの製造工程を示す図である。
【図３】アライメントマークの例である。
【図４】図３のアライメントマークをＥＢパターン形成装置で視認したときの状態を示す図である。
【図５】本実施の形態におけるセンサの製造工程を示す図であり、図２に続く工程を示す図である。
【図６】ＥＢによって形成するパターンとステッパによって形成するパターンの重ね合わせ状態を示す図である。
【図７】本実施の形態におけるセンサの製造工程を示す図であり、図５に続く工程を示す図である。
【図８】同、図７に続く工程を示す図である。
【図９】同、図８に続く工程を示す図である。
【図１０】同、図９に続く工程を示す図である。
【図１１】同、図１０に続く工程を示す図である。
【図１２】同、図１１に続く工程を示す図である。
【図１３】同、図１２に続く工程を示す図である。
【図１４】（ａ）はエッチング部分に生じたスキャロップを示す顕微鏡写真であり、（ｂ）は混合ガスを用いることでエッチング部分におけるスキャロップの発生を抑えた顕微鏡写真である。
【図１５】図８（ａ）から図１０（ｂ）に示した接地電極を形成する工程を、他の手法に置き換えた場合の例を示す図である。
【図１６】同、図１５に続く工程を示す図である。
【図１７】同、図１６に続く工程を示す図である。
【図１８】同、図１７に続く工程を示す図である。
【図１９】レジスト材のリフトオフによって、スパッタ膜の端部が千切れる様子を示す図である。
【図２０】スパッタ膜の端部が千切れた状態の例を示す顕微鏡写真である。
【図２１】ワイヤーボンディングによる配線を用い接地電極を形成する例を示す図である。
【図２２】測定用プローブのレイアウトに対応した電極レイアウトを示す図である。
【符号の説明】
【００５２】
１０…センサ、２０…振動子、３０ａ…駆動電極（電極）、３０ｂ、４０ｂ…接続電極、４０ａ…検出電極（電極）、５０…基板材、５１…支持基板、５２…ボックス層、５３…活性Ｓｉ層（Ｓｉ層）、６１、６２、６３…接地電極、Ｍ…アライメントマーク、Ｒ１〜Ｒ９…レジスト材
【図１】
2008107336.tif 000003
【図２】
2008107336.tif 000004
【図３】
2008107336.tif 000005
【図４】
2008107336.tif 000006
【図５】
2008107336.tif 000007
【図６】
2008107336.tif 000008
【図７】
2008107336.tif 000009
【図８】
2008107336.tif 000010
【図９】
2008107336.tif 000011
【図１０】
2008107336.tif 000012
【図１１】
2008107336.tif 000013
【図１２】
2008107336.tif 000014
【図１３】
2008107336.tif 000015
【図１４】
2008107336.tif 000016
【図１５】
2008107336.tif 000017
【図１６】
2008107336.tif 000018
【図１７】
2008107336.tif 000019
【図１８】
2008107336.tif 000020
【図１９】
2008107336.tif 000021
【図２０】
2008107336.tif 000022
【図２１】
2008107336.tif 000023
【図２２】
2008107336.tif 000024