(57)【要約】【課題】仮想テストが可能な半導体テストシステム及びその半導体テスト方法を提供する。【解決手段】本発明はプローバと接続せずに仮想テスト動作を実行する半導体テストシステム及びその半導体テスト方法に関する。半導体テストシステムはテスト信号を提供するテスタと、テスト信号に応答して仮想テスト結果をテスタに提供するエミュレータとを含む。エミュレータは仮想テスト結果を得るために仮想プローバソフトウエアを含む。本発明による半導体テストシステムはプローバが設置されていない場合にもプローバが設置されている場合と同様に仮想テスト結果を出力する。本発明によれば、テスタまたはテストプログラム開発時に、プローバをセットアップしなければならないという問題を解消することができる。【選択図】図２
2008004940.tif 000002
【特許請求の範囲】
【請求項１】
プローバと接続せずに仮想テスト動作を実行する半導体テストシステムにおいて、
テスト信号を提供するテスタと、
前記テスト信号に応答して仮想テスト結果を前記テスタに提供するエミュレータとを含み、
前記エミュレータは前記仮想テスト結果を得るために仮想プローバソフトウエアを含むことを特徴とする半導体テストシステム。
【請求項２】
前記エミュレータは前記テスト信号が入力され、テストコマンドを発生するテストソフトウエアをさらに含み、
前記テストソフトウエアは前記テストコマンドを前記仮想プローバソフトウエアに提供することを特徴とする請求項１に記載の半導体テストシステム。
【請求項３】
前記テストソフトウエア及び前記仮想プローバソフトウエアはイーサネット（登録商標）で通信することを特徴とする請求項２に記載の半導体テストシステム。
【請求項４】
前記エミュレータは、
前記テストコマンドに対応する仮想テスト結果及びエラー条件を格納するためのバッファメモリと、
仮想テスト動作時に発生したエラーを外部に知らせるためのモニタとをさらに含むことを特徴とする請求項２に記載の半導体テストシステム。
【請求項５】
前記仮想プローバソフトウエアは、
前記テストコマンドが入力され、前記仮想テスト結果を出力するための入出力ユニットと、
前記テストコマンドに応答して仮想テスト動作を実行するプロセスユニットと、
前記仮想テスト動作時に、前記バッファメモリ及び前記モニタを制御するための制御ユニットとを含むことを特徴とする請求項４に記載の半導体テストシステム。
【請求項６】
前記制御ユニットは前記テストコマンドにエラーがあるか、前記仮想テスト結果にエラーがある場合に、前記モニタを制御することによってエラーを外部に知らせることを特徴とする請求項５に記載の半導体テストシステム。
【請求項７】
前記制御ユニットは前記仮想プローバソフトウエアのアプリケーションプログラムにエラーがある場合に、前記モニタを制御することによってエラーを外部に知らせることを特徴とする請求項５に記載の半導体テストシステム。
【請求項８】
テスト信号を提供するテスタと、
ウェーハテスト動作を実行するプローバと、仮想プローバソフトウエアによって仮想テスト動作を実行するエミュレータとを含み、
前記エミュレータは前記テスト信号に応答して前記ウェーハテスト動作を実行するように前記プローバを制御するか、前記仮想テスト動作を実行するように前記仮想プローバソフトウエアを制御することを特徴とする半導体テストシステム。
【請求項９】
前記エミュレータは、前記テスト信号が入力され、テストコマンドを発生するテストソフトウエアをさらに含み、
前記テストソフトウエアは前記テストコマンドを前記プローバまたは前記仮想プローバソフトウエアに選択的に提供することを特徴とする請求項８に記載の半導体テストシステム。
【請求項１０】
前記仮想プローバソフトウエアがイネーブルされた場合に、前記テストソフトウエアは前記テストコマンドを前記仮想プローバソフトウエアに提供することを特徴とする請求項９に記載の半導体テストシステム。
【請求項１１】
前記プローバは汎用インターフェースバス（ＧＰＩＢ）を介して前記エミュレータと通信することを特徴とする請求項９に記載の半導体テストシステム。
【請求項１２】
前記プローバはＲＳ２３２を介して前記エミュレータと通信することを特徴とする請求項９に記載の半導体テストシステム。
【請求項１３】
前記テストソフトウエア及び前記仮想プローバソフトウエアはイーサネットで通信することを特徴とする請求項９に記載の半導体テストシステム。
【請求項１４】
前記エミュレータは、
前記テストコマンドに対応する仮想テスト結果及びエラー条件を格納するためのバッファメモリと、
仮想テスト動作時に発生したエラーを外部に知らせるためのモニタとをさらに含むことを特徴とする請求項９に記載の半導体テストシステム。
【請求項１５】
前記仮想プローバソフトウエアは、
前記テストコマンドが入力され、前記仮想テスト結果を出力するための入出力ユニットと、
前記テストコマンドに応答して仮想テスト動作を実行するプロセスユニットと、
前記仮想テスト動作時に、前記バッファメモリ及び前記モニタを制御するための制御ユニットと、を含むことを特徴とする請求項１４に記載の半導体テストシステム。
【請求項１６】
前記制御ユニットは前記テストコマンドにエラーがあるか、前記仮想テスト結果にエラーがある場合に、前記モニタを制御することによってエラーを外部に知らせることを特徴とする請求項１５に記載の半導体テストシステム。
【請求項１７】
前記制御ユニットは前記仮想プローバソフトウエアのアプリケーションプログラムにエラーがある場合に、前記モニタを制御することによってエラーを外部に知らせることを特徴とする請求項１５に記載の半導体テストシステム。
【請求項１８】
プローバと接続せずに仮想テスト動作を実行する半導体テスト方法において、
テスタによってテスト信号が発生する段階と、
仮想プローバソフトウエアがイネーブル状態であるかを判断する段階と、
前記仮想プローバソフトウエアがイネーブル状態の場合に、前記テスト信号に応答して前記仮想プローバソフトウエアによって仮想テスト動作を実行する段階と、
仮想テスト結果を前記テスタに提供する段階と、を含むことを特徴とする半導体テスト方法。
【請求項１９】
前記仮想プローバソフトウエアがディセーブル状態の場合にはプローバによってウェーハテスト動作を実行することを特徴とする請求項１８に記載の半導体テスト方法。
【請求項２０】
前記仮想テスト動作を実行する段階は、
前記テスト信号の入力を確認する段階と、
前記テスト信号を分析して、エラーがあるか否かを確認する段階と、
エラーがない場合に、前記仮想テスト動作を実行する段階と、を含むことを特徴とする請求項１８に記載の半導体テスト方法。
【請求項２１】
エラーが確認された場合に、エラーを外部に知らせる段階をさらに含むことを特徴とする請求項２０に記載の半導体テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体テストシステムに係り、特に仮想テスト（ｖｉｒｔｕａｌ ｔｅｓｔ）が可能な半導体テストシステム及びその半導体テスト方法に関する。
【背景技術】
【０００２】
半導体テストシステムは電気的検査過程などを介して半導体装置の不良を検出するのに用いられる。半導体テストシステムには、テスタ（Ｔｅｓｔｅｒ）とプローバ（Ｐｒｏｂｅｒ）、またはテスタとハンドラ（Ｈａｎｄｌｅｒ）などが含まれる。
【０００３】
テスタ（Ｔｅｓｔｅｒ）とプローバ（Ｐｒｏｂｅｒ）とを含んだ半導体テストシステムは、ウェーハ（Ｗａｆｅｒ）生産工程の後に初期不良を除去するために利用される。ここで、プローバはウェーハ(Ｗａｆｅｒ)移動装置である。プローバはテスタからのテスト信号がウェーハ内のチップ（Ｃｈｉｐ）に正確に伝達するようにウェーハを運搬する。
【０００４】
一方、テスタとハンドラ（Ｈａｎｄｌｅｒ）とを含んだ半導体テストシステムは、組み立て工程の後に不良品を除去するために利用される。ここで、ハンドラはパッケージ（Ｐａｃｋａｇｅ）移動装置である。ハンドラは、テスタからのテスト信号が入力され、かつパッケージされたチップを検査するようにする装置である。
【０００５】
図１は一般的な半導体テストシステムを概略的に示すブロック図である。図１を参照すると、半導体テストシステム１０はテスタ１１とプローバ１２とを含む。テスタ１１はウェーハテストのためのテスト信号を発生する。テスタ１１はテスト信号をプローバ１２に提供する。プローバ１２はウェーハ移動装置として、テスト動作のとき、１つのウェーハに対するテストが完了すれば、次のウェーハをテストするようにウェーハを移動する。
【０００６】
テスタ１１はプローバ１２を駆動することによって、ウェーハテスト動作を実行する。テスタ１１はウェーハテストの結果を読み出し、対応するコマンドを送信するためにはプローバ１２と接続しなければならない。テスタ１１とプローバ１２とは一般的にＧＰＩＢ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｃｅ Ｂｕｓ）またはＲＳ２３２などを用いてデータ通信する。
【０００７】
テスタ１１が実際にプローバ１２と接続していなければ、何の動作を実行することができない。したがって、従来の半導体テストシステムによれば、テスタを開発するかまたはテストプログラムを開発する場合に、プローバをセットアップし、テスタと接続しなければならないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上述の問題を解決するためになされたもので、本発明の目的はプローバをテスタに接続しなくても、仮想テスト動作を実行することができる半導体テストシステム及びその半導体テスト方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明はプローバと接続せずに仮想テスト動作を実行する半導体テストシステムに関する。前記半導体テストシステムはテスト信号を提供するテスタと、前記テスト信号に応答して仮想テスト結果を前記テスタに提供するエミュレータとを含み、前記エミュレータは前記仮想テスト結果を得るために仮想プローバソフトウエアを含む。
【００１０】
本発明の実施形態によれば、前記エミュレータは、前記テスト信号が入力され、テストコマンドを発生するテストソフトウエアをさらに含む。前記テストソフトウエアは前記テストコマンドを前記仮想プローバソフトウエアに提供する。前記テストソフトウエア及び前記仮想プローバソフトウエアはイーサネット（登録商標）で通信する。前記エミュレータは前記テストコマンドに対応する仮想テスト結果及びエラー条件を格納するためのバッファメモリと、仮想テスト動作時に発生したエラーを外部に知らせるためのモニタとをさらに含む。
【００１１】
ここで、前記仮想プローバソフトウエアは、前記テストコマンドが入力され、前記仮想テスト結果を出力するための入出力ユニットと、前記テストコマンドに応答して仮想テスト動作を実行するプロセスユニットと、前記仮想テスト動作時に、前記バッファメモリ及び前記モニタを制御するための制御ユニットとを含む。前記制御ユニットは前記テストコマンドにエラーがあるか、前記仮想テスト結果にエラーがある場合、または前記仮想プローバソフトウエアのアプリケーションプログラムにエラーがある場合に、前記モニタを制御することによってエラーを外部に知らせる。
【００１２】
本発明による半導体テストシステムの他の実施形態は、テスト信号を提供するテスタと、ウェーハテスト動作を実行するプローバと、仮想プローバソフトウエアによって仮想テスト動作を実行するエミュレータとを含み、前記エミュレータは前記テスト信号に応答して前記ウェーハテスト動作を実行するように前記プローバを制御するか、前記仮想テスト動作を実行するように前記仮想プローバソフトウエアを制御する。
【００１３】
本発明の実施形態によれば、前記エミュレータは、前記テスト信号が入力され、テストコマンドを発生するテストソフトウエアをさらに含む。前記テストソフトウエアは前記テストコマンドを前記プローバまたは前記仮想プローバソフトウエアに選択的に提供する。前記仮想プローバソフトウエアがイネーブルされた場合に、前記テストソフトウエアは前記テストコマンドを前記仮想プローバソフトウエアに提供する。前記プローバは汎用インターフェースバス（ＧＰＩＢ）またはＲＳ２３２によって前記エミュレータと通信する。前記テストソフトウエア及び前記仮想プローバソフトウエアはイーサネットで通信する。
【００１４】
本発明の他の実施形態によれば、前記エミュレータは前記テストコマンドに対応する仮想テスト結果及びエラー条件を格納するためのバッファメモリと、仮想テスト動作時に発生したエラーを外部に知らせるためのモニタとをさらに含む。前記仮想プローバソフトウエアは前記テストコマンドが入力され、前記仮想テスト結果を出力するための入出力ユニットと、前記テストコマンドに応答して仮想テスト動作を実行するプロセスユニットと、前記仮想テスト動作時に、前記バッファメモリ及び前記モニタを制御するための制御ユニットとを含む。前記制御ユニットは前記テストコマンドにエラーがあるか、前記仮想テスト結果にエラーがある場合、または前記プローバソフトウエアのアプリケーションプログラムにエラーがある場合に、前記モニタを制御することによってエラーを外部に知らせる。
【００１５】
本発明による半導体テスト方法はプローバと接続せずに仮想テスト動作を実行する。前記半導体テスト方法はテスタによってテスト信号が発生する段階と、仮想プローバソフトウエアがイネーブル状態であるかを判断する段階と、前記仮想プローバソフトウエアがイネーブル状態の場合に、前記テスト信号に応答して前記仮想プローバソフトウエアによって仮想テスト動作を実行する段階と、仮想テスト結果を前記テスタに提供する段階と、を含む。
【００１６】
本発明の実施形態によれば、前記仮想プローバソフトウエアがディセーブル状態の場合にはプローバによってウェーハテスト動作を実行する。
【００１７】
本発明の他の実施形態によれば、前記仮想テスト動作を実行する段階は、前記テスト信号の入力を確認する段階と、前記テスト信号を分析して、エラーがあるか否かを確認する段階と、エラーがない場合に、前記仮想テスト動作を行う段階とを含む。ここで、エラーが確認された場合にはエラーを外部に知らせる段階をさらに含む。
【発明の効果】
【００１８】
本発明に係る半導体テストシステムは、プローバが設置されていない場合にもプローバが設置されている場合と同様のテスト結果を出力する。したがって本発明によれば、テスタまたはテストプログラム開発時にプローバをセットアップしなければならないという問題を解消することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明が属する技術分野で、当業者が本発明の技術的思想を容易に実施することができるように詳細に説明するために、本発明の望ましい実施形態を添付の図を参照して説明する。
【００２０】
図２は本発明の実施形態による半導体テストシステムを示すブロック図である。図２を参照すると、半導体テストシステム１００はテスタ１１０、プローバ１２０、及びエミュレータ１３０を含む。本発明による半導体テストシステム１００によれば、テスタ１１０はプローバ１２０がなくても、プローバ１２０に接続されているように動作することができる。
【００２１】
テスタ１１０はウェーハ（図示せず）上に形成された半導体チップに電気的信号を印加してチップの電気的特性を検査する。プローバ１２０はウェーハ運搬装置で、ウェーハをチャック（図示せず）上の適当な位置に乗せる。一般的に、テスタ１１０の電気的信号はプローバ１２０のウェーハに伝達され、テスタ１１０はプローバ１２０からのテスト結果を判読してウェーハ上に電気的欠陥があるか否かを検査する。
【００２２】
テスタ１１０がプローバ１２０を駆動し、ウェーハの欠陥を検査するためには、実際にプローバ１２０に接続されなければならない。すなわち、テスタ１１０はプローバと接続せずには何のデータを読み出すことができず、正常なテスト動作を実行することができない。しかし、本発明による半導体テストシステム１００はエミュレータ１３０を具備して、プローバがなくてもプローバがあるように仮想テスト動作を実行することができる。
【００２３】
次に、図２を参照すると、エミュレータ１３０はテスタ１１０とインターフェースのための第１インターフェース部１３１と、プローバ１２０とインターフェースのための第２インターフェース部１３２とを含む。ここで、第２インターフェース部１３２は汎用インターフェースバス(Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｃｅ Ｂｕｓ：ＧＰＩＢ)またはＲＳ２３２などのような通信方式を用いる。エミュレータ１３０はテストソフトウエア２１０、仮想プローバソフトウエア２２０、バッファメモリ２３０、及びモニタ２４０をさらに含む。
【００２４】
テストソフトウエア２１０はテスタ１１０の運用(Ｏ／Ｓ)ソフトウエアである。テストソフトウエア２１０には第１インターフェース部１３１を介してテスタ１１０から電気的信号が入力される。テストソフトウエア２１０はテスタ１１０の電気的信号からテストコマンドを生成する。テストコマンドは第２インターフェース部１３２を介してプローバ１２０に提供されるか、または仮想プローバソフトウエア２２０に提供される。
【００２５】
例として、テストソフトウエア２１０は仮想プローバソフトウエア２２０がイネーブル状態にある場合には仮想プローバソフトウエア２２０にテストコマンドを提供する。この場合には仮想テスト(ｖｉｒｔｕａｌ ｔｅｓｔ)動作が実行される。しかし、仮想プローバソフトウエア２２０がディセーブル状態にある場合にはプローバ１２０にテストコマンドを提供する。この場合には実際のテスト(ｒｅａｌ ｔｅｓｔ)動作が実行される。
【００２６】
仮想プローバソフトウエア２２０はイーサネットによってテストソフトウエア２１０と接続する。しかし、イーサネットの以外に、セマフォ（Ｓｅｍａｐｈｏｒｅ）、ローカルエリアネットワーク(Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ)、及びメッセージキュー(Ｍｅｓｓａｇｅ ｑｕｅｕｅ)などによって接続することもできる。
【００２７】
仮想プローバソフトウエア２２０には仮想テスト動作時に、テストソフトウエア２１０からテストコマンドが入力される。仮想プローバソフトウエア２２０はテストコマンドに応答して仮想テスト動作を実行する。仮想テスト結果は再びテストソフトウエア２１０に伝達される。仮想プローバソフトウエア２２０はプローバ１２０が動作するようにエミュレートする。仮想プローバソフトウエア２２０はプローバ１２０から出るデータと同一のデータをテストソフトウエア２１０に送信する。
【００２８】
テスタ１１０はデータを用いて半導体装置を判断するため、プローバ１２０から出力された実際のテスト結果であるか、それともエミュレータ１３０から出力された仮想テスト結果であるかを識別することができない。エミュレータ１３０のバッファメモリ２３０にはテスタ１１０の各種テスト信号に対応する複数のコマンドとその処理結果が格納されているため、エミュレータ１３０はプローバ１２０をエミュレートすることができる。
【００２９】
図３は図２に示した仮想プローバソフトウエアの動作を説明するためのブロック図である。図３を参照すると、仮想プローバソフトウエア２２０は入出力ユニット２２１、プロセスユニット２２２、及び制御ユニット２２３を含む。
【００３０】
プロセスユニット２２２は入出力ユニット２２１を介して入力されたテストコマンドを分析する。すなわち、プロセスユニット２２２は入出力ユニット２２１から新たなテストコマンドが入力されたか、入力されたテストコマンドがあらかじめ定められた形式に当たるか否かなどを判断する。そしてプロセスユニット２２２は仮想テスト結果を入出力ユニット２２１に伝達する。
【００３１】
制御ユニット２２３はプロセスユニット２２１の処理結果にしたがって、バッファメモリ２３０またはモニタ２４０を制御する。制御ユニット２２３は入力されたテストコマンドにエラーがあるか、仮想テスト結果にエラーが発生した場合には、モニタ２４０を介してエラー状況を外部に知らせる。図２及び図３においては、モニタ２４０が示されているが、その他にもアラーム、プリンタなど他の手段を介してエラー状況を外部に知らせることができるのは明らかである。一方、バッファメモリ２３０には各種テストコマンド、各種仮想テスト処理結果、及び予想されるエラー状況などが格納されている。
【００３２】
図４は図２に示した半導体テストシステムの動作を説明するためのフローチャートである。図４を参照すると、半導体テストシステムのテスト方法は、プローバテスト動作（Ｓ２００）と仮想プローバテスト動作（Ｓ３００)に区分される。
【００３３】
まず、テストソフトウエア２１０（図２参照）の動作を説明する。Ｓ１１０段階で、テストソフトウエア２１０にテスタ１１０（図２参照）からテスト信号が入力される。Ｓ１２０段階で、テストソフトウエア２１０はテスト信号からテストコマンドを発生する。Ｓ１３０段階では仮想プローバソフトウエア２２０（図２参照）がイネーブル状態にあるか否かを判断する。
【００３４】
もし、仮想プローバソフトウエア２２０がイネーブルされなければ(Ｎｏ)、プローバ１２０（図２参照）にテストコマンドを入力する。この場合にはプローバテスト動作が実行される（Ｓ２００）。しかし、仮想プローバソフトウエア２２０がイネーブルされれば(Ｙｅｓ)、仮想プローバソフトウエア２２０にテストコマンドが入力される。この場合には仮想プローバテスト動作が実行される（Ｓ３００）。
【００３５】
次に、仮想プローバソフトウエア２２０の動作を説明する。Ｓ３１０段階で、仮想プローバソフトウエア２２０はテストソフトウエア２１０からテストコマンドが入力されたかを判断する。Ｓ３１０段階はテストコマンドが入力されるまで繰り返され、テストコマンドが入力されると、次の段階（Ｓ３２０)へ進む。
【００３６】
Ｓ３２０段階で、仮想プローバソフトウエア２２０のプロセスユニット２２２（図３参照）はテストコマンドを分析する。プロセスユニット２２２はバッファメモリ２３０（図３参照）に格納されたテストコマンドと新たに入力されたテストコマンドとを比較することによって、テストコマンド自体にエラーがあるか否かを確認する。
【００３７】
また、プロセスユニット２２２はテストコマンドに応答して、バッファメモリ２３０に格納されたテスト結果を検出する。プロセスユニット２２２は仮想テスト結果にエラーがあるか否かを確認する。これは図６を参照して詳細に説明する。一方、Ｓ３２０段階では仮想プローバソフトウエア２２０の運用(Ｏ／Ｓ)プログラムにエラーがあるか否かも確認する。これは図５を参照して詳細に説明する。
【００３８】
Ｓ３３０段階で、仮想プローバソフトウエア２２０はＳ３２０段階のエラーを判断する。もし、Ｓ３２０段階でエラーが発生すれば(Ｙｅｓ)、制御ユニット２２３（図３参照）はモニタ２４０にエラーメッセージを送信する。モニタ２４０はエラーメッセージに応答して外部にエラー状況を知らせる。しかし、エラーが発生しない場合には(Ｎｏ)、プロセスユニット２２２は仮想プローバテスト動作を実行し、仮想テスト結果をテストソフトウエア２１０に送信する。
【００３９】
Ｓ１４０段階で、テストソフトウエア２１０はプローバ１２０から提供された実際のテスト結果、または仮想プローバソフトウエア２２０から提供された仮想テスト結果をテスタ１１０に送信する。
【００４０】
図５は図４のＳ３２０段階で、仮想プローバソフトウエアのＯ／Ｓプログラムにエラーがあるか否かを確認する動作を説明するためのフローチャートである。Ｓ４１０段階で、テスタとプローバ動作方法、使用コマンド、そしてエラー(Ｅｒｒｏｒ)状況などのパラメータをバッファメモリ２３０に格納する。Ｓ４２０段階で、プローバと同一なデータ処理をする仮想プローバソフトウエアのアプリケーションプログラムをデバッグする。Ｓ４３０段階で、デバッグされた仮想プローバソフトウエアのアプリケーションプログラムを動作する。Ｓ４４０段階で、デバッグされた仮想プローバソフトウエアのアプリケーションプログラムの適合性を確認する。
【００４１】
図６は図４のＳ３２０段階で、仮想テスト結果にエラーがあるか否かを確認する動作を示すフローチャートである。Ｓ５１０段階では、プローバコマンド及びその処理方法、処理結果を調査する。Ｓ５２０段階では、Ｓ５１０段階のプローバ処理結果をバッファメモリ２３０に格納する。Ｓ５３０段階では、仮想テスト結果の適合性を確認する。
【００４２】
従来技術による半導体テストシステムは、テスタを駆動するためにプローバを設置しなければならない。そしてプローバ内においてウェーハをロードしなければならない。したがって、従来にはテスタを開発するか、テストプログラムを開発する場合には、プローバも共にセットアップしなければならないという問題があった。しかし、本発明による半導体テストシステムは、プローバが設置されていない場合にもプローバが設置されている場合と同様に仮想テスト結果を出力する。したがって本発明によれば、テスタまたはテストプログラム開発時にプローバをセットアップし、かつテスタに接続しなければならないという問題を解消することができる。
【００４３】
本文に開示されている本発明の実施形態に対して、特定の構造的乃至機能的な説明は単に本発明の実施形態を説明するために例示されたもので、本発明の実施形態は多様な形態に実施されることができ、本文に説明した実施形態に限定されてはいけない。
【００４４】
本発明は多様に変更されることができ、かつ多様な形態を有することができ、特定の実施形態を図に例示し、本文に詳細に説明した。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むことと理解されなければならない。
【００４５】
本明細書において用いた用語は単に特定の実施形態を説明するために用いられたことで、本発明を限定しようとする意図ではない。単数の表現は文脈上明らかに異ならない限り、複数の表現を含む。本出願で、“含む”または“有する”などの用語は説示された特徴、数、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在することを指定しようとすることであり、１つまたはその以上の他の特徴や数、段階、動作、構成要素、 部分品またはこれらを組み合わせたものなどの存在または付加可能性をあらかじめ排除しないことと理解されなければならない。
【００４６】
なお、技術的や科学的な用語を含んでここで用いられるすべての用語は本発明が属する技術分野で通常の知識を有する者によって一般的に理解されることと同一な意味がある。一般的に用いられる辞典に画定されているような用語は関連技術の文脈上有する意味と一致する意味を有することと解釈されなければならず、本出願で明らかに画定しない限り、理想的や過度に形式的な意味と解釈されない。
【００４７】
一方、実施形態が他に実現自在な場合に特定のブロック内に明記された機能または動作がフローチャートに明記された手順と異なることもできる。例えば、連続する二つのブロックが実際には実質的に同時に実行することもでき、係わる機能または動作にしたがっては前記ブロックが逆に実行することもできる。
【図面の簡単な説明】
【００４８】
【図１】一般的な半導体テストシステムを示すブロック図である。
【図２】本発明に係る半導体テストシステムを示すブロック図である。
【図３】図２に示した仮想プローバソフトウエアの動作を説明するためのブロック図である。
【図４】本発明に係る半導体テスト方法を示すフローチャートである。
【図５】図４のＳ３２０段階で、仮想プローバソフトウエアのアプリケーションプログラムにエラーがあるか否かを確認する動作を説明するためのフローチャートである。
【図６】図４のＳ３２０段階で、仮想テスト結果にエラーがあるか否かを確認する動作を説明するためのフローチャートである。
【符号の説明】
【００４９】
１００  半導体テストシステム 
１１０  テスタ
１２０  プローバ 
１３０  エミュレータ
１３１、１３２  インターフェース 
２１０  テストソフトウエア
２２０  仮想プローバソフトウエア 
２３０  バッファメモリ
２４０  モニタ
【図１】
2008004940.tif 000003
【図２】
2008004940.tif 000004
【図３】
2008004940.tif 000005
【図４】
2008004940.tif 000006
【図５】
2008004940.tif 000007
【図６】
2008004940.tif 000008