(57)【要約】【課題】ＰＷＭ周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能ＰＷＭ制御システムを提供する。【解決手段】基本周波数信号を分周してＰＷＭ基本波を形成するＰＷＭ基本波発生手段１２と、ＰＷＭ基本波に基づいてＰＷＭ周期を設定するＰＷＭ周期設定手段２２と、ＰＷＭの周期内のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を形成するデューティ比形成手段２４と、このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するＰＷＭ制御信号出力手段と、を備えた。【選択図】  図１
2008283714.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ制御システムにおいて、基本周波数信号を分周してＰＷＭ基本波を形成するＰＷＭ基本波発生手段と、ＰＷＭ基本波に基づいてＰＷＭ周期を設定するＰＷＭ周期設定手段と、ＰＷＭの周期内のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を形成するデューティ比形成手段と、このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するＰＷＭ制御信号出力手段と、を備えてなるＰＷＭ制御システム。
【請求項２】
前記ＰＷＭ周期設定手段は、ＰＷＭ基本波を前記Ｍ値で分周した周波数をＰＷＭ周期とした、請求項１記載のＰＷＭ制御システム。
【請求項３】
負荷の運転状態に合わせて前記M値とデューティ比設定値（Ｎ）とを決定する制御特性設定手段を有する請求項１又は２記載のＰＷＭ制御システム。
【請求項４】
ＰＷＭ基本波発生手段は、前記基本周波数信号をＰＬＬ回路によってＭ分周することにより、ＰＷＭ基本周波数信号を形成する請求項１記載のＰＷＭ制御システム。
【請求項５】
前記ＰＷＭ制御信号出力手段は、前記出力されるＰＷＭ制御信号の極性を切り換えて、交流のＰＷＭ制御信号を出力するものである請求項１乃至４の何れか１項記載のＰＷＭ制御システム。
【請求項６】
前記ＰＷＭ基本波発生手段は、交流駆動周波数信号の周期にＰＷＭ周期をロックするように構成されてなる請求項４記載のＰＷＭ制御システム。
【請求項７】
負荷の運転状態検出手段、負荷の運転状態指令手段、運転指令状態に応じた分周率で基本波を分周するＰＬＬ回路、ＰＬＬ回路からの出力と負荷の運転状態検出値とを比較する比較手段を備え、この比較結果を請求項１乃至６の何れか記載のＰＷＭ制御システムに供給し、この比較結果に応じたデューティ比のＰＷＭ制御信号を負荷の駆動回路に出力してなる、負荷駆動制御システム。
【請求項８】
ＰＷＭ基本波発生手段は、基本周波数信号をＰＬＬ回路によって分周してＰＷＭによるデューティ制御のための基本波を形成するものである請求項１記載のＰＷＭ制御システム。
【請求項９】
前記ＰＷＭ制御信号を、三角波との比較をすることなく形成可能である請求項１記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＷＭ制御システムに関するものである。本発明のＰＷＭ制御システムは、交流モータ、パルスモータを含む直流モータ等各種の負荷の駆動制御に利用可能である。本発明に係わるＰＷＭ駆動制御システムは、モータ制御、表示ディバイス制御、音声出力制御、振動制御、触感制御、噴霧制御、混合制御等制御対象負荷の運転状態に応じて、負荷の駆動回路をデューティ比による駆動制御できるものであれば、広く適用可能である。
【背景技術】
【０００２】
従来、ＰＷＭ方式によって、例えばＤＣモータを駆動しており、あらかじめ設定されたＰＷＭ周期の駆動指令信号を発生させ、ＤＣモータに必要なトルクが得られるように駆動指令信号のデューティ比を設定し、スイッチング素子をスイッチングさせるようにしている。
【０００３】
ＤＣモータの駆動装置のシステムブロックにおいて、ＤＣモータ全体の制御を行うＣＰＵと、ＣＰＵからシステムバスを介して指令を受け、駆動指令信号を発生するＰＷＭ制御部が設けられている。駆動指令信号のデューティ比は前記ＤＣモータに必要なトルクに比例するように設定される。
【０００４】
また、例えば、特開平７−１６３１８９号公報には、三角波等所定の波形を有する基準信号とモータに対する指令信号とが比較され、基準信号を指令信号によりＰＷＭ変調したスイッチング信号によるＰＷＭモータ制御方式が記載されている。
【０００５】
さらに、特開２０００−３７０７９号公報には、外部から入力される信号波基準信号を基にした指令値となる信号波の出力と制御情報の設定とを行うＣＰＵと、信号波基準信号を入力として、周波数が信号波基準信号の周波数のてい倍となるパルスおよび信号波基準信号が特定の位相になったことを示す位相基準信号を出力するＰＬＬ回路と、ＰＬＬ回路から出力されるパルスを、予めＣＰＵで設定された分周比で分周する分周器と、分周器の出力を入力として、ＰＬＬ回路からの位相基準信号のタイミングで予め設定された所定の値に設定し、その値から別途設定された所定の二値間でアップ、ダウンカウントを繰り返し搬送波を出力するアップ／ダウン・カウンタと、搬送波と信号波とを比較してその大小に応じて、電力変換器のスイッチング素子のＯＮ／ＯＦＦ制御を行うスイッチング信号を出力する比較器と、を有するＰＷＭ回路において、ＣＰＵで設定された分周器の分周比を一旦保持する第１のレジスタと、一旦保持された分周比をＰＬＬ回路からの位相基準信号のタイミングで入力して保持し、分周器に反映させる第２のレジスタとを備えたことをＰＷＭ回路が開示されている。このＰＷＭ回路では、スイッチング信号のＯＮ／ＯＦＦにより、負荷に供給される駆動信号のデューティ比が変更される。
【特許文献１】特開平７−１６３１８９号公報
【特許文献２】特開２０００−３７０７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
負荷の運転効率を高めるためなどに、ＰＷＭ周期を変動させる駆動方法が必要となってきているが、従来の制御方式では、ＰＷＭ駆動周波数は固定状態でのみに用いられている。また、従来のＰＷＭ制御方式にはノコギリ波発生のためのアナログ回路が必要であった。
【０００７】
そこで、本発明はこのような問題を解決するために、ＰＷＭ周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能ＰＷＭ制御システムを提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
この目的を達成するために、本発明は、ＰＷＭ制御システムにおいて、基本周波数信号を分周してＰＷＭ基本波を形成するＰＷＭ基本波発生手段と、ＰＷＭ基本波に基づいてＰＷＭ周期を設定するＰＷＭ周期設定手段と、ＰＷＭの１周期毎のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を設定するデューティ比設定手段と、このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するPWM制御信号出力手段と、を備えてなることを特徴とするものである。
【０００９】
本発明の形態において、前記ＰＷＭ周期設定手段は、ＰＷＭ基本波の前記Ｍ値分のクロック数をＰＷＭ周期とした。負荷の運転状態に合わせて前記分周値（M）とデューティ比設定値（Ｎ）とを決定する制御特性設定手段をさらに有する。ＰＷＭ基本波発生手段は、基本周波数信号をＰＬＬ回路によってＭ分周することにより、ＰＷＭ基本周波数信号を形成する。前記ＰＷＭ制御信号出力手段は、前記出力されるＰＷＭ制御信号の極性を切り換えて、交流のＰＷＭ制御信号を出力するものである。前記ＰＷＭ基本波発生手段は、交流駆動周波数信号の周期にＰＷＭ周期をロックするように構成されてなる。
【００１０】
本発明はさらに、負荷の運転状態検出手段、負荷の運転状態指令手段、運転指令状態に応じた分周率で基本波を分周するＰＬＬ回路、ＰＬＬ回路からの出力と負荷の運転状態検出値とを比較する比較手段を備え、この比較結果を記述のＰＷＭ制御システムに供給し、この比較結果に応じたデューティ比のＰＷＭ制御信号を負荷の駆動回路に出力してなる、ことを特徴とするものである。
【００１１】
本発明によれば、ＰＷＭ基本波にＰＷＭ周期を変更する変調をかけ、かつ、負荷の運転状態に応じてデューティ比を変更する変調をかけることができるために、ＰＷＭ周期の変更とデューティ比の変更をアナログ回路の利用無くして確実に実行できる。
【発明を実施するための最良の形態】
【００１２】
図１に本発明に係わるＰＷＭ制御システム１の代表機能ブロック図を示す。このＰＷＭ制御システムは直流モータの駆動制御システムである。図１において、符号１０は水晶発信器であり、符号１２は水晶発信器の発振周波数を分周するＰＬＬ回路を備えるＰＷＭ基本波発生部である。この分周率はＣＰＵ１６によって決定され、レジスタ１４に設定されている。ＰＬＬ回路によって基本周波数クロックが分周されたＰＷＭ制御用基本波のクロック信号（F（Hz））が形成される。
【００１３】
図２の（１）には、ＰＷＭ制御用基本波のクロック（ＰＷＭ−ＣＬＫ）が示されている。図１の符号１８はＰＷＭ周期を形成させるための制御パラメータのレジスタであり、このパラメータが後述のデューティ比設定のための最大値として設定記憶されている。符号２０はＰＷＭ制御波のデューティ制御用パラメータ（Ｎ）のレジスタである。Ｍ値及びＮ値は、負荷の運転状態とこれら数値との関連特性がメモリに設定されたＣＰＵによって、前記レジスタに設定される。Ｎ値を数値テーブルにすることにより複雑なパターンのＰＷＭ制御を実現することが可能となる。また、Ｎ値をアナログ比較器から決定することにより、アナログ信号からＰＷＭ制御を実現することも可能である。
【００１４】
図２の（２）はこのＰＷＭ制御用基本波のクロックの拡大図である。ＰＷＭ周期を設定するためのＭ値が、図１のシステム全体を制御するＣＰＵ１６によって決定されると、（３）のように、ＰＷＭの基本波の周波数が（１／Ｍ）に分周されて、基本波のＭパルス毎にＰＷＭ周期を決定するパルスが出力される。この結果、ＰＷＭ周期（Ｔ）が基本波（１）のＭパルス分の期間に設定されたことになる。なお、図２ではＭ＝２０の場合が示されている。ＰＷＭ周期形成部２２の分周回路は、レジスタ１８の設定値を読み込んで、ＰＷＭ基本クロックを（１／Ｍ）してＰＷＭ周期パルスを出力するように構成されている。
【００１５】
デューティ比形成部２４は、ＰＷＭ周期のパルスが入力されるたびに、リセットされるカウンタを備え、さらに、レジスタ２０に記憶されているＮ値を読み込み、ＰＷＭ周期の間ＰＷＭ基本クロックのＮクロック分を計測して、Ｎ／Ｍのデューティ比を持った駆動信号（ＰＷＭ−ＯＵＴ）を出力する。
図２の（４），（５）はＮ／Ｍのデューティを持ったＰＷＭ変調された駆動制御指令信号波を示す波形特性であり、（４）はＮ／Ｍ＝１／２０（５％）のデューティ比を持った制御波形であり、（５）はＮ／Ｍ＝１９／２０（９５％）のデューティ比を持った制御波形である。この制御波形（ＰＷＭ−ＯＵＴ）が各種の負荷の駆動回路に出力される。
【００１６】
図３は、第２の実施形態に係わるものであり、図１の実施形態と異なる部分は、デューティ比形成部２４が極性切換手段３０を備えている点である。この極性切換手段は、Ｎ／Ｍのデューティ比を持ったＰＷＮ制御用パルスをその極性を切り換えて交互に出力する。図４の４Ａ，５Ａは正極時のデューティ比制御された波形である。このとき、正極の出力端子ＰＷＭ−ＯＵＴ（＋）には、ＰＷＭ周期毎に出力されるパルス（図４（３））に同期して、デューティ比が制御された制御パルス（４Ａ，５Ａ）が出力され、負極のための端子ＰＷＭ−ＯＵＴ（−）にはこの制御パルスが出力されていない（図４（１０Ａ））。
【００１７】
図４の４Ｂ，５Ｂは負極時のデューティ比制御された波形である。このとき、負極の出力端子ＰＷＭ−ＯＵＴ（−）には、ＰＷＭ周期毎に出力されるパルス（図４（３））に同期して、デューティ比が制御された制御パルス（４Ｂ，５Ｂ）が出力され、正極のための端子ＰＷＭ−ＯＵＴ（＋）にはこの制御パルスが出力されていない（図４（１０Ｂ））。
【００１８】
図４の２０Ａ，２０Ｂは負荷駆動回路に供給されるＰＷＭ制御指令波（ＰＷＭ−ＯＵＴ（＋），ＰＷＭ−ＯＵＴ（−））からなる、お互いに同一の交流制御波である。極性切換手段は、ＰＷＭ制御波の極性を交互に切り替えながら、既述のデューティ比制御を行い、正極側出力端子での出力と負極側出力端子での出力とを合成させた交流出力が負荷の駆動ドライバ回路に供給される。
図３のＰＷＭ制御指令波が交流駆動型負荷（交流モータ）のドライバに入力されると、負荷に印加されるインバータの電圧を決められたデューティ比でスイッチグすることにより、負荷に供給される電力を制御することが可能となる。
【００１９】
図５は第３の実施形態に係わるものであり、第２の実施形態と異なる点は、交流駆動周波数信号５０がＰＷＭ基本波発生回路１２に入力され、交流駆動周波数の周期をＰＷＭ周期として維持することが示されている。
交流駆動周波数を変動させることによって負荷、例えば交流モータの回転速度を変化させることが可能となるが、図５の実施形態によれば、さらに負荷の運転状態に合わせて負荷に供給されるＰＷＭ駆動指令信号のデューティ比を変化させることが可能となる。
【００２０】
図６はこの実施形態に係わる制御波形特性図を示すものである。ＰＷＭ基本波発生部１２は、交流駆動周波数（図６の（３０））の１周期にＰＷＭクロック信号（１）の２＊Ｍパルスが来るように、ＰＷＭ周期を交流駆動周波数にロックする（３）。
【００２１】
ＣＰＵ１６は、負荷の運転状態に応じてデューティ値設定のためのＮを決定し、これをレジスタ１８に記憶する。デューティ比形成部２４では、ＰＷＭクロックのＭパルス毎に出力されるＰＷＭ周期信号（極性切り換え信号）毎にＰＷＭクロックをＮパルスカウントし、デューティ比（Ｎ／Ｍ）を設定する。
【００２２】
極性切り換え信号の出力周期毎に、デューティ比設定部２４は、デューティ比を持ったＰＷＭ制御信号を正極側の出力端（ＰＷＭ−ＯＵＴ（＋））と負極側の出力端（ＰＷＭ−ＯＵＴ（−））に交互に出力する（５Ａ，５Ｂ）。この結果、図６の（１０）に示すように、交流駆動周波数に対応する周期を持つ、デューティ比制御された交流のＰＷＭ制御波を形成することが可能となる。
【００２３】
図７は、図１（或いは図3，図5）のＰＷＭ制御回路１をモータ７４の回転速度制御装置に応用した実施形態を示したものである。モータからの検出信号を、ＰＬＬを介して帰還させ、負荷の運転状態検出信号に同期させて負荷の運転指令制御信号（回転速度指示波信号）を形成する。この結果、負荷の運転状態、例えばモータの回転速度の制御、例えば、増減速或いは速度維持、を実行することが可能となる。
【００２４】
モータとしては、ステッピングモータ等の直流モータ、交流モータなど各種モータを利用できる。モータにはホール素子が設けられてロータの回転位置に応じて検出信号が出力される。この検出信号はＰＬＬの位相比較器７８に入力される。モータに対する速度指示１６ＡはＣＰＵ１６に与えられる。
ＣＰＵ１６はメモリ内の記憶テーブルから指示速度に対する分周率を決定し、この分周率を記憶部８０に設定する。回転速度指示形成部８２のＰＬＬ回路は、この分周率を記憶部８０より読み込み、基本発振周波数をこの分周率で分周する。
【００２５】
分周されたＰＬＬ周波数は位相比較器７８に供給され、位相比較結果に応じてモータの回転速度のアップ又はダウンが決定され、いずれかの指令値がカウンタ７６に供給される。カウンタにはＰＷＭクロック周波数が供給されている。
【００２６】
図８はその制御波形を示すものであり、（１）は図２のＰＷＭクロック周波数を示している。（１００）は、回転速度指示波形成部８２から出力される回転速度指示波である。（１０２）は回転速度センサ部７０から検出パルスであり、位相比較部７８は、ＰＷＭクロックパルス（１）に同期して、回転速度指示波と検出パルスとの位相差に相当する位相差信号をカウンタ７６に出力し、カウンタ７６はこの期間カウンタ値をアップさせる（１０４）。このカウンタ値のアップがあると、モータの回転速度をアップさせるとして、カウント値（Ｎ）がカウンタ７６によりＰＷＭ制御回路１に設定される。ＰＷＭ制御回路はこのＮ値からデューティ比（Ｎ／Ｍ）を決定し、図１のようなデューティ比を持ったＰＷＭ制御指令信号をモータ駆動部７２に出力する。
【００２７】
回転速度センサ部７０からの検出波の周波数が低く、モータの回転速度が低いため、ＣＰＵ１６はより大きい値の位相差が出るように、分周率を選択し、これを記憶部８０に設定する。なお、モータの回転速度の増加時には、比較部７８からダウン指令は出力されない（図８（１０４Ａ））。
【００２８】
一方、モータの回転速度の減速時では、すなわち、図８の（１０６）のようにモータの回転速度が高い状態からモータの回転速度を低下させようとする際、（１０８）に示すように、回転速度指示パルスと回転速度検出パルスと間に位相差が現れる。この間カウンタ７６のカウント値が減算されて、これが順次ダウン信号としてＰＷＭ制御部１に出力される。
【００２９】
ＰＷＭ制御回路１は、このカウンタ値が低下されると、それに応じてＮが低下されて、デューティ比を低く設定する。モータの減速時にはアップ指令は出力されない（１０６Ａ）。ＣＰＵは設定速度とモータの回転速度検出値からモータの回転速度の増加、減少の必要性を判別し、カウンタ７６にカウンタのカウントアップフラグ或いはカウントダウンフラグを設定する。カウンタはこのフラグをチェックして、ＰＷＭ制御クロック（１）と同期してカウントアップ又はカウントダウンを実行する。
【００３０】
図９は、本発明のさらに他の実施形態に係わるものであり、既述の実施形態と異なる点は、論理回路ゲートによって制御ブロックを構成する代わりに、パソコンによって制御ブロックを構成した場合を示している。ＣＰＵ１６は、モータの回転速度センサの検出値からモータの回転速度を演算し、回転速度演算値と速度指示部１６Ａから指示された指示値とを比較し、比較結果に応じて図１に示すように、ＰＷＭ制御指令信号のデューティ比を調整する。すなわち、速度検出値が速度小さいときにはデューティ比（Ｎ／Ｍ）を増加させ、そうでないときにはこれを減少させる。
【００３１】
以上説明したＰＷＭ制御システムによれば、ＰＷＭ駆動周波数（Ｍ）が変動しても、デューティ比を（Ｎ／Ｍ）に基づいて設定できるために、ＰＷＭ周期に応じたＰＷＭ駆動制御を安定的に行えるという効果がある。
【図面の簡単な説明】
【００３２】
【図１】本発明に係わるＰＷＭ制御ブロックの機能ブロック図。
【図２】その波形特性図。
【図３】第２の実施形態に係わるＰＷＭ制御ブロックの機能ブロック図。
【図４】その波形特性図。
【図５】第３の実施形態に係わるＰＷＭ制御ブロックの機能ブロック図。
【図６】その波形特性図。
【図７】ＰＷＭ制御ブロックをモータの速度制御システムに応用した実施形態を示す機能ブロック図。
【図８】その波形特性図。
【図９】ＰＷＭ制御をパソコンにより実現した機能ブロック図である。
【符号の説明】
【００３３】
１０：水晶発信器、１２：ＰＷＭ基本波発生部、１４，１８，２０：レジスタ、１６：ＣＰＵ、２２：ＰＷＭ周期形成部、２４：デューティ比形成部。
【図１】
2008283714.tif 000003
【図２】
2008283714.tif 000004
【図３】
2008283714.tif 000005
【図４】
2008283714.tif 000006
【図５】
2008283714.tif 000007
【図６】
2008283714.tif 000008
【図７】
2008283714.tif 000009
【図８】
2008283714.tif 000010
【図９】
2008283714.tif 000011
【手続補正書】
【提出日】平成20年8月27日(2008.8.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＰＷＭ基本波を形成するＰＷＭ基本波発生手段と、
ＰＷＭ周期を設定するＰＷＭ周期設定手段と、
前記ＰＷＭ周期内のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を形成するデューティ比形成手段と、
このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するＰＷＭ制御信号出力手段と、
前記負荷への運転指令状態に応じた分周率で前記ＰＷＭ基本波を分周する分周手段と、
当該分周手段からの出力と前記負荷の運転状態検出値とを比較する比較手段と、
前記比較結果を前記デューティ比形成手段に供給し、前記比較結果に応じて形成されたデューティ比のＰＷＭ制御信号が前記ＰＷＭ制御信号出力手段によって前記負荷の駆動回路に出力されてなる、ＰＷＭ制御回路。
【請求項２】
前記ＰＷＭ周期設定手段は、ＰＷＭ基本波を前記Ｍ値で分周した周波数をＰＷＭ周期とした、請求項１のＰＷＭ制御回路。
【請求項３】
負荷の運転状態に合わせて前記Ｍ値とデューティ比設定値（Ｎ）とを決定する制御特性設定手段を有する、請求項１または２記載のＰＷＭ制御回路。
【請求項４】
ＰＷＭ基本波発生手段は、基本周波数信号を前記分周手段によってＭ分周することにより、ＰＷＭ基本周波数信号を形成する請求項１記載のＰＷＭ制御回路。
【請求項５】
前記ＰＷＭ制御信号出力手段は、前記出力されるＰＷＭ制御信号の極性を切り換えて、交流のＰＷＭ制御信号を出力するものである請求項１乃至４の何れか１項記載のＰＷＭ制御回路。
【請求項６】
前記ＰＷＭ基本波発生手段は、交流駆動周波数信号の周期にＰＷＭ周期をロックするように構成されてなる請求項４記載のＰＷＭ制御回路。
【請求項７】
ＰＷＭ基本波発生手段は、基本周波数信号を前記分周手段によって分周してＰＷＭによるデューティ制御のための基本波を形成するものである請求項１記載のＰＷＭ制御回路。
【請求項８】
前記ＰＷＭ制御信号を、三角波との比較をすることなく形成可能である請求項１記載のＰＷＭ制御回路。
【請求項９】
前記分周手段は、ＰＬＬ手段である請求項１のＰＷＭ制御回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＷＭ制御回路に関するものである。本発明のＰＷＭ制御回路は、交流モータ、パルスモータを含む直流モータ等各種の負荷の駆動制御に利用可能である。本発明に係わるＰＷＭ駆動制御回路は、モータ制御、表示ディバイス制御、音声出力制御、振動制御、触感制御、噴霧制御、混合制御等制御対象負荷の運転状態に応じて、負荷の駆動回路をデューティ比による駆動制御できるものであれば、広く適用可能である。
【背景技術】
【０００２】
従来、ＰＷＭ方式によって、例えばＤＣモータを駆動しており、あらかじめ設定されたＰＷＭ周期の駆動指令信号を発生させ、ＤＣモータに必要なトルクが得られるように駆動指令信号のデューティ比を設定し、スイッチング素子をスイッチングさせるようにしている。
【０００３】
ＤＣモータの駆動装置のシステムブロックにおいて、ＤＣモータ全体の制御を行うＣＰＵと、ＣＰＵからシステムバスを介して指令を受け、駆動指令信号を発生するＰＷＭ制御部が設けられている。駆動指令信号のデューティ比は前記ＤＣモータに必要なトルクに比例するように設定される。
【０００４】
また、例えば、特開平７−１６３１８９号公報には、三角波等所定の波形を有する基準信号とモータに対する指令信号とが比較され、基準信号を指令信号によりＰＷＭ変調したスイッチング信号によるＰＷＭモータ制御方式が記載されている。
【０００５】
さらに、特開２０００−３７０７９号公報には、外部から入力される信号波基準信号を基にした指令値となる信号波の出力と制御情報の設定とを行うＣＰＵと、信号波基準信号を入力として、周波数が信号波基準信号の周波数のてい倍となるパルスおよび信号波基準信号が特定の位相になったことを示す位相基準信号を出力するＰＬＬ回路と、ＰＬＬ回路から出力されるパルスを、予めＣＰＵで設定された分周比で分周する分周器と、分周器の出力を入力として、ＰＬＬ回路からの位相基準信号のタイミングで予め設定された所定の値に設定し、その値から別途設定された所定の二値間でアップ、ダウンカウントを繰り返し搬送波を出力するアップ／ダウン・カウンタと、搬送波と信号波とを比較してその大小に応じて、電力変換器のスイッチング素子のＯＮ／ＯＦＦ制御を行うスイッチング信号を出力する比較器と、を有するＰＷＭ回路において、ＣＰＵで設定された分周器の分周比を一旦保持する第１のレジスタと、一旦保持された分周比をＰＬＬ回路からの位相基準信号のタイミングで入力して保持し、分周器に反映させる第２のレジスタとを備えたことをＰＷＭ回路が開示されている。このＰＷＭ回路では、スイッチング信号のＯＮ／ＯＦＦにより、負荷に供給される駆動信号のデューティ比が変更される。
【特許文献１】特開平７−１６３１８９号公報
【特許文献２】特開２０００−３７０７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
負荷の運転効率を高めるためなどに、ＰＷＭ周期を変動させる駆動方法が必要となってきているが、従来の制御方式では、ＰＷＭ駆動周波数は固定状態でのみに用いられている。また、従来のＰＷＭ制御方式にはノコギリ波発生のためのアナログ回路が必要であった。
【０００７】
そこで、本発明はこのような問題を解決するために、ＰＷＭ周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能なＰＷＭ制御回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
この目的を達成するために、本発明は、ＰＷＭ制御回路において、ＰＷＭ基本波を形成するＰＷＭ基本波発生手段と、ＰＷＭ周期を設定するＰＷＭ周期設定手段と、ＰＷＭ周期内のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を形成するデューティ比形成手段と、このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するＰＷＭ制御信号出力手段と、負荷への運転指令状態に応じた分周率でＰＷＭ基本波を分周する分周手段と、当該分周手段からの出力と負荷の運転状態検出値とを比較する比較手段と、比較結果をデューティ比形成手段に供給し、比較結果に応じて形成されたデューティ比のＰＷＭ制御信号がＰＷＭ制御信号出力手段によって負荷の駆動回路に出力されてなることを特徴とするものである。
【０００９】
本発明の形態において、ＰＷＭ周期設定手段は、ＰＷＭ基本波のＭ値分のクロック数をＰＷＭ周期とした。負荷の運転状態に合わせて分周値（Ｍ）とデューティ比設定値（Ｎ）とを決定する制御特性設定手段をさらに有する。ＰＷＭ基本波発生手段は、基本周波数信号を分周手段によってＭ分周することにより、ＰＷＭ基本周波数信号を形成する。ＰＷＭ制御信号出力手段は、出力されるＰＷＭ制御信号の極性を切り換えて、交流のＰＷＭ制御信号を出力するものである。ＰＷＭ基本波発生手段は、交流駆動周波数信号の周期にＰＷＭ周期をロックするように構成されてなる。
【００１０】
本発明によれば、ＰＷＭ基本波にＰＷＭ周期を変更する変調をかけ、かつ、負荷の運転状態に応じてデューティ比を変更する変調をかけることができるために、ＰＷＭ周期の変更とデューティ比の変更をアナログ回路の利用無くして確実に実行できる。
【発明を実施するための最良の形態】
【００１１】
図１に本発明に係わるＰＷＭ制御システム１の代表機能ブロック図を示す。このＰＷＭ制御システムは直流モータの駆動制御システムである。図１において、符号１０は水晶発信器であり、符号１２は水晶発信器の発振周波数を分周するＰＬＬ回路を備えるＰＷＭ基本波発生部である。この分周率はＣＰＵ１６によって決定され、レジスタ１４に設定されている。ＰＬＬ回路によって基本周波数クロックが分周されたＰＷＭ制御用基本波のクロック信号（F（Hz））が形成される。
【００１２】
図２の（１）には、ＰＷＭ制御用基本波のクロック（ＰＷＭ−ＣＬＫ）が示されている。図１の符号１８はＰＷＭ周期を形成させるための制御パラメータのレジスタであり、このパラメータが後述のデューティ比設定のための最大値として設定記憶されている。符号２０はＰＷＭ制御波のデューティ制御用パラメータ（Ｎ）のレジスタである。Ｍ値及びＮ値は、負荷の運転状態とこれら数値との関連特性がメモリに設定されたＣＰＵによって、前記レジスタに設定される。Ｎ値を数値テーブルにすることにより複雑なパターンのＰＷＭ制御を実現することが可能となる。また、Ｎ値をアナログ比較器から決定することにより、アナログ信号からＰＷＭ制御を実現することも可能である。
【００１３】
図２の（２）はこのＰＷＭ制御用基本波のクロックの拡大図である。ＰＷＭ周期を設定するためのＭ値が、図１のシステム全体を制御するＣＰＵ１６によって決定されると、（３）のように、ＰＷＭの基本波の周波数が（１／Ｍ）に分周されて、基本波のＭパルス毎にＰＷＭ周期を決定するパルスが出力される。この結果、ＰＷＭ周期（Ｔ）が基本波（１）のＭパルス分の期間に設定されたことになる。なお、図２ではＭ＝２０の場合が示されている。ＰＷＭ周期形成部２２の分周回路は、レジスタ１８の設定値を読み込んで、ＰＷＭ基本クロックを（１／Ｍ）してＰＷＭ周期パルスを出力するように構成されている。
【００１４】
デューティ比形成部２４は、ＰＷＭ周期のパルスが入力されるたびに、リセットされるカウンタを備え、さらに、レジスタ２０に記憶されているＮ値を読み込み、ＰＷＭ周期の間ＰＷＭ基本クロックのＮクロック分を計測して、Ｎ／Ｍのデューティ比を持った駆動信号（ＰＷＭ−ＯＵＴ）を出力する。図２の（４），（５）はＮ／Ｍのデューティを持ったＰＷＭ変調された駆動制御指令信号波を示す波形特性であり、（４）はＮ／Ｍ＝１／２０（５％）のデューティ比を持った制御波形であり、（５）はＮ／Ｍ＝１９／２０（９５％）のデューティ比を持った制御波形である。この制御波形（ＰＷＭ−ＯＵＴ）が各種の負荷の駆動回路に出力される。
【００１５】
図３は、第２の実施形態に係わるものであり、図１の実施形態と異なる部分は、デューティ比形成部２４が極性切換手段３０を備えている点である。この極性切換手段は、Ｎ／Ｍのデューティ比を持ったＰＷＮ制御用パルスをその極性を切り換えて交互に出力する。図４の４Ａ，５Ａは正極時のデューティ比制御された波形である。このとき、正極の出力端子ＰＷＭ−ＯＵＴ（＋）には、ＰＷＭ周期毎に出力されるパルス（図４（３））に同期して、デューティ比が制御された制御パルス（４Ａ，５Ａ）が出力され、負極のための端子ＰＷＭ−ＯＵＴ（−）にはこの制御パルスが出力されていない（図４（１０Ａ））。
【００１６】
図４の４Ｂ，５Ｂは負極時のデューティ比制御された波形である。このとき、負極の出力端子ＰＷＭ−ＯＵＴ（−）には、ＰＷＭ周期毎に出力されるパルス（図４（３））に同期して、デューティ比が制御された制御パルス（４Ｂ，５Ｂ）が出力され、正極のための端子ＰＷＭ−ＯＵＴ（＋）にはこの制御パルスが出力されていない（図４（１０Ｂ））。
【００１７】
図４の２０Ａ，２０Ｂは負荷駆動回路に供給されるＰＷＭ制御指令波（ＰＷＭ−ＯＵＴ（＋），ＰＷＭ−ＯＵＴ（−））からなる、お互いに同一の交流制御波である。極性切換手段は、ＰＷＭ制御波の極性を交互に切り替えながら、既述のデューティ比制御を行い、正極側出力端子での出力と負極側出力端子での出力とを合成させた交流出力が負荷の駆動ドライバ回路に供給される。図３のＰＷＭ制御指令波が交流駆動型負荷（交流モータ）のドライバに入力されると、負荷に印加されるインバータの電圧を決められたデューティ比でスイッチグすることにより、負荷に供給される電力を制御することが可能となる。
【００１８】
図５は第３の実施形態に係わるものであり、第２の実施形態と異なる点は、交流駆動周波数信号５０がＰＷＭ基本波発生回路１２に入力され、交流駆動周波数の周期をＰＷＭ周期として維持することが示されている。交流駆動周波数を変動させることによって負荷、例えば交流モータの回転速度を変化させることが可能となるが、図５の実施形態によれば、さらに負荷の運転状態に合わせて負荷に供給されるＰＷＭ駆動指令信号のデューティ比を変化させることが可能となる。
【００１９】
図６はこの実施形態に係わる制御波形特性図を示すものである。ＰＷＭ基本波発生部１２は、交流駆動周波数（図６の（３０））の１周期にＰＷＭクロック信号（１）の２＊Ｍパルスが来るように、ＰＷＭ周期を交流駆動周波数にロックする（３）。
【００２０】
ＣＰＵ１６は、負荷の運転状態に応じてデューティ値設定のためのＮを決定し、これをレジスタ１８に記憶する。デューティ比形成部２４では、ＰＷＭクロックのＭパルス毎に出力されるＰＷＭ周期信号（極性切り換え信号）毎にＰＷＭクロックをＮパルスカウントし、デューティ比（Ｎ／Ｍ）を設定する。
【００２１】
極性切り換え信号の出力周期毎に、デューティ比設定部２４は、デューティ比を持ったＰＷＭ制御信号を正極側の出力端（ＰＷＭ−ＯＵＴ（＋））と負極側の出力端（ＰＷＭ−ＯＵＴ（−））に交互に出力する（５Ａ，５Ｂ）。この結果、図６の（１０）に示すように、交流駆動周波数に対応する周期を持つ、デューティ比制御された交流のＰＷＭ制御波を形成することが可能となる。
【００２２】
図７は、図１（或いは図３，図５）のＰＷＭ制御回路１をモータ７４の回転速度制御装置に応用した実施形態を示したものである。モータからの検出信号を、ＰＬＬを介して帰還させ、負荷の運転状態検出信号に同期させて負荷の運転指令制御信号（回転速度指示波信号）を形成する。この結果、負荷の運転状態、例えばモータの回転速度の制御、例えば、増減速或いは速度維持、を実行することが可能となる。
【００２３】
モータとしては、ステッピングモータ等の直流モータ、交流モータなど各種モータを利用できる。モータにはホール素子が設けられてロータの回転位置に応じて検出信号が出力される。この検出信号はＰＬＬの位相比較器７８に入力される。モータに対する速度指示１６ＡはＣＰＵ１６に与えられる。ＣＰＵ１６はメモリ内の記憶テーブルから指示速度に対する分周率を決定し、この分周率を記憶部８０に設定する。回転速度指示形成部８２のＰＬＬ回路は、この分周率を記憶部８０より読み込み、基本発振周波数をこの分周率で分周する。
【００２４】
分周されたＰＬＬ周波数は位相比較器７８に供給され、位相比較結果に応じてモータの回転速度のアップ又はダウンが決定され、いずれかの指令値がカウンタ７６に供給される。カウンタにはＰＷＭクロック周波数が供給されている。
【００２５】
図８はその制御波形を示すものであり、（１）は図２のＰＷＭクロック周波数を示している。（１００）は、回転速度指示波形成部８２から出力される回転速度指示波である。（１０２）は回転速度センサ部７０から検出パルスであり、位相比較部７８は、ＰＷＭクロックパルス（１）に同期して、回転速度指示波と検出パルスとの位相差に相当する位相差信号をカウンタ７６に出力し、カウンタ７６はこの期間カウンタ値をアップさせる（１０４）。このカウンタ値のアップがあると、モータの回転速度をアップさせるとして、カウント値（Ｎ）がカウンタ７６によりＰＷＭ制御回路１に設定される。ＰＷＭ制御回路はこのＮ値からデューティ比（Ｎ／Ｍ）を決定し、図１のようなデューティ比を持ったＰＷＭ制御指令信号をモータ駆動部７２に出力する。
【００２６】
回転速度センサ部７０からの検出波の周波数が低く、モータの回転速度が低いため、ＣＰＵ１６はより大きい値の位相差が出るように、分周率を選択し、これを記憶部８０に設定する。なお、モータの回転速度の増加時には、比較部７８からダウン指令は出力されない（図８（１０４Ａ））。
【００２７】
一方、モータの回転速度の減速時では、すなわち、図８の（１０６）のようにモータの回転速度が高い状態からモータの回転速度を低下させようとする際、（１０８）に示すように、回転速度指示パルスと回転速度検出パルスと間に位相差が現れる。この間カウンタ７６のカウント値が減算されて、これが順次ダウン信号としてＰＷＭ制御部１に出力される。
【００２８】
ＰＷＭ制御回路１は、このカウンタ値が低下されると、それに応じてＮが低下されて、デューティ比を低く設定する。モータの減速時にはアップ指令は出力されない（１０６Ａ）。ＣＰＵは設定速度とモータの回転速度検出値からモータの回転速度の増加、減少の必要性を判別し、カウンタ７６にカウンタのカウントアップフラグ或いはカウントダウンフラグを設定する。カウンタはこのフラグをチェックして、ＰＷＭ制御クロック（１）と同期してカウントアップ又はカウントダウンを実行する。
【００２９】
図９は、本発明のさらに他の実施形態に係わるものであり、既述の実施形態と異なる点は、論理回路ゲートによって制御ブロックを構成する代わりに、パソコンによって制御ブロックを構成した場合を示している。ＣＰＵ１６は、モータの回転速度センサの検出値からモータの回転速度を演算し、回転速度演算値と速度指示部１６Ａから指示された指示値とを比較し、比較結果に応じて図１に示すように、ＰＷＭ制御指令信号のデューティ比を調整する。すなわち、速度検出値が速度小さいときにはデューティ比（Ｎ／Ｍ）を増加させ、そうでないときにはこれを減少させる。
【００３０】
以上説明したＰＷＭ制御システムによれば、ＰＷＭ駆動周波数（Ｍ）が変動しても、デューティ比を（Ｎ／Ｍ）に基づいて設定できるために、ＰＷＭ周期に応じたＰＷＭ駆動制御を安定的に行えるという効果がある。
【図面の簡単な説明】
【００３１】
【図１】本発明に係わるＰＷＭ制御ブロックの機能ブロック図。
【図２】その波形特性図。
【図３】第２の実施形態に係わるＰＷＭ制御ブロックの機能ブロック図。
【図４】その波形特性図。
【図５】第３の実施形態に係わるＰＷＭ制御ブロックの機能ブロック図。
【図６】その波形特性図。
【図７】ＰＷＭ制御ブロックをモータの速度制御システムに応用した実施形態を示す機能ブロック図。
【図８】その波形特性図。
【図９】ＰＷＭ制御をパソコンにより実現した機能ブロック図である。
【符号の説明】
【００３２】
１０：水晶発信器、１２：ＰＷＭ基本波発生部、１４，１８，２０：レジスタ、１６：ＣＰＵ、２２：ＰＷＭ周期形成部、２４：デューティ比形成部。