(57)【要約】【課題】新規な構成を有するライトワンス型の抵抗変化型記憶装置を提供する。【解決手段】第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された薄膜とを備え、前記薄膜は遷移金属を含む酸化物を含有し、第１のレベル以上の電気パルスを前記第１の電極および前記第２の電極を介して前記薄膜に加えると前記第１の電極および前記第２の電極の間の電気抵抗が不可逆的に変化する。【選択図】図１
2008066438.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に形成された抵抗変化膜とを備え、
前記抵抗変化膜は遷移金属を含む酸化物を含有し、
第１のレベル以上の電気パルスである第１の電気パルスが前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えられると前記抵抗変化膜の電気抵抗が不可逆的に変化することにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行う、
不可逆的記憶用の抵抗変化型素子。
【請求項２】
前記酸化物は、鉄、銅、ニッケル、チタン、バナジウム、クロム、マンガンからなる群より選ばれる少なくとも１種類以上の遷移金属を含む酸化物である、請求項１に記載の抵抗変化型素子。
【請求項３】
前記第１の電極および前記第２の電極は、白金、ルテニウム、イリジウム、銀、金、酸化ルテニウム、酸化イリジウムからなる群より選ばれる少なくとも１種類以上の材料を含む、請求項１に記載の抵抗変化型素子。
【請求項４】
請求項１に記載の抵抗変化型素子を複数備え、
さらに、前記第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることにより前記抵抗変化型素子に前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせる書き込み装置を備える、
ライトワンス型の抵抗変化型記憶装置。
【請求項５】
さらに、第１のレベルの電気パルスよりも小さい電気パルスであって互いに異なる第２の電気パルスまたは第３の電気パルスが前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えられると前記抵抗変化膜の電気抵抗が可逆的に変化することにより前記第２の電気パルスまたは前記第３の電気パルスに対応するデータの可逆的な記憶を行う、
請求項１に記載の抵抗変化型素子。
【請求項６】
前記第１の電極および前記第２の電極の間の電気抵抗が変化しなくなるまで第１のレベルよりも小さい電気パルスである第４の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えるフォーミング処理がされている、
請求項１に記載の抵抗変化型素子。
【請求項７】
請求項５に記載の抵抗変化型素子を同一基板上に複数備える抵抗変化型記憶装置であって、
第１の群に属する抵抗変化型素子は前記不可逆的な記憶を行い、
第２の群に属する抵抗変化型素子は前記可逆的な記憶を行う、
抵抗変化型記憶装置。
【請求項８】
書き込み装置を備え、
前記書き込み装置が、前記第１の群に属する抵抗変化型素子に前記不可逆的な記憶を行わせ、前記第２の群に属する抵抗変化型素子に前記可逆的な記憶を行わせる、
請求項７に記載の抵抗変化型記憶装置。
【請求項９】
前記第１の群に属する抵抗変化型素子に前記不可逆的な記憶を行わせる第１の書き込み装置と、
前記第２の群に属する抵抗変化型素子に前記可逆的な記憶を行わせる第２の書き込み装置とを備える、
請求項７に記載の抵抗変化型記憶装置。
【請求項１０】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有する、抵抗変化型素子へのデータ書き込み方法であって、
第１のレベル以上の電気パルスである第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を不可逆的に変化させ、それにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせる、抵抗変化型素子へのデータ書き込み方法。
【請求項１１】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有する、抵抗変化型素子へのデータ書き込み方法であって、
第１のレベル以上の電気パルスである第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を不可逆的に変化させ、それにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせ、
第１のレベルよりも小さい電気パルスであって互いに異なる第２の電気パルスまたは第３の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えて前記抵抗変化膜の電気抵抗を可逆的に変化させ、それにより前記第２の電気パルスまたは前記第３の電気パルスに対応するデータの可逆的な記憶を行わせる、
抵抗変化型素子へのデータ書き込み方法。
【請求項１２】
第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有する、同一基板上に形成された複数の抵抗変化型素子へのデータ書き込み方法であって、
第１の群に属する抵抗変化型素子には、第１のレベル以上の電気パルスである第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を不可逆的に変化させ、それにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせ、
第２の群に属する抵抗変化型素子には、第１のレベルよりも小さい電気パルスであって互いに異なる第２の電気パルスまたは第３の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を可逆的に変化させ、それにより前記第２の電気パルスまたは前記第３の電気パルスに対応するデータの不可逆的な記憶を行わせる、
抵抗変化型素子へのデータ書き込み方法。
【請求項１３】
前記酸化物は、鉄、銅、ニッケル、チタン、バナジウム、クロム、マンガンからなる群より選ばれる少なくとも１種類以上の遷移金属を含む酸化物である、請求項１０乃至１２のいずれかに記載の抵抗変化型素子へのデータ書き込み方法。
【請求項１４】
前記第１の電極および前記第２の電極は、白金、ルテニウム、イリジウム、銀、金、酸化ルテニウム、酸化イリジウムからなる群より選ばれる少なくとも１種類以上の材料を含む、請求項１０乃至１２のいずれかに記載の抵抗変化型素子へのデータ書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法に関する。より詳しくは、ライトワンス型およびリライタブル型の書き込みが可能な抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進歩に伴い、画像や動画などの大量のデータを電源を切った状態で保存できる、不揮発性記憶装置のニーズが高まっている。
【０００３】
従来の不揮発性記憶装置として、特許文献１に開示された抵抗変化型素子が知られている。特許文献１の抵抗変化型素子は、抵抗変化材料としてペロブスカイト材料（例えば、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）、ＬａＳｒＭｎＯ３（ＬＳＭＯ）、ＧｄＢａＣｏＸＯＹ（ＧＢＣＯ）など）が用いられる。抵抗変化材料は、所定の電気パルスを与えると抵抗値が上昇もしくは低下する。変化した抵抗値は、電源を切っても安定的に保存される。抵抗値とデータとを関連付けることで、該抵抗変化型素子を複数回書き込み可能な（リライタブル型の）不揮発性記憶素子として用いることが可能となる。
【０００４】
他の不揮発性記憶装置として、特許文献２に開示されたアンチヒューズ型の記憶素子がある。特許文献２の記憶素子は、記憶素子の一部にアンチヒューズとしてＳｉＯ２薄膜を用いる。該記憶素子に所定の電気パルスを与えると電気抵抗が不可逆的に低下する。かかる変化は電源を切っても保存される。また、初期状態における高い抵抗値も、電源を切った状態で長期間保存される。よって、該記憶素子を、一回のみ記録可能な（ライトワンス型の）不揮発性記憶素子として用いることが可能となる。ライトワンス型の不揮発性記憶装置は、暗号技術や不正コピー防止技術などに役立つことが期待されている。
【特許文献１】米国特許第６２０４１３９号明細書
【特許文献２】米国特許第６０３４８８２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記従来の構成において、ライトワンス型の不揮発性記憶装置は記録速度が遅いという問題があった。また、ライトワンス型の不揮発性記憶装置として用いうる構成の選択肢も限られていた。
【０００６】
また、ライトワンス型の記憶とリライタブル型の記憶の両方を実行する必要のある装置がある。かかる装置を製造する場合に、前記従来の構成ではライトワンス型の不揮発性記憶装置とリライタブル型の不揮発性記憶装置とを別々のプロセスで製造する必要があった。このため、かかる装置を従来技術に基づいて製造すると、製造工程が複雑化して製造時間が長くなり、製造コストも高くなるという問題があった。
【０００７】
本発明の目的は、高速記録が可能なライトワンス型の不揮発性記憶装置を提供することにある。また、本発明の別の目的は、新規な構成を有するライトワンス型の不揮発性記憶装置を提供することにある。本発明のさらに別の目的は、ライトワンス型の不揮発性記憶とリライタブル型の不揮発性記憶の両方を実行可能な装置を、簡単なプロセスで、短期間に低コストで製造可能とすることにある。
【課題を解決するための手段】
【０００８】
本発明者は、酸化物を含む抵抗変化膜を用いた抵抗変化型素子に大きな電圧を印加するとブレイクダウンを起こし、不可逆的に抵抗値が低下することを発見した（実施例参照）。かかる性質を利用すれば、これまでリライタブル型としてのみ用いられてきた抵抗変化型記憶装置を、ライトワンス型の不揮発性記憶装置として用いることが可能となる。よって、新規な構成を有するライトワンス型の不揮発性記憶装置を提供することが可能となる。
【０００９】
従来のライトワンス型の不揮発性記憶装置であるアンチヒューズ型の記憶素子は、１セルあたりの書き込み速度が１μｓ程度であった（IEEE Electron Device Letters, Vol.25, No.5(2005)p.271-p.273）。これ対し、本発明の酸化物を含む抵抗変化膜を用いた抵抗変化型素子をライトワンス型の不揮発性記憶に用いた場合、１セルあたりの書き込み速度は１００ｎｓ程度であった（実施例参照）。本発明の抵抗変化型素子によれば、書き込み速度が飛躍的に向上されたライトワンス型の不揮発性記憶装置が実現可能になる。
【００１０】
本発明者はまた、同一の方法で製造された抵抗変化型素子であっても、印加される電気パルスを変えることで、可逆的記憶にも不可逆的記憶にも利用することができることを発見した（実施例参照）。かかる性質を利用すれば、同一のプロセスで製造した装置により両方の機能が実現でき、製造時間や製造コストを削減することが可能となる。
【００１１】
そこで、本発明に係る抵抗変化型素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有し、第１のレベル以上の電気パルスである第１の電気パルスが前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えられると前記抵抗変化膜の電気抵抗が不可逆的に変化することにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行う、不可逆的記憶用の抵抗変化型素子である。
【００１２】
かかる構成では、従来可逆的記憶にのみ使用されてきた遷移金属の酸化物を抵抗変化膜に用いる抵抗変化型素子を、不可逆的記憶用に用いることが可能となる。よって、新規な構成を有するライトワンス型の不揮発性記憶装置を提供することが可能となる。また、書き込み速度が飛躍的に向上されたライトワンス型の不揮発性記憶装置が実現可能になる。
【００１３】
また、上記抵抗変化型素子において、前記酸化物は、鉄、銅、ニッケル、チタン、バナジウム、クロム、マンガンからなる群より選ばれる少なくとも１種類以上の遷移金属を含む酸化物であってもよい。
【００１４】
かかる構成では、特定の酸化物を抵抗変化膜の材料とすることができる。
【００１５】
また、上記抵抗変化型素子において、前記第１の電極および前記第２の電極は、白金、ルテニウム、イリジウム、銀、金、酸化ルテニウム、酸化イリジウムからなる群より選ばれる少なくとも１種類以上の材料を含んでいてもよい。
【００１６】
かかる構成では、特定の金属または金属酸化物を電極の材料とすることができる。
【００１７】
また、本発明の抵抗変化型記憶装置は、上記抵抗変化型素子を複数備え、さらに、前記第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることにより前記抵抗変化型素子に前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせる書き込み装置を備える、ライトワンス型の抵抗変化型記憶装置である。
【００１８】
かかる構成では、従来可逆的記憶にのみ使用されてきた抵抗変化型素子を用いて、ライトワンス型の抵抗変化型記憶装置を構成することができる。
【００１９】
また、上記抵抗変化型素子において、さらに、第１のレベルの電気パルスよりも小さい電気パルスであって互いに異なる第２の電気パルスまたは第３の電気パルスが前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えられると前記抵抗変化膜の電気抵抗が可逆的に変化することにより前記第２の電気パルスまたは前記第３の電気パルスに対応するデータの可逆的な記憶を行ってもよい。
【００２０】
かかる構成では、同一の抵抗変化型素子を、不可逆的記憶にも可逆的記憶にも用いることができる。このため、ライトワンス型の記憶装置とリライタブル型の記憶装置とを、実質的に一つのプロセスで製造することが可能となる。よって、不可逆的記憶と可逆的記憶という機能の両方を持つ不揮発性記憶装置を短時間で安価に製造することが可能となる。
【００２１】
また、上記抵抗変化型素子において、前記第１の電極および前記第２の電極の間の電気抵抗が変化しなくなるまで第１のレベルよりも小さい電気パルスである第４の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えるフォーミング処理がされていてもよい。
【００２２】
かかる構成では、フォーミング処理により、使用前に抵抗変化膜の電気抵抗を適切なレベルに調整することが可能となる。
【００２３】
また、本発明の抵抗変化型記憶装置は、上記抵抗変化型素子を同一基板上に複数備える抵抗変化型記憶装置であって、第１の群に属する抵抗変化型素子は前記不可逆的な記憶を行い、第２の群に属する抵抗変化型素子は前記可逆的な記憶を行うものであってもよい。あるいは、上記抵抗変化型記憶装置は、書き込み装置を備え、前記書き込み装置が、前記第１の群に属する抵抗変化型素子に前記不可逆的な記憶を行わせ、前記第２の群に属する抵抗変化型素子に前記可逆的な記憶を行わせてもよい。あるいは、上記抵抗変化型記憶装置は、前記第１の群に属する抵抗変化型素子に前記不可逆的な記憶を行わせる第１の書き込み装置と、前記第２の群に属する抵抗変化型素子に前記可逆的な記憶を行わせる第２の書き込み装置とを備えてもよい。
【００２４】
かかる構成では、ライトワンス型の記憶装置とリライタブル型の記憶装置とを、実質的に一つのプロセスで製造することが可能となる。よって、不可逆的記憶と可逆的記憶の両方の機能を併せ持つ不揮発性記憶装置を短時間で安価に製造することが可能となる。
【００２５】
また、本発明の抵抗変化型素子へのデータ書き込み方法は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有する、抵抗変化型素子へのデータ書き込み方法であって、第１のレベル以上の電気パルスである第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を不可逆的に変化させ、それにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせるものである。
【００２６】
かかる構成では、従来可逆的記憶にのみ使用されてきた遷移金属の酸化物を抵抗変化膜に用いる抵抗変化型素子を、不可逆的記憶用に用いることが可能となる。よって、新規な構成を有するライトワンス型の不揮発性記憶装置を提供することが可能となる。また、書き込み速度が飛躍的に向上されたライトワンス型の不揮発性記憶装置が実現可能になる。
【００２７】
また、本発明の不揮発性記憶素子へのデータ書き込み方法は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有する、抵抗変化型素子へのデータ書き込み方法であって、第１のレベル以上の電気パルスである第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を不可逆的に変化させ、それにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせ、第１のレベルよりも小さい電気パルスであって互いに異なる第２の電気パルスまたは第３の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えて前記抵抗変化膜の電気抵抗を可逆的に変化させ、それにより前記第２の電気パルスまたは前記第３の電気パルスに対応するデータの可逆的な記憶を行わせるものである。
【００２８】
かかる構成では、実質的に一つのプロセスで製造された抵抗変化型素子を、可逆的記憶にも不可逆的記憶にも用いることができる。よって、短時間で安価に製造された不揮発性記憶装置により、不可逆的記憶と可逆的記憶という機能の両方を実現できる。
【００２９】
また、本発明の抵抗変化型素子へのデータ書き込み方法は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に形成された抵抗変化膜とを備え、前記抵抗変化膜は遷移金属を含む酸化物を含有する、同一基板上に形成された複数の抵抗変化型素子へのデータ書き込み方法であって、第１の群に属する抵抗変化型素子には、第１のレベル以上の電気パルスである第１の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を不可逆的に変化させ、それにより前記第１の電気パルスに対応するデータの不可逆的な記憶を行わせ、第２の群に属する抵抗変化型素子には、第１のレベルよりも小さい電気パルスであって互いに異なる第２の電気パルスまたは第３の電気パルスを前記第１の電極および前記第２の電極を介して前記抵抗変化膜に加えることによって前記抵抗変化膜の電気抵抗を可逆的に変化させ、それにより前記第２の電気パルスまたは前記第３の電気パルスに対応するデータの不可逆的な記憶を行わせるものである。
【００３０】
かかる構成では、実質的に一つのプロセスで製造された抵抗変化型素子を、可逆的記憶にも不可逆的記憶にも用いることができる。よって、短時間で安価に製造された不揮発性記憶装置により、不可逆的記憶と可逆的記憶という機能の両方を実現できる。
【００３１】
また、上記した抵抗変化型素子へのデータ書き込み方法において、前記酸化物は、鉄、銅、ニッケル、チタン、バナジウム、クロム、マンガンからなる群より選ばれる少なくとも１種類以上の遷移金属を含む酸化物であってもよい。
【００３２】
かかる構成では、特定の酸化物を抵抗変化膜の材料とすることができる。
【００３３】
また、上記した抵抗変化型素子へのデータ書き込み方法において、前記第１の電極および前記第２の電極は、白金、ルテニウム、イリジウム、銀、金、酸化ルテニウム、酸化イリジウムからなる群より選ばれる少なくとも１種類以上の材料を含んでもよい。
【００３４】
かかる構成では、特定の金属または金属酸化物を電極の材料とすることができる。
【発明の効果】
【００３５】
本発明は、上記のような構成を有し、以下のような効果を奏する。すなわち、高速記録が可能なライトワンス型の不揮発性記憶装置を提供することができる。また、新規な構成を有するライトワンス型の不揮発性記憶装置を提供することができる。さらに、ライトワンス型の記憶とリライタブル型の記憶の両方を実行可能な装置を、簡単なプロセスで、短期間に低コストで製造することが可能になる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態を、図面を参照しながら説明する。
（第１実施形態）
［抵抗変化型素子の構成］
図１は、本発明の第１実施形態の抵抗変化型素子の構成の一例を示す概念図である。以下、図１を参照しながら、本実施形態の抵抗変化型素子について説明する。
【００３７】
図１に示す通り、本実施形態に係る抵抗変化型素子１０は、基板１１の上に、下部電極１２と、抵抗変化膜１３（抵抗変化層）と、上部電極１４とが順に積層された構造を備えている。基板１１には例えばシリコン基板が用いられる。下部電極１２および上部電極１４には、例えば、Ｐｔ（白金）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ａｇ（銀）、Ａｕ（金）、ＲｕＯ２（酸化ルテニウム）、ＩｒＯ２（酸化イリジウム）などが好適に用いられる。なお、抵抗変化膜１３を形成する際に基板１１を加熱する場合には、下部電極１２の材料を加熱時の温度において安定なものとすることが好ましい。抵抗変化膜１３には、例えば、少なくとも遷移金属を含む酸化物が好適に用いられる。遷移金属を含む酸化物としては、例えば、Ｆｅ（鉄）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｍｎ（マンガン）などの酸化物や、複数種類の金属を含む酸化物（ＰｒＣａＭｎＯ）などが挙げられる。下部電極１２と、抵抗変化膜１３と、上部電極１４とは、スパッタリングなどの公知の成膜技術により形成することが可能である。電極および抵抗変化膜の大きさは、素子の集積度などに応じて適宜設定されうる。
［抵抗変化型素子の書き込みおよび読み出し］
抵抗変化型素子１０の使用時には、上部電極１４と下部電極１２に電源１５が電気的に接続される。上部電極１４および下部電極１２の電気抵抗はほぼゼロであるから、上部電極１４と下部電極１２との間の電気抵抗は、抵抗変化膜１３の電気抵抗に略等しくなる。以下、上部電極１４と下部電極１２との間の電気抵抗（抵抗変化膜１３の電気抵抗）を、抵抗変化型素子１０の抵抗値Ｒとする。電源１５により、上部電極１４と下部電極１２との間に電気パルスが印加されると、Ｒが変化する。以下、印加する電気パルスの電圧をＶとする。電気パルスの幅は適宜設定されうるが、例えば、１００ｎｓから１ｍｓまでの間の値としてもよい。
【００３８】
製造後、まだＲが変化するほどの電気パルスが印加されていない状態（初期状態）におけるＲの値をＲｉｎｉとする。初期状態の抵抗変化型素子１０に対し、絶対値が所定値Ｖｔｈ１（第１のレベル）を超える電圧Ｖｗ０の電気パルス（第１の電気パルス）が印加されると、ＲがＲｌｏｗ０以下となる。そして、一度ＲがＲｌｏｗ０以下となると、その後に電圧の絶対値がＶｔｈ１を超える電気パルスが印加されても、Ｒの値は実質的に変化しない。すなわち、電圧Ｖｗ０の電気パルスが印加されると、抵抗変化型素子１０の抵抗値Ｒは、ＲｉｎｉからＲｌｏｗ０へと不可逆的な変化を起こす。Ｒｉｎｉを高抵抗状態（以下、この状態の抵抗値ＲをＲｈｉｇｈ０とする）、Ｒｌｏｗ０を低抵抗状態とし、それぞれの状態に１と０とを割り当てることで、抵抗変化型素子１０に１ビットのデータ（ここでは２値データ）を不可逆的に記憶させることができる。Ｒｈｉｇｈ０を０に、Ｒｌｏｗ０を１に対応させてもよい。なお、本発明において不可逆的な記憶とはいわゆるライトワンス型の記憶をいい、一度書き込まれたデータは以後書き換えが不可能となる。電圧Ｖｒを上部電極１４と下部電極１２との間に印加し、流れる電流を検出することで、書き込まれたデータが読み取られる。Ｖｒの絶対値をＶｔｈ１よりも十分低くすることで、読み出し動作により抵抗値Ｒが変化することを防止できる。かかる構成によれば、酸化物を抵抗変化膜に用いた抵抗変化型素子を、不可逆的記憶用の抵抗変化型素子として用いることができる。
【００３９】
電圧Ｖｆの電気パルス（第４の電気パルス）を複数回印加していくと、Ｒが徐々に変化して、一定の値に収束する場合がある。以下、かかる処理をフォーミングと呼ぶ。フォーミング後に、電圧の絶対値がＶｔｈ２（第２のレベル：Ｖｔｈ２＜Ｖｔｈ１）を超えないような電圧Ｖｗ１の電気パルス（第２の電気パルス）を印加することで、ＲがＲｌｏｗ１となる。また、絶対値がＶｔｈ２を超えないような電圧Ｖｗ２の電気パルス（第３の電気パルス）を印加することで、ＲがＲｈｉｇｈ１（＞Ｒｌｏｗ１）となる。第２の電気パルスと第３の電気パルスは、互いに異なる。ただし、電圧またはパルス幅の一方が等しくてもよい。また、Ｖｗ１とＶｗ２とは極性が等しくても異なっていてもよい。意図しない不可逆的変化を起こさないために、Ｖｔｈ２とＶｔｈ１の差は１Ｖ以上であることが好ましい。Ｒｈｉｇｈ１を高抵抗状態、Ｒｌｏｗ１を低抵抗状態とし、それぞれの状態に１と０とを割り当てることで、抵抗変化型素子１０に１ビットのデータを可逆的に記憶させることができる。Ｒｈｉｇｈ１を０に、Ｒｌｏｗ１を１に対応させてもよい。なお、本発明において可逆的な記憶とはいわゆるリライタブル型の記憶をいい、一度データが書き込まれた素子に再度データを書き込むことが可能である。電圧Ｖｒを上部電極１４と下部電極１２との間に印加し、流れる電流を検出することで、書き込まれたデータが読み取られる。Ｖｒの絶対値をＶｔｈ２よりも十分低くすることで、読み出し動作により抵抗値Ｒが変化することを防止できる。かかる構成によれば、不可逆的記憶用の抵抗変化型素子を、可逆的記憶用の抵抗変化型素子としても用いることができる。
【００４０】
上述の説明では、フォーミング前の抵抗変化型素子に対して不可逆的な記憶をさせた。材料の選択等によっては、フォーミング後の抵抗変化型素子に対して電圧Ｖｗ０の電気パルスが印加されても不可逆的な変化を起こす場合がある。かかる場合には、複数形成した抵抗変化型素子の全てをフォーミングしておき、一部を不可逆的記憶用に、一部を可逆的記憶用に使用してもよい。また、フォーミング前の抵抗変化型素子の抵抗値が低い場合には、フォーミングにより抵抗値を上昇させることにより、ライトワンス型あるいはリライタブル型の抵抗変化型記憶装置を構成してもよい。
【００４１】
なお、抵抗変化膜に用いる材料や成膜方法などによっては、フォーミングが不要となる場合もある。かかる場合には、フォーミングしていない抵抗変化型素子を、そのまま不可逆的記憶用にも、可逆的記憶用にも用いることができる。
［抵抗変化型記憶装置の構成］
図２は、本発明の第１実施形態の抵抗変化型記憶装置の構成の一例を示す平面図である。以下、図２を参照しながら、本実施形態の抵抗変化型記憶装置について説明する。
【００４２】
図２に示す通り、本実施形態に係る抵抗変化型記憶装置１００は、基板１１１の上に、制御装置１２０と、第１カラムデコーダ１２１と、第１ロウデコーダ１２３と、ライトワンスメモリセルアレイ１２５と、第２カラムデコーダ１３１と、第２ロウデコーダ１３３と、リライタブルメモリセルアレイ１３５とが形成されている。なお、図２では示していないが、制御装置１２０は電源１５を備えており、複数の異なる電圧や幅を持つ電気パルスを印加できるように構成されている。
【００４３】
ライトワンスメモリセルアレイ１２５は、行列状に配列された複数のメモリセルを備えている。それぞれのメモリセルは抵抗変化型素子１０を備えている。抵抗変化型素子１０の構成は、図１に示したものと同様であるので説明を省略する。ライトワンスメモリセルアレイ１２５としては、例えば、公知の１Ｔ１Ｒ型（１個のメモリセルに、トランジスタ１個と抵抗変化型素子１個を備える構成）のメモリセルアレイを用いることができる。メモリセルの各列は、それぞれ第１ビット線１２２に対応している。メモリセルの各行はそれぞれ第１ワード線１２４に対応している。
【００４４】
リライタブルメモリセルアレイ１３５は、行列状に配列された複数のメモリセルを備えている。それぞれのメモリセルは抵抗変化型素子１０を備えている。抵抗変化型素子１０の構成は、図１に示したものと同様であるので説明を省略する。リライタブルメモリセルアレイ１３５としては、例えば、公知の１Ｔ１Ｒ型（１個のメモリセルに、トランジスタ１個と抵抗変化型素子１個を備える構成）のメモリセルアレイを用いることができる。メモリセルの各列は、それぞれ第１ビット線１２２に対応している。メモリセルの各行はそれぞれ第１ワード線１２４に対応している。リライタブルメモリセルアレイ１３５の抵抗変化型素子１０には、上述したフォーミング処理が製造時に施されている。
［抵抗変化型記憶装置の書き込みおよび読み出し］
以下、抵抗変化型記憶装置１００の書き込みおよび読み出し動作について説明する。以下の説明では、Ｒｈｉｇｈ０およびＲｈｉｇｈ１に１を、Ｒｌｏｗ０およびＲｌｏｗ０に０を割り当てるものとして説明する。ただし、抵抗状態と書き込まれたデータとの対応関係は、かかる態様に限定されない。
【００４５】
まず、書き込み動作について説明する。制御装置１２０は、システム（図示せず）から受け取ったデータが不可逆的に記憶すべきものである場合には、受け取ったデータをライトワンスメモリセルアレイ１２５に書き込む。制御装置１２０は、書き込むべきメモリセルのアドレスに基づいて第１カラムデコーダ１２１を制御し、特定の第１ビット線１２２を選択する。また、制御装置１２０は、書き込むべきメモリセルのアドレスに基づいて第１ロウデコーダ１２３を制御し、特定の第１ワード線１２４を選択する。制御装置１２０は、選択された第１ビット線１２２と第１ワード線１２４とを介して、該アドレスの抵抗変化型素子１０に電気パルスを印加する。書き込むべき値が０の場合には電気パルスの電圧をＶｗ０とし、書き込むべき値が１の場合には電気パルスの電圧を０とする（電気パルスを印加しない）。電圧Ｖｗ０の電気パルスが印加された抵抗変化型素子１０の抵抗値ＲはＲｌｏｗ０となる。電気パルスが印加されなかった抵抗変化型素子１０の抵抗値ＲはＲｈｉｇｈ０のままで変化しない。かかる動作により、ライトワンスメモリセルアレイ１２５に対し、不可逆的な書き込みが行われる。
【００４６】
電気パルスが印加されなかった抵抗変化型素子１０は、依然として、電気パルスを印加すれば抵抗値が変化する状態にある。一方、他の抵抗変化型素子１０の抵抗値はＲｌｏｗ０に変化している。上述した通り、いったんＲｌｏｗ０に変化した抵抗値は再度電気パルスを印加しても変化しない。再度の書き込みを試みても、すでに値が０になっているメモリセルはそのまま残り、値が１のメモリセルの一部が０に書き換えられる。このように、メモリセルの値は１から０への一方向的にしか書き換えられない。結果として、再度の書き込みを行っても、メモリセルが保持するデータは実質的に意味をなすものにならない。かかる構成により、抵抗変化型記憶装置１００はライトワンス型の記憶装置として機能する。
【００４７】
制御装置１２０は、システム（図示せず）から受け取ったデータが可逆的に記憶すべきものである場合には、受け取ったデータをリライタブルメモリセルアレイ１３５に書き込む。制御装置１２０は、書き込むべきメモリセルのアドレスに基づいて第２カラムデコーダ１３１を制御し、特定の第２ビット線１３２を選択する。また、制御装置１２０は、書き込むべきメモリセルのアドレスに基づいて第２ロウデコーダ１３３を制御し、特定の第２ワード線１３４を選択する。制御装置１２０は、選択された第２ビット線１３２と第２ワード線１３４とを介して、該アドレスの抵抗変化型素子１０に電気パルスを印加する。書き込むべき値が０の場合には電気パルスの電圧をＶｗ１とし、書き込むべき値が１の場合には電気パルスの電圧をＶｗ２とする。電圧Ｖｗ１の電気パルスが印加された場合には、該アドレスに対応する抵抗変化型素子１０の抵抗値ＲはＲｌｏｗ１となる。電圧Ｖｗ２の電気パルスが印加された場合には、該アドレスに対応する抵抗変化型素子１０の抵抗値ＲはＲｈｉｇｈ１となる。電圧Ｖｗ１および電圧Ｖｗ２の電気パルスが印加されることで、可逆的な書き込みが行われる。かかる構成により、抵抗変化型記憶装置１００はリライタブル型の記憶装置として機能する。
【００４８】
次に、読み出し動作について説明する。制御装置１２０は、読み出すべきメモリセルのアドレスをシステム（図示せず）から受け取る。制御装置１２０は、受け取ったアドレスに基づいて、該アドレスがライトワンスメモリセルアレイ１２５のメモリセルに対応するか、リライタブルメモリセルアレイ１３５のメモリセルに対応するかを判定する。判定結果に基づき、書き込み時と同様の方法で、所定のビット線およびワード線が選択される。制御装置１２０は、選択された第１ビット線１２２と第１ワード線１２４とを介して、または、第２ビット線１３２と第２ワード線１３４とを介して、該アドレスの抵抗変化型素子１０に電圧Ｖｒを印加する。該アドレスの抵抗変化型素子１０に流れる電流の大きさに基づいて、メモリセルに書き込まれている値が読み出される。電圧ＶｒはＶｗ０、Ｖｗ１、Ｖｗ２のいずれよりも低く、読み出し動作により抵抗値Ｒは変化しない。
［主な特徴と効果］
本実施形態の抵抗変化型素子およびデータ書き込み方法は、絶対値がＶｔｈ１（第１のレベル）を超える電圧Ｖｗ０の電気パルスが印加されると、抵抗値ＲがＲｌｏｗ０への不可逆的に変化するという抵抗変化型素子の特性（第１の特性）を利用する。第１の特性を利用することにより、従来リライタブル型の記憶装置にのみ用いられてきた抵抗変化型素子を、ライトワンス用の記憶素子として用いることができる。
【００４９】
また、本実施形態の抵抗変化型素子およびデータ書き込み方法は、絶対値がＶｔｈ１（第１のレベル）よりも小さい電圧Ｖｗ１および電圧Ｖｗ２の電気パルスが印加されると、抵抗値ＲがＲｌｏｗ１とＲｈｉｇｈ１との間で可逆的に変化するという抵抗変化型素子の特性（第２の特性）を利用する。第１の特性と第２の特性とを組み合わせることにより、従来リライタブル型の記憶装置として用いられてきた抵抗変化型記憶装置を、リライタブル型としても、ライトワンス型としても用いることができる。
【００５０】
本実施形態の抵抗変化型記憶装置は、同一基板上に複数の抵抗変化型素子を形成した上で、抵抗変化型素子を２つの群に分割する。一方の群（ライトワンスメモリセルアレイ）に対しては、不可逆的な記憶が行われ、他方の群（リライタブルメモリセルアレイ）に対しては可逆的な記憶が行われる。従来のアンチヒューズメモリを用いた不可逆的な記憶装置と、従来の可逆的な記憶を行う抵抗変化型記憶装置とを組合せて１つの装置を製造しようとした場合、両者を別々のプロセスで製造する必要があり、製造時間が長くなり、コストも高くなる。本実施形態の抵抗変化型記憶装置では、同一のプロセスで製造した抵抗変化型素子を、ライトワンス型の記憶装置にもリライタブル型の記憶装置にも使用することができる。両方の機能を併せ持つ装置は、例えばライトワンス型の部分に不正コピー防止のための情報を持たせた書き換え可能な記憶装置として有用である。かかる構成によれば、ライトワンス型の記憶装置とリライタブル型の記憶装置とを、実質的に一つのプロセスで製造することが可能となる。よって、不可逆的記憶と可逆的記憶という機能の両方を持つ不揮発性記憶装置を短時間で安価に製造することが可能となる。
【００５１】
本実施形態の抵抗変化型記憶装置は、２種類の書き込み装置を備えている。第１の書き込み装置は、ライトワンスメモリセルアレイ（第１の群）に対して不可逆的な書き込みを行い、第２の書き込み装置は、リライタブルメモリセルアレイ（第２の群）に対しては可逆的な書き込みを行う。なお、図２の説明においては、第１の書き込み装置と第２の書き込み装置は、単一の制御装置と２種類のカラムデコーダと２種類のロウデコーダとで構成したが、制御装置も分離して、２つの書き込み装置を完全に独立した装置として構成してもよい。２種類の書き込み装置を備えることで、単一の抵抗変化型記憶装置の内部で、不可逆的記憶と可逆的記憶という機能の両方を実現することができる。
［変形例］
上述の説明では、電気パルスの電圧（絶対値）を変化させることにより不可逆的記憶と可逆的記憶とが選択的に実行されたが、電気パルスの幅を変えてもよい。さらに、電気パルスの電圧と幅の両方を変化させてもよい。電気パルスにより投入されるエネルギーのレベルを変えることで、不可逆的記憶と可逆的記憶とを選択的に実行することができる。つまり、電気パルスの「レベル」とは、電圧の絶対値のレベルでもよいし、パルス幅のレベルでもよいし、電圧の絶対値およびパルス幅の両方を組合せたもの（例えば電圧とパルス幅の積）でもよい。
【００５２】
以上の説明では、ライトワンスメモリセルアレイとリライタブルメモリセルアレイとは同一の基板（チップ）上に形成されるものとして記載したが、両者を同一ウエハ上に形成し、その後に分離させてもよい。かかる構成であっても、分離後のメモリセルアレイを同一の装置に組み込めば、不可逆的記憶と可逆的記憶という機能の両方を持つ不揮発性記憶装置を短時間で安価に製造することができる。
【００５３】
必ずしも、不可逆的記憶と可逆的記憶の両方を行う必要はなく、不可逆的記憶のみを行う抵抗変化型素子または抵抗変化型記憶装置として構成してもよい。酸化物を抵抗変化膜に用いた抵抗変化型素子を複数備えることで、新規なライトワンス型の不揮発性記憶装置が実現できる。
【００５４】
抵抗変化膜の材料は必ずしも金属酸化物に限られず、他の材料であってもよい。抵抗変化膜が相変化膜であってもよい。抵抗変化膜を備えた不揮発性記憶素子は、抵抗変化膜に熱や電気など何らかの刺激を加えられると、抵抗値が変化する。抵抗値の変化と対応付けてデータが記憶される。従来の不揮発性記憶素子は、抵抗値が可逆的に変化するように刺激（第２の刺激）のレベルが設定されていた。従来よりも高いレベルの刺激（第１の刺激）を加えると抵抗値が不可逆的に変化することが容易に類推される。したがって、相変化型記憶素子（ＰＲＡＭ）のような他の不揮発性記憶素子でも、与える刺激のレベルを異ならせることにより、不可逆的変化と可逆的変化とを選択的に生じさせ得ると期待される。例えば、相変化型記憶素子の場合には、加熱レベルを高くする（第１の加熱）ことにより抵抗変化膜の電気抵抗が不可逆的変化を起こし、加熱レベルを低く（第２の加熱、第３の加熱）することにより抵抗変化膜の電気抵抗が可逆的変化を起こすことが可能になると期待される。すなわち本発明は、相変化型記憶素子を含めた他の不揮発性記憶素子であって、抵抗変化膜を有するものに対しても適用可能である。かかる構成によれば、ライトワンス型の記憶装置とリライタブル型の記憶装置とを、実質的に一つのプロセスで製造することが可能となる。よって、不可逆的記憶と可逆的記憶という機能の両方を持つ不揮発性記憶装置を短時間で安価に製造することが可能となる。
【００５５】
なお、本発明では、一個のメモリセルアレイの一部を不可逆的記憶に、メモリアレイの残りを可逆的記憶に用いてもよい。図３は、本発明の変形例の抵抗変化型記憶装置の構成を示す平面図である。図３に示すように、本変形例の抵抗変化型記憶装置２００は、制御装置１２０と、カラムデコーダ１４１と、ビット線１４２と、ロウデコーダ１４３と、ワード線１４４と、メモリセルアレイ１４５とを備えている。メモリセルアレイ１４５は、一部がライトワンス領域１４６、残りがリライタブル領域１４７を構成している。制御装置１２０は、ライトワンス領域１４６に対しては不可逆的書き込みを行い、リライタブル領域１４７に対しては可逆的書き込みを行う。かかる構成でも、抵抗変化型記憶装置１００と同様の効果が得られる。
【００５６】
上述の説明では二値メモリとして構成したが、例えば抵抗変化型素子１０に高抵抗状態と低抵抗状態の中間の抵抗値を取らせることにより、素子１個当たり１ビット以上の情報を記憶させてもよい。すなわち、３以上の値を記憶可能な多値メモリとして構成してもよい。
（実施例１）
本実施例では、まず、シリコン基板の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる下部電極（厚さ２００ｎｍ）を形成した。下部電極の上に、Ｆｅ−Ｏ（酸化鉄）のターゲットを用いたスパッタリングにより、遷移金属であるＦｅ（鉄）を含む酸化物からなる抵抗変化膜（厚さ約１００ｎｍ）を形成した。スパッタリング時の基板の温度は３００℃とした。さらに、抵抗変化膜の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる上部電極（厚さ１００ｎｍ）を形成した。なお、上部電極と抵抗変化膜が接する部分の面積、すなわち、電極のサイズは、おおよそ１μm×１μｍ〜５μｍ×５μｍであった。
かかる方法により、シリコン基板の上に、下部電極、抵抗変化膜、上部電極が順に積層された抵抗変化型素子が得られた。
【００５７】
該抵抗変化型素子の上部電極と下部電極との間に、下部電極を基準（０Ｖ）として（以下同様）、読み出し電圧を印加し、形成直後（初期状態）における上部電極と下部電極との間の抵抗値（初期抵抗値）を測定した。なお、抵抗値の読み出し電圧は＋５０ｍＶとした。（以下全ての実施例につき、抵抗値の測定方法は同じとする）。得られた初期抵抗値は２．５ＭΩであった。
【００５８】
次に、該抵抗変化型素子に＋５Ｖ、１００μｓの電気パルス（第１の電気パルス）を印加すると、抵抗値は５０Ωに変化していた。この状態で、絶対値５Ｖ以上の電圧（±６Ｖ、±７Ｖなど）でパルス幅１００μｓの電気パルスを印加しても、抵抗値は測定誤差の範囲（±１０Ω）でしか変動せず、約５０Ωのままであった。したがって、＋５Ｖ、１００μｓの電気パルスを印加することで、抵抗変化膜に不可逆的な変化（抵抗値の変化）が起きることが分かった。すなわち本実施例では、パルス幅が１００μｓのとき、Ｖｔｈ１（第１のレベル）を５Ｖとすることができる。
【００５９】
なお、上述の方法で得られた初期状態の抵抗変化型素子に対し、＋３Ｖや＋４Ｖの電気パルス（パルス幅１００μｓ）を印加した場合には、必ずしも抵抗値が５０Ωまで低下せず、初期抵抗値（２．５ＭΩ）のままである場合もあった。一方、＋５Ｖの電気パルス（パルス幅１００μｓ）を印加した場合には、１００％の確率で抵抗値が５０Ω程度まで低下した。当然ではあるが、読み出し電圧（＋５０ｍＶ、１００ｎｓ）を印加しても抵抗値の変化は見られなかった。以上の結果から、上述の方法で得られた抵抗変化型素子は、ライトワンス型の抵抗変化型記憶装置に利用可能であることが分かった。
【００６０】
一方、上述の方法で得られた初期状態の抵抗変化型素子の上部電極と下部電極との間に＋２Ｖ、１００μｓの電気パルス（第４の電気パルス）を複数回印加した。その結果、抵抗値が徐々に低下し、１００回程度電気パルスを印加すると抵抗値がほぼ一定値（１００ｋΩ）で安定した（フォーミング）。この状態で、−２Ｖ、１００ｎｓの電気パルス（第２の電気パルス）を印加すると、抵抗値は１０ｋΩとなった。さらに＋２Ｖ、１００ｎｓの電気パルス（第３の電気パルス）を印加すると、抵抗値は１００ｋΩに戻った。その後は同様の変化を繰り返した。すなわち、±２Ｖ、１００ｎｓの電気パルスを印加することで、抵抗値が高抵抗状態（１００ｋΩ）と低抵抗状態（１０ｋΩ）との間で可逆的な変化を繰り返すことが分かった。また、不可逆的な変化を起こさないようにするためには、パルス幅が１００ｎｓの場合には、電圧の絶対値を３Ｖ以下とすることが好ましいことが分かった。すなわち、パルス幅が１００ｎｓのとき、Ｖｔｈ２（第２のレベル）は３Ｖとすることができる。以上の結果から、上述の方法で作成され、フォーミングがされた抵抗変化型素子は、リライタブル型の抵抗変化型記憶装置に利用可能であることが分かった。
（実施例２）
本実施例では、まず、シリコン基板の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる下部電極（厚さ２００ｎｍ）を形成した。Ａｒガス中に酸素ガスを導入した雰囲気中で、下部電極の上に、Ｃｕ（銅）のターゲットを用いたスパッタリングにより、遷移金属であるＣｕ（銅）を含む酸化物からなる抵抗変化膜（厚さ約５０ｎｍ）を形成した。スパッタリング時の基板の温度は２００℃とした。さらに、抵抗変化膜の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる上部電極（厚さ１００ｎｍ）を形成した。なお、上部電極と抵抗変化膜が接する部分の面積、すなわち、電極のサイズは、おおよそ１μm×１μｍ〜５μｍ×５μｍであった。かかる方法により、シリコン基板の上に、下部電極、抵抗変化膜、上部電極が順に積層された抵抗変化型素子が得られた。
【００６１】
形成直後（初期状態）における上部電極と下部電極との間の抵抗値（初期抵抗値）を測定した。得られた初期抵抗値は５ＭΩであった。
【００６２】
次に、該抵抗変化型素子に＋４Ｖ、１ｍｓの電気パルス（第１の電気パルス）を印加すると、抵抗値は３０Ωに変化していた。この状態で、絶対値５Ｖ以上の電圧（±６Ｖ、±７Ｖなど）でパルス幅１ｍｓの電気パルスを印加しても、抵抗値は測定誤差の範囲（±１０Ω）でしか変動せず、約３０Ωのままであった。したがって、＋４Ｖ、１００μｓの電気パルスを印加することで、抵抗変化膜に不可逆的な変化（抵抗値の変化）が起きることが分かった。すなわち本実施例では、パルス幅が１００μｓのとき、Ｖｔｈ１（第１のレベル）を４Ｖとすることができる。
【００６３】
なお、上述の方法で得られた初期状態の抵抗変化型素子に対し、＋２Ｖや＋３Ｖの電気パルス（パルス幅１００μｓ）を印加した場合には、必ずしも抵抗値が３０Ωまで低下せず、初期抵抗値（２．５ＭΩ）のままである場合もあった。一方、＋４Ｖの電気パルス（パルス幅１００μｓ）を印加した場合には、１００％の確率で抵抗値が３０Ω程度まで低下した。当然ではあるが、読み出し電圧（＋５０ｍＶ、１００ｎｓ）を印加しても抵抗値の変化は見られなかった。以上の結果から、上述の方法で得られた抵抗変化型素子は、ライトワンス型の抵抗変化型記憶装置に利用可能であることが分かった。
【００６４】
一方、上述の方法で得られた初期状態の抵抗変化型素子の上部電極と下部電極との間に＋２Ｖ、１００μｓの電気パルス（第４の電気パルス）を複数回印加した。その結果、抵抗値が徐々に低下し、５０回程度電気パルスを印加すると抵抗値がほぼ一定値（１０ｋΩ）で安定した（フォーミング）。この状態で、＋２．５Ｖ、１００ｎｓの電気パルス（第２の電気パルス）を印加すると、抵抗値は１００ｋΩとなった。さらに＋１．５Ｖ、１μｓの電気パルス（第３の電気パルス）を印加すると、抵抗値は１０ｋΩとなった。その後は同様の変化を繰り返した。すなわち、＋２．５Ｖ、１００ｎｓの電気パルスおよび＋１．５Ｖ、１μｓの電気パルスを印加することで、抵抗値が高抵抗状態（１００ｋΩ）と低抵抗状態（１０ｋΩ）との間で可逆的な変化を繰り返すことが分かった。また、不可逆的な変化を起こさないようにするためには、パルス幅が１００ｎｓの場合には、電圧の絶対値を３Ｖ以下とし、パルス幅が１μｓの場合には電圧の絶対値を２Ｖ以下とすることが好ましいことが分かった。すなわち、パルス幅が１００ｎｓのとき、Ｖｔｈ２（第２のレベル）は３Ｖとすることができる。また、パルス幅が１μｓのとき、Ｖｔｈ２（第２のレベル）は２Ｖとすることができる。以上の結果から、上述の方法で作成され、フォーミングがされた抵抗変化型素子は、リライタブル型の抵抗変化型記憶装置に利用可能であることが分かった。
（実施例３）
本実施例では、まず、シリコン基板の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる下部電極（厚さ２００ｎｍ）を形成した。Ａｒガス中に酸素ガスを導入した雰囲気中で、下部電極の上に、Ｎｉ（ニッケル）のターゲットを用いたスパッタリングにより、遷移金属であるＮｉ（ニッケル）を含む酸化物からなる抵抗変化膜（厚さ約３０ｎｍ）を形成した。スパッタリング時の基板の温度は３００℃とした。さらに、抵抗変化膜の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる上部電極（厚さ１００ｎｍ）を形成した。なお、上部電極と抵抗変化膜が接する部分の面積、すなわち、電極のサイズは、おおよそ１μm×１μｍ〜５μｍ×５μｍであった。かかる方法により、シリコン基板の上に、下部電極、抵抗変化膜、上部電極が順に積層された抵抗変化型素子が得られた。
【００６５】
形成直後（初期状態）における上部電極と下部電極との間の抵抗値（初期抵抗値）を測定した。得られた初期抵抗値は５ＭΩであった。
【００６６】
次に、該抵抗変化型素子に＋５Ｖ、１００μｓの電気パルス（第１の電気パルス）を印加すると、抵抗値は５０Ωに変化していた。この状態で、絶対値５Ｖ以上の電圧（±６Ｖ、±７Ｖなど）でパルス幅１００μｓの電気パルスを印加しても、抵抗値は測定誤差の範囲（±１０Ω）でしか変動せず、約５０Ωのままであった。したがって、＋５Ｖ、１００μｓの電気パルスを印加することで、抵抗変化膜に不可逆的な変化（抵抗値の変化）が起きることが分かった。すなわち本実施例では、パルス幅が１００μｓのとき、Ｖｔｈ１（第１のレベル）を５Ｖとすることができる。
【００６７】
なお、上述の方法で得られた初期状態の抵抗変化型素子に対し、＋３Ｖや＋４Ｖの電気パルス（パルス幅１００μｓ）を印加した場合には、必ずしも抵抗値が５０Ωまで低下せず、初期抵抗値（２．５ＭΩ）のままである場合もあった。一方、＋５Ｖの電気パルス（パルス幅１００μｓ）を印加した場合には、１００％の確率で抵抗値が１００Ω程度まで低下した。当然ではあるが、読み出し電圧（５０ｍＶ、パルス幅１００ｎｓ）を印加しても抵抗値の変化は見られなかった。以上の結果から、上述の方法で得られた抵抗変化型素子は、ライトワンス型の抵抗変化型記憶装置に利用可能であることが分かった。
【００６８】
一方、上述の方法で得られた初期状態の抵抗変化型素子の上部電極と下部電極との間に＋２Ｖ、１００ｍｓの電気パルス（第４の電気パルス）を複数回印加した。その結果、抵抗値が徐々に低下し、５０回程度電気パルスを印加すると抵抗値がほぼ一定値（１０ｋΩ）で安定した（フォーミング）。この状態で、＋３Ｖ、１００ｎｓの電気パルス（第２の電気パルス）を印加すると、抵抗値は１００ｋΩとなった。さらに＋２Ｖ、１μｓの電気パルス（第３の電気パルス）を印加すると、抵抗値は１０ｋΩに戻った。その後は同様の変化を繰り返した。すなわち、＋３Ｖ、１００ｎｓの電気パルスおよび＋２Ｖ、１μｓの電気パルスを印加することで、抵抗値は同様の変化（可逆的な抵抗値の変化を繰り返すことが分かった。また、不可逆的な変化を起こさないようにするためには、パルス幅が１００ｎｓの場合には電圧の絶対値を４Ｖ以下とし、パルス幅が１μｓの場合には電圧の絶対値を３Ｖ以下とすることが好ましいことが分かった。すなわち、パルス幅が１００ｎｓのとき、Ｖｔｈ２（第２のレベル）は４Ｖとすることができる。また、パルス幅が１μｓのとき、Ｖｔｈ２（第２のレベル）は３Ｖとすることができる。以上の結果から、上述の方法で作成され、フォーミングがされた抵抗変化型素子は、リライタブル型の抵抗変化型記憶装置に利用可能であることが分かった。
（実施例４）
本実施例では、まず、シリコン基板の上に、Ｐｔ（白金）ターゲットを用いたスパッタリングにより、Ｐｔ（白金）からなる下部電極（厚さ２００ｎｍ）を形成した。下部電極の上に、Ｆｅ−Ｏ（酸化鉄）のターゲットを用いたスパッタリングにより、遷移金属であるＦｅ（鉄）を含む酸化物からなる抵抗変化膜（厚さ約１００ｎｍ）を形成した。スパッタリング時の基板の温度は３００℃とした。さらに、抵抗変化膜の上に、Ａｇ（銀）ターゲットを用いたスパッタリングにより、Ａｇ（銀）からなる上部電極（厚さ２００ｎｍ）を形成した。なお、上部電極と抵抗変化膜が接する部分の面積、すなわち、電極のサイズは、おおよそ１μm×１μｍ〜５μｍ×５μｍであった。かかる方法により、シリコン基板の上に、下部電極、抵抗変化膜、上部電極が順に積層された抵抗変化型素子が得られた。
【００６９】
該抵抗変化型素子の上部電極と下部電極との間に、下部電極を基準（０Ｖ）として（以下同様）、読み出し電圧を印加し、形成直後（初期状態）における上部電極と下部電極との間の抵抗値（初期抵抗値）を測定した。なお、抵抗値の読み出し電圧は＋５０ｍＶとした。（以下全ての実施例につき、抵抗値の測定方法は同じとする）。得られた初期抵抗値は３ＭΩであった。
【００７０】
次に、該抵抗変化型素子に＋７Ｖ、１００ｎｓの電気パルス（第１の電気パルス）を印加すると、抵抗値は５０Ωに変化していた。この状態で、絶対値５Ｖ以上の電圧（±８Ｖ、±９Ｖなど）でパルス幅１００ｎｓの電気パルスを印加しても、抵抗値は測定誤差の範囲（±１０Ω）でしか変動せず、約５０Ωのままであった。したがって、＋７Ｖ、１００ｎｓの電気パルスを印加することで、抵抗変化膜に不可逆的な変化（抵抗値の変化）が起きることが分かった。すなわち本実施例では、パルス幅が１００ｎｓのとき、Ｖｔｈ１（第１のレベル）を７Ｖとすることができる。
【００７１】
なお、上述の方法で得られた初期状態の抵抗変化型素子に対し、＋５Ｖや＋６Ｖの電気パルス（パルス幅１００ｎｓ）を印加した場合には、必ずしも抵抗値が５０Ωまで低下せず、初期抵抗値（３ＭΩ）から変化が小さい場合もあった。一方、＋７Ｖの電気パルス（パルス幅１００ｎｓ）を印加した場合には、１００％の確率で抵抗値が５０Ω程度まで低下した。当然ではあるが、読み出し電圧（＋５０ｍＶ、１００ｎｓ）を印加しても抵抗値の変化は見られなかった。以上の結果から、上述の方法で得られた抵抗変化型素子は、ライトワンス型の抵抗変化型記憶装置に利用可能であることが分かった。
【００７２】
一方、上述の方法で得られた初期状態の抵抗変化型素子の上部電極と下部電極との間に＋１．５Ｖ、１００μｓの電気パルス（第４の電気パルス）を複数回印加した。その結果、抵抗値が徐々に低下し、１００回程度電気パルスを印加すると抵抗値がほぼ一定値（１ｋΩ）となり、さらに−１．５Ｖ、１００μｓの電気パルスを１００回程度加えるとほぼ一定値（１０ｋΩ）に安定した（フォーミング）。この状態で、±２Ｖ、１００ｎｓの電気パルス（第２の電気パルス）を交互に１００回程度印加すると、その後は、＋２Ｖ、１００ｎｓの電気パルスを印加すると抵抗値は１ｋΩとなり、さらに−２Ｖ、１００ｎｓの電気パルス（第３の電気パルス）を印加すると、抵抗値は１０ｋΩに戻った。その後は同様の変化を繰り返した。すなわち、±２Ｖ、１００ｎｓの電気パルスを印加することで、抵抗値が高抵抗状態（１０ｋΩ）と低抵抗状態（１ｋΩ）との間で可逆的な変化を繰り返すことが分かった。また、不可逆的な変化を起こさないようにするためには、パルス幅が１００ｎｓの場合には、電圧の絶対値を３Ｖ以下とすることが好ましいことが分かった。すなわち、パルス幅が１００ｎｓのとき、Ｖｔｈ２（第２のレベル）は３Ｖとすることができる。以上の結果から、上述の方法で作成され、フォーミングがされた抵抗変化型素子は、リライタブル型の抵抗変化型記憶装置に利用可能であることが分かった。
（実施例５）
なお、詳細なデータは省略するが、抵抗変化膜の材料としてＰｒＣａＭｎＯを用いても実施例１乃至実施例４と同様の結果が得られた。
【産業上の利用可能性】
【００７３】
本発明に係る不揮発性記憶装置は、新規な構成を有するライトワンス型の不揮発性記憶装置として有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１実施形態の抵抗変化型素子の構成の一例を示す概念図である。
【図２】本発明の第１実施形態の抵抗変化型記憶装置の構成の一例を示す平面図である。
【図３】本発明栄の変形例の抵抗変化型記憶装置の構成を示す平面図である。
【符号の説明】
【００７５】
１０  抵抗変化型素子
１１  基板
１２  下部電極
１３  抵抗変化膜
１４  上部電極
１５  電源
１００  抵抗変化型記憶装置
１１１  基板
１２０  制御装置
１２１  第１カラムデコーダ
１２２  第１ビット線
１２３  第１ロウデコーダ
１２４  第１ワード線
１２５  ライトワンスメモリセルアレイ
１３１  第２カラムデコーダ
１３２  第２ビット線
１３３  第２ロウデコーダ
１３４  第２ワード線
１３５  リライタブルメモリセルアレイ
１４１  カラムデコーダ
１４２  ビット線
１４３  ロウデコーダ
１４４  ワード線
１４５  メモリセルアレイ
１４６  ライトワンス領域
１４７  リライタブル領域
２００  抵抗変化型記憶装置
【図１】
2008066438.tif 000003
【図２】
2008066438.tif 000004
【図３】
2008066438.tif 000005