(57)【要約】【課題】本発明は、電源電圧の変動や周囲温度の変化、出力トランジスタの製造ばらつきに依ることなく、常に精度良く過電流を検出することが可能な過電流保護回路を提供することを目的とする。【解決手段】本発明に係る過電流保護回路１７は、閾値電圧Ｖｔｈを生成する閾値電圧生成部１７１と、出力トランジスタの一端から引き出されるスイッチ電圧Ｖｓｗと閾値電圧Ｖｔｈとを比較して過電流検出信号ＯＣＰを生成するコンパレータ１７２と、を有して成り、閾値電圧生成部１７１は、出力トランジスタ１ａをオンする際に与えられるゲート電圧の変動に起因して生じるスイッチ電圧Ｖｓｗの変動分をキャンセルするように、閾値電圧Ｖｔｈの電圧値を変化する構成とされている。【選択図】図２
2008187847.tif 000002
【特許請求の範囲】
【請求項１】
閾値電圧を生成する閾値電圧生成部と、出力トランジスタの一端から引き出されるスイッチ電圧と前記閾値電圧とを比較して過電流検出信号を生成するコンパレータと、を有して成る過電流保護回路であって、前記閾値電圧生成部は、前記出力トランジスタをオンする際に与えられるゲート電圧の変動に起因して生じる前記スイッチ電圧の変動分をキャンセルするように、前記閾値電圧の電圧値を変化させることを特徴とする過電流保護回路。
【請求項２】
前記閾値電圧生成部は、少なくとも一のトランジスタと抵抗とを直列に接続して成る可変抵抗回路と、前記可変抵抗回路に所定の定電流を流す定電流源と、を有して成り、前記可変抵抗回路の一端から引き出される電圧に基づいて前記閾値電圧を生成するものであって、前記閾値電圧生成部を構成するトランジスタのゲートには、前記出力トランジスタのゲート電圧を生成する際に用いられる電源電圧或いは調整電圧が印加されることを特徴とする請求項１に記載の過電流保護回路。
【請求項３】
前記出力トランジスタと前記閾値電圧生成部を構成するトランジスタは、互いにペア性を有するように形成されていることを特徴とする請求項２に記載の過電流保護回路。
【請求項４】
一端に所定の電圧が印加され、他端から自身のスイッチング駆動に応じたパルス状のスイッチ電圧が引き出される出力トランジスタと、前記スイッチ電圧を平滑して所望の出力電圧を生成する平滑回路と、請求項１〜請求項３のいずれかに記載の過電流保護回路と、を有して成ることを特徴とする電源装置。
【請求項５】
前記出力電圧に応じた帰還電圧を生成する帰還電圧生成回路と、前記帰還電圧と所定の目標電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、所定周波数のクロック信号を生成する発振器と、前記クロック信号に基づいて三角波形或いはランプ波形のスロープ電圧を生成するスロープ電圧生成回路と、前記誤差電圧と前記スロープ電圧とを比較してパルス幅変調信号を生成するＰＷＭコンパレータと、前記クロック信号と前記パルス幅変調信号に基づいて前記出力トランジスタの開閉制御信号を生成する駆動制御回路と、前記開閉制御信号に基づいて前記出力トランジスタのゲート電圧を生成するレベルシフタ及びバッファと、を有して成ることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記駆動制御回路は、前記過電流検出信号が過電流状態を示した時点で、前記出力トランジスタのスイッチング駆動を停止させることを特徴とする請求項５に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力トランジスタを用いた電源装置の異常保護技術（過電流保護技術）に関するものである。
【背景技術】
【０００２】
従来の電源装置には、回路の異常を検出したときに所定の保護動作を行う異常保護手段として、過電流保護回路が広く一般に搭載されている（例えば、特許文献１を参照）。
【０００３】
図４は、過電流保護回路の一従来例を示す回路図である。
【０００４】
本図に示す過電流保護回路（図中の破線で囲われた回路部分）は、出力トランジスタＴｒの一端から引き出されるスイッチ電圧Ｖｓｗと所定の閾値電圧Ｖｔｈとを比較することにより、過電流検出信号ＯＣＰ（出力トランジスタＴｒのオン時に流れる電流が過電流状態であるか否かを示す信号）を生成する手段である。
【特許文献１】特開平１０−２４３６４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
確かに、上記従来の過電流保護回路であれば、出力トランジスタＴｒのオン時に流れる電流が過電流状態であることを検出して、適切な保護動作を実施することが可能である。
【０００６】
しかしながら、上記従来の過電流保護回路では、閾値電圧Ｖｔｈが固定的に設定されていたため、電源電圧の変動や低下等によって、出力トランジスタＴｒをオンする際に与えられるゲート電圧（バッファＢＵＦを駆動するための調整電圧Ｖｒｅｇ）が変動すると、出力トランジスタＴｒのオン抵抗が変動し、これに依存する形でスイッチ電圧Ｖｓｗの電圧値（延いては過電流保護回路の電流検出値）が変動してしまうため、過電流の検出精度が低下するおそれがあった。
【０００７】
また、上記従来の過電流保護回路では、周囲温度の変化や出力トランジスタＴｒの製造ばらつきによっても、過電流の検出精度が低下するおそれがあった。
【０００８】
本発明は、上記の問題点に鑑み、電源電圧の変動や周囲温度の変化、出力トランジスタの製造ばらつきに依ることなく、常に精度良く過電流を検出することが可能な過電流保護回路及びこれを用いた電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る過電流保護回路は、閾値電圧を生成する閾値電圧生成部と、出力トランジスタの一端から引き出されるスイッチ電圧と前記閾値電圧とを比較して過電流検出信号を生成するコンパレータと、を有して成る過電流保護回路であって、前記閾値電圧生成部は、前記出力トランジスタをオンする際に与えられるゲート電圧の変動に起因して生じる前記スイッチ電圧の変動分をキャンセルするように、前記閾値電圧の電圧値を変化させる構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る過電流保護回路において、前記閾値電圧生成部は、少なくとも一のトランジスタと抵抗とを直列に接続して成る可変抵抗回路と、前記可変抵抗回路に所定の定電流を流す定電流源と、を有して成り、前記可変抵抗回路の一端から引き出される電圧に基づいて前記閾値電圧を生成するものであって、前記閾値電圧生成部を構成するトランジスタのゲートには、前記出力トランジスタのゲート電圧を生成する際に用いられる電源電圧或いは調整電圧が印加される構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る過電流保護回路において、前記出力トランジスタと前記閾値電圧生成部を構成するトランジスタは、互いにペア性を有するように形成されている構成（第３の構成）にするとよい。
【００１２】
また、本発明に係る電源装置は、一端に所定の電圧が印加され、他端から自身のスイッチング駆動に応じたパルス状のスイッチ電圧が引き出される出力トランジスタと、前記スイッチ電圧を平滑して所望の出力電圧を生成する平滑回路と、上記第１〜第３いずれかの構成から成る過電流保護回路と、を有して成る構成（第４の構成）とされている。
【００１３】
なお、上記第４の構成から成る電源装置は、前記出力電圧に応じた帰還電圧を生成する帰還電圧生成回路と、前記帰還電圧と所定の目標電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、所定周波数のクロック信号を生成する発振器と、前記クロック信号に基づいて三角波形或いはランプ波形のスロープ電圧を生成するスロープ電圧生成回路と、前記誤差電圧と前記スロープ電圧とを比較してパルス幅変調信号を生成するＰＷＭコンパレータと、前記クロック信号と前記パルス幅変調信号に基づいて前記出力トランジスタの開閉制御信号を生成する駆動制御回路と、前記開閉制御信号に基づいて前記出力トランジスタのゲート電圧を生成するレベルシフタ及びバッファと、を有して成る構成（第５の構成）にするとよい。
【００１４】
また、上記第５の構成から成る電源装置において、前記駆動制御回路は、前記過電流検出信号が過電流状態を示した時点で、前記出力トランジスタのスイッチング駆動を停止させる構成（第６の構成）にするとよい。
【発明の効果】
【００１５】
本発明に係る過電流保護回路であれば、電源電圧の変動や周囲温度の変化、出力トランジスタの製造ばらつきに依ることなく、常に精度良く過電流を検出することができ、延いては、これを用いた電源装置の信頼性を向上することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下では、同期整流方式の降圧型スイッチングレギュレータに本発明を適用した構成を例に挙げて、詳細な説明を行う。
【００１７】
図１は、本発明に係るスイッチングレギュレータの一実施形態を示す回路ブロック図である。
【００１８】
本図に示すように、本実施形態のスイッチングレギュレータは、スイッチング電源ＩＣ１００のほか、外付けのインダクタＬ１、ダイオードＤ１、抵抗Ｒ１〜Ｒ３、及び、容量Ｃ１〜Ｃ５を有して成り、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチングレギュレータ（チョッパ型レギュレータ）である。
【００１９】
スイッチング電源ＩＣ１００は、出力トランジスタ１ａ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）と、同期整流トランジスタ１ｂ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）と、バッファ２ａ〜２ｂと、レベルシフタ３ａ〜３ｂと、駆動制御回路４と、誤差増幅器５と、ソフトスタート制御回路６と、ｐｎｐ型バイポーラトランジスタ７と、スロープ電圧生成回路８と、ＰＷＭ［Pulse Width Modulation］コンパレータ９と、参照電圧生成回路１０と、発振器１１と、抵抗１２ａ〜１２ｂと、調整電圧生成回路１３と、ダイオード１４と、低電圧ロックアウト回路１５と、サーマルシャットダウン回路１６と、過電流保護回路１７と、を有して成る。
【００２０】
また、スイッチング電源ＩＣ１００は、外部との電気的な接続手段として、イネーブル端子ＥＮと、帰還端子ＦＢと、位相補償端子ＣＰと、ソフトスタート端子ＳＳと、ブートストラップ端子ＢＳＴと、入力端子ＶＩＮと、スイッチ端子ＳＷと、グランド端子ＧＮＤと、を有して成る。
【００２１】
スイッチング電源ＩＣ１００の外部において、入力端子ＶＩＮは、入力電圧Ｖｉｎ（例えば１２Ｖ）の印加端に接続される一方、容量Ｃ１を介して接地端にも接続されている。スイッチ端子ＳＷは、ダイオードＤ１のカソードとインダクタＬ１の一端にそれぞれ接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の他端は、出力電圧Ｖｏｕｔの引出端に接続される一方、容量Ｃ３の一端、並びに、抵抗Ｒ１の一端にもそれぞれ接続されている。容量Ｃ３の他端は、接地端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２を介して接地端に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続ノードは、帰還電圧Ｖｆｂの引出端として、帰還端子ＦＢに接続されている。スイッチ端子ＳＷとブートストラップ端子ＢＳＴとの間には、容量Ｃ２が接続されている。イネーブル端子ＥＮは、スイッチング電源ＩＣ１００の駆動可否を制御するためのイネーブル信号が印加される端子であり、通常状態ではオープンとされている。位相補償端子ＣＰは、容量Ｃ４及び抵抗Ｒ３を介して接地端に接続されている。ソフトスタート端子ＳＳは、容量Ｃ５を介して接地端に接続されている。
【００２２】
なお、上記のインダクタＬ１、ダイオードＤ１、及び、容量Ｃ３は、スイッチ端子ＳＷから引き出されるスイッチ電圧Ｖｓｗを平滑して所望の出力電圧Ｖｏｕｔを生成する平滑回路として機能する。また、上記の抵抗Ｒ１、Ｒ２は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを生成する帰還電圧生成回路（抵抗分圧回路）として機能する。
【００２３】
次に、スイッチング電源ＩＣ１００の内部構成について説明する。
【００２４】
出力トランジスタ１ａと同期整流トランジスタ１ｂは、入力端子ＶＩＮ（入力電圧Ｖｉｎの印加端）とグランド端子ＧＮＤとの間に直列接続された一対のスイッチ素子であり、これらを相補的にスイッチング駆動することで、入力電圧Ｖｉｎからパルス状のスイッチ電圧Ｖｓｗを生成する出力段である。接続関係について具体的に述べると、トランジスタ１ａのドレインは、入力端子ＶＩＮに接続されている。トランジスタ１ａのソースは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのドレインは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのソースは、グランド端子ＧＮＤに接続されている。
【００２５】
なお、本明細書中で用いている「相補的」という文言は、トランジスタ１ａ、１ｂのオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１ａ、１ｂのオン／オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。
【００２６】
バッファ２ａ、２ｂは、それぞれ、レベルシフタ３ａ、３ｂの出力信号に基づいて、トランジスタ１ａ、１ｂのゲート電圧を生成する手段である。なお、バッファ２ａの正電源端は、ブートストラップ端子ＢＳＴ（ブートストラップ電圧Ｖｂｓｔの印加端）に接続されている。バッファ２ａの負電源端とバッファ２ｂの正電源端は、いずれもスイッチ端子ＳＷに接続されている。
【００２７】
レベルシフタ３ａ、３ｂは、それぞれ、駆動制御回路４から入力される開閉制御信号の電圧レベルを引き上げる手段である。なお、レベルシフタ３ａの正電源端は、ブートストラップ端子ＢＳＴに接続されている。レベルシフタ３ａの負電源端は、スイッチ端子ＳＷに接続されている。
【００２８】
駆動制御回路４は、クロック信号ＣＬＫとパルス幅変調信号ＰＷＭに基づいて、トランジスタ１ａ、１ｂの開閉制御信号を生成するロジック手段である。
【００２９】
誤差増幅器５は、帰還電圧Ｖｆｂと所定の目標電圧Ｖｔｇとの差分を増幅して誤差電圧Ｖｅｒｒを生成する手段である。接続関係について述べると、誤差増幅器５の反転入力端（−）は、帰還端子ＦＢに接続されており、帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの実際値に相当）が印加されている。誤差増幅器５の非反転入力端（＋）は、抵抗１２ａと抵抗１２ｂとの接続ノードに接続されており、所定の目標電圧Ｖｔｇ（出力電圧Ｖｏｕｔの目標設定値に相当）が印加されている。
【００３０】
ソフトスタート制御回路６は、スイッチングレギュレータの起動とともに、ソフトスタート端子ＳＳに接続される容量Ｃ５の充電を開始し、トランジスタ７を介して誤差電圧Ｖｅｒｒを所定のソフトスタート電圧Ｖｓｓ（容量Ｃ５の充電電圧＋トランジスタ７のベース・エミッタ間電圧）にクランプする手段である。このようなソフトスタート制御を行うことにより、出力電圧Ｖｏｕｔのオーバーシュートや、負荷への突入電流を未然に防止することが可能となる。なお、誤差電圧Ｖｅｒｒがソフトスタート電圧Ｖｓｓよりも低下した時点で、トランジスタ７が非動作状態となるので、ソフトスタート制御は終了される。
【００３１】
トランジスタ７は、ソフトスタート制御回路６の指示に基づき、スイッチングレギュレータの起動時に、誤差電圧Ｖｅｒｒをソフトスタート電圧Ｖｓｓにクランプする手段である。接続関係について具体的に述べると、トランジスタ７のエミッタは、誤差増幅器５の出力端に接続されている。トランジスタ７のコレクタは、グランド端子ＧＮＤに接続されている。トランジスタ７のベースは、ソフトスタート制御回路６を介して、ソフトスタート端子ＳＳに接続されている。
【００３２】
スロープ電圧生成回路８は、発振器１１で生成されるクロック信号ＣＬＫに基づいて、三角波形或いはランプ波形のスロープ電圧Ｖｓｌｏｐｅを生成し、これをＰＷＭコンパレータ９に送出する手段である。
【００３３】
ＰＷＭコンパレータ９は、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｏｐｅとを比較することで、スイッチングデューティを決定するためのパルス幅変調信号ＰＷＭを生成し、これを駆動制御回路４に送出する手段である。ただし、スイッチングデューティの上限は、回路内部で定められる最大デューティに制限されるものであって、１００％となることはない。接続関係について具体的に述べると、ＰＷＭコンパレータ９の非反転入力端（＋）は、スロープ電圧生成回路８の出力端に接続されている。ＰＷＭコンパレータ９の反転入力端（−）は、誤差増幅器５の出力端と位相補償端子ＣＰにそれぞれ接続されている。
【００３４】
参照電圧生成回路１０は、電源電圧Ｖｃｃから参照電圧Ｖｒｅｆ（例えば２．９Ｖ）を生成し、内部駆動電圧としてスイッチング電源ＩＣ１００の各部に供給する手段である。
【００３５】
発振器１１は、参照電圧Ｖｒｅｆの供給を受けて、所定の周波数を有する矩形波状のクロック信号ＣＬＫを生成し、これを駆動制御回路４及びスロープ電圧生成回路８に供給する手段である。
【００３６】
抵抗１２ａ〜１２ｂは、参照電圧Ｖｒｅｆを分圧することで、所望の目標電圧Ｖｔｇを生成し、これを誤差増幅器５の非反転入力端（＋）に印加する手段である。接続関係について具体的に述べると、抵抗１２ａ〜１２ｂは、参照電圧生成回路１０の出力端（参照電圧Ｖｒｅｆの印加端）とグランド端子ＧＮＤとの間に直列接続されており、互いの接続ノードが誤差増幅器５の非反転入力端（＋）に接続されている。
【００３７】
調整電圧生成回路１３は、電源電圧Ｖｃｃから所定の調整電圧Ｖｒｅｇ（例えば５Ｖ）を生成する手段である。
【００３８】
ダイオード１４は、調整電圧生成回路１３の出力端（調整電圧Ｖｒｅｇの出力端）とブートストラップ端子ＢＳＴとの間に接続され、容量Ｃ２とともにブートストラップ回路を構成する素子であり、そのカソードからは、バッファ２ａ及びレベルシフタ３ａの駆動電圧として、所望のブートストラップ電圧Ｖｂｓｔが引き出される。なお、ブートストラップ電圧Ｖｂｓｔは、スイッチ電圧Ｖｓｗよりも容量Ｃ２の充電電圧分（調整電圧Ｖｒｅｇからダイオード１４の順方向降下電圧Ｖｆを差し引いた電圧分）だけ高い電圧値となる。
【００３９】
低電圧ロックアウト回路１５は、参照電圧Ｖｒｅｇの供給を受けて動作し、電源電圧Ｖｃｃの低下を検出したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。
【００４０】
サーマルシャットダウン回路１６は、参照電圧Ｖｒｅｇの供給を受けて動作し、監視温度が所定の閾値（例えば１７５℃）に達したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。
【００４１】
過電流保護回路１７は、参照電圧Ｖｒｅｇ及び入力電圧Ｖｉｎの供給を受けて動作し、出力トランジスタ１ａのオン時に流れる電流が過電流状態であるか否かを示す過電流検出信号ＯＣＰを生成する手段である。なお、過電流検出信号ＯＣＰは、駆動制御回路４及びソフトスタート制御回路６のリセット信号として用いられる。
【００４２】
まず、上記構成から成るスイッチングレギュレータの基本動作（出力電圧Ｖｏｕｔの安定化出力制御）について説明する。
【００４３】
スイッチング電源ＩＣ１００において、誤差増幅器５は、帰還電圧Ｖｆｂと目標電圧ＶＴｇとの差分を増幅して誤差電圧Ｖｅｒｒを生成する。ＰＷＭコンパレータ９は、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｏｐｅを比較してパルス幅変調信号ＰＷＭを生成する。このとき、パルス幅変調信号ＰＷＭの論理は、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｏｐｅよりも高電位であればローレベルとなり、その逆であればハイレベルとなる。すなわち、誤差電圧Ｖｅｒｒが高電位であるほど、パルス幅変調信号ＰＷＭの一周期に占めるローレベル期間が長くなり、逆に、誤差電圧Ｖｅｒｒが低電位であるほど、パルス幅変調信号ＰＷＭの一周期に占めるローレベル期間が短くなる。
【００４４】
駆動制御回路４は、クロック信号ＣＬＫとパルス幅変調信号ＰＷＭに基づき、トランジスタ１ａ、１ｂの同時オンを防止しつつ、パルス幅変調信号ＰＷＭのローレベル期間にはトランジスタ１ａをオンとし、トランジスタ１ｂをオフとするように、逆に、パルス幅変調信号ＰＷＭのハイレベル期間には、トランジスタ１ａをオフとし、トランジスタ１ｂをオンとするように、トランジスタ１ａ、１ｂの開閉制御信号を生成する。
【００４５】
上記のフィードバック制御により、トランジスタ１ａ、１ｂは、帰還電圧Ｖｆｂが目標電圧Ｖｔｇと一致するように、言い換えれば、出力電圧Ｖｏｕｔが所望の目標設定値と一致するように、スイッチング制御されることになる。
【００４６】
次に、過電流保護回路１７の構成、及び、その基本動作（過電流保護動作）について、図２を参照しながら、詳細に説明する。
【００４７】
図２は、過電流保護回路１７の一構成例を示す回路ブロック図である。
【００４８】
図２に示す通り、過電流保護回路１７は、閾値電圧Ｖｔｈを生成する閾値電圧生成部１７１と、トランジスタ１ａの一端から引き出されるスイッチ電圧Ｖｓｗと閾値電圧Ｖｔｈとを比較して過電流検出信号ＯＣＰを生成するコンパレータ１７２と、スイッチ端子ＳＷとコンパレータ１７２の非反転入力端（＋）との間に接続され、トランジスタ１ａと同期して開閉制御されるスイッチ１７３と、スイッチ１７３のオフ時にコンパレータ１７２の非反転入力端（＋）を入力電圧Ｖｉｎにプルアップする抵抗１７４と、を有して成る。
【００４９】
上記構成から成る過電流保護回路１７において、スイッチ１７３は、トランジスタ１ａがオンされているときにオンとされ、オフされているときにオフとされる。従って、コンパレータ１７２の非反転入力端（＋）に印加されるスイッチ電圧Ｖｓｗ’は、トランジスタ１ａのオン時にはスイッチ電圧Ｖｓｗと一致し、トランジスタ１ａのオフ時には、入力電圧Ｖｉｎとなる。
【００５０】
ここで、トランジスタ１ａのオン時に得られるスイッチ電圧Ｖｓｗは、入力電圧Ｖｉｎから、トランジスタ１ａのオン抵抗Ｒｏｎとこれに流れる電流Ｉとの積算値を差し引いた電圧値（Ｖｉｎ−Ｒｏｎ×Ｉ）となるので、トランジスタ１ａのオン抵抗Ｒｏｎを一定値とみなせば、その電圧値は電流Ｉが大きいほど低下することになる。
【００５１】
従って、コンパレータ１７２でスイッチ電圧Ｖｓｗ’と閾値電圧Ｖｔｈを比較することにより、過電流の検出を行うことが可能となる。本実施形態の場合には、スイッチ電圧Ｖｓｗ’が閾値電圧Ｖｔｈよりも高ければ、過電流検出信号ＯＣＰはハイレベル（正常状態を示す論理）となり、逆に、スイッチ電圧Ｖｓｗ’が閾値電圧Ｖｔｈよりも低ければ、過電流検出信号ＯＣＰはローレベル（過電流状態を示す論理）となる。
【００５２】
なお、過電流検出信号ＯＣＰが過電流状態を示す論理（ローレベル）に遷移された時点で、駆動制御回路４は、トランジスタ１ａ、１ｂのスイッチング駆動を停止して、スイッチング電源ＩＣ１００をシャットダウンする。また、ソフトスタート制御回路６は、いＣの再起動に備えて、容量Ｃ５の放電を行う。
【００５３】
このように、スイッチ電圧Ｖｓｗ（スイッチ電圧Ｖｓｗ’）と閾値電圧Ｖｔｈとを比較して過電流検出信号ＯＣＰを生成する過電流検出検出回路１７であれば、過電流の検出手段として出力電圧Ｖｏｕｔの供給経路上にセンス抵抗を挿入する必要がないため、コストダウンや出力効率の向上を実現することが可能となる。
【００５４】
ところで、上記構成から成るスイッチングレギュレータにおいて、閾値電圧Ｖｔｈを固定的に設定してしまうと、電源電圧Ｖｃｃ（延いては、調整電圧Ｖｒｅｇ及びブートストラップ電圧Ｖｂｓｔ）が変動したときに、トランジスタ１ａをオンする際に与えられるゲート電圧の変動量に応じてトランジスタ１ａのオン抵抗Ｒｏｎが変動し、これに依存する形でスイッチ電圧Ｖｓｗの電圧値（延いては過電流保護回路の電流検出値）が変動してしまうため、過電流の検出精度が低下するおそれがある。
【００５５】
そこで、本実施形態の閾値電圧生成部１７１は、トランジスタ１ａをオンする際に与えられるゲート電圧の変動に起因して生じるスイッチ電圧Ｖｓｗの変動分をキャンセルするように、閾値電圧Ｖｔｈの電圧値を変化させる構成とされている。
【００５６】
以下では、閾値電圧生成部１７１の構成及び動作について、詳細な説明を行う。
【００５７】
図２に示すように、閾値電圧生成部１７１は、少なくとも一のトランジスタＮ１〜Ｎｍ（ｍは１以上の整数）と抵抗Ｒａとを直列に接続して成る可変抵抗回路と、前記可変抵抗回路に所定の定電流を流す定電流源Ｉ１と、前記可変抵抗回路の一端（抵抗Ｒａの一端）から引き出される電圧Ｖａに基づいて閾値電圧Ｖｔｈを生成する出力段（ｐｎｐ型バイポーラトランジスタＱ１、ｎｐｎ型バイポーラトランジスタＱ２、及び、抵抗Ｒｂ〜Ｒｄ）と、を有して成る。
【００５８】
接続関係について具体的に述べると、定電流源Ｉ１と上記の可変抵抗回路（抵抗Ｒａ、及び、トランジスタＮ１〜Ｎｍ）は、参照電圧Ｖｒｅｆの印加端とグランド端子ＧＮＤとの間に直列接続されている。トランジスタＮ１〜Ｎｍのゲートは、いずれも、調整電圧Ｖｒｅｇの印加端に接続されている。トランジスタＱ１のエミッタは、抵抗Ｒｂを介して、参照電圧Ｖｒｅｆの印加端に接続されている。トランジスタＱ１のコレクタは、グランド端子ＧＮＤに接続されている。トランジスタＱ１のベースは、定電流源Ｉ１と抵抗Ｒａとの接続ノードに接続されている。トランジスタＱ２のコレクタは、抵抗Ｒｃを介して、入力電圧Ｖｉｎの印加端に接続される一方、閾値電圧Ｖｔｈの出力端として、コンパレータ１７２の反転入力端（−）にも接続されている。トランジスタＱ２のエミッタは、抵抗Ｒｄを介して、グランド端子ＧＮＤに接続されている。トランジスタＱ２のベースは、トランジスタＱ１のエミッタに接続されている。
【００５９】
上記構成から成る閾値電圧生成部１７１では、抵抗ＲａとトランジスタＮ１〜Ｎｍから成る可変抵抗回路に対して、定電流源Ｉ１から所定の定電流が流し込まれ、抵抗Ｒａの一端から電圧Ｖａが引き出される。なお、トランジスタＮ１〜Ｎｍのオン抵抗（延いては、電圧Ｖａの電圧値）は、トランジスタＮ１〜Ｎｍのゲートに与えられる調整電圧Ｖｒｅｇに応じて変動する。
【００６０】
一方、トランジスタＱ１〜Ｑ２、及び、抵抗Ｒｂ〜Ｒｄから成る出力段では、トランジスタＱ１のベースに電圧Ｖａが印加され、これよりもトランジスタＱ１のベース・エミッタ間電圧Ｖｆ１だけ高い電圧Ｖｂ（＝Ｖａ＋Ｖｆ１）がトランジスタＱ２のベースに印加される。従って、抵抗Ｒｄの一端（トランジスタＱ２のエミッタ）には、電圧ＶｂよりもトランジスタＱ２のベース・エミッタ間電圧Ｖｆ２だけ低い電圧Ｖｃ（＝Ｖａ＋Ｖｆ１−Ｖｆ２）が印加される。その結果、抵抗Ｒｃ（抵抗値：ｒｃ）、トランジスタＱ２、並びに、抵抗Ｒｄ（抵抗値：ｒｄ）で形成される電流経路には、電圧Ｖｃと抵抗値ｒｄで定まる電流ｉ（＝Ｖｃ／ｒｄ）が流れるので、トランジスタＱ２のコレクタから引き出される閾値電圧Ｖｔｈは、Ｖｔｈ＝Ｖｉｎ−ｒｃ×ｉ＝Ｖｉｎ−（ｒｃ／ｒｄ）×（Ｖａ＋Ｖｆ１−Ｖｆ２）なる関係式によって算出される形となる。なお、上記の各種パラメータに関して、ｒｃ＝ｒｄ、Ｖｆ１＝Ｖｆ２となるように閾値電圧生成部１７１を設計した場合には、閾値電圧Ｖｔｈが入力電圧Ｖｉｎから電圧Ｖａだけ低い電圧値となる。
【００６１】
上記のように、本実施形態の閾値電圧生成部１７１は、トランジスタ１ａのオン抵抗Ｒｏｎを決定する要素として、トランジスタ１ａゲート電圧に依存して変動する可変値要素と、トランジスタ１ａの配線抵抗（ソース及びドレインに接続されるアルミの配線抵抗）に依存する固定値要素と、を考慮して、前者の要素を模擬するためのトランジスタＮ１〜Ｎｍと、後者の要素を模擬するための抵抗Ｒａと、を直列に接続することで可変抵抗回路を形成し、これに所定の定電流を流して得られる電圧Ｖａに基づいて閾値電圧Ｖｔｈを生成する構成とされている。
【００６２】
このような構成とすることにより、閾値電圧生成部１７１では、トランジスタ１ａのオン時に与えられるゲート電圧の変動に起因して生じるスイッチ電圧Ｖｓｗの変動分をキャンセルするように、閾値電圧Ｖｔｈの電圧値が変化されることになる。
【００６３】
例えば、調整電圧Ｖｒｅｇの低下に伴って、トランジスタ１ａをオンする際に与えられるゲート電圧が低下した場合、トランジスタ１ａのオン抵抗Ｒｏｎが増大して、スイッチ電圧Ｖｓｗは低下するが、閾値電圧生成部１７１においても、調整電圧Ｖｒｅｇの低下に伴って、トランジスタＮ１〜Ｎｍのオン抵抗が増大することになるので、電圧Ｖａが上昇し、閾値電圧Ｖｔｈが低下して、スイッチ電圧Ｖｓｗの変動分がキャンセルされるので、過電流の検出精度を向上することが可能となる。
【００６４】
なお、トランジスタ１ａのアルミニウム配線は、１カウント当たり１０［ｍΩ］程度の抵抗値を有しており、トランジスタ１ａのオン抵抗Ｒｏｎが数十〜数百［ｍΩ］しかない場合には、オン抵抗Ｒｏｎ全体に占める配線抵抗の割合が大きくなるため、これを模擬した抵抗Ｒａの挿入が重要となる。
【００６５】
また、トランジスタＮ１〜Ｎｍの直列段数については、これを積み増すことによって、可変抵抗回路のオン抵抗値を高めることができるので、所望の電圧Ｖａを生成するに際して、定電流源Ｉ１で生成すべき電流値を小さく抑えることが可能となる。
【００６６】
また、上記構成から成る過電流保護回路１７において、トランジスタ１ａとトランジスタＮ１〜Ｎｍは、半導体装置への集積化に際して、互いにペア性を有するように形成するとよい。このような構成とすることにより、電源電圧Ｖｃｃ（延いては、調整電圧Ｖｒｅｇ及びブートストラップ電圧Ｖｂｓｔ）の変動だけでなく、周囲温度の変化や出力トランジスタの製造ばらつきに起因するスイッチ電圧Ｖｓｗの変動分をキャンセルすることもできるので、常に精度良く過電流を検出することが可能となる。
【００６７】
なお、上記の実施形態では、同期整流方式の降圧型スイッチングレギュレータに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、図３に示すように、昇圧型スイッチングレギュレータにも適用することができる。この場合には、先述の実施形態と異なり、接地電圧を基準として閾値電圧Ｖｔｈを生成する形となるので、抵抗Ｒａの一端から閾値電圧Ｖｔｈを直接引き出せばよい。また、抵抗１７４は、スイッチ１７３のオフ時にコンパレータ１７２の非反転入力端（＋）を接地電圧にプルダウンする形に接続すればよい。
【００６８】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００６９】
例えば、上記実施形態では、調整電圧Ｖｒｅｇに基づいて閾値電圧Ｖｔｈを変動させる構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、電源電圧Ｖｃｃに基づいて閾値電圧Ｖｔｈを変動させる構成としても構わない。
【産業上の利用可能性】
【００７０】
本発明は、過電流保護回路の検出精度を高める上で有用な技術である。
【図面の簡単な説明】
【００７１】
【図１】は、本発明に係るスイッチングレギュレータの一実施形態を示す回路ブロック図である。
【図２】は、過電流保護回路１７の一構成例を示す回路ブロック図である。
【図３】は、昇圧型のスイッチングレギュレータに本発明を適用した構成を示す回路ブロック図である。
【図４】は、過電流保護回路の一従来例を示す回路図である。
【符号の説明】
【００７２】
１００    スイッチング電源ＩＣ
１ａ    出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
１ｂ    同期整流トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
１ｃ    出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
２ａ、２ｂ、２ｃ    バッファ
３ａ、３ｂ    レベルシフタ
４    駆動制御回路
５    誤差増幅器
６    ソフトスタート制御回路
７    ｐｎｐ型バイポーラトランジスタ
８    スロープ電圧生成回路
９    ＰＷＭコンパレータ
１０    参照電圧生成回路
１１    発振器
１２ａ、１２ｂ    抵抗
１３    調整電圧生成回路
１４    ダイオード
１５    低電圧ロックアウト回路
１６    サーマルシャットダウン回路
１７    過電流保護回路
１７１    閾値電圧生成回路
１７２    コンパレータ
１７３    スイッチ
１７４    抵抗
Ｌ１、Ｌ２    インダクタ
Ｄ１、Ｄ２    ダイオード
Ｒ１〜Ｒ３    抵抗
Ｃ１〜Ｃ５    容量
Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ    抵抗
Ｎ１〜Ｎｍ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｑ１    ｐｎｐ型バイポーラトランジスタ
Ｑ２    ｎｐｎ型バイポーラトランジスタ
Ｉ１    定電流源
ＥＮ    イネーブル端子
ＦＢ    帰還端子
ＣＰ    位相補償端子
ＳＳ    ソフトスタート端子
ＢＳＴ    ブートストラップ端子
ＶＩＮ    入力端子
ＳＷ    スイッチ端子
ＧＮＤ    グランド端子
【図１】
2008187847.tif 000003
【図２】
2008187847.tif 000004
【図３】
2008187847.tif 000005
【図４】
2008187847.tif 000006