(57)【要約】【課題】電極を容易にオーミック接続できる半導体発光素子及び半導体発光素子の製造方法を提供する。【解決手段】半導体発光素子１は、基板２上に形成された基板側反射層３と、ｎ型クラッド層４と、発光層５と、ｐ型クラッド層６と、ｐ型コンタクト層７と、電極側反射層８とを備えている。また、半導体発光素子１は、一対のｐ側電極９及びｎ側電極１０とを備えている。基板２は、ｎ型ＧａＡｓからなる。また、基板２は、半導体発光素子１の積層方向の全体の厚みが約６０μｍ以下となるように、積層方向の厚みが約１μｍ程度になるまでエッチングにより除去されている。【選択図】図１
2008187160.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓからなる基板上に成長させた半導体層を備えた半導体発光素子において、
前記基板の一部は、前記半導体発光素子の積層方向の厚みが６０μｍ以下となるようにエッチングにより除去されていることを特徴とする半導体発光素子。
【請求項２】
ＧａＡｓからなる基板上に半導体層を成長させて製造する半導体発光素子の製造方法において、
前記基板上に半導体層を成長させる成長工程と、
前記基板とは反対側の面にポリイミド系樹脂からなる接着剤により仮支持基板を接着する接着工程と、
前記半導体発光素子の積層方向の厚みが６０μｍ以下となるように、前記基板の一部をエッチングにより除去するエッチング工程とを備えたことを特徴とする半導体発光素子の製造方法。
【請求項３】
前記エッチング工程の後、前記仮支持基板を接着した状態で前記基板のエッチングされた面に金属からなる電極を形成する電極形成工程を備えたことを特徴とする請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記仮支持基板には、複数の穴が形成されていることを特徴とする請求項２又は３のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＡｓからなる基板上に半導体層を成長させることにより製造される半導体発光素子及び半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、ＧａＡｓからなる基板上に、ＩｎＧａＡｌＰ層などからなる発光層を含む半導体層が積層された半導体発光素子が知られている。しかしながら、ＧａＡｓからなる基板は、発光層により発光された光を吸収するので、外部への発光出力が小さいといった問題があった。この問題を解決するために研磨により基板を除去する技術が知られているが、研磨により基板を除去した場合、半導体発光素子が割れるといった問題が新たに発生していた。そこで、基板除去の際に半導体発光素子が割れることを解決するための技術が開示されている。
【０００３】
例えば、特許文献１には、ＧａＡｓからなる基板上にＩｎＧａＡｌＰ層からなる発光層を含む半導体層を成長させることにより製造された半導体発光素子が開示されている。この半導体発光素子では、半導体層を基板上に成長させた後、半導体層上に可撓性及び導電性を有するフィルムからなる代替支持材を接着する。その後、基板をエッチングにより除去した後、基板が除去されたＩｎＧａＡｌＰ層の面上に金属性の電極を形成することによって半導体発光素子を製造している。
【０００４】
このように特許文献１の半導体発光素子では、基板を除去することにより発光層から発光された光の吸収を抑制することができるので、外部への発光出力を増大させることができた。
【特許文献１】特開平１１−１６８２３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の半導体発光素子では、ＧａＡｓからなる基板を除去し、露出したＩｎＧａＡｌＰ層に金属製の電極を形成しているため、電極と半導体層との間にオーミック接続を形成することが困難であるといった課題がある。
【０００６】
本発明は、上述した課題を解決するために創案されたものであり、電極を容易にオーミック接続できる半導体発光素子及び半導体発光素子の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発明は、ＧａＡｓからなる基板上に成長させた半導体層を備えた半導体発光素子において、前記基板の一部は、前記半導体発光素子の積層方向の厚みが６０μｍ以下となるようにエッチングにより除去されていることを特徴とする半導体発光素子である。
【０００８】
また、請求項２に記載の発明は、ＧａＡｓからなる基板上に半導体層を成長させて製造する半導体発光素子の製造方法において、前記基板上に半導体層を成長させる成長工程と、前記基板とは反対側の面にポリイミド系樹脂からなる接着剤により仮支持基板を接着する接着工程と、前記半導体発光素子の積層方向の厚みが６０μｍ以下となるように、前記基板の一部をエッチングにより除去するエッチング工程とを備えたことを特徴とする半導体発光素子の製造方法である。
【０００９】
また、請求項３に記載の発明は、前記エッチング工程の後、前記仮支持基板を接着した状態で前記基板のエッチングされた面に金属からなる電極を形成する電極形成工程を備えたことを特徴とする請求項２に記載の半導体発光素子の製造方法である。
【００１０】
また、請求項４に記載の発明は、前記仮支持基板には、複数の穴が形成されていることを特徴とする請求項２又は３のいずれか１項に記載の半導体発光素子の製造方法。
【発明の効果】
【００１１】
本発明の半導体発光素子及びその製造方法によれば、ＧａＡｓからなる基板の一部を除去することにより、光の吸収を抑制し、放熱性を向上させるとともに、金属からなる電極とオーミック接続を形成しやすいＧａＡｓからなる基板の一部を残すことによって、基板を全て除去した場合に比べて、電極を容易にオーミック接続することができる。
【００１２】
また、半導体発光素子の積層方向の厚みが約６０μｍとなるように基板を除去することによって、半導体発光素子を樹脂等の保護膜により覆った半導体発光装置とした場合でも、約２００μｍ以下の厚みにすることができるので、様々な用途に用いることができる。
【００１３】
また、本発明の半導体発光素子の製造方法によれば、仮支持基板をポリイミド系樹脂からなる接着剤を用いることにより以下の効果を奏することができる。まず、接着剤を構成するポリイミド系樹脂は耐酸性が強いので、基板をエッチングする際に用いられる酸性のエッチング液により溶解することを抑制することができる。また、接着剤を構成するポリイミド系樹脂は耐熱性が高いので、仮支持基板を接着した状態でも電極をオーミック接続するためのアニールを行うことができる。更に、接着剤を構成するポリイミド系樹脂はアルカリ溶液に容易に溶解するので、仮支持基板を剥離する際にＫＯＨ溶液などのアルカリ溶液によって容易に接着剤を溶解させることができる。
【００１４】
また、仮支持基板を接着した状態で電極を形成することにより、半導体発光素子が割れることを抑制することができる。
【００１５】
また、複数の穴が形成された仮支持基板を用いることによって、各穴を介して接着剤を溶解させるためのアルカリ溶液を注入することができるので、接着剤を速く溶解させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の第１実施形態を説明する。図１は、本発明の第１実施形態による半導体発光素子の断面図である。
【００１７】
図１に示すように、半導体発光素子１は、基板２上に形成された基板側反射層３と、ｎ型クラッド層４と、発光層５と、ｐ型クラッド層６と、ｐ型コンタクト層７と、電極側反射層８とを備えている。また、半導体発光素子１は、一対のｐ側電極９及びｎ側電極１０とを備えている。尚、半導体発光素子１は、積層方向の厚みが約６０μｍ以下となるように構成されている。
【００１８】
基板２は、ｎ型ＧａＡｓからなる。また、基板２は、半導体発光素子１の積層方向（矢印ＡＢ方向）の全体の厚みが約６０μｍ以下となるように、積層方向の厚みが約１μｍ程度になるまでエッチングにより除去されている。
【００１９】
基板側反射層３は、第１反射層３ａと第２反射層３ｂとを備えている。
【００２０】
第１反射層３ａは、光の反射帯域幅を広げるためのものである。尚、反射帯域幅を広げるとは、反射可能な光の入射角度を広げることである。第１反射層３ａは、約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）と約４０ｎｍの厚みを有するｎ型ＧａＡｓ層とが交互に１０ペア積層されたＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）構造を有する。尚、ｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型ＧａＡｓ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００２１】
第２反射層３ｂは、光の反射強度を高めるためのものである。第２反射層３ｂは、約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）と約４０ｎｍの厚みを有するｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層（０．３≦ｘ≦０．８５）とが交互に１０ペア積層されたＤＢＲ構造を有する。尚、ｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００２２】
ｎ型クラッド層４は、約１μｍの厚みを有し、ｎ型のドーパントとしてセレンがドープされたｎ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）からなる。
【００２３】
発光層５は、約５４０ｎｍ〜６５０ｎｍの波長の光を発光するためのものである。発光層５は、約２ｎｍ〜約２０ｎｍの厚みを有する（ＡｌｐＧａ１−ｐ）ｑＩｎ１−ｑＰ層（０≦ｐ≦０．５，０．３≦ｑ≦０．７）からなる井戸層と、約３ｎｍ〜約３０ｎｍの厚みを有する（ＡｌｒＧａ１−ｒ）ｓＩｎ１−ｓＰ層（０≦ｒ≦１，０．３≦ｓ≦０．７）からなるバリア層とが交互に６０ペア積層されたＭＱＷ（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ）構造を有する。
【００２４】
ｐ型クラッド層６は、約１μｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型Ａｌ０．５Ｉｎ０．５Ｐ層からなる。
【００２５】
ｐ型コンタクト層７は、約２０μｍ〜約４０μｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型ＧａＰ層からなる。
【００２６】
電極側反射層８は、約４０ｎｍの厚みを有しｐ型のドーパントとして亜鉛がドープされたｐ型ＡｌｙＩｎ１−ｙＰ層（０．３≦ｙ≦０．７）と、約４０ｎｍの厚みを有しｐ型のドーパントとして亜鉛がドープされたｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層とが交互に５ペア〜１０ペア積層されたＤＢＲ構造を有する。また、図２に示すように、電極側反射層８は、平面視にて、円形状でｐ型コンタクト層７上の一部に形成されている。
【００２７】
ｐ側電極９は、ｐ型コンタクト層７及び電極側反射層８とオーミック接続されている。ｐ側電極９は、約３０００ｎｍの厚みを有するＡｕＢｅ／Ａｕの積層構造からなる。尚、ｐ側電極９を構成する材料として、ＡｕＢｅの代わりにＡｕＺｎを適用してもよい。ｐ側電極９は、図１に示すように、側面視にて、下が開口した「コ」の字形状に形成されるとともに、図２に示すように、平面視にて、電極側反射層８よりも直径の大きい円形状に形成されている。即ち、ｐ側電極９は、電極側反射層８の上面及び側面を覆うとともに、底面の一部がｐ型コンタクト層７と接するように形成されている。
【００２８】
ｎ側電極１０は、基板２の裏面とオーミック接続されている。ｎ側電極１０は、約１０００ｎｍの厚みを有するＡｕＧｅ／Ａｕの積層構造からなる。
【００２９】
次に、上述した半導体発光素子の動作説明をする。
【００３０】
まず、半導体発光素子１にｐ側電極９及びｎ側電極１０を介して電流が供給されると、ｐ側電極９からホールが供給され、ｎ側電極１０から電子が供給される。ここでｐ側電極から供給されるホールの多くは、抵抗の大きい電極側反射層８を介してではなく、直接ｐ型コンタクト層７に注入され、その後、ｐ型クラッド層６を介して発光層５へと注入される。また、電子は、基板２、基板側反射層３、ｎ型クラッド層４を介して発光層５に注入される。そして、発光層５に注入されたホール及び電子は、再結合して約５４０ｎｍ〜６５０ｎｍの波長を有する光を発光する。
【００３１】
ここで、矢印Ａ方向に進行する光は、ｐ型クラッド層６及びｐ型コンタクト層７を透過してｐ型コンタクト層７の上面に達する。そして、ｐ型コンタクト層７の上面に達した光のうち、電極側反射層８以外の領域に達した光は外部へ照射されるが、電極側反射層８の領域に達した光は、ｐ側電極９に吸収されることなく、電極側反射層８に反射されて矢印Ｂ方向に進行する。
【００３２】
そして、矢印Ｂ方向に進行する光のうち、入射角度の小さい光の多くは第１反射層３ａにより反射される。しかし、入射角度の大きい光は第１反射層３ａに反射されることなく、第１反射層３ａを透過して第２反射層３ｂに入射する。ここで、第２反射層３ｂは反射可能な光の入射角度が第１反射層３ａに比べて大きいので、入射角度が大きく第１反射層３ａにより反射できない光であっても、第２反射層３ｂにより反射される。そして、第１反射層３ａ及び第２反射層３ｂにより反射された光は矢印Ａ方向に進行し、ｎ型クラッド層４〜ｐ型コンタクト層７を透過して外部へと照射される。
【００３３】
ここで、半導体発光素子１は、ＧａＡｓからなる基板２が約１μｍを残して除去されているので、発光層５により発光された光の吸収が抑制されて外部への発光出力が向上するとともに、放熱性の向上に伴い半導体発光素子１の高温化に起因する発光波長のシフトが抑制されている。また、放熱性の向上に伴い、半導体発光素子１は発光強度が向上している。
【００３４】
次に、上述した半導体発光素子の製造方法について図面を参照して説明する。図２〜図７は、各製造工程における半導体発光素子の断面図である。
【００３５】
まず、ｎ型ＧａＡｓからなる基板２をＭＯＣＶＤ装置に搬入する。そして、基板温度を約６００℃〜約８００℃、好ましくは約７００℃に設定する。
【００３６】
次に、図２に示すように、キャリアガス（Ｈ２ガス）によりトリメチルアルミニウム（以下、ＴＭＡ）、トリメチルインジウム（以下、ＴＭＩ）、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層を形成する。その後、トリメチルガリウム（以下、ＴＭＧ）、アルシン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＧａＡｓ層を形成する。これらｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型ＧａＡｓ層を交互に１０ペア積層して第１反射層３ａを形成する。
【００３７】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ、ホスフィン及びモノシランを供給して、シリコンがドープされた約４０ｎｍの厚みを有するｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層を形成する。これらｎ型ＡｌｙＩｎ１−ｙＰ層及びｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ層を交互に１０ペア積層して、第２反射層３ｂを形成する。
【００３８】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びセレン化水素を供給して、セレンがドープされた約１μｍの厚みを有するｎ型ＡｌｙＩｎ１−ｙＰ層からなるｎ型クラッド層４を形成する。
【００３９】
次に、キャリアガスによりＴＭＩ、ＴＭＧ及びホスフィンを供給して、約２ｎｍ〜約２０ｎｍの厚みを有する（ＡｌｐＧａ１−ｐ）ｑＩｎ１−ｑＰ層からなる井戸層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ及びホスフィンを供給して約３ｎｍ〜約３０ｎｍの厚みを有する（ＡｌｒＧａ１−ｒ）ｓＩｎ１−ｓＰ層からなるバリア層を形成する。これら井戸層及びバリア層を交互に６０ペア積層して、発光層５を形成する。
【００４０】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約１μｍの厚みを有するｐ型Ａｌ０．５Ｉｎ０．５Ｐ層からなるｐ型クラッド層６を形成する。
【００４１】
次に、キャリアガスによりＴＭＧ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約２０μｍ〜約４０μｍの厚みを有するｐ型ＧａＰ層からなるｐ型コンタクト層７を形成する。
【００４２】
次に、キャリアガスによりＴＭＡ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約４０ｎｍの厚みを有するｐ型ＡｌｙＩｎ１−ｙＰ層を形成する。その後、ＴＭＡ、ＴＭＧ、ＴＭＩ、ホスフィン及びジメチル亜鉛を供給して、亜鉛がドープされた、約４０ｎｍの厚みを有するｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を形成する。そして、これらｐ型ＡｌｙＩｎ１−ｙＰ層及びｐ型（Ａｌ０．３Ｇａ０．７）０．５Ｉｎ０．５Ｐ層を交互に５ペア〜１０ペア積層されたＤＢＲ構造を形成する。最後に、フォトリソグラフィー技術及びエッチング技術を用いて、ＤＢＲ構造をパターニングして電極側反射層８を形成する。
【００４３】
次に、スパッタ法を用いて、約３０００ｎｍの厚みを有するＡｕＢｅ（または、ＡｕＺｎ）／Ａｕの積層構造をｐ型コンタクト層７の上面と電極側反射層８の上面及び側面とを覆うように形成する。そして、フォトリソグラフィー技術及びエッチング技術を用いて積層構造をパターニングして、ｐ側電極９を形成する。
【００４４】
次に、図３に示すように、ｐ型コンタクト層７及びｐ側電極９の露出面を覆うようにポリイミド系樹脂からなる接着剤２１をスピンコート法により塗布した後、約１１５℃で約５分間加熱して溶媒を蒸発させる。ここで接着剤２１として用いるポリイミド系樹脂としては、例えば、約７０％〜約９５％の１−メチル−２ピロリジノン（ＮＭＰ）と、約５％〜約３０％のポリアミック酸樹脂を混合させたものを適用することができる。
【００４５】
次に、図４に示すように、接着剤２１上に石英又はサファイアからなり、複数の穴２２ａが形成された仮支持基板２２を設置した後、約１１５℃で約５分間加熱することにより、仮支持基板２２を接着剤２１を介してｐ型コンタクト層７及びｐ側電極９上（基板２とは反対側の面）に接着する。
【００４６】
次に、図５に示すように、Ｈ３ＰＯ４、Ｈ２Ｏ２及びＨ２Ｏを１：１：３の比率で混合した酸性のエッチング液を用いて、基板２をエッチングにより除去する。ここで基板２は、全てエッチングにより除去されるのではなく、半導体発光素子１の積層方向の全体の厚みが約６０μｍ以下となるように、約１μｍの厚みを残して除去されている。
【００４７】
次に、図６に示すように、仮支持基板２２が接着された状態で、基板２の下面全体に約１０００ｎｍの厚みを有するＡｕＧｅ／Ａｕの積層構造からなるｎ側電極１０を形成する。その後、アニーリングによりｐ側電極９とｐ型コンタクト層７との間及びｎ側電極１０と基板２との間をオーミック接続させる。
【００４８】
次に、図７に示すように、約１％の濃度を有するＫＯＨ水溶液などのアルカリ溶液を用いてポリイミド系樹脂からなる接着剤２１を溶解させて仮支持基板２２を剥離させる。ここで、アルカリ溶液は仮支持基板２２の外周部のみならず、複数の穴２２ａから侵入して接着剤２１を溶解する。
【００４９】
最後に、素子単位に分割して、半導体発光素子１が完成する。
【００５０】
上述したように、半導体発光素子１では、ＧａＡｓからなる基板２を全てエッチングにより除去するのではなく、約１μｍの厚みが残るようにエッチングしているので、基板を全て除去した場合に比べて、ｎ側電極１０と基板２との間にオーミック接続を容易に形成することができる。
【００５１】
また、半導体発光素子１の積層方向の厚みが約６０μｍとなるように基板２を除去することによって、半導体発光素子１を樹脂等の保護膜により覆った半導体発光装置とした場合でも、約２００μｍ以下の厚みにすることができるので、様々な用途に用いることができる。
【００５２】
また、仮支持基板２２をポリイミド系樹脂からなる接着剤２１を用いることにより以下の効果を奏することができる。まず、接着剤２１を構成するポリイミド系樹脂は耐酸性が強いので、基板２をエッチングする際に用いられる酸性のエッチング液により溶解することを抑制することができる。また、接着剤２１を構成するポリイミド系樹脂は耐熱性が高いので、仮支持基板２２を接着した状態でも両電極９、１０をオーミック接続するためのアニールを行うことができる。更に、接着剤２１を構成するポリイミド系樹脂はアルカリ溶液に容易に溶解するので、仮支持基板２２を剥離する際にＫＯＨ溶液などのアルカリ溶液によって容易に接着剤２１を溶解させることができる。
【００５３】
また、仮支持基板２２を形成した状態で、ｎ側電極１０を形成し、オーミック接続を形成するためのアニールを行うことによって、半導体発光素子１が割れることを抑制することができる。
【００５４】
また、複数の穴２２ａが形成された仮支持基板２２を用いることによって、各穴２２ａを介して接着剤２１を溶解させるためのアルカリ溶液を注入することができるので、接着剤２１を速く溶解させることができる。
【００５５】
次に、上述した第１実施形態の一部を変更した第２実施形態について図面を参照して説明する。図８は、第２実施形態による半導体発光素子の断面図である。尚、第１実施形態と同じ構成には、同じ符号を付けて説明を省略する。
【００５６】
図８に示すように、半導体発光素子１Ａは、シリコンがドープされたｎ型ＧａＡｓからなる基板２ａと、基板２ａ上に積層された基板側反射層３Ａと、第１ｎ型クラッド層４ａと、第２ｎ型クラッド層４ｂと、発光層５ａと、第１ｐ型クラッド層６ａと、第２ｐ型クラッド層６ｂと、ｐ型コンタクト層７ａとを備えている。また、半導体発光素子１Ａは、ｐ側電極９ａ及びｎ側電極１０とを備えている。
【００５７】
半導体発光素子１Ａは、平面視にて、一辺が約１００μｍ×約１００μｍの正方形状に形成されている。半導体発光素子１Ａは、積層方向の厚みが６０μｍ以下（好ましくは４０μｍ以上）となるように構成されている。
【００５８】
基板側反射層３Ａは、第１反射層３ｃと、第２反射層３ｄとを備えている。
【００５９】
第１反射層３ｃは、約４５ｎｍの厚みを有するｎ型ＡｌＩｎＰ層と、約４２ｎｍの厚みを有するｎ型ＧａＡｓ層とが交互に１０ペア積層された約８７０ｎｍの厚みを有するＤＢＲ構造からなる。尚、ｎ型ＡｌＩｎＰ層及びｎ型ＧａＡｓ層には、ｎ型のドーパントとしてシリコンがドープされている。
【００６０】
第２反射層３ｄは、約４５ｎｍの厚みを有するｎ型ＡｌＩｎＰ層と、約４５ｎｍの厚みを有するｎ型Ａｌ０．３Ｇａ０．７ＩｎＰ層とが交互に１０ペア積層された約９００ｎｍの厚みを有するＤＢＲ構造からなる。尚、ｎ型ＡｌＩｎＰ層及びｎ型Ａｌ０．３Ｇａ０．７ＩｎＰ層には、ｎ型のドーパントとしてセレンがドープされている。
【００６１】
第１ｎ型クラッド層４ａは、約４００ｎｍの厚みを有し、ｎ型のドーパントとしてセレンがドープされたｎ型Ａｌ０．７Ｇａ０．３ＩｎＰ層からなる。第２ｎ型クラッド層４ｂは、約４００ｎｍの厚みを有し、ｎ型のドーパントしてセレンがドープされたＡｌＩｎＰ層からなる。
【００６２】
発光層５ａは、約４．５ｎｍの厚みを有するＧａＩｎＰ層からなる井戸層と、約１２ｎｍの厚みを有するＡｌＧａＩｎＰ層からなるバリア層とが交互に６５ペア積層された約１０８０ｎｍの厚みを有するＭＱＷ構造からなる。尚、発光層５ａと第２ｎ型クラッド層４ｂとの間には、約１００ｎｍの厚みを有するｎ型ＡｌＧａＩｎＰ層からなるｎ型ガイド層（図示略）が形成されている。また、発光層５ａと第１ｐ型クラッド層６ａとの間には、約１００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰ層からなるｐ型ガイド層（図示略）が形成されている。
【００６３】
第１ｐ型クラッド層６ａは、約４５０ｎｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたＡｌ０．８５Ｇａ０．１５ＩｎＰ層からなる。第２ｐ型クラッド層６ｂは、約４５０ｎｍの厚みを有し、ｐ型のドーパントとして亜鉛がドープされたＡｌＩｎＰ層からなる。
【００６４】
ｐ型コンタクト層７ａは、Ｄ１μｍ（２≦Ｄ１≦１０）の厚みを有し、ｐ型のドーパントとして亜鉛がドープされたｐ型ＧａＰ層からなる。
【００６５】
ｐ側電極９ａは、ｐ型コンタクト層７ａの上面の一部にオーミック接続された状態で形成されている。ｐ側電極９ａは、約３０００ｎｍの厚みを有するＡｕＢｅ／Ａｕの積層構造からなる。尚、ｐ側電極９ａを構成する材料として、ＡｕＢｅの代わりにＡｕＺｎを適用してもよい。
【００６６】
ここで第２実施形態による半導体発光素子１Ａでは、基板２ａ及びｐ型コンタクト層７ａを除く全体の厚みが、約８．５５μｍである。従って、半導体発光素子１Ａの全体の厚みを６０μｍ以下にするためには、基板２ａの厚みをＤ２とした場合、
Ｄ２＝６０−８．５５−Ｄ１＝５１．４５−Ｄ１  ［μｍ］
となるように、基板２ａの積層方向の一部がエッチングによって除去される。
【００６７】
上述したように第２実施形態による半導体発光素子１Ａは、素子全体の積層方向の厚みが６０μｍ以下となるように、基板２ａの積層方向の一部をエッチングにより除去しているので、第１実施形態の半導体発光素子１と同様の効果を奏することができる。
【００６８】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００６９】
例えば、上述した半導体発光素子１及び基板２の厚みは一例であり適宜変更可能である。一例として、素子全体の積層方向の厚みが６０μｍ以下（好ましくは３５μｍ以上、５０μｍ以下）となるように、基板の厚みを、例えば１μｍ〜４５μｍ（好ましくは１０μｍ以上）の間で設定してもよい。また、ｐ型コンタクト層の積層方向の厚みを、例えば２μｍ〜１０μｍの間で変更することなども考えられる。
【００７０】
また、基板２上に積層された各半導体層の厚み及び構成する材料は一例であり適宜変更可能である。例えば、発光層をＧａＡｓ系半導体層又はＡｌＧａＡｓ系半導体層により構成することや、ＩｎＧａＡｓ系半導体層とＧａＡｓ系半導体層又はＡｌＧａＡｓ系半導体層とが交互に積層されたＭＱＷ構造に構成してもよい。尚、発光層をＭＱＷ構造に構成する場合の井戸層とバリア層とのペア数は適宜変更可能である。
【００７１】
また、上述の半導体発光素子の製造方法において、基板２をエッチングする際のエッチング液として、アンモニア系、ＨＦ系、Ｈ２ＳＯ４系のエッチング液を適用してもよい。
【００７２】
また、図９に示す半導体発光素子１Ｂのように、上述の半導体発光素子１における電極側反射層８を省略し、ｐ型コンタクト層７上にｐ側電極９ｂを直接形成してもよい。このように構成する場合、電極側反射層８の厚み分、基板２を厚くしてもよい。
【００７３】
また、上述の半導体発光素子１（１Ａ）では基板側反射層３（３Ａ）を２つの反射層３ａ、３ｂ（３ｃ、３ｄ）により構成したが、１つの反射層により構成してもよく、また、基板側反射層３（３Ａ）を省略してもよい。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１実施形態による半導体発光素子の断面図である。
【図２】各製造工程における半導体発光素子の断面図である。
【図３】各製造工程における半導体発光素子の断面図である。
【図４】各製造工程における半導体発光素子の断面図である。
【図５】各製造工程における半導体発光素子の断面図である。
【図６】各製造工程における半導体発光素子の断面図である。
【図７】各製造工程における半導体発光素子の断面図である。
【図８】本発明の第２実施形態による半導体発光素子の断面図である。
【図９】本発明の変更形態による半導体発光素子の断面図である。
【符号の説明】
【００７５】
１、１Ａ      半導体発光素子
２、２ａ      基板
３、３Ａ      基板側反射層
３ａ、３ｃ    第１反射層
３ｂ、３ｄ    第２反射層
４     ｎ型クラッド層
４ａ、４ｂ    ｎ型クラッド層
５、５ａ      発光層
６     ｐ型クラッド層
６ａ、６ｂ    ｐ型クラッド層
７、７ａ      ｐ型コンタクト層
８     電極側反射層
９     ｐ側電極
９ａ、９ｂ    ｐ側電極
１０   ｎ側電極
２１   接着剤
２２   仮支持基板
２２ａ 穴
【図１】
2008187160.tif 000003
【図２】
2008187160.tif 000004
【図３】
2008187160.tif 000005
【図４】
2008187160.tif 000006
【図５】
2008187160.tif 000007
【図６】
2008187160.tif 000008
【図７】
2008187160.tif 000009
【図８】
2008187160.tif 000010
【図９】
2008187160.tif 000011