(57)【要約】【課題】回路に加わっているノイズをより正確に把握する。【解決手段】ローパスフィルタ１１は、電源端子ＶＤＤに係る電源配線に接続され、電源配線におけるノイズを除去して基準電圧Ｖ０を発生して出力する。ハイパスフィルタ１２は、電源配線に接続され、基準電圧Ｖ０を基準として電源配線におけるノイズ信号を通過させる。ハイパスフィルタ１３は、接地端子ＧＮＤに係る接地配線に接続され、基準電圧Ｖ０を基準として接地配線におけるノイズ信号を通過させる。参照電圧発生回路１４は、基準電圧Ｖ０を基準として参照電圧Ｖｒｅｆを発生して出力する。比較回路ＣＭＰ１、ＣＭＰ２は、それぞれハイパスフィルタ１２、１３の出力電圧と参照電圧Ｖｒｅｆとを比較する。ノイズ判定回路１５は、参照電圧Ｖｒｅｆを変化させて比較回路ＣＭＰ１、ＣＭＰ２における同一時刻の比較結果を得る。【選択図】図１
2008283122.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１および第２の電源端子を備え、前記第１および第２の電源端子にそれぞれ接続される第１および第２の電源配線を含む半導体装置中に備えられるノイズ検出回路であって、
前記第１の電源配線に接続され、前記第１の電源配線におけるノイズを除去して基準電圧を発生して出力するローパスフィルタと、
前記第１の電源配線に接続され、前記基準電圧を基準として前記第１の電源配線におけるノイズ信号を通過させる第１のハイパスフィルタと、
前記第２の電源配線に接続され、前記基準電圧を基準として前記第２の電源配線におけるノイズ信号を通過させる第２のハイパスフィルタと、
前記基準電圧を基準として参照電圧を発生して出力する参照電圧発生回路と、
前記第１のハイパスフィルタの出力電圧と前記参照電圧とを比較する第１の比較回路と、
前記第２のハイパスフィルタの出力電圧と前記参照電圧とを比較する第２の比較回路と、
を備えることを特徴とするノイズ検出回路。
【請求項２】
前記参照電圧を変化させて前記第１および第２の比較回路における同一時刻の比較結果を得るノイズ判定回路をさらに備えることを特徴とする請求項１記載のノイズ検出回路。
【請求項３】
前記第１のハイパスフィルタは、
一端を前記第１の電源配線に接続し、他端を前記第１の比較回路の第１の比較入力端子に接続する第１の容量素子と、
一端を前記ローパスフィルタの出力に接続し、他端を前記第１の容量素子の他端に接続する第１の抵抗素子と、
前記第１の抵抗素子の他端に電流を供給する第１の電流源回路と、
を備えて、前記第１の容量素子の他端から前記第１のハイパスフィルタの出力電圧を出力し、
前記第２のハイパスフィルタは、
一端を前記第２の電源配線に接続し、他端を前記第２の比較回路の第１の比較入力端子に接続する第２の容量素子と、
一端を前記ローパスフィルタの出力に接続し、他端を前記第２の容量素子の他端に接続する第２の抵抗素子と、
前記第２の抵抗素子の他端に電流を供給する第２の電流源回路と、
を備えて、前記第２の容量素子の他端から前記第２のハイパスフィルタの出力電圧を出力し、
前記参照電圧発生回路は、
一端を前記ローパスフィルタの出力に接続し、他端を前記第１および第２の比較回路の第２の比較入力端子に接続する可変抵抗回路と、
前記可変抵抗回路の他端に電流を供給する第３の電流源回路と、
を備えて、前記可変抵抗回路の他端から前記参照電圧を出力することを特徴とする請求項１または２記載のノイズ検出回路。
【請求項４】
前記可変抵抗回路は、前記参照電圧を変化させための参照電圧制御信号によって接続形態が変化する複数の抵抗素子から構成されることを特徴とする請求項３記載のノイズ検出回路。
【請求項５】
前記第１、第２および第３の電流源回路のそれぞれは、前記基準電圧と前記第２の電源配線の電圧間で発生された基準電流を基にするゲート電圧が与えられるＭＯＳトランジスタで構成されることを特徴とする請求項３記載のノイズ検出回路。
【請求項６】
前記ローパスフィルタは、抵抗素子と容量素子で構成されることを特徴とする請求項１記載のノイズ検出回路。
【請求項７】
請求項１乃至６のいずれか一に記載のノイズ検出回路を含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ検出回路に関し、特に半導体チップ内の電源に生じるノイズを検出するためのノイズ検出回路に関する。
【背景技術】
【０００２】
近年、ＬＳＩの高速化、高精度化、高密度化により、ＬＳＩ内部の電源ノイズ環境が悪化し、電源ノイズによるトラブルが増加している。このため、ＬＳＩ内部で実際に生じている電源ノイズを観測することが重要になってきている。このような電源ノイズを観測する電源ノイズ測定装置が、例えば特許文献１に記載されている。
【０００３】
図６は、特許文献１に記載されている電源ノイズ測定装置の主要部を示すブロック図である。図６において、ノイズが重畳されている電源ラインから低域通過フィルタ（ＬＰＦ）１０１を用いてノイズ成分を除去し、ノイズ成分が除去された信号を基準電圧源Ｖ０として分圧回路１０２に出力する。また、電源ラインからの信号を高域通過フィルタ（ＨＰＦ）１０３に通し、それに分圧回路１０２が出力する分圧電圧を加算器１０４で加算した第１の信号を生成する。一方、参照電圧指示データをＤＡ変換器１０５でＤＡ変換して第２の信号を生成する。比較器１０６は、第１の信号の電圧と第２の信号の電圧との比較結果を出力し、カウンタ１０７は、第１の信号の電圧が第２の信号の電圧以上である場合にカウントアップする。サンプルホールド回路１０８は、カウンタ１０７のリセット直前のカウント値をサンプルホールドする。このように構成される電源ノイズ測定装置は、高域通過フィルタ１０３を備えているので、電源信号の直流変動により測定されるノイズの電圧に誤差が加わることがなくなり、ノイズの電圧を正確に評価することが可能となる。
【０００４】
なお、関連する技術として、特許文献２には、電子機器のノイズによる誤動作を未然に防ぐノイズ検出装置が開示されている。
【０００５】
【特許文献１】特開２００５−２４９４０８号公報  （第６−１０頁、図４）
【特許文献２】特開２００４−３２１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１の回路では、電源ラインから高域通過フィルタ１０３を通して電源ノイズを観測する経路は設けられているが、グランドラインのノイズを検出する経路が存在しない。半導体チップ内部では、シリコン基板を通してブロック間のグランドノイズが伝播されうる。グランドノイズが存在する場合に、低域通過フィルタ１０１を通して作成した基準電圧が揺らいでしまう虞がある。このため、電源側のノイズを観測するだけでは、チップ内部の回路に加わっているノイズを正確に観測することが出来ない。このように、特許文献１の回路では、グランドノイズを観測することが出来ないため、回路に加わっているノイズをより正確に把握しようとすると必ずしも充分とはいえない。
【課題を解決するための手段】
【０００７】
本発明のノイズ検出回路は、少なくとも第１および第２の電源端子を備え、第１および第２の電源端子にそれぞれ接続される第１および第２の電源配線を含む半導体装置中に備えられるノイズ検出回路であって、第１の電源配線に接続され、第１の電源配線におけるノイズを除去して基準電圧を発生して出力するローパスフィルタと、第１の電源配線に接続され、基準電圧を基準として第１の電源配線におけるノイズ信号を通過させる第１のハイパスフィルタと、第２の電源配線に接続され、基準電圧を基準として第２の電源配線におけるノイズ信号を通過させる第２のハイパスフィルタと、基準電圧を基準として参照電圧を発生して出力する参照電圧発生回路と、第１のハイパスフィルタの出力電圧と参照電圧とを比較する第１の比較回路と、第２のハイパスフィルタの出力電圧と参照電圧とを比較する第２の比較回路と、を備える。
【発明の効果】
【０００８】
本発明によれば、第１の電源配線のノイズ検出のみでなく、第２の電源配線のノイズ検出も可能であって、回路に加わっているノイズをより正確に把握することが出来る。その理由は、第２の電源配線に接続される第２のハイパスフィルタを設けることにより、第２の電源配線に重畳されるノイズを抽出することが可能であるからである。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態に係るノイズ検出回路は、第１の電源端子（図１のＶＤＤ）および第２の電源端子（図１のＧＮＤ）を備え、第１および第２の電源端子にそれぞれ接続される第１および第２の電源配線を含む半導体装置中に備えられる。ノイズ検出回路は、第１の電源配線に接続され、第１の電源配線におけるノイズを除去して基準電圧（図１のＶ０）を発生して出力するローパスフィルタ（図１の１１）と、第１の電源配線に接続され、基準電圧（図１のＶ０）を基準として第１の電源配線におけるノイズ信号を通過させる第１のハイパスフィルタ（図１の１２）と、第２の電源配線に接続され、基準電圧を基準として第２の電源配線におけるノイズ信号を通過させる第２のハイパスフィルタ（図１の１３）と、基準電圧を基準として参照電圧を発生して出力する参照電圧発生回路（図１の１４）と、第１のハイパスフィルタの出力電圧と参照電圧とを比較する第１の比較回路（図１のＣＭＰ１）と、第２のハイパスフィルタの出力電圧と参照電圧とを比較する第２の比較回路（図１のＣＭＰ２）と、を備える。
【００１０】
さらに、参照電圧を変化させて第１および第２の比較回路における同一時刻の比較結果を得るノイズ判定回路（図１の１５）を備えることが好ましい。
【００１１】
ここで、第１のハイパスフィルタは、一端を第１の電源配線に接続し、他端を第１の比較回路の第１の比較入力端子に接続する第１の容量素子（図３のＣｖｄｄ）と、一端をローパスフィルタの出力に接続し、他端を第１の容量素子の他端に接続する第１の抵抗素子（図３のＲｖｄｄ）と、第１の抵抗素子の他端に電流を供給する第１の電流源回路（図３のＩｓ１）と、を備えて、第１の容量素子の他端から第１のハイパスフィルタの出力電圧を出力し、第２のハイパスフィルタは、一端を第２の電源配線に接続し、他端を第２の比較回路の第１の比較入力端子に接続する第２の容量素子（図３のＣｖｓｓ）と、一端をローパスフィルタの出力に接続し、他端を第２の容量素子の他端に接続する第２の抵抗素子（図３のＲｖｓｓ）と、第２の抵抗素子の他端に電流を供給する第２の電流源回路（図３のＩｓ２）と、を備えて、第２の容量素子の他端から第２のハイパスフィルタの出力電圧を出力し、参照電圧発生回路は、一端をローパスフィルタの出力に接続し、他端を第１および第２の比較回路の第２の比較入力端子に接続する可変抵抗回路（図３のＲｒｅｆ）と、可変抵抗回路の他端に電流を供給する第３の電流源回路（図３のＩｓ３）と、を備えて、可変抵抗回路の他端から参照電圧（図３のＶｒｅｆ）を出力するようにしてもよい。
【００１２】
また、可変抵抗回路は、参照電圧を変化させための参照電圧制御信号によって接続形態が変化する複数の抵抗素子（図４のＲ）から構成されるようにしてもよい。
【００１３】
さらに、第１、第２および第３の電流源回路のそれぞれは、基準電圧と第２の電源配線の電圧間で発生された基準電流を基にするゲート電圧が与えられるＭＯＳトランジスタ（図５のＮ１１、Ｎ１２、Ｎ１３）で構成されるようにしてもよい。
【００１４】
また、ローパスフィルタは、抵抗素子（図３のＲｌｐｆ）と容量素子（図３のＣｌｐｆ）で構成されるようにしてもよい。
【００１５】
半導体装置は、以上のようなノイズ検出回路を含むことが好ましい。
【００１６】
以下、より具体的にノイズ検出回路について図面を参照して説明する。図１は、本発明の実施形態に係るノイズ検出回路の構成を示すブロック図である。図１において、ノイズ検出回路は、ローパスフィルタ（ＬＰＦ）１１、ハイパスフィルタ（ＨＰＦ）１２、１３、参照電圧発生回路１４、比較器ＣＭＰ１、ＣＭＰ２、ノイズ判定回路１５、電源端子ＶＤＤ、接地端子ＧＮＤ、参照電圧設定端子ＲＶを備える。
【００１７】
ローパスフィルタ１１は、入力端を、ノイズ測定対象の電源端子ＶＤＤに係る電源配線に接続し、電源配線におけるノイズが除去された基準電圧Ｖ０をハイパスフィルタ１２、１３、および参照電圧発生回路１４に出力する。ハイパスフィルタ１２、１３、および参照電圧発生回路１４では、ローパスフィルタ１１の出力を基準電圧として用いる。
【００１８】
ハイパスフィルタ１２は、入力端をノイズ測定対象の電源端子ＶＤＤに係る電源配線に接続する。ハイパスフィルタ１２は、電源配線の電圧のＤＣ成分を除去し、ノイズ成分のみを出力する。また、ハイパスフィルタ１２は、ローパスフィルタ１１で作成した基準電圧Ｖ０と接地端子ＧＮＤの電位とで、ハイパスフィルタ１２の出力中心電圧を作成する。すなわち、ハイパスフィルタ１２の出力電圧Ｖｖｄｄは、出力中心電圧に電源端子ＶＤＤに係る電源配線のノイズ成分の電圧が重畳された電圧となる。なお、図１では、ハイパスフィルタ１２の機能を説明するための接続を表し、接地端子ＧＮＤとの接続をあえて図示していない。
【００１９】
ハイパスフィルタ１３は、入力端をノイズ測定対象の接地端子ＧＮＤに係る接地配線に接続する。ハイパスフィルタ１３は、接地配線におけるＤＣ成分を除去し、ノイズ成分のみを出力する。また、ハイパスフィルタ１２と同様に、基準電圧Ｖ０と接地端子ＧＮＤの電位とで、出力中心電圧を作成する。すなわち、ハイパスフィルタ１３の出力電圧Ｖｖｓｓは、出力中心電圧に接地端子ＧＮＤに係る接地配線のノイズ成分の電圧が重畳された電圧となる。なお、ハイパスフィルタ１３の出力中心電圧は、ハイパスフィルタ１２の出力中心電圧と等しくなるようにする。
【００２０】
参照電圧発生回路１４は、基準電圧Ｖ０と接地端子ＧＮＤの電位とで、ノイズの振幅を測定するのに必要な参照電圧Ｖｒｅｆを出力する。参照電圧Ｖｒｅｆがハイパスフィルタ１２、１３の出力中心電圧を中心にノイズ振幅測定に十分な電圧可変範囲を持つように、参照電圧設定端子ＲＶによって参照電圧発生回路１４の出力が可変されるようにする。
【００２１】
比較器ＣＭＰ１は、出力電圧Ｖｖｄｄと参照電圧ＶｒｅｆとをサンプリングクロックＣＫのタイミングで比較し、比較結果をノイズ判定回路１５に出力する。また、比較器ＣＭＰ２は、出力電圧Ｖｖｓｓと参照電圧ＶｒｅｆとをサンプリングクロックＣＫのタイミングで比較し、比較結果をノイズ判定回路１５に出力する。
【００２２】
ノイズ判定回路１５は、比較器ＣＭＰ１、ＣＭＰ２の比較結果を入力し、サンプリングクロックＣＫのタイミングに対応させて出力電圧Ｖｖｄｄと出力電圧Ｖｖｓｓとの同一時刻における比較結果を得る。ノイズ判定回路１５の構成は特に限定されないが、例えば、従来と同様なカウンタおよびサンプルホールド回路を２組内蔵してもよい。それぞれのカウンタは、出力電圧Ｖｖｄｄおよび出力電圧Ｖｖｓｓがそれぞれ参照電圧Ｖｒｅｆ以上である場合にそれぞれカウントアップし、それぞれのサンプルホールド回路が、カウンタのリセット直前のカウント値をそれぞれサンプルホールドするように構成してもよい。この場合、それぞれホールドされたサンプル値がサンプリング時点での出力電圧Ｖｖｄｄおよび出力電圧Ｖｖｓｓを表す。
【００２３】
次に、図２を用いて、ノイズ検出回路の動作について説明する。ノイズ検出回路は、ノイズが重畳されている電源配線の信号（図２でＶＤＤと表す）および接地配線の信号（図２でＧＮＤと表す）を入力する。まず、ローパスフィルタ１１は、電源配線の信号からノイズが除去された基準電圧Ｖ０を発生する。その基準電圧Ｖ０を基に、ハイパスフィルタ１２は、出力中心電圧を中心にして電源配線のノイズ成分（図２でＶｖｄｄと表す）を出力する。また、ハイパスフィルタ１３は、出力中心電圧を中心にして接地配線のノイズ成分（図２でＶｖｓｓと表す）を出力する。さらに、参照電圧発生回路１４は、ノイズが極めて少ない（静かな）参照電圧Ｖｒｅｆを出力する。参照電圧設定端子ＲＶに与える信号を変化させることで、参照電圧Ｖｒｅｆの値が変化する。ノイズ観測時には、参照電圧Ｖｒｅｆの値を変化させ、コンパレータの出力が変化したところでノイズの振幅を測定することが出来る。
【００２４】
以上のようなノイズ検出回路によれば、電源側のノイズ検出のみでなく、接地側のノイズ検出も可能で、回路が感じる真のノイズを検出することが出来る。その理由は、接地側の端子にハイパスフィルタ１３を設けることにより、接地側に重畳されているノイズを抽出することが可能であるからである。さらに、回路自体は接地側のノイズによって接地の電位が揺れていても、測定ノードに対し影響をなるべく抑えるように、接地からハイインピーダンスになるように構成しているからである。
【００２５】
また、以上のようなノイズ検出回路によれば、ノイズ検出回路の電源自体を被ノイズ測定回路から供給することにより、ノイズ検出回路専用の電源が不要となる。その理由は、被ノイズ測定回路の電源からローパスフィルタを通して、測定に必要な静的な電源を自ら作り出すからである。この構成により、ノイズ検出回路専用の電源プレーンを作る必要がないため、パッケージや測定ボードの作成が容易になる。
【実施例１】
【００２６】
次に、ノイズ検出回路の具体的な回路例について説明する。図３は、本発明の実施例に係るノイズ検出回路の主要部の回路図である。
【００２７】
ローパスフィルタ１１は、抵抗素子Ｒｌｐｆ及び容量素子Ｃｌｐｆから構成される。ローパスフィルタ１１のカットオフ周波数は、ノイズが含まれる周波数より低いところに設定され、ノイズ成分が十分除去されるように抵抗素子Ｒｌｐｆ及び容量素子Ｃｌｐｆの値を定める。また、容量素子Ｃｌｐｆが接続されるグランド（接地）は、ノイズがない静止したグランドが望ましい。そのため、容量素子Ｃｌｐｆのローパスフィルタ出力端子側に接続されていない側の端子は、静止したグランドに近いボード等のグランドＧｅｘに接続することが好ましい。ここで容量素子Ｃｌｐｆは、ノイズ検出回路が半導体装置に内蔵される場合、半導体装置に対し外付けするようにしてもよい。
【００２８】
ハイパスフィルタ１２は、一端を電源端子ＶＤＤに接続し、他端を比較回路ＣＭＰ１の第１の比較入力端子（＋）に接続する容量素子Ｃｖｄｄと、一端をローパスフィルタ１１の出力に接続し、他端を容量素子Ｃｖｄｄの他端に接続する抵抗素子Ｒｖｄｄと、抵抗素子Ｒｖｄｄの他端に電流を供給する電流源回路Ｉｓ１と、を備える。容量素子Ｃｖｄｄ及び抵抗素子Ｒｖｄｄは、ハイパスフィルタを構成する。容量素子Ｃｖｄｄ及び抵抗素子Ｒｖｄｄによるカットオフ周波数は、観測したい電源側のノイズの周波数成分より低いところに設定される。電流源回路Ｉｓ１は、接地端子ＧＮＤに対し十分高インピーダンスを持つ。ハイパスフィルタ１２出力の中心電圧は、電流源回路Ｉｓ１の電流値に抵抗素子Ｒｖｄｄの値をかけた電圧を元に決まる。
【００２９】
ハイパスフィルタ１３は、一端を接地端子ＧＮＤに接続し、他端を比較回路ＣＭＰ２の第１の比較入力端子（＋）に接続する容量素子Ｃｖｓｓと、一端をローパスフィルタ１１の出力に接続し、他端を容量素子Ｃｖｓｓの他端に接続する抵抗素子Ｒｖｓｓと、抵抗素子Ｒｖｓｓの他端に電流を供給する電流源回路Ｉｓ２と、を備える。容量素子Ｃｖｓｓ及び抵抗素子Ｒｖｓｓは、ハイパスフィルタを構成する。容量素子Ｃｖｓｓ及び抵抗素子Ｒｖｓｓによるカットオフ周波数は、観測したい接地側のノイズの周波数成分より低いところに設定される。電流源回路Ｉｓ２は、接地端子ＧＮＤに対し十分高インピーダンスを持つ。ハイパスフィルタ１３出力の中心電圧は、電流源回路Ｉｓ２の電流値に抵抗素子Ｒｖｓｓの値をかけた電圧を元に決まる。
【００３０】
ハイパスフィルタ１２、１３において、電流源回路Ｉｓ１、Ｉｓ２の電流値、抵抗素子Ｒｖｄｄ、Ｒｖｓｓの抵抗値を適切に設定すれば、電源配線および接地配線に含まれるノイズ成分が、どちらも等しい中心電圧を持って出力されることになる。
【００３１】
参照電圧発生回路１４は、一端をローパスフィルタ１１の出力に接続し、他端を比較回路ＣＭＰ１、ＣＭＰ２の第２の比較入力端子（−）に接続する可変抵抗回路Ｒｒｅｆと、可変抵抗回路Ｒｒｅｆの他端に電流を供給する電流源回路Ｉｓ３と、を備えて、可変抵抗回路Ｒｒｅｆの他端から参照電圧Ｖｒｅｆを出力する。電流源回路Ｉｓ３は、接地端子ＧＮＤに対し十分高インピーダンスを持つ。可変抵抗回路Ｒｒｅｆの値は、限定されないが、電流源回路Ｉｓ３の電流値をハイパスフィルタ１２、１３内の電流源回路Ｉｓ１、Ｉｓ２と同じ値にし、且つ、可変抵抗回路Ｒｒｅｆの抵抗値の中心値を、ハイパスフィルタ１２、１３内の抵抗素子Ｒｖｄｄ、Ｒｖｓｓの抵抗値と等しくすると、設定中心が、ハイパスフィルタ１２、１３の中心電圧と等しくなるために好ましい。
【００３２】
図４は、可変抵抗器Ｒｒｅｆの例を示す回路図である。可変抵抗器Ｒｒｅｆは、例えばノードＡ−Ａ０間に８個の抵抗素子Ｒを直列に接続し、それぞれの２つの抵抗素子間のノードおよびノードＡ０と、ノードＢとの間にそれぞれスイッチ素子ＳＷ１〜ＳＷ８を備える。また、参照電圧設定端子ＲＶから入力される３ビットの信号を８ビットにデコードし、それぞれのデコード出力をスイッチ素子ＳＷ１〜ＳＷ８の制御端に接続するデコーダ回路１６を備える。このような構成の可変抵抗器Ｒｒｅｆは、参照電圧設定端子ＲＶから入力される３ビットの信号に従って、ノードＡ−Ｂ間の抵抗値をＲ、２Ｒ、３Ｒ、・・８Ｒ（ここでは抵抗素子Ｒの抵抗値をＲと表記した）となるように可変することができる。
【００３３】
図５は、電流源回路Ｉｓ１、Ｉｓ２、Ｉｓ３の例を示す回路図である。図５において、基準電圧Ｖ０を出力するローパスフィルタ１１の出力と接地配線とを電源とする基準電流発生回路１７、およびＮｃｈトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ１４を備える。
【００３４】
基準電流発生回路１７は、ＮｃｈトランジスタＮ１５、Ｎ１６、ＰｃｈトランジスタＰ１１、Ｐ１２、Ｐ１３、抵抗素子Ｒ１を備える。ソースが抵抗素子Ｒ１を介して接地配線に接続されるＮｃｈトランジスタＮ１６は、ダイオード接続されるＮｃｈトランジスタＮ１５とカレントミラー回路を構成する。ダイオード接続されるＰｃｈトランジスタＰ１３と、ＰｃｈトランジスタＰ１３とカレントミラー回路を構成するＰｃｈトランジスタＰ１２とは、それぞれドレインをＮｃｈトランジスタＮ１６、Ｎ１５のドレインに接続する。また、ＰｃｈトランジスタＰ１３とカレントミラー回路を構成するＰｃｈトランジスタＰ１１は、ドレインを、ダイオード接続されるＮｃｈトランジスタＮ１４のドレインに接続する。
【００３５】
ＮｃｈトランジスタＮ１４とＮｃｈトランジスタＮ１１とは、カレントミラー回路を構成し、ＮｃｈトランジスタＮ１４とＮｃｈトランジスタＮ１２とは、カレントミラー回路を構成し、ＮｃｈトランジスタＮ１４とＮｃｈトランジスタＮ１３とは、カレントミラー回路を構成する。
【００３６】
以上のような回路において、基準電流発生回路１７は、ＰｃｈトランジスタＰ１１のドレインから電流源回路Ｉｓ１、Ｉｓ２、Ｉｓ３をそれぞれ構成するＮｃｈトランジスタＮ１１、Ｎ１２、Ｎ１３に対して基準となる電流を供給する。この場合、接地配線側にノイズが重畳されていても出力電流が変動しないように、基準電流発生回路１７を構成している各トランジスタは、十分な飽和領域で動作させることが重要である。また、ＮｃｈトランジスタＮ１１、Ｎ１２、Ｎ１３は、接地配線側のノイズをドレイン側に伝播しないように、ドレイン−ソース間のインピーダンスが十分高くするようなサイズを選択するものとする。
【００３７】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係るノイズ検出回路の構成を示すブロック図である。
【図２】ノイズ検出回路の各部の波形例を示す図である。
【図３】本発明の実施例に係るノイズ検出回路の主要部の回路図である。
【図４】可変抵抗器の例を示す回路図である。
【図５】電流源回路の例を示す回路図である。
【図６】従来の電源ノイズ測定装置の主要部を示すブロック図である。
【符号の説明】
【００３９】
１１  ローパスフィルタ
１２、１３  ハイパスフィルタ
１４  参照電圧発生回路
１５  ノイズ判定回路
１６  デコーダ
１７  基準電流発生回路
Ａ、Ａ０、Ｂ  ノード
ＣＫ  サンプリングクロック
Ｃｌｐｆ、Ｃｖｄｄ、Ｃｖｓｓ  容量素子
ＣＭＰ１、ＣＭＰ２  比較器
Ｇｅｘ  グランド
ＧＮＤ  接地端子
Ｉｓ１、Ｉｓ２、Ｉｓ３  電流源回路
Ｎ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５、Ｎ１６  Ｎｃｈトランジスタ
Ｐ１１、Ｐ１２、Ｐ１３  Ｐｃｈトランジスタ
Ｒ、Ｒ１、Ｒｌｐｆ、Ｒｖｄｄ、Ｒｖｓｓ  抵抗素子
Ｒｒｅｆ  可変抵抗回路
ＲＶ  参照電圧設定端子
ＳＷ１〜ＳＷ８  スイッチ素子
Ｖ０  基準電圧
ＶＤＤ  電源端子
Ｖｒｅｆ  参照電圧
Ｖｖｄｄ、Ｖｖｓｓ  出力電圧
【図１】
2008283122.tif 000003
【図２】
2008283122.tif 000004
【図３】
2008283122.tif 000005
【図４】
2008283122.tif 000006
【図５】
2008283122.tif 000007
【図６】
2008283122.tif 000008