(57)【要約】【課題】過電圧保護電圧のばらつきが小さく且つ小型である過電圧保護回路を備える電力用半導体装置を提供する。【解決手段】テストパッドＴＰ１と、テストパッドＴＰ１に入力された信号に応じた過電圧保護電圧値調整用トリミングビットを生成するトリミングビット生成回路１９と、レーザートリミング用ヒューズ素子（不図示）及び前記過電圧保護電圧値調整用トリミングビットの各桁の値に応じてオン／オフするスイッチ素子（不図示）をそれぞれ前記過電圧保護電圧値調整用トリミングビットの桁数分を有し、前記スイッチ素子のオン／オフにより、前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングが実施された場合と等価な回路となる過電圧保護回路１７’とを備える電力用半導体装置（昇圧チョッパレギュレータＩＣ６’）。【選択図】図１
2008283808.tif 000002
【特許請求の範囲】
【請求項１】
テストパッドと、
前記テストパッドに入力された信号に応じた過電圧保護電圧値調整用トリミングビットを生成するトリミングビット生成部と、
レーザートリミング用ヒューズ素子及び前記過電圧保護電圧値調整用トリミングビットの各桁の値に応じてオン／オフするスイッチ素子をそれぞれ前記過電圧保護電圧値調整用トリミングビットの桁数分を有し、前記スイッチ素子のオン／オフにより、前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングが実施された場合と等価な回路となる過電圧保護回路とを備えることを特徴とする電力用半導体装置。
【請求項２】
前記トリミングビット生成部が、前記テストパッドの電位に応じた過電圧保護電圧値調整用トリミングビットを生成する請求項１に記載の電力用半導体装置。
【請求項３】
前記過電圧保護回路が、過電圧保護対象である電圧を抵抗分圧する第１分圧回路と、定電圧を抵抗分圧する第２の分圧回路とを有し、前記第１分圧回路の出力と前記第２の分圧回路の出力とを比較することで過電圧検出を行っており、
前記第１分圧回路の抵抗の抵抗値が、前記スイッチ素子のオン／オフ又は前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングにより可変する請求項１又は請求項２に記載の電力用半導体装置。
【請求項４】
前記過電圧保護回路が、過電圧保護対象である電圧を抵抗分圧する第１分圧回路と、定電圧を抵抗分圧する第２の分圧回路とを有し、前記第１分圧回路の出力と前記第２の分圧回路の出力とを比較することで過電圧検出を行っており、
前記第２分圧回路の抵抗の抵抗値が、前記スイッチ素子のオン／オフ又は前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングにより可変する請求項１又は請求項２に記載の電力用半導体装置。
【請求項５】
前記定電圧を生成する定電圧回路を備え、
前記トリミングビット生成部が、前記テストパッドに入力された信号に応じた定電圧値調整用トリミングビットを生成し、
前記定電圧回路が、定電圧値調整用レーザートリミング用ヒューズ素子及び前記定電圧値調整用トリミングビットの各桁の値に応じてオン／オフする定電圧値調整用スイッチ素子をそれぞれ前記定電圧値調整用トリミングビットの桁数分を有し、前記定電圧値調整用スイッチ素子のオン／オフにより、前記定電圧値調整用トリミングビットに応じたレーザートリミングが実施された場合と等価な回路となる請求項３又は請求項４に記載の電力用半導体装置。
【請求項６】
前記トリミングビット生成部が、最上位ビットからｍ個（ｍはｎ〜０までの任意の整数）までのビットが全て０であり、それより下位のビットが全て１であるｎ桁の過電圧保護電圧値調整用トリミングビットのみを生成する請求項１〜５のいずれかに記載の電力用半導体装置。
【請求項７】
前記テストパッドに入力された信号が前記トリミングビット生成部に供給されていないときに前記スイッチ素子を必ずオンにする強制オン手段を設ける請求項１〜６のいずれかに記載の電力用半導体装置。
【請求項８】
前記強制オン手段が前記トリミングビット生成部の入力側に設けられるプルダウン抵抗である請求項７に記載の電力用半導体装置。
【請求項９】
コントロール端子に入力された信号に応じて電力用半導体装置内の内部回路をＯＮ状態にするかＯＦＦ状態にするかを切り換えるＯＮ／ＯＦＦ回路を備え、前記コントロール端子と前記テストパッドとを共通化する請求項１〜８のいずれかに記載の電力用半導体装置。
【請求項１０】
請求項１〜９のいずれかに記載の電力用半導体装置を備えることを特徴とする電子機器。
【請求項１１】
請求項５に記載の電力用半導体装置の過電圧保護電圧値調整及び定電圧調整を行うレーザートリミング方法であって、
前記定電圧回路から出力される定電圧の代わりに外部からの目標定電圧を前記第２の分圧回路に供給している状態で測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなる過電圧保護電圧値調整用トリミングビットを調べる第１のステップと、
測定された定電圧が目標定電圧に一番近くなる定電圧値調整用トリミングビットを調べる第２のステップと、
前記測定された定電圧が目標定電圧に一番近くなる定電圧値調整用トリミングビットを設定した状態で前記定電圧回路が出力する定電圧と目標定電圧との差に応じて、前記第１のステップで調べた過電圧保護電圧値調整用トリミングビットを補正する第３のステップと、
前記第２のステップで調べた定電圧値調整用トリミングビットと前記第３のステップで補正した過電圧保護電圧値調整用トリミングビットとに応じてレーザートリミングを行う第４のステップとを備えることを特徴とするレーザートリミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧保護機能を有する電力用半導体装置及びそれを用いた電子機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機、ＰＤＡ(Personal Digital Assistants)、デジタルカメラ等の電子機器に搭載されている液晶表示装置（ＬＣＤ）の照明源（バックライトまたはフロントライト）のひとつとして、耐久性、発光効率、占有面積等の点で優れている白色発光ダイオードが用いられるようになってきている。この白色発光ダイオードは比較的高い順方向電圧が必要であることや、通常、照明源としては複数の白色発光ダイオードが用いられ、用いられる複数の白色発光ダイオードは各白色発光ダイオードの輝度を均一にするために直列接続されることなどから、このような照明源としての白色発光ダイオードの駆動には、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【０００３】
また、携帯機器への映像配信等に伴い、ディジタルチューナを搭載する携帯機器が普及しつつあるが、その電圧源としては３０Ｖ〜４０Ｖ程度の直流電圧が必要であり、携帯機器に内蔵されている電池から出力される直流電圧よりも高い直流電圧が必要となる。
【０００４】
また、有機ＥＬディスプレイに必要な電圧源に関しても１２〜１５Ｖ程度の直流電圧が必要であり、携帯機器に内蔵されている電池から出力される直流電圧よりも高い直流電圧が必要となる。
【０００５】
そこで、このような電池から出力される直流電圧よりも高い直流電圧を生成する回路として、従来より、昇圧型の電源回路が用いられている。従来の昇圧型電源回路の構成例を図１１に示す。図１１（ａ）は白色発光ダイオードを駆動する定電流出力の昇圧型電源回路の電気的構成を示す回路ブロック図であり、図１１（ｂ）は定電圧出力の昇圧型電源回路の電気的構成を示す回路ブロック図である。
【０００６】
図１１（ａ）に示す昇圧型電源回路は、入力コンデンサ２と、コイル３と、整流素子であるダイオード４と、出力コンデンサ５と、出力電流設定用抵抗Ｒsetと、１つのパッケージにＩＣ化されコイル３に対するエネルギーの蓄積／放出を切り換えて昇圧動作を行う昇圧チョッパレギュレータＩＣ６とによって構成されている。図１１（ａ）に示す昇圧型電源回路は、リチウムイオン電池等の直流電源１から供給される直流電圧を昇圧し、その昇圧した直流電圧を用いて、例えば携帯電話機等の電子機器に搭載されているＬＣＤの照明源であるｎ個の白色発光ダイオード（負荷）ＬＥＤ１〜ＬＥＤｎを駆動する。
【０００７】
直流電源１の負極端子はグランドに接続され、正極端子は入力コンデンサ２を介してグランドに接続されるとともにコイル３の一端に接続されている。そして、コイル３の他端はダイオード４のアノードに接続され、ダイオード４のカソードは出力コンデンサ５を介してグランドに接続されている。また、ｎ個の白色発光ダイオードＬＥＤ１〜ＬＥＤｎと出力電流設定用抵抗Ｒsetとからなる直列回路が、出力コンデンサ５と並列に接続されている。
【０００８】
また、昇圧チョッパレギュレータＩＣ６は、外部接続用の端子として電源端子ＴVIN、グランド電源端子ＴGND、出力電圧モニタ端子ＴVO、フィードバック端子ＴFB、及びコントロール端子ＴCTRLを備えている。そして、電源端子ＴVINは直流電源１の正極端子に接続され、グランド電源端子ＴGNDはグランドに接続されており、これにより、昇圧チョッパレギュレータＩＣ６は直流電源１をその動作電源として得ている。また、スイッチ端子ＴVSWはコイル３とダイオード４との接続点に接続され、出力電圧モニタ端子ＴVOはダイオード４のカソードに接続され、フィードバック端子ＴFBはｎ個の白色発光ダイオードＬＥＤ１〜ＬＥＤｎと出力電流設定用抵抗Ｒsetとの接続点に接続されている。また、コントロール端子ＴCTRLにはＯＮ／ＯＦＦ信号が入力される。
【０００９】
次に、昇圧チョッパレギュレータＩＣ６の内部構成とその接続を説明する。昇圧チョッパレギュレータＩＣ６は、スイッチング素子であるＮチャネル型ＦＥＴ（パワートランジスタ）７と、ドライブ回路８、抵抗Ｒ１と、電流検出コンパレータ９と、発振回路１０と、アンプ１１と、ＰＷＭコンパレータ１２と、エラーアンプ１３と、基準電源１４と、ソフトスタート回路１５と、ＯＮ／ＯＦＦ回路（作動／停止回路）１６と、過電圧保護回路１７と、定電圧回路１８とを有している。
【００１０】
定電圧回路１８は、電源端子ＴVINからの直流電圧Ｖinを所定値の電圧に変換し、その所定値の電圧をＰＷＭコンパレータ１２及びエラーアンプ１３に駆動電圧として供給する。また、直流電圧Ｖinが昇圧チョッパレギュレータＩＣ６内の他の回路それぞれに駆動電圧として供給される。
【００１１】
Ｎチャネル型ＦＥＴ７のドレインはスイッチ端子ＴVSWに接続され、Ｎチャネル型ＦＥＴ７のゲートはドライブ回路８に接続され、Ｎチャネル型ＦＥＴ７のソースは抵抗Ｒ１を介してグランドに接続されている。そして、抵抗Ｒ１の両端は電流検出コンパレータ９の２つの入力端子にそれぞれ接続され、電流検出コンパレータ９の出力と発振回路１０の一方の出力とがアンプ１１で加算されてＰＷＭコンパレータ１２の反転入力端子に供給される。また、ＰＷＭコンパレータ１２の出力と、発振回路１０の他方の出力とがドライブ回路８にそれぞれ供給される。
【００１２】
また、ＰＷＭコンパレータ１２の非反転入力端子にはエラーアンプ１３の出力が供給され、エラーアンプ１３の非反転入力端子はフィードバック端子ＴFBに接続され、エラーアンプ１３の反転入力端子は基準電源１４の正極端子に接続される。そして、基準電源１４の負極端子はグランドに接続されている。
【００１３】
また、ソフトスタート回路１５、ＯＮ／ＯＦＦ回路１６、及び過電圧保護回路１７の出力はドライブ回路８にそれぞれ供給され、ソフトスタート回路１５、ＯＮ／ＯＦＦ回路１６、及び定電圧回路１８には、コントロール端子ＴCTRLを介してＯＮ／ＯＦＦ信号が供給される。そして、過電圧保護回路１７には、出力電圧モニタ端子ＴVOを介して出力電圧Ｖoutが供給される。
【００１４】
次に、このような構成の図１１（ａ）に示す昇圧型電源回路の動作を説明する。ドライブ回路８がＮチャネル型ＦＥＴ７をオン／オフすることにより、直流電源１からの入力電圧Ｖinを昇圧した出力電圧Ｖoutを出力コンデンサ５の両端に発生させて白色発光ダイオードＬＥＤ１〜ＬＥＤｎを駆動する。
【００１５】
即ち、ドライブ回路８がＮチャネル型ＦＥＴ７のゲートに所定のゲート電圧を印加しＮチャネル型ＦＥＴ７がオンしているときには、直流電源１からコイル３に電流が流れ、コイル３にエネルギーが蓄積される。そして、ドライブ回路８がＮチャネル型ＦＥＴ７のゲートに所定のゲート電圧を印加せずＮチャネル型ＦＥＴ７がオフしているときには、蓄積されたエネルギーが放出されることによってコイル３に逆起電力が発生する。コイル３に発生した逆起電力は直流電源１の入力電圧Ｖinに加算され、ダイオード４を介して出力コンデンサ５を充電する。そして、このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ５の両端に出力電圧Ｖoutが発生し、この出力電圧Ｖoutによって白色発光ダイオードＬＥＤ１〜ＬＥＤｎに出力電流Ｉoutが流れ、白色発光ダイオードＬＥＤ１〜ＬＥＤｎが発光する。
【００１６】
この出力電流Ｉoutの電流値に抵抗Ｒsetの抵抗値を乗じたフィードバック電圧Ｖfbがフィードバック端子ＴFBを介してエラーアンプ１３の非反転入力端子に供給され、エラーアンプ１３の反転入力端子に供給される基準電圧Ｖrefと比較される。このため、エラーアンプ１３の出力にはフィードバック電圧Ｖfbと基準電圧Ｖrefとの差に応じた電圧が現れ、この電圧がＰＷＭコンパレータ１２の非反転入力端子に供給される。
【００１７】
また、ＰＷＭコンパレータ１２の反転入力端子に入力される信号は、Ｎチャネル型ＦＥＴ７がオンすることによって抵抗Ｒ１を流れる電流に比例する信号と、発振回路１０からの鋸歯状波信号とをアンプ１１で加算し増幅した信号であり、この信号がＰＷＭコンパレータ１２によってエラーアンプ１３の出力電圧レベルと比較される。その結果、エラーアンプ１３の出力電圧レベルがアンプ１１の出力電圧信号レベルより高くなる期間では、ＰＷＭコンパレータ１２のＰＷＭ出力はＨｉｇｈレベルになり、エラーアンプ１３の出力電圧レベルがアンプ１１の出力電圧信号レベルより低くなる期間では、ＰＷＭコンパレータ１２のＰＷＭ出力はＬｏｗレベルになる。
【００１８】
そして、ドライブ回路８はＰＷＭコンパレータ１２のＰＷＭ出力を受けて、そのＰＷＭ出力に応じたデューティでＮチャネル型ＦＥＴ７をオン／オフする。即ち、ドライブ回路８は、ＰＷＭコンパレータ１２のＰＷＭ出力がＨｉｇｈレベルのときであって、発振回路１０から出力される鋸歯状波信号の各サイクルが開始するときに、Ｎチャネル型ＦＥＴ７への所定のゲート電圧の供給を開始してＮチャネル型ＦＥＴ７をオンさせる。そして、ＰＷＭコンパレータ１２のＰＷＭ出力がＬｏｗレベルになったときにＮチャネル型ＦＥＴ７への所定のゲート電圧の供給を停止し、Ｎチャネル型ＦＥＴ７をオフさせる。
【００１９】
ドライブ回路８がこのようなＮチャネル型ＦＥＴ７のオン／オフ制御即ちスイッチング制御動作を行うと、フィードバック電圧Ｖfbと基準電圧Ｖrefとが等しくなるように昇圧動作が行われることになる。即ち、出力電流Ｉoutが基準電圧Ｖref（＝フィードバック電圧Ｖfb）を抵抗Ｒsetの抵抗値で除した電流値に安定化される。また、ＰＷＭコンパレータ１２で比較される信号には、抵抗Ｒ１を流れる電流に応じた信号、即ち、Ｎチャネル型ＦＥＴ７がオンすることによりコイル３を流れる電流に応じた信号が含まれていることから、コイル３に流れるピーク電流を制限することができる。
【００２０】
また、過電圧保護回路１７は、出力電圧Ｖoutが所定の過電圧保護電圧を超えたことを検知してドライブ回路８のスイッチング制御動作を停止させるので、アセンブリミスなどにより出力電圧Ｖoutが想定以上になり前記所定の過電圧保護電圧を超える過電圧が負荷である白色発光ダイオードＬＥＤ１〜ＬＥＤｎや出力コンデンサ５に印加されることやＮチャネル型ＦＥＴ７が破壊することを防止することができる。
【００２１】
また、コントロール端子ＴCTRLに入力されるＯＮ／ＯＦＦ信号がＯＦＦを示している場合、ＯＮ／ＯＦＦ回路１６がドライブ回路８をはじめとする昇圧チョッパレギュレータＩＣ６内の全回路をＯＦＦ状態にするので、パワートランジスタ７のスイッチング動作は停止し出力電圧Ｖoutは低下し昇圧チョッパレギュレータＩＣ６の消費電流は低く（１ｎＡ程度）なる。これに対して、ＯＮ／ＯＦＦ信号がＯＮを示している場合、ＯＮ／ＯＦＦ回路１６がドライブ回路８をはじめとする昇圧チョッパレギュレータＩＣ６内の全回路をＯＮ状態にするので、パワートランジスタ７はスイッチング動作を行い出力電圧Ｖoutは低下しない。ＯＮ／ＯＦＦ信号は、例えば、ＬｏｗレベルのときにＯＦＦを示しＨｉｇｈレベルのときにＯＮを示すようにしてもよく、それとは逆にＬｏｗレベルのときにＯＮを示しＨｉｇｈレベルのときにＯＦＦを示すようにしてもよい。
【００２２】
また、ソフトスタート回路１５は、ドライブ回路８の制御動作開始時に、ドライブ回路８の出力デューティを徐々に変化させることにより出力電圧Ｖoutを緩やかに上昇させるものである。出力電圧Ｖoutを緩やかに上昇させなければ、出力コンデンサ５が充電されていない場合に、充電のための過大な充電電流が直流電源１から流れることになり、直流電源１がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなるという問題が発生する。
【００２３】
なお、図１１（ｂ）に示す昇圧型電源回路は、図１１（ａ）に示す昇圧型電源回路のｎ個の白色発光ダイオードＬＥＤ１〜ＬＥＤｎと出力電流設定用抵抗Ｒsetとからなる直列回路を、抵抗Ｒ２及び抵抗Ｒ３からなる分圧回路に置換し、抵抗Ｒ２と抵抗Ｒ３との接続点電圧をフィードバック端子ＴFBに入力する構成である。したがって、図１１（ｂ）に示す昇圧型電源回路においては、Ｖfb＝Ｉout×Ｒsetではなく、Ｖfb＝Ｖout×Ｒ２／（Ｒ２＋Ｒ３）となるが、その他の構成及び動作については基本的に図１１（ａ）に示す昇圧型電源回路と同様である。
【００２４】
特に図１１に示す昇圧型電源回路を携帯機器に使用する場合、ＩＣの消費電流ができる限り小さい方が有利であるため、昇圧チョッパレギュレータＩＣ６はフルＣＭＯＳプロセスで設計することが望ましい。
【００２５】
【特許文献１】特開平８―８８９４３号公報
【特許文献２】特開２００３―２９９３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
過電圧保護機能はアセンブリミスなどにより出力電圧が想定以上になり内蔵のパワートランジスタが破壊すること等を防止する機能であるが、できる限り精度よく保護をかけ且つ回路規模を小さくすることがデバイスのコストダウンにつながる。以下、その理由について詳細に説明する。
【００２７】
デバイスのコストダウンを図るためには、下記(i)(ii)が重要な要素である。
(i)できる限り小さくＩＣチップを設計し、小さなパッケージにアセンブリすること。
(ii)安価なプロセスを使用すること。
【００２８】
携帯機器に使用されるデバイスは低消費電力であることが望ましいためＣＭＯＳプロセスが用いられるが、ＣＭＯＳプロセスはバイポーラプロセスと比較してばらつきが大きいことが知られている。
【００２９】
絶対的なばらつきを抑えるためにトリミング技術が用いられる。ポリ溶断トリミング、ツェナーザップトリミングについてはテストパッドがトリミングビットの数だけ必要となるので、過電圧保護の高精度化のためにトリミングビット数を増やすとパッド数が増えてチップサイズが大きくなるとともに、パッド数が増えるとその端子へのＥＳＤ保護素子を配置しなければならず、更にチップサイズが大きくなる。チップサイズの増大は、チップ自体のコストアップの原因となるだけではなく、例えばＳＯＴ２３のような小さいパッケージにアセンブリできなくなるためパッケージのコストアップの原因にもなる。また、携帯機器に使用されるデバイスはできる限り小さいパッケージでないと受け入れられない。
【００３０】
一方、テストパッドを必要としないトリミング技術としてレーザートリミング技術が用いられる。しかしながら、レーザートリミングはプロセスのペア性ばらつきが無い理想的な状態を前提とした計算式に基づきレーザートリミング用ヒューズ素子を切断する技術であるため、プロセスのペア性ばらつきが大きいとトリミング後の過電圧保護電圧の値がばらつき後述の通り安価なプロセスを利用できないという欠点がある。そのためペア性が重要なトランジスタのサイズを大きく設計するが、かかる設計がチップサイズ増大の原因の１つとなっている。
【００３１】
また、上述したように安価なプロセスを利用することもデバイスのコストダウンを図る上で重要である。できる限り安価なプロセスにするためには、できる限りプロセス耐圧を低く抑えることが重要である。また、プロセス耐圧が低いほどデバイス内のパワートランジスタの単位面積当たりのオン抵抗も低くすることができ、低消費電力化を図ることができる。例えば、図１１（ａ）に示す昇圧型電源回路では、（ｎ×ＶＦLEDmax＋Ｖfb＋ＶＦ4）が昇圧チョッパレギュレータＩＣ６の最低必要なプロセスの耐圧であるが、過電圧保護回路１７の過電圧保護電圧にばらつきがあるため、（ｎ×ＶＦLEDmax＋Ｖfb＋ＶＦ4）に過電圧保護電圧ばらつきを加えた値が昇圧チョッパレギュレータＩＣ６の実際必要なプロセス耐圧となる。なお、ＶＦLEDmaxは各白色ＬＥＤの最大順方向電圧であり、ＶＦ4はダイオード４の順方向電圧である。
【００３２】
しかしながらＣＭＯＳプロセスの場合ペア性が悪いため過電圧保護回路での過電圧保護電圧がばらつき、耐圧の高いプロセスを選択する必要があり、安価なプロセスを利用できないという欠点がある。
【００３３】
なお、電圧精度を向上させる従来技術が例えば特許文献１や特許文献２に開示されている。しかしながら、特許文献１で開示されている出力電圧調整回路は単純な回路構成ではあるが、電圧値を調整する際にはジャンパー線あるいはチップ抵抗をカットする必要があり、実装面積を小さくすることができないため、低コスト化及び実装面積の縮小化が重要な携帯機器に用いることはできない。また、特許文献２で開示されている電源回路は、目標とする設定電圧値を計測して補正手段を有している。この補正手段としてディジタルデータ変換（ＡＤコンバータ）を用いる方法が示されているが、ＡＤコンバータ等の回路に関わるチップ面積が増大し、チップサイズが大きくなり、ＳＯＴ２３等の小さなパッケージを用いる設計には向かないという欠点がある。
【００３４】
本発明は、上記の状況に鑑み、過電圧保護電圧のばらつきが小さく且つ小型である過電圧保護回路を備える電力用半導体装置及びそれを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００３５】
上記目的を達成するために本発明に係る電力用半導体装置は、テストパッドと、前記テストパッドに入力された信号に応じた過電圧保護電圧値調整用トリミングビットを生成するトリミングビット生成部と、レーザートリミング用ヒューズ素子及び前記過電圧保護電圧値調整用トリミングビットの各桁の値に応じてオン／オフするスイッチ素子をそれぞれ前記過電圧保護電圧値調整用トリミングビットの桁数分を有し、前記スイッチ素子のオン／オフにより、前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングが実施された場合と等価な回路となる過電圧保護回路とを備える構成（以下、第１の構成ともいう。）とする。
【００３６】
このような構成によると、トリミング前のウェハテストにてトリミング後の過電圧保護電圧の値を測定することができるので、ペア性ばらつきを考える必要がなくなる。これにより、過電圧保護電圧の精度が高くなり、安価なプロセスを利用することができる。また、テストパッドに信号を入力するだけで過電圧保護電圧値調整用トリミングビットに応じたトリミング後の過電圧保護電圧の値を測定することができるようにしているので、レーザートリミングにより過電圧保護電圧の調整が可能な従来の過電圧保護回路を有する電力用半導体装置と比較してチップサイズの増大がほとんど無く、例えばＳＯＴ２３のような小さいパッケージにアセンブリすることができる。このように、本発明に係る電力用半導体装置は、安価なプロセスを利用でき、小さなパッケージにアセンブリすることができるので、コストダウンを図ることができる。
【００３７】
また、前記トリミングビット生成部が、前記テストパッドの電位に応じた過電圧保護電圧値調整用トリミングビットを生成する構成（以下、第２の構成ともいう）にしてもよい。
【００３８】
また、第１の構成又は第２の構成の電力用半導体装置において、前記過電圧保護回路が、過電圧保護対象である電圧を抵抗分圧する第１分圧回路と、定電圧を抵抗分圧する第２の分圧回路とを有し、前記第１分圧回路の出力と前記第２の分圧回路の出力とを比較することで過電圧検出を行っており、前記第１分圧回路の抵抗の抵抗値が、前記スイッチ素子のオン／オフ又は前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングにより可変する構成（以下、第３の構成ともいう）にしてもよい。
【００３９】
また、第１の構成又は第２の構成の電力用半導体装置において、前記過電圧保護回路が、過電圧保護対象である電圧を抵抗分圧する第１分圧回路と、定電圧を抵抗分圧する第２の分圧回路とを有し、前記第１分圧回路の出力と前記第２の分圧回路の出力とを比較することで過電圧検出を行っており、前記第２分圧回路の抵抗の抵抗値が、前記スイッチ素子のオン／オフ又は前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングにより可変する構成（以下、第４の構成ともいう）にしてもよい。
【００４０】
また、第３の構成又は第４の構成の電力用半導体装置において、前記定電圧を生成する定電圧回路を備え、前記トリミングビット生成部が、前記テストパッドに入力された信号に応じた定電圧値調整用トリミングビットを生成し、前記定電圧回路が、定電圧値調整用レーザートリミング用ヒューズ素子及び前記定電圧値調整用トリミングビットの各桁の値に応じてオン／オフする定電圧値調整用スイッチ素子をそれぞれ前記定電圧値調整用トリミングビットの桁数分を有し、前記定電圧値調整用スイッチ素子のオン／オフにより、前記定電圧値調整用トリミングビットに応じたレーザートリミングが実施された場合と等価な回路となる構成（以下、第５の構成ともいう）にしてもよい。
【００４１】
このような構成によると、過電圧保護電圧の精度がより一層高くなる。
【００４２】
また、第１〜第５のいずれかの構成の電力用半導体装置において、前記トリミングビット生成部が、最上位ビットからｍ個（ｍはｎ〜０までの任意の整数）までのビットが全て０であり、それより下位のビットが全て１であるｎ桁の過電圧保護電圧値調整用トリミングビットのみを生成する構成（以下、第６の構成ともいう）にしてもよい。
【００４３】
このような構成によると、前記トリミングビット生成部を簡素化することが可能となり、より一層のコストダウンが可能となる。
【００４４】
また、第１〜第６のいずれかの構成の電力用半導体装置において、前記テストパッドに入力された信号が前記トリミングビット生成部に供給されていないときに前記スイッチ素子を必ずオンにする強制オン手段を設ける構成（以下、第７の構成ともいう）にしてもよい。
【００４５】
このような構成によると、ウェハテストでの測定後、前記スイッチ素子を確実にオンさせておくことができるので、レーザートリミング後の過電圧保護電圧が、選択した過電圧保護電圧値調整用トリミングビットに応じた値から外れることを防止することができる。
【００４６】
また、第７の構成の電力用半導体装置において、前記強制オン手段が前記トリミングビット生成部の入力側に設けられるプルダウン抵抗である構成（以下、第８の構成ともいう）にしてもよい。
【００４７】
また、第１〜第８のいずれかの構成の電力用半導体装置において、コントロール端子に入力された信号に応じて電力用半導体装置内の内部回路をＯＮ状態にするかＯＦＦ状態にするかを切り換えるＯＮ／ＯＦＦ回路を備え、前記コントロール端子と前記テストパッドとを共通化する構成（以下、第９の構成ともいう）にしてもよい。
【００４８】
このような構成によると、共通化しない場合に比べてテストパッド１個分電力用半導体装置のサイズを縮小することが可能であるため、その分コストを低くすることができる。
【００４９】
また、本発明に係る電子機器は、第１〜第９のいずれかの構成の電力用半導体装置を備える構成である。
【００５０】
また、本発明に係るレーザートリミング方法は、第５の構成の電力用半導体装置の過電圧保護電圧値調整及び定電圧調整を行うレーザートリミング方法であって、前記定電圧回路から出力される定電圧の代わりに外部からの目標定電圧を前記第２の分圧回路に供給している状態で測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなる過電圧保護電圧値調整用トリミングビットを調べる第１のステップと、測定された定電圧が目標定電圧に一番近くなる定電圧値調整用トリミングビットを調べる第２のステップと、前記測定された定電圧が目標定電圧に一番近くなる定電圧値調整用トリミングビットを設定した状態で前記定電圧回路が出力する定電圧と目標定電圧との差に応じて、前記第１のステップで調べた過電圧保護電圧値調整用トリミングビットを補正する第３のステップと、前記第２のステップで調べた定電圧値調整用トリミングビットと前記第３のステップで補正した過電圧保護電圧値調整用トリミングビットとに応じてレーザートリミングを行う第４のステップとを備えている。
【発明の効果】
【００５１】
本発明によると、過電圧保護電圧のばらつきが小さく且つ小型である過電圧保護回路を備える電力用半導体装置及びそれを用いた電子機器を実現することができ、電力用半導体装置及びそれを用いた電子機器のコストダウンを図ることができる。
【発明を実施するための最良の形態】
【００５２】
本発明の実施形態について図面を参照して以下に説明する。本発明に係る電力用半導体装置は、テストパッドと、前記テストパッドに入力された信号に応じた過電圧保護電圧値調整用トリミングビットを生成するトリミングビット生成部と、レーザートリミング用ヒューズ素子及び前記過電圧保護電圧値調整用トリミングビットの各桁の値に応じてオン／オフするスイッチ素子をそれぞれ前記過電圧保護電圧値調整用トリミングビットの桁数分を有し、前記スイッチ素子のオン／オフにより、前記過電圧保護電圧値調整用トリミングビットに応じたレーザートリミングが実施された場合と等価な回路となる過電圧保護回路とを備えている。
【００５３】
本発明に係る電力用半導体装置の過電圧保護回路にレーザートリミングを施した場合の過電圧保護電圧の精度と、レーザートリミングにより過電圧保護電圧の調整が可能な従来の過電圧保護回路を有する電力用半導体装置の過電圧保護回路にレーザートリミングを施した場合の過電圧保護電圧の精度とを、トリミングビットを３ビットにした場合を例として図１０に示す。従来の過電圧保護回路を有する電力用半導体装置でのトリミング後の過電圧保護電圧のばらつき特性Ｃ１はプロセスのペア性ばらつきにて決まるのに対して、本発明に係る電力用半導体装置でのトリミング後の過電圧保護電圧のばらつき特性Ｃ２はトリミングビット数にて決まる。
【００５４】
従来の過電圧保護回路を有する電力用半導体装置の過電圧保護回路にレーザートリミングを施す場合、ウェハテストで測定したデータを基に、プロセスのペア性ばらつきが無い理想的な状態を前提とした計算式に従って、切断するレーザートリミング用ヒューズ素子を決定し、レーザートリミング装置にて切断するため、トランジスタや抵抗のペア性ばらつきは考慮することができなかった。例えば、図３（ａ）に示す回路（ただし、Ｒ７は従来のトリミング可能な抵抗とする）の場合、抵抗Ｒ４と抵抗Ｒ５のペア性、コンパレータ２０のオフセット電圧、抵抗Ｒ６と抵抗Ｒ７のペア性にばらつきが存在するが、プロセスのペア性ばらつきが無い理想的な状態を前提とした計算式ではペア性±０％にて計算がなされるため、プロセスのペア性ばらつきの実力値が目標とする電圧のばらつきとなる。この場合、抵抗Ｒ７のトリミングビットを増やしてもこの課題は解決できない。
【００５５】
これに対して、本発明に係る電力用半導体装置の過電圧保護回路にレーザートリミングを施す場合、トリミング後の過電圧保護電圧のばらつきは選択したビットに隣接するビットを越えることはない。したがって、本発明に係る電力用半導体装置では、トリミングビットを増やすほど精度向上が可能となる。
【００５６】
本発明に係る電力用半導体装置として、ここでは、昇圧チョッパレギュレータＩＣを例に挙げて説明する。本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣを備えた昇圧型電源回路の電気的構成を図１に示す。図１（ａ）は白色発光ダイオードを駆動する定電流出力の昇圧型電源回路の電気的構成を示す回路ブロック図であり、図１（ｂ）は定電圧出力の昇圧型電源回路の電気的構成を示す回路ブロック図である。なお、図１において図１１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００５７】
本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’は、図１１中の昇圧チョッパレギュレータＩＣ６に１つのテストパッドＴＰ１と、トリミングビット生成回路１９とを新たに設け、さらに過電圧保護回路１７を過電圧保護回路１７’に置換した構成である。
【００５８】
ここで、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’に設けられるトリミングビット生成回路１９の回路ブロック例を図２（ａ）に示す。図２（ａ）に示すトリミングビット生成回路１９は、ｎビットのトリミングビットを生成する回路であって、ｎ個の各々入力スレッシュ電圧の異なる入力手段Ａ１〜Ａｎと、ビットコントロール回路とによって構成されている。例えば、ｎ＝３の場合、テストパッドＴＰ１の電位とトリミングビット生成回路１９が生成するトリミングビットとの関係を図２（ｂ）に示すようにする。したがって、テストパッドＰＴ１に任意の電圧を印加することにより、所望のトリミングビットを過電圧保護回路１７’に供給することができる。
【００５９】
また、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’に設けられる過電圧保護回路１７’の回路ブロック例を図３（ａ）に示す。図３（ａ）に示す過電圧保護回路１７’は、抵抗Ｒ４及びＲ５からなり定電圧Ｖsを分圧する第１の分圧回路と、抵抗Ｒ６及びＲ７からなり出力電圧モニタ端子ＴVO（図１参照）に印加される出力電圧Ｖoutを分圧する第２の分圧回路と、定電圧Ｖsの分圧と出力電圧Ｖoutの分圧とを比較するヒステリシス特性を有するコンパレータ２０と、コンパレータ２０の出力端に縦列接続されるインバータ２１及び２２とによって構成されており、インバータ２２の出力端から過電圧検出信号が出力される。
【００６０】
抵抗Ｒ７は、レーザートリミングにより抵抗値を調整することができ、且つ、トリミングビット生成回路１９のビットコントロール回路から出力されるトリミングビットにより抵抗値を調整することができる抵抗素子である。抵抗Ｒ７の構成例を図３（ｂ）に示す。図３（ｂ）に示す抵抗Ｒ７は、抵抗Ｒ７＿０〜Ｒ７＿ｎと、レーザートリミング用ヒューズ素子Ｆ１〜Ｆｎと、スイッチ素子であるＰチャネル型電界効果トランジスタＴｒ１〜Ｔｒｎとによって構成される。抵抗Ｒ７＿０〜Ｒ７＿ｎは直列接続され、抵抗Ｒ７＿ｋ（ｋは１〜ｎまでの自然数）にはレーザートリミング用ヒューズ素子Ｆｋ及びＰチャネル型電界効果トランジスタＴｒｋの直列回路が並列に接続され、ビットコントロール回路から出力されるトリミングビットのｋ番目ビットによりＰチャネル型電界効果トランジスタＴｒｋが制御される。したがって、例えば、Ｐチャネル型電界効果トランジスタＴｒ１はビットコントロール回路から出力されるトリミングビットの最上位ビットにより制御される。
【００６１】
本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’は、図２（ａ）に示すトリミングビット生成回路１９と、図３（ａ）及び（ｂ）に示す過電圧保護回路１７’とを備えることにより、ウェハテスト時に抵抗Ｒ７の抵抗値をテストパッドＴＰ１に入れた電圧により変化させていくことが可能で、トリミング後の過電圧保護電圧をトリミング前のウェハテストにて測定可能である。出力電圧モニタ端子ＴVOの電位を測定することにより測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなるトリミングビットを調べ、レーザートリミング装置にてそのトリミングビットに応じてレーザートリミング用ヒューズを切断すれば、トリミング前のウェハテストで測定した過電圧保護電圧の値がトリミング後の過電圧保護電圧の値となる。
【００６２】
本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’では、このようにトリミング前のウェハテストにてトリミング後の過電圧保護電圧の値を測定することができるので、例えば、図３（ａ）に示す回路を用いた場合、抵抗Ｒ４と抵抗Ｒ５のペア性、コンパレータ２０のオフセット電圧、抵抗Ｒ６と抵抗Ｒ７のペア性にばらつきを考える必要がなくなる。これにより、過電圧保護電圧の精度が高くなり、安価なプロセスを利用することができる。また、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’では、１個のテストパッドＴＰ１に電圧を入力するだけで全てのトリミングビットに応じたトリミング後の過電圧保護電圧の値を測定することができるようにしているので、レーザートリミングにより過電圧保護電圧の調整が可能な従来の過電圧保護回路を有する電力用半導体装置と比較してチップサイズの増大がほとんど無く、例えばＳＯＴ２３のような小さいパッケージにアセンブリすることができる。
【００６３】
上記のように、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’は、安価なプロセスを利用でき、小さなパッケージにアセンブリすることができるので、コストダウンを図ることができる。
【００６４】
図３（ａ）及び（ｂ）に示す過電圧保護回路１７’では、抵抗Ｒ７をレーザートリミングにより抵抗値を調整することができ、且つ、トリミングビット生成回路１９のビットコントロール回路から出力されるトリミングビットにより抵抗値を調整することができる抵抗素子としているが、他の抵抗をレーザートリミングにより抵抗値を調整することができ、且つ、トリミングビット生成回路１９のビットコントロール回路から出力されるトリミングビットにより抵抗値を調整することができる抵抗素子としてもよい。例えば、抵抗Ｒ５をレーザートリミングにより抵抗値を調整することができ、且つ、トリミングビット生成回路１９のビットコントロール回路から出力されるトリミングビットにより抵抗値を調整することができる抵抗素子とした場合、過電圧保護回路１７’の構成は図４に示すようになり、抵抗Ｒ５は、抵抗Ｒ５＿０〜Ｒ５＿ｎと、レーザートリミング用ヒューズ素子Ｆ１〜Ｆｎと、スイッチ素子であるＰチャネル型電界効果トランジスタＴｒ１〜Ｔｒｎとによって構成されることになる。
【００６５】
本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’に設けられるトリミングビット生成回路１９は、ｎビットのトリミングビット全てを生成するのではなく、最上位ビットからｍ個（ｍはｎ〜０までの任意の整数）までのビットが全て０であり、それより下位のビットが全て１であるｎ桁のトリミングビットのみを生成するようにしてもよい。このようにすると、例えば、ｎ＝３の場合、テストパッドＴＰ１の電位とトリミングビット生成回路１９が生成するトリミングビットとの関係は図５（ｂ）に示すようになり、トリミングビット生成回路１９が出力するトリミングビットは、(０,０,０) (０,０,１) (０,１,１) (１,１,１)のいずれかになり、図５（ａ）に示すトリミングビット生成回路１９の各々入力スレッシュ電圧の異なる入力手段Ａ１〜Ａｎの個数、ビットコントロール回路の出力数がそれぞれ４つですむ。(０,０,０) (０,０,１) (０,１,１) (１,１,１)以外はこの４つのトリミングビットでの測定データより計算式を用いて算出し、切断するレーザートリミング用ヒューズ素子を決めるようにする。このような手法を採用することにより、トリミングビット生成回路１９を簡素化することが可能となり、より一層のコストダウンが可能となる。
【００６６】
また、過電圧保護回路１７’だけではなく、過電圧保護回路１７’に定電圧Ｖsを供給する定電圧回路にも、レーザートリミングにより抵抗値を調整することができ、且つ、トリミングビット生成回路のビットコントロール回路から出力されるトリミングビットにより抵抗値を調整することができる抵抗素子を設けるようにしてもよい。この場合、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’に新たにテストパッドＴＰ２を設け、定電圧回路１８を定電圧回路１８’に置換し、トリミングビット生成回路１９をトリミングビット生成回路１９’に置換し、図７に示すように定電圧回路１８’と過電圧保護回路１７’との接続点にテストパッドＴＰ２を接続する。
【００６７】
上記トリミングビット生成回路１９’の回路ブロック例を図６（ａ）に示す。図６（ａ）に示すトリミングビット生成回路１９’は、ｎビットの過電圧値調整用トリミングビットとｎビットの定電圧値調整用トリミングビットとを生成する回路であって、２ｎ個の各々入力スレッシュ電圧の異なる入力手段Ａ１〜Ａ２ｎと、ビットコントロール回路とによって構成されている。テストパッドＴＰ１の電位とトリミングビット生成回路１９’が生成するトリミングビットとの関係は図６（ｂ）に示すようになる。したがって、テストパッドＰＴ１に任意の過電圧値調整用電圧を印加することにより、所望の過電圧値調整用トリミングビットを過電圧保護回路１７’に供給することができ、テストパッドＰＴ１に任意の定電圧値調整用電圧を印加することにより、所望の定電圧値調整用トリミングビットを定電圧回路１８’に供給することができる。
【００６８】
ウェハテストは以下の手順で行なわれる。まずテストパッドＴＰ１に過電圧保護電圧値調整用の低い電圧を各過電圧値調整用トリミングビットに対応させて順次大きくしながら供給し（このとき外部より目標定電圧をテストパッドＴＰ２に印加する）、測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなる過電圧保護電圧値調整用トリミングビットを調べる。次に、テストパッドＴＰ２への電圧印加を停止し、その後、テストパッドＴＰ１に定電圧値調整用の高い電圧を各定電圧値調整用トリミングビットに対応させて順次大きくしながら供給し（このときテストパッドＴＰ１への電圧印加により過電圧保護電圧値は最大になっている）、テストパッドＴＰ２の電位を測定することにより測定された定電圧が目標定電圧に一番近くなる定電圧値調整用トリミングビットを調べる。なお、測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなる過電圧保護電圧値調整用トリミングビットを調べる際には目標定電圧値で測定しているため、測定された定電圧が目標定電圧に一番近くなる定電圧値調整用トリミングビットでの定電圧により補正する必要がある。例えば、目標定電圧値が２．５［Ｖ］で、目標定電圧に一番近い定電圧値調整用トリミングビットでの測定値が２．５０３［Ｖ］とすれば３［ｍＶ］の誤差が生じている。この割合で過電圧保護電圧が大きくなることを見込み、過電圧保護電圧値調整用トリミングビットは、測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなる過電圧保護電圧値調整用トリミングビットを選択するのではなく、測定された過電圧保護電圧が目標過電圧保護電圧に一番近くなる過電圧保護電圧値調整用トリミングビットに対してこの割合で低くなる過電圧保護電圧値調整用トリミングビットを選択してレーザートリミングを行う。
【００６９】
また、上記定電圧回路１８’の構成例を図７（ａ）及び（ｂ）に示す。図７（ａ）及び（ｂ）に示す定電圧回路１８’は、コンパレータ２７と、コンパレータ２７の出力によってオン／オフ制御されるＰチャネル型ＦＥＴ２８と、抵抗Ｒ８及びＲ９からなり定電圧回路１８’の出力電圧を分圧してコンパレータ２７の非反転入力端子に供給する分圧回路と、Ｎチャネル型デプレッショントランジスタ２３及び２４並びにｎチャネル型ＦＥＴ２５及び２６からなりコンパレータ２７の反転入力端子に基準電圧を供給する基準電圧源とによって構成され、入力電圧Ｖinを定電圧Ｖsに安定化する。上記基準電圧源において、Ｎチャネル型デプレッショントランジスタ２３及び２４からなる直流回路は定電流源となり、ｎチャネル型ＦＥＴ２５及び２６のソースゲート間電圧はドレイン電流と閾値電圧と素子パラメータ（チャネル幅とチャネル長との比に比例したパラメータ）によって決まる。例えば、Ｎチャネル型デプレッショントランジスタ２３及び２４に閾値電圧０．３５［Ｖ］のＮチャネル型デプレッショントランジスタを使用することにより、コンパレータ２７の反転入力端子に供給する基準電圧を０．６［Ｖ］に設定することが可能である。
【００７０】
ウェハテストでの測定後、レーザートリミングを行い、レーザートリミング用ヒューズ素子に直列に繋がっているスイッチ素子を確実にオンさせておくためのトリミングビット生成回路１９’の回路例を図８（ａ）に示す。図８（ａ）に示すトリミングビット生成回路１９’は、図６（ａ）に示すトリミングビット生成回路において、各々入力スレッシュ電圧の異なる入力手段Ａ１〜Ａ２ｎの各入力側にプルダウン抵抗を新たに設けた構成であり、プルダウンされたノードがＧＮＤレベルならスイッチ素子をオンさせるようにビットコントロール回路がトリミングビットの各ビットの値を設定する。
【００７１】
また、本発明に係る電力用半導体装置がＯＮ／ＯＦＦ回路を備える場合は、そのＯＮ／ＯＦＦ回路にＯＮ／ＯＦＦ信号を送るコントロール端子ＴCTRLとテストパッドＴＰ１とを共通化してもよい。この場合、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣ６’からテストパッドＴＰ１を取り除き、コントロール端子ＴCTRLとトリミングビット生成回路１９’とを接続し、図９に示すようにトリミングビット生成回路１９’がコントロール端子ＴCTRLの電位に応じたトリミングビットを生成するようにする。コントロール端子ＴCTRLの電位を最も低いレベル及び二番目に低いレベルのいずれかにすることで、ＯＮ／ＯＦＦ回路１６（図１参照）がドライブ回路８をはじめとする昇圧チョッパレギュレータＩＣ６’内の全回路をＯＦＦ状態にするか、ドライブ回路８をはじめとする昇圧チョッパレギュレータＩＣ６’内の全回路をＯＮ状態にするかを選択することができる。また、コントロール端子ＴCTRLの電位を二番目に低いレベル以上にすることで、図６の場合と同様に、所望の過電圧値調整用トリミングビットを過電圧保護回路１７’に供給すること或いは所望の定電圧値調整用トリミングビットを定電圧回路１８’に供給することができる。図９に示す実施例では、図６に示す実施例に比べてテストパッド１個分昇圧チョッパレギュレータＩＣチップのサイズを縮小することが可能であるため、その分コストが低くなる。なお、図９に示す実施例では、レーザートリミングを行い、レーザートリミング用ヒューズ素子に直列に繋がっているスイッチ素子を確実にオンさせておくために、コントロール端子ＴCTRLとトリミングビット生成回路１９’との間にヒューズ素子を設け、ウェハテストでの過電圧値調整用トリミングビット及び定電圧値調整用トリミングビットの調査が終了した後はコントロール端子ＴCTRLとトリミングビット生成回路１９’との間にヒューズ素子を切断し、さらに、図８に示す実施例と同様に、トリミングビット生成回路１９’の各々入力スレッシュ電圧の異なる入力手段Ａ１〜Ａ２ｎの各入力側にプルダウン抵抗を新たに設けている。
【００７２】
上述した本発明に係る電力用半導体装置は、例えば、定電流出力の昇圧型電源回路あるいは定電圧出力の昇圧型電源回路の構成部品として用いられ、ＬＥＤ照明装置や液晶表示装置等の電子機器に電源部品として搭載される。
【図面の簡単な説明】
【００７３】
【図１】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣを備えた昇圧型電源回路の電気的構成を示す図である。
【図２】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられるトリミングビット生成回路の回路ブロック例及び入出力特性を示す図である。
【図３】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられる過電圧保護回路の構成例を示す図である。
【図４】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられる過電圧保護回路の他の構成例を示す図である。
【図５】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられるトリミングビット生成回路の他の例を示す図である。
【図６】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられるトリミングビット生成回路の更に他の例を示す図である。
【図７】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられる定電圧回路の構成例を示す図である。
【図８】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられるトリミングビット生成回路の更に他の例を示す図である。
【図９】は、本発明に係る電力用半導体装置である昇圧チョッパレギュレータＩＣに設けられるトリミングビット生成回路がコントロール端子の電圧に応じたトリミングビットを生成する例を示す図である。
【図１０】は、本発明と従来技術の誤差を示す図である。
【図１１】は、従来の昇圧型電源回路の構成例を示す図である。
【符号の説明】
【００７４】
１    直流電源
２    入力コンデンサ
３    コイル
４    ダイオード
５    出力コンデンサ
６、６’    昇圧チョッパレギュレータＩＣ
７    Ｎチャネル型ＦＥＴ
８    ドライブ回路
９    電流検出コンパレータ
１０    発振回路
１１    アンプ
１２    ＰＷＭコンパレータ
１３    エラーアンプ
１４    基準電源
１５    ソフトスタート回路
１６    ＯＮ／ＯＦＦ回路（作動／停止回路）
１７、１７’    過電圧保護回路
１８、１８’    定電圧回路
１９、１９’    トリミングビット生成回路
Ａ１〜Ａ２ｎ    各々入力スレッシュ電圧の異なる入力手段
Ｆ１〜Ｆｎ    レーザートリミング用ヒューズ素子
ＬＥＤ１〜ＬＥＤｎ    白色発光ダイオード
Ｒ１〜Ｒ７、Ｒ５＿０〜Ｒ５＿ｎ、Ｒ７＿０〜Ｒ７＿ｎ    抵抗
ＴＰ１、ＴＰ２    テストパッド
Ｔｒ１〜Ｔｒｎ    Ｐチャネル型電界効果トランジスタ
【図１】
2008283808.tif 000003
【図２】
2008283808.tif 000004
【図３】
2008283808.tif 000005
【図４】
2008283808.tif 000006
【図５】
2008283808.tif 000007
【図６】
2008283808.tif 000008
【図７】
2008283808.tif 000009
【図８】
2008283808.tif 000010
【図９】
2008283808.tif 000011
【図１０】
2008283808.tif 000012
【図１１】
2008283808.tif 000013