(57)【要約】【課題】増幅器の高効率を維持しながら広い送信電力の設定範囲において送信電力を一定に保ち、出力レベルの間の直線性を改善し、制御ループが不安定になることを防止できる送信電力制御回路を提供する。【解決手段】送信電力増幅器を前段増幅器１、２と最終段の電力増幅器４とに分割し、電力増幅器４の前に方向性結合器３と検波器５を備え、電力増幅器４に可変電源６から供給電圧を与えるとともに、加算回路７ａ、７ｂにより検波電圧に前記供給電圧を加算し、オペアンプ８で前記加算出力と基準電圧との差分を出力し、前段増幅器の入力の可変抵抗減衰器１を制御する。電力増幅器４の供給電圧の制御により効率を高め、その際のゲインの変化による出力レベルの直線性を改善し、制御ループの不安定化を防止する。【選択図】図１
2008219620.tif 000002
【特許請求の範囲】
【請求項１】
出力を帰還制御する制御回路を備える前段増幅器と最終段の電力増幅器とからなる送信電力制御回路において、
前記制御回路は、前記前段増幅器の出力の検波電圧と前記電力増幅器の供給電圧とに基づいて前記前段増幅器を制御することを特徴とする送信電力制御回路。
【請求項２】
前記前段増幅器の出力を分岐する分岐回路と前記分岐回路の出力を入力し前記検波電圧を出力する検波器を備えることを特徴とする請求項１記載の送信電力制御回路。
【請求項３】
前記前段増幅器は可変減衰器を備え、前記制御回路は前記可変減衰器を制御することを特徴とする請求項１又は２記載の送信電力制御回路。
【請求項４】
前記電力増幅器の供給電圧を可変することを特徴とする請求項１、２又は３記載の送信電力制御回路。
【請求項５】
前記制御回路は、前記検波電圧と前記電力増幅器の供給電圧の加算値と、基準電圧との差分の信号により前記前段増幅器を制御することを特徴とする請求項１ないし４の何れかの請求項記載の送信電力制御回路。
【請求項６】
前記供給電圧を出力する可変電源と前記基準電圧を出力する基準電圧源とを備え、前記可変電源及び基準電圧源の出力電圧を制御することを特徴とする請求項５記載の送信電力制御回路。
【請求項７】
前記制御回路は、前記加算値をデジタル信号として入力し、前記前段増幅器を制御するデジタル処理装置を備えることを特徴とする請求項５又は６記載の送信電力制御回路。
【請求項８】
前記制御回路は、前記電力増幅器の供給電圧と前記検波電圧をそれぞれデジタル信号として入力し、前記前段増幅器を制御するデジタル処理装置を備えることを特徴とする請求項１ないし６の何れかの請求項記載の送信電力制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信電力制御回路に関し、特に無線通信装置の送信回路等で利用される送信電力増幅器の送信電力制御回路に関する。
【背景技術】
【０００２】
従来、無線通信装置の送信回路等に利用される送信電力増幅器の送信電力制御回路においては、送信器の出力を一定に保つため、送信電力増幅器の出力を検波し、その電圧に応じて入力レベルを制御する方式がとられていた。
【０００３】
図１２は一般的に広く用いられている送信電力制御回路の構成を示す図である（特許文献１参照）。この送信電力制御回路は、可変減衰器２１、増幅器２２、方向性結合器２３、検波器２４、抵抗２５、オペアンプ２６、基準電圧源２７及びローパスフィルタ２８で構成されている。この回路構成により、増幅器２２の出力は方向性結合器２３を介して検波器２４で検波出力され、オペアンプ２６で前記検波出力と基準電圧源２６の基準電圧との差分が出力され、該出力がローパスフィルタ２８を介して可変減衰器２１に負帰還され、出力を一定に保つ動作が行われる。しかし、この回路方式では最終の出力側に検波器２４の方向性結合器３が設けられているため、方向性結合器等での通過ロスが無駄になる。
【０００４】
図１３は高効率化した送信電力制御回路を示す図である（特許文献２参照）。図１２に示す増幅器を分割して一部を電力増幅器２９として出力側に設けた構成である。この回路構成では電力増幅器２９の手前に検波器２４の方向性結合器２３を設けたことによりロスが低減されより効率化が可能である。
【０００５】
図１４はさらに高効率化した送信電力制御回路を示す図である。図１３に示す出力側の電力増幅器２９にスイッチング電源３０が接続され、電力増幅器２９に供給する電圧を送信出力に応じて制御する機能が設けられている。
【０００６】
また、増幅器を前段の増幅器と最終段の電力増幅器とに分割し、後段の電力増幅器の電力増幅器の供給電圧を可変して効率化を図ることは特許文献３〜５に記載されている。
【特許文献１】特開２００４−０７２５５６号公報
【特許文献２】特開２００７−００５８７６号公報
【特許文献３】特開２００３−２４４００１号公報
【特許文献４】特開２００４−２２１７３７号公報
【特許文献５】特開２００５−１１７３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述のように従来の送信電力制御回路においては、送信器の出力を一定に保つために、送信電力増幅器の出力を検波し、その検波した電圧に応じて入力レベルを制御する方式がとられていた（図１２）。また、送信電力増幅器の効率を高めるために、増幅器を前段増幅器と最終段の電力増幅器とに分割して出力ロスを減らす方法（図１３）、電力増幅器に供給する電圧を制御する方法（図１４）等が採用されていた。
【０００８】
しかし、電力増幅器に供給する電圧（供給電圧）を制御する構成の送信電力制御回路においては、電力増幅器のゲインが変わらなければよいが、実際には供給電圧によりゲインが変わり、所望の正確な電力値が得られないため送信パワー制御が正常にできず、広い送信電力の設定範囲において送信電力を一定に保つことができないという欠点があった。
【０００９】
また特に、ＡＴＰＣ（自動送信パワー制御）で送信電力がシステム的に制御されている場合、つまり、対向局側で受信した受信レベルをもとに送信電力制御が行われるようなケースでは制御ループが発散してしまう恐れがあった。
【００１０】
このように従来の送信電力制御回路で電力増幅器の供給電圧を変化させると、該電力増幅器のゲインが変化してしまうため、送信器としての出力がずれてしまうか、ＡＬＣ（送信レベルコントロール）ループに不連続点ができ、制御が不安定になってしまうといった欠点があった。
【００１１】
本発明の目的は、前述の課題を解決するものであり、出力電力が変化しても常に効率の良いところで増幅器を使用することができる送信電力制御回路を提供することにある。
【００１２】
本発明の他の目的は、送信電力増幅器の高効率を維持しながら、広い送信電力の設定範囲において送信電力を一定に保つことを可能とする送信電力制御回路を提供することにある。
【００１３】
本発明の他の目的は、出力レベルの直線性を改善し、制御ループが不安定になることを防止できる送信電力制御回路を提供することにある。
【００１４】
【課題を解決するための手段】
【００１５】
本発明の送信電力制御回路は、出力を帰還制御する制御回路を備える前段増幅器（例えば図１の１、２）と最終段の電力増幅器（例えば図１の４）とからなる送信電力制御回路において、前記制御回路は、前記前段増幅器の出力の検波電圧と前記電力増幅器への供給電圧とに基づいて前記前段増幅器を制御することを特徴とする。
【００１６】
また、前記前段増幅器の出力を分岐する分岐回路（例えば図１の３）と、前記分岐回路の出力を入力し前記検波電圧を出力する検波器（例えば図１の５）を備え、前記前段増幅器は可変減衰器（例えば図１の１）を備え、前記制御回路は前記可変減衰器を制御し、前記電力増幅器の供給電圧を可変することを特徴とする。
【００１７】
また、前記制御回路は、前記検波電圧と前記電力増幅器の供給電圧の加算値と、基準電圧との差分の信号により前記前段増幅器を制御することを特徴とし、前記供給電圧を出力する可変電源（例えば図１の６）と前記基準電圧を出力する基準電圧源（例えば図１の９）とを備え、前記可変電源及び基準電圧源の出力電圧を制御することを特徴とする。
【００１８】
更に前記制御回路は、前記加算値をデジタル信号として入力し、前記前段増幅器を制御するデジタル処理装置（例えば図１０の１３）を備え、又は、前記電力増幅器の供給電圧と前記検波電圧をそれぞれデジタル信号として入力し、前記前段増幅器を制御するデジタル処理装置（例えば図１１の１５）を備えることを特徴とする。
【００１９】
より具体的には、本発明の送信電力制御回路は、送信電力増幅器を前段増幅器と最終段の電力増幅器とに分割し前記電力増幅器の前に方向性結合器と検波器を備えるとともに、該電力増幅器に可変の供給電圧を与える可変電源と、前記検波器の検波電圧に前記供給電圧を加算する加算回路と、前記加算回路の出力と基準電圧との差分を出力し、前記前段増幅器の出力を制御するオペアンプとを備えている。
【発明の効果】
【００２０】
以上説明したように、本発明によれば最終段の電力増幅器の直前に方向性結合器と検波器を設ける等して出力の検波電圧を出力しているので、出力のロスを少なくすることができ、全体の電力効率を高めることができる。また、電力増幅器の供給電圧を変化することで、出力電力が変化して常に効率の良いところで電力増幅器を使用することができる。更に、電力増幅器の供給電圧の一部と検波電圧に基づいて前段増幅器を制御することで、電力増幅器のゲインが供給電圧により動いても、電力増幅器の制御信号に対する出力レベルの直線性を改善して、制御ループが不安定になることを防ぐことができる。
【発明を実施するための最良の形態】
【００２１】
次に本発明の送信電力制御回路の実施の形態について、図面を参照して説明する。
（本発明の実施の形態）
（構成の説明）
図１は本発明の送信電力制御回路の一実施の形態の構成を示す図である。送信電力増幅器として、送信回路全体を構成する増幅器を前段と後段（最終段）の電力増幅器に分割し、後段の電力増幅器の手前に方向性結合器（カプラ）を設けた基本構成としており、送信電力増幅回路の具体的な回路としては、可変抵抗減衰器（ＡＴＴ）１、増幅器２、方向性結合器（カプラ）３、電力増幅器４、検波器５、可変電源６、抵抗器７ａ、７ｂからなる加算回路、オペアンプ８、基準電圧源９及びローパスフィルタ１０により構成している。各回路の有機的な接続構成は次のとおりである。
【００２２】
変調信号等の信号は可変減衰器としての可変抵抗減衰器（ＡＴＴ）１を通過した後、増幅器２で増幅され、方向性結合器（カプラ）３を通り電力増幅器４で所望の出力値に増幅されて出力される。電力増幅器４には、スイッチング電源（ＰＳ）等の電力増幅器用の可変電源６より電圧が供給されており、この可変電源６の出力電圧は外部制御信号等（ＣＯＮＴ）により可変制御が可能である。一方、方向性結合器３は検波器５に接続され、検波器５は方向性結合器３からの一部出力を検波して検波電圧を出力し、該検波電圧は抵抗器７ａを介してオペアンプ８の非反転入力端子（プラス側）に供給されている。また、可変電源６の出力電圧（供給電圧）も抵抗器７ｂを介してオペアンプ８の非反転入力端子に供給されている。オペアンプ８の反転入力端子（マイナス側）には基準電圧源９が出力する基準電圧が供給されており、オペアンプ８の出力はローパスフィルタ１０を通して可変抵抗減衰器（ＡＴＴ）１に供給され、可変抵抗減衰器（ＡＴＴ）１が制御される。なお、前記検波電圧はオペアンプ８を介し可変抵抗減衰器（ＡＴＴ）１及び増幅器２に対する信号レベルの負帰還制御となる極性で供給され、方向性結合器３、検波器５、抵抗器７ａ、７ｂ、オペアンプ８、基準電圧源９及びローパスフィルタ１０は本発明の制御回路に対応している。
【００２３】
図２は電力増幅器の内部回路の構成を示す図である。電力増幅器４は電界効果トランジスタＦＥＴ１５の１段のＡＭＰ構成になっており、ＦＥＴ１５は、例えばソース電極が接地され、ゲート電極が整合回路１６ａとカップリングコンデンサ１７ａとの直列回路を介して入力端子に接続され、カップリングコンデンサ１７ａと整合回路１６ａの接続点に整合回路１６ｃを介してＦＥＴ１５のゲート側のバイアス電圧が供給され、ドレイン端子が整合回路１６ｂとカップリングコンデンサ１７ｂの直列回路を介して出力端子に接続され、整合回路１６ｂとカップリングコンデンサ１７ｂの接続点に整合回路１６ｄを介してＦＥＴ１５のドレイン側の供給電圧Ｖｄが供給されている。
【００２４】
（動作の説明）
以下、本実施の形態の送信電力制御回路の動作について詳細に説明する。  
本実施の形態において、可変抵抗減衰器（ＡＴＴ）１を介して入力した信号は増幅器２で増幅され、増幅した信号は方向性結合器３を通過し、方向性結合器３１からの信号は電力増幅器４で所望の送信電力まで増幅され送信出力となる。方向性結合器３では通過する信号の一部が分岐され検波器５に出力される。検波器５からは増幅器２の出力の信号レベルに応じた検波電圧が出力される。
【００２５】
このように本実施の形態では送信回路全体を構成する増幅器（図１２に示す従来例の増幅器２２に相当）を分割し最終段アンプ部分のみを電力増幅器４として出力側に切り出しており、電力増幅器４の前に方向性結合器３を設けたことにより全体の電力効率を良くしている。これは全部の増幅器の後に方向性結合器を配置すれば、そこを通過する電力も大きくなり無駄となる電力も大きくなるのに対し、増幅器の最終段部分の手前に方向性結合器３を設ければ、方向性結合器３での通過ロスは少なくて済み、方向性結合器３でのロスを削減することができるからである。
【００２６】
次に、検波器５の出力により帰還制御を行う帰還制御回路について説明する。まず、図１に示す加算回路を構成する抵抗７ｂの接続を無視して考えると、検波器５から出力された検波電圧はオペアンプ８にて基準電圧源９が出力する基準電圧と比較され、両者の差分の信号がローパスフィルタ１０を介して可変抵抗減衰器（ＡＴＴ）１にフィードバックされ、増幅器２の出力段階での送信電力が一定になるように負帰還制御される。つまり、送信電力が設定値より大きくなると検波電圧が大きくなり、可変抵抗減衰器（ＡＴＴ）１の減衰量が大きくなるように働き、結果として送信電力が小さくなるように働く、逆に送信電力が設定値より小さいときは検波電圧が小さくなり、可変抵抗減衰器（ＡＴＴ）１の減衰量が小さくなり、送信電力が大きくなうように働く。この負帰還制御により送信電力は増幅器２の出力で一定に保たれ、このときオペアンプ８に入力する前記検波電圧と基準電圧とは同一となる。従って、全体の出力レベルは基準電圧により制御可能である。
【００２７】
次に、本実施の形態の電力増幅器４の動作と電力効率について説明する。  
電力増幅器４は、図２に示すようにＦＥＴ１５の１段に整合回路が設けられ、ゲート電極側がバイアス回路となりドレイン側から電源が供給されるシンプルな回路構成である。アンプの段数が１段と少ないので、定常状態での変動は少なく、該電力増幅器４の前段側で送信レベルの制御を行っても問題なく全体として制御が可能である。
【００２８】
図３はこの電力増幅器の入出力特性を示す図である。電力増幅器４に供給する電圧（供給電圧）別の出力電力と効率に関する特性から分かるように、電力増幅器４への供給電圧Ｖｄが高いときは、出力電力として高い出力パワーまで出すことができるが、低出力のときには効率が低下する。逆に電力増幅器４の供給電圧Ｖｄが低いときは、出力電力は低い出力パワーしか出すことができず、高い入力レベルの信号は歪みが生じ、低出力レベルでの効率はよい。このように電力増幅器４は飽和電力に近い所で使用すれば、効率が良くなる特性をもつため、出力レベルに応じて供給電圧Ｖｄを変化されてやれば、常に高効率で使用することができる。
【００２９】
本実施の形態では、送信レベルを検出するための方向性結合器３と検波器５を最終段の電力増幅器４の直前に設けたことによりロスの絶対量を減らすだけでなく、最終段の電力増幅器４への供給電圧Ｖｄを可変することで、全体としても高効率な送信電力制御回路を構成している。
【００３０】
次に、本実施の形態の各部の動作特性と出力レベルの直線性の改善特性にについて説明する。
【００３１】
まず、送信電力に関係する方向性結合器３を通過する信号レベル（カプラ通過レベル）と検波器５が出力する検波電圧の関係について説明する。  
図４は方向性結合器３の信号レベルと検波器５の出力電圧との関係を示す図である。方向性結合器３から検波器５に入力する信号レベルに比例して検波器５が出力する検波電圧が高くなる。同図に示す特性にＶｄ＝５Ｖ，Ｖｄ＝１０Ｖと記載しているのは電力増幅器４への供給電圧（内部のＦＥＴ１５のドレイン電圧）であるが、供給電圧Ｖｄと検波器５の検波電圧とは関係していない。これは検波器５が最終段の電力増幅器４の手前に設けられているためであり、その検波電圧は電力増幅器４への供給電圧Ｖｄとは関係しない。しかし、検波器５の検波電圧と電力増幅器４の出力レベルの関係では電力増幅器４への供給電圧Ｖｄが密接に関係する。
【００３２】
そこで、電力増幅器４への供給電圧の変化に対する電力増幅器４のゲインの変化及び電力増幅器４の出力と検波器５の検波電圧との関係について説明する。  
図５は電力増幅器４への供給電圧とそのゲインの変化を示す図である。電力増幅器４への供給電圧を変化させても原理的には電力増幅器４のゲインは変化しないはずであるが、図５から分かるように実際には供給電圧によってゲインが変化し、電力増幅器４の例えばＦＥＴ１５のドレイン電圧が低下するとゲインが低下する。図５ではドレイン電圧（Ｖｄ）が１０Ｖの時はゲイン１０ｄＢ，ドレイン電圧（Ｖｄ）が５Ｖの時はゲイン９ｄＢとなり約１ｄＢｍ変化している。
【００３３】
このように電力増幅器４は供給電圧Ｖｄによりそのゲインが変化することから、電力増幅器４の出力レベル（送信電力増幅器の最終出力）と検波器５の検波電圧との関係は前記供給電圧Ｖｄにより変化することになる。
【００３４】
図６は送信電力増幅器の最終出力と検波器５の検波電圧との関係を示す図である。電力増幅器４への供給電圧（ドレイン電圧）Ｖｄが５Ｖのとき、検波電圧が２．１Ｖとすると、出力レベルが３０ｄＢｍである。ところが電力増幅器４の供給電圧が１０Ｖのときは、電力増幅器４のゲインが５Ｖの時と異なるため、同じ検波電圧２．１Ｖでも、出力レベルは３１ｄＢｍとなる。逆に言えば電力増幅器４への供給電圧Ｖｄが１０Ｖの時は同じ３０ｄＢｍを出力しようとした場合、検波電圧は２．１Ｖよりも低くなる。
【００３５】
いま、電力増幅器４に５Ｖが供給されその出力レベルが３０ｄＢｍ以下の場合と、電力増幅器４に１０Ｖが供給されその出力レベルが３１ｄＢｍ以上の場合に、それぞれで増幅器２の出力が前述の抵抗７ｂの接続が無い場合の負帰還制御により一定レベルに保たれるように制御されるとすると、電力増幅器４の出力レベルと検波器５の検波電圧との関係は図６に示す２つの特性の組み合わせになる。
【００３６】
図７はかかる電力増幅器４の出力レベルと検波器５の検波電圧との関係を示す図である。出力レベルが３０ｄＢｍ以下で電力増幅器４に５Ｖが供給され、３１ｄＢｍ以上で電力増幅器に１０Ｖが供給され、前述の抵抗７ｂの接続が無い場合の負帰還制御により出力が一定レベルに保たれて制御されている場合の検波電圧と出力レベルの関係を実線のグラフで示している。検波器５の元の特性（図６）に基づいて電力増幅器の供給電圧の切り換え前後の特性を示しており、電力増幅器４の供給電圧が切り替わる前後で検波電圧に逆転する部分が生じている。
【００３７】
図８はこの時の出力レベル（出力電力）対基準電圧の関係を制御テーブルとして示す図である。このテーブルは所望の出力レベルに対する図７に示す実線の特性に基づく基準電圧（検波電圧に抵抗７ｂを介する電力増幅器４の供給電圧が加算されていないので同図の基準電圧は検波電圧と等しい）と、電力増幅器４の供給電圧Ｖｄの関係を示すものである。供給電圧Ｖｄの切り替え前の出力レベル３０ｄＢｍでは検波電圧が２．１Ｖであるが、同切り換え後の出力電圧が３１ｄＢｍでは検波電圧が２．０Ｖとなり、検波電圧と出力レベルの関係が逆転している。このような場合は同じ検波電圧で収束する出力レベルが２点あるため、送信レベルの制御ループが不安定となり発散するケースがあった。
【００３８】
本実施の形態では、図１に示すように、検波器５から出力された検波電圧と可変電源６から出力された供給電圧を抵抗器７ａ、７ｂからなる加算回路で加算され、該加算電圧がオペアンプ８により基準電圧源９からの基準電圧と比較されるように構成され、基準電圧源９の基準電圧は希望の設定した出力電力（出力レベル）に応じてセットされることにより、図８に示すような逆転現象が回避される。
【００３９】
図９は本実施の形態の最終的な出力レベル対基準電圧の関係を制御テーブルとして示す図である。図９に示す制御テーブルに基づいて必要な出力レベルに対し基準電圧が設定される。例えば出力レベルを４０ｄＢｍに設定する時、基準電圧は３．７Ｖにセットする。この設定時に送信電力制御回路は、基準電圧３．７Ｖとオペアンプ入力電圧が同じになるように可変抵抗減衰器１が制御され、結果として送信電力が一定に保たれるように動作する。
【００４０】
図９に示すテーブルの右側の欄は、電力増幅器４への供給電圧Ｖｄである。電力増幅器４の出力レベルが低レベル設定の場合は、低い供給電圧を電力増幅器４に印加することにより電力増幅器４の効率を高め、同出力レベルが高いレベル設定の場合は、高い供給電圧を電力増幅器４に印加することにより高い出力レベルの出力を可能にする。図９では出力レベルが３１ｄＢｍ以上の設定で１０Ｖ以上の供給電圧が電力増幅器４に印加され、出力レベルが３０ｄＢｍ以下の設定で５Ｖの供給電圧が電力増幅器４に印加される。
【００４１】
例えば、制御テーブルの電力増幅器の供給電圧５Ｖ側に対して、同供給電圧１０Ｖ側に電力増幅器４の供給電圧Ｖｄを用いて０．２Ｖ分を加算するように構成する。但し、実際の加算では、図８に示す制御テーブルの基準電圧Ｖｒの値に対し、全体的に検波電圧側にかさ上げしている。具体的には電力増幅器４への供給電圧が５Ｖのときで０．２Ｖ，同供給電圧が１０Ｖのときで０．４Ｖとしてかさ上げしている（但し、抵抗７ａによる加算後の負帰還制御により検波電圧＋かさ上げ値＝基準電圧Ｖｒとなるから、供給電圧の５Ｖから１０Ｖへの切り換え時には検波電圧は実際にはかさ上げ値だけ低下する）。
【００４２】
このように電力増幅器の供給電圧が１０Ｖのときは、５Ｖ時の差分として０．２Ｖ加算されているので（テーブルの斜体の数値）、結果として図９に示す制御テーブルのように基準電圧（検波電圧＋かさ上げ値）と出力レベルの関係における逆転現象は解消され、検波電圧＋かさ上げ値と出力レベルの関係も図７に示す破線のような直線となり、出力レベルの直線性が改善される。
【００４３】
本実施の形態では補正により基準電圧と出力レベルの関係を直線にした例を示したが、補正後の基準電圧と出力レベルの関係は必ずしも厳密に直線にする必要はなく、図７の実線のような逆転現象がなければ、即ち、基準電圧と出力レベルの関係が単調増加等の特性であれば、送信レベルの制御が不安定になることはない。
【００４４】
したがって、本発明においては、図１に示すような送信電力制御回路のオペアンプ８の検波電圧への加算電圧は厳密な調整を行うことなく実現することが可能である。
【００４５】
（発明の他の実施の形態）
以上の実施の形態では、送信電力制御回路の負帰還制御をアナログ処理により行うように構成した例を示したが、本発明はデジタル処理により実現することが可能である。
【００４６】
図１０は本発明の他の実施の形態を示す図である。図１に示す実施の形態ではオペアンプ８の出力をローパスフィルタ１０に出力しており、ローパスフィルタはアナログのループフィルタを形成するものであるが、この実施の形態では、オペアンプ８の差分の信号（誤差信号）をＡ／Ｄコンバータ１１に出力し、Ａ／Ｄコンバータ１１は前記誤差信号をデジタル信号としてデジタル処理装置としてのＣＰＵ（中央処理装置）１３に出力し、ＣＰＵ１３は前記誤差信号と制御信号ＣＯＮＴとにより可変抵抗減衰器（ＡＴＴ）１へのデジタル信号の帰還信号を演算して出力し、前記帰還信号はＤ／Ａコンバータ１２を介してアナログ信号に変換され、可変抵抗減衰器１が制御されるように構成している。
【００４７】
この例では、ＣＰＵ１３により例えばデジタルフィルタを構成する等によりループの時定数を自由に制御可能に構成することができる。また、ＣＰＵ１３では制御信号ＣＯＮＴに基づくデジタル値を生成し、Ａ／Ｄコンバータ１１で変換されたデジタル値と数値比較すればよいので、図１に示す外部の基準電圧源９は省略してもよい。ＣＰＵ１３で制御するためフィードバックループをきめ細かく制御することができ、周波数の補正や、温度センサ１４を追加して温度変化に対する補正も可能となる。
【００４８】
図１１は本発明のもうひとつの他の実施の形態を示す図である。この実施の形態は図１０に示す実施の形態を変更し、オペアンプ８で電力増幅器４への供給電圧と検波器５の検波電圧を加算する代わりに、検波器５と可変電源６の各出力に対する２個のＡ／Ｄコンバータ１１ａ、１１ｂを設け、それぞれの検波電圧と電力増幅器４への供給電圧をデジタル信号とし、ＣＰＵ１８に取り込んで所定の比率で加算し、内部で生成した制御信号ＣＯＮＴに基づくデジタル値との差分を演算処理して可変抵抗減衰器１へのデジタル値の帰還信号としてＤ／Ａコンバータ１２に出力する。この実施の形態でも周波数の補正や温度センサ１４による補正を含めて、図１０に示す実施の形態と同様の効果が期待できる。
【００４９】
また、本発明の実施の形態として、増幅器を前段と後段とに分割し、入力部に可変抵抗減衰器（ＡＴＴ）１を備える増幅器２を前段増幅器とし、可変抵抗減衰器（ＡＴＴ）１を帰還信号により制御するように構成した例を説明したが、増幅器２自体を前段増幅器としその利得等により出力を制御するように構成することができることは明らかであり、本発明の前段増幅器は何れの構成の増幅回路をも含むものである。また、最終段の電力増幅器４の手前に方向性結合器（カプラ）により検波器５を接続した例を示したが、方向性結合器に代えて各種の分岐回路を用いて検波器を接続することが可能であり、本発明の検波回路は何れの構成をも含むものである。
【００５０】
更に以上の本発明の実施の形態として、可変電源６から出力する供給電圧を検波器５の検波出力に加算する具体例を例えば図１に示したが、可変抵抗減衰器１（増幅器２）側の制御は検波出力と供給電圧の加算値と基準電圧との差分により行われることが原理的に明らかであり、オペアンプ８の基準電圧から供給電圧を減算するかたちでも相対的に負帰還制御の関係において同じにすることができ、何れの演算の変更をも含むことも明らかである。
【発明の利用分野】
【００５１】
本発明は、無線通信装置全般に広く用いることができるが、特に電力効率が重視される装置として、大電力の送信装置、バッテリーオペレーションの装置、放熱構造が小さくなるため小型化を要求される装置に有効である。
【図面の簡単な説明】
【００５２】
【図１】本発明の送信電力増幅器の一実施の形態の構成を示す図である。
【図２】電力増幅器の内部回路の構成を示す図である。
【図３】電力増幅器の入出力特性を示す図である。
【図４】方向性結合器３の信号レベルと検波器５の出力電圧との関係を示す図である。
【図５】電力増幅器４への供給電圧とそのゲインの関係を示す図である。
【図６】送信電力増幅器の最終出力と検波器５の検波電圧との関係を示す図である。
【図７】電力増幅器４の出力レベルと検波器５の検波電圧との関係を示す図である。
【図８】抵抗７ｂが無い場合の制御テーブルを示す図である。
【図９】本実施の形態の最終的な出力レベル対基準電圧の関係を制御テーブルとして示す図である。
【図１０】本発明の他の実施の形態を示す図である。
【図１１】本発明のもうひとつの他の実施の形態を示す図である。
【図１２】一般的に広く用いられている送信電力制御回路の構成を示す図である。
【図１３】高効率化した送信電力制御回路の構成を示す図である。
【図１４】さらに高効率化した送信電力制御回路の構成を示す図である。
【符号の説明】
【００５３】
１、２１  可変抵抗減衰器（ＡＴＴ）
２、２２  増幅器
３、２３  方向性結合器（カプラ）
４、２９  電力増幅器
５、２４  検波器
６、３０  可変電源
７ａ、７ｂ  加算回路
８、２６  オペアンプ
９、２７  基準電圧源
１０、２８  ローパスフィルタ
１１、１１ａ、１１ｂ  Ａ／Ｄ変換回路
１２  Ｄ／Ａ変換回路
１３、１８  ＣＰＵ
１４  温度センサ
１５  電界効果トランジスタ（ＦＥＴ）
１６ａ、１６ｂ、１６ｃ、１６ｄ  整合回路
１７ａ、１７ｂ  カップリングコンデンサ
【図１】
2008219620.tif 000003
【図２】
2008219620.tif 000004
【図３】
2008219620.tif 000005
【図４】
2008219620.tif 000006
【図５】
2008219620.tif 000007
【図６】
2008219620.tif 000008
【図７】
2008219620.tif 000009
【図８】
2008219620.tif 000010
【図９】
2008219620.tif 000011
【図１０】
2008219620.tif 000012
【図１１】
2008219620.tif 000013
【図１２】
2008219620.tif 000014
【図１３】
2008219620.tif 000015
【図１４】
2008219620.tif 000016