(57)【要約】【課題】  電位勾配測定装置及び電子デバイスプロセス評価装置に関し、デバイス自身の静電気耐性と、そのスケールを考慮した電位勾配の閾値を設定することによって、電子デバイスプロセスの帯電評価の信頼性を向上させる。【解決手段】  測定対象物１の複数個所の電位を測定する電位測定手段２、電位測定手段２の検出信号により電位分布を求める電位分布検出手段、及び、電位測定手段２の検出信号により電位勾配を演算する電位勾配演算手段４とを設ける。【選択図】          図１
2008096129.tif 000002
【特許請求の範囲】
【請求項１】
測定対象物の複数個所の電位を測定する電位測定手段、前記電位測定手段の検出信号により電位分布を求める電位分布検出手段、及び、前記電位測定手段の検出信号により電位勾配を演算する電位勾配演算手段を有することを特徴とする電位勾配測定装置。
【請求項２】
上記電位勾配演算手段において、上記電位測定手段の検出信号出力を用いて、数値演算により差分出力を得ることを特徴とする請求項１記載の電位勾配測定装置。
【請求項３】
上記電位測定手段が、複数個の電位センサ素子からなる電位センサブロックからなり、上記電位勾配演算手段において、前記複数個の電位センサ素子の内の選択した２個の検出信号出力を差分回路で差分演算して出力することを特徴とする請求項１または２に記載の電位勾配測定装置。
【請求項４】
上記測定対象物に形成された電子デバイスの空間配置情報を基に、電位勾配を測定する領域を選定する手段を有することを特徴とする請求項１乃至３のいずれか１項に記載の電位勾配測定装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の電位勾配測定装置と、前記電位勾配測定装置により測定した電位勾配からプロセス異常を判定する異常判定手段を有することを特徴とする電子デバイスプロセス評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電位勾配測定装置及び電子デバイスプロセス評価装置に関するものであり、特に、薄膜磁気ヘッドや半導体集積回路装置等の電子デバイスの製造工程で用いるプロセス装置による静電気帯電を電子デバイスの特性に応じて評価するための構成に特徴のある電位勾配測定装置及び電子デバイスプロセス評価装置に関するものである。
【背景技術】
【０００２】
薄膜磁気ヘッドや半導体集積回路装置等の電子デバイスは年々微細化が進み、その静電気耐性はますます低下しており、そのため、電子デバイスの製造工程では静電気管理が重要となっている。
【０００３】
例えば、半導体集積回路装置の製造工程におけるプラズマエッチングやプラズマＣＶＤ等のプラズマ処理工程、イオン注入工程、或いは、薄膜磁気ヘッドの上部磁極をパターニングする際のイオンミリング工程等の荷電粒子を伴う製造プロセスにおいて、処理基板表面に電荷が蓄積されることが知られている。
【０００４】
このような処理基板表面の電荷の蓄積状態は個々のプロセス装置によって異なっており、且つ、個々のプロセス装置の調整状態にも依存するため、プロセス装置の状態を管理するためには、処理基板表面の全面における電荷の蓄積状態の把握が必要になる。
【０００５】
電子デバイスの製造プロセスにおける静電気の帯電状態を測定する手法として、電位センサの電極と電子デバイスを設けた基板との間の静電容量をエアギャップを介することによって非接触で測定することが知られている（例えば、特許文献１参照）。
【０００６】
また、電位センサ要素をアレイ状に配列した電位センサを用いて測定対象基板表面の電位を非接触で迅速に測定し、電位を所定の閾値で判定し、その分布をマップ表示するなどして解析することも提案されている。
【０００７】
図８参照  
図８は、従来の電位測定方法の一例の説明図であり、走査手段４２を用いて測定対象基板４１と電位センサアレイ４３とを相対的に走査させ、測定対象基板４１の表面の多数の測定点における静電位レベルを測定し、測定した静電位レベルを電位信号処理手段４４によってＡ／Ｄ変化し、Ａ／Ｄ変換した測定点ごとの電位分布を電位分布表示・記録手段４５に設けたディスプレイ等にマッピング表示したりあるいは記録している（例えば、特許文献２参照）。
【０００８】
図９参照  
図９は、測定した電位プロファイルであり、ここでは、ウェーハの１ラインについての測定結果をモデル的に示したものである。
【０００９】
このような電位測定は、製造プロセス内に電位センサを設置可能な場合は、ほぼリアルタイムに測定が可能である。
一方、製造プロセス内に電位センサを設置できない場合は、被測定物を製造プロセス装置に投入し、所定のプロセスを経た後に表面電位を測定する。
この場合は、被測定物の帯電電位を評価することにより、その製造プロセスの状態を評価することになる。
【００１０】
このような手法を、微小なデバイスを多数形成するウェーハに適用した場合、ウェーハ表面の電位分布や、局所的な電位を評価することができる。
【特許文献１】特開平１１−３３７６０２号公報
【特許文献２】特開平０７−０７２１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
一方、ウェーハ上の個々のデバイスに注目すると、電子デバイスは静電気管理の一環として、そのデバイス自身の静電気に対する耐性を静電気耐性（破壊）試験により評価することも一般に行われている。
【００１２】
例えば、静電気耐性試験の例としては、人体モデル、マシンモデル、デバイス帯電モデルなどの静電気放電モデル波形や、矩形パルス波形をストレス信号として印加する手法が知られている。
【００１３】
図１０参照  
図１０は、ウェーハ上に形成された電子デバイスの静電耐圧の説明図である。
一般に、電子デバイスには複数の電極が繋がれているが、説明を簡単にするため、ウェーハ５１全体のサイズに対して２〜５ｍｍの微小な間隔Ｌ〔ｍｍ〕で２つの電極５３，５４がデバイス５２に繋がっているとする。
【００１４】
上述の静電気試験においては、この２つの電極５３，５４間に複数レベルの電位差Ｅ〔Ｖ〕を与える試験の結果、デバイスの耐性がＥs 〔Ｖ〕であることが判明する。
この場合、電極のある微小な領域においてはＥs ／Ｌ〔Ｖ／ｍｍ〕の電位勾配ΔＥs がデバイスの静電気耐性と考えることができる。
【００１５】
なお、磁気ディスクヘッドを形成するウェーハは、プロセス装置内で帯電する要因があっても、ウェハ面に蓄積した電荷が素子にダメージを与えないように放電させる素子構造や材質に工夫がなされているが、製造プロセスの状態は必ずしも安定しないことがあり、プロセス装置内での帯電により素子が破壊されることもあるため、上述の静電気試験が必要になる。
【００１６】
しかしながら、上述の従来の技術では、図９に示すようにウェーハ表面の電位を知ることはできても電位勾配の概念がないため、デバイス個々の静電気耐性と関連させて評価することができないという問題があった。
【００１７】
したがって、本発明は、デバイス自身の静電気耐性と、そのスケールを考慮した電位勾配の閾値を設定することによって、電子デバイスプロセスの帯電評価の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【００１８】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号３は、電位信号処理手段である。
図１参照
上記の課題を解決するために、本発明は、電位勾配測定装置であって、測定対象物１の複数個所の電位を測定する電位測定手段２、電位測定手段２の検出信号により電位分布を求める電位分布検出手段、及び、電位測定手段２の検出信号により電位勾配を演算する電位勾配演算手段４を有することを特徴とする。
【００１９】
このように、従来の電位勾配測定装置に備わっている測定対象物１の複数個所の電位を測定する電位測定手段２に加えて、電位測定手段２の検出信号により電位分布を求める電位分布検出手段、及び、電位測定手段２の検出信号により電位勾配を演算する電位勾配演算手段４を設けることによって、測定対象物１の表面電位状態とデバイス個々の静電気耐性と関連させて評価することができる。
【００２０】
この場合、電位勾配演算手段４において、電位測定手段２の検出信号出力を用いて、数値演算により差分出力を得るようにすれば良く、従来の電位勾配測定装置の測定系を変更することなく電位勾配を求めることができる。
【００２１】
なお、このような電位測定手段２としては、電位センサが一次元アレイ状に配置された電位センサ素子アレイが典型的なものである。
【００２２】
また、電位測定手段２を、複数個の電位センサ素子からなる電位センサブロックから構成することによって、電位勾配演算手段４において、複数個の電位センサ素子の内の選択した２個の検出信号出力を差分回路で差分演算して出力することにより、任意の位置における電子勾配を迅速に求めることができる。
【００２３】
また、測定対象物１に形成された電子デバイスの空間配置情報を基に、電位勾配を測定する領域を選定する手段を有するが望ましく、それによって電子デバイスの２次元形状或いは３次元形状に基づいて任意の領域を選択的に測定することが可能になる。
【００２４】
また、電位勾配測定装置には、電位分布及び電位勾配とを記録する記録手段と、それを表示する表示手段を備えることが望ましく、それによって、電位分布及び電位勾配を任意の時に視覚情報として取り出すことができる。
【００２５】
上述の電位勾配測定装置に、測定した電位勾配からプロセス異常を判定する異常判定手段を付け加えることによって、電子デバイスプロセス評価装置を構成することができる。
【００２６】
この場合、異常判定手段における電位勾配の異常判定閾値を、異常判定対象物１に形成された電子デバイスの耐電圧をＥとし、電子デバイスに繋がる電極間の距離をＬとした場合に、Ｅ／Ｌに設定すれば良い。
【００２７】
また、電子デバイスプロセス評価を行う場合には、上述の電位勾配測定装置を用いて、異常判定対象物１のダミーとなるダミー基板を測定対象物１として電位勾配を測定し、測定結果に基づいてプロセス異常を判定すれば良い。
【００２８】
即ち、実デバイスを形成するウェハは、プロセス内で帯電する要因があっても、ウェハ面に蓄積した電荷が素子にダメージを与えないように放電させる素子構造や材質に工夫がなされているため、プロセス装置内で帯電したとしても、プロセス装置外に出した際には帯電した電荷が素子を破壊しないように放電され、プロセス装置の状態を実際のウェハから把握することは困難であるので、ダミー基板を用いることが必要になる。
【発明の効果】
【００２９】
本発明によれば、電位勾配を自動的に求めることにより、電子デバイスのスケールに応じた静電気耐性を基にした閾値を用いて帯電の影響を評価することが可能となり、その結果、電子デバイスの製造プロセスにおける静電気管理の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００３０】
本発明は、測定対象物の複数個所の電位を電位測定手段で測定し、電位測定手段の検出信号により電位分布を求めるとともに電位勾配を演算し、この電位分布及び電位勾配とを記録するとともに、それを表示手段で必要に応じて表示するものである。
【００３１】
また、測定した電位勾配から、電位勾配の異常判定閾値を異常判定対象物に形成された電子デバイスの耐電圧をＥとし、電子デバイスに繋がる電極間の距離をＬとした場合に、Ｅ／Ｌに設定した異常判定閾値によりプロセス異常を判定するものである。
【実施例１】
【００３２】
ここで、図２乃至図４を参照して、本発明の実施例１の電位勾配測定装置を説明する。  図２及び図３参照  
図２は、本発明の実施例１の電位勾配測定装置の概念的構成図であり、また、図３は本発明の実施例１の電位勾配測定装置の要部概略構成図であり、測定対象物であるダミーウェーハ１０の表面電位を非接触で測定する電位センサアレイ１１、ダミーウェーハを載置するとともに電位センサアレイ１１に対して走査するＸ−Ｙステージ１２、電位センサアレイ１１からの出力Ｅ1 〜Ｅn を処理して電位信号Ｓ1 〜Ｓn とする電位信号処理手段１３、電位信号処理手段１３からの電位信号Ｓ1 〜Ｓn に基づいてダミーウェーハ１０の表面の電位分布を記録するとともにディスプレイ上に表示する電位分布表示・記録手段１４、電位信号処理手段１３からの電位信号Ｓ1 〜Ｓn に基づいてダミーウェーハ１０の表面の電位勾配を演算する電位勾配演算手段１５、電位勾配演算手段１５からの電位勾配信号ΔＳ1,2 〜ΔＳn-1,n をダミーウェーハ１０の表面の電位勾配分布として記録するとともにディスプレイ上に表示する電位勾配表示・記録手段１６からなる。
【００３３】
この場合、電位センサアレイ１１における各電位センサ１１i のピッチは数ｍｍであり、例えば、３ｍｍであり、この電位センサアレイ１１によって、アレイの配列方向（例えば、Ｘ方向）の電位をＸ−Ｙステージ１２をＹ方向に走査しながら測定する。
なお、電位センサアレイ１１の長さが、ダミーウェーハ１０の径より短い場合にはＸ方向にも走査してダミーウェーハ１０の全面の電位を測定する。
【００３４】
なお、磁気ディスクヘッドを形成するウェーハ等は帯電しても徐々に電荷を逃がすことができるため、プロセス装置内で帯電したとしても、プロセス装置外に出した際には帯電した電荷が素子を破壊しないように放電されるため、プロセス装置の状態を実際のウェハから把握することは困難である。
【００３５】
そこで、磁気ディスクヘッド素子を形成する実際のウェーハと共に、あるいは個別に、帯電した電荷を逃がしにくいダミーウェーハ１０をプロセス装置に投入して、ダミーウェーハ１０の表面電位勾配により実際のウェーハへ及ぼす製造プロセス装置の状態を間接的に評価するものである。
【００３６】
図４参照  
図４は、測定した電位勾配プロファイルであり、ここでは、ダミーウェーハ１０上の１ラインについても測定結果をモデル的に示したものである。
この各位置における電位勾配は、上述の電位勾配信号ΔＳ1,2 〜ΔＳn-1,n をプロットしたものである。
【００３７】
ここで、電位勾配の良否判定に関わる閾値について説明する。
磁気ディスクヘッドの製造では、ウェーハ上に多数の微細な素子が形成されため、同種の複数の素子に対して２つの電極を経由して耐性試験を行い、複数の素子の耐性から平均レベルＥを求める。
一般に、同種の素子であれば静電気耐性は同等のレベルで安定している。
【００３８】
ここで、ダミーウェーハ１０の表面を測定した電位勾配と対応付けると、製造プロセス装置内で、素子に繋がる電極間Ｌ〔ｍｍ〕に生じる電位差が耐圧Ｅ〔Ｖ〕を超えた場合、素子が破壊すると考えら、この場合の電位勾配はＥ／Ｌ〔Ｖ／ｍｍ〕となり、したがって、素子破壊が生じる電位勾配ΔＥs は、
ΔＥs ＝Ｅ／Ｌ〔Ｖ／ｍｍ〕
となる。
【００３９】
そこで、図４においては、電位勾配データにおいて、危険レベルとする閾値を設定するにあたって、±ΔＥs 〔Ｖ／ｍｍ〕を電位勾配閾値として設定している。
【００４０】
このように、本発明の実施例１においては、電位勾配演算手段を設けているので、測定した電位分布からマニュアル操作によらずに自動的に電位勾配分布を取得することができ、この電位勾配分布を電位勾配表示・記録手段によって表示することによって、素子欠陥に繋がる以上電位勾配を迅速に把握することができる。
【実施例２】
【００４１】
ここで、図５を参照して、本発明の実施例２の電子デバイスプロセス評価装置を説明する。
図５参照  
図５は、本発明の実施例２の電子デバイスプロセス評価装置の概念的構成図であり、上記の実施例１の電位勾配測定装置に電位勾配判定手段を組み込んだものである。
【００４２】
即ち、この電子デバイスプロセス評価装置は、測定対象物であるダミーウェーハ１０の表面電位を非接触で測定する電位センサアレイ１１、ダミーウェーハを載置するとともに電位センサアレイ１１に対して走査するＸ−Ｙステージ１２、電位センサアレイ１１からの出力Ｅ1 〜Ｅn を処理して電位信号Ｓ1 〜Ｓn にする電位信号処理手段１３、電位信号処理手段１３からの電位信号Ｓ1 〜Ｓn に基づいてダミーウェーハ１０の表面の電位分布を記録するとともにディスプレイ上に表示する電位分布表示・記録手段１４、電位信号処理手段１３からの電位信号Ｓ1 〜Ｓn に基づいてダミーウェーハ１０の表面の電位勾配を演算する電位勾配演算手段１５、電位勾配演算手段１５からの電位勾配信号ΔＳ1,2 〜ΔＳn-1,n をダミーウェーハ１０の表面の電位勾配分布として記録するとともにディスプレイ上に表示する電位勾配表示・記録手段１６、及び、電位勾配演算手段１５からの電位勾配信号ΔＳ1,2 〜ΔＳn-1,n を電位勾配閾値電圧±Ｅs と比較してプロセス異常を判定するとともに電位勾配表示・記録手段１６へプロセス異常の発生を知らせる電位勾配判定手段１７からなる。
【００４３】
このように、本発明の実施例２においては、電位勾配判定手段１７を設けているので、電位センサアレイ１１でダミーウェーハ１０の表面電位を測定しただけで、素子破壊が生じる可能性があるプロセス異常を自動的に検知することができる。
【実施例３】
【００４４】
ここで、図６を参照して、本発明の実施例３の電位勾配測定装置を説明する。
図６参照  
図６は、本発明の実施例３の電位勾配測定装置装置の要部概略的構成図であり、測定対象物であるダミーウェーハ１０の表面電位を非接触で測定する電位センサ対２１、ダミーウェーハ１０を載置するとともに電位センサ対２１に対してＸ，Ｙ方向に走査するＸ−Ｙステージ２２、電位センサ対２１からの出力Ｅ1i, Ｅ2i（サフィックスのｉは、ダミーウェーハ１０上のｉ番目の位置におけるデータを意味する）を処理して電位信号Ｓ1i，Ｓ2iにする電位信号処理手段２３、電位信号処理手段２３からの電子信号Ｓ1i，Ｓ2iの差分ΔＳi を演算する差分演算手段２４、電位差信号ΔＳi から電位勾配ΔＳi ／Ｌを演算する電位勾配演算手段２５からなる。
なお、差分演算手段はハード的な差分演算回路でも、ソフト的な演算処理手段でも良い。
【００４５】
この場合、電位センサ対２１を構成する２つの電位センサ２１1 ，２１2 のピッチは、例えば電極間の距離等の評価したい距離Ｌ〔ｍｍ〕に設定するものであり、具体的には数ｍｍ、例えば、３ｍｍであり、この電位センサ対２１によって、ダミーウェーハ１０をＸ−Ｙステージ１２でＸ−Ｙ方向に走査しながらダミーウェーハ１０の表面の電位を測定する。
【００４６】
この場合、電位センサ対２１によって、ダミーウェーハ１０の全面の電位を測定しても良いし、ダミーウェーハ１０の２次元形状情報或いは３次元形状情報に基づいて特定の箇所のみを測定するようにしても良く、例えば、評価したい素子および電極が配置された領域のみを選択すると効率的である。
【００４７】
なお、図示は省略しているが、この場合も、電位分布表示・記録手段及び電位勾配表示・記録手段を備えており、また、電子デバイスプロセス評価装置を構成する場合には、電位勾配信号ΔＳi ／Ｌを電位勾配閾値電圧±Ｅs と比較してプロセス異常を判定するとともに電位勾配表示・記録手段へプロセス異常の発生を知らせる電位勾配判定手段を設ければ良い。
【実施例４】
【００４８】
ここで、図７を参照して、本発明の実施例４の電位勾配測定装置を説明する。
図７参照  
図７は、本発明の実施例４の電位勾配測定装置装置の要部概略的構成図であり、測定対象物であるダミーウェーハ１０の表面電位を非接触で測定する電位センサブロック３１、ダミーウェーハ１０を載置するとともに電位センサブロック３１に対してＸ，Ｙ方向に走査するＸ−Ｙステージ３２、電位センサブロック３１からの出力を処理して電位信号Ｓi ，Ｓj （ｉ＝１〜４、ｊ＝１〜４、ｉ≠ｊ）にする電位信号処理手段３３、電位信号処理手段３３からの電位信号Ｓi ，Ｓj の内の特定の２つの電位信号Ｓi ，Ｓj が入力され、その差分ΔＳijを演算する差分演算手段３４、電位差信号ΔＳijから電位勾配ΔＳij／Ｌを演算する電位勾配演算手段３５からなる。
なお、この場合も差分演算手段はハード的な差分演算回路でも、ソフト的な演算処理手段でも良い。
【００４９】
この場合、電位センサブロック３１は１次元配列された複数の電位センサ、ここでは、４つの電位センサ３１1 〜３１4 からなり、そのピッチは、数ｍｍ、例えば、３ｍｍであり、この電位センサブロック３１によって、ダミーウェーハ１０をＸ−Ｙステージ３２でＸ−Ｙ方向に走査しながらダミーウェーハ１０の表面の電位を測定する。
【００５０】
この場合、電位センサブロック３１によって、ダミーウェーハ１０の全面の電位を測定しても良いし、ダミーウェーハ１０の２次元形状情報或いは３次元形状情報に基づいて特定の箇所のみを測定するようにしても良く、例えば、評価したい素子および電極が配置された領域のみを選択すると効率的である。
【００５１】
そして、この実施例４においては、複数の電位センサ３１1 〜３１4 からの電位信号Ｓ1 〜Ｓ4 の内の評価対象となるでデバイスのサイズ、したがって、２つの電極の距離に応じた間隔に配置された特定の２つの電位センサの電位信号Ｓi ，Ｓj （ｉ＝１〜４、ｊ＝１〜４、ｉ≠ｊ）の差分ΔＳijを取るようにしているので、測定時間を短縮することができる。
【００５２】
なお、図示は省略しているが、この場合も、電位分布表示・記録手段及び電位勾配表示・記録手段を備えており、また、電子デバイスプロセス評価装置を構成する場合には、電位勾配信号ΔＳij／Ｌを電位勾配閾値電圧±Ｅs と比較してプロセス異常を判定するとともに電位勾配表示・記録手段へプロセス異常の発生を知らせる電位勾配判定手段を設ければ良い。
【００５３】
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が必要であり、例えば、上記の実施例１においてはライン状にＸ方向に１次元的に演算した勾配を求めているが、Ｙ方向も含めて２次元的な演算を行ってもよいものである。
【００５４】
また、ダミーウェーハ１０が特定の３次元構造を有する場合には、ダミーウェーハと電位センサとの間隔を一定にして測定する必要があるので、予め、ダミーウェーハの表面の凹凸等の３次元形状情報を取得しておき、この３次元形状情報に基づいて電位センサのＺ方向の位置を制御しながら測定することによって、精度の高い測定が可能になる。
【００５５】
ここで、再び図１を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図１参照  
（付記１）  測定対象物１の複数個所の電位を測定する電位測定手段２、前記電位測定手段２の検出信号により電位分布を求める電位分布検出手段、及び、前記電位測定手段２の検出信号により電位勾配を演算する電位勾配演算手段４を有することを特徴とする電位勾配測定装置。
（付記２）  上記電位勾配演算手段４において、上記電位測定手段２の検出信号出力を用いて、数値演算により差分出力を得ることを特徴とする付記１記載の電位勾配測定装置。
（付記３）  上記電位測定手段２が、一次元アレイ状に配置された電位センサ素子アレイからなることを特徴とする付記１または２に記載の電位勾配測定装置。
（付記４）  上記電位測定手段２が、複数個の電位センサ素子からなる電位センサブロックからなり、上記電位勾配演算手段４において、前記複数個の電位センサ素子の内の選択した２個の検出信号出力を差分回路で差分演算して出力することを特徴とする付記１または２に記載の電位勾配測定装置。
（付記５）  上記測定対象物１に形成された電子デバイスの空間配置情報を基に、電位勾配を測定する領域を選定する手段を有することを特徴とする付記１乃至４のいずれか１に記載の電位勾配測定装置。
（付記６）  上記電位分布検出手段により検出した電位分布と上記電位勾配演算手段４により検出した電位勾配とを記録する記録手段と、前記電位分布及び電位勾配を表示する表示手段を備えたことを特徴とする付記１乃至５のいずれか１に記載の電子勾配測定装置。
（付記７）  付記１乃至６のいずれか１に記載の電位勾配測定装置と、前記電位勾配測定装置により測定した電位勾配からプロセス異常を判定する異常判定手段を有することを特徴とする電子デバイスプロセス評価装置。
（付記８）  上記異常判定手段における電位勾配の異常判定閾値を、上記異常判定対象物に形成された電子デバイスの耐電圧をＥとし、前記電子デバイスに繋がる電極間の距離をＬとした場合に、Ｅ／Ｌに設定することを特徴とする付記７記載の電子デバイスプロセス評価装置。
（付記９）  付記１乃至６のいずれか１に記載の電位勾配測定装置を用いて、上記異常判定対象物のダミーとなるダミー基板を測定対象物１として電位勾配を測定し、測定結果に基づいてプロセス異常を判定することを特徴とする電子デバイスプロセス評価方法。
【産業上の利用可能性】
【００５６】
本発明の活用例としては、薄膜磁気ヘッドを形成するウェーハや半導体ウェーハのプラズマ処理工程やイオン処理工程に伴うプロセス評価への適用が典型的なものであるが、薄膜磁気ヘッドは半導体装置に限られるものではなく、強誘電体デバイスや超伝導デバイス等の各種の電子デバイスのプラズマ処理工程やイオン処理工程に伴うプロセス評価に適用されるものである。
【図面の簡単な説明】
【００５７】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の電位勾配測定装置の概念的構成図である。
【図３】本発明の実施例１の電位勾配測定装置の要部概略的構成図である。
【図４】測定した電位勾配プロファイルである。
【図５】本発明の実施例２の電子デバイスプロセス評価装置の概念的構成図である。
【図６】本発明の実施例３の電位勾配測定装置装置の要部概略的構成図である。
【図７】本発明の実施例４の電位勾配測定装置装置の要部概略的構成図である。
【図８】従来の電位測定方法の一例の説明図である。
【図９】測定した電位プロファイルである。
【図１０】ウェーハ上に形成された電子デバイスの静電耐圧の説明図である。
【符号の説明】
【００５８】
１  測定対象物
２  電位測定手段
３  電位信号処理手段
４  電位勾配演算手段
１０  ダミーウェーハ
１１  電位センサアレイ
１１i   電位センサ
１２  Ｘ−Ｙステージ
１３  電位信号処理手段
１４  電位分布表示・記録手段
１５  電位勾配演算手段
１６  電位勾配表示・記録手段
１７  電位勾配判定手段
２１  電位センサ対
２１1 ，２１2   電位センサ
２２  Ｘ−Ｙステージ
２３  電位信号処理手段
２４  差分演算手段
２５  電位勾配演算手段
３１  電位センサブロック
３２  Ｘ−Ｙステージ
３３  電位信号処理手段
３４  差分演算手段
３５  電位勾配演算手段
３１1 〜３１4   電位センサ
４１  測定対象基板
４２  走査手段
４３  電位センサアレイ
４４  電位信号処理手段
４５  電位分布表示・記録手段
５１  ウェーハ
５２  デバイス
５３  電極
５４  電極
【図１】
2008096129.tif 000003
【図２】
2008096129.tif 000004
【図３】
2008096129.tif 000005
【図４】
2008096129.tif 000006
【図５】
2008096129.tif 000007
【図６】
2008096129.tif 000008
【図７】
2008096129.tif 000009
【図８】
2008096129.tif 000010
【図９】
2008096129.tif 000011
【図１０】
2008096129.tif 000012