(57)【要約】      （修正有）【課題】従来のバネ内蔵式のプローブピンの代替を複雑な構造を持たず小型で尚且つ多くの信号の接続を実現する。【解決手段】１１の接触子を曲げて製作し１２の接触子固定基板に順番に等間隔に配置して１４の基板に固定している。接触子が等間隔に並んでいて尚且つ接触子の曲げている角度が同一の為、上下から圧力が加わった状態でも接触子同士が重なることが無く各信号間の短絡には至らない。本接触子を活用する事でバネ内蔵式のプローブピンの様な複雑な構造を持たない為小型で多数の信号を伝達することが可能となった。又バネ内蔵式のプローブピンに見られたプローブピン自身の接触抵抗も無くなった。【選択図】図５
2008096257.tif 000002
【特許請求の範囲】
【請求項１】
極めて細い接触子と基板のみの組合せで電気信号を伝達する事が可能なプローブピン。  
【請求項２】
接触子の形状を考案する事でバネを不要とする事が可能なプローブピン。
【請求項３】
請求項１と請求項２により内部の接触抵抗をなくした構造のプローブピン。
【請求項４】
請求項１と請求項２と請求項３により多くの電気信号などを一括で接続が可能な構造
とした接続治具。  
【発明の詳細な説明】
【技術分野】
【０００１】
本考案は一度に多くの電気信号などを伝達するプローブピンに関するものである。
【背景技術】
【０００２】
図１は半導体ウエハの電気試験装置の構成を示したものである。  ７の半導体ウエハ
の各信号は５のプローブカードの６の半導体ウエハ接触用針を通り４のバネ内蔵式の
プローブピンを用いた３の接続治具を介して２のテスタのパフォーマンスボードに接
続され更にパフォーマンスボードから１のＩＣテスタに接続されている。
【０００３】
図２は従来のバネ内蔵式のプローブピンの断面図である。  １０の接触子に圧力を与
えるため、９のバネが内蔵されている。  従い１０の接触子と８の信号伝達用ソケッ
ト間は少なからず接触抵抗が存在している。  又構造が複雑な為プローブピンの形態
も大きいものとなっている。  
【０００４】
図１の３の接続治具は図２の両端バネ内蔵式のプローブピンが設置されている治具で
プローブピンの一方は５のプローブカードに接触し、他方は２のパフォーマンスボー
ドに接触する構造となっている。  近年のデバイスの多ピン化及び多数個同時測定に
対応するためプローブピンの本数が多くなる傾向にあるがバネ内蔵式のプローブピン
は構造が複雑であり形態も大きいため多くのプローブピンを接続治具に設置する事が
困難になっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のバネ内蔵式のプローブピンの代替を複雑な構造を持たず小型で尚且つ多くの信
号の接続を実現することが解決する課題である。
【課題を解決するための手段】
【０００６】
図３は今回考案したプローブピンの構成図である。１１の接触子を曲げて製作し１２
の接触子固定基板に造られた１３の接触子設置用溝に順番に配置して１４の基板に固
定している。
【０００７】
図４は今回考案したプローブピンを横から見た外観図である。又図５は今回考案した
プローブピンを前面から見た外観図である。１４の基板の両側に接触子を配置するこ
とにより、小型で多くの接触子が設けられることとなる。
【０００８】
図６は図５の状態で上下から圧力を加えた外観図である。  接触子が等間隔に並んで
いて尚且つ接触子の曲げている角度が同一の為、上下から圧力が加わった状態でも接
触子同士が重なることが無く各信号間の短絡には至らない。 又１４のベース基板の
内層部に接地（ＧＮＤ）パタンを配置し、尚且つ接触子の並びを信号と接地（ＧＮＤ
)となる様に交互に配置することで各信号間の相互の影響を防ぐことも可能である。
【０００９】
図７は今回考案したプローブピンに使用する接触子の形状を変更した外観図である。
使用する環境により１６，１７，１８の様な各種形状の接触子を組み込むことが可能
である。  
【００１０】
図８は１１の接触子を２本づつ接近させて１５の接触子固定基板２に配置した場合の
構成図である。このように接触子を２本づつ接近させて配置することで２本の接触子
が同じ信号を伝達出来る構造となるためより接触抵抗を低減することも可能である。
【発明の効果】
【００１１】
本考案の接触子を活用する事でバネ内蔵式のプローブピンの様な複雑な構造を持たな
い為小型で多数の信号を伝達することが可能となった。  尚且つバネ内蔵式のプロー
ブピンに見られたプローブピン自身の接触抵抗も無くなった。
【発明を実施するための最良の形態】
【００１２】
本考案はＩＣテスタに接続される半導体ウエハ用プローブカードなどの被測定デバイ
スボードとＩＣテスタ間の接続治具に用いる事が最良の形態である。        
【実施例１】
【００１３】
図９は本考案のＩＣテスタに接続される半導体ウエハ用プローブカードなどの被測  
定デバイスボードとＩＣテスタ間の接続治具の一実施例を示す構成図である。  ７の
半導体ウエハの各信号は５のプローブカードの６の半導体ウエハ接触用針を通り１１
の本考案のプローブピンを用いた１９の接続治具を介して２のテスタのパフォーマン
スボードに接続され更にパフォーマンスボードから１のＩＣテスタに接続されること
となる。  従いデバイスとＩＣテスタ間で各信号のやり取りが可能となる。
【００１４】
図１０は図９で示す１９の接続治具を上から見た構成図である。１９の接続治具の筐
体に図４及び図５で示す今回考案したプローブピンを順序よく等間隔で挿入している。
【実施例２】
【００１５】
図１１は今回考案のプローブピンを重ねて使用した場合の外観図である。この構造と
することで小型で非常に多くの信号を一括で接続できるコネクタとしても使用可能で
ある。  
【産業上の利用可能性】
【００１６】
半導体ウエハ用プローブカードなどの被測定デバイスボードとＩＣテスタ間の接続治
具のみに係わらず、従来のバネ内蔵式のプローブピンが用いられた個所に利用可能で
ある。
【図面の簡単な説明】
【００１７】
【図１】従来の半導体テスト装置に用いられている信号伝達治具の構成図
【図２】従来のバネ内蔵式プローブピンの断面図
【図３】本考案のプローブピンの構成図
【図４】本考案のプローブピンの側面外観図
【図５】本考案のプローブピンの前面外観図
【図６】本考案のプローブピンに圧力を加えた場合の外観図
【図７】本考案のプローブピンに使用する接触子の形状を変更した外観図
【図８】本考案のプローブピンの接触抵抗をより低減できる構造とした構成図
【図９】本考案の一実施例を示す構成図
【図１０】本考案の一実施例を示す上面構成図
【図１１】本考案の一実施例を示す構成図
【符号の説明】
【００１８】
１ＩＣテスタ
２ＩＣテスタパフォーマンスボード
３バネ内蔵式のプローブピンを用いた接続治具
４バネ内蔵式プローブピン
５プローブカード
６半導体ウエハ接触用針
７半導体ウエハ
８バネ内蔵式プローブピンソケット
９バネ
１０接触子
１１本考案のプローブピン用接触子
１２接触子固定基板
１３接触子設置用溝
１４ベース基板
１５接触子固定基板２
１６他の形状の接触子２
１７他の形状の接触子３
１８他の形状の接触子４
１９本考案のプローブピンを用いた接続治具
【図１】
2008096257.tif 000003
【図２】
2008096257.tif 000004
【図３】
2008096257.tif 000005
【図４】
2008096257.tif 000006
【図５】
2008096257.tif 000007
【図６】
2008096257.tif 000008
【図７】
2008096257.tif 000009
【図８】
2008096257.tif 000010
【図９】
2008096257.tif 000011
【図１０】
2008096257.tif 000012
【図１１】
2008096257.tif 000013