(57)【要約】【課題】電気的、機械的機構等を設けなくても、同期通信中に、マスタおよびスレーブの機器未接続ポートへの機器接続およびノイズ印加によって発生するバスリセットによる同期通信の中断を未然に防止するＩＥＥＥ１３９４同期通信システムを提供する。【解決手段】マスタは同期通信開始前に機器未接続のポートを無効にし、マスタによる同期通信開始準備指令にて、全スレーブは機器未接続ポートを無効にし、マスタは機器未接続ポートが無効になった事を確認後、同期通信を行う。また、マスタによる同期通信停止指令にて、全スレーブは、全ポートを有効に設定し、マスタも全ポートを有効に設定する。【選択図】図１
2008245271.tif 000002
【特許請求の範囲】
【請求項１】
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信システムにおいて、
前記マスタおよび前記スレーブは、何れも自己のＩＥＥＥ１３９４ポートに機器が接続されているか否かを検出する機器接続ポート検出部と、前記ＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備えることを特徴とする同期通信システム。
【請求項２】
前記マスタの機器接続ポート検出部は、前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを検出する手段を備え、前記マスタの前記ポート制御部は、前記マスタの機器未接続ポートを無効に設定する手段、前記スレーブに同期通信開始準備指令と同期通信停止指令を送信する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を受信する手段を備え、
前記スレーブの機器接続ポート検出部は、前記同期通信開始準備指令を受信すると前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを検出する手段を備え、前記スレーブのポート制御部は、検出された前記スレーブの機器未接続ポートを無効に設定する手段、前記同期通信停止指令を受信すると前記スレーブの前記ＩＥＥＥ１３９４ポートを全て有効に設定する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を送信する手段を備えることを特徴とする請求項１に記載の同期通信システム。
【請求項３】
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信システムにおいて、
前記マスタおよび前記スレーブは、何れも自己のＩＥＥＥ１３９４ポートを有効または無効に設定するためのポート制御データがあらかじめ格納された不揮発メモリと、前記ポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備えることを特徴とする同期通信システム。
【請求項４】
前記マスタの前記ポート制御部は、前記マスタのポート制御データに基いて前記マスタの前記ＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定する手段、前記スレーブに同期通信開始準備指令と同期通信停止指令を送信する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を受信する手段を備え、
前記スレーブのポート制御部は前記同期通信開始準備指令を受信すると、前記スレーブのポート制御データに基いて前記スレーブの前記ＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定する手段、前記同期通信停止指令を受信すると前記スレーブの前記ＩＥＥＥ１３９４ポートを全て有効に設定する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を送信する手段を備えることを特徴とする請求項３に記載の同期通信システム。
【請求項５】
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信システムにおいて、
前記マスタは、前記マスタおよび前記スレーブの前記ＩＥＥＥ１３９４ポートを有効または無効に設定するためのポート制御データがあらかじめ格納された不揮発メモリと、前記ポート制御データのうち前記マスタのポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備え、
前記スレーブは、前記ポート制御データのうち前記スレーブのポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備えることを特徴とする同期通信システム。
【請求項６】
前記マスタのポート制御部は、前記ポート制御データのうち前記マスタのポート制御データに基いて前記マスタのＩＥＥＥ１３９４ポートを有効または無効に設定する手段と、前記スレーブへ前記ポート制御データのうち該スレーブのポート制御データを送信する手段を備え、
前記スレーブのポート制御部は、前記マスタから自己のポート制御データを受信する手段と、前記受信した自己のポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定する手段を備えることを特徴とする請求項５に記載の同期通信システム。
【請求項７】
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信方法において、
前記マスタは、前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない前記マスタの機器未接続ポートを検出し、前記マスタの機器未接続ポートを無効に設定し、前記スレーブに対して同期通信開始準備指令を送信し、前記同期通信開始準備指令に対する応答を受信し、前記同期通信を開始し、前記同期通信を終了するときは前記スレーブに同期通信停止指令を送信し、前記同期通信停止指令に対する応答を受信し、前記同期通信を終了し、前記マスタの機器未接続ポートを有効に設定し、
前記スレーブは、前記同期通信開始準備指令を受信した後、前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを検出し、該機器未接続ポートを無効に設定し、前記同期通信開始準備指令に対する応答を送信し、前記同期通信を開始し、前記マスタから同期通信停止指令を受信すると自己のＩＥＥＥ１３９４ポートを全て有効に設定し、前記同期通信停止指令に対する応答を前記マスタへ送信し、前記同期通信を終了することを特徴とする同期通信方法。
【請求項８】
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信方法において、
前記マスタは、前記マスタのポート制御データに基いて前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記スレーブに対して同期通信開始準備指令を送信し、前記同期通信開始準備指令に対する応答を受信し、前記同期通信を開始し、前記同期通信を終了するときは前記スレーブに同期通信停止指令を送信し、前記同期通信停止指令に対する応答を受信し、前記同期通信を終了し、前記マスタの機器未接続ポートを有効に設定し、
前記スレーブは、前記同期通信開始準備指令を受信した後、前記スレーブのポート制御データに基いて前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記同期通信開始準備指令に対する応答を送信し、前記同期通信を開始し、前記マスタから同期通信停止指令を受信すると自己のＩＥＥＥ１３９４ポートを全て有効に設定し、前記同期通信停止指令に対する応答を前記マスタへ送信し、前記同期通信を終了することを特徴とする同期通信方法。
【請求項９】
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信方法において、
前記マスタは、前記マスタおよび前記スレーブのポート制御データのうち前記マスタのポート制御データに基いて前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記スレーブに前記ポート制御データのうち前記スレーブのポート制御データを送信し、前記スレーブに同期通信開始準備指令を送信し、前記同期通信開始準備指令に対する応答を受信し、前記同期通信を開始し、前記同期通信を終了するときは前記スレーブに同期通信停止指令を送信し、前記同期通信停止指令に対する応答を受信し、前記同期通信を終了し、前記マスタの機器未接続ポートを有効に設定し、
前記スレーブは、前記スレーブのポート制御データを受信し、前記同期通信開始準備指令を受信した後、前記スレーブのポート制御データに基いて前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記同期通信開始準備指令に対する応答を送信し、前記同期通信を開始し、前記同期通信停止指令を受信すると自己のＩＥＥＥ１３９４ポートを全て有効に設定し、前記同期通信停止指令に対する応答を前記マスタへ送信し、前記同期通信を終了することを特徴とする同期通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＥＥＥ１３９４ネットワークを使用したマスタとスレーブの同期通信システムおよび同期通信方式に関する。
【背景技術】
【０００２】
一般に製造装置では、ＰＬＣやパソコンなどの制御機器をマスタとして、複数台のセンサ、リレー、モータなどのスレーブ機器が周期的にマスタと制御データの交換を行う。制御データの交換は定周期で行われるため、帯域が保証された通信手段が採用される。中でも、工作機械やマウンタなどのモーション制御システムでは、マスタであるモーションコントローラが、通信を介してスレーブ機器と制御ループを組むため、揺らぎのない通信周期での制御データの交換が実現可能な同期通信手段が要求される。
帯域保証のある、高速な汎用ネットワークの一つに、パソコンやＡＶ機器などで一般的なＩＥＥＥ１３９４がある。ＩＥＥＥ１３９４には、アイソクロナス・リソース・マネージャ(ＩＲＭ)により、帯域およびチャネル(以下、両方を合わせて、アイソクロナスリソースと呼ぶ)が管理されるアイソクロナス通信があり、１２５μsのアイソクロナスサイクル毎にアイソクロナスパケットの送信を行うことができる。
【０００３】
ＩＥＥＥ１３９４のアイソクロナス通信を応用して同期通信を行う例としてアイソクロナスサイクルの整数倍を制御周期として、制御周期毎に、マスタが制御対象のスレーブと順に制御データの授受を行うことで、マスタとスレーブの同期通信システムが構築できるようにする技術が開示されている（特許文献１参照）。
【０００４】
ところで、ＩＥＥＥ１３９４には接続された機器を動作中のまま抜き差しできるホットプラグ機能がある。機器の抜き差しがあるとバスリセットと呼ばれるＩＥＥＥ１３９４ネットワークの初期化処理が実行されるが、この処理はネットワーク構成確定後のアイソクロナス通信中でも、機器の抜き差しがあると例外なく実行される。この処理が起動されるとアイソクロナス通信は停止する。
【０００５】
製造装置の場合、稼動中に機器構成は変更しないため、バスリセットを伴うホットプラグ機能は必要ないが、振動によるコネクタの接触不良でネットワーク構成が変化したと判断されバスリセットが発生してしまう場合がある。バスリセットが発生すると前述通り通信停止するだけでなく復旧にはアイソクロナスリソースを取得し直す必要があり、アイソクロナス通信が復旧するまでの間、マスタ機器はスレーブ機器を制御不能となり、製造装置としては致命的な問題となりえる。
【０００６】
例として、アイソクロナス通信中にバスリセットが発生した場合について以下に説明する。図１４のように、アイソクロナスサイクル毎にマスタが4つのスレーブと順に制御データを授受している場合、通常時は、第一のアイソクロナスサイクルでマスタから１つ目のスレーブ１への指令データＣ１−１と、スレーブ１からマスタへの応答データＲ１−１が授受され、第二のアイソクロナスサイクルではマスタから２つ目のスレーブ２への指令データＣ１−２と、スレーブ２からマスタへの応答データＲ１−２が授受され、同様に第三、第四のアイソクロナスサイクルでマスタとスレーブ３、４の制御データの授受が行われる。
この４つのアイソクロナスサイクルで１ｍｓの制御周期が構成され、この制御周期での動作を繰り返す。つまり、第二の制御周期である第五から第八のアイソクロナスサイクルでマスタとスレーブが指令データＣ２−ｎ、応答データＲ２−ｎ（ｎ＝１，２，３，４）の授受を行い、第三の制御周期である第九から第十二のアイソクロナスサイクルでマスタとスレーブが指令データＣ３−ｎ、応答データＲ３−ｎ（ｎ＝１，２，３，４）の授受を行い、以降も同様にして指令データと応答データの授受を行う。
しかし、バスリセット発生時の図が示すように、第五のアイソクロナスサイクル中にバスリセットが発生すると、通信が中断される。本例では第六、第七のアイソクロナスサイクルに割り当てられていた、制御データＣ２−２、Ｒ２−２、Ｃ２−３、Ｒ２−３の授受の失敗を示す。
本例では、バスリセット発生から復旧まで２アイソクロナスサイクル要する例を挙げたが、２アイソクロナスサイクルに留まるとは限らない。また、再開にはアイソクロナスリソースの取得が必要となる。
【０００７】
以下に、バスリセット後の各機器におけるアイソクロナス通信が再開されるまでの処理について説明する。
バスリセット信号が各機器に伝搬すると、各機器はバスリセットが検出された時点でパケットの送信を停止し、バスの初期化が行われる。自己認識パケットが送信され各機器のノードＩＤが確定すると、アイソクロナスリソースの取得、サイクルスタートパケットによる同期を経てアイソクロナス送信が再開される。
アイソクロナス通信に関する資源（アイソクロナスリソース）の管理は、アイソクロナス・リソース・マネージャ（ＩＲＭ）が行っており、アイソクロナス通信のリソースであるチャンネルと帯域の管理を行っている。
ＩＥＥＥ１３９４規格（非特許文献１参照）によれば、アイソクロナス通信対応ノードはＩＲＭに対して帯域幅とチャンネル（ｃｈａｎｎｅｌ）の割当てを要求して獲得し、データ送信時に調停（アービトレーション）を行い、バス使用の権利を獲得したノードがアイソクロナスパケットを送信するようになっている。
【０００８】
図１６にアイソクロナスリソース取得を実施するＩＥＥＥ１３９４機器の構成を示す。図において、１６１はＩＲＭ、１６２は１３９４機器、１６３はＩＥＥＥ１３９４ケーブル、１６１１，１６２１はＣＰＵ、１６１２，１６２２はＬｉｎｋチップ、１６１３，１６２３はＰｈｙチップ、１６１４はＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタ、１６１５はＣＨＡＮＮＮＥＬＳ＿ＡＶＡＩＬＡＢＬＥレジスタ、１６２４はアイソクロナスリソース記憶部である。
ＩＲＭには、チャンネルを管理するＣＨＡＮＮＥＬ＿ＡＶＡＩＬＡＢＬＥレジスタと、バスバンド幅を管理するＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタがある。ＩＲＭ以外の機器は、アイソクロナス通信を行うに先立って、上記のレジスタにアクセスし、バス使用の権利を獲得する。
ＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタは、シリアルバス依存アドレス空間の始まりからオフセット２２０ｈにマップされ、ＣＨＡＮＮＥＬ＿ＡＶＡＩＬＡＢＬＥレジスタはオフセット２２４ｈにマップされている。
【０００９】
図２に、ＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタと、ＣＨＡＮＮＥＬＳ＿ＡＶＡＩＬＡＢＬＥレジスタのフォーマットを示す。
ＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタのｂｗ＿ｒｅｍａｉｎｉｎｇフィールドは、現在割当てに使うことのできるアイソクロナス通信の帯域幅の量を表している。この帯域幅の量は帯域割当て単位と呼ばれる時間によって表され、１単位はＳ１６００のデータレートで１ｑｕａｄｌｅｔ（＝３２ビット）のデータを送信するのに要する時間（約２０ｎｓ）に相当する。初期値である４９１５は１００μｓになる。したがって、１３９４機器がＩＲＭにアクセスして帯域を取得するたびに、最大４９１５から取得された帯域の分だけ減っていくことになる。
また、ＣＨＡＮＮＥＬ＿ＡＶＡＩＬＡＢＬＥレジスタ（全６４ビット）は、一つのビットが一つのチャンネル番号に対応しており、ｃｈ０〜ｃｈ６３までを割当てることができる。初期状態では全てのビットが１になっており、１３９４機器がチャンネルを取得する度に、そのチャンネル番号に相当するビットがゼロになる。
ＩＲＭ以外の１３９４機器がＩＲＭのリソースを取得する際にはロックトランザクションと呼ばれる方式で行われる。
【００１０】
図１７に従来のＩＥＥＥ１３９４機器間のアイソクロナスリソース取得処理シーケンス図を示す。
はじめにステップ１２０１においてＩＥＥＥ１３９４ネットワークでバスリセットが発生すると、ＩＥＥＥ１３９４ネットワークの初期化が行われ、ステップ１２０２において各機器は自己識別パケットを発行し、各ノードにノードＩＤが割当てられる。たとえば、ＩＲＭのノードＩＤが１、１３９４機器のノードＩＤが０に決定したとする（ステップ１２０３〜１２０４）。
まず１３９４機器が帯域を取得する場合、ステップ１２０５において、ＩＲＭのＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタの値を読み出したあと、ロックトランザクションの一つであるＬｏｃｋＲｅｑｕｓｔパケットのａｒｇ＿ｖａｌｕｅに読み出した値をセットし、希望の帯域幅だけ減らした値をｄａｔａ＿ｖａｌｕｅにセットし、拡張トランザクションコードにｃｏｍｐａｒｅ＿ｓｗａｐを指定してＩＲＭに対して送信する（ステップ１２０６）。ＩＲＭからのＬｏｃｋ応答のｒｃｏｄｅがｒｅｓｐ＿ｃｏｍｐｌｅｔｅであれば帯域幅の獲得に成功したことになる。帯域を獲得した１３９４機器は、アイソクロナスリソース記憶部２４に帯域情報を格納し、アイソクロナス通信時にはこのアイソクロナスリソース記憶部２４を参照してアイソクロナスパケットを送信する。
【００１１】
ただし、あるノードがＬｏｃｋＲｅｑｕｅｓｔを送る前に他のノードがＬｏｃｋＲｅｑｕｅｓｔによりＩＲＭのリソースレジスタの値を変えてしまった場合、あとから送信されたＬｏｃｋＲｅｑｕｅｓｔのａｒｇ＿ｖａｌｕｅとＩＲＭのレジスタ値が一致しなくなるため、ＩＲＭからｒｃｏｄｅがｒｅｓｐ＿ｃｏｍｐｌｅｔｅ以外の応答が返る。この場合は、応答データにｏｌｄ＿ｖａｌｕｅとしてレジスタの現在値が格納されているため、ｏｌｄ＿ｖａｌｕｅをａｒｇ＿ｖａｌｕｅに設定しなおして再度ＬｏｃｋＲｅｑｕｓｔを実行する。以上のような手順をとるため、同じリソースを複数のノードが重複して獲得するようなことは起こらない。１３９４機器がチャンネルを取得する場合も同様に行う（ステップ１２０８〜１２１０）。
バスリセットが発生すると、以上の処理が発生するため、アイソクロナス通信を再開するためには時間がかかる。
【００１２】
製造装置の場合、通常、機器構成は変更しないため、アイソクロナス通信中に接続機器の抜き差しを行う必要はないが、誤って機器未接続ポートに機器を接続することによりバスリセットが発生したり、またＩＥＥＥ１３９４ａでは、ポート端子ＴＰＡおよびＴＰＢに印加されているバイアス電圧の変化でネットワーク構成の変化を検出するため、機器未接続ポートへのノイズにより、ネットワーク構成の変化と誤認識して、バスリセットが発生したりする。バスリセットが発生すると、各機器がアイソクロナスリソースを取得し直し、アイソクロナス通信が復旧するまでの間、マスタはスレーブを制御できなくなり、また、スレーブの情報も読み出すことができなくなるため、致命的な問題となる。
【００１３】
これを解決する技術がいくつか公開されている。例えば特許文献２に記載された発明は、データ通信が行われていることを検出した場合に、ソケットへのプラグの挿抜を阻止してそのソケットとプラグの電気的な接続又は非接続をロックし、データ通信を検出しない場合に、ソケットへのプラグの挿抜を許可してそのソケットとプラグの電気的な接続又は非接続をアンロックするものである。
以下、図１５に従って、その動作等を説明する。
ロック・アンロック装置１５０４は、データ通信検出装置１５０５によって、ロック・アンロックが制御される。データ通信検出装置１５０５はリンク層ＩＣ１５０１からデータが供給されて、ネットワーク内にデータ通信中のノードが存在するか否かを検出するようになっている。データ通信検出装置１５０５は、ネットワーク内にデータ通信中のノードが存在する場合には、ロックを指示するロック制御信号を出力し、存在しない場合にはアンロックを指示するアンロック制御信号を出力する。ロック・アンロック装置１５０４は、ロック制御信号が入力されると、ソケット１５０３へのプラグ１５０６の挿抜が阻止され、ソケット１５０３とプラグ１５０６の電気的な接続又は非接続がロックされる。アンロック信号が入力されると、その挿抜が許可され、その電気的な接続又は非接続がアンロックされる。
【００１４】
例えば特許文献３に記載された発明は、ポートに電力を供給するか否かを制御するスイッチを設けて、同期通信を行わないポートに電力を供給しないように制御することによりそのポートを停止状態に設定するものである。
あるいは、ポートに接続される信号線に直列にスイッチを設けて、そのスイッチをＯＦＦ状態に制御することによって、信号線が接続されていない状態と同じ効果を得るようにしたものもある。
【特許文献１】特開２００５−２２９１４２号公報（図２、図３）
【特許文献２】特開平１０−５５２３２号公報（図１）
【特許文献３】特開２００４−１３５１５６号公報（図４、図５）
【非特許文献１】IEEE Std 1394-1995, IEEE Standard for a High Performance Serial Bus
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来技術では、ソケット１５０３にプラグ１５０６の接続を物理的にロック・アンロックする電気的および機械的な機構を備えなければならないという問題があった。また、ポートへ電力を供給するか否かを制御するスイッチあるいはポートに信号線を接続するか否かを制御するスイッチを設けなければならないという問題があった。
【００１６】
本発明はこのような問題点に鑑みてなされたものであり、上記のような電気的、機械的機構やスイッチを設けなくても、機器未接続ポートへの機器接続がバスリセットを発生してデータ通信を中断させることのないようなＩＥＥＥ１３９４同期通信システムおよび同期通信方式を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記問題を解決するため、本発明は、次のようにしたのである。
請求項１に記載の発明は、１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信システムにおいて、
前記マスタおよび前記スレーブは、何れも自己のＩＥＥＥ１３９４ポートに機器が接続されているか否かを検出する機器接続ポート検出部と、前記ＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備えることを特徴とするものである。
【００１８】
請求項２に記載の発明は、請求項１に記載の発明において、前記マスタの機器接続ポート検出部が、前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを検出する手段を備え、前記マスタの前記ポート制御部は、前記マスタの機器未接続ポートを無効に設定する手段、前記スレーブに同期通信開始準備指令と同期通信停止指令を送信する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を受信する手段を備え、
前記スレーブの機器接続ポート検出部は、前記同期通信開始準備指令を受信すると前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを検出する手段を備え、前記スレーブのポート制御部は、検出された前記スレーブの機器未接続ポートを無効に設定する手段、前記同期通信停止指令を受信すると前記スレーブの前記ＩＥＥＥ１３９４ポートを全て有効に設定する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を送信する手段を備えることを特徴とするものである。
【００１９】
請求項３に記載の発明は、１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信システムにおいて、
前記マスタおよび前記スレーブは、何れも自己のＩＥＥＥ１３９４ポートを有効または無効に設定するためのポート制御データがあらかじめ格納された不揮発メモリと、前記ポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備えることを特徴とするものである。
【００２０】
請求項４に記載の発明は、請求項３に記載の発明において、前記マスタの前記ポート制御部が、前記マスタのポート制御データに基いて前記マスタの前記ＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定する手段、前記スレーブに同期通信開始準備指令と同期通信停止指令を送信する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を受信する手段を備え、
前記スレーブのポート制御部は前記同期通信開始準備指令を受信すると、前記スレーブのポート制御データに基いて前記スレーブの前記ＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定する手段、前記同期通信停止指令を受信すると前記スレーブの前記ＩＥＥＥ１３９４ポートを全て有効に設定する手段および前記同期通信開始準備指令と前記同期通信停止指令に対する応答を送信する手段を備えることを特徴とするものである。
【００２１】
請求項５に記載の発明は、
１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信システムにおいて、
前記マスタは、前記マスタおよび前記スレーブの前記ＩＥＥＥ１３９４ポートを有効または無効に設定するためのポート制御データがあらかじめ格納された不揮発メモリと、前記ポート制御データのうち前記マスタのポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備え、
前記スレーブは、前記ポート制御データのうち前記スレーブのポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定するポート制御部を備えることを特徴とするものである。
【００２２】
請求項６に記載の発明は、請求項５に記載の発明において、前記マスタのポート制御部が、前記ポート制御データのうち前記マスタのポート制御データに基いて前記マスタのＩＥＥＥ１３９４ポートを有効または無効に設定する手段と、前記スレーブへ前記ポート制御データのうち該スレーブのポート制御データを送信する手段を備え、
前記スレーブのポート制御部は、前記マスタから自己のポート制御データを受信する手段と、前記受信した自己のポート制御データに基いて自己のＩＥＥＥ１３９４ポートを有効または無効に設定する手段を備えることを特徴とするものである。
【００２３】
請求項７に記載の発明は、１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信方法において、
前記マスタは、前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない前記マスタの機器未接続ポートを検出し、前記マスタの機器未接続ポートを無効に設定し、前記スレーブに対して同期通信開始準備指令を送信し、前記同期通信開始準備指令に対する応答を受信し、前記同期通信を開始し、前記同期通信を終了するときは前記スレーブに同期通信停止指令を送信し、前記同期通信停止指令に対する応答を受信し、前記同期通信を終了し、前記マスタの機器未接続ポートを有効に設定し、
前記スレーブは、前記同期通信開始準備指令を受信した後、前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを検出し、該機器未接続ポートを無効に設定し、前記同期通信開始準備指令に対する応答を送信し、前記同期通信を開始し、前記マスタから同期通信停止指令を受信すると自己のＩＥＥＥ１３９４ポートを全て有効に設定し、前記同期通信停止指令に対する応答を前記マスタへ送信し、前記同期通信を終了することを特徴とするものである。
【００２４】
請求項８に記載の発明は、１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信方法において、
前記マスタは、前記マスタのポート制御データに基いて前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記スレーブに対して同期通信開始準備指令を送信し、前記同期通信開始準備指令に対する応答を受信し、前記同期通信を開始し、前記同期通信を終了するときは前記スレーブに同期通信停止指令を送信し、前記同期通信停止指令に対する応答を受信し、前記同期通信を終了し、前記マスタの機器未接続ポートを有効に設定し、
前記スレーブは、前記同期通信開始準備指令を受信した後、前記スレーブのポート制御データに基いて前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記同期通信開始準備指令に対する応答を送信し、前記同期通信を開始し、前記マスタから同期通信停止指令を受信すると自己のＩＥＥＥ１３９４ポートを全て有効に設定し、前記同期通信停止指令に対する応答を前記マスタへ送信し、前記同期通信を終了することを特徴とするものである。
【００２５】
請求項９に記載の発明は、１局のマスタと１局以上のスレーブがＩＥＥＥ１３９４ネットワーク上に接続され、アイソクロナスサイクルの整数倍の制御周期に同期して、前記マスタと前記スレーブが通信する同期通信方法において、
前記マスタは、前記マスタおよび前記スレーブのポート制御データのうち前記マスタのポート制御データに基いて前記マスタのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記スレーブに前記ポート制御データのうち前記スレーブのポート制御データを送信し、前記スレーブに同期通信開始準備指令を送信し、前記同期通信開始準備指令に対する応答を受信し、前記同期通信を開始し、前記同期通信を終了するときは前記スレーブに同期通信停止指令を送信し、前記同期通信停止指令に対する応答を受信し、前記同期通信を終了し、前記マスタの機器未接続ポートを有効に設定し、
前記スレーブは、前記スレーブのポート制御データを受信し、前記同期通信開始準備指令を受信した後、前記スレーブのポート制御データに基いて前記スレーブのＩＥＥＥ１３９４ポートに機器が接続されていない機器未接続ポートを無効に設定し、前記同期通信開始準備指令に対する応答を送信し、前記同期通信を開始し、前記同期通信停止指令を受信すると自己のＩＥＥＥ１３９４ポートを全て有効に設定し、前記同期通信停止指令に対する応答を前記マスタへ送信し、前記同期通信を終了することを特徴とするものである。
【発明の効果】
【００２６】
本発明によると、電気的、機械的機構等を設けなくても、ネットワーク上のマスタおよびスレーブが同期通信中に、機器未接続ポートへの機器接続によって発生するバスリセットによる同期通信の中断を未然に防止するＩＥＥＥ１３９４同期通信システムを提供することができる。かつ、マスタおよびスレーブの同期通信が停止中であれば、エンジニアリングツール等の機器を、従来通り接続や離脱させることができる。
また、機器未接続ポートへ印加したノイズによるバスリセット発生を抑制することができる。
【００２７】
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００２９】
図１は、本発明の第一の実施例を示すマスタ・スレーブ同期通信システムの構成図である。本実施例では、ＰＨＹについてはＩＥＥＥ１３９４ｂ−２００２に基づいて説明する。また、ＬＩＮＫについては、１３９４  Ｏｐｅｎ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ  Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｌｅａｓｅ１．１に基づいて説明する。
【００３０】
図１において、１はマスタ、２ｉはスレーブ、３ｉは機器接続ポート検出部、４ｉはポート制御部、５ｉはＬＩＮＫ、６ｉはＰＨＹ、６１ｉはポートＡ、６２ｉはポートＢである。マスタ１およびスレーブ２ｉは８のＩＥＥＥ１３９４ケーブルを介して接続している。なお、ｉ＝１，２，・・・である。
【００３１】
ここで、機器接続ポート検出部３ｉは、ＬＩＮＫ５ｉのレジスタを介して、ＰＨＹ６ｉのレジスタをアクセスすることによってポートＡ６１ｉ、ポートＢ６２ｉの機器接続状態を検出し、ポート制御部４ｉは、ＬＩＮＫ５ｉのレジスタを介して、ＰＨＹ６ｉのレジスタをアクセスすることによってポートＡ６１ｉ、ポートＢ６２ｉの有効／無効を設定する。また、ＰＨＹ６ｉのポート数は３個以上のものもあるが、ここでは２個の例として記載する。
【００３２】
図３は、ＩＥＥＥ１３９４ｂ−２００２にて規定されているＰＨＹ ｒｅｇｉｓｔｅｒ ｍａｐで、アクセスしたいポートを指定する。３０１はＰｏｒｔ＿ｓｅｌｅｃｔフィールドである。
【００３３】
図４は、ＩＥＥＥ１３９４ｂ−２００２にて規定されているＰｏｒｔ Ｓｔａｔｕｓ ｐａｇｅで、ポートの機器接続状態および、ポートの有効／無効の状態を示し、ポートの有効／無効設定を行う。４０１はＣｏｎｎｅｃｔｅｄフィールド、４０２はＤｉｓａｂｌｅｄフィールドである。
【００３４】
図５は１３９４  Ｏｐｅｎ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ  Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｌｅａｓｅ１．１にて規定されているＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒで、ＣＰＵ（不図示）がＰＨＹレジスタをアクセスする際に使用する。５０１はｒｄＤｏｎｅフィールド、５０２はｒｄＡｄｄｒフィールド、５０３はｒｄＤａｔａフィールド、５０４はｒｄＲｅｇフィールド、５０５はｗｒＲｅｇフィールド、５０６はｒｅｇＡｄｄｒフィールド、５０７はｗｒＤａｔａフィールドである。
図３〜図５に示すレジスタの操作方法については図９〜図１１の動作フローの中で説明する。
【００３５】
図６は、本発明のマスタを起動すると実行される、マスタ同期通信処理の流れを示すフローチャートである。
まず、Ｓ６０００で、マスタは、ポートが機器と接続されているか否かを検出する。次にＳ６００１で、Ｓ６０００にて取得したデータの値からポートが機器と接続されているか否かを判定し、ポートが機器と接続されていない場合はＳ６００２のポート無効処理を実行する。ポートが機器と接続されている場合はそのままループの先頭へ戻る。以上のＳ６０００〜Ｓ６００２の処理をポート数分繰り返し、未接続ポートを無効とする。なお、各ポートの初期状態は有効である。
次にＳ６００３でスレーブに同期通信開始準備指令を送信する。この指令の送信はＡｓｙｎｃｈｒｏｎｏｕｓ通信を使用する。Ｓ６００４でＡｓｙｎｃｈｒｏｎｏｕｓ通信の正常応答を受信することでスレーブの同期通信開始準備完了を確認する。以上のＳ６００３〜Ｓ６００４の処理をスレーブ数分繰り返し、全スレーブと同期通信開始の準備が完了する。スレーブ数はネットワーク上の全てのノードに対して読み出した、コンフィグレーションＲＯＭに含まれるＥＵＩ−６４（Ｅｘｔｅｎｄｅｄ  Ｕｎｉｑｕｅ  Ｉｄｅｎｔｉｆｅｒ、拡張固有識別子、６４ビット）により、制御対象と判別したノード数となる。また全ノード数は、ＩＥＥＥ１３９４通信機能により標準的に備わっているノード数の読み出し機能によって得られる。
Ｓ６００５でマスタとスレーブがＩｓｏｃｈｒｏｎｏｕｓ通信を使って同期通信を開始し、制御データの授受を実行し、製造装置の制御を開始する。
同期通信を停止する際は、Ｓ６００６でスレーブに対し、同期通信停止指令を送信し、Ｓ６００７で完了を確認する。これもＳ６００３〜Ｓ６００４と同様Ａｓｙｎｃｈｒｏｎｏｕｓ通信を使用する。以上Ｓ６００６〜Ｓ６００７の処理をスレーブ数分繰り返し、全スレーブと同期通信停止が完了し、Ｓ６００８で同期通信終了する。
その後Ｓ６００９でポート有効処理をポート数分繰り返し、全てのポートを有効とする。
【００３６】
図７は、本発明のスレーブを起動すると実行される、スレーブ同期通信処理の流れを示すフローチャートである。
まず、Ｓ７０００でマスタからの指令の受信を待ち、受信すると、Ｓ７００１で同期通信開始準備指令受信処理を実行し、Ｓ７００２で指令に対する応答をマスタへ送信する。その後、Ｓ７００３で同期通信を開始し、マスタと制御データの授受を実行、制御処理に入る。Ｓ７００４でマスタからの同期通信停止指令を受信すると、Ｓ７００５で同期通信停止指令受信処理を実行して、Ｓ７００６でマスタへ応答を送信する。その後、Ｓ７００７で同期通信を終了する。
【００３７】
次に図８について説明する。図８（１）、（２）は、それぞれ図７のＳ７００１の同期通信開始準備指令受信処理、Ｓ７００５の同期通信停止指令受信処理として、スレーブで実行される処理である。
図８（１）では、まずＳ８０００にて、ポートが機器と接続されているか否かを検出する。次にＳ８００１で、Ｓ８０００にて取得したデータの値からポートが機器と接続されているか否かを判定し、ポートが機器と接続されていない場合はＳ８００２のポート無効処理を実行する。ポートが機器と接続されている場合はそのままループの先頭へ戻る。以上のＳ８０００〜Ｓ８００２の処理をポート数分繰り返し、未接続ポートを無効とする。
【００３８】
また、図８（２）では、まずＳ８０１０にて、同期通信中であるかを確認して、同期通信中であれば、Ｓ８０１１にて同期通信を停止する。次にＳ８０１２のポート有効処理をポート数分繰り返し、全てのポートを有効とする。
【００３９】
以下に、Ｓ６０００およびＳ８０００の機器接続ポート検出処理について、図９,図１１、Ｓ６００２およびＳ８００２のポート無効処理について、図１０,図１１にて詳細を説明する。
機器接続ポート検出処理では、まずＳ９０００にて書き込むＰＨＹレジスタアドレスとして、ＰＨＹ ｒｅｇｉｓｔｅｒ ｍａｐ３００のＰｏｒｔ＿ｓｅｌｅｃｔフィールド３０１を含むアドレス０１１１２を指定し、Ｓ９００１で、Ｐｏｒｔ＿ｓｅｌｅｃｔフィールド３０１に書き込む値としてポート番号を指定する。Ｓ９００２のＰＨＹレジスタ書込み処理では、Ｓ１１１０で、Ｓ９０００にて指定された値をＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｒｅｇＡｄｄｒフィールド５０６に設定し、Ｓ１１１１で、Ｓ９００１にて指定された値をＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｗｒＤａｔａフィールド５０７に設定した後、Ｓ１１１２でＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｗｒＲｅｇフィールド５０５に１を設定することによりＰＨＹレジスタ書込み処理が実行される。これにより、指定したポートのＰｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ４００をアクセスできるようになる。
【００４０】
次にＳ９００３で、読み出すＰＨＹレジスタアドレスとして、Ｐｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ４００のＣｏｎｎｅｃｔｅｄフィールド４０１を含むアドレス１０００２を指定する。Ｓ９００４のＰＨＹレジスタ読出し処理では、Ｓ９００３にて指定された値をＳ１１００でＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｒｅｇＡｄｄｒフィールド５０６に設定した後Ｓ１１０１でＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｒｄＲｅｇフィールド５０４に１を設定することによりＰＨＹレジスタ読出し処理が実行される。その後Ｓ１１０２でＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｒｄＤｏｎｅフィールド５０１が１であることを確認し、Ｓ１１０３にてＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ５００のｒｄＤａｔａフィールド５０３に格納されている読出しデータを取得する。Ｃｏｎｎｅｃｔｅｄフィールド４０１の値が１であれば指定したポートにはＩＥＥＥ１３９４機器が接続されていることを示し、値が０であれば何も接続されていないことを示す。
【００４１】
ポート無効処理では、Ｓ１０００〜Ｓ１００２で、Ｓ９０００〜Ｓ９００２と同様処理を実行してＰｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ４００をアクセスできるようにして、次にＳ１００３で、書き込むＰＨＹレジスタアドレスとして、Ｐｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ４００のＤｉｓａｂｌｅｄフィールド４０２を含むアドレス１０００２を指定し、Ｓ１００４で、書き込む値としてＰｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ４００のＤｉｓａｂｌｅｄフィールド４０２が１となる値を指定する。その後Ｓ１００５のＰＨＹレジスタ書込み処理を実行することにより、指定したポートを無効と設定することができる。ＰＨＹレジスタ書込み処理はＳ９００２と同様なので省略する。
【００４２】
なお、Ｓ６００９およびＳ８０１２のポート有効処理については、ポート無効処理とほぼ同様な処理となっており、Ｓ１００４で、書き込む値としてＰｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ４００のＤｉｓａｂｌｅｄフィールド４０２に１ではなく０となる値を指定する部分が異なるだけであるので説明は省略する。
以上の処理を実行すれば、同期通信中の場合は、マスタおよびスレーブの機器未接続ポートを無効とし、同期通信中でない場合は、マスタおよびスレーブの全てのポートを有効とすることができる。
【実施例２】
【００４３】
図１８は、本発明の第二の実施例を示すマスタ・スレーブ同期通信システムの構成図である。第一の実施例図１と異なる点は、機器接続ポート検出部３ｉの代わりに、７１ｉポート制御データを格納した、７ｉ不揮発メモリを備えている点である。７１ｉポート制御データはそれぞれマスタまたはスレーブが持っているポート数分のデータで構成されている。ここではビットデータ（１ならば有効、０ならば無効）として、ビット０のデータがポートＡ６１ｉ、ビット１がポートＢ６２ｉの制御データとする。
なお、７１ｉポート制御データは、不図示のエンジニアリングツール等によってあらかじめ設定されるものである。
【００４４】
図１２は、本発明の第二の実施例となるマスタ同期通信処理の流れを示すフローチャートである。基本的に第一の実施例図６と同様で、ここでは図６との差異について記載する。
まず、Ｓ１２００で不揮発メモリに格納されているポート制御データを読み出す。ポート制御データは、各ポートを有効にするか無効にするかがビット値にて設定されているデータである。
次にＳ１２０１で、Ｓ１２００にて読み出したデータの、該当するポートのビット値がポートを無効設定（ここでは０）の場合はＳ１２０２でＳ６００２と同様のポート無効処理を実行する。ポートが有効設定の場合（ここでは１）はそのままループの先頭へ戻る。以上のＳ１２００〜Ｓ１２０２の処理をポート数分繰り返し、各ポートを有効または無効とする。以降Ｓ１２０３〜Ｓ１２０９は図６のＳ６００３〜Ｓ６００９と同様である。
Ｓ１２０３〜Ｓ１２０４でスレーブが同期通信開始準備完了かをスレーブ数分確認して、Ｓ１２０５でＳ６００５と同様にマスタとスレーブがＩｓｏｃｈｒｏｎｏｕｓ通信を使って同期通信を開始し、制御データの授受を実行し、製造装置の制御を開始する。同期通信を停止する際は、Ｓ１２０８でＳ６００８と同様に同期通信終了する。
【００４５】
図１３は、本発明の第二の実施例となるスレーブの同期通信開始準備指令受信処理の流れを示すフローチャートである。基本的には図８（１）と同様で、ここでは図８（１）との差異について記載する。
まず、Ｓ１３００で不揮発メモリに格納されているポート制御データを読み出す。次にＳ１３０１で、Ｓ１３００にて読み出したデータの値がポートを無効設定の場合はＳ１３０２のポート無効処理を実行する。ポートが有効設定の場合はそのままループの先頭へ戻る。以上のＳ１３００〜Ｓ１３０２の処理をポート数分繰り返し、各ポートを有効または無効にする。
【実施例３】
【００４６】
図１９は、本発明の第三の実施例を示すマスタ・スレーブ同期通信システムの構成図である。第二の実施例図１２と異なる点は、スレーブではポート制御データを持たずに、マスタが、自身と全スレーブ分のポート制御データを持つ点である。マスタのポート制御データ７２ｉは、スレーブ毎に機器ＩＤとポート設定値の組になったデータで構成される。
ここで機器ＩＤはマスタおよびスレーブをユニークにするＥＵＩ−６４に含まれるデータ（例えばＣｈｉｐＩＤ）を利用してもいいし、その他の機器をユニークにするために設定されている番号等を利用して対応付けてもいい。
なお、ポート制御データ７２ｉは、不図示のエンジニアリングツール等によってあらかじめ設定されるものである。
【００４７】
マスタ同期通信処理の流れは、基本的に図１２と同様である。ここでは図１２との差異について記載する。まず、Ｓ１２００において、全機器のポート制御データの中からマスタに対応するポート制御データを読み出し、Ｓ１２０１〜Ｓ１２０２でマスタの全ポートの有効または無効を設定する。次にＳ１２０３の前にＡｓｙｎｃｈｒｏｎｏｕｓ通信の読み込みトランザクションを利用して全ノードから機器ＩＤに相当するデータを読み出し、対応する機器ＩＤのポート制御データをＡｓｙｎｃｈｒｏｎｏｕｓ通信の書き込みトランザクションを利用して、通知する。以降は図１２と同様にして、同期通信処理を実行する。
【００４８】
スレーブの同期通信開始準備指令受信処理の流れは、基本的に図１３と同様である。ここでは図１３との差異について記載する。まず、Ｓ１３００の前に、同期通信開始準備指令受信の一環としてマスタから送信された、ポート制御データを受信する。Ｓ１３００ではマスタから受信したポート制御データに従い、ポートが無効に設定されている場合はＳ１３０２のポート無効処理を実行し、有効に設定されている場合はそのままループの先頭に戻る。その他の処理は同様である。
【００４９】
このように、同期通信前に、マスタおよびスレーブにおいて、機器と接続されていないポートを無効とし、同期通信後に、マスタおよびスレーブにおいて、全てのポートを有効とすることにより、電気的、機械的機構等を設けなくても、マスタおよびスレーブが同期通信中に、機器未接続ポートへの機器接続によって発生するバスリセットによる同期通信の中断を未然に防止するＩＥＥＥ１３９４同期通信システムを提供することができる。
また、機器未接続ポートへ印加したノイズによるバスリセット発生を抑制することができる。
【図面の簡単な説明】
【００５０】
【図１】第一の実施例を示すマスタ・スレーブ同期通信システムの構成図
【図２】アイソクロナスリソースレジスタのフォーマット図
【図３】実施例のＰＨＹ ｒｅｇｉｓｔｅｒ ｍａｐ
【図４】実施例のＰｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ
【図５】実施例のＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ
【図６】第一の実施例のマスタにおける同期通信処理フローチャート
【図７】第一の実施例のスレーブにおける同期通信処理フローチャート
【図８】（１）実施例の同期通信開始準備指令受信処理フローチャート                    （２）実施例の同期通信停止指令受信処理フローチャート
【図９】実施例の機器接続ポート検出処理フローチャート
【図１０】実施例のポート無効処理フローチャート
【図１１】（１）ＰＨＹレジスタ読出し処理フローチャート                              （２）ＰＨＹレジスタ書込み処理フローチャート
【図１２】第二の実施例のマスタにおける同期通信処理フローチャート
【図１３】第二の実施例のスレーブにおける同期通信処理フローチャート
【図１４】同期通信タイミングチャート
【図１５】従来の処理ブロック図
【図１６】アイソクロナスリソース取得を実施するＩＥＥＥ１３９４機器の構成図
【図１７】アイソクロナスリソース取得処理シーケンス図
【図１８】第二の実施例を示すマスタ・スレーブ同期通信システムの構成図
【図１９】第三の実施例を示すマスタ・スレーブ同期通信システムの構成図
【符号の説明】
【００５１】
１  マスタ
２ｉ  スレーブ
３ｉ  （ｉ＝１，２，・・・）機器接続ポート検出部
４ｉ  （ｉ＝１，２，・・・）ポート制御部  
５ｉ  （ｉ＝１，２，・・・）ＬＩＮＫ
６ｉ  （ｉ＝１，２，・・・）ＰＨＹ
６１ｉ  （ｉ＝１，２，・・・）ポートＡ
６２ｉ  （ｉ＝１，２，・・・）ポートＢ
７ｉ  （ｉ＝１，２，・・・）不揮発メモリ
７１ｉ，７２ｉ  （ｉ＝１，２，・・・）ポート制御データ
８  ＩＥＥＥ１３９４ケーブル
３００  ＰＨＹ ｒｅｇｉｓｔｅｒ ｍａｐ
３０１  Ｐｏｒｔ＿ｓｅｌｅｃｔフィールド
４００  Ｐｏｒｔ Ｓｔａｔｕｓ ｐａｇｅ
４０１  Ｃｏｎｎｅｃｔｅｄフィールド
４０２  Ｄｉｓａｂｌｅｄフィールド
５００  ＰＨＹ ｃｏｎｔｒｏｌ ｒｅｇｉｓｔｅｒ
５０１  ｒｄＤｏｎｅフィールド
５０２  ｒｄＡｄｄｒフィールド
５０３  ｒｄＤａｔａフィールド
５０４  ｒｄＲｅｇフィールド
５０５  ｗｒＲｅｇフィールド
５０６  ｒｅｇＡｄｄｒフィールド
５０７  ｗｒＤａｔａフィールド
１５００  従来のインターフェース装置
１５０１  リンク層ＩＣ
１５０２  物理層ＩＣ
１５０３  ソケット
１５０４  ロック・アンロック装置
１５０５  データ通信検出装置
１５０６  プラグ
１６１  ＩＲＭ
１６２  １３９４機器
１６３  ＩＥＥＥ１３９４ケーブル
１６１１，１６２１  ＣＰＵ
１６１２，１６２２  Ｌｉｎｋチップ
１６１３，１６２３  Ｐｈｙチップ
１６１４  ＢＡＮＤＷＩＤＴＨ＿ＡＶＡＩＬＡＢＬＥレジスタ
１６１５  ＣＨＡＮＮＮＥＬＳ＿ＡＶＡＩＬＡＢＬＥレジスタ
１６２４  アイソクロナスリソース記憶部
【図１】
2008245271.tif 000003
【図２】
2008245271.tif 000004
【図３】
2008245271.tif 000005
【図４】
2008245271.tif 000006
【図５】
2008245271.tif 000007
【図６】
2008245271.tif 000008
【図７】
2008245271.tif 000009
【図８】
2008245271.tif 000010
【図９】
2008245271.tif 000011
【図１０】
2008245271.tif 000012
【図１１】
2008245271.tif 000013
【図１２】
2008245271.tif 000014
【図１３】
2008245271.tif 000015
【図１４】
2008245271.tif 000016
【図１５】
2008245271.tif 000017
【図１６】
2008245271.tif 000018
【図１７】
2008245271.tif 000019
【図１８】
2008245271.tif 000020
【図１９】
2008245271.tif 000021