(57)【要約】【課題】低消費電力化を行っても出力部のトランジスタを確実に動作させ、出力信号を確実に出力させる発振信号出力回路を提供する。【解決手段】バイアス回路１１０からバイアス電圧を増幅部１３０、発振部１２０に印加して発振信号を出力し、発振信号の出力信号ＸＴＢを容量結合し、出力信号ＸＴＢをバイアス電圧でかさ上げし、出力信号ＸＴＰ、ＸＴＮを生成する。生成された出力信号ＸＴＰ、ＸＴＮを出力段１５０のＰＭＯＳトランジスタＭＰ４Ａ、ＮＭＯＳトランジスタＭＮ４Ａに入力し、稼動させる。出力信号ＸＴＰ、ＸＴＮの電圧が同時に下がれば、電圧が下がり、電流も下がるのでＨ側が出力され、出力信号ＸＴＰ、ＸＴＮの電圧が同時に上がれば、電圧が上がり、電流も上がるのでＬ側が出力される。従って、出力段１５０は大きな利得を得て確実に動作し、閾値電圧がばらついても、バイアス電圧が変化し、確実に出力信号を出力する。【選択図】図１
2008219387.tif 000002
【特許請求の範囲】
【請求項１】
基準発振信号を増幅する基準発振信号増幅回路と、
増幅された前記基準発振信号の直流成分を除去し、交流成分を抽出することで複数の調製発振信号として出力する発振信号調製回路と、
調製された複数の調製発振信号に対して複数のバイアス電圧を与えるバイアス電圧生成回路と、
前記バイアス電圧が与えられた複数の前記調整発振信号を増幅して出力信号を生成する出力信号生成回路と、
を有する発振信号出力回路。
【請求項２】
前記バイアス電圧生成回路は、Ｐ型電界効果トランジスタと抵抗素子、及び、Ｎ型電界効果トランジスタと抵抗素子の組み合わせの少なくとも一方の組み合わせを含むことを特徴とする請求項１記載の発振信号出力回路。
【請求項３】
前記バイアス電圧生成回路は、Ｐ型電界効果トランジスタと定電流源となるＮ型電界効果トランジスタ、及び、Ｎ型電界効果トランジスタと定電流源となるＰ型電界効果トランジスタの組み合わせの少なくとも一方の組み合わせを含むことを特徴とする請求項１記載の発振信号出力回路。
【請求項４】
基準発振信号を増幅する基準発振信号増幅回路と、
増幅された前記基準発振信号の直流成分を除去し、交流成分を抽出することで複数の調製発振信号として出力する発振信号調製回路と、
調製された一方の調製発振信号に対して第１のバイアス電圧を与える第１のバイアス電圧生成回路と、
調製された他方の調製発振信号に対して第２のバイアス電圧を与える第２のバイアス電圧生成回路と、
前記第１のバイアス電圧が与えられた前記一方の調整発振信号、及び前記第２のバイアス電圧が与えられた前記他方の調整発振信号を増幅して出力信号を生成する出力信号生成回路と、
を有する発振信号出力回路。
【請求項５】
前記第１のバイアス電圧生成回路は、第１のＰ型電界効果トランジスタ及び第１の抵抗素子で構成され、前記第２のバイアス電圧生成回路は、第１のＮ型電界効果トランジスタ及び第２の抵抗素子で構成されることを特徴とする請求項４記載の発振信号出力回路。
【請求項６】
前記第１のバイアス電圧生成回路は、前記第１のＰ型電界効果トランジスタ及び定電流源となる第２のＮ型電界効果トランジスタで構成され、前記第２のバイアス電圧生成回路は、前記第１のＮ型電界効果トランジスタ及び定電流源となる第２のＰ型電界効果トランジスタで構成されることを特徴とする請求項４記載の発振信号出力回路。
【請求項７】
前記基準発振信号増幅回路の前記基準発振信号は、水晶発振子を用いて発振させることを特徴とする請求項１から請求項６のいずれか１項記載の発振信号出力回路。
【請求項８】
発振部で発振した信号を受信する第１ノードと、
前記第１ノードと第２ノードとの間に接続された第１の容量手段と、
前記第１ノードと第３ノードとの間に接続された第２の容量手段と、
前記第２ノードに接続され、前記第２ノードに第１のバイアス電圧を供給する第１バイアス電圧生成回路と、
前記第３ノードに接続され、前記第３ノードに第２のバイアス電圧を供給する第２バイアス電圧生成回路と、
前記第２ノード、前記第３ノード及び出力ノードに接続され、前記第２ノード及び前記第３ノードに現れる信号に応じた信号を前記出力ノードに出力する出力信号生成回路と、
を有することを特徴とする発振信号出力回路。
【請求項９】
前記第１のバイアス電圧生成回路を第１のＰ型電界効果トランジスタと第１の定電流源から構成し、前記第２のバイアス電圧生成回路を第１のＮ型電界効果トランジスタと第２の定電流源から構成することを特徴とする請求項８記載の発振信号出力回路。
【請求項１０】
前記第１のバイアス電圧生成回路は、第１のＰ型電界効果トランジスタ及び第１の負荷素子で構成され、前記第２のバイアス電圧生成回路は、第１のＮ型電界効果トランジスタ及び第２の負荷素子で構成されていることを特徴とする請求項８記載の発振信号出力回路。
【請求項１１】
前記出力信号生成回路は、前記第１のＰ型電界効果トランジスタのゲート及びドレインに接続されたゲートを有する第２のＰ型電界効果トランジスタと、前記第１のＮ型電界効果トランジスタのゲート及びドレインに接続されたゲートを有する第２のＮ型電界効果トランジスタと、を有することを特徴とする請求項９もしくは請求項１０のいずれか１項に記載の発振信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振信号を出力する発振信号出力回路に関する。
【背景技術】
【０００２】
従来では、発振信号出力回路、特に、水晶発振回路において、水晶発振子（以下、「水晶振動子」と呼ぶ）で発生する微小な振幅を増幅回路で振幅を大きくして出力する。出力された発振信号は正弦波で出力される。例えば、上記増幅回路から出力された発振信号（正弦波）は、さらに、出力部によって矩形波に変換して出力され、ＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）内部の動作クロック等として使用される。
【０００３】
そこで、ＬＳＩ化に好適であり、かつ、低電圧電源（具体的には１．０Ｖ〜１．５Ｖ）においても安定的に発振が可能で、消費電力を低くすることができる発振回路が提案されている（特許文献１参照）。
【特許文献１】特開平０６−０９７７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、発振回路の低消費電力化を行う場合、増幅部の消費電力を抑える必要があり、そのため、増幅部からの出力信号の振幅が小さくなる。従って、しきい値電圧のばらつきにより増幅部からの出力信号は、増幅部からの信号を基に動作する出力部のトランジスタ（以下、Ｐ型電界効果トランジスタ及びＮ型電界効果トランジスタの少なくとも一方を意味する）のしきい値電圧を超えなくなる場合があるので、トランジスタが動作せず、出力部から信号が出力されないという不具合が起こる可能性がある。
【０００５】
そこで、本願発明は上記事実を考慮し、低消費電力化を行っても出力部のトランジスタを動作させ、出力部から出力信号を確実に出力させることができる発振信号出力回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、基準発振信号を増幅する基準発振信号増幅回路と、増幅された前記基準発振信号の直流成分を除去し、交流成分を抽出することで複数の調製発振信号として出力する発振信号調製回路と、調製された複数の調製発振信号に対して複数のバイアス電圧を与えるバイアス電圧生成回路と、前記バイアス電圧が与えられた複数の前記調整発振信号を増幅して出力信号を生成する出力信号生成回路と、を有している。
【０００７】
請求項１に記載の発明によれば、まず、基準発振信号増幅回路によって、バイアス回路等から出力された基準発振信号を増幅する。また、発振信号調製回路によって、増幅された前記基準発振信号の直流成分を除去し、交流成分を抽出（容量結合）することで複数の調製発振信号として出力する。さらに、バイアス電圧生成回路が、調製された複数の調製発振信号に対して複数のバイアス電圧を与える。そして、出力信号生成回路は、前記バイアス電圧が与えられた複数の前記調整発振信号を増幅して出力信号を生成する。
【０００８】
従って、トランジスタ（Ｐ型電界効果トランジスタ及びＮ型電界効果トランジスタ）を確実に動作させることができるので、出力信号生成回路は大きな利得を得て、出力信号（矩形波）を確実に生成することができる。
【０００９】
請求項２に記載の発明は、請求項１の発明において、前記バイアス電圧生成回路は、Ｐ型電界効果トランジスタと抵抗素子、及び、Ｎ型電界効果トランジスタと抵抗素子の組み合わせの少なくとも一方の組み合わせを含むことを特徴とする。
【００１０】
従って、トランジスタの閾値電圧のばらつきが発生した場合でも、バイアス電圧生成回路のトランジスタと、出力信号生成回路のトランジスタが、同様な変化をもってばらつくので大きな利得の出力を得ることができる。その結果、トランジスタ閾値電圧のばらつきによらず、出力信号生成回路のトランジスタを動作させることができるので、確実に出力信号を出力することができる。
【００１１】
請求項３に記載の発明は、請求項１の発明において、前記バイアス電圧生成回路は、Ｐ型電界効果トランジスタと定電流源となるＮ型電界効果トランジスタ、及び、Ｎ型電界効果トランジスタと定電流源となるＰ型電界効果トランジスタの組み合わせの少なくとも一方の組み合わせを含むことを特徴とする。
【００１２】
従って、出力信号生成回路のトランジスタのゲート入力のバイアス電圧を生成する回路（バイアス電圧生成回路）の電流源をトランジスタにより定電流化することができる。その結果、バイアス電圧が電源電圧変動による影響を受けないので、出力信号生成回路は電源電圧変動が発生しても安定して出力信号を生成することができる。
【００１３】
請求項４に記載の発明は、基準発振信号を増幅する基準発振信号増幅回路と、増幅された前記基準発振信号の直流成分を除去し、交流成分を抽出することで複数の調製発振信号として出力する発振信号調製回路と、調製された一方の調製発振信号に対して第１のバイアス電圧を与える第１のバイアス電圧生成回路と、調製された他方の調製発振信号に対して第２のバイアス電圧を与える第２のバイアス電圧生成回路と、前記第１のバイアス電圧が与えられた前記一方の調整発振信号、及び前記第２のバイアス電圧が与えられた前記他方の調整発振信号を増幅して出力信号を生成する出力信号生成回路と、を有している。
【００１４】
請求項４に記載の発明によれば、まず、基準発振信号増幅回路によって、バイアス回路等から出力された基準発振信号を増幅する。また、発振信号調製回路によって、増幅された前記基準発振信号の直流成分を除去し、交流成分を抽出（容量結合）することで調製発振信号として出力する。さらに、第１のバイアス電圧生成回路が、調製された一方の調製発振信号に対して第１のバイアス電圧を与える。また、第２のバイアス電圧生成回路が、調製された他方の調製発振信号に対して第２のバイアス電圧を与える。そして、出力信号生成回路は、前記第１のバイアス電圧が与えられたた前記一方の調整発振信号、及び前記第２のバイアス電圧が与えられた前記他方の調整発振信号を増幅して出力信号を生成する。
【００１５】
従って、トランジスタを確実に動作させるので、出力信号生成回路は大きな利得を得て、出力信号（矩形波）を確実に生成することができる。
【００１６】
請求項５に記載の発明は、請求項４の発明において、前記第１のバイアス電圧生成回路は、第１のＰ型電界効果トランジスタ及び第１の抵抗素子で構成され、前記第２のバイアス電圧生成回路は、第１のＮ型電界効果トランジスタ及び第２の抵抗素子で構成されることを特徴とする。
【００１７】
従って、トランジスタの閾値電圧のばらつきが発生した場合でも、第１のバイアス電圧生成回路及び第２のバイアス電圧生成回路のトランジスタと、出力信号生成回路のトランジスタが同様の変化をもってばらつくので大きな利得の出力を得ることができる。その結果、トランジスタ閾値電圧のばらつきによらず、出力信号生成回路のトランジスタを動作させることができるので、確実に出力信号を出力することができる。
【００１８】
請求項６に記載の発明は、請求項４の発明において、前記第１のバイアス電圧生成回路は、前記第１のＰ型電界効果トランジスタ及び定電流源となる第２のＮ型電界効果トランジスタで構成され、前記第２のバイアス電圧生成回路は、前記第１のＮ型電界効果トランジスタ及び定電流源となる第２のＰ型電界効果トランジスタで構成されることを特徴とする
従って、出力信号生成回路のトランジスタのゲート入力のバイアス電圧を生成する回路（前記第１のバイアス電圧生成回路及び前記第２のバイアス電圧生成回路）の電流源をトランジスタにより定電流化することができる。その結果、バイアス電圧が電源電圧変動による影響を受けないので、出力信号生成回路は電源電圧変動が発生しても安定して出力信号を生成することができる。
【００１９】
請求項７に記載の発明は、請求項１から請求項６のいずれか１項の発明において、前記基準発振信号増幅回路の前記基準発振信号は、水晶発振子を用いて発振させることを特徴とする。
【００２０】
従って、発振信号を生成する上で、水晶振動子を用いることによって、周波数精度が高く、安定的な発振をさせ、所望の振幅と電圧レベルで発振させるように調製することができる。
【００２１】
請求項８に記載の発明は、発振部で発振した信号を受信する第１ノードと、前記第１ノードと第２ノードとの間に接続された第１の容量手段と、前記第１ノードと第３ノードとの間に接続された第２の容量手段と、前記第２ノードに接続され、前記第２ノードに第１のバイアス電圧を供給する第１バイアス電圧生成回路と、前記第３ノードに接続され、前記第３ノードに第２のバイアス電圧を供給する第２バイアス電圧生成回路と、前記第２ノード、前記第３ノード及び出力ノードに接続され、前記第２ノード及び前記第３ノードに現れる信号に応じた信号を前記出力ノードに出力する出力信号生成回路と、を有している。
【００２２】
請求項８に記載の発明によれば、第１ノードが、発振部で発振した信号を受信する。そして、第１バイアス電圧生成回路は、前記第１ノードと第２ノードとの間に接続された第１の容量手段を介して、前記第２ノードに接続されており、発振部で発振した信号を基に、前記第２ノードに第１のバイアス電圧を供給する。また、第２バイアス電圧生成回路は、前記第１ノードと第３ノードとの間に接続された第２の容量手段を介して、前記第３ノードに接続されており、発振部で発振した信号を基に、前記第３ノードに第２のバイアス電圧を供給する。さらに、出力信号生成回路は、前記第２ノード、前記第３ノード及び出力ノードに接続されており、前記第２ノード及び前記第３ノードに現れる信号に応じた信号を前記出力ノードに出力する。
【００２３】
従って、前記第２ノード及び前記第３ノードに現れる信号に応じた信号を前記出力ノードに出力されるため、出力信号を確実に得ることができる。
【００２４】
請求項９に記載の発明は、請求項８の発明において、前記第１のバイアス電圧生成回路を第１のＰ型電界効果トランジスタと第１の定電流源から構成し、前記第２のバイアス電圧生成回路を第１のＮ型電界効果トランジスタと第２の定電流源から構成することを特徴とする。
【００２５】
従って、第１のバイアス電圧生成回路及び第２のバイアス電圧生成回路の電流源をトランジスタにより定電流化することにより、バイアス電圧が電源電圧変動の影響を受けないので、出力信号を確実に得ることができる。
【００２６】
請求項１０に記載の発明は、請求項８の発明において、前記第１のバイアス電圧生成回路は、第１のＰ型電界効果トランジスタ及び第１の負荷素子で構成され、前記第２のバイアス電圧生成回路は、第１のＮ型電界効果トランジスタ及び第２の負荷素子で構成されていることを特徴とする。
【００２７】
従って、トランジスタの閾値電圧のばらつきが発生した場合でも、第１のバイアス電圧生成回路及び第２のバイアス電圧生成回路のトランジスタと、出力する側のトランジスタとが同様の変化をもってばらつくので、トランジスタ閾値電圧のばらつきによらず、確実に出力側のトランジスタを動作させ、出力信号を出力することができる。
【００２８】
請求項１１に記載の発明は、請求項９もしくは請求項１０のいずれか１項の発明において、前記出力信号生成回路は、前記第１のＰ型電界効果トランジスタのゲート及びドレインに接続されたゲートを有する第２のＰ型電界効果トランジスタと、前記第１のＮ型電界効果トランジスタのゲート及びドレインに接続されたゲートを有する第２のＮ型電界効果トランジスタと、を有することを特徴とする。
【００２９】
従って、出力側は、電源電圧変動が発生しても大きな利得を得ることができるので、出力信号を確実に得ることができる。
【発明の効果】
【００３０】
以上説明したように本発明によれば、低消費電力化を行っても出力信号生成回路（出力部）のトランジスタを動作させ、出力信号を確実に出力させることができる発振信号出力回路を提供することができるという優れた効果が得られる。
【発明を実施するための最良の形態】
【００３１】
図１には、本実施の形態に係る発振信号出力回路の第１実施形態が示されている。
【００３２】
発振信号出力回路１００は、バイアス回路１１０、発振部１２０、増幅部１３０、出力段１５０を含んでいる出力部１４０、及び出力端子（以下、「ＯＵＴ」と呼ぶ）１６０で構成されている。
【００３３】
なお、以下に記述されているＰＭＯＳトランジスタはすべてＰ型電界効果トランジスタのことであり、ＮＭＯＳトランジスタはすべてＮ型電界効果トランジスタのことである。
【００３４】
バイアス回路１１０は、バイアス信号線１１２を介し、バイアス回路１１０の後段の増幅部１３０へ接続されている。バイアス回路１１０は、バイアス電圧ＢＨ（例えば、約０．５Ｖの電圧の出力信号）を生成し、増幅部１３０へバイアス信号線１１２を介してバイアス電圧ＢＨを出力する。また、そのバイアス電圧ＢＨは、増幅部１３０のＰＭＯＳトランジスタＭＰ１に対し、定電流を制御可能である。
【００３５】
なお、バイアス回路１１０は、周知の回路でよいが、低電源電圧（例えば、０．５Ｖ前後の出力信号）のバイアス電圧ＢＨを生成、出力できるものであればどのような構成の回路でもよい。
【００３６】
発振部１２０は、水晶振動子Ｘ’ｔａｌ、容量素子（以下、「コンデンサ」と呼ぶ）ＣＤ、ＣＧ、及び接続点（以下、「ノード」と呼ぶ）Ｄ、Ｇで構成されている。
【００３７】
水晶振動子Ｘ’ｔａｌの両端にはコンデンサＣＤ、ＣＧのそれぞれの一端がノードＤ及びノードＧを介して接続されており、コンデンサＣＤ、ＣＧのそれぞれの他端には、グランド（ＧＮＤ）が接続されている。通常、水晶振動子Ｘ’ｔａｌは交流電圧をかけると交流電圧が増幅され発振する。コンデンサＣＤ、ＣＧは、水晶振動子Ｘ’ｔａｌが発生させる発振信号（基準発振信号）の発振周波数を安定させ、目的の発振周波数及びその振幅を得るために、適切な容量のセラミックコンデンサが用いられる。
【００３８】
なお、発振部１２０は、水晶振動子Ｘ’ｔａｌを用いて発振信号を抽出しているが、目的の発振周波数及びその振幅を得ることができる構成であるならば、水晶振動子Ｘ’ｔａｌを用いない構成でもよい。例えば、セラミック振動子を使った発振回路、ＣＲ発振回路、ＬＣ同調発振回路等が使用可能であればこれらの発振回路も用いてもよい。また、発振信号を生成する上で、水晶振動子Ｘ’ｔａｌを用いることによって、周波数精度が高く、安定的な発振をさせ、所望の振幅と電圧レベルで発振させるように調製することができる。
【００３９】
増幅部１３０は、ＰＭＯＳトランジスタＭＰ１、ＮＭＯＳトランジスタＭＮ１、及び帰還抵抗素子（以下、「帰還抵抗」と呼ぶ）ＲＦ、及びノードＮ１、Ｐ１Ｎ１、ＰＮ、Ｐ、Ｎで構成されている。なお、増幅部１３０は、基本的なアンプの構成となっていると言ってもよい。
【００４０】
ＰＭＯＳトランジスタＭＰ１のゲートにはバイアス回路１１０のバイアス信号線１１２が接続され、ソースには電源電圧（以下、「ＶＤＤ」と呼び、例えば、約０．７Ｖの電源電圧）が接続され、ドレインにはＮＭＯＳトランジスタＭＮ１のドレインとが接続され、ノードＰ１Ｎ１を介して出力信号を伝達できるように接続されている。また、ＮＭＯＳトランジスタＭＮ１のソースにはＧＮＤが接続され、ゲートには、ＰＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ１のドレインの出力信号線が、帰還抵抗ＲＦ及びノードＮ１を介して接続され、ドレインにはＰＭＯＳトランジスタＭＰ１のドレインが接続されてノードＰ１Ｎ１、ＰＮ、Ｐ、Ｎに出力信号を伝達できるように接続されている。ノードＰ及びノードＮからは同じ出力信号ＸＴＢ（図３参照）が出力部１４０へ同時に伝達される。
【００４１】
なお、増幅部１３０は、バイアス回路１１０からのバイアス電圧ＢＨを基に、発振部１２０で発振された出力信号（例えば、正弦波の波形をしたもの等）を増幅できて、出力部１４０へ出力または伝達できるものであればどのような構成の信号の増幅回路でもよい。
【００４２】
バイアス回路１１０からバイアス信号線１１２が増幅部１３０と接続され、発振部１２０のノードＤ及びノードＧを介し、増幅部１３０へ信号線によって接続されている。また、発振部１２０のノードＤからの信号線は増幅部１３０のノードＮ、ＰＮ、Ｐを介し、出力線と接続され、ノードＰ、Ｎから２つの信号線に分けられて後段の出力部１４０へ接続される。
【００４３】
なお、バイアス回路１１０、発振部１２０、及び増幅部１３０は合わせて基準発振信号増幅回路である。
【００４４】
出力部１４０（バイアス電圧生成回路、又は、第１のバイアス電圧生成回路及び第２のバイアス電圧生成回路）は、容量素子（以下、「コンデンサ」と呼ぶ）Ｃ１、Ｃ２、ＰＭＯＳトランジスタＭＰ２Ａ、ＮＭＯＳトランジスタＭＮ２Ａ、抵抗素子（負荷素子であり、以下、「抵抗」と呼ぶ）Ｒ１、Ｒ２、ノードＰ２ＡＧ、Ｐ２ＡＤ、Ｎ２ＡＧ、Ｎ２ＡＤ、及び出力段（出力信号生成回路）１５０で構成されている。
【００４５】
コンデンサＣ１の一端は、増幅部１３０のノードＰと接続されており、コンデンサＣ１の他端は、出力部１４０のノードＰ２ＡＧに接続されている。コンデンサＣ１は、カップリングコンデンサと呼ばれ、信号の直流的な成分であるＤＣ成分を除去し、交流的な成分であるＡＣ成分のみを通過させるフィルターのような役割を果たす。詳細には、コンデンサＣ１では、発振部１２０及び増幅部１３０から出力される出力信号（正弦波）とコンデンサＣ１とが容量結合される。その容量結合によって２つの回路を結合すると、２つの回路の入出力間に直流的（ＤＣ的）な電位差が存在する場合や、一方の回路のオフセット電流やオフセット電圧が他方の回路に対しての影響が遮断される。そこで、調整発振信号が出力される。また、コンデンサＣ２も全く同様な機能を有する。
【００４６】
ＰＭＯＳトランジスタＭＰ２Ａは、ゲートにノードＰ２ＡＧと接続され、ソースにＶＤＤが接続され、ドレインにノードＰ２ＡＤが接続されている。
【００４７】
抵抗Ｒ２の一端はノードＰ２ＡＤに接続され、他端はＧＮＤに接続されている。
【００４８】
ＮＭＯＳトランジスタＭＮ２Ａは、ゲートにノードＮ２ＡＧと接続され、ソースにＧＮＤが接続され、ドレインにノードＮ２ＡＤが接続されている。
【００４９】
抵抗Ｒ１の一端はＶＤＤに接続され、他端はノードＮ２ＡＤに接続されている。
【００５０】
そして、出力段１５０は、ＰＭＯＳトランジスタＭＰ４Ａ、ＮＭＯＳトランジスタＭＮ４Ａで構成されている。
【００５１】
ＰＭＯＳトランジスタＭＰ４Ａは、ゲートに出力部１４０のノードＰ２ＡＤが接続され、ソースにＶＤＤが接続され、ドレインにノードＰ４ＡＮ４Ａが接続されている。
【００５２】
ＮＭＯＳトランジスタＭＮ４Ａは、ゲートに出力部１４０のノードＮ２ＡＤが接続され、ソースにＧＮＤが接続され、ドレインにノードＰ４ＡＮ４Ａが接続されている。
【００５３】
ノードＰ４ＡＮ４ＡはＯＵＴ１６０に接続されている。
【００５４】
なお、バイアス回路１１０、増幅部１３０、出力段１５０を含む出力部１４０、及びＯＵＴ１６０は１チップのＬＳＩに混載されている。そして、発振部１２０のみ前記１チップのＬＳＩ外部に設置（外付け）されており、最短距離で前記１チップのＬＳＩと発振部１２０とは接続されている。
【００５５】
以下、本発明の第１実施形態の作用を説明する。
【００５６】
バイアス回路１１０からバイアス信号線１１２を介し、バイアス信号であるバイアス電圧ＢＨ（約０．５Ｖ）が、増幅部１３０に印加される。バイアス信号線１１２から増幅部１３０のＰＭＯＳトランジスタＭＰ１のゲートにバイアス電圧ＢＨが印加される。バイアス電圧ＢＨ（約０．５Ｖ）がＰＭＯＳトランジスタＭＰ１（しきい値：約０．５５Ｖ）のゲートに印加されることによって、ＰＭＯＳトランジスタＭＰ１が稼動状態（以下、「アクティブ」と呼ぶ）になり、ＶＤＤから電圧（約０．７Ｖ）がかかり、ＰＭＯＳトランジスタＭＰ１に定電流が流れる。そこで、その定電流によって、ＶＤＤからの電圧から帰還抵抗ＲＦ、ノードＰ１Ｎ１、ＰＮ、Ｐを介し、ＮＭＯＳトランジスタＭＮ１（しきい値：約０．２５Ｖ）のゲートにかかる電圧（約０．３Ｖ）が決定される。その電圧によってＮＭＯＳトランジスタＭＮ１もアクティブになり、発振部１２０のノードＤ、Ｇを介し、印加される電圧（または電流）がトリガーとなって、発振部１２０の水晶振動子Ｘ’ｔａｌが発振を開始し、発振する振幅が増幅部１３０によって増幅される。その際、コンデンサＣＤ、ＣＧによって、水晶振動子Ｘ’ｔａｌの発振周波数は調整されている。
【００５７】
なお、図３に示すように、ノードＤにおける発振信号の波形は出力信号ＸＴＢのように正弦波形をしており、ノードＧにおける発振信号の波形はＸＴの正弦波の波形をしている。また、ノードＤにおける出力信号ＸＴＢよりも、ノードＧにおける出力信号ＸＴの正弦波の波形の振幅が小さいのは、コンデンサＣＤの容量がコンデンサＣＧの容量よりも小さいことが起因している。
【００５８】
さらに、ノードＤ、Ｎ、ＰＮ、Ｐにおける発振信号の波形は、図３で示されるような出力信号ＸＴＢの波形（正弦波形）をしている（コンデンサＣ１の前段のノードＤ、Ｎ、ＰＮ、Ｐまでを第１ノードと呼ぶ）。
【００５９】
そして、ノードＰから出力部１４０に出力信号ＸＴＢが伝達されるところから説明する。
【００６０】
図３に示す出力信号ＸＴＢが、ノードＰからコンデンサＣ１を介し、ＤＣ成分を遮断し、ＡＣ成分を抽出してノードＰ２ＡＧに伝達される（容量結合と呼び、発振信号調製回路にて行われ、調整発振信号が出力される）。ノードＰ２ＡＧはＰＭＯＳトランジスタＭＰ２Ａのゲートに接続されているので、ＤＣ成分が除去された出力信号ＸＴＢがＰＭＯＳトランジスタＭＰ２ＡＧのゲートに入力される。そこで、ＰＭＯＳトランジスタＭＰ２Ａがアクティブになり、ＶＤＤから電源電圧がかかり、抵抗Ｒ２に流れる電流を基に、第１のバイアス電圧が与えられるので、出力信号ＸＴＢがかさ上げされ、ノードＰ２ＡＤでは、図３に示すような出力信号ＸＴＰのような波形になる。ノードＰ２ＡＤで、かさ上げされた出力信号ＸＴＰは、出力段１５０のＰＭＯＳトランジスタＭＰ４Ａのゲートに入力される（コンデンサＣ１の後段のノードＰ２ＡＤを第２ノードと呼ぶ）。
【００６１】
また、同様にノードＮから出力部１４０に出力信号ＸＴＢが伝達されるところから説明する。
【００６２】
図３に示す出力信号ＸＴＢが、ノードＮからコンデンサＣ２を介し、ＤＣ成分を遮断し、ＡＣ成分を抽出してノードＮ２ＡＧに伝達される（容量結合と呼び、発振信号調製回路にて行われ、調整発振信号が出力される）。ノードＮ２ＡＧはＮＭＯＳトランジスタＭＮ２Ａのゲートに接続されているので、ＤＣ成分が除去された出力信号ＸＴＢがＮＭＯＳトランジスタＭＮ２Ａのゲートに入力される。そこで、ＮＭＯＳトランジスタＭＮ２Ａがアクティブになり、ＧＮＤがかかり、抵抗Ｒ１に流れる電流を基に、第２のバイアス電圧が与えられるので、出力信号ＸＴＢがかさ上げされ、ノードＮ２ＡＤでは、図３に示すような出力信号ＸＴＮのような波形になる。ノードＮ２ＡＤで、かさ上げされた出力信号ＸＴＮは、出力段１５０のＮＭＯＳトランジスタＭＮ４Ａのゲートに入力される（コンデンサＣ１の後段のノードＮ２ＡＤを第３ノードと呼ぶ）。
【００６３】
出力段１５０において、ＰＭＯＳトランジスタＭＰ４Ａでは、ノードＰ２ＡＤからの出力信号ＸＴＰがゲートに入力されることによってアクティブになり、同時に、ＮＭＯＳトランジスタＭＮ４ＡもノードＮ２ＡＤからの出力信号ＸＴＮがゲートに入力されることによってアクティブになる。ＰＭＯＳトランジスタＭＰ４Ａ及びＮＭＯＳトランジスタＭＮ４Ａは、図３の出力信号ＸＴＰ及び出力信号ＸＴＮを基にして動作する。ＰＭＯＳトランジスタＭＰ４Ａのゲートに入力される出力信号ＸＴＰ、及びＮＭＯＳトランジスタＭＮ４Ａのゲートに入力される出力信号ＸＴＮの電圧が同時に下がるときには、電圧が下がるため、電流も下がるのでＨ（ハイ）レベル寄りの電圧（電源電圧レベルの約０．７Ｖ）が出力される。また同様に、ＰＭＯＳトランジスタＭＰ４Ａのゲートに入力される出力信号ＸＴＰ、及びＮＭＯＳトランジスタＭＮ４Ａのゲートに入力される出力信号ＸＴＮの電圧が同時に上がるときには、電圧が上がるため、電流も上がるのでＬ（ロー）レベル寄りの電圧（ＧＮＤレベルの約０．０Ｖ）が出力される。以上のように、出力段１５０においてＰＭＯＳトランジスタＭＰ４Ａ及びＮＭＯＳトランジスタＭＮ４Ａが動作し、出力段１５０からの出力信号がノードＰ４ＡＮ４Ａ（出力ノード）を介し、ＯＵＴ１６０へ出力される（図３のＯＵＴの波形参照）。
【００６４】
従って、ＰＭＯＳトランジスタＭＰ２Ａと抵抗Ｒ２、及びＮＭＯＳトランジスタＭＮ２Ａと抵抗Ｒ１によって増幅して調整し、かさ上げされたバイアス点となる電圧値を中心にＰＭＯＳトランジスタＭＰ４Ａ及びＮＭＯＳトランジスタＭＮ４Ａのゲートに振幅して入力される。そのため、出力段１５０のＰＭＯＳトランジスタＭＰ４Ａ及びＮＭＯＳトランジスタＭＮ４Ａは大きな利得を得て、確実に動作させることができる。
【００６５】
また、ＰＭＯＳトランジスタＭＰ２ＡとＰＭＯＳトランジスタＭＰ４Ａは同じＰＭＯＳトランジスタで構成され、ＮＭＯＳトランジスタＭＮ２ＡとＮＭＯＳトランジスタＭＮ４Ａは同じＮＭＯＳトランジスタで構成されている。そのため、しきい値電圧のばらつき（製造ばらつき）が発生した場合でも、バイアス点となる電圧値が同様に変化するため、しきい値電圧のばらつきによらず、出力段１５０は大きな利得を得ることができる。簡単に言うと、ＰＭＯＳトランジスタＭＰ２ＡとＰＭＯＳトランジスタＭＰ４Ａ、及びＮＭＯＳトランジスタＭＮ２ＡとＮＭＯＳトランジスタＭＮ４Ａはしきい値電圧のばらつきによらずにトランジスタを確実に動作させることができるので、確実にクロック信号等に利用される出力信号（矩形波）を出力することができる。
【００６６】
図２には、本実施の形態に係る発振信号出力回路の第２実施形態が示されている。
【００６７】
発振信号出力回路２００は、バイアス回路２１０、発振部２２０、増幅部２３０、出力段２５０を含んでいる出力部２４０、及び出力端子（以下、「ＯＵＴ」と呼ぶ）２６０で構成されている。この全体構成は第１実施形態の発振信号出力回路１００とほぼ同じ回路構成である。
【００６８】
なお、以下に記述されているＰＭＯＳトランジスタはすべてＰ型電界効果トランジスタのことであり、ＮＭＯＳトランジスタはすべてＮ型電界効果トランジスタのことである。
【００６９】
バイアス回路２１０は、本発明の第１実施形態の発振信号出力回路１００（図１参照）のバイアス回路１１０と基本的には同じであるが、一部の違いがある。バイアス回路２１０は、バイアス信号線２１２を介し、バイアス回路２１０の後段の増幅部２３０へ接続され、同様に、バイアス信号線２１４で増幅部２３０の後段の出力部２４０へ接続されている。
【００７０】
そして、バイアス回路２１０は、バイアス電圧ＢＨ（例えば、約０．５Ｖの電圧の出力信号）を生成し、増幅部２３０へバイアス信号線２１２を介してバイアス電圧ＢＨを出力する。また、バイアス回路２１０は、バイアス電圧ＢＬ（例えば、約０．３Ｖの電圧の出力信号）を生成し、出力部２４０へバイアス信号線２１４を介してバイアス電圧ＢＬを出力する。さらに、バイアス回路２１０から出力されるバイアス電圧ＢＨは、増幅部２３０のＰＭＯＳトランジスタＭＰ１及び出力部２４０の定電流源となるＰ型電界効果トランジスタ（以下、「ＰＭＯＳトランジスタ」と呼ぶ）ＭＰ３Ｂに対し、定電流が制御可能である。また、バイアス回路２１０から出力されるバイアス電圧ＢＬは、出力部２４０の定電流源となるＮ型電界効果トランジスタ（以下、「ＮＭＯＳトランジスタ」と呼ぶ）ＭＮ３Ｂに対し、定電流が制御可能である。
【００７１】
なお、バイアス回路２１０は、周知の回路でよいが、低電源電圧（例えば、０．３Ｖ前後〜０．５Ｖ前後の電圧の出力信号）のバイアス電圧を２本の信号線（バイアス信号線２１２及びバイアス信号線２１４）にそれぞれ２種類の違う電圧（例えば、約０．５Ｖ及び約０．３Ｖ）が生成、出力できるものであればどのような構成の回路でもよい。
【００７２】
発振部２２０は、本発明の第１実施形態の発振信号出力回路１００（図１参照）の発振部１２０（図１参照）と全く同じ構成、機能、接続をしている。
【００７３】
なお、容量素子も「コンデンサ」と呼び、接続点も「ノード」と呼ぶ。
【００７４】
また、発振部２２０も、水晶振動子Ｘ’ｔａｌを用いて発振信号（基準発振信号）を抽出しているが、目的の発振周波数及びその振幅を得ることができる構成であるならば、水晶振動子Ｘ’ｔａｌを用いない構成でもよい。例えば、セラミック振動子を使った発振回路、ＣＲ発振回路、ＬＣ同調発振回路等が使用可能であればこれらの発振回路も用いてもよい。
【００７５】
増幅部２３０も、本発明の第１実施形態の発振信号出力回路１００（図１参照）の増幅部１３０と基本的には全く同じ構成、機能、接続をしているが一部の接続が違う。違いは、バイアス信号線２１２にはノードＰ１が追加されており、その増幅部２３０内部のノードＰ１からバイアス信号線２３２を介し、増幅部２３０の後段の出力部２４０の定電流源となるＰＭＯＳトランジスタＭＰ３Ｂのゲートに接続されている。従って、バイアス回路２１０からバイアス電圧ＢＨ（約０．５Ｖ）が出力部２４０のＰＭＯＳトランジスタＭＰ３Ｂのゲートに入力される。
【００７６】
なお、増幅部２３０も、バイアス回路２１０からのバイアス電圧ＢＨを基に、発振部２２０で発振された出力信号（例えば、正弦波の波形をしたもの等）を増幅できて、出力部２４０へ出力または伝達できるものであればどのような構成の信号の増幅回路でもよい。また、増幅部２３０は、基本的なアンプの構成となっていると言ってもよい。
【００７７】
バイアス回路２１０、発振部２２０、及び増幅部２３０との接続関係は、本発明の第１実施例の発振信号出力回路１００（図１参照）のバイアス回路１１０、発振部１２０、及び増幅部１３０との接続関係とほとんど同じである。違う点は、増幅部２３０のバイアス信号線２１２にノードＰ１が設置されており、ノードＰ１から出力部２４０へバイアス信号線２３２が接続されている。また、バイアス回路２１０からバイアス信号線２１４によって出力部２４０へ接続されている。
【００７８】
なお、バイアス回路２１０、発振部２２０、及び増幅部２３０は合わせて基準発振信号増幅回路である。
【００７９】
出力部２４０（バイアス電圧生成回路、又は、第１のバイアス電圧生成回路及び第２のバイアス電圧生成回路）は、容量素子（以下、「コンデンサ」と呼ぶ）Ｃ１、Ｃ２、ＰＭＯＳトランジスタＭＰ２Ｂ、ＭＰ３Ｂ、ＮＭＯＳトランジスタＭＮ２Ｂ、ＭＮ３Ｂ、ノードＰ２ＢＧ、Ｐ２ＢＤ、Ｎ２ＢＧ、Ｎ２ＢＤ、及び出力段（出力信号生成回路）２５０で構成されている。
【００８０】
出力部２４０の構成は、第１実施形態の図１の抵抗Ｒ２がＮＭＯＳトランジスタＭＮ３Ｂ、第１実施形態の図１の抵抗Ｒ１がＰＭＯＳトランジスタＭＰ３Ｂ、及び各ノードの名称が変更されている。また、ＮＭＯＳトランジスタＭＮ３Ｂのゲートにバイアス信号線２３２、ノードＰ１、及びバイアス信号線２１２を介して接続され、バイアス電圧ＢＨが入力されるようになっている。さらに、ＰＭＯＳトランジスタＭＰ３Ｂのゲートにバイアス信号線２１４を介して接続され、バイアス電圧ＢＬが入力されるようになっている。
【００８１】
ＰＭＯＳトランジスタＭＰ２Ｂは、ゲートにノードＰ２ＢＧと接続され、ソースにＶＤＤが接続され、ドレインにノードＰ２ＢＤが接続されている。
【００８２】
ＮＭＯＳトランジスタＭＮ２Ｂは、ゲートにノードＮ２ＢＧと接続され、ソースにＧＮＤが接続され、ドレインにノードＮ２ＢＤが接続されている。
【００８３】
ＮＭＯＳトランジスタＭＮ３Ｂは、ゲートにバイアス信号線２１４が接続され、ソースにＧＮＤが接続され、ドレインにノードＰ２ＢＤに接続されている。
【００８４】
ＰＭＯＳトランジスタＭＰ３Ｂは、ゲートにバイアス信号線２１２に設置されたノードＰ１を介して、バイアス信号線２３２に接続され、ソースにＶＤＤが接続され、ドレインにノードＮ２ＢＤが接続されている。
【００８５】
そして、出力段２５０は、ＰＭＯＳトランジスタＭＰ４Ｂ、ＮＭＯＳトランジスタＭＮ４Ｂで構成されている。
【００８６】
ＰＭＯＳトランジスタＭＰ４Ｂは、ゲートに出力部２４０のノードＰ２ＢＤが接続され、ソースにＶＤＤが接続され、ドレインにノードＰ４ＢＮ４Ｂが接続されている。
【００８７】
ＮＭＯＳトランジスタＭＮ４Ｂは、ゲートに出力部２４０のノードＮ２ＢＤが接続され、ソースにＧＮＤが接続され、ドレインにノードＰ４ＢＮ４Ｂが接続されている。
【００８８】
ノードＰ４ＢＮ４ＢはＯＵＴ２６０に接続されている。
【００８９】
なお、バイアス回路２１０、増幅部２３０、出力段２５０を含む出力部２４０、及びＯＵＴ２６０は１チップのＬＳＩに混載されている。そして、発振部２２０のみ前記１チップのＬＳＩ外部に設置（外付け）されており、最短距離で前記１チップのＬＳＩと発振部２２０とは接続されている。
【００９０】
以下、本発明の第２実施形態の作用を説明する。
【００９１】
バイアス回路２１０からバイアス信号線２１２を介し、バイアス信号であるバイアス電圧ＢＨ（約０．５Ｖ）が、増幅部２３０に印加される。バイアス信号線２１２から増幅部２３０のＰＭＯＳトランジスタＭＰ１のゲートにバイアス電圧ＢＨが印加される。バイアス電圧ＢＨがＰＭＯＳトランジスタＭＰ１（しきい値：約０．５５Ｖ）のゲートに印加されることによって、ＰＭＯＳトランジスタＭＰ１が稼動状態（以下、「アクティブ」と呼ぶ）になり、ＶＤＤから電圧（約０．７Ｖ）がかかり、ＰＭＯＳトランジスタＭＰ１に定電流が流れる。そこで、その定電流によって、ＶＤＤからの電圧から帰還抵抗ＲＦ、ノードＰ１Ｎ１、ＰＮ、Ｐを介し、ＮＭＯＳトランジスタＭＮ１（しきい値：約０．２５Ｖ）のゲートにかかる電圧（約０．３Ｖ）が決定される。その電圧によってＮＭＯＳトランジスタＭＮ１もアクティブになり、発振部２２０のノードＤ、Ｇを介し、印加される電圧（または電流）がトリガーとなって、発振部２２０の水晶振動子Ｘ’ｔａｌが発振を開始し、発振する振幅が増幅部２３０によって増幅される。その際、コンデンサＣＤ、ＣＧによって、水晶振動子Ｘ’ｔａｌの発振周波数は調整されている。
【００９２】
なお、図３に示すように、ノードＤにおける発振信号の波形は出力信号ＸＴＢのように正弦波形をしており、ノードＧにおける発振信号の波形はＸＴの正弦波の波形をしている。また、ノードＤにおける出力信号ＸＴＢよりも、ノードＧにおける出力信号ＸＴの正弦波の波形の振幅が小さいのは、コンデンサＣＤの容量がコンデンサＣＧの容量よりも小さいことが起因している。
【００９３】
さらに、ノードＤ、Ｎ、ＰＮ、Ｐにおける発振信号の波形は、図３で示されるような出力信号ＸＴＢの波形（正弦波形）をしている（コンデンサＣ１の前段のノードＤ、Ｎ、ＰＮ、Ｐまでを第１ノードと呼ぶ）。
【００９４】
そして、ノードＰから出力部２４０に出力信号ＸＴＢが伝達されるところから説明する。
【００９５】
図３に示す出力信号ＸＴＢが、ノードＰからコンデンサＣ１を介し、ＤＣ成分を遮断し、ＡＣ成分を抽出してノードＰ２ＢＧに伝達される（容量結合と呼び、発振信号調製回路にて行われ、調整発振信号が出力される）。ノードＰ２ＢＧはＰＭＯＳトランジスタＭＰ２Ｂのゲートに接続されているので、ＤＣ成分が除去された出力信号ＸＴＢがＰＭＯＳトランジスタＭＰ２Ｂのゲートに入力される。そこで、ＰＭＯＳトランジスタＭＰ２Ｂがアクティブになり、ＶＤＤから電源電圧がかかる。また、ＮＭＯＳトランジスタＭＮ３Ｂ （しきい値：約０．２５Ｖ）はゲートにバイアス回路２１０のバイアス信号線２１４が接続されているため、バイアス信号線２１４からバイアス電圧ＢＬ（約０．３Ｖ）が印加されており、予めアクティブになっている。そして、ＮＭＯＳトランジスタＭＮ３Ｂに流れる電流を基に、第１のバイアス電圧が与えられるので、出力信号ＸＴＢがかさ上げされ、ノードＰ２ＢＤでは、図３に示すような出力信号ＸＴＰのような波形になる。ノードＰ２ＢＤで、かさ上げされた出力信号ＸＴＰは、出力段２５０のＰＭＯＳトランジスタＭＰ４Ｂのゲートに入力される（コンデンサＣ１の後段のノードＰ２ＢＤを第２ノードと呼ぶ）。
【００９６】
また、同様にノードＮから出力部２４０に出力信号ＸＴＢが伝達されるところから説明する。
【００９７】
図３に示す出力信号ＸＴＢが、ノードＮからコンデンサＣ２を介し、ＤＣ成分を遮断し、ＡＣ成分を抽出してノードＮ２ＢＧに伝達される（容量結合と呼び、発振信号調製回路にて行われ、調整発振信号が出力される）。ノードＮ２ＢＧはＮＭＯＳトランジスタＭＮ２Ｂのゲートに接続されているので、ＤＣ成分が除去された出力信号ＸＴＢがＮＭＯＳトランジスタＭＮ２Ｂのゲートに入力される。そこで、ＮＭＯＳトランジスタＭＮ２Ｂがアクティブになり、ＧＮＤがかかる。また、ＰＭＯＳトランジスタＭＰ３Ｂ （しきい値：約０．５５Ｖ） は、ゲートにバイアス回路２１０のバイアス信号線２１２が、増幅部２３０のノードＰ１及びバイアス信号線２３２を介して、接続されているため、バイアス信号線２１２からバイアス電圧ＢＨ（約０．５Ｖ）が印加されており、予めアクティブになっている。そして、ＰＭＯＳトランジスタＭＰ３Ｂに流れる電流を基に、第２のバイアス電圧が与えられるので、出力信号ＸＴＢがかさ上げされ、ノードＮ２ＢＤでは、図３に示すような出力信号ＸＴＮのような波形になる。ノードＮ２ＢＤで、かさ上げされた出力信号ＸＴＮは、出力段２５０のＮＭＯＳトランジスタＭＮ４Ｂのゲートに入力される（コンデンサＣ１の後段のノードＮ２ＢＤを第３ノードと呼ぶ）。
【００９８】
出力段２５０において、ＰＭＯＳトランジスタＭＰ４Ｂでは、ノードＰ２ＢＤからの出力信号ＸＴＰがゲートに入力されることによってアクティブになり、同時に、ＮＭＯＳトランジスタＭＮ４ＢもノードＮ２ＢＤからの出力信号ＸＴＮがゲートに入力されることによってアクティブになる。ＰＭＯＳトランジスタＭＰ４Ｂ及びＮＭＯＳトランジスタＭＮ４Ｂは、図３の出力信号ＸＴＰ及び出力信号ＸＴＮを基にして動作する。ＰＭＯＳトランジスタＭＰ４Ｂのゲートに入力される出力信号ＸＴＰ、及びＮＭＯＳトランジスタＭＮ４Ｂのゲートに入力される出力信号ＸＴＮの電圧が同時に下がるときには、電圧が下がるため、電流も下がるのでＨ（ハイ）レベル寄りの電圧（電源電圧レベルの約０．７Ｖ）が出力される。また同様に、ＰＭＯＳトランジスタＭＰ４Ｂのゲートに入力される出力信号ＸＴＰ、及びＮＭＯＳトランジスタＭＮ４Ｂのゲートに入力される出力信号ＸＴＮの電圧が同時に上がるときには、電圧が上がるため、電流も上がるのでＬ（ロー）レベル寄りの電圧（ＧＮＤレベルの約０．０Ｖ）が出力される。以上のように、出力段２５０においてＰＭＯＳトランジスタＭＰ４Ｂ及びＮＭＯＳトランジスタＭＮ４Ｂが動作し、出力段２５０からの出力信号がノードＰ４ＢＮ４Ｂ（出力ノード）を介し、ＯＵＴ２６０へ出力される（図３のＯＵＴの波形参照）。
【００９９】
従って、ＰＭＯＳトランジスタＭＰ２ＢとＮＭＯＳトランジスタＭＮ３Ｂ、及びＮＭＯＳトランジスタＭＮ２ＢとＰＭＯＳトランジスタＭＰ３Ｂによって増幅して調整し、かさ上げされたバイアス点となる電圧値を中心にＰＭＯＳトランジスタＭＰ４Ｂ及びＮＭＯＳトランジスタＭＮ４Ｂのゲートに振幅して入力される。そのため、出力段２５０のＰＭＯＳトランジスタＭＰ４Ｂ及びＮＭＯＳトランジスタＭＮ４Ｂ は大きな利得を得て、確実に動作させることができる。
【０１００】
また、ＰＭＯＳトランジスタＭＰ３Ｂは、定電流源となるので、ＮＭＯＳトランジスタＭＮ２Ｂは電源電圧変動にかかわらずＶＧＳ（ゲート・ソース間電位差）を一定に保つことができるので、ＮＭＯＳトランジスタＭＮ４ＢのＶＧＳも電源電圧変動にかかわらず一定に保つことができる。
【０１０１】
従って、ＮＭＯＳトランジスタＭＮ４Ｂは電源電圧変動による利得の変動をなくすことができる。
【０１０２】
同様に、ＮＭＯＳトランジスタＭＮ３Ｂは、定電流源となるので、ＰＭＯＳトランジスタＭＰ２Ｂは電源電圧変動にかかわらずＶＧＳを一定に保つことができるので、ＰＭＯＳトランジスタＭＰ４ＢのＶＧＳも電源電圧変動にかかわらず一定に保つことができる。従って、ＰＭＯＳトランジスタＭＰ４Ｂは電源電圧変動による利得の変動をなくすことができる。
【０１０３】
簡単にまとめると、出力段２５０のゲート入力のバイアス点となる電圧値を生成する回路の電流源をトランジスタ（ＰＭＯＳトランジスタＭＰ３Ｂ及びＮＭＯＳトランジスタＭＮ３Ｂ）により、定電流化することで、バイアス点となる電圧値が電源電圧変動による影響を受けないので、出力段２５０は電源電圧変動が発生しても大きな利得を得ることができる。
【０１０４】
従って、電源電圧変動が発生してもトランジスタ（ＰＭＯＳトランジスタＭＰ４Ｂ及びＮＭＯＳトランジスタＭＮ４Ｂ）を確実に動作させることができるので、確実にクロック信号等に利用される出力信号（矩形波）を出力することができる。
【図面の簡単な説明】
【０１０５】
【図１】本実施の形態に係る発振信号出力回路の第１実施形態の回路図である。
【図２】本実施の形態に係る発振信号出力回路の第２実施形態の回路図である。
【図３】本実施の形態に係る発振信号出力回路の第１実施形態の回路図及び第２実施形態の回路図における出力信号ＸＴ、ＸＴＢ、ＸＴＰ、ＸＴＮの波形図である。
【符号の説明】
【０１０６】
１００、２００    発振信号出力回路
１１０、２１０    バイアス回路
１２０、２２０    発振部
１３０、２３０    増幅部
１４０、２４０    出力部
１５０、２５０    出力段
１６０、２６０    出力端子
ＭＰ１、ＭＰ２Ａ、ＭＰ３Ａ、ＭＰ４Ａ    Ｐ型電界効果トランジスタ
ＭＮ１、ＭＮ２Ｂ、ＭＮ３Ｂ、ＭＮ４Ｂ    Ｎ型電界効果トランジスタ
Ｘ’ｔａｌ    水晶発振子
ＣＤ、ＣＧ、Ｃ１、Ｃ２    容量素子
ＲＦ    帰還抵抗素子
Ｒ１、Ｒ２    抵抗素子
【図１】
2008219387.tif 000003
【図２】
2008219387.tif 000004
【図３】
2008219387.tif 000005