(57)【要約】【課題】音質を改善する。【解決手段】デジタルオーディオ処理回路１００およびアナログローパスフィルタ１１０はアナログデジタル変換器を構成する。補間フィルタ２０は、サンプリング周波数ｆｓの異なるデジタルのオーディオ信号Ｓ４をフィルタリングする。ΔΣ変調器４０は、補間フィルタ２０の出力をΔΣ変調し、後段のＤ級アンプ５０およびアナログローパスフィルタ１１０に出力する。ΔΣ変調器４０は、次数およびオーバーサンプリングレートが切り替え可能に構成される。制御部３０は、オーディオ信号Ｓ４のサンプリング周波数ｆｓごとに、ΔΣ変調器４０に設定すべき次数およびオーバーサンプリングレートの値を保持したＲＯＭ３６を含む。サンプリング制御部３４は、オーディオ信号Ｓ４のサンプリング周波数ｆｓの値を受け、その値に応じて設定すべき次数およびオーバーサンプリングレートをメモリから読み出し、ΔΣ変調器４０に設定する。【選択図】図１
2008187375.tif 000002
【特許請求の範囲】
【請求項１】
サンプリング周波数の異なるデジタルのオーディオ信号をフィルタリングするデジタルフィルタと、
前記デジタルフィルタの出力をΔΣ変調し、後段のＤ級アンプおよびアナログフィルタに出力するΔΣ変調器であって、次数およびオーバーサンプリングレートが切り替え可能なΔΣ変調器と、
前記オーディオ信号のサンプリング周波数ごとに、前記ΔΣ変調器に設定すべき次数およびオーバーサンプリングレートの値を保持したメモリを含み、前記オーディオ信号のサンプリング周波数の値を受け、その値に応じて設定すべき次数およびオーバーサンプリングレートを前記メモリから読み出し、前記ΔΣ変調器に設定する制御部と、
を備えることを特徴とするアナログデジタル変換器。
【請求項２】
前記制御部は、サンプリング周波数が低いほど、ΔΣ変調器の次数を低く設定し、かつオーバーサンプリングレートを高く設定することを特徴とする請求項１に記載のアナログデジタル変換器。
【請求項３】
電池と、
デジタルのオーディオ信号を生成する信号生成部と、
前記電池を電源として動作し、前記オーディオ信号を入力として受ける請求項１または２に記載のアナログデジタル変換器と、
前記アナログデジタル変換器の前記ΔΣ変調器からのパルス信号を増幅するＤ級アンプと、
前記Ｄ級アンプの出力信号をフィルタリングするアナログフィルタと、
前記アナログフィルタの後段に設けられた音声出力部と、
前記アナログデジタル変換器に、前記オーディオ信号のサンプリング周波数を通知するホストプロセッサと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号処理に関し、特にΔΣ変調器を用いた１ビットデジタルアナログ変換器に関する。
【背景技術】
【０００２】
近年の半導体集積技術の発展に伴い、シリコンオーディオプレイヤやＣＤ（Compact Disc）プレイヤ、携帯電話端末などのオーディオ再生機能を有する電子機器において、高速なデジタル信号処理を利用した１ビットデジタルアナログ変換が利用される。１ビットデジタルアナログ変換は、まずオーディオ信号を、デジタルフィルタを利用してオーバーサンプリングし、不要な帯域を除去する。続いて、フィルタリングされたオーディオ信号を、ΔΣ変調器などを用いてパルス変調された１ビットのパルス信号に変換する。続いて、このパルス信号をＤ級アンプを利用して増幅し、アナログフィルタによって高周波成分を除去する。その結果得られるアナログフィルタの出力信号は、再生すべきオーディオ信号となる。
【０００３】
【特許文献１】特開昭６３−１６０４０６号公報
【特許文献２】特開２００４−０８０１５２号公報
【特許文献３】特開２００３−２８３３３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ハードディスクやフラッシュメモリを利用したシリコンオーディオプレイヤ、あるいは携帯電話端末では、再生すべきオーディオ信号のサンプリング周波数が変動する場合がある。たとえば、ＭＰ３（MPEG AUDIO LAYER-3）などに代表される圧縮されたデジタルオーディオ信号の場合、サンプリング周波数が圧縮率に応じて変化する。また、携帯電話端末などで通話音声を出力する場合、そのサンプリング周波数は音楽データと比較して低くなる。
【０００５】
再生すべきオーディオ信号のサンプリング周波数が変化する場合に、異なるサンプリング周波数で同一の処理を行うと、あるサンプリング周波数では良好な音質が得られても、他のサンプリング周波数では音質が悪化する場合がある。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、デジタルオーディオ機器の音質の改善である。
【課題を解決するための手段】
【０００７】
本発明のある態様の１ビットアナログデジタル変換器は、サンプリング周波数の異なるデジタルのオーディオ信号をフィルタリングするデジタルフィルタと、デジタルフィルタの出力をΔΣ変調し、後段のＤ級アンプおよびアナログフィルタに出力するΔΣ変調器であって、次数およびオーバーサンプリングレートが切り替え可能なΔΣ変調器と、オーディオ信号のサンプリング周波数ごとに、ΔΣ変調器に設定すべき次数およびオーバーサンプリングレートの値を保持したメモリを含み、オーディオ信号のサンプリング周波数の値を受け、その値に応じて設定すべき次数およびオーバーサンプリングレートをメモリから読み出し、ΔΣ変調器に設定する制御部と、を備える。
【０００８】
ΔΣ変調器の設計段階において、サンプリング周波数が異なるオーディオ信号に対して、次数およびオーバーサンプリングレートをさまざまな値に変更し、Ｓ／Ｎ比やＴＨＤ（全高調波ひずみ）などの特性を測定しておくことにより、各サンプリング周波数に対して適切な次数およびオーバーサンプリングレートを見積もることができる。その結果を、制御部のメモリに書き込んでおくことにより、セットに実装された状態で、オーディオ信号のサンプリング周波数ごとに、適切な次数およびオーバーサンプリングレートを設定することができ、良好な特性（音質）を得ることができる。さらに、オーディオ信号の特性を損なわない範囲で次数を低下させることにより、消費電力を低減することができる場合がある。
【０００９】
制御部は、サンプリング周波数が低いほど、ΔΣ変調器の次数を低く設定し、かつオーバーサンプリングレートを高く設定してもよい。
【００１０】
制御部は、サンプリング周波数が２４ｋＨｚ未満のとき次数を４次に、２４ｋＨｚ以上のとき次数を５次に設定してもよい。
【００１１】
制御部は、サンプリング周波数が２４ｋＨｚ未満のときオーバーサンプリングレートを１２８倍に、２４ｋＨｚ以上のときオーバーサンプリングレートを６４倍以下に設定してもよい。
【００１２】
デジタルアナログ変換器は、一つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、その面積を削減することができる。
【００１３】
本発明の別の態様は、電子機器である。この電子機器は、電池と、デジタルのオーディオ信号を生成する信号生成部と、電池を電源として動作し、オーディオ信号を入力として受ける上述のアナログデジタル変換器と、アナログデジタル変換器のΔΣ変調器からのパルス信号を増幅するＤ級アンプと、Ｄ級アンプの出力信号をフィルタリングするアナログフィルタと、アナログフィルタの後段に設けられた音声出力部と、アナログデジタル変換器に、オーディオ信号のサンプリング周波数を通知するホストプロセッサと、を備える。
【００１４】
この態様によると、サンプリング周波数ごとに適切なΔΣ変調器の次数およびオーバーサンプリングレートが設定されるため、良好なオーディオ再生を実現しつつ、消費電力を低減でき、電子機器の駆動時間を延ばすことができる。
【００１５】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明に係るデジタルアナログ変換器によれば、消費電力を低減できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１８】
図１は、本発明の実施の形態に係るデジタルオーディオ処理回路１００を搭載した電子機器２００の構成を示すブロック図である。電子機器２００は、たとえば携帯電話端末、シリコンオーディオプレイヤ、ＣＤプレイヤなどのスピーカやヘッドホン、イヤホンなどから音声を出力可能な機器である。電子機器２００は、デジタルオーディオ処理回路１００、アナログローパスフィルタ１１０、音声出力部１２０、オーディオ信号生成部１３０、電池１４０を備える。
【００１９】
電池１４０は、電子機器２００の主電源として利用され、たとえばリチウムイオン電池やニッケル水素電池である。デジタルオーディオ処理回路１００、オーディオ信号生成部１３０には、電池１４０から出力される電池電圧Ｖｂａｔ、もしくは、電池電圧Ｖｂａｔをスイッチングレギュレータなどにより安定化して得られる電圧が、電源電圧として供給される。音声出力部１２０は、スピーカ、ヘッドホンあるいはイヤホンなど、電気信号を音響波に変換するデバイスであり、電子機器２００に内蔵され、もしくは外付けされる。
【００２０】
オーディオ信号生成部１３０は、デジタルのオーディオ信号Ｓ１を生成する。オーディオ信号Ｓ１は、通話相手の発話した声、着信音、あるいは図示しないメモリ等にエンコードして記録されたオーディオ信号をデコードしたＰＣＭ（Pulse Code Modulation）形式の信号である。オーディオ信号Ｓ１は、その種類に応じて異なるサンプリング周波数でサンプリングされている。たとえば通話音声であれば、サンプリング周波数は８ｋＨｚ程度であり、ＣＤ音源を圧縮したデータであれば４４．１ｋＨｚ程度となる。
【００２１】
オーディオ信号生成部１３０とデジタルオーディオ処理回路１００は、信号線１３２を介して接続される。たとえば信号線１３２はＩ２Ｓ規格のバスであり、オーディオ信号Ｓ１は、シリアルデータとしてデジタルオーディオ処理回路１００に伝送される。なお、Ｉ２Ｓはあくまで一例であり、その他のシリアルバス、あるいはパラレルバスであってもよく、本発明は特定のバスを使用した状況に限定されるものではない。
【００２２】
デジタルオーディオ処理回路１００は、オーディオ信号Ｓ１を受け、パルス変調された１ビットのパルス信号に変換して増幅し、後段のアナログローパスフィルタ１１０へと出力する。アナログローパスフィルタ１１０は、パルス信号Ｓ２の高周波成分を除去し、アナログオーディオ信号Ｓ３に変換する。音声出力部１２０は、アナログローパスフィルタ１１０からのアナログオーディオ信号Ｓ３によって駆動される。デジタルオーディオ処理回路１００およびアナログローパスフィルタ１１０は、１ビットデジタルアナログ変換器を構成する。
【００２３】
デジタルオーディオ処理回路１００は、入力端子１０２、出力端子１０４、電源端子１０６を備える。入力端子１０２には、オーディオ信号生成部１３０からのオーディオ信号Ｓ１が入力され、出力端子１０４はアナログローパスフィルタ１１０と接続される。電源端子１０６には電池電圧Ｖｂａｔにもとづく電源電圧が供給される。デジタルオーディオ処理回路１００の内部の各ブロックは、電源電圧を利用して動作する。
【００２４】
デジタルオーディオ処理回路１００は、入力インタフェース部１０、デジタル補間フィルタ（以下、単に補間フィルタという）２０、制御部３０、ΔΣ変調器４０、Ｄ級アンプ５０を含み、ひとつの半導体基板上に一体集積化されている。
【００２５】
入力インタフェース部１０は、信号線１３２を介して入力されたオーディオ信号Ｓ１を受け、これをシリアルパラレル変換してオーディオ信号Ｓ４を生成する。オーディオ信号Ｓ４は、後段の補間フィルタ２０に入力される。
【００２６】
補間フィルタ２０は、サンプリング周波数ｆｓのオーディオ信号Ｓ４を８倍にオーバーサンプリングして補間するＦＩＲフィルタである。フィルタリングされたオーディオ信号Ｓ５は、後段のΔΣ変調器４０に入力される。
【００２７】
ΔΣ変調器４０は、補間フィルタ２０から出力されるオーディオ信号Ｓ５をΔΣ変調し、パルス変調されたパルス信号Ｓ６として出力する。パルス信号Ｓ６に含まれるパルス列の粗密、もしくは各パルスの幅（デューティ比）が、再生すべきオーディオ信号の振幅に対応する。パルス信号Ｓ６の高周波成分を後段のアナログローパスフィルタ１１０によって除去することにより、アナログオーディオ信号が生成される。
【００２８】
本実施の形態において、ΔΣ変調器４０はΔΣ変調の次数およびオーバーサンプリングレートが可変に構成される。ΔΣ変調器の次数の切り替えについては、本出願人がすでに出願した特許文献２記載の技術を利用してもよい。
【００２９】
Ｄ級アンプ５０は、ΔΣ変調器４０から出力されるパルス変調されたパルス信号Ｓ６を増幅する。このＤ級アンプ５０は、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)インバータ型のスイッチングアンプである。Ｄ級アンプ５０により増幅された１ビットのパルス信号Ｓ２は、出力端子１０４を介して出力される。
【００３０】
制御部３０は、クロック制御部３２、サンプリング制御部３４、ＲＯＭ（Read Only Memory）３６を含む。制御部３０は、デジタルオーディオ処理回路１００に入力されるオーディオ信号Ｓ１のサンプリング周波数ｆｓに応じて、ΔΣ変調器４０の状態を制御する。
【００３１】
クロック制御部３２には、外部からマスタークロック信号ＣＫが入力される。クロック制御部３２はマスタークロック信号ＣＫを逓倍してΔΣ変調器４０に適切なクロック信号を供給する。たとえばクロック制御部３２はＰＬＬ（Phase Locked Loop）回路を含んで構成される。
【００３２】
サンプリング制御部３４には、デジタルオーディオ処理回路１００に対して現在入力されているオーディオ信号Ｓ１のサンプリング周波数ｆｓがデータとして入力される。ＲＯＭ３６は、再生すべきオーディオ信号Ｓ１のサンプリング周波数ｆｓごとに、ΔΣ変調器４０に設定すべき次数およびオーバーサンプリングレートの値を保持する。たとえば、サンプリング周波数ｆｓは、８、１１、１２、１６、２２、２４、３２、４４、４８ｋＨｚのいずれかの値をとる。この場合、それぞれのサンプリング周波数ｆｓの値ごとに、次数およびオーバーサンプリングレートが設定される。
【００３３】
サンプリング制御部３４は、オーディオ信号Ｓ１のサンプリング周波数ｆｓの値を受け、これをデコードして、その値に応じて設定すべき次数およびオーバーサンプリングレートをＲＯＭ３６から読み出す。サンプリング制御部３４は、読み出した次数およびオーバーサンプリングレートを、ΔΣ変調器４０に設定する。
【００３４】
次に、サンプリング周波数ｆｓと、ΔΣ変調器４０の次数およびオーバーサンプリングレートの関係について説明する。
次数およびオーバーサンプリングレートは、ΔΣ変調器４０およびデジタルオーディオ処理回路１００全体の設計段階において、シミュレーションや実験によって最適化する。すなわち、サンプリング周波数ｆｓが異なるオーディオ信号Ｓ１に対して、次数およびオーバーサンプリングレートをさまざまな値に変更し、Ｓ／Ｎ比やＴＨＤ（全高調波ひずみ）などの特性を測定する。結果として各サンプリング周波数ｆｓに対して適切な次数およびオーバーサンプリングレートを見積もることができる。
【００３５】
図２（ａ）、（ｂ）は、サンプリング周波数と、ΔΣ変調器４０の次数およびオーバーサンプリングレートの関係を示すテーブルである。
図２（ａ）は、さまざまなサンプリング周波数ｆｓと、次数およびオーバーサンプリングレートの組み合わせに対する、ＴＨＤの測定結果の一例を示す図である。なお、Ｓ／Ｎ比もＴＨＤと同様の傾向を示す。
【００３６】
図２（ｂ）は、図２（ａ）の測定結果にもとづいて決定した、各サンプリング周波数ｆｓに対応する次数およびオーバーサンプリングレートの組を示す図である。基本的には、各サンプリング周波数ｆｓに対して、ＴＨＤが最小となるオーバーサンプリングレートおよび次数の組み合わせを選択すればよい。オーバーサンプリングレートや次数を変更しても、ＴＨＤの値がほぼ同一値（たとえば±１ｄＢ）の場合、いずれを選択してもよい。
【００３７】
図２（ａ）、（ｂ）から、好ましくは、サンプリング制御部３４は、サンプリング周波数ｆｓが低いほど、ΔΣ変調器４０の次数を低く設定するとよい。さらに好ましくは、サンプリング周波数ｆｓが低いほど、オーバーサンプリングレートを高く設定するとよい。
【００３８】
ここで、ＲＯＭ３６の容量や、回路の簡素化の観点からいえば、選択されるオーバーサンプリングレートと次数の組み合わせは極力少ないことが望ましい。そこで、本実施の形態では、ｆｓ＜２４ｋＨｚに対してオーバーサンプリングレートを１２８倍に、次数を４次に設定する。また、２４ｋＨｚ≦ｆｓ＜４４ｋＨｚに対して、オーバーサンプリングレートを６４倍に、次数を５次に設定する。４４ｋＨｚ≦ｆｓに対して、オーバーサンプリングレートを３２倍に、次数を５次に設定する。ＲＯＭ３６は、このように選択されたオーバーサンプリングレートおよび次数を保持する。その結果、ΔΣ変調器４０を４次と５次で切り替えられるように構成すればよいため、回路を簡素化できる。また、次数とオーバーサンプリングレートを３組のみ保持すればよいため、メモリ容量を節約できる。
【００３９】
本実施の形態に係るデジタルオーディオ処理回路１００によれば、サンプリング周波数ごとに、ΔΣ変調の次数およびオーバーサンプリングレートの組み合わせをＲＯＭ３６に記録しておくことにより、最適な次数、オーバーサンプリングレートを、外部のホストプロセッサからの指示を受けることなく自動的に設定することができる。つまり、外部からは、オーディオ信号Ｓ１のサンプリング周波数のみを入力すればよく、ホストプロセッサの負荷を低減できる。
【００４０】
オーディオ信号Ｓ１のサンプリング周波数が変化しても、良好な特性を得るための手法としては、以下の２つの方法も考えられる。第１は、オーディオ信号Ｓ１をサンプリング変換器によってサンプリング変換し、サンプリング周波数を統一した後に、ΔΣ変調を行う方法である。この方法では、高音質を得るために、３２ｋＨｚ以上のサンプリング周波数に統一する必要がある。しかしこの方法では、高音質が要求されない８ｋＨｚ程度の音声信号も、３２ｋＨｚ以上にサンプリング変換されるため、回路の消費電力が大きくなる。
本実施の形態に係るデジタルオーディオ処理回路１００では、第１の方法よりも消費電力を低減することができる。
【００４１】
第２に、サンプリング変換は行わず、ΔΣ変調器４０の次数およびオーバーサンプリングレートを、最も特性が要求されるサンプリング周波数に最適する方法も考えられる。しかしながらこの方法では、最適化されないその他のサンプリング周波数に対して、満足のいく特性を得ることができない。本実施の形態に係るデジタルオーディオ処理回路１００では、この問題を解消することができる。
【００４２】
また、次数およびオーバーサンプリングレートのいずれか一方を固定し、他方を変化させる場合、図２（ａ）から、あるサンプリング周波数では良好な特性が得られても、その他のサンプリング周波数では特性が悪化することが分かる。本実施の形態に係るデジタルオーディオ処理回路１００によれば、ΔΣ変調器４０の次数と、オーバーサンプリングレートとを両方変化させることにより、いずれのサンプリング周波数においても、良好な特性を得ることができる。
【００４３】
さらに、必要に応じて、ΔΣ変調器４０の次数やオーバーサンプリングレートを低く設定することができるため、たとえば、５次、１２８倍に固定する場合に比べると、回路の消費電力を削減することができる。
【００４４】
実施の形態では、次数とオーバーサンプリングレートの値を、サンプリング周波数ｆｓに応じて３通りに切り替える場合について説明したが本発明はこれに限定されず、図２（ａ）に示したような測定結果やシミュレーション結果から、各サンプリング周波数に対して良好な特性を与える組をそれぞれ選択して、ＲＯＭ３６に記録してもよい。
【００４５】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態に係るデジタルオーディオ処理回路を搭載した電子機器の構成を示すブロック図である。
【図２】図２（ａ）、（ｂ）は、サンプリング周波数と、ΔΣ変調器の次数およびオーバーサンプリングレートの関係を示すテーブルである。
【符号の説明】
【００４７】
１０  入力インタフェース部、  ２０  補間フィルタ、  ３０  制御部、  ３２  クロック制御部、  ３４  サンプリング制御部、  ３６  ＲＯＭ、  ４０  ΔΣ変調器、  ５０  Ｄ級アンプ、  １００  デジタルオーディオ処理回路、  １０２  入力端子、  １０４  出力端子、  １０６  電源端子、  １１０  アナログローパスフィルタ、  １２０  音声出力部、  １３０  オーディオ信号生成部、  １４０  電池、  ２００  電子機器、  Ｓ１  オーディオ信号、  Ｓ２  パルス信号、  Ｓ３  アナログオーディオ信号。
【図１】
2008187375.tif 000003
【図２】
2008187375.tif 000004