(57)【要約】【課題】入力のインピーダンスマッチングを崩さずに、利得を可変することができる可変利得増幅回路を実現する。【解決手段】利得制御信号により利得が可変される可変利得アンプ１０１の入出力端間に負帰還抵抗１０２，１０３を設けると共に、スイッチ回路１０４を設ける。制御部１０６によりスイッチ回路１０４を切り換え、可変利得アンプ１０１の利得制御を行なわないときには、負帰還抵抗１０２，１０３により、入力のインピーダンスマッチングを取るようにし、利得制御信号ＣＴにより可変利得アンプ１０１の利得制御をするときには、負帰還抵抗による負帰還路を切断すると共に、入力信号源インピーダンスＲｇに等しいまたはほぼ等しい抵抗値の第１の抵抗１０２により、入力のインピーダンスマッチングを取るようにする。【選択図】図１
2008187329.tif 000002
【特許請求の範囲】
【請求項１】
利得制御信号により利得が可変される可変利得アンプと、
前記可変利得アンプの入出力端間に設けられる負帰還抵抗と、
入力信号源インピーダンスに等しいまたはほぼ等しい抵抗値の第１の抵抗と、
前記可変利得アンプの利得制御を行なわないときには、前記負帰還抵抗により、入力のインピーダンスマッチングを取るようにし、前記利得制御信号により前記可変利得アンプの利得制御をするときには、前記負帰還抵抗による負帰還路を切断すると共に、前記第１の抵抗により、入力のインピーダンスマッチングを取るように制御する制御部と、
を備える可変利得増幅回路。
【請求項２】
請求項１に記載の可変利得増幅回路において、
前記負帰還抵抗は、前記第１の抵抗と、この第１の抵抗に直列に接続された第２の抵抗とからなり、
前記第１の抵抗と前記第２の抵抗との接続中点に対して、インピーダンス切り換え回路を設け、前記制御部により、前記インピーダンス切り換え回路を、前記可変利得アンプを利得制御しないときと、前記利得制御信号により前記可変利得アンプを利得制御するときとで、切り換える
ことを特徴とする可変利得増幅回路。
【請求項３】
請求項２に記載の可変利得増幅回路において、
前記可変利得アンプの利得を−Ａ、前記入力信号源インピーダンスをＲｇ、前記第１の抵抗の抵抗値をＲ１としたとき、第２の抵抗の抵抗値Ｒ２を、
（Ｒ１＋Ｒ２）／（１＋Ａ）＝Ｒｇ
を満足する抵抗値に選定してなる
ことを特徴とする可変利得増幅回路。
【請求項４】
請求項１に記載の可変利得増幅回路において、
前記可変利得アンプは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いたソース接地アンプを使用した
ことを特徴とする可変利得増幅回路。
【請求項５】
請求項１に記載の可変利得増幅回路において、
前記可変利得アンプは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いた差動アンプを使用した
ことを特徴とする可変利得増幅回路。
【請求項６】
ＩＣ（Integrated  Circuit；集積回路）化されていることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項７】
請求項１に記載の可変利得増幅回路において、
前記可変利得アンプは、並列に接続した複数個の可変利得アンプにより構成されると共に、各可変利得アンプの前記負帰還抵抗が接続される入力端と、他の可変利得アンプの入力端との間に、可変減衰器を挿入した
ことを特徴とする可変利得増幅回路。
【請求項８】
利得制御信号により利得が可変される可変利得アンプの入力インピーダンスマッチングを行なう方法であって、
前記可変利得アンプの利得制御を行なわないときには、前記可変利得アンプの入出力端に設けられる負帰還抵抗によりインピーダンスマッチングを取るようにし、前記利得制御信号により前記可変利得アンプを利得制御するときには、前記負帰還抵抗による負帰還路を切断すると共に、入力信号源インピーダンスに等しいまたはほぼ等しい抵抗値の抵抗によりインピーダンスマッチングを取るようにする
ことを特徴とする可変利得アンプの入力インピーダンスマッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、可変利得増幅回路および可変利得アンプの入力インピーダンスマッチング方法に関する。
【背景技術】
【０００２】
増幅器の入出力端間に抵抗負帰還路を設け、その負帰還抵抗の抵抗値を、入力信号源のインピーダンスとマッチングする所定の値とすることで、入力のインピーダンスマッチング（インピーダンス整合）を行なって、低雑音の増幅器を実現することができることが知られている（例えば、特許文献１（特開２００１−２０３５４４号公報）参照）。
【０００３】
この場合、負帰還抵抗の抵抗値をＲｆ、増幅器の入力インピーダンスをＲｉｎ、増幅器の利得をＡとすると、
Ｒｉｎ＝Ｒｆ／（１＋Ａ）      ・・・（式１）
を満足するように、負帰還抵抗の抵抗値Ｒｆは選定される。
【０００４】
ところで、例えばテレビジョン受像機の高周波増幅器として、上述のような低雑音の増幅器が良く用いられるが、その場合には、増幅器を可変利得増幅器として自動利得制御（ＡＧＣ（Automatic  Gain  Control））機能が付加される。
【０００５】
ところが、増幅器を可変利得増幅器とした場合には、上記の（式１）において、利得Ａが変化するので、増幅器の入力インピーダンスＲｉｎも利得制御に応じて変化してしまい、増幅器の入力でのインピーダンスマッチングが取れなくなってしまうという問題点がある。
【０００６】
そこで、上記の特許文献１においては、次のようにして、この問題点を解決している。すなわち、図８は、特許文献１に示されている可変利得増幅回路を示すもので、これは、可変利得アンプ１の前段に、利得が−Ａの固定利得アンプ２を設け、この固定利得アンプ２の入出力端間に負帰還抵抗Ｒｆを接続することで、入力信号源のインピーダンスとのマッチングを取るようにしたものである。
【０００７】
また、特許文献２（特許第３５６２９７７号公報）には、ＰＩＮダイオードによる可変インピーダンスと可変利得アンプとを組み合わせ、利得制御による可変利得アンプの利得の低下に伴い、ＰＩＮダイオードのインピーダンスを変えて、入力インピーダンスを一定に保つ技術が開示されている。
【０００８】
さらに、特許文献３（特開２００６−２４５８４３号公報）には、アンプの利得を減衰させながら、帰還抵抗を同時に可変し、入力インピーダンスマッチングを崩さないようにする回路例が開示されている。
【０００９】
上記の特許文献は、次の通りである。
【特許文献１】特開２００１−２０３５４４号公報
【特許文献２】特許第３５６２９７７号公報
【特許文献３】特開２００６−２４５８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１および特許文献２に記載の可変利得増幅回路は、いずれも、アンプの出力に可変減衰回路を組み合わせたものであり、入力アンプ（例えば図８の入力アンプ２）には、インピーダンスマッチングを考慮して、そのまま入力信号が印加される。この場合の入力アンプの利得は、入力整合の条件を満足させるようにするために、一定のゲインとする必要があり、そのため、大きな入力のときに出力が飽和しないようにするためには、入力アンプへの供給電圧を高くして出力ダイナミックレンジを大きくする必要がある。
【００１１】
入力アンプの利得を減衰することができれば、この入力アンプの出力レベルは小さくなり、出力ダイナミックレンジは小さくてよくなるので、アンプを構成するデバイスの歪み特性が良好な低電圧での動作が可能となる。
【００１２】
しかし、特許文献１および特許文献２の場合には、上述のように、出力ダイナミックレンジを大きくする必要があるので、入力アンプへの供給電圧を高くしなければならず、可変利得増幅回路の動作電圧の低電圧化の障害となるという問題がある。
【００１３】
したがって、ＩＣ（Integrated  Circuit；集積回路）化に際しては、低電圧動作が、使用するデバイスの耐圧や、消費電力の低減から望まれるが、従来の回路構成では、低電圧化が困難であるので、ＩＣ化しにくくなるという問題がある。
【００１４】
また、特許文献３の回路例の方式の場合には、帰還用の可変抵抗素子に非常に直線性の良いデバイスが必要であるが、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を帰還用の可変抵抗に用いた場合には歪みが大きすぎて、例えばテレビチューナなどの高周波アンプとしては使用ができない。帰還用可変抵抗にＭＯＳＦＥＴを使用すると、従来のＭＯＳＦＥＴを用いた可変利得アンプよりも歪みが増加してしまう。このように、この特許文献３の回路構成は、要求する特性のデバイスの入手が困難であるため、実現が困難なものである。
【００１５】
そして、例えばテレビジョン信号の受信においては、多チャネル妨害を考慮して、大きな入力でも低歪みが要求されると共に、電波の強いアナログ放送信号と混在する比較的弱いデジタル放送信号を、妨害無く受信するようにする必要があるが、そのためには、上記の回路構成では特性が不満足であるという問題もある。
【００１６】
この発明は、以上のような問題点を解決することができる可変利得増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、請求項１の発明においては、
利得制御信号により利得が可変される可変利得アンプと、
前記可変利得アンプの入出力端間に設けられる負帰還抵抗と、
入力信号源インピーダンスに等しいまたはほぼ等しい抵抗値の第１の抵抗と、
前記可変利得アンプの利得制御を行なわないときには、前記負帰還抵抗により、入力のインピーダンスマッチングを取るようにし、前記利得制御信号により前記可変利得アンプの利得制御をするときには、前記負帰還抵抗による負帰還路を切断すると共に、前記第１の抵抗により、入力のインピーダンスマッチングを取るように制御する制御部と、
を備える可変利得増幅回路を提供する。
【００１８】
上記の構成の請求項１の発明によれば、可変利得アンプの利得制御が行なわれない固定利得の状態のときには、負帰還抵抗により、可変利得アンプの入力のインピーダンスマッチングが良好に行なわれる。そして、可変利得アンプが利得制御される状態になると、抵抗負帰還路が切断され、その代わりに、入力信号源のインピーダンスに等しいまたはほぼ等しい抵抗値の第１の抵抗により、可変利得アンプの入力のインピーダンスマッチングが行なわれる。
【００１９】
したがって、請求項１の発明によれば、固定利得アンプと可変減衰回路とを組み合わせたものを用いなくても、入力のインピーダンスマッチングを崩さずに、利得を可変することができる可変利得増幅回路を実現することができる。
【００２０】
そして、請求項１の発明によれば、従来例として説明したような固定の利得の入力アンプを必要とせず、可変利得アンプの利得を減衰させながら、入力インピーダンスマッチングを取ることができるので、この可変利得アンプの出力レベルを小さくすることでき、出力ダイナミックレンジは小さくてよくなるので、当該可変利得アンプを構成するデバイスの歪み特性が良好な低電圧での動作が可能となる。
【００２１】
また、可変利得アンプにおける利得減衰動作時においては、第１の抵抗によって入力インピーダンスマッチングを取ることができるので、低歪みとすることができる。
【００２２】
また、請求項２の発明は、請求項１に記載の可変利得増幅回路において、
前記負帰還抵抗は、前記第１の抵抗と、この第１の抵抗に直列に接続された第２の抵抗とからなり、
前記第１の抵抗と前記第２の抵抗との接続中点に対して、インピーダンス切り換え回路を設け、前記制御部により、前記インピーダンス切り換え回路を、前記可変利得アンプを利得制御しないときと、前記利得制御信号により前記可変利得アンプを利得制御するときとで、切り換える
ことを特徴とする可変利得増幅回路を提供する。
【００２３】
また、請求項３の発明は、請求項２に記載の可変利得増幅回路において、
前記可変利得アンプの利得を−Ａ、前記入力信号源インピーダンスをＲｇ、前記第１の抵抗の抵抗値をＲ１としたとき、第２の抵抗の抵抗値Ｒ２を、
（Ｒ１＋Ｒ２）／（１＋Ａ）＝Ｒｇ
を満足する抵抗値に選定してなる
ことを特徴とする可変利得増幅回路を提供する。
【００２４】
上述の構成の請求項２の発明によれば、インピーダンス切り換え回路が、制御部により切り替え制御されて、第１および第２の抵抗からなる負帰還抵抗により、入力のインピーダンスマッチングが行なわれる状態と、負帰還路が切断されて、入力信号源インピーダンスに等しいあるいはほぼ等しい抵抗値の第１の抵抗により入力のインピーダンスマッチングが行なわれる状態とで切り換えられる。
【００２５】
この場合において、負帰還抵抗によりインピーダンスマッチングが行なわれる状態であるときに、信号電流が第１の抵抗を流れることによりこの第１の抵抗での電圧降下は、第１の抵抗の抵抗値Ｒ１が信号源インピーダンスに等しいあるいはほぼ等しいから、信号源インピーダンスにより降下した電圧に等しいあるいはほぼ等しい。したがって、このとき第１の抵抗と第２の抵抗との接続中点では、可変利得アンプの出力の信号と入力の信号とがバランスした状態となっており、この接続中点の信号レベルは極めて小さくなる。
【００２６】
このため、この接続中点に接続されたインピーダンス切り換え回路に加わる信号は、非常に小さく、このインピーダンス切り換え回路によって発生する歪みは極めて小さくなり、また、寄生容量による帰還時の影響も無視できる。
【００２７】
この結果、インピーダンス切り換え回路を例えばスイッチ用トランジスタで構成したときに、そのスイッチ用トランジスタのサイズを大きくすることができ、スイッチ用トランジスタのオン時のオン抵抗を充分に小さくできる。その結果、スイッチ用トランジスタのオン時に、当該スイッチ用トランジスタから発生する歪みも小さくすることが可能となる。
【発明の効果】
【００２８】
この発明によれば、固定利得アンプと可変減衰回路とを組み合わせたものを用いなくても、入力のインピーダンスマッチングを崩さずに、利得を可変することができる可変利得増幅回路を実現することができる。
【００２９】
そして、この発明によれば、動作電圧が低電圧、低消費電流で、低ノイズかつ低歪みの可変利得増幅装置が実現できる。
【発明を実施するための最良の形態】
【００３０】
以下、この発明による可変利得増幅回路の実施形態を、図を参照しながら説明する。
【００３１】
［第１の実施形態］
図１は、この発明による可変利得増幅回路の第１の実施形態の原理的構成を示す等価回路を示す図である。この第１の実施形態では、利得可変アンプ１０１の入出力端間に、第１の抵抗器１０２および第２の抵抗器１０３の直列回路が挿入されている。そして、第１の抵抗器１０２と第２の抵抗器１０３との接続中点が、インピーダンス切り換え回路を構成するスイッチ回路１０４を通じて接地端に接続されている。
【００３２】
そして、信号源インピーダンスＲｇの入力信号源１０５が、可変利得アンプ１０１に入力される。また、ＡＧＣ制御回路１０６が設けられ、可変利得アンプ１０１の出力信号が、このＡＧＣ制御回路１０６に供給される。
【００３３】
そして、このＡＧＣ制御回路１０６では、可変利得アンプ１０１の出力信号の信号レベルに応じて、可変利得アンプ１０１の利得−Ａを制御する自動利得制御信号（以下、ＡＧＣ制御信号という）ＣＴを生成すると共に、スイッチ回路１０４をオン・オフ切り替えするスイッチ制御信号ＳＷを生成し、ＡＧＣ制御信号を可変利得アンプ１０１に供給すると共に、スイッチ制御信号ＳＷをスイッチ回路１０４に供給する。
【００３４】
この例においては、ＡＧＣ制御回路１０６は、可変利得アンプ１０１の出力信号が所定レベル以下であるときには、ＡＧＣ制御は行なわず、可変利得アンプのゲイン−Ａが、一定となるようにする信号をＡＧＣ制御信号ＣＴとして出力する。そして、可変利得アンプ１０１の出力信号が所定レベル以上になったときには、その信号レベルに応じて、可変利得アンプ１０１の出力信号のレベルを一定にするように可変利得アンプ１０１のゲイン−Ａを可変制御するようにするＡＧＣ制御信号ＣＴを生成し、可変利得アンプ１０１に供給する。
【００３５】
また、ＡＧＣ制御回路１０６は、ＡＧＣ制御信号ＣＴにより可変利得アンプ１０１のゲイン−Ａを一定とするように制御するときには、スイッチ回路１０４をオフとし、ＡＧＣ制御信号ＣＴにより可変利得アンプ１０１のゲイン−Ａを可変制御するようにする信号を生成しているときには、スイッチ回路１０４をオンとするように、スイッチ制御信号ＳＷを生成する。
【００３６】
そして、第１の抵抗器１０２の抵抗値Ｒ１は、入力信号源１０５の信号源インピーダンスＲｇに等しいあるいはほぼ等しい値に選定されている。また、第２の抵抗器１０３の抵抗値Ｒ２は、スイッチ回路１０４がオフであるときに、負帰還抵抗により入力信号源とのインピーダンスマッチングを行なえる値とされる。すなわち、抵抗値Ｒ２は、
Ｒｇ＝（Ｒ１＋Ｒ２）／（１＋Ａ）    ・・・（式２）
を満足する値に設定される。
【００３７】
以上のように構成されているので、ＡＧＣ制御信号ＣＴにより可変利得アンプ１０１に対してＡＧＣがかかる前、つまり、可変利得アンプ１０１の利得−Ａが一定とされるときには、スイッチ回路１０４は、スイッチ制御信号ＳＷによりオフに制御される。このときには、第１の抵抗器１０２および第２の抵抗器１０３からなる負帰還抵抗により、入力信号源１０５に対して、可変利得アンプ１０１の入力のインピーダンスマッチングが行なわれる。
【００３８】
このとき、信号電流が第１の抵抗器１０２を流れることにより、この第１の抵抗器１０２での電圧降下は、第１の抵抗器１０２の抵抗値Ｒ１が信号源インピーダンスＲｇに等しいあるいはほぼ等しいから、信号源インピーダンスＲｇにより降下した電圧に等しい。したがって、このとき第１の抵抗器１０２と第２の抵抗器１０３との接続中点Ｐａでは、可変利得アンプ１０１の出力の信号と入力の信号とがバランスした状態となっており、この接続中点Ｐａの信号レベルは極めて小さくなる。
【００３９】
このため、この接続中点Ｐａに接続されたスイッチ回路１０４に加わる信号は、非常に小さく、このスイッチ回路１０４によって発生する歪みは極めて小さくなり、また、寄生容量による帰還時の影響も無視できる。
【００４０】
この結果、スイッチ回路１０４を例えばスイッチ用トランジスタで構成したときに、そのスイッチ用トランジスタのサイズを大きくすることができ、スイッチ用トランジスタのオン時のオン抵抗を充分に小さくできる。その結果、スイッチ用トランジスタのオン時に、当該スイッチ用トランジスタから発生する歪みも小さくすることが可能となる。
【００４１】
次に、ＡＧＣ制御信号ＣＴにより可変利得アンプ１０１に対してＡＧＣがかかり始め、可変利得アンプ１０１の利得−Ａが、出力が所定のものとなるように利得制御される可変制御される状態になると、スイッチ回路１０４が、スイッチ制御信号ＳＷによりオンに切り換え制御される。このため、接続中点Ｐａが接地端に接続される状態になって、第１および第２の抵抗器１０２および１０３からなる負帰還路は切断され、入力信号源１０５に対しては、第１の抵抗器１０２によって、可変利得アンプ１０１の入力のインピーダンスマッチングが行なわれる。
【００４２】
以上のようにして、この第１の実施形態によれば、固定利得アンプと可変減衰回路とを組み合わせたものを用いなくても、入力のインピーダンスマッチングを崩さずに、利得を可変することができる可変利得増幅回路を実現することができる。
【００４３】
［第２の実施形態］
この第２の実施形態は、可変利得アンプを、複数個の可変利得アンプで構成し、入力に減衰機を挿入することで、より大きな入力信号に対しても低歪みの可変利得増幅回路を構成するようにした場合の例である。
【００４４】
図２は、この第２の実施形態の可変利得増幅回路の一例の等価回路を示す図であり、この例の可変利得増幅回路においては、３個の可変利得アンプ１０１１，１０１２，１０１３が用いられて構成される。
【００４５】
この例においては、３個の可変利得アンプ１０１１，１０１２，１０１３の出力端は、互いに共通に接続される。そして、第１の可変利得アンプ１０１１の入力端と、第２の可変利得アンプ１０１２の入力端との間に、減衰器１０７が設けられ、また、第２の可変利得アンプ１０１２の入力端と第３の可変利得アンプ１０１３の入力端との間に、減衰器１０８が設けられる。したがって、第１の可変利得アンプ１０１１の入力端と第３の可変利得アンプ１０１３との間には、直列に接続された減衰器１０７と減衰器１０８とが設けられる構成である。
【００４６】
そして、この第２の実施形態では、第１の可変利得アンプ１０１１の入出力端間に、第１および第２の抵抗器１０２および１０３からなる負帰還抵抗が挿入され、この第１および第２の抵抗器１０２および１０３の接続中点Ｐａと接地端との間にスイッチ回路１０４が接続される。また、信号源インピーダンスＲｇの信号源１０５が、可変利得アンプ１０１１の入力端と接地端との間に印加される。
【００４７】
そして、この第２の実施形態では、ＡＧＣ制御回路１０６は、可変利得アンプ１０１１〜１０１３の共通出力端からの出力信号レベルに基づいて、各可変利得アンプ１０１１、１０１２、１０１３に対するＡＧＣ制御信号ＣＴ１，ＣＴ２，ＣＴ３（図３参照）を生成すると共に、スイッチ回路１０４に供給するスイッチ制御信号ＳＷを生成する。
【００４８】
すなわち、この例では、ＡＧＣ制御回路１０６は、第１の可変利得アンプ１０１１に対しては、出力信号レベルが所定値Ｅｔｈ１以下であるときには、利得が固定となり、出力信号レベルが所定値Ｅｔｈ１より大きいときには、利得を減衰させるようにするＡＧＣ制御信号ＣＴ１を生成し、供給する。
【００４９】
また、ＡＧＣ制御回路１０６は、第２の可変利得アンプ１０１２に対しては、出力信号レベルが、前記所定値Ｅｔｈ１よりも減衰器１０７での減衰レベルに応じた分だけ大きい所定値Ｅｔｈ２よりも大きくなったときからその利得を減衰させるようにするＡＧＣ制御信号ＣＴ２を生成し、供給する。
【００５０】
さらに、ＡＧＣ制御回路１０７は、第３の可変利得アンプ１０１３に対しては、出力信号レベルが、前記所定値Ｅｔｈ２よりも、さらに、減衰器１０８での減衰レベルに応じた分（前記所定値Ｅｔｈ１よりも減衰器１０７および１０８での減衰レベルの和に応じた分）だけ大きい所定値Ｅｔｈ３よりも大きくなったときからその利得を減衰させるようにするＡＧＣ制御信号ＣＴ２を生成し、供給する。
【００５１】
そして、この第２の実施形態では、ＡＧＣ制御回路１０６は、可変利得増幅回路の出力信号レベルが、第１の可変利得アンプ１０１１が利得制御されずに固定利得である所定値Ｅｔｈ１以下である間は、スイッチ回路１０４をオフとし、所定値Ｅｔｈ１よりも大きくなって可変利得アンプ１０１１の利得制御が開始されるようになると、スイッチ回路１０４をオンとするように、スイッチ制御信号ＳＷを生成して、スイッチ回路１０４に供給するようにする。
【００５２】
したがって、この第２の実施形態においても、ＡＧＣ制御がかかるまでの可変利得増幅回路が固定利得である状態では、スイッチ回路１０４はオフであるので、負帰還抵抗（第１の抵抗器１０２および第２の抵抗器１０３の直列接続）により、入力のインピーダンスマッチングが行なわれる。そして、ＡＧＣ制御が行なわれる状態になると、スイッチ回路１０４がオンとなって、第１の抵抗器１０２のみにより、入力のインピーダンスマッチングが行なわれる。
【００５３】
以上の構成の第２の実施形態によれば、入力側に設けられた減衰器１０７および１０８と相俟って、入力信号源１０５が、第１の実施形態の場合よりも大きな入力レベルとなる場合であっても、第２の可変利得アンプ１０１２および第３の可変利得アンプ１０１３により、低歪みの可変利得増幅回路を実現することができる。
【００５４】
［実施形態の可変利得増幅回路が適用される回路の具体例］
この発明による可変利得増幅回路は、テレビジョン信号を受信するチューナ部（フロントエンド回路）の高周波増幅回路に適用することができる。特に、最近は、テレビチューナとして、広い範囲に渡ってチャンネルを切り換えられるようにするものが考えられているが、この発明による可変利得増幅回路は、そのようなチューナ部の高周波増幅回路として好適である。
【００５５】
テレビ放送に使用される周波数（チャンネル）は国によって様々であり、カラー方式にも、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなどがある。さらに、アナログ放送もあれば、デジタル放送もある。
【００５６】
そこで、テレビ放送の受信信号系を、テレビ放送を受信して中間周波信号を出力するフロントエンド回路と、そのフロントエンド回路の出力を処理してカラー映像信号および音声信号を出力するベースバンド処理回路とに分割することが考えられている。つまり、そのようにすることにより、テレビ放送の放送方式の違いに対処するものである。
【００５７】
そのようにする場合において、この発明を適用できるフロントエンド回路の一例について説明する。以下に説明する例は、ＩＣ化により部品点数を減らすようにした場合の例である。
【００５８】
［テレビチューナのフロントエンド回路の例］
図４は、各国のテレビ放送を、その放送形式にかかわらず受信できるフロントエンド回路の一例を示す。この例においては、それぞれの国のテレビ放送で使用されている周波数を、
（Ａ）４６〜１４７ＭＨｚ（ＶLバンド）
（Ｂ）１４７〜４０１ＭＨｚ（ＶHバンド）
（Ｃ）４０１〜８８７ＭＨｚ（Ｕバンド）
の３バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにした場合である。
【００５９】
すなわち、図４において、鎖線で囲った部分１０が、そのフロントエンド回路を示し、これは１チップＩＣにＩＣ化されている。また、このＩＣ（フロントエンド回路）１０は、外部接続用の端子ピンＴ11〜Ｔ19を有する。
【００６０】
そして、テレビ放送の放送波信号がアンテナANTにより受信され、その受信信号が、端子ピンＴ11からスイッチ回路１１を通じてアンテナ同調回路１２Ａ〜１２Ｃに選択的に供給される。この場合、アンテナ同調回路１２Ａ〜１２Ｃは、上記（Ａ）〜（Ｃ）項の受信バンドにそれぞれ対応するものであり、同調用コンデンサの容量をデジタルデータにより変更して同調周波数を変更し、この結果、目的とする周波数（チャンネル）の受信信号に同調するように構成されている。
【００６１】
そして、これら同調回路１２Ａ〜１２Ｃからの受信信号が、高周波増幅回路１３Ａ〜１３Ｃを通じ、さらに、段間同調回路１４Ａ〜１４Ｃを通じてスイッチ回路１５に供給される。このスイッチ回路１５は、スイッチ回路１１と連動して切り換えられるものであり、したがって、スイッチ回路１５からは目的とする受信バンドの受信信号ＳRXが取り出される。そして、この取り出された受信信号ＳRXがミキサ回路１２Ｉ、１２Ｑに供給される。
【００６２】
なお、同調回路１４Ａ〜１４Ｃも同調回路１２Ａ〜１２Ｃと同様に構成されているものであるが、同調回路１４Ａは復同調回路とされている。また、後述するように、同調回路１２Ａ〜１４Ｃの同調用コンデンサはＩＣ１０に内蔵され、同調用コイルはＩＣ１０に外付けとされている。
【００６３】
また、ＶＣＯ３１において、所定の周波数の発振信号が形成される。このＶＣＯ３１は、局部発振信号を形成するためのものであり、ＰＬＬ３０の一部を構成している。すなわち、ＶＣＯ３１の発振信号が可変分周回路３２に供給されて１／Ｎ（Ｎは正の整数）の周波数の信号に分周され、この分周信号が位相比較回路３３に供給される。さらに、外部から端子ピンＴ14を通じて信号形成回路３４にクロック（周波数は１〜２ＭＨｚ程度）が供給されて所定の周波数ｆ34の信号に分周され、この分周信号が位相比較回路３３に基準信号として供給される。
【００６４】
そして、位相比較回路３３の比較出力がループフィルタ３５に供給されて可変分周回路３２の出力信号と、形成回路３４の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がＶＣＯ３１に発振周波数ｆ31の制御電圧として供給される。なお、フィルタ３５には、端子ピンＴ15を通じて平滑用のコンデンサＣ11が外付けされる。
【００６５】
したがって、ＶＣＯ３１の発振周波数ｆ31は、
ｆ31＝Ｎ・ｆ34                                         ・・・ （式２）
となるので、システム制御用のマイクロコンピュータ（図示せず）により分周比Ｎを制御すれば、ＶＣＯ３１の発振周波数ｆ31を変更することができる。例えば、周波数ｆ31は、受信バンドおよび受信周波数（受信チャンネル）に対応して１．８〜３．６ＧＨｚとされる。
【００６６】
そして、このＶＣＯ３１の発振信号が可変分周回路３６に供給されて１／Ｍ（例えば、Ｍ＝２、４、８、１６、３２）の周波数に分周され、この分周信号が分周回路３７に供給されて１／２の周波数で、かつ、位相が互いに直交する分周信号ＳLOI、ＳLOQに分周され、これら信号ＳLOI、ＳLOQがミキサ回路２１Ｉ、２１Ｑに局部発振信号として供給される。
【００６７】
ここで、
ｆLO：局部発振信号ＳLOI、ＳLOQの周波数
とすれば、
ｆLO＝ｆ31／（２Ｍ）
＝Ｎ・ｆ34／（２Ｍ）
＝ｆ34・Ｎ／（２Ｍ）                               ・・・ （式３）
となる。したがって、分周比Ｍ、Ｎを変更することにより、局部発振周波数ｆLOを、所定の周波数ステップで広い範囲にわたって変更することができる。
【００６８】
また、
ＳRX：受信を希望する受信信号
ＳUD：イメージ妨害信号
とし、簡単のため、
ＳRX＝ＥRX・sinωRXｔ
ＥRX：受信信号ＳRXの振幅
ωRX＝２πｆRX
ｆRX：受信信号ＳRXの中心周波数
ＳUD＝ＥUD・sinωUDｔ
ＥUD：イメージ妨害信号ＳUDの振幅
ωUD＝２πｆUD
ｆUD：イメージ妨害信号ＳUDの中心周波数
とする。
【００６９】
さらに、局部発振信号ＳLOI、ＳLOQについて、
ＳLOI＝ＥLO・sinωLOｔ
ＳLOQ＝ＥLO・cosωLOｔ
ＥLO：信号ＳLOI、ＳLOQの振幅
ωLO＝２πｆLO
とする。
【００７０】
ただし、このとき、
ωIF＝２πｆIF
ｆIF：中間周波数。例えば、４〜５．５ＭＨｚ（放送方式により変更する）
とすれば、アッパーヘテロダイン方式の場合には、
ｆRX＝ｆLO−ｆIF
ｆUD＝ｆLO＋ｆIF
である。
【００７１】
したがって、ミキサ回路２１Ｉ、２１Ｑからは、次のような信号ＳIFI、ＳIFQが出力される。すなわち、
ＳIFI＝（ＳRX＋ＳUD）×ＳLOI
＝ＥRX・sinωRXｔ×ＥLO・sinωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・sinωLOｔ
＝α｛cos（ωRX−ωLO）ｔ−cos（ωRX＋ωLO）ｔ｝
＋β｛cos（ωUD−ωLO）ｔ−cos（ωUD＋ωLO）ｔ｝
ＳIFQ＝（ＳRX＋ＳUD）×ＳLOQ
＝ＥRX・sinωRXｔ×ＥLO・cosωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・cosωLOｔ
＝α｛sin（ωRX＋ωLO）ｔ＋sin（ωRX−ωLO）ｔ｝
＋β｛sin（ωUD＋ωLO）ｔ＋sin（ωUD−ωLO）ｔ｝
α＝ＥRX・ＥLO／２
β＝ＥUD・ＥLO／２
の信号ＳIFI、ＳIFQが取り出される。
【００７２】
そして、これら信号ＳIFI、ＳIFQが、映像中間周波信号および音声中間周波信号の占有帯域幅（例えば、６〜８ＭＨｚ）に比べて広帯域のローパスフィルタ２２に供給され、この結果、ローパスフィルタ２２において、和の角周波数（ωRX＋ωLO）、（ωUD＋ωLO）の信号成分（および局部発振信号ＳLOI、ＳLOQ）が除去され、ローパスフィルタ２２からは、
ＳIFI＝α・cos（ωRX−ωLO）ｔ＋β・cos（ωUD−ωLO）ｔ
＝α・cosωIFｔ＋β・cosωIFｔ                    ・・・（式４）
ＳIFQ＝α・sin（ωRX−ωLO）ｔ＋β・sin（ωUD−ωLO）ｔ
＝−α・sinωIFｔ＋β・sinωIFｔ                  ・・・ （式５）
が取り出される。
【００７３】
そして、これら信号ＳIFI、ＳIFQが、後述する振幅位相補正回路２３を通じて複素バンドパスフィルタ（ポリフェイズ・バンドパスフィルタ）２４に供給される。この複素バンドパスフィルタ２４は、
(a) バンドパスフィルタの周波数特性を有する。  
(b) 移相特性も有し、信号ＳIFIを値φ（φは任意の値）だけ移相する。  
(c) 同じく、信号ＳIFQを値（φ−９０°）だけ移相する。  
(d) 周波数軸上において、零周波数に対して対称の周波数ｆ0と周波数−ｆ0とを中心周波数とする２つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。  
の特性を有するものである。
【００７４】
したがって、複素バンドパスフィルタ２４において、上記(b)、(c)項により信号ＳIFQが信号ＳIFIに対して90°遅相され、
ＳIFI＝α・cosωIFｔ＋β・cosωIFｔ                    ・・・ （式６）
ＳIFQ＝−α・sin（ωIFｔ−90°）＋β・sin（ωIFｔ−90°）
＝α・cosωIFｔ−β・cocωIFｔ                    ・・・ （式７）
とされる。つまり、信号ＳIFIと、信号ＳIFQとの間では、信号成分α・cosωIFｔは互いに同相であり、信号成分β・cocωIFｔは互いに逆相である。
【００７５】
そして、この信号ＳIFI、ＳIFQがレベル補正用のアンプ２５に供給されて信号ＳIFIと信号ＳIFQとが加算され、レベル補正アンプ２５からは以下のような信号ＳIFが取り出される。
【００７６】
すなわち、
ＳIF＝ＳIFI＋ＳIFQ
＝２α・cosωIFｔ
＝ＥRX・ＥLO・cosωIFｔ                            ・・・ （式８）
が取り出される。この取り出された信号ＳIFは、信号ＳRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号ＳIFには、イメージ妨害信号ＳUDは含まれていない。なお、振幅位相補正回路２３は、この（式８）が十分に成立するように、すなわち、イメージ妨害信号ＳUDが最小となるように、信号ＳIFI、ＳIFQの振幅および位相を補正するものである。
【００７７】
さらに、このとき、レベル補正用のアンプ２５において、放送方式の違いにより信号ＳIFI、ＳIFQのレベルが異なっても、後述するＡＧＣ特性（特に、ＡＧＣの開始レベル）などが変化しないように、信号ＳIFのレベルが補正される。
【００７８】
そして、この中間周波信号ＳIFが、ＡＧＣ用の可変利得アンプ２６を通じ、さらに、直流分のカット用およびエリアジング用のバンドパスフィルタ２７を通じて端子ピンＴ12に出力される。
【００７９】
したがって、分周比Ｍ、Ｎを変更すれば、（式３）にしたがって目的とする周波数（チャンネル）を選択することができ、端子ピンＴ12に出力された中間周波信号ＳIFを放送方式に対応して復調すれば、目的とする放送を視聴することができることになる。
【００８０】
こうして、このフロントエンド回路１０によれば、４６〜８８７ＭＨｚという広い周波数範囲に対して、１チップＩＣで対応できる。また、広い周波数範囲に対して妨害特性を低下させることなく、より少ない部品点数で、フロントエンド回路１０を実現できる。さらに、デジタル放送およびアナログ放送の放送方式の違いや、世界的な地域による放送方式の違いに対して、１つのフロントエンド回路１０で対応することができる。
【００８１】
また、クロック信号の高調波などによる受信妨害が少なくなり、結果として受信感度が上昇する。さらに、ＰＬＬ３０は、コンデンサＣ11を除き、すべての回路部品のオンチップ化ができるので、外乱に強く、妨害発生の少ないＰＬＬとすることができる。また、高周波増幅回路１３Ａ〜１３Ｃには、同調回路１４Ａ〜１４Ｃがそれぞれ接続されるだけなので、負荷が軽く、高周波増幅回路１３Ａ〜１３Ｃを低歪みとすることができる。
【００８２】
〔ＡＧＣの例〕
ＡＧＣ電圧ＶAGCが、フロントエンド回路の後段の、図示を省略するベースバンド処理回路において形成され、このＡＧＣ電圧ＶAGCが端子ピンＴ16を通じてＡＧＣ用の可変利得アンプ２６にその利得の制御信号として供給される。したがって、これにより通常のＡＧＣ（中間周波数信号でのＡＧＣ）が行われる。
【００８３】
また、例えば、目的とする受信信号ＳRXのレベルが大きすぎたり、受信信号ＳRXに大きなレベルの妨害波信号が混在したりしている場合には、上記の通常のＡＧＣでは対応しきれなくなる。そこで、ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがレベル検出回路４１に供給され、ＡＧＣ用アンプ２６においてＡＧＣを行う以前の信号ＳIFI、ＳIFQのレベルが所定値を越えたか否かが検出される。そして、この検出信号と、端子ピンＴ16のＡＧＣ電圧ＶAGCとが加算回路４２に供給され、その加算出力が遅延ＡＧＣ電圧形成回路４３に供給されて遅延ＡＧＣ電圧ＶDAGCが形成され、この遅延ＡＧＣ電圧ＶDAGCが高周波増幅回路１３Ａ〜１３Ｃに利得の制御信号として供給され、遅延ＡＧＣが行われる。
【００８４】
したがって、希望する受信信号の強さと、受信を希望しない多くの信号の強さとのＤ／Ｕから最適なＡＧＣ動作ができるので、デジタル放送とアナログ放送、あるいはそれらが混在していても、希望する放送を良好に受信することができる。
【００８５】
〔テスト用・調整用電圧の例〕
ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがリニア検波回路４４に供給され、検波および平滑されることにより信号ＳIFI、ＳIFQのレベルを示す直流電圧Ｖ44とされ、この電圧Ｖ44が端子ピンＴ13に出力される。
【００８６】
この端子ピンＴ13に出力された直流電圧Ｖ44は、フロントエンド回路１０のテスト時や調整時などに使用される。例えば、入力信号（受信信号）のレベルを広い周波数範囲にわたってチェックするときに使用することができ、すなわち、狭帯域の中間周波フィルタを通した出力と違い、アンテナ端子ピンＴ11からミキサ回路２１Ｉ、２１Ｑまでの信号ラインについて広帯域の減衰特性を直接チェックすることができる。
【００８７】
また、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃを調整する場合には、入力テスト信号をアンテナ端子ピンＴ11に加え、端子ピンＴ16に供給されるＡＧＣ電圧ＶAGCを所定値に固定すれば、直流電圧Ｖ44の変化からトラッキング調整を行うことができる。さらに、フロントエンド回路１０の各機能の調整や特性の測定がデジタルデータにより行うことができ、自動調整および自動測定ができる。
【００８８】
〔定電圧回路〕
ＩＣ１０には、定電圧回路５３が設けられ、端子ピンＴ17から電源電圧＋ＶCCが供給される。この定電圧回路５３は、ＰＮ接合のバンドギャップを利用して電源電圧＋ＶCCから所定の値の定電圧を形成するものであり、その形成された定電圧はＩＣ１０のそれぞれの回路に供給される。なお、定電圧回路５３の出力電圧は微調整可能とされる。
【００８９】
したがって、各回路をＭＯＳ−ＦＥＴにより構成した場合でも、それらの回路に供給される電圧を高めに設定することができ、ＭＯＳ−ＦＥＴの性能を最大限に引き出すことができる。
【００９０】
〔初期設定〕
上述の振幅位相補正回路２３の補正量、複素バンドパスフィルタ２４の中心周波数および通過帯域幅、レベル補正用アンプ２５の利得は、受信するテレビ放送の放送方式に対応する必要があるので、可変とされるとともに、外部から設定できるようにされている。例えば、複素バンドパスフィルタ２４の中心周波数は３．８〜５．５ＭＨｚ、通過帯域は５．７〜８ＭＨｚの範囲で可変とされている。
【００９１】
そして、組み立て時や工場出荷時などに、これら回路２３〜２５の設定値が、端子ピンＴ18から不揮発性メモリ５１に書き込まれる。また、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃのトラッキング用のデータ（同調周波数を微調整するデータ）や定電圧回路５３の出力電圧を微調整するデータも、同様に端子ピンＴ18から不揮発性メモリ５１に書き込まれる。したがって、それぞれの回路の特性を、受信するテレビ放送の放送方式に対応したものに設定することができる。
【００９２】
〔使用時の動作〕
このＩＣ１０を使用した受信機の電源が投入されたときも、不揮発性メモリ５１の設定値がバッファメモリ５２にコピーされ、このコピーされた設定値が回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃ、２３〜２５、５３のそれぞれにデフォルト値として供給される。
【００９３】
そして、ユーザがチャンネルを選択したときには、そのためのデータが、システム制御用のマイクロコンピュータ（図示せず）から端子ピンＴ19を通じてバッファメモリ５２に供給されていったん保存され、この保存されたデータがスイッチ回路１１、１５、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃ、可変分周回路３２、３６に供給され、目的とするチャンネル（周波数）を含む受信バンドが選択されるとともに、その選択された受信バンドにおいて、目的とするチャンネルが選択される。
【００９４】
〔この例のフロントエンド回路の特徴〕
図４に示すフロントエンド回路１０によれば、（Ａ）〜（Ｃ）項に示すように、４６〜８８７ＭＨｚの周波数帯におけるテレビ放送を受信することができる。そして、そのとき、複素バンドパスフィルタ２４の中心周波数および通過帯域幅が可変とされているの、国内の地上デジタルテレビ放送や地上アナログテレビ放送だけでなく、国外のデジタルテレビ放送やアナログテレビ放送にも対応できる。
【００９５】
〔高周波増幅回路１３Ａ〜１３Ｃとしての実施例〕
上述したテレビチューナの高周波増幅回路（ＲＦ ＡＧＣアンプ）１３Ａ〜１３Ｃのそれぞれは、従前のＩＣ化されていない構成においては、単体のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、入力トラッキングフィルタによる整合回路を使用し、入力ステップアップを大きくすることで、低ノイズの高周波増幅回路としていた。
【００９６】
すなわち、入力のインピーダンスマッチングは、入力トラッキングフィルタ（同調回路）のタンク回路のロス抵抗を用いるようにしている。そして、入力トラッキングフィルタを調整して、狭帯域のフィルタとするとともに、昇圧トランスによる入力ステップアップを大きくすることで、低ノイズを実現している。
【００９７】
ところが、この高周波増幅回路をＩＣ内に内蔵させる場合を考えると、ＩＣ化された可変容量と固定インダクタの小型チップインダクタでは、空芯コイルとバリキャップを使用した同調回路ほどの高い先鋭度Ｑは得られず、従来のような選択度は期待できないという問題がある。
【００９８】
また、従来の構成のままでは、入力の昇圧された電圧が強い受信信号時に、ＩＣの静電気保護回路の比直線性が原因の歪が発生し、ＩＣ化する場合には、入力の信号の昇圧比をかなり小さくせざるを得ない。また、使用する電源電圧はデバイスの耐圧から低くせざるを得ず、ＭＯＳＦＥＴを用いた高入力インピーダンスの回路で、高い利得が得られない状況にある。
【００９９】
例えばＮＦ＝Ｆ（ＮＦはNoise  Figure（ノイズフィギュア）の略）のアンプを、入力のインピーダンスマッチングを行った状態で使用すると、ＮＦ＝２＋（Ｆ−１）／Ａであるから、ＮＦ=３ｄＢ（F＝２）のアンプは、ＮＦ＝２＋１／０．２５＝６と、ＮＦ＝７．８ｄＢに劣化してしまう。
【０１００】
このような条件でも、デジタルテレビ放送受信には低いノイズフィギュアが要求され、入力の整合と、ノイズと耐圧から、従前の回路は用いることができず、新しい回路が必要となる。
【０１０１】
＜第１の実施例＞
図５は、図４のＩＣ化されたテレビチューナのフロントエンド回路の高周波増幅回路１３Ａ〜１３Ｃのうちの一つ、例えば高周波増幅回路１３Ａに、図１を用いて説明したこの発明による第１の実施形態を適用した場合の構成例である。なお、高周波増幅回路１３Ａ〜１３Ｃのそれぞれは、すべて図５の回路構成とすることができる。なお、図５で、一点鎖線は、ＩＣ化される部分と、外付け部品との境界を示すものである。
【０１０２】
すなわち、図１の可変利得アンプ１０１は、図５の例においては、ＭＯＳＦＥＴ（以下、単にＦＥＴという）２０１と２０２とにより構成される可変利得アンプ２００とされ、ＦＥＴ２０１のドレインがコイル２０３を通じて、正の直流電圧＋Ｖｃｃの電源端子に接続されると共に、このＦＥＴ２０１のドレインから出力端子が導出される。また、当該出力端子と接地端との間に可変コンデンサ２０４が接続される。
【０１０３】
そして、ＦＥＴ２０１のソースが、ＦＥＴ２０２のドレイン−ソース間を通じて接地端に接続される。
【０１０４】
そして、入力トランス２０５の２次側のコイルの一端が接続される可変利得アンプ２００の入力端Ｔ20が、コンデンサ２０６を介してＦＥＴ２０２のゲートに接続される。
【０１０５】
また、可変利得アンプ２００の入力端Ｔ20と、ＦＥＴ２０１のドレイン、つまり可変利得アンプ２００の出力端との間には、第１の抵抗器２０７と第２の抵抗器２０８とコンデンサ２０９とが直列に接続されて、負帰還路が形成されている。可変利得アンプ２００の入力端Ｔ20と接地端との間には、入力トランス２０５の２次側のコイルと共振回路を構成する可変コンデンサ２１０が接続される。
【０１０６】
そして、第１の抵抗器２０７と第２の抵抗器２０８との接続中点Ｐａは、スイッチ用ＦＥＴ２１１のドレイン−ソース間を通じて接地端に接続されている。
【０１０７】
そして、この例では、図１のＡＧＣ制御回路１０６に対応するものとして、遅延ＡＧＣ電圧形成回路４３で、ＡＧＣ制御信号ＣＴおよびスイッチ制御信号ＳＷが生成される。この場合、図３の横軸の出力信号レベルは、この遅延ＡＧＣ電圧形成回路４３に入力されるＡＧＣ電圧となる。
【０１０８】
このスイッチ用ＦＥＴ２１１のゲートには、遅延ＡＧＣ電圧形成回路４３からのスイッチ制御信号ＳＷが供給される。また、遅延ＡＧＣ電圧形成回路４３からのＡＧＣ制御信号ＣＴがＦＥＴ２０１のゲートに供給されると共に、遅延ＡＧＣ電圧形成回路４３からのゲートバイアス電圧ＣＢが、抵抗器２１２を通じてＦＥＴ２０２のゲートに供給される。なお、ＦＥＴ２０１のゲートは、コンデンサ２１３を介して接地されている。
【０１０９】
前述したように、遅延ＡＧＣ電圧形成回路４３は、端子ピンＴ16を通じて入力されるＡＧＣ電圧と、レベル検出回路４１からの、信号ＳIFI、ＳIFQのレベルが所定値を越えたか否かの検出信号との加算信号を受けて、ＡＧＣ用アンプ２６でＡＧＣがかかる信号レベルよりもさらに大きい信号レベルになったときに、ＦＥＴ２０１およびＦＥＴ２０２からなる可変利得アンプの利得を減衰させるようにするＡＧＣ制御信号ＣＴおよびゲートバイアス電圧ＣＢを生成し、それぞれＦＥＴ２０１およびＦＥＴ２０２のゲートに供給するようにする。
【０１１０】
この場合、ＡＧＣ制御信号ＣＴにより、ＦＥＴ２０１のゲート電圧は、ＡＧＣ制御により利得を下げるようにしない間は、高電圧とされる。そして、ＡＧＣ制御が開始されると、ＡＧＣ制御信号ＣＴにより、ＦＥＴ２０１のゲート電圧が下げられ、ゲートバイアス電圧ＣＢにより、ＦＥＴ２０２のゲート電圧は上昇させられる。
【０１１１】
ＦＥＴ２０１のゲート電圧が下げられることに伴って、ＦＥＴ２０２のドレイン−ソース間電圧が下げられて、ＦＥＴ２０２が３極管領域で動作するようになり、可変利得アンプとしての利得が減衰するように制御される。
【０１１２】
そして、遅延ＡＧＣ電圧形成回路４３は、ＦＥＴ２０１および２０２からなる可変利得アンプに対してＡＧＣ制御が開始されるまでの間は、スイッチ用ＦＥＴ２１１はオフとし、ＡＧＣ制御を行う状態になると、スイッチ用ＦＥＴ２１１をオンにするように、スイッチ制御信号ＳＷを生成する。
【０１１３】
また、図５の例においては、入力信号は、入力トランス２０５の２次側コイルと可変コンデンサ２１０からなる可変同調回路によるインピーダンス変換回路によりインピーダンス変換される。そして、第１の抵抗器２０７は、このインピーダンス変換後の信号源インピーダンスＲｇに等しいあるいはほぼ等しい抵抗値Ｒ１に選定されている。
【０１１４】
そして、可変利得アンプの利得を−Ａとしたとき、第２の抵抗器２０８の抵抗値Ｒ２は、Ｒｇ＝（Ｒ１＋Ｒ２）／（１＋Ａ）を満足する値に選定されている。
【０１１５】
以上のように構成されるので、図５の可変利得アンプで、ＡＧＣが行われず、固定利得となっている間は、スイッチ用ＦＥＴ２１１がオフとされ、第１の抵抗器２０７および第２の抵抗器２０８とによる負帰還抵抗により、良好に入力のインピーダンスマッチングが行われる。
【０１１６】
また、図５の可変利得アンプでＡＧＣが行われて、利得が減衰される状態になると、スイッチ制御信号ＳＷによりスイッチ用ＦＥＴ２１１がオンとなり、第１の抵抗器２０７により入力のインピーダンスマッチングが良好に行われるようになる。
【０１１７】
＜第２の実施例＞
図６は、例えば高周波増幅回路１３Ａに、図２を用いて説明したこの発明による第２の実施の形態を適用した場合の構成例である。この例の場合も、高周波増幅回路１３Ａ〜１３Ｃのそれぞれは、すべて図６の回路構成とすることができる。なお、この図６において、図５と同一部分には、同一符号を付して、その詳細な説明は省略する。なお、図６で、一点鎖線は、ＩＣ化される部分と、外付け部品との境界を示すものである。
【０１１８】
この第２の実施例においては、図２の３個の可変利得アンプ１０１１，１０１２，１０３に対応する可変利得アンプ２２１，２２２，２２３が設けられる。これら可変利得アンプ２２１，２２２，２２３のそれぞれは、図５の可変利得アンプ２００と同様の構成を示すものであり、可変利得アンプ２２１は、ＦＥＴ２３１とＦＥＴ２３２とにより構成され、可変利得アンプ２２２は、ＦＥＴ２４１とＦＥＴ２４２とにより構成され、可変利得アンプ２２３は、ＦＥＴ２５１とＦＥＴ２５２とにより構成される。
【０１１９】
そして、ＦＥＴ２３１のドレインと、ＦＥＴ２４１のドレインと、ＦＥＴ２５１のドレインとが共通に接続されて、可変利得アンプ全体としての出力端とされ、この出力端がコイル２０３を介して電源電圧＋Ｖｃｃの電源端子に接続されると共に、可変コンデンサ２０４を通じて接地される。
【０１２０】
また、ＦＥＴ２３１のソースがＦＥＴ２３２のドレイン−ソース間を通じて接地され、ＦＥＴ２４１のソースがＦＥＴ２４２のドレイン−ソース間を通じて接地され、ＦＥＴ２５１のソースがＦＥＴ２５２のドレイン−ソース間を通じて接地される。
【０１２１】
そして、入力端Ｔ20を通じて入力される入力信号は、コンデンサ２０６を通じて可変利得アンプ２２１のＦＥＴ２３２のゲートに供給されると共に、図２の減衰器１０７に対応する減衰器２６０を通じて可変利得アンプ２２２のＦＥＴ２４２のゲートに供給され、さらに、減衰器２６０を通じた信号が図２の減衰器１０８に対応する減衰器２７０を通じて可変利得アンプ２２３のＦＥＴ２５２のゲートに供給される。
【０１２２】
減衰器２６０は、入力端Ｔ20と接地端との間に接続されるコンデンサ２６１と２６２との直列回路からなり、これらコンデンサ２６１とコンデンサ２６２との接続点がＦＥＴ２４２のゲートに接続される。したがって、入力信号がコンデンサ２６１と２６２とで容量分割されて減衰され、ＦＥＴ２４２のゲートに供給される。
【０１２３】
また、減衰器２７０は、コンデンサ２６１と２６２との接続点と接地端との間に接続されるコンデンサ２７１と２７２との直列回路からなり、これらコンデンサ２７１とコンデンサ２７２との接続点がＦＥＴ２５２のゲートに接続される。したがって、入力信号がコンデンサ２６１と２６２とで容量分割されて減衰されたものが、さらにコンデンサ２７１と２７２とで容量分割されて減衰されて、ＦＥＴ２５２のゲートに供給される。
【０１２４】
そして、この例では、遅延ＡＧＣ電圧形成回路４３で、可変利得アンプ２２１，２２２，２２３のそれぞれに供給するＡＧＣ制御信号ＣＴ１，ＣＴ２，ＣＴ３（図３参照）が生成されて、それぞれＡＧＣ制御信号ＣＴ１が可変利得アンプ２２１のＦＥＴ２３１に、ＡＧＣ制御信号ＣＴ２が可変利得アンプ２２２のＦＥＴ２４１に、ＡＧＣ制御信号ＣＴ３が可変利得アンプ２２３のＦＥＴ２５１に、供給される。ここで、ＦＥＴ２３１のゲートは、コンデンサ２３３を介して接地され、また、ＦＥＴ２４１のゲートは、コンデンサ２４３を介して接地され、ＦＥＴ２５１のゲートは、コンデンサ２５３を介して接地される。
【０１２５】
また、遅延ＡＧＣ電圧形成回路４３では、各可変利得アンプ２２１，２２２，２２３のＦＥＴ２３２，２４２，２５２のゲートに供給するバイアス電圧ＣＢ１，ＣＢ２，ＣＢ３も形成し、これらのバイアス電圧ＣＢ１，ＣＢ２，ＣＢ３を、それぞれ抵抗器２３４，２４４，２５４を通じて、ＦＥＴ２３２，２４２，２５２のゲートに、それぞれ供給するようにしている。
【０１２６】
さらに、この実施の形態では、遅延ＡＧＣ電圧形成回路４３は、スイッチ用ＦＥＴ２１１をオン・オフ制御するスイッチ制御信号ＳＷも形成し、スイッチ用ＦＥＴ２１１のゲートに供給するようにしている。
【０１２７】
この例では、入力信号レベルが所定値以上なるまでは、可変利得アンプ２２１〜２２３からなる可変利得アンプは、固定の利得アンプとして動作し、そのときには、スイッチ用ＦＥＴ２１１は、スイッチ制御信号ＳＷによりオフとなっている。したがって、このときには、第１の抵抗器２０７と第２の抵抗器２０８とからなる負帰還抵抗により、入力のインピーダンスマッチングが行われる。
【０１２８】
そして、減衰器２６０および２７０の存在と、ＡＧＣ制御信号ＣＴ１，ＣＴ２，ＣＴ３とにより、前記所定値以上になると、上述した図２の例と同様にして、可変利得アンプ２２１〜２２３からなる可変利得アンプは、出力信号レベルを一定にするように利得が低減制御される。そして、そのときには、スイッチ用ＦＥＴ２１１は、スイッチ制御信号ＳＷによりオンとされ、第１の抵抗器２０７のみによって、入力のインピーダンスマッチングが行われる。
【０１２９】
この第２の実施例の回路によれば、入力の整合（インピーダンスマッチング）を保ちながら、入力減衰器２６０，２７０を挿入した可変利得アンプとすることで、大きな信号レベルの入力信号でも歪みの小さい増幅が可能となる。
【０１３０】
＜第３の実施例＞
図７は、図６の第２の実施例における可変利得アンプ２２１，２２２，２２３のそれぞれを差動アンプの構成とした場合の構成例を示すものである。この図７は、可変利得アンプ２２１のみの部分に関するものとして示したもので、可変利得アンプ２２２，２２３に対応する部分は、図７において破線で囲んで示す部分と同様の構成となるので省略してある。なお、図７で、一点鎖線は、ＩＣ化される部分と、外付け部品との境界を示すものである。
【０１３１】
この第３の実施例では、可変利得アンプ２２１は、差動構成とされるＦＥＴ２３１１，２３１２と、ＦＥＴ２３２１，２３２２と、電流源を構成するＦＥＴ２３５とで構成される。
【０１３２】
すなわち、ＦＥＴ２３１１のドレインがコイル２０３１を通じて電源電圧＋Ｖｃｃが得られる電源端子に接続されると共に、ＦＥＴ２３１２のドレインがコイル２０３２を通じて電源電圧＋Ｖｃｃが得られる電源端子に接続される。また、ＦＥＴ２３１１のドレインとＦＥＴ２３１２のドレインとの間に可変コンデンサ２０４が接続され、この可変コンデンサ２０４の両端電圧として出力電圧が導出される。
【０１３３】
そして、ＦＥＴ２３１１のソースはＦＥＴ２３２１のドレインに接続され、ＦＥＴ２３１２のソースはＦＥＴ２３２２のドレインに接続される。ＦＥＴ２３２１および２３２２のソースは、互いに接続され、その接続点が電流源を構成するＦＥＴ２３５のドレイン−ソース間を通じて接地端に接続される。
【０１３４】
また、ＦＥＴ２３１１および２３１２のゲートは互いに共通に接続され、それらのゲートに、遅延ＡＧＣ電圧形成回路４３からのＡＧＣ制御信号ＣＴ１が供給される。
【０１３５】
また、この例においては、入力トランス２０５の２次コイルの一端側を、可変利得アンプの入力端の一方Ｔ21とし、２次コイルの他端側を入力端の他方Ｔ22とする。そして、入力端の一方Ｔ21と差動構成の一方のＦＥＴ２３１１のドレイン（出力端の一方）との間に、第１の抵抗器２０７１と、第２の抵抗器２０８１と、コンデンサ２０９１との直列回路が接続され、また、入力端の他方Ｔ22と差動構成の他方のＦＥＴ２３１２のドレイン（出力端の他方）との間に、第１の抵抗器２０７２と、第２の抵抗器２０８２と、コンデンサ２０９２との直列回路が接続される。
【０１３６】
そして、第１の抵抗器２０７１と第２の抵抗器２０８１との接続中点と、第１の抵抗器２０７２と第２の抵抗器２０８２との接続中点との間に、スイッチ用ＦＥＴ２１１のドレイン−ソース間が接続される。そして、遅延ＡＧＣ電圧形成回路４３からのスイッチ制御信号ＳＷが、このスイッチ用ＦＥＴ２１１のゲートに供給される。
【０１３７】
また、入力端の一方Ｔ21は、コンデンサ２０６１を通じてＦＥＴ２３２１のゲートに接続され、また、入力端の他方Ｔ22は、コンデンサ２０６２を通じてＦＥＴ２３２２のゲートに接続される。
【０１３８】
そして、遅延ＡＧＣ電圧形成回路４３からのゲートバイアス電圧ＣＢ１が、抵抗器２１２１および２１２２をそれぞれ通じて、ＦＥＴ２３２１および２３２２のゲートに供給される。さらに、この例では、遅延ＡＧＣ電圧形成回路４３は、電流源用のＦＥＴ２３５用のゲートバイアス電圧ＣＩ１を生成して、ＦＥＴ２３５のゲートに供給するようにする。
【０１３９】
なお、可変利得アンプ２２２へは、３個のコンデンサの直列回路で構成される減衰器２６０を通じて、入力信号が供給される。図７に示すように、可変利得アンプ２２２への一方の入力と他方の入力は、３個のコンデンサの直列回路におけるコンデンサ同士の接続点から取り出される。また、可変利得アンプ２２２の出力端の一方および他方は、図７に示すように、可変利得アンプ２２１の出力端の一方および他方と接続されるものである。
【０１４０】
なお、可変利得アンプ２２３へは、さらに減衰器２７０を通じて入力信号が供給されるが、減衰器２７０は、図７では省略した。減衰器２７０も、この例では、３個のコンデンサの直列回路で構成され、コンデンサ同士の接続点から、可変利得アンプ２２３への一方の入力と他方の入力とが取り出されるものである。また、可変利得アンプ２２３の出力端の一方および他方は、図７に示すように、可変利得アンプ２２１の出力端の一方および他方と接続されるものである。
【０１４１】
この図７の実施例では、第１の抵抗器２０７１および２０７２が、入力トランス２０５でインピーダンス変換された入力信号のインピーダンスと整合する抵抗である。そして、第２の抵抗器２０８１および２０８２は、スイッチ用ＦＥＴがオフのときに、第１の抵抗器２０７１および２０７２と共に、入力での整合を行うための負帰還抵抗を構成する。可変利得アンプにおいて、遅延ＡＧＣが開始されて、スイッチ用ＦＥＴ２１１がオンとなると、負帰還路が切断されるのは、上述の実施例と同じである。
【０１４２】
〔上述の実施の形態および実施例における効果〕
１．入力のインピーダンス整合を崩さずに利得を変える可変利得アンプが実現できる。  
２．インピーダンスマッチングの切り替え用スイッチ素子の接続ポイントＰａは、信号レベルが小さいので、スイッチ用ＦＥＴの影響が小さく、歪の発生の大きなオンとオフの途中の状態でも低歪の回路となる。  
３．スイッチ用ＦＥＴの回路に与える影響が小さいので、充分にサイズの大きなスイッチ用ＦＥＴが使用でき、スイッチ用ＦＥＴのオン時の歪を充分に小さく出来る。  
４．大きな入力信号が回路の入力に加わっても、スイッチ用ＦＥＴのソースバックゲート間のダイオードが導通するレベルの電圧は加わらず、スイッチオフ時にプルアップする必要が無く回路が簡単になる。  
５．入力整合時のノイズフィギュアを小さくすることが可能で、ＭＯＳＦＥＴを使用した可変利得アンプでの入力ステップアップを大きくせずに、ローノイズのアンプが実現できる。  
６．低電圧、低消費電流で、ローノイズで低歪の可変利得アンプが実現できる。
【０１４３】
７．入力の整合を崩さずにリアクタンス減衰回路が使用可能となり、大きな入力でも低歪の可変利得増幅回路が実現できる。
【０１４４】
［その他の変形例］
上述の説明における実施例は、ＩＣ化回路の場合について説明したが、この発明は、ＩＣ化回路のみに適用されるものではない。しかし、上述したように、ＩＣ化回路の場合に適用したときに、その効果が大きい。
【０１４５】
なお、インピーダンスマッチングを切り換えるスイッチ回路は、上述の実施例では、ＦＥＴとしたが、これに限られるものではない。また、可変利得アンプもＭＯＳＦＥＴを用いた構成としたが、これに限られるものではない。
【図面の簡単な説明】
【０１４６】
【図１】この発明による可変利得増幅回路の第１の実施の形態の等価回路構成を示す図である。
【図２】この発明による可変利得増幅回路の第２の実施の形態の等価回路構成を示す図である。
【図３】第２の実施の形態の構成を説明するために用いる図である。
【図４】この発明による可変利得増幅回路が適用されるテレビチューナの構成例を説明するための図である。
【図５】この発明による可変利得増幅回路の第１の実施の形態の具体回路例を示す図である。
【図６】この発明による可変利得増幅回路の第２の実施の形態の具体回路例を示す図である。
【図７】この発明による可変利得増幅回路の第２の実施の形態の具体回路例の他の例を示す図である。
【図８】従来の可変利得アンプにおける入力のインピーダンスマッチングを説明するための図である。
【符号の説明】
【０１４７】
１０１、１０１１，１０１２，１０１３…可変利得アンプ、１０４…スイッチ回路、１０５…入力信号源、１０６…ＡＧＣ制御回路、１０２…第１の抵抗器、１０３…第２の抵抗器
【図１】
2008187329.tif 000003
【図２】
2008187329.tif 000004
【図３】
2008187329.tif 000005
【図４】
2008187329.tif 000006
【図５】
2008187329.tif 000007
【図６】
2008187329.tif 000008
【図７】
2008187329.tif 000009
【図８】
2008187329.tif 000010