(57)【要約】【課題】多機能化を図ったときでも、実装面積が増加するのを抑制しつつ、実装作業を簡単に行うことができる半導体装置、及びその製造方法、並びにそれを用いた電気機器システムを提供する。【解決手段】チップサイズパッケージ構造に構成された複数の半導体チップ１１、１２と、各半導体チップ１１、１２に対して、その半田ボール（外部接続端子）４１１、４１２が形成された接続面と対向する対向面に接着材料３１を介して接着される基材２１とを設ける。そして、複数の半導体チップ１１、１２を互いに連結する。【選択図】図１
2008066655.tif 000002
【特許請求の範囲】
【請求項１】
チップサイズパッケージ構造に構成された複数の半導体チップと、
前記複数の各半導体チップに対して、外部接続用の外部接続端子が形成された接続面以外の表面に接着材料を介して接着されることにより、当該複数の半導体チップを互いに連結する基材と
を備えていることを特徴とする半導体装置。
【請求項２】
前記基材は、前記複数の各半導体チップの前記接続面に対向する対向面に接着材料を介して接着されることにより、当該複数の半導体チップを互いに連結する請求項１に記載の半導体装置。
【請求項３】
前記基材が、金属材料を用いて構成されている請求項１または２に記載の半導体装置。
【請求項４】
前記基材は、Ｌ字型及びＴ字型を含んだ多角形の形状に形成されている請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記基材には、２つの前記半導体チップの間に配置されて、当該２つの半導体チップが直接接触するのを阻止するシールド部が設けられている請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記シールド部は、前記基材の一部分を変形することにより、形成されている請求項５に記載の半導体装置。
【請求項７】
前記接着材料には、導電性接着材料及び絶縁性接着材料が使用されている請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記基材及び前記接着材料の少なくとも一方が、電源またはグラウンドに接続されて、前記電源または前記グラウンドと同電位とされている請求項１〜７のいずれか１項に記載された半導体装置。
【請求項９】
前記基材は、前記複数の半導体チップが実装される実装基板に対して、前記複数の各半導体チップの外部接続端子が前記実装基板に設けられた配線パターンに電気的に接続されるように、当該複数の半導体チップを互いに連結する請求項１〜８のいずれか１項に記載された半導体装置。
【請求項１０】
前記基材において、前記複数の半導体チップが連結される連結面に対向する対向表面上には配線パターンが形成されて、当該対向表面が実装面として機能するように構成されている請求項１〜９のいずれか１項に記載された半導体装置。
【請求項１１】
前記基材には、前記対向表面上に形成された配線パターンと、前記複数の半導体チップが実装される実装基板に設けられた配線パターンとを電気的に接続するためのスルーホールが形成されている請求項１０に記載された半導体装置。
【請求項１２】
チップサイズパッケージ構造に構成された半導体チップを複数形成する形成工程と、
前記形成工程にて形成された複数の半導体チップに対して、外部接続用の外部接続端子が形成された接続面以外の表面に接着材料を介在させて基材を接着することにより、当該複数の半導体チップを互いに連結する連結工程と
を備えていることを特徴とする半導体装置の製造方法。
【請求項１３】
前記連結工程にて連結された複数の半導体チップを、外部の実装基板上に実装する実装工程を備えている請求項１２に記載された半導体装置
【請求項１４】
情報を送信する送信部と、情報を受信する受信部とを有する電気機器システムであって、
前記送信部及び前記受信部の少なくとも一方を、請求項１〜１１のいずれか１項に記載の半導体装置を用いて構成したことを特徴とする電気機器システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特にチップサイズパッケージ（ＣＳＰ；Chip Size Package）
構造を有する半導体チップを含んだ半導体装置、及びその製造方法、並びにそれを用いた電気機器システムに関する。
【背景技術】
【０００２】
近年、半導体装置では、例えば電子機器での小型化の要求に伴って、その小型化や高密度化（高集積化）を図ることが強く要望されている。このような要望に対応するために、従来の半導体装置では、例えば下記特許文献１に記載されているように、ＣＳＰ構造に構成された半導体チップを用いることが提案されている。
【０００３】
ここで、図９を参照して、上記従来の半導体装置について具体的に説明する。
【０００４】
図９（ａ）は従来の半導体装置の斜視図であり、図９（ｂ）は図９（ａ）の矢印ＩＸｂからみた従来の半導体装置の平面図であり、図９（ｃ）は従来の半導体装置の側面図である。
【０００５】
図９に示すように、従来の半導体装置は、２つの機能回路ブロック１０１、１０２が内部に形成された半導体チップ１１１により構成されている。また、この従来の半導体装置では、半導体チップ１１１の一面側に、外部接続用の外部接続端子として複数の半田ボール１４１が形成されており、当該半導体装置が組み込まれるセット製品の実装基板に対して、電気的に接続されるようになっている。また、半導体チップ１１１は、ＣＳＰ構造に構成されたものであり、半田ボール１４１を除いて、パッケージングされている。そして、この従来の半導体装置では、外部接続端子にピン（リードフレーム）を使用していた在来の半導体装置と異なり、高密度化に応じて、外部接続端子の設置数が増えたときでも、小型化を図ることが可能とされていた。
【特許文献１】特開平１１−７４４０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような従来の半導体装置では、多機能化を図ったときに、その実装面積が著しく増加したり、実装作業に多大な時間及び手間を要したりするという問題点を生じることがあった。
【０００７】
具体的にいえば、従来の半導体装置では、１つの半導体チップ内部に、互いに異なる多様な機能回路ブロックの集積数（設置数）を増やしたとき、それらの機能回路ブロック間で、相互干渉が生じ易くなる。すなわち、従来の半導体装置では、多機能化を図ったときにアイソレーション特性の低下及びこれに伴う電気的特性の低下の発生などを生じ易くなり、当該半導体装置に含まれ、かつ、セット製品に実装される半導体チップの設置数を増加させる必要があった。この結果、従来の半導体装置では、実装面積の増加を抑制することは困難であった。
【０００８】
さらに、セット製品の実装基板に半導体チップを実装する場合には、一般的に、半導体チップは取付装置のアームなどによって掴まれた状態で実装基板上に配置される。それゆえ、従来の半導体装置では、複数の各半導体チップの実装面積以外に、各半導体チップを実装基板上に配置するためのスペースを当該実装基板上で、複数の半導体チップ個々に確保する必要がある。このため、従来の半導体装置では、多機能化を図ったときに、その実
質的な実装面積の著しい増加を招くだけでなく、実装作業に多大な時間及び手間を必要とすることがあった。
【０００９】
上記の課題に鑑み、本発明は、多機能化を図ったときでも、実装面積が増加するのを抑制しつつ、実装作業を簡単に行うことができる半導体装置、及びその製造方法、並びにそれを用いた電気機器システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明にかかる半導体装置は、チップサイズパッケージ構造に構成された複数の半導体チップと、
前記複数の各半導体チップに対して、外部接続用の外部接続端子が形成された接続面以外の表面に接着材料を介して接着されることにより、当該複数の半導体チップを互いに連結する基材とを備えていることを特徴とするものである。
【００１１】
上記のように構成された半導体装置では、上記複数の半導体チップが接着材料及び基材により、互いに連結されている。これにより、上記従来例と異なり、多機能化を図ったときでも、実装面積が増加するのを抑制することができる。しかも、複数の半導体チップが一体化されているので、半導体装置の実装作業を簡単に行うことが可能となる。
【００１２】
尚、ここでいう、半導体チップには、複数の機能を集積した半導体集積回路（ＩＣ）を構成するチップ（システムＬＳＩなどの多機能チップも含む。）だけでなく、トランジスタやサイリスタ等の単機能のディスクリート部品も含まれている。
【００１３】
また、上記半導体装置において、前記基材は、前記複数の各半導体チップの前記接続面に対向する対向面に接着材料を介して接着されることにより、当該複数の半導体チップを互いに連結することが好ましい。
【００１４】
この場合、基材と各半導体チップとの間での十分な接着面積を容易に確保することができ、半導体装置の機械的強度を容易に向上させることができる。
【００１５】
また、上記半導体装置において、前記基材が、金属材料を用いて構成されていることが好ましい。
【００１６】
この場合、優れた機械的強度を有する半導体装置を容易に構成することができるとともに、半導体装置の放熱特性を容易に向上させることができる。
【００１７】
また、上記半導体装置において、前記基材は、Ｌ字型及びＴ字型を含んだ多角形の形状に形成されてもよい。
【００１８】
この場合、上記半導体チップが実装される実装基板に形状に応じた基材によって連結されることとなり、半導体装置の実装面積が増加するのを極力抑制することができるとともに、当該半導体装置の取扱性を向上させて実装作業の簡単化を容易に図ることが可能となる。
【００１９】
また、上記半導体装置において、前記基材には、２つの前記半導体チップの間に配置されて、当該２つの半導体チップが直接接触するのを阻止するシールド部が設けられていることが好ましい。
【００２０】
この場合、上記２つの半導体チップはシールド部によって互いに離間された状態で、基材により一体的に連結されるので、半導体装置のアイソレーション特性を向上させること
ができる。
【００２１】
また、上記半導体装置において、前記シールド部は、前記基材の一部分を変形することにより、形成されてもよい。
【００２２】
この場合、半導体装置の部品点数を削減しつつ、アイソレーション特性を向上させた半導体装置を容易に構成することができる。
【００２３】
また、上記半導体装置において、前記接着材料には、導電性接着材料及び絶縁性接着材料が使用されてもよい。
【００２４】
この場合、上記複数の各半導体チップは電気的に導通した状態または電気的に絶縁した状態で、基材に接続することが可能となり、各半導体チップの電気的特性に応じて、基材に連結することが可能となる。この結果、複数の半導体チップを連結するときでも、アイソレーション特性を容易に向上させつつ、各半導体チップの電気的特性が低下するのを防ぐことができる。
【００２５】
また、上記半導体装置において、前記基材及び前記接着材料の少なくとも一方が、電源またはグラウンドに接続されて、前記電源または前記グラウンドと同電位とされていることが好ましい。
【００２６】
この場合、上記半導体チップは基材及び前記接着材料の少なくとも一方を介して電源またはグラウンドと同電位とされるので、当該半導体チップにおいて、他の半導体チップからの悪影響によりスプリアスやノイズなどが生じるのを防ぐことができる。従って、アイソレーション特性及び電気的特性に優れた半導体装置を容易に構成することができる。
【００２７】
また、上記半導体装置において、前記基材は、前記複数の半導体チップが実装される実装基板に対して、前記複数の各半導体チップの外部接続端子が前記実装基板に設けられた配線パターンに電気的に接続されるように、当該複数の半導体チップを互いに連結することが好ましい。
【００２８】
この場合、半導体装置が実装される、外部の上記実装基板において、半導体装置の個々に応じて、配線パターンを異ならせる必要がない。
【００２９】
また、上記半導体装置では、前記基材において、前記複数の半導体チップが連結される連結面に対向する対向表面上には配線パターンが形成されて、当該対向表面が実装面として機能するように構成されていることが好ましい。
【００３０】
この場合、実装面を有する実装基板として基材を用いることができ、多くの半導体チップを容易に実装することができる半導体装置を簡単に構成することができる。
【００３１】
また、上記半導体装置において、前記基材には、前記対向表面上に形成された配線パターンと、前記複数の半導体チップが実装される実装基板に設けられた配線パターンとを電気的に接続するためのスルーホールが形成されてもよい。
【００３２】
この場合、スルーホールにより、基材上の配線パターンと実装基板上の配線パターンとを容易に接続することが可能となって、複数の半導体チップの実装基板への実装作業も容易に行うことができる。
【００３３】
また、本発明の半導体装置の製造方法は、チップサイズパッケージ構造に構成された半
導体チップを複数形成する形成工程と、
前記形成工程にて形成された複数の半導体チップに対して、外部接続用の外部接続端子が形成された接続面以外の表面に接着材料を介在させて基材を接着することにより、当該複数の半導体チップを互いに連結する連結工程とを備えていることを特徴とするものである。
【００３４】
上記のように構成された半導体装置の製造方法では、形成工程において、チップサイズパッケージ構造に構成された半導体チップが複数形成される。その後、複数の半導体チップは、上記の各接続面以外の表面の接着材料を介在させて接着された基材により、互いに連結される。これにより、上記従来例と異なり、多機能化を図ったときでも、実装面積が増加するのを抑制しつつ、実装作業が簡単な半導体装置を製造することができる。
【００３５】
また、上記半導体装置の製造方法において、前記連結工程にて連結された複数の半導体チップを、外部の実装基板上に実装する実装工程を備えていてもよい。
【００３６】
この場合、上記複数の半導体チップは、実装工程により、半導体装置が組み込まれる上記外部の実装基板に実装されることとなり、半導体装置を組み込んだセット製品を構成することができる。
【００３７】
また、本発明の電気機器システムは、情報を送信する送信部と、情報を受信する受信部とを有する電気機器システムであって、
前記送信部及び前記受信部の少なくとも一方を、上記いずれかの半導体装置を用いて構成したことを特徴とするものである。
【００３８】
上記のように構成された電気機器システムでは、多機能化を図ったときでも、実装面積が増加するのを抑制しつつ、実装作業を簡単に行うことが可能な半導体装置が送信部及び受信部の少なくとも一方に用いられるので、コンパクト化を容易に図ることができるとともに、高性能で製造簡単な電気機器システムを容易に構成することできる。
【発明の効果】
【００３９】
本発明によれば、多機能化を図ったときでも、実装面積が増加するのを抑制しつつ、実装作業を簡単に行うことができる半導体装置、及びその製造方法、並びにそれを用いた電気機器システムを提供することが可能となる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の半導体装置、半導体装置の製造方法、及び電気機器システムの好ましい実施形態について、図面を参照しながら説明する。
【００４１】
［第１の実施形態］
図１（ａ）は本発明の第１の実施形態にかかる半導体装置の斜視図であり、図１（ｂ）は図１（ａ）の矢印Ｉｂからみた上記半導体装置の平面図である。図において、本実施形態の半導体装置１は、チップサイズパッケージ（ＣＳＰ）構造に構成された複数、例えば２つの半導体チップ１１、１２を備えている。半導体チップ１１、１２には、外部接続用の外部接続端子としての半田ボール４１１、４１２がそれぞれ形成されており、半導体装置１が組み込まれるセット製品の実装基板（図示せず）に対し、電気的に接続可能に構成されている。また、半導体チップ１１、１２の各内部には、少なくとも一つの機能回路ブロック（図示せず）が設けられており、各半導体チップ１１、１２では、所定の電気的特性が付与されて、所定の動作を行うようになっている。
【００４２】
また、半導体チップ１１、１２は、図１（ａ）に示すように、半田ボール４１１、４１
２が形成された接続面を図の下側に揃えられた状態で、基材２１によって互いに固定されている。つまり、半導体装置１では、各半導体チップ１１、１２の接続面に対向する対向面に対して、接着材料３１及び基材２１が順次積層されており、基材２１が接着材料３１を介して半導体チップ１１、１２を互いに連結している。また、半導体チップ１１、１２には、縦、横、及び高さの寸法範囲がそれぞれ、０．９〜５．２ｍｍ、０．９〜３．２ｍｍ、及び０．３〜０．８ｍｍ程度の立方体状のものが使用されている。また、接着材料３１には、例えばエポキシ樹脂系接着剤などが使用されており、接着材料３１は、その両面、つまり上面及び下面にそれぞれ配置された基材２１及び半導体チップ１１、２１に接着されるようになっている。
【００４３】
また、基材２１には、平板状に形成されたものが使用されており、その形状は互いに連結する半導体チップ１１、２１の接着面（対向面）の大きさなどを基に定められている。また、基材２１には、金、銅などの金属材料が使用されている。
【００４４】
尚、上記の説明以外に、合成樹脂材料、好ましくは耐熱性に優れたガラスエポキシ樹脂やポリイミド樹脂などを用いて、基材２１を構成することもできる。但し、上記のように、金属材料を用いて基材２１を構成する場合の方が、機械的強度及び放熱特性に優れた基材が使用されるので、優れた機械的強度を有する半導体装置１を容易に構成することができ、さらには、半導体装置１の放熱特性を容易に向上させることができる点で好ましい。しかも、優れた機械的強度（剛性）を有する基材２１が用いられるので、半導体装置１では、半導体チップの数を増加させたときでも、撓みの発生などを防ぎつつ、当該基材２１を使用して容易に一体化することができる点でも好ましい。
【００４５】
また、半導体装置１では、基材２１は、複数の半導体チップ１１、１２が実装される外部の上記実装基板に対して、当該複数の各半導体チップ１１、１２の半田ボール（外部接続端子）４１１、４１２が上記実装基板に設けられた配線パターン（図示せず）に電気的に接続されるように、当該複数の半導体チップ１１、１２を互いに連結するようになっている。
【００４６】
詳細にいえば、各半導体チップ１１、１２では、接続面から半球状に突出した半田ボール４１１、４１２を除いて、電気絶縁性を有する絶縁被膜によって被覆するパッケージングが行われており、半導体チップ１１では、図１（ｂ）に例示するように、同図の上下方向及び左右方向に沿って、それぞれ２個及び４個の半田ボール４１１が配列されている。これら合計８個の半田ボール４１１では、上記上下方向及び左右方向の各々の方向において、隣接する２つの半田ボール４１１が等間隔（例えば、０．３〜０．４ｍｍ）となるように設けられている。
【００４７】
同様に、半導体チップ１２では、図１（ｂ）に例示するように、上下方向及び左右方向に沿って、それぞれ２個及び３個の半田ボール４１２が配列されており、これら合計６個の半田ボール４１２では、上記上下方向及び左右方向の各々の方向において、隣接する２つの半田ボール４１２が等間隔（例えば、０．３〜０．４ｍｍ）となるように設けられている。そして、半導体装置１では、基材２１にて連結された半導体チップ１１、１２が実装基板に実装されるとき、例えば図１（ｂ）の上側の半田ボール４１１、４１２が同一の配線パターンに電気的に接続され、同図下側の半田ボール４１１、４１２は上側の半田ボール４１１、４１２とは異なる配線パターンに電気的に接続されるように構成されている。
【００４８】
上記のように、基板２１は、複数の半田ボール４１１、４１２が実装基板上の対応する配線パターンに電気的に接続されるように、複数の半導体チップ１１、１２を互いに連結するので、半導体装置１が取り付けられる外部の実装基板において、半導体装置１の個々
に応じて、配線パターンを異ならせる必要がない。従って、標準的で同一の配線パターンが形成された汎用性の高い実装基板に対して、容易に実装することが可能な半導体装置１を構成することができる（後掲の各実施形態においても、同様。）。
【００４９】
ここで、図２及び図３も参照して、本実施形態の半導体装置１の製造方法について具体的に説明する。
【００５０】
本実施形態の半導体装置１では、まずチップサイズパッケージ構造に構成された半導体チップを複数形成する形成工程が実施される。具体的には、図３のステップＳ１に示すように、本実施形態の半導体装置１では、当該半導体装置１として一体的に構成される複数の半導体チップ１１、１２の作製が行われる。
【００５１】
続いて、上記形成工程にて形成された複数の半導体チップに対して、外部接続用の外部接続端子が形成された接続面以外の表面に接着材料を介在させて基材を接着することにより、当該複数の半導体チップを互いに連結する連結工程が行われる。具体的には、図３のステップＳ２に示すように、基材２１が作製された後、図３のステップＳ３に示すように、基材２１と半導体チップ１１、１２とが接着材料３１によって互いに接着される。より具体的には、図２に示すように、半導体チップ１１、１２は、一側面どうしが密接し、かつ対向面を図の上側に向けた状態で配置された後、当該対向面が接着材料３１の下面に接着される。さらに、接着材料３１の上面には、基材２１の下面が接着され、基材２１は、接着材料３１を介して半導体チップ１１、１２を一体化する。この結果、半導体装置１は、図３のステップＳ４に示すように、半導体チップ１１、１２をあたかも１つのＣＳＰ構造の１チップのＬＳＩとして完成される。
【００５２】
その後、上記連結工程にて連結された複数の半導体チップを、外部の実装基板上に実装する実装工程が実施される。すなわち、図３のステップＳ５に示すように、半導体チップ１１、１２が実装基板の配線パターンに電気的に接続されて、半導体装置１は上記セット製品の実装基板に対して、実装される。
【００５３】
以上のように構成された本実施形態の半導体装置１では、半導体チップ１１、１２が接着材料３１及び基材２１により、互いに連結されている。これにより、本実施形態の半導体装置１では、上記従来例と異なり、多機能化を図ったときでも、実装面積が増加するのを抑制することができるとともに、半導体装置１の実装作業を簡単に行うことができる。つまり、本実施形態の半導体装置１では、各々少なくとも一つの機能回路ブロックが設けられた半導体チップ１１、１２をあたかも１つのＣＳＰ構造の１チップのＬＳＩとして製造しているので、多機能化を図ったときでも、従来例と異なり、セット製品の実装基板に実装される半導体チップの設置数が増加するのを抑えることができ、実装面積の増加も抑えることができる。さらに、本実施形態の半導体装置１では、実装基板への実装作業に要する時間及び手間を軽減することができる。
【００５４】
また、本実施形態の半導体装置１では、半導体チップ１１、１２の一側面どうしを密接させているので、取付装置のアームなどによって掴まれた状態で実装基板上に配置されるときでも、従来例と異なり、各半導体チップを実装基板上に配置するためのスペースを当該半導体チップ個々に必要としない。この結果、本実施形態の半導体装置１では、実装基板上での実質的な実装面積を低減することができる。
【００５５】
また、本実施形態の半導体装置１には、複数の半導体チップ１１、１２が含まれているので、例えば互いに干渉を及ぼし合う２つの機能回路ブロックを設ける必要がある場合、その干渉を及ぼし合う２つの機能回路ブロックを半導体チップ１１、１２の内部にそれぞれ形成することにより、２つの機能回路ブロック間での相互干渉を防ぐことができ、電気
的特性の低下を抑えたアイソレーション特性に優れた半導体装置１を容易に構成することができる。
【００５６】
尚、本願発明者によるアイソレーション特性の実験結果によれば、スプリアスが約１０ｄＢ程度改善できることが実証されている。
【００５７】
［第２の実施形態］
図４（ａ）は本発明の第２の実施形態にかかる半導体装置の斜視図であり、図４（ｂ）は図４（ａ）の矢印ＩＶｂからみた上記半導体装置の平面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、Ｌ字型の形状に構成された基材を用いた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
【００５８】
すなわち、図４に示すように、本実施形態の半導体装置１には、上記半導体チップ１１、１２に加えて、ＣＳＰ構造の半導体チップ１３が含まれている。この半導体チップ１３には、図４（ｂ）に示すように、図の上下方向及び左右方向に沿って、それぞれ３個及び３個の半田ボール４１３が形成されている。また、半導体チップ１３は、図４（ｂ）の下側の側面が半導体チップ１１の同図上側の側面に密接した状態で、半導体チップ１１、１２と、接着材料３１を介してＬ字型の形状に構成された基材２１により互いに一体的に連結されている。
【００５９】
以上の構成により、本実施形態の半導体装置１は、上記第１の実施形態のものと同様な作用効果を奏することができる。また、本実施形態の半導体装置１では、半導体チップ１１〜１３の配置に対応したＬ字型の基材２１を用いて、当該半導体装置１全体の上記接続面がＬ字型の形状に構成されているので、接続面の形状が正方形もしくは長方形の形状に構成された従来品に比べて、本実施形態の半導体装置１では、様々な形状の実装基板に容易に形成することが可能となる。
【００６０】
尚、上記の説明以外に、Ｔ字型などの多角形の形状に構成された基材を使用して、複数の半導体チップを互いに連結して、半導体装置として構成することもできる。つまり、Ｌ字型やＴ字型を含んだ多角形の形状の基材を用いることにより、半導体装置１全体の接続面の形状を同多角形の形状とすることができる。このような多角形の半導体装置に構成することにより、従来実装することができなかったような、実装基板の端部や他の電気部品に囲まれたような狭いスペースに対して、本実施形態の半導体装置１では、実装することが可能となる。このため、本実施形態の半導体装置１では、実装基板の形状や実装基板に実装された周辺部品に対し、フレキシブルに対応して実装可能とすることができる。
【００６１】
［第３の実施形態］
図５（ａ）は本発明の第３の実施形態にかかる半導体装置の斜視図であり、図５（ｂ）は図５（ａ）の矢印Ｖｂからみた上記半導体装置の平面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、２つの半導体チップの間に配置されて、当該２つの半導体チップが直接接触するのを阻止するシールド部を基材に設けた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
【００６２】
すなわち、図５に示すように、本実施形態の半導体装置１では、直方体状のシールド部６１が半導体チップ１１、１２の間に配置され、これらの半導体チップ１１、１２が直接接触するのを阻止した状態で、半導体チップ１１、１２とともに、接着材料３１を介して基板２１に接着されている。
【００６３】
また、シールド部６１には、半導体チップ１１、１２の構成（各チップ内部に設けられた機能回路ブロックの種類、設置数など）や半導体装置１で要求されるアイソレーション特性などに応じて、金属材料などの導電性材料または合成樹脂材料などの電気絶縁性を有する絶縁性材料が適宜選択されて使用されている。さらに、シールド部６１の大きさは、各半導体チップ１１、１２に形成される半田ボール４１１、４１２の各形成数や各形成位置（つまり、上記実装基板の配線パターンの形状等も含む。）などを考慮して定められている。
【００６４】
以上の構成により、本実施形態の半導体装置１は、上記第１の実施形態のものと同様な作用効果を奏することができる。また、本実施形態の半導体装置１では、シールド部６１によって、半導体チップ１１、１２が直接接触するのを阻止されているので、これらの半導体チップ１１、１２は、シールド部６１によって互いに離間された状態で、基材２１により一体的に連結されることとなり、半導体装置１のアイソレーション特性を向上させることができる。
【００６５】
尚、上記の説明では、２つの半導体チップ１１、１２を含んだ半導体装置１に適用した場合について説明したが、本実施形態のシールド部は隣接する２つの半導体チップの間に配置されて、当該２つの半導体チップが直接接触するのを阻止できるものであればよく、３つ以上の半導体チップを含んだ半導体装置において、２つ以上のシールド部を設けて、当該半導体装置のアイソレーション特性を向上させることもできる。
【００６６】
また、上記の説明以外に、導電性材料を用いてシールド部６１を構成したときには、例えばそのシールド部６１をグラウンドに直接接続することにより、より良好なアイソレーション特性を実現することができる。
【００６７】
また、上記の説明では、基材２１とは別体のシールド部６１を用いた構成について説明したが、本実施形態のシールド部はこれに限定されるものではなく、基材の一部分を変形することによって形成されたシールド部を使用することもできる。このようなシールド部を含んだ基材を用いた場合には、半導体装置の部品点数を削減しつつ、アイソレーション特性を向上させた半導体装置を容易に構成することができる点で好ましい。
【００６８】
［第４の実施形態］
図６は、本発明の第４の実施形態にかかる半導体装置の斜視図である。図において、本実施形態と上記第１の実施形態との主な相違点は、導電性接着材料及び絶縁性接着材料を接着材料に使用するとともに、基材をグラウンドに接続してグラウンドと同電位とした点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
【００６９】
すなわち、図６に示すように、本実施形態の半導体装置１では、基材２１と半導体チップ１１とは導電性接着材料３１２を介して互いに接着されており、基材２１と半導体チップ１２とは絶縁性接着材料３１１を介して互いに接着されている。また、基材２１には、金属材料などの導電性材料が使用されており、上記実装基板側に設けられたグラウンド８１に接続されて当該グラウンド８１と同電位とされている。これにより、半導体チップ１１は、導電性接着材料３１２及び基材２１を介して、グラウンドと同電位、つまり、接地されている。
【００７０】
また、絶縁性接着材料３１１には、例えばエポキシ樹脂系接着剤やポリイミド樹脂系接着剤などの電気絶縁性を有する接着材料が使用されている。一方、導電性接着材料３１２には、例えば、銀やニッケルなどの導電性を有する粒子を接着材料に混入・添加することにより、導電性が付与されたものが使用されている。
【００７１】
以上の構成により、本実施形態の半導体装置１は、上記第１の実施形態のものと同様な作用効果を奏することができる。また、本実施形態の半導体装置１では、半導体チップ１２、１１は、基材２１に対して、接着材料に含まれた絶縁性接着材料３１１及び導電性接着材料３１２をそれぞれ介して固着されているので、半導体チップ１１は基材２１に対して電気的に導通した状態で接続され、半導体チップ１２は基材に対して電気的に絶縁した状態で接続される。これにより、本実施形態の半導体装置１では、各半導体チップ１１、１２の電気的特性に応じて、基材２１に連結することが可能となる。
【００７２】
具体的にいえば、上記のように、スプリアスやノイズなどの他の半導体チップ１１からの影響を受けたくない半導体チップ１２は、絶縁性接着材料３１１を使用して基材２１に接着する。一方、スプリアスやノイズなどを発生し、他の半導体チップ１２に影響を与える半導体チップ１１は、導電性接着材料３１２を使用して基材２１に接着する。これにより、スプリアスやノイズなどを発生する半導体チップ１１は導電性接着材料３１２及び基材２１を介して、グラウンド８１に接続されるため、スプリアスやノイズなどをグラウンド８１介して外部に逃がすことができる。
【００７３】
一方、半導体チップ１２は絶縁性接着材料３１１を介して基材２１に接続されているため、半導体チップ１１からのスプリアスやノイズなどが伝わるのが阻止されるため、高いアイソレーション特性を実現して、電気的特性が低下するのを防止することができる。このように、絶縁性接着材料３１１及び導電性接着材料３１２を使い分けることにより、複数の半導体チップ１１、１２を連結するときでも、アイソレーション特性を容易に向上させつつ、各半導体チップ１１、１２の電気的特性が低下するのを防ぐことができる。
【００７４】
尚、上記の説明では、導電性接着材料３１２及び基材２１を介して、半導体チップ１１をグラウンド８１に接続して同電位とする場合について説明したが、本実施形態はこれに限定されるものではなく、基材及び接着材料の少なくとも一方が、半導体装置の外部に設けられた上記実装基板などの電源またはグラウンドに接続されて、電源またはグラウンドと同電位とされているものであればよい。すなわち、基材及び接着材料の少なくとも一方を介して、半導体チップを電源またはグラウンドと同電位にできるものであればよく、これにより、当該半導体チップにおいて、他の半導体チップからの悪影響によりスプリアスやノイズなどが生じるのを防ぐことができる。この結果、アイソレーション特性及び電気的特性に優れた半導体装置を容易に構成することができる。
【００７５】
［第５の実施形態］
図７（ａ）は本発明の第５の実施形態にかかる半導体装置の斜視図であり、図７（ｂ）は図７（ａ）のＶIIｂ−ＶIIｂ線断面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、基材において、複数の半導体チップが連結される連結面に対向する対向表面上に配線パターンを形成し、当該対向表面を実装面として機能させた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
【００７６】
すなわち、図７に示すように、本実施形態の半導体装置１では、３つの半導体チップ１１〜１３が接着材料３１を介して基材２１に接着されて、当該基材２１により互いに連結されている。また、基材２１は、図７（ｂ）に示すように、合成樹脂材料を使用して構成されており、その全体が射出成型法などの公知の製造方法によって一体的に構成されている。
【００７７】
詳細にいえば、基材２１には、図７（ｂ）に例示するように、平板状に構成された平板部２１ａと、半導体チップ１１、１２の間に配置されるように、平板部２１ａから同図の
下側に突出されたシールド部２１ｂと、平板部２１ａの周縁部分を囲むように、当該平板部２１ａの周縁部分から同図の下側に延設された延設部２１ｃとが設けられている。シールド部２１ｂは、半導体チップ１１、１２間のアイソレーション特性を向上させている。また、半導体チップ１１、１３の間、及び半導体チップ１２、１３の間には、図示しないシールド部が形成されており、対応する半導体チップ１１、１３間及び半導体チップ１２、１３間のアイソレーション特性を向上させている。
【００７８】
また、基材２１では、図７（ｂ）に示すように、平板部２１ａ及び延設部２１ｃの同図の上側表面上に配線パターン２１ｄが形成されている。つまり、この基材２１では、各半導体チップ１１〜１３が連結される連結面に対向する対向表面としての上記上側表面上に、例えば導電性印刷インクを用いて構成された配線パターン２１ｄが形成されており、当該上側（対向）表面が実装面として機能するように構成されている。この結果、本実施形態の半導体装置１では、図７（ａ）に例示するように、外部の半導体チップ１４が基材２１の上側表面上に搭載され、その半田ボール４１４が配線パターン２１ｄに電気的に接続されている。尚、図７（ａ）では、図面の簡略化のために、配線パターン２１ｄの図示は省略している。
【００７９】
さらに、基材２１では、複数のスルーホール２１ｅが延設部２１ｃに設けられている。スルーホール２１ｅの内部には、図７（ｂ）に例示するように、例えば金や銅を用いた導電性材料２２が充填されている。また、この導電性材料２２の上端部及び下端部は、それぞれ配線パターン２１ｄ及び上記セット製品の実装基板７１に設けられた配線パターン７１ａに電気的に接続可能に構成されている。尚、図７（ａ）では、図面の簡略化のために、配線パターン７１ａの図示は省略している。
【００８０】
以上の構成により、本実施形態の半導体装置１では、基材２１にて連結された少なくとも一つの半導体チップ１１〜１３と当該基材２１上に実装された半導体チップ１４とを電気的に接続することができる。この結果、本実施形態の半導体装置１では、多数の半導体チップを必要とする電気機器システムを容易に構成することができる。
【００８１】
ここで、図８を参照して、本実施形態の半導体装置１を使用した携帯電話システムについて具体的に説明する。
【００８２】
図８は、図７に示した半導体装置を用いた携帯電話システムの要部構成例を示す平面図である。
【００８３】
図８において、本実施形態の携帯電話システムは、アンテナ１６１と、本実施形態の半導体装置１を用いて構成された送受信部１６２と、ベースバンド信号処理部１６３とを備えている。また、送受信部１６２は、アンテナ１６１により送受信される無線（Radio Frequency）信号を処理するＲＦ信号処理部を構成しており、アンテナ１６１に接続された
共用部１６２ａと、共用部１６２ａに並列的に設けられた受信部１６２ｂ及び送信部１６２ｃを備えている。
【００８４】
共用部１６２ａは、受信部１６２ｂでの受信動作及び送信部での送信動作において、共用可能な電気部品や電気回路を含んだものであり、例えば半導体チップ１１（図７）により構成されている。具体的にいえば、共用部１６２ａには、スイッチ２０１、デュプレクサ２０２、アイソレータ２０３、ＰＡ（Power Amplifier）２０４、ＬＮＡ（Low noise Amplifier）２０５、ＳＡＷ（Surface Acoustic Wave）フィルタ２０６などが含まれてお
り、半導体チップ１１内に集積されている。
【００８５】
また、受信部１６２ｂは、アンテナ１６１及び共用部１６２ａを経て入力された受信信
号を処理する電気部品や電気回路を含んだものであり、例えば半導体チップ１２（図７）により構成されている。具体的にいえば、受信部１６２ｂには、フィルタ回路２０８が含まれており、半導体チップ１２内に集積されている。
【００８６】
また、送信部１６２ｃは、アンテナ１６１及び共用部１６２ａを経て出力される送信信号を処理する電気部品や電気回路を含んだものであり、例えば半導体チップ１３（図７）により構成されている。具体的にいえば、送信部１６２ｃには、ミキサ回路２０７、アンプ回路２０９、分周器２１０、ＶＣＯ（Voltage Controlled Oscillator）２１１、ＰＬ
Ｌ（Phase Locked Loop）２１２が含まれており、半導体チップ１３内に集積されている
。
【００８７】
また、ベースバンド信号処理部１６３には、受信部１６２ｂからの受信信号を音声信号やパッケットデータに変換するための電気部品や電気回路と、音声信号やパッケットデータを送信信号に変換して送信部１６２ｃに出力するための電気部品や電気回路とを含んだものであり、例えば半導体チップ１４（図７）により構成されている。具体的にいえば、ベースバンド信号処理部１６３には、スピーカあるいは音声及び振動（バイブレーション）を生じる電気−機械−音響変換器などが接続されており（図示せず）、ユーザに対し音声信号を出力したり、振動を体感させたりすることができるようになっている。また、ベースバンド信号処理部１６３には、マイクなどの集音部材が接続されており（図示せず）、集音部材からの音声信号を入力可能に構成されている。
【００８８】
以上の構成により、本実施形態の半導体装置１は、上記第１の実施形態のものと同様な作用効果を奏することができる。また、本実施形態の半導体装置１では、配線パターン２１ｄが基材２１の上側表面上に設けられて、当該上側表面を実装面として機能させているので、基材２１を実装基板として兼用させて、多くの半導体チップを容易に実装することができる半導体装置１を簡単に構成することができる。この結果、本実施形態の半導体装置１では、外部の実装基板上での実質的な実装面積を低減することができる。
【００８９】
また、本実施形態の半導体装置１では、スルーホール２１ｅが基材２１の延設部２１ｃに形成されるとともに、当該スルーホール２１ｅ内部に充填された導電性材料２２によって、配線パターン２１ｄと外部の実装基板７１の配線パターン７１ａとが電気的に接続されているので、複数の半導体チップの実装基板７１への実装作業を容易に行える半導体装置１を構成することができる。
【００９０】
また、本実施形態の携帯電話システムでは、実装面積が増加するのを抑制しつつ、実装作業を簡単に行うことが可能な半導体装置１により、送受信部１６２が構成されているので、コンパクト化を容易に図ることができるとともに、高性能で製造簡単な携帯電話システムを容易に構成することできる。また、半導体装置１は優れたアイソレーション特性及び電気的特性を有しているので、送信動作及び受信動作において、送受信間の高いアイソレーション特性を実現することができ、かつ、高周波特性に優れた携帯電話システムを容易に構成することができる。
【００９１】
尚、上記の説明では、基材２１の上記対向表面（実装面）上に半導体装置１とは別の半導体チップ１４を実装した場合について説明したが、本実施形態はこれに限定されるものではなく、第１〜第５の実施形態のいずれかの半導体装置１を２段以上積み重ねる構成でもよい。
【００９２】
また、上記の説明以外に、基材２１が半導体チップ１１〜１３とともに、ベースバンド信号処理部１６３を構成する半導体チップ１４を一体的に連結して、携帯電話システムの要部構成全体を本実施形態の半導体装置１を用いて構成することもできる。
【００９３】
また、上記の説明では、導電性材料２２をスルーホール２１ｅ内に充填する構成について説明したが、本実施形態は対向表面上に形成された配線パターンと、複数の半導体チップが実装される実装基板に設けられた配線パターンとを電気的に接続するためのスルーホールを形成したものであればよく、導電性材料２２の代わりに、スルーホール２１ｅ内部に設置される配線材料を使用することもできる。
【００９４】
尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
【００９５】
例えば、上記の説明では、複数の各半導体チップにおいて、その半田ボールが形成された接続面に対向する対向面に接着材料を介して基材を設け、当該基材を用いて、これら半導体チップを連結した構成について説明したが、本発明は複数の半導体チップの各接続面以外の表面に接着材料を介して接着されることにより、複数の半導体チップを互いに連結する基材を有するものであれば何等限定されない。例えば複数の半導体チップの各側面に接着材料を設け基材を用いて一体的に連結したり、一の半導体チップの側面と他の半導体チップの対向面とに接着材料を設け基材を用いて一体的に連結したりすることもできる。
【００９６】
但し、上記実施形態のように、複数の各半導体チップの対向面どうしを接着材料及び基材を用いて、一体的に連結する場合の方が、基材と各半導体チップとの間での十分な接着面積を容易に確保することができ、半導体装置の機械的強度を容易に向上させることができる点で好ましい。また、平板状の基材を使用することができることから、当該基材の形状を複雑化する必要がない点でも好ましい。
【００９７】
また、上記の説明では、半田ボールを外部接続端子に用いた場合について説明したが、本発明の外部接続端子はこれに限定されるものではなく、例えばバンプなどの突起電極を外部接続端子に用いることもできる。
【００９８】
また、上記第５の実施形態では、本発明の半導体装置を用いて携帯電話システムを構成した場合について説明したが、本発明の電気機器システムは情報を送信する送信部と、情報を受信する受信部とを有する電気機器システムにおいて、本発明の半導体装置を使用して、送信部及び受信部の少なくとも一方を構成するものであれば何等限定されない。具体的には、例えばＥＴＣ（Electronic Toll Collection）車載器の無線部を構成する電気機器システムやページャなどの移動通信システムの携帯端末に使用される各種電気機器（通信機器）システムに適用することができる。
【産業上の利用可能性】
【００９９】
本発明にかかる半導体装置、及びその製造方法、並びにそれを用いた電気機器システムは、多機能化を図ったときでも、実装面積が増加するのを抑制しつつ、実装作業を簡単に行うことができる半導体装置を構成することができるので、コンパクト、かつ、高性能で製造簡単な半導体装置及び電気機器システムに有用である。
【図面の簡単な説明】
【０１００】
【図１】（ａ）は本発明の第１の実施形態にかかる半導体装置の斜視図であり、（ｂ）は（ａ）の矢印Ｉｂからみた上記半導体装置の平面図である。
【図２】上記半導体装置の製造工程を模式的に説明する図である。
【図３】上記半導体装置の製造工程を示すフローチャートである。
【図４】（ａ）は本発明の第２の実施形態にかかる半導体装置の斜視図であり、（ｂ）は（ａ）の矢印ＩＶｂからみた上記半導体装置の平面図である。
【図５】（ａ）は本発明の第３の実施形態にかかる半導体装置の斜視図であり、（ｂ）は（ａ）の矢印Ｖｂからみた上記半導体装置の平面図である。
【図６】本発明の第４の実施形態にかかる半導体装置の斜視図である。
【図７】（ａ）は本発明の第５の実施形態にかかる半導体装置の斜視図であり、（ｂ）は（ａ）のＶIIｂ−ＶIIｂ線断面図である。
【図８】図７に示した半導体装置を用いた携帯電話システムの要部構成例を示す平面図である。
【図９】（ａ）は従来の半導体装置の斜視図であり、（ｂ）は（ａ）の矢印ＩＸｂからみた従来の半導体装置の平面図であり、（ｃ）は従来の半導体装置の側面図である。
【符号の説明】
【０１０１】
１  半導体装置
１１、１２、１３  半導体チップ
２１  基材
２１ｂ  シールド部
２１ｄ  配線パターン
２１ｅ  スルーホール
３１  接着材料
３１１  絶縁性接着材料
３１２  導電性接着材料
６１  シールド部
４１１、４１２、４１３  半田ボール（外部接続端子）
１６２ｂ  受信部
１６２ｃ  送信部
【図１】
2008066655.tif 000003
【図２】
2008066655.tif 000004
【図３】
2008066655.tif 000005
【図４】
2008066655.tif 000006
【図５】
2008066655.tif 000007
【図６】
2008066655.tif 000008
【図７】
2008066655.tif 000009
【図８】
2008066655.tif 000010
【図９】
2008066655.tif 000011