(57)【要約】【課題】制限モード時に安定した高い挿入損失特性を与え、かつ耐電力を高くすることを可能にする。【解決手段】送信ラインと基準電位の間にシャント接続されたＰＩＮダイオードと、送信ラインの入力側に設けた結合回路と、当該結合回路から取り出されるＲＦ信号を前記ＰＩＮダイオードの駆動電流に変換するドライバ回路とを備えたリミッタ回路において、ドライバ回路は、シリーズ接続された検波ダイオードおよびシャント接続された検波ダイオードを持ち、入力ＲＦ信号を倍圧検波してＰＩＮダイオードに与えるバイアス電圧を生成する検波回路と、結合回路から取り出される特定の周波数のＲＦ信号を倍圧検波回路に与える整合回路を有したものである。【選択図】図１
2008219497.tif 000002
【特許請求の範囲】
【請求項１】
送信ラインと基準電位の間にシャント接続されたＰＩＮダイオードと、送信ラインの入力側に設けた結合回路と、当該結合回路から取り出されるＲＦ信号を前記ＰＩＮダイオードの駆動電流に変換するドライバ回路とを備えたリミッタ回路において、
前記ドライバ回路は、
シリーズ接続された検波ダイオードおよびシャント接続された検波ダイオードを持ち、入力ＲＦ信号を倍圧検波して前記ＰＩＮダイオードに与えるバイアス電圧を生成する検波回路と、
前記結合回路から取り出される特定の周波数のＲＦ信号を前記倍圧検波回路に与える整合回路を有したことを特徴とするリミッタ回路。
【請求項２】
倍圧検波回路は、シリーズ接続およびシャント接続された検波ダイオードとして、２個以上のダイオードの直列接続をそれぞれ使用したことを特徴とする請求項１記載のリミッタ回路。
【請求項３】
整合回路は、マッチング電力をＲＦ入力電力範囲に応じて任意に設定可能な構成としたことを特徴とする請求項１または請求項２記載のリミッタ回路。
【請求項４】
ドライバ回路は、倍圧検波回路の出力側にシャント接続されたコンデンサを有したことを特徴とする請求項１から請求項３のうちのいずれか１項記載のリミッタ回路。
【請求項５】
ドライバ回路は、倍圧検波回路の出力側に１／４波長のオープンスタブを有したことを特徴とする請求項１から請求項３のうちのいずれか１項記載のリミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばレーダに適用されるＰＩＮダイオードを用いたリミッタ回路に関するものである。
【背景技術】
【０００２】
周知のように、レーダシステムは、典型的には、アンテナと、送信機と、受信機とを含む。レーダシステムの送信機は、一般に発振器を含み、この発振器は、オン、オフされてパルス繰り返し周期を持つ一連のパルスを発生する。このパルスはアンテナに供給され、空間に向かって電波として送信される。目標からの反射波はアンテナで受信され、受信信号に変換され目標検出、測角処理に用いられる。このようなレーダシステムにおいて、ＲＦ受信機の低雑音増幅器で使用している回路素子には高電力のＲＦ信号で破壊する可能性のあるものが含まれることが一般に知られている。ＲＦ受信機の脅威となる高電力のＲＦ信号としては、例えばレーダの送信機側からの漏れや妨害機からの受信入力がある。そのため、破壊の可能性のある回路を有するＲＦ受信機を、高電力レベルを有する入力信号から保護する必要がある。
【０００３】
ところで、レーダシステムに用いられる送信機の増幅器用素子の開発が進み、送信機の出力電力レベルは今後更に高出力化が進む傾向にある。一方、レーダシステムに用いられる受信機の低雑音増幅器は低雑音化に重点が置かれた開発が進み、耐電力が低下する傾向にある。これらの相反する動向に対応して受信機を高電力のＲＦ信号から保護するアプローチの一つとして、ＰＩＮダイオードを用いたリミッタ回路がある。
一般的に知られたリミッタ回路は、少なくとも１つ好ましくは２つ以上のＰＩＮダイオードと、そのドライバ回路で構成され、ＰＩＮダイオードは、送信ラインと基準電位の間にシャント状態で取り付けられている。リミッタ回路は、例えばアンテナなどの入力信号源とＲＦ受信機など保護を必要とする回路との間に挿入される。リミッタ回路は、通常の非制限モードで動作するときは、ＰＩＮダイオードを非導通状態にし、入力される信号に比較的低い挿入損失特性を与えることが要求される。一方、制限モードで動作するときは、ＰＩＮダイオードを順方向バイアスのかかった導通状態にし、高電力のＲＦ信号がＲＦ受信機に入力されたときに非常に高い挿入損失特性を与えることが要求される。
【０００４】
また、リミッタ回路として、受信状態において高電力のＲＦ信号が入力された場合にＲＦ受信機を十分に保護できるようにするため、ＰＩＮダイオードの前段に結合器を取付け、結合器より取り出されたＲＦ信号を検波ダイオードにて検波し、その検波電力にてＰＩＮダイオードを駆動することで、非制限モードおよび制限モードの切り替えを行うようにした回路がある（例えば特許文献１参照）。
【０００５】
【特許文献１】特開２００４−４０１７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記検波電力を用いる自己バイアス型のリミッタ回路の場合、制限モード時に高い挿入損失特性を得るためには、結合器の結合量を大きくする必要がある。一方、リミッタの耐電力を向上させるためには、検波ダイオードの耐電圧の制約により結合回路の結合量を小さくする必要がある。すなわち、制限モード時の高い挿入損失特性を得ることと、リミッタ回路の耐電力を高くすることとは相反するものとなる。また、結合器を具備したリミッタ回路は、レイアウトによりハイインピーダンス線路が長くなるとともに、ＲＦ入力電力によりＰＩＮダイオードのインピーダンスが変化するため、安定した性能を保持するドライバ回路を得ることが困難であった。
【０００７】
この発明は、上記問題点を解決するためになされたもので、制限モード時に安定した高い挿入損失特性を与え、かつ耐電力を高くすることが可能なリミッタ回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るリミッタ回路は、送信ラインと基準電位の間にシャント接続されたＰＩＮダイオードと、送信ラインの入力側に設けた結合回路と、当該結合回路から取り出されるＲＦ信号を前記ＰＩＮダイオードの駆動電流に変換するドライバ回路とを備えたリミッタ回路において、ドライバ回路は、シリーズ接続された検波ダイオードおよびシャント接続された検波ダイオードを持ち、入力ＲＦ信号を倍圧検波してＰＩＮダイオードに与えるバイアス電圧を生成する検波回路と、結合回路から取り出される特定の周波数のＲＦ信号を倍圧検波回路に与える整合回路を有したものである。
【発明の効果】
【０００９】
この発明によれば、シリーズ接続されたＲＦ電力の検波ダイオードの入力側に、当該シリーズ接続された検波ダイオードとで倍圧検波回路を構成するように、シャント接続された検波ダイオードを設けているので、制限モード時の挿入損失特性を低下させることなく、かつダイオード１個当りの耐電圧を低減して、リミッタ回路全体の高耐電力化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１によるＰＩＮダイオード・リミッタ回路の基本構成を示す回路図である。
図において、ＲＦラインにＤＣカットコンデンサ１０，１４が直列に接続されている。これらのＤＣカットコンデンサ１０，１４の間の線路にはＰＩＮダイオード１１のアノードが接続され、基準電位にはそのカソードが接続されている。また、ＤＣカットコンデンサ１０，１４の間でＰＩＮダイオード１１より後段のＲＦラインと基準電位間には、１／４波長線路（略１／４波長線路を含む)１２とＲＦショート用シャントコンデンサ１３の直列回路が接続されている。なお、１／４波長線路１２の代わりにチョークコイルを使用してもよい。リミッタ回路の入力側には結合器１５が接続され、結合器１５と、１／４波長線路１２とＲＦショート用シャントコンデンサ１３の接続点間にはドライバ回路２２が接続されている。
【００１１】
ドライバ回路２２は、整合回路１６、シャント接続された検波ダイオード１７、シリーズ接続された検波ダイオード１８、シャント接続されたコンデンサ１９、ハイインピーダンス線路２０およびシャント接続された抵抗器２１により構成されており、結合器１５より取り出されるＲＦ信号をＰＩＮダイオードの駆動電流に変換する機能を有している。
このリミッタ回路は、入力端子より入射するＲＦ電力のレベルに応じて、非制限モードおよび制限モードの状態間を移行する自己バイアス型リミッタ回路である。非制限モード時には、ドライバ回路２２からバイアス電圧が印加されないため、ＰＩＮダイオード１１は開放状態となって低い挿入損失特性を与える。一方、制限モード時には、バイアス電圧が印加されるため、ＰＩＮダイオード１１は短絡状態となり、高い挿入損失特性を与える。ＰＩＮダイオード１１に印加されるバイアス電圧は、結合回路１５により取り出したＲＦ電力をドライバ回路２２で検波整流することで得ることができる。
【００１２】
ドライバ回路２２の入力側に設けられた整合回路１６は、結合回路１５により取り出した特定の周波数を有するＲＦ電力を効率よく検波ダイオード１７，１８へ伝播させるためのもので、少なくとも１つのシリーズＣを含むＬおよびＣからなる回路で構成される。図２に整合回路１６のＲＦ電力に対する整合点を変化させた場合のドライバ回路２２の入力反射損失を示す。図２に示されるように、整合回路１６は、ＲＦ電力に対する整合点を決定する機能を有するため、ＲＦ電力に対する整合点を最適化することで高耐電力化を図るとともに、広ダイナミックレンジを実現する。すなわち、小さなＲＦ電力を整合点とする設計を行うと、小さなＲＦ電力点でシャント接続の検波ダイオード１７とシリーズ接続の検波ダイオード１８は動作を開始するので、ＰＩＮダイオード１１の駆動電流が得やすくなる。一方、大きなＲＦ電力点では入力反射損失が大きくなるので、ドライバ回路２２の入力電力比が小さくなり、過剰な電力がシャント接続の検波ダイオード１７とシリーズ接続の検波ダイオード１８に印加されるのを抑圧し、ダイオード１７，１８の耐電圧を超えるのを防止することができる。
【００１３】
結合回路１５および整合回路１６から伝播されたＲＦ信号が基準電位に対して負電位の時には、シャント接続の検波ダイオード１７は短絡状態となり、シリーズ接続の検波ダイオード１８は開放状態となる。また、結合回路１５および整合回路１６から伝播されたＲＦ信号が基準電位に対して正電位の時には、検波ダイオード１７は開放状態になり、検波ダイオード１８は短絡状態となる。この場合、整合回路１６は検波ダイオード１８と直列なコンデンサが含まれているので、ＲＦ信号が基準電位に対して負電位の時に検波ダイオード１７から流れる電流によりコンデンサが充電される。ＲＦ信号が基準電位に対して正電位の時には入力電圧に充電電圧が加算された電圧が検波ダイオード１８に加わる。検波特性としては出力電圧が２倍圧の整流動作となる。すなわち、検波ダイオード１７と検波ダイオード１８は、整合回路１６のコンデンサを含めて倍圧検波する検波回路を構成することになる。
【００１４】
ところで、自己バイアス型リミッタに検波回路を用いている場合、基準電位にカソードが、ＲＦ主線路にアノードが接続されているＰＩＮダイオード１１は検波回路の負荷となり、検波回路の出力電力はＰＩＮダイオード１１の順方向電圧でクリップされる。よって、検波回路の出力電圧はＰＩＮダイオード１１の順方向電圧で一定となり、出力電圧が２倍となる検波回路のメリットは望めない。しかし、先に説明したように、ＲＦ電力が正負いずれの場合でも、シャント接続の検波ダイオード１７とシリーズ接続の検波ダイオード１８に電圧が印加されることになるため、検波ダイオード１７，１８の個々の逆方向耐圧は軽減されるため、この検波回路を用いたことでリミッタ回路の高耐電力化を可能にする。
【００１５】
次に、シャント接続されたコンデンサ１９が装荷されていない場合を考えると、前述したようにシャント接続の検波ダイオード１７とシリーズ接続の検波ダイオード１８を使用して、整合回路１６の最適化を行ったとしても、回路レイアウトに依存するハイインピーダンス線路２０の電気長および入力電力の変化に伴うＰＩＮダイオード１１のインピーダンス変化により、図３（ａ）に示すように、ハイインピーダンス線路２０の入力側を見たインピーダンスが広がり、整合回路１６が有効に機能しなくなる。一方、シャント接続されたコンデンサ１９が装荷されている場合を考えると、図３（ｂ）に示すように、ハイインピーダンス線路２０の入力側を見たインピーダンスがショート点付近に集まるため、広い入力電力範囲において整合回路１６を有効に機能させることができ、リミッタ回路を広ダイナミックレンジ化および高耐電力化することが可能となる。
【００１６】
以上のように、実施の形態１によれば、シリーズ接続されたＲＦ電力の検波ダイオード１８の入力側に、この検波ダイオード１８とで倍圧検波回路を構成するように、シャント接続された検波ダイオード１７を設けているので、制限モード時の挿入損失特性を低下させることなく、かつ検波ダイオード１個当りの耐電圧を低減して、リミッタ回路全体の高耐電力化を図ることができる。また、整合回路１６は、マッチング電力をＲＦ入力電力範囲に応じて任意に設定できる構成としたので、検波回路に入力されるＲＦ電力を抑制できるため、リミッタ回路全体の高電力化が可能になるとともに、広い入力電力範囲で動作可能なリミッタ回路を得ることができる。さらに、検波回路の出力側にシャント接続されたコンデンサ１９を有しているので、レイアウトによりハイインピーダンス線路の引き回しおよびＲＦ入力電力によりＰＩＮダイオード１１のインピーダンス変化に伴うＲＦ電力検波整流用ダイオードの出力側からみたインピーダンス変化量を低減できるため、広いＲＦ入力電力範囲においてより安定した性能を保持するドライブ回路を得ることができる。
【００１７】
実施の形態２．
図４は、この発明の実施の形態２によるＰＩＮダイオード・リミッタ回路を示す回路図である。
この実施の形態２では、実施の形態１におけるシャント接続検波ダイオード１７およびシリーズ接続検波ダイオード１８として、それぞれ２個以上のダイオードの直列接続を使用している。このことにより、検波ダイオード１個当りの耐電圧をさらに下げることができるため、更なるリミッタ回路全体の高耐電力化を図ることが可能となる。
【００１８】
実施の形態３．
図５は、この発明の実施の形態３によるＰＩＮダイオード・リミッタ回路を示す回路図である。
この実施の形態３では、実施の形態１および実施の形態２におけるシャント接続されたコンデンサ１９を分布定数線路（オープンスタブ）２３に置換えた構成としている。この場合も、シャント接続されたコンデンサ１９と同様、レイアウトによりハイインピーダンス線路の引き回しおよびＲＦ入力電力によりＰＩＮダイオード１１のインピーダンス変化に伴うＲＦ電力検波整流用ダイオードの出力側からみたインピーダンス変化量を低減できるため、広いＲＦ入力電力範囲においてより安定した性能を保持するドライブ回路を得ることができる。また、集中定数で生じる時定数の増加を回避できるため、リミッタ回路のスパイクリーケージ特性を改善する効果も期待できる。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１によるＰＩＮダイオード・リミッタ回路の基本構成を示す回路図である。
【図２】この発明の実施の形態１に係る整合回路のＲＦ電力に対する整合点を変化させた場合のドライバ回路の入力反射損失を示す説明図である。
【図３】この発明の実施の形態１に係るＰＩＮダイオードのインピーダンス変化による検波ダイオードの出力側からハイインピーダンス線路を見た際のインピーダンス変化を示す説明図である。
【図４】この発明の実施の形態２によるＰＩＮダイオード・リミッタ回路の基本構成を示す回路図である。
【図５】この発明の実施の形態３によるＰＩＮダイオード・リミッタ回路の基本構成を示す回路図である。
【符号の説明】
【００２０】
１  アンテナ、２  送受切替器、３  リミッタ、４  受信機、５  送信機、１０，１４  ＤＣカットコンデンサ、１１  ＰＩＮダイオード、１２  略１／４波長線路(もしくはＲＦチョークコイル)、１３  ＲＦショートコンデンサ、１５  結合回路、１６  整合回路、１７，１８  検波ダイオード、１９  コンデンサ、２０  ハイインピーダンス線路、２１  抵抗器、２２  ドライバ回路、２３  分布定数線路(オープンスタブ)。
【図１】
2008219497.tif 000003
【図２】
2008219497.tif 000004
【図３】
2008219497.tif 000005
【図４】
2008219497.tif 000006
【図５】
2008219497.tif 000007