(57)【要約】【課題】回路規模を小さくでき、かつ高速測定が可能なジッタ測定装置を提供する。【解決手段】ジッタ測定装置２０は、波形切出部２により端数パルスＸ，Ｙを生成する。端数パルスＸは、対象信号の立ち上がりに同期して立ち上がり、基準クロックの立ち下がりに同期して立ち下がる。もう一方の端数パルスＹは、対象信号の立ち上がりに同期して立ち上がり、基準クロックの立ち下がりに同期して立ち下がる。そして減算回路９にて端数パルスＸ，Ｙの信号の電圧値に対して減算処理を行い、その最大値と最小値の差からジッタを測定する。さらに、端数パルスＸが立ち下がり端数パルスＹが立ち下がるまでの間（基準周期）の基準クロックを抜き出してクロック数Ｎを生成し、基準周期を固定値として設定する。【選択図】図３
2008096175.tif 000002
【特許請求の範囲】
【請求項１】
ジッタを測定するための基準となるクロックである基準クロックを発生する基準クロック発生部と、
ジッタを測定する対象となる対象信号及び前記基準クロックに基づいて、第１及び第２の端数パルスを生成する波形切出部と、
前記第１及び第２の端数パルスのパルス幅を演算した値の電圧の信号を出力するパルス幅演算部と、
このパルス幅演算部が出力した信号の電圧の変化幅を検出して、この変化幅に基づいた信号を出力するピーク検出部とを備えたことを特徴とするジッタ測定装置。
【請求項２】
ジッタを測定するための基準となるクロックである基準クロックを発生する基準クロック発生部と、
ジッタを測定する対象となる対象信号及び前記基準クロックを用いて、前記対象信号の第１の変化点と前記基準クロックの変化点の時間差に基づいたパルス幅を有する第１の端数パルスを生成するとともに、前記対象信号の第２の変化点と前記基準クロックの変化点との間の時間差に基づいたパルス幅を有する第２の端数パルスを生成する波形切出部と、
前記第１の端数パルスのパルス幅と前記第２の端数パルスのパルス幅とを減算した値に対応する電圧の信号を出力するパルス幅演算部と、
前記パルス幅演算部が出力した信号の電圧の変化幅を検出して、この変化幅に基づいた信号を出力するピーク検出部と、
前記第１の端数パルスの立ち下がりから開始して基準クロックをカウントしていき、前記第２の端数パルスの立ち下がりの時点までの基準クロックをカウントするカウンタと、
前記カウンタがカウントして得られたカウント数をラッチして前記波形切出部に出力するラッチ部と
を備えたことを特徴とするジッタ測定装置。
【請求項３】
請求項２に記載のジッタ測定装置において、
前記波形切出部は、
ジッタを測定する対象となる対象信号及び前記基準クロックを用いて、前記対象信号の第１の変化点と同期して立ち上がり、かつ前記基準クロックの変化点と同期して立ち下がるパルス幅を有する第１の端数パルスを生成するとともに、前記対象信号の第２の変化点と同期して立ち上がり、かつ前記基準クロックの変化点と同期して立ち下がるパルス幅を有する第２の端数パルスを生成することを特徴とするジッタ測定装置。
【請求項４】
請求項２又は３に記載のジッタ測定装置において、
前記パルス幅演算部は、
前記第１の端数パルスのパルス幅を電圧信号に変換する第１の時間電圧変換部と、
前記第２の端数パルスのパルス幅を電圧信号に変換する第２の時間電圧変換部と、
前記第１の時間電圧変換部が変換した信号の電圧値及び前記第２の時間電圧変換部が変換した信号の電圧値を減算する減算部とを有することを特徴とするジッタ測定装置。
【請求項５】
請求項２から４のいずれかに記載のジッタ測定装置において、
前記波形切出部は、
前記第１の端数パルスを前記基準クロックの周期の１倍から２倍までの間に設定し、前記第２の端数パルスのパルス幅を前記基準クロックの周期の２倍から３倍までの間に設定することを特徴とするジッタ測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周期信号の周期の変動を測定するジッタ測定装置に関し、特にＩＣテスタに用いて好適なジッタ測定装置に関するものである。
【背景技術】
【０００２】
周期信号の周期及びその変動（ジッタ）を測定する装置の先行技術として、下記に示す特許文献１〜４がある。以下、これらの特許文献に記載されたジッタ測定装置を、図５を用いて説明する。
【０００３】
図５において、５０はジッタ測定回路であり、入力部５１、波形切出部５２、基準クロック発生部５３、カウンタ５４、T／V変換部５５、５７、AD変換部５６、５８およびデータメモリ５９で構成され、制御部７０によって制御される。
【０００４】
ジッタを測定する入力信号はコンパレータやアッテネータで構成される入力部５１に入力され、波形形成およびレベル調整が行われる。この入力部５１の出力は波形切出部５２に入力される。この波形切出部５２には、基準クロック発生部５３から基準クロックが入力される。
【０００５】
波形切出部５２は、入力部５１の出力および基準クロックからクロックN、端数パルスX、単数パルスYの３つの信号を生成し、それぞれカウンタ５４、T／V変換部５５、T／V変換部５７に出力する。
【０００６】
クロックＮはカウンタ５４でカウントされ、そのカウント値はデータメモリ５９に格納される。端数パルスＸのパルス幅はＴ／Ｖ変換部で電圧信号に変換され、ＡＤ変換部５６でデジタル信号に変換されてデータメモリ５９に格納される。端数パルスＹのパルス幅はＴ／Ｖ変換部５７で電圧信号に変換され、ＡＤ変換部５８でデジタル信号に変換されてデータメモリ５９に格納される。
【０００７】
ジッタの測定に先立って、制御部７０にはサンプル数が入力される。制御部７０はジッタ測定回路５０を制御し、入力されたサンプル数のデータをデータメモリ５９に格納する。そして、データ処理部６０を用いて、この格納されたデータからジッタを算出する。
【０００８】
次に、図６タイムチャートによりこのジッタ測定装置の動作を詳細に説明する。図６（Ａ）〜（Ｅ）はそれぞれ入力信号、基準クロック、端数パルスＸ，端数パルスＹ、クロックＮの波形である。端数パルスＸは入力信号の立ち上がりに同期して立ち上がり、基準クロックの立ち下がりに同期して立ち下がる信号である。基準クロックの周期をＴｃｌｋとすると、端数パルスＸのパルス幅Ｘｗは、０にならないようにＴｃｌｋ＜Ｘｗ＜２Ｔｃｌｋの間に設定される。
【０００９】
端数パルスＹは、入力信号の次の立ち上がりに同期して立ち上がり、基準クロックの立ち下がりに同期して立ち下がる信号である。この端数パルスのパルス幅Ｙｗも、Ｔｃｌｋ＜Ｙｗ＜２Ｔｃｌｋになるようにされる。
【００１０】
クロックＮは、端数パルスＸの立ち下がりから端数パルスＹの立ち下がり間の、基準クロックを切り出した信号である。端数パルスＸ、Ｙ共に、その立ち下がりは基準クロックの立ち下がりに同期しているので、クロックＮのクロック数に端数が発生することはない。
【００１１】
このようにすることにより、クロックＮのクロック数をＮとすると、入力信号の周期Ｔｐｅｒは、
Ｔｐｅｒ＝Ｔｃｌｋ×Ｎ＋Ｘｗ−Ｙｗ
で計算することができる。端数パルスＸ、Ｙのパルス幅は一旦電圧信号に変換してからデジタル信号に変換することができるので、基準クロックの周期Ｔｃｌｋより高い分解能で入力信号の周期を測定することができる。
【００１２】
この測定値Ｎ、Ｘｗ、Ｙｗを例えば１０００組データメモリ５９に格納し、これから入力信号の周期Ｔｐｅｒを計算して、その最大値と最小値を求めることにより、入力信号のジッタを測定することができる。
【００１３】
【特許文献１】特開２００１−１４１７６７号公報
【特許文献２】特許第３２５６９５４号公報
【特許文献３】特開平５−２０８５号公報
【特許文献４】特開平１１−２３２７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、図５に示したジッタ測定装置は、多数の測定データを一旦データメモリ５９に格納し、この格納されたデータから入力信号の周期を求めてジッタを演算するものである。このため、汎用性が高いという利点はあるが、測定に時間がかかり、かつ装置が大規模になるという課題があった。また、特許文献１および２に記載された発明は、高速で測定できるという利点はあるが測定範囲に限界があり、汎用性に乏しいという課題があった。
【００１５】
そこで、本発明は、回路規模を小さくでき、かつ高速測定が可能なジッタ測定装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上のような課題を達成するために、本発明に係るジッタ測定装置は、ジッタを測定するための基準となるクロックである基準クロックを発生する基準クロック発生部と、ジッタを測定する対象となる対象信号及び基準クロックに基づいて、第１及び第２の端数パルスを生成する波形切出部と、第１及び第２の端数パルスのパルス幅を演算した値の電圧の信号を出力するパルス幅演算部と、このパルス幅演算部が出力した信号の電圧の変化幅を検出して、この変化幅に基づいた信号を出力するピーク検出部とを備える。
【００１７】
また、本発明に係る他のジッタ測定装置は、ジッタを測定するための基準となるクロックである基準クロックを発生する基準クロック発生部と、ジッタを測定する対象となる対象信号及び基準クロックを用いて、対象信号の第１の変化点と基準クロックの変化点との間の時間差に基づいたパルス幅を有する第１の端数パルスを生成するとともに、対象信号の第２の変化点と基準クロックの変化点との間の時間差に基づいたパルス幅を有する第２の端数パルスを生成する波形切出部と、第１の端数パルスのパルス幅と第２の端数パルスのパルス幅とを減算した値に対応する電圧の信号を出力するパルス幅演算部と、パルス幅演算部が出力した信号の電圧の変化幅を検出して、この変化幅に基づいた信号を出力するピーク検出部と、第１の端数パルスの立ち下がりから開始して基準クロックをカウントしていき、第２の端数パルスの立ち下がりの時点までの基準クロックをカウントするカウンタと、カウンタがカウントして得られたカウント数をラッチして前記波形切出部に出力するラッチ部とを備えている。
【００１８】
上記の波形切出部は、ジッタを測定する対象となる対象信号及び基準クロックを用いて、対象信号の第１の変化点と同期して立ち上がり、かつ基準クロックの変化点と同期して立ち下がるパルス幅を有する第１の端数パルスを生成するとともに、対象信号の第２の変化点と同期して立ち上がり、かつ基準クロックの変化点と同期して立ち下がるパルス幅を有する第２の端数パルスを生成することとしてもよい。
【００１９】
またパルス幅演算部は、第１の端数パルスのパルス幅を電圧信号に変換する第１の時間電圧変換部と、第２の端数パルスのパルス幅を電圧信号に変換する第２の時間電圧変換部と、第１の時間電圧変換部が変換した信号の電圧値及び第２の時間電圧変換部が変換した信号の電圧値を減算する減算部とを備えてもよい。
【００２０】
上記の波形切出部は、第１の端数パルスを基準クロックの周期の１倍から２倍までの間に設定し、第２の端数パルスのパルス幅を基準クロックの周期の２倍から３倍までの間に設定することとしてもよい。
【発明の効果】
【００２１】
本発明に係るジッタ測定装置によれば、回路規模を小さくでき、かつ高速測定が可能となるという効果が得られる。また、使用上の制約を無くして利便性の向上を図るとともに、ジッタ測定の対象信号の測定周期を拡大することが可能となるという効果が得られる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の一実施形態について図面を用いて詳細に説明する。
図１は一実施形態としてのジッタ測定装置２０の構成を示す説明図である。ジッタ測定装置２０は、ジッタを測定するための回路を備えた装置であり、外部からジッタを測定する対象となる対象信号が入力される入力部１を備えている。この入力部１は、コンパレータやアッテネータ等により構成されており、対象信号を外部から入力し、この対象信号に対して波形形成やレベル調整を行う機能を有する。
【００２３】
またジッタ測定装置２０は、入力部１に入力された対象信号を入力する波形切出部２を備えている。この波形切出部２は、入力部１から入力した対象信号のほか、基準クロック発生部３から供給された基準クロックと、基準周期検出回路４が出力した基準周期とを用いて、クロック数Ｎや端数パルスＸ，Ｙを生成し、これらをそれぞれ基準周期検出回路４、Ｔ／Ｖ変換部５，６に出力する機能を有する。
【００２４】
なおクロック数Ｎは、端数パルスＸの立ち下がりから端数パルスＹの立ち下がりの時点までにカウントされた基準クロックの数を用いて生成され、基準周期検出回路４に出力される。
【００２５】
図２は、基準周期検出回路４の構成を示す説明図である。基準周期検出回路４は、カウンタ４１及びラッチ部４２を有している。このうちカウンタ４１は、波形切出部２が生成したクロック数Ｎをカウントするものである。またラッチ部４２は、カウンタ４１によりカウントして得られたカウント数をラッチして基準周期として設定し、これを波形切出部２に出力するものである。
【００２６】
端数パルスＸは、対象信号の第１の変化点である立ち上がりの時点と、基準クロックの変化点である立ち下がりの時点との間の時間差に基づいたパルス幅を有している。このため端数パルスＸは、対象信号の立ち上がりに同期して立ち上がるとともに、基準クロックの立ち下がりに同期して立ち下がることにより生成される。なお、端数パルスＸは、基準クロックの周期の１倍から２倍までの間のパルス幅を有するものとして設定されている。
【００２７】
端数パルスＹは、対象信号の第２の変化点である立ち下がりの時点と、基準クロックの変化点である立ち下がりの時点との間の時間差に基づいたパルス幅を有している。このため端数パルスＹは、対象信号の立ち下がりに同期して立ち上がるとともに、基準クロックの立ち下がりと同期して立ち下がることにより生成される。なお、端数パルスＹは、基準クロックの周期の２倍から３倍までの間のパルス幅を有するものとして設定されている。
【００２８】
またジッタ測定装置２０は、波形切出部２に対してジッタ測定に用いる基準クロックを供給する基準クロック発生部３を備えている。この基準クロック発生部３は、対象信号の周期を測定するために用いる際の基準となる基準クロックを発生させ、波形切出部２に出力する機能を有する。
【００２９】
ジッタ測定装置２０は、波形切出部２が出力した端数パルスＸ，Ｙを入力するＴ／Ｖ変換部５，６を備えている。Ｔ／Ｖ変換部５，６は、端数パルスＸ，Ｙをそのパルス幅に比例した電圧信号に変換する機能を有する。
【００３０】
ジッタ測定装置２０は、Ｔ／Ｖ変換部５，６が出力した電圧の信号を入力するサンプルホールド部７，８を備えている。サンプルホールド部７，８は、Ｔ／Ｖ変換部５，６が変換した電圧信号をサンプリングしてホールドする機能を有する。
【００３１】
さらにジッタ測定装置２０は、サンプルホールド部７，８が出力した信号の電圧値に基づいて減算処理を行う減算回路９を備えている。減算回路９は、サンプルホールド部７，８が出力した信号の電圧値に基づいて減算処理を行い、ピーク検出部１０に出力する機能を有する。
【００３２】
そしてジッタ測定装置２０は、減算回路９が出力した電圧の信号を入力するピーク検出部１０を備えている。ピーク検出部１０は、減算回路９が出力した信号の電圧の変化幅を検出して出力する機能を有する。この出力した信号電圧の変化幅がジッタとして測定される。
【００３３】
ジッタ測定装置２０は、ジッタ測定装置２０全体の動作を制御する制御部１１を備えている。制御部１１は、ジッタ測定装置２０全体の動作を制御する。
【００３４】
次に、図３に示すタイムチャートに基づいてこの実施例の動作を説明する。図３中（Ａ）は対象信号を示しており、図３には合わせて対象信号の周期Ｔｐｅｒが図示されている。また図３中（Ｂ）は基準クロックを示し、図３には基準クロックの周期Ｔｃｌｋが図示されている。
【００３５】
その他、図３中（Ｃ）は端数パルスＸを示し、図３中（Ｄ）は端数パルスＹを示す。また図３中（Ｅ）はクロック数Ｎを示している。図３中（Ｆ）はＴ／Ｖ変換部５の出力信号の電圧値を示し、図３中（Ｇ）はサンプルホールド部７の出力信号の電圧値を示し、図３中（Ｈ）はＴ／Ｖ変換部６の出力信号の電圧値を示している。そして図３中（Ｉ）はサンプルホールド部８の出力信号の電圧値を示し、図３中（Ｊ）は減算回路９の出力信号の波形を示している。
【００３６】
時刻Ｔ１で対象信号が立ち上がると、波形切出部２は、端数パルスＸの生成を開始し、（Ｃ）に示すように、対象信号に同期して端数パルスＸが立ち上がる。この端数パルスＸは、基準クロックが立ち下がる時刻Ｔ２で、基準クロックに同期して立ち下がる。端数パルスＸのパルス幅Ｘｗは、時刻Ｔ１の後、基準クロックの２回目の立ち下がりエッジまでの時間であり、Ｔｃｌｋ＜Ｘｗ＜２・Ｔｃｌｋの範囲内にて設定される。
【００３７】
図３中（Ｆ）に示すように、Ｔ／Ｖ変換部５は、端数パルスＸに対して変換処理を行い、端数パルスＸが高レベルの間、直線的に増加する電圧信号を生成する。この電圧信号は、端数パルスＸが立ち下がった次の基準クロックの立ち下がりのタイミングで、図３中（Ｇ）に示すように、サンプルホールド部７によってサンプルされる。したがって、サンプルホールド部７の出力電圧は、端数パルスＸのパルス幅Ｘｗに比例する。
【００３８】
時刻Ｔ３で次の周期の対象信号が立ち上がると、波形切出部２は、端数パルスＹの生成を開始し、図３中（Ｄ）に示すように、対象信号に同期して端数パルスＹが立ち上がる。この端数パルスＹは、基準クロックが立ち下がる時刻Ｔ４で、基準クロックに同期して立ち下がる。端数パルスＹのパルス幅Ｙｗは、時刻Ｔ２の後、基準クロックの３回目の立ち下がりエッジまでの時間であり、２・Ｔｃｌｋ＜Ｙｗ＜３・Ｔｃｌｋの範囲内にて設定される。
【００３９】
このとき、波形切出部２は、クロック数Ｎの生成を同時に行い、図３中（Ｅ）に示すように、端数パルスＸが立ち下がってから端数パルスＹが立ち下がるまでの間（基準周期）の基準クロックを抜き出した信号を生成する。基準周期検出回路４は、カウンタ４１によりこのクロック数Ｎの信号のクロックをカウントすることによって基準周期を検出して、ラッチ部４２によりラッチして基準周期を設定する。この基準周期は、固定値として波形切出部２に出力され、２回目以降の対象信号の被測定周期Ｔｐｅｒ測定の際の、固定値カウント数Ｎとして用いられる。
【００４０】
図３中（Ｈ）に示すように、Ｔ／Ｖ変換部６は、端数パルスＹに対して変換処理を行い、端数パルスＹが高レベルの間、直線的に増加する電圧信号を生成する。この電圧信号は、端数パルスＹが立ち下がった次の基準クロックの立ち下がりのタイミングで、図３中（Ｉ）に示すように、サンプルホールド部８によってサンプルされる。したがって、サンプルホールド部８の出力電圧は、端数パルスＹのパルス幅Ｙｗに比例する。
【００４１】
図３中（Ｊ）は減算回路９の出力信号の波形である。減算回路９は、サンプルホールド部７，８によりサンプルホールドされた端数パルスＸ，Ｙを変換した信号の電圧値に対して減算処理を行い、この減算処理により得られた電圧値の信号を生成する。
【００４２】
ここで、対象信号の被測定周期Ｔｐｅｒは以下の計算式により測定される。
Ｔｐｅｒ＝Ｔｃｋ×Ｎ＋Ｘ−Ｙ
【００４３】
ジッタを測定する間、対象信号の１周期間のクロック数Ｎの個数は、固定値であり変化しないため、ジッタはＸｗ−Ｙｗの変化、すなわち減算回路９が出力する信号の電圧値の変化に比例する。したがって、ピーク検出部１０によって減算回路９の出力信号の電圧値の最大値と最小値の差を計測することにより、対象信号のジッタを測定することが可能となる。
【００４４】
次に、図４を用いて本実施形態のジッタ測定装置２０の動作をより具体的に説明する。図４中（Ｂ）は正弦波状の対象信号であり、対象信号は入力部１によって図４中（Ｃ）に示すような矩形波に変換される。図４中（Ａ）はサンプルクロックであり、このサンプルクロックに同期して対象信号の周期が測定される。
【００４５】
図４中（Ｄ）は端数パルスＸであり、また図４中（Ｅ）は端数パルスＹである。図４中（Ｆ）はＴ／Ｖ変換部５の出力波形であり、図４中（Ｇ）はＴ／Ｖ変換部６の出力波形である。これらの波形は図３と同じなので、その説明を省略する。
【００４６】
図４中（Ｈ）は減算回路９の出力信号の波形である。減算回路９の出力変化は、対象信号の周期変化に対応している。またＴ／Ｖ変換部５，６の出力信号は、２回目以降の次の測定に備えてゼロにクリアされるが、端数パルスＸ，Ｙのパルス幅に対応する電圧信号はサンプルホールド部７，８によってホールドされるので、減算回路９の出力は対象信号の周期変化に正確に対応する。
【００４７】
例えば、基準パルスの周期Ｔｃｌｋ＝１０ｎＳとし、対象信号の周期Ｔｐｅｒ＝８０ｎＳのパルスのジッタを測定する場合を想定する。この場合、端数パルスＸ，Ｙのパルス幅Ｘｗ、Ｙｗをそれぞれ１０ｎＳ、２０ｎＳ以上にするために、基準周期として、クロックＮの個数を８〜１０個（＝８０〜１００ｎＳ）とし、残りの−２０〜０ｎＳは、ＸｗとＹｗの減算値に応じて変動して配分される。どのように配分するかは、対象信号と基準クロックの位相関係によって定まる。
【００４８】
以上のように、本実施形態におけるジッタ測定装置２０は、波形切出部２が、対象信号の立ち上がりに同期して立ち上げ、基準クロックの立ち下がりに同期して立ち下げるようにして端数パルスＸを生成する。また、波形切出部２が次の周期の対象信号の立ち上がりに同期して立ち上げ、基準クロックの立ち下がりに同期して立ち下げるようにして端数パルスＹを生成する。
【００４９】
そして、減算回路９により、端数パルスＸ，Ｙを変換した信号の電圧値に対して減算処理を行い、減算回路９の出力信号の電圧値の最大値と最小値の差を計測することにより、対象信号のジッタを測定する。このため、対象信号の被測定周期の一周期の間に、端数パルスＸ，Ｙをともに生成する必要性が無くなり、測定上の制約が無くなって、ジッタ測定の対象信号の測定可能な測定周期の上限を拡大することが可能となる。
【００５０】
また、減算回路９が端数パルスＸ，Ｙのパルス幅を減算した値の電圧の信号を出力し、ピーク検出部１０がこの減算回路９が出力した信号の電圧の変化幅を検出することで、より正確にジッタを測定することができる。
【００５１】
さらに、波形切出部２は、端数パルスＸが立ち下がってから端数パルスＹが立ち下がるまでの間（基準周期）の基準クロックを抜き出してクロック数Ｎを生成する。そして、基準周期検出回路４は、このクロック数Ｎをカウントすることによって基準周期を検出して設定する。このため、測定を行うことで自動的に基準周期を設定し、固定値として２回目以降の対象信号の被測定周期Ｔｐｅｒ測定の際に用いられるので、使用上の制約が解消され、利便性の向上が実現される。
【００５２】
なお、このジッタ測定装置２０はＩＣテスタが出力する信号のジッタの測定に対して用いて好適である。
【００５３】
以上、具体例を挙げて説明したように、本発明に係るジッタ測定装置（請求項１）によれば、対象信号の１周期の間に制約されることなく第１及び第２の端数パルスを生成することができる。このため、測定上の制約がなくなり、ジッタ測定の対象信号の測定周期を拡大することが可能となる。
【００５４】
また、本発明に係るジッタ測定装置（請求項２）では、パルス幅減算部が第１の端数パルスのパルス幅と第２の端数パルスのパルス幅を減算した値の電圧の信号を出力し、ピーク検出部がこのパルス幅演算部が出力した信号の電圧の変化幅を検出して、この変化幅に基づいた信号を出力するので、この出力した信号に基づいて正確にジッタを測定できる。
【００５５】
さらに、本発明では一度カウントしたカウント数を用いて対象信号の周期測定のための基準周期を設定することができるので、予め対象信号の概略値を算出しておく必要がなくなり、使用上の制約を解消することができる。
【００５６】
また本発明に係るジッタ測定装置（請求項３）によれば、波形切出部がジッタを測定する対象となる対象信号及び基準クロックを用いて、対象信号の第１の変化点と同期して立ち上がるとともに基準クロックの変化点と同期して立ち下がるパルス幅を有する第１の端数パルスを生成する。合わせて波形切出部は、対象信号の第２の変化点と同期して立ち上がるとともに基準クロックの変化点と同期して立ち下がるパルス幅を有する第２の端数パルスを生成する。このため、対象信号の一周期の間に第１及び第２の端数パルスを生成する必要性が無くなり、測定上の制約がなくなってジッタ測定の対象信号の測定周期を拡大することが可能となる。
【００５７】
本発明に係るジッタ測定装置（請求項４）によれば、パルス幅演算部は、第１及び第２の時間電圧変換部により第１及び第２の端数パルスのパルス幅を電圧信号に変換し、減算部により第１及び第２の時間電圧変換部が変換した信号の電圧値を減算して、ジッタを測定するために必要となる電圧値を算出することが可能となる。
【００５８】
そして、本発明に係るジッタ測定装置（請求項５）によれば、基準クロックの周期の１倍から２倍までの間に設定されたパルス幅の端数パルスＸと、基準クロックの周期の２倍から３倍までの間に設定されたパルス幅の端数パルスＹを用いて、ジッタの測定を行うことができる。
【図面の簡単な説明】
【００５９】
【図１】本実施形態におけるジッタ測定装置の構成を示す説明図である。
【図２】本実施形態におけるジッタ測定装置の基準周期検出回路の構成を示す説明図である。
【図３】本実施形態におけるジッタ測定装置の動作を説明するためのタイムチャートである。
【図４】本実施形態におけるジッタ測定装置の動作を説明するためのタイムチャートである。
【図５】従来技術におけるジッタ測定装置の構成を示す説明図である。
【図６】従来技術におけるジッタ測定装置の動作を説明するためのタイムチャートである。
【符号の説明】
【００６０】
１    入力部
２    波形切出部
３    基準クロック発生部
４    基準周期検出回路
５，６  Ｔ／Ｖ変換部
７，８  サンプルホールド部
９    減算回路
１０    ピーク検出部
１１    制御部
２０    制御部
【図１】
2008096175.tif 000003
【図２】
2008096175.tif 000004
【図３】
2008096175.tif 000005
【図４】
2008096175.tif 000006
【図５】
2008096175.tif 000007
【図６】
2008096175.tif 000008